.\" -*- mode: troff; coding: utf-8 -*-
.\" Automatically generated by Pod::Man v6.0.2 (Pod::Simple 3.45)
.\"
.\" Standard preamble:
.\" ========================================================================
.de Sp \" Vertical space (when we can't use .PP)
.if t .sp .5v
.if n .sp
..
.de Vb \" Begin verbatim text
.ft CW
.nf
.ne \\$1
..
.de Ve \" End verbatim text
.ft R
.fi
..
.\" \*(C` and \*(C' are quotes in nroff, nothing in troff, for use with C<>.
.ie n \{\
.    ds C` ""
.    ds C' ""
'br\}
.el\{\
.    ds C`
.    ds C'
'br\}
.\"
.\" Escape single quotes in literal strings from groff's Unicode transform.
.ie \n(.g .ds Aq \(aq
.el       .ds Aq '
.\"
.\" If the F register is >0, we'll generate index entries on stderr for
.\" titles (.TH), headers (.SH), subsections (.SS), items (.Ip), and index
.\" entries marked with X<> in POD.  Of course, you'll have to process the
.\" output yourself in some meaningful fashion.
.\"
.\" Avoid warning from groff about undefined register 'F'.
.de IX
..
.nr rF 0
.if \n(.g .if rF .nr rF 1
.if (\n(rF:(\n(.g==0)) \{\
.    if \nF \{\
.        de IX
.        tm Index:\\$1\t\\n%\t"\\$2"
..
.        if !\nF==2 \{\
.            nr % 0
.            nr F 2
.        \}
.    \}
.\}
.rr rF
.\"
.\" Required to disable full justification in groff 1.23.0.
.if n .ds AD l
.\" ========================================================================
.\"
.IX Title "GCC 1"
.TH GCC 1 2026-08-10 gcc-16.2.1 GNU
.\" For nroff, turn off justification.  Always turn off hyphenation; it makes
.\" way too many mistakes in technical documents.
.if n .ad l
.nh
.SH "نام (NAME)"
gcc \- کامپایلر زبان‌های C و ++C در پروژهٔ گنو
.SH "خلاصه دستور (SYNOPSIS)"
.IX Header "SYNOPSIS"
gcc [\fB\-c\fR|\fB\-S\fR|\fB\-E\fR] [\fB\-std=\fR\fIstandard\fR]
    [\fB\-g\fR] [\fB\-pg\fR] [\fB\-O\fR\fIlevel\fR]
    [\fB\-W\fR\fIwarn\fR...] [\fB\-Wpedantic\fR]
    [\fB\-I\fR\fIdir\fR...] [\fB\-L\fR\fIdir\fR...]
    [\fB\-D\fR\fImacro\fR[=\fIdefn\fR]...] [\fB\-U\fR\fImacro\fR]
    [\fB\-f\fR\fIoption\fR...] [\fB\-m\fR\fImachine\-option\fR...]
    [\fB\-o\fR \fIoutfile\fR] [@\fIfile\fR] \fIinfile\fR...
.PP
تنها کاربردی‌ترین گزینه‌ها در اینجا فهرست شده‌اند؛ برای سایر موارد به بخش‌های پایین‌تر مراجعه کنید. \fBg++\fR عمدتاً همان گزینه‌های مشابه با \fBgcc\fR را می‌پذیرد.
.SH "توضیحات (DESCRIPTION)"
.IX Header "DESCRIPTION"
هنگامی که GCC را فراخوانی می‌کنید، معمولاً پیش‌پردازش، کامپایل، اسمبلی و پیونددهی را انجام می‌دهد. «گزینه‌های سراسری» (overall options) به شما این امکان را می‌دهند که این فرایند را در یک مرحلهٔ میانی متوقف کنید. برای نمونه، گزینهٔ \fB\-c\fR مشخص می‌کند که پیونددهنده اجرا نشود. در این صورت، خروجی شامل فایل‌های شیء تولیدشده توسط اسمبلر خواهد بود.
.PP
سایر گزینه‌ها به یک یا چند مرحله از پردازش تحویل داده می‌شوند. برخی گزینه‌ها پیش‌پردازنده و برخی دیگر خود کامپایلر را کنترل می‌کنند. گزینه‌های دیگری نیز اسمبلر و پیونددهنده را کنترل می‌کنند؛ بیشتر این موارد در اینجا مستند نشده‌اند، چرا که به ندرت به استفاده از هیچ‌یک از آن‌ها نیاز پیدا خواهید کرد.
.PP
بیشتر گزینه‌های خط فرمانی که می‌توانید با GCC به کار ببرید برای برنامه‌های C کاربرد دارند؛ هنگامی که یک گزینه تنها برای زبان دیگری (معمولاً ++C) مفید است، در توضیحات صراحتاً به آن اشاره می‌شود. اگر توضیحات مربوط به یک گزینهٔ مشخص، نامی از زبان مبدأ نبرد، می‌توانید از آن گزینه برای همهٔ زبان‌های پشتیبانی‌شده استفاده کنید.
.PP
روش معمول برای اجرای GCC، اجرای فایل اجرایی موسوم به \fBgcc\fR است، یا \&\fImachine\fR\fB\-gcc\fR هنگام کامپایل متقابل (cross-compiling)، یا \&\fImachine\fR\fB\-gcc\-\fR\fIversion\fR برای اجرای یک نسخهٔ مشخص از GCC. هنگامی که برنامه‌های ++C را کامپایل می‌کنید، باید در عوض GCC را به صورت \fBg++\fR فراخوانی کنید.
.PP
برنامهٔ \fBgcc\fR گزینه‌ها و نام‌های فایل را به عنوان عملوند می‌پذیرد. بسیاری از گزینه‌ها نام‌های چندحرفی دارند؛ بنابراین چندین گزینهٔ تک‌حرفی \fIنمی‌توانند\fR با یکدیگر گروه‌بندی شوند: \fB\-dv\fR بسیار متفاوت از \fB\-d\ \-v\fR است.
.PP
شما می‌توانید گزینه‌ها و سایر آرگومان‌ها را ترکیب کنید. در بیشتر موارد، ترتیبی که استفاده می‌کنید اهمیتی ندارد. با این حال، هنگامی که از چندین گزینه از یک نوع استفاده می‌کنید، ترتیب اهمیت پیدا می‌کند؛ برای نمونه اگر \fB\-L\fR را بیش از یک بار مشخص کنید، دایرکتوری‌ها به ترتیبی که مشخص شده‌اند جستجو می‌شوند. همچنین، محل قرارگیری گزینهٔ \fB\-l\fR نیز دارای اهمیت است.
.PP
بسیاری از گزینه‌ها نام‌های طولانی دارند که با \fB\-f\fR یا با \&\fB\-W\fR آغاز می‌شوند\-\-\-برای نمونه، \&\fB\-fmove\-loop\-invariants\fR، \fB\-Wformat\fR و غیره. بیشتر این گزینه‌ها هم فرم مثبت و هم فرم منفی دارند؛ فرم منفی \&\fB\-ffoo\fR به صورت \fB\-fno\-foo\fR است. این راهنما تنها یکی از این دو فرم را مستند می‌کند، یعنی هر کدام که پیش‌فرض نباشد.
.PP
برخی گزینه‌ها یک یا چند آرگومان دریافت می‌کنند که معمولاً با یک فاصله یا علامت مساوی (\fB=\fR) از نام گزینه جدا می‌شوند. مگر آنکه به‌گونهٔ دیگری مستند شده باشد، یک آرگومان می‌تواند عددی یا رشته باشد. آرگومان‌های عددی معمولاً باید اعداد صحیح کوچک نامنفی (unsigned) در مبنای ۱۰ یا ۱۶ (هگزادسیمال) باشند. آرگومان‌های هگزادسیمال باید با پیشوند \fB0x\fR آغاز شوند. آرگومان‌های گزینه‌هایی که نوعی آستانهٔ اندازه را تعیین می‌کنند می‌توانند اعداد صحیح در مبنای ۱۰ یا ۱۶ به دلخواه بزرگ باشند که یک پسوند اندازهٔ بایت به دنبال آن‌ها می‌آید و مضربی از بایت‌ها را مشخص می‌کند؛ مانند \f(CW\*(C`kB\*(C'\fR و \f(CW\*(C`KiB\*(C'\fR به ترتیب برای کیلوبایت و کیبی‌بایت، \&\f(CW\*(C`MB\*(C'\fR و \f(CW\*(C`MiB\*(C'\fR برای مگابایت و مبی‌بایت، \f(CW\*(C`GB\*(C'\fR و \&\f(CW\*(C`GiB\*(C'\fR برای گیگابایت و گیبی‌بایت، و الی آخر. چنین آرگومان‌هایی در متن پیش رو با \fIbyte\-size\fR مشخص شده‌اند. برای فهرست کامل و توضیحات پیشوندهای باینری و ده‌دهی اندازهٔ بایت، به استانداردهای NIST، IEC و سایر استانداردهای ملی و بین‌المللی مرتبط مراجعه کنید..SH "گزینه‌ها (OPTIONS)"
.IX Header "OPTIONS"
.SS "خلاصه گزینه‌ها (Option Summary)"
.IX Subsection "Option Summary"
در اینجا خلاصه‌ای از تمام گزینه‌ها، گروه‌بندی‌شده بر اساس نوع، آورده شده است. توضیحات مربوطه در بخش‌های بعدی آمده است.
.IP "\fIگزینه‌های کلی (Overall Options)\fR" 4
.IX Item "Overall Options"
\&\fB\-c  \-S  \-E  \-o\fR \fIfile\fR
\&\fB\-dumpbase\fR \fIdumpbase\fR  \fB\-dumpbase\-ext\fR \fIauxdropsuf\fR
\&\fB\-dumpdir\fR \fIdumppfx\fR  \fB\-x\fR \fIlanguage\fR
\&\fB\-v  \-###  \-\-help\fR[\fB=\fR\fIclass\fR[\fB,...\fR]]  \fB\-\-target\-help  \-\-version
\&\-pass\-exit\-codes  \-pipe  \-wrapper
@\fR\fIfile\fR  \fB\-ffile\-prefix\-map=\fR\fIold\fR\fB=\fR\fInew\fR  \fB\-fcanon\-prefix\-map
\&\-fplugin=\fR\fIfile\fR  \fB\-fplugin\-arg\-\fR\fIname\fR\fB=\fR\fIarg\fR
\&\fB\-fdump\-ada\-spec\fR[\fB\-slim\fR]  \fB\-fada\-spec\-parent=\fR\fIunit\fR
\&\fB\-fdump\-go\-spec=\fR\fIfile\fR
\&\fB\-\-assemble  \-\-compile  \-\-dumpbase\fR \fIdumpbase\fR
\&\fB\-\-dumpbase\-ext\fR \fIauxdropsuf\fR  \fB\-\-dumpdir\fR \fIdumppfx\fR
\&\fB\-\-language=\fR\fIlanguage\fR  \fB\-\-output=\fR\fIfile\fR  \fB\-\-pass\-exit\-codes
\&\-\-pipe  \-\-preprocess  \-\-verbose\fR
.IP "\fIگزینه‌های زبان C (C Language Options)\fR" 4
.IX Item "C Language Options"
\&\fB\-ansi  \-std=\fR\fIstandard\fR  \fB\-aux\-info\fR \fIfilename\fR
\&\fB\-fno\-asm
\&\-fno\-builtin  \-fno\-builtin\-\fR\fIfunction\fR  \fB\-fcond\-mismatch
\&\-ffreestanding  \-fgimple  \-fgnu\-tm  \-fgnu89\-inline  \-fhosted
\&\-flax\-vector\-conversions  \-fms\-extensions
\&\-fpermitted\-flt\-eval\-methods=\fR\fIstandard\fR
\&\fB\-fplan9\-extensions  \-fsigned\-bitfields  \-funsigned\-bitfields
\&\-fsigned\-char  \-funsigned\-char  \-fstrict\-flex\-arrays[=\fR\fIn\fR\fB]
\&\-fsso\-struct=\fR\fIendianness\fR  \fB\-\-ansi\fR
.IP "\fIگزینه‌های زبان ++C (C++ Language Options)\fR" 4
.IX Item "C++ Language Options"
\&\fB\-\-compile\-std\-module
\&\-fabi\-compat\-version=\fR\fIn\fR  \fB\-fabi\-version=\fR\fIn\fR
\&\fB\-fno\-access\-control  \-faligned\-new=\fR[\fIn\fR]
\&\fB\-fno\-assume\-sane\-operators\-new\-delete
\&\-fchar8_t  \-fcheck\-new
\&\-fconcepts  \-fconcepts\-diagnostics\-depth=\fR\fIn\fR
\&\fB\-fconstexpr\-depth=\fR\fIn\fR  \fB\-fconstexpr\-cache\-depth=\fR\fIn\fR
\&\fB\-fconstexpr\-loop\-limit=\fR\fIn\fR  \fB\-fconstexpr\-ops\-limit=\fR\fIn\fR
\&\fB\-fcontracts
\&\-fcontract\-evaluation\-semantic=\fR[\fBignore\fR|\fBobserve\fR|\fBenforce\fR|\fBquick_enforce\fR]
\&\fB\-fcontracts\-conservative\-ipa  \-fcontract\-checks\-outlined
\&\-fcontract\-disable\-optimized\-checks
\&\-fcontracts\-client\-check=\fR[\fBnone\fR|\fBpre\fR|\fBall\fR]
\&\fB\-fcontracts\-definition\-check=\fR[\fBon\fR|\fBoff\fR]
\&\fB\-fcoroutines  \-fdiagnostics\-all\-candidates
\&\-fno\-elide\-constructors
\&\-fno\-enforce\-eh\-specs
\&\-fext\-numeric\-literals
\&\-fno\-gnu\-keywords
\&\-fno\-immediate\-escalation
\&\-fno\-implement\-inlines
\&\-fimplicit\-constexpr
\&\-fno\-implicit\-inline\-templates
\&\-fno\-implicit\-templates
\&\-fmodule\-header\fR[\fB=\fR\fIkind\fR]
\&\fB\-fmodule\-implicit\-inline
\&\-fno\-module\-lazy
\&\-fmodule\-mapper=\fR\fIspecification\fR
\&\fB\-fmodule\-only
\&\-fmodules
\&\-fms\-extensions
\&\-fnew\-inheriting\-ctors
\&\-fnew\-ttp\-matching
\&\-fno\-nonansi\-builtins  \-fnothrow\-opt  \-fno\-operator\-names
\&\-fno\-optional\-diags
\&\-fno\-pretty\-templates  \-frange\-for\-ext\-temps  \-freflection
\&\-fno\-rtti  \-fsized\-deallocation
\&\-fstrict\-enums  \-fstrong\-eval\-order\fR[\fB=\fR\fIkind\fR]
\&\fB\-ftemplate\-backtrace\-limit=\fR\fIn\fR
\&\fB\-ftemplate\-depth=\fR\fIn\fR
\&\fB\-fno\-threadsafe\-statics  \-fuse\-cxa\-atexit  \-fno\-use\-cxa\-get\-exception\-ptr
\&\-fno\-weak  \-nostdinc++
\&\-fvisibility\-inlines\-hidden
\&\-fvisibility\-ms\-compat
\&\-flang\-info\-include\-translate\fR[\fB=\fR\fIheader\fR]
\&\fB\-flang\-info\-include\-translate\-not
\&\-flang\-info\-module\-cmi\fR[\fB=\fR\fImodule\fR]
\&\fB\-stdlib=\fR\fIlibstdc++,libc++\fR
\&\fB\-Wabbreviated\-auto\-in\-template\-arg
\&\-Wabi\-tag  \-Waligned\-new\fR[\fB=\fR\fIkind\fR]
\&\fB\-Wcatch\-value  \-Wcatch\-value=\fR\fIn\fR
\&\fB\-Wno\-class\-conversion  \-Wclass\-memaccess
\&\-Wcomma\-subscript  \-Wconditionally\-supported
\&\-Wno\-conversion\-null  \-Wctad\-maybe\-unsupported
\&\-Wctor\-dtor\-privacy  \-Wdangling\-reference
\&\-Wno\-defaulted\-function\-deleted
\&\-Wno\-delete\-incomplete
\&\-Wdelete\-non\-virtual\-dtor  \-Wno\-deprecated\-array\-compare
\&\-Wdeprecated\-copy  \-Wdeprecated\-copy\-dtor
\&\-Wno\-deprecated\-enum\-enum\-conversion  \-Wno\-deprecated\-enum\-float\-conversion
\&\-Wno\-deprecated\-literal\-operator  \-Wdeprecated\-variadic\-comma\-omission
\&\-Weffc++  \-Wno\-elaborated\-enum\-base
\&\-Wno\-exceptions  \-Wno\-expose\-global\-module\-tu\-local  \-Wno\-external\-tu\-local
\&\-Wextra\-semi  \-Wno\-global\-module  \-Wno\-inaccessible\-base
\&\-Wno\-inherited\-variadic\-ctor  \-Wno\-init\-list\-lifetime
\&\-Winvalid\-constexpr  \-Winvalid\-imported\-macros
\&\-Wno\-invalid\-offsetof  \-Wno\-literal\-suffix
\&\-Wmismatched\-new\-delete  \-Wmismatched\-tags
\&\-Wmultiple\-inheritance  \-Wnamespaces  \-Wnarrowing
\&\-Wnoexcept  \-Wnoexcept\-type  \-Wnon\-virtual\-dtor
\&\-Wpessimizing\-move  \-Wno\-placement\-new  \-Wplacement\-new=\fR\fIn\fR
\&\fB\-Wrange\-loop\-construct  \-Wredundant\-move  \-Wredundant\-tags
\&\-Wreorder  \-Wregister  \-Wno\-sfinae\-incomplete
\&\-Wstrict\-null\-sentinel  \-Wno\-subobject\-linkage  \-Wtemplates
\&\-Wno\-non\-c\-typedef\-for\-linkage  \-Wno\-non\-template\-friend  \-Wold\-style\-cast
\&\-Woverloaded\-virtual  \-Wno\-pmf\-conversions  \-Wself\-move  \-Wsign\-promo
\&\-Wsized\-deallocation  \-Wsuggest\-final\-methods
\&\-Wsuggest\-final\-types  \-Wsuggest\-override  \-Wno\-template\-body
\&\-Wno\-template\-id\-cdtor  \-Wtemplate\-names\-tu\-local
\&\-Wno\-terminate  \-Wno\-vexing\-parse  \-Wvirtual\-inheritance
\&\-Wno\-virtual\-move\-assign  \-Wvolatile\fR
.IP "\fIگزینه‌های زبان‌های Objective\-C و ++Objective\-C (Objective\-C and Objective\-C++ Language Options)\fR" 4
.IX Item "Objective-C and Objective-C++ Language Options"
\&\fB\-fconstant\-string\-class=\fR\fIclass\-name\fR
\&\fB\-fgnu\-runtime  \-fnext\-runtime
\&\-fno\-nil\-receivers
\&\-fobjc\-abi\-version=\fR\fIn\fR
\&\fB\-fobjc\-call\-cxx\-cdtors
\&\-fobjc\-direct\-dispatch
\&\-fobjc\-exceptions
\&\-fobjc\-gc
\&\-fobjc\-nilcheck
\&\-fobjc\-std=objc1
\&\-fno\-local\-ivars
\&\-fivar\-visibility=\fR[\fBpublic\fR|\fBprotected\fR|\fBprivate\fR|\fBpackage\fR]
\&\fB\-freplace\-objc\-classes
\&\-fzero\-link
\&\-gen\-decls
\&\-Wassign\-intercept  \-Wno\-property\-assign\-default
\&\-Wno\-protocol  \-Wobjc\-root\-class  \-Wselector
\&\-Wstrict\-selector\-match
\&\-Wundeclared\-selector\fR
.IP "\fIگزینه‌های OpenMP و OpenACC (OpenMP and OpenACC Options)\fR" 4
.IX Item "OpenMP and OpenACC Options"
\&\fB\-foffload=\fR\fIarg\fR  \fB\-foffload\-options=\fR\fIarg\fR
\&\fB\-fopenacc  \-fopenacc\-dim=\fR\fIgeom\fR
\&\fB\-fopenmp  \-fopenmp\-simd  \-fopenmp\-target\-simd\-clone\fR[\fB=\fR\fIdevice\-type\fR]
.IP "\fIگزینه‌های قالب‌بندی پیام‌های عیب‌یابی (Diagnostic Message Formatting Options)\fR" 4
.IX Item "Diagnostic Message Formatting Options"
\&\fB\-fmessage\-length=\fR\fIn\fR
\&\fB\-fdiagnostics\-plain\-output
\&\-fdiagnostics\-show\-location=\fR[\fBonce\fR|\fBevery\-line\fR]
\&\fB\-fdiagnostics\-color=\fR[\fBauto\fR|\fBnever\fR|\fBalways\fR]
\&\fB\-fdiagnostics\-urls=\fR[\fBauto\fR|\fBnever\fR|\fBalways\fR]
\&\fB\-fdiagnostics\-format=\fR[\fBtext\fR|\fBsarif\-stderr\fR|\fBsarif\-file\fR]
\&\fB\-fdiagnostics\-add\-output=\fR\fIDIAGNOSTICS\-OUTPUT\-SPEC\fR
\&\fB\-fdiagnostics\-set\-output=\fR\fIDIAGNOSTICS\-OUTPUT\-SPEC\fR
\&\fB\-fno\-diagnostics\-json\-formatting
\&\-fno\-diagnostics\-show\-option  \-fno\-diagnostics\-show\-caret
\&\-fno\-diagnostics\-show\-event\-links
\&\-fno\-diagnostics\-show\-labels  \-fno\-diagnostics\-show\-line\-numbers
\&\-fno\-diagnostics\-show\-cwe
\&\-fno\-diagnostics\-show\-rules
\&\-fno\-diagnostics\-show\-highlight\-colors
\&\-fno\-diagnostics\-show\-nesting
\&\-fno\-diagnostics\-show\-nesting\-locations
\&\-fdiagnostics\-show\-nesting\-levels
\&\-fdiagnostics\-minimum\-margin\-width=\fR\fIwidth\fR
\&\fB\-fdiagnostics\-parseable\-fixits  \-fdiagnostics\-generate\-patch
\&\-fdiagnostics\-show\-template\-tree  \-fno\-elide\-type
\&\-fdiagnostics\-path\-format=\fR[\fBnone\fR|\fBseparate\-events\fR|\fBinline\-events\fR]
\&\fB\-fdiagnostics\-show\-path\-depths
\&\-fno\-show\-column
\&\-fdiagnostics\-column\-unit=\fR[\fBdisplay\fR|\fBbyte\fR]
\&\fB\-fdiagnostics\-column\-origin=\fR\fIorigin\fR
\&\fB\-fdiagnostics\-escape\-format=\fR[\fBunicode\fR|\fBbytes\fR]
\&\fB\-fdiagnostics\-text\-art\-charset=\fR[\fBnone\fR|\fBascii\fR|\fBunicode\fR|\fBemoji\fR]
\&\fB\-fdiagnostics\-show\-context\fR[\fB=\fR\fIdepth\fR]
.IP "\fIگزینه‌های هشدار (Warning Options)\fR" 4
.IX Item "Warning Options"
\&\fB\-fsyntax\-only  \-fmax\-errors=\fR\fIn\fR  \fB\-Wpedantic
\&\-pedantic\-errors  \-fpermissive
\&\-w  \-Wextra  \-Wall  \-Wabi=\fR\fIn\fR
\&\fB\-Waddress  \-Wno\-address\-of\-packed\-member  \-Waggregate\-return
\&\-Walloc\-size  \-Walloc\-size\-larger\-than=\fR\fIbyte\-size\fR  \fB\-Walloc\-zero
\&\-Walloca  \-Walloca\-larger\-than=\fR\fIbyte\-size\fR  \fB\-Wauto\-profile
\&\-Wno\-aggressive\-loop\-optimizations
\&\-Warith\-conversion
\&\-Warray\-bounds  \-Warray\-bounds=\fR\fIn\fR  \fB\-Warray\-compare
\&\-Warray\-parameter  \-Warray\-parameter=\fR\fIn\fR
\&\fB\-Wno\-attributes  \-Wattribute\-alias=\fR\fIn\fR  \fB\-Wno\-attribute\-alias
\&\-Wno\-attribute\-warning
\&\-Wbidi\-chars=\fR[\fBnone\fR|\fBunpaired\fR|\fBany\fR|\fBucn\fR]
\&\fB\-Wbool\-compare  \-Wbool\-operation
\&\-Wno\-builtin\-declaration\-mismatch
\&\-Wno\-builtin\-macro\-redefined  \-Wc90\-c99\-compat  \-Wc99\-c11\-compat
\&\-Wc11\-c23\-compat  \-Wc23\-c2y\-compat
\&\-Wc++\-compat  \-Wc++11\-compat  \-Wc++14\-compat  \-Wc++17\-compat
\&\-Wc++20\-compat  \-Wc++26\-compat
\&\-Wno\-c++11\-extensions  \-Wno\-c++14\-extensions  \-Wno\-c++17\-extensions
\&\-Wno\-c++20\-extensions  \-Wno\-c++23\-extensions
\&\-Wcalloc\-transposed\-args  \-Wcannot\-profile
\&\-Wcast\-align  \-Wcast\-align=strict  \-Wcast\-function\-type  \-Wcast\-qual
\&\-Wchar\-subscripts
\&\-Wclobbered  \-Wcomment
\&\-Wcompare\-distinct\-pointer\-types
\&\-Wno\-complain\-wrong\-lang
\&\-Wconversion  \-Wno\-coverage\-mismatch  \-Wno\-cpp
\&\-Wdangling\-else  \-Wdangling\-pointer  \-Wdangling\-pointer=\fR\fIn\fR
\&\fB\-Wdate\-time
\&\-Wno\-deprecated  \-Wno\-deprecated\-declarations  \-Wno\-designated\-init
\&\-Wno\-deprecated\-openmp
\&\-Wdisabled\-optimization
\&\-Wno\-discarded\-array\-qualifiers  \-Wno\-discarded\-qualifiers
\&\-Wno\-div\-by\-zero  \-Wdouble\-promotion
\&\-Wduplicated\-branches  \-Wduplicated\-cond
\&\-Wempty\-body  \-Wno\-endif\-labels  \-Wenum\-compare  \-Wenum\-conversion
\&\-Wenum\-int\-mismatch
\&\-Werror  \-Werror=*  \-Wexpansion\-to\-defined  \-Wfatal\-errors
\&\-Wflex\-array\-member\-not\-at\-end
\&\-Wfloat\-conversion  \-Wfloat\-equal  \-Wformat  \-Wformat=2
\&\-Wno\-format\-contains\-nul  \-Wno\-format\-diag  \-Wno\-format\-extra\-args
\&\-Wformat\-nonliteral  \-Wformat\-overflow=\fR\fIn\fR
\&\fB\-Wformat\-security  \-Wformat\-signedness  \-Wformat\-truncation=\fR\fIn\fR
\&\fB\-Wformat\-y2k  \-Wframe\-address
\&\-Wframe\-larger\-than=\fR\fIbyte\-size\fR  \fB\-Wno\-free\-nonheap\-object
\&\-Wheader\-guard  \-Wno\-if\-not\-aligned  \-Wno\-ignored\-attributes
\&\-Wignored\-qualifiers  \-Wno\-incompatible\-pointer\-types  \-Whardened
\&\-Wimplicit  \-Wimplicit\-fallthrough  \-Wimplicit\-fallthrough=\fR\fIn\fR
\&\fB\-Wno\-implicit\-function\-declaration  \-Wno\-implicit\-int
\&\-Winfinite\-recursion
\&\-Winit\-self  \-Winline  \-Wno\-int\-conversion  \-Wint\-in\-bool\-context
\&\-Wno\-int\-to\-pointer\-cast  \-Wno\-invalid\-memory\-model
\&\-Winvalid\-pch  \-Winvalid\-utf8  \-Wno\-unicode  \-Wjump\-misses\-init
\&\-Wkeyword\-macro
\&\-Wlarger\-than=\fR\fIbyte\-size\fR  \fB\-Wleading\-whitespace=\fR\fIkind\fR
\&\fB\-Wlogical\-not\-parentheses  \-Wlogical\-op
\&\-Wlong\-long  \-Wno\-lto\-type\-mismatch \-Wmain  \-Wmaybe\-uninitialized
\&\-Wmemset\-elt\-size  \-Wmemset\-transposed\-args
\&\-Wmisleading\-indentation  \-Wmissing\-attributes  \-Wmissing\-braces
\&\-Wmissing\-field\-initializers  \-Wmissing\-format\-attribute
\&\-Wmissing\-include\-dirs  \-Wmissing\-noreturn  \-Wmusttail\-local\-addr
\&\-Wmaybe\-musttail\-local\-addr  \-Wno\-missing\-profile
\&\-Wno\-multichar  \-Wmultistatement\-macros  \-Wnonnull  \-Wnonnull\-compare
\&\-Wnormalized=\fR[\fBnone\fR|\fBid\fR|\fBnfc\fR|\fBnfkc\fR]
\&\fB\-Wnull\-dereference  \-Wno\-odr
\&\-Wopenacc\-parallelism
\&\-Wopenmp  \-Wopenmp\-simd
\&\-Wno\-overflow  \-Woverlength\-strings  \-Wno\-override\-init\-side\-effects
\&\-Wpacked  \-Wno\-packed\-bitfield\-compat  \-Wpacked\-not\-aligned  \-Wpadded
\&\-Wparentheses  \-Wno\-pedantic\-ms\-format
\&\-Wpointer\-arith  \-Wno\-pointer\-compare  \-Wno\-pointer\-to\-int\-cast
\&\-Wno\-pragmas  \-Wno\-pragma\-once\-outside\-header  \-Wno\-prio\-ctor\-dtor
\&\-Wno\-psabi
\&\-Wredundant\-decls  \-Wrestrict
\&\-Wno\-return\-local\-addr  \-Wreturn\-type
\&\-Wno\-scalar\-storage\-order  \-Wsequence\-point
\&\-Wshadow  \-Wshadow=global  \-Wshadow=local  \-Wshadow=compatible\-local
\&\-Wno\-shadow\-ivar
\&\-Wno\-shift\-count\-negative  \-Wno\-shift\-count\-overflow
\&\-Wshift\-negative\-value  \-Wno\-shift\-overflow  \-Wshift\-overflow=\fR\fIn\fR
\&\fB\-Wsign\-compare  \-Wsign\-conversion
\&\-Wno\-sizeof\-array\-argument
\&\-Wsizeof\-array\-div
\&\-Wsizeof\-pointer\-div  \-Wsizeof\-pointer\-memaccess
\&\-Wstack\-protector  \-Wstack\-usage=\fR\fIbyte\-size\fR  \fB\-Wstrict\-aliasing
\&\-Wstrict\-aliasing=\fR\fIn\fR  \fB\-Wstrict\-overflow  \-Wstrict\-overflow=\fR\fIn\fR
\&\fB\-Wstring\-compare
\&\-Wno\-stringop\-overflow  \-Wno\-stringop\-overread
\&\-Wno\-stringop\-truncation  \-Wstrict\-flex\-arrays
\&\-Wsuggest\-attribute=\fR\fIattribute\-name\fR
\&\fB\-Wswitch  \-Wno\-switch\-bool  \-Wswitch\-default  \-Wswitch\-enum
\&\-Wno\-switch\-outside\-range  \-Wno\-switch\-unreachable  \-Wsync\-nand
\&\-Wsystem\-headers  \-Wtautological\-compare  \-Wtrailing\-whitespace
\&\-Wtrailing\-whitespace=\fR\fIkind\fR  \fB\-Wtrampolines  \-Wtrigraphs
\&\-Wtrivial\-auto\-var\-init  \-Wno\-tsan  \-Wtype\-limits  \-Wundef
\&\-Wuninitialized  \-Wunknown\-pragmas
\&\-Wunsuffixed\-float\-constants
\&\-Wunterminated\-string\-initialization
\&\-Wunused
\&\-Wunused\-but\-set\-parameter  \-Wunused\-but\-set\-parameter=\fR\fIn\fR
\&\fB\-Wunused\-but\-set\-variable  \-Wunused\-but\-set\-variable=\fR\fIn\fR
\&\fB\-Wunused\-const\-variable  \-Wunused\-const\-variable=\fR\fIn\fR
\&\fB\-Wunused\-function  \-Wunused\-label  \-Wunused\-local\-typedefs
\&\-Wunused\-macros
\&\-Wunused\-parameter  \-Wno\-unused\-result
\&\-Wunused\-value  \-Wunused\-variable
\&\-Wuse\-after\-free  \-Wuse\-after\-free=\fR\fIn\fR  \fB\-Wuseless\-cast
\&\-Wno\-varargs  \-Wvariadic\-macros
\&\-Wvector\-operation\-performance
\&\-Wvla  \-Wvla\-larger\-than=\fR\fIbyte\-size\fR  \fB\-Wno\-vla\-larger\-than
\&\-Wvolatile\-register\-var  \-Wwrite\-strings
\&\-Wno\-xor\-used\-as\-pow
\&\-Wzero\-as\-null\-pointer\-constant
\&\-Wzero\-length\-bounds
\&\-\-all\-warnings  \-\-extra\-warnings  \-\-no\-warnings
\&\-\-pedantic  \-\-pedantic\-errors\fR.IP "\fIگزینه‌های تحلیل‌گر ایستا\fR" 4
.IX Item "گزینه‌های تحلیل‌گر ایستا"
\&\fB\-fanalyzer
\&\-fanalyzer\-assume\-nothrow
\&\-fanalyzer\-call\-summaries
\&\-fanalyzer\-checker=\fR\fIname\fR
\&\fB\-fno\-analyzer\-feasibility
\&\-fanalyzer\-show\-events\-in\-system\-headers
\&\-fno\-analyzer\-state\-merge
\&\-fno\-analyzer\-state\-purge
\&\-fno\-analyzer\-suppress\-followups
\&\-fanalyzer\-transitivity
\&\-fno\-analyzer\-undo\-inlining
\&\-fanalyzer\-verbose\-edges
\&\-fanalyzer\-verbose\-state\-changes
\&\-fanalyzer\-verbosity=\fR\fIlevel\fR
\&\fB\-fdump\-analyzer
\&\-fdump\-analyzer\-callgraph
\&\-fdump\-analyzer\-exploded\-graph
\&\-fdump\-analyzer\-exploded\-nodes
\&\-fdump\-analyzer\-exploded\-nodes\-2
\&\-fdump\-analyzer\-exploded\-nodes\-3
\&\-fdump\-analyzer\-exploded\-paths
\&\-fdump\-analyzer\-feasibility
\&\-fdump\-analyzer\-infinite\-loop
\&\-fdump\-analyzer\-json
\&\-fdump\-analyzer\-state\-purge
\&\-fdump\-analyzer\-stderr
\&\-fdump\-analyzer\-supergraph
\&\-fdump\-analyzer\-untracked
\&\-Wno\-analyzer\-double\-fclose
\&\-Wno\-analyzer\-double\-free
\&\-Wno\-analyzer\-exposure\-through\-output\-file
\&\-Wno\-analyzer\-exposure\-through\-uninit\-copy
\&\-Wno\-analyzer\-fd\-access\-mode\-mismatch
\&\-Wno\-analyzer\-fd\-double\-close
\&\-Wno\-analyzer\-fd\-leak
\&\-Wno\-analyzer\-fd\-phase\-mismatch
\&\-Wno\-analyzer\-fd\-type\-mismatch
\&\-Wno\-analyzer\-fd\-use\-after\-close
\&\-Wno\-analyzer\-fd\-use\-without\-check
\&\-Wno\-analyzer\-file\-leak
\&\-Wno\-analyzer\-free\-of\-non\-heap
\&\-Wno\-analyzer\-imprecise\-fp\-arithmetic
\&\-Wno\-analyzer\-infinite\-loop
\&\-Wno\-analyzer\-infinite\-recursion
\&\-Wno\-analyzer\-jump\-through\-null
\&\-Wno\-analyzer\-malloc\-leak
\&\-Wno\-analyzer\-mismatching\-deallocation
\&\-Wno\-analyzer\-null\-argument
\&\-Wno\-analyzer\-null\-dereference
\&\-Wno\-analyzer\-out\-of\-bounds
\&\-Wno\-analyzer\-overlapping\-buffers
\&\-Wno\-analyzer\-possible\-null\-argument
\&\-Wno\-analyzer\-possible\-null\-dereference
\&\-Wno\-analyzer\-putenv\-of\-auto\-var
\&\-Wno\-analyzer\-shift\-count\-negative
\&\-Wno\-analyzer\-shift\-count\-overflow
\&\-Wno\-analyzer\-stale\-setjmp\-buffer
\&\-Wno\-analyzer\-tainted\-allocation\-size
\&\-Wno\-analyzer\-tainted\-assertion
\&\-Wno\-analyzer\-tainted\-array\-index
\&\-Wno\-analyzer\-tainted\-divisor
\&\-Wno\-analyzer\-tainted\-offset
\&\-Wno\-analyzer\-tainted\-size
\&\-Wno\-analyzer\-throw\-of\-unexpected\-type
\&\-Wanalyzer\-symbol\-too\-complex
\&\-Wanalyzer\-too\-complex
\&\-Wno\-analyzer\-undefined\-behavior\-ptrdiff
\&\-Wno\-analyzer\-undefined\-behavior\-strtok
\&\-Wno\-analyzer\-unsafe\-call\-within\-signal\-handler
\&\-Wno\-analyzer\-use\-after\-free
\&\-Wno\-analyzer\-use\-of\-pointer\-in\-stale\-stack\-frame
\&\-Wno\-analyzer\-use\-of\-uninitialized\-value
\&\-Wno\-analyzer\-va\-arg\-type\-mismatch
\&\-Wno\-analyzer\-va\-list\-exhausted
\&\-Wno\-analyzer\-va\-list\-leak
\&\-Wno\-analyzer\-va\-list\-use\-after\-va\-end
\&\-Wno\-analyzer\-write\-to\-const
\&\-Wno\-analyzer\-write\-to\-string\-literal\fR
.IP "\fIگزینه‌های هشدار ویژهٔ C و Objective\-C\fR" 4
.IX Item "گزینه‌های هشدار ویژهٔ C و Objective-C"
\&\fB\-Wbad\-function\-cast  \-Wdeprecated\-non\-prototype  \-Wfree\-labels
\&\-Wmissing\-declarations  \-Wmissing\-parameter\-name  \-Wmissing\-parameter\-type
\&\-Wdeclaration\-missing\-parameter\-type  \-Wmissing\-prototypes
\&\-Wmissing\-variable\-declarations
\&\-Wmultiple\-parameter\-fwd\-decl\-lists
\&\-Wnested\-externs  \-Wold\-style\-declaration
\&\-Wold\-style\-definition  \-Wstrict\-prototypes  \-Wtraditional
\&\-Wtraditional\-conversion  \-Wdeclaration\-after\-statement  \-Wpointer\-sign\fR
.IP "\fIگزینه‌های اشکال‌زدایی\fR" 4
.IX Item "گزینه‌های اشکال‌زدایی"
\&\fB\-g  \-g\fR\fIlevel\fR  \fB\-gdwarf  \-gdwarf\-\fR\fIversion\fR
\&\fB\-gbtf  \-gctf  \-gctf\fR\fIlevel\fR
\&\fB\-gno\-prune\-btf  \-ggdb  \-gno\-record\-gcc\-switches
\&\-gstrict\-dwarf  \-gas\-loc\-support  \-gas\-locview\-support
\&\-gcodeview  \-gcolumn\-info  \-gdwarf32  \-gdwarf64
\&\-gno\-statement\-frontiers
\&\-gno\-variable\-location\-views  \-gvariable\-location\-views=incompat5
\&\-ginternal\-reset\-location\-views  \-ginline\-points
\&\-gvms  \-gz\fR[\fB=\fR\fItype\fR]
\&\fB\-gsplit\-dwarf  \-gdescribe\-dies
\&\-fdebug\-prefix\-map=\fR\fIold\fR\fB=\fR\fInew\fR  \fB\-fdebug\-types\-section
\&\-fno\-eliminate\-unused\-debug\-types
\&\-femit\-struct\-debug\-baseonly  \-femit\-struct\-debug\-reduced
\&\-femit\-struct\-debug\-detailed\fR[\fB=\fR\fIspec\-list\fR]
\&\fB\-fno\-eliminate\-unused\-debug\-symbols  \-femit\-class\-debug\-always
\&\-fno\-merge\-debug\-strings  \-fno\-dwarf2\-cfi\-asm
\&\-fvar\-tracking  \-fvar\-tracking\-assignments  \-fvar\-tracking\-uninit
\&\-\-debug\fR
.IP "\fIگزینه‌های بهینه‌سازی\fR" 4
.IX Item "گزینه‌های بهینه‌سازی"
\&\fB\-faggressive\-loop\-optimizations
\&\-falign\-functions[=\fR\fIn\fR\fB[:\fR\fIm\fR\fB:[\fR\fIn2\fR\fB[:\fR\fIm2\fR\fB]]]]
\&\-falign\-jumps[=\fR\fIn\fR\fB[:\fR\fIm\fR\fB:[\fR\fIn2\fR\fB[:\fR\fIm2\fR\fB]]]]
\&\-falign\-labels[=\fR\fIn\fR\fB[:\fR\fIm\fR\fB:[\fR\fIn2\fR\fB[:\fR\fIm2\fR\fB]]]]
\&\-falign\-loops[=\fR\fIn\fR\fB[:\fR\fIm\fR\fB:[\fR\fIn2\fR\fB[:\fR\fIm2\fR\fB]]]]
\&\-fmin\-function\-alignment=[\fR\fIn\fR\fB]
\&\-fno\-allocation\-dce  \-fallow\-store\-data\-races
\&\-fassociative\-math  \-fauto\-profile  \-fauto\-profile[=\fR\fIpath\fR\fB]
\&\-fauto\-profile\-inlining  \-fauto\-inc\-dec  \-fbranch\-probabilities
\&\-fcaller\-saves
\&\-fcombine\-stack\-adjustments  \-fconserve\-stack
\&\-ffold\-mem\-offsets
\&\-fcompare\-elim  \-fcprop\-registers  \-fcrossjumping
\&\-fcse\-follow\-jumps  \-fcse\-skip\-blocks  \-fcx\-fortran\-rules
\&\-fcx\-limited\-range \-fcx\-method
\&\-fdata\-sections  \-fdce  \-fdelayed\-branch
\&\-fdelete\-null\-pointer\-checks  \-fdep\-fusion  \-fdevirtualize
\&\-fdevirtualize\-speculatively  \-fdevirtualize\-at\-ltrans  \-fdse
\&\-fearly\-inlining  \-fexcess\-precision=\fR\fIstyle\fR
\&\fB\-fexpensive\-optimizations  \-fext\-dce
\&\-ffast\-math  \-ffat\-lto\-objects  \-ffinite\-loops
\&\-ffinite\-math\-only  \-ffloat\-store
\&\-fforward\-propagate  \-ffp\-contract=\fR\fIstyle\fR  \fB\-ffp\-int\-builtin\-inexact
\&\-ffunction\-sections  \-ffuse\-ops\-with\-volatile\-access
\&\-fgcse  \-fgcse\-after\-reload  \-fgcse\-las  \-fgcse\-lm  \-fgraphite\-identity
\&\-fgcse\-sm  \-fhoist\-adjacent\-loads  \-fif\-conversion
\&\-fif\-conversion2  \-findirect\-inlining
\&\-finline\-atomics  \-finline\-functions  \-finline\-functions\-called\-once
\&\-finline\-limit=\fR\fIn\fR  \fB\-finline\-small\-functions
\&\-finline\-stringops\fR[\fB=\fR\fIfn\fR]
\&\fB\-fipa\-modref  \-fipa\-cp  \-fipa\-cp\-clone
\&\-fipa\-bit\-cp  \-fipa\-vrp  \-fipa\-pta  \-fipa\-profile  \-fipa\-pure\-const
\&\-fipa\-reference  \-fipa\-reference\-addressable  \-fipa\-reorder\-for\-locality
\&\-fipa\-sra  \-fipa\-stack\-alignment
\&\-fipa\-icf  \-fipa\-icf\-functions  \-fipa\-icf\-variables
\&\-fira\-algorithm=\fR\fIalgorithm\fR
\&\fB\-flate\-combine\-instructions  \-flifetime\-dse  \-flive\-patching=\fR\fIlevel\fR
\&\fB\-fira\-region=\fR\fIregion\fR  \fB\-fira\-hoist\-pressure
\&\-fira\-loop\-pressure  \-fno\-ira\-share\-save\-slots
\&\-fno\-ira\-share\-spill\-slots
\&\-fisolate\-erroneous\-paths\-dereference  \-fisolate\-erroneous\-paths\-attribute
\&\-fivopts  \-fkeep\-inline\-functions  \-fkeep\-static\-functions
\&\-fkeep\-static\-consts  \-flimit\-function\-alignment  \-flive\-range\-shrinkage
\&\-floop\-block  \-floop\-interchange  \-floop\-strip\-mine
\&\-floop\-unroll\-and\-jam  \-floop\-nest\-optimize
\&\-floop\-parallelize\-all  \-flra\-remat  \-flto  \-flto\-compression\-level=\fR\fIn\fR
\&\fB\-flto\-toplevel\-asm\-heuristics
\&\-flto\-partition=\fR\fIalg\fR  \fB\-flto\-incremental=\fR\fIpath\fR
\&\fB\-flto\-incremental\-cache\-size=\fR\fIn\fR  \fB\-fmalloc\-dce  \-fmerge\-all\-constants
\&\-fmerge\-constants  \-fmodulo\-sched  \-fmodulo\-sched\-allow\-regmoves
\&\-fmove\-loop\-invariants  \-fmove\-loop\-stores  \-fno\-branch\-count\-reg
\&\-fno\-defer\-pop  \-fno\-function\-cse
\&\-fno\-guess\-branch\-probability  \-fno\-inline  \-fno\-math\-errno  \-fno\-peephole
\&\-fno\-peephole2  \-fno\-printf\-return\-value  \-fno\-sched\-interblock
\&\-fno\-sched\-spec  \-fno\-signed\-zeros
\&\-fno\-toplevel\-reorder  \-fno\-trapping\-math  \-fno\-zero\-initialized\-in\-bss
\&\-fomit\-frame\-pointer  \-foptimize\-crc  \-foptimize\-sibling\-calls
\&\-fpartial\-inlining  \-fpeel\-loops  \-fpredictive\-commoning
\&\-fprefetch\-loop\-arrays
\&\-fprofile\-correction
\&\-fprofile\-use  \-fprofile\-use=\fR\fIpath\fR  \fB\-fprofile\-partial\-training
\&\-fprofile\-values  \-fprofile\-reorder\-functions
\&\-freciprocal\-math  \-free  \-frename\-registers  \-freorder\-blocks
\&\-freorder\-blocks\-algorithm=\fR\fIalgorithm\fR
\&\fB\-freorder\-blocks\-and\-partition  \-freorder\-functions
\&\-frerun\-cse\-after\-loop  \-freschedule\-modulo\-scheduled\-loops
\&\-frounding\-math  \-fsave\-optimization\-record
\&\-fsched2\-use\-superblocks  \-fsched\-pressure
\&\-fsched\-spec\-load  \-fsched\-spec\-load\-dangerous
\&\-fsched\-stalled\-insns\-dep[=\fR\fIn\fR\fB]  \-fsched\-stalled\-insns[=\fR\fIn\fR\fB]
\&\-fsched\-group\-heuristic  \-fsched\-critical\-path\-heuristic
\&\-fsched\-spec\-insn\-heuristic  \-fsched\-rank\-heuristic
\&\-fsched\-last\-insn\-heuristic  \-fsched\-dep\-count\-heuristic
\&\-fschedule\-fusion
\&\-fschedule\-insns  \-fschedule\-insns2  \-fsection\-anchors
\&\-fselective\-scheduling  \-fselective\-scheduling2
\&\-fsel\-sched\-pipelining  \-fsel\-sched\-pipelining\-outer\-loops
\&\-fsemantic\-interposition  \-fshrink\-wrap  \-fshrink\-wrap\-separate
\&\-fsignaling\-nans
\&\-fsingle\-precision\-constant  \-fsplit\-ivs\-in\-unroller  \-fsplit\-loops
\&\-fspeculatively\-call\-stored\-functions  \-fsplit\-paths
\&\-fsplit\-wide\-types  \-fsplit\-wide\-types\-early  \-fssa\-backprop  \-fssa\-phiopt
\&\-fstdarg\-opt  \-fstore\-merging  \-fstrict\-aliasing \-fipa\-strict\-aliasing
\&\-fthread\-jumps  \-ftracer  \-ftree\-bit\-ccp
\&\-ftree\-builtin\-call\-dce  \-ftree\-ccp  \-ftree\-ch  \-ftree\-coalesce\-vars
\&\-ftree\-copy\-prop  \-ftree\-cselim  \-ftree\-dce  \-ftree\-dominator\-opts
\&\-ftree\-dse  \-ftree\-forwprop  \-ftree\-fre  \-fcode\-hoisting
\&\-ftree\-loop\-if\-convert  \-ftree\-loop\-im
\&\-ftree\-phiprop  \-ftree\-loop\-distribution  \-ftree\-loop\-distribute\-patterns
\&\-ftree\-loop\-ivcanon  \-ftree\-loop\-linear  \-ftree\-loop\-optimize
\&\-ftree\-loop\-vectorize
\&\-ftree\-parallelize\-loops[=\fR\fIn\fR\fB]  \-ftree\-pre  \-ftree\-partial\-pre  \-ftree\-pta
\&\-ftree\-reassoc  \-ftree\-scev\-cprop  \-ftree\-sink  \-ftree\-slsr  \-ftree\-sra
\&\-ftree\-switch\-conversion  \-ftree\-tail\-merge
\&\-ftree\-ter  \-ftree\-vectorize  \-ftree\-vrp  \-ftrivial\-auto\-var\-init
\&\-funconstrained\-commons  \-funit\-at\-a\-time  \-funroll\-all\-loops
\&\-funroll\-loops  \-funsafe\-math\-optimizations  \-funswitch\-loops
\&\-fipa\-ra  \-fvariable\-expansion\-in\-unroller  \-fvect\-cost\-model  \-fvpt
\&\-fweb  \-fwhole\-program  \-fwpa  \-fuse\-linker\-plugin  \-fzero\-call\-used\-regs
\&\-O  \-O0  \-O1  \-O2  \-O3  \-Os  \-Ofast  \-Og  \-Oz  \-\-optimize\fR.IP "\fIگزینه‌های ابزارگذاری برنامه\fR" 4
.IX Item "گزینه‌های ابزارگذاری برنامه"
\&\fB\-p  \-pg  \-fprofile\-arcs  \-coverage  \-ftest\-coverage
\&\-fcondition\-coverage
\&\-fpath\-coverage
\&\-fprofile  \-fprofile\-abs\-path
\&\-fprofile\-dir=\fR\fIpath\fR  \fB\-fprofile\-generate  \-fprofile\-generate=\fR\fIpath\fR
\&\fB\-fprofile\-info\-section  \-fprofile\-info\-section=\fR\fIname\fR
\&\fB\-fprofile\-note=\fR\fIpath\fR  \fB\-fprofile\-prefix\-path=\fR\fIpath\fR
\&\fB\-fprofile\-update=\fR\fImethod\fR  \fB\-fprofile\-filter\-files=\fR\fIregex\fR
\&\fB\-fprofile\-exclude\-files=\fR\fIregex\fR
\&\fB\-fprofile\-reproducible=\fR[\fBmultithreaded\fR|\fBparallel\-runs\fR|\fBserial\fR]
\&\fB\-fsanitize=\fR\fIstyle\fR  \fB\-fsanitize\-recover  \-fsanitize\-recover=\fR\fIstyle\fR
\&\fB\-fsanitize\-trap   \-fsanitize\-trap=\fR\fIstyle\fR
\&\fB\-fasan\-shadow\-offset=\fR\fInumber\fR  \fB\-fsanitize\-sections=\fR\fIs1\fR\fB,\fR\fIs2\fR\fB,...
\&\-fsanitize\-undefined\-trap\-on\-error  \-fcf\-protection
\&\-fcf\-protection=\fR[\fBfull\fR|\fBbranch\fR|\fBreturn\fR|\fBnone\fR|\fBcheck\fR]
\&\fB\-fharden\-compares  \-fharden\-conditional\-branches  \-fhardened
\&\-fharden\-control\-flow\-redundancy  \-fhardcfr\-skip\-leaf
\&\-fhardcfr\-check\-exceptions  \-fhardcfr\-check\-returning\-calls
\&\-fhardcfr\-check\-noreturn\-calls=\fR[\fBalways\fR|\fBno\-xthrow\fR|\fBnothrow\fR|\fBnever\fR]
\&\fB\-fstack\-protector  \-fstack\-protector\-all  \-fstack\-protector\-strong
\&\-fstack\-protector\-explicit  \-fstack\-check
\&\-fstack\-limit\-register=\fR\fIreg\fR  \fB\-fstack\-limit\-symbol=\fR\fIsym\fR
\&\fB\-fno\-stack\-limit  \-fsplit\-stack
\&\-fstrub=disable  \-fstrub=strict  \-fstrub=relaxed
\&\-fstrub=all  \-fstrub=at\-calls  \-fstrub=internal
\&\-fvtable\-verify=\fR[\fBstd\fR|\fBpreinit\fR|\fBnone\fR]
\&\fB\-fvtv\-counts  \-fvtv\-debug
\&\-finstrument\-functions  \-finstrument\-functions\-once
\&\-finstrument\-functions\-exclude\-function\-list=\fR\fIsym\fR\fB,\fR\fIsym\fR\fB,...
\&\-finstrument\-functions\-exclude\-file\-list=\fR\fIfile\fR\fB,\fR\fIfile\fR\fB,...
\&\-fprofile\-prefix\-map=\fR\fIold\fR\fB=\fR\fInew\fR
\&\fB\-fpatchable\-function\-entry=\fR\fIN\fR[\fB,\fR\fIM\fR]
\&\fB\-\-coverage \-\-profile\fR
.IP "\fIگزینه‌های پیش‌پردازنده\fR" 4
.IX Item "گزینه‌های پیش‌پردازنده"
\&\fB\-C  \-CC  \-D\fR\fImacro\fR[\fB=\fR\fIdefn\fR]
\&\fB\-dD  \-dI  \-dM  \-dN  \-dU
\&\-fdebug\-cpp  \-fdirectives\-only  \-fdollars\-in\-identifiers
\&\-fexec\-charset=\fR\fIcharset\fR  \fB\-fextended\-identifiers
\&\-finput\-charset=\fR\fIcharset\fR
\&\fB\-fmacro\-prefix\-map=\fR\fIold\fR\fB=\fR\fInew\fR  \fB\-fmax\-include\-depth=\fR\fIdepth\fR
\&\fB\-fno\-canonical\-system\-headers  \-fpch\-deps  \-fpch\-preprocess
\&\-fpreprocessed  \-ftabstop=\fR\fIwidth\fR  \fB\-ftrack\-macro\-expansion
\&\-fwide\-exec\-charset=\fR\fIcharset\fR  \fB\-fworking\-directory
\&\-H  \-imacros\fR \fIfile\fR  \fB\-include\fR \fIfile\fR
\&\fB\-M  \-MD  \-MF  \-MG  \-MM  \-MMD  \-MP  \-MQ  \-MT \-Mno\-modules
\&\-no\-integrated\-cpp  \-P  \-pthread  \-remap
\&\-traditional  \-traditional\-cpp  \-trigraphs
\&\-U\fR\fImacro\fR  \fB\-undef
\&\-Wp,\fR\fIoption\fR  \fB\-Xpreprocessor\fR \fIoption\fR
\&\fB\-\-comments  \-\-comments\-in\-macros
\&\-\-define\-macro=\fR\fImacro\fR[\fB=\fR\fIdefn\fR]
\&\fB\-\-dependencies  \-\-dump=\fR\fIletters\fR
\&\fB\-\-imacros=\fR\fIfile\fR  \fB\-\-include=\fR\fIfile\fR
\&\fB\-\-no\-integrated\-cpp  \-\-no\-line\-commands
\&\-\-print\-missing\-file\-dependencies
\&\-\-traditional  \-\-traditional\-cpp  \-\-trigraphs  \-\-trace\-includes
\&\-\-undefine\-macro=\fR\fImacro\fR
\&\fB\-\-user\-dependencies  \-\-write\-dependencies  \-\-write\-user\-dependencies\fR
.IP "\fIگزینه‌های اسمبلر\fR" 4
.IX Item "گزینه‌های اسمبلر"
\&\fB\-Wa,\fR\fIoption\fR  \fB\-Xassembler\fR \fIoption\fR
\&\fB\-\-for\-assembler=\fR\fIoption\fR
.IP "\fIگزینه‌های پیونددهنده\fR" 4
.IX Item "گزینه‌های پیونددهنده"
\&\fIobject\-file\-name\fR  \fB\-flink\-libatomic  \-fuse\-ld=\fR\fIlinker\fR  \fB\-l\fR\fIlibrary\fR
\&\fB\-nostartfiles  \-nodefaultlibs  \-nolibc  \-nostdlib  \-nostdlib++
\&\-e\fR \fIentry\fR
\&\fB\-pie  \-pthread  \-r  \-rdynamic
\&\-s  \-static  \-static\-pie  \-static\-libgcc  \-static\-libstdc++
\&\-static\-libasan  \-static\-libhwasan  \-static\-liblsan
\&\-static\-libtsan  \-static\-libubsan
\&\-shared  \-shared\-libgcc  \-symbolic
\&\-T\fR \fIscript\fR  \fB\-Wl,\fR\fIoption\fR  \fB\-Xlinker\fR \fIoption\fR
\&\fB\-u\fR \fIsymbol\fR
\&\fB\-Tbss=\fR\fIaddr\fR  \fB\-Tdata=\fR\fIaddr\fR  \fB\-Ttext=\fR\fIaddr\fR
\&\fB\-N  \-n  \-t  \-Z  \-z\fR \fIkeyword\fR
\&\fB\-\-entry=\fR\fIentry\fR  \fB\-\-for\-linker=\fR\fIoption\fR
\&\fB\-\-force\-link=\fR\fIsymbol\fR  \fB\-\-no\-standard\-library
\&\-\-pie  \-\-static  \-\-static\-pie  \-\-symbolic\fR
.IP "\fIگزینه‌های دایرکتوری\fR" 4
.IX Item "گزینه‌های دایرکتوری"
\&\fB\-B\fR\fIprefix\fR  \fB\-I\fR\fIdir\fR  \fB\-I\-
\&\-idirafter\fR \fIdir\fR
\&\fB\-imacros\fR \fIfile\fR  \fB\-imultilib\fR \fIdir\fR  \fB\-imultiarch\fR \fIdir\fR
\&\fB\-iplugindir=\fR\fIdir\fR  \fB\-iprefix\fR \fIfile\fR
\&\fB\-iquote\fR \fIdir\fR  \fB\-isysroot\fR \fIdir\fR  \fB\-isystem\fR \fIdir\fR
\&\fB\-iwithprefix\fR \fIdir\fR  \fB\-iwithprefixbefore\fR \fIdir\fR
\&\fB\-L\fR\fIdir\fR  \fB\-no\-canonical\-prefixes  \-\-no\-sysroot\-suffix
\&\-nostdinc  \-nostdinc++
\&\-\-embed\-dir=\fR\fIdir\fR  \fB\-\-embed\-directory=\fR\fIdir\fR
\&\fB\-\-include\-barrier  \-\-include\-directory=\fR\fIdir\fR
\&\fB\-\-include\-directory\-after=\fR\fIdir\fR  \fB\-\-include\-prefix=\fR\fIprefix\fR
\&\fB\-\-include\-with\-prefix=\fR\fIprefix\fR  \fB\-\-include\-with\-prefix\-after=\fR\fIprefix\fR
\&\fB\-\-include\-with\-prefix\-before=\fR\fIprefix\fR
\&\fB\-\-no\-canonical\-prefixes  \-\-no\-standard\-includes
\&\-\-prefix=\fR\fIprefix\fR  \fB\-\-sysroot=\fR\fIdir\fR
.IP "\fIگزینه‌های تولید کد\fR" 4
.IX Item "گزینه‌های تولید کد"
\&\fB\-fcall\-saved\-\fR\fIreg\fR  \fB\-fcall\-used\-\fR\fIreg\fR
\&\fB\-ffixed\-\fR\fIreg\fR  \fB\-fexceptions
\&\-fnon\-call\-exceptions  \-fdelete\-dead\-exceptions  \-funwind\-tables
\&\-fasynchronous\-unwind\-tables
\&\-fno\-gnu\-unique
\&\-finhibit\-size\-directive  \-fcommon  \-fno\-ident
\&\-fpcc\-struct\-return  \-fpic  \-fPIC  \-fpie  \-fPIE  \-fno\-plt
\&\-fno\-jump\-tables  \-fno\-bit\-tests
\&\-frecord\-gcc\-switches
\&\-freg\-struct\-return  \-fshort\-enums  \-fshort\-wchar
\&\-fverbose\-asm  \-fpack\-struct[=\fR\fIn\fR\fB]
\&\-fleading\-underscore  \-ftls\-model=\fR\fImodel\fR
\&\fB\-fstack\-reuse=\fR\fIreuse_level\fR
\&\fB\-ftrampolines  \-ftrampoline\-impl=\fR[\fBstack\fR|\fBheap\fR]
\&\fB\-ftrapv  \-fwrapv  \-fwrapv\-pointer
\&\-fvisibility=\fR[\fBdefault\fR|\fBinternal\fR|\fBhidden\fR|\fBprotected\fR]
\&\fB\-fstrict\-volatile\-bitfields  \-fsync\-libcalls
\&\-fzero\-init\-padding\-bits=\fR\fIvalue\fR
\&\fB\-Qy  \-Qn\fR
.IP "\fIگزینه‌های توسعه‌دهنده\fR" 4
.IX Item "گزینه‌های توسعه‌دهنده"
\&\fB\-d\fR\fIletters\fR  \fB\-dumpspecs  \-dumpmachine  \-dumpversion
\&\-dumpfullversion  \-fcallgraph\-info\fR[\fB=su,da\fR]
\&\fB\-fchecking  \-fchecking=\fR\fIn\fR
\&\fB\-fdbg\-cnt\-list  \-fdbg\-cnt=\fR\fIcounter\-value\-list\fR
\&\fB\-fdisable\-ipa\-\fR\fIpass_name\fR
\&\fB\-fdisable\-rtl\-\fR\fIpass_name\fR
\&\fB\-fdisable\-rtl\-\fR\fIpass\-name\fR\fB=\fR\fIrange\-list\fR
\&\fB\-fdisable\-tree\-\fR\fIpass_name\fR
\&\fB\-fdisable\-tree\-\fR\fIpass\-name\fR\fB=\fR\fIrange\-list\fR
\&\fB\-fdump\-debug  \-fdump\-earlydebug
\&\-fdump\-noaddr  \-fdump\-unnumbered  \-fdump\-unnumbered\-links
\&\-fdump\-final\-insns\fR[\fB=\fR\fIfile\fR]
\&\fB\-fdump\-internal\-locations
\&\-fdump\-ipa\-all  \-fdump\-ipa\-cgraph  \-fdump\-ipa\-inline
\&\-fdump\-lang\-all
\&\-fdump\-lang\-\fR\fIswitch\fR
\&\fB\-fdump\-lang\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR
\&\fB\-fdump\-lang\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR\fB=\fR\fIfilename\fR
\&\fB\-fdump\-passes
\&\-fdump\-rtl\-\fR\fIpass\fR  \fB\-fdump\-rtl\-\fR\fIpass\fR\fB=\fR\fIfilename\fR
\&\fB\-fdump\-statistics
\&\-fdump\-tree\-all
\&\-fdump\-tree\-\fR\fIswitch\fR
\&\fB\-fdump\-tree\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR
\&\fB\-fdump\-tree\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR\fB=\fR\fIfilename\fR
\&\fB\-fcompare\-debug\fR[\fB=\fR\fIopts\fR]  \fB\-fcompare\-debug\-second
\&\-fenable\-\fR\fIkind\fR\fB\-\fR\fIpass\fR
\&\fB\-fenable\-\fR\fIkind\fR\fB\-\fR\fIpass\fR\fB=\fR\fIrange\-list\fR
\&\fB\-fira\-verbose=\fR\fIn\fR
\&\fB\-flto\-report  \-flto\-report\-wpa  \-fmem\-report\-wpa
\&\-fmem\-report  \-fpre\-ipa\-mem\-report  \-fpost\-ipa\-mem\-report
\&\-fopt\-info  \-fopt\-info\-\fR\fIoptions\fR[\fB=\fR\fIfile\fR]
\&\fB\-fmultiflags  \-fprofile\-report
\&\-frandom\-seed=\fR\fIstring\fR  \fB\-fsched\-verbose=\fR\fIn\fR
\&\fB\-fsel\-sched\-verbose  \-fsel\-sched\-dump\-cfg  \-fsel\-sched\-pipelining\-verbose
\&\-fstats  \-fstack\-usage  \-ftime\-report  \-ftime\-report\-details
\&\-fvar\-tracking\-assignments\-toggle  \-gtoggle
\&\-print\-autofdo\-gcov\-version
\&\-print\-file\-name=\fR\fIlibrary\fR  \fB\-print\-libgcc\-file\-name
\&\-print\-multi\-directory  \-print\-multi\-lib  \-print\-multi\-os\-directory
\&\-print\-multiarch
\&\-print\-prog\-name=\fR\fIprogram\fR  \fB\-print\-search\-dirs  \-Q
\&\-print\-sysroot  \-print\-sysroot\-headers\-suffix
\&\-save\-temps  \-save\-temps=cwd  \-save\-temps=obj
\&\-specs=\fR\fIfile\fR  \fB\-time\fR[\fB=\fR\fIfile\fR]
\&\fB\-\-dump=\fR\fIletters\fR
\&\fB\-\-print\-autofdo\-gcov\-version
\&\-\-print\-file\-name=\fR\fIlibrary\fR  \fB\-\-print\-libgcc\-file\-file\-name
\&\-\-print\-multi\-directory  \-\-print\-multi\-lib  \-\-print\-multi\-os\-directory
\&\-\-print\-multiarch  \-\-print\-prog\-name=\fR\fIprogram\fR
\&\fB\-\-print\-search\-dirs  \-\-print\-sysroot  \-\-print\-sysroot\-headers\-suffix
\&\-\-save\-temps  \-\-specs=\fR\fIfile\fR
\&\fB\-\-param\fR \fIname\fR\fB=\fR\fIvalue\fR\fB \fR
.IP "\fIگزینه‌های مختص معماری هدف\fR" 4
.IX Item "گزینه‌های مختص معماری هدف"
\&\fIگزینه‌های AArch64\fR (\fBAArch64 Options\fR)
\&\fB\-mabi=\fR\fIname\fR  \fB\-mbig\-endian  \-mlittle\-endian
\&\-menable\-sysreg\-checking
\&\-mgeneral\-regs\-only
\&\-mcmodel=tiny  \-mcmodel=small  \-mcmodel=large
\&\-mstrict\-align  \-momit\-leaf\-frame\-pointer
\&\-mtls\-dialect=desc  \-mtls\-dialect=traditional
\&\-mtls\-size=\fR\fIsize\fR  \fB\-mtp=\fR\fIname\fR
\&\fB\-mfix\-cortex\-a53\-835769  \-mfix\-cortex\-a53\-843419
\&\-mlow\-precision\-recip\-sqrt  \-mlow\-precision\-sqrt  \-mlow\-precision\-div
\&\-mmax\-vectorization  \-mautovec\-preference=\fR\fIname\fR
\&\fB\-mpc\-relative\-literal\-loads
\&\-msign\-return\-address=\fR\fIscope\fR
\&\fB\-mbranch\-protection=\fR\fIfeatures\fR
\&\fB\-mharden\-sls=\fR\fIopts\fR
\&\fB\-march=\fR\fIname\fR  \fB\-mcpu=\fR\fIname\fR  \fB\-mtune=\fR\fIname\fR
\&\fB\-moverride=\fR\fIstring\fR
\&\fB\-mstack\-protector\-guard=\fR\fIguard\fR  \fB\-mstack\-protector\-guard\-reg=\fR\fIsysreg\fR
\&\fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR  \fB\-mtrack\-speculation
\&\-moutline\-atomics  \-mearly\-ra  \-mearly\-ldp\-fusion  \-mlate\-ldp\-fusion \-mnarrow\-gp\-writes
\&\-msve\-vector\-bits=\fR\fIbits\fR
.Sp
\&\fIگزینه‌های Adapteva Epiphany\fR (\fBAdapteva Epiphany Options\fR)
\&\fB\-mhalf\-reg\-file  \-mprefer\-short\-insn\-regs
\&\-mbranch\-cost=\fR\fInum\fR  \fB\-mcmove  \-mnops=\fR\fInum\fR  \fB\-msoft\-cmpsf
\&\-msplit\-lohi  \-mpost\-inc  \-mpost\-modify  \-mstack\-offset=\fR\fInum\fR
\&\fB\-mround\-nearest  \-mlong\-calls  \-mshort\-calls  \-msmall16
\&\-mfp\-mode=\fR\fImode\fR  \fB\-mmay\-round\-for\-trunc  \-mfp\-iarith
\&\-mvect\-double  \-max\-vect\-align=\fR\fInum\fR
\&\fB\-msplit\-vecmove\-early  \-m1reg\-\fR\fIreg\fR
.Sp
\&\fIگزینه‌های AMD GCN\fR (\fBAMD GCN Options\fR)
\&\fB\-march=\fR\fIgpu\fR  \fB\-mtune=\fR\fIgpu\fR
\&\fB\-mgang\-private\-size=\fR\fIbytes\fR
\&\fB\-msram\-ecc=\fR[\fBon\fR|\fBoff\fR|\fBany\fR]
\&\fB\-mxnack=\fR[\fBon\fR|\fBoff\fR|\fBany\fR]
\&\fB\-Wopenacc\-dims\fR
.Sp
\&\fIگزینه‌های ARC\fR (\fBARC Options\fR)
\&\fB\-mbarrel\-shifter  \-mjli\-always
\&\-mcpu=\fR\fIcpu\fR  \fB\-mA6  \-mARC600  \-mA7  \-mARC700
\&\-mdpfp  \-mdpfp\-compact  \-mdpfp\-fast  \-mno\-dpfp\-lrsr
\&\-mea  \-mmul32x16  \-mmul64  \-matomic
\&\-mnorm  \-mspfp  \-mspfp\-compact  \-mspfp\-fast  \-msimd  \-msoft\-float  \-mswap
\&\-mlock  \-mswape
\&\-mxy  \-misize  \-marclinux  \-marclinux_prof
\&\-mlong\-calls  \-mmedium\-calls  \-msdata  \-mirq\-ctrl\-saved
\&\-mrgf\-banked\-regs  \-mlpc\-width=\fR\fIwidth\fR  \fB\-G\fR \fInum\fR
\&\fB\-mvolatile\-cache  \-mtp\-regno=\fR\fIregno\fR
\&\fB\-mbitops  \-mcmem  \-munaligned\-access
\&\-mauto\-modify\-reg  \-mno\-brcc
\&\-mcase\-vector\-pcrel  \-mno\-cond\-exec  \-mearly\-cbranchsi
\&\-mindexed\-loads  \-mlra\-priority\-none
\&\-mlra\-priority\-compact \-mlra\-priority\-noncompact  \-mmillicode
\&\-msize\-level=\fR\fIlevel\fR
\&\fB\-mtune=\fR\fIcpu\fR  \fB\-mmultcost=\fR\fInum\fR  \fB\-mcode\-density\-frame
\&\-mmpy\-option=\fR\fImulto\fR
\&\fB\-mdiv\-rem  \-mcode\-density  \-mll64  \-mfpu=\fR\fIfpu\fR  \fB\-mrf16  \-mbranch\-index\fR
.Sp
\&\fIگزینه‌های ARM\fR (\fBARM Options\fR)
\&\fB\-mapcs\-frame  \-mapcs
\&\-mabi=\fR\fIname\fR
\&\fB\-mgeneral\-regs\-only  \-mno\-sched\-prolog
\&\-mlittle\-endian  \-mbig\-endian
\&\-mbe8  \-mbe32
\&\-mfloat\-abi=\fR\fIname\fR
\&\fB\-mfp16\-format=\fR\fIname\fR
\&\fB\-mthumb\-interwork
\&\-mcpu=\fR\fIname\fR  \fB\-march=\fR\fIname\fR  \fB\-mfpu=\fR\fIname\fR  \fB\-mtune=\fR\fIname\fR
\&\fB\-mstructure\-size\-boundary=\fR\fIn\fR
\&\fB\-mabort\-on\-noreturn  \-mlong\-calls
\&\-msingle\-pic\-base  \-mpic\-register=\fR\fIreg\fR
\&\fB\-mpic\-data\-is\-text\-relative
\&\-mnop\-fun\-dllimport
\&\-mpoke\-function\-name
\&\-mthumb  \-marm
\&\-mtpcs\-frame  \-mtpcs\-leaf\-frame
\&\-mcaller\-super\-interworking  \-mcallee\-super\-interworking
\&\-mtp=\fR\fIname\fR  \fB\-mtls\-dialect=\fR\fIdialect\fR
\&\fB\-mword\-relocations
\&\-mfix\-cortex\-m3\-ldrd
\&\-mfix\-cortex\-a57\-aes\-1742098
\&\-mfix\-cortex\-a72\-aes\-1655431
\&\-munaligned\-access
\&\-mslow\-flash\-data
\&\-masm\-syntax\-unified
\&\-mrestrict\-it
\&\-mpure\-code
\&\-mcmse
\&\-mfix\-cmse\-cve\-2021\-35465
\&\-mstack\-protector\-guard=\fR\fIguard\fR
\&\fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR
\&\fB\-mfdpic
\&\-mbranch\-protection=\fR\fIfeatures\fR
\&\fB\-mvectorize\-with\-neon\-quad  \-mvectorize\-with\-neon\-double\fR.Sp
\&\fIگزینه‌های AVR\fR (\fBAVR Options\fR)
\&\fB\-mmcu=\fR\fImcu\fR  \fB\-mabsdata  \-maccumulate\-args  \-mcvt
\&\-mbranch\-cost=\fR\fIcost\fR  \fB\-mfuse\-add=\fR\fIlevel\fR  \fB\-mfuse\-move=\fR\fIlevel\fR
\&\fB\-mfuse\-move2  \-mcall\-prologues  \-mgas\-isr\-prologues  \-mint8  \-mflmap
\&\-mdouble=\fR\fIbits\fR  \fB\-mlong\-double=\fR\fIbits\fR  \fB\-mno\-call\-main
\&\-mn_flash=\fR\fIsize\fR  \fB\-mfract\-convert\-truncate  \-mno\-interrupts
\&\-mmain\-is\-OS_task  \-mrelax  \-mpmem\-wrap\-around
\&\-mrmw  \-mstrict\-X  \-mtiny\-stack
\&\-mrodata\-in\-ram  \-msplit\-bit\-shift  \-msplit\-ldst  \-mshort\-calls
\&\-mskip\-bug  \-muse\-nonzero\-bits  \-nodevicelib  \-nodevicespecs
\&\-Waddr\-space\-convert  \-Wmisspelled\-isr\fR
.Sp
\&\fIگزینه‌های Blackfin\fR (\fBBlackfin Options\fR)
\&\fB\-mcpu=\fR\fIcpu\fR[\fB\-\fR\fIsirevision\fR]
\&\fB\-msim  \-momit\-leaf\-frame\-pointer
\&\-mspecld\-anomaly  \-mcsync\-anomaly
\&\-mlow\-64k  \-mstack\-check\-l1  \-mid\-shared\-library
\&\-mleaf\-id\-shared\-library
\&\-mshared\-library\-id=\fR\fIn\fR
\&\fB\-msep\-data  \-mlong\-calls
\&\-mfast\-fp  \-minline\-plt  \-mmulticore  \-mcorea  \-mcoreb  \-msdram
\&\-micplb\fR
.Sp
\&\fIگزینه‌های C6X\fR (\fBC6X Options\fR)
\&\fB\-mbig\-endian  \-mlittle\-endian  \-march=\fR\fIcpu\fR
\&\fB\-msim  \-msdata=\fR\fIsdata\-type\fR  \fB\-mdsbt  \-mlong\-calls\fR
.Sp
\&\fIگزینه‌های CRIS\fR (\fBCRIS Options\fR)
\&\fB\-mcpu=\fR\fIcpu\fR  \fB\-march=\fR\fIcpu\fR
\&\fB\-mtune=\fR\fIcpu\fR  \fB\-mmax\-stackframe=\fR\fIn\fR
\&\fB\-metrax4  \-metrax100  \-mpdebug  \-mcc\-init  \-mno\-side\-effects
\&\-mstack\-align  \-mdata\-align  \-mconst\-align
\&\-m32\-bit  \-m16\-bit  \-m8\-bit  \-mno\-prologue\-epilogue
\&\-mbest\-lib\-options  \-moverride\-best\-lib\-options
\&\-mtrap\-using\-break8  \-mtrap\-unaligned\-atomic
\&\-munaligned\-atomic\-may\-use\-library
\&\-sim  \-sim2
\&\-mmul\-bug\-workaround\fR
.Sp
\&\fIگزینه‌های C\-SKY\fR (\fBC\-SKY Options\fR)
\&\fB\-march=\fR\fIarch\fR  \fB\-mcpu=\fR\fIcpu\fR
\&\fB\-mbig\-endian  \-mlittle\-endian
\&\-mfpu=\fR\fIfpu\fR  \fB\-mdouble\-float  \-mfdivdu
\&\-mfloat\-abi=\fR\fIname\fR
\&\fB\-melrw  \-mistack  \-mmp  \-mcp  \-mcache  \-msecurity  \-mtrust
\&\-mdsp  \-medsp  \-mvdsp
\&\-mdiv  \-msmart  \-mhigh\-registers  \-manchor
\&\-mpushpop  \-mmultiple\-stld  \-mconstpool  \-mstack\-size  \-mccrt
\&\-mbranch\-cost=\fR\fIn\fR  \fB\-msched\-prolog  \-msim\fR
.Sp
\&\fIگزینه‌های Cygwin و MinGW\fR (\fBCygwin and MinGW Options\fR)
\&\fB\-mconsole  \-mcrtdll=\fR\fIlibrary\fR  \fB\-mdll
\&\-mnop\-fun\-dllimport  \-mthreads
\&\-municode  \-mwin32  \-mwindows  \-fno\-set\-stack\-executable
\&\-fwritable\-relocated\-rdata  \-mpe\-aligned\-commons
\&\-muse\-libstdc\-wrappers\fR
.Sp
\&\fIگزینه‌های Darwin\fR (\fBDarwin Options\fR)
\&\fB\-all_load  \-allowable_client  \-arch\fR \fIname\fR
\&\fB\-arch_errors_fatal  \-asm_macosx_version_min=\fR\fIversion\fR
\&\fB\-bind_at_load  \-bundle  \-bundle_loader
\&\-client_name  \-compatibility_version  \-current_version
\&\-dead_strip
\&\-dependency\-file  \-dylib_file  \-dylinker  \-dylinker_install_name
\&\-dynamic  \-dynamiclib  \-exported_symbols_list
\&\-fapple\-kext  \-fconstant\-cfstrings  \-ffix\-and\-continue
\&\-filelist  \-findirect\-data  \-flat_namespace  \-force_cpusubtype_ALL
\&\-force_flat_namespace  \-framework\fR \fIname\fR  \fB\-gfull  \-gused
\&\-headerpad_max_install_names  \-iframework
\&\-image_base  \-init\fR \fIsymbol\-name\fR  \fB\-install_name  \-keep_private_externs
\&\-matt\-stubs  \-mconstant\-cfstrings  \-mdynamic\-no\-pic
\&\-mfix\-and\-continue  \-mkernel  \-mmacosx\-version\-min=\fR\fIversion\fR
\&\fB\-mone\-byte\-bool  \-msymbol\-stubs  \-mtarget\-linker\fR[\fB=\fR]\fIversion\fR
\&\fB\-nodefaultexport  \-nodefaultrpaths
\&\-pagezero_size  \-preload  \-read_only_relocs
\&\-sectalign  \-sectcreate
\&\-seg_addr_table
\&\-seg1addr  \-segaddr
\&\-segprot  \-segs_read_only_addr  \-segs_read_write_addr
\&\-sub_library  \-sub_umbrella
\&\-twolevel_namespace  \-twolevel_namespace_hints
\&\-umbrella  \-undefined  \-unexported_symbols_list
\&\-weak_framework\fR \fIname\fR  \fB\-weak_reference_mismatches
\&\-whatsloaded  \-whyload
\&\-F  \-ObjC  \-ObjC++  \-Wnonportable\-cfstrings\fR
.Sp
\&\fIگزینه‌های DEC Alpha\fR (\fBDEC Alpha Options\fR)
\&\fB\-mno\-fp\-regs  \-msoft\-float
\&\-mieee  \-mieee\-with\-inexact  \-mieee\-conformant
\&\-mfp\-trap\-mode=\fR\fImode\fR  \fB\-mfp\-rounding\-mode=\fR\fImode\fR
\&\fB\-mtrap\-precision=\fR\fImode\fR  \fB\-mbuild\-constants
\&\-mcpu=\fR\fIcpu\-type\fR  \fB\-mtune=\fR\fIcpu\-type\fR
\&\fB\-mbwx  \-mmax  \-mfix  \-mcix
\&\-msafe\-bwa  \-msafe\-partial
\&\-mfloat\-vax  \-mfloat\-ieee
\&\-mexplicit\-relocs  \-msmall\-data  \-mlarge\-data
\&\-msmall\-text  \-mlarge\-text
\&\-mmemory\-latency=\fR\fItime\fR
\&\fB\-mtls\-kernel  \-mtls\-size=\fR\fIbitsize\fR
\&\fB\-mlong\-double\-128  \-mlong\-double\-64\fR
.Sp
\&\fIگزینه‌های eBPF\fR (\fBeBPF Options\fR)
\&\fB\-mbig\-endian  \-mlittle\-endian
\&\-mframe\-limit=\fR\fIbytes\fR  \fB\-mxbpf  \-mco\-re  \-mjmpext  \-mjmp32
\&\-malu32  \-mv3\-atomics  \-mbswap  \-msdiv  \-msmov  \-mcpu=\fR\fIversion\fR
\&\fB\-masm=\fR\fIdialect\fR  \fB\-minline\-memops\-threshold=\fR\fIbytes\fR
\&\fB\-Wco\-re\fR
.Sp
\&\fIگزینه‌های FR30\fR (\fBFR30 Options\fR)
\&\fB\-msmall\-model  \-mno\-lsim\fR
.Sp
\&\fIگزینه‌های FRV\fR (\fBFRV Options\fR)
\&\fB\-mgpr\-32  \-mgpr\-64  \-mfpr\-32  \-mfpr\-64
\&\-mhard\-float  \-msoft\-float
\&\-malloc\-cc  \-mfixed\-cc  \-mdword  \-mdouble  \-mmedia  \-mmuladd
\&\-mfdpic  \-minline\-plt  \-mgprel\-ro  \-multilib\-library\-pic
\&\-mlinked\-fp  \-mlong\-calls  \-malign\-labels
\&\-mlibrary\-pic  \-macc\-4  \-macc\-8
\&\-mpack  \-mno\-eflags  \-mno\-cond\-move
\&\-mno\-optimize\-membar  \-mno\-scc  \-mno\-cond\-exec
\&\-mno\-vliw\-branch  \-mno\-multi\-cond\-exec  \-mno\-nested\-cond\-exec
\&\-mtomcat\-stats
\&\-mTLS  \-mtls
\&\-mcpu=\fR\fIcpu\fR
.Sp
\&\fIگزینه‌های FT32\fR (\fBFT32 Options\fR)
\&\fB\-msim  \-mnodiv  \-mft32b  \-mcompress  \-mnopm\fR
.Sp
\&\fIگزینه‌های GNU/Linux\fR (\fBGNU/Linux Options\fR)
\&\fB\-mglibc  \-muclibc  \-mmusl  \-mbionic  \-mandroid
\&\-tno\-android\-cc  \-tno\-android\-ld\fR
.Sp
\&\fIگزینه‌های H8/300\fR (\fBH8/300 Options\fR)
\&\fB\-mrelax  \-mh  \-ms  \-mn  \-msx  \-ms2600
\&\-mquickcall  \-mslowbyte  \-mexr  \-mint32  \-malign\-300\fR
.Sp
\&\fIگزینه‌های HPPA\fR (\fBHPPA Options\fR)
\&\fB\-march=\fR\fIarchitecture\-type\fR
\&\fB\-mno\-atomic\-libcalls
\&\-mcaller\-copies  \-mdisable\-fpregs  \-mdisable\-indexing
\&\-mordered  \-mfast\-indirect\-calls  \-mgas  \-mgnu\-ld   \-mhp\-ld
\&\-mfixed\-range=\fR\fIregister\-range\fR
\&\fB\-mcoherent\-ldcw  \-mlinker\-opt  \-mlong\-calls
\&\-mlong\-load\-store
\&\-mno\-space\-regs  \-msoft\-float  \-mpa\-risc\-1\-0
\&\-mpa\-risc\-1\-1  \-mpa\-risc\-2\-0  \-mportable\-runtime
\&\-mschedule=\fR\fIcpu\-type\fR  \fB\-msoft\-mult  \-msio  \-mwsio
\&\-munix=\fR\fIunix\-std\fR  \fB\-nolibdld  \-static  \-threads\fR
.Sp
\&\fIگزینه‌های IA\-64\fR (\fBIA\-64 Options\fR)
\&\fB\-mbig\-endian  \-mlittle\-endian  \-mgnu\-as  \-mgnu\-ld  \-mno\-pic
\&\-mvolatile\-asm\-stop  \-mregister\-names  \-msdata
\&\-mconstant\-gp  \-mauto\-pic
\&\-minline\-float\-divide\-min\-latency
\&\-minline\-float\-divide\-max\-throughput
\&\-mno\-inline\-float\-divide
\&\-minline\-int\-divide\-min\-latency
\&\-minline\-int\-divide\-max\-throughput
\&\-mno\-inline\-int\-divide
\&\-minline\-sqrt\-min\-latency  \-minline\-sqrt\-max\-throughput
\&\-mno\-inline\-sqrt
\&\-mdwarf2\-asm  \-mearly\-stop\-bits
\&\-mfixed\-range=\fR\fIregister\-range\fR  \fB\-mtls\-size=\fR\fItls\-size\fR
\&\fB\-mtune=\fR\fIcpu\-type\fR  \fB\-milp32  \-mlp64
\&\-msched\-br\-data\-spec  \-msched\-ar\-data\-spec  \-msched\-control\-spec
\&\-msched\-br\-in\-data\-spec  \-msched\-ar\-in\-data\-spec  \-msched\-in\-control\-spec
\&\-msched\-spec\-ldc  \-msched\-spec\-control\-ldc
\&\-msched\-stop\-bits\-after\-every\-cycle  \-msched\-count\-spec\-in\-critical\-path
\&\-msel\-sched\-dont\-check\-control\-spec  \-msched\-fp\-mem\-deps\-zero\-cost
\&\-msched\-max\-memory\-insns\-hard\-limit  \-msched\-max\-memory\-insns=\fR\fImax\-insns\fR
.Sp
\&\fIگزینه‌های LM32\fR (\fBLM32 Options\fR)
\&\fB\-mbarrel\-shift\-enabled  \-mdivide\-enabled  \-mmultiply\-enabled
\&\-msign\-extend\-enabled  \-muser\-enabled\fR
.Sp
\&\fIگزینه‌های LoongArch\fR (\fBLoongArch Options\fR)
\&\fB\-march=\fR\fIarch\-type\fR  \fB\-mtune=\fR\fItune\-type\fR  \fB\-mabi=\fR\fIbase\-abi\-type\fR
\&\fB\-mfpu=\fR\fIfpu\-type\fR  \fB\-msimd=\fR\fIsimd\-type\fR
\&\fB\-msoft\-float  \-msingle\-float  \-mdouble\-float  \-mlsx  \-mlasx
\&\-mbranch\-cost=\fR\fIn\fR  \fB\-maddr\-reg\-reg\-cost=\fR\fIn\fR  \fB\-mcheck\-zero\-division
\&\-mbreak\-code=\fR\fIcode\fR
\&\fB\-mcond\-move\-int  \-mcond\-move\-float
\&\-memcpy  \-mstrict\-align  \-G\fR \fInum\fR
\&\fB\-mmax\-inline\-memcpy\-size=\fR\fIn\fR
\&\fB\-mexplicit\-relocs=\fR\fIstyle\fR  \fB\-mexplicit\-relocs  \-mno\-explicit\-relocs
\&\-mdirect\-extern\-access
\&\-mcmodel=\fR\fIcode\-model\fR  \fB\-mrelax  \-mpass\-mrelax\-to\-as
\&\-mrecip  \-mrecip=\fR\fIopt\fR  \fB\-mfrecipe  \-mdiv32
\&\-mlam\-bh  \-mlamcas  \-mld\-seq\-sa
\&\-mscq  \-mtls\-dialect=\fR\fIopt\fR
\&\fB\-mannotate\-tablejump\fR
.Sp
\&\fIگزینه‌های LynxOS\fR (\fBLynxOS Options\fR)
\&\fB\-mshared  \-mthreads  \-mlegacy\-threads\fR
.Sp
\&\fIگزینه‌های M32C\fR (\fBM32C Options\fR)
\&\fB\-mcpu=\fR\fIcpu\fR  \fB\-msim  \-memregs=\fR\fInumber\fR
.Sp
\&\fIگزینه‌های M32R/D\fR (\fBM32R/D Options\fR)
\&\fB\-m32r2  \-m32rx  \-m32r
\&\-mdebug
\&\-malign\-loops
\&\-missue\-rate=\fR\fInumber\fR
\&\fB\-mbranch\-cost=\fR\fInumber\fR
\&\fB\-mmodel=\fR\fIcode\-size\-model\-type\fR
\&\fB\-msdata=\fR\fIsdata\-type\fR
\&\fB\-mno\-flush\-func  \-mflush\-func=\fR\fIname\fR
\&\fB\-mno\-flush\-trap  \-mflush\-trap=\fR\fInumber\fR
\&\fB\-G\fR \fInum\fR
.Sp
\&\fIگزینه‌های M680x0\fR (\fBM680x0 Options\fR)
\&\fB\-march=\fR\fIarch\fR  \fB\-mcpu=\fR\fIcpu\fR  \fB\-mtune=\fR\fItune\fR
\&\fB\-m68000  \-m68020  \-m68020\-40  \-m68020\-60  \-m68030  \-m68040
\&\-m68060  \-m68302  \-m68332  \-m68851
\&\-mcpu32  \-mfidoa  \-m5200  \-m5206e  \-m528x  \-m5307  \-m5407
\&\-mcfv4e  \-mbitfield  \-mc68000  \-mc68020
\&\-mrtd  \-mdiv  \-mshort
\&\-mhard\-float  \-m68881  \-msoft\-float  \-mpcrel
\&\-malign\-int  \-mstrict\-align  \-msep\-data
\&\-mshared\-library\-id=\fR\fIn\fR  \fB\-mid\-shared\-library
\&\-mxgot  \-mxtls  \-mlong\-jump\-table\-offsets\fR
.Sp
\&\fIگزینه‌های MCore\fR (\fBMCore Options\fR)
\&\fB\-mhardlit  \-mdiv  \-mrelax\-immediates
\&\-mwide\-bitfields
\&\-m4byte\-functions  \-mcallgraph\-data
\&\-mslow\-bytes  \-mno\-lsim
\&\-mlittle\-endian  \-mbig\-endian  \-m210  \-m340  \-mstack\-increment\fR
.Sp
\&\fIگزینه‌های MicroBlaze\fR (\fBMicroBlaze Options\fR)
\&\fB\-msoft\-float  \-mhard\-float  \-msmall\-divides  \-mcpu=\fR\fIcpu\fR
\&\fB\-mmemcpy  \-mxl\-soft\-mul  \-mxl\-soft\-div  \-mxl\-barrel\-shift
\&\-mxl\-pattern\-compare  \-mxl\-gp\-opt
\&\-mxl\-multiply\-high  \-mxl\-float\-convert  \-mxl\-float\-sqrt
\&\-mbig\-endian  \-mlittle\-endian  \-mxl\-reorder  \-mxl\-mode\-\fR\fIapp\-model\fR
\&\fB\-mxl\-prefetch  \-mpic\-data\-is\-text\-relative\fR
.Sp
\&\fIگزینه‌های MIPS\fR (\fBMIPS Options\fR)
\&\fB\-EL  \-EB  \-mel  \-meb  \-march=\fR\fIarch\fR  \fB\-mtune=\fR\fIarch\fR
\&\fB\-mips1  \-mips2  \-mips3  \-mips4  \-mips32  \-mips32r2  \-mips32r3  \-mips32r5
\&\-mips32r6  \-mips64  \-mips64r2  \-mips64r3  \-mips64r5  \-mips64r6
\&\-mips16  \-mmips16e2  \-mflip\-mips16
\&\-minterlink\-compressed  \-minterlink\-mips16
\&\-mabi=\fR\fIabi\fR  \fB\-mabicalls  \-mshared  \-mplt  \-mxgot
\&\-mgp32  \-mgp64  \-mfp32  \-mfpxx  \-mfp64  \-mhard\-float  \-msoft\-float
\&\-mno\-float  \-msingle\-float  \-mdouble\-float  \-modd\-spreg
\&\-mabs=\fR\fImode\fR  \fB\-mnan=\fR\fIencoding\fR
\&\fB\-mdsp  \-mdspr2  \-mmcu  \-meva  \-mvirt  \-mxpa  \-mcrc  \-mginv
\&\-mmicromips  \-mmsa
\&\-mloongson\-mmi  \-mloongson\-ext  \-mloongson\-ext2
\&\-mfpu=\fR\fIfpu\-type\fR
\&\fB\-msmartmips  \-mpaired\-single  \-mdmx  \-mips3d  \-mmt  \-mllsc
\&\-mlong64  \-mlong32  \-msym32
\&\-G\fR\fInum\fR  \fB\-mno\-local\-sdata  \-mno\-extern\-sdata  \-mno\-gopt
\&\-membedded\-data  \-muninit\-const\-in\-rodata
\&\-mcode\-readable=\fR\fIsetting\fR  \fB\-mno\-data\-in\-code  \-mcode\-xonly
\&\-msplit\-addresses  \-mexplicit\-relocs  \-mexplicit\-relocs=\fR\fIrelease\fR
\&\fB\-mno\-check\-zero\-division  \-mdivide\-traps  \-mdivide\-breaks
\&\-mno\-load\-store\-pairs
\&\-mstrict\-align  \-mno\-unaligned\-access
\&\-mmemcpy  \-mlong\-calls
\&\-mmad  \-mimadd  \-mno\-fused\-madd  \-nocpp
\&\-mfix\-24k  \-mfix\-r4000  \-mfix\-r4400  \-mfix\-r5900
\&\-mfix\-r10000  \-mfix\-rm7000  \-mfix\-vr4120  \-mfix\-vr4130  \-mfix\-sb1
\&\-mfix4300  \-mr10k\-cache\-barrier=\fR\fIsetting\fR
\&\fB\-mflush\-func=\fR\fIfunc\fR  \fB\-mno\-flush\-func
\&\-mbranch\-cost=\fR\fInum\fR  \fB\-mbranch\-likely
\&\-mcompact\-branches=\fR\fIpolicy\fR
\&\fB\-mno\-fp\-exceptions  \-mvr4130\-align  \-msynci  \-mno\-lxc1\-sxc1  \-mno\-madd4
\&\-mno\-relax\-pic\-calls  \-mmcount\-ra\-address
\&\-mframe\-header\-opt\fR.Sp
\&\fIگزینه‌های MMIX\fR (\fBگزینه‌های MMIX\fR)
\&\fB\-mlibfuncs  \-mepsilon  \-mabi=gnu  \-mabi=mmixware
\&\-mzero\-extend  \-mknuthdiv  \-mtoplevel\-symbols
\&\-melf  \-mbranch\-predict  \-mbase\-addresses
\&\-msingle\-exit  \-mset\-data\-start=\fR\fIaddress\fR
\&\fB\-mset\-program\-start=\fR\fIaddress\fR  \fB\-mno\-set\-program\-start\fR
.Sp
\&\fIگزینه‌های MN10300\fR (\fBگزینه‌های MN10300\fR)
\&\fB\-mmult\-bug  \-mno\-mult\-bug
\&\-mam33  \-mam33\-2  \-mam34
\&\-mtune=\fR\fIcpu\-type\fR
\&\fB\-mno\-return\-pointer\-on\-d0
\&\-mno\-crt0  \-mrelax  \-mno\-liw  \-mno\-setlb\fR
.Sp
\&\fIگزینه‌های Moxie\fR (\fBگزینه‌های Moxie\fR)
\&\fB\-meb  \-mel  \-mmul.x  \-mno\-crt0\fR
.Sp
\&\fIگزینه‌های MSP430\fR (\fBگزینه‌های MSP430\fR)
\&\fB\-msim  \-masm\-hex  \-mmcu=\fR\fIname\fR  \fB\-mlarge  \-msmall  \-mrelax
\&\-mwarn\-mcu  \-mwarn\-devices\-csv
\&\-mcode\-region=\fR\fIwhere\fR  \fB\-mdata\-region=\fR\fIwhere\fR
\&\fB\-muse\-lower\-region\-prefix
\&\-msilicon\-errata=\fR\fIname\fR[\fB,\fR\fIname\fR\fB...\fR]
\&\fB\-msilicon\-errata\-warn=\fR\fIname\fR[\fB,\fR\fIname\fR\fB...\fR]
\&\fB\-mhwmult=\fR\fItype\fR  \fB\-minrt  \-mtiny\-printf  \-mmax\-inline\-shift=\fR\fIn\fR
.Sp
\&\fIگزینه‌های NDS32\fR (\fBگزینه‌های NDS32\fR)
\&\fB\-mbig\-endian  \-mlittle\-endian  \-EB  \-EL
\&\-mabi=\fR\fIname\fR  \fB\-mfloat\-abi=\fR\fIname\fR
\&\fB\-mreduced\-regs  \-mfull\-regs
\&\-malways\-align  \-malign\-functions
\&\-mfp\-as\-gp  \-mcmov  \-mhw\-abs
\&\-mext\-perf  \-mext\-perf2  \-mext\-string  \-mext\-dsp
\&\-mext\-fpu\-fma  \-mext\-fpu\-sp  \-mext\-fpu\-dp
\&\-mv3push  \-m16\-bit  \-mvh
\&\-misr\-vector\-size=\fR\fInum\fR  \fB\-misr\-secure=\fR\fInum\fR
\&\fB\-mcache\-block\-size=\fR\fInum\fR
\&\fB\-march=\fR\fIarch\fR  \fB\-mcpu=\fR\fIcpu\fR
\&\fB\-mconfig\-fpu=\fR\fInum\fR  \fB\-mconfig\-mul=\fR\fItype\fR
\&\fB\-mconfig\-register\-ports=\fR\fIkind\fR
\&\fB\-mcmodel=\fR\fIcode\-model\fR
\&\fB\-mctor\-dtor  \-mrelax  \-mrelax\-hint
\&\-msched\-prolog\-epilog  \-mno\-ret\-in\-naked\-func
\&\-malways\-save\-lp   \-munaligned\-access  \-minline\-asm\-r15\fR
.Sp
\&\fIگزینه‌های Nvidia PTX\fR (\fBگزینه‌های Nvidia PTX\fR)
\&\fB\-m64  \-march=\fR\fIarch\fR  \fB\-misa=\fR\fIarch\fR  \fB\-march\-map=\fR\fIarch\fR
\&\fB\-mptx=\fR\fIversion\fR  \fB\-mmainkernel  \-moptimize
\&\-msoft\-stack  \-msoft\-stack\-reserve\-local=\fR\fIsize\fR
\&\fB\-muniform\-simt  \-mgomp\fR
.Sp
\&\fIگزینه‌های OpenRISC\fR (\fBگزینه‌های OpenRISC\fR)
\&\fB\-mboard=\fR\fIname\fR  \fB\-mhard\-mul  \-mhard\-div
\&\-msoft\-mul  \-msoft\-div
\&\-msoft\-float  \-mhard\-float  \-mdouble\-float \-munordered\-float
\&\-mcmov  \-mror  \-mrori  \-msext  \-msfimm  \-mshftimm
\&\-mcmodel=\fR\fIcode\-model\fR
.Sp
\&\fIگزینه‌های PDP\-11\fR (\fBگزینه‌های PDP\-11\fR)
\&\fB\-mfpu  \-msoft\-float  \-mac0  \-m40  \-m45  \-m10
\&\-mint32  \-mint16
\&\-msplit  \-munix\-asm  \-mdec\-asm  \-mgnu\-asm  \-mlra\fR
.Sp
\&\fIگزینه‌های Picolibc\fR (\fBگزینه‌های Picolibc\fR)
\&\fB\-\-oslib=\fR\fIlibrary\fR \fB\-\-crt0=\fR[\fBnone\fR|\fBminimal\fR|\fBhosted\fR|\fBsemihost\fR]
\&\fB\-\-printf=\fR[\fBd\fR|\fBf\fR|\fBl\fR|\fBi\fR|\fBm\fR]  \fB\-\-scanf=\fR[\fBd\fR|\fBf\fR|\fBl\fR|\fBi\fR|\fBm\fR]
.Sp
\&\fIگزینه‌های PowerPC\fR
گزینه‌های RS/6000 و PowerPC را ببینید.
.Sp
\&\fIگزینه‌های PRU\fR (\fBگزینه‌های PRU\fR)
\&\fB\-mmcu=\fR\fImcu\fR  \fB\-minrt  \-mno\-relax  \-mloop
\&\-mmul  \-mfillzero  \-mabi=\fR\fIvariant\fR
.Sp
\&\fIگزینه‌های RISC\-V\fR (\fBگزینه‌های RISC\-V\fR)
\&\fB\-mbranch\-cost=\fR\fIN\-instruction\fR
\&\fB\-mabi=\fR\fIABI\-string\fR
\&\fB\-mfdiv  \-mdiv
\&\-mno\-fence\-tso
\&\-misa\-spec=\fR\fIISA\-spec\-string\fR
\&\fB\-march=\fR[\fIISA\fR|\fIProfile\fR|\fIProfile_ISA\fR|\fIprocessor\-string\fR]
\&\fB\-mcpu=\fR\fIprocessor\-string\fR  \fB\-mtune=\fR\fIprocessor\-string\fR
\&\fB\-mpreferred\-stack\-boundary=\fR\fInum\fR
\&\fB\-msmall\-data\-limit=\fR\fIN\-bytes\fR
\&\fB\-msave\-restore  \-mno\-shorten\-memrefs
\&\-mstrict\-align  \-mscalar\-strict\-align  \-mno\-vector\-strict\-align
\&\-mcmodel=medlow  \-mcmodel=medany  \-mcmodel=large
\&\-mexplicit\-relocs  \-mrelax  \-mriscv\-attribute
\&\-malign\-data=\fR\fItype\fR
\&\fB\-mbig\-endian  \-mlittle\-endian
\&\-mstack\-protector\-guard=\fR\fIguard\fR  \fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR
\&\fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR
\&\fB\-mcsr\-check  \-momit\-leaf\-frame\-pointer  \-mmovcc
\&\-mno\-inline\-atomics  \-mno\-inline\-strlen
\&\-mno\-inline\-strcmp  \-mno\-inline\-strncmp
\&\-mstringop\-strategy=\fR\fIstrategy\fR
\&\fB\-mtls\-dialect=desc  \-mtls\-dialect=trad
\&\-mrvv\-vector\-bits=\fR\fIvalue\fR  \fB\-mrvv\-max\-lmul=\fR\fIvalue\fR
\&\fB\-madjust\-lmul\-cost  \-mmax\-vectorization  \-mno\-autovec\-segment\fR
.Sp
\&\fIگزینه‌های RL78\fR (\fBگزینه‌های RL78\fR)
\&\fB\-msim  \-mallregs  \-mrelax  \-mes0
\&\-mmul=none  \-mmul=g13  \-mmul=g14  \-mmul=rl78
\&\-mcpu=g10  \-mcpu=g13  \-mcpu=g14  \-mcpu=rl78
\&\-mg10  \-mg13  \-mg14  \-mrl78
\&\-msave\-mduc\-in\-interrupts\fR
.Sp
\&\fIگزینه‌های RS/6000 و PowerPC\fR (\fBگزینه‌های RS/6000 و PowerPC\fR)
\&\fB\-mcpu=\fR\fIcpu\-type\fR
\&\fB\-mtune=\fR\fIcpu\-type\fR
\&\fB\-mcmodel=\fR\fIcode\-model\fR  \fB\-mprofile\-kernel
\&\-mpowerpc64
\&\-maltivec
\&\-mpowerpc\-gpopt  \-mpowerpc\-gfxopt  \-mmfcrf  \-mpopcntb  \-mpopcntd
\&\-mfprnd  \-mcmpb  \-mhard\-dfp
\&\-mfull\-toc  \-mminimal\-toc  \-mno\-fp\-in\-toc  \-mno\-sum\-in\-toc
\&\-maix64  \-maix32  \-m64  \-m32  \-mxl\-compat  \-mpe
\&\-malign\-power  \-malign\-natural
\&\-msoft\-float  \-mhard\-float  \-mmultiple  \-mupdate
\&\-mavoid\-indexed\-addresses
\&\-mfused\-madd  \-mbit\-align  \-mbit\-word
\&\-mstrict\-align  \-mrelocatable  \-mrelocatable\-lib
\&\-mlittle  \-mlittle\-endian  \-mbig  \-mbig\-endian
\&\-mdynamic\-no\-pic  \-msingle\-pic\-base
\&\-mprioritize\-restricted\-insns=\fR\fIpriority\fR
\&\fB\-msched\-costly\-dep=\fR\fIdependence_type\fR
\&\fB\-minsert\-sched\-nops=\fR\fIscheme\fR
\&\fB\-mcall\-aixdesc  \-mcall\-eabi  \-mcall\-freebsd
\&\-mcall\-linux  \-mcall\-netbsd  \-mcall\-openbsd
\&\-mcall\-sysv  \-mcall\-sysv\-eabi  \-mcall\-sysv\-noeabi
\&\-mtraceback=\fR\fItraceback_type\fR
\&\fB\-maix\-struct\-return  \-msvr4\-struct\-return
\&\-mabi=\fR\fIabi\-type\fR  \fB\-msecure\-plt  \-mbss\-plt
\&\-msplit\-patch\-nops
\&\-mregnames  \-mlongcall  \-mpltseq  \-mtls\-markers
\&\-mblock\-move\-inline\-limit=\fR\fInum\fR
\&\fB\-mblock\-compare\-inline\-limit=\fR\fInum\fR
\&\fB\-mblock\-compare\-inline\-loop\-limit=\fR\fInum\fR
\&\fB\-mblock\-ops\-unaligned\-vsx
\&\-mstring\-compare\-inline\-limit=\fR\fInum\fR
\&\fB\-misel  \-mvsx  \-mvrsave  \-mmulhw  \-mdlmzb  \-mprototype
\&\-msim  \-mmvme  \-mads  \-myellowknife  \-memb  \-meabi  \-msdata
\&\-msdata=\fR\fIopt\fR  \fB\-mreadonly\-in\-sdata  \-mvxworks  \-G\fR \fInum\fR
\&\fB\-mrecip  \-mrecip=\fR\fIopt\fR  \fB\-mno\-recip  \-mrecip\-precision
\&\-mveclibabi=\fR\fItype\fR  \fB\-mfriz
\&\-mpointers\-to\-nested\-functions  \-msave\-toc\-indirect  \-mpower8\-fusion
\&\-mcrypto  \-mhtm  \-mquad\-memory  \-mquad\-memory\-atomic
\&\-mcompat\-align\-parm
\&\-mfloat128  \-mfloat128\-hardware
\&\-mgnu\-attribute
\&\-mstack\-protector\-guard=\fR\fIguard\fR  \fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR
\&\fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR  \fB\-mprefixed
\&\-mpcrel  \-mmma  \-mdense\-math  \-mrop\-protect  \-mprivileged
\&\-mno\-splat\-word\-constant  \-mno\-splat\-float\-constant
\&\-mno\-ieee128\-constant  \-mno\-warn\-altivec\-long\fR
.Sp
\&\fIگزینه‌های RX\fR (\fBگزینه‌های RX\fR)
\&\fB\-m64bit\-doubles  \-m32bit\-doubles  \-fpu  \-nofpu
\&\-mcpu=\fR\fIname\fR
\&\fB\-mbig\-endian\-data  \-mlittle\-endian\-data
\&\-msmall\-data\-limit=\fR\fIN\fR
\&\fB\-msim  \-mas100\-syntax  \-mrelax
\&\-mmax\-constant\-size=\fR\fIN\fR  \fB\-mint\-register=\fR\fIN\fR
\&\fB\-mpid  \-mno\-allow\-string\-insns  \-mjsr
\&\-mno\-warn\-multiple\-fast\-interrupts  \-msave\-acc\-in\-interrupts
\&\-mlra\fR
.Sp
\&\fIگزینه‌های S/390 و zSeries\fR (\fBگزینه‌های S/390 و zSeries\fR)
\&\fB\-mtune=\fR\fIcpu\-type\fR  \fB\-march=\fR\fIcpu\-type\fR
\&\fB\-mhard\-float  \-msoft\-float  \-mhard\-dfp
\&\-mlong\-double\-64  \-mlong\-double\-128
\&\-mbackchain  \-mpacked\-stack
\&\-msmall\-exec  \-mmvcle
\&\-m64  \-m31  \-mdebug  \-mesa  \-mzarch
\&\-mhtm  \-mvx  \-mzvector
\&\-mtpf\-trace  \-mtpf\-trace\-skip  \-mmain
\&\-mfused\-madd  \-mno\-fused\-madd
\&\-mwarn\-framesize=\fR\fIframesize\fR  \fB\-mwarn\-dynamicstack
\&\-mstack\-size=\fR\fIstack\-size\fR  \fB\-mno\-stack\-size
\&\-mstack\-guard=\fR\fIstack\-guard\fR  \fB\-mno\-stack\-guard
\&\-mstack\-protector\-guard=\fR\fIguard\fR
\&\fB\-mstack\-protector\-guard\-record
\&\-mhotpatch=\fR\fIpre\-halfwords\fR\fB,\fR\fIpost\-halfwords\fR
\&\fB\-mno\-pic\-data\-is\-text\-relative
\&\-mindirect\-branch=\fR\fIchoice\fR
\&\fB\-mindirect\-branch\-jump=\fR\fIchoice\fR  \fB\-mindirect\-branch\-call=\fR\fIchoice\fR
\&\fB\-mfunction\-return=\fR\fIchoice\fR
\&\fB\-mfunction\-return\-mem=\fR\fIchoice\fR  \fB\-mfunction\-return\-reg=\fR\fIchoice\fR
\&\fB\-mindirect\-branch\-table
\&\-mfentry  \-mrecord\-mcount  \-mnop\-mcount
\&\-mpreserve\-args  \-munaliged\-symbols\fR
.Sp
\&\fIگزینه‌های SH\fR (\fBگزینه‌های SH\fR)
\&\fB\-m1  \-m2  \-m2e
\&\-m2a  \-m2a\-nofpu  \-m2a\-single  \-m2a\-single\-only
\&\-m3  \-m3e
\&\-m4  \-m4\-nofpu  \-m4\-single  \-m4\-single\-only
\&\-m4\-100  \-m4\-100\-nofpu  \-m4\-100\-single  \-m4\-100\-single\-only
\&\-m4\-200  \-m4\-200\-nofpu  \-m4\-200\-single  \-m4\-200\-single\-only
\&\-m4\-300  \-m4\-300\-nofpu  \-m4\-300\-single  \-m4\-300\-single\-only
\&\-m4\-340  \-m4\-400  \-m4\-500
\&\-m4a  \-m4al  \-m4a\-nofpu  \-m4a\-single  \-m4a\-single\-only
\&\-mb  \-ml  \-mdalign  \-mrelax
\&\-mbigtable  \-mbitops  \-mfmovd  \-mrenesas  \-mnomacsave
\&\-mieee  \-misize  \-minline\-ic_invalidate
\&\-mprefergot  \-musermode  \-multcost=\fR\fInumber\fR  \fB\-mdiv=\fR\fIstrategy\fR
\&\fB\-mdivsi3_libfunc=\fR\fIname\fR  \fB\-mfixed\-range=\fR\fIregister\-range\fR
\&\fB\-maccumulate\-outgoing\-args
\&\-matomic\-model=\fR\fIatomic\-model\fR
\&\fB\-mbranch\-cost=\fR\fInum\fR  \fB\-mzdcbranch
\&\-mcbranch\-force\-delay\-slot
\&\-mfsca  \-mfsrra
\&\-mpretend\-cmove  \-mfdpic  \-mtas  \-mlra\fR
.Sp
\&\fIگزینه‌های Solaris 2\fR (\fBگزینه‌های Solaris 2\fR)
\&\fB\-mclear\-hwcap  \-mno\-clear\-hwcap  \-mimpure\-text  \-mno\-impure\-text
\&\-gsctf\fR
.Sp
\&\fIگزینه‌های SPARC\fR (\fBگزینه‌های SPARC\fR)
\&\fB\-mcpu=\fR\fIcpu\-type\fR
\&\fB\-mtune=\fR\fIcpu\-type\fR
\&\fB\-mcmodel=\fR\fIcode\-model\fR
\&\fB\-mmemory\-model=\fR\fImem\-model\fR
\&\fB\-m32  \-m64  \-mptr32  \-mptr64  \-mapp\-regs
\&\-mfaster\-structs  \-mflat
\&\-mfpu  \-mhard\-float  \-msoft\-float
\&\-mhard\-quad\-float  \-msoft\-quad\-float
\&\-mstack\-bias  \-mstd\-struct\-return
\&\-munaligned\-doubles  \-muser\-mode
\&\-mv8plus  \-mvis
\&\-mvis2  \-mvis3  \-mvis3b  \-mvis4  \-mvis4b
\&\-mcbcond  \-mfmaf  \-mfsmuld  \-mpopc  \-msubxc
\&\-mfix\-at697f  \-mfix\-ut699  \-mfix\-ut700  \-mfix\-gr712rc\fR
.Sp
\&\fIگزینه‌های System V\fR (\fBگزینه‌های System V\fR)
\&\fB\-YP,\fR\fIpaths\fR  \fB\-Ym,\fR\fIdir\fR
.Sp
\&\fIگزینه‌های V850\fR (\fBگزینه‌های V850\fR)
\&\fB\-mlong\-calls  \-mep
\&\-mprolog\-function  \-mspace
\&\-mtda=\fR\fIn\fR  \fB\-msda=\fR\fIn\fR  \fB\-mzda=\fR\fIn\fR
\&\fB\-mv850  \-mv850e3v5  \-m850e2v4  \-mv850e2v3
\&\-mv850e2  \-mv850e1  \-mv850es  \-mv850e
\&\-mdisable\-callt  \-mrelax  \-mlong\-jumps
\&\-msoft\-float  \-mhard\-float  \-mloop
\&\-mrh850\-abi  \-mghs  \-mgcc\-abi
\&\-m8byte\-align  \-mbig\-switch  \-mapp\-regs  \-msmall\-sld
\&\-mno\-strict\-align  \-mjump\-tables\-in\-data\-section\fR
.Sp
\&\fIگزینه‌های VAX\fR (\fBگزینه‌های VAX\fR)
\&\fB\-munix  \-mgnu  \-md  \-md\-float  \-mg  \-mg\-float  \-mlra
\&\-mvaxc\-alignment  \-mqmath\fR.Sp
\&\fIگزینه‌های Visium\fR (\fBVisium Options\fR)
\&\fB\-mdebug  \-msim  \-mfpu  \-mhard\-float  \-msoft\-float
\&\-mcpu=\fR\fIcpu\-type\fR  \fB\-mtune=\fR\fIcpu\-type\fR  \fB\-msv\-mode  \-muser\-mode\fR
.Sp
\&\fIگزینه‌های VMS\fR (\fBVMS Options\fR)
\&\fB\-mvms\-return\-codes  \-mdebug\-main=\fR\fIprefix\fR  \fB\-mmalloc64
\&\-mpointer\-size=\fR\fIsize\fR
.Sp
\&\fIگزینه‌های VxWorks\fR (\fBVxWorks Options\fR)
\&\fB\-mrtp  \-msmp  \-mvthreads  \-non\-static  \-Bstatic  \-Bdynamic
\&\-Xbind\-lazy  \-Xbind\-now\fR
.Sp
\&\fIگزینه‌های x86\fR (\fBx86 Options\fR)
\&\fB\-mtune=\fR\fIcpu\-type\fR  \fB\-march=\fR\fIcpu\-type\fR
\&\fB\-mtune\-ctrl=\fR\fIfeature\-list\fR  \fB\-mdump\-tune\-features  \-mno\-default
\&\-mfpmath=\fR\fIunit\fR
\&\fB\-masm=\fR\fIdialect\fR  \fB\-mno\-fancy\-math\-387
\&\-mno\-fp\-ret\-in\-387  \-m80387  \-mhard\-float  \-msoft\-float  \-mieee\-fp
\&\-mrtd  \-malign\-double
\&\-mpreferred\-stack\-boundary=\fR\fInum\fR
\&\fB\-mincoming\-stack\-boundary=\fR\fInum\fR
\&\fB\-mcld  \-mcx16  \-msahf  \-mmovbe  \-mcrc32  \-mmwait
\&\-mrecip  \-mrecip=\fR\fIopt\fR
\&\fB\-mvzeroupper  \-mstv  \-mprefer\-avx128  \-mprefer\-vector\-width=\fR\fIopt\fR
\&\fB\-mpartial\-vector\-fp\-math
\&\-mmove\-max=\fR\fIbits\fR  \fB\-mstore\-max=\fR\fIbits\fR
\&\fB\-mnoreturn\-no\-callee\-saved\-registers
\&\-mmmx  \-msse  \-msse2  \-msse3  \-mssse3  \-msse4.1  \-msse4.2  \-msse4  \-mavx
\&\-mavx2  \-mavx512f  \-mavx512cd  \-mavx512vl
\&\-mavx512bw  \-mavx512dq  \-mavx512ifma  \-mavx512vbmi  \-msha  \-maes
\&\-mpclmul  \-mfsgsbase  \-mrdrnd  \-mf16c  \-mfma  \-mpconfig  \-mwbnoinvd
\&\-mptwrite  \-mclflushopt  \-mclwb  \-mxsavec  \-mxsaves
\&\-msse4a  \-m3dnow  \-m3dnowa  \-mpopcnt  \-mabm  \-mbmi  \-mtbm  \-mfma4  \-mxop
\&\-madx  \-mlzcnt  \-mbmi2  \-mfxsr  \-mxsave  \-mxsaveopt  \-mrtm  \-mhle  \-mlwp
\&\-mmwaitx  \-mclzero  \-mpku  \-mgfni  \-mvaes  \-mwaitpkg
\&\-mshstk  \-mmanual\-endbr  \-mcet\-switch  \-mforce\-indirect\-call
\&\-mavx512vbmi2  \-mavx512bf16  \-menqcmd
\&\-mvpclmulqdq  \-mavx512bitalg  \-mmovdiri  \-mmovdir64b  \-mavx512vpopcntdq
\&\-mavx512vnni  \-mprfchw  \-mrdpid
\&\-mrdseed  \-msgx  \-mavx512vp2intersect  \-mserialize  \-mtsxldtrk
\&\-mamx\-tile  \-mamx\-int8  \-mamx\-bf16  \-muintr  \-mhreset
\&\-mavxvnni  \-mamx\-fp8  \-mavx512fp16  \-mavxifma  \-mavxvnniint8
\&\-mavxneconvert  \-mcmpccxadd  \-mamx\-fp16  \-mprefetchi  \-mraoint
\&\-mamx\-complex  \-mavxvnniint16  \-msm3  \-msha512  \-msm4  \-mapxf
\&\-musermsr  \-mavx10.1  \-mavx10.2  \-mamx\-avx512  \-mamx\-tf32  \-mmovrs
\&\-mamx\-movrs  \-mavx512bmm  \-mcldemote  \-mms\-bitfields
\&\-mno\-align\-stringops  \-minline\-all\-stringops
\&\-minline\-stringops\-dynamically  \-mstringop\-strategy=\fR\fIalg\fR
\&\fB\-mkl  \-mwidekl
\&\-mmemcpy\-strategy=\fR\fIstrategy\fR  \fB\-mmemset\-strategy=\fR\fIstrategy\fR
\&\fB\-mpush\-args  \-maccumulate\-outgoing\-args  \-m128bit\-long\-double
\&\-m96bit\-long\-double  \-mlong\-double\-64  \-mlong\-double\-80  \-mlong\-double\-128
\&\-mregparm=\fR\fInum\fR  \fB\-msseregparm
\&\-mveclibabi=\fR\fItype\fR  \fB\-mvect8\-ret\-in\-mem
\&\-mpc32  \-mpc64  \-mpc80  \-mdaz\-ftz  \-mstackrealign  \-mstack\-arg\-probe
\&\-momit\-leaf\-frame\-pointer  \-mno\-red\-zone  \-mno\-tls\-direct\-seg\-refs
\&\-mcmodel=\fR\fIcode\-model\fR  \fB\-mabi=\fR\fIname\fR  \fB\-maddress\-mode=\fR\fImode\fR
\&\fB\-m32  \-m64  \-mx32  \-m16  \-miamcu  \-mlarge\-data\-threshold=\fR\fInum\fR
\&\fB\-msse2avx  \-mfentry  \-mrecord\-mcount  \-mnop\-mcount  \-m8bit\-idiv
\&\-minstrument\-return=\fR\fItype\fR  \fB\-mrecord\-return
\&\-mfentry\-name=\fR\fIname\fR  \fB\-mfentry\-section=\fR\fIname\fR
\&\fB\-mskip\-rax\-setup
\&\-mavx256\-split\-unaligned\-load  \-mavx256\-split\-unaligned\-store
\&\-malign\-data=\fR\fItype\fR  \fB\-mstack\-protector\-guard=\fR\fIguard\fR
\&\fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR
\&\fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR
\&\fB\-mstack\-protector\-guard\-symbol=\fR\fIsymbol\fR
\&\fB\-mgeneral\-regs\-only  \-mcall\-ms2sysv\-xlogues  \-mtls\-dialect=\fR\fItype\fR
\&\fB\-mrelax\-cmpxchg\-loop
\&\-mindirect\-branch=\fR\fIchoice\fR  \fB\-mfunction\-return=\fR\fIchoice\fR
\&\fB\-mindirect\-branch\-register  \-mharden\-sls=\fR\fIchoice\fR
\&\fB\-mindirect\-branch\-cs\-prefix  \-mapx\-inline\-asm\-use\-gpr32
\&\-mgather  \-mscatter
\&\-mneeded  \-mno\-direct\-extern\-access
\&\-munroll\-only\-small\-loops  \-mdispatch\-scheduler  \-mlam=\fR\fIchoice\fR
.Sp
\&\fIگزینه‌های x86 ویندوز\fR
گزینه‌های Cygwin و MinGW را ببینید.
.Sp
\&\fIگزینه‌های Xstormy16\fR (\fBXstormy16 Options\fR)
\&\fB\-msim\fR
.Sp
\&\fIگزینه‌های Xtensa\fR (\fBXtensa Options\fR)
\&\fB\-mconst16  \-mforce\-no\-pic  \-mno\-serialize\-volatile
\&\-mtext\-section\-literals  \-mauto\-litpools  \-mno\-target\-align
\&\-mlongcalls  \-mabi=\fR\fIabi\-type\fR
\&\fB\-mextra\-l32r\-costs=\fR\fIcycles\fR  \fB\-mstrict\-align\fR
.Sp
\&\fIگزینه‌های zSeries\fR
گزینه‌های S/390 و zSeries را ببینید..SS "گزینه‌های کنترل نوع خروجی (Options Controlling the Kind of Output)"
.IX Subsection "Options Controlling the Kind of Output"
کامپایل می‌تواند تا چهار مرحله را شامل شود: پیش‌پردازش، کامپایل اصلی،
اسمبلی و پیونددهی، همواره به همین ترتیب. GCC قادر است چندین فایل را
پیش‌پردازش کرده و در قالب چند فایل ورودی اسمبلر، یا یک فایل ورودی اسمبلر
کامپایل کند؛ سپس هر فایل ورودی اسمبلر یک فایل شیء (object file) تولید
می‌کند، و پیونددهی، تمامی فایل‌های شیء (چه آن‌هایی که تازه کامپایل شده‌اند و
چه آن‌هایی که به عنوان ورودی مشخص شده‌اند) را در یک فایل اجرایی ترکیب
می‌کند.
.PP
برای هر فایل ورودی مشخص، پسوند نام فایل تعیین می‌کند که چه نوع کامپایلی
باید انجام گیرد:
.IP \fIfile\fR\fB.c\fR 4
.IX Item "file.c"
کد منبع C که باید پیش‌پردازش شود.
.IP \fIfile\fR\fB.i\fR 4
.IX Item "file.i"
کد منبع C که نباید پیش‌پردازش شود.
.IP \fIfile\fR\fB.ii\fR 4
.IX Item "file.ii"
کد منبع ++C که نباید پیش‌پردازش شود.
.IP \fIfile\fR\fB.m\fR 4
.IX Item "file.m"
کد منبع Objective\-C. توجه داشته باشید که برای کارکرد یک برنامهٔ Objective\-C
باید پیونددهی با کتابخانهٔ \fIlibobjc\fR انجام شود.
.IP \fIfile\fR\fB.mi\fR 4
.IX Item "file.mi"
کد منبع Objective\-C که نباید پیش‌پردازش شود.
.IP \fIfile\fR\fB.mm\fR 4
.IX Item "file.mm"
.PD 0
.IP \fIfile\fR\fB.M\fR 4
.IX Item "file.M"
.PD
کد منبع ++Objective\-C. توجه داشته باشید که برای کارکرد یک برنامهٔ ++Objective\-C
باید پیونددهی با کتابخانهٔ \fIlibobjc\fR انجام شود. توجه کنید که \fB.M\fR دقیقاً
به یک حرف بزرگ M اشاره دارد.
.IP \fIfile\fR\fB.mii\fR 4
.IX Item "file.mii"
کد منبع ++Objective\-C که نباید پیش‌پردازش شود.
.IP \fIfile\fR\fB.h\fR 4
.IX Item "file.h"
فایل سرآیند (header) زبان‌های C، ++C، Objective\-C یا ++Objective\-C برای تبدیل
شدن به یک سرآیند پیش‌کامپایل‌شده (پیش‌فرض)، یا فایل سرآیند C و ++C برای تبدیل
شدن به یک مشخصهٔ Ada (از طریق سوییچ \fB\-fdump\-ada\-spec\fR).
.IP \fIfile\fR\fB.cc\fR 4
.IX Item "file.cc"
.PD 0
.IP \fIfile\fR\fB.cp\fR 4
.IX Item "file.cp"
.IP \fIfile\fR\fB.cxx\fR 4
.IX Item "file.cxx"
.IP \fIfile\fR\fB.cpp\fR 4
.IX Item "file.cpp"
.IP \fIfile\fR\fB.CPP\fR 4
.IX Item "file.CPP"
.IP \fIfile\fR\fB.c++\fR 4
.IX Item "file.c++"
.IP \fIfile\fR\fB.C\fR 4
.IX Item "file.C"
.PD
کد منبع ++C که باید پیش‌پردازش شود. توجه داشته باشید که در \fB.cxx\fR،
هر دو حرف آخر باید دقیقاً \fBx\fR باشند. به همین ترتیب،
\&\fB.C\fR دقیقاً به یک حرف بزرگ C اشاره دارد.
.IP \fIfile\fR\fB.mm\fR 4
.IX Item "file.mm"
.PD 0
.IP \fIfile\fR\fB.M\fR 4
.IX Item "file.M"
.PD
کد منبع ++Objective\-C که باید پیش‌پردازش شود.
.IP \fIfile\fR\fB.mii\fR 4
.IX Item "file.mii"
کد منبع ++Objective\-C که نباید پیش‌پردازش شود.
.IP \fIfile\fR\fB.hh\fR 4
.IX Item "file.hh"
.PD 0
.IP \fIfile\fR\fB.H\fR 4
.IX Item "file.H"
.IP \fIfile\fR\fB.hp\fR 4
.IX Item "file.hp"
.IP \fIfile\fR\fB.hxx\fR 4
.IX Item "file.hxx"
.IP \fIfile\fR\fB.hpp\fR 4
.IX Item "file.hpp"
.IP \fIfile\fR\fB.HPP\fR 4
.IX Item "file.HPP"
.IP \fIfile\fR\fB.h++\fR 4
.IX Item "file.h++"
.IP \fIfile\fR\fB.tcc\fR 4
.IX Item "file.tcc"
.PD
فایل سرآیند ++C برای تبدیل شدن به یک سرآیند پیش‌کامپایل‌شده یا مشخصهٔ Ada.
.IP \fIfile\fR\fB.f\fR 4
.IX Item "file.f"
.PD 0
.IP \fIfile\fR\fB.for\fR 4
.IX Item "file.for"
.IP \fIfile\fR\fB.ftn\fR 4
.IX Item "file.ftn"
.IP \fIfile\fR\fB.fi\fR 4
.IX Item "file.fi"
.PD
کد منبع Fortran با قالب ثابت (fixed form) که نباید پیش‌پردازش شود.
.IP \fIfile\fR\fB.F\fR 4
.IX Item "file.F"
.PD 0
.IP \fIfile\fR\fB.FOR\fR 4
.IX Item "file.FOR"
.IP \fIfile\fR\fB.fpp\fR 4
.IX Item "file.fpp"
.IP \fIfile\fR\fB.FPP\fR 4
.IX Item "file.FPP"
.IP \fIfile\fR\fB.FTN\fR 4
.IX Item "file.FTN"
.PD
کد منبع Fortran با قالب ثابت که باید پیش‌پردازش شود (با پیش‌پردازندهٔ سنتی).
.IP \fIfile\fR\fB.f90\fR 4
.IX Item "file.f90"
.PD 0
.IP \fIfile\fR\fB.f95\fR 4
.IX Item "file.f95"
.IP \fIfile\fR\fB.f03\fR 4
.IX Item "file.f03"
.IP \fIfile\fR\fB.f08\fR 4
.IX Item "file.f08"
.IP \fIfile\fR\fB.fii\fR 4
.IX Item "file.fii"
.PD
کد منبع Fortran با قالب آزاد (free form) که نباید پیش‌پردازش شود.
.IP \fIfile\fR\fB.F90\fR 4
.IX Item "file.F90"
.PD 0
.IP \fIfile\fR\fB.F95\fR 4
.IX Item "file.F95"
.IP \fIfile\fR\fB.F03\fR 4
.IX Item "file.F03"
.IP \fIfile\fR\fB.F08\fR 4
.IX Item "file.F08"
.PD
کد منبع Fortran با قالب آزاد که باید پیش‌پردازش شود (با پیش‌پردازندهٔ
سنتی).
.IP \fIfile\fR\fB.cob\fR 4
.IX Item "file.cob"
.PD 0
.IP \fIfile\fR\fB.COB\fR 4
.IX Item "file.COB"
.IP \fIfile\fR\fB.cbl\fR 4
.IX Item "file.cbl"
.IP \fIfile\fR\fB.CBL\fR 4
.IX Item "file.CBL"
.PD
کد منبع COBOL.
.IP \fIfile\fR\fB.go\fR 4
.IX Item "file.go"
کد منبع Go.
.IP \fIfile\fR\fB.d\fR 4
.IX Item "file.d"
کد منبع D.
.IP \fIfile\fR\fB.di\fR 4
.IX Item "file.di"
فایل رابط (interface) زبان D.
.IP \fIfile\fR\fB.dd\fR 4
.IX Item "file.dd"
کد مستندات زبان D (به صورت Ddoc).
.IP \fIfile\fR\fB.ads\fR 4
.IX Item "file.ads"
فایل کد منبع Ada شامل اعلان یک واحد کتابخانه‌ای (اعلان یک بسته،
زیربرنامه یا generic، یا نمونه‌سازی generic)، یا اعلان تغییر نام یک
واحد کتابخانه‌ای (اعلان تغییر نام یک بسته، generic یا زیربرنامه).
به چنین فایل‌هایی \fIspecs\fR نیز می‌گویند.
.IP \fIfile\fR\fB.adb\fR 4
.IX Item "file.adb"
فایل کد منبع Ada شامل بدنهٔ یک واحد کتابخانه‌ای (بدنهٔ یک زیربرنامه
یا بسته). به چنین فایل‌هایی \fIbodies\fR نیز می‌گویند.
.IP \fIfile\fR\fB.s\fR 4
.IX Item "file.s"
کد اسمبلی..IP \fIfile\fR\fB.S\fR 4
.IX Item "file.S"
.PD 0
.IP \fIfile\fR\fB.sx\fR 4
.IX Item "file.sx"
.PD
کد اسمبلی که باید پیش‌پردازش شود.
.IP \fIother\fR 4
.IX Item "other"
یک فایل شیء که مستقیماً به مرحلهٔ پیوند داده می‌شود.
با هر نام فایلی بدون پسوند شناخته‌شده، به این صورت رفتار می‌شود.
.PP
می‌توانید زبان ورودی را با گزینهٔ \fB\-x\fR به‌طور صریح مشخص کنید:
.IP "\fB\-x\fR \fIlanguage\fR" 4
.IX Item "-x language"
.PD 0
.IP \fB\-\-language=\fR\fIlanguage\fR 4
.IX Item "--language=language"
.IP "\fB\-\-language\fR \fIlanguage\fR" 4
.IX Item "--language language"
.PD
زبان (\fIlanguage\fR) را به‌طور صریح برای فایل‌های ورودی پس از آن مشخص می‌کند
(به‌جای اینکه به کامپایلر اجازه دهد بر اساس پسوند نام فایل، یک پیش‌فرض را انتخاب کند).
این گزینه بر تمام فایل‌های ورودی بعدی اعمال می‌شود تا زمانی که گزینهٔ \fB\-x\fR بعدی
مشخص شود. مقادیر ممکن برای \fIlanguage\fR عبارتند از:
.Sp
.Vb 10
\&        c  c\-header  cpp\-output
\&        c++  c++\-header  c++\-system\-header c++\-user\-header c++\-cpp\-output
\&        c++\-system\-module
\&        objective\-c  objective\-c\-header  objective\-c\-cpp\-output  objc\-cpp\-output
\&        objective\-c++  objective\-c++\-header  objective\-c++\-cpp\-output
\&        objc++\-cpp\-output
\&        assembler  assembler\-with\-cpp
\&        ada  adascil  adawhy
\&        cobol
\&        d
\&        f77  f77\-cpp\-input  f95  f95\-cpp\-input
\&        go
\&        modula\-2  modula\-2\-cpp\-output
\&        rust
\&        algol68
\&        lto
.Ve
.Sp
توجه داشته باشید که \fB\-x\fR بر یک استاندارد زبانی خاص دلالت نمی‌کند.
برای مثال، ممکن است \fB\-x f77\fR برای برخی از کدهای منبع قدیمی‌تر به \fB\-std=legacy\fR نیز
نیاز داشته باشد.
.IP "\fB\-x none\fR" 4
.IX Item "-x none"
هرگونه تعیین صریح زبان را لغو می‌کند، به‌طوری که با فایل‌های بعدی
بر اساس پسوند نام فایل آن‌ها برخورد می‌شود (گویی اصلاً از \fB\-x\fR
استفاده نشده است).
.PP
اگر تنها برخی از مراحل کامپایل را می‌خواهید، می‌توانید از
\&\fB\-x\fR (یا پسوندهای نام فایل) استفاده کنید تا به \fBgcc\fR بگویید از کجا شروع کند، و
از یکی از گزینه‌های \fB\-c\fR، \fB\-S\fR، یا \fB\-E\fR استفاده نمایید تا مشخص کنید
\&\fBgcc\fR در کجا باید متوقف شود. توجه داشته باشید که برخی از ترکیب‌ها (برای مثال،
\&\fB\-x cpp\-output \-E\fR) به \fBgcc\fR دستور می‌دهند که اصلاً هیچ کاری انجام ندهد.
.IP \fB\-c\fR 4
.IX Item "-c"
.PD 0
.IP \fB\-\-compile\fR 4
.IX Item "--compile"
.PD
فایل‌های منبع را کامپایل یا اسمبلی می‌کند، اما پیوند نمی‌زند. مرحلهٔ
پیوند اصلاً انجام نمی‌شود. خروجی نهایی به صورت یک فایل شیء برای
هر فایل منبع خواهد بود.
.Sp
به‌طور پیش‌فرض، نام فایل شیء برای یک فایل منبع با جایگزین کردن
پسوند \fB.c\fR، \fB.i\fR، \fB.s\fR و غیره با \fB.o\fR ساخته می‌شود.
.Sp
فایل‌های ورودی ناشناخته که نیازی به کامپایل یا اسمبلی ندارند، نادیده
گرفته می‌شوند.
.IP \fB\-S\fR 4
.IX Item "-S"
.PD 0
.IP \fB\-\-assemble\fR 4
.IX Item "--assemble"
.PD
پس از مرحلهٔ کامپایلِ صرف متوقف می‌شود؛ سرهم‌بندی (assemble) نمی‌کند. خروجی
به صورت یک فایل کد اسمبلی برای هر فایل ورودیِ غیر اسمبلیِ مشخص‌شده
خواهد بود.
.Sp
به‌طور پیش‌فرض، نام فایل اسمبلی برای یک فایل منبع با جایگزین کردن
پسوند \fB.c\fR، \fB.i\fR و غیره با \fB.s\fR ساخته می‌شود.
.Sp
فایل‌های ورودی که نیازی به کامپایل ندارند، نادیده گرفته می‌شوند.
.IP \fB\-E\fR 4
.IX Item "-E"
.PD 0
.IP \fB\-\-preprocess\fR 4
.IX Item "--preprocess"
.PD
پس از مرحلهٔ پیش‌پردازش متوقف می‌شود؛ خود کامپایلر را اجرا نمی‌کند.
خروجی به صورت کد منبع پیش‌پردازش‌شده است که به خروجی
استاندارد ارسال می‌شود.
.Sp
فایل‌های ورودی که نیازی به پیش‌پردازش ندارند، نادیده گرفته می‌شوند.
.IP "\fB\-o\fR \fIfile\fR" 4
.IX Item "-o file"
.PD 0
.IP \fB\-\-output=\fR\fIfile\fR 4
.IX Item "--output=file"
.IP "\fB\-\-output\fR \fIfile\fR" 4
.IX Item "--output file"
.PD
خروجی اصلی را در فایل \fIfile\fR قرار می‌دهد. این امر برای هر نوع خروجی
تولیدشده اعمال می‌شود، خواه یک فایل اجرایی باشد، یک فایل شیء، یک فایل اسمبلی،
یا کد C پیش‌پردازش‌شده.
.Sp
اگر \fB\-o\fR مشخص نشود، پیش‌فرض این است که یک فایل اجرایی
در \fIa.out\fR، فایل شیء برای
\&\fIsource.suffix\fR در \fIsource.o\fR، فایل اسمبلی آن در \fIsource.s\fR،
یک فایل سرآیند پیش‌کامپایل‌شده در
\&\fIsource.suffix.gch\fR، و تمام کدهای منبع C پیش‌پردازش‌شده در
خروجی استاندارد قرار گیرند.
.Sp
اگرچه \fB\-o\fR فقط خروجی اصلی را نام‌گذاری می‌کند، اما بر نام‌گذاری خروجی‌های
کمکی و رونوشت (dump) نیز تأثیر می‌گذارد. مثال‌های زیر را ببینید. مگر در صورت بازنویسی،
هر دو خروجی کمکی و رونوشت در همان دایرکتوری خروجی اصلی قرار می‌گیرند.
در خروجی‌های کمکی، پسوند فایل ورودی با پسوند نوع فایل خروجی کمکی جایگزین
می‌شود؛ در خروجی‌های رونوشت، پسوند فایل رونوشت به پسوند فایل ورودی الحاق می‌گردد.
در دستورهای کامپایل، نام پایهٔ هر دو خروجی کمکی و رونوشت همان نام پایهٔ خروجی اصلی است؛
در دستورهای کامپایل و پیوند، نام خروجی اصلی (منهای پسوند اجرایی) با نام فایل ورودی
ترکیب می‌شود. اگر هر دو نام پایهٔ یکسانی داشته باشند (بدون در نظر گرفتن پسوند)، نتیجهٔ
ترکیب همان نام پایه خواهد بود؛ در غیر این صورت، با یک خط تیره از هم جدا و به یکدیگر الحاق می‌شوند.
.Sp
.Vb 1
\&        gcc \-c foo.c ...
.Ve
.Sp
از \fIfoo.o\fR به عنوان خروجی اصلی استفاده می‌کند و خروجی‌های کمکی و رونوشت‌ها را در
کنار آن قرار می‌دهد؛ مثلاً فایل کمکی \fIfoo.dwo\fR برای
\&\fB\-gsplit\-dwarf\fR، و فایل رونوشت \fIfoo.c.???r.final\fR برای
\&\fB\-fdump\-rtl\-final\fR.
.Sp
اگر یک فایل خروجیِ غیرپیونددهنده به‌طور صریح مشخص شده باشد، فایل‌های کمکی و رونوشت
به‌طور پیش‌فرض همان نام پایه را می‌گیرند:
.Sp
.Vb 1
\&        gcc \-c foo.c \-o dir/foobar.o ...
.Ve
.Sp
خروجی‌های کمکی را به نام \fIdir/foobar.*\fR و خروجی‌های رونوشت را به نام
\&\fIdir/foobar.c.*\fR نام‌گذاری خواهد کرد.
.Sp
یک خروجی پیونددهنده در عوض خروجی‌های کمکی و رونوشت را پیشوندگذاری می‌کند:
.Sp
.Vb 1
\&        gcc foo.c bar.c \-o dir/foobar ...
.Ve
.Sp
به‌طور کلی خروجی‌های کمکی را به نام \fIdir/foobar\-foo.*\fR و
\&\fIdir/foobar\-bar.*\fR، و خروجی‌های رونوشت را به نام \fIdir/foobar\-foo.c.*\fR و
\&\fIdir/foobar\-bar.c.*\fR نام‌گذاری خواهد کرد.
.Sp
تنها استثنای موارد بالا زمانی است که فایل اجرایی با تک فایل ورودی، نام پایهٔ مشترکی
داشته باشد:
.Sp
.Vb 1
\&        gcc foo.c \-o dir/foo ...
.Ve
.Sp
که در این صورت خروجی‌های کمکی به نام \fIdir/foo.*\fR و خروجی‌های رونوشت
به نام \fIdir/foo.c.*\fR نام‌گذاری می‌شوند.
.Sp
مکان و نام‌های خروجی‌های کمکی و رونوشت را می‌توان با گزینه‌های
\fB\-dumpbase\fR، \fB\-dumpbase\-ext\fR،
\&\fB\-dumpdir\fR، \fB\-save\-temps=cwd\fR، و
\&\fB\-save\-temps=obj\fR تنظیم کرد.
.IP "\fB\-dumpbase\fR \fIdumpbase\fR" 4
.IX Item "-dumpbase dumpbase"
.PD 0
.IP "\fB\-\-dumpbase\fR \fIdumpbase\fR" 4
.IX Item "--dumpbase dumpbase"
.PD
این گزینه نام پایه را برای فایل‌های خروجی کمکی و رونوشت تنظیم می‌کند.
این گزینه بر نام فایل خروجی اصلی تأثیری ندارد. خروجی‌های میانی،
در صورت نگه‌داری، به عنوان خروجی اصلی در نظر گرفته نمی‌شوند،
بلکه به عنوان خروجی‌های کمکی محسوب می‌شوند:
.Sp.Vb 1
\&        gcc \-save\-temps \-S foo.c
.Ve
.Sp
فایل پیش‌پردازش‌شدهٔ (دیگر غیر) موقت را در \fIfoo.i\fR ذخیره می‌کند و
سپس در فایل خروجی (ضمنی) \fIfoo.s\fR کامپایل می‌نماید، در حالی که:
.Sp
.Vb 1
\&        gcc \-save\-temps \-dumpbase save\-foo \-c foo.c
.Ve
.Sp
پیش‌پردازش را در \fIsave\-foo.i\fR انجام می‌دهد، به \fIsave\-foo.s\fR (که اکنون
یک خروجی میانی و در نتیجه کمکی است) کامپایل می‌کند و سپس در فایل خروجی
(ضمنی) \fIfoo.o\fR اسمبل می‌نماید.
.Sp
در نبود این گزینه، فایل‌های dump و کمکی (aux) نام خود را از فایل ورودی،
یا از فایل خروجی (غیرپیونددهنده، در صورتی که به‌صراحت مشخص شده باشد) می‌گیرند:
فایل‌های خروجی dump (مثلاً مواردی که با گزینه‌های \fB\-fdump\-*\fR
درخواست شده‌اند) با پسوند نام ورودی، و فایل‌های خروجی کمکی (مواردی که
با سایر گزینه‌های غیر dump درخواست شده‌اند، مانند \f(CW\*(C`\-save\-temps\*(C'\fR،
\&\f(CW\*(C`\-gsplit\-dwarf\*(C'\fR، \f(CW\*(C`\-fcallgraph\-info\*(C'\fR) بدون آن.
.Sp
تمایز مشابه پسوند خروجی‌های dump و کمکی را می‌توان برای
\&\fB\-dumpbase basename.suf\fR که به‌صراحت داده شده است، با مشخص کردن
\&\fB\-dumpbase\-ext .suf\fR نیز به دست آورد.
.Sp
اگر \fIdumpbase\fR به‌صراحت با هر مؤلفهٔ دایرکتوری مشخص شود،
هرگونه مشخصهٔ \fIdumppfx\fR (مانند \fB\-dumpdir\fR یا
\&\fB\-save\-temps=*\fR) نادیده گرفته می‌شود، و \fIdumpbase\fR به‌جای
الحاق به آن، کاملاً جایگزین آن می‌شود:
.Sp
.Vb 2
\&        gcc foo.c \-c \-o dir/foo.o \-dumpbase alt/foo \e
\&          \-dumpdir pfx\- \-save\-temps=cwd ...
.Ve
.Sp
خروجی‌های کمکی و dump به نام \fIalt/foo.*\fR ایجاد می‌کند، و
\&\fIdir/\fR در \fB\-o\fR، پیشوند \fI./\fR ضمنی ناشی از
\&\fB\-save\-temps=cwd\fR، و \fIpfx\-\fR در \fB\-dumpdir\fR را نادیده می‌گیرد.
.Sp
هنگامی که \fB\-dumpbase\fR در دستوری مشخص شود که چندین ورودی را
کامپایل می‌کند، یا کامپایل کرده و سپس پیوند می‌دهد، ممکن است با
\&\fIdumppfx\fR ترکیب شود، همان‌طور که ذیل \fB\-dumpdir\fR مشخص شده است.
سپس، هر فایل ورودی با استفاده از \fIdumppfx\fR ترکیبی کامپایل می‌شود،
و مقادیر پیش‌فرض برای \fIdumpbase\fR و \fIauxdropsuf\fR برای هر فایل ورودی
محاسبه می‌گردد:
.Sp
.Vb 1
\&        gcc foo.c bar.c \-c \-dumpbase main ...
.Ve
.Sp
\fIfoo.o\fR و \fIbar.o\fR را به عنوان خروجی‌های اصلی ایجاد می‌کند، و با
استفاده از \fIdumpbase\fR به عنوان پیشوند، از رونویسی خروجی‌های کمکی و dump
جلوگیری کرده و خروجی‌های کمکی و dump با نام‌های \fImain\-foo.*\fR
و \fImain\-bar.*\fR می‌سازد.
.Sp
یک رشتهٔ خالی که به عنوان \fIdumpbase\fR مشخص شود، از تأثیر نام پایهٔ
خروجی در نام‌گذاری خروجی‌های کمکی و dump حین کامپایل جلوگیری می‌کند،
و مقادیر پیش‌فرض را محاسبه می‌نماید:
.Sp
.Vb 1
\&        gcc \-c foo.c \-o dir/foobar.o \-dumpbase " ...
.Ve
.Sp
خروجی‌های کمکی را به نام \fIdir/foo.*\fR و خروجی‌های dump را به نام
\&\fIdir/foo.c.*\fR نام‌گذاری خواهد کرد. توجه کنید که چگونه نام‌های پایهٔ
آن‌ها از نام ورودی گرفته می‌شود، اما دایرکتوری همچنان به‌طور پیش‌فرض
همان دایرکتوری خروجی است.
.Sp
dumpbase با رشتهٔ خالی مانع از استفاده از نام پایهٔ خروجی برای خروجی‌های
مرحلهٔ پیوند نمی‌شود:
.Sp
.Vb 1
\&        gcc foo.c bar.c \-o dir/foobar \-dumpbase " \-flto ...
.Ve
.Sp
کامپایل فایل‌های مبدأ، خروجی‌های کمکی را به نام \&\fIdir/foo.*\fR و
\&\fIdir/bar.*\fR، و خروجی‌های dump را به نام \&\fIdir/foo.c.*\fR و
\&\fIdir/bar.c.*\fR نام‌گذاری خواهد کرد. بازکامپایل‌سازی LTO در حین
پیوند از \fIdir/foobar.\fR به عنوان پیشوند برای فایل‌های dump و
کمکی استفاده خواهد کرد.
.IP "\fB\-dumpbase\-ext\fR \fIauxdropsuf\fR" 4
.IX Item "-dumpbase-ext auxdropsuf"
.PD 0
.IP "\fB\-\-dumpbase\-ext\fR \fIauxdropsuf\fR" 4
.IX Item "--dumpbase-ext auxdropsuf"
.PD
هنگام ساخت نام یک فایل خروجی کمکی (و نه dump)، پیش از افزودن هر پسوندی،
\&\fIauxdropsuf\fR انتهایی را از \fIdumpbase\fR حذف می‌کند. در صورت عدم تعیین،
مقدار پیش‌فرض این گزینه پسوندِ یک \fIdumpbase\fR پیش‌فرض خواهد بود؛
یعنی پسوند فایل ورودی هنگامی که \fB\-dumpbase\fR در خط فرمان وجود ندارد،
یا زمانی که \fIdumpbase\fR با \fIdumppfx\fR ترکیب شده است.
.Sp
.Vb 1
\&        gcc foo.c \-c \-o dir/foo.o \-dumpbase x\-foo.c \-dumpbase\-ext .c ...
.Ve
.Sp
\fIdir/foo.o\fR را به عنوان خروجی اصلی ایجاد کرده و خروجی‌های کمکی را در
\&\fIdir/x\-foo.*\fR تولید می‌کند، مکان خروجی اصلی را اتخاذ می‌نماید،
و پسوند \fI.c\fR را از \fIdumpbase\fR حذف می‌کند. خروجی‌های dump
پسوند را حفظ می‌کنند: \fIdir/x\-foo.c.*\fR.
.Sp
اگر این گزینه با پسوند \fIdumpbase\fR مشخص‌شده مطابقت نداشته باشد، نادیده
گرفته می‌شود، مگر به عنوان جایگزینی برای پسوند فایل اجرایی هنگام الحاق نام
پایهٔ خروجی پیونددهنده به \fIdumppfx\fR، همان‌طور که در زیر شرح داده شده است:
.Sp
.Vb 1
\&        gcc foo.c bar.c \-o main.out \-dumpbase\-ext .out ...
.Ve
.Sp
\fImain.out\fR را به عنوان خروجی اصلی ایجاد می‌کند، و با استفاده از نام
فایل اجرایی منهای \fIauxdropsuf\fR به عنوان پیشوند، از رونویسی خروجی‌های کمکی
و dump جلوگیری کرده و خروجی‌های کمکی با نام‌های \&\fImain\-foo.*\fR و
\&\fImain\-bar.*\fR و خروجی‌های dump با نام‌های \&\fImain\-foo.c.*\fR و
\&\fImain\-bar.c.*\fR تولید می‌کند.
.IP "\fB\-dumpdir\fR \fIdumppfx\fR" 4
.IX Item "-dumpdir dumppfx"
.PD 0
.IP "\fB\-\-dumpdir\fR \fIdumppfx\fR" 4
.IX Item "--dumpdir dumppfx"
.PD
هنگام شکل‌دهی نام یک فایل خروجی کمکی یا dump، از \&\fIdumppfx\fR به عنوان
پیشوند استفاده می‌کند:
.Sp
.Vb 1
\&        gcc \-dumpdir pfx\- \-c foo.c ...
.Ve
.Sp
\fIfoo.o\fR را به عنوان خروجی اصلی و خروجی‌های کمکی را به نام
\&\fIpfx\-foo.*\fR ایجاد می‌کند، و \fIdumppfx\fR داده‌شده را با \fIdumpbase\fR
پیش‌فرض مشتق‌شده از خروجی اصلی پیش‌فرض (که خود از نام ورودی مشتق شده)
ترکیب می‌نماید. خروجی‌های dump همچنین پسوند نام ورودی را به خود می‌گیرند:
\&\fIpfx\-foo.c.*\fR.
.Sp
اگر قرار است از \fIdumppfx\fR به عنوان نام دایرکتوری استفاده شود، باید
به یک جداکنندهٔ دایرکتوری ختم گردد:
.Sp
.Vb 1
\&        gcc \-dumpdir dir/ \-c foo.c \-o obj/bar.o ...
.Ve
.Sp
\fIobj/bar.o\fR را به عنوان خروجی اصلی و خروجی‌های کمکی را به نام
\&\fIdir/bar.*\fR ایجاد می‌کند، و \fIdumppfx\fR داده‌شده را با \fIdumpbase\fR
پیش‌فرض مشتق‌شده از نام خروجی اصلی ترکیب می‌نماید. خروجی‌های dump
همچنین پسوند نام ورودی را دریافت می‌کنند: \fIdir/bar.c.*\fR.
.Sp
مقدار پیش‌فرض آن مکان فایل خروجی است، مگر اینکه فایل خروجی یک فایل خاص
مانند \f(CW\*(C`/dev/null\*(C'\fR باشد. گزینه‌های \&\fB\-save\-temps=cwd\fR
و \fB\-save\-temps=obj\fR دقیقاً مانند یک گزینهٔ صریح \fB\-dumpdir\fR
این پیش‌فرض را بازنویسی می‌کنند. در صورتی که چندین گزینه از این دست
داده شود، آخرین گزینه اعمال خواهد شد:
.Sp
.Vb 1
\&        gcc \-dumpdir pfx\- \-c foo.c \-save\-temps=obj ...
.Ve
.Sp
فایل \fIfoo.o\fR را خروجی می‌دهد، با خروجی‌های کمکی به نام \fIfoo.*\fR چرا که
\&\fB\-save\-temps=*\fR مقدار \fIdumppfx\fR ارائه‌شده توسط گزینهٔ قبلی
\&\fB\-dumpdir\fR را لغو می‌کند. اهمیتی ندارد که \fB=obj\fR پیش‌فرضِ
\&\fB\-save\-temps\fR است، یا اینکه دایرکتوری خروجی به‌طور ضمنی دایرکتوری
جاری است. خروجی‌های dump به نام \&\fIfoo.c.*\fR نام‌گذاری می‌شوند.
.Sp
هنگام کامپایل از چندین فایل ورودی، اگر \fB\-dumpbase\fR مشخص شده باشد،
\&\fIdumpbase\fR، منهای پسوند \fIauxdropsuf\fR، و یک خط تیره به یک
\&\fIdumppfx\fR صریح یا پیش‌فرض الحاق می‌شوند (یا اگر شامل مؤلفه‌های
دایرکتوری باشند، آن را بازنویسی می‌کنند)، به‌طوری که هر یک از کامپایل‌های
چندگانه خروجی‌های کمکی و dump با نام‌های متفاوتی دریافت می‌کنند.
.Sp
.Vb 1
\&        gcc foo.c bar.c \-c \-dumpdir dir/pfx\- \-dumpbase main ...
.Ve
.Sp
خروجی‌های کمکی dump را به \fIdir/pfx\-main\-foo.*\fR و
\&\fIdir/pfx\-main\-bar.*\fR می‌دهد، و \fIdumpbase\fR\- را به \fIdumppfx\fR
الحاق می‌کند. خروجی‌های dump پسوند فایل ورودی را حفظ می‌کنند: به ترتیب
\&\fIdir/pfx\-main\-foo.c.*\fR و \fIdir/pfx\-main\-bar.c.*\fR. با کامپایل
تک‌ورودی مقایسه کنید:
.Sp.Vb 1
\&        gcc foo.c \-c \-dumpdir dir/pfx\- \-dumpbase main ...
.Ve
.Sp
که با اعمال \fB\-dumpbase\fR به یک منبع منفرد، یک \fIdumpbase\fR جداگانه به ازای هر فایل ورودی محاسبه و الحاق نمی‌کند. خروجی‌های کمکی و dump آن در \fIdir/pfx\-main.*\fR قرار می‌گیرند.
.Sp
هنگام کامپایل و سپس پیوند دادنِ چندین فایل ورودی، یک \fIdumppfx\fR پیش‌فرض یا صراحتاً مشخص‌شده نیز تحت تبدیل \fIdumpbase\fR در بالا قرار می‌گیرد (مثلاً کامپایل \fIfoo.c\fR و \&\fIbar.c\fR در بالا، اما بدون \fB\-c\fR). اگر نه \&\fB\-dumpdir\fR و نه \fB\-dumpbase\fR داده نشده باشند، نام پایه خروجی پیونددهنده منهای \fIauxdropsuf\fR (در صورت تعیین) یا پسوند فایل اجرایی (در غیر این صورت)، به‌علاوه یک خط تیره، در عوض به \fIdumppfx\fR پیش‌فرض الحاق می‌شود. با این حال توجه داشته باشید که برخلاف موارد پیشین پیوند دادن:
.Sp
.Vb 1
\&        gcc foo.c bar.c \-dumpdir dir/pfx\- \-o main ...
.Ve
.Sp
نام خروجی \fImain\fR را به \fIdumppfx\fR الحاق نمی‌کند، زیرا \&\fB\-dumpdir\fR صراحتاً مشخص شده است. هدف این است که \fIdumppfx\fR صراحتاً مشخص‌شده بتواند در صورت تمایل شامل نام خروجی مشخص‌شده به عنوان بخشی از پیشوند باشد؛ تنها یک \&\fB\-dumpbase\fR صراحتاً مشخص‌شده با آن ترکیب می‌شود تا از نادیده گرفتنِ ساده یک گزینه معنادار جلوگیری شود.
.Sp
هنگام کامپایل و سپس پیوند دادن از یک فایل ورودی واحد، نام پایه خروجی پیونددهنده تنها در صورتی مانند بالا به \fIdumppfx\fR پیش‌فرض الحاق می‌شود که نام پایه مشترکی با نام فایل ورودی واحد نداشته باشد. این موضوع در موارد پیوند تک‌ورودی در بالا پوشش داده شد، اما نه با یک \fB\-dumpdir\fR صریح که مانع این ترکیب می‌شود، حتی اگر توسط \fB\-save\-temps=*\fR لغو شده باشد:
.Sp
.Vb 1
\&        gcc foo.c \-dumpdir alt/pfx\- \-o dir/main.exe \-save\-temps=cwd ...
.Ve
.Sp
خروجی‌های کمکی با نام \fIfoo.*\fR و خروجی‌های dump با نام \&\fIfoo.c.*\fR در دایرکتوری کاری فعلی ایجاد می‌شوند، همان‌گونه که در نهایت توسط \fB\-save\-temps=cwd\fR درخواست شده است.
.Sp
برای جمع‌بندی همه‌چیز در قالب یک جریان داده شهودی هرچند اندکی غیردقیق: نام خروجی اصلی به یک بخش دایرکتوری و یک بخش نام پایه (basename) تقسیم می‌شود؛ \fIdumppfx\fR روی اولی تنظیم می‌شود، مگر اینکه توسط \&\fB\-dumpdir\fR یا \fB\-save\-temps=*\fR جایگزین شود، و \fIdumpbase\fR روی دومی تنظیم می‌شود، مگر اینکه توسط \fB\-dumpbase\fR جایگزین شود. اگر چندین ورودی یا پیونددهی وجود داشته باشد، این \fIdumpbase\fR ممکن است با \&\fIdumppfx\fR ترکیب شود و از هر فایل ورودی گرفته شود. نام خروجی‌های کمکی برای هر ورودی با ترکیب \fIdumppfx\fR، \fIdumpbase\fR منهای پسوند، و پسوند خروجی کمکی تشکیل می‌شود؛ نام خروجی‌های dump تنها از این جهت تفاوت دارند که پسوند \fIdumpbase\fR در آن‌ها حفظ می‌شود.
.Sp
در مورد خروجی‌های کمکی و dump که هنگام بازکامپایل LTO ایجاد می‌شوند، ترکیبی از \fIdumppfx\fR و \fIdumpbase\fR، همان‌طور که داده شده یا از نام خروجی پیونددهنده (و نه از ورودی‌ها) مشتق شده است، حتی در مواردی که این ترکیب در غیر این صورت بدین شکل استفاده نمی‌شد، با یک نقطه انتهایی به جای خط تیره افزوده‌شده توسط کامپایلر (در صورت وجود)، به عنوان گزینه \fB\-dumpdir\fR به \fBlto\-wrapper\fR ارسال می‌شود؛ از آنجا که این برنامه در فرآیند پیوند درگیر است، معمولاً هیچ \&\fB\-dumpbase\fR و \fB\-dumpbase\-ext\fR دریافت نمی‌کند و آن‌ها را نادیده می‌گیرد.
.Sp
هنگام اجرای زیرکامپایلرها، \fBlto\-wrapper\fR نام مراحل LTO را به \fIdumppfx\fR دریافتی الحاق می‌کند، اطمینان حاصل می‌کند که شامل یک مؤلفه دایرکتوری باشد تا هرگونه \fB\-dumpdir\fR را لغو کند، و آن را به عنوان \&\fB\-dumpbase\fR به زیرکامپایلرها ارسال می‌کند.
.IP \fB\-v\fR 4
.IX Item "-v"
.PD 0
.IP \fB\-\-verbose\fR 4
.IX Item "--verbose"
.PD
دستورهای اجراشده برای اجرای مراحل کامپایل را (روی خروجی خطای استاندارد) چاپ می‌کند. همچنین شماره نسخه برنامه راه‌انداز کامپایلر، پیش‌پردازنده و خود کامپایلر را چاپ می‌کند.
.IP \fB\-###\fR 4
.IX Item "-###"
مانند \fB\-v\fR است، با این تفاوت که دستورها اجرا نمی‌شوند و آرگومان‌ها درون علامت نقل‌قول قرار می‌گیرند، مگر اینکه تنها حاوی نویسه‌های الفبایی\-عددی یا \f(CW\*(C`./\-_\*(C'\fR باشند. این گزینه برای اسکریپت‌های پوسته جهت دریافت خطوط فرمان تولیدشده توسط راه‌انداز مفید است.
.IP \fB\-\-help\fR 4
.IX Item "--help"
توضیحاتی درباره گزینه‌های خط فرمان شناخته‌شده توسط \fBgcc\fR را (روی خروجی استاندارد) چاپ می‌کند. اگر گزینه \fB\-v\fR نیز مشخص شده باشد، \fB\-\-help\fR به فرایندهای گوناگون فراخوانی‌شده توسط \fBgcc\fR نیز منتقل می‌شود تا آن‌ها بتوانند گزینه‌های خط فرمانی را که می‌پذیرند نمایش دهند. اگر گزینه \fB\-Wextra\fR نیز (پیش از گزینه \fB\-\-help\fR) مشخص شده باشد، گزینه‌های خط فرمانی که هیچ مستنداتی به آن‌ها مرتبط نیست نیز نمایش داده می‌شوند.
.IP \fB\-\-target\-help\fR 4
.IX Item "--target-help"
توضیحاتی از گزینه‌های خط فرمان خاصِ هدف را برای هر ابزار (روی خروجی استاندارد) چاپ می‌کند. برای برخی اهداف ممکن است اطلاعات تکمیلی خاص هدف نیز چاپ شود.
.IP \fB\-\-help={\fR\fIclass\fR|[\fB^\fR]\fIqualifier\fR\fB}\fR[\fB,...\fR] 4
.IX Item "--help={class|[^]qualifier}[,...]"
توضیحاتی درباره گزینه‌های خط فرمان شناخته‌شده توسط کامپایلر که در تمام کلاس‌ها و تعیین‌کننده‌های مشخص‌شده می‌گنجند را (روی خروجی استاندارد) چاپ می‌کند. کلاس‌های پشتیبانی‌شده عبارتند از:
.RS 4
.IP \fBoptimizers\fR 4
.IX Item "optimizers"
تمام گزینه‌های بهینه‌سازی پشتیبانی‌شده توسط کامپایلر را نمایش می‌دهد.
.IP \fBwarnings\fR 4
.IX Item "warnings"
تمام گزینه‌های مهارکننده پیام‌های هشدار تولیدشده توسط کامپایلر را نمایش می‌دهد.
.IP \fBtarget\fR 4
.IX Item "target"
گزینه‌های خاصِ هدف را نمایش می‌دهد. با این حال، برخلاف گزینه \&\fB\-\-target\-help\fR، گزینه‌های خاصِ هدفِ پیونددهنده و اسمبلر نمایش داده نمی‌شوند؛ زیرا این ابزارها در حال حاضر از نحو گسترش‌یافته \fB\-\-help=\fR پشتیبانی نمی‌کنند.
.IP \fBparams\fR 4
.IX Item "params"
مقدارهای شناخته‌شده توسط گزینه \fB\-\-param\fR را نمایش می‌دهد.
.IP \fIlanguage\fR 4
.IX Item "language"
گزینه‌های پشتیبانی‌شده برای \fIlanguage\fR را نمایش می‌دهد، که در آن \&\fIlanguage\fR نام یکی از زبان‌های پشتیبانی‌شده در این نسخه از GCC است. اگر گزینه‌ای توسط همه زبان‌ها پشتیبانی شود، باید کلاس \fBcommon\fR انتخاب شود.
.IP \fBcommon\fR 4
.IX Item "common"
گزینه‌هایی را که میان تمام زبان‌ها مشترک هستند نمایش می‌دهد.
.RE
.RS 4
.Sp
تعیین‌کننده‌های پشتیبانی‌شده عبارتند از:
.IP \fBundocumented\fR 4
.IX Item "undocumented"
فقط گزینه‌هایی را نمایش می‌دهد که مستندسازی نشده‌اند.
.IP \fBjoined\fR 4
.IX Item "joined"
گزینه‌هایی را نمایش می‌دهد که آرگومانی را می‌پذیرند که پس از علامت مساوی در همان قطعه متن پیوسته قرار دارد، مانند:
\&\fB\-\-help=target\fR.
.IP \fBseparate\fR 4
.IX Item "separate"
گزینه‌هایی را نمایش می‌دهد که آرگومانی را می‌پذیرند که به صورت یک کلمه مجزا پس از گزینه اصلی قرار می‌گیرد، مانند: \fB\-o output\-file\fR.
.RE
.RS 4
.Sp
بنابراین به عنوان مثال برای نمایش تمام سوئیچ‌های مستندنشده خاصِ هدف که توسط کامپایلر پشتیبانی می‌شوند، از این دستور استفاده کنید:
.Sp
.Vb 1
\&        \-\-help=target,undocumented
.Ve
.Sp
معنای یک تعیین‌کننده را می‌توان با قرار دادن نویسه \&\fB^\fR به عنوان پیشوند معکوس کرد؛ بنابراین به عنوان مثال برای نمایش تمام گزینه‌های هشدار دودویی (یعنی مواردی که یا روشن هستند یا خاموش و هیچ آرگومانی نمی‌پذیرند) که دارای توضیحات هستند، از این دستور استفاده کنید:
.Sp
.Vb 1
\&        \-\-help=warnings,^joined,^undocumented
.Ve
.Sp
آرگومان \fB\-\-help=\fR نباید صرفاً از تعیین‌کننده‌های معکوس‌شده تشکیل شود.
.Sp
ترکیب چندین کلاس امکان‌پذیر است، هرچند که این کار معمولاً خروجی را آن‌چنان محدود می‌کند که چیزی برای نمایش باقی نمی‌ماند. با این حال، یک مورد که کارساز است، زمانی است که یکی از کلاس‌ها \&\fItarget\fR باشد. به عنوان مثال، برای نمایش تمام گزینه‌های بهینه‌سازی خاصِ هدف، از این دستور استفاده کنید:
.Sp
.Vb 1
\&        \-\-help=target,optimizers
.Ve
.Sp
گزینه \fB\-\-help=\fR می‌تواند در خط فرمان تکرار شود. هر بار استفاده متوالی، کلاس درخواستی گزینه‌های خود را نمایش می‌دهد و مواردی را که قبلاً نمایش داده شده‌اند نادیده می‌گیرد. اگر \fB\-\-help\fR نیز در هر کجای خط فرمان مشخص شده باشد، بر هر گزینه \fB\-\-help=\fR اولویت دارد.
.Sp
اگر گزینه \fB\-Q\fR در خط فرمان پیش از گزینه \&\fB\-\-help=\fR ظاهر شود، متن توصیفی نمایش داده شده توسط \&\fB\-\-help=\fR تغییر می‌کند. به جای توصیف گزینه‌های نمایش داده شده، مشخص می‌شود که آیا آن گزینه فعال، غیرفعال یا روی مقدار خاصی تنظیم شده است (به شرطی که کامپایلر در نقطه‌ای که گزینه \fB\-\-help=\fR استفاده می‌شود این موضوع را بداند).
.Sp
در اینجا یک مثال کوتاه شده از پورت ARM برای \fBgcc\fR آورده شده است:
.Sp.Vb 5
\&          % gcc \-Q \-mabi=2 \-\-help=target \-c
\&          The following options are target specific:
\&          \-mabi=                                2
\&          \-mabort\-on\-noreturn                   [disabled]
\&          \-mapcs                                [disabled]
.Ve
.Sp
خروجی نسبت به اثرات گزینه‌های پیشین خط فرمان حساس است، بنابراین به عنوان مثال می‌توان با استفاده از دستور زیر دریافت که چه بهینه‌سازی‌هایی در \fB\-O2\fR فعال هستند:
.Sp
.Vb 1
\&        \-Q \-O2 \-\-help=optimizers
.Ve
.Sp
همچنین می‌توانید با استفاده از دستورهای زیر پی ببرید کدام بهینه‌سازی‌های دودویی توسط \fB\-O3\fR فعال می‌شوند:
.Sp
.Vb 3
\&        gcc \-c \-Q \-O3 \-\-help=optimizers > /tmp/O3\-opts
\&        gcc \-c \-Q \-O2 \-\-help=optimizers > /tmp/O2\-opts
\&        diff /tmp/O2\-opts /tmp/O3\-opts | grep enabled
.Ve
.RE
.IP \fB\-\-version\fR 4
.IX Item "--version"
شماره نسخه و کپی‌رایت GCC فراخوانی‌شده را نمایش می‌دهد.
.IP \fB\-pass\-exit\-codes\fR 4
.IX Item "-pass-exit-codes"
.PD 0
.IP \fB\-\-pass\-exit\-codes\fR 4
.IX Item "--pass-exit-codes"
.PD
به طور معمول برنامهٔ \fBgcc\fR در صورتی که هر یک از مراحل کامپایلر یک کد خروج ناموفق بازگرداند، با کد ۱ خارج می‌شود. اگر \&\fB\-pass\-exit\-codes\fR را مشخص کنید، برنامهٔ \fBgcc\fR در عوض با بزرگ‌ترین کد خطای عددی تولیدشده توسط هر مرحله‌ای که نشان‌دهندهٔ خطا باشد خارج خواهد شد. فرانت‌اندهای C، C++‎ و Fortran در صورت مواجهه با خطای داخلی کامپایلر، کد ۴ را بازمی‌گردانند.
.IP \fB\-pipe\fR 4
.IX Item "-pipe"
.PD 0
.IP \fB\-\-pipe\fR 4
.IX Item "--pipe"
.PD
به جای فایل‌های موقت، از لوله‌ها (pipeها) برای ارتباط میان مراحل مختلف کامپایل استفاده می‌کند. این گزینه در برخی سیستم‌ها که اسمبلر قادر به خواندن از یک لوله نیست کار نخواهد کرد؛ اما اسمبلر GNU مشکلی در این باره ندارد.
.IP \fB\-wrapper\fR 4
.IX Item "-wrapper"
همهٔ زیرفرمان‌ها را زیر یک برنامهٔ لفاف (wrapper) اجرا می‌کند. نام برنامهٔ لفاف و پارامترهای آن به صورت یک فهرست جداشده با کاما ارسال می‌شوند.
.Sp
.Vb 1
\&        gcc \-c t.c \-wrapper gdb,\-\-args
.Ve
.Sp
این دستور تمامی زیربرنامه‌های \fBgcc\fR را تحت \&\fBgdb \-\-args\fR فراخوانی می‌کند؛ بنابراین فراخوانی \fBcc1\fR به صورت \&\fBgdb \-\-args cc1 ...\fR خواهد بود.
.IP \fB\-ffile\-prefix\-map=\fR\fIold\fR\fB=\fR\fInew\fR 4
.IX Item "-ffile-prefix-map=old=new"
هنگام کامپایل فایل‌های قرارگرفته در دایرکتوری \fIold\fR، هرگونه ارجاع به آن‌ها در نتیجهٔ کامپایل طوری ثبت می‌شود که گویی فایل‌ها در دایرکتوری \fInew\fR قرار داشته‌اند. مشخص کردن این گزینه معادل مشخص کردن تک‌تک گزینه‌های \&\fB\-f*\-prefix\-map\fR است. از این گزینه می‌توان برای ساخت‌های بازتولیدپذیر (reproducible builds) مستقل از مکان استفاده کرد. دایرکتوری‌هایی که توسط دستورالعمل‌ها (directives) ارجاع داده شده‌اند تحت تأثیر این گزینه‌ها قرار نمی‌گیرند. همچنین ببینید: \&\fB\-fmacro\-prefix\-map\fR، \fB\-fdebug\-prefix\-map\fR، \&\fB\-fprofile\-prefix\-map\fR و \fB\-fcanon\-prefix\-map\fR.
.IP \fB\-fcanon\-prefix\-map\fR 4
.IX Item "-fcanon-prefix-map"
برای گزینه‌های \fB\-f*\-prefix\-map\fR، مقایسهٔ پیشوند \fIold\fR با نام فایلی که معمولاً در نتیجهٔ کامپایل به آن ارجاع داده می‌شود، با مقایسهٔ متنی پیشوندها یا نادیده گرفتن بزرگی و کوچکی حروف در فایل‌سیستم‌های ناپذیرای حروف کوچک و بزرگ و برابر دانستن اسلش‌ها و بک‌اسلش‌ها در فایل‌سیستم‌های مبتنی بر DOS انجام می‌شود. گزینهٔ \fB\-fcanon\-prefix\-map\fR باعث می‌شود این‌گونه مقایسه‌ها روی مسیرهای استانداردسازی‌شدهٔ (canonicalized) \fIold\fR و نام فایل ارجاع‌داده‌شده انجام شوند.
.IP \fB\-fplugin=\fR\fIname\fR\fB.so\fR 4
.IX Item "-fplugin=name.so"
کد پلاگین موجود در فایل \fIname\fR.so را بارگذاری می‌کند، با این فرض که یک شیء مشترک (shared object) است که باید توسط کامپایلر dlopen\*(Aq شود. نام پایهٔ فایل شیء مشترک برای شناسایی پلاگین به منظور تجزیهٔ آرگومان‌ها استفاده می‌شود (به بخش \&\fB\-fplugin\-arg\-\fR\fIname\fR\fB\-\fR\fIkey\fR\fB=\fR\fIvalue\fR در زیر مراجعه کنید). هر پلاگین باید توابع فراخوان (callback) مشخص‌شده در رابط برنامه‌نویسی پلاگین‌ها (Plugins API) را تعریف کند.
.IP \fB\-fplugin\-arg\-\fR\fIname\fR\fB\-\fR\fIkey\fR\fB=\fR\fIvalue\fR 4
.IX Item "-fplugin-arg-name-key=value"
یک آرگومان به نام \fIkey\fR با مقدار \fIvalue\fR برای پلاگینی به نام \fIname\fR تعریف می‌کند.
.IP \fB\-fdump\-ada\-spec\fR[\fB\-slim\fR] 4
.IX Item "-fdump-ada-spec[-slim]"
برای فایل‌های منبع و شمول (include) مربوط به C و C++‎، فایل‌های مشخصات معادل Ada (موسوم به Ada specs) را تولید می‌کند.
.IP \fB\-fada\-spec\-parent=\fR\fIunit\fR 4
.IX Item "-fada-spec-parent=unit"
در ترکیب با \fB\-fdump\-ada\-spec\fR[\fB\-slim\fR] در بالا، مشخصات Ada را به عنوان واحدهای فرزندِ واحد والد \fIunit\fR تولید می‌کند.
.IP \fB\-fdump\-go\-spec=\fR\fIfile\fR 4
.IX Item "-fdump-go-spec=file"
برای فایل‌های ورودی در هر زبانی، اعلان‌های معادل Go را در \fIfile\fR تولید می‌کند. این گزینه اعلان‌های \f(CW\*(C`const\*(C'\fR، \&\f(CW\*(C`type\*(C'\fR، \f(CW\*(C`var\*(C'\fR و \f(CW\*(C`func\*(C'\fR زبان Go را ایجاد می‌کند که می‌تواند روش مفیدی برای آغاز نوشتن یک رابط Go برای کدهای نوشته‌شده به زبان‌های دیگر باشد.
.IP \fB@\fR\fIfile\fR 4
.IX Item "@file"
گزینه‌های خط فرمان را از \fIfile\fR می‌خواند. گزینه‌های خوانده‌شده به جای گزینهٔ اصلی @\fIfile\fR درج می‌شوند. اگر \fIfile\fR وجود نداشته باشد یا قابل خواندن نباشد، با این گزینه به صورت تحت‌اللفظی رفتار شده و حذف نخواهد شد.
.Sp
گزینه‌ها در \fIfile\fR با نویسه‌های فاصله (whitespace) از یکدیگر جدا می‌شوند. یک نویسهٔ فاصله را می‌توان با قرار دادن کل گزینه در نقل‌قول تکی یا دوتایی در داخل گزینه گنجاند. هر نویسه‌ای (از جمله بک‌اسلش) را می‌توان با افزودن یک بک‌اسلش در ابتدای آن، در گزینه قرار داد. خود \fIfile\fR نیز می‌تواند شامل گزینه‌های @\fIfile\fR اضافی باشد؛ هر نوع از این گزینه‌ها به صورت بازگشتی پردازش خواهند شد..SS "کامپایل برنامه‌های C++ (Compiling C++ Programs)"
.IX Subsection "Compiling C++ Programs"
فایل‌های منبع C++ طبق قرارداد از یکی از پسوندهای \fB.C\fR،
\&\fB.cc\fR، \fB.cpp\fR، \fB.CPP\fR، \fB.c++\fR، \fB.cp\fR یا
\&\fB.cxx\fR استفاده می‌کنند؛ فایل‌های سرآیند C++ اغلب از \fB.hh\fR، \fB.hpp\fR،
\&\fB.H\fR یا (برای کدهای قالب مشترک) \fB.tcc\fR استفاده می‌کنند؛
فایل‌های پیش‌پردازش‌شدهٔ C++ از پسوند \fB.ii\fR استفاده می‌کنند؛ و واحدهای واسط ماژول C++20
گاهی از \fB.ixx\fR، \fB.cppm\fR، \fB.cxxm\fR، \fB.c++m\fR یا \fB.ccm\fR استفاده می‌کنند.
.PP
کامپایلر GCC فایل‌هایی با این نام‌ها را شناسایی کرده و آن‌ها را به‌عنوان برنامه‌های C++ کامپایل می‌کند، حتی اگر کامپایلر را دقیقاً همانند کامپایل برنامه‌های C (معمولاً با نام \fBgcc\fR) فراخوانی کنید.
.PP
با این حال، استفاده از \fBgcc\fR کتابخانهٔ C++ را اضافه نمی‌کند.
\&\fBg++\fR برنامه‌ای است که GCC را فراخوانی کرده و به‌طور خودکار پیوند دادن (linking) با کتابخانهٔ C++ را مشخص می‌سازد. این برنامه با فایل‌های \fB.c\fR،
\&\fB.h\fR و \fB.i\fR به‌جای فایل‌های منبع C، مانند فایل‌های منبع C++ رفتار می‌کند مگر اینکه از گزینهٔ \fB\-x\fR استفاده شود. این برنامه همچنین هنگام پیش‌کامپایل کردن یک فایل سرآیند C با پسوند \fB.h\fR جهت استفاده در کامپایل‌های C++ مفید است. در بسیاری از سیستم‌ها، \fBg++\fR با نام \fBc++\fR نیز نصب شده است.
.PP
هنگام کامپایل برنامه‌های C++، می‌توانید بسیاری از همان گزینه‌های خط فرمانی را که برای کامپایل برنامه‌ها در هر زبانی به کار می‌برید مشخص کنید؛ یا گزینه‌های خط فرمانی که برای C و زبان‌های وابسته معنادار هستند؛ یا گزینه‌هایی که منحصراً برای برنامه‌های C++ معنا دارند.
.SS "گزینه‌های کنترل لهجهٔ C (Options Controlling C Dialect)"
.IX Subsection "Options Controlling C Dialect"
گزینه‌های زیر لهجهٔ زبان C (یا زبان‌های مشتق‌شده از C، مانند C++، Objective\-C و Objective\-C++) را که کامپایلر می‌پذیرد کنترل می‌کنند:
.IP \fB\-ansi\fR 4
.IX Item "-ansi"
.PD 0
.IP \fB\-\-ansi\fR 4
.IX Item "--ansi"
.PD
در حالت C، این گزینه معادل \fB\-std=c90\fR است. در حالت C++، معادل \fB\-std=c++98\fR است.
.IP \fB\-std=\fR 4
.IX Item "-std="
استاندارد زبان را تعیین می‌کند. این گزینه در حال حاضر تنها هنگام کامپایل C یا C++ پشتیبانی می‌شود.
.Sp
کامپایلر می‌تواند چندین استاندارد پایه، مانند \fBc90\fR یا
\&\fBc++98\fR، و لهجه‌های GNU از آن استانداردها مانند
\&\fBgnu90\fR یا \fBgnu++98\fR را بپذیرد. هنگامی که یک استاندارد پایه تعیین می‌شود،
کامپایلر تمام برنامه‌های منطبق با آن استاندارد را به علاوهٔ برنامه‌هایی که از
افزونه‌های GNU ناسازگار با آن استفاده نمی‌کنند، می‌پذیرد. برای نمونه،
\&\fB\-std=c90\fR قابلیت‌های خاصی از GCC را که با استاندارد ISO C90 ناسازگار هستند،
مانند کلیدواژه‌های \f(CW\*(C`asm\*(C'\fR و \f(CW\*(C`typeof\*(C'\fR غیرفعال می‌کند؛ اما سایر
افزونه‌های GNU را که معنایی در ISO C90 ندارند، مانند حذف عبارت میانی در
عبارت شرطی \f(CW\*(C`?:\*(C'\fR، غیرفعال نمی‌سازد. از سوی دیگر، هنگامی که لهجه‌ای از GNU
برای یک استاندارد مشخص می‌شود، تمام قابلیت‌های پشتیبانی‌شده توسط کامپایلر فعال می‌شوند،
حتی اگر این قابلیت‌ها معنای استاندارد پایه را تغییر دهند. در نتیجه، ممکن است
برخی برنامه‌هایی که انطباق دقیقی دارند رد شوند. این استاندارد خاص توسط
\fB\-Wpedantic\fR برای شناسایی اینکه کدام قابلیت‌ها با توجه به آن نسخه از استاندارد افزونه‌های GNU محسوب می‌شوند،
به کار می‌رود. برای نمونه، \&\fB\-std=gnu90 \-Wpedantic\fR دربارهٔ یادداشت‌های
(کامنت‌های) سبک C++ با \fB//\fR هشدار می‌دهد، در حالی که \fB\-std=gnu99 \-Wpedantic\fR هشداری صادر نمی‌کند.
.Sp
ارائهٔ یک مقدار برای این گزینه الزامی است؛ مقادیر مجاز عبارتند از:
.RS 4
.IP \fBc90\fR 4
.IX Item "c90"
.PD 0
.IP \fBc89\fR 4
.IX Item "c89"
.IP \fBiso9899:1990\fR 4
.IX Item "iso9899:1990"
.PD
پشتیبانی از تمام برنامه‌های ISO C90 (برخی افزونه‌های GNU که با ISO C90 ناسازگاری دارند غیرفعال می‌شوند). همانند \fB\-ansi\fR برای کدهای C.
.IP \fBiso9899:199409\fR 4
.IX Item "iso9899:199409"
استاندارد ISO C90 با اصلاحات اعمال‌شده در اصلاحیهٔ شماره ۱.
.IP \fBc99\fR 4
.IX Item "c99"
.PD 0
.IP \fBc9x\fR 4
.IX Item "c9x"
.IP \fBiso9899:1999\fR 4
.IX Item "iso9899:1999"
.IP \fBiso9899:199x\fR 4
.IX Item "iso9899:199x"
.PD
استاندارد ISO C99. این استاندارد به جز باگ‌ها و مسائل مربوط به محاسبات ممیز شناور (floating\-point)
(عمدتاً، ولی نه کاملاً، مرتبط با قابلیت‌های اختیاری C99 از پیوست‌های F و G)، اساساً به‌طور کامل پشتیبانی می‌شود.
برای اطلاعات بیشتر <\fBhttps://gcc.gnu.org/projects/c\-status.html\fR> را ببینید.
نام‌های \fBc9x\fR و \fBiso9899:199x\fR منسوخ شده‌اند.
.IP \fBc11\fR 4
.IX Item "c11"
.PD 0
.IP \fBc1x\fR 4
.IX Item "c1x"
.IP \fBiso9899:2011\fR 4
.IX Item "iso9899:2011"
.PD
استاندارد ISO C11، بازنگری سال ۲۰۱۱ از استاندارد ISO C. این استاندارد به جز باگ‌ها، مسائل مربوط به محاسبات ممیز شناور
(عمدتاً، ولی نه کاملاً، مرتبط با قابلیت‌های اختیاری C11 از پیوست‌های F و G) و پیوست‌های اختیاری K (واسط‌های بررسی محدوده)
و L (قابلیت تحلیل‌پذیری)، اساساً به‌طور کامل پشتیبانی می‌شود. نام \fBc1x\fR منسوخ شده است.
.IP \fBc17\fR 4
.IX Item "c17"
.PD 0
.IP \fBc18\fR 4
.IX Item "c18"
.IP \fBiso9899:2017\fR 4
.IX Item "iso9899:2017"
.IP \fBiso9899:2018\fR 4
.IX Item "iso9899:2018"
.PD
استاندارد ISO C17، بازنگری سال ۲۰۱۷ از استاندارد ISO C (منتشر شده در ۲۰۱۸). این استاندارد
به جز رفع ایرادات (که تمام آن‌ها با \fB\-std=c11\fR نیز اعمال می‌شوند) و مقدار جدیدی برای
\&\f(CW\*(C`_\|_STDC_VERSION_\|_\*(C'\fR، همانند C11 است و بنابراین تا همان میزان C11 پشتیبانی می‌شود.
.IP \fBc23\fR 4
.IX Item "c23"
.PD 0
.IP \fBc2x\fR 4
.IX Item "c2x"
.IP \fBiso9899:2024\fR 4
.IX Item "iso9899:2024"
.PD
استاندارد ISO C23، بازنگری سال ۲۰۲۳ از استاندارد ISO C (منتشر شده در ۲۰۲۴).
نام \fBc2x\fR منسوخ شده است.
.IP \fBc2y\fR 4
.IX Item "c2y"
نسخهٔ بعدی استاندارد ISO C که همچنان در حال توسعه است.
پشتیبانی از این نسخه آزمایشی و ناکامل است.
.IP \fBgnu90\fR 4
.IX Item "gnu90"
.PD 0
.IP \fBgnu89\fR 4
.IX Item "gnu89"
.PD
لهجهٔ GNU از استاندارد ISO C90 (شامل برخی از قابلیت‌های C99).
.IP \fBgnu99\fR 4
.IX Item "gnu99"
.PD 0
.IP \fBgnu9x\fR 4
.IX Item "gnu9x"
.PD
لهجهٔ GNU از استاندارد ISO C99. نام \fBgnu9x\fR منسوخ شده است.
.IP \fBgnu11\fR 4
.IX Item "gnu11"
.PD 0
.IP \fBgnu1x\fR 4
.IX Item "gnu1x"
.PD
لهجهٔ GNU از استاندارد ISO C11.
نام \fBgnu1x\fR منسوخ شده است.
.IP \fBgnu17\fR 4
.IX Item "gnu17"
.PD 0
.IP \fBgnu18\fR 4
.IX Item "gnu18"
.PD
لهجهٔ GNU از استاندارد ISO C17.
.IP \fBgnu23\fR 4
.IX Item "gnu23"
.PD 0
.IP \fBgnu2x\fR 4
.IX Item "gnu2x"
.PD
لهجهٔ GNU از استاندارد ISO C23. این گزینه پیش‌فرض برای کدهای C است.
نام \&\fBgnu2x\fR منسوخ شده است.
.IP \fBgnu2y\fR 4
.IX Item "gnu2y"
نسخهٔ بعدی استاندارد ISO C که همچنان در حال توسعه است، به‌همراه افزونه‌های GNU.
پشتیبانی از این نسخه آزمایشی و ناکامل است. نام \fBgnu2x\fR منسوخ شده است.
.IP \fBc++98\fR 4
.IX Item "c++98".PD 0
.IP \fBc++03\fR 4
.IX Item "c++03"
.PD
استاندارد ISO C++ سال ۱۹۹۸ به‌همراه تصحیح فنی سال ۲۰۰۳ و برخی
گزارش‌های نقص اضافی. همانند \fB\-ansi\fR برای کد C++.
.IP \fBgnu++98\fR 4
.IX Item "gnu++98"
.PD 0
.IP \fBgnu++03\fR 4
.IX Item "gnu++03"
.PD
گویش GNU از \fB\-std=c++98\fR.
.IP \fBc++11\fR 4
.IX Item "c++11"
.PD 0
.IP \fBc++0x\fR 4
.IX Item "c++0x"
.PD
استاندارد ISO C++ سال ۲۰۱۱ به‌همراه اصلاحیه‌ها.
نام \fBc++0x\fR منسوخ شده است.
.IP \fBgnu++11\fR 4
.IX Item "gnu++11"
.PD 0
.IP \fBgnu++0x\fR 4
.IX Item "gnu++0x"
.PD
گویش GNU از \fB\-std=c++11\fR.
نام \fBgnu++0x\fR منسوخ شده است.
.IP \fBc++14\fR 4
.IX Item "c++14"
.PD 0
.IP \fBc++1y\fR 4
.IX Item "c++1y"
.PD
استاندارد ISO C++ سال ۲۰۱۴ به‌همراه اصلاحیه‌ها.
نام \fBc++1y\fR منسوخ شده است.
.IP \fBgnu++14\fR 4
.IX Item "gnu++14"
.PD 0
.IP \fBgnu++1y\fR 4
.IX Item "gnu++1y"
.PD
گویش GNU از \fB\-std=c++14\fR.
نام \fBgnu++1y\fR منسوخ شده است.
.IP \fBc++17\fR 4
.IX Item "c++17"
.PD 0
.IP \fBc++1z\fR 4
.IX Item "c++1z"
.PD
استاندارد ISO C++ سال ۲۰۱۷ به‌همراه اصلاحیه‌ها.
نام \fBc++1z\fR منسوخ شده است.
.IP \fBgnu++17\fR 4
.IX Item "gnu++17"
.PD 0
.IP \fBgnu++1z\fR 4
.IX Item "gnu++1z"
.PD
گویش GNU از \fB\-std=c++17\fR.
نام \fBgnu++1z\fR منسوخ شده است.
.IP \fBc++20\fR 4
.IX Item "c++20"
.PD 0
.IP \fBc++2a\fR 4
.IX Item "c++2a"
.PD
استاندارد ISO C++ سال ۲۰۲۰ به‌همراه اصلاحیه‌ها.
پشتیبانی از ماژول‌های C++20 هنوز آزمایشی است و باید با
گزینه \fB\-fmodules\fR فعال شود.
نام \fBc++2a\fR منسوخ شده است.
.IP \fBgnu++20\fR 4
.IX Item "gnu++20"
.PD 0
.IP \fBgnu++2a\fR 4
.IX Item "gnu++2a"
.PD
گویش GNU از \fB\-std=c++20\fR.
این مقدار پیش‌فرض برای کد C++ است.
پشتیبانی از ماژول‌های C++20 هنوز آزمایشی است و باید با
گزینه \fB\-fmodules\fR فعال شود.
نام \fBgnu++2a\fR منسوخ شده است.
.IP \fBc++23\fR 4
.IX Item "c++23"
.PD 0
.IP \fBc++2b\fR 4
.IX Item "c++2b"
.PD
استاندارد ISO C++ سال ۲۰۲۳ به‌همراه اصلاحیه‌ها (منتشر شده در سال ۲۰۲۴).
پشتیبانی از آن آزمایشی است، و ممکن است در انتشارهای آینده به
شیوه‌های ناسازگار تغییر کند.
نام \fBc++2b\fR منسوخ شده است.
.IP \fBgnu++23\fR 4
.IX Item "gnu++23"
.PD 0
.IP \fBgnu++2b\fR 4
.IX Item "gnu++2b"
.PD
گویش GNU از \fB\-std=c++23\fR.
پشتیبانی از آن آزمایشی است، و ممکن است در انتشارهای آینده به
شیوه‌های ناسازگار تغییر کند.
نام \fBgnu++2b\fR منسوخ شده است.
.IP \fBc++2c\fR 4
.IX Item "c++2c"
.PD 0
.IP \fBc++26\fR 4
.IX Item "c++26"
.PD
بازنگری بعدی استاندارد ISO C++، برنامه‌ریزی‌شده برای
سال ۲۰۲۶. پشتیبانی از آن بسیار آزمایشی است و تقریباً به طور قطع در
انتشارهای بعدی به روش‌های ناسازگار تغییر خواهد کرد.
.IP \fBgnu++2c\fR 4
.IX Item "gnu++2c"
.PD 0
.IP \fBgnu++26\fR 4
.IX Item "gnu++26"
.PD
گویش GNU از \fB\-std=c++2c\fR. پشتیبانی از آن بسیار آزمایشی است،
و تقریباً به طور قطع در انتشارهای بعدی به روش‌های ناسازگار
تغییر خواهد کرد.
.RE
.RS 4
.RE
.IP "\fB\-aux\-info\fR \fIfilename\fR" 4
.IX Item "-aux-info filename"
اعلان‌های دارای پیش‌نمونه (prototyped) را برای همه توابع اعلان‌شده
و/یا تعریف‌شده در یک واحد ترجمه (translation unit)، از جمله موارد موجود در
فایل‌های سرآیند، در نام فایل داده‌شده خروجی می‌دهد. این گزینه برای هر زبانی
غیر از C بدون هشدار نادیده گرفته می‌شود.
.Sp
علاوه بر اعلان‌ها، این فایل در قالب توضیح (کامنت)، مبدأ هر
اعلان (فایل مبدأ و شماره خط)، ضمنی بودن، دارای پیش‌نمونه یا بدون پیش‌نمونه بودن
اعلان را مشخص می‌کند (به‌ترتیب \fBI\fR، \fBN\fR برای جدید یا
\&\fBO\fR برای قدیمی، در نخستین نویسه پس از شماره خط
و دونقطه)، و این که از یک اعلان آمده است یا از یک
تعریف (\fBC\fR یا \fBF\fR به‌ترتیب، در نویسه
بعدی). در صورت تعریف توابع، فهرستی از آرگومان‌ها به سبک K&R
به همراه اعلان‌هایشان نیز درون توضیحات، پس از اعلان
ارائه می‌شود.
.IP \fB\-fno\-asm\fR 4
.IX Item "-fno-asm"
کلمات \f(CW\*(C`asm\*(C'\fR، \f(CW\*(C`inline\*(C'\fR یا \f(CW\*(C`typeof\*(C'\fR را به عنوان
کلمه کلیدی شناسایی نمی‌کند، تا کد بتواند از این کلمات به عنوان شناسه استفاده کند. می‌توانید
به جای آن‌ها از کلمات کلیدی \f(CW\*(C`_\|_asm_\|_\*(C'\fR، \f(CW\*(C`_\|_inline_\|_\*(C'\fR و \f(CW\*(C`_\|_typeof_\|_\*(C'\fR
استفاده کنید. در C، گزینه \fB\-ansi\fR شامل \fB\-fno\-asm\fR می‌شود.
.Sp
در C++، کلمه \f(CW\*(C`inline\*(C'\fR یک کلمه کلیدی استاندارد است و تحت تأثیر
این سوییچ قرار نمی‌گیرد. ممکن است بخواهید به جای آن از پرچم \fB\-fno\-gnu\-keywords\fR
استفاده کنید که \f(CW\*(C`typeof\*(C'\fR را غیرفعال می‌کند اما به \f(CW\*(C`asm\*(C'\fR و
\&\f(CW\*(C`inline\*(C'\fR کاری ندارد. در حالت C99 (\fB\-std=c99\fR یا \fB\-std=gnu99\fR)،
این سوییچ تنها روی کلمات کلیدی \f(CW\*(C`asm\*(C'\fR و \f(CW\*(C`typeof\*(C'\fR اثر می‌گذارد،
زیرا \f(CW\*(C`inline\*(C'\fR در ISO C99 یک کلمه کلیدی استاندارد است. در حالت C23
(\fB\-std=c23\fR یا \fB\-std=gnu23\fR)، این سوییچ تنها بر
کلمه کلیدی \f(CW\*(C`asm\*(C'\fR تأثیر می‌گذارد، چرا که \f(CW\*(C`typeof\*(C'\fR در ISO C23
یک کلمه کلیدی استاندارد است.
.IP \fB\-fno\-builtin\fR 4
.IX Item "-fno-builtin"
.PD 0
.IP \fB\-fno\-builtin\-\fR\fIfunction\fR 4
.IX Item "-fno-builtin-function"
.PD
توابع توکاری (built\-in) را که پیشوند آن‌ها با
\&\fB_\|_builtin_\fR آغاز نمی‌شود، شناسایی نمی‌کند.
.Sp
GCC به‌طور معمول کدهای ویژه‌ای تولید می‌کند تا برخی توابع توکار را
با کارایی بیشتری مدیریت کند؛ به عنوان مثال، فراخوانی‌های \f(CW\*(C`alloca\*(C'\fR ممکن است تبدیل به
دستورالعمل‌های تکی شوند که پشته را مستقیماً تنظیم می‌کنند، و فراخوانی‌های \f(CW\*(C`memcpy\*(C'\fR
ممکن است به حلقه‌های کپی درون‌خطی (inline) تبدیل شوند. کد حاصل اغلب هم کوچک‌تر
و هم سریع‌تر است، اما چون فراخوانی‌های تابع دیگر به شکل واقعی ظاهر نمی‌شوند، شما
نمی‌توانید روی آن فراخوانی‌ها نقطه توقف (breakpoint) بگذارید، و همچنین نمی‌توانید رفتار
توابع را با پیوند زدن به یک کتابخانه دیگر تغییر دهید. علاوه بر این،
هنگامی که یک تابع به عنوان تابع توکار شناخته می‌شود، ممکن است GCC از
اطلاعات مربوط به آن تابع برای هشدار دادن درباره مشکلات مربوط به فراخوانی‌های
آن تابع، یا برای تولید کد کارآمدتر استفاده کند، حتی اگر کد حاصل همچنان
حاوی فراخوانی‌هایی به آن تابع باشد. برای نمونه،
هشدارهایی با \fB\-Wformat\fR برای فراخوانی‌های نادرست به
\&\f(CW\*(C`printf\*(C'\fR داده می‌شود زمانی که \f(CW\*(C`printf\*(C'\fR توکار است و مشخص شده است
که \f(CW\*(C`strlen\*(C'\fR حافظه سراسری (global memory) را تغییر نمی‌دهد.
.Sp
با گزینه \fB\-fno\-builtin\-\fR\fIfunction\fR
فقط تابع توکار \fIfunction\fR
غیرفعال می‌شود. نام \fIfunction\fR نباید با \fB_\|_builtin_\fR آغاز شود. اگر
نام تابعی برده شود که در این نسخه از GCC توکار نیست، این
گزینه نادیده گرفته می‌شود. گزینه متناظر
\&\fB\-fbuiltin\-\fR\fIfunction\fR وجود ندارد؛ اگر می‌خواهید هنگام استفاده از
\fB\-fno\-builtin\fR یا \&\fB\-ffreestanding\fR توابع توکار را به صورت گزینشی
فعال کنید، می‌توانید ماکروهایی از قبیل زیر را تعریف کنید:
.Sp.Vb 2
\&        #define abs(n)          _\|_builtin_abs ((n))
\&        #define strcpy(d, s)    _\|_builtin_strcpy ((d), (s))
.Ve
.IP \fB\-fcond\-mismatch\fR 4
.IX Item "-fcond-mismatch"
اجازه دادن به عبارت‌های شرطی با نوع‌های ناهمخوان در آرگومان‌های دوم و سوم. مقدار چنین عبارتی \f(CWvoid\fR خواهد بود. این گزینه برای C++ پشتیبانی نمی‌شود.
.IP \fB\-ffreestanding\fR 4
.IX Item "-ffreestanding"
تصریح می‌کند که کامپایل یک محیط مستقل (freestanding) را هدف قرار می‌دهد. این گزینه متضمن \fB\-fno\-builtin\fR است. محیط مستقل محیطی است که در آن ممکن است کتابخانهٔ استاندارد وجود نداشته باشد، و نقطهٔ آغاز برنامه لزوماً تابع \f(CW\*(C`main\*(C'\fR نباشد. بارزترین نمونه، هستهٔ سیستم‌عامل است. این گزینه معادل \fB\-fno\-hosted\fR است.
.IP \fB\-fgimple\fR 4
.IX Item "-fgimple"
فعال‌سازی تجزیهٔ تعاریف توابعی که با \f(CW\*(C`_\|_GIMPLE\*(C'\fR علامت‌گذاری شده‌اند. این یک ویژگی آزمایشی است که امکان آزمون واحد گذرگاه‌های GIMPLE را فراهم می‌آورد.
.IP \fB\-fgnu\-tm\fR 4
.IX Item "-fgnu-tm"
هنگامی که گزینهٔ \fB\-fgnu\-tm\fR مشخص شود، کامپایلر کدی برای گونهٔ لینوکسی سند مشخصات فعلی ABI حافظهٔ تراکنشی (Transactional Memory) اینتل (نگارش ۱.۱، ۶ مه ۲۰۰۹) تولید می‌کند. این یک ویژگی آزمایشی است که با تغییر مشخصات رسمی، ممکن است رابط آن در نگارش‌های آیندهٔ GCC تغییر کند. لطفاً توجه داشته باشید که این ویژگی روی همهٔ معماری‌ها پشتیبانی نمی‌شود.
.Sp
برای اطلاعات بیشتر دربارهٔ پشتیبانی GCC از حافظهٔ تراکنشی،
.Sp
توجه داشته باشید که ویژگی حافظهٔ تراکنشی همراه با استثناهای غیرفراخوانی (\fB\-fnon\-call\-exceptions\fR) پشتیبانی نمی‌شود.
.IP \fB\-fgnu89\-inline\fR 4
.IX Item "-fgnu89-inline"
گزینهٔ \fB\-fgnu89\-inline\fR به GCC دستور می‌دهد که در حالت C99 از معناشناسی سنتی GNU برای توابع \f(CW\*(C`inline\*(C'\fR استفاده کند.
.Sp
استفاده از این گزینه تقریباً معادل افزودن صفت تابع \f(CW\*(C`gnu_inline\*(C'\fR به تمام توابع درون‌خطی (inline) است.
.Sp
گزینهٔ \fB\-fno\-gnu89\-inline\fR صراحتاً به GCC دستور می‌دهد که در حالت C99 یا gnu99 از معناشناسی C99 برای \f(CW\*(C`inline\*(C'\fR استفاده کند (یعنی رفتار پیش‌فرض را تعیین می‌کند).
این گزینه در حالت‌های \fB\-std=c90\fR یا \fB\-std=gnu90\fR پشتیبانی نمی‌شود.
.Sp
ماکروهای پیش‌پردازندهٔ \f(CW\*(C`_\|_GNUC_GNU_INLINE_\|_\*(C'\fR و \f(CW\*(C`_\|_GNUC_STDC_INLINE_\|_\*(C'\fR می‌توانند برای بررسی این که کدام معناشناسی برای توابع \f(CW\*(C`inline\*(C'\fR حاکم است، استفاده شوند.
.IP \fB\-fhosted\fR 4
.IX Item "-fhosted"
تصریح می‌کند که کامپایل یک محیط میزبانی‌شده (hosted) را هدف قرار می‌دهد. این گزینه متضمن \fB\-fbuiltin\fR است. محیط میزبان محیطی است که در آن تمام کتابخانهٔ استاندارد در دسترس است و در آن نوع بازگشتی \f(CW\*(C`main\*(C'\fR از نوع \f(CW\*(C`int\*(C'\fR است. تقریباً همه چیز به‌جز هسته نمونه‌ای از آن هستند. این گزینه معادل \fB\-fno\-freestanding\fR است.
.IP \fB\-flax\-vector\-conversions\fR 4
.IX Item "-flax-vector-conversions"
اجازه دادن به تبدیل‌های ضمنی بین بردارهایی با تعداد عناصر متفاوت و/یا نوع‌های عنصر ناسازگار. این گزینه نباید برای کدهای جدید استفاده شود.
.IP \fB\-fms\-extensions\fR 4
.IX Item "-fms-extensions"
پذیرش برخی ساختارهای غیراستاندارد مورد استفاده در فایل‌های سرآیند مایکروسافت.
.Sp
در کد ++C، این گزینه اجازه می‌دهد نام اعضا در ساختارها مشابه با اعلان‌های نوع پیشین باشند.
.Sp
.Vb 4
\&        typedef int UOW;
\&        struct ABC {
\&          UOW UOW;
\&        };
.Ve
.Sp
برخی موارد از فیلدهای بدون نام در ساختارها و اجتماع‌ها (unions) تنها با این گزینه پذیرفته می‌شوند.
.Sp
توجه داشته باشید که این گزینه برای همهٔ هدف‌ها غیرفعال است به‌جز هدف‌های x86 که از ms\-abi استفاده می‌کنند.
.IP \fB\-fpermitted\-flt\-eval\-methods=\fR\fIstyle\fR 4
.IX Item "-fpermitted-flt-eval-methods=style"
استاندارد ISO/IEC TS 18661\-3 مقادیر مجاز جدیدی را برای \f(CW\*(C`FLT_EVAL_METHOD\*(C'\fR تعریف می‌کند که نشان می‌دهند عملیات و ثوابت دارای یک نوع معنایی که قالب مبادله‌ای (interchange) یا گسترش‌یافته است، باید با دقت و دامنهٔ آن نوع ارزیابی شوند. این مقادیر جدید فوق‌مجموعه‌ای از مقادیر مجاز تحت C99/C11 هستند، که معنای سایر مقادیر مثبت \f(CW\*(C`FLT_EVAL_METHOD\*(C'\fR را مشخص نمی‌کند. از این رو، ممکن است کدهای منطبق بر C11 با در نظر گرفتن احتمال این مقادیر جدید نوشته نشده باشند.
.Sp
گزینهٔ \fB\-fpermitted\-flt\-eval\-methods\fR مشخص می‌کند که آیا کامپایلر تنها باید به مقادیر \f(CW\*(C`FLT_EVAL_METHOD\*(C'\fR مشخص‌شده در C99/C11 اجازه دهد، یا مجموعهٔ گسترش‌یافتهٔ مقادیر مشخص‌شده در ISO/IEC TS 18661\-3 را نیز مجاز بداند.
.Sp
مقدار \fIstyle\fR بر حسب مورد \f(CW\*(C`c11\*(C'\fR یا \f(CW\*(C`ts\-18661\-3\*(C'\fR است.
.Sp
پیش‌فرض در حالت منطبق با استانداردها (\fB\-std=c11\fR یا مانند آن) \fB\-fpermitted\-flt\-eval\-methods=c11\fR است. پیش‌فرض در حالت گویش گنو (\fB\-std=gnu11\fR یا مانند آن) \fB\-fpermitted\-flt\-eval\-methods=ts\-18661\-3\fR است.
.Sp
گزینه‌های \fB\-fdeps\-*\fR برای استخراج اطلاعات وابستگی ساختاریافته برای یک سورس استفاده می‌شوند. این شامل تعیین این است که چه منابعی که توسط سایر فایل‌های سورس ارائه شده‌اند برای کامپایل سورس لازم خواهند بود، و همچنین چه منابعی توسط خود سورس ارائه می‌شوند. این اطلاعات می‌تواند برای افزودن وابستگی‌های لازم بین قواعد کامپایل سورس‌های وابسته بر پایهٔ محتوای آن‌ها استفاده شود، به‌جای اینکه نیاز باشد چنین اطلاعاتی در ابزارهای ساخت نیز منعکس شوند.
.IP \fB\-fdeps\-file=\fR\fIfile\fR 4
.IX Item "-fdeps-file=file"
محل نوشتن اطلاعات وابستگی ساختاریافته.
.IP \fB\-fdeps\-format=\fR\fIformat\fR 4
.IX Item "-fdeps-format=format"
قالبی که برای اطلاعات وابستگی ساختاریافته استفاده می‌شود. در حال حاضر \fBp1689r5\fR تنها قالب پشتیبانی‌شده است. توجه داشته باشید هنگامی که این آرگومان مشخص شود، خروجی \fB\-MF\fR از برخی اطلاعات (به‌ویژه ماژول‌های C++) پاک‌سازی می‌شود تا از نحو توسعه‌یافتهٔ makefile که توسط بیشتر ابزارها پشتیبانی نمی‌شود، استفاده نکند.
.IP \fB\-fdeps\-target=\fR\fIfile\fR 4
.IX Item "-fdeps-target=file"
مشابه \fB\-MT\fR اما برای اطلاعات وابستگی ساختاریافته. این گزینه هدفی را مشخص می‌کند که در نهایت به هر منبع مورد نیازی احتیاج خواهد داشت و هر منبع استخراج‌شده از سورس را که ممکن است توسط سایر سورس‌ها مورد نیاز باشد فراهم می‌کند.
.IP \fB\-fplan9\-extensions\fR 4
.IX Item "-fplan9-extensions"
پذیرش برخی ساختارهای غیراستاندارد مورد استفاده در کدهای Plan 9.
.Sp
این گزینه \fB\-fms\-extensions\fR را فعال می‌کند، اجازهٔ ارسال اشاره‌گر به ساختارهای با فیلدهای ناشناس را به توابعی که انتظار اشاره‌گر به عناصر نوع آن فیلد را دارند می‌دهد، و ارجاع به فیلدهای ناشناس اعلان‌شده با استفاده از typedef را ممکن می‌سازد. این گزینه تنها برای C پشتیبانی می‌شود، نه C++.
.IP \fB\-fsigned\-bitfields\fR 4
.IX Item "-fsigned-bitfields"
.PD 0
.IP \fB\-funsigned\-bitfields\fR 4
.IX Item "-funsigned-bitfields"
.IP \fB\-fno\-signed\-bitfields\fR 4
.IX Item "-fno-signed-bitfields"
.IP \fB\-fno\-unsigned\-bitfields\fR 4
.IX Item "-fno-unsigned-bitfields"
.PD
این گزینه‌ها کنترل می‌کنند که آیا یک میدان‌بیت (bit-field) علامت‌دار است یا بدون علامت، زمانی که اعلان از هیچ‌یک از \f(CW\*(C`signed\*(C'\fR یا \f(CW\*(C`unsigned\*(C'\fR استفاده نمی‌کند. به‌طور پیش‌فرض، چنین میدان‌بیتی علامت‌دار است، زیرا این حالت سازگار است: نوع‌های صحیح پایه‌ای مانند \f(CW\*(C`int\*(C'\fR نوع‌های علامت‌دار هستند.
.IP \fB\-fsigned\-char\fR 4
.IX Item "-fsigned-char"
.PD 0
.IP \fB\-funsigned\-char\fR 4
.IX Item "-funsigned-char"
.PD
\&\fB\-fsigned\-char\fR باعث می‌شود نوع \f(CW\*(C`char\*(C'\fR مانند \f(CW\*(C`signed char\*(C'\fR علامت‌دار باشد، در حالی که \fB\-funsigned\-char\fR باعث می‌شود نوع \f(CW\*(C`char\*(C'\fR مانند \f(CW\*(C`unsigned char\*(C'\fR بدون علامت باشد.
.Sp
توجه داشته باشید که \fB\-fsigned\-char\fR معادل \fB\-fno\-unsigned\-char\fR است، که حالت نقیض \fB\-funsigned\-char\fR محسوب می‌شود. به همین ترتیب، گزینهٔ \fB\-fno\-signed\-char\fR معادل \fB\-funsigned\-char\fR است.
.Sp
هر مقصدی که توسط GCC پشتیبانی می‌شود یک پیش‌فرض برای نوع \f(CW\*(C`char\*(C'\fR دارد، که معمولاً در سند ABI ویژهٔ پردازنده برای آن مقصد مشخص می‌شود. این نوع به‌طور پیش‌فرض یا مانند \f(CW\*(C`unsigned char\*(C'\fR است یا مانند \f(CW\*(C`signed char\*(C'\fR.
.Sp
در حالت آرمانی، یک برنامهٔ چندسکویی (portable) هنگامی که به علامت‌دار بودن یک شیء وابسته است باید همواره از \f(CW\*(C`signed char\*(C'\fR یا \f(CW\*(C`unsigned char\*(C'\fR استفاده کند. اما برنامه‌های بسیاری نوشته شده‌اند که از \f(CW\*(C`char\*(C'\fR معمولی استفاده می‌کنند و بسته به ماشین‌هایی که برای آن‌ها نوشته شده‌اند، انتظار دارند علامت‌دار یا بدون علامت باشد. این گزینه‌ها به شما اجازه می‌دهند چنین برنامه‌ای را با پیش‌فرض مخالف به کار بیندازید.
.Sp
نوع \f(CW\*(C`char\*(C'\fR همواره نوعی مجزا از هر یک از \f(CW\*(C`signed char\*(C'\fR یا \f(CW\*(C`unsigned char\*(C'\fR است، حتی اگر رفتار آن همواره دقیقاً شبیه به یکی از آن دو باشد.
.IP "\fB\-fstrict\-flex\-arrays\fR (فقط C و C++)" 4
.IX Item "-fstrict-flex-arrays (C and C++ only)".PD 0
.IP "\fB\-fstrict\-flex\-arrays=\fR\fIlevel\fR\fB \fR(فقط C و C++)" 4
.IX Item "-fstrict-flex-arrays=level (C and C++ only)"
.PD
تعیین می‌کند که در دسترسی به عناصر یک آرایه، آرایهٔ انتهایی یک ساختار چه زمانی به عنوان عضو آرایهٔ انعطاف‌پذیر (flexible array member) در نظر گرفته شود. مقدار \fIlevel\fR سطح سخت‌گیری را کنترل می‌کند.
.Sp
گزینهٔ \&\fB\-fstrict\-flex\-arrays\fR معادل \&\fB\-fstrict\-flex\-arrays=3\fR است که بیشترین سخت‌گیری را اعمال می‌کند؛ در این حالت، یک آرایهٔ انتهایی تنها زمانی به عنوان عضو آرایهٔ انعطاف‌پذیر در نظر گرفته می‌شود که طبق استاندارد C99 به بعد به عنوان عضو آرایهٔ انعطاف‌پذیر اعلان شده باشد.
.Sp
فرم منفی \fB\-fno\-strict\-flex\-arrays\fR معادل \&\fB\-fstrict\-flex\-arrays=0\fR است که کمترین سخت‌گیری را دارد. در این حالت، تمام آرایه‌های انتهایی ساختارها به عنوان اعضای آرایهٔ انعطاف‌پذیر تلقی می‌شوند.
.Sp
دو سطح دیگر بین 0 و 3 وجود دارد که برای پشتیبانی از کدهای قدیمی‌تر ارائه شده‌اند؛ کدهایی که از افزونهٔ آرایه با طول صفر GCC (\fB[0]\fR) یا آرایهٔ تک‌عنصری (\fB[1]\fR) به عنوان اعضای آرایهٔ انعطاف‌پذیر استفاده می‌کنند. هنگامی که \fIlevel\fR برابر 1 باشد، آرایهٔ انتهایی زمانی به عنوان عضو آرایهٔ انعطاف‌پذیر در نظر گرفته می‌شود که به صورت \fB[]\fR، \&\fB[0]\fR، یا \fB[1]\fR اعلان شده باشد. هنگامی که \fIlevel\fR برابر 2 باشد، آرایهٔ انتهایی تنها زمانی به عنوان عضو آرایهٔ انعطاف‌پذیر تلقی می‌شود که به صورت \&\fB[]\fR یا \fB[0]\fR اعلان شده باشد.
.Sp
شما می‌توانید این رفتار را برای یک فیلد آرایهٔ انتهایی خاص از یک ساختار با استفاده از صفت متغیر \f(CW\*(C`strict_flex_array\*(C'\fR کنترل کنید.
.Sp
گزینهٔ \fB\-fstrict_flex_arrays\fR با گزینهٔ \&\fB\-Wstrict\-flex\-arrays\fR تعامل دارد.
.IP \fB\-fsso\-struct=\fR\fIendianness\fR 4
.IX Item "-fsso-struct=endianness"
ترتیب پیش‌فرض ذخیره‌سازی اسکالرِ ساختارها و اجتماع‌ها (unions) را روی ترتیب بایت (endianness) مشخص‌شده تنظیم می‌کند. مقادیر مجاز عبارتند از \fBbig\-endian\fR، \&\fBlittle\-endian\fR و \fBnative\fR برای ترتیب بایت بومی معماری هدف (پیش‌فرض). این گزینه برای C++ پشتیبانی نمی‌شود.
.Sp
\&\fBهشدار:\fR اگر ترتیب بایت مشخص‌شده با ترتیب بایت بومی هدف یکسان نباشد، سوییچ \fB\-fsso\-struct\fR باعث می‌شود GCC کدی تولید کند که با کد تولیدشده بدون این سوییچ سازگاری باینری ندارد.
.SS "گزینه‌های کنترل گویش C++ (Options Controlling C++ Dialect)"
.IX Subsection "Options Controlling C++ Dialect"
این بخش گزینه‌های خط فرمانی را شرح می‌دهد که تنها برای برنامه‌های C++ معنادار هستند. شما همچنین می‌توانید از بیشتر گزینه‌های کامپایلر GNU صرف‌نظر از زبان برنامه‌تان استفاده کنید. برای مثال، ممکن است فایلی به نام \fIfirstClass.C\fR را این‌گونه کامپایل کنید:
.PP
.Vb 1
\&        g++ \-g \-fstrict\-enums \-O \-c firstClass.C
.Ve
.PP
در این مثال، تنها \fB\-fstrict\-enums\fR گزینه‌ای است که فقط برای برنامه‌های C++ در نظر گرفته شده است؛ سایر گزینه‌ها را می‌توانید با هر زبانی که توسط GCC پشتیبانی می‌شود به کار ببرید.
.PP
برخی از گزینه‌ها برای کامپایل برنامه‌های C، مانند \fB\-std\fR، برای برنامه‌های C++ نیز کاربرد دارند.
.PP
در ادامه فهرستی از گزینه‌هایی آمده است که \fIصرفاً\fR برای کامپایل برنامه‌های C++ هستند:
.IP \fB\-\-compile\-std\-module\fR 4
.IX Item "--compile-std-module"
پیش از کامپایل هر فایل مبدئی که صراحتاً در خط فرمان مشخص شده باشد، رابط‌های ماژول کامپایل‌شده (compiled module interfaces) را برای واحد سرآیند \&\fB<bits/stdc++.h>\fR و ماژول‌های \fBstd\fR و \&\fBstd.compat\fR می‌سازد. هدف این است که برای ساخت برنامه‌های ساده‌ای که با یک دستور از \fBimport std;\fR استفاده می‌کنند، کاربردی و مفید باشد.
.IP \fB\-fabi\-version=\fR\fIn\fR 4
.IX Item "-fabi-version=n"
از نسخهٔ \fIn\fR رابط دودویی برنامه (ABI) زبان C++ استفاده می‌کند. مقدار پیش‌فرض نسخهٔ 0 است.
.Sp
نسخهٔ 0 به نسخه‌ای اشاره دارد که بیشترین انطباق را با مشخصات C++ ABI دارد. بنابراین، ABI به‌دست‌آمده با استفاده از نسخهٔ 0 با برطرف شدن باگ‌های ABI در نسخه‌های مختلف G++ تغییر خواهد کرد.
.Sp
نسخهٔ 1، نسخه‌ای از C++ ABI است که نخستین‌بار در G++ 3.2 ظاهر شد.
.Sp
نسخهٔ 2، نسخه‌ای از C++ ABI است که نخستین‌بار در G++ 3.4 ظاهر شد و تا G++ 4.9 نسخهٔ پیش‌فرض بود.
.Sp
نسخهٔ 3، خطایی را در درهم‌سازی (mangling) یک آدرس ثابت به عنوان آرگومان الگو تصحیح می‌کند.
.Sp
نسخهٔ 4، که نخستین‌بار در G++ 4.5 ظاهر شد، یک درهم‌سازی استاندارد برای نوع‌های برداری (vector types) پیاده‌سازی می‌کند.
.Sp
نسخهٔ 5، که نخستین‌بار در G++ 4.6 ظاهر شد، درهم‌سازی صفت const/volatile روی نوع‌های اشاره‌گر تابع، decltype یک اعلان ساده (plain decl)، و استفاده از یک پارامتر تابع در اعلان پارامتری دیگر را تصحیح می‌کند.
.Sp
نسخهٔ 6، که نخستین‌بار در G++ 4.7 ظاهر شد، رفتار ارتقای شمارش‌های با حوزه (scoped enums) در C++11 و درهم‌سازی بسته‌های آرگومان الگو (template argument packs)، const/static_cast، پیشوندهای ++ و \-\-، و تابع حوزهٔ کلاسِ استفاده‌شده به عنوان آرگومان الگو را تصحیح می‌کند.
.Sp
نسخهٔ 7، که نخستین‌بار در G++ 4.8 ظاهر شد، nullptr_t را به عنوان یک نوع توکار در نظر می‌گیرد و درهم‌سازی لانبداها (lambdas) را در حوزهٔ آرگومان پیش‌فرض تصحیح می‌کند.
.Sp
نسخهٔ 8، که نخستین‌بار در G++ 4.9 ظاهر شد، رفتار جایگزینی نوع‌های تابع دارای توصیف‌کننده‌های function\-cv\-qualifiers را تصحیح می‌کند.
.Sp
نسخهٔ 9، که نخستین‌بار در G++ 5.2 ظاهر شد، ترازسازی (alignment) \&\f(CW\*(C`nullptr_t\*(C'\fR را تصحیح می‌کند.
.Sp
نسخهٔ 10، که نخستین‌بار در G++ 6.1 ظاهر شد، درهم‌سازی صفت‌هایی که بر هویت نوع تأثیر می‌گذارند، مانند صفت‌های قرارداد فراخوانی ia32 (مانند \fBstdcall\fR) را اضافه می‌کند.
.Sp
نسخهٔ 11، که نخستین‌بار در G++ 7 ظاهر شد، درهم‌سازی عبارت‌های ...sizeof و نام عملگرها را تصحیح می‌کند. برای چندین موجودیت با نام یکسان درون یک تابع که در حوزه‌های متفاوتی اعلان شده‌اند، درهم‌سازی اکنون از دوازدهمین رخداد به بعد تغییر می‌کند. همچنین این گزینه فعال بودن \fB\-fnew\-inheriting\-ctors\fR را نیز در پی دارد.
.Sp
نسخهٔ 12، که نخستین‌بار در G++ 8 ظاهر شد، قراردادهای فراخوانی را برای کلاس‌های خالی روی معماری هدف x86_64 و برای کلاس‌هایی که تنها دارای سازنده‌های رونوشت/انتقال حذف‌شده (deleted copy/move constructors) هستند تصحیح می‌کند. این نسخه به طور تصادفی قرارداد فراخوانی را برای کلاس‌های دارای سازندهٔ رونوشت حذف‌شده و سازندهٔ انتقال بدیهی (trivial move constructor) تغییر می‌دهد.
.Sp
نسخهٔ 13، که نخستین‌بار در G++ 8.2 ظاهر شد، تغییر تصادفی در نسخهٔ 12 را برطرف می‌کند.
.Sp
نسخهٔ 14، که نخستین‌بار در G++ 10 ظاهر شد، درهم‌سازی عبارت nullptr را تصحیح می‌کند.
.Sp
نسخهٔ 15، که نخستین‌بار در G++ 10.3 ظاهر شد، پس‌رفت (regression) برچسب ABI در G++ 10 را تصحیح می‌کند.
.Sp
نسخهٔ 16، که نخستین‌بار در G++ 11 ظاهر شد، درهم‌سازی \&\f(CW\*(C`_\|_alignof_\|_\*(C'\fR را تغییر می‌دهد تا از \f(CW\*(C`alignof\*(C'\fR و نام‌های عملگر وابسته (dependent operator names) متمایز شود.
.Sp
نسخهٔ 17، که نخستین‌بار در G++ 12 ظاهر شد، چیدمان (layout) کلاس‌هایی را که از کلاس‌های تجمیعی (aggregate classes) با مقداردهنده‌های پیش‌فرض عضو در C++14 به بالا ارث‌بری می‌کنند، اصلاح می‌کند.
.Sp
نسخهٔ 18، که نخستین‌بار در G++ 13 ظاهر شد، درهم‌سازی لانبداهایی را که زمینهٔ (context) اضافی دارند، اصلاح می‌کند.
.Sp
نسخهٔ 19، که نخستین‌بار در G++ 14 ظاهر شد، درهم‌سازی متصل‌کننده‌های ساختاریافته (structured bindings) جهت دربرگرفتن برچسب‌های ABI، مدیریت اعضای [[no_unique_address]] دارای توصیف‌کنندهٔ cv، و درهم‌سازی قیدهای C++20 روی الگوهای توابع را اصلاح و اضافه می‌کند.
.Sp
نسخهٔ 20، که نخستین‌بار در G++ 15 ظاهر شد، درهم‌سازی لانبداها در مقداردهنده‌های عضو داده‌ای ایستا (static data member initializers) را اصلاح می‌کند.
.Sp
نسخهٔ 21، که نخستین‌بار در G++ 16 ظاهر شد، شکار (capture) غیرضروری در لانبداهای noexcept ‏(c++/119764)، چیدمان یک کلاس پایه با تمام سازنده‌های صراحتاً پیش‌فرض‌شده (c++/120012)، و درهم‌سازی شیءهای کلاسی و آرایه‌ای با زیرشیءهای غیرانتهایی به‌طور ضمنی صفر-مقداردهی‌شده (c++/121231) را برطرف می‌کند.
.Sp
همچنین ببینید: \fB\-Wabi\fR.
.IP \fB\-fabi\-compat\-version=\fR\fIn\fR 4
.IX Item "-fabi-compat-version=n"
در معماری‌های هدفی که از نام‌های مستعار قوی (strong aliases) پشتیبانی می‌کنند، G++ تغییرات درهم‌سازی را با ایجاد یک نام مستعار با نام درهم‌سازی‌شدهٔ صحیح هنگام تعریف یک نماد با نام درهم‌سازی‌شدهٔ نادرست، دور می‌زند. این سوئیچ مشخص می‌کند که کدام نسخهٔ ABI برای نام مستعار استفاده شود.
.Sp
با \fB\-fabi\-version=0\fR (پیش‌فرض)، مقدار این گزینه به طور پیش‌فرض 13 (سازگاری با GCC 8.2) است. اگر نسخهٔ ABI دیگری صراحتاً انتخاب شود، این مقدار به طور پیش‌فرض 0 خواهد بود. برای سازگاری با نسخه‌های GCC از 3.2 تا 4.9، از \fB\-fabi\-compat\-version=2\fR استفاده کنید.
.Sp
اگر این گزینه مشخص نشود اما \fB\-Wabi=\fR\fIn\fR داده شده باشد، آن نسخه برای نام‌های مستعار سازگاری به کار می‌رود. اگر این گزینه به همراه \fB\-Wabi\fR (بدون نسخه) مشخص شود، نسخهٔ مشخص‌شده در این گزینه برای اخطار مورد استفاده قرار می‌گیرد.
.IP \fB\-fno\-access\-control\fR 4
.IX Item "-fno-access-control"
تمام بررسی‌های دسترسی را خاموش می‌کند. این سوئیچ عمدتاً برای دور زدن باگ‌ها در کد کنترل دسترسی مفید است.
.IP \fB\-faligned\-new\fR 4
.IX Item "-faligned-new"
.PD 0.IP \fB\-faligned\-new=\fR\fIalignment\fR 4
.IX Item "-faligned-new=alignment"
.PD
فعال‌سازی پشتیبانی از \f(CW\*(C`new\*(C'\fR در C++17 برای انواعی که به هم‌ترازی بیشتری نسبت به آنچه \f(CW\*(C`void* ::operator new(std::size_t)\*(C'\fR فراهم می‌کند، نیاز دارند. یک آرگومان عددی مانند \f(CW\*(C`\-faligned\-new=32\*(C'\fR می‌تواند برای تعیین میزان هم‌ترازی (به بایت) که توسط آن تابع ارائه می‌شود به کار رود، اما کاربران کمی نیاز به بازنویسی مقدار پیش‌فرض \&\f(CWalignof(std::max_align_t)\fR خواهند داشت.
.Sp
این پرچم به‌طور پیش‌فرض برای \fB\-std=c++17\fR فعال است.
.IP \fB\-fno\-assume\-sane\-operators\-new\fR 4
.IX Item "-fno-assume-sane-operators-new"
استاندارد C++ اجازهٔ جایگزینی عملگرهای سراسری \f(CW\*(C`new\*(C'\fR، \f(CW\*(C`new[]\*(C'\fR، \&\f(CW\*(C`delete\*(C'\fR و \f(CW\*(C`delete[]\*(C'\fR را می‌دهد، هرچند بسیاری از برنامه‌های C++ آن‌ها را جایگزین نکرده و صرفاً از نسخهٔ ارائه‌شده توسط پیاده‌سازی استفاده می‌کنند.
علاوه بر این، استاندارد C++ اجازه می‌دهد در صورتی که این فراخوانی‌ها از عبارت‌های new یا delete انجام شده باشند، نادیده گرفته و حذف شوند (و تعمیم آن، اگر توابع \f(CW\*(C`_\|_builtin_operator_new\*(C'\fR یا \f(CW\*(C`_\|_builtin_operator_delete\*(C'\fR استفاده شوند نیز همین فرض در نظر گرفته می‌شود).
این گزینه امکان کنترل برخی از بهینه‌سازی‌ها را در پیرامون فراخوانی این عملگرها فراهم می‌کند.
با گزینهٔ \f(CW\*(C`\-fassume\-sane\-operators\-new\-delete\*(C'\fR ممکن است GCC فرض کند که فراخوانی‌های عملگرهای سراسریِ قابل جایگزینی از عبارت‌های new یا delete یا از فراخوانی‌های \f(CW\*(C`_\|_builtin_operator_new\*(C'\fR یا \f(CW\*(C`_\|_builtin_operator_delete\*(C'\fR هیچ متغیر سراسری یا متغیرهایی را که آدرسشان ممکن است به عملگرها نشت کند (وضعیت سراسری؛ به جز \f(CW\*(C`errno\*(C'\fR برای عملگرهای \&\f(CW\*(C`new\*(C'\fR و \f(CW\*(C`new[]\*(C'\fR) نمی‌خوانند یا تغییر نمی‌دهند.
این امر اجازهٔ بیشتر بهینه‌سازی‌ها را در طول این فراخوانی‌ها می‌دهد و چیزی است که عملگرهای ارائه‌شده توسط پیاده‌سازی آن را برآورده می‌کنند، مگر اینکه جزئیات پیاده‌سازی \f(CW\*(C`malloc\*(C'\fR در کد قابل مشاهده باشد یا از قلاب‌های (hooks) \f(CW\*(C`malloc\*(C'\fR استفاده شده باشد، اما اگر برنامه‌ای این عملگرها را جایگزین کند ممکن است برآورده نشود. این رفتار به‌طور پیش‌فرض فعال است.
با گزینهٔ \f(CW\*(C`\-fno\-assume\-sane\-operators\-new\-delete\*(C'\fR کامپایلر GCC باید فرض کند همهٔ این فراخوانی‌ها (چه از عبارت‌های new یا delete و چه فراخوانی مستقیم) ممکن است وضعیت سراسری را بخوانند و بنویسند، مگر اینکه خلاف آن ثابت شود (مثلاً هنگامی که GCC پیاده‌سازی آن‌ها را کامپایل می‌کند). اگر آن عملگرها جایگزین شده‌اند یا ممکن است جایگزین شوند و کد باید چنین رفتاری را انتظار داشته باشد، از این گزینه استفاده کنید.
.IP \fB\-fchar8_t\fR 4
.IX Item "-fchar8_t"
.PD 0
.IP \fB\-fno\-char8_t\fR 4
.IX Item "-fno-char8_t"
.PD
فعال‌سازی پشتیبانی از \f(CW\*(C`char8_t\*(C'\fR مطابق با تصویب آن در C++20. این شامل افزودن نوع پایه‌ایِ جدید \f(CW\*(C`char8_t\*(C'\fR، تغییراتی در انواع لیترال‌های نویسه‌ای و رشته‌ای UTF\-8، امضاهای جدید برای لیترال‌های تعریف‌شده توسط کاربر (user\-defined literals)، به‌روزرسانی‌های کتابخانهٔ استانداردِ مرتبط و ماکروهای آزمون ویژگیِ جدید \&\f(CW\*(C`_\|_cpp_char8_t\*(C'\fR و \f(CW\*(C`_\|_cpp_lib_char8_t\*(C'\fR است.
.Sp
این گزینه امکان سربارگذاری توابع را برای رشته‌های معمولی و UTF\-8 فراهم می‌سازد:
.Sp
.Vb 4
\&        int f(const char *);    // #1
\&        int f(const char8_t *); // #2
\&        int v1 = f("text");     // Calls #1
\&        int v2 = f(u8"text");   // Calls #2
.Ve
.Sp
و امضاهای جدیدی را برای لیترال‌های تعریف‌شده توسط کاربر معرفی می‌کند:
.Sp
.Vb 6
\&        int operator""_udl1(char8_t);
\&        int v3 = u8\*(Aqx\*(Aq_udl1;
\&        int operator""_udl2(const char8_t*, std::size_t);
\&        int v4 = u8"text"_udl2;
\&        template<typename T, T...> int operator""_udl3();
\&        int v5 = u8"text"_udl3;
.Ve
.Sp
تغییر نوع لیترال‌های رشته‌ای و نویسه‌ای UTF\-8 ناسازگاری‌هایی را با استانداردهای ISO C++11 و پس از آن ایجاد می‌کند. به عنوان مثال، کد زیر در ISO C++11 خوش‌ساخت است، اما هنگام مشخص کردن \&\fB\-fchar8_t\fR بدساخت است.
.Sp
.Vb 11
\&        const char *cp = u8"xx";// error: invalid conversion from
\&                                //        \`const char8_t*\*(Aq to \`const char*\*(Aq
\&        int f(const char*);
\&        auto v = f(u8"xx");     // error: invalid conversion from
\&                                //        \`const char8_t*\*(Aq to \`const char*\*(Aq
\&        std::string s{u8"xx"};  // error: no matching function for call to
\&                                //        \`std::basic_string<char>::basic_string()\*(Aq
\&        using namespace std::literals;
\&        s = u8"xx"s;            // error: conversion from
\&                                //        \`basic_string<char8_t>\*(Aq to non\-scalar
\&                                //        type \`basic_string<char>\*(Aq requested
.Ve
.IP \fB\-fcheck\-new\fR 4
.IX Item "-fcheck-new"
بررسی می‌کند که اشاره‌گر بازگردانده شده توسط \f(CW\*(C`operator new\*(C'\fR قبل از تلاش برای تغییر حافظهٔ تخصیص‌یافته، غیرتهی (non\-null) باشد. این بررسی معمولاً غیرضروری است زیرا استاندارد C++ مشخص می‌کند که \&\f(CW\*(C`operator new\*(C'\fR تنها در صورتی \f(CW0\fR را برمی‌گرداند که به‌صورت \&\f(CWthrow()\fR اعلان شده باشد، که در این حالت کامپایلر حتی بدون این گزینه نیز همیشه مقدار بازگشتی را بررسی می‌کند. در تمام موارد دیگر، هنگامی که \&\f(CW\*(C`operator new\*(C'\fR مشخصات استثنای غیرخالی دارد، اتمام حافظه با پرتاب \f(CW\*(C`std::bad_alloc\*(C'\fR اعلام می‌شود. همچنین نگاه کنید به \&\fBnew (nothrow)\fR.
.IP \fB\-fconcepts\fR 4
.IX Item "-fconcepts"
فعال‌سازی پشتیبانی از ویژگی C++ Concepts برای محدود کردن آرگومان‌های الگو. با \fB\-std=c++20\fR و بالاتر، مفاهیم (Concepts) بخشی از استاندارد زبان هستند، بنابراین \fB\-fconcepts\fR به‌طور پیش‌فرض فعال است.
.Sp
برخی سازه‌ها که در مشخصات فنی قبلی افزونه‌های مفاهیم برای C++،‏ ISO 19217 (2015)، مجاز بودند اما وارد استاندارد نشدند، قبلاً می‌توانستند با \&\fB\-fconcepts\-ts\fR فعال شوند. گزینهٔ \fB\-fconcepts\-ts\fR در GCC 14 منسوخ و در GCC 15 حذف شد؛ از کاربران انتظار می‌رود کدهای خود را به مفاهیم C++20 تبدیل کنند.
.IP \fB\-fconcepts\-diagnostics\-depth=\fR\fIn\fR 4
.IX Item "-fconcepts-diagnostics-depth=n"
تعیین بیشینهٔ عمق بازپخش خطا در طول عیب‌یابی بازگشتیِ برآورده نشدن یک قید. مقدار پیش‌فرض 1 است.
.IP \fB\-fconstexpr\-depth=\fR\fIn\fR 4
.IX Item "-fconstexpr-depth=n"
تنظیم بیشینهٔ عمق ارزیابی تو در تو برای توابع constexpr در C++11 روی \fIn\fR. یک حد مجاز برای تشخیص بازگشت بی‌پایان در حین ارزیابی عبارت ثابت لازم است. کمینهٔ مشخص‌شده توسط استاندارد 512 است.
.IP \fB\-fconstexpr\-cache\-depth=\fR\fIn\fR 4
.IX Item "-fconstexpr-cache-depth=n"
تنظیم بیشینهٔ سطح عمق ارزیابی تو در تو برای توابع constexpr در C++11 که در حافظه‌پنهان نگهداری خواهند شد، روی \fIn\fR. این یک روش ابتکاری است که تعادلی بین سرعت کامپایل (هنگامی که حافظه‌پنهان از محاسبات تکراری جلوگیری می‌کند) در برابر مصرف حافظه (هنگامی که حافظه‌پنهان به دلیل ارزیابی‌های بسیار بازگشتی بسیار بزرگ می‌شود) برقرار می‌کند. مقدار پیش‌فرض 8 است. کاربران بسیار کمی مایل به تغییر آن هستند، اما اگر کد شما محاسبات سنگین constexpr انجام می‌دهد ممکن است بخواهید آزمایش کنید تا دریابید کدام مقدار برای شما بهتر عمل می‌کند.
.IP \fB\-fconstexpr\-fp\-except\fR 4
.IX Item "-fconstexpr-fp-except"
پیوست F از استاندارد C مشخص می‌کند که استثناهای ممیز شناور IEC559 که در زمان کامپایل رخ می‌دهند نباید کامپایل را متوقف کنند. کامپایلرهای C++ در طول تاریخ از این راهنما پیروی نکرده‌اند و در عوض تقسیم ممیز شناور بر صفر را غیرثابت تلقی کرده‌اند، هرچند که مقدار کاملاً تعریف‌شده‌ای دارد. این پرچم به کامپایلر اعلام می‌کند که به پیوست F نسبت به قوانین دیگری که می‌گویند یک عملیات خاص تعریف‌نشده است، اولویت دهد.
.Sp
.Vb 1
\&        constexpr float inf = 1./0.; // OK with \-fconstexpr\-fp\-except
.Ve
.IP \fB\-fconstexpr\-loop\-limit=\fR\fIn\fR 4
.IX Item "-fconstexpr-loop-limit=n"
تنظیم بیشینهٔ تعداد تکرارهای یک حلقه در توابع constexpr در C++14 روی \fIn\fR. یک حد مجاز برای تشخیص حلقه‌های بی‌پایان در حین ارزیابی عبارت ثابت لازم است. مقدار پیش‌فرض 262144 (1<<18) است.
.IP \fB\-fconstexpr\-ops\-limit=\fR\fIn\fR 4
.IX Item "-fconstexpr-ops-limit=n"
تنظیم بیشینهٔ تعداد عملیات در طول یک ارزیابیِ تکینِ constexpr.
حتی زمانی که تعداد تکرارهای یک حلقه با محدودیت فوق محدود شده است، اگر چندین حلقهٔ تو در تو وجود داشته باشد و هر یک از آن‌ها تکرارهای زیادی کمتر از حد بالا داشته باشد، یا اگر در بدنهٔ حلقه‌ای یا حتی خارج از یک حلقه نیاز به ارزیابی عبارت‌های بسیار زیادی باشد، ارزیابی حاصل از constexpr ممکن است بیش از حد طول بکشد.
مقدار پیش‌فرض 33554432 (1<<25) است.
.IP \fB\-fcontracts\fR 4
.IX Item "-fcontracts"
فعال‌سازی پشتیبانی از ویژگی C++ Contracts، همان‌طور که در پیش‌نویس کاری C++26 (N5003) مشخص شده است.
.Sp
در صورت نقض یک قرارداد اعمال‌شده یا مشاهده‌شده (به \fB\-fcontract\-evaluation\-semantic\fR در زیر مراجعه کنید)، یک گردانندهٔ نقض فراخوانی می‌شود؛ کتابخانهٔ استاندارد یک گردانندهٔ پیش‌فرض ارائه می‌دهد که اطلاعات مربوط به قراردادی را که شکست خورده است منتشر می‌کند.
.Sp
کاربران می‌توانند گردانندهٔ نقض پیش‌فرض را با تعریف زیر جایگزین کنند:
.Sp
.Vb 2
\&        void
\&        handle_contract_violation (const std::contracts::contract_violation&);
.Ve
.IP \fB\-fcontract\-evaluation\-semantic=\fR\fIsemantic\fR 4
.IX Item "-fcontract-evaluation-semantic=semantic"
تنظیم معنایی (semantic) که قراردادها با آن ارزیابی می‌شوند روی \fIsemantic\fR.
.Sp
مقادیر در دسترس برای حالت ارزیابی عبارتند از:
.Sp
\&\*(Aq\f(CW\*(C`ignored\*(C'\fR\*(Aq بررسی‌های قرارداد حذف خواهند شد، بدون اینکه هیچ بررسی‌ای در زمان کامپایل یا زمان اجرا اضافه شود.
.Sp
\&\*(Aq\f(CW\*(C`observed\*(C'\fR\*(Aq بررسی‌های قرارداد (در زمان اجرا) انجام می‌شوند و در صورت ناموفق بودن، گرداننده‌ای فراخوانی می‌شود که امکان انجام اقداماتی مانند ثبت وقایع یا انتشار هشدارهای زمان اجرا را فراهم می‌کند. هنگامی که گرداننده بازگردد، اجرای کد ادامه می‌یابد. در زمان کامپایل، بررسی‌ها برای ارزیابی‌های \f(CW\*(C`constexpr\*(C'\fR انجام می‌شوند، در این حالت در صورت ناموفق بودن بررسی، یک پیام تشخیصی صادر می‌شود.
.Sp
\&\*(Aq\f(CW\*(C`enforce\*(C'\fR\*(Aq بررسی‌های قرارداد انجام می‌شوند و در صورت ناموفق بودن، گرداننده فراخوانی می‌شود. هنگامی که گرداننده بازگردد، اجرای کد پایان می‌یابد و از ادامهٔ آن فراتر از مورد ناموفق جلوگیری می‌شود. در زمان کامپایل، بررسی‌ها روی \f(CW\*(C`constexpr\*(C'\fR اعمال می‌شوند و در صورت ناموفق بودن، برنامه بدساخت تلقی شده و یک خطا صادر می‌شود.
.Sp
\&\*(Aq\f(CW\*(C`quick_enforce\*(C'\fR\*(Aq بررسی‌های قرارداد (در زمان اجرا) انجام می‌شوند و در صورت ناموفق بودن، اجرا بلافاصله (بدون فراخوانی هیچ گرداننده‌ای) پایان می‌یابد. در زمان کامپایل تفاوتی در رفتار بین این گزینه و حالت \f(CW\*(C`enforce\*(C'\fR وجود ندارد، زیرا هیچ گرداننده‌ای در زمان کامپایل فراخوانی نمی‌شود..IP \fB\-fcontracts\-conservative\-ipa\fR 4
.IX Item "-fcontracts-conservative-ipa"
این گزینه از اقدام تحلیل بین‌رویه‌ای (inter\-procedural analysis یا IPA) هنگامی که بدنهٔ یک تابع درون‌خطی (\f(CWinline\fR) در یک TU مشخص قابل مشاهده است، جلوگیری می‌کند. این امر شرایطی را پوشش می‌دهد که شرایط ارزیابی قرارداد مجاز به تفاوت بین TUهای مختلف باشند، که به این معنی است که چنین اقداماتی بالقوه نادرست خواهند بود.
.IP \fB\-fcontract\-checks\-outlined\fR 4
.IX Item "-fcontract-checks-outlined"
به‌طور پیش‌فرض، بررسی‌های قرارداد برای شرایط \f(CW\*(C`pre\*(C'\fR و \f(CW\*(C`post\*(C'\fR به‌صورت درون‌خطی (in\-line) در بدنهٔ توابع بسط می‌یابند. این گزینه باعث می‌شود در عوض یک تابع کوچک (شامل بررسی‌ها) ایجاد شود که در موقعیت مربوطه فراخوانی گردد. این امر اجازه می‌دهد معیارهای متفاوتی برای کامپایل بخش بررسی و بقیهٔ بدنهٔ تابع اعمال شود.
.IP \fB\-fcontract\-disable\-optimized\-checks\fR 4
.IX Item "-fcontract-disable-optimized-checks"
هنگامی که بررسی‌های شرایط \f(CW\*(C`pre\*(C'\fR و \f(CW\*(C`post\*(C'\fR برون‌خط (outlined) می‌شوند (با استفاده از
\&\fB\-fcontract\-checks\-outlined\fR)، این گزینه مراحل بهینه‌سازی را برای آن توابع غیرفعال می‌کند که می‌تواند از حذف ناخواستهٔ مراحل بررسی جلوگیری نماید.
.IP \fB\-fcontracts\-client\-check=\fR\fImode\fR 4
.IX Item "-fcontracts-client-check=mode"
این گزینه درج بررسی‌ها را در محل‌های فراخوانی (بررسی در سمت فراخواننده یا caller\-side) فعال می‌کند.
.Sp
مقدار \fImode\fR مشخص می‌کند کدام بررسی‌های قرارداد انجام شوند:
\&\*(Aq\f(CW\*(C`none\*(C'\fR\*(Aq بدون بررسی در سمت فراخواننده/کلاینت (پیش‌فرض)
.Sp
\&\*(Aq\f(CW\*(C`pre\*(C'\fR\*(Aq پیش‌شرط‌ها در سمت فراخواننده/کلاینت بررسی می‌شوند.
.Sp
\&\*(Aq\f(CW\*(C`all\*(C'\fR\*(Aq هر دو پیش‌شرط‌ها و پس‌شرط‌ها در سمت فراخواننده/کلاینت بررسی می‌شوند.
.IP \fB\-fcontracts\-definition\-check=\fR\fImode\fR 4
.IX Item "-fcontracts-definition-check=mode"
این گزینه امکان غیرفعال کردن بررسی‌های سمت فراخوانده/تعریف (callee/definition\-side) را فراهم می‌کند، که در غیر این صورت هنگام فعال بودن قابلیت قراردادها به‌طور پیش‌فرض فعال هستند.
.Sp
متغیر \fImode\fR مقادیر \*(Aq\f(CW\*(C`on\*(C'\fR\*(Aq و \*(Aq\f(CW\*(C`off\*(C'\fR\*(Aq را می‌پذیرد.
.IP \fB\-fcoroutines\fR 4
.IX Item "-fcoroutines"
پشتیبانی از افزونهٔ کوروتین‌های C++ را فعال می‌کند. با \fB\-std=c++20\fR
و بالاتر، کوروتین‌ها بخشی از استاندارد زبان هستند، بنابراین
\&\fB\-fcoroutines\fR به‌طور پیش‌فرض فعال است.
.IP \fB\-fdiagnostics\-all\-candidates\fR 4
.IX Item "-fdiagnostics-all-candidates"
به بخش پیشانی (front end) C++ اجازه می‌دهد هنگام شکست در رفع ابهام بارگذاری بیش‌ازحد (overload resolution)، تمام کاندیداها را ذکر کند، از جمله هنگامی که یک تابع حذف‌شده (deleted function) انتخاب می‌شود.
.IP \fB\-fdump\-lang\-\fR 4
.IX Item "-fdump-lang-"
.PD 0
.IP \fB\-fdump\-lang\-\fR\fIswitch\fR 4
.IX Item "-fdump-lang-switch"
.IP \fB\-fdump\-lang\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR 4
.IX Item "-fdump-lang-switch-options"
.IP \fB\-fdump\-lang\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR\fB=\fR\fIfilename\fR 4
.IX Item "-fdump-lang-switch-options=filename"
.PD
تخلیهٔ (dump) اطلاعات مختص C++ را کنترل می‌کند. بخش‌های \fIoptions\fR
و \fIfilename\fR همان‌طور که در گزینهٔ
\&\fB\-fdump\-tree\fR شرح داده شده رفتار می‌کنند. مقادیر \fIswitch\fR زیر
پذیرفته می‌شوند:
.RS 4
.IP \fBall\fR 4
.IX Item "all"
تمام موارد زیر را فعال می‌کند.
.IP \fBclass\fR 4
.IX Item "class"
اطلاعات سلسله‌مراتب کلاس را تخلیه می‌کند. اطلاعات جدول مجازی (virtual table) صادر می‌شود
مگر آن‌که \*(Aq\fBslim\fR\*(Aq مشخص شده باشد.
.IP \fBmodule\fR 4
.IX Item "module"
اطلاعات ماژول را تخلیه می‌کند. گزینه‌های \fBlineno\fR (مکان‌ها)،
\&\fBgraph\fR (دسترس‌پذیری)، \fBblocks\fR (خوشه‌ها)،
\&\fBuid\fR (سریال‌سازی)، \fBalias\fR (قابل ادغام)،
\&\fBasmname\fR (Elrond)، \fBeh\fR (نگاشت‌کننده) و \fBvops\fR
(ماکروها) ممکن است اطلاعات بیشتری ارائه دهند.
.IP \fBraw\fR 4
.IX Item "raw"
داده‌های خام درخت درونی را تخلیه می‌کند.
.IP \fBtinst\fR 4
.IX Item "tinst"
توالی نمونه‌سازی‌های قالب (template instantiations) را تخلیه می‌کند که برای نمایش
عمق بازگشت تورفتگی دارند. گزینهٔ \fBlineno\fR مکان در کد منبع را که
نمونه‌سازی در آن آغاز شده اضافه می‌کند، و گزینهٔ
\&\fBdetails\fR همچنین جایگزینی‌های پیش‌از‌نمونه‌سازی را، مانند مواردی
که هنگام استنتاج آرگومان قالب انجام شده، تخلیه می‌کند.
.Sp
خطوط در تخلیهٔ .tinst با \fBI\fR برای یک نمونه‌سازی،
\&\fBS\fR برای یک جایگزینی دیگر، و \fBR[IS]\fR برای زمینهٔ
بازگشایی‌شدهٔ یک نمونه‌سازی به‌تعویق‌افتاده آغاز می‌شوند.
.RE
.RS 4
.RE
.IP \fB\-fno\-elide\-constructors\fR 4
.IX Item "-fno-elide-constructors"
استاندارد C++ به یک پیاده‌سازی اجازه می‌دهد از ایجاد شیء موقتی که
تنها برای مقداردهی اولیهٔ شیء دیگری از همان نوع استفاده می‌شود صرف‌نظر کند.
مشخص کردن این گزینه آن بهینه‌سازی را غیرفعال کرده و G++ را مجبور می‌کند در تمام موارد
سازندهٔ رونوشت (copy constructor) را فراخوانی کند. این گزینه همچنین باعث می‌شود G++
توابع عضو بدیهی (trivial member functions) را فراخوانی کند که در غیر این صورت به‌صورت درون‌خطی بسط می‌یافتند.
.Sp
در C++17، کامپایلر ملزم به حذف این اشیای موقت است، اما این
گزینه همچنان بر توابع عضو بدیهی تأثیر می‌گذارد.
.IP \fB\-fno\-enforce\-eh\-specs\fR 4
.IX Item "-fno-enforce-eh-specs"
کدی برای بررسی نقض مشخصات استثنا (exception specifications)
در زمان اجرا تولید نمی‌کند. این گزینه استاندارد C++ را نقض می‌کند، اما ممکن است
برای کاهش اندازهٔ کد در ساخت‌های نهایی مفید باشد، بسیار شبیه به تعریف
\&\f(CW\*(C`NDEBUG\*(C'\fR. این امر به کد کاربر اجازهٔ پرتاب
استثناها در نقض مشخصات استثنا را نمی‌دهد؛ کامپایلر همچنان بر اساس
مشخصات استثنا بهینه‌سازی انجام می‌دهد، بنابراین پرتاب یک
استثنای غیرمنتظره منجر به رفتار تعریف‌نشده (undefined behavior) در زمان اجرا خواهد شد.
.IP \fB\-fextern\-tls\-init\fR 4
.IX Item "-fextern-tls-init"
.PD 0
.IP \fB\-fno\-extern\-tls\-init\fR 4
.IX Item "-fno-extern-tls-init"
.PD
استانداردهای C++11 و OpenMP به متغیرهای \f(CW\*(C`thread_local\*(C'\fR و
\&\f(CW\*(C`threadprivate\*(C'\fR اجازه می‌دهند دارای مقداردهی اولیهٔ پویا (زمان اجرا)
باشند. برای پشتیبانی از این امر، هرگونه استفاده از چنین متغیری از طریق
یک تابع لفاف (wrapper) انجام می‌شود که هرگونه مقداردهی اولیهٔ لازم را انجام می‌دهد.
هنگامی که استفاده و تعریف متغیر در یک واحد ترجمه (TU) یکسان باشد،
این سربار می‌تواند با بهینه‌سازی حذف شود، اما هنگامی که استفاده در یک واحد
ترجمهٔ متفاوت باشد، سربار قابل توجهی وجود دارد حتی اگر متغیر در واقع
نیازی به مقداردهی اولیهٔ پویا نداشته باشد. اگر برنامه‌نویس مطمئن باشد که هیچ
استفاده‌ای از متغیر در یک TU غیرتعریف‌کننده نیازی به راه‌اندازی مقداردهی
اولیهٔ پویا ندارد (خواه به این دلیل که متغیر به‌صورت ایستا مقداردهی اولیه شده است، یا
استفاده از متغیر در TU تعریف‌کننده پیش از هرگونه استفاده در TU دیگر
اجرا خواهد شد)، می‌تواند با گزینهٔ
\&\fB\-fno\-extern\-tls\-init\fR از این سربار جلوگیری کند.
.Sp
در اهدافی که از نام‌های مستعار نماد (symbol aliases) پشتیبانی می‌کنند، مقدار پیش‌فرض
\&\fB\-fextern\-tls\-init\fR است. در اهدافی که از نام‌های مستعار نماد
پشتیبانی نمی‌کنند، مقدار پیش‌فرض \fB\-fno\-extern\-tls\-init\fR است.
.IP \fB\-ffold\-simple\-inlines\fR 4
.IX Item "-ffold-simple-inlines"
.PD 0
.IP \fB\-fno\-fold\-simple\-inlines\fR 4
.IX Item "-fno-fold-simple-inlines"
.PD
به بخش پیشانی C++ اجازه می‌دهد فراخوانی‌های \f(CW\*(C`std::move\*(C'\fR، \f(CW\*(C`std::forward\*(C'\fR،
\&\f(CW\*(C`std::addressof\*(C'\fR، \f(CW\*(C`std::to_underlying\*(C'\fR
و \f(CW\*(C`std::as_const\*(C'\fR را تا کند (fold). در مقایسه با درون‌خط‌سازی، این
بدان معناست که هیچ اطلاعات اشکال‌زدایی برای چنین فراخوانی‌هایی تولید نخواهد شد. از آنجا که این
توابع به‌ندرت برای اشکال‌زدایی جالب توجه هستند، این پرچم به‌طور پیش‌فرض فعال است
مگر آن‌که \fB\-fno\-inline\fR فعال باشد.
.IP \fB\-fno\-gnu\-keywords\fR 4
.IX Item "-fno-gnu-keywords"
\&\f(CW\*(C`typeof\*(C'\fR را به‌عنوان کلیدواژه شناسایی نمی‌کند، تا کد بتواند از این
کلمه به‌عنوان یک شناسه استفاده کند. می‌توانید به‌جای آن از کلیدواژهٔ \f(CW\*(C`_\|_typeof_\|_\*(C'\fR استفاده کنید.
این گزینه توسط لهجه‌های اکید ISO C++ اعمال می‌شود: \fB\-ansi\fR،
\&\fB\-std=c++98\fR، \fB\-std=c++11\fR و غیره.
.IP \fB\-fno\-immediate\-escalation\fR 4
.IX Item "-fno-immediate-escalation"
ارتقای تابع فوری (immediate function escalation) را که به موجب آن توابع خاصی
می‌توانند مطابق آنچه در P2564R3 مشخص شده به consteval ارتقا یابند، فعال نمی‌کند. برای مثال:
.Sp
.Vb 1
\&        consteval int id(int i) { return i; }
\&        
\&        constexpr int f(auto t)
\&        {
\&          return t + id(t); // id causes f<int> to be promoted to consteval
\&        }
\&        
\&        void g(int i)
\&        {
\&          f (3);
\&        }
.Ve
.Sp
در C++20 کامپایل می‌شود: تابع \f(CW\*(C`f\*(C'\fR یک تابع ارتقایابندهٔ فوری است (به‌دلیل
وجود \f(CW\*(C`auto\*(C'\fR، یک قالب تابع است و به‌صورت \f(CW\*(C`constexpr\*(C'\fR اعلان شده است)
و \f(CWid(t)\fR یک عبارت ارتقایابندهٔ فوری است، بنابراین \f(CW\*(C`f\*(C'\fR به
\&\f(CW\*(C`consteval\*(C'\fR ارتقا می‌یابد. در نتیجه، فراخوانی \f(CWid(t)\fR
در یک زمینهٔ فوری (immediate context) قرار دارد، بنابراین مجبور نیست یک مقدار ثابت تولید کند (این
همان سازوکاری است که امکان ترکیب توابع consteval را فراهم می‌کند). با این حال،
با \fB\-fno\-immediate\-escalation\fR، تابع \f(CW\*(C`f\*(C'\fR به
\&\f(CW\*(C`consteval\*(C'\fR ارتقا نمی‌یابد، و از آنجا که فراخوانی تابع consteval یعنی \f(CWid(t)\fR
یک عبارت ثابت نیست، کامپایلر کد را رد می‌کند.
.Sp
این گزینه به‌طور پیش‌فرض روشن است؛ تنها در حالت C++20
یا بالاتر مؤثر واقع می‌شود..IP \fB\-fimplicit\-constexpr\fR 4
.IX Item "-fimplicit-constexpr"
توابع inline را در صورتی که شرایط یک تابع constexpr را برآورده کنند، به‌طور ضمنی constexpr در نظر می‌گیرد. این گزینه می‌تواند در حالت C++14 یا بالاتر استفاده شود. این امر می‌تواند منجر به تغییر مقداردهی اولیه از پویا به ایستا و بهینه‌سازی‌های دیگر شود.
.IP \fB\-fno\-implicit\-templates\fR 4
.IX Item "-fno-implicit-templates"
هرگز برای الگوهای غیر\-inline که به‌طور ضمنی (یعنی از طریق استفاده) نمونه‌سازی شده‌اند، کد تولید نمی‌کند؛ تنها برای نمونه‌سازی‌های صریح کد تولید می‌کند. اگر از این گزینه استفاده می‌کنید، باید ساختار کد خود را طوری تنظیم کنید که شامل تمام نمونه‌سازی‌های صریح لازم باشد تا در زمان پیوند با نمادهای تعریف‌نشده مواجه نشوید.
.IP \fB\-fno\-implicit\-inline\-templates\fR 4
.IX Item "-fno-implicit-inline-templates"
برای نمونه‌سازی‌های ضمنی الگوهای inline نیز کدی تولید نمی‌کند. پیش‌فرض این است که با توابع inline متفاوت رفتار شود تا کامپایل با بهینه‌سازی و بدون آن، به مجموعه یکسانی از نمونه‌سازی‌های صریح نیاز داشته باشد.
.IP \fB\-fno\-implement\-inlines\fR 4
.IX Item "-fno-implement-inlines"
برای صرفه‌جویی در فضا، نسخه‌های برون‌خط (out\-of\-line) توابع inline تحت کنترل \f(CW\*(C`#pragma implementation\*(C'\fR را تولید نمی‌کند. این امر در صورتی که این توابع در تمام جاهایی که فراخوانی می‌شوند inline نشوند، باعث خطاهای پیونددهنده می‌شود.
.IP \fB\-fmodules\fR 4
.IX Item "-fmodules"
.PD 0
.IP \fB\-fno\-modules\fR 4
.IX Item "-fno-modules"
.PD
پشتیبانی از ماژول‌های C++20 را فعال می‌کند. معمولاً نیازی به \&\fB\-fno\-modules\fR نیست، چرا که این مقدار پیش‌فرض است. با وجود اینکه این یک قابلیت C++20 است، در حال حاضر با انتخاب آن نسخه استاندارد، به‌طور ضمنی فعال نمی‌شود.
.IP \fB\-fmodule\-header\fR 4
.IX Item "-fmodule-header"
.PD 0
.IP \fB\-fmodule\-header=user\fR 4
.IX Item "-fmodule-header=user"
.IP \fB\-fmodule\-header=system\fR 4
.IX Item "-fmodule-header=system"
.PD
کامپایل کردن یک فایل سرآیند برای ایجاد یک واحد سرآیند (header unit) قابل وارد کردن.
.IP \fB\-fmodule\-implicit\-inline\fR 4
.IX Item "-fmodule-implicit-inline"
توابع عضوی که در تعاریف کلاس خود تعریف شده‌اند، در کدهای ماژولار به‌طور ضمنی inline نیستند. این امر بنا به دلایل موجهی با رفتار سنتی C++ متفاوت است. با این حال، ممکن است در هنگام پورت کردن کد باعث دشواری شود. این گزینه چنین تعاریف تابعی را به‌طور ضمنی inline می‌کند. البته این کار ناسازگاری ABI ایجاد می‌کند، بنابراین باید در همه‌جا یا هیچ‌جا استفاده شود. (چنین تعاریفی در خارج از یک ماژول نام‌گذاری‌شده در هر حال به‌طور ضمنی inline باقی می‌مانند.)
.IP \fB\-fno\-module\-lazy\fR 4
.IX Item "-fno-module-lazy"
غیرفعال کردن واردسازی تنبل (lazy importing) ماژول و ایجاد نگاشت‌کننده ماژول (module mapper).
.IP \fB\-fmodule\-mapper=\fR[\fIhostname\fR]\fB:\fR\fIport\fR[\fB?\fR\fIident\fR] 4
.IX Item "-fmodule-mapper=[hostname]:port[?ident]"
.PD 0
.IP "\fB\-fmodule\-mapper=|\fR\fIprogram\fR[\fB?\fR\fIident\fR]\fB \fR\fIargs...\fR" 4
.IX Item "-fmodule-mapper=|program[?ident] args..."
.IP \fB\-fmodule\-mapper==\fR\fIsocket\fR[\fB?\fR\fIident\fR] 4
.IX Item "-fmodule-mapper==socket[?ident]"
.IP \fB\-fmodule\-mapper=<>\fR[\fIinout\fR][\fB?\fR\fIident\fR] 4
.IX Item "-fmodule-mapper=<>[inout][?ident]"
.IP \fB\-fmodule\-mapper=<\fR\fIin\fR\fB>\fR\fIout\fR[\fB?\fR\fIident\fR] 4
.IX Item "-fmodule-mapper=<in>out[?ident]"
.IP \fB\-fmodule\-mapper=\fR\fIfile\fR[\fB?\fR\fIident\fR] 4
.IX Item "-fmodule-mapper=file[?ident]"
.PD
یک مرجع (oracle) برای پرس‌وجوی نگاشت‌های نام ماژول به نام فایل. در صورت مشخص نشدن، متغیر محیطی \fBCXX_MODULE_MAPPER\fR استفاده می‌شود، و اگر آن هم تنظیم نشده باشد، یک پیش‌فرض درون‌پردازشی ارائه می‌گردد.
.IP \fB\-fmodule\-only\fR 4
.IX Item "-fmodule-only"
فقط رابط ماژول کامپایل‌شده (Compiled Module Interface) را تولید می‌کند و از ایجاد هرگونه فایل شیء جلوگیری می‌نماید.
.IP \fB\-fms\-extensions\fR 4
.IX Item "-fms-extensions"
هشدارهای Wpedantic درباره ساختارهای استفاده‌شده در MFC، مانند int ضمنی و گرفتن اشاره‌گر به تابع عضو از طریق نحو غیر استاندارد را غیرفعال می‌کند.
.IP \fB\-fnew\-inheriting\-ctors\fR 4
.IX Item "-fnew-inheriting-ctors"
اصلاحیه P0136 بر معناشناسی وراثت سازنده C++11 را فعال می‌کند. این بخشی از C++17 است اما همچنین یک گزارش نقص (Defect Report) در برابر C++11 و C++14 به شمار می‌رود. این پرچم به‌طور پیش‌فرض فعال است مگر اینکه \fB\-fabi\-version=10\fR یا پایین‌تر مشخص شده باشد.
.IP \fB\-fnew\-ttp\-matching\fR 4
.IX Item "-fnew-ttp-matching"
راهکار P0522 برای مسئله Core issue 150 (پارامترهای قالبِ قالب و آرگومان‌های پیش‌فرض) را فعال می‌کند: این به قالبی با آرگومان‌های قالب پیش‌فرض اجازه می‌دهد تا به عنوان آرگومانی برای پارامتر قالبِ قالبی با پارامترهای قالب کمتر استفاده شود. این پرچم به‌طور پیش‌فرض برای \&\fB\-std=c++17\fR فعال است.
.IP \fB\-fno\-nonansi\-builtins\fR 4
.IX Item "-fno-nonansi-builtins"
اعلان‌های توکار توابعی که توسط ANSI/ISO C الزامی نشده‌اند را غیرفعال می‌کند. این توابع شامل \f(CW\*(C`ffs\*(C'\fR، \f(CW\*(C`alloca\*(C'\fR، \f(CW\*(C`_exit\*(C'\fR، \&\f(CW\*(C`index\*(C'\fR، \f(CW\*(C`bzero\*(C'\fR، \f(CW\*(C`conjf\*(C'\fR و سایر توابع مرتبط هستند.
.IP \fB\-fnothrow\-opt\fR 4
.IX Item "-fnothrow-opt"
مشخصه استثنای \f(CWthrow()\fR را به‌گونه‌ای در نظر می‌گیرد که گویی یک مشخصه \&\f(CW\*(C`noexcept\*(C'\fR است تا بار اضافی اندازه بخش کد را نسبت به تابعی بدون مشخصه استثنا کاهش داده یا حذف کند. اگر تابع دارای متغیرهای محلی از نوع‌هایی با تخریب‌کننده‌های غیربدیهی باشد، مشخصه استثنا در واقع تابع را کوچک‌تر می‌کند زیرا پاک‌سازی‌های EH برای آن متغیرها می‌توانند بهینه‌سازی و حذف شوند. اثر معنایی این است که پرتاب استثنا از تابعی با چنین مشخصه استثنایی منجر به فراخوانی \f(CW\*(C`terminate\*(C'\fR به جای \f(CW\*(C`unexpected\*(C'\fR می‌شود.
.IP \fB\-fno\-operator\-names\fR 4
.IX Item "-fno-operator-names"
با کلمات کلیدی نام عملگر شامل \f(CW\*(C`and\*(C'\fR، \f(CW\*(C`bitand\*(C'\fR، \&\f(CW\*(C`bitor\*(C'\fR، \f(CW\*(C`compl\*(C'\fR، \f(CW\*(C`not\*(C'\fR، \f(CW\*(C`or\*(C'\fR و \f(CW\*(C`xor\*(C'\fR به عنوان کلمات کلیدی هم‌معنی رفتار نمی‌کند.
.IP \fB\-fno\-optional\-diags\fR 4
.IX Item "-fno-optional-diags"
پیام‌های تشخیصی و هشدارهایی را که استاندارد می‌گوید نیازی به صدور آن‌ها توسط کامپایلر نیست، غیرفعال می‌کند. در حال حاضر تنها چنین هشداری که توسط G++ صادر می‌شود مربوط به نامی است که معانی متعددی در یک کلاس دارد.
.IP \fB\-fno\-pretty\-templates\fR 4
.IX Item "-fno-pretty-templates"
هنگامی که یک پیام خطا به تخصیص یک الگوی تابع اشاره دارد، کامپایلر معمولاً امضای الگو را به همراه آرگومان‌های الگو و هرگونه typedef یا typename موجود در امضا چاپ می‌کند (برای مثال \f(CW\*(C`void f(T) [with T = int]\*(C'\fR به جای \f(CW\*(C`void f(int)\*(C'\fR) تا مشخص باشد کدام الگو درگیر است. هنگامی که یک پیام خطا به تخصیص یک الگوی کلاس اشاره دارد، کامپایلر هرگونه آرگومان الگویی را که با آرگومان‌های الگوی پیش‌فرض آن الگو مطابقت دارند، حذف می‌کند. اگر هر یک از این رفتارها به جای آسان‌تر کردن درک پیام خطا، آن را دشوارتر کند، می‌توانید از \fB\-fno\-pretty\-templates\fR برای غیرفعال کردن آن‌ها استفاده کنید.
.IP \fB\-frange\-for\-ext\-temps\fR 4
.IX Item "-frange-for-ext-temps"
تمدید طول عمر اشیاء موقت در حلقه‌های مبتنی بر بازه (range-based for) در C++ را فعال می‌کند. با \fB\-std=c++23\fR و بالاتر این بخشی از استاندارد زبان است، بنابراین طول عمر اشیاء موقت به‌طور پیش‌فرض تا انتهای حلقه تمدید می‌شود. این گزینه امکان فعال‌سازی این رفتار را در نسخه‌های قدیمی‌تر استاندارد نیز فراهم می‌کند.
.IP \fB\-freflection\fR 4
.IX Item "-freflection"
قابلیت بازتابی (Reflection) آزمایشی C++26 را فعال می‌کند.
.IP \fB\-fno\-rtti\fR 4
.IX Item "-fno-rtti"
تولید اطلاعات مربوط به هر کلاس دارای توابع مجازی را برای استفاده توسط قابلیت‌های شناسایی نوع زمان اجرا (RTTI) در C++ (\f(CW\*(C`dynamic_cast\*(C'\fR و \f(CW\*(C`typeid\*(C'\fR) غیرفعال می‌کند. اگر از این بخش‌های زبان استفاده نمی‌کنید، می‌توانید با استفاده از این پرچم مقداری در فضا صرفه‌جویی کنید. توجه داشته باشید که مدیریت استثنا نیز از همین اطلاعات استفاده می‌کند، اما G++ آن را در صورت نیاز تولید می‌نماید. عملگر \f(CW\*(C`dynamic_cast\*(C'\fR همچنان می‌تواند برای تبدیل‌هایی که نیازی به اطلاعات نوع در زمان اجرا ندارند، یعنی تبدیل به \f(CW\*(C`void *\*(C'\fR یا به کلاس‌های پایه غیرمبهم، استفاده شود.
.Sp
ترکیب کدهای کامپایل‌شده با \fB\-frtti\fR با کدهای کامپایل‌شده با \&\fB\-fno\-rtti\fR ممکن است کار نکند. برای مثال، اگر کلاسی که با \fB\-fno\-rtti\fR کامپایل شده است به عنوان پایه برای کلاسی که با \fB\-frtti\fR کامپایل شده استفاده شود، ممکن است پیوند برنامه‌ها با شکست مواجه شود.
.IP \fB\-fsized\-deallocation\fR 4
.IX Item "-fsized-deallocation"
اعلان‌های عمومی توکارِ
.Sp
.Vb 2
\&        void operator delete (void *, std::size_t) noexcept;
\&        void operator delete[] (void *, std::size_t) noexcept;
.Ve
.Sp
معرفی‌شده در C++14 را فعال می‌کند. این گزینه برای توابع آزادسازی حافظه جایگزین تعریف‌شده توسط کاربر که مثلاً از اندازه شیء برای تسریع آزادسازی استفاده می‌کنند، مفید است. این گزینه به‌طور پیش‌فرض در \&\fB\-std=c++14\fR و بالاتر فعال است. پرچم \fB\-Wsized\-deallocation\fR درباره مکان‌هایی که ممکن است بخواهند تعریفی اضافه کنند هشدار می‌دهد.
.IP \fB\-fstrict\-enums\fR 4
.IX Item "-fstrict-enums"
به کامپایلر اجازه می‌دهد تا با استفاده از این فرض بهینه‌سازی کند که مقدار یک نوع شمارشی (enumerated type) تنها می‌تواند یکی از مقادیر شمارش (طبق تعریف در استاندارد C++؛ اساساً مقداری که می‌تواند با حداقل تعداد بیت‌های لازم برای نمایش تمام شمارنده‌ها نمایش داده شود) باشد. در صورتی که برنامه از یک تبدیل صریح برای تبدیل یک مقدار عدد صحیح دلخواه به نوع شمارشی استفاده کند، این فرض ممکن است نامعتبر باشد. این گزینه برای نوع‌های شمارشی با نوع زیرین (underlying type) ثابت هیچ تأثیری ندارد.
.IP \fB\-fstrong\-eval\-order\fR 4
.IX Item "-fstrong-eval-order".PD 0
.IP \fB\-fstrong\-eval\-order=\fR\fIkind\fR 4
.IX Item "-fstrong-eval-order=kind"
.PD
دسترسی به اعضا، اندیس‌گذاری آرایه‌ها و عبارت‌های شیفت را به ترتیب چپ\-به\-راست و انتساب را به ترتیب راست\-به\-چپ، همان‌طور که در C++17 به تصویب رسید، ارزیابی می‌کند. گزینهٔ \fB\-fstrong\-eval\-order\fR معادل \fB\-fstrong\-eval\-order=all\fR است و به‌طور پیش‌فرض در \fB\-std=c++17\fR یا بالاتر فعال است.
.Sp
گزینهٔ \fB\-fstrong\-eval\-order=some\fR صرفاً ترتیب دسترسی به اعضا و عبارت‌های شیفت را فعال می‌کند، و برای گویش‌های C++ پیش از C++17 پیش‌فرض است.
.Sp
گزینهٔ \fB\-fstrong\-eval\-order=none\fR معادل \fB\-fno\-strong\-eval\-order\fR است.
.IP \fB\-ftemplate\-backtrace\-limit=\fR\fIn\fR 4
.IX Item "-ftemplate-backtrace-limit=n"
حداکثر تعداد یادداشت‌های نمونه‌سازی الگو را برای یک اخطار یا خطای منفرد روی \fIn\fR تنظیم می‌کند. مقدار پیش‌فرض ۱۰ است.
.IP \fB\-ftemplate\-depth=\fR\fIn\fR 4
.IX Item "-ftemplate-depth=n"
حداکثر عمق نمونه‌سازی را برای کلاس‌های الگو روی \fIn\fR تنظیم می‌کند. تعیین محدودیت برای عمق نمونه‌سازی الگو جهت تشخیص بازگشت‌های بی‌پایان هنگام نمونه‌سازی کلاس‌های الگو ضروری است. برنامه‌های منطبق با استاندارد ANSI/ISO C++ نباید به عمق حداکثری بیش از ۱۷ (در C++11 به ۱۰۲۴ تغییر کرد) اتکا کنند. مقدار پیش‌فرض ۹۰۰ است، زیرا در برخی شرایط کامپایلر ممکن است پیش از رسیدن به ۱۰۲۴ با کمبود فضای پشته (stack) مواجه شود.
.IP \fB\-fno\-threadsafe\-statics\fR 4
.IX Item "-fno-threadsafe-statics"
کد اضافی را برای استفاده از روال‌های مشخص‌شده در C++ ABI جهت مقداردهی اولیه‌ی نخ‌امن (thread-safe) متغیرهای ایستای محلی تولید نمی‌کند. می‌توانید از این گزینه برای کاهش جزئی اندازهٔ کد در برنامه‌هایی که نیازی به نخ‌امن بودن ندارند استفاده کنید.
.IP \fB\-fuse\-cxa\-atexit\fR 4
.IX Item "-fuse-cxa-atexit"
مخرب‌ها (destructors) را برای اشیائی با طول عمر ذخیره‌سازی ایستا به‌جای تابع \f(CW\*(C`atexit\*(C'\fR با تابع \f(CW\*(C`_\|_cxa_atexit\*(C'\fR ثبت می‌کند. این گزینه برای مدیریت کاملاً منطبق با استانداردِ مخرب‌های ایستا مورد نیاز است، اما تنها در صورتی کار می‌کند که کتابخانهٔ C شما از \f(CW\*(C`_\|_cxa_atexit\*(C'\fR پشتیبانی کند.
.IP \fB\-fno\-use\-cxa\-get\-exception\-ptr\fR 4
.IX Item "-fno-use-cxa-get-exception-ptr"
از روال زمان اجرای \f(CW\*(C`_\|_cxa_get_exception_ptr\*(C'\fR استفاده نمی‌کند. این امر باعث می‌شود \f(CW\*(C`std::uncaught_exception\*(C'\fR نادرست عمل کند، اما اگر این روال زمان اجرا در دسترس نباشد، ضروری است.
.IP \fB\-fvisibility\-inlines\-hidden\fR 4
.IX Item "-fvisibility-inlines-hidden"
این سوئیچ اعلام می‌کند که کاربر تلاشی برای مقایسهٔ اشاره‌گرها به توابع یا متدهای درون‌خطی (inline) در مواردی که آدرس‌های دو تابع در اشیاء اشتراکی متفاوتی گرفته شده‌اند، انجام نمی‌دهد.
.Sp
اثر این گزینه این است که GCC می‌تواند عملاً متدهای درون‌خطی را با \f(CW\*(C`_\|_attribute_\|_ ((visibility ("hidden")))\*(C'\fR نشانه‌گذاری کند تا در جدول صادرات (export table) یک DSO ظاهر نشوند و هنگام استفاده در داخل همان DSO نیازی به ارجاع غیرمستقیم PLT نداشته باشند. فعال‌سازی این گزینه می‌تواند تأثیر چشمگیری بر زمان بارگذاری و پیوند یک DSO بگذارد، زیرا هنگامی که کتابخانه استفادهٔ گسترده‌ای از الگوها می‌کند، اندازهٔ جدول صادرات پویا را به‌شدت کاهش می‌دهد.
.Sp
رفتار این سوئیچ کاملاً با نشانه‌گذاری مستقیم متدها به‌عنوان پنهان (hidden) یکسان نیست، چرا که بر متغیرهای ایستای محلی تابع اثر نمی‌گذارد و باعث نمی‌شود کامپایلر استنتاج کند که تابع تنها در یک شئ اشتراکی تعریف شده است.
.Sp
می‌توانید برای لغو اثر این سوئیچ روی یک متد، آن را به‌طور صریح با یک وضعیت دیداری نشانه‌گذاری کنید. برای نمونه، اگر می‌خواهید اشاره‌گرها به یک متد درون‌خطی خاص را مقایسه کنید، می‌توانید آن را با دیداری پیش‌فرض نشانه‌گذاری نمایید. نشانه‌گذاری کلاس دربرگیرنده با دیداری صریح اثری ندارد.
.Sp
متدهای درون‌خطی که به‌طور صریح نمونه‌سازی شده‌اند (explicitly instantiated) تحت تأثیر این گزینه قرار نمی‌گیرند، چرا که پیوند آن‌ها در غیر این صورت ممکن است از مرز کتابخانهٔ اشتراکی عبور کند.
.IP \fB\-fvisibility\-ms\-compat\fR 4
.IX Item "-fvisibility-ms-compat"
این پرچم تلاش می‌کند با استفاده از تنظیمات دیداری، مدل پیوند C++ در GCC را با Microsoft Visual Studio سازگار کند.
.Sp
این پرچم تغییرات زیر را در مدل پیوند GCC اعمال می‌کند:
.RS 4
.IP 1. 4
.IX Item "1."
دیداری پیش‌فرض را مانند \fB\-fvisibility=hidden\fR روی \f(CW\*(C`hidden\*(C'\fR تنظیم می‌کند.
.IP 2. 4
.IX Item "2."
انواع، اما نه اعضای آن‌ها، به‌طور پیش‌فرض پنهان نیستند.
.IP 3. 4
.IX Item "3."
قاعدهٔ تعریف واحد (One Definition Rule یا ODR) برای انواعی بدون مشخصات دیداری صریح که در بیش از یک شئ اشتراکی تعریف شده‌اند، آسان‌تر می‌شود: این اعلان‌ها در صورتی مجاز هستند که هنگام عدم استفاده از این گزینه نیز مجاز باشند.
.RE
.RS 4
.Sp
در کدهای جدید بهتر است از \fB\-fvisibility=hidden\fR استفاده شود و کلاس‌هایی که قرار است از بیرون نمایان باشند صادر (export) شوند. متأسفانه این احتمال وجود دارد که کدها، شاید تصادفاً، به رفتار Visual Studio وابسته باشند.
.Sp
از پیامدهای این تغییرات این است که اعضای داده‌ای ایستای یکسان از نظر نوع و نام که در اشیاء اشتراکی متفاوتی تعریف شده‌اند مجزا خواهند بود، بنابراین تغییر یکی دیگری را تغییر نمی‌دهد؛ و این‌که اشاره‌گرها به توابع عضو تعریف‌شده در اشیاء اشتراکی مختلف ممکن است برابر مقایسه نشوند. هنگامی که این پرچم اعمال شود، تعریف متفاوت انواعِ دارای نام یکسان نقض ODR محسوب می‌شود.
.RE
.IP \fB\-fno\-weak\fR 4
.IX Item "-fno-weak"
از پشتیبانی نماد ضعیف (weak symbol) استفاده نمی‌کند، حتی اگر توسط پیونددهنده ارائه شده باشد. به‌طور پیش‌فرض، G++ در صورت در دسترس بودن از نمادهای ضعیف استفاده می‌کند. این گزینه صرفاً برای آزمایش وجود دارد و نباید توسط کاربران نهایی استفاده شود؛ چرا که منجر به کدی ضعیف‌تر شده و هیچ مزیتی ندارد. این گزینه ممکن است در نسخه‌های بعدی G++ حذف شود.
.IP "\fB\-fext\-numeric\-literals\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-fext-numeric-literals (C++ and Objective-C++ only)"
پسوندهای لیترال عددی موهومی (imaginary)، ممیز ثابت (fixed-point) یا تعریف‌شده توسط ماشین را به عنوان افزونه‌های GNU می‌پذیرد. وقتی این گزینه خاموش باشد، با این پسوندها مانند پسوندهای لیترال عددی تعریف‌شده توسط کاربر در C++11 رفتار می‌شود. این گزینه به‌طور پیش‌فرض برای تمامی گویش‌های پیش از C++11 و تمامی گویش‌های GNU فعال است:
\&\fB\-std=c++98\fR، \fB\-std=gnu++98\fR، \fB\-std=gnu++11\fR،
\&\fB\-std=gnu++14\fR.
این گزینه به‌طور پیش‌فرض برای ISO C++11 به بعد (\fB\-std=c++11\fR، ...) غیرفعال است.
.IP \fB\-nostdinc++\fR 4
.IX Item "-nostdinc++"
در دایرکتوری‌های استاندارد مخصوص C++ به دنبال فایل‌های سرایند (header files) جستجو نمی‌کند، اما سایر دایرکتوری‌های استاندارد را همچنان جستجو می‌نماید. (این گزینه هنگام ساخت کتابخانهٔ C++ استفاده می‌شود.)
.IP \fB\-flang\-info\-include\-translate\fR 4
.IX Item "-flang-info-include-translate"
.PD 0
.IP \fB\-flang\-info\-include\-translate\-not\fR 4
.IX Item "-flang-info-include-translate-not"
.IP \fB\-flang\-info\-include\-translate=\fR\fIheader\fR 4
.IX Item "-flang-info-include-translate=header"
.PD
دربارهٔ رویدادهای ترجمهٔ include اطلاع‌رسانی می‌کند. اولی ترجمه‌های include پذیرفته‌شده را ذکر می‌کند، دومی ترجمه‌های include ردشده را ثبت می‌کند. شکل \fIheader\fR ترجمه‌های include مربوط به آن سرایند مشخص را گزارش می‌دهد. اگر \fIheader\fR به شکل \f(CW"user"\fR یا \f(CW\*(C`<system>\*(C'\fR باشد، با استفاده از مسیر include به یک سرایند کاربری یا سیستمی خاص تطبیق داده می‌شود.
.IP \fB\-flang\-info\-module\-cmi\fR 4
.IX Item "-flang-info-module-cmi"
.PD 0
.IP \fB\-flang\-info\-module\-cmi=\fR\fImodule\fR 4
.IX Item "-flang-info-module-cmi=module"
.PD
دربارهٔ نام مسیرهای واسط ماژول کامپایل‌شده (CMI) اطلاع می‌دهد. اولی تمام نام مسیرهای CMI خوانده‌شده را ثبت می‌کند. شکل \fImodule\fR خواندن CMI یک ماژول مشخص را گزارش می‌دهد. \fImodule\fR می‌تواند یک ماژول نام‌گذاری‌شده یا یک واحد سرایند (header-unit) باشد (مورد اخیر یا با نام مسیری حاوی جداکننده‌های دایرکتوری یا با قرارگیری در \f(CW\*(C`<>\*(C'\fR یا \f(CW""\fR مشخص می‌شود).
.IP \fB\-stdlib=\fR\fIlibstdc++,libc++\fR 4
.IX Item "-stdlib=libstdc++,libc++"
هنگامی که G++ برای پشتیبانی از این گزینه پیکربندی شده باشد، امکان تعیین کتابخانه‌های زمان اجرای جایگزین C++ را فراهم می‌کند. دو گزینه موجود است: \fIlibstdc++\fR (زمان اجرای پیش‌فرض و بومی C++ برای G++) و \fIlibc++\fR که زمان اجرای C++ نصب‌شده روی برخی سیستم‌های عامل است (مثلاً نسخه‌های Darwin از Darwin11 به بعد). این گزینه G++ را تغییر می‌دهد تا از سرایندهای کتابخانهٔ مشخص‌شده استفاده کند و هنگام نیاز به زمان اجرای C++ برای پیوند دادن، به‌ترتیب \f(CW\*(C`\-lstdc++\*(C'\fR یا \f(CW\*(C`\-lc++\*(C'\fR را صادر نماید.
.PP
علاوه بر این، این گزینه‌های هشدار تنها برای برنامه‌های C++ کاربرد دارند:
.IP "\fB\-Wabi\-tag\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wabi-tag (C++ and Objective-C++ only)"
هنگامی که نوعی با یک برچسب ABI در زمینه‌ای استفاده شود که فاقد آن برچسب ABI است، هشدار می‌دهد. برای اطلاعات بیشتر دربارهٔ برچسب‌های ABI، بخش \fBC++ Attributes\fR را ببینید.
.IP \fB\-Wno\-abbreviated\-auto\-in\-template\-arg\fR 4
.IX Item "-Wno-abbreviated-auto-in-template-arg"
خطا را برای یک نوع جای‌نگهدار \f(CW\*(C`auto\*(C'\fR استفاده‌شده در فهرست آرگومان‌های الگو برای اعلان یک الگوی تابع خلاصه‌شدهٔ C++20 غیرفعال می‌کند؛ برای نمونه:
.Sp
.Vb 1
\&        void f(S<auto>);
.Ve
.Sp
این قابلیت در Concepts TS پیشنهاد شده بود، اما در C++20 پذیرفته نشد؛ در استاندارد، یک جای‌نگهدار در اعلان پارامتر باید به عنوان یک decl\-specifier ظاهر شود. این خطا را همچنین می‌توان با \fB\-fpermissive\fR یا \fB\-Wno\-error=abbreviated\-auto\-in\-template\-arg\fR به یک هشدار کاهش داد..IP "\fB\-Wcomma\-subscript\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wcomma-subscript (C++ and Objective-C++ only)"
درباره استفاده از عبارت کاما (comma expression) در داخل یک عبارت اندیس‌گذاری هشدار می‌دهد.
این شیوه استفاده در C++20 منسوخ شده است و در C++23 حذف خواهد شد.
با این حال، عبارت کامایی که در \f(CW\*(C`( )\*(C'\fR محصور شده باشد منسوخ نیست. مثال:
.Sp
.Vb 4
\&        void f(int *a, int b, int c) {
\&            a[b,c];     // deprecated in C++20, invalid in C++23
\&            a[(b,c)];   // OK
\&        }
.Ve
.Sp
در C++23، قرار دادن عبارت‌های جداشده با کاما در داخل کروشه اندیس‌گذاری زمانی معتبر است که یک عملگر اندیس‌گذاری سربارگذاری‌شده (overloaded) یافت شود و از تعداد و انواع درست آرگومان‌ها پشتیبانی کند. کامپایلر G++ نحو سابقاً معتبری را که در C++23 نامعتبر است اما پیش‌تر در C++20 معتبر ولی منسوخ بوده است، همراه با یک هشدار وسواسی (pedantic) می‌پذیرد؛ این هشدار را می‌توان با \&\fB\-Wno\-comma\-subscript\fR غیرفعال کرد.
.Sp
به‌طور پیش‌فرض با \fB\-std=c++20\fR فعال است، مگر با \&\fB\-Wno\-deprecated\fR؛ و پس از \fB\-std=c++23\fR صرف‌نظر از \&\fB\-Wno\-deprecated\fR فعال خواهد بود. قبل از \fB\-std=c++20\fR، با \fB\-Wdeprecated\fR صریح فعال می‌شود.
.Sp
این هشدار با \fB\-pedantic\-errors\fR در حالت C++23 یا بالاتر به یک خطا ارتقا می‌یابد.
.IP "\fB\-Wctad\-maybe\-unsupported\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wctad-maybe-unsupported (C++ and Objective-C++ only)"
هنگام انجام استنتاج آرگومان الگوی کلاس (CTAD) روی نوعی که هیچ راهنمای استنتاج (deduction guide) صریحی برای آن نوشته نشده است، هشدار می‌دهد. این هشدار مواردی را مشخص می‌کند که در آن‌ها CTAD تنها به این دلیل موفق شده است که کامپایلر راهنماهای استنتاج ضمنی را سنتز کرده است، که ممکن است مد نظر برنامه‌نویس نبوده باشد. برخی راهنماهای شیوه‌نامه، CTAD را تنها روی انواعی مجاز می‌دانند که صراحتاً «اعلام آمادگی» (opt\-in) کرده باشند؛ یعنی روی انواعی که برای پشتیبانی از CTAD طراحی شده‌اند. این هشدار را می‌توان با الگوی زیر فرونشاند:
.Sp
.Vb 6
\&        struct allow_ctad_t; // any name works
\&        template <typename T> struct S {
\&          S(T) { }
\&        };
\&        // Guide with incomplete parameter type will never be considered.
\&        S(allow_ctad_t) \-> S<void>;
.Ve
.IP "\fB\-Wctor\-dtor\-privacy\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wctor-dtor-privacy (C++ and Objective-C++ only)"
زمانی هشدار می‌دهد که یک کلاس غیرقابل استفاده به نظر برسد چرا که تمام سازنده‌ها یا مخرب‌های آن کلاس خصوصی (private) هستند و کلاس فاقد هرگونه تابع یا کلاس دوست (friend) یا توابع عضو ایستا و عمومی (public static) است. همچنین اگر هیچ متد غیرخصوصی وجود نداشته باشد و دست‌کم یک تابع عضو خصوصی که سازنده یا مخرب نیست موجود باشد، هشدار می‌دهد.
.IP "\fB\-Wdangling\-reference\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wdangling-reference (C++ and Objective-C++ only)"
زمانی که یک مرجع (reference) به یک شیء موقت که طول عمر آن به پایان رسیده است مقید (bound) شود، هشدار می‌دهد.
برای مثال:
.Sp
.Vb 2
\&        int n = 1;
\&        const int& r = std::max(n \- 1, n + 1); // r is dangling
.Ve
.Sp
در مثال بالا، دو شیء موقت ایجاد می‌شود (یکی برای هر آرگومان) و مرجعی به یکی از آن اشیای موقت بازگردانده می‌شود. با این حال، هر دو شیء موقت در انتهای عبارت کامل (full expression) نابود می‌شوند، بنابراین مرجع \f(CW\*(C`r\*(C'\fR معلق (dangling) باقی می‌ماند. این هشدار همچنین مراجع معلق را در فهرست‌های راه‌اندازی اعضا (member initializer lists) تشخیص می‌دهد:
.Sp
.Vb 5
\&        const int& f(const int& i) { return i; }
\&        struct S {
\&          const int &r; // r is dangling
\&          S() : r(f(10)) { }
\&        };
.Ve
.Sp
توابع عضو نیز بررسی می‌شوند، اما تنها آرگومان شیء آن‌ها:
.Sp
.Vb 4
\&        struct S {
\&           const S& self () { return *this; }
\&        };
\&        const S& s = S().self(); // s is dangling
.Ve
.Sp
برخی توابع از این نظر ایمن هستند، برای نمونه \f(CW\*(C`std::use_facet\*(C'\fR: آن‌ها یک مرجع می‌گیرند و یک مرجع بازمی‌گردانند، اما یکی از آرگومان‌های خود را بازنمی‌گردانند، که این امر می‌تواند هشدار را به اشتباه بیندازد. چنین توابعی را می‌توان با قرار دادن آن‌ها در یک \f(CW\*(C`#pragma\*(C'\fR از این هشدار مستثنی کرد:
.Sp
.Vb 4
\&        #pragma GCC diagnostic push
\&        #pragma GCC diagnostic ignored "\-Wdangling\-reference"
\&        const T& foo (const T&) { ... }
\&        #pragma GCC diagnostic pop
.Ve
.Sp
دستور \f(CW\*(C`#pragma\*(C'\fR همچنین می‌تواند کلاس را در بر گیرد؛ در آن صورت، هشدار برای تمامی توابع عضو غیرفعال خواهد شد.
.Sp
\&\fB\-Wdangling\-reference\fR همچنین درباره کدهایی مانند زیر هشدار می‌دهد:
.Sp
.Vb 1
\&        auto p = std::minmax(1, 2);
.Ve
.Sp
که در آن \f(CW\*(C`std::minmax\*(C'\fR نوع \f(CW\*(C`std::pair<const int&, const int&>\*(C'\fR را برمی‌گرداند و هر دو مرجع پس از پایان عبارت کاملی که شامل فراخوانی \f(CW\*(C`std::minmax\*(C'\fR است، معلق می‌شوند.
.Sp
این هشدار برای کلاس‌های شبیه به \f(CW\*(C`std::span\*(C'\fR اخطار صادر نمی‌کند. ما کلاس‌هایی با ساختار زیر را:
.Sp
.Vb 5
\&        template<typename T>
\&        struct Span {
\&          T* data_;
\&          std::size len_;
\&        };
.Ve
.Sp
شبیه به \f(CW\*(C`std::span\*(C'\fR در نظر می‌گیریم؛ یعنی کلاسی غیر از نوع union که دارای یک عضو داده‌ای اشاره‌گر و یک مخرب بدیهی (trivial) است.
.Sp
این هشدار را می‌توان با استفاده از مشخصه (attribute) \f(CW\*(C`gnu::no_dangling\*(C'\fR غیرفعال کرد.
.Sp
این هشدار توسط \fB\-Wextra\fR فعال می‌شود.
.IP "\fB\-Wdelete\-non\-virtual\-dtor\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wdelete-non-virtual-dtor (C++ and Objective-C++ only)"
هنگامی که از \f(CW\*(C`delete\*(C'\fR برای تخریب یک نمونه از کلاسی استفاده می‌شود که دارای توابع مجازی و مخرب غیرمجازی است، هشدار می‌دهد. اگر کلاس پایه فاقد مخرب مجازی باشد، حذف نمونه‌ای از کلاس مشتق‌شده از طریق اشاره‌گری به کلاس پایه ناامن است. این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP "\fB\-Wdeprecated\-copy\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wdeprecated-copy (C++ and Objective-C++ only)"
در C++11 و بالاتر، هشدار می‌دهد که اعلان ضمنی سازنده کپی یا عملگر انتساب کپی در صورتی که کلاس دارای یک سازنده کپی یا عملگر انتساب کپی تعریف‌شده توسط کاربر باشد، منسوخ است. این هشدار توسط \fB\-Wextra\fR فعال می‌شود.
.IP "\fB\-Wdeprecated\-copy\-dtor\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wdeprecated-copy-dtor (C++ and Objective-C++ only)"
مشابه \fB\-Wdeprecated\-copy\fR است، اما همچنین در صورتی که کلاس دارای یک مخرب تعریف‌شده توسط کاربر باشد نیز آن را منسوخ در نظر می‌گیرد.
.IP "\fB\-Wno\-deprecated\-enum\-enum\-conversion\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wno-deprecated-enum-enum-conversion (C++ and Objective-C++ only)"
هشدار مربوط به حالتی را غیرفعال می‌کند که در آن تبدیل‌های حسابی معمول روی عملوندهایی اعمال می‌شود که یکی از نوع شمارشی (enumeration) و دیگری از نوع شمارشی متفاوتی است. این تبدیل در C++20 منسوخ شده است. برای مثال:
.Sp
.Vb 3
\&        enum E1 { e };
\&        enum E2 { f };
\&        int k = f \- e;
.Ve
.Sp
گزینه \&\fB\-Wdeprecated\-enum\-enum\-conversion\fR به‌طور پیش‌فرض با \&\fB\-std=c++20\fR فعال است. در لهجه‌های پیش از C++20، این هشدار می‌تواند توسط \fB\-Wenum\-conversion\fR یا \fB\-Wdeprecated\fR فعال شود.
.IP "\fB\-Wno\-deprecated\-enum\-float\-conversion\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wno-deprecated-enum-float-conversion (C++ and Objective-C++ only)"
هشدار مربوط به حالتی را غیرفعال می‌کند که در آن تبدیل‌های حسابی معمول روی عملوندهایی اعمال می‌شود که یکی از نوع شمارشی و دیگری از نوع ممیز شناور (floating\-point) است. این تبدیل در C++20 منسوخ شده است. برای مثال:
.Sp
.Vb 3
\&        enum E1 { e };
\&        enum E2 { f };
\&        bool b = e <= 3.7;
.Ve
.Sp
گزینه \&\fB\-Wdeprecated\-enum\-float\-conversion\fR به‌طور پیش‌فرض با \&\fB\-std=c++20\fR فعال است. در لهجه‌های پیش از C++20، این هشدار می‌تواند توسط \fB\-Wenum\-conversion\fR یا \fB\-Wdeprecated\fR فعال شود.
.IP "\fB\-Wdeprecated\-literal\-operator\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wdeprecated-literal-operator (C++ and Objective-C++ only)"
هشدار می‌دهد که اعلان عملگر لیترال تعریف‌شده توسط کاربر با یک فاصله قبل از پسوند، منسوخ شده است. این هشدار به‌طور پیش‌فرض در C++23، یا با \fB\-Wdeprecated\fR صریح فعال می‌شود.
.Sp.Vb 2
\&        string operator "" _i18n(const char*, std::size_t); // deprecated
\&        string operator ""_i18n(const char*, std::size_t); // preferred
.Ve
.IP "\fB\-Wdeprecated\-variadic\-comma\-omission\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wdeprecated-variadic-comma-omission (تنها C++ و Objective-C++)"
هشدار می‌دهد که حذف کاما پیش از آرگومان‌های متغیر \f(CW\*(C`...\*(C'\fR در انتهای
فهرست پارامترهای تابع منسوخ شده است. این هشدار به‌طور پیش‌فرض در C++26،
یا با گزینهٔ صریح \fB\-Wdeprecated\fR فعال می‌شود.
.Sp
.Vb 6
\&        void f1(int...); // deprecated
\&        void f1(int, ...); // preferred
\&        template <typename ...T>
\&        void f2(T...); // ok
\&        template <typename ...T>
\&        void f3(T......); // deprecated
.Ve
.IP \fB\-Wno\-elaborated\-enum\-base\fR 4
.IX Item "-Wno-elaborated-enum-base"
برای C++11 و بالاتر، در صورتی که یک enum\-base اضافی (نامعتبر) در یک
elaborated\-type\-specifier به کار رود، هشدار می‌دهد؛ یعنی اگر یک enum با نوع
زیربنایی مشخص‌شده و بدون فهرست اعضا، در اعلانی غیر از یک اعلان مستقل از
enum استفاده شود. به‌طور پیش‌فرض فعال است. این هشدار با \-pedantic\-errors
به یک خطا ارتقا می‌یابد.
.IP "\fB\-Wno\-init\-list\-lifetime\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wno-init-list-lifetime (تنها C++ و Objective-C++)"
دربارهٔ استفاده‌هایی از \f(CW\*(C`std::initializer_list\*(C'\fR که احتمالاً منجر به
اشاره‌گرهای معلق (dangling pointers) می‌شوند، هشدار نمی‌دهد. از آنجا که با
آرایهٔ زیربنایی یک \f(CW\*(C`initializer_list\*(C'\fR مانند یک شیء موقت معمولی در C++
رفتار می‌شود، ممکن است اشاره‌گری به آرایه به‌طور ناخواسته پس از پایان طول‌عمر
آن نگه داشته شود. برای مثال:
.RS 4
.IP * 4
اگر تابعی یک \f(CW\*(C`initializer_list\*(C'\fR موقت یا یک متغیر محلی
\&\f(CW\*(C`initializer_list\*(C'\fR را برگرداند، طول‌عمر آرایه در انتهای دستور return
پایان می‌یابد، بنابراین مقدار بازگردانده‌شده دارای یک اشاره‌گر معلق خواهد بود.
.IP * 4
اگر یک عبارت new یک \f(CW\*(C`initializer_list\*(C'\fR ایجاد کند، آرایه تنها
تا پایان عبارت کامل (full\-expression) دربرگیرنده زنده می‌ماند، بنابراین
\&\f(CW\*(C`initializer_list\*(C'\fR در heap دارای یک اشاره‌گر معلق خواهد بود.
.IP * 4
هنگامی که به یک متغیر \f(CW\*(C`initializer_list\*(C'\fR مقداری از یک فهرست مقداردهی
محصور در آکولاد انتساب داده شود، آرایهٔ موقت ایجادشده برای سمت راستِ انتساب تنها
تا پایان عبارت کامل دوام می‌آورد، بنابراین در دستور بعدی متغیر \f(CW\*(C`initializer_list\*(C'\fR
یک اشاره‌گر معلق دارد.
.Sp
.Vb 6
\&        // li\*(Aqs initial underlying array lives as long as li
\&        std::initializer_list<int> li = { 1,2,3 };
\&        // assignment changes li to point to a temporary array
\&        li = { 4, 5 };
\&        // now the temporary is gone and li has a dangling pointer
\&        int i = li.begin()[0] // undefined behavior
.Ve
.IP * 4
هنگامی که یک سازندهٔ فهرست (list constructor) اشاره‌گر \f(CW\*(C`begin\*(C'\fR را از
آرگومان \f(CW\*(C`initializer_list\*(C'\fR ذخیره می‌کند، این کار طول‌عمر آرایه را افزایش
نمی‌دهد؛ بنابراین اگر یک متغیر کلاس از روی یک \f(CW\*(C`initializer_list\*(C'\fR موقت
ساخته شود، اشاره‌گر در انتهای عبارتِ اعلان متغیر معلق می‌ماند.
.RE
.RS 4
.RE
.IP \fB\-Winvalid\-constexpr\fR 4
.IX Item "-Winvalid-constexpr"
هنگامی که یک تابع هرگز یک عبارت ثابت (constant expression) تولید نمی‌کند، هشدار
می‌دهد. در C++20 و پیش از آن، برای هر تابع و قالب تابعِ \f(CW\*(C`constexpr\*(C'\fR،
باید حداقل یک مجموعه از آرگومان‌های تابع در دست‌کم یک نمونه‌سازی (instantiation)
وجود داشته باشد به‌گونه‌ای که فراخوانی تابع یا سازنده بتواند یک زیرعبارتِ
ارزیابی‌شده از یک عبارت ثابت هسته (core constant expression) باشد. C++23 این
محدودیت را حذف کرد، بنابراین ممکن است تابع یا قالب تابعی با \f(CW\*(C`constexpr\*(C'\fR
وجود داشته باشد که هیچ فراخوانی از آن شرایط لازم برای یک core constant expression
را برآورده نکند.
.Sp
این هشدار به‌طور پیش‌فرض در C++20 و پیش از آن به عنوان یک هشدار دقیق (pedantic)
فعال است. در C++23، می‌توان \fB\-Winvalid\-constexpr\fR را فعال کرد که در آن
حالت یک هشدار معمولی خواهد بود. برای مثال:
.Sp
.Vb 7
\&        void f (int& i);
\&        constexpr void
\&        g (int& i)
\&        {
\&          // Warns by default in C++20, in C++23 only with \-Winvalid\-constexpr.
\&          f(i);
\&        }
.Ve
.IP \fB\-Winvalid\-imported\-macros\fR 4
.IX Item "-Winvalid-imported-macros"
معتبر بودن تمام تعاریف ماکروهای واردشده (imported) را در پایان کامپایل بررسی
می‌کند. این گزینه به‌طور پیش‌فرض فعال نیست، چرا که تعیین آن نیازمند پردازش اضافه
است. این گزینه ممکن است هنگام آماده‌سازی مجموعه‌هایی از header\-unitها برای
اطمینان از سازگاری ماکروها مفید باشد.
.IP "\fB\-Wno\-literal\-suffix\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wno-literal-suffix (تنها C++ و Objective-C++)"
هنگامی که پس از یک لیترال رشته‌ای یا نویسه‌ای یک ud\-suffix قرار می‌گیرد که با
زیرخط (_) آغاز نمی‌شود، هشدار نمی‌دهد. به عنوان یک افزونهٔ مطابق با استاندارد،
GCC با چنین پسوندهایی به عنوان توکن‌های پیش‌پردازش جداگانه رفتار می‌کند تا
سازگاری عقبرو با کدهایی که از ماکروهای قالب‌بندی در \f(CW\*(C`<inttypes.h>\*(C'\fR
استفاده می‌کنند حفظ شود. برای مثال:
.Sp
.Vb 3
\&        #define _\|_STDC_FORMAT_MACROS
\&        #include <inttypes.h>
\&        #include <stdio.h>
\&        
\&        int main() {
\&          int64_t i64 = 123;
\&          printf("My int64: %" PRId64"\en", i64);
\&        }
.Ve
.Sp
در این حالت، با \f(CW\*(C`PRId64\*(C'\fR مانند یک توکن پیش‌پردازش جداگانه رفتار می‌شود.
.Sp
این گزینه همچنین هشدارهایی را که هنگام اعلان یک عملگر لیترال تعریف‌شده توسط کاربر
با شناسهٔ پسوند لیترالی که با زیرخط آغاز نمی‌شود صادر می‌شوند، کنترل می‌کند.
شناسه‌های پسوند لیترال که با زیرخط آغاز نمی‌شوند برای استانداردسازی‌های آینده
رزرو شده‌اند.
.Sp
این هشدارها به‌طور پیش‌فرض فعال هستند.
.IP "\fB\-Wno\-narrowing\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wno-narrowing (تنها C++ و Objective-C++)"
برای استانداردهای C++11 و پس از آن، تبدیلات محدودکننده (narrowing conversions)
همان‌طور که توسط استاندارد الزامی شده است، به‌طور پیش‌فرض تشخیص داده می‌شوند.
تبدیل محدودکننده از یک مقدار ثابت خطا تولید می‌کند و تبدیل محدودکننده از یک
مقدار غیرثابت هشدار می‌دهد، اما \fB\-Wno\-narrowing\fR این گزارش خطا یا هشدار
را متوقف می‌سازد. توجه داشته باشید که این گزینه معنای کد خوش‌ساخت (well\-formed)
را تغییر نمی‌دهد؛ تبدیلات محدودکننده همچنان در زمینه‌های SFINAE نادرست‌ساخت
(ill\-formed) به شمار می‌روند.
.Sp
با \fB\-Wnarrowing\fR در C++98، هنگامی که یک تبدیل محدودکننده که توسط C++11
ممنوع شده است درون \&\fB{ }\fR رخ دهد، هشدار می‌دهد؛ مانند:
.Sp
.Vb 1
\&        int i = { 2.2 }; // error: narrowing from double to int
.Ve
.Sp
این پرچم در \fB\-Wall\fR و \fB\-Wc++11\-compat\fR گنجانده شده است.
.IP "\fB\-Wnoexcept\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wnoexcept (تنها C++ و Objective-C++)"
هنگامی که یک noexcept\-expression به دلیل فراخوانی تابعی که فاقد مشخصهٔ استثنای
بدون پرتاب است (یعنی \f(CWthrow()\fR یا \f(CW\*(C`noexcept\*(C'\fR)، اما کامپایلر
می‌داند که هرگز استثنایی پرتاب نمی‌کند، به نادرست (false) ارزیابی شود، هشدار
می‌دهد.
.IP "\fB\-Wnoexcept\-type\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wnoexcept-type (تنها C++ و Objective-C++)"
هشدار می‌دهد اگر ویژگی C++17 که \f(CW\*(C`noexcept\*(C'\fR را بخشی از نوع تابع قرار
می‌دهد، نام درهم‌پیچیده (mangled name) یک نماد را نسبت به C++14 تغییر دهد. با
گزینه‌های \fB\-Wabi\fR و \fB\-Wc++17\-compat\fR فعال می‌شود.
.Sp
به عنوان یک مثال:
.Sp
.Vb 3
\&        template <class T> void f(T t) { t(); };
\&        void g() noexcept;
\&        void h() { f(g); }
.Ve
.Sp
در C++14، تابع \f(CW\*(C`f\*(C'\fR عبارت \f(CW\*(C`f<void(*)()>\*(C'\fR را فراخوانی
می‌کند، اما در C++17 عبارت \f(CW\*(C`f<void(*)()noexcept>\*(C'\fR را فرامی‌خواند.
.IP "\fB\-Wclass\-memaccess\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wclass-memaccess (تنها C++ و Objective-C++)"
هنگامی که مقصد فراخوانی یک تابع حافظهٔ خام مانند \f(CW\*(C`memset\*(C'\fR یا
\&\f(CW\*(C`memcpy\*(C'\fR یک شیء از نوع کلاس باشد و نوشتن در چنین شیئی ممکن است سازندهٔ
غیربدیهی (non\-trivial) یا حذف‌شده (deleted) یا انتساب کپی کلاس را دور بزند،
صحت const یا کپسوله‌سازی را نقض کند، یا اشاره‌گرهای جدول مجازی (vtable) را خراب
کند، هشدار می‌دهد. تغییر دادن نمایش حافظه‌ای چنین اشیائی ممکن است ناورداهایی
(invariants) را که توسط توابع عضو کلاس حفظ می‌شوند، نقض کند. برای مثال،
فراخوانی \f(CW\*(C`memset\*(C'\fR در زیر تعریف‌نشده است زیرا یک شیء کلاس غیربدیهی
را تغییر می‌دهد و بنابراین گزارش می‌شود. روش امن برای مقداردهی اولیه یا پاک‌کردن
حافظهٔ اشیائی از این نوع، استفاده از سازنده یا عملگر انتساب مناسب در صورت وجود
است.
.Sp
.Vb 2
\&        std::string str = "abc";
\&        memset (&str, 0, sizeof str);
.Ve
.Sp
گزینهٔ \fB\-Wclass\-memaccess\fR با \fB\-Wall\fR فعال می‌شود. تبدیل صریح (cast)
اشاره‌گر شیء کلاس به \f(CW\*(C`void *\*(C'\fR یا به نوعی که بتواند به‌طور ایمن توسط
تابع حافظهٔ خام مورد دسترسی قرار گیرد، این هشدار را متوقف می‌کند..IP "\fB\-Wnon\-virtual\-dtor\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wnon-virtual-dtor (C++ and Objective-C++ only)"
هنگامی که یک کلاس دارای توابع مجازی و یک مخرب غیرمجازی در دسترس در خود یا در یک کلاس پایهٔ چندریختی در دسترس باشد هشدار می‌دهد، که در این حالت حذف یک نمونه از کلاس مشتق‌شده از طریق اشاره‌گری به خود کلاس یا کلاس پایه ممکن اما ناامن است. اگر \fB\-Weffc++\fR مشخص شده باشد، این هشدار به‌طور خودکار فعال می‌شود. گزینهٔ \fB\-Wdelete\-non\-virtual\-dtor\fR (فعال‌شده توسط \fB\-Wall\fR) باید ترجیح داده شود زیرا بدون هشدارهای کاذب، موارد ناامن را هشدار می‌دهد.
.IP "\fB\-Wregister\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wregister (C++ and Objective-C++ only)"
در صورت استفاده از مشخص‌کنندهٔ کلاس حافظهٔ \f(CW\*(C`register\*(C'\fR هشدار می‌دهد، مگر زمانی که بخشی از افزونهٔ \fBExplicit Register Variables\fR در GNU باشد. استفاده از کلمهٔ کلیدی \f(CW\*(C`register\*(C'\fR به عنوان مشخص‌کنندهٔ کلاس حافظه در C++11 منسوخ شده و در C++17 حذف شده است.
به‌طور پیش‌فرض با \fB\-std=c++17\fR فعال می‌شود.
.IP "\fB\-Wreorder\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wreorder (C++ and Objective-C++ only)"
هنگامی که ترتیب مقداردهنده‌های اعضا در کد با ترتیبی که باید اجرا شوند مطابقت ندارد، هشدار می‌دهد. برای نمونه:
.Sp
.Vb 5
\&        struct A {
\&          int i;
\&          int j;
\&          A(): j (0), i (1) { }
\&        };
.Ve
.Sp
کامپایلر مقداردهنده‌های اعضا را برای \f(CW\*(C`i\*(C'\fR و \f(CW\*(C`j\*(C'\fR به‌گونه‌ای بازآرایی می‌کند تا با ترتیب اعلان اعضا مطابقت داشته باشد، و هشداری مبنی بر این موضوع صادر می‌کند. این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP "\fB\-Wno\-pessimizing\-move\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wno-pessimizing-move (C++ and Objective-C++ only)"
این هشدار زمانی اعلام می‌شود که فراخوانی \f(CW\*(C`std::move\*(C'\fR مانع از حذف کپی (copy elision) شود. یک سناریوی متداول برای رخداد حذف کپی، بازگشت از تابعی با نوع بازگشتی کلاس است، به شرطی که عبارت بازگردانده‌شده نام یک شیء خودکار غیر-\&volatile باشد، پارامتر تابع نباشد، و نوع آن با نوع بازگشتی تابع یکسان باشد.
.Sp
.Vb 9
\&        struct T {
\&        ...
\&        };
\&        T fn()
\&        {
\&          T t;
\&          ...
\&          return std::move (t);
\&        }
.Ve
.Sp
اما در این مثال، فراخوانی \f(CW\*(C`std::move\*(C'\fR مانع از حذف کپی می‌شود.
.Sp
این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP "\fB\-Wno\-redundant\-move\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wno-redundant-move (C++ and Objective-C++ only)"
این هشدار دربارهٔ فراخوانی‌های زائد \f(CW\*(C`std::move\*(C'\fR اخطار می‌دهد؛ یعنی زمانی که عملیات انتقال (move) حتی بدون فراخوانی \f(CW\*(C`std::move\*(C'\fR نیز انجام می‌شد. این اتفاق به این دلیل می‌افتد که کامپایلر در موقعیت‌های خاصی مانند بازگرداندن یک متغیر محلی که در آن حذف کپی قابل اعمال نیست، مجبور است با شیء طوری رفتار کند که گویی یک rvalue است. این مورد را در نظر بگیرید:
.Sp
.Vb 8
\&        struct T {
\&        ...
\&        };
\&        T fn(T t)
\&        {
\&          ...
\&          return std::move (t);
\&        }
.Ve
.Sp
در اینجا، فراخوانی \f(CW\*(C`std::move\*(C'\fR زائد است. از آنجا که G++ مورد Core Issue 1579 را پیاده‌سازی می‌کند، مثال دیگر به این صورت است:
.Sp
.Vb 12
\&        struct T { // convertible to U
\&        ...
\&        };
\&        struct U {
\&        ...
\&        };
\&        U fn()
\&        {
\&          T t;
\&          ...
\&          return std::move (t);
\&        }
.Ve
.Sp
در این مثال، حذف کپی قابل اعمال نیست زیرا نوع عبارت بازگردانده‌شده و نوع بازگشتی تابع متفاوت هستند، با این حال G++ با مقدار بازگشتی طوری رفتار می‌کند که گویی با یک rvalue مشخص شده است.
.Sp
این هشدار توسط \fB\-Wextra\fR فعال می‌شود.
.IP "\fB\-Wrange\-loop\-construct\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wrange-loop-construct (C++ and Objective-C++ only)"
این هشدار زمانی اخطار می‌دهد که یک حلقهٔ for مبتنی بر بازه در C++ یک کپی غیرضروری ایجاد کند. این وضعیت زمانی رخ می‌دهد که اعلان بازه یک مرجع نباشد، در حالی که احتمالاً باید باشد. برای نمونه:
.Sp
.Vb 5
\&        struct S { char arr[128]; };
\&        void fn () {
\&          S arr[5];
\&          for (const auto x : arr) { ... }
\&        }
.Ve
.Sp
زمانی که نوع کپی‌شده یک نوع به صورت ناچیز قابل کپی (trivially-copyable) باشد که اندازهٔ آن کمتر از ۶۴ بایت است، هشدار نمی‌دهد.
.Sp
این هشدار همچنین زمانی اخطار می‌دهد که متغیر حلقه در یک حلقهٔ for مبتنی بر بازه، با مقداری از یک نوع متفاوت مقداردهی اولیه شود که منجر به کپی شدن گردد. برای نمونه:
.Sp
.Vb 4
\&        void fn() {
\&          int arr[10];
\&          for (const double &x : arr) { ... }
\&        }
.Ve
.Sp
در مثال بالا، در هر تکرار حلقه یک مقدار موقت از نوع \f(CW\*(C`double\*(C'\fR ایجاد و نابود می‌شود، که مرجع \&\f(CW\*(C`const double &\*(C'\fR به آن متصل می‌گردد.
.Sp
این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP "\fB\-Wredundant\-tags\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wredundant-tags (C++ and Objective-C++ only)"
دربارهٔ class\-key و enum\-key زائد در ارجاع به انواع کلاس و انواع شمارشی در زمینه‌هایی که می‌توان کلید را بدون ایجاد ابهام حذف کرد، هشدار می‌دهد. برای نمونه:
.Sp
.Vb 2
\&        struct foo;
\&        struct foo *p;   // warn that keyword struct can be eliminated
.Ve
.Sp
از سوی دیگر، در این مثال هیچ هشداری صادر نمی‌شود:
.Sp
.Vb 3
\&        struct foo;
\&        void foo ();   // "hides" struct foo
\&        void bar (struct foo&);  // no warning, keyword struct is necessary
.Ve
.IP "\fB\-Wno\-subobject\-linkage\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wno-subobject-linkage (C++ and Objective-C++ only)"
اگر یک نوع کلاس دارای کلاس پایه یا فیلدی باشد که نوع آن از فضای نام ناشناس (anonymous namespace) استفاده می‌کند یا به نوعی بدون پیوند (linkage) وابسته است، هشدار نده. اگر نوع A به نوع B با پیوند داخلی یا بدون پیوند وابسته باشد، تعریف آن در چندین واحد ترجمه نقض ODR خواهد بود، زیرا معنای B در هر واحد ترجمه متفاوت است. اگر A فقط در یک واحد ترجمه ظاهر شود، بهترین راه برای خاموش کردن هشدار این است که با قرار دادن آن در یک فضای نام ناشناس، به آن نیز پیوند داخلی داده شود. کامپایلر این هشدار را برای انواع تعریف‌شده در فایل اصلی .C صادر نمی‌کند، زیرا بعید است که آن‌ها دارای تعاریف چندگانه باشند.
\&\fB\-Wsubobject\-linkage\fR به‌طور پیش‌فرض فعال است.
.IP "\fB\-Weffc++\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Weffc++ (C++ and Objective-C++ only)"
دربارهٔ نقض رهنمودهای شیوه‌نامهٔ زیر برگرفته از سری کتاب‌های \fIEffective C++\fR نوشتهٔ Scott Meyers هشدار می‌دهد:
.RS 4
.IP * 4
برای کلاس‌هایی با حافظهٔ تخصیص‌یافته به‌صورت پویا، یک سازندهٔ کپی و یک عملگر انتساب تعریف کنید.
.IP * 4
مقداردهی اولیه را به انتساب در سازنده‌ها ترجیح دهید.
.IP * 4
کاری کنید که \f(CW\*(C`operator=\*(C'\fR مرجعی به \f(CW*this\fR بازگرداند.
.IP * 4
هنگامی که باید یک شیء را بازگردانید، سعی نکنید مرجع بازگردانید.
.IP * 4
بین حالت‌های پیشوندی و پسوندی عملگرهای افزایش و کاهش تمایز قائل شوید.
.IP * 4
هرگز \f(CW\*(C`&&\*(C'\fR، \f(CW\*(C`||\*(C'\fR، یا \f(CW\*(C`,\*(C'\fR را سربارگذاری نکنید.
.RE
.RS 4
.Sp
این گزینه همچنین \fB\-Wnon\-virtual\-dtor\fR را فعال می‌کند، که آن هم یکی از توصیه‌های Effective C++ است. با این حال، بررسی گسترش یافته است تا دربارهٔ عدم وجود مخرب مجازی در کلاس‌های پایهٔ غیرچندریختی در دسترس نیز هشدار دهد.
.Sp
هنگام انتخاب این گزینه، توجه داشته باشید که سرآیندهای کتابخانهٔ استاندارد از همهٔ این رهنمودها پیروی نمی‌کنند؛ از \fBgrep \-v\fR برای فیلتر کردن این هشدارها استفاده کنید.
.RE.IP "\fB\-Wno\-exceptions\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-exceptions (C++ and Objective-C++ only)"
غیرفعال کردن هشدار درباره مواردی که یک کنترل‌کننده استثنا توسط کنترل‌کننده دیگری سایه‌اندازی (shadow) می‌شود، که می‌تواند نشان‌دهنده ترتیب نادرست کنترل‌کننده‌های استثنا باشد.
.IP "\fB\-Wsfinae\-incomplete\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wsfinae-incomplete (C++ and Objective-C++ only)"
هشدار درباره کلاسی که ناقص تشخیص داده می‌شود، یا تابعی با نوع بازگشتی auto که هنوز استنتاج نشده است، در زمینه‌ای که منجر به شکست جایگزینی (substitution failure) به جای خطا می‌شود، و سپس کلاس یا تابع بعداً در واحد ترجمه (translation unit) تعریف می‌گردد. این امر مشکل‌ساز است چرا که نمونه‌سازی‌های قالب یا بررسی‌های concept بسته به اینکه ابتدا قبل یا بعد از تعریف رخ دهند ممکن است نتایج متفاوتی داشته باشند.
.Sp
این هشدار به‌طور پیش‌فرض فعال است. \fB\-Wsfinae\-incomplete=2\fR هشداری را در نقطه شکست جایگزینی اضافه می‌کند تا پیگیری مشکلات نشان‌گذاری‌شده توسط حالت پیش‌فرض آسان‌تر شود.
.IP "\fB\-Wstrict\-null\-sentinel\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wstrict-null-sentinel (C++ and Objective-C++ only)"
هشدار درباره استفاده از یک \f(CW\*(C`NULL\*(C'\fR بدون تبدیل نوع (uncasted) به‌عنوان نشانه پایانی (sentinel). هنگام کامپایل صرفاً با GCC، این یک sentinel معتبر است، زیرا \f(CW\*(C`NULL\*(C'\fR به \f(CW\*(C`_\|_null\*(C'\fR تعریف شده است. اگرچه این مقدار یک ثابت اشاره‌گر تهی است و نه یک اشاره‌گر تهی، تضمین می‌شود که اندازه‌ای برابر با یک اشاره‌گر داشته باشد. با این حال این استفاده در میان کامپایلرهای مختلف قابل‌حمل (portable) نیست.
.IP "\fB\-Wno\-non\-c\-typedef\-for\-linkage\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-non-c-typedef-for-linkage (C++ and Objective-C++ only)"
غیرفعال کردن pedwarn برای کلاس‌های بدون نام دارای نام typedef برای اهداف پیوند (linkage) که شامل اعضای خاص C++، کلاس‌های پایه، مقداردهنده‌های پیش‌فرض عضو یا عبارات لامبدا (از جمله موارد موجود در کلاس‌های عضو تودرتو) هستند.
.Sp
.Vb 10
\&        typedef struct {
\&          int a; // non\-static data members are ok
\&          struct T { int b; }; // member classes too
\&          enum E { E1, E2, E3 }; // member enumerations as well
\&          int c = 42; // default member initializers are not ok
\&          struct U : A { int c; }; // classes with base classes are not ok
\&          typedef int V; // typedef is not ok
\&          using W = int; // using declaration is not ok
\&          decltype([](){}) x; // lambda expressions not ok
\&        } S;
.Ve
.Sp
در تمام این موارد، نام تگ S باید پس از کلیدواژه struct اضافه شود.
.IP "\fB\-Wno\-non\-template\-friend\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-non-template-friend (C++ and Objective-C++ only)"
غیرفعال کردن هشدارها هنگامی که توابع دوست غیرقالبی (non-template friend functions) درون یک قالب اعلان می‌شوند. در نسخه‌های بسیار قدیمی GCC که پیش از پیاده‌سازی استاندارد ISO بودند، اعلان‌هایی مانند \fBfriend int foo(int)\fR، که در آن‌ها نام دوست یک شناسه غیرواجد شرایط (unqualified-id) است، می‌توانستند به‌عنوان یک تخصیص خاص (specialization) از یک تابع قالب تفسیر شوند؛ این هشدار برای تشخیص مشکلات سازگاری وجود دارد و به‌طور پیش‌فرض فعال است.
.IP "\fB\-Wold\-style\-cast\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wold-style-cast (C++ and Objective-C++ only)"
هشدار در صورت استفاده از تبدیل نوع قدیمی (سبک C) به یک نوع غیر void در یک برنامه C++. تبدیل نوع‌های سبک جدید (\f(CW\*(C`dynamic_cast\*(C'\fR، \&\f(CW\*(C`static_cast\*(C'\fR، \f(CW\*(C`reinterpret_cast\*(C'\fR و \f(CW\*(C`const_cast\*(C'\fR) کمتر در معرض اثرات ناخواسته هستند و جستجوی آن‌ها بسیار آسان‌تر است.
.IP "\fB\-Woverloaded\-virtual\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Woverloaded-virtual (C++ and Objective-C++ only)"
.PD 0
.IP \fB\-Woverloaded\-virtual=\fR\fIn\fR 4
.IX Item "-Woverloaded-virtual=n"
.PD
هشدار هنگامی که یک اعلان تابع، توابع مجازی را از یک کلاس پایه پنهان (hide) می‌کند. برای مثال، در:
.Sp
.Vb 3
\&        struct A {
\&          virtual void f();
\&        };
\&        
\&        struct B: public A {
\&          void f(int); // does not override
\&        };
.Ve
.Sp
نسخه کلاس \f(CW\*(C`A\*(C'\fR از \f(CW\*(C`f\*(C'\fR در \f(CW\*(C`B\*(C'\fR پنهان می‌شود و کدی مانند:
.Sp
.Vb 2
\&        B* b;
\&        b\->f();
.Ve
.Sp
کامپایل نمی‌شود.
.Sp
در مواردی که امضاهای متفاوت تصادفی نیستند، ساده‌ترین راه‌حل افزودن یک using-declaration به کلاس مشتق‌شده برای آشکار کردن مجدد تابع پایه است، مانند افزودن \f(CW\*(C`using A::f;\*(C'\fR به \f(CW\*(C`B\*(C'\fR.
.Sp
پسوند سطح اختیاری رفتار را هنگامی که تمام اعلان‌ها در کلاس مشتق‌شده توابع مجازی کلاس پایه را بازنویسی (override) می‌کنند کنترل می‌کند، حتی اگر تمام توابع پایه بازنویسی نشده باشند:
.Sp
.Vb 4
\&        struct C {
\&          virtual void f();
\&          virtual void f(int);
\&        };
\&        
\&        struct D: public C {
\&          void f(int); // does override
\&        }
.Ve
.Sp
این الگو کمتر احتمال دارد یک اشتباه باشد؛ اگر D صرفاً به‌صورت مجازی استفاده شود، ممکن است کاربر به این نتیجه رسیده باشد که معناشناسی کلاس پایه برای برخی از بارگذاری‌های بیش از حد (overloads) مناسب است.
.Sp
در سطح ۱، این حالت هشداری صادر نمی‌کند؛ در سطح ۲ هشدار می‌دهد. گزینه \&\fB\-Woverloaded\-virtual\fR به‌تنهایی سطح ۲ را انتخاب می‌کند. سطح ۱ در \fB\-Wall\fR گنجانده شده است.
.IP "\fB\-Wno\-pmf\-conversions\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-pmf-conversions (C++ and Objective-C++ only)"
غیرفعال کردن پیام تشخیصی برای تبدیل یک اشاره‌گر مقید به تابع عضو (bound pointer to member function) به یک اشاره‌گر معمولی.
.IP "\fB\-Wsign\-promo\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wsign-promo (C++ and Objective-C++ only)"
هشدار هنگامی که حل بارگذاری بیش از حد (overload resolution) ارتقا از یک نوع بدون علامت یا شمارشی به یک نوع علامت‌دار را به تبدیل به یک نوع بدون علامت با اندازه یکسان ترجیح می‌دهد. نسخه‌های قبلی G++ سعی در حفظ وضعیت بدون علامت داشتند، اما استاندارد رفتار فعلی را الزامی کرده است.
.IP "\fB\-Wtemplates\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wtemplates (C++ and Objective-C++ only)"
هشدار هنگام مواجهه با اعلان یک قالب اولیه (primary template). برخی از قوانین کدنویسی استفاده از قالب‌ها را منع می‌کنند و این گزینه می‌تواند برای اعمال آن قانون استفاده شود. این هشدار درون فایل‌های سرایند سیستمی، مانند STL، غیرفعال است، بنابراین همچنان می‌توان از STL استفاده کرد. همچنین می‌توان قالب‌ها را نمونه‌سازی یا تخصیص داد.
.IP "\fB\-Wmismatched\-new\-delete\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wmismatched-new-delete (C++ and Objective-C++ only)"
هشدار برای عدم تطابق بین فراخوانی‌های \f(CW\*(C`operator new\*(C'\fR یا \f(CW\*(C`operator
delete\*(C'\fR و فراخوانی متناظر با تابع تخصیص یا آزادسازی حافظه. این هشدار شامل فراخوانی‌های \f(CW\*(C`operator delete\*(C'\fR در C++ با اشاره‌گرهای بازگردانده شده از شکل‌های ناسازگار \f(CW\*(C`operator new\*(C'\fR، یا از توابع دیگری است که شیء‌هایی را تخصیص می‌دهند که \f(CW\*(C`operator delete\*(C'\fR برای آن‌ها آزادساز مناسبی نیست، و همچنین شامل فراخوانی سایر توابع آزادسازی با اشاره‌گرهای برگشتی از \f(CW\*(C`operator new\*(C'\fR می‌شود که تابع آزادسازی برای آن‌ها مناسب نیست.
.Sp
برای مثال، عبارت \f(CW\*(C`delete\*(C'\fR در تابع زیر تشخیص داده می‌شود زیرا با شکل آرایه‌ای عبارت \f(CW\*(C`new\*(C'\fR که آرگومان اشاره‌گر از آن دریافت شده است مطابقت ندارد. به همین ترتیب، فراخوانی تابع \f(CW\*(C`free\*(C'\fR نیز تشخیص داده می‌شود.
.Sp
.Vb 4
\&        void f ()
\&        {
\&          int *a = new int[n];
\&          delete a;   // warning: mismatch in array forms of expressions
\&        
\&          char *p = new char[n];
\&          free (p);   // warning: mismatch between new and free
\&        }
.Ve
.Sp
گزینه مرتبط \fB\-Wmismatched\-dealloc\fR عدم تطابق‌های مربوط به توابع تخصیص و آزادسازی حافظه به غیر از \f(CW\*(C`operator
new\*(C'\fR و \f(CW\*(C`operator delete\*(C'\fR را تشخیص می‌دهد.
.Sp
گزینه \&\fB\-Wmismatched\-new\-delete\fR در \fB\-Wall\fR گنجانده شده است.
.IP "\fB\-Wmismatched\-tags\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wmismatched-tags (C++ and Objective-C++ only)"
هشدار برای اعلان‌های structها، کلاس‌ها و قالب‌های کلاس و تخصیص‌های آن‌ها با یک class\-key که با تعریف یا با اولین اعلان (در صورت عدم ارائه تعریف) مطابقت ندارد.
.Sp
برای مثال، اعلان \f(CW\*(C`struct Object\*(C'\fR در فهرست آرگومان‌های \f(CW\*(C`draw\*(C'\fR موجب این هشدار می‌شود. برای جلوگیری از آن، یا class\-key زائد \f(CW\*(C`struct\*(C'\fR را حذف کنید یا آن را با \f(CW\*(C`class\*(C'\fR جایگزین نمایید تا با تعریف آن مطابقت داشته باشد.
.Sp
.Vb 5
\&        class Object {
\&        public:
\&          virtual ~Object () = 0;
\&        };
\&        void draw (struct Object*);
.Ve
.Sp
همان‌طور که مثال بالا نشان می‌دهد، اعلان یک کلاس با class\-key به‌صورت \f(CW\*(C`struct\*(C'\fR اشتباه نیست. هدف از گزینه \fB\-Wmismatched\-tags\fR کمک به دستیابی به سبکی یکدست در اعلان‌های کلاس است. در کدی که قرار است به کامپایلرهای مبتنی بر Windows پورت شود، این هشدار به جلوگیری از ارجاعات حل‌نشده (unresolved references) ناشی از تفاوت در درهم‌سازی نام‌ها (mangling) برای نمادهای اعلان‌شده با class\-keyهای مختلف کمک می‌کند. این گزینه می‌تواند به‌تنهایی یا همراه با \fB\-Wredundant\-tags\fR استفاده شود..IP "\fB\-Wmultiple\-inheritance\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wmultiple-inheritance (C++ and Objective-C++ only)"
هنگامی که یک کلاس با چندین کلاس پایهٔ مستقیم تعریف شود، هشدار می‌دهد. برخی
قواعد کدنویسی وراثت چندگانه را مجاز نمی‌دانند، و این گزینه می‌تواند برای
اعمال آن قاعده به کار رود. این هشدار درون فایل‌های سرایند سیستمی، مانند STL،
غیرفعال است؛ بنابراین همچنان می‌توان از STL استفاده کرد. همچنین می‌توان
کلاس‌هایی تعریف کرد که به طور غیرمستقیم از وراثت چندگانه استفاده می‌کنند.
.IP \fB\-Wvirtual\-inheritance\fR 4
.IX Item "-Wvirtual-inheritance"
هنگامی که یک کلاس با یک کلاس پایهٔ مستقیم مجازی تعریف شود، هشدار می‌دهد. برخی
قواعد کدنویسی وراثت مجازی را مجاز نمی‌دانند، و این گزینه می‌تواند برای اعمال
آن قاعده به کار رود. این هشدار درون فایل‌های سرایند سیستمی، مانند STL، غیرفعال
است؛ بنابراین همچنان می‌توان از STL استفاده کرد. همچنین می‌توان کلاس‌هایی
تعریف کرد که به طور غیرمستقیم از وراثت مجازی استفاده می‌کنند.
.IP \fB\-Wno\-virtual\-move\-assign\fR 4
.IX Item "-Wno-virtual-move-assign"
هشدارهای مربوط به ارث‌بری از یک پایهٔ مجازی دارای عملگر انتساب انتقال (move assignment)
غیربدیهی در C++11 را سرکوب می‌کند. این مورد خطرناک است زیرا اگر کلاس پایهٔ
مجازی از بیش از یک مسیر قابل دسترسی باشد، چندین بار منتقل (move) می‌شود؛ این
بدان معناست که هر دو شیء در وضعیت منتقل‌شده (moved\-from) قرار می‌گیرند. اگر
عملگر انتساب انتقال به گونه‌ای نوشته شده باشد که از انتقال از یک شیء منتقل‌شده
اجتناب کند، می‌توان این هشدار را غیرفعال کرد.
.IP \fB\-Wnamespaces\fR 4
.IX Item "-Wnamespaces"
هنگامی که تعریف یک فضای‌نام (namespace) باز می‌شود، هشدار می‌دهد. برخی قواعد
کدنویسی استفاده از فضاهای‌نام را منع می‌کنند، و این گزینه می‌تواند برای
اعمال آن قاعده به کار رود. این هشدار درون فایل‌های سرایند سیستمی، مانند STL،
غیرفعال است؛ بنابراین همچنان می‌توان از STL استفاده کرد. همچنین می‌توان از
دستورهای using و نام‌های واجد شرایط (qualified names) استفاده کرد.
.IP "\fB\-Wno\-template\-body\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-template-body (C++ and Objective-C++ only)"
تشخیص خطاها را هنگام تجزیهٔ یک الگو (template) غیرفعال کرده و در عوض تنها هنگام
نمونه‌سازی (instantiation) الگو خطا صادر می‌کند. این پرچم همچنین می‌تواند
برای تنزل دادن این خطاها به هشدار با \fBWno\-error=\fR یا
\&\fB\-fpermissive\fR استفاده شود.
.IP "\fB\-Wno\-template\-id\-cdtor\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-template-id-cdtor (C++ and Objective-C++ only)"
هشدار دربارهٔ استفاده از simple\-template\-id به عنوان declarator\-id یک سازنده
یا مخرب را غیرفعال می‌کند؛ این مورد در C++20 از طریق DR 2237 نامعتبر شد.
برای نمونه:
.Sp
.Vb 4
\&        template<typename T> struct S {
\&          S<T>(); // should be S();
\&          ~S<T>();  // should be ~S();
\&        };
.Ve
.Sp
\&\fB\-Wtemplate\-id\-cdtor\fR به طور پیش‌فرض با
\&\fB\-std=c++20\fR فعال است؛ همچنین توسط \fB\-Wc++20\-compat\fR نیز فعال می‌شود.
.IP \fB\-Wtemplate\-names\-tu\-local\fR 4
.IX Item "-Wtemplate-names-tu-local"
هنگامی که بدنهٔ یک الگو، افشای (exposure) یک موجودیت محلی واحد ترجمه
(translation\-unit\-local) را پنهان می‌کند، هشدار می‌دهد. در بیشتر موارد،
ارجاع به یک موجودیت محلی واحد ترجمه (مانند یک اعلان با پیوند درونی / internal linkage)
درون موجودیتی که به CMI یک ماژول فرستاده می‌شود، خطا است. با این حال، درون
مقداردهندهٔ اولیهٔ یک متغیر یا در بدنهٔ یک تابع غیرخطی (non\-inline)، این یک
افشا محسوب نمی‌شود و خطایی صادر نمی‌گردد.
.Sp
این وضعیت می‌تواند موجب شود الگوهای متغیر یا تابع در صورت ارجاع به چنین
موجودیتی به طور تصادفی غیرقابل استفاده شوند، زیرا سایر واحدهای ترجمه‌ای که
الگو را وارد (import) می‌کنند، هرگز قادر به نمونه‌سازی آن نخواهند بود.
این هشدار تلاش می‌کند مواردی را که این حالت ممکن است رخ دهد شناسایی کند.
وجود یک نمونه‌سازی صریح (explicit instantiation) این هشدار را خاموش می‌کند.
.Sp
این پرچم توسط \fB\-Wextra\fR فعال می‌شود.
.IP \fB\-Wno\-expose\-global\-module\-tu\-local\fR 4
.IX Item "-Wno-expose-global-module-tu-local"
افشای یک موجودیت محلی واحد ترجمه از طریق رابط ماژول نامعتبر است، زیرا این کار
ممکن است باعث نقض ODR شده و به شکل خطاهای پیوند یا رفتارهای غیرمنتظرهٔ دیگر
بروز پیدا کند. با این وجود، بسیاری از کتابخانه‌های موجود، موجودیت‌های TU\-local
را در رابط خود اعلان می‌کنند، و اجتناب از افشای این موجودیت‌ها در برخی موارد
ممکن است دشوار باشد.
.Sp
به عنوان یک افزونه، GCC اجازهٔ افشای متغیرها و توابع درونی اعلان‌شده در قطعهٔ
ماژول سراسری (global module fragment) را می‌دهد. این هشدار رخ دادن چنین افشای
نامعتبری را نشان می‌دهد و می‌تواند با استفاده از عملوندهای پیش‌پردازندهٔ تشخیصی
(diagnostic pragmas) در محل افشا، یا در نقطهٔ اعلان اعلانِ درونی خاموش شود.
این قاعده در مورد اعلان‌های \f(CW\*(C`export using\*(C'\fR که چنین موجودیت‌هایی را
نام می‌برند نیز اعمال می‌شود.
.Sp
در صورت ترکیب با \fB\-Wtemplate\-names\-tu\-local\fR، کامپایلر GCC همچنین دربارهٔ
ارجاعات غیر از نوع افشا به موجودیت‌های TU\-local در بدنهٔ الگوها هشدار خواهد داد.
چنین الگوهایی همچنان می‌توانند در سایر TUها نمونه‌سازی شوند اما خطرات فوق در رابطه
با افشای موجودیت‌های محلی واحد ترجمه همچنان برقرار است.
.Sp
این هشدار به طور پیش‌فرض فعال است و توسط
\&\fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد.
.IP \fB\-Wno\-external\-tu\-local\fR 4
.IX Item "-Wno-external-tu-local"
هنگام نام بردن از یک موجودیت TU\-local در خارج از واحد ترجمه‌ای که در آن
اعلان شده است، هشدار می‌دهد. چنین اعلان‌هایی در طول جستجوی نام (name lookup)
نادیده گرفته خواهند شد. این حالت می‌تواند هنگام انجام ADL از یک الگوی
اعلان‌شده در همان TU تابع درونی رخ دهد:
.Sp
.Vb 6
\&        export module M;
\&        template <typename T> void foo(T t) {
\&          bar(t);
\&        }
\&        struct S {} s;
\&        static void bar(S) {}  // internal linkage
\&        
\&        // instantiating foo(s) from outside this TU can see ::bar,
\&        // but naming it there is ill\-formed.
.Ve
.Sp
برای دور زدن این مشکل می‌توان \f(CW\*(C`bar\*(C'\fR را با استفاده از
\&\f(CW\*(C`extern "C++"\*(C'\fR به ماژول سراسری متصل کرد.
.Sp
این هشدار به طور پیش‌فرض فعال است و توسط
\&\fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد.
.IP "\fB\-Wno\-terminate\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-terminate (C++ and Objective-C++ only)"
هشدار دربارهٔ عبارت throw را که بلافاصله منجر به فراخوانی
\&\f(CW\*(C`terminate\*(C'\fR می‌شود، غیرفعال می‌کند.
.IP "\fB\-Wno\-vexing\-parse\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-vexing-parse (C++ and Objective-C++ only)"
دربارهٔ ابهام نحوی «آزاردهنده‌ترین تجزیه» (most vexing parse) هشدار می‌دهد.
این گزینه دربارهٔ مواردی هشدار می‌دهد که در آن‌ها یک اعلان شبیه به تعریف یک متغیر
به نظر می‌رسد، اما زبان C++ ایجاب می‌کند که به عنوان یک اعلان تابع تفسیر شود.
برای نمونه:
.Sp
.Vb 4
\&        void f(double a) {
\&          int i();        // extern int i (void);
\&          int n(int(a));  // extern int n (int);
\&        }
.Ve
.Sp
نمونه‌ای دیگر:
.Sp
.Vb 6
\&        struct S { S(int); };
\&        void f(double a) {
\&          S x(int(a));   // extern struct S x (int);
\&          S y(int());    // extern struct S y (int (*) (void));
\&          S z();         // extern struct S z (void);
\&        }
.Ve
.Sp
این هشدار گزینه‌هایی را برای نحوهٔ برخورد با چنین ابهامی پیشنهاد می‌دهد؛ برای مثال،
می‌تواند پیشنهاد دهد که پرانتزها حذف شوند یا به جای آن از آکولادها استفاده شود.
.Sp
این هشدار به طور پیش‌فرض فعال است.
.IP "\fB\-Wno\-class\-conversion\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-class-conversion (C++ and Objective-C++ only)"
هنگامی که یک تابع تبدیل (conversion function) یک شیء را به همان نوع، به یک
کلاس پایه از آن نوع، یا به void تبدیل می‌کند، هشدار ندهد؛ چنین تابع تبدیلی
هرگز فراخوانی نخواهد شد.
.IP "\fB\-Wvolatile\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wvolatile (C++ and Objective-C++ only)"
دربارهٔ استفاده‌های منسوخ‌شده از توصیف‌گر \f(CW\*(C`volatile\*(C'\fR هشدار می‌دهد.
این شامل عبارت‌های پسوندی و پیشوندی \f(CW\*(C`++\*(C'\fR و \f(CW\*(C`\-\-\*(C'\fR برای انواع
دارای توصیف‌گر \&\f(CW\*(C`volatile\*(C'\fR، استفاده از انتساب‌های ساده در مواردی که عملوند
سمت چپ یک نوع غیرکلاسیِ توصیف‌شده با \f(CW\*(C`volatile\*(C'\fR است برای مقدار آن‌ها،
انتساب‌های مرکب که عملوند سمت چپ آن‌ها یک نوع غیرکلاسیِ توصیف‌شده با
\&\f(CW\*(C`volatile\*(C'\fR است، نوع بازگشتی تابع توصیف‌شده با \f(CW\*(C`volatile\*(C'\fR،
نوع پارامتر توصیف‌شده با \&\f(CW\*(C`volatile\*(C'\fR، و اتصال‌های ساخت‌یافته
(structured bindings) از یک نوع توصیف‌شده با \&\f(CW\*(C`volatile\*(C'\fR می‌شود.
این کاربرد در C++20 منسوخ شده است.
.Sp
این گزینه به طور پیش‌فرض با \fB\-std=c++20\fR فعال می‌شود. پیش از
\&\fB\-std=c++20\fR، با مشخص کردن صریح \fB\-Wdeprecated\fR فعال می‌گردد.
.IP \fB\-Waligned\-new\fR 4
.IX Item "-Waligned-new"
.PD 0
.IP \fB\-Waligned\-new=\fR[\fBnone\fR|\fBglobal\fR|\fBall\fR] 4
.IX Item "-Waligned-new=[none|global|all]"
.PD
دربارهٔ عبارت new از نوعی که به ترازبندی (alignment) بزرگ‌تری نسبت به
\&\f(CWalignof(std::max_align_t)\fR نیاز دارد اما از یک تابع تخصیص بدون پارامتر
ترازبندی صریح استفاده می‌کند، هشدار می‌دهد. این گزینه توسط \fB\-Wall\fR
فعال می‌شود.
.Sp
به طور معمول این گزینه تنها دربارهٔ توابع تخصیص سراسری هشدار می‌دهد، اما
\&\fB\-Waligned\-new=all\fR دربارهٔ توابع تخصیص عضو کلاس نیز هشدار صادر می‌کند.
.IP \fB\-Wno\-placement\-new\fR 4
.IX Item "-Wno-placement-new"
.PD 0
.IP \fB\-Wplacement\-new=\fR\fIn\fR 4
.IX Item "-Wplacement-new=n".PD
هشدار درباره عبارت‌های placement new با رفتار تعریف‌نشده (undefined behavior)، مانند ساخت یک شیء در بافری که از نوع آن شیء کوچکتر است. برای مثال، عبارت placement new زیر تشخیص داده می‌شود زیرا سعی می‌کند آرایه‌ای از ۶۴ عدد صحیح را در بافری بسازد که اندازه آن تنها ۶۴ بایت است.
.Sp
.Vb 2
\&        char buf [64];
\&        new (buf) int[64];
.Ve
.Sp
این هشدار به‌طور پیش‌فرض فعال است.
.RS 4
.IP \fB\-Wplacement\-new=1\fR 4
.IX Item "-Wplacement-new=1"
این سطح هشدار پیش‌فرض \fB\-Wplacement\-new\fR است. در این سطح، هشدار برای برخی ساختارهای اکیداً تعریف‌نشده که GCC آن‌ها را به عنوان افزونه‌هایی (extensions) برای سازگاری با کدهای قدیمی مجاز می‌داند، صادر نمی‌شود. برای نمونه، عبارت \f(CW\*(C`new\*(C'\fR زیر در این سطح تشخیص داده نمی‌شود، هرچند که طبق استاندارد C++ رفتار تعریف‌نشده دارد زیرا فراتر از انتهای آرایه تک‌عنصری می‌نویسد.
.Sp
.Vb 3
\&        struct S { int n, a[1]; };
\&        S *s = (S *)malloc (sizeof *s + 31 * sizeof s\->a[0]);
\&        new (s\->a)int [32]();
.Ve
.IP \fB\-Wplacement\-new=2\fR 4
.IX Item "-Wplacement-new=2"
در این سطح، علاوه بر تشخیص تمام ساختارهایی که در سطح ۱ بررسی می‌شوند، هشداری نیز برای عبارت‌های placement new صادر می‌شود که شیئی را در آخرین عضو ساختار می‌سازند، در صورتی که نوع آن یک آرایه تک‌عنصری بوده و اندازه آن کمتر از اندازه شیء در حال ساخت باشد. در حالی که مثال قبلی در این سطح گزارش می‌شود، ساختار زیر از افزونه آرایه با عضو منعطف (flexible member array) استفاده می‌کند تا از بروز هشدار در سطح ۲ جلوگیری کند.
.Sp
.Vb 3
\&        struct S { int n, a[]; };
\&        S *s = (S *)malloc (sizeof *s + 32 * sizeof s\->a[0]);
\&        new (s\->a)int [32]();
.Ve
.RE
.RS 4
.RE
.IP \fB\-Wcatch\-value\fR 4
.IX Item "-Wcatch-value"
.PD 0
.IP "\fB\-Wcatch\-value=\fR\fIn\fR\fB \fR(فقط C++ و Objective\-C++)" 4
.IX Item "-Wcatch-value=n (C++ and Objective-C++ only)"
.PD
هشدار درباره کنترل‌کننده‌های catch که دریافت را از طریق مرجع (reference) انجام نمی‌دهند.
با \fB\-Wcatch\-value=1\fR (یا به‌طور خلاصه \fB\-Wcatch\-value\fR) درباره نوع‌های کلاس چندریختی (polymorphic) که به صورت مقداری (by value) دریافت می‌شوند، هشدار می‌دهد.
با \fB\-Wcatch\-value=2\fR درباره تمام نوع‌های کلاس که به صورت مقداری دریافت می‌شوند، هشدار می‌دهد. با \fB\-Wcatch\-value=3\fR درباره تمام نوع‌هایی که از طریق مرجع دریافت نمی‌شوند، هشدار می‌دهد. \fB\-Wcatch\-value\fR با \fB\-Wall\fR فعال می‌شود.
.IP "\fB\-Wconditionally\-supported\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wconditionally-supported (C++ and Objective-C++ only)"
هشدار برای ساختارهای مشروط‌به‌پشتیبانی (conditionally\-supported طبق C++11 [intro.defs]).
.IP "\fB\-Wno\-defaulted\-function\-deleted\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-defaulted-function-deleted (C++ and Objective-C++ only)"
هشدار هنگامی که یک تابع صراحتاً پیش‌فرض‌شده (defaulted) توسط کامپایلر حذف (deleted) می‌شود. این وضعیت زمانی می‌تواند رخ دهد که نوع اعلان‌شدهٔ تابع با نوع تابعی که به‌طور ضمنی اعلان می‌شد مطابقت نداشته باشد. این هشدار به‌طور پیش‌فرض فعال است.
.IP "\fB\-Wno\-delete\-incomplete\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-delete-incomplete (C++ and Objective-C++ only)"
عدم صدور هشدار هنگام حذف (delete) یک اشاره‌گر به نوع ناقص (incomplete type)، که ممکن است در زمان اجرا منجر به رفتار تعریف‌نشده شود. این هشدار به‌طور پیش‌فرض فعال است.
.IP "\fB\-Wextra\-semi\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wextra-semi (C++, Objective-C++ only)"
هشدار درباره نقطه‌ویرگول‌های اضافه. زمینه‌های گوناگونی وجود دارد که یک نقطه‌ویرگول اضافه ممکن است در آن‌ها رخ دهد. یکی از آن‌ها نقطه‌ویرگول پس از تعاریف توابع درون‌کلاسی (in\-class) است که در تمام گویش‌های C++ معتبر است (و هرگز یک pedwarn محسوب نمی‌شود):
.Sp
.Vb 3
\&        struct S {
\&          void foo () {};
\&        };
.Ve
.Sp
مورد دیگر نقطه‌ویرگول اضافه در دامنهٔ فضای نام (namespace scope) است که از C++11 به بعد مجاز شده است (بنابراین در C++98 یک pedwarn است):
.Sp
.Vb 3
\&        struct S {
\&        };
\&        ;
.Ve
.Sp
و مورد دیگر نقطه‌ویرگول اضافه در تعاریف کلاس است که از C++11 به بعد مجاز شده است (بنابراین در C++98 یک pedwarn است):
.Sp
.Vb 4
\&        struct S {
\&          int a;
\&          ;
\&        };
.Ve
.IP "\fB\-Wno\-global\-module\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-global-module (C++ and Objective-C++ only)"
غیرفعال کردن پیام اخطار برای زمانی که قطعهٔ ماژول سراسری (global module fragment) یک واحد ماژول، فقط از دستورالعمل‌های پیش‌پردازنده تشکیل نشده باشد.
.IP "\fB\-Wno\-inaccessible\-base\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-inaccessible-base (C++, Objective-C++ only)"
این گزینه هشدارهایی را کنترل می‌کند که هنگام غیرقابل دسترس بودن یک کلاس پایه در کلاس مشتق‌شده از آن به دلیل ابهام رخ می‌دهد. این هشدار به‌طور پیش‌فرض فعال است.
توجه داشته باشید که هشدار برای کلاس‌های پایه مجازی مبهم، با گزینه \fB\-Wextra\fR فعال می‌شود.
.Sp
.Vb 1
\&        struct A { int a; };
\&        
\&        struct B : A { };
\&        
\&        struct C : B, A { };
.Ve
.IP \fB\-Wno\-inherited\-variadic\-ctor\fR 4
.IX Item "-Wno-inherited-variadic-ctor"
نادیده گرفتن هشدارها درباره استفاده از سازنده‌های ارث‌بری‌شدهٔ C++11، هنگامی که کلاس پایه موروثی دارای یک سازنده با آرگومان‌های متغیر به سبک C (variadic constructor) باشد؛ این هشدار به‌طور پیش‌فرض فعال است زیرا سه‌نقطه (...) به ارث برده نمی‌شود.
.IP "\fB\-Wno\-invalid\-offsetof\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-invalid-offsetof (C++ and Objective-C++ only)"
نادیده گرفتن هشدارهای ناشی از اِعمال ماکروی \f(CW\*(C`offsetof\*(C'\fR روی یک نوع غیر POD (یا non\-POD). بر اساس استاندارد ISO C++ سال ۲۰۱۴، اعمال \f(CW\*(C`offsetof\*(C'\fR روی نوعی که چیدمان غیراستاندارد (non\-standard\-layout) دارد تعریف‌نشده است. با این حال، در پیاده‌سازی‌های موجود C++، معمولاً \f(CW\*(C`offsetof\*(C'\fR نتایج معناداری می‌دهد. این پرچم برای کاربرانی است که می‌دانند در حال نوشتن کد غیرقابل‌حمل (nonportable) هستند و عمداً تصمیم گرفته‌اند هشدار مربوط به آن را نادیده بگیرند.
.Sp
ممکن است محدودیت‌های مربوط به \f(CW\*(C`offsetof\*(C'\fR در نسخهٔ آیندهٔ استاندارد C++ کاهش یابد.
.IP "\fB\-Wsized\-deallocation\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wsized-deallocation (C++ and Objective-C++ only)"
هشدار درباره تعریف یک تابع آزادسازی حافظه بدون اندازه (unsized deallocation function)
.Sp
.Vb 2
\&        void operator delete (void *) noexcept;
\&        void operator delete[] (void *) noexcept;
.Ve
.Sp
بدون تعریف تابع متناظر آزادسازی با اندازه (sized deallocation function)
.Sp
.Vb 2
\&        void operator delete (void *, std::size_t) noexcept;
\&        void operator delete[] (void *, std::size_t) noexcept;
.Ve
.Sp
یا برعکس. این هشدار با \fB\-Wextra\fR همراه با \&\fB\-fsized\-deallocation\fR فعال می‌شود.
.IP \fB\-Wsuggest\-final\-types\fR 4
.IX Item "-Wsuggest-final-types"
هشدار درباره نوع‌هایی با متدهای مجازی که اگر نوع با مشخص‌کنندهٔ \f(CW\*(C`final\*(C'\fR در C++11 اعلان می‌شد، یا در صورت امکان در یک فضای نام ناشناس (anonymous namespace) اعلان می‌شد، کیفیت کد بهبود می‌یافت. این کار به GCC اجازه می‌دهد فراخوانی‌های چندریختی را با تهاجم بیشتری غیرمجازی‌سازی (devirtualize) کند. این هشدار همراه با بهینه‌سازی زمان پیوند (link\-time optimization)، جایی که اطلاعات مربوط به گراف سلسله‌مراتب کلاس‌ها کامل‌تر است، اثربخشی بیشتری دارد.
.IP \fB\-Wsuggest\-final\-methods\fR 4
.IX Item "-Wsuggest-final-methods"
هشدار درباره متدهای مجازی که اگر متد با مشخص‌کنندهٔ \f(CW\*(C`final\*(C'\fR در C++11 اعلان می‌شد، یا در صورت امکان نوع آن در یک فضای نام ناشناس یا با مشخص‌کنندهٔ \f(CW\*(C`final\*(C'\fR اعلان می‌شد، کیفیت کد بهبود می‌یافت. این هشدار همراه با بهینه‌سازی زمان پیوند (link\-time optimization)، جایی که اطلاعات مربوط به گراف سلسله‌مراتب کلاس‌ها کامل‌تر است، اثربخشی بیشتری دارد. توصیه می‌شود ابتدا پیشنهادهای \fB\-Wsuggest\-final\-types\fR را بررسی کرده و سپس با نشانه‌گذاری‌های جدید برنامه را دوباره بسازید (rebuild).
.IP \fB\-Wsuggest\-override\fR 4
.IX Item "-Wsuggest-override"
هشدار درباره بازنویسی (override) توابع مجازی که با کلمهٔ کلیدی \&\f(CW\*(C`override\*(C'\fR مشخص نشده‌اند.
.IP "\fB\-Wno\-conversion\-null\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-conversion-null (C++ and Objective-C++ only)"
عدم صدور هشدار برای تبدیل‌های بین \f(CW\*(C`NULL\*(C'\fR و نوع‌های غیر اشاره‌گر. گزینه \fB\-Wconversion\-null\fR به‌طور پیش‌فرض فعال است..SS "گزینه‌های واپایش گویش‌های Objective\-C و Objective\-C++ (Options Controlling Objective-C and Objective-C++ Dialects)"
.IX Subsection "Options Controlling Objective-C and Objective-C++ Dialects"
(یادداشت: این راهنما خودِ زبان‌های Objective\-C و Objective\-C++ را شرح نمی‌دهد.)
.PP
این بخش گزینه‌های خط فرمانی را شرح می‌دهد که تنها برای برنامه‌های Objective\-C و Objective\-C++ معنادار هستند. شما همچنین می‌توانید از بیشتر گزینه‌های مستقل از زبانِ کامپایلر GNU استفاده کنید.
برای نمونه، ممکن است فایلی مانند \fIsome_class.m\fR را به این صورت کامپایل کنید:
.PP
.Vb 1
\&        gcc \-g \-fgnu\-runtime \-O \-c some_class.m
.Ve
.PP
در این مثال، \fB\-fgnu\-runtime\fR گزینه‌ای است که تنها برای برنامه‌های Objective\-C و Objective\-C++ در نظر گرفته شده است؛ سایر گزینه‌ها را می‌توانید با هر زبان دیگری که توسط GCC پشتیبانی می‌شود به کار ببرید.
.PP
توجه داشته باشید از آنجا که Objective\-C افزونه‌ای بر زبان C است، کامپایل‌های Objective\-C ممکن است از گزینه‌های مخصوص فرانت‌اند C نیز استفاده کنند (برای نمونه، \&\fB\-Wtraditional\fR). به‌طور مشابه، کامپایل‌های Objective\-C++ نیز می‌توانند از گزینه‌های مخصوص C++ بهره ببرند (برای نمونه، \fB\-Wabi\fR).
.PP
در اینجا فهرستی از گزینه‌هایی آمده است که \fIتنها\fR برای کامپایل برنامه‌های Objective\-C و Objective\-C++ کاربرد دارند:
.IP \fB\-fconstant\-string\-class=\fR\fIclass\-name\fR 4
.IX Item "-fconstant-string-class=class-name"
از \fIclass\-name\fR به‌عنوان نام کلاسی که باید برای هر رشتهٔ لیترال مشخص‌شده با نحو \f(CW\*(C`@"..."\*(C'\fR نمونه‌سازی شود، استفاده می‌کند. در صورت استفاده از زمان اجرای GNU، نام کلاس پیش‌فرض \f(CW\*(C`NXConstantString\*(C'\fR است و در صورت استفاده از زمان اجرای NeXT، نام آن \&\f(CW\*(C`NSConstantString\*(C'\fR خواهد بود (پایین‌تر را ببینید). روی پلتفرم‌های Darwin / macOS، در صورت وجود گزینهٔ \fB\-fconstant\-cfstrings\fR، این گزینه بر تنظیمات \fB\-fconstant\-string\-class\fR تقدم می‌یابد و موجب می‌شود تا لیترال‌های \&\f(CW\*(C`@"..."\*(C'\fR به‌صورت رشته‌های ثابت CoreFoundation چیده شوند. توجه داشته باشید که \fB\-fconstant\-cfstrings\fR یک نام مستعار برای گزینهٔ معادل وابسته به مقصدِ \&\fB\-mconstant\-cfstrings\fR است.
.IP \fB\-fgnu\-runtime\fR 4
.IX Item "-fgnu-runtime"
تولید کد شیء سازگار با زمان اجرای استاندارد GNU Objective\-C. این حالت برای بیشتر انواع سیستم‌ها پیش‌فرض است.
.IP \fB\-fnext\-runtime\fR 4
.IX Item "-fnext-runtime"
تولید خروجی سازگار با زمان اجرای NeXT. این حالت برای سیستم‌های مبتنی بر NeXT، از جمله Darwin / macOS، پیش‌فرض است. ماکروی \&\f(CW\*(C`_\|_NEXT_RUNTIME_\|_\*(C'\fR تنها زمانی از پیش تعریف می‌شود که از این گزینه استفاده شود.
.IP \fB\-fno\-nil\-receivers\fR 4
.IX Item "-fno-nil-receivers"
فرض می‌کند که تمام ارسال‌های پیام در Objective\-C (\f(CW\*(C`[receiver message:arg]\*(C'\fR) در این واحد ترجمه اطمینان می‌دهند که گیرنده \f(CW\*(C`nil\*(C'\fR نیست. این امر امکان استفاده از نقاط ورود کارآمدتر در زمان اجرا را فراهم می‌سازد. این گزینه تنها همراه با زمان اجرای NeXT و نسخهٔ 0 یا 1 از ABI در دسترس است.
.IP \fB\-fobjc\-abi\-version=\fR\fIn\fR 4
.IX Item "-fobjc-abi-version=n"
استفاده از نسخهٔ \fIn\fR از ABI مربوط به Objective\-C برای زمان اجرای انتخاب‌شده. این گزینه در حال حاضر تنها برای زمان اجرای NeXT پشتیبانی می‌شود. در آن حالت، نسخهٔ 0 همان ABI سنتی (۳۲ بیتی) بدون پشتیبانی از مشخصه‌ها (properties) و دیگر امکانات اضافه‌شده در Objective\-C 2.0 است. نسخهٔ 1 همان ABI سنتی (۳۲ بیتی) همراه با پشتیبانی از مشخصه‌ها و دیگر امکانات اضافه‌شده در Objective\-C 2.0 است. نسخهٔ 2 همان ABI مدرن (۶۴ بیتی) است. اگر چیزی تعیین نشود، مقدار پیش‌فرض روی ماشین‌های مقصد ۳۲ بیتی نسخهٔ 0 و روی ماشین‌های مقصد ۶۴ بیتی نسخهٔ 2 خواهد بود.
.IP \fB\-fobjc\-call\-cxx\-cdtors\fR 4
.IX Item "-fobjc-call-cxx-cdtors"
برای هر کلاس Objective\-C، بررسی می‌کند که آیا متغیر نمونه‌ای از آن، یک شیء C++ با یک سازندهٔ پیش‌فرض غیربدیهی (non-trivial) است یا خیر. در این صورت، یک متد نمونهٔ ویژهٔ \f(CW\*(C`\- (id) .cxx_construct\*(C'\fR تولید می‌کند که سازنده‌های پیش‌فرض غیربدیهی را به ترتیب روی تمامی این‌گونه متغیرهای نمونه اجرا کرده و سپس \f(CW\*(C`self\*(C'\fR را برمی‌گرداند. به‌طور مشابه، بررسی می‌کند که آیا متغیر نمونه‌ای شیء C++ با یک ویرانگر (destructor) غیربدیهی است یا خیر، و اگر چنین باشد، متد ویژهٔ \f(CW\*(C`\- (void) .cxx_destruct\*(C'\fR را تولید می‌کند که تمامی چنین ویرانگرهای پیش‌فرضی را به ترتیب معکوس اجرا می‌نماید.
.Sp
متدهای \f(CW\*(C`\- (id) .cxx_construct\*(C'\fR و \f(CW\*(C`\- (void) .cxx_destruct\*(C'\fR که بدین‌گونه تولید شده‌اند، تنها روی متغیرهای نمونه‌ای عمل می‌کنند که در کلاس فعلی Objective\-C اعلان شده‌اند و نه متغیرهایی که از ابرکلاس‌ها به ارث رسیده‌اند. فراخوانی همهٔ چنین متدهایی در سلسله‌مراتب وراثت یک شیء بر عهدهٔ زمان اجرای Objective\-C است. متدهای \f(CW\*(C`\- (id) .cxx_construct\*(C'\fR بلافاصله پس از تخصیص نمونهٔ شیء جدید توسط زمان اجرا فراخوانی می‌شوند؛ متدهای \f(CW\*(C`\- (void) .cxx_destruct\*(C'\fR بلافاصله پیش از آنکه زمان اجرا نمونهٔ شیء را آزاد سازد، فراخوانی می‌گردند.
.Sp
تا زمان نگارش این راهنما، تنها زمان اجرای NeXT در Mac OS X 10.4 و جدیدتر از فراخوانی متدهای \f(CW\*(C`\- (id) .cxx_construct\*(C'\fR و \&\f(CW\*(C`\- (void) .cxx_destruct\*(C'\fR پشتیبانی می‌کند.
.IP \fB\-fobjc\-direct\-dispatch\fR 4
.IX Item "-fobjc-direct-dispatch"
امکان پرش‌های سریع به توزیع‌کنندهٔ پیام (message dispatcher) را فراهم می‌کند. در Darwin این کار از طریق comm page انجام می‌شود.
.IP \fB\-fobjc\-exceptions\fR 4
.IX Item "-fobjc-exceptions"
پشتیبانی نحوی برای مدیریت ساختاریافتهٔ استثناها در Objective\-C را، مشابه آنچه توسط C++ ارائه می‌شود، فعال می‌کند. این گزینه برای استفاده از کلیدواژه‌های Objective\-C شامل \f(CW@try\fR، \&\f(CW@throw\fR، \f(CW@catch\fR، \f(CW@finally\fR و \&\f(CW@synchronized\fR الزامی است. این گزینه با هر دو زمان اجرای GNU و NeXT در دسترس است (اما در Mac OS X 10.2 و قدیمی‌تر همراه با زمان اجرای NeXT در دسترس نیست).
.IP \fB\-fobjc\-gc\fR 4
.IX Item "-fobjc-gc"
فعال‌سازی بازیافت حافظه (garbage collection یا GC) در برنامه‌های Objective\-C و Objective\-C++. این گزینه تنها با زمان اجرای NeXT در دسترس است؛ زمان اجرای GNU پیاده‌سازی متفاوتی از بازیافت حافظه دارد که به پرچم‌های خاص کامپایلر نیازی ندارد.
.IP \fB\-fobjc\-nilcheck\fR 4
.IX Item "-fobjc-nilcheck"
برای زمان اجرای NeXT با نسخهٔ 2 از ABI، گیرندهٔ nil را در فراخوانی‌های متد پیش از انجام فراخوانی واقعی متد بررسی می‌کند. این رفتار پیش‌فرض است و می‌توان آن را با استفاده از \&\fB\-fno\-objc\-nilcheck\fR غیرفعال کرد. متدهای کلاس و فراخوانی‌های super صرف نظر از اینکه این پرچم روی چه مقداری تنظیم شده باشد، هرگز برای nil بررسی نمی‌شوند. در حال حاضر زمانی که از زمان اجرای GNU یا نسخهٔ قدیمی‌تر ABI زمان اجرای NeXT استفاده شود، این پرچم اثری ندارد.
.IP \fB\-fobjc\-std=objc1\fR 4
.IX Item "-fobjc-std=objc1"
پیروی از نحو زبان Objective\-C 1.0، زبانی که توسط GCC 4.0 شناسایی می‌شود. این مورد تنها بر امکانات افزوده‌شدهٔ Objective\-C به زبان C/C++ تأثیر می‌گذارد؛ این گزینه بر پیروی از استانداردهای C/C++ تأثیری ندارد، که آن مورد با پرچم‌های مجزای گزینه‌های گویش C/C++ واپایش می‌شود. هنگامی که از این گزینه همراه با کامپایلر Objective\-C یا Objective\-C++ استفاده شود، هرگونه نحو Objective\-C که برای GCC 4.0 شناخته‌شده نباشد رد می‌شود. این گزینه زمانی مفید است که بخواهید اطمینان حاصل کنید کد Objective\-C شما می‌تواند با نسخه‌های قدیمی‌تر GCC کامپایل شود.
.IP \fB\-freplace\-objc\-classes\fR 4
.IX Item "-freplace-objc-classes"
تولید یک نشانگر ویژه که به \fBld\|(1)\fR دستور می‌دهد فایل شیء حاصل را به‌صورت ایستا پیوند نزند، و در عوض به \fBdyld\|(1)\fR اجازه دهد که آن را در زمان اجرا بارگذاری کند. این گزینه همراه با حالت اشکال‌زدایی Fix\-and\-Continue به کار می‌رود، جایی که فایل شیء مورد نظر ممکن است در طول اجرای برنامه بازکامپایل شده و به‌صورت پویا بازبارگذاری شود، بدون آنکه نیازی به راه‌اندازی مجدد خود برنامه باشد. در حال حاضر، قابلیت Fix\-and\-Continue تنها همراه با زمان اجرای NeXT در Mac OS X 10.3 و جدیدتر در دسترس است.
.IP \fB\-fzero\-link\fR 4
.IX Item "-fzero-link"
هنگام کامپایل برای زمان اجرای NeXT، کامپایلر به‌طور معمول فراخوانی‌های \f(CWobjc_getClass("...")\fR را (هنگامی که نام کلاس در زمان کامپایل معلوم باشد) با ارجاع‌های ایستای کلاسی که در زمان بارگذاری مقداردهی اولیه می‌شوند جایگزین می‌کند، که این امر کارایی زمان اجرا را بهبود می‌بخشد. مشخص کردن پرچم \fB\-fzero\-link\fR این رفتار را لغو کرده و موجب می‌شود فراخوانی‌های \f(CWobjc_getClass("...")\fR حفظ شوند. این گزینه در حالت اشکال‌زدایی Zero\-Link مفید است، زیرا اجازه می‌دهد پیاده‌سازی‌های منفرد کلاس در حین اجرای برنامه تغییر داده شوند. زمان اجرای GNU در حال حاضر بدون در نظر گرفتن گزینه‌های خط فرمان، همواره فراخوانی‌های \f(CWobjc_get_class("...")\fR را حفظ می‌کند.
.IP \fB\-fno\-local\-ivars\fR 4
.IX Item "-fno-local-ivars"
به‌طور پیش‌فرض در Objective\-C می‌توان به متغیرهای نمونه از درون متدهای کلاسی که در آن اعلان شده‌اند دسترسی داشت، درست گویی که آن‌ها متغیرهای محلی هستند. این امر می‌تواند منجر به سایه‌اندازی (shadowing) میان متغیرهای نمونه و سایر متغیرهایی شود که با همان نام یا به‌صورت محلی درون یک متد کلاس یا به‌صورت سراسری اعلان شده‌اند. مشخص کردن پرچم \fB\-fno\-local\-ivars\fR این رفتار را غیرفعال کرده و بدین‌ترتیب از مشکلات سایه‌اندازی متغیرها جلوگیری می‌کند.
.IP \fB\-fivar\-visibility=\fR[\fBpublic\fR|\fBprotected\fR|\fBprivate\fR|\fBpackage\fR] 4
.IX Item "-fivar-visibility=[public|protected|private|package]"
میزان دیدِ پیش‌فرض متغیر نمونه را روی گزینهٔ مشخص‌شده تنظیم می‌کند، تا متغیرهای نمونه‌ای که خارج از دامنهٔ هرگونه دستورالعمل اصلاح‌کنندهٔ دسترسی اعلان شده‌اند، به‌طور پیش‌فرض دیدِ تعیین‌شده را داشته باشند.
.IP \fB\-gen\-decls\fR 4
.IX Item "-gen-decls"
تخلیهٔ (dump) اعلان‌های رابط (interface declarations) برای همهٔ کلاس‌های مشاهده‌شده در فایل منبع، در فایلی به نام \fIsourcename.decl\fR.
.IP "\fB\-Wassign\-intercept\fR (تنها Objective\-C و Objective\-C++)" 4
.IX Item "-Wassign-intercept (Objective-C and Objective-C++ only)"
هشدار در هر زمانی که یک انتساب در Objective\-C توسط بازیافت‌کنندهٔ حافظه (garbage collector) رهگیری شود.
.IP "\fB\-Wno\-property\-assign\-default\fR (تنها Objective\-C و Objective\-C++)" 4
.IX Item "-Wno-property-assign-default (Objective-C and Objective-C++ only)"
اگر برای مشخصهٔ (property) یک شیء Objective\-C هیچ معناشناسی انتسابی (assign semantics) مشخص نشده باشد، هشداری داده نشود.
.IP "\fB\-Wno\-protocol\fR (تنها Objective\-C و Objective\-C++)" 4
.IX Item "-Wno-protocol (Objective-C and Objective-C++ only)"
اگر کلاسی اعلان کند که یک پروتکل را پیاده‌سازی می‌کند، برای هر متدی در پروتکل که توسط کلاس پیاده‌سازی نشده باشد، یک هشدار صادر می‌شود. رفتار پیش‌فرض این است که برای هر متدی که به‌طور صریح در کلاس پیاده‌سازی نشده هشدار صادر شود، حتی اگر پیاده‌سازی متد از ابرکلاس به ارث رسیده باشد. اگر از گزینهٔ \fB\-Wno\-protocol\fR استفاده کنید، متدهای به ارث رسیده از ابرکلاس، پیاده‌سازی‌شده تلقی می‌شوند و هشداری برای آنها صادر نخواهد شد..IP "\fB\-Wobjc\-root\-class\fR (تنها Objective\-C و Objective\-C++)" 4
.IX Item "-Wobjc-root-class (Objective-C and Objective-C++ only)"
چنانچه یک رابط کلاس (class interface) فاقد ابرکلاس باشد، هشدار می‌دهد. به عنوان مثال، بیشتر کلاس‌ها از \f(CW\*(C`NSObject\*(C'\fR (یا \f(CW\*(C`Object\*(C'\fR) ارث‌بری می‌کنند. هنگام اعلان کلاس‌هایی که قرار است کلاس ریشه باشند، می‌توان با نشانه‌گذاری رابط آن‌ها توسط \f(CW\*(C`_\|_attribute_\|_((objc_root_class))\*(C'\fR از این هشدار صرف‌نظر کرد.
.IP "\fB\-Wselector\fR (تنها Objective\-C و Objective\-C++)" 4
.IX Item "-Wselector (Objective-C and Objective-C++ only)"
اگر در حین کامپایل، چند متد با انواع مختلف برای یک انتخاب‌گر (selector) یکسان یافت شود، هشدار می‌دهد. این بررسی بر روی فهرست متدها در مرحله نهایی کامپایل انجام می‌شود. علاوه بر این، بررسی جداگانه‌ای برای هر انتخاب‌گری که در یک عبارت \f(CW@selector(...)\fR ظاهر شده و متد متناظر با آن در طول کامپایل یافت شده باشد، انجام می‌گیرد. از آنجا که این بررسی‌ها جدول متدها را تنها در پایان کامپایل پیمایش می‌کنند، چنانچه مرحله نهایی کامپایل حاصل نشود (مثلاً به دلیل بروز خطا هنگام کامپایل یا استفاده از گزینه \fB\-fsyntax\-only\fR)، این هشدارها تولید نمی‌شوند.
.IP "\fB\-Wstrict\-selector\-match\fR (تنها Objective\-C و Objective\-C++)" 4
.IX Item "-Wstrict-selector-match (Objective-C and Objective-C++ only)"
هنگام تلاش برای ارسال پیام با استفاده از یک انتخاب‌گر به گیرنده‌ای از نوع \f(CW\*(C`id\*(C'\fR یا \f(CW\*(C`Class\*(C'\fR، چنانچه چندین متد با انواع آرگومان و/یا انواع بازگشتی متفاوت برای آن انتخاب‌گر یافت شود، هشدار می‌دهد. هنگامی که این پرچم غیرفعال است (که رفتار پیش‌فرض می‌باشد)، کامپایلر در صورتی که تفاوت‌های یافت‌شده محدود به انواعی باشد که اندازه و تراز (alignment) یکسانی دارند، از این هشدارها چشم‌پوشی می‌کند.
.IP "\fB\-Wundeclared\-selector\fR (تنها Objective\-C و Objective\-C++)" 4
.IX Item "-Wundeclared-selector (Objective-C and Objective-C++ only)"
اگر یک عبارت \f(CW@selector(...)\fR که به یک انتخاب‌گر اعلان‌نشده اشاره دارد یافت شود، هشدار می‌دهد. یک انتخاب‌گر زمانی اعلان‌نشده تلقی می‌شود که هیچ متدی با آن نام پیش از عبارت \&\f(CW@selector(...)\fR، چه به صراحت در یک اعلان \&\f(CW@interface\fR یا \f(CW@protocol\fR، یا به طور ضمنی در یک بخش \f(CW@implementation\fR اعلان نشده باشد. این گزینه همواره بررسی‌های خود را به محض یافتن عبارت \f(CW@selector(...)\fR انجام می‌دهد، در حالی که \fB\-Wselector\fR این بررسی‌ها را تنها در مرحله نهایی کامپایل به انجام می‌رساند. این کار همچنین این شیوه نگارش کد را اعمال می‌کند که متدها و انتخاب‌گرها باید حتماً پیش از استفاده اعلان شوند.
.IP \fB\-print\-objc\-runtime\-info\fR 4
.IX Item "-print-objc-runtime-info"
یک هدر C تولید می‌کند که بزرگ‌ترین ساختار پاس‌داده‌شده با مقدار (by value) را، در صورت وجود، توصیف می‌نماید.
.SS "گزینه‌های مهار OpenMP و OpenACC (Options Controlling OpenMP and OpenACC)"
.IX Subsection "Options Controlling OpenMP and OpenACC"
کامپایلر GCC با گزینه \fB\-fopenmp\fR از افزونه‌های OpenMP برای زبان‌های C، C++ و Fortran پشتیبانی می‌کند. به طور مشابه، افزونه‌های OpenACC در هر سه زبان با گزینه \fB\-fopenacc\fR پشتیبانی می‌شوند.
.IP \fB\-foffload=disable\fR 4
.IX Item "-foffload=disable"
.PD 0
.IP \fB\-foffload=default\fR 4
.IX Item "-foffload=default"
.IP \fB\-foffload=\fR\fItarget\-list\fR 4
.IX Item "-foffload=target-list"
.PD
مشخص می‌کند که برای کدام مقصدهای برون‌سپاری (offload targets) در OpenMP و OpenACC باید کد تولید شود.
رفتار پیش‌فرض، معادل \fB\-foffload=default\fR، تولید کد برای تمامی مقصدهای برون‌سپاری پشتیبانی‌شده است. حالت \fB\-foffload=disable\fR کد را تنها برای میزبان پشتیبان (host fallback) تولید می‌کند، در حالی که \&\fB\-foffload=\fR\fItarget\-list\fR کد را فقط برای فهرست مشخص‌شده‌ای از مقصدهای برون‌سپاری که با کاما جدا شده‌اند، تولید می‌نماید.
.Sp
مقصدهای برون‌سپاری در قالب سه‌تایی هدف (target\-triplet) درونی GCC مشخص می‌شوند. می‌توانید کامپایلر را با گزینه \fB\-v\fR اجرا کنید تا فهرست مقصدهای برون‌سپاری پیکربندی‌شده را ذیل \f(CW\*(C`OFFLOAD_TARGET_NAMES\*(C'\fR مشاهده نمایید.
.IP \fB\-foffload\-options=\fR\fIoptions\fR 4
.IX Item "-foffload-options=options"
.PD 0
.IP \fB\-foffload\-options=\fR\fItarget\-triplet\-list\fR\fB=\fR\fIoptions\fR 4
.IX Item "-foffload-options=target-triplet-list=options"
.PD
با استفاده از \fB\-foffload\-options=\fR\fIoptions\fR، کامپایلر GCC گزینه‌های (\fIoptions\fR) مشخص‌شده را به کامپایلرهای تمامی مقصدهای برون‌سپاریِ فعال منتقل می‌کند. می‌توانید با ساختار \fB\-foffload\-options=\fR\fItarget\-list\fR\fB=\fR\fIoptions\fR گزینه‌هایی را مشخص کنید که تنها بر روی یک یا چند مقصد معین اعمال شوند. \&\fItarget\-list\fR فهرستی جداشده با کاما در همان قالب گزینه \&\fB\-foffload=\fR است.
.Sp
خطوط فرمان متداول عبارتند از:
.Sp
.Vb 3
\&        \-foffload\-options=\*(Aq\-fno\-math\-errno \-ffinite\-math\-only\*(Aq \e
\&                \-foffload\-options=nvptx\-none=\-latomic
\&        \-foffload\-options=amdgcn\-amdhsa=\-march=gfx906
.Ve
.IP \fB\-fopenacc\fR 4
.IX Item "-fopenacc"
پردازش راهنماهای (directives) دستورالعمل‌های OpenACC شامل \fB#pragma acc\fR در C/C++ و \&\fB!$acc\fR در فرترن با فرم آزاد (free\-form) و \fB!$acc\fR، \fBc$acc\fR و \&\fB*$acc\fR در فرترن با فرم ثابت (fixed\-form) را فعال می‌کند. این گزینه مستلزم \fB\-pthread\fR است، بنابراین تنها روی مقصدهایی پشتیبانی می‌شود که از \fB\-pthread\fR پشتیبانی می‌کنند.
.IP \fB\-fopenacc\-dim=\fR\fIgeom\fR 4
.IX Item "-fopenacc-dim=geom"
ابعاد محاسباتی پیش‌فرض را برای نواحی موازی برون‌سپاری‌شده‌ای که صریحاً آن‌ها را تعیین نکرده‌اند، مشخص می‌کند. مقدار \fIgeom\fR یک سه‌تایی از اندازه‌های جداشده با \&\fB:\fR به ترتیب برای \fIgang\fR، \fIworker\fR و \fIvector\fR است. برای استفاده از مقدار پیش‌فرض مختص به یک مقصد، می‌توان یک اندازه را حذف کرد.
.IP \fB\-fopenmp\fR 4
.IX Item "-fopenmp"
پردازش راهنماهای OpenMP شامل \fB#pragma omp\fR، \&\fB[[omp::decl(...)]]\fR، \fB[[omp::directive(...)]]\fR و \fB[[omp::sequence(...)]]\fR را در C/C++ فعال می‌کند. در Fortran، راهنمای \&\fB!$omp\fR و نشانگر کامپایل شرطی (sentinel) \fB!$\fR را فعال می‌سازد. در فرترن با فرم منبع ثابت، نشانگرها همچنین می‌توانند با \&\fBc\fR یا \fB*\fR آغاز شوند.
.Sp
این گزینه مستلزم \fB\-pthread\fR است و در نتیجه فقط روی مقصدهایی پشتیبانی می‌شود که از \fB\-pthread\fR پشتیبانی کنند. \fB\-fopenmp\fR متضمن گزینه \fB\-fopenmp\-simd\fR نیز هست.
.IP \fB\-fopenmp\-simd\fR 4
.IX Item "-fopenmp-simd"
پردازش راهنماهای \f(CW\*(C`simd\*(C'\fR، \f(CW\*(C`declare simd\*(C'\fR، \&\f(CW\*(C`declare reduction\*(C'\fR، \f(CW\*(C`assume\*(C'\fR، \f(CW\*(C`ordered\*(C'\fR، \f(CW\*(C`scan\*(C'\fR و \f(CW\*(C`loop\*(C'\fR در OpenMP، و همچنین راهنماهای ترکیبی یا مرکبی که شامل \&\f(CW\*(C`simd\*(C'\fR هستند را با \f(CW\*(C`#pragma omp\*(C'\fR، \&\f(CW\*(C`[[omp::directive(...)]]\*(C'\fR، \f(CW\*(C`[[omp::sequence(...)]]\*(C'\fR و \&\f(CW\*(C`[[omp::decl(...)]]\*(C'\fR در C/C++ و \f(CW\*(C`!$omp\*(C'\fR در Fortran فعال می‌کند. علاوه بر این، نشانگر کامپایل شرطی \fB!$\fR را در Fortran فعال می‌سازد. در فرترن با فرم منبع ثابت، نشانگرها می‌توانند با \&\fBc\fR یا \fB*\fR نیز آغاز شوند. سایر راهنماهای OpenMP نادیده گرفته می‌شوند. مگر اینکه \fB\-fopenmp\fR نیز به طور جداگانه مشخص شده باشد، ناحیه \f(CW\*(C`loop\*(C'\fR مستقل از بند (clause) تعیین‌شده \f(CW\*(C`bind\*(C'\fR، به ناحیه وظیفه جاری متصل (bind) می‌شود.
.IP \fB\-fopenmp\-target\-simd\-clone\fR 4
.IX Item "-fopenmp-target-simd-clone"
.PD 0
.IP \fB\-fopenmp\-target\-simd\-clone=\fR\fIdevice\-type\fR 4
.IX Item "-fopenmp-target-simd-clone=device-type"
.PD
علاوه بر تولید نسخه‌های همسان (clones) SIMD برای توابعی که با راهنمای \&\f(CW\*(C`declare simd\*(C'\fR نشانه‌گذاری شده‌اند، هنگام فعال بودن این گزینه، کامپایلر GCC همچنین نسخه‌های همسانی را برای توابع نشانه‌گذاری‌شده با راهنمای OpenMP به نام \f(CW\*(C`declare target\*(C'\fR که برای برداری‌سازی (vectorization) مناسب هستند تولید می‌کند. \&\fIdevice\-type\fR می‌تواند یکی از مقادیر \f(CW\*(C`none\*(C'\fR، \f(CW\*(C`host\*(C'\fR، \f(CW\*(C`nohost\*(C'\fR و \f(CW\*(C`any\*(C'\fR باشد که با کلمات کلیدی بند \f(CW\*(C`device_type\*(C'\fR در راهنمای \f(CW\*(C`declare target\*(C'\fR مطابقت دارند؛ نسخه‌های همسان برای اشتراک دستگاه‌های مشخص‌شده تولید می‌گردند.
\&\fB\-fopenmp\-target\-simd\-clone\fR معادل \&\fB\-fopenmp\-target\-simd\-clone=any\fR و \&\fB\-fno\-openmp\-target\-simd\-clone\fR معادل \&\fB\-fopenmp\-target\-simd\-clone=none\fR است.
.Sp
در سطح بهینه‌سازی \fB\-O2\fR و بالاتر (به جز \fB\-Os\fR یا \fB\-Og\fR)، این بهینه‌سازی به طور پیش‌فرض بر روی \fB\-fopenmp\-target\-simd\-clone=nohost\fR تنظیم می‌شود؛ در غیر این صورت به طور پیش‌فرض غیرفعال است..SS "گزینه‌های کنترل قالب‌بندی پیام‌های عیب‌یابی"
.IX Subsection "Options to Control Diagnostic Messages Formatting"
به‌طور سنتی، پیام‌های عیب‌یابی بدون در نظر گرفتن ویژگی‌های دستگاه خروجی (مانند عرض آن و غیره) قالب‌بندی می‌شدند. می‌توانید از گزینه‌های شرح‌داده‌شده در زیر برای کنترل الگوریتم قالب‌بندی پیام‌های عیب‌یابی استفاده کنید؛ برای نمونه، تعداد نویسه‌ها در هر خط، یا اینکه اطلاعات مکان در کد منبع هر چند وقت یک‌بار باید گزارش شوند. توجه داشته باشید که ممکن است برخی پیشرانه‌های (front end) زبان‌ها این گزینه‌ها را رعایت نکنند.
.IP \fB\-fmessage\-length=\fR\fIn\fR 4
.IX Item "-fmessage-length=n"
تلاش می‌کند پیام‌های خطا را طوری قالب‌بندی کند که در خطوطی با حدود \&\fIn\fR نویسه جای گیرند. اگر \&\fIn\fR صفر باشد، هیچ شکست خطی (line\-wrapping) انجام نمی‌شود؛ هر پیام خطا در یک خط تکی نمایش می‌یابد. این رفتار پیش‌فرض برای همهٔ پیشرانه‌ها است.
.Sp
نکته \- این گزینه بر نمایش دستورالعمل‌های پیش‌پردازندهٔ \fB#error\fR و \&\fB#warning\fR، و ویژگی (attribute) \fBdeprecated\fR برای توابع/نوع‌ها/متغیرها نیز اثر می‌گذارد. با این حال، بر عملگرهای عمل‌یافتهٔ \&\fBpragma GCC warning\fR و \fBpragma GCC error\fR تأثیری ندارد.
.IP \fB\-fdiagnostics\-plain\-output\fR 4
.IX Item "-fdiagnostics-plain-output"
این گزینه درخواست می‌کند که خروجی عیب‌یابی تا حد امکان ساده و ابتدایی باشد، که ممکن است هنگام اجرای \fBdejagnu\fR یا ابزارهای دیگری که نیاز به تجزیهٔ خروجی عیب‌یابی دارند و ترجیح می‌دهند این خروجی در گذر زمان پایدارتر بماند، مفید واقع شود.
\&\fB\-fdiagnostics\-plain\-output\fR در حال حاضر معادل گزینه‌های زیر است:
\&\fB\-fno\-diagnostics\-show\-caret
\&\-fno\-diagnostics\-show\-line\-numbers
\&\-fdiagnostics\-color=never
\&\-fdiagnostics\-urls=never
\&\-fdiagnostics\-path\-format=separate\-events
\&\-fdiagnostics\-text\-art\-charset=none
\&\-fno\-diagnostics\-show\-event\-links
\&\-fno\-diagnostics\-show\-nesting\fR
در آینده، اگر GCC ظاهر پیش‌فرض عیب‌یابی‌های خود را تغییر دهد، گزینهٔ متناظر برای غیرفعال‌کردن رفتار جدید به این فهرست افزوده خواهد شد.
.IP \fB\-fdiagnostics\-show\-location=once\fR 4
.IX Item "-fdiagnostics-show-location=once"
تنها در حالت شکست خط (line\-wrapping) معنادار است. به گزارشگر پیام‌های عیب‌یابی دستور می‌دهد که اطلاعات مکان در کد منبع را تنها \fIیک‌بار\fR درج کند؛ یعنی در صورتی که پیام برای جا گرفتن در یک خط فیزیکی بیش از حد طولانی باشد و شکسته شود، مکان در منبع مجدداً و به‌طور پیاپی در خطوط ادامهٔ بعدی (به عنوان پیشوند) درج نخواهد شد. این رفتار پیش‌فرض است.
.IP \fB\-fdiagnostics\-show\-location=every\-line\fR 4
.IX Item "-fdiagnostics-show-location=every-line"
تنها در حالت شکست خط معنادار است. به گزارشگر پیام‌های عیب‌یابی دستور می‌دهد که همان اطلاعات مکان در منبع را (به‌عنوان پیشوند) برای تمام خطوط فیزیکی حاصل از فرآیند شکستن پیامی که در یک خط جا نشده است، درج کند.
.IP \fB\-fdiagnostics\-color[=\fR\fIWHEN\fR\fB]\fR 4
.IX Item "-fdiagnostics-color[=WHEN]"
.PD 0
.IP \fB\-fno\-diagnostics\-color\fR 4
.IX Item "-fno-diagnostics-color"
.PD
استفاده از رنگ در پیام‌های عیب‌یابی. مقدار \fIWHEN\fR یکی از مقادیر \fBnever\fR، \fBalways\fR یا \fBauto\fR است. مقدار پیش‌فرض به نحوهٔ پیکربندی کامپایلر بستگی دارد؛ می‌تواند هر یک از مقادیر فوق برای \fIWHEN\fR باشد یا در صورتی که متغیر محیطی \fBGCC_COLORS\fR در محیط وجود نداشته باشد برابر با \fBnever\fR، و در غیر این صورت \fBauto\fR باشد.
مقدار \&\fBauto\fR باعث می‌شود GCC تنها زمانی از رنگ استفاده کند که خروجی خطای استاندارد (standard error) یک پایانه باشد و دستور در شل emacs اجرا نشود.
شکل‌های \fB\-fdiagnostics\-color\fR و \fB\-fno\-diagnostics\-color\fR به‌ترتیب نام‌های مستعاری برای \fB\-fdiagnostics\-color=always\fR و \&\fB\-fdiagnostics\-color=never\fR هستند.
.Sp
رنگ‌ها با متغیر محیطی \fBGCC_COLORS\fR تعریف می‌شوند.
مقدار آن فهرستی جداشده با دونقطه (:) از قابلیت‌ها و زیررشته‌های Select Graphic Rendition (SGR) است. دستورهای SGR توسط پایانه یا شبیه‌ساز پایانه تفسیر می‌شوند. (برای اطلاع از مقادیر مجاز و معانی آنها به عنوان ویژگی‌های نویسه، بخش مربوطه را در مستندات پایانه متنی خود مشاهده کنید.) مقادیر این زیررشته‌ها اعدادی صحیح در مبنای ده هستند و می‌توانند با نقطه‌ویرگول (;) به یکدیگر متصل شوند.
مقادیر رایج برای اتصال عبارتند از:
\&\fB1\fR برای برجسته (bold)،
\&\fB4\fR برای زیرخط (underline)،
\&\fB5\fR برای چشمک‌زن (blink)،
\&\fB7\fR برای رنگ معکوس (inverse)،
\&\fB39\fR برای رنگ پیش‌فرض پیش‌زمینه،
\&\fB30\fR تا \fB37\fR برای رنگ‌های پیش‌زمینه،
\&\fB90\fR تا \fB97\fR برای رنگ‌های پیش‌زمینه در حالت ۱۶ رنگ،
\&\fB38;5;0\fR تا \fB38;5;255\fR برای رنگ‌های پیش‌زمینه در حالت‌های ۸۸ رنگ و ۲۵۶ رنگ،
\&\fB49\fR برای رنگ پیش‌فرض پس‌زمینه،
\&\fB40\fR تا \fB47\fR برای رنگ‌های پس‌زمینه،
\&\fB100\fR تا \fB107\fR برای رنگ‌های پس‌زمینه در حالت ۱۶ رنگ،
و \fB48;5;0\fR تا \fB48;5;255\fR برای رنگ‌های پس‌زمینه در حالت‌های ۸۸ رنگ و ۲۵۶ رنگ.
.Sp
مقدار پیش‌فرض \fBGCC_COLORS\fR برابر است با:
.Sp
.Vb 5
\&        error=01;31:warning=01;35:note=01;36:range1=32:range2=34:locus=01:\e
\&        quote=01:path=01;36:fixit\-insert=32:fixit\-delete=31:\e
\&        diff\-filename=01:diff\-hunk=32:diff\-delete=31:diff\-insert=32:\e
\&        type\-diff=01;32:fnname=01;32:targs=35:valid=01;31:invalid=01;32\e
\&        highlight\-a=01;32:highlight\-b=01;34
.Ve
.Sp
که در آن \fB01;31\fR قرمز برجسته، \fB01;35\fR ارغوانی برجسته،
\&\fB01;36\fR فیروزه‌ای برجسته، \fB32\fR سبز، \fB34\fR آبی،
\&\fB01\fR برجسته، و \fB31\fR قرمز است.
تنظیم \fBGCC_COLORS\fR روی یک رشتهٔ خالی رنگ‌ها را غیرفعال می‌کند.
قابلیت‌های پشتیبانی‌شده به شرح زیر هستند:
.RS 4
.ie n .IP """error=""" 4
.el .IP \f(CWerror=\fR 4
.IX Item "error="
زیررشتهٔ SGR برای نشانگرهای :error.
.ie n .IP """warning=""" 4
.el .IP \f(CWwarning=\fR 4
.IX Item "warning="
زیررشتهٔ SGR برای نشانگرهای :warning.
.ie n .IP """note=""" 4
.el .IP \f(CWnote=\fR 4
.IX Item "note="
زیررشتهٔ SGR برای نشانگرهای :note.
.ie n .IP """path=""" 4
.el .IP \f(CWpath=\fR 4
.IX Item "path="
زیررشتهٔ SGR برای رنگ‌آمیزی مسیرهای رویدادهای جریان کنترل آن‌طور که توسط \fB\-fdiagnostics\-path\-format=\fR چاپ می‌شوند؛ مانند شناسهٔ رویدادهای منفرد و خطوط نشان‌دهندهٔ فراخوانی‌ها و بازگشت‌های میان‌روال‌ها (interprocedural).
.ie n .IP """range1=""" 4
.el .IP \f(CWrange1=\fR 4
.IX Item "range1="
زیررشتهٔ SGR برای نخستین محدودهٔ اضافی.
.ie n .IP """range2=""" 4
.el .IP \f(CWrange2=\fR 4
.IX Item "range2="
زیررشتهٔ SGR برای دومین محدودهٔ اضافی.
.ie n .IP """locus=""" 4
.el .IP \f(CWlocus=\fR 4
.IX Item "locus="
زیررشتهٔ SGR برای اطلاعات مکان، مانند \fBfile:line\fR یا \&\fBfile:line:column\fR و غیره.
.ie n .IP """quote=""" 4
.el .IP \f(CWquote=\fR 4
.IX Item "quote="
زیررشتهٔ SGR برای اطلاعات چاپ‌شده در میان علامت‌های نقل‌قول.
.ie n .IP """fnname=""" 4
.el .IP \f(CWfnname=\fR 4
.IX Item "fnname="
زیررشتهٔ SGR برای نام‌های توابع ++C.
.ie n .IP """targs=""" 4
.el .IP \f(CWtargs=\fR 4
.IX Item "targs="
زیررشتهٔ SGR برای مقیدسازی‌های پارامتر قالب تابع ++C.
.ie n .IP """fixit\-insert=""" 4
.el .IP \f(CWfixit\-insert=\fR 4
.IX Item "fixit-insert="
زیررشتهٔ SGR برای راهنمایی‌های تصحیح (fix\-it) که متنی را برای درج یا جایگزینی پیشنهاد می‌دهند.
.ie n .IP """fixit\-delete=""" 4
.el .IP \f(CWfixit\-delete=\fR 4
.IX Item "fixit-delete="
زیررشتهٔ SGR برای راهنمایی‌های تصحیح (fix\-it) که متنی را برای حذف پیشنهاد می‌دهند.
.ie n .IP """diff\-filename=""" 4
.el .IP \f(CWdiff\-filename=\fR 4
.IX Item "diff-filename="
زیررشتهٔ SGR برای سرآیند نام فایل‌ها درون وصله‌های (patch) تولیدشده.
.ie n .IP """diff\-hunk=""" 4
.el .IP \f(CWdiff\-hunk=\fR 4
.IX Item "diff-hunk="
زیررشتهٔ SGR برای ابتدای قطعه‌ها (hunk) درون وصله‌های تولیدشده.
.ie n .IP """diff\-delete=""" 4
.el .IP \f(CWdiff\-delete=\fR 4
.IX Item "diff-delete="
زیررشتهٔ SGR برای خطوط حذف‌شده درون وصله‌های تولیدشده.
.ie n .IP """diff\-insert=""" 4
.el .IP \f(CWdiff\-insert=\fR 4
.IX Item "diff-insert="
زیررشتهٔ SGR برای خطوط درج‌شده درون وصله‌های تولیدشده.
.ie n .IP """type\-diff=""" 4
.el .IP \f(CWtype\-diff=\fR 4
.IX Item "type-diff="
زیررشتهٔ SGR برای برجسته‌سازی نوع‌های ناهمخوان درون آرگومان‌های قالب در پیشرانهٔ ++C.
.ie n .IP """valid=""" 4
.el .IP \f(CWvalid=\fR 4
.IX Item "valid="
زیررشتهٔ SGR برای برجسته‌سازی عناصر معتبر درون نمودارهای هنر متنی (text art).
.ie n .IP """invalid=""" 4
.el .IP \f(CWinvalid=\fR 4
.IX Item "invalid="
زیررشتهٔ SGR برای برجسته‌سازی عناصر نامعتبر درون نمودارهای هنر متنی (text art).
.ie n .IP """highlight\-a=""" 4
.el .IP \f(CWhighlight\-a=\fR 4
.IX Item "highlight-a=".PD 0
.ie n .IP """highlight\-b=""" 4
.el .IP \f(CWhighlight\-b=\fR 4
.IX Item "highlight-b="
.PD
زیررشته‌های SGR برای ایجاد تضاد دیداری میان دو چیز متفاوت در پیام‌های تشخیصی،
مانند یک جفت نوع داده‌ای ناهمخوان.
ببینید: \fB\-fdiagnostics\-show\-highlight\-colors\fR.
.RE
.RS 4
.RE
.IP \fB\-fdiagnostics\-urls[=\fR\fIWHEN\fR\fB]\fR 4
.IX Item "-fdiagnostics-urls[=WHEN]"
از توالی‌های فرار برای جاسازی پیوندها (URLها) در پیام‌های تشخیصی استفاده می‌کند. برای مثال، هنگامی که
\&\fB\-fdiagnostics\-show\-option\fR متنی را شامل گزینهٔ خط فرمانی
که آن پیام تشخیصی را کنترل می‌کند نمایش می‌دهد، یک URL برای مستندات آن
گزینه جاسازی می‌کند.
.Sp
مقدار \&\fIWHEN\fR می‌تواند \fBnever\fR، \fBalways\fR یا \fBauto\fR باشد.
مقدار \&\fBauto\fR باعث می‌شود GCC توالی‌های فرار URL را تنها زمانی به کار ببرد که خطای استاندارد
یک ترمینال باشد، و کامپایلر در پوستهٔ emacs یا هر ترمینال گرافیکی دیگری
که ناسازگاری آن با این قابلیت شناخته‌شده است اجرا نشود؛ به زیر نگاه کنید.
.Sp
مقدار پیش‌فرض به نحوهٔ پیکربندی کامپایلر بستگی دارد.
این مقدار می‌تواند هر یک از گزینه‌های \fIWHEN\fR بالا باشد.
.Sp
همچنین GCC می‌تواند (از طریق گزینهٔ زمان پیکربندی
\&\fB\-\-with\-diagnostics\-urls=auto\-if\-env\fR) به گونه‌ای پیکربندی شود
که مقدار پیش‌فرض آن تحت تأثیر متغیرهای محیطی قرار گیرد.
تحت چنین پیکربندی، در صورتی که هر یک از متغیرهای محیطی \fBGCC_URLS\fR یا \fBTERM_URLS\fR
در محیط کامپایلر موجود و غیرخالی باشند، پیش‌فرض GCC به \fBauto\fR تغییر می‌کند،
یا اگر هیچ‌کدام موجود نباشند پیش‌فرض \fBnever\fR خواهد بود.
.Sp
با این حال، حتی با تعیین \fB\-fdiagnostics\-urls=always\fR نیز این رفتار
وابسته به متغیرهای محیطی مذکور است:
اگر \fBGCC_URLS\fR روی مقدار خالی یا \fBno\fR تنظیم شده باشد، هیچ پیوندی در
پیام‌های تشخیصی جاسازی نمی‌شود. اگر روی \fBst\fR تنظیم شده باشد، پیوندها از توالی‌های فرار ST استفاده می‌کنند.
اگر روی \fBbel\fR (پیش‌فرض) تنظیم شده باشد، پیوندها از توالی‌های فرار BEL استفاده می‌کنند.
هر مقدار غیرخالی دیگر این قابلیت را فعال می‌کند.
اگر \fBGCC_URLS\fR تنظیم نشده باشد، از \fBTERM_URLS\fR به عنوان پشتیبان استفاده می‌شود.
نکته: ST یک توالی فرار ANSI با عنوان پایان‌دهندهٔ رشته \fBESC \e\fR است،
و BEL یک نویسهٔ ASCII به صورت CTRL\-G است که معمولاً صدایی مانند بوق ایجاد می‌کند.
.Sp
در حال حاضر GCC تلاش می‌کند برخی ترمینال‌ها را نیز شناسایی کند که مشخص است
ویژگی URL را پیاده‌سازی نکرده‌اند و دارای باگ هستند (یا دست‌کم در نسخه‌هایی که هنوز در حال استفاده‌اند
باگ داشته‌اند)، به طوری که توالی‌های فرار URL احتمالاً عملکرد نادرستی خواهند داشت،
یعنی نویسه‌های نامفهوم روی صفحه چاپ می‌کنند.
این فهرست در حال حاضر شامل xfce4\-terminal، برخی نسخه‌های اشکال‌دار شناخته‌شدهٔ
gnome\-terminal، کنسول لینوکس (linux console) و mingw است.
این بررسی را می‌توان با استفاده از \fB\-fdiagnostics\-urls=always\fR نادیده گرفت.
.IP \fB\-fno\-diagnostics\-show\-option\fR 4
.IX Item "-fno-diagnostics-show-option"
به‌طور پیش‌فرض، هر پیام تشخیصی صادرشده شامل متنی است که گزینهٔ
خط فرمانیِ کنترل‌کنندهٔ مستقیم آن پیام تشخیصی را نشان می‌دهد (در صورتی که چنین
گزینه‌ای برای سازوکار پیام‌های تشخیصی شناخته‌شده باشد). تعیین پرچم
\&\fB\-fno\-diagnostics\-show\-option\fR از این رفتار جلوگیری می‌کند.
.IP \fB\-fno\-diagnostics\-show\-caret\fR 4
.IX Item "-fno-diagnostics-show-caret"
به‌طور پیش‌فرض، هر پیام تشخیصی صادرشده شامل خط مبدأ کد اصلی
و یک علامت کرت \fB^\fR برای نشان دادن ستون مربوطه است. این گزینه نمایش این
اطلاعات را غیرفعال می‌کند. در صورتی که گزینهٔ \fB\-fmessage\-length=n\fR داده شده باشد،
خط کد مبدأ به \fIn\fR نویسه کوتاه می‌شود. هنگامی که خروجی
به ترمینال ارسال می‌شود، پهنای آن به اندازهٔ تعیین‌شده توسط
متغیر محیطی \&\fBCOLUMNS\fR یا در صورت تنظیم نشدن، به پهنای ترمینال محدود می‌شود.
.IP \fB\-fno\-diagnostics\-show\-labels\fR 4
.IX Item "-fno-diagnostics-show-labels"
به‌طور پیش‌فرض، هنگام چاپ کد مبدأ (از طریق \fB\-fdiagnostics\-show\-caret\fR)،
پیام‌های تشخیصی می‌توانند محدوده‌هایی از کد مبدأ را با اطلاعات مرتبط برچسب‌گذاری کنند؛ مانند
نوع داده‌ای عبارت‌ها:
.Sp
.Vb 4
\&            printf ("foo %s bar", long_i + long_j);
\&                         ~^       ~~~~~~~~~~~~~~~
\&                          |              |
\&                          char *         long int
.Ve
.Sp
این گزینه چاپ این برچسب‌ها را متوقف می‌کند (در مثال بالا،
خط‌های عمودی و متن‌های "char *" و "long int").
.IP \fB\-fno\-diagnostics\-show\-event\-links\fR 4
.IX Item "-fno-diagnostics-show-event-links"
به‌طور پیش‌فرض، هنگام چاپ مسیرهای اجرا (از طریق
\&\fB\-fdiagnostics\-path\-format=inline\-events\fR)، GCC خطوطی را رسم می‌کند
که رویدادهای مرتبط را به یکدیگر متصل می‌کنند؛ مانند خطی که رویدادهای ۱ و ۲ را در نمونهٔ زیر متصل می‌کند:
.Sp
.Vb 10
\&            3 |   if (p)
\&              |       ^
\&              |       |
\&              |       (1) following \`false\*(Aq branch (when \`p\*(Aq is NULL)... \->\-+
\&              |                                                             |
\&              |                                                             |
\&              |+\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-+
\&            4 ||    return 0;
\&            5 ||  return *p;
\&              ||         ~
\&              ||         |
\&              |+\-\-\-\-\-\-\-\->(2) ...to here
\&              |          (3) dereference of NULL \`p\*(Aq
.Ve
.Sp
این گزینه از چاپ چنین خطوط اتصال‌دهنده‌ای جلوگیری می‌کند.
.IP \fB\-fno\-diagnostics\-show\-cwe\fR 4
.IX Item "-fno-diagnostics-show-cwe"
پیام‌های تشخیصی می‌توانند به‌طور اختیاری شناسهٔ
CWE (\f(CW\*(C`https://cwe.mitre.org/index.html\*(C'\fR) مرتبط داشته باشند.
خود GCC چنین فراداده‌ای را تنها برای برخی از تشخیص‌های \fB\-fanalyzer\fR
ارائه می‌دهد. افزایه‌های GCC نیز ممکن است پیام‌های تشخیصی را همراه با چنین فراداده‌ای ارائه دهند.
به‌طور پیش‌فرض، اگر این اطلاعات موجود باشد، همراه با
پیام تشخیصی چاپ خواهد شد. این گزینه چاپ این فراداده را غیرفعال می‌کند.
.IP \fB\-fno\-diagnostics\-show\-rules\fR 4
.IX Item "-fno-diagnostics-show-rules"
پیام‌های تشخیصی می‌توانند به‌طور اختیاری قواعدی مرتبط با خود داشته باشند، مانند
قواعد ناشی از یک استاندارد کدنویسی یا یک مشخصهٔ فنی.
خود GCC این کار را برای هیچ‌یک از پیام‌های تشخیصی خود انجام نمی‌دهد، اما افزایه‌ها ممکن است چنین کنند.
به‌طور پیش‌فرض، اگر این اطلاعات موجود باشد، همراه با
پیام تشخیصی چاپ خواهد شد. این گزینه چاپ این فراداده را غیرفعال می‌کند.
.IP \fB\-fno\-diagnostics\-show\-highlight\-colors\fR 4
.IX Item "-fno-diagnostics-show-highlight-colors"
کامپایلر GCC می‌تواند هنگام چاپ پیام‌های تشخیصی و نقل‌قول کردن کد مبدأ کاربر،
از رنگ برای تأکید و ایجاد تمایز دیداری استفاده کند.
.Sp
برای نمونه، در:
.Sp
.Vb 7
\&        demo.c: In function \`test_bad_format_string_args\*(Aq:
\&        ../../src/demo.c:25:18: warning: format \`%i\*(Aq expects argument of type \`int\*(Aq, but argument 2 has type \`const char *\*(Aq [\-Wformat=]
\&           25 |   printf("hello %i", msg);
\&              |                 ~^   ~~~
\&              |                  |   |
\&              |                  int const char *
\&              |                 %s
.Ve
.RS 4
.IP * 4
موارد \f(CW%i\fR و \f(CW\*(C`int\*(C'\fR در پیام و عبارت \f(CW\*(C`int\*(C'\fR در
کد مبدأ نقل‌قول‌شده با استفاده از \f(CW\*(C`highlight\-a\*(C'\fR (به‌طور پیش‌فرض سبز پررنگ) رنگ‌آمیزی می‌شوند،
و
.IP * 4
عبارت \f(CW\*(C`const char *\*(C'\fR در پیام و در کد مبدأ نقل‌قول‌شده هر دو
با استفاده از \f(CW\*(C`highlight\-b\*(C'\fR (به‌طور پیش‌فرض آبی پررنگ) رنگ‌آمیزی می‌شوند.
.RE
.RS 4
.Sp
هدف جلب نگاه خواننده به روابط میان جنبه‌های گوناگون پیام تشخیصی
و کد مبدأ است، با بهره‌گیری از رنگ برای گروه‌بندی عناصر مرتبط
و تمایز بخشیدن میان موارد ناهمخوان.
.Sp
این رنگ‌آمیزی اضافی در صورتی که چاپ رنگی فعال باشد (مطابق با \fB\-fdiagnostics\-color=\fR)
به‌طور پیش‌فرض فعال است، اما می‌توان آن را به‌طور جداگانه
از طریق \fB\-fno\-diagnostics\-show\-highlight\-colors\fR غیرفعال کرد.
.RE
.IP \fB\-fno\-diagnostics\-show\-line\-numbers\fR 4
.IX Item "-fno-diagnostics-show-line-numbers"
به‌طور پیش‌فرض، هنگام چاپ کد مبدأ (از طریق \fB\-fdiagnostics\-show\-caret\fR)،
حاشیهٔ چپی چاپ می‌شود که شماره خطوط را نشان می‌دهد. این گزینه نمایش این
حاشیهٔ چپ را غیرفعال می‌کند.
.IP \fB\-fdiagnostics\-minimum\-margin\-width=\fR\fIwidth\fR 4
.IX Item "-fdiagnostics-minimum-margin-width=width"
این گزینه حداقل پهنای حاشیهٔ چپ چاپ‌شده توسط
\&\fB\-fdiagnostics\-show\-line\-numbers\fR را کنترل می‌کند. مقدار پیش‌فرض آن ۶ است.
.IP \fB\-fdiagnostics\-show\-context[=\fR\fIdepth\fR\fB]\fR 4
.IX Item "-fdiagnostics-show-context[=depth]"
.PD 0
.IP \fB\-fno\-diagnostics\-show\-context\fR 4
.IX Item "-fno-diagnostics-show-context"
.PD
با این گزینه، کامپایلر ممکن است زنجیرهٔ جریان کنترلیِ مهمی را چاپ کند
که از بلوک پایهٔ دستور دارای هشدار محافظت می‌کند.
\&\fIdepth\fR بیشینهٔ عمق زنجیرهٔ جریان کنترل است.
در حال حاضر، فهرست گزینه‌های هشدار تحت تأثیر شامل این موارد است:
\&\fB\-Warray\-bounds\fR، \fB\-Wstringop\-overflow\fR،
\&\fB\-Wstringop\-overread\fR، \fB\-Wstringop\-truncation\fR
و \fB\-Wrestrict\fR.
ممکن است در انتشار‌های بعدی گزینه‌های هشدار بیشتری به این فهرست افزوده شوند.
شکل‌های \fB\-fdiagnostics\-show\-context\fR و
\&\fB\-fno\-diagnostics\-show\-context\fR به ترتیب نام‌های مستعاری برای
\&\fB\-fdiagnostics\-show\-context=1\fR و
\&\fB\-fdiagnostics\-show\-context=0\fR هستند..IP \fB\-fdiagnostics\-parseable\-fixits\fR 4
.IX Item "-fdiagnostics-parseable-fixits"
انتشار راهنماهای تصحیح (fix\-it hints) در قالبی قابل تجزیه با ماشین، مناسب برای استفاده توسط محیط‌های توسعه یکپارچه (IDE). برای هر تصحیح، یک سطر پس از پیام تشخیصی مربوطه چاپ خواهد شد که با رشته‌ی «fix\-it:» آغاز می‌شود. برای مثال:
.Sp
.Vb 1
\&        fix\-it:"test.c":{45:3\-45:21}:"gtk_widget_show_all"
.Ve
.Sp
موقعیت به صورت یک بازه نیمه‌باز، بیان‌شده به تعداد بایت‌ها و با شروع از بایت ۱ برای ستون نخست نشان داده می‌شود. در مثال بالا، بایت‌های ۳ تا ۲۰ از سطر ۴۵ فایل «test.c» باید با رشته داده‌شده جایگزین شوند:
.Sp
.Vb 5
\&        00000000011111111112222222222
\&        12345678901234567890123456789
\&          gtk_widget_showall (dlg);
\&          ^^^^^^^^^^^^^^^^^^
\&          gtk_widget_show_all
.Ve
.Sp
نام فایل و رشته جایگزین، نویسه بک‌اسلش را به صورت «\e\e»، تب را به صورت «\et»، خط جدید را به صورت «\en»، نقل‌قول دوتایی را به صورت «\e"» و نویسه‌های غیرقابل چاپ را به صورت هشت‌هشتی (مانند تب عمودی به صورت «\e013») گریز (escape) می‌دهند.
.Sp
یک رشته جایگزین خالی نشان می‌دهد که بازه داده‌شده باید حذف شود. یک بازه خالی (مانند «45:3\-45:3») نشان می‌دهد که رشته باید در موقعیت داده‌شده درج گردد.
.IP \fB\-fdiagnostics\-generate\-patch\fR 4
.IX Item "-fdiagnostics-generate-patch"
چاپ راهنماهای تصحیح در stderr با قالب یکپارچه تفاوت (unified diff)، پس از چاپ هر پیام تشخیصی. برای مثال:
.Sp
.Vb 3
\&        \-\-\- test.c
\&        +++ test.c
\&        @ \-42,5 +42,5 @
\&        
\&         void show_cb(GtkDialog *dlg)
\&         {
\&        \-  gtk_widget_showall(dlg);
\&        +  gtk_widget_show_all(dlg);
\&         }
.Ve
.Sp
خروجی diff ممکن است طبق همان قواعد پیام‌های تشخیصی رنگی شود یا نشود (نگاه کنید به \fB\-fdiagnostics\-color\fR).
.IP \fB\-fdiagnostics\-show\-template\-tree\fR 4
.IX Item "-fdiagnostics-show-template-tree"
در فرانت‌اند C++، هنگام چاپ پیام‌های تشخیصی که عدم تطابق انواع الگو (template types) را نشان می‌دهند، مانند:
.Sp
.Vb 2
\&          could not convert \*(Aqstd::map<int, std::vector<double> >()\*(Aq
\&            from \*(Aqmap<[...],vector<double>>\*(Aq to \*(Aqmap<[...],vector<float>>
.Ve
.Sp
پرچم \fB\-fdiagnostics\-show\-template\-tree\fR چاپ یک ساختار درخت‌مانند را فعال می‌کند که بخش‌های مشترک و متفاوت انواع را نشان می‌دهد، مانند:
.Sp
.Vb 4
\&          map<
\&            [...],
\&            vector<
\&              [double != float]>>
.Ve
.Sp
بخش‌هایی که متفاوت هستند با رنگ برجسته می‌شوند (در این مورد «double» و «float»).
.IP \fB\-fno\-elide\-type\fR 4
.IX Item "-fno-elide-type"
به‌طور پیش‌فرض، هنگامی که فرانت‌اند C++ پیام‌های تشخیصی مربوط به عدم تطابق انواع الگو را چاپ می‌کند، بخش‌های مشترک انواع به صورت «[...]» چاپ می‌شوند تا پیام خطا ساده‌تر شود. برای مثال:
.Sp
.Vb 2
\&          could not convert \*(Aqstd::map<int, std::vector<double> >()\*(Aq
\&            from \*(Aqmap<[...],vector<double>>\*(Aq to \*(Aqmap<[...],vector<float>>
.Ve
.Sp
مشخص کردن پرچم \fB\-fno\-elide\-type\fR مانع از این رفتار می‌شود. این پرچم همچنین بر خروجی پرچم
\&\fB\-fdiagnostics\-show\-template\-tree\fR تأثیر می‌گذارد.
.IP \fB\-fdiagnostics\-path\-format=\fR\fIKIND\fR 4
.IX Item "-fdiagnostics-path-format=KIND"
تعیین نحوه چاپ مسیرهای رخدادهای جریان کنترل (control\-flow events) برای پیام‌های تشخیصی که چنین مسیری به آن‌ها مرتبط است.
.Sp
مقدار \&\fIKIND\fR می‌تواند \fBnone\fR، \fBseparate\-events\fR، یا حالت پیش‌فرض \fBinline\-events\fR باشد.
.Sp
مقدار \&\fBnone\fR به این معنی است که مسیرهای تشخیصی چاپ نشوند.
.Sp
مقدار \&\fBseparate\-events\fR به معنای چاپ یک پیام تشخیصی جداگانه از نوع «note» برای هر رخداد در داخل پیام تشخیصی است. برای مثال:
.Sp
.Vb 4
\&        test.c:29:5: error: passing NULL as argument 1 to \*(AqPyList_Append\*(Aq which requires a non\-NULL parameter
\&        test.c:25:10: note: (1) when \*(AqPyList_New\*(Aq fails, returning NULL
\&        test.c:27:3: note: (2) when \*(Aqi < count\*(Aq
\&        test.c:29:5: note: (3) when calling \*(AqPyList_Append\*(Aq, passing NULL from (1) as argument 1
.Ve
.Sp
مقدار \&\fBinline\-events\fR به معنای چاپ رخدادها به صورت درون‌خطی (inline) در داخل کد منبع است. این نما تلاش می‌کند رخدادها را در توالی‌هایی از رخدادهای به اندازه کافی نزدیک یکپارچه کند، و آن‌ها را به عنوان بازه‌های برچسب‌دار در کد منبع چاپ نماید.
.Sp
برای مثال، همان رخدادهای بالا ممکن است به صورت زیر چاپ شوند:
.Sp
.Vb 10
\&          \*(Aqtest\*(Aq: events 1\-3
\&           25 |   list = PyList_New(0);
\&              |          ^~~~~~~~~~~~~
\&              |          |
\&              |          (1) when \*(AqPyList_New\*(Aq fails, returning NULL
\&           26 |
\&           27 |   for (i = 0; i < count; i++) {
\&              |   ~~~
\&              |   |
\&              |   (2) when \*(Aqi < count\*(Aq
\&           28 |     item = PyLong_FromLong(random());
\&           29 |     PyList_Append(list, item);
\&              |     ~~~~~~~~~~~~~~~~~~~~~~~~~
\&              |     |
\&              |     (3) when calling \*(AqPyList_Append\*(Aq, passing NULL from (1) as argument 1
.Ve
.Sp
جریان کنترل بین‌روالی با گروه‌بندی رخدادها بر اساس فریم پشته (stack frame)، و استفاده از تورفتگی برای نمایش چگونگی تودرتو شدن، قرارگیری در پشته (push) و برداشته شدن از پشته (pop) نشان داده می‌شود.
.Sp
برای مثال:
.Sp
.Vb 10
\&          \*(Aqtest\*(Aq: events 1\-2
\&            |
\&            |  133 | {
\&            |      | ^
\&            |      | |
\&            |      | (1) entering \*(Aqtest\*(Aq
\&            |  134 |   boxed_int *obj = make_boxed_int (i);
\&            |      |                    ~~~~~~~~~~~~~~~~~~
\&            |      |                    |
\&            |      |                    (2) calling \*(Aqmake_boxed_int\*(Aq
\&            |
\&            +\-\-> \*(Aqmake_boxed_int\*(Aq: events 3\-4
\&                   |
\&                   |  120 | {
\&                   |      | ^
\&                   |      | |
\&                   |      | (3) entering \*(Aqmake_boxed_int\*(Aq
\&                   |  121 |   boxed_int *result = (boxed_int *)wrapped_malloc (sizeof (boxed_int));
\&                   |      |                                    ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
\&                   |      |                                    |
\&                   |      |                                    (4) calling \*(Aqwrapped_malloc\*(Aq
\&                   |
\&                   +\-\-> \*(Aqwrapped_malloc\*(Aq: events 5\-6
\&                          |
\&                          |    7 | {
\&                          |      | ^
\&                          |      | |
\&                          |      | (5) entering \*(Aqwrapped_malloc\*(Aq
\&                          |    8 |   return malloc (size);
\&                          |      |          ~~~~~~~~~~~~~
\&                          |      |          |
\&                          |      |          (6) calling \*(Aqmalloc\*(Aq
\&                          |
\&            <\-\-\-\-\-\-\-\-\-\-\-\-\-+
\&            |
\&         \*(Aqtest\*(Aq: event 7
\&            |
\&            |  138 |   free_boxed_int (obj);
\&            |      |   ^~~~~~~~~~~~~~~~~~~~
\&            |      |   |
\&            |      |   (7) calling \*(Aqfree_boxed_int\*(Aq
\&            |
\&        (etc)
.Ve.IP \fB\-fdiagnostics\-show\-path\-depths\fR 4
.IX Item "-fdiagnostics-show-path-depths"
این گزینه هنگام چاپ مسیرهای جریان کنترل (control\-flow) مرتبط با یک پیام تشخیصی، اطلاعات بیشتری ارائه می‌دهد.
.Sp
اگر این گزینه مشخص شود، عمق پشته برای هر توالی از رخدادها در \fB\-fdiagnostics\-path\-format=inline\-events\fR چاپ خواهد شد.
اگر همراه با \fB\-fdiagnostics\-path\-format=separate\-events\fR مشخص شود، عمق پشته و اعلان تابع هنگام چاپ هر رخداد ضمیمه خواهد شد.
.Sp
این گزینه برای استفادهٔ توسعه‌دهندگان GCC و توسعه‌دهندگان افزونه در هنگام اشکال‌زدایی پیام‌های تشخیصی که جریان کنترل میان‌روالی (interprocedural) را گزارش می‌کنند، در نظر گرفته شده است.
.IP \fB\-fno\-show\-column\fR 4
.IX Item "-fno-show-column"
شمارهٔ ستون‌ها را در پیام‌های تشخیصی چاپ نمی‌کند. اگر پیام‌های تشخیصی توسط برنامه‌ای که شمارهٔ ستون‌ها را درک نمی‌کند (مانند \fBdejagnu\fR) پایش (اسکن) می‌شوند، این گزینه ممکن است ضروری باشد.
.IP \fB\-fdiagnostics\-column\-unit=\fR\fIUNIT\fR 4
.IX Item "-fdiagnostics-column-unit=UNIT"
واحد شمارهٔ ستون را انتخاب می‌کند. این گزینه بر پیام‌های تشخیصی سنتی (در صورت عدم وجود \fB\-fno\-show\-column\fR) تأثیر می‌گذارد.
.Sp
مقدار پیش‌فرض \fIUNIT\fR، یعنی \fBdisplay\fR، تعداد ستون‌های نمایشی اشغال‌شده توسط هر نویسه را در نظر می‌گیرد. این مقدار ممکن است در مورد نویسه‌های تب (tab)، از تعداد بایت‌های مورد نیاز برای کدگذاری نویسه بیشتر باشد، یا در مورد نویسه‌های چندبایتی، کمتر باشد.
برای نمونه، نویسهٔ «GREEK SMALL LETTER PI (U+03C0)» یک ستون نمایشی را اشغال می‌کند و کدگذاری UTF\-8 آن نیازمند دو بایت است؛ نویسهٔ «SLIGHTLY SMILING FACE (U+1F642)» دو ستون نمایشی را اشغال می‌کند و کدگذاری UTF\-8 آن نیازمند چهار بایت است.
.Sp
تنظیم \fIUNIT\fR روی \fBbyte\fR، شمارهٔ ستون را در همهٔ حالات به تعداد بایت‌های خام تغییر می‌دهد، همان‌گونه که در نسخه‌های پیش از 11.1.0 توسط GCC به‌طور سنتی در خروجی چاپ می‌شد.
.IP \fB\-fdiagnostics\-column\-origin=\fR\fIORIGIN\fR 4
.IX Item "-fdiagnostics-column-origin=ORIGIN"
مبدأ شمارهٔ ستون‌ها را تعیین می‌کند، یعنی شمارهٔ ستونی که به ستون نخست اختصاص می‌یابد. مقدار پیش‌فرض 1 مطابق با رفتار سنتی GCC و راهنمای سبک GNU است. برخی ابزارها ممکن است با مبدأ 0 عملکرد بهتری داشته باشند؛ هر مقدار غیرمنفی را می‌توان مشخص کرد.
.IP \fB\-fdiagnostics\-escape\-format=\fR\fIFORMAT\fR 4
.IX Item "-fdiagnostics-escape-format=FORMAT"
هنگامی که GCC خطوط کد مبدأ مربوط به یک پیام تشخیصی را چاپ می‌کند، معمولاً سعی دارد بایت‌های مبدأ را مستقیماً چاپ کند. با این حال، برخی از پیام‌های تشخیصی به مشکلات کدگذاری در پروندهٔ مبدأ مربوط می‌شوند، مانند UTF\-8 ناهنجار (malformed) یا مشکلات مربوط به یکسان‌سازی یونیکد (Unicode normalization). این پیام‌های تشخیصی نشانه‌گذاری می‌شوند تا GCC هنگام چاپ خطوط مبدأ مربوطه، بایت‌هایی را که اسکی قابل چاپ نیستند نویسه‌گردانی (escape) کند.
.Sp
این گزینه نحوهٔ نویسه‌گردانی چنین بایت‌هایی را کنترل می‌کند.
.Sp
قالب پیش‌فرض \fIFORMAT\fR، یعنی \fBunicode\fR، نویسه‌های یونیکدی را که اسکی قابل چاپ نیستند به صورت \fB<U+XXXX>\fR نمایش می‌دهد، و بایت‌هایی را که با نویسهٔ یونیکدی دارای کدگذاری معتبر UTF\-8 مطابقت ندارند، به صورت شانزده‌شانزدهی و به شکل \fB<XX>\fR نمایش می‌دهد.
.Sp
برای مثال، خطی از کد مبدأ که شامل رشتهٔ \fBbefore\fR و به دنبال آن نویسهٔ یونیکد U+03C0 (یعنی «GREEK SMALL LETTER PI» با کدگذاری UTF\-8 برابر با 0xCF 0x80) و سپس بایت 0xBF (یک بایت دنبالهٔ سرگردان UTF\-8) و به دنبال آن رشتهٔ \fBafter\fR باشد، برای چنین پیام تشخیصی به این صورت چاپ خواهد شد:
.Sp
.Vb 1
\&         before<U+03C0><BF>after
.Ve
.Sp
تنظیم \fIFORMAT\fR روی \fBbytes\fR تمام بایت‌های اسکی غیرقابل‌چاپ را به صورت \fB<XX>\fR نمایش می‌دهد و در نتیجه کدگذاری زیربنایی نویسه‌های یونیکد غیراسکی را نشان می‌دهد. برای مثال بالا، مورد زیر چاپ خواهد شد:
.Sp
.Vb 1
\&         before<CF><80><BF>after
.Ve
.IP \fB\-fdiagnostics\-text\-art\-charset=\fR\fICHARSET\fR 4
.IX Item "-fdiagnostics-text-art-charset=CHARSET"
برخی پیام‌های تشخیصی می‌توانند شامل نمودارهای «هنر متنی» (text art) باشند: مصورسازی‌هایی که از متن ایجاد شده‌اند و برای مشاهده با قلم‌های تک‌عرض (monospaced) در نظر گرفته شده‌اند.
.Sp
این گزینه تعیین می‌کند در صورت وجود، از چه نویسه‌هایی برای چاپ چنین نمودارهایی استفاده شود. مقدار \fICHARSET\fR برابر با \fBnone\fR، \fBascii\fR، \fBunicode\fR، یا \fBemoji\fR است.
.Sp
مقدار \fBnone\fR از چاپ چنین نمودارهایی جلوگیری می‌کند.
مقدار \fBascii\fR اطمینان حاصل می‌کند که چنین نمودارهایی صرفاً اسکی («هنر اسکی») باشند. مقدار \fBunicode\fR اجازهٔ استفادهٔ محتاطانه از نویسه‌های ترسیمی یونیکد (مانند نویسه‌های رسم کادر) را می‌دهد. مقدار \fBemoji\fR علاوه بر این، امکان استفاده از ایموجی را در خروجی می‌افزاید (مانند ارسال U+26A0 WARNING SIGN و به دنبال آن U+FE0F VARIATION SELECTOR\-16 جهت انتخاب گونهٔ ایموجی نویسه).
.Sp
پیش‌فرض \fBemoji\fR است، به جز زمانی که متغیر محیطی \fBLANG\fR روی \fBC\fR تنظیم شده باشد که در آن صورت پیش‌فرض \fBascii\fR خواهد بود.
.IP \fB\-fno\-diagnostics\-show\-nesting\fR 4
.IX Item "-fno-diagnostics-show-nesting"
برخی پیام‌های تشخیصی GCC دارای ساختار درختی داخلی از زیرتشخیص‌های تو‌در‌تو هستند، مانند مشکلاتی که هنگام نمونه‌سازی الگوهای ++C رخ می‌دهند.
.Sp
به‌طور پیش‌فرض، GCC از تورفتگی و نشانه‌های گلوله‌ای (bullet points) در خروجی متنی خود برای نمایش ساختار تو‌در‌توی این پیام‌های تشخیصی استفاده می‌کند، اطلاعات مکان را برای شفاف‌تر شدن ساختار به خطوط جداگانه منتقل می‌نماید، و اطلاعات تکراری زائد را حذف می‌کند.
.Sp
انتخاب \fB\-fno\-diagnostics\-show\-nesting\fR این تورفتگی، قالب‌بندی دوباره و حذف اطلاعات را غیرفعال کرده و ظاهر قدیمی‌تر پیام‌های تشخیصی را بازیابی می‌کند.
.IP \fB\-fno\-diagnostics\-show\-nesting\-locations\fR 4
.IX Item "-fno-diagnostics-show-nesting-locations"
هنگامی که \fBfdiagnostics\-show\-nesting\fR فعال باشد، نام پرونده‌ها و شماره‌های خط و ستون در خطوطی جداگانه از پیام‌ها نمایش داده می‌شوند. این اطلاعات مکانی را می‌توان با \&\fB\-fno\-diagnostics\-show\-nesting\-locations\fR به‌طور کلی غیرفعال کرد.
این گزینه برای استفادهٔ توسعه‌دهندگان GCC و جهت نگارش آزمایه‌های DejaGnu وجود دارد.
.IP \fB\-fdiagnostics\-show\-nesting\-levels\fR 4
.IX Item "-fdiagnostics-show-nesting-levels"
هنگامی که \fBfdiagnostics\-show\-nesting\fR فعال باشد، از \&\fBfdiagnostics\-show\-nesting\-levels\fR برای نمایش اعدادی که عمق تو‌در‌تویی را نشان می‌دهند نیز استفاده می‌شود.
این گزینه برای استفادهٔ توسعه‌دهندگان GCC به منظور اشکال‌زدایی پیام‌های تشخیصی تو‌در‌تو وجود دارد، اما ممکن است برای نویسندگان افزونه‌ها نیز مفید باشد.
.IP \fB\-fdiagnostics\-format=\fR\fIFORMAT\fR 4
.IX Item "-fdiagnostics-format=FORMAT"
قالبی متفاوت را برای چاپ پیام‌های تشخیصی انتخاب می‌کند.
\&\fIFORMAT\fR یکی از مقادیر \fBtext\fR، \fBsarif\-stderr\fR یا \fBsarif\-file\fR است.
.Sp
استفاده از این گزینه، هر «مقصد خروجی» اضافی افزوده شده با \&\fB\-fdiagnostics\-add\-output=\fR یا خروجی تنظیم‌شده با \&\fB\-fdiagnostics\-set\-output=\fR را جایگزین می‌کند.
.Sp
پیش‌فرض \fBtext\fR است.
.Sp
قالب‌های \fBsarif\-stderr\fR و \fBsarif\-file\fR هر دو پیام‌های تشخیصی را در قالب SARIF نسخهٔ 2.1.0، به ترتیب در stderr یا پرونده‌ای به نام \fIsource.sarif\fR صادر می‌کنند.
.IP \fB\-fdiagnostics\-add\-output=\fR\fIDIAGNOSTICS\-OUTPUT\-SPEC\fR 4
.IX Item "-fdiagnostics-add-output=DIAGNOSTICS-OUTPUT-SPEC"
یک «مقصد خروجی» اضافی برای ارسال پیام‌های تشخیصی می‌افزاید.
.Sp
\&\fIDIAGNOSTICS\-OUTPUT\-SPEC\fR باید یک طرح‌واره را مشخص کند که به‌صورت اختیاری با \f(CW\*(C`:\*(C'\fR و یک یا چند جفت \fIKEY\fR=\fIVALUE\fR دنبال می‌شود، به این شکل:
.Sp
.Vb 3
\&        <SCHEME>
\&        <SCHEME>:<KEY>=<VALUE>
\&        <SCHEME>:<KEY>=<VALUE>,<KEY2>=<VALUE2>
.Ve
.Sp
و غیره.
.Sp
طرح‌واره‌ها، کلیدها یا مقادیری که نام آن‌ها دارای پیشوند «experimental» است ممکن است بدون اطلاع قبلی تغییر کنند یا حذف شوند. کلیدها می‌توانند مختص هر طرح‌واره باشند یا به GCC به‌طور کلی مرتبط باشند.
.Sp
\&\fISCHEME\fR می‌تواند موارد زیر باشد:
.RS 4
.IP \fBtext\fR 4
.IX Item "text"
پیام‌های تشخیصی را با استفاده از قالب متنی سنتی GCC به stderr ارسال می‌کند.
.Sp
کلیدهای پشتیبانی‌شده برای طرح‌وارهٔ \f(CW\*(C`text\*(C'\fR عبارتند از:
.RS 4
.IP \fBcolor=\fR[\fByes\fR|\fBno\fR] 4
.IX Item "color=[yes|no]"
تنظیمات رنگ‌آمیزی برگرفته از \fB\-fdiagnostics\-color\fR را برای این خروجی متنی بازنویسی می‌کند.
.IP \fBshow\-nesting=\fR[\fByes\fR|\fBno\fR] 4
.IX Item "show-nesting=[yes|no]"
حالتی را فعال می‌کند که بر روابط سلسله‌مراتبی درون پیام‌های تشخیصی تأکید دارد، مطابق با \fB\-fdiagnostics\-show\-nesting\fR.
پیش‌فرض \f(CW\*(C`yes\*(C'\fR است.
.IP \fBshow\-nesting\-locations=\fR[\fByes\fR|\fBno\fR] 4
.IX Item "show-nesting-locations=[yes|no]"
اگر \f(CW\*(C`show\-nesting=yes\*(C'\fR باشد، مکان‌ها به‌طور پیش‌فرض نشان داده می‌شوند؛ این کلید را روی \f(CW\*(C`no\*(C'\fR تنظیم کنید تا چاپ این مکان‌ها غیرفعال شود.
این گزینه برای استفادهٔ توسعه‌دهندگان GCC و جهت نگارش آزمایه‌های DejaGnu وجود دارد.
.IP \fBshow\-nesting\-levels=\fR[\fByes\fR|\fBno\fR] 4
.IX Item "show-nesting-levels=[yes|no]"
این یک گزینهٔ اشکال‌زدایی برای استفاده به همراه \f(CW\*(C`show\-nesting=yes\*(C'\fR است.
این کلید را روی \f(CW\*(C`yes\*(C'\fR تنظیم کنید تا سطوح تو‌در‌تویی آشکار در خروجی چاپ شوند.
این گزینه برای استفادهٔ توسعه‌دهندگان GCC در نظر گرفته شده است.
.RE
.RS 4
.RE.IP \fBsarif\fR 4
.IX Item "sarif"
ارسال پیام‌های عیب‌یابی به یک فایل در قالب SARIF.
.Sp
کلیدهای پشتیبانی‌شده برای طرحوارهٔ \f(CW\*(C`sarif\*(C'\fR عبارتند از:
.RS 4
.IP \fBfile=\fR\fIFILENAME\fR 4
.IX Item "file=FILENAME"
نام فایلی را مشخص می‌کند که خروجی SARIF در آن نوشته شود، که می‌تواند با یک
مسیر مطلق یا نسبی در ابتدا همراه باشد. در صورت عدم تعیین، مقدار پیش‌فرض آن
\&\fIsource.sarif\fR است.
.IP \fBserialization=\fR[\fBjson\fR] 4
.IX Item "serialization=[json]"
قالب سریال‌سازی مورد استفاده هنگام نوشتن خروجی SARIF را مشخص می‌کند.
در حال حاضر این مقدار تنها می‌تواند \f(CW\*(C`json\*(C'\fR باشد، اما به عنوان یک
نقطهٔ توسعه برای آزمایش با سایر سریال‌سازی‌ها قرار داده شده است.
.IP \fBversion=\fR[\fB2.1\fR|\fB2.2\-prerelease\fR] 4
.IX Item "version=[2.1|2.2-prerelease]"
نسخهٔ SARIF مورد استفاده برای خروجی را مشخص می‌کند. در صورت عدم تعیین،
پیش‌فرض 2.1 است. \f(CW\*(C`2.2\-prerelease\*(C'\fR از یک پیش‌نویس غیررسمی از مشخصات
آیندهٔ SARIF 2.2 استفاده می‌کند و در این انتشار فقط باید برای اهداف آزمایشی
استفاده شود.
.RE
.RS 4
.Sp
همچنین این کلید برای استفادهٔ توسعه‌دهندگان GCC به جای کاربران نهایی
در نظر گرفته شده است و ممکن است بدون اطلاع قبلی تغییر کرده یا حذف شود:
.IP \fBstate\-graphs=\fR[\fByes\fR|\fBno\fR] 4
.IX Item "state-graphs=[yes|no]"
این یک قابلیت اشکال‌زدایی است و به طور پیش‌فرض \f(CW\*(C`no\*(C'\fR است.
اگر \f(CW\*(C`state\-graphs=yes\*(C'\fR باشد، تلاش می‌شود تا اطلاعات دقیق وضعیت از
\fB\-fanalyzer\fR در SARIF تولیدشده ثبت شود.
.RE
.RS 4
.RE
.IP \fBexperimental\-html\fR 4
.IX Item "experimental-html"
صدور پیام‌های عیب‌یابی به یک فایل در قالب HTML. این طرحواره آزمایشی است
و ممکن است در انتشارهای آیندهٔ GCC حذف شود. کلیدها و جزئیات خروجی نیز
ممکن است تغییر کنند.
.Sp
کلیدهای پشتیبانی‌شده برای طرحوارهٔ \f(CW\*(C`experimental\-html\*(C'\fR عبارتند از:
.RS 4
.IP \fBcss=\fR[\fByes\fR|\fBno\fR] 4
.IX Item "css=[yes|no]"
افزودن یک <style> تعبیه‌شده به HTML تولیدشده. پیش‌فرض yes است.
.IP \fBfile=\fR\fIFILENAME\fR 4
.IX Item "file=FILENAME"
نام فایلی را مشخص می‌کند که خروجی HTML در آن نوشته شود، که می‌تواند با یک
مسیر مطلق یا نسبی در ابتدا همراه باشد. در صورت عدم تعیین، مقدار پیش‌فرض آن
\&\fIsource.html\fR است.
.IP \fBjavascript=\fR[\fByes\fR|\fBno\fR] 4
.IX Item "javascript=[yes|no]"
افزودن یک <script> تعبیه‌شده به HTML تولیدشده که یک واسط کاربری پایه
برای مشاهدهٔ نتایج فراهم می‌کند. پیش‌فرض yes است.
.RE
.RS 4
.Sp
همچنین این کلیدها برای استفادهٔ توسعه‌دهندگان GCC به جای کاربران نهایی
در نظر گرفته شده‌اند و ممکن است بدون اطلاع قبلی تغییر کرده یا حذف شوند:
.IP \fBshow\-state\-diagrams=\fR[\fByes\fR|\fBno\fR] 4
.IX Item "show-state-diagrams=[yes|no]"
این یک قابلیت اشکال‌زدایی است و به طور پیش‌فرض \f(CW\*(C`no\*(C'\fR است.
اگر \f(CW\*(C`show\-state\-diagrams=yes\*(C'\fR باشد، تلاش می‌شود از \fBdot\fR برای
تولید نمودارهای SVG در HTML تولیدشده استفاده شود تا وضعیت در هر
رویداد از مسیر عیب‌یابی به صورت بصری نمایش داده شود.
این نمودارها با فشردن «j» و «k» برای حرکت تک‌گامی به جلو و
عقب در میان رویدادها قابل مشاهده هستند. فعال‌سازی این گزینه روند
تولید HTML را کُند خواهد کرد.
.IP \fBshow\-graph\-dot\-src=\fR[\fByes\fR|\fBno\fR] 4
.IX Item "show-graph-dot-src=[yes|no]"
این یک قابلیت اشکال‌زدایی است و به طور پیش‌فرض \f(CW\*(C`no\*(C'\fR است.
اگر \f(CW\*(C`show\-graph\-dot\-src=yes\*(C'\fR باشد،
آنگاه در صورت فعال بودن \f(CW\*(C`show\-state\-diagrams=yes\*(C'\fR،
نمودارهای وضعیت تولیدشده همچنین کد منبع ورودی dot. به
GraphViz را که برای نمودار استفاده شده نشان خواهند داد.
.IP \fBshow\-graph\-sarif=\fR[\fByes\fR|\fBno\fR] 4
.IX Item "show-graph-sarif=[yes|no]"
این یک قابلیت اشکال‌زدایی است و به طور پیش‌فرض \f(CW\*(C`no\*(C'\fR است.
اگر \f(CW\*(C`show\-graph\-sarif=yes\*(C'\fR باشد،
آنگاه در صورت فعال بودن \f(CW\*(C`show\-state\-diagrams=yes\*(C'\fR، نمودارهای وضعیت
تولیدشده یک بازنمایی SARIF از وضعیت را نیز نشان خواهند داد.
.RE
.RS 4
.RE
.RE
.RS 4
.Sp
علاوه بر کلیدهای ویژه‌طرحواره، کلید مرتبط با GCC زیر نیز بر روی مقصدهای
خروجی (sinks) هر طرحواره‌ای قابل استفاده است:
.IP \fBcfgs=\fR[\fByes\fR|\fBno\fR] 4
.IX Item "cfgs=[yes|no]"
اگر برای یک مقصد خروجی مقدار \f(CW\*(C`cfgs=yes\*(C'\fR تنظیم شود، آنگاه GCC تلاش خواهد کرد تا اطلاعات
مربوط به نمودارهای جریان کنترل (CFG) توابعی را که کامپایل می‌کند به آن مقصد ارسال نماید.
مقصدهای متنی این اطلاعات را نادیده می‌گیرند. مقصدهای SARIF نمودارها را درون
\&\f(CW\*(C`theRun.graphs\*(C'\fR اضافه خواهند کرد. مقصدهای HTML تصاویری در قالب SVG تولید می‌کنند که نمودارها را نمایش می‌دهد.
شکل دقیق این اطلاعات ممکن است بدون اطلاع قبلی تغییر کند.
.RE
.RS 4
.Sp
به عنوان مثال،
.Sp
.Vb 2
\&        \-fdiagnostics\-add\-output=sarif:version=2.1,file=foo.2.1.sarif
\&        \-fdiagnostics\-add\-output=sarif:version=2.2\-prerelease,file=foo.2.2.sarif
.Ve
.Sp
یک جفت خروجی اضافه می‌کند که هر یک درون یک فایل مجزا می‌نویسند و به ترتیب از
نسخه‌های 2.1 و 2.2 استاندارد SARIF استفاده می‌کنند.
.Sp
در قالب EBNF:
.Sp
.Vb 2
\&        <diagnostics\-output\-specifier> = <diagnostics\-output\-name>
\&                                           | <diagnostics\-output\-name>, ":", <key\-value\-pairs>;
\&        
\&        <diagnostics\-output\-name> = "text" | "sarif" | "experimental\-html";
\&        
\&        <key\-value\-pairs> = <key\-value\-pair>
\&                              | <key\-value\-pair> "," <key\-value\-pairs>;
\&        
\&        <key\-value\-pair> = <key> "=" <value>;
\&        
\&        <key> = ? string without a \*(Aq=\*(Aq ? ;
\&        <value> = ? string without a \*(Aq,\*(Aq ? ;
.Ve
.RE
.IP \fB\-fdiagnostics\-set\-output=\fR\fIDIAGNOSTICS\-OUTPUT\-SPEC\fR 4
.IX Item "-fdiagnostics-set-output=DIAGNOSTICS-OUTPUT-SPEC"
این گزینه به روشی مشابه با \fB\-fdiagnostics\-add\-output=\fR کار می‌کند، با این تفاوت
که به جای افزودن یک «مقصد خروجی» اضافی برای پیام‌های عیب‌یابی، تمام
مقصدهای خروجی موجود را جایگزین می‌کند؛ مانند مواردی که از \fB\-fdiagnostics\-format=\fR،
\&\fB\-fdiagnostics\-add\-output=\fR، یا فراخوانی پیشین
\&\fB\-fdiagnostics\-set\-output=\fR تعریف شده‌اند.
.IP \fB\-fno\-diagnostics\-json\-formatting\fR 4
.IX Item "-fno-diagnostics-json-formatting"
به طور پیش‌فرض، هنگامی که خروجی JSON برای پیام‌های عیب‌یابی صادر می‌شود (از طریق
\&\fB\-fdiagnostics\-format=sarif\-stderr\fR یا
\&\fB\-fdiagnostics\-format=sarif\-file\fR)،
GCC خطوط جدید و تورفتگی‌هایی اضافه می‌کند تا ساختار سلسله‌مراتبی JSON را
به صورت بصری نمایان سازد.
.Sp
از \fB\-fno\-diagnostics\-json\-formatting\fR برای حذف این فاصله‌های خالی استفاده کنید.
این گزینه باید پیش از گزینه‌ای که قرار است روی آن اثر بگذارد درج شود.
.Sp
این گزینه به منظور سازگاری با ابزارهایی در نظر گرفته شده است که انتظار ندارند خروجی
شامل خطوط جدید باشد، همانند خروجی صادرشده توسط انتشارهای قدیمی‌تر GCC..SS "گزینه‌های درخواست یا لغو هشدارها (Options to Request or Suppress Warnings)"
.IX Subsection "Options to Request or Suppress Warnings"
هشدارها پیام‌های تشخیصی هستند که ساختارهایی را گزارش می‌کنند که
ذاتاً نادرست نیستند، اما پرخطرند یا نشان می‌دهند که
ممکن است خطایی رخ داده باشد.
.PP
گزینه‌های مستقل از زبان زیر هشدارهای خاصی را فعال نمی‌کنند،
بلکه انواع پیام‌های تشخیصی تولیدشده توسط GCC را کنترل می‌کنند.
.IP \fB\-fsyntax\-only\fR 4
.IX Item "-fsyntax-only"
کد را تنها برای خطاهای نحو (syntax) بررسی می‌کند، اما فراتر از آن کاری انجام نمی‌دهد.
.IP \fB\-fmax\-errors=\fR\fIn\fR 4
.IX Item "-fmax-errors=n"
حداکثر تعداد پیام‌های خطا را به \fIn\fR محدود می‌کند؛ در این نقطه
GCC به جای تلاش برای ادامهٔ پردازش کد منبع، کار را متوقف
می‌کند. اگر \fIn\fR برابر با 0 باشد (پیش‌فرض)، محدودیتی در تعداد
پیام‌های خطای تولیدشده وجود ندارد. اگر \fB\-Wfatal\-errors\fR نیز
مشخص شده باشد، \fB\-Wfatal\-errors\fR بر این گزینه اولویت خواهد داشت.
.IP \fB\-w\fR 4
.IX Item "-w"
.PD 0
.IP \fB\-\-no\-warnings\fR 4
.IX Item "--no-warnings"
.PD
از نمایش تمام پیام‌های هشدار جلوگیری می‌کند.
.IP \fB\-Werror\fR 4
.IX Item "-Werror"
تمام هشدارها را به خطا تبدیل می‌کند.
.IP \fB\-Werror=\fR 4
.IX Item "-Werror="
هشدار مشخص‌شده را به خطا تبدیل می‌کند. مشخص‌کنندهٔ هشدار
به انتهای آن افزوده می‌شود؛ برای نمونه \fB\-Werror=switch\fR هشدارهای
تحت کنترل \fB\-Wswitch\fR را به خطا تبدیل می‌کند. این سوییچ یک
فرم منفی نیز می‌پذیرد که برای باطل کردن \fB\-Werror\fR برای هشدارهای
خاص به کار می‌رود؛ برای نمونه \fB\-Wno\-error=switch\fR موجب می‌شود
هشدارهای \&\fB\-Wswitch\fR خطا محسوب نشوند، حتی زمانی که \fB\-Werror\fR
فعال باشد.
.Sp
پیام هشدار برای هر هشدار قابل کنترل، شامل گزینه‌ای است که
آن هشدار را کنترل می‌کند. از آن گزینه می‌توان طبق توضیحات بالا
به همراه \&\fB\-Werror=\fR و \fB\-Wno\-error=\fR استفاده کرد.
(چاپ این گزینه در پیام هشدار را می‌توان با استفاده از پرچم
\&\fB\-fno\-diagnostics\-show\-option\fR غیرفعال کرد.)
.Sp
توجه داشته باشید که تعیین \fB\-Werror=\fR\fIfoo\fR به طور خودکار
مستلزم \&\fB\-W\fR\fIfoo\fR نیز هست. با این حال، \fB\-Wno\-error=\fR\fIfoo\fR
متضمن هیچ گزینه‌ای نیست.
.IP \fB\-Wfatal\-errors\fR 4
.IX Item "-Wfatal-errors"
این گزینه سبب می‌شود کامپایلر با رخ دادن نخستین خطا، کامپایل را بی‌درنگ
متوقف کند، به جای اینکه سعی کند ادامه دهد و پیام‌های خطای بیشتری را
چاپ کند.
.PP
شما می‌توانید بسیاری از هشدارهای خاص را با گزینه‌هایی که با
\&\fB\-W\fR آغاز می‌شوند درخواست کنید، برای نمونه \fB\-Wunused\-variable\fR
برای درخواست هشدار دربارهٔ اعلان متغیرهایی که هرگز استفاده نمی‌شوند.
هر یک از این گزینه‌های هشدار خاص، یک فرم منفی نیز دارند که با
\fB\-Wno\-\fR آغاز می‌شود تا هشدارها را خاموش کند؛ برای نمونه،
\fB\-Wno\-unused\-variable\fR. این دفترچهٔ راهنما تنها یکی از این دو
فرم را فهرست می‌کند، هرکدام که پیش‌فرض نباشد. برای گزینه‌های خاص
زبان‌های دیگر به \fBC++ Dialect Options\fR و
\&\fBObjective\-C and Objective\-C++ Dialect Options\fR نیز مراجعه کنید.
هشدارهای بیشتر را می‌توان با فعال‌سازی تحلیل‌گر ایستا (static analyzer) ایجاد کرد؛
.PP
برخی گزینه‌ها، مانند \fB\-Wall\fR و \fB\-Wextra\fR، گزینه‌های دیگر نظیر
\fB\-Wunused\fR را فعال می‌کنند که ممکن است گزینه‌های بیشتری مانند
\fB\-Wunused\-variable\fR را فعال کنند. اثر ترکیبی فرم‌های مثبت و
منفی این است که گزینه‌های خاص‌تر، بدون توجه به جایگاهشان در
خط فرمان، بر گزینه‌های عمومی‌تر اولویت دارند. برای گزینه‌هایی با
درجهٔ اختصاصی بودن یکسان، آخرین گزینه اعمال می‌شود. گزینه‌های
فعال یا غیرفعال‌شده از طریق pragma، طوری اعمال می‌شوند که گویی
در انتهای خط فرمان آمده‌اند.
.PP
هنگامی که یک گزینهٔ هشدار ناشناخته درخواست شود (مانند
\&\fB\-Wunknown\-warning\fR)، GCC خطایی مبنی بر ناشناخته بودن گزینه
صادر می‌کند. با این حال، اگر فرم \fB\-Wno\-\fR به کار رود، رفتار کمی
متفاوت است: هیچ پیام تشخیصی برای \fB\-Wno\-unknown\-warning\fR تولید
نمی‌شود مگر اینکه پیام‌های تشخیصی دیگری در حال تولید باشند. این سازوکار
امکان استفاده از گزینه‌های جدید \fB\-Wno\-\fR را در کامپایلرهای قدیمی
فراهم می‌کند، اما در صورتی که مشکلی رخ دهد، کامپایلر هشدار می‌دهد
که یک گزینهٔ ناشناخته وجود دارد.
.PP
اثربخشی برخی هشدارها به فعال بودن بهینه‌سازی‌ها نیز بستگی دارد. برای
نمونه، \fB\-Wsuggest\-final\-types\fR همراه با بهینه‌سازی زمان پیوند
(link-time optimization) اثربخش‌تر است. برخی هشدارهای دیگر ممکن است
تا زمانی که بهینه‌سازی فعال نشود اصلاً صادر نشوند. هرچند بهینه‌سازی به طور
کلی کارایی هشدارها در مورد مشکلات جریان کنترل (control flow) و جریان داده
(data-flow) را بهبود می‌بخشد، در برخی موارد ممکن است باعث نتایج مثبت
کاذب (false positive) نیز بشود.
.IP \fB\-Wpedantic\fR 4
.IX Item "-Wpedantic"
.PD 0
.IP \fB\-pedantic\fR 4
.IX Item "-pedantic"
.IP \fB\-\-pedantic\fR 4
.IX Item "--pedantic"
.PD
تمام هشدارهای الزامی استانداردهای سخت‌گیرانهٔ ISO C و ISO C++ را صادر می‌کند؛
تمام برنامه‌هایی را که از افزونه‌های ممنوعه استفاده می‌کنند و برخی برنامه‌های
دیگر را که از ISO C و ISO C++ پیروی نمی‌کنند شناسایی و گزارش می‌کند.
این بررسی از نسخهٔ استاندارد ISO C یا C++ تعیین‌شده با هر گزینهٔ \fB\-std\fR
به کار رفته پیروی می‌کند.
.Sp
برنامه‌های معتبر ISO C و ISO C++ باید بدون توجه به فعال یا غیرفعال بودن
این گزینه به درستی کامپایل شوند (گرچه تعداد نادری از آن‌ها به \fB\-ansi\fR
یا یک گزینهٔ \&\fB\-std\fR مشخص‌کنندهٔ نسخهٔ استاندارد نیاز دارند). با این حال،
بدون این گزینه، برخی افزونه‌های GNU و ویژگی‌های سنتی C و C++ نیز
پشتیبانی می‌شوند. با وجود این گزینه، آن‌ها گزارش می‌شوند
(یا با \fB\-pedantic\-errors\fR رد می‌شوند).
.Sp
گزینهٔ \&\fB\-Wpedantic\fR برای استفاده از کلیدواژه‌های جایگزینی که نامشان
با \fB_\|_\fR شروع شده و پایان می‌یابد، پیام هشداری صادر نمی‌کند. این فرمت
جایگزین همچنین می‌تواند برای غیرفعال کردن هشدارها برای انواع غیر ISO
مربوط به \fB_\|_intN\fR، یعنی \fB_\|_intN_\|_\fR به کار رود.
هشدارهای سخت‌گیرانه (pedantic) در عبارتی که پس از
\&\f(CW\*(C`_\|_extension_\|_\*(C'\fR می‌آید نیز غیرفعال می‌شوند. با این حال،
تنها فایل‌های سرآیند سیستمی باید از این راه‌های گریز استفاده کنند؛
برنامه‌های کاربردی باید از آن‌ها اجتناب کنند.
.Sp
برخی هشدارها دربارهٔ برنامه‌های ناسازگار با استاندارد، توسط گزینه‌هایی غیر
از \fB\-Wpedantic\fR کنترل می‌شوند؛ در بسیاری از موارد آن‌ها به صورت ضمنی
توسط \&\fB\-Wpedantic\fR فعال می‌شوند اما می‌توان آن‌ها را به طور جداگانه با
گزینهٔ خاص خودشان غیرفعال کرد، مانند \fB\-Wpedantic \-Wno\-pointer\-sign\fR.
.Sp
در جایی که استاندارد مشخص‌شده با \fB\-std\fR یک گویش گسترش‌یافتهٔ گنو از C
مانند \fBgnu90\fR یا \fBgnu99\fR را نشان می‌دهد، یک \fIاستاندارد پایه\fR
(base standard) متناظر وجود دارد، یعنی همان نسخه از ISO C که گویش گسترش‌یافتهٔ
گنو بر پایهٔ آن است. هشدارهای \fB\-Wpedantic\fR در جایی صادر می‌شوند که توسط
استاندارد پایه الزامی شده باشند. (منطقی نیست که چنین هشدارهایی تنها برای قابلیت‌هایی
صادر شوند که در گویش GNU C مشخص‌شده وجود ندارند، زیرا طبق تعریف، گویش‌های
گنو برای C شامل تمام قابلیت‌هایی هستند که کامپایلر با گزینهٔ داده‌شده پشتیبانی می‌کند،
و در نتیجه موردی برای هشدار وجود نخواهد داشت.)
.IP \fB\-pedantic\-errors\fR 4
.IX Item "-pedantic-errors"
.PD 0
.IP \fB\-\-pedantic\-errors\fR 4
.IX Item "--pedantic-errors"
.PD
در هر موردی که \fIاستاندارد پایه\fR (نگاه کنید به \fB\-Wpedantic\fR) به یک پیام
تشخیصی نیاز دارد، یک خطا صادر می‌کند؛ همچنین در برخی موارد که رفتار تعریف‌نشده
(undefined behavior) در زمان کامپایل وجود دارد، و در برخی موارد دیگر که
مانع از کامپایل برنامه‌های معتبر طبق استاندارد نمی‌شوند. این گزینه معادل
\fB\-Werror=pedantic\fR نیست: گزینهٔ اخیر بعید است مفید واقع شود، زیرا تنها پیام‌های
تشخیصی تحت کنترل \&\fB\-Wpedantic\fR را به خطا تبدیل می‌کند، در حالی که این گزینه
بر پیام‌های تشخیصی الزامی که همیشه فعال هستند یا توسط گزینه‌هایی غیر از
\fB\-Wpedantic\fR کنترل می‌شوند نیز اثر می‌گذارد.
.Sp
اگر می‌خواهید پیام‌های تشخیصی الزامی که به طور پیش‌فرض هشدار هستند تبدیل
به خطا شوند، اما نمی‌خواهید پیام‌های تشخیصی \fB\-Wpedantic\fR نیز فعال
شوند، می‌توانید \fB\-pedantic\-errors \-Wno\-pedantic\fR را مشخص کنید
(یا \fB\-pedantic\-errors \-Wno\-error=pedantic\fR تا فعال شوند اما تنها
در قالب هشدار).
.Sp
برخی پیام‌های تشخیصی الزامی به طور پیش‌فرض خطا هستند، اما می‌توان با استفاده
از \fB\-fpermissive\fR یا گزینهٔ هشدار اختصاصی آن‌ها، مانند
\fB\-Wno\-error=narrowing\fR، آن‌ها را به هشدار تقلیل داد.
.Sp
برخی پیام‌های تشخیصی برای شیوه‌های غیر ISO توسط گزینه‌های هشدار خاصی غیر
از \fB\-Wpedantic\fR کنترل می‌شوند، اما با \fB\-pedantic\-errors\fR نیز به خطا
تبدیل می‌شوند. برای نمونه:
.Sp
\&\fB\-Wattributes\fR (برای ویژگی‌های استاندارد)
\&\fB\-Wchanges\-meaning\fR (C++)
\&\fB\-Wcomma\-subscript\fR (C++23 یا جدیدتر)
\&\fB\-Wdeclaration\-after\-statement\fR (C90 یا قدیمی‌تر)
\&\fB\-Welaborated\-enum\-base\fR (C++11 یا جدیدتر)
\&\fB\-Wimplicit\-int\fR (C99 یا جدیدتر)
\&\fB\-Wimplicit\-function\-declaration\fR (C99 یا جدیدتر)
\&\fB\-Wincompatible\-pointer\-types
\&\-Wint\-conversion
\&\-Wlong\-long\fR (C90 یا قدیمی‌تر)
\&\fB\-Wmain
\&\-Wnarrowing\fR (C++11 یا جدیدتر)
\&\fB\-Wpointer\-arith
\&\-Wpointer\-sign
\&\-Wincompatible\-pointer\-types
\&\-Wregister\fR (C++17 یا جدیدتر)
\&\fB\-Wvla\fR (C90 یا قدیمی‌تر)
\&\fB\-Wwrite\-strings\fR (C++11 یا جدیدتر)\fB \fR
.IP \fB\-fpermissive\fR 4
.IX Item "-fpermissive"
سطح برخی پیام‌های تشخیصی الزامی در مورد کدهای ناسازگار با استاندارد را از
خطا به هشدار تقلیل می‌دهد. بدین ترتیب، استفاده از \fB\-fpermissive\fR اجازه
می‌دهد برخی کدهای ناسازگار کامپایل شوند. برخی پیام‌های تشخیصی C++ تنها توسط
این پرچم کنترل می‌شوند، اما این گزینه برخی پیام‌های تشخیصی C و C++ را که پرچم
اختصاصی خود را دارند نیز تنزل می‌دهد:
.Sp
\&\fB\-Wabbreviated\-auto\-in\-template\-arg\fR (تنها C++ و Objective\-C++)
\&\fB\-Wdeclaration\-missing\-parameter\-type\fR (تنها C و Objective\-C)
\&\fB\-Wimplicit\-function\-declaration\fR (تنها C و Objective\-C)
\&\fB\-Wimplicit\-int\fR (تنها C و Objective\-C)
\&\fB\-Wincompatible\-pointer\-types\fR (تنها C و Objective\-C)
\&\fB\-Wint\-conversion\fR (تنها C و Objective\-C)
\&\fB\-Wnarrowing\fR (تنها C++ و Objective\-C++)
\&\fB\-Wreturn\-mismatch\fR (تنها C و Objective\-C)
\&\fB\-Wtemplate\-body\fR (تنها C++ و Objective\-C++)\fB \fR
.Sp
گزینهٔ \fB\-fpermissive\fR برای حالت‌های تاریخی زبان C (\fB\-std=c89\fR،
\fB\-std=gnu89\fR، \fB\-std=c90\fR، \&\fB\-std=gnu90\fR) حالت پیش‌فرض است..IP \fB\-Wall\fR 4
.IX Item "-Wall"
.PD 0
.IP \fB\-\-all\-warnings\fR 4
.IX Item "--all-warnings"
.PD
این گزینه تمام هشدارهای مربوط به ساختارهایی را فعال می‌کند که برخی کاربران آن‌ها
را مشکوک می‌دانند و اجتناب از آن‌ها (یا اصلاح کد برای جلوگیری از هشدار)،
حتی در ترکیب با ماکروها، آسان است. همچنین برخی از هشدارهای مختص زبان را که در
\fBC++ Dialect Options\fR و \fBObjective\-C and Objective\-C++ Dialect Options\fR
توضیح داده شده‌اند، فعال می‌کند.
.Sp
\&\fB\-Wall\fR پرچم‌های هشدار زیر را فعال می‌کند:
.Sp
\&\fB\-Waddress
\&\-Waligned\-new\fR (تنها در C++ و Objective\-C++)
\&\fB\-Warray\-bounds=1\fR (تنها همراه با\fB \fR\fB\-O2\fR)
\&\fB\-Warray\-compare
\&\-Warray\-parameter=2
\&\-Wbool\-compare
\&\-Wbool\-operation
\&\-Wc++11\-compat  \-Wc++14\-compat  \-Wc++17compat  \-Wc++20compat
\&\-Wcatch\-value\fR (تنها در C++ و Objective\-C++)
\&\fB\-Wchar\-subscripts
\&\-Wclass\-memaccess\fR (تنها در C++ و Objective\-C++)
\&\fB\-Wcomment
\&\-Wdangling\-else
\&\-Wdangling\-pointer=2
\&\-Wdelete\-non\-virtual\-dtor\fR (تنها در C++ و Objective\-C++)
\&\fB\-Wduplicate\-decl\-specifier\fR (تنها در C و Objective\-C)
\&\fB\-Wenum\-compare\fR (در C/ObjC؛ این گزینه در C++ به‌طور پیش‌فرض فعال است)
\&\fB\-Wenum\-int\-mismatch\fR (تنها در C و Objective\-C)
\&\fB\-Wformat=1
\&\-Wformat\-contains\-nul
\&\-Wformat\-diag
\&\-Wformat\-extra\-args
\&\-Wformat\-overflow=1
\&\-Wformat\-truncation=1
\&\-Wformat\-zero\-length
\&\-Wframe\-address
\&\-Wimplicit\fR (تنها در C و Objective\-C)
\&\fB\-Wimplicit\-function\-declaration\fR (تنها در C و Objective\-C)
\&\fB\-Wimplicit\-int\fR (تنها در C و Objective\-C)
\&\fB\-Winfinite\-recursion
\&\-Winit\-self\fR (تنها در C++ و Objective\-C++)
\&\fB\-Wint\-in\-bool\-context
\&\-Wlogical\-not\-parentheses
\&\-Wmain\fR (تنها برای C/ObjC و مگر در صورت استفاده از\fB \fR\fB\-ffreestanding\fR)
\&\fB\-Wmaybe\-uninitialized
\&\-Wmemset\-elt\-size
\&\-Wmemset\-transposed\-args
\&\-Wmisleading\-indentation\fR (تنها برای C/C++)
\&\fB\-Wmismatched\-dealloc
\&\-Wmismatched\-new\-delete\fR (تنها در C++ و Objective\-C++)
\&\fB\-Wmissing\-attributes
\&\-Wmissing\-braces\fR (تنها برای C/ObjC)
\&\fB\-Wmultistatement\-macros
\&\-Wnarrowing\fR  (تنها در C++ و Objective\-C++)
\&\fB\-Wnonnull
\&\-Wnonnull\-compare
\&\-Wopenmp\-simd\fR (تنها در C و C++)
\&\fB\-Woverloaded\-virtual=1\fR (تنها در C++ و Objective\-C++)
\&\fB\-Wpacked\-not\-aligned
\&\-Wparentheses
\&\-Wpessimizing\-move\fR (تنها در C++ و Objective\-C++)
\&\fB\-Wpointer\-sign\fR (تنها برای C/ObjC)
\&\fB\-Wrange\-loop\-construct\fR (تنها در C++ و Objective\-C++)
\&\fB\-Wreorder\fR (تنها در C++ و Objective\-C++)
\&\fB\-Wrestrict
\&\-Wreturn\-type
\&\-Wself\-move\fR (تنها در C++ و Objective\-C++)
\&\fB\-Wsequence\-point
\&\-Wsign\-compare\fR (تنها در C++ و Objective\-C++)
\&\fB\-Wsizeof\-array\-div
\&\-Wsizeof\-pointer\-div
\&\-Wsizeof\-pointer\-memaccess
\&\-Wstrict\-aliasing
\&\-Wstrict\-overflow=1
\&\-Wswitch
\&\-Wtautological\-compare
\&\-Wtrigraphs
\&\-Wuninitialized
\&\-Wunknown\-pragmas
\&\-Wunused
\&\-Wunused\-but\-set\-variable
\&\-Wunused\-const\-variable=1\fR (تنها برای C/ObjC)
\&\fB\-Wunused\-function
\&\-Wunused\-label
\&\-Wunused\-local\-typedefs
\&\-Wunused\-value
\&\-Wunused\-variable
\&\-Wuse\-after\-free=2
\&\-Wvla\-parameter
\&\-Wvolatile\-register\-var
\&\-Wzero\-length\-bounds\fR
.Sp
توجه داشته باشید که برخی از پرچم‌های هشدار توسط \fB\-Wall\fR فعال نمی‌شوند. برخی از
آن‌ها در مورد ساختارهایی هشدار می‌دهند که کاربران عموماً آن‌ها را مشکوک نمی‌دانند،
اما ممکن است گهگاه بخواهید آن‌ها را بررسی کنید؛ برخی دیگر در مورد ساختارهایی هشدار
می‌دهند که در برخی موارد ضروری هستند یا اجتناب از آن‌ها دشوار است، و روش ساده‌ای برای
اصلاح کد جهت رفع هشدار وجود ندارد. برخی از آن‌ها توسط \fB\-Wextra\fR فعال می‌شوند،
اما بسیاری از آن‌ها را باید جداگانه فعال کرد.
.IP \fB\-Wextra\fR 4
.IX Item "-Wextra"
.PD 0
.IP \fB\-\-extra\-warnings\fR 4
.IX Item "--extra-warnings"
.PD
این گزینه برخی از پرچم‌های هشدار اضافی را فعال می‌کند که توسط
\&\fB\-Wall\fR فعال نمی‌شوند. (این گزینه قبلاً \fB\-W\fR نامیده می‌شد. نام
قدیمی‌تر همچنان پشتیبانی می‌شود، اما نام جدید توصیفی‌تر و گویاتر است.)
.Sp
\&\fB\-Wabsolute\-value\fR (تنها برای C/ObjC)
\&\fB\-Walloc\-size
\&\-Wcalloc\-transposed\-args
\&\-Wcast\-function\-type
\&\-Wclobbered
\&\-Wdangling\-reference\fR (تنها در C++)
\&\fB\-Wdeprecated\-copy\fR (تنها در C++ و Objective\-C++)
\&\fB\-Wempty\-body
\&\-Wenum\-conversion\fR (تنها برای C/ObjC)
\&\fB\-Wexpansion\-to\-defined
\&\-Wignored\-qualifiers\fR  (تنها برای C/C++)
\&\fB\-Wimplicit\-fallthrough=3
\&\-Wmaybe\-uninitialized
\&\-Wmissing\-field\-initializers
\&\-Wmissing\-parameter\-name\fR (تنها در C/ObjC)
\&\fB\-Wmissing\-parameter\-type\fR (تنها در C/ObjC)
\&\fB\-Wold\-style\-declaration\fR (تنها در C/ObjC)
\&\fB\-Wmultiple\-parameter\-fwd\-decl\-lists\fR (تنها در C/ObjC)
\&\fB\-Woverride\-init\fR (تنها در C/ObjC)
\&\fB\-Wredundant\-move\fR (تنها در C++ و Objective\-C++)
\&\fB\-Wshift\-negative\-value\fR (در C++11 تا C++17 و در C99 و جدیدتر)
\&\fB\-Wsign\-compare\fR (تنها در C++ و Objective\-C++)
\&\fB\-Wsized\-deallocation\fR (تنها در C++ و Objective\-C++)
\&\fB\-Wstring\-compare
\&\-Wtype\-limits
\&\-Wuninitialized
\&\-Wunterminated\-string\-initialization\fR (تنها در C/ObjC)
\&\fB\-Wunused\-parameter\fR (تنها همراه با\fB \fR\fB\-Wunused\fR\fB \fRیا\fB \fR\fB\-Wall\fR)
\&\fB\-Wunused\-but\-set\-parameter\fR (تنها همراه با\fB \fR\fB\-Wunused\fR\fB \fRیا\fB \fR\fB\-Wall\fR)
.Sp
گزینه \fB\-Wextra\fR همچنین برای موارد زیر پیام‌های هشدار چاپ می‌کند:
.RS 4
.IP * 4
یک اشاره‌گر با عدد صحیح صفر با استفاده از \f(CW\*(C`<\*(C'\fR، \f(CW\*(C`<=\*(C'\fR،
\&\f(CW\*(C`>\*(C'\fR یا \f(CW\*(C`>=\*(C'\fR مقایسه شود.
.IP * 4
(تنها در C++) یک شمارش‌وند (enumerator) و یک غیرشمارش‌وند هر دو در یک
عبارت شرطی ظاهر شوند.
.IP * 4
(تنها در C++) پایه‌های مجازی مبهم.
.IP * 4
(تنها در C++) اندیس‌گذاری آرایه‌ای که با \f(CW\*(C`register\*(C'\fR اعلان شده است.
.IP * 4
(تنها در C++) گرفتن آدرس متغیری که با
\&\f(CW\*(C`register\*(C'\fR اعلان شده است.
.IP * 4
(تنها در C++) کلاس پایه در سازنده کپی (copy constructor) یک
کلاس مشتق‌شده مقداردهی اولیه نشود.
.RE
.RS 4
.RE
.IP "\fB\-Wabi\fR (تنها در C،‏ Objective\-C،‏ C++ و Objective\-C++)" 4
.IX Item "-Wabi (C, Objective-C, C++ and Objective-C++ only)"
درباره کدهایی که تحت تأثیر تغییرات ABI قرار گرفته‌اند هشدار می‌دهد. این شامل کدهایی است
که ممکن است با C++ ABI مستقل از سازنده و همچنین psABI مربوط به مقصد (target) خاص
سازگار نباشند. هشدارهای مورد دوم به‌طور جداگانه توسط \fB\-Wpsabi\fR نیز کنترل می‌شوند،
که توسط \fB\-Wabi\fR فعال می‌شود.
.Sp
از آنجا که اکنون رفتار پیش‌فرض G++ به‌روزرسانی ABI در هر انتشار عمده است،
\fB\-Wabi\fR معمولاً فقط در صورتی درباره مشکلات سازگاری C++ ABI هشدار می‌دهد
که در یک سری از انتشارات، بررسی جدیدی برای مشکلی در ABI که پس از انتشار اولیه کشف
شده است اضافه شده باشد. در صورتی که نسخه قدیمی‌تری از ABI (با
\&\fB\-fabi\-version=\fR\fIn\fR) انتخاب شود، \fB\-Wabi\fR درباره موارد بیشتری هشدار می‌دهد.
.Sp
همچنین می‌توان \fB\-Wabi\fR را همراه با یک شماره نسخه صریح استفاده کرد تا درباره
سازگاری C++ ABI با یک سطح مشخص از \fB\-fabi\-version\fR هشدار دهد؛ برای
مثال \fB\-Wabi=2\fR برای هشدار درباره تغییرات نسبت به
\&\fB\-fabi\-version=2\fR.
.Sp
اگر یک شماره نسخه صریح مشخص شود و
\&\fB\-fabi\-compat\-version\fR تعیین نشده باشد، از شماره نسخه این گزینه برای
نام‌های مستعار سازگاری استفاده می‌شود. اگر هیچ شماره نسخه صریحی با این گزینه
ارائه نشود، اما \&\fB\-fabi\-compat\-version\fR مشخص شده باشد، از آن شماره نسخه
برای هشدارهای C++ ABI استفاده می‌شود.
.Sp
اگرچه تلاش شده است تا درباره همه چنین مواردی هشدار داده شود، احتمالاً مواردی
وجود دارند که علیرغم تولید کد ناسازگار توسط G++، درباره آن‌ها هشداری داده نمی‌شود.
همچنین ممکن است مواردی وجود داشته باشد که با وجود سازگار بودن کد تولیدشده،
هشدار صادر شود.
.Sp
اگر نگران این موضوع هستید که کد تولیدشده توسط G++ ممکن است از نظر باینری با کد
تولیدشده توسط دیگر کامپایلرها سازگار نباشد، باید کد خود را بازنویسی کنید تا از
این هشدارها جلوگیری شود.
.Sp
ناسازگاری‌های شناخته‌شده در \fB\-fabi\-version=2\fR (که از GCC 3.4 تا 4.9 پیش‌فرض
بود) عبارتند از:
.RS 4.IP * 4
یک قالب (template) با پارامتر غیرنوعیِ قالب (non\-type template parameter) از نوع ارجاع (reference)، به‌صورت نادرست mangle می‌شد:
.Sp
.Vb 3
\&        extern int N;
\&        template <int &> struct S {};
\&        void n (S<N>) {2}
.Ve
.Sp
این مورد در \fB\-fabi\-version=3\fR رفع شد.
.IP * 4
انواع برداری SIMD که با استفاده از \f(CW\*(C`_\|_attribute ((vector_size))\*(C'\fR تعریف می‌شدند، به روشی غیراستاندارد mangle می‌شدند که امکان سربارگذاری (overloading) توابعی که بردارها را با اندازه‌های متفاوت می‌پذیرند فراهم نمی‌کرد.
.Sp
روش دستکاری نام (mangling) در \fB\-fabi\-version=4\fR تغییر یافت.
.IP * 4
عبارت‌های \f(CW\*(C`_\|_attribute ((const))\*(C'\fR و \f(CW\*(C`noreturn\*(C'\fR به‌صورت توصیف‌کننده‌های نوع (type qualifiers) کدگذاری (mangle) می‌شدند، و \f(CW\*(C`decltype\*(C'\fR از یک تعریف ساده حذف (folded away) می‌شد.
.Sp
این مشکلات دستکاری نام در \fB\-fabi\-version=5\fR رفع شدند.
.IP * 4
شمارنده‌های دامنه‌دار (Scoped enumerators) که به‌عنوان آرگومان به یک تابع چندآرگومانی (variadic) ارسال می‌شدند، مانند شمارنده‌های بی‌دامنه ارتقا (promote) می‌یافتند و باعث ایجاد خطا توسط \f(CW\*(C`va_arg\*(C'\fR می‌شدند. در اکثر هدف‌ها (targets)، این امر در عمل بر ABI ارسال پارامترها تأثیری نمی‌گذارد، زیرا هیچ راهی برای ارسال آرگومانی کوچک‌تر از \f(CW\*(C`int\*(C'\fR وجود ندارد.
.Sp
همچنین، ABI دستکاری نام بسته‌های آرگومان قالب (template argument packs)، \&\f(CW\*(C`const_cast\*(C'\fR، \f(CW\*(C`static_cast\*(C'\fR، افزایش/کاهش پیشوندی، و یک تابع با دامنه کلاس (class scope) که به‌عنوان آرگومان قالب استفاده می‌شود را تغییر داد.
.Sp
این مشکلات در \fB\-fabi\-version=6\fR اصلاح شدند.
.IP * 4
توابع لامبدا در دامنه آرگومان پیش‌فرض به‌صورت نادرست mangle می‌شدند، و ABI روش mangling برای \f(CW\*(C`nullptr_t\*(C'\fR را تغییر داد.
.Sp
این مشکلات در \fB\-fabi\-version=7\fR اصلاح شدند.
.IP * 4
هنگام دستکاری نام یک نوع تابع با توصیف‌کننده‌های cv تابع (function\-cv\-qualifiers)، نوع تابع بدون توصیف‌کننده به‌اشتباه به‌عنوان یک کاندیدای جایگزینی (substitution candidate) در نظر گرفته می‌شد.
.Sp
این مورد در \fB\-fabi\-version=8\fR، مقدار پیش‌فرض برای GCC 5.1، رفع شد.
.IP * 4
عبارت \&\f(CWdecltype(nullptr)\fR به‌اشتباه ترازبندی (alignment) برابر با ۱ داشت که منجر به دسترسی‌های ترازنشده (unaligned accesses) می‌شد. توجه داشته باشید که این موضوع بر ABI تابعی با پارامتر \f(CW\*(C`nullptr_t\*(C'\fR تأثیری نگذاشت، زیرا پارامترها دارای حداقل ترازبندی هستند.
.Sp
این مورد در \fB\-fabi\-version=9\fR، مقدار پیش‌فرض برای GCC 5.2، رفع شد.
.IP * 4
ویژگی‌های مختص به معماری هدف (Target\-specific attributes) که بر هویت یک نوع تأثیر می‌گذارند، مانند قراردادهای فراخوانی ia32 روی یک نوع تابع (مانند stdcall، regparm و غیره)، روی نام دستکاری‌شده (mangled name) تأثیری نداشتند که منجر به تداخل نام در زمان استفاده از اشاره‌گرهای تابع به‌عنوان آرگومان‌های قالب می‌شد.
.Sp
این مورد در \fB\-fabi\-version=10\fR، مقدار پیش‌فرض برای GCC 6.1، رفع شد.
.RE
.RS 4
.RE
.IP "\fB\-Wpsabi\fR (تنها C، Objective\-C، C++ و Objective\-C++)" 4
.IX Item "-Wpsabi (C, Objective-C, C++ and Objective-C++ only)"
گزینهٔ \&\fB\-Wpsabi\fR هشدارهای مربوط به تغییرات ABI مختص پردازنده را فعال می‌کند، مانند تغییرات در نیازمندی‌های ترازبندی یا نحوهٔ ارسال آرگومان‌های تابع. در چندین معماری مقصد، از جمله AArch64، ARM، x86، MIPS، RS6000/PowerPC و S/390، این جزئیات در نسخه‌های مختلف GCC و/یا نسخه‌های مختلف استانداردهای زبان‌های C یا C++ به‌گونه‌ای تغییر کرده‌اند که بر سازگاری باینری کدهای کامپایل‌شده تأثیر می‌گذارند. با \fB\-Wpsabi\fR، GCC می‌تواند موارد بالقوه ناسازگار را تشخیص داده و دربارهٔ آن‌ها هشدار دهد.
.Sp
گزینهٔ \&\fB\-Wpsabi\fR به‌طور پیش‌فرض فعال است، و همچنین توسط \&\fB\-Wabi\fR نیز به‌صورت ضمنی فعال می‌شود.
.IP "\fB\-Wno\-changes\-meaning\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wno-changes-meaning (C++ and Objective-C++ only)"
زبان C++ ایجاب می‌کند که استفاده‌های بدون توصیف (unqualified) از یک نام در درون یک کلاس، در سرتاسر دامنهٔ کامل کلاس معنای یکسانی داشته باشند؛ بنابراین، تعریف مجدد یک نام پس از استفاده از آن ناصحیح (ill\-formed) است:
.Sp
.Vb 3
\&        struct A;
\&        struct B1 { A a; typedef A A; }; // warning, \*(AqA\*(Aq changes meaning
\&        struct B2 { A a; struct A { }; }; // error, \*(AqA\*(Aq changes meaning
.Ve
.Sp
به‌طور پیش‌فرض، حالت B1 تنها یک هشدار است زیرا هر دو اعلان دارای یک نوع یکسان هستند، در حالی که حالت B2 یک خطا به شمار می‌رود. هر دو پیام تشخیصی را می‌توان با \fB\-Wno\-changes\-meaning\fR غیرفعال کرد. در غیر این صورت، می‌توان حالت خطا را با \&\fB\-Wno\-error=changes\-meaning\fR یا \fB\-fpermissive\fR به یک هشدار تنزل داد.
.Sp
هر دو پیام تشخیصی توسط \fB\-fms\-extensions\fR نیز سرکوب می‌شوند.
.IP \fB\-Wchar\-subscripts\fR 4
.IX Item "-Wchar-subscripts"
اگر اندیس یک آرایه از نوع \f(CW\*(C`char\*(C'\fR باشد هشدار می‌دهد. این یک دلیل متداول برای بروز خطا است، زیرا برنامه‌نویسان اغلب فراموش می‌کنند که این نوع روی برخی ماشین‌ها علامت‌دار (signed) است. \f(CW@xref\fR{Characters implementation}، و \&\fR\f(CB\*(C`char\*(C'\fR\fB type signedness\fR را ببینید.
.Sp
این هشدار توسط \fB\-Wall\fR فعال می‌شود. در صورت فعال بودن، هشدار صرف‌نظر از این‌که \f(CW\*(C`char\*(C'\fR به‌طور پیش‌فرض روی مقصد بدون علامت است یا خیر صادر می‌شود، و همچنین تحت تأثیر گزینه‌های \fB\-fsigned\-char\fR یا \fB\-funsigned\-char\fR قرار نمی‌گیرد.
.IP \fB\-Wno\-coverage\-mismatch\fR 4
.IX Item "-Wno-coverage-mismatch"
در صورت استفاده از گزینهٔ \&\fB\-fprofile\-use\fR، اگر داده‌های بازخورد پروفایل (feedback profiles) تطابق نداشته باشند، هشدار می‌دهد.
اگر یک فایل مبدأ در فاصلهٔ بین کامپایل با \fB\-fprofile\-generate\fR و \fB\-fprofile\-use\fR تغییر کند، فایل‌های حاوی بازخورد پروفایل ممکن است با فایل مبدأ تطابق نداشته باشند و GCC نتواند از اطلاعات بازخورد پروفایل استفاده کند. به‌طور پیش‌فرض، این هشدار فعال است و به‌عنوان خطا تلقی می‌شود. برای غیرفعال کردن هشدار می‌توان از \fB\-Wno\-coverage\-mismatch\fR یا برای جلوگیری از خطاشدن آن از \fB\-Wno\-error=coverage\-mismatch\fR استفاده کرد. غیرفعال کردن خطا برای این هشدار می‌تواند منجر به تولید کدهایی با بهینه‌سازی ضعیف شود و فقط در صورت تغییرات بسیار جزئی مانند اصلاح باگ‌ها در یک پایگاه‌کد موجود مفید است. غیرفعال کردن کامل این هشدار توصیه نمی‌شود.
.IP \fB\-Wno\-coverage\-too\-many\-conditions\fR 4
.IX Item "-Wno-coverage-too-many-conditions"
اگر \fB\-fcondition\-coverage\fR استفاده شود و یک عبارت دارای عبارات شرطی بیش از حد باشد و GCC از پوشش (coverage) صرف‌نظر کند، هشدار می‌دهد. زمانی که تعداد جملات موجود در عبارت شرطی بیشتر از تعداد بیت‌های یک \f(CW\*(C`gcov_type_unsigned\*(C'\fR باشد، بررسی پوشش رها می‌شود. این هشدار به‌طور پیش‌فرض فعال است.
.IP \fB\-Wno\-coverage\-too\-many\-paths\fR 4
.IX Item "-Wno-coverage-too-many-paths"
اگر \fB\-fpath\-coverage\fR استفاده شود و یک تابع مسیرهای بسیار زیادی داشته باشد و GCC از پوشش صرف‌نظر کند، هشدار می‌دهد. صرف‌نظر کردن توسط \&\fB\-fpath\-coverage\-limit\fR کنترل می‌شود. این هشدار به‌طور پیش‌فرض فعال است.
.IP \fB\-Wno\-coverage\-invalid\-line\-number\fR 4
.IX Item "-Wno-coverage-invalid-line-number"
در صورتی که تابعی به دلیل ماکروهای شماره‌خط (linenum macros) نامعتبر، زودتر از شروعش به پایان برسد، هشدار می‌دهد. این هشدار تنها با فعال بودن \fB\-\-coverage\fR صادر می‌شود.
.Sp
به‌طور پیش‌فرض، این هشدار فعال است و به‌عنوان یک خطا تلقی می‌شود. \fB\-Wno\-coverage\-invalid\-line\-number\fR می‌تواند برای غیرفعال کردن هشدار یا \fB\-Wno\-error=coverage\-invalid\-line\-number\fR برای جلوگیری از تلقی آن به‌عنوان خطا استفاده شود.
.IP "\fB\-Wno\-cpp\fR (تنها C، Objective\-C، C++، Objective\-C++ و Fortran)" 4
.IX Item "-Wno-cpp (C, Objective-C, C++, Objective-C++ and Fortran only)"
پیام‌های هشدار صادرشده توسط دایرکتیوهای \f(CW\*(C`#warning\*(C'\fR را غیرفعال (سرکوب) می‌کند.
.IP "\fB\-Wdouble\-promotion\fR (تنها C، C++، Objective\-C و Objective\-C++)" 4
.IX Item "-Wdouble-promotion (C, C++, Objective-C and Objective-C++ only)"
هنگامی که مقداری از نوع \f(CW\*(C`float\*(C'\fR به‌طور ضمنی به \f(CW\*(C`double\*(C'\fR ارتقا می‌یابد، هشدار می‌دهد. پردازنده‌های دارای واحد ممیز شناور ۳۲\-بیتی «دقت یگانه» (single\-precision)، نوع \f(CW\*(C`float\*(C'\fR را به‌صورت سخت‌افزاری پیاده‌سازی می‌کنند، اما \f(CW\*(C`double\*(C'\fR را در نرم‌افزار شبیه‌سازی می‌نمایند. در چنین ماشین‌هایی، انجام محاسبات با استفاده از مقادیر \f(CW\*(C`double\*(C'\fR به دلیل سربار مورد نیاز برای شبیه‌سازی نرم‌افزاری بسیار هزینه‌برتر است.
.Sp
به‌سادگی ممکن است تصادفاً محاسباتی با نوع \f(CW\*(C`double\*(C'\fR انجام شود، زیرا مقادیر مستقیم ممیز شناور (floating\-point literals) به‌طور ضمنی از نوع \f(CW\*(C`double\*(C'\fR هستند. به‌عنوان مثال، در:
.Sp
.Vb 4
\&        float area(float radius)
\&        {
\&           return 3.14159 * radius * radius;
\&        }
.Ve
.Sp
کامپایلر کل محاسبات را با \f(CW\*(C`double\*(C'\fR انجام می‌دهد چرا که مقدار مستقیم ممیز شناور یک \f(CW\*(C`double\*(C'\fR است.
.IP "\fB\-Wduplicate\-decl\-specifier\fR (تنها C و Objective\-C)" 4
.IX Item "-Wduplicate-decl-specifier (C and Objective-C only)"
اگر یک اعلان دارای مشخص‌کننده‌های تکراری \f(CW\*(C`const\*(C'\fR، \f(CW\*(C`volatile\*(C'\fR، \&\f(CW\*(C`restrict\*(C'\fR یا \f(CW\*(C`_Atomic\*(C'\fR باشد هشدار می‌دهد. این هشدار توسط \&\fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wformat\fR 4
.IX Item "-Wformat"
.PD 0
.IP \fB\-Wformat=\fR\fIn\fR 4
.IX Item "-Wformat=n"
.PD
فراخوانی‌های توابعی مانند \f(CW\*(C`printf\*(C'\fR و \f(CW\*(C`scanf\*(C'\fR و غیره را بررسی می‌کند تا مطمئن شود نوع آرگومان‌های ارائه‌شده متناسب با رشتهٔ قالب (format string) مشخص‌شده است و تبدیلات مشخص‌شده در رشتهٔ قالب معنا دارند و معتبر هستند. این بررسی شامل توابع استاندارد و توابع دیگری است که با ویژگی‌های قالب (format attributes) مشخص شده‌اند، در خانواده‌های \f(CW\*(C`printf\*(C'\fR، \&\f(CW\*(C`scanf\*(C'\fR، \f(CW\*(C`strftime\*(C'\fR و \f(CW\*(C`strfmon\*(C'\fR (یک افزونهٔ X/Open، که در استاندارد C وجود ندارد) (یا سایر خانواده‌های مختص معماری مقصد). این‌که کدام توابع بدون مشخص شدن صریح ویژگی‌های قالب بررسی می‌شوند به نسخهٔ استاندارد انتخاب‌شده بستگی دارد، و این‌گونه بررسی‌های توابع بدون مشخص بودن ویژگی‌های مذکور، توسط \&\fB\-ffreestanding\fR یا \fB\-fno\-builtin\fR غیرفعال می‌شوند.
.Sp
قالب‌ها بر اساس ویژگی‌های قالب پشتیبانی‌شده توسط GNU libc نسخهٔ ۲٫۲ بررسی می‌گردند. این‌ها شامل تمام ویژگی‌های ISO C90 و C99 و همچنین ویژگی‌هایی از مشخصات Single Unix و برخی افزونه‌های BSD و GNU هستند. پیاده‌سازی‌های دیگر کتابخانه‌ها ممکن است از همهٔ این ویژگی‌ها پشتیبانی نکنند؛ GCC از هشدار دادن دربارهٔ ویژگی‌هایی که فراتر از محدودیت‌های یک کتابخانهٔ خاص هستند پشتیبانی نمی‌کند. با این حال، اگر \fB\-Wpedantic\fR همراه با \fB\-Wformat\fR استفاده شود، دربارهٔ ویژگی‌های قالبی که در نسخهٔ استاندارد انتخاب‌شده وجود ندارند هشدار داده می‌شود (اما نه برای قالب‌های \f(CW\*(C`strfmon\*(C'\fR، زیرا آن‌ها در هیچ نسخه‌ای از استاندارد C نیستند).
.RS 4.IP \fB\-Wformat=1\fR 4
.IX Item "-Wformat=1"
.PD 0
.IP \fB\-Wformat\fR 4
.IX Item "-Wformat"
.PD
گزینه \fB\-Wformat\fR معادل \fB\-Wformat=1\fR است، و
\&\fB\-Wno\-format\fR معادل \fB\-Wformat=0\fR می‌باشد. از آنجا که
\&\fB\-Wformat\fR همچنین آرگومان‌های قالب تهی (null) را برای چندین
تابع بررسی می‌کند، \&\fB\-Wformat\fR متضمن \fB\-Wnonnull\fR نیز هست. برخی
از جنبه‌های این سطح از بررسی قالب را می‌توان با این
گزینه‌ها غیرفعال کرد: \fB\-Wno\-format\-contains\-nul\fR، \fB\-Wno\-format\-diag\fR،
\&\fB\-Wno\-format\-extra\-args\fR، و \fB\-Wno\-format\-zero\-length\fR.
گزینه \&\fB\-Wformat\fR توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wformat=2\fR 4
.IX Item "-Wformat=2"
فعال‌سازی \fB\-Wformat\fR به‌همراه بررسی‌های قالب مضاعف. در حال حاضر
معادل \fB\-Wformat \-Wformat\-nonliteral \-Wformat\-security
\&\-Wformat\-y2k\fR است.
.RE
.RS 4
.RE
.IP \fB\-Wno\-format\-contains\-nul\fR 4
.IX Item "-Wno-format-contains-nul"
اگر \fB\-Wformat\fR مشخص شده باشد، درباره رشته‌های قالبی که
حاوی بایت‌های NUL هستند هشدار نده.
.IP \fB\-Wno\-format\-diag\fR 4
.IX Item "-Wno-format-diag"
اگر \fB\-Wformat\fR مشخص شده باشد، درباره رشته‌های قالبی که
برای عیب‌یابی‌های GCC نامناسب هستند هشدار نده.
.IP \fB\-Wno\-format\-extra\-args\fR 4
.IX Item "-Wno-format-extra-args"
اگر \fB\-Wformat\fR مشخص شده باشد، درباره آرگومان‌های اضافی برای
یک تابع قالب \&\f(CW\*(C`printf\*(C'\fR یا \f(CW\*(C`scanf\*(C'\fR هشدار نده. استاندارد C مشخص می‌کند
که چنین آرگومان‌هایی نادیده گرفته می‌شوند.
.Sp
در جایی که آرگومان‌های استفاده‌نشده میان آرگومان‌های استفاده‌شده‌ای قرار دارند
که با مشخص‌کننده‌های شماره عملوند \fB$\fR تعیین شده‌اند، معمولاً
همچنان هشدار داده می‌شود؛ زیرا پیاده‌سازی نمی‌تواند بداند برای نادیده گرفتن
آرگومان‌های استفاده‌نشده چه نوعی را به \f(CW\*(C`va_arg\*(C'\fR ارسال کند. با این حال،
در مورد قالب‌های \f(CW\*(C`scanf\*(C'\fR، این گزینه در صورتی که همه آرگومان‌های استفاده‌نشده
اشاره‌گر باشند هشدار را لغو می‌کند، زیرا مشخصات Single Unix (SUS)
بیان می‌کند که چنین آرگومان‌های استفاده‌نشده‌ای مجاز هستند.
.IP \fB\-Wformat\-overflow\fR 4
.IX Item "-Wformat-overflow"
.PD 0
.IP \fB\-Wformat\-overflow=\fR\fIlevel\fR 4
.IX Item "-Wformat-overflow=level"
.PD
درباره فراخوانی‌های توابع ورودی/خروجی قالب‌بندی‌شده مانند \f(CW\*(C`sprintf\*(C'\fR
و \f(CW\*(C`vsprintf\*(C'\fR که ممکن است باعث سرریز بافر مقصد شوند هشدار می‌دهد. هنگامی که
تعداد دقیق بایت‌های نوشته‌شده توسط یک دستورالعمل قالب در زمان کامپایل قابل تعیین نباشد،
بر اساس روش‌های اکتشافی که به آرگومان \&\fIlevel\fR و بهینه‌سازی
وابسته‌اند برآورد می‌شود. در حالی که فعال‌سازی بهینه‌سازی در بیشتر موارد
دقت هشدار را بهبود می‌بخشد، ممکن است منجر به مثبت‌های کاذب نیز بشود.
.RS 4
.IP \fB\-Wformat\-overflow\fR 4
.IX Item "-Wformat-overflow"
.PD 0
.IP \fB\-Wformat\-overflow=1\fR 4
.IX Item "-Wformat-overflow=1"
.PD
سطح \fI1\fR از \fB\-Wformat\-overflow\fR که با \fB\-Wformat\fR فعال می‌شود،
رویکردی محافظه‌کارانه اتخاذ می‌کند که تنها درباره فراخوانی‌هایی هشدار می‌دهد که
به احتمال زیاد باعث سرریز بافر می‌شوند. در این سطح، فرض می‌شود آرگومان‌های عددی
دستورالعمل‌های قالب با مقادیر نامعلوم دارای مقدار یک هستند، و
رشته‌هایی با طول نامعلوم خالی فرض می‌شوند. آرگومان‌های عددی که مشخص است
به زیرمجموعه‌ای از نوع خود محدود شده‌اند، یا آرگومان‌های رشته‌ای که خروجی آن‌ها
چه با دقت دستورالعمل\*(Aqشان یا با مجموعه‌ای متناهی از رشته‌های لفظی محدود شده باشد،
فرض می‌شوند مقداری را در آن محدوده اختیار کنند که منجر به بیشترین بایت در خروجی شود.
به عنوان مثال، فراخوانی \f(CW\*(C`sprintf\*(C'\fR زیر شناسایی می‌شود زیرا حتی اگر هر دو
\fIa\fR و \fIb\fR برابر با صفر باشند، نویسه پایانی NUL (\f(CW\*(Aq\e0\*(Aq\fR) که توسط
تابع به بافر مقصد الحاق می‌شود، فراتر از انتهای آن نوشته خواهد شد. افزایش
اندازه بافر به مقدار تنها یک بایت برای رفع هشدار کافی است، گرچه
ممکن است برای جلوگیری از سرریز کافی نباشد.
.Sp
.Vb 5
\&        void f (int a, int b)
\&        {
\&          char buf [13];
\&          sprintf (buf, "a = %i, b = %i\en", a, b);
\&        }
.Ve
.IP \fB\-Wformat\-overflow=2\fR 4
.IX Item "-Wformat-overflow=2"
سطح \fI2\fR همچنین درباره فراخوانی‌هایی هشدار می‌دهد که در صورت وجود
آرگومانی با طول یا بزرگی کافی ممکن است باعث سرریز بافر مقصد شوند. در سطح
\&\fI2\fR، فرض می‌شود آرگومان‌های عددی نامعلوم دارای کمترین مقدار قابل‌نمایش برای
انواع علامت‌دار با دقت بیشتر از ۱، و در غیر این صورت دارای بیشترین مقدار قابل‌نمایش
هستند. آرگومان‌های رشته‌ای نامعلوم که نتوان طول آن‌ها را چه با دقت دستورالعمل\*(Aqشان،
یا با مجموعه‌ای متناهی از رشته‌های لفظی که ممکن است به آن‌ها ارزیابی شوند، یا آرایه
نویسه‌ای که ممکن است به آن اشاره کنند محدود در نظر گرفت، دارای ۱ نویسه فرض می‌شوند.
.Sp
در سطح \fI2\fR، فراخوانی در مثال بالا مجدداً شناسایی می‌شود، اما این بار
به این دلیل که با برابر بودن \fIa\fR با یک مقدار ۳۲ بیتی \f(CW\*(C`INT_MIN\*(C'\fR، اولین
دستورالعمل \&\f(CW%i\fR برخی از ارقام خود را فراتر از انتهای بافر مقصد
خواهد نوشت. برای ایمن کردن فراخوانی صرف‌نظر از مقادیر این دو متغیر،
اندازه بافر مقصد باید حداقل به ۳۴ بایت افزایش یابد. GCC حداقل اندازه بافر را در
یک یادداشت اطلاعاتی در ادامه هشدار می‌آورد.
.Sp
یک جایگزین برای افزایش اندازه بافر مقصد، محدود کردن دامنه مقادیر
قالب‌بندی‌شده است. بیشینه طول آرگومان‌های رشته‌ای را می‌توان با مشخص کردن
دقت در دستورالعمل قالب محدود کرد. هنگامی که بتوان آرگومان‌های عددی
دستورالعمل‌های قالب را محدودتر از دقت نوع آن‌ها فرض کرد، انتخاب یک اصلاح‌کننده
طول مناسب برای مشخص‌کننده قالب، اندازه بافر مورد نیاز را کاهش خواهد داد.
به عنوان مثال، اگر در نمونه بالا بتوان فرض کرد که \fIa\fR و \fIb\fR در محدوده دقت
نوع \f(CW\*(C`short int\*(C'\fR هستند، استفاده از دستورالعمل قالب \f(CW%hi\fR یا تبدیل
نوع آرگومان به \f(CW\*(C`short\*(C'\fR، بیشینه اندازه مورد نیاز بافر را به ۲۴ بایت کاهش می‌دهد.
.Sp
.Vb 5
\&        void f (int a, int b)
\&        {
\&          char buf [23];
\&          sprintf (buf, "a = %hi, b = %i\en", a, (short)b);
\&        }
.Ve
.RE
.RS 4
.RE
.IP \fB\-Wno\-format\-zero\-length\fR 4
.IX Item "-Wno-format-zero-length"
اگر \fB\-Wformat\fR مشخص شده باشد، درباره قالب‌های با طول صفر هشدار نده.
استاندارد C مشخص می‌کند که قالب‌های با طول صفر مجاز هستند.
.IP \fB\-Wformat\-nonliteral\fR 4
.IX Item "-Wformat-nonliteral"
اگر \fB\-Wformat\fR مشخص شده باشد، همچنین در صورتی که رشته قالب یک
رشته لفظی نباشد و در نتیجه قابل بررسی نباشد هشدار بده، مگر اینکه تابع قالب
آرگومان‌های قالب خود را به صورت یک \f(CW\*(C`va_list\*(C'\fR دریافت کند.
.IP \fB\-Wformat\-security\fR 4
.IX Item "-Wformat-security"
اگر \fB\-Wformat\fR مشخص شده باشد، همچنین درباره استفاده‌هایی از توابع
قالب که نشان‌دهنده مشکلات امنیتی احتمالی هستند هشدار بده. در حال حاضر، این گزینه
درباره فراخوانی‌های توابع \f(CW\*(C`printf\*(C'\fR و \f(CW\*(C`scanf\*(C'\fR که در آن‌ها رشته قالب
یک رشته لفظی نبوده و هیچ آرگومان قالبی وجود ندارد (مانند \f(CW\*(C`printf (foo);\*(C'\fR)
هشدار می‌دهد. اگر رشته قالب از ورودی غیرقابل‌اعتماد آمده باشد و حاوی \fR\f(CB%n\fR\fB\fR
باشد، این می‌تواند یک رخنه امنیتی باشد. (این هشدار در حال حاضر زیرمجموعه‌ای از مواردی
است که \fB\-Wformat\-nonliteral\fR درباره آن‌ها هشدار می‌دهد، اما در آینده ممکن است
هشدارهایی به \fB\-Wformat\-security\fR افزوده شوند که در \fB\-Wformat\-nonliteral\fR
گنجانده نشده‌اند.)
.IP \fB\-Wformat\-signedness\fR 4
.IX Item "-Wformat-signedness"
اگر \fB\-Wformat\fR مشخص شده باشد، همچنین در صورتی که رشته قالب نیازمند
یک آرگومان بدون علامت (unsigned) باشد اما آرگومان دارای علامت (signed) باشد، و برعکس، هشدار بده.
.IP \fB\-Wformat\-truncation\fR 4
.IX Item "-Wformat-truncation"
.PD 0
.IP \fB\-Wformat\-truncation=\fR\fIlevel\fR 4
.IX Item "-Wformat-truncation=level"
.PD
درباره فراخوانی‌های توابع ورودی/خروجی قالب‌بندی‌شده مانند \f(CW\*(C`snprintf\*(C'\fR
و \f(CW\*(C`vsnprintf\*(C'\fR که ممکن است به کوتاه شدن خروجی منجر شوند هشدار می‌دهد. هنگامی که
تعداد دقیق بایت‌های نوشته‌شده توسط یک دستورالعمل قالب در زمان کامپایل قابل تعیین نباشد،
بر اساس روش‌های اکتشافی که به آرگومان \fIlevel\fR و بهینه‌سازی وابسته‌اند
برآورد می‌شود. در حالی که فعال‌سازی بهینه‌سازی در بیشتر موارد دقت هشدار را بهبود
می‌بخشد، ممکن است منجر به مثبت‌های کاذب نیز بشود. به جز مواردی که خلاف آن ذکر شده،
این گزینه از همان منطق \fB\-Wformat\-overflow\fR استفاده می‌کند.
.RS 4
.IP \fB\-Wformat\-truncation\fR 4
.IX Item "-Wformat-truncation"
.PD 0
.IP \fB\-Wformat\-truncation=1\fR 4
.IX Item "-Wformat-truncation=1"
.PD
سطح \fI1\fR از \fB\-Wformat\-truncation\fR که با \fB\-Wformat\fR فعال می‌شود،
رویکردی محافظه‌کارانه اتخاذ می‌کند که تنها درباره فراخوانی‌های توابع با اندازه محدود
هشدار می‌دهد که مقدار بازگشتی آن‌ها استفاده نشده است و به احتمال زیاد منجر
به کوتاه شدن خروجی می‌شوند.
.IP \fB\-Wformat\-truncation=2\fR 4
.IX Item "-Wformat-truncation=2"
سطح \fI2\fR همچنین درباره فراخوانی‌های توابع با اندازه محدود هشدار می‌دهد که مقدار
بازگشتی آن‌ها استفاده شده است و در صورت وجود آرگومانی با طول یا بزرگی کافی
ممکن است منجر به کوتاه شدن خروجی شوند.
.RE
.RS 4
.RE.IP \fB\-Wformat\-y2k\fR 4
.IX Item "-Wformat-y2k"
اگر \fB\-Wformat\fR مشخص شده باشد، دربارهٔ قالب‌های \f(CW\*(C`strftime\*(C'\fR که ممکن است تنها یک سال دو\-رقمی تولید کنند نیز هشدار می‌دهد.
.IP \fB\-Wnonnull\fR 4
.IX Item "-Wnonnull"
دربارهٔ ارسال یک اشاره‌گر تهی (null pointer) برای آرگومان‌هایی که توسط صفت تابع \f(CW\*(C`nonnull\*(C'\fR به عنوان نیازمند یک مقدار غیرتهی مشخص شده‌اند، هشدار می‌دهد.
.Sp
\&\fB\-Wnonnull\fR در \fB\-Wall\fR و \fB\-Wformat\fR گنجانده شده است. این گزینه می‌تواند با گزینهٔ \fB\-Wno\-nonnull\fR غیرفعال شود.
.IP \fB\-Wnonnull\-compare\fR 4
.IX Item "-Wnonnull-compare"
هنگامی که درون تابع، یک آرگومان نشانه‌گذاری‌شده با صفت تابع \f(CW\*(C`nonnull\*(C'\fR با null مقایسه شود، هشدار می‌دهد.
.Sp
\&\fB\-Wnonnull\-compare\fR در \fB\-Wall\fR گنجانده شده است. این گزینه می‌تواند با گزینهٔ \fB\-Wno\-nonnull\-compare\fR غیرفعال شود.
.IP \fB\-Wnull\-dereference\fR 4
.IX Item "-Wnull-dereference"
اگر کامپایلر مسیرهایی را شناسایی کند که به دلیل ارجاع‌زدایی یک اشاره‌گر null، موجب رفتار خطاآمیز یا تعریف‌نشده می‌شوند، هشدار می‌دهد. این گزینه تنها زمانی فعال است که \fB\-fdelete\-null\-pointer\-checks\fR فعال باشد، که در بیشتر مقاصد با بهینه‌سازی‌ها فعال می‌شود. دقت هشدارها به گزینه‌های بهینه‌سازی به‌کاررفته بستگی دارد.
.IP \fB\-Wno\-musttail\-local\-addr\fR 4
.IX Item "-Wno-musttail-local-addr"
دربارهٔ ارسال یک اشاره‌گر (یا در C++، یک ارجاع) به متغیر محلی یا برچسب به عنوان آرگومان یک فراخوانی \f(CW\*(C`musttail\*(C'\fR هشدار نده. آن متغیرها پیش از دستور tail call از حوزه خارج می‌شوند.
.IP \fB\-Wmaybe\-musttail\-local\-addr\fR 4
.IX Item "-Wmaybe-musttail-local-addr"
هنگامی که نشانی یک متغیر محلی بتواند به یک فراخوانی \f(CW\*(C`musttail\*(C'\fR درز پیدا کند، مگر اینکه پیش از فراخوانی \f(CW\*(C`musttail\*(C'\fR از حوزه خارج شده باشد، هشدار می‌دهد.
.Sp
.Vb 1
\&        int foo (int *);
\&        
\&        int
\&        bar (int *x)
\&        {
\&          if (x[0] == 1)
\&            {
\&              int a = 42;
\&              foo (&a);
\&              /* Without the C<musttail> attribute this call would not
\&                 be tail called, because address of the C<a> variable escapes
\&                 and the second foo call could dereference it.  With the attribute
\&                 the local variables are assumed to go out of scope immediately
\&                 before the tail call instruction and the compiler warns about
\&                 this.  */
\&              [[gnu::musttail]] return foo (nullptr);
\&            }
\&          else
\&            {
\&              {
\&                int a = 42;
\&                foo (&a);
\&              }
\&              /* The C<a> variable isn\*(Aqt already in scope, so even when it
\&                 escaped, even without C<musttail> attribute it would be
\&                 undefined behavior to dereference it and the compiler could
\&                 turn this into a tail call.  No warning is diagnosed here.  */
\&              [[gnu::musttail]] return foo (nullptr);
\&            }
\&        }
.Ve
.Sp
این هشدار توسط \fB\-Wextra\fR فعال می‌شود.
.IP "\fB\-Wnrvo\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wnrvo (C++ and Objective-C++ only)"
اگر کامپایلر کپی از یک متغیر محلی به مقدار بازگشتی تابع را در بستری که طبق [class.copy.elision] مجاز دانسته شده حذف نکند، هشدار می‌دهد. این حذف کپی معمولاً به عنوان بهینه‌سازی مقدار بازگشتی نام‌گذاری‌شده (Named Return Value Optimization) شناخته می‌شود. برای نمونه، در مثال زیر کامپایلر نمی‌تواند کپی را از هر دو متغیر v1 و v2 حذف کند، بنابراین هیچ‌کدام را حذف نمی‌کند.
.Sp
.Vb 7
\&        std::vector<int> f()
\&        {
\&          std::vector<int> v1, v2;
\&          // ...
\&          if (cond) return v1;
\&          else return v2; // warning: not eliding copy
\&        }
.Ve
.IP \fB\-Winfinite\-recursion\fR 4
.IX Item "-Winfinite-recursion"
دربارهٔ فراخوانی‌های بازگشتی بی‌پایان هشدار می‌دهد. این هشدار در همهٔ سطوح بهینه‌سازی عمل می‌کند اما برای تشخیص بازگشت بی‌پایان در فراخوانی‌های بین دو یا چند تابع، به بهینه‌سازی نیاز دارد.
\&\fB\-Winfinite\-recursion\fR در \fB\-Wall\fR گنجانده شده است.
.Sp
با \fB\-Wanalyzer\-infinite\-recursion\fR مقایسه کنید که هشدار مشابهی ارائه می‌دهد، اما به روشی متفاوت (به عنوان بخشی از \fB\-fanalyzer\fR) پیاده‌سازی شده است.
.IP "\fB\-Winit\-self\fR (تنها C، C++، Objective\-C و Objective\-C++)" 4
.IX Item "-Winit-self (C, C++, Objective-C and Objective-C++ only)"
دربارهٔ متغیرهای مقداردهی‌نشده‌ای که با خودشان مقداردهی اولیه می‌شوند هشدار می‌دهد. توجه داشته باشید این گزینه تنها همراه با گزینهٔ \fB\-Wuninitialized\fR قابل استفاده است.
.Sp
برای نمونه، GCC دربارهٔ مقداردهی‌نشده بودن \f(CW\*(C`i\*(C'\fR در قطعه‌کد زیر، تنها زمانی هشدار می‌دهد که \fB\-Winit\-self\fR مشخص شده باشد:
.Sp
.Vb 5
\&        int f()
\&        {
\&          int i = i;
\&          return i;
\&        }
.Ve
.Sp
این هشدار در C++ توسط \fB\-Wall\fR فعال می‌شود.
.IP "\fB\-Wno\-implicit\-int\fR (تنها C و Objective\-C)" 4
.IX Item "-Wno-implicit-int (C and Objective-C only)"
این گزینه هشدارها را در مواردی که یک اعلان، نوعی را مشخص نمی‌کند کنترل می‌کند. این هشدار به صورت پیش‌فرض، به عنوان یک خطا، در C99 و گویش‌های پسین C، و همچنین توسط \fB\-Wall\fR فعال است. این خطا می‌تواند با استفاده از \fB\-fpermissive\fR (به همراه برخی خطاهای دیگر)، یا تنها برای همین خطا، با \fB\-Wno\-error=implicit\-int\fR به یک هشدار تنزل یابد.
.Sp
این هشدار توسط \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد.
.IP "\fB\-Wno\-implicit\-function\-declaration\fR (تنها C و Objective\-C)" 4
.IX Item "-Wno-implicit-function-declaration (C and Objective-C only)"
این گزینه هشدارها را هنگامی که تابعی پیش از اعلان شدن استفاده می‌شود کنترل می‌کند. این هشدار به طور پیش‌فرض، به عنوان یک خطا، در C99 و گویش‌های پسین C، و همچنین توسط \fB\-Wall\fR فعال است. این خطا می‌تواند با استفاده از \fB\-fpermissive\fR (به همراه برخی خطاهای دیگر)، یا تنها برای همین خطا، با \fB\-Wno\-error=implicit\-function\-declaration\fR به یک هشدار تنزل پیدا کند.
.Sp
این هشدار توسط \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد.
.IP "\fB\-Wimplicit\fR (تنها C و Objective\-C)" 4
.IX Item "-Wimplicit (C and Objective-C only)"
همانند \fB\-Wimplicit\-int\fR و \fB\-Wimplicit\-function\-declaration\fR است. این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Whardened\fR 4
.IX Item "-Whardened"
هنگامی که \fB\-fhardened\fR گزینه‌ای از مجموعهٔ خود را فعال نکرده باشد (که برای آن \fB\-fhardened\fR را ببینید)، هشدار می‌دهد. برای نمونه، استفادهٔ هم‌زمان از \fB\-fhardened\fR و \fB\-fstack\-protector\fR در خط فرمان باعث می‌شود \fB\-Whardened\fR هشدار دهد، زیرا \fB\-fstack\-protector\-strong\fR توسط \fB\-fhardened\fR فعال نخواهد شد.
.Sp
این هشدار به طور پیش‌فرض فعال است و تنها زمانی اثر دارد که \fB\-fhardened\fR فعال باشد.
.IP \fB\-Wimplicit\-fallthrough\fR 4
.IX Item "-Wimplicit-fallthrough"
\&\fB\-Wimplicit\-fallthrough\fR معادل \fB\-Wimplicit\-fallthrough=3\fR است و \fB\-Wno\-implicit\-fallthrough\fR با \fB\-Wimplicit\-fallthrough=0\fR یکسان است.
.IP \fB\-Wimplicit\-fallthrough=\fR\fIn\fR 4
.IX Item "-Wimplicit-fallthrough=n"
هنگامی که یک حالت switch به حالت بعدی سرازیر شود (fall through رخ دهد)، هشدار می‌دهد. برای نمونه:
.Sp
.Vb 11
\&        switch (cond)
\&          {
\&          case 1:
\&            a = 1;
\&            break;
\&          case 2:
\&            a = 2;
\&          case 3:
\&            a = 3;
\&            break;
\&          }
.Ve
.Sp
این گزینه زمانی که آخرین عبارت یک case نتواند به حالت بعدی سرازیر شود هشداری صادر نمی‌کند؛ برای مثال زمانی که یک عبارت return یا فراخوانی تابعی که با صفت noreturn اعلان شده وجود داشته باشد. \fB\-Wimplicit\-fallthrough=\fR همچنین عبارت‌های کنترل جریان مانند ifها را در نظر می‌گیرد و تنها در موارد مقتضی هشدار می‌دهد. برای نمونه:
.Sp
.Vb 10
\&        switch (cond)
\&          {
\&          case 1:
\&            if (i > 3) {
\&              bar (5);
\&              break;
\&            } else if (i < 1) {
\&              bar (0);
\&            } else
\&              return;
\&          default:
\&            ...
\&          }
.Ve
.Sp
از آن‌جا که مواردی وجود دارد که در آن‌ها سرازیر شدن یک case در ساختار switch مطلوب است، GCC صفتی به نام \f(CW\*(C`_\|_attribute_\|_ ((fallthrough))\*(C'\fR را فراهم کرده است که همراه با یک عبارت تهی (null statement) برای فرونشاندن این هشداری که در حالت عادی رخ می‌داد، به کار می‌رود:
.Sp.Vb 8
\&        switch (cond)
\&          {
\&          case 1:
\&            bar (0);
\&            _\|_attribute_\|_ ((fallthrough));
\&          default:
\&            ...
\&          }
.Ve
.Sp
استانداردهای C++17 و C23 روش استانداردی را برای فرونشاندن هشدار \fB\-Wimplicit\-fallthrough\fR
با استفاده از \f(CW\*(C`[[fallthrough]];\*(C'\fR به جای مشخصهٔ GNU ارائه می‌دهند. در C++11
یا C++14 کاربران می‌توانند از \f(CW\*(C`[[gnu::fallthrough]];\*(C'\fR که یک افزونهٔ GNU است استفاده کنند.
به جای این مشخصه‌ها، می‌توان یک کامنت fallthrough نیز برای فرونشاندن هشدار
اضافه کرد. کل بدنهٔ کامنت به سبک C یا C++ باید با عبارات باقاعدهٔ ارائه‌شده
در زیر مطابقت داشته باشد. آرگومان گزینهٔ \fIn\fR مشخص می‌کند چه نوع کامنت‌هایی
پذیرفته می‌شوند:
.RS 4
.IP "*<\fB\-Wimplicit\-fallthrough=0\fR هشدار را به‌کلی غیرفعال می‌کند.>" 4
.IX Item "*<-Wimplicit-fallthrough=0 disables the warning altogether.>"
.PD 0
.ie n .IP "*<\fB\-Wimplicit\-fallthrough=1\fR با عبارت باقاعدهٔ "".*"" مطابقت دارد،>" 4
.el .IP "*<\fB\-Wimplicit\-fallthrough=1\fR با عبارت باقاعدهٔ \f(CW.*\fR مطابقت دارد،>" 4
.IX Item "*<-Wimplicit-fallthrough=1 matches .* regular>"
.PD
هر کامنتی به عنوان کامنت fallthrough استفاده می‌شود.
.IP "*<\fB\-Wimplicit\-fallthrough=2\fR بدون حساسیت به بزرگی و کوچکی حروف با>" 4
.IX Item "*<-Wimplicit-fallthrough=2 case insensitively matches>"
عبارت باقاعدهٔ \&\f(CW\*(C`.*falls?[ \et\-]*thr(ough|u).*\*(C'\fR مطابقت دارد.
.IP "*<\fB\-Wimplicit\-fallthrough=3\fR با حساسیت به بزرگی و کوچکی حروف با یکی از>" 4
.IX Item "*<-Wimplicit-fallthrough=3 case sensitively matches one of the>"
عبارات باقاعدهٔ زیر مطابقت دارد:
.RS 4
.ie n .IP "*<""\-fallthrough"">" 4
.el .IP *<\f(CW\-fallthrough\fR> 4
.IX Item "*<-fallthrough>"
.PD 0
.ie n .IP "*<""@fallthrough@"">" 4
.el .IP *<\f(CW@fallthrough@\fR> 4
.IX Item "*<@fallthrough@>"
.ie n .IP "*<""lint \-fallthrough[ \et]*"">" 4
.el .IP "*<\f(CWlint \-fallthrough[ \et]*\fR>" 4
.IX Item "*<lint -fallthrough[ t]*>"
.ie n .IP "*<""[ \et.!]*(ELSE,? |INTENTIONAL(LY)? )?FALL(S | |\-)?THR(OUGH|U)[ \et.!]*(\-[^\en\er]*)?"">" 4
.el .IP "*<\f(CW[ \et.!]*(ELSE,? |INTENTIONAL(LY)? )?FALL(S | |\-)?THR(OUGH|U)[ \et.!]*(\-[^\en\er]*)?\fR>" 4
.IX Item "*<[ t.!]*(ELSE,? |INTENTIONAL(LY)? )?FALL(S | |-)?THR(OUGH|U)[ t.!]*(-[^nr]*)?>"
.ie n .IP "*<""[ \et.!]*(Else,? |Intentional(ly)? )?Fall((s | |\-)[Tt]|t)hr(ough|u)[ \et.!]*(\-[^\en\er]*)?"">" 4
.el .IP "*<\f(CW[ \et.!]*(Else,? |Intentional(ly)? )?Fall((s | |\-)[Tt]|t)hr(ough|u)[ \et.!]*(\-[^\en\er]*)?\fR>" 4
.IX Item "*<[ t.!]*(Else,? |Intentional(ly)? )?Fall((s | |-)[Tt]|t)hr(ough|u)[ t.!]*(-[^nr]*)?>"
.ie n .IP "*<""[ \et.!]*([Ee]lse,? |[Ii]ntentional(ly)? )?fall(s | |\-)?thr(ough|u)[ \et.!]*(\-[^\en\er]*)?"">" 4
.el .IP "*<\f(CW[ \et.!]*([Ee]lse,? |[Ii]ntentional(ly)? )?fall(s | |\-)?thr(ough|u)[ \et.!]*(\-[^\en\er]*)?\fR>" 4
.IX Item "*<[ t.!]*([Ee]lse,? |[Ii]ntentional(ly)? )?fall(s | |-)?thr(ough|u)[ t.!]*(-[^nr]*)?>"
.PD
.RE
.RS 4
.RE
.IP "*<\fB\-Wimplicit\-fallthrough=4\fR با حساسیت به بزرگی و کوچکی حروف با یکی از>" 4
.IX Item "*<-Wimplicit-fallthrough=4 case sensitively matches one of the>"
عبارات باقاعدهٔ زیر مطابقت دارد:
.RS 4
.ie n .IP "*<""\-fallthrough"">" 4
.el .IP *<\f(CW\-fallthrough\fR> 4
.IX Item "*<-fallthrough>"
.PD 0
.ie n .IP "*<""@fallthrough@"">" 4
.el .IP *<\f(CW@fallthrough@\fR> 4
.IX Item "*<@fallthrough@>"
.ie n .IP "*<""lint \-fallthrough[ \et]*"">" 4
.el .IP "*<\f(CWlint \-fallthrough[ \et]*\fR>" 4
.IX Item "*<lint -fallthrough[ t]*>"
.ie n .IP "*<""[ \et]*FALLTHR(OUGH|U)[ \et]*"">" 4
.el .IP "*<\f(CW[ \et]*FALLTHR(OUGH|U)[ \et]*\fR>" 4
.IX Item "*<[ t]*FALLTHR(OUGH|U)[ t]*>"
.PD
.RE
.RS 4
.RE
.IP "*<\fB\-Wimplicit\-fallthrough=5\fR هیچ کامنتی را به‌عنوان کامنت>" 4
.IX Item "*<-Wimplicit-fallthrough=5 doesn't recognize any comments as>"
fallthrough تشخیص نمی‌دهد، تنها مشخصه‌ها هشدار را غیرفعال می‌کنند.
.RE
.RS 4
.Sp
کامنت باید پس از فاصله‌های سفید اختیاری و کامنت‌های دیگر، با کلمات کلیدی
\f(CW\*(C`case\*(C'\fR یا \f(CW\*(C`default\*(C'\fR یا با یک برچسب کاربری که پیش از یک برچسب
\&\f(CW\*(C`case\*(C'\fR یا \f(CW\*(C`default\*(C'\fR قرار دارد، دنبال شود.
.Sp
.Vb 8
\&        switch (cond)
\&          {
\&          case 1:
\&            bar (0);
\&            /* FALLTHRU */
\&          default:
\&            ...
\&          }
.Ve
.Sp
هشدار \fB\-Wimplicit\-fallthrough=3\fR توسط \fB\-Wextra\fR فعال می‌شود.
.RE
.IP "\fB\-Wno\-if\-not\-aligned\fR (تنها C، C++، Objective\-C و Objective\-C++)" 4
.IX Item "-Wno-if-not-aligned (C, C++, Objective-C and Objective-C++ only)"
کنترل اینکه آیا هشدارهای ایجادشده توسط مشخصهٔ \f(CW\*(C`warn_if_not_aligned\*(C'\fR
صادر شوند یا خیر. این هشدارها به طور پیش‌فرض فعال هستند.
.IP "\fB\-Wignored\-qualifiers\fR (تنها C و C++)" 4
.IX Item "-Wignored-qualifiers (C and C++ only)"
اگر نوع بازگشتی یک تابع دارای توصیف‌کنندهٔ نوع
مانند \f(CW\*(C`const\*(C'\fR باشد، هشدار می‌دهد. در ISO C چنین توصیف‌کننده‌ای تأثیری ندارد،
زیرا مقدار بازگردانده‌شده توسط یک تابع lvalue نیست.
در C++، این هشدار تنها برای انواع اسکالر یا \f(CW\*(C`void\*(C'\fR صادر می‌شود.
استاندارد ISO C استفاده از نوع بازگشتی توصیف‌شدهٔ \f(CW\*(C`void\*(C'\fR را در تعاریف
توابع ممنوع کرده است، بنابراین چنین انواعی حتی بدون این گزینه نیز
همیشه هشدار دریافت می‌کنند.
.Sp
این هشدار همچنین توسط \fB\-Wextra\fR فعال می‌شود.
.IP "\fB\-Wno\-ignored\-attributes\fR (تنها C و C++)" 4
.IX Item "-Wno-ignored-attributes (C and C++ only)"
این گزینه هشدارهایی را که هنگام نادیده گرفتن یک مشخصه صادر می‌شوند کنترل می‌کند.
این گزینه با گزینهٔ
\&\fB\-Wattributes\fR متفاوت است زیرا هر زمان که کامپایلر تصمیم به نادیده گرفتن
یک مشخصه بگیرد هشدار می‌دهد، نه فقط زمانی که مشخصه ناشناخته باشد یا در
جای نادرست به کار رفته باشد. این هشدار به طور پیش‌فرض فعال است.
.IP \fB\-Wmain\fR 4
.IX Item "-Wmain"
اگر نوع تابع \f(CW\*(C`main\*(C'\fR مشکوک باشد هشدار می‌دهد. تابع \f(CW\*(C`main\*(C'\fR باید
تابعی با پیوند خارجی (external linkage) باشد، int برگرداند، و صفر،
دو، یا سه آرگومان با انواع مناسب بپذیرد. این هشدار در C++ به طور پیش‌فرض
فعال است و توسط \fB\-Wall\fR
یا \fB\-Wpedantic\fR نیز فعال می‌شود.
.Sp
این هشدار توسط \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد.
.IP "\fB\-Wmisleading\-indentation\fR (تنها C و C++)" 4
.IX Item "-Wmisleading-indentation (C and C++ only)"
زمانی که تورفتگی کد نشان‌دهندهٔ ساختار بلوکی آن نباشد هشدار می‌دهد.
به طور مشخص، این هشدار برای بندهای \f(CW\*(C`if\*(C'\fR، \f(CW\*(C`else\*(C'\fR، \f(CW\*(C`while\*(C'\fR و
\&\f(CW\*(C`for\*(C'\fR با دستور تحت محافظتی صادر می‌شود که از آکوالاد استفاده نمی‌کند
و پس از آن یک دستور محافظت‌نشده با همان میزان تورفتگی آمده باشد.
.Sp
در مثال زیر، فراخوانی "bar" به‌گونه‌ای گمراه‌کننده تو رفته است که
گویی توسط شرط "if" محافظت می‌شود.
.Sp
.Vb 3
\&          if (some_condition ())
\&            foo ();
\&            bar ();  /* Gotcha: this is not guarded by the "if".  */
.Ve
.Sp
در صورت ترکیب تب‌ها و فاصله‌ها، این هشدار از گزینهٔ
\&\fB\-ftabstop=\fR برای تعیین هم‌تراز بودن دستورها استفاده می‌کند
(پیش‌فرض 8 است).
.Sp
این هشدار برای کدهایی با منطق چندخطی پیش‌پردازنده صادر نمی‌شود،
مانند مثال زیر:
.Sp
.Vb 6
\&          if (flagA)
\&            foo (0);
\&        #if SOME_CONDITION_THAT_DOES_NOT_HOLD
\&          if (flagB)
\&        #endif
\&            foo (1);
.Ve
.Sp
این هشدار پس از یک دستورالعمل \f(CW\*(C`#line\*(C'\fR صادر نمی‌شود، زیرا این
معمولاً نشان‌دهندهٔ کد تولیدشده به‌صورت خودکار است و هیچ فرضی دربارهٔ
چیدمان فایلی که دستورالعمل به آن ارجاع می‌دهد، نمی‌توان داشت.
.Sp
این هشدار توسط \fB\-Wall\fR در C و C++ فعال می‌شود.
.IP \fB\-Wmissing\-attributes\fR 4
.IX Item "-Wmissing-attributes"
زمانی هشدار می‌دهد که در اعلان یک تابع، یک یا چند مشخصه وجود نداشته باشد در
حالی که یک تابع مرتبط با آن مشخصه‌ها اعلان شده و نبود آن‌ها ممکن است بر
درستی یا کارایی کد تولیدشده تأثیر نامطلوب بگذارد. برای نمونه، این هشدار
برای اعلان نام‌های مستعاری صادر می‌شود که از مشخصه‌ها برای تعیین الزامات
کمتر محدودکننده نسبت به اهداف خود استفاده می‌کنند. این وضعیت معمولاً
نشان‌دهندهٔ یک فرصت بالقوه برای بهینه‌سازی است. در مقابل، گزینهٔ
\fB\-Wattribute\-alias=2\fR هشدارهایی را کنترل می‌کند که هنگام محدودکننده‌تر
بودن نام مستعار نسبت به هدف صادر می‌شوند؛ وضعیتی که می‌تواند به تولید
کد نادرست منجر شود. مشخصه‌های مورد بررسی شامل \f(CW\*(C`alloc_align\*(C'\fR، \f(CW\*(C`alloc_size\*(C'\fR،
\&\f(CW\*(C`cold\*(C'\fR، \f(CW\*(C`const\*(C'\fR، \f(CW\*(C`hot\*(C'\fR، \f(CW\*(C`leaf\*(C'\fR، \f(CW\*(C`malloc\*(C'\fR،
\&\f(CW\*(C`nonnull\*(C'\fR، \f(CW\*(C`noreturn\*(C'\fR، \f(CW\*(C`nothrow\*(C'\fR، \f(CW\*(C`pure\*(C'\fR،
\&\f(CW\*(C`returns_nonnull\*(C'\fR و \f(CW\*(C`returns_twice\*(C'\fR هستند.
.Sp
در C++، این هشدار زمانی صادر می‌شود که یک تخصیص صریح از یک الگوی
اولیه که با مشخصهٔ \f(CW\*(C`alloc_align\*(C'\fR، \f(CW\*(C`alloc_size\*(C'\fR،
\&\f(CW\*(C`assume_aligned\*(C'\fR، \f(CW\*(C`format\*(C'\fR، \f(CW\*(C`format_arg\*(C'\fR، \f(CW\*(C`malloc\*(C'\fR
یا \f(CW\*(C`nonnull\*(C'\fR اعلان شده، بدون آن مشخصه اعلان شود. مشخصه‌های \f(CW\*(C`deprecated\*(C'\fR،
\&\f(CW\*(C`error\*(C'\fR و \f(CW\*(C`warning\*(C'\fR این هشدار را فرومی‌نشانند.
.Sp
می‌توانید از مشخصهٔ \f(CW\*(C`copy\*(C'\fR برای اعمال همان مجموعه مشخصه‌های
یک اعلان به اعلانی دیگر بدون برشمردن صریح مشخصه‌ها استفاده کنید.
این مشخصه می‌تواند روی اعلان توابع، متغیرها، یا نوع‌ها اعمال شود. \fBCommon Attributes\fR.
.Sp
گزینهٔ \&\fB\-Wmissing\-attributes\fR توسط \fB\-Wall\fR فعال می‌شود.
.Sp
برای مثال، از آنجا که اعلان الگوی تابع اولیهٔ زیر از هر دو
مشخصهٔ \f(CW\*(C`malloc\*(C'\fR و \f(CW\*(C`alloc_size\*(C'\fR استفاده می‌کند، اعلان تخصیص
صریح این الگو به دلیل نبود یکی از مشخصه‌ها مورد اخطار قرار می‌گیرد.
.Sp.Vb 3
\&        template <class T>
\&        T* _\|_attribute_\|_ ((malloc, alloc_size (1)))
\&        allocate (size_t);
\&        
\&        template <>
\&        void* _\|_attribute_\|_ ((malloc))   // missing alloc_size
\&        allocate<void> (size_t);
.Ve
.IP \fB\-Wmissing\-braces\fR 4
.IX Item "-Wmissing-braces"
اگر مقداردهندهٔ اولیه برای یک نوع دادهٔ ترکیبی (aggregate) یا union به‌طور کامل درون آکولاد قرار نگرفته باشد، هشدار می‌دهد. در مثال زیر، مقداردهندهٔ اولیه برای \f(CW\*(C`a\*(C'\fR به‌طور کامل درون آکولاد قرار نگرفته است، اما برای \f(CW\*(C`b\*(C'\fR به‌طور کامل در آکولاد قرار دارد.
.Sp
.Vb 2
\&        int a[2][2] = { 0, 1, 2, 3 };
\&        int b[2][2] = { { 0, 1 }, { 2, 3 } };
.Ve
.Sp
این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP "\fB\-Wmissing\-include\-dirs\fR (تنها در C، C++، Objective\-C، Objective\-C++ و Fortran)" 4
.IX Item "-Wmissing-include-dirs (C, C++, Objective-C, Objective-C++ and Fortran only)"
اگر یک دایرکتوری include ارائه‌شده توسط کاربر وجود نداشته باشد، هشدار می‌دهد. این گزینه به‌طور پیش‌فرض برای C، C++، Objective\-C و Objective\-C++ غیرفعال است. برای Fortran، به‌طور پیش‌فرض تا حدی فعال بوده و فقط برای \-I و \-J هشدار می‌دهد.
.IP \fB\-Wno\-missing\-profile\fR 4
.IX Item "-Wno-missing-profile"
این گزینه هشدارهای مربوط به نبود نمایه‌های بازخورد (feedback profiles) را در هنگام استفاده از گزینهٔ \fB\-fprofile\-use\fR کنترل می‌کند.
این گزینه مواردی را تشخیص می‌دهد که در آن‌ها یک تابع جدید یا فایل جدید بین کامپایل با \fB\-fprofile\-generate\fR و \fB\-fprofile\-use\fR، بدون تولید مجدد نمایه‌ها، افزوده شده باشد.
در این موارد، فایل‌های دادهٔ بازخورد نمایه، به ترتیب فاقد هرگونه اطلاعات بازخورد نمایه برای تابع یا فایل تازه افزوده شده هستند. همچنین، در حالتی که فایل‌های شمارش داده‌های نمایه (.gcda) حذف شوند، GCC نمی‌تواند از هیچ‌گونه اطلاعات بازخورد نمایه استفاده کند. در تمامی این موارد، هشدارهایی صادر می‌شوند تا به شما اطلاع دهند که موعد مرحلهٔ تولید نمایه فرا رسیده است.
نادیده گرفتن این هشدار می‌تواند منجر به کدی با بهینه‌سازی ضعیف شود.
می‌توان از \fB\-Wno\-missing\-profile\fR برای غیرفعال کردن هشدار استفاده کرد، اما این کار توصیه نمی‌شود و فقط باید زمانی انجام شود که فقدان داده‌های نمایه توجیه‌پذیر باشد.
.IP \fB\-Wmismatched\-dealloc\fR 4
.IX Item "-Wmismatched-dealloc"
برای فراخوانی توابع آزادسازی حافظه (deallocation) با آرگومان‌های اشاره‌گری که از توابع تخصیصی بازگردانده شده‌اند اما تابع نخست آزادساز مناسبی برای آن نیست، هشدار می‌دهد. یک جفت تابع را می‌توان با استفاده از مشخصهٔ \f(CW\*(C`malloc\*(C'\fR به عنوان تخصیص‌دهنده و آزادساز متناظر با یکدیگر پیوند داد. مگر اینکه توسط گزینهٔ \fB\-fno\-builtin\fR غیرفعال شده باشد، توابع استاندارد \f(CW\*(C`calloc\*(C'\fR، \f(CW\*(C`malloc\*(C'\fR، \f(CW\*(C`realloc\*(C'\fR و \f(CW\*(C`free\*(C'\fR، و همچنین صورت‌های متناظر \f(CW\*(C`operator new\*(C'\fR و \f(CW\*(C`operator delete\*(C'\fR در C++، به‌طور ضمنی به عنوان تخصیص‌دهنده‌ها و آزادسازهای متناظر در نظر گرفته می‌شوند. در مثال زیر، \f(CW\*(C`mydealloc\*(C'\fR آزادساز برای اشاره‌گرهای بازگردانده‌شده از \f(CW\*(C`myalloc\*(C'\fR است.
.Sp
.Vb 1
\&        void mydealloc (void*);
\&        
\&        _\|_attribute_\|_ ((malloc (mydealloc, 1))) void*
\&        myalloc (size_t);
\&        
\&        void f (void)
\&        {
\&          void *p = myalloc (32);
\&          // ...use p...
\&          free (p);   // warning: not a matching deallocator for myalloc
\&          mydealloc (p);   // ok
\&        }
.Ve
.Sp
در C++، گزینهٔ مرتبط \fB\-Wmismatched\-new\-delete\fR عدم تطابق‌های مربوط به \f(CW\*(C`operator new\*(C'\fR یا \f(CW\*(C`operator delete\*(C'\fR را تشخیص می‌دهد.
.Sp
گزینهٔ \fB\-Wmismatched\-dealloc\fR در \fB\-Wall\fR گنجانده شده است.
.IP \fB\-Wmultistatement\-macros\fR 4
.IX Item "-Wmultistatement-macros"
دربارهٔ ماکروهای چنددستوری ناامن هشدار می‌دهد که به نظر می‌رسد توسط عبارتی مانند \f(CW\*(C`if\*(C'\fR، \f(CW\*(C`else\*(C'\fR، \f(CW\*(C`for\*(C'\fR، \f(CW\*(C`switch\*(C'\fR یا \f(CW\*(C`while\*(C'\fR محافظت شده‌اند، اما پس از بسط ماکرو تنها نخستین دستور عملاً محافظت می‌شود.
.Sp
برای مثال:
.Sp
.Vb 3
\&        #define DOIT x++; y++
\&        if (c)
\&          DOIT;
.Ve
.Sp
مقدار \f(CW\*(C`y\*(C'\fR را بدون شرط افزایش خواهد داد، نه فقط زمانی که شرط \f(CW\*(C`c\*(C'\fR برقرار باشد.
این مشکل معمولاً با محصور کردن ماکرو درون یک حلقهٔ do\-while برطرف می‌شود:
.Sp
.Vb 3
\&        #define DOIT do { x++; y++; } while (0)
\&        if (c)
\&          DOIT;
.Ve
.Sp
این هشدار در C و C++ توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wparentheses\fR 4
.IX Item "-Wparentheses"
اگر پرانتزها در شرایط خاصی حذف شده باشند هشدار می‌دهد؛ مانند زمانی که یک انتساب (assignment) در زمینه‌ای رخ می‌دهد که یک مقدار درستی (truth value) مورد انتظار است، یا هنگامی که عملگرهایی تو در تو شده‌اند که ترتیب اولویت آن‌ها اغلب باعث سردرگمی افراد می‌شود.
.Sp
همچنین در صورت وجود مقایسه‌ای مانند \f(CW\*(C`x<=y<=z\*(C'\fR هشدار می‌دهد؛ این عبارت معادل \f(CW\*(C`(x<=y ? 1 : 0) <= z\*(C'\fR است، که تفسیری متفاوت از نمادگذاری معمول ریاضی دارد.
.Sp
همچنین برای کاربردهای خطرناک گسترش گنو در عملگر \f(CW\*(C`?:\*(C'\fR با عملوند میانیِ حذف‌شده هشدار می‌دهد. هنگامی که شرط در عملگر \f(CW\*(C`?\*(C'\fR: یک عبارت بولی باشد، مقدار حذف‌شده همواره ۱ است. در حالی که اغلب برنامه‌نویسان انتظار دارند که به جای آن، مقداری باشد که در داخل عبارت شرطی محاسبه شده است.
.Sp
برای C++، این گزینه همچنین برای مواردی از پرانتزهای غیرضروری در اعلان‌ها هشدار می‌دهد، که می‌تواند نشان‌دهندهٔ تلاشی برای فراخوانی تابع به جای اعلان باشد:
.Sp
.Vb 5
\&        {
\&          // Declares a local variable called mymutex.
\&          std::unique_lock<std::mutex> (mymutex);
\&          // User meant std::unique_lock<std::mutex> lock (mymutex);
\&        }
.Ve
.Sp
این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP "\fB\-Wno\-self\-move\fR (تنها در C++ و Objective\-C++)" 4
.IX Item "-Wno-self-move (C++ and Objective-C++ only)"
این گزینه زمانی که مقداری با استفاده از \f(CW\*(C`std::move\*(C'\fR به خودش منتقل (move) می‌شود، هشدار می‌دهد. چنین \f(CW\*(C`std::move\*(C'\fRی معمولاً هیچ اثری ندارد.
.Sp
.Vb 9
\&        struct T {
\&        ...
\&        };
\&        void fn()
\&        {
\&          T t;
\&          ...
\&          t = std::move (t);
\&        }
.Ve
.Sp
این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wsequence\-point\fR 4
.IX Item "-Wsequence-point"
دربارهٔ کدهایی هشدار می‌دهد که ممکن است به دلیل نقض قواعد نقاط توالی (sequence point) در استانداردهای C و C++ دارای معانی تعریف‌نشده (undefined semantics) باشند.
.Sp
استانداردهای C و C++ ترتیب ارزیابی عبارت‌ها در یک برنامهٔ C/C++ را برحسب \fIنقاط توالی (sequence points)\fR تعریف می‌کنند، که نشان‌دهندهٔ یک ترتیب جزئی بین اجرای بخش‌هایی از برنامه است: بخش‌هایی که پیش از نقطهٔ توالی اجرا می‌شوند، و بخش‌هایی که پس از آن اجرا می‌گردند. این نقاط پس از ارزیابی یک عبارت کامل (عبارتی که بخشی از یک عبارت بزرگ‌تر نیست)، پس از ارزیابی نخستین عملوند عملگرهای \f(CW\*(C`&&\*(C'\fR، \f(CW\*(C`||\*(C'\fR، \f(CW\*(C`? :\*(C'\fR یا \f(CW\*(C`,\*(C'\fR (کاما)، پیش از فراخوانی یک تابع (اما پس از ارزیابی آرگومان‌های آن و عبارتی که تابع فراخوانده‌شده را مشخص می‌کند)، و در جاهای مشخص دیگری رخ می‌دهند. به‌جز مواردی که با قواعد نقاط توالی بیان شده‌اند، ترتیب ارزیابی زیرعبارت‌های یک عبارت نامشخص است. همهٔ این قواعد تنها یک ترتیب جزئی را بیان می‌کنند نه یک ترتیب کلی؛ زیرا برای مثال اگر دو تابع درون یک عبارت فراخوانی شوند و هیچ نقطهٔ توالی بین آن‌ها وجود نداشته باشد، ترتیبی که در آن توابع فراخوانی می‌شوند نامشخص است. با این حال، کمیتهٔ استانداردها مقرر کرده است که فراخوانی توابع با یکدیگر هم‌پوشانی ندارند.
.Sp
مشخص نیست که در فاصلهٔ بین نقاط توالی، اعمال تغییرات در مقادیر شیءها چه زمانی رخ می‌دهد. برنامه‌هایی که رفتار آن‌ها به این موضوع وابسته است، رفتار تعریف‌نشده (undefined behavior) دارند؛ استانداردهای C و C++ تصریح می‌کنند که «بین نقطهٔ توالی پیشین و پسین، مقدار ذخیره‌شدهٔ یک شیء در اثر ارزیابی یک عبارت باید حداکثر یک بار تغییر یابد. علاوه بر این، مقدار قبلی تنها باید به منظور تعیین مقداری که قرار است ذخیره شود خوانده شود.». اگر برنامه‌ای این قوانین را نقض کند، نتایج روی هر پیاده‌سازی خاص کاملاً غیرقابل پیش‌بینی خواهد بود.
.Sp
نمونه‌هایی از کدهای با رفتار تعریف‌نشده عبارتند از \f(CW\*(C`a = a++;\*(C'\fR، \f(CW\*(C`a[n] = b[n++]\*(C'\fR و \f(CW\*(C`a[i++] = i;\*(C'\fR. برخی از موارد پیچیده‌تر توسط این گزینه تشخیص داده نمی‌شوند و ممکن است گهگاه نتیجهٔ مثبت کاذب (false positive) ایجاد کند، اما در کل مشخص شده است که در شناسایی این دست از مشکلات در برنامه‌ها نسبتاً مؤثر است.
.Sp
استاندارد C++17 ترتیب ارزیابی عملوندها را در موارد بیشتری تعریف خواهد کرد: به‌ویژه این که نیاز دارد سمت راست یک انتساب پیش از سمت چپ آن ارزیابی شود، بنابراین مثال‌های بالا دیگر تعریف‌نشده نخواهند بود. اما این گزینه همچنان دربارهٔ آن‌ها هشدار می‌دهد تا به برنامه‌نویسان کمک کند از نوشتن کدی که در C و نگارش‌های قبلی C++ تعریف‌نشده است خودداری کنند.
.Sp
متن استاندارد به گونه‌ای گیج‌کننده نگاشته شده است؛ از این رو دربارهٔ معنای دقیق قواعد نقاط توالی در موارد ظریف و پیچیده مباحثاتی وجود دارد. پیوندها به گفتگوهای این مسئله، از جمله تعاریف رسمی پیشنهادی، را می‌توان در برگهٔ مطالعاتی GCC در <\fBhttps://gcc.gnu.org/readings.html\fR> یافت.
.Sp
این هشدار برای C و C++ توسط \fB\-Wall\fR فعال می‌شود..IP \fB\-Wno\-return\-local\-addr\fR 4
.IX Item "-Wno-return-local-addr"
درباره بازگرداندن یک اشاره‌گر (یا در ++C، یک ارجاع) به متغیری که پس از بازگشت تابع از محدوده (scope) خارج می‌شود، هشدار نمی‌دهد.
.IP \fB\-Wreturn\-mismatch\fR 4
.IX Item "-Wreturn-mismatch"
درباره دستورهای return فاقد عبارت در توابعی که نوع بازگشتی آن‌ها \f(CW\*(C`void\*(C'\fR نیست، هشدار می‌دهد. همچنین درباره دستور \f(CW\*(C`return\*(C'\fR همراه با یک عبارت در تابعی که نوع بازگشتی آن \f(CW\*(C`void\*(C'\fR است هشدار می‌دهد، مگر اینکه نوع آن عبارت نیز \f(CW\*(C`void\*(C'\fR باشد. به عنوان یک افزونه گنو (GNU extension)، مورد دوم بدون هشدار پذیرفته می‌شود مگر اینکه از \fB\-Wpedantic\fR استفاده شده باشد.
.Sp
تلاش برای استفاده از مقدار بازگشتی یک تابع غیر\-\f(CW\*(C`void\*(C'\fR به‌جز \f(CW\*(C`main\*(C'\fR که با رسیدن به آکولاد بسته خاتمه‌دهنده تابع، جریان اجرا از انتهای آن خارج می‌شود، رفتاری تعریف‌نشده است.
.Sp
این هشدار مختص C بوده و به‌طور پیش‌فرض فعال است. در لهجه‌های C99 و نسخه‌های جدیدتر زبان، با آن مانند یک خطا رفتار می‌شود. می‌توان آن را با استفاده از \fB\-fpermissive\fR (همراه با هشدارهای دیگر) یا فقط برای همین هشدار با \fB\-Wno\-error=return\-mismatch\fR به یک هشدار تقلیل داد.
.IP \fB\-Wreturn\-type\fR 4
.IX Item "-Wreturn-type"
هرگاه تابعی با نوع بازگشتی که به‌طور پیش‌فرض \&\f(CW\*(C`int\*(C'\fR در نظر گرفته می‌شود تعریف شود، هشدار می‌دهد (مگر اینکه \fB\-Wimplicit\-int\fR فعال باشد که اولویت دارد). همچنین اگر اجرا به انتهای بدنه تابع برسد، یا اگر تابع اصلاً شامل هیچ دستور return نباشد، هشدار می‌دهد.
.Sp
تلاش برای استفاده از مقدار بازگشتی یک تابع غیر\-\f(CW\*(C`void\*(C'\fR به‌جز \f(CW\*(C`main\*(C'\fR که با رسیدن به آکولاد بسته خاتمه‌دهنده تابع، جریان اجرا از انتهای آن خارج می‌شود، رفتاری تعریف‌نشده است.
.Sp
برخلاف C، در ++C خارج شدن از انتهای یک تابع غیر\-\f(CW\*(C`void\*(C'\fR به‌جز \f(CW\*(C`main\*(C'\fR منجر به رفتار تعریف‌نشده می‌شود، حتی زمانی که از مقدار تابع استفاده نشود.
.Sp
این هشدار در ++C به‌طور پیش‌فرض و در غیر این صورت با \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wno\-shift\-count\-negative\fR 4
.IX Item "-Wno-shift-count-negative"
هشدارهای مربوط به منفی بودن تعداد شیفت را کنترل می‌کند.
این هشدار به‌طور پیش‌فرض فعال است.
.IP \fB\-Wno\-shift\-count\-overflow\fR 4
.IX Item "-Wno-shift-count-overflow"
هشدارهای مربوط به بزرگ‌تر یا مساوی بودن تعداد شیفت با پهنای بیتی (bit width) نوع داده را کنترل می‌کند. این هشدار به‌طور پیش‌فرض فعال است.
.IP \fB\-Wshift\-negative\-value\fR 4
.IX Item "-Wshift-negative-value"
در صورت شیفت به چپ یک مقدار منفی، هشدار می‌دهد. این هشدار توسط
\&\fB\-Wextra\fR در حالت‌های C99 (و جدیدتر) و C++11 تا C++17 فعال می‌شود.
.IP \fB\-Wno\-shift\-overflow\fR 4
.IX Item "-Wno-shift-overflow"
.PD 0
.IP \fB\-Wshift\-overflow=\fR\fIn\fR 4
.IX Item "-Wshift-overflow=n"
.PD
این گزینه‌ها هشدارهای سرریز شیفت به چپ را کنترل می‌کنند.
.RS 4
.IP \fB\-Wshift\-overflow=1\fR 4
.IX Item "-Wshift-overflow=1"
این سطح هشدارِ \fB\-Wshift\-overflow\fR است و به‌طور پیش‌فرض در حالت‌های C99 و C++11 (و جدیدتر) فعال است. این سطح هشدار درباره شیفت به چپ مقدار 1 به داخل بیت علامت (sign bit) هشدار نمی‌دهد. (با این حال، در C، چنین سرریزی در زمینه‌هایی که عبارت ثابت صحیح الزامی است، همچنان رد می‌شود.) در حالت C++20 (و جدیدتر) هیچ هشداری صادر نمی‌شود، زیرا شیفت‌های به چپ علامت‌دار همواره سرریز چرخشی (wrap) دارند.
.IP \fB\-Wshift\-overflow=2\fR 4
.IX Item "-Wshift-overflow=2"
این سطح هشدار علاوه بر این، درباره شیفت به چپ مقدار 1 به داخل بیت علامت هشدار می‌دهد، مگر اینکه حالت C++14 (یا جدیدتر) فعال باشد.
.RE
.RS 4
.RE
.IP \fB\-Wswitch\fR 4
.IX Item "-Wswitch"
هرگاه یک دستور \f(CW\*(C`switch\*(C'\fR دارای شاخصی از نوع شمارشی (enumerated) باشد و فاقد \f(CW\*(C`case\*(C'\fR برای یک یا چند مورد از کدهای نام‌گذاری‌شده آن شمارش باشد، هشدار می‌دهد. (وجود برچسب \f(CW\*(C`default\*(C'\fR مانع این هشدار می‌شود.) برچسب‌های \f(CW\*(C`case\*(C'\fR که متناظر با شمارنده‌ها (enumerators) نیستند نیز در صورت استفاده از این گزینه باعث ایجاد هشدار می‌شوند، مگر اینکه شمارش با صفت \f(CW\*(C`flag_enum\*(C'\fR مشخص شده باشد.
این هشدار با \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wswitch\-default\fR 4
.IX Item "-Wswitch-default"
هرگاه یک دستور \f(CW\*(C`switch\*(C'\fR فاقد حالت \f(CW\*(C`default\*(C'\fR باشد، هشدار می‌دهد.
.IP \fB\-Wswitch\-enum\fR 4
.IX Item "-Wswitch-enum"
هرگاه یک دستور \f(CW\*(C`switch\*(C'\fR دارای شاخصی از نوع شمارشی باشد و فاقد \f(CW\*(C`case\*(C'\fR برای یک یا چند مورد از کدهای نام‌گذاری‌شده آن شمارش باشد، هشدار می‌دهد. برچسب‌های \f(CW\*(C`case\*(C'\fR که متناظر با شمارنده‌ها نیستند نیز هنگام استفاده از این گزینه باعث هشدار می‌شوند، مگر اینکه شمارش با صفت \f(CW\*(C`flag_enum\*(C'\fR مشخص شده باشد. تنها تفاوت بین \fB\-Wswitch\fR و این گزینه در این است که این گزینه حتی در صورت وجود برچسب \&\f(CW\*(C`default\*(C'\fR نیز برای کدهای شمارشی از قلم افتاده هشدار می‌دهد.
.IP \fB\-Wno\-switch\-bool\fR 4
.IX Item "-Wno-switch-bool"
زمانی که یک دستور \f(CW\*(C`switch\*(C'\fR دارای شاخصی از نوع بولی (boolean) باشد و مقادیر case خارج از محدوده نوع بولی باشند، هشدار نمی‌دهد.
می‌توان این هشدار را با تبدیل نوع (cast) عبارت کنترلی به نوعی غیر از \f(CW\*(C`bool\*(C'\fR سرکوب کرد. برای مثال:
.Sp
.Vb 4
\&        switch ((int) (a == 4))
\&          {
\&          ...
\&          }
.Ve
.Sp
این هشدار به‌طور پیش‌فرض برای برنامه‌های C و ++C فعال است.
.IP \fB\-Wno\-switch\-outside\-range\fR 4
.IX Item "-Wno-switch-outside-range"
این گزینه هشدارهای مربوط به زمانی را کنترل می‌کند که مقدار یک \f(CW\*(C`switch\*(C'\fR case خارج از محدوده نوع داده مربوط به خود باشد. این هشدار به‌طور پیش‌فرض برای برنامه‌های C و ++C فعال است.
.IP \fB\-Wno\-switch\-unreachable\fR 4
.IX Item "-Wno-switch-unreachable"
زمانی که یک دستور \f(CW\*(C`switch\*(C'\fR حاوی دستورهایی بین عبارت کنترلی و نخستین برچسب case باشد که هرگز اجرا نخواهند شد، هشدار نمی‌دهد. برای مثال:
.Sp
.Vb 7
\&        switch (cond)
\&          {
\&           i = 15;
\&          ...
\&           case 5:
\&          ...
\&          }
.Ve
.Sp
گزینه \&\fB\-Wswitch\-unreachable\fR در صورتی که دستور بین عبارت کنترلی و نخستین برچسب case صرفاً یک اعلان (declaration) باشد، هشدار نمی‌دهد:
.Sp
.Vb 8
\&        switch (cond)
\&          {
\&           int i;
\&          ...
\&           case 5:
\&           i = 5;
\&          ...
\&          }
.Ve
.Sp
این هشدار به‌طور پیش‌فرض برای برنامه‌های C و ++C فعال است.
.IP "\fB\-Wsync\-nand\fR (تنها در C و ++C)" 4
.IX Item "-Wsync-nand (C and C++ only)"
هنگام استفاده از توابع توکار \f(CW\*(C`_\|_sync_fetch_and_nand\*(C'\fR و \f(CW\*(C`_\|_sync_nand_and_fetch\*(C'\fR هشدار می‌دهد. معناشناسی (semantics) این توابع در GCC 4.4 تغییر کرده است.
.IP \fB\-Wtrivial\-auto\-var\-init\fR 4
.IX Item "-Wtrivial-auto-var-init"
زمانی که \f(CW\*(C`\-ftrivial\-auto\-var\-init\*(C'\fR نتواند متغیر خودکار (automatic variable) را مقداردهی اولیه کند، هشدار می‌دهد. یک وضعیت متداول، متغیر خودکاری است که بین عبارت کنترلی و نخستین برچسب case یک دستور \f(CW\*(C`switch\*(C'\fR اعلان شده باشد.
.IP \fB\-Wunused\-but\-set\-parameter\fR 4
.IX Item "-Wunused-but-set-parameter"
گزینه \&\fB\-Wunused\-but\-set\-parameter\fR همانند
\&\fB\-Wunused\-but\-set\-parameter=3\fR و گزینه
\&\fB\-Wno\-unused\-but\-set\-parameter\fR همانند
\&\fB\-Wunused\-but\-set\-parameter=0\fR است.
.IP \fB\-Wunused\-but\-set\-parameter=\fR\fIn\fR 4
.IX Item "-Wunused-but-set-parameter=n"
هرگاه به یک پارامتر تابع مقداری انتساب داده شود، اما در غیر این صورت (به‌جز اعلان آن) استفاده‌ای از آن نشود، هشدار می‌دهد.
.Sp
برای سرکوب این هشدار از صفت \f(CW\*(C`unused\*(C'\fR استفاده کنید.
.Sp
گزینه \&\fB\-Wunused\-but\-set\-parameter=0\fR هشدار را غیرفعال می‌کند.
با \fB\-Wunused\-but\-set\-parameter=1\fR تمامی استفاده‌ها به‌جز مقداردهی اولیه و سمت چپ عملگر انتسابی که دیگر استفاده نشود، هشدار را غیرفعال می‌کنند.
با \fB\-Wunused\-but\-set\-parameter=2\fR علاوه بر این، استفاده از پارامتر در عملگرهای \f(CW\*(C`++\*(C'\fR و \f(CW\*(C`\-\-\*(C'\fR به عنوان استفاده به حساب نمی‌آیند.
و در نهایت با \fB\-Wunused\-but\-set\-parameter=3\fR علاوه بر این، استفاده‌ها در \fIparm\fR \f(CW\*(C`\fR\f(CI@\fR\f(CW=\*(C'\fR \fIrhs\fR در خارج از \fIrhs\fR به عنوان استفاده به حساب نمی‌آیند. برای مشاهده مثال‌ها به گزینه \fB\-Wunused\-but\-set\-variable=\fR\fIn\fR مراجعه کنید.
.Sp
این هشدار \fB\-Wunused\-but\-set\-parameter=3\fR همچنین توسط
\&\fB\-Wunused\fR به همراه \fB\-Wextra\fR فعال می‌شود..IP \fB\-Wunused\-but\-set\-variable\fR 4
.IX Item "-Wunused-but-set-variable"
\&\fB\-Wunused\-but\-set\-variable\fR همانند
\&\fB\-Wunused\-but\-set\-variable=3\fR است و
\&\fB\-Wno\-unused\-but\-set\-variable\fR نیز معادل
\&\fB\-Wunused\-but\-set\-variable=0\fR می‌باشد.
.IP \fB\-Wunused\-but\-set\-variable=\fR\fIn\fR 4
.IX Item "-Wunused-but-set-variable=n"
هر زمان که به یک متغیر محلی مقداردهی شود، اما به جز در اعلان آن، استفاده دیگری از آن نشود هشدار می‌دهد.
این هشدار \fB\-Wunused\-but\-set\-variable=3\fR توسط \fB\-Wall\fR فعال می‌شود.
.Sp
برای نادیده گرفتن این هشدار، از صفت \f(CW\*(C`unused\*(C'\fR استفاده کنید.
.Sp
گزینه \fB\-Wunused\-but\-set\-variable=0\fR این هشدار را غیرفعال می‌کند.
با \fB\-Wunused\-but\-set\-variable=1\fR تمام استفاده‌ها به جز مقداردهی اولیه و سمت چپ انتسابی که دیگر استفاده نمی‌شود، هشدار را غیرفعال می‌کنند.
با \fB\-Wunused\-but\-set\-variable=2\fR علاوه بر این، استفاده از متغیر در عملگرهای \f(CW\*(C`++\*(C'\fR و \f(CW\*(C`\-\-\*(C'\fR به عنوان استفاده به حساب نمی‌آیند.
و در نهایت با \fB\-Wunused\-but\-set\-variable=3\fR علاوه بر این، استفاده در \fIparm\fR \f(CW\*(C`\fR\f(CI@\fR\f(CW=\*(C'\fR \fIrhs\fR خارج از \fIrhs\fR به عنوان استفاده به حساب نمی‌آیند.
.Sp
این هشدار \fB\-Wunused\-but\-set\-variable=3\fR همچنین توسط \fB\-Wunused\fR فعال می‌شود، که خود با \fB\-Wall\fR فعال می‌گردد.
.Sp
.Vb 10
\&        void foo (void)
\&        {
\&          int a = 1; // B<\-Wunused\-variable> warning
\&          int b = 0; // Warning for <n> >= 1
\&          b = 1; b = 2;
\&          int c = 0; // Warning for <n> >= 2
\&          ++c; c\-\-; \-\-c; c++;
\&          int d = 0; // Warning for <n> >= 3
\&          d += 4;
\&          int e = 0; // No warning, cast to void
\&          (void) e;
\&          int f = 0; // No warning, f used
\&          int g = f = 5;
\&          (void) g;
\&          int h = 0; // No warning, preincrement result used
\&          int i = ++h;
\&          (void) i;
\&          int j = 0; // No warning, postdecrement result used
\&          int k = j\-\-;
\&          (void) k;
\&          int l = 0; // No warning, l used
\&          int m = l |= 2;
\&          (void) m;
\&        }
.Ve
.IP \fB\-Wunused\-function\fR 4
.IX Item "-Wunused-function"
هر زمان که یک تابع static اعلان شده اما تعریف نشده باشد، یا یک تابع static غیرِ inline استفاده نشده باشد، هشدار می‌دهد.
این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wunused\-label\fR 4
.IX Item "-Wunused-label"
هر زمان که یک برچسب (label) اعلان شده اما استفاده نشده باشد، هشدار می‌دهد.
این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.Sp
برای نادیده گرفتن این هشدار، از صفت \f(CW\*(C`unused\*(C'\fR استفاده کنید.
.IP "\fB\-Wunused\-local\-typedefs\fR (تنها در C، Objective\-C، C++ و Objective\-C++)" 4
.IX Item "-Wunused-local-typedefs (C, Objective-C, C++ and Objective-C++ only)"
هنگامی که یک typedef که به صورت محلی درون یک تابع تعریف شده استفاده نشود، هشدار می‌دهد.
این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wunused\-parameter\fR 4
.IX Item "-Wunused-parameter"
هر زمان که یک پارامتر تابع، صرف‌نظر از اعلان آن، استفاده نشده باشد هشدار می‌دهد.
این گزینه توسط \f(CW\*(C`\-Wunused\*(C'\fR فعال نمی‌شود مگر اینکه \f(CW\*(C`\-Wextra\*(C'\fR نیز مشخص شده باشد.
.Sp
برای نادیده گرفتن این هشدار، از صفت \f(CW\*(C`unused\*(C'\fR استفاده کنید.
.IP \fB\-Wno\-unused\-result\fR 4
.IX Item "-Wno-unused-result"
اگر فراخواننده‌ی تابعی که با صفت \f(CW\*(C`warn_unused_result\*(C'\fR مشخص شده از مقدار بازگشتی آن استفاده نکند، هشدار ندهد. مقدار پیش‌فرض \fB\-Wunused\-result\fR است.
.IP \fB\-Wunused\-variable\fR 4
.IX Item "-Wunused-variable"
هر زمان که یک متغیر محلی یا static، صرف‌نظر از اعلان آن، استفاده نشده باشد هشدار می‌دهد. این گزینه برای C (اما نه برای C++) مستلزم \fB\-Wunused\-const\-variable=1\fR است. این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.Sp
برای نادیده گرفتن این هشدار، از صفت \f(CW\*(C`unused\*(C'\fR استفاده کنید.
.IP \fB\-Wunused\-const\-variable\fR 4
.IX Item "-Wunused-const-variable"
.PD 0
.IP \fB\-Wunused\-const\-variable=\fR\fIn\fR 4
.IX Item "-Wunused-const-variable=n"
.PD
هر زمان که یک متغیر static ثابت (const)، صرف‌نظر از اعلان آن، استفاده نشده باشد هشدار می‌دهد.
.Sp
برای نادیده گرفتن این هشدار، از صفت \f(CW\*(C`unused\*(C'\fR استفاده کنید.
.RS 4
.IP \fB\-Wunused\-const\-variable=1\fR 4
.IX Item "-Wunused-const-variable=1"
درباره متغیرهای static const استفاده‌نشده که در واحد ترجمه اصلی تعریف شده‌اند هشدار می‌دهد، اما درباره متغیرهای static const اعلان‌شده در سرآیندهای گنجانده‌شده (included) هشدار نمی‌دهد.
.Sp
گزینه \fB\-Wunused\-const\-variable=1\fR در C توسط \fB\-Wunused\-variable\fR یا \fB\-Wunused\fR فعال می‌شود، اما برای C++ خیر. در C این اعلان باعث تخصیص حافظه برای متغیر می‌شود، اما در C++ این مورد خطا نیست زیرا متغیرهای const جایگزین \f(CW\*(C`#define\*(C'\fRها می‌شوند.
.IP \fB\-Wunused\-const\-variable=2\fR 4
.IX Item "-Wunused-const-variable=2"
این سطح هشدار، درباره متغیرهای static ثابتِ استفاده‌نشده در فایل‌های سرآیند (به استثنای سرآیندهای سیستم) نیز هشدار می‌دهد. این سطح معادل شکل کوتاه \fB\-Wunused\-const\-variable\fR است. این سطح باید به صراحت هم در C و هم در C++ درخواست شود زیرا ممکن است پاک‌سازی تمام سرآیندهای گنجانده‌شده دشوار باشد.
.RE
.RS 4
.RE
.IP \fB\-Wunused\-value\fR 4
.IX Item "-Wunused-value"
هر زمان که یک دستور، نتیجه‌ای را محاسبه کند که به صراحت استفاده نمی‌شود هشدار می‌دهد. برای نادیده گرفتن این هشدار، عبارت استفاده‌نشده را به \f(CW\*(C`void\*(C'\fR نوع‌گردانی (cast) کنید. این شامل یک عبارت-دستور یا سمت چپ یک عبارت کاما بدون اثرات جانبی می‌شود. به عنوان مثال، عبارتی مانند \f(CW\*(C`x[i,j]\*(C'\fR باعث ایجاد هشدار می‌شود، در حالی که \f(CW\*(C`x[(void)i,j]\*(C'\fR هشداری تولید نمی‌کند.
.Sp
این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wunused\fR 4
.IX Item "-Wunused"
ترکیب تمام گزینه‌های \fB\-Wunused\fR بالا، به جز مواردی که طبق مستندات باید صراحتاً مشخص شوند.
.Sp
برای دریافت هشدار درباره پارامتر استفاده‌نشده تابع، باید یا \fB\-Wextra \-Wunused\fR را مشخص کنید (توجه داشته باشید که \fB\-Wall\fR مستلزم \fB\-Wunused\fR است)، یا به طور جداگانه \fB\-Wunused\-parameter\fR و/یا \fB\-Wunused\-but\-set\-parameter\fR را مشخص نمایید.
.Sp
گزینه \fB\-Wunused\fR به جای \fB\-Wunused\-const\-variable\fR، تنها \fB\-Wunused\-const\-variable=1\fR را فعال می‌کند، و آن هم فقط برای C است و نه C++.
.IP "\fB\-Wuse\-after\-free\fR (تنها در C، Objective\-C، C++ و Objective\-C++)" 4
.IX Item "-Wuse-after-free (C, Objective-C, C++ and Objective-C++ only)"
.PD 0
.IP \fB\-Wuse\-after\-free=\fR\fIn\fR 4
.IX Item "-Wuse-after-free=n"
.PD
درباره استفاده از اشاره‌گرها به اشیاء به صورت پویا تخصیص‌یافته که با فراخوانی یک تابع آزادسازی حافظه، وضعیت آنها نامعین (indeterminate) شده است هشدار می‌دهد.
این هشدار در تمامی سطوح بهینه‌سازی فعال است اما ممکن است با بهینه‌سازی نتایج متفاوتی نسبت به بدون بهینه‌سازی حاصل کند.
\&\fB\-Wuse\-after\-free\fR معادل \fB\-Wuse\-after\-free=1\fR است.
.RS 4
.IP \fB\-Wuse\-after\-free=1\fR 4
.IX Item "-Wuse-after-free=1"
در سطح ۱، این هشدار تلاش می‌کند فقط استفاده‌های غیرمشروط از اشاره‌گرهایی را تشخیص دهد که با یک فراخوانی آزادسازی یا یک فراخوانی موفق به \f(CW\*(C`realloc\*(C'\fR نامعین شده‌اند، صرف‌نظر از اینکه آن فراخوانی منجر به تخصیص مجدد واقعی حافظه شده باشد یا خیر. این شامل فراخوانی‌های مضاعف \f(CW\*(C`free\*(C'\fR (double-free) و همچنین استفاده در عبارات حسابی و رابطه‌ای می‌شود. اگرچه تعریف‌نشده هستند، اما استفاده از اشاره‌گرهای نامعین در عبارات برابری (یا نابرابری) در این سطح تشخیص داده نمی‌شوند.
.IP \fB\-Wuse\-after\-free=2\fR 4
.IX Item "-Wuse-after-free=2"
در سطح ۲، علاوه بر استفاده‌های غیرمشروط، این هشدار استفاده‌های مشروط از اشاره‌گرهایی را که با یک فراخوانی آزادسازی نامعین شده‌اند نیز تشخیص می‌دهد. همانند سطح ۲، استفاده در عبارات برابری (یا نابرابری) تشخیص داده نمی‌شود. برای مثال، فراخوانی دوم به \f(CW\*(C`free\*(C'\fR در تابع زیر در این سطح تشخیص داده می‌شود:
.Sp
.Vb 1
\&        struct A { int refcount; void *data; };
\&        
\&        void release (struct A *p)
\&        {
\&          int refcount = \-\-p\->refcount;
\&          free (p);
\&          if (refcount == 0)
\&            free (p\->data);   // warning: p may be used after free
\&        }
.Ve
.IP \fB\-Wuse\-after\-free=3\fR 4
.IX Item "-Wuse-after-free=3"
در سطح ۳، این هشدار همچنین استفاده از اشاره‌گرهای نامعین را در عبارات برابری تشخیص می‌دهد. تمام استفاده‌ها از اشاره‌گرهای نامعین تعریف‌نشده (undefined) هستند، اما آزمون‌های برابری گاهی پس از فراخوانی \f(CW\*(C`realloc\*(C'\fR به عنوان تلاشی برای تعیین اینکه آیا فراخوانی منجر به تغییر مکان شیء به آدرسی متفاوت شده است ظاهر می‌شوند. آنها در سطحی جداگانه تشخیص داده می‌شوند تا به انتقال تدریجی کدهای قدیمی به جایگزین‌های امن کمک کنند. برای مثال، آزمون برابری در تابع زیر در این سطح تشخیص داده می‌شود:
.Sp.Vb 1
\&        void adjust_pointers (int**, int);
\&        
\&        void grow (int **p, int n)
\&        {
\&          int **q = (int**)realloc (p, n *= 2);
\&          if (q == p)
\&            return;
\&          adjust_pointers ((int**)q, n);
\&        }
.Ve
.Sp
برای جلوگیری از هشدار در این سطح، به جای اشاره‌گرها، آفست‌ها را در حافظهٔ تخصیص‌یافته ذخیره کنید. این رویکرد نیاز به تنظیم اشاره‌گرهای ذخیره‌شده پس از بازتخصیص را برطرف می‌کند.
.RE
.RS 4
.Sp
\&\fB\-Wuse\-after\-free=2\fR در \fB\-Wall\fR گنجانده شده است.
.RE
.IP "\fB\-Wuseless\-cast\fR (فقط C،‏ Objective\-C،‏ C++ و Objective\-C++)" 4
.IX Item "-Wuseless-cast (C, Objective-C, C++ and Objective-C++ only)"
زمانی که یک عبارت به نوع خودش تبدیل (cast) شود، هشدار می‌دهد. این هشدار زمانی رخ نمی‌دهد که یک شیء کلاسی به یک نوع غیرمرجع (non\-reference) تبدیل شود، زیرا این روشی برای ایجاد یک شیء موقت است:
.Sp
.Vb 6
\&        struct S { };
\&        void g (S&&);
\&        void f (S&& arg)
\&        {
\&          g (S(arg)); // make arg prvalue so that it can bind to S&&
\&        }
.Ve
.IP \fB\-Wuninitialized\fR 4
.IX Item "-Wuninitialized"
اگر شیئی با طول دورهٔ ذخیره‌سازی خودکار یا تخصیص‌یافته، بدون اینکه مقداردهی اولیه شده باشد استفاده شود، هشدار می‌دهد. در C++، همچنین اگر یک مرجع غیرایستا یا یک عضو غیرایستای \f(CW\*(C`const\*(C'\fR در کلاسی بدون سازنده ظاهر شود، هشدار می‌دهد.
.Sp
علاوه بر این، ارسال یک اشاره‌گر (یا در C++، یک مرجع) به یک شیء مقداردهی‌نشده به یک آرگومان واجد شرایط \f(CW\*(C`const\*(C'\fR در یک تابع توکار که مشخص است شیء را می‌خواند، نیز توسط این هشدار تشخیص داده می‌شود. (\fB\-Wmaybe\-uninitialized\fR برای توابع عادی صادر می‌شود.)
.Sp
اگر می‌خواهید دربارهٔ کدی که از مقدار مقداردهی‌نشدهٔ متغیر در مقداردهی اولیهٔ خودش استفاده می‌کند هشدار دریافت کنید، از گزینهٔ \fB\-Winit\-self\fR استفاده نمایید.
.Sp
این هشدارها هم برای تک‌تک عناصر مقداردهی‌نشدهٔ متغیرهای ساختار (structure)، اجتماع (union) یا آرایه و هم برای متغیرهایی که به‌طور کامل مقداردهی اولیه نشده‌اند رخ می‌دهند. آن‌ها برای متغیرها یا عناصری که به‌صورت \f(CW\*(C`volatile\*(C'\fR اعلان شده‌اند اتفاق نمی‌افتند. از آنجا که این هشدارها به بهینه‌سازی وابسته هستند، متغیرها یا عناصر دقیقی که برای آن‌ها هشدار صادر می‌شود به گزینه‌های بهینه‌سازی دقیق و نسخهٔ GCC مورد استفاده بستگی دارد.
.Sp
توجه داشته باشید که ممکن است برای متغیری که تنها برای محاسبهٔ مقداری استفاده می‌شود که خود آن مقدار هرگز استفاده نمی‌شود هشداری داده نشود، زیرا چنین محاسباتی ممکن است پیش از چاپ هشدارها توسط تحلیل جریان داده (data flow analysis) حذف شوند.
.Sp
در C++، این هشدار همچنین دربارهٔ استفاده از اشیاء مقداردهی‌نشده در فهرست‌های مقداردهی اولیهٔ اعضا (member\-initializer\-lists) هشدار می‌دهد. برای نمونه، GCC در قطعه‌کد زیر دربارهٔ مقداردهی‌نشده بودن \f(CW\*(C`b\*(C'\fR هشدار می‌دهد:
.Sp
.Vb 5
\&        struct A {
\&          int a;
\&          int b;
\&          A() : a(b) { }
\&        };
.Ve
.IP \fB\-Wno\-invalid\-memory\-model\fR 4
.IX Item "-Wno-invalid-memory-model"
این گزینه هشدارها را برای فراخوانی‌های \fB_\|_atomic Builtins\fR، \fB_\|_sync Builtins\fR و توابع جنریک اتمیک C11 با آرگومان سازگاری حافظه‌ای که یا برای آن عملیات نامعتبر است یا خارج از محدودهٔ مقادیر شمارش \f(CW\*(C`memory_order\*(C'\fR قرار دارد، کنترل می‌کند. برای نمونه، از آنجا که توابع توکار \f(CW\*(C`_\|_atomic_store\*(C'\fR و \f(CW\*(C`_\|_atomic_store_n\*(C'\fR تنها برای ترتیبات حافظهٔ relaxed، release و sequentially consistent تعریف شده‌اند، کد زیر شناسایی شده و هشدار دریافت می‌کند:
.Sp
.Vb 4
\&        void store (int *i)
\&        {
\&          _\|_atomic_store_n (i, 0, memory_order_consume);
\&        }
.Ve
.Sp
\&\fB\-Winvalid\-memory\-model\fR به‌طور پیش‌فرض فعال است.
.IP \fB\-Wmaybe\-uninitialized\fR 4
.IX Item "-Wmaybe-uninitialized"
برای شیئی با طول دورهٔ ذخیره‌سازی خودکار یا تخصیص‌یافته، اگر مسیری از ورودی تابع به محل استفاده از شیء وجود داشته باشد که مقداردهی اولیه شده است، اما مسیرهای دیگری وجود داشته باشند که شیء در آن‌ها مقداردهی اولیه نشده باشد، در صورتی که کامپایلر نتواند ثابت کند مسیرهای مقداردهی‌نشده در زمان اجرا اجرا نمی‌شوند، یک هشدار صادر می‌کند.
.Sp
علاوه بر این، ارسال یک اشاره‌گر (یا در C++، یک مرجع) به یک شیء مقداردهی‌نشده به آرگومان تابعی که با \f(CW\*(C`const\*(C'\fR مقید شده است نیز توسط این هشدار تشخیص داده می‌شود. (\fB\-Wuninitialized\fR برای توابع توکاری که خواندن شیء توسط آن‌ها مشخص است، صادر می‌شود.) نشانه‌گذاری تابع با صفت \&\f(CW\*(C`access (none)\*(C'\fR مشخص می‌کند که از این آرگومان برای دسترسی به شیء استفاده نمی‌شود و از بروز هشدار جلوگیری می‌کند.
.Sp
این هشدارها تنها در کامپایل با بهینه‌سازی امکان‌پذیر هستند، زیرا در غیر این صورت GCC وضعیت متغیرها را پیگیری نمی‌کند. از سوی دیگر، مشخص است که \fB\-Wmaybe\-uninitialized\fR در بسیاری از موقعیت‌ها (موارد منفی کاذب یا false negatives) به دلیل بهینه‌سازی‌هایی که از رفتار نامعین استفاده‌های مقداردهی‌نشده بهره می‌برند، مانند انتشار ثابت (constant propagation)، هشداری صادر نمی‌کند.
.Sp
این هشدارها اختیاری شده‌اند زیرا ممکن است GCC نتواند تشخیص دهد چه زمانی کد با وجود این‌که به نظر دارای خطا می‌رسد، در واقع درست است. در اینجا نمونه‌ای از نحوهٔ رخ دادن این وضعیت آمده است:
.Sp
.Vb 12
\&        {
\&          int x;
\&          switch (y)
\&            {
\&            case 1: x = 1;
\&              break;
\&            case 2: x = 4;
\&              break;
\&            case 3: x = 5;
\&            }
\&          foo (x);
\&        }
.Ve
.Sp
اگر مقدار \f(CW\*(C`y\*(C'\fR همواره ۱، ۲ یا ۳ باشد، در این صورت \f(CW\*(C`x\*(C'\fR همواره مقداردهی اولیه شده است، اما GCC این موضوع را نمی‌داند. برای فرونشاندن هشدار، باید یک حالت پیش‌فرض (default case) با \fBassert\fR\|(0) یا کدی مشابه ارائه دهید.
.Sp
این گزینه همچنین زمانی هشدار می‌دهد که یک متغیر خودکارِ غیر-volatile ممکن است بر اثر فراخوانی \f(CW\*(C`longjmp\*(C'\fR تغییر کند.
کامپایلر تنها فراخوانی‌های \f(CW\*(C`setjmp\*(C'\fR را می‌بیند. کامپایلر نمی‌تواند بداند \f(CW\*(C`longjmp\*(C'\fR در کجا فراخوانی خواهد شد؛ در واقع، یک مدیر سیگنال (signal handler) می‌تواند آن را در هر نقطه‌ای از کد فراخوانی کند. در نتیجه، ممکن است حتی زمانی که در واقع هیچ مشکلی وجود ندارد نیز هشدار دریافت کنید، زیرا \f(CW\*(C`longjmp\*(C'\fR در عمل نمی‌تواند در نقطه‌ای که باعث مشکل می‌شود فراخوانی شود.
.Sp
اگر تمام توابع مورد استفاده را که هرگز بازنمی‌گردند به‌صورت \f(CW\*(C`noreturn\*(C'\fR اعلان کنید، می‌توان از برخی هشدارهای کاذب جلوگیری کرد.
.Sp
این هشدار توسط \fB\-Wall\fR یا \fB\-Wextra\fR فعال می‌شود.
.IP \fB\-Wunknown\-pragmas\fR 4
.IX Item "-Wunknown-pragmas"
هنگامی که با یک دایرکتیو \f(CW\*(C`#pragma\*(C'\fR مواجه شود که توسط GCC شناخته‌شده نیست، هشدار می‌دهد. اگر از این گزینهٔ خط فرمان استفاده شود، هشدارها حتی برای عمل‌یاخته‌های (pragmaهای) ناشناخته در فایل‌های سرآیند سیستمی نیز صادر می‌شوند. در صورتی که هشدارها فقط توسط گزینهٔ خط فرمان \fB\-Wall\fR فعال شده باشند، چنین وضعیتی رخ نخواهد داد.
.IP \fB\-Wno\-pragmas\fR 4
.IX Item "-Wno-pragmas"
دربارهٔ استفاده‌های نادرست از pragmaها، مانند پارامترهای نادرست، نحو نامعتبر یا تداخل میان آن‌ها هشدار نده. همچنین \fB\-Wunknown\-pragmas\fR را ببینید.
.IP \fB\-Wno\-pragma\-once\-outside\-header\fR 4
.IX Item "-Wno-pragma-once-outside-header"
زمانی که \f(CW\*(C`#pragma once\*(C'\fR در فایلی استفاده می‌شود که فایل سرآیند نیست (مانند یک فایل اصلی)، هشدار نده.
.IP \fB\-Wno\-prio\-ctor\-dtor\fR 4
.IX Item "-Wno-prio-ctor-dtor"
اگر اولویتی بین 0 تا 100 برای سازنده یا ویرانگر استفاده شود، هشدار نده. استفاده از صفت‌های سازنده و ویرانگر به شما این امکان را می‌دهد که برای کنترل ترتیب اجرای آن‌ها پیش از فراخوانی \f(CW\*(C`main\*(C'\fR یا پس از بازگشت از آن، یک اولویت تعیین کنید. مقادیر اولویت باید بزرگ‌تر از 100 باشند، زیرا کامپایلر مقادیر اولویت بین 0\-\-100 را برای پیاده‌سازی رزرو می‌کند.
.IP \fB\-Wstrict\-aliasing\fR 4
.IX Item "-Wstrict-aliasing"
این گزینه تنها زمانی فعال است که \fB\-fstrict\-aliasing\fR فعال باشد. این گزینه دربارهٔ کدهایی که ممکن است قواعد نام مستعار دقیق (strict aliasing) را که کامپایلر برای بهینه‌سازی استفاده می‌کند نقض نمایند، هشدار می‌دهد. این هشدار همهٔ موارد را پوشش نمی‌دهد، اما تلاش می‌کند خطاهای رایج‌تر را شناسایی کند. این گزینه در \fB\-Wall\fR گنجانده شده است.
این گزینه معادل \fB\-Wstrict\-aliasing=3\fR است..IP \fB\-Wstrict\-aliasing=\fR\fIn\fR 4
.IX Item "-Wstrict-aliasing=n"
این گزینه تنها زمانی فعال است که \fB\-fstrict\-aliasing\fR فعال باشد.
این گزینه درباره کدهایی که ممکن است قوانین strict aliasing مورد استفاده کامپایلر برای بهینه‌سازی را نقض کنند هشدار می‌دهد.
سطوح بالاتر متناظر با دقت بیشتر (موارد مثبت کاذب کمتر) هستند.
سطوح بالاتر همچنین به تلاش پردازشی بیشتری نیاز دارند، مشابه روشی که \fB\-O\fR عمل می‌کند.
\&\fB\-Wstrict\-aliasing\fR معادل \fB\-Wstrict\-aliasing=3\fR است.
.Sp
سطح ۱: تهاجمی‌ترین، سریع، کم‌دقت‌ترین.
احتمالاً زمانی مفید است که سطوح بالاتر هشدار نمی‌دهند اما \fB\-fstrict\-aliasing\fR همچنان کد را خراب می‌کند، زیرا منفی کاذب بسیار کمی دارد. با این حال، موارد مثبت کاذب زیادی دارد.
برای تمام تبدیل‌های اشاره‌گر بین انواع احتمالاً ناسازگار، حتی اگر هرگز ارجاع‌زدایی نشوند، هشدار می‌دهد. تنها در بخش جلویی (front end) اجرا می‌شود.
.Sp
سطح ۲: تهاجمی، سریع، نه چندان دقیق.
ممکن است همچنان مثبت کاذب‌های زیادی داشته باشد (البته نه به اندازه سطح ۱)، و منفی کاذب‌های اندک (اما احتمالاً بیشتر از سطح ۱).
برخلاف سطح ۱، تنها زمانی هشدار می‌دهد که از متغیری آدرس گرفته شود. درباره انواع ناقص (incomplete types) هشدار می‌دهد. تنها در front end اجرا می‌شود.
.Sp
سطح ۳ (پیش‌فرض برای \fB\-Wstrict\-aliasing\fR):
باید مثبت کاذب‌های بسیار کم و منفی کاذب‌های اندکی داشته باشد. هنگام فعال بودن بهینه‌سازی، کمی کندتر از سطوح ۱ یا ۲ است.
الگوی رایج pun+dereference را در front end مدیریت می‌کند:
\&\f(CW\*(C`*(int*)&some_float\*(C'\fR.
اگر بهینه‌سازی فعال باشد، در بخش پشتی (back end) نیز اجرا می‌شود، جایی که با موارد چنددستوری با استفاده از اطلاعات حساس به جریان اشاره به (points-to) برخورد می‌کند.
تنها زمانی هشدار می‌دهد که اشاره‌گر تبدیل‌شده ارجاع‌زدایی شود.
درباره انواع ناقص هشدار نمی‌دهد.
.IP \fB\-Wstrict\-overflow\fR 4
.IX Item "-Wstrict-overflow"
.PD 0
.IP \fB\-Wstrict\-overflow=\fR\fIn\fR 4
.IX Item "-Wstrict-overflow=n"
.PD
این گزینه تنها زمانی فعال است که سرریز علامت‌دار (signed overflow) تعریف‌نشده باشد.
درباره مواردی هشدار می‌دهد که کامپایلر بر اساس این فرض که سرریز علامت‌دار رخ نمی‌دهد، بهینه‌سازی انجام می‌دهد. توجه داشته باشید که این گزینه برای تمام مواردی که کد ممکن است سرریز کند هشدار نمی‌دهد: فقط درباره مواردی هشدار می‌دهد که کامپایلر نوعی بهینه‌سازی را اعمال می‌کند. بنابراین این هشدار به سطح بهینه‌سازی بستگی دارد.
.Sp
بهینه‌سازی‌ای که فرض می‌کند سرریز علامت‌دار رخ نمی‌دهد کاملاً ایمن است، به شرطی که مقادیر متغیرهای درگیر به‌گونه‌ای باشند که در عمل هرگز سرریزی رخ ندهد. بنابراین این هشدار می‌تواند به‌سادگی مثبت کاذب ایجاد کند: هشداری درباره کدی که در واقعیت مشکلی ندارد. برای کمک به تمرکز روی مسائل مهم، چندین سطح هشدار تعریف شده است. هیچ هشداری برای استفاده از سرریز علامت‌دار تعریف‌نشده هنگام تخمین تعداد تکرارهای موردنیاز یک حلقه، به‌ویژه در زمان تعیین اینکه آیا حلقه اصلاً اجرا خواهد شد یا خیر، صادر نمی‌شود.
.RS 4
.IP \fB\-Wstrict\-overflow=1\fR 4
.IX Item "-Wstrict-overflow=1"
درباره مواردی هشدار می‌دهد که هم جای تردید دارند و هم اجتناب از آن‌ها آسان است. به عنوان مثال، کامپایلر
\&\f(CW\*(C`x + 1 > x\*(C'\fR را به \f(CW1\fR ساده‌سازی می‌کند. این سطح از
\&\fB\-Wstrict\-overflow\fR توسط \fB\-Wall\fR فعال می‌شود؛ سطوح بالاتر فعال نمی‌شوند و باید صراحتاً درخواست گردند.
.IP \fB\-Wstrict\-overflow=2\fR 4
.IX Item "-Wstrict-overflow=2"
همچنین درباره سایر مواردی که یک مقایسه به یک مقدار ثابت ساده‌سازی می‌شود هشدار می‌دهد. به عنوان مثال: \f(CW\*(C`abs (x) >= 0\*(C'\fR. این مورد تنها زمانی می‌تواند ساده‌سازی شود که سرریز عدد صحیح علامت‌دار تعریف‌نشده باشد، زیرا
\&\f(CW\*(C`abs (INT_MIN)\*(C'\fR سرریز کرده و به \f(CW\*(C`INT_MIN\*(C'\fR تبدیل می‌شود که کمتر از صفر است. گزینه \fB\-Wstrict\-overflow\fR (بدون سطح) معادل
\&\fB\-Wstrict\-overflow=2\fR است.
.IP \fB\-Wstrict\-overflow=3\fR 4
.IX Item "-Wstrict-overflow=3"
همچنین درباره سایر مواردی که یک مقایسه ساده‌سازی می‌شود هشدار می‌دهد. به عنوان مثال: \f(CW\*(C`x + 1 > 1\*(C'\fR به \f(CW\*(C`x > 0\*(C'\fR ساده‌سازی می‌شود.
.IP \fB\-Wstrict\-overflow=4\fR 4
.IX Item "-Wstrict-overflow=4"
همچنین درباره سایر ساده‌سازی‌هایی که توسط موارد بالا پوشش داده نشده‌اند هشدار می‌دهد. به عنوان مثال: \f(CW\*(C`(x * 10) / 5\*(C'\fR به \f(CW\*(C`x * 2\*(C'\fR ساده‌سازی می‌شود.
.IP \fB\-Wstrict\-overflow=5\fR 4
.IX Item "-Wstrict-overflow=5"
همچنین درباره مواردی هشدار می‌دهد که کامپایلر بزرگیِ یک ثابت دخیل در یک مقایسه را کاهش می‌دهد. به عنوان مثال: \f(CW\*(C`x + 2 > y\*(C'\fR به
\&\f(CW\*(C`x + 1 >= y\*(C'\fR ساده می‌شود. این وضعیت تنها در بالاترین سطح هشدار گزارش می‌گردد زیرا این ساده‌سازی بر روی مقایسه‌های بسیاری اعمال می‌شود، بنابراین این سطح هشدار تعداد بسیار زیادی مثبت کاذب ایجاد می‌کند.
.RE
.RS 4
.RE
.IP \fB\-Wstring\-compare\fR 4
.IX Item "-Wstring-compare"
برای فراخوانی‌هایی از \f(CW\*(C`strcmp\*(C'\fR و \f(CW\*(C`strncmp\*(C'\fR که نتیجه آن‌ها در آزمون‌های برابری، به دلیل بیشتر بودن طول یک آرگومان از اندازه آرایه‌ای که آرگومان دیگر در آن ذخیره شده است (یا حد مجاز در مورد \f(CW\*(C`strncmp\*(C'\fR)، صفر یا غیرصفر مشخص می‌شود، هشدار می‌دهد. چنین فراخوانی‌هایی ممکن است اشتباه باشند. به عنوان مثال، فراخوانی \f(CW\*(C`strcmp\*(C'\fR در زیر تشخیص داده می‌شود زیرا نتیجه آن صرف‌نظر از محتوای آرایه \f(CW\*(C`a\*(C'\fR لزوماً غیرصفر است.
.Sp
.Vb 8
\&        extern char a[4];
\&        void f (char *d)
\&        {
\&          strcpy (d, "string");
\&          ...
\&          if (0 == strcmp (a, d))   // cannot be true
\&            puts ("a and d are the same");
\&        }
.Ve
.Sp
\&\fB\-Wstring\-compare\fR توسط \fB\-Wextra\fR فعال می‌شود.
.IP \fB\-Wno\-stringop\-overflow\fR 4
.IX Item "-Wno-stringop-overflow"
.PD 0
.IP \fB\-Wstringop\-overflow\fR 4
.IX Item "-Wstringop-overflow"
.IP \fB\-Wstringop\-overflow=\fR\fItype\fR 4
.IX Item "-Wstringop-overflow=type"
.PD
برای کدهایی که می‌توان به صورت ایستا تشخیص داد باعث سرریز بافر (buffer overflow) یا سرریز حافظه می‌شوند هشدار می‌دهد، مانند فراخوانی‌های \f(CW\*(C`memcpy\*(C'\fR و
\&\f(CW\*(C`strcpy\*(C'\fR که از بافر مقصد سرریز می‌کنند. آرگومان اختیاری یک واحد بیشتر از نوع Object Size Checking است که برای تعیین اندازه مقصد انجام می‌پذیرد.
این آرگومان تنها برای توابع رشته‌ای که روی آرایه‌های نویسه‌ای عمل می‌کنند معنی‌دار است؛ توابع حافظه خام مانند \f(CW\*(C`memcpy\*(C'\fR همواره از Object Size Checking نوع صفر استفاده می‌کنند.
.Sp
این گزینه همچنین برای فراخوانی‌هایی که اندازه‌ای بیشتر از بزرگ‌ترین شیء ممکن یا حداکثر \f(CW\*(C`SIZE_MAX / 2\*(C'\fR بایت را مشخص می‌کنند هشدار می‌دهد.
.Sp
این گزینه با فعال بودن بهینه‌سازی بهترین نتایج را ارائه می‌دهد اما می‌تواند زیرمجموعه کوچکی از سرریزهای بافر ساده را حتی بدون بهینه‌سازی در فراخوانی توابع درونی GCC مانند \f(CW\*(C`_\|_builtin_memcpy\*(C'\fR که متناظر با توابع استاندارد هستند، تشخیص دهد. در هر صورت، این گزینه تنها درباره زیرمجموعه‌ای از سرریزهای بافر هشدار می‌دهد که توسط توابع درونی بررسی سرریز مربوطه، مانند \f(CW\*(C`_\|_builtin_\|_\|_memcpy_chk\*(C'\fR شناسایی می‌شوند؛ توابعی که اگر ایمن بودن دسترسی در زمان کامپایل احراز نشود، می‌توانند بررسی زمان اجرا را انجام دهند.
.Sp
برای مثال، این گزینه برای فراخوانی \f(CW\*(C`strcpy\*(C'\fR در زیر یک هشدار صادر می‌کند زیرا حداقل ۵ نویسه (رشته \f(CW"blue"\fR شامل NUL پایانی) را در بافری با اندازه ۴ کپی می‌کند.
.Sp
.Vb 11
\&        enum Color { blue, purple, yellow };
\&        const char* f (enum Color clr)
\&        {
\&          static char buf [4];
\&          const char *str;
\&          switch (clr)
\&            {
\&              case blue: str = "blue"; break;
\&              case purple: str = "purple"; break;
\&              case yellow: str = "yellow"; break;
\&            }
\&        
\&          return strcpy (buf, str);   // warning here
\&        }
.Ve
.Sp
اثر این گزینه به توابع دستکاری رشته یا حافظه محدود نمی‌شود. در این مثال، هشداری صادر می‌شود زیرا یک آرایه تک‌عنصری به تابعی ارسال شده که نیازمند آرگومان آرایه‌ای با حداقل ۴ عنصر است:
.Sp
.Vb 1
\&        void f (int[static 4]);
\&        
\&        void g (void)
\&        {
\&          int *p = (int *) malloc (1 * sizeof(int));
\&          f (p);   // warning here
\&        }
.Ve
.Sp
گزینه \fB\-Wstringop\-overflow=2\fR به طور پیش‌فرض فعال است.
.RS 4
.IP \fB\-Wstringop\-overflow\fR 4
.IX Item "-Wstringop-overflow".PD 0
.IP \fB\-Wstringop\-overflow=1\fR 4
.IX Item "-Wstringop-overflow=1"
.PD
گزینهٔ \fB\-Wstringop\-overflow=1\fR از «بررسی اندازه شیء نوع صفر» (type\-zero Object Size Checking) برای تعیین اندازهٔ اشیاء مقصد استفاده می‌کند. در این تنظیم، این گزینه برای نوشتن فراتر از انتهای زیرشیءهای متعلق به اشیاء بزرگ‌تری که با اشاره‌گر به آن‌ها دسترسی پیدا شده هشداری نمی‌دهد، مگر اینکه اندازهٔ بزرگ‌ترین شیء دربرگیرنده مشخص باشد. هنگامی که مقصد ممکن است یکی از چندین شیء باشد، بزرگ‌ترین آن‌ها در نظر گرفته می‌شود. در سامانه‌های لینوکس، زمانی که بهینه‌سازی در این تنظیم فعال باشد، این گزینه برای همان کدهایی هشدار می‌دهد که هنگام تعریف ماکروی \f(CW\*(C`_FORTIFY_SOURCE\*(C'\fR به یک مقدار غیرصفر هشدار داده می‌شد.
.IP \fB\-Wstringop\-overflow=2\fR 4
.IX Item "-Wstringop-overflow=2"
گزینهٔ \fB\-Wstringop\-overflow=2\fR از «بررسی اندازه شیء نوع یک» برای تعیین اندازهٔ اشیاء مقصد استفاده می‌کند. در این تنظیم، گزینه در مورد سرریزها هنگام نوشتن در اعضای بزرگ‌ترین اشیاء کاملی که اندازهٔ دقیق آن‌ها مشخص است هشدار می‌دهد. با این حال، برای نوشتن بیش از حد در اعضای مشابه از اشیاء ناشناخته‌ای که با اشاره‌گر به آن‌ها ارجاع داده شده است هشداری نمی‌دهد، زیرا ممکن است به آرایه‌هایی شامل تعداد نامشخصی از عناصر اشاره کنند. این تنظیم، حالت پیش‌فرض این گزینه است.
.IP \fB\-Wstringop\-overflow=3\fR 4
.IX Item "-Wstringop-overflow=3"
گزینهٔ \fB\-Wstringop\-overflow=3\fR از «بررسی اندازه شیء نوع دو» برای تعیین اندازهٔ اشیاء مقصد استفاده می‌کند. در این تنظیم، گزینه در مورد سرریز شدن از کوچک‌ترین شیء یا عضو داده هشدار می‌دهد. این سخت‌گیرانه‌ترین تنظیم این گزینه است که ممکن است به صدور هشدار برای کدهای امن منجر شود.
.IP \fB\-Wstringop\-overflow=4\fR 4
.IX Item "-Wstringop-overflow=4"
گزینهٔ \fB\-Wstringop\-overflow=4\fR از «بررسی اندازه شیء نوع سه» برای تعیین اندازهٔ اشیاء مقصد استفاده می‌کند. در این تنظیم، گزینه دربارهٔ سرریز هر عضوی از اعضای داده هشدار می‌دهد، و هنگامی که مقصد یکی از چند شیء باشد، از اندازهٔ بزرگ‌ترین آن‌ها برای تصمیم‌گیری در مورد صدور هشدار استفاده می‌کند. مشابه \fB\-Wstringop\-overflow=3\fR، این تنظیمِ گزینه نیز ممکن است موجب صدور هشدار برای کدهای بی‌خطر شود.
.RE
.RS 4
.RE
.IP \fB\-Wno\-stringop\-overread\fR 4
.IX Item "-Wno-stringop-overread"
دربارهٔ فراخوانی توابع دستکاری رشته مانند \f(CW\*(C`memchr\*(C'\fR یا \&\f(CW\*(C`strcpy\*(C'\fR که مشخص شده است فراتر از انتهای دنبالهٔ مبدأ می‌خوانند، هشدار می‌دهد.
.Sp
گزینهٔ \fB\-Wstringop\-overread\fR به‌طور پیش‌فرض فعال است.
.IP \fB\-Wno\-stringop\-truncation\fR 4
.IX Item "-Wno-stringop-truncation"
برای فراخوانی توابع محدودشدهٔ دستکاری رشته مانند \f(CW\*(C`strncat\*(C'\fR، \&\f(CW\*(C`strncpy\*(C'\fR و \f(CW\*(C`stpncpy\*(C'\fR که ممکن است رشتهٔ کپی‌شده را کوتاه کرده یا مقصد را بدون تغییر رها کنند، هشدار ندهد.
.Sp
در مثال زیر، فراخوانی \f(CW\*(C`strncat\*(C'\fR کرانی را مشخص می‌کند که کمتر از طول رشتهٔ مبدأ است. در نتیجه، کپیِ مبدأ کوتاه خواهد شد و از این رو این فراخوانی تشخیص داده شده و هشدار دریافت می‌کند. برای اجتناب از این هشدار، از \f(CW\*(C`bufsize \- strlen (buf) \- 1)\*(C'\fR به عنوان کران استفاده کنید.
.Sp
.Vb 4
\&        void append (char *buf, size_t bufsize)
\&        {
\&          strncat (buf, ".txt", 3);
\&        }
.Ve
.Sp
به عنوان مثالی دیگر، فراخوانی زیر از \f(CW\*(C`strncpy\*(C'\fR منجر به کپی کردن تنها نویسه‌های پیش از \f(CW\*(C`NUL\*(C'\fR پایانی به \f(CW\*(C`d\*(C'\fR می‌شود، بدون آنکه \f(CW\*(C`NUL\*(C'\fR به انتهای آن الحاق شود. فرض اینکه نتیجهٔ \f(CW\*(C`strncpy\*(C'\fR لزوماً یک رشتهٔ پایان‌یافته با \f(CW\*(C`NUL\*(C'\fR است یک اشتباه رایج بوده و بنابراین این فراخوانی تشخیص داده شده و گزارش می‌شود. برای جلوگیری از این هشدار هنگامی که انتظار نمی‌رود نتیجه با \f(CW\*(C`NUL\*(C'\fR پایان یابد، در عوض \f(CW\*(C`memcpy\*(C'\fR را فراخوانی کنید.
.Sp
.Vb 4
\&        void copy (char *d, const char *s)
\&        {
\&          strncpy (d, s, strlen (s));
\&        }
.Ve
.Sp
در مثال زیر، فراخوانی \f(CW\*(C`strncpy\*(C'\fR اندازهٔ بافر مقصد را به عنوان کران مشخص می‌کند. اگر طول رشتهٔ مبدأ برابر یا بیشتر از این اندازه باشد، نتیجهٔ کپی به \f(CW\*(C`NUL\*(C'\fR ختم نخواهد شد. از این رو، این فراخوانی نیز مشمول هشدار می‌شود. برای جلوگیری از این هشدار، \f(CW\*(C`sizeof buf \- 1\*(C'\fR را به عنوان کران تعیین کرده و آخرین عنصر بافر را روی \f(CW\*(C`NUL\*(C'\fR تنظیم کنید.
.Sp
.Vb 6
\&        void copy (const char *s)
\&        {
\&          char buf[80];
\&          strncpy (buf, s, sizeof buf);
\&          ...
\&        }
.Ve
.Sp
در موقعیت‌هایی که یک آرایهٔ نویسه‌ای برای ذخیرهٔ دنباله‌ای از بایت‌ها بدون \f(CW\*(C`NUL\*(C'\fR پایانی در نظر گرفته شده است، می‌توان با صفت \f(CW\*(C`nonstring\*(C'\fR به چنین آرایه‌ای ویژگی بخشید تا از این هشدار جلوگیری شود. با این حال، این آرایه‌ها آرگومان‌های مناسبی برای توابعی که انتظار رشته‌های پایان‌یافته با \&\f(CW\*(C`NUL\*(C'\fR را دارند نیستند. برای کمک به شناسایی استفاده‌های نادرست تصادفی از چنین آرایه‌هایی، GCC هشدارهایی صادر می‌کند مگر اینکه بتواند امن بودن استفاده از آن را اثبات کند.
.IP "\fB\-Wstrict\-flex\-arrays\fR (تنها C و C++)" 4
.IX Item "-Wstrict-flex-arrays (C and C++ only)"
دربارهٔ استفاده‌های نادرست از اعضای آرایهٔ انعطاف‌پذیر بر اساس \fIlevel\fR صفت \f(CW\*(C`strict_flex_array (\fR\f(CIlevel\fR\f(CW)\*(C'\fR پیوست‌شده به فیلد آرایهٔ انتهاییِ یک ساختار (در صورت وجود)، و در غیر این صورت بر اساس \fIlevel\fR گزینهٔ \&\fB\-fstrict\-flex\-arrays=\fR\fIlevel\fR هشدار می‌دهد.    \f(CW\*(C`\-Wstrict\-flex\-arrays\*(C'\fR تنها زمانی مؤثر است که \fIlevel\fR بزرگ‌تر از 0 باشد.
.Sp
هنگامی که \fIlevel\fR=1 باشد، در صورتی که به آرایهٔ انتهاییِ یک ساختار با ۲ عنصر یا بیشتر، به عنوان یک عضو آرایهٔ انعطاف‌پذیر ارجاع داده شود، هشدار صادر می‌شود.
.Sp
هنگامی که \fIlevel\fR=2 باشد، علاوه بر موارد \fIlevel\fR=1، در صورتی که به آرایهٔ انتهایی یک‌عنصریِ یک ساختار به عنوان یک عضو آرایهٔ انعطاف‌پذیر ارجاع داده شود، هشدارهای دیگری نیز صادر می‌شود.
.Sp
هنگامی که \fIlevel\fR=3 باشد، علاوه بر موارد \fIlevel\fR=2، در صورتی که به آرایهٔ انتهایی با طول صفرِ یک ساختار به عنوان یک عضو آرایهٔ انعطاف‌پذیر ارجاع داده شود، هشدارهای بیشتری صادر می‌شود.
.Sp
این گزینه هنگامی که \fB\-ftree\-vrp\fR فعال باشد (پیش‌فرض برای \fB\-O2\fR و بالاتر) کارآمدتر است، اما برخی از هشدارها حتی بدون بهینه‌سازی نیز ممکن است شناسایی شوند.
.IP \fB\-Wsuggest\-attribute=\fR\fIattribute\-name\fR 4
.IX Item "-Wsuggest-attribute=attribute-name"
در مواردی که افزودن یک صفت ممکن است سودمند باشد هشدار می‌دهد. مقدارهای \fIattribute\-name\fR که در حال حاضر پشتیبانی می‌شوند در زیر فهرست شده‌اند.
.RS 4
.IP \fB\-Wsuggest\-attribute=pure\fR 4
.IX Item "-Wsuggest-attribute=pure"
.PD 0
.IP \fB\-Wsuggest\-attribute=const\fR 4
.IX Item "-Wsuggest-attribute=const"
.IP \fB\-Wsuggest\-attribute=noreturn\fR 4
.IX Item "-Wsuggest-attribute=noreturn"
.IP \fB\-Wmissing\-noreturn\fR 4
.IX Item "-Wmissing-noreturn"
.IP \fB\-Wsuggest\-attribute=malloc\fR 4
.IX Item "-Wsuggest-attribute=malloc"
.IP \fB\-Wsuggest\-attribute=returns_nonnull\fR 4
.IX Item "-Wsuggest-attribute=returns_nonnull"
.PD
دربارهٔ توابعی که ممکن است نامزد دریافت صفت‌های \&\f(CW\*(C`pure\*(C'\fR، \f(CW\*(C`const\*(C'\fR، \f(CW\*(C`noreturn\*(C'\fR، \f(CW\*(C`malloc\*(C'\fR یا \&\f(CW\*(C`returns_nonnull\*(C'\fR باشند هشدار می‌دهد. کامپایلر تنها برای توابعی هشدار می‌دهد که در سایر واحدهای ترجمه قابل مشاهده باشند یا (در مورد \&\f(CW\*(C`pure\*(C'\fR و \f(CW\*(C`const\*(C'\fR) اگر نتواند اثبات کند که تابع به‌طور عادی بازمی‌گردد. یک تابع در صورتی به‌طور عادی بازمی‌گردد که فاقد حلقهٔ نامحدود باشد و با پرتاب استثنا (throwing)، فراخوانی \f(CW\*(C`abort\*(C'\fR یا به دام افتادن (trapping) به‌طور غیرعادی پایان نپذیرد. این تحلیل به گزینهٔ \fB\-fipa\-pure\-const\fR نیاز دارد که به‌طور پیش‌فرض در \&\fB\-O\fR و سطوح بالاتر فعال است. سطوح بالاتر بهینه‌سازی، دقت این تحلیل را بهبود می‌بخشند.
.IP \fB\-Wsuggest\-attribute=format\fR 4
.IX Item "-Wsuggest-attribute=format"
.PD 0
.IP \fB\-Wmissing\-format\-attribute\fR 4
.IX Item "-Wmissing-format-attribute"
.PD
دربارهٔ اشاره‌گرهای تابعی که ممکن است نامزد دریافت صفت‌های \f(CW\*(C`format\*(C'\fR باشند هشدار می‌دهد. توجه داشته باشید که این‌ها صرفاً نامزدهای احتمالی هستند و نه قطعی. GCC حدس می‌زند اشاره‌گرهای تابعیِ دارای صفت \f(CW\*(C`format\*(C'\fR که در انتساب، مقداردهی اولیه، ارسال پارامتر یا عبارت‌های بازگشت (return) به کار رفته‌اند، باید دارای یک صفت \f(CW\*(C`format\*(C'\fR متناظر در نوع حاصل باشند. به این معنا که سمت چپ انتساب یا مقداردهی اولیه، نوع متغیرِ پارامتر، یا نوع بازگشتی تابع دربرگیرنده به ترتیب باید صفت \f(CW\*(C`format\*(C'\fR را نیز داشته باشند تا از هشدار اجتناب شود.
.Sp
همچنین GCC دربارهٔ تعاریف توابعی که ممکن است نامزد صفت‌های \f(CW\*(C`format\*(C'\fR باشند هشدار می‌دهد. مجدداً، این‌ها تنها نامزدهای احتمالی هستند. GCC حدس می‌زند که صفت‌های \f(CW\*(C`format\*(C'\fR ممکن است برای هر تابعی که تابعی مانند \&\f(CW\*(C`vprintf\*(C'\fR یا \f(CW\*(C`vscanf\*(C'\fR را فراخوانی می‌کند مناسب باشد، اما این امر ممکن است همیشه برقرار نباشد، و ممکن است برخی از توابعی که صفت‌های \f(CW\*(C`format\*(C'\fR برای آن‌ها مناسب است شناسایی نشوند.
.IP \fB\-Wsuggest\-attribute=cold\fR 4
.IX Item "-Wsuggest-attribute=cold"
دربارهٔ توابعی که ممکن است نامزد صفت \f(CW\*(C`cold\*(C'\fR باشند هشدار می‌دهد. این قابلیت بر پایهٔ تشخیص ایستا بوده و به‌طور کلی تنها در مورد توابعی هشدار می‌دهد که همیشه به فراخوانی یک تابع \f(CW\*(C`cold\*(C'\fR دیگر منجر می‌شوند، مانند توابع پوششی (wrappers) برای \f(CW\*(C`throw\*(C'\fR در C++ یا توابع گزارش خطای مهلک که به \f(CW\*(C`abort\*(C'\fR ختم می‌شوند.
.RE
.RS 4
.RE.IP \fB\-Walloc\-size\fR 4
.IX Item "-Walloc-size"
درباره فراخوانی‌های توابع تخصیص حافظه که با صفت
\&\f(CW\*(C`alloc_size\*(C'\fR نشانه‌گذاری شده‌اند و اندازه‌ای ناکافی برای نوع هدف
اشاره‌گری که نتیجه به آن انتساب داده می‌شود مشخص می‌کنند، هشدار می‌دهد؛ از جمله
شکل‌های توکار توابع \f(CW\*(C`aligned_alloc\*(C'\fR، \f(CW\*(C`alloca\*(C'\fR،
\&\f(CW\*(C`calloc\*(C'\fR، \f(CW\*(C`malloc\*(C'\fR و \f(CW\*(C`realloc\*(C'\fR.
.IP \fB\-Walloc\-zero\fR 4
.IX Item "-Walloc-zero"
درباره فراخوانی‌های توابع تخصیص حافظه که با صفت
\&\f(CW\*(C`alloc_size\*(C'\fR نشانه‌گذاری شده‌اند و صفر بایت را مشخص می‌کنند هشدار می‌دهد،
از جمله شکل‌های توکار توابع \f(CW\*(C`aligned_alloc\*(C'\fR، \f(CW\*(C`alloca\*(C'\fR، \f(CW\*(C`calloc\*(C'\fR،
\&\f(CW\*(C`malloc\*(C'\fR و \f(CW\*(C`realloc\*(C'\fR. از آنجا که رفتار این توابع
هنگام فراخوانی با اندازه صفر در پیاده‌سازی‌های مختلف تفاوت دارد (و در مورد
\f(CW\*(C`realloc\*(C'\fR منسوخ شده است)، تکیه بر آن ممکن است منجر به باگ‌های پنهان
سازگاری شود و باید از آن اجتناب گردد.
.IP \fB\-Wcalloc\-transposed\-args\fR 4
.IX Item "-Wcalloc-transposed-args"
درباره فراخوانی‌های توابع تخصیص حافظه که با صفت
\&\f(CW\*(C`alloc_size\*(C'\fR همراه با دو آرگومان نشانه‌گذاری شده‌اند هشدار می‌دهد، هنگامی که از
عملگر \f(CW\*(C`sizeof\*(C'\fR به عنوان آرگومان اندازه نخست استفاده شده باشد و در آرگومان اندازه بعدی
استفاده نشده باشد. این یک هشدار سبک کدنویسی است. طبق مستندات، آرگومان اول \f(CW\*(C`calloc\*(C'\fR
تعداد عناصر آرایه است، در حالی که آرگومان دوم اندازه هر عنصر است؛ بنابراین
\f(CW\*(C`calloc (\fR\f(CIn\fR\f(CW, sizeof (int))\*(C'\fR نسبت به \f(CW\*(C`calloc (sizeof (int), \fR\f(CIn\fR\f(CW)\*(C'\fR
ترجیح داده می‌شود. اگر استفاده از \f(CW\*(C`sizeof\*(C'\fR در آرگومان نخست و نه در آرگومان دوم
عمدی باشد، هشدار را می‌توان با استفاده از \f(CW\*(C`calloc (sizeof (struct \fR\f(CIS\fR\f(CW) + 0, n)\*(C'\fR یا
\&\f(CW\*(C`calloc (1 * sizeof (struct \fR\f(CIS\fR\f(CW), 4)\*(C'\fR یا با استفاده از \f(CW\*(C`sizeof\*(C'\fR در آرگومان
دوم نیز، نادیده گرفت.
.IP \fB\-Walloc\-size\-larger\-than=\fR\fIbyte\-size\fR 4
.IX Item "-Walloc-size-larger-than=byte-size"
درباره فراخوانی‌های توابعی که با صفت \f(CW\*(C`alloc_size\*(C'\fR نشانه‌گذاری شده‌اند و برای
تخصیص اشیائی بزرگ‌تر از تعداد بایت‌های مشخص‌شده تلاش می‌کنند، یا در مواردی که
نتیجه محاسبه اندازه در یک نوع عدد صحیح با دقت نامتناهی از مقدار \fBPTRDIFF_MAX\fR
در مقصد فراتر رود، هشدار می‌دهد.
\&\fB\-Walloc\-size\-larger\-than=\fR\fBPTRDIFF_MAX\fR به‌طور پیش‌فرض فعال است.
هشدارهای کنترل‌شده توسط این گزینه را می‌توان با مشخص کردن
\&\fIbyte\-size\fR به میزان \fBSIZE_MAX\fR یا بیشتر، یا با
\&\fB\-Wno\-alloc\-size\-larger\-than\fR غیرفعال کرد.
.IP \fB\-Wno\-alloc\-size\-larger\-than\fR 4
.IX Item "-Wno-alloc-size-larger-than"
هشدارهای \fB\-Walloc\-size\-larger\-than=\fR را غیرفعال می‌کند. این گزینه
معادل \fB\-Walloc\-size\-larger\-than=\fR\fBSIZE_MAX\fR یا بزرگ‌تر است.
.IP \fB\-Walloca\fR 4
.IX Item "-Walloca"
این گزینه درباره تمام استفاده‌ها از \f(CW\*(C`alloca\*(C'\fR در کد منبع هشدار می‌دهد.
.IP \fB\-Wauto\-profile\fR 4
.IX Item "-Wauto-profile"
هشدارهایی درباره ناهمخوانی‌های auto\-profile نمایش می‌دهد.
.IP \fB\-Wcannot\-profile\fR 4
.IX Item "-Wcannot-profile"
زمانی که تجهیز کردن پروفایل‌سازی درخواست شده باشد، اما نتوان آن را روی تابع خاصی
اعمال کرد، هشدار می‌دهد.
.IP \fB\-Walloca\-larger\-than=\fR\fIbyte\-size\fR 4
.IX Item "-Walloca-larger-than=byte-size"
این گزینه در صورت فراخوانی \f(CW\*(C`alloca\*(C'\fR با یک آرگومان عدد صحیح که مقدار آن
یا صفر است و یا توسط یک گزارهٔ کنترلی که مقدار آن را حداکثر به \fIbyte\-size\fR
محدود کند مهار نشده است، هشدار می‌دهد. همچنین برای فراخوانی‌هایی به \f(CW\*(C`alloca\*(C'\fR
که مقدار کران در آن‌ها نامشخص است هشدار می‌دهد. آرگومان‌های از نوع غیر عدد صحیح،
حتی اگر به نظر برسد که در محدودهٔ مورد انتظار محدود شده‌اند، نامحدود در نظر گرفته می‌شوند.
.Sp
به عنوان مثال، یک حالت مقید از \f(CW\*(C`alloca\*(C'\fR می‌تواند به شکل زیر باشد:
.Sp
.Vb 9
\&        void func (size_t n)
\&        {
\&          void *p;
\&          if (n <= 1000)
\&            p = alloca (n);
\&          else
\&            p = malloc (n);
\&          f (p);
\&        }
.Ve
.Sp
در مثال بالا، ارسال \f(CW\*(C`\-Walloca\-larger\-than=1000\*(C'\fR هیچ هشداری ایجاد
نمی‌کند زیرا مشخص است فراخوانی \f(CW\*(C`alloca\*(C'\fR حداکثر ۱۰۰۰ بایت است. با این حال،
اگر \f(CW\*(C`\-Walloca\-larger\-than=500\*(C'\fR فرستاده می‌شد، کامپایلر یک هشدار صادر می‌کرد.
.Sp
از سوی دیگر، استفاده‌های نامقید مواردی از استفاده از \f(CW\*(C`alloca\*(C'\fR بدون
گزارهٔ کنترلی جهت محدود کردن آرگومان صحیح آن هستند. برای مثال:
.Sp
.Vb 5
\&        void func ()
\&        {
\&          void *p = alloca (n);
\&          f (p);
\&        }
.Ve
.Sp
اگر \f(CW\*(C`\-Walloca\-larger\-than=500\*(C'\fR فرستاده شود، کد بالا موجب صدور یک هشدار
می‌شود، اما این بار به دلیل عدم وجود بررسی محدوده.
.Sp
توجه داشته باشید که حتی کدی به ظاهر درست که شامل اعداد صحیح علامت‌دار است نیز
می‌تواند موجب هشدار شود:
.Sp
.Vb 8
\&        void func (signed int n)
\&        {
\&          if (n < 500)
\&            {
\&              p = alloca (n);
\&              f (p);
\&            }
\&        }
.Ve
.Sp
در مثال بالا، \fIn\fR می‌تواند منفی باشد، که سبب می‌شود آرگومانی بزرگ‌تر از حد انتظار
به‌طور ضمنی در فراخوانی \f(CW\*(C`alloca\*(C'\fR تبدیل نوع شود.
.Sp
این گزینه همچنین زمانی که \f(CW\*(C`alloca\*(C'\fR درون یک حلقه استفاده شود هشدار می‌دهد.
.Sp
\&\fB\-Walloca\-larger\-than=\fR\fBPTRDIFF_MAX\fR به‌طور پیش‌فرض فعال است
اما معمولاً تنها زمانی مؤثر است که \fB\-ftree\-vrp\fR فعال باشد (پیش‌فرض
برای \fB\-O2\fR و بالاتر).
.Sp
همچنین ببینید: \fB\-Wvla\-larger\-than=\fR\fBbyte\-size\fR.
.IP \fB\-Wno\-alloca\-larger\-than\fR 4
.IX Item "-Wno-alloca-larger-than"
هشدارهای \fB\-Walloca\-larger\-than=\fR را غیرفعال می‌کند. این گزینه
معادل \fB\-Walloca\-larger\-than=\fR\fBSIZE_MAX\fR یا بزرگ‌تر است.
.IP \fB\-Warith\-conversion\fR 4
.IX Item "-Warith-conversion"
درباره تبدیل‌های ضمنی ناشی از عملیات حسابی هشدار می‌دهد، حتی زمانی که
تبدیل عملوندها به همان نوع نتواند مقادیر آن‌ها را تغییر دهد. این گزینه بر هشدارهای
\fB\-Wconversion\fR، \&\fB\-Wfloat\-conversion\fR و \fB\-Wsign\-conversion\fR تأثیر می‌گذارد.
.Sp
.Vb 5
\&        void f (char c, int i)
\&        {
\&          c = c + i; // warns with B<\-Wconversion>
\&          c = c + 1; // only warns with B<\-Warith\-conversion>
\&        }
.Ve
.IP \fB\-Warray\-bounds\fR 4
.IX Item "-Warray-bounds"
.PD 0
.IP \fB\-Warray\-bounds=\fR\fIn\fR 4
.IX Item "-Warray-bounds=n"
.PD
درباره اندیس‌ها یا آفست‌های خارج از محدوده در آرایه‌ها هشدار می‌دهد. این هشدار
توسط \fB\-Wall\fR فعال می‌شود. این گزینه هنگامی که \fB\-ftree\-vrp\fR
فعال باشد مؤثرتر است (پیش‌فرض برای \fB\-O2\fR و بالاتر)، اما زیرمجموعه‌ای
از موارد حتی بدون بهینه‌سازی نیز صادر می‌شوند.
.Sp
به‌طور پیش‌فرض، آرایهٔ پایانی یک ساختار توسط \fB\-Warray\-bounds\fR یا
\fB\-Warray\-bounds=\fR\fIn\fR به عنوان عضو آرایه انعطاف‌پذیر در نظر گرفته می‌شود
اگر مطابق با استاندارد C99 به بعد به عنوان عضو آرایه انعطاف‌پذیر (\fB[]\fR)،
افزونه آرایه با طول صفر GCC (\fB[0]\fR)، یا آرایه یک‌عنصری (\fB[1]\fR)
تعریف شده باشد. در نتیجه، درباره اندیس‌ها یا آفست‌های خارج از محدوده برای
آرایه‌های با طول صفر یا آرایه‌های یک‌عنصری به‌طور پیش‌فرض هشداری داده نمی‌شود.
.Sp
می‌توانید گزینه \fB\-fstrict\-flex\-arrays\fR یا
\&\fB\-fstrict\-flex\-arrays=\fR\fIlevel\fR را اضافه کنید تا نحوه رفتار این
گزینه با آرایهٔ پایانی ساختار به عنوان عضو آرایه انعطاف‌پذیر را کنترل کنید:
.Sp
هنگامی که \fIlevel\fR<=1 باشد، تغییری در رفتار پیش‌فرض ایجاد نمی‌شود.
.Sp
هنگامی که \fIlevel\fR=2 باشد، هشدارهای بیشتری برای اندیس‌ها یا آفست‌های خارج از
محدوده در آرایه‌های یک‌عنصری صادر می‌شود؛
.Sp
هنگامی که \fIlevel\fR=3 باشد، علاوه بر موارد \fIlevel\fR=2، هشدارهای بیشتری برای
اندیس‌ها یا آفست‌های خارج از محدوده در آرایه‌های با طول صفر صادر خواهد شد.
.RS 4
.IP \fB\-Warray\-bounds=1\fR 4
.IX Item "-Warray-bounds=1"
این سطح پیش‌فرض هشدار \fB\-Warray\-bounds\fR است و توسط \fB\-Wall\fR فعال
می‌شود؛ سطوح بالاتر فعال نمی‌شوند و باید به‌طور صریح درخواست گردند.
.IP \fB\-Warray\-bounds=2\fR 4
.IX Item "-Warray-bounds=2"
این سطح هشدار همچنین درباره نتایج میانی محاسبات اشاره‌گر که ممکن است مقادیر خارج
از محدوده تولید کنند هشدار می‌دهد. این سطح هشدار ممکن است تعداد بیشتری مثبت کاذب
ایجاد کند و به‌طور پیش‌فرض غیرفعال است.
.RE
.RS 4
.RE.IP "\fB\-Wunterminated\-string\-initialization\fR (فقط C و Objective\-C)" 4
.IX Item "-Wunterminated-string-initialization (C and Objective-C only)"
درباره آرایه‌های نویسه‌ای که با یک لیترال رشته‌ای به‌صورت دنباله نویسه‌ای پایان‌نیافته مقداردهی اولیه شده‌اند هشدار می‌دهد، مگر اینکه اعلانی که مقداردهی می‌شود دارای صفت \f(CW\*(C`nonstring\*(C'\fR باشد.
برای مثال:
.Sp
.Vb 2
\&        char arr[3] = "foo"; /* Warning.  */
\&        char arr2[3] _\|_attribute_\|_((nonstring)) = "bar"; /* No warning.  */
.Ve
.Sp
این هشدار با \fB\-Wextra\fR فعال می‌شود. اگر \fB\-Wc++\-compat\fR فعال باشد، عبارت‌بندی هشدار اندکی تفاوت دارد و حتی در صورتی که اعلان مقداردهی‌شده صفت \f(CW\*(C`nonstring\*(C'\fR را داشته باشد نیز هشدار می‌دهد، چرا که در C++ چنین مقداردهی‌هایی خطا محسوب می‌شوند.
.IP \fB\-Warray\-compare\fR 4
.IX Item "-Warray-compare"
درباره مقایسه‌های برابری و رابطه‌ای میان دو عملوند از نوع آرایه هشدار می‌دهد. این مقایسه در C++20 منسوخ شده است. برای مثال:
.Sp
.Vb 3
\&        int arr1[5];
\&        int arr2[5];
\&        bool same = arr1 == arr2;
.Ve
.Sp
گزینه \fB\-Warray\-compare\fR با \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Warray\-parameter\fR 4
.IX Item "-Warray-parameter"
.PD 0
.IP \fB\-Warray\-parameter=\fR\fIn\fR 4
.IX Item "-Warray-parameter=n"
.PD
درباره اعلان‌های مجدد توابعی که شامل پارامترهایی از نوع آرایه یا اشاره‌گر با اشکال یا انواع ناهمخوان هستند هشدار می‌دهد، و تشخیص دسترسی‌های خارج از محدوده به چنین پارامترهایی را از طریق هشدارهایی مانند \fB\-Warray\-bounds\fR ممکن می‌سازد.
.Sp
اگر نخستین اعلان تابع از شکل آرایه برای اعلان یک پارامتر استفاده کند، کران مشخص‌شده در آرایه به عنوان حداقل تعداد عناصری که انتظار می‌رود در فراخوانی‌های تابع ارائه شوند و حداکثر تعداد عناصری که توسط آن دسترسی پیدا می‌کنند فرض می‌شود. ناتوانی در ارائه آرگومان‌هایی با اندازه کافی یا دسترسی به بیش از حداکثر تعداد عناصر ممکن است توسط هشدارهایی مانند \fB\-Warray\-bounds\fR یا \fB\-Wstringop\-overflow\fR تشخیص داده شود.
در سطح ۱، این هشدار ناهمخوانی‌های مربوط به پارامترهای آرایه‌ای اعلان‌شده با استفاده از شکل \f(CW\*(C`T[static N]\*(C'\fR را شناسایی می‌کند.
.Sp
برای مثال، هشدار برای دومین اعلان \f(CW\*(C`f\*(C'\fR برانگیخته می‌شود چرا که اعلان اول با کلیدواژه \f(CW\*(C`static\*(C'\fR مشخص می‌کند آرگومان آرایه باید حداقل چهار عنصر داشته باشد، در حالی که اعلان دوم اجازه می‌دهد آرایه‌ای با هر اندازه‌ای به \f(CW\*(C`f\*(C'\fR ارسال شود.
.Sp
.Vb 2
\&        void f (int[static 4]);
\&        void f (int[]);           // warning (inconsistent array form)
\&        
\&        void g (void)
\&        {
\&          int *p = (int *)malloc (1 * sizeof (int));
\&          f (p);                  // warning (array too small)
\&          ...
\&        }
.Ve
.Sp
در سطح ۲، این هشدار همچنین برای اعلان‌های مجددی که شامل هرگونه ناهمخوانی دیگری در شکل آرگومان‌های آرایه یا اشاره‌گر نمایانگر اندازه آرایه باشند برانگیخته می‌شود. اشاره‌گرها و آرایه‌های با کران نامشخص معادل در نظر گرفته می‌شوند و هشداری ایجاد نمی‌کنند.
.Sp
.Vb 3
\&        void g (int*);
\&        void g (int[]);     // no warning
\&        void g (int[8]);    // warning (inconsistent array bound)
.Ve
.Sp
گزینه \fB\-Warray\-parameter=2\fR در \fB\-Wall\fR گنجانده شده است. گزینه \fB\-Wvla\-parameter\fR هشدارهایی را برای ناهمخوانی‌های مشابه شامل آرگومان‌های آرایه با طول متغیر (Variable Length Array) صادر می‌کند.
.Sp
شکل کوتاه گزینه \fB\-Warray\-parameter\fR معادل با \fB\-Warray\-parameter=2\fR است. شکل منفی آن، یعنی \fB\-Wno\-array\-parameter\fR معادل با \fB\-Warray\-parameter=0\fR است.
.IP \fB\-Wattribute\-alias=\fR\fIn\fR 4
.IX Item "-Wattribute-alias=n"
.PD 0
.IP \fB\-Wno\-attribute\-alias\fR 4
.IX Item "-Wno-attribute-alias"
.PD
درباره اعلان‌هایی که از صفت \f(CW\*(C`alias\*(C'\fR و صفت‌های مشابه استفاده می‌کنند و هدف آن‌ها با نوع نام مستعار (alias) ناسازگار است هشدار می‌دهد.
.RS 4
.IP \fB\-Wattribute\-alias=1\fR 4
.IX Item "-Wattribute-alias=1"
سطح هشدار پیش‌فرض گزینه \fB\-Wattribute\-alias\fR، ناسازگاری‌ها بین نوع اعلان نام مستعار و هدف آن را شناسایی می‌کند. چنین ناسازگاری‌هایی معمولاً نشان‌دهنده اشکالات برنامه‌نویسی هستند.
.IP \fB\-Wattribute\-alias=2\fR 4
.IX Item "-Wattribute-alias=2"
در این سطح، \fB\-Wattribute\-alias\fR مواردی را نیز تشخیص می‌دهد که در آن‌ها صفت‌های اعلان نام مستعار نسبت به صفت‌های اعمال‌شده بر روی هدف آن محدودکننده‌تر هستند. این عدم‌تطابق‌ها می‌توانند به‌طور بالقوه منجر به تولید کد نادرست شوند. در موارد دیگر ممکن است بی‌ضرر باشند و صرفاً با افزودن صفت فراموش‌شده به هدف برطرف گردند. برای مقایسه، گزینه \fB\-Wmissing\-attributes\fR را ببینید که تشخیص‌ها را در مواردی کنترل می‌کند که اعلان نام مستعار کمتر از هدف محدودکننده است، نه بیشتر.
.Sp
صفت‌های مد نظر شامل \f(CW\*(C`alloc_align\*(C'\fR، \f(CW\*(C`alloc_size\*(C'\fR، \&\f(CW\*(C`cold\*(C'\fR، \f(CW\*(C`const\*(C'\fR، \f(CW\*(C`hot\*(C'\fR، \f(CW\*(C`leaf\*(C'\fR، \f(CW\*(C`malloc\*(C'\fR، \&\f(CW\*(C`nonnull\*(C'\fR، \f(CW\*(C`noreturn\*(C'\fR، \f(CW\*(C`nothrow\*(C'\fR، \f(CW\*(C`pure\*(C'\fR، \&\f(CW\*(C`returns_nonnull\*(C'\fR و \f(CW\*(C`returns_twice\*(C'\fR می‌شوند.
.RE
.RS 4
.Sp
گزینه \fB\-Wattribute\-alias\fR معادل با \fB\-Wattribute\-alias=1\fR است. این حالت پیش‌فرض است. می‌توانید این هشدارها را با \fB\-Wno\-attribute\-alias\fR یا \fB\-Wattribute\-alias=0\fR غیرفعال کنید.
.RE
.IP \fB\-Wbidi\-chars=\fR[\fBnone\fR|\fBunpaired\fR|\fBany\fR|\fBucn\fR] 4
.IX Item "-Wbidi-chars=[none|unpaired|any|ucn]"
درباره نویسه‌های کنترلی دوجهته احتمالاً گمراه‌کننده در UTF\-8 در کامنت‌ها، لیترال‌های رشته‌ای، ثابت‌های نویسه‌ای و شناسه‌ها هشدار می‌دهد. چنین نویسه‌هایی می‌توانند جهت نوشتار چپ‌به‌راست را به راست‌به‌چپ (و برعکس) تغییر دهند، که این امر می‌تواند باعث سردرگمی میان ترتیب منطقی و ترتیب بصری شود. این موضوع ممکن است خطرناک باشد؛ برای مثال، ممکن است به نظر برسد بخشی از کد کامنت نشده است، در حالی که در واقع کامنت شده است.
.Sp
سه سطح هشدار توسط GCC پشتیبانی می‌شود. پیش‌فرض \fB\-Wbidi\-chars=unpaired\fR است، که درباره زمینه‌های دوجهته (bidi) که به‌طور نامناسب خاتمه یافته‌اند هشدار می‌دهد. مقدار \fB\-Wbidi\-chars=none\fR هشدار را خاموش می‌کند. گزینه \fB\-Wbidi\-chars=any\fR درباره هرگونه استفاده از نویسه‌های کنترلی دوجهته هشدار می‌دهد.
.Sp
به‌طور پیش‌فرض، این گزینه درباره UCNها هشداری صادر نمی‌کند. با این حال، می‌توان با استفاده از \fB\-Wbidi\-chars=unpaired,ucn\fR یا \fB\-Wbidi\-chars=any,ucn\fR چنین بررسی‌ای را فعال کرد. استفاده از \fB\-Wbidi\-chars=ucn\fR معتبر است و در صورتی که پیش‌تر \fB\-Wbidi\-chars=any\fR مشخص نشده باشد، معادل با \fB\-Wbidi\-chars=unpaired,ucn\fR است.
.IP \fB\-Wbool\-compare\fR 4
.IX Item "-Wbool-compare"
درباره مقایسه یک عبارت بولی با یک مقدار عدد صحیح غیر از \f(CW\*(C`true\*(C'\fR/\f(CW\*(C`false\*(C'\fR هشدار می‌دهد. به عنوان مثال، مقایسه زیر همیشه نادرست (false) است:
.Sp
.Vb 3
\&        int n = 5;
\&        ...
\&        if ((n > 1) == 2) { ... }
.Ve
.Sp
این هشدار با \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wbool\-operation\fR 4
.IX Item "-Wbool-operation"
درباره عملیات مشکوک روی عبارت‌هایی از نوع بولی هشدار می‌دهد. به عنوان نمونه، نقیض بیتی یک عبارت بولی به احتمال بسیار زیاد یک اشکال در برنامه است. در C، این گزینه همچنین درباره افزایش یا کاهش یک مقدار بولی هشدار می‌دهد که به ندرت منطقی است. (در C++، کاهش مقدار بولی همواره نامعتبر است. افزایش مقدار بولی در C++17 نامعتبر است و در غیر این صورت منسوخ به شمار می‌رود.)
.Sp
این هشدار با \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wduplicated\-branches\fR 4
.IX Item "-Wduplicated-branches"
هنگامی که یک if\-else دارای شاخه‌های یکسان باشد هشدار می‌دهد. این هشدار مواردی مانند زیر را تشخیص می‌دهد:
.Sp
.Vb 4
\&        if (p != NULL)
\&          return 0;
\&        else
\&          return 0;
.Ve
.Sp
اگر هر دو شاخه فقط شامل یک دستور خالی باشند هشداری صادر نمی‌کند. این هشدار همچنین برای عملگرهای شرطی نیز اعمال می‌شود:
.Sp
.Vb 1
\&          int i = x ? *p : *p;
.Ve
.IP \fB\-Wduplicated\-cond\fR 4
.IX Item "-Wduplicated-cond"
درباره شرط‌های تکراری در یک زنجیره if\-else\-if هشدار می‌دهد. برای نمونه، برای کد زیر هشدار صادر می‌کند:
.Sp.Vb 2
\&        if (p\->q != NULL) { ... }
\&        else if (p\->q != NULL) { ... }
.Ve
.IP \fB\-Wframe\-address\fR 4
.IX Item "-Wframe-address"
هنگامی که \fB_\|_builtin_frame_address\fR یا \fB_\|_builtin_return_address\fR
با آرگومانی بزرگ‌تر از 0 فراخوانی شوند، هشدار می‌دهد. چنین فراخوانی‌هایی ممکن است مقادیر
نامعین برگردانند یا باعث خرابی برنامه شوند. این هشدار در \fB\-Wall\fR گنجانده شده است.
.IP "\fB\-Wno\-discarded\-qualifiers\fR (فقط C و Objective\-C)" 4
.IX Item "-Wno-discarded-qualifiers (C and Objective-C only)"
در صورت نادیده گرفته شدن توصیف‌کننده‌های نوع روی اشاره‌گرها، هشدار نمی‌دهد.
به طور معمول، کامپایلر زمانی که یک متغیر \f(CW\*(C`const char *\*(C'\fR به
تابعی ارسال شود که پارامتری از نوع \f(CW\*(C`char *\*(C'\fR می‌پذیرد، هشدار صادر می‌کند.
از این گزینه می‌توان برای فرونشاندن چنین هشداری استفاده کرد.
.IP "\fB\-Wno\-discarded\-array\-qualifiers\fR (فقط C و Objective\-C)" 4
.IX Item "-Wno-discarded-array-qualifiers (C and Objective-C only)"
اگر توصیف‌کننده‌های نوع در آرایه‌هایی که هدف اشاره‌گر هستند نادیده گرفته شوند،
هشدار نمی‌دهد. به طور معمول، کامپایلر اگر یک متغیر
\&\f(CW\*(C`const int (*)[]\*(C'\fR به تابعی ارسال شود که پارامتری از
نوع \f(CW\*(C`int (*)[]\*(C'\fR می‌پذیرد، هشدار می‌دهد. از این گزینه می‌توان
برای فرونشاندن چنین هشداری استفاده کرد.
.IP "\fB\-Wno\-incompatible\-pointer\-types\fR (فقط C و Objective\-C)" 4
.IX Item "-Wno-incompatible-pointer-types (C and Objective-C only)"
هنگامی که تبدیلی بین اشاره‌گرهایی با انواع ناسازگار صورت می‌گیرد، هشدار نمی‌دهد.
این هشدار برای مواردی است که با \fB\-Wno\-pointer\-sign\fR پوشش داده نمی‌شوند؛
گزینه‌ای که برای انتساب یا ارسال آرگومان اشاره‌گر با علامت‌داری (signedness) متفاوت، هشدار می‌دهد.
.Sp
به طور پیش‌فرض، در C99 و گویش‌های جدیدتر C، کامپایلر GCC با این موضوع به عنوان
یک خطا برخورد می‌کند. این خطا می‌تواند با استفاده از
\&\fB\-fpermissive\fR (همراه با برخی خطاهای دیگر)، یا برای این
خطا به تنهایی با \fB\-Wno\-error=incompatible\-pointer\-types\fR به یک هشدار تنزل داده شود.
.Sp
این هشدار توسط \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد.
.IP "\fB\-Wno\-int\-conversion\fR (فقط C و Objective\-C)" 4
.IX Item "-Wno-int-conversion (C and Objective-C only)"
درباره تبدیل‌های ناسازگار عدد صحیح به اشاره‌گر و اشاره‌گر به عدد صحیح
هشدار نمی‌دهد. این هشدار مربوط به تبدیل‌های ضمنی است؛ برای تبدیل‌های صریح
می‌توان از هشدارهای \fB\-Wno\-int\-to\-pointer\-cast\fR و
\&\fB\-Wno\-pointer\-to\-int\-cast\fR استفاده کرد.
.Sp
به طور پیش‌فرض، در C99 و گویش‌های جدیدتر C، کامپایلر GCC با این موضوع به عنوان
یک خطا برخورد می‌کند. این خطا می‌تواند با استفاده از
\&\fB\-fpermissive\fR (همراه با برخی خطاهای دیگر)، یا برای این
خطا به تنهایی با \fB\-Wno\-error=int\-conversion\fR به یک هشدار تنزل داده شود.
.Sp
این هشدار توسط \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد.
.IP \fB\-Wzero\-as\-null\-pointer\-constant\fR 4
.IX Item "-Wzero-as-null-pointer-constant"
هنگامی که از لفظ \fB0\fR به عنوان ثابت اشاره‌گر تهی استفاده شود، هشدار می‌دهد.
.IP \fB\-Wzero\-length\-bounds\fR 4
.IX Item "-Wzero-length-bounds"
درباره دسترسی به عناصر اعضای آرایه‌ای با طول صفر که ممکن است با سایر اعضای
همان شیء همپوشانی داشته باشند، هشدار می‌دهد. اعلان آرایه‌های با طول صفر
داخلی توصیه نمی‌شود زیرا دسترسی به آن‌ها تعریف‌نشده است.
.Sp
برای مثال، دو ذخیره‌سازی اول در تابع \f(CW\*(C`bad\*(C'\fR گزارش می‌شوند،
زیرا عناصر آرایه با اعضای بعدی \f(CW\*(C`b\*(C'\fR و
\&\f(CW\*(C`c\*(C'\fR همپوشانی دارند. ذخیره‌سازی سوم توسط \fB\-Warray\-bounds\fR
گزارش می‌شود، زیرا فراتر از مرزهای شیء دربرگیرنده است.
.Sp
.Vb 2
\&        struct X { int a[0]; int b, c; };
\&        struct X x;
\&        
\&        void bad (void)
\&        {
\&          x.a[0] = 0;   // \-Wzero\-length\-bounds
\&          x.a[1] = 1;   // \-Wzero\-length\-bounds
\&          x.a[2] = 2;   // \-Warray\-bounds
\&        }
.Ve
.Sp
گزینه \fB\-Wzero\-length\-bounds\fR توسط \fB\-Warray\-bounds\fR فعال می‌شود.
.IP \fB\-Wno\-div\-by\-zero\fR 4
.IX Item "-Wno-div-by-zero"
درباره تقسیم عدد صحیح بر صفر در زمان کامپایل هشدار نمی‌دهد. درباره تقسیم
ممیز شناور بر صفر هشداری داده نمی‌شود، چرا که می‌تواند روشی معتبر
برای به دست آوردن بی‌نهایت‌ها و مقادیر NaN باشد.
.IP \fB\-Wsystem\-headers\fR 4
.IX Item "-Wsystem-headers"
پیام‌های هشدار را برای ساختارهای موجود در فایل‌های سرآیند سیستم چاپ می‌کند.
هشدارهای ناشی از سرآیندهای سیستم معمولاً نادیده گرفته می‌شوند، با این فرض
که معمولاً نشان‌دهنده مشکلات واقعی نبوده و صرفاً خواندن خروجی کامپایلر را
دشوارتر می‌سازند. استفاده از این گزینه خط فرمان به GCC می‌گوید
هشدارهای سرآیندهای سیستم را طوری منتشر کند که گویی در کد کاربر رخ
داده‌اند. با این حال، توجه داشته باشید که استفاده از \fB\-Wall\fR در
ترکیب با این گزینه، درباره پراگماهای ناشناخته در سرآیندهای سیستم هشدار
\fIنمی‌دهد\fR\-\-\-برای آن، باید \fB\-Wunknown\-pragmas\fR نیز استفاده شود.
.IP \fB\-Wtautological\-compare\fR 4
.IX Item "-Wtautological-compare"
اگر یک مقایسه با خود همواره به درست یا نادرست ارزیابی شود، هشدار می‌دهد. این
هشدار اشتباهات مختلفی را شناسایی می‌کند؛ مانند:
.Sp
.Vb 3
\&        int i = 1;
\&        ...
\&        if (i > i) { ... }
.Ve
.Sp
این هشدار همچنین درباره مقایسه‌های بیتی که همواره به درست یا نادرست
ارزیابی می‌شوند نیز هشدار می‌دهد؛ برای نمونه:
.Sp
.Vb 1
\&        if ((a & 16) == 10) { ... }
.Ve
.Sp
همواره نادرست (false) خواهد بود.
.Sp
این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wtrailing\-whitespace\fR 4
.IX Item "-Wtrailing-whitespace"
.PD 0
.IP \fB\-Wtrailing\-whitespace=\fR\fIkind\fR 4
.IX Item "-Wtrailing-whitespace=kind"
.PD
درباره فاصله‌های خالی انتهایی در انتهای خطوط، از جمله درون کامنت‌ها،
اما به استثنای فاصله‌های خالی انتهایی در رشته‌های لفظی خام، هشدار می‌دهد.
\&\f(CW\*(C`\-Wtrailing\-whitespace\*(C'\fR معادل
\&\f(CW\*(C`\-Wtrailing\-whitespace=blanks\*(C'\fR است و فقط درباره نویسه‌های فاصله و
تب افقی انتهایی هشدار می‌دهد. \f(CW\*(C`\-Wtrailing\-whitespace=any\*(C'\fR درباره
آن‌ها یا نویسه‌های انتهایی پرش صفحه (form feed) یا تب عمودی هشدار می‌دهد.
\&\f(CW\*(C`\-Wno\-trailing\-whitespace\*(C'\fR یا \f(CW\*(C`\-Wtrailing\-whitespace=none\*(C'\fR
این هشدار را غیرفعال می‌کند که وضعیت پیش‌فرض است.
این یک هشدار مربوط به سبک کدنویسی است.
.IP \fB\-Wleading\-whitespace=\fR\fIkind\fR 4
.IX Item "-Wleading-whitespace=kind"
درباره ایرادات سبکی در فاصله‌های خالی ابتدای خط هشدار می‌دهد، اما نه درباره مقدار
تورفتگی. برخی پروژه‌ها از سبک‌های کدنویسی استفاده می‌کنند که در آن فقط از فاصله‌ها
برای تورفتگی استفاده می‌شود، دیگران فقط از تب‌ها استفاده می‌کنند، و دیگران از صفر یا چند تب (برای
مضارب \f(CW\*(C`\-ftabstop=\fR\f(CIn\fR\f(CW\*(C'\fR) و به دنبال آن صفر یا کمتر از \fIn\fR
فاصله استفاده می‌کنند. هیچ هشداری روی خطوطی که صرفاً شامل نویسه‌های فاصله خالی هستند صادر نمی‌شود
(اگرچه ممکن است هشدار \f(CW\*(C`\-Wtrailing\-whitespace=\*(C'\fR صادر شود)، و هیچ
هشداری درون رشته‌های لفظی خام داده نمی‌شود. همچنین برای فاصله‌های خالی ابتدای خط درون
کامنت‌های چندخطی، هشدار صادر می‌شود.
\&\f(CW\*(C`\-Wleading\-whitespace=spaces\*(C'\fR برای پروژه‌هایی که می‌خواهند تورفتگی را فقط با
فاصله انجام دهند، درباره هر فاصله خالی ابتدای خط به غیر از فاصله‌ها هشدار می‌دهد.
\&\f(CW\*(C`\-Wleading\-whitespace=tabs\*(C'\fR برای پروژه‌هایی که می‌خواهند تورفتگی را فقط با
تب‌های افقی انجام دهند، درباره هر فاصله خالی ابتدای خط به غیر از تب‌های افقی هشدار می‌دهد.
\&\f(CW\*(C`\-Wleading\-whitespace=blanks\*(C'\fR درباره فاصله‌های خالی ابتدای خط به غیر از
فاصله‌ها و تب‌های افقی، یا درباره تب افقی پس از یک فاصله در فاصله‌های خالی ابتدای خط،
یا درباره \fIn\fR یا تعداد بیشتری فاصله متوالی در فاصله‌های خالی ابتدای خط
(که در آن \fIn\fR آرگومان \f(CW\*(C`\-ftabstop=\fR\f(CIn\fR\f(CW\*(C'\fR است و به طور
پیش‌فرض 8 می‌باشد) هشدار می‌دهد.
\&\f(CW\*(C`\-Wleading\-whitespace=none\*(C'\fR این هشدار را غیرفعال می‌کند که وضعیت پیش‌فرض است.
این یک هشدار مربوط به سبک کدنویسی است.
.IP \fB\-Wtrampolines\fR 4
.IX Item "-Wtrampolines"
درباره ترامپولین‌های ایجادشده برای اشاره‌گرها به توابع تو در تو هشدار می‌دهد.
یک ترامپولین، قطعه کوچکی از داده یا کد است که در زمان اجرا
روی پشته ساخته می‌شود، هنگامی که آدرس یک تابع تو در تو گرفته شده باشد، و برای
فراخوانی غیرمستقیم تابع تو در تو استفاده می‌گردد. برای برخی از مقصدهای کامپایل، این
ساختار تنها از داده تشکیل شده و بنابراین به رفتار خاصی نیاز ندارد. اما برای
بیشتر مقصدها، از کد تشکیل شده و بنابراین نیازمند آن است که پشته قابل اجرا (executable)
باشد تا برنامه به درستی کار کند.
.IP \fB\-Wfloat\-equal\fR 4
.IX Item "-Wfloat-equal"
اگر مقادیر ممیز شناور در مقایسه‌های برابری استفاده شوند، هشدار می‌دهد.
.Sp
ایده پشت این هشدار آن است که گاهی اوقات (برای برنامه‌نویس)
راحت‌تر است که مقادیر ممیز شناور را به عنوان تقریب‌هایی از اعداد حقیقی با
دقت بی‌نهایت در نظر بگیرد. اگر چنین کاری انجام می‌دهید، باید (از طریق
تحلیل کد یا روشی دیگر) حداکثر خطای ممکن یا محتملی را که این محاسبه ایجاد می‌کند
محاسبه نمایید و هنگام انجام مقایسه‌ها آن را در نظر بگیرید (و همچنین هنگام تولید خروجی،
اما آن مسئله دیگری است). به طور خاص، به جای بررسی برابری، باید بررسی
کنید که آیا دو مقدار دارای بازه‌های همپوشان هستند یا خیر؛ و این کار
با عملگرهای رابطه‌ای انجام می‌شود، بنابراین مقایسه‌های برابری احتمالاً
اشتباه هستند.
.IP "\fB\-Wtraditional\fR (فقط C و Objective\-C)" 4
.IX Item "-Wtraditional (C and Objective-C only)"
درباره ساختارهای خاصی که در C سنتی و ISO C رفتار متفاوتی دارند، هشدار
می‌دهد. همچنین درباره ساختارهای ISO C که در C سنتی هیچ معادلی ندارند،
و/یا ساختارهای مسئله‌داری که باید از آن‌ها اجتناب شود، هشدار می‌دهد.
.RS 4
.IP * 4
پارامترهای ماکرو که درون رشته‌های لفظی در بدنه ماکرو ظاهر می‌شوند.
در C سنتی جایگزینی ماکرو درون رشته‌های لفظی صورت می‌گیرد،
اما در ISO C این اتفاق نمی‌افتد..IP * 4
در C سنتی (traditional C)، برخی دستورهای پیش‌پردازنده وجود نداشتند.
پیش‌پردازنده‌های سنتی خطی را تنها در صورتی یک دستور در نظر می‌گرفتند
که \fB#\fR در ستون ۱ خط ظاهر می‌شد. بنابراین
\&\fB\-Wtraditional\fR درباره دستورهایی که C سنتی
می‌فهمد اما نادیده می‌گیرد چون \fB#\fR به عنوان
نویسه اول خط ظاهر نشده است، هشدار می‌دهد. همچنین پیشنهاد می‌کند دستورهایی مانند
\&\f(CW\*(C`#pragma\*(C'\fR را که برای C سنتی قابل فهم نیستند، با دندانه‌دار کردن مخفی کنید. برخی
پیاده‌سازی‌های سنتی \f(CW\*(C`#elif\*(C'\fR را تشخیص نمی‌دهند، بنابراین این گزینه
پیشنهاد می‌کند کلاً از آن دوری کنید.
.IP * 4
یک ماکروی تابع‌گونه که بدون آرگومان ظاهر شود.
.IP * 4
عملگر مثبت یکانی (unary plus).
.IP * 4
پسوند ثابت عدد صحیح \fBU\fR، یا پسوندهای ثابت ممیز شناور \fBF\fR یا \fBL\fR.
(C سنتی از پسوند \fBL\fR روی ثابت‌های عدد صحیح پشتیبانی می‌کند.)
توجه داشته باشید که این پسوندها در ماکروهای تعریف‌شده در سرآیندهای سیستمِ
اکثر سیستم‌های امروزی ظاهر می‌شوند، مثلاً ماکروهای \fB_MIN\fR/\fB_MAX\fR در \f(CW\*(C`<limits.h>\*(C'\fR.
استفاده از این ماکروها در کد کاربر معمولاً ممکن است منجر به هشدارهای
کاذب شود، با این حال پیش‌پردازنده یکپارچهٔ GCC زمینه کافی برای
جلوگیری از هشدار در این موارد را دارد.
.IP * 4
تابعی که در یک بلوک به صورت خارجی (external) اعلان شده و سپس بعد از پایان آن
بلوک استفاده شود.
.IP * 4
دستور \f(CW\*(C`switch\*(C'\fR عملوندی از نوع \f(CW\*(C`long\*(C'\fR داشته باشد.
.IP * 4
یک اعلان تابع غیر\-\f(CW\*(C`static\*(C'\fR به دنبال یک اعلان \f(CW\*(C`static\*(C'\fR بیاید.
این ساختار توسط برخی کامپایلرهای C سنتی پذیرفته نمی‌شود.
.IP * 4
نوع ISO یک ثابت عدد صحیح دارای پهنا یا علامت‌داری متفاوتی
نسبت به نوع سنتی آن باشد. این هشدار تنها در صورتی صادر می‌شود
که مبنای ثابت ده باشد. یعنی مقادیر شانزده‌شانزدهی یا هشت‌هشتی، که
معمولاً الگوهای بیتی را نشان می‌دهند، هشداری دریافت نمی‌کنند.
.IP * 4
استفاده از الحاق رشتهٔ ISO تشخیص داده شود.
.IP * 4
مقداردهی اولیه به ساختارهای تجمعی خودکار (automatic aggregates).
.IP * 4
تداخل شناسه‌ها با برچسب‌ها (labels). C سنتی فاقد یک
فضای‌نام جداگانه برای برچسب‌ها است.
.IP * 4
مقداردهی اولیه اجتماعات (unions). اگر مقداردهنده اولیه صفر باشد، از هشدار
صرف‌نظر می‌شود. این کار با این فرض انجام می‌شود که مقداردهنده اولیه صفر در
کد کاربر مشروط به مثلاً \f(CW\*(C`_\|_STDC_\|_\*(C'\fR قرار گرفته تا از هشدارهای
مقداردهنده اولیه جاافتاده جلوگیری شود و در حالت C سنتی به مقداردهی اولیه پیش‌فرض به صفر متکی است.
.IP * 4
تبدیل‌ها توسط پیش‌نمونه‌ها (prototypes) بین مقادیر نقطه ثابت/ممیز شناور و برعکس.
نبود این پیش‌نمونه‌ها هنگام کامپایل با C سنتی
باعث بروز مشکلات جدی می‌شود. این زیرمجموعه‌ای از هشدارهای تبدیل
ممکن است؛ برای مجموعه کامل از \fB\-Wtraditional\-conversion\fR استفاده کنید.
.IP * 4
استفاده از تعاریف تابع به سبک ISO C. این هشدار عمداً
برای اعلان‌های پیش‌نمونه یا توابع با تعداد آرگومان متغیر صادر
\&\fIنمی‌شود\fR زیرا این ویژگی‌های ISO C هنگام استفاده از ماکروهای
سازگاری با C سنتی در libiberty یعنی \f(CW\*(C`PARAMS\*(C'\fR و
\&\f(CW\*(C`VPARAMS\*(C'\fR در کد شما ظاهر می‌شوند. این هشدار همچنین برای توابع تو در تو
نادیده گرفته می‌شود، زیرا آن ویژگی در حال حاضر یک افزونه GCC است و بنابراین ربطی به
سازگاری با C سنتی ندارد.
.RE
.RS 4
.RE
.IP "\fB\-Wtraditional\-conversion\fR (تنها C و Objective\-C)" 4
.IX Item "-Wtraditional-conversion (C and Objective-C only)"
هشدار می‌دهد اگر یک پیش‌نمونه باعث تبدیل نوعی شود که با آنچه برای
همان آرگومان در غیاب یک پیش‌نمونه رخ می‌داد متفاوت باشد. این
شامل تبدیل‌های نقطه ثابت به شناور و برعکس، و تبدیل‌هایی است
که پهنا یا علامت‌داری یک آرگومان نقطه ثابت را تغییر می‌دهند،
مگر زمانی که همانند ارتقای پیش‌فرض باشد.
.IP "\fB\-Wdeclaration\-after\-statement\fR (تنها C و Objective\-C)" 4
.IX Item "-Wdeclaration-after-statement (C and Objective-C only)"
هشدار می‌دهد زمانی که اعلانی پس از یک عبارت در یک بلوک یافت شود. این
ساختار که از C++ شناخته شده است، با ISO C99 معرفی شد و به طور پیش‌فرض
در GCC مجاز است. توسط ISO C90 پشتیبانی نمی‌شود.
.Sp
این هشدار با \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد.
.IP \fB\-Wshadow\fR 4
.IX Item "-Wshadow"
هشدار می‌دهد هر زمان که یک متغیر محلی یا اعلان نوع، متغیر،
پارامتر، نوع، عضو کلاس (در C++)، یا متغیر نمونه
(در Objective\-C) دیگری را سایه‌اندازی (shadow) کند، یا هر زمان که یک تابع توکار سایه‌اندازی شود. توجه
داشته باشید که در C++، اگر یک متغیر محلی یک typedef صریح را سایه‌اندازی کند، کامپایلر هشدار می‌دهد،
اما اگر یک struct/class/enum را سایه‌اندازی کند، خیر.
اگر این هشدار فعال باشد، شامل تمام موارد
سایه‌اندازی محلی نیز می‌شود. این بدان معناست که \fB\-Wno\-shadow=local\fR
و \fB\-Wno\-shadow=compatible\-local\fR در صورت استفاده از
\&\fB\-Wshadow\fR نادیده گرفته می‌شوند.
همانند \fB\-Wshadow=global\fR است.
.IP "\fB\-Wno\-shadow\-ivar\fR (تنها Objective\-C)" 4
.IX Item "-Wno-shadow-ivar (Objective-C only)"
هر زمان که یک متغیر محلی یک متغیر نمونه را در یک
متد Objective\-C سایه‌اندازی کند، هشدار ندهد.
.IP \fB\-Wshadow=global\fR 4
.IX Item "-Wshadow=global"
برای هرگونه سایه‌اندازی هشدار می‌دهد.
همانند \fB\-Wshadow\fR است.
.IP \fB\-Wshadow=local\fR 4
.IX Item "-Wshadow=local"
زمانی که یک متغیر محلی، متغیر محلی دیگر یا پارامتری را سایه‌اندازی کند، هشدار می‌دهد.
.IP \fB\-Wshadow=compatible\-local\fR 4
.IX Item "-Wshadow=compatible-local"
زمانی که یک متغیر محلی، متغیر محلی دیگر یا پارامتری را سایه‌اندازی کند
که نوع آن با نوع متغیر سایه‌انداز سازگار است، هشدار می‌دهد. در C++،
سازگاری نوع در اینجا به این معناست که نوع متغیر سایه‌انداز می‌تواند
به نوع متغیر سایه‌اندازی‌شده تبدیل شود. ایجاد این پرچم
(علاوه بر \fB\-Wshadow=local\fR) بر این اساس است که وقتی
یک متغیر محلی متغیر دیگری از نوع ناسازگار را سایه‌اندازی می‌کند، به احتمال
زیاد عمدی است و یک باگ یا غلط تایپی نیست، همان‌طور که در مثال زیر نشان داده شده است:
.Sp
.Vb 8
\&        for (SomeIterator i = SomeObj.begin(); i != SomeObj.end(); ++i)
\&        {
\&          for (int i = 0; i < N; ++i)
\&          {
\&            ...
\&          }
\&          ...
\&        }
.Ve
.Sp
از آنجا که دو متغیر \f(CW\*(C`i\*(C'\fR در مثال بالا دارای انواع ناسازگار هستند،
فعال کردنِ تنها \fB\-Wshadow=compatible\-local\fR هشداری صادر نمی‌کند.
از آنجا که انواع آن‌ها ناسازگار است، اگر برنامه‌نویسی تصادفاً یکی را
به جای دیگری استفاده کند، انتظار می‌رود که بررسی نوع آن را گرفته و
خطا یا هشداری صادر کند. استفاده از این پرچم به جای \fB\-Wshadow=local\fR می‌تواند
احتمالاً تعداد هشدارهای ناشی از سایه‌اندازی عمدی را کاهش دهد.
توجه داشته باشید که این همچنین بدان معناست که سایه‌اندازی \f(CW\*(C`const char *i\*(C'\fR توسط
\&\f(CW\*(C`char *i\*(C'\fR هشداری صادر نمی‌کند.
.Sp
این هشدار همچنین توسط \fB\-Wshadow=local\fR فعال می‌شود.
.IP \fB\-Wlarger\-than=\fR\fIbyte\-size\fR 4
.IX Item "-Wlarger-than=byte-size"
هشدار می‌دهد هر زمان شیئی تعریف شود که اندازه‌اش از \fIbyte\-size\fR فراتر رود.
\&\fB\-Wlarger\-than=\fR\fBPTRDIFF_MAX\fR به طور پیش‌فرض فعال است.
هشدارهای کنترل‌شده توسط این گزینه را می‌توان با مشخص کردن
\&\fIbyte\-size\fR با مقدار \fBSIZE_MAX\fR یا بیشتر، یا با \fB\-Wno\-larger\-than\fR غیرفعال کرد.
.Sp
همچنین برای فراخوانی توابع دارای کران مانند \f(CW\*(C`memchr\*(C'\fR یا
\&\f(CW\*(C`strnlen\*(C'\fR که کرانی بزرگ‌تر از بزرگ‌ترین شیء ممکن
(که به طور پیش‌فرض \fBPTRDIFF_MAX\fR بایت است) مشخص می‌کنند، هشدار می‌دهد. این هشدارها
فقط با \fB\-Wno\-larger\-than\fR قابل غیرفعال‌سازی هستند.
.IP \fB\-Wno\-larger\-than\fR 4
.IX Item "-Wno-larger-than"
هشدارهای \fB\-Wlarger\-than=\fR را غیرفعال می‌کند. این گزینه معادل
\fB\-Wlarger\-than=\fR\fBSIZE_MAX\fR یا بزرگ‌تر است.
.IP \fB\-Wframe\-larger\-than=\fR\fIbyte\-size\fR 4
.IX Item "-Wframe-larger-than=byte-size"
هشدار می‌دهد اگر اندازه یک قاب تابع از \fIbyte\-size\fR فراتر رود.
محاسبه انجام‌شده برای تعیین اندازه قاب پشته تقریبی است
و محتاطانه (دست بالا) نیست.
نیازمندی‌های واقعی ممکن است تا حدودی بیشتر از \fIbyte\-size\fR باشد،
حتی اگر هشداری دریافت نکنید. علاوه بر این، هر فضایی که از طریق
\f(CW\*(C`alloca\*(C'\fR، آرایه‌های با طول متغیر، یا ساختارهای مربوطه تخصیص یابد،
توسط کامپایلر در تعیین این‌که هشداری صادر شود یا خیر
گنجانده نمی‌شود.
\&\fB\-Wframe\-larger\-than=\fR\fBPTRDIFF_MAX\fR به طور پیش‌فرض فعال است.
هشدارهای کنترل‌شده توسط این گزینه را می‌توان با مشخص کردن
\&\fIbyte\-size\fR با مقدار \fBSIZE_MAX\fR یا بیشتر، یا با
\&\fB\-Wno\-frame\-larger\-than\fR غیرفعال کرد.
.IP \fB\-Wno\-frame\-larger\-than\fR 4
.IX Item "-Wno-frame-larger-than"
هشدارهای \fB\-Wframe\-larger\-than=\fR را غیرفعال می‌کند. این گزینه معادل
\fB\-Wframe\-larger\-than=\fR\fBSIZE_MAX\fR یا بزرگ‌تر است.
.IP \fB\-Wfree\-nonheap\-object\fR 4
.IX Item "-Wfree-nonheap-object"
هنگام تلاش برای آزادسازی شیئی هشدار می‌دهد که یا روی هیپ (heap) تخصیص نیافته است،
یا با استفاده از اشاره‌گری انجام می‌شود که از فراخوانی قبلی تابع تخصیص متناظر
بازگردانده نشده است. برای نمونه، از آنجا که فراخوانی
\f(CW\*(C`stpcpy\*(C'\fR اشاره‌گری به نویسه nul پایانی بازمی‌گرداند و
نه به ابتدای شیء، فراخوانی \f(CW\*(C`free\*(C'\fR در زیر
گزارش می‌شود.
.Sp
.Vb 6
\&        void f (char *p)
\&        {
\&          p = stpcpy (p, "abc");
\&          // ...
\&          free (p);   // warning
\&        }
.Ve
.Sp
\&\fB\-Wfree\-nonheap\-object\fR در \fB\-Wall\fR گنجانده شده است..IP \fB\-Wstack\-usage=\fR\fIbyte\-size\fR 4
.IX Item "-Wstack-usage=byte-size"
اگر میزان استفادهٔ یک تابع از پشته (stack) ممکن است از \fIbyte\-size\fR بیشتر شود، هشدار می‌دهد.
محاسبهٔ انجام‌شده برای تعیین میزان استفاده از پشته محافظه‌کارانه است.
هرگونه فضای تخصیص‌یافته توسط \f(CW\*(C`alloca\*(C'\fR، آرایه‌های با طول متغیر، یا ساختارهای مرتبط،
هنگام تصمیم‌گیری برای صدور هشدار توسط کامپایلر لحاظ می‌شود.
.Sp
پیام ارائه‌شده مطابق با خروجی \fB\-fstack\-usage\fR است.
.RS 4
.IP * 4
اگر استفاده از پشته کاملاً ایستا باشد اما از مقدار مشخص‌شده فراتر رود:
.Sp
.Vb 1
\&          warning: stack usage is 1120 bytes
.Ve
.IP * 4
اگر استفاده از پشته (تا حدی) پویا اما کران‌دار باشد:
.Sp
.Vb 1
\&          warning: stack usage might be 1648 bytes
.Ve
.IP * 4
اگر استفاده از پشته (تا حدی) پویا و نامحدود باشد:
.Sp
.Vb 1
\&          warning: stack usage might be unbounded
.Ve
.RE
.RS 4
.Sp
گزینهٔ \&\fB\-Wstack\-usage=\fR\fBPTRDIFF_MAX\fR به‌طور پیش‌فرض فعال است.
هشدارهای کنترل‌شده با این گزینه را می‌توان با تعیین
\&\fIbyte\-size\fR برابر با \fBSIZE_MAX\fR یا بیشتر، یا با استفاده از
\&\fB\-Wno\-stack\-usage\fR غیرفعال کرد.
.RE
.IP \fB\-Wno\-stack\-usage\fR 4
.IX Item "-Wno-stack-usage"
هشدارهای \fB\-Wstack\-usage=\fR را غیرفعال می‌کند. این گزینه معادل
\&\fB\-Wstack\-usage=\fR\fBSIZE_MAX\fR یا مقادیر بزرگ‌تر است.
.IP \fB\-Wunsafe\-loop\-optimizations\fR 4
.IX Item "-Wunsafe-loop-optimizations"
اگر حلقه به دلیل اینکه کامپایلر نمی‌تواند هیچ فرضی دربارهٔ کران‌های
اندیس‌های حلقه در نظر بگیرد بهینه‌سازی نشود، هشدار می‌دهد. همراه با
\&\fB\-funsafe\-loop\-optimizations\fR، اگر کامپایلر چنین فرضیاتی را اعمال کند
هشدار می‌دهد.
.IP "\fB\-Wno\-pedantic\-ms\-format\fR (فقط مقصدهای MinGW)" 4
.IX Item "-Wno-pedantic-ms-format (MinGW targets only)"
هنگامی که در ترکیب با \fB\-Wformat\fR و \fB\-pedantic\fR بدون افزونه‌های GNU
استفاده شود، این گزینه هشدارهای مربوط به مشخص‌کننده‌های عرض قالب غیراستاندارد ISO
برای \f(CW\*(C`printf\*(C'\fR / \f(CW\*(C`scanf\*(C'\fR نظیر \f(CW\*(C`I32\*(C'\fR، \f(CW\*(C`I64\*(C'\fR و \f(CW\*(C`I\*(C'\fR را
که در مقصدهای Windows استفاده می‌شوند و به زمان اجرای MS وابسته‌اند، غیرفعال می‌کند.
.IP \fB\-Wpointer\-arith\fR 4
.IX Item "-Wpointer-arith"
دربارهٔ هر چیزی که به «اندازهٔ» یک نوع تابع یا \f(CW\*(C`void\*(C'\fR وابسته باشد
هشدار می‌دهد. GNU C برای سهولت در محاسبات با اشاره‌گرهای \f(CW\*(C`void *\*(C'\fR
و اشاره‌گرها به توابع، اندازهٔ ۱ را به این نوع‌ها اختصاص می‌دهد. در C++،
همچنین در صورتی که یک عملیات حسابی شامل \f(CW\*(C`NULL\*(C'\fR باشد هشدار می‌دهد.
این هشدار توسط \fB\-Wpedantic\fR نیز فعال می‌شود.
.Sp
این هشدار با استفاده از \fB\-pedantic\-errors\fR به یک خطا تبدیل می‌شود.
.IP \fB\-Wno\-pointer\-compare\fR 4
.IX Item "-Wno-pointer-compare"
اگر یک اشاره‌گر با یک ثابت نویسه‌ای صفر مقایسه شود، هشدار نمی‌دهد.
این حالت معمولاً به این معنی است که قصد برنامه‌نویس ارجاع‌زدایی از اشاره‌گر بوده است.
برای مثال:
.Sp
.Vb 3
\&        const char *p = foo ();
\&        if (p == \*(Aq\e0\*(Aq)
\&          return 42;
.Ve
.Sp
توجه داشته باشید که کد بالا در C++11 نامعتبر است.
.Sp
این هشدار به‌طور پیش‌فرض فعال است.
.IP \fB\-Wno\-tsan\fR 4
.IX Item "-Wno-tsan"
هشدارهای مربوط به قابلیت‌های پشتیبانی‌نشده در ThreadSanitizer را غیرفعال می‌کند.
.Sp
ابزار ThreadSanitizer از \f(CW\*(C`std::atomic_thread_fence\*(C'\fR پشتیبانی نمی‌کند
و ممکن است هشدارهای مثبت کاذب گزارش دهد.
.IP \fB\-Wtype\-limits\fR 4
.IX Item "-Wtype-limits"
اگر یک مقایسه به دلیل محدودهٔ محدود نوع داده همیشه درست یا همیشه نادرست باشد،
هشدار می‌دهد، اما برای عبارت‌های ثابت هشداری صادر نمی‌کند. برای مثال،
اگر یک متغیر بدون علامت با \f(CW\*(C`<\*(C'\fR یا \f(CW\*(C`>=\*(C'\fR با صفر مقایسه شود،
هشدار می‌دهد. این هشدار توسط \fB\-Wextra\fR نیز فعال می‌شود.
.IP "\fB\-Wabsolute\-value\fR (فقط C و Objective\-C)" 4
.IX Item "-Wabsolute-value (C and Objective-C only)"
هنگام فراخوانی توابع استانداردی که قدر مطلق یک آرگومان را محاسبه می‌کنند،
در صورتی که تابع استاندارد مناسب‌تری در دسترس باشد، هشدار می‌دهد. برای مثال،
فراخوانی \f(CWabs(3.14)\fR باعث ایجاد هشدار می‌شود زیرا تابع مناسب برای محاسبهٔ
قدر مطلق یک آرگومان از نوع \f(CWdouble\fR، تابع \f(CW\*(C`fabs\*(C'\fR است. این گزینه همچنین
زمانی که آرگومان در فراخوانی چنین تابعی دارای یک نوع بدون علامت باشد، هشدار می‌دهد.
این هشدار را می‌توان با یک تبدیل نوع صریح مهار کرد؛ همچنین توسط \fB\-Wextra\fR فعال می‌شود.
.IP \fB\-Wcomment\fR 4
.IX Item "-Wcomment"
.PD 0
.IP \fB\-Wcomments\fR 4
.IX Item "-Wcomments"
.PD
هر زمان که توالی شروع توضیح \fB/*\fR درون یک توضیح \fB/*\fR ظاهر شود،
یا هر زمان که یک ترکیب بک‌اسلش-خط جدید در یک توضیح \fB//\fR دیده شود،
هشدار می‌دهد. این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wtrigraphs\fR 4
.IX Item "-Wtrigraphs"
اگر سه‌نویسه‌ای‌ها (trigraphs) مشاهده شوند که ممکن است معنای برنامه را
تغییر دهند، هشدار می‌دهد. در مورد سه‌نویسه‌ای‌های درون توضیحات هشداری
داده نمی‌شود، مگر مواردی که یک خط جدید گریزدار تشکیل دهند.
.Sp
این گزینه به‌طور ضمنی توسط \fB\-Wall\fR فعال می‌شود. اگر \fB\-Wall\fR مشخص
نشده باشد، این گزینه همچنان فعال است مگر اینکه trigraphs فعال باشند.
برای استفاده از تبدیل سه‌نویسه‌ای بدون هشدارها، در حالی که سایر
هشدارهای \fB\-Wall\fR فعال بمانند، از \fB\-trigraphs \-Wall \-Wno\-trigraphs\fR استفاده کنید.
.IP \fB\-Wundef\fR 4
.IX Item "-Wundef"
اگر یک شناسهٔ تعریف‌نشده در یک دستورالعمل \f(CW\*(C`#if\*(C'\fR ارزیابی شود،
هشدار می‌دهد. چنین شناسه‌هایی با صفر جایگزین می‌شوند.
.IP \fB\-Wexpansion\-to\-defined\fR 4
.IX Item "-Wexpansion-to-defined"
هر زمان که \fBdefined\fR در بسط یک ماکرو دیده شود (از جمله مواردی که
ماکرو توسط یک دستورالعمل \fB#if\fR بسط داده می‌شود)، هشدار می‌دهد.
چنین کاربردی قابل‌حمل نیست.
این هشدار توسط \fB\-Wpedantic\fR و \fB\-Wextra\fR نیز فعال می‌شود.
.IP \fB\-Wunused\-macros\fR 4
.IX Item "-Wunused-macros"
دربارهٔ ماکروهای تعریف‌شده در فایل اصلی که استفاده نشده‌اند هشدار می‌دهد.
یک ماکرو در صورتی \fIاستفاده‌شده\fR محسوب می‌شود که حداقل یک بار بسط داده شود
یا وجود آن بررسی گردد. پیش‌پردازنده همچنین در صورتی که ماکرو در زمان
بازتعریف یا لغو تعریف استفاده نشده باشد، هشدار می‌دهد.
.Sp
برای ماکروهای درونی (built\-in)، ماکروهای تعریف‌شده در خط فرمان، و ماکروهای
تعریف‌شده در فایل‌های include هشداری صادر نمی‌شود.
.Sp
\&\fIنکته:\fR اگر یک ماکرو واقعاً استفاده شده باشد، اما صرفاً در بلوک‌های شرطی
نادیده‌گرفته‌شده به کار رفته باشد، پیش‌پردازنده آن را به عنوان استفاده‌نشده گزارش می‌کند.
برای جلوگیری از هشدار در چنین حالتی، می‌توانید محدودهٔ تعریف ماکرو را
بهبود دهید، مثلاً با انتقال آن به اولین بلوک نادیده‌گرفته‌شده.
از سوی دیگر، می‌توانید با کدی شبیه به زیر، یک کاربرد صوری فراهم کنید:
.Sp
.Vb 2
\&        #if defined the_macro_causing_the_warning
\&        #endif
.Ve
.IP \fB\-Wno\-endif\-labels\fR 4
.IX Item "-Wno-endif-labels"
هر زمان که پس از یک \f(CW\*(C`#else\*(C'\fR یا \f(CW\*(C`#endif\*(C'\fR متنی قرار گیرد، هشدار نمی‌دهد.
این حالت گاهی در برنامه‌های قدیمی‌تر با کدهایی به فرم زیر پیش می‌آید:
.Sp
.Vb 5
\&        #if FOO
\&        ...
\&        #else FOO
\&        ...
\&        #endif FOO
.Ve
.Sp
\f(CW\*(C`FOO\*(C'\fR دوم و سوم باید درون توضیحات قرار گیرند.
این هشدار به‌طور پیش‌فرض فعال است.
.IP "\fB\-Wbad\-function\-cast\fR (فقط C و Objective\-C)" 4
.IX Item "-Wbad-function-cast (C and Objective-C only)"
زمانی که فراخوانی یک تابع به یک نوع ناسازگار تبدیل شود، هشدار می‌دهد.
برای مثال، اگر فراخوانی تابعی که یک نوع عدد صحیح برمی‌گرداند به یک
نوع اشاره‌گر تبدیل شود، هشدار می‌دهد.
.IP "\fB\-Wc90\-c99\-compat\fR (فقط C و Objective\-C)" 4
.IX Item "-Wc90-c99-compat (C and Objective-C only)"
دربارهٔ ویژگی‌هایی که در ISO C90 وجود ندارند، اما در ISO C99 موجود هستند،
هشدار می‌دهد. برای نمونه، دربارهٔ استفاده از آرایه‌های با طول متغیر،
نوع \f(CW\*(C`long long\*(C'\fR، نوع \f(CW\*(C`bool\*(C'\fR، مقادیر لفظی مرکب (compound literals)،
مقداردهنده‌های اولیّهٔ تعیین‌شده (designated initializers) و غیره هشدار می‌دهد.
این گزینه مستقل از حالت استانداردها است. هشدارها در عبارتی که پس از
\&\f(CW\*(C`_\|_extension_\|_\*(C'\fR می‌آید غیرفعال هستند.
.IP "\fB\-Wc99\-c11\-compat\fR (فقط C و Objective\-C)" 4
.IX Item "-Wc99-c11-compat (C and Objective-C only)"
دربارهٔ ویژگی‌هایی که در ISO C99 وجود ندارند، اما در ISO C11 موجود هستند،
هشدار می‌دهد. برای نمونه، دربارهٔ استفاده از ساختارها و اجتماعات بی‌نام،
توصیف‌کنندهٔ نوع \f(CW\*(C`_Atomic\*(C'\fR، مشخص‌کنندهٔ ردهٔ حافظهٔ \f(CW\*(C`_Thread_local\*(C'\fR،
مشخص‌کنندهٔ \f(CW\*(C`_Alignas\*(C'\fR، عملگر \f(CW\*(C`Alignof\*(C'\fR، کلیدواژهٔ \f(CW\*(C`_Generic\*(C'\fR
و مواردی از این دست هشدار می‌دهد. این گزینه مستقل از حالت استانداردها است.
هشدارها در عبارتی که پس از \f(CW\*(C`_\|_extension_\|_\*(C'\fR می‌آید غیرفعال هستند..IP "\fB\-Wc11\-c23\-compat\fR (فقط C و Objective\-C)" 4
.IX Item "-Wc11-c23-compat (فقط C و Objective-C)"
.PD 0
.IP "\fB\-Wc11\-c2x\-compat\fR (فقط C و Objective\-C)" 4
.IX Item "-Wc11-c2x-compat (فقط C و Objective-C)"
.PD
درباره قابلیت‌هایی که در ISO C11 وجود ندارند، اما در ISO C23 موجودند هشدار می‌دهد.
برای نمونه، درباره حذف رشته در \f(CW\*(C`_Static_assert\*(C'\fR،
استفاده از نحو \fB[[]]\fR برای صفت‌ها، استفاده از نوع‌های
ممیز شناور ده‌دهی و موارد مشابه هشدار می‌دهد. این گزینه مستقل از
حالت استانداردهای فعال است. هشدارها در عبارتی که پس از
\&\f(CW\*(C`_\|_extension_\|_\*(C'\fR می‌آید غیرفعال می‌شوند. نام \fB\-Wc11\-c2x\-compat\fR
منسوخ شده است.
.Sp
هنگامی که کامپایل در حالت C23 نباشد، این هشدارها توسط
\fB\-pedantic\-errors\fR به خطا ارتقا می‌یابند.
.IP "\fB\-Wc23\-c2y\-compat\fR (فقط C و Objective\-C)" 4
.IX Item "-Wc23-c2y-compat (فقط C و Objective-C)"
.PD 0
.IP "\fB\-Wc23\-c2y\-compat\fR (فقط C و Objective\-C)" 4
.IX Item "-Wc23-c2y-compat (فقط C و Objective-C)"
.PD
درباره قابلیت‌هایی که در ISO C23 وجود ندارند، اما در ISO C2Y موجودند هشدار می‌دهد.
برای نمونه، درباره انتخاب با یک نام نوع به جای یک عبارت در \f(CW\*(C`_Generic\*(C'\fR
هشدار می‌دهد. این گزینه مستقل از حالت استانداردهای فعال
است. هشدارها در عبارتی که پس از
\&\f(CW\*(C`_\|_extension_\|_\*(C'\fR می‌آید غیرفعال می‌شوند.
.Sp
هنگامی که کامپایل در حالت C2Y نباشد، این هشدارها توسط
\fB\-pedantic\-errors\fR به خطا ارتقا می‌یابند.
.IP "\fB\-Wc++\-compat\fR (فقط C و Objective\-C)" 4
.IX Item "-Wc++-compat (فقط C و Objective-C)"
درباره سازه‌های ISO C که بیرون از زیرمجموعه مشترک
ISO C و ISO C++ هستند هشدار می‌دهد، به عنوان مثال درخواست تبدیل ضمنی از
\&\f(CW\*(C`void *\*(C'\fR به اشاره‌گری به نوع غیر\-\f(CW\*(C`void\*(C'\fR.
.IP "\fB\-Wc++11\-compat\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wc++11-compat (فقط C++ و Objective-C++)"
درباره سازه‌های C++ که معنای آن‌ها میان ISO C++ 1998
و ISO C++ 2011 متفاوت است هشدار می‌دهد؛ مانند شناسه‌هایی در ISO C++ 1998 که
در ISO C++ 2011 کلمه کلیدی هستند. این هشدار \fB\-Wnarrowing\fR را روشن کرده و
توسط \fB\-Wall\fR فعال می‌شود.
.IP "\fB\-Wc++14\-compat\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wc++14-compat (فقط C++ و Objective-C++)"
درباره سازه‌های C++ که معنای آن‌ها میان ISO C++ 2011
و ISO C++ 2014 متفاوت است هشدار می‌دهد. این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP "\fB\-Wc++17\-compat\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wc++17-compat (فقط C++ و Objective-C++)"
درباره سازه‌های C++ که معنای آن‌ها میان ISO C++ 2014
و ISO C++ 2017 متفاوت است هشدار می‌دهد. این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP "\fB\-Wc++20\-compat\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wc++20-compat (فقط C++ و Objective-C++)"
درباره سازه‌های C++ که معنای آن‌ها میان ISO C++ 2017
و ISO C++ 2020 متفاوت است هشدار می‌دهد. این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP "\fB\-Wc++26\-compat\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wc++26-compat (فقط C++ و Objective-C++)"
درباره سازه‌های C++ که معنای آن‌ها میان ISO C++ 2023
و استاندارد آینده ISO C++ 2026 متفاوت است هشدار می‌دهد. این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP "\fB\-Wno\-c++11\-extensions\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-c++11-extensions (فقط C++ و Objective-C++)"
درباره سازه‌های C++11 در کدی که با استفاده از
یک استاندارد قدیمی‌تر C++ کامپایل می‌شود هشدار نمی‌دهد. حتی بدون این گزینه، برخی از سازه‌های C++11
تنها در صورتی تشخیص داده می‌شوند که از \fB\-Wpedantic\fR استفاده شود.
.IP "\fB\-Wno\-c++14\-extensions\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-c++14-extensions (فقط C++ و Objective-C++)"
درباره سازه‌های C++14 در کدی که با استفاده از
یک استاندارد قدیمی‌تر C++ کامپایل می‌شود هشدار نمی‌دهد. حتی بدون این گزینه، برخی از سازه‌های C++14
تنها در صورتی تشخیص داده می‌شوند که از \fB\-Wpedantic\fR استفاده شود.
.IP "\fB\-Wno\-c++17\-extensions\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-c++17-extensions (فقط C++ و Objective-C++)"
درباره سازه‌های C++17 در کدی که با استفاده از
یک استاندارد قدیمی‌تر C++ کامپایل می‌شود هشدار نمی‌دهد. حتی بدون این گزینه، برخی از سازه‌های C++17
تنها در صورتی تشخیص داده می‌شوند که از \fB\-Wpedantic\fR استفاده شود.
.IP "\fB\-Wno\-c++20\-extensions\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-c++20-extensions (فقط C++ و Objective-C++)"
درباره سازه‌های C++20 در کدی که با استفاده از
یک استاندارد قدیمی‌تر C++ کامپایل می‌شود هشدار نمی‌دهد. حتی بدون این گزینه، برخی از سازه‌های C++20
تنها در صورتی تشخیص داده می‌شوند که از \fB\-Wpedantic\fR استفاده شود.
.IP "\fB\-Wno\-c++23\-extensions\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-c++23-extensions (فقط C++ و Objective-C++)"
درباره سازه‌های C++23 در کدی که با استفاده از
یک استاندارد قدیمی‌تر C++ کامپایل می‌شود هشدار نمی‌دهد. حتی بدون این گزینه، برخی از سازه‌های C++23
تنها در صورتی تشخیص داده می‌شوند که از \fB\-Wpedantic\fR استفاده شود.
.IP "\fB\-Wno\-c++26\-extensions\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-c++26-extensions (فقط C++ و Objective-C++)"
درباره سازه‌های C++26 در کدی که با استفاده از
یک استاندارد قدیمی‌تر C++ کامپایل می‌شود هشدار نمی‌دهد. حتی بدون این گزینه، برخی از سازه‌های C++26
تنها در صورتی تشخیص داده می‌شوند که از \fB\-Wpedantic\fR استفاده شود.
.IP \fB\-Wcast\-qual\fR 4
.IX Item "-Wcast-qual"
هر زمان که یک اشاره‌گر به گونه‌ای تبدیل نوع شود که توصیف‌کننده نوع را از
نوع هدف حذف کند، هشدار می‌دهد. برای نمونه، اگر یک \f(CW\*(C`const char *\*(C'\fR به
یک \f(CW\*(C`char *\*(C'\fR معمولی تبدیل شود، هشدار می‌دهد.
.Sp
همچنین هنگام انجام تبدیل نوعی که یک توصیف‌کننده نوع را به روشی
ناامن وارد می‌کند هشدار می‌دهد. برای نمونه، تبدیل نوع \f(CW\*(C`char **\*(C'\fR به \f(CW\*(C`const char **\*(C'\fR
ناامن است، مانند این مثال:
.Sp
.Vb 6
\&          /* p is char ** value.  */
\&          const char **q = (const char **) p;
\&          /* Assignment of readonly string to const char * is OK.  */
\&          *q = "string";
\&          /* Now char** pointer points to read\-only memory.  */
\&          **p = \*(Aqb\*(Aq;
.Ve
.IP \fB\-Wcast\-align\fR 4
.IX Item "-Wcast-align"
هر زمان که یک اشاره‌گر به گونه‌ای تبدیل نوع شود که هم‌ترازی مورد نیاز
هدف افزایش یابد، هشدار می‌دهد. برای نمونه، اگر یک \f(CW\*(C`char *\*(C'\fR در ماشین‌هایی که
دسترسی به اعداد صحیح تنها در مرزهای دو یا چهار بایتی امکان‌پذیر است به یک
\f(CW\*(C`int *\*(C'\fR تبدیل شود، هشدار می‌دهد.
.Sp
هر زمان که یک اشاره‌گر به گونه‌ای تبدیل نوع شود که هم‌ترازی مورد نیاز
هدف افزایش یابد، هشدار می‌دهد. برای نمونه، صرف‌نظر از معماری ماشین هدف،
اگر یک \f(CW\*(C`char *\*(C'\fR به یک \f(CW\*(C`int *\*(C'\fR تبدیل شود، هشدار می‌دهد.
.IP \fB\-Wcast\-function\-type\fR 4
.IX Item "-Wcast-function-type"
هنگامی که یک اشاره‌گر تابع به یک اشاره‌گر تابع ناسازگار تبدیل نوع شود هشدار می‌دهد.
در تبدیل نوعی که شامل نوع‌های تابعی با فهرست آرگومان متغیر باشد، تنها
نوع‌های آرگومان‌های اولیه‌ای که مشخص شده‌اند در نظر گرفته می‌شوند.
هر پارامتری از نوع اشاره‌گر با هر نوع اشاره‌گر دیگری تطابق دارد. هرگونه تفاوت
بی‌ضرر در نوع‌های عدد صحیح نادیده گرفته می‌شود، مانند \f(CW\*(C`int\*(C'\fR در برابر \f(CW\*(C`long\*(C'\fR
در اهداف ILP32. به همین ترتیب توصیف‌کننده‌های نوع نادیده گرفته می‌شوند. نوع
تابعی \f(CW\*(C`void (*) (void)\*(C'\fR خاص است و با هر چیزی مطابقت دارد، که می‌تواند
برای فرونشاندن این هشدار استفاده شود.
در تبدیل نوعی که شامل اشاره‌گر به نوع‌های عضو است، این هشدار هر زمان که
تبدیل نوع باعث تغییر نوع اشاره‌گر به عضو شود هشدار می‌دهد.
این هشدار توسط \fB\-Wextra\fR فعال می‌شود.
.IP \fB\-Wcast\-user\-defined\fR 4
.IX Item "-Wcast-user-defined"
هنگامی که تبدیل به یک نوع ارجاعی، تبدیل تعریف‌شده توسط کاربری که برنامه‌نویس
ممکن است انتظار فراخوانی آن را داشته باشد در بر نگیرد، هشدار می‌دهد.
.Sp
.Vb 2
\&        struct A { operator const int&(); } a;
\&        auto r = (int&)a; // warning
.Ve
.Sp
این هشدار به طور پیش‌فرض فعال است.
.IP \fB\-Wwrite\-strings\fR 4
.IX Item "-Wwrite-strings"
هنگام کامپایل C، به ثوابت رشته‌ای نوع \f(CW\*(C`const
char[\fR\f(CIlength\fR\f(CW]\*(C'\fR داده می‌شود تا کپی کردن آدرس یکی از آن‌ها در یک
اشاره‌گر غیر\-\f(CW\*(C`const\*(C'\fR از نوع \f(CW\*(C`char *\*(C'\fR هشداری تولید کند. این
هشدارها به شما کمک می‌کنند در زمان کامپایل کدهایی را بیابید که می‌توانند برای نوشتن
درون یک ثابت رشته‌ای تلاش کنند، اما تنها در صورتی که در استفاده از
\f(CW\*(C`const\*(C'\fR در اعلان‌ها و پیش‌نمونه‌ها بسیار دقیق بوده باشید. در غیر این صورت، این
صرفاً یک مزاحمت است. به همین دلیل است که ما کاری نکرده‌ایم که \fB\-Wall\fR
این هشدارها را درخواست کند.
.Sp
هنگام کامپایل C++، درباره تبدیل منسوخ‌شده از لفظ‌های رشته‌ای
به \f(CW\*(C`char *\*(C'\fR هشدار می‌دهد. این هشدار به طور پیش‌فرض برای برنامه‌های C++
فعال است.
.Sp
این هشدار در حالت C++11 یا بالاتر توسط \fB\-pedantic\-errors\fR
به یک خطا ارتقا می‌یابد.
.IP \fB\-Wclobbered\fR 4
.IX Item "-Wclobbered"
درباره متغیرهایی که ممکن است توسط \f(CW\*(C`longjmp\*(C'\fR یا
\&\f(CW\*(C`vfork\*(C'\fR تغییر کنند هشدار می‌دهد. این هشدار همچنین توسط \fB\-Wextra\fR فعال می‌شود.
.IP \fB\-Wno\-complain\-wrong\-lang\fR 4
.IX Item "-Wno-complain-wrong-lang"
به طور پیش‌فرض، فرانت‌اندهای زبان هنگامی که یک گزینه خط فرمان
معتبر است اما برای آن فرانت‌اند کاربردی ندارد، هشدار می‌دهند (اعتراض می‌کنند).
این رفتار می‌تواند با \fB\-Wno\-complain\-wrong\-lang\fR غیرفعال شود،
که عمدتاً هنگام فراخوانی یک گرداننده کامپایلر واحد برای
چندین فایل منبع نوشته‌شده به زبان‌های مختلف سودمند است، برای مثال:
.Sp
.Vb 1
\&        $ g++ \-fno\-rtti a.cc b.f90
.Ve
.Sp
گرداننده \fIg++\fR فرانت‌اند C++ را برای کامپایل \fIa.cc\fR
و فرانت‌اند Fortran را برای کامپایل \fIb.f90\fR فراخوانی می‌کند.
فرانت‌اند دومی این پیام را صادر می‌کند:
\&\fBf951: Warning: command\-line option \*(Aq\-fno\-rtti\*(Aq is valid for C++/D/ObjC++ but not for Fortran\fR،
که می‌تواند با \fB\-Wno\-complain\-wrong\-lang\fR غیرفعال شود.
.Sp
این گزینه همچنین می‌تواند برای غیرفعال کردن هشدارهایی مانند
\&\fBcc1plus: note: CTF debug info requested, but not supported for \*(AqGNU C++20\*(Aq frontend\fR
که توسط \fB\-gctf\fR یا \fB\-gsctf\fR برای زبان‌های پشتیبانی‌نشده تولید می‌شوند به کار رود..IP "\fB\-Wcompare\-distinct\-pointer\-types\fR (فقط C و Objective\-C)" 4
.IX Item "-Wcompare-distinct-pointer-types (C and Objective-C only)"
اگر اشاره‌گرهایی از انواع متمایز بدون تبدیل نوع صریح (cast) مقایسه شوند، هشدار می‌دهد. این
هشدار به‌طور پیش‌فرض فعال است.
.IP \fB\-Wconversion\fR 4
.IX Item "-Wconversion"
دربارهٔ تبدیل‌های ضمنی که ممکن است یک مقدار را تغییر دهند، هشدار می‌دهد. این شامل
تبدیل‌های میان انواع حقیقی و عدد صحیح است، مانند \f(CW\*(C`abs (x)\*(C'\fR هنگامی که
\&\f(CW\*(C`x\*(C'\fR از نوع \f(CW\*(C`double\*(C'\fR است؛ تبدیل میان علامت‌دار و بدون علامت،
مانند \f(CW\*(C`unsigned ui = \-1\*(C'\fR؛ و تبدیل به انواع کوچک‌تر، مانند
\&\f(CW\*(C`sqrtf (M_PI)\*(C'\fR. برای تبدیل‌های صریح مانند \f(CW\*(C`abs
((int) x)\*(C'\fR و \f(CW\*(C`ui = (unsigned) \-1\*(C'\fR، یا اگر مقدار بر اثر
تبدیل تغییری نکند مانند \f(CW\*(C`abs (2.0)\*(C'\fR، هشداری داده نمی‌شود. هشدارها دربارهٔ
تبدیل میان اعداد صحیح علامت‌دار و بدون علامت را می‌توان با
استفاده از \fB\-Wno\-sign\-conversion\fR غیرفعال کرد.
.Sp
برای ++C، همچنین در مورد رفع ابهام سردرگم‌کنندهٔ بارگذاری بیش‌ازحد (overload resolution) برای تبدیل‌های تعریف‌شده
توسط کاربر؛ و تبدیل‌هایی که هرگز از عملگر تبدیل نوع استفاده نمی‌کنند هشدار می‌دهد:
تبدیل به \f(CW\*(C`void\*(C'\fR، همان نوع، یک کلاس پایه یا یک
ارجاع به آن‌ها. هشدارها دربارهٔ تبدیل میان اعداد صحیح علامت‌دار و
بدون علامت در ++C به‌طور پیش‌فرض غیرفعال هستند، مگر اینکه
\&\fB\-Wsign\-conversion\fR به‌صراحت فعال شده باشد.
.Sp
هشدارها در مورد تبدیل از محاسبات روی یک نوع کوچک به خود آن
نوع، تنها با \fB\-Warith\-conversion\fR ارائه می‌شوند.
.IP \fB\-Wdangling\-else\fR 4
.IX Item "-Wdangling-else"
دربارهٔ ساختارهایی هشدار می‌دهد که در آن‌ها ممکن است در مورد اینکه یک شاخهٔ
\&\f(CW\*(C`else\*(C'\fR متعلق به کدام دستور \f(CW\*(C`if\*(C'\fR است، ابهام وجود داشته باشد. در اینجا نمونه‌ای از
چنین موردی آورده شده است:
.Sp
.Vb 7
\&        {
\&          if (a)
\&            if (b)
\&              foo ();
\&          else
\&            bar ();
\&        }
.Ve
.Sp
در C/C++، هر شاخهٔ \f(CW\*(C`else\*(C'\fR به درونی‌ترین دستور \f(CW\*(C`if\*(C'\fR ممکن
تعلق دارد، که در این مثال \f(CW\*(C`if (b)\*(C'\fR است. این مورد اغلب
آن چیزی نیست که برنامه‌نویس انتظار داشته است، همان‌طور که در مثال بالا
با تورفتگی انتخابی برنامه‌نویس نشان داده شده است. هنگامی که احتمال چنین
سردرگمی وجود داشته باشد، در صورت مشخص شدن این پرچم، GCC یک هشدار صادر می‌کند. برای
حذف این هشدار، آکولادهای صریح را در اطراف درونی‌ترین دستور \f(CW\*(C`if\*(C'\fR اضافه کنید
تا هیچ راهی وجود نداشته باشد که \f(CW\*(C`else\*(C'\fR بتواند به \f(CW\*(C`if\*(C'\fR دربرگیرنده تعلق بگیرد.
کد حاصل بدین صورت خواهد بود:
.Sp
.Vb 9
\&        {
\&          if (a)
\&            {
\&              if (b)
\&                foo ();
\&              else
\&                bar ();
\&            }
\&        }
.Ve
.Sp
این هشدار توسط \fB\-Wparentheses\fR فعال می‌شود.
.IP \fB\-Wdangling\-pointer\fR 4
.IX Item "-Wdangling-pointer"
.PD 0
.IP \fB\-Wdangling\-pointer=\fR\fIn\fR 4
.IX Item "-Wdangling-pointer=n"
.PD
دربارهٔ استفاده از اشاره‌گرها (یا ارجاع‌های ++C) به اشیایی با طول عمر ذخیره‌سازی خودکار
پس از پایان یافتن طول عمر آن‌ها هشدار می‌دهد. این شامل متغیرهای محلی اعلان‌شده در
بلوک‌های تودرتو، لیترال‌های مرکب (compound literals) و سایر اشیاء موقت بدون‌نام است.
علاوه بر این، در مورد ذخیره کردن نشانی چنین اشیایی در اشاره‌گرهای درزکرده (escaped pointers)
نیز هشدار می‌دهد. این هشدار در تمام سطوح بهینه‌سازی فعال است، اما ممکن است
با بهینه‌سازی نتایج متفاوتی نسبت به حالت بدون بهینه‌سازی داشته باشد.
.RS 4
.IP \fB\-Wdangling\-pointer=1\fR 4
.IX Item "-Wdangling-pointer=1"
در سطح ۱، هشدار فقط استفاده‌های بدون قید و شرط از اشاره‌گرهای معلق را تشخیص می‌دهد.
.IP \fB\-Wdangling\-pointer=2\fR 4
.IX Item "-Wdangling-pointer=2"
در سطح ۲، این هشدار علاوه بر استفاده‌های بدون قید و شرط، استفاده‌های
مشروط از اشاره‌گرهای معلق را نیز تشخیص می‌دهد.
.RE
.RS 4
.Sp
فرم کوتاه \fB\-Wdangling\-pointer\fR معادل با
\&\fB\-Wdangling\-pointer=2\fR است، در حالی که \fB\-Wno\-dangling\-pointer\fR و
\&\fB\-Wdangling\-pointer=0\fR اثر یکسانی در غیرفعال کردن هشدارها دارند.
\&\fB\-Wdangling\-pointer=2\fR در \fB\-Wall\fR گنجانده شده است.
.Sp
این مثال هشدار را در سطح ۱ ایجاد می‌کند؛ نشانی متغیر موقت
بدون‌نام به‌صورت بدون قید و شرط در خارج از حوزهٔ (scope) آن ارجاع داده شده است.
.Sp
.Vb 9
\&        char f (char c1, char c2, char c3)
\&        {
\&          char *p;
\&          {
\&            p = (char[]) { c1, c2, c3 };
\&          }
\&          // warning: using dangling pointer \*(Aqp\*(Aq to an unnamed temporary
\&          return *p;
\&        }
.Ve
.Sp
در تابع زیر، ذخیره کردن نشانی متغیر محلی
\&\f(CW\*(C`x\*(C'\fR در اشاره‌گر درزکردهٔ \f(CW*p\fR هشدار را در
سطح ۱ فعال می‌کند.
.Sp
.Vb 6
\&        void g (int **p)
\&        {
\&          int x = 7;
\&          // warning: storing the address of local variable \*(Aqx\*(Aq in \*(Aq*p\*(Aq
\&          *p = &x;
\&        }
.Ve
.Sp
در این مثال، آرایهٔ \fIa\fR هنگام استفاده از
اشاره‌گر \fIs\fR خارج از حوزه (scope) است. از آنجا که کدی که \f(CW\*(C`s\*(C'\fR را مقداردهی
می‌کند مشروط است، این هشدار در سطح ۲ فعال می‌شود.
.Sp
.Vb 11
\&        extern void frob (const char *);
\&        void h (char *s)
\&        {
\&          if (!s)
\&            {
\&              char a[12] = "tmpname";
\&              s = a;
\&            }
\&          // warning: dangling pointer \*(Aqs\*(Aq to \*(Aqa\*(Aq may be used
\&          frob (s);
\&        }
.Ve
.RE
.IP \fB\-Wdate\-time\fR 4
.IX Item "-Wdate-time"
هنگامی که با ماکروهای \f(CW\*(C`_\|_TIME_\|_\*(C'\fR، \f(CW\*(C`_\|_DATE_\|_\*(C'\fR یا \f(CW\*(C`_\|_TIMESTAMP_\|_\*(C'\fR
مواجه شود هشدار می‌دهد، زیرا ممکن است از کامپایل‌های بازتولیدپذیر
با تطابق دقیق بیتی جلوگیری کنند.
.IP \fB\-Wempty\-body\fR 4
.IX Item "-Wempty-body"
اگر یک بدنهٔ خالی در دستورهای \f(CW\*(C`if\*(C'\fR، \f(CW\*(C`else\*(C'\fR یا \f(CW\*(C`do
while\*(C'\fR رخ دهد، هشدار می‌دهد. این هشدار همچنین با \fB\-Wextra\fR فعال می‌شود.
.IP \fB\-Wno\-endif\-labels\fR 4
.IX Item "-Wno-endif-labels"
دربارهٔ نشانه‌های سرگردان (stray tokens) پس از \f(CW\*(C`#else\*(C'\fR و \f(CW\*(C`#endif\*(C'\fR هشدار نده.
.IP \fB\-Wenum\-compare\fR 4
.IX Item "-Wenum-compare"
دربارهٔ مقایسهٔ بین مقادیر انواع شمارشی مختلف هشدار می‌دهد.
در ++C، عدم تطابق انواع شمارشی در عبارت‌های شرطی نیز
تشخیص داده می‌شود و هشدار به‌طور پیش‌فرض فعال است. در C این هشدار
توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wenum\-conversion\fR 4
.IX Item "-Wenum-conversion"
هنگامی که مقداری از یک نوع شمارشی به‌طور ضمنی به یک نوع
شمارشی دیگر تبدیل شود، هشدار می‌دهد. این هشدار در C با \fB\-Wextra\fR
فعال می‌شود.
.IP "\fB\-Wenum\-int\-mismatch\fR (فقط C و Objective\-C)" 4
.IX Item "-Wenum-int-mismatch (C and Objective-C only)"
دربارهٔ عدم تطابق میان یک نوع شمارشی و یک نوع عدد صحیح در
اعلان‌ها هشدار می‌دهد. برای نمونه:
.Sp
.Vb 3
\&        enum E { l = \-1, z = 0, g = 1 };
\&        int foo(void);
\&        enum E foo(void);
.Ve
.Sp
در C، یک نوع شمارشی با \f(CW\*(C`char\*(C'\fR، یک نوع عدد صحیح علامت‌دار،
یا یک نوع عدد صحیح بدون علامت سازگار است. با این حال، از آنجا که انتخاب
نوع زیربناییِ یک نوع شمارشی وابسته به پیاده‌سازی (implementation\-defined) است،
چنین عدم تطابق‌هایی ممکن است باعث مشکلات قابلیت انتقال (portability) شود. در ++C، چنین
عدم تطابق‌هایی خطا هستند. در C، این هشدار توسط \fB\-Wall\fR و
\&\fB\-Wc++\-compat\fR فعال می‌شود.
.IP "\fB\-Wjump\-misses\-init\fR (فقط C و Objective\-C)" 4
.IX Item "-Wjump-misses-init (C, Objective-C only)"
اگر یک دستور \f(CW\*(C`goto\*(C'\fR یا یک دستور \f(CW\*(C`switch\*(C'\fR به سمت
جلو از روی مقداردهی اولیهٔ یک متغیر پرش کند، یا به سمت عقب به یک
برچسب پس از اینکه متغیر مقداردهی اولیه شده است بپرد، هشدار می‌دهد. این مورد تنها
دربارهٔ متغیرهایی هشدار می‌دهد که هنگام اعلانشان مقداردهی اولیه شده‌اند. این هشدار
تنها برای C و Objective\-C پشتیبانی می‌شود؛ در ++C این نوع انشعاب در هر
صورت یک خطا محسوب می‌شود.
.Sp
گزینهٔ \fB\-Wjump\-misses\-init\fR در \fB\-Wc++\-compat\fR گنجانده شده است. این گزینه
می‌تواند با گزینهٔ \fB\-Wno\-jump\-misses\-init\fR غیرفعال شود..IP \fB\-Wsign\-compare\fR 4
.IX Item "-Wsign-compare"
هنگامی که مقایسه‌ای بین مقادیر علامت‌دار (signed) و بدون علامت (unsigned) به دلیل تبدیل مقدار علامت‌دار به بدون علامت ممکن است نتیجهٔ نادرستی به بار آورد، هشدار می‌دهد.
در C++، این هشدار توسط \fB\-Wall\fR نیز فعال می‌شود. در C، توسط \fB\-Wextra\fR نیز فعال می‌گردد.
.IP \fB\-Wsign\-conversion\fR 4
.IX Item "-Wsign-conversion"
برای تبدیل‌های ضمنی که ممکن است علامت یک مقدار عدد صحیح را تغییر دهند، مانند انتساب یک عبارت صحیح علامت‌دار به یک متغیر صحیح بدون علامت، هشدار می‌دهد. یک تبدیل صریح (explicit cast) این هشدار را بی‌اثر می‌کند. در C، این گزینه همچنین توسط \fB\-Wconversion\fR فعال می‌شود.
.IP "\fB\-Wflex\-array\-member\-not\-at\-end\fR (تنها در C و C++)" 4
.IX Item "-Wflex-array-member-not-at-end (C and C++ only)"
هنگامی که ساختاری شامل یک عضو آرایه انعطاف‌پذیر C99 به عنوان فیلد آخر، در انتهای یک ساختار دیگر قرار نگرفته باشد، هشدار می‌دهد.
این هشدار برای نمونه در مورد کد زیر صادر می‌شود:
.Sp
.Vb 2
\&        struct flex  { int length; char data[]; };
\&        struct mid_flex { int m; struct flex flex_data; int n; };
.Ve
.IP \fB\-Wfloat\-conversion\fR 4
.IX Item "-Wfloat-conversion"
برای تبدیل‌های ضمنی که دقت یک مقدار حقیقی را کاهش می‌دهند، هشدار می‌دهد.
این شامل تبدیل از مقادیر حقیقی به عدد صحیح، و از مقادیر حقیقی با دقت بالاتر به مقادیر با دقت پایین‌تر است. این گزینه همچنین توسط
\&\fB\-Wconversion\fR فعال می‌شود.
.IP \fB\-Wno\-scalar\-storage\-order\fR 4
.IX Item "-Wno-scalar-storage-order"
در مورد ساختارهای مشکوک مرتبط با ترتیب معکوس ذخیره‌سازی اسکالر (reverse scalar storage order) هشدار نمی‌دهد.
.IP \fB\-Wsizeof\-array\-div\fR 4
.IX Item "-Wsizeof-array-div"
دربارهٔ تقسیم دو عملگر sizeof هنگامی که اولی روی یک آرایه اعمال شده و مقسوم‌علیه برابر با اندازهٔ عضو آرایه نیست، هشدار می‌دهد.
در چنین حالتی، محاسبه تعداد عناصر آرایه را که احتمالاً مقصود کاربر بوده به دست نخواهد داد. این هشدار برای نمونه دربارهٔ کد زیر هشدار می‌دهد:
.Sp
.Vb 5
\&        int fn ()
\&        {
\&          int arr[10];
\&          return sizeof (arr) / sizeof (short);
\&        }
.Ve
.Sp
این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wsizeof\-pointer\-div\fR 4
.IX Item "-Wsizeof-pointer-div"
دربارهٔ تقسیم‌های مشکوک دو عبارت sizeof که اندازهٔ اشاره‌گر را بر اندازهٔ عضو تقسیم می‌کنند هشدار می‌دهد؛ این روش معمول محاسبهٔ اندازهٔ آرایه است اما برای اشاره‌گرها به درستی کار نخواهد کرد. این هشدار برای نمونه در مورد \f(CW\*(C`sizeof (ptr) / sizeof (ptr[0])\*(C'\fR در صورتی که \f(CW\*(C`ptr\*(C'\fR یک اشاره‌گر باشد و نه آرایه، هشدار می‌دهد. این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wsizeof\-pointer\-memaccess\fR 4
.IX Item "-Wsizeof-pointer-memaccess"
دربارهٔ پارامترهای طول مشکوک در توابع توکار خاص رشته و حافظه در صورتی که آرگومان از \f(CW\*(C`sizeof\*(C'\fR استفاده کرده باشد، هشدار می‌دهد. این هشدار برای نمونه برای \f(CW\*(C`memset (ptr, 0, sizeof (ptr));\*(C'\fR در صورتی که \f(CW\*(C`ptr\*(C'\fR یک اشاره‌گر باشد و نه آرایه فعال شده و اصلاحی احتمالی را پیشنهاد می‌کند، یا در مورد
\&\f(CW\*(C`memcpy (&foo, ptr, sizeof (&foo));\*(C'\fR صادر می‌شود. \fB\-Wsizeof\-pointer\-memaccess\fR
همچنین دربارهٔ فراخوانی‌های توابع رونوشت محدود رشته مانند \f(CW\*(C`strncat\*(C'\fR
یا \f(CW\*(C`strncpy\*(C'\fR که حد کران را یک عبارت \f(CW\*(C`sizeof\*(C'\fR از آرایهٔ مبدأ تعیین می‌کنند هشدار می‌دهد. برای نمونه، در تابع زیر فراخوانی
\&\f(CW\*(C`strncat\*(C'\fR اندازهٔ رشتهٔ مبدأ را به عنوان کران تعیین کرده است. این مورد تقریباً به طور قطع یک اشتباه است و بنابراین در مورد این فراخوانی هشدار داده می‌شود.
.Sp
.Vb 7
\&        void make_file (const char *name)
\&        {
\&          char path[PATH_MAX];
\&          strncpy (path, name, sizeof path \- 1);
\&          strncat (path, ".text", sizeof ".text");
\&          ...
\&        }
.Ve
.Sp
گزینهٔ \fB\-Wsizeof\-pointer\-memaccess\fR توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wno\-sizeof\-array\-argument\fR 4
.IX Item "-Wno-sizeof-array-argument"
هنگامی که عملگر \f(CW\*(C`sizeof\*(C'\fR روی پارامتری اعمال شود که در تعریف تابع به عنوان آرایه اعلان شده است، هشدار نمی‌دهد. این هشدار به طور پیش‌فرض برای برنامه‌های C و C++ فعال است.
.IP \fB\-Wmemset\-elt\-size\fR 4
.IX Item "-Wmemset-elt-size"
دربارهٔ فراخوانی‌های مشکوک به تابع توکار \f(CW\*(C`memset\*(C'\fR، در صورتی که آرگومان نخست به یک آرایه ارجاع داشته باشد و آرگومان سوم عددی برابر با تعداد عناصر باشد اما با اندازهٔ آرایه در حافظه برابر نباشد، هشدار می‌دهد. این نشان می‌دهد که کاربر ضرب در اندازهٔ عضو را فراموش کرده است. این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wmemset\-transposed\-args\fR 4
.IX Item "-Wmemset-transposed-args"
دربارهٔ فراخوانی‌های مشکوک به تابع توکار \f(CW\*(C`memset\*(C'\fR که در آن‌ها آرگومان دوم غیرصفر و آرگومان سوم صفر است هشدار می‌دهد. برای نمونه، فراخوانی \f(CW\*(C`memset (buf, sizeof buf, 0)\*(C'\fR تشخیص داده می‌شود زیرا احتمالاً منظور \f(CW\*(C`memset (buf, 0, sizeof buf)\*(C'\fR بوده است. این پیام هشدار تنها در صورتی صادر می‌شود که آرگومان سوم یک لیترال صفر باشد. در غیر این صورت، اگر عبارتی باشد که به صفر تقلیل یابد، یا تبدیل نوعِ صفر به نوعی دیگر باشد، احتمال جابه‌جا شدن اشتباهی آرگومان‌ها بسیار کمتر است و هشداری صادر نمی‌شود. این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Waddress\fR 4
.IX Item "-Waddress"
دربارهٔ استفاده‌های مشکوک از عبارت‌های آدرس هشدار می‌دهد. این موارد شامل مقایسهٔ آدرس یک تابع یا یک شیء اعلان‌شده با مقدار ثابت اشاره‌گر تهی (null pointer constant) است، مانند:
.Sp
.Vb 6
\&        void f (void);
\&        void g (void)
\&        {
\&          if (!f)   // warning: expression evaluates to false
\&            abort ();
\&        }
.Ve
.Sp
مقایسهٔ یک اشاره‌گر با یک رشتهٔ لفظی (string literal)، مانند:
.Sp
.Vb 5
\&        void f (const char *x)
\&        {
\&          if (x == "abc")   // warning: expression evaluates to false
\&            puts ("equal");
\&        }
.Ve
.Sp
و بررسی نتیجهٔ جمع یا تفریق اشاره‌گر برای برابری با تهی (null)، مانند:
.Sp
.Vb 4
\&        void f (const int *p, int i)
\&        {
\&          return p + i == NULL;
\&        }
.Ve
.Sp
چنین استفاده‌هایی معمولاً بیانگر خطای برنامه‌نویس هستند: آدرس اکثر توابع و اشیاء لزوماً به مقدار درست (true) ارزیابی می‌شود (نمادهای ضعیف استثنا هستند)، بنابراین استفاده از آن‌ها در یک عبارت شرطی ممکن است نشان‌دهندهٔ پرانتزهای جاافتاده در فراخوانی تابع یا عدم ارجاع‌زدایی (dereference) در یک عبارت آرایه باشد. زیرمجموعهٔ این هشدار برای اشاره‌گرهای شیء می‌تواند با تبدیل نوع عملوند اشاره‌گر به یک نوع عدد صحیح مانند \f(CW\*(C`intptr_t\*(C'\fR یا \f(CW\*(C`uintptr_t\*(C'\fR نادیده گرفته شود.
مقایسه‌ها در برابر رشته‌های لفظی منجر به رفتار نامشخص (unspecified behavior) شده و قابل حمل نیستند، و نشان می‌دهند که احتمالاً مقصود فراخوانی \f(CW\*(C`strcmp\*(C'\fR بوده است.
اگر عبارت مشکوک حاصل بسط یک ماکرو باشد، این هشدار صادر نمی‌شود.
هشدار \fB\-Waddress\fR توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wno\-address\-of\-packed\-member\fR 4
.IX Item "-Wno-address-of-packed-member"
هنگامی که آدرس یک عضو بسته‌بندی‌شده (packed member) از ساختار (struct) یا اجتماع (union) گرفته می‌شود (که معمولاً منجر به مقدار اشاره‌گر ناتراز می‌شود)، هشدار نمی‌دهد. این گزینه به طور پیش‌فرض فعال است.
.IP \fB\-Wlogical\-op\fR 4
.IX Item "-Wlogical-op"
دربارهٔ استفاده‌های مشکوک از عملگرهای منطقی در عبارت‌ها هشدار می‌دهد.
این شامل استفاده از عملگرهای منطقی در بافت‌هایی است که احتمالاً انتظار عملگر بیتی می‌رود. همچنین زمانی که عملوندهای یک عملگر منطقی یکسان باشند، هشدار می‌دهد:
.Sp
.Vb 2
\&        extern int a;
\&        if (a < 0 && a < 0) { ... }
.Ve
.IP \fB\-Wlogical\-not\-parentheses\fR 4
.IX Item "-Wlogical-not-parentheses"
دربارهٔ استفاده از نقیض منطقی (logical not) روی عملوند سمت چپ یک مقایسه هشدار می‌دهد.
اگر عملوند سمت راست یک عبارت بولی در نظر گرفته شود، این گزینه هشدار نمی‌دهد. هدف آن شناسایی کدهای مشکوکی مانند کد زیر است:
.Sp
.Vb 3
\&        int a;
\&        ...
\&        if (!a > 1) { ... }
.Ve
.Sp
با قرار دادن عملوند سمت چپ درون پرانتز می‌توان از صدور این هشدار جلوگیری کرد:
.Sp
.Vb 1
\&        if ((!a) > 1) { ... }
.Ve
.Sp
این هشدار توسط \fB\-Wall\fR فعال می‌شود..IP \fB\-Waggregate\-return\fR 4
.IX Item "-Waggregate-return"
اگر توابعی که ساختارها (structures) یا اجتماع‌ها (unions) را بازمی‌گردانند تعریف یا فراخوانی شوند، هشدار می‌دهد. (در زبان‌هایی که امکان بازگرداندن آرایه وجود دارد، این مورد نیز موجب صدور هشدار می‌شود.)
.IP \fB\-Wno\-aggressive\-loop\-optimizations\fR 4
.IX Item "-Wno-aggressive-loop-optimizations"
اگر کامپایلر رفتار تعریف‌نشده‌ای را در حلقه‌ای با تعداد تکرار ثابت تشخیص دهد، هشدار نمی‌دهد. گزینهٔ \fB\-Waggressive\-loop\-optimizations\fR به‌طور پیش‌فرض فعال است.
.IP \fB\-Wno\-attributes\fR 4
.IX Item "-Wno-attributes"
اگر یک \f(CW\*(C`_\|_attribute_\|_\*(C'\fR غیرمنتظره استفاده شود، مانند صفت‌های (attributes) ناشناخته، صفت‌های تابع اعمال‌شده روی متغیرها و غیره، هشدار نمی‌دهد. این گزینه مانع از خطاهای مربوط به استفادهٔ نادرست از صفت‌های پشتیبانی‌شده نمی‌شود.
.Sp
هشدارهای مربوط به استفاده‌های ناصحیح (ill\-formed) از صفت‌های استاندارد، با \fB\-pedantic\-errors\fR به خطا تبدیل می‌شوند.
.Sp
علاوه بر این، با استفاده از \fB\-Wno\-attributes=\fR می‌توان هشدارهای مربوط به صفت‌های با حوزهٔ ناشناخته (در C++11 و C23) را نادیده گرفت. برای نمونه، \&\fB\-Wno\-attributes=vendor::attr\fR هشدار دربارهٔ اعلان زیر را غیرفعال می‌کند:
.Sp
.Vb 1
\&        [[vendor::attr]] void f();
.Ve
.Sp
همچنین می‌توان با استفاده از \fB\-Wno\-attributes=vendor::\fR هشدار دربارهٔ تمام صفت‌ها در یک فضای نام را غیرفعال کرد که از هشدار دربارهٔ هر دوی این اعلان‌ها جلوگیری می‌کند:
.Sp
.Vb 2
\&        [[vendor::safe]] void f();
\&        [[vendor::unsafe]] void f2();
.Ve
.Sp
توجه داشته باشید که \fB\-Wno\-attributes=\fR به معنای اعمال \fB\-Wno\-attributes\fR نیست.
.IP \fB\-Wno\-builtin\-declaration\-mismatch\fR 4
.IX Item "-Wno-builtin-declaration-mismatch"
هشدار می‌دهد اگر یک تابع توکار (built\-in) با امضای ناسازگار یا به صورت یک غیرتابع اعلان شود، یا زمانی که یک تابع توکار اعلان‌شده با نوعی که فاقد پیش‌نمونه (prototype) است با آرگومان‌هایی فراخوانی شود که انواع ارتقایافتهٔ آن‌ها با آنچه تابع انتظار دارد مطابقت نداشته باشد. هنگامی که \fB\-Wextra\fR مشخص شده باشد، همچنین در صورتی که یک تابع توکارِ آرگومان‌پذیر بدون پیش‌نمونه اعلان شود، هشدار می‌دهد. هشدار \fB\-Wbuiltin\-declaration\-mismatch\fR به‌طور پیش‌فرض فعال است. برای جلوگیری از این هشدار، سرآیند مناسب را درج کنید تا پیش‌نمونه‌های توابع توکار وارد حوزه شوند.
.Sp
برای نمونه، فراخوانی \f(CW\*(C`memset\*(C'\fR در زیر توسط این هشدار شناسایی می‌شود زیرا تابع مقداری از نوع \f(CW\*(C`size_t\*(C'\fR را به عنوان آرگومان خود انتظار دارد، اما نوع \f(CW32\fR برابر با \f(CW\*(C`int\*(C'\fR است. با \fB\-Wextra\fR، اعلان تابع نیز شناسایی و گزارش می‌شود.
.Sp
.Vb 5
\&        extern void* memset ();
\&        void f (void *d)
\&        {
\&          memset (d, \*(Aq\e0\*(Aq, 32);
\&        }
.Ve
.IP \fB\-Wno\-builtin\-macro\-redefined\fR 4
.IX Item "-Wno-builtin-macro-redefined"
اگر ماکروهای توکار خاصی بازتعریف شوند، هشدار نمی‌دهد. این گزینه هشدارهای مربوط به بازتعریف \f(CW\*(C`_\|_TIMESTAMP_\|_\*(C'\fR، \f(CW\*(C`_\|_TIME_\|_\*(C'\fR، \&\f(CW\*(C`_\|_DATE_\|_\*(C'\fR، \f(CW\*(C`_\|_FILE_\|_\*(C'\fR و \f(CW\*(C`_\|_BASE_FILE_\|_\*(C'\fR را سرکوب می‌کند.
.IP \fB\-Wkeyword\-macro\fR 4
.IX Item "-Wkeyword-macro"
اگر یک کلمهٔ کلیدی به عنوان ماکرو تعریف شود یا لغو تعریف گردد، هشدار می‌دهد.
برای C++، شناسه‌های دارای معنای خاص یا شناسه‌های صفت‌های استاندارد نیز بررسی و گزارش می‌شوند. این هشدار به‌طور پیش‌فرض برای C++26 در صورت استفاده از \f(CW\*(C`\-Wpedantic\*(C'\fR فعال است و در آن حالت یک pedwarn صادر می‌کند.
.IP "\fB\-Wfree\-labels\fR (فقط C و Objective\-C)" 4
.IX Item "-Wfree-labels (فقط C و Objective-C)"
اگر یک برچسب (label) به چیزی غیر از یک دستور اعمال شود، یا در انتهای یک عبارت مرکب (compound statement) قرار گیرد، هشدار می‌دهد. چنین برچسب‌هایی در C23 و گویش‌های بعدی C مجاز هستند و در سایر گویش‌ها به عنوان افزونهٔ GCC در دسترس می‌باشند.
.Sp
این هشدار همچنین توسط \fB\-Wc11\-c23\-compat\fR فعال می‌شود. در صورت ساخت برای نسخه‌ای از C پیش از C23، توسط \&\fB\-pedantic\-errors\fR به یک خطا تبدیل می‌شود.
.IP \fB\-Wheader\-guard\fR 4
.IX Item "-Wheader-guard"
هشدار می‌دهد اگر یک محافظ درج چندبارهٔ معتبر در سرآیند پیش‌پردازنده، دارای دستور \f(CW\*(C`#define\*(C'\fR بلافاصله پس از دستور \f(CW\*(C`#ifndef\*(C'\fR یا \f(CW\*(C`#if !defined\*(C'\fR محافظ باشد که ماکرویی متفاوت از ماکروی محافظ با نامی مشابه تعریف می‌کند، ماکروی واقعی محافظ درج چندباره در دستور متناظر \f(CW\*(C`#ifndef\*(C'\fR در انتهای سرآیند تعریف نشده باشد، و دستور \f(CW\*(C`#define\*(C'\fR یک ماکروی شبه‌شیء (object\-like) با تعریف خالی ایجاد کند. در چنین مواردی، اغلب یک غلط املایی ساده در نام محافظ رخ داده است؛ چه در دستور \f(CW\*(C`#ifndef\*(C'\fR یا \f(CW\*(C`#if !defined\*(C'\fR و چه در دستور بعدی \f(CW\*(C`#define\*(C'\fR. این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP "\fB\-Wstrict\-prototypes\fR (فقط C و Objective\-C)" 4
.IX Item "-Wstrict-prototypes (فقط C و Objective-C)"
اگر تابعی بدون مشخص کردن نوع آرگومان‌ها اعلان یا تعریف شود، هشدار می‌دهد. (تعریف تابع به سبک قدیمی در صورتی که پیش از آن اعلانی حاوی نوع آرگومان‌ها آمده باشد، بدون هشدار مجاز است.)
.IP "\fB\-Wold\-style\-declaration\fR (فقط C و Objective\-C)" 4
.IX Item "-Wold-style-declaration (فقط C و Objective-C)"
دربارهٔ کاربردهای منسوخ‌شده در یک اعلان، مطابق با استاندارد C، هشدار می‌دهد. برای نمونه، اگر مشخص‌کننده‌های ردهٔ حافظه مانند \&\f(CW\*(C`static\*(C'\fR اولین بخش یک اعلان نباشند، هشدار می‌دهد. این هشدار همچنین با \fB\-Wextra\fR فعال می‌شود.
.IP "\fB\-Wold\-style\-definition\fR (فقط C و Objective\-C)" 4
.IX Item "-Wold-style-definition (فقط C و Objective-C)"
اگر از تعریف تابع به سبک قدیمی استفاده شود، هشدار می‌دهد. این هشدار حتی در صورت وجود یک پیش‌نمونهٔ قبلی نیز داده می‌شود. تعریفی که از \fB()\fR استفاده می‌کند در حالت C23 یک تعریف به سبک قدیمی محسوب نمی‌شود، زیرا در این حالت معادل \fB(void)\fR است، اما برای استانداردهای قدیمی‌تر تعریفی به سبک قدیمی تلقی می‌شود.
.IP "\fB\-Wmultiple\-parameter\-fwd\-decl\-lists\fR (فقط C و Objective\-C)" 4
.IX Item "-Wmultiple-parameter-fwd-decl-lists (فقط C و Objective-C)"
اگر بیش از یک فهرست از پیش‌اعلان‌های پارامترها در پیش‌نمونهٔ تابع ظاهر شود، هشدار می‌دهد.
این هشدار همچنین با \fB\-Wextra\fR فعال می‌شود.
.IP "\fB\-Wdeprecated\-non\-prototype\fR (فقط C و Objective\-C)" 4
.IX Item "-Wdeprecated-non-prototype (فقط C و Objective-C)"
اگر تابعی که با فهرست پارامترهای خالی \fB()\fR اعلان شده است با یک یا چند آرگومان فراخوانی شود، یا اگر تعریفی از تابع با یک یا چند پارامتر پس از چنین اعلانی دیده شود، هشدار می‌دهد. هر دو مورد در C23 و گویش‌های بعدی C خطا هستند.
.Sp
این هشدار همچنین با \fB\-Wc11\-c23\-compat\fR فعال می‌شود.
.IP "\fB\-Wmissing\-parameter\-name\fR (فقط C و Objective\-C)" 4
.IX Item "-Wmissing-parameter-name (فقط C و Objective-C)"
اگر در تعریف یک تابع نام پارامتر حذف شده و تنها نوع آن مشخص شود، هشدار می‌دهد. از این شیوه می‌توان برای مستندسازی استفاده‌نشدن یک پارامتر در تعریف تابع استفاده کرد. این ویژگی بخشی از C23 و گویش‌های بعدی C است و در تمامی گویش‌های دیگر به عنوان یک افزونهٔ GCC در دسترس می‌باشد.
.Sp
این هشدار همچنین با \fB\-Wc11\-c23\-compat\fR فعال می‌شود. در صورت ساخت برای نسخه‌ای از C قبل از C23، با \&\fB\-pedantic\-errors\fR به یک خطا تبدیل می‌شود.
.IP "\fB\-Wmissing\-parameter\-type\fR (فقط C و Objective\-C)" 4
.IX Item "-Wmissing-parameter-type (فقط C و Objective-C)"
اگر پارامتر یک تابع بدون مشخص‌کنندهٔ نوع در توابع به سبک K&R اعلان شود، هشدار می‌دهد:
.Sp
.Vb 1
\&        void foo(bar) { }
.Ve
.Sp
این هشدار همچنین با \fB\-Wextra\fR فعال می‌شود.
.IP "\fB\-Wno\-declaration\-missing\-parameter\-type\fR (فقط C و Objective\-C)" 4
.IX Item "-Wno-declaration-missing-parameter-type (فقط C و Objective-C)"
اگر اعلان یک تابع شامل نام پارامتر بدون نوع باشد، هشدار نمی‌دهد. چنین اعلان‌های تابعی پیش‌نمونهٔ تابع را ارائه نمی‌دهند و مانع از بیشتر بررسی‌های نوع در فراخوانی توابع می‌شوند.
.Sp
این هشدار به‌طور پیش‌فرض فعال است. در C99 و گویش‌های بعدی C، با آن به عنوان یک خطا برخورد می‌شود. این خطا می‌تواند با استفاده از \&\fB\-fpermissive\fR (همراه با برخی خطاهای دیگر)، یا فقط برای همین خطا با \fB\-Wno\-error=declaration\-missing\-parameter\-type\fR، به یک هشدار تنزل یابد.
.Sp
این هشدار با \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد.
.IP "\fB\-Wmissing\-prototypes\fR (فقط C و Objective\-C)" 4
.IX Item "-Wmissing-prototypes (فقط C و Objective-C)"
اگر یک تابع سراسری (global) بدون اعلان پیش‌نمونهٔ قبلی تعریف شود، هشدار می‌دهد. این هشدار حتی در صورتی که خودِ تعریف یک پیش‌نمونه ارائه دهد نیز صادر می‌شود. از این گزینه برای تشخیص توابع سراسری که اعلان پیش‌نمونهٔ متناظری در فایل سرآیند ندارند استفاده کنید. این گزینه برای C++ معتبر نیست زیرا تمامی اعلان‌های توابع در آن پیش‌نمونه ارائه می‌دهند و یک اعلان نامنطبق به جای تداخل با اعلان پیشین، یک سربارگذاری (overload) ایجاد می‌کند. برای تشخیص اعلان‌های مفقود در C++ از \fB\-Wmissing\-declarations\fR استفاده کنید.
.IP "\fB\-Wmissing\-variable\-declarations\fR (فقط C و Objective\-C)" 4
.IX Item "-Wmissing-variable-declarations (فقط C و Objective-C)"
اگر یک متغیر سراسری بدون اعلان قبلی تعریف شود، هشدار می‌دهد. از این گزینه برای تشخیص متغیرهای سراسری که فاقد اعلان extern متناظر در یک فایل سرآیند هستند استفاده کنید.
.IP \fB\-Wmissing\-declarations\fR 4
.IX Item "-Wmissing-declarations"
اگر یک تابع سراسری بدون اعلان قبلی تعریف شود، هشدار می‌دهد. این کار حتی اگر خود تعریف یک پیش‌نمونه ارائه دهد نیز انجام می‌شود. از این گزینه برای یافتن توابع سراسری که در فایل‌های سرآیند اعلان نشده‌اند استفاده کنید. در C، برای توابعی که پیش‌تر اعلان‌های بدون پیش‌نمونه داشته‌اند هشداری صادر نمی‌شود؛ برای تشخیص پیش‌نمونه‌های مفقود از \fB\-Wmissing\-prototypes\fR استفاده کنید. در C++، برای الگوهای تابع (function templates)، توابع درون‌خطی (inline) یا توابع موجود در فضاهای نام ناشناس هشداری داده نمی‌شود..IP \fB\-Wmissing\-field\-initializers\fR 4
.IX Item "-Wmissing-field-initializers"
اگر در مقداردهندهٔ اولیهٔ یک ساختار برخی فیلدها جا افتاده باشند، هشدار می‌دهد. به عنوان مثال، کد زیر موجب چنین هشداری می‌شود، زیرا
\&\f(CW\*(C`x.h\*(C'\fR به‌طور ضمنی صفر است:
.Sp
.Vb 2
\&        struct s { int f, g, h; };
\&        struct s x = { 3, 4 };
.Ve
.Sp
در C این گزینه دربارهٔ مقداردهنده‌های اولیهٔ تعیین‌شده (designated initializers) هشدار نمی‌دهد، بنابراین تغییر زیر هشداری ایجاد نمی‌کند:
.Sp
.Vb 2
\&        struct s { int f, g, h; };
\&        struct s x = { .f = 3, .g = 4 };
.Ve
.Sp
در C این گزینه دربارهٔ مقداردهندهٔ اولیهٔ صفر عمومی (universal zero initializer)
\&\fB{ 0 }\fR هشدار نمی‌دهد:
.Sp
.Vb 2
\&        struct s { int f, g, h; };
\&        struct s x = { 0 };
.Ve
.Sp
به همین ترتیب، در ++C این گزینه دربارهٔ مقداردهندهٔ اولیهٔ خالی { } هشدار نمی‌دهد، برای نمونه:
.Sp
.Vb 2
\&        struct s { int f, g, h; };
\&        s x = { };
.Ve
.Sp
این هشدار در \fB\-Wextra\fR گنجانده شده است. برای دریافت سایر هشدارهای \fB\-Wextra\fR بدون این هشدار، از \fB\-Wextra \-Wno\-missing\-field\-initializers\fR استفاده کنید.
.IP \fB\-Wno\-missing\-requires\fR 4
.IX Item "-Wno-missing-requires"
به‌طور پیش‌فرض، کامپایلر دربارهٔ ظاهر شدن یک concept\-id به‌صورت یک simple\-requirement در C++20 هشدار می‌دهد:
.Sp
.Vb 1
\&        bool satisfied = requires { C<T> };
.Ve
.Sp
در اینجا \fBsatisfied\fR برابر با true خواهد بود اگر \fBC<T>\fR یک عبارت معتبر باشد، که برای همهٔ Tها معتبر است. احتمالاً منظور کاربر نوشتن عبارت زیر بوده است:
.Sp
.Vb 1
\&        bool satisfied = requires { requires C<T> };
.Ve
.Sp
به این ترتیب \fBsatisfied\fR تنها در صورتی true خواهد بود که مفهوم (concept) \fBC\fR برای نوع \fBT\fR برآورده شده باشد.
.Sp
این هشدار را می‌توان با \fB\-Wno\-missing\-requires\fR غیرفعال کرد.
.IP \fB\-Wno\-missing\-template\-keyword\fR 4
.IX Item "-Wno-missing-template-keyword"
اگر شیء والد وابسته (dependent) باشد و عضوی که نام برده می‌شود یک قالب (template) باشد، نشانه‌های دسترسی به عضو شامل .، \-> و :: باید با کلیدواژهٔ \f(CW\*(C`template\*(C'\fR دنبال شوند.
.Sp
.Vb 6
\&        template <class X>
\&        void DoStuff (X x)
\&        {
\&          x.template DoSomeOtherStuff<X>(); // Good.
\&          x.DoMoreStuff<X>(); // Warning, x is dependent.
\&        }
.Ve
.Sp
در موارد نادر ممکن است هشدارهای مثبت کاذب (false positive) ایجاد شود. برای فرونشاندن این هشدار، عبارت را درون پرانتز قرار دهید. برای نمونه، مورد زیر به‌صورت یک قالب پردازش می‌شود، حتی در جایی که m و N اعداد صحیح هستند:
.Sp
.Vb 3
\&        void NotATemplate (my_class t)
\&        {
\&          int N = 5;
\&        
\&          bool test = t.m < N > (0); // Treated as a template.
\&          test = (t.m < N) > (0); // Same meaning, but not treated as a template.
\&        }
.Ve
.Sp
این هشدار را می‌توان با \fB\-Wno\-missing\-template\-keyword\fR غیرفعال کرد.
.IP \fB\-Wno\-multichar\fR 4
.IX Item "-Wno-multichar"
اگر یک ثابت چندنویسه‌ای (\fB\*(AqFOOF\*(Aq\fR) استفاده شود، هشدار ندهد.
معمولاً این موارد نشان‌دهندهٔ یک اشتباه تایپی در کد کاربر هستند، زیرا دارای مقادیر وابسته به پیاده‌سازی (implementation\-defined) بوده و نباید در کدهای پرتابل استفاده شوند.
.IP \fB\-Wnormalized=\fR[\fBnone\fR|\fBid\fR|\fBnfc\fR|\fBnfkc\fR] 4
.IX Item "-Wnormalized=[none|id|nfc|nfkc]"
در ISO C و ISO C++، دو شناسنده (identifier) متفاوت محسوب می‌شوند اگر توالی‌های متفاوتی از نویسه‌ها باشند. با این حال، گاهی اوقات وقتی از نویسه‌های خارج از مجموعه نویسه‌های پایهٔ ASCII استفاده می‌شود، ممکن است دو توالی نویسهٔ مختلف داشته باشید که یکسان به نظر می‌رسند. برای جلوگیری از سردرگمی، استاندارد ISO 10646 مجموعه‌ای از \fIقواعد نرمال‌سازی (normalization rules)\fR را مشخص کرده است که هنگام اعمال، تضمین می‌کنند دو توالی با ظاهر یکسان به توالی یکسانی تبدیل شوند. GCC می‌تواند در صورت استفاده از شناسنده‌هایی که نرمال‌سازی نشده‌اند به شما هشدار دهد؛ این گزینه این هشدار را کنترل می‌کند.
.Sp
چهار سطح هشدار توسط GCC پشتیبانی می‌شود. مقدار پیش‌فرض
\&\fB\-Wnormalized=nfc\fR است، که دربارهٔ هر شناسنده‌ای که در فرم نرمال‌شدهٔ «C» بر پایهٔ ISO 10646 یعنی \fINFC\fR نباشد، هشدار می‌دهد. NFC فرم توصیه‌شده برای بیشتر کاربردها است و معادل
\&\fB\-Wnormalized\fR می‌باشد.
.Sp
متأسفانه، برخی نویسه‌ها در شناسنده‌ها توسط ISO C و ISO C++ مجاز دانسته شده‌اند که در صورت تبدیل به NFC، در شناسنده‌ها مجاز نخواهند بود. یعنی هیچ راهی برای استفاده از این نمادها در ISO C یا C++ پرتابل و داشتن تمام شناسنده‌ها در قالب NFC وجود ندارد.
\&\fB\-Wnormalized=id\fR هشدار را برای این نویسه‌ها فرومی‌نشاند.
امید می‌رود که نسخه‌های آینده استانداردهای مربوطه این مشکل را تصحیح کنند، و به همین دلیل این گزینه حالت پیش‌فرض نیست.
.Sp
می‌توانید با نوشتن
\&\fB\-Wnormalized=none\fR یا \fB\-Wno\-normalized\fR این هشدار را برای تمام نویسه‌ها خاموش کنید. تنها در صورتی باید این کار را انجام دهید که از طرح نرمال‌سازی دیگری (مانند «D») استفاده می‌کنید، زیرا در غیر این صورت ممکن است به‌سادگی اشکالاتی ایجاد کنید که دیدن آن‌ها عملاً ناممکن است.
.Sp
برخی نویسه‌ها در ISO 10646 معانی متمایزی دارند اما در برخی قلم‌ها یا روش‌های نمایش، به‌ویژه پس از اعمال قالب‌بندی، یکسان به نظر می‌رسند. برای مثال \f(CW\*(C`\eu207F\*(C'\fR، یعنی «SUPERSCRIPT LATIN SMALL LETTER N»، درست شبیه یک \f(CW\*(C`n\*(C'\fR معمولی نمایش داده می‌شود که در بالانویس قرار گرفته است. استاندارد ISO 10646 طرح نرمال‌سازی \fINFKC\fR را نیز برای تبدیل همهٔ این موارد به یک فرم استاندارد تعریف می‌کند، و در صورت استفاده از
\&\fB\-Wnormalized=nfkc\fR، اگر کد شما در قالب NFKC نباشد GCC هشدار می‌دهد. این هشدار شبیه به هشدار دادن دربارهٔ هر شناسنده‌ای است که حاوی حرف O است، صرفاً به این دلیل که ممکن است با رقم 0 اشتباه گرفته شود؛ به همین دلیل این گزینه پیش‌فرض نیست، اما اگر محیط برنامه‌نویسی نتواند برای نمایش متمایز این نویسه‌ها اصلاح شود، ممکن است به عنوان یک قرارداد کدنویسی محلی مفید باشد.
.IP \fB\-Wno\-attribute\-warning\fR 4
.IX Item "-Wno-attribute-warning"
دربارهٔ استفاده از توابعی که با ویژگی (attribute) \f(CW\*(C`warning\*(C'\fR اعلان شده‌اند، هشدار ندهد.
به‌طور پیش‌فرض، این هشدار فعال است. می‌توان از \fB\-Wno\-attribute\-warning\fR برای غیرفعال کردن هشدار یا از \fB\-Wno\-error=attribute\-warning\fR برای جلوگیری از تبدیل شدن آن به خطا هنگام کامپایل با پرچم \fB\-Werror\fR استفاده کرد.
.IP \fB\-Wno\-deprecated\fR 4
.IX Item "-Wno-deprecated"
دربارهٔ استفاده از ویژگی‌های منسوخ‌شده (deprecated) هشدار ندهد.
.Sp
در ++C، مشخص کردن صریح \fB\-Wdeprecated\fR همچنین هشدارهایی را دربارهٔ برخی قابلیت‌هایی که در استانداردهای بعدی زبان منسوخ شده‌اند فعال می‌کند، به‌ویژه \fB\-Wcomma\-subscript\fR،
\&\fB\-Wvolatile\fR، \fB\-Wdeprecated\-enum\-float\-conversion\fR،
\&\fB\-Wdeprecated\-enum\-enum\-conversion\fR،
\&\fB\-Wdeprecated\-literal\-operator\fR و
\&\fB\-Wdeprecated\-variadic\-comma\-omission\fR.
.IP \fB\-Wno\-deprecated\-declarations\fR 4
.IX Item "-Wno-deprecated-declarations"
دربارهٔ استفاده از توابع، متغیرها یا نوع‌هایی که با استفاده از ویژگی \f(CW\*(C`deprecated\*(C'\fR به عنوان منسوخ علامت‌گذاری شده‌اند، هشدار ندهد.
.IP \fB\-Wno\-deprecated\-openmp\fR 4
.IX Item "-Wno-deprecated-openmp"
دربارهٔ کدهای منسوخ‌شدهٔ OpenMP هشدار ندهد.
.IP \fB\-Wno\-overflow\fR 4
.IX Item "-Wno-overflow"
دربارهٔ سرریز زمان کامپایل (compile\-time overflow) در عبارت‌های ثابت هشدار ندهد.
.IP \fB\-Wno\-odr\fR 4
.IX Item "-Wno-odr"
دربارهٔ نقض‌های قانون یک تعریف (One Definition Rule) در حین بهینه‌سازی زمان پیوند (LTO) هشدار می‌دهد.
به‌طور پیش‌فرض فعال است.
.IP \fB\-Wopenacc\-parallelism\fR 4
.IX Item "-Wopenacc-parallelism"
دربارهٔ انتخاب‌های بالقوه زیربهینهٔ مربوط به موازی‌سازی در OpenACC هشدار می‌دهد.
.IP \fB\-Wno\-openmp\fR 4
.IX Item "-Wno-openmp"
دربارهٔ کدهای مشکوک در OpenMP هشدار می‌دهد.
.IP \fB\-Wopenmp\-simd\fR 4
.IX Item "-Wopenmp-simd"
اگر مدل هزینهٔ بردارساز (vectorizer cost model)، دستورالعمل simd تعیین‌شده توسط کاربر در OpenMP را لغو کند، هشدار می‌دهد. گزینهٔ \fB\-fsimd\-cost\-model=unlimited\fR می‌تواند برای تعدیل مدل هزینه استفاده شود.
.IP "\fB\-Woverride\-init\fR (فقط C و Objective\-C)" 4
.IX Item "-Woverride-init (C and Objective-C only)"
هشدار می‌دهد اگر هنگام استفاده از مقداردهنده‌های اولیهٔ تعیین‌شده (designated initializers)، یک فیلد مقداردهی‌شدهٔ بدون اثرات جانبی بازنویسی (override) شود.
.Sp
این هشدار در \fB\-Wextra\fR گنجانده شده است. برای دریافت سایر هشدارهای
\&\fB\-Wextra\fR بدون این هشدار، از \fB\-Wextra
\&\-Wno\-override\-init\fR استفاده کنید..IP "\fB\-Wno\-override\-init\-side\-effects\fR (فقط C و Objective\-C)" 4
.IX Item "-Wno-override-init-side-effects (C and Objective-C only)"
اگر فیلدی که با اثرات جانبی مقداردهی اولیه شده است هنگام استفاده از مقداردهنده‌های مشخص (designated initializers) بازنویسی شود، هشدار ندهد. این هشدار به‌طور پیش‌فرض فعال است.
.IP \fB\-Wpacked\fR 4
.IX Item "-Wpacked"
اگر به یک ساختار ویژگی \f(CW\*(C`packed\*(C'\fR داده شده باشد، اما ویژگی \f(CW\*(C`packed\*(C'\fR هیچ تأثیری بر چیدمان یا اندازه ساختار نداشته باشد، هشدار می‌دهد. چنین ساختارهایی ممکن است بدون داشتن فایده چندانی ناتراز شوند. برای نمونه، در این کد متغیر \f(CW\*(C`f.x\*(C'\fR در \f(CW\*(C`struct bar\*(C'\fR ناتراز است حتی با اینکه خودِ \f(CW\*(C`struct bar\*(C'\fR ویژگی \f(CW\*(C`packed\*(C'\fR را ندارد:
.Sp
.Vb 8
\&        struct foo {
\&          int x;
\&          char a, b, c, d;
\&        } _\|_attribute_\|_((packed));
\&        struct bar {
\&          char z;
\&          struct foo f;
\&        };
.Ve
.IP \fB\-Wnopacked\-bitfield\-compat\fR 4
.IX Item "-Wnopacked-bitfield-compat"
نسخه‌های سری ۴.۱، ۴.۲ و ۴.۳ کامپایلر GCC ویژگی \f(CW\*(C`packed\*(C'\fR را در میدان‌های بیتی از نوع \f(CW\*(C`char\*(C'\fR نادیده می‌گیرند. این مشکل در GCC 4.4 برطرف شد اما این تغییر می‌تواند منجر به تفاوت‌هایی در چیدمان ساختار شود. GCC در صورتی که آفست چنین فیلدی در GCC 4.4 تغییر کرده باشد به شما اطلاع می‌دهد. برای نمونه، در این ساختار دیگر لایه‌گذاری (padding) ۴ بیتی بین فیلد \f(CW\*(C`a\*(C'\fR و \f(CW\*(C`b\*(C'\fR وجود ندارد:
.Sp
.Vb 5
\&        struct foo
\&        {
\&          char a:4;
\&          char b:8;
\&        } _\|_attribute_\|_ ((packed));
.Ve
.Sp
این هشدار به‌طور پیش‌فرض فعال است. برای غیرفعال کردن این هشدار از
\&\fB\-Wno\-packed\-bitfield\-compat\fR استفاده کنید.
.IP "\fB\-Wpacked\-not\-aligned\fR (فقط C، C++، Objective\-C و Objective\-C++)" 4
.IX Item "-Wpacked-not-aligned (C, C++, Objective-C and Objective-C++ only)"
اگر فیلدی از ساختار با ترازبندی صریحاً مشخص‌شده در یک ساختار یا یونیون فشرده (packed)، ناتراز باشد، هشدار می‌دهد. برای نمونه، در این کد برای \f(CW\*(C`struct S\*(C'\fR هشداری صادر می‌شود، مانند \f(CW\*(C`warning: alignment 1 of
\&\*(Aqstruct S\*(Aq is less than 8\*(C'\fR:
.Sp
.Vb 4
\&        struct _\|_attribute_\|_ ((aligned (8))) S8 { char a[8]; };
\&        struct _\|_attribute_\|_ ((packed)) S {
\&          struct S8 s8;
\&        };
.Ve
.Sp
این هشدار با \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wpadded\fR 4
.IX Item "-Wpadded"
اگر لایه‌گذاری (padding) در یک ساختار گنجانده شود، چه برای تراز کردن یک عنصر از ساختار یا تراز کردن کل ساختار، هشدار می‌دهد. گاهی اوقات زمانی که این اتفاق می‌افتد، می‌توان فیلدهای ساختار را بازآرایی کرد تا از لایه‌گذاری کاسته شده و ساختار کوچک‌تر شود.
.IP \fB\-Wredundant\-decls\fR 4
.IX Item "-Wredundant-decls"
اگر هر چیزی بیش از یک بار در همان حوزه (scope) اعلان شود، حتی در مواردی که اعلان چندگانه معتبر بوده و تغییری ایجاد نمی‌کند، هشدار می‌دهد.
.IP \fB\-Wrestrict\fR 4
.IX Item "-Wrestrict"
زمانی که یک شیء ارجاع‌شده توسط پارامتری با توصیف‌گر \f(CW\*(C`restrict\*(C'\fR
(یا در C++، پارامتری با توصیف‌گر \f(CW\*(C`_\|_restrict\*(C'\fR) توسط آرگومان دیگری نام مستعار (alias) بگیرد، یا هنگامی که کپی‌ها میان چنین اشیایی هم‌پوشانی داشته باشند، هشدار می‌دهد. برای نمونه، فراخوانی تابع \f(CW\*(C`strcpy\*(C'\fR در زیر تلاش می‌کند تا با جایگزین کردن نویسه‌های ابتدایی رشته با چهار نویسه آخر، آن را کوتاه کند. با این حال، از آنجا که فراخوانی نویسه NUL پایانی را در \f(CW\*(C`a[4]\*(C'\fR می‌نویسد، کپی‌ها هم‌پوشانی پیدا کرده و خطا در فراخوانی گزارش می‌شود.
.Sp
.Vb 6
\&        void foo (void)
\&        {
\&          char a[] = "abcd1234";
\&          strcpy (a, a + 4);
\&          ...
\&        }
.Ve
.Sp
گزینه \fB\-Wrestrict\fR حتی بدون بهینه‌سازی برخی موارد هم‌پوشانی ساده را شناسایی می‌کند، اما در سطوح \fB\-O2\fR و بالاتر بهترین عملکرد را دارد. این گزینه در \fB\-Wall\fR گنجانده شده است.
.IP "\fB\-Wnested\-externs\fR (فقط C و Objective\-C)" 4
.IX Item "-Wnested-externs (C and Objective-C only)"
اگر یک اعلان \f(CW\*(C`extern\*(C'\fR در داخل یک تابع دیده شود، هشدار می‌دهد.
.IP \fB\-Winline\fR 4
.IX Item "-Winline"
اگر تابعی که به صورت inline اعلان شده است نتواند درون‌خطی شود، هشدار می‌دهد. حتی با وجود این گزینه، کامپایلر در مورد شکست در درون‌خطی‌سازی توابع اعلان‌شده در سرایندهای سیستمی هشدار نمی‌دهد.
.Sp
کامپایلر از روش‌های اکتشافی (heuristics) گوناگونی برای تعیین درون‌خطی شدن یا نشدن یک تابع استفاده می‌کند. برای نمونه، کامپایلر اندازه تابع مورد نظر برای درون‌خطی شدن و میزان درون‌خطی‌سازی انجام‌شده در تابع فعلی را مد نظر قرار می‌دهد. بنابراین، تغییرات به‌ظاهر کم‌اهمیت در برنامه مبدأ می‌تواند سبب ظاهر شدن یا ناپدید شدن هشدارهای تولیدشده توسط \fB\-Winline\fR شود.
.IP \fB\-Winterference\-size\fR 4
.IX Item "-Winterference-size"
.PD 0
.IP \fB\-Wno\-interference\-size\fR 4
.IX Item "-Wno-interference-size"
.PD
درباره استفاده‌های شبهه‌برانگیز از متغیرهای \f(CW\*(C`constexpr\*(C'\fR استاندارد C++17، یعنی
\&\f(CW\*(C`std::hardware_destructive_interference_size\*(C'\fR و
\&\f(CW\*(C`std::hardware_constructive_interference_size\*(C'\fR هشدار می‌دهد.
.Sp
این متغیرها برای کنترل چیدمان کلاس و به منظور اجتناب از اشتراک‌گذاری کاذب (false sharing) در کدهای همروند در نظر گرفته شده‌اند:
.Sp
.Vb 6
\&        struct independent_fields {
\&          alignas(std::hardware_destructive_interference_size)
\&            std::atomic<int> one;
\&          alignas(std::hardware_destructive_interference_size)
\&            std::atomic<int> two;
\&        };
.Ve
.Sp
در اینجا هدف این است که \fBone\fR و \fBtwo\fR به اندازه کافی از یکدیگر دور باشند تا ذخیره‌سازی در یکی، دسترسی‌ها به دیگری را وادار به بارگذاری مجدد خط حافظه نهان (cache line) نکند.
.Sp
به‌طور پیش‌فرض، به این متغیرها بر اساس گزینه فعلی \fB\-mtune\fR مقادیری اختصاص می‌یابد؛ معمولاً به اندازه خط حافظه نهان L1 برای پردازنده مقصد خاص، و گاهی به یک بازه در صورتی که بهینه‌سازی برای یک مقصد عمومی باشد. بنابراین تمام واحدهای ترجمه‌ای که برای استفاده از این متغیرها به سازگاری ABI وابسته هستند، باید با همان گزینه \fB\-mtune\fR (یا \fB\-mcpu\fR) کامپایل شوند.
.Sp
اگر پایداری ABI اهمیت دارد، مثلاً زمانی که این استفاده در فایل سرایند یک کتابخانه است، احتمالاً اصلاً نباید از متغیرهای اندازه تداخل سخت‌افزاری استفاده کنید.
.Sp
این هشدارها به‌طور پیش‌فرض فعال هستند.
اگر مطمئن هستید که استفاده شما از این متغیرها بر ABI خارج از یک ساخت واحد از پروژه‌تان تأثیر نمی‌گذارد، می‌توانید این هشدار را با \fB\-Wno\-interference\-size\fR غیرفعال کنید.
.IP \fB\-Wint\-in\-bool\-context\fR 4
.IX Item "-Wint-in-bool-context"
در صورت استفاده مشکوک از مقادیر عدد صحیح در مواردی که مقادیر بولی مورد انتظار است هشدار می‌دهد؛ مانند عبارت‌های شرطی (?:) با استفاده از ثوابت عدد صحیح غیربولی در یک بستر بولی، مانند \f(CW\*(C`if (a <= b ? 2 : 3)\*(C'\fR. یا شیفت به چپ اعداد صحیح علامت‌دار در بستر بولی، مانند \f(CW\*(C`for (a = 0; 1 << a; a++);\*(C'\fR. همچنین برای همه انواع ضرب بدون توجه به نوع داده.
این هشدار با \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wno\-int\-to\-pointer\-cast\fR 4
.IX Item "-Wno-int-to-pointer-cast"
هشدارهای ناشی از تبدیل نوع اعداد صحیح با اندازه‌های متفاوت به یک نوع اشاره‌گر را نادیده می‌گیرد. در C++، تبدیل نوع به یک نوع اشاره‌گر با اندازه کوچک‌تر یک خطاست. گزینه \fBWint\-to\-pointer\-cast\fR به‌طور پیش‌فرض فعال است.
.IP "\fB\-Wno\-pointer\-to\-int\-cast\fR (فقط C و Objective\-C)" 4
.IX Item "-Wno-pointer-to-int-cast (C and Objective-C only)"
هشدارهای ناشی از تبدیل نوع یک اشاره‌گر به نوع عدد صحیح با اندازه متفاوت را نادیده می‌گیرد.
.IP \fB\-Winvalid\-pch\fR 4
.IX Item "-Winvalid-pch"
اگر یک سرایند از پیش کامپایل‌شده در مسیر جستجو یافت شود اما نتوان از آن استفاده کرد، هشدار می‌دهد.
.IP \fB\-Winvalid\-utf8\fR 4
.IX Item "-Winvalid-utf8"
در صورت یافتن نویسه نامعتبر UTF\-8 هشدار می‌دهد.
این هشدار در صورت استفاده از \fB\-finput\-charset=UTF\-8\fR در C++23 به‌طور پیش‌فرض روشن است و با \fB\-pedantic\-errors\fR به یک خطا تبدیل می‌شود.
.IP \fB\-Wno\-unicode\fR 4
.IX Item "-Wno-unicode"
شکل‌های نامعتبر توالی‌های گریز جداشده (delimited) یا نام‌گذاری‌شده را که به عنوان توکن‌های مجزا پردازش می‌شوند، عیب‌یابی نمی‌کند. گزینه \fBWunicode\fR به‌طور پیش‌فرض فعال است.
.IP \fB\-Wlong\-long\fR 4
.IX Item "-Wlong-long"
اگر از نوع \f(CW\*(C`long long\*(C'\fR استفاده شود، هشدار می‌دهد. این هشدار توسط هر یک از گزینه‌های
\&\fB\-Wpedantic\fR یا \fB\-Wtraditional\fR در حالت‌های ISO C90 و C++98 فعال می‌شود. برای جلوگیری از نمایش پیام‌های هشدار، از \fB\-Wno\-long\-long\fR استفاده کنید.
.Sp
این هشدار توسط \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد..IP \fB\-Wvariadic\-macros\fR 4
.IX Item "-Wvariadic-macros"
اگر ماکروهای با تعداد آرگومان متغیر (variadic macros) در حالت ISO C90 استفاده شوند، یا ساختار نحوی جایگزین GNU در حالت ISO C99 به کار رود، هشدار می‌دهد. این گزینه توسط هر یک از
\&\fB\-Wpedantic\fR یا \fB\-Wtraditional\fR فعال می‌شود. برای جلوگیری از پیام‌های هشدار،
از \fB\-Wno\-variadic\-macros\fR استفاده کنید.
.IP \fB\-Wno\-varargs\fR 4
.IX Item "-Wno-varargs"
هنگام استفاده مشکوک از ماکروهای مورد استفاده برای مدیریت آرگومان‌های متغیر مانند \f(CW\*(C`va_start\*(C'\fR هشدار نمی‌دهد. این هشدارها به‌طور پیش‌فرض فعال هستند.
.IP \fB\-Wvector\-operation\-performance\fR 4
.IX Item "-Wvector-operation-performance"
اگر یک عملیات برداری از طریق قابلیت‌های SIMD معماری پیاده‌سازی نشده باشد، هشدار می‌دهد. این گزینه عمدتاً برای تنظیم و ارتقای کارایی مفید است.
عملیات برداری می‌تواند به‌صورت \f(CW\*(C`piecewise\*(C'\fR پیاده‌سازی شود، به این معنی که عملیات اسکالر روی تک‌تک عناصر بردار اجرا می‌شود؛
\&\f(CW\*(C`in parallel\*(C'\fR، به این معنی که عملیات برداری با استفاده از اسکالرهای نوع عریض‌تر پیاده‌سازی می‌شود که معمولاً از نظر کارایی بهینه‌تر است؛
و \f(CW\*(C`as a single scalar\*(C'\fR، به این معنی که بردار در یک نوع اسکالر واحد جای می‌گیرد.
.IP \fB\-Wvla\fR 4
.IX Item "-Wvla"
اگر یک آرایه با طول متغیر (variable\-length array) در کد استفاده شود، هشدار می‌دهد.
\&\fB\-Wno\-vla\fR از هشدار \fB\-Wpedantic\fR برای آرایه‌های با طول متغیر جلوگیری می‌کند.
.Sp
این هشدار توسط \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد.
.IP \fB\-Wvla\-larger\-than=\fR\fIbyte\-size\fR 4
.IX Item "-Wvla-larger-than=byte-size"
در صورت استفاده از این گزینه، کامپایلر برای اعلان آرایه‌های با طول متغیری که اندازه آن‌ها یا نامحدود است، یا توسط آرگومانی محدود شده که اجازه می‌دهد اندازه آرایه از \fIbyte\-size\fR بایت فراتر رود، هشدار می‌دهد. این عملکرد مشابه نحوه کارکرد \fB\-Walloca\-larger\-than=\fR\fIbyte\-size\fR است، اما برای آرایه‌های با طول متغیر.
.Sp
توجه داشته باشید که GCC ممکن است آرایه‌های با طول متغیر کوچکِ با مقدار معلوم را به آرایه‌های معمولی بهینه‌سازی کند، بنابراین ممکن است این هشدار برای چنین آرایه‌هایی فعال نشود.
.Sp
گزینه \&\fB\-Wvla\-larger\-than=\fR\fBPTRDIFF_MAX\fR به‌طور پیش‌فرض فعال است اما معمولاً تنها زمانی مؤثر است که \fB\-ftree\-vrp\fR فعال باشد (پیش‌فرض برای \fB\-O2\fR و بالاتر).
.Sp
همچنین ببینید: \fB\-Walloca\-larger\-than=\fR\fIbyte\-size\fR.
.IP \fB\-Wno\-vla\-larger\-than\fR 4
.IX Item "-Wno-vla-larger-than"
هشدارهای \fB\-Wvla\-larger\-than=\fR را غیرفعال می‌کند. این گزینه معادل با \fB\-Wvla\-larger\-than=\fR\fBSIZE_MAX\fR یا بزرگ‌تر است.
.IP \fB\-Wvla\-parameter\fR 4
.IX Item "-Wvla-parameter"
درباره اعلان مجدد توابعی که شامل آرگومان‌هایی از نوع آرایه‌های با طول متغیر (VLA) با انواع یا قالب‌های ناسازگار هستند هشدار می‌دهد، و امکان تشخیص دسترسی‌های خارج از محدوده به چنین پارامترهایی را توسط هشدارهایی مانند
\&\fB\-Warray\-bounds\fR فراهم می‌کند.
.Sp
اگر نخستین اعلان تابع از قالب VLA استفاده کند، حد مشخص‌شده در آرایه به عنوان حداقل تعداد عناصری که انتظار می‌رود در فراخوانی‌های تابع ارائه شوند و حداکثر تعداد عناصری که توسط آن دسترسی پیدا می‌کنند در نظر گرفته می‌شود. عدم ارائه آرگومان‌هایی با اندازه کافی یا دسترسی به بیش از حداکثر تعداد عناصر ممکن است گزارش شود.
.Sp
برای مثال، این هشدار برای اعلان‌های مجدد زیر فعال می‌شود زیرا اعلان اول اجازه می‌دهد آرایه‌ای با هر اندازه‌ای به \f(CW\*(C`f\*(C'\fR ارسال شود در حالی که اعلان دوم مشخص می‌کند که آرگومان آرایه باید حداقل \f(CW\*(C`n\*(C'\fR عنصر داشته باشد. علاوه بر این، فراخوانی \f(CW\*(C`f\*(C'\fR با پارامتر مرز VLA مرتبط که فراتر از مرز واقعی VLA باشد نیز هشداری ایجاد می‌کند.
.Sp
.Vb 3
\&        void f (int n, int[n]);
\&        // warning: argument 2 previously declared as a VLA
\&        void f (int, int[]);
\&        
\&        void g (int n)
\&        {
\&            if (n > 4)
\&              return;
\&            int a[n];
\&            // warning: access to a by f may be out of bounds
\&            f (sizeof a, a);
\&          ...
\&        }
.Ve
.Sp
گزینه \&\fB\-Wvla\-parameter\fR در \fB\-Wall\fR گنجانده شده است. گزینه
\&\fB\-Warray\-parameter\fR هشدارهایی را برای مشکلات مشابه در مورد آرگومان‌های آرایه معمولی صادر می‌کند.
.IP \fB\-Wvolatile\-register\-var\fR 4
.IX Item "-Wvolatile-register-var"
اگر یک متغیر ثبات (register variable) به‌صورت volatile اعلان شده باشد، هشدار می‌دهد. اصلاح‌کننده volatile از تمام بهینه‌سازی‌هایی که ممکن است خواندن و/یا نوشتن در متغیرهای ثبات را حذف کنند جلوگیری نمی‌کند. این هشدار توسط
\&\fB\-Wall\fR فعال می‌شود.
.IP "\fB\-Wno\-xor\-used\-as\-pow\fR (C, C++, Objective\-C and Objective\-C++ only)" 4
.IX Item "-Wno-xor-used-as-pow (C, C++, Objective-C and Objective-C++ only)"
هشدارهای مربوط به استفاده از \f(CW\*(C`^\*(C'\fR، عملگر XOR، در مواردی که به نظر می‌رسد منظور کد توان‌رسانی بوده است را غیرفعال می‌کند.
به‌طور خاص، این هشدار زمانی رخ می‌دهد که سمت چپ ثابت ده‌دهی ۲ یا ۱۰ باشد و سمت راست نیز یک ثابت ده‌دهی باشد.
.Sp
در C و C++، عملگر \f(CW\*(C`^\*(C'\fR به معنای XOR است، در حالی که در برخی زبان‌های دیگر (مانند TeX و برخی نسخه‌های BASIC) به معنای توان‌رسانی است.
.Sp
این هشدار را می‌توان با تبدیل یکی از عملوندها به هگزادسیمال یا با کامپایل کردن از طریق \fB\-Wno\-xor\-used\-as\-pow\fR بی‌صدا کرد.
.IP \fB\-Wdisabled\-optimization\fR 4
.IX Item "-Wdisabled-optimization"
اگر یک گام بهینه‌سازی درخواستی غیرفعال شده باشد، هشدار می‌دهد. این هشدار معمولاً نشان‌دهنده ایرادی در کد شما نیست؛ بلکه صرفاً نشان می‌دهد که بهینه‌سازهای GCC قادر به پردازش کارآمد کد نیستند. اغلب، مشکل این است که کد شما بسیار حجیم یا بسیار پیچیده است؛ GCC از بهینه‌سازی برنامه‌هایی که خودِ فرایند بهینه‌سازی آن‌ها احتمالاً زمان بیش از حدی می‌برد، خودداری می‌کند.
.IP "\fB\-Wpointer\-sign\fR (C and Objective\-C only)" 4
.IX Item "-Wpointer-sign (C and Objective-C only)"
برای ارسال آرگومان اشاره‌گر یا انتساب با علامت‌داری (signedness) متفاوت، هشدار می‌دهد. این گزینه فقط برای C و Objective\-C پشتیبانی می‌شود. این گزینه به‌طور ضمنی توسط
\&\fB\-Wall\fR و \fB\-Wpedantic\fR فعال می‌شود، و با
\&\fB\-Wno\-pointer\-sign\fR می‌توان آن را غیرفعال کرد.
.Sp
این هشدار توسط \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد.
.IP \fB\-Wstack\-protector\fR 4
.IX Item "-Wstack-protector"
این گزینه تنها زمانی فعال است که \fB\-fstack\-protector\fR فعال باشد. این گزینه در مورد توابعی که در برابر کوبیدن پشته (stack smashing) محافظت نشده‌اند هشدار می‌دهد.
.IP \fB\-Woverlength\-strings\fR 4
.IX Item "-Woverlength-strings"
در مورد ثابت‌های رشته‌ای که طولانی‌تر از طول «حداقل بیشینه» مشخص‌شده در استاندارد C هستند هشدار می‌دهد. کامپایلرهای امروزی عموماً ثابت‌های رشته‌ای بسیار طولانی‌تر از حداقلِ استاندارد را مجاز می‌دانند، اما برنامه‌های بسیار سازگار (portable) باید از استفاده از رشته‌های طولانی‌تر خودداری کنند.
.Sp
این محدودیت \fIبعد از\fR الحاق ثابت‌های رشته‌ای اعمال می‌شود و نویسه پایانی NUL را به حساب نمی‌آورد. در C90، این حد ۵۰۹ نویسه بود؛ در C99، به ۴۰۹۵ افزایش یافت. استاندارد C++98 یک حداقل بیشینه تجویزی را تعیین نمی‌کند، بنابراین رشته‌های بیش از حد طولانی در C++ تشخیص داده نمی‌شوند.
.Sp
این گزینه به‌طور ضمنی توسط \fB\-Wpedantic\fR فعال می‌شود، و با
\&\fB\-Wno\-overlength\-strings\fR قابل غیرفعال شدن است.
.IP "\fB\-Wunsuffixed\-float\-constants\fR (C and Objective\-C only)" 4
.IX Item "-Wunsuffixed-float-constants (C and Objective-C only)"
برای هر ثابت ممیز شناور که پسوند ندارد، یک هشدار صادر می‌کند. هنگامی که همراه با \fB\-Wsystem\-headers\fR استفاده شود، درباره چنین ثابت‌هایی در فایل‌های سرآیند سیستم هشدار می‌دهد. این ویژگی هنگام آماده‌سازی کد برای استفاده با عملگر کاربردی ساخت‌یافته \f(CW\*(C`FLOAT_CONST_DECIMAL64\*(C'\fR از افزونه ممیز شناور ده‌دهی برای C99 می‌تواند مفید باشد.
.IP \fB\-Wno\-lto\-type\-mismatch\fR 4
.IX Item "-Wno-lto-type-mismatch"
در طول بهینه‌سازی زمان پیوند (LTO)، درباره عدم تطابق نوع در اعلان‌های سراسری از واحدهای کامپایل متفاوت هشدار نمی‌دهد.
نیازمند فعال بودن \fB\-flto\fR است. به‌طور پیش‌فرض فعال است.
.IP "\fB\-Wno\-designated\-init\fR (C and Objective\-C only)" 4
.IX Item "-Wno-designated-init (C and Objective-C only)"
هشدارهایی را که هنگام استفاده از مقداردهی اولیه مکانی (positional) برای یک ساختار علامت‌گذاری‌شده با ویژگی \f(CW\*(C`designated_init\*(C'\fR صادر می‌شوند، فرونشانی می‌کند..SS "گزینه‌های کنترل تحلیل ایستا (Options That Control Static Analysis)"
.IX Subsection "Options That Control Static Analysis"
.IP \fB\-fanalyzer\fR 4
.IX Item "-fanalyzer"
این گزینه یک تحلیل ایستای جریان برنامه را فعال می‌کند که به دنبال مسیرهای میان‌روالی «جالب‌توجه» درون کد می‌گردد و برای مشکلاتِ یافت‌شده در آن‌ها، هشدارهایی صادر می‌نماید.
.Sp
این تحلیل به مراتب پرهزینه‌تر و سنگین‌تر از سایر هشدارهای GCC است.
.Sp
از نظر فنی، این ابزار یک اجرای نمادین هدایت‌شده با پوشش را روی کدِ در حال کامپایل انجام می‌دهد. این تحلیل نه صائب (sound) است و نه کامل (complete): می‌تواند هشدارهای مثبت کاذب و منفی کاذب داشته باشد. این ابزار برای یافتن اشکالات برنامه‌نویسی است، نه ابزاری برای اثبات درستی برنامه.
.Sp
این تحلیل‌گر در این نگارش تنها برای استفاده بر روی کد C مناسب است.
.Sp
فعال کردن این گزینه در عمل هشدارهای زیر را فعال می‌کند:
.Sp
\&\fB\-Wanalyzer\-allocation\-size
\&\-Wanalyzer\-deref\-before\-check
\&\-Wanalyzer\-double\-fclose
\&\-Wanalyzer\-double\-free
\&\-Wanalyzer\-exposure\-through\-output\-file
\&\-Wanalyzer\-exposure\-through\-uninit\-copy
\&\-Wanalyzer\-fd\-access\-mode\-mismatch
\&\-Wanalyzer\-fd\-double\-close
\&\-Wanalyzer\-fd\-leak
\&\-Wanalyzer\-fd\-phase\-mismatch
\&\-Wanalyzer\-fd\-type\-mismatch
\&\-Wanalyzer\-fd\-use\-after\-close
\&\-Wanalyzer\-fd\-use\-without\-check
\&\-Wanalyzer\-file\-leak
\&\-Wanalyzer\-free\-of\-non\-heap
\&\-Wanalyzer\-imprecise\-fp\-arithmetic
\&\-Wanalyzer\-infinite\-loop
\&\-Wanalyzer\-infinite\-recursion
\&\-Wanalyzer\-jump\-through\-null
\&\-Wanalyzer\-malloc\-leak
\&\-Wanalyzer\-mismatching\-deallocation
\&\-Wanalyzer\-null\-argument
\&\-Wanalyzer\-null\-dereference
\&\-Wanalyzer\-out\-of\-bounds
\&\-Wanalyzer\-overlapping\-buffers
\&\-Wanalyzer\-possible\-null\-argument
\&\-Wanalyzer\-possible\-null\-dereference
\&\-Wanalyzer\-putenv\-of\-auto\-var
\&\-Wanalyzer\-shift\-count\-negative
\&\-Wanalyzer\-shift\-count\-overflow
\&\-Wanalyzer\-stale\-setjmp\-buffer
\&\-Wanalyzer\-tainted\-allocation\-size
\&\-Wanalyzer\-tainted\-array\-index
\&\-Wanalyzer\-tainted\-assertion
\&\-Wanalyzer\-tainted\-divisor
\&\-Wanalyzer\-tainted\-offset
\&\-Wanalyzer\-tainted\-size
\&\-Wanalyzer\-throw\-of\-unexpected\-type
\&\-Wanalyzer\-undefined\-behavior\-ptrdiff
\&\-Wanalyzer\-undefined\-behavior\-strtok
\&\-Wanalyzer\-unsafe\-call\-within\-signal\-handler
\&\-Wanalyzer\-use\-after\-free
\&\-Wanalyzer\-use\-of\-pointer\-in\-stale\-stack\-frame
\&\-Wanalyzer\-use\-of\-uninitialized\-value
\&\-Wanalyzer\-va\-arg\-type\-mismatch
\&\-Wanalyzer\-va\-list\-exhausted
\&\-Wanalyzer\-va\-list\-leak
\&\-Wanalyzer\-va\-list\-use\-after\-va\-end
\&\-Wanalyzer\-write\-to\-const
\&\-Wanalyzer\-write\-to\-string\-literal\fR
.Sp
این گزینه تنها در صورتی در دسترس است که GCC همراه با پشتیبانی از تحلیل‌گر (analyzer) پیکربندی شده باشد.
.IP \fB\-Wanalyzer\-symbol\-too\-complex\fR 4
.IX Item "-Wanalyzer-symbol-too-complex"
اگر \fB\-fanalyzer\fR فعال باشد، تحلیل‌گر از روش‌های مکاشفه‌ای (heuristic) مختلفی برای ردگیری وضعیت حافظه استفاده می‌کند، اما این روش‌ها در مواجهه با کدهای بیش از حد پیچیده ممکن است ناکام بمانند.
.Sp
به‌طور پیش‌فرض، اگر عبارت‌ها از یک حد درونی فراتر روند، تحلیل بدون هشدار ردگیری مقادیر آن‌ها را متوقف کرده و به یک نمایش نادقیق برای چنین عبارت‌هایی بازمی‌گردد. گزینهٔ \fB\-Wanalyzer\-symbol\-too\-complex\fR در صورت وقوع این حالت، هشدار می‌دهد.
.IP \fB\-Wanalyzer\-too\-complex\fR 4
.IX Item "-Wanalyzer-too-complex"
اگر \fB\-fanalyzer\fR فعال باشد، تحلیل‌گر از روش‌های مکاشفه‌ای گوناگونی برای بررسی جریان کنترل و جریان داده در برنامه استفاده می‌کند، اما این روش‌ها ممکن است در مواجهه با کدهای بیش از حد پیچیده شکست بخورند.
.Sp
به‌طور پیش‌فرض، اگر کد برای کاوش کامل تحلیل‌گر بیش از حد پیچیده باشد و به یک حد درونی برسد، تحلیل بدون اعلام پیام متوقف می‌شود. گزینهٔ \fB\-Wanalyzer\-too\-complex\fR در صورت وقوع این رویداد، هشدار می‌دهد.
.IP \fB\-Wno\-analyzer\-allocation\-size\fR 4
.IX Item "-Wno-analyzer-allocation-size"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن، از \fB\-Wno\-analyzer\-allocation\-size\fR استفاده کنید.
.Sp
این اعلان تشخیصی برای مسیرهایی در کد هشدار می‌دهد که در آن‌ها اشاره‌گری به یک بافر به گونه‌ای انتساب می‌یابد که به بافری با اندازه‌ای اشاره کند که مضربی از \f(CW\*(C`sizeof (*pointer)\*(C'\fR نیست.
.Sp
ببینید  CWE\-131: Incorrect Calculation of Buffer Size (\f(CW\*(C`https://cwe.mitre.org/data/definitions/131.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-deref\-before\-check\fR 4
.IX Item "-Wno-analyzer-deref-before-check"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن، از
\&\fB\-Wno\-analyzer\-deref\-before\-check\fR
استفاده کنید.
.Sp
این اعلان تشخیصی دربارهٔ مسیرهایی درون کد هشدار می‌دهد که در آن‌ها یک اشاره‌گر *پس از* اینکه ارجاع‌زدایی (dereference) شد، برای \f(CW\*(C`NULL\*(C'\fR بررسی می‌شود؛ امری که نشان می‌دهد ممکن بوده اشاره‌گر NULL باشد. چنین مواردی بیانگر آن است که بررسی برای NULL یا زائد است، یا اینکه باید به قبل از ارجاع‌زدایی اشاره‌گر منتقل شود.
.Sp
این اعلان تشخیصی همچنین مقادیری را که به یک آرگومان تابع نشانه‌گذاری‌شده با \f(CW\*(C`_\|_attribute_\|_((nonnull))\*(C'\fR ارسال می‌شوند، به عنوان مقادیری که به یک مقدار غیر\-NULL نیاز دارند در نظر می‌گیرد و بنابراین در صورتی که چنین مقادیری پس از بازگشت از فراخوانی آن تابع برای \f(CW\*(C`NULL\*(C'\fR بررسی شوند، اخطار می‌دهد.
.Sp
گزارش این اعلان تشخیصی در صورت فعال بودن هر سطحی از بهینه‌سازی بعید است، چرا که منطق بهینه‌سازی GCC معمولاً چنین بررسی‌هایی برای NULL را زائد دانسته و پیش از آنکه تحلیل‌گر آن‌ها را «ببیند»، با بهینه‌سازی حذف می‌کند. بنابراین، هنگام تلاش برای راه‌اندازی این اعلان تشخیصی، بهینه‌سازی باید غیرفعال باشد.
.IP \fB\-Wno\-analyzer\-double\-fclose\fR 4
.IX Item "-Wno-analyzer-double-fclose"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن، از
\&\fB\-Wno\-analyzer\-double\-fclose\fR استفاده کنید.
.Sp
این اعلان تشخیصی دربارهٔ مسیرهایی درون کد هشدار می‌دهد که در آن‌ها ممکن است \f(CW\*(C`fclose\*(C'\fR بیش از یک‌بار روی یک \f(CW\*(C`FILE *\*(C'\fR فراخوانی شود.
.Sp
ببینید  CWE\-1341: Multiple Releases of Same Resource or Handle (\f(CW\*(C`https://cwe.mitre.org/data/definitions/1341.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-double\-free\fR 4
.IX Item "-Wno-analyzer-double-free"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن، از
\&\fB\-Wno\-analyzer\-double\-free\fR استفاده کنید.
.Sp
این اعلان تشخیصی دربارهٔ مسیرهایی درون کد هشدار می‌دهد که در آن‌ها ممکن است یک تابع آزادسازی حافظه (deallocator) بیش از یک‌بار روی یک اشاره‌گر فراخوانی شود، چه \f(CW\*(C`free\*(C'\fR باشد، یا یک تابع آزادسازی که توسط صفت \f(CW\*(C`malloc\*(C'\fR ارجاع داده شده است.
.Sp
ببینید  CWE\-415: Double Free (\f(CW\*(C`https://cwe.mitre.org/data/definitions/415.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-exposure\-through\-output\-file\fR 4
.IX Item "-Wno-analyzer-exposure-through-output-file"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن، از
\&\fB\-Wno\-analyzer\-exposure\-through\-output\-file\fR
استفاده کنید.
.Sp
این اعلان تشخیصی دربارهٔ مسیرهایی درون کد هشدار می‌دهد که در آن‌ها یک مقدار حساس از نظر امنیتی در یک فایل خروجی نوشته می‌شود (مانند نوشتن یک گذرواژه در یک فایل لاگ).
.Sp
ببینید  CWE\-532: Information Exposure Through Log Files (\f(CW\*(C`https://cwe.mitre.org/data/definitions/532.html\*(C'\fR).
.IP \fB\-Wanalyzer\-exposure\-through\-uninit\-copy\fR 4
.IX Item "-Wanalyzer-exposure-through-uninit-copy"
این هشدار هم به \fB\-fanalyzer\fR و هم به استفاده از یک افزونه برای مشخص کردن تابعی که داده‌ها را در عرض یک «مرز اعتماد» کپی می‌کند، نیاز دارد. برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-exposure\-through\-uninit\-copy\fR استفاده کنید.
.Sp
این اعلان تشخیصی دربارهٔ «نشت‌های اطلاعاتی» (infoleaks) هشدار می‌دهد \- مسیرهایی درون کد که در آن‌ها مقادیر مقداردهی‌نشده از یک مرز امنیتی کپی می‌شوند (مانند کدی در هستهٔ سیستم‌عامل که یک ساختار (struct) دارای مقداردهی ناقص را از پشته به فضای کاربری کپی می‌کند).
.Sp
ببینید  CWE\-200: Exposure of Sensitive Information to an Unauthorized Actor (\f(CW\*(C`https://cwe.mitre.org/data/definitions/200.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-fd\-access\-mode\-mismatch\fR 4
.IX Item "-Wno-analyzer-fd-access-mode-mismatch"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن، از
\&\fB\-Wno\-analyzer\-fd\-access\-mode\-mismatch\fR
استفاده کنید.
.Sp
این اعلان تشخیصی دربارهٔ مسیرهایی درون کد هشدار می‌دهد که در آن‌ها تلاش شده یک \&\f(CW\*(C`read\*(C'\fR روی یک توصیف‌گر فایلِ فقط\-نوشتنی انجام شود، یا برعکس.
.Sp
این اعلان تشخیصی همچنین دربارهٔ مسیرهایی از کد هشدار می‌دهد که در آن‌ها تابعی با صفت
\&\f(CW\*(C`fd_arg_read (N)\*(C'\fR با یک توصیف‌گر فایلِ بازشده با
\&\f(CW\*(C`O_WRONLY\*(C'\fR در آرگومان ارجاع‌شدهٔ \f(CW\*(C`N\*(C'\fR فراخوانی شود، یا تابعی با صفت
\&\f(CW\*(C`fd_arg_write (N)\*(C'\fR با یک توصیف‌گر فایلِ بازشده با
\&\f(CW\*(C`O_RDONLY\*(C'\fR در آرگومان ارجاع‌شدهٔ \fIN\fR فراخوانی گردد.
.IP \fB\-Wno\-analyzer\-fd\-double\-close\fR 4
.IX Item "-Wno-analyzer-fd-double-close"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن، از
\&\fB\-Wno\-analyzer\-fd\-double\-close\fR
استفاده کنید.
.Sp
این اعلان تشخیصی دربارهٔ مسیرهایی درون کد هشدار می‌دهد که در آن‌ها یک توصیف‌گر فایل ممکن است بیش از یک‌بار بسته شود.
.Sp
ببینید  CWE\-1341: Multiple Releases of Same Resource or Handle (\f(CW\*(C`https://cwe.mitre.org/data/definitions/1341.html\*(C'\fR)..IP \fB\-Wno\-analyzer\-fd\-leak\fR 4
.IX Item "-Wno-analyzer-fd-leak"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای
غیرفعال‌سازی آن از \&\fB\-Wno\-analyzer\-fd\-leak\fR
استفاده کنید.
.Sp
این اعلان خطایابی برای مسیرهایی در کد هشدار می‌دهد که در آن‌ها یک
توصیف‌کننده فایلِ باز نشت پیدا می‌کند.
.Sp
رجوع کنید به CWE\-775: Missing Release of File Descriptor or Handle after Effective Lifetime (\f(CW\*(C`https://cwe.mitre.org/data/definitions/775.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-fd\-phase\-mismatch\fR 4
.IX Item "-Wno-analyzer-fd-phase-mismatch"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای
غیرفعال‌سازی آن از \&\fB\-Wno\-analyzer\-fd\-phase\-mismatch\fR
استفاده کنید.
.Sp
این اعلان خطایابی برای مسیرهایی در کد هشدار می‌دهد که در آن‌ها عملیاتی
در فاز نادرستی از چرخه حیات یک توصیف‌کننده فایل تلاش شده است.
برای نمونه، این گزینه هنگام تلاش برای فراخوانی \f(CW\*(C`accept\*(C'\fR روی یک سوکت
جریانی که هنوز \f(CW\*(C`listen\*(C'\fR با موفقیت روی آن فراخوانی نشده است، هشدار خواهد داد.
.Sp
رجوع کنید به CWE\-666: Operation on Resource in Wrong Phase of Lifetime (\f(CW\*(C`https://cwe.mitre.org/data/definitions/666.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-fd\-type\-mismatch\fR 4
.IX Item "-Wno-analyzer-fd-type-mismatch"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای
غیرفعال‌سازی آن از \&\fB\-Wno\-analyzer\-fd\-type\-mismatch\fR
استفاده کنید.
.Sp
این اعلان خطایابی برای مسیرهایی در کد هشدار می‌دهد که در آن‌ها
عملیاتی روی نوع نادرستی از توصیف‌کننده فایل تلاش شده است.
برای نمونه، این گزینه هنگام تلاش برای استفاده از عملیات‌های سوکت
روی یک توصیف‌کننده فایل که از طریق \f(CW\*(C`open\*(C'\fR به دست آمده است، یا هنگام
تلاش برای استفاده از عملیات سوکت جریانی روی یک سوکت دیتاگرام هشدار خواهد داد.
.IP \fB\-Wno\-analyzer\-fd\-use\-after\-close\fR 4
.IX Item "-Wno-analyzer-fd-use-after-close"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای
غیرفعال‌سازی آن از \&\fB\-Wno\-analyzer\-fd\-use\-after\-close\fR
استفاده کنید.
.Sp
این اعلان خطایابی برای مسیرهایی در کد هشدار می‌دهد که در آن‌ها
خواندن یا نوشتن روی یک توصیف‌کننده فایلِ بسته‌شده فراخوانی می‌شود.
.Sp
همچنین این اعلان خطایابی برای مسیرهایی در کد هشدار می‌دهد که در آن‌ها
تابعی با ویژگی \f(CW\*(C`fd_arg (N)\*(C'\fR یا \f(CW\*(C`fd_arg_read (N)\*(C'\fR
یا \f(CW\*(C`fd_arg_write (N)\*(C'\fR با یک توصیف‌کننده فایل بسته‌شده در
آرگومان ارجاع‌شده \f(CW\*(C`N\*(C'\fR فراخوانی شود.
.IP \fB\-Wno\-analyzer\-fd\-use\-without\-check\fR 4
.IX Item "-Wno-analyzer-fd-use-without-check"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای
غیرفعال‌سازی آن از \&\fB\-Wno\-analyzer\-fd\-use\-without\-check\fR
استفاده کنید.
.Sp
این اعلان خطایابی برای مسیرهایی در کد هشدار می‌دهد که در آن‌ها یک
توصیف‌کننده فایل بدون بررسی معتبر بودن آن استفاده می‌شود.
.Sp
همچنین این اعلان خطایابی برای مسیرهایی در کد هشدار می‌دهد که در آن‌ها
تابعی با ویژگی \f(CW\*(C`fd_arg (N)\*(C'\fR یا \f(CW\*(C`fd_arg_read (N)\*(C'\fR
یا \f(CW\*(C`fd_arg_write (N)\*(C'\fR با یک توصیف‌کننده فایل، در آرگومان
ارجاع‌شده \f(CW\*(C`N\*(C'\fR، بدون بررسی معتبر بودن فراخوانی شود.
.IP \fB\-Wno\-analyzer\-file\-leak\fR 4
.IX Item "-Wno-analyzer-file-leak"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای
غیرفعال‌سازی آن از \&\fB\-Wno\-analyzer\-file\-leak\fR
استفاده کنید.
.Sp
این اعلان خطایابی برای مسیرهایی در کد هشدار می‌دهد که در آن‌ها یک
شیء جریان \f(CW\*(C`FILE *\*(C'\fR از \&\f(CW\*(C`<stdio.h>\*(C'\fR نشت پیدا می‌کند.
.Sp
رجوع کنید به CWE\-775: Missing Release of File Descriptor or Handle after Effective Lifetime (\f(CW\*(C`https://cwe.mitre.org/data/definitions/775.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-free\-of\-non\-heap\fR 4
.IX Item "-Wno-analyzer-free-of-non-heap"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای
غیرفعال‌سازی آن از \&\fB\-Wno\-analyzer\-free\-of\-non\-heap\fR
استفاده کنید.
.Sp
این اعلان خطایابی برای مسیرهایی در کد هشدار می‌دهد که در آن‌ها \f(CW\*(C`free\*(C'\fR
روی یک اشاره‌گر خارج از هیپ (مانند بافری روی پشته یا یک متغیر سراسری) فراخوانی می‌شود.
.Sp
رجوع کنید به CWE\-590: Free of Memory not on the Heap (\f(CW\*(C`https://cwe.mitre.org/data/definitions/590.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-imprecise\-fp\-arithmetic\fR 4
.IX Item "-Wno-analyzer-imprecise-fp-arithmetic"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای
غیرفعال‌سازی آن از \&\fB\-Wno\-analyzer\-imprecise\-fp\-arithmetic\fR
استفاده کنید.
.Sp
این اعلان خطایابی برای مسیرهایی در کد هشدار می‌دهد که در آن‌ها محاسبات ممیز
شناور در مکان‌هایی که به محاسبات دقیق نیاز است، استفاده شده‌اند. این اعلان
خطایابی در حال حاضر تنها برای استفاده از عملوندهای ممیز شناور درون محاسبه اندازه
تخصیص حافظه هشدار می‌دهد.
.IP \fB\-Wno\-analyzer\-infinite\-loop\fR 4
.IX Item "-Wno-analyzer-infinite-loop"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال‌سازی
آن از \&\fB\-Wno\-analyzer\-infinite\-loop\fR استفاده کنید.
.Sp
این اعلان خطایابی برای مسیرهایی در کد هشدار می‌دهد که به نظر می‌رسد
به یک حلقه بی‌نهایت ختم می‌شوند.
.Sp
به طور مشخص، تحلیل‌گر زمانی این هشدار را صادر می‌کند که حلقه‌ای را «مشاهده کند»
که در آن:
.RS 4
.IP * 4
هیچ کار قابل‌مشاهده‌ای از بیرون در داخل حلقه انجام نشود
.IP * 4
هیچ راهی برای خروج از حلقه وجود نداشته باشد
.IP * 4
تحلیل‌گر در سراسر حلقه به اندازه کافی از وضعیت برنامه مطمئن باشد تا بداند موارد بالا برقرار هستند
.RE
.RS 4
.Sp
یک حالت برای صدور این هشدار زمانی است که یک مسیر اجرایی در حلقه وجود دارد که پیمودن آن مسیر در یک تکرار به این معناست که همان مسیر در تمام تکرارهای بعدی نیز پیموده خواهد شد.
.Sp
برای نمونه، مورد زیر را در نظر بگیرید:
.Sp
.Vb 10
\&          while (1)
\&            {
\&              char opcode = *cpu_state.pc;
\&              switch (opcode)
\&               {
\&               case OPCODE_FOO:
\&                 handle_opcode_foo (&cpu_state);
\&                 break;
\&               case OPCODE_BAR:
\&                 handle_opcode_bar (&cpu_state);
\&                 break;
\&               }
\&            }
.Ve
.Sp
تحلیل‌گر برای مورد بالا خطا خواهد گرفت، چرا که اگر \f(CW\*(C`opcode\*(C'\fR
هیچ‌گاه با هیچ‌یک از موارد مطابقت نداشته باشد، دستور \f(CW\*(C`switch\*(C'\fR از حالت
ضمنیِ \f(CW\*(C`default\*(C'\fR پیروی خواهد کرد، که باعث می‌شود بدنه حلقه با تغییر نیافتن
\&\f(CW\*(C`cpu_state.pc\*(C'\fR به یک «no\-op» (دستور بی‌اثر) تبدیل شود، و بدین ترتیب همان مقدار
\&\f(CW\*(C`opcode\*(C'\fR در تمام تکرارهای بعدی استفاده شده و به یک حلقه بی‌نهایت منتهی گردد.
.Sp
رجوع کنید به CWE\-835: Loop with Unreachable Exit Condition (\*(AqInfinite Loop\*(Aq) (\f(CW\*(C`https://cwe.mitre.org/data/definitions/835.html\*(C'\fR).
.RE
.IP \fB\-Wno\-analyzer\-infinite\-recursion\fR 4
.IX Item "-Wno-analyzer-infinite-recursion"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال‌سازی
آن از \&\fB\-Wno\-analyzer\-infinite\-recursion\fR استفاده کنید.
.Sp
این اعلان خطایابی برای مسیرهایی در کد هشدار می‌دهد که به نظر می‌رسد
به بازگشت بی‌نهایت منجر می‌شوند.
.Sp
به طور مشخص، هنگامی که تحلیل‌گر یک فراخوانی بازگشتی را «مشاهده می‌کند»،
وضعیت حافظه در ورود به چارچوب (frame) جدید را با وضعیت آن در ورود به
چارچوب قبلی آن تابع روی پشته مقایسه می‌کند. این هشدار در صورتی صادر
می‌شود که به نظر برسد هیچ چیز در حافظه تغییر نمی‌کند؛ فرض می‌شود هرگونه
تغییر مشاهده‌شده در پارامترها یا متغیرهای سراسری به خاتمه یافتن بازگشت
منجر شده و در نتیجه مانع صدور هشدار می‌شود.
.Sp
این اعلان خطایابی احتمالاً مواردی از بازگشت بی‌نهایت را که پیش از آنکه
تحلیل‌گر آن‌ها را «مشاهده کند» توسط بهینه‌ساز به تکرار (iteration) تبدیل شده‌اند
نادیده خواهد گرفت. بنابراین، هنگام تلاش برای برانگیختن این خطایابی،
بهینه‌سازی باید غیرفعال شود.
.Sp
با \fB\-Winfinite\-recursion\fR مقایسه شود، که اعلان خطایابی مشابهی ارائه
می‌دهد، اما به روش متفاوتی پیاده‌سازی شده است.
.Sp
رجوع کنید به CWE\-674: Uncontrolled Recursion (\f(CW\*(C`https://cwe.mitre.org/data/definitions/674.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-jump\-through\-null\fR 4
.IX Item "-Wno-analyzer-jump-through-null"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای
غیرفعال‌سازی آن از \&\fB\-Wno\-analyzer\-jump\-through\-null\fR
استفاده کنید.
.Sp
این اعلان خطایابی برای مسیرهایی در کد هشدار می‌دهد که در آن‌ها یک
اشاره‌گر تابع \f(CW\*(C`NULL\*(C'\fR فراخوانی می‌شود.
.IP \fB\-Wno\-analyzer\-malloc\-leak\fR 4
.IX Item "-Wno-analyzer-malloc-leak"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای
غیرفعال‌سازی آن از \&\fB\-Wno\-analyzer\-malloc\-leak\fR
استفاده کنید.
.Sp
این اعلان خطایابی برای مسیرهایی در کد هشدار می‌دهد که در آن‌ها یک
اشاره‌گر تخصیص‌یافته از طریق یک تخصیص‌دهنده حافظه نشت می‌یابد: چه \f(CW\*(C`malloc\*(C'\fR
باشد، یا تابعی که با ویژگی \f(CW\*(C`malloc\*(C'\fR علامت‌گذاری شده است.
.Sp
رجوع کنید به CWE\-401: Missing Release of Memory after Effective Lifetime (\f(CW\*(C`https://cwe.mitre.org/data/definitions/401.html\*(C'\fR)..IP \fB\-Wno\-analyzer\-mismatching\-deallocation\fR 4
.IX Item "-Wno-analyzer-mismatching-deallocation"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-mismatching\-deallocation\fR
استفاده کنید.
.Sp
این پیام تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها بر اساس تابعی که برای تخصیص یک مقدار اشاره‌گر استفاده شده است، تابع آزادسازی نادرستی روی آن مقدار فراخوانی می‌شود. این بررسی درباره عدم تطابق بین \f(CW\*(C`free\*(C'\fR، عملگر اسکالر \f(CW\*(C`delete\*(C'\fR
و عملگر برداری \f(CW\*(C`delete[]\*(C'\fR، و همچنین مواردی که با صفت \f(CW\*(C`malloc\*(C'\fR به عنوان جفت‌های تخصیص‌دهنده/آزادکننده مشخص شده‌اند، هشدار خواهد داد.
.Sp
ببینید: CWE\-762: Mismatched Memory Management Routines (\f(CW\*(C`https://cwe.mitre.org/data/definitions/762.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-out\-of\-bounds\fR 4
.IX Item "-Wno-analyzer-out-of-bounds"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-out\-of\-bounds\fR استفاده کنید.
.Sp
این پیام تشخیصی برای مسیرهایی در کد هشدار می‌دهد که در آن‌ها یک بافر قطعاً خارج از محدوده خوانده یا نوشته می‌شود. این هشدار در مواردی اعمال می‌شود که تحلیل‌گر قادر به تعیین آفست ثابت باشد و برای دسترسی‌های فراتر از انتهای بافر، ظرفیت نیز مقدار ثابتی داشته باشد. افزون بر این، هنگامی که آفست و ظرفیت هر دو نمادین باشند، تحلیل‌گر بررسی محدودی را برای دسترسی‌های فراتر از انتها انجام می‌دهد.
.Sp
ببینید: CWE\-119: Improper Restriction of Operations within the Bounds of a Memory Buffer (\f(CW\*(C`https://cwe.mitre.org/data/definitions/119.html\*(C'\fR).
.Sp
در مواردی که تحلیل‌گر توانایی آن را داشته باشد، یک نمودار متنی تولید می‌کند که رابطه مکانی میان ناحیه حافظه‌ای که پیش‌بینی شده مورد دسترسی قرار گیرد را در مقایسه با محدوده مجاز حافظه مصورسازی می‌کند: این که آیا هم‌پوشانی دارند، مماس هستند، یا فاصله آن‌ها کم یا زیاد است؛ کدام‌یک در حافظه جلوتر یا عقب‌تر است، اندازه‌های نسبی، جهت دسترسی (خواندن در برابر نوشتن)، و در برخی موارد، مقادیر داده‌های دخیل. می‌توان نمایش این نمودار را با استفاده از \fB\-fdiagnostics\-text\-art\-charset=none\fR غیرفعال کرد.
.IP \fB\-Wno\-analyzer\-overlapping\-buffers\fR 4
.IX Item "-Wno-analyzer-overlapping-buffers"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-overlapping\-buffers\fR استفاده کنید.
.Sp
این پیام تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها بافرهای هم‌پوشان به یک API تحویل داده می‌شوند که رفتار آن روی چنین بافرهایی تعریف‌نشده است.
.Sp
به‌طور خاص، این پیام تشخیصی در فراخوانی توابع زیر رخ می‌دهد
.RS 4
.ie n .IP "*<""memcpy"">" 4
.el .IP *<\f(CWmemcpy\fR> 4
.IX Item "*<memcpy>"
.PD 0
.ie n .IP "*<""strcat"">" 4
.el .IP *<\f(CWstrcat\fR> 4
.IX Item "*<strcat>"
.ie n .IP "*<""strcpy"">" 4
.el .IP *<\f(CWstrcpy\fR> 4
.IX Item "*<strcpy>"
.PD
.RE
.RS 4
.Sp
در مواردی که مشخص باشد بافرها هم‌پوشانی دارند.
.RE
.IP \fB\-Wno\-analyzer\-possible\-null\-argument\fR 4
.IX Item "-Wno-analyzer-possible-null-argument"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-possible\-null\-argument\fR استفاده کنید.
.Sp
این پیام تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها یک مقدار که احتمال دارد NULL باشد، به آرگومانی از تابع ارسال می‌شود که با ویژگی \f(CW\*(C`_\|_attribute_\|_((nonnull))\*(C'\fR به عنوان نیازمند یک مقدار غیر NULL مشخص شده است.
.Sp
ببینید: CWE\-690: Unchecked Return Value to NULL Pointer Dereference (\f(CW\*(C`https://cwe.mitre.org/data/definitions/690.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-possible\-null\-dereference\fR 4
.IX Item "-Wno-analyzer-possible-null-dereference"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-possible\-null\-dereference\fR استفاده کنید.
.Sp
این پیام تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها از مقداری که احتمال دارد NULL باشد، ارجاع‌زدایی می‌شود.
.Sp
ببینید: CWE\-690: Unchecked Return Value to NULL Pointer Dereference (\f(CW\*(C`https://cwe.mitre.org/data/definitions/690.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-null\-argument\fR 4
.IX Item "-Wno-analyzer-null-argument"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-null\-argument\fR استفاده کنید.
.Sp
این پیام تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها یک مقدار که مشخصاً NULL است، به آرگومانی از تابع ارسال می‌شود که با ویژگی \f(CW\*(C`_\|_attribute_\|_((nonnull))\*(C'\fR به عنوان نیازمند یک مقدار غیر NULL مشخص شده است.
.Sp
ببینید: CWE\-476: NULL Pointer Dereference (\f(CW\*(C`https://cwe.mitre.org/data/definitions/476.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-null\-dereference\fR 4
.IX Item "-Wno-analyzer-null-dereference"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-null\-dereference\fR استفاده کنید.
.Sp
این پیام تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها از مقداری که مشخصاً NULL است، ارجاع‌زدایی می‌شود.
.Sp
ببینید: CWE\-476: NULL Pointer Dereference (\f(CW\*(C`https://cwe.mitre.org/data/definitions/476.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-putenv\-of\-auto\-var\fR 4
.IX Item "-Wno-analyzer-putenv-of-auto-var"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-putenv\-of\-auto\-var\fR استفاده کنید.
.Sp
این پیام تشخیصی برای مسیرهایی در کد هشدار می‌دهد که در آن‌ها هنگام فراخوانی \f(CW\*(C`putenv\*(C'\fR، یک اشاره‌گر به متغیر محلی خودکار یا یک بافر واقع روی پشته تحویل داده می‌شود.
.Sp
ببینید: POS34\-C. Do not call \fBputenv()\fR with a pointer to an automatic variable as the argument (\f(CW\*(C`https://wiki.sei.cmu.edu/confluence/x/6NYxBQ\*(C'\fR).
.IP \fB\-Wno\-analyzer\-shift\-count\-negative\fR 4
.IX Item "-Wno-analyzer-shift-count-negative"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-shift\-count\-negative\fR استفاده کنید.
.Sp
این پیام تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها تلاش شده یک شیفت بیتی با تعداد منفی انجام گیرد. این مورد مشابه پیام تشخیصی \fB\-Wshift\-count\-negative\fR پیاده‌سازی‌شده در بخش‌های ابتدایی (front ends) کامپایلر C/C++ است، با این تفاوت که به جای تجزیه صرف درخت نحو، بر اساس تحلیل مسیرهای بین‌رویه‌ای (interprocedural) پیاده‌سازی شده است. با این حال، تحلیل‌گر اولویتی به شناسایی این قبیل مسیرها نمی‌دهد، از این رو در مقایسه با سایر هشدارها احتمال گزارش منفی کاذب (عدم تشخیص خطا) بیشتر است.
.IP \fB\-Wno\-analyzer\-shift\-count\-overflow\fR 4
.IX Item "-Wno-analyzer-shift-count-overflow"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-shift\-count\-overflow\fR استفاده کنید.
.Sp
این پیام تشخیصی برای مسیرهایی در کد هشدار می‌دهد که در آن‌ها عمل شیفت بیتی با تعدادی بزرگ‌تر یا مساوی با دقت نوع عملوند انجام می‌پذیرد. این مورد مشابه پیام تشخیصی \fB\-Wshift\-count\-overflow\fR پیاده‌سازی‌شده در بخش‌های ابتدایی C/C++ است، اما بر پایه تحلیل مسیرهای بین‌رویه‌ای پیاده شده است و نه صرفاً تجزیه درخت نحوی. با این وجود، تحلیل‌گر اولویتی برای کشف چنین مسیرهایی در نظر نمی‌گیرد، بنابراین احتمال نتایج منفی کاذب در مقایسه با سایر هشدارها بیشتر خواهد بود.
.IP \fB\-Wno\-analyzer\-stale\-setjmp\-buffer\fR 4
.IX Item "-Wno-analyzer-stale-setjmp-buffer"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-stale\-setjmp\-buffer\fR استفاده کنید.
.Sp
این پیام تشخیصی برای مسیرهایی در کد هشدار می‌دهد که در آن‌ها تابع
\&\f(CW\*(C`longjmp\*(C'\fR برای بازگشت به یک \f(CW\*(C`jmp_buf\*(C'\fR مربوط به یک فراخوانی \f(CW\*(C`setjmp\*(C'\fR فراخوانی شده است، در حالی که تابع مربوطه از قبل مقدار خود را برگردانده و به پایان رسیده است.
.Sp
زمانی که \f(CW\*(C`setjmp\*(C'\fR روی یک \f(CW\*(C`jmp_buf\*(C'\fR فراخوانی می‌شود تا موقعیت بازگشت را ذخیره کند، قاب پشته (stack frame) را ثبت می‌کند. پس از بازگشت تابعی که حاوی فراخوانی \f(CW\*(C`setjmp\*(C'\fR بوده است، قاب پشته نامعتبر می‌شود. اقدام به بازگشت به آن با استفاده از \f(CW\*(C`longjmp\*(C'\fR، به قاب پشته‌ای ارجاع می‌دهد که دیگر وجود ندارد و به احتمال زیاد منجر به کرش نرم‌افزار (یا حتی عواقب بدتر) خواهد شد.
.IP \fB\-Wno\-analyzer\-tainted\-allocation\-size\fR 4
.IX Item "-Wno-analyzer-tainted-allocation-size"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛
برای غیرفعال کردن آن از \fB\-Wno\-analyzer\-tainted\-allocation\-size\fR استفاده کنید.
.Sp
این پیام تشخیصی برای مسیرهایی در کد هشدار می‌دهد که در آن‌ها مقداری که ممکن است تحت کنترل یک مهاجم باشد، بدون اعتبارسنجی و پاک‌سازی به عنوان اندازه یک تخصیص حافظه استفاده شده است، به طوری که مهاجم می‌تواند تخصیص مقداری بیش از حد بزرگ را تحمیل کرده و به‌طور بالقوه باعث حمله محروم‌سازی از سرویس (DoS) شود.
.Sp
ببینید: CWE\-789: Memory Allocation with Excessive Size Value (\f(CW\*(C`https://cwe.mitre.org/data/definitions/789.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-tainted\-assertion\fR 4
.IX Item "-Wno-analyzer-tainted-assertion"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛
برای غیرفعال کردن آن از \fB\-Wno\-analyzer\-tainted\-assertion\fR استفاده کنید.
.Sp
این پیام تشخیصی برای مسیرهایی در کد هشدار می‌دهد که در آن‌ها مقداری که می‌تواند تحت کنترل یک مهاجم باشد، بدون اعتبارسنجی اولیه به عنوان بخشی از یک شرط استفاده شده است، و آن شرط از فراخوانی تابعی که با صفت \f(CW\*(C`noreturn\*(C'\fR مشخص شده محافظت می‌کند
(مانند تابع \f(CW\*(C`_\|_builtin_unreachable\*(C'\fR). چنین توابعی معمولاً نشان‌دهنده خاتمه غیرعادی برنامه هستند، مانند گرداننده‌های شکست اعتبارسنجی (assertion failure handlers). برای نمونه:
.Sp
.Vb 1
\&        assert (some_tainted_value < SOME_LIMIT);
.Ve
.Sp
در چنین مواردی:
.RS 4.IP * 4
هنگامی که بررسی ادعا (assertion\-checking) فعال است: مهاجم می‌تواند با تحریک یک شکست در ادعا، یک حملهٔ منع سرویس (denial of service) ایجاد کند
.IP * 4
هنگامی که بررسی ادعا غیرفعال است، مانند زمان تعریف \f(CW\*(C`NDEBUG\*(C'\fR، مهاجم می‌تواند داده‌هایی را تزریق کند که فرآیند را تخریب کند، زیرا این داده‌ها احتمالاً پیش‌شرطی را که کد فرض کرده است نقض می‌کنند.
.RE
.RS 4
.Sp
توجه داشته باشید هنگامی که بررسی ادعا غیرفعال است، ادعاها معمولاً توسط پیش‌پردازنده پیش از آن‌که تحلیل‌گر فرصت «دیدن» آن‌ها را داشته باشد حذف می‌شوند، بنابراین این اعلان تشخیصی تنها می‌تواند در ساخت‌هایی هشدار تولید کند که بررسی ادعا در آن‌ها فعال باشد.
.Sp
برای مقاصد این هشدار، هر تابعی که با مشخصهٔ \&\f(CW\*(C`noreturn\*(C'\fR علامت‌گذاری شده باشد، از جمله \f(CW\*(C`_\|_builtin_unreachable\*(C'\fR، به عنوان یک گردانندهٔ محتمل شکست ادعا در نظر گرفته می‌شود. توجه داشته باشید که این توابع گاهی پیش از آن‌که تحلیل‌گر آن‌ها را «ببیند»، توسط بهینه‌ساز حذف می‌شوند. از این رو، هنگام تلاش برای تحریک این اعلان تشخیصی، بهینه‌سازی باید غیرفعال باشد.
.Sp
ببینید  CWE\-617: Reachable Assertion (\f(CW\*(C`https://cwe.mitre.org/data/definitions/617.html\*(C'\fR).
.Sp
این هشدار همچنین می‌تواند ساختارهای مشکل‌داری مانند نمونهٔ زیر را گزارش کند:
.Sp
.Vb 4
\&        switch (some_tainted_value) {
\&        case 0:
\&          /* [...etc; various valid cases omitted...] */
\&          break;
\&        
\&        default:
\&          _\|_builtin_unreachable (); /* BUG: attacker can trigger this  */
\&        }
.Ve
.Sp
اگرچه از نظر دقیق، مورد بالا یک شکست ادعا محسوب نمی‌شود.
.RE
.IP \fB\-Wno\-analyzer\-tainted\-array\-index\fR 4
.IX Item "-Wno-analyzer-tainted-array-index"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛
از \fB\-Wno\-analyzer\-tainted\-array\-index\fR برای غیرفعال کردن آن استفاده کنید.
.Sp
این اعلان تشخیصی دربارهٔ مسیرهایی در کد هشدار می‌دهد که در آن‌ها مقداری که می‌تواند تحت کنترل مهاجم باشد، بدون پاک‌سازی به عنوان اندیس دسترسی به یک آرایه استفاده می‌شود، به طوری که مهاجم می‌تواند یک دسترسی خارج از محدوده را تزریق کند.
.Sp
ببینید  CWE\-129: Improper Validation of Array Index (\f(CW\*(C`https://cwe.mitre.org/data/definitions/129.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-tainted\-divisor\fR 4
.IX Item "-Wno-analyzer-tainted-divisor"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛
از \fB\-Wno\-analyzer\-tainted\-divisor\fR برای غیرفعال کردن آن استفاده کنید.
.Sp
این اعلان تشخیصی دربارهٔ مسیرهایی در کد هشدار می‌دهد که در آن‌ها مقداری که می‌تواند تحت کنترل مهاجم باشد، بدون پاک‌سازی به عنوان مقسوم‌علیه در یک عملیات تقسیم یا باقی‌مانده استفاده می‌شود، به طوری که مهاجم می‌تواند یک تقسیم بر صفر را تزریق کند.
.Sp
ببینید  CWE\-369: Divide By Zero (\f(CW\*(C`https://cwe.mitre.org/data/definitions/369.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-tainted\-offset\fR 4
.IX Item "-Wno-analyzer-tainted-offset"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛
از \fB\-Wno\-analyzer\-tainted\-offset\fR برای غیرفعال کردن آن استفاده کنید.
.Sp
این اعلان تشخیصی دربارهٔ مسیرهایی در کد هشدار می‌دهد که در آن‌ها مقداری که می‌تواند تحت کنترل مهاجم باشد، بدون پاک‌سازی به عنوان آفست اشاره‌گر استفاده می‌شود، به طوری که مهاجم می‌تواند یک دسترسی خارج از محدوده را تزریق کند.
.Sp
ببینید  CWE\-823: Use of Out\-of\-range Pointer Offset (\f(CW\*(C`https://cwe.mitre.org/data/definitions/823.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-tainted\-size\fR 4
.IX Item "-Wno-analyzer-tainted-size"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛
از \fB\-Wno\-analyzer\-tainted\-size\fR برای غیرفعال کردن آن استفاده کنید.
.Sp
این اعلان تشخیصی دربارهٔ مسیرهایی در کد هشدار می‌دهد که در آن‌ها مقداری که می‌تواند تحت کنترل مهاجم باشد، بدون پاک‌سازی به عنوان اندازهٔ یک عملیات مانند \f(CW\*(C`memset\*(C'\fR استفاده می‌شود، به طوری که مهاجم می‌تواند یک دسترسی خارج از محدوده را تزریق کند.
.Sp
ببینید  CWE\-129: Improper Validation of Array Index (\f(CW\*(C`https://cwe.mitre.org/data/definitions/129.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-throw\-of\-unexpected\-type\fR 4
.IX Item "-Wno-analyzer-throw-of-unexpected-type"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛
از \fB\-Wno\-analyzer\-throw\-of\-unexpected\-type\fR برای غیرفعال کردن آن استفاده کنید.
مشخصه‌های پویای استثنا تنها در C++14 و نسخه‌های پیشین در دسترس هستند.
.Sp
این اعلان تشخیصی دربارهٔ مسیرهایی در کد هشدار می‌دهد که در آن‌ها استثنایی از تابعی با یک مشخصهٔ پویای استثنا پرتاب می‌شود، در حالی که استثنا با آن مشخصه همخوانی ندارد.
.IP \fB\-Wno\-analyzer\-undefined\-behavior\-ptrdiff\fR 4
.IX Item "-Wno-analyzer-undefined-behavior-ptrdiff"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ از
\&\fB\-Wno\-analyzer\-undefined\-behavior\-ptrdiff\fR برای غیرفعال کردن آن استفاده کنید.
.Sp
این اعلان تشخیصی دربارهٔ مسیرهایی در کد هشدار می‌دهد که در آن‌ها تفریق اشاره‌گر در شرایطی رخ می‌دهد که اشاره‌گرها به تکه‌های متفاوتی از حافظه اشاره دارند. چنین کدی به رفتار تعریف‌نشده متکی است، زیرا تفریق اشاره‌گر تنها برای مواردی تعریف شده است که هر دو اشاره‌گر به داخل (یا دقیقاً بعد از) همان آرایه اشاره کنند.
.Sp
ببینید  CWE\-469: Use of Pointer Subtraction to Determine Size (\f(CW\*(C`https://cwe.mitre.org/data/definitions/469.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-undefined\-behavior\-strtok\fR 4
.IX Item "-Wno-analyzer-undefined-behavior-strtok"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ از
\&\fB\-Wno\-analyzer\-undefined\-behavior\-strtok\fR برای غیرفعال کردن آن استفاده کنید.
.Sp
این اعلان تشخیصی دربارهٔ مسیرهایی در کد هشدار می‌دهد که در آن‌ها
یک فراخوانی با رفتار تعریف‌نشده به \f(CW\*(C`strtok\*(C'\fR انجام می‌شود.
.Sp
به طور خاص، فرستادن NULL به عنوان پارامتر نخست برای فراخوانی اولیهٔ
\&\f(CW\*(C`strtok\*(C'\fR درون یک فرآیند، رفتاری تعریف‌نشده دارد.
.IP \fB\-Wno\-analyzer\-unsafe\-call\-within\-signal\-handler\fR 4
.IX Item "-Wno-analyzer-unsafe-call-within-signal-handler"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ از
\&\fB\-Wno\-analyzer\-unsafe\-call\-within\-signal\-handler\fR برای غیرفعال کردن آن استفاده کنید.
.Sp
این اعلان تشخیصی دربارهٔ مسیرهایی در کد هشدار می‌دهد که در آن‌ها
تابعی که به عنوان ناامن در برابر سیگنال‌های ناهمگام شناخته می‌شود (مانند \f(CW\*(C`fprintf\*(C'\fR)،
از درون یک گردانندهٔ سیگنال فراخوانی می‌شود.
.Sp
ببینید  CWE\-479: Signal Handler Use of a Non\-reentrant Function (\f(CW\*(C`https://cwe.mitre.org/data/definitions/479.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-use\-after\-free\fR 4
.IX Item "-Wno-analyzer-use-after-free"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ از
\&\fB\-Wno\-analyzer\-use\-after\-free\fR برای غیرفعال کردن آن استفاده کنید.
.Sp
این اعلان تشخیصی دربارهٔ مسیرهایی در کد هشدار می‌دهد که در آن‌ها
یک اشاره‌گر پس از فراخوانی یک تابع آزادساز روی آن، استفاده می‌شود: چه \f(CW\*(C`free\*(C'\fR،
یا یک آزادساز که با مشخصهٔ \f(CW\*(C`malloc\*(C'\fR به آن ارجاع داده شده است.
.Sp
ببینید  CWE\-416: Use After Free (\f(CW\*(C`https://cwe.mitre.org/data/definitions/416.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-use\-of\-pointer\-in\-stale\-stack\-frame\fR 4
.IX Item "-Wno-analyzer-use-of-pointer-in-stale-stack-frame"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ از
\&\fB\-Wno\-analyzer\-use\-of\-pointer\-in\-stale\-stack\-frame\fR
برای غیرفعال کردن آن استفاده کنید.
.Sp
این اعلان تشخیصی دربارهٔ مسیرهایی در کد هشدار می‌دهد که در آن‌ها اشاره‌گری
مرجع‌زدایی می‌شود که به متغیری در یک قاب پشتهٔ بی‌استفاده (stale stack frame) اشاره دارد.
.IP \fB\-Wno\-analyzer\-va\-arg\-type\-mismatch\fR 4
.IX Item "-Wno-analyzer-va-arg-type-mismatch"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ از
\&\fB\-Wno\-analyzer\-va\-arg\-type\-mismatch\fR
برای غیرفعال کردن آن استفاده کنید.
.Sp
این اعلان تشخیصی دربارهٔ مسیرهای میان‌روالی در کد هشدار می‌دهد که در آن‌ها
تحلیل‌گر تلاشی برای استفاده از \f(CW\*(C`va_arg\*(C'\fR جهت استخراج مقداری که به یک
فراخوانی با تعداد متغیر آرگومان ارسال شده را شناسایی می‌کند، اما از نوعی استفاده می‌شود
که با نوع عبارت ارسال‌شده به فراخوانی همخوانی ندارد.
.Sp
ببینید  CWE\-686: Function Call With Incorrect Argument Type (\f(CW\*(C`https://cwe.mitre.org/data/definitions/686.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-va\-list\-exhausted\fR 4
.IX Item "-Wno-analyzer-va-list-exhausted"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ از
\&\fB\-Wno\-analyzer\-va\-list\-exhausted\fR
برای غیرفعال کردن آن استفاده کنید.
.Sp
این اعلان تشخیصی دربارهٔ مسیرهای میان‌روالی در کد هشدار می‌دهد که در آن‌ها
تحلیل‌گر تلاشی برای استفاده از \f(CW\*(C`va_arg\*(C'\fR جهت دسترسی به مقدار بعدی
ارسال‌شده به یک فراخوانی با تعداد متغیر آرگومان را شناسایی می‌کند، اما تمام مقادیر
درون \&\f(CW\*(C`va_list\*(C'\fR از پیش مصرف شده‌اند.
.Sp
ببینید  CWE\-685: Function Call With Incorrect Number of Arguments (\f(CW\*(C`https://cwe.mitre.org/data/definitions/685.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-va\-list\-leak\fR 4
.IX Item "-Wno-analyzer-va-list-leak"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ از
\&\fB\-Wno\-analyzer\-va\-list\-leak\fR
برای غیرفعال کردن آن استفاده کنید.
.Sp
این اعلان تشخیصی دربارهٔ مسیرهای میان‌روالی در کد هشدار می‌دهد که در آن‌ها
تحلیل‌گر تشخیص می‌دهد که \f(CW\*(C`va_start\*(C'\fR یا \f(CW\*(C`va_copy\*(C'\fR روی یک
\&\f(CW\*(C`va_list\*(C'\fR بدون فراخوانی متناظر با \f(CW\*(C`va_end\*(C'\fR فراخوانی شده است.
.IP \fB\-Wno\-analyzer\-va\-list\-use\-after\-va\-end\fR 4
.IX Item "-Wno-analyzer-va-list-use-after-va-end"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ از
\&\fB\-Wno\-analyzer\-va\-list\-use\-after\-va\-end\fR
برای غیرفعال کردن آن استفاده کنید.
.Sp
این اعلان تشخیصی دربارهٔ مسیرهای میان‌روالی در کد هشدار می‌دهد که در آن‌ها
تحلیل‌گر تلاشی برای استفاده از یک \f(CW\*(C`va_list\*(C'\fR پس از آن‌که
\&\f(CW\*(C`va_end\*(C'\fR روی آن فراخوانی شده است را تشخیص می‌دهد.
\&\f(CW\*(C`va_list\*(C'\fR..IP \fB\-Wno\-analyzer\-write\-to\-const\fR 4
.IX Item "-Wno-analyzer-write-to-const"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای
غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-write\-to\-const\fR
استفاده کنید.
.Sp
این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها تحلیل‌گر
تلاشی برای نوشتن در یک شیء \f(CW\*(C`const\*(C'\fR از طریق اشاره‌گر را شناسایی می‌کند.
با این حال، تحلیل‌گر اولویتی برای شناسایی چنین مسیرهایی قائل نمی‌شود، بنابراین
موارد منفی کاذب در مقایسه با سایر هشدارها محتمل‌تر هستند.
.IP \fB\-Wno\-analyzer\-write\-to\-string\-literal\fR 4
.IX Item "-Wno-analyzer-write-to-string-literal"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای
غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-write\-to\-string\-literal\fR
استفاده کنید.
.Sp
این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها تحلیل‌گر
تلاشی برای نوشتن در یک لیترال رشته‌ای (string literal) از طریق اشاره‌گر را شناسایی می‌کند.
با این حال، تحلیل‌گر اولویتی برای شناسایی چنین مسیرهایی قائل نمی‌شود، بنابراین
موارد منفی کاذب در مقایسه با سایر هشدارها محتمل‌تر هستند.
.IP \fB\-Wno\-analyzer\-use\-of\-uninitialized\-value\fR 4
.IX Item "-Wno-analyzer-use-of-uninitialized-value"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای
غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-use\-of\-uninitialized\-value\fR استفاده کنید.
.Sp
این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها از یک مقدار
مقداردهی‌نشده استفاده شده است.
.Sp
ببینید: CWE\-457: Use of Uninitialized Variable (\f(CW\*(C`https://cwe.mitre.org/data/definitions/457.html\*(C'\fR).
.PP
تحلیل‌گر دانشی از پیش تعریف‌شده درباره رفتار توابع مدیریت حافظه زیر دارد:
.ie n .IP "*<""alloca"">" 4
.el .IP *<\f(CWalloca\fR> 4
.IX Item "*<alloca>"
.PD 0
.ie n .IP "*<توابع توکار ""_\|_builtin_alloc"",>" 4
.el .IP "*<توابع توکار \f(CW_\|_builtin_alloc\fR،>" 4
.IX Item "*<The built-in functions __builtin_alloc,>"
.PD
\&\f(CW\*(C`_\|_builtin_alloc_with_align\*(C'\fR، \f(CW@item\fR \f(CW\*(C`_\|_builtin_calloc\*(C'\fR،
\&\f(CW\*(C`_\|_builtin_free\*(C'\fR، \f(CW\*(C`_\|_builtin_malloc\*(C'\fR، \f(CW\*(C`_\|_builtin_memcpy\*(C'\fR،
\&\f(CW\*(C`_\|_builtin_memcpy_chk\*(C'\fR، \f(CW\*(C`_\|_builtin_memset\*(C'\fR،
\&\f(CW\*(C`_\|_builtin_memset_chk\*(C'\fR، \f(CW\*(C`_\|_builtin_realloc\*(C'\fR،
\&\f(CW\*(C`_\|_builtin_stack_restore\*(C'\fR و \f(CW\*(C`_\|_builtin_stack_save\*(C'\fR
.ie n .IP "*<""calloc"">" 4
.el .IP *<\f(CWcalloc\fR> 4
.IX Item "*<calloc>"
.PD 0
.ie n .IP "*<""free"">" 4
.el .IP *<\f(CWfree\fR> 4
.IX Item "*<free>"
.ie n .IP "*<""malloc"">" 4
.el .IP *<\f(CWmalloc\fR> 4
.IX Item "*<malloc>"
.ie n .IP "*<""memset"">" 4
.el .IP *<\f(CWmemset\fR> 4
.IX Item "*<memset>"
.ie n .IP "*<""operator delete"">" 4
.el .IP "*<\f(CWoperator delete\fR>" 4
.IX Item "*<operator delete>"
.ie n .IP "*<""operator delete []"">" 4
.el .IP "*<\f(CWoperator delete []\fR>" 4
.IX Item "*<operator delete []>"
.ie n .IP "*<""operator new"">" 4
.el .IP "*<\f(CWoperator new\fR>" 4
.IX Item "*<operator new>"
.ie n .IP "*<""operator new []"">" 4
.el .IP "*<\f(CWoperator new []\fR>" 4
.IX Item "*<operator new []>"
.ie n .IP "*<""realloc"">" 4
.el .IP *<\f(CWrealloc\fR> 4
.IX Item "*<realloc>"
.ie n .IP "*<""strdup"">" 4
.el .IP *<\f(CWstrdup\fR> 4
.IX Item "*<strdup>"
.ie n .IP "*<""strndup"">" 4
.el .IP *<\f(CWstrndup\fR> 4
.IX Item "*<strndup>"
.PD
.PP
درباره توابع زیر برای کار با توصیف‌کننده‌های فایل (file descriptors):
.ie n .IP "*<""open"">" 4
.el .IP *<\f(CWopen\fR> 4
.IX Item "*<open>"
.PD 0
.ie n .IP "*<""close"">" 4
.el .IP *<\f(CWclose\fR> 4
.IX Item "*<close>"
.ie n .IP "*<""creat"">" 4
.el .IP *<\f(CWcreat\fR> 4
.IX Item "*<creat>"
.ie n .IP "*<""dup""، ""dup2"" و ""dup3"">" 4
.el .IP "*<\f(CWdup\fR، \f(CWdup2\fR و \f(CWdup3\fR>" 4
.IX Item "*<dup, dup2 and dup3>"
.ie n .IP "*<""isatty"">" 4
.el .IP *<\f(CWisatty\fR> 4
.IX Item "*<isatty>"
.ie n .IP "*<""pipe"" و ""pipe2"">" 4
.el .IP "*<\f(CWpipe\fR و \f(CWpipe2\fR>" 4
.IX Item "*<pipe, and pipe2>"
.ie n .IP "*<""read"">" 4
.el .IP *<\f(CWread\fR> 4
.IX Item "*<read>"
.ie n .IP "*<""write"">" 4
.el .IP *<\f(CWwrite\fR> 4
.IX Item "*<write>"
.ie n .IP "*<""socket""، ""bind""، ""listen""، ""accept"" و ""connect"">" 4
.el .IP "*<\f(CWsocket\fR، \f(CWbind\fR، \f(CWlisten\fR، \f(CWaccept\fR و \f(CWconnect\fR>" 4
.IX Item "*<socket, bind, listen, accept, and connect>"
.PD
.PP
درباره توابع زیر برای کار با جریان‌های \f(CW\*(C`<stdio.h>\*(C'\fR:
.ie n .IP "*<توابع توکار ""_\|_builtin_fprintf"",>" 4
.el .IP "*<توابع توکار \f(CW_\|_builtin_fprintf\fR،>" 4
.IX Item "*<The built-in functions __builtin_fprintf,>"
\&\f(CW\*(C`_\|_builtin_fprintf_unlocked\*(C'\fR، \f(CW\*(C`_\|_builtin_fputc\*(C'\fR،
\&\f(CW\*(C`_\|_builtin_fputc_unlocked\*(C'\fR، \f(CW\*(C`_\|_builtin_fputs\*(C'\fR،
\&\f(CW\*(C`_\|_builtin_fputs_unlocked\*(C'\fR، \f(CW\*(C`_\|_builtin_fwrite\*(C'\fR،
\&\f(CW\*(C`_\|_builtin_fwrite_unlocked\*(C'\fR، \f(CW\*(C`_\|_builtin_printf\*(C'\fR،
\&\f(CW\*(C`_\|_builtin_printf_unlocked\*(C'\fR، \f(CW\*(C`_\|_builtin_putc\*(C'\fR،
\&\f(CW\*(C`_\|_builtin_putchar\*(C'\fR، \f(CW\*(C`_\|_builtin_putchar_unlocked\*(C'\fR،
\&\f(CW\*(C`_\|_builtin_putc_unlocked\*(C'\fR، \f(CW\*(C`_\|_builtin_puts\*(C'\fR،
\&\f(CW\*(C`_\|_builtin_puts_unlocked\*(C'\fR، \f(CW\*(C`_\|_builtin_vfprintf\*(C'\fR و
\&\f(CW\*(C`_\|_builtin_vprintf\*(C'\fR
.ie n .IP "*<""fopen"">" 4
.el .IP *<\f(CWfopen\fR> 4
.IX Item "*<fopen>"
.PD 0
.ie n .IP "*<""fclose"">" 4
.el .IP *<\f(CWfclose\fR> 4
.IX Item "*<fclose>"
.ie n .IP "*<""ferror"">" 4
.el .IP *<\f(CWferror\fR> 4
.IX Item "*<ferror>"
.ie n .IP "*<""fgets"">" 4
.el .IP *<\f(CWfgets\fR> 4
.IX Item "*<fgets>"
.ie n .IP "*<""fgets_unlocked"">" 4
.el .IP *<\f(CWfgets_unlocked\fR> 4
.IX Item "*<fgets_unlocked>"
.ie n .IP "*<""fileno"">" 4
.el .IP *<\f(CWfileno\fR> 4
.IX Item "*<fileno>"
.ie n .IP "*<""fread"">" 4
.el .IP *<\f(CWfread\fR> 4
.IX Item "*<fread>"
.ie n .IP "*<""getc"">" 4
.el .IP *<\f(CWgetc\fR> 4
.IX Item "*<getc>"
.ie n .IP "*<""getchar"">" 4
.el .IP *<\f(CWgetchar\fR> 4
.IX Item "*<getchar>"
.ie n .IP "*<""fprintf"">" 4
.el .IP *<\f(CWfprintf\fR> 4
.IX Item "*<fprintf>"
.ie n .IP "*<""printf"">" 4
.el .IP *<\f(CWprintf\fR> 4
.IX Item "*<printf>"
.ie n .IP "*<""fwrite"">" 4
.el .IP *<\f(CWfwrite\fR> 4
.IX Item "*<fwrite>"
.PD
.PP
و درباره توابع زیر:
.ie n .IP "*<توابع توکار ""_\|_builtin_expect"",>" 4
.el .IP "*<توابع توکار \f(CW_\|_builtin_expect\fR،>" 4
.IX Item "*<The built-in functions __builtin_expect,>"
\&\f(CW\*(C`_\|_builtin_expect_with_probability\*(C'\fR، \f(CW\*(C`_\|_builtin_strchr\*(C'\fR،
\&\f(CW\*(C`_\|_builtin_strcpy\*(C'\fR، \f(CW\*(C`_\|_builtin_strcpy_chk\*(C'\fR،
\&\f(CW\*(C`_\|_builtin_strlen\*(C'\fR، \f(CW\*(C`_\|_builtin_va_copy\*(C'\fR و
\&\f(CW\*(C`_\|_builtin_va_start\*(C'\fR
.ie n .IP "*<افزونه‌های گنو ""error"" و ""error_at_line"">" 4
.el .IP "*<افزونه‌های گنو \f(CWerror\fR و \f(CWerror_at_line\fR>" 4
.IX Item "*<The GNU extensions error and error_at_line>"
.PD 0
.ie n .IP "*<""getpass"">" 4
.el .IP *<\f(CWgetpass\fR> 4
.IX Item "*<getpass>"
.ie n .IP "*<""longjmp"">" 4
.el .IP *<\f(CWlongjmp\fR> 4
.IX Item "*<longjmp>"
.ie n .IP "*<""putenv"">" 4
.el .IP *<\f(CWputenv\fR> 4
.IX Item "*<putenv>"
.ie n .IP "*<""setjmp"">" 4
.el .IP *<\f(CWsetjmp\fR> 4
.IX Item "*<setjmp>"
.ie n .IP "*<""siglongjmp"">" 4
.el .IP *<\f(CWsiglongjmp\fR> 4
.IX Item "*<siglongjmp>"
.ie n .IP "*<""signal"">" 4
.el .IP *<\f(CWsignal\fR> 4
.IX Item "*<signal>"
.ie n .IP "*<""sigsetjmp"">" 4
.el .IP *<\f(CWsigsetjmp\fR> 4
.IX Item "*<sigsetjmp>"
.ie n .IP "*<""strcat"">" 4
.el .IP *<\f(CWstrcat\fR> 4
.IX Item "*<strcat>"
.ie n .IP "*<""strchr"">" 4
.el .IP *<\f(CWstrchr\fR> 4
.IX Item "*<strchr>"
.ie n .IP "*<""strlen"">" 4
.el .IP *<\f(CWstrlen\fR> 4
.IX Item "*<strlen>".PD
.PP
علاوه بر این، توابع متعددی با پیشوند \f(CW\*(C`_\|_analyzer_\*(C'\fR معنای ویژه‌ای برای تحلیل‌گر دارند که در راهنمای داخلی GCC شرح داده شده‌اند. پارامترهای داخلی گوناگونی که از طریق \fB\-\-param\fR قابل تنظیم هستند، برای کنترل فرایند پیمایش به کار می‌روند؛ این موارد نیز در راهنمای داخلی GCC مستند شده‌اند.
.PP
گزینه‌های زیر تحلیل‌گر را کنترل می‌کنند:
.IP \fB\-fanalyzer\-assume\-nothrow\fR 4
.IX Item "-fanalyzer-assume-nothrow"
به‌طور پیش‌فرض، اگر \fB\-fexceptions\fR فعال باشد، تحلیل‌گر فرض می‌کند که فراخوانی هر تابعِ بدون مشخصه \f(CW\*(C`nothrow\*(C'\fR می‌تواند یک استثنا ایجاد کند. این امر می‌تواند به شناسایی مسیرهای اجرایی که به دلیل دور زدن کدهای پاک‌سازی توسط استثناها دچار نشت می‌شوند کمک کند، اما ممکن است هنگام استفاده از سرآیندهایی که نویسنده‌شان مشخصه \f(CW\*(C`nothrow\*(C'\fR را اضافه نکرده است، منجر به هشدارهای مثبت کاذب شود.
.Sp
اگر \fB\-fanalyzer\-assume\-nothrow\fR فعال باشد، تحلیل‌گر فرض خواهد کرد که توابع خارجی هیچ استثنایی صادر نمی‌کنند. این کار ممکن است برای کاهش «نویز» تحلیل‌گر هنگام فعال‌سازی \&\fB\-fexceptions\fR در کد C مفید باشد، اما اگر استثنایی توسط مواردی که کد C فراخوانی می‌کند برانگیخته شود، می‌تواند مشکلات واقعی را پنهان کند.
.IP \fB\-fanalyzer\-call\-summaries\fR 4
.IX Item "-fanalyzer-call-summaries"
تحلیل بین‌روالی را با محاسبه اثر فراخوانی‌های خاص ساده‌تر می‌کند، به‌جای آنکه تمام مسیرهای درون تابع را از محل فراخوانی تا هر بازگشت ممکن پیمایش کند.
.Sp
در صورت فعال بودن، خلاصه‌های فراخوانی فقط برای توابعی که بیش از یک محل فراخوانی دارند و به اندازه کافی پیچیده هستند، استفاده می‌شوند.
.IP \fB\-fanalyzer\-checker=\fR\fIname\fR 4
.IX Item "-fanalyzer-checker=name"
تحلیل‌گر را تنها به اجرای بررسی‌کننده نام‌برده محدود کرده و آن را فعال می‌کند.
.IP \fB\-fanalyzer\-debug\-text\-art\-headings\fR 4
.IX Item "-fanalyzer-debug-text-art-headings"
این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است. در صورت فعال بودن، تحلیل‌گر یادداشت‌های تکمیلی را به هر نموداری که تولید می‌کند اضافه خواهد کرد.
.IP \fB\-fno\-analyzer\-feasibility\fR 4
.IX Item "-fno-analyzer-feasibility"
این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است.
.Sp
به‌طور پیش‌فرض، تحلیل‌گر بررسی می‌کند که برای هر پیام تشخیصی صادرشده، یک مسیر جریان کنترل امکان‌پذیر وجود داشته باشد: به این معنا که شرایط برقرار، مانعة‌الجمع نباشند. پیام‌های تشخیصی که هیچ مسیر امکان‌پذیری برای آنها یافت نشود رد می‌شوند. این پالایش را می‌توان با \fB\-fno\-analyzer\-feasibility\fR لغو کرد تا اشکالات موجود در این کد رفع اشکال شوند.
.IP \fB\-fanalyzer\-fine\-grained\fR 4
.IX Item "-fanalyzer-fine-grained"
هیچ کاری انجام نمی‌دهد. برای سازگاری با نسخه‌های پیشین حفظ شده است.
.IP \fB\-fanalyzer\-show\-duplicate\-count\fR 4
.IX Item "-fanalyzer-show-duplicate-count"
این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است: اگر چند پیام تشخیصی به‌عنوان تکراریِ یکدیگر شناسایی شوند، هنگام گزارش بهترین پیام تشخیصی، یادداشتی را صادر می‌کند که تعداد پیام‌های تشخیصی اضافی حذف‌شده توسط منطق حذف تکرارها را نشان می‌دهد.
.IP \fB\-fanalyzer\-show\-events\-in\-system\-headers\fR 4
.IX Item "-fanalyzer-show-events-in-system-headers"
به‌طور پیش‌فرض، تحلیل‌گر با پنهان کردن رخدادهایی که کاملاً در داخل سرآیندهای سیستم قرار دارند، مسیرهای تشخیصی ساده‌شده‌ای را ارائه می‌دهد. با \fB\-fanalyzer\-show\-events\-in\-system\-headers\fR چنین رخدادهایی دیگر نادیده گرفته نمی‌شوند.
.IP \fB\-fno\-analyzer\-simplify\-supergraph\fR 4
.IX Item "-fno-analyzer-simplify-supergraph"
این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است.
.Sp
به‌طور پیش‌فرض، تحلیل‌گر قبل از تحلیل ابرگراف برنامه، ساده‌سازی‌های مختلفی روی آن انجام می‌دهد. با \&\fB\-fno\-analyzer\-simplify\-supergraph\fR می‌توان این ساده‌سازی را لغو کرد تا مشکلات مربوط به آن رفع اشکال شوند.
.IP \fB\-fno\-analyzer\-state\-merge\fR 4
.IX Item "-fno-analyzer-state-merge"
این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است.
.Sp
به‌طور پیش‌فرض تحلیل‌گر هنگام ساخت گراف بسط‌یافته خود، تلاش می‌کند با ادغام وضعیت‌های به اندازه کافی مشابه در هر نقطه از برنامه، فرایند تحلیل را ساده کند. با \fB\-fno\-analyzer\-state\-merge\fR این ادغام می‌تواند لغو شود تا اشکالات مربوط به مدیریت وضعیت رفع اشکال شوند.
.IP \fB\-fno\-analyzer\-state\-purge\fR 4
.IX Item "-fno-analyzer-state-purge"
این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است.
.Sp
به‌طور پیش‌فرض تحلیل‌گر با پاک‌سازی بخش‌هایی از وضعیت در یک نقطه برنامه که به نظر می‌رسد دیگر مرتبط نیستند، سعی در ساده‌سازی تحلیل دارد؛ برای مثال مقادیر متغیرهای محلی که در ادامه تابع به آنها دسترسی پیدا نمی‌شود و به تحلیل نشت منابع نیز مربوط نیستند.
.Sp
با \fB\-fno\-analyzer\-state\-purge\fR این پاک‌سازی وضعیت می‌تواند لغو شود تا اشکالات مدیریت وضعیت بررسی شوند.
.IP \fB\-fno\-analyzer\-suppress\-followups\fR 4
.IX Item "-fno-analyzer-suppress-followups"
این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است.
.Sp
به‌طور پیش‌فرض، تحلیل‌گر پس از مواجهه با پیام‌های تشخیصی مشخصی، برای جلوگیری از صدور احتمالی آبشاری از هشدارهای متعاقب، کاوش در آن مسیر اجرایی را متوقف می‌کند.
.Sp
پیام‌های تشخیصی که تحلیل را در امتداد یک مسیر متوقف می‌کنند عبارتند از:
.RS 4
.IP *<\fB\-Wanalyzer\-null\-argument\fR> 4
.IX Item "*<-Wanalyzer-null-argument>"
.PD 0
.IP *<\fB\-Wanalyzer\-null\-dereference\fR> 4
.IX Item "*<-Wanalyzer-null-dereference>"
.IP *<\fB\-Wanalyzer\-use\-after\-free\fR> 4
.IX Item "*<-Wanalyzer-use-after-free>"
.IP *<\fB\-Wanalyzer\-use\-of\-pointer\-in\-stale\-stack\-frame\fR> 4
.IX Item "*<-Wanalyzer-use-of-pointer-in-stale-stack-frame>"
.IP *<\fB\-Wanalyzer\-use\-of\-uninitialized\-value\fR> 4
.IX Item "*<-Wanalyzer-use-of-uninitialized-value>"
.PD
.RE
.RS 4
.Sp
با \fB\-fno\-analyzer\-suppress\-followups\fR تحلیل‌گر حتی پس از چنین پیام‌هایی به کاوش در این مسیرها ادامه خواهد داد، که می‌تواند برای رفع اشکال خطاهای درون تحلیل‌گر یا برای معیارسنجی‌های خرد به‌منظور تشخیص رفتارهای تعریف‌نشده مفید باشد.
.RE
.IP \fB\-fanalyzer\-transitivity\fR 4
.IX Item "-fanalyzer-transitivity"
این گزینه خاصیت تعدی محدودیت‌ها را در داخل تحلیل‌گر فعال می‌کند.
.IP \fB\-fno\-analyzer\-undo\-inlining\fR 4
.IX Item "-fno-analyzer-undo-inlining"
این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است.
.Sp
ابزار \&\fB\-fanalyzer\fR در مقایسه با سایر ابزارهای تحلیل کد نسبتاً دیر اجرا می‌شود و برخی بهینه‌سازی‌ها قبلاً روی کد اعمال شده‌اند. به‌ویژه درون‌خط‌سازی توابع ممکن است رخ داده باشد، که منجر می‌شود مسیرهای اجرای بین‌روالی صادرشده توسط تحلیل‌گر حاوی فریم‌های تابعی باشند که با فریم‌های موجود در کد مبدأ اصلی مطابقت ندارند.
.Sp
به‌طور پیش‌فرض، تحلیل‌گر تلاش می‌کند فریم‌های اولیه تابع را بازسازی کند و رویدادهایی را نمایش دهد که فراخوانی‌های درون‌خط‌شده را نشان می‌دهند.
.Sp
با \fB\-fno\-analyzer\-undo\-inlining\fR می‌توان این بازسازی اطلاعات فریم اولیه را غیرفعال کرد که ممکن است هنگام رفع اشکال مسائل مربوط به تحلیل‌گر مفید باشد.
.IP \fB\-fanalyzer\-verbose\-edges\fR 4
.IX Item "-fanalyzer-verbose-edges"
این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است. این گزینه جزئیات مشروح‌تر و سطح‌پایین‌تری را در توصیف جریان کنترل درون مسیرهای تشخیصی فعال می‌کند.
.IP \fB\-fanalyzer\-verbose\-state\-changes\fR 4
.IX Item "-fanalyzer-verbose-state-changes"
این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است. این گزینه جزئیات مشروح‌تر و سطح‌پایین‌تری را در توصیف رویدادهای مربوط به ماشین‌های وضعیت درون مسیرهای تشخیصی فعال می‌کند.
.IP \fB\-fanalyzer\-verbosity=\fR\fIlevel\fR 4
.IX Item "-fanalyzer-verbosity=level"
این گزینه پیچیدگی مسیرهای جریان کنترل صادرشده برای پیام‌های تشخیصی تحلیل‌گر را کنترل می‌کند.
.Sp
مقدار \fIlevel\fR می‌تواند یکی از موارد زیر باشد:
.RS 4
.IP \fB0\fR 4
.IX Item "0"
در این سطح، رویدادهای فراخوانی و بازگشت بین‌روالی، همراه با مرتبط‌ترین رویدادهای تغییر وضعیت مربوط به یک پیام تشخیصی نمایش داده می‌شوند. برای مثال، برای خطای دو بار آزادسازی (double\-\f(CW\*(C`free\*(C'\fR)، هر دو فراخوانی به \f(CW\*(C`free\*(C'\fR نشان داده خواهند شد.
.IP \fB1\fR 4
.IX Item "1"
مشابه سطح قبل، با این تفاوت که رویدادهای مربوط به ورود به هر تابع را نیز نشان می‌دهد.
.IP \fB2\fR 4
.IX Item "2"
مشابه سطح قبل، اما علاوه بر آن رویدادهای مربوط به جریان کنترل که در ایجاد خطا تأثیرگذار هستند را نیز نشان می‌دهد (مانند «طی مسیر درست» در یک عبارت شرطی).
.Sp
این سطح پیش‌فرض است.
.IP \fB3\fR 4
.IX Item "3"
مشابه سطح قبل، ولی تمام رویدادهای جریان کنترل را نمایش می‌دهد، نه فقط موارد مهم را.
.IP \fB4\fR 4
.IX Item "4"
این سطح برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است؛ رویدادهای گوناگون دیگری را به‌منظور رفع اشکال تحلیل‌گر اضافه می‌کند.
.RE
.RS 4
.RE.IP \fB\-fdump\-analyzer\fR 4
.IX Item "-fdump-analyzer"
تخلیهٔ جزئیات درونی دربارهٔ آنچه تحلیل‌گر انجام می‌دهد در
\&\fIfile.analyzer.txt\fR.
گزینهٔ \&\fB\-fdump\-analyzer\-stderr\fR جایگزین این گزینه می‌شود.
.IP \fB\-fdump\-analyzer\-stderr\fR 4
.IX Item "-fdump-analyzer-stderr"
تخلیهٔ جزئیات درونی دربارهٔ آنچه تحلیل‌گر انجام می‌دهد در stderr.
این گزینه جایگزین \fB\-fdump\-analyzer\fR می‌شود.
.IP \fB\-fdump\-analyzer\-callgraph\fR 4
.IX Item "-fdump-analyzer-callgraph"
تخلیهٔ نمایشی از گراف فراخوانی (call graph) مناسب برای مشاهده با
GraphViz در \fIfile.callgraph.dot\fR.
.IP \fB\-fdump\-analyzer\-exploded\-graph\fR 4
.IX Item "-fdump-analyzer-exploded-graph"
تخلیهٔ نمایشی از «گراف بسط‌یافته» (exploded graph) مناسب برای مشاهده با
GraphViz در \fIfile.eg.dot\fR.
گره‌ها بر اساس وضعیت‌های ماشین حالت با رنگ کدگذاری می‌شوند تا بر تغییرات
وضعیت تأکید شود.
.IP \fB\-fdump\-analyzer\-exploded\-nodes\fR 4
.IX Item "-fdump-analyzer-exploded-nodes"
تولید گزارش‌های تشخیصی که نشان می‌دهد گره‌ها در «گراف بسط‌یافته» در چه
موقعیتی نسبت به کد منبع برنامه قرار دارند.
.IP \fB\-fdump\-analyzer\-exploded\-nodes\-2\fR 4
.IX Item "-fdump-analyzer-exploded-nodes-2"
تخلیهٔ یک نمایش متنی از «گراف بسط‌یافته» در
\&\fIfile.eg.txt\fR.
.IP \fB\-fdump\-analyzer\-exploded\-nodes\-3\fR 4
.IX Item "-fdump-analyzer-exploded-nodes-3"
تخلیهٔ یک نمایش متنی از «گراف بسط‌یافته» در قالب یک فایل تخلیه به‌ازای هر گره،
در \fIfile.eg\-id.txt\fR.
این کار معمولاً منجر به تعداد زیادی فایل تخلیه می‌شود.
.IP \fB\-fdump\-analyzer\-exploded\-paths\fR 4
.IX Item "-fdump-analyzer-exploded-paths"
تخلیهٔ یک نمایش متنی از «مسیر بسط‌یافته» برای هر مورد تشخیصی در
\&\fIfile.idx.kind.epath.txt\fR.
.IP \fB\-fdump\-analyzer\-feasibility\fR 4
.IX Item "-fdump-analyzer-feasibility"
تخلیهٔ جزئیات درونی دربارهٔ جستجوی تحلیل‌گر برای مسیرهای شدنی (feasible paths).
جزئیات در قالبی مناسب برای مشاهده با GraphViz در نام‌فایل‌هایی به شکل
\&\fIfile.*.fg.dot\fR،
\&\fIfile.*.tg.dot\fR، و \fIfile.*.fpath.txt\fR نوشته می‌شوند.
.IP \fB\-fdump\-analyzer\-infinite\-loop\fR 4
.IX Item "-fdump-analyzer-infinite-loop"
تخلیهٔ جزئیات درونی دربارهٔ جستجوی تحلیل‌گر برای حلقه‌های بی‌نهایت.
جزئیات در قالبی مناسب برای مشاهده با GraphViz در نام‌فایل‌هایی به شکل
\&\fIfile.*.infinite\-loop.dot\fR نوشته می‌شوند.
.IP \fB\-fdump\-analyzer\-json\fR 4
.IX Item "-fdump-analyzer-json"
تخلیهٔ یک نمایش فشرده‌شده از ساختار درونی تحلیل‌گر در قالب JSON در
\&\fIfile.analyzer.json.gz\fR. قالب دقیق ممکن است
تغییر کند.
.IP \fB\-fdump\-analyzer\-state\-purge\fR 4
.IX Item "-fdump-analyzer-state-purge"
مشابه \fB\-fdump\-analyzer\-supergraph\fR، نمایشی از «ابَرگراف» (supergraph)
مناسب برای مشاهده با GraphViz تخلیه می‌شود، اما گراف با اطلاعاتی درباره این‌که چه
وضعیتی در هر گره پاک‌سازی خواهد شد نشانه‌گذاری می‌شود.
گراف در \fIfile.state\-purge.dot\fR نوشته می‌شود.
.IP \fB\-fdump\-analyzer\-supergraph\fR 4
.IX Item "-fdump-analyzer-supergraph"
تخلیهٔ نمایش‌هایی از «ابَرگراف» مناسب برای مشاهده با
GraphViz در \fIfile.supergraph.index.kind.dot\fR.
این نمایش‌ها تمام گراف‌های جریان کنترل را در برنامه، در مراحل مختلف تحلیل نشان
می‌دهند. مجموعهٔ دقیق فایل‌های تخلیه و آنچه نشان می‌دهند ممکن است
تغییر کند.
.IP \fB\-fdump\-analyzer\-untracked\fR 4
.IX Item "-fdump-analyzer-untracked"
تولید هشدارهای سفارشی با جزئیات درونی که برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده‌اند.
.SS "گزینه‌های اشکال‌زدایی برنامه شما (Options for Debugging Your Program)"
.IX Subsection "Options for Debugging Your Program"
برای آن‌که به GCC بگویید اطلاعات اضافی را برای استفاده توسط یک اشکال‌زدا صادر کند، در تقریباً
همهٔ موارد تنها کافی است \fB\-g\fR را به سایر گزینه‌های خود اضافه کنید. برخی قالب‌های اشکال‌زدایی
می‌توانند هم‌زمان وجود داشته باشند (مانند DWARF در کنار CTF)، به شرطی که هر کدام
به‌طور صریح با افزودن گزینهٔ خط فرمان مربوطه به دیگر گزینه‌هایتان فعال شده باشند.
.PP
کامپایلر GCC به شما اجازه می‌دهد \fB\-g\fR را همراه با
\&\fB\-O\fR استفاده کنید. میان‌برهایی که توسط کد بهینه‌سازی‌شده اتخاذ می‌شوند ممکن است گاهی
غافلگیرکننده باشند: ممکن است برخی متغیرهایی که تعریف کرده‌اید اصلاً وجود نداشته
باشند؛ جریان کنترل ممکن است لحظه‌ای به جایی برود که انتظارش را نداشتید؛
ممکن است برخی دستورها اجرا نشوند چون نتایج ثابتی را محاسبه می‌کنند
یا مقادیرشان از قبل در دسترس است؛ ممکن است برخی دستورها در مکان‌های
متفاوتی اجرا شوند چون به بیرون از حلقه‌ها منتقل شده‌اند. با این حال، اشکال‌زدایی
خروجی بهینه‌سازی‌شده امکان‌پذیر است. این امر استفاده از بهینه‌ساز را برای
برنامه‌هایی که ممکن است حاوی ایراد باشند معقول می‌سازد.
.PP
اگر از گزینهٔ بهینه‌سازی دیگری استفاده نمی‌کنید، استفاده از
\&\fB\-Og\fR همراه با \fB\-g\fR را در نظر بگیرید.
بدون هیچ گزینهٔ \fB\-O\fR، برخی از گذرهای کامپایلر که اطلاعات مفید را برای اشکال‌زدایی
جمع‌آوری می‌کنند اصلاً اجرا نمی‌شوند؛ بنابراین ممکن است
\&\fB\-Og\fR تجربهٔ اشکال‌زدایی بهتری به همراه داشته باشد.
.IP \fB\-g\fR 4
.IX Item "-g"
.PD 0
.IP \fB\-\-debug\fR 4
.IX Item "--debug"
.PD
تولید اطلاعات اشکال‌زدایی در قالب بومی سیستم‌عامل
(stabs، COFF، XCOFF یا DWARF). برنامهٔ GDB می‌تواند با این اطلاعات
اشکال‌زدایی کار کند.
.Sp
در بیشتر سیستم‌هایی که از قالب stabs استفاده می‌کنند، \fB\-g\fR امکان استفاده از اطلاعات
اشکال‌زدایی اضافی را فعال می‌کند که تنها GDB می‌تواند از آن استفاده کند؛ این اطلاعات اضافی
اشکال‌زدایی را در GDB بهبود می‌بخشد، اما احتمالاً باعث فروپاشی سایر اشکال‌زداها
یا خودداری آن‌ها از خواندن برنامه می‌شود. اگر می‌خواهید با اطمینان کنترل کنید که آیا
این اطلاعات اضافی تولید شوند یا خیر، از \fB\-gvms\fR استفاده کنید (به زیر مراجعه کنید).
.IP \fB\-ggdb\fR 4
.IX Item "-ggdb"
تولید اطلاعات اشکال‌زدایی برای استفاده توسط GDB. این به معنای استفاده از
گویاترین قالب موجود است (DWARF، stabs، یا در صورت عدم پشتیبانی از هیچ‌یک، قالب بومی سیستم)،
شامل افزونه‌های GDB در صورت امکان.
.IP \fB\-gdwarf\fR 4
.IX Item "-gdwarf"
.PD 0
.IP \fB\-gdwarf\-\fR\fIversion\fR 4
.IX Item "-gdwarf-version"
.PD
تولید اطلاعات اشکال‌زدایی در قالب DWARF (در صورت پشتیبانی).
مقدار \fIversion\fR می‌تواند 2، 3، 4 یا 5 باشد؛ نسخهٔ پیش‌فرض
برای بیشتر هدف‌ها 5 است (به استثنای VxWorks، TPF و
Darwin / macOS که به‌طور پیش‌فرض نسخهٔ 2 هستند، و AIX که به‌طور پیش‌فرض
نسخهٔ 4 است).
.Sp
توجه داشته باشید که با DWARF نسخهٔ 2، برخی پورت‌ها به افزونه‌های غیرمتعارض
DWARF 3 در جدول‌های بازپیچی (unwind tables) نیاز دارند و همواره از آن‌ها استفاده می‌کنند.
.Sp
نسخهٔ 4 ممکن است برای بیشترین بازدهی به GDB 7.0 و \fB\-fvar\-tracking\-assignments\fR
نیاز داشته باشد. نسخهٔ 5 به GDB 8.0 یا بالاتر نیاز دارد.
.Sp
کامپایلر GCC دیگر از DWARF نسخهٔ 1 پشتیبانی نمی‌کند، که تفاوت‌های اساسی
با نسخهٔ 2 و بعد از آن دارد. به دلایل تاریخی، برخی دیگر از گزینه‌های مرتبط با DWARF (مانند
\&\fB\-fno\-dwarf2\-cfi\-asm\fR) ارجاع به نسخهٔ 2 DWARF را در نام خود حفظ کرده‌اند،
اما بر تمام نسخه‌های DWARF که در حال حاضر پشتیبانی می‌شوند اعمال می‌شوند.
.IP \fB\-gbtf\fR 4
.IX Item "-gbtf"
درخواست اطلاعات اشکال‌زدایی BTF. قالب BTF قالب اشکال‌زدایی پیش‌فرض برای
هدف eBPF است. در سایر هدف‌ها، مانند x86، اطلاعات اشکال‌زدایی BTF می‌تواند
همراه با اطلاعات اشکال‌زدایی DWARF تولید شود، به شرطی که هر دو قالب اشکال‌زدایی
به‌طور صریح از طریق گزینه‌های خط فرمان مربوطه‌شان فعال شده باشند.
.IP \fB\-gprune\-btf\fR 4
.IX Item "-gprune-btf"
.PD 0
.IP \fB\-gno\-prune\-btf\fR 4
.IX Item "-gno-prune-btf"
.PD
هرس کردن اطلاعات BTF پیش از صدور. هنگام هرس کردن، فقط اطلاعات
نوع برای نوع‌های استفاده‌شده توسط متغیرهای سراسری و توابع در حوزهٔ فایل
صادر خواهد شد. اگر کامپایل برای هدف BPF با فعال بودن BPF CO\-RE انجام گیرد،
اطلاعات نوع برای نوع‌های استفاده‌شده در بازنشانی‌های BPF CO\-RE نیز
صادر خواهد شد. علاوه بر این، نوع‌های struct و union که فقط از طریق اشاره‌گر از اعضای
سایر نوع‌های struct یا union ارجاع داده شده‌اند، هرس شده و با BTF_KIND_FWD جایگزین
می‌شوند، گویی آن نوع‌ها فقط به‌صورت اعلان‌های پیشاپیش در ورودی حضور داشته‌اند.
.Sp
این گزینه اندازهٔ اطلاعات BTF تولیدشده را به میزان چشمگیری کاهش می‌دهد،
اما با از دست رفتن قابل توجه اطلاعات تفصیلی نوع همراه است.
این گزینه در درجهٔ اول هنگام کامپایل برای هدف BPF مفید است تا اندازهٔ
شیء حاصل به حداقل برسد، و اطلاعات BTF که ارتباط مستقیمی با فرایند بارگذاری
برنامهٔ BPF ندارند حذف شوند.
.Sp
این گزینه هنگام تولید اطلاعات BTF برای هدف BPF به‌طور پیش‌فرض فعال است.
.IP \fB\-gctf\fR 4
.IX Item "-gctf"
.PD 0
.IP \fB\-gctf\fR\fIlevel\fR 4
.IX Item "-gctflevel"
.PD
درخواست اطلاعات اشکال‌زدایی CTF و استفاده از level برای تعیین میزان اطلاعات
اشکال‌زدایی CTF که باید تولید شود. اگر \fB\-gctf\fR بدون مقداری برای level مشخص شود،
سطح پیش‌فرض اطلاعات اشکال‌زدایی CTF برابر با 2 خواهد بود.
.Sp
اطلاعات اشکال‌زدایی CTF می‌تواند هم‌زمان با اطلاعات اشکال‌زدایی DWARF تولید شود، در صورتی که
هر دو قالب اشکال‌زدایی به‌طور صریح از طریق گزینه‌های خط فرمان مربوطه فعال شده باشند.
.Sp
سطح 0 هیچ‌گونه اطلاعات اشکال‌زدایی CTF تولید نمی‌کند. بنابراین، \fB\-gctf0\fR گزینهٔ
\&\fB\-gctf\fR را لغو می‌کند.
.Sp
سطح 1 اطلاعات CTF را تنها برای ردگیری‌ها (tracebacks) تولید می‌کند. این اطلاعات شامل
اطلاعات محل فراخوانی (callsite) است، اما شامل اطلاعات نوع نمی‌شود.
.Sp
سطح 2 اطلاعات نوع را فقط برای موجودیت‌ها (توابع، اشیاء داده و غیره) در حوزهٔ فایل
یا حوزهٔ سراسری تولید می‌کند..IP \fB\-gvms\fR 4
.IX Item "-gvms"
تولید اطلاعات اشکال‌زدایی در قالب اشکال‌زدایی Alpha/VMS (در صورت پشتیبانی). این قالبی است که توسط DEBUG در سیستم‌های Alpha/VMS استفاده می‌شود.
.IP \fB\-gcodeview\fR 4
.IX Item "-gcodeview"
تولید اطلاعات اشکال‌زدایی در قالب اشکال‌زدایی CodeView (در صورت پشتیبانی). این قالبی است که توسط Microsoft Visual C++ در Windows استفاده می‌شود.
.IP \fB\-g\fR\fIlevel\fR 4
.IX Item "-glevel"
.PD 0
.IP \fB\-ggdb\fR\fIlevel\fR 4
.IX Item "-ggdblevel"
.IP \fB\-gvms\fR\fIlevel\fR 4
.IX Item "-gvmslevel"
.PD
درخواست اطلاعات اشکال‌زدایی و همچنین استفاده از \fIlevel\fR برای مشخص کردن میزان اطلاعات. سطح پیش‌فرض ۲ است.
.Sp
سطح 0 به‌هیچ‌وجه اطلاعات اشکال‌زدایی تولید نمی‌کند. بنابراین، \fB\-g0\fR اثر \&\fB\-g\fR را خنثی می‌کند.
.Sp
سطح 1 حداقل اطلاعات را تولید می‌کند؛ در حدی که برای ایجاد ردگیری بازگشتی (backtrace) در بخش‌هایی از برنامه که قصد اشکال‌زدایی آن‌ها را ندارید کافی باشد. این اطلاعات شامل شرح توابع، متغیرهای خارجی و جدول‌های شماره خطوط است، اما اطلاعاتی درباره متغیرهای محلی در بر ندارد.
.Sp
سطح 2 تنظیم معمول برای تولید کد قابل اشکال‌زدایی است. خروجی اشکال‌زدایی شامل تمام اطلاعات سطح 1 به‌علاوه اطلاعات مربوط به متغیرهای محلی و typedefها است تا امکان پیمایش گام‌به‌گام کد و بررسی وضعیت آن فراهم شود. برای کدهای C++، اطلاعات بیشتری نیز جهت کمک به اشکال‌زدایی فضای نام (namespace)، کلاس و توابع الگو صادر می‌شود.
.Sp
سطح 3 شامل اطلاعات اضافی است، مانند تمامی تعاریف ماکرو موجود در برنامه. برخی از اشکال‌زداها هنگام استفاده از \fB\-g3\fR از بسط ماکرو پشتیبانی می‌کنند.
.Sp
اگر از چند گزینه \fB\-g\fR، همراه با شماره سطح یا بدون آن استفاده کنید، آخرین گزینه از این دست مؤثر خواهد بود.
.Sp
گزینه \&\fB\-gdwarf\fR برای جلوگیری از سردرگمی با \fB\-gdwarf\-\fR\fIlevel\fR، سطح اشکال‌زدایی چسبیده را نمی‌پذیرد. به‌جای آن، از یک گزینه اضافی \fB\-g\fR\fIlevel\fR برای تغییر سطح اشکال‌زدایی برای DWARF استفاده کنید.
.IP \fB\-fno\-eliminate\-unused\-debug\-symbols\fR 4
.IX Item "-fno-eliminate-unused-debug-symbols"
به‌طور پیش‌فرض، هیچ اطلاعات اشکال‌زدایی برای نمادهایی که در عمل استفاده نشده‌اند تولید نمی‌شود. اگر اطلاعات اشکال‌زدایی را برای همه نمادها می‌خواهید، از این گزینه استفاده کنید.
.IP \fB\-femit\-class\-debug\-always\fR 4
.IX Item "-femit-class-debug-always"
به‌جای درج اطلاعات اشکال‌زدایی برای یک کلاس C++ تنها در یک فایل هدف (object file)، آن را در تمام فایل‌های هدفی که از آن کلاس استفاده می‌کنند درج می‌کند. این گزینه باید تنها با اشکال‌زداهایی استفاده شود که قادر به مدیریت روش معمول GCC در درج اطلاعات اشکال‌زدایی برای کلاس‌ها نیستند، چرا که استفاده از این گزینه اندازه اطلاعات اشکال‌زدایی را تا دو برابر افزایش می‌دهد.
.IP \fB\-fno\-merge\-debug\-strings\fR 4
.IX Item "-fno-merge-debug-strings"
پیونددهنده (linker) را هدایت می‌کند تا رشته‌های یکسان در اطلاعات اشکال‌زدایی در فایل‌های هدف مختلف را با یکدیگر ادغام نکند. ادغام توسط همه اسمبلرها یا پیونددهنده‌ها پشتیبانی نمی‌شود. ادغام اندازه اطلاعات اشکال‌زدایی در فایل خروجی را به بهای افزایش زمان پردازش پیونددهی کاهش می‌دهد. ادغام به‌طور پیش‌فرض فعال است.
.IP \fB\-fdebug\-prefix\-map=\fR\fIold\fR\fB=\fR\fInew\fR 4
.IX Item "-fdebug-prefix-map=old=new"
هنگام کامپایل فایل‌های واقع در پوشه \fIold\fR، اطلاعات اشکال‌زدایی را طوری ثبت می‌کند که گویی فایل‌ها در پوشه \fInew\fR قرار دارند. از این گزینه می‌توان برای جایگزینی مسیر زمان ساخت با مسیر زمان نصب در اطلاعات اشکال‌زدایی استفاده کرد. همچنین می‌توان با استفاده از \&\fI.\fR برای \fInew\fR، مسیر مطلق را به یک مسیر نسبی تبدیل کرد. این کار می‌تواند ساخت‌های بازتولیدپذیرتری فراهم کند که مستقل از مکان هستند، اما ممکن است به یک دستور اضافی برای آگاه‌سازی GDB از محل یافتن فایل‌های منبع نیاز داشته باشد. همچنین \fB\-ffile\-prefix\-map\fR و \fB\-fcanon\-prefix\-map\fR را ببینید.
.IP \fB\-fvar\-tracking\fR 4
.IX Item "-fvar-tracking"
گذرگاه ردیابی متغیر (variable tracking pass) را اجرا می‌کند. این گذرگاه محاسبه می‌کند که متغیرها در هر موقعیت از کد کجا ذخیره شده‌اند. سپس اطلاعات اشکال‌زدایی بهتری تولید می‌شود (در صورتی که قالب اطلاعات اشکال‌زدایی از این اطلاعات پشتیبانی کند).
.Sp
این گزینه هنگام کامپایل با بهینه‌سازی (\fB\-Os\fR، \&\fB\-O\fR، \fB\-O2\fR، ...) و اطلاعات اشکال‌زدایی (\fB\-g\fR)، در صورتی که قالب اطلاعات اشکال‌زدایی از آن پشتیبانی کند، به‌طور پیش‌فرض فعال است.
.IP \fB\-fvar\-tracking\-assignments\fR 4
.IX Item "-fvar-tracking-assignments"
انتساب‌ها به متغیرهای کاربر را در اوایل مراحل کامپایل حاشیه‌نویسی می‌کند و تلاش می‌کند این حاشیه‌نویسی‌ها را در سراسر کامپایل تا انتها حفظ کند تا اطلاعات اشکال‌زدایی در حین بهینه‌سازی بهبود یابد. استفاده از \fB\-gdwarf\-4\fR همراه با آن توصیه می‌شود.
.Sp
این گزینه حتی در صورت غیرفعال بودن var\-tracking نیز می‌تواند فعال شود، که در این حالت حاشیه‌نویسی‌ها ایجاد و نگهداری می‌شوند، اما در پایان کنار گذاشته می‌شوند. به‌طور پیش‌فرض، این پرچم همراه با \fB\-fvar\-tracking\fR فعال است، مگر زمانی که زمان‌بندی انتخابی (selective scheduling) فعال باشد.
.IP \fB\-fvar\-tracking\-uninit\fR 4
.IX Item "-fvar-tracking-uninit"
.PD 0
.IP \fB\-fno\-var\-tracking\-uninit\fR 4
.IX Item "-fno-var-tracking-uninit"
.PD
ردیابی متغیر را انجام می‌دهد و همچنین متغیرهای مقداردهی‌نشده را در اطلاعات اشکال‌زدایی مشخص می‌کند.
این پرچم به‌طور پیش‌فرض توسط \fB\-fvar\-tracking\fR فعال می‌شود؛ همچنین به معنای فعال‌سازی خودکار \fB\-fvar\-tracking\fR نیز هست.
برای انجام ردیابی متغیر بدون علامت‌گذاری متغیرهای مقداردهی‌نشده، از \&\fB\-fvar\-tracking\fR \fB\-fno\-var\-tracking\-uninit\fR استفاده کنید.
.IP \fB\-gsplit\-dwarf\fR 4
.IX Item "-gsplit-dwarf"
اگر اطلاعات اشکال‌زدایی DWARF فعال باشد، تا حد امکان اطلاعات اشکال‌زدایی را به یک فایل خروجی مجزا با پسوند \&\fI.dwo\fR تفکیک می‌کند. این گزینه به سامانه ساخت اجازه می‌دهد از پیوند دادن فایل‌ها با اطلاعات اشکال‌زدایی خودداری کند. برای سودمند بودن، این گزینه نیازمند اشکال‌زدایی است که توانایی خواندن فایل‌های \fI.dwo\fR را داشته باشد.
.IP \fB\-gdwarf32\fR 4
.IX Item "-gdwarf32"
.PD 0
.IP \fB\-gdwarf64\fR 4
.IX Item "-gdwarf64"
.PD
اگر اطلاعات اشکال‌زدایی DWARF فعال باشد، گزینه \fB\-gdwarf32\fR قالب ۳۲ بیتی DWARF و گزینه \fB\-gdwarf64\fR قالب ۶۴ بیتی DWARF را انتخاب می‌کند. پیش‌فرض وابسته به معماری هدف است، هرچند در اکثر هدف‌ها \&\fB\-gdwarf32\fR است. قالب ۳۲ بیتی DWARF کوچک‌تر است، اما نمی‌تواند بیش از ۲ گیبی‌بایت اطلاعات اشکال‌زدایی را در هیچ‌یک از بخش‌های اطلاعات اشکال‌زدایی DWARF پشتیبانی کند. قالب ۶۴ بیتی DWARF اجازه اطلاعات اشکال‌زدایی بزرگ‌تر را می‌دهد و ممکن است هنوز توسط همه مصرف‌کنندگان به‌خوبی پشتیبانی نشود.
.IP \fB\-gdescribe\-dies\fR 4
.IX Item "-gdescribe-dies"
صفت‌های توصیف را به برخی از DIEهای DWARF که فاقد صفت نام هستند اضافه می‌کند، مانند متغیرهای مصنوعی، ارجاع‌های خارجی و DIEهای پارامتر محل فراخوانی.
.IP \fB\-gpubnames\fR 4
.IX Item "-gpubnames"
بخش‌های \f(CW\*(C`.debug_pubnames\*(C'\fR و \f(CW\*(C`.debug_pubtypes\*(C'\fR از DWARF را تولید می‌کند.
.IP \fB\-ggnu\-pubnames\fR 4
.IX Item "-ggnu-pubnames"
بخش‌های \f(CW\*(C`.debug_pubnames\*(C'\fR و \f(CW\*(C`.debug_pubtypes\*(C'\fR را در قالبی مناسب برای تبدیل به یک نمایه GDB تولید می‌کند. این گزینه فقط همراه با پیونددهنده‌ای مفید است که بتواند نمایه GDB نسخه ۷ را تولید کند.
.IP \fB\-gno\-pubnames\fR 4
.IX Item "-gno-pubnames"
بخش‌های \f(CW\*(C`.debug_pubnames\*(C'\fR و \f(CW\*(C`.debug_pubtypes\*(C'\fR در DWARF را تولید نمی‌کند.
.IP \fB\-fdebug\-types\-section\fR 4
.IX Item "-fdebug-types-section"
هنگام استفاده از DWARF نسخه ۴ یا بالاتر، DIEهای نوع می‌توانند به‌جای قرار گرفتن در بخش \&\f(CW\*(C`.debug_info\*(C'\fR، در بخش اختصاصی خود یعنی \f(CW\*(C`.debug_types\*(C'\fR قرار گیرند. قرار دادن آن‌ها در یک بخش comdat مجزا کارآمدتر است، زیرا پیونددهنده می‌تواند موارد تکراری را حذف کند. اما هنوز همه مصرف‌کنندگان DWARF از بخش‌های \f(CW\*(C`.debug_types\*(C'\fR پشتیبانی نمی‌کنند و در برخی شیءها، \f(CW\*(C`.debug_types\*(C'\fR به‌جای کوچک‌تر کردن اطلاعات اشکال‌زدایی، اطلاعات بزرگ‌تری تولید می‌کند.
.IP \fB\-grecord\-gcc\-switches\fR 4
.IX Item "-grecord-gcc-switches"
.PD 0
.IP \fB\-gno\-record\-gcc\-switches\fR 4
.IX Item "-gno-record-gcc-switches"
.PD
این سوئیچ باعث می‌شود گزینه‌های خط فرمانی که برای فراخوانی کامپایلر استفاده شده‌اند و ممکن است بر تولید کد تأثیر بگذارند، به صفت DW_AT_producer در اطلاعات اشکال‌زدایی DWARF پیوست شوند. گزینه‌ها با فاصله‌هایی که آن‌ها را از یکدیگر و از نسخه کامپایلر جدا می‌کند به هم متصل می‌شوند.
این گزینه به‌طور پیش‌فرض فعال است.
همچنین برای روشی دیگر جهت ذخیره گزینه‌های کامپایلر در فایل هدف، \fB\-frecord\-gcc\-switches\fR را ببینید.
.IP \fB\-gstrict\-dwarf\fR 4
.IX Item "-gstrict-dwarf"
استفاده از افزونه‌های نسخه‌های بعدی استاندارد DWARF نسبت به نسخه انتخاب‌شده با \fB\-gdwarf\-\fR\fIversion\fR را مجاز نمی‌داند. در اکثر هدف‌ها، استفاده از افزونه‌های بدون تداخل DWARF از نسخه‌های بعدی استاندارد مجاز است.
.IP \fB\-gno\-strict\-dwarf\fR 4
.IX Item "-gno-strict-dwarf"
استفاده از افزونه‌های نسخه‌های بعدی استاندارد DWARF نسبت به نسخه انتخاب‌شده با \&\fB\-gdwarf\-\fR\fIversion\fR را مجاز می‌داند.
.IP \fB\-gas\-loc\-support\fR 4
.IX Item "-gas-loc-support"
به کامپایلر اطلاع می‌دهد که اسمبلر از دستورالعمل‌های \f(CW\*(C`.loc\*(C'\fR پشتیبانی می‌کند. در این صورت کامپایلر می‌تواند از آن‌ها استفاده کند تا اسمبلر جدول‌های شماره خط DWARF2+ را تولید کند.
.Sp
این امر عموماً مطلوب است، زیرا جدول‌های شماره خط تولیدشده توسط اسمبلر بسیار فشرده‌تر از آن‌هایی هستند که خود کامپایلر می‌تواند تولید کند.
.Sp
این گزینه به‌طور پیش‌فرض فعال است، اگر در زمان پیکربندی GCC مشخص شود که اسمبلر از چنین دستورالعمل‌هایی پشتیبانی می‌کند..IP \fB\-gno\-as\-loc\-support\fR 4
.IX Item "-gno-as-loc-support"
مجبور کردن GCC به تولید درونی جدول‌های شماره خط DWARF2+، چنانچه جدول‌های شماره خط DWARF2+ باید تولید شوند.
.IP \fB\-gas\-locview\-support\fR 4
.IX Item "-gas-locview-support"
آگاه‌سازی کامپایلر از این‌که اسمبلر از انتساب \f(CW\*(C`view\*(C'\fR و بررسی ادعای بازنشانی در دستورالعمل‌های \f(CW\*(C`.loc\*(C'\fR پشتیبانی می‌کند.
.Sp
این گزینه به‌طور پیش‌فرض فعال است اگر در زمان پیکربندی GCC مشخص شود که اسمبلر از آن‌ها پشتیبانی می‌کند.
.IP \fB\-gno\-as\-locview\-support\fR 4
.IX Item "-gno-as-locview-support"
مجبور کردن GCC به انتساب درونی شماره‌های view، چنانچه
\&\fB\-gvariable\-location\-views\fR صراحتاً درخواست شده باشد.
.IP \fB\-gcolumn\-info\fR 4
.IX Item "-gcolumn-info"
.PD 0
.IP \fB\-gno\-column\-info\fR 4
.IX Item "-gno-column-info"
.PD
درج اطلاعات ستون مکان در اطلاعات اشکال‌زدایی DWARF، به جای درج صرف فایل و خط.
این گزینه به‌طور پیش‌فرض فعال است.
.IP \fB\-gstatement\-frontiers\fR 4
.IX Item "-gstatement-frontiers"
.PD 0
.IP \fB\-gno\-statement\-frontiers\fR 4
.IX Item "-gno-statement-frontiers"
.PD
این گزینه باعث می‌شود GCC نشانگرهایی را در بازنمود داخلی در ابتدای دستورها ایجاد کرده و آن‌ها را تقریباً در سراسر کامپایل در جای خود نگه دارد و از آن‌ها برای هدایت خروجی نشانگرهای \f(CW\*(C`is_stmt\*(C'\fR در جدول شماره خط استفاده کند. این گزینه هنگام کامپایل با بهینه‌سازی (\fB\-Os\fR، \fB\-O1\fR، \fB\-O2\fR،
\&...) و خروجی دادن اطلاعات اشکال‌زدایی DWARF 2 در سطح عادی، به‌طور پیش‌فرض فعال است.
.IP \fB\-gvariable\-location\-views\fR 4
.IX Item "-gvariable-location-views"
.PD 0
.IP \fB\-gvariable\-location\-views=incompat5\fR 4
.IX Item "-gvariable-location-views=incompat5"
.IP \fB\-gno\-variable\-location\-views\fR 4
.IX Item "-gno-variable-location-views"
.PD
افزودن شماره‌های نمای پیش‌روندهٔ استنباط‌شده از جدول شماره خط به فهرست‌های مکان متغیر. این کار مصرف‌کنندگان اطلاعات اشکال‌زدایی را قادر می‌سازد تا وضعیت را در نقاط مشخصی از برنامه بررسی کنند، حتی اگر هیچ دستورالعمل مرتبط با مکان‌های مبدأ متناظر در آن نقطه وجود نداشته باشد. اگر اسمبلر فاقد پشتیبانی از شماره‌های view در جدول‌های شماره خط باشد، این کار موجب می‌شود کامپایلر جدول شماره خط را صادر کند که معمولاً باعث می‌شود تا حدی کمتر فشرده باشند. جدول‌های شماره خط و فهرست‌های مکان تقویت‌شده کاملاً با گذشته سازگارند، بنابراین می‌توانند توسط مصرف‌کنندگان اطلاعات اشکال‌زدایی که از این تقویت‌ها آگاه نیستند نیز مصرف شوند، هرچند سودی نیز از آن‌ها نخواهند برد.
.Sp
این گزینه هنگام تولید خروجی اطلاعات اشکال‌زدایی DWARF 2 در سطح عادی، تا زمانی که اسمبلر پشتیبانی کند،
\&\fB\-fvar\-tracking\-assignments\fR فعال باشد و
\&\fB\-gstrict\-dwarf\fR فعال نباشد، به‌طور پیش‌فرض فعال است. هنگامی که پشتیبانی اسمبلر در دسترس نیست، این گزینه همچنان ممکن است فعال شود، اما GCC را مجبور به صادر کردن جدول‌های شماره خط داخلی می‌کند، و اگر
\&\fB\-ginternal\-reset\-location\-views\fR فعال نباشد، به احتمال بسیار زیاد منجر به عدم تطابق بی‌صدای نماهای مکان خواهد شد.
.Sp
یک بازنمود پیشنهادی برای شماره‌های view وجود دارد که با قالب فهرست مکان معرفی‌شده در DWARF 5 سازگار با گذشته نیست و می‌تواند با \fB\-gvariable\-location\-views=incompat5\fR فعال شود. این گزینه ممکن است در آینده حذف شود و صرفاً به عنوان یک پیاده‌سازی مرجع از بازنمود پیشنهادی ارائه شده است. انتظار نمی‌رود مصرف‌کنندگان اطلاعات اشکال‌زدایی از این قالب گسترش‌یافته پشتیبانی کنند و قادر به رمزگشایی فهرست‌های مکان که از آن استفاده می‌کنند نخواهند بود.
.IP \fB\-ginternal\-reset\-location\-views\fR 4
.IX Item "-ginternal-reset-location-views"
.PD 0
.IP \fB\-gno\-internal\-reset\-location\-views\fR 4
.IX Item "-gno-internal-reset-location-views"
.PD
تلاش برای تعیین نماهای مکانی که می‌توانند از فهرست‌های نمای مکان حذف شوند. این امر مستلزم آن است که کامپایلر برآوردهای بسیار دقیقی از طول دستورالعمل‌ها داشته باشد که همیشه این‌گونه نیست، و در صورت استفاده از اسمبلری که از فهرست‌های نمای مکان پشتیبانی نمی‌کند، ممکن است باعث تولید بی‌صدای فهرست‌های نمای نادرست شود. اسمبلر گنو هرگونه خطای از این دست را به عنوان \f(CW\*(C`view number mismatch\*(C'\fR پرچم‌گذاری می‌کند. این گزینه تنها روی پورت‌هایی فعال است که یک تابع برآورد قابل اتکا تعریف کرده باشند.
.IP \fB\-ginline\-points\fR 4
.IX Item "-ginline-points"
.PD 0
.IP \fB\-gno\-inline\-points\fR 4
.IX Item "-gno-inline-points"
.PD
تولید اطلاعات اشکال‌زدایی گسترش‌یافته برای توابع درون‌خطی‌شده. نشانگرهای ردیابی نمای مکان در نقاط ورودی درون‌خطی درج می‌شوند تا آدرس و شماره‌های view بتوانند محاسبه شده و در اطلاعات اشکال‌زدایی خروجی داده شوند. این گزینه می‌تواند مستقل از نماهای مکان فعال شود، که در این حالت شماره‌های view خروجی داده نمی‌شوند، اما فقط می‌تواند همراه با مرزهای دستور فعال شود و تنها در صورتی به‌طور پیش‌فرض فعال است که نماهای مکان فعال باشند.
.IP \fB\-gz\fR[\fB=\fR\fItype\fR] 4
.IX Item "-gz[=type]"
تولید بخش‌های اشکال‌زدایی فشرده‌شده در قالب DWARF، در صورت پشتیبانی. اگر \fItype\fR داده نشود، نوع پیش‌فرض به قابلیت‌های اسمبلر و پیونددهندهٔ مورد استفاده بستگی دارد. \fItype\fR می‌تواند یکی از موارد
\&\fBnone\fR (عدم فشرده‌سازی بخش‌های اشکال‌زدایی)، \fBzlib\fR (استفاده از فشرده‌سازی zlib در قالب ELF gABI) یا \fBzstd\fR (استفاده از فشرده‌سازی zstd در قالب ELF gABI) باشد. اگر پیونددهنده از نوشتن بخش‌های اشکال‌زدایی فشرده پشتیبانی نکند، این گزینه رد می‌شود. در غیر این صورت، اگر اسمبلر از آن‌ها پشتیبانی نکند، \fB\-gz\fR هنگام تولید فایل‌های شیء بدون هشدار نادیده گرفته می‌شود.
.IP \fB\-femit\-struct\-debug\-baseonly\fR 4
.IX Item "-femit-struct-debug-baseonly"
درج اطلاعات اشکال‌زدایی برای انواع ساختارمانند
تنها زمانی که نام پایهٔ فایل مبدأ کامپایل
با نام پایهٔ فایلی که ساختار در آن تعریف شده مطابقت داشته باشد.
.Sp
این گزینه اندازهٔ اطلاعات اشکال‌زدایی را به میزان قابل توجهی کاهش می‌دهد، اما با احتمال از دست رفتن چشمگیر اطلاعات نوع برای اشکال‌زدا.
برای گزینه‌ای کمتر تهاجمی به \fB\-femit\-struct\-debug\-reduced\fR مراجعه کنید.
برای کنترل با جزئیات بیشتر به \fB\-femit\-struct\-debug\-detailed\fR مراجعه کنید.
.Sp
این گزینه تنها با خروجی اشکال‌زدایی DWARF کار می‌کند.
.IP \fB\-femit\-struct\-debug\-reduced\fR 4
.IX Item "-femit-struct-debug-reduced"
درج اطلاعات اشکال‌زدایی برای انواع ساختارمانند
تنها زمانی که نام پایهٔ فایل مبدأ کامپایل
با نام پایهٔ فایلی که نوع در آن تعریف شده مطابقت داشته باشد،
مگر اینکه ساختار یک الگو باشد یا در یک سرآیند سیستمی تعریف شده باشد.
.Sp
این گزینه اندازهٔ اطلاعات اشکال‌زدایی را به‌طور چشمگیری کاهش می‌دهد، با مقداری احتمال از دست رفتن اطلاعات نوع برای اشکال‌زدا.
برای گزینه‌ای تهاجمی‌تر به \fB\-femit\-struct\-debug\-baseonly\fR مراجعه کنید.
برای کنترلی دقیق‌تر به \fB\-femit\-struct\-debug\-detailed\fR مراجعه کنید.
.Sp
این گزینه تنها با خروجی اشکال‌زدایی DWARF کار می‌کند.
.IP \fB\-femit\-struct\-debug\-detailed\fR[\fB=\fR\fIspec\-list\fR] 4
.IX Item "-femit-struct-debug-detailed[=spec-list]"
مشخص کردن انواع ساختارمانندی
که کامپایلر برای آن‌ها اطلاعات اشکال‌زدایی تولید می‌کند.
هدف، کاهش اطلاعات اشکال‌زدایی تکراری ساختار
میان فایل‌های شیء مختلف درون یک برنامهٔ یکسان است.
.Sp
این گزینه نگارش پرجزئیات‌تری از
\&\fB\-femit\-struct\-debug\-reduced\fR و \fB\-femit\-struct\-debug\-baseonly\fR است
که پاسخگوی اکثر نیازها هستند.
.Sp
یک مشخصه دارای نحو [\fBdir:\fR|\fBind:\fR][\fBord:\fR|\fBgen:\fR](\fBany\fR|\fBsys\fR|\fBbase\fR|\fBnone\fR) است.
.Sp
کلمهٔ اختیاری نخست، مشخصه را به
ساختارهایی که به‌طور مستقیم استفاده شده‌اند (\fBdir:\fR) یا به‌طور غیرمستقیم استفاده شده‌اند (\fBind:\fR) محدود می‌کند.
یک نوع ساختار زمانی به‌طور مستقیم استفاده می‌شود که نوع یک متغیر یا عضو باشد.
استفاده‌های غیرمستقیم از طریق اشاره‌گرها به ساختارها به وجود می‌آیند؛
یعنی زمانی که استفاده از یک ساختار ناقص معتبر باشد، آن استفاده غیرمستقیم است.
یک مثال:
\&\fBstruct one direct; struct two * indirect;\fR.
.Sp
کلمهٔ اختیاری دوم، مشخصه را به
ساختارهای معمولی (\fBord:\fR) یا ساختارهای جنریک (\fBgen:\fR) محدود می‌کند.
توضیح ساختارهای جنریک کمی پیچیده است.
برای ++C، این‌ها تخصیص‌های غیرصریح از کلاس‌های الگو،
یا کلاس‌های غیرالگو در داخل موارد مذکور هستند.
زبان‌های برنامه‌نویسی دیگر دارای جنریک‌ها هستند،
اما \fB\-femit\-struct\-debug\-detailed\fR هنوز آن‌ها را پیاده‌سازی نکرده است.
.Sp
کلمهٔ سوم فایل‌های مبدأ را برای آن دسته از
ساختارهایی مشخص می‌کند که کامپایلر باید برای آن‌ها اطلاعات اشکال‌زدایی صادر کند.
مقادیر \fBnone\fR و \fBany\fR معنای معمول را دارند.
مقدار \fBbase\fR به این معناست که
نام پایهٔ فایلی که اعلان نوع در آن قرار دارد،
باید با نام پایهٔ فایل اصلی کامپایل مطابقت داشته باشد.
در عمل، این یعنی هنگام کامپایل \fIfoo.c\fR، اطلاعات اشکال‌زدایی
برای انواع اعلان‌شده در آن فایل و \fIfoo.h\fR تولید می‌شود،
اما برای سایر فایل‌های سرآیند تولید نمی‌شود.
مقدار \fBsys\fR به معنای انواعی است که شرایط \fBbase\fR را برآورده کنند
یا در سرآیندهای سیستم یا کامپایلر اعلان شده باشند.
.Sp
شاید لازم باشد برای تعیین بهترین تنظیمات برای برنامهٔ خود، آزمایش کنید.
.Sp
مقدار پیش‌فرض \fB\-femit\-struct\-debug\-detailed=all\fR است.
.Sp
این گزینه تنها با خروجی اشکال‌زدایی DWARF کار می‌کند.
.IP \fB\-fno\-dwarf2\-cfi\-asm\fR 4
.IX Item "-fno-dwarf2-cfi-asm"
صادر کردن اطلاعات بازپیچی DWARF به عنوان بخش \f(CW\*(C`.eh_frame\*(C'\fR تولیدشده توسط کامپایلر
به جای استفاده از دستورالعمل‌های \f(CW\*(C`.cfi_*\*(C'\fR متعلق به GAS..IP \fB\-fno\-eliminate\-unused\-debug\-types\fR 4
.IX Item "-fno-eliminate-unused-debug-types"
به‌طور معمول هنگام تولید خروجی DWARF، کامپایلر GCC از تولید نمادهای اشکال‌زدایی برای انواعی که در هیچ کجای فایل مبدأِ در حال کامپایل استفاده نشده‌اند، خودداری می‌کند. گاهی اوقات مفید است که GCC اطلاعات اشکال‌زدایی را برای تمام انواع اعلان‌شده در یک واحد کامپایل (compilation unit) صادر کند، صرف‌نظر از اینکه آیا واقعاً در آن واحد کامپایل استفاده شده‌اند یا خیر؛ به‌عنوان مثال، اگر در اشکال‌زدا بخواهید مقداری را به نوعی تبدیل (cast) کنید که عملاً در برنامهٔ شما استفاده نشده است (اما اعلان شده است). با این حال، در بیشتر مواقع این کار به اتلاف مقدار قابل توجهی فضا منجر می‌شود.
.SS "گزینه‌های کنترل بهینه‌سازی (Options That Control Optimization)"
.IX Subsection "Options That Control Optimization"
این گزینه‌ها انواع گوناگونی از بهینه‌سازی‌ها را کنترل می‌کنند.
.PP
بدون هیچ گزینهٔ بهینه‌سازی، هدف کامپایلر کاهش هزینهٔ کامپایل و اطمینان از حصول نتایج مورد انتظار هنگام اشکال‌زدایی است. دستورها مستقل هستند: اگر برنامه را با یک نقطهٔ توقف (breakpoint) بین دستورها متوقف کنید، می‌توانید مقداری جدید به هر متغیری اختصاص دهید یا شمارندهٔ برنامه (program counter) را به هر دستور دیگری در تابع تغییر دهید و دقیقاً همان نتایجی را دریافت کنید که از کد منبع انتظار دارید.
.PP
فعال کردن پرچم‌های بهینه‌سازی باعث می‌شود کامپایلر تلاش کند تا کارایی و/یا اندازهٔ کد را به بهای افزایش زمان کامپایل و احتمالاً کاهش توانایی اشکال‌زدایی برنامه، بهبود بخشد.
.PP
کامپایلر بهینه‌سازی را بر اساس شناختی که از برنامه دارد انجام می‌دهد. کامپایل چندین فایل به‌طور هم‌زمان در حالت خروجی فایل واحد، به کامپایلر این امکان را می‌دهد که هنگام کامپایل هر یک از فایل‌ها، از اطلاعات به‌دست‌آمده از تمام فایل‌ها استفاده کند.
.PP
همهٔ بهینه‌سازی‌ها مستقیماً با یک پرچم کنترل نمی‌شوند. در این بخش فقط بهینه‌سازی‌هایی فهرست شده‌اند که دارای پرچم هستند.
.PP
بیشتر بهینه‌سازی‌ها در سطح \fB\-O0\fR یا در صورتی که سطح \&\fB\-O\fR در خط فرمان مشخص نشده باشد، حتی اگر پرچم‌های بهینه‌سازی منفرد تعیین شده باشند، کاملاً غیرفعال می‌شوند. به همین ترتیب، \fB\-Og\fR از اجرای بسیاری از مراحل (passes) بهینه‌سازی جلوگیری می‌کند.
.PP
بسته به معماری مقصد (target) و نحوهٔ پیکربندی GCC، ممکن است در هر سطح \fB\-O\fR مجموعه‌ای کمی متفاوت از بهینه‌سازی‌ها نسبت به موارد ذکرشده در اینجا فعال شود. می‌توانید GCC را با \fB\-Q \-\-help=optimizers\fR فراخوانی کنید تا از مجموعهٔ دقیق بهینه‌سازی‌های فعال‌شده در هر سطح آگاه شوید.
.IP \fB\-O\fR 4
.IX Item "-O"
.PD 0
.IP \fB\-O1\fR 4
.IX Item "-O1"
.IP \fB\-\-optimize\fR 4
.IX Item "--optimize"
.PD
بهینه‌سازی. کامپایلِ بهینه‌ساز تا حدودی زمان بیشتری می‌برد و برای یک تابع بزرگ به حافظهٔ بسیار بیشتری نیاز دارد.
.Sp
با \fB\-O\fR، کامپایلر تلاش می‌کند تا بدون انجام بهینه‌سازی‌هایی که زمان زیادی از کامپایل می‌گیرند، اندازهٔ کد و زمان اجرا را کاهش دهد.
.Sp
گزینهٔ \&\fB\-O\fR سطح بهینه‌سازی پیشنهادی برای کدهای حجیم تولیدشده توسط ماشین (machine\-generated) است، زیرا تعادلی معقول بین زمان لازم برای کامپایل و مصرف حافظه ایجاد می‌کند: سطوح بالاتر بهینه‌سازی، بهینه‌سازی‌هایی با پیچیدگی الگوریتمی بیشتری نسبت به \&\fB\-O\fR انجام می‌دهند.
.Sp
گزینهٔ \&\fB\-O\fR پرچم‌های بهینه‌سازی زیر را فعال می‌کند:
.Sp
\&\fB\-fauto\-inc\-dec
\&\-fbranch\-count\-reg
\&\-fcombine\-stack\-adjustments
\&\-fcompare\-elim
\&\-fcprop\-registers
\&\-fdce
\&\-fdefer\-pop
\&\-fdelayed\-branch
\&\-fdse
\&\-fforward\-propagate
\&\-fguess\-branch\-probability
\&\-fif\-conversion
\&\-fif\-conversion2
\&\-finline\-functions\-called\-once
\&\-fipa\-modref
\&\-fipa\-profile
\&\-fipa\-pure\-const
\&\-fipa\-reference
\&\-fipa\-reference\-addressable
\&\-fivopts
\&\-fmerge\-constants
\&\-fmove\-loop\-invariants
\&\-fmove\-loop\-stores
\&\-fomit\-frame\-pointer
\&\-freorder\-blocks
\&\-fshrink\-wrap
\&\-fshrink\-wrap\-separate
\&\-fsplit\-wide\-types
\&\-fssa\-backprop
\&\-fssa\-phiopt
\&\-ftree\-bit\-ccp
\&\-ftree\-ccp
\&\-ftree\-ch
\&\-ftree\-coalesce\-vars
\&\-ftree\-copy\-prop
\&\-ftree\-dce
\&\-ftree\-dominator\-opts
\&\-ftree\-dse
\&\-ftree\-forwprop
\&\-ftree\-fre
\&\-ftree\-phiprop
\&\-ftree\-pta
\&\-ftree\-scev\-cprop
\&\-ftree\-sink
\&\-ftree\-slsr
\&\-ftree\-sra
\&\-ftree\-ter
\&\-funit\-at\-a\-time\fR
.IP \fB\-O2\fR 4
.IX Item "-O2"
بهینه‌سازی حتی بیشتر. کامپایلر GCC تقریباً تمام بهینه‌سازی‌های پشتیبانی‌شده را که متضمن مصالحه‌ای میان فضا و سرعت نیستند، انجام می‌دهد. در مقایسه با \fB\-O\fR، این گزینه هم زمان کامپایل و هم کارایی کد تولیدشده را افزایش می‌دهد.
.Sp
گزینهٔ \&\fB\-O2\fR تمام پرچم‌های بهینه‌سازی مشخص‌شده توسط \fB\-O1\fR را فعال می‌کند. همچنین پرچم‌های بهینه‌سازی زیر را نیز فعال می‌نماید:
.Sp
\&\fB\-falign\-functions  \-falign\-jumps
\&\-falign\-labels  \-falign\-loops
\&\-fcaller\-saves
\&\-fcode\-hoisting
\&\-fcrossjumping
\&\-fcse\-follow\-jumps  \-fcse\-skip\-blocks
\&\-fdelete\-null\-pointer\-checks \-fdep\-fusion
\&\-fdevirtualize  \-fdevirtualize\-speculatively
\&\-fexpensive\-optimizations
\&\-ffinite\-loops
\&\-fgcse  \-fgcse\-lm
\&\-fhoist\-adjacent\-loads
\&\-finline\-functions
\&\-finline\-small\-functions
\&\-findirect\-inlining
\&\-fipa\-bit\-cp  \-fipa\-cp  \-fipa\-icf
\&\-fipa\-ra  \-fipa\-sra  \-fipa\-vrp
\&\-fisolate\-erroneous\-paths\-dereference
\&\-flra\-remat
\&\-foptimize\-crc
\&\-foptimize\-sibling\-calls
\&\-foptimize\-strlen
\&\-fpartial\-inlining
\&\-fpeephole2
\&\-freorder\-blocks\-algorithm=stc
\&\-freorder\-blocks\-and\-partition  \-freorder\-functions
\&\-frerun\-cse\-after\-loop
\&\-fschedule\-insns  \-fschedule\-insns2
\&\-fsched\-interblock  \-fsched\-spec
\&\-fspeculatively\-call\-stored\-functions
\&\-fstore\-merging
\&\-fstrict\-aliasing
\&\-fthread\-jumps
\&\-ftree\-builtin\-call\-dce
\&\-ftree\-loop\-vectorize
\&\-ftree\-pre
\&\-ftree\-slp\-vectorize
\&\-ftree\-switch\-conversion  \-ftree\-tail\-merge
\&\-ftree\-vrp
\&\-fvect\-cost\-model=very\-cheap\fR
.Sp
لطفاً به هشدار زیرِ \fB\-fgcse\fR دربارهٔ فراخوانی \fB\-O2\fR در برنامه‌هایی که از gotoهای محاسباتی (computed gotos) استفاده می‌کنند توجه داشته باشید.
.IP \fB\-O3\fR 4
.IX Item "-O3"
بهینه‌سازی حتی فراتر. گزینهٔ \fB\-O3\fR تمام بهینه‌سازی‌های مشخص‌شده توسط \fB\-O2\fR را فعال کرده و همچنین پرچم‌های بهینه‌سازی زیر را فعال می‌کند:
.Sp
\&\fB\-fgcse\-after\-reload
\&\-fipa\-cp\-clone
\&\-floop\-interchange
\&\-floop\-unroll\-and\-jam
\&\-fpeel\-loops
\&\-fpredictive\-commoning
\&\-fsplit\-loops
\&\-fsplit\-paths
\&\-ftree\-loop\-distribution
\&\-ftree\-partial\-pre
\&\-funswitch\-loops
\&\-fvect\-cost\-model=dynamic
\&\-fversion\-loops\-for\-strides\fR.IP \fB\-O0\fR 4
.IX Item "-O0"
زمان کامپایل را کاهش می‌دهد و باعث می‌شود اشکال‌زدایی نتایج مورد انتظار را ارائه دهد. این مقدار پیش‌فرض است.
.Sp
در سطح \fB\-O0\fR، کامپایلر GCC بیشتر مراحل بهینه‌سازی را کاملاً غیرفعال می‌کند؛ این مراحل حتی اگر به‌طور صریح در خط فرمان فعال شوند یا توسط \fB\-Q \-\-help=optimizers\fR به‌عنوان گزینه‌های فعال به‌صورت پیش‌فرض فهرست شده باشند، اجرا نخواهند شد. بسیاری از بهینه‌سازی‌های انجام‌شده توسط GCC به مراحل تحلیل کد یا استانداردسازی وابسته هستند که با \fB\-O\fR فعال می‌شوند، و اجرای مراحل بهینه‌سازی منفرد به‌صورت مجزا مفید نخواهد بود.
.IP \fB\-Os\fR 4
.IX Item "-Os"
بهینه‌سازی برای اندازه. \fB\-Os\fR تمام بهینه‌سازی‌های \fB\-O2\fR را فعال می‌کند، به جز مواردی که اغلب اندازه کد را افزایش می‌دهند:
.Sp
\&\fB\-falign\-functions  \-falign\-jumps
\&\-falign\-labels  \-falign\-loops
\&\-fprefetch\-loop\-arrays  \-freorder\-blocks\-algorithm=stc\fR
.Sp
همچنین گزینه \fB\-finline\-functions\fR را فعال می‌کند، باعث می‌شود کامپایلر به جای سرعت اجرا برای اندازه کد تنظیم شود، و بهینه‌سازی‌های بیشتری را که برای کاهش حجم کد طراحی شده‌اند انجام می‌دهد.
.IP \fB\-Ofast\fR 4
.IX Item "-Ofast"
صرف‌نظر کردن از انطباق دقیق با استانداردها. \fB\-Ofast\fR تمام بهینه‌سازی‌های \fB\-O3\fR را فعال می‌کند. این گزینه همچنین بهینه‌سازی‌هایی را فعال می‌کند که برای تمام برنامه‌های منطبق بر استاندارد معتبر نیستند.
این گزینه پرچم‌های \fB\-ffast\-math\fR، \fB\-fallow\-store\-data\-races\fR و پرچم ویژه Fortran یعنی \fB\-fstack\-arrays\fR (مگر اینکه \fB\-fmax\-stack\-var\-size\fR مشخص شده باشد) و همچنین \fB\-fno\-protect\-parens\fR را فعال می‌کند.
این گزینه \fB\-fsemantic\-interposition\fR را غیرفعال می‌سازد.
.IP \fB\-Og\fR 4
.IX Item "-Og"
بهینه‌سازی با در نظر داشتن تجربه اشکال‌زدایی.
\&\fB\-Og\fR باید سطح بهینه‌سازی انتخابی برای چرخه استاندارد ویرایش\-کامپایل\-اشکال‌زدایی باشد، و ترکیبی معقول از بهینه‌سازی، کامپایل سریع و تجربه اشکال‌زدایی را به‌ویژه برای کدهایی با جریمه انتزاع بالا ارائه می‌دهد. بر خلاف \fB\-O0\fR، این گزینه پرچم‌های \fB\-fvar\-tracking\-assignments\fR و \fB\-fvar\-tracking\fR را فعال می‌کند که اطلاعات اشکال‌زدایی را در prologue و epilogue توابع بهتر از \fB\-O0\fR مدیریت می‌کنند.
.Sp
مانند \fB\-O0\fR، گزینه \fB\-Og\fR نیز تعدادی از مراحل بهینه‌سازی را کاملاً نادیده می‌گیرد به‌طوری که گزینه‌های منفرد کنترل‌کننده آن‌ها هیچ اثری نخواهند داشت. در غیر این صورت، \fB\-Og\fR تمام پرچم‌های بهینه‌سازی \fB\-O1\fR را فعال می‌کند به جز آن‌هایی که شناخته شده‌اند تداخل شدیدی در اشکال‌زدایی ایجاد می‌کنند:
.Sp
\&\fB\-fbranch\-count\-reg  \-fdelayed\-branch
\&\-fdse  \-fif\-conversion  \-fif\-conversion2
\&\-finline\-functions\-called\-once
\&\-fmove\-loop\-invariants  \-fmove\-loop\-stores  \-fssa\-phiopt
\&\-ftree\-bit\-ccp  \-ftree\-dse  \-ftree\-pta  \-ftree\-sra\fR
.IP \fB\-Oz\fR 4
.IX Item "-Oz"
بهینه‌سازی تهاجمی برای اندازه به جای سرعت. این کار ممکن است در صورتی که دستورالعمل‌ها برای کدگذاری به بایت‌های کمتری نیاز داشته باشند، تعداد دستورالعمل‌های اجراشده را افزایش دهد. \fB\-Oz\fR رفتاری مشابه \fB\-Os\fR دارد، از جمله فعال کردن بیشتر بهینه‌سازی‌های \fB\-O2\fR.
.PP
اگر از چندین گزینه \fB\-O\fR، با یا بدون شماره سطح استفاده کنید، آخرین گزینه ذکرشده همان گزینه‌ای است که اعمال می‌شود.
.PP
گزینه‌هایی با قالب \fB\-f\fR\fIflag\fR پرچم‌های مستقل از ماشین را مشخص می‌کنند. بیشتر پرچم‌ها دارای هر دو حالت مثبت و منفی هستند؛ حالت منفی \fB\-ffoo\fR به‌صورت \fB\-fno\-foo\fR است. در جدول زیر، تنها یکی از این حالت‌ها فهرست شده است\(emهمان حالتی که معمولاً استفاده می‌کنید. شما می‌توانید حالت دیگر را با حذف \fBno\-\fR یا افزودن آن مشخص کنید.
.PP
گزینه‌های زیر بهینه‌سازی‌های خاصی را کنترل می‌کنند. این گزینه‌ها یا توسط گزینه‌های \fB\-O\fR فعال می‌شوند یا با مواردی که فعال شده‌اند مرتبط هستند. در موارد نادری که «تنظیم دقیق» بهینه‌سازی‌های اجرایی مد نظر باشد، می‌توانید از پرچم‌های زیر استفاده کنید.
.IP \fB\-fno\-defer\-pop\fR 4
.IX Item "-fno-defer-pop"
برای ماشین‌هایی که باید آرگومان‌ها را پس از فراخوانی تابع از پشته بردارند (pop کنند)، همیشه به محض بازگشت هر تابع، آرگومان‌ها را برمی‌دارد.
در سطوح \fB\-O1\fR و بالاتر، \fB\-fdefer\-pop\fR حالت پیش‌فرض است؛ این ویژگی به کامپایلر اجازه می‌دهد تا آرگومان‌ها را برای چندین فراخوانی تابع روی پشته انباشته کند و همه آن‌ها را یک‌جا بردارد.
.IP \fB\-fforward\-propagate\fR 4
.IX Item "-fforward-propagate"
یک مرحله انتشار به جلو را روی RTL انجام می‌دهد. این مرحله تلاش می‌کند دو دستورالعمل را با هم ترکیب کند و بررسی نماید که آیا نتیجه قابل ساده‌سازی است یا خیر. اگر باز کردن حلقه فعال باشد، دو مرحله انجام می‌شود و مرحله دوم پس از باز کردن حلقه زمان‌بندی می‌گردد.
.Sp
این گزینه به‌طور پیش‌فرض در سطوح بهینه‌سازی \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است.
.IP \fB\-favoid\-store\-forwarding\fR 4
.IX Item "-favoid-store-forwarding"
.PD 0
.IP \fB\-fno\-avoid\-store\-forwarding\fR 4
.IX Item "-fno-avoid-store-forwarding"
.PD
بسیاری از CPUها هنگامی که یک بارگذاری (load) تا حدی به ذخیره‌سازی‌های (stores) کوچکتر قبلی وابسته باشد، برای چرخه‌های متعددی متوقف (stall) می‌شوند. این مرحله تلاش می‌کند چنین مواردی را شناسایی کند و با تغییر ترتیب بارگذاری و ذخیره‌سازی و سپس اصلاح مقدار بارگذاری‌شده، از این جریمه زمانی جلوگیری نماید.
.Sp
به‌طور پیش‌فرض غیرفعال است.
.IP \fB\-ffp\-contract=\fR\fIstyle\fR 4
.IX Item "-ffp-contract=style"
\&\fB\-ffp\-contract=off\fR ادغام عبارات ممیز شناور را غیرفعال می‌کند.
\&\fB\-ffp\-contract=fast\fR ادغام عبارات ممیز شناور را مانند ایجاد عملیات‌های ضرب و جمع ادغام‌شده (fused multiply\-add)، در صورتی که معماری مقصد پشتیبانی بومی از آن‌ها داشته باشد، فعال می‌سازد.
\&\fB\-ffp\-contract=on\fR ادغام عبارات ممیز شناور را در صورت مجاز بودن توسط استاندارد زبان فعال می‌کند. این قابلیت برای C و C++ پیاده‌سازی شده است که در آن، ادغام درون یک عبارت مجاز است، اما در میان دستورهای مختلف مجاز نیست.
.Sp
مقدار پیش‌فرض برای زبان C در حالت منطبق بر استاندارد (\fB\-std=c11\fR یا مشابه آن) \fB\-ffp\-contract=off\fR و در غیر این صورت \fB\-ffp\-contract=fast\fR است.
.IP \fB\-ffp\-int\-builtin\-inexact\fR 4
.IX Item "-ffp-int-builtin-inexact"
به توابع توکار \f(CW\*(C`ceil\*(C'\fR، \f(CW\*(C`floor\*(C'\fR، \f(CW\*(C`round\*(C'\fR و \f(CW\*(C`trunc\*(C'\fR و انواع \f(CW\*(C`float\*(C'\fR و \f(CW\*(C`long double\*(C'\fR آن‌ها اجازه می‌دهد کدی تولید کنند که برای آرگومان‌های غیرصحیح، استثنای ممیز شناور «inexact» را برانگیزد. استانداردهای ISO C99 و C11 به این توابع اجازه برانگیختن استثنای «inexact» را می‌دهند، اما استاندارد ISO/IEC TS 18661\-1:2014، اتصالات C به IEEE 754\-2008، همان‌طور که در ISO C23 گنجانده شده است، اجازه انجام چنین کاری را به این توابع نمی‌دهد.
.Sp
مقدار پیش‌فرض \fB\-fno\-fp\-int\-builtin\-inexact\fR است که از برانگیختن این استثنا جلوگیری می‌کند، مگر اینکه C17 یا استانداردی قدیمی‌تر از C انتخاب شده باشد. این گزینه هیچ اثری ندارد مگر اینکه \fB\-ftrapping\-math\fR فعال باشد.
.Sp
حتی اگر از \fB\-fno\-fp\-int\-builtin\-inexact\fR استفاده شود، چنانچه این توابع فراخوانی به یک تابع کتابخانه‌ای تولید کنند، در صورتی که پیاده‌سازی کتابخانه از TS 18661 پیروی نکند ممکن است استثنای «inexact» برانگیخته شود.
.IP \fB\-fomit\-frame\-pointer\fR 4
.IX Item "-fomit-frame-pointer"
اشاره‌گر فریم را در توابعی که به آن نیازی ندارند حذف می‌کند. این کار از اجرای دستورالعمل‌های ذخیره، راه‌اندازی و بازیابی اشاره‌گر فریم جلوگیری می‌کند؛ همچنین در بسیاری از معماری‌های مقصد یک ثبات اضافی را در دسترس قرار می‌دهد.
.Sp
در برخی از معماری‌های مقصد این پرچم هیچ اثری ندارد زیرا توالی استاندارد فراخوانی همیشه از یک اشاره‌گر فریم استفاده می‌کند، بنابراین نمی‌توان آن را حذف کرد.
.Sp
توجه داشته باشید که \fB\-fno\-omit\-frame\-pointer\fR تضمین نمی‌کند اشاره‌گر فریم در تمام توابع استفاده شود. چندین معماری مقصد همیشه اشاره‌گر فریم را در توابع برگ حذف می‌کنند.
.Sp
به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-foptimize\-crc\fR 4
.IX Item "-foptimize-crc"
حلقه‌های محاسبه‌کننده CRC (انجام تقسیم طولانی چندجمله‌ای) را شناسایی کرده و آن‌ها را با یک پیاده‌سازی سریع‌تر جایگزین می‌کند. CRCهای ۸، ۱۶، ۳۲ و ۶۴ بیتی را با چندجمله‌ای ثابت بدون بیت آغازین ۱، هم برای حالت بیت رو به جلو (bit\-forward) و هم بیت معکوس (bit\-reversed) شناسایی می‌نماید.
اگر معماری مقصد از دستورالعمل CRC پشتیبانی کند و چندجمله‌ای استفاده‌شده در کد منبع با چندجمله‌ای استفاده‌شده در دستورالعمل CRC مطابقت داشته باشد، آن دستورالعمل CRC را تولید می‌کند. در غیر این صورت، اگر معماری مقصد از دستورالعمل ضرب بدون رقم نقلی پشتیبانی کند، CRC را با استفاده از آن تولید می‌کند؛ در غیر این صورت CRC مبتنی بر جدول تولید می‌نماید.
.Sp
به‌طور پیش‌فرض در \fB\-O2\fR و بالاتر فعال است.
.IP \fB\-foptimize\-sibling\-calls\fR 4
.IX Item "-foptimize-sibling-calls"
فراخوانی‌های برادر و بازگشتی انتهایی را بهینه‌سازی می‌کند.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است.
.IP \fB\-foptimize\-strlen\fR 4
.IX Item "-foptimize-strlen"
توابع مختلف استاندارد رشته در C (مانند \f(CW\*(C`strlen\*(C'\fR، \f(CW\*(C`strchr\*(C'\fR یا \f(CW\*(C`strcpy\*(C'\fR) و معادل‌های \f(CW\*(C`_FORTIFY_SOURCE\*(C'\fR آن‌ها را به گزینه‌های جایگزین سریع‌تر بهینه‌سازی می‌کند.
.Sp
در سطوح \fB\-O2\fR و \fB\-O3\fR فعال است.
.IP \fB\-finline\-atomics\fR 4
.IX Item "-finline-atomics"
.PD 0
.IP \fB\-fno\-inline\-atomics\fR 4
.IX Item "-fno-inline-atomics"
.PD
در صورت در دسترس بودن توالی دستورالعمل‌های بدون قفل، عملیات‌های \fB_\|_atomic\fR را به‌صورت درون‌خطی قرار می‌دهد. این بهینه‌سازی به‌طور پیش‌فرض فعال است.
.IP \fB\-finline\-stringops\fR[\fB=\fR\fIfn\fR] 4
.IX Item "-finline-stringops[=fn]"
عملیات‌های حافظه و رشته (در حال حاضر تنها \f(CW\*(C`memset\*(C'\fR) را به‌صورت درون‌خطی بسط می‌دهد، حتی زمانی که طول متغیر باشد یا آن‌قدر بزرگ باشد که نیازمند ایجاد حلقه باشد. این گزینه بیش از همه همراه با \fB\-ffreestanding\fR و \fB\-fno\-builtin\fR کاربرد دارد.
.Sp
در برخی شرایط، این پرچم به کامپایلر اجازه می‌دهد کدی تولید کند که از تراز شناخته‌شده و مضارب طول بهره ببرد، اما حتی در این حالت نیز ممکن است کارایی کمتری نسبت به پیاده‌سازی‌های بهینه‌شده زمان اجرا داشته باشد، و اندازه کد را چنان افزایش دهد که حتی یک پیاده‌سازی با کارایی کمتر اما مشترک، به دلیل استفاده بهتر از حافظه‌های نهان کد، سریع‌تر اجرا شود. این گزینه به‌طور پیش‌فرض غیرفعال است..IP \fB\-fno\-inline\fR 4
.IX Item "-fno-inline"
هیچ تابعی را، به‌جز مواردی که با صفت \f(CW\*(C`always_inline\*(C'\fR علامت‌گذاری شده‌اند، به‌صورت درون‌خطی بسط نده. این رفتار در زمانی که بهینه‌سازی فعال نیست، پیش‌فرض است.
.Sp
می‌توان توابع منفرد را با علامت‌گذاری توسط صفت \f(CW\*(C`noinline\*(C'\fR از درون‌خطی‌سازی مستثنی کرد.
.IP \fB\-finline\-small\-functions\fR 4
.IX Item "-finline-small-functions"
توابع را در صورتی که بدنه‌شان از کد مورد انتظار برای فراخوانی تابع کوچک‌تر باشد، در فراخواننده‌هایشان ادغام کن (به‌طوری که اندازه کلی برنامه کاهش یابد). کامپایلر به‌صورت مکاشفه‌ای تصمیم می‌گیرد که کدام توابع به اندازه کافی ساده هستند که ادغام آن‌ها به این روش توجیه‌پذیر باشد. این درون‌خطی‌سازی برای تمام توابع اعمال می‌شود، حتی توابعی که به‌صورت inline اعلان نشده‌اند.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است.
.IP \fB\-findirect\-inlining\fR 4
.IX Item "-findirect-inlining"
فراخوانی‌های غیرمستقیمی را نیز که به لطف درون‌خطی‌سازی‌های قبلی مشخص می‌شود در زمان کامپایل شناخته‌شده هستند، درون‌خطی کن. این گزینه تنها زمانی اثرگذار است که خود درون‌خطی‌سازی با گزینه‌های \fB\-finline\-functions\fR یا \fB\-finline\-small\-functions\fR فعال شده باشد.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است.
.IP \fB\-finline\-functions\fR 4
.IX Item "-finline-functions"
تمام توابع را برای درون‌خطی‌سازی در نظر بگیر، حتی اگر به‌صورت inline اعلان نشده باشند. کامپایلر به‌صورت مکاشفه‌ای تصمیم می‌گیرد که ادغام کدام توابع به این روش توجیه‌پذیر است.
.Sp
اگر تمام فراخوانی‌ها به یک تابع معین ادغام شوند و آن تابع به‌صورت \f(CW\*(C`static\*(C'\fR اعلان شده باشد، معمولاً آن تابع به‌خودی‌خود به عنوان کد اسمبلی در خروجی تولید نمی‌شود.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است. همچنین توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-finline\-functions\-called\-once\fR 4
.IX Item "-finline-functions-called-once"
تمام توابع \f(CW\*(C`static\*(C'\fR را که تنها یک بار فراخوانی شده‌اند، برای درون‌خطی شدن در فراخواننده خود در نظر بگیر، حتی اگر با \f(CW\*(C`inline\*(C'\fR علامت‌گذاری نشده باشند. اگر فراخوانی به یک تابع معین ادغام شود، آن تابع به‌خودی‌خود به عنوان کد اسمبلی در خروجی تولید نخواهد شد.
.Sp
در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است، اما در \fB\-Og\fR فعال نیست.
.IP \fB\-fearly\-inlining\fR 4
.IX Item "-fearly-inlining"
توابع علامت‌گذاری‌شده با \f(CW\*(C`always_inline\*(C'\fR و توابعی که بدنه‌شان کوچک‌تر از سربار فراخوانی تابع به نظر می‌رسد را در مراحل اولیه و پیش از انجام ابزارگذاری \fB\-fprofile\-generate\fR و گذر اصلی درون‌خطی‌سازی، درون‌خطی کن. این کار پروفایل‌سازی را به میزان چشمگیری کم‌هزینه‌تر و معمولاً درون‌خطی‌سازی را در برنامه‌هایی با زنجیره‌های طولانی از توابع دربرگیرنده (wrapper) تودرتو سریع‌تر می‌کند.
.Sp
به‌طور پیش‌فرض فعال است.
.IP \fB\-fipa\-sra\fR 4
.IX Item "-fipa-sra"
جایگزینی اسکالر میان‌روالی داده‌های تجمعی (aggregates)، حذف پارامترهای استفاده‌نشده و جایگزینی پارامترهای ارسال‌شده با ارجاع را با پارامترهای ارسال‌شده با مقدار انجام بده.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است.
.IP \fB\-finline\-limit=\fR\fIn\fR 4
.IX Item "-finline-limit=n"
به‌طور پیش‌فرض، GCC اندازه توابعی را که می‌توانند درون‌خطی شوند محدود می‌کند. این پرچم امکان کنترل کلی (درشت‌دانه) این محدودیت را فراهم می‌آورد. \fIn\fR اندازه توابعی است که می‌توانند بر حسب تعداد شبه‌دستورالعمل‌ها درون‌خطی شوند.
.Sp
درون‌خطی‌سازی در واقع توسط تعدادی پارامتر داخلی کنترل می‌شود که در راهنمای بخش‌های داخلی GCC (GCC Internals) مستند شده‌اند و معمولاً نباید مستقیماً تنظیم شوند.
.Sp
\&\fIنکته:\fR ممکن است هیچ مقداری برای \fB\-finline\-limit\fR وجود نداشته باشد که منجر به رفتار پیش‌فرض شود.
.Sp
\&\fIنکته:\fR شبه‌دستورالعمل در این زمینهٔ خاص، یک معیار انتزاعی از اندازه تابع را نشان می‌دهد. این مقدار به‌هیچ‌وجه بیانگر شمارش دستورالعمل‌های اسمبلی نیست و از این رو معنای دقیق آن ممکن است از یک نسخه به نسخه دیگر تغییر کند.
.IP \fB\-fno\-keep\-inline\-dllexport\fR 4
.IX Item "-fno-keep-inline-dllexport"
این یک نسخه ریزدانه‌تر از \fB\-fkeep\-inline\-functions\fR است که فقط برای توابعی اعمال می‌شود که با استفاده از صفت یا declspec مربوط به \f(CW\*(C`dllexport\*(C'\fR اعلان شده‌اند.
.IP \fB\-fkeep\-inline\-functions\fR 4
.IX Item "-fkeep-inline-functions"
در C، توابع \f(CW\*(C`static\*(C'\fR را که به‌صورت \f(CW\*(C`inline\*(C'\fR اعلان شده‌اند، حتی در صورتی که تابع در تمام فراخواننده‌های خود درون‌خطی شده باشد، در فایل شیء درج کن. این سوییچ بر توابعی که از افزونهٔ \f(CW\*(C`extern inline\*(C'\fR در GNU C90 استفاده می‌کنند تأثیری ندارد. در C++، تمام توابع درون‌خطی را در فایل شیء درج کن.
.IP \fB\-fkeep\-static\-functions\fR 4
.IX Item "-fkeep-static-functions"
توابع \f(CW\*(C`static\*(C'\fR را در فایل شیء درج کن، حتی اگر آن تابع هرگز استفاده نشود.
.IP \fB\-fkeep\-static\-consts\fR 4
.IX Item "-fkeep-static-consts"
متغیرهای اعلان‌شده به‌صورت \f(CW\*(C`static const\*(C'\fR را زمانی که بهینه‌سازی فعال نیست در خروجی درج کن، حتی اگر به آن متغیرها ارجاع داده نشده باشد.
.Sp
کامپایلر GCC این گزینه را به‌طور پیش‌فرض فعال می‌کند. اگر می‌خواهید کامپایلر را بدون در نظر گرفتن روشن یا خاموش بودن بهینه‌سازی، وادار به بررسی ارجاع داده شدن به یک متغیر کنید، از گزینه \fB\-fno\-keep\-static\-consts\fR استفاده نمایید.
.IP \fB\-fmerge\-constants\fR 4
.IX Item "-fmerge-constants"
تلاش برای ادغام ثوابت یکسان (ثوابت رشته‌ای و ثوابت ممیز شناور) در میان واحدهای مختلف کامپایل.
.Sp
اگر اسمبلر و پیونددهنده پشتیبانی کنند، این گزینه در کامپایل بهینه‌شده پیش‌فرض است. برای جلوگیری از این رفتار، از \fB\-fno\-merge\-constants\fR استفاده کنید.
.Sp
در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است.
.IP \fB\-fmerge\-all\-constants\fR 4
.IX Item "-fmerge-all-constants"
تلاش برای ادغام ثوابت یکسان و متغیرهای یکسان.
.Sp
این گزینه متضمن \fB\-fmerge\-constants\fR است. علاوه بر \fB\-fmerge\-constants\fR، این گزینه مواردی مانند آرایه‌های مقداردهی‌شده با مقادیر ثابت یا متغیرهای ثابت مقداردهی‌شده با انواع صحیح یا ممیز شناور را نیز در نظر می‌گیرد. زبان‌هایی مانند C یا C++ الزام می‌کنند که هر متغیر، از جمله چندین نمونه از همان متغیر در فراخوانی‌های بازگشتی، مکان‌های حافظهٔ مجزایی داشته باشند؛ بنابراین استفاده از این گزینه منجر به رفتاری مغایر با استاندارد می‌شود.
.IP \fB\-fmodulo\-sched\fR 4
.IX Item "-fmodulo-sched"
زمان‌بندی مدولو تابشی (SMS) را بلافاصله پیش از اولین گذر زمان‌بندی اجرا کن. این گذر درونی‌ترین حلقه‌ها را بررسی کرده و دستورالعمل‌های آن‌ها را با هم‌پوشانی تکرارهای مختلف بازآرایی می‌کند.
.IP \fB\-fmodulo\-sched\-allow\-regmoves\fR 4
.IX Item "-fmodulo-sched-allow-regmoves"
زمان‌بندی مدولو بر پایهٔ SMS تهاجمی‌تری را با مجاز شمردن انتقال‌های ثبات (register moves) انجام بده. با تنظیم این پرچم، برخی یال‌های پادوابستگی حذف می‌شوند که این امر تولید reg-moveها را بر اساس تحلیل دامنه حیات فعال می‌کند. این گزینه تنها با فعال بودن \fB\-fmodulo\-sched\fR مؤثر است.
.IP \fB\-fno\-branch\-count\-reg\fR 4
.IX Item "-fno-branch-count-reg"
گذر بهینه‌سازی را که به دنبال فرصت‌هایی برای استفاده از دستورالعمل‌های «کاهش و پرش» (decrement and branch) روی یک ثبات شمارنده به جای توالی‌های دستوری که یک ثبات را کاهش داده، آن را با صفر مقایسه کرده و سپس بر اساس نتیجه پرش می‌کنند می‌گردد، غیرفعال کن. این گزینه تنها بر روی معماری‌هایی معنا دارد که از چنین دستورالعمل‌هایی پشتیبانی می‌کنند، از جمله x86، PowerPC، IA\-64 و S/390. توجه داشته باشید که گزینه \fB\-fno\-branch\-count\-reg\fR دستورالعمل‌های کاهش و پرش واردشده توسط سایر گذرهای بهینه‌سازی را از جریان دستورالعمل‌های تولیدشده حذف نمی‌کند.
.Sp
حالت پیش‌فرض در \fB\-O1\fR و بالاتر، به‌جز \fB\-Og\fR، برابر با \fB\-fbranch\-count\-reg\fR است.
.IP \fB\-fno\-function\-cse\fR 4
.IX Item "-fno-function-cse"
آدرس‌های توابع را در ثبات‌ها قرار نده؛ کاری کن که هر دستورالعملی که یک تابع ثابت را فراخوانی می‌کند، صریحاً حاوی آدرس تابع باشد.
.Sp
این گزینه منجر به کدی با کارایی کمتر می‌شود، اما ممکن است برخی ترفندهای نامتعارف که خروجی اسمبلی را دستکاری می‌کنند، با بهینه‌سازی‌های انجام‌شده در صورت عدم استفاده از این گزینه، دچار سردرگمی و اختلال شوند.
.Sp
حالت پیش‌فرض \fB\-ffunction\-cse\fR است.
.IP \fB\-ffuse\-ops\-with\-volatile\-access\fR 4
.IX Item "-ffuse-ops-with-volatile-access"
بهینه‌سازی محدودی از عملیات‌ها با دسترسی به حافظه فرّار (volatile) را در صورتی که این کار معناشناسی مشخص‌شده را تغییر ندهد، مجاز بدان.
.Sp
حالت پیش‌فرض \fB\-ffuse\-ops\-with\-volatile\-access\fR است.
.IP \fB\-fno\-zero\-initialized\-in\-bss\fR 4
.IX Item "-fno-zero-initialized-in-bss"
اگر معماری هدف از بخش BSS پشتیبانی کند، GCC به‌طور پیش‌فرض متغیرهایی را که با صفر مقداردهی اولیه شده‌اند در BSS قرار می‌دهد. این کار می‌تواند در اندازه کد حاصل صرفه‌جویی کند.
.Sp
این گزینه این رفتار را غیرفعال می‌کند، زیرا برخی برنامه‌ها صریحاً به قرار گرفتن متغیرها در بخش داده (data section) وابسته هستند\-\-\-برای نمونه، به این منظور که فایل اجرایی نهایی بتواند آغاز آن بخش را پیدا کند و/یا فرضیاتی بر اساس آن داشته باشد.
.Sp
حالت پیش‌فرض \fB\-fzero\-initialized\-in\-bss\fR است، به‌جز در Ada.
.IP \fB\-fthread\-jumps\fR 4
.IX Item "-fthread-jumps"
بهینه‌سازی‌هایی را انجام بده که بررسی می‌کنند آیا یک پرش به مکانی منشعب می‌شود که مقایسه دیگری که تحت پوشش مقایسه اول است در آنجا یافت می‌شود یا خیر. در این صورت، بسته به اینکه مشخص باشد شرط درست است یا نادرست، انشعاب اول یا به مقصد انشعاب دوم و یا به نقطه‌ای بلافاصله پس از آن هدایت مجدد می‌شود.
.Sp
در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است..IP \fB\-fsplit\-wide\-types\fR 4
.IX Item "-fsplit-wide-types"
هنگام استفاده از نوع داده‌ای که چندین ثبات را اشغال می‌کند، مانند \f(CW\*(C`long
long\*(C'\fR در یک سامانه ۳۲\-بیتی، ثبات‌ها را تفکیک کرده و به‌صورت
مستقل تخصیص می‌دهد. این کار معمولاً کد بهتری برای این نوع‌ها تولید می‌کند،
اما ممکن است اشکال‌زدایی را دشوارتر سازد.
.Sp
در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR و
\&\fB\-Os\fR فعال می‌شود.
.IP \fB\-fsplit\-wide\-types\-early\fR 4
.IX Item "-fsplit-wide-types-early"
نوع‌های عریض را در مراحل اولیه به‌طور کامل تفکیک می‌کند، به جای این‌که بسیار دیر این کار انجام شود.
این گزینه هیچ تأثیری ندارد مگر اینکه \fB\-fsplit\-wide\-types\fR فعال شده باشد.
.Sp
این گزینه در برخی مقاصد پیش‌فرض است.
.IP \fB\-fcse\-follow\-jumps\fR 4
.IX Item "-fcse-follow-jumps"
در حذف زیرعبارت‌های مشترک (CSE)، دستورالعمل‌های پرش را هنگامی که به مقصد پرش
از هیچ مسیر دیگری دسترسی وجود ندارد پیمایش می‌کند. برای
مثال، هنگامی که CSE با یک عبارت \f(CW\*(C`if\*(C'\fR دارای بند
\&\f(CW\*(C`else\*(C'\fR مواجه می‌شود، در صورت نادرست بودن شرط بررسی‌شده،
پرش را دنبال می‌کند.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است.
.IP \fB\-fcse\-skip\-blocks\fR 4
.IX Item "-fcse-skip-blocks"
این گزینه مشابه \fB\-fcse\-follow\-jumps\fR است، اما باعث می‌شود که CSE
پرش‌هایی را که به‌طور مشروط از روی بلوک‌ها رد می‌شوند دنبال کند. هنگامی که CSE
با یک دستور سادهٔ \f(CW\*(C`if\*(C'\fR بدون بند else مواجه می‌شود،
\&\fB\-fcse\-skip\-blocks\fR باعث می‌شود تا CSE پرش پیرامون
بدنهٔ \f(CW\*(C`if\*(C'\fR را دنبال کند.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است.
.IP \fB\-frerun\-cse\-after\-loop\fR 4
.IX Item "-frerun-cse-after-loop"
اجرای مجدد حذف زیرعبارت‌های مشترک پس از انجام بهینه‌سازی‌های حلقه.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است.
.IP \fB\-fgcse\fR 4
.IX Item "-fgcse"
یک گذر حذف سراسری زیرعبارت‌های مشترک را اجرا می‌کند.
این گذر همچنین انتشار سراسری مقادیر ثابت و رونوشت را انجام می‌دهد.
.Sp
\&\fIنکته:\fR هنگام کامپایل برنامه‌ای که از computed goto (یک قابلیت
توسعه‌یافته در GCC) استفاده می‌کند، در صورتی که گذر حذف سراسری زیرعبارت‌های مشترک را
با افزودن \fB\-fno\-gcse\fR به خط فرمان غیرفعال کنید، ممکن است کارایی زمان اجرای بهتری به دست آورید.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است.
.IP \fB\-fgcse\-lm\fR 4
.IX Item "-fgcse-lm"
هنگامی که \fB\-fgcse\-lm\fR فعال باشد، حذف سراسری زیرعبارت‌های مشترک
تلاش می‌کند بارگذاری‌هایی را که تنها توسط ذخیره‌سازی‌های روی خودشان باطل می‌شوند جابه‌جا کند. این امر
اجازه می‌دهد تا حلقه‌ای شامل توالی بارگذاری/ذخیره‌سازی (load/store) به یک بارگذاری خارج
از حلقه و یک رونوشت/ذخیره‌سازی درون حلقه تغییر یابد.
.Sp
به‌طور پیش‌فرض در صورت فعال بودن \fB\-fgcse\fR فعال است.
.IP \fB\-fgcse\-sm\fR 4
.IX Item "-fgcse-sm"
هنگامی که \fB\-fgcse\-sm\fR فعال باشد، یک گذر انتقال ذخیره‌سازی پس از
حذف سراسری زیرعبارت‌های مشترک اجرا می‌شود. این گذر تلاش می‌کند تا
ذخیره‌سازی‌ها را به خارج از حلقه‌ها منتقل کند. هنگامی که در ترکیب با \fB\-fgcse\-lm\fR استفاده شود،
حلقه‌های حاوی توالی بارگذاری/ذخیره‌سازی را می‌توان به یک بارگذاری پیش
از حلقه و یک ذخیره‌سازی پس از حلقه تغییر داد.
.Sp
در هیچ سطح بهینه‌سازی فعال نیست.
.IP \fB\-fgcse\-las\fR 4
.IX Item "-fgcse-las"
هنگامی که \fB\-fgcse\-las\fR فعال باشد، گذر حذف سراسری زیرعبارت‌های
مشترک، بارگذاری‌های مازادی را که پس از ذخیره‌سازی در همان مکان حافظه
رخ می‌دهند حذف می‌کند (هم افزونگی‌های جزئی و هم کامل).
.Sp
در هیچ سطح بهینه‌سازی فعال نیست.
.IP \fB\-fgcse\-after\-reload\fR 4
.IX Item "-fgcse-after-reload"
هنگامی که \fB\-fgcse\-after\-reload\fR فعال باشد، یک گذر حذف بارگذاری‌های مازاد
پس از reload انجام می‌شود. هدف این گذر، پاک‌سازی سرریزهای اضافی (redundant spilling) است.
.Sp
توسط \fB\-O3\fR، \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-faggressive\-loop\-optimizations\fR 4
.IX Item "-faggressive-loop-optimizations"
این گزینه به بهینه‌ساز حلقه اعلام می‌کند که از محدودیت‌های زبان برای
استخراج کران‌های تعداد تکرارهای یک حلقه استفاده کند. فرض بر این است که
کد حلقه با ایجاد مواردی مانند سرریز اعداد صحیح علامت‌دار یا دسترسی به خارج از محدودهٔ
آرایه‌ها، رفتار تعریف‌نشده ایجاد نمی‌کند. کران‌های تعداد تکرار یک حلقه برای هدایت
باز کردن حلقه (loop unrolling)، لایه‌برداری (peeling) و بهینه‌سازی‌های آزمون خروج از حلقه
استفاده می‌شوند.
این گزینه به‌طور پیش‌فرض فعال است.
.IP \fB\-funconstrained\-commons\fR 4
.IX Item "-funconstrained-commons"
این گزینه به کامپایلر اعلام می‌کند که متغیرهای تعریف‌شده در بلوک‌های common
(مانند فرترن) ممکن است بعداً با آرایه‌های طولانی‌تر انتهایی بازنویسی شوند. این کار
از بهینه‌سازی‌های خاصی که به دانستن کران‌های آرایه وابسته‌اند جلوگیری می‌کند.
.IP \fB\-fcrossjumping\fR 4
.IX Item "-fcrossjumping"
تبدیل پرش متقاطع (cross\-jumping) را انجام می‌دهد.
این تبدیل کدهای یکسان را یکپارچه کرده و اندازهٔ کد را کاهش می‌دهد. کد حاصل
ممکن است کارایی بهتری نسبت به حالت بدون پرش متقاطع داشته یا نداشته باشد.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است.
.IP \fB\-fauto\-inc\-dec\fR 4
.IX Item "-fauto-inc-dec"
افزایش یا کاهش نشانی‌ها را با دسترسی‌های حافظه ترکیب می‌کند.
این گذر در معماری‌هایی که دستورالعملی برای پشتیبانی از این قابلیت ندارند همیشه نادیده گرفته می‌شود. به‌طور
پیش‌فرض در \fB\-O1\fR و بالاتر در معماری‌هایی که از آن پشتیبانی می‌کنند فعال است.
.IP \fB\-fdce\fR 4
.IX Item "-fdce"
حذف کدهای مرده (DCE) را روی RTL انجام می‌دهد.
به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-fdse\fR 4
.IX Item "-fdse"
حذف ذخیره‌سازی‌های مرده (DSE) را روی RTL انجام می‌دهد.
به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-fif\-conversion\fR 4
.IX Item "-fif-conversion"
تلاش برای تبدیل پرش‌های شرطی به معادل‌های فاقد انشعاب (branch\-less). این
شامل استفاده از انتقال‌های شرطی، دستورالعمل‌های min،‏ max، پرچم‌های تنظیم و abs، و
برخی ترفندهای قابل انجام با محاسبات حسابی استاندارد است. استفاده از اجرای شرطی
روی تراشه‌هایی که این قابلیت را دارند توسط \fB\-fif\-conversion2\fR کنترل می‌شود.
.Sp
در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR، \fB\-Os\fR فعال است، اما
نه همراه با \fB\-Og\fR.
.IP \fB\-fif\-conversion2\fR 4
.IX Item "-fif-conversion2"
استفاده از اجرای شرطی (در صورت در دسترس بودن) برای تبدیل پرش‌های شرطی به
معادل‌های فاقد انشعاب.
.Sp
در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR، \fB\-Os\fR فعال است، اما
نه همراه با \fB\-Og\fR.
.IP \fB\-fdeclone\-ctor\-dtor\fR 4
.IX Item "-fdeclone-ctor-dtor"
ساختار ABI در ++C نیازمند چندین نقطهٔ ورود برای سازنده‌ها و ویرانگرها است:
یکی برای زیرشیء پایه، یکی برای شیء کامل، و یکی برای ویرانگر مجازی که پس از
آن operator delete را فراخوانی می‌کند. برای سلسله‌مراتب دارای پایه‌های مجازی،
گونه‌های پایه و کامل رونوشت‌های همسان (clones) هستند که به معنی وجود دو رونوشت
از تابع است. با این گزینه، گونه‌های پایه و کامل به thunkهایی تبدیل می‌شوند که یک
پیاده‌سازی مشترک را فراخوانی می‌کنند.
.Sp
توسط \fB\-Os\fR فعال می‌شود.
.IP \fB\-fdelete\-null\-pointer\-checks\fR 4
.IX Item "-fdelete-null-pointer-checks"
فرض را بر این می‌گذارد که برنامه‌ها نمی‌توانند به‌صورت ایمن اشاره‌گرهای تهی (null pointers) را مرجع‌زدایی کنند، و
هیچ کد یا عنصر داده‌ای در نشانی صفر قرار ندارد.
این گزینه بهینه‌سازی‌های تاشدگی ثابت ساده را در تمامی سطوح بهینه‌سازی فعال می‌کند. علاوه بر این، سایر
گذرهای بهینه‌سازی در GCC از این پرچم برای کنترل تحلیل‌های جریان دادهٔ سراسری
استفاده می‌کنند که بررسی‌های بی‌فایده برای اشاره‌گرهای تهی را حذف می‌نمایند؛ این تحلیل‌ها فرض
می‌کنند که دسترسی به حافظه در نشانی صفر همواره منجر به تله (trap) می‌شود، بنابراین
اگر اشاره‌گری پس از مرجع‌زدایی شدن بررسی شود،
نمی‌تواند تهی باشد.
.Sp
با این حال توجه داشته باشید که در برخی محیط‌ها این فرض برقرار نیست.
برای برنامه‌هایی که به آن رفتار وابسته‌اند، از \fB\-fno\-delete\-null\-pointer\-checks\fR برای غیرفعال کردن این بهینه‌سازی
استفاده کنید.
.Sp
این گزینه به‌طور پیش‌فرض در بیشتر مقاصد فعال است.
در AVR و MSP430، این گزینه کاملاً غیرفعال است.
.Sp
گذرهایی که از اطلاعات جریان داده استفاده می‌کنند
به‌طور مستقل در سطوح مختلف بهینه‌سازی فعال می‌شوند.
.IP \fB\-fdevirtualize\fR 4
.IX Item "-fdevirtualize"
تلاش برای تبدیل فراخوانی توابع مجازی به فراخوانی‌های مستقیم. این کار
هم درون یک روال و هم به‌صورت بین‌روالی به‌عنوان بخشی از درون‌ریزی
غیرمستقیم (\fB\-findirect\-inlining\fR) و انتشار بین‌روالی مقادیر ثابت
(\fB\-fipa\-cp\fR) انجام می‌شود.
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است.
.IP \fB\-fdevirtualize\-speculatively\fR 4
.IX Item "-fdevirtualize-speculatively"
تلاش برای تبدیل فراخوانی‌های توابع مجازی به فراخوانی‌های مستقیم تخمینی (speculative direct calls).
بر پایهٔ تحلیل گراف وراثت نوع، برای یک فراخوانی مشخص، مجموعهٔ مقاصد محتمل تعیین
می‌شود. اگر این مجموعه کوچک باشد، ترجیحاً با اندازهٔ ۱، فراخوانی به یک عبارت شرطی
تبدیل می‌شود که بین فراخوانی‌های مستقیم و غیرمستقیم تصمیم‌گیری می‌کند. فراخوانی‌های
تخمینی بهینه‌سازی‌های بیشتری مانند درون‌ریزی (inlining) را ممکن می‌سازند. هرگاه پس از
بهینه‌سازی‌های بیشتر بی‌فایده به نظر برسند، دوباره به شکل اولیهٔ خود بازگردانده می‌شوند.
.IP \fB\-fdevirtualize\-at\-ltrans\fR 4
.IX Item "-fdevirtualize-at-ltrans"
هنگام اجرای بهینه‌ساز زمان پیوند در حالت تبدیل محلی، اطلاعات اضافی
مورد نیاز برای غیرمجازی‌سازی تهاجمی را به جریان خروجی ارسال می‌کند.
این گزینه غیرمجازی‌سازی بیشتری را ممکن می‌سازد اما
حجم داده‌های جریانی را به‌طور چشمگیری افزایش می‌دهد. به همین دلیل به‌طور
پیش‌فرض غیرفعال است..IP \fB\-fexpensive\-optimizations\fR 4
.IX Item "-fexpensive-optimizations"
انجام تعدادی بهینه‌سازی جزئی که نسبتاً پرهزینه هستند.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود.
.IP \fB\-fext\-dce\fR 4
.IX Item "-fext-dce"
.PD 0
.IP \fB\-fno\-ext\-dce\fR 4
.IX Item "-fno-ext-dce"
.PD
انجام حذف کدهای مرده (dead code elimination) روی بسط‌های صفر و علامت، با استفاده از تحلیل جریان داده ویژه.
.IP \fB\-free\fR 4
.IX Item "-free"
تلاش برای حذف دستورالعمل‌های بسط زائد. این گزینه به‌ویژه برای معماری x86\-64 مفید است که پس از نوشتن در نیمهٔ پایینی ۳۲ بیتی ثبات‌های ۶۴ بیتی، به‌طور ضمنی بسط با صفر انجام می‌دهد.
.Sp
برای معماری‌های Alpha، AArch64، LoongArch، PowerPC، RISC\-V، SPARC، h83000 و x86 در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود.
.IP \fB\-fno\-lifetime\-dse\fR 4
.IX Item "-fno-lifetime-dse"
در ++C مقدار یک شیء تنها تحت‌تأثیر تغییرات رخ‌داده در طول دورهٔ حیات آن (lifetime) قرار می‌گیرد: هنگامی که سازنده (constructor) آغاز می‌شود، شیء مقداری نامشخص دارد و هرگونه تغییر در طول حیات شیء، پس از نابودی آن مرده تلقی می‌شود. در حالت عادی، حذف ذخیره‌سازی‌های مرده (dead store elimination) از این موضوع بهره می‌برد؛ اگر کد شما به ماندگاری مقدار فضای ذخیره‌سازی شیء فراتر از طول عمر آن متکی است، می‌توانید از این پرچم برای غیرفعال کردن این بهینه‌سازی استفاده کنید. جهت حفظ ذخیره‌سازی‌های پیش از آغاز سازنده (برای مثال به این دلیل که operator new شما فضای شیء را پاک می‌کند) و در عین حال مرده در نظر گرفتن شیء پس از نابودکننده (destructor)، می‌توانید از \fB\-flifetime\-dse=1\fR استفاده کنید. رفتار پیش‌فرض را می‌توان صراحتاً با \fB\-flifetime\-dse=2\fR انتخاب کرد.
\&\fB\-flifetime\-dse=0\fR معادل \fB\-fno\-lifetime\-dse\fR است.
.IP \fB\-flive\-range\-shrinkage\fR 4
.IX Item "-flive-range-shrinkage"
تلاش برای کاهش فشار ثبات‌ها (register pressure) از طریق کاهش دامنهٔ زنده‌بودن ثبات‌ها (live range shrinkage). این گزینه برای پردازنده‌های سریعی که دارای مجموعه ثبات‌های کوچک یا متوسط هستند مفید است.
.IP \fB\-fira\-algorithm=\fR\fIalgorithm\fR 4
.IX Item "-fira-algorithm=algorithm"
استفاده از الگوریتم رنگ‌آمیزی مشخص‌شده برای تخصیص‌دهندهٔ یکپارچهٔ ثبات‌ها (IRA). آرگومان \fIalgorithm\fR می‌تواند \fBpriority\fR باشد که رنگ‌آمیزی اولویت‌دار چاو (Chow\*(Aqs priority coloring) را تعیین می‌کند، یا \fBCB\fR که رنگ‌آمیزی چایتین\-بریگز (Chaitin\-Briggs coloring) را مشخص می‌سازد. رنگ‌آمیزی چایتین\-بریگز برای تمام معماری‌ها پیاده‌سازی نشده است، اما برای مقصدهایی که از آن پشتیبانی می‌کنند، از آنجا که کد بهتری تولید می‌کند، حالت پیش‌فرض است.
.IP \fB\-fira\-region=\fR\fIregion\fR 4
.IX Item "-fira-region=region"
استفاده از ناحیه‌های مشخص‌شده برای تخصیص‌دهندهٔ یکپارچهٔ ثبات‌ها (IRA). آرگومان \fIregion\fR باید یکی از موارد زیر باشد:
.RS 4
.IP \fBall\fR 4
.IX Item "all"
استفاده از تمام حلقه‌ها به‌عنوان ناحیه‌های تخصیص ثبات.
این مقدار می‌تواند بهترین نتایج را برای ماشین‌هایی با مجموعه ثبات‌های کوچک یا نامنظم ارائه دهد.
.IP \fBmixed\fR 4
.IX Item "mixed"
استفاده از تمام حلقه‌ها به‌جز حلقه‌های دارای فشار ثبات کم به‌عنوان ناحیه‌ها. این مقدار معمولاً در اکثر موارد و برای بیشتر معماری‌ها بهترین نتایج را ارائه می‌دهد، و هنگام کامپایل با بهینه‌سازی برای سرعت (\fB\-O\fR، \fB\-O2\fR، ...) به‌طور پیش‌فرض فعال است.
.IP \fBone\fR 4
.IX Item "one"
استفاده از تمام توابع به‌صورت یک ناحیهٔ واحد.
این مقدار معمولاً کوچک‌ترین اندازهٔ کد را به همراه دارد و به‌طور پیش‌فرض برای \fB\-Os\fR یا \fB\-O0\fR فعال است.
.RE
.RS 4
.RE
.IP \fB\-fira\-hoist\-pressure\fR 4
.IX Item "-fira-hoist-pressure"
استفاده از IRA برای ارزیابی فشار ثبات در مرحلهٔ بالا کشیدن کد (code hoisting pass) جهت تصمیم‌گیری در مورد بالا کشیدن عبارات. این گزینه معمولاً منجر به کد کوچک‌تر می‌شود، اما می‌تواند کامپایلر را کُند کند.
.Sp
این گزینه در سطح \fB\-Os\fR برای تمام مقصدها فعال است.
.IP \fB\-fira\-loop\-pressure\fR 4
.IX Item "-fira-loop-pressure"
استفاده از IRA برای ارزیابی فشار ثبات در حلقه‌ها جهت تصمیم‌گیری در مورد انتقال مقادیر ثابت حلقه (loop invariants). این گزینه معمولاً روی ماشین‌هایی با مجموعه ثبات‌های بزرگ (>= 32 ثبات) به تولید کدهای سریع‌تر و کوچک‌تر می‌انجامد، اما می‌تواند کامپایلر را کُند کند.
.Sp
این گزینه در سطح \fB\-O3\fR برای برخی مقصدها فعال است.
.IP \fB\-fno\-ira\-share\-save\-slots\fR 4
.IX Item "-fno-ira-share-save-slots"
غیرفعال‌سازی اشتراک‌گذاری خانه‌های پشته (stack slots) مورد استفاده برای ذخیرهٔ ثبات‌های سخت‌افزاری استفاده‌شده در فراخوانی که در طول یک فراخوانی زنده می‌مانند. هر ثبات سخت‌افزاری یک خانهٔ پشتهٔ جداگانه دریافت می‌کند و در نتیجه فریم‌های پشتهٔ تابع بزرگ‌تر می‌شوند.
.IP \fB\-fno\-ira\-share\-spill\-slots\fR 4
.IX Item "-fno-ira-share-spill-slots"
غیرفعال‌سازی اشتراک‌گذاری خانه‌های پشتهٔ تخصیص‌یافته به شبه‌ثبات‌ها (pseudo\-registers). هر شبه‌ثباتی که ثبات سخت‌افزاری دریافت نکند یک خانهٔ پشتهٔ مجزا دریافت می‌کند و در نتیجه فریم‌های پشتهٔ تابع بزرگ‌تر می‌شوند.
.IP \fB\-flra\-remat\fR 4
.IX Item "-flra-remat"
فعال‌سازی بازتولید حساس به CFG در LRA. به‌جای بارگذاری مقادیر شبه‌ثبات‌های سرریز‌شده (spilled pseudos)، اگر مقرون‌به‌صرفه باشد LRA تلاش می‌کند مقادیر را مجدداً بازتولید (محاسبه مجدد) کند.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود.
.IP \fB\-fdelayed\-branch\fR 4
.IX Item "-fdelayed-branch"
در صورت پشتیبانی ماشین مقصد، تلاش می‌کند تا دستورالعمل‌ها را به منظور بهره‌برداری از شکاف‌های دستورالعمل موجود پس از پرش‌های با تأخیر (delayed branch) بازآرایی کند.
.Sp
در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود، اما در \fB\-Og\fR فعال نیست.
.IP \fB\-fschedule\-insns\fR 4
.IX Item "-fschedule-insns"
در صورت پشتیبانی ماشین مقصد، تلاش می‌کند دستورالعمل‌ها را برای حذف توقف‌های اجرایی (execution stalls) ناشی از دردسترس‌نبودن داده‌های مورد نیاز بازآرایی کند. این گزینه به ماشین‌هایی با دستورالعمل‌های کندِ بارگذاری حافظه یا ممیز شناور کمک می‌کند، چرا که اجازه می‌دهد تا زمان نیاز به نتیجهٔ بارگذاری یا دستورالعمل ممیز شناور، سایر دستورالعمل‌ها صادر و اجرا شوند.
.Sp
به‌طور معمول در سطوح بهینه‌سازی \fB\-O2\fR و \fB\-O3\fR فعال است. با این حال، بسیاری از مقصدها این رفتار را بازنویسی می‌کنند. برای مثال در x86 در تمامی سطوح غیرفعال است، در حالی که در AArch64 تنها در \fB\-O3\fR فعال است.
.IP \fB\-fschedule\-insns2\fR 4
.IX Item "-fschedule-insns2"
مشابه \fB\-fschedule\-insns\fR، اما پس از انجام تخصیص ثبات، یک دور اضافی از زمان‌بندی دستورالعمل‌ها را درخواست می‌کند. این گزینه به‌ویژه در ماشین‌هایی با تعداد ثبات‌های نسبتاً کم و جایی که دستورالعمل‌های بارگذاری حافظه بیش از یک چرخه زمان می‌برند، مفید است.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود.
.IP \fB\-fno\-sched\-interblock\fR 4
.IX Item "-fno-sched-interblock"
غیرفعال کردن زمان‌بندی دستورالعمل‌ها در میان بلوک‌های پایه (basic blocks)، که معمولاً هنگام زمان‌بندی پیش از تخصیص ثبات، یعنی با \fB\-fschedule\-insns\fR یا در \fB\-O2\fR یا بالاتر، فعال است.
.IP \fB\-fno\-sched\-spec\fR 4
.IX Item "-fno-sched-spec"
غیرفعال کردن جابه‌جایی گمانه‌زنانهٔ (speculative motion) دستورالعمل‌های غیربارگذاری، که معمولاً هنگام زمان‌بندی پیش از تخصیص ثبات، یعنی با \fB\-fschedule\-insns\fR یا در \fB\-O2\fR یا بالاتر، فعال است.
.IP \fB\-fsched\-pressure\fR 4
.IX Item "-fsched-pressure"
فعال کردن زمان‌بندی دستورالعمل‌ها با در نظر گرفتن فشار ثبات‌ها پیش از تخصیص ثبات. این گزینه تنها زمانی معنادار است که زمان‌بندی پیش از تخصیص ثبات فعال باشد، یعنی با \fB\-fschedule\-insns\fR یا در \fB\-O2\fR یا بالاتر. استفاده از این گزینه می‌تواند با جلوگیری از افزایش فشار ثبات فراتر از تعداد ثبات‌های سخت‌افزاری در دسترس و سرریزهای متعاقب در تخصیص ثبات، کد تولیدشده را بهبود بخشد و اندازهٔ آن را کاهش دهد.
.IP \fB\-fsched\-spec\-load\fR 4
.IX Item "-fsched-spec-load"
اجازه دادن به جابه‌جایی گمانه‌زنانهٔ برخی از دستورالعمل‌های بارگذاری. این گزینه تنها زمانی معنادار است که زمان‌بندی پیش از تخصیص ثبات فعال باشد، یعنی با \fB\-fschedule\-insns\fR یا در \fB\-O2\fR یا بالاتر.
.IP \fB\-fsched\-spec\-load\-dangerous\fR 4
.IX Item "-fsched-spec-load-dangerous"
اجازه دادن به جابه‌جایی گمانه‌زنانهٔ دستورالعمل‌های بارگذاری بیشتر. این گزینه تنها زمانی معنادار است که زمان‌بندی پیش از تخصیص ثبات فعال باشد، یعنی با \fB\-fschedule\-insns\fR یا در \fB\-O2\fR یا بالاتر.
.IP \fB\-fsched\-stalled\-insns\fR 4
.IX Item "-fsched-stalled-insns"
.PD 0
.IP \fB\-fsched\-stalled\-insns=\fR\fIn\fR 4
.IX Item "-fsched-stalled-insns=n"
.PD
تعریف می‌کند چه تعداد دستورالعمل (در صورت وجود) می‌توانند در طول دومین دور زمان‌بندی، پیش از موعد از صف دستورالعمل‌های متوقف‌شده به فهرست آماده منتقل شوند.
\&\fB\-fno\-sched\-stalled\-insns\fR به این معنی است که هیچ دستورالعملی پیش از موعد منتقل نمی‌شود، و \fB\-fsched\-stalled\-insns=0\fR یعنی هیچ محدودیتی برای تعداد دستورالعمل‌های صف‌بندی‌شده که می‌توانند پیش از موعد منتقل شوند وجود ندارد.
\&\fB\-fsched\-stalled\-insns\fR بدون مقدار معادل \&\fB\-fsched\-stalled\-insns=1\fR است.
.IP \fB\-fsched\-stalled\-insns\-dep\fR 4
.IX Item "-fsched-stalled-insns-dep"
.PD 0
.IP \fB\-fsched\-stalled\-insns\-dep=\fR\fIn\fR 4
.IX Item "-fsched-stalled-insns-dep=n".PD
مشخص می‌کند که چه تعداد گروه دستورالعمل (چرخه‌ها) برای وابستگی به یک دستورالعمل متوقف‌شده که نامزد حذف زودهنگام از صف دستورالعمل‌های متوقف‌شده است، بررسی شوند. این گزینه تنها در طی گام دوم زمان‌بندی، و تنها در صورتی که \fB\-fsched\-stalled\-insns\fR استفاده شده باشد تأثیر دارد.
\&\fB\-fno\-sched\-stalled\-insns\-dep\fR معادل با
\&\fB\-fsched\-stalled\-insns\-dep=0\fR است.
\&\fB\-fsched\-stalled\-insns\-dep\fR بدون مقدار معادل با
\&\fB\-fsched\-stalled\-insns\-dep=1\fR است.
.IP \fB\-fsched2\-use\-superblocks\fR 4
.IX Item "-fsched2-use-superblocks"
هنگام زمان‌بندی پس از تخصیص ثبات، از زمان‌بندی ابربلوک (superblock scheduling) استفاده می‌کند. این کار امکان جابه‌جایی در میان مرزهای بلوک پایه را فراهم کرده و منجر به زمان‌بندی‌های سریع‌تر می‌شود. این گزینه آزمایشی است، چرا که تمام توصیف‌های ماشین استفاده‌شده توسط GCC پردازنده را به اندازه کافی دقیق مدل‌سازی نمی‌کنند تا از نتایج غیرقابل‌اتکای این الگوریتم جلوگیری شود.
.Sp
این گزینه تنها هنگام زمان‌بندی پس از تخصیص ثبات معنا دارد، یعنی همراه با
\&\fB\-fschedule\-insns2\fR یا در \fB\-O2\fR یا بالاتر.
.IP \fB\-fsched\-group\-heuristic\fR 4
.IX Item "-fsched-group-heuristic"
ابتکار گروهی (group heuristic) را در زمان‌بند فعال می‌کند. این ابتکار به دستورالعملی که به یک گروه زمان‌بندی تعلق دارد اولویت می‌دهد. این گزینه به‌طور پیش‌فرض هنگام فعال بودن زمان‌بندی، یعنی همراه با \fB\-fschedule\-insns\fR یا \fB\-fschedule\-insns2\fR یا در \fB\-O2\fR یا بالاتر فعال است.
.IP \fB\-fsched\-critical\-path\-heuristic\fR 4
.IX Item "-fsched-critical-path-heuristic"
ابتکار مسیر بحرانی (critical\-path heuristic) را در زمان‌بند فعال می‌کند. این ابتکار به دستورالعمل‌های روی مسیر بحرانی اولویت می‌دهد. این گزینه به‌طور پیش‌فرض هنگام فعال بودن زمان‌بندی، یعنی همراه با \fB\-fschedule\-insns\fR یا \fB\-fschedule\-insns2\fR یا در \fB\-O2\fR یا بالاتر فعال است.
.IP \fB\-fsched\-spec\-insn\-heuristic\fR 4
.IX Item "-fsched-spec-insn-heuristic"
ابتکار دستورالعمل‌های گمانه‌زنانه (speculative instruction heuristic) را در زمان‌بند فعال می‌کند. این ابتکار به دستورالعمل‌های گمانه‌زنانه با ضعف وابستگی بیشتر اولویت می‌دهد. این گزینه به‌طور پیش‌فرض هنگام فعال بودن زمان‌بندی، یعنی همراه با \fB\-fschedule\-insns\fR یا \fB\-fschedule\-insns2\fR یا در \fB\-O2\fR یا بالاتر فعال است.
.IP \fB\-fsched\-rank\-heuristic\fR 4
.IX Item "-fsched-rank-heuristic"
ابتکار رتبه (rank heuristic) را در زمان‌بند فعال می‌کند. این ابتکار به دستورالعمل متعلق به بلوک پایه‌ای با اندازه یا بسامد بزرگ‌تر اولویت می‌دهد. این گزینه به‌طور پیش‌فرض هنگام فعال بودن زمان‌بندی، یعنی همراه با \fB\-fschedule\-insns\fR یا \fB\-fschedule\-insns2\fR یا در \fB\-O2\fR یا بالاتر فعال است.
.IP \fB\-fsched\-last\-insn\-heuristic\fR 4
.IX Item "-fsched-last-insn-heuristic"
ابتکار آخرین دستورالعمل (last\-instruction heuristic) را در زمان‌بند فعال می‌کند. این ابتکار به دستورالعملی که وابستگی کمتری به آخرین دستورالعمل زمان‌بندی‌شده دارد اولویت می‌دهد. این گزینه به‌طور پیش‌فرض هنگام فعال بودن زمان‌بندی، یعنی همراه با \fB\-fschedule\-insns\fR یا \fB\-fschedule\-insns2\fR یا در \fB\-O2\fR یا بالاتر فعال است.
.IP \fB\-fsched\-dep\-count\-heuristic\fR 4
.IX Item "-fsched-dep-count-heuristic"
ابتکار تعداد وابستگی‌ها (dependent\-count heuristic) را در زمان‌بند فعال می‌کند. این ابتکار به دستورالعملی که دستورالعمل‌های بیشتری به آن وابسته هستند اولویت می‌دهد. این گزینه به‌طور پیش‌فرض هنگام فعال بودن زمان‌بندی، یعنی همراه با \fB\-fschedule\-insns\fR یا \fB\-fschedule\-insns2\fR یا در \fB\-O2\fR یا بالاتر فعال است.
.IP \fB\-fspeculatively\-call\-stored\-functions\fR 4
.IX Item "-fspeculatively-call-stored-functions"
تلاش می‌کند تا در صورتی که تمام ذخیره‌سازی‌های مرئی در یک فیلد ساختار فقط یک نامزد واحد را ذخیره کنند، فراخوانی‌های غیرمستقیم اشاره‌گرهای تابع بارگذاری‌شده از آن فیلد را به فراخوانی مستقیم تبدیل کند. هنگام انجام این کار، فراخوانی به یک عبارت شرطی تبدیل می‌شود که بین فراخوانی مستقیم و فراخوانی غیرمستقیم اصلی تصمیم می‌گیرد. این فراخوانی‌های گمانه‌زنانه اغلب بهینه‌سازی‌های بیشتری مانند درون‌خطی‌سازی (inlining) را ممکن می‌سازند. چنانچه پس از بهینه‌سازی بیشتر بی‌فایده به نظر برسند، به شکل اصلی خود بازگردانده می‌شوند.
.IP \fB\-freschedule\-modulo\-scheduled\-loops\fR 4
.IX Item "-freschedule-modulo-scheduled-loops"
زمان‌بندی پیمانه‌ای (modulo scheduling) پیش از زمان‌بندی سنتی انجام می‌شود. اگر حلقه‌ای به‌صورت پیمانه‌ای زمان‌بندی شده باشد، گام‌های بعدی زمان‌بندی ممکن است زمان‌بندی آن را تغییر دهند. از این گزینه برای واپایش این رفتار استفاده کنید.
.IP \fB\-fselective\-scheduling\fR 4
.IX Item "-fselective-scheduling"
دستورالعمل‌ها را با استفاده از الگوریتم زمان‌بندی انتخابی (selective scheduling) زمان‌بندی می‌کند. زمان‌بندی انتخابی به جای اولین گام زمان‌بند اجرا می‌شود.
.IP \fB\-fselective\-scheduling2\fR 4
.IX Item "-fselective-scheduling2"
دستورالعمل‌ها را با استفاده از الگوریتم زمان‌بندی انتخابی زمان‌بندی می‌کند. زمان‌بندی انتخابی به جای دومین گام زمان‌بند اجرا می‌شود.
.IP \fB\-fsel\-sched\-pipelining\fR 4
.IX Item "-fsel-sched-pipelining"
خط‌لوله‌سازی نرم‌افزاری (software pipelining) درونی‌ترین حلقه‌ها را در حین زمان‌بندی انتخابی فعال می‌کند. این گزینه هیچ تأثیری ندارد مگر اینکه یکی از گزینه‌های \fB\-fselective\-scheduling\fR یا
\&\fB\-fselective\-scheduling2\fR فعال باشد.
.IP \fB\-fsel\-sched\-pipelining\-outer\-loops\fR 4
.IX Item "-fsel-sched-pipelining-outer-loops"
هنگام خط‌لوله‌سازی حلقه‌ها در حین زمان‌بندی انتخابی، حلقه‌های بیرونی را نیز خط‌لوله‌سازی می‌کند. این گزینه هیچ تأثیری ندارد مگر اینکه \fB\-fsel\-sched\-pipelining\fR فعال باشد.
.IP \fB\-fsemantic\-interposition\fR 4
.IX Item "-fsemantic-interposition"
برخی قالب‌های شیء، مانند ELF، اجازه میان‌گذاری (interposing) نمادها توسط پیونددهنده پویا را می‌دهند.
این بدان معناست که برای نمادهای صادرشده از DSO، کامپایلر نمی‌تواند انتشار بین‌روال‌ها، درون‌خطی‌سازی و سایر بهینه‌سازی‌ها را با این فرض که تابع یا متغیر مربوطه ممکن است تغییر کند، انجام دهد. در حالی که این قابلیت، برای مثال برای بازنویسی توابع تخصیص حافظه با یک پیاده‌سازی اشکال‌زدایی مفید است، از نظر کیفیت کد پرهزینه است.
با گزینه \fB\-fno\-semantic\-interposition\fR کامپایلر فرض می‌کند که
اگر میان‌گذاری برای توابع رخ دهد، تابع بازنویسی‌کننده دقیقاً همان معناشناسی (و عوارض جانبی) را خواهد داشت.
به همین ترتیب، اگر میان‌گذاری برای متغیرها رخ دهد، سازنده متغیر یکسان خواهد بود. این پرچم روی توابعی که صریحاً inline تعریف شده‌اند
(جایی که هرگز اجازه داده نمی‌شود میان‌گذاری معناشناسی را تغییر دهد)
و برای نمادهایی که صریحاً weak تعریف شده‌اند، هیچ تأثیری ندارد.
.IP \fB\-fshrink\-wrap\fR 4
.IX Item "-fshrink-wrap"
دیباچه‌های تابع (prologues) را تنها پیش از بخش‌هایی از تابع درج می‌کند که به آن نیاز دارند، به جای اینکه در ابتدای تابع قرار گیرد. این پرچم به‌طور پیش‌فرض در
\&\fB\-O\fR و بالاتر فعال است.
.IP \fB\-fshrink\-wrap\-separate\fR 4
.IX Item "-fshrink-wrap-separate"
بخش‌های مجزای دیباچه و مؤخره (epilogue) را به‌طور جداگانه جمع‌وجور می‌کند (shrink\-wrap)، به‌گونه‌ای که آن بخش‌ها تنها در صورت نیاز اجرا شوند.
این گزینه به‌طور پیش‌فرض روشن است، اما هیچ تأثیری ندارد مگر اینکه \fB\-fshrink\-wrap\fR نیز فعال بوده و هدف (target) از آن پشتیبانی کند.
.IP \fB\-fcaller\-saves\fR 4
.IX Item "-fcaller-saves"
تخصیص مقادیر به ثبات‌هایی را که توسط فراخوانی‌های تابع مخدوش (clobber) می‌شوند، با درج دستورالعمل‌های اضافه جهت ذخیره و بازیابی ثبات‌ها در اطراف این فراخوانی‌ها فعال می‌کند. چنین تخصیصی تنها زمانی انجام می‌شود که به نظر برسد به کدی بهتر منجر می‌شود.
.Sp
این گزینه در برخی ماشین‌ها، معمولاً ماشین‌هایی که ثبات‌های حفظ‌شده در فراخوانی (call\-preserved) برای استفاده به عنوان جایگزین ندارند، همیشه به‌طور پیش‌فرض فعال است.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است.
.IP \fB\-fcombine\-stack\-adjustments\fR 4
.IX Item "-fcombine-stack-adjustments"
تنظیمات پشته (دستورات push و pop) و ارجاعات حافظه پشته را ردیابی کرده و سپس تلاش می‌کند راه‌هایی برای ترکیب آن‌ها بیابد.
.Sp
به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-fipa\-ra\fR 4
.IX Item "-fipa-ra"
در صورتی که ثبات‌های ذخیره‌شونده توسط فراخواننده (caller save) توسط هیچ تابع فراخوانی‌شده‌ای استفاده نشوند، از آن‌ها برای تخصیص استفاده می‌کند. در این صورت نیازی به ذخیره و بازیابی آن‌ها در اطراف فراخوانی‌ها نیست. این کار تنها در صورتی ممکن است که توابع فراخوانی‌شده بخشی از همان واحد ترجمه تابع فعلی بوده و پیش از آن کامپایل شده باشند.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است، با این حال این گزینه در صورتی که کد تولیدشده برای پروفایل‌سازی ابزاربندی شود
(\fB\-p\fR یا \fB\-pg\fR) یا اگر نتوان نحوه استفاده فراخوانده‌شده (callee) از ثبات را به‌طور دقیق دانست (این وضعیت در اهدافی رخ می‌دهد که دیباچه‌ها
و مؤخره‌ها را در RTL آشکار نمی‌کنند)، غیرفعال می‌شود.
.IP \fB\-fconserve\-stack\fR 4
.IX Item "-fconserve-stack"
تلاش برای کمینه‌سازی مصرف پشته. کامپایلر تلاش می‌کند فضای پشته کمتری مصرف کند، حتی اگر این کار برنامه را کندتر سازد. این گزینه متضمن تنظیم پارامتر \fBlarge\-stack\-frame\fR روی 100
و پارامتر \fBlarge\-stack\-frame\-growth\fR روی 400 است.
.IP \fB\-ftree\-reassoc\fR 4
.IX Item "-ftree-reassoc"
انجمن‌پذیری مجدد (reassociation) را روی درخت‌ها انجام می‌دهد. این پرچم به‌طور پیش‌فرض
در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-fcode\-hoisting\fR 4
.IX Item "-fcode-hoisting"
بالابردن کد (code hoisting) را انجام می‌دهد. بالابردن کد سعی می‌کند ارزیابی عباراتی را که در تمام مسیرها به سمت خروج تابع اجرا می‌شوند، تا حد امکان به مراحل اولیه‌تر منتقل کند. این کار به‌ویژه به عنوان یک بهینه‌سازی اندازه کد مفید است، اما اغلب به سرعت کد نیز کمک می‌کند.
این پرچم به‌طور پیش‌فرض در \fB\-O2\fR و بالاتر فعال است.
.IP \fB\-ftree\-pre\fR 4
.IX Item "-ftree-pre"
حذف افزونگی جزئی (PRE) را روی درخت‌ها انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O2\fR و \fB\-O3\fR فعال است.
.IP \fB\-ftree\-partial\-pre\fR 4
.IX Item "-ftree-partial-pre"
حذف افزونگی جزئی (PRE) را تهاجمی‌تر می‌کند. این پرچم به‌طور پیش‌فرض در \fB\-O3\fR فعال است.
.IP \fB\-ftree\-forwprop\fR 4
.IX Item "-ftree-forwprop"
انتشار رو به جلو (forward propagation) را روی درخت‌ها انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-ftree\-fre\fR 4
.IX Item "-ftree-fre"
حذف افزونگی کامل (FRE) را روی درخت‌ها انجام می‌دهد. تفاوت بین FRE و PRE در این است که FRE تنها عباراتی را در نظر می‌گیرد که در تمام مسیرهای منتهی به محاسبات زائد محاسبه شده باشند. این تحلیل سریع‌تر از PRE است، هرچند افزونگی‌های کمتری را شناسایی می‌کند. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است..IP \fB\-ftree\-phiprop\fR 4
.IX Item "-ftree-phiprop"
انتقال رو به بالای بارگذاری‌ها (load hoisting) از اشاره‌گرهای شرطی را روی درخت‌ها انجام می‌دهد. این مرحله به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-fhoist\-adjacent\-loads\fR 4
.IX Item "-fhoist-adjacent-loads"
بارگذاری‌ها از هر دو شاخه یک if\-then\-else را در صورتی که بارگذاری‌ها از مکان‌های مجاور در یک ساختار یکسان باشند و معماری مقصد دارای دستور انتقال شرطی (conditional move) باشد، به‌طور حدسی بالا می‌کشد. این پرچم به‌طور پیش‌فرض در \fB\-O2\fR و بالاتر فعال است.
.IP \fB\-ftree\-copy\-prop\fR 4
.IX Item "-ftree-copy-prop"
انتشار کپی (copy propagation) را روی درخت‌ها انجام می‌دهد. این مرحله عملیات کپی غیرضروری را حذف می‌کند. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-fipa\-pure\-const\fR 4
.IX Item "-fipa-pure-const"
تشخیص می‌دهد که کدام توابع خالص (pure) یا ثابت (constant) هستند.
به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-fipa\-reference\fR 4
.IX Item "-fipa-reference"
تشخیص می‌دهد کدام متغیرهای ایستا (static) از واحد ترجمه فراتر نمی‌روند.
به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-fipa\-reference\-addressable\fR 4
.IX Item "-fipa-reference-addressable"
متغیرهای ایستای فقط‌خواندنی، فقط‌نوشتنی و غیرقابل آدرس‌دهی را تشخیص می‌دهد.
به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-fipa\-reorder\-for\-locality\fR 4
.IX Item "-fipa-reorder-for-locality"
زنجیره‌های فراخوانی را در چیدمان باینری کنار یکدیگر گروه‌بندی می‌کند تا محلی‌بودن کد (code locality) بهبود یافته و فواصل پرش بین توابعی که مکرراً فراخوانی می‌شوند به حداقل برسد.
برخلاف \fB\-freorder\-functions\fR، این مرحله زنجیره‌های فراخوانی بین توابع را مد نظر قرار داده و آن‌ها را با یکدیگر گروه‌بندی می‌کند، به جای اینکه همه توابع داغ/عادی/سرد/هرگز اجرا نشده را به بخش‌های جداگانه تقسیم کند.
برخلاف \fB\-fprofile\-reorder\-functions\fR، هدف آن بهبود محلی‌بودن کد در سراسر زمان اجرای برنامه است تا اینکه فقط بر راه‌اندازی برنامه تمرکز کند.
این گزینه با گزینه صریح \&\fB\-flto\-partition=\fR ناسازگار است زیرا یک طرح افرازبندی سفارشی را اعمال می‌کند.
در صورت استفاده از این گزینه، توصیه می‌شود از بازخورد پروفایل (profile feedback) نیز استفاده شود؛ در غیر این صورت، این گزینه به‌طور پیش‌فرض فعال نیست.
.IP \fB\-fipa\-stack\-alignment\fR 4
.IX Item "-fipa-stack-alignment"
در صورت امکان، تراز پشته را در نقاط فراخوانی کاهش می‌دهد.
به‌طور پیش‌فرض فعال است.
.IP \fB\-fipa\-pta\fR 4
.IX Item "-fipa-pta"
تحلیل اشاره‌گر میان‌روالی و تحلیل تغییر و ارجاع میان‌روالی را انجام می‌دهد. این گزینه می‌تواند در واحدهای ترجمه بزرگ باعث مصرف بیش از حد حافظه و زمان کامپایل شود. این گزینه به‌طور پیش‌فرض در هیچ سطح بهینه‌سازی فعال نیست.
.IP \fB\-fipa\-profile\fR 4
.IX Item "-fipa-profile"
انتشار پروفایل میان‌روالی را انجام می‌دهد. توابعی که فقط از توابع سرد (cold) فراخوانی می‌شوند، به عنوان سرد علامت‌گذاری می‌شوند. همچنین توابعی که فقط یک بار اجرا می‌شوند (مانند \&\f(CW\*(C`cold\*(C'\fR، \&\f(CW\*(C`noreturn\*(C'\fR، سازنده‌ها یا نابودکننده‌های ایستا) شناسایی می‌شوند. توابع سرد و بخش‌های بدون حلقه از توابعی که یک بار اجرا می‌شوند، سپس برای اندازه بهینه‌سازی می‌شوند.
به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-fipa\-modref\fR 4
.IX Item "-fipa-modref"
تحلیل mod/ref میان‌روالی را انجام می‌دهد. این بهینه‌سازی اثرات جانبی توابع (مکان‌هایی از حافظه که تغییر یافته یا به آن‌ها ارجاع داده شده است) را تحلیل کرده و بهینه‌سازی بهتری را در مرزهای فراخوانی تابع ممکن می‌سازد. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-fipa\-cp\fR 4
.IX Item "-fipa-cp"
انتشار ثابت میان‌روالی (interprocedural constant propagation) را انجام می‌دهد.
این بهینه‌سازی برنامه را تحلیل می‌کند تا تعیین کند چه زمانی مقادیر ارسال‌شده به توابع مقادیر ثابت هستند و سپس مطابق با آن بهینه‌سازی می‌کند.
در صورتی که مقادیر ثابتی به توابع ارسال شوند، این بهینه‌سازی می‌تواند عملکرد را به میزان قابل توجهی افزایش دهد.
این پرچم به‌طور پیش‌فرض در \fB\-O2\fR، \fB\-Os\fR و \fB\-O3\fR فعال است.
همچنین توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-fipa\-cp\-clone\fR 4
.IX Item "-fipa-cp-clone"
همتاسازی تابع (function cloning) را انجام می‌دهد تا انتشار ثابت میان‌روالی قوی‌تر شود.
در صورت فعال بودن، زمانی که یک تابعِ از بیرون قابل‌مشاهده بتواند با آرگومان‌های ثابت فراخوانی شود، انتشار ثابت میان‌روالی اقدام به همتاسازی تابع می‌کند.
از آنجا که این بهینه‌سازی می‌تواند رونوشت‌های متعددی از توابع ایجاد کند، ممکن است اندازه کد را به میزان قابل توجهی افزایش دهد.
این پرچم به‌طور پیش‌فرض در \fB\-O3\fR فعال است.
همچنین توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-fipa\-bit\-cp\fR 4
.IX Item "-fipa-bit-cp"
در صورت فعال بودن، انتشار ثابت بیتی میان‌روالی را انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O2\fR و توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال است.
این گزینه نیازمند فعال بودن \fB\-fipa\-cp\fR است.
.IP \fB\-fipa\-vrp\fR 4
.IX Item "-fipa-vrp"
در صورت فعال بودن، انتشار میان‌روالی دامنه‌های مقادیر (value ranges) را انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O2\fR فعال است. این گزینه نیازمند فعال بودن \fB\-fipa\-cp\fR است.
.IP \fB\-fipa\-icf\-functions\fR 4
.IX Item "-fipa-icf-functions"
.PD 0
.IP \fB\-fipa\-icf\-variables\fR 4
.IX Item "-fipa-icf-variables"
.IP \fB\-fipa\-icf\fR 4
.IX Item "-fipa-icf"
.PD
ادغام کدهای یکسان (Identical Code Folding) را برای توابع (\fB\-fipa\-icf\-functions\fR)، متغیرهای فقط‌خواندنی (\fB\-fipa\-icf\-variables\fR)، یا هر دو (\fB\-fipa\-icf\fR) انجام می‌دهد.
این بهینه‌سازی اندازه کد را کاهش می‌دهد و ممکن است با جایگزین کردن یک تابع با تابعی معادل با نامی متفاوت، بازگشایی پشته (unwind stack) را مختل کند. این بهینه‌سازی در صورت فعال بودن بهینه‌سازی زمان پیوند، مؤثرتر عمل می‌کند.
.Sp
اگرچه این رفتار مشابه بهینه‌سازی ICF در پیونددهنده Gold است، اما ICF در GCC در سطوح متفاوتی عمل می‌کند و بنابراین بهینه‌سازی‌ها یکسان نیستند \- هم‌ارزی‌هایی وجود دارند که فقط توسط GCC یافت می‌شوند و هم‌ارزی‌هایی که فقط توسط Gold پیدا می‌شوند.
.Sp
گزینه \&\fB\-fipa\-icf\fR به‌طور پیش‌فرض در \fB\-O2\fR و \fB\-Os\fR فعال است.
.IP \fB\-flate\-combine\-instructions\fR 4
.IX Item "-flate-combine-instructions"
دو مرحله ترکیب دستورالعمل را فعال می‌کند که نسبتاً در مراحل پایانی فرایند کامپایل اجرا می‌شوند. یکی از این مراحل قبل از تخصیص ثبات و دیگری پس از تخصیص ثبات اجرا می‌شود. هدف اصلی این مراحل، جایگزینی تعاریف در تمام موارد استفاده است.
.Sp
اکثر معماری‌های مقصد این پرچم را به‌طور پیش‌فرض در \fB\-O2\fR و \fB\-Os\fR فعال می‌کنند.
.IP \fB\-flive\-patching=\fR\fIlevel\fR 4
.IX Item "-flive-patching=level"
بهینه‌سازی‌های GCC را برای تولید خروجی مناسب جهت وصله‌زدن زنده (live-patching) کنترل می‌کند.
.Sp
اگر بهینه‌سازی کامپایلر از بدنه یک تابع یا اطلاعات استخراج‌شده از بدنه آن برای بهینه‌سازی/تغییر تابع دیگری استفاده کند، تابع دوم را تابع تأثیرپذیرفته (impacted function) از تابع اول می‌نامند. اگر تابعی وصله شود، توابع تأثیرپذیرفته از آن نیز باید وصله شوند.
.Sp
توابع تأثیرپذیرفته توسط بهینه‌سازی‌های میان‌روالی کامپایلر تعیین می‌شوند. برای نمونه، فراخواننده زمانی تأثیر می‌پذیرد که تابعی درون فراخواننده‌اش درون‌ریزی (inline) شود، تابعی همتاسازی شود و فراخواننده‌اش برای فراخوانی این همتای جدید تغییر یابد، یا اطلاعات خلوص/ثابت‌بودن تابع برای بهینه‌سازی فراخواننده‌های مستقیم یا غیرمستقیم آن استخراج شود، و غیره.
.Sp
معمولاً هر چه بهینه‌سازی‌های IPA بیشتری فعال باشند، تعداد توابع تأثیرپذیرفته برای هر تابع بیشتر خواهد بود. به منظور کنترل تعداد توابع تأثیرپذیرفته و محاسبه آسان‌تر فهرست توابع تأثیرپذیرفته، بهینه‌سازی‌های IPA را می‌توان به‌طور جزئی در دو سطح مختلف فعال کرد.
.Sp
آرگومان \fIlevel\fR باید یکی از موارد زیر باشد:
.RS 4
.IP \fBinline\-clone\fR 4
.IX Item "inline-clone"
فقط بهینه‌سازی‌های درون‌ریزی و همتاسازی را فعال می‌کند که شامل درون‌ریزی، همتاسازی، جایگزینی نرده‌ای میان‌روالی تجمعات و درون‌ریزی جزئی است. در نتیجه، هنگام وصله‌زدن یک تابع، تمام فراخواننده‌های آن و فراخواننده‌های همتاهای آن متأثر شده و بنابراین لازم است آن‌ها نیز وصله شوند.
.Sp
گزینه \&\fB\-flive\-patching=inline\-clone\fR پرچم‌های بهینه‌سازی زیر را غیرفعال می‌کند:
\&\fB\-fwhole\-program  \-fipa\-pta  \-fipa\-reference  \-fipa\-ra
\&\-fipa\-icf  \-fipa\-icf\-functions  \-fipa\-icf\-variables
\&\-fipa\-bit\-cp  \-fipa\-vrp  \-fipa\-pure\-const
\&\-fipa\-reference\-addressable
\&\-fipa\-stack\-alignment \-fipa\-modref\fR
.IP \fBinline\-only\-static\fR 4
.IX Item "inline-only-static"
فقط درون‌ریزی توابع ایستا را فعال می‌کند.
در نتیجه، هنگام وصله‌زدن یک تابع ایستا، تمام فراخواننده‌های آن متأثر شده و بنابراین باید آن‌ها نیز وصله شوند.
.Sp
علاوه بر تمام پرچم‌هایی که \fB\-flive\-patching=inline\-clone\fR غیرفعال می‌کند،
\&\fB\-flive\-patching=inline\-only\-static\fR پرچم‌های بهینه‌سازی اضافی زیر را نیز غیرفعال می‌کند:
\&\fB\-fipa\-cp\-clone  \-fipa\-sra  \-fpartial\-inlining  \-fipa\-cp\fR
.RE
.RS 4
.Sp
هنگامی که \fB\-flive\-patching\fR بدون هیچ مقداری مشخص شود، مقدار پیش‌فرض \fIinline\-clone\fR است.
.Sp
این پرچم به‌طور پیش‌فرض غیرفعال است.
.Sp
توجه داشته باشید که \fB\-flive\-patching\fR همراه با بهینه‌سازی زمان پیوند (\fB\-flto\fR) پشتیبانی نمی‌شود.
.RE.IP \fB\-fisolate\-erroneous\-paths\-dereference\fR 4
.IX Item "-fisolate-erroneous-paths-dereference"
مسیرهایی را که به دلیل ارجاع به اشاره‌گر تهی (در صورت فعال بودن \fB\-fdelete\-null\-pointer\-checks\fR) یا تقسیم بر صفر رفتار نادرست یا تعریف‌نشده ایجاد می‌کنند، شناسایی می‌کند. این مسیرها را از جریان اصلی کنترل برنامه جدا کرده و دستور با رفتار نادرست یا تعریف‌نشده را به یک تله (trap) تبدیل می‌کند. این پرچم به‌طور پیش‌فرض در \fB\-O2\fR و بالاتر فعال است.
.IP \fB\-fisolate\-erroneous\-paths\-attribute\fR 4
.IX Item "-fisolate-erroneous-paths-attribute"
مسیرهایی را شناسایی می‌کند که به دلیل استفاده از یک مقدار تهی (null) به روشی که توسط مشخصهٔ \f(CW\*(C`returns_nonnull\*(C'\fR یا \f(CW\*(C`nonnull\*(C'\fR ممنوع شده است، موجب رفتار نادرست یا تعریف‌نشده می‌شوند. این مسیرها را از جریان کنترل اصلی تفکیک کرده و عبارت با رفتار نادرست یا تعریف‌نشده را به یک تله (trap) تبدیل می‌کند. این گزینه در حال حاضر فعال نیست، اما ممکن است در آینده با \fB\-O2\fR فعال شود.
.IP \fB\-ftree\-sink\fR 4
.IX Item "-ftree-sink"
انتقال رو به جلوی ذخیره‌سازی‌ها (forward store motion) را روی درخت‌ها انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-ftree\-bit\-ccp\fR 4
.IX Item "-ftree-bit-ccp"
انتشار شرطی تنکِ ثابت‌های بیتی را روی درخت‌ها انجام داده و اطلاعات هم‌ترازی اشاره‌گرها را منتشر می‌کند.
این گذر تنها روی متغیرهای اسکالر محلی عمل کرده و به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر، به‌جز \fB\-Og\fR، فعال است.
این گزینه نیازمند فعال بودن \fB\-ftree\-ccp\fR است.
.IP \fB\-ftree\-ccp\fR 4
.IX Item "-ftree-ccp"
انتشار شرطی تنکِ ثابت‌ها (CCP) را روی درخت‌ها انجام می‌دهد. این گذر تنها روی متغیرهای اسکالر محلی عمل کرده و به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-fssa\-backprop\fR 4
.IX Item "-fssa-backprop"
اطلاعات مربوط به کاربردهای یک مقدار را در امتداد زنجیرهٔ تعریف به سمت بالا منتشر می‌کند تا تعاریف ساده‌سازی شوند. برای نمونه، اگر علامت یک مقدار هرگز اهمیتی نداشته باشد، این گذر عملیات علامت را حذف می‌کند. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-fssa\-phiopt\fR 4
.IX Item "-fssa-phiopt"
تطبیق الگو را روی گره‌های SSA PHI برای بهینه‌سازی کدهای شرطی انجام می‌دهد. این گذر به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر، به‌جز \fB\-Og\fR، فعال است.
.IP \fB\-ftree\-switch\-conversion\fR 4
.IX Item "-ftree-switch-conversion"
مقداردهی‌های اولیهٔ ساده در یک ساختار switch را به مقداردهی‌های اولیه از یک آرایهٔ اسکالر تبدیل می‌کند. این پرچم به‌طور پیش‌فرض در \fB\-O2\fR و بالاتر فعال است.
.IP \fB\-ftree\-tail\-merge\fR 4
.IX Item "-ftree-tail-merge"
به دنبال توالی‌های کد یکسان می‌گردد. در صورت یافتن، یکی را با یک پرش به دیگری جایگزین می‌کند. این بهینه‌سازی به ادغام دنباله (tail merging) یا پرش متقاطع (cross jumping) معروف است. این پرچم به‌طور پیش‌فرض در \fB\-O2\fR و بالاتر فعال است. زمان کامپایل در این گذر می‌تواند با استفاده از پارامتر \fBmax\-tail\-merge\-comparisons\fR و پارامتر \&\fBmax\-tail\-merge\-iterations\fR محدود شود.
.IP \fB\-ftree\-cselim\fR 4
.IX Item "-ftree-cselim"
حذف ذخیره‌سازی‌های شرطی را روی درخت‌ها انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر بر روی اهدافی که دستورالعمل‌های انتقال شرطی دارند فعال است.
.IP \fB\-ftree\-dce\fR 4
.IX Item "-ftree-dce"
حذف کدهای مرده (DCE) را روی درخت‌ها انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-ftree\-builtin\-call\-dce\fR 4
.IX Item "-ftree-builtin-call-dce"
حذف شرطی کدهای مرده (DCE) را برای فراخوانی‌های توابع داخلی (built\-in) که ممکن است \f(CW\*(C`errno\*(C'\fR را مقداردهی کنند اما در غیر این صورت فاقد اثر جانبی هستند، انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O2\fR و بالاتر، در صورتی که \fB\-Os\fR نیز مشخص نشده باشد، فعال است.
.IP \fB\-ffinite\-loops\fR 4
.IX Item "-ffinite-loops"
فرض می‌کند که یک حلقه دارای خروج، در نهایت به خروج می‌رسد و تا بی‌نهایت تکرار نخواهد شد. این به کامپایلر اجازه می‌دهد حلقه‌هایی را که در غیر این صورت فاقد اثر جانبی هستند، بدون در نظر گرفتن حلقهٔ نامتناهیِ احتمالی به عنوان یک اثر جانبی، حذف کند.
.Sp
این گزینه به‌طور پیش‌فرض در \fB\-O2\fR برای ++C با std=c++11\- یا بالاتر فعال است.
.IP \fB\-ftree\-dominator\-opts\fR 4
.IX Item "-ftree-dominator-opts"
انواع پاک‌سازی‌های سادهٔ اسکالر (انتشار ثابت/رونوشت، حذف افزونگی، انتشار محدوده و ساده‌سازی عبارات) را بر پایهٔ پیمایش درخت مسلط (dominator tree) انجام می‌دهد. این گزینه همچنین ریسه‌بندی پرش‌ها (برای کاهش پرش‌های متوالی به پرش‌های دیگر) را انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-ftree\-dse\fR 4
.IX Item "-ftree-dse"
حذف ذخیره‌سازی‌های مرده (DSE) را روی درخت‌ها انجام می‌دهد. ذخیره‌سازی مرده عملیات ذخیره‌ای در مکانی از حافظه است که پس از آن، بدون هیچ بارگذاری مداخله‌گری، توسط یک ذخیره‌سازی دیگر بازنویسی می‌شود. در این حالت ذخیره‌سازی پیشین می‌تواند حذف شود. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-ftree\-ch\fR 4
.IX Item "-ftree-ch"
رونوشت‌برداری از سرآیند حلقه را روی درخت‌ها انجام می‌دهد. این امر سودمند است چرا که بازدهی بهینه‌سازی‌های جابه‌جایی کد را افزایش می‌دهد. همچنین صرفه‌جویی در یک پرش را به همراه دارد. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است. این گزینه برای \fB\-Os\fR فعال نمی‌شود، زیرا معمولاً اندازهٔ کد را افزایش می‌دهد.
.IP \fB\-ftree\-loop\-optimize\fR 4
.IX Item "-ftree-loop-optimize"
بهینه‌سازی‌های حلقه را روی درخت‌ها انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-ftree\-loop\-linear\fR 4
.IX Item "-ftree-loop-linear"
.PD 0
.IP \fB\-floop\-strip\-mine\fR 4
.IX Item "-floop-strip-mine"
.IP \fB\-floop\-block\fR 4
.IX Item "-floop-block"
.PD
بهینه‌سازی‌های حلقه‌های تودرتو را انجام می‌دهد. معادل \&\fB\-floop\-nest\-optimize\fR است. برای استفاده از این تبدیل کد، GCC باید با \fB\-\-with\-isl\fR پیکربندی شده باشد تا زیرساخت تبدیل حلقهٔ Graphite فعال گردد.
.IP \fB\-fgraphite\-identity\fR 4
.IX Item "-fgraphite-identity"
تبدیل همانی را برای graphite فعال می‌کند. برای هر SCoP نمایش چندوجهی تولید شده و مجدداً به gimple تبدیل می‌شود. با استفاده از \&\fB\-fgraphite\-identity\fR می‌توان هزینه‌ها یا مزایای تبدیل GIMPLE \-> GRAPHITE \-> GIMPLE را ارزیابی کرد. همچنین برخی بهینه‌سازی‌های کمینه توسط تولیدکنندهٔ کد isl انجام می‌شود، مانند تفکیک شاخص و حذف کدهای مرده در حلقه‌ها.
.IP \fB\-floop\-nest\-optimize\fR 4
.IX Item "-floop-nest-optimize"
بهینه‌ساز حلقه‌های تودرتو بر پایهٔ isl را فعال می‌کند. این یک بهینه‌ساز عمومی حلقه‌های تودرتو بر اساس الگوریتم‌های بهینه‌سازی Pluto است. این گزینه ساختار حلقه‌ای را که برای مکان‌مندی داده‌ها و موازی‌سازی بهینه شده است محاسبه می‌کند. این گزینه آزمایشی است.
.IP \fB\-floop\-parallelize\-all\fR 4
.IX Item "-floop-parallelize-all"
از تحلیل وابستگی دادهٔ Graphite برای شناسایی حلقه‌هایی که قابلیت موازی‌سازی دارند استفاده می‌کند. تمام حلقه‌هایی را که طبق تحلیل فاقد وابستگی‌های وابسته به دورِ حلقه (loop carried dependences) هستند، بدون بررسی سودآور بودن موازی‌سازی، موازی می‌کند.
.IP \fB\-ftree\-coalesce\-vars\fR 4
.IX Item "-ftree-coalesce-vars"
هنگام تبدیل برنامه به خارج از نمایش SSA، تلاش می‌کند به جای متغیرهای موقت کامپایلر، با ادغام نسخه‌های مختلف متغیرهای تعریف‌شده توسط کاربر، حجم رونوشت‌برداری‌ها را کاهش دهد. این امر ممکن است توانایی عیب‌یابی برنامه‌ای بهینه‌شده را که با \&\fB\-fno\-var\-tracking\-assignments\fR کامپایل شده است به‌شدت محدود کند. در صورت نفی، این پرچم مانع ادغام متغیرهای کاربر در SSA می‌شود. این گزینه در صورت فعال بودن بهینه‌سازی به‌طور پیش‌فرض فعال است و در غیر این صورت اثر اندکی دارد.
.IP \fB\-ftree\-loop\-if\-convert\fR 4
.IX Item "-ftree-loop-if-convert"
تلاش می‌کند تا پرش‌های شرطی در درونی‌ترین حلقه‌ها را به معادل‌های بدون انشعاب تبدیل کند. هدف، حذف جریان کنترل از درونی‌ترین حلقه‌ها به منظور بهبود توانایی مرحلهٔ بردارسازی در مدیریت این حلقه‌ها است. این گزینه در صورت فعال بودن بردارسازی به‌طور پیش‌فرض فعال است.
.IP \fB\-ftree\-loop\-distribution\fR 4
.IX Item "-ftree-loop-distribution"
توزیع حلقه را انجام می‌دهد. این پرچم می‌تواند کارایی حافظهٔ نهان را روی بدنه‌های بزرگ حلقه بهبود بخشیده و امکان اعمال بهینه‌سازی‌های بیشتر روی حلقه، مانند موازی‌سازی یا بردارسازی را فراهم کند. برای نمونه، حلقهٔ
.Sp
.Vb 4
\&        DO I = 1, N
\&          A(I) = B(I) + C
\&          D(I) = E(I) * F
\&        ENDDO
.Ve
.Sp
به این شکل تبدیل می‌شود:
.Sp
.Vb 6
\&        DO I = 1, N
\&           A(I) = B(I) + C
\&        ENDDO
\&        DO I = 1, N
\&           D(I) = E(I) * F
\&        ENDDO
.Ve
.Sp
این پرچم به‌طور پیش‌فرض در \fB\-O3\fR فعال است.
همچنین توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR نیز فعال می‌شود.
.IP \fB\-ftree\-loop\-distribute\-patterns\fR 4
.IX Item "-ftree-loop-distribute-patterns"
توزیع حلقه‌ای الگوهایی را که می‌توان کد آن‌ها را با فراخوانی‌هایی به یک کتابخانه تولید کرد، انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O2\fR و بالاتر، و همچنین توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.Sp
این گذر حلقه‌های مقداردهی اولیه را توزیع کرده و فراخوانی به memset صفر را تولید می‌کند. برای نمونه، حلقهٔ
.Sp.Vb 4
\&        DO I = 1, N
\&          A(I) = 0
\&          B(I) = A(I) + I
\&        ENDDO
.Ve
.Sp
به صورت زیر تبدیل می‌شود:
.Sp
.Vb 6
\&        DO I = 1, N
\&           A(I) = 0
\&        ENDDO
\&        DO I = 1, N
\&           B(I) = A(I) + I
\&        ENDDO
.Ve
.Sp
و حلقه مقداردهی اولیه به یک فراخوانی memset zero تبدیل می‌شود.
.IP \fB\-floop\-interchange\fR 4
.IX Item "-floop-interchange"
انجام جابه‌جایی حلقه (loop interchange) خارج از graphite. این پرچم می‌تواند کارایی حافظه موقت (cache) را در حلقه‌های تو‌در‌تو بهبود بخشد و امکان بهینه‌سازی‌های بیشتر حلقه، مانند برداری‌سازی (vectorization) را فراهم کند. برای مثال، حلقه
.Sp
.Vb 4
\&        for (int i = 0; i < N; i++)
\&          for (int j = 0; j < N; j++)
\&            for (int k = 0; k < N; k++)
\&              c[i][j] = c[i][j] + a[i][k]*b[k][j];
.Ve
.Sp
به شکل زیر تبدیل می‌شود:
.Sp
.Vb 4
\&        for (int i = 0; i < N; i++)
\&          for (int k = 0; k < N; k++)
\&            for (int j = 0; j < N; j++)
\&              c[i][j] = c[i][j] + a[i][k]*b[k][j];
.Ve
.Sp
این پرچم به صورت پیش‌فرض در \fB\-O3\fR فعال است.
همچنین توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR نیز فعال می‌شود.
.IP \fB\-floop\-unroll\-and\-jam\fR 4
.IX Item "-floop-unroll-and-jam"
اعمال دگرگونی‌های باز کردن و ادغام (unroll and jam) روی حلقه‌های امکان‌پذیر. در یک حلقه تودرتو، این گزینه حلقه بیرونی را با ضریبی باز می‌کند و چندین حلقه درونی حاصل را در یکدیگر ادغام می‌نماید. این پرچم به صورت پیش‌فرض در \fB\-O3\fR فعال است. همچنین توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR نیز فعال می‌شود.
.IP \fB\-ftree\-loop\-im\fR 4
.IX Item "-ftree-loop-im"
انجام جابه‌جایی مقادیر نامتغیر حلقه (loop invariant motion) روی درخت‌ها. این گذر تنها مقادیر نامتغیری را جابه‌جا می‌کند که مدیریت آن‌ها در سطح RTL دشوار است (فراخوانی‌های توابع، عملیاتی که به توالی‌های غیربدیهی از دستورالعمل‌ها بسط می‌یابند). همراه با \fB\-funswitch\-loops\fR، این گزینه همچنین عملوندهای شروط نامتغیر را به بیرون از حلقه انتقال می‌دهد تا در تبدیل شرطی حلقه (loop unswitching) صرفاً از تحلیل‌های بدیهی نامتغیر بودن استفاده شود. این گذر شامل انتقال ذخیره‌سازی (store motion) نیز می‌شود.
.IP \fB\-ftree\-loop\-ivcanon\fR 4
.IX Item "-ftree-loop-ivcanon"
ایجاد یک شمارنده کانونیکال (استاندارد) برای تعداد تکرارها در حلقه‌هایی که تعیین تعداد تکرار آن‌ها نیازمند تحلیلی پیچیده است. بهینه‌سازی‌های بعدی می‌توانند سپس این تعداد را به سادگی تعیین کنند. این قابلیت به ویژه در ارتباط با باز کردن حلقه (unrolling) مفید است.
.IP \fB\-ftree\-scev\-cprop\fR 4
.IX Item "-ftree-scev-cprop"
انجام جایگزینی مقدار نهایی. اگر متغیری در حلقه به‌گونه‌ای تغییر کند که مقدار آن هنگام خروج از حلقه صرفاً با استفاده از مقدار اولیه‌اش و تعداد تکرارهای حلقه قابل محاسبه باشد، کاربردهای مقدار نهایی را با چنین محاسباتی جایگزین می‌کند، مشروط بر این‌که به اندازه کافی کم‌هزینه باشد. این کار وابستگی‌های داده‌ای را کاهش می‌دهد و ممکن است ساده‌سازی‌های بیشتری را ممکن سازد. به صورت پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-fivopts\fR 4
.IX Item "-fivopts"
انجام بهینه‌سازی‌های متغیر القایی (کاهش هزینه محاسباتی/strength reduction، ادغام متغیر القایی و حذف متغیر القایی) روی درخت‌ها. به صورت پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-ftree\-parallelize\-loops\fR 4
.IX Item "-ftree-parallelize-loops"
.PD 0
.IP \fB\-ftree\-parallelize\-loops=\fR\fIn\fR 4
.IX Item "-ftree-parallelize-loops=n"
.PD
موازی‌سازی حلقه‌ها، یعنی تقسیم فضای تکرار آن‌ها برای اجرا در چندین رشته (thread). این بهینه‌سازی تنها برای حلقه‌هایی ممکن است که تکرارهای آن‌ها مستقل از یکدیگر بوده و ترتیب اجرای آن‌ها به دلخواه قابل تغییر باشد. این بهینه‌سازی تنها در سیستم‌های چندپردازنده‌ای و برای حلقه‌هایی که وابسته به توان پردازنده (CPU\-intensive) هستند سودمند است، نه حلقه‌هایی که مثلاً با پهنای باند حافظه محدود شده‌اند. این گزینه مستلزم \fB\-pthread\fR است و بنابراین تنها روی مقصدهایی پشتیبانی می‌شود که از \fB\-pthread\fR پشتیبانی می‌کنند.
.Sp
هنگامی که مقدار مثبت \fIn\fR مشخص شود، تعداد رشته‌ها در زمان کامپایل ثابت شده و پس از کامپایل قابل تغییر نیست. کامپایلر دستور "#pragma omp parallel num_threads(\fIn\fR)" را تولید می‌کند.
.Sp
هنگامی که بدون \f(CW\*(C`=\fR\f(CIn\fR\f(CW\*(C'\fR استفاده شود (یعنی \fB\-ftree\-parallelize\-loops\fR)، تعداد رشته‌ها در زمان اجرای برنامه از طریق متغیر محیطی \fBOMP_NUM_THREADS\fR تعیین می‌شود. اگر \fBOMP_NUM_THREADS\fR تنظیم نشده باشد، محیط زمان اجرای OpenMP به طور خودکار تعداد پردازنده‌های در دسترس را شناسایی کرده و از آن مقدار استفاده می‌کند. این ویژگی امکان ایجاد فایل‌های باینری سازگار با پیکربندی‌های سخت‌افزاری مختلف بدون نیاز به کامپایل مجدد را فراهم می‌سازد.
.IP \fB\-ftree\-pta\fR 4
.IX Item "-ftree-pta"
انجام تحلیل اشاره‌گری درون‌تابعی (points\-to analysis) روی درخت‌ها. این پرچم به صورت پیش‌فرض در \fB\-O1\fR و بالاتر، به جز در \fB\-Og\fR، فعال است.
.IP \fB\-ftree\-sra\fR 4
.IX Item "-ftree-sra"
انجام جایگزینی نرده‌ای داده‌های تجمعی (scalar replacement of aggregates). این گذر ارجاعات به ساختارها را با اسکالرها جایگزین می‌کند تا از انتقال زودهنگام ساختارها به حافظه جلوگیری کند. این پرچم به صورت پیش‌فرض در \fB\-O1\fR و بالاتر، به جز در \fB\-Og\fR، فعال است.
.IP \fB\-fstore\-merging\fR 4
.IX Item "-fstore-merging"
انجام ادغام عملیات‌های ذخیره‌سازی باریک در آدرس‌های متوالی حافظه. این گذر، ذخیره‌سازی‌های پیوسته مقادیر بی‌واسطه (immediate) کوچکتر از یک کلمه (word) را در قالب ذخیره‌سازی‌های عریض‌تر و با تعداد کمتر ادغام می‌کند تا تعداد دستورالعمل‌ها کاهش یابد. این پرچم به صورت پیش‌فرض در \fB\-O2\fR و بالاتر و همچنین در \fB\-Os\fR فعال است.
.IP \fB\-ftree\-ter\fR 4
.IX Item "-ftree-ter"
انجام جایگزینی عبارت‌های موقت در طول فاز SSA\->normal. متغیرهای موقت تک‌کاربردی/تک‌تعریفی در محل استفاده‌شان با عبارت تعریف‌کننده‌شان جایگزین می‌شوند. این کار منجر به تولید کد غیر\-GIMPLE می‌شود، اما درخت‌های بسیار پیچیده‌تری را برای بسط‌دهنده‌ها (expanders) جهت تولید RTL بهتر فراهم می‌کند. این گزینه به صورت پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-ftree\-slsr\fR 4
.IX Item "-ftree-slsr"
انجام کاهش هزینه محاسباتی در خط مستقیم (straight\-line strength reduction) روی درخت‌ها. این پرچم عبارت‌های مرتبط شامل ضرب را شناسایی کرده و در صورت امکان آن‌ها را با محاسبات کم‌هزینه‌تر جایگزین می‌نماید. این گزینه به صورت پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-ftree\-vectorize\fR 4
.IX Item "-ftree-vectorize"
انجام برداری‌سازی (vectorization) روی درخت‌ها. این پرچم در صورت عدم تعیین صریح، گزینه‌های \fB\-ftree\-loop\-vectorize\fR و \fB\-ftree\-slp\-vectorize\fR را فعال می‌کند.
.IP \fB\-ftree\-loop\-vectorize\fR 4
.IX Item "-ftree-loop-vectorize"
انجام برداری‌سازی حلقه روی درخت‌ها. این پرچم به صورت پیش‌فرض در \fB\-O2\fR و توسط \fB\-ftree\-vectorize\fR، \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-ftree\-slp\-vectorize\fR 4
.IX Item "-ftree-slp-vectorize"
انجام برداری‌سازی در سطح بلوک پایه (SLP) روی درخت‌ها. این پرچم به صورت پیش‌فرض در \fB\-O2\fR و توسط \fB\-ftree\-vectorize\fR، \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-ftrivial\-auto\-var\-init=\fR\fIchoice\fR 4
.IX Item "-ftrivial-auto-var-init=choice"
مقداردهی اولیه متغیرهای محلی خودکار یا اشیاء موقت با یک الگو یا با صفر، به منظور افزایش امنیت و پیش‌بینی‌پذیری برنامه از طریق جلوگیری از افشا و استفاده از حافظه مقداردهی‌نشده.
کامپایلر GCC همچنان متغیر خودکاری را که دارای مقدارده اولیه صریح نباشد مقداردهی‌نشده در نظر می‌گیرد؛ هشدارهای \fB\-Wuninitialized\fR و \fB\-Wanalyzer\-use\-of\-uninitialized\-value\fR همچنان روی چنین متغیرهای خودکار یا اشیاء موقتی گزارش خواهند شد و کامپایلر بهینه‌سازی را طوری انجام می‌دهد که گویی متغیر مقداردهی‌نشده است.
با این گزینه، GCC همچنین هرگونه لایه‌گذاری (padding) متغیرهای خودکار یا اشیاء موقتی از نوع ساختار (structure) یا اجتماع (union) را با صفر مقداردهی می‌کند.
با این حال، پیاده‌سازی فعلی نمی‌تواند متغیرهای خودکاری را که مقداردهی اولیه‌شان توسط دستورات \f(CW\*(C`switch\*(C'\fR یا \f(CW\*(C`goto\*(C'\fR دور زده شده مقداردهی کند. از \fB\-Wtrivial\-auto\-var\-init\fR برای گزارش تمامی چنین مواردی استفاده کنید.
.Sp
سه مقدار ممکن برای \fIchoice\fR عبارتند از:
.RS 4
.IP * 4
\&\fBuninitialized\fR هیچ متغیر خودکاری را مقداردهی اولیه نمی‌کند.
.IP * 4
\&\fBpattern\fR متغیرهای خودکار را با مقادیری مقداردهی اولیه می‌کند که احتمالاً باگ‌های منطقی را در ادامه اجرا به خرابی (crash) تبدیل کنند، به آسانی در crash dump قابل تشخیص باشند، و مقادیری نباشند که برنامه‌نویس بتواند برای معناشناسی برنامه به آن‌ها تکیه کند.
مقدار فعلی یک الگوی تکرارشونده در سطح بایت با مقدار "0xFE" است.
مقادیر مورد استفاده برای الگوی مقداردهی اولیه ممکن است در آینده تغییر کنند.
.IP * 4
\&\fBzero\fR متغیرهای خودکار را با صفر مقداردهی اولیه می‌کند.
.RE
.RS 4
.Sp
مقدار پیش‌فرض \fBuninitialized\fR است مگر برای C++26؛ در این حالت اگر \fB\-ftrivial\-auto\-var\-init=\fR به هیچ وجه مشخص نشده باشد، متغیرهای خودکار یا اشیاء موقت با صفر مقداردهی اولیه می‌شوند، اما مقداردهی صفر برای بیت‌های لایه‌گذاری (padding) اتفاق نمی‌افتد.
.Sp
توجه داشته باشید که مقادیر مقدارده اولیه، چه \fBzero\fR و چه \fBpattern\fR، به بازنمایی داده‌ها (در حافظه یا ثبات‌های ماشین) اشاره دارند تا به تفسیر آن‌ها به عنوان مقادیر عددی. این تمایز ممکن است در زبان‌هایی که از انواع داده با بایاس (bias) یا ضرایب ضمنی پشتیبانی می‌کنند، و با افزونه‌هایی نظیر \fBhardbool\fR اهمیت داشته باشد. برای مثال، متغیری که از ۸ بیت برای نمایش مقادیر (بایاس‌شده) در محدوده \f(CW\*(C`range 160..400\*(C'\fR استفاده می‌کند، بسته به \fIchoice\fR با الگوهای بیتی \f(CW0x00\fR یا \f(CW0xFE\fR مقداردهی خواهد شد، صرف نظر از این‌که آیا این بازنمایی‌ها نشان‌دهنده مقادیری در آن محدوده هستند یا خیر؛ و حتی اگر باشند، تفسیر مقدار موجود در متغیر به مقدار بایاس بستگی خواهد داشت. یک متغیر \fBhardbool\fR که مثلاً از \f(CW0x5A\fR و \f(CW0xA5\fR به ترتیب برای \f(CW\*(C`false\*(C'\fR و \f(CW\*(C`true\*(C'\fR استفاده می‌کند، با هر دو انتخاب \fBchoice\fR مربوط به مقداردهی اولیه به دام (trap) می‌افتد، یعنی مقداردهی \fBzero\fR به بازنمایی مربوط به \f(CW\*(C`false\*(C'\fR تبدیل نخواهد شد، حتی اگر این کار برای متغیر \f(CW\*(C`static\*(C'\fR از همان نوع انجام شود. این بدان معناست که الگوی مقدارده اولیه عموماً به نوع متغیر مقداردهی‌شده وابسته نیست. یک استثنای قابل توجه این است که متغیرهای بولی (نامقاوم‌سازی‌شده) که درون ثبات‌ها جای می‌گیرند، حتی در صورت درخواست \fBpattern\fR با مقدار \f(CW\*(C`false\*(C'\fR (صفر) مقداردهی می‌شوند.
.Sp
می‌توانید این رفتار را برای یک متغیر خاص با استفاده از ویژگی استاندارد متغیر \f(CW\*(C`uninitialized\*(C'\fR یا در C++26 با استفاده از ویژگی \f(CW\*(C`[[indeterminate]]\*(C'\fR کنترل کنید.
.RE.IP \fB\-fvect\-cost\-model=\fR\fImodel\fR 4
.IX Item "-fvect-cost-model=model"
مدل هزینه مورد استفاده برای بردارسازی را تغییر می‌دهد. آرگومان \fImodel\fR
باید یکی از مقادیر \fBunlimited\fR، \fBdynamic\fR، \fBcheap\fR یا
\&\fBvery\-cheap\fR باشد.
در مدل \fBunlimited\fR فرض می‌شود مسیر کد برداری‌شده همیشه سودمند
است، در حالی که در مدل \fBdynamic\fR یک بررسی در زمان اجرا
از مسیر کد برداری‌شده محافظت می‌کند تا تنها برای تعداد تکرارهایی
فعال شود که احتمالاً سریع‌تر از اجرای حلقه اسکالر اصلی خواهند بود.
مدل \fBcheap\fR بردارسازی حلقه‌هایی را که انجام آن هزینه‌بر است غیرفعال
می‌کند؛ مثلاً به دلیل نیاز به بررسی‌های زمان اجرا برای وابستگی داده یا تراز بودن،
اما در غیر این صورت معادل مدل \fBdynamic\fR است. مدل \fBvery\-cheap\fR
در صورت نیاز به هرگونه بررسی زمان اجرا برای وابستگی داده یا تراز بودن، بردارسازی
حلقه‌ها را غیرفعال می‌کند؛ همچنین بردارسازی حلقه‌های خاتمه (epilogue) را نیز
غیرفعال می‌کند اما در غیر این صورت معادل مدل \fBcheap\fR است.
.Sp
مدل هزینه پیش‌فرض به دیگر پرچم‌های بهینه‌سازی بستگی دارد و
یا \fBdynamic\fR است یا \fBcheap\fR.
.IP \fB\-fsimd\-cost\-model=\fR\fImodel\fR 4
.IX Item "-fsimd-cost-model=model"
مدل هزینه مورد استفاده برای بردارسازی حلقه‌های مشخص‌شده با دایرکتیو OpenMP
simd را تغییر می‌دهد. آرگومان \fImodel\fR باید یکی از مقادیر
\&\fBunlimited\fR، \fBdynamic\fR یا \fBcheap\fR باشد. تمامی مقادیر \fImodel\fR
همان مفهوم شرح داده‌شده در \fB\-fvect\-cost\-model\fR را دارند و به‌طور پیش‌فرض
از مدل هزینه تعریف‌شده با \fB\-fvect\-cost\-model\fR استفاده می‌شود.
.IP \fB\-ftree\-vrp\fR 4
.IX Item "-ftree-vrp"
انتشار محدوده مقادیر (Value Range Propagation) را روی درخت‌ها انجام می‌دهد.
این عملیات شبیه به گذرگاه انتشار ثوابت است، اما به جای مقادیر، محدوده‌ای از مقادیر
منتشر می‌شوند. این امر به بهینه‌سازها امکان می‌دهد بررسی‌های غیرضروری محدوده
مانند بررسی حدود آرایه‌ها و بررسی اشاره‌گر تهی (null pointer) را حذف کنند. این گزینه
به‌طور پیش‌فرض در سطوح \fB\-O2\fR و بالاتر فعال است. حذف بررسی اشاره‌گر تهی
تنها در صورتی انجام می‌شود که \fB\-fdelete\-null\-pointer\-checks\fR فعال باشد.
.IP \fB\-fsplit\-paths\fR 4
.IX Item "-fsplit-paths"
مسیرهایی را که به یال‌های بازگشتی حلقه منتهی می‌شوند، تقسیم می‌کند. این امر
می‌تواند حذف کدهای مرده و حذف عبارات مشترک فرعی را بهبود بخشد.
این گزینه به‌طور پیش‌فرض در سطوح \fB\-O3\fR و بالاتر فعال است.
.IP \fB\-fsplit\-ivs\-in\-unroller\fR 4
.IX Item "-fsplit-ivs-in-unroller"
بیان مقادیر متغیرهای القایی در تکرارهای بعدی حلقه بازشده را با استفاده از مقدار
موجود در تکرار اول فعال می‌کند. این کار زنجیره‌های طولانی وابستگی را می‌شکند
و در نتیجه کارایی گذرگاه‌های زمان‌بندی را بهبود می‌بخشد.
.Sp
ترکیبی از \fB\-fweb\fR و CSE اغلب برای رسیدن به اثر مشابه کافی است. با این حال،
در مواردی که بدنه حلقه پیچیده‌تر از یک بلوک پایه منفرد است، این روش قابل اطمینان
نیست. همچنین روی برخی معماری‌ها به دلیل محدودیت‌های موجود در گذرگاه CSE
به‌هیچ‌وجه کار نمی‌کند.
.Sp
این بهینه‌سازی به‌طور پیش‌فرض فعال است.
.IP \fB\-fvariable\-expansion\-in\-unroller\fR 4
.IX Item "-fvariable-expansion-in-unroller"
با این گزینه، کامپایلر هنگام باز کردن حلقه، چندین رونوشت از برخی متغیرهای
محلی ایجاد می‌کند که می‌تواند به ایجاد کدی با کارایی برتر منجر شود.
.Sp
این بهینه‌سازی به‌طور پیش‌فرض برای مقصدهای PowerPC فعال است، اما در غیر
این صورت به‌طور پیش‌فرض غیرفعال است.
.IP \fB\-fpartial\-inlining\fR 4
.IX Item "-fpartial-inlining"
بخش‌هایی از توابع را درون‌خطی (inline) می‌کند. این گزینه تنها زمانی تأثیر
دارد که خودِ درون‌خطی‌سازی با گزینه‌های \fB\-finline\-functions\fR
یا \fB\-finline\-small\-functions\fR فعال شده باشد.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است.
.IP \fB\-fpredictive\-commoning\fR 4
.IX Item "-fpredictive-commoning"
بهینه‌سازی اشتراک‌پذیری پیش‌بینانه را انجام می‌دهد؛ یعنی استفاده مجدد از
محاسبات (به‌ویژه بارگذاری‌ها و ذخیره‌سازی‌های حافظه) که در تکرارهای
قبلی حلقه‌ها انجام شده است.
.Sp
این گزینه در سطح \fB\-O3\fR فعال است.
همچنین توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR نیز فعال می‌شود.
.IP \fB\-fprefetch\-loop\-arrays\fR 4
.IX Item "-fprefetch-loop-arrays"
در صورت پشتیبانی ماشین مقصد، دستورالعمل‌هایی برای پیش‌واکشی (prefetch)
حافظه تولید می‌کند تا عملکرد حلقه‌هایی که به آرایه‌های بزرگ دسترسی دارند بهبود یابد.
.Sp
این گزینه ممکن است کدی بهتر یا بدتر تولید کند؛ نتایج به‌شدت به ساختار
حلقه‌ها درون کد منبع بستگی دارد.
.Sp
در سطح \fB\-Os\fR غیرفعال است.
.IP \fB\-fno\-printf\-return\-value\fR 4
.IX Item "-fno-printf-return-value"
ثوابت را جایگزین مقادیر بازگشتی مشخص توابع خروجی قالب‌بندی‌شده مانند
\f(CW\*(C`sprintf\*(C'\fR، \f(CW\*(C`snprintf\*(C'\fR، \f(CW\*(C`vsprintf\*(C'\fR و
\&\f(CW\*(C`vsnprintf\*(C'\fR (اما نه \f(CW\*(C`printf\*(C'\fR یا \f(CW\*(C`fprintf\*(C'\fR) نمی‌کند. این
تبدیل به GCC امکان می‌دهد تا شاخه‌ها را بر اساس مقدار بازگشتی شناخته‌شده این
توابع — هنگامی که با آرگومان‌های ثابت فراخوانی شده‌اند یا مقادیر آن‌ها در محدوده‌ای
قرار دارد که تعیین دقیق مقدار بازگشتی را ممکن می‌سازد — بهینه‌سازی یا حتی
حذف کند. برای نمونه، هنگامی که \&\fB\-fprintf\-return\-value\fR فعال است،
هم شاخه و هم بدنه دستور \f(CW\*(C`if\*(C'\fR (اما نه فراخوانی \f(CW\*(C`snprint\*(C'\fR)
در صورتی که \f(CW\*(C`i\*(C'\fR یک عدد صحیح ۳۲ بیتی یا کوچک‌تر باشد می‌توانند
حذف و بهینه‌سازی شوند، زیرا تضمین می‌شود که مقدار بازگشتی حداکثر ۸ باشد.
.Sp
.Vb 3
\&        char buf[9];
\&        if (snprintf (buf, "%08x", i) >= sizeof buf)
\&          ...
.Ve
.Sp
گزینه \fB\-fprintf\-return\-value\fR به بهینه‌سازی‌های دیگر وابسته است و
بهترین نتایج را در \fB\-O2\fR و بالاتر ارائه می‌دهد. این گزینه هماهنگ با
گزینه‌های \fB\-Wformat\-overflow\fR و \fB\-Wformat\-truncation\fR کار می‌کند.
گزینه \fB\-fprintf\-return\-value\fR به‌طور پیش‌فرض فعال است.
.IP \fB\-fno\-peephole\fR 4
.IX Item "-fno-peephole"
.PD 0
.IP \fB\-fno\-peephole2\fR 4
.IX Item "-fno-peephole2"
.PD
هرگونه بهینه‌سازی روزنه‌ای (peephole) مختص به ماشین را غیرفعال می‌کند. تفاوت
بین \fB\-fno\-peephole\fR و \fB\-fno\-peephole2\fR در نحوه پیاده‌سازی آن‌ها در
کامپایلر است؛ برخی مقصدها از یکی، برخی از دیگری و تعداد اندکی از هر دو استفاده می‌کنند.
.Sp
\&\fB\-fpeephole\fR به‌طور پیش‌فرض فعال است.
\&\fB\-fpeephole2\fR در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است.
.IP \fB\-fno\-guess\-branch\-probability\fR 4
.IX Item "-fno-guess-branch-probability"
احتمالات انشعاب را با استفاده از روش‌های ابتکاری (heuristics) حدس نمی‌زند.
.Sp
اگر احتمالات انشعاب توسط بازخورد تحلیل کارایی (\fB\-fprofile\-arcs\fR) ارائه نشده
باشند، GCC از روش‌های ابتکاری برای حدس زدن آن‌ها استفاده می‌کند. این روش‌های
ابتکاری بر پایه نمودار جریان کنترل هستند. اگر برخی احتمالات انشعاب توسط
\f(CW\*(C`_\|_builtin_expect\*(C'\fR مشخص شده باشند، روش‌های ابتکاری برای حدس زدن
احتمالات انشعاب برای بقیه نمودار جریان کنترل با در نظر گرفتن اطلاعات
\f(CW\*(C`_\|_builtin_expect\*(C'\fR به کار گرفته می‌شوند. تعاملات میان روش‌های ابتکاری
و \f(CW\*(C`_\|_builtin_expect\*(C'\fR می‌تواند پیچیده باشد و در برخی موارد، ممکن است
غیرفعال کردن روش‌های ابتکاری مفید باشد تا درک اثرات \f(CW\*(C`_\|_builtin_expect\*(C'\fR
آسان‌تر گردد.
.Sp
همچنین می‌توان احتمال مورد انتظار عبارت را با استفاده از تابع توکار
\f(CW\*(C`_\|_builtin_expect_with_probability\*(C'\fR مشخص کرد.
.Sp
پیش‌فرض در سطوح \&\fB\-O\fR، \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR
برابر با \fB\-fguess\-branch\-probability\fR است.
.IP \fB\-freorder\-blocks\fR 4
.IX Item "-freorder-blocks"
بلوک‌های پایه را در تابع کامپایل‌شده مجدداً مرتب می‌کند تا تعداد انشعاب‌های
پیموده‌شده کاهش یافته و محلی بودن کد (locality) بهبود یابد.
.Sp
در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است.
.IP \fB\-freorder\-blocks\-algorithm=\fR\fIalgorithm\fR 4
.IX Item "-freorder-blocks-algorithm=algorithm"
از الگوریتم مشخص‌شده برای بازترتیب بلوک‌های پایه استفاده می‌کند. آرگومان
\&\fIalgorithm\fR می‌تواند \fBsimple\fR باشد که اندازه کد را افزایش نمی‌دهد
(مگر گاهی به دلیل اثرات ثانویه مانند ترازسازی)، یا \fBstc\fR، یعنی الگوریتم
«software trace cache» که تلاش می‌کند تمام کدهایی را که مکرراً اجرا می‌شوند در
کنار یکدیگر قرار دهد و با ایجاد رونوشت‌های اضافی از کد، تعداد انشعاب‌های
اجراشده را به حداقل برساند.
.Sp
پیش‌فرض در سطوح \fB\-O1\fR و \fB\-Os\fR برابر با \fBsimple\fR، و
در سطوح \fB\-O2\fR و \fB\-O3\fR برابر با \&\fBstc\fR است.
.IP \fB\-freorder\-blocks\-and\-partition\fR 4
.IX Item "-freorder-blocks-and-partition"
علاوه بر بازترتیب بلوک‌های پایه در تابع کامپایل‌شده به منظور کاهش تعداد
انشعاب‌های پیموده‌شده، بلوک‌های پایه داغ و سرد را به بخش‌های جداگانه‌ای
از فایل‌های اسمبلی و \fI.o\fR افرازش می‌کند تا عملکرد صفحه‌بندی و محلی بودن
حافظه پنهان بهبود یابد.
.Sp
این بهینه‌سازی در حضور مدیریت استثنا یا جدول‌های بازپیچی (unwind tables) (روی
مقصدهایی که از طرح‌های اختصاصی مقصد یا setjump/longjump استفاده می‌کنند)، برای بخش‌های
linkonce، برای توابعی با ویژگی بخش تعریف‌شده توسط کاربر و روی هر معماری
که از بخش‌های نام‌گذاری‌شده پشتیبانی نمی‌کند، به‌طور خودکار خاموش می‌شود. هنگامی
که \fB\-fsplit\-stack\fR استفاده می‌شود این گزینه به‌طور پیش‌فرض فعال نیست
(به منظور جلوگیری از خطاهای پیونددهنده)، اما ممکن است به‌طور صریح فعال شود
(در صورت استفاده از یک پیونددهنده سازگار).
.Sp
برای x86 در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است.
.IP \fB\-freorder\-functions\fR 4
.IX Item "-freorder-functions"
توابع را در فایل شیء مجدداً مرتب می‌کند تا محلی بودن کد بهبود یابد.
برخلاف \fB\-fipa\-reorder\-for\-locality\fR، این گزینه گروه‌بندی تمام توابعِ
درون یک دسته (hot/normal/cold/never\-executed) را در کنار هم در اولویت
قرار می‌دهد. این کار با استفاده از زیربخش‌های ویژه \f(CW\*(C`.text.hot\*(C'\fR
برای توابعی که بیشتر اجرا می‌شوند و \f(CW\*(C`.text.unlikely\*(C'\fR برای توابعی که
احتمال اجرای آن‌ها کم است، پیاده‌سازی می‌شود. بازترتیب توسط پیونددهنده انجام
می‌شود، بنابراین قالب فایل شیء باید از بخش‌های نام‌گذاری‌شده پشتیبانی کند و
پیونددهنده باید آن‌ها را به روشی معقول در جای خود قرار دهد.
.Sp
این گزینه مؤثر نخواهد بود مگر اینکه یا بازخورد تحلیل کارایی ارائه دهید
(برای جزئیات \fB\-fprofile\-arcs\fR را ببینید) یا به صورت دستی توابع را با
ویژگی‌های \&\f(CW\*(C`hot\*(C'\fR یا \f(CW\*(C`cold\*(C'\fR نشانه‌گذاری کنید.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است..IP \fB\-fstrict\-aliasing\fR 4
.IX Item "-fstrict-aliasing"
به کامپایلر اجازه می‌دهد سخت‌گیرانه‌ترین قوانین نام مستعار (aliasing) قابل اعمال بر زبان در حال کامپایل را فرض کند. برای C (و ++C)، این گزینه بهینه‌سازی‌ها را بر پایه نوع عبارات فعال می‌کند. به‌ویژه، دسترسی به شیئی از یک نوع از طریق عبارتی با نوعی دیگر مجاز نیست، مگر اینکه نوع‌ها \fIcompatible types\fR (نوع‌های سازگار) باشند، فقط در علامت‌دار بودن (signedness) یا توصیف‌کننده‌ها (qualifiers) تفاوت داشته باشند، یا عبارت دارای یک نوع نویسه‌ای (character type) باشد. دسترسی به اشیاء اسکالر از طریق نوع برداری متناظر نیز مجاز است.
.Sp
برای نمونه، یک \f(CW\*(C`unsigned int\*(C'\fR می‌تواند نام مستعار یک \f(CW\*(C`int\*(C'\fR باشد، اما نمی‌تواند نام مستعار یک \&\f(CW\*(C`void*\*(C'\fR یا یک \f(CW\*(C`double\*(C'\fR باشد. یک نوع نویسه‌ای می‌تواند نام مستعار هر نوع دیگری باشد.
.Sp
به کدهایی مانند این توجه ویژه داشته باشید:
.Sp
.Vb 4
\&        union a_union {
\&          int i;
\&          double d;
\&        };
\&        
\&        int f() {
\&          union a_union t;
\&          t.d = 3.0;
\&          return t.i;
\&        }
.Ve
.Sp
رویهٔ خواندن از عضوی از یک union متفاوت با عضوی که اخیراً در آن نوشته شده است (که "type\-punning" نامیده می‌شود) متداول است. حتی با \&\fB\-fstrict\-aliasing\fR، استفاده از type\-punning در C مجاز است، به شرطی که دسترسی به حافظه از طریق نوع union انجام گیرد. در استاندارد ISO C++، عمل type\-punning از طریق نوع union رفتاری تعریف‌نشده (undefined behavior) است، اما GCC آن را به عنوان یک افزونه پشتیبانی می‌کند. بنابراین، کد بالا طبق انتظار کار می‌کند. با این حال، کد زیر ممکن است این‌گونه کار نکند:
.Sp
.Vb 7
\&        int f() {
\&          union a_union t;
\&          int* ip;
\&          t.d = 3.0;
\&          ip = &t.i;
\&          return *ip;
\&        }
.Ve
.Sp
به همین ترتیب، دسترسی از طریق دریافت آدرس، تبدیل نوع (cast) اشاره‌گر حاصل و ارجاع‌زدایی (dereferencing) نتیجه، دارای رفتاری تعریف‌نشده است، حتی اگر تبدیل نوع از یک نوع union استفاده کند؛ مانند:
.Sp
.Vb 4
\&        int f() {
\&          double d = 3.0;
\&          return ((union a_union *) &d)\->i;
\&        }
.Ve
.Sp
گزینهٔ \fB\-fstrict\-aliasing\fR در سطوح بهینه‌سازی \&\fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود.
.IP \fB\-fipa\-strict\-aliasing\fR 4
.IX Item "-fipa-strict-aliasing"
کنترل می‌کند که آیا قوانین \fB\-fstrict\-aliasing\fR فراتر از مرزهای توابع اعمال شوند یا خیر. توجه داشته باشید که اگر چندین تابع درون یک تابع به‌صورت درون‌خطی (inline) ادغام شوند، دسترسی‌های حافظه دیگر عبور از مرز تابع محسوب نمی‌شوند.
.Sp
گزینهٔ \fB\-fipa\-strict\-aliasing\fR به‌طور پیش‌فرض فعال است و تنها در ترکیب با \fB\-fstrict\-aliasing\fR اثرگذار خواهد بود.
.IP \fB\-falign\-functions\fR 4
.IX Item "-falign-functions"
.PD 0
.IP \fB\-falign\-functions=\fR\fIn\fR 4
.IX Item "-falign-functions=n"
.IP \fB\-falign\-functions=\fR\fIn\fR\fB:\fR\fIm\fR 4
.IX Item "-falign-functions=n:m"
.IP \fB\-falign\-functions=\fR\fIn\fR\fB:\fR\fIm\fR\fB:\fR\fIn2\fR 4
.IX Item "-falign-functions=n:m:n2"
.IP \fB\-falign\-functions=\fR\fIn\fR\fB:\fR\fIm\fR\fB:\fR\fIn2\fR\fB:\fR\fIm2\fR 4
.IX Item "-falign-functions=n:m:n2:m2"
.PD
شروع توابع را با پرش حداکثر \fIm\fR\-1 بایت، روی توان بعدی عدد دوِ بزرگ‌تر یا مساوی با \fIn\fR تراز (align) می‌کند. این کار تضمین می‌کند که حداقل \fIm\fR بایت اول تابع بتواند توسط پردازنده بدون عبور از مرز ترازِ \fIn\fR بایتی واکشی (fetch) شود.
این یک بهینه‌سازی کارایی کد است و از ترازسازی برای توابعی که سرد (cold - کم‌کاربرد) در نظر گرفته می‌شوند صرف‌نظر می‌گردد. اگر ترازسازی برای تمام توابع الزامی است، از \fB\-fmin\-function\-alignment\fR استفاده کنید.
.Sp
اگر \fIm\fR تعیین نشده باشد، مقدار پیش‌فرض آن \fIn\fR خواهد بود.
.Sp
مثال‌ها: \fB\-falign\-functions=32\fR توابع را روی مرز ۳۲ بایتی بعدی تراز می‌کند، \fB\-falign\-functions=24\fR تنها در صورتی روی مرز ۳۲ بایتی بعدی تراز می‌کند که این کار با پرش ۲۳ بایت یا کمتر میسر باشد، و \&\fB\-falign\-functions=32:7\fR تنها در صورتی روی مرز ۳۲ بایتی بعدی تراز می‌کند که با پرش ۶ بایت یا کمتر امکان‌پذیر باشد.
.Sp
جفت دوم مقادیر \fIn2\fR:\fIm2\fR امکان تعیین یک تراز ثانویه را فراهم می‌کند: \fB\-falign\-functions=64:7:32:3\fR در صورتی که با پرش ۶ بایت یا کمتر امکان‌پذیر باشد، روی مرز ۶۴ بایتی بعدی تراز می‌کند؛ در غیر این صورت، اگر با پرش ۲ بایت یا کمتر ممکن باشد، روی مرز ۳۲ بایتی بعدی تراز می‌نماید.
اگر \fIm2\fR مشخص نشده باشد، مقدار پیش‌فرض آن \fIn2\fR خواهد بود.
.Sp
برخی از اسمبلرها این پرچم را فقط زمانی پشتیبانی می‌کنند که \fIn\fR توانی از دو باشد؛ در چنین حالتی، مقدار به سمت بالا گرد می‌شود.
.Sp
گزینه‌های \&\fB\-fno\-align\-functions\fR و \fB\-falign\-functions=1\fR معادل یکدیگرند و به معنای عدم ترازسازی توابع هستند.
.Sp
اگر \fIn\fR مشخص نشده یا صفر باشد، از یک مقدار پیش‌فرض وابسته به معماری ماشین استفاده می‌شود. حداکثر مقدار مجاز برای گزینهٔ \fIn\fR برابر با 65536 است.
.Sp
در سطوح \fB\-O2\fR و \fB\-O3\fR فعال می‌شود.
.IP \fB\-flimit\-function\-alignment\fR 4
.IX Item "-flimit-function-alignment"
اگر این گزینه فعال باشد، کامپایلر تلاش می‌کند از تراز بیش‌ازحد (overaligning) و غیرضروری توابع خودداری کند. این گزینه می‌کوشد به اسمبلر دستور دهد به میزان تعیین‌شده با \fB\-falign\-functions\fR ترازسازی کند، اما تعداد بایت‌هایی بیش از اندازهٔ خود تابع را رد نکند.
.IP \fB\-falign\-labels\fR 4
.IX Item "-falign-labels"
.PD 0
.IP \fB\-falign\-labels=\fR\fIn\fR 4
.IX Item "-falign-labels=n"
.IP \fB\-falign\-labels=\fR\fIn\fR\fB:\fR\fIm\fR 4
.IX Item "-falign-labels=n:m"
.IP \fB\-falign\-labels=\fR\fIn\fR\fB:\fR\fIm\fR\fB:\fR\fIn2\fR 4
.IX Item "-falign-labels=n:m:n2"
.IP \fB\-falign\-labels=\fR\fIn\fR\fB:\fR\fIm\fR\fB:\fR\fIn2\fR\fB:\fR\fIm2\fR 4
.IX Item "-falign-labels=n:m:n2:m2"
.PD
تمام مقصدهای پرش (branch targets) را روی یک مرزِ توان دو تراز می‌کند.
.Sp
پارامترهای این گزینه مشابه گزینهٔ \fB\-falign\-functions\fR هستند.
\&\fB\-fno\-align\-labels\fR و \fB\-falign\-labels=1\fR معادل یکدیگرند و به معنای عدم ترازسازی برچسب‌ها هستند.
.Sp
اگر گزینه‌های \fB\-falign\-loops\fR یا \fB\-falign\-jumps\fR قابل اعمال بوده و بزرگ‌تر از این مقدار باشند، مقادیر آن‌ها به جای این مقدار استفاده می‌شوند.
.Sp
اگر \fIn\fR مشخص نشده یا صفر باشد، از یک پیش‌فرض وابسته به معماری ماشین استفاده می‌شود که به احتمال بسیار زیاد \fB1\fR خواهد بود، به معنای عدم ترازسازی.
حداکثر مقدار مجاز برای گزینهٔ \fIn\fR برابر با 65536 است.
.Sp
در سطوح \fB\-O2\fR و \fB\-O3\fR فعال می‌شود.
.IP \fB\-falign\-loops\fR 4
.IX Item "-falign-loops"
.PD 0
.IP \fB\-falign\-loops=\fR\fIn\fR 4
.IX Item "-falign-loops=n"
.IP \fB\-falign\-loops=\fR\fIn\fR\fB:\fR\fIm\fR 4
.IX Item "-falign-loops=n:m"
.IP \fB\-falign\-loops=\fR\fIn\fR\fB:\fR\fIm\fR\fB:\fR\fIn2\fR 4
.IX Item "-falign-loops=n:m:n2"
.IP \fB\-falign\-loops=\fR\fIn\fR\fB:\fR\fIm\fR\fB:\fR\fIn2\fR\fB:\fR\fIm2\fR 4
.IX Item "-falign-loops=n:m:n2:m2"
.PD
حلقه‌ها را روی یک مرزِ توان دو تراز می‌کند. اگر حلقه‌ها به دفعات زیادی اجرا شوند، این کار زمان صرف‌شده برای اجرای دستورالعمل‌های پرکنندهٔ ساختگی (dummy padding) را جبران می‌کند.
این یک بهینه‌سازی کارایی کد است و از ترازسازی برای حلقه‌هایی که سرد (کم‌کاربرد) در نظر گرفته می‌شوند صرف‌نظر می‌گردد.
.Sp
اگر \fB\-falign\-labels\fR بزرگ‌تر از این مقدار باشد، مقدار آن به جای این گزینه استفاده می‌شود.
.Sp
پارامترهای این گزینه مشابه گزینهٔ \fB\-falign\-functions\fR هستند.
\&\fB\-fno\-align\-loops\fR و \fB\-falign\-loops=1\fR معادل یکدیگرند و به معنای عدم ترازسازی حلقه‌ها هستند.
حداکثر مقدار مجاز برای گزینهٔ \fIn\fR برابر با 65536 است.
.Sp
اگر \fIn\fR مشخص نشده یا صفر باشد، از مقدار پیش‌فرض وابسته به معماری ماشین استفاده می‌شود.
.Sp
در سطوح \fB\-O2\fR و \fB\-O3\fR فعال می‌شود.
.IP \fB\-falign\-jumps\fR 4
.IX Item "-falign-jumps"
.PD 0
.IP \fB\-falign\-jumps=\fR\fIn\fR 4
.IX Item "-falign-jumps=n"
.IP \fB\-falign\-jumps=\fR\fIn\fR\fB:\fR\fIm\fR 4
.IX Item "-falign-jumps=n:m".IP \fB\-falign\-jumps=\fR\fIn\fR\fB:\fR\fIm\fR\fB:\fR\fIn2\fR 4
.IX Item "-falign-jumps=n:m:n2"
.IP \fB\-falign\-jumps=\fR\fIn\fR\fB:\fR\fIm\fR\fB:\fR\fIn2\fR\fB:\fR\fIm2\fR 4
.IX Item "-falign-jumps=n:m:n2:m2"
.PD
هم‌تراز کردن مقصدهای انشعاب با یک مرز از توان دو، برای مقاصدی که
تنها با پرش قابل دسترسی هستند. در این حالت، نیازی به اجرای
هیچ دستورالعمل صوری نیست.
این یک بهینه‌سازی برای کارایی کد است و از هم‌ترازی برای پرش‌هایی که
سرد تلقی می‌شوند، صرف‌نظر می‌شود.
.Sp
اگر \fB\-falign\-labels\fR از این مقدار بزرگ‌تر باشد، در این صورت
مقدار آن به‌جای این مقدار استفاده می‌شود.
.Sp
پارامترهای این گزینه مشابه گزینهٔ \fB\-falign\-functions\fR هستند.
گزینه‌های \&\fB\-fno\-align\-jumps\fR و \fB\-falign\-jumps=1\fR
معادل یکدیگرند و به این معنا هستند که حلقه‌ها هم‌تراز نمی‌شوند.
.Sp
اگر \fIn\fR مشخص نشود یا صفر باشد، از مقدار پیش‌فرض وابسته به ماشین استفاده می‌شود.
بیشترین مقدار مجاز برای گزینهٔ \fIn\fR برابر ۶۵۵۳۶ است.
.Sp
در سطوح \fB\-O2\fR و \fB\-O3\fR فعال می‌شود.
.IP \fB\-fmin\-function\-alignment\fR 4
.IX Item "-fmin-function-alignment"
تعیین حداقل هم‌ترازی توابع با توان بعدی از دو که بزرگ‌تر یا
مساوی با \fIn\fR باشد. برخلاف \fB\-falign\-functions\fR، این هم‌ترازی
برای تمام توابع (حتی آن‌هایی که سرد تلقی می‌شوند) نیز اعمال می‌شود. همچنین این هم‌ترازی
تحت تأثیر \fB\-flimit\-function\-alignment\fR قرار نمی‌گیرد.
.IP \fB\-fno\-allocation\-dce\fR 4
.IX Item "-fno-allocation-dce"
عدم حذف تخصیص‌های استفاده‌نشده در ++C (با استفاده از عملگر \f(CW\*(C`new\*(C'\fR و عملگر \f(CW\*(C`delete\*(C'\fR)
در حذف کدهای مرده (dead code elimination).
.Sp
همچنین ببینید: \fB\-fmalloc\-dce\fR.
.IP \fB\-fallow\-store\-data\-races\fR 4
.IX Item "-fallow-store-data-races"
به کامپایلر اجازه می‌دهد بهینه‌سازی‌هایی را انجام دهد که ممکن است رقابت‌های داده‌ای جدیدی
در ذخیره‌سازی‌ها (stores) ایجاد کند، بدون آن‌که اثبات کند متغیر نمی‌تواند به‌طور هم‌روند
توسط سایر ریسه‌ها دسترسی شود. این گزینه بر بهینه‌سازی داده‌های محلی تأثیری ندارد. اگر
مشخص باشد که داده‌های سراسری توسط چندین ریسه دسترسی نخواهند شد، استفاده از این
گزینه ایمن است.
.Sp
نمونه‌هایی از بهینه‌سازی‌های فعال‌شده توسط \fB\-fallow\-store\-data\-races\fR شامل
ارتقا (hoisting) یا تبدیل‌های شرطی (if\-conversions) است که ممکن است سبب شوند مقداری که
پیش‌تر در حافظه بوده مجدداً با همان مقدار بازنویسی شود. چنین بازنویسی‌ای در یک زمینهٔ
تک‌ریسه‌ای ایمن است اما ممکن است در زمینهٔ چندریسه‌ای ناامن باشد. توجه داشته باشید که
در برخی پردازنده‌ها، ممکن است تبدیل‌های شرطی برای فعال‌سازی برداری‌سازی (vectorization)
لازم باشد.
.Sp
در سطح \fB\-Ofast\fR فعال می‌شود.
.IP \fB\-funit\-at\-a\-time\fR 4
.IX Item "-funit-at-a-time"
این گزینه به دلایل سازگاری باقی مانده است. \fB\-funit\-at\-a\-time\fR
هیچ اثری ندارد، در حالی که \fB\-fno\-unit\-at\-a\-time\fR متضمن
\&\fB\-fno\-toplevel\-reorder\fR و \fB\-fno\-section\-anchors\fR است.
.Sp
به‌طور پیش‌فرض فعال است.
.IP \fB\-fno\-toplevel\-reorder\fR 4
.IX Item "-fno-toplevel-reorder"
از بازآرایی توابع، متغیرها و عبارات \f(CW\*(C`asm\*(C'\fR
در سطح بالا (top\-level) خودداری می‌کند. آن‌ها را به همان ترتیبی که در فایل
ورودی ظاهر شده‌اند خروجی می‌دهد. هنگامی که از این گزینه استفاده می‌شود، متغیرهای ایستای
بدون ارجاع حذف نمی‌شوند. این گزینه برای پشتیبانی از کدهای موجود که به ترتیب خاصی
وابسته‌اند در نظر گرفته شده است. برای کدهای جدید، بهتر است در صورت امکان از
صفت‌ها (attributes) استفاده شود.
.Sp
گزینهٔ \&\fB\-ftoplevel\-reorder\fR در \fB\-O1\fR و بالاتر، و همچنین
در \fB\-O0\fR در صورتی که \fB\-fsection\-anchors\fR صریحاً درخواست شده باشد، پیش‌فرض است.
علاوه بر این، \fB\-fno\-toplevel\-reorder\fR متضمن
\&\fB\-fno\-section\-anchors\fR است.
.IP \fB\-funreachable\-traps\fR 4
.IX Item "-funreachable-traps"
با این گزینه، کامپایلر فراخوانی‌های
\&\f(CW\*(C`_\|_builtin_unreachable\*(C'\fR را به‌جای استفاده برای بهینه‌سازی،
به تله‌ها (traps) تبدیل می‌کند. این امر همچنین بر هر فراخوانی از این دست که به‌طور ضمنی
توسط کامپایلر تولید شده باشد تأثیر می‌گذارد.
.Sp
این گزینه اثری مشابه با \fB\-fsanitize=unreachable
\&\-fsanitize\-trap=unreachable\fR دارد، اما مقادیر آن گزینه‌ها را تغییر
نمی‌دهد. اگر \fB\-fsanitize=unreachable\fR فعال باشد، آن گزینه
نسبت به این یکی اولویت خواهد داشت.
.Sp
این گزینه به‌طور پیش‌فرض در \fB\-O0\fR و \fB\-Og\fR فعال است.
.IP \fB\-fweb\fR 4
.IX Item "-fweb"
وب‌ها (webs) را آن‌گونه که معمولاً برای مقاصد تخصیص ثبات به کار می‌روند می‌سازد و
به هر وب یک شبه‌ثبات جداگانه اختصاص می‌دهد. این کار به گذر تخصیص ثبات اجازه می‌دهد
مستقیماً روی شبه‌ثبات‌ها عمل کند، و همچنین چندین گذر بهینه‌سازی دیگر مانند CSE، بهینه‌ساز
حلقه و حذف‌کنندهٔ کدهای مردهٔ بدیهی را تقویت می‌نماید. با این حال، می‌تواند اشکال‌زدایی
را غیرممکن سازد، زیرا متغیرها دیگر در یک «ثبات خانگی» باقی نمی‌مانند.
.Sp
به‌طور پیش‌فرض با \fB\-funroll\-loops\fR فعال است.
.IP \fB\-fwhole\-program\fR 4
.IX Item "-fwhole-program"
فرض می‌کند که واحد ترجمهٔ فعلی نمایانگر کل برنامهٔ در حال کامپایل
است. تمام توابع و متغیرهای عمومی به استثنای \f(CW\*(C`main\*(C'\fR
و مواردی که با صفت \f(CW\*(C`externally_visible\*(C'\fR ادغام شده‌اند، به توابع ایستا تبدیل
شده و در عمل با شدت بیشتری توسط بهینه‌سازهای میان‌رویه‌ای بهینه‌سازی می‌شوند.
.Sp
همراه با \fB\-flto\fR این گزینه کاربرد محدودی دارد. در بیشتر موارد،
فهرست دقیق نمادهای استفاده‌شده یا صادرشده از باینری از طریق اطلاعات تفکیک که
توسط افزونهٔ پیونددهنده به بهینه‌ساز زمان پیوند فرستاده می‌شود، مشخص است. با این حال
اگر از هیچ افزونهٔ پیونددهنده‌ای استفاده نشود یا در حین مرحلهٔ پیوند افزایشی هنگام تولید
کد نهایی (با \fB\-flto\fR
\&\fB\-flinker\-output=nolto\-rel\fR)، همچنان مفید خواهد بود.
.IP \fB\-flto[=\fR\fIn\fR\fB]\fR 4
.IX Item "-flto[=n]"
این گزینه بهینه‌ساز استاندارد زمان پیوند را اجرا می‌کند. هنگامی که
با کد منبع فراخوانی شود، GIMPLE (یکی از نمایش‌های درونی GCC) را تولید
کرده و آن را در بخش‌های ویژهٔ ELF در فایل شیء می‌نویسد. هنگامی که فایل‌های شیء
با یکدیگر پیوند داده می‌شوند، بدنهٔ تمامی توابع از این بخش‌های ELF خوانده شده
و به‌گونه‌ای نمونه‌سازی می‌شوند که گویی بخشی از همان واحد ترجمه بوده‌اند.
.Sp
برای استفاده از بهینه‌ساز زمان پیوند، \fB\-flto\fR و گزینه‌های بهینه‌سازی
باید هم در زمان کامپایل و هم در طول پیوند نهایی مشخص شوند.
توصیه می‌شود که تمام فایل‌های شرکت‌کننده در یک پیوند را با گزینه‌های یکسان کامپایل کرده
و این گزینه‌ها را در زمان پیوند نیز مشخص نمایید.
به عنوان مثال:
.Sp
.Vb 3
\&        gcc \-c \-O2 \-flto foo.c
\&        gcc \-c \-O2 \-flto bar.c
\&        gcc \-o myprog \-flto \-O2 foo.o bar.o
.Ve
.Sp
دو فراخوانی نخست GCC، یک نمایش بایت‌کدی از GIMPLE را در بخش‌های ویژهٔ ELF
درون \fIfoo.o\fR و \&\fIbar.o\fR ذخیره می‌کنند. فراخوانی نهایی بایت‌کد GIMPLE را
از \&\fIfoo.o\fR و \fIbar.o\fR می‌خواند، دو فایل را در یک تصویر درونی واحد ادغام
کرده، و نتیجه را طبق روال معمول کامپایل می‌کند. از آنجا که هر دو فایل
\&\fIfoo.o\fR و \fIbar.o\fR در یک تصویر واحد ادغام می‌شوند، این امر سبب می‌شود
تمامی تحلیل‌ها و بهینه‌سازی‌های میان‌رویه‌ای در GCC در سراسر این دو فایل عمل کنند
گویی که یک فایل واحد بوده‌اند. این بدان معناست که برای مثال، بخش درون‌خط‌کننده قادر است
توابع موجود در \&\fIbar.o\fR را در توابع موجود در \fIfoo.o\fR و بالعکس درون‌خطی (inline) کند.
.Sp
یک راه دیگر (و ساده‌تر) برای فعال‌سازی بهینه‌سازی زمان پیوند چنین است:
.Sp
.Vb 1
\&        gcc \-o myprog \-flto \-O2 foo.c bar.c
.Ve
.Sp
دستور بالا بایت‌کد را برای \fIfoo.c\fR و \fIbar.c\fR تولید کرده،
آن‌ها را در یک نمایش واحد GIMPLE با یکدیگر ادغام نموده و طبق معمول بهینه‌سازی می‌کند
تا \fImyprog\fR تولید شود.
.Sp
نکتهٔ مهمی که باید به خاطر داشت این است که برای فعال‌سازی بهینه‌سازی‌های زمان پیوند،
باید از گردانندهٔ (driver) GCC برای انجام مرحلهٔ پیوند استفاده کنید. اگر هر یک از اشیاء
مربوطه با گزینهٔ خط فرمانی \fB\-flto\fR کامپایل شده باشند، GCC به‌طور خودکار
بهینه‌سازی زمان پیوند را انجام می‌دهد. شما همیشه می‌توانید با ارسال \fB\-fno\-lto\fR
به دستور پیوند، این تصمیم خودکار را لغو کنید.
.Sp
برای کارآمد کردن بهینه‌سازی کل برنامه، لازم است فرضیات خاصی در نظر گرفته شود.
کامپایلر باید بداند چه توابع و متغیرهایی خارج از واحد بهینه‌سازی‌شده در زمان پیوند،
توسط کتابخانه‌ها و زمان اجرا قابل دسترسی هستند. در صورت پشتیبانی توسط پیونددهنده،
افزونهٔ پیونددهنده (ببینید: \fB\-fuse\-linker\-plugin\fR) اطلاعات نمادهای استفاده‌شده
و نمادهای از بیرون قابل مشاهده را به کامپایلر ارسال می‌کند. هنگامی که افزونهٔ پیونددهنده در
دسترس نباشد، باید از \fB\-fwhole\-program\fR استفاده شود تا به کامپایلر اجازهٔ اعمال این
فرضیات داده شود، که این امر منجر به تصمیم‌گیری‌های تهاجمی‌تر در بهینه‌سازی می‌گردد.
.Sp
هنگامی که یک فایل با \fB\-flto\fR بدون \&\fB\-fuse\-linker\-plugin\fR کامپایل
می‌شود، فایل شیء تولیدشده از یک فایل شیء معمولی بزرگ‌تر خواهد بود زیرا شامل
بایت‌کدهای GIMPLE و کد نهایی معمول است (ببینید: \fB\-ffat\-lto\-objects\fR).
این بدان معناست که فایل‌های شیء حاوی اطلاعات LTO می‌توانند مانند فایل‌های شیء
معمولی پیوند داده شوند؛ اگر \fB\-fno\-lto\fR به پیونددهنده داده شود، هیچ بهینه‌سازی
میان‌رویه‌ای اعمال نخواهد شد. توجه داشته باشید که با فعال بودن
\&\fB\-fno\-fat\-lto\-objects\fR مرحلهٔ کامپایل سریع‌تر است، اما نمی‌توانید یک
پیوند معمولی و غیر LTO بر روی آن‌ها انجام دهید.
.Sp
هنگام تولید باینری نهایی، GCC بهینه‌سازی‌های زمان پیوند را تنها بر روی فایل‌هایی
اعمال می‌کند که شامل بایت‌کد باشند. بنابراین، شما می‌توانید فایل‌های شیء و کتابخانه‌ها را با
بایت‌کدهای GIMPLE و کدهای شیء نهایی ترکیب کنید. GCC به‌طور خودکار انتخاب می‌کند
که کدام فایل‌ها در حالت LTO بهینه‌سازی شوند و کدام فایل‌ها بدون پردازش بیشتر پیوند یابند.
.Sp
به‌طور کلی، گزینه‌های تعیین‌شده در زمان پیوند بر گزینه‌های تعیین‌شده در زمان کامپایل
ارجحیت دارند، اگرچه در برخی موارد GCC تلاش می‌کند گزینه‌های زمان پیوند را بر پایهٔ
تنظیمات استفاده‌شده در کامپایل فایل‌های ورودی استنتاج کند.
.Sp
اگر گزینهٔ سطح بهینه‌سازی \fB\-O\fR را در زمان پیوند مشخص نکنید،
GCC از بالاترین سطح بهینه‌سازی استفاده‌شده هنگام کامپایل فایل‌های شیء استفاده
می‌کند. توجه داشته باشید که تعیین گزینهٔ سطح بهینه‌سازی صرفاً در زمان پیوند و نه در
زمان کامپایل، عموماً بی‌اثر است؛ این امر دو دلیل دارد: نخست اینکه کامپایل بدون
بهینه‌سازی، گذرهایی از کامپایلر را که اطلاعات لازم برای بهینه‌سازی مؤثر در زمان پیوند
را گردآوری می‌کنند، متوقف می‌سازد. دوم اینکه برخی از گذرهای اولیهٔ بهینه‌سازی تنها
در زمان کامپایل قابل اجرا هستند و نه در زمان پیوند.
.Sp
برخی پرچم‌های تولید کد وجود دارند که توسط GCC هنگام تولید بایت‌کدها حفظ
می‌شوند، چرا که باید در حین پیوند نهایی استفاده شوند. در حال حاضر، گزینه‌های زیر و
تنظیمات آن‌ها از نخستین فایل شیئی که صریحاً آن‌ها را تعیین کرده باشد گرفته می‌شوند:
\&\fB\-fcommon\fR، \fB\-fexceptions\fR، \fB\-fnon\-call\-exceptions\fR،
\&\fB\-fgnu\-tm\fR و تمامی پرچم‌های هدف \fB\-m\fR.
.Sp
گزینه‌های \fB\-fPIC\fR، \fB\-fpic\fR، \fB\-fpie\fR و
\&\fB\-fPIE\fR بر اساس طرح زیر با یکدیگر ترکیب می‌شوند:
.Sp.Vb 6
\&        B<\-fPIC> + B<\-fpic> = B<\-fpic>
\&        B<\-fPIC> + B<\-fno\-pic> = B<\-fno\-pic>
\&        B<\-fpic/\-fPIC> + (no option) = (no option)
\&        B<\-fPIC> + B<\-fPIE> = B<\-fPIE>
\&        B<\-fpic> + B<\-fPIE> = B<\-fpie>
\&        B<\-fPIC/\-fpic> + B<\-fpie> = B<\-fpie>
.Ve
.Sp
پرچم‌های مشخصی که ABI را تغییر می‌دهند باید در تمام واحدهای کامپایل با یکدیگر مطابقت داشته باشند، و تلاش برای لغو این موارد در زمان پیوند با یک مقدار ناسازگار نادیده گرفته می‌شود. این شامل گزینه‌هایی مانند \fB\-freg\-struct\-return\fR و \fB\-fpcc\-struct\-return\fR است.
.Sp
گزینه‌های دیگری مانند \fB\-ffp\-contract\fR، \fB\-fno\-strict\-overflow\fR،
\&\fB\-fwrapv\fR، \fB\-fno\-trapv\fR یا \fB\-fno\-strict\-aliasing\fR
به مرحلهٔ پیوند منتقل شده و برای واحدهای ترجمهٔ ناسازگار به‌طور محافظه‌کارانه‌ای ادغام می‌شوند. به‌ویژه
\&\fB\-fno\-strict\-overflow\fR، \fB\-fwrapv\fR و \fB\-fno\-trapv\fR تقدم
دارند؛ و برای مثال \fB\-ffp\-contract=off\fR بر \fB\-ffp\-contract=fast\fR
تقدم دارد. می‌توانید آن‌ها را در زمان پیوند بازنویسی کنید.
.Sp
گزینه‌های تشخیصی مانند \fB\-Wstringop\-overflow\fR به مرحلهٔ پیوند
منتقل می‌شوند و تنظیمات آن‌ها با مرحلهٔ کامپایل در سطح دانه‌بندی تابع مطابقت دارد.
توجه داشته باشید که این موضوع تنها برای هشدارهای تشخیصی صادرشده در طول بهینه‌سازی
اهمیت دارد. همچنین توجه داشته باشید که دگرگونی‌های کد مانند درون‌خطی‌سازی (inlining)
می‌توانند منجر به فعال یا غیرفعال شدن هشدارها برای بخش‌هایی از کد شوند که با تنظیمات
در زمان کامپایل سازگار نیستند.
.Sp
هنگامی که نیاز دارید گزینه‌ها را از طریق \fB\-Wa\fR یا
\&\fB\-Xassembler\fR به اسمبلر منتقل کنید، مطمئن شوید که یا چنین واحدهای
ترجمه‌ای را با \fB\-fno\-lto\fR کامپایل نمایید یا به‌طور هماهنگ از گزینه‌های
یکسان اسمبلر در تمام واحدهای ترجمه استفاده کنید. به عنوان راهکاری دیگر،
می‌توانید گزینه‌های اسمبلر را در زمان پیوند LTO نیز مشخص کنید.
.Sp
برای فعال‌سازی تولید اطلاعات اشکال‌زدایی باید \fB\-g\fR را در
زمان کامپایل مشخص کنید. اگر هر یک از فایل‌های ورودی در زمان پیوند با فعال بودن
تولید اطلاعات اشکال‌زدایی ساخته شده باشند، پیوند نیز تولید اطلاعات اشکال‌زدایی
را فعال خواهد کرد. هرگونه تنظیمات تفصیلی اطلاعات اشکال‌زدایی مانند سطح
dwarf در \fB\-gdwarf\-5\fR باید صراحتاً در خط فرمان پیونددهنده تکرار شوند
و ادغام تنظیمات متفاوت در واحدهای ترجمهٔ مختلف توصیه نمی‌شود.
.Sp
اگر LTO با اشیایی با پیوند C روبه‌رو شود که با انواع ناسازگار در واحدهای ترجمهٔ
جداگانه اعلان شده‌اند تا با یکدیگر پیوند داده شوند (رفتار تعریف‌نشده مطابق
با ISO C99 6.2.7)، ممکن است یک پیام تشخیصی غیرمهلک صادر شود. با این حال
رفتار در زمان اجرا همچنان تعریف‌نشده است. پیام‌های تشخیصی مشابهی ممکن است
برای سایر زبان‌ها نیز صادر گردد.
.Sp
ویژگی دیگر LTO این است که می‌توان بهینه‌سازی‌های بین‌روالی را روی فایل‌های
نوشته‌شده به زبان‌های مختلف اعمال کرد:
.Sp
.Vb 4
\&        gcc \-c \-flto foo.c
\&        g++ \-c \-flto bar.cc
\&        gfortran \-c \-flto baz.f90
\&        g++ \-o myprog \-flto \-O3 foo.o bar.o baz.o \-lgfortran
.Ve
.Sp
توجه داشته باشید که پیوند نهایی با \fBg++\fR انجام می‌شود تا کتابخانه‌های
زمان اجرای C++ دریافت شوند و \fB\-lgfortran\fR برای دریافت کتابخانه‌های
زمان اجرای Fortran اضافه شده است. به‌طور کلی، هنگام ترکیب زبان‌ها در حالت LTO،
باید از همان گزینه‌های دستور پیوند استفاده کنید که هنگام ترکیب زبان‌ها در یک
کامپایل معمولی (غیر LTO) به کار می‌برید.
.Sp
اگر فایل‌های شیءِ حاوی بایت‌کد GIMPLE در یک آرشیو کتابخانه، مانند
\&\fIlibfoo.a\fR ذخیره شده باشند، در صورتی که از یک پیونددهنده با پشتیبانی از افزونه
استفاده کنید، استخراج و استفاده از آن‌ها در یک پیوند LTO ممکن خواهد بود. برای ایجاد
کتابخانه‌های ایستای مناسب برای LTO، به‌جای \fBar\fR و \fBranlib\fR از
\fBgcc\-ar\fR و \fBgcc\-ranlib\fR استفاده کنید؛ برای نمایش نمادهای فایل‌های شیء
با بایت‌کد GIMPLE از \&\fBgcc\-nm\fR استفاده نمایید. این دستورها مستلزم آن هستند
که \fBar\fR، \fBranlib\fR و \fBnm\fR با پشتیبانی از افزونه کامپایل شده باشند. در زمان
پیوند، از پرچم \fB\-fuse\-linker\-plugin\fR استفاده کنید تا اطمینان حاصل شود که
کتابخانه در فرایند بهینه‌سازی LTO شرکت می‌کند:
.Sp
.Vb 1
\&        gcc \-o myprog \-O2 \-flto \-fuse\-linker\-plugin a.o b.o \-lfoo
.Ve
.Sp
با فعال بودن افزونهٔ پیونددهنده، پیونددهنده فایل‌های GIMPLE مورد نیاز را از
\fIlibfoo.a\fR استخراج کرده و آن‌ها را به GCC در حال اجرا تحویل می‌دهد تا آن‌ها را
به بخشی از تصویر یکپارچه‌شدهٔ GIMPLE برای بهینه‌سازی تبدیل کند.
.Sp
اگر از پیونددهنده‌ای با پشتیبانی از افزونه استفاده نمی‌کنید و/یا افزونهٔ
پیونددهنده را فعال نمی‌کنید، اشیای درون \fIlibfoo.a\fR طبق روال معمول
استخراج و پیوند داده می‌شوند، اما در فرایند بهینه‌سازی LTO شرکت نمی‌کنند.
برای اینکه یک کتابخانهٔ ایستا هم برای بهینه‌سازی LTO و هم برای پیوند معمول
مناسب باشد، فایل‌های شیء آن را با \&\fB\-flto\fR \fB\-ffat\-lto\-objects\fR
کامپایل کنید.
.Sp
بهینه‌سازی‌های زمان پیوند برای عمل کردن نیازی به حضور کل برنامه ندارند. اگر
برنامه نیازی به برون‌دهی هیچ نمادی نداشته باشد، می‌توان \fB\-flto\fR و
\fB\-fwhole\-program\fR را با هم ترکیب کرد تا به بهینه‌سازهای بین‌روالی اجازه
داده شود از فرضیات تهاجمی‌تری بهره ببرند که ممکن است منجر به بهبود فرصت‌های
بهینه‌سازی شود. زمانی که افزونهٔ پیونددهنده فعال است، نیازی به استفاده از
\fB\-fwhole\-program\fR نیست (نگاه کنید به \fB\-fuse\-linker\-plugin\fR).
.Sp
پیاده‌سازی کنونی LTO هیچ تلاشی برای تولید بایت‌کدی که بین انواع مختلف میزبان‌ها
قابل‌حمل باشد نمی‌کند. فایل‌های بایت‌کد نسخه‌بندی شده‌اند و بررسی سخت‌گیرانه‌ای
روی نسخه‌ها اعمال می‌شود، بنابراین فایل‌های بایت‌کد تولیدشده در یک نسخه از GCC با
نسخه‌های قدیمی‌تر یا جدیدتر GCC کار نمی‌کنند.
.Sp
بهینه‌سازی زمان پیوند بر روی سیستم‌هایی غیر از آن‌هایی که از ترکیب ELF و
DWARF استفاده می‌کنند، با تولید اطلاعات اشکال‌زدایی سازگاری خوبی ندارد.
.Sp
اگر مقدار اختیاری \fIn\fR را مشخص کنید، بهینه‌سازی و تولید کد انجام‌شده در
زمان پیوند، با بهره‌گیری از یک برنامهٔ \fBmake\fR نصب‌شده، به‌صورت موازی در
قالب \fIn\fR کار موازی اجرا می‌شود. متغیر محیطی \fBMAKE\fR می‌تواند برای
تعیین برنامه‌ای دیگر به کار رود.
.Sp
همچنین می‌توانید \fB\-flto=jobserver\fR را مشخص کنید تا از حالت job server
مربوط به GNU make برای تعیین تعداد کارهای موازی استفاده شود. این ویژگی زمانی
مفید است که Makefile فراخوانندهٔ GCC از قبل به‌صورت موازی در حال اجرا باشد.
برای اینکه این سازوکار کار کند، باید یک علامت \fB+\fR در ابتدای دستور العمل
در Makefile والد قرار دهید. این گزینه احتمالاً تنها در صورتی کار می‌کند که
\fBMAKE\fR همان GNU make باشد. حتی بدون مقدار این گزینه، GCC تلاش می‌کند
job server در حال اجرای GNU make را به‌طور خودکار شناسایی کند.
.Sp
از \fB\-flto=auto\fR استفاده کنید تا در صورت وجود، از job server مربوط به GNU make
استفاده شود، یا در غیر این صورت به تشخیص خودکار تعداد رشته‌های پردازندهٔ
موجود در سیستم بازگردد.
.IP \fB\-flto\-partition=\fR\fIalg\fR 4
.IX Item "-flto-partition=alg"
الگوریتم افراز مورد استفاده توسط بهینه‌ساز زمان پیوند را مشخص می‌کند.
مقدار می‌تواند \fB1to1\fR برای تعیین افرازی بازتاب‌دهندهٔ فایل‌های منبع اصلی
باشد، یا \fBbalanced\fR برای تعیین افراز به تکه‌هایی با اندازهٔ یکسان (در صورت امکان)،
یا \fBmax\fR برای ایجاد افراز جدید به ازای هر نماد در صورت امکان، یا \fBcache\fR
برای متعادل ساختن اندازهٔ تکه‌ها در عین نگه‌داشتن نمادهای مرتبط در کنار یکدیگر
جهت ذخیره‌سازی بهتر در حافظهٔ پنهان در LTO افزایشی. مشخص کردن \fBnone\fR به
عنوان الگوریتم، افراز و جاری‌سازی را به‌طور کامل غیرفعال می‌کند.
مقدار پیش‌فرض \fBbalanced\fR است. اگرچه \fB1to1\fR می‌تواند به عنوان یک
راهکار موقت برای مسائل گوناگونِ ترتیب کد استفاده شود، افراز \fBmax\fR تنها
برای آزمایش‌های داخلی در نظر گرفته شده است.
مقدار \fBone\fR مشخص می‌کند که دقیقاً یک افراز باید استفاده شود، در حالی که
مقدار \fBnone\fR مرحلهٔ افراز را نادیده گرفته و گام بهینه‌سازی زمان پیوند را
مستقیماً از فاز WPA اجرا می‌کند.
.IP \fB\-flto\-incremental=\fR\fIpath\fR 4
.IX Item "-flto-incremental=path"
حالت LTO افزایشی را فعال می‌کند، همراه با قرار گرفتن حافظهٔ پنهان آن در دایرکتوری
موجودِ ارائه‌شده. این می‌تواند چرخه‌های ویرایش\-کامپایل را با LTO به‌طور چشمگیری
کوتاه‌تر کند.
.Sp
هنگام استفاده با LTO (\fB\-flto\fR)، خروجی واحدهای ترجمه در داخل LTO در حافظهٔ
پنهان ذخیره می‌شود. واحدهای ترجمهٔ ذخیره‌شده در حافظهٔ پنهان احتمالاً هنگام کامپایل
مجدد با تغییرات اندک در کد دوباره استفاده می‌شوند که منجر به کاهش زمان کامپایل
مجدد می‌گردد.
.Sp
چندین نمونه از GCC می‌توانند به‌صورت موازی از یک حافظهٔ پنهان مشترک استفاده کنند.
.IP \fB\-flto\-incremental\-cache\-size=\fR\fIn\fR 4
.IX Item "-flto-incremental-cache-size=n"
تعداد مدخل‌های حافظهٔ پنهان در LTO افزایشی را مشخص می‌کند که پس از آن مدخل‌های
قدیمی هرس می‌شوند. این یک محدودیت نرم است و ممکن است به‌طور موقت مدخل‌های بیشتری
وجود داشته باشد.
.IP \fB\-flto\-compression\-level=\fR\fIn\fR 4
.IX Item "-flto-compression-level=n"
این گزینه سطح فشرده‌سازی مورد استفاده برای زبان میانیِ نوشته‌شده در فایل‌های شیء
LTO را مشخص می‌کند، و تنها در ترکیب با حالت LTO (\fB\-flto\fR) معنادار است.
در حال حاضر GCC از دو الگوریتم فشرده‌سازی LTO پشتیبانی می‌کند. برای zstd، مقادیر
معتبر از 0 (بدون فشرده‌سازی) تا 19 (حداکثر فشرده‌سازی) هستند، در حالی که zlib از
مقادیر 0 تا 9 پشتیبانی می‌کند. مقادیر خارج از این محدوده به حداقل یا حداکثر
مقادیر پشتیبانی‌شده محدود می‌شوند. اگر گزینه مشخص نشود، یک تنظیم فشرده‌سازی
متعادل پیش‌فرض استفاده خواهد شد.
.IP \fB\-flto\-toplevel\-asm\-heuristics\fR 4
.IX Item "-flto-toplevel-asm-heuristics"
روش‌های اکتشافی را برای یافتن نمادهای استفاده‌شده در \f(CW\*(C`asm\*(C'\fR پایه در سطح
بالا فعال می‌کند. این کار بهینه‌سازی‌های زمان پیوند را که می‌توانند باعث تغییر نام
یا حذف این نمادها شوند و منجر به خطاهای نبود نماد توسط پیونددهنده گردند، محدود می‌سازد.
.Sp
این پرچم برای پروژه‌هایی در نظر گرفته شده است که هنوز به استفاده از \f(CW\*(C`asm\*(C'\fR
گسترش‌یافته در سطح بالا روی نیاورده‌اند؛ روشی که کاربرد نماد را مستقیماً و بدون نتایج
مثبت کاذب مشخص می‌کند.
.Sp
روش‌های اکتشافی ساده هستند و کد اسمبلی را تجزیه نمی‌کنند. روش‌های اکتشافی کد اسمبلی
سطح بالا را برای تمام شناسه‌های ممکن بررسی می‌کنند؛ اگر شناسه‌ای در میان نمادهای
اعلان‌شده یافت شود، آن نماد برای محدود کردن بهینه‌سازی‌های زمان پیوند علامت‌گذاری
می‌شود. نمادهای ایستا بهینه‌سازی‌های بیشتری را غیرفعال می‌کنند. همچنین شناسه‌هایی که
پس از آن‌ها \*(Aq:\*(Aq قرار دارد بهینه‌سازی‌های بیشتری را غیرفعال می‌سازند، زیرا
ممکن است یک نماد تعریف‌شده به‌صورت محلی در اسمبلی باشند، حتی زمانی که اعلان با
\*(Aqextern\*(Aq مشخص شده باشد..IP \fB\-fuse\-linker\-plugin\fR 4
.IX Item "-fuse-linker-plugin"
استفاده از یک افزایهٔ پیونددهنده را در طول بهینه‌سازی زمان پیوند (LTO) فعال می‌کند. این
گزینه به پشتیبانی از افزایه در پیونددهنده وابسته است که در gold
یا GNU ld نگارش 2.21 یا جدیدتر موجود است.
.Sp
این گزینه استخراج فایل‌های شیء با بایت‌کد GIMPLE را از آرشیوهای کتابخانه
ممکن می‌سازد. این کار کیفیت بهینه‌سازی را با در معرض قرار دادن کد بیشتر برای بهینه‌ساز
زمان پیوند بهبود می‌بخشد. این اطلاعات مشخص می‌کند که چه نمادهایی می‌توانند
به صورت خارجی دسترسی‌پذیر باشند (توسط شیء غیر LTO یا هنگام پیوند پویا).
بهبودهای حاصل در کیفیت کد باینری‌ها (و کتابخانه‌های اشتراکی که از نمایانیِ پنهان
استفاده می‌کنند) مشابه با \fB\-fwhole\-program\fR است. برای شرح تأثیر این پرچم
و نحوهٔ استفاده از آن، \fB\-flto\fR را ببینید.
.Sp
این گزینه به‌طور پیش‌فرض هنگامی که پشتیبانی از LTO در GCC فعال باشد و GCC برای
استفاده با یک پیونددهندهٔ دارای پشتیبانی از افزایه‌ها (GNU ld نسخهٔ 2.21 یا جدیدتر یا gold)
پیکربندی شده باشد، فعال است.
.IP \fB\-ffat\-lto\-objects\fR 4
.IX Item "-ffat-lto-objects"
فایل‌های شیء Fat LTO فایل‌های شیئی هستند که هم شامل زبان میانی
و هم کد شیء هستند. این ویژگی باعث می‌شود آن‌ها هم برای پیوند LTO و هم پیوند
عادی قابل استفاده باشند. این گزینه تنها هنگام کامپایل با \fB\-flto\fR مؤثر است
و در زمان پیوند نادیده گرفته می‌شود.
.Sp
گزینهٔ \&\fB\-fno\-fat\-lto\-objects\fR زمان کامپایل را نسبت به LTO ساده بهبود می‌بخشد، اما
مستلزم آن است که کل زنجیرهٔ ابزار از LTO آگاه باشد. این گزینه برای عملکردهای پایه به
یک پیونددهنده با پشتیبانی از افزایهٔ پیونددهنده نیاز دارد. علاوه بر این،
ابزارهای \&\fBnm\fR، \fBar\fR و \fBranlib\fR
باید از افزایه‌های پیونددهنده پشتیبانی کنند تا یک محیط ساخت با قابلیت‌های کامل
(با توانایی ساخت کتابخانه‌های ایستا و غیره) فراهم شود. GCC لفاف‌های \fBgcc\-ar\fR،
\&\fBgcc\-nm\fR و \fBgcc\-ranlib\fR را برای ارسال گزینه‌های مناسب
به این ابزارها فراهم می‌کند. در حالت LTO غیرفربه (non-fat)، فایلهای makefile برای استفاده از آن‌ها باید تغییر داده شوند.
.Sp
توجه داشته باشید که مجموعه‌ابزار مدرن binutils سازوکار بارگذاری خودکار افزایه را ارائه می‌دهد.
نصب افزایهٔ پیونددهنده در \fR\f(CI$libdir\fR\fI/bfd\-plugins\fR همان اثری را دارد
که استفاده از لفاف‌های دستوری (\fBgcc\-ar\fR، \fBgcc\-nm\fR و
\&\fBgcc\-ranlib\fR) ایجاد می‌کند.
.Sp
پیش‌فرض در مقصدهایی که از افزایهٔ پیونددهنده پشتیبانی می‌کنند، \fB\-fno\-fat\-lto\-objects\fR است.
.IP \fB\-fcompare\-elim\fR 4
.IX Item "-fcompare-elim"
پس از تخصیص ثبات و تفکیک دستورالعمل پس از تخصیص ثبات،
دستورالعمل‌های حسابی را که پرچم‌های پردازنده را مشابه با یک عملیات مقایسه بر اساس آن
حساب محاسبه می‌کنند شناسایی می‌کند. در صورت امکان، عملیات مقایسهٔ صریح را حذف می‌کند.
.Sp
این گذر تنها برای مقصدهای خاصی اعمال می‌شود که نمی‌توانند عملیات مقایسه را پیش از
تکمیل تخصیص ثبات به صورت صریح نشان دهند.
.Sp
در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود.
.IP \fB\-ffold\-mem\-offsets\fR 4
.IX Item "-ffold-mem-offsets"
.PD 0
.IP \fB\-fno\-fold\-mem\-offsets\fR 4
.IX Item "-fno-fold-mem-offsets"
.PD
تلاش می‌کند دستورالعمل‌های add را با ادغام در بارگذاری‌ها/ذخیره‌سازی‌های حافظه حذف کند.
.Sp
در سطوح \fB\-O2\fR و \fB\-O3\fR فعال می‌شود.
.IP \fB\-fcprop\-registers\fR 4
.IX Item "-fcprop-registers"
پس از تخصیص ثبات و تفکیک دستورالعمل پس از تخصیص ثبات،
یک گذر انتشار کپی (copy-propagation) اجرا می‌کند تا وابستگی‌های زمان‌بندی را کاهش داده
و گاهی اوقات عمل کپی را حذف کند.
.Sp
در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود.
.IP \fB\-fprofile\-correction\fR 4
.IX Item "-fprofile-correction"
پروفایل‌های جمع‌آوری‌شده با استفاده از دودویی سنجیده‌شده (instrumented binary) برای برنامه‌های چندنخی ممکن است
به دلیل شمارش‌های از دست رفته ناهمگون باشند. هنگامی که این گزینه مشخص شود،
GCC از روش‌های اکتشافی برای اصلاح یا هموارسازی این ناهمگونی‌ها استفاده می‌کند. به‌طور
پیش‌فرض، در صورت شناسایی پروفایل ناهمگون، GCC یک پیام خطا صادر می‌کند.
.Sp
این گزینه توسط \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-fprofile\-partial\-training\fR 4
.IX Item "-fprofile-partial-training"
با \f(CW\*(C`\-fprofile\-use\*(C'\fR تمام بخش‌هایی از برنامه که در طول اجراهای آزمایشی اجرا
نشده‌اند، به شدت برای اندازه به جای سرعت بهینه‌سازی می‌شوند.
در برخی موارد، آموزش دادن تمام مسیرهای پرکاربرد ممکن در برنامه عملی نیست.
(برای مثال، برنامه ممکن است شامل توابعی مخصوص یک سخت‌افزار خاص باشد و آموزش نتواند
تمام پیکربندی‌های سخت‌افزاری را که برنامه بعداً روی آن‌ها اجرا می‌شود پوشش دهد.) با \f(CW\*(C`\-fprofile\-partial\-training\*(C'\fR
بازخورد پروفایل برای تمام توابعی که در طول اجراهای آزمایشی اجرا نشده‌اند نادیده گرفته می‌شود
و باعث می‌شود آن‌ها به گونه‌ای بهینه‌سازی شوند که گویی بدون بازخورد پروفایل کامپایل شده‌اند.
این امر هنگامی که آموزش جامع و نمونه نباشد، به بهای کدی به مراتب بزرگ‌تر، منجر به عملکرد بهتر می‌شود.
.IP \fB\-fprofile\-use\fR 4
.IX Item "-fprofile-use"
.PD 0
.IP \fB\-fprofile\-use=\fR\fIpath\fR 4
.IX Item "-fprofile-use=path"
.PD
بهینه‌سازی‌های هدایت‌شده با بازخورد پروفایل و بهینه‌سازی‌های زیر را فعال می‌کند
که بسیاری از آن‌ها معمولاً تنها در صورت در دسترس بودن بازخورد پروفایل سودمند هستند:
.Sp
\&\fB\-fbranch\-probabilities  \-fprofile\-values
\&\-funroll\-loops  \-fpeel\-loops  \-ftracer  \-fvpt
\&\-finline\-functions  \-fipa\-cp  \-fipa\-cp\-clone  \-fipa\-bit\-cp
\&\-fpredictive\-commoning  \-fsplit\-loops  \-funswitch\-loops
\&\-fgcse\-after\-reload  \-ftree\-loop\-vectorize  \-ftree\-slp\-vectorize
\&\-fvect\-cost\-model=dynamic  \-ftree\-loop\-distribute\-patterns
\&\-fprofile\-reorder\-functions\fR
.Sp
پیش از استفاده از این گزینه، ابتدا باید اطلاعات پروفایل‌سازی را تولید کنید.
.Sp
به‌طور پیش‌فرض، اگر پروفایل‌های بازخورد با کد منبع همخوانی نداشته باشند، GCC یک پیام خطا
صادر می‌کند. این خطا می‌تواند با استفاده از \&\fB\-Wno\-error=coverage\-mismatch\fR به یک هشدار
تبدیل شود. توجه داشته باشید که این کار ممکن است منجر به کدی با بهینه‌سازی ضعیف شود.
علاوه بر این، به‌طور پیش‌فرض، در صورتی که پروفایل‌های بازخورد وجود نداشته باشند نیز GCC یک پیام هشدار صادر می‌کند (\fB\-Wmissing\-profile\fR را ببینید).
.Sp
اگر \fIpath\fR مشخص شود، GCC برای یافتن فایل‌های داده‌های بازخورد پروفایل به \fIpath\fR
نگاه می‌کند. \fB\-fprofile\-dir\fR را ببینید.
.IP \fB\-fauto\-profile\fR 4
.IX Item "-fauto-profile"
.PD 0
.IP \fB\-fauto\-profile=\fR\fIpath\fR 4
.IX Item "-fauto-profile=path"
.PD
بهینه‌سازی‌های هدایت‌شده با بازخورد مبتنی بر نمونه‌برداری و بهینه‌سازی‌های زیر را فعال می‌کند
که بسیاری از آن‌ها معمولاً تنها در صورت در دسترس بودن بازخورد پروفایل سودمند هستند:
.Sp
\&\fB\-fbranch\-probabilities  \-fprofile\-values
\&\-funroll\-loops  \-fpeel\-loops  \-ftracer  \-fvpt
\&\-finline\-functions  \-fipa\-cp  \-fipa\-cp\-clone  \-fipa\-bit\-cp
\&\-fpredictive\-commoning  \-fsplit\-loops  \-funswitch\-loops
\&\-fgcse\-after\-reload  \-ftree\-loop\-vectorize  \-ftree\-slp\-vectorize
\&\-fvect\-cost\-model=dynamic  \-ftree\-loop\-distribute\-patterns
\&\-fprofile\-correction\fR
.Sp
پارامتر \&\fIpath\fR نام فایلی شامل اطلاعات پروفایل AutoFDO است.
در صورت حذف، مقدار پیش‌فرض آن \fIfbdata.afdo\fR در دایرکتوری جاری خواهد بود.
.Sp
تولید فایل داده‌های پروفایل AutoFDO مستلزم اجرای برنامه با ابزار \fBperf\fR
روی یک سیستم مقصد پشتیبانی‌شدهٔ GNU/Linux است.
برای اطلاعات بیشتر، <\fBhttps://perfwiki.github.io/main\fR> را ببینید.
.Sp
برای مثال:
.Sp
.Vb 2
\&        perf record \-e br_inst_retired:near_taken \-b \-o perf.data \e
\&            \-\- your_program
.Ve
.Sp
سپس از ابزار \fBcreate_gcov\fR برای تبدیل داده‌های خام پروفایل به قالبی
که توسط GCC قابل استفاده باشد بهره بگیرید. همچنین باید فایل باینری نمادزدایی‌نشده (unstripped)
برنامهٔ خود را به این ابزار ارائه دهید.
<\fBhttps://github.com/google/autofdo\fR> را ببینید.
.Sp
برای مثال:
.Sp
.Vb 2
\&        create_gcov \-\-binary=your_program.unstripped \-\-profile=perf.data \e
\&            \-\-gcov=profile.afdo
.Ve
.IP \fB\-fauto\-profile\-inlining\fR 4
.IX Item "-fauto-profile-inlining"
هنگامی که auto\-profile در دسترس است، تمام توابع مرتبطی را که در اجرای آزمایشی
درون‌خطی شده بودند پیش از خواندن بازخورد پروفایل درون‌خطی می‌کند. این کار
حساسیت به بستر پروفایل را بهبود می‌بخشد. به‌طور پیش‌فرض فعال است.
.PP
گزینه‌های زیر رفتار کامپایلر را در رابطه با محاسبات ممیز شناور
کنترل می‌کنند. این گزینه‌ها میان سرعت و
درستی موازنه برقرار می‌کنند. همگی باید به طور مشخص فعال شوند.
.IP \fB\-fexcess\-precision=\fR\fIstyle\fR 4
.IX Item "-fexcess-precision=style"
این گزینه امکان کنترل دقت مازاد را روی ماشین‌هایی که در آن‌ها عملیات ممیز شناور
در قالبی با دقت یا دامنهٔ بیشتر از استاندارد IEEE و انواع ممیز شناور تبادلی رخ می‌دهد، فراهم می‌کند.
نمونه‌ای از چنین مقصدی، ممیز شناور x87 در پردازنده‌های x86 است
که در داخل به جای قالب ۶۴ بیتی IEEE از یک نمایش ۸۰ بیتی استفاده می‌کند. برای بیشتر برنامه‌ها، دقت مازاد بی‌ضرر است،
اما برخی برنامه‌ها ممکن است به الزامات استانداردهای زبان C یا C++ در مدیریت مقادیر IEEE وابسته باشند.
.Sp
به‌طور پیش‌فرض، \fB\-fexcess\-precision=fast\fR برقرار است؛ این بدین معناست که
اگر منجر به کدی سریع‌تر شود، ممکن است عملیات با دقتی بالاتر از انواع مشخص‌شده
در کد منبع انجام شوند، و گرد کردن مقادیر به انواع مشخص‌شده در کد منبع غیرقابل‌پیش‌بینی است.
هنگام کامپایل C یا C++، اگر \fB\-fexcess\-precision=standard\fR مشخص شده باشد،
دقت مازاد از قوانین تعیین‌شده در استاندارد ISO C99 یا C++ پیروی می‌کند؛
به‌ویژه،
هم تبدیل نوع‌ها (casts) و هم انتساب‌ها باعث می‌شوند مقادیر به انواع
معنایی خود گرد شوند (در حالی که \fB\-ffloat\-store\fR تنها بر
انتساب‌ها تأثیر می‌گذارد). این گزینه به‌طور پیش‌فرض برای C یا C++ در صورت استفاده از یک
گزینهٔ انطباق دقیق مانند \fB\-std=c99\fR یا \fB\-std=c++17\fR فعال می‌شود.
گزینهٔ \&\fB\-ffast\-math\fR صرف‌نظر از این که گزینهٔ انطباق دقیق استفاده شده باشد یا خیر،
به‌طور پیش‌فرض \fB\-fexcess\-precision=fast\fR را فعال می‌کند.
اگر \fB\-fexcess\-precision=16\fR مشخص شود، ثوابت و
نتایج عبارات با انواع \f(CW\*(C`_Float16\*(C'\fR و \f(CW\*(C`_\|_bf16\*(C'\fR
بدون دقت مازاد محاسبه می‌شوند.
.Sp
گزینهٔ \&\fB\-fexcess\-precision=standard\fR برای زبان‌هایی غیر از C یا C++ پیاده‌سازی نشده است.
در معماری x86، اگر \fB\-mfpmath=sse\fR یا \fB\-mfpmath=sse+387\fR مشخص شده باشد، این گزینه
هیچ اثری ندارد؛ در حالت اول، معناشناسی IEEE بدون دقت مازاد اعمال می‌شود،
و در حالت دوم، گرد کردن غیرقابل‌پیش‌بینی است..IP \fB\-ffloat\-store\fR 4
.IX Item "-ffloat-store"
متغیرهای ممیز شناور (floating\-point) را در ثبات‌ها ذخیره نکن، و از گزینه‌های دیگری که ممکن است خوانده شدن مقدار ممیز شناور از ثبات یا حافظه را تحت تأثیر قرار دهند جلوگیری کن. این گزینه معمولاً جای خود را به \&\fB\-fexcess\-precision=standard\fR داده است که حالت کلی‌تری دارد. اگر از \&\fB\-ffloat\-store\fR استفاده می‌کنید، ممکن است لازم باشد برنامهٔ خود را تغییر دهید تا محاسبات میانی را صریحاً در متغیرهای موقت ذخیره کند؛ زیرا \&\fB\-ffloat\-store\fR گرد کردن به قالب IEEE را تنها هنگام انتساب‌ها انجام می‌دهد و بر خلاف \fB\-fexcess\-precision=standard\fR، آن را روی تبدیل نوع‌ها (casts) اعمال نمی‌کند.
.IP \fB\-ffast\-math\fR 4
.IX Item "-ffast-math"
گزینه‌های \fB\-fno\-math\-errno\fR، \fB\-funsafe\-math\-optimizations\fR،
\&\fB\-ffinite\-math\-only\fR، \fB\-fno\-rounding\-math\fR،
\&\fB\-fno\-signaling\-nans\fR، \fB\-fcx\-limited\-range\fR و
\&\fB\-fexcess\-precision=fast\fR را تنظیم می‌کند.
.Sp
این گزینه باعث تعریف ماکروی پیش‌پردازندهٔ \f(CW\*(C`_\|_FAST_MATH_\|_\*(C'\fR می‌شود.
.Sp
این گزینه توسط هیچ‌یک از گزینه‌های \fB\-O\fR به‌جز \&\fB\-Ofast\fR فعال نمی‌شود، زیرا می‌تواند خروجی نادرستی برای برنامه‌هایی که به پیاده‌سازی دقیق قواعد یا مشخصات IEEE یا ISO برای توابع ریاضی وابسته هستند به همراه داشته باشد. با این حال، ممکن است برای برنامه‌هایی که به تضمین‌های این مشخصات نیاز ندارند، کد سریع‌تری تولید کند.
.IP \fB\-fno\-math\-errno\fR 4
.IX Item "-fno-math-errno"
پس از فراخوانی توابع ریاضی که با یک دستورالعمل واحد اجرا می‌شوند (مانند \f(CW\*(C`sqrt\*(C'\fR)، مقدار \f(CW\*(C`errno\*(C'\fR را تنظیم نکن. برنامه‌ای که برای مدیریت خطاهای ریاضی به استثناهای IEEE متکی است، ممکن است بخواهد از این پرچم برای سرعت بیشتر ضمن حفظ سازگاری با محاسبات ریاضی IEEE استفاده کند.
.Sp
این گزینه توسط هیچ‌یک از گزینه‌های \fB\-O\fR به‌جز \&\fB\-Ofast\fR فعال نمی‌شود، زیرا می‌تواند خروجی نادرستی برای برنامه‌هایی که به پیاده‌سازی دقیق قواعد یا مشخصات IEEE یا ISO برای توابع ریاضی وابسته هستند ایجاد کند. با این حال، ممکن است برای برنامه‌هایی که به تضمین‌های این مشخصات نیازی ندارند، کد سریع‌تری به دست دهد.
.Sp
پیش‌فرض \fB\-fmath\-errno\fR است.
.Sp
در سامانه‌های Darwin، کتابخانهٔ ریاضی هرگز \f(CW\*(C`errno\*(C'\fR را تنظیم نمی‌کند. بنابراین دلیلی ندارد که کامپایلر این احتمال را در نظر بگیرد، و \fB\-fno\-math\-errno\fR حالت پیش‌فرض است.
.IP \fB\-funsafe\-math\-optimizations\fR 4
.IX Item "-funsafe-math-optimizations"
بهینه‌سازی‌هایی را برای محاسبات ممیز شناور مجاز می‌کند که (الف) فرض می‌کنند آرگومان‌ها و نتایج معتبر هستند و (ب) ممکن است استانداردهای IEEE یا ANSI را نقض کنند. هنگامی که در زمان پیوند (link time) استفاده شود، ممکن است شامل کتابخانه‌ها یا فایل‌های راه‌اندازی (startup) شود که کلمهٔ کنترلی پیش‌فرض FPU یا سایر بهینه‌سازی‌های مشابه را تغییر می‌دهند.
.Sp
این گزینه توسط هیچ‌یک از گزینه‌های \fB\-O\fR به‌جز \&\fB\-Ofast\fR فعال نمی‌شود، زیرا می‌تواند خروجی نادرستی برای برنامه‌هایی ایجاد کند که به پیاده‌سازی دقیق قواعد یا مشخصات IEEE یا ISO برای توابع ریاضی وابسته هستند. با این حال، ممکن است برای برنامه‌هایی که به تضمین‌های این مشخصات نیازی ندارند، کد سریع‌تری به بار آورد.
گزینه‌های \fB\-fno\-signed\-zeros\fR، \fB\-fno\-trapping\-math\fR،
\&\fB\-fassociative\-math\fR و \fB\-freciprocal\-math\fR را فعال می‌کند.
.Sp
پیش‌فرض \fB\-fno\-unsafe\-math\-optimizations\fR است.
.IP \fB\-fassociative\-math\fR 4
.IX Item "-fassociative-math"
شرکت‌پذیری مجدد (re\-association) عملوندها را در رشته‌ای از عملیات‌های ممیز شناور مجاز می‌کند. این کار با احتمال تغییر دادن نتیجهٔ محاسبات، استانداردهای زبان‌های ISO C و C++ را نقض می‌کند. توجه: بازآرایی (re\-ordering) ممکن است علامت صفر را تغییر دهد، مقادیر NaN را نادیده بگیرد، و سرریز زیرین (underflow) یا سرریز زبرین (overflow) ایجاد یا مهار کند (و بنابراین نمی‌توان آن را در کدهایی استفاده کرد که به رفتارهای گرد کردن مانند \&\f(CW\*(C`(x + 2**52) \- 2**52\*(C'\fR متکی هستند). همچنین ممکن است مقایسه‌های ممیز شناور را بازآرایی کند و بنابراین نباید زمانی که مقایسه‌های مرتب‌شده (ordered comparisons) مورد نیاز است به کار گرفته شود. این گزینه نیازمند این است که هر دو گزینهٔ \fB\-fno\-signed\-zeros\fR و \&\fB\-fno\-trapping\-math\fR فعال باشند. علاوه بر این، همراه با \fB\-frounding\-math\fR کاربرد چندانی ندارد. برای Fortran، این گزینه زمانی که هر دو گزینهٔ \fB\-fno\-signed\-zeros\fR و \&\fB\-fno\-trapping\-math\fR برقرار باشند، به‌طور خودکار فعال می‌شود.
.Sp
پیش‌فرض \fB\-fno\-associative\-math\fR است.
.IP \fB\-freciprocal\-math\fR 4
.IX Item "-freciprocal-math"
اجازه می‌دهد تا در صورت امکان‌پذیر شدن بهینه‌سازی‌ها، به جای تقسیم بر یک مقدار از معکوس آن مقدار استفاده شود. به عنوان مثال \f(CW\*(C`x / y\*(C'\fR می‌تواند با \f(CW\*(C`x * (1/y)\*(C'\fR جایگزین شود؛ امری که اگر \f(CW\*(C`(1/y)\*(C'\fR مشمول حذف زیرعبارت‌های مشترک (common subexpression elimination) شود، بسیار مفید است. توجه داشته باشید که این کار دقت را کاهش می‌دهد و تعداد عملیات‌های ممیز شناور (flops) روی آن مقدار را افزایش می‌دهد.
.Sp
پیش‌فرض \fB\-fno\-reciprocal\-math\fR است.
.IP \fB\-ffinite\-math\-only\fR 4
.IX Item "-ffinite-math-only"
بهینه‌سازی‌هایی را برای محاسبات ممیز شناور مجاز می‌کند که فرض می‌کنند آرگومان‌ها و نتایج، NaN یا +\-Inf نیستند.
.Sp
این گزینه توسط هیچ‌یک از گزینه‌های \fB\-O\fR به‌جز \&\fB\-Ofast\fR فعال نمی‌شود، زیرا می‌تواند خروجی نادرستی برای برنامه‌هایی به همراه داشته باشد که به پیاده‌سازی دقیق قواعد یا مشخصات IEEE یا ISO برای توابع ریاضی وابسته هستند. با این حال، ممکن است برای برنامه‌هایی که به ضمانت‌های این مشخصات نیازی ندارند، کد سریع‌تری به دست دهد.
.Sp
پیش‌فرض \fB\-fno\-finite\-math\-only\fR است.
.IP \fB\-fno\-signed\-zeros\fR 4
.IX Item "-fno-signed-zeros"
بهینه‌سازی‌هایی را برای محاسبات ممیز شناور مجاز می‌کند که علامت‌دار بودن صفر را نادیده می‌گیرند. محاسبات IEEE رفتار مقادیر متمایز +0.0 و \-0.0 را مشخص می‌کند که این امر مانع از ساده‌سازی عباراتی مانند x+0.0 یا 0.0*x می‌شود (حتی همراه با \fB\-ffinite\-math\-only\fR). این گزینه به این معناست که علامت نتیجهٔ صفر اهمیتی ندارد.
.Sp
پیش‌فرض \fB\-fsigned\-zeros\fR است.
.IP \fB\-fno\-trapping\-math\fR 4
.IX Item "-fno-trapping-math"
کد را با این فرض کامپایل می‌کند که عملیات‌های ممیز شناور نمی‌توانند تله‌های قابل مشاهده برای کاربر (user\-visible traps) ایجاد کنند. این تله‌ها شامل تقسیم بر صفر، سرریز زبرین (overflow)، سرریز زیرین (underflow)، نتیجهٔ غیردقیق و عملیات نامعتبر است. این گزینه نیازمند این است که \fB\-fno\-signaling\-nans\fR برقرار باشد. تنظیم این گزینه مثلاً در صورتی که فرد به محاسبات ریاضی «بدون توقف» (non\-stop) استاندارد IEEE متکی باشد، ممکن است امکان تولید کدهای سریع‌تر را فراهم کند.
.Sp
این گزینه توسط هیچ‌یک از گزینه‌های \fB\-O\fR به‌جز \&\fB\-Ofast\fR فعال نمی‌شود، زیرا می‌تواند خروجی نادرستی برای برنامه‌های وابسته به پیاده‌سازی دقیق قواعد یا مشخصات IEEE یا ISO برای توابع ریاضی به بار آورد.
.Sp
پیش‌فرض \fB\-ftrapping\-math\fR است.
.Sp
نسخه‌های آیندهٔ GCC ممکن است کنترل دقیق‌تری روی این تنظیم با استفاده از پراگمای \f(CW\*(C`FENV_ACCESS\*(C'\fR در C99 ارائه دهند. این گزینهٔ خط فرمان همراه با \fB\-frounding\-math\fR برای تعیین وضعیت پیش‌فرض \f(CW\*(C`FENV_ACCESS\*(C'\fR استفاده خواهد شد.
.IP \fB\-frounding\-math\fR 4
.IX Item "-frounding-math"
تبدیل‌ها و بهینه‌سازی‌هایی را که رفتار پیش‌فرض گرد کردن ممیز شناور (گرد کردن به نزدیک‌ترین مقدار یا round\-to\-nearest) را فرض می‌کنند، غیرفعال می‌کند. این گزینه باید برای برنامه‌هایی تعیین شود که حالت گرد کردن ممیز شناور (FP) را به‌صورت پویا تغییر می‌دهند، یا ممکن است با یک حالت گرد کردن غیرپیش‌فرض اجرا شوند. این گزینه ادغام مقادیر ثابت (constant folding) در عبارات ممیز شناور در زمان کامپایل (که ممکن است تحت تأثیر حالت گرد کردن باشد) و تبدیلات ریاضی ناامن در حضور حالت‌های گرد کردن وابسته به علامت را غیرفعال می‌سازد.
.Sp
پیش‌فرض \fB\-fno\-rounding\-math\fR است.
.Sp
این گزینه آزمایشی است و در حال حاضر تضمین نمی‌کند که تمام بهینه‌سازی‌های GCC تحت تأثیر حالت گرد کردن را غیرفعال کند. نسخه‌های آیندهٔ GCC ممکن است کنترل دقیق‌تری روی این تنظیم با استفاده از پراگمای \f(CW\*(C`FENV_ACCESS\*(C'\fR در C99 فراهم آورند. این گزینهٔ خط فرمان همراه با \fB\-ftrapping\-math\fR برای تعیین وضعیت پیش‌فرض \f(CW\*(C`FENV_ACCESS\*(C'\fR به کار خواهد رفت.
.IP \fB\-fsignaling\-nans\fR 4
.IX Item "-fsignaling-nans"
کد را با این فرض کامپایل می‌کند که مقادیر ممیز شناور سیگنال‌دهندهٔ IEEE (یا signaling NaNs) ممکن است در حین عملیات‌های ممیز شناور تله‌های قابل مشاهده برای کاربر تولید کنند. تنظیم این گزینه بهینه‌سازی‌هایی را که ممکن است تعداد استثناهای قابل مشاهده با مقادیر signaling NaN را تغییر دهند، غیرفعال می‌کند. این گزینه مستلزم \fB\-ftrapping\-math\fR است.
.Sp
این گزینه باعث تعریف شدن ماکروی پیش‌پردازندهٔ \f(CW\*(C`_\|_SUPPORT_SNAN_\|_\*(C'\fR می‌شود.
.Sp
پیش‌فرض \fB\-fno\-signaling\-nans\fR است.
.Sp
این گزینه آزمایشی است و در حال حاضر تضمین نمی‌کند که تمام بهینه‌سازی‌های GCC را که بر رفتار signaling NaN تأثیر می‌گذارند غیرفعال سازد.
.IP \fB\-fsingle\-precision\-constant\fR 4
.IX Item "-fsingle-precision-constant"
با مقادیر ثابت ممیز شناور به عنوان دقت تکی (single precision) رفتار می‌کند، به جای اینکه آنها را به‌طور ضمنی به ثوابت با دقت دوگانه (double\-precision) تبدیل کند.
.IP \fB\-fcx\-limited\-range\fR 4
.IX Item "-fcx-limited-range"
هنگام فعال بودن، این گزینه بیانگر این است که در حین انجام تقسیم اعداد مختلط نیازی به مرحلهٔ کاهش بازه (range reduction) نیست. همچنین هیچ بررسی مبنی بر اینکه آیا نتیجهٔ ضرب یا تقسیم اعداد مختلط برابر با \f(CW\*(C`NaN
+ I*NaN\*(C'\fR است و تلاشی برای بهبود وضعیت در آن حالت انجام نمی‌شود. این گزینه توسط \fB\-ffast\-math\fR فعال می‌شود.
.Sp
این گزینه تنظیمات پیش‌فرض پراگمای \f(CW\*(C`CX_LIMITED_RANGE\*(C'\fR در ISO C99 را کنترل می‌کند. با این وجود، این گزینه برای همهٔ زبان‌ها اعمال می‌شود.
.IP \fB\-fcx\-fortran\-rules\fR 4
.IX Item "-fcx-fortran-rules"
ضرب و تقسیم اعداد مختلط از قواعد زبان Fortran پیروی می‌کنند. کاهش بازه به عنوان بخشی از تقسیم اعداد مختلط انجام می‌شود، اما هیچ بررسی مبنی بر اینکه آیا نتیجهٔ ضرب یا تقسیم اعداد مختلط برابر با \f(CW\*(C`NaN
+ I*NaN\*(C'\fR است و تلاشی برای بهبود وضعیت در آن حالت صورت نمی‌گیرد..IP \fB\-fcx\-method=\fR\fImethod\fR 4
.IX Item "-fcx-method=method"
ضرب و تقسیم اعداد مختلط از \fImethod\fR مشخص‌شده پیروی می‌کنند. آرگومان
\&\fImethod\fR باید یکی از مقادیر \fBlimited\-range\fR، \fBfortran\fR
یا \fBstdc\fR باشد.
.Sp
حالت پیش‌فرض، رعایت محدودیت‌های خاص زبان است که به معنای
\&\fBfortran\fR برای زبان Fortran و در غیر این صورت \fBstdc\fR است.
.PP
گزینه‌های زیر بهینه‌سازی‌هایی را کنترل می‌کنند که ممکن است کارایی را
بهبود ببخشند، اما با هیچ‌یک از گزینه‌های \fB\-O\fR فعال نمی‌شوند. این
بخش شامل گزینه‌های آزمایشی است که ممکن است کدهای معیوب تولید کنند.
.IP \fB\-fbranch\-probabilities\fR 4
.IX Item "-fbranch-probabilities"
پس از اجرای برنامه‌ای که با \fB\-fprofile\-arcs\fR کامپایل شده است،
می‌توانید آن را برای بار دوم با استفاده از
\&\fB\-fbranch\-probabilities\fR کامپایل کنید تا بهینه‌سازی‌ها بر اساس
تعداد دفعاتی که هر انشعاب طی شده است، بهبود یابد. هنگامی که برنامه‌ای
کامپایل‌شده با \fB\-fprofile\-arcs\fR خارج می‌شود، تعداد دفعات اجرای قوس‌ها را در فایلی به نام
\&\fIsourcename.gcda\fR برای هر فایل منبع ذخیره می‌کند. اطلاعات موجود در این فایل داده
به شدت وابسته به ساختار کد تولید‌شده است، بنابراین باید برای هر دو کامپایل از همان
کد منبع و همان گزینه‌های بهینه‌سازی استفاده کنید.
جزئیات مربوط به نام‌گذاری فایل را در \fB\-fprofile\-arcs\fR ببینید.
.Sp
با \fB\-fbranch\-probabilities\fR، کامپایلر GCC یک یادداشت
\&\fBREG_BR_PROB\fR روی هر \fBJUMP_INSN\fR و \fBCALL_INSN\fR قرار می‌دهد.
از این‌ها می‌توان برای بهبود بهینه‌سازی استفاده کرد. در حال حاضر، آن‌ها فقط در یک جا استفاده
می‌شوند: در \fIreorg.cc\fR، به جای حدس زدن اینکه یک انشعاب احتمالاً کدام مسیر را طی می‌کند،
از مقادیر \fBREG_BR_PROB\fR برای تعیین دقیق اینکه کدام مسیر بیشتر پیموده می‌شود استفاده می‌شود.
.Sp
توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-fprofile\-values\fR 4
.IX Item "-fprofile-values"
اگر با \fB\-fprofile\-arcs\fR ترکیب شود، کدی اضافه می‌کند تا داده‌هایی
درباره مقادیر عبارت‌ها در برنامه جمع‌آوری شود.
.Sp
همراه با \fB\-fbranch\-probabilities\fR، داده‌های جمع‌آوری‌شده از تحلیل مقادیر عبارت‌ها
را جهت استفاده در بهینه‌سازی‌ها بازخوانی می‌کند.
.Sp
توسط \fB\-fprofile\-generate\fR، \fB\-fprofile\-use\fR و
\&\fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-fprofile\-reorder\-functions\fR 4
.IX Item "-fprofile-reorder-functions"
بازآرایی توابع بر اساس ابزار دقیق پروفایل، اولین زمان اجرای یک تابع را جمع‌آوری
کرده و این توابع را به ترتیب صعودی مرتب می‌کند؛ با این هدف که راه‌اندازی برنامه
از طریق بارگذاری کارآمدتر بخش‌های متنی بهینه‌سازی شود.
.Sp
با \fB\-fprofile\-use\fR فعال می‌شود.
.IP \fB\-fvpt\fR 4
.IX Item "-fvpt"
اگر با \fB\-fprofile\-arcs\fR ترکیب شود، این گزینه به کامپایلر دستور می‌دهد
تا کدی برای جمع‌آوری اطلاعات درباره مقادیر عبارت‌ها اضافه کند.
.Sp
همراه با \fB\-fbranch\-probabilities\fR، داده‌های جمع‌آوری‌شده را بازخوانی کرده
و عملاً بهینه‌سازی‌ها را بر اساس آن‌ها انجام می‌دهد.
در حال حاضر این بهینه‌سازی‌ها شامل تخصیص ویژه عملیات تقسیم با استفاده از آگاهی
درباره مقدار مخرج است.
.Sp
با \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-frename\-registers\fR 4
.IX Item "-frename-registers"
تلاش می‌کند تا با استفاده از ثبات‌های باقی‌مانده پس از تخصیص ثبات‌ها، از وابستگی‌های کاذب
در کدهای زمان‌بندی‌شده جلوگیری کند. این بهینه‌سازی بیشترین فایده را برای پردازنده‌هایی با ثبات‌های زیاد دارد.
با این حال، بسته به قالب اطلاعات اشکال‌زدایی اتخاذشده توسط هدف، می‌تواند
اشکال‌زدایی را غیرممکن کند، زیرا متغیرها دیگر در یک «ثبات اصلی» باقی نمی‌مانند.
.Sp
به طور پیش‌فرض با \fB\-funroll\-loops\fR فعال می‌شود.
.IP \fB\-fschedule\-fusion\fR 4
.IX Item "-fschedule-fusion"
یک گذر وابسته به هدف را روی جریان دستورالعمل‌ها انجام می‌دهد تا دستورالعمل‌های
هم‌نوع را در کنار یکدیگر زمان‌بندی کند؛ زیرا ماشین هدف می‌تواند در صورتی که این دستورالعمل‌ها در
جریان دستورالعمل مجاور هم باشند، آن‌ها را با کارایی بیشتری اجرا کند.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود.
.IP \fB\-fdep\-fusion\fR 4
.IX Item "-fdep-fusion"
جفت‌های قابل ادغامِ عملیات ماکرو متشکل از دستورالعمل‌های تک‌کاربردی و
موارد استفاده‌شان را تشخیص داده و چنین جفت‌هایی را در جریان دستورالعمل کنار یکدیگر قرار می‌دهد
تا فرصت‌های ادغام در سخت‌افزار افزایش یابد. این گذر یک بار قبل از تخصیص
ثبات و بار دیگر قبل از تغییر نام ثبات اجرا می‌شود.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود.
.IP \fB\-ftracer\fR 4
.IX Item "-ftracer"
تکرار دنباله را برای بزرگ‌تر کردن اندازه اَبَربلوک انجام می‌دهد. این تبدیل،
جریان کنترل تابع را ساده کرده و به سایر بهینه‌سازی‌ها اجازه می‌دهد
کارایی بهتری داشته باشند.
.Sp
توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-funroll\-loops\fR 4
.IX Item "-funroll-loops"
حلقه‌هایی را باز می‌کند که تعداد تکرار آن‌ها در زمان کامپایل یا
هنگام ورود به حلقه قابل تعیین باشد. گزینه \fB\-funroll\-loops\fR به طور ضمنی شامل
\&\fB\-frerun\-cse\-after\-loop\fR، \fB\-fweb\fR و \fB\-frename\-registers\fR است.
همچنین پوسته‌کنی کامل حلقه (یعنی حذف کامل حلقه‌هایی با تعداد تکرار ثابت و کم)
را روشن می‌کند. این گزینه اندازه کد را بزرگ‌تر می‌کند و ممکن است اجرای آن را سریع‌تر بکند یا نکند.
.Sp
توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-funroll\-all\-loops\fR 4
.IX Item "-funroll-all-loops"
تمام حلقه‌ها را باز می‌کند، حتی اگر تعداد تکرار آن‌ها هنگام ورود به حلقه
نامشخص باشد. این کار معمولاً اجرای برنامه‌ها را کُندتر می‌کند.
گزینه \fB\-funroll\-all\-loops\fR شامل همان گزینه‌های ضمنی
\&\fB\-funroll\-loops\fR است.
.IP \fB\-fpeel\-loops\fR 4
.IX Item "-fpeel-loops"
حلقه‌هایی را پوسته‌کنی می‌کند که اطلاعات کافی مبنی بر اینکه زیاد تکرار نمی‌شوند
وجود داشته باشد (از طریق بازخورد پروفایل یا تحلیل ایستا). همچنین پوسته‌کنی کامل
حلقه (یعنی حذف کامل حلقه‌هایی با تعداد تکرار ثابت و کم) را فعال می‌کند.
.Sp
توسط \fB\-O3\fR، \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-fmalloc\-dce\fR 4
.IX Item "-fmalloc-dce"
کنترل می‌کند که آیا \f(CW\*(C`malloc\*(C'\fR (و گونه‌های آن مانند \f(CW\*(C`calloc\*(C'\fR یا
\&\f(CW\*(C`strdup\*(C'\fR) در صورتی که مقدار بازگشتی آن‌ها فقط به عنوان پارامتر فراخوانی
\&\f(CW\*(C`free\*(C'\fR استفاده شده یا با \f(CW\*(C`NULL\*(C'\fR مقایسه شده باشد، می‌تواند با بهینه‌سازی حذف شود یا خیر. اگر
\&\fB\-fmalloc\-dce=1\fR استفاده شود، فقط فراخوانی‌های \f(CW\*(C`free\*(C'\fR مجاز هستند، در حالی که
با \fB\-fmalloc\-dce=2\fR مقایسه‌ها با اشاره‌گر \f(CW\*(C`NULL\*(C'\fR نیز برای حذف،
امن در نظر گرفته می‌شوند.
.Sp
پیش‌فرض \fB\-fmalloc\-dce=2\fR است. همچنین \fB\-fallocation\-dce\fR را ببینید.
.IP \fB\-fmove\-loop\-invariants\fR 4
.IX Item "-fmove-loop-invariants"
گذر انتقال ناورداهای حلقه را در بهینه‌ساز حلقه RTL فعال می‌کند. در سطح
\&\fB\-O1\fR و بالاتر، به جز \fB\-Og\fR فعال است.
.IP \fB\-fmove\-loop\-stores\fR 4
.IX Item "-fmove-loop-stores"
گذر انتقال ذخیره‌سازی‌های حلقه را در بهینه‌ساز حلقه GIMPLE فعال می‌کند. این
کار ذخیره‌سازی‌های ناوردا را به بعد از پایان حلقه منتقل می‌کند و در ازای آن،
مقدار ذخیره‌شده را در طول تکرارها درون یک ثبات نگه می‌دارد.
توجه داشته باشید برای اینکه این گزینه اثرگذار باشد، باید \fB\-ftree\-loop\-im\fR نیز
فعال باشد. در سطح \fB\-O1\fR و بالاتر، به جز
\&\fB\-Og\fR فعال است.
.IP \fB\-fsplit\-loops\fR 4
.IX Item "-fsplit-loops"
اگر حلقه‌ای شامل شرطی باشد که همواره برای یک بخش از فضای تکرار درست
و برای بخش دیگر نادرست است، آن را به دو حلقه تقسیم می‌کند.
.Sp
توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-funswitch\-loops\fR 4
.IX Item "-funswitch-loops"
انشعاب‌هایی با شرط‌های ناوردای حلقه را به بیرون از حلقه منتقل می‌کند، همراه با نسخه‌های
تکراری حلقه روی هر دو انشعاب (که با توجه به نتیجه شرط اصلاح شده‌اند).
.Sp
توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-fversion\-loops\-for\-strides\fR 4
.IX Item "-fversion-loops-for-strides"
اگر حلقه‌ای روی یک آرایه با گام متغیر پیمایش می‌کند، نسخه دیگری از حلقه
ایجاد می‌کند که فرض می‌کند گام همیشه یک است. برای مثال:
.Sp
.Vb 2
\&        for (int i = 0; i < n; ++i)
\&          x[i * stride] = ...;
.Ve
.Sp
تبدیل می‌شود به:
.Sp
.Vb 6
\&        if (stride == 1)
\&          for (int i = 0; i < n; ++i)
\&            x[i] = ...;
\&        else
\&          for (int i = 0; i < n; ++i)
\&            x[i * stride] = ...;
.Ve
.Sp
این قابلیت به ویژه برای آرایه‌های با شکل مفروض در Fortran سودمند است، جایی که
(برای نمونه) با فرض دسترسی‌های پیوسته، برداری‌سازی بهتری را امکان‌پذیر می‌سازد.
این پرچم به طور پیش‌فرض در \fB\-O3\fR فعال است.
همچنین توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-ffunction\-sections\fR 4
.IX Item "-ffunction-sections"
.PD 0.IP \fB\-fdata\-sections\fR 4
.IX Item "-fdata-sections"
.PD
در صورتی که مقصد از بخش‌های اختیاری پشتیبانی کند، هر تابع یا قلم داده را در بخش اختصاصی خودش در فایل خروجی قرار می‌دهد. نام تابع یا نام قلم داده، نام بخش مربوطه در فایل خروجی را مشخص می‌کند.
.Sp
از این گزینه‌ها در سامانه‌هایی استفاده کنید که پیونددهنده (linker) می‌تواند بهینه‌سازی‌هایی را برای بهبود محلی‌سازی ارجاع (locality of reference) در فضای دستورالعمل‌ها انجام دهد. بیشتر سامانه‌هایی که از قالب شیء ELF استفاده می‌کنند، دارای پیونددهنده‌هایی با چنین بهینه‌سازی‌هایی هستند. در AIX، پیونددهنده بخش‌ها (CSECTها) را بر اساس نمودار فراخوانی بازآرایی می‌کند. تأثیر بر کارایی متغیر است.
.Sp
همراه با جمع‌آوری زباله توسط پیونددهنده (گزینهٔ \fB\-\-gc\-sections\fR پیونددهنده)، این گزینه‌ها ممکن است منجر به فایل‌های اجرایی با پیوند ایستا (statically-linked) کوچک‌تری (پس از حذف نمادها یا strip کردن) شوند.
.Sp
در سامانه‌های ELF/DWARF این گزینه‌ها کیفیت اطلاعات اشکال‌زدایی (debug) را کاهش نمی‌دهند. با قالب‌های دیگر فایل‌های شیء/اطلاعات اشکال‌زدایی ممکن است مشکلاتی وجود داشته باشد.
.Sp
تنها زمانی از این گزینه‌ها استفاده کنید که مزایای چشمگیری به همراه داشته باشند. وقتی این گزینه‌ها را مشخص می‌کنید، اسمبلر و پیونددهنده فایل‌های شیء و اجرایی بزرگ‌تری ایجاد می‌کنند و همچنین کندتر عمل می‌کنند. این گزینه‌ها بر تولید کد تأثیر می‌گذارند. آن‌ها از انجام بهینه‌سازی‌های کامپایلر و اسمبلر که از مکان‌های نسبی درون یک واحد ترجمه (translation unit) استفاده می‌کنند جلوگیری می‌نمایند، زیرا مکان‌ها تا زمان پیوند ناشناخته هستند. نمونه‌ای از این دست بهینه‌سازی‌ها، تبدیل فراخوانی‌ها به دستورالعمل‌های فراخوانی کوتاه (short call) است.
.IP \fB\-fstdarg\-opt\fR 4
.IX Item "-fstdarg-opt"
پیش‌درآمد (prologue) توابع با آرگومان‌های متغیر (variadic) را با توجه به نحوهٔ استفاده از آن آرگومان‌ها بهینه‌سازی می‌کند.
.IP \fB\-fsection\-anchors\fR 4
.IX Item "-fsection-anchors"
تلاش می‌کند تا با استفاده از نمادهای مهار (anchor) مشترک برای آدرس‌دهی اشیاء نزدیک، تعداد محاسبات آدرس نمادین را کاهش دهد. این تبدیل می‌تواند به کاهش تعداد مدخل‌های GOT و دسترسی‌های GOT در برخی مقصدها کمک کند.
.Sp
برای نمونه، پیاده‌سازی تابع زیر \f(CW\*(C`foo\*(C'\fR:
.Sp
.Vb 2
\&        static int a, b, c;
\&        int foo (void) { return a + b + c; }
.Ve
.Sp
معمولاً آدرس‌های هر سه متغیر را محاسبه می‌کند، اما اگر آن را با \fB\-fsection\-anchors\fR کامپایل کنید، در عوض از یک نقطهٔ مهار مشترک به متغیرها دسترسی پیدا می‌کند. اثر آن شبیه به شبه‌کد زیر است (که کد معتبر C نیست):
.Sp
.Vb 5
\&        int foo (void)
\&        {
\&          register int *xr = &x;
\&          return xr[&a \- &x] + xr[&b \- &x] + xr[&c \- &x];
\&        }
.Ve
.Sp
همهٔ مقصدها از این گزینه پشتیبانی نمی‌کنند.
.IP \fB\-fzero\-call\-used\-regs=\fR\fIchoice\fR 4
.IX Item "-fzero-call-used-regs=choice"
در زمان بازگشت از تابع، ثبات‌های استفاده‌شده در فراخوانی (call\-used registers) را صفر می‌کند تا امنیت برنامه با کاهش حملات برنامه‌نویسی مبتنی بر بازگشت (ROP) یا جلوگیری از نشت اطلاعات از طریق ثبات‌ها افزایش یابد.
.Sp
مقادیر ممکن برای \fIchoice\fR همانند ویژگی \f(CW\*(C`zero_call_used_regs\*(C'\fR است.
پیش‌فرض \fBskip\fR است.
.Sp
می‌توانید این رفتار را برای یک تابع خاص با استفاده از ویژگی تابع \f(CW\*(C`zero_call_used_regs\*(C'\fR کنترل کنید.
.SS "گزینه‌های مجهزسازی برنامه (Program Instrumentation Options)"
.IX Subsection "Program Instrumentation Options"
‏GCC از تعدادی گزینهٔ خط فرمان پشتیبانی می‌کند که افزودن مجهزسازی زمان اجرا (run\-time instrumentation) به کدهایی را که به‌طور عادی تولید می‌کند، کنترل می‌نمایند.
برای نمونه، یکی از اهداف مجهزسازی، جمع‌آوری آمار پروفایل‌سازی برای استفاده در یافتن نقاط داغ برنامه (hot spots)، تحلیل پوشش کد، یا بهینه‌سازی‌های هدایت‌شده با پروفایل است.
دستهٔ دیگری از مجهزسازی برنامه، افزودن بررسی‌های زمان اجرا برای شناسایی خطاهای برنامه‌نویسی مانند ارجاع به اشاره‌گرهای نامعتبر یا دسترسی‌های خارج از محدودهٔ آرایه، و همچنین حملات عمدی خصمانه مانند درهم‌شکستن پشته (stack smashing) یا ربودن vtable در C++ است.
همچنین یک قلاب (hook) عمومی وجود دارد که می‌تواند برای پیاده‌سازی سایر اشکال ردیابی یا مجهزسازی در سطح تابع به منظور اشکال‌زدایی یا تحلیل برنامه استفاده شود.
.IP \fB\-p\fR 4
.IX Item "-p"
.PD 0
.IP \fB\-\-profile\fR 4
.IX Item "--profile"
.IP \fB\-fprofile\fR 4
.IX Item "-fprofile"
.IP \fB\-pg\fR 4
.IX Item "-pg"
.PD
تولید کد اضافی برای نوشتن اطلاعات پروفایل‌سازی مناسب برای برنامهٔ تحلیل \fBprof\fR (برای \fB\-p\fR، \fB\-\-profile\fR،
و \fB\-fprofile\fR)
یا \fBgprof\fR
(برای \fB\-pg\fR).  شما باید هنگام کامپایل کردن فایل‌های منبعی که مایلید درباره‌شان داده جمع‌آوری شود از این گزینه استفاده کنید، و همچنین باید هنگام پیوند دادن (linking) نیز آن را به کار ببرید.
.Sp
می‌توانید از ویژگی تابع \f(CW\*(C`no_instrument_function\*(C'\fR برای لغو پروفایل‌سازی توابع خاص در هنگام کامپایل با این گزینه‌ها استفاده کنید.
.IP \fB\-fprofile\-arcs\fR 4
.IX Item "-fprofile-arcs"
کدی اضافه می‌کند تا کمان‌های (\fIarcs\fR) جریان برنامه مجهزسازی شوند. در طول اجرا، برنامه ثبت می‌کند که هر انشعاب و فراخوانی چند بار اجرا شده و چند بار مسیر انشعاب طی شده یا بازگشته است. در مقصدهایی که از سازنده‌ها (constructors) با پشتیبانی از اولویت پشتیبانی می‌کنند، پروفایل‌سازی به‌درستی سازنده‌ها، نابودکننده‌ها (destructors) و سازنده‌ها (و نابودکننده‌های) C++ کلاس‌هایی را که به عنوان نوعی از یک متغیر سراسری به کار رفته‌اند مدیریت می‌کند.
.Sp
هنگامی که برنامهٔ کامپایل‌شده خارج می‌شود، این داده‌ها را در فایلی به نام
\&\fIauxname.gcda\fR برای هر فایل منبع ذخیره می‌کند. این داده‌ها ممکن است برای بهینه‌سازی‌های هدایت‌شده با پروفایل (\fB\-fbranch\-probabilities\fR)، یا برای تحلیل پوشش آزمون (\fB\-ftest\-coverage\fR) استفاده شوند. مقدار
\&\fIauxname\fR برای هر فایل شیء در صورتی که به‌طور صریح مشخص شده باشد و فایل اجرایی نهایی نباشد از نام فایل خروجی تولید می‌شود، در غیر این صورت نام پایه (basename) فایل منبع خواهد بود. در هر دو حالت، هرگونه پسوند حذف می‌شود (به عنوان نمونه \fIfoo.gcda\fR برای فایل ورودی \fIdir/foo.c\fR، یا
\&\fIdir/foo.gcda\fR برای فایل خروجی مشخص‌شده به صورت \fB\-o dir/foo.o\fR).
.Sp
توجه داشته باشید که اگر یک خط فرمان مستقیماً فایل‌های منبع را پیوند دهد، نام فایل خروجی بدون پسوند به عنوان پیشوند فایل‌های
\&\fI.gcda\fR مربوطه قرار می‌گیرد.
برای نمونه \f(CW\*(C`gcc a.c b.c \-o binary\*(C'\fR فایل‌های \fIbinary\-a.gcda\fR و
\&\fIbinary\-b.gcda\fR را تولید خواهد کرد.
.IP \fB\-fcondition\-coverage\fR 4
.IX Item "-fcondition-coverage"
کدی اضافه می‌کند تا شرایط برنامه مجهزسازی شوند. در طول اجرا، برنامه ثبت می‌کند که چه عبارت‌هایی در یک شرط در تصمیم‌گیری نقش دارند؛ این امر می‌تواند برای بررسی این‌که آیا تمام عبارت‌ها در یک تابع بولی آزمایش شده‌اند و تأثیر مستقلی بر نتیجهٔ تصمیم دارند یا خیر استفاده شود. نتیجه را می‌توان با \f(CW\*(C`gcov \-\-conditions\*(C'\fR خواند.
.IP \fB\-fpath\-coverage\fR 4
.IX Item "-fpath-coverage"
کدی اضافه می‌کند تا مسیرهای پیموده‌شده ردگیری شوند. در طول اجرا، برنامه مسیرهای اولیهٔ (prime paths) پیموده‌شده را ثبت می‌کند. تعداد مسیرها با افزایش پیچیدگی بسیار سریع رشد می‌کند و برای جلوگیری از افزایش انفجاری زمان کامپایل، اگر تعداد تقریبی مسیرها از حد کنترل‌شده توسط \fB\-fpath\-coverage\-limit\fR فراتر رود، GCC از مجهزسازی صرف‌نظر می‌کند. نتیجه را می‌توان با \f(CW\*(C`gcov \-\-prime\-paths \-\-prime\-paths\-lines \-\-prime\-paths\-source\*(C'\fR خواند.
.IP \fB\-fpath\-coverage\-limit=\fR\fIlimit\fR 4
.IX Item "-fpath-coverage-limit=limit"
آستانه‌ای که در آن \fB\-fpath\-coverage\fR از مجهزسازی یک تابع صرف‌نظر می‌کند. این حد تقریبی و محافظه‌کارانه است، زیرا GCC از یک روش اکتشافی (heuristic) بدبینانه استفاده می‌کند که تعداد مسیرهای در حال شمارش را کمی بیشتر برآورد می‌کند، و در صورتی که پیش از یافتن همهٔ مسیرها به این آستانه برسد، کار را متوقف می‌سازد. این گزینه برای کنترل دقیق روی این‌که کدام توابع مجهزسازی شوند نیست \- بلکه هدف آن محدود کردن اثر انفجار مسیر و منطقی نگه داشتن زمان کامپایل است. پیش‌فرض \fI250000\fR است.
.IP \fB\-\-coverage\fR 4
.IX Item "--coverage"
.PD 0
.IP \fB\-coverage\fR 4
.IX Item "-coverage"
.PD
این گزینه برای کامپایل و پیوند دادن کدهای مجهزسازی‌شده جهت تحلیل پوشش استفاده می‌شود. گزینه‌های \fB\-coverage\fR و \fB\-\-coverage\fR معادل یکدیگرند؛ هر دو مترادفی برای \fB\-fprofile\-arcs\fR
\&\fB\-ftest\-coverage\fR (هنگام کامپایل) و \fB\-lgcov\fR (هنگام پیوند دادن) هستند. برای جزئیات بیشتر به مستندات این گزینه‌ها مراجعه کنید.
.RS 4
.IP * 4
کامپایل کردن فایل‌های منبع با \fB\-fprofile\-arcs\fR به همراه گزینه‌های بهینه‌سازی و تولید کد. برای تحلیل پوشش آزمون، از گزینهٔ اضافی \fB\-ftest\-coverage\fR استفاده کنید. نیازی نیست همهٔ فایل‌های منبع موجود در یک برنامه را پروفایل‌سازی کنید.
.IP * 4
کامپایل کردن فایل‌های منبع به صورت اضافی با \fB\-fprofile\-abs\-path\fR برای ایجاد نام مسیرهای مطلق در فایل‌های \fI.gcno\fR. این کار به
\&\fBgcov\fR امکان می‌دهد منابع صحیح را در پروژه‌هایی که کامپایل‌ها با دایرکتوری‌های کاری متفاوتی انجام می‌شوند پیدا کند.
.IP * 4
پیوند دادن فایل‌های شیء با \fB\-lgcov\fR یا \fB\-fprofile\-arcs\fR
(مورد دوم مستلزم مورد اول است)..IP * 4
برنامه را با یک بار کاری نمونه (workload) اجرا کنید تا اطلاعات پروفایل کمان‌ها (arc profile) تولید شود. این کار را می‌توان به هر تعداد بار تکرار کرد. شما می‌توانید نمونه‌های هم‌روندی از برنامه خود را اجرا نمایید، و به شرطی که سیستم‌فایل از قفل‌گذاری (locking) پشتیبانی کند، فایل‌های داده به‌درستی به‌روزرسانی خواهند شد. به جز در مواردی که یک گزینهٔ گویش اکید ISO C فعال باشد، فراخوانی‌های \f(CW\*(C`fork\*(C'\fR تشخیص داده شده و بدون شمارش مضاعف به‌درستی مدیریت می‌شوند.
.Sp
علاوه بر این، یک فایل شیء (object file) می‌تواند چندین بار بازکامپایل شود و تا زمانی که فایل منبع و گزینه‌های کامپایلر بدون تغییر باقی بمانند، فایل \fI.gcda\fR متناظر ادغام می‌شود.
.IP * 4
برای بهینه‌سازی‌های مبتنی بر پروفایل (profile\-directed optimizations)، فایل‌های منبع را دوباره با همان گزینه‌های بهینه‌سازی و تولید کد به اضافهٔ \&\fB\-fbranch\-probabilities\fR کامپایل کنید.
.IP * 4
برای تحلیل پوشش آزمون (test coverage analysis)، از \fBgcov\fR برای ایجاد اطلاعات خوانا برای انسان از فایل‌های \fI.gcno\fR و \fI.gcda\fR استفاده نمایید. برای اطلاعات بیشتر به مستندات \&\fBgcov\fR مراجعه کنید.
.RE
.RS 4
.Sp
با گزینهٔ \fB\-fprofile\-arcs\fR، کامپایلر GCC برای هر تابع از برنامه شما یک گراف جریان برنامه ایجاد کرده و سپس یک درخت پوشا (spanning tree) برای آن گراف پیدا می‌کند. تنها کمان‌هایی که روی درخت پوشا نیستند باید ابزارگذاری (instrument) شوند: کامپایلر کدی اضافه می‌کند تا تعداد دفعات اجرای این کمان‌ها را شمارش کند. هنگامی که یک کمان تنها خروجی یا تنها ورودیِ یک بلوک باشد، کد ابزارگذاری می‌تواند به همان بلوک اضافه شود؛ در غیر این صورت، برای نگهداری کد ابزارگذاری باید یک بلوک پایه‌ای (basic block) جدید ایجاد شود.
.Sp
با \fB\-fcondition\-coverage\fR، برای هر عبارت شرطی در برنامه شما، GCC یک مجموعه بیتی (bitset) ایجاد کرده و مقادیر بولی اجراشده‌ای را که تأثیر مستقلی بر نتیجهٔ آن عبارت دارند ثبت می‌کند.
.Sp
با \fB\-fpath\-coverage\fR، کامپایلر GCC مسیرهای اصلی (prime paths) پیموده‌شدهٔ هر تابع را پیدا، شمارش و ثبت می‌کند، مگر آنکه تعداد مسیرها از حد کنترل‌شده توسط \fB\-fpath\-coverage\-limit\fR فراتر رود. اگر از حد مجاز فراتر رود، تابع ابزارگذاری نمی‌شود؛ دقیقاً مانند این است که \&\fB\-fpath\-coverage\fR استفاده نشده باشد. یک مسیر اصلی طولانی‌ترین دنباله از بلوک‌های یکتا (به‌جز احتمالاً اولی و آخری) است که زیرمسیر هیچ مسیر دیگری نباشد.
.RE
.IP \fB\-ftest\-coverage\fR 4
.IX Item "-ftest-coverage"
تولید یک فایل یادداشت (notes file) که ابزار پوشش کد \fBgcov\fR بتواند از آن برای نمایش پوشش برنامه استفاده کند. فایل یادداشتِ هر فایل منبع \&\fIauxname.gcno\fR نامیده می‌شود. برای توضیحات مربوط به \fIauxname\fR و دستورالعمل‌های نحوهٔ تولید داده‌های پوشش آزمون، به گزینهٔ \fB\-fprofile\-arcs\fR در بالا مراجعه کنید. اگر بهینه‌سازی انجام ندهید، داده‌های پوشش با دقت بیشتری با فایل‌های منبع مطابقت خواهند داشت.
.IP \fB\-fprofile\-abs\-path\fR 4
.IX Item "-fprofile-abs-path"
تبدیل خودکار نام‌های نسبی فایل‌های منبع به نام‌های مسیر مطلق در فایل‌های \fI.gcno\fR. این قابلیت به \fBgcov\fR اجازه می‌دهد تا در پروژه‌هایی که کامپایل در آن‌ها با دایرکتوری‌های کاری متفاوتی صورت می‌گیرد، منابع درست را پیدا کند.
.IP \fB\-fprofile\-dir=\fR\fIpath\fR 4
.IX Item "-fprofile-dir=path"
تنظیم دایرکتوری جستجو برای فایل‌های دادهٔ پروفایل بر روی \fIpath\fR.
این گزینه فقط بر داده‌های پروفایل تولیدشده توسط
\&\fB\-fprofile\-generate\fR، \fB\-ftest\-coverage\fR و \fB\-fprofile\-arcs\fR،
و استفاده‌شده توسط \fB\-fprofile\-use\fR و \fB\-fbranch\-probabilities\fR
و گزینه‌های مرتبط با آن تأثیر می‌گذارد. هم مسیرهای مطلق و هم نسبی قابل استفاده هستند.
به‌طور پیش‌فرض، GCC از دایرکتوری جاری به عنوان \fIpath\fR استفاده می‌کند، بنابراین فایل دادهٔ پروفایل در همان دایرکتوری فایل شیء قرار می‌گیرد.
برای جلوگیری از تداخل نام فایل‌ها، در صورتی که نام فایل شیء یک مسیر مطلق نباشد، مسیر مطلق فایل
\&\fIsourcename.gcda\fR درهم‌ریخته (mangle) شده و به عنوان نام فایل یک فایل
\&\fI.gcda\fR استفاده می‌شود. جزئیات نام‌گذاری فایل را در \fB\-fprofile\-arcs\fR ببینید.
گزینهٔ مشابه \fB\-fprofile\-note\fR را نیز ببینید.
.Sp
هنگامی که یک فایل اجرایی در یک محیط موازی کلان (massive parallel) اجرا می‌شود، توصیه می‌شود که پروفایل در پوشه‌های متفاوتی ذخیره شود. این کار را می‌توان با متغیرهایی در \fIpath\fR که در زمان اجرا صادر (export) می‌شوند انجام داد:
.RS 4
.ie n .IP \fR\fB%p\fR\fB\fR 4
.el .IP \fR\f(CB%p\fR\fB\fR 4
.IX Item "%p"
شناسه فرایند (process ID).
.ie n .IP \fR\fB%q\fR\fB{VAR}\fR 4
.el .IP \fR\f(CB%q\fR\fB{VAR}\fR 4
.IX Item "%q{VAR}"
مقدار متغیر محیطی \fIVAR\fR.
.RE
.RS 4
.RE
.IP \fB\-fprofile\-generate\fR 4
.IX Item "-fprofile-generate"
.PD 0
.IP \fB\-fprofile\-generate=\fR\fIpath\fR 4
.IX Item "-fprofile-generate=path"
.PD
فعال‌سازی گزینه‌هایی که معمولاً برای ابزارگذاری برنامه جهت تولید پروفایلِ مفید برای بازکامپایل بعدی با بهینه‌سازی مبتنی بر بازخورد پروفایل استفاده می‌شوند. شما باید \fB\-fprofile\-generate\fR را هم در زمان کامپایل و هم در زمان پیوند (linking) برنامهٔ خود به کار ببرید.
.Sp
گزینه‌های زیر فعال می‌شوند:
\&\fB\-fprofile\-arcs\fR، \fB\-fprofile\-values\fR،
\&\fB\-finline\-functions\fR، و \&\fB\-fipa\-bit\-cp\fR.
.Sp
اگر \fIpath\fR مشخص شده باشد، GCC برای یافتن فایل‌های دادهٔ بازخورد پروفایل به \fIpath\fR مراجعه می‌کند. به \fB\-fprofile\-dir\fR مراجعه کنید.
.Sp
برای بهینه‌سازی برنامه بر اساس اطلاعات پروفایل جمع‌آوری‌شده، از \&\fB\-fprofile\-use\fR استفاده کنید.
.IP \fB\-fprofile\-info\-section\fR 4
.IX Item "-fprofile-info-section"
.PD 0
.IP \fB\-fprofile\-info\-section=\fR\fIname\fR 4
.IX Item "-fprofile-info-section=name"
.PD
ثبت اطلاعات پروفایل در بخش (section) مشخص‌شده به جای استفاده از سازنده/ویرانگر (constructor/destructor). اگر \fIname\fR مشخص شده باشد، نام بخش همان است؛ در غیر این صورت نام بخش به طور پیش‌فرض \f(CW\*(C`.gcov_info\*(C'\fR خواهد بود. یک اشاره‌گر به اطلاعات پروفایل تولیدشده توسط \fB\-fprofile\-arcs\fR در بخش مشخص‌شده برای هر واحد ترجمه (translation unit) قرار می‌گیرد. این گزینه ثبت اطلاعات پروفایل از طریق یک سازنده و همچنین پردازش اطلاعات پروفایل از طریق یک ویرانگر را غیرفعال می‌کند. این گزینه برای استفاده در محیط‌های میزبانی‌شده (hosted) مانند GNU/Linux در نظر گرفته نشده است؛ بلکه محیط‌های مستقل (freestanding مانند سیستم‌های تعبیه‌شده) با منابع محدود را هدف قرار می‌دهد که از سازنده‌ها/ویرانگرها یا ورودی/خروجی فایل در کتابخانهٔ C پشتیبانی نمی‌کنند.
.Sp
پیونددهنده (linker) می‌تواند بخش‌های ورودی را در یک بلوک حافظهٔ پیوسته جمع‌آوری کرده و نمادهای آغاز و پایان را تعریف کند. یک نمونه اسکریپت پیونددهندهٔ GNU که یک بخش خروجی پیونددهنده را تعریف می‌کند به شرح زیر است:
.Sp
.Vb 6
\&          .gcov_info      :
\&          {
\&            PROVIDE (_\|_gcov_info_start = .);
\&            KEEP (*(.gcov_info))
\&            PROVIDE (_\|_gcov_info_end = .);
\&          }
.Ve
.Sp
برنامه می‌تواند اطلاعات پروفایل‌گیری ثبت‌شده در این مجموعه پیونددهنده را به عنوان مثال به این صورت تخلیه (dump) کند:
.Sp
.Vb 3
\&        #include <gcov.h>
\&        #include <stdio.h>
\&        #include <stdlib.h>
\&        
\&        extern const struct gcov_info *const _\|_gcov_info_start[];
\&        extern const struct gcov_info *const _\|_gcov_info_end[];
\&        
\&        static void
\&        dump (const void *d, unsigned n, void *arg)
\&        {
\&          const unsigned char *c = d;
\&        
\&          for (unsigned i = 0; i < n; ++i)
\&            printf ("%02x", c[i]);
\&        }
\&        
\&        static void
\&        filename (const char *f, void *arg)
\&        {
\&          _\|_gcov_filename_to_gcfn (f, dump, arg );
\&        }
\&        
\&        static void *
\&        allocate (unsigned length, void *arg)
\&        {
\&          return malloc (length);
\&        }
\&        
\&        static void
\&        dump_gcov_info (void)
\&        {
\&          const struct gcov_info *const *info = _\|_gcov_info_start;
\&          const struct gcov_info *const *end = _\|_gcov_info_end;
\&        
\&          /* Obfuscate variable to prevent compiler optimizations.  */
\&          _\|_asm_\|_ ("" : "+r" (info));
\&        
\&          while (info != end)
\&          {
\&            void *arg = NULL;
\&            _\|_gcov_info_to_gcda (*info, filename, dump, allocate, arg);
\&            putchar (\*(Aq\en\*(Aq);
\&            ++info;
\&          }
\&        }
\&        
\&        int
\&        main (void)
\&        {
\&          dump_gcov_info ();
\&          return 0;
\&        }
.Ve
.Sp
زیرفرمان \fBmerge\-stream\fR از ابزار \fBgcov\-tool\fR می‌تواند برای تبدیل جریان دادهٔ سریالی‌شده (deserialize) که توسط توابع \f(CW\*(C`_\|_gcov_filename_to_gcfn\*(C'\fR و \&\f(CW\*(C`_\|_gcov_info_to_gcda\*(C'\fR تولید شده است، و ادغام اطلاعات پروفایل در فایل‌های \&\fI.gcda\fR روی سیستم‌فایل میزبان به کار رود..IP \fB\-fprofile\-note=\fR\fIpath\fR 4
.IX Item "-fprofile-note=path"
اگر \fIpath\fR مشخص شده باشد، GCC فایل \fI.gcno\fR را در مکان \fIpath\fR ذخیره می‌کند. اگر این گزینه را با چند فایل منبع ترکیب کنید، فایل \fI.gcno\fR بازنویسی خواهد شد.
.IP \fB\-fprofile\-prefix\-path=\fR\fIpath\fR 4
.IX Item "-fprofile-prefix-path=path"
این گزینه می‌تواند در ترکیب با
\&\fBprofile\-generate=\fR\fIprofile_dir\fR و
\&\fBprofile\-use=\fR\fIprofile_dir\fR استفاده شود تا به GCC اطلاع دهد دایرکتوری پایهٔ درخت منبعِ ساخته‌شده کجاست. به‌طور پیش‌فرض، \fIprofile_dir\fR شامل فایل‌هایی با مسیرهای مطلق درهم‌ریخته از تمامی فایل‌های شیء پروژهٔ ساخته‌شده خواهد بود. این امر زمانی که دایرکتوری استفاده‌شده برای ساخت باینری مجهزسازی‌شده با دایرکتوری استفاده‌شده برای ساخت باینری بهینه‌سازی‌شده با بازخورد پروفایل تفاوت داشته باشد مطلوب نیست، زیرا داده‌های پروفایل در طول ساخت بهینه‌شده پیدا نخواهند شد. در چنین شرایطی، می‌توان از \fB\-fprofile\-prefix\-path=\fR\fIpath\fR در حالی که \fIpath\fR به دایرکتوری پایهٔ ساخت اشاره دارد، استفاده کرد تا بخش نامربوط مسیر حذف شده و همهٔ نام‌های فایل نسبت به دایرکتوری اصلی ساخت، نسبی نگه داشته شوند.
.IP \fB\-fprofile\-prefix\-map=\fR\fIold\fR\fB=\fR\fInew\fR 4
.IX Item "-fprofile-prefix-map=old=new"
هنگام کامپایل فایل‌های مستقر در دایرکتوری \fIold\fR، اطلاعات پروفایل‌سازی را (با \fB\-\-coverage\fR) به‌گونه‌ای ثبت می‌کند که گویی آن فایل‌ها در دایرکتوری \fInew\fR قرار دارند.
همچنین ببینید: \fB\-ffile\-prefix\-map\fR و \fB\-fcanon\-prefix\-map\fR.
.IP \fB\-fprofile\-update=\fR\fImethod\fR 4
.IX Item "-fprofile-update=method"
روش به‌روزرسانی را برای برنامه‌ای که برای بهینه‌سازی مبتنی بر بازخورد پروفایل مجهزسازی شده است تغییر می‌دهد. آرگومان \fImethod\fR باید یکی از مقادیر
\&\fBsingle\fR، \fBatomic\fR یا \fBprefer\-atomic\fR باشد.
مقدار اول برای برنامه‌های تک‌نخی مفید است، در حالی که دومی با تولید کد نخ‌امن، از خرابی پروفایل جلوگیری می‌کند.
.Sp
\&\fBهشدار:\fR وقتی برنامه‌ای تمام نخ‌ها را به‌درستی الحاق نکند (یا یک نخ جداشده ایجاد کند)، فایل پروفایل همچنان ممکن است خراب شود.
.Sp
استفاده از \fBprefer\-atomic\fR در صورت پشتیبانی توسط معماری مقصد به \fBatomic\fR، و در غیر این صورت به \fBsingle\fR تبدیل می‌شود. راه‌انداز GCC هنگامی که \fB\-pthread\fR در خط فرمان وجود داشته باشد، به‌طور خودکار \fBprefer\-atomic\fR را انتخاب می‌کند، در غیر این صورت روش پیش‌فرض \fBsingle\fR است.
.Sp
اگر \fBatomic\fR انتخاب شود، اطلاعات پروفایل بر پایهٔ اصل نهایت تلاش با استفاده از عملیات‌های اتمیک به‌روزرسانی می‌شوند. در حالت ایده‌آل، اطلاعات پروفایل از طریق عملیات‌های اتمیک در سخت‌افزار به‌روز می‌شوند. با این حال، اگر پلتفرم مقصد از عملیات‌های اتمیک مورد نیاز در سخت‌افزار پشتیبانی نکند ولی \fIlibatomic\fR در دسترس باشد، اطلاعات پروفایل از طریق فراخوانی‌های \&\fIlibatomic\fR به‌روزرسانی می‌شوند. اگر پلتفرم مقصد نه از عملیات‌های اتمیک سخت‌افزاری پشتیبانی کند و نه \fIlibatomic\fR در دسترس باشد، اطلاعات پروفایل به‌صورت اتمیک به‌روز نمی‌شود و یک هشدار صادر خواهد شد. در این حالت، اطلاعات پروفایل‌سازی به‌دست‌آمده برای برنامه‌های چندنخی ممکن است خراب باشد.
.Sp
به دلایل کارایی، اگر از شمارنده‌های ۶۴ بیتی برای اطلاعات پروفایل‌سازی استفاده شود و پلتفرم مقصد تنها از عملیات‌های اتمیک ۳۲ بیتی در سخت‌افزار پشتیبانی کند، به‌روزرسانی‌های پروفایل‌سازیِ حساس به عملکرد با استفاده از دو عملیات اتمیک ۳۲ بیتی برای به‌روزرسانی هر شمارنده انجام می‌شوند. اگر سیگنالی این دو عملیات به‌روزرسانی یک شمارنده را قطع کند، اطلاعات پروفایل‌سازی ممکن است در وضعیتی ناسازگار قرار گیرد.
.IP \fB\-fprofile\-filter\-files=\fR\fIregex\fR 4
.IX Item "-fprofile-filter-files=regex"
تنها توابعی از فایل‌ها را مجهزسازی می‌کند که نام آن‌ها با هر یک از عبارت‌های منظم (جداشده با نقطه‌ویرگول) مطابقت داشته باشد.
.Sp
برای مثال، \fB\-fprofile\-filter\-files=main\e.c;module.*\e.c\fR فقط \fImain.c\fR و تمام فایل‌های C را که با \*(Aqmodule\*(Aq شروع می‌شوند، مجهزسازی خواهد کرد.
.IP \fB\-fprofile\-exclude\-files=\fR\fIregex\fR 4
.IX Item "-fprofile-exclude-files=regex"
تنها توابعی از فایل‌ها را مجهزسازی می‌کند که نام آن‌ها با هیچ‌یک از عبارت‌های منظم (جداشده با نقطه‌ویرگول) مطابقت نداشته باشد.
.Sp
برای مثال، \fB\-fprofile\-exclude\-files=/usr/.*\fR از مجهزسازی تمامی فایل‌هایی که در پوشهٔ \fI/usr/\fR قرار دارند جلوگیری می‌کند.
.IP \fB\-fprofile\-reproducible=\fR[\fBmultithreaded\fR|\fBparallel\-runs\fR|\fBserial\fR] 4
.IX Item "-fprofile-reproducible=[multithreaded|parallel-runs|serial]"
سطح تکرارپذیری پروفایل جمع‌آوری‌شده توسط
\&\f(CW\*(C`\-fprofile\-generate\*(C'\fR را کنترل می‌کند. این امر امکان بازسازی برنامه با خروجی یکسان را فراهم می‌آورد که برای نمونه در بسته‌های توزیع مفید است.
.Sp
با مقدار \fB\-fprofile\-reproducible=serial\fR، پروفایل جمع‌آوری‌شده توسط
\&\fB\-fprofile\-generate\fR تکرارپذیر است، به شرطی که برنامهٔ آموزش‌داده‌شده در هر بار اجرای مرحلهٔ آموزش رفتار یکسانی داشته باشد، چندنخی نباشد و جریان‌دهی داده‌های پروفایل همیشه با همان ترتیب انجام شود. توجه داشته باشید که جریان‌دهی پروفایل در پایان اجرای برنامه و همچنین پیش از فراخوانی تابع \f(CW\*(C`fork\*(C'\fR رخ می‌دهد.
.Sp
توجه داشته باشید که بسیار معمول است که تعداد دفعات اجرای برخی از بخش‌های برنامه‌ها، برای مثال به طول نام فایل‌های موقت یا تصادفی‌سازی فضای حافظه (که ممکن است نرخ برخورد جدول درهم‌سازی را تحت تأثیر قرار دهد) بستگی داشته باشد. چنین بخش‌های تکرارناپذیری از برنامه را می‌توان با صفت تابع
\&\f(CW\*(C`no_instrument_function\*(C'\fR نشانه‌گذاری کرد. ابزار \fBgcov\-dump\fR به همراه
\&\fB\-l\fR می‌تواند برای تخلیهٔ داده‌های جمع‌آوری‌شده و اطمینان از این‌که آن‌ها واقعاً تکرارپذیر هستند استفاده شود.
.Sp
با مقدار \fB\-fprofile\-reproducible=parallel\-runs\fR، پروفایل جمع‌آوری‌شده صرف‌نظر از ترتیب جریان‌دهی داده‌ها به فایل‌های gcda، تکرارپذیر می‌ماند. این تنظیم امکان اجرای چندین نمونه از برنامهٔ مجهزسازی‌شده را به‌صورت موازی (مانند استفاده از \f(CW\*(C`make \-j\*(C'\fR) فراهم می‌سازد. این کار کیفیت داده‌های جمع‌آوری‌شده را کاهش می‌دهد، به‌ویژه در پروفایل‌سازی فراخوانی‌های غیرمستقیم.
.IP \fB\-fsanitize=address\fR 4
.IX Item "-fsanitize=address"
فعال‌سازی AddressSanitizer، یک شناساگر سریع خطاهای حافظه.
دستورالعمل‌های دسترسی به حافظه مجهزسازی می‌شوند تا باگ‌های خارج از محدوده و استفاده پس از آزادسازی را شناسایی کنند.
این گزینه \fB\-fsanitize\-address\-use\-after\-scope\fR را فعال می‌کند.
برای جزئیات بیشتر به <\fBhttps://github.com/google/sanitizers/wiki/AddressSanitizer\fR> مراجعه کنید. رفتار زمان اجرا را می‌توان با استفاده از متغیر محیطی
\&\fBASAN_OPTIONS\fR تحت تأثیر قرار داد. هنگامی که روی \f(CW\*(C`help=1\*(C'\fR تنظیم شود، گزینه‌های موجود در هنگام راه‌اندازی برنامهٔ مجهزسازی‌شده نشان داده می‌شوند. برای فهرستی از گزینه‌های پشتیبانی‌شده به
<\fBhttps://github.com/google/sanitizers/wiki/AddressSanitizerFlags#run\-time\-flags\fR>
مراجعه کنید.
این گزینه نمی‌تواند با \fB\-fsanitize=thread\fR یا
\&\fB\-fsanitize=hwaddress\fR ترکیب شود. توجه داشته باشید که تنها مقصدهایی که در حال حاضر
\&\fB\-fsanitize=hwaddress\fR بر روی آن‌ها پشتیبانی می‌شود x86\-64
(تنها با گزینه‌های \f(CW\*(C`\-mlam=u48\*(C'\fR یا \f(CW\*(C`\-mlam=u57\*(C'\fR) و AArch64 هستند، در هر دو مورد تنها در ABIهایی با اشاره‌گرهای ۶۴ بیتی. به‌طور مشابه،
\&\fB\-fsanitize=memtag\-stack\fR در حال حاضر تنها در ABIهای AArch64 با اشاره‌گرهای ۶۴ بیتی پشتیبانی می‌شود.
.Sp
هنگام کامپایل با \fB\-fsanitize=address\fR، باید از \fB\-g\fR نیز استفاده کنید تا خروجی معنادارتری تولید شود. برای دریافت ردگیری‌های پشتهٔ دقیق‌تر، می‌توان از گزینه‌هایی مانند
\&\fB\-O0\fR، \fB\-O1\fR یا \fB\-Og\fR (که برای نمونه، از درون‌خط‌سازی اکثر توابع جلوگیری می‌کنند)، \fB\-fno\-optimize\-sibling\-calls\fR (که از بهینه‌سازی فراخوانی‌های هم‌سطح و بازگشتی انتهایی جلوگیری می‌کند؛ این گزینه به‌طور ضمنی برای
\&\fB\-O0\fR، \fB\-O1\fR یا \fB\-Og\fR فعال است) یا \fB\-fno\-ipa\-icf\fR (که یکسان‌سازی کدهای یکسان را برای توابع غیرفعال می‌کند) استفاده کرد. استفاده از \fB\-fno\-omit\-frame\-pointer\fR نیز ردگیری پشته را بهبود می‌بخشد. از آنجا که چندین بار اجرای برنامه ممکن است به دلیل ASLR (تصادفی‌سازی چیدمان فضای آدرس)، ردگیری‌هایی با آدرس‌های متفاوت تولید کند، ممکن است خاموش کردن ASLR مطلوب باشد. در لینوکس، این کار با \fBsetarch \`uname \-m\` \-R ./prog\fR امکان‌پذیر است.
.IP \fB\-fsanitize=kernel\-address\fR 4
.IX Item "-fsanitize=kernel-address"
فعال‌سازی AddressSanitizer برای هستهٔ لینوکس.
برای جزئیات بیشتر به <\fBhttps://github.com/google/kernel\-sanitizers\fR> مراجعه کنید.
.IP \fB\-fsanitize=hwaddress\fR 4
.IX Item "-fsanitize=hwaddress"
فعال‌سازی AddressSanitizer به‌کمک سخت‌افزار، که از توانایی سخت‌افزار برای نادیده گرفتن بایت بالایی اشاره‌گر جهت شناسایی خطاهای حافظه با سربار حافظهٔ کم استفاده می‌کند.
دستورالعمل‌های دسترسی به حافظه مجهزسازی می‌شوند تا باگ‌های خارج از محدوده و استفاده پس از آزادسازی را تشخیص دهند.
این گزینه \fB\-fsanitize\-address\-use\-after\-scope\fR را فعال می‌کند.
برای جزئیات بیشتر به
<\fBhttps://clang.llvm.org/docs/HardwareAssistedAddressSanitizerDesign.html\fR>
مراجعه کنید. رفتار زمان اجرا را می‌توان با استفاده از متغیر محیطی
\&\fBHWASAN_OPTIONS\fR تحت تأثیر قرار داد. هنگامی که روی \f(CW\*(C`help=1\*(C'\fR تنظیم شود، گزینه‌های موجود در زمان راه‌اندازی برنامهٔ مجهزسازی‌شده نمایش داده می‌شوند. این گزینه نمی‌تواند با \fB\-fsanitize=thread\fR یا
\&\fB\-fsanitize=address\fR ترکیب شود، و در حال حاضر تنها روی AArch64 در دسترس است.
.IP \fB\-fsanitize=kernel\-hwaddress\fR 4
.IX Item "-fsanitize=kernel-hwaddress"
فعال‌سازی AddressSanitizer به‌کمک سخت‌افزار برای کامپایل هستهٔ لینوکس.
مشابه با \fB\-fsanitize=kernel\-address\fR اما با استفاده از یک روش مجهزسازی جایگزین، و مشابه با \fB\-fsanitize=hwaddress\fR اما با تفاوت‌های مجهزسازی که برای کامپایل هستهٔ لینوکس ضروری هستند. این تفاوت‌ها برای جلوگیری از فراخوانی‌های راه‌اندازی اولیهٔ کتابخانهٔ hwasan و در نظر گرفتن مقدار متفاوت در بایت بالایی اشاره‌گر پشته است.
.Sp
\&\fIنکته:\fR این گزینه مقادیر پیش‌فرض متفاوتی نسبت به
\&\fB\-fsanitize=hwaddress\fR دارد.
مجهزسازی پشته و فراخوانی‌های alloca به‌طور پیش‌فرض فعال نیستند. استفاده از برچسب فریم تصادفی برای مجهزسازی هسته پیاده‌سازی نشده است.
.IP \fB\-fsanitize=memtag\-stack\fR 4
.IX Item "-fsanitize=memtag-stack"
استفاده از دستورالعمل‌های Memory Tagging Extension به‌جای مجهزسازی کد جهت امکان تشخیص خطاهای حافظه. مشابه HWASAN، این روش نیز یک روش احتمالی است. این گزینه فقط در معماری‌های AArch64 که از Memory Tagging Extension پشتیبانی می‌کنند در دسترس است.
.IP \fB\-fsanitize=pointer\-compare\fR 4
.IX Item "-fsanitize=pointer-compare"
عملیات مقایسه (<، <=، >، >=) با عملوندهای اشاره‌گر را مجهزسازی می‌کند.
این گزینه باید با \fB\-fsanitize=kernel\-address\fR یا
\&\fB\-fsanitize=address\fR ترکیب شود.
این گزینه نمی‌تواند با \fB\-fsanitize=thread\fR ترکیب شود.
نکته: به‌طور پیش‌فرض این بررسی در زمان اجرا غیرفعال است. برای فعال کردن آن،
\&\f(CW\*(C`detect_invalid_pointer_pairs=2\*(C'\fR را به متغیر محیطی
\&\fBASAN_OPTIONS\fR اضافه کنید. استفاده از \f(CW\*(C`detect_invalid_pointer_pairs=1\*(C'\fR عملیات نامعتبر را تنها زمانی شناسایی می‌کند که هر دو اشاره‌گر ناتهی باشند..IP \fB\-fsanitize=pointer\-subtract\fR 4
.IX Item "-fsanitize=pointer-subtract"
ابزارگذاری عملیات تفریق با عملوندهای اشاره‌گر.
این گزینه باید با \fB\-fsanitize=kernel\-address\fR یا
\&\fB\-fsanitize=address\fR ترکیب شود.
این گزینه نمی‌تواند با \fB\-fsanitize=thread\fR ترکیب شود.
نکته: این بررسی به‌طور پیش‌فرض در زمان اجرا غیرفعال است. برای فعال کردن آن،
عبارت \f(CW\*(C`detect_invalid_pointer_pairs=2\*(C'\fR را به متغیر محیطی
\&\fBASAN_OPTIONS\fR اضافه کنید. استفاده از \f(CW\*(C`detect_invalid_pointer_pairs=1\*(C'\fR
عملیات نامعتبر را تنها زمانی که هر دو اشاره‌گر غیر تهی (non\-null) باشند شناسایی می‌کند.
.IP \fB\-fsanitize=shadow\-call\-stack\fR 4
.IX Item "-fsanitize=shadow-call-stack"
فعال‌سازی ShadowCallStack، یک سازوکار بهبود امنیت برای محافظت از برنامه‌ها در
برابر بازنویسی آدرس بازگشت (مانند سرریزهای بافر پشته).
سازوکار آن بدین صورت است که آدرس بازگشت تابع را در پرولوگ (prologue) تابع در یک
پشته فراخوانی سایه که به‌طور جداگانه تخصیص یافته ذخیره می‌کند و در اپیلوگ (epilogue) تابع،
آدرس بازگشت را از پشته فراخوانی سایه بازیابی می‌نماید. ابزارگذاری تنها در توابعی
رخ می‌دهد که نیاز به ذخیره آدرس بازگشت روی پشته دارند.
.Sp
در حال حاضر این سازوکار تنها از معماری aarch64 پشتیبانی می‌کند. این ویژگی به‌طور خاص
برای هسته‌های لینوکسی طراحی شده است که گزینه CONFIG_SHADOW_CALL_STACK را فعال کرده‌اند.
برای برنامه‌های فضای کاربری، در حال حاضر پشتیبانی زمان اجرا در libc و libgcc ارائه
نشده است. کاربرانی که می‌خواهند از این ویژگی در فضای کاربری استفاده کنند باید خودشان
پشتیبانی زمان اجرا را فراهم نمایند. لازم به ذکر است که این کار ممکن است قوانین ABI را
نقض کند.
.Sp
در aarch64، این ابزارگذاری از ثبات پلتفرم \f(CW\*(C`x18\*(C'\fR استفاده می‌کند.
این امر عموماً بدین معناست که هر کدی که ممکن است در همان ریسه‌ای اجرا شود که کد
کامپایل‌شده با ShadowCallStack در آن اجرا می‌شود، باید با پرچم
\&\fB\-ffixed\-x18\fR کامپایل شود؛ در غیر این صورت توابعی که بدون
\&\fB\-ffixed\-x18\fR کامپایل شده‌اند ممکن است مقدار \f(CW\*(C`x18\*(C'\fR را بازنویسی
کرده و بدین ترتیب اشاره‌گر پشته سایه را مخدوش سازند.
.Sp
همچنین، به دلیل عدم وجود پشتیبانی زمان اجرا در فضای کاربری، کدهای کامپایل‌شده با
ShadowCallStack نمی‌توانند از مدیریت استثناها استفاده کنند. برای غیرفعال کردن
استثناها از \fB\-fno\-exceptions\fR استفاده کنید.
.Sp
برای جزئیات بیشتر به <\fBhttps://clang.llvm.org/docs/ShadowCallStack.html\fR>
مراجعه کنید.
.IP \fB\-fsanitize=thread\fR 4
.IX Item "-fsanitize=thread"
فعال‌سازی ThreadSanitizer، یک شناساگر سریع رقابت داده‌ای (data race).
دستورالعمل‌های دسترسی به حافظه برای شناسایی خطاهای رقابت داده‌ای ابزارگذاری می‌شوند.
برای جزئیات بیشتر به <\fBhttps://github.com/google/sanitizers/wiki#threadsanitizer\fR> مراجعه کنید.
رفتار زمان اجرا را می‌توان با استفاده از متغیر محیطی \fBTSAN_OPTIONS\fR تنظیم کرد؛
برای دیدن فهرستی از گزینه‌های پشتیبانی‌شده به
<\fBhttps://github.com/google/sanitizers/wiki/ThreadSanitizerFlags\fR> مراجعه کنید.
این گزینه نمی‌تواند با \fB\-fsanitize=address\fR و
\&\fB\-fsanitize=leak\fR ترکیب شود.
.Sp
هنگام کامپایل با \fB\-fsanitize=thread\fR، باید از
\&\fB\-g\fR نیز استفاده کنید تا خروجی خواناتر و پرمعناتری تولید شود.
.Sp
توجه داشته باشید که توابع توکار اتمیکِ ابزارگذاری‌شده، هنگام کار روی آدرس‌های
حافظه نامعتبر با استثناهای غیرفراخوانی (\fB\-fnon\-call\-exceptions\fR)
نمی‌توانند استثنا پرتاب کنند.
.IP \fB\-fsanitize=leak\fR 4
.IX Item "-fsanitize=leak"
فعال‌سازی LeakSanitizer، یک شناساگر نشت حافظه.
این گزینه تنها برای پیوند دادن (linking) برنامه‌های اجرایی کاربرد دارد.
برنامه اجرایی با کتابخانه‌ای پیوند می‌خورد که تابع \f(CW\*(C`malloc\*(C'\fR
و سایر توابع تخصیص حافظه را بازنویسی می‌کند. برای جزئیات بیشتر به
<\fBhttps://github.com/google/sanitizers/wiki/AddressSanitizerLeakSanitizer\fR> مراجعه کنید.
رفتار زمان اجرا را می‌توان با استفاده از متغیر محیطی
\&\fBLSAN_OPTIONS\fR تنظیم کرد.
این گزینه نمی‌تواند با \fB\-fsanitize=thread\fR ترکیب شود.
.IP \fB\-fsanitize=undefined\fR 4
.IX Item "-fsanitize=undefined"
فعال‌سازی UndefinedBehaviorSanitizer، یک شناساگر سریع رفتار تعریف‌نشده (undefined behavior).
محاسبات گوناگون برای تشخیص رفتار تعریف‌نشده در زمان اجرا ابزارگذاری می‌شوند. برای جزئیات بیشتر
به <\fBhttps://clang.llvm.org/docs/UndefinedBehaviorSanitizer.html\fR> مراجعه کنید.
رفتار زمان اجرا را می‌توان با استفاده از متغیر محیطی
\&\fBUBSAN_OPTIONS\fR تنظیم کرد. زیرگزینه‌های فعلی عبارتند از:
.RS 4
.IP \fB\-fsanitize=shift\fR 4
.IX Item "-fsanitize=shift"
این گزینه بررسی تعریف‌نشده نبودن نتیجه عملیات تغییر مکان بیتی (shift) را فعال می‌کند.
توجه داشته باشید که تعاریف دقیق رفتار تعریف‌نشده بین C و ++C و همچنین بین ISO C90
و C99 و غیره کمی تفاوت دارد. این گزینه شامل دو زیرگزینه است: \fB\-fsanitize=shift\-base\fR
و \&\fB\-fsanitize=shift\-exponent\fR.
.IP \fB\-fsanitize=shift\-exponent\fR 4
.IX Item "-fsanitize=shift-exponent"
این گزینه بررسی منفی نبودن آرگومان دوم عملیات شیفت و کوچک‌تر بودن آن از دقت
آرگومان اول ارتقایافته (promoted) را فعال می‌کند.
.IP \fB\-fsanitize=shift\-base\fR 4
.IX Item "-fsanitize=shift-base"
اگر آرگومان دوم عملیات شیفت در محدوده مجاز باشد، تعریف‌نشده نبودن نتیجه عملیات شیفت
را بررسی می‌کند. توجه داشته باشید که تعاریف دقیق رفتار تعریف‌نشده بین C و ++C و همچنین بین
ISO C90 و C99 و غیره اندکی تفاوت دارد.
.IP \fB\-fsanitize=integer\-divide\-by\-zero\fR 4
.IX Item "-fsanitize=integer-divide-by-zero"
تشخیص تقسیم عدد صحیح بر صفر.
.IP \fB\-fsanitize=unreachable\fR 4
.IX Item "-fsanitize=unreachable"
با این گزینه، کامپایلر فراخوانی تابع توکار \f(CW\*(C`_\|_builtin_unreachable\*(C'\fR
را به یک فراخوانی پیام تشخیصی تبدیل می‌کند. هنگام رسیدن اجرای برنامه به فراخوانی
\&\f(CW\*(C`_\|_builtin_unreachable\*(C'\fR، رفتار برنامه تعریف‌نشده است.
.IP \fB\-fsanitize=vla\-bound\fR 4
.IX Item "-fsanitize=vla-bound"
این گزینه به کامپایلر دستور می‌دهد مثبت بودن اندازه آرایه‌های با طول متغیر (VLA) را
بررسی کند.
.IP \fB\-fsanitize=null\fR 4
.IX Item "-fsanitize=null"
این گزینه بررسی اشاره‌گرها را فعال می‌کند. به‌ویژه برنامه‌ای که با این گزینه کامپایل شده باشد،
هنگام تلاش برای ارجاع‌زدایی یک اشاره‌گر NULL، یا مقید شدن یک مرجع (احتمالاً یک مرجع rvalue)
به اشاره‌گر NULL، یا فراخوانی یک متد روی شیئی که توسط یک اشاره‌گر NULL نشان داده شده است،
پیام خطا صادر خواهد کرد.
.IP \fB\-fsanitize=return\fR 4
.IX Item "-fsanitize=return"
این گزینه بررسی عبارت بازگشت (return) را فعال می‌کند. برنامه‌های کامپایل‌شده
با این گزینه، در صورتی که اجرای یک تابع با خروجی غیر void بدون بازگرداندن
یک مقدار پایان یابد، پیام خطا صادر می‌کنند. این گزینه تنها در ++C کاربرد دارد.
.IP \fB\-fsanitize=signed\-integer\-overflow\fR 4
.IX Item "-fsanitize=signed-integer-overflow"
این گزینه بررسی سرریز محاسبات اعداد صحیح علامت‌دار را فعال می‌کند. این گزینه بررسی می‌کند
که حاصل \f(CW\*(C`+\*(C'\fR، \f(CW\*(C`*\*(C'\fR، و هر دو حالت یگانی و دودویی \f(CW\*(C`\-\*(C'\fR
در محاسبات اعداد صحیح علامت‌دار دچار سرریز نشود. همچنین تقسیم علامت‌دار
\&\f(CW\*(C`INT_MIN / \-1\*(C'\fR را نیز تشخیص می‌دهد. توجه داشته باشید که قوانین ارتقای
نوع اعداد صحیح (integer promotion) باید در نظر گرفته شوند؛ بنابراین، نمونه زیر سرریز محسوب
نمی‌شود:
.Sp
.Vb 2
\&        signed char a = SCHAR_MAX;
\&        a++;
.Ve
.IP \fB\-fsanitize=bounds\fR 4
.IX Item "-fsanitize=bounds"
این گزینه ابزارگذاری مرزهای آرایه را فعال می‌کند. دسترسی‌های گوناگون خارج از محدوده
تشخیص داده می‌شوند. اعضای آرایه با طول منعطف (flexible array members)، آرایه‌های
مشابه عضو منعطف، و مقداردهی‌های اولیه متغیرها با طول عمر ایستا ابزارگذاری نمی‌شوند؛
به استثنای آرایه‌های مشابه عضو منعطف که گزینه‌های \f(CW\*(C`\-fstrict\-flex\-arrays\*(C'\fR
یا \f(CW\*(C`\-fstrict\-flex\-arrays=\*(C'\fR یا ویژگی‌های \f(CW\*(C`strict_flex_array\*(C'\fR مشخص
کرده باشند که نباید با آن‌ها مانند آرایه‌های با عضو منعطف رفتار شود.
.IP \fB\-fsanitize=bounds\-strict\fR 4
.IX Item "-fsanitize=bounds-strict"
این گزینه ابزارگذاری سخت‌گیرانه مرزهای آرایه را فعال می‌کند. بیشتر دسترسی‌های
خارج از محدوده شناسایی می‌شوند، از جمله آرایه‌های مشابه عضو منعطف.
مقداردهنده‌های اولیه متغیرها با طول عمر ایستا ابزارگذاری نمی‌شوند.
.IP \fB\-fsanitize=alignment\fR 4
.IX Item "-fsanitize=alignment"
این گزینه بررسی هم‌ترازی اشاره‌گرها را در هنگام ارجاع‌زدایی آن‌ها، یا هنگامی که یک
مرجع به هدفی با هم‌ترازی ناکافی مقید می‌شود، یا هنگامی که یک متد یا سازنده روی شیئی
با هم‌ترازی ناکافی فراخوانی می‌گردد، فعال می‌کند.
.IP \fB\-fsanitize=object\-size\fR 4
.IX Item "-fsanitize=object-size"
این گزینه ابزارگذاری ارجاعات حافظه را با استفاده از تابع
\&\f(CW\*(C`_\|_builtin_dynamic_object_size\*(C'\fR فعال می‌کند. دسترسی‌های گوناگونِ
خارج از محدوده اشاره‌گرها تشخیص داده می‌شوند.
.IP \fB\-fsanitize=float\-divide\-by\-zero\fR 4
.IX Item "-fsanitize=float-divide-by-zero"
تشخیص تقسیم ممیز شناور بر صفر. برخلاف دیگر گزینه‌های مشابه،
\&\fB\-fsanitize=float\-divide\-by\-zero\fR توسط
\&\fB\-fsanitize=undefined\fR فعال نمی‌شود، زیرا تقسیم ممیز شناور بر صفر
می‌تواند روشی معتبر برای تولید مقادیر بی‌نهایت (infinities) و NaN باشد.
.IP \fB\-fsanitize=float\-cast\-overflow\fR 4
.IX Item "-fsanitize=float-cast-overflow"
این گزینه بررسی تبدیل نوع ممیز شناور به عدد صحیح را فعال می‌کند. بررسی می‌شود که
نتیجه تبدیل دچار سرریز نشود. برخلاف گزینه‌های مشابه دیگر،
\fB\-fsanitize=float\-cast\-overflow\fR توسط \fB\-fsanitize=undefined\fR فعال نمی‌شود.
این گزینه هنگام فعال بودن استثناهای \f(CW\*(C`FE_INVALID\*(C'\fR به‌خوبی کار نمی‌کند.
.IP \fB\-fsanitize=nonnull\-attribute\fR 4
.IX Item "-fsanitize=nonnull-attribute"
این گزینه ابزارگذاری فراخوانی‌ها را برای بررسی این موضوع که مقادیر تهی به آرگومان‌هایی
که با ویژگی \f(CW\*(C`nonnull\*(C'\fR به‌عنوان نیازمند مقدار غیر تهی مشخص شده‌اند ارسال نشوند،
فعال می‌کند.
.IP \fB\-fsanitize=returns\-nonnull\-attribute\fR 4
.IX Item "-fsanitize=returns-nonnull-attribute"
این گزینه ابزارگذاری دستورهای بازگشت (return) را در توابعی که با ویژگی تابع
\f(CW\*(C`returns_nonnull\*(C'\fR علامت‌گذاری شده‌اند فعال می‌سازد تا از بازگرداندن مقادیر
تهی در چنین توابعی جلوگیری و آن‌ها را شناسایی کند.
.IP \fB\-fsanitize=bool\fR 4
.IX Item "-fsanitize=bool"
این گزینه ابزارگذاری بارگذاری مقادیر از متغیرهای bool را فعال می‌کند. اگر مقداری
به غیر از 0 یا 1 بارگذاری شود، یک خطای زمان اجرا صادر خواهد شد..IP \fB\-fsanitize=enum\fR 4
.IX Item "-fsanitize=enum"
این گزینه ابزاردقیق‌سازی (instrumentation) بارگذاری‌ها از یک نوع enum را فعال می‌کند. اگر
مقداری خارج از محدودهٔ مقادیر تعریف‌شده برای نوع enum بارگذاری شود،
یک خطای زمان اجرا صادر می‌شود.
.IP \fB\-fsanitize=vptr\fR 4
.IX Item "-fsanitize=vptr"
این گزینه ابزاردقیق‌سازی فراخوانی توابع عضو C++، دسترسی به اعضا و برخی تبدیل‌ها میان
اشاره‌گرها به کلاس‌های پایه (base) و مشتق‌شده (derived) را فعال می‌کند
تا صحت نوع پویای شیء ارجاع‌شده بررسی شود.
.IP \fB\-fsanitize=pointer\-overflow\fR 4
.IX Item "-fsanitize=pointer-overflow"
این گزینه ابزاردقیق‌سازی محاسبات اشاره‌گر را فعال می‌کند. اگر محاسبات
اشاره‌گر دچار سرریز شود، یک خطای زمان اجرا صادر می‌شود.
.IP \fB\-fsanitize=builtin\fR 4
.IX Item "-fsanitize=builtin"
این گزینه ابزاردقیق‌سازی آرگومان‌های توابع توکار (builtin) منتخب را فعال می‌کند.
اگر مقدار نامعتبری به چنین آرگومان‌هایی ارسال شود، یک خطای زمان اجرا
صادر می‌شود. برای نمونه ارسال 0 به عنوان آرگومان به \f(CW\*(C`_\|_builtin_ctz\*(C'\fR
یا \f(CW\*(C`_\|_builtin_clz\*(C'\fR موجب رفتار تعریف‌نشده می‌شود و توسط این گزینه
تشخیص داده خواهد شد.
.RE
.RS 4
.Sp
توجه داشته باشید که ضدعفونی‌کننده‌ها (sanitizers) تمایل دارند نرخ هشدارهای مثبت کاذب
را افزایش دهند، به‌ویژه مواردی که پیرامون \fB\-Wmaybe\-uninitialized\fR هستند.
ما ترکیب \fB\-Werror\fR و [استفاده از] ضدعفونی‌کننده‌ها را
توصیه نمی‌کنیم.
.Sp
در حالی که \fB\-ftrapv\fR باعث انتشار تله‌ها (traps) برای سرریزهای علامت‌دار می‌شود،
\&\fB\-fsanitize=undefined\fR یک پیام تشخیصی ارائه می‌دهد.
این ویژگی در حال حاضر تنها برای خانوادهٔ زبان‌های C کار می‌کند.
.RE
.IP \fB\-fno\-sanitize=all\fR 4
.IX Item "-fno-sanitize=all"
این گزینه تمام ضدعفونی‌کننده‌هایی را که پیش‌تر فعال شده‌اند غیرفعال می‌کند.
استفاده از \&\fB\-fsanitize=all\fR مجاز نیست، زیرا برخی از ضدعفونی‌کننده‌ها را نمی‌توان
هم‌زمان با هم استفاده کرد.
.IP \fB\-fasan\-shadow\-offset=\fR\fInumber\fR 4
.IX Item "-fasan-shadow-offset=number"
این گزینه GCC را وادار می‌کند تا در بررسی‌های AddressSanitizer از آفست سایهٔ سفارشی استفاده کند.
این گزینه برای آزمایش چیدمان‌های مختلف حافظهٔ سایه در
Kernel AddressSanitizer کاربرد دارد.
.IP \fB\-fsanitize\-sections=\fR\fIs1\fR\fB,\fR\fIs2\fR\fB,...\fR 4
.IX Item "-fsanitize-sections=s1,s2,..."
متغیرهای سراسری را در بخش‌های منتخبِ تعریف‌شده توسط کاربر ضدعفونی می‌کند. \fIsi\fR ممکن است
شامل نویسه‌های عام (wildcards) باشد.
.IP \fB\-fsanitize\-recover\fR[\fB=\fR\fIopts\fR] 4
.IX Item "-fsanitize-recover[=opts]"
گزینهٔ \&\fB\-fsanitize\-recover=\fR حالت بازیابی خطا را برای ضدعفونی‌کننده‌های
ذکرشده در فهرستِ جداشده با کامای \fIopts\fR کنترل می‌کند. فعال کردن این گزینه
برای یک مؤلفهٔ ضدعفونی‌کننده باعث می‌شود برنامه تلاش کند طوری به
اجرای خود ادامه دهد که گویی هیچ خطایی رخ نداده است. این بدان معناست که در یک بار اجرای
برنامه ممکن است چندین خطای زمان اجرا گزارش شوند، و کد خروج برنامه حتی در صورت
گزارش خطاها ممکن است موفقیت‌آمیز بودن را نشان دهد. گزینهٔ \fB\-fno\-sanitize\-recover=\fR
می‌تواند برای تغییر این رفتار استفاده شود:
تنها نخستین خطای شناسایی‌شده گزارش می‌شود
و سپس برنامه با یک کد خروج غیر صفر پایان می‌یابد.
.Sp
در حال حاضر این ویژگی تنها برای \fB\-fsanitize=undefined\fR (و زیرگزینه‌های آن
به جز \fB\-fsanitize=unreachable\fR و \fB\-fsanitize=return\fR)،
\&\fB\-fsanitize=float\-cast\-overflow\fR، \fB\-fsanitize=float\-divide\-by\-zero\fR،
\&\fB\-fsanitize=bounds\-strict\fR،
\&\fB\-fsanitize=kernel\-address\fR و \fB\-fsanitize=address\fR کار می‌کند.
برای این ضدعفونی‌کننده‌ها بازیابی خطا به‌طور پیش‌فرض فعال است،
به جز \fB\-fsanitize=address\fR که این ویژگی برای آن آزمایشی است.
\&\fB\-fsanitize\-recover=all\fR و \fB\-fno\-sanitize\-recover=all\fR نیز
پذیرفته می‌شوند؛ اولی بازیابی را برای تمام ضدعفونی‌کننده‌هایی که از آن پشتیبانی می‌کنند فعال،
و دومی بازیابی را برای تمام ضدعفونی‌کننده‌های پشتیبانی‌کننده غیرفعال می‌کند.
.Sp
حتی اگر حالت بازیابی در سمت کامپایلر فعال شده باشد، باید در سمت کتابخانهٔ زمان اجرا نیز
فعال گردد، در غیر این صورت خرابی‌ها همچنان مهلک خواهند بود.
پیش‌فرض کتابخانهٔ زمان اجرا برای ThreadSanitizer و UndefinedBehaviorSanitizer برابر \f(CW\*(C`halt_on_error=0\*(C'\fR
است، در حالی که مقدار پیش‌فرض برای AddressSanitizer برابر \f(CW\*(C`halt_on_error=1\*(C'\fR می‌باشد.
این مقدار را می‌توان با تنظیم پرچم \f(CW\*(C`halt_on_error\*(C'\fR در متغیر محیطی متناظر بازنویسی کرد.
.Sp
نحو این گزینه بدون پارامتر صریح \fIopts\fR منسوخ شده است. این حالت
معادل تعیین فهرستی از \fIopts\fR به صورت زیر است:
.Sp
.Vb 1
\&        undefined,float\-cast\-overflow,float\-divide\-by\-zero,bounds\-strict
.Ve
.IP \fB\-fsanitize\-address\-use\-after\-scope\fR 4
.IX Item "-fsanitize-address-use-after-scope"
ضدعفونی‌سازی متغیرهای محلی را برای شناسایی باگ‌های استفاده پس از پایان حوزه (use\-after\-scope) فعال می‌کند.
این گزینه \fB\-fstack\-reuse\fR را روی \fBnone\fR تنظیم می‌کند.
.IP \fB\-fsanitize\-trap\fR[\fB=\fR\fIopts\fR] 4
.IX Item "-fsanitize-trap[=opts]"
گزینهٔ \fB\-fsanitize\-trap=\fR به کامپایلر دستور می‌دهد تا برای ضدعفونی‌کننده‌های
ذکرشده در فهرست جداشده با کامای \fIopts\fR، رفتار تعریف‌نشده را به جای روال کتابخانه‌ای
\f(CW\*(C`libubsan\*(C'\fR، با استفاده از \f(CW\*(C`_\|_builtin_trap\*(C'\fR گزارش کند. اگر این گزینه برای
ضدعفونی‌کنندهٔ خاصی فعال شود، نسبت به \fB\-fsanitizer\-recover=\fR برای آن
ضدعفونی‌کننده اولویت دارد؛ \f(CW\*(C`_\|_builtin_trap\*(C'\fR صادر خواهد شد و صرف‌نظر از فعال یا
غیرفعال بودن بازیابی از طریق \fB\-fsanitize\-recover=\fR، مهلک خواهد بود.
.Sp
مزیت این روش این است که به کتابخانهٔ \f(CW\*(C`libubsan\*(C'\fR نیازی نیست
و پیوند داده نمی‌شود، بنابراین حتی در محیط‌های مستقل (freestanding) نیز قابل استفاده است.
.Sp
در حال حاضر این ویژگی با \fB\-fsanitize=undefined\fR (و زیرگزینه‌های آن
به جز \fB\-fsanitize=vptr\fR)، \fB\-fsanitize=float\-cast\-overflow\fR،
\&\fB\-fsanitize=float\-divide\-by\-zero\fR و
\&\fB\-fsanitize=bounds\-strict\fR کار می‌کند. همچنین می‌توان \f(CW\*(C`\-fsanitize\-trap=all\*(C'\fR را
تعیین کرد که آن را برای زیرگزینه‌های \f(CW\*(C`undefined\*(C'\fR،
\&\fB\-fsanitize=float\-cast\-overflow\fR،
\&\fB\-fsanitize=float\-divide\-by\-zero\fR و
\&\fB\-fsanitize=bounds\-strict\fR فعال می‌سازد.
اگر \f(CW\*(C`\-fsanitize\-trap=undefined\*(C'\fR یا \f(CW\*(C`\-fsanitize\-trap=all\*(C'\fR استفاده شود
و \f(CW\*(C`\-fsanitize=vptr\*(C'\fR در خط فرمان فعال باشد، ابزاردقیق‌سازی بدون هشدار
نادیده گرفته می‌شود زیرا این ابزاردقیق‌سازی همواره به پشتیبانی
\&\f(CW\*(C`libubsan\*(C'\fR نیاز دارد؛ استفاده از \fB\-fsanitize\-trap=vptr\fR مجاز نیست.
.IP \fB\-fsanitize\-undefined\-trap\-on\-error\fR 4
.IX Item "-fsanitize-undefined-trap-on-error"
گزینهٔ \fB\-fsanitize\-undefined\-trap\-on\-error\fR معادلِ منسوخ‌شدهٔ
\fB\-fsanitize\-trap=all\fR است.
.IP \fB\-fsanitize\-coverage=trace\-pc\fR 4
.IX Item "-fsanitize-coverage=trace-pc"
ابزاردقیق‌سازی کد فازینگ هدایت‌شده با پوشش را فعال می‌کند.
یک فراخوانی به \f(CW\*(C`_\|_sanitizer_cov_trace_pc\*(C'\fR در هر بلوک پایه (basic block) وارد می‌کند.
.IP \fB\-fsanitize\-coverage=trace\-cmp\fR 4
.IX Item "-fsanitize-coverage=trace-cmp"
ابزاردقیق‌سازی کد فازینگ هدایت‌شده با جریان داده را فعال می‌کند.
یک فراخوانی به \f(CW\*(C`_\|_sanitizer_cov_trace_cmp1\*(C'\fR،
\&\f(CW\*(C`_\|_sanitizer_cov_trace_cmp2\*(C'\fR، \f(CW\*(C`_\|_sanitizer_cov_trace_cmp4\*(C'\fR یا
\&\f(CW\*(C`_\|_sanitizer_cov_trace_cmp8\*(C'\fR را برای مقایسهٔ صحیح با هر دو عملوند متغیر؛
یا \f(CW\*(C`_\|_sanitizer_cov_trace_const_cmp1\*(C'\fR،
\&\f(CW\*(C`_\|_sanitizer_cov_trace_const_cmp2\*(C'\fR،
\&\f(CW\*(C`_\|_sanitizer_cov_trace_const_cmp4\*(C'\fR یا
\&\f(CW\*(C`_\|_sanitizer_cov_trace_const_cmp8\*(C'\fR را برای مقایسهٔ صحیح با یک
عملوند ثابت؛ \f(CW\*(C`_\|_sanitizer_cov_trace_cmpf\*(C'\fR یا
\&\f(CW\*(C`_\|_sanitizer_cov_trace_cmpd\*(C'\fR را برای مقایسه‌های float یا double؛ و
\&\f(CW\*(C`_\|_sanitizer_cov_trace_switch\*(C'\fR را برای دستورات switch درج می‌کند.
.IP \fB\-fcf\-protection=\fR[\fBfull\fR|\fBbranch\fR|\fBreturn\fR|\fBnone\fR|\fBcheck\fR] 4
.IX Item "-fcf-protection=[full|branch|return|none|check]"
.PD 0
.IP \fB\-fcf\-protection\fR 4
.IX Item "-fcf-protection"
.PD
ابزاردقیق‌سازی کد را برای افزایش امنیت برنامه از طریق بررسی معتبر بودن
آدرس‌های مقصد دستورالعمل‌های انتقال جریان کنترل (مانند فراخوانی غیرمستقیم تابع،
بازگشت از تابع، پرش غیرمستقیم) فعال می‌کند. این کار از منحرف کردن جریان کنترل
به مقصدی غیرمنتظره جلوگیری می‌کند. این قابلیت به منظور محافظت در برابر تهدیداتی چون
برنامه‌نویسی مبتنی بر بازگشت (ROP) و به همین ترتیب
برنامه‌نویسی مبتنی بر فراخوانی/پرش (COP/JOP) در نظر گرفته شده است.
.Sp
کلمات کلیدی \fB\-fcf\-protection=\fR به شرح زیر تفسیر می‌شوند:
.Sp
مقدار \f(CW\*(C`branch\*(C'\fR به کامپایلر دستور می‌دهد تا بررسی اعتبار انتقال جریان کنترل را
در نقطهٔ دستورالعمل‌های شاخه‌بندی غیرمستقیم، یعنی دستورالعمل‌های call/jmp، پیاده‌سازی کند.
.Sp
مقدار \f(CW\*(C`return\*(C'\fR بررسی اعتبار را در نقطهٔ بازگشت از تابع پیاده‌سازی می‌کند.
.Sp
مقدار \f(CW\*(C`full\*(C'\fR نام مستعاری برای تعیین هر دوی
\&\f(CW\*(C`branch\*(C'\fR و \f(CW\*(C`return\*(C'\fR است.
.Sp
مقدار \f(CW\*(C`check\*(C'\fR برای پیوند نهایی با بهینه‌سازی زمان پیوند (LTO)
استفاده می‌شود. اگر فایل‌های شیء LTO با مقادیر متفاوتی از \fB\-fcf\-protection\fR
کامپایل شده باشند، خطا صادر می‌شود. مقدار \f(CW\*(C`check\*(C'\fR در زمان کامپایل نادیده گرفته می‌شود.
.Sp
مقدار \f(CW\*(C`none\*(C'\fR ابزاردقیق‌سازی را خاموش می‌کند.
.Sp
گزینهٔ \&\fB\-fcf\-protection\fR نام مستعاری برای \fB\-fcf\-protection=full\fR است.
برای بازنویسی گزینهٔ قبلی \fB\-fcf\-protection\fR در خط فرمان،
ابتدا \fB\-fcf\-protection=none\fR و سپس
\&\fB\-fcf\-protection=\fR\fIkind\fR را اضافه کنید.
.Sp
ماکروی \f(CW\*(C`_\|_CET_\|_\*(C'\fR در زمان استفاده از \fB\-fcf\-protection\fR تعریف می‌شود.
بیت اول \f(CW\*(C`_\|_CET_\|_\*(C'\fR برای مقدار \&\f(CW\*(C`branch\*(C'\fR روی 1 تنظیم می‌شود
و بیت دوم \f(CW\*(C`_\|_CET_\|_\*(C'\fR برای مقدار \f(CW\*(C`return\*(C'\fR روی 1 تنظیم می‌گردد.
.Sp
شما همچنین می‌توانید از مشخصهٔ \f(CW\*(C`nocf_check\*(C'\fR استفاده کنید تا مشخص نمایید
کدام توابع و فراخوانی‌ها باید از ابزاردقیق‌سازی مستثنی شوند.
.Sp
در حال حاضر هدف x86 GNU/Linux پیاده‌سازی مبتنی بر فناوری ارتقای امنیت جریان کنترل
اینتل (CET) را ارائه می‌دهد که برای پردازنده‌های i686 یا جدیدتر کار می‌کند..IP \fB\-fharden\-compares\fR 4
.IX Item "-fharden-compares"
برای هر آزمون منطقی که از بهینه‌سازی‌های gimple باقی می‌ماند و شرطی در یک
انشعاب شرطی \fIنیست\fR (برای نمونه، شرط‌های بررسی‌شده برای جابه‌جایی‌های
شرطی، یا ذخیره در متغیرهای بولی)، کد اضافه‌ای برای محاسبه و راستی‌آزمایی
شرط معکوس و فراخوانی \f(CW\*(C`_\|_builtin_trap\*(C'\fR در صورت عدم تطابق نتایج
تولید می‌کند. برای پوشش تمام شرطی‌ها، همراه با \fB\-fharden\-conditional\-branches\fR
استفاده شود.
.IP \fB\-fharden\-conditional\-branches\fR 4
.IX Item "-fharden-conditional-branches"
برای هر انشعاب شرطی غیربرداری که از بهینه‌سازی‌های gimple باقی می‌ماند،
کد اضافه‌ای برای محاسبه و راستی‌آزمایی شرط معکوس و فراخوانی
\f(CW\*(C`_\|_builtin_trap\*(C'\fR در صورت غیرمنتظره بودن نتیجه تولید می‌کند.
برای پوشش تمام شرطی‌ها، همراه با \fB\-fharden\-compares\fR استفاده شود.
.IP \fB\-fharden\-control\-flow\-redundancy\fR 4
.IX Item "-fharden-control-flow-redundancy"
کد اضافه‌ای تولید می‌کند تا هنگام ورود به بلوک‌های پایه، مقادیر بولی
تنظیم شوند و در زمان خروج از تابع، چنانچه مقادیر بولی مسیر اجرایی
سازگار با گراف جریان کنترل تشکیل ندهند، راستی‌آزمایی انجام شده و تله (trap) بگذارد.
.Sp
راستی‌آزمایی پیش از بازگشت‌ها، پیش از فراخوانی‌های پایانی اجباری (پایین را ببینید)
و به‌صورت اختیاری، پیش از استثناهای گریزان با \&\fB\-fhardcfr\-check\-exceptions\fR،
پیش از فراخوانی‌های بازگشتی با \&\fB\-fhardcfr\-check\-returning\-calls\fR، و
پیش از فراخوانی‌های noreturn با \&\fB\-fhardcfr\-check\-noreturn\-calls\fR انجام می‌شود.
.Sp
بهینه‌سازی فراخوانی پایانی بسیار دیر رخ می‌دهد و نمی‌تواند بر افزونگی جریان
کنترل اثر بگذارد، اما برای فراخوانی‌هایی که توسط بخش‌های پیشین زبان به‌عنوان فراخوانی‌های
پایانی اجباری مشخص شده‌اند و هر فراخوانی که به اندازهٔ کافی زود به‌عنوان فراخوانی پایانی بالقوه
علامت‌گذاری شده باشد نیز راستی‌آزمایی پیش از فراخوانی صادر می‌شود؛ هرچند این احتمالات
صرفاً نظری هستند، چرا که این شرایط تنها با استفاده از افزونه‌های سفارشی کامپایلر محقق می‌شوند.
.IP \fB\-fhardcfr\-skip\-leaf\fR 4
.IX Item "-fhardcfr-skip-leaf"
گزینهٔ \fB\-fharden\-control\-flow\-redundancy\fR را در توابع برگ (leaf) غیرفعال می‌کند.
.IP \fB\-fhardcfr\-check\-exceptions\fR 4
.IX Item "-fhardcfr-check-exceptions"
هنگامی که \fB\-fharden\-control\-flow\-redundancy\fR فعال است، مسیر اجرای ثبت‌شده را
در نقاط گریز استثنا در برابر گراف جریان کنترل بررسی می‌کند؛ گویی بدنهٔ تابع در
یک گردانندهٔ پاک‌سازی پوشانده شده است که بررسی را انجام داده و استثنا را دوباره برمی‌انگیزد.
این گزینه به‌طور پیش‌فرض فعال است؛ برای غیرفعال کردن آن از \fB\-fno\-hardcfr\-check\-exceptions\fR
استفاده کنید.
.IP \fB\-fhardcfr\-check\-returning\-calls\fR 4
.IX Item "-fhardcfr-check-returning-calls"
هنگامی که \fB\-fharden\-control\-flow\-redundancy\fR فعال است، مسیر اجرای ثبت‌شده را
پیش از هر فراخوانی تابعی که بلافاصله با بازگشت نتیجه‌اش (در صورت وجود) دنبال می‌شود، در برابر
گراف جریان کنترل بررسی می‌کند تا مانع بهینه‌سازی فراخوانی پایانی نشود، فارغ از اینکه در نهایت
به یک فراخوانی پایانی بهینه‌سازی شود یا خیر.
.Sp
این گزینه هر زمان که بهینه‌سازی‌های فراخوانی همزاد فعال باشند به‌طور پیش‌فرض فعال است
(نگاه کنید به \fB\-foptimize\-sibling\-calls\fR)، اما فارغ از بهینه‌سازی‌ها می‌توان آن را
به‌صورت صریح فعال (یا با استفاده از شکل نفی آن، غیرفعال) کرد.
.IP \fB\-fhardcfr\-check\-noreturn\-calls=\fR[\fBalways\fR|\fBno\-xthrow\fR|\fBnothrow\fR|\fBnever\fR] 4
.IX Item "-fhardcfr-check-noreturn-calls=[always|no-xthrow|nothrow|never]"
هنگامی که \fB\-fharden\-control\-flow\-redundancy\fR فعال است، مسیر اجرای ثبت‌شده را
در برابر گراف جریان کنترل پیش از فراخوانی‌های \&\f(CW\*(C`noreturn\*(C'\fR بررسی می‌کند:
چه تمام آن‌ها (\fBalways\fR)، چه آن‌هایی که انتظار نمی‌رود کنترل را از طریق یک استثنا به
فراخواننده بازگردانند (\fBno\-xthrow\fR، پیش‌فرض)، چه آن‌هایی که ممکن نیست کنترل را از
طریق استثنا نیز بازگردانند (\fBnothrow\fR)، یا هیچ‌کدام از آن‌ها (\fBnever\fR).
.Sp
بررسی پیش از یک تابع \f(CW\*(C`noreturn\*(C'\fR که ممکن است کنترل را از طریق یک استثنا به
فراخواننده بازگرداند، ممکن است در صورتی که استثنا در فراخواننده گرفته شود (چه با یک گرداننده
یا یک پاک‌سازی)، باعث شود که بررسی بیش از یک بار انجام گیرد. هنگامی که
\&\fB\-fhardcfr\-check\-exceptions\fR نیز فعال باشد، کامپایلر از ارتباط دادن یک فراخوانی
\&\f(CW\*(C`noreturn\*(C'\fR با گردانندهٔ پاک‌سازی به‌طور ضمنی اضافه‌شده خودداری می‌کند، زیرا نسبت
به بررسی انجام‌شده پیش از فراخوانی تکراری خواهد بود؛ اما سایر گرداننده‌ها یا پاک‌سازی‌ها در تابع،
در صورت فعال شدن، مسیر اجرای ثبت‌شده را تغییر داده و با رسیدن به یک نقطهٔ بازرسی دیگر، آن را
مجدداً بررسی می‌کنند. این نقطهٔ بازرسی حتی می‌تواند یک فراخوانی \f(CW\*(C`noreturn\*(C'\fR دیگر
باشد، بنابراین ممکن است بررسی چندین بار انجام گیرد.
.Sp
بهینه‌سازهای مختلف ممکن است حتی در صورت نبود ویژگی‌های متناظر، باعث شوند فراخوانی‌ها
به‌عنوان \f(CW\*(C`noreturn\*(C'\fR و/یا \f(CW\*(C`nothrow\*(C'\fR علامت‌گذاری شوند، که این امر ممکن است
بر جای‌گذاری بررسی‌ها پیش از فراخوانی‌ها و همچنین افزودن گرداننده‌های پاک‌سازی ضمنی برای آن‌ها
تأثیر بگذارد. این غیرقابل‌پیش‌بینی بودن، و این واقعیت که برانگیختن و بازانگیختن مکرر استثناها معادل
فراخوانی ضمنی توابع \f(CW\*(C`noreturn\*(C'\fR است، \fBno\-xthrow\fR را به تنظیم پیش‌فرض این
گزینه تبدیل کرده است: این گزینه از رفتار \f(CW\*(C`noreturn\*(C'\fR تنها توابع درونی را که برای
(باز)انگیختن استثناها استفاده می‌شوند و تحت تأثیر این بهینه‌سازی‌ها قرار نمی‌گیرند، مستثنی می‌کند.
.IP \fB\-fhardened\fR 4
.IX Item "-fhardened"
مجموعه‌ای از پرچم‌ها را برای C و ++C فعال می‌کند که امنیت کد تولیدشده را بدون تأثیر
بر ABI آن بهبود می‌بخشند. پرچم‌های دقیق فعال‌شده ممکن است بین نسخه‌های اصلی GCC
تغییر کنند، اما در حال حاضر عبارتند از:
.Sp
\&\fB\-D_FORTIFY_SOURCE=3
\&\-D_GLIBCXX_ASSERTIONS
\&\-ftrivial\-auto\-var\-init=zero
\&\-fPIE  \-pie  \-Wl,\-z,relro,\-z,now
\&\-fstack\-protector\-strong
\&\-fstack\-clash\-protection
\&\-fcf\-protection=full\fR (تنها در x86 GNU/Linux)\fB \fR
.Sp
فهرست گزینه‌های فعال‌شده توسط \fB\-fhardened\fR را می‌توان با استفاده از گزینهٔ
\&\fB\-\-help=hardened\fR تولید کرد.
.Sp
هنگامی که glibc سیستم قدیمی‌تر از 2.35 باشد، به‌جای آن از \fB\-D_FORTIFY_SOURCE=2\fR
استفاده می‌شود.
.Sp
این گزینه برای استفاده در ساخت‌های محیط عملیاتی در نظر گرفته شده است، نه صرفاً در ساخت‌های اشکال‌زدایی.
.Sp
در حال حاضر، \fB\-fhardened\fR تنها بر روی مقصدهای GNU/Linux پشتیبانی می‌شود.
.Sp
گزینهٔ \&\fB\-fhardened\fR تنها در صورتی یک گزینهٔ خاص را فعال می‌کند که از قبل در جایی
از خط فرمان مشخص نشده باشد. برای نمونه، \&\fB\-fhardened\fR \fB\-fstack\-protector\fR
فقط \&\fB\-fstack\-protector\fR را فعال خواهد کرد، نه \fB\-fstack\-protector\-strong\fR را.
.IP \fB\-fstack\-protector\fR 4
.IX Item "-fstack-protector"
کد اضافه‌ای برای بررسی سرریزهای بافر، مانند حملات درهم‌شکستن پشته (stack smashing)
تولید می‌کند. این کار با افزودن یک متغیر نگهبان (guard variable) به توابع دارای اشیاء آسیب‌پذیر
انجام می‌شود. این شامل توابعی است که \f(CW\*(C`alloca\*(C'\fR را فراخوانی می‌کنند، و توابعی با بافرهای
بزرگ‌تر از یا مساوی ۸ بایت. متغیرهای نگهبان هنگام ورود به تابع مقداردهی اولیه شده و هنگام خروج از تابع
بررسی می‌شوند. اگر بررسی نگهبان ناموفق باشد، یک پیام خطا چاپ شده و برنامه خارج می‌شود. فقط
متغیرهایی که واقعاً روی پشته تخصیص یافته‌اند در نظر گرفته می‌شوند؛ متغیرهای حذف‌شده بر اثر بهینه‌سازی
یا متغیرهای تخصیص‌یافته در ثبات‌ها به حساب نمی‌آیند.
.IP \fB\-fstack\-protector\-all\fR 4
.IX Item "-fstack-protector-all"
مشابه \fB\-fstack\-protector\fR است با این تفاوت که تمام توابع محافظت می‌شوند.
.IP \fB\-fstack\-protector\-strong\fR 4
.IX Item "-fstack-protector-strong"
مشابه \fB\-fstack\-protector\fR است اما توابع بیشتری را برای محافظت شامل می‌شود \-\-\-
توابعی که دارای تعاریف آرایهٔ محلی هستند، یا ارجاعاتی به نشانی‌های فریم محلی دارند. فقط
متغیرهایی که واقعاً روی پشته تخصیص یافته‌اند در نظر گرفته می‌شوند؛ متغیرهای حذف‌شده بر اثر بهینه‌سازی
یا متغیرهای تخصیص‌یافته در ثبات‌ها به حساب نمی‌آیند.
.IP \fB\-fstack\-protector\-explicit\fR 4
.IX Item "-fstack-protector-explicit"
مشابه \fB\-fstack\-protector\fR است اما فقط از توابعی محافظت می‌کند که ویژگی
\&\f(CW\*(C`stack_protect\*(C'\fR را داشته باشند.
.IP \fB\-fstack\-check\fR 4
.IX Item "-fstack-check"
کدی تولید می‌کند تا اطمینان حاصل شود که از مرز پشته فراتر نمی‌روید. اگر در محیطی با
چندین رشته (thread) برنامه را اجرا می‌کنید باید این پرچم را مشخص کنید، اما در یک محیط
تک‌رشته‌ای به‌ندرت نیاز به تعیین آن دارید، زیرا اگر تنها یک پشته وجود داشته باشد، سرریز پشته
تقریباً در تمام سیستم‌ها به‌طور خودکار تشخیص داده می‌شود.
.Sp
توجه داشته باشید که این گزینه عملاً باعث انجام بررسی نمی‌شود؛ سیستم‌عامل یا زمان اجرای زبان
باید این کار را انجام دهد. این گزینه باعث تولید کدی می‌شود تا اطمینان حاصل شود که آن‌ها متوجه
گسترش پشته می‌شوند.
.Sp
علاوه بر این می‌توانید یک پارامتر رشته‌ای مشخص کنید: \fBno\fR به معنای عدم بررسی است،
\&\fBgeneric\fR به معنای اجبار به استفاده از بررسی به سبک قدیمی است، و \fBspecific\fR به معنای
استفاده از بهترین روش بررسی است و با \fB\-fstack\-check\fR خالی معادل است.
.Sp
بررسی به سبک قدیمی یک سازوکار عمومی است که به هیچ پشتیبانی ویژهٔ مقصد در کامپایلر
نیاز ندارد اما معایب زیر را به همراه دارد:
.RS 4
.IP 1. 4
.IX Item "1."
راهبرد تخصیص تغییریافته برای اشیاء بزرگ: در صورتی که اندازهٔ آن‌ها از یک آستانهٔ ثابت فراتر رود،
همواره به‌طور پویا تخصیص می‌یابند. توجه داشته باشید که این ممکن است معناشناسی برخی کدها را تغییر دهد.
.IP 2. 4
.IX Item "2."
محدودیت ثابت در اندازهٔ فریم ایستای توابع: هنگامی که یک تابع خاص از این حد فراتر می‌رود،
بررسی پشته قابل اتکا نیست و یک هشدار توسط کامپایلر صادر می‌شود.
.IP 3. 4
.IX Item "3."
ناکارآمدی: به دلیل هر دوی راهبرد تخصیص تغییریافته و پیاده‌سازی عمومی، کارایی کد دچار افت می‌شود.
.RE
.RS 4
.Sp
توجه داشته باشید که اگر پشتیبانی از مقصد در کامپایلر اضافه نشده باشد، بررسی پشته به سبک
قدیمی همچنین روش جایگزین (fallback) برای \fBspecific\fR خواهد بود.
.Sp
گزینهٔ \&\fB\-fstack\-check=\fR برای نیازهای Ada در تشخیص بازگشت بی‌نهایت و سرریزهای
پشته طراحی شده است. \fBspecific\fR گزینه‌ای عالی هنگام کامپایل کدهای Ada است. این گزینه
عموماً برای محافظت در برابر حملات برخورد پشته (stack\-clash) کافی نیست. برای محافظت
در برابر آن‌ها باید از \fB\-fstack\-clash\-protection\fR استفاده کنید.
.RE.IP \fB\-fstack\-clash\-protection\fR 4
.IX Item "-fstack-clash-protection"
کدی برای جلوگیری از حملات سبک برخورد پشته (stack clash) تولید می‌کند. وقتی این گزینه فعال باشد، کامپایلر فضای پشته را در هر نوبت تنها به اندازه یک صفحه (page) تخصیص می‌دهد و به هر صفحه بلافاصله پس از تخصیص دسترسی پیدا می‌کند. بدین ترتیب، این گزینه از جهش تخصیص‌ها از روی صفحات محافظ پشته (stack guard page) ارائه‌شده توسط سیستم‌عامل جلوگیری می‌کند.
.Sp
بیشتر اهداف (targets) به‌طور کامل از محافظت در برابر برخورد پشته پشتیبانی نمی‌کنند. با این حال، در آن اهداف \fB\-fstack\-clash\-protection\fR از تخصیص‌های پویای پشته محافظت خواهد کرد. همچنین در صورتی که هدف از \&\fB\-fstack\-check=specific\fR پشتیبانی کند، \fB\-fstack\-clash\-protection\fR ممکن است محافظت محدودی برای تخصیص‌های ایستان پشته نیز فراهم کند.
.IP \fB\-fstack\-limit\-register=\fR\fIreg\fR 4
.IX Item "-fstack-limit-register=reg"
.PD 0
.IP \fB\-fstack\-limit\-symbol=\fR\fIsym\fR 4
.IX Item "-fstack-limit-symbol=sym"
.IP \fB\-fno\-stack\-limit\fR 4
.IX Item "-fno-stack-limit"
.PD
کدی تولید می‌کند تا اطمینان حاصل شود که پشته فراتر از یک مقدار مشخص، اعم از مقدار یک ثبات (register) یا آدرس یک نماد (symbol)، رشد نمی‌کند. اگر به پشته بزرگ‌تری نیاز باشد، یک سیگنال در زمان اجرا ارسال (raise) می‌شود. برای اکثر اهداف، سیگنال قبل از اینکه پشته از مرز فراتر رود ایجاد می‌شود، بنابراین می‌توان سیگنال را بدون اتخاذ تمهیدات ویژه دریافت و مدیریت کرد.
.Sp
به عنوان مثال، اگر پشته از آدرس مطلق \fB0x80000000\fR آغاز شده و رو به پایین رشد کند، می‌توانید از پرچم‌های \&\fB\-fstack\-limit\-symbol=_\|_stack_limit\fR و \&\fB\-Wl,\-\-defsym,_\|_stack_limit=0x7ffe0000\fR برای اعمال یک محدودیت پشته ۱۲۸ کیلوبایتی استفاده کنید. توجه داشته باشید که این ممکن است تنها با پیونددهنده گنو (GNU linker) کار کند.
.Sp
می‌توانید بررسی محدودیت پشته را به‌صورت محلی با استفاده از مشخصه تابع (function attribute) \&\f(CW\*(C`no_stack_limit\*(C'\fR بازنویسی (override) کنید.
.IP \fB\-fsplit\-stack\fR 4
.IX Item "-fsplit-stack"
کدی تولید می‌کند تا پشته پیش از سرریز شدن به‌طور خودکار تقسیم شود. برنامه حاصل دارای یک پشته ناپیوسته خواهد بود که تنها در صورتی ممکن است سرریز کند که برنامه قادر به تخصیص حافظه بیشتر نباشد. این قابلیت هنگام اجرای برنامه‌های چندنخی (threaded) بسیار مفید است، چرا که دیگر نیازی به محاسبه اندازه مناسب پشته برای هر نخ (thread) وجود ندارد. این ویژگی در حال حاضر فقط برای اهداف x86 که گنو/لینوکس را اجرا می‌کنند پیاده‌سازی شده است.
.Sp
وقتی کدی که با \fB\-fsplit\-stack\fR کامپایل شده است، کدی را فراخوانی کند که بدون \fB\-fsplit\-stack\fR کامپایل شده باشد، ممکن است فضای پشته زیادی برای اجرای کد دوم در دسترس نباشد. اگر کامپایل کردن تمام کدها، از جمله کدهای کتابخانه‌ای، با \fB\-fsplit\-stack\fR امکان‌پذیر نباشد، پیونددهنده می‌تواند این فراخوانی‌ها را به‌گونه‌ای اصلاح کند که کد کامپایل‌شده بدون \fB\-fsplit\-stack\fR همیشه دارای پشته بزرگی باشد. پشتیبانی از این قابلیت در پیونددهنده gold در نسخه 2.21 و نسخه‌های بعدی GNU Binutils پیاده‌سازی شده است.
.IP \fB\-fstrub=disable\fR 4
.IX Item "-fstrub=disable"
پاکسازی پشته (stack scrubbing) را به‌طور کامل غیرفعال کرده و هرگونه مشخصه \f(CW\*(C`strub\*(C'\fR را نادیده می‌گیرد.
.IP \fB\-fstrub=strict\fR 4
.IX Item "-fstrub=strict"
حالت پیش‌فرض توابع را به \f(CW\*(C`strub\*(C'\fR از نوع \f(CW\*(C`disabled\*(C'\fR تنظیم می‌کند و این محدودیت را به‌طور \fBسخت‌گیرانه\fR (strict) اعمال می‌کند که تنها توابع مرتبط با حالت‌های قابل فراخوانیِ \f(CW\*(C`strub\*(C'\fR (\f(CW\*(C`at\-calls\*(C'\fR، \f(CW\*(C`callable\*(C'\fR و \f(CW\*(C`always_inline\*(C'\fR \f(CW\*(C`internal\*(C'\fR) توسط توابعی با حالت‌های فعال‌شده‌ی \f(CW\*(C`strub\*(C'\fR (\f(CW\*(C`at\-calls\*(C'\fR و \f(CW\*(C`internal\*(C'\fR) قابل فراخوانی (\f(CW\*(C`callable\*(C'\fR) باشند.
.IP \fB\-fstrub=relaxed\fR 4
.IX Item "-fstrub=relaxed"
تنظیم پیش‌فرض پاکسازی پشته (\f(CW\*(C`strub\*(C'\fR) را بازمی‌گرداند؛ بدین صورت که \f(CW\*(C`strub\*(C'\fR تنها بنا به نیاز مشخصه‌های \f(CW\*(C`strub\*(C'\fR مرتبط با انواع تابع و داده فعال می‌شود. \f(CW\*(C`Relaxed\*(C'\fR بدان معناست که زمینه‌های strub تنها از فراخوانی توابعی بازداشته می‌شوند که صراحتاً با حالت \f(CW\*(C`disabled\*(C'\fR برای \f(CW\*(C`strub\*(C'\fR مرتبط شده‌اند. این گزینه تنها برای باطل کردن سایر گزینه‌های \fB\-fstrub=*\fR که در خط فرمان قبل از آن آمده‌اند مفید است.
.IP \fB\-fstrub=at\-calls\fR 4
.IX Item "-fstrub=at-calls"
حالت \f(CW\*(C`strub\*(C'\fR از نوع \f(CW\*(C`at\-calls\*(C'\fR را در صورت امکان فعال می‌کند. کاربرد اصلی این گزینه برای آزمایش است. این گزینه سازوکار \f(CW\*(C`strub\*(C'\fR را در سناریوهایی که کاملاً محلی به یک واحد ترجمه (translation unit) هستند می‌آزماید. این حالتِ \f(CW\*(C`strub\*(C'\fR رابط توابع را تغییر می‌دهد، بنابراین هر تابعی که برای سایر واحدهای ترجمه مرئی باشد، یا آدرس آن گرفته شده باشد، تحت تأثیر این گزینه قرار نخواهد \fIگرفت\fR. گزینه‌های بهینه‌سازی نیز ممکن است بر امکان‌پذیری تأثیر بگذارند. برای جزئیات در مورد الزامات امکان‌پذیری و واجد شرایط بودن، به مستندات مشخصه \f(CW\*(C`strub\*(C'\fR مراجعه کنید.
.IP \fB\-fstrub=internal\fR 4
.IX Item "-fstrub=internal"
حالت \f(CW\*(C`strub\*(C'\fR از نوع \f(CW\*(C`internal\*(C'\fR را در صورت امکان فعال می‌کند. کاربرد اصلی این گزینه برای آزمایش است. این گزینه برای آزمودن کامل بخش‌هایی از سازوکار \f(CW\*(C`strub\*(C'\fR در نظر گرفته شده است که حالت کم‌بازده‌تر اما حافظ رابط (interface-preserving) \f(CW\*(C`strub\*(C'\fR را پیاده‌سازی می‌کنند. توابعی که تحت تأثیر این گزینه قرار نگیرند، بسیار نادر هستند.
.IP \fB\-fstrub=all\fR 4
.IX Item "-fstrub=all"
یکی از حالت‌های \f(CW\*(C`strub\*(C'\fR را در صورت امکان فعال می‌کند. هنگامی که هر دو حالت strub امکان‌پذیر باشند، \f(CW\*(C`at\-calls\*(C'\fR ارجحیت دارد. گزینه \fB\-fdump\-ipa\-strubm\fR مشخصه‌های تابعی را اضافه می‌کند که مشخص می‌سازد کدام حالت برای هر تابع انتخاب شده است. کاربرد اصلی این گزینه برای آزمایش و آزمودن دقیق سازوکار \f(CW\*(C`strub\*(C'\fR است.
.IP \fB\-fvtable\-verify=\fR[\fBstd\fR|\fBpreinit\fR|\fBnone\fR] 4
.IX Item "-fvtable-verify=[std|preinit|none]"
این گزینه تنها هنگام کامپایل کدهای ++C در دسترس است.
این گزینه قابلیت امنیتی‌ای را فعال (یا در صورت استفاده از \fB\-fvtable\-verify=none\fR غیرفعال) می‌کند که در زمان اجرا، برای هر فراخوانی مجازی (virtual call)، بررسی می‌کند که آیا اشاره‌گر vtable که فراخوانی از طریق آن انجام می‌شود برای نوع شیء معتبر است و تخریب یا بازنویسی نشده است یا خیر. اگر اشاره‌گر vtable نامعتبری در زمان اجرا شناسایی شود، خطایی گزارش شده و اجرای برنامه بلافاصله متوقف می‌شود.
.Sp
این گزینه باعث می‌شود که ساختارهای داده زمان اجرا در هنگام راه‌اندازی برنامه ساخته شوند، که برای اعتبارسنجی اشاره‌گرهای vtable به کار می‌روند. گزینه‌های \fBstd\fR و \fBpreinit\fR زمان ساخته شدن این ساختارهای داده را کنترل می‌کنند. در هر دو حالت، ساختارهای داده قبل از رسیدن اجرا به \f(CW\*(C`main\*(C'\fR ساخته می‌شوند. استفاده از \&\fB\-fvtable\-verify=std\fR باعث می‌شود ساختارهای داده پس از بارگذاری و مقداردهی اولیه کتابخانه‌های مشترک (shared libraries) ساخته شوند. \&\fB\-fvtable\-verify=preinit\fR باعث می‌شود که آن‌ها قبل از بارگذاری و مقداردهی اولیه کتابخانه‌های مشترک ساخته شوند.
.Sp
اگر این گزینه چندین بار با مقادیر متفاوت در خط فرمان ظاهر شود، \fBnone\fR بالاترین اولویت را نسبت به هر دو مقدار \fBstd\fR و \&\fBpreinit\fR دارد؛ \fBpreinit\fR نیز نسبت به \fBstd\fR اولویت دارد.
.IP \fB\-fvtv\-debug\fR 4
.IX Item "-fvtv-debug"
هنگامی که همراه با \fB\-fvtable\-verify=std\fR یا \&\fB\-fvtable\-verify=preinit\fR استفاده شود، باعث فراخوانی نسخه‌های اشکال‌زدایی توابع زمان اجرا برای قابلیت اعتبارسنجی vtable می‌شود. این پرچم همچنین باعث می‌شود کامپایلر اطلاعات مربوط به اشاره‌گرهای vtable یافت‌شده برای هر کلاس را ثبت کند. این اطلاعات در فایلی به نام \fIvtv_set_ptr_data.log\fR در دایرکتوری مشخص‌شده توسط متغیر محیطی \fBVTV_LOGS_DIR\fR (در صورت تعریف) یا در دایرکتوری کاری جاری نوشته می‌شود.
.Sp
نکته: این قابلیت داده‌ها را به فایل لاگ \fIپیوست\fR (append) می‌کند. اگر یک فایل لاگ تازه می‌خواهید، حتماً هرگونه فایل موجود را حذف کنید.
.IP \fB\-fvtv\-counts\fR 4
.IX Item "-fvtv-counts"
این یک پرچم اشکال‌زدایی است. هنگامی که همراه با \&\fB\-fvtable\-verify=std\fR یا \fB\-fvtable\-verify=preinit\fR استفاده شود، باعث می‌شود کامپایلر تعداد کل فراخوانی‌های مجازی که با آن‌ها مواجه می‌شود و تعداد بررسی‌های اعتبارسنجی درج‌شده را ردگیری کند. همچنین تعداد فراخوانی‌های توابع کتابخانه‌ای زمان اجرای خاصی را که درج می‌کند شمارش کرده و این اطلاعات را برای هر واحد کامپایل ثبت می‌کند. کامپایلر این اطلاعات را در فایلی به نام \&\fIvtv_count_data.log\fR در دایرکتوری مشخص‌شده توسط متغیر محیطی \fBVTV_LOGS_DIR\fR (در صورت تعریف) یا در دایرکتوری کاری جاری می‌نویسد. همچنین اندازه مجموعه‌های اشاره‌گر vtable را برای هر کلاس شمارش کرده و این اطلاعات را در \fIvtv_class_set_sizes.log\fR در همان دایرکتوری می‌نویسد.
.Sp
نکته: این قابلیت داده‌ها را به فایل‌های لاگ \fIپیوست\fR (append) می‌کند. برای داشتن فایل‌های لاگ تازه، حتماً فایل‌های موجود را حذف کنید.
.IP \fB\-finstrument\-functions\fR 4
.IX Item "-finstrument-functions"
فراخوانی‌های سنجش و پایش (instrumentation) را برای ورود و خروج به توابع تولید می‌کند. دقیقاً پس از ورود به تابع و دقیقاً پیش از خروج از آن، توابع تحلیل کارایی (profiling) زیر با آدرس تابع جاری و محل فراخوانی آن (call site) فراخوانی می‌شوند. (در برخی پلتفرم‌ها، \&\f(CW\*(C`_\|_builtin_return_address\*(C'\fR فراتر از تابع جاری کار نمی‌کند، بنابراین اطلاعات محل فراخوانی ممکن است در غیر این صورت برای توابع تحلیل کارایی در دسترس نباشد.)
.Sp
.Vb 4
\&        void _\|_cyg_profile_func_enter (void *this_fn,
\&                                       void *call_site);
\&        void _\|_cyg_profile_func_exit  (void *this_fn,
\&                                       void *call_site);
.Ve
.Sp
نخستین آرگومان، آدرس شروع تابع جاری است که ممکن است دقیقاً در جدول نمادها جستجو شود.
.Sp
این سنجش و پایش برای توابعی که به‌صورت درون‌خطی (inline) در سایر توابع گسترش می‌یابند نیز انجام می‌شود. فراخوانی‌های تحلیل کارایی نشان می‌دهند که تابع درون‌خطی از نظر مفهومی در کجا وارد و خارج شده است. این بدان معناست که نسخه‌های آدرس‌پذیر چنین توابعی باید در دسترس باشند. اگر تمام استفاده‌های شما از یک تابع به‌صورت درون‌خطی گسترش یابد، این امر ممکن است به معنای افزایش بیشتر اندازه کد باشد. اگر در کد C خود از \f(CW\*(C`extern inline\*(C'\fR استفاده کنید، باید یک نسخه آدرس‌پذیر از چنین توابعی ارائه شود. (در هر صورت معمولاً همین‌گونه است، اما اگر شانس بیاورید و بهینه‌ساز همیشه توابع را درون‌خطی کند، ممکن است بدون ارائه نسخه‌های ایستا کارتان راه افتاده باشد.)
.Sp
به یک تابع می‌توان مشخصه \f(CW\*(C`no_instrument_function\*(C'\fR را اختصاص داد، که در این صورت این سنجش و پایش برای آن انجام نمی‌شود. از این مشخصه می‌توان برای نمونه برای توابع تحلیل کارایی فهرست‌شده در بالا، روتین‌های وقفه با اولویت بالا و هر تابعی که نمی‌توان توابع تحلیل کارایی را به‌طور ایمن از آن فراخوانی کرد (مانند گرداننده‌های سیگنال، در صورتی که روال‌های تحلیل کارایی خروجی تولید کنند یا حافظه تخصیص دهند) استفاده کرد..IP \fB\-finstrument\-functions\-once\fR 4
.IX Item "-finstrument-functions-once"
این گزینه مشابه \fB\-finstrument\-functions\fR است، اما توابع پروفایل‌سازی تنها
یک‌بار به ازای هر تابع ابزارگذاری‌شده فراخوانی می‌شوند؛ بدین معنا که نخستین
تابع پروفایل‌سازی پس از اولین ورود به تابع ابزارگذاری‌شده و دومین تابع
پروفایل‌سازی پیش از خروج متناظر با این نخستین ورود فراخوانی می‌شود.
.Sp
تعریف \f(CW\*(C`once\*(C'\fR برای اهداف این گزینه تا حدی مبهم است، زیرا
پیاده‌سازی در برابر شرایط رقابت داده‌ای (data races) محافظت نشده است.
در نتیجه، پیاده‌سازی تنها تضمین می‌کند که توابع پروفایل‌سازی دست‌کم
(\fIleast\fR) یک‌بار به ازای هر فرآیند و حداکثر (\fImost\fR) یک‌بار به
ازای هر رشته فراخوانی شوند، اما فراخوانی‌ها همواره جفت هستند؛ به این
معنا که اگر رشته‌ای تابع نخست را فراخوانی کند، در ادامه تابع دوم را نیز
فراخوانی خواهد کرد، مگر آنکه هرگز به خروج از تابع ابزارگذاری‌شده نرسد.
.IP \fB\-finstrument\-functions\-exclude\-file\-list=\fR\fIfile\fR\fB,\fR\fIfile\fR\fB,...\fR 4
.IX Item "-finstrument-functions-exclude-file-list=file,file,..."
فهرست توابعی را که از ابزارگذاری مستثنی می‌شوند تنظیم می‌کند (توضیحات مربوط
به \fB\-finstrument\-functions\fR را ببینید). اگر فایلی که حاوی تعریف یک
تابع است با یکی از \fIfile\fRها مطابقت داشته باشد، آن تابع ابزارگذاری
نمی‌شود. تطبیق روی زیررشته‌ها انجام می‌شود: اگر پارامتر \fIfile\fR زیررشته‌ای
از نام فایل باشد، یک تطابق در نظر گرفته می‌شود.
.Sp
برای مثال:
.Sp
.Vb 1
\&        \-finstrument\-functions\-exclude\-file\-list=/bits/stl,include/sys
.Ve
.Sp
هر تابع درون‌خطی (inline) تعریف‌شده در فایل‌هایی را که نام مسیر آن‌ها
شامل \fI/bits/stl\fR یا \fIinclude/sys\fR باشد مستثنی می‌کند.
.Sp
اگر به هر دلیلی می‌خواهید نویسه \fB,\fR را در یکی از
\&\fIsym\fR بگنجانید، \fB,\fR را بنویسید. برای مثال،
\&\fB\-finstrument\-functions\-exclude\-file\-list=\*(Aq,,tmp\*(Aq\fR
(به علامت نقل‌قول تکی در دو طرف گزینه توجه کنید).
.IP \fB\-finstrument\-functions\-exclude\-function\-list=\fR\fIsym\fR\fB,\fR\fIsym\fR\fB,...\fR 4
.IX Item "-finstrument-functions-exclude-function-list=sym,sym,..."
این گزینه مشابه \fB\-finstrument\-functions\-exclude\-file\-list\fR است،
اما فهرست نام توابعی را تعیین می‌کند که باید از ابزارگذاری مستثنی
شوند. نام تابعی که باید تطبیق داده شود نام قابل‌مشاهده برای کاربر
است، مانند \f(CW\*(C`vector<int> blah(const vector<int> &)\*(C'\fR، نه
نام درهم‌پیچیده (mangled) داخلی (مانند \f(CW\*(C`_Z4blahRSt6vectorIiSaIiEE\*(C'\fR).
تطبیق روی زیررشته‌ها انجام می‌شود: اگر پارامتر \fIsym\fR زیررشته‌ای از
نام تابع باشد، یک تطابق در نظر گرفته می‌شود. برای شناسه‌های گسترش‌یافته
C99 و C++، نام تابع باید در UTF\-8 داده شود، نه با استفاده از نام‌های
نویسه همگانی (universal character names).
.IP \fB\-fpatchable\-function\-entry=\fR\fIN\fR\fB[,\fR\fIM\fR\fB]\fR 4
.IX Item "-fpatchable-function-entry=N[,M]"
تعداد \fIN\fR دستور NOP را درست در ابتدای هر تابع تولید می‌کند،
به‌طوری‌که نقطه ورود تابع پیش از \fIM\fRامین NOP قرار می‌گیرد.
اگر \fIM\fR حذف شود، مقدار پیش‌فرض آن \f(CW0\fR خواهد بود تا نقطه
ورود تابع دقیقاً به آدرس نخستین NOP اشاره کند.
دستورالعمل‌های NOP فضای اضافی رزرو می‌کنند که در صورت قابل نوشتن
بودن بخش کد (code segment)، می‌تواند برای وصله‌کردن (patching)
هرگونه ابزارگذاری دلخواه در زمان اجرا استفاده شود. مقدار این فضا
به‌طور غیرمستقیم از طریق تعداد NOPها قابل کنترل است؛ دستور NOP
استفاده‌شده با دستورالعملی که توسط رابط پشتی (back\-end) داخلی
GCC یعنی \f(CW\*(C`gen_nop\*(C'\fR صادر می‌شود مطابقت دارد. این رفتار
وابسته به هدف (target\-specific) است و ممکن است به گونه معماری
و/یا سایر گزینه‌های کامپایل نیز بستگی داشته باشد.
.Sp
به منظور شناسایی در زمان اجرا، آدرس‌های آغازین این نواحی که متناظر با
ورودی‌های توابع مربوطه منهای \fIM\fR هستند، علاوه بر این در
بخش \f(CW\*(C`_\|_patchable_function_entries\*(C'\fR از باینری نهایی
جمع‌آوری می‌شوند.
.Sp
توجه داشته باشید که مقدار \f(CW\*(C`_\|_attribute_\|_ ((patchable_function_entry
(N,M)))\*(C'\fR بر گزینه خط فرمان
\&\fB\-fpatchable\-function\-entry=N,M\fR تقدم دارد. این ویژگی می‌تواند
برای افزایش اندازه ناحیه یا حذف کامل آن در یک تابع منفرد به کار رود.
اگر \f(CW\*(C`N=0\*(C'\fR باشد، هیچ مکان لایه‌گذاری (pad) ثبت نمی‌شود.
.Sp
دستورالعمل‌های NOP در آدرس ورود تابع \-\-\- و شاید، بسته به \fIM\fR،
پیش از آن \-\-\- حتی قبل از پرولوگ (prologue) درج می‌شوند. در
PowerPC با ELFv2 ABI، برای تابعی با دو نقطه ورود، نقطه ورود محلی
به‌طور پیش‌فرض همان آدرس ورود تابع است. برای تغییر این مورد،
گزینه \fB\-msplit\-patch\-nops\fR را ببینید.
.Sp
حداکثر مقدار \fIN\fR و \fIM\fR برابر 65535 است. در PowerPC با
ELFv2 ABI، برای تابعی با دو نقطه ورود، مقادیر پشتیبانی‌شده
برای \fIM\fR در صورت عدم استفاده از \fB\-msplit\-patch\-nops\fR،
برابر 0، 2، 6 و 14 هستند..SS "گزینه‌های کنترل‌کنندهٔ پیش‌پردازنده (Options Controlling the Preprocessor)"
.IX Subsection "Options Controlling the Preprocessor"
این گزینه‌ها پیش‌پردازندهٔ C را کنترل می‌کنند، که پیش از کامپایل واقعی روی هر فایل منبع C اجرا می‌شود.
.PP
اگر از گزینهٔ \fB\-E\fR استفاده کنید، هیچ کاری به جز پیش‌پردازش انجام نمی‌شود.
برخی از این گزینه‌ها تنها در کنار \fB\-E\fR معنا دارند، زیرا
باعث می‌شوند خروجی پیش‌پردازنده برای کامپایل واقعی نامناسب باشد.
.PP
علاوه بر گزینه‌های فهرست‌شده در اینجا، گزینه‌های متعددی برای کنترل
مسیرهای جستجوی فایل‌های include وجود دارند که در بخش
\&\fBDirectory Options\fR مستند شده‌اند.
گزینه‌های مربوط به کنترل پیام‌های خطای پیش‌پردازنده نیز در بخش
\&\fBWarning Options\fR فهرست شده‌اند.
.IP "\fB\-D\fR \fIname\fR" 4
.IX Item "-D name"
.PD 0
.IP \fB\-\-define\-macro=\fR\fIname\fR 4
.IX Item "--define-macro=name"
.IP "\fB\-\-define\-macro\fR \fIname\fR" 4
.IX Item "--define-macro name"
.PD
\fIname\fR را به عنوان یک ماکرو با مقدار پیش‌فرض \f(CW1\fR تعریف می‌کند.
.IP "\fB\-D\fR \fIname\fR\fB=\fR\fIdefinition\fR" 4
.IX Item "-D name=definition"
.PD 0
.IP \fB\-\-define\-macro=\fR\fIname\fR\fB=\fR\fIdefinition\fR 4
.IX Item "--define-macro=name=definition"
.IP "\fB\-\-define\-macro\fR \fIname\fR\fB=\fR\fIdefinition\fR" 4
.IX Item "--define-macro name=definition"
.PD
محتوای \fIdefinition\fR نشانه‌گذاری (tokenized) شده و طوری پردازش می‌شود که گویی
در فاز سوم ترجمه در یک دستور \fB#define\fR ظاهر شده است. به‌ویژه،
تعریف با نویسه‌های خط جدید (newline) درون آن قطع می‌شود.
.Sp
اگر پیش‌پردازنده را از یک شل یا برنامه‌ای شبیه به شل فراخوانی می‌کنید،
ممکن است لازم باشد از نحو نقل‌قول (quoting) شل برای محافظت از نویسه‌هایی
مانند فاصله که در شل معنای خاصی دارند، استفاده کنید.
.Sp
اگر می‌خواهید یک ماکروی شبیه به تابع (function-like) را در خط فرمان تعریف کنید،
فهرست آرگومان‌های آن را درون پرانتز پیش از علامت مساوی (در صورت وجود)
بنویسید. پرانتزها برای بیشتر شل‌ها دارای معنا هستند، بنابراین باید گزینه را
درون نقل‌قول بگذارید. در \fBsh\fR و \fBcsh\fR، عبارت
\&\fB\-D\*(Aq\fR\fIname\fR\fB(\fR\fIargs...\fR\fB)=\fR\fIdefinition\fR\fB\*(Aq\fR کار می‌کند.
.Sp
گزینه‌های \&\fB\-D\fR و \fB\-U\fR به ترتیبی که در خط فرمان داده شده‌اند
پردازش می‌شوند. تمام گزینه‌های \fB\-imacros\fR \fIfile\fR و
\&\fB\-include\fR \fIfile\fR پس از همهٔ گزینه‌های
\&\fB\-D\fR و \fB\-U\fR پردازش می‌شوند.
.IP "\fB\-U\fR \fIname\fR" 4
.IX Item "-U name"
.PD 0
.IP \fB\-\-undefine\-macro=\fR\fIname\fR 4
.IX Item "--undefine-macro=name"
.IP "\fB\-\-undefine\-macro\fR \fIname\fR" 4
.IX Item "--undefine-macro name"
.PD
هرگونه تعریف قبلی از \fIname\fR را، چه توکار باشد و چه
از طریق گزینهٔ \fB\-D\fR ارائه شده باشد، لغو می‌کند.
.IP "\fB\-include\fR \fIfile\fR" 4
.IX Item "-include file"
.PD 0
.IP \fB\-\-include=\fR\fIfile\fR 4
.IX Item "--include=file"
.IP "\fB\-\-include\fR \fIfile\fR" 4
.IX Item "--include file"
.PD
فایل \fIfile\fR را به گونه‌ای پردازش می‌کند که گویی \f(CW\*(C`#include "file"\*(C'\fR
به عنوان نخستین خط فایل منبع اصلی آمده است. با این حال، نخستین دایرکتوری که
برای یافتن \fIfile\fR جستجو می‌شود، دایرکتوری کاری پیش‌پردازنده است \fIبه جای\fR
دایرکتوری شامل فایل منبع اصلی. اگر در آنجا پیدا نشد، طبق معمول در ادامهٔ
زنجیرهٔ جستجوی \f(CW\*(C`#include "..."\*(C'\fR جستجو می‌شود.
.Sp
اگر چندین گزینهٔ \fB\-include\fR داده شده باشد، فایل‌ها به ترتیبی
که در خط فرمان آمده‌اند گنجانده می‌شوند.
.IP "\fB\-imacros\fR \fIfile\fR" 4
.IX Item "-imacros file"
.PD 0
.IP \fB\-\-imacros=\fR\fIfile\fR 4
.IX Item "--imacros=file"
.IP "\fB\-\-imacros\fR \fIfile\fR" 4
.IX Item "--imacros file"
.PD
دقیقاً مانند \fB\-include\fR است، با این تفاوت که هرگونه خروجی حاصل از
پویش \fIfile\fR دور ریخته می‌شود. ماکروهایی که تعریف می‌کند تعریف‌شده باقی می‌مانند.
این ویژگی به شما امکان می‌دهد تمام ماکروها را از یک فایل سرآیند دریافت کنید
بدون آنکه اعلان‌های آن نیز پردازش شوند.
.Sp
تمام فایل‌های مشخص‌شده با \fB\-imacros\fR پیش از تمام فایل‌های
مشخص‌شده با \fB\-include\fR پردازش می‌شوند.
.IP \fB\-undef\fR 4
.IX Item "-undef"
هیچ‌یک از ماکروهای مخصوص سیستم یا مخصوص GCC را از پیش تعریف نمی‌کند.
ماکروهای استانداردِ از پیش تعریف‌شده همچنان تعریف‌شده باقی می‌مانند.
.IP \fB\-pthread\fR 4
.IX Item "-pthread"
ماکروهای اضافی مورد نیاز برای استفاده از کتابخانهٔ رشته‌های پوزیکس (POSIX threads) را تعریف می‌کند.
شما باید از این گزینه به‌طور هماهنگ هم برای کامپایل و هم برای پیوند دادن (linking) استفاده کنید.
این گزینه روی مقصدهای GNU/Linux، اکثر مشتقات یونیکس و همچنین روی مقصدهای x86 در Cygwin و MinGW پشتیبانی می‌شود.
.IP \fB\-M\fR 4
.IX Item "-M"
.PD 0
.IP \fB\-\-dependencies\fR 4
.IX Item "--dependencies"
.PD
به جای نمایش نتیجهٔ پیش‌پردازش، قاعده‌ای مناسب برای \fBmake\fR در خروجی
تولید می‌کند که وابستگی‌های فایل منبع اصلی را توصیف می‌کند. پیش‌پردازنده
یک قاعدهٔ \fBmake\fR تولید می‌کند که شامل نام فایل شیء (object file) آن فایل منبع،
یک دو‌نقطه، و نام تمام فایل‌های گنجانده‌شده است، از جمله فایل‌هایی که از گزینه‌های
خط فرمان \fB\-include\fR یا \&\fB\-imacros\fR آمده‌اند.
.Sp
مگر اینکه به صراحت (با \fB\-MT\fR یا \fB\-MQ\fR) مشخص شده باشد،
نام فایل شیء شامل نام فایل منبع است که پسوند آن با پسوند فایل شیء
جایگزین شده و بخش‌های ابتدایی مربوط به مسیر دایرکتوری حذف شده‌اند. اگر تعداد
فایل‌های گنجانده‌شده زیاد باشد، این قاعده با استفاده از خط جدید و \fB\e\fR
به چندین خط تقسیم می‌شود. این قاعده هیچ فرمانی ندارد.
.Sp
این گزینه خروجی اشکال‌زدایی پیش‌پردازنده، مانند \&\fB\-dM\fR را غیرفعال نمی‌کند.
برای جلوگیری از ترکیب چنین خروجی‌های اشکال‌زدایی با قواعد وابستگی،
باید صریحاً فایل خروجی وابستگی را با \&\fB\-MF\fR مشخص کنید، یا از یک متغیر
محیطی مانند \&\fBDEPENDENCIES_OUTPUT\fR استفاده کنید. خروجی اشکال‌زدایی
طبق معمول همچنان به جریان خروجی عادی ارسال می‌شود.
.Sp
دادن \fB\-M\fR به درایور مستلزم استفاده از \fB\-E\fR است و با یک
\fB\-w\fR ضمنی، هشدارها را غیرفعال می‌کند.
.IP \fB\-MM\fR 4
.IX Item "-MM"
.PD 0
.IP \fB\-\-user\-dependencies\fR 4
.IX Item "--user-dependencies"
.PD
مانند \fB\-M\fR است اما به فایل‌های سرآیندی که در دایرکتوری‌های سرآیند سیستم
یافت می‌شوند، یا فایل‌های سرآیندی که به‌طور مستقیم یا غیرمستقیم از چنین سرآیندی
گنجانده شده‌اند، اشاره نمی‌کند.
.Sp
این بدان معناست که انتخاب علامت قلاب زاویه‌دار (<>) یا نقل‌قول دوتایی ("") در یک
دستور \&\fB#include\fR، به‌خودی‌خود تعیین نمی‌کند که آیا آن سرآیند در
خروجی وابستگی \fB\-MM\fR ظاهر می‌شود یا خیر.
.IP "\fB\-MF\fR \fIfile\fR" 4
.IX Item "-MF file"
هنگامی که با \fB\-M\fR یا \fB\-MM\fR استفاده شود، فایلی را
برای نوشتن وابستگی‌ها در آن مشخص می‌کند. اگر هیچ سوئیچ \fB\-MF\fR داده نشود،
پیش‌پردازنده قواعد را به همان مکانی ارسال می‌کند که خروجی پیش‌پردازش‌شده را
ارسال می‌کرد.
.Sp
هنگامی که با گزینه‌های درایور \fB\-MD\fR یا \fB\-MMD\fR استفاده شود،
\&\fB\-MF\fR جایگزین فایل خروجی وابستگی پیش‌فرض می‌شود.
.Sp
اگر \fIfile\fR برابر با \fI\-\fR باشد، وابستگی‌ها در \fIstdout\fR نوشته می‌شوند.
.IP \fB\-MG\fR 4
.IX Item "-MG"
.PD 0
.IP \fB\-\-print\-missing\-file\-dependencies\fR 4
.IX Item "--print-missing-file-dependencies"
.PD
در ترکیب با گزینه‌ای مانند \fB\-M\fR که ایجاد وابستگی را درخواست می‌کند،
\fB\-MG\fR فایل‌های سرآیند مفقود را فایل‌های تولیدشده فرض کرده و آن‌ها را
بدون ایجاد خطا به فهرست وابستگی‌ها اضافه می‌کند. نام فایل وابستگی مستقیماً
از دستور \&\f(CW\*(C`#include\*(C'\fR بدون افزودن هیچ مسیری در ابتدا گرفته می‌شود.
\fB\-MG\fR همچنین خروجی پیش‌پردازش‌شده را مهار می‌کند، زیرا وجود یک فایل
سرآیند مفقود آن را بی‌فایده می‌سازد.
.Sp
این ویژگی در به‌روزرسانی خودکار makefileها استفاده می‌شود.
.IP \fB\-Mno\-modules\fR 4
.IX Item "-Mno-modules"
تولید وابستگی برای واسط‌های ماژول کامپایل‌شده (compiled module interfaces) را غیرفعال می‌کند.
.IP \fB\-MP\fR 4
.IX Item "-MP"
این گزینه به CPP دستور می‌دهد تا یک هدف ساختگی (phony target) برای هر وابستگی
به جز فایل اصلی اضافه کند، به‌گونه‌ای که هر یک به هیچ‌چیز وابسته نباشند. این
قواعد ساختگی (dummy) خطاهایی را که \fBmake\fR در صورت حذف فایل‌های سرآیند
بدون به‌روزرسانی متناظر \fIMakefile\fR می‌دهد، دور می‌زنند.
.Sp
این یک نمونه خروجی معمول است:
.Sp.Vb 1
\&        test.o: test.c test.h
\&        
\&        test.h:
.Ve
.IP "\fB\-MT\fR \fItarget\fR" 4
.IX Item "-MT target"
تغییر هدف (target) قاعده‌ای که با تولید وابستگی‌ها ایجاد می‌شود. به‌طور
پیش‌فرض CPP نام فایل ورودی اصلی را می‌گیرد، مؤلفه‌های
دایرکتوری و هرگونه پسوند فایل مانند \fB.c\fR را حذف می‌کند، و
پسوند شیء (object) معمول پلتفرم را می‌افزاید. نتیجهٔ نهایی، هدف خواهد بود.
.Sp
گزینهٔ \fB\-MT\fR هدف را دقیقاً روی رشته‌ای که مشخص می‌کنید
تنظیم می‌کند. اگر چند هدف می‌خواهید، می‌توانید آن‌ها را به‌عنوان یک
آرگومان واحد به \fB\-MT\fR بدهید، یا از چندین گزینهٔ \fB\-MT\fR استفاده کنید.
.Sp
برای مثال، \fB\-MT\ \*(Aq$(objpfx)foo.o\*(Aq\fR ممکن است چنین خروجی دهد:
.Sp
.Vb 1
\&        $(objpfx)foo.o: foo.c
.Ve
.IP "\fB\-MQ\fR \fItarget\fR" 4
.IX Item "-MQ target"
مشابه \fB\-MT\fR، با این تفاوت که نویسه‌های خاص برای Make را
گریزدهی (quote) می‌کند. \fB\-MQ\ \*(Aq$(objpfx)foo.o\*(Aq\fR چنین نتیجه‌ای می‌دهد:
.Sp
.Vb 1
\&        $$(objpfx)foo.o: foo.c
.Ve
.Sp
هدف پیش‌فرض به‌طور خودکار گریزدهی می‌شود، درست مثل اینکه با
\&\fB\-MQ\fR مشخص شده باشد.
.IP \fB\-MD\fR 4
.IX Item "-MD"
.PD 0
.IP \fB\-\-write\-dependencies\fR 4
.IX Item "--write-dependencies"
.PD
گزینهٔ \fB\-MD\fR معادل \fB\-M \-MF\fR \fIfile\fR است، با این تفاوت که
\&\fB\-E\fR به‌طور ضمنی اعمال نمی‌شود. گرداننده (driver) مقدار \fIfile\fR را بر اساس
اینکه گزینهٔ \fB\-o\fR داده شده است یا خیر تعیین می‌کند. اگر داده شده باشد، گرداننده از
آرگومان آن با پسوند \fI.d\fR استفاده می‌کند، در غیر این صورت نام
فایل ورودی را می‌گیرد، مؤلفه‌های دایرکتوری و پسوند آن را حذف کرده و
پسوند \fI.d\fR را اعمال می‌کند.
.Sp
اگر \fB\-MD\fR در کنار \fB\-E\fR استفاده شود، هر
گزینهٔ \fB\-o\fR برای مشخص کردن فایل خروجی وابستگی در نظر گرفته می‌شود، اما اگر بدون \fB\-E\fR استفاده شود، هر \fB\-o\fR
برای مشخص کردن یک فایل شیء هدف تفسیر می‌گردد.
.Sp
از آنجا که \fB\-E\fR به‌طور ضمنی اعمال نمی‌شود، \fB\-MD\fR می‌تواند برای تولید
یک فایل خروجی وابستگی به‌عنوان اثر جانبی فرآیند کامپایل استفاده شود.
.IP \fB\-MMD\fR 4
.IX Item "-MMD"
.PD 0
.IP \fB\-\-write\-user\-dependencies\fR 4
.IX Item "--write-user-dependencies"
.PD
مشابه \fB\-MD\fR، اما فقط فایل‌های سرآیند کاربر را ذکر می‌کند، نه فایل‌های
سرآیند سیستم را.
.IP \fB\-fpreprocessed\fR 4
.IX Item "-fpreprocessed"
به پیش‌پردازنده اعلام می‌کند که فایل ورودی قبلاً پیش‌پردازش
شده است. این کار مواردی مانند بسط ماکروها، تبدیل سه‌نویسه‌ای‌ها (trigraphs)،
پیوند خطوط جدید گریزخورده، و پردازش بیشتر رهنمودها را غیرفعال می‌کند.
پیش‌پردازنده همچنان توضیح‌ها (کامنت‌ها) را شناسایی و حذف می‌کند، تا بتوانید
فایلی را که با \fB\-C\fR پیش‌پردازش شده است بدون مشکل به کامپایلر
ارسال کنید. در این حالت پیش‌پردازندهٔ یکپارچه چیزی بیش از
یک نشانه‌گذار (tokenizer) برای بخش‌های جلویی (front ends) نیست.
.Sp
اگر فایل ورودی یکی از پسوندهای \fB.i\fR، \fB.ii\fR یا \fB.mi\fR را داشته باشد،
گزینهٔ \fB\-fpreprocessed\fR به‌صورت ضمنی اعمال می‌شود. این‌ها پسوندهایی هستند
که GCC برای فایل‌های پیش‌پردازش‌شدهٔ ایجاد شده با
\&\fB\-save\-temps\fR استفاده می‌کند.
.IP \fB\-fdirectives\-only\fR 4
.IX Item "-fdirectives-only"
هنگام پیش‌پردازش، رهنمودها (directives) را پردازش کن، اما ماکروها را بسط نده.
.Sp
رفتار این گزینه به گزینه‌های \fB\-E\fR و \fB\-fpreprocessed\fR
بستگی دارد.
.Sp
با \fB\-E\fR، پیش‌پردازش به رسیدگی به رهنمودهایی
مانند \f(CW\*(C`#define\*(C'\fR، \f(CW\*(C`#ifdef\*(C'\fR و \f(CW\*(C`#error\*(C'\fR محدود می‌شود. سایر
عملیات پیش‌پردازنده مانند بسط ماکرو و تبدیل سه‌نویسه‌ای
انجام نمی‌شوند. علاوه بر این، گزینهٔ \fB\-dD\fR به‌طور
ضمنی فعال می‌شود.
.Sp
با \fB\-fpreprocessed\fR، پیش‌تعریف خط فرمان و بیشتر
ماکروهای توکار غیرفعال می‌شود. ماکروهایی مانند \f(CW\*(C`_\|_LINE_\|_\*(C'\fR که
وابسته به زمینه هستند، طبق معمول مدیریت می‌شوند. این امر کامپایل
فایل‌هایی را که پیش‌تر با \f(CW\*(C`\-E \-fdirectives\-only\*(C'\fR پیش‌پردازش شده‌اند ممکن می‌سازد.
.Sp
با حضور هم‌زمان \fB\-E\fR و \fB\-fpreprocessed\fR، قواعد مربوط به
\&\fB\-fpreprocessed\fR اولویت دارند. این امر پیش‌پردازش کامل
فایل‌هایی را که پیش‌تر با \f(CW\*(C`\-E \-fdirectives\-only\*(C'\fR پیش‌پردازش شده‌اند امکان‌پذیر می‌کند.
.IP \fB\-fdollars\-in\-identifiers\fR 4
.IX Item "-fdollars-in-identifiers"
پذیرش \fB$\fR در شناسه‌ها.
.IP \fB\-fextended\-identifiers\fR 4
.IX Item "-fextended-identifiers"
پذیرش نام‌های نویسه‌ای عمومی (universal character names) و نویسه‌های گسترش‌یافته در
شناسه‌ها. این گزینه به‌طور پیش‌فرض برای C99 (و نسخه‌های بعدی
استاندارد C) و C++ فعال است.
.IP \fB\-fno\-canonical\-system\-headers\fR 4
.IX Item "-fno-canonical-system-headers"
هنگام پیش‌پردازش، مسیرهای سرآیند سیستم را با قانون‌مندسازی (canonicalization) کوتاه نکن.
.IP \fB\-fmax\-include\-depth=\fR\fIdepth\fR 4
.IX Item "-fmax-include-depth=depth"
تنظیم حداکثر عمق تو در تو بودن #include. پیش‌فرض 200 است.
.IP \fB\-fsearch\-include\-path\fR[\fB=\fR\fIkind\fR] 4
.IX Item "-fsearch-include-path[=kind]"
جستجوی فایل‌های ورودی در مسیر #include، نه صرفاً در
دایرکتوری جاری. این به‌ویژه با ماژول‌های C++20 کاربرد دارد، که برای آن‌ها
هم واحدهای سرآیند و هم واحدهای رابط ماژول باید مستقیماً
کامپایل شوند:
.Sp
.Vb 1
\&        g++ \-c \-std=c++20 \-fmodules \-fsearch\-include\-path bits/stdc++.h bits/std.cc
.Ve
.Sp
مقدار \fIkind\fR به‌طور پیش‌فرض \fBuser\fR است که در مسیر جستجوی
\f(CW#include "..."\fR به جستجو می‌پردازد؛ همچنین می‌توانید به‌طور صریح \fBsystem\fR
را برای مسیر جستجوی \f(CW\*(C`#include <...>\*(C'\fR مشخص کنید.
.IP \fB\-ftabstop=\fR\fIwidth\fR 4
.IX Item "-ftabstop=width"
تنظیم فاصلهٔ بین توقف‌های تب (tab stops). این به پیش‌پردازنده کمک می‌کند تا
شماره ستون‌های درستی را در هشدارها یا خطاها گزارش دهد، حتی اگر تب‌ها روی
خط وجود داشته باشند. اگر مقدار کمتر از 1 یا بیشتر از 100 باشد، گزینه
نادیده گرفته می‌شود. مقدار پیش‌فرض 8 است.
.IP \fB\-ftrack\-macro\-expansion\fR[\fB=\fR\fIlevel\fR] 4
.IX Item "-ftrack-macro-expansion[=level]"
ردیابی مکان نشانه‌ها (tokens) در طول بسط‌های ماکرو. این به کامپایلر
اجازه می‌دهد تا هنگام بروز خطای کامپایل درون یک بسط ماکرو، اطلاعات
تشخیصی دربارهٔ پشتهٔ بسط ماکروی فعلی صادر کند. استفاده از این
گزینه باعث می‌شود پیش‌پردازنده و کامپایلر حافظهٔ بیشتری
مصرف کنند. پارامتر \fIlevel\fR می‌تواند برای انتخاب سطح
دقت ردیابی موقعیت نشانه‌ها و در نتیجه کاهش مصرف حافظه
در صورت لزوم استفاده شود. مقدار \fB0\fR برای \fIlevel\fR این
گزینه را غیرفعال می‌کند. مقدار \fB1\fR مکان نشانه‌ها را در یک
حالت تقلیل‌یافته به‌منظور به حداقل رساندن سربار حافظه ردیابی می‌کند. در این حالت،
تمام نشانه‌های حاصل از بسط یک آرگومان در ماکروهای تابع‌گونه موقعیت
یکسان خواهند داشت. مقدار \fB2\fR مکان نشانه‌ها را به‌طور کامل ردیابی می‌کند.
این مقدار بیشترین مصرف حافظه را دارد.
اگر این گزینه بدون آرگومان داده شود، مقدار پیش‌فرض پارامتر
\&\fB2\fR خواهد بود.
.Sp
توجه داشته باشید که \f(CW\*(C`\-ftrack\-macro\-expansion=2\*(C'\fR به‌طور پیش‌فرض فعال است.
.IP \fB\-fmacro\-prefix\-map=\fR\fIold\fR\fB=\fR\fInew\fR 4
.IX Item "-fmacro-prefix-map=old=new"
هنگام پیش‌پردازش فایل‌های واقع در دایرکتوری \fIold\fR،
ماکروهای \f(CW\*(C`_\|_FILE_\|_\*(C'\fR و \f(CW\*(C`_\|_BASE_FILE_\|_\*(C'\fR را به‌گونه‌ای بسط بده که گویی
فایل‌ها در دایرکتوری \fInew\fR قرار دارند. از این گزینه می‌توان
برای تبدیل یک مسیر مطلق به یک مسیر نسبی با استفاده از \fI.\fR برای
\&\fInew\fR استفاده کرد که می‌تواند منجر به ساخت‌های بازتولیدپذیرتر و
مستقل از مکان شود. این گزینه همچنین بر
\&\f(CW\*(C`_\|_builtin_FILE()\*(C'\fR در حین کامپایل اثر می‌گذارد. همچنین ببینید:
\&\fB\-ffile\-prefix\-map\fR و \fB\-fcanon\-prefix\-map\fR.
.IP \fB\-fexec\-charset=\fR\fIcharset\fR 4
.IX Item "-fexec-charset=charset"
تنظیم مجموعه نویسه‌های زمان اجرا، که برای ثابت‌های رشته‌ای و
نویسه‌ای استفاده می‌شود. پیش‌فرض UTF\-8 است. \fIcharset\fR می‌تواند هر کدگذاری
پشتیبانی‌شده توسط تابع کتابخانه‌ای \f(CW\*(C`iconv\*(C'\fR در سیستم باشد.
.IP \fB\-fwide\-exec\-charset=\fR\fIcharset\fR 4
.IX Item "-fwide-exec-charset=charset"
تنظیم مجموعه نویسه‌های عریض زمان اجرا، که برای ثابت‌های رشته‌ای و
نویسه‌ای عریض استفاده می‌شود. پیش‌فرض یکی از مقادیر UTF\-32BE، UTF\-32LE، UTF\-16BE
یا UTF\-16LE است؛ هر کدام که با عرض \f(CW\*(C`wchar_t\*(C'\fR و ترتیب بایت
مه‌انتهایی (big-endian) یا که‌انتهایی (little-endian) مورد استفاده برای تولید کد مطابقت داشته باشد. همانند
\&\fB\-fexec\-charset\fR، \fIcharset\fR می‌تواند هر کدگذاری پشتیبانی‌شده
توسط تابع کتابخانه‌ای \f(CW\*(C`iconv\*(C'\fR سیستم باشد؛ با این حال، با کدگذاری‌هایی
که دقیقاً در \f(CW\*(C`wchar_t\*(C'\fR جا نمی‌شوند دچار مشکل خواهید شد.
.IP \fB\-finput\-charset=\fR\fIcharset\fR 4
.IX Item "-finput-charset=charset"
تنظیم مجموعه نویسه‌های ورودی، که برای تبدیل از مجموعه نویسه‌های
فایل ورودی به مجموعه نویسه‌های مبدأ مورد استفاده توسط GCC به کار می‌رود.
پیش‌فرض UTF\-8 است. \fIcharset\fR می‌تواند هر کدگذاری
پشتیبانی‌شده توسط تابع کتابخانه‌ای \f(CW\*(C`iconv\*(C'\fR در سیستم باشد.
.Sp
اگر مجموعه نویسه‌های ورودی UTF\-8 باشد، در صورت فعال بودن \fB\-Winvalid\-utf8\fR،
هشدارهایی دربارهٔ توالی‌های بدفرم واحدهای کد صادر می‌شود.
در غیر این صورت، در صورتی که مجموعه نویسه‌های ورودی با مجموعه نویسه‌های
زمان اجرا همخوانی داشته باشد، هیچ پیام تشخیصی صادر نمی‌شود. در صورت مغایرت،
توالی‌های بدفرم واحدهای کد در طول تبدیل کدگذاری به مجموعه نویسه‌های
زمان اجرا منجر به خطا خواهند شد..IP \fB\-fpch\-deps\fR 4
.IX Item "-fpch-deps"
هنگام استفاده از سرآیندهای پیش‌کامپایل‌شده، این پرچم
باعث می‌شود پرچم‌های خروجی وابستگی‌ها، فایل‌های حاصل از
وابستگی‌های سرآیند پیش‌کامپایل‌شده را نیز فهرست کنند. اگر مشخص
نشود، تنها سرآیندهای پیش‌کامپایل‌شده فهرست می‌شوند و نه فایل‌هایی که
برای ایجاد آن به کار رفته‌اند، زیرا در هنگام استفاده از یک سرآیند پیش‌کامپایل‌شده،
به آن فایل‌ها رجوع نمی‌شود.
.IP \fB\-fpch\-preprocess\fR 4
.IX Item "-fpch-preprocess"
این گزینه امکان استفاده از سرآیند پیش‌کامپایل‌شده را همراه با \fB\-E\fR فراهم می‌کند. این گزینه یک \f(CW\*(C`#pragma\*(C'\fR ویژه،
\&\f(CW\*(C`#pragma GCC pch_preprocess "\fR\f(CIfilename\fR\f(CW"\*(C'\fR را در خروجی درج می‌کند تا
مکانی که سرآیند پیش‌کامپایل‌شده پیدا شده و \fIfilename\fR آن علامت‌گذاری شود.
هنگامی که \fB\-fpreprocessed\fR در حال استفاده است، GCC این \f(CW\*(C`#pragma\*(C'\fR را شناسایی کرده
و PCH را بارگذاری می‌کند.
.Sp
این گزینه به صورت پیش‌فرض غیرفعال است، زیرا خروجی پیش‌پردازش‌شده حاصل،
تنها به عنوان ورودی برای GCC واقعاً مناسب است. این گزینه توسط
\&\fB\-save\-temps\fR فعال می‌شود.
.Sp
شما نباید این \f(CW\*(C`#pragma\*(C'\fR را در کد خود بنویسید، اما در صورتی که
فایل PCH در مکان دیگری در دسترس باشد، ویرایش نام فایل بی‌خطر است.
نام فایل می‌تواند مطلق یا نسبت به دایرکتوری جاری GCC باشد.
.IP \fB\-fworking\-directory\fR 4
.IX Item "-fworking-directory"
تولید نشانگرهای خط (linemarkers) را در خروجی پیش‌پردازنده فعال می‌کند تا
کامپایلر از دایرکتوری کاری جاری در زمان پیش‌پردازش مطلع شود.
هنگامی که این گزینه فعال باشد، پیش‌پردازنده پس از نشانگر خط اولیه،
نشانگر خط دومی را به همراه دایرکتوری کاری جاری و دو اسلش به دنبال آن،
منتشر می‌کند. GCC از این دایرکتوری، در صورت وجود در ورودی پیش‌پردازش‌شده،
به عنوان دایرکتوری ثبت‌شده به عنوان دایرکتوری کاری جاری در برخی قالب‌های اطلاعات
اشکال‌زدایی استفاده می‌کند. این گزینه در صورت فعال بودن اطلاعات اشکال‌زدایی،
به صورت ضمنی فعال می‌شود، اما می‌توان با شکل نقیض \fB\-fno\-working\-directory\fR از آن
جلوگیری کرد. اگر پرچم \fB\-P\fR در خط فرمان وجود داشته باشد،
این گزینه هیچ اثری ندارد، زیرا اصلاً هیچ دستورالعمل \&\f(CW\*(C`#line\*(C'\fR
منتشر نمی‌شود.
.IP \fB\-C\fR 4
.IX Item "-C"
.PD 0
.IP \fB\-\-comments\fR 4
.IX Item "--comments"
.PD
توضیحات (کامنت‌ها) را حذف نکنید. تمام توضیحات به فایل خروجی
منتقل می‌شوند، به جز توضیحات درون دستورالعمل‌های پردازش‌شده،
که همراه با خود دستورالعمل حذف می‌گردند.
.Sp
هنگام استفاده از \fB\-C\fR باید برای اثرات جانبی آماده باشید؛
این گزینه باعث می‌شود پیش‌پردازنده با کامنت‌ها به عنوان نشانه‌هایی (tokens) مستقل رفتار کند.
برای مثال، کامنت‌هایی که در ابتدای یک خط دستورالعمل بالقوه قرار می‌گیرند،
باعث می‌شوند آن خط به یک خط کد معمولی تبدیل شود،
زیرا اولین نشانه در آن خط دیگر \fB#\fR نخواهد بود.
.IP \fB\-CC\fR 4
.IX Item "-CC"
.PD 0
.IP \fB\-\-comments\-in\-macros\fR 4
.IX Item "--comments-in-macros"
.PD
توضیحات را، حتی در حین بسط ماکرو (macro expansion)، دور نریزید.
این گزینه شبیه به \fB\-C\fR است، با این تفاوت که توضیحات موجود در ماکروها نیز
در جایی که ماکرو بسط می‌یابد، به فایل خروجی منتقل می‌شوند.
.Sp
علاوه بر اثرات جانبی گزینه \fB\-C\fR، گزینه \&\fB\-CC\fR باعث می‌شود تمام
توضیحات به سبک ++C درون یک ماکرو، به توضیحات به سبک C تبدیل شوند.
این کار برای جلوگیری از این است که استفاده بعدی از آن ماکرو سهواً باعث
کامنت شدن ادامه آن خط از کد مبدأ نشود.
.Sp
گزینه \fB\-CC\fR عموماً برای پشتیبانی از توضیحات lint به کار می‌رود.
.IP \fB\-P\fR 4
.IX Item "-P"
.PD 0
.IP \fB\-\-no\-line\-commands\fR 4
.IX Item "--no-line-commands"
.PD
از تولید نشانگرهای خط در خروجی پیش‌پردازنده جلوگیری می‌کند.
این گزینه ممکن است هنگام اجرای پیش‌پردازنده روی متنی که کد C نیست
و به برنامه‌ای ارسال می‌شود که ممکن است با نشانگرهای خط دچار سردرگمی شود،
مفید باشد.
.IP \fB\-traditional\fR 4
.IX Item "-traditional"
.PD 0
.IP \fB\-\-traditional\fR 4
.IX Item "--traditional"
.IP \fB\-traditional\-cpp\fR 4
.IX Item "-traditional-cpp"
.IP \fB\-\-traditional\-cpp\fR 4
.IX Item "--traditional-cpp"
.PD
تلاش می‌کند تا رفتار پیش‌پردازنده‌های C پیش از استاندارد را، در مقایسه
با پیش‌پردازنده‌های C استاندارد ISO، تقلید کند.
برای جزئیات بیشتر به راهنمای GNU CPP مراجعه کنید.
.Sp
توجه داشته باشید که GCC در غیر این صورت تلاشی برای شبیه‌سازی یک کامپایلر
C پیش از استاندارد انجام نمی‌دهد، و این گزینه‌ها تنها همراه با سوئیچ
\fB\-E\fR، یا هنگام فراخوانی مستقیم CPP پشتیبانی می‌شوند.
.IP \fB\-trigraphs\fR 4
.IX Item "-trigraphs"
.PD 0
.IP \fB\-\-trigraphs\fR 4
.IX Item "--trigraphs"
.PD
پشتیبانی از سه‌نگاره‌ها (trigraphs) در ISO C.
این‌ها دنباله‌های سه نویسه‌ای هستند که همگی با \fB??\fR آغاز می‌شوند و
توسط ISO C برای نمایش نویسه‌های تکی تعریف شده‌اند. برای مثال،
\&\fB??/\fR نماینده \fB\e\fR است، بنابراین \fB\*(Aq??/n\*(Aq\fR یک ثابت
نویسه‌ای برای خط جدید (newline) به شمار می‌رود.
.Sp
نه سه‌نگاره و جایگزین‌های آن‌ها عبارتند از:
.Sp
.Vb 2
\&        Trigraph:       ??(  ??)  ??<  ??>  ??=  ??/  ??\*(Aq  ??!  ??\-
\&        Replacement:      [    ]    {    }    #    \e    ^    |    ~
.Ve
.Sp
به طور پیش‌فرض، GCC سه‌نگاره‌ها را نادیده می‌گیرد، اما در حالت‌های منطبق
بر استاندارد آن‌ها را تبدیل می‌کند. گزینه‌های \fB\-std\fR و
\&\fB\-ansi\fR را ببینید.
.IP \fB\-remap\fR 4
.IX Item "-remap"
کد ویژه‌ای را برای دور زدن محدودیت سیستم‌فایل‌هایی که تنها نام‌های بسیار
کوتاه را برای فایل‌ها مجاز می‌دانند، مانند MS\-DOS، فعال می‌کند.
.IP \fB\-H\fR 4
.IX Item "-H"
.PD 0
.IP \fB\-\-trace\-includes\fR 4
.IX Item "--trace-includes"
.PD
علاوه بر سایر فعالیت‌های عادی، نام هر فایل سرآیندِ استفاده‌شده را چاپ می‌کند.
هر نام برای نمایش میزان عمق آن در پشته‌ی \&\fB#include\fR با دندانه‌گذاری
چاپ می‌شود. فایل‌های سرآیند پیش‌کامپایل‌شده نیز چاپ می‌شوند، حتی اگر نامعتبر
تشخیص داده شوند؛ یک فایل سرآیند پیش‌کامپایل‌شده نامعتبر با \fB...x\fR و
یک فایل معتبر با \fB...!\fR چاپ می‌شود.
.IP \fB\-d\fR\fIletters\fR 4
.IX Item "-dletters"
.PD 0
.IP \fB\-\-dump=\fR\fIletters\fR 4
.IX Item "--dump=letters"
.IP "\fB\-\-dump\fR \fIletters\fR" 4
.IX Item "--dump letters"
.PD
دستور می‌دهد که دامپ‌های اشکال‌زدایی (debugging dumps) در طول کامپایل، طبق
آنچه توسط \&\fIletters\fR مشخص شده، تولید شوند. پرچم‌های مستندشده در اینجا مواردی
هستند که به پیش‌پردازنده مربوط می‌شوند. سایر \fIletters\fR توسط خود
کامپایلر تفسیر می‌شوند، یا برای نسخه‌های آینده GCC رزرو شده‌اند و بنابراین
بدون هشدار نادیده گرفته می‌شوند. اگر \fIletters\fR تعیین‌شده دارای رفتار
متناقض باشند، نتیجه نامشخص خواهد بود.
.RS 4
.IP \fB\-dM\fR 4
.IX Item "-dM"
.PD 0
.IP \fB\-\-dump=M\fR 4
.IX Item "--dump=M"
.PD
به جای خروجی عادی، فهرستی از دستورالعمل‌های \fB#define\fR را برای تمامی
ماکروهای تعریف‌شده در طول اجرای پیش‌پردازنده، از جمله ماکروهای از پیش
تعریف‌شده، تولید می‌کند. این گزینه روشی برای فهمیدن مواردی که در نسخه
پیش‌پردازنده شما از پیش تعریف شده‌اند در اختیارتان می‌گذارد. با فرض اینکه
هیچ فایلی به نام \fIfoo.h\fR ندارید، دستور
.Sp
.Vb 1
\&        touch foo.h; cpp \-dM foo.h
.Ve
.Sp
تمام ماکروهای از پیش تعریف‌شده را نمایش می‌دهد.
.Sp
اگر از \fB\-dM\fR بدون گزینه \fB\-E\fR استفاده کنید، \fB\-dM\fR به عنوان
مترادفی برای \fB\-fdump\-rtl\-mach\fR تفسیر می‌شود.
.IP \fB\-dD\fR 4
.IX Item "-dD"
.PD 0
.IP \fB\-\-dump=D\fR 4
.IX Item "--dump=D"
.PD
مانند \fB\-dM\fR عمل می‌کند، با این تفاوت که \fIهر دو\fR مورد، یعنی دستورالعمل‌های
\fB#define\fR و نتیجه پیش‌پردازش را خروجی می‌دهد. هر دو نوع خروجی به فایل
خروجی استاندارد فرستاده می‌شوند.
.IP \fB\-dN\fR 4
.IX Item "-dN".PD 0
.IP \fB\-\-dump=N\fR 4
.IX Item "--dump=N"
.PD
همانند \fB\-dD\fR، اما تنها نام‌های ماکرو را منتشر می‌کند، نه بسط آن‌ها را.
.IP \fB\-dI\fR 4
.IX Item "-dI"
.PD 0
.IP \fB\-\-dump=I\fR 4
.IX Item "--dump=I"
.PD
علاوه بر نتیجهٔ پیش‌پردازش، دستورالعمل‌های \fB#include\fR را نیز در خروجی می‌آورد.
.IP \fB\-dU\fR 4
.IX Item "-dU"
.PD 0
.IP \fB\-\-dump=U\fR 4
.IX Item "--dump=U"
.PD
مانند \fB\-dD\fR، با این تفاوت که تنها ماکروهایی که بسط داده شده‌اند یا تعریف‌شدنشان در دستورالعمل‌های پیش‌پردازنده آزمایش شده است در خروجی قرار می‌گیرند؛ خروجی تا زمان استفاده یا آزمایش ماکرو به تعویق می‌افتد؛ و دستورالعمل‌های \&\fB#undef\fR نیز برای ماکروهایی که آزمایش شده اما در آن زمان تعریف‌نشده بودند، در خروجی درج می‌شوند.
.RE
.RS 4
.RE
.IP \fB\-fdebug\-cpp\fR 4
.IX Item "-fdebug-cpp"
این گزینه تنها برای اشکال‌زدایی GCC مفید است. هنگامی که از طریق CPP یا همراه با \&\fB\-E\fR استفاده شود، اطلاعات اشکال‌زدایی مربوط به نقشه‌های موقعیت را تخلیه (dump) می‌کند. پیش از هر نشانه‌وند (token) در خروجی، اطلاعات نقشهٔ موقعیتی که به آن تعلق دارد درج می‌شود.
.Sp
هنگامی که بدون \fB\-E\fR از درون GCC استفاده شود، این گزینه هیچ اثری ندارد.
.IP \fB\-Wp,\fR\fIoption\fR 4
.IX Item "-Wp,option"
می‌توانید از \fB\-Wp,\fR\fIoption\fR برای دور زدن گردانندهٔ کامپایلر (compiler driver) و ارسال مستقیم \fIoption\fR به پیش‌پردازنده استفاده کنید. اگر \&\fIoption\fR شامل کاما باشد، در محل کاماها به چندین گزینه تفکیک می‌شود. با این حال، بسیاری از گزینه‌ها پیش از تحویل به پیش‌پردازنده، توسط گردانندهٔ کامپایلر اصلاح، ترجمه یا تفسیر می‌شوند، و \&\fB\-Wp\fR این مرحله را به‌صورت اجباری دور می‌زند. رابط کاربری مستقیم پیش‌پردازنده مستندسازی نشده و دستخوش تغییر است، بنابراین در صورت امکان باید از به‌کارگیری \fB\-Wp\fR خودداری کنید و اجازه دهید خود گرداننده گزینه‌ها را مدیریت کند.
.IP "\fB\-Xpreprocessor\fR \fIoption\fR" 4
.IX Item "-Xpreprocessor option"
گزینهٔ \fIoption\fR را به‌عنوان یک گزینه به پیش‌پردازنده ارسال می‌کند. می‌توانید از این گزینه برای ارسال گزینه‌های پیش‌پردازندهٔ مختص سیستم که GCC آن‌ها را شناسایی نمی‌کند استفاده کنید.
.Sp
اگر می‌خواهید گزینه‌ای را ارسال کنید که یک آرگومان می‌گیرد، باید دوبار از \&\fB\-Xpreprocessor\fR استفاده کنید؛ یک‌بار برای گزینه و یک‌بار برای آرگومان آن.
.IP \fB\-no\-integrated\-cpp\fR 4
.IX Item "-no-integrated-cpp"
.PD 0
.IP \fB\-\-no\-integrated\-cpp\fR 4
.IX Item "--no-integrated-cpp"
.PD
پیش‌پردازش را به‌عنوان یک مرحلهٔ مجزا پیش از کامپایل انجام می‌دهد.
به‌طور پیش‌فرض، GCC پیش‌پردازش را به‌عنوان بخشی یکپارچه از نشانه‌گذاری (tokenization) و تجزیه (parsing) ورودی انجام می‌دهد.
اگر این گزینه مشخص شود، فرانت‌اند مناسب زبان (\fBcc1\fR، \fBcc1plus\fR یا \fBcc1obj\fR به‌ترتیب برای C، C++ و Objective\-C) در عوض دوبار فراخوانی می‌شود؛ یک‌بار تنها برای پیش‌پردازش و یک‌بار برای کامپایل واقعی ورودی پیش‌پردازش‌شده.
این گزینه ممکن است همراه با گزینه‌های \fB\-B\fR یا \&\fB\-wrapper\fR برای تعیین یک پیش‌پردازندهٔ جایگزین یا انجام پردازش‌های اضافی روی کد منبع برنامه بین پیش‌پردازش عادی و کامپایل مفید باشد.
.SS "ارسال گزینه‌ها به اسمبلر (Passing Options to the Assembler)"
.IX Subsection "Passing Options to the Assembler"
می‌توانید گزینه‌ها را به اسمبلر ارسال کنید.
.IP \fB\-Wa,\fR\fIoption\fR 4
.IX Item "-Wa,option"
گزینهٔ \fIoption\fR را به‌عنوان گزینه‌ای به اسمبلر ارسال می‌کند. اگر \fIoption\fR حاوی کاما باشد، در محل کاماها به چندین گزینه تفکیک می‌شود.
.IP "\fB\-Xassembler\fR \fIoption\fR" 4
.IX Item "-Xassembler option"
.PD 0
.IP \fB\-\-for\-assembler=\fR\fIoption\fR 4
.IX Item "--for-assembler=option"
.IP "\fB\-\-for\-assembler\fR \fIoption\fR" 4
.IX Item "--for-assembler option"
.PD
گزینهٔ \fIoption\fR را به‌عنوان گزینه‌ای به اسمبلر ارسال می‌کند. می‌توانید از این برای ارسال گزینه‌های اسمبلر مختص سیستم که GCC آن‌ها را شناسایی نمی‌کند استفاده کنید.
.Sp
اگر می‌خواهید گزینه‌ای را ارسال کنید که آرگومان می‌گیرد، باید دوبار از \&\fB\-Xassembler\fR استفاده کنید؛ یک‌بار برای گزینه و یک‌بار برای آرگومان..SS "گزینه‌های پیوند دادن (Options for Linking)"
.IX Subsection "Options for Linking"
این گزینه‌ها زمانی اعمال می‌شوند که کامپایلر فایل‌های شیء (object files) را در
قالب یک فایل خروجی اجرایی پیوند می‌زند. در صورتی که کامپایلر مرحلهٔ پیوند را
انجام ندهد، این گزینه‌ها بی‌اثر خواهند بود.
.IP \fIobject\-file\-name\fR 4
.IX Item "object-file-name"
نام فایلی که به پسوند شناخته‌شدهٔ خاصی ختم نشود، به عنوان نام یک فایل شیء یا
کتابخانه در نظر گرفته می‌شود. (فایل‌های شیء بر اساس محتویات فایل توسط
پیونددهنده از کتابخانه‌ها تشخیص داده می‌شوند.) در صورت انجام پیوند، این فایل‌های
شیء به عنوان ورودی پیونددهنده استفاده می‌شوند.
.IP \fB\-c\fR 4
.IX Item "-c"
.PD 0
.IP \fB\-S\fR 4
.IX Item "-S"
.IP \fB\-E\fR 4
.IX Item "-E"
.PD
اگر هر یک از این گزینه‌ها استفاده شود، پیونددهنده اجرا نمی‌شود و نباید از نام
فایل‌های شیء به عنوان آرگومان استفاده کرد.
.IP \fB\-flink\-libatomic\fR 4
.IX Item "-flink-libatomic"
پیوند دادن \fIlibatomic\fR را در صورت پشتیبانی توسط مقصد (target) فعال می‌کند؛
این گزینه به‌طور پیش‌فرض فعال است. فرم نقیض آن، \fB\-fno\-link\-libatomic\fR،
می‌تواند برای غیرفعال کردن صریح پیوند دادن \fIlibatomic\fR استفاده شود.
.IP \fB\-flinker\-output=\fR\fItype\fR 4
.IX Item "-flinker-output=type"
این گزینه تولید کدِ بهینه‌ساز زمان پیوند را کنترل می‌کند. به‌طور پیش‌فرض،
خروجی پیونددهنده به‌صورت خودکار توسط افزونهٔ پیونددهنده تعیین می‌شود. برای
اشکال‌زدایی کامپایلر و در صورتی که پیوند افزایشی با یک فایل شیء غیر LTO
مد نظر باشد، کنترل دستی \fItype\fR می‌تواند مفید باشد.
.Sp
اگر \fItype\fR برابر با \fBexec\fR باشد، تولید کد یک باینری ایستا (static binary)
ایجاد می‌کند. در این حالت \fB\-fpic\fR و \fB\-fpie\fR هر دو غیرفعال می‌شوند.
.Sp
اگر \fItype\fR برابر با \fBdyn\fR باشد، تولید کد یک کتابخانهٔ مشترک (shared library)
ایجاد می‌کند. در این حالت \fB\-fpic\fR یا \fB\-fPIC\fR حفظ می‌شود، اما به‌طور
خودکار فعال نمی‌گردد. این امر امکان ساخت کتابخانه‌های مشترک بدون کد مستقل از
موقعیت را روی معماری‌هایی که این کار در آن‌ها امکان‌پذیر است (مانند x86)،
فراهم می‌کند.
.Sp
اگر \fItype\fR برابر با \fBpie\fR باشد، تولید کد یک فایل اجرایی \fB\-fpie\fR
تولید می‌کند. این حالت بهینه‌سازی‌های مشابهی با \fBexec\fR دارد، با این تفاوت
که اگر \fB\-fpie\fR در زمان کامپایل مشخص شده باشد، غیرفعال نمی‌شود.
.Sp
اگر \fItype\fR برابر با \fBrel\fR باشد، کامپایلر فرض می‌کند که پیوند افزایشی
(incremental linking) انجام می‌شود. بخش‌های حاوی کد میانی برای بهینه‌سازی
زمان پیوند ادغام شده، از پیش بهینه‌سازی می‌شوند و در فایل شیء حاصل خروجی
داده می‌شوند. علاوه بر این، اگر \&\fB\-ffat\-lto\-objects\fR مشخص شده باشد،
کد باینری برای پیوندهای غیر LTO آینده نیز تولید می‌شود. فایل شیء حاصل از پیوند
افزایشی کوچک‌تر از یک کتابخانهٔ ایستا است که از همان فایل‌های شیء تولید شده
باشد. در زمان پیوند، با این فرض که بیشتر شیءهای درون کتابخانه استفاده شوند،
نتیجهٔ پیوند افزایشی همچنین سریع‌تر از یک کتابخانهٔ ایستا بارگذاری می‌شود.
.Sp
در نهایت، \fBnolto\-rel\fR کامپایلر را برای پیوند افزایشی پیکربندی می‌کند به
گونه‌ای که تولید کد اجباری می‌شود، یک باینری نهایی تولید شده و کد میانی برای
بهینه‌سازی‌های بعدی زمان پیوند حذف (strip) می‌شود. هنگامی که چندین فایل شیء با
هم پیوند داده می‌شوند، کد حاصل نسبت به حالتی که بهینه‌سازی‌های زمان پیوند غیرفعال
است بهینه‌تر خواهد بود (برای مثال، درون‌ریزی میان‌ماژولی یا cross-module inlining
رخ می‌دهد)، اما بیشتر مزایای بهینه‌سازی کل برنامه (whole-program optimizations)
از دست می‌رود.
.Sp
در طول پیوند افزایشی (با استفاده از \fB\-r\fR)، پیش‌فرض افزونهٔ پیونددهنده
\&\fBrel\fR است. برای پیوند افزایشی شیءهای LTO و شیءهای غیر LTO در یک فایل
شیء ترکیبی واحد، به GNU Binutils نسخهٔ 2.44 یا بالاتر نیاز است. اگر هر یک از
فایل‌های شیء در یک پیوند افزایشی نتوانند برای بهینه‌سازی زمان پیوند استفاده شوند،
افزونهٔ پیونددهنده هشداری صادر کرده و از \fBnolto\-rel\fR استفاده می‌کند. برای
حفظ بهینه‌سازی کل برنامه، در عوض چنین شیءهایی را در یک کتابخانهٔ ایستا پیوند دهید.
.IP \fB\-fuse\-ld=bfd\fR 4
.IX Item "-fuse-ld=bfd"
استفاده از پیونددهندهٔ \fBbfd\fR به جای پیونددهندهٔ پیش‌فرض.
.IP \fB\-fuse\-ld=gold\fR 4
.IX Item "-fuse-ld=gold"
استفاده از پیونددهندهٔ \fBgold\fR به جای پیونددهندهٔ پیش‌فرض.
.IP \fB\-fuse\-ld=lld\fR 4
.IX Item "-fuse-ld=lld"
استفاده از پیونددهندهٔ LLVM \fBlld\fR به جای پیونددهندهٔ پیش‌فرض.
.IP \fB\-fuse\-ld=mold\fR 4
.IX Item "-fuse-ld=mold"
استفاده از پیونددهندهٔ مدرن (\fBmold\fR) به جای پیونددهندهٔ پیش‌فرض.
.IP \fB\-fuse\-ld=wild\fR 4
.IX Item "-fuse-ld=wild"
استفاده از پیونددهندهٔ Wild (\fBwild\fR) به جای پیونددهندهٔ پیش‌فرض.
.IP \fB\-l\fR\fIlibrary\fR 4
.IX Item "-llibrary"
.PD 0
.IP "\fB\-l\fR \fIlibrary\fR" 4
.IX Item "-l library"
.PD
جستجوی کتابخانه‌ای به نام \fIlibrary\fR در هنگام پیوند دادن. (حالت دوم که در آن
کتابخانه به عنوان یک آرگومان جداگانه آمده است، صرفاً برای سازگاری با POSIX
بوده و توصیه نمی‌شود.)
.Sp
گزینهٔ \fB\-l\fR توسط GCC مستقیماً به پیونددهنده ارسال می‌شود. برای جزئیات
دقیق به مستندات پیونددهندهٔ خود مراجعه کنید. توضیحات کلی زیر در مورد
پیونددهندهٔ GNU صدق می‌کند.
.Sp
پیونددهنده فهرستی استاندارد از دایرکتوری‌ها را برای یافتن کتابخانه جستجو می‌کند.
دایرکتوری‌های جستجوشده شامل چندین دایرکتوری استاندارد سیستم به اضافهٔ هر
دایرکتوری دیگری است که با \fB\-L\fR مشخص می‌کنید.
.Sp
کتابخانه‌های ایستا آرشیوهایی از فایل‌های شیء هستند و نام فایل‌هایی مانند
\fIliblibrary.a\fR دارند. برخی از سیستم‌های مقصد از کتابخانه‌های مشترک نیز پشتیبانی
می‌کنند که معمولاً نام‌هایی مانند \fIliblibrary.so\fR دارند. اگر هر دو نوع کتابخانهٔ
ایستا و مشترک یافت شوند، پیونددهنده اولویت را به پیوند دادن با کتابخانهٔ مشترک
می‌دهد، مگر اینکه از گزینهٔ \&\fB\-static\fR استفاده شده باشد.
.Sp
محل نوشتن این گزینه در دستور تفاوت ایجاد می‌کند؛ پیونددهنده، کتابخانه‌ها و
فایل‌های شیء را به همان ترتیبی که مشخص شده‌اند جستجو و پردازش می‌کند. بنابراین،
\fBfoo.o \-lz bar.o\fR کتابخانهٔ \fBz\fR را بعد از فایل \fIfoo.o\fR اما پیش از
\fIbar.o\fR جستجو می‌کند. اگر \fIbar.o\fR به توابعی در \fBz\fR ارجاع دهد، ممکن
است آن توابع بارگذاری نشوند.
.IP \fB\-lobjc\fR 4
.IX Item "-lobjc"
برای پیوند دادن یک برنامهٔ Objective\-C یا Objective\-C++ به این حالت خاص از
گزینهٔ \fB\-l\fR نیاز دارید.
.IP \fB\-nostartfiles\fR 4
.IX Item "-nostartfiles"
در زمان پیوند دادن از فایل‌های راه‌انداز (startup files) استاندارد سیستم استفاده
نکنید. کتابخانه‌های استاندارد سیستم به صورت عادی استفاده می‌شوند، مگر اینکه از
\fB\-nostdlib\fR، \&\fB\-nolibc\fR یا \fB\-nodefaultlibs\fR استفاده شود.
.IP \fB\-nodefaultlibs\fR 4
.IX Item "-nodefaultlibs"
در زمان پیوند دادن از کتابخانه‌های استاندارد سیستم استفاده نکنید. تنها
کتابخانه‌هایی که مشخص می‌کنید به پیونددهنده ارسال می‌شوند و گزینه‌هایی که
پیوند کتابخانه‌های سیستم را تعیین می‌کنند، مانند \fB\-static\-libgcc\fR یا
\fB\-shared\-libgcc\fR، نادیده گرفته می‌شوند. فایل‌های راه‌انداز استاندارد
به طور عادی استفاده می‌شوند، مگر اینکه از \fB\-nostartfiles\fR استفاده شود.
.Sp
کامپایلر ممکن است فراخوانی‌هایی به \f(CW\*(C`memcmp\*(C'\fR، \&\f(CW\*(C`memset\*(C'\fR،
\f(CW\*(C`memcpy\*(C'\fR و \f(CW\*(C`memmove\*(C'\fR ایجاد کند. این مدخل‌ها معمولاً
توسط مدخل‌های موجود در libc برطرف می‌شوند. وقتی این گزینه مشخص می‌شود، این
نقاط ورودی باید از طریق سازوکار دیگری فراهم شوند.
.IP \fB\-nolibc\fR 4
.IX Item "-nolibc"
در زمان پیوند دادن، از کتابخانهٔ C یا کتابخانه‌های سیستمی که وابستگی نزدیکی با
آن دارند استفاده نکنید. همچنان پیوند با فایل‌های راه‌انداز، \fIlibgcc\fR یا
کتابخانه‌های پشتیبانی زبان ارائه‌شده توسط زنجیره ابزار (مانند \fIlibgnat\fR،
\fIlibgfortran\fR یا \fIlibstdc++\fR) برقرار می‌ماند، مگر اینکه گزینه‌هایی که
مانع از گنجاندن آن‌ها می‌شوند نیز استفاده شوند. این کار معمولاً \fB\-lc\fR و
همچنین کتابخانه‌های سیستمی را که معمولاً با آن همراه هستند و در صورت عدم وجود
کتابخانهٔ C بی‌معنی می‌شوند (برای مثال \fB\-lpthread\fR یا \&\fB\-lm\fR در
برخی پیکربندی‌ها) از خط فرمان پیوند حذف می‌کند. این گزینه برای مقصدهای برد خام
(bare-board) در نظر گرفته شده است، یعنی زمانی که واقعاً هیچ کتابخانهٔ C در
دسترس نیست.
.IP \fB\-nostdlib\fR 4
.IX Item "-nostdlib"
.PD 0
.IP \fB\-\-no\-standard\-libraries\fR 4
.IX Item "--no-standard-libraries"
.PD
در زمان پیوند دادن از فایل‌های راه‌انداز یا کتابخانه‌های استاندارد سیستم استفاده
نکنید. هیچ فایل راه‌اندازی به پیونددهنده ارسال نمی‌شود و فقط کتابخانه‌هایی که
مشخص می‌کنید ارسال خواهند شد؛ همچنین گزینه‌های مشخص‌کنندهٔ پیوند کتابخانه‌های
سیستم، مانند \&\fB\-static\-libgcc\fR یا \fB\-shared\-libgcc\fR، نادیده گرفته می‌شوند.
.Sp
کامپایلر ممکن است فراخوانی‌هایی به \f(CW\*(C`memcmp\*(C'\fR، \f(CW\*(C`memset\*(C'\fR،
\&\f(CW\*(C`memcpy\*(C'\fR و \f(CW\*(C`memmove\*(C'\fR ایجاد کند. این مدخل‌ها معمولاً
توسط مدخل‌های موجود در libc برطرف می‌شوند. وقتی این گزینه مشخص شده باشد، این
نقاط ورودی باید از طریق سازوکار دیگری فراهم شوند.
.Sp
یکی از کتابخانه‌های استانداردی که توسط \fB\-nostdlib\fR و \&\fB\-nodefaultlibs\fR
کنار گذاشته می‌شود، \fIlibgcc.a\fR است؛ کتابخانه‌ای از زیرروال‌های داخلی که GCC
برای غلبه بر کاستی‌های ماشین‌های خاص یا نیازهای ویژهٔ برخی زبان‌ها از آن استفاده
می‌کند.
.Sp
در بیشتر موارد، حتی زمانی که می‌خواهید از سایر کتابخانه‌های استاندارد اجتناب کنید،
به \fIlibgcc.a\fR نیاز دارید. به عبارت دیگر، هنگامی که \fB\-nostdlib\fR یا
\fB\-nodefaultlibs\fR را مشخص می‌کنید، معمولاً باید \fB\-lgcc\fR را نیز تعیین
کنید. این کار اطمینان می‌دهد که هیچ ارجاع حل‌نشده‌ای به زیرروال‌های داخلی
کتابخانهٔ GCC نخواهید داشت. (نمونه‌ای از چنین زیرروال داخلی \f(CW\*(C`_\|_main\*(C'\fR
است که برای اطمینان از فراخوانی سازنده‌های C++ استفاده می‌شود.).IP \fB\-nostdlib++\fR 4
.IX Item "-nostdlib++"
به صورت ضمنی با کتابخانه‌های استاندارد C++ پیوند برقرار نکن.
.IP "\fB\-e\fR \fIentry\fR" 4
.IX Item "-e entry"
.PD 0
.IP \fB\-\-entry=\fR\fIentry\fR 4
.IX Item "--entry=entry"
.IP "\fB\-\-entry\fR \fIentry\fR" 4
.IX Item "--entry entry"
.PD
مشخص می‌کند که نقطهٔ ورود برنامه \fIentry\fR است. این آرگومان توسط
پیونددهنده تفسیر می‌شود؛ پیونددهندهٔ GNU یک نام نماد یا یک نشانی را
می‌پذیرد.
.IP \fB\-pie\fR 4
.IX Item "-pie"
.PD 0
.IP \fB\-\-pie\fR 4
.IX Item "--pie"
.PD
یک فایل اجرایی مستقل از موقعیت با پیوند پویا در مقصدهایی که از آن پشتیبانی
می‌کنند تولید کن. برای نتایج قابل پیش‌بینی، هنگام مشخص کردن این گزینهٔ
پیونددهنده، باید همان مجموعه گزینه‌های استفاده‌شده برای کامپایل
(\fB\-fpie\fR، \fB\-fPIE\fR یا زیرگزینه‌های مدل) را نیز مشخص کنید.
.IP \fB\-no\-pie\fR 4
.IX Item "-no-pie"
فایل اجرایی مستقل از موقعیت با پیوند پویا تولید نکن.
.IP \fB\-static\-pie\fR 4
.IX Item "-static-pie"
.PD 0
.IP \fB\-\-static\-pie\fR 4
.IX Item "--static-pie"
.PD
یک فایل اجرایی مستقل از موقعیت ایستا در مقصدهایی که از آن پشتیبانی می‌کنند
تولید کن. یک فایل اجرایی مستقل از موقعیت ایستا مشابه فایل اجرایی ایستا
است، اما می‌تواند بدون نیاز به یک پیونددهندهٔ پویا در هر نشانی بارگذاری شود.
برای نتایج قابل پیش‌بینی، هنگام مشخص کردن این گزینهٔ پیونددهنده، باید
همان مجموعه گزینه‌های استفاده‌شده برای کامپایل (\fB\-fpie\fR، \fB\-fPIE\fR
یا زیرگزینه‌های مدل) را نیز مشخص کنید.
.IP \fB\-pthread\fR 4
.IX Item "-pthread"
با کتابخانهٔ نخ‌های پوزیکس (POSIX threads) پیوند برقرار کن. این گزینه
در مقصدهای GNU/Linux، بیشتر مشتقات دیگر Unix و همچنین مقصدهای
x86 Cygwin و MinGW پشتیبانی می‌شود. در برخی مقصدها این گزینه پرچم‌هایی را
نیز برای پیش‌پردازنده تنظیم می‌کند، بنابراین باید به طور یکنواخت هم برای کامپایل
و هم برای پیوند استفاده شود.
.IP \fB\-r\fR 4
.IX Item "-r"
یک شیء باز‌مکان‌پذیر به عنوان خروجی تولید کن. این عمل به عنوان پیوند
جزئی (partial linking) نیز شناخته می‌شود.
.IP \fB\-rdynamic\fR 4
.IX Item "-rdynamic"
در مقصدهایی که پشتیبانی می‌کنند، پرچم \fB\-export\-dynamic\fR را به پیونددهندهٔ
ELF ارسال کن. این گزینه به پیونددهنده دستور می‌دهد تمام نمادها را، و نه تنها
نمادهای استفاده‌شده، به جدول نمادهای پویا اضافه کند. این گزینه برای برخی
از کاربردهای \f(CW\*(C`dlopen\*(C'\fR یا برای امکان دریافت ردپای پشته (backtrace)
از درون برنامه مورد نیاز است.
.IP \fB\-s\fR 4
.IX Item "-s"
تمام جدول نمادها و اطلاعات بازآرایی (relocation) را از فایل اجرایی حذف کن.
.IP \fB\-static\fR 4
.IX Item "-static"
.PD 0
.IP \fB\-\-static\fR 4
.IX Item "--static"
.PD
در سیستم‌هایی که از پیوند پویا پشتیبانی می‌کنند، این گزینه اولویت بالاتری نسبت به
\fB\-pie\fR داشته و از پیوند با کتابخانه‌های مشترک جلوگیری می‌کند. در
سایر سیستم‌ها، این گزینه اثری ندارد.
.IP \fB\-shared\fR 4
.IX Item "-shared"
.PD 0
.IP \fB\-\-shared\fR 4
.IX Item "--shared"
.PD
یک شیء مشترک (shared object) تولید کن که بتواند بعداً برای ساختن یک فایل
اجرایی با دیگر اشیاء پیوند داده شود. همهٔ سیستم‌ها از این گزینه پشتیبانی نمی‌کنند.
برای نتایج قابل پیش‌بینی، هنگام مشخص کردن این گزینهٔ پیونددهنده، باید همان مجموعه
گزینه‌های استفاده‌شده برای کامپایل (\fB\-fpic\fR، \fB\-fPIC\fR یا زیرگزینه‌های
مدل) را نیز مشخص کنید.[1]
.IP \fB\-shared\-libgcc\fR 4
.IX Item "-shared-libgcc"
.PD 0
.IP \fB\-static\-libgcc\fR 4
.IX Item "-static-libgcc"
.PD
در سیستم‌هایی که \fIlibgcc\fR را به صورت یک کتابخانهٔ مشترک ارائه می‌دهند،
این گزینه‌ها به ترتیب استفاده از نسخهٔ مشترک یا ایستا را اجباری می‌کنند.
اگر هنگام پیکربندی کامپایلر هیچ نسخهٔ مشترکی از \fIlibgcc\fR ساخته نشده باشد،
این گزینه‌ها هیچ اثری ندارند.
.Sp
موقعیت‌های متعددی وجود دارد که در آن‌ها یک برنامه کاربردی باید به جای نسخهٔ
ایستا از نسخهٔ مشترک \fIlibgcc\fR استفاده کند. متداول‌ترین حالت زمانی است
که برنامه بخواهد استثناها (exceptions) را میان کتابخانه‌های مشترک مختلف
پرتاب و دریافت (throw and catch) کند. در این حالت، هر یک از کتابخانه‌ها
و همچنین خود برنامه باید از \fIlibgcc\fR مشترک استفاده کنند.
.Sp
بنابراین، راه‌انداز G++ هر زمان که یک کتابخانهٔ مشترک یا یک فایل اجرایی اصلی
را می‌سازید، به طور خودکار \fB\-shared\-libgcc\fR را اضافه می‌کند؛ زیرا
برنامه‌های C++ معمولاً از استثناها استفاده می‌کنند و این رویکرد صحیح است.
.Sp
در مقابل، اگر از راه‌انداز GCC برای ایجاد کتابخانه‌های مشترک استفاده کنید،
ممکن است متوجه شوید که آن‌ها همیشه با نسخهٔ مشترک \fIlibgcc\fR پیوند داده
نمی‌شوند. اگر GCC در زمان پیکربندی خود تشخیص دهد که شما یک پیونددهندهٔ غیر گنو
یا یک پیونددهندهٔ GNU دارید که از گزینهٔ \fB\-\-eh\-frame\-hdr\fR پشتیبانی
نمی‌کند، به صورت پیش‌فرض نسخهٔ مشترک \fIlibgcc\fR را درون کتابخانه‌های
مشترک پیوند می‌دهد. در غیر این صورت، از پیونددهنده بهره گرفته و پیوند با نسخهٔ
مشترک \fIlibgcc\fR را بهینه‌سازی و حذف می‌کند و به طور پیش‌فرض با نسخهٔ
ایستای libgcc پیوند برقرار می‌کند. این امر اجازه می‌دهد استثناها درون چنین
کتابخانه‌های مشترکی منتشر شوند، بدون اینکه هزینه‌های بازآرایی در زمان بارگذاری
کتابخانه تحمیل شود.
.Sp
با این حال، اگر قرار است یک کتابخانه یا فایل اجرایی اصلی استثناها را پرتاب
یا دریافت کند، باید آن را با استفاده از راه‌انداز G++ یا با به‌کارگیری گزینهٔ
\&\fB\-shared\-libgcc\fR پیوند دهید تا مطمئن شوید با \&\fIlibgcc\fR مشترک
پیوند برقرار می‌کند.
.IP \fB\-static\-libasan\fR 4
.IX Item "-static-libasan"
هنگامی که از گزینهٔ \fB\-fsanitize=address\fR برای پیوند دادن یک برنامه استفاده
می‌شود، راه‌انداز GCC به طور خودکار با \fBlibasan\fR پیوند می‌خورد. اگر
\&\fIlibasan\fR به عنوان یک کتابخانهٔ مشترک در دسترس باشد و گزینهٔ \fB\-static\fR
استفاده نشده باشد، پیوند با نسخهٔ مشترک \&\fIlibasan\fR برقرار خواهد شد.
گزینهٔ \fB\-static\-libasan\fR به راه‌انداز GCC هدایت می‌کند که \fIlibasan\fR
را به صورت ایستا پیوند دهد، بدون اینکه لزوماً سایر کتابخانه‌ها به صورت ایستا پیوند داده شوند.
.IP \fB\-static\-libhwasan\fR 4
.IX Item "-static-libhwasan"
هنگامی که از گزینهٔ \fB\-fsanitize=hwaddress\fR برای پیوند دادن یک برنامه استفاده
می‌شود، راه‌انداز GCC به طور خودکار با \fBlibhwasan\fR پیوند می‌خورد. اگر
\&\fIlibhwasan\fR به عنوان یک کتابخانهٔ مشترک در دسترس باشد و گزینهٔ \fB\-static\fR
استفاده نشده باشد، پیوند با نسخهٔ مشترک \&\fIlibhwasan\fR برقرار خواهد شد.
گزینهٔ \fB\-static\-libhwasan\fR به راه‌انداز GCC هدایت می‌کند که \fIlibhwasan\fR
را به صورت ایستا پیوند دهد، بدون اینکه لزوماً سایر کتابخانه‌ها به صورت ایستا پیوند داده شوند.
.IP \fB\-static\-liblsan\fR 4
.IX Item "-static-liblsan"
هنگامی که از گزینهٔ \fB\-fsanitize=leak\fR برای پیوند دادن یک برنامه استفاده
می‌شود، راه‌انداز GCC به طور خودکار با \fBliblsan\fR پیوند می‌خورد. اگر
\&\fIliblsan\fR به عنوان یک کتابخانهٔ مشترک در دسترس باشد و گزینهٔ \fB\-static\fR
استفاده نشده باشد، پیوند با نسخهٔ مشترک \&\fIliblsan\fR برقرار خواهد شد.
گزینهٔ \fB\-static\-liblsan\fR به راه‌انداز GCC هدایت می‌کند که \fIliblsan\fR
را به صورت ایستا پیوند دهد، بدون اینکه لزوماً سایر کتابخانه‌ها به صورت ایستا پیوند داده شوند.
.IP \fB\-static\-libtsan\fR 4
.IX Item "-static-libtsan"
هنگامی که از گزینهٔ \fB\-fsanitize=thread\fR برای پیوند دادن یک برنامه استفاده
می‌شود، راه‌انداز GCC به طور خودکار با \fBlibtsan\fR پیوند می‌خورد. اگر
\&\fIlibtsan\fR به عنوان یک کتابخانهٔ مشترک در دسترس باشد و گزینهٔ \fB\-static\fR
استفاده نشده باشد، پیوند با نسخهٔ مشترک \&\fIlibtsan\fR برقرار خواهد شد.
گزینهٔ \fB\-static\-libtsan\fR به راه‌انداز GCC هدایت می‌کند که \fIlibtsan\fR
را به صورت ایستا پیوند دهد، بدون اینکه لزوماً سایر کتابخانه‌ها به صورت ایستا پیوند داده شوند.
.IP \fB\-static\-libubsan\fR 4
.IX Item "-static-libubsan"
هنگامی که از گزینهٔ \fB\-fsanitize=undefined\fR برای پیوند دادن یک برنامه استفاده
می‌شود، راه‌انداز GCC به طور خودکار با \fBlibubsan\fR پیوند می‌خورد. اگر
\&\fIlibubsan\fR به عنوان یک کتابخانهٔ مشترک در دسترس باشد و گزینهٔ \fB\-static\fR
استفاده نشده باشد، پیوند با نسخهٔ مشترک \&\fIlibubsan\fR برقرار خواهد شد.
گزینهٔ \fB\-static\-libubsan\fR به راه‌انداز GCC هدایت می‌کند که \fIlibubsan\fR
را به صورت ایستا پیوند دهد، بدون اینکه لزوماً سایر کتابخانه‌ها به صورت ایستا پیوند داده شوند.
.IP \fB\-static\-libstdc++\fR 4
.IX Item "-static-libstdc++"
هنگامی که از برنامهٔ \fBg++\fR برای پیوند دادن یک برنامهٔ C++ استفاده می‌شود،
به طور خودکار با \fBlibstdc++\fR پیوند برقرار می‌کند. اگر \&\fIlibstdc++\fR
به عنوان یک کتابخانهٔ مشترک در دسترس باشد و گزینهٔ \&\fB\-static\fR استفاده
نشده باشد، پیوند با نسخهٔ مشترک \fIlibstdc++\fR انجام خواهد شد. این حالت
معمولاً مشکلی ندارد. با این وجود، گاهی اوقات مفید است که بدون نیاز به پیوند
کاملاً ایستا، نسخهٔ \fIlibstdc++\fR مورد استفاده توسط برنامه تثبیت شود.
گزینهٔ \&\fB\-static\-libstdc++\fR به راه‌انداز \fBg++\fR هدایت می‌کند که
\fIlibstdc++\fR را به صورت ایستا پیوند دهد، بدون اینکه لزوماً سایر کتابخانه‌ها
به صورت ایستا پیوند داده شوند.
.IP \fB\-symbolic\fR 4
.IX Item "-symbolic"
.PD 0
.IP \fB\-\-symbolic\fR 4
.IX Item "--symbolic"
.PD
هنگام ساختن یک شیء مشترک، ارجاعات به نمادهای سراسری را مقید (bind) کن.
دربارهٔ هرگونه ارجاع حل‌نشده هشدار بده (مگر اینکه توسط گزینهٔ ویرایشگر
پیوند \fB\-Xlinker \-z \-Xlinker defs\fR لغو شده باشد). تنها سیستم‌های
معدودی از این گزینه پشتیبانی می‌کنند..IP "\fB\-T\fR \fIscript\fR" 4
.IX Item "-T script"
استفاده از \fIscript\fR به‌عنوان اسکریپت پیونددهنده (linker script). این گزینه توسط بیشتر سیستم‌هایی که از پیونددهندهٔ GNU استفاده می‌کنند پشتیبانی می‌شود. روی برخی از هدف‌ها، مانند هدف‌های bare\-board بدون سیستم‌عامل، ممکن است گزینهٔ \fB\-T\fR هنگام پیوند دادن برای جلوگیری از ارجاع به نمادهای تعریف‌نشده الزامی باشد.
.IP "\fB\-Xlinker\fR \fIoption\fR" 4
.IX Item "-Xlinker option"
ارسال \fIoption\fR به‌عنوان یک گزینه به پیونددهنده (linker). می‌توانید از این گزینه برای ارائهٔ گزینه‌های پیونددهندهٔ مختص سیستم که GCC آن‌ها را نمی‌شناسد، استفاده کنید.
.Sp
اگر می‌خواهید گزینه‌ای را ارسال کنید که یک آرگومان جداگانه دریافت می‌کند، باید دوبار از \&\fB\-Xlinker\fR استفاده کنید؛ یک‌بار برای گزینه و یک‌بار برای آرگومان. برای نمونه، جهت ارسال \fB\-assert definitions\fR، باید بنویسید \&\fB\-Xlinker \-assert \-Xlinker definitions\fR. نوشتن \&\fB\-Xlinker "\-assert definitions"\fR کار نمی‌کند، زیرا این کار کل رشته را به‌عنوان یک آرگومان واحد ارسال می‌کند، که مورد انتظار پیونددهنده نیست.
.Sp
هنگام استفاده از پیونددهندهٔ GNU، معمولاً ارسال آرگومان‌ها به گزینه‌های پیونددهنده با استفاده از نحو \fIoption\fR\fB=\fR\fIvalue\fR راحت‌تر از ارسال آن‌ها به‌صورت آرگومان‌های جداگانه است. برای نمونه، می‌توانید به‌جای \&\fB\-Xlinker \-Map \-Xlinker output.map\fR از \&\fB\-Xlinker \-Map=output.map\fR استفاده کنید. سایر پیونددهنده‌ها ممکن است از این نحو برای گزینه‌های خط فرمان پشتیبانی نکنند.
.IP \fB\-Wl,\fR\fIoption\fR 4
.IX Item "-Wl,option"
.PD 0
.IP \fB\-\-for\-linker=\fR\fIoption\fR 4
.IX Item "--for-linker=option"
.IP "\fB\-\-for\-linker\fR \fIoption\fR" 4
.IX Item "--for-linker option"
.PD
ارسال \fIoption\fR به‌عنوان یک گزینه به پیونددهنده. اگر \fIoption\fR حاوی ویرگول باشد، در محل ویرگول‌ها به چندین گزینه تقسیم می‌شود. می‌توانید از این نحو برای ارسال یک آرگومان به گزینه استفاده کنید. برای نمونه، \fB\-Wl,\-Map,output.map\fR مقدار \fB\-Map output.map\fR را به پیونددهنده ارسال می‌کند. هنگام استفاده از پیونددهندهٔ GNU، می‌توانید همین نتیجه را با \&\fB\-Wl,\-Map=output.map\fR نیز به دست آورید.
.IP "\fB\-u\fR \fIsymbol\fR" 4
.IX Item "-u symbol"
.PD 0
.IP \fB\-\-force\-link=\fR\fIsymbol\fR 4
.IX Item "--force-link=symbol"
.IP "\fB\-\-force\-link\fR \fIsymbol\fR" 4
.IX Item "--force-link symbol"
.PD
وانمود کردن این‌که نماد \fIsymbol\fR تعریف‌نشده است، تا پیوند دادن ماژول‌های کتابخانه‌ای برای تعریف آن اجباری شود. می‌توانید از \fB\-u\fR چندین بار با نمادهای مختلف برای اجبار به بارگذاری ماژول‌های کتابخانه‌ای بیشتر استفاده کنید.
.IP \fB\-Tbss=\fR\fIaddr\fR 4
.IX Item "-Tbss=addr"
.PD 0
.IP \fB\-Tdata=\fR\fIaddr\fR 4
.IX Item "-Tdata=addr"
.IP \fB\-Ttext=\fR\fIaddr\fR 4
.IX Item "-Ttext=addr"
.IP \fB\-N\fR 4
.IX Item "-N"
.IP \fB\-n\fR 4
.IX Item "-n"
.IP \fB\-t\fR 4
.IX Item "-t"
.IP \fB\-Z\fR 4
.IX Item "-Z"
.IP "\fB\-z\fR \fIkeyword\fR" 4
.IX Item "-z keyword"
.PD
این گزینه‌ها بدون تفسیر توسط GCC مستقیماً به پیونددهنده منتقل می‌شوند. برای دانستن معانی این گزینه‌ها به مستندات پیونددهندهٔ خود مراجعه کنید.
.SS "گزینه‌های جستجوی دایرکتوری (Options for Directory Search)"
.IX Subsection "Options for Directory Search"
این گزینه‌ها دایرکتوری‌هایی را برای جستجوی فایل‌های سرآیند (header files)، کتابخانه‌ها و بخش‌هایی از کامپایلر مشخص می‌کنند:
.IP "\fB\-I\fR \fIdir\fR" 4
.IX Item "-I dir"
.PD 0
.IP "\fB\-iquote\fR \fIdir\fR" 4
.IX Item "-iquote dir"
.IP "\fB\-isystem\fR \fIdir\fR" 4
.IX Item "-isystem dir"
.IP "\fB\-idirafter\fR \fIdir\fR" 4
.IX Item "-idirafter dir"
.IP \fB\-\-include\-directory\-after=\fR\fIdir\fR 4
.IX Item "--include-directory-after=dir"
.IP "\fB\-\-include\-directory\-after\fR \fIdir\fR" 4
.IX Item "--include-directory-after dir"
.IP \fB\-\-include\-directory=\fR\fIdir\fR 4
.IX Item "--include-directory=dir"
.IP "\fB\-\-include\-directory\fR \fIdir\fR" 4
.IX Item "--include-directory dir"
.PD
افزودن دایرکتوری \fIdir\fR به فهرست دایرکتوری‌هایی که در طول پیش‌پردازش برای فایل‌های سرآیند جستجو می‌شوند. گزینهٔ \fB\-\-include\-directory\fR یک نام مستعار برای \fB\-I\fR است، در حالی که \fB\-\-include\-directory\-after\fR نام مستعاری برای \fB\-idirafter\fR می‌باشد.
اگر \fIdir\fR با \fB=\fR یا \f(CW$SYSROOT\fR آغاز شود، آنگاه \fB=\fR یا \f(CW$SYSROOT\fR با پیشوند sysroot جایگزین می‌شود؛ \&\fB\-\-sysroot\fR و \fB\-isysroot\fR را ببینید.
.Sp
دایرکتوری‌های مشخص‌شده با \fB\-iquote\fR تنها برای شکل نقل‌قولیِ دستورالعمل، یعنی \f(CW\*(C`#include\ "\fR\f(CIfile\fR\f(CW"\*(C'\fR اعمال می‌شوند. دایرکتوری‌های مشخص‌شده با \fB\-I\fR، \fB\-isystem\fR یا \fB\-idirafter\fR برای جستجوی هر دو دستورالعملِ \&\f(CW\*(C`#include\ "\fR\f(CIfile\fR\f(CW"\*(C'\fR و \&\f(CW\*(C`#include\ <\fR\f(CIfile\fR\f(CW>\*(C'\fR اعمال می‌گردند.
.Sp
می‌توانید هر تعداد یا ترکیبی از این گزینه‌ها را در خط فرمان برای جستجوی فایل‌های سرآیند در چندین دایرکتوری مشخص کنید. ترتیب جستجو به شرح زیر است:
.RS 4
.IP 1. 4
.IX Item "1."
برای شکل نقل‌قولی دستورالعمل include، ابتدا دایرکتوریِ فایل جاری جستجو می‌شود.
.IP 2. 4
.IX Item "2."
برای شکل نقل‌قولی دستورالعمل include، دایرکتوری‌های مشخص‌شده با گزینه‌های \fB\-iquote\fR به ترتیب از چپ به راست، همان‌گونه که در خط فرمان آمده‌اند، جستجو می‌شوند.
.IP 3. 4
.IX Item "3."
دایرکتوری‌های مشخص‌شده با گزینه‌های \fB\-I\fR به ترتیب از چپ به راست پیمایش می‌شوند.
.IP 4. 4
.IX Item "4."
دایرکتوری‌های مشخص‌شده با گزینه‌های \fB\-isystem\fR به ترتیب از چپ به راست پیمایش می‌شوند.
.IP 5. 4
.IX Item "5."
دایرکتوری‌های استاندارد سیستم پیمایش می‌شوند.
.IP 6. 4
.IX Item "6."
دایرکتوری‌های مشخص‌شده با گزینه‌های \fB\-idirafter\fR به ترتیب از چپ به راست پیمایش می‌شوند.
.RE
.RS 4
.Sp
می‌توانید از \fB\-I\fR برای بازنویسی (override) یک فایل سرآیند سیستم و جایگزین کردن نسخهٔ خودتان استفاده کنید، چرا که این دایرکتوری‌ها پیش از دایرکتوری‌های استاندارد فایل‌های سرآیند سیستم جستجو می‌شوند. با این حال، نباید از این گزینه برای افزودن دایرکتوری‌های حاوی فایل‌های سرآیند سیستمیِ ارائه‌شده توسط سازنده (vendor\-supplied) استفاده کنید؛ برای این منظور از \fB\-isystem\fR استفاده نمایید.
.Sp
گزینه‌های \fB\-isystem\fR و \fB\-idirafter\fR همچنین دایرکتوری را به‌عنوان یک دایرکتوری سیستمی علامت‌گذاری می‌کنند، تا از همان رفتار ویژه‌ای که برای دایرکتوری‌های استاندارد سیستم اعمال می‌شود برخوردار شود.
.Sp
اگر یک دایرکتوری استاندارد include سیستم یا دایرکتوری مشخص‌شده با \&\fB\-isystem\fR، با \fB\-I\fR نیز مشخص شده باشد، گزینهٔ \fB\-I\fR نادیده گرفته می‌شود. دایرکتوری همچنان جستجو می‌شود اما به‌عنوان یک دایرکتوری سیستمی در جایگاه عادی خود در زنجیرهٔ include سیستم. این امر برای اطمینان از این است که سازوکار GCC برای اصلاح سرآیندهای سیستمی دارای اشکال و ترتیب دستورالعمل \f(CW\*(C`#include_next\*(C'\fR به‌طور ناخواسته تغییر نکند. اگر واقعاً نیاز به تغییر ترتیب جستجوی دایرکتوری‌های سیستمی دارید، از گزینه‌های \fB\-nostdinc\fR و/یا \fB\-isystem\fR استفاده کنید.
.RE
.IP \fB\-I\-\fR 4
.IX Item "-I-"
.PD 0
.IP \fB\-\-include\-barrier\fR 4
.IX Item "--include-barrier"
.PD
تقسیم مسیر include.
این گزینه منسوخ شده است (deprecated). لطفاً به‌جای آن برای دایرکتوری‌های \&\fB\-I\fR پیش از \fB\-I\-\fR از \fB\-iquote\fR استفاده کنید و گزینهٔ \fB\-I\-\fR را بردارید.
.Sp
هر دایرکتوری مشخص‌شده با گزینه‌های \fB\-I\fR قبل از \fB\-I\-\fR، تنها برای سرآیندهای درخواست‌شده با \&\f(CW\*(C`#include\ "\fR\f(CIfile\fR\f(CW"\*(C'\fR جستجو می‌شود؛ آن‌ها برای \&\f(CW\*(C`#include\ <\fR\f(CIfile\fR\f(CW>\*(C'\fR جستجو نمی‌شوند. اگر دایرکتوری‌های بیشتری با گزینه‌های \fB\-I\fR بعد از \fB\-I\-\fR مشخص شده باشند، آن دایرکتوری‌ها برای تمامی دستورالعمل‌های \fB#include\fR جستجو خواهند شد.
.Sp
علاوه بر این، \fB\-I\-\fR مانع از استفاده از دایرکتوریِ فایل جاری به‌عنوان نخستین دایرکتوری جستجو برای \f(CW\*(C`#include\ "\fR\f(CIfile\fR\f(CW"\*(C'\fR می‌شود. هیچ راهی برای لغو این اثرِ \fB\-I\-\fR وجود ندارد.
.IP "\fB\-iprefix\fR \fIprefix\fR" 4
.IX Item "-iprefix prefix".PD 0
.IP \fB\-\-include\-prefix=\fR\fIprefix\fR 4
.IX Item "--include-prefix=prefix"
.IP "\fB\-\-include\-prefix\fR \fIprefix\fR" 4
.IX Item "--include-prefix prefix"
.PD
مقدار \fIprefix\fR را به‌عنوان پیشوند برای گزینه‌های بعدی \fB\-iwithprefix\fR
مشخص می‌کند. اگر پیشوند نمایانگر یک دایرکتوری باشد، باید \fB/\fR
انتهایی را نیز بگنجانید.
.IP "\fB\-iwithprefix\fR \fIdir\fR" 4
.IX Item "-iwithprefix dir"
.PD 0
.IP "\fB\-iwithprefixbefore\fR \fIdir\fR" 4
.IX Item "-iwithprefixbefore dir"
.IP \fB\-\-include\-with\-prefix=\fR\fIprefix\fR 4
.IX Item "--include-with-prefix=prefix"
.IP "\fB\-\-include\-with\-prefix\fR \fIprefix\fR" 4
.IX Item "--include-with-prefix prefix"
.IP \fB\-\-include\-with\-prefix\-after=\fR\fIprefix\fR 4
.IX Item "--include-with-prefix-after=prefix"
.IP "\fB\-\-include\-with\-prefix\-after\fR \fIprefix\fR" 4
.IX Item "--include-with-prefix-after prefix"
.IP \fB\-\-include\-with\-prefix\-before=\fR\fIprefix\fR 4
.IX Item "--include-with-prefix-before=prefix"
.IP "\fB\-\-include\-with\-prefix\-before\fR \fIprefix\fR" 4
.IX Item "--include-with-prefix-before prefix"
.PD
مقدار \fIdir\fR را به انتهای پیشوندی که قبلاً با
\&\fB\-iprefix\fR مشخص شده پیوست کرده، و دایرکتوری حاصل را به مسیر جستجوی
include اضافه می‌کند. \fB\-iwithprefixbefore\fR آن را در همان جایی قرار می‌دهد
که \fB\-I\fR قرار می‌داد؛ \fB\-iwithprefix\fR آن را در جایی قرار می‌دهد که \fB\-idirafter\fR
می‌گذاشت.
.Sp
هر دو گزینهٔ \&\fB\-\-include\-with\-prefix\fR و \fB\-\-include\-with\-prefix\-after\fR
نام‌های مستعار برای \fB\-iwithprefix\fR هستند، در حالی که
\&\fB\-\-include\-with\-prefix\-before\fR نام مستعاری برای
\&\fB\-iwithprefixbefore\fR است.
.IP "\fB\-isysroot\fR \fIdir\fR" 4
.IX Item "-isysroot dir"
این گزینه شبیه به گزینهٔ \fB\-\-sysroot\fR است، اما فقط برای فایل‌های
سرآیند اعمال می‌شود (به جز در مقصدهای Darwin، که در آن‌ها هم برای فایل‌های
سرآیند و هم کتابخانه‌ها اعمال می‌شود). برای اطلاعات بیشتر گزینهٔ
\fB\-\-sysroot\fR را ببینید.
.IP "\fB\-imultilib\fR \fIdir\fR" 4
.IX Item "-imultilib dir"
از \fIdir\fR به‌عنوان زیردایرکتوریِ دایرکتوری حاوی سرآیندهای
++C مختص به مقصد استفاده می‌کند.
.IP "\fB\-imultiarch\fR \fIdir\fR" 4
.IX Item "-imultiarch dir"
از \fIdir\fR به‌عنوان زیردایرکتوریِ دایرکتوری حاوی سرآیندهای
++C مختص به معماری استفاده می‌کند.
.IP \fB\-nostdinc\fR 4
.IX Item "-nostdinc"
.PD 0
.IP \fB\-\-no\-standard\-includes\fR 4
.IX Item "--no-standard-includes"
.PD
دایرکتوری‌های استاندارد سیستم را برای فایل‌های سرآیند جستجو نمی‌کند.
تنها دایرکتوری‌هایی جستجو می‌شوند که به‌طور صریح با گزینه‌های \fB\-I\fR،
\&\fB\-iquote\fR، \fB\-isystem\fR و/یا \fB\-idirafter\fR
(و در صورت مناسب بودن، دایرکتوری فایل جاری) مشخص شده باشند.
.IP \fB\-nostdinc++\fR 4
.IX Item "-nostdinc++"
فایل‌های سرآیند را در دایرکتوری‌های استاندارد مختص ++C جستجو نمی‌کند،
اما سایر دایرکتوری‌های استاندارد را همچنان جستجو می‌کند. (این گزینه
هنگام ساخت کتابخانهٔ ++C استفاده می‌شود.)
.IP \fB\-\-embed\-dir=\fR\fIdir\fR 4
.IX Item "--embed-dir=dir"
.PD 0
.IP \fB\-\-embed\-directory=\fR\fIdir\fR 4
.IX Item "--embed-directory=dir"
.IP "\fB\-\-embed\-directory\fR \fIdir\fR" 4
.IX Item "--embed-directory dir"
.PD
دایرکتوری \fIdir\fR را به فهرست دایرکتوری‌های مورد جستجو برای دستور
پیش‌پردازندهٔ \&\f(CW\*(C`#embed\*(C'\fR یا ماکروی \f(CW\*(C`_\|_has_embed\*(C'\fR پیوست می‌کند.
هیچ دایرکتوری پیش‌فرضی برای \f(CW\*(C`#embed\*(C'\fR وجود ندارد.
.Sp
اگر \fIdir\fR با \fB=\fR یا \f(CW$SYSROOT\fR آغاز شود، آنگاه \fB=\fR
یا \f(CW$SYSROOT\fR با پیشوند sysroot جایگزین می‌شود؛ به
\&\fB\-\-sysroot\fR و \fB\-isysroot\fR مراجعه کنید.
.IP \fB\-iplugindir=\fR\fIdir\fR 4
.IX Item "-iplugindir=dir"
دایرکتوری مورد جستجو را برای افزونه‌هایی که به‌جای
\&\fB\-fplugin=\fR\fIpath\fR\fB/\fR\fIname\fR\fB.so\fR از طریق \fB\-fplugin=\fR\fIname\fR
ارسال می‌شوند، تعیین می‌کند. این گزینه برای استفاده توسط کاربر در نظر گرفته
نشده است، بلکه تنها توسط گرداننده ارسال می‌شود.
.IP \fB\-L\fR\fIdir\fR 4
.IX Item "-Ldir"
.PD 0
.IP \fB\-\-library\-directory=\fR\fIdir\fR 4
.IX Item "--library-directory=dir"
.IP "\fB\-\-library\-directory\fR \fIdir\fR" 4
.IX Item "--library-directory dir"
.PD
دایرکتوری \fIdir\fR را به فهرست دایرکتوری‌های مورد جستجو برای
\fB\-l\fR اضافه می‌کند.
.IP \fB\-B\fR\fIprefix\fR 4
.IX Item "-Bprefix"
.PD 0
.IP \fB\-\-prefix=\fR\fIprefix\fR 4
.IX Item "--prefix=prefix"
.IP "\fB\-\-prefix\fR \fIprefix\fR" 4
.IX Item "--prefix prefix"
.PD
این گزینه مشخص می‌کند که فایل‌های اجرایی، کتابخانه‌ها،
فایل‌های include، و فایل‌های دادهٔ خود کامپایلر در کجا پیدا شوند.
.Sp
برنامهٔ گردانندهٔ کامپایلر یک یا چند زیربرنامه از قبیل
\&\fBcpp\fR، \fBcc1\fR، \fBas\fR و \fBld\fR را اجرا می‌کند. این برنامه
\&\fIprefix\fR را به‌عنوان پیشوند برای هر برنامه‌ای که تلاش در اجرای آن دارد،
هم همراه با \fImachine\fR\fB/\fR\fIversion\fR\fB/\fR و هم بدون آن برای
ماشین مقصد و نسخهٔ کامپایلر مربوطه امتحان می‌کند.
.Sp
برای هر زیربرنامه‌ای که باید اجرا شود، گردانندهٔ کامپایلر ابتدا پیشوند
\&\fB\-B\fR را، در صورت وجود، امتحان می‌کند. اگر آن نام پیدا نشد، یا اگر \fB\-B\fR
مشخص نشده باشد، گرداننده دو پیشوند استاندارد،
\&\fI/usr/lib/gcc/\fR و \fI/usr/local/lib/gcc/\fR را امتحان می‌کند. اگر هیچ‌یک از
آن‌ها به پیدا شدن نام فایل منتهی نشد، نام دست‌نخوردهٔ برنامه با استفاده از
دایرکتوری‌های مشخص‌شده در متغیر محیطی \&\fBPATH\fR شما جستجو می‌شود.
.Sp
کامپایلر بررسی می‌کند که آیا مسیر ارائه‌شده با \fB\-B\fR به یک دایرکتوری
اشاره دارد یا خیر، و در صورت نیاز یک نویسهٔ جداکنندهٔ دایرکتوری به انتهای
مسیر اضافه می‌کند.
.Sp
پیشوندهای \&\fB\-B\fR که عملاً نام دایرکتوری را مشخص می‌کنند، بر کتابخانه‌ها در
پیونددهنده نیز اعمال می‌شوند، زیرا کامپایلر این گزینه‌ها را به گزینه‌های \fB\-L\fR
برای پیونددهنده ترجمه می‌کند. آن‌ها همچنین برای فایل‌های include در
پیش‌پردازنده اعمال می‌شوند، زیرا کامپایلر این گزینه‌ها را به گزینه‌های \fB\-isystem\fR
برای پیش‌پردازنده ترجمه می‌کند. در این حالت، کامپایلر \fBinclude\fR را به پیشوند
پیوست می‌کند.
.Sp
فایل پشتیبانی زمان اجرای \fIlibgcc.a\fR نیز در صورت نیاز می‌تواند با استفاده از
پیشوند \fB\-B\fR جستجو شود. اگر در آنجا یافت نشد، دو پیشوند استاندارد فوق
امتحان می‌شوند و تمام. اگر فایل با این روش‌ها پیدا نشود، از پیوندزدن کنار
گذاشته می‌شود.
.Sp
روش دیگر برای مشخص کردن پیشوندی بسیار شبیه به پیشوند \fB\-B\fR، استفاده از
متغیر محیطی \fBGCC_EXEC_PREFIX\fR است.
.Sp
به‌عنوان یک تمهید ویژه، اگر مسیر ارائه‌شده توسط \fB\-B\fR به‌صورت
\&\fI[dir/]stageN/\fR باشد که در آن \fIN\fR عددی در محدودهٔ 0 تا
9 است، آنگاه با \fI[dir/]include\fR جایگزین می‌شود. این کار برای کمک
به خودراه‌اندازی (bootstrapping) کامپایلر است.
.IP \fB\-no\-canonical\-prefixes\fR 4
.IX Item "-no-canonical-prefixes"
.PD 0
.IP \fB\-\-no\-canonical\-prefixes\fR 4
.IX Item "--no-canonical-prefixes"
.PD
هنگام تولید یک پیشوند نسبی، هیچ پیوند نمادینی را بازگشایی نمی‌کند، ارجاعات به \fB/../\fR
یا \fB/./\fR را حل‌وفصل نمی‌کند، و مسیر را به مسیر مطلق تبدیل نمی‌کند.
.IP \fB\-\-sysroot=\fR\fIdir\fR 4
.IX Item "--sysroot=dir"
.PD 0
.IP "\fB\-\-sysroot\fR \fIdir\fR" 4
.IX Item "--sysroot dir"
.PD
از \fIdir\fR به‌عنوان دایرکتوری ریشهٔ منطقی برای سرآیندها و کتابخانه‌ها استفاده می‌کند.
به‌عنوان مثال، اگر کامپایلر در حالت معمول سرآیندها را در
\&\fI/usr/include\fR و کتابخانه‌ها را در \fI/usr/lib\fR جستجو کند، به‌جای آن
\&\fIdir/usr/include\fR و \fIdir/usr/lib\fR را جستجو خواهد کرد.
.Sp
اگر هم از این گزینه و هم از گزینهٔ \fB\-isysroot\fR استفاده کنید،
گزینهٔ \fB\-\-sysroot\fR بر کتابخانه‌ها اعمال می‌شود، اما گزینهٔ
\&\fB\-isysroot\fR برای فایل‌های سرآیند اعمال خواهد شد.
.Sp
پیونددهندهٔ گنو (از نسخهٔ 2.16 به بعد) پشتیبانی لازم را برای این گزینه
دارد. اگر پیونددهندهٔ شما از این گزینه پشتیبانی نکند، جنبهٔ مربوط به فایل‌های سرآیند
در \fB\-\-sysroot\fR همچنان کار می‌کند، اما جنبهٔ کتابخانه‌ها کار نخواهد کرد.
.IP \fB\-\-no\-sysroot\-suffix\fR 4
.IX Item "--no-sysroot-suffix"
برای برخی مقصدها، بسته به سایر گزینه‌های استفاده‌شده، پسوندی به دایرکتوری
ریشهٔ مشخص‌شده با \fB\-\-sysroot\fR اضافه می‌شود، به گونه‌ای که برای نمونه سرآیندها ممکن است
به‌جای \&\fIdir/usr/include\fR در
\&\fIdir/suffix/usr/include\fR پیدا شوند. این گزینه افزودن
چنین پسوندی را غیرفعال می‌کند..SS "گزینه‌های مربوط به قراردادهای تولید کد (Options for Code Generation Conventions)"
.IX Subsection "Options for Code Generation Conventions"
این گزینه‌های مستقل از ماشین، قراردادهای رابط (interface conventions) مورد استفاده در تولید کد را کنترل می‌کنند.
.PP
بیشتر آن‌ها هم شکل مثبت و هم شکل منفی دارند؛ شکل منفی \fB\-ffoo\fR به‌صورت \fB\-fno\-foo\fR است. در جدول زیر، تنها یکی از اشکال ذکر شده است\-\-\-شکلی که پیش‌فرض نیست. شما می‌توانید شکل دیگر را با حذف یا افزودن \fBno\-\fR به دست آورید.
.IP \fB\-fstack\-reuse=\fR\fIreuse\-level\fR 4
.IX Item "-fstack-reuse=reuse-level"
این گزینه استفاده مجدد از فضای پشته (stack) را برای متغیرهای محلی/خودکار (local/auto) تعریف‌شده توسط کاربر و متغیرهای موقت تولیدشده توسط کامپایلر کنترل می‌کند. مقدار \fIreuse_level\fR می‌تواند \fBall\fR،
\&\fBnamed_vars\fR یا \fBnone\fR باشد. مقدار \fBall\fR استفاده مجدد از پشته را برای تمام متغیرهای محلی و متغیرهای موقت فعال می‌کند، \fBnamed_vars\fR این استفاده مجدد را تنها برای متغیرهای محلی دارای نام که توسط کاربر تعریف شده‌اند فعال می‌سازد، و \fBnone\fR استفاده مجدد از پشته را به‌طور کامل غیرفعال می‌کند. مقدار پیش‌فرض \fBall\fR است. این گزینه زمانی مورد نیاز است که برنامه طول عمر یک متغیر محلی در حوزه (scoped) یا یک متغیر موقت تولیدشده توسط کامپایلر را فراتر از نقطه پایان تعریف‌شده در زبان گسترش دهد. هنگامی که طول عمر یک متغیر به پایان می‌رسد، در صورتی که آن متغیر در حافظه قرار داشته باشد، کامپایلر بهینه‌ساز این آزادی را دارد که از فضای پشتهٔ آن برای دیگر متغیرهای موقت یا متغیرهای محلی دارای حوزه‌ای که محدوده فعال (live range) آن‌ها با آن تداخل ندارد، دوباره استفاده کند. کدهای قدیمی (legacy) که طول عمر متغیرهای محلی را فراتر می‌برند، احتمالاً با بهینه‌سازی استفاده مجدد از پشته دچار شکست خواهند شد.
.Sp
برای مثال،
.Sp
.Vb 3
\&           int *p;
\&           {
\&             int local1;
\&        
\&             p = &local1;
\&             local1 = 10;
\&             ....
\&           }
\&           {
\&              int local2;
\&              local2 = 20;
\&              ...
\&           }
\&        
\&           if (*p == 10)  // out of scope use of local1
\&             {
\&        
\&             }
.Ve
.Sp
مثالی دیگر:
.Sp
.Vb 6
\&           struct A
\&           {
\&               A(int k) : i(k), j(k) { }
\&               int i;
\&               int j;
\&           };
\&        
\&           A *ap;
\&        
\&           void foo(const A& ar)
\&           {
\&              ap = &ar;
\&           }
\&        
\&           void bar()
\&           {
\&              foo(A(10)); // temp object\*(Aqs lifetime ends when foo returns
\&        
\&              {
\&                A a(20);
\&                ....
\&              }
\&              ap\->i+= 10;  // ap references out of scope temp whose space
\&                           // is reused with a. What is the value of ap\->i?
\&           }
.Ve
.Sp
طول عمر یک متغیر موقتِ ایجادشده توسط کامپایلر به‌دقت در استاندارد C++ مشخص شده است. هنگامی که طول عمر یک متغیر موقت خاتمه می‌یابد، در صورتی که در حافظه قرار داشته باشد، کامپایلر بهینه‌ساز این آزادی را دارد که از فضای پشتهٔ آن برای سایر متغیرهای موقت یا متغیرهای محلی در حوزه که بازه فعال آن‌ها با آن هم‌پوشانی ندارد استفاده مجدد کند. با این حال، از آنجا که برخی از کدهای قدیمی به رفتار کامپایلرهای قدیمی‌تر وابسته هستند که در آن‌ها فضای پشتهٔ متغیرهای موقت مورد استفاده مجدد قرار نمی‌گرفت، این استفاده مجددِ تهاجمی از پشته می‌تواند منجر به خطاهای زمان اجرا شود. این گزینه برای کنترل بهینه‌سازی استفاده مجدد از پشته برای متغیرهای موقت به کار می‌رود.
.IP \fB\-ftrapv\fR 4
.IX Item "-ftrapv"
این گزینه برای سرریز علامت‌دار (signed overflow) در عملیات جمع، تفریق و ضرب، تله (trap) ایجاد می‌کند.
گزینه‌های \fB\-ftrapv\fR و \fB\-fwrapv\fR اثر یکدیگر را لغو می‌کنند؛ بنابراین استفاده از
\&\fB\-ftrapv\fR \fB\-fwrapv\fR در خط فرمان منجر به موثر بودن
\&\fB\-fwrapv\fR می‌شود. توجه داشته باشید که تنها گزینه‌های فعال اثر یکدیگر را لغو می‌کنند؛ بنابراین استفاده از \fB\-ftrapv\fR \fB\-fwrapv\fR \fB\-fno\-wrapv\fR در خط فرمان منجر به موثر بودن \fB\-ftrapv\fR خواهد شد.
.IP \fB\-fwrapv\fR 4
.IX Item "-fwrapv"
این گزینه به کامپایلر دستور می‌دهد فرض کند سرریز محاسباتی علامت‌دار در جمع، تفریق و ضرب با استفاده از نمایش مکمل دو (twos\-complement) دور می‌زند (wrap around). این پرچم برخی بهینه‌سازی‌ها را فعال و برخی دیگر را غیرفعال می‌سازد.
گزینه‌های \fB\-ftrapv\fR و \fB\-fwrapv\fR اثر یکدیگر را لغو می‌کنند؛ بنابراین استفاده از
\&\fB\-ftrapv\fR \fB\-fwrapv\fR در خط فرمان منجر به موثر بودن
\&\fB\-fwrapv\fR می‌شود. توجه داشته باشید که تنها گزینه‌های فعال اثر یکدیگر را لغو می‌کنند؛ بنابراین استفاده از \fB\-ftrapv\fR \fB\-fwrapv\fR \fB\-fno\-wrapv\fR در خط فرمان منجر به موثر بودن \fB\-ftrapv\fR خواهد شد.
.IP \fB\-fwrapv\-pointer\fR 4
.IX Item "-fwrapv-pointer"
این گزینه به کامپایلر دستور می‌دهد فرض کند سرریز محاسبات اشاره‌گر در جمع و تفریق با استفاده از نمایش مکمل دو دور می‌زند. این پرچم برخی از بهینه‌سازی‌هایی را که سرریز اشاره‌گر را نامعتبر فرض می‌کنند، غیرفعال می‌سازد.
.IP \fB\-fstrict\-overflow\fR 4
.IX Item "-fstrict-overflow"
این گزینه متضمن \fB\-fno\-wrapv\fR \fB\-fno\-wrapv\-pointer\fR است و در صورت منفی شدن، بر \fB\-fwrapv\fR \fB\-fwrapv\-pointer\fR دلالت دارد.
.IP \fB\-fexceptions\fR 4
.IX Item "-fexceptions"
مدیریت استثناها (exception handling) را فعال می‌کند. کد اضافی مورد نیاز برای انتشار استثناها را تولید می‌کند. برای برخی از مقاصد، این به این معنی است که GCC اطلاعات بازگشایی فریم (frame unwind) را برای تمام توابع تولید می‌کند که گرچه بر اجرای برنامه تأثیری ندارد، می‌تواند سربار حجم دادهٔ قابل‌توجهی ایجاد کند. اگر این گزینه را مشخص نکنید، GCC آن را به‌طور پیش‌فرض برای زبان‌هایی مانند C++ که معمولاً به مدیریت استثنا نیاز دارند فعال کرده و برای زبان‌هایی مانند C که به‌طور معمول به آن نیازی ندارند غیرفعال می‌کند. با این حال، ممکن است هنگام کامپایل کد C که نیاز به تعامل صحیح با گرداننده‌های استثنای نوشته‌شده در C++ دارد، نیاز به فعال کردن این گزینه داشته باشید. همچنین اگر برنامه‌های قدیمی‌تر C++ را که از مدیریت استثنا استفاده نمی‌کنند کامپایل می‌کنید، ممکن است بخواهید این گزینه را غیرفعال کنید.
.IP \fB\-fnon\-call\-exceptions\fR 4
.IX Item "-fnon-call-exceptions"
کدی تولید می‌کند که به دستورالعمل‌های تله‌گذار (trapping instructions) اجازه می‌دهد استثنا پرتاب کنند.
توجه داشته باشید که این ویژگی به پشتیبانی زمان اجرای وابسته به بستر نیاز دارد که در همه جا موجود نیست. علاوه بر این، تنها به دستورالعمل‌های \fIتله‌گذار\fR اجازه پرتاب استثنا می‌دهد، یعنی ارجاعات حافظه یا دستورالعمل‌های ممیز شناور (floating\-point). این گزینه اجازه نمی‌دهد استثناها از گرداننده‌های سیگنال دلخواه مانند \f(CW\*(C`SIGALRM\*(C'\fR پرتاب شوند. این گزینه
\&\fB\-fexceptions\fR را فعال می‌کند.
.IP \fB\-fdelete\-dead\-exceptions\fR 4
.IX Item "-fdelete-dead-exceptions"
در نظر می‌گیرد که دستورالعمل‌هایی که ممکن است استثنا پرتاب کنند اما در غیر این صورت نقشی در اجرای برنامه ندارند، می‌توانند در بهینه‌سازی حذف شوند.
این گزینه بر فراخوانی توابع تأثیری ندارد، مگر توابعی که دارای ویژگی‌های
\&\f(CW\*(C`pure\*(C'\fR یا \f(CW\*(C`const\*(C'\fR هستند.
این گزینه همان‌طور که مشخصات زبان اجازه می‌دهد، به‌طور پیش‌فرض برای کامپایلرهای Ada و C++ فعال است.
مراحلی از بهینه‌سازی که باعث حذف استثناهای مرده می‌شوند، به‌طور مستقل در سطوح بهینه‌سازی مختلف فعال می‌گردند.
.IP \fB\-funwind\-tables\fR 4
.IX Item "-funwind-tables"
مشابه \fB\-fexceptions\fR است، با این تفاوت که تنها داده‌های ایستا (static data) مورد نیاز را تولید می‌کند، اما به هیچ شکل دیگری روی کد تولیدشده تأثیر نمی‌گذارد.
شما معمولاً نیازی به فعال کردن این گزینه ندارید؛ در عوض، پردازشگر زبانی که به این سازوکار نیاز دارد، آن را از طرف شما فعال می‌کند.
.IP \fB\-fasynchronous\-unwind\-tables\fR 4
.IX Item "-fasynchronous-unwind-tables"
در صورت پشتیبانی ماشین مقصد، جدول بازگشایی (unwind table) را در قالب DWARF تولید می‌کند. این جدول در مرز هر دستورالعمل دقیق است، بنابراین می‌تواند برای بازگشایی پشته در رویدادهای ناهمگام (مانند دیباگر یا زباله‌روب) استفاده شود.
.IP \fB\-fno\-gnu\-unique\fR 4
.IX Item "-fno-gnu-unique"
در سیستم‌هایی با اسمبلر GNU و کتابخانه C جدید، کامپایلر C++ از پیوند (binding) \f(CW\*(C`STB_GNU_UNIQUE\*(C'\fR استفاده می‌کند تا اطمینان حاصل کند تعاریف اعضای داده‌ای ایستای الگو و متغیرهای محلی ایستا در توابع برخط (inline functions) حتی در حضور \f(CW\*(C`RTLD_LOCAL\*(C'\fR یکتا هستند؛ این امر برای جلوگیری از بروز مشکل در مواردی ضروری است که کتابخانه‌ای توسط دو افزونهٔ مختلف با
\&\f(CW\*(C`RTLD_LOCAL\*(C'\fR استفاده شده و به تعریفی در یکی از آن‌ها وابسته است و بنابراین با دیگری در مورد اتصال نماد اختلاف پیدا می‌کند. اما این موضوع باعث می‌شود \f(CW\*(C`dlclose\*(C'\fR برای اشیاء اشتراکی پویای (DSO) تحت‌تأثیر نادیده گرفته شود؛ اگر برنامه شما به راه‌اندازی مجدد یک DSO از طریق
\&\f(CW\*(C`dlclose\*(C'\fR و \f(CW\*(C`dlopen\*(C'\fR متکی است، می‌توانید از
\&\fB\-fno\-gnu\-unique\fR استفاده کنید.
.IP \fB\-fpcc\-struct\-return\fR 4
.IX Item "-fpcc-struct-return"
مقادیر «کوتاه» \f(CW\*(C`struct\*(C'\fR و \f(CW\*(C`union\*(C'\fR را مانند مقادیر طولانی‌تر، به‌جای ثبات‌ها (registers) در حافظه برمی‌گرداند. این قرارداد کارایی کمتری دارد، اما این مزیت را دارد که امکان فراخوانی متقابل میان فایل‌های کامپایل‌شده با GCC و فایل‌های کامپایل‌شده با سایر کامپایلرها، به‌ویژه Portable C Compiler (pcc) را فراهم می‌کند.
.Sp
قرارداد دقیق برای بازگرداندن ساختارها در حافظه به ماکروهای پیکربندی مقصد بستگی دارد.
.Sp
ساختارها و اجتماعات کوتاه مواردی هستند که اندازه و تراز (alignment) آن‌ها با یکی از انواع عدد صحیح مطابقت دارد.
.Sp
\&\fBهشدار:\fR کدی که با گزینه \fB\-fpcc\-struct\-return\fR
کامپایل شده باشد با کدی که با گزینه
\&\fB\-freg\-struct\-return\fR کامپایل شده است سازگاری باینری ندارد.
از آن برای انطباق با یک واسط باینری کاربردی (ABI) غیرپیش‌فرض استفاده کنید..IP \fB\-freg\-struct\-return\fR 4
.IX Item "-freg-struct-return"
در صورت امکان، مقادیر \f(CW\*(C`struct\*(C'\fR و \f(CW\*(C`union\*(C'\fR را در ثبات‌ها بازمی‌گرداند.
این روش برای ساختارهای کوچک کارآمدتر از
\&\fB\-fpcc\-struct\-return\fR است.
.Sp
اگر هیچ‌یک از گزینه‌های \fB\-fpcc\-struct\-return\fR یا
\&\fB\-freg\-struct\-return\fR را مشخص نکنید، GCC به‌طور پیش‌فرض از هر قراردادی که برای مقصد استاندارد باشد استفاده می‌کند. اگر هیچ قرارداد استانداردی وجود نداشته باشد، GCC
به‌طور پیش‌فرض به \fB\-fpcc\-struct\-return\fR برمی‌گردد، مگر در مقصدهایی که GCC کامپایلر اصلی است. در این موارد، ما می‌توانیم استاندارد را انتخاب کنیم و گزینهٔ کارآمدتر، یعنی بازگرداندن در ثبات را برگزیده‌ایم.
.Sp
\&\fBهشدار:\fR کدی که با سوییچ \fB\-freg\-struct\-return\fR
کامپایل شده باشد، از نظر باینری با کدی که با سوییچ
\&\fB\-fpcc\-struct\-return\fR کامپایل شده است سازگار نیست.
از آن برای تطابق با یک رابط دودویی برنامه (ABI) غیرپیش‌فرض استفاده کنید.
.IP \fB\-fshort\-enums\fR 4
.IX Item "-fshort-enums"
به یک نوع \f(CW\*(C`enum\*(C'\fR تنها به تعداد بایت‌های مورد نیازش برای بازهٔ اعلام‌شدهٔ مقادیر ممکن فضا تخصیص می‌دهد. به‌طور مشخص، نوع \f(CW\*(C`enum\*(C'\fR
معادل با کوچک‌ترین نوع عدد صحیحی خواهد بود که گنجایش کافی داشته باشد.
این گزینه برای یک نوع شمارشی با یک نوع پایه‌ای ثابت اثری ندارد.
.Sp
\&\fBهشدار:\fR سوییچ \fB\-fshort\-enums\fR باعث می‌شود GCC کدی تولید کند که با کد تولیدشده بدون این سوییچ از نظر باینری سازگار نیست.
از آن برای تطابق با یک رابط دودویی برنامه (ABI) غیرپیش‌فرض استفاده کنید.
.IP \fB\-fshort\-wchar\fR 4
.IX Item "-fshort-wchar"
نوع پایه‌ای \f(CW\*(C`wchar_t\*(C'\fR را بازنویسی کرده و به جای پیش‌فرض معماری مقصد، آن را \f(CW\*(C`short
unsigned int\*(C'\fR قرار می‌دهد. این گزینه برای ساخت برنامه‌هایی که قرار است تحت WINE اجرا شوند مفید است.
.Sp
\&\fBهشدار:\fR سوییچ \fB\-fshort\-wchar\fR باعث می‌شود GCC کدی تولید کند که با کد تولیدشده بدون این سوییچ از نظر باینری سازگار نیست.
از آن برای تطابق با یک رابط دودویی برنامه (ABI) غیرپیش‌فرض استفاده کنید.
.IP \fB\-fcommon\fR 4
.IX Item "-fcommon"
در کد C، این گزینه نحوهٔ قرارگیری متغیرهای سراسری تعریف‌شده بدون مقدار اولیه‌دهی، که در استاندارد C به عنوان \fItentative definitions\fR (تعاریف مشروط)
شناخته می‌شوند، را کنترل می‌کند. تعاریف مشروط از اعلان متغیر با کلیدواژهٔ \f(CW\*(C`extern\*(C'\fR که حافظه‌ای تخصیص نمی‌دهد، مجزا هستند.
.Sp
مقدار پیش‌فرض \fB\-fno\-common\fR است، که مشخص می‌کند کامپایلر متغیرهای سراسری مقداردهی‌نشده را در بخش BSS از فایل شیء قرار دهد.
این امر مانع از ادغام تعاریف مشروط توسط پیونددهنده شده و در صورتی که یک متغیر به‌طور تصادفی در بیش از یک واحد کامپایل تعریف شود، خطای تعریف چندگانه (multiple\-definition) ایجاد می‌کند.
.Sp
گزینهٔ \fB\-fcommon\fR متغیرهای سراسری مقداردهی‌نشده را در یک بلوک مشترک (common block) قرار می‌دهد.
این کار به پیونددهنده اجازه می‌دهد تا تمام تعاریف مشروطِ یک متغیر را در واحدهای کامپایل مختلف به یک شیء یکسان یا به یک تعریف غیرمشروط نگاشت کند. این رفتار با C++ ناسازگار است و در بسیاری از مقاصد، جریمه‌ای در سرعت و اندازهٔ کد برای ارجاعات متغیرهای سراسری به دنبال دارد. کاربرد اصلی آن، فراهم کردن امکان پیوند دادن کدهای موروثی و قدیمی بدون بروز خطا است.
.IP \fB\-fno\-ident\fR 4
.IX Item "-fno-ident"
.PD 0
.IP \fB\-Qy\fR 4
.IX Item "-Qy"
.IP \fB\-Qn\fR 4
.IX Item "-Qn"
.PD
\&\fB\-fno\-ident\fR از صدور دستورالعمل‌های اسمبلی \f(CW\*(C`.ident\*(C'\fR جلوگیری کرده و باعث نادیده گرفته شدن دستور پیش‌پردازندهٔ \f(CW\*(C`#ident\*(C'\fR می‌شود.
\&\fB\-Qy\fR و \fB\-Qn\fR به ترتیب مترادف‌های منسوخ‌شده برای \fB\-fident\fR
و \fB\-fno\-ident\fR هستند.
.IP \fB\-finhibit\-size\-directive\fR 4
.IX Item "-finhibit-size-directive"
از تولید دستورالعمل اسمبلی \f(CW\*(C`.size\*(C'\fR، یا هر چیز دیگری که در صورت تقسیم تابع از وسط و قرار گرفتن دو نیمه در مکان‌هایی دور از هم در حافظه مشکل‌ساز شود، خودداری می‌کند. این گزینه هنگام کامپایل \fIcrtstuff.c\fR استفاده می‌شود؛ نباید برای هیچ کاربرد دیگری به آن نیاز پیدا کنید.
.IP \fB\-fverbose\-asm\fR 4
.IX Item "-fverbose-asm"
اطلاعات توضیحی بیشتری در کد اسمبلی تولیدشده قرار می‌دهد تا خوانایی آن افزایش یابد. این گزینه معمولاً فقط برای کسانی مفید است که واقعاً نیاز به خواندن کد اسمبلی تولیدشده دارند (احتمالاً هنگام اشکال‌زدایی خودِ کامپایلر).
.Sp
گزینهٔ پیش‌فرض، \&\fB\-fno\-verbose\-asm\fR، باعث حذف اطلاعات اضافی می‌شود و هنگام مقایسهٔ دو فایل اسمبلی کاربرد دارد.
.Sp
توضیحات اضافه‌شده شامل موارد زیر است:
.RS 4
.IP * 4
اطلاعات مربوط به نسخهٔ کامپایلر و گزینه‌های خط فرمان،
.IP * 4
خطوط کد منبع مرتبط با دستورالعمل‌های اسمبلی،
به صورت FILENAME:LINENUMBER:CONTENT OF LINE،
.IP * 4
راهنمایی‌هایی دربارهٔ اینکه کدام عبارات سطح بالا با عملوندهای مختلف دستورالعمل اسمبلی مطابقت دارند.
.RE
.RS 4
.Sp
برای مثال، با در نظر گرفتن این فایل منبع C:
.Sp
.Vb 4
\&        int test (int n)
\&        {
\&          int i;
\&          int total = 0;
\&        
\&          for (i = 0; i < n; i++)
\&            total += i * i;
\&        
\&          return total;
\&        }
.Ve
.Sp
کامپایل به اسمبلی (x86_64) از طریق \fB\-S\fR و ارسال مستقیم نتیجه به stdout از طریق \fB\-o\fR \fB\-\fR
.Sp
.Vb 1
\&        gcc \-S test.c \-fverbose\-asm \-Os \-o \-
.Ve
.Sp
خروجی مشابه این تولید می‌کند:
.Sp
.Vb 5
\&                .file   "test.c"
\&        # GNU C11 (GCC) version 7.0.0 20160809 (experimental) (x86_64\-pc\-linux\-gnu)
\&          [...snip...]
\&        # options passed:
\&          [...snip...]
\&        
\&                .text
\&                .globl  test
\&                .type   test, @function
\&        test:
\&        .LFB0:
\&                .cfi_startproc
\&        # test.c:4:   int total = 0;
\&                xorl    %eax, %eax      # <retval>
\&        # test.c:6:   for (i = 0; i < n; i++)
\&                xorl    %edx, %edx      # i
\&        .L2:
\&        # test.c:6:   for (i = 0; i < n; i++)
\&                cmpl    %edi, %edx      # n, i
\&                jge     .L5     #,
\&        # test.c:7:     total += i * i;
\&                movl    %edx, %ecx      # i, tmp92
\&                imull   %edx, %ecx      # i, tmp92
\&        # test.c:6:   for (i = 0; i < n; i++)
\&                incl    %edx    # i
\&        # test.c:7:     total += i * i;
\&                addl    %ecx, %eax      # tmp92, <retval>
\&                jmp     .L2     #
\&        .L5:
\&        # test.c:10: }
\&                ret
\&                .cfi_endproc
\&        .LFE0:
\&                .size   test, .\-test
\&                .ident  "GCC: (GNU) 7.0.0 20160809 (experimental)"
\&                .section        .note.GNU\-stack,"",@progbits
.Ve
.Sp
این توضیحات بیشتر برای انسان‌ها در نظر گرفته شده‌اند تا ماشین‌ها، و از این رو ساختار دقیق توضیحات ممکن است تغییر کند.
.RE
.IP \fB\-frecord\-gcc\-switches\fR 4
.IX Item "-frecord-gcc-switches"
این سوییچ باعث می‌شود خط فرمان استفاده‌شده برای فراخوانی کامپایلر، در فایل شیء در حال ایجاد ثبت شود. این سوییچ تنها روی برخی مقاصد پیاده‌سازی شده است و قالب دقیق ثبت به مقصد و قالب فایل باینری بستگی دارد، اما معمولاً به شکل بخشی حاوی متن ASCII ظاهر می‌شود. این سوییچ با سوییچ \fB\-fverbose\-asm\fR مرتبط است، اما آن سوییچ اطلاعات را تنها به عنوان یادداشت در فایل خروجی اسمبلی ثبت می‌کند، بنابراین هرگز به فایل شیء راه نمی‌یابد. همچنین برای روش دیگری از ذخیرهٔ گزینه‌های کامپایلر در فایل شیء، \fB\-grecord\-gcc\-switches\fR را ببینید.
.IP \fB\-fpic\fR 4
.IX Item "-fpic"
در صورت پشتیبانی در ماشین مقصد، کد مستقل از موقعیت (PIC) مناسب برای استفاده در یک کتابخانهٔ مشترک را تولید می‌کند. چنین کدی از طریق یک جدول آفست سراسری (GOT) به تمامی نشانی‌های ثابت دسترسی پیدا می‌کند. بارگذار پویا ورودی‌های GOT را هنگام شروع برنامه رفع می‌کند (بارگذار پویا بخشی از GCC نیست؛ بلکه بخشی از سیستم‌عامل است). اگر اندازهٔ GOT برای فایل اجرایی پیوندیافته از بیشینه اندازهٔ مخصوص ماشین تجاوز کند، پیامی از پیونددهنده مبنی بر کار نکردن \fB\-fpic\fR دریافت خواهید کرد؛ در این حالت، به جای آن با \fB\-fPIC\fR دوباره کامپایل کنید. (این مقادیر حداکثر، در SPARC برابر 8k، در AArch64 برابر 28k و در m68k و RS/6000 برابر 32k است. معماری x86 چنین محدودیتی ندارد.)
.Sp
کد مستقل از موقعیت به پشتیبانی ویژه‌ای نیاز دارد و بنابراین تنها روی ماشین‌های خاصی عمل می‌کند. برای x86، کامپایلر GCC از PIC برای System V پشتیبانی می‌کند اما برای Sun 386i پشتیبانی نمی‌کند. کد تولیدشده برای IBM RS/6000 همواره مستقل از موقعیت است.
.Sp
هنگامی که این پرچم فعال باشد، ماکروهای \f(CW\*(C`_\|_pic_\|_\*(C'\fR و \f(CW\*(C`_\|_PIC_\|_\*(C'\fR
با مقدار 1 تعریف می‌شوند..IP \fB\-fPIC\fR 4
.IX Item "-fPIC"
در صورت پشتیبانی در ماشین مقصد، کد مستقل از موقعیت (position\-independent code) تولید می‌کند که برای پیوند پویا مناسب بوده و از هرگونه محدودیت روی اندازه جدول آفست سراسری (GOT) جلوگیری می‌کند. این گزینه روی AArch64،‏ m68k،‏ PowerPC و SPARC تفاوت ایجاد می‌کند.
.Sp
کد مستقل از موقعیت نیازمند پشتیبانی ویژه‌ای است و بنابراین تنها روی ماشین‌های خاصی کار می‌کند.
.Sp
هنگامی که این پرچم تنظیم شود، ماکروهای \f(CW\*(C`_\|_pic_\|_\*(C'\fR و \f(CW\*(C`_\|_PIC_\|_\*(C'\fR با مقدار 2 تعریف می‌شوند.
.IP \fB\-fpie\fR 4
.IX Item "-fpie"
.PD 0
.IP \fB\-fPIE\fR 4
.IX Item "-fPIE"
.PD
این گزینه‌ها مشابه \fB\-fpic\fR و \fB\-fPIC\fR هستند، اما کد مستقل از موقعیت تولیدشده تنها می‌تواند درون فایل‌های اجرایی پیوند داده شود. معمولاً این گزینه‌ها برای کامپایل کدی به کار می‌روند که قرار است با استفاده از گزینه \fB\-pie\fR در GCC پیوند داده شود.
.Sp
\&\fB\-fpie\fR و \fB\-fPIE\fR هر دو ماکروهای \&\f(CW\*(C`_\|_pie_\|_\*(C'\fR و \f(CW\*(C`_\|_PIE_\|_\*(C'\fR را تعریف می‌کنند. این ماکروها برای \fB\-fpie\fR دارای مقدار 1 و برای \fB\-fPIE\fR دارای مقدار 2 هستند.
.IP \fB\-fno\-plt\fR 4
.IX Item "-fno-plt"
برای فراخوانی توابع خارجی در کد مستقل از موقعیت، از PLT استفاده نکن. در عوض، نشانی تابع فراخوانی‌شده را در محل فراخوانی از GOT بارگذاری کرده و به آن انشعاب بده. این کار با حذف PLT stubها و قرار دادن بارگذاری‌های GOT در معرض بهینه‌سازی‌ها، به تولید کد کارآمدتر می‌انجامد. در معماری‌هایی مانند x86 ۳۲\-بیتی که در آن‌ها PLT stubها انتظار اشاره‌گر GOT را در یک ثبات خاص دارند، این کار آزادی عمل بیشتری برای تخصیص ثبات به کامپایلر می‌دهد.
پیوند تنبل (Lazy binding) نیازمند استفاده از PLT است؛
با \fB\-fno\-plt\fR تمام نمادهای خارجی در زمان بارگذاری تفکیک می‌شوند.
.Sp
همچنین، می‌توان از مشخصه تابع \f(CW\*(C`noplt\*(C'\fR برای جلوگیری از فراخوانی‌های مبتنی بر PLT برای توابع خارجی مشخص استفاده کرد.
.Sp
در کد وابسته به موقعیت، تعداد کمی از مقصدها فراخوانی‌های توابعی را که برای عدم استفاده از PLT علامت‌گذاری شده‌اند، تغییر می‌دهند تا در عوض از GOT استفاده کنند.
.IP \fB\-fno\-jump\-tables\fR 4
.IX Item "-fno-jump-tables"
برای دستورهای switch از جدول‌های پرش استفاده نکن، حتی در مواردی که نسبت به سایر راهبردهای تولید کد کارآمدتر باشد. این گزینه در ترکیب با \fB\-fpic\fR یا \fB\-fPIC\fR برای ساخت کدی که بخشی از یک پیونددهنده پویا است و نمی‌تواند به نشانی جدول پرش ارجاع دهد کاربرد دارد. در برخی مقصدها، جدول‌های پرش نیازی به GOT ندارند و به این گزینه نیازی نیست.
.IP \fB\-fno\-bit\-tests\fR 4
.IX Item "-fno-bit-tests"
برای دستورهای switch از آزمون‌های بیت (bit tests) استفاده نکن، حتی در مواردی که نسبت به سایر راهبردهای تولید کد کارآمدتر باشد.
.IP \fB\-ffixed\-\fR\fIreg\fR 4
.IX Item "-ffixed-reg"
با ثبات با نام \fIreg\fR به عنوان یک ثبات ثابت (fixed) رفتار کن؛ کد تولیدشده هرگز نباید به آن ارجاع دهد (مگر احتمالاً به عنوان اشاره‌گر پشته، اشاره‌گر فریم یا در یک نقش ثابت دیگر).
.Sp
\&\fIreg\fR باید نام یک ثبات باشد. نام‌های ثبات پذیرفته‌شده وابسته به ماشین هستند و در ماکروی \f(CW\*(C`REGISTER_NAMES\*(C'\fR در فایل ماکروی توصیف ماشین تعریف شده‌اند.
.Sp
این پرچم شکل نقیض ندارد، زیرا یک انتخاب سه‌گانه را مشخص می‌کند.
.IP \fB\-fcall\-used\-\fR\fIreg\fR 4
.IX Item "-fcall-used-reg"
با ثبات با نام \fIreg\fR به عنوان یک ثبات قابل تخصیص رفتار کن که توسط فراخوانی‌های تابع دستخوش تغییر (clobber) می‌شود. این ثبات ممکن است برای متغیرهای موقت یا متغیرهایی که در طول یک فراخوانی بقا ندارند تخصیص یابد. توابعی که به این شیوه کامپایل می‌شوند ثبات \fIreg\fR را ذخیره و بازیابی نمی‌کنند.
.Sp
استفاده از این پرچم برای اشاره‌گر فریم یا اشاره‌گر پشته خطا است. استفاده از این پرچم برای سایر ثبات‌هایی که نقش‌های ثابت و فراگیر در مدل اجرای ماشین دارند، نتایج فاجعه‌باری به همراه دارد.
.Sp
این پرچم شکل نقیض ندارد، زیرا یک انتخاب سه‌گانه را مشخص می‌کند.
.IP \fB\-fcall\-saved\-\fR\fIreg\fR 4
.IX Item "-fcall-saved-reg"
با ثبات با نام \fIreg\fR به عنوان یک ثبات قابل تخصیص رفتار کن که توسط توابع ذخیره و نگهداری می‌شود. این ثبات حتی می‌تواند برای متغیرهای موقت یا متغیرهایی تخصیص یابد که در طول یک فراخوانی پابرجا می‌مانند. توابعی که به این روش کامپایل می‌شوند، در صورت استفاده از ثبات \fIreg\fR، آن را ذخیره و بازیابی می‌کنند.
.Sp
استفاده از این پرچم برای اشاره‌گر فریم یا اشاره‌گر پشته خطا است. استفاده از این پرچم برای سایر ثبات‌هایی که نقش‌های ثابت و فراگیر در مدل اجرای ماشین دارند، نتایج فاجعه‌باری به بار می‌آورد.
.Sp
نوع متفاوتی از فاجعه از استفاده از این پرچم برای ثباتی ناشی می‌شود که ممکن است مقادیر بازگشتی تابع در آن قرار گیرند.
.Sp
این پرچم شکل نقیض ندارد، زیرا یک انتخاب سه‌گانه را مشخص می‌کند.
.IP \fB\-fpack\-struct[=\fR\fIn\fR\fB]\fR 4
.IX Item "-fpack-struct[=n]"
بدون تعیین یک مقدار، تمام اعضای ساختار (struct) را بدون هیچ شکافی در کنار هم بسته‌بندی کن. هنگامی که مقداری مشخص شود (که باید توان کوچکی از دو باشد)، اعضای ساختار را مطابق این مقدار بسته‌بندی کن که نمایانگر بیشینه تراز (alignment) است (یعنی اشیایی با الزامات تراز پیش‌فرض بزرگ‌تر از این مقدار، به صورت بالقوه بدون تراز در موقعیت مناسب بعدی خروجی داده می‌شوند).
.Sp
\&\fBهشدار:\fR گزینه \fB\-fpack\-struct\fR باعث می‌شود GCC کدی تولید کند که با کد تولیدشده بدون این گزینه سازگاری باینری (binary compatible) ندارد. علاوه بر این، کد را غیربهینه می‌کند. از آن برای انطباق با یک واسط دودویی کاربردی (ABI) غیرپیش‌فرض استفاده کنید.
.IP \fB\-fleading\-underscore\fR 4
.IX Item "-fleading-underscore"
این گزینه و همتای آن، \fB\-fno\-leading\-underscore\fR، نحوه نمایش نمادهای C را در فایل شیء (object file) به‌اجبار تغییر می‌دهند. یکی از کاربردهای آن، کمک به پیوند با کدهای اسمبلی قدیمی است.
.Sp
\&\fBهشدار:\fR گزینه \fB\-fleading\-underscore\fR باعث می‌شود GCC کدی تولید کند که با کد تولیدشده بدون این گزینه سازگاری باینری ندارد. از آن برای انطباق با یک واسط دودویی کاربردی غیرپیش‌فرض استفاده کنید. همه مقصدها پشتیبانی کاملی از این گزینه ارائه نمی‌دهند.
.IP \fB\-ftls\-model=\fR\fImodel\fR 4
.IX Item "-ftls-model=model"
مدل حافظه محلی نخ (thread\-local storage) مورد استفاده را تغییر می‌دهد.
آرگومان \fImodel\fR باید یکی از مقادیر \fBglobal\-dynamic\fR،
\&\fBlocal\-dynamic\fR، \fBinitial\-exec\fR یا \fBlocal\-exec\fR باشد.
توجه داشته باشید که این انتخاب مشمول بهینه‌سازی است: کامپایلر ممکن است برای نمادهایی که بیرون از واحد ترجمه (translation unit) مرئی نیستند، یا در صورتی که \fB\-fpic\fR در خط فرمان داده نشده باشد، از مدل کارآمدتری استفاده کند.
.Sp
پیش‌فرض بدون \fB\-fpic\fR برابر \fBinitial\-exec\fR است؛ با
\&\fB\-fpic\fR پیش‌فرض برابر \fBglobal\-dynamic\fR خواهد بود.
.IP \fB\-ftrampolines\fR 4
.IX Item "-ftrampolines"
برای مقصدهایی که معمولاً برای توابع تو در تو به ترامپولین‌ها (trampolines) نیاز دارند، همیشه به جای استفاده از توصیف‌کننده‌ها (descriptors) آن‌ها را تولید کن. در غیر این صورت، برای مقصدهایی که به آن‌ها نیازی ندارند، مانند HP\-PA یا IA\-64، هیچ کاری انجام نده.
.Sp
ترامپولین تکه کد کوچکی است که در زمان اجرا روی پشته ایجاد می‌شود، هنگامی که نشانی یک تابع تو در تو گرفته شده باشد، و برای فراخوانی غیرمستقیم تابع تو در تو به کار می‌رود. بنابراین، برای عملکرد صحیح برنامه نیازمند آن است که پشته قابل اجرا (executable) باشد.
.Sp
گزینه \&\fB\-fno\-trampolines\fR به طور پیش‌فرض بر اساس هر زبان فعال است تا به کامپایلر اجازه دهد در صورتی که عدم ایجاد آن‌ها را امن تشخیص دهد، از تولید آن‌ها خودداری کرده و آن‌ها را با توصیف‌کننده‌ها جایگزین کند. توصیف‌کننده‌ها تنها از داده تشکیل شده‌اند، اما کد تولیدشده باید برای تعامل با آن‌ها آماده باشد. در زمان نگارش این متن، \fB\-fno\-trampolines\fR به طور پیش‌فرض تنها برای Ada فعال است.
.Sp
علاوه بر این، در صورت وجود توابع تو در تو، کدی که با \fB\-ftrampolines\fR کامپایل شده باشد با کدی که با \&\fB\-fno\-trampolines\fR کامپایل شده است سازگاری باینری ندارد. بنابراین این گزینه باید در سطح کل برنامه به کار گرفته شده و با نهایت دقت مدیریت شود.
.Sp
برای زبان‌هایی غیر از Ada، گزینه‌های \f(CW\*(C`\-ftrampolines\*(C'\fR و
\&\f(CW\*(C`\-fno\-trampolines\*(C'\fR در حال حاضر اثری ندارند و روی پلتفرم‌هایی که برای توابع تو در تو به ترامپولین نیاز دارند، ترامپولین‌ها همیشه تولید می‌شوند.
.IP \fB\-ftrampoline\-impl=\fR[\fBstack\fR|\fBheap\fR] 4
.IX Item "-ftrampoline-impl=[stack|heap]"
به‌طور پیش‌فرض، ترامپولین‌ها روی پشته ایجاد می‌شوند. با این حال، برخی پلتفرم‌ها (مانند Apple M1) اجازه پشته قابل اجرا را نمی‌دهند. کامپایل با
\&\fB\-ftrampoline\-impl=heap\fR فراخوانی‌هایی به
\&\f(CW\*(C`_\|_gcc_nested_func_ptr_created\*(C'\fR و
\&\f(CW\*(C`_\|_gcc_nested_func_ptr_deleted\*(C'\fR تولید می‌کند تا فضا برای ترامپولین را روی هیپ قابل اجرا تخصیص داده و آزاد کند. این توابع در libgcc پیاده‌سازی شده‌اند و تنها روی مقصدهای خاصی ارائه می‌شوند:
Darwin نگارش x86_64، لینوکس نگارش‌های x86_64 و aarch64. \fIلطفاً توجه داشته باشید\fR: هیچ تضمینی وجود ندارد که ترامپولین‌های هیپ به‌درستی آزاد شوند اگر شما
\&\f(CW\*(C`setjmp\*(C'\fR انجام دهید، توابع تو در تو را نمونه‌سازی کنید و سپس با \f(CW\*(C`longjmp\*(C'\fR به وضعیتی پیش از تخصیص آن توابع تو در تو بازگردید.
.IP \fB\-fvisibility=\fR[\fBdefault\fR|\fBinternal\fR|\fBhidden\fR|\fBprotected\fR] 4
.IX Item "-fvisibility=[default|internal|hidden|protected]"
قابلیت مشاهده (visibility) پیش‌فرض نمادهای تصویر ELF را روی گزینه مشخص‌شده تنظیم می‌کند\-\-\-تمام نمادها با این ویژگی نشانه‌گذاری می‌شوند مگر اینکه درون کد لغو شوند.
استفاده از این ویژگی می‌تواند زمان پیوند و بارگذاری کتابخانه‌های شیء مشترک (shared object) را به‌طور چشمگیری بهبود بخشد، کد بهینه‌تری تولید کند، امکان برون‌ریزی نزدیک به بی‌نقص API را فراهم سازد و از تداخل نمادها جلوگیری کند.
\fBاکیداً\fR توصیه می‌شود که از این گزینه در تمامی اشیاء مشترکی که توزیع می‌کنید استفاده کنید.
.Sp
علیرغم نام‌گذاری، \fBdefault\fR همواره به معنای عمومی (public) است؛ یعنی قابلیت پیوند داده شدن از خارج از شیء مشترک را داراست.
گزینه‌های \fBprotected\fR و \fBinternal\fR در کاربردهای دنیای واقعی عملاً بی‌استفاده هستند، بنابراین تنها گزینه پرکاربرد دیگر \fBhidden\fR است.
در صورتی که \fB\-fvisibility\fR مشخص نشده باشد، پیش‌فرض
\&\fBdefault\fR است، یعنی تمام نمادها عمومی می‌شوند.
.Sp
توضیح مناسبی از مزایای ناشی از اطمینان از برخورداری نمادهای ELF از قابلیت مشاهده صحیح، در مقاله «How To Write Shared Libraries» نوشته اولریش درپر (Ulrich Drepper) (قابل دسترسی در
<\fBhttps://www.akkadia.org/drepper\fR>) ارائه شده است\-\-\-با این حال، راهکار برتری که به کمک این گزینه میسر شده، به جای پنهان نشانه‌گذاری کردن نمادها هنگامی که پیش‌فرض عمومی است، این است که پیش‌فرض را مخفی (hidden) قرار داده و موارد مورد نظر را عمومی (public) علامت‌گذاری کنید. این شیوه معمول کار با DLLها در ویندوز است و با \fB\-fvisibility=hidden\fR
و \f(CW\*(C`_\|_attribute_\|_ ((visibility("default")))\*(C'\fR به جای
\&\f(CW\*(C`_\|_declspec(dllexport)\*(C'\fR، معنایی تقریباً یکسان با ساختاری مشابه به دست می‌آورید. این امر یک موهبت بزرگ برای افرادی است که روی پروژه‌های چندسکویی کار می‌کنند.
.Sp
برای کسانی که پشتیبانی از قابلیت مشاهده را به کدهای موجود اضافه می‌کنند، دستور
\&\f(CW\*(C`#pragma GCC visibility\*(C'\fR می‌تواند مفید باشد. نحوه کار آن به این صورت است که اعلان‌هایی را که می‌خواهید قابلیت مشاهده برای آن‌ها تنظیم شود، در میان (برای مثال)
\&\f(CW\*(C`#pragma GCC visibility push(hidden)\*(C'\fR و
\&\f(CW\*(C`#pragma GCC visibility pop\*(C'\fR محصور می‌کنید.
به خاطر داشته باشید که قابلیت مشاهده نماد باید \fBبه عنوان بخشی از قرارداد واسط API\fR دیده شود و از این رو تمام کدهای جدید باید همیشه در صورتی که قابلیت مشاهده غیرپیش‌فرض است آن را مشخص کنند؛ یعنی اعلان‌هایی که تنها برای استفاده در DSO محلی هستند باید \fBهمیشه\fR به صراحت پنهان (hidden) نشانه‌گذاری شوند تا از سربار ارجاع غیرمستقیم PLT جلوگیری شود\-\-\-کاملاً شفاف ساختن این امر به خوانایی و مستندسازی خودکار کد نیز کمک می‌کند.
توجه داشته باشید که با توجه به الزامات استاندارد ISO C++، عملگرهای \f(CW\*(C`operator new\*(C'\fR و
\&\f(CW\*(C`operator delete\*(C'\fR همواره باید دارای قابلیت مشاهده default باشند.
.Sp
آگاه باشید که سرایندهای (headers) خارج از پروژه شما، به ویژه سرایندهای سیستمی و سرایندهای مربوط به هر کتابخانه دیگری که استفاده می‌کنید، ممکن است انتظار نداشته باشند که با قابلیت مشاهده‌ای غیر از پیش‌فرض کامپایل شوند. ممکن است لازم باشد پیش از گنجاندن هر یک از این سرایندها، به صراحت عبارت \f(CW\*(C`#pragma GCC visibility push(default)\*(C'\fR را قید کنید.
.Sp
اعلان‌های \f(CW\*(C`extern\*(C'\fR تحت تأثیر \fB\-fvisibility\fR قرار نمی‌گیرند، بنابراین بخش زیادی از کد را می‌توان بدون هیچ تغییری مجدداً با \fB\-fvisibility=hidden\fR کامپایل کرد. با این حال، این بدان معناست که فراخوانی توابع \f(CW\*(C`extern\*(C'\fR بدون قابلیت مشاهده صریح از PLT استفاده می‌کند، بنابراین مؤثرتر است که از \f(CW\*(C`_\|_attribute ((visibility))\*(C'\fR و/یا
\&\f(CW\*(C`#pragma GCC visibility\*(C'\fR استفاده کنید تا به کامپایلر اعلام کنید کدام اعلان‌های \f(CW\*(C`extern\*(C'\fR باید به عنوان مخفی در نظر گرفته شوند.
.Sp
توجه داشته باشید که \fB\-fvisibility\fR بر موجودیت‌های پیوند مبهم (vague linkage) در C++ تأثیر می‌گذارد. این بدان معناست که به عنوان مثال، یک کلاس استثنا که قرار است بین DSOها پرتاب شود باید به صراحت با قابلیت مشاهده default نشانه‌گذاری شود تا گره‌های \fBtype_info\fR میان DSOها یکپارچه شوند.
.Sp
نمای کلی از این تکنیک‌ها، مزایای آن‌ها و نحوه استفاده از آن‌ها در نشانی <\fBhttps://gcc.gnu.org/wiki/Visibility\fR> قرار دارد..IP \fB\-fstrict\-volatile\-bitfields\fR 4
.IX Item "-fstrict-volatile-bitfields"
این گزینه باید زمانی استفاده شود که دسترسی‌ها به میدان‌های بیتی فرار (volatile bit\-fields) (یا سایر فیلدهای ساختار، هرچند که کامپایلر معمولاً در هر حال به این نوع‌ها احترام می‌گذارد) باید از یک دسترسی واحد با پهنای نوع آن فیلد، و در صورت امکان تراز شده با یک تراز طبیعی استفاده کنند. برای مثال، هدف‌هایی با ثبات‌های جانبی نگاشت‌شده در حافظه (memory\-mapped peripheral registers) ممکن است نیاز داشته باشند که تمام چنین دسترسی‌هایی ۱۶ بیتی باشند؛ با این پرچم می‌توانید تمام میدان‌های بیتی جانبی را به‌صورت \f(CW\*(C`unsigned short\*(C'\fR تعریف کنید (با فرض این که short در این هدف‌ها ۱۶ بیتی است) تا GCC را وادار کنید به‌جای یک دسترسی احتمالاً کارآمدتر ۳۲ بیتی، از دسترسی‌های ۱۶ بیتی استفاده کند.
.Sp
اگر این گزینه غیرفعال باشد، کامپایلر از کارآمدترین دستورالعمل استفاده می‌کند. در مثال قبلی، این ممکن است یک دستورالعمل بارگذاری (load) ۳۲ بیتی باشد، حتی اگر به بایت‌هایی دسترسی پیدا کند که شامل هیچ بخشی از میدان بیتی نیستند، یا به ثبات‌های نگاشت‌شده در حافظه‌ای که ارتباطی با ثبات در حال به‌روزرسانی ندارند دسترسی یابد.
.Sp
در برخی موارد، مانند زمانی که مشخصه \f(CW\*(C`packed\*(C'\fR بر روی فیلد یک ساختار اعمال شده است، ممکن است دسترسی به فیلد با یک خواندن یا نوشتن منفرد که برای ماشین هدف به‌درستی تراز شده باشد امکان‌پذیر نباشد. در این حالت GCC به‌جای تولید کدی که در زمان اجرا دچار خطا (fault) شده یا نتیجه را ناقص (truncate) می‌کند، به تولید دسترسی‌های متعدد بازمی‌گردد.
.Sp
نکته: با توجه به محدودیت‌های مدل حافظه C/C++11، دسترسی‌های نوشتن مجاز به دستکاری اعضای غیر میدان بیتی نیستند. بنابراین توصیه می‌شود تمام بیت‌های نوع فیلد را به‌عنوان اعضای میدان بیتی تعریف کنید.
.Sp
مقدار پیش‌فرض این گزینه توسط رابط دودویی کاربردی (ABI) برای پردازنده هدف تعیین می‌شود.
.IP \fB\-fsync\-libcalls\fR 4
.IX Item "-fsync-libcalls"
این گزینه کنترل می‌کند که آیا نمونه‌های برون‌خط (out\-of\-line) خانواده توابع \f(CW\*(C`_\|_sync\*(C'\fR مجاز به استفاده برای پیاده‌سازی خانواده توابع \f(CW\*(C`_\|_atomic\*(C'\fR در C++11 هستند یا خیر.
.Sp
مقدار پیش‌فرض این گزینه فعال است، بنابراین تنها فرم مفید این گزینه \fB\-fno\-sync\-libcalls\fR است. این گزینه در پیاده‌سازی کتابخانه زمان اجرای \fIlibatomic\fR استفاده می‌شود.
.IP \fB\-fzero\-init\-padding\-bits=\fR\fIvalue\fR 4
.IX Item "-fzero-init-padding-bits=value"
صفر کردن تضمینی بیت‌های فاصله‌ساز (padding bits) در مقداردهنده‌های متغیرهای خودکار.
برخی زبان‌ها مقداردهی اولیه صفر بیت‌های فاصله‌ساز را در موارد خاصی تضمین می‌کنند؛ برای مثال C23 هنگام استفاده از مقداردهنده‌های خالی (\f(CW\*(C`{}\*(C'\fR)، یا C++ هنگام استفاده از zero\-initialization، یا C تضمین می‌کند فیلدهایی که در مقداردهی اولیه مشخص نشده‌اند بیت‌های فاصله‌ساز آن‌ها با صفر مقداردهی شوند.
این گزینه اجازه می‌دهد شرایط تضمین صفر شدن بیت‌های فاصله‌ساز در مقداردهنده‌ها را تغییر دهید.
مقدار پیش‌فرض \f(CW\*(C`\-fzero\-init\-padding\-bits=standard\*(C'\fR است، که تضمینی فراتر از استاندارد مربوطه ارائه نمی‌دهد. برای مثال:
.Sp
.Vb 6
\&          struct A { char a; unsigned long long b; char c; };
\&          union B { char a; unsigned long long b; };
\&          struct A a = {}; // C23 guarantees padding bits are zero.
\&          struct A b = { 1, 2, 3 }; // No guarantees.
\&          union B c = {}; // C23 guarantees padding bits are zero.
\&          union B d = { 1 }; // No guarantees.
.Ve
.Sp
\&\f(CW\*(C`\-fzero\-init\-padding\-bits=unions\*(C'\fR علاوه بر آنچه استانداردها تضمین می‌کنند، صفر شدن بیت‌های فاصله‌ساز در unionها را تضمین می‌کند؛ در صورتی که مقداردهنده یک union خالی باشد (که در این صورت تمام بیت‌های union با صفر مقداردهی می‌شوند) یا اگر عضوی از union که مقداردهی می‌شود کوچک‌تر از اندازه union باشد (که در این حالت صفر شدن بیت‌های فاصله‌ساز خارج از عضو مقداردهی‌شده تضمین می‌شود). این رفتار GCC پیش از GCC 15 بود و در مثال بالا صفر شدن آخرین بایت‌های \f(CW\*(C`sizeof (unsigned long long) \- 1\*(C'\fR در union را تضمین می‌کند.
.Sp
\&\f(CW\*(C`\-fzero\-init\-padding\-bits=all\*(C'\fR علاوه بر این، مقداردهی اولیه صفر بیت‌های فاصله‌ساز سایر نوع‌های مجتمع (aggregates) را تضمین می‌کند، یعنی فاصله‌گذاری بین \f(CW\*(C`b.a\*(C'\fR و \f(CW\*(C`b.b\*(C'\fR (در صورت وجود) و فاصله‌گذاری انتهایی در ساختار (در صورت وجود).
.SS "گزینه‌های توسعه‌دهنده GCC (GCC Developer Options)"
.IX Subsection "GCC Developer Options"
این بخش گزینه‌های خط فرمانی را شرح می‌دهد که در درجه اول مورد توجه توسعه‌دهندگان GCC هستند، از جمله گزینه‌هایی برای پشتیبانی از آزمایش کامپایلر و بررسی اشکالات کامپایلر و مشکلات کارایی در زمان کامپایل. این موارد شامل گزینه‌هایی است که خروجی‌های اشکال‌زدایی (debug dumps) را در نقاط مختلف کامپایل تولید می‌کنند؛ آمارهایی مانند مصرف حافظه و زمان اجرا را چاپ می‌کنند؛ و اطلاعاتی در مورد پیکربندی GCC، مانند محل جستجوی کتابخانه‌ها، نمایش می‌دهند. به‌ندرت پیش می‌آید که برای کارهای عادی کامپایل و پیوند به استفاده از هر یک از این گزینه‌ها نیاز داشته باشید.
.PP
بسیاری از گزینه‌های توسعه‌دهنده که باعث می‌شوند GCC خروجی را در یک فایل ذخیره کند، یک پسوند اختیاری \fB=\fR\fIfilename\fR می‌پذیرند. می‌توانید \fBstdout\fR یا \fB\-\fR را برای ارسال به خروجی استاندارد، و \fBstderr\fR را برای خطای استاندارد مشخص کنید.
.PP
اگر \fB=\fR\fIfilename\fR حذف شود، یک نام پیش‌فرض برای فایل خروجی با الحاق نام پایه فایل خروجی، شماره گذر (pass number)، حرف فاز و نام گذر ساخته می‌شود. نام پایه فایل خروجی، نام فایل خروجی تولید شده توسط کامپایلر است (در صورتی که به‌طور صریح مشخص شده باشد و یک فایل اجرایی نباشد)؛ در غیر این صورت نام فایل منبع خواهد بود. شماره گذر بر اساس ترتیبی که گذرها در مدیر گذر (pass manager) کامپایلر ثبت می‌شوند تعیین می‌گردد. این ترتیب عموماً همان ترتیب اجرا است، اما گذرهای ثبت‌شده توسط افزونه‌ها، گذرهای وابسته به هدف، یا گذرهایی که به هر شکل دیگری دیر ثبت شده‌اند، شماره‌ای بالاتر از گذر با نام \fBfinal\fR دریافت می‌کنند، حتی اگر زودتر اجرا شوند. حرف فاز یکی از موارد \fBi\fR (تحلیل میان‌روال)، \fBl\fR (مختص زبان)، \fBr\fR (RTL)، یا \fBt\fR (درخت) است. فایل‌ها در دایرکتوری فایل خروجی ایجاد می‌شوند.
.IP \fB\-fcallgraph\-info\fR 4
.IX Item "-fcallgraph-info"
.PD 0
.IP \fB\-fcallgraph\-info=\fR\fIMARKERS\fR 4
.IX Item "-fcallgraph-info=MARKERS"
.PD
باعث می‌شود کامپایلر اطلاعات گراف فراخوانی (callgraph) را برای برنامه، به ازای هر فایل شیء (object file)، خروجی دهد. اطلاعات در قالب متداول VCG تولید می‌شود. در صورتی که فهرستی از نشانگرهای جدا شده با ویرگول نیز مشخص شده باشد، می‌تواند با اطلاعات اضافی به ازای هر گره و/یا هر یال تزئین شود. هنگامی که نشانگر \f(CW\*(C`su\*(C'\fR مشخص شده باشد، گراف فراخوانی با اطلاعات میزان استفاده از پشته (stack usage) تزئین می‌شود؛ این معادل با \fB\-fstack\-usage\fR است. هنگامی که نشانگر \f(CW\*(C`da\*(C'\fR مشخص شود، گراف فراخوانی با اطلاعات مربوط به اشیاء تخصیص‌یافته به‌صورت پویا همراه می‌گردد.
.Sp
هنگام کامپایل با \fB\-flto\fR، هیچ اطلاعات گراف فراخوانی همراه با فایل شیء خارج نمی‌شود. در زمان پیوند LTO، گزینه \fB\-fcallgraph\-info\fR ممکن است چندین فایل اطلاعات گراف فراخوانی در کنار فایل‌های خروجی میانی LTO تولید کند.
.IP \fB\-d\fR\fIletters\fR 4
.IX Item "-dletters"
.PD 0
.IP \fB\-\-dump=\fR\fIletters\fR 4
.IX Item "--dump=letters"
.IP "\fB\-\-dump\fR \fIletters\fR" 4
.IX Item "--dump letters"
.IP \fB\-fdump\-rtl\-\fR\fIpass\fR 4
.IX Item "-fdump-rtl-pass"
.IP \fB\-fdump\-rtl\-\fR\fIpass\fR\fB\-\fR\fIoptions\fR 4
.IX Item "-fdump-rtl-pass-options"
.IP \fB\-fdump\-rtl\-\fR\fIpass\fR\fB\-\fR\fIoptions\fR\fB=\fR\fIfilename\fR 4
.IX Item "-fdump-rtl-pass-options=filename"
.PD
دستور می‌دهد که در حین کامپایل، در زمان‌هایی که با \fIletters\fR (هنگام استفاده از \fB\-d\fR) یا با \fIpass\fR (هنگام استفاده از \fB\-fdump\-rtl\fR) مشخص شده است، خروجی‌های تخلیه اشکال‌زدایی ایجاد شوند. این گزینه برای اشکال‌زدایی گذرهای مبتنی بر RTL کامپایلر استفاده می‌شود.
.Sp
برخی از سوییچ‌های \fB\-d\fR\fIletters\fR هنگام استفاده از \fB\-E\fR برای پیش‌پردازش، معنای متفاوتی دارند.
.Sp
فرم \fB\-\fR\fIoptions\fR امکان کنترل بیشتری بر جزئیات خروجی تخلیه فراهم می‌کند. به \fB\-fdump\-tree\fR مراجعه کنید.
.Sp
در اینجا نمونه‌های واقعی از گزینه‌های خط فرمان که از این الگوها پیروی می‌کنند و معانی آن‌ها آورده شده است:
.RS 4
.IP \fB\-fdump\-rtl\-alignments\fR 4
.IX Item "-fdump-rtl-alignments"
تخلیه پس از محاسبه ترازهای انشعاب (branch alignments).
.IP \fB\-fdump\-rtl\-asmcons\fR 4
.IX Item "-fdump-rtl-asmcons"
تخلیه پس از تصحیح دستورهای rtl که دارای محدودیت‌های برآورده‌نشده ورودی/خروجی هستند.
.IP \fB\-fdump\-rtl\-auto_inc_dec\fR 4
.IX Item "-fdump-rtl-auto_inc_dec"
تخلیه پس از شناسایی auto\-inc\-dec. این گذر تنها روی معماری‌هایی اجرا می‌شود که دستورالعمل‌های auto inc یا auto dec دارند.
.IP \fB\-fdump\-rtl\-barriers\fR 4
.IX Item "-fdump-rtl-barriers"
تخلیه پس از پاک‌سازی دستورالعمل‌های سد (barrier instructions).
.IP \fB\-fdump\-rtl\-bbpart\fR 4
.IX Item "-fdump-rtl-bbpart"
تخلیه پس از تفکیک بلوک‌های پایه پرکاربرد و کم‌کاربرد (hot and cold basic blocks).
.IP \fB\-fdump\-rtl\-bbro\fR 4
.IX Item "-fdump-rtl-bbro"
تخلیه پس از بازآرایی بلوک‌ها (block reordering).
.IP \fB\-fdump\-rtl\-btl1\fR 4
.IX Item "-fdump-rtl-btl1"
.PD 0
.IP \fB\-fdump\-rtl\-btl2\fR 4
.IX Item "-fdump-rtl-btl2"
.PD
\&\fB\-fdump\-rtl\-btl1\fR و \fB\-fdump\-rtl\-btl2\fR تخلیه پس از دو گذر بهینه‌سازی بارگذاری هدف انشعاب (branch target load) را فعال می‌کنند..IP \fB\-fdump\-rtl\-bypass\fR 4
.IX Item "-fdump-rtl-bypass"
تخلیه پس از دور زدن پرش و بهینه‌سازی‌های جریان کنترل.
.IP \fB\-fdump\-rtl\-combine\fR 4
.IX Item "-fdump-rtl-combine"
تخلیه پس از گذر ترکیب دستورالعمل‌های RTL.
.IP \fB\-fdump\-rtl\-compgotos\fR 4
.IX Item "-fdump-rtl-compgotos"
تخلیه پس از تکثیر gotoهای محاسبه‌شده.
.IP \fB\-fdump\-rtl\-ce1\fR 4
.IX Item "-fdump-rtl-ce1"
.PD 0
.IP \fB\-fdump\-rtl\-ce2\fR 4
.IX Item "-fdump-rtl-ce2"
.IP \fB\-fdump\-rtl\-ce3\fR 4
.IX Item "-fdump-rtl-ce3"
.PD
\&\fB\-fdump\-rtl\-ce1\fR، \fB\-fdump\-rtl\-ce2\fR و
\&\fB\-fdump\-rtl\-ce3\fR تخلیه را پس از سه گذر
تبدیل if فعال می‌کنند.
.IP \fB\-fdump\-rtl\-cprop_hardreg\fR 4
.IX Item "-fdump-rtl-cprop_hardreg"
تخلیه پس از انتشار کپی ثبات سخت‌افزاری.
.IP \fB\-fdump\-rtl\-csa\fR 4
.IX Item "-fdump-rtl-csa"
تخلیه پس از ترکیب تنظیمات پشته.
.IP \fB\-fdump\-rtl\-cse1\fR 4
.IX Item "-fdump-rtl-cse1"
.PD 0
.IP \fB\-fdump\-rtl\-cse2\fR 4
.IX Item "-fdump-rtl-cse2"
.PD
\&\fB\-fdump\-rtl\-cse1\fR و \fB\-fdump\-rtl\-cse2\fR تخلیه را پس از
دو گذر حذف زیرعبارت‌های مشترک فعال می‌کنند.
.IP \fB\-fdump\-rtl\-dce\fR 4
.IX Item "-fdump-rtl-dce"
تخلیه پس از گذرهای مستقل حذف کد مرده.
.IP \fB\-fdump\-rtl\-dbr\fR 4
.IX Item "-fdump-rtl-dbr"
تخلیه پس از زمان‌بندی انشعاب‌های با تاخیر.
.IP \fB\-fdump\-rtl\-dce1\fR 4
.IX Item "-fdump-rtl-dce1"
.PD 0
.IP \fB\-fdump\-rtl\-dce2\fR 4
.IX Item "-fdump-rtl-dce2"
.PD
\&\fB\-fdump\-rtl\-dce1\fR و \fB\-fdump\-rtl\-dce2\fR تخلیه را پس از
دو گذر حذف ذخیره‌سازی‌های مرده فعال می‌کنند.
.IP \fB\-fdump\-rtl\-eh\fR 4
.IX Item "-fdump-rtl-eh"
تخلیه پس از نهایی‌سازی کد مدیریت استثنا (EH).
.IP \fB\-fdump\-rtl\-eh_ranges\fR 4
.IX Item "-fdump-rtl-eh_ranges"
تخلیه پس از تبدیل ناحیه‌های بازه مدیریت EH.
.IP \fB\-fdump\-rtl\-expand\fR 4
.IX Item "-fdump-rtl-expand"
تخلیه پس از تولید RTL.
.IP \fB\-fdump\-rtl\-fwprop1\fR 4
.IX Item "-fdump-rtl-fwprop1"
.PD 0
.IP \fB\-fdump\-rtl\-fwprop2\fR 4
.IX Item "-fdump-rtl-fwprop2"
.PD
\&\fB\-fdump\-rtl\-fwprop1\fR و \fB\-fdump\-rtl\-fwprop2\fR تخلیه
را پس از دو گذر انتشار رو به جلو فعال می‌کنند.
.IP \fB\-fdump\-rtl\-gcse1\fR 4
.IX Item "-fdump-rtl-gcse1"
.PD 0
.IP \fB\-fdump\-rtl\-gcse2\fR 4
.IX Item "-fdump-rtl-gcse2"
.PD
\&\fB\-fdump\-rtl\-gcse1\fR و \fB\-fdump\-rtl\-gcse2\fR تخلیه را پس
از حذف سراسری زیرعبارت‌های مشترک فعال می‌کنند.
.IP \fB\-fdump\-rtl\-init\-regs\fR 4
.IX Item "-fdump-rtl-init-regs"
تخلیه پس از مقداردهی اولیه ثبات‌ها.
.IP \fB\-fdump\-rtl\-initvals\fR 4
.IX Item "-fdump-rtl-initvals"
تخلیه پس از محاسبه مجموعه‌های مقادیر اولیه.
.IP \fB\-fdump\-rtl\-into_cfglayout\fR 4
.IX Item "-fdump-rtl-into_cfglayout"
تخلیه پس از تبدیل به حالت cfglayout.
.IP \fB\-fdump\-rtl\-ira\fR 4
.IX Item "-fdump-rtl-ira"
تخلیه پس از تخصیص مکرر ثبات‌ها (iterated register allocation).
.IP \fB\-fdump\-rtl\-jump\fR 4
.IX Item "-fdump-rtl-jump"
تخلیه پس از دومین بهینه‌سازی پرش.
.IP \fB\-fdump\-rtl\-loop2\fR 4
.IX Item "-fdump-rtl-loop2"
\&\fB\-fdump\-rtl\-loop2\fR تخلیه را پس از گذرهای بهینه‌سازی
حلقه RTL فعال می‌کند.
.IP \fB\-fdump\-rtl\-mach\fR 4
.IX Item "-fdump-rtl-mach"
تخلیه پس از اجرای گذر بازسازماندهی وابسته به ماشین، در صورت
وجود آن گذر.
.IP \fB\-fdump\-rtl\-mode_sw\fR 4
.IX Item "-fdump-rtl-mode_sw"
تخلیه پس از حذف تعویض حالت‌های زائد.
.IP \fB\-fdump\-rtl\-rnreg\fR 4
.IX Item "-fdump-rtl-rnreg"
تخلیه پس از شماره‌گذاری مجدد ثبات‌ها.
.IP \fB\-fdump\-rtl\-outof_cfglayout\fR 4
.IX Item "-fdump-rtl-outof_cfglayout"
تخلیه پس از تبدیل از حالت cfglayout.
.IP \fB\-fdump\-rtl\-peephole2\fR 4
.IX Item "-fdump-rtl-peephole2"
تخلیه پس از گذر روزنه‌ای (peephole).
.IP \fB\-fdump\-rtl\-postreload\fR 4
.IX Item "-fdump-rtl-postreload"
تخلیه پس از بهینه‌سازی‌های پس از بارگذاری مجدد (post\-reload).
.IP \fB\-fdump\-rtl\-pro_and_epilogue\fR 4
.IX Item "-fdump-rtl-pro_and_epilogue"
تخلیه پس از تولید مقدمه و مؤخره توابع.
.IP \fB\-fdump\-rtl\-sched1\fR 4
.IX Item "-fdump-rtl-sched1"
.PD 0
.IP \fB\-fdump\-rtl\-sched2\fR 4
.IX Item "-fdump-rtl-sched2"
.PD
\&\fB\-fdump\-rtl\-sched1\fR و \fB\-fdump\-rtl\-sched2\fR تخلیه را پس
از گذرهای زمان‌بندی بلوک پایه فعال می‌کنند.
.IP \fB\-fdump\-rtl\-ree\fR 4
.IX Item "-fdump-rtl-ree"
تخلیه پس از حذف بسط با علامت/صفر (sign/zero extension).
.IP \fB\-fdump\-rtl\-seqabstr\fR 4
.IX Item "-fdump-rtl-seqabstr"
تخلیه پس از کشف توالی‌های مشترک.
.IP \fB\-fdump\-rtl\-shorten\fR 4
.IX Item "-fdump-rtl-shorten"
تخلیه پس از کوتاه‌سازی شاخه‌ها.
.IP \fB\-fdump\-rtl\-split1\fR 4
.IX Item "-fdump-rtl-split1"
.PD 0
.IP \fB\-fdump\-rtl\-split2\fR 4
.IX Item "-fdump-rtl-split2"
.IP \fB\-fdump\-rtl\-split3\fR 4
.IX Item "-fdump-rtl-split3"
.IP \fB\-fdump\-rtl\-split4\fR 4
.IX Item "-fdump-rtl-split4"
.IP \fB\-fdump\-rtl\-split5\fR 4
.IX Item "-fdump-rtl-split5"
.PD
این گزینه‌ها تخلیه را پس از پنج مرحله تقسیم دستورالعمل‌ها فعال
می‌کنند.
.IP \fB\-fdump\-rtl\-sms\fR 4
.IX Item "-fdump-rtl-sms"
تخلیه پس از زمان‌بندی پیمانه‌ای (modulo scheduling). این گذر فقط روی برخی
معماری‌ها اجرا می‌شود.
.IP \fB\-fdump\-rtl\-stack\fR 4
.IX Item "-fdump-rtl-stack"
تخلیه پس از تبدیل ثبات‌های «flat register file» مربوط به GCC به ثبات‌های
شبه‌پشته‌ای x87. این گذر فقط روی گونه‌های x86 اجرا می‌شود.
.IP \fB\-fdump\-rtl\-subreg1\fR 4
.IX Item "-fdump-rtl-subreg1"
.PD 0
.IP \fB\-fdump\-rtl\-subreg2\fR 4
.IX Item "-fdump-rtl-subreg2"
.PD
\&\fB\-fdump\-rtl\-subreg1\fR و \fB\-fdump\-rtl\-subreg2\fR تخلیه را پس از
دو گذر گسترش subreg فعال می‌کنند.
.IP \fB\-fdump\-rtl\-vartrack\fR 4
.IX Item "-fdump-rtl-vartrack"
تخلیه پس از ردگیری متغیرها.
.IP \fB\-fdump\-rtl\-vregs\fR 4
.IX Item "-fdump-rtl-vregs"
تخلیه پس از تبدیل ثبات‌های مجازی به ثبات‌های سخت‌افزاری.
.IP \fB\-fdump\-rtl\-web\fR 4
.IX Item "-fdump-rtl-web"
تخلیه پس از تفکیک بازه حیات (live range splitting).
.IP \fB\-fdump\-rtl\-regclass\fR 4
.IX Item "-fdump-rtl-regclass"
.PD 0
.IP \fB\-fdump\-rtl\-subregs_of_mode_init\fR 4
.IX Item "-fdump-rtl-subregs_of_mode_init"
.IP \fB\-fdump\-rtl\-subregs_of_mode_finish\fR 4
.IX Item "-fdump-rtl-subregs_of_mode_finish"
.IP \fB\-fdump\-rtl\-dfinit\fR 4
.IX Item "-fdump-rtl-dfinit"
.IP \fB\-fdump\-rtl\-dfinish\fR 4
.IX Item "-fdump-rtl-dfinish".PD
این رونوشت‌ها تعریف شده‌اند اما همیشه فایل‌های خالی تولید می‌کنند.
.IP \fB\-da\fR 4
.IX Item "-da"
.PD 0
.IP \fB\-\-dump=a\fR 4
.IX Item "--dump=a"
.IP \fB\-fdump\-rtl\-all\fR 4
.IX Item "-fdump-rtl-all"
.PD
تولید تمام رونوشت‌های فهرست‌شده در بالا.
.IP \fB\-dA\fR 4
.IX Item "-dA"
.PD 0
.IP \fB\-\-dump=A\fR 4
.IX Item "--dump=A"
.PD
حاشیه‌نویسی خروجی اسمبلر با اطلاعات گوناگون اشکال‌زدایی.
.IP \fB\-dD\fR 4
.IX Item "-dD"
.PD 0
.IP \fB\-\-dump=D\fR 4
.IX Item "--dump=D"
.PD
تخلیه تمام تعاریف ماکرو در پایان پیش‌پردازش، علاوه بر خروجی عادی.
.IP \fB\-dH\fR 4
.IX Item "-dH"
.PD 0
.IP \fB\-\-dump=H\fR 4
.IX Item "--dump=H"
.PD
ایجاد یک core dump هر زمان که خطایی رخ دهد.
.IP \fB\-dp\fR 4
.IX Item "-dp"
.PD 0
.IP \fB\-\-dump=p\fR 4
.IX Item "--dump=p"
.PD
حاشیه‌نویسی خروجی اسمبلر با توضیحی که نشان می‌دهد کدام الگو و جایگزین استفاده شده است. طول و هزینه هر دستورالعمل نیز چاپ می‌شود.
.IP \fB\-dP\fR 4
.IX Item "-dP"
.PD 0
.IP \fB\-\-dump=P\fR 4
.IX Item "--dump=P"
.PD
تخلیه RTL در خروجی اسمبلر به‌صورت توضیح پیش از هر دستورالعمل. همچنین حاشیه‌نویسی \fB\-dp\fR را فعال می‌کند.
.IP \fB\-dx\fR 4
.IX Item "-dx"
.PD 0
.IP \fB\-\-dump=x\fR 4
.IX Item "--dump=x"
.PD
صرفاً تولید RTL برای یک تابع به جای کامپایل کردن آن. معمولاً همراه با \fB\-fdump\-rtl\-expand\fR استفاده می‌شود.
.RE
.RS 4
.RE
.IP \fB\-fdump\-debug\fR 4
.IX Item "-fdump-debug"
تخلیه اطلاعات اشکال‌زدایی تولیدشده در طول فاز تولید اشکال‌زدایی.
.IP \fB\-fdump\-earlydebug\fR 4
.IX Item "-fdump-earlydebug"
تخلیه اطلاعات اشکال‌زدایی تولیدشده در طول فاز اولیه تولید اشکال‌زدایی.
.IP \fB\-fdump\-noaddr\fR 4
.IX Item "-fdump-noaddr"
هنگام تهیه رونوشت‌های اشکال‌زدایی، خروجی آدرس‌ها را سرکوب می‌کند. این کار استفاده از diff را روی رونوشت‌های اشکال‌زدایی برای فراخوانی‌های کامپایلر با باینری‌های کامپایلر مختلف و/یا مکان‌های شروع متفاوت text / bss / data / heap / stack / dso ممکن‌تر می‌سازد.
.IP \fB\-freport\-bug\fR 4
.IX Item "-freport-bug"
جمع‌آوری و تخلیه اطلاعات اشکال‌زدایی در یک فایل موقت در صورت رخ دادن خطای داخلی کامپایلر (ICE).
.IP \fB\-fdump\-unnumbered\fR 4
.IX Item "-fdump-unnumbered"
هنگام تهیه رونوشت‌های اشکال‌زدایی، شماره دستورالعمل‌ها و خروجی آدرس‌ها را سرکوب می‌کند. این کار استفاده از diff را روی رونوشت‌های اشکال‌زدایی برای فراخوانی‌های کامپایلر با گزینه‌های مختلف، به‌ویژه با و بدون \&\fB\-g\fR، ممکن‌تر می‌سازد.
.IP \fB\-fdump\-unnumbered\-links\fR 4
.IX Item "-fdump-unnumbered-links"
هنگام تهیه رونوشت‌های اشکال‌زدایی (گزینه \fB\-d\fR در بالا را ببینید)، شماره دستورالعمل‌ها را برای پیوندهای مربوط به دستورالعمل‌های قبلی و بعدی در یک دنباله سرکوب می‌کند.
.IP \fB\-fdump\-internal\-locations\fR 4
.IX Item "-fdump-internal-locations"
تخلیه اطلاعات تفصیلی درباره نمایش داخلی GCC از مکان‌های کد مبدأ.
.IP \fB\-fdump\-ipa\-\fR\fIswitch\fR 4
.IX Item "-fdump-ipa-switch"
.PD 0
.IP \fB\-fdump\-ipa\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR 4
.IX Item "-fdump-ipa-switch-options"
.PD
کنترل تخلیه درخت زبان در مراحل مختلفِ تحلیل بین‌روالی (inter\-procedural analysis) به یک فایل. نام فایل با الحاق یک پسوند خاص سوئیچ به انتهای نام فایل مبدأ تولید می‌شود، و فایل در همان پوشه فایل خروجی ایجاد می‌گردد. رونوشت‌های زیر امکان‌پذیر هستند:
.RS 4
.IP \fBall\fR 4
.IX Item "all"
تمام رونوشت‌های تحلیل بین‌روالی را فعال می‌کند.
.IP \fBcgraph\fR 4
.IX Item "cgraph"
تخلیه اطلاعات درباره بهینه‌سازی گراف فراخوانی (call\-graph)، حذف توابع بدون استفاده، و تصمیمات مربوط به درون‌خطی‌سازی (inlining).
.IP \fBinline\fR 4
.IX Item "inline"
تخلیه پس از درون‌خطی‌سازی توابع.
.IP \fBstrubm\fR 4
.IX Item "strubm"
تخلیه پس از انتخاب حالت‌های \f(CW\*(C`strub\*(C'\fR و ثبت این انتخاب‌ها به عنوان ویژگی‌های تابع.
.IP \fBstrub\fR 4
.IX Item "strub"
تخلیه تبدیلات \f(CW\*(C`strub\*(C'\fR: تغییرات واسط، بسته‌بندی توابع (function wrapping)، و درج فراخوانی‌های توکار (builtin) برای پاک‌سازی پشته (stack scrubbing) و نشانه‌گذاری (watermarking).
.RE
.RS 4
.Sp
علاوه بر این، گزینه‌های \fB\-optimized\fR، \fB\-missed\fR، \&\fB\-note\fR و \fB\-all\fR را می‌توان مشخص کرد، با همان مفهومی که برای \fB\-fopt\-info\fR دارند، و مقدار پیش‌فرض آن \fB\-optimized\fR است.
.Sp
به عنوان نمونه، \fB\-fdump\-ipa\-inline\-optimized\-missed\fR اطلاعاتی درباره نقاط فراخوانی که درون‌خطی شده‌اند را همراه با نقاط فراخوانی که درون‌خطی نشده‌اند منتشر می‌کند.
.Sp
به‌طور پیش‌فرض، رونوشت حاوی پیام‌هایی درباره بهینه‌سازی‌های موفق (معادل \fB\-optimized\fR) همراه با جزئیات سطح پایین در مورد تحلیل خواهد بود.
.RE
.IP \fB\-fdump\-ipa\-clones\fR 4
.IX Item "-fdump-ipa-clones"
ایجاد یک فایل رونوشت حاوی اطلاعات درباره ساخت کلون‌های گره گراف فراخوانی و حذف گره‌های گراف فراخوانی در طول بهینه‌سازی‌ها و تبدیلات بین‌روالی. کاربرد اصلی آن این است که ابزارهایی که پچ‌های زنده (live\-patches) ایجاد می‌کنند بتوانند مجموعه توابعی را که برای جایگزینی کامل یک تابع خاص نیاز به اعمال وصله زنده دارند مشخص کنند (ببینید \&\fB\-flive\-patching\fR). نام فایل با افزودن پسوند \f(CW\*(C`ipa\-clones\*(C'\fR به انتهای نام فایل مبدأ ایجاد می‌شود، و فایل در همان دایرکتوری فایل خروجی ساخته می‌شود. هر مدخل در فایل در یک سطر جداگانه قرار دارد که فیلدهای آن با نقطه ویرگول (semicolon) از هم جدا شده‌اند.
.Sp
در صورت ساخت کلون گراف فراخوانی، فیلدهای مجزا عبارتند از:
.RS 4
.IP 1. 4
.IX Item "1."
رشته \f(CW\*(C`Callgraph clone\*(C'\fR.
.IP 2. 4
.IX Item "2."
نام تابعی که در حال کلون شدن است همان‌گونه که به اسمبلر ارائه می‌شود.
.IP 3. 4
.IX Item "3."
عددی که به‌طور یکتا تابعی را که در گراف فراخوانی کلون می‌شود نشان می‌دهد. توجه داشته باشید که این عدد تنها در یک واحد کامپایل یا در تحلیل کل برنامه (whole\-program analysis) یکتا است، اما احتمالاً در این دو مرحله متفاوت خواهد بود.
.IP 4. 4
.IX Item "4."
نام فایل مبدأیی که تابع در آن تعریف شده است.
.IP 5. 4
.IX Item "5."
شماره خطی که تعریف تابع در آن قرار دارد.
.IP 6. 4
.IX Item "6."
شماره ستونی که تعریف تابع در آن قرار دارد.
.IP 7. 4
.IX Item "7."
نام کلون جدید تابع همان‌گونه که به اسمبلر ارائه می‌شود.
.IP 8. 4
.IX Item "8."
عددی که به‌طور یکتا کلون جدید تابع را در گراف فراخوانی نشان می‌دهد. توجه داشته باشید که این عدد تنها در یک واحد کامپایل یا در تحلیل کل برنامه یکتا است، اما احتمالاً در این دو مرحله متفاوت خواهد بود..IP 9. 4
.IX Item "9."
نام فایل مبدأیی که مکان کد منبع کلون جدید به آن اشاره دارد.
.IP 10. 4
.IX Item "10."
خطی که مکان کد منبع کلون جدید به آن اشاره دارد.
.IP 11. 4
.IX Item "11."
ستونی که مکان کد منبع کلون جدید به آن اشاره دارد.
.IP 12. 4
.IX Item "12."
رشته‌ای که دلیل کلون‌سازی را مشخص می‌کند.
.RE
.RS 4
.Sp
در صورت حذف کلون از گراف فراخوانی، فیلدهای مجزا عبارتند از:
.IP 1. 4
.IX Item "1."
رشتهٔ \f(CW\*(C`Callgraph removal\*(C'\fR.
.IP 2. 4
.IX Item "2."
نام تابعی که حذف می‌شود، به همان صورتی که به اسمبلر ارائه خواهد شد.
.IP 3. 4
.IX Item "3."
عددی که تابعی که در گراف فراخوانی کلون می‌شود را به‌طور یکتا مشخص می‌کند. توجه داشته باشید که این عدد تنها در یک واحد ترجمه (compilation unit) یا در تحلیل کل برنامه (whole\-program analysis) یکتا است، اما احتمالاً در این دو فاز متفاوت خواهد بود.
.IP 4. 4
.IX Item "4."
نام فایل مبدأیی که تابع در آن تعریف شده است.
.IP 5. 4
.IX Item "5."
خطی که تعریف تابع در آن قرار دارد.
.IP 6. 4
.IX Item "6."
ستونی که تعریف تابع در آن قرار دارد.
.RE
.RS 4
.RE
.IP \fB\-fdump\-lang\fR 4
.IX Item "-fdump-lang"
تخلیهٔ اطلاعات مختص زبان. نام فایل با الصاق \&\fI.lang\fR به انتهای نام فایل مبدأ ساخته می‌شود.
.IP \fB\-fdump\-lang\-all\fR 4
.IX Item "-fdump-lang-all"
.PD 0
.IP \fB\-fdump\-lang\-\fR\fIswitch\fR 4
.IX Item "-fdump-lang-switch"
.IP \fB\-fdump\-lang\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR 4
.IX Item "-fdump-lang-switch-options"
.IP \fB\-fdump\-lang\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR\fB=\fR\fIfilename\fR 4
.IX Item "-fdump-lang-switch-options=filename"
.PD
کنترل تخلیهٔ اطلاعات مختص زبان. بخش‌های \fIoptions\fR و \fIfilename\fR همان‌طور که در گزینهٔ \&\fB\-fdump\-tree\fR توضیح داده شده عمل می‌کنند. \fB\-fdump\-tree\-all\fR تمام تخلیه‌های مختص زبان را فعال می‌کند؛ سایر گزینه‌ها بر حسب زبان متفاوت هستند. برای نمونه، ببینید
.IP \fB\-fdump\-passes\fR 4
.IX Item "-fdump-passes"
چاپ فهرست گذرهای بهینه‌سازی که توسط گزینه‌های فعلی خط فرمان فعال یا غیرفعال شده‌اند در \fIstderr\fR.
.IP \fB\-fdump\-statistics\-\fR\fIoption\fR 4
.IX Item "-fdump-statistics-option"
فعال‌سازی و کنترل تخلیهٔ آمار گذرها در یک فایل جداگانه. نام فایل با الصاق پسوندی منتهی به \&\fB.statistics\fR به نام فایل مبدأ ایجاد می‌شود، و فایل در همان دایرکتوری فایل خروجی ساخته می‌شود. اگر فرم \fB\-\fR\fIoption\fR به کار رود، \fB\-stats\fR باعث جمع زدن شمارنده‌ها در کل واحد ترجمه می‌شود، در حالی که \fB\-details\fR هر رویداد را به محض تولید توسط گذرها تخلیه می‌کند. حالت پیش‌فرض در صورت نبود هیچ گزینه‌ای، جمع بستن شمارنده‌ها به ازای هر تابع کامپایل‌شده است.
.IP \fB\-fdump\-tree\-all\fR 4
.IX Item "-fdump-tree-all"
.PD 0
.IP \fB\-fdump\-tree\-\fR\fIswitch\fR 4
.IX Item "-fdump-tree-switch"
.IP \fB\-fdump\-tree\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR 4
.IX Item "-fdump-tree-switch-options"
.IP \fB\-fdump\-tree\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR\fB=\fR\fIfilename\fR 4
.IX Item "-fdump-tree-switch-options=filename"
.PD
کنترل تخلیهٔ درخت زبان میانی به یک فایل در مراحل گوناگون پردازش. اگر از فرم \fB\-\fR\fIoptions\fR استفاده شود، \fIoptions\fR فهرستی از گزینه‌های جداشده با \fB\-\fR است که جزئیات تخلیه را کنترل می‌کنند. همهٔ گزینه‌ها برای همهٔ تخلیه‌ها کاربرد ندارند؛ گزینه‌هایی که معنادار نباشند نادیده گرفته می‌شوند. گزینه‌های زیر در دسترس هستند:
.RS 4
.IP \fBaddress\fR 4
.IX Item "address"
چاپ آدرس هر گره. معمولاً این مقدار معنادار نیست چون با توجه به محیط و فایل مبدأ تغییر می‌کند. کاربرد اصلی آن برای مرتبط ساختن یک فایل تخلیه با یک محیط اشکال‌زدایی است.
.IP \fBasmname\fR 4
.IX Item "asmname"
اگر \f(CW\*(C`DECL_ASSEMBLER_NAME\*(C'\fR برای یک اعلان مشخص تعیین شده باشد، در تخلیه به جای \f(CW\*(C`DECL_NAME\*(C'\fR از آن استفاده می‌شود. کاربرد اصلی آن، سهولت کار هنگام بازگشت از نام‌های دستکاری‌شده (mangled) در فایل اسمبلی است.
.IP \fBslim\fR 4
.IX Item "slim"
هنگام تخلیهٔ نمایش‌های میانی بخش فرانت‌اند (front\-end)، صرفاً به خاطر دسترسی به یک حوزه (scope)، از تخلیهٔ اعضای آن حوزه یا بدنهٔ تابع جلوگیری می‌کند. این موارد را تنها زمانی تخلیه می‌کند که مستقیماً از مسیر دیگری قابل دستیابی باشند.
.Sp
هنگام تخلیهٔ درخت‌های قالب‌بندی‌شده (pretty\-printed trees)، این گزینه مانع از تخلیهٔ بدنهٔ ساختارهای کنترلی می‌شود.
.Sp
هنگام تخلیهٔ RTL، چاپ RTL را به جای نمایش پیش‌فرض شبه‌لیسپ، به شکل فشرده (slim) انجام می‌دهد.
.IP \fBraw\fR 4
.IX Item "raw"
چاپ یک نمایش خام از درخت. به‌طور پیش‌فرض، درخت‌ها با فرمت مناسب به یک نمایش شبه‌C درمی‌آیند (pretty\-printed).
.IP \fBdetails\fR 4
.IX Item "details"
فعال‌سازی تخلیه‌های پرجزئیات‌تر (توسط همهٔ گزینه‌های تخلیه پشتیبانی نمی‌شود). همچنین اطلاعات حاصل از گذرهای بهینه‌سازی را شامل می‌شود.
.IP \fBstats\fR 4
.IX Item "stats"
فعال‌سازی تخلیهٔ آمارهای گوناگون دربارهٔ گذر (توسط همهٔ گزینه‌های تخلیه پشتیبانی نمی‌شود).
.IP \fBblocks\fR 4
.IX Item "blocks"
فعال‌سازی نمایش مرزهای بلوک پایه (basic block) (در تخلیه‌های خام غیرفعال است).
.IP \fBgraph\fR 4
.IX Item "graph"
برای هر یک از دیگر فایل‌های تخلیهٔ مشخص‌شده (\fB\-fdump\-rtl\-\fR\fIpass\fR)، نمایشی از گراف جریان کنترل را که برای مشاهده با GraphViz مناسب است در \fIfile.passid.pass.dot\fR تخلیه می‌کند. هر تابع درون فایل به صورت یک زیرگراف خوش‌قالب چاپ می‌شود، به‌طوری که GraphViz می‌تواند تمام آن‌ها را در یک نمودار واحد رسم کند.
.Sp
خروجی RTL همواره به صورت فشرده (slim) تخلیه می‌شود.
.IP \fBvops\fR 4
.IX Item "vops"
فعال‌سازی نمایش عملوندهای مجازی برای هر دستور.
.IP \fBlineno\fR 4
.IX Item "lineno"
فعال‌سازی نمایش شماره خط برای دستورها.
.IP \fBuid\fR 4
.IX Item "uid"
فعال‌سازی نمایش شناسهٔ یکتا (\f(CW\*(C`DECL_UID\*(C'\fR) برای هر متغیر.
.IP \fBverbose\fR 4
.IX Item "verbose"
فعال‌سازی نمایش تخلیهٔ درخت برای هر دستور.
.IP \fBeh\fR 4
.IX Item "eh"
فعال‌سازی نمایش شماره ناحیهٔ EH دربرگیرندهٔ هر دستور.
.IP \fBscev\fR 4
.IX Item "scev"
فعال‌سازی نمایش جزئیات تحلیل تکامل اسکالر (scev).
.IP \fBoptimized\fR 4
.IX Item "optimized"
فعال‌سازی نمایش اطلاعات بهینه‌سازی (تنها در گذرهای خاصی موجود است).
.IP \fBmissed\fR 4
.IX Item "missed"
فعال‌سازی نمایش اطلاعات بهینه‌سازی‌های انجام‌نشده (تنها در گذرهای خاصی موجود است).
.IP \fBnote\fR 4
.IX Item "note"
فعال‌سازی سایر اطلاعات تفصیلی بهینه‌سازی (تنها در گذرهای خاصی موجود است).
.IP \fBfolding\fR 4
.IX Item "folding"
فعال‌سازی تخلیهٔ اطلاعات دربارهٔ الگوهای تطبیق و ساده‌سازی (match.pd)، در زمان اعمال آن‌ها.
.IP \fBall\fR 4
.IX Item "all"
فعال‌سازی تمام گزینه‌ها به‌جز \fBraw\fR، \fBslim\fR، \fBverbose\fR و \fBlineno\fR.
.IP \fBoptall\fR 4
.IX Item "optall"
فعال‌سازی تمام گزینه‌های بهینه‌سازی، یعنی \fBoptimized\fR، \&\fBmissed\fR و \fBnote\fR.
.RE
.RS 4
.Sp
برای تعیین اینکه چه تخلیه‌های درختی در دسترس هستند یا یافتن تخلیهٔ مربوط به گذر مورد نظر، مراحل زیر را دنبال کنید..IP 1. 4
.IX Item "1."
دستور GCC را با \fB\-fdump\-passes\fR اجرا کرده و در خروجی \fIstderr\fR
به دنبال کدی بگردید که مربوط به گذر (pass) مورد نظر شما است.
برای مثال، کدهای \f(CW\*(C`tree\-evrp\*(C'\fR، \f(CW\*(C`tree\-vrp1\*(C'\fR و
\&\f(CW\*(C`tree\-vrp2\*(C'\fR مربوط به سه گذر Value Range Propagation هستند.
عدد موجود در انتها، فراخوانی‌های متمایز یک گذر یکسان را مشخص می‌کند.
.IP 2. 4
.IX Item "2."
برای فعال‌سازی ایجاد فایل رونوشت (dump)، کد گذر را به پیشوند گزینهٔ
\fB\-fdump\-\fR الحاق کرده و GCC را با آن اجرا کنید. برای نمونه،
جهت فعال‌سازی رونوشت از گذر Early Value Range Propagation، دستور
GCC را با گزینهٔ \fB\-fdump\-tree\-evrp\fR اجرا کنید. به صورت اختیاری، می‌توانید
نام فایل رونوشت را مشخص کنید. اگر نامی تعیین نکنید، GCC طبق
آنچه در ادامه شرح داده شده آن را ایجاد می‌کند.
.IP 3. 4
.IX Item "3."
رونوشت گذر را در فایلی بیابید که نام آن از سه بخش تشکیل شده که با نقطه
از یکدیگر جدا شده‌اند: نام فایل مبدأیی که GCC برای کامپایل آن فراخوانی شده بود،
یک پسوند عددی نشان‌دهندهٔ شمارهٔ گذر که به دنبال آن حرف \fBt\fR برای گذرهای
tree (و حرف \fBr\fR برای گذرهای RTL) آمده است، و در نهایت کد گذر. برای نمونه،
رونوشت گذر Early VRP ممکن است در فایلی به نام \fImyfile.c.038t.evrp\fR در دایرکتوری
کاری جاری قرار گیرد. توجه داشته باشید که کدهای عددی پایدار نیستند و ممکن است
از یک نسخهٔ GCC به نسخهٔ دیگر تغییر کنند.
.RE
.RS 4
.RE
.IP \fB\-fopt\-info\fR 4
.IX Item "-fopt-info"
.PD 0
.IP \fB\-fopt\-info\-\fR\fIoptions\fR 4
.IX Item "-fopt-info-options"
.IP \fB\-fopt\-info\-\fR\fIoptions\fR\fB=\fR\fIfilename\fR 4
.IX Item "-fopt-info-options=filename"
.PD
رونوشت‌های بهینه‌سازی را از گذرهای مختلف بهینه‌سازی کنترل می‌کند. اگر از
قالب \&\fB\-\fR\fIoptions\fR استفاده شود، \fIoptions\fR فهرستی از کلیدواژه‌های
گزینه‌ها خواهد بود که با \&\fB\-\fR از یکدیگر جدا شده‌اند تا جزئیات رونوشت و
بهینه‌سازی‌ها را تعیین کنند.
.Sp
می‌توان \fIoptions\fR را به سه گروه تقسیم کرد:
.RS 4
.IP 1. 4
.IX Item "1."
گزینه‌هایی که نوع پیام‌های ارسالی را مشخص می‌کنند،
.IP 2. 4
.IX Item "2."
گزینه‌هایی که میزان پرگویی (verbosity) رونوشت را توصیف می‌کنند، و
.IP 3. 4
.IX Item "3."
گزینه‌هایی که مشخص می‌کنند کدام بهینه‌سازی‌ها باید گنجانده شوند.
.RE
.RS 4
.Sp
گزینه‌های هر گروه را می‌توان آزادانه با یکدیگر ترکیب کرد زیرا هیچ‌گونه
هم‌پوشانی با هم ندارند. با این حال، در صورت بروز هرگونه تعارض،
گزینه‌های بعدی در خط فرمان اولویت دارند و جایگزین گزینه‌های پیشین
می‌شوند.
.Sp
گزینه‌های زیر کنترل می‌کنند که چه نوع پیام‌هایی صادر شوند:
.IP \fBoptimized\fR 4
.IX Item "optimized"
هنگامی که یک بهینه‌سازی با موفقیت اعمال می‌شود، اطلاعات را چاپ می‌کند.
تصمیم‌گیری دربارهٔ مرتبط بودن اطلاعات بر عهدهٔ گذر مربوطه است. برای نمونه،
گذرهای بردارساز (vectorizer) مکان مبدأ حلقه‌هایی را که با موفقیت
برداری شده‌اند، چاپ می‌کنند.
.IP \fBmissed\fR 4
.IX Item "missed"
اطلاعات مربوط به بهینه‌سازی‌های از دست رفته را چاپ می‌کند. گذرهای مجزا
مشخص می‌کنند چه اطلاعاتی در خروجی گنجانده شود.
.IP \fBnote\fR 4
.IX Item "note"
اطلاعات پرگویانه (مشروح) دربارهٔ بهینه‌سازی‌ها، مانند برخی تبدیل‌ها،
پیام‌های با جزئیات بیشتر دربارهٔ تصمیم‌گیری‌ها و غیره را چاپ می‌کند.
.IP \fBall\fR 4
.IX Item "all"
اطلاعات دقیق بهینه‌سازی را چاپ می‌کند. این مورد شامل
\&\fBoptimized\fR، \fBmissed\fR و \fBnote\fR می‌شود.
.RE
.RS 4
.Sp
گزینهٔ زیر پرگویی رونوشت را کنترل می‌کند:
.IP \fBinternals\fR 4
.IX Item "internals"
به‌طور پیش‌فرض، تنها پیام‌های «سطح بالا» صادر می‌شوند. این گزینه
پیام‌های اضافی با جزئیات بیشتر را فعال می‌کند که احتمالاً تنها برای
توسعه‌دهندگان GCC جالب توجه خواهد بود.
.RE
.RS 4
.Sp
یک یا چند کلیدواژه از گزینه‌های زیر را می‌توان برای توصیف یک
گروه از بهینه‌سازی‌ها به کار برد:
.IP \fBipa\fR 4
.IX Item "ipa"
فعال‌سازی رونوشت از تمام بهینه‌سازی‌های بین‌رویه‌ای (interprocedural).
.IP \fBloop\fR 4
.IX Item "loop"
فعال‌سازی رونوشت از تمام بهینه‌سازی‌های حلقه (loop).
.IP \fBinline\fR 4
.IX Item "inline"
فعال‌سازی رونوشت از تمام بهینه‌سازی‌های درون‌خطی‌سازی (inlining).
.IP \fBomp\fR 4
.IX Item "omp"
فعال‌سازی رونوشت از تمام بهینه‌سازی‌های OMP (Offloading and Multi Processing).
.IP \fBvec\fR 4
.IX Item "vec"
فعال‌سازی رونوشت از تمام بهینه‌سازی‌های بردارسازی (vectorization).
.IP \fBoptall\fR 4
.IX Item "optall"
فعال‌سازی رونوشت از تمام بهینه‌سازی‌ها. این گزینه یک ابرمجموعه از
گروه‌های بهینه‌سازی فهرست‌شده در بالا است.
.RE
.RS 4
.Sp
اگر \fIoptions\fR
مشخص نشود، مقدار پیش‌فرض آن \fBoptimized\-optall\fR خواهد بود، که به معنای ثبت پیام‌های
مربوط به بهینه‌سازی‌های موفق از تمام گذرها و نادیده گرفتن پیام‌هایی است
که به‌عنوان "internals" در نظر گرفته می‌شوند.
.Sp
اگر \fIfilename\fR ارائه شده باشد، رونوشت‌های حاصل از تمام
بهینه‌سازی‌های مربوطه در \fIfilename\fR ادغام می‌شوند.
در غیر این صورت، رونوشت در \fIstderr\fR خروجی داده می‌شود. با اینکه چندین
گزینهٔ \&\fB\-fopt\-info\fR پذیرفته می‌شوند، تنها یکی از آن‌ها می‌تواند شامل
یک \fIfilename\fR باشد. اگر نام‌های فایل دیگری تعیین شوند، تمام موارد به جز
نخستین گزینه نادیده گرفته خواهند شد.
.Sp
توجه داشته باشید که در صورت وجود چندین واحد ترجمه (translation unit)، فایل خروجی
\fIfilename\fR بازنویسی می‌شود. اگر یک خروجی تجمیع‌شده از
چندین واحد ترجمه مورد نیاز است، باید به جای آن از \fIstderr\fR
استفاده شود.
.Sp
در مثال زیر، اطلاعات بهینه‌سازی در
\&\fIstderr\fR خروجی داده می‌شود:
.Sp
.Vb 1
\&        gcc \-O3 \-fopt\-info
.Ve
.Sp
این مثال:
.Sp
.Vb 1
\&        gcc \-O3 \-fopt\-info\-missed=missed.all
.Ve
.Sp
گزارش بهینه‌سازی‌های از دست رفته از تمام گذرها را در
\&\fImissed.all\fR خروجی می‌دهد، و این نمونه:
.Sp
.Vb 1
\&        gcc \-O2 \-ftree\-vectorize \-fopt\-info\-vec\-missed
.Ve
.Sp
اطلاعات مربوط به فرصت‌های بهینه‌سازی از دست رفته از گذرهای
بردارسازی را در \fIstderr\fR چاپ می‌کند.
توجه داشته باشید که \fB\-fopt\-info\-vec\-missed\fR معادل
\&\fB\-fopt\-info\-missed\-vec\fR است. ترتیب نام‌های گروه بهینه‌سازی و
انواع پیام‌های فهرست‌شده پس از \fB\-fopt\-info\fR اهمیتی ندارد.
.Sp
به عنوان مثالی دیگر،
.Sp
.Vb 1
\&        gcc \-O3 \-fopt\-info\-inline\-optimized\-missed=inline.txt
.Ve
.Sp
اطلاعات مربوط به بهینه‌سازی‌های از دست رفته و نیز
مکان‌های بهینه‌سازی‌شده از تمام گذرهای inlining را در
\&\fIinline.txt\fR خروجی می‌دهد.
.Sp
در نهایت، مورد زیر را در نظر بگیرید:
.Sp
.Vb 1
\&        gcc \-fopt\-info\-vec\-missed=vec.miss \-fopt\-info\-loop\-optimized=loop.opt
.Ve
.Sp
در اینجا دو نام فایل خروجی \fIvec.miss\fR و \fIloop.opt\fR با یکدیگر
تعارض دارند چرا که تنها یک فایل خروجی مجاز است. در این حالت، فقط
گزینهٔ نخست اعمال می‌شود و گزینه‌های پس از آن نادیده گرفته
می‌شوند. بنابراین تنها \fIvec.miss\fR تولید می‌شود که شامل
رونوشت‌های حاصل از بردارساز دربارهٔ فرصت‌های از دست رفته است.
.RE.IP \fB\-fsave\-optimization\-record\fR 4
.IX Item "-fsave-optimization-record"
نوشتن یک پروندهٔ SRCFILE.opt\-record.json.gz با جزئیات بهینه‌سازی‌های انجام‌شده، برای بهینه‌سازی‌هایی که از \fB\-fopt\-info\fR پشتیبانی می‌کنند.
.Sp
این گزینه آزمایشی است و ساختار داده‌های درون پروندهٔ فشردهٔ JSON ممکن است در آینده تغییر کند.
.Sp
این گزینه تقریباً معادل نسخهٔ ماشین‌خوانِ \&\fB\-fopt\-info\-all\fR است، به‌صورت مجموعه‌ای از پیام‌ها به همراه پروندهٔ مبدأ، شمارهٔ خط و شمارهٔ ستون، به همراه داده‌های تکمیلی زیر برای هر پیام:
.RS 4
.IP * 4
شمارش دفعات اجرای کدی که بهینه‌سازی می‌شود، به همراه فراداده‌هایی دربارهٔ این که آیا حاصل داده‌های واقعی تحلیل عملکرد (profile) است یا تنها یک تخمین؛ که به مصرف‌کنندگان امکان اولویت‌بندی پیام‌ها بر اساس میزان تکرار اجرای کد (hotness) را می‌دهد،
.IP * 4
نام تابعِ کدی که بهینه‌سازی می‌شود، در صورت کاربرد،
.IP * 4
«زنجیرهٔ درون‌خطی‌سازی» (inlining chain) برای کدی که بهینه‌سازی می‌شود، تا زمانی که یک تابع در چندین جای مختلف درون‌خطی شود (که خود آن‌ها نیز ممکن است درون‌خطی شده باشند)، خواننده بتواند میان رونوشت‌ها تمایز قائل شود،
.IP * 4
شیءهایی که بخش‌هایی از پیام را که به عبارت‌ها، گزاره‌ها یا گره‌های جدول نماد اشاره دارند شناسایی می‌کنند، دستهٔ هر یک از آن‌ها را مشخص می‌کنند، و در صورت دسترسی، مکان آن‌ها در کد مبدأ را ارائه می‌دهند،
.IP * 4
گذر (pass) مربوط به GCC که پیام را صادر کرده است، و
.IP * 4
موقعیتی در کد خود GCC که پیام از آنجا صادر شده است
.RE
.RS 4
.Sp
افزون بر این، برخی از پیام‌ها به‌صورت منطقی درون پیام‌های دیگر تو در تو شده‌اند که بازتاب‌دهندهٔ جزئیات پیاده‌سازی گذرهای بهینه‌سازی است.
.RE
.IP \fB\-fsched\-verbose=\fR\fIn\fR 4
.IX Item "-fsched-verbose=n"
روی مقصدهایی که از زمان‌بندی دستورالعمل‌ها (instruction scheduling) استفاده می‌کنند، این گزینه میزان خروجی اشکال‌زدایی‌ای را که زمان‌بند در پرونده‌های تخلیه (dump) چاپ می‌کند، مهار می‌کند.
.Sp
برای مقادیر \fIn\fR بزرگ‌تر از صفر، \fB\-fsched\-verbose\fR همان اطلاعات \fB\-fdump\-rtl\-sched1\fR و \fB\-fdump\-rtl\-sched2\fR را خروجی می‌دهد. برای مقادیر \fIn\fR بزرگ‌تر از یک، همچنین احتمال‌های بلوک پایه، اطلاعات دقیق فهرست آماده و اطلاعات unit/insn را در خروجی می‌آورد. برای مقادیر \fIn\fR بزرگ‌تر از دو، شامل RTL در نقطهٔ لغو (abort)، جریان کنترل و اطلاعات ناحیه‌ها می‌شود. و برای \fIn\fR بزرگ‌تر از چهار، \fB\-fsched\-verbose\fR اطلاعات وابستگی را نیز در بر می‌گیرد.
.IP \fB\-fenable\-\fR\fIkind\fR\fB\-\fR\fIpass\fR 4
.IX Item "-fenable-kind-pass"
.PD 0
.IP \fB\-fdisable\-\fR\fIkind\fR\fB\-\fR\fIpass\fR\fB=\fR\fIrange\-list\fR 4
.IX Item "-fdisable-kind-pass=range-list"
.PD
این مجموعه‌ای از گزینه‌ها است که برای فعال یا غیرفعال‌سازی صریح گذرهای بهینه‌سازی به‌کار می‌روند. این گزینه‌ها برای اشکال‌زدایی GCC در نظر گرفته شده‌اند. کاربران کامپایلر در عوض باید از گزینه‌های عادی برای فعال یا غیرفعال‌سازی گذرها استفاده کنند.
.RS 4
.IP \fB\-fdisable\-ipa\-\fR\fIpass\fR 4
.IX Item "-fdisable-ipa-pass"
غیرفعال‌سازی گذر IPA به نام \fIpass\fR. نام گذر \fIpass\fR است. اگر همان گذر به‌طور ایستا چندین بار در کامپایلر فراخوانی شود، باید یک شمارهٔ ترتیبی که از ۱ آغاز می‌شود به انتهای نام گذر افزوده شود.
.IP \fB\-fdisable\-rtl\-\fR\fIpass\fR 4
.IX Item "-fdisable-rtl-pass"
.PD 0
.IP \fB\-fdisable\-rtl\-\fR\fIpass\fR\fB=\fR\fIrange\-list\fR 4
.IX Item "-fdisable-rtl-pass=range-list"
.PD
غیرفعال‌سازی گذر RTL به نام \fIpass\fR. نام گذر \fIpass\fR است. اگر همان گذر به‌طور ایستا چندین بار در کامپایلر فراخوانی شود، باید یک شمارهٔ ترتیبی که از ۱ آغاز می‌شود به انتهای نام گذر افزوده شود. مقدار \fIrange\-list\fR فهرستی جداشده با کاما از محدوده‌های توابع یا نام‌های اسمبلی است. هر محدوده یک جفت‌عدد است که با دونقطه از هم جدا شده‌اند. این محدوده شامل هر دو سر بازه می‌شود. اگر محدوده بدیهی باشد، می‌توان جفت‌عدد را به‌صورت یک عددِ تنها ساده کرد. اگر \fIuid\fR گرهٔ گراف فراخوانی تابع (call graph node) درون یکی از محدوده‌های مشخص‌شده قرار گیرد، \fIpass\fR برای آن تابع غیرفعال می‌شود. شناسهٔ \fIuid\fR در سرآیند تابع در یک پروندهٔ dump نمایش داده می‌شود، و نام‌های گذرها را می‌توان با استفاده از گزینهٔ \fB\-fdump\-passes\fR تخلیه کرد.
.IP \fB\-fdisable\-tree\-\fR\fIpass\fR 4
.IX Item "-fdisable-tree-pass"
.PD 0
.IP \fB\-fdisable\-tree\-\fR\fIpass\fR\fB=\fR\fIrange\-list\fR 4
.IX Item "-fdisable-tree-pass=range-list"
.PD
غیرفعال‌سازی گذر درختی به نام \fIpass\fR. برای شرح آرگومان‌های گزینه به \fB\-fdisable\-rtl\fR مراجعه کنید.
.IP \fB\-fenable\-ipa\-\fR\fIpass\fR 4
.IX Item "-fenable-ipa-pass"
فعال‌سازی گذر IPA به نام \fIpass\fR. نام گذر \fIpass\fR است. اگر همان گذر به‌طور ایستا چندین بار در کامپایلر فراخوانی شود، باید یک شمارهٔ ترتیبی که از ۱ آغاز می‌شود به انتهای نام گذر افزوده شود.
.IP \fB\-fenable\-rtl\-\fR\fIpass\fR 4
.IX Item "-fenable-rtl-pass"
.PD 0
.IP \fB\-fenable\-rtl\-\fR\fIpass\fR\fB=\fR\fIrange\-list\fR 4
.IX Item "-fenable-rtl-pass=range-list"
.PD
فعال‌سازی گذر RTL به نام \fIpass\fR. برای شرح آرگومان‌های گزینه و مثال‌ها به \fB\-fdisable\-rtl\fR مراجعه کنید.
.IP \fB\-fenable\-tree\-\fR\fIpass\fR 4
.IX Item "-fenable-tree-pass"
.PD 0
.IP \fB\-fenable\-tree\-\fR\fIpass\fR\fB=\fR\fIrange\-list\fR 4
.IX Item "-fenable-tree-pass=range-list"
.PD
فعال‌سازی گذر درختی به نام \fIpass\fR. برای شرح آرگومان‌های گزینه به \fB\-fdisable\-rtl\fR مراجعه کنید.
.RE
.RS 4
.Sp
چند مثال از نحوهٔ استفاده از این گزینه‌ها در زیر آورده شده است.
.Sp
.Vb 10
\&        # غیرفعال‌سازی ccp1 برای تمام توابع
\&           \-fdisable\-tree\-ccp1
\&        # غیرفعال‌سازی باز کردن کامل برای تابعی که uid گره cgraph آن برابر ۱ است
\&           \-fenable\-tree\-cunroll=1
\&        # غیرفعال‌سازی gcse2 برای توابع در محدوده‌های [1,1]،
\&        # [300,400] و [400,1000]
\&        # غیرفعال‌سازی gcse2 برای توابع foo و foo2
\&           \-fdisable\-rtl\-gcse2=foo,foo2
\&        # غیرفعال‌سازی درون‌خطی‌سازی اولیه
\&           \-fdisable\-tree\-einline
\&        # غیرفعال‌سازی درون‌خطی‌سازی ipa
\&           \-fdisable\-ipa\-inline
\&        # فعال‌سازی باز کردن کامل درختی
\&           \-fenable\-tree\-unroll
.Ve
.RE
.IP \fB\-fchecking\fR 4
.IX Item "-fchecking"
.PD 0
.IP \fB\-fchecking=\fR\fIn\fR 4
.IX Item "-fchecking=n"
.PD
فعال‌سازی بررسی سازگاری درونی (internal consistency checking). مقدار پیش‌فرض به پیکربندی کامپایلر بستگی دارد. \fB\-fchecking=2\fR بررسی‌های سازگاری درونی بیشتری را فعال می‌کند که ممکن است بر تولید کد تأثیر بگذارد.
.IP \fB\-frandom\-seed=\fR\fIstring\fR 4
.IX Item "-frandom-seed=string"
این گزینه بذری (seed) را تعیین می‌کند که GCC به‌جای اعداد تصادفی، برای تولید نام برخی از نمادها—که باید در هر پروندهٔ کامپایل‌شده متفاوت باشند—از آن استفاده می‌کند. همچنین برای قرار دادن مُهرهای یکتا در پرونده‌های داده‌های پوشش (coverage) و پرونده‌های شیئی که آن‌ها را تولید می‌کنند به‌کار می‌رود. می‌توانید از گزینهٔ \fB\-frandom\-seed\fR برای تولید پرونده‌های شیء کاملاً یکسان با قابلیت بازتولید استفاده کنید.
.Sp
مقدار \fIstring\fR می‌تواند یک عدد (ده‌دهی، هشت‌هشتی، یا هگزادسیمال) یا یک رشتهٔ دلخواه باشد (که در این حالت با محاسبهٔ CRC32 به یک عدد تبدیل می‌شود).
.Sp
مقدار \fIstring\fR باید برای هر پرونده‌ای که کامپایل می‌کنید متفاوت باشد.
.IP \fB\-save\-temps\fR 4
.IX Item "-save-temps"
.PD 0
.IP \fB\-\-save\-temps\fR 4
.IX Item "--save-temps"
.PD
ذخیرهٔ همیشگی پرونده‌های میانی که معمولاً «موقت» هستند؛ نام‌گذاری آن‌ها به‌عنوان پرونده‌های خروجی کمکی، همان‌گونه که ذیل \&\fB\-dumpbase\fR و \fB\-dumpdir\fR شرح داده شده است.
.Sp
هنگام استفاده در ترکیب با گزینهٔ خط فرمانی \fB\-x\fR، گزینهٔ \&\fB\-save\-temps\fR به‌قدر کافی هوشمند است که از رونویسی روی پروندهٔ مبدأ ورودی که پسوندی مشابه پروندهٔ میانی دارد جلوگیری کند. پروندهٔ میانی متناظر را می‌توان با تغییر نام پروندهٔ مبدأ پیش از به‌کارگیری \fB\-save\-temps\fR به دست آورد.
.IP \fB\-save\-temps=cwd\fR 4
.IX Item "-save-temps=cwd"
معادل با \fB\-save\-temps \-dumpdir ./\fR.
.IP \fB\-save\-temps=obj\fR 4
.IX Item "-save-temps=obj"
معادل با \fB\-save\-temps \-dumpdir \fR\f(BIoutdir/\fR است، که در آن \&\fIoutdir/\fR دایرکتوری پروندهٔ خروجی مشخص‌شده پس از گزینهٔ \&\fB\-o\fR است، شامل هرگونه جداکنندهٔ مسیر. اگر گزینهٔ \&\fB\-o\fR استفاده نشود، سوییچ \fB\-save\-temps=obj\fR مانند \fB\-save\-temps=cwd\fR رفتار می‌کند..IP \fB\-specs=\fR\fIfile\fR 4
.IX Item "-specs=file"
.PD 0
.IP \fB\-\-specs=\fR\fIfile\fR 4
.IX Item "--specs=file"
.IP "\fB\-\-specs\fR \fIfile\fR" 4
.IX Item "--specs file"
.PD
پردازش \fIfile\fR پس از خواندن فایل استاندارد \fIspecs\fR توسط کامپایلر، به منظور بازنویسی و لغو مقادیر پیش‌فرضی که برنامه گردانندهٔ \fBgcc\fR هنگام تعیین سوئیچ‌های ارسالی به \fBcc1\fR، \&\fBcc1plus\fR، \fBas\fR، \fBld\fR و غیره استفاده می‌کند. بیش از یک \&\fB\-specs=\fR\fIfile\fR را می‌توان در خط فرمان مشخص کرد، و آنها به ترتیب، از چپ به راست پردازش می‌شوند.
.IP \fB\-time\fR[\fB=\fR\fIfile\fR] 4
.IX Item "-time[=file]"
گزارش زمان پردازنده (CPU time) مصرف‌شده توسط هر زیرپردازه در توالی کامپایل. برای فایل‌های منبع C، این شامل خود کامپایلر و اسمبلر است (به‌علاوه پیونددهنده در صورت انجام پیوند).
.Sp
بدون مشخص کردن یک فایل خروجی، خروجی به این صورت خواهد بود:
.Sp
.Vb 2
\&        # cc1 0.12 0.01
\&        # as 0.00 0.01
.Ve
.Sp
اولین عدد در هر خط «زمان کاربر» (user time) است، یعنی زمانی که صرف اجرای خود برنامه شده است. عدد دوم «زمان سیستم» (system time) است، زمانی که صرف اجرای روتین‌های سیستم‌عامل از طرف برنامه شده است. هر دو عدد به ثانیه هستند.
.Sp
با مشخص کردن یک فایل خروجی، خروجی به انتهای فایل نام‌برده اضافه می‌شود و به این صورت خواهد بود:
.Sp
.Vb 2
\&        0.12 0.01 cc1 <options>
\&        0.00 0.01 as <options>
.Ve
.Sp
«زمان کاربر» و «زمان سیستم» به پیش از نام برنامه منتقل می‌شوند، و گزینه‌های فرستاده‌شده به برنامه نمایش داده می‌شوند تا بتوان بعداً تشخیص داد چه فایلی و با چه گزینه‌هایی در حال کامپایل بوده است.
.IP \fB\-fdump\-final\-insns\fR[\fB=\fR\fIfile\fR] 4
.IX Item "-fdump-final-insns[=file]"
تخلیه بازنمود درونی نهایی (RTL) در \fIfile\fR. اگر آرگومان اختیاری حذف شود (یا اگر \fIfile\fR برابر با \f(CW\*(C`.\*(C'\fR باشد)، نام فایل تخلیه با افزودن \f(CW\*(C`.gkd\*(C'\fR به نام پایهٔ تخلیه تعیین می‌شود، \fB\-dumpbase\fR را ببینید.
.IP \fB\-fcompare\-debug\fR[\fB=\fR\fIopts\fR] 4
.IX Item "-fcompare-debug[=opts]"
اگر در طول کامپایل خطایی رخ ندهد، کامپایلر را برای بار دوم اجرا می‌کند و \fIopts\fR و \fB\-fcompare\-debug\-second\fR را به آرگومان‌های ارسالی به کامپایل دوم می‌افزاید. بازنمود درونی نهایی در هر دو کامپایل تخلیه شده و در صورت تفاوت آنها، خطایی چاپ می‌شود.
.Sp
اگر علامت مساوی حذف شود، مقدار پیش‌فرض \fB\-gtoggle\fR استفاده می‌شود.
.Sp
متغیر محیطی \fBGCC_COMPARE_DEBUG\fR، در صورت تعریف‌شدن، غیرخالی و غیرصفر بودن، به‌طور ضمنی \fB\-fcompare\-debug\fR را فعال می‌کند. اگر \&\fBGCC_COMPARE_DEBUG\fR با رشته‌ای مقداردهی شود که با خط تیره آغاز می‌شود، آن‌گاه به عنوان \fIopts\fR استفاده می‌شود، در غیر این صورت مقدار پیش‌فرض \fB\-gtoggle\fR به کار می‌رود.
.Sp
گزینهٔ \&\fB\-fcompare\-debug=\fR، با علامت مساوی اما بدون \fIopts\fR، معادل با \fB\-fno\-compare\-debug\fR است که تخلیه بازنمود نهایی و کامپایل دوم را غیرفعال کرده و حتی از اثرگذاری \&\fBGCC_COMPARE_DEBUG\fR نیز جلوگیری می‌کند.
.Sp
برای بررسی پوشش کامل در حین آزمایش‌های \fB\-fcompare\-debug\fR، متغیر \&\fBGCC_COMPARE_DEBUG\fR را مثلاً روی \fB\-fcompare\-debug\-not\-overridden\fR تنظیم کنید، که GCC آن را به عنوان یک گزینهٔ نامعتبر در هر کامپایل واقعی (به جز پیش‌پردازش، اسمبلی یا پیوند) رد می‌کند. برای دریافت تنها یک هشدار، تنظیم \fBGCC_COMPARE_DEBUG\fR روی \fB\-w%n\-fcompare\-debug not overridden\fR کفایت می‌کند.
.IP \fB\-fcompare\-debug\-second\fR 4
.IX Item "-fcompare-debug-second"
این گزینه به‌طور ضمنی به همراه گزینه‌هایی برای خاموش کردن هشدارها و حذف سایر گزینه‌هایی که باعث می‌شوند کامپایلر به عنوان اثر جانبی در فایل‌ها یا در خروجی استاندارد داده تولید کند، برای کامپایل دومی که توسط \fB\-fcompare\-debug\fR درخواست شده به کامپایلر ارسال می‌شود. فایل‌های تخلیه و فایل‌های موقت نگه‌داری‌شده در طول کامپایل دوم به گونه‌ای تغییر نام می‌یابند که پسوند اضافی \&\f(CW\*(C`.gk\*(C'\fR را داشته باشند تا از بازنویسی موارد تولیدشده توسط کامپایل اول جلوگیری شود.
.Sp
هنگامی که این گزینه به گردانندهٔ کامپایلر ارسال شود، باعث رد شدن از کامپایل \fIاول\fR می‌شود، که این کار جز برای اشکال‌زدایی خود کامپایلر کاربرد چندانی ندارد.
.IP \fB\-gtoggle\fR 4
.IX Item "-gtoggle"
تولید اطلاعات اشکال‌زدایی را خاموش می‌کند، در صورتی که عدم استفاده از این گزینه باعث تولید آن می‌شد؛ در غیر این صورت آن را در سطح ۲ روشن می‌کند. جایگاه این آرگومان در خط فرمان اهمیتی ندارد؛ این گزینه پس از پردازش تمام گزینه‌های دیگر اعمال می‌شود، و صرف‌نظر از اینکه چند بار مشخص شده باشد، تنها یک بار اعمال می‌گردد. این گزینه عمدتاً برای استفاده همراه با \&\fB\-fcompare\-debug\fR در نظر گرفته شده است.
.IP \fB\-fvar\-tracking\-assignments\-toggle\fR 4
.IX Item "-fvar-tracking-assignments-toggle"
وضعیت \fB\-fvar\-tracking\-assignments\fR را معکوس می‌کند، به همان شیوه‌ای که \&\fB\-gtoggle\fR وضعیت \fB\-g\fR را معکوس می‌کند.
.IP \fB\-Q\fR 4
.IX Item "-Q"
هنگامی که در خط فرمان پیش از \fB\-\-help=\fR استفاده شود، \fB\-Q\fR به عنوان تغییردهندهٔ خروجی راهنما عمل می‌کند.
.Sp
در غیر این صورت، این گزینه باعث می‌شود که کامپایلر نام هر تابع را هنگام کامپایل شدن چاپ کند، و آماره‌هایی را دربارهٔ هر گذر (pass) پس از اتمام آن چاپ نماید.
.IP \fB\-ftime\-report\fR 4
.IX Item "-ftime-report"
باعث می‌شود کامپایلر پس از اتمام هر گذر، آماره‌هایی را دربارهٔ زمان مصرف‌شده توسط آن در stderr چاپ کند.
.Sp
اگر خروجی SARIF برای پیام‌های تشخیصی از طریق \&\fB\-fdiagnostics\-format=sarif\-file\fR یا \&\fB\-fdiagnostics\-format=sarif\-stderr\fR درخواست شده باشد، اطلاعات \fB\-ftime\-report\fR در عوض به شکل JSON و به عنوان بخشی از خروجی SARIF تولید می‌شود. قالب دقیق این داده‌های JSON ممکن است تغییر کند، و مقادیر به دلیل ثبت شدن در مکانی کمی متفاوت درون کامپایلر، ممکن است دقیقاً با مقادیر صادرشده در stderr مطابقت نداشته باشند.
.IP \fB\-ftime\-report\-details\fR 4
.IX Item "-ftime-report-details"
ثبت زمان مصرف‌شده توسط بخش‌های زیرساختی به‌طور جداگانه برای هر گذر.
.IP \fB\-fira\-verbose=\fR\fIn\fR 4
.IX Item "-fira-verbose=n"
کنترل میزان جزئیات فایل تخلیه برای تخصیص‌دهنده یکپارچهٔ ثبات (IRA). مقدار پیش‌فرض ۵ است. اگر مقدار \fIn\fR بزرگ‌تر یا مساوی ۱۰ باشد، خروجی تخلیه با همان قالبِ \fIn\fR منهای ۱۰ به stderr ارسال می‌شود.
.IP \fB\-flto\-report\fR 4
.IX Item "-flto-report"
گزارشی حاوی جزئیات درونی دربارهٔ سازوکار بهینه‌ساز زمان پیوند (LTO) چاپ می‌کند. محتویات این گزارش از نسخه‌ای به نسخه دیگر متفاوت است. این گزینه برای استفاده توسعه‌دهندگان GCC هنگام پردازش فایل‌های شیء در حالت LTO (از طریق \fB\-flto\fR) در نظر گرفته شده است.
.Sp
به‌طور پیش‌فرض غیرفعال است.
.IP \fB\-flto\-report\-wpa\fR 4
.IX Item "-flto-report-wpa"
مانند \fB\-flto\-report\fR، اما گزارش را تنها برای فاز WPA بهینه‌سازی زمان پیوند چاپ می‌کند.
.IP \fB\-fmem\-report\fR 4
.IX Item "-fmem-report"
باعث می‌شود کامپایلر پس از اتمام کار، آماره‌هایی دربارهٔ تخصیص حافظهٔ دائمی چاپ کند.
.IP \fB\-fmem\-report\-wpa\fR 4
.IX Item "-fmem-report-wpa"
باعث می‌شود کامپایلر تنها برای فاز WPA، آماره‌هایی دربارهٔ تخصیص حافظهٔ دائمی چاپ کند.
.IP \fB\-fpre\-ipa\-mem\-report\fR 4
.IX Item "-fpre-ipa-mem-report"
.PD 0
.IP \fB\-fpost\-ipa\-mem\-report\fR 4
.IX Item "-fpost-ipa-mem-report"
.PD
باعث می‌شود کامپایلر آماره‌هایی را دربارهٔ تخصیص حافظهٔ دائمی پیش یا پس از بهینه‌سازی بین‌روالی (IPA) چاپ کند.
.IP \fB\-fmultiflags\fR 4
.IX Item "-fmultiflags"
این گزینه امکان استفاده از \f(CW\*(C`TFLAGS\*(C'\fR آگاه از multilib را برای ساخت کتابخانه‌های مقصد با گزینه‌هایی متفاوت از آنهایی که کامپایلر به‌طور پیش‌فرض برای استفاده پیکربندی شده است، از طریق مشخصات (specs) تعیین‌شده توسط ساختار درونی کامپایلر، مقصد، یا سازندگان در زمان پیکربندی، فراهم می‌کند.
.Sp
مانند \f(CW\*(C`TFLAGS\*(C'\fR، این به کتابخانه‌های مقصد اجازه می‌دهد برای محیط‌های پایهٔ سازگار و قابل‌حمل ساخته شوند، در حالی که کامپایلر به‌طور پیش‌فرض محیط‌های پیشرفته‌تر را هدف می‌گیرد. این ویژگی از آنجا سودمند است که اگر پیش‌فرض‌ها برای محیط مقصد ایده‌آل نباشند، کاربران می‌توانند به‌سادگی پیش‌فرض‌های پیکربندی‌شده کامپایلر را برای ساخت برنامه‌های خود لغو کنند، در حالی که بازسازی کتابخانه‌های زمان اجرا معمولاً چندان آسان یا مطلوب نیست.
.Sp
برخلاف \f(CW\*(C`TFLAGS\*(C'\fR، استفاده از specs امکان انتخاب پرچم‌های مختلف را برای multilibهای گوناگون فراهم می‌کند. روش پیاده‌سازی آن، ساخت به کمک دستور \fBmake TFLAGS=\-fmultiflags\fR، پس از پیکربندی با گزینهٔ \&\fB\-\-with\-specs=%{fmultiflags:...}\fR است.
.Sp
این گزینه پس از اتمام پردازش self spec گرداننده، توسط گرداننده (driver) کنار گذاشته می‌شود.
.Sp
همچنین می‌توان با پیکربندی یک کامپایلر non\-bootstrap به‌صورت \&\fB\-\-with\-specs=\*(Aq%{!fmultiflags:%emissing TFLAGS}\*(Aq\fR و ساخت کامپایلر و کتابخانه‌های مقصد، از این گزینه برای بررسی استفاده شدن \f(CW\*(C`TFLAGS\*(C'\fR در ساخت تمامی کتابخانه‌های مقصد بهره برد..IP \fB\-fprofile\-report\fR 4
.IX Item "-fprofile-report"
باعث می‌شود کامپایلر آمارهایی دربارهٔ سازگاری پروفایل (تخمین‌زده‌شده) و اثر گذرهای مجزا چاپ کند.
.IP \fB\-fstack\-usage\fR 4
.IX Item "-fstack-usage"
باعث می‌شود کامپایلر اطلاعات مصرف پشته (stack) را برای برنامه، به‌ازای هر تابع در خروجی بنویسد. نام فایل خروجی با افزودن
\&\fI.su\fR به \fIauxname\fR ساخته می‌شود. اگر نام فایل خروجی صراحتاً مشخص شده باشد و یک فایل اجرایی نباشد، \fIauxname\fR از نام آن تولید می‌شود،
در غیر این صورت نام پایه (basename) فایل مبدأ خواهد بود. هر مدخل از سه فیلد تشکیل شده است:
.RS 4
.IP * 4
نام تابع.
.IP * 4
تعداد بایت‌ها.
.IP * 4
یک یا چند توصیف‌کننده: \f(CW\*(C`static\*(C'\fR، \f(CW\*(C`dynamic\*(C'\fR، \f(CW\*(C`bounded\*(C'\fR.
.RE
.RS 4
.Sp
توصیف‌کنندهٔ \f(CW\*(C`static\*(C'\fR به این معنی است که تابع پشته را به‌صورت ایستا مدیریت می‌کند: تعداد ثابتی بایت برای فریم هنگام ورود به تابع تخصیص یافته و هنگام خروج از تابع آزاد می‌شود؛ هیچ تنظیم دیگری روی پشته در درون تابع صورت نمی‌گیرد. فیلد دوم همین تعداد بایت ثابت است.
.Sp
توصیف‌کنندهٔ \f(CW\*(C`dynamic\*(C'\fR به این معنی است که تابع پشته را به‌صورت پویا مدیریت می‌کند: علاوه‌بر تخصیص ایستای شرح‌داده‌شده در بالا، تنظیماتی روی پشته در بدنهٔ تابع انجام می‌شود، برای مثال برای push/pop کردن آرگومان‌ها هنگام فراخوانی توابع. اگر توصیف‌کنندهٔ \f(CW\*(C`bounded\*(C'\fR نیز وجود داشته باشد، میزان این تنظیمات در زمان کامپایل محدود (کران‌دار) است و فیلد دوم کران بالای کل میزان پشتهٔ استفاده‌شده توسط تابع است. اگر وجود نداشته باشد، میزان این تنظیمات در زمان کامپایل نامحدود است و فیلد دوم صرفاً بخش کران‌دار را نشان می‌دهد.
.RE
.IP \fB\-fstats\fR 4
.IX Item "-fstats"
در پایان کامپایل، آماری دربارهٔ پردازش فرانت‌اند (front-end) منتشر می‌کند.
این گزینه فقط توسط فرانت‌اند C++ پشتیبانی می‌شود و
اطلاعات آن عموماً فقط برای تیم توسعهٔ G++ مفید است.
.IP \fB\-fdbg\-cnt\-list\fR 4
.IX Item "-fdbg-cnt-list"
نام و کران بالای شمارنده را برای همهٔ شمارنده‌های اشکال‌زدایی چاپ می‌کند.
.IP \fB\-fdbg\-cnt=\fR\fIcounter\-value\-list\fR 4
.IX Item "-fdbg-cnt=counter-value-list"
کران پایین و کران بالای شمارندهٔ اشکال‌زدایی داخلی را تعیین می‌کند. \fIcounter\-value\-list\fR
فهرستی جداشده با کاما از چندتایی‌های \fIname\fR:\fIlower_bound1\fR\-\fIupper_bound1\fR
[:\fIlower_bound2\fR\-\fIupper_bound2\fR...] است که نام شمارنده و فهرستی از بازه‌های بسته را تعیین می‌کند.
مقدار \fIlower_bound\fR اختیاری است و در صورت تعیین‌نشدن،
با صفر مقداردهی اولیه می‌شود.
برای مثال با \fB\-fdbg\-cnt=dce:2\-4:10\-11,tail_call:10\fR،
دستور \&\f(CWdbg_cnt(dce)\fR فقط برای فراخوانی‌های دوم، سوم، چهارم، دهم و
یازدهم مقدار درست (true) برمی‌گرداند.
برای \f(CWdbg_cnt(tail_call)\fR مقدار درست برای ۱۰ فراخوانی نخست بازگردانده می‌شود.
.IP \fB\-print\-autofdo\-gcov\-version\fR 4
.IX Item "-print-autofdo-gcov-version"
.PD 0
.IP \fB\-\-print\-autofdo\-gcov\-version\fR 4
.IX Item "--print-autofdo-gcov-version"
.PD
نسخهٔ فعلی GCOV مورد استفاده توسط زیرساخت AutoFDO را چاپ می‌کند.
.IP \fB\-print\-file\-name=\fR\fIlibrary\fR 4
.IX Item "-print-file-name=library"
.PD 0
.IP \fB\-\-print\-file\-name=\fR\fIlibrary\fR 4
.IX Item "--print-file-name=library"
.IP "\fB\-\-print\-file\-name\fR \fIlibrary\fR" 4
.IX Item "--print-file-name library"
.PD
نام کامل و مطلق فایل کتابخانهٔ \fIlibrary\fR را که هنگام
پیوند زدن استفاده می‌شود چاپ می‌کند \- و کار دیگری انجام نمی‌دهد. با این
گزینه، GCC هیچ‌چیز را کامپایل یا پیوند نمی‌زند؛ صرفاً نام
فایل را چاپ می‌کند.
.IP \fB\-print\-multi\-directory\fR 4
.IX Item "-print-multi-directory"
.PD 0
.IP \fB\-\-print\-multi\-directory\fR 4
.IX Item "--print-multi-directory"
.PD
نام دایرکتوری متناظر با multilib انتخاب‌شده توسط هر یک از
سایر سوییچ‌های موجود در خط فرمان را چاپ می‌کند. این دایرکتوری باید
در \fBGCC_EXEC_PREFIX\fR وجود داشته باشد.
.IP \fB\-print\-multi\-lib\fR 4
.IX Item "-print-multi-lib"
.PD 0
.IP \fB\-\-print\-multi\-lib\fR 4
.IX Item "--print-multi-lib"
.PD
نگاشت میان نام دایرکتوری‌های multilib و سوییچ‌های کامپایلری که
آن‌ها را فعال می‌کنند چاپ می‌کند. نام دایرکتوری با \&\fB;\fR از سوییچ‌ها جدا می‌شود
و هر سوییچ به‌جای \&\fB\-\fR با یک \&\fB@\fR آغاز می‌شود،
بدون فاصله میان سوییچ‌های چندگانه. این ساختار برای
تسهیل پردازش در شل در نظر گرفته شده است.
.IP \fB\-print\-multi\-os\-directory\fR 4
.IX Item "-print-multi-os-directory"
.PD 0
.IP \fB\-\-print\-multi\-os\-directory\fR 4
.IX Item "--print-multi-os-directory"
.PD
مسیر کتابخانه‌های سیستم‌عامل برای multilib انتخاب‌شده را
نسبت به یک زیردایرکتوری \fIlib\fR چاپ می‌کند. اگر کتابخانه‌های سیستم‌عامل
در زیردایرکتوری \fIlib\fR موجود باشند و از هیچ multilib استفاده نشود، این مقدار
معمولاً فقط \fI.\fR است؛ اگر کتابخانه‌های سیستم‌عامل در دایرکتوری‌های هم‌سطحِ \fIlibsuffix\fR
موجود باشند، مثلاً \fI../lib64\fR، \fI../lib\fR یا
\&\fI../lib32\fR را چاپ می‌کند، یا اگر در زیردایرکتوری‌های \fIlib/subdir\fR
باشند، برای مثال \fIamd64\fR، \fIsparcv9\fR یا \fIev6\fR را چاپ می‌کند.
.IP \fB\-print\-multiarch\fR 4
.IX Item "-print-multiarch"
.PD 0
.IP \fB\-\-print\-multiarch\fR 4
.IX Item "--print-multiarch"
.PD
مسیر کتابخانه‌های سیستم‌عامل را برای multiarch انتخاب‌شده،
نسبت به یک زیردایرکتوری \fIlib\fR چاپ می‌کند.
.IP \fB\-print\-prog\-name=\fR\fIprogram\fR 4
.IX Item "-print-prog-name=program"
.PD 0
.IP \fB\-\-print\-prog\-name=\fR\fIprogram\fR 4
.IX Item "--print-prog-name=program"
.IP "\fB\-\-print\-prog\-name\fR \fIprogram\fR" 4
.IX Item "--print-prog-name program"
.PD
مشابه \fB\-print\-file\-name\fR است، اما به‌دنبال برنامه‌ای مانند \fBcpp\fR می‌گردد.
.IP \fB\-print\-libgcc\-file\-name\fR 4
.IX Item "-print-libgcc-file-name"
.PD 0
.IP \fB\-\-print\-libgcc\-file\-name\fR 4
.IX Item "--print-libgcc-file-name"
.PD
مشابه \fB\-print\-file\-name=libgcc.a\fR است.
.Sp
این گزینه زمانی مفید است که از \fB\-nostdlib\fR یا \fB\-nodefaultlibs\fR استفاده
می‌کنید اما می‌خواهید با \fIlibgcc.a\fR پیوند برقرار شود. می‌توانید از این دستور استفاده کنید:
.Sp
.Vb 1
\&        gcc \-nostdlib <files>... \`gcc \-print\-libgcc\-file\-name\`
.Ve
.IP \fB\-print\-search\-dirs\fR 4
.IX Item "-print-search-dirs"
.PD 0
.IP \fB\-\-print\-search\-dirs\fR 4
.IX Item "--print-search-dirs"
.PD
نام دایرکتوری نصب پیکربندی‌شده و فهرستی از دایرکتوری‌های برنامه و
کتابخانه را که \fBgcc\fR جستجو می‌کند چاپ می‌کند \- و کار دیگری انجام نمی‌دهد.
.Sp
این گزینه زمانی کاربرد دارد که \fBgcc\fR پیام خطای
\&\fBinstallation problem, cannot exec cpp0: No such file or directory\fR را چاپ کند.
برای رفع این مشکل، یا باید \fIcpp0\fR و دیگر مؤلفه‌های کامپایلر را در جایی که
\fBgcc\fR انتظار دارد قرار دهید، یا متغیر محیطی \fBGCC_EXEC_PREFIX\fR را روی
دایرکتوری محل نصب آن‌ها تنظیم کنید. اسلش انتهایی (\fB/\fR) را فراموش نکنید.
.IP \fB\-print\-sysroot\fR 4
.IX Item "-print-sysroot"
.PD 0
.IP \fB\-\-print\-sysroot\fR 4
.IX Item "--print-sysroot"
.PD
دایرکتوری sysroot مقصد را که حین کامپایل استفاده می‌شود
چاپ می‌کند. این همان sysroot مقصدی است که در زمان پیکربندی یا
با استفاده از گزینهٔ \fB\-\-sysroot\fR مشخص شده است، احتمالاً همراه با یک پسوند
اضافه که به گزینه‌های کامپایل بستگی دارد. اگر هیچ sysroot مقصدی تعیین نشده
باشد، این گزینه چیزی چاپ نمی‌کند.
.IP \fB\-print\-sysroot\-headers\-suffix\fR 4
.IX Item "-print-sysroot-headers-suffix"
.PD 0
.IP \fB\-\-print\-sysroot\-headers\-suffix\fR 4
.IX Item "--print-sysroot-headers-suffix"
.PD
پسوندی را که هنگام جستجوی سرایندها به sysroot مقصد افزوده می‌شود
چاپ می‌کند، یا اگر کامپایلر با چنین پسوندی پیکربندی نشده باشد خطایی صادر
می‌کند \- و کار دیگری انجام نمی‌دهد.
.IP \fB\-dumpmachine\fR 4
.IX Item "-dumpmachine"
ماشین مقصد کامپایلر را (برای مثال،
\&\fBi686\-pc\-linux\-gnu\fR) چاپ می‌کند \- و کار دیگری انجام نمی‌دهد.
.IP \fB\-dumpversion\fR 4
.IX Item "-dumpversion"
نسخهٔ کامپایلر را (برای مثال \f(CW3.0\fR، \f(CW6.3.0\fR یا \f(CW7\fR) چاپ می‌کند \- و کار دیگری
انجام نمی‌دهد. این همان نسخهٔ کامپایلری است که در مسیرهای فایل‌سیستم و
specs استفاده می‌شود. بسته به نحوهٔ پیکربندی کامپایلر، می‌تواند صرفاً
یک عدد تک (نسخهٔ اصلی یا major)، دو عدد جداشده با نقطه (نسخهٔ اصلی و فرعی)
یا سه عدد جداشده با نقطه (نسخهٔ اصلی، فرعی و patchlevel) باشد..IP \fB\-dumpfullversion\fR 4
.IX Item "-dumpfullversion"
چاپ نگارش کامل کامپایلر\-\-\-و انجام ندادن هیچ کار دیگری. خروجی همواره شامل سه عدد است که با نقطه از یکدیگر جدا شده‌اند: نگارش اصلی (major)، فرعی (minor) و وصله (patchlevel).
.IP \fB\-dumpspecs\fR 4
.IX Item "-dumpspecs"
چاپ مشخصات (specs) توکار کامپایلر\-\-\-و انجام ندادن هیچ کار دیگری. (این گزینه هنگام ساخته شدن خودِ GCC استفاده می‌شود.)
.IP "\fB\-\-param\fR \fIname\fR\fB=\fR\fIvalue\fR" 4
.IX Item "--param name=value"
.PD 0
.IP \fB\-\-param=\fR\fIname\fR\fB=\fR\fIvalue\fR 4
.IX Item "--param=name=value"
.PD
به‌طور سنتی GCC به جای مقادیر ثابت سخت‌کدشده، از پارامترهایی استفاده می‌کند که می‌توان آن‌ها را در خط فرمان برای نشان دادن محدودیت‌های دلخواه کامپایلر یا روش‌های اکتشافی (heuristics) مشخص کرد. بسیاری از پارامترها به بهینه‌سازی مربوط می‌شوند؛ برای نمونه، GCC توابعی را که بیش از تعداد معینی دستورالعمل داشته باشند درون‌خطی (inline) نمی‌کند. تحلیل‌گر ایستا نیز به همین صورت از پارامترها برای محدود کردن پیچیدگی بهره می‌برد، بهینه‌سازی زمان پیوند (LTO) از پارامترها برای کنترل افراز (partitioning) استفاده می‌کند، و مواردی از این دست. پارامترهای دیگر جنبه‌هایی از GCC را که کاملاً داخلی هستند کنترل می‌کنند، مانند راهبرد تخصیص حافظه و جمع‌آوری زباله (garbage collection). برخی دیگر نیز رفتارهای وابسته به معماری مقصد را کنترل می‌نمایند.
.Sp
گزینهٔ \fB\-\-param\fR یک رابط یکپارچه برای مشخص کردن مقادیر این پارامترهای کامپایلر فراهم می‌کند. با این حال، نام پارامترهای خاص و مفهوم مقادیر به سازوکارهای درونی کامپایلر وابسته هستند و ممکن است در نگارش‌های آینده بدون اطلاع قبلی تغییر کنند. شما نباید برای کامپایل صحیح برنامهٔ خود به تنظیمات پارامترها وابسته باشید. این پارامترها از طریق خط فرمان صرفاً برای راحتی توسعه‌دهندگان در اشکال‌زدایی مشکلات کامپایل، یا در برخی موارد، برای ارائهٔ راه‌حل‌های موقت (workarounds) در برابر باگ‌های کامپایلر دردسترس قرار گرفته‌اند.
.SS "گزینه‌های وابسته به معماری مقصد (Target-Specific Options)"
.IX Subsection "Target-Specific Options"
هر ماشین مقصدی که توسط GCC پشتیبانی می‌شود می‌تواند گزینه‌های مختص به خود را داشته باشد\-\-\-برای نمونه، برای اینکه به شما اجازه دهد برای گونهٔ خاصی از پردازنده یا یک ABI معین کامپایل کنید، یا بهینه‌سازی‌های مختص آن ماشین را کنترل نمایید. به‌طور مشابه، GCC همچنین دارای گزینه‌هایی است که مختص سیستم‌عامل‌ها یا محیط‌های زمان اجرای خاص در مقصد هستند.
.PP
به‌طور قراردادی، نام گزینه‌های وابسته به ماشین با \&\fB\-m\fR آغاز می‌شود. برخی از پیکربندی‌های کامپایلر از گزینه‌های وابسته به مقصد اضافی نیز پشتیبانی می‌کنند که معمولاً برای سازگاری با سایر کامپایلرها در همان بستر (platform) در نظر گرفته شده‌اند.
.PP
\fIگزینه‌های AArch64\fR
.IX Subsection "AArch64 Options"
.PP
این گزینه‌ها برای پیاده‌سازی‌های AArch64 تعریف شده‌اند:
.IP \fB\-mabi=\fR\fIname\fR 4
.IX Item "-mabi=name"
تولید کد برای مدل دادهٔ مشخص‌شده. مقادیر مجاز عبارتند از \fBilp32\fR برای مدل دادهٔ مشابه SysV که در آن int، long int و اشاره‌گرها ۳۲ بیتی هستند، و \fBlp64\fR برای مدل دادهٔ مشابه SysV که در آن int برابر ۳۲ بیت بوده اما long int و اشاره‌گرها ۶۴ بیتی هستند.
.Sp
مقدار پیش‌فرض به پیکربندی معماری مقصد خاص بستگی دارد. توجه داشته باشید که ABIهای LP64 و ILP32 از نظر پیوند با یکدیگر سازگار نیستند؛ شما باید کل برنامهٔ خود را با یک ABI یکسان کامپایل کرده و با مجموعه‌ای سازگار از کتابخانه‌ها پیوند دهید.
.Sp
مدل \fBilp32\fR منسوخ شده است.
.IP \fB\-mbig\-endian\fR 4
.IX Item "-mbig-endian"
تولید کد بزرگ‌پایان (big\-endian). زمانی که GCC برای یک مقصد \&\fBaarch64_be\-*\-*\fR پیکربندی شده باشد، این حالت پیش‌فرض است.
.IP \fB\-mlittle\-endian\fR 4
.IX Item "-mlittle-endian"
تولید کد کوچک‌پایان (little\-endian). زمانی که GCC برای یک مقصد \&\fBaarch64\-*\-*\fR (و نه \&\fBaarch64_be\-*\-*\fR) پیکربندی شده باشد، این حالت پیش‌فرض است.
.IP \fB\-menable\-sysreg\-checking\fR 4
.IX Item "-menable-sysreg-checking"
تولید یک پیام خطا در صورتی که تلاشی برای دسترسی به یک ثبات سیستمی (system register) صورت گیرد که در معماری مقصد موجود نیست.
.IP \fB\-mgeneral\-regs\-only\fR 4
.IX Item "-mgeneral-regs-only"
تولید کدی که تنها از ثبات‌های همه‌منظوره استفاده می‌کند. این کار کامپایلر را از استفاده از ثبات‌های ممیز شناور (floating\-point) و Advanced SIMD بازمی‌دارد، اما هیچ محدودیتی بر اسمبلر اعمال نمی‌کند.
.IP \fB\-mcmodel=tiny\fR 4
.IX Item "-mcmodel=tiny"
تولید کد برای مدل کد tiny (بسیار کوچک). برنامه و نمادهای ایستا تعریف‌شدهٔ آن باید در فاصلهٔ ۱ مگابایتی از یکدیگر قرار داشته باشند. برنامه‌ها می‌توانند به‌صورت ایستا یا پویا پیوند داده شوند.
.IP \fB\-mcmodel=small\fR 4
.IX Item "-mcmodel=small"
تولید کد برای مدل کد small (کوچک). برنامه و نمادهای ایستا تعریف‌شدهٔ آن باید در فاصلهٔ ۴ گیگابایتی از یکدیگر قرار داشته باشند. برنامه‌ها می‌توانند به‌صورت ایستا یا پویا پیوند داده شوند. این مدل کد پیش‌فرض است.
.IP \fB\-mcmodel=large\fR 4
.IX Item "-mcmodel=large"
تولید کد برای مدل کد large (بزرگ). این گزینه هیچ پیش‌فرضی دربارهٔ آدرس‌ها و اندازهٔ بخش‌ها در نظر نمی‌گیرد. برنامه‌ها فقط می‌توانند به‌صورت ایستا پیوند داده شوند. گزینهٔ \&\fB\-mcmodel=large\fR با \&\fB\-mabi=ilp32\fR، \&\fB\-fpic\fR و \&\fB\-fPIC\fR ناسازگار است.
.IP \fB\-mtp=\fR\fIname\fR 4
.IX Item "-mtp=name"
مشخص کردن ثبات سیستمی مورد استفاده به‌عنوان اشاره‌گر ریسه (thread pointer). مقادیر معتبر عبارتند از \fBtpidr_el0\fR، \fBtpidrro_el0\fR، \fBtpidr_el1\fR، \fBtpidr_el2\fR و \&\fBtpidr_el3\fR. برای سازگاری با نگارش‌های پیشین، نام‌های مستعار \&\fBel0\fR، \&\fBel1\fR، \&\fBel2\fR و \&\fBel3\fR نیز پذیرفته می‌شوند.
تنظیم پیش‌فرض \fBtpidr_el0\fR است. توصیه می‌شود تمام کدهایی را که قرار است با یکدیگر تعامل داشته باشند با مقدار یکسانی از این گزینه کامپایل کنید تا از دسترسی به یک اشاره‌گر ریسهٔ متفاوت از سطح استثنای (exception level) نادرست جلوگیری شود.
.IP \fB\-mstrict\-align\fR 4
.IX Item "-mstrict-align"
.PD 0
.IP \fB\-mno\-strict\-align\fR 4
.IX Item "-mno-strict-align"
.PD
جلوگیری از تولید یا مجاز دانستن دسترسی‌های حافظه‌ای که ممکن است بر روی مرز طبیعی شیء (همان‌طور که در مشخصات معماری توصیف شده) هم‌تراز نباشند.
.IP \fB\-momit\-leaf\-frame\-pointer\fR 4
.IX Item "-momit-leaf-frame-pointer"
.PD 0
.IP \fB\-mno\-omit\-leaf\-frame\-pointer\fR 4
.IX Item "-mno-omit-leaf-frame-pointer"
.PD
حذف کردن یا نگه‌داشتن اشاره‌گر فریم (frame pointer) در توابع برگ (leaf functions). رفتار اول، حالت پیش‌فرض است.
.IP \fB\-mstack\-protector\-guard=\fR\fIguard\fR 4
.IX Item "-mstack-protector-guard=guard"
.PD 0
.IP \fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR 4
.IX Item "-mstack-protector-guard-reg=reg"
.IP \fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR 4
.IX Item "-mstack-protector-guard-offset=offset"
.PD
تولید کد محافظت از پشته با استفاده از قناری (canary) در \fIguard\fR. مکان‌های پشتیبانی‌شده عبارتند از \fBglobal\fR برای یک قناری سراسری یا \fBsysreg\fR برای یک قناری در یک ثبات سیستمی مناسب.
.Sp
با انتخاب گزینهٔ دوم، گزینه‌های
\&\fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR و
\&\fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR علاوه بر این مشخص می‌کنند که کدام ثبات سیستمی به‌عنوان ثبات پایه برای خواندن قناری استفاده شود و از چه آفستی نسبت به آن ثبات پایه. هیچ ثبات یا آفست پیش‌فرضی وجود ندارد زیرا این امکان کاملاً برای استفاده در هستهٔ Linux در نظر گرفته شده است.
.IP \fB\-mtls\-dialect=desc\fR 4
.IX Item "-mtls-dialect=desc"
استفاده از توصیف‌گرهای TLS (TLS descriptors) به‌عنوان سازوکار حافظهٔ محلی ریسه (thread-local storage) برای دسترسی‌های پویای متغیرهای TLS. این حالت پیش‌فرض است.
.IP \fB\-mtls\-dialect=traditional\fR 4
.IX Item "-mtls-dialect=traditional"
استفاده از TLS سنتی به‌عنوان سازوکار حافظهٔ محلی ریسه برای دسترسی‌های پویای متغیرهای TLS.
.IP \fB\-mtls\-size=\fR\fIsize\fR 4
.IX Item "-mtls-size=size"
مشخص کردن اندازهٔ بیت برای آفست‌های بی‌واسطهٔ TLS. مقادیر معتبر عبارتند از 12، 24، 32، 48. این گزینه نیازمند binutils نگارش 2.26 یا جدیدتر است.
.IP \fB\-mfix\-cortex\-a53\-835769\fR 4
.IX Item "-mfix-cortex-a53-835769"
.PD 0
.IP \fB\-mno\-fix\-cortex\-a53\-835769\fR 4
.IX Item "-mno-fix-cortex-a53-835769"
.PD
فعال یا غیرفعال کردن راهکار موقت برای خطای سخت‌افزاری (erratum) شمارهٔ 835769 پردازندهٔ ARM Cortex\-A53. این مورد شامل درج یک دستورالعمل NOP بین دستورالعمل‌های حافظه و دستورالعمل‌های ضرب-تجمع (multiply\-accumulate) عدد صحیح ۶۴ بیتی است. در صورتی که معماری یا پردازنده‌ای در خط فرمان مشخص شده باشد که به این راهکار نیاز ندارد، این پرچم نادیده گرفته خواهد شد.
.IP \fB\-mfix\-cortex\-a53\-843419\fR 4
.IX Item "-mfix-cortex-a53-843419"
.PD 0
.IP \fB\-mno\-fix\-cortex\-a53\-843419\fR 4
.IX Item "-mno-fix-cortex-a53-843419"
.PD
فعال یا غیرفعال کردن راهکار موقت برای خطای سخت‌افزاری (erratum) شمارهٔ 843419 پردازندهٔ ARM Cortex\-A53. این راهکار در زمان پیوند اعمال می‌شود و این پرچم صرفاً پرچم متناظر را به پیونددهنده ارسال می‌کند. در صورتی که معماری یا پردازنده‌ای در خط فرمان مشخص شده باشد که به این راهکار نیاز ندارد، این پرچم نادیده گرفته خواهد شد.
.IP \fB\-mlow\-precision\-recip\-sqrt\fR 4
.IX Item "-mlow-precision-recip-sqrt"
.PD 0
.IP \fB\-mno\-low\-precision\-recip\-sqrt\fR 4
.IX Item "-mno-low-precision-recip-sqrt"
.PD
فعال یا غیرفعال کردن تقریب معکوس ریشهٔ دوم (reciprocal square root). این گزینه تنها در صورتی تأثیرگذار است که \&\fB\-ffast\-math\fR یا \&\fB\-funsafe\-math\-optimizations\fR نیز استفاده شده باشد. فعال کردن این گزینه، دقت نتایج معکوس ریشهٔ دوم را برای دقت یگانه (single precision) به حدود ۱۶ بیت و برای دقت مضاعف (double precision) به ۳۲ بیت کاهش می‌دهد..IP \fB\-mlow\-precision\-sqrt\fR 4
.IX Item "-mlow-precision-sqrt"
.PD 0
.IP \fB\-mno\-low\-precision\-sqrt\fR 4
.IX Item "-mno-low-precision-sqrt"
.PD
فعال یا غیرفعال کردن تقریب جذر.
این گزینه تنها در صورتی تأثیر دارد که \fB\-ffast\-math\fR یا
\&\fB\-funsafe\-math\-optimizations\fR نیز استفاده شده باشند. فعال‌کردن این گزینه
دقت نتایج جذر را به حدود ۱۶ بیت برای دقت یگانه (single precision) و
به ۳۲ بیت برای دقت دوگانه (double precision) کاهش می‌دهد.
در صورت فعال‌شدن، دلالت بر \fB\-mlow\-precision\-recip\-sqrt\fR نیز دارد.
.IP \fB\-mlow\-precision\-div\fR 4
.IX Item "-mlow-precision-div"
.PD 0
.IP \fB\-mno\-low\-precision\-div\fR 4
.IX Item "-mno-low-precision-div"
.PD
فعال یا غیرفعال کردن تقریب تقسیم.
این گزینه تنها در صورتی تأثیر دارد که \fB\-ffast\-math\fR یا
\&\fB\-funsafe\-math\-optimizations\fR نیز استفاده شده باشند. فعال‌کردن این گزینه
دقت نتایج تقسیم را به حدود ۱۶ بیت برای دقت یگانه و به ۳۲ بیت برای دقت دوگانه کاهش می‌دهد.
.IP \fB\-mtrack\-speculation\fR 4
.IX Item "-mtrack-speculation"
.PD 0
.IP \fB\-mno\-track\-speculation\fR 4
.IX Item "-mno-track-speculation"
.PD
فعال یا غیرفعال کردن تولید کدهای اضافی جهت ردگیری اجرای حدسی (speculative execution)
از طریق شاخه‌های شرطی. سپس کامپایلر می‌تواند در زمان بسط فراخوانی‌های
\&\f(CW\*(C`_\|_builtin_speculation_safe_value\*(C'\fR از این وضعیت ردگیری استفاده کند
تا امکان ایجاد توالی کد کارآمدتری فراهم شود.
.IP \fB\-moutline\-atomics\fR 4
.IX Item "-moutline-atomics"
.PD 0
.IP \fB\-mno\-outline\-atomics\fR 4
.IX Item "-mno-outline-atomics"
.PD
فعال یا غیرفعال کردن فراخوانی به توابع کمکی درون‌خط‌نشده (out\-of\-line helpers) برای پیاده‌سازی عملیات‌های اتمیک (atomic).
این توابع کمکی در زمان اجرا تعیین می‌کنند که آیا امکان استفاده از دستورالعمل‌های LSE
مربوط به ARMv8.1\-A وجود دارد یا خیر؛ در غیر این صورت، از دستورالعمل‌های load/store\-exclusive
موجود در ISA پایه ARMv8.0 استفاده خواهند کرد.
.Sp
این گزینه تنها هنگام کامپایل برای مجموعه دستورالعمل‌های پایه ARMv8.0 قابل اعمال است.
در صورت استفاده از بازنگری‌های جدیدتر، مانند \fB\-march=armv8.1\-a\fR یا
\&\fB\-march=armv8\-a+lse\fR، دستورالعمل‌های ARMv8.1\-Atomics به‌طور مستقیم
استفاده خواهند شد. همین موضوع هنگام استفاده از \fB\-mcpu=\fR در حالتی که پردازنده
انتخاب‌شده از ویژگی \fBlse\fR پشتیبانی کند نیز صدق می‌کند.
این گزینه به‌طور پیش‌فرض فعال است.
.IP \fB\-mmax\-vectorization\fR 4
.IX Item "-mmax-vectorization"
.PD 0
.IP \fB\-mno\-max\-vectorization\fR 4
.IX Item "-mno-max-vectorization"
.PD
فعال یا غیرفعال کردن بازنویسی مدل هزینه بردارساز (vectorizer cost model) به‌گونه‌ای که بردارسازی
همیشه سودمند به‌نظر برسد. این گزینه را می‌توان با
\&\fB\-mautovec\-preference\fR ترکیب کرد تا امکان کنترل دقیق بر روی این‌که کدام ISA برای
بردارسازی خودکار (auto\-vectorization) استفاده شود فراهم گردد. بر خلاف \fB\-fno\-vect\-cost\-model\fR یا
\&\fB\-fvect\-cost\-model=unlimited\fR این گزینه مقایسه هزینه میان حالت‌های برداری گوناگون را
غیرفعال نمی‌کند.
.IP \fB\-mautovec\-preference=\fR\fIname\fR 4
.IX Item "-mautovec-preference=name"
تحمیل یک راهبرد گزینش ISA برای بردارسازی خودکار. مقادیر مجاز برای
\fIname\fR عبارتند از:
.RS 4
.IP \fBdefault\fR 4
.IX Item "default"
استفاده از روش‌های اکتشافی (heuristics) پیش‌فرض.
.IP \fBasimd\-only\fR 4
.IX Item "asimd-only"
استفاده صرف از Advanced SIMD برای بردارسازی خودکار.
.IP \fBsve\-only\fR 4
.IX Item "sve-only"
استفاده صرف از SVE برای بردارسازی خودکار.
.IP \fBprefer\-asimd\fR 4
.IX Item "prefer-asimd"
استفاده از هر دو ویژگی Advanced SIMD و SVE. ترجیح‌دادن Advanced SIMD هنگامی که هزینه‌ها
برابر در نظر گرفته شوند.
.IP \fBprefer\-sve\fR 4
.IX Item "prefer-sve"
استفاده از هر دو ویژگی Advanced SIMD و SVE. ترجیح‌دادن SVE هنگامی که هزینه‌ها برابر در نظر گرفته شوند.
.RE
.RS 4
.Sp
برای دستیابی به بهترین کارایی اکیداً توصیه می‌شود که به جای این پارامتر از \fB\-mcpu\fR یا
\&\fB\-mtune\fR استفاده شود. از این پارامتر تنها باید برای بررسی و ارزیابی کد استفاده کرد.
.RE
.IP \fB\-march=\fR\fIname\fR 4
.IX Item "-march=name"
تعیین نام معماری هدف و در صورت نیاز، یک یا چند تغییردهنده ویژگی (feature modifier).
این گزینه ساختاری به صورت
\&\fB\-march=\fR\fIarch\fR{\fB+\fR[\fBno\fR]\fIfeature\fR}* دارد.
.Sp
جدول زیر مقادیر مجاز برای \fIarch\fR و ویژگی‌هایی که به‌طور پیش‌فرض توسط آن‌ها فعال می‌شوند
را خلاصه می‌کند:
.RS 4
.IP "\fIمقدار arch\fR : \fIمعماری\fR : \fIبه‌طور پیش‌فرض شامل\fR" 4
.IX Item "arch value : Architecture : Includes by default"
.PD 0
.IP "\fBarmv8\-a\fR : Armv8\-A : \fB+fp\fR, \fB+simd\fR" 4
.IX Item "armv8-a : Armv8-A : +fp, +simd"
.IP "\fBarmv8.1\-a\fR : Armv8.1\-A : \fBarmv8\-a\fR, \fB+crc\fR, \fB+lse\fR, \fB+rdma\fR" 4
.IX Item "armv8.1-a : Armv8.1-A : armv8-a, +crc, +lse, +rdma"
.IP "\fBarmv8.2\-a\fR : Armv8.2\-A : \fBarmv8.1\-a\fR" 4
.IX Item "armv8.2-a : Armv8.2-A : armv8.1-a"
.IP "\fBarmv8.3\-a\fR : Armv8.3\-A : \fBarmv8.2\-a\fR, \fB+pauth\fR, \fB+fcma\fR, \fB+jscvt\fR" 4
.IX Item "armv8.3-a : Armv8.3-A : armv8.2-a, +pauth, +fcma, +jscvt"
.IP "\fBarmv8.4\-a\fR : Armv8.4\-A : \fBarmv8.3\-a\fR, \fB+flagm\fR, \fB+fp16fml\fR, \fB+dotprod\fR, \fB+rcpc2\fR" 4
.IX Item "armv8.4-a : Armv8.4-A : armv8.3-a, +flagm, +fp16fml, +dotprod, +rcpc2"
.IP "\fBarmv8.5\-a\fR : Armv8.5\-A : \fBarmv8.4\-a\fR, \fB+sb\fR, \fB+ssbs\fR, \fB+predres\fR, \fB+frintts\fR, \fB+flagm2\fR" 4
.IX Item "armv8.5-a : Armv8.5-A : armv8.4-a, +sb, +ssbs, +predres, +frintts, +flagm2"
.IP "\fBarmv8.6\-a\fR : Armv8.6\-A : \fBarmv8.5\-a\fR, \fB+bf16\fR, \fB+i8mm\fR" 4
.IX Item "armv8.6-a : Armv8.6-A : armv8.5-a, +bf16, +i8mm"
.IP "\fBarmv8.7\-a\fR : Armv8.7\-A : \fBarmv8.6\-a\fR, \fB+wfxt\fR, \fB+xs\fR" 4
.IX Item "armv8.7-a : Armv8.7-A : armv8.6-a, +wfxt, +xs"
.IP "\fBarmv8.8\-a\fR : Armv8.8\-a : \fBarmv8.7\-a\fR, \fB+mops\fR" 4
.IX Item "armv8.8-a : Armv8.8-a : armv8.7-a, +mops"
.IP "\fBarmv8.9\-a\fR : Armv8.9\-a : \fBarmv8.8\-a\fR" 4
.IX Item "armv8.9-a : Armv8.9-a : armv8.8-a"
.IP "\fBarmv9\-a\fR : Armv9\-A : \fBarmv8.5\-a\fR, \fB+sve\fR, \fB+sve2\fR" 4
.IX Item "armv9-a : Armv9-A : armv8.5-a, +sve, +sve2"
.IP "\fBarmv9.1\-a\fR : Armv9.1\-A : \fBarmv9\-a\fR, \fB+bf16\fR, \fB+i8mm\fR" 4
.IX Item "armv9.1-a : Armv9.1-A : armv9-a, +bf16, +i8mm"
.IP "\fBarmv9.2\-a\fR : Armv9.2\-A : \fBarmv9.1\-a\fR, \fB+wfxt\fR, \fB+xs\fR" 4
.IX Item "armv9.2-a : Armv9.2-A : armv9.1-a, +wfxt, +xs"
.IP "\fBarmv9.3\-a\fR : Armv9.3\-A : \fBarmv9.2\-a\fR, \fB+mops\fR" 4
.IX Item "armv9.3-a : Armv9.3-A : armv9.2-a, +mops"
.IP "\fBarmv9.4\-a\fR : Armv9.4\-A : \fBarmv9.3\-a\fR, \fB+sve2p1\fR" 4
.IX Item "armv9.4-a : Armv9.4-A : armv9.3-a, +sve2p1"
.IP "\fBarmv9.5\-a\fR : Armv9.5\-A : \fBarmv9.4\-a\fR, \fBcpa\fR, \fB+faminmax\fR, \fB+lut\fR" 4
.IX Item "armv9.5-a : Armv9.5-A : armv9.4-a, cpa, +faminmax, +lut"
.IP "\fBarmv8\-r\fR : Armv8\-R : \fBarmv8\-r\fR" 4
.IX Item "armv8-r : Armv8-R : armv8-r"
.PD
.RE
.RS 4
.Sp
مقدار \fBnative\fR در سامانه‌های بومی AArch64 GNU/Linux در دسترس بوده و
باعث می‌شود کامپایلر معماری سامانه میزبان را برگزیند. این گزینه در صورتی که کامپایلر
نتواند معماری سامانه میزبان را تشخیص دهد، هیچ اثری نخواهد داشت. هنگامی که \fB\-march=native\fR
مشخص شود و هیچ گزینه \fB\-mcpu\fR یا \fB\-mtune\fR دیگری داده نشده باشد،
GCC پردازنده میزبان را به عنوان پردازنده مبنای بهینه‌سازی و نیز استخراج ویژگی‌های معماری
انتخاب می‌کند؛ به بیان دیگر، با \fB\-march=native\fR همانند \fB\-mcpu=native\fR رفتار می‌شود.
.Sp
مقادیر مجاز برای \fIfeature\fR در زیربخش مربوط به
\&\fBaarch64\-feature\-modifiers,,\fR\fB\-march\fR \fBand\fR \fB\-mcpu\fR
\&\fBFeature Modifiers\fR فهرست شده‌اند. در صورت تعیین تغییردهنده‌های متناقض،
راست‌ترین ویژگی اعمال می‌شود.
.Sp
کامپایلر GCC از \fIname\fR برای تعیین نوع دستورالعمل‌هایی که می‌تواند در زمان
تولید کد اسمبلی صادر کند، استفاده می‌کند. چنانچه \fB\-march\fR بدون مشخص‌کردن
هیچ‌یک از گزینه‌های \fB\-mtune\fR یا \fB\-mcpu\fR تعیین شود، کد تولیدی به‌گونه‌ای
بهینه‌سازی می‌گردد که روی طیف وسیعی از پردازنده‌های هدفی که معماری مربوطه را پیاده‌سازی کرده‌اند
کارایی خوبی داشته باشد.
.RE
.IP \fB\-mtune=\fR\fIname\fR 4
.IX Item "-mtune=name"
نام پردازنده هدفی را مشخص می‌کند که GCC باید کارایی کد را برای آن تنظیم (tune) کند.
مقادیر مجاز برای این گزینه عبارتند از:
\&\fBgeneric\fR، \fBcortex\-a35\fR، \fBcortex\-a53\fR، \fBcortex\-a55\fR،
\&\fBcortex\-a57\fR، \fBcortex\-a72\fR، \fBcortex\-a73\fR، \fBcortex\-a75\fR،
\&\fBcortex\-a76\fR، \fBcortex\-a76ae\fR، \fBcortex\-a77\fR،
\&\fBcortex\-a65\fR، \fBcortex\-a65ae\fR، \fBcortex\-a34\fR،
\&\fBcortex\-a78\fR، \fBcortex\-a78ae\fR، \fBcortex\-a78c\fR،
\&\fBares\fR، \fBexynos\-m1\fR، \fBemag\fR، \fBfalkor\fR،
\&\fBoryon\-1\fR،
\&\fBneoverse\-512tvb\fR، \fBneoverse\-e1\fR، \fBneoverse\-n1\fR،
\&\fBneoverse\-n2\fR، \fBneoverse\-v1\fR، \fBneoverse\-v2\fR، \fBgrace\fR،
\&\fBneoverse\-v3\fR، \fBneoverse\-v3ae\fR، \fBarmagicpu\fR، \fBneoverse\-n3\fR،
\&\fBolympus\fR، \fBrigel\fR، \fBcortex\-a725\fR، \fBcortex\-x925\fR،
\&\fBqdf24xx\fR، \fBsaphira\fR، \fBphecda\fR، \fBxgene1\fR، \fBvulcan\fR،
\&\fBocteontx\fR، \fBocteontx81\fR،  \fBocteontx83\fR،
\&\fBocteontx2\fR، \fBocteontx2t98\fR، \fBocteontx2t96\fR
\&\fBocteontx2t93\fR، \fBocteontx2f95\fR، \fBocteontx2f95n\fR،
\&\fBocteontx2f95mm\fR،
\&\fBa64fx\fR، \fBfujitsu\-monaka\fR،
\&\fBthunderx\fR، \fBthunderxt88\fR،
\&\fBthunderxt88p1\fR، \fBthunderxt81\fR، \fBtsv110\fR، \fBhip12\fR،
\&\fBthunderxt83\fR، \fBthunderx2t99\fR، \fBthunderx3t110\fR، \fBzeus\fR،
\&\fBcortex\-a57.cortex\-a53\fR، \fBcortex\-a72.cortex\-a53\fR،
\&\fBcortex\-a73.cortex\-a35\fR، \fBcortex\-a73.cortex\-a53\fR،
\&\fBcortex\-a75.cortex\-a55\fR، \fBcortex\-a76.cortex\-a55\fR،
\&\fBcortex\-r82\fR، \fBcortex\-r82ae\fR، \fBcortex\-x1\fR، \fBcortex\-x1c\fR،
\&\fBcortex\-x2\fR، \fBcortex\-x3\fR، \fBcortex\-x4\fR، \fBcortex\-a510\fR،
\&\fBcortex\-a520\fR، \fBcortex\-a520ae\fR، \fBcortex\-a710\fR، \fBcortex\-a715\fR،
\&\fBcortex\-a720\fR، \fBcortex\-a720ae\fR، \fBampere1\fR، \fBampere1a\fR،
\&\fBampere1b\fR، \fBampere1c\fR، \fBcobalt\-100\fR، \fBapple\-m1\fR،
\&\fBapple\-m2\fR، \fBapple\-m3\fR، \fBapple\-m4\fR، \fBapple\-m5\fR، \fBc1\-nano\fR،
\&\fBc1\-pro\fR، \fBc1\-premium\fR، \fBc1\-ultra\fR و \fBnative\fR.
.Sp
مقادیر \fBcortex\-a57.cortex\-a53\fR، \fBcortex\-a72.cortex\-a53\fR،
\&\fBcortex\-a73.cortex\-a35\fR، \fBcortex\-a73.cortex\-a53\fR،
\&\fBcortex\-a75.cortex\-a55\fR، \fBcortex\-a76.cortex\-a55\fR،
\&\fBapple\-m1\fR، \fBapple\-m2\fR، \fBapple\-m3\fR، \fBgb10\fR تعیین می‌کنند که GCC
باید کد را برای سامانه‌های big.LITTLE بهینه‌سازی کند.
.Sp
مقدار \fBneoverse\-512tvb\fR مشخص می‌کند که GCC باید برای هسته‌های Neoverse
که (الف) SVE را پیاده‌سازی کرده و (ب) مجموع پهنای باند برداری ۵۱۲ بیت بر چرخه دارند،
تنظیم شود. به بیانی دیگر، این گزینه به GCC اعلام می‌کند تا برای هسته‌های Neoverse تنظیم گردد
که می‌توانند ۴ دستورالعمل محاسباتی ۱۲۸ بیتی Advanced SIMD در هر چرخه و تعداد معادلی
دستورالعمل محاسباتی SVE در هر چرخه (۲ دستور برای SVE ۲۵۶ بیتی، ۴ دستور برای SVE ۱۲۸ بیتی)
اجرا کنند. این مورد عمومی‌تر از بهینه‌سازی برای یک هسته خاص مانند Neoverse V1 است،
اما خاص‌تر از تنظیم پیش‌فرضی است که در زیر شرح داده شده است.
.Sp
علاوه بر این، در سامانه‌های بومی AArch64 GNU/Linux مقدار
\&\fBnative\fR کارایی را برای سامانه میزبان بهینه‌سازی می‌کند. در صورتی که کامپایلر نتواند
پردازنده سامانه میزبان را شناسایی کند، این گزینه تأثیری نخواهد داشت.
.Sp
چنانچه هیچ‌یک از گزینه‌های \fB\-mtune=\fR، \fB\-mcpu=\fR یا \fB\-march=\fR
تعیین نشده باشند، کد به‌گونه‌ای بهینه‌سازی می‌شود که در طیف وسیعی از پردازنده‌های هدف
کارایی مناسبی ارائه دهد.
.Sp
نمی‌توان به این گزینه پسوند تغییردهنده‌های ویژگی (feature modifiers) افزود..IP \fB\-mcpu=\fR\fIname\fR 4
.IX Item "-mcpu=name"
نام پردازندهٔ هدف را مشخص می‌کند که می‌تواند به صورت اختیاری با یک یا چند اصلاح‌کنندهٔ قابلیت (feature modifier) پسوندگذاری شود. این گزینه به شکل
\&\fB\-mcpu=\fR\fIcpu\fR{\fB+\fR[\fBno\fR]\fIfeature\fR}*
است که مقادیر مجاز برای \fIcpu\fR همان مقادیر موجود برای \fB\-mtune\fR هستند. مقادیر مجاز برای \fIfeature\fR در زیربخش
\&\fBaarch64\-feature\-modifiers,,\fR\fB\-march\fR \fBand\fR \fB\-mcpu\fR
\&\fBFeature Modifiers\fR
مستند شده‌اند. در صورت تعیین اصلاح‌کننده‌های قابلیتِ متعارض، راست‌ترین قابلیت استفاده می‌شود.
.Sp
کامپایلر GCC از \fIname\fR استفاده می‌کند تا مشخص کند هنگام تولید کد اسمبلی چه نوع دستورالعمل‌هایی را می‌تواند صادر کند (همانند \fB\-march\fR) و پردازندهٔ هدفی را که باید عملکرد برای آن تنظیم شود تعیین کند (همانند \fB\-mtune\fR). در جاهایی که این گزینه همراه با \fB\-march\fR یا \fB\-mtune\fR استفاده شود، آن گزینه‌ها بر بخش مربوطه از این گزینه اولویت خواهند داشت.
.Sp
گزینهٔ \&\fB\-mcpu=neoverse\-512tvb\fR از این جهت خاص است که به یک هستهٔ مشخص اشاره نمی‌کند، بلکه به تمام هسته‌های Neoverse اشاره دارد که (الف) SVE را پیاده‌سازی کرده‌اند و (ب) پهنای باند برداری کل ۵۱۲ بیت در هر چرخه دارند. مگر اینکه توسط \fB\-march\fR لغو شود، \&\fB\-mcpu=neoverse\-512tvb\fR کدی تولید می‌کند که می‌تواند روی یک هستهٔ Neoverse V1 اجرا شود، چرا که Neoverse V1 نخستین هستهٔ Neoverse با این ویژگی‌ها است. مگر اینکه توسط \fB\-mtune\fR لغو شود، \&\fB\-mcpu=neoverse\-512tvb\fR کد را به همان شیوه‌ای تنظیم می‌کند که برای \&\fB\-mtune=neoverse\-512tvb\fR انجام می‌شود.
.IP \fB\-moverride=\fR\fIstring\fR 4
.IX Item "-moverride=string"
تصمیمات تنظیم (tuning) اتخاذشده توسط بخش پشتی (back-end) را در پاسخ به سوییچ \&\fB\-mtune=\fR لغو و بازنویسی می‌کند. ساختار دستوری، مفاهیم و مقادیر پذیرفته‌شده برای \fIstring\fR در این گزینه تضمین نمی‌شود که در میان نگارش‌های مختلف یکپارچه بماند.
.Sp
این گزینه تنها برای استفاده در هنگام توسعهٔ GCC در نظر گرفته شده است.
.IP \fB\-mpc\-relative\-literal\-loads\fR 4
.IX Item "-mpc-relative-literal-loads"
.PD 0
.IP \fB\-mno\-pc\-relative\-literal\-loads\fR 4
.IX Item "-mno-pc-relative-literal-loads"
.PD
بارگذاری‌های مقادیر لفظی نسبی به PC (شمارندهٔ برنامه) را فعال یا غیرفعال می‌کند. با این گزینه، استخرهای مقادیر لفظی (literal pools) با استفاده از یک دستورالعمل منفرد در دسترس قرار گرفته و پس از هر تابع صادر می‌شوند. این امر حداکثر اندازهٔ توابع را به 1MB محدود می‌کند. این گزینه به‌طور پیش‌فرض برای \&\fB\-mcmodel=tiny\fR فعال است.
.IP \fB\-msign\-return\-address=\fR\fIscope\fR 4
.IX Item "-msign-return-address=scope"
دامنهٔ توابعی را که امضای آدرس بازگشت روی آن‌ها اعمال می‌شود انتخاب می‌کند. مقادیر مجاز عبارتند از \fBnone\fR که امضای آدرس بازگشت را غیرفعال می‌کند، \&\fBnon\-leaf\fR که امضای اشاره‌گر را برای توابعی که توابع برگ (leaf) نیستند فعال می‌سازد، و \fBall\fR که امضای اشاره‌گر را برای تمام توابع فعال می‌کند. مقدار پیش‌فرض \fBnone\fR است. این گزینه به نفع \&\fB\-mbranch\-protection\fR منسوخ شده است.
.IP \fB\-mbranch\-protection=\fR\fIfeatures\fR 4
.IX Item "-mbranch-protection=features"
قابلیت‌های محافظت از انشعاب مورد استفاده را انتخاب می‌کند.
\&\fIfeatures\fR می‌تواند یکی از شکل‌های زیر را داشته باشد:
.Sp
مقدار \&\fBnone\fR پیش‌فرض است و تمام انواع محافظت از انشعاب را غیرفعال می‌کند.
.Sp
مقدار \&\fBstandard\fR تمام انواع قابلیت‌های محافظت از انشعاب را فعال می‌کند. اگر قابلیتی گزینه‌های تنظیم بیشتری داشته باشد، \fBstandard\fR آن را روی سطح استاندارد خود قرار می‌دهد.
.Sp
مقدار \&\fBpac\-ret\fR امضای آدرس بازگشت را در سطح استاندارد خود فعال می‌کند: امضای توابعی که آدرس بازگشت را در حافظه ذخیره می‌کنند (توابع غیربرگ عملاً همیشه این کار را انجام می‌دهند) با استفاده از A\-key.
.Sp
مقدار \&\fBpac\-ret+leaf\fR امضای \fBpac\-ret\fR را گسترش می‌دهد تا توابع برگ را نیز شامل شود.
.Sp
مقادیر \&\fBpac\-ret+b\-key\fR یا \fBpac\-ret+leaf+b\-key\fR می‌توانند برای امضای توابع با B\-key به‌جای A\-key استفاده شوند.
.Sp
مقدار \&\fBbti\fR سازوکار شناسایی هدف انشعاب (branch target identification) را فعال می‌کند.
.Sp
مقدار \&\fBgcs\fR تولید کد سازگار با پشتهٔ کنترل حفاظت‌شده (guarded control stack) را فعال می‌کند.
.IP \fB\-mharden\-sls=\fR\fIopts\fR 4
.IX Item "-mharden-sls=opts"
مقاوم‌سازی کامپایلر را در برابر حدس‌زنی خط مستقیم (SLS) فعال می‌کند.
\&\fIopts\fR فهرستی از گزینه‌های زیر است که با ویرگول از یکدیگر جدا شده‌اند:
.RS 4
.IP \fBretbr\fR 4
.IX Item "retbr"
.PD 0
.IP \fBblr\fR 4
.IX Item "blr"
.PD
.RE
.RS 4
.Sp
علاوه بر این، \fB\-mharden\-sls=all\fR تمام مقاوم‌سازی‌های SLS را فعال می‌کند در حالی که \&\fB\-mharden\-sls=none\fR تمام مقاوم‌سازی‌های SLS را غیرفعال می‌سازد.
.RE
.IP \fB\-mearly\-ra=\fR\fIscope\fR 4
.IX Item "-mearly-ra=scope"
تعیین می‌کند چه زمانی یک گام زودهنگام تخصیص ثبات فعال شود. این گام پیش از زمان‌بندی دستورالعمل‌ها اجرا شده و تلاش می‌کند تخصیصی بدون ریزش (spill-free) برای کدهای ممیز شناور و برداری پیدا کند. همچنین تلاش می‌کند از دستورالعمل‌های چندثباتی گام‌دار، مانند LD1 و ST1 گام‌دار در SME2 استفاده نماید.
.Sp
مقادیر ممکن برای \fIscope\fR عبارتند از: \fIall\fR که این گام را روی تمام توابع اجرا می‌کند؛ \fIstrided\fR که این گام را روی توابعی اجرا می‌کند که به دستورالعمل‌های چندثباتی گام‌دار دسترسی دارند؛ و \fInone\fR که این گام را غیرفعال می‌کند.
.Sp
گزینهٔ \&\fB\-mearly\-ra=all\fR برای \fB\-O2\fR و بالاتر، و برای \&\fB\-Os\fR پیش‌فرض است. در غیر این صورت، \fB\-mearly\-ra=none\fR پیش‌فرض خواهد بود.
.IP \fB\-mearly\-ldp\-fusion\fR 4
.IX Item "-mearly-ldp-fusion"
.PD 0
.IP \fB\-mno\-early\-ldp\-fusion\fR 4
.IX Item "-mno-early-ldp-fusion"
.PD
رونوشتی از گام ادغام جفت بارگذاری/ذخیره‌سازی در AArch64 را فعال می‌کند که پیش از تخصیص ثبات اجرا می‌شود. به‌طور پیش‌فرض در \fB\-O\fR و بالاتر فعال است.
.IP \fB\-mlate\-ldp\-fusion\fR 4
.IX Item "-mlate-ldp-fusion"
.PD 0
.IP \fB\-mno\-late\-ldp\-fusion\fR 4
.IX Item "-mno-late-ldp-fusion"
.PD
رونوشتی از گام ادغام جفت بارگذاری/ذخیره‌سازی در AArch64 را فعال می‌کند که پس از تخصیص ثبات اجرا می‌شود. به‌طور پیش‌فرض در \fB\-O\fR و بالاتر فعال است.
.IP \fB\-mnarrow\-gp\-writes\fR 4
.IX Item "-mnarrow-gp-writes"
تبدیل نوشتن در ثبات‌های همه‌منظورهٔ ۶۴ بیتی به عملیات‌های ۳۲ بیتی معادل را در زمانی که ۳۲ بیت بالایی مشخصاً صفر هستند فعال می‌کند. این گام می‌تواند با \-mnarrow\-gp\-writes کنترل شود و در \-O2 و بالاتر فعال است، اما به‌طور پیش‌فرض فعال نیست، مگر برای \fB\-mcpu=olympus\fR.
.IP \fB\-msve\-vector\-bits=\fR\fIbits\fR 4
.IX Item "-msve-vector-bits=bits"
تعداد بیت‌ها در یک ثبات برداری SVE را مشخص می‌کند. این گزینه تنها زمانی تأثیر دارد که SVE فعال باشد.
.Sp
کامپایلر GCC از دو شکل تولید کد SVE پشتیبانی می‌کند: خروجی «مستقل از طول بردار» (vector-length agnostic) که با هر اندازه‌ای از ثبات برداری کار می‌کند، و خروجی «وابسته به طول بردار» (vector-length specific) که به GCC امکان می‌دهد در مواردی که برای بهینه‌سازی مفید است، فرض‌هایی را دربارهٔ طول بردار در نظر بگیرد. مقادیر ممکن برای \fBbits\fR عبارتند از: \fBscalable\fR، \fB128\fR، \&\fB256\fR، \fB512\fR، \fB1024\fR و \fB2048\fR. تعیین \fBscalable\fR خروجی مستقل از طول بردار را انتخاب می‌کند. در حال حاضر \fB\-msve\-vector\-bits=128\fR نیز برای اهداف بزرگ‌اندیان (big-endian) خروجی مستقل از طول بردار تولید می‌کند. تمام مقادیر دیگر کدهای وابسته به طول بردار تولید می‌کنند. رفتار این مقادیر ممکن است در نگارش‌های آینده تغییر کند و به هیچ مقداری جز \fBscalable\fR نباید برای تولید کدی که بین طول‌های مختلف بردار SVE سخت‌افزاری قابل‌حمل (portable) باشد، اتکا کرد.
.Sp
پیش‌فرض \fB\-msve\-vector\-bits=scalable\fR است که کد مستقل از طول بردار تولید می‌کند.
.PP
اصلاح‌کننده‌های قابلیت \fB\-march\fR و \fB\-mcpu\fR
.IX Subsection "-march and -mcpu Feature Modifiers"
.PP
اصلاح‌کننده‌های قابلیت مورد استفاده با \fB\-march\fR و \fB\-mcpu\fR می‌توانند هر یک از موارد زیر و معکوس آن‌ها یعنی \fBno\fR\fIfeature\fR باشند:
.IP \fBcrc\fR 4
.IX Item "crc"
افزونهٔ CRC را فعال می‌کند. این گزینه به‌طور پیش‌فرض برای \&\fB\-march=armv8.1\-a\fR فعال است.
.IP \fBcrypto\fR 4
.IX Item "crypto"
افزونهٔ Crypto را فعال می‌کند. این گزینه همچنین دستورالعمل‌های Advanced SIMD و ممیز شناور را فعال می‌سازد.
.IP \fBfp\fR 4
.IX Item "fp"
دستورالعمل‌های ممیز شناور را فعال می‌کند. این گزینه به‌طور پیش‌فرض برای تمام مقادیر ممکنِ گزینه‌های \fB\-march\fR و \fB\-mcpu\fR فعال است.
.IP \fBsimd\fR 4
.IX Item "simd"
دستورالعمل‌های Advanced SIMD را فعال می‌کند. این گزینه همچنین دستورالعمل‌های ممیز شناور را فعال می‌سازد. این گزینه به‌طور پیش‌فرض برای تمام مقادیر ممکنِ گزینه‌های \&\fB\-march\fR و \fB\-mcpu\fR فعال است.
.IP \fBsve\fR 4
.IX Item "sve"
دستورالعمل‌های Scalable Vector Extension را فعال می‌کند. این گزینه همچنین دستورالعمل‌های Advanced SIMD و ممیز شناور را فعال می‌سازد.
.IP \fBlse\fR 4
.IX Item "lse"
دستورالعمل‌های Large System Extension را فعال می‌کند. این گزینه به‌طور پیش‌فرض برای \&\fB\-march=armv8.1\-a\fR فعال است..IP \fBrdma\fR 4
.IX Item "rdma"
فعال‌سازی دستورالعمل‌های Round Double Multiply Accumulate. این گزینه به‌طور پیش‌فرض
برای \fB\-march=armv8.1\-a\fR فعال است.
.IP \fBfp16\fR 4
.IX Item "fp16"
فعال‌سازی افزونهٔ FP16. این گزینه همچنین دستورالعمل‌های ممیز شناور را فعال می‌کند.
.IP \fBfp16fml\fR 4
.IX Item "fp16fml"
فعال‌سازی افزونهٔ FP16 fmla. این گزینه همچنین افزونه‌های FP16 و
دستورالعمل‌های ممیز شناور را فعال می‌کند. این گزینه به‌طور پیش‌فرض برای \fB\-march=armv8.4\-a\fR فعال است. استفاده از این گزینه با معماری‌های پیش از Armv8.2\-A پشتیبانی نمی‌شود.
.IP \fBrcpc\fR 4
.IX Item "rcpc"
فعال‌سازی افزونهٔ RCpc. این گزینه استفاده از دستورالعمل‌های LDAPR را برای
معناشناسی اتمیک بارگذاری\-اکتساب (load\-acquire atomic semantics) فعال کرده و آن را به اسمبلر منتقل می‌کند، که امکان
استفاده از دستورالعمل‌های افزونهٔ RCpc را در عبارت‌های inline asm فراهم می‌سازد.
.IP \fBdotprod\fR 4
.IX Item "dotprod"
فعال‌سازی افزونهٔ Dot Product. این گزینه همچنین دستورالعمل‌های Advanced SIMD را فعال می‌کند.
.IP \fBaes\fR 4
.IX Item "aes"
فعال‌سازی افزونه‌های رمزنگاری aes و pmull در Armv8\-a. این گزینه همچنین دستورالعمل‌های
Advanced SIMD را فعال می‌کند.
.IP \fBsha2\fR 4
.IX Item "sha2"
فعال‌سازی افزونهٔ رمزنگاری sha2 در Armv8\-a. این گزینه همچنین دستورالعمل‌های Advanced SIMD را فعال می‌کند.
.IP \fBsha3\fR 4
.IX Item "sha3"
فعال‌سازی افزونهٔ رمزنگاری sha512 و sha3. این گزینه همچنین دستورالعمل‌های Advanced SIMD
را فعال می‌کند. استفاده از این گزینه با معماری‌های پیش از Armv8.2\-A پشتیبانی نمی‌شود.
.IP \fBsm4\fR 4
.IX Item "sm4"
فعال‌سازی افزونهٔ رمزنگاری sm3 و sm4. این گزینه همچنین دستورالعمل‌های Advanced SIMD را فعال می‌کند.
استفاده از این گزینه با معماری‌های پیش از Armv8.2\-A پشتیبانی نمی‌شود.
.IP \fBprofile\fR 4
.IX Item "profile"
فعال‌سازی افزونهٔ Statistical Profiling. این گزینه صرفاً برای فعال‌سازی
افزونه در سطح اسمبلر است و بر تولید کد تأثیری ندارد.
.IP \fBrng\fR 4
.IX Item "rng"
فعال‌سازی دستورالعمل‌های Random Number در Armv8.5\-a. این گزینه صرفاً برای
فعال‌سازی افزونه در سطح اسمبلر است و بر تولید
کد تأثیری ندارد.
.IP \fBmemtag\fR 4
.IX Item "memtag"
فعال‌سازی افزونه‌های Memory Tagging در Armv8.5\-a.
استفاده از این گزینه با معماری‌های پیش از Armv8.5\-A پشتیبانی نمی‌شود.
.IP \fBsb\fR 4
.IX Item "sb"
فعال‌سازی دستورالعمل Speculation Barrier در Armv8\-a. این گزینه صرفاً برای
فعال‌سازی افزونه در سطح اسمبلر است و بر تولید
کد تأثیری ندارد. این گزینه به‌طور پیش‌فرض برای \fB\-march=armv8.5\-a\fR فعال است.
.IP \fBssbs\fR 4
.IX Item "ssbs"
فعال‌سازی دستورالعمل Speculative Store Bypass Safe در Armv8\-a. این گزینه
صرفاً برای فعال‌سازی افزونه در سطح اسمبلر است و بر تولید کد
تأثیری ندارد. این گزینه به‌طور پیش‌فرض برای \fB\-march=armv8.5\-a\fR فعال است.
.IP \fBpredres\fR 4
.IX Item "predres"
فعال‌سازی دستورالعمل‌های Execution and Data Prediction Restriction در Armv8\-a.
این گزینه صرفاً برای فعال‌سازی افزونه در سطح اسمبلر است و
بر تولید کد تأثیری ندارد. این گزینه به‌طور پیش‌فرض برای
\&\fB\-march=armv8.5\-a\fR فعال است.
.IP \fBsve2\fR 4
.IX Item "sve2"
فعال‌سازی Scalable Vector Extension 2 در Armv8\-a. این گزینه همچنین دستورالعمل‌های
SVE را فعال می‌کند.
.IP \fBsve2\-bitperm\fR 4
.IX Item "sve2-bitperm"
فعال‌سازی دستورالعمل‌های bitperm در SVE2. این گزینه همچنین دستورالعمل‌های SVE2 را فعال می‌کند.
.IP \fBsve2\-sm4\fR 4
.IX Item "sve2-sm4"
فعال‌سازی دستورالعمل‌های sm4 در SVE2. این گزینه همچنین دستورالعمل‌های SVE2 را فعال می‌کند.
.IP \fBsve2\-aes\fR 4
.IX Item "sve2-aes"
فعال‌سازی دستورالعمل‌های aes در SVE2. این گزینه همچنین دستورالعمل‌های SVE2 را فعال می‌کند.
.IP \fBsve2\-sha3\fR 4
.IX Item "sve2-sha3"
فعال‌سازی دستورالعمل‌های sha3 در SVE2. این گزینه همچنین دستورالعمل‌های SVE2 را فعال می‌کند.
.IP \fBsve2p1\fR 4
.IX Item "sve2p1"
فعال‌سازی دستورالعمل‌های SVE2.1. این گزینه همچنین دستورالعمل‌های SVE2 را فعال می‌کند.
.IP \fBtme\fR 4
.IX Item "tme"
فعال‌سازی افزونهٔ حافظه تراکنشی (Transactional Memory Extension).
.IP \fBi8mm\fR 4
.IX Item "i8mm"
فعال‌سازی دستورالعمل‌های ضرب ماتریسی عدد صحیح ۸ بیتی. این گزینه همچنین
دستورالعمل‌های ممیز شناور و Advanced SIMD را فعال می‌کند. این گزینه به‌طور پیش‌فرض
برای \fB\-march=armv8.6\-a\fR فعال است. استفاده از این گزینه با معماری‌های
پیش از Armv8.2\-A پشتیبانی نمی‌شود.
.IP \fBf32mm\fR 4
.IX Item "f32mm"
فعال‌سازی دستورالعمل‌های ضرب ماتریسی ممیز شناور ۳۲ بیتی. این گزینه همچنین
دستورالعمل‌های SVE را فعال می‌کند. استفاده از این گزینه با معماری‌های پیش از Armv8.2\-A پشتیبانی
نمی‌شود.
.IP \fBf64mm\fR 4
.IX Item "f64mm"
فعال‌سازی دستورالعمل‌های ضرب ماتریسی ممیز شناور ۶۴ بیتی. این گزینه همچنین
دستورالعمل‌های SVE را فعال می‌کند. استفاده از این گزینه با معماری‌های پیش از Armv8.2\-A پشتیبانی
نمی‌شود.
.IP \fBbf16\fR 4
.IX Item "bf16"
فعال‌سازی دستورالعمل‌های ممیز شناور با دقت نیمهٔ مغز (brain half\-precision). این گزینه همچنین
دستورالعمل‌های ممیز شناور و Advanced SIMD را فعال می‌کند. این گزینه به‌طور پیش‌فرض
برای \fB\-march=armv8.6\-a\fR فعال است. استفاده از این گزینه با معماری‌های
پیش از Armv8.2\-A پشتیبانی نمی‌شود.
.IP \fBls64\fR 4
.IX Item "ls64"
فعال‌سازی دستورالعمل‌های بارگذاری و ذخیرهٔ اتمیک ۶۴ بایتی برای شتاب‌دهنده‌ها.
.IP \fBmops\fR 4
.IX Item "mops"
فعال‌سازی دستورالعمل‌ها برای شتاب‌بخشی به عملیات‌های حافظه مانند \f(CW\*(C`memcpy\*(C'\fR،
\&\f(CW\*(C`memmove\*(C'\fR و \f(CW\*(C`memset\*(C'\fR. این گزینه به‌طور پیش‌فرض برای
\&\fB\-march=armv8.8\-a\fR فعال است.
.IP \fBflagm\fR 4
.IX Item "flagm"
فعال‌سازی افزونهٔ دستورالعمل‌های دستکاری پرچم (Flag Manipulation).
.IP \fBflagm2\fR 4
.IX Item "flagm2"
فعال‌سازی دستورالعمل‌های تبدیل پرچم FlagM2.
.IP \fBpauth\fR 4
.IX Item "pauth"
فعال‌سازی افزونهٔ اعتبارسنجی اشاره‌گر (Pointer Authentication Extension).
.IP \fBcssc\fR 4
.IX Item "cssc"
فعال‌سازی دستورالعمل‌های Common Short Sequence Compression.
.IP \fBcmpbr\fR 4
.IX Item "cmpbr"
فعال‌سازی دستورالعمل‌های کوتاه‌تر مقایسه و انشعاب، شامل \f(CW\*(C`cbb\*(C'\fR، \f(CW\*(C`cbh\*(C'\fR و
\&\f(CW\*(C`cb\*(C'\fR.
.IP \fBsme\fR 4
.IX Item "sme"
فعال‌سازی افزونهٔ ماتریس مقیاس‌پذیر (Scalable Matrix Extension).
.IP \fBsme\-i16i64\fR 4
.IX Item "sme-i16i64"
فعال‌سازی افزونهٔ FEAT_SME_I16I64 برای SME. این گزینه همچنین دستورالعمل‌های SME
را فعال می‌کند.
.IP \fBsme\-f64f64\fR 4
.IX Item "sme-f64f64"
فعال‌سازی افزونهٔ FEAT_SME_F64F64 برای SME. این گزینه همچنین دستورالعمل‌های SME
را فعال می‌کند.
.IP \fBsme2\fR 4
.IX Item "sme2"
فعال‌سازی Scalable Matrix Extension 2. این گزینه همچنین دستورالعمل‌های SME را فعال می‌کند.
.IP \fBsme\-f8f16\fR 4
.IX Item "sme-f8f16"
فعال‌سازی افزونهٔ FEAT_SME_F8F16 برای SME. این گزینه همچنین دستورالعمل‌های SME2 و
FP8 را فعال می‌کند.
.IP \fBsme\-f8f32\fR 4
.IX Item "sme-f8f32"
فعال‌سازی افزونهٔ FEAT_SME_F8F32 برای SME. این گزینه همچنین دستورالعمل‌های SME2 و
FP8 را فعال می‌کند.
.IP \fBsme\-b16b16\fR 4
.IX Item "sme-b16b16"
فعال‌سازی افزونهٔ FEAT_SME_B16B16 برای SME. این گزینه همچنین دستورالعمل‌های SME2
و SVE_B16B16 را فعال می‌کند.
.IP \fBsme\-f16f16\fR 4
.IX Item "sme-f16f16"
فعال‌سازی افزونهٔ FEAT_SME_F16F16 برای SME. این گزینه همچنین دستورالعمل‌های SME2
را فعال می‌کند.
.IP \fBsme2p1\fR 4
.IX Item "sme2p1"
فعال‌سازی افزونهٔ Scalable Matrix Extension نسخهٔ ۲.۱. این گزینه همچنین دستورالعمل‌های
SME2 را فعال می‌کند.
.IP \fBfcma\fR 4
.IX Item "fcma"
فعال‌سازی افزونه‌های SIMD برای اعداد مختلط.
.IP \fBjscvt\fR 4
.IX Item "jscvt"
فعال‌سازی دستورالعمل تبدیل جاوااسکریپت \f(CW\*(C`fjcvtzs\*(C'\fR.
.IP \fBfrintts\fR 4
.IX Item "frintts"
فعال‌سازی دستورالعمل‌های گرد کردن ممیز شناور به مقدار عدد صحیح.
.IP \fBwfxt\fR 4
.IX Item "wfxt"
فعال‌سازی دستورالعمل‌های \f(CW\*(C`wfet\*(C'\fR و \f(CW\*(C`wfit\*(C'\fR.
.IP \fBxs\fR 4
.IX Item "xs"
فعال‌سازی افزونهٔ مشخصهٔ حافظهٔ XS..IP \fBlse128\fR 4
.IX Item "lse128"
فعال‌سازی افزونه دستورالعمل‌های اتمیک ۱۲۸ بیتی LSE128. این گزینه همچنین
دستورالعمل‌های LSE را فعال می‌کند.
.IP \fBd128\fR 4
.IX Item "d128"
فعال‌سازی پشتیبانی از دستورالعمل‌های خواندن/نوشتن ثبات‌های سیستمی ۱۲۸ بیتی.
این گزینه همچنین افزونه LSE128 را فعال می‌کند.
.IP \fBgcs\fR 4
.IX Item "gcs"
فعال‌سازی پشتیبانی از افزونه Guarded Control Stack برای Armv9.4\-a.
.IP \fBthe\fR 4
.IX Item "the"
فعال‌سازی پشتیبانی از افزونه مقاوم‌سازی ترجمه (translation hardening) در Armv8.9\-a/9.4\-a.
.IP \fBrcpc2\fR 4
.IX Item "rcpc2"
فعال‌سازی افزونه RCpc2.
.IP \fBrcpc3\fR 4
.IX Item "rcpc3"
فعال‌سازی افزونه RCpc3 (سازگاری آزادسازی \- Release Consistency).
.IP \fBfp8\fR 4
.IX Item "fp8"
فعال‌سازی افزونه fp8 (ممیز شناور ۸ بیتی).
.IP \fBfp8fma\fR 4
.IX Item "fp8fma"
فعال‌سازی افزونه ضرب و جمع انباشته (multiply accumulate) برای fp8 (ممیز شناور ۸ بیتی).
.IP \fBssve\-fp8fma\fR 4
.IX Item "ssve-fp8fma"
فعال‌سازی افزونه ضرب و جمع انباشته fp8 (ممیز شناور ۸ بیتی) در حالت
جاری (streaming).
.IP \fBfp8dot4\fR 4
.IX Item "fp8dot4"
فعال‌سازی افزونه ضرب داخلی ۴ جهته از fp8 (ممیز شناور ۸ بیتی) به دقت
یگانه (single\-precision).
.IP \fBssve\-fp8dot4\fR 4
.IX Item "ssve-fp8dot4"
فعال‌سازی افزونه ضرب داخلی ۴ جهته از fp8 (ممیز شناور ۸ بیتی) به دقت
یگانه در حالت جاری.
.IP \fBfp8dot2\fR 4
.IX Item "fp8dot2"
فعال‌سازی افزونه ضرب داخلی ۲ جهته از fp8 (ممیز شناور ۸ بیتی) به
نیم‌دقت (half\-precision).
.IP \fBssve\-fp8dot2\fR 4
.IX Item "ssve-fp8dot2"
فعال‌سازی افزونه ضرب داخلی ۲ جهته از fp8 (ممیز شناور ۸ بیتی) به
نیم‌دقت در حالت جاری.
.IP \fBfaminmax\fR 4
.IX Item "faminmax"
فعال‌سازی افزونه بیشینه/کمینه قدر مطلق ممیز شناور (Floating Point Absolute Maximum/Minimum).
.IP \fBlut\fR 4
.IX Item "lut"
فعال‌سازی افزونه جدول جستجو (Lookup Table).
.IP \fBsme\-lutv2\fR 4
.IX Item "sme-lutv2"
فعال‌سازی افزونه جدول جستجوی SME نسخه ۲ (SME LUTv2).
.IP \fBcpa\fR 4
.IX Item "cpa"
فعال‌سازی دستورالعمل‌های محاسبات اشاره‌گر بررسی‌شده (Checked Pointer Arithmetic).
.IP \fBsve\-b16b16\fR 4
.IX Item "sve-b16b16"
فعال‌سازی افزونه ممیز شناور مغزی غیرتعریض‌شونده (\f(CW\*(C`bf16\*(C'\fR) برای SVE.
این گزینه تنها زمانی تأثیر دارد که \f(CW\*(C`sve2\*(C'\fR یا \f(CW\*(C`sme2\*(C'\fR نیز فعال باشند.
.IP \fBsve\-bfscale\fR 4
.IX Item "sve-bfscale"
فعال‌سازی افزونه SVE_BFSCALE.
.IP \fBpoe2\fR 4
.IX Item "poe2"
فعال‌سازی افزونه Permission Overlays Extension 2.
.IP \fBtev\fR 4
.IX Item "tev"
فعال‌سازی افزونه TIndex Exception\-like Vector Extension.
.IP \fBtlbid\fR 4
.IX Item "tlbid"
فعال‌سازی افزونه دامنه‌های TLBI (TLBI Domains Extension).
.IP \fBgcie\fR 4
.IX Item "gcie"
فعال‌سازی افزونه رابط پردازنده GICv5 (کنترل‌کننده وقفه عمومی).
.IP \fBlscp\fR 4
.IX Item "lscp"
فعال‌سازی افزونه جفت دریافت بارگذاری (load acquire) و آزادسازی ذخیره‌سازی (store release).
.IP \fBmops\-go\fR 4
.IX Item "mops-go"
فعال‌سازی گونه‌های فقط برچسب دستورالعمل‌های MOPS. این گزینه همچنین
دستورالعمل‌های شتاب‌دهی عملیات حافظه و افزونه‌های برچسب‌گذاری حافظه
Armv8.5\-a را فعال می‌کند.
.IP \fBsve2p3\fR 4
.IX Item "sve2p3"
فعال‌سازی SVE2.3. این گزینه همچنین دستورالعمل‌های SVE2.2 را فعال می‌کند.
.IP \fBsme2p3\fR 4
.IX Item "sme2p3"
فعال‌سازی SME2.3. این گزینه همچنین دستورالعمل‌های SME2.2 را فعال می‌کند.
.IP \fBf16f32dot\fR 4
.IX Item "f16f32dot"
فعال‌سازی دستورالعمل‌های f16f32dot در Armv9.7\-a. این گزینه همچنین Advanced SIMD،
دستورالعمل‌های ممیز شناور و دستورالعمل‌های FP16 در Armv8.2\-a را فعال می‌کند.
.IP \fBsve\-b16mm\fR 4
.IX Item "sve-b16mm"
فعال‌سازی افزونه SVE B16MM. این گزینه همچنین دستورالعمل‌های SVE، Advanced
SIMD و دستورالعمل‌های ممیز شناور را فعال می‌کند.
.IP \fBmtetc\fR 4
.IX Item "mtetc"
فعال‌سازی عملیات بلوک برچسب حافظه پنهان داده. این گزینه همچنین افزونه‌های برچسب‌گذاری
حافظه Armv8.5\-a را فعال می‌کند.
.IP \fBf16f32mm\fR 4
.IX Item "f16f32mm"
فعال‌سازی دستورالعمل‌های f16f32mm در Armv9.7\-a. این گزینه همچنین Advanced SIMD،
دستورالعمل‌های ممیز شناور و دستورالعمل‌های FP16 در Armv8.2\-a را فعال می‌کند.
.IP \fBf16mm\fR 4
.IX Item "f16mm"
فعال‌سازی دستورالعمل‌های f16mm. این گزینه همچنین Advanced SIMD،
دستورالعمل‌های ممیز شناور و دستورالعمل‌های FP16 در Armv8.2\-a را فعال می‌کند.
.PP
ویژگی \fBcrypto\fR مستلزم \fBaes\fR، \fBsha2\fR و \fBsimd\fR است،
که خود مستلزم \fBfp\fR می‌باشد.
برعکس، \fBnofp\fR مستلزم \fBnosimd\fR است، که به نوبه خود به معنای
\&\fBnocrypto\fR، \fBnoaes\fR و \fBnosha2\fR خواهد بود.
.PP
\fIگزینه‌های Adapteva Epiphany\fR
.IX Subsection "Adapteva Epiphany Options"
.PP
این گزینه‌های \fB\-m\fR برای Adapteva Epiphany تعریف شده‌اند:
.IP \fB\-mhalf\-reg\-file\fR 4
.IX Item "-mhalf-reg-file"
.PD 0
.IP \fB\-mno\-half\-reg\-file\fR 4
.IX Item "-mno-half-reg-file"
.PD
هیچ ثباتی در بازه \f(CW\*(C`r32\*(C'\fR...\f(CW\*(C`r63\*(C'\fR تخصیص داده نمی‌شود.
این امر اجازه می‌دهد کد روی مدل‌های سخت‌افزاری که فاقد این ثبات‌ها هستند اجرا شود.
.IP \fB\-mprefer\-short\-insn\-regs\fR 4
.IX Item "-mprefer-short-insn-regs"
.PD 0
.IP \fB\-mno\-prefer\-short\-insn\-regs\fR 4
.IX Item "-mno-prefer-short-insn-regs"
.PD
ثبات‌هایی را در اولویت تخصیص قرار می‌دهد که امکان تولید دستورالعمل‌های کوتاه را فراهم می‌سازند.
این امر می‌تواند منجر به افزایش تعداد دستورالعمل‌ها شود، بنابراین ممکن است اندازه کلی
کد را کاهش یا افزایش دهد.
.IP \fB\-mbranch\-cost=\fR\fInum\fR 4
.IX Item "-mbranch-cost=num"
هزینه انشعاب‌ها را تقریباً به اندازه \fInum\fR دستورالعمل «ساده» تنظیم می‌کند.
این هزینه تنها یک تخمین تجربی است و تضمینی برای ایجاد نتایج یکسان
در نسخه‌های مختلف وجود ندارد.
.IP \fB\-mcmove\fR 4
.IX Item "-mcmove"
.PD 0
.IP \fB\-mno\-cmove\fR 4
.IX Item "-mno-cmove"
.PD
تولید انتقال‌های شرطی (conditional moves) را فعال می‌کند.
.IP \fB\-mnops=\fR\fInum\fR 4
.IX Item "-mnops=num"
پیش از هر دستورالعمل تولیدشده دیگر، به تعداد \fInum\fR دستور NOP درج می‌کند.
.IP \fB\-mno\-soft\-cmpsf\fR 4
.IX Item "-mno-soft-cmpsf"
.PD 0
.IP \fB\-msoft\-cmpsf\fR 4
.IX Item "-msoft-cmpsf"
.PD
برای مقایسه‌های ممیز شناور با دقت یگانه، یک دستورالعمل \f(CW\*(C`fsub\*(C'\fR صادر کرده
و پرچم‌ها را بررسی می‌کند. این روش سریع‌تر از مقایسه نرم‌افزاری است، اما می‌تواند در
حضور NaNها، یا زمانی که دو عدد کوچکِ متفاوت به گونه‌ای مقایسه می‌شوند که تفاضل آن‌ها صفر
محاسبه می‌شود، نتایج نادرستی به دنبال داشته باشد.
پیش‌فرض \fB\-msoft\-cmpsf\fR است که از مقایسه‌های نرم‌افزاری کُندتر، اما سازگار با IEEE استفاده می‌کند.
.IP \fB\-mstack\-offset=\fR\fInum\fR 4
.IX Item "-mstack-offset=num"
آفست بین بالای پشته و اشاره‌گر پشته را تنظیم می‌کند.
برای مثال، مقدار ۸ به این معنی است که هشت بایت در محدوده \f(CW\*(C`sp+0...sp+7\*(C'\fR
می‌توانند توسط توابع برگ (leaf functions) بدون تخصیص پشته استفاده شوند.
مقادیر غیر از \fB8\fR یا \fB16\fR آزمایش‌نشده هستند و بعید است کار کنند.
همچنین توجه داشته باشید که این گزینه ABI را تغییر می‌دهد؛ کامپایل کردن برنامه‌ای با
آفست پشته‌ای متفاوت از آنچه کتابخانه‌ها با آن کامپایل شده‌اند عموماً کار نخواهد کرد.
این گزینه اگر بخواهید بررسی کنید که آیا یک آفست پشته متفاوت کد بهتری تولید می‌کند
یا خیر مفید است، اما برای استفاده عملی از آفست پشته متفاوت جهت ساخت برنامه‌های کاربردی،
توصیه می‌شود زنجیره ابزار با گزینه مناسب \fB\-\-with\-stack\-offset=\fR\fInum\fR پیکربندی شود.
.IP \fB\-mno\-round\-nearest\fR 4
.IX Item "-mno-round-nearest".PD 0
.IP \fB\-mround\-nearest\fR 4
.IX Item "-mround-nearest"
.PD
\&\fB\-mno\-round\-nearest\fR
باعث می‌شود زمان‌بند فرض کند که حالت گرد کردن روی برش (truncating) تنظیم شده است. پیش‌فرض \fB\-mround\-nearest\fR است.
.IP \fB\-mlong\-calls\fR 4
.IX Item "-mlong-calls"
اگر توسط یک صفت (attribute) طور دیگری مشخص نشده باشد، فرض می‌کند همهٔ فراخوانی‌ها ممکن است فراتر از دامنهٔ آفست دستورالعمل‌های \f(CW\*(C`b\*(C'\fR / \f(CW\*(C`bl\*(C'\fR باشند؛ بنابراین آدرس تابع را پیش از انجام فراخوانی (که در غیر این صورت مستقیم بود) در یک ثبات بارگذاری می‌کند. این حالت پیش‌فرض است.
.IP \fB\-mshort\-calls\fR 4
.IX Item "-mshort-calls"
اگر توسط یک صفت طور دیگری مشخص نشده باشد، فرض می‌کند همهٔ فراخوانی‌های مستقیم در دامنهٔ دستورالعمل‌های \f(CW\*(C`b\*(C'\fR / \f(CW\*(C`bl\*(C'\fR قرار دارند، بنابراین از این دستورالعمل‌ها برای فراخوانی‌های مستقیم استفاده می‌کند.
.Sp
پیش‌فرض \fB\-mlong\-calls\fR است. توجه داشته باشید که \fB\-mlong\-calls\fR معادل \fB\-mno\-short\-calls\fR است و به همین ترتیب \&\fB\-mno\-long\-calls\fR معادل \fB\-mshort\-calls\fR می‌باشد.
.IP \fB\-msmall16\fR 4
.IX Item "-msmall16"
.PD 0
.IP \fB\-mno\-small16\fR 4
.IX Item "-mno-small16"
.PD
فرض می‌کند آدرس‌ها می‌توانند به صورت مقادیر ۱۶ بیتی بدون علامت بارگذاری شوند. این مورد برای آدرس‌های توابعی که معناشناسی \fB\-mlong\-calls\fR بر آنها حاکم است صدق نمی‌کند.
.IP \fB\-mfp\-mode=\fR\fImode\fR 4
.IX Item "-mfp-mode=mode"
حالت غالب واحد ممیز شناور (FPU) را تنظیم می‌کند.
این گزینه حالت ممیز شناوری را مشخص می‌کند که در زمان فراخوانی و بازگشت تابع ارائه و مورد انتظار است. تطبیق این حالت با حالتی که بیشتر در ابتدای تابع مورد نیاز است، می‌تواند با اجتناب از تعویض حالت‌های غیرضروری، برنامه‌های شما را کوچک‌تر و سریع‌تر کند.
.Sp
مقدار \&\fImode\fR می‌تواند یکی از مقادیر زیر باشد:
.RS 4
.IP \fBcaller\fR 4
.IX Item "caller"
هر حالتی در ورودی تابع معتبر است، و هنگام بازگشت تابع و فراخوانی سایر توابع، حفظ یا بازیابی می‌شود. این حالت برای کامپایل کتابخانه‌ها یا سایر واحدهای کامپایلی مفید است که ممکن است بخواهید آنها را در برنامه‌های مختلف با حالت‌های غالب FPU متفاوت بگنجانید؛ و راحتیِ امکان استفاده از یک فایل شیء (object file) منفرد بر سربار اندازه و سرعت تغییر حالت‌های اضافی که ممکن است در مقایسه با انتخابی خاص‌تر از حالت غالب FPU نیاز باشد، برتری دارد.
.IP \fBtruncate\fR 4
.IX Item "truncate"
این حالتی است که برای محاسبات ممیز شناور با حالت گرد کردن برش (یعنی گرد کردن به سمت صفر) استفاده می‌شود. این شامل تبدیل از ممیز شناور به عدد صحیح نیز می‌شود.
.IP \fBround\-nearest\fR 4
.IX Item "round-nearest"
این حالتی است که برای محاسبات ممیز شناور با حالت گرد کردن به نزدیک‌ترین یا زوج (round-to-nearest-or-even) استفاده می‌شود.
.IP \fBint\fR 4
.IX Item "int"
این حالتی است که برای انجام محاسبات اعداد صحیح در FPU استفاده می‌شود، مانند ضرب اعداد صحیح، یا ضرب و انباشت (multiply-and-accumulate) اعداد صحیح.
.RE
.RS 4
.Sp
پیش‌فرض \fB\-mfp\-mode=caller\fR است
.RE
.IP \fB\-mmay\-round\-for\-trunc\fR 4
.IX Item "-mmay-round-for-trunc"
.PD 0
.IP \fB\-mno\-may\-round\-for\-trunc\fR 4
.IX Item "-mno-may-round-for-trunc"
.PD
این گزینه اجازه می‌دهد برش ممیز شناور به عدد صحیح با گرد کردن جایگزین شود تا در تعویض حالت‌ها صرفه‌جویی شود. این گزینه به صورت پیش‌فرض غیرفعال است.
.IP \fB\-mfp\-iarith\fR 4
.IX Item "-mfp-iarith"
.PD 0
.IP \fB\-mno\-fp\-iarith\fR 4
.IX Item "-mno-fp-iarith"
.PD
این گزینه استفاده از واحد ممیز شناور را برای جمع و تفریق اعداد صحیح فعال می‌کند. به صورت پیش‌فرض غیرفعال است.
.IP \fB\-msplit\-lohi\fR 4
.IX Item "-msplit-lohi"
.PD 0
.IP \fB\-mno\-split\-lohi\fR 4
.IX Item "-mno-split-lohi"
.IP \fB\-mpost\-inc\fR 4
.IX Item "-mpost-inc"
.IP \fB\-mno\-post\-inc\fR 4
.IX Item "-mno-post-inc"
.IP \fB\-mpost\-modify\fR 4
.IX Item "-mpost-modify"
.IP \fB\-mno\-post\-modify\fR 4
.IX Item "-mno-post-modify"
.PD
تنظیمات خرد تولید کد که به ترتیب تقسیم بارگذاری‌های ۳۲ بیتی، تولید آدرس‌های پس‌افزایشی (post-increment)، و تولید آدرس‌های پس‌اصلاحی (post-modify) را کنترل می‌کنند. پیش‌فرض‌ها عبارتند از \fBmsplit\-lohi\fR، \&\fB\-mpost\-inc\fR و \fB\-mpost\-modify\fR.
.IP \fB\-mno\-vect\-double\fR 4
.IX Item "-mno-vect-double"
حالت ترجیحی SIMD را به SImode تغییر می‌دهد. پیش‌فرض \&\fB\-mvect\-double\fR است که از DImode به عنوان حالت ترجیحی SIMD استفاده می‌کند.
.IP \fB\-max\-vect\-align=\fR\fInum\fR 4
.IX Item "-max-vect-align=num"
حداکثر تراز (alignment) برای انواع حالت برداری SIMD.
مقدار \&\fInum\fR می‌تواند ۴ یا ۸ باشد. پیش‌فرض ۸ است.
توجه داشته باشید که این یک تغییر در ABI است، حتی اگر بسیاری از رابط‌های توابع کتابخانه‌ای در صورتی که از حالت‌های برداری SIMD در مواردی که اندازه یا تراز انواع مربوطه را تحت تأثیر قرار می‌دهند استفاده نکنند، دست‌نخورده باقی بمانند.
.IP \fB\-msplit\-vecmove\-early\fR 4
.IX Item "-msplit-vecmove-early"
.PD 0
.IP \fB\-mno\-split\-vecmove\-early\fR 4
.IX Item "-mno-split-vecmove-early"
.PD
انتقال‌های برداری را پیش از reload به انتقال‌های تک‌کلمه‌ای تقسیم می‌کند. از نظر تئوری این کار می‌تواند تخصیص ثبات بهتری ارائه دهد، اما تاکنون به نظر می‌رسد به طور کلی عکس آن رخ می‌دهد.
.IP \fB\-m1reg\-\fR\fIreg\fR 4
.IX Item "-m1reg-reg"
یک ثبات را برای نگهداری مقدار ثابت \-1 مشخص می‌کند، که بارگذاری مقادیر ثابت منفی کوچک و ماسک‌های بیتی (bitmasks) خاص را سریع‌تر می‌سازد.
مقادیر مجاز برای \fIreg\fR عبارتند از \fBr43\fR و \fBr63\fR، که استفاده از آن ثبات را به عنوان یک ثبات ثابت (fixed register) مشخص می‌کنند، و \fBnone\fR که به معنای استفاده نشدن از هیچ ثباتی برای این منظور است. پیش‌فرض \fB\-m1reg\-none\fR است.
.PP
\fIگزینه‌های AMD GCN\fR
.IX Subsection "AMD GCN Options"
.PP
این گزینه‌ها به طور خاص برای پورت AMD GCN تعریف شده‌اند.
.IP \fB\-march=\fR\fIgpu\fR 4
.IX Item "-march=gpu"
.PD 0
.IP \fB\-mtune=\fR\fIgpu\fR 4
.IX Item "-mtune=gpu"
.PD
نوع معماری یا تنظیمات بهینه‌سازی (tuning) را برای \fIgpu\fR تعیین می‌کند. مقادیر پشتیبانی‌شده برای \fIgpu\fR عبارتند از:
.RS 4
.IP \fBgfx900\fR 4
.IX Item "gfx900"
کامپایل برای دستگاه‌های GCN5 Vega 10 (gfx900).
.IP \fBgfx902\fR 4
.IX Item "gfx902"
کامپایل برای دستگاه‌های GCN5 Vega gfx902. (آزمایشی)
.IP \fBgfx904\fR 4
.IX Item "gfx904"
کامپایل برای دستگاه‌های GCN5 Vega gfx904. (آزمایشی)
.IP \fBgfx906\fR 4
.IX Item "gfx906"
کامپایل برای دستگاه‌های GCN5 Vega 20 (gfx906).
.IP \fBgfx908\fR 4
.IX Item "gfx908"
کامپایل برای دستگاه‌های سری CDNA1 Instinct MI100 (gfx908).
.IP \fBgfx909\fR 4
.IX Item "gfx909"
کامپایل برای دستگاه‌های GCN5 Vega gfx909. (آزمایشی)
.IP \fBgfx90a\fR 4
.IX Item "gfx90a"
کامپایل برای دستگاه‌های سری CDNA2 Instinct MI200 (gfx90a).
.IP \fBgfx90c\fR 4
.IX Item "gfx90c"
کامپایل برای دستگاه‌های GCN5 Vega 7 (gfx90c).
.IP \fBgfx942\fR 4
.IX Item "gfx942"
کامپایل برای دستگاه‌های سری CDNA3 Instinct MI300 (gfx942). (آزمایشی)
.IP \fBgfx950\fR 4
.IX Item "gfx950"
کامپایل برای دستگاه‌های CDNA3 gfx950. (آزمایشی)
.IP \fBgfx9\-generic\fR 4
.IX Item "gfx9-generic"
کامپایل کد عمومی برای دستگاه‌های Vega، قابل اجرا بر روی زیرمجموعهٔ زیر از دستگاه‌های GFX9: gfx900، gfx902، gfx904، gfx906، gfx909 و gfx90c.
.IP \fBgfx9\-4\-generic\fR 4
.IX Item "gfx9-4-generic"
کامپایل کد عمومی برای دستگاه‌های CDNA3، قابل اجرا بر روی زیرمجموعهٔ زیر از دستگاه‌های GFX9: gfx942 و gfx950. (آزمایشی).IP \fBgfx1030\fR 4
.IX Item "gfx1030"
کامپایل برای دستگاه‌های RDNA2 gfx1030 (سری GFX10).
.IP \fBgfx1031\fR 4
.IX Item "gfx1031"
کامپایل برای دستگاه‌های RDNA2 gfx1031 (سری GFX10). (آزمایشی)
.IP \fBgfx1032\fR 4
.IX Item "gfx1032"
کامپایل برای دستگاه‌های RDNA2 gfx1032 (سری GFX10). (آزمایشی)
.IP \fBgfx1033\fR 4
.IX Item "gfx1033"
کامپایل برای دستگاه‌های RDNA2 gfx1033 (سری GFX10). (آزمایشی)
.IP \fBgfx1034\fR 4
.IX Item "gfx1034"
کامپایل برای دستگاه‌های RDNA2 gfx1034 (سری GFX10). (آزمایشی)
.IP \fBgfx1035\fR 4
.IX Item "gfx1035"
کامپایل برای دستگاه‌های RDNA2 gfx1035 (سری GFX10). (آزمایشی)
.IP \fBgfx1036\fR 4
.IX Item "gfx1036"
کامپایل برای دستگاه‌های RDNA2 gfx1036 (سری GFX10).
.IP \fBgfx10\-3\-generic\fR 4
.IX Item "gfx10-3-generic"
کامپایل کد عمومی برای دستگاه‌های GFX10\-3، قابل اجرا روی gfx1030،
gfx1031، gfx1032، gfx1033، gfx1034، gfx1035 و gfx1036.
.IP \fBgfx1100\fR 4
.IX Item "gfx1100"
کامپایل برای دستگاه‌های RDNA3 gfx1100 (سری GFX11).
.IP \fBgfx1101\fR 4
.IX Item "gfx1101"
کامپایل برای دستگاه‌های RDNA3 gfx1101 (سری GFX11). (آزمایشی)
.IP \fBgfx1102\fR 4
.IX Item "gfx1102"
کامپایل برای دستگاه‌های RDNA3 gfx1102 (سری GFX11). (آزمایشی)
.IP \fBgfx1103\fR 4
.IX Item "gfx1103"
کامپایل برای دستگاه‌های RDNA3 gfx1103 (سری GFX11).
.IP \fBgfx1150\fR 4
.IX Item "gfx1150"
کامپایل برای دستگاه‌های RDNA3 gfx1150 (سری GFX11). (آزمایشی)
.IP \fBgfx1151\fR 4
.IX Item "gfx1151"
کامپایل برای دستگاه‌های RDNA3 gfx1151 (سری GFX11). (آزمایشی)
.IP \fBgfx1152\fR 4
.IX Item "gfx1152"
کامپایل برای دستگاه‌های RDNA3 gfx1152 (سری GFX11). (آزمایشی)
.IP \fBgfx1153\fR 4
.IX Item "gfx1153"
کامپایل برای دستگاه‌های RDNA3 gfx1153 (سری GFX11). (آزمایشی)
.IP \fBgfx11\-generic\fR 4
.IX Item "gfx11-generic"
کامپایل کد عمومی برای دستگاه‌های GFX11، قابل اجرا روی gfx1100، gfx1101،
gfx1102، gfx1103، gfx1150، gfx1151، gfx1152 و gfx1153.
.RE
.RS 4
.RE
.IP \fB\-mgang\-private\-size=\fR\fIbytes\fR 4
.IX Item "-mgang-private-size=bytes"
تعیین مقدار حافظه محلی اشتراک داده (LDS) جهت رزرو برای
متغیرهای gang\-private. مقدار پیش‌فرض 512 است.
.IP \fB\-msram\-ecc=on\fR 4
.IX Item "-msram-ecc=on"
.PD 0
.IP \fB\-msram\-ecc=off\fR 4
.IX Item "-msram-ecc=off"
.IP \fB\-msram\-ecc=any\fR 4
.IX Item "-msram-ecc=any"
.PD
کامپایل باینری‌های مناسب برای دستگاه‌هایی با ویژگی SRAM\-ECC فعال،
غیرفعال یا هر دو حالت. این ویژگی می‌تواند در برخی دستگاه‌ها به ازای هر فرایند
فعال شود. کد کامپایل‌شده باید با حالت دستگاه مطابقت داشته باشد. پیش‌فرض
برای دستگاه‌هایی که از آن پشتیبانی می‌کنند، \&\fBany\fR است.
.IP \fB\-mxnack=on\fR 4
.IX Item "-mxnack=on"
.PD 0
.IP \fB\-mxnack=off\fR 4
.IX Item "-mxnack=off"
.IP \fB\-mxnack=any\fR 4
.IX Item "-mxnack=any"
.PD
کامپایل باینری‌های مناسب برای دستگاه‌هایی با ویژگی XNACK فعال، غیرفعال یا
هر دو حالت. برخی دستگاه‌ها همیشه نیازمند XNACK هستند و برخی به کاربر اجازه
پیکربندی XNACK را می‌دهند. کد کامپایل‌شده باید با حالت دستگاه مطابقت داشته باشد.
پیش‌فرض در دستگاه‌هایی که از Unified Shared Memory پشتیبانی می‌کنند \fB\-mxnack=any\fR
و در غیر این صورت \fB\-mxnack=no\fR است.
.IP \fB\-Wopenacc\-dims\fR 4
.IX Item "-Wopenacc-dims"
.PD 0
.IP \fB\-Wno\-openacc\-dims\fR 4
.IX Item "-Wno-openacc-dims"
.PD
کنترل هشدارهای مربوط به ابعاد نامعتبر OpenACC.
.PP
\fIگزینه‌های ARC\fR
.IX Subsection "ARC Options"
.PP
گزینه‌های زیر گونه معماری را که کد برای آن کامپایل می‌شود،
کنترل می‌کنند:
.IP \fB\-mbarrel\-shifter\fR 4
.IX Item "-mbarrel-shifter"
تولید دستورالعمل‌های پشتیبانی‌شده توسط barrel shifter. این حالت پیش‌فرض
است مگر اینکه \fB\-mcpu=ARC601\fR یا \fB\-mcpu=ARCEM\fR فعال باشد.
.IP \fB\-mjli\-always\fR 4
.IX Item "-mjli-always"
اجبار به فراخوانی یک تابع با استفاده از دستور jli_s. این گزینه
تنها برای معماری ARCv2 معتبر است.
.IP \fB\-mcpu=\fR\fIcpu\fR 4
.IX Item "-mcpu=cpu"
تنظیم نوع معماری، نحوه استفاده از ثبات‌ها و پارامترهای زمان‌بندی دستورالعمل‌ها
برای \fIcpu\fR. همچنین گزینه‌های نام مستعار میان‌بر برای سازگاری
رو به عقب و سهولت کار در دسترس هستند. مقادیر پشتیبانی‌شده برای
\fIcpu\fR عبارتند از:
.RS 4
.IP \fBarc600\fR 4
.IX Item "arc600"
کامپایل برای ARC600. نام‌های مستعار: \fB\-mA6\fR، \fB\-mARC600\fR.
.IP \fBarc601\fR 4
.IX Item "arc601"
کامپایل برای ARC601. نام مستعار: \fB\-mARC601\fR.
.IP \fBarc700\fR 4
.IX Item "arc700"
کامپایل برای ARC700. نام‌های مستعار: \fB\-mA7\fR، \fB\-mARC700\fR.
در صورت پیکربندی با \fB\-\-with\-cpu=arc700\fR این حالت پیش‌فرض است.
.IP \fBarcem\fR 4
.IX Item "arcem"
کامپایل برای ARC EM.
.IP \fBarchs\fR 4
.IX Item "archs"
کامپایل برای ARC HS.
.IP \fBem\fR 4
.IX Item "em"
کامپایل برای پردازنده ARC EM بدون افزونه‌های سخت‌افزاری.
.IP \fBem4\fR 4
.IX Item "em4"
کامپایل برای پردازنده ARC EM4.
.IP \fBem4_dmips\fR 4
.IX Item "em4_dmips"
کامپایل برای پردازنده ARC EM4 DMIPS.
.IP \fBem4_fpus\fR 4
.IX Item "em4_fpus"
کامپایل برای پردازنده ARC EM4 DMIPS همراه با افزونه ممیز شناور
با دقت یگانه.
.IP \fBem4_fpuda\fR 4
.IX Item "em4_fpuda"
کامپایل برای پردازنده ARC EM4 DMIPS همراه با دستورالعمل‌های ممیز شناور
با دقت یگانه و کمکی دقت دوگانه.
.IP \fBhs\fR 4
.IX Item "hs"
کامپایل برای پردازنده ARC HS بدون هیچ افزونه سخت‌افزاری به جز
دستورالعمل‌های اتمیک.
.IP \fBhs34\fR 4
.IX Item "hs34"
کامپایل برای پردازنده ARC HS34.
.IP \fBhs38\fR 4
.IX Item "hs38"
کامپایل برای پردازنده ARC HS38.
.IP \fBhs38_linux\fR 4
.IX Item "hs38_linux"
کامپایل برای پردازنده ARC HS38 همراه با فعال بودن تمام افزونه‌های سخت‌افزاری.
.IP \fBhs4x\fR 4
.IX Item "hs4x"
کامپایل برای پردازنده ARC HS4x.
.IP \fBhs4xd\fR 4
.IX Item "hs4xd"
کامپایل برای پردازنده ARC HS4xD.
.IP \fBhs4x_rel31\fR 4
.IX Item "hs4x_rel31"
کامپایل برای پردازنده ARC HS4x نگارش 3.10a.
.IP \fBarc600_norm\fR 4
.IX Item "arc600_norm"
کامپایل برای پردازنده ARC 600 با فعال بودن دستورالعمل‌های \f(CW\*(C`norm\*(C'\fR.
.IP \fBarc600_mul32x16\fR 4
.IX Item "arc600_mul32x16"
کامپایل برای پردازنده ARC 600 با فعال بودن دستورالعمل‌های \f(CW\*(C`norm\*(C'\fR
و ضرب ۳۲ در ۱۶ بیتی.
.IP \fBarc600_mul64\fR 4
.IX Item "arc600_mul64"
کامپایل برای پردازنده ARC 600 با فعال بودن دستورالعمل‌های \f(CW\*(C`norm\*(C'\fR
و خانواده \f(CW\*(C`mul64\*(C'\fR.
.IP \fBarc601_norm\fR 4
.IX Item "arc601_norm"
کامپایل برای پردازنده ARC 601 با فعال بودن دستورالعمل‌های \f(CW\*(C`norm\*(C'\fR..IP \fBarc601_mul32x16\fR 4
.IX Item "arc601_mul32x16"
کامپایل برای پردازندهٔ ARC 601 با فعال بودن دستورهای \f(CW\*(C`norm\*(C'\fR و ضرب 32x16\-bit.
.IP \fBarc601_mul64\fR 4
.IX Item "arc601_mul64"
کامپایل برای پردازندهٔ ARC 601 با فعال بودن دستورهای \f(CW\*(C`norm\*(C'\fR و خانوادهٔ \f(CW\*(C`mul64\*(C'\fR.
.IP \fBnps400\fR 4
.IX Item "nps400"
کامپایل برای ARC 700 بر روی تراشهٔ NPS400.
.IP \fBem_mini\fR 4
.IX Item "em_mini"
کامپایل برای پیکربندی کمینه‌گرای ARC EM با مجموعه ثبات‌های کاهش‌یافته.
.RE
.RS 4
.RE
.IP \fB\-mdpfp\fR 4
.IX Item "-mdpfp"
.PD 0
.IP \fB\-mdpfp\-compact\fR 4
.IX Item "-mdpfp-compact"
.PD
تولید دستورهای FPX با دقت مضاعف (double\-precision)، بهینه‌شده برای پیاده‌سازی فشرده (compact).
.IP \fB\-mdpfp\-fast\fR 4
.IX Item "-mdpfp-fast"
تولید دستورهای FPX با دقت مضاعف، بهینه‌شده برای پیاده‌سازی سریع (fast).
.IP \fB\-mno\-dpfp\-lrsr\fR 4
.IX Item "-mno-dpfp-lrsr"
.PD 0
.IP \fB\-mdpfp\-lrsr\fR 4
.IX Item "-mdpfp-lrsr"
.PD
کنترل اینکه آیا دستورهای \f(CW\*(C`lr\*(C'\fR و \f(CW\*(C`sr\*(C'\fR از ثبات‌های کمکی افزونهٔ FPX استفاده کنند یا خیر. این گزینه به‌طور پیش‌فرض فعال است.
.IP \fB\-mea\fR 4
.IX Item "-mea"
تولید دستورهای محاسباتی گسترش‌یافته. در حال حاضر تنها
\&\f(CW\*(C`divaw\*(C'\fR، \f(CW\*(C`adds\*(C'\fR، \f(CW\*(C`subs\*(C'\fR و \f(CW\*(C`sat16\*(C'\fR
پشتیبانی می‌شوند. فقط برای \fB\-mcpu=ARC700\fR معتبر است.
.IP \fB\-mmul32x16\fR 4
.IX Item "-mmul32x16"
تولید دستورهای ضرب و ضرب\-انباشت (multiply\-accumulate) 32x16\-bit.
.IP \fB\-mmul64\fR 4
.IX Item "-mmul64"
تولید دستورهای \f(CW\*(C`mul64\*(C'\fR و \f(CW\*(C`mulu64\*(C'\fR.
فقط برای \fB\-mcpu=ARC600\fR معتبر است.
.IP \fB\-mnorm\fR 4
.IX Item "-mnorm"
تولید دستورهای \f(CW\*(C`norm\*(C'\fR. اگر \fB\-mcpu=ARC700\fR فعال باشد، این گزینه پیش‌فرض است.
.IP \fB\-mspfp\fR 4
.IX Item "-mspfp"
.PD 0
.IP \fB\-mspfp\-compact\fR 4
.IX Item "-mspfp-compact"
.PD
تولید دستورهای FPX با دقت یگانه (single\-precision)، بهینه‌شده برای پیاده‌سازی فشرده (compact).
.IP \fB\-mspfp\-fast\fR 4
.IX Item "-mspfp-fast"
تولید دستورهای FPX با دقت یگانه، بهینه‌شده برای پیاده‌سازی سریع (fast).
.IP \fB\-msimd\fR 4
.IX Item "-msimd"
فعال‌سازی تولید دستورهای ARC SIMD از طریق توابع توکار مختص معماری مقصد. فقط برای \fB\-mcpu=ARC700\fR معتبر است.
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
این گزینه نادیده گرفته می‌شود؛ صرفاً برای سازگاری ارائه شده است.
کد ممیز شناور نرم‌افزاری به‌طور پیش‌فرض تولید می‌شود و این پیش‌فرض می‌تواند با گزینه‌های FPX بازنویسی شود؛ \fB\-mspfp\fR، \fB\-mspfp\-compact\fR یا
\&\fB\-mspfp\-fast\fR برای دقت یگانه، و \fB\-mdpfp\fR،
\&\fB\-mdpfp\-compact\fR یا \fB\-mdpfp\-fast\fR برای دقت مضاعف.
.IP \fB\-mswap\fR 4
.IX Item "-mswap"
تولید دستورهای \f(CW\*(C`swap\*(C'\fR.
.IP \fB\-matomic\fR 4
.IX Item "-matomic"
این گزینه استفاده از افزونهٔ بارگذاری قفل‌شده/ذخیره‌سازی شرطی (locked load/store conditional) را جهت پیاده‌سازی توابع توکار اتمیک حافظه فعال می‌کند. برای هسته‌های ARC 6xx یا ARC EM در دسترس نیست.
.IP \fB\-mdiv\-rem\fR 4
.IX Item "-mdiv-rem"
فعال‌سازی دستورهای \f(CW\*(C`div\*(C'\fR و \f(CW\*(C`rem\*(C'\fR برای هسته‌های ARCv2.
.IP \fB\-mcode\-density\fR 4
.IX Item "-mcode-density"
.PD 0
.IP \fB\-mno\-code\-density\fR 4
.IX Item "-mno-code-density"
.PD
فعال‌سازی دستورهای فشردگی کد (code density) برای ARC EM.
این گزینه به‌طور پیش‌فرض برای ARC HS فعال است.
.IP \fB\-mll64\fR 4
.IX Item "-mll64"
فعال‌سازی عملیات بارگذاری/ذخیره‌سازی دوگانه برای هسته‌های ARC HS.
.IP \fB\-mtp\-regno=\fR\fIregno\fR 4
.IX Item "-mtp-regno=regno"
تعیین شمارهٔ ثبات اشاره‌گر ریسه (thread pointer).
.IP \fB\-mbitops\fR 4
.IX Item "-mbitops"
فعال‌سازی استفاده از عملیات بیتی NPS400.
.IP \fB\-mcmem\fR 4
.IX Item "-mcmem"
فعال‌سازی استفاده از افزونهٔ xld/xst در NPS400.
.IP \fB\-mmpy\-option=\fR\fImulto\fR 4
.IX Item "-mmpy-option=multo"
کامپایل کد ARCv2 با یک گزینهٔ طراحی ضرب‌کننده. می‌توانید
این گزینه را با استفاده از یک رشته یا یک مقدار عددی برای \fImulto\fR مشخص کنید.
\&\fBwlh1\fR مقدار پیش‌فرض است. مقادیر شناخته‌شده عبارتند از:
.RS 4
.IP \fB0\fR 4
.IX Item "0"
.PD 0
.IP \fBnone\fR 4
.IX Item "none"
.PD
هیچ ضرب‌کننده‌ای در دسترس نیست.
.IP \fB1\fR 4
.IX Item "1"
.PD 0
.IP \fBw\fR 4
.IX Item "w"
.PD
ضرب‌کنندهٔ 16x16، کاملاً خط‌لوله‌ای (fully pipelined).
دستورهای زیر فعال می‌شوند: \f(CW\*(C`mpyw\*(C'\fR و \f(CW\*(C`mpyuw\*(C'\fR.
.IP \fB2\fR 4
.IX Item "2"
.PD 0
.IP \fBwlh1\fR 4
.IX Item "wlh1"
.PD
ضرب‌کنندهٔ 32x32، کاملاً
خط‌لوله‌ای (۱ مرحله). دستورهای زیر نیز علاوه بر آن
فعال می‌شوند: \f(CW\*(C`mpy\*(C'\fR، \f(CW\*(C`mpyu\*(C'\fR، \f(CW\*(C`mpym\*(C'\fR، \f(CW\*(C`mpymu\*(C'\fR و \f(CW\*(C`mpy_s\*(C'\fR.
.IP \fB3\fR 4
.IX Item "3"
.PD 0
.IP \fBwlh2\fR 4
.IX Item "wlh2"
.PD
ضرب‌کنندهٔ 32x32، کاملاً خط‌لوله‌ای
(۲ مرحله). دستورهای زیر نیز علاوه بر آن فعال می‌شوند: \f(CW\*(C`mpy\*(C'\fR،
\&\f(CW\*(C`mpyu\*(C'\fR، \f(CW\*(C`mpym\*(C'\fR، \f(CW\*(C`mpymu\*(C'\fR و \f(CW\*(C`mpy_s\*(C'\fR.
.IP \fB4\fR 4
.IX Item "4"
.PD 0
.IP \fBwlh3\fR 4
.IX Item "wlh3"
.PD
دو ضرب‌کنندهٔ 16x16، انسدادی (blocking)،
ترتیبی (sequential). دستورهای زیر نیز علاوه بر آن فعال می‌شوند: \f(CW\*(C`mpy\*(C'\fR،
\&\f(CW\*(C`mpyu\*(C'\fR، \f(CW\*(C`mpym\*(C'\fR، \f(CW\*(C`mpymu\*(C'\fR و \f(CW\*(C`mpy_s\*(C'\fR.
.IP \fB5\fR 4
.IX Item "5"
.PD 0
.IP \fBwlh4\fR 4
.IX Item "wlh4"
.PD
یک ضرب‌کنندهٔ 16x16، انسدادی،
ترتیبی. دستورهای زیر نیز علاوه بر آن فعال می‌شوند: \f(CW\*(C`mpy\*(C'\fR،
\&\f(CW\*(C`mpyu\*(C'\fR، \f(CW\*(C`mpym\*(C'\fR، \f(CW\*(C`mpymu\*(C'\fR و \f(CW\*(C`mpy_s\*(C'\fR.
.IP \fB6\fR 4
.IX Item "6"
.PD 0
.IP \fBwlh5\fR 4
.IX Item "wlh5"
.PD
یک ضرب‌کنندهٔ 32x4، انسدادی،
ترتیبی. دستورهای زیر نیز علاوه بر آن فعال می‌شوند: \f(CW\*(C`mpy\*(C'\fR،
\&\f(CW\*(C`mpyu\*(C'\fR، \f(CW\*(C`mpym\*(C'\fR، \f(CW\*(C`mpymu\*(C'\fR و \f(CW\*(C`mpy_s\*(C'\fR.
.IP \fB7\fR 4
.IX Item "7"
.PD 0
.IP \fBplus_dmpy\fR 4
.IX Item "plus_dmpy"
.PD
پشتیبانی از ARC HS SIMD..IP \fB8\fR 4
.IX Item "8"
.PD 0
.IP \fBplus_macd\fR 4
.IX Item "plus_macd"
.PD
پشتیبانی از SIMD در ARC HS.
.IP \fB9\fR 4
.IX Item "9"
.PD 0
.IP \fBplus_qmacw\fR 4
.IX Item "plus_qmacw"
.PD
پشتیبانی از SIMD در ARC HS.
.RE
.RS 4
.Sp
این گزینه تنها برای هسته‌های ARCv2 در دسترس است.
.RE
.IP \fB\-mfpu=\fR\fIfpu\fR 4
.IX Item "-mfpu=fpu"
پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور خاص را برای هسته‌های ARCv2
فعال می‌کند. مقادیر پشتیبانی‌شده برای \fIfpu\fR عبارتند از:
.RS 4
.IP \fBfpus\fR 4
.IX Item "fpus"
پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت یگانه را
فعال می‌کند.
.IP \fBfpud\fR 4
.IX Item "fpud"
پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت مضاعف را
فعال می‌کند. افزونهٔ ممیز شناور با دقت یگانه نیز فعال
می‌شود. برای ARC EM در دسترس نیست.
.IP \fBfpuda\fR 4
.IX Item "fpuda"
پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت مضاعف را با استفاده
از دستورالعمل‌های کمکی دقت مضاعف فعال می‌کند. افزونهٔ ممیز شناور
با دقت یگانه نیز فعال می‌شود. این گزینه
تنها برای ARC EM در دسترس است.
.IP \fBfpuda_div\fR 4
.IX Item "fpuda_div"
پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت مضاعف را با استفاده
از دستورالعمل‌های کمکی دقت مضاعف فعال می‌کند.
افزونه‌های سخت‌افزاری ممیز شناور با دقت یگانه، ریشهٔ دوم و تقسیم
نیز فعال می‌شوند. این گزینه
تنها برای ARC EM در دسترس است.
.IP \fBfpuda_fma\fR 4
.IX Item "fpuda_fma"
پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت مضاعف را با استفاده
از دستورالعمل‌های کمکی دقت مضاعف فعال می‌کند.
افزونه‌های سخت‌افزاری ممیز شناور با دقت یگانه و ضرب و جمع ترکیب‌شده (fused multiply and add)
نیز فعال می‌شوند. این گزینه
تنها برای ARC EM در دسترس است.
.IP \fBfpuda_all\fR 4
.IX Item "fpuda_all"
پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت مضاعف را با استفاده
از دستورالعمل‌های کمکی دقت مضاعف فعال می‌کند.
تمام افزونه‌های سخت‌افزاری ممیز شناور با دقت یگانه نیز فعال
می‌شوند. این گزینه تنها برای ARC EM در دسترس است.
.IP \fBfpus_div\fR 4
.IX Item "fpus_div"
پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت یگانه، ریشهٔ دوم و تقسیم
را فعال می‌کند.
.IP \fBfpud_div\fR 4
.IX Item "fpud_div"
پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت مضاعف، ریشهٔ دوم و تقسیم
را فعال می‌کند. این گزینه
شامل گزینهٔ \fBfpus_div\fR نیز می‌شود. برای ARC EM در دسترس نیست.
.IP \fBfpus_fma\fR 4
.IX Item "fpus_fma"
پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت یگانه و
ضرب و جمع ترکیب‌شده را فعال می‌کند.
.IP \fBfpud_fma\fR 4
.IX Item "fpud_fma"
پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت مضاعف و
ضرب و جمع ترکیب‌شده را فعال می‌کند. این گزینه
شامل گزینهٔ \fBfpus_fma\fR نیز می‌شود. برای ARC EM در دسترس نیست.
.IP \fBfpus_all\fR 4
.IX Item "fpus_all"
پشتیبانی از تمام افزونه‌های سخت‌افزاری ممیز شناور با دقت یگانه را
فعال می‌کند.
.IP \fBfpud_all\fR 4
.IX Item "fpud_all"
پشتیبانی از تمام افزونه‌های سخت‌افزاری ممیز شناور با دقت یگانه و
مضاعف را فعال می‌کند. برای ARC EM در دسترس نیست.
.RE
.RS 4
.RE
.IP "\fB\-mirq\-ctrl\-saved=\fR\fIregister\-range\fR\fB,\fR \fIblink\fR\fB,\fR \fIlp_count\fR" 4
.IX Item "-mirq-ctrl-saved=register-range, blink, lp_count"
ثبات‌های همه‌منظوره‌ای را مشخص می‌کند که پردازنده هنگام ورود و خروج
وقفه به‌طور خودکار ذخیره/بازیابی می‌کند. \fIregister\-range\fR به‌صورت
دو ثبات جداشده با یک خط تیره مشخص می‌شود. محدودهٔ ثبات‌ها
همیشه با \f(CW\*(C`r0\*(C'\fR آغاز می‌شود و حد بالایی آن ثبات \f(CW\*(C`fp\*(C'\fR است.
\&\fIblink\fR و \fIlp_count\fR اختیاری هستند. این گزینه تنها
برای هسته‌های ARC EM و ARC HS معتبر است.
.IP \fB\-mrgf\-banked\-regs=\fR\fInumber\fR 4
.IX Item "-mrgf-banked-regs=number"
تعداد ثبات‌های تکثیرشده در بانک ثبات دوم را هنگام ورود به وقفهٔ سریع
مشخص می‌کند. وقفه‌های سریع، وقفه‌هایی با بالاترین سطح اولویت P0 هستند.
این وقفه‌ها تنها ثبات‌های PC و STATUS32 را ذخیره می‌کنند تا از تراکنش‌های حافظه
در طول توالی‌های ورود و خروج وقفه جلوگیری شود. هنگامی که از وقفه‌های سریع در
پردازنده‌ای از خانوادهٔ ARC V2 استفاده می‌کنید، از این گزینه بهره بگیرید. مقادیر مجاز عبارتند از 4، 8، 16 و 32.
.IP \fB\-mlpc\-width=\fR\fIwidth\fR 4
.IX Item "-mlpc-width=width"
عرض ثبات \f(CW\*(C`lp_count\*(C'\fR را مشخص می‌کند. مقادیر معتبر برای
\&\fIwidth\fR عبارتند از 8، 16، 20، 24، 28 و 32 بیت. عرض پیش‌فرض روی
32 بیت ثابت است. اگر عرض کمتر از 32 باشد، کامپایلر تلاشی برای
تبدیل حلقه‌ها در برنامهٔ شما جهت استفاده از سازوکار حلقه با تأخیر صفر
(zero\-delay loop) نمی‌کند مگر اینکه مشخص باشد ثبات \f(CW\*(C`lp_count\*(C'\fR می‌تواند
مقدار شمارندهٔ حلقهٔ مورد نیاز را در خود نگه دارد. بسته به عرض
مشخص‌شده، ممکن است کامپایلر و کتابخانهٔ زمان اجرا به استفاده از سازوکار
حلقه برای نیازهای گوناگون ادامه دهند. این گزینه ماکروی
\&\f(CW\*(C`_\|_ARC_LPC_WIDTH_\|_\*(C'\fR را با مقدار \fIwidth\fR تعریف می‌کند.
.IP \fB\-mrf16\fR 4
.IX Item "-mrf16"
این گزینه به کامپایلر دستور می‌دهد تا برای یک بانک ثبات (register file)
با 16 مدخل کد تولید کند. این گزینه ماکروی پیش‌پردازندهٔ \f(CW\*(C`_\|_ARC_RF16_\|_\*(C'\fR
را تعریف می‌کند.
.IP \fB\-mbranch\-index\fR 4
.IX Item "-mbranch-index"
استفاده از دستورالعمل‌های \f(CW\*(C`bi\*(C'\fR یا \f(CW\*(C`bih\*(C'\fR را برای پیاده‌سازی جدول‌های پرش
(jump tables) فعال می‌کند.
.PP
گزینه‌های زیر به اسمبلر ارسال می‌شوند و همچنین نمادهای ماکروی
پیش‌پردازنده را تعریف می‌کنند:
.IP \fB\-mlock\fR 4
.IX Item "-mlock"
به اسمبلر منتقل می‌شود تا افزونهٔ شرطی بارگذاری/ذخیرهٔ قفل‌شده
را فعال کند. همچنین نماد پیش‌پردازندهٔ
\&\f(CW\*(C`_\|_Xlock\*(C'\fR را تنظیم می‌کند.
.IP \fB\-mswape\fR 4
.IX Item "-mswape"
به اسمبلر منتقل می‌شود تا دستورالعمل افزونهٔ تعویض ترتیب بایت
را فعال کند. همچنین نماد پیش‌پردازندهٔ
\&\f(CW\*(C`_\|_Xswape\*(C'\fR را تنظیم می‌کند.
.IP \fB\-mxy\fR 4
.IX Item "-mxy"
به اسمبلر منتقل می‌شود تا افزونهٔ حافظهٔ XY را فعال کند. همچنین
نماد پیش‌پردازندهٔ \f(CW\*(C`_\|_Xxy\*(C'\fR را تنظیم می‌کند.
.PP
گزینه‌های زیر نحوهٔ حاشیه‌نویسی کد اسمبلی را کنترل می‌کنند:
.IP \fB\-misize\fR 4
.IX Item "-misize"
دستورالعمل‌های اسمبلر را با آدرس‌های تخمینی حاشیه‌نویسی می‌کند.
.PP
گزینه‌های زیر به پیونددهنده منتقل می‌شوند:
.IP \fB\-marclinux\fR 4
.IX Item "-marclinux"
.PD 0
.IP \fB\-mno\-arclinux\fR 4
.IX Item "-mno-arclinux"
.PD
به پیونددهنده منتقل می‌شود تا استفاده از شبیه‌سازی \f(CW\*(C`arclinux\*(C'\fR را مشخص کند.
این گزینه به‌طور پیش‌فرض در زنجیره‌های ابزار ساخته‌شده برای
اهداف \&\f(CW\*(C`arc\-linux\-uclibc\*(C'\fR و \f(CW\*(C`arceb\-linux\-uclibc\*(C'\fR هنگامی
که پروفایل‌سازی درخواست نشده باشد، فعال است.
.IP \fB\-marclinux_prof\fR 4
.IX Item "-marclinux_prof"
.PD 0
.IP \fB\-mno\-arclinux_prof\fR 4
.IX Item "-mno-arclinux_prof"
.PD
به پیونددهنده منتقل می‌شود تا استفاده از شبیه‌سازی
\&\f(CW\*(C`arclinux_prof\*(C'\fR را مشخص کند. این گزینه به‌طور پیش‌فرض در
زنجیره‌های ابزار ساخته‌شده برای اهداف \f(CW\*(C`arc\-linux\-uclibc\*(C'\fR و
\&\f(CW\*(C`arceb\-linux\-uclibc\*(C'\fR هنگامی که پروفایل‌سازی درخواست شده باشد، فعال است.
.PP
گزینه‌های زیر معناشناسی کد تولیدشده را کنترل می‌کنند:
.IP \fB\-mlong\-calls\fR 4
.IX Item "-mlong-calls"
فراخوانی‌ها را به‌صورت فراخوانی‌های غیرمستقیم از طریق ثبات تولید می‌کند، و بدین ترتیب
دسترسی به کل محدودهٔ آدرس‌دهی 32 بیتی را فراهم می‌سازد.
.IP \fB\-mmedium\-calls\fR 4
.IX Item "-mmedium-calls"
.PD 0
.IP \fB\-mno\-medium\-calls\fR 4
.IX Item "-mno-medium-calls"
.PD
برای فراخوانی‌ها از محدودهٔ آدرس‌دهی کمتر از 25 بیت که آفستِ
در دسترس برای یک دستورالعمل شاخه‌بندی و پیوند نامشروط است، استفاده
نمی‌کند. اجرای شرطی فراخوانی‌های توابع مهار می‌شود تا امکان استفاده
از محدودهٔ 25 بیتی، به‌جای محدودهٔ 21 بیتی همراه با شاخه‌بندی و پیوند
شرطی، فراهم گردد. این گزینه رفتار پیش‌فرض برای زنجیره‌های ابزار ساخته‌شده
برای اهداف \f(CW\*(C`arc\-linux\-uclibc\*(C'\fR و \f(CW\*(C`arceb\-linux\-uclibc\*(C'\fR است..IP "\fB\-G\fR \fInum\fR" 4
.IX Item "-G num"
تعریف‌های داده‌های دارای دید بیرونی (externally-visible) را در صورتی که آن داده بزرگ‌تر از \fInum\fR بایت نباشد، در یک بخش داده‌های کوچک (small data section) قرار می‌دهد. مقدار پیش‌فرض
\&\fInum\fR برای هر پیکربندی ARC برابر ۴، یا در هنگام وجود عملیات بارگذاری/ذخیره‌سازی دوگانه برابر ۸ است.
.IP \fB\-mno\-sdata\fR 4
.IX Item "-mno-sdata"
ارجاع‌های sdata تولید نمی‌کند. این حالت پیش‌فرض برای زنجیره‌ابزارهای ساخته‌شده برای هدف‌های \f(CW\*(C`arc\-linux\-uclibc\*(C'\fR و \f(CW\*(C`arceb\-linux\-uclibc\*(C'\fR است.
.IP \fB\-mvolatile\-cache\fR 4
.IX Item "-mvolatile-cache"
.PD 0
.IP \fB\-mno\-volatile\-cache\fR 4
.IX Item "-mno-volatile-cache"
.PD
نحوهٔ دسترسی به ارجاع‌های فرار (volatile) را کنترل می‌کند.
حالت پیش‌فرض \fB\-mvolatile\-cache\fR است که از دسترسی‌های حافظهٔ معمول کش‌شده برای ارجاع‌های فرار استفاده می‌کند.
برای فعال کردن دور زدن کش (cache bypass) برای ارجاع‌های فرار، از \fB\-mno\-volatile\-cache\fR استفاده کنید.
.PP
گزینه‌های زیر تولید کد را دقیق‌تر تنظیم می‌کنند:
.IP \fB\-mauto\-modify\-reg\fR 4
.IX Item "-mauto-modify-reg"
استفاده از پیش/پس‌اصلاح (pre/post modify) همراه با جابه‌جایی ثبات را فعال می‌کند.
.IP \fB\-mno\-brcc\fR 4
.IX Item "-mno-brcc"
.PD 0
.IP \fB\-mbrcc\fR 4
.IX Item "-mbrcc"
.PD
این گزینه گذر ویژهٔ هدف در \fIarc_reorg\fR را برای تولید دستورالعمل‌های مقایسه-و-انشعاب (\f(CW\*(C`br\fR\f(CIcc\fR\f(CW\*(C'\fR) کنترل می‌کند، که به طور پیش‌فرض فعال است.
این گزینه اثری بر تولید این دستورالعمل‌ها از طریق گذر ترکیب‌کننده (combiner pass) ندارد.
.IP \fB\-mcase\-vector\-pcrel\fR 4
.IX Item "-mcase-vector-pcrel"
از جدول‌های switch case وابسته به PC برای فعال‌سازی کوتاه‌سازی جدول case استفاده می‌کند.
این حالت برای \fB\-Os\fR پیش‌فرض است.
.IP \fB\-mno\-cond\-exec\fR 4
.IX Item "-mno-cond-exec"
گذر ویژهٔ ARCompact را برای تولید دستورالعمل‌های اجرای شرطی غیرفعال می‌کند.
.Sp
به دلیل زمان‌بندی شکاف تأخیر (delay slot) و برهم‌کنش میان تعداد عملوندها، اندازه‌های مقادیر ثابت، طول دستورالعمل‌ها و پشتیبانی از اجرای شرطی، گذر مستقل از هدف برای تولید اجرای شرطی اغلب ناکافی است؛ از این رو پورت ARC یک گذر اختصاصی را حفظ کرده است که سعی می‌کند پس از انجام تخصیص ثبات، کوتاه‌سازی انشعاب، و زمان‌بندی شکاف تأخیر، فرصت‌های بیشتری برای تولید اجرای شرطی بیابد. این گذر عموماً، اما نه همیشه، کارایی و اندازهٔ کد را به بهای زمان کامپایل بیشتر بهبود می‌بخشد، و به همین دلیل گزینه‌ای برای غیرفعال کردن آن در نظر گرفته شده است.
اگر به دلیل شرطی شدن دستورالعمل‌های فراخوانی با مشکل فراتر رفتن آن‌ها از بازهٔ آفست مجاز مواجه شدید، باید در عوض استفاده از
\&\fB\-mmedium\-calls\fR را مد نظر قرار دهید.
.IP \fB\-mearly\-cbranchsi\fR 4
.IX Item "-mearly-cbranchsi"
استفاده از الگوی \f(CW\*(C`cbranchsi\*(C'\fR پیش از بازبارگذاری (pre-reload) را فعال می‌کند.
.IP \fB\-mindexed\-loads\fR 4
.IX Item "-mindexed-loads"
استفاده از بارگذاری‌های نمایه‌دار (indexed loads) را فعال می‌کند. این امر می‌تواند مشکل‌ساز باشد زیرا برخی بهینه‌سازها در پی آن فرض می‌کنند که ذخیره‌سازی‌های نمایه‌دار (indexed stores) نیز وجود دارند، در حالی که چنین نیست.
.IP \fB\-mlra\-priority\-none\fR 4
.IX Item "-mlra-priority-none"
هیچ اولویتی برای ثبات‌های هدف مشخص نمی‌کند.
.IP \fB\-mlra\-priority\-compact\fR 4
.IX Item "-mlra-priority-compact"
اولویت ثبات هدف را برای r0..r3 / r12..r15 مشخص می‌کند.
.IP \fB\-mlra\-priority\-noncompact\fR 4
.IX Item "-mlra-priority-noncompact"
اولویت ثبات هدف را برای r0..r3 / r12..r15 کاهش می‌دهد.
.IP \fB\-mmillicode\fR 4
.IX Item "-mmillicode"
هنگام بهینه‌سازی برای اندازه (با استفاده از \fB\-Os\fR)، پیش‌درآمدها و پس‌درآمدهایی (prologues و epilogues) که باید تعداد زیادی ثبات را ذخیره یا بازیابی کنند، اغلب با استفاده از فراخوانی تابعی خاص در libgcc کوتاه‌تر می‌شوند؛ به این مورد فراخوانی \fImillicode\fR گفته می‌شود. از آنجا که این فراخوانی‌ها می‌توانند مسائل کارایی به وجود آورند، و/یا هنگام پیونددهی به روش‌های غیر استاندارد موجب خطاهای پیوند شوند، این گزینه برای فعال یا غیرفعال کردن تولید فراخوانی millicode ارائه شده است.
.IP \fB\-mcode\-density\-frame\fR 4
.IX Item "-mcode-density-frame"
این گزینه به کامپایلر امکان می‌دهد دستورالعمل‌های \f(CW\*(C`enter\*(C'\fR و \f(CW\*(C`leave\*(C'\fR را صادر کند. این دستورالعمل‌ها تنها برای پردازنده‌های دارای ویژگی تراکم کد (code-density) معتبر هستند.
.IP \fB\-msize\-level=\fR\fIlevel\fR 4
.IX Item "-msize-level=level"
بهینه‌سازی اندازه را با توجه به طول دستورالعمل‌ها و ترازبندی دقیق‌تر تنظیم می‌کند.
مقدارهای شناخته‌شده برای \fIlevel\fR عبارتند از:
.RS 4
.IP \fB0\fR 4
.IX Item "0"
بدون بهینه‌سازی اندازه. این سطح منسوخ شده و با آن مانند \fB1\fR رفتار می‌شود.
.IP \fB1\fR 4
.IX Item "1"
دستورالعمل‌های کوتاه به صورت فرصت‌طلبانه استفاده می‌شوند.
.IP \fB2\fR 4
.IX Item "2"
علاوه بر این، ترازبندی حلقه‌ها و کدهای پس از موانع (barriers) نادیده گرفته می‌شود.
.IP \fB3\fR 4
.IX Item "3"
علاوه بر این، ترازبندی اختیاری داده‌ها نادیده گرفته شده و گزینهٔ \fBOs\fR فعال می‌شود.
.RE
.RS 4
.Sp
هنگامی که \fB\-Os\fR در حال اجرا باشد، این مقدار به صورت پیش‌فرض \fB3\fR است. در غیر این صورت، رفتار سیستم در صورت تعیین نشدن این گزینه معادل سطح \fB1\fR خواهد بود.
.RE
.IP \fB\-mtune=\fR\fIcpu\fR 4
.IX Item "-mtune=cpu"
پارامترهای زمان‌بندی دستورالعمل را برای \fIcpu\fR تنظیم می‌کند و هر مقداری را که به صورت ضمنی با \fB\-mcpu=\fR تعیین شده باشد، لغو می‌نماید.
.Sp
مقدارهای پشتیبانی‌شده برای \fIcpu\fR عبارتند از:
.RS 4
.IP \fBARC600\fR 4
.IX Item "ARC600"
میزان‌سازی برای پردازندهٔ ARC600.
.IP \fBARC601\fR 4
.IX Item "ARC601"
میزان‌سازی برای پردازندهٔ ARC601.
.IP \fBARC700\fR 4
.IX Item "ARC700"
میزان‌سازی برای پردازندهٔ ARC700 با بلوک ضرب‌کنندهٔ استاندارد.
.IP \fBARC700\-xmac\fR 4
.IX Item "ARC700-xmac"
میزان‌سازی برای پردازندهٔ ARC700 با بلوک XMAC.
.IP \fBARC725D\fR 4
.IX Item "ARC725D"
میزان‌سازی برای پردازندهٔ ARC725D.
.IP \fBARC750D\fR 4
.IX Item "ARC750D"
میزان‌سازی برای پردازندهٔ ARC750D.
.IP \fBcore3\fR 4
.IX Item "core3"
میزان‌سازی برای پردازندهٔ نوع core3 معماری ARCv2. این گزینه استفاده از
دستورالعمل \&\f(CW\*(C`dbnz\*(C'\fR را فعال می‌کند.
.IP \fBrelease31a\fR 4
.IX Item "release31a"
میزان‌سازی برای ARC4x انتشار 3.10a.
.RE
.RS 4
.RE
.IP \fB\-mmultcost=\fR\fInum\fR 4
.IX Item "-mmultcost=num"
هزینه‌ای که برای یک دستورالعمل ضرب در نظر گرفته می‌شود، به طوری که \fB4\fR معادل یک دستورالعمل عادی است.
.PP
\fIگزینه‌های ARM\fR
.IX Subsection "ARM Options"
.PP
این گزینه‌های \fB\-m\fR برای پورت ARM تعریف شده‌اند:
.IP \fB\-mabi=\fR\fIname\fR 4
.IX Item "-mabi=name"
تولید کد برای ABI مشخص‌شده. مقدارهای مجاز عبارتند از: \fBapcs\-gnu\fR،
\&\fBatpcs\fR، \fBaapcs\fR و \fBaapcs\-linux\fR.
.IP \fB\-mapcs\-frame\fR 4
.IX Item "-mapcs-frame"
برای تمام توابع یک قاب پشته (stack frame) سازگار با استاندارد فراخوانی رویهٔ ARM تولید می‌کند، حتی اگر این کار برای اجرای صحیح کد اکیداً ضروری نباشد. مشخص کردن \fB\-fomit\-frame\-pointer\fR
همراه با این گزینه باعث می‌شود قاب پشته برای توابع برگ (leaf functions) تولید نشود. مقدار پیش‌فرض \fB\-mno\-apcs\-frame\fR است.
این گزینه منسوخ شده است.
.IP \fB\-mapcs\fR 4
.IX Item "-mapcs"
این گزینه مترادفی برای \fB\-mapcs\-frame\fR است و منسوخ شده است.
.IP \fB\-mthumb\-interwork\fR 4
.IX Item "-mthumb-interwork"
کدی تولید می‌کند که از فراخوانی میان مجموعه‌دستورالعمل‌های ARM و Thumb پشتیبانی کند. بدون این گزینه، در معماری‌های پیش از v5، نمی‌توان از این دو مجموعه‌دستورالعمل با اطمینان درون یک برنامه استفاده کرد. مقدار
پیش‌فرض \fB\-mno\-thumb\-interwork\fR است، چرا که با تعیین \fB\-mthumb\-interwork\fR کد تا حدی بزرگ‌تر تولید می‌شود. در پیکربندی‌های AAPCS این گزینه بی‌معنی است.
.IP \fB\-msched\-prolog\fR 4
.IX Item "-msched-prolog".PD 0
.IP \fB\-mno\-sched\-prolog\fR 4
.IX Item "-mno-sched-prolog"
.PD
اجازه دادن یا جلوگیری از بازآرایی دستورالعمل‌ها در پیش‌درآمد تابع (prologue)، یا
ادغام آن دستورالعمل‌ها با دستورالعمل‌های موجود در بدنهٔ
تابع. با \fB\-mno\-sched\-prolog\fR،
این به این معنی است که همهٔ توابع با مجموعه‌ای قابل تشخیص
از دستورالعمل‌ها (یا در واقع انتخابی از یک مجموعهٔ کوچک از
پیش‌درآمدهای مختلف تابع) آغاز می‌شوند، و این اطلاعات می‌تواند برای
تعیین محل آغاز توابع درون یک قطعه کد اجرایی استفاده شود.
پیش‌فرض \fB\-msched\-prolog\fR است.
.IP \fB\-mfloat\-abi=\fR\fIname\fR 4
.IX Item "-mfloat-abi=name"
مشخص می‌کند کدام ABI ممیز شناور استفاده شود. مقادیر مجاز
عبارتند از: \fBsoft\fR، \fBsoftfp\fR و \fBhard\fR.
.Sp
مشخص کردن \fBsoft\fR باعث می‌شود GCC خروجی حاوی
فراخوانی‌های کتابخانه‌ای برای عملیات ممیز شناور تولید کند.
\&\fBsoftfp\fR اجازهٔ تولید کد با استفاده از دستورالعمل‌های ممیز شناور
سخت‌افزاری را می‌دهد، اما همچنان از قراردادهای فراخوانی soft\-float استفاده می‌کند.
\&\fBhard\fR اجازهٔ تولید دستورالعمل‌های ممیز شناور را می‌دهد
و از قراردادهای فراخوانی ویژهٔ FPU استفاده می‌کند.
.Sp
پیش‌فرض به پیکربندی مقصدِ خاص بستگی دارد. توجه داشته باشید که
ABIهای hard\-float و soft\-float از نظر پیوند سازگار نیستند؛ شما باید
کل برنامهٔ خود را با همان ABI کامپایل کرده و با مجموعه‌ای
سازگار از کتابخانه‌ها پیوند دهید.
.IP \fB\-mgeneral\-regs\-only\fR 4
.IX Item "-mgeneral-regs-only"
تولید کدی که تنها از ثبات‌های همه‌منظوره استفاده می‌کند. این کار از
استفادهٔ کامپایلر از ثبات‌های ممیز شناور و Advanced SIMD جلوگیری می‌کند اما
هیچ محدودیتی بر اسمبلر اعمال نخواهد کرد.
.IP \fB\-mlittle\-endian\fR 4
.IX Item "-mlittle-endian"
تولید کد برای پردازنده‌ای که در حالت little\-endian کار می‌کند. این
پیش‌فرض برای همهٔ پیکربندی‌های استاندارد است.
.IP \fB\-mbig\-endian\fR 4
.IX Item "-mbig-endian"
تولید کد برای پردازنده‌ای که در حالت big\-endian کار می‌کند؛ پیش‌فرض
کامپایل کردن کد برای یک پردازندهٔ little\-endian است.
.IP \fB\-mbe8\fR 4
.IX Item "-mbe8"
.PD 0
.IP \fB\-mbe32\fR 4
.IX Item "-mbe32"
.PD
هنگام پیوند دادن یک تصویر (image) big\-endian، قالب بین BE8 و BE32 را انتخاب می‌کند.
این گزینه روی تصاویر little\-endian هیچ اثری ندارد و نادیده گرفته می‌شود.
پیش‌فرض به معماری مقصدِ انتخاب‌شده بستگی دارد. برای ARMv6
و معماری‌های جدیدتر پیش‌فرض BE8 است، و برای معماری‌های قدیمی‌تر
پیش‌فرض BE32 است. قالب BE32 توسط ARM منسوخ شده است.
.IP \fB\-march=\fR\fIname\fR[\fB+extension...\fR] 4
.IX Item "-march=name[+extension...]"
این گزینه نام معماری مقصد ARM را مشخص می‌کند. GCC از این
نام برای تعیین این‌که هنگام تولید کد اسمبلی چه نوع دستورالعمل‌هایی را می‌تواند
صادر کند، استفاده می‌کند. این گزینه می‌تواند در کنار یا به جای
گزینهٔ \fB\-mcpu=\fR استفاده شود.
.Sp
نام‌های مجاز عبارتند از:
\&\fBarmv4t\fR،
\&\fBarmv5t\fR، \fBarmv5te\fR،
\&\fBarmv6\fR، \fBarmv6j\fR، \fBarmv6k\fR، \fBarmv6kz\fR، \fBarmv6t2\fR،
\&\fBarmv6z\fR، \fBarmv6zk\fR،
\&\fBarmv7\fR، \fBarmv7\-a\fR، \fBarmv7ve\fR،
\&\fBarmv8\-a\fR، \fBarmv8.1\-a\fR، \fBarmv8.2\-a\fR، \fBarmv8.3\-a\fR،
\&\fBarmv8.4\-a\fR،
\&\fBarmv8.5\-a\fR،
\&\fBarmv8.6\-a\fR،
\&\fBarmv9\-a\fR،
\&\fBarmv7\-r\fR،
\&\fBarmv8\-r\fR،
\&\fBarmv6\-m\fR، \fBarmv6s\-m\fR،
\&\fBarmv7\-m\fR، \fBarmv7e\-m\fR،
\&\fBarmv8\-m.base\fR، \fBarmv8\-m.main\fR،
\&\fBarmv8.1\-m.main\fR،
\&\fBiwmmxt\fR و \fBiwmmxt2\fR.
.Sp
علاوه بر این، معماری‌های زیر که فاقد پشتیبانی از حالت
اجرای Thumb هستند، شناسایی می‌شوند ولی پشتیبانی از آن‌ها منسوخ شده است: \fBarmv4\fR.
.Sp
بسیاری از معماری‌ها از افزونه‌ها پشتیبانی می‌کنند. این‌ها را می‌توان با
افزودن \fB+\fR\fIextension\fR به انتهای نام معماری اضافه کرد. گزینه‌های
افزونه به ترتیب پردازش می‌شوند و قابلیت‌ها انباشته می‌گردند. یک افزونه
همچنین هرگونه افزونهٔ پایه‌ای لازم را
که به آن وابسته است فعال می‌کند. برای مثال، افزونهٔ \fB+crypto\fR
همیشه افزونهٔ \fB+simd\fR را فعال خواهد کرد. استثنا در ساختار
تجمعی، برای افزونه‌هایی است که با
\&\fB+no...\fR شروع می‌شوند: این افزونه‌ها گزینهٔ مشخص‌شده و
هر افزونهٔ دیگری را که ممکن است به حضور آن افزونه
وابسته باشد غیرفعال می‌کنند.
.Sp
برای مثال، \fB\-march=armv7\-a+simd+nofp+vfpv4\fR معادل
نوشتن \fB\-march=armv7\-a+vfpv4\fR است، چرا که گزینهٔ \fB+simd\fR
به طور کامل توسط گزینهٔ \fB+nofp\fR که پس از آن می‌آید غیرفعال می‌شود.
.Sp
بیشتر نام‌های افزونه‌ها به طور عمومی نام‌گذاری شده‌اند، اما اثری
دارند که به معماری اعمال‌شده روی آن وابسته است. به عنوان مثال،
گزینهٔ \fB+simd\fR می‌تواند روی هر دو معماری \fBarmv7\-a\fR و
\&\fBarmv8\-a\fR اعمال شود، اما افزونه‌های اصلی ARMv7\-A
Advanced SIMD (Neon) را برای \fBarmv7\-a\fR و گونهٔ ARMv8\-A
را برای \fBarmv8\-a\fR فعال خواهد کرد.
.Sp
جدول زیر افزونه‌های پشتیبانی‌شده را برای هر معماری فهرست می‌کند.
معماری‌هایی که نام برده نشده‌اند از هیچ افزونه‌ای پشتیبانی نمی‌کنند.
.RS 4
.IP \fBarmv5te\fR 4
.IX Item "armv5te"
.PD 0
.IP \fBarmv6\fR 4
.IX Item "armv6"
.IP \fBarmv6j\fR 4
.IX Item "armv6j"
.IP \fBarmv6k\fR 4
.IX Item "armv6k"
.IP \fBarmv6kz\fR 4
.IX Item "armv6kz"
.IP \fBarmv6t2\fR 4
.IX Item "armv6t2"
.IP \fBarmv6z\fR 4
.IX Item "armv6z"
.IP \fBarmv6zk\fR 4
.IX Item "armv6zk"
.RS 4
.IP \fB+fp\fR 4
.IX Item "+fp"
.PD
دستورالعمل‌های ممیز شناور VFPv2. افزونهٔ \fB+vfpv2\fR می‌تواند
به عنوان نام مستعار برای این افزونه استفاده شود.
.IP \fB+nofp\fR 4
.IX Item "+nofp"
غیرفعال کردن دستورالعمل‌های ممیز شناور.
.RE
.RS 4
.RE
.IP \fBarmv7\fR 4
.IX Item "armv7"
زیرمجموعهٔ مشترک معماری‌های ARMv7\-A، ARMv7\-R و ARMv7\-M.
.RS 4
.IP \fB+fp\fR 4
.IX Item "+fp"
دستورالعمل‌های ممیز شناور VFPv3، با ۱۶ ثبات دقت
مضاعف (double\-precision). افزونهٔ \fB+vfpv3\-d16\fR می‌تواند به عنوان یک نام مستعار
برای این افزونه استفاده شود. توجه داشته باشید که ممیز شناور توسط
معماری پایهٔ ARMv7\-M پشتیبانی نمی‌شود، اما با هر دو معماری ARMv7\-A و
ARMv7\-R سازگار است.
.IP \fB+nofp\fR 4
.IX Item "+nofp"
غیرفعال کردن دستورالعمل‌های ممیز شناور.
.RE
.RS 4
.RE
.IP \fBarmv7\-a\fR 4
.IX Item "armv7-a"
.RS 4
.PD 0
.IP \fB+mp\fR 4
.IX Item "+mp"
.PD
افزونهٔ چندپردازشی (multiprocessing).
.IP \fB+sec\fR 4
.IX Item "+sec"
افزونهٔ امنیتی (security).
.IP \fB+fp\fR 4
.IX Item "+fp"
دستورالعمل‌های ممیز شناور VFPv3، با ۱۶ ثبات دقت
مضاعف. افزونهٔ \fB+vfpv3\-d16\fR می‌تواند به عنوان یک نام مستعار
برای این افزونه استفاده شود.
.IP \fB+simd\fR 4
.IX Item "+simd"
دستورالعمل‌های Advanced SIMD (Neon) v1 و ممیز شناور VFPv3.
افزونه‌های \fB+neon\fR و \fB+neon\-vfpv3\fR می‌توانند به عنوان نام‌های مستعار
برای این افزونه استفاده شوند.
.IP \fB+vfpv3\fR 4
.IX Item "+vfpv3"
دستورالعمل‌های ممیز شناور VFPv3، با ۳۲ ثبات دقت
مضاعف.
.IP \fB+vfpv3\-d16\-fp16\fR 4
.IX Item "+vfpv3-d16-fp16"
دستورالعمل‌های ممیز شناور VFPv3، با ۱۶ ثبات دقت
مضاعف و عملیات تبدیل ممیز شناور با دقت نیمه (half\-precision)..IP \fB+vfpv3\-fp16\fR 4
.IX Item "+vfpv3-fp16"
دستورالعمل‌های ممیز شناور VFPv3، همراه با ۳۲ ثبات با دقت مضاعف و عملیات تبدیل ممیز شناور با نیم‌دقت.
.IP \fB+vfpv4\-d16\fR 4
.IX Item "+vfpv4-d16"
دستورالعمل‌های ممیز شناور VFPv4، همراه با ۱۶ ثبات با دقت مضاعف.
.IP \fB+vfpv4\fR 4
.IX Item "+vfpv4"
دستورالعمل‌های ممیز شناور VFPv4، همراه با ۳۲ ثبات با دقت مضاعف.
.IP \fB+neon\-fp16\fR 4
.IX Item "+neon-fp16"
دستورالعمل‌های Advanced SIMD (Neon) v1 و ممیز شناور VFPv3، همراه با عملیات تبدیل ممیز شناور با نیم‌دقت.
.IP \fB+neon\-vfpv4\fR 4
.IX Item "+neon-vfpv4"
دستورالعمل‌های Advanced SIMD (Neon) v2 و ممیز شناور VFPv4.
.IP \fB+nosimd\fR 4
.IX Item "+nosimd"
غیرفعال‌سازی دستورالعمل‌های Advanced SIMD (ممیز شناور را غیرفعال نمی‌کند).
.IP \fB+nofp\fR 4
.IX Item "+nofp"
غیرفعال‌سازی دستورالعمل‌های ممیز شناور و Advanced SIMD.
.RE
.RS 4
.RE
.IP \fBarmv7ve\fR 4
.IX Item "armv7ve"
نسخه گسترش‌یافته معماری ARMv7\-A همراه با پشتیبانی از مجازی‌سازی.
.RS 4
.IP \fB+fp\fR 4
.IX Item "+fp"
دستورالعمل‌های ممیز شناور VFPv4، همراه با ۱۶ ثبات با دقت مضاعف. افزونه \fB+vfpv4\-d16\fR می‌تواند به‌عنوان یک نام مستعار برای این افزونه استفاده شود.
.IP \fB+simd\fR 4
.IX Item "+simd"
دستورالعمل‌های Advanced SIMD (Neon) v2 و ممیز شناور VFPv4. افزونه \fB+neon\-vfpv4\fR می‌تواند به‌عنوان یک نام مستعار برای این افزونه استفاده شود.
.IP \fB+vfpv3\-d16\fR 4
.IX Item "+vfpv3-d16"
دستورالعمل‌های ممیز شناور VFPv3، همراه با ۱۶ ثبات با دقت مضاعف.
.IP \fB+vfpv3\fR 4
.IX Item "+vfpv3"
دستورالعمل‌های ممیز شناور VFPv3، همراه با ۳۲ ثبات با دقت مضاعف.
.IP \fB+vfpv3\-d16\-fp16\fR 4
.IX Item "+vfpv3-d16-fp16"
دستورالعمل‌های ممیز شناور VFPv3، همراه با ۱۶ ثبات با دقت مضاعف و عملیات تبدیل ممیز شناور با نیم‌دقت.
.IP \fB+vfpv3\-fp16\fR 4
.IX Item "+vfpv3-fp16"
دستورالعمل‌های ممیز شناور VFPv3، همراه با ۳۲ ثبات با دقت مضاعف و عملیات تبدیل ممیز شناور با نیم‌دقت.
.IP \fB+vfpv4\-d16\fR 4
.IX Item "+vfpv4-d16"
دستورالعمل‌های ممیز شناور VFPv4، همراه با ۱۶ ثبات با دقت مضاعف.
.IP \fB+vfpv4\fR 4
.IX Item "+vfpv4"
دستورالعمل‌های ممیز شناور VFPv4، همراه با ۳۲ ثبات با دقت مضاعف.
.IP \fB+neon\fR 4
.IX Item "+neon"
دستورالعمل‌های Advanced SIMD (Neon) v1 و ممیز شناور VFPv3. افزونه \fB+neon\-vfpv3\fR می‌تواند به‌عنوان یک نام مستعار برای این افزونه استفاده شود.
.IP \fB+neon\-fp16\fR 4
.IX Item "+neon-fp16"
دستورالعمل‌های Advanced SIMD (Neon) v1 و ممیز شناور VFPv3، همراه با عملیات تبدیل ممیز شناور با نیم‌دقت.
.IP \fB+nosimd\fR 4
.IX Item "+nosimd"
غیرفعال‌سازی دستورالعمل‌های Advanced SIMD (ممیز شناور را غیرفعال نمی‌کند).
.IP \fB+nofp\fR 4
.IX Item "+nofp"
غیرفعال‌سازی دستورالعمل‌های ممیز شناور و Advanced SIMD.
.RE
.RS 4
.RE
.IP \fBarmv8\-a\fR 4
.IX Item "armv8-a"
.RS 4
.PD 0
.IP \fB+crc\fR 4
.IX Item "+crc"
.PD
دستورالعمل‌های بررسی افزونگی چرخه‌ای (CRC).
.IP \fB+simd\fR 4
.IX Item "+simd"
دستورالعمل‌های Advanced SIMD و ممیز شناور ARMv8\-A.
.IP \fB+crypto\fR 4
.IX Item "+crypto"
دستورالعمل‌های رمزنگاری.
.IP \fB+nocrypto\fR 4
.IX Item "+nocrypto"
غیرفعال‌سازی دستورالعمل‌های رمزنگاری.
.IP \fB+nofp\fR 4
.IX Item "+nofp"
غیرفعال‌سازی دستورالعمل‌های ممیز شناور، Advanced SIMD و رمزنگاری.
.IP \fB+sb\fR 4
.IX Item "+sb"
دستورالعمل سد گمانه‌زنی (Speculation Barrier).
.IP \fB+predres\fR 4
.IX Item "+predres"
دستورالعمل‌های محدودیت پیش‌بینی داده و اجرا.
.RE
.RS 4
.RE
.IP \fBarmv8.1\-a\fR 4
.IX Item "armv8.1-a"
.RS 4
.PD 0
.IP \fB+simd\fR 4
.IX Item "+simd"
.PD
دستورالعمل‌های Advanced SIMD و ممیز شناور ARMv8.1\-A.
.IP \fB+crypto\fR 4
.IX Item "+crypto"
دستورالعمل‌های رمزنگاری. این گزینه همچنین دستورالعمل‌های Advanced SIMD و ممیز شناور را فعال می‌کند.
.IP \fB+nocrypto\fR 4
.IX Item "+nocrypto"
غیرفعال‌سازی دستورالعمل‌های رمزنگاری.
.IP \fB+nofp\fR 4
.IX Item "+nofp"
غیرفعال‌سازی دستورالعمل‌های ممیز شناور، Advanced SIMD و رمزنگاری.
.IP \fB+sb\fR 4
.IX Item "+sb"
دستورالعمل سد گمانه‌زنی (Speculation Barrier).
.IP \fB+predres\fR 4
.IX Item "+predres"
دستورالعمل‌های محدودیت پیش‌بینی داده و اجرا.
.RE
.RS 4
.RE
.IP \fBarmv8.2\-a\fR 4
.IX Item "armv8.2-a"
.PD 0
.IP \fBarmv8.3\-a\fR 4
.IX Item "armv8.3-a"
.RS 4
.IP \fB+fp16\fR 4
.IX Item "+fp16"
.PD
دستورالعمل‌های پردازش داده ممیز شناور با نیم‌دقت. این گزینه همچنین دستورالعمل‌های Advanced SIMD و ممیز شناور را فعال می‌کند.
.IP \fB+fp16fml\fR 4
.IX Item "+fp16fml"
افزونه fmla ممیز شناور با نیم‌دقت. این گزینه همچنین افزونه ممیز شناور با نیم‌دقت و دستورالعمل‌های Advanced SIMD و ممیز شناور را فعال می‌کند.
.IP \fB+simd\fR 4
.IX Item "+simd"
دستورالعمل‌های Advanced SIMD و ممیز شناور ARMv8.1\-A.
.IP \fB+crypto\fR 4
.IX Item "+crypto"
دستورالعمل‌های رمزنگاری. این گزینه همچنین دستورالعمل‌های Advanced SIMD و ممیز شناور را فعال می‌کند.
.IP \fB+dotprod\fR 4
.IX Item "+dotprod"
فعال‌سازی افزونه ضرب داخلی (Dot Product). این گزینه همچنین دستورالعمل‌های Advanced SIMD را فعال می‌کند.
.IP \fB+nocrypto\fR 4
.IX Item "+nocrypto"
غیرفعال‌سازی افزونه رمزنگاری.
.IP \fB+nofp\fR 4
.IX Item "+nofp"
غیرفعال‌سازی دستورالعمل‌های ممیز شناور، Advanced SIMD و رمزنگاری.
.IP \fB+sb\fR 4
.IX Item "+sb"
دستورالعمل سد گمانه‌زنی (Speculation Barrier).
.IP \fB+predres\fR 4
.IX Item "+predres"
دستورالعمل‌های محدودیت پیش‌بینی داده و اجرا.
.IP \fB+i8mm\fR 4
.IX Item "+i8mm"
دستورالعمل‌های ضرب ماتریسی اعداد صحیح ۸ بیتی. این گزینه همچنین دستورالعمل‌های Advanced SIMD و ممیز شناور را فعال می‌کند..IP \fB+bf16\fR 4
.IX Item "+bf16"
دستورالعمل‌های ممیز شناور نیمه‌دقت Brain.
این گزینه همچنین دستورالعمل‌های Advanced SIMD و ممیز شناور را فعال می‌کند.
.RE
.RS 4
.RE
.IP \fBarmv8.4\-a\fR 4
.IX Item "armv8.4-a"
.RS 4
.PD 0
.IP \fB+fp16\fR 4
.IX Item "+fp16"
.PD
دستورالعمل‌های پردازش داده‌های ممیز شناور نیمه‌دقت.
این گزینه همچنین دستورالعمل‌های Advanced SIMD و ممیز شناور به همراه
افزونهٔ Dot Product و افزونهٔ fmla ممیز شناور نیمه‌دقت را
فعال می‌کند.
.IP \fB+simd\fR 4
.IX Item "+simd"
دستورالعمل‌های Advanced SIMD و ممیز شناور ARMv8.3\-A به همراه
افزونهٔ Dot Product.
.IP \fB+crypto\fR 4
.IX Item "+crypto"
دستورالعمل‌های رمزنگاری. این گزینه همچنین دستورالعمل‌های Advanced SIMD و
ممیز شناور به همراه افزونهٔ Dot Product را فعال می‌کند.
.IP \fB+nocrypto\fR 4
.IX Item "+nocrypto"
غیرفعال‌سازی افزونهٔ رمزنگاری.
.IP \fB+nofp\fR 4
.IX Item "+nofp"
غیرفعال‌سازی دستورالعمل‌های ممیز شناور، Advanced SIMD و رمزنگاری.
.IP \fB+sb\fR 4
.IX Item "+sb"
دستورالعمل سد گمانه‌زنی (Speculation Barrier).
.IP \fB+predres\fR 4
.IX Item "+predres"
دستورالعمل‌های محدودسازی پیش‌بینی اجرا و داده.
.IP \fB+i8mm\fR 4
.IX Item "+i8mm"
دستورالعمل‌های ضرب ماتریسی اعداد صحیح ۸\-بیتی.
این گزینه همچنین دستورالعمل‌های Advanced SIMD و ممیز شناور را فعال می‌کند.
.IP \fB+bf16\fR 4
.IX Item "+bf16"
دستورالعمل‌های ممیز شناور نیمه‌دقت Brain.
این گزینه همچنین دستورالعمل‌های Advanced SIMD و ممیز شناور را فعال می‌کند.
.RE
.RS 4
.RE
.IP \fBarmv8.5\-a\fR 4
.IX Item "armv8.5-a"
.RS 4
.PD 0
.IP \fB+fp16\fR 4
.IX Item "+fp16"
.PD
دستورالعمل‌های پردازش داده‌های ممیز شناور نیمه‌دقت.
این گزینه همچنین دستورالعمل‌های Advanced SIMD و ممیز شناور به همراه
افزونهٔ Dot Product و افزونهٔ fmla ممیز شناور نیمه‌دقت را
فعال می‌کند.
.IP \fB+simd\fR 4
.IX Item "+simd"
دستورالعمل‌های Advanced SIMD و ممیز شناور ARMv8.3\-A به همراه
افزونهٔ Dot Product.
.IP \fB+crypto\fR 4
.IX Item "+crypto"
دستورالعمل‌های رمزنگاری. این گزینه همچنین دستورالعمل‌های Advanced SIMD و
ممیز شناور به همراه افزونهٔ Dot Product را فعال می‌کند.
.IP \fB+nocrypto\fR 4
.IX Item "+nocrypto"
غیرفعال‌سازی افزونهٔ رمزنگاری.
.IP \fB+nofp\fR 4
.IX Item "+nofp"
غیرفعال‌سازی دستورالعمل‌های ممیز شناور، Advanced SIMD و رمزنگاری.
.IP \fB+i8mm\fR 4
.IX Item "+i8mm"
دستورالعمل‌های ضرب ماتریسی اعداد صحیح ۸\-بیتی.
این گزینه همچنین دستورالعمل‌های Advanced SIMD و ممیز شناور را فعال می‌کند.
.IP \fB+bf16\fR 4
.IX Item "+bf16"
دستورالعمل‌های ممیز شناور نیمه‌دقت Brain.
این گزینه همچنین دستورالعمل‌های Advanced SIMD و ممیز شناور را فعال می‌کند.
.RE
.RS 4
.RE
.IP \fBarmv8.6\-a\fR 4
.IX Item "armv8.6-a"
.RS 4
.PD 0
.IP \fB+fp16\fR 4
.IX Item "+fp16"
.PD
دستورالعمل‌های پردازش داده‌های ممیز شناور نیمه‌دقت.
این گزینه همچنین دستورالعمل‌های Advanced SIMD و ممیز شناور به همراه
افزونهٔ Dot Product و افزونهٔ fmla ممیز شناور نیمه‌دقت را
فعال می‌کند.
.IP \fB+simd\fR 4
.IX Item "+simd"
دستورالعمل‌های Advanced SIMD و ممیز شناور ARMv8.3\-A به همراه
افزونهٔ Dot Product.
.IP \fB+crypto\fR 4
.IX Item "+crypto"
دستورالعمل‌های رمزنگاری. این گزینه همچنین دستورالعمل‌های Advanced SIMD و
ممیز شناور به همراه افزونهٔ Dot Product را فعال می‌کند.
.IP \fB+nocrypto\fR 4
.IX Item "+nocrypto"
غیرفعال‌سازی افزونهٔ رمزنگاری.
.IP \fB+nofp\fR 4
.IX Item "+nofp"
غیرفعال‌سازی دستورالعمل‌های ممیز شناور، Advanced SIMD و رمزنگاری.
.IP \fB+i8mm\fR 4
.IX Item "+i8mm"
دستورالعمل‌های ضرب ماتریسی اعداد صحیح ۸\-بیتی.
این گزینه همچنین دستورالعمل‌های Advanced SIMD و ممیز شناور را فعال می‌کند.
.IP \fB+bf16\fR 4
.IX Item "+bf16"
دستورالعمل‌های ممیز شناور نیمه‌دقت Brain.
این گزینه همچنین دستورالعمل‌های Advanced SIMD و ممیز شناور را فعال می‌کند.
.RE
.RS 4
.RE
.IP \fBarmv7\-r\fR 4
.IX Item "armv7-r"
.RS 4
.PD 0
.IP \fB+fp.sp\fR 4
.IX Item "+fp.sp"
.PD
دستورالعمل‌های ممیز شناور VFPv3 با دقت یگانه. افزونهٔ
\&\fB+vfpv3xd\fR می‌تواند به عنوان نام مستعار برای این افزونه استفاده شود.
.IP \fB+fp\fR 4
.IX Item "+fp"
دستورالعمل‌های ممیز شناور VFPv3 با ۱۶ ثبات دقت مضاعف.
افزونهٔ +vfpv3\-d16 می‌تواند به عنوان نام مستعار برای این افزونه استفاده شود.
.IP \fB+vfpv3xd\-d16\-fp16\fR 4
.IX Item "+vfpv3xd-d16-fp16"
دستورالعمل‌های ممیز شناور VFPv3 با دقت یگانه با ۱۶ ثبات دقت مضاعف
و عملیات تبدیل ممیز شناور نیمه‌دقت.
.IP \fB+vfpv3\-d16\-fp16\fR 4
.IX Item "+vfpv3-d16-fp16"
دستورالعمل‌های ممیز شناور VFPv3 با ۱۶ ثبات دقت مضاعف
و عملیات تبدیل ممیز شناور نیمه‌دقت.
.IP \fB+nofp\fR 4
.IX Item "+nofp"
غیرفعال‌سازی افزونهٔ ممیز شناور.
.IP \fB+idiv\fR 4
.IX Item "+idiv"
دستورالعمل‌های تقسیم اعداد صحیح در حالت ARM.
.IP \fB+noidiv\fR 4
.IX Item "+noidiv"
غیرفعال‌سازی افزونهٔ تقسیم اعداد صحیح در حالت ARM.
.RE
.RS 4
.RE
.IP \fBarmv7e\-m\fR 4
.IX Item "armv7e-m"
.RS 4
.PD 0
.IP \fB+fp\fR 4
.IX Item "+fp"
.PD
دستورالعمل‌های ممیز شناور VFPv4 با دقت یگانه.
.IP \fB+fpv5\fR 4
.IX Item "+fpv5"
دستورالعمل‌های ممیز شناور FPv5 با دقت یگانه.
.IP \fB+fp.dp\fR 4
.IX Item "+fp.dp"
دستورالعمل‌های ممیز شناور FPv5 با دقت‌های یگانه و مضاعف.
.IP \fB+nofp\fR 4
.IX Item "+nofp"
غیرفعال‌سازی افزونه‌های ممیز شناور.
.RE
.RS 4
.RE
.IP \fBarmv8.1\-m.main\fR 4
.IX Item "armv8.1-m.main"
.RS 4
.PD 0
.IP \fB+dsp\fR 4
.IX Item "+dsp".PD
دستورالعمل‌های DSP.
.IP \fB+mve\fR 4
.IX Item "+mve"
دستورالعمل‌های عدد صحیح M\-Profile Vector Extension (MVE).
.IP \fB+mve.fp\fR 4
.IX Item "+mve.fp"
دستورالعمل‌های ممیز شناور با دقت یگانه و عدد صحیح
M\-Profile Vector Extension (MVE).
.IP \fB+fp\fR 4
.IX Item "+fp"
دستورالعمل‌های ممیز شناور با دقت یگانه.
.IP \fB+fp.dp\fR 4
.IX Item "+fp.dp"
دستورالعمل‌های ممیز شناور با دقت یگانه و مضاعف.
.IP \fB+nofp\fR 4
.IX Item "+nofp"
غیرفعال‌سازی افزونهٔ ممیز شناور.
.IP "\fB+cdecp0, +cdecp1, ... , +cdecp7\fR" 4
.IX Item "+cdecp0, +cdecp1, ... , +cdecp7"
فعال‌سازی Custom Datapath Extension (CDE) روی کمک‌پردازنده‌های انتخاب‌شده بر
اساس شماره‌های ارائه‌شده در گزینه‌ها در محدودهٔ ۰ تا ۷.
.IP \fB+pacbti\fR 4
.IX Item "+pacbti"
فعال‌سازی افزونهٔ Pointer Authentication and Branch Target Identification.
.RE
.RS 4
.RE
.IP \fBarmv8\-m.main\fR 4
.IX Item "armv8-m.main"
.RS 4
.PD 0
.IP \fB+dsp\fR 4
.IX Item "+dsp"
.PD
دستورالعمل‌های DSP.
.IP \fB+nodsp\fR 4
.IX Item "+nodsp"
غیرفعال‌سازی افزونهٔ DSP.
.IP \fB+fp\fR 4
.IX Item "+fp"
دستورالعمل‌های ممیز شناور با دقت یگانه.
.IP \fB+fp.dp\fR 4
.IX Item "+fp.dp"
دستورالعمل‌های ممیز شناور با دقت یگانه و مضاعف.
.IP \fB+nofp\fR 4
.IX Item "+nofp"
غیرفعال‌سازی افزونهٔ ممیز شناور.
.IP "\fB+cdecp0, +cdecp1, ... , +cdecp7\fR" 4
.IX Item "+cdecp0, +cdecp1, ... , +cdecp7"
فعال‌سازی Custom Datapath Extension (CDE) روی کمک‌پردازنده‌های انتخاب‌شده بر
اساس شماره‌های ارائه‌شده در گزینه‌ها در محدودهٔ ۰ تا ۷.
.RE
.RS 4
.RE
.IP \fBarmv8\-r\fR 4
.IX Item "armv8-r"
.RS 4
.PD 0
.IP \fB+crc\fR 4
.IX Item "+crc"
.PD
دستورالعمل‌های Cyclic Redundancy Check (CRC).
.IP \fB+fp.sp\fR 4
.IX Item "+fp.sp"
دستورالعمل‌های ممیز شناور FPv5 با دقت یگانه.
.IP \fB+simd\fR 4
.IX Item "+simd"
دستورالعمل‌های ممیز شناور و Advanced SIMD مربوط به ARMv8\-A.
.IP \fB+crypto\fR 4
.IX Item "+crypto"
دستورالعمل‌های رمزنگاری.
.IP \fB+nocrypto\fR 4
.IX Item "+nocrypto"
غیرفعال‌سازی دستورالعمل‌های رمزنگاری.
.IP \fB+nofp\fR 4
.IX Item "+nofp"
غیرفعال‌سازی دستورالعمل‌های ممیز شناور، Advanced SIMD و رمزنگاری.
.RE
.RS 4
.RE
.RE
.RS 4
.Sp
گزینهٔ \&\fB\-march=native\fR باعث می‌شود کامپایلر معماری رایانهٔ ساخت را به‌طور
خودکار تشخیص دهد. در حال حاضر، این قابلیت فقط در GNU/Linux پشتیبانی می‌شود
و همهٔ معماری‌ها شناسایی نمی‌شوند. اگر تشخیص خودکار ناموفق باشد، این گزینه هیچ
تاثیری نخواهد داشت.
.Sp
گزینهٔ \&\fB\-march=unset\fR باعث می‌شود کامپایلر تمام گزینه‌های
\&\fB\-march=...\fR را که پیش‌تر در خط فرمان آمده‌اند نادیده بگیرد و به‌گونه‌ای
عمل کند که گویی این گزینه هرگز داده نشده است. این ویژگی برای جلوگیری از
هشدارهای مربوط به تداخل گزینه‌های CPU و معماری زمانی که این دو مشخصات متفاوتی
از معماری را ارائه می‌دهند، مفید است.
.RE
.IP \fB\-mtune=\fR\fIname\fR 4
.IX Item "-mtune=name"
این گزینه نام پردازندهٔ ARM هدف را مشخص می‌کند که GCC باید کارایی کد را برای
آن تنظیم کند.
برای برخی پیاده‌سازی‌های ARM، می‌توان با استفاده از این گزینه به کارایی
بهتری دست یافت.
نام‌های مجاز عبارتند از: \fBarm7tdmi\fR، \fBarm7tdmi\-s\fR، \fBarm710t\fR،
\&\fBarm720t\fR، \fBarm740t\fR، \fBstrongarm\fR، \fBstrongarm110\fR،
\&\fBstrongarm1100\fR، \fBstrongarm1110\fR، \fBarm8\fR، \fBarm810\fR،
\&\fBarm9\fR، \fBarm9e\fR، \fBarm920\fR، \fBarm920t\fR، \fBarm922t\fR،
\&\fBarm946e\-s\fR، \fBarm966e\-s\fR، \fBarm968e\-s\fR، \fBarm926ej\-s\fR،
\&\fBarm940t\fR، \fBarm9tdmi\fR، \fBarm10tdmi\fR، \fBarm1020t\fR،
\&\fBarm1026ej\-s\fR، \fBarm10e\fR، \fBarm1020e\fR، \fBarm1022e\fR،
\&\fBarm1136j\-s\fR، \fBarm1136jf\-s\fR، \fBmpcore\fR، \fBmpcorenovfp\fR،
\&\fBarm1156t2\-s\fR، \fBarm1156t2f\-s\fR، \fBarm1176jz\-s\fR، \fBarm1176jzf\-s\fR،
\&\fBgeneric\-armv7\-a\fR، \fBcortex\-a5\fR، \fBcortex\-a7\fR، \fBcortex\-a8\fR،
\&\fBcortex\-a9\fR، \fBcortex\-a12\fR، \fBcortex\-a15\fR، \fBcortex\-a17\fR،
\&\fBcortex\-a32\fR، \fBcortex\-a35\fR، \fBcortex\-a53\fR، \fBcortex\-a55\fR،
\&\fBcortex\-a57\fR، \fBcortex\-a72\fR، \fBcortex\-a73\fR، \fBcortex\-a75\fR،
\&\fBcortex\-a76\fR، \fBcortex\-a76ae\fR، \fBcortex\-a77\fR،
\&\fBcortex\-a78\fR، \fBcortex\-a78ae\fR، \fBcortex\-a78c\fR، \fBcortex\-a710\fR،
\&\fBares\fR، \fBcortex\-r4\fR، \fBcortex\-r4f\fR، \fBcortex\-r5\fR،
\&\fBcortex\-r7\fR، \fBcortex\-r8\fR، \fBcortex\-r52\fR، \fBcortex\-r52plus\fR،
\&\fBcortex\-m0\fR، \fBcortex\-m0plus\fR، \fBcortex\-m1\fR، \fBcortex\-m3\fR،
\&\fBcortex\-m4\fR، \fBcortex\-m7\fR، \fBcortex\-m23\fR، \fBcortex\-m33\fR،
\&\fBcortex\-m35p\fR، \fBcortex\-m52\fR، \fBcortex\-m55\fR، \fBcortex\-m85\fR، \fBcortex\-x1\fR،
\&\fBcortex\-x1c\fR، \fBcortex\-m1.small\-multiply\fR، \fBcortex\-m0.small\-multiply\fR،
\&\fBcortex\-m0plus.small\-multiply\fR، \fBexynos\-m1\fR، \fBmarvell\-pj4\fR،
\&\fBneoverse\-n1\fR، \fBneoverse\-n2\fR، \fBneoverse\-v1\fR، \fBxscale\fR،
\&\fBiwmmxt\fR، \fBiwmmxt2\fR، \fBep9312\fR، \fBfa526\fR، \fBfa626\fR،
\&\fBfa606te\fR، \fBfa626te\fR، \fBfmp626\fR، \fBfa726te\fR، \fBstar\-mc1\fR،
\&\fBxgene1\fR.
.Sp
علاوه بر این، این گزینه می‌تواند مشخص کند که GCC باید کارایی کد را برای یک
سامانهٔ big.LITTLE بهینه‌سازی کند. نام‌های مجاز عبارتند از:
\&\fBcortex\-a15.cortex\-a7\fR، \fBcortex\-a17.cortex\-a7\fR،
\&\fBcortex\-a57.cortex\-a53\fR، \fBcortex\-a72.cortex\-a53\fR،
\&\fBcortex\-a72.cortex\-a35\fR، \fBcortex\-a73.cortex\-a53\fR،
\&\fBcortex\-a75.cortex\-a55\fR، \fBcortex\-a76.cortex\-a55\fR.
.Sp
گزینهٔ \&\fB\-mtune=generic\-\fR\fIarch\fR مشخص می‌کند که GCC باید کارایی را
برای ترکیبی از پردازنده‌ها در معماری \fIarch\fR تنظیم کند.
هدف، تولید کدی است که روی پرکاربردترین پردازنده‌های فعلی به‌خوبی اجرا شود،
و تعادلی میان بهینه‌سازی‌هایی که به نفع برخی CPUهای این رده است و اجتناب از
افت کارایی در دیگر CPUها برقرار نماید. با آمدن و رفتن مدل‌های CPU، اثرات
این گزینه ممکن است در نسخه‌های بعدی GCC تغییر کند.
.Sp
گزینهٔ \&\fB\-mtune\fR گزینه‌های افزونهٔ مشابه با \fB\-mcpu\fR را می‌پذیرد، اما
این گزینه‌های افزونه تاثیری بر تنظیم کارایی کد تولیدشده ندارند.
.Sp
گزینهٔ \&\fB\-mtune=native\fR باعث می‌شود کامپایلر CPU رایانهٔ ساخت را به‌طور
خودکار تشخیص دهد. در حال حاضر، این قابلیت فقط در GNU/Linux پشتیبانی می‌شود
و همهٔ معماری‌ها شناسایی نمی‌شوند. اگر تشخیص خودکار ناموفق باشد، این گزینه هیچ
تاثیری نخواهد داشت.
.IP \fB\-mcpu=\fR\fIname\fR[\fB+extension...\fR] 4
.IX Item "-mcpu=name[+extension...]"
این گزینه نام پردازندهٔ ARM هدف را مشخص می‌کند. GCC از این نام برای استخراج
نام معماری ARM هدف (همانند تعیین با \fB\-march\fR) و نوع پردازندهٔ ARM برای
تنظیم کارایی (همانند تعیین با \fB\-mtune\fR) استفاده می‌کند. در جاهایی که این
گزینه همراه با \fB\-march\fR یا \fB\-mtune\fR استفاده شود، آن گزینه‌ها بر بخش
مربوطه از این گزینه اولویت دارند.
.Sp
بسیاری از CPUهای پشتیبانی‌شده، افزونه‌های معماری اختیاری را پیاده‌سازی می‌کنند.
در این حالت، افزونه‌های معماری معمولاً به‌طور پیش‌فرض فعال هستند. اگر پیاده‌سازی‌هایی
وجود داشته باشند که فاقد افزونه باشند، ساختار نحوی افزونه می‌تواند برای غیرفعال کردن
افزونه‌های حذف‌شده به کار رود. برای دستورالعمل‌های ممیز شناور و
Advanced SIMD (Neon)، تنظیمات گزینه‌های \&\fB\-mfloat\-abi\fR و \fB\-mfpu\fR
نیز باید در نظر گرفته شوند: دستورالعمل‌های ممیز شناور و Advanced SIMD تنها
در صورتی استفاده خواهند شد که \&\fB\-mfloat\-abi\fR روی \fBsoft\fR تنظیم نشده
باشد؛ و هر تنظیمی از \&\fB\-mfpu\fR غیر از \fBauto\fR، دستورالعمل‌های افزونهٔ
ممیز شناور و SIMD موجود را بازنویسی خواهد کرد.
.Sp
برای نمونه، \fBcortex\-a9\fR را می‌توان در سه پیکربندی اصلی یافت: فقط عدد صحیح،
فقط با یک واحد ممیز شناور، یا با ممیز شناور و Advanced SIMD. حالت پیش‌فرض
فعال‌سازی همهٔ دستورالعمل‌ها است، اما افزونه‌های \fB+nosimd\fR و \fB+nofp\fR
می‌توانند به ترتیب برای غیرفعال کردن فقط SIMD یا هر دو دستورالعمل SIMD و ممیز
شناور استفاده شوند.
.Sp
نام‌های مجاز برای این گزینه همانند نام‌های مجاز برای \&\fB\-mtune\fR هستند.
.Sp
گزینه‌های افزونهٔ زیر بین CPUهای فهرست‌شده مشترک هستند:
.RS 4.IP \fB+nodsp\fR 4
.IX Item "+nodsp"
دستورالعمل‌های DSP را در \fBcortex\-m33\fR، \fBcortex\-m35p\fR،
\&\fBcortex\-m52\fR، \fBcortex\-m55\fR و \fBcortex\-m85\fR غیرفعال می‌کند.
همچنین دستورالعمل‌های عدد صحیح و ممیز شناور با دقت یگانهٔ M\-Profile Vector Extension (MVE) را در
\&\fBcortex\-m52\fR، \fBcortex\-m55\fR و \fBcortex\-m85\fR غیرفعال می‌سازد.
.IP \fB+nopacbti\fR 4
.IX Item "+nopacbti"
افزونهٔ Pointer Authentication و Branch Target Identification را در
\&\fBcortex\-m52\fR و \fBcortex\-m85\fR غیرفعال می‌کند.
.IP \fB+nomve\fR 4
.IX Item "+nomve"
دستورالعمل‌های عدد صحیح و ممیز شناور با دقت یگانهٔ M\-Profile Vector Extension (MVE) را در \fBcortex\-m52\fR، \fBcortex\-m55\fR و
\&\fBcortex\-m85\fR غیرفعال می‌کند.
.IP \fB+nomve.fp\fR 4
.IX Item "+nomve.fp"
دستورالعمل‌های ممیز شناور با دقت یگانهٔ M\-Profile Vector Extension (MVE) را در \fBcortex\-m52\fR، \fBcortex\-m55\fR و \fBcortex\-m85\fR غیرفعال می‌کند.
.IP "\fB+cdecp0, +cdecp1, ... , +cdecp7\fR" 4
.IX Item "+cdecp0, +cdecp1, ... , +cdecp7"
افزونهٔ Custom Datapath Extension (CDE) را روی پردازنده‌های کمکی (coprocessors) انتخاب‌شده با توجه به شماره‌های ارائه‌شده در گزینه‌ها در محدودهٔ 0 تا 7 در \fBcortex\-m52\fR،
\&\fBcortex\-m55\fR، \fBcortex\-m85\fR و \fBstar\-mc1\fR فعال می‌کند.
.IP \fB+nofp\fR 4
.IX Item "+nofp"
دستورالعمل‌های ممیز شناور را در \fBarm9e\fR،
\&\fBarm946e\-s\fR، \fBarm966e\-s\fR، \fBarm968e\-s\fR، \fBarm10e\fR،
\&\fBarm1020e\fR، \fBarm1022e\fR، \fBarm926ej\-s\fR،
\&\fBarm1026ej\-s\fR، \fBcortex\-r5\fR، \fBcortex\-r7\fR، \fBcortex\-r8\fR،
\&\fBcortex\-m4\fR، \fBcortex\-m7\fR، \fBcortex\-m33\fR، \fBcortex\-m35p\fR،
\&\fBcortex\-m52\fR، \fBcortex\-m55\fR و \fBcortex\-m85\fR غیرفعال می‌کند.
همچنین دستورالعمل‌های ممیز شناور و SIMD را در
\&\fBgeneric\-armv7\-a\fR، \fBcortex\-a5\fR، \fBcortex\-a7\fR،
\&\fBcortex\-a8\fR، \fBcortex\-a9\fR، \fBcortex\-a12\fR،
\&\fBcortex\-a15\fR، \fBcortex\-a17\fR، \fBcortex\-a15.cortex\-a7\fR،
\&\fBcortex\-a17.cortex\-a7\fR، \fBcortex\-a32\fR، \fBcortex\-a35\fR،
\&\fBcortex\-a53\fR و \fBcortex\-a55\fR غیرفعال می‌کند.
.IP \fB+nofp.dp\fR 4
.IX Item "+nofp.dp"
بخش دقت دوگانهٔ (double\-precision) دستورالعمل‌های ممیز شناور را در \fBcortex\-r5\fR، \fBcortex\-r7\fR، \fBcortex\-r8\fR، \fBcortex\-r52\fR،
\&\fBcortex\-r52plus\fR و \fBcortex\-m7\fR غیرفعال می‌کند.
.IP \fB+nosimd\fR 4
.IX Item "+nosimd"
دستورالعمل‌های SIMD (اما نه ممیز شناور) را در
\&\fBgeneric\-armv7\-a\fR، \fBcortex\-a5\fR، \fBcortex\-a7\fR
و \fBcortex\-a9\fR غیرفعال می‌کند.
.IP \fB+crypto\fR 4
.IX Item "+crypto"
دستورالعمل‌های رمزنگاری را در \fBcortex\-a32\fR،
\&\fBcortex\-a35\fR، \fBcortex\-a53\fR، \fBcortex\-a55\fR، \fBcortex\-a57\fR،
\&\fBcortex\-a72\fR، \fBcortex\-a73\fR، \fBcortex\-a75\fR، \fBexynos\-m1\fR،
\&\fBxgene1\fR، \fBcortex\-a57.cortex\-a53\fR، \fBcortex\-a72.cortex\-a53\fR،
\&\fBcortex\-a73.cortex\-a35\fR، \fBcortex\-a73.cortex\-a53\fR و
\&\fBcortex\-a75.cortex\-a55\fR فعال می‌کند.
.RE
.RS 4
.Sp
علاوه بر این، شبه‌هدف \fBgeneric\-armv7\-a\fR به‌طور پیش‌فرض از VFPv3 با ۱۶ ثبات با دقت دوگانه استفاده می‌کند. این شبه‌هدف از گزینه‌های افزونهٔ زیر پشتیبانی می‌کند: \fBmp\fR، \fBsec\fR، \fBvfpv3\-d16\fR،
\&\fBvfpv3\fR، \fBvfpv3\-d16\-fp16\fR، \fBvfpv3\-fp16\fR،
\&\fBvfpv4\-d16\fR، \fBvfpv4\fR، \fBneon\fR، \fBneon\-vfpv3\fR،
\&\fBneon\-fp16\fR، \fBneon\-vfpv4\fR. معانی آن‌ها همانند افزونه‌های مربوط به \fB\-march=armv7\-a\fR است.
.Sp
همچنین \fB\-mcpu=generic\-\fR\fIarch\fR نیز مجاز بوده و معادل با \fB\-march=\fR\fIarch\fR \fB\-mtune=generic\-\fR\fIarch\fR است.
برای اطلاعات بیشتر \fB\-mtune\fR را ببینید.
.Sp
گزینهٔ \fB\-mcpu=native\fR باعث می‌شود کامپایلر پردازندهٔ رایانهٔ میزبان ساخت را به‌طور خودکار شناسایی کند. در حال حاضر، این قابلیت تنها در GNU/Linux پشتیبانی می‌شود و همهٔ معماری‌ها شناسایی نمی‌شوند. اگر تشخیص خودکار ناموفق باشد، این گزینه هیچ اثری نخواهد داشت.
.Sp
گزینهٔ \fB\-mcpu=unset\fR باعث می‌شود کامپایلر تمام گزینه‌های
\&\fB\-mcpu=...\fR را که پیش‌تر در خط فرمان آمده‌اند نادیده بگیرد
و به‌گونه‌ای عمل کند که گویی این گزینه هرگز داده نشده است. این ویژگی برای جلوگیری از
هشدارهای مربوط به تداخل گزینه‌های CPU و معماری، زمانی که این دو
مشخصات معماری متفاوتی تولید می‌کنند، مفید است.
.RE
.IP \fB\-mfpu=\fR\fIname\fR 4
.IX Item "-mfpu=name"
این گزینه مشخص می‌کند چه سخت‌افزار ممیز شناوری (یا شبیه‌سازی سخت‌افزاری) در مقصد در دسترس است. نام‌های مجاز عبارتند از: \fBauto\fR، \fBvfpv2\fR،
\&\fBvfpv3\fR،
\&\fBvfpv3\-fp16\fR، \fBvfpv3\-d16\fR، \fBvfpv3\-d16\-fp16\fR، \fBvfpv3xd\fR،
\&\fBvfpv3xd\-fp16\fR، \fBneon\-vfpv3\fR، \fBneon\-fp16\fR، \fBvfpv4\fR،
\&\fBvfpv4\-d16\fR، \fBfpv4\-sp\-d16\fR، \fBneon\-vfpv4\fR،
\&\fBfpv5\-d16\fR، \fBfpv5\-sp\-d16\fR،
\&\fBfp\-armv8\fR، \fBneon\-fp\-armv8\fR و \fBcrypto\-neon\-fp\-armv8\fR.
توجه داشته باشید که \fBneon\fR یک نام مستعار برای \fBneon\-vfpv3\fR و \fBvfp\fR یک نام مستعار برای \fBvfpv2\fR است.
.Sp
تنظیم \fBauto\fR حالت پیش‌فرض و ویژه است. این تنظیم باعث می‌شود کامپایلر دستورالعمل‌های ممیز شناور و Advanced SIMD را بر اساس تنظیمات \fB\-mcpu\fR و \fB\-march\fR انتخاب کند.
.Sp
اگر سخت‌افزار ممیز شناور انتخاب‌شده شامل افزونهٔ NEON باشد
(مانند \fB\-mfpu=neon\fR)، توجه داشته باشید که عملیات ممیز شناور
توسط مرحلهٔ بردارسازی خودکار GCC تولید نمی‌شوند، مگر اینکه
\&\fB\-funsafe\-math\-optimizations\fR نیز مشخص شده باشد. این
به این دلیل است که سخت‌افزار NEON استاندارد IEEE 754 را برای
محاسبات ممیز شناور به‌طور کامل پیاده‌سازی نمی‌کند (به‌ویژه مقادیر غیرنرمال به‌صورت
صفر در نظر گرفته می‌شوند)، بنابراین استفاده از دستورالعمل‌های NEON ممکن است منجر به کاهش دقت شود.
.Sp
همچنین می‌توانید نام fpu را در سطح تابع با استفاده از صفت‌های تابع یا عملگرهای عمل‌افزای (pragmas) \f(CWtarget("fpu=")\fR تعیین کنید.
.IP \fB\-mfp16\-format=\fR\fIname\fR 4
.IX Item "-mfp16-format=name"
قالب نوع دادهٔ ممیز شناور نیم‌دقت \f(CW\*(C`_\|_fp16\*(C'\fR را تعیین می‌کند.
نام‌های مجاز عبارتند از \fBnone\fR، \fBieee\fR و \fBalternative\fR؛
پیش‌فرض \fBnone\fR است که در این حالت نوع دادهٔ \f(CW\*(C`_\|_fp16\*(C'\fR تعریف نمی‌شود.
.IP \fB\-mstructure\-size\-boundary=\fR\fIn\fR 4
.IX Item "-mstructure-size-boundary=n"
اندازهٔ تمام ساختارها (structures) و اجتماع‌ها (unions) به مضربی
از تعداد بیت‌های تعیین‌شده توسط این گزینه گرد می‌شوند. مقادیر مجاز 8، 32
و 64 هستند. مقدار پیش‌فرض برای زنجیره‌ابزارهای مختلف متفاوت است. برای زنجیره‌ابزار
با هدف COFF مقدار پیش‌فرض 8 است. مقدار 64 تنها زمانی مجاز است
که ABI زیربنایی از آن پشتیبانی کند.
.Sp
تعیین عدد بزرگ‌تر می‌تواند کدی سریع‌تر و کارآمدتر تولید کند، اما
همچنین می‌تواند اندازهٔ برنامه را افزایش دهد. مقادیر مختلف به‌طور بالقوه
ناسازگار هستند. کدی که با یک مقدار کامپایل شده است، در صورت تبادل اطلاعات
از طریق ساختارها یا اجتماع‌ها، لزوماً نمی‌تواند با کدهای دیگر یا کتابخانه‌های
کامپایل‌شده با مقداری متفاوت کار کند.
.Sp
این گزینه منسوخ شده است.
.IP \fB\-mabort\-on\-noreturn\fR 4
.IX Item "-mabort-on-noreturn"
تولید فراخوانی تابع \f(CW\*(C`abort\*(C'\fR در انتهای یک
تابع \f(CW\*(C`noreturn\*(C'\fR. در صورتی که تابع تلاش کند
مقداری بازگرداند، این دستور اجرا می‌شود.
.IP \fB\-mlong\-calls\fR 4
.IX Item "-mlong-calls"
.PD 0
.IP \fB\-mno\-long\-calls\fR 4
.IX Item "-mno-long-calls"
.PD
به کامپایلر دستور می‌دهد تا فراخوانی‌های تابع را ابتدا با بارگذاری
نشانی تابع درون یک ثبات و سپس انجام یک فراخوانی زیرروال (subroutine call)
روی این ثبات انجام دهد. این سوییچ در حالتی مورد نیاز است که تابع مقصد
خارج از محدودهٔ آدرس‌دهی ۶۴ مگابایتی نسخهٔ مبتنی بر آفست از
دستورالعمل فراخوانی زیرروال قرار داشته باشد.
.Sp
حتی با فعال بودن این سوییچ، همهٔ فراخوانی‌های توابع به
فراخوانی‌های طولانی تبدیل نمی‌شوند. قاعدهٔ سرانگشتی این است که توابع static، توابعی
که دارای مشخصهٔ \f(CW\*(C`short_call\*(C'\fR هستند، توابعی که درون
محدودهٔ دستور \f(CW\*(C`#pragma no_long_calls\*(C'\fR قرار دارند، و توابعی که تعاریف آن‌ها
پیش‌تر درون همان واحد ترجمهٔ جاری کامپایل شده است، به فراخوانی‌های طولانی تبدیل نمی‌شوند.
استثنائات این قاعده عبارتند از تعاریف توابع ضعیف (weak)، توابع دارای مشخصهٔ
\&\f(CW\*(C`long_call\*(C'\fR یا مشخصهٔ \f(CW\*(C`section\*(C'\fR، و توابعی که درون
محدودهٔ دستور \f(CW\*(C`#pragma long_calls\*(C'\fR قرار دارند، که همواره
به فراخوانی‌های طولانی تبدیل می‌شوند.
.Sp
این ویژگی به‌طور پیش‌فرض فعال نیست. مشخص کردن
\&\fB\-mno\-long\-calls\fR رفتار پیش‌فرض را بازمی‌گرداند، همان‌طور که
قرار دادن فراخوانی‌های توابع در دامنهٔ دستور \f(CW\*(C`#pragma
long_calls_off\*(C'\fR همین کار را انجام می‌دهد. توجه داشته باشید که این سوییچ‌ها هیچ تاثیری بر نحوهٔ
تولید کد توسط کامپایلر برای مدیریت فراخوانی‌های توابع از طریق اشاره‌گرهای
تابع ندارند.
.IP \fB\-msingle\-pic\-base\fR 4
.IX Item "-msingle-pic-base"
با ثبات استفاده‌شده برای آدرس‌دهی PIC به‌صورت فقط‌خواندنی رفتار می‌کند، به جای آنکه
آن را در مقدمهٔ (prologue) هر تابع بارگذاری کند. سیستم زمان اجرا مسئول
مقداردهی اولیهٔ این ثبات با یک مقدار مناسب پیش از شروع اجرا است.
.IP \fB\-mpic\-register=\fR\fIreg\fR 4
.IX Item "-mpic-register=reg"
ثباتی را که باید برای آدرس‌دهی PIC استفاده شود مشخص می‌کند.
برای حالت پایهٔ استاندارد PIC، مقدار پیش‌فرض هر ثبات مناسبی است
که توسط کامپایلر تعیین شود. برای حالت پایهٔ یگانهٔ PIC، در صورتی که مقصد مبتنی بر EABI باشد
یا بررسی پشته (stack\-checking) فعال باشد، مقدار پیش‌فرض
\&\fBR9\fR است، در غیر این صورت پیش‌فرض \fBR10\fR خواهد بود.
.IP \fB\-mpic\-data\-is\-text\-relative\fR 4
.IX Item "-mpic-data-is-text-relative"
فرض می‌کند که جابه‌جایی میان بخش‌های text و data در
زمان پیوند ایستا ثابت است. این امر اجازه می‌دهد تا از عملیات آدرس‌دهی
نسبی به PC برای دسترسی به داده‌هایی که معلوم است در بخش داده قرار دارند استفاده شود. برای
مقاصد غیر VxWorks RTP، این گزینه به‌طور پیش‌فرض فعال است. در صورت غیرفعال شدن
روی چنین مقاصدی، گزینهٔ \fB\-msingle\-pic\-base\fR را به‌طور پیش‌فرض
فعال خواهد کرد..IP \fB\-mpoke\-function\-name\fR 4
.IX Item "-mpoke-function-name"
نام هر تابع را دقیقاً پیش از دیباچهٔ تابع (function prologue) در بخش text می‌نویسد. کد تولیدشده شبیه به این است:
.Sp
.Vb 9
\&             t0
\&                 .ascii "arm_poke_function_name", 0
\&                 .align
\&             t1
\&                 .word 0xff000000 + (t1 \- t0)
\&             arm_poke_function_name
\&                 mov     ip, sp
\&                 stmfd   sp!, {fp, ip, lr, pc}
\&                 sub     fp, ip, #4
.Ve
.Sp
هنگام انجام ردیابی رو به عقب پشته (stack backtrace)، کد می‌تواند مقدار
\&\f(CW\*(C`pc\*(C'\fR ذخیره‌شده در \f(CW\*(C`fp + 0\*(C'\fR را بررسی کند. اگر تابع ردیاب سپس به
مکان \f(CW\*(C`pc \- 12\*(C'\fR نگاه کند و ۸ بیت بالایی تنظیم شده باشند، آن‌گاه می‌دانیم که
یک نام تابع بلافاصله پیش از این مکان جاسازی شده است
و طولی برابر با \f(CW\*(C`((pc[\-3]) & 0xff000000)\*(C'\fR دارد.
.IP \fB\-mthumb\fR 4
.IX Item "-mthumb"
.PD 0
.IP \fB\-marm\fR 4
.IX Item "-marm"
.PD
بین تولید کدی که در وضعیت‌های ARM یا Thumb اجرا می‌شود، انتخاب می‌کند.
پیش‌فرض در بیشتر پیکربندی‌ها تولید کدی است که در وضعیت ARM اجرا شود،
اما این پیش‌فرض را می‌توان با پیکربندی GCC با گزینهٔ پیکربندی
\&\fB\-\-with\-mode=\fR\fIstate\fR تغییر داد.
.Sp
همچنین می‌توانید حالت ARM و Thumb را برای هر تابع با استفاده از
ویژگی‌های تابعی (function attributes) یا پراگماهای \f(CWtarget("thumb")\fR و \f(CWtarget("arm")\fR بازنویسی کنید.
.IP \fB\-mtpcs\-frame\fR 4
.IX Item "-mtpcs-frame"
برای همهٔ توابع غیربرگی (non\-leaf)، یک فریم پشته (stack frame) سازگار با
استاندارد فراخوانی رویهٔ بندانگشتی (Thumb Procedure Call Standard) تولید می‌کند.
(یک تابع برگی تابعی است که هیچ تابع دیگری را فراخوانی نمی‌کند.) پیش‌فرض \fB\-mno\-tpcs\-frame\fR است.
.IP \fB\-mtpcs\-leaf\-frame\fR 4
.IX Item "-mtpcs-leaf-frame"
برای همهٔ توابع برگی (leaf)، یک فریم پشته سازگار با
استاندارد فراخوانی رویهٔ بندانگشتی (Thumb Procedure Call Standard) تولید می‌کند.
(یک تابع برگی تابعی است که هیچ تابع دیگری را فراخوانی نمی‌کند.) پیش‌فرض \fB\-mno\-apcs\-leaf\-frame\fR است.
.IP \fB\-mcallee\-super\-interworking\fR 4
.IX Item "-mcallee-super-interworking"
به همهٔ توابع قابل‌مشاهده از بیرون (externally visible) در فایلی که کامپایل می‌شود، یک
سرآیند مجموعه دستورالعمل ARM می‌دهد که پیش از اجرای بقیهٔ تابع به حالت Thumb جابه‌جا می‌شود.
این کار اجازه می‌دهد این توابع از کدهای بدون قابلیت کارکرد متقابل (non\-interworking) فراخوانی شوند.
این گزینه در پیکربندی‌های AAPCS معتبر نیست، چرا که کارکرد متقابل (interworking) به‌طور پیش‌فرض فعال است.
.IP \fB\-mcaller\-super\-interworking\fR 4
.IX Item "-mcaller-super-interworking"
اجازه می‌دهد فراخوانی‌ها از طریق اشاره‌گرهای تابع (از جمله توابع مجازی) صرف‌نظر از
اینکه کد مقصد برای کارکرد متقابل کامپایل شده است یا خیر، به‌درستی اجرا شوند. در صورت فعال بودن این گزینه،
هزینهٔ اجرای یک اشاره‌گر تابع دارای سربار اندکی خواهد بود. این گزینه در پیکربندی‌های AAPCS
معتبر نیست، چرا که کارکرد متقابل به‌طور پیش‌فرض فعال است.
.IP \fB\-mtp=\fR\fIname\fR 4
.IX Item "-mtp=name"
مدل دسترسی را برای اشاره‌گر حافظهٔ محلی ریسه (thread local storage) مشخص می‌کند.
مدل \fBsoft\fR فراخوانی‌هایی به \f(CW\*(C`_\|_aeabi_read_tp\*(C'\fR تولید می‌کند. دیگر مدل‌های پذیرفته‌شده
شامل \fBtpidrurw\fR، \fBtpidruro\fR و \fBtpidrprw\fR هستند که اشاره‌گر ریسه را مستقیماً از
ثبات سامانه متناظر واکشی می‌کنند (از معماری arm6k به بعد پشتیبانی می‌شود).
این ثبات‌های سامانه از طریق واسط هم‌پردازندهٔ CP15 در دسترس هستند و آرگومان
\&\fBcp15\fR نیز به‌عنوان یک نام مستعار مناسب برای \fBtpidruro\fR پذیرفته می‌شود.
آرگومان \fBauto\fR از بهترین روش موجود برای پردازندهٔ انتخاب‌شده استفاده می‌کند.
تنظیم پیش‌فرض \fBauto\fR است.
.IP \fB\-mtls\-dialect=\fR\fIdialect\fR 4
.IX Item "-mtls-dialect=dialect"
لهجهٔ (dialect) مورد استفاده برای دسترسی به حافظهٔ محلی ریسه را مشخص می‌کند.
دو \fIdialect\fR پشتیبانی می‌شوند: \fBgnu\fR و \fBgnu2\fR. لهجهٔ \fBgnu\fR طرح اصلی GNU را برای
پشتیبانی از مدل‌های محلی و سراسری پویای TLS انتخاب می‌کند. لهجهٔ \fBgnu2\fR طرح توصیف‌گر GNU را
انتخاب می‌کند که کارایی بهتری برای کتابخانه‌های اشتراکی فراهم می‌سازد. طرح توصیف‌گر GNU با طرح
اصلی سازگار است، اما به پشتیبانی جدیدتری در اسمبلر، پیونددهنده و کتابخانه نیاز دارد. مدل‌های TLS اجرای
اولیه (initial exec) و اجرای محلی (local exec) تحت تأثیر این گزینه قرار نمی‌گیرند و همیشه از طرح اصلی استفاده می‌کنند.
.IP \fB\-mword\-relocations\fR 4
.IX Item "-mword-relocations"
تنها بازنشانی‌های مطلق (absolute relocations) را روی مقادیر با اندازهٔ کلمه (یعنی R_ARM_ABS32) ایجاد می‌کند.
این گزینه به‌طور پیش‌فرض در مقصدهایی (uClinux، SymbianOS) که بارگذار زمان اجرا این محدودیت را تحمیل می‌کند
و نیز هنگامی که \fB\-fpic\fR یا \fB\-fPIC\fR مشخص شده باشد، فعال است. این گزینه با \fB\-mslow\-flash\-data\fR تداخل دارد.
.IP \fB\-mfix\-cortex\-m3\-ldrd\fR 4
.IX Item "-mfix-cortex-m3-ldrd"
برخی از هسته‌های Cortex\-M3 هنگامی که از دستورالعمل‌های \f(CW\*(C`ldrd\*(C'\fR با ثبات‌های مقصد و پایهٔ هم‌پوشان
استفاده شود، می‌توانند باعث خرابی داده‌ها شوند. این گزینه از تولید این دستورالعمل‌ها جلوگیری می‌کند.
این گزینه زمانی که \fB\-mcpu=cortex\-m3\fR مشخص شده باشد، به‌طور پیش‌فرض فعال است.
.IP \fB\-mfix\-cortex\-a57\-aes\-1742098\fR 4
.IX Item "-mfix-cortex-a57-aes-1742098"
.PD 0
.IP \fB\-mno\-fix\-cortex\-a57\-aes\-1742098\fR 4
.IX Item "-mno-fix-cortex-a57-aes-1742098"
.IP \fB\-mfix\-cortex\-a72\-aes\-1655431\fR 4
.IX Item "-mfix-cortex-a72-aes-1655431"
.IP \fB\-mno\-fix\-cortex\-a72\-aes\-1655431\fR 4
.IX Item "-mno-fix-cortex-a72-aes-1655431"
.PD
کاهش اثر (یا غیرفعال کردن کاهش اثر) یک اشکال سخت‌افزاری (erratum) در Cortex\-A57 و
Cortex\-A72 را که بر دستورالعمل‌های رمزنگاری AES تأثیر می‌گذارد، فعال (یا غیرفعال) می‌کند.
این گزینه به‌طور پیش‌فرض در صورت مشخص شدن \fB\-mcpu=cortex\-a57\fR یا
\&\fB\-mcpu=cortex\-a72\fR فعال است.
.IP \fB\-munaligned\-access\fR 4
.IX Item "-munaligned-access"
.PD 0
.IP \fB\-mno\-unaligned\-access\fR 4
.IX Item "-mno-unaligned-access"
.PD
خواندن و نوشتن مقادیر ۱۶ و ۳۲ بیتی را از نشانی‌هایی که ترازبندی ۱۶ یا ۳۲ بیتی ندارند،
فعال (یا غیرفعال) می‌کند. به‌طور پیش‌فرض دسترسی ناتراز برای همهٔ معماری‌های پیش از ARMv6،
تمام ARMv6\-M و برای معماری‌های پایه‌ای ARMv8\-M غیرفعال است و برای تمام معماری‌های دیگر
فعال است. اگر دسترسی ناتراز فعال نباشد، کلمه‌ها در ساختارهای داده‌ای فشرده (packed) هر بار
یک بایت مورد دسترسی قرار می‌گیرند.
.Sp
صفت ARM با عنوان \f(CW\*(C`Tag_CPU_unaligned_access\*(C'\fR در فایل شیء تولیدشده،
بسته به مقدار این گزینه، بر روی true یا false تنظیم می‌شود. اگر دسترسی ناتراز فعال باشد،
نماد پیش‌پردازندهٔ \f(CW\*(C`_\|_ARM_FEATURE_UNALIGNED\*(C'\fR نیز تعریف می‌شود.
.IP \fB\-mslow\-flash\-data\fR 4
.IX Item "-mslow-flash-data"
فرض می‌کند که بارگذاری داده‌ها از حافظهٔ فلش کندتر از واکشی دستورالعمل است.
بنابراین، بارگذاری مستقیم مقادیر (literal load) برای کارایی بهتر به حداقل می‌رسد.
این گزینه تنها هنگام کامپایل برای نمایهٔ ARMv7 M پشتیبانی می‌شود و به‌طور پیش‌فرض
غیرفعال است. این گزینه با \fB\-mword\-relocations\fR تداخل دارد.
.IP \fB\-masm\-syntax\-unified\fR 4
.IX Item "-masm-syntax-unified"
فرض می‌کند که اسمبلر درون‌خطی (inline assembler) از نحو یکپارچهٔ asm (unified asm syntax)
استفاده می‌کند. پیش‌فرض در حال حاضر غیرفعال است که نشان‌دهندهٔ نحو تفکیک‌شده (divided syntax)
است. این گزینه هیچ تأثیری بر Thumb2 ندارد؛ با این حال، ممکن است در نسخه‌های بعدی GCC تغییر کند.
نحو تفکیک‌شده باید منسوخ‌شده در نظر گرفته شود.
.IP \fB\-mrestrict\-it\fR 4
.IX Item "-mrestrict-it"
تولید بلوک‌های IT را محدود می‌کند تا با قوانین ARMv8\-A مطابقت داشته باشند.
بلوک‌های IT تنها می‌توانند شامل یک دستورالعمل ۱۶ بیتی منفرد از مجموعه‌ای منتخب از
دستورالعمل‌ها باشند. این گزینه به‌طور پیش‌فرض برای حالت ARMv8\-A Thumb فعال است.
.IP \fB\-mpure\-code\fR 4
.IX Item "-mpure-code"
اجازه نمی‌دهد داده‌های ثابت در بخش‌های کد قرار گیرند.
علاوه بر این، هنگام کامپایل برای قالب شیء ELF، به تمام بخش‌های text ویژگیِ بخشیِ
مخصوص پردازندهٔ ELF یعنی \f(CW\*(C`SHF_ARM_PURECODE\*(C'\fR داده می‌شود. این گزینه
تنها هنگام تولید کد غیر pic برای مقصدهای نمایهٔ M در دسترس است.
.IP \fB\-mcmse\fR 4
.IX Item "-mcmse"
کد امن را مطابق با «ARMv8\-M Security Extensions: Requirements on
Development Tools Engineering Specification» که در نشانی
<\fBhttps://developer.arm.com/documentation/ecm0359818/latest\fR>
یافت می‌شود، تولید می‌کند.
.IP \fB\-mfix\-cmse\-cve\-2021\-35465\fR 4
.IX Item "-mfix-cmse-cve-2021-35465"
اثر یک مشکل امنیتی بالقوه با دستورالعمل \f(CW\*(C`VLLDM\*(C'\fR در برخی از دستگاه‌های نمایهٔ M
را هنگام استفاده از CMSE (CVE\-2021\-365465) کاهش می‌دهد. این گزینه به‌طور پیش‌فرض زمانی که
گزینهٔ \fB\-mcpu=\fR همراه با \f(CW\*(C`cortex\-m33\*(C'\fR، \f(CW\*(C`cortex\-m35p\*(C'\fR، \f(CW\*(C`cortex\-m52\*(C'\fR،
\&\f(CW\*(C`cortex\-m55\*(C'\fR، \f(CW\*(C`cortex\-m85\*(C'\fR یا \f(CW\*(C`star\-mc1\*(C'\fR استفاده شود، فعال است.
گزینهٔ \fB\-mno\-fix\-cmse\-cve\-2021\-35465\fR می‌تواند برای غیرفعال کردن کاهش اثر استفاده شود.
.IP \fB\-mstack\-protector\-guard=\fR\fIguard\fR 4
.IX Item "-mstack-protector-guard=guard"
.PD 0
.IP \fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR 4
.IX Item "-mstack-protector-guard-offset=offset"
.PD
کد محافظت از پشته را با استفاده از قناری (canary) در \fIguard\fR تولید می‌کند.
مکان‌های پشتیبانی‌شده عبارتند از \fBglobal\fR برای یک قناری سراسری یا \fBtls\fR برای
قناریِ قابل دسترسی از طریق ثبات TLS. گزینهٔ
\&\fB\-mstack\-protector\-guard\-offset=\fR برای استفاده همراه با
\&\fB\-fstack\-protector\-guard=tls\fR است و برای استفاده در کدهای فضای کاربری مناسب نیست.
.IP \fB\-mfdpic\fR 4
.IX Item "-mfdpic"
.PD 0
.IP \fB\-mno\-fdpic\fR 4
.IX Item "-mno-fdpic"
.PD
رابط دودویی کاربردی (ABI) از نوع FDPIC را انتخاب می‌کند که از توصیف‌گرهای تابع ۶۴ بیتی
برای نمایش اشاره‌گرها به توابع استفاده می‌کند. هنگامی که کامپایلر برای مقصدهای
\&\f(CW\*(C`arm\-*\-uclinuxfdpiceabi\*(C'\fR پیکربندی شده باشد، این گزینه به‌طور پیش‌فرض فعال است
و در صورتی که هیچ‌یک از گزینه‌های مرتبط با PIC/PIE ارائه نشده باشد، به معنی \fB\-fPIE\fR خواهد بود.
در سایر مقصدها، این گزینه تنها ویژگی‌های تولید کد مخصوص FDPIC را فعال می‌کند و کاربر باید در
صورت نیاز گزینه‌های مرتبط با PIC/PIE را صراحتاً ارائه دهد.
.Sp
توجه داشته باشید که پیوند ایستا پشتیبانی نمی‌شود، زیرا هنگامی که برنامه خود را بازنشانی می‌کند،
همچنان پیونددهندهٔ پویا را درگیر می‌سازد. اگر چنین رفتاری قابل قبول است، از گزینه‌های
\-static و \-Wl,\-dynamic\-linker استفاده کنید.
.Sp
گزینهٔ متضاد \fB\-mno\-fdpic\fR برای ساخت هستهٔ Linux با استفاده از همان زنجیره ابزار
(\f(CW\*(C`arm\-*\-uclinuxfdpiceabi\*(C'\fR) که برای ساخت برنامه‌های فضای کاربری استفاده شده،
مفید (و الزامی) است..IP \fB\-mbranch\-protection=\fR\fIfeatures\fR 4
.IX Item "-mbranch-protection=features"
ویژگی‌های محافظت از انشعاب را فعال می‌کند (تنها armv8.1\-m.main).
.Sp
\&\fIfeatures\fR می‌تواند یکی از شکل‌های زیر را داشته باشد:
.Sp
\&\fBnone\fR کد را بدون محافظت از انشعاب یا امضای نشانی بازگشت تولید می‌کند.
.Sp
\&\fBstandard\fR کد را با تمام ویژگی‌های محافظت از انشعاب در سطح استاندارد آن‌ها فعال می‌کند.
.Sp
\&\fBpac\-ret\fR کد را با تنظیم امضای نشانی بازگشت در سطح استاندارد تولید می‌کند، که به معنی امضای تمام توابعی است که نشانی بازگشت را در حافظه ذخیره می‌کنند.
.Sp
\&\fBpac\-ret+leaf\fR امضای \fBpac\-ret\fR را گسترش می‌دهد تا توابع برگ را حتی اگر نشانی بازگشت را در حافظه ننویسند، شامل شود.
.Sp
\&\fBbti\fR دستورالعمل‌های landing\-pad را در مقصدهای مجاز دستورالعمل‌های انشعاب غیرمستقیم اضافه می‌کند.
.Sp
اگر پشتیبانی از افزونهٔ معماری \fB+pacbti\fR (مثلاً از طریق \fB\-march=\fR) فعال نباشد، آنگاه تمام عملیات محافظت از انشعاب و امضای نشانی بازگشت محدود به استفاده از دستورالعمل‌هایی هستند که در فضای معماری NOP تعریف شده‌اند. کد تولیدشده سازگار با نسخه‌های پیشین معماری باقی می‌ماند، اما امنیت مضاعف می‌تواند در زمان اجرا روی پردازنده‌هایی که از افزونهٔ \fBPACBTI\fR پشتیبانی می‌کنند فعال شود.
.Sp
اعمال مقصد انشعاب با استفاده از BTI تنها زمانی در زمان اجرا فعال می‌شود که تمام کدهای برنامه دست‌کم با \&\fB\-mbranch\-protection=bti\fR کامپایل شده باشند.
.Sp
هر تنظیمی غیر از \fBnone\fR تنها روی armv8\-m.main یا جدیدتر پشتیبانی می‌شود.
.Sp
پیش‌فرض، تولید کد بدون محافظت از انشعاب یا امضای نشانی بازگشت است.
.IP \fB\-mvectorize\-with\-neon\-quad\fR 4
.IX Item "-mvectorize-with-neon-quad"
.PD 0
.IP \fB\-mvectorize\-with\-neon\-double\fR 4
.IX Item "-mvectorize-with-neon-double"
.PD
کنترل می‌کند که آیا برداری‌سازی از ثبات‌های quad\-word یا double\-word متعلق به NEON استفاده کند یا خیر.
پیش‌فرض \fB\-mvectorize\-with\-neon\-quad\fR است.
.PP
\fIگزینه‌های AVR\fR
.IX Subsection "AVR Options"
.PP
این گزینه‌ها برای پیاده‌سازی‌های AVR تعریف شده‌اند:
.IP \fB\-mmcu=\fR\fImcu\fR 4
.IX Item "-mmcu=mcu"
معماری مجموعه دستورالعمل (ISA) یا نوع قطعهٔ AVR را تعیین می‌کند.
پیش‌فرض این گزینه \f(CW\*(C`avr2\*(C'\fR است.
.Sp
قطعات و ISAهای AVR زیر پشتیبانی می‌شوند.
\&\fIنکته:\fR پشتیبانی کامل قطعه شامل
کد راه‌انداز \f(CW\*(C`crt\fR\f(CImcu\fR\f(CW.o\*(C'\fR، یک هدر قطعه \f(CW\*(C`avr/io*.h\*(C'\fR،
یک کتابخانهٔ قطعه \f(CW\*(C`lib\fR\f(CImcu\fR\f(CW.a\*(C'\fR و یک فایل
مشخصات قطعه (\f(CW\*(C`https://gcc.gnu.org/wiki/avr\-gcc#spec\-files\*(C'\fR) با نام
\&\f(CW\*(C`specs\-\fR\f(CImcu\fR\f(CW\*(C'\fR است. تنها مورد آخر توسط کامپایلر
بر اساس \f(CW\*(C`\fR\f(CImcu\fR\f(CW\*(C'\fRهای پشتیبانی‌شده در زیر ارائه می‌شود. باقی موارد
توسط AVR\-LibC (\f(CW\*(C`https://github.com/avrdudes/avr\-libc\*(C'\fR)، یا به واسطهٔ
فایل‌های \&\f(CW\*(C`atpack\*(C'\fR (\f(CW\*(C`https://gcc.gnu.org/wiki/avr\-gcc#atpack\*(C'\fR)
از سازندهٔ سخت‌افزار پشتیبانی می‌شوند.
.RS 4
.ie n .IP """avr2""" 4
.el .IP \f(CWavr2\fR 4
.IX Item "avr2"
قطعات «Classic» با حداکثر 8 KiB حافظهٔ برنامه.
\&\fImcu\fR = \f(CW\*(C`attiny22\*(C'\fR, \f(CW\*(C`attiny26\*(C'\fR, \f(CW\*(C`at90s2313\*(C'\fR, \f(CW\*(C`at90s2323\*(C'\fR, \f(CW\*(C`at90s2333\*(C'\fR, \f(CW\*(C`at90s2343\*(C'\fR, \f(CW\*(C`at90s4414\*(C'\fR, \f(CW\*(C`at90s4433\*(C'\fR, \f(CW\*(C`at90s4434\*(C'\fR, \f(CW\*(C`at90c8534\*(C'\fR, \f(CW\*(C`at90s8515\*(C'\fR, \f(CW\*(C`at90s8535\*(C'\fR.
.ie n .IP """avr25""" 4
.el .IP \f(CWavr25\fR 4
.IX Item "avr25"
قطعات «Classic» با حداکثر 8 KiB حافظهٔ برنامه و دارای دستورالعمل \f(CW\*(C`MOVW\*(C'\fR.
\&\fImcu\fR = \f(CW\*(C`attiny13\*(C'\fR, \f(CW\*(C`attiny13a\*(C'\fR, \f(CW\*(C`attiny24\*(C'\fR, \f(CW\*(C`attiny24a\*(C'\fR, \f(CW\*(C`attiny25\*(C'\fR, \f(CW\*(C`attiny261\*(C'\fR, \f(CW\*(C`attiny261a\*(C'\fR, \f(CW\*(C`attiny2313\*(C'\fR, \f(CW\*(C`attiny2313a\*(C'\fR, \f(CW\*(C`attiny43u\*(C'\fR, \f(CW\*(C`attiny44\*(C'\fR, \f(CW\*(C`attiny44a\*(C'\fR, \f(CW\*(C`attiny45\*(C'\fR, \f(CW\*(C`attiny48\*(C'\fR, \f(CW\*(C`attiny441\*(C'\fR, \f(CW\*(C`attiny461\*(C'\fR, \f(CW\*(C`attiny461a\*(C'\fR, \f(CW\*(C`attiny4313\*(C'\fR, \f(CW\*(C`attiny84\*(C'\fR, \f(CW\*(C`attiny84a\*(C'\fR, \f(CW\*(C`attiny85\*(C'\fR, \f(CW\*(C`attiny87\*(C'\fR, \f(CW\*(C`attiny88\*(C'\fR, \f(CW\*(C`attiny828\*(C'\fR, \f(CW\*(C`attiny841\*(C'\fR, \f(CW\*(C`attiny861\*(C'\fR, \f(CW\*(C`attiny861a\*(C'\fR, \f(CW\*(C`ata5272\*(C'\fR, \f(CW\*(C`ata6616c\*(C'\fR, \f(CW\*(C`at86rf401\*(C'\fR.
.ie n .IP """avr3""" 4
.el .IP \f(CWavr3\fR 4
.IX Item "avr3"
قطعات «Classic» با 16 KiB تا 64 KiB حافظهٔ برنامه.
\&\fImcu\fR = \f(CW\*(C`at76c711\*(C'\fR, \f(CW\*(C`at43usb355\*(C'\fR.
.ie n .IP """avr31""" 4
.el .IP \f(CWavr31\fR 4
.IX Item "avr31"
قطعات «Classic» با 128 KiB حافظهٔ برنامه.
\&\fImcu\fR = \f(CW\*(C`atmega103\*(C'\fR, \f(CW\*(C`at43usb320\*(C'\fR.
.ie n .IP """avr35""" 4
.el .IP \f(CWavr35\fR 4
.IX Item "avr35"
قطعات «Classic» با 16 KiB تا 64 KiB حافظهٔ برنامه و دارای دستورالعمل \f(CW\*(C`MOVW\*(C'\fR.
\&\fImcu\fR = \f(CW\*(C`attiny167\*(C'\fR, \f(CW\*(C`attiny1634\*(C'\fR, \f(CW\*(C`atmega8u2\*(C'\fR, \f(CW\*(C`atmega16u2\*(C'\fR, \f(CW\*(C`atmega32u2\*(C'\fR, \f(CW\*(C`ata5505\*(C'\fR, \f(CW\*(C`ata6617c\*(C'\fR, \f(CW\*(C`ata664251\*(C'\fR, \f(CW\*(C`at90usb82\*(C'\fR, \f(CW\*(C`at90usb162\*(C'\fR.
.ie n .IP """avr4""" 4
.el .IP \f(CWavr4\fR 4
.IX Item "avr4"
قطعات «Enhanced» با حداکثر 8 KiB حافظهٔ برنامه.
\&\fImcu\fR = \f(CW\*(C`atmega48\*(C'\fR, \f(CW\*(C`atmega48a\*(C'\fR, \f(CW\*(C`atmega48p\*(C'\fR, \f(CW\*(C`atmega48pa\*(C'\fR, \f(CW\*(C`atmega48pb\*(C'\fR, \f(CW\*(C`atmega8\*(C'\fR, \f(CW\*(C`atmega8a\*(C'\fR, \f(CW\*(C`atmega8hva\*(C'\fR, \f(CW\*(C`atmega88\*(C'\fR, \f(CW\*(C`atmega88a\*(C'\fR, \f(CW\*(C`atmega88p\*(C'\fR, \f(CW\*(C`atmega88pa\*(C'\fR, \f(CW\*(C`atmega88pb\*(C'\fR, \f(CW\*(C`atmega8515\*(C'\fR, \f(CW\*(C`atmega8535\*(C'\fR, \f(CW\*(C`ata5795\*(C'\fR, \f(CW\*(C`ata6285\*(C'\fR, \f(CW\*(C`ata6286\*(C'\fR, \f(CW\*(C`ata6289\*(C'\fR, \f(CW\*(C`ata6612c\*(C'\fR, \f(CW\*(C`at90pwm1\*(C'\fR, \f(CW\*(C`at90pwm2\*(C'\fR, \f(CW\*(C`at90pwm2b\*(C'\fR, \f(CW\*(C`at90pwm3\*(C'\fR, \f(CW\*(C`at90pwm3b\*(C'\fR, \f(CW\*(C`at90pwm81\*(C'\fR.
.ie n .IP """avr5""" 4
.el .IP \f(CWavr5\fR 4
.IX Item "avr5"
قطعات «Enhanced» با 16 KiB تا 64 KiB حافظهٔ برنامه.
\&\fImcu\fR = \f(CW\*(C`atmega16\*(C'\fR, \f(CW\*(C`atmega16a\*(C'\fR, \f(CW\*(C`atmega16hva\*(C'\fR, \f(CW\*(C`atmega16hva2\*(C'\fR, \f(CW\*(C`atmega16hvb\*(C'\fR, \f(CW\*(C`atmega16hvbrevb\*(C'\fR, \f(CW\*(C`atmega16m1\*(C'\fR, \f(CW\*(C`atmega16u4\*(C'\fR, \f(CW\*(C`atmega161\*(C'\fR, \f(CW\*(C`atmega162\*(C'\fR, \f(CW\*(C`atmega163\*(C'\fR, \f(CW\*(C`atmega164a\*(C'\fR, \f(CW\*(C`atmega164p\*(C'\fR, \f(CW\*(C`atmega164pa\*(C'\fR, \f(CW\*(C`atmega165\*(C'\fR, \f(CW\*(C`atmega165a\*(C'\fR, \f(CW\*(C`atmega165p\*(C'\fR, \f(CW\*(C`atmega165pa\*(C'\fR, \f(CW\*(C`atmega168\*(C'\fR, \f(CW\*(C`atmega168a\*(C'\fR, \f(CW\*(C`atmega168p\*(C'\fR, \f(CW\*(C`atmega168pa\*(C'\fR, \f(CW\*(C`atmega168pb\*(C'\fR, \f(CW\*(C`atmega169\*(C'\fR, \f(CW\*(C`atmega169a\*(C'\fR, \f(CW\*(C`atmega169p\*(C'\fR, \f(CW\*(C`atmega169pa\*(C'\fR, \f(CW\*(C`atmega32\*(C'\fR, \f(CW\*(C`atmega32a\*(C'\fR, \f(CW\*(C`atmega32c1\*(C'\fR, \f(CW\*(C`atmega32hvb\*(C'\fR, \f(CW\*(C`atmega32hvbrevb\*(C'\fR, \f(CW\*(C`atmega32m1\*(C'\fR, \f(CW\*(C`atmega32u4\*(C'\fR, \f(CW\*(C`atmega32u6\*(C'\fR, \f(CW\*(C`atmega323\*(C'\fR, \f(CW\*(C`atmega324a\*(C'\fR, \f(CW\*(C`atmega324p\*(C'\fR, \f(CW\*(C`atmega324pa\*(C'\fR, \f(CW\*(C`atmega324pb\*(C'\fR, \f(CW\*(C`atmega325\*(C'\fR, \f(CW\*(C`atmega325a\*(C'\fR, \f(CW\*(C`atmega325p\*(C'\fR, \f(CW\*(C`atmega325pa\*(C'\fR, \f(CW\*(C`atmega328\*(C'\fR, \f(CW\*(C`atmega328p\*(C'\fR, \f(CW\*(C`atmega328pb\*(C'\fR, \f(CW\*(C`atmega329\*(C'\fR, \f(CW\*(C`atmega329a\*(C'\fR, \f(CW\*(C`atmega329p\*(C'\fR, \f(CW\*(C`atmega329pa\*(C'\fR, \f(CW\*(C`atmega3250\*(C'\fR, \f(CW\*(C`atmega3250a\*(C'\fR, \f(CW\*(C`atmega3250p\*(C'\fR, \f(CW\*(C`atmega3250pa\*(C'\fR, \f(CW\*(C`atmega3290\*(C'\fR, \f(CW\*(C`atmega3290a\*(C'\fR, \f(CW\*(C`atmega3290p\*(C'\fR, \f(CW\*(C`atmega3290pa\*(C'\fR, \f(CW\*(C`atmega406\*(C'\fR, \f(CW\*(C`atmega64\*(C'\fR, \f(CW\*(C`atmega64a\*(C'\fR, \f(CW\*(C`atmega64c1\*(C'\fR, \f(CW\*(C`atmega64hve\*(C'\fR, \f(CW\*(C`atmega64hve2\*(C'\fR, \f(CW\*(C`atmega64m1\*(C'\fR, \f(CW\*(C`atmega64rfr2\*(C'\fR, \f(CW\*(C`atmega640\*(C'\fR, \f(CW\*(C`atmega644\*(C'\fR, \f(CW\*(C`atmega644a\*(C'\fR, \f(CW\*(C`atmega644p\*(C'\fR, \f(CW\*(C`atmega644pa\*(C'\fR, \f(CW\*(C`atmega644rfr2\*(C'\fR, \f(CW\*(C`atmega645\*(C'\fR, \f(CW\*(C`atmega645a\*(C'\fR, \f(CW\*(C`atmega645p\*(C'\fR, \f(CW\*(C`atmega649\*(C'\fR, \f(CW\*(C`atmega649a\*(C'\fR, \f(CW\*(C`atmega649p\*(C'\fR, \f(CW\*(C`atmega6450\*(C'\fR, \f(CW\*(C`atmega6450a\*(C'\fR, \f(CW\*(C`atmega6450p\*(C'\fR, \f(CW\*(C`atmega6490\*(C'\fR, \f(CW\*(C`atmega6490a\*(C'\fR, \f(CW\*(C`atmega6490p\*(C'\fR, \f(CW\*(C`ata5790\*(C'\fR, \f(CW\*(C`ata5790n\*(C'\fR, \f(CW\*(C`ata5791\*(C'\fR, \f(CW\*(C`ata6613c\*(C'\fR, \f(CW\*(C`ata6614q\*(C'\fR, \f(CW\*(C`ata5782\*(C'\fR, \f(CW\*(C`ata5831\*(C'\fR, \f(CW\*(C`ata8210\*(C'\fR, \f(CW\*(C`ata8510\*(C'\fR, \f(CW\*(C`ata5787\*(C'\fR, \f(CW\*(C`ata5835\*(C'\fR, \f(CW\*(C`ata5700m322\*(C'\fR, \f(CW\*(C`ata5702m322\*(C'\fR, \f(CW\*(C`at90pwm161\*(C'\fR, \f(CW\*(C`at90pwm216\*(C'\fR, \f(CW\*(C`at90pwm316\*(C'\fR, \f(CW\*(C`at90can32\*(C'\fR, \f(CW\*(C`at90can64\*(C'\fR, \f(CW\*(C`at90scr100\*(C'\fR, \f(CW\*(C`at90usb646\*(C'\fR, \f(CW\*(C`at90usb647\*(C'\fR, \f(CW\*(C`at94k\*(C'\fR, \f(CW\*(C`m3000\*(C'\fR.
.ie n .IP """avr51""" 4
.el .IP \f(CWavr51\fR 4
.IX Item "avr51"
قطعات «Enhanced» با 128 KiB حافظهٔ برنامه.
\&\fImcu\fR = \f(CW\*(C`atmega128\*(C'\fR, \f(CW\*(C`atmega128a\*(C'\fR, \f(CW\*(C`atmega128rfa1\*(C'\fR, \f(CW\*(C`atmega128rfr2\*(C'\fR, \f(CW\*(C`atmega1280\*(C'\fR, \f(CW\*(C`atmega1281\*(C'\fR, \f(CW\*(C`atmega1284\*(C'\fR, \f(CW\*(C`atmega1284p\*(C'\fR, \f(CW\*(C`atmega1284rfr2\*(C'\fR, \f(CW\*(C`at90can128\*(C'\fR, \f(CW\*(C`at90usb1286\*(C'\fR, \f(CW\*(C`at90usb1287\*(C'\fR.
.ie n .IP """avr6""" 4
.el .IP \f(CWavr6\fR 4
.IX Item "avr6"
قطعات «Enhanced» با PC سه‌بایتی، یعنی با بیش از 128 KiB حافظهٔ برنامه.
\&\fImcu\fR = \f(CW\*(C`atmega256rfr2\*(C'\fR, \f(CW\*(C`atmega2560\*(C'\fR, \f(CW\*(C`atmega2561\*(C'\fR, \f(CW\*(C`atmega2564rfr2\*(C'\fR.
.ie n .IP """avrxmega2""" 4
.el .IP \f(CWavrxmega2\fR 4
.IX Item "avrxmega2"
قطعات «XMEGA» با بیش از 8 KiB و حداکثر 64 KiB حافظهٔ برنامه.
\&\fImcu\fR = \f(CW\*(C`atxmega8e5\*(C'\fR, \f(CW\*(C`atxmega16a4\*(C'\fR, \f(CW\*(C`atxmega16a4u\*(C'\fR, \f(CW\*(C`atxmega16c4\*(C'\fR, \f(CW\*(C`atxmega16d4\*(C'\fR, \f(CW\*(C`atxmega16e5\*(C'\fR, \f(CW\*(C`atxmega32a4\*(C'\fR, \f(CW\*(C`atxmega32a4u\*(C'\fR, \f(CW\*(C`atxmega32c3\*(C'\fR, \f(CW\*(C`atxmega32c4\*(C'\fR, \f(CW\*(C`atxmega32d3\*(C'\fR, \f(CW\*(C`atxmega32d4\*(C'\fR, \f(CW\*(C`atxmega32e5\*(C'\fR, \f(CW\*(C`avr64da28\*(C'\fR, \f(CW\*(C`avr64da28s\*(C'\fR, \f(CW\*(C`avr64da32\*(C'\fR, \f(CW\*(C`avr64da32s\*(C'\fR, \f(CW\*(C`avr64da48\*(C'\fR, \f(CW\*(C`avr64da48s\*(C'\fR, \f(CW\*(C`avr64da64\*(C'\fR, \f(CW\*(C`avr64da64s\*(C'\fR, \f(CW\*(C`avr64db28\*(C'\fR, \f(CW\*(C`avr64db32\*(C'\fR, \f(CW\*(C`avr64db48\*(C'\fR, \f(CW\*(C`avr64db64\*(C'\fR, \f(CW\*(C`avr64dd14\*(C'\fR, \f(CW\*(C`avr64dd20\*(C'\fR, \f(CW\*(C`avr64dd28\*(C'\fR, \f(CW\*(C`avr64dd32\*(C'\fR, \f(CW\*(C`avr64du28\*(C'\fR, \f(CW\*(C`avr64du32\*(C'\fR, \f(CW\*(C`avr64ea28\*(C'\fR, \f(CW\*(C`avr64ea32\*(C'\fR, \f(CW\*(C`avr64ea48\*(C'\fR, \f(CW\*(C`avr64sd28\*(C'\fR, \f(CW\*(C`avr64sd32\*(C'\fR, \f(CW\*(C`avr64sd48\*(C'\fR.
.ie n .IP """avrxmega3""" 4
.el .IP \f(CWavrxmega3\fR 4
.IX Item "avrxmega3"
قطعات «XMEGA» با حداکثر 64 KiB ترکیب حافظهٔ برنامه و RAM، و با حافظهٔ برنامهٔ قابل مشاهده در فضای نشانی RAM.
\&\fImcu\fR = \f(CW\*(C`attiny202\*(C'\fR, \f(CW\*(C`attiny204\*(C'\fR, \f(CW\*(C`attiny212\*(C'\fR, \f(CW\*(C`attiny214\*(C'\fR, \f(CW\*(C`attiny402\*(C'\fR, \f(CW\*(C`attiny404\*(C'\fR, \f(CW\*(C`attiny406\*(C'\fR, \f(CW\*(C`attiny412\*(C'\fR, \f(CW\*(C`attiny414\*(C'\fR, \f(CW\*(C`attiny416\*(C'\fR, \f(CW\*(C`attiny416auto\*(C'\fR, \f(CW\*(C`attiny417\*(C'\fR, \f(CW\*(C`attiny424\*(C'\fR, \f(CW\*(C`attiny426\*(C'\fR, \f(CW\*(C`attiny427\*(C'\fR, \f(CW\*(C`attiny804\*(C'\fR, \f(CW\*(C`attiny806\*(C'\fR, \f(CW\*(C`attiny807\*(C'\fR, \f(CW\*(C`attiny814\*(C'\fR, \f(CW\*(C`attiny816\*(C'\fR, \f(CW\*(C`attiny817\*(C'\fR, \f(CW\*(C`attiny824\*(C'\fR, \f(CW\*(C`attiny826\*(C'\fR, \f(CW\*(C`attiny827\*(C'\fR, \f(CW\*(C`attiny1604\*(C'\fR, \f(CW\*(C`attiny1606\*(C'\fR, \f(CW\*(C`attiny1607\*(C'\fR, \f(CW\*(C`attiny1614\*(C'\fR, \f(CW\*(C`attiny1616\*(C'\fR, \f(CW\*(C`attiny1617\*(C'\fR, \f(CW\*(C`attiny1624\*(C'\fR, \f(CW\*(C`attiny1626\*(C'\fR, \f(CW\*(C`attiny1627\*(C'\fR, \f(CW\*(C`attiny3214\*(C'\fR, \f(CW\*(C`attiny3216\*(C'\fR, \f(CW\*(C`attiny3217\*(C'\fR, \f(CW\*(C`attiny3224\*(C'\fR, \f(CW\*(C`attiny3226\*(C'\fR, \f(CW\*(C`attiny3227\*(C'\fR, \f(CW\*(C`atmega808\*(C'\fR, \f(CW\*(C`atmega809\*(C'\fR, \f(CW\*(C`atmega1608\*(C'\fR, \f(CW\*(C`atmega1609\*(C'\fR, \f(CW\*(C`atmega3208\*(C'\fR, \f(CW\*(C`atmega3209\*(C'\fR, \f(CW\*(C`atmega4808\*(C'\fR, \f(CW\*(C`atmega4809\*(C'\fR, \f(CW\*(C`avr16dd14\*(C'\fR, \f(CW\*(C`avr16dd20\*(C'\fR, \f(CW\*(C`avr16dd28\*(C'\fR, \f(CW\*(C`avr16dd32\*(C'\fR, \f(CW\*(C`avr16du14\*(C'\fR, \f(CW\*(C`avr16du20\*(C'\fR, \f(CW\*(C`avr16du28\*(C'\fR, \f(CW\*(C`avr16du32\*(C'\fR, \f(CW\*(C`avr16ea28\*(C'\fR, \f(CW\*(C`avr16ea32\*(C'\fR, \f(CW\*(C`avr16ea48\*(C'\fR, \f(CW\*(C`avr16eb14\*(C'\fR, \f(CW\*(C`avr16eb20\*(C'\fR, \f(CW\*(C`avr16eb28\*(C'\fR, \f(CW\*(C`avr16eb32\*(C'\fR, \f(CW\*(C`avr16la14\*(C'\fR, \f(CW\*(C`avr16la20\*(C'\fR, \f(CW\*(C`avr16la28\*(C'\fR, \f(CW\*(C`avr16la32\*(C'\fR, \f(CW\*(C`avr32da28\*(C'\fR, \f(CW\*(C`avr32da28s\*(C'\fR, \f(CW\*(C`avr32da32\*(C'\fR, \f(CW\*(C`avr32da32s\*(C'\fR, \f(CW\*(C`avr32da48\*(C'\fR, \f(CW\*(C`avr32da48s\*(C'\fR, \f(CW\*(C`avr32db28\*(C'\fR, \f(CW\*(C`avr32db32\*(C'\fR, \f(CW\*(C`avr32db48\*(C'\fR, \f(CW\*(C`avr32dd14\*(C'\fR, \f(CW\*(C`avr32dd20\*(C'\fR, \f(CW\*(C`avr32dd28\*(C'\fR, \f(CW\*(C`avr32dd32\*(C'\fR, \f(CW\*(C`avr32du14\*(C'\fR, \f(CW\*(C`avr32du20\*(C'\fR, \f(CW\*(C`avr32du28\*(C'\fR, \f(CW\*(C`avr32du32\*(C'\fR, \f(CW\*(C`avr32ea28\*(C'\fR, \f(CW\*(C`avr32ea32\*(C'\fR, \f(CW\*(C`avr32ea48\*(C'\fR, \f(CW\*(C`avr32eb14\*(C'\fR, \f(CW\*(C`avr32eb20\*(C'\fR, \f(CW\*(C`avr32eb28\*(C'\fR, \f(CW\*(C`avr32eb32\*(C'\fR, \f(CW\*(C`avr32la14\*(C'\fR, \f(CW\*(C`avr32la20\*(C'\fR, \f(CW\*(C`avr32la28\*(C'\fR, \f(CW\*(C`avr32la32\*(C'\fR, \f(CW\*(C`avr32sd20\*(C'\fR, \f(CW\*(C`avr32sd28\*(C'\fR, \f(CW\*(C`avr32sd32\*(C'\fR.
.ie n .IP """avrxmega4""" 4
.el .IP \f(CWavrxmega4\fR 4
.IX Item "avrxmega4"
قطعات «XMEGA» با بیش از 64 KiB و حداکثر 128 KiB حافظهٔ برنامه.
\&\fImcu\fR = \f(CW\*(C`atxmega64a3\*(C'\fR, \f(CW\*(C`atxmega64a3u\*(C'\fR, \f(CW\*(C`atxmega64a4u\*(C'\fR, \f(CW\*(C`atxmega64b1\*(C'\fR, \f(CW\*(C`atxmega64b3\*(C'\fR, \f(CW\*(C`atxmega64c3\*(C'\fR, \f(CW\*(C`atxmega64d3\*(C'\fR, \f(CW\*(C`atxmega64d4\*(C'\fR, \f(CW\*(C`avr128da28\*(C'\fR, \f(CW\*(C`avr128da28s\*(C'\fR, \f(CW\*(C`avr128da32\*(C'\fR, \f(CW\*(C`avr128da32s\*(C'\fR, \f(CW\*(C`avr128da48\*(C'\fR, \f(CW\*(C`avr128da48s\*(C'\fR, \f(CW\*(C`avr128da64\*(C'\fR, \f(CW\*(C`avr128da64s\*(C'\fR, \f(CW\*(C`avr128db28\*(C'\fR, \f(CW\*(C`avr128db32\*(C'\fR, \f(CW\*(C`avr128db48\*(C'\fR, \f(CW\*(C`avr128db64\*(C'\fR.
.ie n .IP """avrxmega5""" 4
.el .IP \f(CWavrxmega5\fR 4
.IX Item "avrxmega5"
قطعات «XMEGA» با بیش از 64 KiB و حداکثر 128 KiB حافظهٔ برنامه و بیش از 64 KiB حافظهٔ RAM.
\&\fImcu\fR = \f(CW\*(C`atxmega64a1\*(C'\fR, \f(CW\*(C`atxmega64a1u\*(C'\fR.
.ie n .IP """avrxmega6""" 4
.el .IP \f(CWavrxmega6\fR 4
.IX Item "avrxmega6"
قطعات «XMEGA» با بیش از 128 KiB حافظهٔ برنامه.
\&\fImcu\fR = \f(CW\*(C`atxmega128a3\*(C'\fR, \f(CW\*(C`atxmega128a3u\*(C'\fR, \f(CW\*(C`atxmega128b1\*(C'\fR, \f(CW\*(C`atxmega128b3\*(C'\fR, \f(CW\*(C`atxmega128c3\*(C'\fR, \f(CW\*(C`atxmega128d3\*(C'\fR, \f(CW\*(C`atxmega128d4\*(C'\fR, \f(CW\*(C`atxmega192a3\*(C'\fR, \f(CW\*(C`atxmega192a3u\*(C'\fR, \f(CW\*(C`atxmega192c3\*(C'\fR, \f(CW\*(C`atxmega192d3\*(C'\fR, \f(CW\*(C`atxmega256a3\*(C'\fR, \f(CW\*(C`atxmega256a3b\*(C'\fR, \f(CW\*(C`atxmega256a3bu\*(C'\fR, \f(CW\*(C`atxmega256a3u\*(C'\fR, \f(CW\*(C`atxmega256c3\*(C'\fR, \f(CW\*(C`atxmega256d3\*(C'\fR, \f(CW\*(C`atxmega384c3\*(C'\fR, \f(CW\*(C`atxmega384d3\*(C'\fR.
.ie n .IP """avrxmega7""" 4
.el .IP \f(CWavrxmega7\fR 4
.IX Item "avrxmega7"
قطعات «XMEGA» با بیش از 128 KiB حافظهٔ برنامه و بیش از 64 KiB حافظهٔ RAM.
\&\fImcu\fR = \f(CW\*(C`atxmega128a1\*(C'\fR, \f(CW\*(C`atxmega128a1u\*(C'\fR, \f(CW\*(C`atxmega128a4u\*(C'\fR.
.ie n .IP """avrtiny""" 4
.el .IP \f(CWavrtiny\fR 4
.IX Item "avrtiny"
قطعات هستهٔ Tiny از نوع «Reduced Tiny» تنها با ۱۶ ثبات همه‌منظوره و 512 B تا 4 KiB حافظهٔ برنامه.
\&\fImcu\fR = \f(CW\*(C`attiny4\*(C'\fR, \f(CW\*(C`attiny5\*(C'\fR, \f(CW\*(C`attiny9\*(C'\fR, \f(CW\*(C`attiny10\*(C'\fR, \f(CW\*(C`attiny102\*(C'\fR, \f(CW\*(C`attiny104\*(C'\fR, \f(CW\*(C`attiny20\*(C'\fR, \f(CW\*(C`attiny40\*(C'\fR.
.ie n .IP """avr1""" 4
.el .IP \f(CWavr1\fR 4
.IX Item "avr1"
این ISA توسط هستهٔ کمینهٔ AVR پیاده‌سازی شده و تنها برای اسمبلر پشتیبانی می‌شود.
\&\fImcu\fR = \f(CW\*(C`attiny11\*(C'\fR, \f(CW\*(C`attiny12\*(C'\fR, \f(CW\*(C`attiny15\*(C'\fR, \f(CW\*(C`attiny28\*(C'\fR, \f(CW\*(C`at90s1200\*(C'\fR.
.RE
.RS 4
.RE
.IP \fB\-mabsdata\fR 4
.IX Item "-mabsdata"
فرض می‌کند که تمام داده‌ها در حافظهٔ ایستا می‌توانند توسط دستورالعمل‌های LDS / STS قابل‌دسترسی باشند. این گزینه تنها روی قطعات Reduced Tiny مانند ATtiny40 اثر دارد. همچنین ویژگی متغیر \f(CW\*(C`absdata\*(C'\fR در \&\fBAVR Attributes,variable attribute\fR را ببینید.
.IP \fB\-mcvt\fR 4
.IX Item "-mcvt"
از یک \fIcompact vector table\fR (جدول بردار فشرده) استفاده می‌کند. برخی قطعات از یک CVT تنها با چهار مدخل پشتیبانی می‌کنند: 0=Reset، 1=NMI، 2=Prio1 IRQ، 3=Prio0 IRQs.
این گزینه کد راه‌انداز را به جای \f(CW\*(C`crt\fR\f(CImcu\fR\f(CW.o\*(C'\fR معمول، از \f(CW\*(C`crt\fR\f(CImcu\fR\f(CW\-cvt.o\*(C'\fR پیوند می‌دهد.
جدای از ارائهٔ یک جدول بردار فشرده، کد راه‌انداز بیت
\&\f(CW\*(C`CPUINT_CTRLA.CPUINT_CVT\*(C'\fR را تنظیم خواهد کرد که CVT را روی قطعه فعال می‌کند.
.Sp
هنگامی که نمی‌خواهید کد راه‌انداز بیت \f(CW\*(C`CPUINT_CTRLA.CPUINT_CVT\*(C'\fR را تنظیم کند،
می‌توانید نماد \f(CW\*(C`_\|_init_cvt\*(C'\fR را برآورده سازید تا کد مربوطه دیگر از \f(CW\*(C`lib\fR\f(CImcu\fR\f(CW.a\*(C'\fR واکشی نشود.
برای نمونه، می‌توانید با \f(CW\*(C`\-Wl,\-\-defsym,_\|_init_cvt=0\*(C'\fR پیوند دهید.
.Sp
کد راه‌انداز CVT از نگارش
AVR\-LibC\ v2.3 (\f(CW\*(C`https://github.com/avrdudes/avr\-libc/issues/1010\*(C'\fR) در دسترس است.
.IP \fB\-mdouble=\fR\fIbits\fR 4
.IX Item "-mdouble=bits".PD 0
.IP \fB\-mlong\-double=\fR\fIbits\fR 4
.IX Item "-mlong-double=bits"
.PD
اندازه (برحسب بیت) نوع‌های \f(CW\*(C`double\*(C'\fR یا \f(CW\*(C`long double\*(C'\fR را به ترتیب
تعیین می‌کند. مقدارهای ممکن برای \fIbits\fR برابر ۳۲ و ۶۴ هستند.
مجاز بودن یا نبودن یک مقدار مشخص برای \fIbits\fR به گزینه‌های پیکربندی
\f(CW\*(C`\-\-with\-double=\*(C'\fR و \f(CW\*(C`\-\-with\-long\-double=\*(C'\fR
(\f(CW\*(C`https://gcc.gnu.org/install/configure.html#avr\*(C'\fR) بستگی دارد،
و همین موضوع درباره مقدارهای پیش‌فرض این گزینه‌ها نیز صدق می‌کند.
.IP \fB\-mgas\-isr\-prologues\fR 4
.IX Item "-mgas-isr-prologues"
روال‌های سرویس وقفه (ISRها) می‌توانند از دستور ساختگی \f(CW\*(C`_\|_gcc_isr\*(C'\fR که
توسط GNU Binutils پشتیبانی می‌شود استفاده کنند.
اگر این گزینه روشن باشد، این قابلیت همچنان می‌تواند برای ISRهای جداگانه با استفاده از
ویژگی تابع \fBAVR Attributes,,\fR\f(CB\*(C`no_gccisr\*(C'\fR غیرفعال شود.
این قابلیت به‌طور پیش‌فرض در صورت فعال بودن بهینه‌سازی فعال می‌شود
(اما نه با \fB\-Og\fR، \f(CW@pxref\fR{Optimize Options})،
و در صورتی که GNU Binutils از PR21683 (\f(CW\*(C`https://sourceware.org/PR21683\*(C'\fR) پشتیبانی کند.
.IP \fB\-mint8\fR 4
.IX Item "-mint8"
فرض می‌کند که \f(CW\*(C`int\*(C'\fR یک عدد صحیح ۸ بیتی است. این موضوع بر اندازه تمام نوع‌ها اثر می‌گذارد: یک
\&\f(CW\*(C`char\*(C'\fR یک بایت، یک \f(CW\*(C`int\*(C'\fR یک بایت، یک \f(CW\*(C`long\*(C'\fR دو بایت،
و \f(CW\*(C`long long\*(C'\fR ۴ بایت است. لطفاً توجه داشته باشید که این گزینه با
استانداردهای C مطابقت ندارد، اما منجر به کاهش اندازه کد
می‌شود.
.IP \fB\-mmain\-is\-OS_task\fR 4
.IX Item "-mmain-is-OS_task"
ثبات‌ها را در \f(CW\*(C`main\*(C'\fR ذخیره نمی‌کند. اثر آن مشابه الصاق ویژگی
\fBAVR Attributes,,\fR\f(CB\*(C`OS_task\*(C'\fR
به \f(CW\*(C`main\*(C'\fR است. اگر بهینه‌سازی فعال باشد، این گزینه به‌طور پیش‌فرض فعال می‌شود.
.IP \fB\-mno\-call\-main\fR 4
.IX Item "-mno-call-main"
تابع \f(CW\*(C`main\*(C'\fR را با استفاده از
.Sp
.Vb 2
\&        XCALL  main
\&        XJMP   exit
.Ve
.Sp
اجرا نمی‌کند. در عوض، \f(CW\*(C`main\*(C'\fR را در بخش
\&\f(CW\*(C`.init9\*(C'\fR (\f(CW\*(C`https://avrdudes.github.io/avr\-libc/avr\-libc\-user\-manual/mem_sections.html#sec_dot_init\*(C'\fR)
قرار می‌دهد تا نیازی به فراخوانی نباشد.
با تنظیم این گزینه، کاربر تأیید می‌کند که \f(CW\*(C`main\*(C'\fR باز نخواهد گشت.
.Sp
این گزینه می‌تواند برای دستگاه‌هایی با منابع بسیار محدود به منظور صرفه‌جویی چند بایت در کد
و فضای پشته استفاده شود. از زمان AVR\-LibC\ v2.3
(\f(CW\*(C`https://github.com/avrdudes/avr\-libc/issues/1012\*(C'\fR) مطابق انتظار کار خواهد کرد.
در نسخه‌های قدیمی‌تر، هیچ بهبودی در عملکرد حاصل نخواهد شد.
.IP \fB\-mno\-interrupts\fR 4
.IX Item "-mno-interrupts"
کد تولیدشده با وقفه‌های سخت‌افزاری سازگار نیست.
اندازه کد کوچکتر است.
.IP \fB\-mrelax\fR 4
.IX Item "-mrelax"
سعی می‌کند در صورت امکان، دستور \f(CW\*(C`CALL\*(C'\fR یا \f(CW\*(C`JMP\*(C'\fR را با دستور کوتاه‌تر
\&\f(CW\*(C`RCALL\*(C'\fR یا \f(CW\*(C`RJMP\*(C'\fR جایگزین کند.
تنظیم \fB\-mrelax\fR صرفاً گزینه \fB\-\-mlink\-relax\fR را به خط فرمان
اسمبلر و گزینه \fB\-\-relax\fR را به خط فرمان لینکر اضافه می‌کند.
.Sp
کاهش پرش (Jump relaxing) توسط لینکر انجام می‌شود زیرا آفست‌های پرش پیش از
مکان‌یابی کد مشخص نیستند. بنابراین، کد اسمبلر تولیدشده توسط کامپایلر
یکسان است، اما دستورهای موجود در فایل اجرایی ممکن است با دستورهای
موجود در کد اسمبلر تفاوت داشته باشند.
.Sp
اگر به linker stubها نیاز باشد، relaxing باید فعال باشد؛
بخش مربوط به \f(CW\*(C`EIND\*(C'\fR و linker stubها را در زیر ببینید.
.IP \fB\-mpmem\-wrap\-around\fR 4
.IX Item "-mpmem-wrap-around"
چرخش شمارنده برنامه (program counter wrap\-around) را در بهینه‌سازی پیونددهنده (linker relaxation) فعال می‌کند.
.IP \fB\-mrodata\-in\-ram\fR 4
.IX Item "-mrodata-in-ram"
.PD 0
.IP \fB\-mno\-rodata\-in\-ram\fR 4
.IX Item "-mno-rodata-in-ram"
.PD
بخش‌های \f(CW\*(C`.rodata\*(C'\fR را برای داده‌های فقط‌خواندنی به ترتیب در RAM
یا در حافظه برنامه قرار می‌دهد.
برای بیشتر دستگاه‌ها، انتخابی وجود ندارد و این گزینه بیشتر شبیه یک ادعا
عمل می‌کند.
.Sp
از نسخه ۱۴ و برای دستگاه‌های AVR64* و AVR128*، در صورتی که پشتیبانی لازم در GNU Binutils
(PR31124 (\f(CW\*(C`https://sourceware.org/PR31124\*(C'\fR)) در دسترس باشد، \f(CW\*(C`.rodata\*(C'\fR
به‌طور پیش‌فرض در حافظه فلش مستقر می‌شود.
در این حالت، می‌توان از \fB\-mrodata\-in\-ram\fR برای بازگشت به چیدمان قدیمی با قرارگیری \f(CW\*(C`.rodata\*(C'\fR در RAM استفاده کرد.
.IP \fB\-mtiny\-stack\fR 4
.IX Item "-mtiny-stack"
تنها ۸ بیت پایینی اشاره‌گر پشته را تغییر می‌دهد.
.IP \fB\-mfract\-convert\-truncate\fR 4
.IX Item "-mfract-convert-truncate"
امکان استفاده از برش (truncation) به‌جای گرد کردن به سمت صفر را برای نوع‌های ممیز ثابت کسری فراهم می‌کند.
.IP \fB\-nodevicelib\fR 4
.IX Item "-nodevicelib"
به کتابخانه خاص دستگاه در AVR\-LibC با نام \f(CW\*(C`lib\fR\f(CImcu\fR\f(CW.a\*(C'\fR متصل نمی‌شود.
.Sp
توجه داشته باشید که از نسخه AVR\-LibC v2.3، این کتابخانه حاوی کدی است که برای
عملکرد صحیح برنامه ضروری است. به‌ویژه، شامل بخش‌هایی از کد راه‌اندازی مانند موارد زیر است:
\&\f(CW\*(C`_\|_init_sp\*(C'\fR (\f(CW\*(C`https://github.com/avrdudes/avr\-libc/issues/1011\*(C'\fR)
برای مقداردهی اولیه اشاره‌گر پشته با نماد \f(CW\*(C`_\|_stack\*(C'\fR،
\&\f(CW\*(C`_\|_init_cvt\*(C'\fR (\f(CW\*(C`https://github.com/avrdudes/avr\-libc/issues/1010\*(C'\fR)
برای پیکربندی سخت‌افزار جهت استفاده از جدول بردار فشرده با \fB\-mcvt\fR،
\&\f(CW\*(C`_\|_call_main\*(C'\fR (\f(CW\*(C`https://github.com/avrdudes/avr\-libc/issues/1012\*(C'\fR)
برای فراخوانی \f(CW\*(C`main\*(C'\fR و \f(CW\*(C`exit\*(C'\fR، و
\&\f(CW\*(C`_\|_do_flmap_init\*(C'\fR (\f(CW\*(C`https://github.com/avrdudes/avr\-libc/issues/931\*(C'\fR)
برای راه‌اندازی FLMAP مطابق با نماد \f(CW\*(C`_\|_flmap\*(C'\fR.
.IP \fB\-nodevicespecs\fR 4
.IX Item "-nodevicespecs"
گزینه \fB\-specs=device\-specs/specs\-\fR\fImcu\fR را به خط فرمان گرداننده کامپایلر
اضافه نمی‌کند. مسئولیت ارائه گزینه‌های مناسب خط فرمان به فرآیندهای فرعی مانند
کامپایلر اصلی، اسمبلر و پیونددهنده بر عهده کاربر است. این بدان معناست که کاربر باید
فایل مشخصات دستگاه اختصاصی خود را با استفاده از \fB\-specs=\fR\fIpath\-to\-specs\-file\fR ارائه دهد.
دیگر نیازی به گزینه \fB\-mmcu=\fR\fImcu\fR نخواهد بود.
.Sp
این گزینه همچنین می‌تواند جایگزینی برای روش قدیمی‌تر تعیین فایل‌های سفارشی device\-specs باشد که در آن لازم بود \fB\-B\fR \fIsome\-path\fR به دایرکتوری‌ای اشاره کند
که حاوی پوشه‌ای به نام \f(CW\*(C`device\-specs\*(C'\fR است و آن پوشه نیز شامل فایل مشخصاتی به نام
\&\f(CW\*(C`specs\-\fR\f(CImcu\fR\f(CW\*(C'\fR بود، که در آن \fImcu\fR با \fB\-mmcu=\fR\fImcu\fR تعیین می‌شد.
.IP \fB\-Waddr\-space\-convert\fR 4
.IX Item "-Waddr-space-convert"
درباره تبدیل‌های بین فضاهای آدرس در حالتی که فضای آدرس حاصل در فضای آدرس ورودی
گنجانده نشده باشد، هشدار می‌دهد.
.IP \fB\-Wmisspelled\-isr\fR 4
.IX Item "-Wmisspelled-isr"
در صورتی که ISR اشتباه نوشته شده باشد (یعنی بدون پیشوند _\|_vector)، هشدار می‌دهد.
به‌طور پیش‌فرض فعال است.
.PP
گزینه‌های بهینه‌سازی AVR (AVR Optimization Options)
.IX Subsection "AVR Optimization Options"
.PP
گزینه‌های زیر صرفاً گزینه‌های بهینه‌سازی هستند.
گزینه‌های \fB\-mgas\-isr\-prologues\fR، \fB\-mmain\-is\-OS_task\fR،
\&\fB\-mno\-call\-main\fR و \fB\-mrelax\fR از موارد بالا، تنها
\&\fIتقریباً\fR گزینه‌های بهینه‌سازی هستند، زیرا موارد نادری وجود دارد
که در آن‌ها تفاوت حاصل در تولید کد اهمیت پیدا می‌کند.
.IP \fB\-maccumulate\-args\fR 4
.IX Item "-maccumulate-args"
آرگومان‌های خروجی تابع را انباشته کرده و فضای پشته مورد نیاز برای آرگومان‌های
خروجی تابع را یک‌بار در مقدمه/مؤخره تابع (prologue/epilogue) اختصاص داده یا آزاد می‌کند.
بدون این گزینه، آرگومان‌های خروجی پیش از فراخوانی تابع روی پشته قرار گرفته و پس از آن برداشته می‌شوند.
همچنین گزینه بهینه‌سازی \fB\-fdefer\-pop\fR در
\&\fBOptimize Options,,optimization option\fR را ببینید.
.Sp
برداشتن آرگومان‌ها از پشته پس از فراخوانی تابع می‌تواند در AVR پرهزینه باشد؛
بنابراین انباشتن فضای پشته ممکن است منجر به فایل‌های اجرایی کوچکتری شود،
زیرا نیازی به حذف آرگومان‌ها از پشته پس از چنین فراخوانی تابعی نیست.
.Sp
این گزینه می‌تواند برای توابعی که چندین فراخوانی به توابعی دارند که آرگومان‌هایشان
را روی پشته دریافت می‌کنند (مانند فراخوانی توابع مشابه printf)، به کاهش اندازه کد منجر شود.
.IP \fB\-mbranch\-cost=\fR\fIcost\fR 4
.IX Item "-mbranch-cost=cost"
هزینه انشعاب را برای دستورهای انشعاب شرطی روی
\&\fIcost\fR تنظیم می‌کند. مقدارهای معقول برای \fIcost\fR اعداد صحیح کوچک
و غیرمنفی هستند. هزینه پیش‌فرض انشعاب 0 است.
.IP \fB\-mcall\-prologues\fR 4
.IX Item "-mcall-prologues"
مقدمه‌ها و مؤخره‌های توابع به‌صورت فراخوانی زیرروال‌های مناسب بسط داده می‌شوند.
اندازه کد کوچکتر می‌شود.
.IP \fB\-mfuse\-add\fR 4
.IX Item "-mfuse-add"
.PD 0
.IP \fB\-mno\-fuse\-add\fR 4
.IX Item "-mno-fuse-add"
.IP \fB\-mfuse\-add=\fR\fIlevel\fR 4
.IX Item "-mfuse-add=level"
.PD
دسترسی‌های غیرمستقیم به حافظه را در دستگاه‌های تقلیل‌یافته Tiny بهینه‌سازی می‌کند.
پیش‌فرض از \f(CW\*(C`\fR\f(CIlevel\fR\f(CW=1\*(C'\fR برای بهینه‌سازی‌های \fB\-Og\fR
و \fB\-O1\fR، و از \f(CW\*(C`\fR\f(CIlevel\fR\f(CW=2\*(C'\fR برای بهینه‌سازی‌های بالاتر استفاده می‌کند.
مقدارهای معتبر برای \fIlevel\fR عبارتند از \f(CW0\fR، \f(CW1\fR و \f(CW2\fR.
.IP \fB\-mfuse\-move\fR 4
.IX Item "-mfuse-move"
.PD 0
.IP \fB\-mno\-fuse\-move\fR 4
.IX Item "-mno-fuse-move".IP \fB\-mfuse\-move=\fR\fIlevel\fR 4
.IX Item "-mfuse-move=level"
.PD
اجرای یک گام بهینه‌سازی پس از بارگذاری مجدد (post reload) که تلاش می‌کند دستورالعمل‌های انتقال (move) را ادغام کرده و دستورالعمل‌های چندبایتی را به عملیات‌های ۸ بیتی تقسیم کند.
حالت پیش‌فرض برای بهینه‌سازی \fB\-O1\fR از \f(CW\*(C`\fR\f(CIlevel\fR\f(CW=3\*(C'\fR، و برای بهینه‌سازی‌های بالاتر از \f(CW\*(C`\fR\f(CIlevel\fR\f(CW=23\*(C'\fR استفاده می‌کند.
مقادیر معتبر برای \fIlevel\fR در محدودهٔ \f(CW0\fR تا \f(CW23\fR هستند که یک مقدار در مبنای مختلط ۳:۲:۲:۲ است. هر رقم جنبه‌ای از بهینه‌سازی را کنترل می‌کند.
.IP \fB\-mfuse\-move2\fR 4
.IX Item "-mfuse-move2"
اجرای یک گام بهینه‌سازی پس از ترکیب (post combine) که تلاش می‌کند دستورالعمل‌های انتقال را ادغام کند.
.IP \fB\-mstrict\-X\fR 4
.IX Item "-mstrict-X"
استفاده از ثبات آدرس \f(CW\*(C`X\*(C'\fR به روش پیشنهادی سخت‌افزار. این بدان معناست که \f(CW\*(C`X\*(C'\fR فقط در آدرس‌دهی غیرمستقیم، پس‌افزایشی (post\-increment) یا پیش‌کاهشی (pre\-decrement) استفاده می‌شود.
.Sp
بدون این گزینه، ثبات \f(CW\*(C`X\*(C'\fR ممکن است به همان روشی که از \f(CW\*(C`Y\*(C'\fR یا \f(CW\*(C`Z\*(C'\fR استفاده می‌شود به کار گرفته شود، که در این صورت توسط دستورالعمل‌های اضافی شبیه‌سازی خواهد شد.
به عنوان مثال، بارگذاری یک مقدار با آدرس‌دهی \f(CW\*(C`X+const\*(C'\fR با یک مقدار غیرمنفی کوچک \f(CW\*(C`const < 64\*(C'\fR درون یک ثبات \fIRn\fR به این صورت انجام می‌شود:
.Sp
.Vb 3
\&        adiw r26, const   ; X += const
\&        ld   <Rn>, X        ; <Rn> = *X
\&        sbiw r26, const   ; X \-= const
.Ve
.IP \fB\-msplit\-bit\-shift\fR 4
.IX Item "-msplit-bit-shift"
تقسیم شیفت‌های چندبایتی با آفست ثابت به یک شیفت با آفست بایتی و یک شیفت باقی‌مانده با آفست غیربایتی.
این بهینه‌سازی به‌طور پیش‌فرض برای \fB\-O2\fR و بالاتر، شامل \fB\-Os\fR اما بدون \fB\-Oz\fR، فعال است.
تقسیم شیفت‌ها با آفست ثابتی که مضربی از ۸ باشد، توسط \fB\-mfuse\-move\fR کنترل می‌شود.
.IP \fB\-msplit\-ldst\fR 4
.IX Item "-msplit-ldst"
تقسیم بارگذاری‌ها و ذخیره‌سازی‌های چندبایتی به چندین بارگذاری و ذخیره‌سازی بایتی.
این بهینه‌سازی به‌طور پیش‌فرض برای \fB\-O2\fR و بالاتر فعال است.
.IP \fB\-muse\-nonzero\-bits\fR 4
.IX Item "-muse-nonzero-bits"
فعال‌سازی بهینه‌سازی‌هایی که تنها زمانی امکان‌پذیر هستند که برخی بیت‌ها در یک ثبات همیشه صفر باشند.
این بهینه‌سازی به‌طور پیش‌فرض برای \fB\-O2\fR و بالاتر فعال است.
.PP
\f(CW\*(C`EIND\*(C'\fR و دستگاه‌هایی با بیش از ۱۲۸ کیبی‌بایت حافظه فلش
.IX Subsection "EIND and Devices with More Than 128 Ki Bytes of Flash"
.PP
اشاره‌گرها در این پیاده‌سازی ۱۶ بیتی هستند.
آدرس یک تابع یا برچسب به عنوان آدرس کلمه‌ای (word address) نمایش داده می‌شود تا پرش‌ها و فراخوانی‌های غیرمستقیم بتوانند هر آدرس کدی را در محدودهٔ ۶۴ کیلوکلمه هدف قرار دهند.
.PP
به منظور تسهیل پرش غیرمستقیم در دستگاه‌هایی با بیش از ۱۲۸ کیبی‌بایت فضای حافظه برنامه، یک ثبات با عملکرد ویژه به نام \&\f(CW\*(C`EIND\*(C'\fR وجود دارد که هنگام استفاده از دستورالعمل‌های \f(CW\*(C`EICALL\*(C'\fR یا \f(CW\*(C`EIJMP\*(C'\fR به عنوان پرارزش‌ترین بخش آدرس مقصد عمل می‌کند.
.PP
پرش‌ها و فراخوانی‌های غیرمستقیم در این دستگاه‌ها توسط کامپایلر به شرح زیر مدیریت می‌شوند و مشمول برخی محدودیت‌ها هستند:
.IP * 4
کامپایلر هرگز \f(CW\*(C`EIND\*(C'\fR را مقداردهی نمی‌کند.
.IP * 4
کامپایلر از \f(CW\*(C`EIND\*(C'\fR به‌طور ضمنی در دستورالعمل‌های \f(CW\*(C`EICALL\*(C'\fR/\f(CW\*(C`EIJMP\*(C'\fR استفاده می‌کند یا ممکن است برای شبیه‌سازی یک فراخوانی/پرش غیرمستقیم با استفاده از دستورالعمل \f(CW\*(C`RET\*(C'\fR، مستقیماً \f(CW\*(C`EIND\*(C'\fR را بخواند.
.IP * 4
کامپایلر فرض می‌کند که \f(CW\*(C`EIND\*(C'\fR هرگز در طول کد راه‌اندازی یا در حین اجرای برنامه تغییر نمی‌کند. به‌ویژه، \f(CW\*(C`EIND\*(C'\fR در مقدمه/پایان (prologue/epilogue) توابع یا روال‌های خدمت وقفه ذخیره/بازیابی نمی‌شود.
.IP * 4
برای فراخوانی‌های غیرمستقیم توابع و دستور goto محاسباتی، پیونددهنده واسط‌هایی (\fIstubs\fR) تولید می‌کند. واسط‌ها سکوهای پرشی هستند که گاهی \&\fItrampolines\fR نیز نامیده می‌شوند. بنابراین، فراخوانی/پرش غیرمستقیم به چنین واسطی می‌پرد. واسط شامل یک پرش مستقیم به آدرس مورد نظر است.
.IP * 4
آرام‌سازی پیونددهنده (Linker relaxation) باید فعال باشد تا پیونددهنده واسط‌ها را در همهٔ شرایط به‌درستی تولید کند. گزینه کامپایلر \&\fB\-mrelax\fR و گزینه پیونددهنده \fB\-\-relax\fR را ببینید.
حالت‌های خاصی وجود دارد که پیونددهنده باید واسط‌ها را تولید کند اما بدون فعال بودن relaxation و بدون پیام خطای مفید متوقف می‌شود.
.IP * 4
اسکریپت پیش‌فرض پیونددهنده برای کدهایی با \f(CW\*(C`EIND = 0\*(C'\fR تنظیم شده است.
اگر قرار است کد برای وضعیتی با \f(CW\*(C`EIND != 0\*(C'\fR کار کند، باید از یک اسکریپت پیونددهنده سفارشی استفاده شود تا بخش‌هایی که نام آن‌ها با \f(CW\*(C`.trampolines\*(C'\fR آغاز می‌شود در قطعه‌ای قرار گیرند که \f(CW\*(C`EIND\*(C'\fR به آن اشاره می‌کند.
.IP * 4
کد راه‌اندازی ارائه شده توسط libgcc هرگز \f(CW\*(C`EIND\*(C'\fR را مقداردهی نمی‌کند.
توجه داشته باشید که کد راه‌اندازی ترکیبی از کدهای libgcc و AVR\-LibC است.
برای بررسی تأثیر AVR\-LibC بر \f(CW\*(C`EIND\*(C'\fR، راهنمای کاربری AVR\-LibC (\f(CW\*(C`https://avrdudes.github.io/avr\-libc/avr\-libc\-user\-manual\*(C'\fR) را ببینید.
.IP * 4
برای کدهای راه‌اندازی ویژهٔ کاربر مجاز است که \f(CW\*(C`EIND\*(C'\fR را در مراحل اولیه مقداردهی کنند، برای مثال با استفاده از کد مقداردهی اولیه واقع در بخش \f(CW\*(C`.init3\*(C'\fR. چنین کدی قبل از کد راه‌اندازی عمومی که حافظه RAM را مقداردهی کرده و سازنده‌ها را فراخوانی می‌کند اجرا می‌شود، اما پس از آن بخش از کد راه‌اندازی AVR\-LibC اجرا خواهد شد که \f(CW\*(C`EIND\*(C'\fR را روی قطعه‌ای که جدول بردار وقفه در آن قرار دارد تنظیم می‌کند.
.Sp
.Vb 1
\&        #include <avr/io.h>
\&        
\&        static void
\&        _\|_attribute_\|_((section(".init3"),naked,used,no_instrument_function))
\&        init3_set_eind (void)
\&        {
\&          _\|_asm volatile ("ldi r24,pm_hh8(_\|_trampolines_start)\en\et"
\&                          "out %i0,r24" :: "n" (&EIND) : "r24","memory");
\&        }
.Ve
.Sp
نماد \f(CW\*(C`_\|_trampolines_start\*(C'\fR در اسکریپت پیونددهنده تعریف شده است.
.IP * 4
واسط‌ها در صورتی به‌طور خودکار توسط پیونددهنده ایجاد می‌شوند که
دو شرط زیر برقرار باشد:
.RS 4
.ie n .IP "\-<آدرس یک برچسب با استفاده از تغییردهندهٔ ""gs"" گرفته شود>" 4
.el .IP "\-<آدرس یک برچسب با استفاده از تغییردهندهٔ \f(CWgs\fR گرفته شود>" 4
.IX Item "-<The address of a label is taken by means of the gs modifier>"
(مخفف \fIgenerate stubs\fR) مانند:
.Sp
.Vb 2
\&        LDI r24, lo8(gs(<func>))
\&        LDI r25, hi8(gs(<func>))
.Ve
.IP "\-<مکان نهایی آن برچسب در قطعه کدی باشد>" 4
.IX Item "-<The final location of that label is in a code segment>"
\&\fIخارج از\fR قطعه‌ای که واسط‌ها در آن قرار دارند.
.RE
.RS 4
.RE
.IP * 4
کامپایلر چنین تغییردهنده‌های \f(CW\*(C`gs\*(C'\fR را برای برچسب‌های کد در
وضعیت‌های زیر صادر می‌کند:
.RS 4
.IP "\-<گرفتن آدرس یک تابع یا برچسب کد.>" 4
.IX Item "-<Taking address of a function or code label.>"
.PD 0
.IP "\-<دستور goto محاسباتی.>" 4
.IX Item "-<Computed goto.>"
.IP "\-<در صورت استفاده از تابع prologue\-save، گزینهٔ \fB\-mcall\-prologues\fR>" 4
.IX Item "-<If prologue-save function is used, see -mcall-prologues>"
.PD
در خط فرمان را ببینید.
.IP "\-<جداول توزیع switch/case. اگر مایل به استفاده از این جداول توزیع>" 4
.IX Item "-<Switch/case dispatch tables. If you do not want such dispatch>"
نیستید، می‌توانید گزینهٔ خط فرمان \fB\-fno\-jump\-tables\fR را مشخص کنید.
.IP "\-<سازنده‌ها/نابودکننده‌های C و ++C که هنگام راه‌اندازی/خاموشی فراخوانی می‌شوند.>" 4
.IX Item "-<C and C++ constructors/destructors called during startup/shutdown.>"
.PD 0
.ie n .IP "\-<اگر ابزارها با یک تغییردهندهٔ ()gs مواجه شوند که در بالا توضیح داده شد.>" 4
.el .IP "\-<اگر ابزارها با یک تغییردهندهٔ \f(CWgs()\fR مواجه شوند که در بالا توضیح داده شد.>" 4
.IX Item "-<If the tools hit a gs() modifier explained above.>"
.PD
.RE
.RS 4
.RE
.IP * 4
پرش به آدرس‌های غیرنمادین مانند نمونهٔ زیر پشتیبانی \fIنمی‌شود\fR:
.Sp
.Vb 5
\&        int main (void)
\&        {
\&            /* Call function at word address 0x2 */
\&            return ((int(*)(void)) 0x2)();
\&        }
.Ve
.Sp
در عوض، باید یک واسط تنظیم شود، یعنی تابع باید از طریق یک نماد (\f(CW\*(C`func_4\*(C'\fR در این مثال) فراخوانی گردد:
.Sp
.Vb 3
\&        int main (void)
\&        {
\&            extern int func_4 (void);
\&        
\&            /* Call function at byte address 0x4 */
\&            return func_4();
\&        }
.Ve
.Sp
و برنامه با \fB\-Wl,\-\-defsym,func_4=0x4\fR پیوند داده شود.
همچنین می‌توان \f(CW\*(C`func_4\*(C'\fR را در اسکریپت پیونددهنده تعریف کرد..PP
مدیریت ثبات‌های عملکرد خاص \f(CW\*(C`RAMPD\*(C'\fR، \f(CW\*(C`RAMPX\*(C'\fR، \f(CW\*(C`RAMPY\*(C'\fR و \f(CW\*(C`RAMPZ\*(C'\fR
.IX Subsection "Handling of the RAMPD, RAMPX, RAMPY and RAMPZ Special Function Registers"
.PP
برخی از قطعات AVR از حافظه‌هایی بزرگ‌تر از محدودهٔ 64 KiB که با اشاره‌گرهای ۱۶\-بیتی قابل دسترسی هستند پشتیبانی می‌کنند. برای دسترسی به مکان‌های حافظه در خارج از این محدودهٔ 64 KiB، از محتوای یک ثبات \f(CW\*(C`RAMP\*(C'\fR به عنوان بخش مرتبه‌بالای آدرس استفاده می‌شود:
ثبات‌های آدرس \f(CW\*(C`X\*(C'\fR، \f(CW\*(C`Y\*(C'\fR و \f(CW\*(C`Z\*(C'\fR به ترتیب با ثبات‌های عملکرد خاص \f(CW\*(C`RAMPX\*(C'\fR، \f(CW\*(C`RAMPY\*(C'\fR و \f(CW\*(C`RAMPZ\*(C'\fR الحاق می‌شوند تا یک آدرس عریض به دست آید. به طور مشابه،
\&\f(CW\*(C`RAMPD\*(C'\fR به همراه آدرس‌دهی مستقیم استفاده می‌شود.
.IP * 4
کد راه‌اندازی (startup code)، ثبات‌های عملکرد خاص \f(CW\*(C`RAMP\*(C'\fR را با مقدار صفر مقداردهی اولیه می‌کند.
.IP * 4
اگر از یک \fBAVR Named Address Spaces,فضای آدرس نام‌گذاری‌شده\fR غیر از generic یا \f(CW\*(C`_\|_flash\*(C'\fR استفاده شود، آن‌گاه \f(CW\*(C`RAMPZ\*(C'\fR در صورت نیاز پیش از عملیات مقداردهی می‌شود.
.IP * 4
اگر قطعه از حافظهٔ RAM بزرگ‌تر از 64 KiB پشتیبانی کند و کامپایلر برای به سرانجام رساندن یک عملیات نیاز به تغییر \f(CW\*(C`RAMPZ\*(C'\fR داشته باشد، \f(CW\*(C`RAMPZ\*(C'\fR پس از عملیات مجدداً به صفر بازنشانی می‌شود.
.IP * 4
اگر قطعه دارای یک ثبات \f(CW\*(C`RAMP\*(C'\fR مشخص باشد، بخش پیش‌درآمد/پس‌درآمد (prologue/epilogue) روتین وقفه (ISR) آن ثبات SFR را ذخیره/بازیابی کرده و آن را با مقدار صفر مقداردهی اولیه می‌کند تا در صورتی که کد ISR (به طور ضمنی) از آن استفاده کند، مشکلی پیش نیاید.
.IP * 4
حافظهٔ RAM بزرگ‌تر از 64 KiB توسط GCC برای اهداف AVR پشتیبانی نمی‌شود. اگر از اسمبلی درون‌برنامه‌ای (inline assembler) برای خواندن از مکان‌های خارج از محدودهٔ آدرس ۱۶\-بیتی استفاده کرده و یکی از ثبات‌های \f(CW\*(C`RAMP\*(C'\fR را تغییر دهید، باید پس از دسترسی آن را مجدداً به صفر بازنشانی کنید.
.PP
ماکروهای توکار AVR
.IX Subsection "AVR Built-in Macros"
.PP
‏GCC چندین ماکروی توکار تعریف می‌کند تا کد کاربر بتواند وجود یا عدم وجود قابلیت‌ها را بررسی کند. تقریباً تمام ماکروهای توکار زیر از قابلیت‌های قطعه استنتاج شده و بنابراین با گزینهٔ خط فرمان \fB\-mmcu=\fR فعال می‌شوند.
.PP
برای ماکروهای توکار اختصاصی بیشتر در AVR، به
\&\fBAVR Named Address Spaces\fR و \fBAVR Built\-in Functions\fR مراجعه کنید.
.ie n .IP """_\|_AVR_ARCH_\|_""" 4
.el .IP \f(CW_\|_AVR_ARCH_\|_\fR 4
.IX Item "__AVR_ARCH__"
ماکروی توکار که به یک عدد ده‌دهی شناساگر معماری تبدیل می‌شود و به گزینهٔ \fB\-mmcu=\fR\fImcu\fR بستگی دارد.
مقادیر ممکن عبارتند از:
.Sp
\&\f(CW2\fR, \f(CW25\fR, \f(CW3\fR, \f(CW31\fR, \f(CW35\fR,
\&\f(CW4\fR, \f(CW5\fR, \f(CW51\fR, \f(CW6\fR
.Sp
به ترتیب برای \fImcu\fR=\f(CW\*(C`avr2\*(C'\fR, \f(CW\*(C`avr25\*(C'\fR, \f(CW\*(C`avr3\*(C'\fR, \f(CW\*(C`avr31\*(C'\fR,
\&\f(CW\*(C`avr35\*(C'\fR, \f(CW\*(C`avr4\*(C'\fR, \f(CW\*(C`avr5\*(C'\fR, \f(CW\*(C`avr51\*(C'\fR, \f(CW\*(C`avr6\*(C'\fR،
.Sp
و
.Sp
\&\f(CW100\fR,
\&\f(CW102\fR, \f(CW103\fR, \f(CW104\fR,
\&\f(CW105\fR, \f(CW106\fR, \f(CW107\fR
.Sp
به ترتیب برای \fImcu\fR=\f(CW\*(C`avrtiny\*(C'\fR,
\&\f(CW\*(C`avrxmega2\*(C'\fR, \f(CW\*(C`avrxmega3\*(C'\fR, \f(CW\*(C`avrxmega4\*(C'\fR,
\&\f(CW\*(C`avrxmega5\*(C'\fR, \f(CW\*(C`avrxmega6\*(C'\fR, \f(CW\*(C`avrxmega7\*(C'\fR.
اگر \fImcu\fR قطعه‌ای را مشخص کند، این ماکروی توکار متناسب با آن تنظیم می‌شود. برای مثال، با \fB\-mmcu=atmega8\fR، این ماکرو برابر با \f(CW4\fR تعریف می‌شود.
.ie n .IP """_\|_AVR_\fIDevice\fR_\|_""" 4
.el .IP \f(CW_\|_AVR_\fR\f(CIDevice\fR\f(CW_\|_\fR 4
.IX Item "__AVR_Device__"
تعیین \fB\-mmcu=\fR\fIdevice\fR این ماکروی توکار را که نمایانگر نام قطعه است، تعریف می‌کند. برای مثال، \fB\-mmcu=atmega8\fR ماکروی توکار \f(CW\*(C`_\|_AVR_ATmega8_\|_\*(C'\fR و \fB\-mmcu=attiny261a\fR ماکروی
\&\f(CW\*(C`_\|_AVR_ATtiny261A_\|_\*(C'\fR را تعریف می‌کند و غیره.
.Sp
نام‌های ماکروهای توکار از الگوی \f(CW\*(C`_\|_AVR_\fR\f(CIDevice\fR\f(CW_\|_\*(C'\fR پیروی می‌کنند که در آن \fIDevice\fR نام قطعه مطابق با دفترچه راهنمای کاربر AVR است. تفاوت بین
\&\fIDevice\fR در ماکروی توکار و \fIdevice\fR در
\&\fB\-mmcu=\fR\fIdevice\fR این است که دومی همیشه با حروف کوچک نوشته می‌شود.
.Sp
اگر \fIdevice\fR یک قطعه نبوده و تنها یک معماری هسته مانند
\&\fBavr51\fR باشد، این ماکرو تعریف نمی‌شود.
.ie n .IP """_\|_AVR_DEVICE_NAME_\|_""" 4
.el .IP \f(CW_\|_AVR_DEVICE_NAME_\|_\fR 4
.IX Item "__AVR_DEVICE_NAME__"
تنظیم \fB\-mmcu=\fR\fIdevice\fR این ماکروی توکار را برابر با نام قطعه تعریف می‌کند. برای مثال، با \fB\-mmcu=atmega8\fR این ماکرو به صورت \f(CW\*(C`atmega8\*(C'\fR تعریف می‌شود.
.Sp
اگر \fIdevice\fR یک قطعه نبوده و تنها یک معماری هسته مانند
\&\fBavr51\fR باشد، این ماکرو تعریف نمی‌شود.
.ie n .IP """_\|_AVR_CVT_\|_""" 4
.el .IP \f(CW_\|_AVR_CVT_\|_\fR 4
.IX Item "__AVR_CVT__"
کد با گزینهٔ \f(CW\*(C`\-mcvt\*(C'\fR کامپایل می‌شود تا از یک
\&\fIcompact vector table\fR (جدول بردار فشرده) استفاده کند.
.ie n .IP """_\|_AVR_XMEGA_\|_""" 4
.el .IP \f(CW_\|_AVR_XMEGA_\|_\fR 4
.IX Item "__AVR_XMEGA__"
قطعه / معماری متعلق به خانوادهٔ قطعات XMEGA است.
.ie n .IP """_\|_AVR_HAVE_ADIW_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_ADIW_\|_\fR 4
.IX Item "__AVR_HAVE_ADIW__"
قطعه دارای دستورالعمل‌های \f(CW\*(C`ADIW\*(C'\fR و \f(CW\*(C`SBIW\*(C'\fR است.
.ie n .IP """_\|_AVR_HAVE_ELPM_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_ELPM_\|_\fR 4
.IX Item "__AVR_HAVE_ELPM__"
قطعه دارای دستورالعمل \f(CW\*(C`ELPM\*(C'\fR است.
.ie n .IP """_\|_AVR_HAVE_ELPMX_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_ELPMX_\|_\fR 4
.IX Item "__AVR_HAVE_ELPMX__"
قطعه دارای دستورالعمل‌های \f(CW\*(C`ELPM R\fR\f(CIn\fR\f(CW,Z\*(C'\fR و \f(CW\*(C`ELPM
R\fR\f(CIn\fR\f(CW,Z+\*(C'\fR است.
.ie n .IP """_\|_AVR_HAVE_LPMX_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_LPMX_\|_\fR 4
.IX Item "__AVR_HAVE_LPMX__"
قطعه دارای دستورالعمل‌های \f(CW\*(C`LPM R\fR\f(CIn\fR\f(CW,Z\*(C'\fR و
\&\f(CW\*(C`LPM R\fR\f(CIn\fR\f(CW,Z+\*(C'\fR است.
.ie n .IP """_\|_AVR_HAVE_MOVW_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_MOVW_\|_\fR 4
.IX Item "__AVR_HAVE_MOVW__"
قطعه دارای دستورالعمل \f(CW\*(C`MOVW\*(C'\fR برای انجام جابه‌جایی‌های ۱۶\-بیتی ثبات\-به\-ثبات است.
.ie n .IP """_\|_AVR_HAVE_MUL_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_MUL_\|_\fR 4
.IX Item "__AVR_HAVE_MUL__"
قطعه دارای یک ضرب‌کنندهٔ سخت‌افزاری است.
.ie n .IP """_\|_AVR_HAVE_JMP_CALL_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_JMP_CALL_\|_\fR 4
.IX Item "__AVR_HAVE_JMP_CALL__"
قطعه دارای دستورالعمل‌های \f(CW\*(C`JMP\*(C'\fR و \f(CW\*(C`CALL\*(C'\fR است.
این موضوع برای قطعاتی با بیش از 8 KiB حافظهٔ برنامه صادق است.
.ie n .IP """_\|_AVR_HAVE_EIJMP_EICALL_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_EIJMP_EICALL_\|_\fR 4
.IX Item "__AVR_HAVE_EIJMP_EICALL__"
.PD 0
.ie n .IP """_\|_AVR_3_BYTE_PC_\|_""" 4
.el .IP \f(CW_\|_AVR_3_BYTE_PC_\|_\fR 4
.IX Item "__AVR_3_BYTE_PC__"
.PD
قطعه دارای دستورالعمل‌های \f(CW\*(C`EIJMP\*(C'\fR و \f(CW\*(C`EICALL\*(C'\fR است.
این موضوع برای قطعاتی با بیش از 128 KiB حافظهٔ برنامه صادق است.
همچنین بدین معناست که شمارندهٔ برنامه
(PC) دارای پهنای ۳ بایت است.
.ie n .IP """_\|_AVR_2_BYTE_PC_\|_""" 4
.el .IP \f(CW_\|_AVR_2_BYTE_PC_\|_\fR 4
.IX Item "__AVR_2_BYTE_PC__"
شمارندهٔ برنامه (PC) دارای پهنای ۲ بایت است. این موضوع برای قطعاتی با حداکثر 128 KiB حافظهٔ برنامه صادق است.
.ie n .IP """_\|_AVR_HAVE_8BIT_SP_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_8BIT_SP_\|_\fR 4
.IX Item "__AVR_HAVE_8BIT_SP__"
.PD 0
.ie n .IP """_\|_AVR_HAVE_16BIT_SP_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_16BIT_SP_\|_\fR 4
.IX Item "__AVR_HAVE_16BIT_SP__"
.PD
ثبات اشاره‌گر پشته (SP) توسط کامپایلر به ترتیب به عنوان یک ثبات ۸\-بیتی یا ۱۶\-بیتی در نظر گرفته می‌شود.
تعریف این ماکروها تحت تأثیر \fB\-mtiny\-stack\fR قرار دارد.
.ie n .IP """_\|_AVR_HAVE_SPH_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_SPH_\|_\fR 4
.IX Item "__AVR_HAVE_SPH__"
.PD 0
.ie n .IP """_\|_AVR_SP8_\|_""" 4
.el .IP \f(CW_\|_AVR_SP8_\|_\fR 4
.IX Item "__AVR_SP8__"
.PD
قطعه به ترتیب دارای ثبات عملکرد خاص SPH (بخش بالایی اشاره‌گر پشته) است یا یک اشاره‌گر پشتهٔ ۸\-بیتی دارد.
تعریف این ماکروها تحت تأثیر \fB\-mmcu=\fR قرار دارد و در موارد \fB\-mmcu=avr2\fR و \fB\-mmcu=avr25\fR همچنین تحت تأثیر
\&\fB\-msp8\fR است.
.ie n .IP """_\|_AVR_HAVE_RAMPD_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_RAMPD_\|_\fR 4
.IX Item "__AVR_HAVE_RAMPD__"
.PD 0
.ie n .IP """_\|_AVR_HAVE_RAMPX_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_RAMPX_\|_\fR 4
.IX Item "__AVR_HAVE_RAMPX__"
.ie n .IP """_\|_AVR_HAVE_RAMPY_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_RAMPY_\|_\fR 4
.IX Item "__AVR_HAVE_RAMPY__"
.ie n .IP """_\|_AVR_HAVE_RAMPZ_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_RAMPZ_\|_\fR 4
.IX Item "__AVR_HAVE_RAMPZ__".PD
دستگاه به ترتیب دارای ثبات‌های کارکرد ویژهٔ \f(CW\*(C`RAMPD\*(C'\fR، \f(CW\*(C`RAMPX\*(C'\fR، \f(CW\*(C`RAMPY\*(C'\fR
و \&\f(CW\*(C`RAMPZ\*(C'\fR است.
.ie n .IP """_\|_NO_INTERRUPTS_\|_""" 4
.el .IP \f(CW_\|_NO_INTERRUPTS_\|_\fR 4
.IX Item "__NO_INTERRUPTS__"
این ماکرو نشان‌دهندهٔ گزینهٔ خط فرمان \fB\-mno\-interrupts\fR است.
.ie n .IP """_\|_AVR_ERRATA_SKIP_\|_""" 4
.el .IP \f(CW_\|_AVR_ERRATA_SKIP_\|_\fR 4
.IX Item "__AVR_ERRATA_SKIP__"
.PD 0
.ie n .IP """_\|_AVR_ERRATA_SKIP_JMP_CALL_\|_""" 4
.el .IP \f(CW_\|_AVR_ERRATA_SKIP_JMP_CALL_\|_\fR 4
.IX Item "__AVR_ERRATA_SKIP_JMP_CALL__"
.PD
برخی دستگاه‌های AVR (مانند AT90S8515 و ATmega103) به دلیل یک اشکال سخت‌افزاری (erratum)
نباید دستورالعمل‌های ۳۲ بیتی را رد کنند. دستورالعمل‌های پرش/رد کردن عبارتند از
\&\f(CW\*(C`SBRS\*(C'\fR، \f(CW\*(C`SBRC\*(C'\fR، \f(CW\*(C`SBIS\*(C'\fR، \f(CW\*(C`SBIC\*(C'\fR و \f(CW\*(C`CPSE\*(C'\fR.
ماکروی دوم تنها زمانی تعریف می‌شود که \f(CW\*(C`_\|_AVR_HAVE_JMP_CALL_\|_\*(C'\fR نیز
تنظیم شده باشد.
.ie n .IP """_\|_AVR_ISA_RMW_\|_""" 4
.el .IP \f(CW_\|_AVR_ISA_RMW_\|_\fR 4
.IX Item "__AVR_ISA_RMW__"
دستگاه دارای دستورالعمل‌های Read\-Modify\-Write (شامل XCH، LAC، LAS و LAT) است.
.ie n .IP """_\|_AVR_SFR_OFFSET_\|_=\fIoffset\fR""" 4
.el .IP \f(CW_\|_AVR_SFR_OFFSET_\|_=\fR\f(CIoffset\fR\f(CW\fR 4
.IX Item "__AVR_SFR_OFFSET__=offset"
دستورالعمل‌هایی که می‌توانند مستقیماً ثبات‌های کارکرد ویژهٔ ورودی/خروجی (I/O SFR) را
مانند \f(CW\*(C`IN\*(C'\fR، \f(CW\*(C`OUT\*(C'\fR، \f(CW\*(C`SBI\*(C'\fR و غیره آدرس‌دهی کنند، ممکن است از آدرسی متفاوت
نسبت به زمانی که با دستورالعمل‌های دسترسی به RAM مانند \f(CW\*(C`LD\*(C'\fR یا \f(CW\*(C`STS\*(C'\fR آدرس‌دهی
می‌شوند استفاده نمایند. این آفست به معماری دستگاه بستگی دارد و برای به‌دست آوردن
آدرس I/O متناظر، باید از آدرس RAM کسر شود.
.ie n .IP """_\|_AVR_SHORT_CALLS_\|_""" 4
.el .IP \f(CW_\|_AVR_SHORT_CALLS_\|_\fR 4
.IX Item "__AVR_SHORT_CALLS__"
گزینهٔ خط فرمان \fB\-mshort\-calls\fR تنظیم شده است.
.ie n .IP """_\|_AVR_PM_BASE_ADDRESS_\|_=\fIaddr\fR""" 4
.el .IP \f(CW_\|_AVR_PM_BASE_ADDRESS_\|_=\fR\f(CIaddr\fR\f(CW\fR 4
.IX Item "__AVR_PM_BASE_ADDRESS__=addr"
برخی دستگاه‌ها از خواندن حافظهٔ فلش با استفاده از دستورالعمل‌های \f(CW\*(C`LD*\*(C'\fR پشتیبانی می‌کنند.
حافظهٔ فلش در فضای آدرس داده با آفست \f(CW\*(C`_\|_AVR_PM_BASE_ADDRESS_\|_\*(C'\fR دیده می‌شود.
اگر این ماکرو تعریف نشده باشد، این قابلیت در دسترس نیست. در صورت تعریف،
فضای آدرس خطی است و نیازی به قرار دادن \&\f(CW\*(C`.rodata\*(C'\fR در RAM وجود ندارد.
این موضوع توسط فایل توصیف پیونددهندهٔ پیش‌فرض مدیریت می‌شود و در حال حاضر برای
\&\f(CW\*(C`avrtiny\*(C'\fR و \f(CW\*(C`avrxmega3\*(C'\fR در دسترس است. حتی راحت‌تر،
نیازی به استفاده از فضاهای آدرس مانند \f(CW\*(C`_\|_flash\*(C'\fR یا
قابلیت‌هایی نظیر صفت \f(CW\*(C`progmem\*(C'\fR و \f(CW\*(C`pgm_read_*\*(C'\fR نیست.
.ie n .IP """_\|_AVR_HAVE_FLMAP_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_FLMAP_\|_\fR 4
.IX Item "__AVR_HAVE_FLMAP__"
این ماکرو به شرط برآورده شدن شرایط زیر تعریف می‌شود:
.RS 4
.ie n .IP "*<دستگاه دارای فیلد بیتی ""NVMCTRL_CTRLB.FLMAP"" است.>" 4
.el .IP "*<دستگاه دارای فیلد بیتی \f(CWNVMCTRL_CTRLB.FLMAP\fR است.>" 4
.IX Item "*<The device has the NVMCTRL_CTRLB.FLMAP bitfield.>"
این موضوع برای دستگاه‌های *AVR64 و *AVR128 صدق می‌کند.
.IP "*<در زمان اسمبل مشخص نیست که کدام شبیه‌سازی استفاده خواهد شد.>" 4
.IX Item "*<It's not known at assembler-time which emulation will be used.>"
.RE
.RS 4
.Sp
این به آن معناست که کامپایلر با GNU Binutils پیکربندی شده است که
PR31124 (\f(CW\*(C`https://sourceware.org/PR31124\*(C'\fR) را پیاده‌سازی می‌کند.
.RE
.ie n .IP """_\|_AVR_RODATA_IN_RAM_\|_""" 4
.el .IP \f(CW_\|_AVR_RODATA_IN_RAM_\|_\fR 4
.IX Item "__AVR_RODATA_IN_RAM__"
هنگامی که کد برای یک معماری پایه کامپایل می‌شود، این ماکرو تعریف‌نشده است.
.Sp
هنگامی که کد برای یک دستگاه کامپایل می‌شود، در صورتی که بخش‌های \f(CW\*(C`.rodata\*(C'\fR
برای داده‌های فقط‌خواندنی در RAM قرار گیرند، مقدار ماکرو برابر 1 تعریف می‌شود؛
و در غیر این صورت برابر 0 تعریف خواهد شد.
.ie n .IP """_\|_WITH_AVRLIBC_\|_""" 4
.el .IP \f(CW_\|_WITH_AVRLIBC_\|_\fR 4
.IX Item "__WITH_AVRLIBC__"
کامپایلر برای استفاده به همراه AVR\-LibC پیکربندی شده است.
گزینهٔ پیکربندی \fB\-\-with\-avrlibc\fR را ببینید.
.ie n .IP """_\|_HAVE_SIGNAL_N_\|_""" 4
.el .IP \f(CW_\|_HAVE_SIGNAL_N_\|_\fR 4
.IX Item "__HAVE_SIGNAL_N__"
کامپایلر از صفت‌های تابع
\&\f(CWsignal(\fR\f(CInum\fR\f(CW)\fR و
\&\f(CWinterrupt(\fR\f(CInum\fR\f(CW)\fR
\&\fBAVR Attributes,,function attributes\fR
با آرگومان \fInum\fR که شمارهٔ روال سرویس وقفه را مشخص می‌کند، پشتیبانی می‌نماید.
.ie n .IP """_\|_HAVE_DOUBLE_MULTILIB_\|_""" 4
.el .IP \f(CW_\|_HAVE_DOUBLE_MULTILIB_\|_\fR 4
.IX Item "__HAVE_DOUBLE_MULTILIB__"
در صورتی تعریف می‌شود که \fB\-mdouble=\fR به عنوان یک گزینهٔ multilib عمل کند.
.ie n .IP """_\|_HAVE_DOUBLE32_\|_""" 4
.el .IP \f(CW_\|_HAVE_DOUBLE32_\|_\fR 4
.IX Item "__HAVE_DOUBLE32__"
.PD 0
.ie n .IP """_\|_HAVE_DOUBLE64_\|_""" 4
.el .IP \f(CW_\|_HAVE_DOUBLE64_\|_\fR 4
.IX Item "__HAVE_DOUBLE64__"
.PD
تعریف می‌شود اگر کامپایلر به ترتیب از double ۳۲ بیتی یا ۶۴ بیتی پشتیبانی کند.
چیدمان واقعی با گزینهٔ \fB\-mdouble=\fR مشخص می‌شود.
.ie n .IP """_\|_DEFAULT_DOUBLE_\|_""" 4
.el .IP \f(CW_\|_DEFAULT_DOUBLE_\|_\fR 4
.IX Item "__DEFAULT_DOUBLE__"
اندازهٔ \f(CW\*(C`double\*(C'\fR بر حسب بیت در صورتی که \fB\-mdouble=\fR تنظیم نشده باشد.
برای بررسی چیدمان \f(CW\*(C`double\*(C'\fR در یک برنامه، از ماکروی توکار
\f(CW\*(C`_\|_SIZEOF_DOUBLE_\|_\*(C'\fR استفاده کنید.
.ie n .IP """_\|_HAVE_LONG_DOUBLE32_\|_""" 4
.el .IP \f(CW_\|_HAVE_LONG_DOUBLE32_\|_\fR 4
.IX Item "__HAVE_LONG_DOUBLE32__"
.PD 0
.ie n .IP """_\|_HAVE_LONG_DOUBLE64_\|_""" 4
.el .IP \f(CW_\|_HAVE_LONG_DOUBLE64_\|_\fR 4
.IX Item "__HAVE_LONG_DOUBLE64__"
.ie n .IP """_\|_HAVE_LONG_DOUBLE_MULTILIB_\|_""" 4
.el .IP \f(CW_\|_HAVE_LONG_DOUBLE_MULTILIB_\|_\fR 4
.IX Item "__HAVE_LONG_DOUBLE_MULTILIB__"
.ie n .IP """_\|_DEFAULT_LONG_DOUBLE_\|_""" 4
.el .IP \f(CW_\|_DEFAULT_LONG_DOUBLE_\|_\fR 4
.IX Item "__DEFAULT_LONG_DOUBLE__"
.PD
مشابه بالا، اما برای \f(CW\*(C`long double\*(C'\fR به جای \f(CW\*(C`double\*(C'\fR.
.ie n .IP """_\|_WITH_DOUBLE_COMPARISON_\|_""" 4
.el .IP \f(CW_\|_WITH_DOUBLE_COMPARISON_\|_\fR 4
.IX Item "__WITH_DOUBLE_COMPARISON__"
نشان‌دهندهٔ گزینهٔ پیکربندی \f(CW\*(C`\-\-with\-double\-comparison={tristate|bool|libf7}\*(C'\fR
(\f(CW\*(C`https://gcc.gnu.org/install/configure.html#avr\*(C'\fR)
بوده و برابر \f(CW2\fR یا \f(CW3\fR تعریف می‌شود.
.ie n .IP """_\|_WITH_LIBF7_LIBGCC_\|_""" 4
.el .IP \f(CW_\|_WITH_LIBF7_LIBGCC_\|_\fR 4
.IX Item "__WITH_LIBF7_LIBGCC__"
.PD 0
.ie n .IP """_\|_WITH_LIBF7_MATH_\|_""" 4
.el .IP \f(CW_\|_WITH_LIBF7_MATH_\|_\fR 4
.IX Item "__WITH_LIBF7_MATH__"
.ie n .IP """_\|_WITH_LIBF7_MATH_SYMBOLS_\|_""" 4
.el .IP \f(CW_\|_WITH_LIBF7_MATH_SYMBOLS_\|_\fR 4
.IX Item "__WITH_LIBF7_MATH_SYMBOLS__"
.PD
نشان‌دهندهٔ گزینهٔ پیکربندی \f(CW\*(C`\-\-with\-libf7={libgcc|math|math\-symbols}\*(C'\fR
(\f(CW\*(C`https://gcc.gnu.org/install/configure.html#avr\*(C'\fR) است.
.PP
گزینه‌های داخلی AVR (AVR Internal Options)
.IX Subsection "AVR Internal Options"
.PP
گزینه‌های زیر به صورت داخلی توسط کامپایلر و برای برقراری ارتباط بین فایل‌های مشخصات دستگاه
(specs) و خود کامپایلر استفاده می‌شوند. نیازی نیست این گزینه‌ها را به صورت دستی تنظیم کنید؛
به‌ویژه اینکه این‌ها گزینه‌های بهینه‌سازی نیستند.
استفادهٔ نادرست از این گزینه‌ها ممکن است به تولید کدهای غیربهینه یا نادرست منجر شود.
آن‌ها صرفاً برای جامعیت مستندات و به منظور درک بهتر فایل‌های
مشخصات دستگاه (\f(CW\*(C`https://gcc.gnu.org/wiki/avr\-gcc#spec\-files\*(C'\fR)
مستند شده‌اند.
.IP \fB\-mn\-flash=\fR\fInum\fR 4
.IX Item "-mn-flash=num"
فرض می‌کند که حافظهٔ فلش اندازه‌ای معادل \fInum\fR برابر ۶۴ KiB دارد.
این گزینه مشخص می‌کند که کدام فضاهای آدرس \f(CW\*(C`_\|_flash\fR\f(CIN\fR\f(CW\*(C'\fR در دسترس هستند.
.IP \fB\-mflmap\fR 4
.IX Item "-mflmap"
دستگاه دارای فیلد بیتی \f(CW\*(C`FLMAP\*(C'\fR واقع در ثبات کارکرد ویژهٔ
\f(CW\*(C`NVMCTRL_CTRLB\*(C'\fR است.
.IP \fB\-mrmw\fR 4
.IX Item "-mrmw"
فرض می‌کند که دستگاه از دستورالعمل‌های Read\-Modify\-Write
شامل \f(CW\*(C`XCH\*(C'\fR، \f(CW\*(C`LAC\*(C'\fR، \f(CW\*(C`LAS\*(C'\fR و \f(CW\*(C`LAT\*(C'\fR پشتیبانی می‌کند.
.IP \fB\-mshort\-calls\fR 4
.IX Item "-mshort-calls"
فرض می‌کند که \f(CW\*(C`RJMP\*(C'\fR و \f(CW\*(C`RCALL\*(C'\fR می‌توانند کل حافظهٔ برنامه را
هدف قرار دهند. این گزینه برای ساخت و انتخاب multilib برای دستگاه‌های
معماری \f(CW\*(C`avrxmega3\*(C'\fR استفاده می‌شود.
.IP \fB\-mskip\-bug\fR 4
.IX Item "-mskip-bug"
کد را بدون رد کردن دستورالعمل‌های ۳۲ بیتی
(\f(CW\*(C`CPSE\*(C'\fR، \f(CW\*(C`SBRS\*(C'\fR، \&\f(CW\*(C`SBRC\*(C'\fR، \f(CW\*(C`SBIS\*(C'\fR، \f(CW\*(C`SBIC\*(C'\fR) تولید می‌کند.
.IP \fB\-msp8\fR 4
.IX Item "-msp8"
با ثبات اشاره‌گر پشته به عنوان یک ثبات ۸ بیتی رفتار می‌کند؛
یعنی فرض می‌شود بایت بالای اشاره‌گر پشته صفر است.
این گزینه توسط کامپایلر برای انتخاب و ساخت multilibها برای
معماری‌های \f(CW\*(C`avr2\*(C'\fR و \f(CW\*(C`avr25\*(C'\fR به کار می‌رود.
این معماری‌ها دستگاه‌های دارای \f(CW\*(C`SPH\*(C'\fR و فاقد آن را با یکدیگر ترکیب می‌کنند..PP
\fIگزینه‌های Blackfin\fR
.IX Subsection "Blackfin Options"
.IP \fB\-mcpu=\fR\fIcpu\fR[\fB\-\fR\fIsirevision\fR] 4
.IX Item "-mcpu=cpu[-sirevision]"
نام پردازندهٔ Blackfin هدف را مشخص می‌کند. در حال حاضر، \fIcpu\fR می‌تواند
یکی از موارد \fBbf512\fR، \fBbf514\fR، \fBbf516\fR، \fBbf518\fR،
\&\fBbf522\fR، \fBbf523\fR، \fBbf524\fR، \fBbf525\fR، \fBbf526\fR،
\&\fBbf527\fR، \fBbf531\fR، \fBbf532\fR، \fBbf533\fR،
\&\fBbf534\fR، \fBbf536\fR، \fBbf537\fR، \fBbf538\fR، \fBbf539\fR،
\&\fBbf542\fR، \fBbf544\fR، \fBbf547\fR، \fBbf548\fR، \fBbf549\fR،
\&\fBbf542m\fR، \fBbf544m\fR، \fBbf547m\fR، \fBbf548m\fR، \fBbf549m\fR،
\&\fBbf561\fR، \fBbf592\fR باشد.
.Sp
مقدار اختیاری \fIsirevision\fR بازنگری سیلیکون (silicon revision) پردازندهٔ
Blackfin هدف را مشخص می‌کند. تمام راه‌حل‌های موقت موجود برای نسخهٔ سیلیکونِ
هدف فعال می‌شوند. اگر \fIsirevision\fR برابر با \fBnone\fR باشد، هیچ راه‌حل موقتی
فعال نمی‌شود. اگر \fIsirevision\fR برابر با \fBany\fR باشد، تمام راه‌حل‌های موقت
برای پردازندهٔ هدف فعال خواهند شد. ماکروی \f(CW\*(C`_\|_SILICON_REVISION_\|_\*(C'\fR
به‌صورت دو رقم شانزده‌شانزدهی (هگزادسیمال) که نشان‌دهندهٔ شماره‌های اصلی و فرعی
در بازنگری سیلیکون هستند تعریف می‌شود. اگر \fIsirevision\fR برابر با \fBnone\fR باشد،
\&\f(CW\*(C`_\|_SILICON_REVISION_\|_\*(C'\fR تعریف نمی‌شود. اگر \fIsirevision\fR برابر با \fBany\fR باشد،
\&\f(CW\*(C`_\|_SILICON_REVISION_\|_\*(C'\fR به‌صورت \f(CW0xffff\fR تعریف می‌شود.
اگر این \fIsirevision\fR اختیاری استفاده نشود، GCC جدیدترین بازنگری سیلیکون شناخته‌شده
از پردازندهٔ Blackfin هدف را لحاظ می‌کند.
.Sp
کامپایلر GCC یک ماکروی پیش‌پردازنده برای \fIcpu\fR مشخص‌شده تعریف می‌کند.
برای زنجیره ابزار \fBbfin\-elf\fR، اگر \fB\-msim\fR مشخص نشده باشد، این گزینه باعث می‌شود
BSP سخت‌افزاری ارائه‌شده توسط libgloss پیوند زده شود.
.Sp
بدون این گزینه، پردازندهٔ \fBbf532\fR به‌صورت پیش‌فرض استفاده می‌شود.
.Sp
توجه داشته باشید که پشتیبانی از \fBbf561\fR ناقص است. برای \fBbf561\fR،
تنها ماکروی پیش‌پردازنده تعریف می‌شود.
.IP \fB\-msim\fR 4
.IX Item "-msim"
مشخص می‌کند که برنامه بر روی شبیه‌ساز اجرا خواهد شد. این امر موجب می‌شود
BSP شبیه‌ساز که توسط libgloss ارائه شده است، پیوند زده شود. این گزینه
تنها برای زنجیره ابزار \fBbfin\-elf\fR اثرگذار است.
برخی گزینه‌های دیگر مانند \fB\-mid\-shared\-library\fR و
\&\fB\-mfdpic\fR به‌طور ضمنی شامل \fB\-msim\fR هستند.
.IP \fB\-momit\-leaf\-frame\-pointer\fR 4
.IX Item "-momit-leaf-frame-pointer"
اشاره‌گر فریم (frame pointer) را در یک ثبات برای توابع برگ (leaf functions) نگه نمی‌دارد.
این کار مانع از درج دستورالعمل‌های ذخیره، برپاسازی و بازگردانی اشاره‌گرهای فریم شده
و یک ثبات اضافه در توابع برگ در دسترس قرار می‌دهد.
.IP \fB\-mspecld\-anomaly\fR 4
.IX Item "-mspecld-anomaly"
.PD 0
.IP \fB\-mno\-specld\-anomaly\fR 4
.IX Item "-mno-specld-anomaly"
.PD
هنگامی که فعال باشد، کامپایلر اطمینان حاصل می‌کند که کد تولیدشده شامل بارهای حدسی
(speculative loads) پس از دستورالعمل‌های پرش نباشد. اگر از این گزینه استفاده شود،
\&\f(CW\*(C`_\|_WORKAROUND_SPECULATIVE_LOADS\*(C'\fR تعریف می‌شود.
.IP \fB\-mcsync\-anomaly\fR 4
.IX Item "-mcsync-anomaly"
.PD 0
.IP \fB\-mno\-csync\-anomaly\fR 4
.IX Item "-mno-csync-anomaly"
.PD
هنگامی که فعال باشد، کامپایلر اطمینان حاصل می‌کند که کد تولیدشده بلافاصله پس از
انشعاب‌های شرطی، حاوی دستورالعمل‌های CSYNC یا SSYNC نباشد.
اگر از این گزینه استفاده شود، \f(CW\*(C`_\|_WORKAROUND_SPECULATIVE_SYNCS\*(C'\fR تعریف می‌شود.
.IP \fB\-mlow64k\fR 4
.IX Item "-mlow64k"
.PD 0
.IP \fB\-mno\-low64k\fR 4
.IX Item "-mno-low64k"
.PD
هنگامی که فعال باشد، کامپایلر مجاز است از این آگاهی که کل برنامه در ۶۴ کیلوبایت
پایین حافظه جای می‌گیرد استفاده کند. رفتار پیش‌فرض این است که فرض شود
برنامه می‌تواند به هر اندازه بزرگ باشد (\fB\-mno\-low64k\fR).
.IP \fB\-mstack\-check\-l1\fR 4
.IX Item "-mstack-check-l1"
بررسی پشته را با استفاده از اطلاعات قرار داده شده در حافظهٔ اسکرچ‌پد (scratchpad)
سطح ۱ (L1) توسط هستهٔ uClinux انجام می‌دهد.
.IP \fB\-mid\-shared\-library\fR 4
.IX Item "-mid-shared-library"
.PD 0
.IP \fB\-mno\-id\-shared\-library\fR 4
.IX Item "-mno-id-shared-library"
.PD
کدی تولید می‌کند که از طریق روش شناسهٔ کتابخانه از کتابخانه‌های اشتراکی پشتیبانی کند.
این کار امکان اجرا درجا (execute in place) و استفاده از کتابخانه‌های اشتراکی را در محیطی
بدون مدیریت حافظهٔ مجازی فراهم می‌سازد. این گزینه مستلزم \fB\-fPIC\fR است.
در هدف \fBbfin\-elf\fR، این گزینه به‌طور ضمنی شامل \fB\-msim\fR نیز می‌شود.
حالت پیش‌فرض \fB\-mno\-id\-shared\-library\fR است تا کدی تولید شود که فرض نمی‌کند
کتابخانه‌های اشتراکی بر پایهٔ شناسه در حال استفاده هستند.
.IP \fB\-mleaf\-id\-shared\-library\fR 4
.IX Item "-mleaf-id-shared-library"
.PD 0
.IP \fB\-mno\-leaf\-id\-shared\-library\fR 4
.IX Item "-mno-leaf-id-shared-library"
.PD
کدی تولید می‌کند که از کتابخانه‌های اشتراکی با روش شناسهٔ کتابخانه پشتیبانی می‌کند،
اما فرض می‌کند این کتابخانه یا فایل اجرایی با هیچ کتابخانهٔ اشتراکی مبتنی بر شناسهٔ دیگری
پیوند نخواهد خورد. این امر به کامپایلر اجازه می‌دهد تا از کدهای سریع‌تری برای پرش‌ها و
فراخوانی‌ها بهره ببرد.
.Sp
حالت پیش‌فرض \fB\-mno\-leaf\-id\-shared\-library\fR است، که در آن هیچ فرضی مبنی بر اینکه
کد در حال کامپایل با دیگر کتابخانه‌های اشتراکی مبتنی بر شناسه پیوند نخواهد خورد صورت نمی‌گیرد.
در نتیجه کد کندتری برای دستورالعمل‌های پرش و فراخوانی تولید می‌شود.
.IP \fB\-mshared\-library\-id=n\fR 4
.IX Item "-mshared-library-id=n"
شمارهٔ شناسایی کتابخانهٔ اشتراکی مبتنی بر شناسه‌ای را که در حال کامپایل است مشخص می‌کند.
مشخص کردن مقدار 0 کد فشرده‌تری تولید می‌کند؛ مشخص کردن مقادیر دیگر تخصیص
آن شماره به کتابخانهٔ فعلی را اجباری می‌سازد، اما از نظر حافظه یا زمان کارآمدتر از
عدم استفاده از این گزینه نیست.
.IP \fB\-msep\-data\fR 4
.IX Item "-msep-data"
.PD 0
.IP \fB\-mno\-sep\-data\fR 4
.IX Item "-mno-sep-data"
.PD
کدی تولید می‌کند که به قطعه داده (data segment) اجازه می‌دهد در ناحیه‌ای از حافظه،
متفاوت از قطعه کد (text segment) مستقر شود. این امر با حذف بازنشانی‌ها (relocations) نسبت
به بخش text، امکان اجرا درجا را در محیط‌های فاقد مدیریت حافظهٔ مجازی مهیا می‌سازد.
پیش‌فرض \fB\-mno\-sep\-data\fR است که به GCC اعلام می‌کند کدی تولید کند که در آن فرض
می‌شود قطعه داده به دنبال قطعه متن قرار دارد.
.IP \fB\-mlong\-calls\fR 4
.IX Item "-mlong-calls"
.PD 0
.IP \fB\-mno\-long\-calls\fR 4
.IX Item "-mno-long-calls"
.PD
به کامپایلر اعلام می‌کند که فراخوانی توابع را ابتدا با بارگذاری نشانی تابع در یک ثبات
و سپس انجام فراخوانی زیرروال (subroutine call) روی این ثبات انجام دهد. این سوییچ زمانی
لازم است که تابع هدف خارج از محدودهٔ آدرس‌دهی ۲۴ بیتی در نسخهٔ بر پایهٔ افستِ
دستورالعمل فراخوانی زیرروال قرار داشته باشد.
.Sp
این قابلیت به‌طور پیش‌فرض فعال نیست. مشخص کردن \fB\-mno\-long\-calls\fR رفتار
پیش‌فرض را بازیابی می‌کند. توجه داشته باشید این سوییچ‌ها تأثیری بر نحوهٔ تولید کد توسط
کامپایلر برای مدیریت فراخوانی توابع از طریق اشاره‌گرهای تابع ندارند.
.IP \fB\-mfast\-fp\fR 4
.IX Item "-mfast-fp"
پیوند با کتابخانهٔ ممیز شناور سریع را انجام می‌دهد. این کتابخانه به جهت بهبود عملکرد،
برخی از قوانین استاندارد ممیز شناور IEEE را برای بررسی ورودی‌ها در برابر
«غیرعدد» (NAN) نادیده می‌گیرد.
.IP \fB\-minline\-plt\fR 4
.IX Item "-minline-plt"
درون‌خطی‌سازی (inlining) مدخل‌های PLT را در فراخوانی توابعی که مشخص نیست به‌صورت محلی
مقید شده باشند، فعال می‌کند. این گزینه بدون \fB\-mfdpic\fR بی‌اثر است.
.IP \fB\-mmulticore\fR 4
.IX Item "-mmulticore"
یک برنامهٔ مستقل (standalone) برای پردازنده‌های چندهسته‌ای Blackfin می‌سازد.
این گزینه موجب استفاده از فایل‌های راه‌اندازی و اسکریپت‌های پیوند مناسب با پشتیبانی از
چندهسته‌ای می‌شود و ماکروی \f(CW\*(C`_\|_BFIN_MULTICORE\*(C'\fR را تعریف می‌کند.
این گزینه تنها همراه با \fB\-mcpu=bf561\fR[\fB\-\fR\fIsirevision\fR] قابل استفاده است.
.Sp
این گزینه می‌تواند همراه با \fB\-mcorea\fR یا \fB\-mcoreb\fR به کار رود که مدل برنامه‌نویسی
«یک برنامه برای هر هسته» را انتخاب می‌کنند. بدون \fB\-mcorea\fR یا \fB\-mcoreb\fR،
مدل برنامه‌نویسی «تک‌برنامه/دوهسته‌ای» استفاده می‌شود. در این مدل، تابع اصلی Core B
باید با نام \f(CW\*(C`coreb_main\*(C'\fR تعریف شود.
.Sp
اگر این گزینه استفاده نشود، مدل برنامه‌نویسی برنامهٔ تک‌هسته‌ای استفاده خواهد شد.
.IP \fB\-mcorea\fR 4
.IX Item "-mcorea"
هنگام استفاده از مدل برنامه‌نویسی «یک برنامه برای هر هسته»، یک برنامهٔ مستقل برای
Core A در BF561 می‌سازد. فایل‌های راه‌اندازی و اسکریپت‌های پیوند مناسب برای پشتیبانی
از Core A استفاده می‌شوند و ماکروی \&\f(CW\*(C`_\|_BFIN_COREA\*(C'\fR تعریف می‌شود.
این گزینه تنها همراه با \fB\-mmulticore\fR قابل استفاده است.
.IP \fB\-mcoreb\fR 4
.IX Item "-mcoreb"
هنگام استفاده از مدل برنامه‌نویسی «یک برنامه برای هر هسته»، یک برنامهٔ مستقل برای
Core B در BF561 می‌سازد. فایل‌های راه‌اندازی و اسکریپت‌های پیوند مناسب برای پشتیبانی
از Core B استفاده می‌شوند و ماکروی \&\f(CW\*(C`_\|_BFIN_COREB\*(C'\fR تعریف می‌شود.
هنگامی که این گزینه استفاده شود، باید به جای \f(CW\*(C`main\*(C'\fR از \f(CW\*(C`coreb_main\*(C'\fR
استفاده شود. این گزینه تنها همراه با \fB\-mmulticore\fR قابل استفاده است.
.IP \fB\-msdram\fR 4
.IX Item "-msdram"
یک برنامهٔ مستقل برای SDRAM می‌سازد. فایل‌های راه‌اندازی و اسکریپت‌های پیوند مناسب
برای قرار دادن برنامه در SDRAM استفاده شده و ماکروی \&\f(CW\*(C`_\|_BFIN_SDRAM\*(C'\fR
تعریف می‌شود. بارگذار (loader) باید پیش از بارگذاری برنامه، SDRAM را مقداردهی اولیه کند..IP \fB\-micplb\fR 4
.IX Item "-micplb"
فرض می‌کند که ICPLBها در زمان اجرا فعال هستند. این گزینه بر روی برخی از راهکارهای دور زدن ناهنجاری‌ها اثر می‌گذارد. برای مقصدهای Linux، پیش‌فرض فرض بر فعال بودن ICPLBها است؛ برای برنامه‌های مستقل (standalone)، پیش‌فرض خاموش (غیرفعال) است.
.PP
\fIگزینه‌های C6X\fR
.IX Subsection "C6X Options"
.IP \fB\-march=\fR\fIname\fR 4
.IX Item "-march=name"
این گزینه نام معماری مقصد را مشخص می‌کند. GCC از این نام برای تعیین این‌که چه نوع دستورالعمل‌هایی می‌تواند هنگام تولید کد اسمبلی صادر کند، استفاده می‌نماید. نام‌های مجاز عبارتند از: \fBc62x\fR،
\&\fBc64x\fR، \fBc64x+\fR، \fBc67x\fR، \fBc67x+\fR، \fBc674x\fR.
.IP \fB\-mbig\-endian\fR 4
.IX Item "-mbig-endian"
تولید کد برای یک مقصد big\-endian.
.IP \fB\-mlittle\-endian\fR 4
.IX Item "-mlittle-endian"
تولید کد برای یک مقصد little\-endian. این حالت پیش‌فرض است.
.IP \fB\-msim\fR 4
.IX Item "-msim"
انتخاب فایل‌های راه‌اندازی و اسکریپت پیونددهنده مناسب برای شبیه‌ساز.
.IP \fB\-msdata=default\fR 4
.IX Item "-msdata=default"
داده‌های سراسری و ایستای کوچک را در بخش \f(CW\*(C`.neardata\*(C'\fR قرار می‌دهد که توسط ثبات \f(CW\*(C`B14\*(C'\fR به آن اشاره می‌شود. داده‌های سراسری و ایستای کوچک مقداردهی‌نشده را در بخش \f(CW\*(C`.bss\*(C'\fR، که در مجاورت بخش \f(CW\*(C`.neardata\*(C'\fR است، قرار می‌دهد. داده‌های فقط‌خواندنی کوچک را در بخش
\&\f(CW\*(C`.rodata\*(C'\fR قرار می‌دهد. بخش‌های متناظر مورد استفاده برای تکه‌های بزرگ داده، \f(CW\*(C`.fardata\*(C'\fR، \f(CW\*(C`.far\*(C'\fR و \f(CW\*(C`.const\*(C'\fR هستند.
.IP \fB\-msdata=all\fR 4
.IX Item "-msdata=all"
تمام داده‌ها، و نه تنها شیءهای کوچک را در بخش‌های رزرو شده برای داده‌های کوچک قرار می‌دهد و برای دسترسی به آن‌ها از آدرس‌دهی نسبی به ثبات \f(CW\*(C`B14\*(C'\fR استفاده می‌کند.
.IP \fB\-msdata=none\fR 4
.IX Item "-msdata=none"
هیچ استفاده‌ای از بخش‌های رزرو شده برای داده‌های کوچک نمی‌کند و برای دسترسی به همه داده‌ها از آدرس‌های مطلق استفاده می‌نماید. تمام داده‌های سراسری و ایستای مقداردهی‌شده را در بخش \f(CW\*(C`.fardata\*(C'\fR و تمام داده‌های مقداردهی‌نشده را در بخش
\&\f(CW\*(C`.far\*(C'\fR قرار می‌دهد. تمام داده‌های ثابت را در بخش \f(CW\*(C`.const\*(C'\fR قرار می‌دهد.
.IP \fB\-mdsbt\fR 4
.IX Item "-mdsbt"
کامپایل برای ABI کتابخانه مشترک DSBT. این گزینه برای کامپایل با \fB\-fpic\fR یا \fB\-fPIC\fR الزامی است و مستلزم \fB\-fpic\fR می‌باشد.
.IP \fB\-mlong\-calls\fR 4
.IX Item "-mlong-calls"
از تولید فراخوانی‌های وابسته به PC (PC\-relative) خودداری می‌کند؛ در عوض از ارجاع غیرمستقیم استفاده می‌نماید.
.PP
\fIگزینه‌های CRIS\fR
.IX Subsection "CRIS Options"
.PP
این گزینه‌ها به‌طور خاص برای پورت‌های CRIS تعریف شده‌اند.
.IP \fB\-march=\fR\fIarchitecture\-type\fR 4
.IX Item "-march=architecture-type"
.PD 0
.IP \fB\-mcpu=\fR\fIarchitecture\-type\fR 4
.IX Item "-mcpu=architecture-type"
.PD
تولید کد برای معماری مشخص‌شده. انتخاب‌ها برای
\&\fIarchitecture\-type\fR به ترتیب عبارتند از \fBv3\fR، \fBv8\fR و \fBv10\fR برای
ETRAX\ 4، ETRAX\ 100 و ETRAX\ 100\ LX.
پیش‌فرض \fBv0\fR است.
.IP \fB\-mtune=\fR\fIarchitecture\-type\fR 4
.IX Item "-mtune=architecture-type"
همه موارد ممکن در کد تولیدشده، به جز ABI و مجموعه دستورالعمل‌های دردسترس را برای \fIarchitecture\-type\fR بهینه‌سازی (tune) می‌کند. گزینه‌های انتخابی برای \fIarchitecture\-type\fR همانند
\&\fB\-march=\fR\fIarchitecture\-type\fR است.
.IP \fB\-mmax\-stackframe=\fR\fIn\fR 4
.IX Item "-mmax-stackframe=n"
در صورتی که قاب پشته (stack frame) یک تابع از \fIn\fR بایت فراتر رود، هشدار می‌دهد.
.IP \fB\-metrax4\fR 4
.IX Item "-metrax4"
.PD 0
.IP \fB\-metrax100\fR 4
.IX Item "-metrax100"
.PD
گزینه‌های \fB\-metrax4\fR و \fB\-metrax100\fR به ترتیب مترادف‌های
\&\fB\-march=v3\fR و \fB\-march=v8\fR هستند.
.IP \fB\-mmul\-bug\-workaround\fR 4
.IX Item "-mmul-bug-workaround"
.PD 0
.IP \fB\-mno\-mul\-bug\-workaround\fR 4
.IX Item "-mno-mul-bug-workaround"
.PD
دور زدن باگ موجود در دستورالعمل‌های \f(CW\*(C`muls\*(C'\fR و \f(CW\*(C`mulu\*(C'\fR برای مدل‌های پردازنده‌ای که در مورد آن‌ها صدق می‌کند. این گزینه به‌طور پیش‌فرض غیرفعال است.
.IP \fB\-mpdebug\fR 4
.IX Item "-mpdebug"
فعال‌سازی اطلاعات مفصل اشکال‌زدایی مخصوص CRIS در کد اسمبلی. همچنین این گزینه نشانگر کد قالب‌بندی‌شده \fB#NO_APP\fR به اسمبلر در ابتدای فایل اسمبلی را غیرفعال می‌کند.
.IP \fB\-mcc\-init\fR 4
.IX Item "-mcc-init"
از نتایج کدهای شرطیِ دستورالعمل پیشین استفاده نمی‌کند؛ همیشه پیش از استفاده از کدهای شرطی، دستورالعمل‌های مقایسه و آزمون را صادر می‌کند.
.IP \fB\-mno\-side\-effects\fR 4
.IX Item "-mno-side-effects"
در حالت‌های آدرس‌دهی غیر از پس‌افزایشی (post\-increment)، دستورالعمل‌های دارای عوارض جانبی را صادر نمی‌کند.
.IP \fB\-mstack\-align\fR 4
.IX Item "-mstack-align"
.PD 0
.IP \fB\-mno\-stack\-align\fR 4
.IX Item "-mno-stack-align"
.IP \fB\-mdata\-align\fR 4
.IX Item "-mdata-align"
.IP \fB\-mno\-data\-align\fR 4
.IX Item "-mno-data-align"
.IP \fB\-mconst\-align\fR 4
.IX Item "-mconst-align"
.IP \fB\-mno\-const\-align\fR 4
.IX Item "-mno-const-align"
.PD
این گزینه‌ها (گزینه‌های \fBno\-\fR) ترتیبی می‌دهند (ترتیب را لغو می‌کنند) تا قاب پشته، داده‌های منفرد و ثوابت برای حداکثر اندازه دسترسی تکی به داده در مدل پردازنده انتخاب‌شده هم‌تراز شوند. پیش‌فرض، تنظیم هم‌ترازی ۳۲ بیتی است. جزئیات ABI مانند چیدمان ساختار تحت تأثیر این گزینه‌ها قرار نمی‌گیرند.
.IP \fB\-m32\-bit\fR 4
.IX Item "-m32-bit"
.PD 0
.IP \fB\-m16\-bit\fR 4
.IX Item "-m16-bit"
.IP \fB\-m8\-bit\fR 4
.IX Item "-m8-bit"
.PD
مشابه گزینه‌های تراز پشته، داده و ثوابت در بالا، این گزینه‌ها ترتیبی می‌دهند تا قاب پشته، داده‌های قابل نوشتن و ثوابت همگی به‌صورت ۳۲ بیتی، ۱۶ بیتی یا ۸ بیتی هم‌تراز شوند. پیش‌فرض، هم‌ترازی ۳۲ بیتی است.
.IP \fB\-mno\-prologue\-epilogue\fR 4
.IX Item "-mno-prologue-epilogue"
.PD 0
.IP \fB\-mprologue\-epilogue\fR 4
.IX Item "-mprologue-epilogue"
.PD
با گزینه \fB\-mno\-prologue\-epilogue\fR، مقدمه (prologue) و مؤخره (epilogue) عادی تابع که قاب پشته را برپا می‌کنند حذف می‌شوند و هیچ دستورالعمل یا توالی بازگشتی در کد تولید نمی‌گردد. از این گزینه تنها به همراه بررسی بصری کد کامپایل‌شده استفاده کنید: هنگامی که ثبات‌های ذخیره‌شده توسط فراخوان (call\-saved) باید ذخیره شوند یا فضای ذخیره‌سازی برای متغیرهای محلی نیاز به تخصیص دارد، هیچ هشدار یا خطایی صادر نخواهد شد.
.IP \fB\-mbest\-lib\-options\fR 4
.IX Item "-mbest-lib-options"
.PD 0
.IP \fB\-moverride\-best\-lib\-options\fR 4
.IX Item "-moverride-best-lib-options"
.PD
گزینه \&\fB\-mbest\-lib\-options\fR بیشترین گزینه‌های فعال‌کننده ویژگی را که توسط سایر گزینه‌ها مجاز دانسته شده‌اند انتخاب می‌کند. این گزینه فاقد شکل \fBno\-\fR است، اما \&\fB\-moverride\-best\-lib\-options\fR صرف نظر از ترتیب نسبی این دو گزینه در خط فرمان، آن را غیرفعال می‌سازد.
.IP \fB\-mtrap\-using\-break8\fR 4
.IX Item "-mtrap-using-break8"
صدور تله‌ها (traps) به‌صورت \fBbreak 8\fR. این مقدار پیش‌فرض برای CRIS v3 و بالاتر است. در صورت غیرفعال بودن، در عوض فراخوانی‌های \f(CW\*(C`abort\*(C'\fR استفاده می‌شوند.
.IP \fB\-mtrap\-unaligned\-atomic\fR 4
.IX Item "-mtrap-unaligned-atomic"
صدور بررسی‌هایی که باعث می‌شوند هنگام اعمال توابع توکار اتمی بر روی حافظه ناتراز، دستورالعمل‌های \fBbreak 8\fR اجرا گردند.
.IP \fB\-munaligned\-atomic\-may\-use\-library\fR 4
.IX Item "-munaligned-atomic-may-use-library"
مدیریت توابع توکار اتمی که ممکن است بر روی داده‌های ناتراز اعمال شوند با فراخوانی توابع کتابخانه‌ای. این گزینه بر \fB\-mtrap\-unaligned\-atomic\fR تقدم دارد.
.IP \fB\-sim\fR 4
.IX Item "-sim"
این گزینه ترتیبی می‌دهد
تا پیوند با توابع ورودی\-خروجی از یک کتابخانه شبیه‌ساز برقرار شود. کد، داده‌های مقداردهی‌شده و داده‌های مقداردهی‌شده با صفر به‌صورت متوالی تخصیص داده می‌شوند.
.IP \fB\-sim2\fR 4
.IX Item "-sim2"
مانند \fB\-sim\fR، اما گزینه‌های پیونددهنده را برای قرار دادن داده‌های مقداردهی‌شده در 0x40000000 و داده‌های مقداردهی‌شده با صفر در 0x80000000 ارسال می‌کند.
.PP
\fIگزینه‌های C\-SKY\fR
.IX Subsection "C-SKY Options".PP
کامپایلر GCC هنگام کامپایل برای پردازنده‌های C\-SKY V2 از این گزینه‌ها پشتیبانی می‌کند.
.IP \fB\-march=\fR\fIarch\fR 4
.IX Item "-march=arch"
معماری مقصد C\-SKY را مشخص می‌کند. مقادیر معتبر برای \fIarch\fR عبارتند از:
\&\fBck801\fR، \fBck802\fR، \fBck803\fR، \fBck807\fR، و \fBck810\fR.
پیش‌فرض \fBck810\fR است.
.IP \fB\-mcpu=\fR\fIcpu\fR 4
.IX Item "-mcpu=cpu"
پردازندهٔ مقصد C\-SKY را مشخص می‌کند. مقادیر معتبر برای \fIcpu\fR عبارتند از:
\&\fBck801\fR، \fBck801t\fR،
\&\fBck802\fR، \fBck802t\fR، \fBck802j\fR،
\&\fBck803\fR، \fBck803h\fR، \fBck803t\fR، \fBck803ht\fR،
\&\fBck803f\fR، \fBck803fh\fR، \fBck803e\fR، \fBck803eh\fR،
\&\fBck803et\fR، \fBck803eht\fR، \fBck803ef\fR، \fBck803efh\fR،
\&\fBck803ft\fR، \fBck803eft\fR، \fBck803efht\fR، \fBck803r1\fR،
\&\fBck803hr1\fR، \fBck803tr1\fR، \fBck803htr1\fR، \fBck803fr1\fR،
\&\fBck803fhr1\fR، \fBck803er1\fR، \fBck803ehr1\fR، \fBck803etr1\fR،
\&\fBck803ehtr1\fR، \fBck803efr1\fR، \fBck803efhr1\fR، \fBck803ftr1\fR،
\&\fBck803eftr1\fR، \fBck803efhtr1\fR،
\&\fBck803s\fR، \fBck803st\fR، \fBck803se\fR، \fBck803sf\fR،
\&\fBck803sef\fR، \fBck803seft\fR،
\&\fBck807e\fR، \fBck807ef\fR، \fBck807\fR، \fBck807f\fR،
\&\fBck810e\fR، \fBck810et\fR، \fBck810ef\fR، \fBck810eft\fR،
\&\fBck810\fR، \fBck810v\fR، \fBck810f\fR، \fBck810t\fR، \fBck810fv\fR،
\&\fBck810tv\fR، \fBck810ft\fR، و \fBck810ftv\fR.
.IP \fB\-mbig\-endian\fR 4
.IX Item "-mbig-endian"
.PD 0
.IP \fB\-mlittle\-endian\fR 4
.IX Item "-mlittle-endian"
.PD
کد big\-endian یا little\-endian را انتخاب می‌کند. پیش‌فرض little\-endian است.
.IP \fB\-mfloat\-abi=\fR\fIname\fR 4
.IX Item "-mfloat-abi=name"
مشخص می‌کند که از کدام ABI ممیز شناور استفاده شود. مقادیر مجاز عبارتند
از: \fBsoft\fR، \fBsoftfp\fR و \fBhard\fR.
.Sp
مشخص کردن \fBsoft\fR باعث می‌شود GCC خروجی‌ای حاوی فراخوانی‌های کتابخانه‌ای برای عملیات ممیز شناور تولید کند.
\&\fBsoftfp\fR اجازهٔ تولید کد با استفاده از دستورالعمل‌های سخت‌افزاری ممیز شناور را می‌دهد، اما همچنان از قراردادهای فراخوانی soft\-float استفاده می‌کند.
\&\fBhard\fR امکان تولید دستورالعمل‌های ممیز شناور را فراهم کرده و از قراردادهای فراخوانی مخصوص FPU استفاده می‌کند.
.Sp
مقدار پیش‌فرض به پیکربندی مشخص هدف بستگی دارد. توجه داشته باشید که ABIهای hard\-float و soft\-float از نظر پیونددهی سازگار نیستند؛ باید کل برنامهٔ خود را با یک ABI یکسان کامپایل کرده و با مجموعه‌ای سازگار از کتابخانه‌ها پیوند دهید.
.IP \fB\-mdouble\-float\fR 4
.IX Item "-mdouble-float"
.PD 0
.IP \fB\-mno\-double\-float\fR 4
.IX Item "-mno-double-float"
.PD
هنگامی که \fB\-mhard\-float\fR فعال است، تولید دستورالعمل‌های ممیز شناور با دقت مضاعف را فعال می‌کند. این حالت پیش‌فرض است، مگر هنگام کامپایل برای CK803.
.IP \fB\-mfdivdu\fR 4
.IX Item "-mfdivdu"
.PD 0
.IP \fB\-mno\-fdivdu\fR 4
.IX Item "-mno-fdivdu"
.PD
هنگامی که \fB\-mhard\-float\fR فعال است، تولید دستورالعمل‌های \&\f(CW\*(C`frecipd\*(C'\fR، \f(CW\*(C`fsqrtd\*(C'\fR و \f(CW\*(C`fdivd\*(C'\fR را فعال می‌کند. این حالت پیش‌فرض است، مگر هنگام کامپایل برای CK803.
.IP \fB\-mfpu=\fR\fIfpu\fR 4
.IX Item "-mfpu=fpu"
پردازندهٔ ممیز شناور را انتخاب می‌کند. این گزینه تنها همراه با \&\fB\-mhard\-float\fR قابل استفاده است.
مقادیر مجاز برای \fIfpu\fR عبارتند از:
\&\fBfpv2_sf\fR (معادل \fB\-mno\-double\-float \-mno\-fdivdu\fR)،
\&\fBfpv2\fR (\fB\-mdouble\-float \-mno\-divdu\fR)، و
\&\fBfpv2_divd\fR (\fB\-mdouble\-float \-mdivdu\fR).
.IP \fB\-melrw\fR 4
.IX Item "-melrw"
.PD 0
.IP \fB\-mno\-elrw\fR 4
.IX Item "-mno-elrw"
.PD
دستورالعمل گسترش‌یافتهٔ \f(CW\*(C`lrw\*(C'\fR را فعال می‌کند. این گزینه برای CK801 به‌طور پیش‌فرض فعال و در غیر این صورت غیرفعال است.
.IP \fB\-mistack\fR 4
.IX Item "-mistack"
.PD 0
.IP \fB\-mno\-istack\fR 4
.IX Item "-mno-istack"
.PD
دستورالعمل‌های پشتهٔ وقفه را فعال می‌کند؛ پیش‌فرض غیرفعال است.
.Sp
گزینهٔ \fB\-mistack\fR برای رسیدگی به صفت‌های تابع \&\f(CW\*(C`interrupt\*(C'\fR و \f(CW\*(C`isr\*(C'\fR الزامی است.
.IP \fB\-mmp\fR 4
.IX Item "-mmp"
.PD 0
.IP \fB\-mno\-mp\fR 4
.IX Item "-mno-mp"
.PD
دستورالعمل‌های چندپردازنده‌ای را فعال می‌کند؛ پیش‌فرض غیرفعال است.
.IP \fB\-mcp\fR 4
.IX Item "-mcp"
.PD 0
.IP \fB\-mno\-cp\fR 4
.IX Item "-mno-cp"
.PD
دستورالعمل‌های کمک‌پردازنده را فعال می‌کند؛ پیش‌فرض غیرفعال است.
.IP \fB\-mcache\fR 4
.IX Item "-mcache"
.PD 0
.IP \fB\-mno\-cache\fR 4
.IX Item "-mno-cache"
.PD
دستورالعمل‌های کمک‌پردازنده را فعال می‌کند؛ پیش‌فرض غیرفعال است.
.IP \fB\-msecurity\fR 4
.IX Item "-msecurity"
.PD 0
.IP \fB\-mno\-security\fR 4
.IX Item "-mno-security"
.PD
دستورالعمل‌های امنیتی C\-SKY را فعال می‌کند؛ پیش‌فرض غیرفعال است.
.IP \fB\-mtrust\fR 4
.IX Item "-mtrust"
.PD 0
.IP \fB\-mno\-trust\fR 4
.IX Item "-mno-trust"
.PD
دستورالعمل‌های C\-SKY trust را فعال می‌کند؛ پیش‌فرض غیرفعال است.
.IP \fB\-mdsp\fR 4
.IX Item "-mdsp"
.PD 0
.IP \fB\-mno\-dsp\fR 4
.IX Item "-mno-dsp"
.IP \fB\-medsp\fR 4
.IX Item "-medsp"
.IP \fB\-mno\-edsp\fR 4
.IX Item "-mno-edsp"
.IP \fB\-mvdsp\fR 4
.IX Item "-mvdsp"
.IP \fB\-mno\-vdsp\fR 4
.IX Item "-mno-vdsp"
.PD
به‌ترتیب دستورالعمل‌های C\-SKY DSP، Enhanced DSP یا Vector DSP را فعال می‌کند.
پیش‌فرض تمام این گزینه‌ها غیرفعال است.
.IP \fB\-mdiv\fR 4
.IX Item "-mdiv"
.PD 0
.IP \fB\-mno\-div\fR 4
.IX Item "-mno-div"
.PD
دستورالعمل‌های تقسیم را تولید می‌کند. پیش‌فرض غیرفعال است.
.IP \fB\-msmart\fR 4
.IX Item "-msmart"
.PD 0
.IP \fB\-mno\-smart\fR 4
.IX Item "-mno-smart"
.PD
کد را برای حالت Smart Mode تولید می‌کند و تنها از ثبات‌های شمارهٔ 0\-7 استفاده می‌کند تا استفاده از دستورالعمل‌های 16 بیتی میسر شود. این گزینه برای CK801 که این رفتار در آن الزامی است نادیده گرفته می‌شود، و برای CK802 به‌طور پیش‌فرض فعال است. برای سایر مقاصد، پیش‌فرض غیرفعال است.
.IP \fB\-mhigh\-registers\fR 4
.IX Item "-mhigh-registers"
.PD 0
.IP \fB\-mno\-high\-registers\fR 4
.IX Item "-mno-high-registers"
.PD
کد را با استفاده از ثبات‌های بالایی شمارهٔ 16\-31 تولید می‌کند. این گزینه در CK801، CK802 یا CK803 پشتیبانی نمی‌شود و برای سایر پردازنده‌ها به‌طور پیش‌فرض فعال است.
.IP \fB\-manchor\fR 4
.IX Item "-manchor"
.PD 0
.IP \fB\-mno\-anchor\fR 4
.IX Item "-mno-anchor"
.PD
کد را با استفاده از نشانی‌های نماد لنگر سراسری تولید می‌کند.
.IP \fB\-mpushpop\fR 4
.IX Item "-mpushpop"
.PD 0.IP \fB\-mno\-pushpop\fR 4
.IX Item "-mno-pushpop"
.PD
تولید کد با استفاده از دستورالعمل‌های \f(CW\*(C`push\*(C'\fR و \f(CW\*(C`pop\*(C'\fR. این گزینه
به‌طور پیش‌فرض فعال است.
.IP \fB\-mmultiple\-stld\fR 4
.IX Item "-mmultiple-stld"
.PD 0
.IP \fB\-mno\-multiple\-stld\fR 4
.IX Item "-mno-multiple-stld"
.PD
تولید کد با استفاده از دستورالعمل‌های \f(CW\*(C`stm\*(C'\fR و \f(CW\*(C`ldm\*(C'\fR. این گزینه
روی CK801 پشتیبانی نمی‌شود، اما در سایر پردازنده‌ها به‌طور پیش‌فرض فعال است.
.IP \fB\-mconstpool\fR 4
.IX Item "-mconstpool"
.PD 0
.IP \fB\-mno\-constpool\fR 4
.IX Item "-mno-constpool"
.PD
ایجاد استخرهای ثوابت (constant pools) در کامپایلر به جای موکول کردن آن به
اسمبلر. این گزینه پیش‌فرض بوده و برای تولید کد صحیح
روی CK801 و CK802 الزامی است، و در سایر پردازنده‌ها اختیاری می‌باشد.
.IP \fB\-mstack\-size\fR 4
.IX Item "-mstack-size"
.PD 0
.IP \fB\-mno\-stack\-size\fR 4
.IX Item "-mno-stack-size"
.PD
درج دایرکتیوهای \f(CW\*(C`.stack_size\*(C'\fR برای هر تابع در خروجی
اسمبلی. این گزینه به‌طور پیش‌فرض غیرفعال است.
.IP \fB\-mccrt\fR 4
.IX Item "-mccrt"
.PD 0
.IP \fB\-mno\-ccrt\fR 4
.IX Item "-mno-ccrt"
.PD
تولید کد برای زمان اجرای کامپایلر C\-SKY به جای libgcc. این
گزینه به‌طور پیش‌فرض غیرفعال است.
.IP \fB\-mbranch\-cost=\fR\fIn\fR 4
.IX Item "-mbranch-cost=n"
تنظیم هزینه انشعاب‌ها به حدود \f(CW\*(C`n\*(C'\fR دستورالعمل. مقدار پیش‌فرض 1 است.
.IP \fB\-msched\-prolog\fR 4
.IX Item "-msched-prolog"
.PD 0
.IP \fB\-mno\-sched\-prolog\fR 4
.IX Item "-mno-sched-prolog"
.PD
اجازه دادن به زمان‌بندی توالی‌های مقدمه (prologue) و مؤخره (epilogue) توابع. استفاده
از این گزینه می‌تواند منجر به تولید کدی شود که با نیازمندی‌های مقدمه C\-SKY V2 ABI
سازگار نبوده و امکان دیباگ یا ردیابی پشته (backtrace) آن وجود نداشته باشد.
این گزینه به‌طور پیش‌فرض غیرفعال است.
.IP \fB\-msim\fR 4
.IX Item "-msim"
.PD 0
.IP \fB\-mno\-sim\fR 4
.IX Item "-mno-sim"
.PD
پیوند دادن کتابخانه libsemi.a که با شبیه‌ساز سازگار است. فقط برای
کامپایلر ELF قابل اعمال است.
.PP
\fIگزینه‌های Cygwin و MinGW\fR
.IX Subsection "Cygwin and MinGW Options"
.PP
این گزینه‌های اضافی برای مقصدهای Microsoft Windows در دسترس هستند:
.IP \fB\-mconsole\fR 4
.IX Item "-mconsole"
این گزینه
مشخص می‌کند که یک برنامه کنسولی باید تولید شود، با
دستور به پیونددهنده برای تنظیم نوع زیرسیستم در سرآیند PE
که برای برنامه‌های کنسولی مورد نیاز است.
این گزینه برای مقصدهای Cygwin و MinGW موجود است و
به‌طور پیش‌فرض در آن مقصدها فعال است.
.IP \fB\-mcrtdll=\fR\fIlibrary\fR 4
.IX Item "-mcrtdll=library"
پیش‌پردازش، کامپایل یا پیوند با \fIlibrary\fR CRT DLL سی مشخص‌شده.
این گزینه ماکروهای از پیش تعریف‌شده \f(CW\*(C`_\|_CRTDLL_\|_\*(C'\fR، \f(CW\*(C`_\|_MSVCRT_\|_\*(C'\fR،
\&\f(CW\*(C`_UCRT\*(C'\fR و \f(CW\*(C`_\|_MSVCRT_VERSION_\|_\*(C'\fR را برای \fIlibrary\fR CRT مشخص‌شده تنظیم می‌کند،
فایل آغازین را برای \fIlibrary\fR CRT انتخاب کرده و با \fIlibrary\fR CRT پیوند برقرار می‌کند.
نام‌های شناخته‌شدهٔ کتابخانه CRT برای پیش‌پردازنده عبارتند از:
\&\f(CW\*(C`crtdll*\*(C'\fR، \f(CW\*(C`msvcrt10*\*(C'\fR، \f(CW\*(C`msvcrt20*\*(C'\fR، \f(CW\*(C`msvcrt40*\*(C'\fR،
\&\f(CW\*(C`msvcr40*\*(C'\fR، \f(CW\*(C`msvcrtd*\*(C'\fR، \f(CW\*(C`msvcrt\-os*\*(C'\fR،
\&\f(CW\*(C`msvcr70*\*(C'\fR، \f(CW\*(C`msvcr71*\*(C'\fR، \f(CW\*(C`msvcr80*\*(C'\fR، \f(CW\*(C`msvcr90*\*(C'\fR،
\&\f(CW\*(C`msvcr100*\*(C'\fR، \f(CW\*(C`msvcr110*\*(C'\fR، \f(CW\*(C`msvcr120*\*(C'\fR و \f(CW\*(C`ucrt*\*(C'\fR.
اگر این گزینه مشخص نشود، کتابخانه واردات پیش‌فرض MinGW یعنی
\&\f(CW\*(C`msvcrt\*(C'\fR برای پیوند استفاده می‌شود و هیچ تنظیم دیگری برای
پیش‌پردازنده انجام نخواهد شد. کتابخانه واردات MinGW با نام \f(CW\*(C`msvcrt\*(C'\fR صرفاً یک
پیوند نمادین به (یا یک کپی از) یک کتابخانه واردات CRT دیگر در MinGW است که
در هنگام کامپایل MinGW انتخاب شده است. کتابخانه واردات MinGW با نام \f(CW\*(C`msvcrt\-os\*(C'\fR
مربوط به کتابخانه CRT DLL سیستم ویندوز یعنی \f(CW\*(C`msvcrt.dll\*(C'\fR است و
در اکثر موارد کتابخانه واردات پیش‌فرض MinGW به شمار می‌رود.
به‌طور کلی، تغییر CRT DLL نیازمند کامپایل مجدد
کل MinGW CRT است. این گزینه صرفاً برای مقاصد آزمایشی و
تست در نظر گرفته شده است.
این گزینه برای مقصدهای MinGW در دسترس است.
.IP \fB\-mdll\fR 4
.IX Item "-mdll"
این گزینه برای مقصدهای Cygwin و MinGW در دسترس است. این گزینه
مشخص می‌کند که یک DLL\-\-\-یک کتابخانه پیوند پویا (dynamic link library)\-\-\-باید
تولید شود، و انتخاب آبجکت راه‌اندازی زمان اجرا (runtime startup object) و نقطه ورود مورد نیاز
را ممکن می‌سازد.
.IP \fB\-mnop\-fun\-dllimport\fR 4
.IX Item "-mnop-fun-dllimport"
این گزینه برای مقصدهای Cygwin و MinGW در دسترس است. این گزینه
مشخص می‌کند که ویژگی \f(CW\*(C`dllimport\*(C'\fR باید نادیده گرفته شود.
.IP \fB\-mthreads\fR 4
.IX Item "-mthreads"
پشتیبانی از مدیریت استثنای امن از ریسه (thread\-safe) در MinGW. برنامه‌هایی که به
مدیریت استثنای امن از ریسه متکی هستند باید تمام کد را با گزینه
\&\fB\-mthreads\fR کامپایل و پیوند دهند. هنگام کامپایل، \fB\-mthreads\fR ماکروی
\&\fB\-D_MT\fR را تعریف می‌کند؛ هنگام پیوند دادن، یک کتابخانه کمکی ریسه ویژه را
با نام \fB\-lmingwthrd\fR پیوند می‌دهد که داده‌های مدیریت استثنا به ازای هر ریسه را پاکسازی می‌کند.
.IP \fB\-municode\fR 4
.IX Item "-municode"
این گزینه برای مقصدهای MinGW\-w64 در دسترس است. این گزینه موجب می‌شود
که ماکروی پیش‌پردازنده \f(CW\*(C`UNICODE\*(C'\fR از پیش تعریف شود، و
کد راه‌اندازی زمان اجرای سازگار با یونیکد را انتخاب می‌کند.
.IP \fB\-mwin32\fR 4
.IX Item "-mwin32"
این گزینه برای مقصدهای Cygwin و MinGW در دسترس است. این گزینه
مشخص می‌کند که ماکروهای از پیش تعریف‌شده متداول Microsoft Windows در
پیش‌پردازنده تنظیم شوند، اما تأثیری در انتخاب
کد راه‌اندازی/کتابخانه زمان اجرا ندارد.
.IP \fB\-mwindows\fR 4
.IX Item "-mwindows"
این گزینه برای مقصدهای Cygwin و MinGW در دسترس است. این گزینه
مشخص می‌کند که یک برنامه گرافیکی (GUI) با
دستور به پیونددهنده برای تنظیم مناسب نوع زیرسیستم سرآیند PE
تولید شود.
.IP \fB\-fno\-set\-stack\-executable\fR 4
.IX Item "-fno-set-stack-executable"
این گزینه برای مقصدهای MinGW در دسترس است. این گزینه مشخص می‌کند که
پرچم قابل اجرا بودن برای پشتهٔ مورد استفاده توسط توابع تو در تو
تنظیم نشود. این مورد برای باینری‌هایی که در حالت هسته (kernel mode)
Microsoft Windows اجرا می‌شوند لازم است، زیرا در آنجا User32 API که برای تنظیم دسترسی‌های
اجرا استفاده می‌شود، در دسترس نیست.
.IP \fB\-fwritable\-relocated\-rdata\fR 4
.IX Item "-fwritable-relocated-rdata"
این گزینه برای مقصدهای MinGW و Cygwin در دسترس است. این گزینه مشخص می‌کند
که داده‌های بازآرایی‌شده در بخش فقط‌خواندنی، درون بخش \f(CW\*(C`.data\*(C'\fR
قرار گیرند. این گزینه برای زمان‌های اجرای قدیمی‌تری که از تغییر
بخش‌های \f(CW\*(C`.rdata\*(C'\fR برای بازآرایی کاذب (pseudo\-relocation) پشتیبانی نمی‌کنند، ضروری است.
.IP \fB\-mpe\-aligned\-commons\fR 4
.IX Item "-mpe-aligned-commons"
این گزینه برای مقصدهای Cygwin و MinGW در دسترس است. این گزینه
مشخص می‌کند که پسوند GNU برای ساختار فایل PE که
ترازسازی صحیح متغیرهای COMMON را مجاز می‌سازد، باید در هنگام
تولید کد استفاده شود. این گزینه به‌طور پیش‌فرض فعال است اگر
GCC تشخیص دهد که اسمبلر مقصد یافت‌شده هنگام پیکربندی
از این ویژگی پشتیبانی می‌کند.
.IP \fB\-muse\-libstdc\-wrappers\fR 4
.IX Item "-muse-libstdc-wrappers"
استفاده از پوشش‌های Cygwin DLL برای پشتیبانی از عملگرهای C++ شامل \f(CW\*(C`new\*(C'\fR و \f(CW\*(C`delete\*(C'\fR.
.PP
همچنین برای گزینه‌های استاندارد، بخش \fBگزینه‌های x86\fR را ببینید.
.PP
\fIگزینه‌های Darwin\fR
.IX Subsection "Darwin Options"
.PP
این گزینه‌ها برای همه معماری‌هایی که سیستم‌عامل Darwin را اجرا می‌کنند تعریف
شده‌اند.
.PP
نسخه FSF GCC در Darwin فایل‌های آبجکت «fat» ایجاد نمی‌کند؛ بلکه
یک فایل آبجکت برای تک‌معماری‌ای که GCC برای آن ساخته شده
ایجاد می‌کند. نسخه Apple GCC در Darwin در صورتی که گزینه‌های متعدد
\&\fB\-arch\fR استفاده شوند فایل‌های «fat» ایجاد می‌کند؛ این کار را با اجرای چندین‌باره کامپایلر یا
پیونددهنده و متصل کردن نتایج به یکدیگر با
\&\fIlipo\fR انجام می‌دهد.
.PP
زیرنوع (subtype) فایل ایجادشده (مانند \fBppc7400\fR یا \fBppc970\fR یا
\&\fBi686\fR) توسط پرچم‌هایی تعیین می‌شود که ISA هدف GCC را مشخص
می‌کنند، مانند \fB\-mcpu\fR یا \fB\-march\fR. گزینه
\&\fB\-force_cpusubtype_ALL\fR می‌تواند برای لغو این موضوع استفاده شود.
.PP
ابزارهای Darwin در هنگام مواجهه با عدم تطابق در ISA رفتارهای متفاوتی دارند.
اسمبلر، \fIas\fR، تنها به دستورالعمل‌هایی اجازه استفاده
می‌دهد که برای زیرنوع فایلی که تولید می‌کند معتبر باشند،
بنابراین نمی‌توانید دستورالعمل‌های ۶۴\-بیتی را در یک فایل آبجکت \fBppc750\fR قرار دهید.
پیونددهنده کتابخانه‌های اشتراکی، \fI/usr/bin/libtool\fR، اگر خواسته شود
کتابخانه‌ای اشتراکی با زیرنوعی با محدودیت کمتر نسبت به فایل‌های ورودی‌اش بسازد، شکست می‌خورد
و خطایی چاپ می‌کند (برای نمونه، تلاش برای قرار دادن یک فایل آبجکت \fBppc970\fR
در یک کتابخانه \fBppc7400\fR). پیونددهنده فایل‌های اجرایی،
\&\fBld\fR، در سکوت محدودکننده‌ترین زیرنوع را در بین هر کدام از فایل‌های ورودی‌اش به فایل اجرایی اختصاص می‌دهد..IP \fB\-F\fR\fIdir\fR 4
.IX Item "-Fdir"
افزودن دایرکتوری فریم‌ورک \fIdir\fR به ابتدای فهرست دایرکتوری‌هایی که باید برای فایل‌های سرآیند جستجو شوند. این دایرکتوری‌ها با دایرکتوری‌های مشخص‌شده توسط گزینه‌های \fB\-I\fR در هم آمیخته می‌شوند و به ترتیب از چپ به راست پیمایش می‌شوند.
.Sp
یک دایرکتوری فریم‌ورک، دایرکتوری‌ای حاوی فریم‌ورک‌ها است. یک فریم‌ورک دایرکتوری‌ای است که مستقیماً شامل دایرکتوری \fIHeaders\fR و/یا \&\fIPrivateHeaders\fR بوده و نام آن به \fI.framework\fR ختم می‌شود. نام یک فریم‌ورک، نام این دایرکتوری بدون پسوند \fI.framework\fR است. سرآیندهای مرتبط با فریم‌ورک در یکی از این دو دایرکتوری یافت می‌شوند، که ابتدا \&\fIHeaders\fR جستجو می‌شود. یک زیرفریم‌ورک، دایرکتوری فریم‌ورکی است که در دایرکتوری \fIFrameworks\fR یک فریم‌ورک قرار دارد. گنجاندن سرآیندهای زیرفریم‌ورک تنها می‌تواند در سرآیند فریم‌ورکی ظاهر شود که حاوی آن زیرفریم‌ورک است، یا در سرآیند یک زیرفریم‌ورک هم‌سطح. دو زیرفریم‌ورک در صورتی هم‌سطح هستند که در یک فریم‌ورک قرار داشته باشند. یک زیرفریم‌ورک نباید هم‌نام با یک فریم‌ورک باشد؛ در صورت نقض این مورد یک هشدار صادر می‌شود. در حال حاضر یک زیرفریم‌ورک نمی‌تواند زیرفریم‌ورک داشته باشد؛ در آینده ممکن است این سازوکار برای پشتیبانی از این قابلیت گسترش یابد. فریم‌ورک‌های استاندارد را می‌توان در \fI/System/Library/Frameworks\fR و \&\fI/Library/Frameworks\fR یافت. یک include نمونه مانند \&\f(CW\*(C`#include <Framework/header.h>\*(C'\fR است، که در آن \fIFramework\fR بیانگر نام فریم‌ورک است و \fIheader.h\fR در دایرکتوری \&\fIPrivateHeaders\fR یا \fIHeaders\fR یافت می‌شود.
.IP \fB\-iframework\fR\fIdir\fR 4
.IX Item "-iframeworkdir"
مشابه \fB\-F\fR است، با این تفاوت که با دایرکتوری مانند یک دایرکتوری سیستمی رفتار می‌شود. تفاوت اصلی بین این \fB\-iframework\fR و \&\fB\-F\fR در این است که با \fB\-iframework\fR کامپایلر در مورد ساختارهای موجود در فایل‌های سرآیندی که از طریق \&\fIdir\fR پیدا شده‌اند هشدار نمی‌دهد. این گزینه تنها برای خانواده زبان‌های C معتبر است.
.IP "\fB\-arch\fR \fIname\fR" 4
.IX Item "-arch name"
تولید خروجی برای معماری \fIname\fR. همان‌طور که در بالا توضیح داده شد، GCC برای معماری‌ای که برای آن پیکربندی شده است خروجی تولید می‌کند و از گزینه‌های معمول خود برای انتخاب گونه‌های زیرمعماری استفاده می‌نماید. گزینهٔ \fB\-arch\fR برای سازگاری پذیرفته می‌شود، اما اگر \&\fIname\fR با برداشت خود GCC از معماری هدف ناسازگار باشد، خطایی اعلام می‌شود.
.IP "\fB\-dependency\-file\fR \fIfilename\fR" 4
.IX Item "-dependency-file filename"
نام مستعاری برای گزینهٔ پیش‌پردازندهٔ \fB\-MF\fR \fIfilename\fR.
.IP \fB\-fapple\-kext\fR 4
.IX Item "-fapple-kext"
تولید کد برای افزونه‌های هستهٔ قابل بارگذاری در Darwin.
.IP \fB\-gused\fR 4
.IX Item "-gused"
تولید اطلاعات اشکال‌زدایی برای نمادهایی که استفاده شده‌اند. برای قالب اشکال‌زدایی stabs، این گزینه \fB\-feliminate\-unused\-debug\-symbols\fR را فعال می‌کند. این گزینه به‌طور پیش‌فرض روشن است.
.IP \fB\-gfull\fR 4
.IX Item "-gfull"
تولید اطلاعات اشکال‌زدایی برای همهٔ نمادها و نوع‌ها.
.IP \fB\-matt\-stubs\fR 4
.IX Item "-matt-stubs"
.PD 0
.IP \fB\-mno\-att\-stubs\fR 4
.IX Item "-mno-att-stubs"
.PD
فعال کردن stubهای PIC به سبک AT&T. این حالت در صورت پشتیبانی توسط معماری هدف، پیش‌فرض است (در حال حاضر فقط x86).
.IP \fB\-mconstant\-cfstrings\fR 4
.IX Item "-mconstant-cfstrings"
.PD 0
.IP \fB\-fconstant\-cfstrings\fR 4
.IX Item "-fconstant-cfstrings"
.PD
هنگامی که زمان اجرای NeXT در حال استفاده است (حالت پیش‌فرض در این سیستم‌ها)، هرگونه تنظیمات \fB\-fconstant\-string\-class\fR را نادیده گرفته و باعث می‌شود لیترال‌های \f(CW\*(C`@"..."\*(C'\fR به عنوان رشته‌های ثابت CoreFoundation چیده شوند.
.Sp
گزینهٔ \&\fB\-fconstant\-cfstrings\fR نام مستعاری برای \fB\-mconstant\-cfstrings\fR است.
.IP \fB\-mdynamic\-no\-pic\fR 4
.IX Item "-mdynamic-no-pic"
تولید کد مناسب برای فایل‌های اجرایی (نه کتابخانه‌های اشتراکی). این گزینه با \fB\-fpic\fR، \fB\-fPIC\fR، \fB\-fpie\fR، یا \fB\-fPIE\fR ناسازگار است.
.IP \fB\-mfix\-and\-continue\fR 4
.IX Item "-mfix-and-continue"
.PD 0
.IP \fB\-ffix\-and\-continue\fR 4
.IX Item "-ffix-and-continue"
.IP \fB\-findirect\-data\fR 4
.IX Item "-findirect-data"
.PD
تولید کد مناسب برای توسعه با چرخش سریع، به گونه‌ای که به GDB اجازه دهد فایل‌های \fI.o\fR را به صورت پویا در برنامه‌های در حال اجرا بارگذاری کند. گزینه‌های \fB\-findirect\-data\fR و \fB\-ffix\-and\-continue\fR برای سازگاری با نسخه‌های پیشین ارائه شده‌اند.
.IP \fB\-mkernel\fR 4
.IX Item "-mkernel"
فعال کردن حالت توسعهٔ هسته. گزینهٔ \fB\-mkernel\fR در صورت کاربرد، گزینه‌های \&\fB\-static\fR، \fB\-fno\-common\fR، \fB\-fno\-use\-cxa\-atexit\fR، \&\fB\-fno\-exceptions\fR، \fB\-fno\-non\-call\-exceptions\fR، \&\fB\-fapple\-kext\fR، \fB\-fno\-weak\fR و \fB\-fno\-rtti\fR را تنظیم می‌کند. این حالت همچنین برای اهداف PowerPC، گزینه‌های \fB\-mno\-altivec\fR، \&\fB\-msoft\-float\fR، \fB\-fno\-builtin\fR و \&\fB\-mlong\-branch\fR را تنظیم می‌نماید.
.IP \fB\-mmacosx\-version\-min=\fR\fIversion\fR 4
.IX Item "-mmacosx-version-min=version"
.PD 0
.IP \fB\-asm_macosx_version_min=\fR\fIversion\fR 4
.IX Item "-asm_macosx_version_min=version"
.PD
گزینهٔ \fB\-mmacosx\-version\-min\fR مشخص می‌کند که قدیمی‌ترین نسخهٔ MacOS X که این فایل اجرایی روی آن اجرا خواهد شد، \&\fIversion\fR است. مقادیر معمول پشتیبانی‌شده برای \fIversion\fR شامل \f(CW12\fR، \&\f(CW10.12\fR و \f(CW10.5.8\fR هستند.
.Sp
اگر کامپایلر به گونه‌ای ساخته شده باشد که به‌طور پیش‌فرض از سرآیندهای سیستم استفاده کند، مقدار پیش‌فرض برای این گزینه نسخهٔ سیستمی است که کامپایلر روی آن در حال اجراست؛ در غیر این صورت، پیش‌فرض انجام انتخاب‌هایی است که با بیشترین تعداد سیستم‌ها و پایگاه‌های کد سازگار باشند.
.Sp
گزینهٔ \&\fB\-asm_macosx_version_min=\fR\fIversion\fR مشابه است، اما راه‌انداز GCC اطلاعات \fIversion\fR را تنها به اسمبلر منتقل می‌کند.
.IP \fB\-mone\-byte\-bool\fR 4
.IX Item "-mone-byte-bool"
نادیده گرفتن مقادیر پیش‌فرض برای \f(CW\*(C`bool\*(C'\fR به گونه‌ای که \f(CW\*(C`sizeof(bool)==1\*(C'\fR باشد. به‌طور پیش‌فرض \f(CWsizeof(bool)\fR هنگام کامپایل برای Darwin/PowerPC برابر با \f(CW4\fR و هنگام کامپایل برای Darwin/x86 برابر با \f(CW1\fR است، بنابراین این گزینه تأثیری بر روی x86 ندارد.
.Sp
\&\fBهشدار:\fR سوییچ \fB\-mone\-byte\-bool\fR باعث می‌شود GCC کدی تولید کند که با کد تولیدشده بدون این سوییچ، سازگاری باینری ندارد. استفاده از این سوییچ ممکن است نیازمند کامپایل مجدد تمام ماژول‌های دیگر یک برنامه، از جمله کتابخانه‌های سیستمی باشد. از این سوییچ برای انطباق با یک مدل دادهٔ غیرپیش‌فرض استفاده کنید.
.IP \fB\-msymbol\-stubs\fR 4
.IX Item "-msymbol-stubs"
.PD 0
.IP \fB\-mno\-symbol\-stubs\fR 4
.IX Item "-mno-symbol-stubs"
.PD
اجبار به تولید stubهای ارجاع غیرمستقیم نمادهای خارجی برای مراجع PIC. به‌طور پیش‌فرض، اگر نسخهٔ پیونددهندهٔ هدف (\fB\-mtarget\-linker\fR) به اندازهٔ کافی قدیمی باشد که به آن‌ها نیاز داشته باشد، این گزینه به‌طور خودکار فعال می‌شود.
.IP \fB\-mtarget\-linker=\fR\fIversion\fR 4
.IX Item "-mtarget-linker=version"
.PD 0
.IP "\fB\-mtarget\-linker\fR \fIversion\fR" 4
.IX Item "-mtarget-linker version"
.PD
مشخص کردن نسخهٔ هدف \fBld64\fR، که هر نسخهٔ مشخص‌شده در پیکربندی GCC را نادیده می‌گیرد. نسخه‌های جدیدتر پیونددهنده در برخی موارد، مثلاً برای کد PIC، از تولید کد بهبودیافته پشتیبانی می‌کنند.
.IP \fB\-ObjC\fR 4
.IX Item "-ObjC"
معادل \fB\-x objective\-c\fR است؛ مشخص می‌کند که ورودی، کد منبع Objective\-C است.
.IP \fB\-ObjC++\fR 4
.IX Item "-ObjC++"
معادل \fB\-x objective\-c++\fR است؛ مشخص می‌کند که ورودی، کد منبع Objective\-C++ است.
.IP \fB\-Wnonportable\-cfstrings\fR 4
.IX Item "-Wnonportable-cfstrings"
.PD 0
.IP \fB\-Wno\-nonportable\-cfstrings\fR 4
.IX Item "-Wno-nonportable-cfstrings"
.PD
هشدار در صورتی که شیءهای رشته‌ای ثابت CoreFoundation حاوی نویسه‌های غیرقابل‌حمل باشند. این هشدار به‌طور پیش‌فرض فعال است.
.IP \fB\-all_load\fR 4
.IX Item "-all_load"
بارگذاری تمام اعضای کتابخانه‌های آرشیو ایستا.
برای اطلاعات بیشتر به \fBld\fR\|(1) مراجعه کنید.
.IP \fB\-arch_errors_fatal\fR 4
.IX Item "-arch_errors_fatal"
باعث می‌شود خطاهای مربوط به فایل‌هایی با معماری نادرست، مهلک تلقی شوند.
.IP \fB\-bind_at_load\fR 4
.IX Item "-bind_at_load"
باعث می‌شود فایل خروجی به نحوی علامت‌گذاری شود که پیونددهندهٔ پویا هنگام بارگذاری یا اجرای فایل، تمام مراجع تعریف‌نشده را پیوند دهد.
.IP \fB\-bundle\fR 4
.IX Item "-bundle"
تولید یک فایل در قالب Mach\-o bundle.
برای اطلاعات بیشتر به \fBld\fR\|(1) مراجعه کنید..IP "\fB\-bundle_loader\fR \fIexecutable\fR" 4
.IX Item "-bundle_loader executable"
این گزینه \fIexecutable\fR (فایل اجرایی) را مشخص می‌کند که فایل خروجیِ ساخت در حال پیوند را بارگذاری خواهد کرد. برای اطلاعات بیشتر صفحه راهنمای \fBld\fR\|(1) را ببینید.
.IP \fB\-dynamiclib\fR 4
.IX Item "-dynamiclib"
هنگام ارسال این گزینه، GCC در زمان پیوند به جای یک فایل اجرایی، با استفاده از دستور \fIlibtool\fR در Darwin یک کتابخانه پویا تولید می‌کند.
.IP \fB\-force_cpusubtype_ALL\fR 4
.IX Item "-force_cpusubtype_ALL"
این گزینه باعث می‌شود فایل خروجی GCC به جای زیرنوعی که با گزینه \fB\-mcpu\fR یا \fB\-march\fR کنترل می‌شود، دارای زیرنوع \fBALL\fR باشد.
.IP \fB\-nodefaultrpaths\fR 4
.IX Item "-nodefaultrpaths"
مسیرهای اجرای (run paths) پیش‌فرض برای دایرکتوری‌های کتابخانه کامپایلر را به فایل‌های اجرایی، پیمانه‌ها یا کتابخانه‌های پویا اضافه نمی‌کند. در macOS نسخه 10.5 و جدیدتر، مسیر اجرای جاسازی‌شده (runpath) به‌طور پیش‌فرض افزوده می‌شود، مگر اینکه کاربر \&\fB\-nodefaultrpaths\fR را به خط پیوند اضافه کند. مسیرهای اجرا برای ساخت در macOS نسخه 10.11 یا بالاتر مورد نیاز هستند (و به همین دلیل اجباری شده‌اند).
.IP \fB\-nodefaultexport\fR 4
.IX Item "-nodefaultexport"
صادرات نمادهای (symbol exports) پیش‌فرض را به پیمانه‌ها یا کتابخانه‌های پویا اضافه نمی‌کند.
.IP "\fB\-allowable_client\fR  \fIclient_name\fR" 4
.IX Item "-allowable_client client_name"
.PD 0
.IP \fB\-client_name\fR 4
.IX Item "-client_name"
.IP \fB\-compatibility_version\fR 4
.IX Item "-compatibility_version"
.IP \fB\-current_version\fR 4
.IX Item "-current_version"
.IP \fB\-dead_strip\fR 4
.IX Item "-dead_strip"
.IP \fB\-dylib_file\fR 4
.IX Item "-dylib_file"
.IP \fB\-dylinker\fR 4
.IX Item "-dylinker"
.IP \fB\-dylinker_install_name\fR 4
.IX Item "-dylinker_install_name"
.IP \fB\-dynamic\fR 4
.IX Item "-dynamic"
.IP \fB\-exported_symbols_list\fR 4
.IX Item "-exported_symbols_list"
.IP \fB\-filelist\fR 4
.IX Item "-filelist"
.IP \fB\-flat_namespace\fR 4
.IX Item "-flat_namespace"
.IP \fB\-force_flat_namespace\fR 4
.IX Item "-force_flat_namespace"
.IP \fB\-framework\fR 4
.IX Item "-framework"
.IP \fB\-headerpad_max_install_names\fR 4
.IX Item "-headerpad_max_install_names"
.IP \fB\-image_base\fR 4
.IX Item "-image_base"
.IP "\fB\-init\fR \fIsymbol\-name\fR" 4
.IX Item "-init symbol-name"
.IP \fB\-install_name\fR 4
.IX Item "-install_name"
.IP \fB\-keep_private_externs\fR 4
.IX Item "-keep_private_externs"
.IP \fB\-pagezero_size\fR 4
.IX Item "-pagezero_size"
.IP \fB\-preload\fR 4
.IX Item "-preload"
.IP \fB\-read_only_relocs\fR 4
.IX Item "-read_only_relocs"
.IP \fB\-sectalign\fR 4
.IX Item "-sectalign"
.IP \fB\-sectcreate\fR 4
.IX Item "-sectcreate"
.IP \fB\-seg_addr_table\fR 4
.IX Item "-seg_addr_table"
.IP \fB\-seg1addr\fR 4
.IX Item "-seg1addr"
.IP \fB\-segaddr\fR 4
.IX Item "-segaddr"
.IP \fB\-segprot\fR 4
.IX Item "-segprot"
.IP \fB\-segs_read_only_addr\fR 4
.IX Item "-segs_read_only_addr"
.IP \fB\-segs_read_write_addr\fR 4
.IX Item "-segs_read_write_addr"
.IP \fB\-sub_library\fR 4
.IX Item "-sub_library"
.IP \fB\-sub_umbrella\fR 4
.IX Item "-sub_umbrella"
.IP \fB\-twolevel_namespace\fR 4
.IX Item "-twolevel_namespace"
.IP \fB\-twolevel_namespace_hints\fR 4
.IX Item "-twolevel_namespace_hints"
.IP \fB\-umbrella\fR 4
.IX Item "-umbrella"
.IP \fB\-undefined\fR 4
.IX Item "-undefined"
.IP \fB\-unexported_symbols_list\fR 4
.IX Item "-unexported_symbols_list"
.IP \fB\-weak_framework\fR 4
.IX Item "-weak_framework"
.IP \fB\-weak_reference_mismatches\fR 4
.IX Item "-weak_reference_mismatches"
.IP \fB\-whatsloaded\fR 4
.IX Item "-whatsloaded"
.IP \fB\-whyload\fR 4
.IX Item "-whyload"
.PD
این گزینه‌ها به پیونددهنده Darwin ارسال می‌شوند. صفحه راهنمای پیونددهنده Darwin آن‌ها را با جزئیات شرح می‌دهد.
.PP
\fIگزینه‌های DEC Alpha\fR
.IX Subsection "DEC Alpha Options"
.PP
این گزینه‌های \fB\-m\fR برای پیاده‌سازی‌های DEC Alpha تعریف شده‌اند:
.IP \fB\-mno\-soft\-float\fR 4
.IX Item "-mno-soft-float"
.PD 0
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
.PD
استفاده از دستورالعمل‌های سخت‌افزاری ممیز شناور (یا عدم استفاده از آن‌ها) برای محاسبات ممیز شناور. زمانی که \fB\-msoft\-float\fR تعیین شود، برای انجام محاسبات ممیز شناور از توابع موجود در \fIlibgcc.a\fR استفاده می‌شود. این روتین‌ها دستورات ممیز شناور صادر می‌کنند مگر آنکه با روتین‌هایی که عملیات ممیز شناور را شبیه‌سازی می‌کنند جایگزین شده باشند، یا به گونه‌ای کامپایل شده باشند که چنین روتین‌های شبیه‌سازی را فراخوانی کنند. اگر برای یک Alpha بدون عملیات ممیز شناور کامپایل می‌کنید، باید مطمئن شوید که کتابخانه به‌گونه‌ای ساخته شده باشد که آن‌ها را فراخوانی نکند.
.Sp
توجه داشته باشید که پیاده‌سازی‌های Alpha بدون عملیات ممیز شناور نیز ملزم به داشتن ثبات‌های ممیز شناور هستند.
.IP \fB\-mfp\-regs\fR 4
.IX Item "-mfp-regs"
.PD 0
.IP \fB\-mno\-fp\-regs\fR 4
.IX Item "-mno-fp-regs"
.PD
کدی تولید می‌کند که از مجموعه ثبات‌های ممیز شناور استفاده می‌کند (نمی‌کند). \&\fB\-mno\-fp\-regs\fR متضمن \fB\-msoft\-float\fR است. اگر از مجموعه ثبات‌های ممیز شناور استفاده نشود، عملوندهای ممیز شناور مانند اعداد صحیح در ثبات‌های عدد صحیح ارسال می‌شوند و نتایج ممیز شناور به جای \f(CW$f0\fR در \f(CW$0\fR بازگردانده می‌شوند. این یک توالی فراخوانی غیراستاندارد است، بنابراین هر تابعی با آرگومان یا مقدار بازگشتی ممیز شناور که توسط کد کامپایل‌شده با \fB\-mno\-fp\-regs\fR فراخوانی شود، باید خودش نیز با این گزینه کامپایل شده باشد.
.Sp
یک کاربرد متداول این گزینه در ساخت کرنلی است که از هیچ ثبات ممیز شناوری استفاده نمی‌کند و در نتیجه نیازی به ذخیره و بازیابی آن‌ها ندارد.
.IP \fB\-mieee\fR 4
.IX Item "-mieee"
معماری Alpha سخت‌افزار ممیز شناور را بهینه‌شده برای بالاترین کارایی پیاده‌سازی می‌کند. این پیاده‌سازی در بیشتر موارد با استاندارد ممیز شناور IEEE سازگار است. با این حال، برای سازگاری کامل، کمک نرم‌افزاری لازم است. این گزینه کدی کاملاً سازگار با IEEE تولید می‌کند \fIبه‌جز\fR اینکه \fIinexact\-flag\fR نگهداری نمی‌شود (به زیر مراجعه کنید). اگر این گزینه فعال باشد، ماکروی پیش‌پردازنده \f(CW\*(C`_IEEE_FP\*(C'\fR در حین کامپایل تعریف می‌شود. کد حاصل کارایی کمتری دارد، اما می‌تواند به‌درستی از اعداد غیرنرمال (denormalized) و مقادیر استثنایی IEEE مانند Not-a-Number و مثبت/منفی بی‌نهایت پشتیبانی کند. سایر کامپایلرهای Alpha این گزینه را \fB\-ieee_with_no_inexact\fR می‌نامند.
.IP \fB\-mieee\-with\-inexact\fR 4
.IX Item "-mieee-with-inexact"
این گزینه مانند \fB\-mieee\fR است به جز اینکه کد تولیدشده \fIinexact\-flag\fR مربوط به IEEE را نیز نگهداری می‌کند. فعال کردن این گزینه باعث می‌شود که کد تولیدشده ریاضیات کاملاً سازگار با IEEE را پیاده‌سازی کند. علاوه بر \&\f(CW\*(C`_IEEE_FP\*(C'\fR، ماکروی پیش‌پردازنده \f(CW\*(C`_IEEE_FP_EXACT\*(C'\fR نیز تعریف می‌شود. در برخی پیاده‌سازی‌های Alpha ممکن است کد حاصل به طور قابل توجهی کندتر از کدی که به طور پیش‌فرض تولید می‌شود اجرا گردد. از آنجا که کدهای بسیار اندکی به \fIinexact\-flag\fR وابسته هستند، معمولاً نباید این گزینه را مشخص کنید. سایر کامپایلرهای Alpha این گزینه را \fB\-ieee_with_inexact\fR می‌نامند.
.IP \fB\-mfp\-trap\-mode=\fR\fItrap\-mode\fR 4
.IX Item "-mfp-trap-mode=trap-mode"
این گزینه تعیین می‌کند چه تله‌های مرتبط با ممیز شناوری فعال شوند. کامپایلرهای دیگر Alpha این گزینه را \fB\-fptm\fR \fItrap\-mode\fR می‌نامند. حالت تله را می‌توان بر روی یکی از چهار مقدار زیر تنظیم کرد:
.RS 4
.IP \fBn\fR 4
.IX Item "n"
این مقدار پیش‌فرض (عادی یا normal) است. تنها تله‌هایی که فعال می‌شوند آن‌هایی هستند که نمی‌توان آن‌ها را در نرم‌افزار غیرفعال کرد (برای نمونه، تله تقسیم بر صفر)..IP \fBu\fR 4
.IX Item "u"
علاوه بر تله‌های فعال‌شده توسط \fBn\fR، تله‌های زیرریز (underflow) نیز فعال می‌شوند.
.IP \fBsu\fR 4
.IX Item "su"
مشابه \fBu\fR، اما دستورالعمل‌ها به گونه‌ای علامت‌گذاری می‌شوند که برای تکمیل نرم‌افزاری ایمن باشند (برای جزئیات به راهنمای معماری Alpha مراجعه کنید).
.IP \fBsui\fR 4
.IX Item "sui"
مشابه \fBsu\fR، اما تله‌های نادقیق (inexact) نیز فعال می‌شوند.
.RE
.RS 4
.RE
.IP \fB\-mfp\-rounding\-mode=\fR\fIrounding\-mode\fR 4
.IX Item "-mfp-rounding-mode=rounding-mode"
حالت گرد کردن IEEE را مشخص می‌کند. سایر کامپایلرهای Alpha این گزینه را
\&\fB\-fprm\fR \fIrounding\-mode\fR می‌نامند. مقدار \fIrounding\-mode\fR می‌تواند یکی از موارد زیر باشد:
.RS 4
.IP \fBn\fR 4
.IX Item "n"
حالت گرد کردن عادی IEEE. اعداد ممیز شناور به سمت نزدیک‌ترین عدد ماشین یا در صورت تساوی، به سمت عدد ماشین زوج گرد می‌شوند.
.IP \fBm\fR 4
.IX Item "m"
گرد کردن به سمت منفی بی‌نهایت.
.IP \fBc\fR 4
.IX Item "c"
حالت گرد کردن مقطوع (Chopped). اعداد ممیز شناور به سمت صفر گرد می‌شوند.
.IP \fBd\fR 4
.IX Item "d"
حالت گرد کردن پویا (Dynamic). یک فیلد در ثبات کنترلی ممیز شناور
(\fIfpcr\fR، به راهنمای مرجع معماری Alpha مراجعه کنید) حالت گرد کردن فعال را کنترل می‌کند. کتابخانه استاندارد C این ثبات را برای گرد کردن به سمت مثبت بی‌نهایت مقداردهی اولیه می‌کند. بنابراین، مگر اینکه برنامه شما
\&\fIfpcr\fR را تغییر دهد، \fBd\fR معادل گرد کردن به سمت مثبت بی‌نهایت خواهد بود.
.RE
.RS 4
.RE
.IP \fB\-mtrap\-precision=\fR\fItrap\-precision\fR 4
.IX Item "-mtrap-precision=trap-precision"
در معماری Alpha، تله‌های ممیز شناور نادقیق (imprecise) هستند. این بدان معناست که بدون کمک نرم‌افزاری، بازیابی از یک تله ممیز شناور غیرممکن است و اجرای برنامه معمولاً باید متوقف شود. کامپایلر GCC می‌تواند کدی تولید کند که به گرداننده‌های تله در سیستم‌عامل برای تعیین محل دقیقی که باعث تله ممیز شناور شده است، کمک کند. بسته به نیازمندی‌های یک برنامه، سطوح متفاوتی از دقت را می‌توان انتخاب کرد:
.RS 4
.IP \fBp\fR 4
.IX Item "p"
دقت در سطح برنامه (Program precision). این گزینه پیش‌فرض است و بدان معناست که گرداننده تله فقط می‌تواند تشخیص دهد کدام برنامه باعث بروز استثنای ممیز شناور شده است.
.IP \fBf\fR 4
.IX Item "f"
دقت در سطح تابع (Function precision). گرداننده تله می‌تواند تابعی را که باعث بروز استثنای ممیز شناور شده است تعیین کند.
.IP \fBi\fR 4
.IX Item "i"
دقت در سطح دستورالعمل (Instruction precision). گرداننده تله می‌تواند دستورالعمل دقیقی را که باعث ایجاد استثنای ممیز شناور شده است تعیین کند.
.RE
.RS 4
.Sp
سایر کامپایلرهای Alpha گزینه‌های معادلی به نام‌های
\&\fB\-scope_safe\fR و \fB\-resumption_safe\fR ارائه می‌دهند.
.RE
.IP \fB\-mieee\-conformant\fR 4
.IX Item "-mieee-conformant"
این گزینه کد تولید شده را به عنوان منطبق بر IEEE علامت‌گذاری می‌کند. نباید از این گزینه استفاده کنید مگر اینکه \fB\-mtrap\-precision=i\fR و همچنین یکی از گزینه‌های
\&\fB\-mfp\-trap\-mode=su\fR یا \fB\-mfp\-trap\-mode=sui\fR را مشخص کرده باشید. تنها اثر آن، درج خط \fB.eflag 48\fR در مقدمه تابع (function prologue) فایل اسمبلی تولید شده است.
.IP \fB\-mbuild\-constants\fR 4
.IX Item "-mbuild-constants"
به طور معمول GCC یک مقدار ثابت صحیح ۳۲ یا ۶۴ بیتی را بررسی می‌کند تا ببیند آیا می‌تواند آن را از ثوابت کوچک‌تر در دو یا سه دستورالعمل بسازد یا خیر. اگر نتواند، مقدار ثابت را به صورت یک لیترال (literal) در خروجی قرار داده و کدی برای بارگذاری آن از بخش داده در زمان اجرا تولید می‌کند.
.Sp
از این گزینه برای ملزم کردن GCC به ساخت \fIهمه\fR ثوابت صحیح با استفاده از کد استفاده کنید، حتی اگر به دستورالعمل‌های بیشتری نیاز داشته باشد (حداکثر شش دستورالعمل).
.Sp
معمولاً از این گزینه برای ساخت بارگذار پویای یک کتابخانه مشترک استفاده می‌شود. بارگذار پویا که خود یک کتابخانه مشترک است، باید پیش از آنکه بتواند متغیرها و ثوابت موجود در بخش داده خود را پیدا کند، خود را در حافظه بازنشانی (relocate) نماید.
.IP \fB\-mbwx\fR 4
.IX Item "-mbwx"
.PD 0
.IP \fB\-mno\-bwx\fR 4
.IX Item "-mno-bwx"
.IP \fB\-mcix\fR 4
.IX Item "-mcix"
.IP \fB\-mno\-cix\fR 4
.IX Item "-mno-cix"
.IP \fB\-mfix\fR 4
.IX Item "-mfix"
.IP \fB\-mno\-fix\fR 4
.IX Item "-mno-fix"
.IP \fB\-mmax\fR 4
.IX Item "-mmax"
.IP \fB\-mno\-max\fR 4
.IX Item "-mno-max"
.PD
مشخص می‌کند که آیا GCC باید کدی برای استفاده از مجموعه‌دستورالعمل‌های اختیاری BWX، CIX، FIX و MAX تولید کند یا خیر. پیش‌فرض، استفاده از مجموعه‌دستورالعمل‌های پشتیبانی‌شده توسط نوع پردازنده تعیین‌شده از طریق گزینه \fB\-mcpu=\fR است، یا در صورتی که پردازنده‌ای مشخص نشده باشد، نوع پردازنده‌ای که GCC روی آن ساخته شده است به کار می‌رود.
.IP \fB\-msafe\-bwa\fR 4
.IX Item "-msafe-bwa"
.PD 0
.IP \fB\-mno\-safe\-bwa\fR 4
.IX Item "-mno-safe-bwa"
.PD
مشخص می‌کند که آیا در صورت عدم وجود مجموعه‌دستورالعمل اختیاری BWX، کامپایلر GCC باید کدی ایمن در برابر چندریسمانی (multi-thread) و سیگنال‌های ناهمگام (async-signal) برای دسترسی‌های حافظه بایت و کلمه تراز شده (aligned word) تولید کند یا خیر.
.IP \fB\-msafe\-partial\fR 4
.IX Item "-msafe-partial"
.PD 0
.IP \fB\-mno\-safe\-partial\fR 4
.IX Item "-mno-safe-partial"
.PD
مشخص می‌کند که آیا GCC باید کدی ایمن در برابر چندریسمانی و سیگنال‌های ناهمگام برای دسترسی‌های جزئی به حافظه تولید کند یا خیر؛ شامل دسترسی‌های تکه‌تکه به داده‌های ترازنشده و همچنین دسترسی‌های بلوکی به بخش‌های ابتدایی و انتهایی انواع تجمیعی (aggregate types) یا سایر اشیاء در حافظه که به ترتیب در یک مرز داده ۶۴ بیتی تراز شده شروع یا پایان نمی‌یابند.
.IP \fB\-mfloat\-vax\fR 4
.IX Item "-mfloat-vax"
.PD 0
.IP \fB\-mfloat\-ieee\fR 4
.IX Item "-mfloat-ieee"
.PD
تولید کدی که به جای دقت‌های یگانه و دوگانه IEEE، از محاسبات ممیز شناور VAX F و G استفاده می‌کند (یا استفاده نمی‌کند).
.IP \fB\-mexplicit\-relocs\fR 4
.IX Item "-mexplicit-relocs"
.PD 0
.IP \fB\-mno\-explicit\-relocs\fR 4
.IX Item "-mno-explicit-relocs"
.PD
اسمبلرهای قدیمی‌تر Alpha روشی به جز ماکروهای اسمبلر برای تولید بازنشانی‌های نماد (symbol relocations) ارائه نمی‌کردند. استفاده از این ماکروها مانع زمان‌بندی بهینه دستورالعمل‌ها می‌شود. بسته GNU Binutils از نگارش 2.12 از نحو جدیدی پشتیبانی می‌کند که به کامپایلر امکان می‌دهد به صورت صریح مشخص کند کدام بازنشانی‌ها باید بر روی کدام دستورالعمل‌ها اعمال شوند. این گزینه بیشتر برای اشکال‌زدایی مفید است، زیرا GCC هنگام کامپایل شدن، قابلیت‌های اسمبلر را تشخیص می‌دهد و مقدار پیش‌فرض را متناسب با آن تنظیم می‌کند.
.IP \fB\-msmall\-data\fR 4
.IX Item "-msmall-data"
.PD 0
.IP \fB\-mlarge\-data\fR 4
.IX Item "-mlarge-data"
.PD
هنگامی که \fB\-mexplicit\-relocs\fR فعال باشد، داده‌های ایستا از طریق بازنشانی‌های \fIgp\-relative\fR در دسترس قرار می‌گیرند. وقتی از \fB\-msmall\-data\fR استفاده می‌شود، اشیایی به طول ۸ بایت یا کوچک‌تر در یک ناحیه داده کوچک (\fIsmall data area\fR، یعنی بخش‌های \f(CW\*(C`.sdata\*(C'\fR و \f(CW\*(C`.sbss\*(C'\fR) قرار می‌گیرند و از طریق بازنشانی‌های ۱۶ بیتی نسبت به ثبات \f(CW$gp\fR در دسترس خواهند بود. این امر اندازه ناحیه داده کوچک را به ۶۴ کیلوبایت محدود می‌کند، اما اجازه می‌دهد متغیرها مستقیماً از طریق یک دستورالعمل در دسترس باشند.
.Sp
پیش‌فرض \fB\-mlarge\-data\fR است. با این گزینه ناحیه داده به کمی کمتر از ۲ گیگابایت محدود می‌شود. برنامه‌هایی که به بیش از ۲ گیگابایت داده نیاز دارند باید به جای بخش داده برنامه، از \f(CW\*(C`malloc\*(C'\fR یا \f(CW\*(C`mmap\*(C'\fR برای تخصیص داده در هیپ استفاده کنند.
.Sp
هنگام تولید کد برای کتابخانه‌های مشترک، \fB\-fpic\fR متضمن
\&\fB\-msmall\-data\fR و \fB\-fPIC\fR متضمن \fB\-mlarge\-data\fR است.
.IP \fB\-msmall\-text\fR 4
.IX Item "-msmall-text"
.PD 0
.IP \fB\-mlarge\-text\fR 4
.IX Item "-mlarge-text"
.PD
هنگامی که \fB\-msmall\-text\fR استفاده می‌شود، کامپایلر فرض می‌کند که کد کل برنامه (یا کتابخانه مشترک) در ۴ مگابایت جای می‌گیرد و بنابراین با یک دستور انشعاب (branch instruction) قابل دستیابی است. هنگامی که \fB\-msmall\-data\fR استفاده می‌شود، کامپایلر می‌تواند فرض کند که تمام نمادهای محلی مقدار \f(CW$gp\fR یکسانی دارند، و در نتیجه تعداد دستورالعمل‌های مورد نیاز برای فراخوانی تابع را از ۴ به ۱ کاهش دهد.
.Sp
پیش‌فرض \fB\-mlarge\-text\fR است..IP \fB\-mcpu=\fR\fIcpu_type\fR 4
.IX Item "-mcpu=cpu_type"
مجموعه دستورالعمل و پارامترهای زمان‌بندی دستورالعمل‌ها را برای نوع ماشین \fIcpu_type\fR تنظیم می‌کند. می‌توانید نام با سبک \fBEV\fR یا شماره تراشه متناظر با آن را مشخص کنید. GCC از پارامترهای زمان‌بندی برای خانواده پردازنده‌های EV4، EV5 و EV6 پشتیبانی می‌کند و مقادیر پیش‌فرض مجموعه دستورالعمل را از روی پردازنده‌ای که مشخص کرده‌اید انتخاب می‌نماید. اگر نوع پردازنده را مشخص نکنید، پیش‌فرض GCC پردازنده‌ای خواهد بود که کامپایلر روی آن ساخته شده است.
.Sp
مقادیر پشتیبانی‌شده برای \fIcpu_type\fR عبارتند از:
.RS 4
.IP \fBev4\fR 4
.IX Item "ev4"
.PD 0
.IP \fBev45\fR 4
.IX Item "ev45"
.IP \fB21064\fR 4
.IX Item "21064"
.PD
زمان‌بندی را مطابق EV4 انجام می‌دهد و فاقد هرگونه افزونه مجموعه دستورالعمل است.
.IP \fBev5\fR 4
.IX Item "ev5"
.PD 0
.IP \fB21164\fR 4
.IX Item "21164"
.PD
زمان‌بندی را مطابق EV5 انجام می‌دهد و فاقد هرگونه افزونه مجموعه دستورالعمل است.
.IP \fBev56\fR 4
.IX Item "ev56"
.PD 0
.IP \fB21164a\fR 4
.IX Item "21164a"
.PD
زمان‌بندی را مطابق EV5 انجام می‌دهد و از افزونه BWX پشتیبانی می‌کند.
.IP \fBpca56\fR 4
.IX Item "pca56"
.PD 0
.IP \fB21164pc\fR 4
.IX Item "21164pc"
.IP \fB21164PC\fR 4
.IX Item "21164PC"
.PD
زمان‌بندی را مطابق EV5 انجام می‌دهد و از افزونه‌های BWX و MAX پشتیبانی می‌کند.
.IP \fBev6\fR 4
.IX Item "ev6"
.PD 0
.IP \fB21264\fR 4
.IX Item "21264"
.PD
زمان‌بندی را مطابق EV6 انجام می‌دهد و از افزونه‌های BWX، FIX و MAX پشتیبانی می‌کند.
.IP \fBev67\fR 4
.IX Item "ev67"
.PD 0
.IP \fB21264a\fR 4
.IX Item "21264a"
.PD
زمان‌بندی را مطابق EV6 انجام می‌دهد و از افزونه‌های BWX، CIX، FIX و MAX پشتیبانی می‌کند.
.RE
.RS 4
.Sp
زنجیره‌ابزارهای بومی (native) همچنین از مقدار \fBnative\fR پشتیبانی می‌کنند که بهترین گزینه معماری را برای پردازنده میزبان انتخاب می‌کند. اگر GCC پردازنده را شناسایی نکند، \&\fB\-mcpu=native\fR هیچ تأثیری نخواهد داشت.
.RE
.IP \fB\-mtune=\fR\fIcpu_type\fR 4
.IX Item "-mtune=cpu_type"
تنها پارامترهای زمان‌بندی دستورالعمل را برای نوع ماشین \&\fIcpu_type\fR تنظیم می‌کند. مجموعه دستورالعمل تغییری نمی‌کند.
.Sp
زنجیره‌ابزارهای بومی همچنین از مقدار \fBnative\fR پشتیبانی می‌کنند که بهترین گزینه معماری را برای پردازنده میزبان انتخاب می‌کند. اگر GCC پردازنده را شناسایی نکند، \&\fB\-mtune=native\fR هیچ تأثیری نخواهد داشت.
.IP \fB\-mmemory\-latency=\fR\fItime\fR 4
.IX Item "-mmemory-latency=time"
میزان تأخیری را تنظیم می‌کند که زمان‌بند باید برای مراجعات معمول به حافظه، همان‌طور که توسط برنامه کاربردی دیده می‌شود، در نظر بگیرد. این عدد تا حد زیادی به الگوهای دسترسی به حافظه مورد استفاده توسط برنامه و اندازه حافظه نهان (cache) خارجی روی ماشین وابسته است.
.Sp
گزینه‌های معتبر برای \fItime\fR عبارتند از:
.RS 4
.IP \fInumber\fR 4
.IX Item "number"
یک عدد ده‌دهی که نشان‌دهنده چرخه‌های ساعت است.
.IP \fBL1\fR 4
.IX Item "L1"
.PD 0
.IP \fBL2\fR 4
.IX Item "L2"
.IP \fBL3\fR 4
.IX Item "L3"
.IP \fBmain\fR 4
.IX Item "main"
.PD
کامپایلر حاوی تخمین‌هایی از تعداد چرخه‌های ساعت برای سخت‌افزار «معمول» EV4 و EV5 برای حافظه‌های نهان سطح ۱، ۲ و ۳ (که Dcache، Scache و Bcache نیز نامیده می‌شوند) و همچنین حافظه اصلی است. توجه داشته باشید که L3 فقط برای EV5 معتبر است.
.RE
.RS 4
.RE
.IP \fB\-mtls\-kernel\fR 4
.IX Item "-mtls-kernel"
به جای \f(CW\*(C`rduniq\*(C'\fR، دستور \f(CW\*(C`rdval\*(C'\fR را برای اشاره‌گر ریسه تولید می‌کند.
.IP \fB\-mtls\-size=\fR\fIbitsize\fR 4
.IX Item "-mtls-size=bitsize"
اندازه بیتی آفست‌های بی‌درنگ TLS را مشخص می‌کند. مقادیر معتبر برای \fIbitsize\fR عبارتند از 16، 32 و 64؛ مقدار پیش‌فرض آن 32 است.
.IP \fB\-mlong\-double\-128\fR 4
.IX Item "-mlong-double-128"
.PD 0
.IP \fB\-mlong\-double\-64\fR 4
.IX Item "-mlong-double-64"
.PD
اندازه نوع داده \f(CW\*(C`long double\*(C'\fR را مشخص می‌کند. توجه داشته باشید که \&\fB\-mlong\-double\-128\fR با ممیز شناور VAX ناسازگار است.
.PP
\fIگزینه‌های eBPF\fR
.IX Subsection "eBPF Options"
.IP \fB\-mframe\-limit=\fR\fIbytes\fR 4
.IX Item "-mframe-limit=bytes"
حد قطعی اندازه فریم‌ها را بر حسب بایت مشخص می‌کند. در حال حاضر، مقداری که می‌توان مشخص کرد باید کمتر یا مساوی با \&\fB32767\fR باشد. مقدار پیش‌فرض، مقداری است که توسط نسخه هدف هسته لینوکس تعیین شده است.
.IP \fB\-mbig\-endian\fR 4
.IX Item "-mbig-endian"
تولید کد برای هدف بزرگ‌پایان (big-endian).
.IP \fB\-mlittle\-endian\fR 4
.IX Item "-mlittle-endian"
تولید کد برای هدف کوچک‌پایان (little-endian). این مقدار پیش‌فرض است.
.IP \fB\-mjmpext\fR 4
.IX Item "-mjmpext"
.PD 0
.IP \fB\-mno\-jmpext\fR 4
.IX Item "-mno-jmpext"
.PD
فعال یا غیرفعال کردن تولید دستورالعمل‌های پرش شرطی اضافی. برای CPU v2 و بالاتر فعال است.
.IP \fB\-mjmp32\fR 4
.IX Item "-mjmp32"
.PD 0
.IP \fB\-mno\-jmp32\fR 4
.IX Item "-mno-jmp32"
.PD
فعال یا غیرفعال کردن تولید دستورالعمل‌های پرش ۳۲ بیتی. برای CPU v3 و بالاتر فعال است.
.IP \fB\-malu32\fR 4
.IX Item "-malu32"
.PD 0
.IP \fB\-mno\-alu32\fR 4
.IX Item "-mno-alu32"
.PD
فعال یا غیرفعال کردن تولید دستورالعمل‌های ۳۲ بیتی ALU. برای CPU v3 و بالاتر فعال است.
.IP \fB\-mv3\-atomics\fR 4
.IX Item "-mv3-atomics"
.PD 0
.IP \fB\-mno\-v3\-atomics\fR 4
.IX Item "-mno-v3-atomics"
.PD
فعال یا غیرفعال کردن دستورالعمل‌های عملیات اتمیک عمومی معرفی‌شده در CPU v3. برای CPU v3 و بالاتر فعال است.
.IP \fB\-mbswap\fR 4
.IX Item "-mbswap"
.PD 0
.IP \fB\-mno\-bswap\fR 4
.IX Item "-mno-bswap"
.PD
فعال یا غیرفعال کردن دستورالعمل‌های وارون‌سازی بایت (byte swap). برای CPU v4 و بالاتر فعال است.
.IP \fB\-msdiv\fR 4
.IX Item "-msdiv"
.PD 0
.IP \fB\-mno\-sdiv\fR 4
.IX Item "-mno-sdiv"
.PD
فعال یا غیرفعال کردن دستورالعمل‌های تقسیم علامت‌دار و باقی‌مانده (modulus). برای CPU v4 و بالاتر فعال است..IP \fB\-msmov\fR 4
.IX Item "-msmov"
.PD 0
.IP \fB\-mno\-smov\fR 4
.IX Item "-mno-smov"
.PD
فعال یا غیرفعال کردن دستورالعمل‌های انتقال با گسترش علامت و بارگذاری از حافظه.
برای CPU نسخهٔ v4 و بالاتر فعال است.
.IP \fB\-mcpu=\fR\fIversion\fR 4
.IX Item "-mcpu=version"
مشخص می‌کند که کدام نسخه از eBPF ISA هدف قرار گیرد. ممکن است نسخه‌های جدیدتر توسط همهٔ هسته‌ها پشتیبانی نشوند. پیش‌فرض \fBv4\fR است.
.Sp
مقادیر پشتیبانی‌شده برای \fIversion\fR عبارتند از:
.RS 4
.IP \fBv1\fR 4
.IX Item "v1"
نخستین eBPF ISA پایدار بدون هیچ ویژگی خاص یا افزونه‌ای.
.IP \fBv2\fR 4
.IX Item "v2"
پشتیبانی از افزونه‌های پرش، همانند آنچه در \fB\-mjmpext\fR آمده است.
.IP \fBv3\fR 4
.IX Item "v3"
تمام ویژگی‌های v2، به‌علاوهٔ:
.RS 4
.IP "\-<عملیات‌های پرش ۳۲ بیتی، مانند \fB\-mjmp32\fR>" 4
.IX Item "-<32-bit jump operations, as in -mjmp32>"
.PD 0
.IP "\-<عملیات‌های ALU ۳۲ بیتی، مانند \fB\-malu32\fR>" 4
.IX Item "-<32-bit ALU operations, as in -malu32>"
.IP "\-<عملیات‌های اتمی عمومی، مانند \fB\-mv3\-atomics\fR>" 4
.IX Item "-<general atomic operations, as in -mv3-atomics>"
.PD
.RE
.RS 4
.RE
.IP \fBv4\fR 4
.IX Item "v4"
تمام ویژگی‌های v3، به‌علاوهٔ:
.RS 4
.IP "\-<دستورالعمل‌های تعویض بایت، مانند \fB\-mbswap\fR>" 4
.IX Item "-<Byte swap instructions, as in -mbswap>"
.PD 0
.IP "\-<دستورالعمل‌های تقسیم و باقیمانده علامت‌دار، مانند \fB\-msdiv\fR>" 4
.IX Item "-<Signed division and modulus instructions, as in -msdiv>"
.IP "\-<دستورالعمل‌های انتقال با گسترش علامت و بارگذاری از حافظه، مانند \fB\-msmov\fR>" 4
.IX Item "-<Sign-extending move and memory load instructions, as in -msmov>"
.PD
.RE
.RS 4
.RE
.RE
.RS 4
.RE
.IP \fB\-mco\-re\fR 4
.IX Item "-mco-re"
.PD 0
.IP \fB\-mno\-co\-re\fR 4
.IX Item "-mno-co-re"
.PD
فعال یا غیرفعال کردن پشتیبانی از BPF Compile Once \- Run Everywhere (CO\-RE).
پشتیبانی از BPF CO\-RE هنگام تولید اطلاعات اشکال‌زدایی BTF برای هدف BPF (\fB\-gbtf\fR) به‌طور پیش‌فرض فعال است.
.IP \fB\-mxbpf\fR 4
.IX Item "-mxbpf"
تولید کد برای نسخهٔ گسترش‌یافته‌ای از BPF که برخی از محدودیت‌های اعمال‌شده توسط معماری BPF را کاهش می‌دهد:
.RS 4
.IP "\-<ذخیره و بازیابی ثبات‌های callee\-saved در ورود به تابع و>" 4
.IX Item "-<Save and restore callee-saved registers at function entry and>"
خروج از آن، به ترتیب.
.RE
.RS 4
.RE
.IP \fB\-masm=\fR\fIdialect\fR 4
.IX Item "-masm=dialect"
دستورالعمل‌های اسمبلی را با استفاده از \fIdialect\fR انتخاب‌شده برای eBPF خروجی می‌دهد. مقدار پیش‌فرض \fBpseudoc\fR است.
.Sp
مقادیر پشتیبانی‌شده برای \fIdialect\fR عبارتند از:
.RS 4
.IP \fBnormal\fR 4
.IX Item "normal"
تولید خروجی با گویش اسمبلی عادی.
.IP \fBpseudoc\fR 4
.IX Item "pseudoc"
تولید خروجی با گویش اسمبلی شبه‌سی (pseudo\-c).
.RE
.RS 4
.RE
.IP \fB\-minline\-memops\-threshold=\fR\fIbytes\fR 4
.IX Item "-minline-memops-threshold=bytes"
آستانهٔ اندازه‌ای را بر حسب بایت مشخص می‌کند که در آن یا کمتر از آن، توابع memmove، memcpy و memset همواره باید به‌صورت درون‌خطی بسط داده شوند. عملیاتی که با اندازه‌های بزرگ‌تر از این آستانه سر و کار دارند، باید به جای بسط درون‌خطی با استفاده از فراخوانی کتابخانه پیاده‌سازی شوند؛ اما از آنجا که BPF اجازهٔ فراخوانی‌های کتابخانه‌ای (libcalls) را نمی‌دهد، فراتر رفتن از این آستانه منجر به خطای زمان کامپایل می‌شود. مقدار پیش‌فرض \fB1024\fR بایت است.
.IP \fB\-Wco\-re\fR 4
.IX Item "-Wco-re"
فعال کردن هشدارها برای شرایطی که \-mco\-re فعال است، اما ممکن است تولید کد سازگار با CO\-RE امکان‌پذیر نباشد.
.PP
\fIگزینه‌های FR30\fR
.IX Subsection "FR30 Options"
.PP
این گزینه‌ها به‌طور خاص برای پورت FR30 تعریف شده‌اند.
.IP \fB\-msmall\-model\fR 4
.IX Item "-msmall-model"
استفاده از مدل فضای آدرس کوچک. این گزینه می‌تواند کد کوچک‌تری تولید کند، اما فرض می‌کند که تمامی مقادیر نمادین و آدرس‌ها در یک محدودهٔ ۲۰ بیتی جای می‌گیرند.
.IP \fB\-mno\-lsim\fR 4
.IX Item "-mno-lsim"
فرض را بر این می‌گذارد که پشتیبانی زمان اجرا فراهم شده است و بنابراین نیازی به گنجاندن کتابخانهٔ شبیه‌ساز (\fIlibsim.a\fR) در خط فرمان پیونددهنده نیست.
.PP
\fIگزینه‌های FRV\fR
.IX Subsection "FRV Options"
.IP \fB\-mgpr\-32\fR 4
.IX Item "-mgpr-32"
تنها از ۳۲ ثبات همه‌منظوره نخست استفاده شود.
.IP \fB\-mgpr\-64\fR 4
.IX Item "-mgpr-64"
از تمام ۶۴ ثبات همه‌منظوره استفاده شود.
.IP \fB\-mfpr\-32\fR 4
.IX Item "-mfpr-32"
تنها از ۳۲ ثبات ممیز شناور نخست استفاده شود.
.IP \fB\-mfpr\-64\fR 4
.IX Item "-mfpr-64"
از تمام ۶۴ ثبات ممیز شناور استفاده شود.
.IP \fB\-mhard\-float\fR 4
.IX Item "-mhard-float"
استفاده از دستورالعمل‌های سخت‌افزاری برای عملیات ممیز شناور.
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
استفاده از روال‌های کتابخانه‌ای برای عملیات ممیز شناور.
.IP \fB\-malloc\-cc\fR 4
.IX Item "-malloc-cc"
تخصیص پویای ثبات‌های کد وضعیت.
.IP \fB\-mfixed\-cc\fR 4
.IX Item "-mfixed-cc"
برای تخصیص پویای ثبات‌های کد وضعیت تلاش نشود، تنها از \f(CW\*(C`icc0\*(C'\fR و \f(CW\*(C`fcc0\*(C'\fR استفاده شود.
.IP \fB\-mdword\fR 4
.IX Item "-mdword"
.PD 0
.IP \fB\-mno\-dword\fR 4
.IX Item "-mno-dword"
.PD
کنترل اینکه آیا ABI از دستورالعمل‌های کلمهٔ مضاعف (double\-word) استفاده کند یا خیر.
.IP \fB\-mdouble\fR 4
.IX Item "-mdouble"
.PD 0
.IP \fB\-mno\-double\fR 4
.IX Item "-mno-double"
.PD
فعال یا غیرفعال کردن استفاده از دستورالعمل‌های ممیز شناور با دقت مضاعف (double).
.IP \fB\-mmedia\fR 4
.IX Item "-mmedia"
.PD 0
.IP \fB\-mno\-media\fR 4
.IX Item "-mno-media"
.PD
فعال یا غیرفعال کردن استفاده از دستورالعمل‌های چندرسانه‌ای (media).
.IP \fB\-mmuladd\fR 4
.IX Item "-mmuladd"
.PD 0
.IP \fB\-mno\-muladd\fR 4
.IX Item "-mno-muladd"
.PD
فعال یا غیرفعال کردن استفاده از دستورالعمل‌های ضرب و جمع/تفریق.
.IP \fB\-mfdpic\fR 4
.IX Item "-mfdpic"
انتخاب ABI مربوط به FDPIC، که از توصیف‌کننده‌های تابع برای نمایش اشاره‌گرها به توابع استفاده می‌کند. بدون گزینه‌های مرتبط با PIC/PIE، متضمن \fB\-fPIE\fR است. با \fB\-fpic\fR یا \fB\-fpie\fR، فرض می‌کند که ورودی‌های GOT و داده‌های کوچک در محدودهٔ ۱۲ بیتی از آدرس پایهٔ GOT قرار دارند؛ با \fB\-fPIC\fR یا \fB\-fPIE\fR، آفست‌های GOT به‌صورت ۳۲ بیتی محاسبه می‌شوند.
در هدف \fBbfin\-elf\fR، این گزینه متضمن \fB\-msim\fR است..IP \fB\-minline\-plt\fR 4
.IX Item "-minline-plt"
فعال‌سازی درون‌خطی کردن (inlining) مدخل‌های PLT در فراخوانی توابعی که مشخص نیست پیوند محلی دارند یا خیر. این گزینه بدون \fB\-mfdpic\fR هیچ تأثیری ندارد. در صورت بهینه‌سازی برای سرعت و کامپایل برای کتابخانه‌های اشتراکی (یعنی \fB\-fPIC\fR یا \fB\-fpic\fR)، یا هنگامی که یک گزینه بهینه‌سازی مانند \fB\-O3\fR یا بالاتر در خط فرمان مشخص شده باشد، به‌طور پیش‌فرض فعال است.
.IP \fB\-mTLS\fR 4
.IX Item "-mTLS"
فرض کردن یک قطعه بزرگ TLS هنگام تولید کد thread\-local.
.IP \fB\-mtls\fR 4
.IX Item "-mtls"
عدم فرض یک قطعه بزرگ TLS هنگام تولید کد thread\-local.
.IP \fB\-mgprel\-ro\fR 4
.IX Item "-mgprel-ro"
فعال‌سازی استفاده از بازنشانی‌های \f(CW\*(C`GPREL\*(C'\fR در FDPIC ABI برای داده‌هایی که مشخص است در بخش‌های فقط‌خواندنی (read\-only) قرار دارند. این گزینه به‌طور پیش‌فرض فعال است، به‌جز برای \fB\-fpic\fR یا \fB\-fpie\fR: هرچند ممکن است به کوچک‌تر شدن جدول آفست سراسری (GOT) کمک کند، اما ۱ دستورالعمل را با ۴ دستورالعمل معاوضه می‌کند. با \fB\-fPIC\fR یا \fB\-fPIE\fR، ۳ دستورالعمل را با ۴ دستورالعمل معاوضه می‌کند که یکی از آن‌ها می‌تواند بین چندین نماد به اشتراک گذاشته شود و از نیاز به یک مدخل GOT برای نماد ارجاع‌شده جلوگیری می‌کند؛ بنابراین به احتمال زیاد سودمندتر خواهد بود. در غیر این صورت، می‌توان از \fB\-mno\-gprel\-ro\fR برای غیرفعال کردن آن استفاده کرد.
.IP \fB\-multilib\-library\-pic\fR 4
.IX Item "-multilib-library-pic"
پیوند دادن با کتابخانه‌های pic (از نوع کتابخانه‌ای، نه FD). این گزینه توسط \&\fB\-mlibrary\-pic\fR و همچنین توسط \fB\-fPIC\fR و \&\fB\-fpic\fR بدون \fB\-mfdpic\fR به‌طور ضمنی فعال می‌شود. هرگز نباید نیاز به استفاده صریح از آن داشته باشید.
.IP \fB\-mlinked\-fp\fR 4
.IX Item "-mlinked-fp"
پیروی از الزامات EABI مبنی بر ایجاد همیشگی یک اشاره‌گر فریم (frame pointer) در هر زمان که یک فریم پشته (stack frame) تخصیص می‌یابد. این گزینه به‌طور پیش‌فرض فعال است و می‌توان با \fB\-mno\-linked\-fp\fR آن را غیرفعال کرد.
.IP \fB\-mlong\-calls\fR 4
.IX Item "-mlong-calls"
استفاده از آدرس‌دهی غیرمستقیم برای فراخوانی توابع خارج از واحد ترجمه (compilation unit) فعلی. این کار اجازه می‌دهد توابع در هر کجای فضای آدرس ۳۲ بیتی قرار گیرند.
.IP \fB\-malign\-labels\fR 4
.IX Item "-malign-labels"
تلاش برای تراز کردن برچسب‌ها با یک مرز ۸ بایتی با درج NOP در بسته قبلی. این گزینه تنها زمانی تأثیر دارد که بسته‌بندی VLIW فعال باشد. این گزینه بسته‌های جدیدی ایجاد نمی‌کند؛ بلکه تنها NOPها را به بسته‌های موجود اضافه می‌کند.
.IP \fB\-mlibrary\-pic\fR 4
.IX Item "-mlibrary-pic"
تولید کد EABI مستقل از موقعیت (position\-independent).
.IP \fB\-macc\-4\fR 4
.IX Item "-macc-4"
استفاده تنها از چهار ثبات اول انباشتگر رسانه (media accumulator).
.IP \fB\-macc\-8\fR 4
.IX Item "-macc-8"
استفاده از تمامی هشت ثبات انباشتگر رسانه (media accumulator).
.IP \fB\-mpack\fR 4
.IX Item "-mpack"
.PD 0
.IP \fB\-mno\-pack\fR 4
.IX Item "-mno-pack"
.PD
فعال یا غیرفعال کردن بسته‌بندی دستورالعمل‌های VLIW.
.IP \fB\-mno\-eflags\fR 4
.IX Item "-mno-eflags"
عدم علامت‌گذاری سوئیچ‌های ABI در e_flags.
.IP \fB\-mcond\-move\fR 4
.IX Item "-mcond-move"
.PD 0
.IP \fB\-mno\-cond\-move\fR 4
.IX Item "-mno-cond-move"
.PD
فعال یا غیرفعال کردن استفاده از دستورالعمل‌های انتقال شرطی (conditional\-move)؛ این گزینه به‌طور پیش‌فرض فعال است.
.Sp
این سوئیچ عمدتاً برای اشکال‌زدایی کامپایلر است و احتمالاً در نگارش‌های آینده حذف خواهد شد.
.IP \fB\-mscc\fR 4
.IX Item "-mscc"
.PD 0
.IP \fB\-mno\-scc\fR 4
.IX Item "-mno-scc"
.PD
فعال یا غیرفعال کردن استفاده از دستورالعمل‌های مقداردهی شرطی (conditional set)؛ این گزینه به‌طور پیش‌فرض فعال است.
.Sp
این سوئیچ عمدتاً برای اشکال‌زدایی کامپایلر است و احتمالاً در نگارش‌های آینده حذف خواهد شد.
.IP \fB\-mcond\-exec\fR 4
.IX Item "-mcond-exec"
.PD 0
.IP \fB\-mno\-cond\-exec\fR 4
.IX Item "-mno-cond-exec"
.PD
فعال یا غیرفعال کردن استفاده از اجرای شرطی (conditional execution)؛ این گزینه به‌طور پیش‌فرض فعال است.
.Sp
این سوئیچ عمدتاً برای اشکال‌زدایی کامپایلر است و احتمالاً در نگارش‌های آینده حذف خواهد شد.
.IP \fB\-mvliw\-branch\fR 4
.IX Item "-mvliw-branch"
.PD 0
.IP \fB\-mno\-vliw\-branch\fR 4
.IX Item "-mno-vliw-branch"
.PD
فعال یا غیرفعال کردن یک گام بهینه‌سازی برای بسته‌بندی انشعاب‌ها در دستورالعمل‌های VLIW؛ این گزینه به‌طور پیش‌فرض فعال است.
.Sp
این سوئیچ عمدتاً برای اشکال‌زدایی کامپایلر است و احتمالاً در نگارش‌های آینده حذف خواهد شد.
.IP \fB\-mmulti\-cond\-exec\fR 4
.IX Item "-mmulti-cond-exec"
.PD 0
.IP \fB\-mno\-multi\-cond\-exec\fR 4
.IX Item "-mno-multi-cond-exec"
.PD
فعال یا غیرفعال کردن بهینه‌سازی \f(CW\*(C`&&\*(C'\fR و \f(CW\*(C`||\*(C'\fR در اجرای شرطی؛ این گزینه به‌طور پیش‌فرض فعال است.
.Sp
این سوئیچ عمدتاً برای اشکال‌زدایی کامپایلر است و احتمالاً در نگارش‌های آینده حذف خواهد شد.
.IP \fB\-mnested\-cond\-exec\fR 4
.IX Item "-mnested-cond-exec"
.PD 0
.IP \fB\-mno\-nested\-cond\-exec\fR 4
.IX Item "-mno-nested-cond-exec"
.PD
فعال یا غیرفعال کردن بهینه‌سازی‌های اجرای شرطی تودرتو؛ این گزینه به‌طور پیش‌فرض فعال است.
.Sp
این سوئیچ عمدتاً برای اشکال‌زدایی کامپایلر است و احتمالاً در نگارش‌های آینده حذف خواهد شد.
.IP \fB\-moptimize\-membar\fR 4
.IX Item "-moptimize-membar"
.PD 0
.IP \fB\-mno\-optimize\-membar\fR 4
.IX Item "-mno-optimize-membar"
.PD
این سوئیچ دستورالعمل‌های زائد \f(CW\*(C`membar\*(C'\fR را از کد تولیدشده توسط کامپایلر حذف می‌کند. این گزینه به‌طور پیش‌فرض فعال است.
.IP \fB\-mtomcat\-stats\fR 4
.IX Item "-mtomcat-stats"
باعث می‌شود gas آمار tomcat را چاپ کند.
.IP \fB\-mcpu=\fR\fIcpu\fR 4
.IX Item "-mcpu=cpu"
انتخاب نوع پردازنده برای تولید کد. مقادیر ممکن عبارتند از
\&\fBfrv\fR، \fBfr550\fR، \fBtomcat\fR، \fBfr500\fR، \fBfr450\fR،
\&\fBfr405\fR، \fBfr400\fR، \fBfr300\fR و \fBsimple\fR.
.PP
\fIگزینه‌های FT32\fR
.IX Subsection "FT32 Options"
.PP
این گزینه‌ها به‌طور خاص برای پورت FT32 تعریف شده‌اند.
.IP \fB\-msim\fR 4
.IX Item "-msim"
مشخص می‌کند که برنامه روی شبیه‌ساز اجرا خواهد شد. این امر باعث می‌شود فرایند راه‌اندازی (startup) زمان اجرا و کتابخانه متفاوتی پیوند داده شوند.
هنگام تولید برنامه‌هایی که روی سخت‌افزار واقعی اجرا می‌شوند نباید از این گزینه استفاده کنید؛ باید کتابخانه زمان اجرای خود را برای هر تابع ورودی/خروجی (I/O) مورد نیاز فراهم کنید.
.IP \fB\-mnodiv\fR 4
.IX Item "-mnodiv"
عدم استفاده از دستورالعمل‌های div و mod.
.IP \fB\-mft32b\fR 4
.IX Item "-mft32b"
فعال‌سازی استفاده از دستورالعمل‌های توسعه‌یافته پردازنده FT32B.
.IP \fB\-mcompress\fR 4
.IX Item "-mcompress"
فشرده‌سازی تمام کدها با استفاده از روش فشرده‌سازی کد Ft32B.
.IP \fB\-mnopm\fR 4
.IX Item "-mnopm"
عدم تولید کدی که حافظه برنامه را می‌خواند.
.PP
\fIگزینه‌های GNU/Linux\fR
.IX Subsection "GNU/Linux Options"
.PP
این گزینه‌های \fB\-m\fR برای مقصدهای GNU/Linux تعریف شده‌اند:
.IP \fB\-mglibc\fR 4
.IX Item "-mglibc"
استفاده از کتابخانه GNU C. این حالت پیش‌فرض است به‌جز در مقصدهای
\&\fB*\-*\-linux\-*uclibc*\fR، \fB*\-*\-linux\-*musl*\fR و
\&\fB*\-*\-linux\-*android*\fR..IP \fB\-muclibc\fR 4
.IX Item "-muclibc"
استفاده از کتابخانهٔ C بنام uClibc. این گزینه روی اهداف
\&\fB*\-*\-linux\-*uclibc*\fR پیش‌فرض است.
.IP \fB\-mmusl\fR 4
.IX Item "-mmusl"
استفاده از کتابخانهٔ C بنام musl. این گزینه روی اهداف
\&\fB*\-*\-linux\-*musl*\fR پیش‌فرض است.
.IP \fB\-mbionic\fR 4
.IX Item "-mbionic"
استفاده از کتابخانهٔ C بنام Bionic. این گزینه روی اهداف
\&\fB*\-*\-linux\-*android*\fR پیش‌فرض است.
.IP \fB\-mandroid\fR 4
.IX Item "-mandroid"
.PD 0
.IP \fB\-mno\-android\fR 4
.IX Item "-mno-android"
.PD
کامپایل کدهای سازگار با بستر Android. این گزینه روی اهداف
\&\fB*\-*\-linux\-*android*\fR پیش‌فرض است.
.Sp
هنگام کامپایل، این گزینه به‌طور پیش‌فرض \fB\-mbionic\fR، \fB\-fPIC\fR،
\&\fB\-fno\-exceptions\fR و \fB\-fno\-rtti\fR را فعال می‌کند. هنگام پیوند زدن،
این گزینه باعث می‌شود راه‌انداز GCC گزینه‌های مخصوص Android را به پیونددهنده ارسال کند.
در نهایت، این گزینه باعث تعریف شدن ماکروی پیش‌پردازندهٔ \f(CW\*(C`_\|_ANDROID_\|_\*(C'\fR
می‌شود.
.Sp
این گزینه را می‌توان با \fB\-mno\-android\fR به‌طور کامل غیرفعال کرد.
.IP \fB\-tno\-android\-cc\fR 4
.IX Item "-tno-android-cc"
غیرفعال کردن اثرات کامپایل \fB\-mandroid\fR؛ یعنی عدم فعال‌سازی پیش‌فرض
\&\fB\-mbionic\fR، \fB\-fPIC\fR، \fB\-fno\-exceptions\fR و
\&\fB\-fno\-rtti\fR.
.IP \fB\-tno\-android\-ld\fR 4
.IX Item "-tno-android-ld"
غیرفعال کردن اثرات پیوند زدن \fB\-mandroid\fR؛ یعنی ارسال گزینه‌های پیوند
استاندارد Linux به پیونددهنده.
.PP
\fIگزینه‌های H8/300\fR
.IX Subsection "H8/300 Options"
.PP
این گزینه‌های \fB\-m\fR برای پیاده‌سازی‌های H8/300 تعریف شده‌اند:
.IP \fB\-mrelax\fR 4
.IX Item "-mrelax"
کوتاه‌تر کردن برخی از ارجاعات آدرس در زمان پیوند، در صورت امکان؛ از گزینهٔ
\&\fB\-relax\fR پیونددهنده استفاده می‌کند.
.IP \fB\-mh\fR 4
.IX Item "-mh"
تولید کد برای H8/300H.
.IP \fB\-ms\fR 4
.IX Item "-ms"
تولید کد برای H8S.
.IP \fB\-mn\fR 4
.IX Item "-mn"
تولید کد برای H8S و H8/300H در حالت عادی (normal mode). این سوییچ
باید همراه با \fB\-mh\fR یا \fB\-ms\fR استفاده شود.
.IP \fB\-msx\fR 4
.IX Item "-msx"
تولید کد H8SX.
.IP \fB\-ms2600\fR 4
.IX Item "-ms2600"
تولید کد برای H8S/2600. این سوییچ باید همراه با \fB\-ms\fR استفاده شود.
.IP \fB\-mquickcall\fR 4
.IX Item "-mquickcall"
استفاده از ثبات‌ها برای ارسال آرگومان‌ها.
.IP \fB\-mslowbyte\fR 4
.IX Item "-mslowbyte"
کند در نظر گرفتن دسترسی به حافظه در اندازهٔ بایت.
.IP \fB\-mexr\fR 4
.IX Item "-mexr"
.PD 0
.IP \fB\-mno\-exr\fR 4
.IX Item "-mno-exr"
.PD
ذخیرهٔ ثبات‌های توسعه‌یافته در پشته پیش از اجرای توابعی
که دارای صفت \f(CW\*(C`monitor\*(C'\fR هستند.
پیش‌فرض \fB\-mexr\fR است. این گزینه تنها برای اهداف H8S معتبر است.
.IP \fB\-mint32\fR 4
.IX Item "-mint32"
تبدیل داده‌های نوع \f(CW\*(C`int\*(C'\fR به ۳۲ بیتی به‌طور پیش‌فرض.
.IP \fB\-malign\-300\fR 4
.IX Item "-malign-300"
روی H8/300H و H8S، استفاده از همان قوانین هم‌ترازیِ H8/300.
پیش‌فرض برای H8/300H و H8S، هم‌تراز کردن انواع long و float روی
مرزهای ۴ بایتی است.
\&\fB\-malign\-300\fR باعث می‌شود آن‌ها روی مرزهای ۲ بایتی هم‌تراز شوند.
این گزینه روی H8/300 هیچ تاثیری ندارد.
.PP
\fIگزینه‌های HPPA\fR
.IX Subsection "HPPA Options"
.PP
این گزینه‌های \fB\-m\fR برای خانوادهٔ رایانه‌های HPPA تعریف شده‌اند:
.IP \fB\-march=\fR\fIarchitecture\-type\fR 4
.IX Item "-march=architecture-type"
تولید کد برای معماری مشخص‌شده. مقادیر قابل انتخاب برای
\&\fIarchitecture\-type\fR عبارتند از \fB1.0\fR برای پردازنده‌های PA 1.0،
و \fB1.1\fR برای PA 1.1، و \fB2.0\fR برای PA 2.0. برای تعیین گزینهٔ مناسب
معماری ماشین خود، به فایل \&\fI/usr/lib/sched.models\fR در سیستم HP\-UX
مراجعه کنید. کدی که برای معماری‌های با شمارهٔ پایین‌تر کامپایل شده است
روی معماری‌های با شمارهٔ بالاتر اجرا می‌شود، اما عکس آن برقرار نیست.
.IP \fB\-mpa\-risc\-1\-0\fR 4
.IX Item "-mpa-risc-1-0"
.PD 0
.IP \fB\-mpa\-risc\-1\-1\fR 4
.IX Item "-mpa-risc-1-1"
.IP \fB\-mpa\-risc\-2\-0\fR 4
.IX Item "-mpa-risc-2-0"
.PD
به‌ترتیب نام‌های مستعار برای \fB\-march=1.0\fR، \fB\-march=1.1\fR و \fB\-march=2.0\fR.
.IP \fB\-matomic\-libcalls\fR 4
.IX Item "-matomic-libcalls"
.PD 0
.IP \fB\-mno\-atomic\-libcalls\fR 4
.IX Item "-mno-atomic-libcalls"
.PD
تولید libcallها برای بارگذاری‌ها و ذخیره‌سازی‌های اتمی در زمان غیرفعال بودن فراخوانی‌های sync.
این گزینه به‌طور پیش‌فرض فعال است. این گزینه فقط بر تولید
فراخوانی‌های کتابخانه‌ای اتمی توسط بخش پشتی HPPA تأثیر می‌گذارد.
.Sp
هر دو پیاده‌سازی فراخوانی کتابخانه‌ای sync و \fIlibatomic\fR از قفل‌گذاری استفاده می‌کنند.
در نتیجه، ذخیره‌سازی‌های پردازنده نسبت به سایر عملیات اتمی، اتمی محسوب
نمی‌شوند. بارگذاری‌های پردازنده تا سقف DImode نسبت به سایر عملیات اتمی
در صورتی که به‌صورت یک دسترسی یکتا پیاده‌سازی شوند، اتمی هستند.
.Sp
معماری PA\-RISC در سخت‌افزار از هیچ عملیات اتمی به‌جز دستورالعمل
\&\f(CW\*(C`ldcw\*(C'\fR پشتیبانی نمی‌کند. بنابراین، تمام پشتیبانی‌های اتمی با استفاده از
فراخوانی‌های کتابخانه‌ای sync و atomic پیاده‌سازی شده‌اند. پشتیبانی فراخوانی کتابخانه‌ای
sync در \fIlibgcc.a\fR و پشتیبانی فراخوانی کتابخانه‌ای atomic در
\&\fIlibatomic\fR قرار دارد.
.Sp
این گزینه فراخوانی‌های \f(CW\*(C`_\|_atomic_exchange\*(C'\fR را برای ذخیره‌سازی‌های اتمی تولید می‌کند.
همچنین مدیریت ویژه‌ای را برای دسترسی‌های اتمی DImode روی اهداف ۳۲ بیتی
ارائه می‌دهد.
.IP \fB\-mcaller\-copies\fR 4
.IX Item "-mcaller-copies"
فراخواننده آرگومان‌های تابعی را که با ارجاع پنهان ارسال شده‌اند کپی می‌کند.
از این گزینه باید با احتیاط استفاده شود، چرا که با زمان‌اجرای ۳۲ بیتی
پیش‌فرض سازگار نیست. با این حال، تنها نوع‌های داده‌ای تجمعی (aggregates)
بزرگ‌تر از هشت بایت با ارجاع پنهان ارسال می‌شوند و این گزینه سازگاری
بهتری با OpenMP فراهم می‌کند.
.IP \fB\-mcoherent\-ldcw\fR 4
.IX Item "-mcoherent-ldcw"
استفاده از سرنخ سازگاری کنترل حافظهٔ نهان (coherent cache-control hint) برای ldcw/ldcd.
.IP \fB\-mdisable\-fpregs\fR 4
.IX Item "-mdisable-fpregs"
غیرفعال کردن ثبات‌های ممیز شناور. معادل با \fB\-msoft\-float\fR.
.IP \fB\-mdisable\-indexing\fR 4
.IX Item "-mdisable-indexing"
جلوگیری از استفادهٔ کامپایلر از حالت‌های آدرس‌دهی نمایه‌سازی. این کار مانع از بروز
برخی مشکلات نامشخص در زمان کامپایل کدهای تولیدشده توسط MIG در MACH می‌شود.
.IP \fB\-mfast\-indirect\-calls\fR 4
.IX Item "-mfast-indirect-calls"
تولید کدی که فرض می‌کند فراخوانی‌ها هرگز از مرزهای فضا عبور نمی‌کنند. این امر
به GCC اجازه می‌دهد کدی تولید کند که فراخوانی‌های غیرمستقیم سریع‌تری انجام دهد.
.Sp
این گزینه در حضور کتابخانه‌های اشتراکی یا توابع تودرتو عمل نمی‌کند.
.IP \fB\-mfixed\-range=\fR\fIregister\-range\fR 4
.IX Item "-mfixed-range=register-range"
تولید کدی که با محدودهٔ ثبات داده‌شده مانند ثبات‌های ثابت برخورد می‌کند.
ثبات ثابت ثباتی است که تخصیص‌دهندهٔ ثبات نمی‌تواند از آن استفاده کند. این گزینه
هنگام کامپایل کد هسته مفید است. محدودهٔ ثبات‌ها به‌صورت دو ثبات که با یک خط تیره
از هم جدا شده‌اند تعیین می‌شود. می‌توان چندین محدودهٔ ثبات را با استفاده از کاما تعیین کرد.
.IP \fB\-mgas\fR 4
.IX Item "-mgas"
فعال‌سازی استفاده از دستورالعمل‌های اسمبلری که تنها برای GAS قابل فهم هستند.
.IP \fB\-mgnu\-ld\fR 4
.IX Item "-mgnu-ld"
استفاده از گزینه‌های مخصوص به GNU \fBld\fR.
این سوییچ هنگام ساخت یک کتابخانهٔ اشتراکی، \fB\-shared\fR را به \fBld\fR ارسال می‌کند.
این رفتار پیش‌فرض هنگامی است که GCC، به‌صورت صریح یا ضمنی، با پیونددهندهٔ GNU
پیکربندی شده باشد. این گزینه بر این‌که کدام \fBld\fR فراخوانی شود تاثیری ندارد؛
تنها پارامترهایی که به آن \fBld\fR ارسال می‌شوند را تغییر می‌دهد.
پیونددهندهٔ \fBld\fR فراخوانی‌شده توسط گزینهٔ پیکربندی \&\fB\-\-with\-ld\fR،
مسیر جستجوی برنامهٔ GCC، و در نهایت با متغیر محیطی \fBPATH\fR کاربر تعیین می‌شود.
پیونددهندهٔ استفاده‌شده توسط GCC را می‌توان با استفاده از دستور
\&\fBwhich \`gcc \-print\-prog\-name=ld\`\fR مشاهده کرد. این گزینه تنها روی
HP\-UX GCC ۶۴ بیتی، یعنی پیکربندی‌شده با \fBhppa*64*\-*\-hpux*\fR در دسترس است..IP \fB\-mhp\-ld\fR 4
.IX Item "-mhp-ld"
استفاده از گزینه‌های مخصوص \fBld\fR متعلق به HP.
این گزینه هنگام ساخت یک کتابخانهٔ اشتراکی، \fB\-b\fR را به \fBld\fR ارسال می‌کند و در تمامی پیوندها نیز \fB+Accept TypeMismatch\fR را به \fBld\fR می‌فرستد. زمانی که GCC به‌صورت صریح یا ضمنی با پیونددهندهٔ HP پیکربندی شده باشد، این حالت پیش‌فرض است. این گزینه بر اینکه کدام \fBld\fR فراخوانی شود تأثیری ندارد؛ بلکه تنها پارامترهای ارسالی به آن \fBld\fR را تغییر می‌دهد.
برنامهٔ \fBld\fR فراخوانی‌شده توسط گزینهٔ پیکربندی \fB\-\-with\-ld\fR، مسیر جستجوی برنامه‌های GCC و در نهایت توسط \fBPATH\fR کاربر تعیین می‌شود. پیونددهندهٔ استفاده‌شده توسط GCC را می‌توان با استفاده از دستور \fBwhich \`gcc \-print\-prog\-name=ld\`\fR چاپ کرد. این گزینه تنها در GCC ۶۴\-بیتی HP\-UX، یعنی پیکربندی‌شده با \fBhppa*64*\-*\-hpux*\fR، در دسترس است.
.IP \fB\-mlinker\-opt\fR 4
.IX Item "-mlinker-opt"
فعال‌سازی مرحلهٔ بهینه‌سازی در پیونددهندهٔ HP\-UX. توجه داشته باشید که این کار اشکال‌زدایی نمادین (symbolic debugging) را غیرممکن می‌کند.
.IP \fB\-mlong\-calls\fR 4
.IX Item "-mlong-calls"
تولید کدی که از توالی‌های فراخوانی طولانی (long call) استفاده می‌کند. این کار تضمین می‌کند که یک فراخوانی همواره بتواند به stubهای تولیدشده توسط پیونددهنده برسد. حالت پیش‌فرض این است که فراخوانی‌های طولانی تنها زمانی تولید شوند که فاصله از محل فراخوانی تا ابتدای تابع یا واحد ترجمه، بسته به مورد، از حد از پیش تعیین‌شده‌ای که با نوع انشعابِ مورداستفاده مشخص شده، فراتر رود. محدودیت‌ها برای فراخوانی‌های عادی به‌ترتیب ۷٬۶۰۰٬۰۰۰ و ۲۴۰٬۰۰۰ بایت برای معماری‌های PA 2.0 و PA 1.X است. فراخوانی‌های هم‌نیا (sibling calls) همیشه به ۲۴۰٬۰۰۰ بایت محدود هستند.
.Sp
هنگام استفاده از گزینهٔ \fB\-ffunction\-sections\fR، یا هنگام استفاده از گزینه‌های \fB\-mgas\fR و \fB\-mno\-portable\-runtime\fR همراه با یکدیگر تحت HP\-UX با پیونددهندهٔ SOM، فواصل از ابتدای توابع اندازه‌گیری می‌شوند.
.Sp
معمولاً استفاده از این گزینه مطلوب نیست چرا که کارایی را کاهش می‌دهد. با این حال، ممکن است در برنامه‌های بزرگ، به‌ویژه هنگامی که برای ساخت برنامه از پیونددهی جزئی (partial linking) استفاده می‌شود، مفید باشد.
.Sp
انواع فراخوانی‌های طولانیِ استفاده‌شده به قابلیت‌های اسمبلر و پیونددهنده و نوع کد تولیدی بستگی دارد. تأثیر آن در سیستم‌هایی که از فراخوانی‌های مطلق طولانی، و فراخوانی‌های طولانی PIC بر اساس تفاوت نماد یا مرتبط با PC پشتیبانی می‌کنند باید نسبتاً اندک باشد. با این حال، در سیستم‌های ۳۲\-بیتی ELF در کد PIC از یک فراخوانی غیرمستقیم استفاده می‌شود که بسیار طولانی است.
.IP \fB\-mlong\-load\-store\fR 4
.IX Item "-mlong-load-store"
تولید توالی‌های بارگذاری و ذخیره‌سازی ۳\-دستوری، آن‌طور که گاهی توسط پیونددهندهٔ HP\-UX 10 موردنیاز است. این معادل گزینهٔ \fB+k\fR در کامپایلرهای HP است.
.IP \fB\-mno\-space\-regs\fR 4
.IX Item "-mno-space-regs"
تولید کدی با این فرض که مقصد فاقد ثبات‌های فضا (space registers) است. این به GCC اجازه می‌دهد فراخوانی‌های غیرمستقیم سریع‌تری تولید کند و از حالت‌های آدرس‌دهی اندیس بدون مقیاس استفاده نماید.
.Sp
چنین کدی برای سیستم‌های PA سطح ۰ و کرنل‌ها مناسب است.
.IP \fB\-mordered\fR 4
.IX Item "-mordered"
فرض می‌کند که ارجاعات به حافظه مرتب هستند و نیازی به موانع (barriers) نیست.
.IP \fB\-mportable\-runtime\fR 4
.IX Item "-mportable-runtime"
استفاده از قراردادهای فراخوانی قابل‌حمل پیشنهادشده توسط HP برای سیستم‌های ELF.
.IP \fB\-mschedule=\fR\fIcpu\-type\fR 4
.IX Item "-mschedule=cpu-type"
زمان‌بندی کد بر اساس محدودیت‌های نوع ماشین \fIcpu\-type\fR. گزینه‌های انتخابی برای \fIcpu\-type\fR عبارتند از \fB700\fR، \fB7100\fR، \fB7100LC\fR، \fB7200\fR، \fB7300\fR و \fB8000\fR. برای تعیین گزینهٔ زمان‌بندی مناسب برای ماشین خود، به \fI/usr/lib/sched.models\fR در یک سیستم HP\-UX مراجعه کنید. زمان‌بندی پیش‌فرض \fB8000\fR است.
.IP \fB\-msio\fR 4
.IX Item "-msio"
.PD 0
.IP \fB\-mwsio\fR 4
.IX Item "-mwsio"
.PD
گزینهٔ \fB\-msio\fR پیش‌تعریف \f(CW\*(C`_SIO\*(C'\fR را برای IO سرور تولید می‌کند. پیش‌فرض \fB\-mwsio\fR است. این گزینه پیش‌تعریف‌های \f(CW\*(C`_\|_hp9000s700\*(C'\fR، \f(CW\*(C`_\|_hp9000s700_\|_\*(C'\fR و \f(CW\*(C`_WSIO\*(C'\fR را برای IO ایستگاه کاری تولید می‌کند. این گزینه‌ها تحت HP\-UX و HI\-UX در دسترس هستند.
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
تولید خروجیِ حاوی فراخوانی‌های کتابخانه‌ای برای ممیز شناور. \fBهشدار:\fR کتابخانه‌های ضروری برای تمام مقصدهای HPPA در دسترس نیستند. معمولاً از امکانات کامپایلر C عادی ماشین استفاده می‌شود، اما این کار نمی‌تواند مستقیماً در کامپایل متقابل انجام شود. باید تمهیدات لازم را برای فراهم کردن توابع کتابخانه‌ای مناسب جهت کامپایل متقابل در نظر بگیرید.
.Sp
گزینهٔ \fB\-msoft\-float\fR قرارداد فراخوانی را در فایل خروجی تغییر می‌دهد؛ بنابراین تنها در صورتی مفید است که \fIتمام\fR یک برنامه را با این گزینه کامپایل کنید. به‌ویژه برای کارکرد صحیح آن، باید \fIlibgcc.a\fR (کتابخانه‌ای که همراه GCC ارائه می‌شود) را با \fB\-msoft\-float\fR کامپایل کنید.
.IP \fB\-msoft\-mult\fR 4
.IX Item "-msoft-mult"
استفاده از ضرب نرم‌افزاری اعداد صحیح.
.Sp
این گزینه استفاده از دستورالعمل \f(CW\*(C`xmpyu\*(C'\fR را غیرفعال می‌کند.
.IP \fB\-munix=\fR\fIunix\-std\fR 4
.IX Item "-munix=unix-std"
تولید پیش‌تعریف‌های کامپایلر و انتخاب یک فایل آغازین برای استاندارد مشخص‌شدهٔ UNIX. گزینه‌های انتخابی برای \fIunix\-std\fR عبارتند از \fB93\fR، \fB95\fR و \fB98\fR. مقدار \fB93\fR در تمام نسخه‌های HP\-UX پشتیبانی می‌شود. مقدار \fB95\fR در HP\-UX 10.10 و جدیدتر در دسترس است. مقدار \fB98\fR در HP\-UX 11.11 و جدیدتر موجود است. مقادیر پیش‌فرض عبارتند از \fB93\fR برای HP\-UX 10.00، مقدار \fB95\fR برای HP\-UX 10.10 تا 11.00، و \fB98\fR برای HP\-UX 11.11 و جدیدتر.
.Sp
گزینهٔ \fB\-munix=93\fR همان پیش‌تعریف‌های GCC 3.3 و 3.4 را فراهم می‌کند. گزینهٔ \fB\-munix=95\fR پیش‌تعریف‌های اضافی برای \f(CW\*(C`XOPEN_UNIX\*(C'\fR و \f(CW\*(C`_XOPEN_SOURCE_EXTENDED\*(C'\fR و فایل آغازین \fIunix95.o\fR را فراهم می‌آورد. گزینهٔ \fB\-munix=98\fR پیش‌تعریف‌های اضافی برای \f(CW\*(C`_XOPEN_UNIX\*(C'\fR، \f(CW\*(C`_XOPEN_SOURCE_EXTENDED\*(C'\fR، \f(CW\*(C`_INCLUDE_\|_STDC_A1_SOURCE\*(C'\fR و \f(CW\*(C`_INCLUDE_XOPEN_SOURCE_500\*(C'\fR و فایل آغازین \fIunix98.o\fR را فراهم می‌کند.
.Sp
\fIمهم\fR است توجه شود که این گزینه رابط‌های روتین‌های کتابخانه‌ای گوناگون را تغییر می‌دهد. همچنین رفتار عملیاتی کتابخانهٔ C را تحت تأثیر قرار می‌دهد. بنابراین، در استفاده از این گزینه به دقت \fIبسیار زیادی\fR نیاز است.
.Sp
کد کتابخانه‌ای که قصد دارد با بیش از یک استاندارد UNIX کار کند باید متغیر \f(CW\*(C`_\|_xpg4_extended_mask\*(C'\fR را بر حسب نیاز بررسی، تنظیم و بازیابی کند. بیشتر نرم‌افزارهای GNU این قابلیت را ارائه نمی‌دهند.
.IP \fB\-nolibdld\fR 4
.IX Item "-nolibdld"
جلوگیری از تولید گزینه‌های پیونددهی برای جستجوی \fIlibdld.sl\fR هنگامی که گزینهٔ \fB\-static\fR در HP\-UX 10 و جدیدتر مشخص شده باشد.
.IP \fB\-static\fR 4
.IX Item "-static"
پیاده‌سازی \f(CW\*(C`setlocale\*(C'\fR در کتابخانهٔ C در HP\-UX دارای وابستگی به \fIlibdld.sl\fR است. نسخهٔ بایگانی‌شده‌ای از \fIlibdld.sl\fR وجود ندارد. بنابراین، هنگامی که گزینهٔ \fB\-static\fR مشخص می‌شود، گزینه‌های پیونددهی ویژه‌ای برای رفع این وابستگی موردنیاز است.
.Sp
در HP\-UX 10 و جدیدتر، راه‌انداز GCC گزینه‌های لازم برای پیوند با \fIlibdld.sl\fR را در صورت مشخص شدن گزینهٔ \fB\-static\fR اضافه می‌کند. این امر باعث می‌شود باینری حاصل پویا باشد. در پورت ۶۴\-بیتی، پیونددهنده‌ها در هر حال به‌طور پیش‌فرض باینری‌های پویا تولید می‌کنند. می‌توان از گزینهٔ \fB\-nolibdld\fR برای جلوگیری از اضافه کردن این گزینه‌های پیونددهی توسط راه‌انداز GCC استفاده کرد.
.IP \fB\-threads\fR 4
.IX Item "-threads"
افزودن پشتیبانی از چندریسمانی (multithreading) با کتابخانهٔ \fIdce thread\fR تحت HP\-UX. این گزینه پرچم‌ها را هم برای پیش‌پردازنده و هم برای پیونددهنده تنظیم می‌کند.
.PP
\fIگزینه‌های IA\-64 (IA\-64 Options)\fR
.IX Subsection "IA-64 Options"
.PP
این‌ها گزینه‌های \fB\-m\fR تعریف‌شده برای معماری Intel IA\-64 هستند.
.IP \fB\-mbig\-endian\fR 4
.IX Item "-mbig-endian"
تولید کد برای یک مقصد با ترتیب بایت بزرگ‌انتهایان (big\-endian). این حالت پیش‌فرض برای HP\-UX است.
.IP \fB\-mlittle\-endian\fR 4
.IX Item "-mlittle-endian"
تولید کد برای یک مقصد با ترتیب بایت کوچک‌انتهایان (little\-endian). این حالت پیش‌فرض برای AIX5 و GNU/Linux است.
.IP \fB\-mgnu\-as\fR 4
.IX Item "-mgnu-as"
.PD 0
.IP \fB\-mno\-gnu\-as\fR 4
.IX Item "-mno-gnu-as"
.PD
تولید (یا عدم تولید) کد برای اسمبلر GNU. این حالت پیش‌فرض است.
.IP \fB\-mgnu\-ld\fR 4
.IX Item "-mgnu-ld"
.PD 0
.IP \fB\-mno\-gnu\-ld\fR 4
.IX Item "-mno-gnu-ld"
.PD
تولید (یا عدم تولید) کد برای پیونددهندهٔ GNU. این حالت پیش‌فرض است.
.IP \fB\-mno\-pic\fR 4
.IX Item "-mno-pic"
تولید کدی که از ثبات اشاره‌گر سراسری (global pointer) استفاده نمی‌کند. نتیجه، کد مستقل از موقعیت نخواهد بود و ABI مربوط به IA\-64 را نقض می‌کند.
.IP \fB\-mvolatile\-asm\-stop\fR 4
.IX Item "-mvolatile-asm-stop"
.PD 0
.IP \fB\-mno\-volatile\-asm\-stop\fR 4
.IX Item "-mno-volatile-asm-stop".PD
تولید کردن (یا نکردن) یک stop bit بلافاصله پیش و پس از عبارت‌های volatile asm.
.IP \fB\-mregister\-names\fR 4
.IX Item "-mregister-names"
.PD 0
.IP \fB\-mno\-register\-names\fR 4
.IX Item "-mno-register-names"
.PD
تولید کردن (یا نکردن) نام‌های ثبات \fBin\fR، \fBloc\fR و \fBout\fR برای ثبات‌های پشته‌شده (stacked registers). این کار ممکن است خروجی اسمبلر را خواناتر کند.
.IP \fB\-mno\-sdata\fR 4
.IX Item "-mno-sdata"
.PD 0
.IP \fB\-msdata\fR 4
.IX Item "-msdata"
.PD
غیرفعال (یا فعال) کردن بهینه‌سازی‌هایی که از بخش داده‌های کوچک (small data section) استفاده می‌کنند. این گزینه ممکن است برای دور زدن اشکالات بهینه‌ساز مفید باشد.
.IP \fB\-mconstant\-gp\fR 4
.IX Item "-mconstant-gp"
تولید کدی که از یک مقدار اشاره‌گر سراسری (global pointer) ثابت و یکتا استفاده می‌کند. این گزینه هنگام کامپایل کردن کد هسته (kernel) مفید است.
.IP \fB\-mauto\-pic\fR 4
.IX Item "-mauto-pic"
تولید کدی که خود\-بازمکان‌یاب (self\-relocatable) باشد. این گزینه مستلزم \fB\-mconstant\-gp\fR است. این مورد هنگام کامپایل کردن کد سفت‌افزار (firmware) کاربرد دارد.
.IP \fB\-minline\-float\-divide\-min\-latency\fR 4
.IX Item "-minline-float-divide-min-latency"
تولید کد برای تقسیم‌های درون‌خطی (inline) مقادیر ممیز شناور با استفاده از الگوریتم کمینه تاخیر (minimum latency).
.IP \fB\-minline\-float\-divide\-max\-throughput\fR 4
.IX Item "-minline-float-divide-max-throughput"
تولید کد برای تقسیم‌های درون‌خطی مقادیر ممیز شناور با استفاده از الگوریتم بیشینه توان عملیاتی (maximum throughput).
.IP \fB\-mno\-inline\-float\-divide\fR 4
.IX Item "-mno-inline-float-divide"
عدم تولید کد درون‌خطی برای تقسیم‌های مقادیر ممیز شناور.
.IP \fB\-minline\-int\-divide\-min\-latency\fR 4
.IX Item "-minline-int-divide-min-latency"
تولید کد برای تقسیم‌های درون‌خطی مقادیر صحیح با استفاده از الگوریتم کمینه تاخیر.
.IP \fB\-minline\-int\-divide\-max\-throughput\fR 4
.IX Item "-minline-int-divide-max-throughput"
تولید کد برای تقسیم‌های درون‌خطی مقادیر صحیح با استفاده از الگوریتم بیشینه توان عملیاتی.
.IP \fB\-mno\-inline\-int\-divide\fR 4
.IX Item "-mno-inline-int-divide"
عدم تولید کد درون‌خطی برای تقسیم‌های مقادیر صحیح.
.IP \fB\-minline\-sqrt\-min\-latency\fR 4
.IX Item "-minline-sqrt-min-latency"
تولید کد برای ریشه دوم درون‌خطی با استفاده از الگوریتم کمینه تاخیر.
.IP \fB\-minline\-sqrt\-max\-throughput\fR 4
.IX Item "-minline-sqrt-max-throughput"
تولید کد برای ریشه دوم درون‌خطی با استفاده از الگوریتم بیشینه توان عملیاتی.
.IP \fB\-mno\-inline\-sqrt\fR 4
.IX Item "-mno-inline-sqrt"
عدم تولید کد درون‌خطی برای \f(CW\*(C`sqrt\*(C'\fR.
.IP \fB\-mno\-dwarf2\-asm\fR 4
.IX Item "-mno-dwarf2-asm"
.PD 0
.IP \fB\-mdwarf2\-asm\fR 4
.IX Item "-mdwarf2-asm"
.PD
تولید نکردن (یا کردن) کد اسمبلر برای اطلاعات اشکال‌زدایی شماره خط DWARF. این گزینه ممکن است هنگام عدم استفاده از اسمبلر GNU مفید باشد.
.IP \fB\-mearly\-stop\-bits\fR 4
.IX Item "-mearly-stop-bits"
.PD 0
.IP \fB\-mno\-early\-stop\-bits\fR 4
.IX Item "-mno-early-stop-bits"
.PD
اجازه می‌دهد stop bitها زودتر از دستورالعملی که بلافاصله پیش از دستور راه‌انداز stop bit است قرار گیرند. این کار می‌تواند زمان‌بندی دستورالعمل‌ها را بهبود بخشد، اما نه لزوماً در همه شرایط.
.IP \fB\-mfixed\-range=\fR\fIregister\-range\fR 4
.IX Item "-mfixed-range=register-range"
تولید کدی که با بازه ثبات‌های مشخص‌شده مانند ثبات‌های ثابت رفتار می‌کند. ثبات ثابت ثباتی است که تخصیص‌دهنده ثبات (register allocator) نمی‌تواند از آن استفاده کند. این گزینه هنگام کامپایل کد هسته کاربرد دارد. بازه ثبات‌ها با دو ثبات جداشده با یک خط پیوند مشخص می‌شود. چندین بازه ثبات را می‌توان با کاما جدا کرد.
.IP \fB\-mtls\-size=\fR\fItls\-size\fR 4
.IX Item "-mtls-size=tls-size"
مشخص کردن اندازه بیتی آفست‌های بی‌واسطه (immediate) در TLS. مقادیر معتبر عبارتند از 14، 22 و 64.
.IP \fB\-mtune=\fR\fIcpu\-type\fR 4
.IX Item "-mtune=cpu-type"
تنظیم دقیق زمان‌بندی دستورالعمل‌ها برای یک پردازنده خاص. مقادیر معتبر عبارتند از
\&\fBitanium\fR، \fBitanium1\fR، \fBmerced\fR، \fBitanium2\fR
و \fBmckinley\fR.
.IP \fB\-milp32\fR 4
.IX Item "-milp32"
.PD 0
.IP \fB\-mlp64\fR 4
.IX Item "-mlp64"
.PD
تولید کد برای یک محیط ۳۲بیتی یا ۶۴بیتی.
محیط ۳۲بیتی، int، long و اشاره‌گر را روی ۳۲ بیت تنظیم می‌کند.
محیط ۶۴بیتی، int را روی ۳۲ بیت و long و اشاره‌گر را روی ۶۴ بیت تنظیم می‌کند.
این‌ها پرچم‌های اختصاصی HP\-UX هستند.
.IP \fB\-mno\-sched\-br\-data\-spec\fR 4
.IX Item "-mno-sched-br-data-spec"
.PD 0
.IP \fB\-msched\-br\-data\-spec\fR 4
.IX Item "-msched-br-data-spec"
.PD
(غیر)فعال کردن زمان‌بندی حدسی داده‌ها (data speculative scheduling) پیش از reload.
این امر منجر به تولید دستورالعمل‌های \f(CW\*(C`ld.a\*(C'\fR و دستورالعمل‌های بررسی متناظر (\f(CW\*(C`ld.c\*(C'\fR / \f(CW\*(C`chk.a\*(C'\fR) می‌شود.
تنظیمات پیش‌فرض غیرفعال است.
.IP \fB\-msched\-ar\-data\-spec\fR 4
.IX Item "-msched-ar-data-spec"
.PD 0
.IP \fB\-mno\-sched\-ar\-data\-spec\fR 4
.IX Item "-mno-sched-ar-data-spec"
.PD
(فعال/غیرفعال) کردن زمان‌بندی حدسی داده‌ها پس از reload.
این امر منجر به تولید دستورالعمل‌های \f(CW\*(C`ld.a\*(C'\fR و دستورالعمل‌های بررسی متناظر (\f(CW\*(C`ld.c\*(C'\fR / \f(CW\*(C`chk.a\*(C'\fR) می‌شود.
تنظیمات پیش‌فرض فعال است.
.IP \fB\-mno\-sched\-control\-spec\fR 4
.IX Item "-mno-sched-control-spec"
.PD 0
.IP \fB\-msched\-control\-spec\fR 4
.IX Item "-msched-control-spec"
.PD
(غیر)فعال کردن زمان‌بندی حدسی کنترلی (control speculative scheduling). این ویژگی فقط در طول زمان‌بندی ناحیه (یعنی پیش از reload) در دسترس است.
این امر منجر به تولید دستورالعمل‌های \f(CW\*(C`ld.s\*(C'\fR و دستورالعمل‌های بررسی متناظر \f(CW\*(C`chk.s\*(C'\fR می‌شود.
تنظیمات پیش‌فرض غیرفعال است.
.IP \fB\-msched\-br\-in\-data\-spec\fR 4
.IX Item "-msched-br-in-data-spec"
.PD 0
.IP \fB\-mno\-sched\-br\-in\-data\-spec\fR 4
.IX Item "-mno-sched-br-in-data-spec"
.PD
(فعال/غیرفعال) کردن زمان‌بندی حدسی دستورالعمل‌هایی که به بارگذاری‌های حدسی داده پیش از reload وابسته‌اند.
این گزینه فقط زمانی موثر است که \fB\-msched\-br\-data\-spec\fR فعال باشد.
تنظیمات پیش‌فرض فعال است.
.IP \fB\-msched\-ar\-in\-data\-spec\fR 4
.IX Item "-msched-ar-in-data-spec"
.PD 0
.IP \fB\-mno\-sched\-ar\-in\-data\-spec\fR 4
.IX Item "-mno-sched-ar-in-data-spec"
.PD
(فعال/غیرفعال) کردن زمان‌بندی حدسی دستورالعمل‌هایی که به بارگذاری‌های حدسی داده پس از reload وابسته‌اند.
این گزینه فقط زمانی موثر است که \fB\-msched\-ar\-data\-spec\fR فعال باشد.
تنظیمات پیش‌فرض فعال است.
.IP \fB\-msched\-in\-control\-spec\fR 4
.IX Item "-msched-in-control-spec"
.PD 0
.IP \fB\-mno\-sched\-in\-control\-spec\fR 4
.IX Item "-mno-sched-in-control-spec"
.PD
(فعال/غیرفعال) کردن زمان‌بندی حدسی دستورالعمل‌هایی که به بارگذاری‌های حدسی کنترلی وابسته‌اند.
این گزینه فقط زمانی موثر است که \fB\-msched\-control\-spec\fR فعال باشد.
تنظیمات پیش‌فرض فعال است.
.IP \fB\-mno\-sched\-count\-spec\-in\-critical\-path\fR 4
.IX Item "-mno-sched-count-spec-in-critical-path"
.PD 0
.IP \fB\-msched\-count\-spec\-in\-critical\-path\fR 4
.IX Item "-msched-count-spec-in-critical-path"
.PD
در صورت فعال بودن، وابستگی‌های حدسی در حین محاسبه اولویت دستورالعمل‌ها لحاظ می‌شوند. این کار استفاده از حدس‌زدن را کمی محتاطانه‌تر می‌کند.
تنظیمات پیش‌فرض غیرفعال است.
.IP \fB\-msched\-spec\-ldc\fR 4
.IX Item "-msched-spec-ldc"
.PD 0
.IP \fB\-mno\-sched\-spec\-ldc\fR 4
.IX Item "-mno-sched-spec-ldc"
.PD
استفاده از بررسی ساده برای حدس داده‌ها. این گزینه به‌طور پیش‌فرض فعال است..IP \fB\-msched\-control\-spec\-ldc\fR 4
.IX Item "-msched-control-spec-ldc"
.PD 0
.IP \fB\-mno\-sched\-control\-spec\-ldc\fR 4
.IX Item "-mno-sched-control-spec-ldc"
.PD
استفاده از یک بررسی ساده برای گمانه‌زنی کنترلی (control speculation). این گزینه به‌طور پیش‌فرض فعال است.
.IP \fB\-msched\-stop\-bits\-after\-every\-cycle\fR 4
.IX Item "-msched-stop-bits-after-every-cycle"
.PD 0
.IP \fB\-mno\-sched\-stop\-bits\-after\-every\-cycle\fR 4
.IX Item "-mno-sched-stop-bits-after-every-cycle"
.PD
قرار دادن یک بیت توقف (stop bit) پس از هر چرخه هنگام زمان‌بندی. این گزینه به‌طور
پیش‌فرض فعال است.
.IP \fB\-msched\-fp\-mem\-deps\-zero\-cost\fR 4
.IX Item "-msched-fp-mem-deps-zero-cost"
.PD 0
.IP \fB\-mno\-sched\-fp\-mem\-deps\-zero\-cost\fR 4
.IX Item "-mno-sched-fp-mem-deps-zero-cost"
.PD
فرض می‌کند که بارگذاری‌ها و ذخیره‌سازی‌های ممیز شناور در صورت قرارگیری در یک گروه دستورالعمل،
احتمالاً باعث تداخل نمی‌شوند. این گزینه به‌طور پیش‌فرض غیرفعال
است.
.IP \fB\-msel\-sched\-dont\-check\-control\-spec\fR 4
.IX Item "-msel-sched-dont-check-control-spec"
.PD 0
.IP \fB\-mno\-sel\-sched\-dont\-check\-control\-spec\fR 4
.IX Item "-mno-sel-sched-dont-check-control-spec"
.PD
تولید بررسی‌ها برای گمانه‌زنی کنترلی در زمان‌بندی انتخابی.
این پرچم به‌طور پیش‌فرض غیرفعال است.
.IP \fB\-msched\-max\-memory\-insns=\fR\fImax\-insns\fR 4
.IX Item "-msched-max-memory-insns=max-insns"
محدود کردن تعداد دستورالعمل‌های حافظه در هر گروه دستورالعمل، با دادن اولویت
کمتر به دستورالعمل‌های حافظه بعدی که سعی در زمان‌بندی در همان گروه دستورالعمل
دارند. غالباً برای جلوگیری از تداخل‌های بانک حافظه نهان مفید است.
مقدار پیش‌فرض 1 است.
.IP \fB\-msched\-max\-memory\-insns\-hard\-limit\fR 4
.IX Item "-msched-max-memory-insns-hard-limit"
.PD 0
.IP \fB\-mno\-sched\-max\-memory\-insns\-hard\-limit\fR 4
.IX Item "-mno-sched-max-memory-insns-hard-limit"
.PD
محدودیت مشخص‌شده توسط \fBmsched\-max\-memory\-insns\fR را به یک محدودیت سخت (hard limit)
تبدیل می‌کند، و وجود بیش از آن تعداد را در یک گروه دستورالعمل مجاز نمی‌داند.
در غیر این صورت، این حد «نرم» (soft) است؛ بدین معنی که با رسیدن به حد مجاز،
عملیات‌های غیرحافظه‌ای ترجیح داده می‌شوند، اما عملیات‌های حافظه همچنان
ممکن است زمان‌بندی شوند.
.PP
\fIگزینه‌های LM32\fR
.IX Subsection "LM32 Options"
.PP
این گزینه‌های \fB\-m\fR برای معماری LatticeMico32 تعریف شده‌اند:
.IP \fB\-mbarrel\-shift\-enabled\fR 4
.IX Item "-mbarrel-shift-enabled"
فعال کردن دستورالعمل‌های جابجایی بشکه‌ای (barrel\-shift).
.IP \fB\-mdivide\-enabled\fR 4
.IX Item "-mdivide-enabled"
فعال کردن دستورالعمل‌های تقسیم و باقیمانده (modulus).
.IP \fB\-mmultiply\-enabled\fR 4
.IX Item "-mmultiply-enabled"
فعال کردن دستورالعمل‌های ضرب.
.IP \fB\-msign\-extend\-enabled\fR 4
.IX Item "-msign-extend-enabled"
فعال کردن دستورالعمل‌های گسترش علامت (sign extend).
.IP \fB\-muser\-enabled\fR 4
.IX Item "-muser-enabled"
فعال کردن دستورالعمل‌های تعریف‌شده توسط کاربر.
.PP
\fIگزینه‌های LoongArch\fR
.IX Subsection "LoongArch Options"
.PP
این گزینه‌های خط فرمان برای مقصدهای LoongArch تعریف شده‌اند:
.IP \fB\-march=\fR\fIarch\-type\fR 4
.IX Item "-march=arch-type"
تولید دستورالعمل‌ها برای نوع ماشین \fIarch\-type\fR.
\&\fB\-march=\fR\fIarch\-type\fR به GCC اجازه می‌دهد کدی تولید کند که
ممکن است روی پردازنده‌هایی غیر از نوع مشخص‌شده اصلاً اجرا نشود.
.Sp
انتخاب‌ها برای \fIarch\-type\fR عبارتند از:
.RS 4
.IP \fBnative\fR 4
.IX Item "native"
نوع پردازنده محلی که توسط کامپایلر بومی تشخیص داده می‌شود.
.IP \fBloongarch64\fR 4
.IX Item "loongarch64"
پردازنده عمومی ۶۴ بیتی LoongArch.
.IP \fBla464\fR 4
.IX Item "la464"
پردازنده مبتنی بر LA464 در LoongArch به همراه LSX و LASX.
.IP \fBla664\fR 4
.IX Item "la664"
پردازنده مبتنی بر LA664 در LoongArch به همراه LSX و LASX
و تمام دستورالعمل‌های نسخه ۱.۱ LoongArch.
.IP \fBla64v1.0\fR 4
.IX Item "la64v1.0"
معماری LoongArch64 نسخه ISA 1.0.
.IP \fBla64v1.1\fR 4
.IX Item "la64v1.1"
معماری LoongArch64 نسخه ISA 1.1.
.IP \fBla32v1.0\fR 4
.IX Item "la32v1.0"
معماری LoongArch32 نسخه ISA 1.0.
.IP \fBla32rv1.0\fR 4
.IX Item "la32rv1.0"
معماری LoongArch32 کاهش‌یافته (Reduced ISA) نسخه 1.0.
.RE
.RS 4
.Sp
اطلاعات بیشتر درباره نسخه‌های ISA برای LoongArch را می‌توانید در
<\fBhttps://github.com/loongson/la\-toolchain\-conventions\fR>
بیابید.
.RE
.IP \fB\-mtune=\fR\fItune\-type\fR 4
.IX Item "-mtune=tune-type"
بهینه‌سازی کد تولیدشده برای پردازنده مقصد داده‌شده.
.Sp
انتخاب‌ها برای \fItune\-type\fR عبارتند از:
.RS 4
.IP \fBnative\fR 4
.IX Item "native"
نوع پردازنده محلی که توسط کامپایلر بومی تشخیص داده می‌شود.
.IP \fBgeneric\fR 4
.IX Item "generic"
پردازنده عمومی LoongArch.
.IP \fBloongarch64\fR 4
.IX Item "loongarch64"
پردازنده عمومی ۶۴ بیتی LoongArch.
.IP \fBla464\fR 4
.IX Item "la464"
هسته LA464 در LoongArch.
.IP \fBla664\fR 4
.IX Item "la664"
هسته LA664 در LoongArch.
.IP \fBloongarch32\fR 4
.IX Item "loongarch32"
پردازنده عمومی ۳۲ بیتی LoongArch.
.RE
.RS 4
.RE
.IP \fB\-mabi=\fR\fIbase\-abi\-type\fR 4
.IX Item "-mabi=base-abi-type"
تولید کد برای قرارداد فراخوانی (calling convention) مشخص‌شده.
\&\fIbase\-abi\-type\fR می‌تواند یکی از موارد زیر باشد:
.RS 4
.IP \fBlp64d\fR 4
.IX Item "lp64d"
از ثبات‌های عمومی ۶۴ بیتی و ثبات‌های ممیز شناور ۳۲/۶۴ بیتی
برای ارسال پارامتر استفاده می‌کند. مدل داده LP64 است، که در آن \fBint\fR
برابر ۳۲ بیت بوده، در حالی که \fBlong int\fR و اشاره‌گرها ۶۴ بیتی هستند.
.IP \fBlp64f\fR 4
.IX Item "lp64f"
از ثبات‌های عمومی ۶۴ بیتی و ثبات‌های ممیز شناور ۳۲ بیتی
برای ارسال پارامتر استفاده می‌کند. مدل داده LP64 است، که در آن \fBint\fR
برابر ۳۲ بیت بوده، در حالی که \fBlong int\fR و اشاره‌گرها ۶۴ بیتی هستند.
.IP \fBlp64s\fR 4
.IX Item "lp64s"
از ثبات‌های عمومی ۶۴ بیتی و بدون ثبات‌های ممیز شناور
برای ارسال پارامتر استفاده می‌کند. مدل داده LP64 است، که در آن \fBint\fR
برابر ۳۲ بیت بوده، در حالی که \fBlong int\fR و اشاره‌گرها ۶۴ بیتی هستند.
.RE
.RS 4
.RE
.IP \fB\-mfpu=\fR\fIfpu\-type\fR 4
.IX Item "-mfpu=fpu-type"
تولید کد برای نوع FPU مشخص‌شده، که می‌تواند یکی از موارد زیر باشد:
.RS 4
.IP \fB64\fR 4
.IX Item "64"
اجازه استفاده از دستورالعمل‌های ممیز شناور سخت‌افزاری را برای
عملیات‌های ۳۲ بیتی و ۶۴ بیتی می‌دهد.
.IP \fB32\fR 4
.IX Item "32"
اجازه استفاده از دستورالعمل‌های ممیز شناور سخت‌افزاری را برای
عملیات‌های ۳۲ بیتی می‌دهد.
.IP \fBnone\fR 4
.IX Item "none"
.PD 0
.IP \fB0\fR 4
.IX Item "0".PD
جلوگیری از استفاده از دستورالعمل‌های ممیز شناور سخت‌افزاری.
.RE
.RS 4
.RE
.IP \fB\-msimd=\fR\fIsimd\-type\fR 4
.IX Item "-msimd=simd-type"
فعال‌سازی تولید دستورالعمل‌های LoongArch SIMD برای برداری‌سازی (vectorization)
و از طریق توابع توکار (builtin functions). این مقدار می‌تواند یکی از موارد زیر باشد:
.RS 4
.IP \fBlasx\fR 4
.IX Item "lasx"
فعال‌سازی تولید دستورالعمل‌ها از افزونهٔ ۲۵۶ بیتی LoongArch Advanced
SIMD Extension (LASX) و افزونهٔ ۱۲۸ بیتی LoongArch SIMD Extension (LSX).
.IP \fBlsx\fR 4
.IX Item "lsx"
فعال‌سازی تولید دستورالعمل‌ها از افزونهٔ ۱۲۸ بیتی LoongArch SIMD
Extension (LSX).
.IP \fBnone\fR 4
.IX Item "none"
هیچ دستورالعمل LoongArch SIMD تولید نمی‌شود.
.RE
.RS 4
.RE
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
اجبار \fB\-mfpu=none\fR و جلوگیری از استفاده از ثبات‌های ممیز شناور
برای انتقال پارامترها. این گزینه ممکن است ABI هدف را
تغییر دهد.
.IP \fB\-msingle\-float\fR 4
.IX Item "-msingle-float"
اجبار \fB\-mfpu=32\fR و مجاز ساختن استفاده از ثبات‌های ممیز شناور ۳۲ بیتی
برای انتقال پارامترها. این گزینه ممکن است ABI هدف را
تغییر دهد.
.IP \fB\-mdouble\-float\fR 4
.IX Item "-mdouble-float"
اجبار \fB\-mfpu=64\fR و مجاز ساختن استفاده از ثبات‌های ممیز شناور ۳۲/۶۴ بیتی
برای انتقال پارامترها. این گزینه ممکن است ABI هدف را
تغییر دهد.
.IP \fB\-mlasx\fR 4
.IX Item "-mlasx"
.PD 0
.IP \fB\-mno\-lasx\fR 4
.IX Item "-mno-lasx"
.IP \fB\-mlsx\fR 4
.IX Item "-mlsx"
.IP \fB\-mno\-lsx\fR 4
.IX Item "-mno-lsx"
.PD
تنظیم تدریجی دامنهٔ افزونه‌های SIMD (شامل none / LSX / LASX)
که کامپایلر می‌تواند برای تولید کد استفاده کند. فعال‌سازی LASX با
\&\fB\-mlasx\fR به‌طور خودکار LSX را فعال می‌کند،
و غیرفعال‌سازی LSX با \fB\-mno\-lsx\fR
به‌طور خودکار LASX را غیرفعال می‌سازد. این گزینه‌های ویژهٔ گرداننده بر وضعیت نهایی
پیکربندی \&\fB\-msimd\fR اثر می‌گذارند و به‌ترتیبی که در خط فرمان گردانندهٔ GCC ظاهر
می‌شوند تغییرات تدریجی اعمال می‌کنند، و در نهایت گزینهٔ استاندارد و نهایی‌شدهٔ
\&\fB\-msimd\fR را که به خود کامپایلر ارسال می‌شود حاصل می‌نمایند.
.IP \fB\-mbranch\-cost=\fR\fIn\fR 4
.IX Item "-mbranch-cost=n"
تنظیم هزینهٔ انشعاب‌ها به تقریباً \fIn\fR دستورالعمل.
.IP \fB\-maddr\-reg\-reg\-cost=\fR\fIn\fR 4
.IX Item "-maddr-reg-reg-cost=n"
تنظیم هزینهٔ ADDRESS_REG_REG به مقدار محاسبه‌شده توسط \fIn\fR.
.IP \fB\-mcheck\-zero\-division\fR 4
.IX Item "-mcheck-zero-division"
.PD 0
.IP \fB\-mno\-check\-zero\-divison\fR 4
.IX Item "-mno-check-zero-divison"
.PD
ایجاد تله (عدم ایجاد تله) در صورت تقسیم عدد صحیح بر صفر. مقدار پیش‌فرض
برای \fB\-O0\fR یا \fB\-Og\fR برابر با \&\fB\-mcheck\-zero\-division\fR، و برای
سایر سطوح بهینه‌سازی برابر با \&\fB\-mno\-check\-zero\-division\fR است.
.IP \fB\-mbreak\-code=\fR\fIcode\fR 4
.IX Item "-mbreak-code=code"
تولید یک دستورالعمل \f(CW\*(C`break\*(C'\fR \fIcode\fR برای تله‌های جبران‌ناپذیر
از \f(CW\*(C`_\|_builtin_trap\*(C'\fR یا موارد درج‌شده توسط کامپایلر (برای نمونه
یک مسیر اشتباه ایزوله‌شده با
\&\fB\-fisolate\-erroneous\-paths\-dereference\fR)، یا یک
دستورالعمل \&\f(CW\*(C`amswap.w $r0, $r1, $r0\*(C'\fR که در صورت منفی بودن یا
بزرگ‌تر از ۳۲۷۶۷ بودن \fIcode\fR باعث می‌شود سخت‌افزار یک خطای Instruction Not\-defined
را برانگیزد. مقدار پیش‌فرض \-1 است، به این معنی که از دستورالعمل
\&\f(CW\*(C`amswap.w\*(C'\fR استفاده شود.
.IP \fB\-mcond\-move\-int\fR 4
.IX Item "-mcond-move-int"
.PD 0
.IP \fB\-mno\-cond\-move\-int\fR 4
.IX Item "-mno-cond-move-int"
.PD
انتقال‌های شرطی برای داده‌های صحیح در ثبات‌های همه‌منظوره
فعال (غیرفعال) می‌شوند. پیش‌فرض \fB\-mcond\-move\-int\fR است.
.IP \fB\-mcond\-move\-float\fR 4
.IX Item "-mcond-move-float"
.PD 0
.IP \fB\-mno\-cond\-move\-float\fR 4
.IX Item "-mno-cond-move-float"
.PD
انتقال‌های شرطی برای ثبات‌های ممیز شناور فعال (غیرفعال) می‌شوند.
پیش‌فرض \fB\-mcond\-move\-float\fR است.
.IP \fB\-mmemcpy\fR 4
.IX Item "-mmemcpy"
.PD 0
.IP \fB\-mno\-memcpy\fR 4
.IX Item "-mno-memcpy"
.PD
اجبار (عدم اجبار) به استفاده از \f(CW\*(C`memcpy\*(C'\fR برای انتقال‌های قطعه‌ای غیربدیهی.
پیش‌فرض \fB\-mno\-memcpy\fR است که به GCC اجازه می‌دهد اکثر کپی‌های با
اندازهٔ ثابت را درون‌خطی (inline) کند. تنظیم سطح بهینه‌سازی روی \fB\-Os\fR نیز
استفاده از \f(CW\*(C`memcpy\*(C'\fR را اجباری می‌کند، اما تعیین صریح \fB\-mno\-memcpy\fR
می‌تواند این رفتار را لغو کند، صرف‌نظر از ترتیبی که این گزینه‌ها در خط فرمان
قرار گرفته‌اند.
.IP \fB\-mstrict\-align\fR 4
.IX Item "-mstrict-align"
.PD 0
.IP \fB\-mno\-strict\-align\fR 4
.IX Item "-mno-strict-align"
.PD
اجتناب از یا مجاز دانستن ایجاد دسترسی‌هایی به حافظه که ممکن است همان‌گونه که در
مشخصات معماری شرح داده شده، بر روی مرز طبیعی شیء هم‌تراز نشده باشند. پیش‌فرض
\&\fB\-mno\-strict\-align\fR است.
.IP "\fB\-G\fR \fInum\fR" 4
.IX Item "-G num"
قرار دادن داده‌های سراسری و ایستا با اندازهٔ کوچک‌تر از \fInum\fR بایت در یک
بخش داده‌های کوچک (small data section). مقدار پیش‌فرض 0 است.
.IP \fB\-mmax\-inline\-memcpy\-size=\fR\fIn\fR 4
.IX Item "-mmax-inline-memcpy-size=n"
درون‌خطی‌سازی تمام انتقال‌های قطعه‌ای (مانند فراخوانی‌های \f(CW\*(C`memcpy\*(C'\fR یا رونوشت ساختارها)
که کوچک‌تر یا مساوی \fIn\fR بایت هستند. مقدار پیش‌فرض \fIn\fR برابر ۱۰۲۴ است.
.IP \fB\-mcmodel=\fR\fIcode\-model\fR 4
.IX Item "-mcmodel=code-model"
تنظیم مدل کد به یکی از موارد زیر:
.RS 4
.IP "\fBtiny\-static (هنوز پیاده‌سازی نشده)\fR" 4
.IX Item "tiny-static (هنوز پیاده‌سازی نشده)"
.PD 0
.IP "\fBtiny (هنوز پیاده‌سازی نشده)\fR" 4
.IX Item "tiny (هنوز پیاده‌سازی نشده)"
.IP \fBnormal\fR 4
.IX Item "normal"
.PD
بخش کد (text segment) باید در فضای آدرس‌دهی ۱۲۸ مگابایتی باشد. بخش داده (data segment)
باید در فضای آدرس‌دهی ۲ گیگابایتی باشد.
.IP \fBmedium\fR 4
.IX Item "medium"
بخش کد و بخش داده باید درون فضای آدرس‌دهی ۲ گیگابایتی باشند.
این مدل کد پیش‌فرض است مگر اینکه GCC با گزینهٔ
\&\fB\-\-with\-cmodel=\fR با مدل کد متفاوتی پیکربندی شده باشد.
.IP "\fBlarge (هنوز پیاده‌سازی نشده)\fR" 4
.IX Item "large (هنوز پیاده‌سازی نشده)"
.PD 0
.IP \fBextreme\fR 4
.IX Item "extreme"
.PD
این حالت اندازهٔ بخش کد و بخش داده را محدود نمی‌کند.
گزینهٔ \fB\-mcmodel=extreme\fR با \fB\-fplt\fR
و/یا \fB\-mexplicit\-relocs=none\fR ناسازگار است.
.RE
.RS 4
.RE
.IP \fB\-mexplicit\-relocs=\fR\fIstyle\fR 4
.IX Item "-mexplicit-relocs=style"
.PD 0
.IP \fB\-mexplicit\-relocs\fR 4
.IX Item "-mexplicit-relocs"
.IP \fB\-mno\-explicit\-relocs\fR 4
.IX Item "-mno-explicit-relocs"
.PD
تعیین زمان استفاده از عملگرهای بازآرایی (relocation operators) اسمبلر در مواجهه با
آدرس‌های نمادین. راهکار جایگزین استفاده از ماکروهای اسمبلر است که ممکن است
زمان‌بندی دستورالعمل‌ها را محدود کند اما امکان بهینه‌سازی پیونددهنده (linker relaxation) را می‌دهد.
با \fB\-mexplicit\-relocs=none\fR، ماکروهای اسمبلر همواره استفاده می‌شوند؛
با \fB\-mexplicit\-relocs=always\fR، عملگرهای بازآرایی اسمبلر همواره استفاده می‌شوند؛
و با \fB\-mexplicit\-relocs=auto\fR، کامپایلر در جایی که امکان بهینه‌سازی پیونددهنده وجود ندارد
برای بهبود کیفیت کد از عملگرهای بازآرایی، و در سایر جاها از ماکروها استفاده می‌کند.
.Sp
مقدار پیش‌فرض
این گزینه بر اساس قابلیت‌های اسمبلر شناسایی‌شده در زمان ساخت GCC و مقدار \fB\-mrelax\fR تعیین می‌شود:
\&\fB\-mexplicit\-relocs=none\fR اگر اسمبلر اصلاً از عملگرهای بازآرایی پشتیبانی نکند،
\&\fB\-mexplicit\-relocs=always\fR اگر اسمبلر از عملگرهای بازآرایی پشتیبانی کند ولی \fB\-mrelax\fR فعال نباشد،
\&\fB\-mexplicit\-relocs=auto\fR اگر اسمبلر از عملگرهای بازآرایی پشتیبانی کند و \fB\-mrelax\fR نیز فعال باشد.
.Sp
برای سازگاری با نسخه‌های پیشین، \fB\-mexplicit\-relocs\fR معادل
\&\fB\-mexplicit\-relocs=always\fR است، در حالی که \fB\-mno\-explicit\-relocs\fR
معادل \fB\-mexplicit\-relocs=none\fR می‌باشد..IP \fB\-mdirect\-extern\-access\fR 4
.IX Item "-mdirect-extern-access"
.PD 0
.IP \fB\-mno\-direct\-extern\-access\fR 4
.IX Item "-mno-direct-extern-access"
.PD
استفاده از GOT برای دسترسی به نمادهای خارجی را کنترل می‌کند. حالت پیش‌فرض
\&\fB\-mno\-direct\-extern\-access\fR است: از GOT برای نمادهای خارجی با
دید پیش‌فرض (default visibility) استفاده می‌شود، اما برای سایر نمادهای خارجی استفاده نمی‌شود.
.Sp
با \fB\-mdirect\-extern\-access\fR، از GOT استفاده نمی‌شود و همهٔ نمادهای
خارجی به‌صورت وابسته به PC آدرس‌دهی می‌شوند. این گزینه \fBفقط\fR برای
محیط‌هایی مناسب است که در آن‌ها هیچ پیوند پویایی انجام نمی‌شود؛ مانند سفت‌افزارها،
هسته‌های سیستم‌عامل، یا فایل‌های اجرایی پیوندشده با \fB\-static\fR یا \fB\-static\-pie\fR.
گزینهٔ \fB\-mdirect\-extern\-access\fR با \fB\-fPIC\fR یا
\&\fB\-fpic\fR سازگار نیست.
.IP \fB\-mrelax\fR 4
.IX Item "-mrelax"
.PD 0
.IP \fB\-mno\-relax\fR 4
.IX Item "-mno-relax"
.PD
از ساده‌سازی‌های پیونددهنده (linker relaxations) بهره می‌گیرد (یا نمی‌گیرد). اگر
\&\fB\-mpass\-mrelax\-to\-as\fR فعال باشد، این گزینه به
اسمبلر نیز فرستاده می‌شود. مقدار پیش‌فرض هنگام ساخت GCC با
تشخیص پشتیبانیِ اسمبلرِ متناظر تعیین می‌شود:
اگر اسمبلر هم از گزینهٔ \fB\-mrelax\fR و هم از ساده‌سازی پرش شرطی پشتیبانی کند،
\&\fB\-mrelax\fR انتخاب می‌شود (این مورد الزامی است و در غیر این صورت ممکن است رهنمودهای
\&\f(CW\*(C`.align\*(C'\fR و دستورالعمل‌های پرش شرطی در کد اسمبلی
خروجی داده‌شده توسط GCC به دلیل سرریز بازنشانی (relocation overflow) توسط اسمبلر رد شوند)،
در غیر این صورت \fB\-mno\-relax\fR خواهد بود.
.IP \fB\-mpass\-mrelax\-to\-as\fR 4
.IX Item "-mpass-mrelax-to-as"
.PD 0
.IP \fB\-mno\-pass\-mrelax\-to\-as\fR 4
.IX Item "-mno-pass-mrelax-to-as"
.PD
گزینهٔ \fB\-mrelax\fR یا \fB\-mno\-relax\fR را به اسمبلر
می‌فرستد (یا نمی‌فرستد). پیش‌فرض هنگام ساخت GCC با
تشخیص پشتیبانیِ اسمبلرِ مربوطه تعیین می‌شود:
اگر اسمبلر از گزینهٔ \fB\-mrelax\fR پشتیبانی کند، \fB\-mpass\-mrelax\-to\-as\fR
و در غیر این صورت \fB\-mno\-pass\-mrelax\-to\-as\fR خواهد بود.
این گزینه بیشتر برای اشکال‌زدایی یا تعامل با
اسمبلرهایی غیر از اسمبلر زمان ساخت کاربرد دارد.
.IP \fB\-mrecip\fR 4
.IX Item "-mrecip"
این گزینه استفاده از دستورالعمل‌های برآورد معکوس و برآورد جذر
معکوس را با گام‌های اضافهٔ نیوتن\-رافسون (Newton\-Raphson) برای افزایش
دقت، به جای انجام عمل تقسیم یا جذر و تقسیم برای آرگومان‌های
ممیز شناور فعال می‌کند.
این دستورالعمل‌ها تنها زمانی تولید می‌شوند که \fB\-funsafe\-math\-optimizations\fR
همراه با \fB\-ffinite\-math\-only\fR و
\&\fB\-fno\-trapping\-math\fR فعال شده باشد.
این گزینه به‌طور پیش‌فرض غیرفعال است. پیش از استفاده از این گزینه، باید مطمئن شوید
پردازندهٔ مقصد از دستورالعمل‌های \f(CW\*(C`frecipe\*(C'\fR و \f(CW\*(C`frsqrte\*(C'\fR پشتیبانی می‌کند.
توجه داشته باشید اگرچه توان عملیاتی این دنباله بیشتر از توان عملیاتی
دستورالعمل غیرمعکوس است، اما دقت دنباله می‌تواند تا ۲ ulp کاهش یابد
(یعنی معکوس 1.0 برابر با 0.99999994 می‌شود).
.IP \fB\-mrecip=\fR\fIopt\fR 4
.IX Item "-mrecip=opt"
این گزینه مشخص می‌کند کدام دستورالعمل‌های برآورد معکوس
می‌توانند استفاده شوند. آرگومان \fIopt\fR فهرستی از گزینه‌ها است که با کاما از هم جدا شده‌اند، و ممکن
است پیش از آن‌ها از علامت \fB!\fR برای معکوس کردن گزینه استفاده شود:
.RS 4
.IP \fBall\fR 4
.IX Item "all"
تمام دستورالعمل‌های برآورد را فعال می‌کند.
.IP \fBdefault\fR 4
.IX Item "default"
دستورالعمل‌های پیش‌فرض را فعال می‌کند که معادل \fB\-mrecip\fR است.
.IP \fBnone\fR 4
.IX Item "none"
تمام دستورالعمل‌های برآورد را غیرفعال می‌کند که معادل \fB\-mno\-recip\fR است.
.IP \fBdiv\fR 4
.IX Item "div"
تقریب را برای تقسیم اسکالر فعال می‌کند.
.IP \fBvec\-div\fR 4
.IX Item "vec-div"
تقریب را برای تقسیم برداری فعال می‌کند.
.IP \fBsqrt\fR 4
.IX Item "sqrt"
تقریب را برای جذر اسکالر فعال می‌کند.
.IP \fBvec\-sqrt\fR 4
.IX Item "vec-sqrt"
تقریب را برای جذر برداری فعال می‌کند.
.IP \fBrsqrt\fR 4
.IX Item "rsqrt"
تقریب را برای جذر معکوس اسکالر فعال می‌کند.
.IP \fBvec\-rsqrt\fR 4
.IX Item "vec-rsqrt"
تقریب را برای جذر معکوس برداری فعال می‌کند.
.RE
.RS 4
.Sp
بنابراین، به عنوان مثال، \fB\-mrecip=all,!sqrt\fR تمام
تقریب‌های معکوس را به جز جذر اسکالر فعال می‌سازد.
.RE
.IP \fB\-mfrecipe\fR 4
.IX Item "-mfrecipe"
.PD 0
.IP \fB\-mno\-frecipe\fR 4
.IX Item "-mno-frecipe"
.PD
استفاده (یا عدم استفاده) از دستورالعمل‌های \f(CW\*(C`frecipe.{s/d}\*(C'\fR و \f(CW\*(C`frsqrte.{s/d}\*(C'\fR.
هنگام همگردانی با \fB\-march=la664\fR،
این گزینه به‌طور پیش‌فرض فعال است. در غیر این صورت، پیش‌فرض \fB\-mno\-frecipe\fR است.
.IP \fB\-mdiv32\fR 4
.IX Item "-mdiv32"
.PD 0
.IP \fB\-mno\-div32\fR 4
.IX Item "-mno-div32"
.PD
استفاده (یا عدم استفاده) از دستورالعمل‌های \f(CW\*(C`div.w[u]\*(C'\fR و \f(CW\*(C`mod.w[u]\*(C'\fR با ورودی‌ای
که علامت آن بسط داده نشده است (sign\-extended). هنگام همگردانی با \fB\-march=la664\fR، این گزینه به‌طور پیش‌فرض
فعال است. در غیر این صورت، پیش‌فرض \fB\-mno\-div32\fR است.
.IP \fB\-mlam\-bh\fR 4
.IX Item "-mlam-bh"
.PD 0
.IP \fB\-mno\-lam\-bh\fR 4
.IX Item "-mno-lam-bh"
.PD
استفاده (یا عدم استفاده) از دستورالعمل‌های \f(CW\*(C`am{swap/add}[_db].{b/h}\*(C'\fR.
هنگام همگردانی با
\&\fB\-march=la664\fR، به‌طور پیش‌فرض فعال است. در غیر این صورت،
پیش‌فرض \fB\-mno\-lam\-bh\fR است.
.IP \fB\-mlamcas\fR 4
.IX Item "-mlamcas"
.PD 0
.IP \fB\-mno\-lamcas\fR 4
.IX Item "-mno-lamcas"
.PD
استفاده (یا عدم استفاده) از دستورالعمل‌های \f(CW\*(C`amcas[_db].{b/h/w/d}\*(C'\fR.
هنگام همگردانی با
\&\fB\-march=la664\fR، به‌طور پیش‌فرض فعال است. در غیر این صورت، پیش‌فرض
\&\fB\-mno\-lamcas\fR است.
.IP \fB\-mld\-seq\-sa\fR 4
.IX Item "-mld-seq-sa"
.PD 0
.IP \fB\-mno\-ld\-seq\-sa\fR 4
.IX Item "-mno-ld-seq-sa"
.PD
مشخص می‌کند که آیا به یک سد بارگذاری\-بارگذاری (load\-load barrier) برای آدرس یکسان (\f(CW\*(C`dbar 0x700\*(C'\fR) نیاز است یا خیر. هنگام
همگردانی با \fB\-march=la664\fR، به‌طور پیش‌فرض فعال است.
در غیر این صورت پیش‌فرض
\&\fB\-mno\-ld\-seq\-sa\fR است و به سد بارگذاری\-بارگذاری نیاز خواهد بود.
.IP \fB\-mscq\fR 4
.IX Item "-mscq"
.PD 0
.IP \fB\-mno\-scq\fR 4
.IX Item "-mno-scq"
.PD
استفاده (یا عدم استفاده) از دستورالعمل ذخیرهٔ شرطی ۱۶ بایتی \f(CW\*(C`sc.q\*(C'\fR.
در صورتی که نوع ماشین تعیین‌شده با
\&\fB\-march=\fR از این دستورالعمل پشتیبانی کند، مقدار پیش‌فرض \fB\-mscq\fR است؛ در غیر این صورت \fB\-mno\-scq\fR خواهد بود.
.IP \fB\-mtls\-dialect=\fR\fIopt\fR 4
.IX Item "-mtls-dialect=opt"
این گزینه مشخص می‌کند کدام گویش TLS برای مدل‌های پویای عمومی (general dynamic) و
پویای محلی (local dynamic) مورد استفاده قرار گیرد. آرگومان \fIopt\fR می‌تواند یکی از مقادیر زیر باشد:
.RS 4
.IP \fBtrad\fR 4
.IX Item "trad"
استفاده از TLS سنتی. این مقدار پیش‌فرض است.
.IP \fBdesc\fR 4
.IX Item "desc"
استفاده از توصیف‌کننده‌های TLS.
.RE
.RS 4
.RE
.IP \fB\-mannotate\-tablejump\fR 4
.IX Item "-mannotate-tablejump"
.PD 0
.IP \fB\-mno\-annotate\-tablejump\fR 4
.IX Item "-mno-annotate-tablejump"
.PD
ایجاد یک بخش حاشیه‌نویسی به نام \f(CW\*(C`.discard.tablejump_annotate\*(C'\fR برای
ایجاد ارتباط بین دستورالعمل \f(CW\*(C`jirl\*(C'\fR و جدول پرش هنگامی که از یک جدول پرش
برای بهینه‌سازی عبارت \f(CW\*(C`switch\*(C'\fR استفاده می‌شود. برخی ابزارهای بیرونی،
برای نمونه \fIobjtool\fR در سامانهٔ ساخت هستهٔ لینوکس،
برای تحلیل جریان کنترل به این حاشیه‌نویسی نیاز دارند. مقدار پیش‌فرض
\&\fB\-mno\-annotate\-tablejump\fR است..PP
\fIگزینه‌های LynxOS\fR
.IX Subsection "LynxOS Options"
.PP
این گزینه‌ها برای مقصدهای LynxOS در دسترس هستند.
.IP \fB\-mshared\fR 4
.IX Item "-mshared"
استفاده از کتابخانه‌های اشتراکی. حالت پیش‌فرض، پیوند دادن با کتابخانه‌های ایستا است.
.IP \fB\-mthreads\fR 4
.IX Item "-mthreads"
پشتیبانی از چندنخی (multi\-threading).
.IP \fB\-mlegacy\-threads\fR 4
.IX Item "-mlegacy-threads"
پشتیبانی از چندنخی موروثی و قدیمی.
این گزینه با \fB\-mthreads\fR ناسازگار است.
.PP
\fIگزینه‌های M32C\fR
.IX Subsection "M32C Options"
.IP \fB\-mcpu=\fR\fIname\fR 4
.IX Item "-mcpu=name"
پردازنده‌ای (CPU) که کد برای آن تولید می‌شود را انتخاب می‌کند. \fIname\fR می‌تواند یکی از مقادیر
\&\fBr8c\fR برای سری R8C/Tiny، \fBm16c\fR برای سری M16C (تا
/60)، \fBm32cm\fR برای سری M16C/80، یا \fBm32c\fR برای
سری M32C/80 باشد.
.IP \fB\-msim\fR 4
.IX Item "-msim"
مشخص می‌کند که برنامه روی شبیه‌ساز (simulator) اجرا خواهد شد. این امر سبب می‌شود
یک کتابخانهٔ زمان اجرای جایگزین پیوند داده شود که برای مثال، از
ورودی/خروجی فایل پشتیبانی می‌کند. هنگام تولید برنامه‌هایی که روی
سخت‌افزار واقعی اجرا خواهند شد، نباید از این گزینه استفاده کنید؛ برای هر تابع
ورودی/خروجی که مورد نیاز است باید کتابخانهٔ زمان اجرای خود را ارائه دهید.
.IP \fB\-memregs=\fR\fInumber\fR 4
.IX Item "-memregs=number"
تعداد شبه‌ثبات‌های (pseudo\-registers) مبتنی بر حافظه را که GCC هنگام
تولید کد به کار می‌گیرد مشخص می‌کند. این شبه‌ثبات‌ها مانند ثبات‌های
واقعی استفاده می‌شوند، بنابراین موازنه‌ای بین توانایی GCC در جا دادن
کد در ثبات‌های موجود، و افت کارایی ناشی از استفاده از حافظه به جای
ثبات‌ها وجود دارد. توجه داشته باشید که تمام ماژول‌های یک برنامه باید
با مقدار یکسانی برای این گزینه کامپایل شوند. به همین دلیل، نباید از
این گزینه با کتابخانه‌های زمان اجرای پیش‌فرض GCC استفاده کنید.
.PP
\fIگزینه‌های M32R/D\fR
.IX Subsection "M32R/D Options"
.PP
این گزینه‌های \fB\-m\fR برای معماری‌های Renesas M32R/D تعریف شده‌اند:
.IP \fB\-m32r2\fR 4
.IX Item "-m32r2"
تولید کد برای M32R/2.
.IP \fB\-m32rx\fR 4
.IX Item "-m32rx"
تولید کد برای M32R/X.
.IP \fB\-m32r\fR 4
.IX Item "-m32r"
تولید کد برای M32R. این مقدار پیش‌فرض است.
.IP \fB\-mmodel=small\fR 4
.IX Item "-mmodel=small"
فرض را بر این می‌گذارد که تمام اشیاء در ۱۶ مگابایت پایینی حافظه قرار دارند (به طوری که آدرس
آن‌ها با دستورالعمل \f(CW\*(C`ld24\*(C'\fR قابل بارگذاری باشد)، و فرض می‌کند تمام زیرروال‌ها
با دستورالعمل \f(CW\*(C`bl\*(C'\fR در دسترس هستند.
این مقدار پیش‌فرض است.
.Sp
قابلیت آدرس‌دهی یک شیء خاص را می‌توان با مشخصهٔ
\&\f(CW\*(C`model\*(C'\fR تعیین کرد.
.IP \fB\-mmodel=medium\fR 4
.IX Item "-mmodel=medium"
فرض می‌کند که اشیاء ممکن است در هر کجای فضای آدرس ۳۲ بیتی باشند (کامپایلر
دستورالعمل‌های \f(CW\*(C`seth/add3\*(C'\fR را برای بارگذاری آدرس‌های آن‌ها تولید می‌کند)، و
فرض می‌کند تمام زیرروال‌ها با دستورالعمل \f(CW\*(C`bl\*(C'\fR در دسترس هستند.
.IP \fB\-mmodel=large\fR 4
.IX Item "-mmodel=large"
فرض می‌کند که اشیاء ممکن است در هر کجای فضای آدرس ۳۲ بیتی باشند (کامپایلر
دستورالعمل‌های \f(CW\*(C`seth/add3\*(C'\fR را برای بارگذاری آدرس‌های آن‌ها تولید می‌کند)، و
فرض می‌کند ممکن است زیرروال‌ها با دستورالعمل \f(CW\*(C`bl\*(C'\fR در دسترس نباشند
(کامپایلر توالی دستورالعمل بسیار کندتر \f(CW\*(C`seth/add3/jl\*(C'\fR را
تولید می‌کند).
.IP \fB\-msdata=none\fR 4
.IX Item "-msdata=none"
استفاده از ناحیهٔ داده‌های کوچک (small data area) را غیرفعال می‌کند. متغیرها در
یکی از بخش‌های \f(CW\*(C`.data\*(C'\fR، \f(CW\*(C`.bss\*(C'\fR، یا \f(CW\*(C`.rodata\*(C'\fR قرار می‌گیرند (مگر اینکه
مشخصهٔ \&\f(CW\*(C`section\*(C'\fR تعیین شده باشد).
این مقدار پیش‌فرض است.
.Sp
ناحیهٔ داده‌های کوچک شامل بخش‌های \f(CW\*(C`.sdata\*(C'\fR و \f(CW\*(C`.sbss\*(C'\fR است.
اشیاء را می‌توان با استفاده از مشخصهٔ \&\f(CW\*(C`section\*(C'\fR و به کار بردن یکی از این بخش‌ها،
به‌طور صریح در ناحیهٔ داده‌های کوچک قرار داد.
.IP \fB\-msdata=sdata\fR 4
.IX Item "-msdata=sdata"
داده‌های سراسری و ایستای کوچک را در ناحیهٔ داده‌های کوچک قرار می‌دهد، اما
کد ویژه‌ای برای ارجاع به آن‌ها تولید نمی‌کند.
.IP \fB\-msdata=use\fR 4
.IX Item "-msdata=use"
داده‌های سراسری و ایستای کوچک را در ناحیهٔ داده‌های کوچک قرار می‌دهد و
دستورالعمل‌های ویژه‌ای برای ارجاع به آن‌ها تولید می‌کند.
.IP "\fB\-G\fR \fInum\fR" 4
.IX Item "-G num"
اشیاء سراسری و ایستا با اندازهٔ کوچکتر یا مساوی با \fInum\fR بایت را
به جای بخش‌های معمولی data یا BSS، در بخش‌های small data یا BSS
قرار می‌دهد. مقدار پیش‌فرض \fInum\fR برابر 8 است.
برای این که این گزینه تاثیری داشته باشد، گزینهٔ \fB\-msdata\fR باید روی
یکی از مقادیر \fBsdata\fR یا \fBuse\fR تنظیم شده باشد.
.Sp
تمام ماژول‌ها باید با مقدار یکسان \fB\-G\fR \fInum\fR کامپایل شوند.
کامپایل با مقادیر مختلف \fInum\fR ممکن است کار کند یا نکند؛ اگر
کار نکند، پیونددهنده یک پیام خطا صادر می‌کند\-\-\-کد نادرست
تولید نمی‌شود.
.IP \fB\-mdebug\fR 4
.IX Item "-mdebug"
باعث می‌شود که کدهای مربوط به M32R در کامپایلر، آماری را نمایش دهند
که ممکن است در اشکال‌زدایی برنامه‌ها مفید باشد.
.IP \fB\-malign\-loops\fR 4
.IX Item "-malign-loops"
.PD 0
.IP \fB\-mno\-align\-loops\fR 4
.IX Item "-mno-align-loops"
.PD
تراز کردن تمام حلقه‌ها روی یک مرز ۳۲ بایتی. این گزینه به طور پیش‌فرض غیرفعال است.
.IP \fB\-missue\-rate=\fR\fInumber\fR 4
.IX Item "-missue-rate=number"
صدور \fInumber\fR دستورالعمل در هر چرخه. مقدار \fInumber\fR تنها می‌تواند 1
یا 2 باشد.
.IP \fB\-mbranch\-cost=\fR\fInumber\fR 4
.IX Item "-mbranch-cost=number"
مقدار \&\fInumber\fR فقط می‌تواند 1 یا 2 باشد. اگر 1 باشد، انشعاب‌ها به کدهای
شرطی ترجیح داده می‌شوند؛ اگر 2 باشد، حالت معکوس اعمال می‌شود.
.IP \fB\-mflush\-trap=\fR\fInumber\fR 4
.IX Item "-mflush-trap=number"
شمارهٔ تله‌ای (trap) که برای تخلیه و پاک‌سازی حافظهٔ نهان (cache flush) استفاده می‌شود را مشخص می‌کند. پیش‌فرض
12 است. اعداد معتبر از 0 تا 15 هستند.
.IP \fB\-mno\-flush\-trap\fR 4
.IX Item "-mno-flush-trap"
مشخص می‌کند که حافظهٔ نهان را نمی‌توان با استفاده از یک تله پاک‌سازی کرد.
.IP \fB\-mflush\-func=\fR\fIname\fR 4
.IX Item "-mflush-func=name"
نام تابع سیستم‌عامل را برای فراخوانی جهت پاک‌سازی حافظهٔ نهان
تعیین می‌کند. پیش‌فرض \fB_flush_cache\fR است، اما فراخوانی تابع
تنها در صورتی استفاده می‌شود که تله در دسترس نباشد.
.IP \fB\-mno\-flush\-func\fR 4
.IX Item "-mno-flush-func"
نشان می‌دهد که هیچ تابع سیستم‌عاملی برای پاک‌سازی حافظهٔ نهان وجود ندارد.
.PP
\fIگزینه‌های M680x0\fR
.IX Subsection "M680x0 Options"
.PP
این‌ها گزینه‌های \fB\-m\fR هستند که برای پردازنده‌های M680x0 و ColdFire تعریف شده‌اند.
تنظیمات پیش‌فرض بستگی به این دارد که چه معماری‌ای در زمان
پیکربندی کامپایلر انتخاب شده باشد؛ مقادیر پیش‌فرض برای رایج‌ترین گزینه‌ها
در ادامه آمده است.
.IP \fB\-march=\fR\fIarch\fR 4
.IX Item "-march=arch"
تولید کد برای یک معماری مجموعه دستورالعمل خاص در M680x0 یا ColdFire.
مقادیر مجاز \fIarch\fR برای معماری‌های M680x0 عبارتند از:
\&\fB68000\fR، \fB68010\fR، \fB68020\fR، \&\fB68030\fR، \fB68040\fR،
\&\fB68060\fR و \fBcpu32\fR. معماری‌های ColdFire بر اساس رده‌بندی ISA مربوط به
Freescale انتخاب می‌شوند و مقادیر مجاز عبارتند از: \fBisaa\fR، \fBisaaplus\fR،
\&\fBisab\fR و \fBisac\fR.
.Sp
کامپایلر GCC هر زمان که در حال تولید کد برای یک مقصد ColdFire باشد، ماکروی
\f(CW\*(C`_\|_mcf\fR\f(CIarch\fR\f(CW_\|_\*(C'\fR را تعریف می‌کند. مقدار \fIarch\fR در این ماکرو
یکی از آرگومان‌های \fB\-march\fR ذکر شده در بالاست.
.Sp
هنگامی که گزینه‌های \fB\-march\fR و \fB\-mtune\fR با یکدیگر استفاده شوند، کدی را
انتخاب می‌کنند که روی خانواده‌ای از پردازنده‌های مشابه اجرا می‌شود اما برای
یک ریزمعماری خاص بهینه‌سازی شده است.
.IP \fB\-mcpu=\fR\fIcpu\fR 4
.IX Item "-mcpu=cpu"
تولید کد برای یک پردازندهٔ خاص از M680x0 یا ColdFire.
مقادیر \fIcpu\fR برای M680x0 عبارتند از: \fB68000\fR، \fB68010\fR، \fB68020\fR،
\&\fB68030\fR، \fB68040\fR، \fB68060\fR، \fB68302\fR، \fB68332\fR
و \fBcpu32\fR. پردازنده‌های ColdFire در جدول زیر آورده شده‌اند،
که این پردازنده‌ها را در دسته‌بندی خانواده‌ها نیز قرار می‌دهد:
.RS 4
.IP "\fIخانواده\fR : \fIآرگومان‌های\fR \fB\-mcpu\fR" 4
.IX Item "Family : -mcpu arguments"
.PD 0
.IP "\fB51\fR : \fB51\fR \fB51ac\fR \fB51ag\fR \fB51cn\fR \fB51em\fR \fB51je\fR \fB51jf\fR \fB51jg\fR \fB51jm\fR \fB51mm\fR \fB51qe\fR \fB51qm\fR" 4
.IX Item "51 : 51 51ac 51ag 51cn 51em 51je 51jf 51jg 51jm 51mm 51qe 51qm"
.IP "\fB5206\fR : \fB5202\fR \fB5204\fR \fB5206\fR" 4
.IX Item "5206 : 5202 5204 5206"
.IP "\fB5206e\fR : \fB5206e\fR" 4
.IX Item "5206e : 5206e".IP "\fB5208\fR : \fB5207\fR \fB5208\fR" 4
.IX Item "5208 : 5207 5208"
.IP "\fB5211a\fR : \fB5210a\fR \fB5211a\fR" 4
.IX Item "5211a : 5210a 5211a"
.IP "\fB5213\fR : \fB5211\fR \fB5212\fR \fB5213\fR" 4
.IX Item "5213 : 5211 5212 5213"
.IP "\fB5216\fR : \fB5214\fR \fB5216\fR" 4
.IX Item "5216 : 5214 5216"
.IP "\fB52235\fR : \fB52230\fR \fB52231\fR \fB52232\fR \fB52233\fR \fB52234\fR \fB52235\fR" 4
.IX Item "52235 : 52230 52231 52232 52233 52234 52235"
.IP "\fB5225\fR : \fB5224\fR \fB5225\fR" 4
.IX Item "5225 : 5224 5225"
.IP "\fB52259\fR : \fB52252\fR \fB52254\fR \fB52255\fR \fB52256\fR \fB52258\fR \fB52259\fR" 4
.IX Item "52259 : 52252 52254 52255 52256 52258 52259"
.IP "\fB5235\fR : \fB5232\fR \fB5233\fR \fB5234\fR \fB5235\fR \fB523x\fR" 4
.IX Item "5235 : 5232 5233 5234 5235 523x"
.IP "\fB5249\fR : \fB5249\fR" 4
.IX Item "5249 : 5249"
.IP "\fB5250\fR : \fB5250\fR" 4
.IX Item "5250 : 5250"
.IP "\fB5271\fR : \fB5270\fR \fB5271\fR" 4
.IX Item "5271 : 5270 5271"
.IP "\fB5272\fR : \fB5272\fR" 4
.IX Item "5272 : 5272"
.IP "\fB5275\fR : \fB5274\fR \fB5275\fR" 4
.IX Item "5275 : 5274 5275"
.IP "\fB5282\fR : \fB5280\fR \fB5281\fR \fB5282\fR \fB528x\fR" 4
.IX Item "5282 : 5280 5281 5282 528x"
.IP "\fB53017\fR : \fB53011\fR \fB53012\fR \fB53013\fR \fB53014\fR \fB53015\fR \fB53016\fR \fB53017\fR" 4
.IX Item "53017 : 53011 53012 53013 53014 53015 53016 53017"
.IP "\fB5307\fR : \fB5307\fR" 4
.IX Item "5307 : 5307"
.IP "\fB5329\fR : \fB5327\fR \fB5328\fR \fB5329\fR \fB532x\fR" 4
.IX Item "5329 : 5327 5328 5329 532x"
.IP "\fB5373\fR : \fB5372\fR \fB5373\fR \fB537x\fR" 4
.IX Item "5373 : 5372 5373 537x"
.IP "\fB5407\fR : \fB5407\fR" 4
.IX Item "5407 : 5407"
.IP "\fB5475\fR : \fB5470\fR \fB5471\fR \fB5472\fR \fB5473\fR \fB5474\fR \fB5475\fR \fB547x\fR \fB5480\fR \fB5481\fR \fB5482\fR \fB5483\fR \fB5484\fR \fB5485\fR" 4
.IX Item "5475 : 5470 5471 5472 5473 5474 5475 547x 5480 5481 5482 5483 5484 5485"
.PD
.RE
.RS 4
.Sp
در صورتی که \fIarch\fR با \fIcpu\fR سازگار باشد، \&\fB\-mcpu=\fR\fIcpu\fR جایگزین \fB\-march=\fR\fIarch\fR می‌شود. سایر ترکیب‌های \fB\-mcpu\fR و \fB\-march\fR رد می‌شوند.
.Sp
هنگامی که مقصد ColdFire به نام \fIcpu\fR انتخاب شود، GCC ماکروی \f(CW\*(C`_\|_mcf_cpu_\fR\f(CIcpu\fR\f(CW\*(C'\fR را تعریف می‌کند. همچنین \f(CW\*(C`_\|_mcf_family_\fR\f(CIfamily\fR\f(CW\*(C'\fR را تعریف می‌کند که در آن مقدار \fIfamily\fR توسط جدول بالا مشخص شده است.
.RE
.IP \fB\-mtune=\fR\fItune\fR 4
.IX Item "-mtune=tune"
تنظیم و بهینه‌سازی کد برای یک ریزمعماری خاص در چارچوب محدودیت‌های تعیین‌شده توسط \fB\-march\fR و \fB\-mcpu\fR.
ریزمعماری‌های M680x0 عبارتند از: \fB68000\fR، \fB68010\fR،
\&\fB68020\fR، \fB68030\fR، \fB68040\fR، \fB68060\fR
و \fBcpu32\fR. ریزمعماری‌های ColdFire
عبارتند از: \fBcfv1\fR، \fBcfv2\fR، \fBcfv3\fR، \fBcfv4\fR و \fBcfv4e\fR.
.Sp
شما همچنین می‌توانید از \fB\-mtune=68020\-40\fR برای کدی که نیاز دارد نسبتاً به خوبی روی مقصدهای 68020، 68030 و 68040 اجرا شود، استفاده کنید.
\&\fB\-mtune=68020\-60\fR مشابه است اما مقصدهای 68060 را نیز شامل می‌شود. این دو گزینه به ترتیب همان تصمیمات بهینه‌سازی \fB\-m68020\-40\fR و \fB\-m68020\-60\fR را انتخاب می‌کنند.
.Sp
کامپایلر GCC هنگام بهینه‌سازی برای معماری 680x0 از نوع \fIarch\fR، ماکروهای \f(CW\*(C`_\|_mc\fR\f(CIarch\fR\f(CW\*(C'\fR و \f(CW\*(C`_\|_mc\fR\f(CIarch\fR\f(CW_\|_\*(C'\fR را تعریف می‌کند. همچنین \&\f(CW\*(C`mc\fR\f(CIarch\fR\f(CW\*(C'\fR را تعریف می‌کند، مگر اینکه گزینهٔ \fB\-ansi\fR یا گزینهٔ غیر گنو \fB\-std\fR استفاده شده باشد. اگر GCC در حال بهینه‌سازی برای محدوده‌ای از معماری‌ها باشد، مانند آنچه توسط \fB\-mtune=68020\-40\fR یا \fB\-mtune=68020\-60\fR انتخاب می‌شود، ماکروها را برای تمامی معماری‌های موجود در آن محدوده تعریف می‌کند.
.Sp
همچنین GCC هنگام بهینه‌سازی برای ریزمعماری ColdFire از نوع \fIuarch\fR، ماکروی \f(CW\*(C`_\|_m\fR\f(CIuarch\fR\f(CW_\|_\*(C'\fR را تعریف می‌کند که در آن \fIuarch\fR یکی از آرگومان‌های ارائه‌شده در بالا است.
.IP \fB\-m68000\fR 4
.IX Item "-m68000"
.PD 0
.IP \fB\-mc68000\fR 4
.IX Item "-mc68000"
.PD
تولید خروجی برای 68000. این گزینه در صورتی که کامپایلر برای سیستم‌های مبتنی بر 68000 پیکربندی شده باشد، پیش‌فرض است. این گزینه معادل \fB\-march=68000\fR است.
.Sp
از این گزینه برای میکروکنترلرهایی با هستهٔ 68000 یا EC000 استفاده کنید، از جمله 68008، 68302، 68306، 68307، 68322، 68328 و 68356.
.IP \fB\-m68010\fR 4
.IX Item "-m68010"
تولید خروجی برای 68010. این گزینه در صورتی که کامپایلر برای سیستم‌های مبتنی بر 68010 پیکربندی شده باشد، پیش‌فرض است. این گزینه معادل \fB\-march=68010\fR است.
.IP \fB\-m68020\fR 4
.IX Item "-m68020"
.PD 0
.IP \fB\-mc68020\fR 4
.IX Item "-mc68020"
.PD
تولید خروجی برای 68020. این گزینه در صورتی که کامپایلر برای سیستم‌های مبتنی بر 68020 پیکربندی شده باشد، پیش‌فرض است. این گزینه معادل \fB\-march=68020\fR است.
.IP \fB\-m68030\fR 4
.IX Item "-m68030"
تولید خروجی برای 68030. این گزینه هنگامی که کامپایلر برای سیستم‌های مبتنی بر 68030 پیکربندی شده باشد، پیش‌فرض است. این گزینه معادل \&\fB\-march=68030\fR است.
.IP \fB\-m68040\fR 4
.IX Item "-m68040"
تولید خروجی برای 68040. این گزینه هنگامی که کامپایلر برای سیستم‌های مبتنی بر 68040 پیکربندی شده باشد، پیش‌فرض است. این گزینه معادل \&\fB\-march=68040\fR است.
.Sp
این گزینه مانع استفاده از دستورالعمل‌های 68881/68882 می‌شود که باید در 68040 به‌صورت نرم‌افزاری شبیه‌سازی شوند. اگر 68040 شما کدی برای شبیه‌سازی آن دستورالعمل‌ها ندارد، از این گزینه استفاده کنید.
.IP \fB\-m68060\fR 4
.IX Item "-m68060"
تولید خروجی برای 68060. این گزینه هنگامی که کامپایلر برای سیستم‌های مبتنی بر 68060 پیکربندی شده باشد، پیش‌فرض است. این گزینه معادل \&\fB\-march=68060\fR است.
.Sp
این گزینه مانع استفاده از دستورالعمل‌های 68020 و 68881/68882 می‌شود که باید در 68060 به‌صورت نرم‌افزاری شبیه‌سازی شوند. اگر 68060 شما کدی برای شبیه‌سازی آن دستورالعمل‌ها ندارد، از این گزینه استفاده کنید.
.IP \fB\-m68302\fR 4
.IX Item "-m68302"
تولید کد برای 68302.
.IP \fB\-m68332\fR 4
.IX Item "-m68332"
تولید کد برای 68332.
.IP \fB\-m68851\fR 4
.IX Item "-m68851"
پردازندهٔ 68851 یک واحد مدیریت حافظه (MMU) خارجی برای پردازندهٔ 68020 بود. کامپایلر GCC این گزینه را می‌پذیرد، اما از آن استفاده نمی‌کند.
.IP \fB\-mcpu32\fR 4
.IX Item "-mcpu32"
تولید خروجی برای یک CPU32. این گزینه در صورتی که کامپایلر برای سیستم‌های مبتنی بر CPU32 پیکربندی شده باشد، پیش‌فرض است. این گزینه معادل \fB\-march=cpu32\fR است.
.Sp
از این گزینه برای میکروکنترلرهایی با هستهٔ CPU32 یا CPU32+ استفاده کنید، از جمله 68330، 68331، 68332، 68333، 68334، 68336، 68340، 68341، 68349 و 68360.
.IP \fB\-mfidoa\fR 4
.IX Item "-mfidoa"
تولید کد برای Fido A.
.IP \fB\-m5200\fR 4
.IX Item "-m5200"
تولید خروجی برای یک پردازندهٔ ColdFire مدل 520X. این گزینه در صورتی که کامپایلر برای سیستم‌های مبتنی بر 520X پیکربندی شده باشد، پیش‌فرض است. این گزینه معادل \fB\-mcpu=5206\fR است و اکنون به نفع آن گزینه منسوخ شده است.
.Sp
از این گزینه برای میکروکنترلرهایی با هستهٔ 5200 استفاده کنید، شامل MCF5202، MCF5203، MCF5204 و MCF5206.
.IP \fB\-m5206e\fR 4
.IX Item "-m5206e"
تولید خروجی برای یک پردازندهٔ ColdFire مدل 5206e. این گزینه اکنون به نفع گزینهٔ معادل \fB\-mcpu=5206e\fR منسوخ شده است.
.IP \fB\-m528x\fR 4
.IX Item "-m528x"
تولید خروجی برای عضوی از خانوادهٔ ColdFire 528X. این گزینه اکنون به نفع گزینهٔ معادل \&\fB\-mcpu=528x\fR منسوخ شده است.
.IP \fB\-m5307\fR 4
.IX Item "-m5307"
تولید خروجی برای یک پردازندهٔ ColdFire 5307. این گزینه اکنون به نفع گزینهٔ معادل \fB\-mcpu=5307\fR منسوخ شده است.
.IP \fB\-m5407\fR 4
.IX Item "-m5407"
تولید خروجی برای یک پردازندهٔ ColdFire 5407. این گزینه اکنون به نفع گزینهٔ معادل \fB\-mcpu=5407\fR منسوخ شده است.
.IP \fB\-mcfv4e\fR 4
.IX Item "-mcfv4e"
تولید خروجی برای پردازنده‌ای از خانوادهٔ ColdFire V4e (مانند 547x/548x). این شامل استفاده از دستورالعمل‌های ممیز شناور سخت‌افزاری می‌شود. این گزینه معادل \fB\-mcpu=547x\fR است و اکنون به نفع آن گزینه منسوخ شده است..IP \fB\-m68020\-40\fR 4
.IX Item "-m68020-40"
تولید خروجی برای یک 68040 بدون استفاده از هیچ‌یک از دستورالعمل‌های جدید.
این کار منجر به کدی می‌شود که می‌تواند با کارایی نسبتاً خوبی روی 68020/68881،
68030 یا 68040 اجرا شود. کد تولیدشده از دستورالعمل‌های 68881 که روی
68040 شبیه‌سازی شده‌اند استفاده می‌کند.
.Sp
این گزینه معادل \fB\-march=68020\fR \fB\-mtune=68020\-40\fR است.
.IP \fB\-m68020\-60\fR 4
.IX Item "-m68020-60"
تولید خروجی برای یک 68060 بدون استفاده از هیچ‌یک از دستورالعمل‌های جدید.
این کار منجر به کدی می‌شود که می‌تواند با کارایی نسبتاً خوبی روی 68020/68881،
68030 یا 68040 اجرا شود. کد تولیدشده از دستورالعمل‌های 68881 که روی
68060 شبیه‌سازی شده‌اند استفاده می‌کند.
.Sp
این گزینه معادل \fB\-march=68020\fR \fB\-mtune=68020\-60\fR است.
.IP \fB\-mhard\-float\fR 4
.IX Item "-mhard-float"
.PD 0
.IP \fB\-m68881\fR 4
.IX Item "-m68881"
.PD
دستورالعمل‌های ممیز شناور سخت‌افزاری را تولید می‌کند. این مقدار پیش‌فرض برای
68020 و بالاتر، و برای دستگاه‌های ColdFire دارای FPU است. این گزینه ماکروی
\f(CW\*(C`_\|_HAVE_68881_\|_\*(C'\fR را روی اهداف M680x0 و \f(CW\*(C`_\|_mcffpu_\|_\*(C'\fR
را روی اهداف ColdFire تعریف می‌کند.
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
دستورالعمل‌های ممیز شناور تولید نمی‌کند؛ در عوض از فراخوانی‌های کتابخانه‌ای
استفاده می‌کند. این مقدار پیش‌فرض برای اهداف 68000، 68010 و 68832 است. همچنین
مقدار پیش‌فرض برای دستگاه‌های ColdFire فاقد FPU است.
.IP \fB\-mdiv\fR 4
.IX Item "-mdiv"
.PD 0
.IP \fB\-mno\-div\fR 4
.IX Item "-mno-div"
.PD
دستورالعمل‌های سخت‌افزاری تقسیم و باقیمانده‌ی ColdFire را تولید می‌کند (تولید نمی‌کند).
اگر \fB\-march\fR بدون \fB\-mcpu\fR استفاده شود، مقدار پیش‌فرض برای معماری‌های ColdFire
برابر «on» و برای معماری‌های M680x0 برابر «off» است. در غیر این صورت، مقدار پیش‌فرض
از CPU هدف گرفته می‌شود (یا CPU پیش‌فرض، یا پردازنده‌ای که با \fB\-mcpu\fR مشخص شده است).
برای مثال، مقدار پیش‌فرض برای \fB\-mcpu=5206\fR برابر «off» و برای
\&\fB\-mcpu=5206e\fR برابر «on» است.
.Sp
هنگامی که این گزینه فعال باشد، GCC ماکروی \f(CW\*(C`_\|_mcfhwdiv_\|_\*(C'\fR را تعریف می‌کند.
.IP \fB\-mshort\fR 4
.IX Item "-mshort"
.PD 0
.IP \fB\-mno\-short\fR 4
.IX Item "-mno-short"
.IP \fB\-mnoshort\fR 4
.IX Item "-mnoshort"
.PD
نوع \f(CW\*(C`int\*(C'\fR را همانند \f(CW\*(C`short int\*(C'\fR با عرض ۱۶ بیت در نظر می‌گیرد.
علاوه بر این، پارامترهای ارسال‌شده در پشته (stack) حتی روی اهدافی که API آن‌ها
ارتقا به ۳۲ بیت را الزامی کرده است، روی یک مرز ۱۶ بیتی تراز می‌شوند.
این گزینه به‌طور پیش‌فرض غیرفعال است.
.IP \fB\-mbitfield\fR 4
.IX Item "-mbitfield"
.PD 0
.IP \fB\-mno\-bitfield\fR 4
.IX Item "-mno-bitfield"
.IP \fB\-mnobitfield\fR 4
.IX Item "-mnobitfield"
.PD
استفاده از دستورالعمل‌های میدان بیتی (bit\-field) را کنترل می‌کند.
گزینه‌های \fB\-m68000\fR، \fB\-mcpu32\fR
و \fB\-m5200\fR مستلزم \fB\-mnobitfield\fR هستند؛
گزینهٔ \fB\-m68020\fR مستلزم \fB\-mbitfield\fR است.
.IP \fB\-mrtd\fR 4
.IX Item "-mrtd"
.PD 0
.IP \fB\-mno\-rtd\fR 4
.IX Item "-mno-rtd"
.IP \fB\-mnortd\fR 4
.IX Item "-mnortd"
.PD
استفاده از یک قرارداد فراخوانی تابع (calling convention) متفاوت را کنترل می‌کند
که در آن، توابعی که تعداد ثابتی آرگومان می‌گیرند، با دستورالعمل \f(CW\*(C`rtd\*(C'\fR
بازمی‌گردند که آرگومان‌های آن‌ها را در هنگام بازگشت از پشته برمی‌دارد.
این کار یک دستورالعمل در فراخواننده صرفه‌جویی می‌کند زیرا دیگر نیازی به
برداشتن آرگومان‌ها از پشته در آنجا نیست.
.Sp
این قرارداد فراخوانی با قراردادی که به‌طور معمول در Unix استفاده می‌شود ناسازگار
است، بنابراین اگر نیاز به فراخوانی کتابخانه‌های کامپایل‌شده با کامپایلر Unix
دارید، نمی‌توانید از آن استفاده کنید.
.Sp
همچنین، باید اعلان‌های اولیه تابع (function prototypes) را برای تمام توابعی که
تعداد متغیری از آرگومان‌ها را می‌پذیرند (شامل \f(CW\*(C`printf\*(C'\fR) ارائه دهید؛
در غیر این صورت کد نادرستی برای فراخوانی آن توابع تولید می‌شود.
.Sp
علاوه بر این، اگر تابعی را با آرگومان‌های بیش از حد فراخوانی کنید، کد
به‌شدت نادرستی حاصل می‌شود. (به‌طور معمول، آرگومان‌های اضافی بدون ایجاد
مشکل نادیده گرفته می‌شوند.)
.Sp
دستورالعمل \f(CW\*(C`rtd\*(C'\fR توسط پردازنده‌های 68010، 68020، 68030،
68040، 68060 و CPU32 پشتیبانی می‌شود، اما توسط 68000 یا 5200 پشتیبانی نمی‌شود.
.Sp
پیش‌فرض \fB\-mno\-rtd\fR است.
.IP \fB\-malign\-int\fR 4
.IX Item "-malign-int"
.PD 0
.IP \fB\-mno\-align\-int\fR 4
.IX Item "-mno-align-int"
.PD
کنترل می‌کند که آیا GCC متغیرهای \f(CW\*(C`int\*(C'\fR، \f(CW\*(C`long\*(C'\fR، \f(CW\*(C`long long\*(C'\fR،
\&\f(CW\*(C`float\*(C'\fR، \f(CW\*(C`double\*(C'\fR و \f(CW\*(C`long double\*(C'\fR را روی یک مرز ۳۲ بیتی
(\fB\-malign\-int\fR) یا یک مرز ۱۶ بیتی (\fB\-mno\-align\-int\fR) تراز کند یا خیر.
تراز کردن متغیرها روی مرزهای ۳۲ بیتی، به قیمت مصرف حافظه بیشتر، کدی تولید می‌کند
که روی پردازنده‌های دارای گذرگاه‌های ۳۲ بیتی تا حدی سریع‌تر اجرا می‌شود.
.Sp
\&\fBهشدار:\fR اگر از گزینهٔ \fB\-malign\-int\fR استفاده کنید، GCC ساختارهای حاوی
انواع فوق را متفاوت از بیشتر مشخصات منتشرشدهٔ واسط دودویی کاربردی (ABI) برای m68k تراز می‌کند.
.Sp
مستقیماً از حالت آدرس‌دهی وابسته به شمارنده برنامه (pc\-relative) مربوط به 68000
استفاده می‌کند، به جای اینکه از یک جدول آفست سراسری (GOT) استفاده کند. در حال حاضر،
این گزینه مستلزم \fB\-fpic\fR است که حداکثر یک آفست ۱۶ بیتی را برای آدرس‌دهی وابسته
به pc مجاز می‌داند. در حال حاضر \fB\-fPIC\fR با \fB\-mpcrel\fR پشتیبانی نمی‌شود، هرچند
که ممکن است برای پردازنده‌های 68020 و بالاتر پشتیبانی شود.
.IP \fB\-mno\-strict\-align\fR 4
.IX Item "-mno-strict-align"
.PD 0
.IP \fB\-mstrict\-align\fR 4
.IX Item "-mstrict-align"
.PD
فرض نمی‌کند (فرض می‌کند) که ارجاعات غیرتراز حافظه توسط سیستم رسیدگی می‌شوند.
.IP \fB\-msep\-data\fR 4
.IX Item "-msep-data"
.PD 0
.IP \fB\-mno\-sep\-data\fR 4
.IX Item "-mno-sep-data"
.PD
با \fB\-msep\-data\fR، کدی تولید می‌کند که به بخش داده اجازه می‌دهد در ناحیه‌ای از
حافظه متفاوت با بخش متن قرار گیرد. این امکان، «اجرا درجا» (execute\-in\-place) را در محیطی
بدون مدیریت حافظه مجازی فراهم می‌سازد. این گزینه مستلزم \&\fB\-fPIC\fR است.
.Sp
این گزینه به‌طور پیش‌فرض غیرفعال است؛ GCC کدی تولید می‌کند که فرض می‌کند بخش داده
به دنبال بخش متن می‌آید.
.IP \fB\-mid\-shared\-library\fR 4
.IX Item "-mid-shared-library"
.PD 0
.IP \fB\-mno\-id\-shared\-library\fR 4
.IX Item "-mno-id-shared-library"
.PD
در صورت فعال بودن، کدی تولید می‌کند که از کتابخانه‌های اشتراکی از طریق روش
شناسه کتابخانه (library ID) پشتیبانی می‌کند.
این امکان، اجرا درجا و کتابخانه‌های اشتراکی را در یک محیط بدون مدیریت حافظه
مجازی فراهم می‌سازد. این گزینه مستلزم \fB\-fPIC\fR است.
.Sp
این گزینه به‌طور پیش‌فرض غیرفعال است.
.IP \fB\-mshared\-library\-id=\fR\fIn\fR 4
.IX Item "-mshared-library-id=n"
شماره شناسایی کتابخانه اشتراکی مبتنی بر ID در حال کامپایل را مشخص می‌کند.
مشخص کردن مقدار 0 کدی فشرده‌تر تولید می‌کند؛ مشخص کردن مقادیر دیگر تخصیص
آن شماره را به کتابخانه فعلی اجباری می‌کند، اما از نظر فضا یا زمان بهینه‌تر از
صرف‌نظر کردن از این گزینه نیست.
.IP \fB\-mxgot\fR 4
.IX Item "-mxgot"
.PD 0
.IP \fB\-mno\-xgot\fR 4
.IX Item "-mno-xgot"
.PD
هنگام تولید کد مستقل از موقعیت (position\-independent) برای ColdFire، کدی تولید
می‌کند که در صورت داشتن بیش از ۸۱۹۲ مدخل در GOT نیز کار کند. این کد بزرگ‌تر و
کُندتر از کدی است که بدون این گزینه تولید می‌شود. در پردازنده‌های M680x0، به این
گزینه نیازی نیست؛ \fB\-fPIC\fR کفایت می‌کند.
.Sp
به‌طور معمول GCC از یک دستورالعمل واحد برای بارگذاری مقادیر از GOT استفاده می‌کند.
گرچه این روش نسبتاً کارآمد است، اما تنها در صورتی کار می‌کند که GOT کوچک‌تر از حدود
64k باشد. هر مقداری بزرگ‌تر از آن باعث می‌شود که پیونددهنده خطایی مانند زیر گزارش دهد:
.Sp
.Vb 1
\&        relocation truncated to fit: R_68K_GOT16O foobar
.Ve
.Sp
اگر این اتفاق افتاد، باید کد خود را با \fB\-mxgot\fR بازکامپایل کنید. آنگاه باید
با GOTهای بسیار بزرگ کار کند. با این حال، کد تولیدشده با \&\fB\-mxgot\fR کارایی
کمتری دارد، زیرا واکشی مقدار یک نماد سراسری ۴ دستورالعمل زمان می‌برد.
.Sp
توجه داشته باشید که برخی پیونددهنده‌ها، از جمله نسخه‌های جدیدتر پیونددهندهٔ GNU،
می‌توانند چندین GOT ایجاد کنند و مدخل‌های GOT را مرتب نمایند. اگر چنین پیونددهنده‌ای
دارید، تنها زمانی باید از \fB\-mxgot\fR استفاده کنید که یک فایل شیء (object file)
منفرد را کامپایل می‌کنید که به بیش از ۸۱۹۲ مدخل GOT دسترسی دارد. تعداد بسیار کمی این‌گونه هستند.
.Sp
این گزینه‌ها هیچ تاثیری ندارند مگر اینکه GCC در حال تولید کد مستقل از موقعیت باشد..IP \fB\-mxtls\fR 4
.IX Item "-mxtls"
پشتیبانی از سگمنت TLS بزرگ‌تر از 64K. ملاحظات مربوط به استفاده از این
گزینه مشابه موارد ذکرشده برای \fB\-mxgot\fR در بالاست؛ آدرس‌دهی پیش‌فرض
آفست ۱۶\-بیتی برای TLS بهینه‌تر است، اما ممکن است برای برخی برنامه‌ها ناکافی باشد.
.IP \fB\-mlong\-jump\-table\-offsets\fR 4
.IX Item "-mlong-jump-table-offsets"
استفاده از آفست‌های ۳۲\-بیتی در جدول‌های \f(CW\*(C`switch\*(C'\fR. حالت پیش‌فرض
استفاده از آفست‌های ۱۶\-بیتی است.
.PP
\fIگزینه‌های MCore\fR
.IX Subsection "MCore Options"
.PP
این‌ها گزینه‌های \fB\-m\fR هستند که برای پردازنده‌های Motorola M*Core
تعریف شده‌اند.
.IP \fB\-mhardlit\fR 4
.IX Item "-mhardlit"
.PD 0
.IP \fB\-mno\-hardlit\fR 4
.IX Item "-mno-hardlit"
.PD
قرار دادن درون‌خطی ثابت‌ها در جریان کد در صورتی که بتوان آن را در دو
دستورالعمل یا کمتر انجام داد.
.IP \fB\-mdiv\fR 4
.IX Item "-mdiv"
.PD 0
.IP \fB\-mno\-div\fR 4
.IX Item "-mno-div"
.PD
استفاده از دستورالعمل تقسیم. (به‌طور پیش‌فرض فعال است).
.IP \fB\-mrelax\-immediates\fR 4
.IX Item "-mrelax-immediates"
.PD 0
.IP \fB\-mno\-relax\-immediates\fR 4
.IX Item "-mno-relax-immediates"
.PD
مجاز دانستن مقادیر بی‌واسطه (immediate) با اندازه دلخواه در عملیات بیتی.
.IP \fB\-mwide\-bitfields\fR 4
.IX Item "-mwide-bitfields"
.PD 0
.IP \fB\-mno\-wide\-bitfields\fR 4
.IX Item "-mno-wide-bitfields"
.PD
در نظر گرفتن همیشگی میدان‌های بیتی به اندازه \f(CW\*(C`int\*(C'\fR.
.IP \fB\-m4byte\-functions\fR 4
.IX Item "-m4byte-functions"
.PD 0
.IP \fB\-mno\-4byte\-functions\fR 4
.IX Item "-mno-4byte-functions"
.PD
اجبار تمام توابع به تراز شدن روی مرز ۴\-بایتی.
.IP \fB\-mcallgraph\-data\fR 4
.IX Item "-mcallgraph-data"
.PD 0
.IP \fB\-mno\-callgraph\-data\fR 4
.IX Item "-mno-callgraph-data"
.PD
تولید اطلاعات گراف فراخوانی (callgraph).
.IP \fB\-mslow\-bytes\fR 4
.IX Item "-mslow-bytes"
.PD 0
.IP \fB\-mno\-slow\-bytes\fR 4
.IX Item "-mno-slow-bytes"
.PD
ترجیح دسترسی کلمه‌ای (word) هنگام خواندن مقادیر بایتی.
.IP \fB\-mlittle\-endian\fR 4
.IX Item "-mlittle-endian"
.PD 0
.IP \fB\-mbig\-endian\fR 4
.IX Item "-mbig-endian"
.PD
تولید کد به ترتیب برای مقصد little\-endian یا big\-endian. حالت پیش‌فرض
big\-endian است. کد little\-endian فقط با \fB\-m340\fR پشتیبانی می‌شود.
.IP \fB\-m210\fR 4
.IX Item "-m210"
تولید کد برای پردازنده 210.
.IP \fB\-m340\fR 4
.IX Item "-m340"
تولید کد برای پردازنده 340.
.IP \fB\-mno\-lsim\fR 4
.IX Item "-mno-lsim"
فرض بر این است که پشتیبانی زمان اجرا فراهم شده است، بنابراین کتابخانه
شبیه‌ساز (\fIlibsim.a)\fR از خط فرمان پیونددهنده حذف می‌شود.
.IP \fB\-mstack\-increment=\fR\fIsize\fR 4
.IX Item "-mstack-increment=size"
تنظیم حداکثر مقدار برای یک عملیات منفرد افزایش پشته (stack). مقادیر بزرگ
می‌توانند سرعت برنامه‌هایی را که شامل توابعی با نیاز به فضای زیاد در پشته
هستند افزایش دهند، اما در صورتی که پشته بیش از حد گسترش یابد ممکن است
موجب بروز خطای قطعه‌بندی (segmentation fault) نیز بشوند. مقدار پیش‌فرض 0x1000 است.
.PP
\fIگزینه‌های MicroBlaze\fR
.IX Subsection "MicroBlaze Options"
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
استفاده از شبیه‌سازی نرم‌افزاری برای ممیز شناور (پیش‌فرض).
.IP \fB\-mhard\-float\fR 4
.IX Item "-mhard-float"
استفاده از دستورالعمل‌های سخت‌افزاری ممیز شناور.
.IP \fB\-mmemcpy\fR 4
.IX Item "-mmemcpy"
انتقال‌های بلوکی بهینه‌سازی نشوند، از \f(CW\*(C`memcpy\*(C'\fR استفاده شود.
.IP \fB\-mcpu=\fR\fIcpu\-type\fR 4
.IX Item "-mcpu=cpu-type"
استفاده از قابلیت‌ها و زمان‌بندی کد برای CPU مشخص‌شده.
مقادیر پشتیبانی‌شده در قالب \fBv\fR\fIX\fR\fB.\fR\fIYY\fR\fB.\fR\fIZ\fR هستند،
که در آن \fIX\fR نسخه اصلی، \fIYY\fR نسخه فرعی، و
\&\fIZ\fR کد سازگاری است. نمونه مقادیر عبارتند از \fBv3.00.a\fR،
\&\fBv4.00.b\fR، \fBv5.00.a\fR، \fBv5.00.b\fR، \fBv6.00.a\fR.
.IP \fB\-mxl\-soft\-mul\fR 4
.IX Item "-mxl-soft-mul"
.PD 0
.IP \fB\-mno\-xl\-soft\-mul\fR 4
.IX Item "-mno-xl-soft-mul"
.PD
استفاده از شبیه‌سازی نرم‌افزاری ضرب. این گزینه به‌طور پیش‌فرض فعال است.
.IP \fB\-mxl\-soft\-div\fR 4
.IX Item "-mxl-soft-div"
.PD 0
.IP \fB\-mno\-xl\-soft\-div\fR 4
.IX Item "-mno-xl-soft-div"
.PD
استفاده از شبیه‌سازی نرم‌افزاری برای تقسیم. این گزینه به‌طور پیش‌فرض فعال است.
.IP \fB\-mxl\-barrel\-shift\fR 4
.IX Item "-mxl-barrel-shift"
استفاده از شیفت‌دهنده بشکه‌ای (barrel shifter) سخت‌افزاری.
.IP \fB\-mxl\-pattern\-compare\fR 4
.IX Item "-mxl-pattern-compare"
استفاده از دستورالعمل‌های مقایسه الگو.
.IP \fB\-msmall\-divides\fR 4
.IX Item "-msmall-divides"
استفاده از بهینه‌سازی جدول جستجو (table lookup) برای تقسیم‌های کوچک اعداد صحیح علامت‌دار.
.IP \fB\-mxl\-gp\-opt\fR 4
.IX Item "-mxl-gp-opt"
استفاده از بخش‌های \f(CW\*(C`.sdata\*(C'\fR/\f(CW\*(C`.sbss\*(C'\fR با ارجاع نسبی به ثبات GP.
.IP \fB\-mxl\-multiply\-high\fR 4
.IX Item "-mxl-multiply-high"
استفاده از دستورالعمل‌های ضرب بالا برای بخش بالایی حاصل‌ضرب ۳۲×۳۲.
.IP \fB\-mxl\-float\-convert\fR 4
.IX Item "-mxl-float-convert"
استفاده از دستورالعمل‌های سخت‌افزاری تبدیل ممیز شناور.
.IP \fB\-mxl\-float\-sqrt\fR 4
.IX Item "-mxl-float-sqrt"
استفاده از دستورالعمل سخت‌افزاری جذر ممیز شناور.
.IP \fB\-mbig\-endian\fR 4
.IX Item "-mbig-endian"
تولید کد برای مقصد big\-endian.
.IP \fB\-mlittle\-endian\fR 4
.IX Item "-mlittle-endian"
تولید کد برای مقصد little\-endian.
.IP \fB\-mxl\-reorder\fR 4
.IX Item "-mxl-reorder"
استفاده از دستورالعمل‌های بازآرایی (جابه‌جایی و بارگذاری/ذخیره با بایت معکوس‌شده).
.IP \fB\-mxl\-mode\-\fR\fIapp\-model\fR 4
.IX Item "-mxl-mode-app-model"
انتخاب مدل برنامه \fIapp\-model\fR. مدل‌های معتبر عبارتند از:
.RS 4
.IP \fBexecutable\fR 4
.IX Item "executable"
برنامه اجرایی عادی (پیش‌فرض)، از کد راه‌اندازی \fIcrt0.o\fR استفاده می‌کند.
.IP \fBxmdstub\fR 4
.IX Item "xmdstub"
برای استفاده همراه با عامل دیباگ تهاجمی نرم‌افزاری مبتنی بر دیباگر ریزپردازنده زایلینکس (XMD) با نام xmdstub. این مدل از فایل راه‌اندازی
\&\fIcrt1.o\fR استفاده کرده و نشانی شروع برنامه را روی 0x800 تنظیم می‌کند.
.IP \fBbootstrap\fR 4
.IX Item "bootstrap"
برای برنامه‌هایی که با استفاده از بارگذار بوت (bootloader) بارگذاری می‌شوند.
این مدل از فایل راه‌اندازی \fIcrt2.o\fR استفاده می‌کند که فاقد گرداننده بردار بازنشانی (reset vector handler) پردازنده است. این حالت برای انتقال کنترل در زمان بازنشانی پردازنده به بارگذار بوت به‌جای برنامه مناسب است.
.IP \fBnovectors\fR 4
.IX Item "novectors"
برای برنامه‌هایی که به هیچ‌یک از بردارهای MicroBlaze نیاز ندارند. این گزینه ممکن است برای برنامه‌هایی که درون یک برنامه نظارتی اجرا می‌شوند مفید باشد. این مدل از \fIcrt3.o\fR به‌عنوان فایل راه‌اندازی استفاده می‌کند.
.RE
.RS 4
.RE.IP \fB\-mxl\-prefetch\fR 4
.IX Item "-mxl-prefetch"
فعال‌سازی درج دستورالعمل‌های پیش‌واکشی (\f(CW\*(C`wic\*(C'\fR) در محل‌های فراخوانی (call sites).
.IP \fB\-mpic\-data\-is\-text\-relative\fR 4
.IX Item "-mpic-data-is-text-relative"
فرض می‌کند که میزان جابه‌جایی میان بخش‌های text و data در زمان پیوند ایستا (static link time) ثابت است. این امر اجازه می‌دهد داده‌ها به‌جای GOT، از طریق آفست از آدرس ابتدای text ارجاع داده شوند، چرا که آدرس‌دهی PC\-relative پشتیبانی نمی‌شود.
.PP
\fIگزینه‌های MIPS\fR
.IX Subsection "MIPS Options"
.IP \fB\-EB\fR 4
.IX Item "-EB"
.PD 0
.IP \fB\-meb\fR 4
.IX Item "-meb"
.PD
تولید کد big\-endian.
.IP \fB\-EL\fR 4
.IX Item "-EL"
.PD 0
.IP \fB\-mel\fR 4
.IX Item "-mel"
.PD
تولید کد little\-endian. این گزینه پیش‌فرض برای پیکربندی‌های \fBmips*el\-*\-*\fR است.
.IP \fB\-march=\fR\fIarch\fR 4
.IX Item "-march=arch"
تولید کدی که روی \fIarch\fR اجرا می‌شود، که می‌تواند نام یک ISA عمومی MIPS یا نام یک پردازنده خاص باشد.
نام‌های ISA عبارتند از:
\&\fBmips1\fR، \fBmips2\fR، \fBmips3\fR، \fBmips4\fR،
\&\fBmips32\fR، \fBmips32r2\fR، \fBmips32r3\fR، \fBmips32r5\fR،
\&\fBmips32r6\fR، \fBmips64\fR، \fBmips64r2\fR، \fBmips64r3\fR،
\&\fBmips64r5\fR و \fBmips64r6\fR.
نام‌های پردازنده عبارتند از:
\&\fB4kc\fR، \fB4km\fR، \fB4kp\fR، \fB4ksc\fR،
\&\fB4kec\fR، \fB4kem\fR، \fB4kep\fR، \fB4ksd\fR،
\&\fB5kc\fR، \fB5kf\fR،
\&\fB20kc\fR،
\&\fB24kc\fR، \fB24kf2_1\fR، \fB24kf1_1\fR،
\&\fB24kec\fR، \fB24kef2_1\fR، \fB24kef1_1\fR،
\&\fB34kc\fR، \fB34kf2_1\fR، \fB34kf1_1\fR، \fB34kn\fR،
\&\fB74kc\fR، \fB74kf2_1\fR، \fB74kf1_1\fR، \fB74kf3_2\fR،
\&\fB1004kc\fR، \fB1004kf2_1\fR، \fB1004kf1_1\fR،
\&\fBi6400\fR، \fBi6500\fR،
\&\fBinteraptiv\fR،
\&\fBloongson2e\fR، \fBloongson2f\fR، \fBloongson3a\fR، \fBgs464\fR،
\&\fBgs464e\fR، \fBgs264e\fR،
\&\fBm4k\fR،
\&\fBm14k\fR، \fBm14kc\fR، \fBm14ke\fR، \fBm14kec\fR،
\&\fBm5100\fR، \fBm5101\fR،
\&\fBocteon\fR، \fBocteon+\fR، \fBocteon2\fR، \fBocteon3\fR،
\&\fBorion\fR،
\&\fBp5600\fR، \fBp6600\fR،
\&\fBr2000\fR، \fBr3000\fR، \fBr3900\fR، \fBr4000\fR، \fBr4400\fR،
\&\fBr4600\fR، \fBr4650\fR، \fBr4700\fR، \fBr5900\fR،
\&\fBr6000\fR، \fBr8000\fR،
\&\fBrm7000\fR، \fBrm9000\fR،
\&\fBr10000\fR، \fBr12000\fR، \fBr14000\fR، \fBr16000\fR،
\&\fBsb1\fR،
\&\fBsr71000\fR،
\&\fBvr4100\fR، \fBvr4111\fR، \fBvr4120\fR، \fBvr4130\fR، \fBvr4300\fR،
\&\fBvr5000\fR، \fBvr5400\fR، \fBvr5500\fR،
\&\fBxlr\fR و \fBxlp\fR.
\&\fBallegrex\fR،
مقدار ویژهٔ \fBfrom\-abi\fR سازگارترین معماری را برای ABI انتخاب‌شده برمی‌گزیند (یعنی \&\fBmips1\fR برای ABIهای ۳۲ بیتی و \fBmips3\fR برای ABIهای ۶۴ بیتی).
.Sp
زنجیره‌ابزار بومی Linux/GNU همچنین از مقدار \fBnative\fR پشتیبانی می‌کند که بهترین گزینه معماری را برای پردازنده میزبان انتخاب می‌کند. اگر GCC پردازنده را شناسایی نکند، \fB\-march=native\fR هیچ تأثیری ندارد.
.Sp
در نام‌های پردازنده، سه رقم صفر انتهایی (\fB000\fR) می‌تواند به‌صورت \fBk\fR مخفف شود (برای مثال، \fB\-march=r2k\fR). پیشوندها اختیاری هستند و \fBvr\fR می‌تواند به‌صورت \fBr\fR نوشته شود.
.Sp
نام‌هایی با قالب \fIn\fR\fBf2_1\fR به پردازنده‌هایی با FPUهایی اشاره دارند که با نصف فرکانس هسته کار می‌کنند، نام‌هایی با قالب \fIn\fR\fBf1_1\fR به پردازنده‌هایی با FPUهایی اشاره دارند که با همان فرکانس هسته کار می‌کنند، و نام‌هایی با قالب \fIn\fR\fBf3_2\fR به پردازنده‌هایی با FPUهایی اشاره دارند که با نسبت ۳:۲ نسبت به هسته کلاک شده‌اند. به دلایل سازگاری، \fIn\fR\fBf\fR به‌عنوان مترادفی برای \fIn\fR\fBf2_1\fR پذیرفته می‌شود، در حالی که \fIn\fR\fBx\fR و \fIb\fR\fBfx\fR به‌عنوان مترادف‌هایی برای \fIn\fR\fBf1_1\fR پذیرفته می‌شوند.
.Sp
کامپایلر GCC بر اساس مقدار این گزینه، دو ماکرو تعریف می‌کند. نخستین ماکرو \f(CW\*(C`_MIPS_ARCH\*(C'\fR است که نام معماری هدف را به‌صورت یک رشته مشخص می‌کند. دومی قالبی به‌صورت \f(CW\*(C`_MIPS_ARCH_\fR\f(CIfoo\fR\f(CW\*(C'\fR دارد که در آن \fIfoo\fR مقدار بزرگ‌نویسی‌شدهٔ \f(CW\*(C`_MIPS_ARCH\*(C'\fR است. برای مثال، \fB\-march=r2000\fR ماکروی \f(CW\*(C`_MIPS_ARCH\*(C'\fR را برابر با \f(CW"r2000"\fR قرار داده و ماکروی \f(CW\*(C`_MIPS_ARCH_R2000\*(C'\fR را تعریف می‌کند.
.Sp
توجه داشته باشید که ماکروی \f(CW\*(C`_MIPS_ARCH\*(C'\fR از نام‌های پردازنده که در بالا ذکر شد استفاده می‌کند. به عبارت دیگر، دارای پیشوند کامل بوده و \fB000\fR را به‌صورت \fBk\fR مخفف نمی‌کند. در مورد \fBfrom\-abi\fR، این ماکرو نام معماری حل‌شده را مشخص می‌کند (یا \f(CW"mips1"\fR یا \f(CW"mips3"\fR). هنگامی که هیچ گزینهٔ \fB\-march\fR داده نشود، نام معماری پیش‌فرض را مشخص می‌کند.
.IP \fB\-mtune=\fR\fIarch\fR 4
.IX Item "-mtune=arch"
بهینه‌سازی برای \fIarch\fR. از جمله موارد دیگر، این گزینه نحوه زمان‌بندی دستورالعمل‌ها و هزینه برآوردشده برای عملیات حسابی را کنترل می‌کند. فهرست مقادیر \fIarch\fR همانند مقادیر گزینهٔ \fB\-march\fR است.
.Sp
هنگامی که از این گزینه استفاده نشود، GCC برای پردازنده مشخص‌شده توسط \fB\-march\fR بهینه‌سازی می‌کند. با استفاده هم‌زمان از \fB\-march\fR و \fB\-mtune\fR، می‌توان کدی تولید کرد که روی خانواده‌ای از پردازنده‌ها اجرا شود، اما برای یک عضو خاص از آن خانواده بهینه‌سازی شده باشد.
.Sp
گزینهٔ \fB\-mtune\fR ماکروهای \f(CW\*(C`_MIPS_TUNE\*(C'\fR و \f(CW\*(C`_MIPS_TUNE_\fR\f(CIfoo\fR\f(CW\*(C'\fR را تعریف می‌کند، که عملکردی همانند ماکروهای \fB\-march\fR شرح داده شده در بالا دارند.
.IP \fB\-mips1\fR 4
.IX Item "-mips1"
معادل \fB\-march=mips1\fR.
.IP \fB\-mips2\fR 4
.IX Item "-mips2"
معادل \fB\-march=mips2\fR.
.IP \fB\-mips3\fR 4
.IX Item "-mips3"
معادل \fB\-march=mips3\fR.
.IP \fB\-mips4\fR 4
.IX Item "-mips4"
معادل \fB\-march=mips4\fR.
.IP \fB\-mips32\fR 4
.IX Item "-mips32"
معادل \fB\-march=mips32\fR.
.IP \fB\-mips32r3\fR 4
.IX Item "-mips32r3"
معادل \fB\-march=mips32r3\fR.
.IP \fB\-mips32r5\fR 4
.IX Item "-mips32r5"
معادل \fB\-march=mips32r5\fR.
.IP \fB\-mips32r6\fR 4
.IX Item "-mips32r6"
معادل \fB\-march=mips32r6\fR.
.IP \fB\-mips64\fR 4
.IX Item "-mips64"
معادل \fB\-march=mips64\fR.
.IP \fB\-mips64r2\fR 4
.IX Item "-mips64r2"
معادل \fB\-march=mips64r2\fR.
.IP \fB\-mips64r3\fR 4
.IX Item "-mips64r3"
معادل \fB\-march=mips64r3\fR.
.IP \fB\-mips64r5\fR 4
.IX Item "-mips64r5"
معادل \fB\-march=mips64r5\fR.
.IP \fB\-mips64r6\fR 4
.IX Item "-mips64r6"
معادل \fB\-march=mips64r6\fR.
.IP \fB\-mips16\fR 4
.IX Item "-mips16"
.PD 0
.IP \fB\-mno\-mips16\fR 4
.IX Item "-mno-mips16"
.PD
تولید (یا عدم تولید) کد MIPS16. اگر هدف GCC یک معماری MIPS32 یا MIPS64 باشد، از MIPS16e ASE استفاده می‌کند.
.Sp
تولید کد MIPS16 را می‌توان برای هر تابع به‌صورت جداگانه نیز از طریق مشخصه‌های \f(CW\*(C`mips16\*(C'\fR و \f(CW\*(C`nomips16\*(C'\fR کنترل کرد.
.IP \fB\-mmips16e2\fR 4
.IX Item "-mmips16e2"
.PD 0
.IP \fB\-mno\-mips16e2\fR 4
.IX Item "-mno-mips16e2"
.PD
استفاده از (یا عدم استفاده از) MIPS16e2 ASE. این گزینه رفتار گزینهٔ \fB\-mips16\fR را تغییر می‌دهد به‌طوری که MIPS16e2 ASE را هدف قرار دهد.
.IP \fB\-mflip\-mips16\fR 4
.IX Item "-mflip-mips16"
.PD 0
.IP \fB\-mflip\-mips16\fR 4
.IX Item "-mflip-mips16".PD
تولید کد MIPS16 برای توابع به صورت یک‌درمیان. این گزینه برای
آزمون رگرسیونِ تولید کد ترکیبی MIPS16/غیر\-MIPS16 ارائه شده است، و برای
استفادهٔ معمول در کامپایل کد کاربر در نظر گرفته نشده است.
.IP \fB\-minterlink\-compressed\fR 4
.IX Item "-minterlink-compressed"
.PD 0
.IP \fB\-mno\-interlink\-compressed\fR 4
.IX Item "-mno-interlink-compressed"
.PD
الزام (عدم الزام) به اینکه کدی که از ISA استاندارد (فشرده‌نشده) MIPS استفاده می‌کند
از نظر پیوند با کد MIPS16 و microMIPS سازگار باشد، و بالعکس.
.Sp
برای نمونه، کدی که از رمزگذاری ISA استاندارد استفاده می‌کند نمی‌تواند مستقیماً
به کد MIPS16 یا microMIPS پرش کند؛ بلکه باید از یک فراخوانی یا یک پرش غیرمستقیم استفاده نماید.
بنابراین \&\fB\-minterlink\-compressed\fR پرش‌های مستقیم را غیرفعال می‌کند مگر آنکه GCC
بداند که مقصد پرش فشرده نیست.
.IP \fB\-minterlink\-mips16\fR 4
.IX Item "-minterlink-mips16"
.PD 0
.IP \fB\-mno\-interlink\-mips16\fR 4
.IX Item "-mno-interlink-mips16"
.PD
نام‌های مستعار برای \fB\-minterlink\-compressed\fR و
\&\fB\-mno\-interlink\-compressed\fR. این گزینه‌ها پیش از microMIPS ASE
معرفی شده بودند و برای سازگاری عقبرو حفظ شده‌اند.
.IP \fB\-mabi=32\fR 4
.IX Item "-mabi=32"
.PD 0
.IP \fB\-mabi=o64\fR 4
.IX Item "-mabi=o64"
.IP \fB\-mabi=n32\fR 4
.IX Item "-mabi=n32"
.IP \fB\-mabi=64\fR 4
.IX Item "-mabi=64"
.IP \fB\-mabi=eabi\fR 4
.IX Item "-mabi=eabi"
.PD
تولید کد برای ABI داده‌شده.
.Sp
توجه داشته باشید که EABI دارای یک گونهٔ ۳۲ بیتی و یک گونهٔ ۶۴ بیتی است. کامپایلر GCC
معمولاً هنگامی که یک معماری ۶۴ بیتی را انتخاب می‌کنید، کد ۶۴ بیتی تولید می‌کند، اما می‌توانید
از \fB\-mgp32\fR برای دریافت کد ۳۲ بیتی در عوض استفاده کنید.
.Sp
برای کسب اطلاعات دربارهٔ O64 ABI، ببینید:
<\fBhttps://gcc.gnu.org/projects/mipso64\-abi.html\fR>.
.Sp
کامپایلر GCC از گونه‌ای از ABI o32 پشتیبانی می‌کند که در آن ثبات‌های ممیز شناور به جای
۳۲ بیت، ۶۴ بیت پهنا دارند. می‌توانید این ترکیب را با
\&\fB\-mabi=32\fR \fB\-mfp64\fR انتخاب کنید. این ABI بر دستورالعمل‌های \f(CW\*(C`mthc1\*(C'\fR
و \f(CW\*(C`mfhc1\*(C'\fR تکیه دارد و بنابراین تنها برای پردازنده‌های
MIPS32R2، MIPS32R3 و MIPS32R5 پشتیبانی می‌شود.
.Sp
تخصیص ثبات‌ها برای آرگومان‌ها و مقادیر بازگشتی یکسان باقی می‌ماند، اما هر مقدار
اسکالر به جای یک جفت ثبات ۳۲ بیتی، در یک ثبات ۶۴ بیتی تکی ارسال می‌شود.
برای نمونه، مقادیر ممیز شناور اسکالر فقط در \fR\f(CB$f0\fR\fB\fR بازگردانده می‌شوند،
نه در یک جفت \&\fB\fR\f(CB$f0\fR\fB\fR/\fB\fR\f(CB$f1\fR\fB\fR. مجموعه ثبات‌های ذخیره‌شده
در فراخوانی (call\-saved) نیز از این جهت یکسان باقی می‌ماند که ثبات‌های با شمارهٔ زوج
با دقت مضاعف (double\-precision) ذخیره می‌شوند.
.Sp
دو گونهٔ دیگر از ABI o32 برای امکان‌پذیر ساختن گذار از ثبات‌های ۳۲ بیتی به ۶۴ بیتی
پشتیبانی می‌شوند. این‌ها FPXX (\fB\-mfpxx\fR) و FP64A (\fB\-mfp64\fR \fB\-mno\-odd\-spreg\fR) هستند.
پسوند FPXX الزام می‌کند که تمام کد باید در زمان اجرا با استفاده از ثبات‌های ۳۲ بیتی یا ۶۴ بیتی
به‌درستی اجرا شود. کد می‌تواند با FP32 یا FP64 پیوند متقابل داشته باشد، اما نه با هر دو.
پسوند FP64A شبیه به پسوند FP64 است اما استفاده از ثبات‌های با شمارهٔ فرد دقت منفرد
(single\-precision) را ممنوع می‌کند. این می‌تواند همراه با حالت \f(CW\*(C`FRE\*(C'\fR
در FPUهای پردازنده‌های MIPS32R5 استفاده شود و اجازه می‌دهد تا کدهای FP32 و FP64A
بدون تغییر حالت‌های FPU در یک فرایند پیوند متقابل یافته و اجرا شوند.
.IP \fB\-mabicalls\fR 4
.IX Item "-mabicalls"
.PD 0
.IP \fB\-mno\-abicalls\fR 4
.IX Item "-mno-abicalls"
.PD
تولید (عدم تولید) کدی که برای اشیاء پویای به سبک SVR4 مناسب است.
گزینهٔ \fB\-mabicalls\fR پیش‌فرض برای سیستم‌های مبتنی بر SVR4 است.
.IP \fB\-mshared\fR 4
.IX Item "-mshared"
.PD 0
.IP \fB\-mno\-shared\fR 4
.IX Item "-mno-shared"
.PD
تولید (عدم تولید) کدی که کاملاً مستقل از موقعیت است، و بنابراین می‌تواند
به کتابخانه‌های اشتراکی پیوند داده شود. این گزینه فقط بر \fB\-mabicalls\fR
تأثیر می‌گذارد.
.Sp
تمام کدهای \fB\-mabicalls\fR به طور سنتی، صرف‌نظر از گزینه‌هایی مانند
\fB\-fPIC\fR و \fB\-fpic\fR، مستقل از موقعیت بوده‌اند. با این حال، به عنوان
یک افزونه، زنجیره‌ابزار GNU به پرونده‌های اجرایی اجازه می‌دهد تا برای نمادهای
دارای پیوند محلی از دسترسی‌های مطلق استفاده کنند. همچنین می‌تواند از دنباله‌های
راه‌اندازی کوتاه‌تر GP استفاده کرده و فراخوانی‌های مستقیم به توابع تعریف‌شدهٔ محلی
ایجاد کند. این حالت با \fB\-mno\-shared\fR انتخاب می‌شود.
.Sp
گزینهٔ \&\fB\-mno\-shared\fR به binutils نسخهٔ 2.16 یا بالاتر نیاز دارد و
اشیائی تولید می‌کند که تنها توسط پیونددهندهٔ GNU قابل پیوند هستند. با این وجود، این گزینه
بر ABI فایل اجرایی نهایی تأثیر نمی‌گذارد؛ بلکه تنها بر ABI اشیاء جابه‌جاپذیر (relocatable)
اثر می‌گذارد. استفاده از \fB\-mno\-shared\fR به طور کلی فایل‌های اجرایی را هم کوچک‌تر و هم سریع‌تر می‌کند.
.Sp
\&\fB\-mshared\fR پیش‌فرض است.
.IP \fB\-mplt\fR 4
.IX Item "-mplt"
.PD 0
.IP \fB\-mno\-plt\fR 4
.IX Item "-mno-plt"
.PD
فرض کردن (یا فرض نکردن) اینکه پیونددهنده‌های ایستا و پویا از PLTها
و بازنشانی‌های رونوشت (copy relocations) پشتیبانی می‌کنند. این گزینه فقط
بر \&\fB\-mno\-shared \-mabicalls\fR اثر می‌گذارد. برای ABI n64، این گزینه
بدون \fB\-msym32\fR هیچ تأثیری ندارد.
.Sp
می‌توانید با پیکربندی GCC با \fB\-\-with\-mips\-plt\fR، گزینهٔ \fB\-mplt\fR را
پیش‌فرض قرار دهید. در غیر این صورت، پیش‌فرض \&\fB\-mno\-plt\fR است.
.IP \fB\-mxgot\fR 4
.IX Item "-mxgot"
.PD 0
.IP \fB\-mno\-xgot\fR 4
.IX Item "-mno-xgot"
.PD
برداشتن (یا عدم برداشتن) محدودیت‌های معمول برای اندازهٔ جدول آفست سرتاسری (GOT).
.Sp
کامپایلر GCC معمولاً از یک دستورالعمل برای بارگذاری مقادیر از GOT استفاده می‌کند.
اگرچه این کار نسبتاً کارآمد است، اما فقط در صورتی کار می‌کند که GOT
کوچک‌تر از حدود 64k باشد. هر اندازهٔ بزرگ‌تری باعث می‌شود پیونددهنده
خطایی مانند این گزارش دهد:
.Sp
.Vb 1
\&        relocation truncated to fit: R_MIPS_GOT16 foobar
.Ve
.Sp
اگر این اتفاق بیفتد، باید کد خود را دوباره با \fB\-mxgot\fR کامپایل کنید.
این گزینه با GOTهای بسیار بزرگ کار می‌کند، اگرچه کد کارایی کمتری نیز خواهد داشت،
چرا که دریافت مقدار یک نماد سراسری نیازمند سه دستورالعمل است.
.Sp
توجه داشته باشید که برخی از پیونددهنده‌ها می‌توانند چندین GOT ایجاد کنند. اگر چنین
پیونددهنده‌ای دارید، تنها زمانی باید از \fB\-mxgot\fR استفاده کنید که یک فایل شیء تکی
به بیش از 64k درآیه از جدول GOT دسترسی داشته باشد. پرونده‌های انگشت‌شماری چنین هستند.
.Sp
این گزینه‌ها هیچ اثری ندارند مگر اینکه GCC در حال تولید کد مستقل از موقعیت باشد.
.IP \fB\-mgp32\fR 4
.IX Item "-mgp32"
فرض بر اینکه ثبات‌های همه‌منظوره ۳۲ بیت پهنا دارند.
.IP \fB\-mgp64\fR 4
.IX Item "-mgp64"
فرض بر اینکه ثبات‌های همه‌منظوره ۶۴ بیت پهنا دارند.
.IP \fB\-mfp32\fR 4
.IX Item "-mfp32"
فرض بر اینکه ثبات‌های ممیز شناور ۳۲ بیت پهنا دارند.
.IP \fB\-mfp64\fR 4
.IX Item "-mfp64"
فرض بر اینکه ثبات‌های ممیز شناور ۶۴ بیت پهنا دارند.
.IP \fB\-mfpxx\fR 4
.IX Item "-mfpxx"
هیچ فرضی دربارهٔ پهنای ثبات‌های ممیز شناور در نظر گرفته نشود.
.IP \fB\-mhard\-float\fR 4
.IX Item "-mhard-float"
استفاده از دستورالعمل‌های کمک‌پردازندهٔ ممیز شناور.
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
عدم استفاده از دستورالعمل‌های کمک‌پردازندهٔ ممیز شناور. در عوض
محاسبات ممیز شناور با استفاده از فراخوانی‌های کتابخانه‌ای پیاده‌سازی می‌شوند.
.IP \fB\-mno\-float\fR 4
.IX Item "-mno-float"
معادل \fB\-msoft\-float\fR است، اما علاوه بر این تضمین می‌کند که
برنامهٔ در حال کامپایل هیچ عملیات ممیز شناوری را انجام نمی‌دهد.
این گزینه در حال حاضر تنها توسط برخی از پیکربندی‌های بدون سیستم‌عامل (bare\-metal) در MIPS
پشتیبانی می‌شود، جایی که ممکن است مجموعهٔ خاصی از کتابخانه‌ها را انتخاب کند
که فاقد هرگونه پشتیبانی ممیز شناور هستند (برای نمونه شامل
قالب‌های ممیز شناور \f(CW\*(C`printf\*(C'\fR).
اگر کدی که با \fB\-mno\-float\fR کامپایل شده است تصادفاً حاوی عملیات
ممیز شناور باشد، احتمالاً با شکست در زمان پیوند یا زمان اجرا مواجه خواهد شد..IP \fB\-msingle\-float\fR 4
.IX Item "-msingle-float"
فرض می‌کند که کمک‌پردازندهٔ ممیز شناور فقط از عملیات با دقت یگانه (single-precision) پشتیبانی می‌کند.
.IP \fB\-mdouble\-float\fR 4
.IX Item "-mdouble-float"
فرض می‌کند که کمک‌پردازندهٔ ممیز شناور از عملیات با دقت دوگانه (double-precision) پشتیبانی می‌کند. این مقدار پیش‌فرض است.
.IP \fB\-modd\-spreg\fR 4
.IX Item "-modd-spreg"
.PD 0
.IP \fB\-mno\-odd\-spreg\fR 4
.IX Item "-mno-odd-spreg"
.PD
استفاده از ثبات‌های ممیز شناور دقت یگانه با شماره فرد را برای o32 ABI فعال می‌کند. این مقدار برای پردازنده‌هایی که پشتیبانی آن‌ها از این ثبات‌ها شناخته شده است، پیش‌فرض می‌باشد. هنگام استفاده از o32 FPXX ABI، گزینهٔ \fB\-mno\-odd\-spreg\fR به‌طور پیش‌فرض تنظیم می‌شود.
.IP \fB\-mabs=2008\fR 4
.IX Item "-mabs=2008"
.PD 0
.IP \fB\-mabs=legacy\fR 4
.IX Item "-mabs=legacy"
.PD
این گزینه‌ها رفتار با داده‌های ممیز شناور خاصِ غیرعدد (NaN) در IEEE 754 را توسط دستورالعمل‌های ماشین \f(CW\*(C`abs.\fR\f(CIfmt\fR\f(CW\*(C'\fR و
\&\f(CW\*(C`neg.\fR\f(CIfmt\fR\f(CW\*(C'\fR کنترل می‌کنند.
.Sp
به‌طور پیش‌فرض یا زمانی که \fB\-mabs=legacy\fR استفاده می‌شود، رفتار موروثی (legacy) انتخاب می‌گردد. در این حالت، این دستورالعمل‌ها حسابی تلقی می‌شوند و در مواردی که به عملکرد صحیح نیاز است و ممکن است عملوند ورودی NaN باشد، از آن‌ها اجتناب می‌شود. در عوض، دنبالهٔ طولانی‌تری از دستورالعمل‌ها که بیت علامت دادهٔ ممیز شناور را به‌صورت دستی تغییر می‌دهند استفاده می‌شود، مگر اینکه گزینهٔ \fB\-ffinite\-math\-only\fR نیز مشخص شده باشد.
.Sp
گزینهٔ \fB\-mabs=2008\fR رفتار IEEE 754\-2008 را انتخاب می‌کند. در این حالت این دستورالعمل‌ها غیرحسابی تلقی می‌شوند و بنابراین در تمام موارد، از جمله به‌ویژه زمانی که عملوند ورودی یک NaN باشد، عملکرد صحیحی دارند. در نتیجه، این دستورالعمل‌ها همواره برای عملیات مربوطه استفاده می‌شوند.
.IP \fB\-mnan=2008\fR 4
.IX Item "-mnan=2008"
.PD 0
.IP \fB\-mnan=legacy\fR 4
.IX Item "-mnan=legacy"
.PD
این گزینه‌ها کدگذاری داده‌های ممیز شناور خاصِ غیرعدد (NaN) در IEEE 754 را کنترل می‌کنند.
.Sp
گزینهٔ \fB\-mnan=legacy\fR کدگذاری موروثی را انتخاب می‌کند. در این حالت، NaNهای آرام (qNaNs) با ۰ بودن نخستین بیت از فیلد بخش اعشاری معنادار (significand) مشخص می‌شوند، در حالی که NaNهای علامت‌دهنده (sNaNs) با ۱ بودن نخستین بیت از فیلد بخش اعشاری معنادار مشخص می‌گردند.
.Sp
گزینهٔ \fB\-mnan=2008\fR کدگذاری IEEE 754\-2008 را انتخاب می‌کند. در این حالت، qNaNها با ۱ بودن نخستین بیت فیلد اعشاری معنادار، و sNaNها با ۰ بودن نخستین بیت فیلد اعشاری معنادار مشخص می‌شوند.
.Sp
حالت پیش‌فرض \fB\-mnan=legacy\fR است مگر اینکه GCC با \&\fB\-\-with\-nan=2008\fR پیکربندی شده باشد.
.IP \fB\-mllsc\fR 4
.IX Item "-mllsc"
.PD 0
.IP \fB\-mno\-llsc\fR 4
.IX Item "-mno-llsc"
.PD
استفاده از (عدم استفاده از) دستورالعمل‌های \fBll\fR، \fBsc\fR و \fBsync\fR برای پیاده‌سازی توابع توکار حافظهٔ اتمی. هنگامی که هیچ‌یک از گزینه‌ها مشخص نشده باشد، GCC در صورتی که معماری مقصد از آن‌ها پشتیبانی کند، این دستورالعمل‌ها را به کار می‌برد.
.Sp
گزینهٔ \&\fB\-mllsc\fR زمانی کاربرد دارد که محیط زمان اجرا بتواند این دستورالعمل‌ها را شبیه‌سازی کند، و \fB\-mno\-llsc\fR می‌تواند هنگام کامپایل برای ISAهای غیر استاندارد مفید باشد. می‌توانید با پیکربندی GCC با \fB\-\-with\-llsc\fR و \fB\-\-without\-llsc\fR هر یک از این گزینه‌ها را به حالت پیش‌فرض تبدیل کنید. \fB\-\-with\-llsc\fR برای برخی پیکربندی‌ها حالت پیش‌فرض است؛ برای جزئیات به مستندات نصب مراجعه کنید.
.IP \fB\-mdsp\fR 4
.IX Item "-mdsp"
.PD 0
.IP \fB\-mno\-dsp\fR 4
.IX Item "-mno-dsp"
.PD
استفاده از (عدم استفاده از) نگارش ۱ از MIPS DSP ASE.
این گزینه ماکروی پیش‌پردازندهٔ \f(CW\*(C`_\|_mips_dsp\*(C'\fR را تعریف می‌کند. همچنین
\&\f(CW\*(C`_\|_mips_dsp_rev\*(C'\fR را با مقدار 1 تعریف می‌نماید.
.IP \fB\-mdspr2\fR 4
.IX Item "-mdspr2"
.PD 0
.IP \fB\-mno\-dspr2\fR 4
.IX Item "-mno-dspr2"
.PD
استفاده از (عدم استفاده از) نگارش ۲ از MIPS DSP ASE.
این گزینه ماکروهای پیش‌پردازندهٔ \f(CW\*(C`_\|_mips_dsp\*(C'\fR و \f(CW\*(C`_\|_mips_dspr2\*(C'\fR را تعریف می‌کند.
همچنین \f(CW\*(C`_\|_mips_dsp_rev\*(C'\fR را با مقدار 2 تعریف می‌نماید.
.IP \fB\-msmartmips\fR 4
.IX Item "-msmartmips"
.PD 0
.IP \fB\-mno\-smartmips\fR 4
.IX Item "-mno-smartmips"
.PD
استفاده از (عدم استفاده از) MIPS SmartMIPS ASE.
.IP \fB\-mpaired\-single\fR 4
.IX Item "-mpaired-single"
.PD 0
.IP \fB\-mno\-paired\-single\fR 4
.IX Item "-mno-paired-single"
.PD
استفاده از (عدم استفاده از) دستورالعمل‌های ممیز شناور تک‌دقت جفت‌شده (paired\-single).
این گزینه نیازمند فعال بودن پشتیبانی سخت‌افزاری از ممیز شناور است.
.IP \fB\-mdmx\fR 4
.IX Item "-mdmx"
.PD 0
.IP \fB\-mno\-mdmx\fR 4
.IX Item "-mno-mdmx"
.PD
استفاده از (عدم استفاده از) دستورالعمل‌های MIPS Digital Media Extension.
این گزینه تنها در هنگام تولید کد ۶۴ بیتی قابل استفاده است و نیازمند فعال بودن پشتیبانی سخت‌افزاری از ممیز شناور است.
.IP \fB\-mips3d\fR 4
.IX Item "-mips3d"
.PD 0
.IP \fB\-mno\-mips3d\fR 4
.IX Item "-mno-mips3d"
.PD
استفاده از (عدم استفاده از) MIPS\-3D ASE.
گزینهٔ \fB\-mips3d\fR متضمن \fB\-mpaired\-single\fR است.
.IP \fB\-mmicromips\fR 4
.IX Item "-mmicromips"
.PD 0
.IP \fB\-mno\-micromips\fR 4
.IX Item "-mno-micromips"
.PD
تولید کردن (تولید نکردن) کد microMIPS.
.Sp
تولید کد microMIPS می‌تواند بر پایهٔ هر تابع نیز توسط صفت‌های
\f(CW\*(C`micromips\*(C'\fR و \f(CW\*(C`nomicromips\*(C'\fR کنترل شود.
.IP \fB\-mmt\fR 4
.IX Item "-mmt"
.PD 0
.IP \fB\-mno\-mt\fR 4
.IX Item "-mno-mt"
.PD
استفاده از (عدم استفاده از) دستورالعمل‌های چندریسمانی MT.
.IP \fB\-mmcu\fR 4
.IX Item "-mmcu"
.PD 0
.IP \fB\-mno\-mcu\fR 4
.IX Item "-mno-mcu"
.PD
استفاده از (عدم استفاده از) دستورالعمل‌های MIPS MCU ASE.
.IP \fB\-meva\fR 4
.IX Item "-meva"
.PD 0
.IP \fB\-mno\-eva\fR 4
.IX Item "-mno-eva"
.PD
استفاده از (عدم استفاده از) دستورالعمل‌های MIPS Enhanced Virtual Addressing.
.IP \fB\-mvirt\fR 4
.IX Item "-mvirt"
.PD 0
.IP \fB\-mno\-virt\fR 4
.IX Item "-mno-virt"
.PD
استفاده از (عدم استفاده از) دستورالعمل‌های MIPS Virtualization (VZ).
.IP \fB\-mxpa\fR 4
.IX Item "-mxpa"
.PD 0
.IP \fB\-mno\-xpa\fR 4
.IX Item "-mno-xpa"
.PD
استفاده از (عدم استفاده از) دستورالعمل‌های MIPS eXtended Physical Address (XPA).
.IP \fB\-mcrc\fR 4
.IX Item "-mcrc"
.PD 0.IP \fB\-mno\-crc\fR 4
.IX Item "-mno-crc"
.PD
استفاده (عدم استفاده) از دستورالعمل‌های بررسی افزونگی چرخشی (CRC) در MIPS.
.IP \fB\-mginv\fR 4
.IX Item "-mginv"
.PD 0
.IP \fB\-mno\-ginv\fR 4
.IX Item "-mno-ginv"
.PD
استفاده (عدم استفاده) از دستورالعمل‌های باطل‌سازی سراسری (GINV) در MIPS.
.IP \fB\-mmsa\fR 4
.IX Item "-mmsa"
.PD 0
.IP \fB\-mno\-msa\fR 4
.IX Item "-mno-msa"
.PD
استفاده (عدم استفاده) از دستورالعمل‌های افزونهٔ MIPS MSA.
.IP \fB\-mloongson\-mmi\fR 4
.IX Item "-mloongson-mmi"
.PD 0
.IP \fB\-mno\-loongson\-mmi\fR 4
.IX Item "-mno-loongson-mmi"
.PD
استفاده (عدم استفاده) از دستورالعمل‌های افزونه‌های چندرسانه‌ای MIPS Loongson موسوم به MMI.
.IP \fB\-mloongson\-ext\fR 4
.IX Item "-mloongson-ext"
.PD 0
.IP \fB\-mno\-loongson\-ext\fR 4
.IX Item "-mno-loongson-ext"
.PD
استفاده (عدم استفاده) از دستورالعمل‌های افزونه‌های (EXT) در MIPS Loongson.
.IP \fB\-mloongson\-ext2\fR 4
.IX Item "-mloongson-ext2"
.PD 0
.IP \fB\-mno\-loongson\-ext2\fR 4
.IX Item "-mno-loongson-ext2"
.PD
استفاده (عدم استفاده) از دستورالعمل‌های نسخهٔ ۲ افزونه‌های (EXT2) در MIPS Loongson.
.IP \fB\-mlong64\fR 4
.IX Item "-mlong64"
اجبار انواع دادهٔ \f(CW\*(C`long\*(C'\fR به اندازهٔ ۶۴ بیتی. برای توضیحات مربوط به مقدار پیش‌فرض و نحوهٔ تعیین اندازهٔ اشاره‌گر، \fB\-mlong32\fR را ببینید.
.IP \fB\-mlong32\fR 4
.IX Item "-mlong32"
اجبار انواع دادهٔ \f(CW\*(C`long\*(C'\fR، \f(CW\*(C`int\*(C'\fR و اشاره‌گرها به اندازهٔ ۳۲ بیتی.
.Sp
اندازهٔ پیش‌فرض \f(CW\*(C`int\*(C'\fRها، \f(CW\*(C`long\*(C'\fRها و اشاره‌گرها به ABI بستگی دارد. تمام ABIهای پشتیبانی‌شده از \f(CW\*(C`int\*(C'\fRهای ۳۲ بیتی استفاده می‌کنند. ABI نوع n64، مانند EABI شصت‌وچهار بیتی، از \f(CW\*(C`long\*(C'\fRهای ۶۴ بیتی استفاده می‌کند؛ بقیه از \f(CW\*(C`long\*(C'\fRهای ۳۲ بیتی بهره می‌برند. اندازهٔ اشاره‌گرها برابر با اندازهٔ \f(CW\*(C`long\*(C'\fRها یا اندازهٔ ثبات‌های عدد صحیح (هرکدام که کوچک‌تر باشد) است.
.IP \fB\-msym32\fR 4
.IX Item "-msym32"
.PD 0
.IP \fB\-mno\-sym32\fR 4
.IX Item "-mno-sym32"
.PD
فرض کردن (فرض نکردن) اینکه تمامی نمادها بدون توجه به ABI انتخاب‌شده دارای مقادیر ۳۲ بیتی هستند. این گزینه در ترکیب با \&\fB\-mabi=64\fR و \fB\-mno\-abicalls\fR مفید است، چرا که به GCC اجازه می‌دهد ارجاع‌های کوتاه‌تر و سریع‌تری به نشانی‌های نمادین ایجاد کند.
.IP "\fB\-G\fR \fInum\fR" 4
.IX Item "-G num"
قرار دادن تعاریف داده‌های قابل‌مشاهده از خارج، در یک بخش داده‌های کوچک (small data section) در صورتی که اندازهٔ آن داده بزرگ‌تر از \fInum\fR بایت نباشد. بدین ترتیب GCC می‌تواند دسترسی‌های کارآمدتری به داده‌ها تولید کند؛ برای جزئیات به \fB\-mgpopt\fR مراجعه کنید.
.Sp
گزینهٔ پیش‌فرض \fB\-G\fR به پیکربندی بستگی دارد.
.IP \fB\-mlocal\-sdata\fR 4
.IX Item "-mlocal-sdata"
.PD 0
.IP \fB\-mno\-local\-sdata\fR 4
.IX Item "-mno-local-sdata"
.PD
تعمیم دادن (تعمیم ندادن) رفتار \fB\-G\fR به داده‌های محلی نیز، مانند متغیرهای static در زبان C. گزینهٔ \fB\-mlocal\-sdata\fR برای تمامی پیکربندی‌ها پیش‌فرض است.
.Sp
اگر پیونددهنده خطا داد که برنامه از مقدار بسیار زیادی دادهٔ کوچک استفاده می‌کند، می‌توانید بخش‌هایی را که از نظر کارایی کمتر حیاتی هستند با \&\fB\-mno\-local\-sdata\fR بازسازی کنید. همچنین ممکن است بخواهید کتابخانه‌های بزرگ را با \fB\-mno\-local\-sdata\fR بسازید تا کتابخانه‌ها فضای بیشتری برای برنامهٔ اصلی باقی بگذارند.
.IP \fB\-mextern\-sdata\fR 4
.IX Item "-mextern-sdata"
.PD 0
.IP \fB\-mno\-extern\-sdata\fR 4
.IX Item "-mno-extern-sdata"
.PD
فرض کردن (فرض نکردن) اینکه داده‌های تعریف‌شده در خارج در صورتی که اندازه‌شان در محدودهٔ \fB\-G\fR باشد، در یک بخش داده‌های کوچک قرار دارند. گزینهٔ \&\fB\-mextern\-sdata\fR برای تمامی پیکربندی‌ها پیش‌فرض است.
.Sp
اگر یک پودمان \fIMod\fR را با \fB\-mextern\-sdata\fR \fB\-G\fR \&\fInum\fR \fB\-mgpopt\fR کامپایل کنید و \fIMod\fR به متغیری به نام \fIVar\fR ارجاع دهد که بزرگ‌تر از \fInum\fR بایت نیست، باید مطمئن شوید که \fIVar\fR در یک بخش داده‌های کوچک قرار گرفته است. اگر \fIVar\fR توسط پودمان دیگری تعریف شده است، باید آن پودمان را با مقدار \fB\-G\fR به اندازهٔ کافی بزرگ کامپایل کنید یا صفت \f(CW\*(C`section\*(C'\fR را به تعریف \fIVar\fR\*(Aqs اضافه کنید. اگر \fIVar\fR مشترک (common) باشد، باید برنامه را با تنظیم \fB\-G\fR به اندازهٔ کافی بالا پیوند دهید.
.Sp
ساده‌ترین روش برای برآورده کردن این محدودیت‌ها، کامپایل و پیوند دادن تمامی پودمان‌ها با یک گزینهٔ \fB\-G\fR یکسان است. با این حال، ممکن است بخواهید کتابخانه‌ای بسازید که از چندین حد مختلف داده‌های کوچک پشتیبانی کند. می‌توانید این کار را با کامپایل کردن کتابخانه با بالاترین تنظیم \fB\-G\fR پشتیبانی‌شده و علاوه بر آن، استفاده از \&\fB\-mno\-extern\-sdata\fR انجام دهید تا کتابخانه از فرض کردن پیش‌فرض‌ها دربارهٔ داده‌های تعریف‌شده در خارج خودداری کند.
.IP \fB\-mgpopt\fR 4
.IX Item "-mgpopt"
.PD 0
.IP \fB\-mno\-gpopt\fR 4
.IX Item "-mno-gpopt"
.PD
استفاده (عدم استفاده) از دسترسی‌های نسبی به GP برای نمادهایی که مشخص است در بخش داده‌های کوچک قرار دارند؛ به \fB\-G\fR، \fB\-mlocal\-sdata\fR و \&\fB\-mextern\-sdata\fR مراجعه کنید. گزینهٔ \fB\-mgpopt\fR برای تمامی پیکربندی‌ها پیش‌فرض است.
.Sp
گزینهٔ \&\fB\-mno\-gpopt\fR برای مواردی مفید است که ثبات \f(CW$gp\fR ممکن است مقدار \f(CW\*(C`_gp\*(C'\fR را نگه ندارد. به عنوان مثال، اگر کد بخشی از کتابخانه‌ای باشد که ممکن است در یک مانیتور بوت (boot monitor) استفاده شود، برنامه‌هایی که توابع مانیتور بوت را فرامی‌خوانند، مقداری نامشخص را در \f(CW$gp\fR ارسال می‌کنند. (در چنین شرایطی، خود مانیتور بوت معمولاً با \fB\-G0\fR کامپایل می‌شود.)
.Sp
گزینهٔ \&\fB\-mno\-gpopt\fR مستلزم استفاده از \fB\-mno\-local\-sdata\fR و \&\fB\-mno\-extern\-sdata\fR است.
.IP \fB\-membedded\-data\fR 4
.IX Item "-membedded-data"
.PD 0
.IP \fB\-mno\-embedded\-data\fR 4
.IX Item "-mno-embedded-data"
.PD
تخصیص متغیرها ابتدا در بخش داده‌های فقط‌خواندنی در صورت امکان، سپس در بخش داده‌های کوچک در صورت امکان، و در غیر این صورت در بخش داده‌ها (data). این گزینه کدی کمی کُندتر از حالت پیش‌فرض تولید می‌کند، اما مقدار RAM مورد نیاز در حین اجرا را کاهش می‌دهد، بنابراین ممکن است برای برخی از سیستم‌های تعبیه‌شده ترجیح داده شود.
.IP \fB\-muninit\-const\-in\-rodata\fR 4
.IX Item "-muninit-const-in-rodata"
.PD 0
.IP \fB\-mno\-uninit\-const\-in\-rodata\fR 4
.IX Item "-mno-uninit-const-in-rodata"
.PD
قرار دادن متغیرهای \f(CW\*(C`const\*(C'\fR مقداردهی‌نشده در بخش داده‌های فقط‌خواندنی. این گزینه تنها در ترکیب با \fB\-membedded\-data\fR معنا دارد.
.IP \fB\-mcode\-readable=\fR\fIsetting\fR 4
.IX Item "-mcode-readable=setting"
مشخص می‌کند که آیا GCC مجاز است کدی تولید کند که از بخش‌های اجرایی می‌خواند یا خیر. سه حالت ممکن برای این تنظیم وجود دارد:
.RS 4
.IP \fB\-mcode\-readable=yes\fR 4
.IX Item "-mcode-readable=yes"
دستورالعمل‌ها می‌توانند آزادانه به بخش‌های اجرایی دسترسی پیدا کنند. این حالت، مقدار پیش‌فرض است.
.IP \fB\-mcode\-readable=pcrel\fR 4
.IX Item "-mcode-readable=pcrel"
دستورالعمل‌های بارگذاریِ نسبی به PC در MIPS16 می‌توانند به بخش‌های اجرایی دسترسی داشته باشند، اما دستورالعمل‌های دیگر مجاز به انجام این کار نیستند. این گزینه در پردازنده‌های 4KSc و 4KSd زمانی که بیت Read Inhibit در TLBهای کد فعال است، مفید است. همچنین در پردازنده‌هایی که می‌توان آن‌ها را با رابط دوگانهٔ دستورالعمل/داده SRAM پیکربندی کرد و مانند M4K، بارگذاری‌های نسبی به PC را به‌طور خودکار به RAM دستورالعمل هدایت می‌کنند، کاربرد دارد.
.IP \fB\-mcode\-readable=no\fR 4
.IX Item "-mcode-readable=no"
دستورالعمل‌ها نباید به بخش‌های اجرایی دسترسی داشته باشند. این گزینه می‌تواند در مقاصدی مفید باشد که با رابط دوگانهٔ دستورالعمل/داده SRAM پیکربندی شده‌اند، اما (برخلاف M4K) به‌طور خودکار بارگذاری‌های نسبی به PC را به RAM دستورالعمل هدایت نمی‌کنند.
.RE
.RS 4
.Sp
در مقاصد SDE، گزینهٔ \fB\-mcode\-data\-in\-code\fR به عنوان یک نام مستعار سنتی برای \fB\-mcode\-readable=no\fR، و \fB\-mcode\-xonly\fR برای \fB\-mcode\-readable=pcrel\fR در دسترس است.
.RE
.IP \fB\-msplit\-addresses\fR 4
.IX Item "-msplit-addresses".PD 0
.IP \fB\-mno\-split\-addresses\fR 4
.IX Item "-mno-split-addresses"
.PD
فعال‌سازی (غیرفعال‌سازی) استفاده از عملگرهای بازآرایی اسمبلر \f(CW%hi()\fR و \f(CW%lo()\fR. این گزینه با
\&\fB\-mexplicit\-relocs\fR جایگزین شده است، اما برای سازگاری با نسخه‌های پیشین حفظ شده است.
.IP \fB\-mexplicit\-relocs=none\fR 4
.IX Item "-mexplicit-relocs=none"
.PD 0
.IP \fB\-mexplicit\-relocs=base\fR 4
.IX Item "-mexplicit-relocs=base"
.IP \fB\-mexplicit\-relocs=pcrel\fR 4
.IX Item "-mexplicit-relocs=pcrel"
.IP \fB\-mexplicit\-relocs\fR 4
.IX Item "-mexplicit-relocs"
.IP \fB\-mno\-explicit\-relocs\fR 4
.IX Item "-mno-explicit-relocs"
.PD
این گزینه‌ها استفاده از بازآرایی‌های صریح (مانند \f(CW%gp_rel\fR) را کنترل می‌کنند.
مقدار پیش‌فرض به نسخهٔ GAS هنگام ساخته شدن خودِ GCC بستگی دارد.
.Sp
پشتیبانی از بازآرایی صریح \f(CW\*(C`base\*(C'\fR در سال ۲۰۰۱ به GAS افزوده شد.
پشتیبانی از بازآرایی صریح \f(CW\*(C`pcrel\*(C'\fR در سال ۲۰۱۴ به GAS معرفی گردید،
که از \f(CW%pcrel_hi\fR و \f(CW%pcrel_lo\fR پشتیبانی می‌کند.
.IP \fB\-mcheck\-zero\-division\fR 4
.IX Item "-mcheck-zero-division"
.PD 0
.IP \fB\-mno\-check\-zero\-division\fR 4
.IX Item "-mno-check-zero-division"
.PD
تله‌گذاری (تله‌گذاری نکردن) هنگام تقسیم عدد صحیح بر صفر.
.Sp
پیش‌فرض \fB\-mcheck\-zero\-division\fR است.
.IP \fB\-mdivide\-traps\fR 4
.IX Item "-mdivide-traps"
.PD 0
.IP \fB\-mdivide\-breaks\fR 4
.IX Item "-mdivide-breaks"
.PD
سامانه‌های MIPS تقسیم بر صفر را با تولید یک تلهٔ شرطی یا یک دستور break بررسی می‌کنند. استفاده از تله‌ها منجر به کد کم‌حجم‌تری می‌شود، اما فقط روی MIPS II و پس از آن پشتیبانی می‌شود. همچنین، برخی از نسخه‌های هستهٔ لینوکس دارای باگی هستند که مانع از تولید سیگنال مناسب (\f(CW\*(C`SIGFPE\*(C'\fR) توسط تله می‌شود. از \fB\-mdivide\-traps\fR برای مجاز ساختن تله‌های شرطی روی معماری‌هایی که از آن‌ها پشتیبانی می‌کنند و از
\&\fB\-mdivide\-breaks\fR برای اجبار به استفاده از دستورات break استفاده کنید.
.Sp
پیش‌فرض معمولاً \fB\-mdivide\-traps\fR است، اما می‌توان آن را در زمان پیکربندی با استفاده از \fB\-\-with\-divide=breaks\fR لغو کرد.
بررسی‌های تقسیم بر صفر را می‌توان با استفاده از
\&\fB\-mno\-check\-zero\-division\fR به‌طور کامل غیرفعال کرد.
.IP \fB\-mload\-store\-pairs\fR 4
.IX Item "-mload-store-pairs"
.PD 0
.IP \fB\-mno\-load\-store\-pairs\fR 4
.IX Item "-mno-load-store-pairs"
.PD
فعال‌سازی (غیرفعال‌سازی) بهینه‌سازی‌ای که دستورهای بارگذاری یا ذخیره‌سازی متوالی را برای فعال کردن پیوند بارگذاری/ذخیره‌سازی (load/store bonding) جفت می‌کند. این گزینه به‌طور پیش‌فرض فعال است اما تنها زمانی اثر می‌گذارد که مشخص باشد معماری انتخاب‌شده از پیوند (bonding) پشتیبانی می‌کند.
.IP \fB\-mstrict\-align\fR 4
.IX Item "-mstrict-align"
.PD 0
.IP \fB\-mno\-strict\-align\fR 4
.IX Item "-mno-strict-align"
.IP \fB\-munaligned\-access\fR 4
.IX Item "-munaligned-access"
.IP \fB\-mno\-unaligned\-access\fR 4
.IX Item "-mno-unaligned-access"
.PD
غیرفعال‌سازی (فعال‌سازی) دسترسی مستقیمِ هم‌ترازنشده برای MIPS ویرایش ۶.
MIPSr6 نیازمند پشتیبانی از دسترسی هم‌ترازنشده برای بارگذاری/ذخیره‌سازی است، چه از طریق سخت‌افزار یا تله‌گذاری و شبیه‌سازی. در حالت دوم ممکن است هستهٔ سیستم‌عامل به \fB\-mstrict\-align\fR نیاز داشته باشد. گزینه‌های \fB\-munaligned\-access\fR و \fB\-mno\-unaligned\-access\fR منسوخ شده‌اند و تنها برای سازگاری با گذشته ارائه می‌شوند.
.IP \fB\-mmemcpy\fR 4
.IX Item "-mmemcpy"
.PD 0
.IP \fB\-mno\-memcpy\fR 4
.IX Item "-mno-memcpy"
.PD
اجبار کردن (اجبار نکردن) به استفاده از \f(CW\*(C`memcpy\*(C'\fR برای انتقال‌های بلوکی غیرساده. پیش‌فرض \fB\-mno\-memcpy\fR است، که به GCC اجازه می‌دهد بیشتر کپی‌های با اندازهٔ ثابت را درون‌خطی (inline) کند.
.IP \fB\-mlong\-calls\fR 4
.IX Item "-mlong-calls"
.PD 0
.IP \fB\-mno\-long\-calls\fR 4
.IX Item "-mno-long-calls"
.PD
غیرفعال‌سازی (غیرفعال نکردن) استفاده از دستور \f(CW\*(C`jal\*(C'\fR. فراخوانی توابع با استفاده از \f(CW\*(C`jal\*(C'\fR کارآمدتر است اما مستلزم آن است که فراخواننده و فراخوانده‌شده در همان بخش ۲۵۶ مگابایتی باشند.
.Sp
این گزینه هیچ اثری روی کد abicalls ندارد. پیش‌فرض
\&\fB\-mno\-long\-calls\fR است.
.IP \fB\-mmad\fR 4
.IX Item "-mmad"
.PD 0
.IP \fB\-mno\-mad\fR 4
.IX Item "-mno-mad"
.PD
فعال‌سازی (غیرفعال‌سازی) استفاده از دستورهای \f(CW\*(C`mad\*(C'\fR، \f(CW\*(C`madu\*(C'\fR و \f(CW\*(C`mul\*(C'\fR، آن‌گونه که توسط مجموعه دستورالعمل‌های معماری R4650 ارائه شده است.
.IP \fB\-mimadd\fR 4
.IX Item "-mimadd"
.PD 0
.IP \fB\-mno\-imadd\fR 4
.IX Item "-mno-imadd"
.PD
فعال‌سازی (غیرفعال‌سازی) استفاده از دستورهای عدد صحیح \f(CW\*(C`madd\*(C'\fR و \f(CW\*(C`msub\*(C'\fR. پیش‌فرض روی معماری‌هایی که از \f(CW\*(C`madd\*(C'\fR و \f(CW\*(C`msub\*(C'\fR پشتیبانی می‌کنند \fB\-mimadd\fR است، به‌جز معماری 74k که مشخص شد در آن کد کندتری تولید می‌کند.
.IP \fB\-mfused\-madd\fR 4
.IX Item "-mfused-madd"
.PD 0
.IP \fB\-mno\-fused\-madd\fR 4
.IX Item "-mno-fused-madd"
.PD
فعال‌سازی (غیرفعال‌سازی) استفاده از دستورهای ضرب-جمع ممیز شناور، در صورت در دسترس بودن آن‌ها. پیش‌فرض
\&\fB\-mfused\-madd\fR است.
.Sp
در پردازندهٔ R8000 هنگام استفاده از دستورهای ضرب-جمع، حاصل‌ضرب میانی با دقت نامتناهی محاسبه شده و مشمول بیت Flush to Zero در FCSR نمی‌شود. این رفتار ممکن است در برخی شرایط نامطلوب باشد. در پردازنده‌های دیگر، نتیجه از نظر عددی با محاسبهٔ معادل با استفاده از دستورهای جداگانهٔ ضرب، جمع، تفریق و قرینه‌سازی یکسان است.
.IP \fB\-nocpp\fR 4
.IX Item "-nocpp"
به اسمبلر MIPS اعلام می‌کند که هنگام اسمبل کردن فایل‌های اسمبلر کاربر (با پسوند \fB.s\fR)، پیش‌پردازندهٔ خود را روی آن‌ها اجرا نکند.
.IP \fB\-mfix\-24k\fR 4
.IX Item "-mfix-24k"
.PD 0
.IP \fB\-mno\-fix\-24k\fR 4
.IX Item "-mno-fix-24k"
.PD
دور زدن اشکال سخت‌افزاری 24K E48 (از دست رفتن داده‌ها در ذخیره‌سازی هنگام پر کردن مجدد). این راه‌حل‌ها به جای GCC توسط اسمبلر پیاده‌سازی شده‌اند.
.IP \fB\-mfix\-r4000\fR 4
.IX Item "-mfix-r4000"
.PD 0
.IP \fB\-mno\-fix\-r4000\fR 4
.IX Item "-mno-fix-r4000"
.PD
دور زدن برخی اشکالات سخت‌افزاری خاص پردازندهٔ R4000:
.RS 4
.IP \- 4
یک جابه‌جایی دابل‌ورد یا متغیر، در صورتی که بلافاصله پس از شروع تقسیم عدد صحیح اجرا شود، ممکن است نتیجهٔ نادرستی بدهد.
.IP \- 4
یک جابه‌جایی دابل‌ورد یا متغیر، در صورتی که حین اجرای ضرب عدد صحیح اجرا شود، ممکن است نتیجهٔ نادرستی بدهد.
.IP \- 4
یک تقسیم عدد صحیح، در صورتی که در شکاف تأخیر (delay slot) یک پرش یا انشعاب برگزیده آغاز شود، ممکن است نتیجهٔ نادرستی بدهد.
.RE
.RS 4
.RE
.IP \fB\-mfix\-r4400\fR 4
.IX Item "-mfix-r4400"
.PD 0
.IP \fB\-mno\-fix\-r4400\fR 4
.IX Item "-mno-fix-r4400"
.PD
دور زدن برخی اشکالات سخت‌افزاری خاص پردازندهٔ R4400:
.RS 4
.IP \- 4
یک جابه‌جایی دابل‌ورد یا متغیر، در صورتی که بلافاصله پس از شروع تقسیم عدد صحیح اجرا شود، ممکن است نتیجهٔ نادرستی بدهد.
.RE
.RS 4
.RE
.IP \fB\-mfix\-r10000\fR 4
.IX Item "-mfix-r10000".PD 0
.IP \fB\-mno\-fix\-r10000\fR 4
.IX Item "-mno-fix-r10000"
.PD
دور زدن برخی ایرادات سخت‌افزاری (errata) در پردازنده R10000:
.RS 4
.IP \- 4
توالی‌های \&\f(CW\*(C`ll\*(C'\fR/\f(CW\*(C`sc\*(C'\fR ممکن است در نسخه‌های پیش از 3.0 به صورت تجزیه‌ناپذیر (اتمیک) عمل نکنند. آن‌ها ممکن است در نسخه 2.6 و قدیمی‌تر دچار بن‌بست (deadlock) شوند.
.RE
.RS 4
.Sp
این گزینه تنها زمانی قابل استفاده است که معماری هدف از دستورالعمل‌های branch\-likely پشتیبانی کند. هنگام استفاده از \fB\-march=r10000\fR، گزینه \fB\-mfix\-r10000\fR پیش‌فرض است؛ در غیر این صورت، \fB\-mno\-fix\-r10000\fR پیش‌فرض خواهد بود.
.RE
.IP \fB\-mfix\-r5900\fR 4
.IX Item "-mfix-r5900"
.PD 0
.IP \fB\-mno\-fix\-r5900\fR 4
.IX Item "-mno-fix-r5900"
.PD
از زمان‌بندی دستور قبلی در شکاف تاخیر (delay slot) یک دستور پرش قرارگرفته در انتهای یک حلقه کوتاه با شش دستور یا کمتر خودداری کرده و همیشه به جای آن یک دستور \f(CW\*(C`nop\*(C'\fR را در آنجا زمان‌بندی می‌کند. باگ حلقه کوتاه در شرایط خاصی به دلیل یک نقص سخت‌افزاری در تراشه R5900، باعث می‌شود حلقه‌ها فقط یک یا دو بار اجرا شوند. این راه‌حل دور زدن توسط اسمبلر پیاده‌سازی شده است، نه توسط GCC.
.IP \fB\-mfix\-rm7000\fR 4
.IX Item "-mfix-rm7000"
.PD 0
.IP \fB\-mno\-fix\-rm7000\fR 4
.IX Item "-mno-fix-rm7000"
.PD
ایرادات سخت‌افزاری \f(CW\*(C`dmult\*(C'\fR/\f(CW\*(C`dmultu\*(C'\fR در پردازنده RM7000 را دور می‌زند. این راه‌حل‌ها به جای GCC توسط اسمبلر پیاده‌سازی شده‌اند.
.IP \fB\-mfix\-vr4120\fR 4
.IX Item "-mfix-vr4120"
.PD 0
.IP \fB\-mno\-fix\-vr4120\fR 4
.IX Item "-mno-fix-vr4120"
.PD
دور زدن برخی ایرادات سخت‌افزاری VR4120:
.RS 4
.IP \- 4
دستور \&\f(CW\*(C`dmultu\*(C'\fR همیشه نتیجه درست تولید نمی‌کند.
.IP \- 4
دستورهای \&\f(CW\*(C`div\*(C'\fR و \f(CW\*(C`ddiv\*(C'\fR در صورتی که یکی از عملوندها منفی باشد، همیشه نتیجه درست تولید نمی‌کنند.
.RE
.RS 4
.Sp
راه‌حل‌های دور زدن برای ایرادات تقسیم به توابع ویژه‌ای در \&\fIlibgcc.a\fR متکی هستند. در حال حاضر، این توابع تنها توسط پیکربندی‌های \f(CW\*(C`mips64vr*\-elf\*(C'\fR ارائه می‌شوند.
.Sp
سایر ایرادات سخت‌افزاری VR4120 نیازمند درج یک NOP بین جفت‌دستورالعمل‌های خاصی هستند. این ایرادات توسط اسمبلر مدیریت می‌شوند، نه توسط خود GCC.
.RE
.IP \fB\-mfix\-vr4130\fR 4
.IX Item "-mfix-vr4130"
.PD 0
.IP \fB\-mno\-fix\-vr4130\fR 4
.IX Item "-mno-fix-vr4130"
.PD
ایرادات سخت‌افزاری \f(CW\*(C`mflo\*(C'\fR/\f(CW\*(C`mfhi\*(C'\fR در پردازنده VR4130 را دور می‌زند. این راه‌حل‌ها توسط اسمبلر پیاده‌سازی شده‌اند نه توسط GCC، هرچند اگر دستورالعمل‌های \f(CW\*(C`macc\*(C'\fR، \f(CW\*(C`macchi\*(C'\fR، \f(CW\*(C`dmacc\*(C'\fR و \f(CW\*(C`dmacchi\*(C'\fR در VR4130 به جای آن‌ها در دسترس باشند، GCC از به‌کارگیری \f(CW\*(C`mflo\*(C'\fR و \f(CW\*(C`mfhi\*(C'\fR خودداری می‌کند.
.IP \fB\-mfix\-sb1\fR 4
.IX Item "-mfix-sb1"
.PD 0
.IP \fB\-mno\-fix\-sb1\fR 4
.IX Item "-mno-fix-sb1"
.PD
دور زدن برخی ایرادات سخت‌افزاری هسته پردازنده SB\-1.
(این پرچم در حال حاضر ایرادات ممیز شناور «F1» و «F2» را در بازبینی ۲ پردازنده SB\-1 دور می‌زند.)
.IP \fB\-mfix4300\fR 4
.IX Item "-mfix4300"
.PD 0
.IP \fB\-mno\-fix4300\fR 4
.IX Item "-mno-fix4300"
.PD
دور زدن یک باگ در تراشه‌های اولیه VR4300 که باعث می‌شود عملیات ضرب با عملوندهای خاص، عملیات ضربی را که بلافاصله پس از آن می‌آید خراب کند.
.IP \fB\-mr10k\-cache\-barrier=\fR\fIsetting\fR 4
.IX Item "-mr10k-cache-barrier=setting"
مشخص می‌کند که آیا GCC باید برای جلوگیری از عوارض جانبی اجرای حدسی (speculation) در پردازنده‌های R10K، مانع‌های حافظه نهان (cache barriers) را درج کند یا خیر.
.Sp
همانند بسیاری از پردازنده‌ها، R10K تلاش می‌کند نتیجه یک پرش شرطی را پیش‌بینی کند و دستورالعمل‌های شاخه «انتخاب‌شده» را به صورت حدسی اجرا نماید. در صورتی که نتیجه پیش‌بینی‌شده نادرست باشد، بعداً اجرای این دستورالعمل‌ها را لغو می‌کند. با این حال، در R10K حتی دستورالعمل‌های لغو شده نیز می‌توانند عوارض جانبی داشته باشند.
.Sp
این مشکل تنها بر ذخیره‌سازی‌های هسته (kernel stores) و بسته به سیستم، بر بارگذاری‌های هسته (kernel loads) تاثیر می‌گذارد. به عنوان مثال، یک ذخیره‌سازی که به صورت حدسی اجرا شده است ممکن است حافظه هدف را در حافظه نهان بارگذاری کند و خط حافظه نهان را به عنوان کثیف (dirty) علامت بزند، حتی اگر خود عملیات ذخیره‌سازی بعداً لغو شود. اگر یک عملیات DMA قبل از تخلیه خط «کثیف» در همان ناحیه از حافظه بنویسد، داده‌های کش‌شده روی داده‌های نوشته‌شده توسط DMA بازنویسی می‌شوند. برای توضیحات کامل شامل سایر مشکلات احتمالی، به راهنمای پردازنده R10K مراجعه کنید.
.Sp
یک راه‌حل دور زدن، درج دستورالعمل‌های مانع حافظه نهان قبل از هر دسترسی به حافظه است که ممکن است به صورت حدسی اجرا شود و حتی در صورت لغو شدن عوارض جانبی داشته باشد. گزینه \fB\-mr10k\-cache\-barrier=\fR\fIsetting\fR پیاده‌سازی این راه‌حل را در GCC کنترل می‌کند. این گزینه فرض می‌کند که دسترسی‌های لغو شده به هر بایتی در نواحی زیر عوارض جانبی ندارد:
.RS 4
.IP 1. 4
.IX Item "1."
حافظه اشغال‌شده توسط چارچوب پشته (stack frame) تابع جاری؛
.IP 2. 4
.IX Item "2."
حافظه اشغال‌شده توسط آرگومان ورودی پشته؛
.IP 3. 4
.IX Item "3."
حافظه اشغال‌شده توسط یک شیء با آدرس ثابت در زمان پیوند (link\-time\-constant).
.RE
.RS 4
.Sp
این مسئولیت هسته است که اطمینان حاصل کند دسترسی‌های حدسی به این نواحی واقعاً ایمن هستند.
.Sp
اگر برنامه ورودی شامل اعلانی از یک تابع باشد مانند:
.Sp
.Vb 1
\&        void foo (void);
.Ve
.Sp
آن‌گاه پیاده‌سازی \f(CW\*(C`foo\*(C'\fR باید اجازه دهد که \f(CW\*(C`j foo\*(C'\fR و \&\f(CW\*(C`jal foo\*(C'\fR به صورت حدسی اجرا شوند. GCC این محدودیت را برای توابعی که خودش کامپایل می‌کند رعایت می‌نماید. این کامپایلر انتظار دارد توابع غیر GCC (مانند کدهای اسمبلی دست‌نویس) نیز همین کار را انجام دهند.
.Sp
این گزینه سه حالت دارد:
.IP \fB\-mr10k\-cache\-barrier=load\-store\fR 4
.IX Item "-mr10k-cache-barrier=load-store"
یک مانع حافظه نهان پیش از بارگذاری یا ذخیره‌سازی که ممکن است به صورت حدسی اجرا شود و حتی در صورت لغو شدن عوارض جانبی داشته باشد درج می‌کند.
.IP \fB\-mr10k\-cache\-barrier=store\fR 4
.IX Item "-mr10k-cache-barrier=store"
یک مانع حافظه نهان پیش از ذخیره‌سازی که ممکن است به صورت حدسی اجرا شود و حتی در صورت لغو شدن عوارض جانبی داشته باشد درج می‌کند.
.IP \fB\-mr10k\-cache\-barrier=none\fR 4
.IX Item "-mr10k-cache-barrier=none"
درج مانع‌های حافظه نهان را غیرفعال می‌کند. این حالت پیش‌فرض است.
.RE
.RS 4
.RE
.IP \fB\-mflush\-func=\fR\fIfunc\fR 4
.IX Item "-mflush-func=func"
.PD 0
.IP \fB\-mno\-flush\-func\fR 4
.IX Item "-mno-flush-func"
.PD
تابعی را برای فراخوانی جهت تخلیه حافظه‌های نهان دستورالعمل (I-cache) و داده (D-cache) تعیین می‌کند، یا مشخص می‌کند که هیچ تابعی فراخوانی نشود. در صورت فراخوانی، تابع باید همان آرگومان‌های تابع متداول \f(CW\*(C`_flush_func\*(C'\fR را بپذیرد، یعنی آدرس محدوده حافظه‌ای که کش آن تخلیه می‌شود، اندازه محدوده حافظه، و عدد ۳ (برای تخلیه هر دو حافظه نهان). مقدار پیش‌فرض به معماری هدفی که GCC برای آن پیکربندی شده بستگی دارد، اما معمولاً یا \&\f(CW\*(C`_flush_func\*(C'\fR است یا \f(CW\*(C`_\|_cpu_flush\*(C'\fR.
.IP \fB\-mbranch\-cost=\fR\fInum\fR 4
.IX Item "-mbranch-cost=num"
هزینه پرش‌ها را تقریباً به اندازه \fInum\fR دستورالعمل «ساده» تنظیم می‌کند. این هزینه صرفاً یک تخمین شهودی است و تضمینی برای ارائه نتایج یکسان در نگارش‌های مختلف وجود ندارد. مقدار هزینه صفر به طور زائد پیش‌فرض را انتخاب می‌کند که بر اساس تنظیمات \fB\-mtune\fR تعیین می‌شود.
.IP \fB\-mbranch\-likely\fR 4
.IX Item "-mbranch-likely"
.PD 0
.IP \fB\-mno\-branch\-likely\fR 4
.IX Item "-mno-branch-likely".PD
فعال یا غیرفعال کردن استفاده از دستورالعمل‌های Branch Likely، صرف‌نظر از پیش‌فرضِ
معماریِ انتخاب‌شده. به‌طور پیش‌فرض، چنانچه دستورالعمل‌های Branch Likely توسط
معماری انتخاب‌شده پشتیبانی شوند، ممکن است تولید گردند. یک استثنا برای معماری‌های
MIPS32 و MIPS64 و پردازنده‌هایی است که این معماری‌ها را پیاده‌سازی می‌کنند؛ برای
آنها، دستورالعمل‌های Branch Likely به‌طور پیش‌فرض تولید نمی‌شوند زیرا معماری‌های
MIPS32 و MIPS64 صراحتاً استفاده از آنها را منسوخ اعلام کرده‌اند.
.IP \fB\-mcompact\-branches=never\fR 4
.IX Item "-mcompact-branches=never"
.PD 0
.IP \fB\-mcompact\-branches=optimal\fR 4
.IX Item "-mcompact-branches=optimal"
.IP \fB\-mcompact\-branches=always\fR 4
.IX Item "-mcompact-branches=always"
.PD
این گزینه‌ها کنترل می‌کنند که کدام قالب از انشعاب‌ها تولید شوند. مقدار
پیش‌فرض \fB\-mcompact\-branches=optimal\fR است.
.Sp
گزینهٔ \fB\-mcompact\-branches=never\fR تضمین می‌کند که دستورالعمل‌های انشعاب
فشرده هرگز تولید نشوند.
.Sp
گزینهٔ \fB\-mcompact\-branches=always\fR تضمین می‌کند که در صورت موجود بودن،
برای MIPS Release 6 به بعد یک دستورالعمل انشعاب فشرده تولید شود.
اگر یک دستورالعمل انشعاب فشرده در دسترس نباشد (یا در نسخه‌های پیش از R6)،
در عوض از قالب دارای شکاف تأخیر (delay slot) انشعاب استفاده می‌شود.
.Sp
اگر برای مقصدهای MIPS16/microMIPS استفاده شود، در حال حاضر نادیده گرفته می‌شود.
رفتار مربوط به MIPS16/microMIPS ممکن است در آینده تغییر کند،
زیرا آنها دارای برخی دستورالعمل‌های انشعاب فشرده هستند.
.Sp
گزینهٔ \fB\-mcompact\-branches=optimal\fR باعث می‌شود در صورتی که انشعاب شکاف
تأخیر در ISA فعلی در دسترس باشد و شکاف تأخیر با موفقیت پر شود، از آن استفاده گردد.
اگر شکاف تأخیر پر نشود، در صورت موجود بودن، یک انشعاب فشرده انتخاب می‌شود.
.IP \fB\-mfp\-exceptions\fR 4
.IX Item "-mfp-exceptions"
.PD 0
.IP \fB\-mno\-fp\-exceptions\fR 4
.IX Item "-mno-fp-exceptions"
.PD
مشخص می‌کند که آیا استثناهای ممیز شناور (FP exceptions) فعال هستند یا خیر.
این مورد بر نحوهٔ زمان‌بندی دستورالعمل‌های FP برای برخی پردازنده‌ها تأثیر می‌گذارد.
پیش‌فرض این است که استثناهای FP فعال باشند.
.Sp
به عنوان مثال، در SB\-1، اگر استثناهای FP غیرفعال باشند و در حال تولید کد ۶۴ بیتی
باشیم، می‌توان از هر دو لوله‌خط FP استفاده کرد. در غیر این صورت، تنها می‌توان
از یک لوله‌خط FP استفاده نمود.
.IP \fB\-mvr4130\-align\fR 4
.IX Item "-mvr4130-align"
.PD 0
.IP \fB\-mno\-vr4130\-align\fR 4
.IX Item "-mno-vr4130-align"
.PD
لوله‌خط VR4130 یک سوپراسکالر دو جهته (two\-way superscalar) است، اما تنها در صورتی
می‌تواند دو دستورالعمل را با هم صادر کند که دستورالعمل اول در مرز ۸ بایتی تراز
شده باشد. هنگامی که این گزینه فعال باشد، GCC جفت‌دستورالعمل‌هایی را که به نظرش
باید به‌طور موازی اجرا شوند تراز می‌کند.
.Sp
این گزینه تنها هنگام بهینه‌سازی برای VR4130 تأثیر دارد.
معمولاً کد را سریع‌تر می‌کند، اما به قیمت بزرگ‌تر شدن حجم آن تمام می‌شود.
این گزینه به‌طور پیش‌فرض در سطح بهینه‌سازی \fB\-O3\fR فعال است.
.IP \fB\-msynci\fR 4
.IX Item "-msynci"
.PD 0
.IP \fB\-mno\-synci\fR 4
.IX Item "-mno-synci"
.PD
فعال (غیرفعال) کردن تولید دستورالعمل‌های \f(CW\*(C`synci\*(C'\fR در
معماری‌هایی که از آن پشتیبانی می‌کنند. دستورالعمل‌های \f(CW\*(C`synci\*(C'\fR (در
صورت فعال بودن) زمانی تولید می‌شوند که \f(CW\*(C`_\|_builtin_\|_\|_clear_cache\*(C'\fR
کامپایل شود.
.Sp
پیش‌فرض این گزینه \fB\-mno\-synci\fR است، اما می‌توان با پیکربندی GCC همراه با
\fB\-\-with\-synci\fR این پیش‌فرض را بازنویسی کرد.
.Sp
هنگام کامپایل کردن کد برای سیستم‌های تک‌پردازنده‌ای، استفاده از \f(CW\*(C`synci\*(C'\fR
معمولاً ایمن است. با این حال، در بسیاری از سیستم‌های چند‌هسته‌ای (SMP)، حافظهٔ
نهان دستورالعمل را در همهٔ هسته‌ها باطل نمی‌کند و ممکن است منجر به رفتار
تعریف‌نشده شود.
.IP \fB\-mrelax\-pic\-calls\fR 4
.IX Item "-mrelax-pic-calls"
.PD 0
.IP \fB\-mno\-relax\-pic\-calls\fR 4
.IX Item "-mno-relax-pic-calls"
.PD
تلاش برای تبدیل فراخوانی‌های PIC که معمولاً از طریق ثبات \&\f(CW$25\fR ارسال می‌شوند
به فراخوانی‌های مستقیم. این کار تنها در صورتی امکان‌پذیر است که پیونددهنده
بتواند مقصد را در زمان پیوند حل کند و مقصد در محدودهٔ یک فراخوانی مستقیم باشد.
.Sp
در صورتی که GCC برای استفاده از یک اسمبلر و پیونددهنده‌ای پیکربندی شده باشد که از
دستورالعمل اسمبلی \f(CW\*(C`.reloc\*(C'\fR پشتیبانی می‌کنند و \fB\-mexplicit\-relocs\fR
فعال باشد، گزینهٔ \&\fB\-mrelax\-pic\-calls\fR پیش‌فرض خواهد بود. با گزینهٔ
\&\fB\-mno\-explicit\-relocs\fR، این بهینه‌سازی می‌تواند توسط اسمبلر و پیونددهنده به
تنهایی و بدون کمک کامپایلر انجام شود.
.IP \fB\-mmcount\-ra\-address\fR 4
.IX Item "-mmcount-ra-address"
.PD 0
.IP \fB\-mno\-mcount\-ra\-address\fR 4
.IX Item "-mno-mcount-ra-address"
.PD
تولید (عدم تولید) کدی که به \f(CW\*(C`_mcount\*(C'\fR اجازه می‌دهد آدرس بازگشت تابع
فراخواننده را تغییر دهد. در صورت فعال بودن، این گزینه رابط معمول \f(CW\*(C`_mcount\*(C'\fR را
با یک پارامتر جدید \fIra\-address\fR گسترش می‌دهد که نوع \f(CW\*(C`intptr_t *\*(C'\fR دارد
و در ثبات \&\f(CW$12\fR ارسال می‌شود. سپس \f(CW\*(C`_mcount\*(C'\fR می‌تواند با انجام هر دوی موارد زیر،
آدرس بازگشت را تغییر دهد:
.RS 4
.IP * 4
بازگرداندن آدرس جدید در ثبات \f(CW$31\fR.
.IP * 4
ذخیرهٔ آدرس جدید در \f(CW\*(C`*\fR\f(CIra\-address\fR\f(CW\*(C'\fR، در صورتی که
\fIra\-address\fR غیرتهی باشد.
.RE
.RS 4
.Sp
پیش‌فرض \fB\-mno\-mcount\-ra\-address\fR است.
.RE
.IP \fB\-mframe\-header\-opt\fR 4
.IX Item "-mframe-header-opt"
.PD 0
.IP \fB\-mno\-frame\-header\-opt\fR 4
.IX Item "-mno-frame-header-opt"
.PD
فعال (غیرفعال) کردن بهینه‌سازی سرآیند فریم در o32 ABI. هنگام استفاده از o32 ABI،
توابع فراخواننده ۱۶ بایت را روی پشته برای تابع فراخوانده‌شده تخصیص می‌دهند تا
آرگومان‌های ثبات را یادداشت کند. در صورت فعال بودن، اگر مشخص شود که این سرآیند فریم
بدون استفاده است، این بهینه‌سازی از تخصیص آن جلوگیری می‌کند.
.Sp
این بهینه‌سازی به‌طور پیش‌فرض در تمام سطوح بهینه‌سازی غیرفعال است.
.IP \fB\-mlxc1\-sxc1\fR 4
.IX Item "-mlxc1-sxc1"
.PD 0
.IP \fB\-mno\-lxc1\-sxc1\fR 4
.IX Item "-mno-lxc1-sxc1"
.PD
در صورت امکان، فعال (غیرفعال) کردن تولید دستورالعمل‌های \f(CW\*(C`lwxc1\*(C'\fR،
\&\f(CW\*(C`swxc1\*(C'\fR، \f(CW\*(C`ldxc1\*(C'\fR و \f(CW\*(C`sdxc1\*(C'\fR. به‌طور پیش‌فرض فعال است.
.IP \fB\-mmadd4\fR 4
.IX Item "-mmadd4"
.PD 0
.IP \fB\-mno\-madd4\fR 4
.IX Item "-mno-madd4"
.PD
در صورت امکان، فعال (غیرفعال) کردن تولید دستورالعمل‌های ۴ عملوندیِ \f(CW\*(C`madd.s\*(C'\fR،
\&\f(CW\*(C`madd.d\*(C'\fR و دستورالعمل‌های مرتبط. به‌طور پیش‌فرض فعال است.
.PP
\fIگزینه‌های MMIX\fR
.IX Subsection "MMIX Options"
.PP
این گزینه‌ها برای MMIX تعریف شده‌اند:
.IP \fB\-mlibfuncs\fR 4
.IX Item "-mlibfuncs"
.PD 0
.IP \fB\-mno\-libfuncs\fR 4
.IX Item "-mno-libfuncs"
.PD
مشخص می‌کند که توابع ذاتی کتابخانه در حال کامپایل هستند، که صرف‌نظر از اندازه، همهٔ
مقادیر را در ثبات‌ها منتقل می‌کنند.
.IP \fB\-mepsilon\fR 4
.IX Item "-mepsilon"
.PD 0
.IP \fB\-mno\-epsilon\fR 4
.IX Item "-mno-epsilon"
.PD
تولید دستورالعمل‌های مقایسهٔ ممیز شناور که با توجه به ثبات اپسیلون
\f(CW\*(C`rE\*(C'\fR مقایسه می‌کنند.
.IP \fB\-mabi=mmixware\fR 4
.IX Item "-mabi=mmixware"
.PD 0
.IP \fB\-mabi=gnu\fR 4
.IX Item "-mabi=gnu"
.PD
تولید کدی که پارامترهای تابع و مقادیر بازگشتی را به نحوی منتقل می‌کند که (در تابع
فراخوانده‌شده) به عنوان ثبات‌های \f(CW$0\fR به بعد دیده شوند، بر خلاف GNU ABI که
از ثبات‌های سراسری \f(CW$231\fR به بعد استفاده می‌کند.
.IP \fB\-mzero\-extend\fR 4
.IX Item "-mzero-extend".PD 0
.IP \fB\-mno\-zero\-extend\fR 4
.IX Item "-mno-zero-extend"
.PD
هنگام خواندن داده‌ها از حافظه در اندازه‌های کوتاه‌تر از ۶۴ بیت، به‌طور پیش‌فرض به‌جای دستورالعمل‌های بسط-علامت، از دستورالعمل‌های بارگذاری بسط-صفر استفاده کند (استفاده نکند).
.IP \fB\-mknuthdiv\fR 4
.IX Item "-mknuthdiv"
.PD 0
.IP \fB\-mno\-knuthdiv\fR 4
.IX Item "-mno-knuthdiv"
.PD
علامت حاصل تقسیمی که دارای باقی‌مانده است را هم‌علامت با مقسوم‌علیه قرار می‌دهد. در حالت پیش‌فرض، یعنی \fB\-mno\-knuthdiv\fR، علامت باقی‌مانده از علامت مقسوم پیروی می‌کند. هر دو روش از نظر محاسباتی معتبر هستند، اما روش دوم تقریباً به‌طور انحصاری استفاده می‌شود.
.IP \fB\-mtoplevel\-symbols\fR 4
.IX Item "-mtoplevel-symbols"
.PD 0
.IP \fB\-mno\-toplevel\-symbols\fR 4
.IX Item "-mno-toplevel-symbols"
.PD
یک \fB:\fR به ابتدای تمام نمادهای سراسری اضافه می‌کند (اضافه نمی‌کند)، تا کد اسمبلی بتواند با دستورالعمل اسمبلی \f(CW\*(C`PREFIX\*(C'\fR استفاده شود.
.IP \fB\-melf\fR 4
.IX Item "-melf"
تولید یک فایل اجرایی در قالب ELF، به‌جای قالب پیش‌فرض \&\fBmmo\fR که توسط شبیه‌ساز \fBmmix\fR استفاده می‌شود.
.IP \fB\-mbranch\-predict\fR 4
.IX Item "-mbranch-predict"
.PD 0
.IP \fB\-mno\-branch\-predict\fR 4
.IX Item "-mno-branch-predict"
.PD
استفاده (عدم استفاده) از دستورالعمل‌های انشعاب محتمل، هنگامی که پیش‌بینی ایستای انشعاب نشان‌دهنده یک انشعاب محتمل باشد.
.IP \fB\-mbase\-addresses\fR 4
.IX Item "-mbase-addresses"
.PD 0
.IP \fB\-mno\-base\-addresses\fR 4
.IX Item "-mno-base-addresses"
.PD
تولید کدی (عدم تولید کدی) که از \fIآدرس‌های پایه\fR استفاده می‌کند. استفاده از یک آدرس پایه به‌طور خودکار درخواستی (که توسط اسمبلر و پیونددهنده رسیدگی می‌شود) برای مقداردهی یک مقدار ثابت در یک ثبات سراسری ایجاد می‌کند. از این ثبات برای یک یا چند درخواست آدرس پایه در محدوده ۰ تا ۲۵۵ از مقدار نگه‌داری‌شده در ثبات استفاده می‌شود. این کار عموماً منجر به تولید کدی کوتاه و سریع می‌شود، اما تعداد داده‌های متفاوتی که می‌توان آدرس‌دهی کرد محدود است. این به آن معناست که برنامه‌ای با حجم زیادی از داده‌های ایستا ممکن است به \fB\-mno\-base\-addresses\fR نیاز داشته باشد.
.IP \fB\-msingle\-exit\fR 4
.IX Item "-msingle-exit"
.PD 0
.IP \fB\-mno\-single\-exit\fR 4
.IX Item "-mno-single-exit"
.PD
کد تولیدشده را وادار می‌کند (وادار نمی‌کند) که در هر تابع تنها یک نقطه خروج داشته باشد.
.IP \fB\-mset\-data\-start=\fR\fIaddress\fR 4
.IX Item "-mset-data-start=address"
هنگام پیوندزدن، شروع بخش داده را روی \fIaddress\fR تنظیم می‌کند.
.IP \fB\-mset\-program\-start=\fR\fIaddress\fR 4
.IX Item "-mset-program-start=address"
.PD 0
.IP \fB\-mno\-set\-program\-start\fR 4
.IX Item "-mno-set-program-start"
.PD
هنگام پیوندزدن، آدرس شروع برنامه را روی \fIaddress\fR تنظیم می‌کند. مقدار پیش‌فرض آن 0x100 است مگر اینکه از \fI\-mno\-set\-program\-start\fR برای نادیده‌گرفتن کامل این گزینه استفاده شود.
.PP
\fIگزینه‌های MN10300\fR
.IX Subsection "MN10300 Options"
.PP
این گزینه‌های \fB\-m\fR برای معماری‌های Matsushita MN10300 تعریف شده‌اند:
.IP \fB\-mmult\-bug\fR 4
.IX Item "-mmult-bug"
.PD 0
.IP \fB\-mno\-mult\-bug\fR 4
.IX Item "-mno-mult-bug"
.PD
در صورت فعال بودن، کدی تولید می‌کند تا از ایرادات دستورالعمل‌های ضرب برای پردازنده‌های MN10300 اجتناب شود. این حالت پیش‌فرض است.
.IP \fB\-mam33\fR 4
.IX Item "-mam33"
.PD 0
.IP \fB\-mno\-am33\fR 4
.IX Item "-mno-am33"
.PD
تولید کد با استفاده از ویژگی‌های مختص پردازنده AM33. مقدار پیش‌فرض \fB\-mno\-am33\fR است.
.IP \fB\-mam33\-2\fR 4
.IX Item "-mam33-2"
.PD 0
.IP \fB\-mno\-am33\-2\fR 4
.IX Item "-mno-am33-2"
.PD
تولید کد با استفاده از ویژگی‌های مختص پردازنده AM33/2.0. مقدار پیش‌فرض \fB\-mno\-am33\-2\fR است.
.IP \fB\-mam34\fR 4
.IX Item "-mam34"
.PD 0
.IP \fB\-mno\-am34\fR 4
.IX Item "-mno-am34"
.PD
تولید کد با استفاده از ویژگی‌های مختص پردازنده AM34. مقدار پیش‌فرض \fB\-mno\-am34\fR است.
.IP \fB\-mtune=\fR\fIcpu\-type\fR 4
.IX Item "-mtune=cpu-type"
هنگام زمان‌بندی دستورالعمل‌ها، از مشخصات زمانی نوع CPU تعیین‌شده استفاده می‌کند. این گزینه نوع پردازنده هدف را تغییر نمی‌دهد. نوع CPU باید یکی از \fBmn10300\fR، \fBam33\fR، \&\fBam33\-2\fR یا \fBam34\fR باشد.
.IP \fB\-mreturn\-pointer\-on\-d0\fR 4
.IX Item "-mreturn-pointer-on-d0"
.PD 0
.IP \fB\-mno\-return\-pointer\-on\-d0\fR 4
.IX Item "-mno-return-pointer-on-d0"
.PD
هنگام تولید تابعی که یک اشاره‌گر برمی‌گرداند، اشاره‌گر را هم در \f(CW\*(C`a0\*(C'\fR و هم در \f(CW\*(C`d0\*(C'\fR برمی‌گرداند. در غیر این صورت، اشاره‌گر تنها در \f(CW\*(C`a0\*(C'\fR برگردانده می‌شود و تلاش برای فراخوانی چنین توابعی بدون پیش‌نمونه منجر به خطا می‌شود. توجه داشته باشید که این گزینه به‌طور پیش‌فرض فعال است؛ برای غیرفعال کردن آن از \&\fB\-mno\-return\-pointer\-on\-d0\fR استفاده کنید.
.IP \fB\-mno\-crt0\fR 4
.IX Item "-mno-crt0"
فایل شیء مقداردهی اولیه زمان اجرای C پیوند زده نشود.
.IP \fB\-mrelax\fR 4
.IX Item "-mrelax"
به پیونددهنده اعلام می‌کند که باید یک گام بهینه‌سازی relaxation را برای کوتاه‌تر کردن انشعاب‌ها، فراخوانی‌ها و آدرس‌های حافظه مطلق انجام دهد. این گزینه تنها زمانی مؤثر است که در خط فرمان برای مرحله نهایی پیوند استفاده شود.
.Sp
این گزینه اشکال‌زدایی نمادین را غیرممکن می‌سازد.
.IP \fB\-mliw\fR 4
.IX Item "-mliw"
.PD 0
.IP \fB\-mno\-liw\fR 4
.IX Item "-mno-liw"
.PD
به کامپایلر اجازه می‌دهد در صورتی که هدف \fBAM33\fR یا جدیدتر باشد، دستورالعمل‌های \fILong Instruction Word\fR را تولید کند. این گزینه به‌طور پیش‌فرض فعال است.
\&\fB\-mliw\fR ماکروی پیش‌پردازنده \f(CW\*(C`_\|_LIW_\|_\*(C'\fR را تعریف می‌کند؛
\&\fB\-mno\-liw\fR ماکروی پیش‌پردازنده \f(CW\*(C`_\|_NO_LIW_\|_\*(C'\fR را تعریف می‌کند.
.IP \fB\-msetlb\fR 4
.IX Item "-msetlb"
.PD 0
.IP \fB\-mno\-setlb\fR 4
.IX Item "-mno-setlb"
.PD
به کامپایلر اجازه می‌دهد در صورتی که هدف \fBAM33\fR یا جدیدتر باشد، دستورالعمل‌های \fISETLB\fR و \fILcc\fR را تولید کند. این گزینه به‌طور پیش‌فرض فعال است.
\&\fB\-msetlb\fR ماکروی پیش‌پردازنده \f(CW\*(C`_\|_SETLB_\|_\*(C'\fR را تعریف می‌کند؛
\&\fB\-mno\-setlb\fR ماکروی پیش‌پردازنده \f(CW\*(C`_\|_NO_SETLB_\|_\*(C'\fR را تعریف می‌کند.
.PP
\fIگزینه‌های Moxie\fR
.IX Subsection "Moxie Options"
.IP \fB\-meb\fR 4
.IX Item "-meb"
تولید کد با ترتیب بایت بزرگ‌انتها (big\-endian). این حالت پیش‌فرض برای پیکربندی‌های \fBmoxie\-*\-*\fR است.
.IP \fB\-mel\fR 4
.IX Item "-mel"
تولید کد با ترتیب بایت کوچک‌انتها (little\-endian).
.IP \fB\-mmul.x\fR 4
.IX Item "-mmul.x"
.PD 0
.IP \fB\-mno\-mul.x\fR 4
.IX Item "-mno-mul.x"
.PD
دستورالعمل‌های mul.x و umul.x را تولید می‌کند. این گزینه به‌طور پیش‌فرض برای پیکربندی‌های \&\fBmoxiebox\-*\-*\fR فعال است.
.IP \fB\-mno\-crt0\fR 4
.IX Item "-mno-crt0"
فایل شیء مقداردهی اولیه زمان اجرای C پیوند زده نشود.
.PP
\fIگزینه‌های MSP430\fR
.IX Subsection "MSP430 Options".PP
این گزینه‌ها برای MSP430 تعریف شده‌اند:
.IP \fB\-masm\-hex\fR 4
.IX Item "-masm-hex"
خروجی اسمبلی را وادار می‌کند تا همیشه از ثابت‌های هگزادسیمال استفاده کند.
به طور معمول چنین ثابت‌هایی به صورت ده‌دهی علامت‌دار هستند، اما این گزینه برای
اهداف مجموعه آزمون (testsuite) و/یا زیبایی ظاهری ارائه شده است.
.IP \fB\-mmcu=\fR\fIname\fR 4
.IX Item "-mmcu=name"
ریزکنترل‌گر (MCU) مقصد را انتخاب می‌کند. این گزینه برای ایجاد یک نماد پیش‌پردازندهٔ
C بر اساس نام MCU استفاده می‌شود، که به حروف بزرگ تبدیل شده و پیشوند و
پسوند \fB_\|_\fR به آن اضافه می‌شود. این نماد به نوبه خود توسط فایل سرایند
\&\fImsp430.h\fR برای انتخاب یک فایل سرایند تکمیلی ویژهٔ MCU استفاده می‌گردد.
.Sp
این گزینه همچنین ISA مورد استفاده را تعیین می‌کند. اگر نام MCU نامی باشد که
شناخته شده فقط از 430 ISA پشتیبانی می‌کند، همان انتخاب می‌شود، در غیر این صورت
430X ISA انتخاب خواهد شد. یک نام عمومی MCU مانند \fBmsp430\fR نیز می‌تواند
برای انتخاب 430 ISA استفاده شود. به طور مشابه، نام عمومی \fBmsp430x\fR برای MCU،
معماری 430X ISA را انتخاب می‌کند.
.Sp
علاوه بر این، یک اسکریپت پیونددهندهٔ ویژهٔ MCU به خط فرمان پیونددهنده اضافه
می‌شود. نام این اسکریپت همان نام MCU همراه با پسوند \&\fI.ld\fR است. بنابراین،
مشخص کردن \fB\-mmcu=xxx\fR در خط فرمان \fBgcc\fR، نماد پیش‌پردازندهٔ C با
نام \f(CW\*(C`_\|_XXX_\|_\*(C'\fR را تعریف کرده و باعث می‌شود پیونددهنده به دنبال
اسکریپتی به نام \fIxxx.ld\fR بگردد.
.Sp
پشتیبانی از ISA و ضرب سخت‌افزاری برای MCUهای مختلف درون GCC به صورت هاردکد
شده است. با این حال، می‌توان از یک فایل خارجی \fIdevices.csv\fR برای گسترش
پشتیبانی از دستگاه‌ها فراتر از موارد هاردکد شده استفاده کرد.
.Sp
برنامه GCC فایل \fIdevices.csv\fR را با استفاده از روش‌های زیر و بر اساس
ترتیب اولویت مشخص‌شده جستجو می‌کند؛ به طوری که روش اول نسبت به روش دوم،
و روش دوم نسبت به روش سوم اولویت دارد.
.RS 4
.IP "مسیر include مشخص‌شده با \fB\-I\fR و \fB\-L\fR" 4
.IX Item "Include path specified with -I and -L"
فایل \&\fIdevices.csv\fR در هر یک از دایرکتوری‌های مشخص‌شده توسط مسیرهای include
و مسیرهای جستجوی کتابخانهٔ پیونددهنده جستجو می‌شود.
.IP "مسیر مشخص‌شده توسط متغیر محیطی \fBMSP430_GCC_INCLUDE_DIR\fR" 4
.IX Item "Path specified by the environment variable MSP430_GCC_INCLUDE_DIR"
مقدار متغیر محیطی سراسری \&\fBMSP430_GCC_INCLUDE_DIR\fR را به مسیر کامل دایرکتوری
حاوی \fIdevices.csv\fR تنظیم کنید، و GCC این دایرکتوری را برای یافتن \fIdevices.csv\fR
جستجو خواهد کرد. اگر \fIdevices.csv\fR پیدا شود، این دایرکتوری به عنوان یک مسیر include
و مسیر کتابخانهٔ پیونددهنده نیز ثبت می‌شود. بنابراین فایل‌های سرایند و اسکریپت‌های پیونددهنده
در این دایرکتوری می‌توانند بدون نیاز به تعیین دستی \fB\-I\fR و \fB\-L\fR در خط فرمان استفاده شوند.
.IP "دایرکتوری \fImsp430\-elf{,bare}/include/devices\fR" 4
.IX Item "The msp430-elf{,bare}/include/devices directory"
در نهایت، GCC مسیر \fImsp430\-elf{,bare}/include/devices\fR را از دایرکتوری ریشه
زنجیره ابزار (toolchain) بررسی می‌کند. این دایرکتوری در نصب پیش‌فرض وجود ندارد،
اما اگر آن را ایجاد کرده و \fIdevices.csv\fR را در آن کپی کرده باشید، داده‌های MCU
خوانده می‌شوند. همانند بالا، این دایرکتوری نیز به عنوان یک مسیر include و مسیر کتابخانهٔ پیونددهنده ثبت می‌شود.
.RE
.RS 4
.Sp
اگر هیچ‌یک از روش‌های جستجوی بالا \fIdevices.csv\fR را پیدا نکند، از داده‌های هاردکد شدهٔ
MCU استفاده می‌شود.
.RE
.IP \fB\-mwarn\-mcu\fR 4
.IX Item "-mwarn-mcu"
.PD 0
.IP \fB\-mno\-warn\-mcu\fR 4
.IX Item "-mno-warn-mcu"
.PD
این گزینه هشدارهای مربوط به تداخل میان نام MCU مشخص‌شده توسط گزینهٔ \fB\-mmcu\fR
و ISA تعیین‌شده با گزینهٔ \&\fB\-mcpu\fR و/یا پشتیبانی از ضرب سخت‌افزاری تعیین‌شده با
گزینهٔ \&\fB\-mhwmult\fR را فعال یا غیرفعال می‌کند. این گزینه همچنین هشدارهای مربوط
به نام‌های ناشناختهٔ MCU را تغییر وضعیت می‌دهد. این گزینه به طور پیش‌فرض فعال است.
.IP \fB\-msim\fR 4
.IX Item "-msim"
پیوند به کتابخانه‌های زمان اجرا و اسکریپت پیونددهندهٔ شبیه‌ساز. هر اسکریپتی را که توسط
گزینهٔ \fB\-mmcu=\fR انتخاب شده باشد نادیده می‌گیرد و جایگزین آن می‌شود.
.IP \fB\-mlarge\fR 4
.IX Item "-mlarge"
استفاده از آدرس‌دهی مدل بزرگ (اشاره‌گرهای ۲۰ بیتی، \f(CW\*(C`size_t\*(C'\fR ۲۰ بیتی).
.IP \fB\-msmall\fR 4
.IX Item "-msmall"
استفاده از آدرس‌دهی مدل کوچک (اشاره‌گرهای ۱۶ بیتی، \f(CW\*(C`size_t\*(C'\fR ۱۶ بیتی).
.IP \fB\-mrelax\fR 4
.IX Item "-mrelax"
این گزینه به اسمبلر و پیونددهنده منتقل می‌شود و به پیونددهنده اجازه می‌دهد بهینه‌سازی‌های
خاصی را انجام دهد که تا زمان پیوند نهایی قابل انجام نیستند.
.IP \fBmhwmult=\fR\fItype\fR 4
.IX Item "mhwmult=type"
نوع ضرب سخت‌افزاری پشتیبانی‌شده توسط مقصد را شرح می‌دهد.
مقادیر پذیرفته‌شده برای \fItype\fR عبارتند از: \fBnone\fR برای عدم وجود ضرب سخت‌افزاری،
\&\fB16bit\fR برای ضرب اصلی و صرفاً ۱۶ بیتی پشتیبانی‌شده توسط MCUهای اولیه،
\&\fB32bit\fR برای ضرب ۱۶/۳۲ بیتی پشتیبانی‌شده توسط MCUهای جدیدتر، و
\&\fBf5series\fR برای ضرب ۱۶/۳۲ بیتی پشتیبانی‌شده توسط MCUهای سری F5.
مقدار \fBauto\fR نیز می‌تواند داده شود. این مقدار به GCC می‌گوید که پشتیبانی از ضرب
سخت‌افزاری را بر اساس نام MCU ارائه‌شده توسط گزینهٔ \&\fB\-mmcu\fR استنتاج کند.
اگر هیچ گزینهٔ \fB\-mmcu\fR مشخص نشده باشد یا نام MCU ناشناخته باشد، فرض می‌شود
که پشتیبانی از ضرب سخت‌افزاری وجود ندارد. تنظیم پیش‌فرض \f(CW\*(C`auto\*(C'\fR است.
.Sp
عملیات ضرب سخت‌افزاری معمولاً با فراخوانی یک روتین کتابخانه‌ای انجام می‌شود. این کار در
فضای کد تولید‌شده صرفه‌جویی می‌کند. با این حال هنگام کامپایل با \&\fB\-O3\fR یا بالاتر،
ضرب‌کنندهٔ سخت‌افزاری به صورت درون‌خطی (inline) فراخوانی می‌شود. این امر کدی حجیم‌تر
اما سریع‌تر تولید می‌کند.
.Sp
روتین‌های ضرب سخت‌افزاری در حین اجرا وقفه‌ها را غیرفعال کرده و پس از اتمام، وضعیت
پیشین وقفه را بازمی‌گردانند. این ویژگی باعث می‌شود استفاده از آن‌ها هم در داخل
گرداننده‌های وقفه (interrupt handlers) و هم در کدهای عادی امن باشد.
.IP \fB\-minrt\fR 4
.IX Item "-minrt"
استفاده از یک محیط زمان اجرای (runtime) حداقل را بدون پشتیبانی از مقداردهنده‌های
اولیهٔ ایستا یا سازنده‌ها فعال می‌کند. این گزینه برای دستگاه‌های با محدودیت حافظه در نظر
گرفته شده است. کامپایلر نمادهای ویژه‌ای را در برخی از اشیاء (objects) می‌گنجاند که به
پیونددهنده و زمان اجرا اطلاع می‌دهند کدام بخش‌های کد مورد نیاز هستند.
.IP \fB\-mtiny\-printf\fR 4
.IX Item "-mtiny-printf"
توابع کتابخانه‌ای \f(CW\*(C`printf\*(C'\fR و \f(CW\*(C`puts\*(C'\fR با اندازه کد کاهش‌یافته را فعال می‌کند.
پیاده‌سازی‌های \fBtiny\fR این توابع بازورود (reentrant) نیستند، بنابراین در برنامه‌های
چندنخی (multi-threaded) باید با احتیاط استفاده شوند.
.Sp
پشتیبانی از جریان‌ها (streams) حذف شده است و رشته‌های چاپی همیشه از طریق
فراخوان سیستمی \f(CW\*(C`write\*(C'\fR به stdout ارسال می‌شوند. رشته قبل از ارسال
به write بافر نمی‌شود.
.Sp
این گزینه به Newlib Nano IO نیاز دارد، بنابراین GCC باید با
\&\fB\-\-enable\-newlib\-nano\-formatted\-io\fR پیکربندی شده باشد.
.IP \fB\-mmax\-inline\-shift=\fR\fIn\fR 4
.IX Item "-mmax-inline-shift=n"
این گزینه یک عدد صحیح \fIn\fR بین ۰ تا ۶۴ (شامل هر دو) می‌گیرد و حداکثر تعداد
دستورالعمل‌های شیفت درون‌خطی (inline) را تعیین می‌کند که باید برای انجام عملیات
شیفت با مقداری ثابت صادر شوند. هنگامی که نیاز به فراتر رفتن از این مقدار باشد، به جای آن
از یک تابع کمکی mspabi استفاده می‌شود. مقدار پیش‌فرض ۴ است.
.Sp
این فقط مواردی را تحت تأثیر قرار می‌دهد که در آن‌ها یک شیفت با چندین موقعیت نمی‌تواند
با یک دستورالعمل واحد تکمیل شود (مانند تمام شیفت‌های بزرگتر از ۱ در 430 ISA).
.Sp
شیفت‌های یک مقدار ۳۲ بیتی دست‌کم دو برابر هزینه‌برتر هستند، بنابراین مقدار ارائه‌شده برای
این گزینه بر ۲ تقسیم شده و مقدار حاصل به جای آن استفاده می‌شود.
.IP \fB\-mcode\-region=\fR\fIwhere\fR 4
.IX Item "-mcode-region=where"
.PD 0
.IP \fB\-mdata\-region=\fR\fIwhere\fR 4
.IX Item "-mdata-region=where"
.PD
این گزینه‌ها به کامپایلر می‌گویند توابع و داده‌هایی را که هیچ‌یک از صفت‌های (attributes)
\f(CW\*(C`lower\*(C'\fR، \f(CW\*(C`upper\*(C'\fR، \f(CW\*(C`either\*(C'\fR یا \&\f(CW\*(C`section\*(C'\fR
را ندارند در کجا قرار دهد. مقادیر ممکن برای \fIwhere\fR عبارتند از \fBlower\fR،
\&\fBupper\fR، \fBeither\fR یا \fBany\fR. سه مقدار اول رفتاری مشابه صفت مربوطه
دارند. مقدار چهارم یعنی \&\fBany\fR پیش‌فرض است؛ این مقدار، جای‌گذاری را کاملاً به
اسکریپت پیونددهنده و چگونگی تخصیص بخش‌های استاندارد (\f(CW\*(C`.text\*(C'\fR،
\f(CW\*(C`.data\*(C'\fR و غیره) به نواحی حافظه واگذار می‌کند.
.IP \fB\-muse\-lower\-region\-prefix\fR 4
.IX Item "-muse-lower-region-prefix"
هنگام کامپایل با \&\fB\-mcode\-region=lower\fR یا \fB\-mdata\-region=lower\fR،
پیشوند \fB.lower\fR را به نام بخش‌ها اضافه می‌کند. به طور پیش‌فرض غیرفعال است.
.IP \fB\-msilicon\-errata=\fR\fIname\fR[\fB,\fR\fIname\fR\fB...\fR] 4
.IX Item "-msilicon-errata=name[,name...]"
این گزینه درخواستی را به اسمبلر ارسال می‌کند تا اصلاحات مربوط به اشکالات سخت‌افزاری
(silicon errata) نام‌برده‌شده را فعال کند. برای جزئیات به مستندات اسمبلر مراجعه کنید.
.IP \fB\-msilicon\-errata\-warn=\fR\fIname\fR[\fB,\fR\fIname\fR\fB...\fR] 4
.IX Item "-msilicon-errata-warn=name[,name...]"
این گزینه درخواستی را به اسمبلر ارسال می‌کند تا در صورت نیاز احتمالی به اعمال اصلاحات
یک اشکال سخت‌افزاری (silicon errata) نام‌برده‌شده، پیام‌های هشدار را فعال کند. برای جزئیات
به مستندات اسمبلر مراجعه کنید.
.IP \fB\-mwarn\-devices\-csv\fR 4
.IX Item "-mwarn-devices-csv"
.PD 0
.IP \fB\-mno\-warn\-devices\-csv\fR 4
.IX Item "-mno-warn-devices-csv"
.PD
اگر \fIdevices.csv\fR پیدا نشود یا در تجزیهٔ آن مشکلی پیش بیاید، هشدار می‌دهد
(پیش‌فرض: فعال).
.PP
\fIگزینه‌های NDS32\fR
.IX Subsection "NDS32 Options".PP
این گزینه‌ها برای پیاده‌سازی‌های NDS32 تعریف شده‌اند:
.IP \fB\-mbig\-endian\fR 4
.IX Item "-mbig-endian"
.PD 0
.IP \fB\-EB\fR 4
.IX Item "-EB"
.PD
تولید کد در حالت big\-endian.
.IP \fB\-mlittle\-endian\fR 4
.IX Item "-mlittle-endian"
.PD 0
.IP \fB\-EL\fR 4
.IX Item "-EL"
.PD
تولید کد در حالت little\-endian.
.IP \fB\-mabi=2\fR 4
.IX Item "-mabi=2"
.PD 0
.IP \fB\-mfloat\-abi=soft\fR 4
.IX Item "-mfloat-abi=soft"
.PD
استفاده از ABI ممیز شناور نرم‌افزاری (soft).
.IP \fB\-mabi=2fp+\fR 4
.IX Item "-mabi=2fp+"
.PD 0
.IP \fB\-mfloat\-abi=hard\fR 4
.IX Item "-mfloat-abi=hard"
.PD
استفاده از ABI ممیز شناور سخت‌افزاری (hard).
.IP \fB\-mreduced\-regs\fR 4
.IX Item "-mreduced-regs"
استفاده از مجموعه ثبات‌های کاهش‌یافته برای تخصیص ثبات.
.IP \fB\-mfull\-regs\fR 4
.IX Item "-mfull-regs"
استفاده از مجموعه کامل ثبات‌ها برای تخصیص ثبات.
.IP \fB\-malways\-align\fR 4
.IX Item "-malways-align"
هم‌ترازسازی همیشگی نقطه ورود توابع، مقصدهای پرش و نشانی‌های بازگشت.
.IP \fB\-malign\-functions\fR 4
.IX Item "-malign-functions"
هم‌ترازسازی نقطه ورود توابع روی ۴ بایت.
.IP \fB\-mfp\-as\-gp\fR 4
.IX Item "-mfp-as-gp"
.PD 0
.IP \fB\-mno\-fp\-as\-gp\fR 4
.IX Item "-mno-fp-as-gp"
.PD
فعال/غیرفعال کردن بهینه‌سازی fp\-as\-gp.
.IP \fB\-mcmov\fR 4
.IX Item "-mcmov"
.PD 0
.IP \fB\-mno\-cmov\fR 4
.IX Item "-mno-cmov"
.PD
فعال/غیرفعال کردن تولید دستورالعمل‌های انتقال شرطی (conditional move).
.IP \fB\-mhw\-abs\fR 4
.IX Item "-mhw-abs"
.PD 0
.IP \fB\-mno\-hw\-abs\fR 4
.IX Item "-mno-hw-abs"
.PD
فعال/غیرفعال کردن تولید دستورالعمل‌های سخت‌افزاری abs (قدر مطلق).
.IP \fB\-mext\-perf\fR 4
.IX Item "-mext-perf"
.PD 0
.IP \fB\-mno\-ext\-perf\fR 4
.IX Item "-mno-ext-perf"
.PD
فعال/غیرفعال کردن تولید دستورالعمل‌های افزونه کارایی (performance extension).
.IP \fB\-mext\-perf2\fR 4
.IX Item "-mext-perf2"
.PD 0
.IP \fB\-mno\-ext\-perf2\fR 4
.IX Item "-mno-ext-perf2"
.PD
فعال/غیرفعال کردن تولید دستورالعمل‌های افزونه کارایی ۲ (performance extension 2).
.IP \fB\-mext\-string\fR 4
.IX Item "-mext-string"
.PD 0
.IP \fB\-mno\-ext\-string\fR 4
.IX Item "-mno-ext-string"
.PD
فعال/غیرفعال کردن تولید دستورالعمل‌های افزونه رشته (string extension).
.IP \fB\-mext\-dsp\fR 4
.IX Item "-mext-dsp"
.PD 0
.IP \fB\-mno\-ext\-dsp\fR 4
.IX Item "-mno-ext-dsp"
.PD
فعال/غیرفعال کردن تولید دستورالعمل‌های افزونه DSP.
.IP \fB\-mext\-fpu\-fma\fR 4
.IX Item "-mext-fpu-fma"
.PD 0
.IP \fB\-mno\-ext\-fpu\-fma\fR 4
.IX Item "-mno-ext-fpu-fma"
.PD
فعال/غیرفعال کردن تولید دستورالعمل‌های ضرب و انباشت ممیز شناور (fused multiply-accumulate).
.IP \fB\-mext\-fpu\-sp\fR 4
.IX Item "-mext-fpu-sp"
.PD 0
.IP \fB\-mno\-ext\-fpu\-sp\fR 4
.IX Item "-mno-ext-fpu-sp"
.PD
فعال/غیرفعال کردن تولید دستورالعمل‌های ممیز شناور با دقت یگانه (single\-precision).
.IP \fB\-mext\-fpu\-dp\fR 4
.IX Item "-mext-fpu-dp"
.PD 0
.IP \fB\-mno\-ext\-fpu\-dp\fR 4
.IX Item "-mno-ext-fpu-dp"
.PD
فعال/غیرفعال کردن تولید دستورالعمل‌های ممیز شناور با دقت مضاعف (double\-precision).
.IP \fB\-mv3push\fR 4
.IX Item "-mv3push"
.PD 0
.IP \fB\-mno\-v3push\fR 4
.IX Item "-mno-v3push"
.PD
فعال/غیرفعال کردن تولید دستورالعمل‌های v3 push25/pop25.
.IP \fB\-m16\-bit\fR 4
.IX Item "-m16-bit"
.PD 0
.IP \fB\-mno\-16\-bit\fR 4
.IX Item "-mno-16-bit"
.PD
فعال/غیرفعال کردن تولید دستورالعمل‌های ۱۶ بیتی.
.IP \fB\-mvh\fR 4
.IX Item "-mvh"
.PD 0
.IP \fB\-mno\-vh\fR 4
.IX Item "-mno-vh"
.PD
فعال/غیرفعال کردن پشتیبانی از میزبانی مجازی (Virtual Hosting).
.IP \fB\-misr\-vector\-size=\fR\fInum\fR 4
.IX Item "-misr-vector-size=num"
اندازه هر بردار وقفه (interrupt vector) را تعیین می‌کند، که باید ۴ یا ۱۶ باشد.
.IP \fB\-misr\-secure=\fR\fInum\fR 4
.IX Item "-misr-secure=num"
سطح امنیتی c\-isr را برای کل فایل تعیین می‌کند.
.IP \fB\-mcache\-block\-size=\fR\fInum\fR 4
.IX Item "-mcache-block-size=num"
اندازه هر بلوک کَش (cache block) را تعیین می‌کند،
که باید توانی از ۲ بین ۴ و ۵۱۲ باشد.
.IP \fB\-march=\fR\fIarch\fR 4
.IX Item "-march=arch"
معماری مقصد را مشخص می‌کند. مقدار \fIarch\fR می‌تواند یکی از گزینه‌های
\&\fBv2\fR، \fBv3\fR، \fBv3j\fR، \fBv3m\fR، \fBv3f\fR یا \fBv3s\fR باشد.
.IP \fB\-mcpu=\fR\fIcpu\fR 4
.IX Item "-mcpu=cpu"
پردازنده (CPU) مقصد را برای کامپایل تعیین می‌کند. مقدار \fIcpu\fR می‌تواند یکی از موارد زیر باشد:
\&\fBn6\fR، \fBn650\fR، \fBn7\fR، \fBn705\fR، \fBn8\fR، \fBn801\fR،
\&\fBsn8\fR، \fBsn801\fR، \fBs8\fR، \fBs801\fR، \fBe8\fR، \fBe801\fR،
\&\fBn820\fR، \fBs830\fR، \fBe830\fR، \fBn9\fR، \fBn903\fR، \fBn903a\fR،
\&\fBn968\fR، \fBn968a\fR، \fBn10\fR، \fBn1033\fR، \fBn1033a\fR،
\&\fBn1033\-fpu\fR، \fBn1033\-spu\fR، \fBn1068\fR، \fBn1068a\fR،
\&\fBn1068\-fpu\fR، \fBn1068a\-fpu\fR، \fBd10\fR، \fBd1088\fR،
\&\fBd1088\-fpu\fR، \fBd1088\-spu\fR، \fBn15\fR، \fBd15\fR، \fBn15s\fR،
\&\fBd15s\fR، \fBn15f\fR، \fBd15f\fR، \fBn12\fR، \fBn1213\fR،
\&\fBn1233\fR، \fBn1233\-fpu\fR، \fBn1233\-spu\fR، \fBn13\fR، \fBn1337\fR،
\&\fBn1337\-fpu\fR، \fBn1337\-spu\fR یا \fBsimple\fR.
.IP \fB\-mconfig\-fpu=\fR\fInum\fR 4
.IX Item "-mconfig-fpu=num"
یک مقدار پیکربندی FPU از ۰ تا ۷ را تعیین می‌کند؛ مقادیر 0\-\-3 مطابق با مشخصات FPU هستند،
و 4\-\-7 متناظر با 0\-\-3 می‌باشند.
.IP \fB\-mconfig\-mul=\fR\fItype\fR 4
.IX Item "-mconfig-mul=type"
پیکربندی دستورالعمل ضرب را تعیین می‌کند. مقدار \fItype\fR می‌تواند یکی از گزینه‌های
\&\fBfast\fR، \fBfast1\fR (معادل با \fBfast\fR)، \fBfast2\fR یا
\&\fBslow\fR باشد. پیش‌فرض \fBfast1\fR است.
.IP \fB\-mconfig\-register\-ports=\fR\fIkind\fR 4
.IX Item "-mconfig-register-ports=kind"
تعداد درگاه‌های خواندن/نوشتن برای هسته‌های n9/n10 را تعیین می‌کند. این مقدار باید
\fB3r2w\fR یا \fB2r1w\fR باشد.
.IP \fB\-mcmodel=\fR\fIcode\-model\fR 4
.IX Item "-mcmodel=code-model"
مدل کد (code model) را روی یکی از موارد زیر تنظیم می‌کند:
.RS 4
.IP \fBsmall\fR 4
.IX Item "small"
تمام بخش‌های داده (data) و داده‌های فقط-خواندنی (read\-only data) باید درون فضای آدرس‌دهی 512KB قرار گیرند.
بخش کد (text segment) باید درون فضای آدرس‌دهی 16MB باشد..IP \fBmedium\fR 4
.IX Item "medium"
بخش داده (data segment) باید درون ۵۱۲ کیلوبایت باشد، در حالی که بخش داده‌های فقط‌خواندنی می‌تواند درون فضای آدرس‌دهی ۴ گیگابایت قرار گیرد. بخش متن (text segment) همچنان باید درون فضای آدرس‌دهی ۱۶ مگابایت باشد.
.IP \fBlarge\fR 4
.IX Item "large"
تمام بخش‌های متن و داده می‌توانند درون فضای آدرس‌دهی ۴ گیگابایت باشند.
.RE
.RS 4
.Sp
مقدار پیش‌فرض در مقصدهای GNU/Linux برابر \fBlarge\fR و در سایر مقصدهای ELF برابر \fBmedium\fR است.
.RE
.IP \fB\-mctor\-dtor\fR 4
.IX Item "-mctor-dtor"
.PD 0
.IP \fB\-mno\-ctor\-dtor\fR 4
.IX Item "-mno-ctor-dtor"
.PD
فعال/غیرفعال کردن ویژگی سازنده/ویرانگر (constructor/destructor).
.IP \fB\-mrelax\fR 4
.IX Item "-mrelax"
.PD 0
.IP \fB\-mno\-relax\fR 4
.IX Item "-mno-relax"
.PD
فعال/غیرفعال کردن گزینهٔ پیونددهنده برای تعدیل (relax) دستورالعمل‌ها.
.IP \fB\-mrelax\-hint\fR 4
.IX Item "-mrelax-hint"
.PD 0
.IP \fB\-mno\-relax\-hint\fR 4
.IX Item "-mno-relax-hint"
.PD
فعال/غیرفعال کردن درج راهنماها (hints) برای پیونددهنده جهت انجام تعدیل.
.IP \fB\-msched\-prolog\-epilog\fR 4
.IX Item "-msched-prolog-epilog"
.PD 0
.IP \fB\-mno\-sched\-prolog\-epilog\fR 4
.IX Item "-mno-sched-prolog-epilog"
.PD
فعال/غیرفعال کردن زمان‌بندی توالی مقدمه (prologue) و مؤخره (epilogue) تابع.
.IP \fB\-mret\-in\-naked\-func\fR 4
.IX Item "-mret-in-naked-func"
.PD 0
.IP \fB\-mno\-ret\-in\-naked\-func\fR 4
.IX Item "-mno-ret-in-naked-func"
.PD
فعال/غیرفعال کردن تولید دستورالعمل‌های بازگشت در توابع عریان (naked functions). این گزینه به طور پیش‌فرض فعال است.
.IP \fB\-malways\-save\-lp\fR 4
.IX Item "-malways-save-lp"
.PD 0
.IP \fB\-mno\-always\-save\-lp\fR 4
.IX Item "-mno-always-save-lp"
.PD
فعال/غیرفعال کردن ذخیرهٔ همیشگی \f(CW$lp\fR روی پشته.
.IP \fB\-munaligned\-access\fR 4
.IX Item "-munaligned-access"
.PD 0
.IP \fB\-mno\-unaligned\-access\fR 4
.IX Item "-mno-unaligned-access"
.PD
فعال/غیرفعال کردن دسترسی‌های غیرهم‌تراز کلمه (word) و نیم‌کلمه (halfword) به داده‌های بسته‌بندی‌شده (packed).
.IP \fB\-minline\-asm\-r15\fR 4
.IX Item "-minline-asm-r15"
.PD 0
.IP \fB\-mno\-inline\-asm\-r15\fR 4
.IX Item "-mno-inline-asm-r15"
.PD
مجاز/غیرمجاز کردن استفاده از r15 برای اسمبلی درون‌خطی (inline asm).
.PP
\fIگزینه‌های Nvidia PTX\fR
.IX Subsection "Nvidia PTX Options"
.PP
این گزینه‌ها برای Nvidia PTX تعریف شده‌اند:
.IP \fB\-m64\fR 4
.IX Item "-m64"
نادیده گرفته می‌شود، اما برای سازگاری با گذشته حفظ شده است. تنها ABI شصت و چهار بیتی (64\-bit) پشتیبانی می‌شود.
.IP \fB\-march=\fR\fIarchitecture\-string\fR 4
.IX Item "-march=architecture-string"
تولید کد برای معماری مقصد PTX ISA مشخص‌شده.
رشته‌های معماری معتبر عبارتند از:
\&\fBsm_30\fR، \fBsm_35\fR، \fBsm_37\fR،
\&\fBsm_50\fR، \fBsm_52\fR، \fBsm_53\fR،
\&\fBsm_61\fR،
\&\fBsm_70\fR، \fBsm_75\fR،
\&\fBsm_80\fR و \fBsm_89\fR.
مقدار پیش‌فرض به نحوهٔ پیکربندی کامپایلر بستگی دارد؛ \fB\-\-with\-arch\fR را ببینید.
.Sp
این گزینه مقدار ماکروی پیش‌پردازندهٔ
\&\f(CW\*(C`_\|_PTX_SM_\|_\*(C'\fR را تنظیم می‌کند؛ برای نمونه، برای \fBsm_35\fR دارای مقدار
\&\fB350\fR است.
.IP \fB\-misa=\fR\fIarchitecture\-string\fR 4
.IX Item "-misa=architecture-string"
نام مستعار \fB\-march=\fR.
.IP \fB\-march\-map=\fR\fIarchitecture\-string\fR 4
.IX Item "-march-map=architecture-string"
انتخاب نزدیک‌ترین مقدار دردسترس \fB\-march=\fR که توانمندتر از مقدار مشخص‌شده نباشد. برای نمونه، برای \fB\-march\-map=sm_50\fR مقدار
\&\fB\-march=sm_37\fR، و برای \fB\-march\-map=sm_53\fR مقدار
\&\fB\-march=sm_53\fR انتخاب می‌شود.
.IP \fB\-mptx=\fR\fIversion\-string\fR 4
.IX Item "-mptx=version-string"
تولید کد برای نگارش مشخص‌شده از PTX ISA.
رشته‌های نگارش معتبر عبارتند از:
\&\fB3.1\fR،
\&\fB4.0\fR، \fB4.1\fR، \fB4.2\fR،
\&\fB5.0\fR،
\&\fB6.0\fR، \fB6.3\fR،
\&\fB7.0\fR، \fB7.3\fR و \fB7.8\fR.
نگارش پیش‌فرض PTX ISA همان نسخه‌ای است که پشتیبانی از معماری مقصد PTX ISA انتخاب‌شده را افزوده است؛ \fB\-march=\fR را ببینید، اما حداقل \fB6.3\fR است، یا برای \fB\-march=sm_52\fR و بالاتر، حداقل \fB7.3\fR می‌باشد.
.Sp
این گزینه مقدارهای ماکروهای پیش‌پردازندهٔ
\&\f(CW\*(C`_\|_PTX_ISA_VERSION_MAJOR_\|_\*(C'\fR و \f(CW\*(C`_\|_PTX_ISA_VERSION_MINOR_\|_\*(C'\fR را تنظیم می‌کند؛
برای نمونه، برای \fB3.1\fR این ماکروها به ترتیب دارای مقادیر \fB3\fR و
\&\fB1\fR هستند.
.IP \fB\-mmainkernel\fR 4
.IX Item "-mmainkernel"
پیوند دادن کد برای یک کرنل _\|_main. این گزینه برای اجرای مستقل (stand\-alone) به جای برون‌سپاری محاسبات (offloading) است.
.IP \fB\-moptimize\fR 4
.IX Item "-moptimize"
.PD 0
.IP \fB\-mno\-optimize\fR 4
.IX Item "-mno-optimize"
.PD
فعال/غیرفعال کردن بهینه‌سازی‌های اجرای افرازشده (partitioned execution). این گزینه هنگام انتخاب هر سطحی از بهینه‌سازی، به طور پیش‌فرض فعال است.
.IP \fB\-msoft\-stack\fR 4
.IX Item "-msoft-stack"
.PD 0
.IP \fB\-mno\-soft\-stack\fR 4
.IX Item "-mno-soft-stack"
.PD
برای \fB\-mno\-soft\-stack\fR (پیش‌فرض، مگر اینکه \fB\-mgomp\fR
مشخص شده باشد)، از پشته‌های «بومی» (native) در PTX استفاده می‌شود؛ بدین معنا که کدی تولید می‌شود که مستقیماً از حافظهٔ \f(CW\*(C`.local\*(C'\fR یا \f(CW\*(C`alloca\*(C'\fR در PTX
برای فضای پشته استفاده می‌کند.
مگر در حالتی که \fB\-mptx=7.3\fR یا بالاتر و \fB\-march=sm_52\fR یا بالاتر فعال باشند، آرایه‌های با طول متغیر و تخصیص پویای حافظه روی پشته با \f(CW\*(C`alloca\*(C'\fR پشتیبانی نمی‌شوند.
.Sp
برای \fB\-msoft\-stack\fR (که توسط \fB\-mgomp\fR به طور ضمنی فعال می‌شود)،
کدی تولید می‌شود که مستقیماً از حافظهٔ \f(CW\*(C`.local\*(C'\fR یا \f(CW\*(C`alloca\*(C'\fR در PTX
برای فضای پشته استفاده نمی‌کند. در عوض، یک اشاره‌گر پشته به ازای هر warp به طور صریح نگهداری می‌شود. این سازوکار تخصیص پشته با طول متغیر (با آرایه‌های با طول متغیر یا \f(CW\*(C`alloca\*(C'\fR) را ممکن می‌سازد، و در صورتی که حافظهٔ سراسری (global memory) برای ذخیره‌سازی زیرین استفاده شود، امکان دسترسی به متغیرهای خودکار را از سایر رشته‌ها (threads) یا با دستورالعمل‌های اتمیک فراهم می‌کند. این شیوهٔ تولید کد برای برون‌سپاری محاسبات در OpenMP کاربرد دارد، اما این گزینه به تنهایی نیز جهت آزمایش کامپایلر ارائه شده است؛ برای تولید کد مناسب جهت پیوند به برنامه‌هایی که از برون‌سپاری OpenMP استفاده می‌کنند، از گزینهٔ \fB\-mgomp\fR استفاده کنید.
.IP \fB\-msoft\-stack\-reserve\-local=\fR\fIsize\fR 4
.IX Item "-msoft-stack-reserve-local=size"
تعیین اندازهٔ حافظهٔ \f(CW\*(C`.local\*(C'\fR مورد استفاده برای پشته در زمانی که مقدار دقیق آن مشخص نیست. مقدار پیش‌فرض آن ۱۲۸ است.
.IP \fB\-muniform\-simt\fR 4
.IX Item "-muniform-simt"
.PD 0
.IP \fB\-mno\-uniform\-simt\fR 4
.IX Item "-mno-uniform-simt"
.PD
فعال/غیرفعال کردن نوعی از تولید کد که امکان اجرای تمام رشته‌ها را در هر warp فراهم می‌کند، در حالی که وضعیت حافظه و اثرات جانبی را به‌گونه‌ای حفظ می‌نماید که گویی در خارج از نواحی OpenMP SIMD تنها یک رشته در هر warp فعال بوده است. تمام عملیات اتمیک و فراخوانی‌های زمان اجرا (\f(CW\*(C`malloc\*(C'\fR، \f(CW\*(C`free\*(C'\fR، \f(CW\*(C`vprintf\*(C'\fR)
به صورت شرطی اجرا می‌شوند (تنها در صورتی که شاخص lane فعلی با شاخص lane اصلی برابر باشد)، و مقداری که به ثبات تخصیص داده می‌شود از طریق یک دستورالعمل shuffle از lane اصلی کپی می‌گردد. در خارج از نواحی SIMD، لاین ۰ (lane 0) اصلی است؛ در داخل، هر رشته خود را به عنوان اصلی تلقی می‌کند. آرایهٔ حافظهٔ اشتراکی \f(CW\*(C`int _\|_nvptx_uni[]\*(C'\fR ماسک‌های بیتی تمام‌صفر یا تمام‌یک را برای هر warp نگهداری می‌کند که نشان‌دهندهٔ حالت فعلی است (۰ در خارج از نواحی SIMD). هر رشته می‌تواند ماسک بیتی موجود در موقعیت \f(CW\*(C`tid.y\*(C'\fR را با شاخص lane فعلی AND بیتی کند تا شاخص lane اصلی محاسبه شود..IP \fB\-mgomp\fR 4
.IX Item "-mgomp"
.PD 0
.IP \fB\-mno\-gomp\fR 4
.IX Item "-mno-gomp"
.PD
فعال/غیرفعال کردن تولید کد برای استفاده در برون‌گذاری بار پردازشی (offloading) در OpenMP.
\&\fB\-mgomp\fR گزینه‌های \fB\-msoft\-stack\fR و
\&\fB\-muniform\-simt\fR را فعال کرده، و گونهٔ multilib متناظر را انتخاب می‌کند.
.PP
\fIگزینه‌های OpenRISC\fR
.IX Subsection "OpenRISC Options"
.PP
این گزینه‌ها برای OpenRISC تعریف شده‌اند:
.IP \fB\-mboard=\fR\fIname\fR 4
.IX Item "-mboard=name"
پیکربندی زمان‌اجرای (runtime) مخصوص برد. این مقدار برای
پیوند کتابخانهٔ برد newlib به پیونددهنده ارسال می‌شود. پیش‌فرض \f(CW\*(C`or1ksim\*(C'\fR است.
.IP \fB\-msoft\-div\fR 4
.IX Item "-msoft-div"
.PD 0
.IP \fB\-mhard\-div\fR 4
.IX Item "-mhard-div"
.PD
انتخاب دستورالعمل‌های تقسیم نرم‌افزاری یا سخت‌افزاری (\f(CW\*(C`l.div\*(C'\fR، \f(CW\*(C`l.divu\*(C'\fR).
پیش‌فرض، تقسیم سخت‌افزاری است.
.IP \fB\-msoft\-mul\fR 4
.IX Item "-msoft-mul"
.PD 0
.IP \fB\-mhard\-mul\fR 4
.IX Item "-mhard-mul"
.PD
انتخاب دستورالعمل‌های ضرب نرم‌افزاری یا سخت‌افزاری (\f(CW\*(C`l.mul\*(C'\fR، \f(CW\*(C`l.muli\*(C'\fR).
پیش‌فرض، ضرب سخت‌افزاری است.
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
.PD 0
.IP \fB\-mhard\-float\fR 4
.IX Item "-mhard-float"
.PD
انتخاب نرم‌افزار یا سخت‌افزار برای عملیات ممیز شناور.
پیش‌فرض، نرم‌افزار است.
.IP \fB\-mdouble\-float\fR 4
.IX Item "-mdouble-float"
هنگامی که \fB\-mhard\-float\fR انتخاب شده باشد، تولید دستورالعمل‌های ممیز
شناور با دقت مضاعف را فعال می‌کند. به‌طور پیش‌فرض از توابع \fIlibgcc\fR
برای انجام عملیات ممیز شناور با دقت مضاعف استفاده می‌شود.
.IP \fB\-munordered\-float\fR 4
.IX Item "-munordered-float"
هنگامی که \fB\-mhard\-float\fR انتخاب شده باشد، تولید دستورالعمل‌های مقایسه و
تنظیم پرچم ممیز شناور نامرتب (\f(CW\*(C`lf.sfun*\*(C'\fR) را فعال می‌کند. به‌طور پیش‌فرض
از توابع \fIlibgcc\fR برای انجام عملیات مقایسه و تنظیم پرچم ممیز شناور
نامرتب استفاده می‌شود.
.IP \fB\-mcmov\fR 4
.IX Item "-mcmov"
تولید دستورالعمل‌های انتقال شرطی (\f(CW\*(C`l.cmov\*(C'\fR) را فعال می‌کند. به‌طور
پیش‌فرض معادل‌های آن با استفاده از تنظیم و انشعاب (set and branch) تولید می‌شوند.
.IP \fB\-mror\fR 4
.IX Item "-mror"
تولید دستورالعمل‌های چرخش به راست (\f(CW\*(C`l.ror\*(C'\fR) را فعال می‌کند. به‌طور پیش‌فرض
از توابع \fIlibgcc\fR برای انجام عملیات چرخش به راست استفاده می‌شود.
.IP \fB\-mrori\fR 4
.IX Item "-mrori"
تولید دستورالعمل‌های چرخش به راست با مقدار بی‌واسطه (\f(CW\*(C`l.rori\*(C'\fR) را فعال می‌کند.
به‌طور پیش‌فرض از توابع \fIlibgcc\fR برای انجام عملیات چرخش به راست با مقدار
بی‌واسطه استفاده می‌شود.
.IP \fB\-msext\fR 4
.IX Item "-msext"
تولید دستورالعمل‌های گسترش علامت (\f(CW\*(C`l.ext*\*(C'\fR) را فعال می‌کند. به‌طور پیش‌فرض
از بارگذاری‌های حافظه برای انجام گسترش علامت استفاده می‌شود.
.IP \fB\-msfimm\fR 4
.IX Item "-msfimm"
تولید دستورالعمل‌های مقایسه و تنظیم پرچم با مقدار بی‌واسطه (\f(CW\*(C`l.sf*i\*(C'\fR)
را فعال می‌کند. به‌طور پیش‌فرض دستورالعمل‌های اضافی تولید می‌شوند تا ابتدا مقدار
بی‌واسطه را در یک ثبات ذخیره کنند.
.IP \fB\-mshftimm\fR 4
.IX Item "-mshftimm"
تولید دستورالعمل‌های شیفت با مقدار بی‌واسطه (\f(CW\*(C`l.srai\*(C'\fR، \f(CW\*(C`l.srli\*(C'\fR،
\&\f(CW\*(C`l.slli\*(C'\fR) را فعال می‌کند. به‌طور پیش‌فرض دستورالعمل‌های اضافی
تولید می‌شوند تا ابتدا مقدار بی‌واسطه را در یک ثبات ذخیره کنند.
.IP \fB\-mcmodel=small\fR 4
.IX Item "-mcmodel=small"
تولید کد OpenRISC برای مدل small: جدول GOT به 64k و پرش‌های
فراخوانی تابع به آفست‌های 64M محدود هستند. این مدل پیش‌فرض است.
.IP \fB\-mcmodel=large\fR 4
.IX Item "-mcmodel=large"
تولید کد OpenRISC برای مدل large: جدول GOT می‌تواند تا اندازهٔ 4G رشد کند
و پرش‌های فراخوانی تابع می‌توانند کل فضای آدرس‌دهی 4G را هدف قرار دهند.
.PP
\fIگزینه‌های PDP\-11\fR
.IX Subsection "PDP-11 Options"
.PP
این گزینه‌ها برای PDP\-11 تعریف شده‌اند:
.IP \fB\-mfpu\fR 4
.IX Item "-mfpu"
استفاده از ممیز شناور سخت‌افزاری FPP. این مقدار پیش‌فرض است. (ممیز
شناور FIS در PDP\-11/40 پشتیبانی نمی‌شود.) مستلزم \fB\-m45\fR است.
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
از ممیز شناور سخت‌افزاری استفاده نشود.
.IP \fB\-mac0\fR 4
.IX Item "-mac0"
.PD 0
.IP \fB\-mno\-ac0\fR 4
.IX Item "-mno-ac0"
.PD
با \fB\-mac0\fR، نتایج ممیز شناور در ac0 بازگردانده می‌شوند
(fr0 در نحو اسمبلر Unix). مقدار پیش‌فرض، \fB\-mno\-ac0\fR، نتایج
ممیز شناور را در حافظه بازمی‌گرداند.
.IP \fB\-m40\fR 4
.IX Item "-m40"
تولید کد برای یک PDP\-11/40.
مستلزم \fB\-msoft\-float\fR و \fB\-mno\-split\fR است.
.IP \fB\-m45\fR 4
.IX Item "-m45"
تولید کد برای یک PDP\-11/45. این مقدار پیش‌فرض است.
.IP \fB\-m10\fR 4
.IX Item "-m10"
تولید کد برای یک PDP\-11/10.
مستلزم \fB\-msoft\-float\fR و \fB\-mno\-split\fR است.
.IP \fB\-mint16\fR 4
.IX Item "-mint16"
.PD 0
.IP \fB\-mno\-int32\fR 4
.IX Item "-mno-int32"
.PD
استفاده از \f(CW\*(C`int\*(C'\fR ۱۶\-بیتی. این مقدار پیش‌فرض است.
.IP \fB\-mint32\fR 4
.IX Item "-mint32"
.PD 0
.IP \fB\-mno\-int16\fR 4
.IX Item "-mno-int16"
.PD
استفاده از \f(CW\*(C`int\*(C'\fR ۳۲\-بیتی.
.IP \fB\-msplit\fR 4
.IX Item "-msplit"
هدف دارای فضای تفکیک‌شدهٔ دستورالعمل و داده است. مستلزم \fB\-m45\fR است.
.IP \fB\-munix\-asm\fR 4
.IX Item "-munix-asm"
استفاده از نحو اسمبلر Unix.
.IP \fB\-mdec\-asm\fR 4
.IX Item "-mdec-asm"
استفاده از نحو اسمبلر DEC.
.IP \fB\-mgnu\-asm\fR 4
.IX Item "-mgnu-asm"
استفاده از نحو اسمبلر GNU. این مقدار پیش‌فرض است.
.IP \fB\-mlra\fR 4
.IX Item "-mlra"
استفاده از تخصیص‌دهندهٔ جدید ثبات LRA. به‌طور پیش‌فرض، از تخصیص‌دهندهٔ
قدیمی "reload" استفاده می‌شود.
.PP
\fIگزینه‌های Picolibc\fR
.IX Subsection "Picolibc Options"
.PP
این گزینه‌ها کامپایل و پیوند را هنگام استفاده از Picolibc کنترل می‌کنند:
.IP \fB\-\-oslib=\fR\fIlibrary\fR 4
.IX Item "--oslib=library"
جستجوی کتابخانه‌ای با نام \fIlibrary\fR پس از کتابخانهٔ C، که امکان می‌دهد
نمادهای تعریف‌نشده توسط کتابخانهٔ C، توسط این کتابخانه تعریف شوند. کتابخانهٔ
C،‏ libgcc و این کتابخانه بین پرچم‌های
\&\fB\-\-start\-group\fR و \fB\-\-end\-group\fR قرار می‌گیرند تا هر یک بتواند به
نمادهای دیگری ارجاع دهد. برای بسیاری از مقاصد، Picolibc گونه‌ای از
\&\fBsemihost\fR (مشخص‌شده با \fB\-\-oslib=semihost\fR) را ارائه می‌دهد
که عملکرد پایهٔ کافی سیستم‌عامل را برای پشتیبانی از ورودی/خروجی کنسول و
فایل هنگام اجرا در شبیه‌ساز یا هنگام استفاده از اشکال‌زدای مدار-داخلی فراهم می‌کند.
.IP \fB\-\-crt0=\fR[\fBnone\fR|\fBminimal\fR|\fBhosted\fR|\fBsemihost\fR] 4
.IX Item "--crt0=[none|minimal|hosted|semihost]"
جایگزینی نام پیش‌فرض \fIcrt0.o\fR با
\&\fIcrt0\-variant.o\fR. گونهٔ \fBnone\fR هیچ کد
راه‌اندازی ارائه نمی‌دهد، و به شما امکان می‌دهد کد خود را ارائه دهید.
\&\fBminimal\fR راه‌اندازی اولیهٔ حافظه را انجام می‌دهد اما هیچ سازنده‌ای را
فراخوانی نمی‌کند. هنگامی که هیچ گزینهٔ \fB\-crt0\fR ارائه نشود، کد راه‌اندازی
پیش‌فرض فراخوانی‌هایی را به همهٔ سازنده‌ها اضافه می‌کند. \fBhosted\fR
یک فراخوانی به \f(CW\*(C`exit\*(C'\fR را هنگامی که
\&\f(CW\*(C`main\*(C'\fR بازمی‌گردد اضافه می‌کند. \fBsemihost\fR به یک پارامتر خط فرمان
که از طریق رابط semihosting عرضه شده دسترسی می‌یابد و آن را بر اساس فاصله‌ها
به آرگومان‌ها تقسیم می‌کند، و آرایهٔ رشته‌های حاصل را در \f(CW\*(C`argc\*(C'\fR و \f(CW\*(C`argv\*(C'\fR
به \&\f(CW\*(C`main\*(C'\fR ارسال می‌دارد. در برخی مقاصد، از جمله
AArch64، ARC، ARM، LoongArch، M680x0، RISC\-V، SH، و x86،
\&\fBsemihost\fR همچنین استثناهای سخت‌افزاری را به دام می‌اندازد و اطلاعات را
در کنسول چاپ می‌کند. توجه داشته باشید که \fB\-\-crt0=semihost\fR به APIهای
ارائه‌شده توسط \fB\-\-oslib=semihost\fR وابسته است..IP \fB\-\-printf=\fR[\fBd\fR|\fBf\fR|\fBl\fR|\fBi\fR|\fBm\fR] 4
.IX Item "--printf=[d|f|l|i|m]"
انتخاب گونهٔ \f(CW\*(C`printf\*(C'\fR.
مجموعه Picolibc پنج گونهٔ مختلف از \f(CW\*(C`printf\*(C'\fR ارائه می‌دهد که همراه با کاهش حجم کد، سطوح کمتری از قابلیت‌ها را فراهم می‌کنند. \fBd\fR سطح پیش‌فرض است که انطباق کامل با C17 و POSIX.1\-2024 را ارائه می‌دهد. \fBf\fR همان مجموعه امکانات را ارائه می‌دهد، اما به جای \f(CW\*(C`double\*(C'\fR از مقادیر \f(CW\*(C`float\*(C'\fR پشتیبانی می‌کند که با استفاده از ماکروی \f(CW\*(C`printf_float\*(C'\fR ارسال می‌شوند. \fBl\fR تمام پشتیبانی از ممیز شناور و پارامترهای مکانی POSIX را حذف می‌کند. \fBi\fR اعداد صحیح را به مواردی محدود می‌کند که بزرگ‌تر از \f(CW\*(C`long\*(C'\fR نباشند. \fBm\fR پشتیبانی از بیشتر گزینه‌های قالب‌بندی از جمله پهنا (width) و دقت (precision) را حذف می‌کند. قالب‌ها و آرگومان‌ها همچنان به درستی تجزیه می‌شوند، اما خروجی به این پارامترها اعتنایی نمی‌کند.
.IP \fB\-\-scanf=\fR[\fBd\fR|\fBf\fR|\fBl\fR|\fBi\fR|\fBm\fR] 4
.IX Item "--scanf=[d|f|l|i|m]"
انتخاب گونهٔ \f(CW\*(C`scanf\*(C'\fR.
مجموعه Picolibc پنج گونهٔ مختلف از \f(CW\*(C`scanf\*(C'\fR ارائه می‌دهد که همراه با کاهش حجم کد، سطوح کمتری از قابلیت‌ها را فراهم می‌کنند. \fBd\fR سطح پیش‌فرض است که انطباق کامل با C17 و POSIX.1\-2024 را ارائه می‌دهد. \fBf\fR پشتیبانی از مقادیر \f(CW\*(C`double\*(C'\fR را حذف می‌کند. \fBl\fR تمام پشتیبانی از ممیز شناور را حذف می‌کند. \fBi\fR اعداد صحیح را به مواردی محدود می‌کند که از \f(CW\*(C`long\*(C'\fR بزرگ‌تر نباشند. \fBm\fR پشتیبانی از مشخص‌کننده‌های تبدیل \fB%[\fR را حذف می‌کند.
.PP
\fIگزینه‌های PowerPC\fR
.IX Subsection "PowerPC Options"
.PP
این موارد در زیر فهرست شده‌اند:
.PP
\fIگزینه‌های PRU\fR
.IX Subsection "PRU Options"
.PP
این گزینه‌های خط فرمان برای هدف PRU تعریف شده‌اند:
.IP \fB\-minrt\fR 4
.IX Item "-minrt"
پیوند با یک محیط زمان‌اجرای (runtime) کمینه. این کار می‌تواند حجم باینری نهایی ELF را به طور چشمگیری کاهش دهد، اما برخی از قابلیت‌های استاندارد زمان‌اجرای C حذف می‌شوند.
.Sp
این گزینه پشتیبانی از مقداردهنده‌های اولیه و سازنده‌های ایستا (static initializers and constructors) را غیرفعال می‌کند. توجه داشته باشید که کامپایلر همچنان ممکن است کدی با مقداردهنده‌های اولیه و سازنده‌های ایستا تولید کند. این بر عهدهٔ برنامه‌نویس است که اطمینان حاصل کند برنامهٔ مبدأ از آن قابلیت‌ها استفاده نمی‌کند.
.Sp
کد راه‌اندازی (startup) کمینه، آرگومان‌های \f(CW\*(C`argc\*(C'\fR و \f(CW\*(C`argv\*(C'\fR را به \f(CW\*(C`main\*(C'\fR ارسال نمی‌کند، بنابراین تابع اخیر باید به صورت \f(CW\*(C`int main (void)\*(C'\fR تعریف شود. این مورد در حال حاضر برای بیشتر پروژه‌های سفت‌افزار روال معمول است.
.IP \fB\-mmcu=\fR\fImcu\fR 4
.IX Item "-mmcu=mcu"
گونهٔ سخت‌افزاری PRU را برای استفاده مشخص می‌کند. یک فایل spec با نام متناظر بارگذاری می‌شود که اندازه‌های ناحیهٔ حافظه را به پیونددهنده (linker) ارسال کرده و ماکروهای C ویژهٔ سخت‌افزار را تعریف می‌کند.
.Sp
مجموعه Newlib تنها spec مربوط به \f(CW\*(C`sim\*(C'\fR را ارائه می‌دهد که برای اجرای آزمون‌های رگرسیون با استفاده از شبیه‌ساز در نظر گرفته شده است. مشخصات سخت‌افزار واقعی را می‌توان با نصب بستهٔ GnuPruMcu (\f(CW\*(C`https://github.com/dinuxbg/gnuprumcu\*(C'\fR) به دست آورد.
.IP \fB\-mno\-relax\fR 4
.IX Item "-mno-relax"
باعث می‌شود GCC گزینهٔ خط فرمان \fB\-\-no\-relax\fR را به جای گزینهٔ \fB\-\-relax\fR به پیونددهنده ارسال کند.
.IP \fB\-mloop\fR 4
.IX Item "-mloop"
.PD 0
.IP \fB\-mno\-loop\fR 4
.IX Item "-mno-loop"
.PD
به GCC اجازه می‌دهد (یا مانع می‌شود) از دستورالعمل LOOP استفاده کند.
.IP \fB\-mmul\fR 4
.IX Item "-mmul"
.PD 0
.IP \fB\-mno\-mul\fR 4
.IX Item "-mno-mul"
.PD
به GCC اجازه می‌دهد (یا مانع می‌شود) از واحد ضرب‌کنندهٔ PRU استفاده کند.
.IP \fB\-mfillzero\fR 4
.IX Item "-mfillzero"
.PD 0
.IP \fB\-mno\-fillzero\fR 4
.IX Item "-mno-fillzero"
.PD
به GCC اجازه می‌دهد (یا مانع می‌شود) از دستورالعمل‌های FILL و ZERO استفاده کند.
.IP \fB\-mabi=\fR\fIvariant\fR 4
.IX Item "-mabi=variant"
گونهٔ ABI را برای تولید کد مشخص می‌کند. گزینهٔ \fB\-mabi=ti\fR ساختار دست‌نخوردهٔ TI ABI را انتخاب می‌کند، در حالی که \fB\-mabi=gnu\fR گونه‌ای از GNU را انتخاب می‌کند که با فرضیات خاص GCC سازگاری طبیعی‌تری دارد. تفاوت‌ها از این قرارند:
.RS 4
.IP "\fBاندازهٔ اشاره‌گر تابع\fR" 4
.IX Item "Function Pointer Size"
در TI ABI مشخص شده است که اشاره‌گرهای تابع (کد) ۱۶ بیتی هستند، در حالی که GNU فقط از اشاره‌گرهای داده و کد ۳۲ بیتی پشتیبانی می‌کند.
.IP "\fBاشاره‌گر اختیاری مقدار بازگشتی\fR" 4
.IX Item "Optional Return Value Pointer"
مقادیر بازگشتی تابع که بزرگ‌تر از ۶۴ بیت باشند، با استفاده از یک اشاره‌گر پنهان به عنوان نخستین آرگومان تابع ارسال می‌شوند. با این وجود، TI ABI الزام می‌کند که اگر فراخواننده از مقدار بازگشتی استفاده نکند، این اشاره‌گر می‌تواند NULL باشد. اما GNU همواره یک اشاره‌گر معتبر برای مقدار بازگشتی ارسال می‌کند و انتظار آن را دارد.
.IP "\fBاندازهٔ ساختار (struct) حاوی میدان‌های بیتی\fR" 4
.IX Item "Size Of Struct Containing Bit-fields"
در TI ABI الزامی است که در صورت وجود هرگونه میدان بیتی (bit-field)، اندازهٔ struct بر اساس نوع آن تعیین شود. از سوی دیگر، GNU کمترین تعداد بایت‌های ممکن را که برای جا دادن میدان بیتی لازم است، اختصاص می‌دهد.
.Sp
برای نمونه، TI ABI برای این struct مقدار ۴ بایت رزرو می‌کند، در حالی که GNU تنها یک بایت رزرو می‌نماید:
.Sp
.Vb 1
\&        struct S { int i:1; };
.Ve
.IP "\fBاندازهٔ دسترسی برای میدان‌های بیتی فرار (Volatile)\fR" 4
.IX Item "Access Size For Volatile Bit-fields"
در TI ABI الزامی است که دسترسی به میدان‌های بیتی فرار (volatile) با استفاده از نوع آن‌ها انجام شود. در مقابل، GNU ABI از کوچک‌ترین نوع عدد صحیحی که برای میدان بیتی مناسب باشد، استفاده می‌کند.
.Sp
برای نمونه، TI ABI برای میدان بیتی زیر به یک بارگذاری (load) ۴ بایتی منفرد نیاز دارد. اما GNU یک بارگذاری ۱ بایتی تولید می‌کند:
.Sp
.Vb 1
\&        struct S { volatile int i:1; };
.Ve
.RE
.RS 4
.Sp
پیاده‌سازی فعلی \fB\-mabi=ti\fR در صورت شناسایی هر یک از ساختارهای کدی بالا، صرفاً یک خطای کامپایل ایجاد می‌کند. در نتیجه، کتابخانهٔ استاندارد C نمی‌تواند ساخته شود و هنگام پیوند با \fB\-mabi=ti\fR کنار گذاشته می‌شود.
.Sp
قابلیت بازآرایی (Relaxation) یکی از ویژگی‌های GNU است و به دلایل ایمنی هنگام استفاده از \fB\-mabi=ti\fR غیرفعال می‌شود. زنجیره ابزار TI بازنشانی‌ها (relocations) را برای دستورالعمل‌های QBBx تولید نمی‌کند، بنابراین پیونددهندهٔ GNU نمی‌تواند هنگام کوتاه‌سازی دستورالعمل‌های شبه LDI32 مجاور، آن‌ها را تنظیم کند.
.RE
.PP
\fIگزینه‌های RISC\-V\fR
.IX Subsection "RISC-V Options"
.PP
این گزینه‌های خط فرمان برای اهداف RISC\-V تعریف شده‌اند:
.IP \fB\-mbranch\-cost=\fR\fIn\fR 4
.IX Item "-mbranch-cost=n"
هزینهٔ انشعاب‌ها (branches) را تقریباً معادل \fIn\fR دستورالعمل تنظیم می‌کند.
.IP \fB\-mabi=\fR\fIABI\-string\fR 4
.IX Item "-mabi=ABI-string"
قرارداد فراخوانی (calling convention) اعداد صحیح و ممیز شناور را مشخص می‌کند. \fIABI\-string\fR شامل دو بخش است: اندازهٔ نوع‌های صحیح و ثبات‌های مورد استفاده برای نوع‌های ممیز شناور. برای نمونه، \fB\-march=rv64ifd \-mabi=lp64d\fR بدین معناست که \fBlong\fR و اشاره‌گرها ۶۴ بیتی هستند (که به طور ضمنی \fBint\fR را ۳۲ بیتی تعریف می‌کند)، و مقادیر ممیز شناور تا پهنای ۶۴ بیت در ثبات‌های F ارسال می‌شوند. این را مقایسه کنید با \fB\-march=rv64ifd \-mabi=lp64f\fR، که همچنان به کامپایلر اجازه می‌دهد کدی با استفاده از افزونه‌های F و D تولید کند اما فقط امکان ارسال مقادیر ممیز شناور تا ۳۲ بیت را در ثبات‌ها می‌دهد؛ یا \fB\-march=rv64ifd \-mabi=lp64\fR، که در آن هیچ آرگومان ممیز شناوری در ثبات‌ها ارسال نمی‌شود.
.Sp
پیش‌فرض این آرگومان وابسته به سیستم است؛ اگر قرارداد فراخوانی خاصی مد نظر دارید، باید آن را به صراحت مشخص نمایید. قراردادهای فراخوانی معتبر عبارتند از: \fBilp32\fR، \fBilp32f\fR، \fBilp32d\fR، \fBlp64\fR، \fBlp64f\fR و \fBlp64d\fR. پیاده‌سازی برخی از قراردادهای فراخوانی روی بعضی از معماری‌های مجموعه دستورالعمل (ISA) غیرممکن است: برای نمونه، \fB\-march=rv32if \-mabi=ilp32d\fR نامعتبر است زیرا ABI نیازمند آن است که مقادیر ۶۴ بیتی در ثبات‌های F ارسال شوند، در حالی که ثبات‌های F تنها ۳۲ بیت پهنا دارند. همچنین ABI مربوط به \fBilp32e\fR وجود دارد که تنها با معماری \fBrv32e\fR قابل استفاده است و ABI نوع \fBlp64e\fR که تنها با \fBrv64e\fR می‌تواند استفاده شود. این ABIها در حال حاضر به طور کامل و دقیق مشخص نشده‌اند و ممکن است تغییر یابند.
.IP \fB\-mfdiv\fR 4
.IX Item "-mfdiv"
.PD 0
.IP \fB\-mno\-fdiv\fR 4
.IX Item "-mno-fdiv"
.PD
استفاده یا عدم استفاده از دستورالعمل‌های سخت‌افزاری تقسیم و جذر ممیز شناور. این گزینه نیازمند افزونه‌های F یا D برای ثبات‌های ممیز شناور است. حالت پیش‌فرض در صورتی که معماری مشخص‌شده دارای این دستورالعمل‌ها باشد، استفاده از آن‌ها است.
.IP \fB\-mfence\-tso\fR 4
.IX Item "-mfence-tso"
.PD 0
.IP \fB\-mno\-fence\-tso\fR 4
.IX Item "-mno-fence-tso".PD
استفاده کردن یا نکردن از دستورالعمل \fBfence.tso\fR، که در برخی پردازنده‌ها (شامل پردازنده‌های ساخت T\-Head) پیاده‌سازی نشده است. اگر دستورالعمل \fBfence.tso\fR در دسترس نباشد، به‌جای آن از یک fence قوی‌تر استفاده می‌شود.
.IP \fB\-mdiv\fR 4
.IX Item "-mdiv"
.PD 0
.IP \fB\-mno\-div\fR 4
.IX Item "-mno-div"
.PD
استفاده کردن یا نکردن از دستورالعمل‌های سخت‌افزاری برای تقسیم اعداد صحیح. این ویژگی به افزونهٔ M نیاز دارد. پیش‌فرض این است که در صورت پشتیبانی معماری مشخص‌شده از این دستورالعمل‌ها، از آن‌ها استفاده شود.
.IP \fB\-misa\-spec=\fR\fIISA\-spec\-string\fR 4
.IX Item "-misa-spec=ISA-spec-string"
مشخص کردن نگارشی از مشخصات ISA بدون امتیاز (Unprivileged، که پیش‌تر سطح کاربر یا User\-Level نامیده می‌شد) در RISC\-V که کد تولیدشده باید با آن مطابقت داشته باشد. مقادیر ممکن برای \fIISA\-spec\-string\fR عبارتند از:
.RS 4
.ie n .IP 2.2 4
.el .IP \f(CW2.2\fR 4
.IX Item "2.2"
تولید کد مطابق با نگارش 2.2.
.ie n .IP 20190608 4
.el .IP \f(CW20190608\fR 4
.IX Item "20190608"
تولید کد مطابق با نگارش 20190608.
.ie n .IP 20191213 4
.el .IP \f(CW20191213\fR 4
.IX Item "20191213"
تولید کد مطابق با نگارش 20191213.
.RE
.RS 4
.Sp
پیش‌فرض \fB\-misa\-spec=20191213\fR است، مگر اینکه GCC با گزینهٔ \fB\-\-with\-isa\-spec=\fR برای نگارش پیش‌فرض متفاوتی پیکربندی شده باشد.
.RE
.IP \fB\-march=\fR[\fIISA\fR|\fIProfile\fR|\fIProfile_ISA\fR|\fIprocessor\-string\fR] 4
.IX Item "-march=[ISA|Profile|Profile_ISA|processor-string]"
تولید کد برای ISA یا نمایهٔ (profile) داده‌شده در RISC\-V یا ترکیبی از آن‌ها (مانند \fBrv64im\fR \fBrvi20u64\fR \fBrvi20u64_zbb\fR). نام‌های ISAها و نمایه‌ها باید با حروف کوچک باشند. نمونه‌ها شامل \fBrv64i\fR، \fBrv32g\fR، \&\fBrv32e\fR، \fBrv32imaf\fR، \fBrva22u64\fR و \fBrva23u64\fR هستند. برای ترکیب یک نمایهٔ نام‌گذاری‌شده با افزونه‌های اختیاری RISC\-V ISA، ابتدا نمایه را ذکر کرده و سپس نام افزونه(ها) را با استفاده از خط زیر (underscore) به عنوان جداکننده به آن پیوست کنید (مانند \&\fBrvi20u64_zca_zcb\fR \fBrva23u64_zacas\fR). علاوه بر این، مقدار ویژهٔ \&\fBhelp\fR (\fB\-march=help\fR) برای فهرست کردن تمام افزونه‌های پشتیبانی‌شده پذیرفته می‌شود.
.Sp
گزینهٔ \&\fB\-march=unset\fR باعث می‌شود کامپایلر تمام گزینه‌های \&\fB\-march=...\fR را که پیش‌تر در خط فرمان آمده‌اند نادیده بگیرد، و به‌گونه‌ای عمل کند که گویی این گزینه هرگز داده نشده است. این ویژگی برای اطمینان از اینکه معماری از گزینهٔ \&\fB\-mcpu\fR دریافت می‌شود مفید است؛ همچنین در صورت استفاده از \fB\-march=unset\fR اگر هیچ گزینهٔ \fB\-mcpu\fR داده نشده باشد، منجر به خطا خواهد شد.
.Sp
نحو (syntax) رشتهٔ ISA به صورت زیر تعریف می‌شود:
.RS 4
.IP * 4
رشته باید با \fBrv32\fR یا \fBrv64\fR آغاز شود و در ادامهٔ آن \&\fBi\fR، \fBe\fR یا \fBg\fR قرار گیرد که به آن ISA پایه گفته می‌شود.
.IP * 4
بخش بعدی رشته فهرستی از نام‌های افزونه است. نام‌های افزونه را می‌توان به دسته‌های چندحرفی (مانند \fBzba\fR) و تک‌حرفی (مانند \fBv\fR) تقسیم کرد. افزونه‌های تک‌حرفی می‌توانند به‌صورت متوالی ظاهر شوند، اما افزونه‌های چندحرفی باید با خط زیر (underscore) از یکدیگر جدا شوند.
.IP * 4
خط زیر می‌تواند در هر جایی پس از ISA پایه قرار گیرد. این نویسه اثر خاصی ندارد اما برای بهبود خوانایی استفاده می‌شود و می‌تواند به عنوان جداکننده عمل کند.
.IP * 4
نام افزونه‌ها می‌تواند شامل یک شمارهٔ نگارش اختیاری باشد که از نحو \fB<major>p<minor>\fR یا \fB<major>\fR پیروی می‌کند (مانند \fBm2p1\fR یا \&\fBm2\fR).
.RE
.RS 4
.Sp
افزونه‌های پشتیبانی‌شده در زیر فهرست شده‌اند:
.IP "\fIنام افزونه\fR : \fIنگارش پشتیبانی‌شده\fR : \fIتوضیحات\fR" 4
.IX Item "Extension Name : Supported Version : Description"
.PD 0
.IP \fBg\fR 4
.IX Item "g"
.PD
\&\f(CW@tab\fR \-
\&\f(CW@tab\fR افزونهٔ پایه برای محاسبات چندمنظوره؛ \fBg\fR به \fBi\fR، \fBm\fR، \fBa\fR، \fBf\fR، \fBd\fR، \fBzicsr\fR و \&\fBzifencei\fR گسترش می‌یابد.
.IP \fBe\fR 4
.IX Item "e"
\&\f(CW@tab\fR 2.0
\&\f(CW@tab\fR افزونهٔ پایهٔ اعداد صحیح کاهش‌یافته
.IP \fBi\fR 4
.IX Item "i"
\&\f(CW@tab\fR 2.0 2.1
\&\f(CW@tab\fR افزونهٔ پایهٔ اعداد صحیح
.IP \fBm\fR 4
.IX Item "m"
\&\f(CW@tab\fR 2.0
\&\f(CW@tab\fR افزونهٔ ضرب و تقسیم اعداد صحیح
.IP \fBa\fR 4
.IX Item "a"
\&\f(CW@tab\fR 2.0 2.1
\&\f(CW@tab\fR افزونهٔ اتمیک (Atomic)
.IP \fBf\fR 4
.IX Item "f"
\&\f(CW@tab\fR 2.0 2.2
\&\f(CW@tab\fR افزونهٔ ممیز شناور با دقت یگانه (Single\-precision)
.IP \fBd\fR 4
.IX Item "d"
\&\f(CW@tab\fR 2.0 2.2
\&\f(CW@tab\fR افزونهٔ ممیز شناور با دقت دوگانه (Double\-precision)
.IP \fBc\fR 4
.IX Item "c"
\&\f(CW@tab\fR 2.0
\&\f(CW@tab\fR افزونهٔ فشرده (Compressed)
.IP \fBb\fR 4
.IX Item "b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ استاندارد برای توابع دستکاری بیت
.IP \fBv\fR 4
.IX Item "v"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ برداری (Vector)
.IP \fBh\fR 4
.IX Item "h"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ هایپروایزر (Hypervisor)
.IP \fBzic64b\fR 4
.IX Item "zic64b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR اندازهٔ بلوک حافظهٔ نهان ۶۴ بایت است
.IP \fBzicbom\fR 4
.IX Item "zicbom"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ مدیریت بلوک‌های حافظهٔ نهان
.IP \fBzicbop\fR 4
.IX Item "zicbop"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ پیش‌واکشی بلوک حافظهٔ نهان
.IP \fBzicboz\fR 4
.IX Item "zicboz"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ صفرسازی بلوک حافظهٔ نهان
.IP \fBziccamoa\fR 4
.IX Item "ziccamoa"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR حافظهٔ اصلی از تمام دستورالعمل‌های اتمیک در A پشتیبانی می‌کند
.IP \fBziccif\fR 4
.IX Item "ziccif"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR حافظهٔ اصلی از واکشی دستورالعمل با الزامات اتمیک بودن پشتیبانی می‌کند
.IP \fBzicclsm\fR 4
.IX Item "zicclsm"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR حافظهٔ اصلی از بارگذاری‌ها/ذخیره‌سازی‌های ناتراز (misaligned) پشتیبانی می‌کند
.IP \fBziccrse\fR 4
.IX Item "ziccrse"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR حافظهٔ اصلی از پیشرفت روبه‌جلو در توالی‌های LR/SC پشتیبانی می‌کند
.IP \fBzicfilp\fR 4
.IX Item "zicfilp"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ landing pad برای یکپارچگی جریان کنترل (CFI)
.IP \fBzicfiss\fR 4
.IX Item "zicfiss"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ shadow stack برای یکپارچگی جریان کنترل (CFI)
.IP \fBzicntr\fR 4
.IX Item "zicntr"
\&\f(CW@tab\fR 2.0
\&\f(CW@tab\fR افزونهٔ استاندارد برای شمارنده‌ها و تایمرهای پایه
.IP \fBzicond\fR 4
.IX Item "zicond"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ عملیات شرطی اعداد صحیح
.IP \fBzicsr\fR 4
.IX Item "zicsr"
\&\f(CW@tab\fR 2.0
\&\f(CW@tab\fR افزونهٔ دسترسی به ثبات‌های کنترل و وضعیت (CSR).IP \fBzifencei\fR 4
.IX Item "zifencei"
\&\f(CW@tab\fR 2.0
\&\f(CW@tab\fR افزونهٔ حصار واکشی دستورالعمل
.IP \fBzihintntl\fR 4
.IX Item "zihintntl"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ راهنماهای محلی‌بودن غیرزمانی
.IP \fBzihintpause\fR 4
.IX Item "zihintpause"
\&\f(CW@tab\fR 2.0
\&\f(CW@tab\fR افزونهٔ راهنمای توقف (pause)
.IP \fBzihpm\fR 4
.IX Item "zihpm"
\&\f(CW@tab\fR 2.0
\&\f(CW@tab\fR افزونهٔ استاندارد برای شمارنده‌های کارایی سخت‌افزاری
.IP \fBzimop\fR 4
.IX Item "zimop"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ عملیات‌های ممکن (may\-be\-operations)
.IP \fBzilsd\fR 4
.IX Item "zilsd"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ دستورالعمل‌های جفت بارگذاری/ذخیره‌سازی
.IP \fBzmmul\fR 4
.IX Item "zmmul"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ ضرب اعداد صحیح
.IP \fBza128rs\fR 4
.IX Item "za128rs"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR اندازهٔ مجموعهٔ رزرو ۱۲۸ بایتی
.IP \fBza64rs\fR 4
.IX Item "za64rs"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR اندازهٔ مجموعهٔ رزرو ۶۴ بایتی
.IP \fBzaamo\fR 4
.IX Item "zaamo"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ عملیات‌های حافظهٔ اتمی
.IP \fBzabha\fR 4
.IX Item "zabha"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ عملیات‌های حافظهٔ اتمی بایت و نیم‌کلمه
.IP \fBzacas\fR 4
.IX Item "zacas"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ دستورالعمل‌های مقایسه و جاگذاری اتمی
.IP \fBzalrsc\fR 4
.IX Item "zalrsc"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR زیرمجموعهٔ بارگذاری\-رزرو/ذخیره‌سازی\-مشروط افزونهٔ A
.IP \fBzawrs\fR 4
.IX Item "zawrs"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ انتظار بر روی مجموعهٔ رزرو
.IP \fBzama16b\fR 4
.IX Item "zama16b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR بارگذاری‌ها، ذخیره‌سازی‌ها و AMOهای ناتراز که کاملاً درون یک مرز ۱۶ بایتی با تراز طبیعی قرار دارند اتمی هستند
.IP \fBzfa\fR 4
.IX Item "zfa"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ ممیز شناور اضافی
.IP \fBzfbfmin\fR 4
.IX Item "zfbfmin"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ پشتیبانی کمینه از BF16
.IP \fBzfh\fR 4
.IX Item "zfh"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ ممیز شناور با دقت نیمه
.IP \fBzfhmin\fR 4
.IX Item "zfhmin"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ کمینهٔ ممیز شناور با دقت نیمه
.IP \fBzfinx\fR 4
.IX Item "zfinx"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ ممیز شناور با دقت یگانه در ثبات‌های عدد صحیح
.IP \fBzdinx\fR 4
.IX Item "zdinx"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ ممیز شناور با دقت دوگانه در ثبات‌های عدد صحیح
.IP \fBzca\fR 4
.IX Item "zca"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ دستورالعمل‌های فشردهٔ اعداد صحیح
.IP \fBzcb\fR 4
.IX Item "zcb"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ دستورالعمل‌های فشردهٔ ساده
.IP \fBzcd\fR 4
.IX Item "zcd"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ بارگذاری‌ها و ذخیره‌سازی‌های فشردهٔ ممیز شناور با دقت دوگانه
.IP \fBzce\fR 4
.IX Item "zce"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های دستورالعمل فشرده برای پردازنده‌های تعبیه‌شده
.IP \fBzcf\fR 4
.IX Item "zcf"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ بارگذاری‌ها و ذخیره‌سازی‌های فشردهٔ ممیز شناور با دقت یگانه
.IP \fBzcmop\fR 4
.IX Item "zcmop"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ فشردهٔ عملیات‌های ممکن
.IP \fBzcmp\fR 4
.IX Item "zcmp"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ فشردهٔ push و pop
.IP \fBzcmt\fR 4
.IX Item "zcmt"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ دستورالعمل پرش جدولی
.IP \fBzclsd\fR 4
.IX Item "zclsd"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ دستورالعمل‌های فشردهٔ جفت بارگذاری/ذخیره‌سازی
.IP \fBzba\fR 4
.IX Item "zba"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ محاسبات آدرس
.IP \fBzbb\fR 4
.IX Item "zbb"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ دستکاری پایه‌ای بیت‌ها
.IP \fBzbc\fR 4
.IX Item "zbc"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ ضرب بدون رقم نقلی
.IP \fBzbkb\fR 4
.IX Item "zbkb"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ دستکاری بیت برای رمزنگاری
.IP \fBzbkc\fR 4
.IX Item "zbkc"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ ضرب بدون رقم نقلی برای رمزنگاری
.IP \fBzbkx\fR 4
.IX Item "zbkx"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ جایگشت تقاطعی برای رمزنگاری
.IP \fBzbs\fR 4
.IX Item "zbs"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ عملیات تک‌بیتی
.IP \fBzk\fR 4
.IX Item "zk"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ استاندارد رمزنگاری اسکالر
.IP \fBzkn\fR 4
.IX Item "zkn"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ مجموعه الگوریتم‌های NIST
.IP \fBzknd\fR 4
.IX Item "zknd"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ رمزگشایی AES
.IP \fBzkne\fR 4
.IX Item "zkne"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ رمزنگاری AES
.IP \fBzknh\fR 4
.IX Item "zknh"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ تابع درهم‌سازی
.IP \fBzkr\fR 4
.IX Item "zkr"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ منبع آنتروپی
.IP \fBzks\fR 4
.IX Item "zks"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ مجموعه الگوریتم‌های ShangMi
.IP \fBzksed\fR 4
.IX Item "zksed"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ رمز قالبی SM4.IP \fBzksh\fR 4
.IX Item "zksh"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه تابع درهم‌سازی SM3
.IP \fBzkt\fR 4
.IX Item "zkt"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه تاخیر اجرای مستقل از داده
.IP \fBztso\fR 4
.IX Item "ztso"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه ترتیب کل ذخیره‌سازی (Total Store Ordering)
.IP \fBzvbb\fR 4
.IX Item "zvbb"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه برداری دستکاری بیتی پایه
.IP \fBzvbc\fR 4
.IX Item "zvbc"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه برداری ضرب بدون رقم نقلی
.IP \fBzve32f\fR 4
.IX Item "zve32f"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های برداری برای پردازنده‌های تعبیه‌شده
.IP \fBzve32x\fR 4
.IX Item "zve32x"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های برداری برای پردازنده‌های تعبیه‌شده
.IP \fBzve64d\fR 4
.IX Item "zve64d"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های برداری برای پردازنده‌های تعبیه‌شده
.IP \fBzve64f\fR 4
.IX Item "zve64f"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های برداری برای پردازنده‌های تعبیه‌شده
.IP \fBzve64x\fR 4
.IX Item "zve64x"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های برداری برای پردازنده‌های تعبیه‌شده
.IP \fBzvfbfmin\fR 4
.IX Item "zvfbfmin"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه برداری تبدیل‌های BF16
.IP \fBzvfbfwma\fR 4
.IX Item "zvfbfwma"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه برداری ضرب/جمع تعریض‌کننده BF16
.IP \fBzvfh\fR 4
.IX Item "zvfh"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه برداری ممیز شناور با دقت نیمه
.IP \fBzvfhmin\fR 4
.IX Item "zvfhmin"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه برداری حداقلی ممیز شناور با دقت نیمه
.IP \fBzvkb\fR 4
.IX Item "zvkb"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه برداری دستکاری بیتی رمزنگاری
.IP \fBzvkg\fR 4
.IX Item "zvkg"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه برداری GCM/GMAC
.IP \fBzvkn\fR 4
.IX Item "zvkn"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه برداری مجموعه الگوریتم NIST، \fBzvkn\fR گسترش می‌یابد به
.IP \fBzvknc\fR 4
.IX Item "zvknc"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه برداری مجموعه الگوریتم NIST با ضرب بدون رقم نقلی، \fBzvknc\fR
.IP \fBzvkned\fR 4
.IX Item "zvkned"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه برداری رمز قالبی AES
.IP \fBzvkng\fR 4
.IX Item "zvkng"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه برداری مجموعه الگوریتم NIST با GCM، \fBzvkng\fR گسترش می‌یابد
.IP \fBzvknha\fR 4
.IX Item "zvknha"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه برداری درهم‌سازی امن SHA\-2
.IP \fBzvknhb\fR 4
.IX Item "zvknhb"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه برداری درهم‌سازی امن SHA\-2
.IP \fBzvks\fR 4
.IX Item "zvks"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه برداری مجموعه الگوریتم ShangMi، \fBzvks\fR گسترش می‌یابد
.IP \fBzvksc\fR 4
.IX Item "zvksc"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه برداری مجموعه الگوریتم ShangMi با ضرب بدون رقم نقلی،
.IP \fBzvksed\fR 4
.IX Item "zvksed"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه برداری رمز قالبی SM4
.IP \fBzvksg\fR 4
.IX Item "zvksg"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه برداری مجموعه الگوریتم ShangMi با GCM
.IP \fBzvksh\fR 4
.IX Item "zvksh"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه برداری درهم‌سازی امن SM3
.IP \fBzvkt\fR 4
.IX Item "zvkt"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه برداری تاخیر اجرای مستقل از داده
.IP \fBzvl1024b\fR 4
.IX Item "zvl1024b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های استاندارد کمینه طول بردار
.IP \fBzvl128b\fR 4
.IX Item "zvl128b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های استاندارد کمینه طول بردار
.IP \fBzvl16384b\fR 4
.IX Item "zvl16384b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه استاندارد کمینه طول بردار
.IP \fBzvl2048b\fR 4
.IX Item "zvl2048b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های استاندارد کمینه طول بردار
.IP \fBzvl256b\fR 4
.IX Item "zvl256b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های استاندارد کمینه طول بردار
.IP \fBzvl32768b\fR 4
.IX Item "zvl32768b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه استاندارد کمینه طول بردار
.IP \fBzvl32b\fR 4
.IX Item "zvl32b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های استاندارد کمینه طول بردار
.IP \fBzvl4096b\fR 4
.IX Item "zvl4096b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های استاندارد کمینه طول بردار
.IP \fBzvl512b\fR 4
.IX Item "zvl512b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های استاندارد کمینه طول بردار
.IP \fBzvl64b\fR 4
.IX Item "zvl64b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های استاندارد کمینه طول بردار
.IP \fBzvl65536b\fR 4
.IX Item "zvl65536b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه استاندارد کمینه طول بردار
.IP \fBzvl8192b\fR 4
.IX Item "zvl8192b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه استاندارد کمینه طول بردار
.IP \fBzhinx\fR 4
.IX Item "zhinx"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه ممیز شناور با دقت نیمه در ثبات‌های عدد صحیح
.IP \fBzhinxmin\fR 4
.IX Item "zhinxmin"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه حداقلی ممیز شناور با دقت نیمه در ثبات‌های عدد صحیح
.IP \fBsdtrig\fR 4
.IX Item "sdtrig"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه تریگرهای اشکال‌زدایی
.IP \fBsha\fR 4
.IX Item "sha"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه هایپروایزر بهبودیافته
.IP \fBshcounterenw\fR 4
.IX Item "shcounterenw"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR پشتیبانی از فعال‌سازهای قابل نوشتن برای هر شمارنده پشتیبانی‌شده.IP \fBshgatpa\fR 4
.IX Item "shgatpa"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR پشتیبانی از حالت SvNNx4 برای تمام حالت‌های پشتیبانی‌شده توسط satp
.IP \fBshlcofideleg\fR 4
.IX Item "shlcofideleg"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR واگذاری وقفه‌های LCOFI به VS\-mode
.IP \fBshtvala\fR 4
.IX Item "shtvala"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR ثبات htval تمام مقادیر لازم را فراهم می‌کند
.IP \fBshvstvala\fR 4
.IX Item "shvstvala"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR ثبات vstval تمام مقادیر لازم را فراهم می‌کند
.IP \fBshvstvecd\fR 4
.IX Item "shvstvecd"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR ثبات vstvec از direct mode پشتیبانی می‌کند
.IP \fBshvsatpa\fR 4
.IX Item "shvsatpa"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR ثبات vsatp از تمام حالت‌های پشتیبانی‌شده توسط satp پشتیبانی می‌کند
.IP \fBsmaia\fR 4
.IX Item "smaia"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه معماری پیشرفته وقفه
.IP \fBsmcntrpmf\fR 4
.IX Item "smcntrpmf"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR فیلتر کردن حالت سطح‌دسترسی برای cycle و instret
.IP \fBsmcsrind\fR 4
.IX Item "smcsrind"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR دسترسی غیرمستقیم به CSR در سطح ماشین
.IP \fBsmepmp\fR 4
.IX Item "smepmp"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR بهبودهای PMP برای دسترسی به حافظه و جلوگیری از اجرا در حالت ماشین
.IP \fBsmmpm\fR 4
.IX Item "smmpm"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه ماسک‌کردن اشاره‌گر در حالت سرپرست
.IP \fBsmnpm\fR 4
.IX Item "smnpm"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه ماسک‌کردن اشاره‌گر در حالت سرپرست
.IP \fBsmrnmi\fR 4
.IX Item "smrnmi"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR وقفه‌های غیرقابل ماسک با قابلیت ازسرگیری
.IP \fBsmstateen\fR 4
.IX Item "smstateen"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه فعال‌سازی وضعیت
.IP \fBsmdbltrp\fR 4
.IX Item "smdbltrp"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های تله دوگانه (double trap)
.IP \fBssaia\fR 4
.IX Item "ssaia"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه معماری پیشرفته وقفه برای حالت سرپرست
.IP \fBssccptr\fR 4
.IX Item "ssccptr"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR حافظه اصلی از خواندن جدول صفحه پشتیبانی می‌کند
.IP \fBsscofpmf\fR 4
.IX Item "sscofpmf"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه سرریز شمارنده و فیلتر کردن
.IP \fBsscounterenw\fR 4
.IX Item "sscounterenw"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR پشتیبانی از فعال‌سازهای قابل‌نوشتن برای هر شمارنده پشتیبانی‌شده
.IP \fBsscsrind\fR 4
.IX Item "sscsrind"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR دسترسی غیرمستقیم به CSR در حالت سرپرست
.IP \fBssnpm\fR 4
.IX Item "ssnpm"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه ماسک‌کردن اشاره‌گر در حالت سرپرست
.IP \fBsspm\fR 4
.IX Item "sspm"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه ماسک‌کردن اشاره‌گر در حالت سرپرست
.IP \fBssstateen\fR 4
.IX Item "ssstateen"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه فعال‌سازی وضعیت در حالت سرپرست
.IP \fBsstc\fR 4
.IX Item "sstc"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه وقفه‌های زمان‌سنج در حالت سرپرست
.IP \fBsstvala\fR 4
.IX Item "sstvala"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR ثبات stval تمام مقادیر لازم را فراهم می‌کند
.IP \fBsstvecd\fR 4
.IX Item "sstvecd"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR ثبات stvec از direct mode پشتیبانی می‌کند
.IP \fBssstrict\fR 4
.IX Item "ssstrict"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR کدگذاری‌های رزروشدهٔ پیاده‌سازی‌نشده استثنای دستور غیرمجاز ایجاد می‌کنند و هیچ افزونه نامنطبقی وجود ندارد
.IP \fBssdbltrp\fR 4
.IX Item "ssdbltrp"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های تله دوگانه (double trap)
.IP \fBssu64xl\fR 4
.IX Item "ssu64xl"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR باید از UXLEN=64 پشتیبانی شود
.IP \fBsupm\fR 4
.IX Item "supm"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه ماسک‌کردن اشاره‌گر در حالت کاربر
.IP \fBsvinval\fR 4
.IX Item "svinval"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه باطل‌سازی ریزدانه کَش ترجمه نشانی
.IP \fBsvnapot\fR 4
.IX Item "svnapot"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه پیوستگی ترجمه NAPOT
.IP \fBsvpbmt\fR 4
.IX Item "svpbmt"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه انواع حافظه مبتنی بر صفحه
.IP \fBsvvptc\fR 4
.IX Item "svvptc"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه بی‌نیازسازی از دستورهای مدیریت حافظه پس از معتبر علامت‌زدن PTEها
.IP \fBsvadu\fR 4
.IX Item "svadu"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه به‌روزرسانی سخت‌افزاری بیت‌های A/D
.IP \fBsvade\fR 4
.IX Item "svade"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR ایجاد استثنا هنگامی که به‌روزرسانی سخت‌افزاری بیت‌های A/D غیرفعال است
.IP \fBsvbare\fR 4
.IX Item "svbare"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR حالت bare در satp پشتیبانی می‌شود
.IP \fBxcvalu\fR 4
.IX Item "xcvalu"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه ALU متفرقه Core\-V
.IP \fBxcvbi\fR 4
.IX Item "xcvbi"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه پرش بی‌درنگ (immediate branch) در Core\-V
.IP \fBxcvelw\fR 4
.IX Item "xcvelw"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه بارگذاری کلمه رویداد (event load word) در Core\-V
.IP \fBxcvmac\fR 4
.IX Item "xcvmac"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه ضرب و انباشت (multiply\-accumulate) در Core\-V
.IP \fBxcvsimd\fR 4
.IX Item "xcvsimd"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه SIMD در Core\-V
.IP \fBxsfcease\fR 4
.IX Item "xsfcease"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه دستور CEASE شرکت SiFive
.IP \fBxsfvcp\fR 4
.IX Item "xsfvcp"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه کمک‌پردازنده برداری VCIX شرکت SiFive
.IP \fBxsfvfnrclipxfqf\fR 4
.IX Item "xsfvfnrclipxfqf"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR دستورهای برش محدوده‌ای (ranged clip) از FP32 به int8 شرکت SiFive.IP \fBxsfvqmaccdod\fR 4
.IX Item "xsfvqmaccdod"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه ضرب ماتریسی int8 شرکت SiFive
.IP \fBxsfvqmaccqoq\fR 4
.IX Item "xsfvqmaccqoq"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه ضرب ماتریسی int8 شرکت SiFive
.IP \fBxtheadba\fR 4
.IX Item "xtheadba"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه محاسبه آدرس T\-head
.IP \fBxtheadbb\fR 4
.IX Item "xtheadbb"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه دستکاری پایه بیت T\-head
.IP \fBxtheadbs\fR 4
.IX Item "xtheadbs"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه دستورالعمل‌های تک‌بیتی T\-head
.IP \fBxtheadcmo\fR 4
.IX Item "xtheadcmo"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه عملیات مدیریت حافظه نهان T\-head
.IP \fBxtheadcondmov\fR 4
.IX Item "xtheadcondmov"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه انتقال شرطی T\-head
.IP \fBxtheadfmemidx\fR 4
.IX Item "xtheadfmemidx"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه عملیات حافظه نمایه‌دار برای ثبات‌های ممیز شناور T\-head
.IP \fBxtheadfmv\fR 4
.IX Item "xtheadfmv"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه انتقال داده بیت‌های بالای ممیز شناور مضاعف T\-head
.IP \fBxtheadint\fR 4
.IX Item "xtheadint"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه شتاب‌دهی وقفه T\-head
.IP \fBxtheadmac\fR 4
.IX Item "xtheadmac"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه ضرب\-انباشت T\-head
.IP \fBxtheadmemidx\fR 4
.IX Item "xtheadmemidx"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه عملیات حافظه نمایه‌دار T\-head
.IP \fBxtheadmempair\fR 4
.IX Item "xtheadmempair"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه عملیات حافظه دو\-GPR شرکت T\-head
.IP \fBxtheadsync\fR 4
.IX Item "xtheadsync"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه همگام‌سازی چند‌هسته‌ای T\-head
.IP \fBxtheadvector\fR 4
.IX Item "xtheadvector"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه برداری T\-head
.IP \fBxventanacondops\fR 4
.IX Item "xventanacondops"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه عملیات شرطی عدد صحیح Ventana
.IP \fBxmipscmov\fR 4
.IX Item "xmipscmov"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه انتقال شرطی Mips
.IP \fBxmipscbop\fR 4
.IX Item "xmipscbop"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه واکشی پیشاپیش (prefetch) شرکت Mips
.IP \fBxandesperf\fR 4
.IX Item "xandesperf"
\&\f(CW@tab\fR 5.0
\&\f(CW@tab\fR افزونه کارایی Andes
.IP \fBxandesbfhcvt\fR 4
.IX Item "xandesbfhcvt"
\&\f(CW@tab\fR 5.0
\&\f(CW@tab\fR افزونه تبدیل bfloat16 شرکت Andes
.IP \fBxandesvbfhcvt\fR 4
.IX Item "xandesvbfhcvt"
\&\f(CW@tab\fR 5.0
\&\f(CW@tab\fR افزونه تبدیل برداری bfloat16 شرکت Andes
.IP \fBxandesvsintload\fR 4
.IX Item "xandesvsintload"
\&\f(CW@tab\fR 5.0
\&\f(CW@tab\fR افزونه بارگذاری برداری INT4 شرکت Andes
.IP \fBxandesvpackfph\fR 4
.IX Item "xandesvpackfph"
\&\f(CW@tab\fR 5.0
\&\f(CW@tab\fR افزونه برداری FP16 بسته‌بندی‌شده Andes
.IP \fBxandesvdot\fR 4
.IX Item "xandesvdot"
\&\f(CW@tab\fR 5.0
\&\f(CW@tab\fR افزونه ضرب داخلی برداری Andes
.IP \fBxsmtvdot\fR 4
.IX Item "xsmtvdot"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه ضرب داخلی برداری SpacemiT
.RE
.RS 4
.Sp
هنگامی که \fB\-march=\fR مشخص نشده باشد، GCC از تنظیمات
\&\fB\-mcpu\fR استفاده می‌کند.
.Sp
اگر هیچ‌یک از گزینه‌های \fB\-march\fR و \fB\-mcpu=\fR مشخص نشده باشند، مقدار پیش‌فرض برای
این آرگومان وابسته به سیستم است؛ اگر افزونه معماری خاصی مد نظر شما است،
باید آن را به‌طور صریح مشخص کنید.
.Sp
هنگامی که مشخصات فنی RISC\-V یک افزونه را وابسته به افزونه‌های دیگر
تعریف کند، چنانچه آن افزونه‌ها به‌طور صریح اضافه نشده باشند،
GCC آن‌ها را به‌طور ضمنی به مجموعه افزونه‌های فعال اضافه می‌کند.
.Sp
\&\fBنام هسته (Core Name)\fR
.RE
.IP \fB\-mcpu=\fR\fIprocessor\-string\fR 4
.IX Item "-mcpu=processor-string"
استفاده از معماری پردازنده مشخص‌شده و بهینه‌سازی خروجی برای آن، که با
نام ویژه CPU تعیین می‌شود. مقادیر مجاز برای این گزینه عبارتند از:
.Sp
\&\fBsifive\-e20\fR,
.Sp
\&\fBsifive\-e21\fR,
.Sp
\&\fBsifive\-e24\fR,
.Sp
\&\fBsifive\-e31\fR,
.Sp
\&\fBsifive\-e34\fR,
.Sp
\&\fBsifive\-e76\fR,
.Sp
\&\fBsifive\-s21\fR,
.Sp
\&\fBsifive\-s51\fR,
.Sp
\&\fBsifive\-s54\fR,
.Sp
\&\fBsifive\-s76\fR,
.Sp
\&\fBsifive\-u54\fR,
.Sp
\&\fBsifive\-u74\fR,
.Sp
\&\fBsifive\-x280\fR,
.Sp
\&\fBsifive\-p450\fR,
.Sp
\&\fBsifive\-p670\fR,
.Sp
\&\fBthead\-c906\fR,
.Sp
\&\fBxt\-c908\fR,
.Sp
\&\fBxt\-c908v\fR,
.Sp
\&\fBxt\-c910\fR,
.Sp
\&\fBxt\-c910v2\fR,
.Sp
\&\fBxt\-c920\fR,
.Sp
\&\fBxt\-c920v2\fR,
.Sp
\&\fBtt\-ascalon\-x\fR,
.Sp
\&\fBtt\-ascalon\-d8\fR,
.Sp
\&\fBxiangshan\-nanhu\fR,
.Sp
\&\fBxiangshan\-kunminghu\fR,
.Sp
\&\fBmips\-p8700\fR,
.Sp
\&\fBandes\-n22\fR,
.Sp
\&\fBandes\-n25\fR,
.Sp
\&\fBandes\-a25\fR,
.Sp
\&\fBandes\-nx25\fR,
.Sp
\&\fBandes\-ax25\fR,
.Sp
\&\fBandes\-a27\fR,
.Sp
\&\fBandes\-ax27\fR,
.Sp
\&\fBandes\-n225\fR,
.Sp
\&\fBandes\-d23\fR,
.Sp
\&\fBandes\-n45\fR,
.Sp
\&\fBandes\-nx45\fR,
.Sp
\&\fBandes\-a45\fR,
.Sp
\&\fBandes\-ax45\fR,
.Sp
\&\fBspacemit\-x60\fR.
.Sp
توجه داشته باشید که \fB\-mcpu\fR تنظیمات \fB\-march\fR یا \fB\-mtune\fR را بازنویسی نمی‌کند.
.Sp
\&\fBنام بهینه‌سازی (Tune Name)\fR.IP \fB\-mtune=\fR\fIprocessor\-string\fR 4
.IX Item "-mtune=processor-string"
بهینه‌سازی خروجی برای پردازندهٔ داده‌شده، مشخص‌شده توسط ریزمعماری یا
نام یک پردازندهٔ (CPU) خاص. مقادیر مجاز برای این گزینه عبارتند از:
.Sp
\&\fBgeneric\fR,
.Sp
\&\fBrocket\fR,
.Sp
\&\fBsifive\-3\-series\fR,
.Sp
\&\fBsifive\-5\-series\fR,
.Sp
\&\fBsifive\-7\-series\fR,
.Sp
\&\fBsifive\-p400\-series\fR,
.Sp
\&\fBsifive\-p600\-series\fR,
.Sp
\&\fBtt\-ascalon\-x\fR,
.Sp
\&\fBtt\-ascalon\-d8\fR,
.Sp
\&\fBthead\-c906\fR,
.Sp
\&\fBxt\-c908\fR,
.Sp
\&\fBxt\-c908v\fR,
.Sp
\&\fBxt\-c910\fR,
.Sp
\&\fBxt\-c910v2\fR,
.Sp
\&\fBxt\-c920\fR,
.Sp
\&\fBxt\-c920v2\fR,
.Sp
\&\fBxiangshan\-nanhu\fR,
.Sp
\&\fBxiangshan\-kunminghu\fR,
.Sp
\&\fBspacemit\-x60\fR,
.Sp
\&\fBgeneric\-ooo\fR,
.Sp
\&\fBsize\fR,
.Sp
\&\fBmips\-p8700\fR,
.Sp
\&\fBandes\-25\-series\fR,
.Sp
\&\fBandes\-23\-series\fR,
.Sp
\&\fBandes\-45\-series\fR,
.Sp
و تمام گزینه‌های معتبر برای \fB\-mcpu=\fR.
.Sp
هنگامی که \fB\-mtune=\fR مشخص نشده باشد، GCC از تنظیمات
\&\fB\-mcpu\fR استفاده می‌کند. اگر هیچ‌کدام مشخص نشده باشند، پیش‌فرض \fBgeneric\fR است.
.Sp
انتخاب \fBsize\fR برای استفاده توسط کاربران نهایی در نظر گرفته نشده است. این گزینه زمانی
استفاده می‌شود که \fB\-Os\fR مشخص شده باشد. این انتخاب اطلاعات هزینهٔ دستورالعمل ارائه‌شده
توسط \fB\-mtune=\fR را بازنویسی می‌کند، اما اطلاعات خط‌لوله (pipeline) را بازنویسی نمی‌کند.
این کار به کاهش اندازهٔ کد و در عین حال حفظ عملکرد مناسب کمک می‌کند.
.IP \fB\-mpreferred\-stack\-boundary=\fR\fInum\fR 4
.IX Item "-mpreferred-stack-boundary=num"
تلاش برای هم‌تراز نگه داشتن مرز پشته روی یک مرز بایت از توان ۲ به \fInum\fR.
اگر \fB\-mpreferred\-stack\-boundary\fR مشخص نشده باشد،
مقدار پیش‌فرض ۴ (۱۶ بایت یا ۱۲۸ بیت) است.
.Sp
\&\fBهشدار:\fR اگر از این سوئیچ استفاده کنید، باید تمام ماژول‌ها را با
همان مقدار بسازید، از جمله تمامی کتابخانه‌ها. این مورد شامل کتابخانه‌های سیستم
و ماژول‌های راه‌اندازی (startup) نیز می‌شود.
.IP \fB\-msmall\-data\-limit=\fR\fIn\fR 4
.IX Item "-msmall-data-limit=n"
قرار دادن داده‌های سراسری (global) و ایستا (static) کوچک‌تر از \fIn\fR بایت در یک بخش (section) ویژه
(روی برخی مقصدها).
.IP \fB\-msave\-restore\fR 4
.IX Item "-msave-restore"
.PD 0
.IP \fB\-mno\-save\-restore\fR 4
.IX Item "-mno-save-restore"
.PD
استفاده کردن یا نکردن از کدهای پیش‌درآمد (prologue) و پس‌درآمد (epilogue) کوچک‌تر اما کندتر
که از فراخوانی توابع کتابخانه‌ای استفاده می‌کنند. حالت پیش‌فرض استفاده از پیش‌درآمدها و
پس‌درآمدهای درون‌خطی (inline) سریع است.
.IP \fB\-mmovcc\fR 4
.IX Item "-mmovcc"
.PD 0
.IP \fB\-mno\-movcc\fR 4
.IX Item "-mno-movcc"
.PD
تولید کردن یا نکردن دنباله‌های کد انتقال شرطیِ بدون انشعاب (branchless conditional-move)
حتی روی مقصدهایی که دستورالعمل‌های خاصی برای عملیات شرطی ندارند.
در صورت فعال بودن، در جاهایی که سودمند باشد، دنباله‌هایی از عملیات ALU با استفاده از دستورالعمل‌های
پایهٔ عدد صحیح ISA تولید می‌شوند.
.IP \fB\-minline\-atomics\fR 4
.IX Item "-minline-atomics"
.PD 0
.IP \fB\-mno\-inline\-atomics\fR 4
.IX Item "-mno-inline-atomics"
.PD
استفاده کردن یا نکردن از کد شبیه‌سازی اتمیکِ زیرکلمه‌ای (subword atomic) کوچک‌تر اما کندتر
که از فراخوانی توابع libatomic استفاده می‌کند. حالت پیش‌فرض استفاده از عملیات اتمیکِ زیرکلمه‌ایِ درون‌خطیِ سریع
است که نیازی به libatomic ندارند.
.IP \fB\-minline\-strlen\fR 4
.IX Item "-minline-strlen"
.PD 0
.IP \fB\-mno\-inline\-strlen\fR 4
.IX Item "-mno-inline-strlen"
.PD
تلاش کردن یا نکردن برای درون‌خطی‌سازی فراخوانی‌های \f(CW\*(C`strlen\*(C'\fR در صورت امکان.
درون‌خطی‌سازی تنها زمانی قابل انجام است که رشته به‌درستی تراز شده باشد
و دستورالعمل‌های پردازش شتاب‌یافته در دسترس باشند.
حالت پیش‌فرض درون‌خطی‌سازی فراخوانی‌های \f(CW\*(C`strlen\*(C'\fR است.
.IP \fB\-minline\-strcmp\fR 4
.IX Item "-minline-strcmp"
.PD 0
.IP \fB\-mno\-inline\-strcmp\fR 4
.IX Item "-mno-inline-strcmp"
.PD
تلاش کردن یا نکردن برای درون‌خطی‌سازی فراخوانی‌های \f(CW\*(C`strcmp\*(C'\fR در صورت امکان.
درون‌خطی‌سازی تنها زمانی قابل انجام است که رشته‌ها به‌درستی تراز شده باشند
و دستورالعمل‌های پردازش شتاب‌یافته در دسترس باشند.
حالت پیش‌فرض درون‌خطی‌سازی فراخوانی‌های \f(CW\*(C`strcmp\*(C'\fR است.
.IP \fB\-minline\-strncmp\fR 4
.IX Item "-minline-strncmp"
.PD 0
.IP \fB\-mno\-inline\-strncmp\fR 4
.IX Item "-mno-inline-strncmp"
.PD
تلاش کردن یا نکردن برای درون‌خطی‌سازی فراخوانی‌های \f(CW\*(C`strncmp\*(C'\fR در صورت امکان.
درون‌خطی‌سازی تنها زمانی قابل انجام است که رشته‌ها به‌درستی تراز شده باشند
و دستورالعمل‌های پردازش شتاب‌یافته در دسترس باشند.
حالت پیش‌فرض درون‌خطی‌سازی فراخوانی‌های \f(CW\*(C`strncmp\*(C'\fR است.
.IP \fB\-mstringop\-strategy=\fR\fIstrategy\fR 4
.IX Item "-mstringop-strategy=strategy"
مشخص کردن یک راهبرد خاص برای درون‌خطی‌سازی عملیات‌های رشته و حافظه.
\&\fIstrategy\fR می‌تواند یکی از مقادیر \fBauto\fR، \fBlibcall\fR، \fBscalar\fR،
یا \fBvector\fR باشد.
.IP \fB\-mshorten\-memrefs\fR 4
.IX Item "-mshorten-memrefs"
.PD 0
.IP \fB\-mno\-shorten\-memrefs\fR 4
.IX Item "-mno-shorten-memrefs"
.PD
تلاش کردن یا نکردن برای بهره‌گیری بیشتر از دستورالعمل‌های بارگذاری/ذخیره‌سازی فشرده از طریق
جایگزین کردن یک بارگذاری/ذخیره‌سازی از نوع \*(Aqbase register + large offset\*(Aq با یک بارگذاری/ذخیره‌سازیِ
جدید از نوع \*(Aqnew base + small offset\*(Aq. اگر پایهٔ جدید در یک ثبات فشرده
ذخیره شود، بارگذاری/ذخیره‌سازی جدید می‌تواند فشرده شود. در حال حاضر فقط بارگذاری/ذخیره‌سازی‌های
عدد صحیح ۳۲\-بیتی را هدف قرار می‌دهد.
.IP \fB\-mstrict\-align\fR 4
.IX Item "-mstrict-align"
.PD 0
.IP \fB\-mno\-strict\-align\fR 4
.IX Item "-mno-strict-align"
.PD
تولید نکردن یا تولید کردن دسترسی‌های حافظهٔ ناتراز. مقدار پیش‌فرض بسته به این که
پردازنده‌ای که برای آن بهینه‌سازی می‌کنیم از دسترسی ناترازِ سریع پشتیبانی می‌کند یا خیر،
تعیین می‌شود.
.IP \fB\-mscalar\-strict\-align\fR 4
.IX Item "-mscalar-strict-align"
.PD 0
.IP \fB\-mno\-scalar\-strict\-align\fR 4
.IX Item "-mno-scalar-strict-align"
.PD
تولید نکردن یا تولید کردن دسترسی‌های حافظهٔ ناتراز. مقدار پیش‌فرض بسته به این که
پردازنده‌ای که برای آن بهینه‌سازی می‌کنیم از دسترسی ناترازِ سریع پشتیبانی می‌کند یا خیر،
تعیین می‌شود. این گزینه نام مستعاری برای \fB\-mstrict\-align\fR است.
.IP \fB\-mvector\-strict\-align\fR 4
.IX Item "-mvector-strict-align"
.PD 0
.IP \fB\-mno\-vector\-strict\-align\fR 4
.IX Item "-mno-vector-strict-align"
.PD
تولید نکردن یا تولید کردن دسترسی‌های حافظهٔ برداری ناتراز. مقدار پیش‌فرض روی خاموش (off)
تنظیم شده است، مگر این‌که پردازنده‌ای که برای آن بهینه‌سازی می‌کنیم صراحتاً از دسترسی
حافظهٔ برداری با عناصر ناتراز (element\-misaligned) پشتیبانی کند.
.IP \fB\-mmax\-vectorization\fR 4
.IX Item "-mmax-vectorization".PD 0
.IP \fB\-mno\-max\-vectorization\fR 4
.IX Item "-mno-max-vectorization"
.PD
فعال یا غیرفعال کردن یک بازنویسی (override) برای مدل هزینه بردارساز به‌گونه‌ای که بردارسازی همیشه سودمند به نظر برسد. برخلاف \fB\-fno\-vect\-cost\-model\fR یا
\&\fB\-fvect\-cost\-model=unlimited\fR این گزینه مقایسه هزینه بین حالت‌های برداری مختلف را خاموش نمی‌کند.
.IP \fB\-mcmodel=medlow\fR 4
.IX Item "-mcmodel=medlow"
تولید کد برای مدل کد medium\-low. برنامه و نمادهای تعریف‌شده به‌صورت ایستای آن باید درون یک بازه آدرس ۲ گیبی‌بایتی (2 GiB) منفرد قرار داشته و بین آدرس‌های مطلق \-2 GiB و +2 GiB واقع شوند. برنامه‌ها می‌توانند به‌طور ایستا یا پویا پیوند زده شوند. این مدل کد پیش‌فرض است، مگر اینکه GCC با گزینه \fB\-\-with\-cmodel=\fR پیکربندی شده باشد که مدل کد پیش‌فرض متفاوتی را مشخص می‌کند.
.IP \fB\-mcmodel=medany\fR 4
.IX Item "-mcmodel=medany"
تولید کد برای مدل کد medium\-any. برنامه و نمادهای تعریف‌شده به‌صورت ایستای آن باید درون هر بازه آدرس ۲ گیبی‌بایتی (2 GiB) منفردی قرار گیرند. برنامه‌ها می‌توانند به‌صورت ایستا یا پویا پیوند داده شوند.
.Sp
کد تولیدشده توسط مدل کد medium\-any مستقل از موقعیت (position\-independent) است، اما تضمین نمی‌شود هنگام پیوند در فایل‌های اجرایی یا کتابخانه‌های مستقل از موقعیت، به درستی کار کند.
.IP \fB\-mcmodel=large\fR 4
.IX Item "-mcmodel=large"
تولید کد برای یک مدل کد بزرگ (large)، که هیچ محدودیتی بر اندازه یا محل قرارگیری نمادها ندارد.
.IP \fB\-mexplicit\-relocs\fR 4
.IX Item "-mexplicit-relocs"
.PD 0
.IP \fB\-mno\-explicit\-relocs\fR 4
.IX Item "-mno-explicit-relocs"
.PD
استفاده یا عدم استفاده از عملگرهای بازآرایی (relocation) اسمبلر هنگام تعامل با آدرس‌های نمادین. راه جایگزین، استفاده از ماکروهای اسمبلر است که ممکن است بهینه‌سازی را محدود کند.
.IP \fB\-mrelax\fR 4
.IX Item "-mrelax"
.PD 0
.IP \fB\-mno\-relax\fR 4
.IX Item "-mno-relax"
.PD
بهره‌گیری از linker relaxations برای کاهش تعداد دستورالعمل‌های مورد نیاز جهت تحقق آدرس نمادها. پیش‌فرض، بهره‌گیری از linker relaxations است.
.IP \fB\-mriscv\-attribute\fR 4
.IX Item "-mriscv-attribute"
.PD 0
.IP \fB\-mno\-riscv\-attribute\fR 4
.IX Item "-mno-riscv-attribute"
.PD
درج کردن (یا عدم درج) صفت‌های RISC\-V جهت ثبت اطلاعات اضافی در اشیاء ELF. این قابلیت نیازمند حداقل نسخه 2.32 از binutils است.
.IP \fB\-mcsr\-check\fR 4
.IX Item "-mcsr-check"
.PD 0
.IP \fB\-mno\-csr\-check\fR 4
.IX Item "-mno-csr-check"
.PD
بررسی CSR را فعال یا غیرفعال می‌کند.
.IP \fB\-momit\-leaf\-frame\-pointer\fR 4
.IX Item "-momit-leaf-frame-pointer"
اشاره‌گر قاب (frame pointer) را برای توابع برگ (leaf functions) در یک ثبات نگه نمی‌دارد. این امر از دستورالعمل‌های ذخیره، راه‌اندازی و بازیابی اشاره‌گر قاب جلوگیری کرده و یک ثبات اضافی را در توابع برگ در دسترس قرار می‌دهد.
.IP \fB\-malign\-data=\fR\fItype\fR 4
.IX Item "-malign-data=type"
کنترل نحوه هم‌ترازی متغیرها و ثابت‌های آرایه‌ای، ساختاری (structure) یا اجتماعی (union) توسط GCC. مقادیر پشتیبانی‌شده برای \fItype\fR عبارتند از \fBxlen\fR که از پهنای ثبات x به‌عنوان مقدار هم‌ترازی استفاده می‌کند، و \fBnatural\fR که از هم‌ترازی طبیعی بهره می‌برد. پیش‌فرض \fBxlen\fR است.
.IP \fB\-mbig\-endian\fR 4
.IX Item "-mbig-endian"
تولید کد با ترتیب بایت بزرگ‌انتها (big\-endian). این حالت پیش‌فرض است هنگامی که GCC برای یک هدف
\&\fBriscv64be\-*\-*\fR یا \fBriscv32be\-*\-*\fR پیکربندی شده باشد.
پشتیبانی از big\-endian در RISC\-V آزمایشی است. این ABI هنوز پایدار نیست و ممکن است در انتشار‌های آینده به شیوه‌هایی ناسازگار تغییر کند.
.IP \fB\-mlittle\-endian\fR 4
.IX Item "-mlittle-endian"
تولید کد با ترتیب بایت کوچک‌انتها (little\-endian). این حالت پیش‌فرض است هنگامی که GCC برای یک هدف
\&\fBriscv64\-*\-*\fR یا \fBriscv32\-*\-*\fR پیکربندی شده باشد، اما نه برای اهداف \fBriscv64be\-*\-*\fR یا
\&\fBriscv32be\-*\-*\fR.
.IP \fB\-mstack\-protector\-guard=\fR\fIguard\fR 4
.IX Item "-mstack-protector-guard=guard"
.PD 0
.IP \fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR 4
.IX Item "-mstack-protector-guard-reg=reg"
.IP \fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR 4
.IX Item "-mstack-protector-guard-offset=offset"
.PD
تولید کد محافظت از پشته با استفاده از قناری در \fIguard\fR. مکان‌های پشتیبانی‌شده عبارتند از \fBglobal\fR برای یک قناری سراسری یا \fBtls\fR برای قناری به ازای هر رشته (thread) در بلوک TLS.
.Sp
با انتخاب مورد دوم، گزینه‌های
\&\fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR و
\&\fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR علاوه‌براین تعیین می‌کنند
که از چه ثباتی به‌عنوان ثبات پایه برای خواندن قناری، و از چه آفستی نسبت به آن ثبات پایه استفاده شود.
هیچ ثبات یا آفست پیش‌فرضی وجود ندارد چرا که این قابلیت تماماً برای استفاده در هسته لینوکس است.
.IP \fB\-mtls\-dialect=desc\fR 4
.IX Item "-mtls-dialect=desc"
استفاده از توصیف‌کننده‌های TLS (TLS descriptors) به‌عنوان سازوکار ذخیره‌سازی محلی رشته (thread\-local storage) برای دسترسی‌های پویای متغیرهای TLS.
.IP \fB\-mtls\-dialect=trad\fR 4
.IX Item "-mtls-dialect=trad"
استفاده از TLS سنتی به‌عنوان سازوکار ذخیره‌سازی محلی رشته برای دسترسی‌های پویای متغیرهای TLS. این حالت پیش‌فرض است.
.IP \fB\-mrvv\-vector\-bits=\fR\fIvalue\fR 4
.IX Item "-mrvv-vector-bits=value"
مشخص می‌کند که تعداد بیت‌ها برای یک ثبات برداری RVV، همان‌گونه که از گزینه \fB\-march=\fR دریافت می‌شود، چگونه تفسیر گردد.
پارامتر \fIvalue\fR به‌عنوان یک کلمه کلیدی رشته‌ای مشخص می‌شود و می‌تواند یکی از مقادیر
\&\fBscalable\fR یا \fBzvl\fR باشد. پیش‌فرض \fBscalable\fR است که به GCC اعلام می‌کند این عدد را به‌عنوان یک مقدار کمینه تفسیر کند، در حالی که \fBzvl\fR به GCC اعلام می‌کند دقیقاً از تعداد بیت‌های مشخص‌شده استفاده نماید.
.IP \fB\-mrvv\-max\-lmul=\fR\fIvalue\fR 4
.IX Item "-mrvv-max-lmul=value"
این گزینه امکان کنترل صریح بر بیشینه ضریب طول (LMUL) مورد استفاده هنگام تولید کد برای افزونه‌های برداری RISC\-V (RVV) را فراهم می‌کند.
پارامتر \fIvalue\fR به‌عنوان یک کلمه کلیدی رشته‌ای مشخص می‌شود و می‌تواند یکی از مقادیر \fBm1\fR، \fBm2\fR، \fBm4\fR، \fBm8\fR یا \fBdynamic\fR باشد.
مقدار پیش‌فرض به‌منظور سازگاری با سخت‌افزارهای موجود که از سایر گزینه‌ها پشتیبانی نمی‌کنند، \fBm1\fR است.
.IP \fB\-madjust\-lmul\-cost\fR 4
.IX Item "-madjust-lmul-cost"
.PD 0
.IP \fB\-mno\-adjust\-lmul\-cost\fR 4
.IX Item "-mno-adjust-lmul-cost"
.PD
این گزینه مدل هزینه مورد استفاده جهت زمان‌بندی دستورالعمل‌های برداری را به‌گونه‌ای تنظیم می‌کند که تأخیر (latency) دستورالعمل‌ها را در ضریب طول RVV (یا LMUL) ضرب کند.
این گزینه به‌طور پیش‌فرض غیرفعال است.
.IP \fB\-mautovec\-segment\fR 4
.IX Item "-mautovec-segment"
.PD 0
.IP \fB\-mno\-autovec\-segment\fR 4
.IX Item "-mno-autovec-segment"
.PD
فعال‌سازی یا غیرفعال‌سازی تولید دستورالعمل‌های بارگذاری/ذخیره قطعه برداری (vector segment load/store).
این گزینه به‌طور پیش‌فرض فعال است.
.PP
\fIگزینه‌های RL78\fR
.IX Subsection "RL78 Options"
.IP \fB\-msim\fR 4
.IX Item "-msim"
کتابخانه‌های هدف بیشتری را برای پشتیبانی از کارکرد درون یک شبیه‌ساز، پیوند می‌دهد.
.IP \fB\-mmul=none\fR 4
.IX Item "-mmul=none"
.PD 0
.IP \fB\-mmul=g10\fR 4
.IX Item "-mmul=g10"
.IP \fB\-mmul=g13\fR 4
.IX Item "-mmul=g13"
.IP \fB\-mmul=g14\fR 4
.IX Item "-mmul=g14"
.IP \fB\-mmul=rl78\fR 4
.IX Item "-mmul=rl78"
.PD
نوع پشتیبانی سخت‌افزاری از ضرب و تقسیم را که باید استفاده شود مشخص می‌کند. ساده‌ترین آن \f(CW\*(C`none\*(C'\fR است که از نرم‌افزار برای هر دو عمل ضرب و تقسیم بهره می‌برد. این حالت پیش‌فرض است. مقدار \f(CW\*(C`g13\*(C'\fR برای واحد جانبی سخت‌افزاری ضرب/تقسیم موجود در اهداف RL78/G13 (هسته S2) است. مقدار \f(CW\*(C`g14\*(C'\fR استفاده از دستورالعمل‌های ضرب و تقسیم پشتیبانی‌شده توسط قطعات RL78/G14 (هسته S3) را انتخاب می‌کند. مقدار \f(CW\*(C`rl78\*(C'\fR یک نام مستعار برای \f(CW\*(C`g14\*(C'\fR و مقدار \f(CW\*(C`mg10\*(C'\fR یک نام مستعار برای \f(CW\*(C`none\*(C'\fR است.
.Sp
علاوه بر این، بر پایه تنظیمات این گزینه یک ماکروی پیش‌پردازنده C تعریف می‌شود. مقادیر ممکن عبارتند از: \f(CW\*(C`_\|_RL78_MUL_NONE_\|_\*(C'\fR،
\&\f(CW\*(C`_\|_RL78_MUL_G13_\|_\*(C'\fR یا \f(CW\*(C`_\|_RL78_MUL_G14_\|_\*(C'\fR.
.IP \fB\-mcpu=g10\fR 4
.IX Item "-mcpu=g10"
.PD 0
.IP \fB\-mcpu=g13\fR 4
.IX Item "-mcpu=g13".IP \fB\-mcpu=g14\fR 4
.IX Item "-mcpu=g14"
.IP \fB\-mcpu=rl78\fR 4
.IX Item "-mcpu=rl78"
.PD
هسته RL78 مقصد را مشخص می‌کند. پیش‌فرض، هسته G14 است که به عنوان هسته S3 یا صرفاً RL78 نیز شناخته می‌شود. هسته G13 یا S2 دستورالعمل‌های ضرب یا تقسیم ندارد، بلکه در عوض از یک جانبی سخت‌افزاری برای این عملیات‌ها استفاده می‌کند. هسته G10 یا S1 بانک‌های ثبات ندارد، بنابراین از یک قرارداد فراخوانی متفاوت استفاده می‌کند.
.Sp
اگر این گزینه تنظیم شود، نوع پشتیبانی از ضرب سخت‌افزاری مورد استفاده را نیز انتخاب می‌کند، مگر اینکه توسط یک گزینه صریح \&\fB\-mmul=none\fR در خط فرمان بازنویسی شود. بنابراین، مشخص کردن \&\fB\-mcpu=g13\fR استفاده از جانبی سخت‌افزاری ضرب G13 را فعال کرده و مشخص کردن \fB\-mcpu=g10\fR استفاده از ضرب‌های سخت‌افزاری را به‌طور کامل غیرفعال می‌کند.
.Sp
توجه داشته باشید که اگرچه هسته RL78/G14 مقصد پیش‌فرض است، مشخص کردن \&\fB\-mcpu=g14\fR یا \fB\-mcpu=rl78\fR در خط فرمان، رفتار زنجیره ابزار را تغییر می‌دهد چرا که پشتیبانی از ضرب سخت‌افزاری G14 را نیز فعال می‌کند. اگر این گزینه‌ها در خط فرمان مشخص نشوند، روال‌های نرم‌افزاری ضرب استفاده می‌شوند حتی اگر کد، هسته RL78 را هدف قرار داده باشد. این امر برای سازگاری عقبرو با زنجیره‌های ابزار قدیمی‌تر است که پشتیبانی از ضرب و تقسیم سخت‌افزاری نداشتند.
.Sp
علاوه بر این، یک ماکروی پیش‌پردازنده C بر اساس تنظیمات این گزینه تعریف می‌شود. مقادیر ممکن عبارتند از: \f(CW\*(C`_\|_RL78_G10_\|_\*(C'\fR، \&\f(CW\*(C`_\|_RL78_G13_\|_\*(C'\fR یا \f(CW\*(C`_\|_RL78_G14_\|_\*(C'\fR.
.IP \fB\-mg10\fR 4
.IX Item "-mg10"
.PD 0
.IP \fB\-mg13\fR 4
.IX Item "-mg13"
.IP \fB\-mg14\fR 4
.IX Item "-mg14"
.IP \fB\-mrl78\fR 4
.IX Item "-mrl78"
.PD
این‌ها نام‌های مستعار برای گزینه متناظر \fB\-mcpu=\fR هستند. این گزینه‌ها برای سازگاری عقبرو ارائه شده‌اند.
.IP \fB\-mallregs\fR 4
.IX Item "-mallregs"
به کامپایلر اجازه می‌دهد از تمام ثبات‌های در دسترس استفاده کند. به‌طور پیش‌فرض، ثبات‌های \f(CW\*(C`r24..r31\*(C'\fR برای استفاده در گرداننده‌های وقفه رزرو شده‌اند. با فعال بودن این گزینه، این ثبات‌ها می‌توانند در توابع عادی نیز استفاده شوند.
.IP \fB\-mrelax\fR 4
.IX Item "-mrelax"
.PD 0
.IP \fB\-mno\-relax\fR 4
.IX Item "-mno-relax"
.PD
فعال/غیرفعال کردن بازآرایی (relaxation) در اسمبلر و پیونددهنده. این گزینه به‌طور پیش‌فرض در \fB\-Os\fR فعال است.
.IP \fB\-mes0\fR 4
.IX Item "-mes0"
فرض می‌کند که \f(CW\*(C`ES\*(C'\fR در طول اجرای برنامه صفر است، و از آن برای آدرس‌دهی داده‌های فقط‌خواندنی استفاده می‌کند.
.IP \fB\-msave\-mduc\-in\-interrupts\fR 4
.IX Item "-msave-mduc-in-interrupts"
.PD 0
.IP \fB\-mno\-save\-mduc\-in\-interrupts\fR 4
.IX Item "-mno-save-mduc-in-interrupts"
.PD
مشخص می‌کند که توابع گرداننده وقفه باید ثبات‌های MDUC را حفظ کنند. این امر تنها زمانی ضروری است که کد عادی ممکن است از ثبات‌های MDUC استفاده کند، برای نمونه به این دلیل که عملیات ضرب و تقسیم انجام می‌دهد. پیش‌فرض نادیده گرفتن ثبات‌های MDUC است زیرا این کار گرداننده‌های وقفه را سریع‌تر می‌کند. گزینه مقصد \fB\-mg13\fR باید برای کارکرد این قابلیت ارسال شود، زیرا این ویژگی فقط در مقصد G13 (هسته S2) در دسترس است. ثبات‌های MDUC تنها در صورتی ذخیره می‌شوند که گرداننده وقفه یک عملیات ضرب یا تقسیم انجام دهد یا تابع دیگری را فراخوانی کند.
.PP
\fIگزینه‌های IBM RS/6000 و PowerPC\fR
.IX Subsection "IBM RS/6000 and PowerPC Options"
.PP
این گزینه‌های \fB\-m\fR برای IBM RS/6000 و PowerPC تعریف شده‌اند:
.IP \fB\-mcpu=\fR\fIcpu_type\fR 4
.IX Item "-mcpu=cpu_type"
نوع معماری، نحوه استفاده از ثبات‌ها، و پارامترهای زمان‌بندی دستورالعمل را برای نوع ماشین \fIcpu_type\fR تنظیم می‌کند. مقادیر پشتیبانی‌شده برای \fIcpu_type\fR عبارتند از \fB401\fR، \fB403\fR،
\&\fB405\fR، \fB405fp\fR، \fB440\fR، \fB440fp\fR، \fB464\fR، \fB464fp\fR،
\&\fB476\fR، \fB476fp\fR، \fB505\fR، \fB601\fR، \fB602\fR، \fB603\fR،
\&\fB603e\fR، \fB604\fR، \fB604e\fR، \fB620\fR، \fB630\fR، \fB740\fR،
\&\fB7400\fR، \fB7450\fR، \fB750\fR، \fB801\fR، \fB821\fR، \fB823\fR،
\&\fB860\fR، \fB970\fR، \fB8540\fR، \fBa2\fR، \fBe300c2\fR،
\&\fBe300c3\fR، \fBe500mc\fR، \fBe500mc64\fR، \fBe5500\fR،
\&\fBe6500\fR، \fBec603e\fR، \fBG3\fR، \fBG4\fR، \fBG5\fR،
\&\fBtitan\fR، \fBpower3\fR، \fBpower4\fR، \fBpower5\fR، \fBpower5+\fR،
\&\fBpower6\fR، \fBpower6x\fR، \fBpower7\fR، \fBpower8\fR،
\&\fBpower9\fR، \fBpower10\fR، \fBpower11\fR، \fBfuture\fR، \fBpowerpc\fR،
\&\fBpowerpc64\fR، \fBpowerpc64le\fR، \fBrs64\fR و \fBnative\fR.
.Sp
گزینه‌های \&\fB\-mcpu=powerpc\fR، \fB\-mcpu=powerpc64\fR و
\&\fB\-mcpu=powerpc64le\fR نوع ماشین‌های معماری PowerPC خالص ۳۲\-بیتی (هر دو ترتیب بایت)، PowerPC ۶۴\-بیتی big-endian و PowerPC ۶۴\-بیتی little-endian را با فرض یک مدل پردازنده عمومی و مناسب برای اهداف زمان‌بندی مشخص می‌کنند.
.Sp
مشخص کردن \fBnative\fR به عنوان نوع پردازنده، گزینه معماری متناظر با پردازنده میزبان سیستمی که کامپایل را انجام می‌دهد شناسایی و انتخاب می‌کند. در صورتی که GCC پردازنده را شناسایی نکند، \&\fB\-mcpu=native\fR هیچ تاثیری نخواهد داشت.
.Sp
سایر گزینه‌ها یک پردازنده خاص را مشخص می‌کنند. کدی که تحت این گزینه‌ها تولید می‌شود بر روی آن پردازنده به بهترین شکل اجرا می‌شود و ممکن است روی پردازنده‌های دیگر اصلاً اجرا نشود.
.Sp
گزینه‌های \fB\-mcpu\fR به‌طور خودکار گزینه‌های زیر را فعال یا غیرفعال می‌کنند:
.Sp
\&\fB\-maltivec  \-mfprnd  \-mhard\-float  \-mmfcrf  \-mmultiple
\&\-mpopcntb  \-mpopcntd  \-mpowerpc64
\&\-mpowerpc\-gpopt  \-mpowerpc\-gfxopt
\&\-mmulhw  \-mdlmzb  \-mmfpgpr  \-mvsx
\&\-mcrypto  \-mhtm  \-mpower8\-fusion
\&\-mquad\-memory  \-mquad\-memory\-atomic  \-mfloat128
\&\-mfloat128\-hardware  \-mprefixed  \-mpcrel  \-mmma
\&\-mdense\-math \-mrop\-protect\fR
.Sp
گزینه‌های خاص تعیین‌شده برای هر پردازنده بر اساس نسخه‌های مختلف کامپایلر تفاوت دارد و به این بستگی دارد که چه تنظیماتی به تولید کد بهینه برای آن پردازنده منجر می‌شود؛ این امر لزوماً منعکس‌کننده قابلیت‌های واقعی سخت‌افزار نیست. اگر تمایل دارید یک گزینه خاص را به مقداری مشخص تنظیم کنید، می‌توانید آن را پس از گزینه \fB\-mcpu\fR مشخص نمایید، مانند
\&\fB\-mcpu=970 \-mno\-altivec\fR.
.Sp
در AIX، گزینه‌های \fB\-maltivec\fR و \fB\-mpowerpc64\fR در حال حاضر توسط گزینه \fB\-mcpu\fR فعال یا غیرفعال نمی‌شوند زیرا AIX پشتیبانی کاملی از این گزینه‌ها ارائه نمی‌دهد. در صورتی که اطمینان دارید این گزینه‌ها در محیط شما کار می‌کنند، همچنان می‌توانید آن‌ها را به‌طور جداگانه فعال یا غیرفعال کنید.
.Sp
در موارد دیگر، توصیه می‌کنیم به جای استفاده از گزینه‌هایی که تولید دستورالعمل‌های خاص را کنترل می‌کنند، از گزینه \fB\-mcpu=\fR\fIcpu_type\fR استفاده کنید.
.IP \fB\-mtune=\fR\fIcpu_type\fR 4
.IX Item "-mtune=cpu_type"
پارامترهای زمان‌بندی دستورالعمل را برای نوع ماشین
\&\fIcpu_type\fR تنظیم می‌کند، اما بر خلاف \fB\-mcpu=\fR\fIcpu_type\fR نوع معماری یا استفاده از ثبات‌ها را تغییر نمی‌دهد. مقادیر یکسانی برای \fIcpu_type\fR در \fB\-mtune\fR همانند
\&\fB\-mcpu\fR به کار می‌روند. اگر هر دو مشخص شوند، کد تولید شده از معماری و ثبات‌های تعیین‌شده توسط \fB\-mcpu\fR، اما از پارامترهای زمان‌بندی تعیین‌شده توسط \fB\-mtune\fR استفاده می‌کند.
.IP \fB\-mpowerpc64\fR 4
.IX Item "-mpowerpc64"
.PD 0
.IP \fB\-mno\-powerpc64\fR 4
.IX Item "-mno-powerpc64"
.PD
گزینه \fB\-mpowerpc64\fR به GCC اجازه می‌دهد دستورالعمل‌های ۶۴\-بیتی بیشتری را که در معماری کامل PowerPC64 وجود دارند تولید کرده و با GPRها به عنوان مقادیر ۶۴\-بیتی دوکلمه‌ای (doubleword) رفتار کند. پیش‌فرض GCC بر روی
\&\fB\-mno\-powerpc64\fR است.
.IP \fB\-mcmodel=small\fR 4
.IX Item "-mcmodel=small"
کد PowerPC64 را برای مدل small تولید می‌کند: جدول TOC به 64k محدود می‌شود.
.IP \fB\-mcmodel=medium\fR 4
.IX Item "-mcmodel=medium"
کد PowerPC64 را برای مدل medium تولید می‌کند: اندازه مجموع TOC و سایر داده‌های ایستا ممکن است حداکثر تا 4G باشد. این حالت پیش‌فرض برای لینوکس ۶۴\-بیتی است.
.IP \fB\-mcmodel=large\fR 4
.IX Item "-mcmodel=large"
کد PowerPC64 را برای مدل large تولید می‌کند: اندازه TOC می‌تواند تا 4G باشد. سایر داده‌ها و کد تنها به فضای آدرس‌دهی ۶۴\-بیتی محدود می‌شوند.
.IP \fB\-mprofile\-kernel\fR 4
.IX Item "-mprofile-kernel"
این گزینه در مقصدهای PowerPC64 GNU/Linux در دسترس است. هنگام استفاده همراه با
\&\fB\-pg\fR، باعث می‌شود فراخوانی‌های \f(CW\*(C`mcount\*(C'\fR به جای بعد از پرولوگ تابع، قبل از آن درج شوند.
.IP \fB\-maltivec\fR 4
.IX Item "-maltivec".PD 0
.IP \fB\-mno\-altivec\fR 4
.IX Item "-mno-altivec"
.PD
تولید کدی که از دستورالعمل‌های AltiVec استفاده می‌کند (استفاده نمی‌کند)، و همچنین فعال‌سازی استفاده از توابع درونی (built\-in) که دسترسی مستقیم‌تری را به مجموعه دستورالعمل‌های AltiVec فراهم می‌کنند. همچنین ممکن است لازم باشد \&\fB\-mabi=altivec\fR را برای تطبیق ABI فعلی با بهبودهای AltiVec ABI تنظیم کنید.
.Sp
هنگامی که \fB\-maltivec\fR استفاده می‌شود، ترتیب عناصر برای توابع ذاتی (intrinsics) AltiVec نظیر \f(CW\*(C`vec_splat\*(C'\fR، \f(CW\*(C`vec_extract\*(C'\fR و \f(CW\*(C`vec_insert\*(C'\fR با ترتیب عناصر آرایه بر اساس ترتیب بایت‌های (endianness) معماری مقصد مطابقت دارد. بدین معنا که هنگام هدف‌گیری یک پلتفرم big\-endian، عنصر صفر، چپ‌ترین عنصر در یک ثبات برداری را مشخص می‌کند، و هنگام هدف‌گیری یک پلتفرم little\-endian، راست‌ترین عنصر در یک ثبات برداری را مشخص می‌نماید.
.IP \fB\-mpowerpc\-gpopt\fR 4
.IX Item "-mpowerpc-gpopt"
.PD 0
.IP \fB\-mno\-powerpc\-gpopt\fR 4
.IX Item "-mno-powerpc-gpopt"
.PD
تعیین \fB\-mpowerpc\-gpopt\fR به GCC امکان می‌دهد از دستورالعمل‌های اختیاری معماری PowerPC در گروه General Purpose، از جمله جذر ممیز شناور (floating\-point square root)، استفاده کند.
.IP \fB\-mpowerpc\-gfxopt\fR 4
.IX Item "-mpowerpc-gfxopt"
.PD 0
.IP \fB\-mno\-powerpc\-gfxopt\fR 4
.IX Item "-mno-powerpc-gfxopt"
.PD
تعیین \&\fB\-mpowerpc\-gfxopt\fR به GCC امکان می‌دهد از دستورالعمل‌های اختیاری معماری PowerPC در گروه Graphics، از جمله انتخاب ممیز شناور (floating\-point select)، استفاده کند.
.IP \fB\-mmfcrf\fR 4
.IX Item "-mmfcrf"
.PD 0
.IP \fB\-mno\-mfcrf\fR 4
.IX Item "-mno-mfcrf"
.PD
گزینهٔ \fB\-mmfcrf\fR به GCC اجازه می‌دهد دستورالعمل انتقال از فیلد ثبات وضعیت (move from condition register field) را که در پردازندهٔ POWER4 و دیگر پردازنده‌های پشتیبانی‌کننده از معماری PowerPC V2.01 پیاده‌سازی شده است، تولید کند.
.IP \fB\-mpopcntb\fR 4
.IX Item "-mpopcntb"
.PD 0
.IP \fB\-mno\-popcntb\fR 4
.IX Item "-mno-popcntb"
.PD
گزینهٔ \fB\-mpopcntb\fR به GCC اجازه می‌دهد دستورالعمل popcount و تخمین معکوس ممیز شناور با دقت مضاعف (double\-precision FP reciprocal estimate) را که در پردازندهٔ POWER5 و دیگر پردازنده‌های پشتیبانی‌کننده از معماری PowerPC V2.02 پیاده‌سازی شده است، تولید کند.
.IP \fB\-mpopcntd\fR 4
.IX Item "-mpopcntd"
.PD 0
.IP \fB\-mno\-popcntd\fR 4
.IX Item "-mno-popcntd"
.PD
گزینهٔ \fB\-mpopcntd\fR به GCC اجازه می‌دهد دستورالعمل popcount را که در پردازندهٔ POWER7 و دیگر پردازنده‌های پشتیبانی‌کننده از معماری PowerPC V2.06 پیاده‌سازی شده است، تولید کند.
.IP \fB\-mfprnd\fR 4
.IX Item "-mfprnd"
.PD 0
.IP \fB\-mno\-fprnd\fR 4
.IX Item "-mno-fprnd"
.PD
گزینهٔ \fB\-mfprnd\fR به GCC اجازه می‌دهد دستورالعمل‌های گرد کردن ممیز شناور به عدد صحیح (FP round to integer) را که در پردازندهٔ +POWER5 و دیگر پردازنده‌های پشتیبانی‌کننده از معماری PowerPC V2.03 پیاده‌سازی شده است، تولید کند.
.IP \fB\-mcmpb\fR 4
.IX Item "-mcmpb"
.PD 0
.IP \fB\-mno\-cmpb\fR 4
.IX Item "-mno-cmpb"
.PD
گزینهٔ \fB\-mcmpb\fR به GCC اجازه می‌دهد دستورالعمل مقایسهٔ بایت‌ها (compare bytes) را که در پردازندهٔ POWER6 و دیگر پردازنده‌های پشتیبانی‌کننده از معماری PowerPC V2.05 پیاده‌سازی شده است، تولید کند.
.IP \fB\-mhard\-dfp\fR 4
.IX Item "-mhard-dfp"
.PD 0
.IP \fB\-mno\-hard\-dfp\fR 4
.IX Item "-mno-hard-dfp"
.PD
گزینهٔ \fB\-mhard\-dfp\fR به GCC اجازه می‌دهد دستورالعمل‌های ممیز شناور ده‌دهی (decimal floating\-point) را که در برخی پردازنده‌های POWER پیاده‌سازی شده است، تولید کند.
.IP \fB\-mvrsave\fR 4
.IX Item "-mvrsave"
.PD 0
.IP \fB\-mno\-vrsave\fR 4
.IX Item "-mno-vrsave"
.PD
تولید دستورالعمل‌های VRSAVE هنگام تولید کد AltiVec.
.IP \fB\-msecure\-plt\fR 4
.IX Item "-msecure-plt"
تولید کدی که به \fBld\fR و \fBld.so\fR اجازه می‌دهد فایل‌های اجرایی و کتابخانه‌های اشتراکی را با بخش‌های غیرقابل‌اجرای \f(CW\*(C`.plt\*(C'\fR و \f(CW\*(C`.got\*(C'\fR بسازند. این یک گزینهٔ مربوط به PowerPC 32\-bit SYSV ABI است.
.IP \fB\-mbss\-plt\fR 4
.IX Item "-mbss-plt"
تولید کدی که از بخش BSS \f(CW\*(C`.plt\*(C'\fR که توسط \fBld.so\fR پر می‌شود، استفاده کرده و نیازمند بخش‌های \f(CW\*(C`.plt\*(C'\fR و \f(CW\*(C`.got\*(C'\fR است که هم قابل نوشتن و هم قابل اجرا باشند. این یک گزینهٔ مربوط به PowerPC 32\-bit SYSV ABI است.
.IP \fB\-msplit\-patch\-nops\fR 4
.IX Item "-msplit-patch-nops"
هنگام افزودن NOPها برای یک ناحیهٔ قابل وصله از طریق گزینهٔ \&\fB\-fpatchable\-function\-entry\fR، NOPهای «قبل» را پیش از نقطهٔ ورود سراسری (global entry point) و NOPهای «بعد» را پس از نقطهٔ ورود محلی (local entry point) درج می‌کند. این کار باعث می‌شود هنگامی که یک نقطهٔ ورود سراسری تولید می‌شود، توالی NOPها غیرمتوالی باشد. بدون این گزینه، NOPها مستقیماً قبل و بعد از نقطهٔ ورود محلی درج می‌شوند، که باعث می‌شود متوالی باشند اما فاصلهٔ بین نقطهٔ ورود سراسری و محلی را افزایش می‌دهد. اگر تنها یک نقطهٔ ورود منفرد تولید شود، این گزینه هیچ اثری ندارد.
.IP \fB\-misel\fR 4
.IX Item "-misel"
.PD 0
.IP \fB\-mno\-isel\fR 4
.IX Item "-mno-isel"
.PD
این گزینه تولید دستورالعمل‌های ISEL را فعال یا غیرفعال می‌کند.
.IP \fB\-mvsx\fR 4
.IX Item "-mvsx"
.PD 0
.IP \fB\-mno\-vsx\fR 4
.IX Item "-mno-vsx"
.PD
تولید کدی که از دستورالعمل‌های برداری/نرده‌ای (VSX) استفاده می‌کند (استفاده نمی‌کند)، و همچنین فعال‌سازی استفاده از توابع درونی (built\-in) که دسترسی مستقیم‌تری به مجموعه دستورالعمل‌های VSX را فراهم می‌سازند.
.IP \fB\-mcrypto\fR 4
.IX Item "-mcrypto"
.PD 0
.IP \fB\-mno\-crypto\fR 4
.IX Item "-mno-crypto"
.PD
فعال‌سازی (غیرفعال‌سازی) استفاده از توابع درونی (built\-in) که امکان دسترسی مستقیم به دستورالعمل‌های رمزنگاری اضافه‌شده در نسخهٔ 2.07 از PowerPC ISA را فراهم می‌کنند.
.IP \fB\-mhtm\fR 4
.IX Item "-mhtm"
.PD 0
.IP \fB\-mno\-htm\fR 4
.IX Item "-mno-htm"
.PD
فعال‌سازی (غیرفعال‌سازی) استفاده از توابع درونی (built\-in) که امکان دسترسی مستقیم به دستورالعمل‌های حافظهٔ تراکنشی سخت‌افزاری (HTM) اضافه‌شده در نسخهٔ 2.07 از PowerPC ISA را فراهم می‌کنند.
.IP \fB\-mpower8\-fusion\fR 4
.IX Item "-mpower8-fusion"
.PD 0
.IP \fB\-mno\-power8\-fusion\fR 4
.IX Item "-mno-power8-fusion"
.PD
تولید کدی که برخی از عملیات‌های عدد صحیح را در کنار یکدیگر نگه می‌دارد (نگه نمی‌دارد) تا دستورالعمل‌ها بتوانند در پردازنده‌های power8 و بعد از آن با یکدیگر ادغام شوند.
.IP \fB\-mquad\-memory\fR 4
.IX Item "-mquad-memory"
.PD 0
.IP \fB\-mno\-quad\-memory\fR 4
.IX Item "-mno-quad-memory"
.PD
تولید کدی که از دستورالعمل‌های غیراتمیک حافظه با کلمهٔ چهارگانه (quad word) استفاده می‌کند (استفاده نمی‌کند). گزینهٔ \fB\-mquad\-memory\fR نیازمند استفاده از حالت 64\-bit است.
.IP \fB\-mquad\-memory\-atomic\fR 4
.IX Item "-mquad-memory-atomic"
.PD 0
.IP \fB\-mno\-quad\-memory\-atomic\fR 4
.IX Item "-mno-quad-memory-atomic"
.PD
تولید کدی که از دستورالعمل‌های اتمیک حافظه با کلمهٔ چهارگانه (quad word) استفاده می‌کند (استفاده نمی‌کند). گزینهٔ \fB\-mquad\-memory\-atomic\fR نیازمند استفاده از حالت 64\-bit است..IP \fB\-mfloat128\fR 4
.IX Item "-mfloat128"
.PD 0
.IP \fB\-mno\-float128\fR 4
.IX Item "-mno-float128"
.PD
فعال/غیرفعال کردن کلمه کلیدی \fI_\|_float128\fR برای ممیز شناور ۱۲۸ بیتی IEEE و استفاده از شبیه‌سازی نرم‌افزاری یا دستورالعمل‌های سخت‌افزاری برای ممیز شناور ۱۲۸ بیتی IEEE.
.Sp
برای استفاده از پشتیبانی ممیز شناور ۱۲۸ بیتی IEEE، مجموعه دستورالعمل‌های VSX (\fB\-mvsx\fR) باید فعال باشد. ممیز شناور ۱۲۸ بیتی IEEE تنها در Linux پشتیبانی می‌شود.
.Sp
گزینه \fB\-mfloat128\fR به‌صورت پیش‌فرض در سیستم‌های PowerPC Linux با استفاده از مجموعه دستورالعمل‌های VSX فعال است، و در سایر سیستم‌ها غیرفعال می‌باشد.
.Sp
اگر از مجموعه دستورالعمل‌های ISA 3.0 (\fB\-mcpu=power9\fR) روی یک سیستم ۶۴ بیتی استفاده کنید، پشتیبانی از ممیز شناور ۱۲۸ بیتی IEEE همچنین تولید دستورالعمل‌های سخت‌افزاری ممیز شناور ۱۲۸ بیتی ISA 3.0 IEEE را فعال می‌کند. در غیر این صورت، اگر تولید دستورالعمل‌های ISA 3.0 را مشخص نکنید یا یک سیستم ۳۲ بیتی big\-endian را هدف قرار دهید، ممیز شناور ۱۲۸ بیتی IEEE با شبیه‌سازی نرم‌افزاری مدیریت می‌شود.
.IP \fB\-mfloat128\-hardware\fR 4
.IX Item "-mfloat128-hardware"
.PD 0
.IP \fB\-mno\-float128\-hardware\fR 4
.IX Item "-mno-float128-hardware"
.PD
فعال/غیرفعال کردن استفاده از دستورالعمل‌های سخت‌افزاری ISA 3.0 برای پشتیبانی از نوع داده \&\fI_\|_float128\fR.
.Sp
گزینه \fB\-mfloat128\-hardware\fR به‌صورت پیش‌فرض در سیستم‌های PowerPC Linux که از مجموعه دستورالعمل‌های ISA 3.0 استفاده می‌کنند فعال، و در سایر سیستم‌ها غیرفعال است.
.IP \fB\-m32\fR 4
.IX Item "-m32"
.PD 0
.IP \fB\-m64\fR 4
.IX Item "-m64"
.PD
تولید کد برای محیط‌های ۳۲ بیتی یا ۶۴ بیتی مقصدهای Darwin و SVR4 (شامل GNU/Linux). محیط ۳۲ بیتی مقادیر int، long و اشاره‌گر را روی ۳۲ بیت تنظیم کرده و کدی تولید می‌کند که روی هر یک از گونه‌های PowerPC اجرا می‌شود. محیط ۶۴ بیتی int را روی ۳۲ بیت و long و اشاره‌گر را روی ۶۴ بیت تنظیم می‌کند، و همانند \&\fB\-mpowerpc64\fR کدی برای PowerPC64 تولید می‌نماید.
.IP \fB\-mfull\-toc\fR 4
.IX Item "-mfull-toc"
.PD 0
.IP \fB\-mno\-fp\-in\-toc\fR 4
.IX Item "-mno-fp-in-toc"
.IP \fB\-mno\-sum\-in\-toc\fR 4
.IX Item "-mno-sum-in-toc"
.IP \fB\-mminimal\-toc\fR 4
.IX Item "-mminimal-toc"
.PD
تغییر نحوه تولید TOC (جدول محتوا یا Table Of Contents) که برای هر فایل اجرایی ایجاد می‌شود. گزینه \fB\-mfull\-toc\fR به‌صورت پیش‌فرض انتخاب شده است. در این حالت، GCC دست‌کم یک مدخل TOC برای هر ارجاع یکتا به متغیرهای غیرخودکار (non\-automatic) در برنامه اختصاص می‌دهد. GCC همچنین مقادیر ثابت ممیز شناور را در TOC قرار می‌دهد. با این وجود، تنها ۱۶٬۳۸۴ مدخل در TOC موجود است.
.Sp
اگر پیغام خطایی از پیونددهنده دریافت کردید مبنی بر این‌که فضای TOC سرریز شده است، می‌توانید با گزینه‌های \fB\-mno\-fp\-in\-toc\fR و \fB\-mno\-sum\-in\-toc\fR میزان فضای مصرفی TOC را کاهش دهید. گزینه \&\fB\-mno\-fp\-in\-toc\fR از قرار دادن مقادیر ثابت ممیز شناور در TOC توسط GCC جلوگیری می‌کند و گزینه \fB\-mno\-sum\-in\-toc\fR کامپایلر GCC را وادار می‌کند تا به جای قرار دادن مجموع یک آدرس و یک مقدار ثابت در TOC، کدی تولید کند که این مجموع را در زمان اجرا محاسبه کند. شما می‌توانید یکی یا هر دوی این گزینه‌ها را مشخص کنید. هر کدام از آن‌ها به بهای صرفه‌جویی در فضای TOC، باعث می‌شوند GCC کدی اندکی کندتر و حجیم‌تر تولید کند.
.Sp
اگر حتی با مشخص کردن هر دوی این گزینه‌ها همچنان فضای TOC تمام شد، به‌جای آن‌ها گزینه \fB\-mminimal\-toc\fR را مشخص کنید. این گزینه باعث می‌شود GCC برای هر فایل تنها یک مدخل TOC ایجاد کند. در صورت استفاده از این گزینه، GCC کدی کندتر و حجیم‌تر تولید می‌کند که فضای فوق‌العاده کمی از TOC را مصرف می‌نماید. ممکن است بخواهید از این گزینه تنها در فایل‌هایی استفاده کنید که شامل کدهای کمتر اجراشونده هستند.
.IP \fB\-maix64\fR 4
.IX Item "-maix64"
.PD 0
.IP \fB\-maix32\fR 4
.IX Item "-maix32"
.PD
فعال‌سازی ABI و قرارداد فراخوانی ۶۴ بیتی در AIX: اشاره‌گرهای ۶۴ بیتی، نوع ۶۴ بیتی \&\f(CW\*(C`long\*(C'\fR، و زیرساخت مورد نیاز برای پشتیبانی از آن‌ها. مشخص کردن \fB\-maix64\fR مستلزم استفاده از \fB\-mpowerpc64\fR است، در حالی که \fB\-maix32\fR رابط دودویی برنامه (ABI) ۶۴ بیتی را غیرفعال کرده و مستلزم \fB\-mno\-powerpc64\fR است. پیش‌فرض GCC بر روی \fB\-maix32\fR قرار دارد.
.IP \fB\-mxl\-compat\fR 4
.IX Item "-mxl-compat"
.PD 0
.IP \fB\-mno\-xl\-compat\fR 4
.IX Item "-mno-xl-compat"
.PD
تولید کدی که در زمان استفاده از ABI سازگار با AIX، تطابق بیشتری با معناشناسی کامپایلر IBM XL داشته باشد. آرگومان‌های ممیز شناور ارسالی به توابع پیش‌نمونه‌دار (prototyped)، علاوه بر رجیسترهای آرگومان ممیز شناور (FPR)، فراتر از ناحیه ذخیره رجیستر (RSA) در پشته نیز قرار می‌گیرند. در زمان مقایسه مقادیر و تبدیل به double، فرض نکنید که باارزش‌ترین double در مقدار ۱۲۸ بیتی long double به‌درستی گرد شده است. برای روال‌های پشتیبانی از long double، از نام نمادهای XL استفاده کنید.
.Sp
قرارداد فراخوانی AIX گسترش داده شد، اما در ابتدا مستندسازی نشده بود تا حالت مبهمی از K&R C را مدیریت کند؛ حالتی که در آن تابعی که آدرس آرگومان‌هایش را می‌گیرد با تعداد آرگومان‌های کمتری نسبت به اعلان فراخوانی می‌شود. کامپایلرهای IBM XL در صورتی که یک زیرروال بدون بهینه‌سازی کامپایل شده باشد، به آرگومان‌های ممیز شناوری که در RSA جا نمی‌شوند از طریق پشته دسترسی پیدا می‌کنند. از آنجا که ذخیره همیشگی آرگومان‌های ممیز شناور در پشته ناکارآمد بوده و به‌ندرت لازم است، این گزینه به‌صورت پیش‌فرض فعال نیست و تنها زمان فراخوانی زیرروال‌های کامپایل‌شده توسط کامپایلرهای IBM XL بدون بهینه‌سازی ضرورت دارد.
.IP \fB\-mpe\fR 4
.IX Item "-mpe"
پشتیبانی از \fIIBM RS/6000 SP\fR \fIParallel Environment\fR (PE). برنامه‌ای را که برای استفاده از تبادل پیام (message passing) نوشته شده است با کد راه‌اندازی ویژه‌ای پیوند می‌دهد تا امکان اجرای برنامه فراهم گردد. سیستم باید PE را در مسیر استاندارد (\fI/usr/lpp/ppe.poe/\fR) نصب داشته باشد، یا فایل \fIspecs\fR باید با استفاده از گزینه \fB\-specs=\fR بازنویسی شود تا مسیر دایرکتوری مناسب مشخص گردد. محیط Parallel Environment از ریسه‌ها (threads) پشتیبانی نمی‌کند، بنابراین گزینه \fB\-mpe\fR و گزینه \fB\-pthread\fR با یکدیگر ناسازگار هستند.
.IP \fB\-malign\-natural\fR 4
.IX Item "-malign-natural"
.PD 0
.IP \fB\-malign\-power\fR 4
.IX Item "-malign-power"
.PD
در AIX، سیستم‌های ۳۲ بیتی Darwin و ۶۴ بیتی PowerPC GNU/Linux، گزینه \&\fB\-malign\-natural\fR هم‌ترازی مشخص‌شده توسط ABI را برای انواع داده بزرگ‌تر (مانند مقادیر ممیز شناور double) نادیده گرفته و آن‌ها را بر اساس مرز طبیعی اندازه‌شان هم‌تراز می‌کند. گزینه \fB\-malign\-power\fR به GCC دستور می‌دهد از قواعد هم‌ترازی تعریف‌شده در ABI پیروی کند. مقدار پیش‌فرض GCC بر روی هم‌ترازی استاندارد تعریف‌شده در ABI است.
.Sp
در Darwin شصت‌وچهار بیتی، هم‌ترازی طبیعی پیش‌فرض است و گزینه \fB\-malign\-power\fR پشتیبانی نمی‌شود.
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
.PD 0
.IP \fB\-mhard\-float\fR 4
.IX Item "-mhard-float"
.PD
تولید کدی که از مجموعه رجیسترهای ممیز شناور استفاده نمی‌کند (استفاده می‌کند). در صورت استفاده از گزینه \&\fB\-msoft\-float\fR و ارسال آن به GCC در زمان پیوند، شبیه‌سازی نرم‌افزاری ممیز شناور ارائه می‌شود.
.IP \fB\-mmultiple\fR 4
.IX Item "-mmultiple"
.PD 0
.IP \fB\-mno\-multiple\fR 4
.IX Item "-mno-multiple"
.PD
تولید کدی که از دستورالعمل‌های بارگذاری چندکلمه‌ای (load multiple word) و ذخیره چندکلمه‌ای (store multiple word) استفاده می‌کند (استفاده نمی‌کند). این دستورالعمل‌ها به‌صورت پیش‌فرض در سیستم‌های POWER تولید می‌شوند و در سیستم‌های PowerPC تولید نمی‌شوند. در سیستم‌های little\-endian مبتنی بر PowerPC از \fB\-mmultiple\fR استفاده نکنید، زیرا این دستورالعمل‌ها در زمانی که پردازنده در حالت little\-endian است کار نمی‌کنند. استثناها PPC740 و PPC750 هستند که این دستورالعمل‌ها را در حالت little\-endian مجاز می‌دانند.
.IP \fB\-mupdate\fR 4
.IX Item "-mupdate"
.PD 0
.IP \fB\-mno\-update\fR 4
.IX Item "-mno-update"
.PD
تولید کدی که از دستورالعمل‌های بارگذاری یا ذخیره‌ای که رجیستر پایه را به نشانی مکان حافظه محاسبه‌شده به‌روزرسانی می‌کنند، استفاده می‌کند (استفاده نمی‌کند). این دستورالعمل‌ها به‌صورت پیش‌فرض تولید می‌شوند. در صورت استفاده از \&\fB\-mno\-update\fR، فاصله زمانی کوتاهی بین زمان به‌روزرسانی اشاره‌گر پشته و ذخیره نشانی فریم قبلی وجود دارد؛ این امر بدان معناست که کدی که در حین وقفه‌ها یا سیگنال‌ها در فریم پشته پیمایش می‌کند ممکن است با داده‌های مخدوش مواجه شود.
.IP \fB\-mavoid\-indexed\-addresses\fR 4
.IX Item "-mavoid-indexed-addresses"
.PD 0
.IP \fB\-mno\-avoid\-indexed\-addresses\fR 4
.IX Item "-mno-avoid-indexed-addresses"
.PD
تولید کدی که تلاش می‌کند از به‌کارگیری دستورالعمل‌های نمایه‌دار بارگذاری یا ذخیره‌سازی اجتناب کند (اجتناب نکند). این دستورالعمل‌ها در شرایط خاص، مانند پیمایش آرایه‌های بزرگی که از یک مرز 16M عبور می‌کنند، می‌توانند روی پردازنده‌های Power6 افت کارایی ایجاد کنند. این گزینه هنگام هدف‌گیری Power6 به‌صورت پیش‌فرض فعال است و در غیر این صورت غیرفعال می‌باشد..IP \fB\-mfused\-madd\fR 4
.IX Item "-mfused-madd"
.PD 0
.IP \fB\-mno\-fused\-madd\fR 4
.IX Item "-mno-fused-madd"
.PD
تولید کدی که از دستورالعمل‌های ضرب و انباشت (multiply and accumulate) ممیز شناور استفاده کند (یا نکند). این دستورالعمل‌ها در صورت استفاده از ممیز شناور سخت‌افزاری به‌طور پیش‌فرض تولید می‌شوند. گزینه وابسته به ماشین \&\fB\-mfused\-madd\fR اکنون به گزینه مستقل از ماشین \&\fB\-ffp\-contract=fast\fR، و \fB\-mno\-fused\-madd\fR به \fB\-ffp\-contract=off\fR نگاشت شده است.
.IP \fB\-mmulhw\fR 4
.IX Item "-mmulhw"
.PD 0
.IP \fB\-mno\-mulhw\fR 4
.IX Item "-mno-mulhw"
.PD
تولید کدی که در پردازنده‌های IBM 405، 440، 464 و 476 از دستورالعمل‌های ضرب نیم‌کلمه (half-word) و ضرب-انباشت استفاده کند (یا نکند). هنگام هدف‌گیری این پردازنده‌ها، این دستورالعمل‌ها به‌طور پیش‌فرض تولید می‌شوند.
.IP \fB\-mdlmzb\fR 4
.IX Item "-mdlmzb"
.PD 0
.IP \fB\-mno\-dlmzb\fR 4
.IX Item "-mno-dlmzb"
.PD
تولید کدی که در پردازنده‌های IBM 405، 440، 464 و 476 از دستورالعمل جستجوی رشته \fBdlmzb\fR استفاده کند (یا نکند). هنگام هدف‌گیری این پردازنده‌ها، این دستورالعمل به‌طور پیش‌فرض تولید می‌شود.
.IP \fB\-mno\-bit\-align\fR 4
.IX Item "-mno-bit-align"
.PD 0
.IP \fB\-mbit\-align\fR 4
.IX Item "-mbit-align"
.PD
در System V.4 و سیستم‌های تعبیه‌شده PowerPC، ساختارها و اجتماع‌های دارای فیلدهای بیتی (bit-fields) را مجبور به تراز شدن بر پایه نوع اصلی فیلد بیتی نمی‌کند (یا می‌کند).
.Sp
برای مثال، به‌طور پیش‌فرض ساختاری که تنها شامل ۸ فیلد بیتی \&\f(CW\*(C`unsigned\*(C'\fR با طول ۱ است، در مرز ۴ بایتی تراز شده و اندازه‌ای برابر با ۴ بایت دارد. با استفاده از \fB\-mno\-bit\-align\fR، ساختار در مرز ۱ بایتی تراز شده و اندازه آن ۱ بایت خواهد بود.
.IP \fB\-mbit\-word\fR 4
.IX Item "-mbit-word"
.PD 0
.IP \fB\-mno\-bit\-word\fR 4
.IX Item "-mno-bit-word"
.PD
اجازه به فیلدهای بیتی برای عبور از مرزهای کلمه (word).
.IP \fB\-mno\-strict\-align\fR 4
.IX Item "-mno-strict-align"
.PD 0
.IP \fB\-mstrict\-align\fR 4
.IX Item "-mstrict-align"
.PD
در System V.4 و سیستم‌های تعبیه‌شده PowerPC، فرض نمی‌کند (یا می‌کند) که مراجعات حافظه ترازنشده توسط سیستم مدیریت می‌شوند.
.IP \fB\-mrelocatable\fR 4
.IX Item "-mrelocatable"
.PD 0
.IP \fB\-mno\-relocatable\fR 4
.IX Item "-mno-relocatable"
.PD
تولید کدی که به یک فایل اجرایی ایستا اجازه می‌دهد (یا اجازه نمی‌دهد) در زمان اجرا به آدرس متفاوتی بازنشانی شود. یک بارگذار ساده سیستم تعبیه‌شده PowerPC باید کل محتویات \&\f(CW\*(C`.got2\*(C'\fR و مکان‌های ۴ بایتی فهرست‌شده در بخش \f(CW\*(C`.fixup\*(C'\fR (جدولی از آدرس‌های ۳۲ بیتی که با این گزینه ایجاد شده است) را بازنشانی کند. برای کارکرد درست این مورد، تمام اشیای پیوند داده‌شده با یکدیگر باید با \&\fB\-mrelocatable\fR یا \fB\-mrelocatable\-lib\fR کامپایل شوند. کد \fB\-mrelocatable\fR پشته را در مرز ۸ بایتی تراز می‌کند.
.IP \fB\-mrelocatable\-lib\fR 4
.IX Item "-mrelocatable-lib"
.PD 0
.IP \fB\-mno\-relocatable\-lib\fR 4
.IX Item "-mno-relocatable-lib"
.PD
همانند \fB\-mrelocatable\fR، گزینه \fB\-mrelocatable\-lib\fR نیز یک بخش \&\f(CW\*(C`.fixup\*(C'\fR برای امکان‌پذیر ساختن بازنشانی فایل‌های اجرایی ایستا در زمان اجرا تولید می‌کند، اما \fB\-mrelocatable\-lib\fR از تراز پشته کوچک‌ترِ \fB\-mrelocatable\fR استفاده نمی‌کند. اشیای کامپایل‌شده با \&\fB\-mrelocatable\-lib\fR می‌توانند با اشیای کامپایل‌شده با هر ترکیبی از گزینه‌های \fB\-mrelocatable\fR پیوند داده شوند.
.IP \fB\-mlittle\fR 4
.IX Item "-mlittle"
.PD 0
.IP \fB\-mlittle\-endian\fR 4
.IX Item "-mlittle-endian"
.PD
در System V.4 و سیستم‌های تعبیه‌شده PowerPC، کد را برای پردازنده در حالت little\-endian کامپایل می‌کند. گزینه \fB\-mlittle\-endian\fR همانند \fB\-mlittle\fR است.
.IP \fB\-mbig\fR 4
.IX Item "-mbig"
.PD 0
.IP \fB\-mbig\-endian\fR 4
.IX Item "-mbig-endian"
.PD
در System V.4 و سیستم‌های تعبیه‌شده PowerPC، کد را برای پردازنده در حالت big\-endian کامپایل می‌کند. گزینه \fB\-mbig\-endian\fR همانند \fB\-mbig\fR است.
.IP \fB\-mdynamic\-no\-pic\fR 4
.IX Item "-mdynamic-no-pic"
در سیستم‌های Darwin / macOS، کد را به گونه‌ای کامپایل می‌کند که خود قابل بازنشانی نباشد، اما مراجعات خارجی آن قابل بازنشانی باشند. کد حاصل برای برنامه‌های کاربردی مناسب است، اما برای کتابخانه‌های اشتراکی مناسب نیست.
.IP \fB\-msingle\-pic\-base\fR 4
.IX Item "-msingle-pic-base"
ثبّات مورد استفاده برای آدرس‌دهی PIC را به جای بارگذاری در مقدمه (prologue) هر تابع، فقط‌خواندنی در نظر می‌گیرد. سیستم زمان اجرا مسئول مقداردهی اولیه این ثبّات با یک مقدار مناسب پیش از شروع اجرا است.
.IP \fB\-mprioritize\-restricted\-insns=\fR\fIpriority\fR 4
.IX Item "-mprioritize-restricted-insns=priority"
این گزینه اولویتی را که در دور دوم زمان‌بندی به دستورالعمل‌های دارای محدودیت در اسلات اعزام (dispatch-slot restricted) اختصاص می‌یابد، کنترل می‌کند. آرگومان \fIpriority\fR مقادیر \fB0\fR، \fB1\fR یا \fB2\fR را می‌پذیرد تا (به ترتیب) هیچ اولویتی، بالاترین، یا دومین بالاترین اولویت را به دستورالعمل‌های دارای محدودیت در اسلات اعزام اختصاص دهد.
.IP \fB\-msched\-costly\-dep=\fR\fIdependence_type\fR 4
.IX Item "-msched-costly-dep=dependence_type"
این گزینه کنترل می‌کند که کدام وابستگی‌ها در طول زمان‌بندی دستورالعمل‌ها توسط هدف پرهزینه در نظر گرفته شوند. آرگومان \&\fIdependence_type\fR یکی از مقادیر زیر را می‌پذیرد:
.RS 4
.IP \fBno\fR 4
.IX Item "no"
هیچ وابستگی‌ای پرهزینه نیست.
.IP \fBall\fR 4
.IX Item "all"
همه وابستگی‌ها پرهزینه هستند.
.IP \fBtrue_store_to_load\fR 4
.IX Item "true_store_to_load"
یک وابستگی واقعی از ذخیره به بارگذاری (store to load) پرهزینه است.
.IP \fBstore_to_load\fR 4
.IX Item "store_to_load"
هر وابستگی‌ای از ذخیره به بارگذاری پرهزینه است.
.IP \fInumber\fR 4
.IX Item "number"
هر وابستگی که تأخیر (latency) آن بزرگ‌تر یا مساوی \&\fInumber\fR باشد، پرهزینه است.
.RE
.RS 4
.RE
.IP \fB\-minsert\-sched\-nops=\fR\fIscheme\fR 4
.IX Item "-minsert-sched-nops=scheme"
این گزینه طرح درج NOP مورد استفاده در دور دوم زمان‌بندی را کنترل می‌کند. آرگومان \fIscheme\fR یکی از مقادیر زیر را می‌پذیرد:
.RS 4
.IP \fBno\fR 4
.IX Item "no"
دستورالعمل‌های NOP درج نشوند.
.IP \fBpad\fR 4
.IX Item "pad"
هر گروه اعزامی (dispatch group) که بر اساس گروه‌بندی زمان‌بند، دارای اسلات‌های صدور خالی باشد، با NOP پُر شود.
.IP \fBregroup_exact\fR 4
.IX Item "regroup_exact"
درج NOPها برای اجبار دستورالعمل‌های وابستهٔ پرهزینه به گروه‌های جداگانه. بر اساس گروه‌بندی تخمینی پردازنده، دقیقاً به تعداد لازم NOP درج می‌شود تا یک دستورالعمل به گروه جدید منتقل شود.
.IP \fInumber\fR 4
.IX Item "number"
درج NOPها برای اجبار دستورالعمل‌های وابستهٔ پرهزینه به گروه‌های جداگانه. درج \fInumber\fR دستورالعمل NOP برای انتقال یک دستورالعمل به گروه جدید.
.RE
.RS 4
.RE
.IP \fB\-mcall\-sysv\fR 4
.IX Item "-mcall-sysv"
در System V.4 و سیستم‌های تعبیه‌شده PowerPC، کد را با استفاده از قراردادهای فراخوانی منطبق با پیش‌نویس مارس ۱۹۹۵ ضمیمه پردازنده PowerPC برای System V Application Binary Interface کامپایل می‌کند. این حالت پیش‌فرض است مگر اینکه GCC را با \fBpowerpc\-*\-eabiaix\fR پیکربندی کرده باشید..IP \fB\-mcall\-sysv\-eabi\fR 4
.IX Item "-mcall-sysv-eabi"
.PD 0
.IP \fB\-mcall\-eabi\fR 4
.IX Item "-mcall-eabi"
.PD
هر دو گزینهٔ \fB\-mcall\-sysv\fR و \fB\-meabi\fR را مشخص می‌کند.
.IP \fB\-mcall\-sysv\-noeabi\fR 4
.IX Item "-mcall-sysv-noeabi"
هر دو گزینهٔ \fB\-mcall\-sysv\fR و \fB\-mno\-eabi\fR را مشخص می‌کند.
.IP \fB\-mcall\-aixdesc\fR 4
.IX Item "-mcall-aixdesc"
روی سامانه‌های System V.4 و PowerPC توکار، کد را برای سیستم‌عامل AIX
کامپایل می‌کند.
.IP \fB\-mcall\-linux\fR 4
.IX Item "-mcall-linux"
روی سامانه‌های System V.4 و PowerPC توکار، کد را برای سیستم
گنو مبتنی بر لینوکس کامپایل می‌کند.
.IP \fB\-mcall\-freebsd\fR 4
.IX Item "-mcall-freebsd"
روی سامانه‌های System V.4 و PowerPC توکار، کد را برای سیستم‌عامل
FreeBSD کامپایل می‌کند.
.IP \fB\-mcall\-netbsd\fR 4
.IX Item "-mcall-netbsd"
روی سامانه‌های System V.4 و PowerPC توکار، کد را برای سیستم‌عامل
NetBSD کامپایل می‌کند.
.IP \fB\-mcall\-openbsd\fR 4
.IX Item "-mcall-openbsd"
روی سامانه‌های System V.4 و PowerPC توکار، کد را برای سیستم‌عامل
OpenBSD کامپایل می‌کند.
.IP \fB\-mtraceback=\fR\fItraceback_type\fR 4
.IX Item "-mtraceback=traceback_type"
نوع جدول traceback را انتخاب می‌کند. مقادیر معتبر برای \fItraceback_type\fR
عبارتند از \fBfull\fR، \fBpart\fR، و \fBno\fR.
.IP \fB\-maix\-struct\-return\fR 4
.IX Item "-maix-struct-return"
تمام ساختارها (structures) را در حافظه بازمی‌گرداند (همان‌طور که توسط AIX ABI مشخص شده است).
.IP \fB\-msvr4\-struct\-return\fR 4
.IX Item "-msvr4-struct-return"
ساختارهای کوچک‌تر از ۸ بایت را در ثبات‌ها بازمی‌گرداند (همان‌طور که توسط
SVR4 ABI مشخص شده است).
.IP \fB\-mabi=\fR\fIabi\-type\fR 4
.IX Item "-mabi=abi-type"
واسط باینری کاربردی (ABI) فعلی را با یک افزونهٔ خاص گسترش می‌دهد، یا چنین افزونه‌ای را حذف می‌کند.
مقادیر معتبر عبارتند از: \fBaltivec\fR، \fBno\-altivec\fR،
\&\fBibmlongdouble\fR، \fBieeelongdouble\fR،
\&\fBelfv1\fR، \fBelfv2\fR،
و برای AIX: \fBvec\-extabi\fR، \fBvec\-default\fR.
.IP \fB\-mabi=ibmlongdouble\fR 4
.IX Item "-mabi=ibmlongdouble"
واسط ABI فعلی را برای استفاده از long double با دقت گسترش‌یافتهٔ IBM تغییر می‌دهد.
اگر پیش‌فرض سامانهٔ شما استفاده از long double با دقت گسترش‌یافتهٔ IEEE باشد،
این احتمالاً کار نخواهد کرد. اگر نوع long double را از دقت گسترش‌یافتهٔ
IEEE تغییر دهید، کامپایلر یک هشدار صادر می‌کند مگر اینکه
از گزینهٔ \fB\-Wno\-psabi\fR استفاده کنید.
نیازمند فعال بودن \fB\-mlong\-double\-128\fR است.
.IP \fB\-mabi=ieeelongdouble\fR 4
.IX Item "-mabi=ieeelongdouble"
واسط ABI فعلی را برای استفاده از long double با دقت گسترش‌یافتهٔ IEEE تغییر می‌دهد.
اگر پیش‌فرض سامانهٔ شما استفاده از long double با دقت گسترش‌یافتهٔ IBM باشد،
این احتمالاً کار نخواهد کرد. اگر نوع long double را از دقت گسترش‌یافتهٔ
IBM تغییر دهید، کامپایلر یک هشدار صادر می‌کند مگر اینکه
از گزینهٔ \fB\-Wno\-psabi\fR استفاده کنید.
نیازمند فعال بودن \fB\-mlong\-double\-128\fR است.
.IP \fB\-mabi=elfv1\fR 4
.IX Item "-mabi=elfv1"
واسط ABI فعلی را به استفاده از ELFv1 ABI تغییر می‌دهد.
این، واسط ABI پیش‌فرض برای لینوکس ۶۴ بیتی PowerPC با ترتیب بایت بزرگ‌انتها (big\-endian) است.
نادیده‌گرفتن ABI پیش‌فرض نیازمند پشتیبانی سیستمی ویژه است و
احتمالاً به شکل‌های فاجعه‌باری با شکست مواجه می‌شود.
.IP \fB\-mabi=elfv2\fR 4
.IX Item "-mabi=elfv2"
واسط ABI فعلی را به استفاده از ELFv2 ABI تغییر می‌دهد.
این، واسط ABI پیش‌فرض برای لینوکس ۶۴ بیتی PowerPC با ترتیب بایت کوچک‌انتها (little\-endian) است.
نادیده‌گرفتن ABI پیش‌فرض نیازمند پشتیبانی سیستمی ویژه است و
احتمالاً به شکل‌های فاجعه‌باری با شکست مواجه می‌شود.
.IP \fB\-mgnu\-attribute\fR 4
.IX Item "-mgnu-attribute"
.PD 0
.IP \fB\-mno\-gnu\-attribute\fR 4
.IX Item "-mno-gnu-attribute"
.PD
دستورالعمل‌های اسمبلی .gnu_attribute را درج می‌کند تا جفت‌های برچسب/مقدار را در یک
بخش .gnu.attributes تنظیم کند که دگرگونی‌های ABI را در پارامترهای تابع
یا مقادیر بازگشتی مشخص می‌کنند.
.IP \fB\-mprototype\fR 4
.IX Item "-mprototype"
.PD 0
.IP \fB\-mno\-prototype\fR 4
.IX Item "-mno-prototype"
.PD
روی سامانه‌های System V.4 و PowerPC توکار فرض می‌کند که تمام فراخوانی‌ها به
توابع با آرگومان‌های متغیر به درستی پیش‌نمونه‌سازی شده‌اند. در غیر این صورت،
کامپایلر باید قبل از هر فراخوانی فاقد پیش‌نمونه، دستورالعملی برای
تنظیم یا پاک کردن بیت ۶ ثبات کد شرط (\f(CW\*(C`CR\*(C'\fR) درج کند تا
مشخص کند که آیا مقادیر ممیز شناور در صورت دریافت آرگومان‌های متغیر توسط تابع،
در ثبات‌های ممیز شناور ارسال می‌شوند یا خیر. با
\&\fB\-mprototype\fR، تنها فراخوانی‌های توابع دارای پیش‌نمونه با آرگومان‌های متغیر
این بیت را تنظیم کرده یا پاک می‌کنند.
.IP \fB\-msim\fR 4
.IX Item "-msim"
روی سامانه‌های PowerPC توکار، فرض می‌کند که ماژول راه‌اندازی
\&\fIsim\-crt0.o\fR نام دارد و کتابخانه‌های استاندارد C شامل \fIlibsim.a\fR و
\&\fIlibc.a\fR هستند. این رفتار پیش‌فرض برای پیکربندی‌های \fBpowerpc\-*\-eabisim\fR
است.
.IP \fB\-mmvme\fR 4
.IX Item "-mmvme"
روی سامانه‌های PowerPC توکار، فرض می‌کند که ماژول راه‌اندازی
\&\fIcrt0.o\fR نام دارد و کتابخانه‌های استاندارد C شامل \fIlibmvme.a\fR و
\&\fIlibc.a\fR هستند.
.IP \fB\-mads\fR 4
.IX Item "-mads"
روی سامانه‌های PowerPC توکار، فرض می‌کند که ماژول راه‌اندازی
\&\fIcrt0.o\fR نام دارد و کتابخانه‌های استاندارد C شامل \fIlibads.a\fR و
\&\fIlibc.a\fR هستند.
.IP \fB\-myellowknife\fR 4
.IX Item "-myellowknife"
روی سامانه‌های PowerPC توکار، فرض می‌کند که ماژول راه‌اندازی
\&\fIcrt0.o\fR نام دارد و کتابخانه‌های استاندارد C شامل \fIlibyk.a\fR و
\&\fIlibc.a\fR هستند.
.IP \fB\-mvxworks\fR 4
.IX Item "-mvxworks"
روی سامانه‌های System V.4 و PowerPC توکار، مشخص می‌کند که در حال
کامپایل برای یک سامانهٔ VxWorks هستید.
.IP \fB\-memb\fR 4
.IX Item "-memb"
روی سامانه‌های PowerPC توکار، بیت \f(CW\*(C`PPC_EMB\*(C'\fR را در هدر پرچم‌های ELF
تنظیم می‌کند تا نشان دهد که بازآرایی‌های گسترش‌یافتهٔ \fBeabi\fR استفاده شده‌اند.
.IP \fB\-meabi\fR 4
.IX Item "-meabi"
.PD 0
.IP \fB\-mno\-eabi\fR 4
.IX Item "-mno-eabi"
.PD
روی سامانه‌های System V.4 و PowerPC توکار، از واسط باینری برنامه‌های کاربردی
توکار (EABI)، که مجموعه‌ای از اصلاحات روی مشخصات System V.4 است، پیروی می‌کند
(یا نمی‌کند). انتخاب \fB\-meabi\fR به این معنی است که پشته در مرز ۸ بایتی تراز
می‌شود، تابعی به نام \f(CW\*(C`_\|_eabi\*(C'\fR از \f(CW\*(C`main\*(C'\fR برای راه‌اندازی
محیط EABI فراخوانی می‌شود، و گزینهٔ \fB\-msdata\fR می‌تواند از هر دو ثبات \f(CW\*(C`r2\*(C'\fR و
\&\f(CW\*(C`r13\*(C'\fR برای اشاره به دو ناحیهٔ داده‌های کوچک مجزا استفاده کند. انتخاب
\&\fB\-mno\-eabi\fR به این معنی است که پشته در مرز ۱۶ بایتی تراز می‌شود،
هیچ تابع راه‌اندازی EABI از \f(CW\*(C`main\*(C'\fR فراخوانی نمی‌شود، و
گزینهٔ \fB\-msdata\fR تنها از \f(CW\*(C`r13\*(C'\fR برای اشاره به یک ناحیهٔ
داده‌های کوچک واحد استفاده می‌کند. در صورتی که GCC را با استفاده از یکی از
گزینه‌های \fBpowerpc*\-*\-eabi*\fR پیکربندی کرده باشید، گزینهٔ \fB\-meabi\fR به‌طور پیش‌فرض فعال است.
.IP \fB\-msdata=eabi\fR 4
.IX Item "-msdata=eabi"
روی سامانه‌های System V.4 و PowerPC توکار، داده‌های کوچک، مقداردهی‌شده،
سراسری و ایستای \f(CW\*(C`const\*(C'\fR را در بخش \f(CW\*(C`.sdata2\*(C'\fR قرار می‌دهد که
توسط ثبات \f(CW\*(C`r2\*(C'\fR به آن اشاره می‌شود. داده‌های کوچک، مقداردهی‌شده،
سراسری و ایستای غیر\-\f(CW\*(C`const\*(C'\fR را در بخش \f(CW\*(C`.sdata\*(C'\fR قرار می‌دهد
که توسط ثبات \f(CW\*(C`r13\*(C'\fR به آن اشاره می‌شود. داده‌های کوچک، مقداردهی‌نشده،
سراسری و ایستا را در بخش \f(CW\*(C`.sbss\*(C'\fR قرار می‌دهد که مجاور
بخش \f(CW\*(C`.sdata\*(C'\fR است. گزینهٔ \fB\-msdata=eabi\fR با
گزینهٔ \fB\-mrelocatable\fR ناسازگار است. گزینهٔ
\&\fB\-msdata=eabi\fR همچنین گزینهٔ \fB\-memb\fR را تنظیم می‌کند.
.IP \fB\-msdata=sysv\fR 4
.IX Item "-msdata=sysv"
روی سامانه‌های System V.4 و PowerPC توکار، داده‌های کوچک سراسری و ایستا
را در بخش \f(CW\*(C`.sdata\*(C'\fR قرار می‌دهد که توسط ثبات
\&\f(CW\*(C`r13\*(C'\fR به آن اشاره می‌شود. داده‌های کوچک مقداردهی‌نشدهٔ سراسری و ایستا را در
بخش \f(CW\*(C`.sbss\*(C'\fR قرار می‌دهد که مجاور بخش \f(CW\*(C`.sdata\*(C'\fR است.
گزینهٔ \fB\-msdata=sysv\fR با گزینهٔ
\&\fB\-mrelocatable\fR ناسازگار است.
.IP \fB\-msdata=default\fR 4
.IX Item "-msdata=default"
.PD 0
.IP \fB\-msdata\fR 4
.IX Item "-msdata"
.PD
روی سامانه‌های System V.4 و PowerPC توکار، اگر \fB\-meabi\fR استفاده شود،
کد را مشابه \fB\-msdata=eabi\fR کامپایل می‌کند، در غیر این صورت کد را
مشابه \fB\-msdata=sysv\fR کامپایل می‌کند.
.IP \fB\-msdata=data\fR 4
.IX Item "-msdata=data"
روی سامانه‌های System V.4 و PowerPC توکار، داده‌های کوچک سراسری
را در بخش \f(CW\*(C`.sdata\*(C'\fR قرار می‌دهد. داده‌های کوچک مقداردهی‌نشدهٔ سراسری
را در بخش \f(CW\*(C`.sbss\*(C'\fR قرار می‌دهد. با این حال برای آدرس‌دهی
داده‌های کوچک از ثبات \f(CW\*(C`r13\*(C'\fR استفاده نمی‌کند. این رفتار پیش‌فرض است مگر اینکه
سایر گزینه‌های \fB\-msdata\fR استفاده شوند..IP \fB\-msdata=none\fR 4
.IX Item "-msdata=none"
.PD 0
.IP \fB\-mno\-sdata\fR 4
.IX Item "-mno-sdata"
.PD
در سیستم‌های تعبیه‌شدهٔ PowerPC، تمام داده‌های سراسری و ایستا (static) مقداردهی‌شده را در بخش \f(CW\*(C`.data\*(C'\fR و تمام داده‌های مقداردهی‌نشده را در بخش
\&\f(CW\*(C`.bss\*(C'\fR قرار می‌دهد.
.IP \fB\-mreadonly\-in\-sdata\fR 4
.IX Item "-mreadonly-in-sdata"
اشیاء فقط‌خواندنی را نیز در بخش \f(CW\*(C`.sdata\*(C'\fR قرار می‌دهد. این گزینه
پیش‌فرض است.
.IP \fB\-mblock\-move\-inline\-limit=\fR\fInum\fR 4
.IX Item "-mblock-move-inline-limit=num"
تمام انتقال‌های بلوکی (مانند فراخوانی‌های \f(CW\*(C`memcpy\*(C'\fR یا کپی‌های
ساختار) با اندازهٔ کمتر یا مساوی \fInum\fR بایت را به‌صورت درون‌خطی (inline) درمی‌آورد. حداقل مقدار برای
\&\fInum\fR در مقصدهای ۳۲ بیتی برابر با ۳۲ بایت و در مقصدهای ۶۴ بیتی
برابر با ۶۴ بایت است. مقدار پیش‌فرض وابسته به معماری مقصد است.
.IP \fB\-mblock\-compare\-inline\-limit=\fR\fInum\fR 4
.IX Item "-mblock-compare-inline-limit=num"
کد درون‌خطیِ بدون حلقه را برای تمام مقایسه‌های بلوکی (مانند فراخوانی‌های
\f(CW\*(C`memcmp\*(C'\fR یا مقایسه‌های ساختار) که کمتر یا مساوی \fInum\fR
بایت هستند تولید می‌کند. اگر \fInum\fR برابر با 0 باشد، تمام بسط‌های درون‌خطی (بدون حلقه و حلقه‌دار)
مقایسهٔ بلوک غیرفعال می‌شوند. مقدار پیش‌فرض وابسته به معماری مقصد است.
.IP \fB\-mblock\-compare\-inline\-loop\-limit=\fR\fInum\fR 4
.IX Item "-mblock-compare-inline-loop-limit=num"
یک بسط درون‌خطی را با استفاده از کد حلقه‌ای برای تمام مقایسه‌های بلوکی تولید می‌کند که
کمتر یا مساوی \fInum\fR بایت هستند، اما از حد مجاز
بسط درون‌خطی بدون حلقه برای مقایسهٔ بلوک بزرگ‌ترند. اگر طول بلوک
ثابت نباشد، حداکثر \fInum\fR بایت قبل از این‌که \f(CW\*(C`memcmp\*(C'\fR
برای مقایسهٔ باقی‌ماندهٔ بلوک فراخوانی شود، مقایسه می‌گردد. مقدار پیش‌فرض
وابسته به معماری مقصد است.
.IP \fB\-mstring\-compare\-inline\-limit=\fR\fInum\fR 4
.IX Item "-mstring-compare-inline-limit=num"
حداکثر \fInum\fR بایت از رشته را با کد درون‌خطی مقایسه می‌کند.
اگر اختلاف یا انتهای رشته در پایان مقایسهٔ درون‌خطی پیدا نشود،
یک فراخوانی به \f(CW\*(C`strcmp\*(C'\fR یا \f(CW\*(C`strncmp\*(C'\fR
انجام بقیهٔ مقایسه را بر عهده می‌گیرد. پیش‌فرض ۶۴ بایت است.
.IP "\fB\-G\fR \fInum\fR" 4
.IX Item "-G num"
در سیستم‌های تعبیه‌شدهٔ PowerPC، متغیرهای سراسری و ایستای کمتر یا
مساوی \fInum\fR بایت را به جای بخش‌های داده یا BSS معمولی، در بخش‌های دادهٔ کوچک (small data) یا BSS قرار می‌دهد. به‌طور پیش‌فرض، مقدار \fInum\fR برابر با 8 است.
سوئیچ \&\fB\-G\fR \fInum\fR به پیونددهنده (linker) نیز ارسال می‌شود.
تمام پیمانه‌ها باید با مقدار یکسان \fB\-G\fR \fInum\fR کامپایل شوند.
.IP \fB\-mregnames\fR 4
.IX Item "-mregnames"
.PD 0
.IP \fB\-mno\-regnames\fR 4
.IX Item "-mno-regnames"
.PD
در سیستم‌های System V.4 و سیستم‌های تعبیه‌شدهٔ PowerPC، نام‌های ثبات‌ها را در خروجی زبان اسمبلی با استفاده از قالب‌های نمادین درج می‌کند (یا درج نمی‌کند).
.IP \fB\-mlongcall\fR 4
.IX Item "-mlongcall"
.PD 0
.IP \fB\-mno\-longcall\fR 4
.IX Item "-mno-longcall"
.PD
به‌طور پیش‌فرض فرض می‌کند که تمام فراخوانی‌ها دوردست هستند، به طوری که یک دنبالهٔ فراخوانی طولانی‌تر و
پرهزینه‌تر نیاز است. این امر برای فراخوانی‌های دورتر
از ۳۲ مگابایت (۳۳٬۵۵۴٬۴۳۲ بایت) از مکان فعلی الزامی است.
اگر کامپایلر بداند که فراخوانی نمی‌تواند تا این حد دور باشد،
یک فراخوانی کوتاه تولید می‌شود. این تنظیم را می‌توان با صفت تابع
\f(CW\*(C`shortcall\*(C'\fR یا با \f(CW#pragma longcall(0)\fR بازنویسی کرد.
.Sp
برخی از پیونددهنده‌ها قادر به تشخیص فراخوانی‌های خارج از محدوده و تولید درجا کدهای واسط (glue code) هستند. در این سیستم‌ها، فراخوانی‌های طولانی غیرضروری بوده و
کد کندتری تولید می‌کنند. در زمان نوشتن این متن، پیونددهندهٔ AIX و همچنین
پیونددهندهٔ GNU برای PowerPC/64 قادر به انجام این کار هستند. برنامه‌ریزی شده است
که این قابلیت به پیونددهندهٔ GNU برای سیستم‌های ۳۲ بیتی PowerPC نیز اضافه شود.
.Sp
در PowerPC64 ELFv2 و سیستم‌های ۳۲ بیتی PowerPC با پیونددهنده‌های جدیدتر GNU،
برنامهٔ GCC می‌تواند فراخوانی‌های طولانی را با استفاده از یک دنبالهٔ فراخوانی PLT درون‌خطی تولید کند (ببینید:
\&\fB\-mpltseq\fR). معماری PowerPC به همراه \fB\-mbss\-plt\fR و PowerPC64
ELFv1 (موتور بزرگ یا big\-endian) از فراخوانی‌های PLT درون‌خطی پشتیبانی نمی‌کنند.
.Sp
در سیستم‌های Darwin/PPC، عبارت \f(CW\*(C`#pragma longcall\*(C'\fR دستور \f(CW\*(C`jbsr
callee, L42\*(C'\fR را به همراه یک \fIbranch island\fR (کد واسط) تولید می‌کند. این دو آدرس
مقصد نشان‌دهندهٔ تابع فراخوانده‌شده (callee) و branch island هستند. پیونددهندهٔ
Darwin/PPC آدرس اول را ترجیح می‌دهد و چنانچه دستور PPC \f(CW\*(C`bl\*(C'\fR مستقیماً
به تابع فراخوانده‌شده برسد، یک \f(CW\*(C`bl callee\*(C'\fR تولید می‌کند؛ در غیر این صورت،
پیونددهنده دستور \f(CW\*(C`bl L42\*(C'\fR را برای فراخوانی branch island تولید می‌نماید.
جزیرهٔ انشعاب (branch island) به بدنهٔ تابع فراخواننده پیوست می‌شود؛
این بخش آدرس کامل ۳۲ بیتی تابع فراخوانده‌شده را محاسبه کرده و به آن پرش می‌کند.
.Sp
در سیستم‌های Mach\-O (Darwin)، این گزینه کامپایلر را هدایت می‌کند تا کد واسط را
برای هر فراخوانی مستقیم ایجاد کند، و پیونددهندهٔ Darwin تصمیم می‌گیرد که آیا از آن
استفاده کند یا آن را نادیده بگیرد.
.Sp
در آینده، در صورتی که مشخص شود پیونددهنده قادر به تولید کدهای واسط است،
ممکن است GCC تمام مشخصه‌های longcall را نادیده بگیرد.
.IP \fB\-mpltseq\fR 4
.IX Item "-mpltseq"
.PD 0
.IP \fB\-mno\-pltseq\fR 4
.IX Item "-mno-pltseq"
.PD
گزینهٔ \-fno\-plt و فراخوانی‌های طولانی را با استفاده از یک دنبالهٔ فراخوانی PLT درون‌خطی
پیاده‌سازی می‌کند (یا نمی‌کند)؛ این دنباله از پیوند تنبل (lazy linking) و فراخوانی‌های طولانی به
توابع در کتابخانه‌های مشترکِ بارگذاری‌شده از طریق dlopen پشتیبانی می‌کند. فراخوانی‌های PLT درون‌خطی تنها
در PowerPC64 ELFv2 و سیستم‌های ۳۲ بیتی PowerPC با پیونددهنده‌های جدیدتر GNU
پشتیبانی می‌شوند، و در صورتی که این پشتیبانی هنگام پیکربندی GCC شناسایی شود به‌طور پیش‌فرض فعال هستند؛
همچنین در مورد PowerPC ۳۲ بیتی، این قابلیت مشروط به پیکربندی GCC با
\fB\-\-enable\-secureplt\fR است. کدهای کامپایل‌شده با \fB\-mpltseq\fR
و اشیاء بازآدرس‌پذیر ۳۲ بیتی PowerPC با \fB\-mbss\-plt\fR ممکن است نتوانند
با یکدیگر پیوند داده شوند.
.IP \fB\-mtls\-markers\fR 4
.IX Item "-mtls-markers"
.PD 0
.IP \fB\-mno\-tls\-markers\fR 4
.IX Item "-mno-tls-markers"
.PD
فراخوانی‌های \f(CW\*(C`_\|_tls_get_addr\*(C'\fR را با یک بازآدرس‌دهی (relocation) که
آرگومان تابع را مشخص می‌کند نشانه‌گذاری می‌کند (یا نمی‌کند). این بازآدرس‌دهی به پیونددهنده اجازه می‌دهد تا
برای بهینه‌سازی TLS، فراخوانی تابع را به‌صورت مطمئن با دستورالعمل‌های راه‌اندازی آرگومان
مرتبط سازد، که این موضوع به نوبهٔ خود به GCC اجازه می‌دهد دنباله را بهتر زمان‌بندی کند.
.IP \fB\-mrecip\fR 4
.IX Item "-mrecip"
.PD 0
.IP \fB\-mno\-recip\fR 4
.IX Item "-mno-recip"
.PD
این گزینه استفاده از دستورالعمل‌های تخمین معکوس (reciprocal estimate) و
تخمین معکوس ریشهٔ دوم را با گام‌های تکمیلی نیوتن\-رافسون جهت افزایش دقت،
به جای انجام تقسیم یا جذر و تقسیم برای آرگومان‌های ممیز شناور فعال می‌کند. شما باید هنگام استفاده از \fB\-mrecip\fR، از گزینهٔ \fB\-ffast\-math\fR (یا حداقل
\&\fB\-funsafe\-math\-optimizations\fR،
\&\fB\-ffinite\-math\-only\fR، \fB\-freciprocal\-math\fR و
\&\fB\-fno\-trapping\-math\fR) استفاده کنید. توجه داشته باشید در حالی که توان عملیاتی
دنباله عموماً بالاتر از توان عملیاتی دستورالعمل‌های غیرمعکوس است، دقت
دنباله برای معکوس ریشه‌های دوم می‌تواند تا ۲ ulp کاهش یابد
(یعنی معکوس 1.0 برابر با 0.99999994 می‌شود).
.IP \fB\-mrecip=\fR\fIopt\fR 4
.IX Item "-mrecip=opt"
این گزینه کنترل می‌کند که کدام دستورالعمل‌های تخمین معکوس مجاز به استفاده هستند.
\fIopt\fR فهرستی از گزینه‌هاست که با کاما از هم جدا شده‌اند، و می‌تواند با
یک \f(CW\*(C`!\*(C'\fR برای نقیض کردن گزینه همراه شود:
.RS 4
.IP \fBall\fR 4
.IX Item "all"
تمام دستورالعمل‌های تخمین را فعال می‌کند.
.IP \fBdefault\fR 4
.IX Item "default"
دستورالعمل‌های پیش‌فرض را فعال می‌کند که معادل با \fB\-mrecip\fR است.
.IP \fBnone\fR 4
.IX Item "none"
تمام دستورالعمل‌های تخمین را غیرفعال می‌کند که معادل با \fB\-mno\-recip\fR است.
.IP \fBdiv\fR 4
.IX Item "div"
دستورالعمل‌های تقریب معکوس را برای هر دو دقت یگانه (single precision) و
مضاعف (double precision) فعال می‌کند.
.IP \fBdivf\fR 4
.IX Item "divf"
دستورالعمل‌های تقریب معکوس با دقت یگانه را فعال می‌کند.
.IP \fBdivd\fR 4
.IX Item "divd"
دستورالعمل‌های تقریب معکوس با دقت مضاعف را فعال می‌کند.
.IP \fBrsqrt\fR 4
.IX Item "rsqrt"
دستورالعمل‌های تقریب معکوس ریشهٔ دوم را برای هر دو دقت
یگانه و مضاعف فعال می‌کند.
.IP \fBrsqrtf\fR 4
.IX Item "rsqrtf"
دستورالعمل‌های تقریب معکوس ریشهٔ دوم با دقت یگانه را فعال می‌کند.
.IP \fBrsqrtd\fR 4
.IX Item "rsqrtd"
دستورالعمل‌های تقریب معکوس ریشهٔ دوم با دقت مضاعف را فعال می‌کند.
.RE
.RS 4
.Sp
بنابراین به عنوان مثال، \fB\-mrecip=all,!rsqrtd\fR تمام دستورالعمل‌های
تخمین معکوس را فعال می‌کند، به جز دستورالعمل‌های
\&\f(CW\*(C`FRSQRTE\*(C'\fR، \f(CW\*(C`XSRSQRTEDP\*(C'\fR و \f(CW\*(C`XVRSQRTEDP\*(C'\fR
که محاسبات معکوس ریشهٔ دوم با دقت مضاعف را انجام می‌دهند.
.RE.IP \fB\-mrecip\-precision\fR 4
.IX Item "-mrecip-precision"
.PD 0
.IP \fB\-mno\-recip\-precision\fR 4
.IX Item "-mno-recip-precision"
.PD
فرض می‌کند (فرض نمی‌کند) که دستورالعمل‌های برآورد معکوس، تخمین‌هایی با دقت بالاتر از آنچه توسط ABI مربوط به PowerPC الزامی شده است، ارائه می‌دهند. انتخاب \fB\-mcpu=power6\fR، \fB\-mcpu=power7\fR یا \&\fB\-mcpu=power8\fR به‌طور خودکار \fB\-mrecip\-precision\fR را فعال می‌کند. دستورالعمل‌های برآورد ریشه دوم با دقت مضاعف به‌طور پیش‌فرض روی ماشین‌های با دقت پایین تولید نمی‌شوند، زیرا تخمینی ارائه نمی‌دهند که پس از سه مرحله همگرا شود.
.IP \fB\-mveclibabi=\fR\fItype\fR 4
.IX Item "-mveclibabi=type"
نوع ABI مورد استفاده برای برداری‌سازی توابع درونی با استفاده از یک کتابخانه خارجی را مشخص می‌کند. در حال حاضر تنها نوع پشتیبانی‌شده \fBmass\fR است، که استفاده از کتابخانه‌های سامانه شتاب‌دهی ریاضیاتی (MASS) شرکت IBM\*(Aqs را برای برداری‌سازی توابع درونی با استفاده از کتابخانه‌های خارجی مشخص می‌کند. GCC در حال حاضر هنگام تولید کد برای power7 فراخوانی‌هایی به \f(CW\*(C`acosd2\*(C'\fR، \f(CW\*(C`acosf4\*(C'\fR،
\&\f(CW\*(C`acoshd2\*(C'\fR، \f(CW\*(C`acoshf4\*(C'\fR، \f(CW\*(C`asind2\*(C'\fR، \f(CW\*(C`asinf4\*(C'\fR،
\&\f(CW\*(C`asinhd2\*(C'\fR، \f(CW\*(C`asinhf4\*(C'\fR، \f(CW\*(C`atan2d2\*(C'\fR، \f(CW\*(C`atan2f4\*(C'\fR،
\&\f(CW\*(C`atand2\*(C'\fR، \f(CW\*(C`atanf4\*(C'\fR، \f(CW\*(C`atanhd2\*(C'\fR، \f(CW\*(C`atanhf4\*(C'\fR،
\&\f(CW\*(C`cbrtd2\*(C'\fR، \f(CW\*(C`cbrtf4\*(C'\fR، \f(CW\*(C`cosd2\*(C'\fR، \f(CW\*(C`cosf4\*(C'\fR،
\&\f(CW\*(C`coshd2\*(C'\fR، \f(CW\*(C`coshf4\*(C'\fR، \f(CW\*(C`erfcd2\*(C'\fR، \f(CW\*(C`erfcf4\*(C'\fR،
\&\f(CW\*(C`erfd2\*(C'\fR، \f(CW\*(C`erff4\*(C'\fR، \f(CW\*(C`exp2d2\*(C'\fR، \f(CW\*(C`exp2f4\*(C'\fR،
\&\f(CW\*(C`expd2\*(C'\fR، \f(CW\*(C`expf4\*(C'\fR، \f(CW\*(C`expm1d2\*(C'\fR، \f(CW\*(C`expm1f4\*(C'\fR،
\&\f(CW\*(C`hypotd2\*(C'\fR، \f(CW\*(C`hypotf4\*(C'\fR، \f(CW\*(C`lgammad2\*(C'\fR، \f(CW\*(C`lgammaf4\*(C'\fR،
\&\f(CW\*(C`log10d2\*(C'\fR، \f(CW\*(C`log10f4\*(C'\fR، \f(CW\*(C`log1pd2\*(C'\fR، \f(CW\*(C`log1pf4\*(C'\fR،
\&\f(CW\*(C`log2d2\*(C'\fR، \f(CW\*(C`log2f4\*(C'\fR، \f(CW\*(C`logd2\*(C'\fR، \f(CW\*(C`logf4\*(C'\fR،
\&\f(CW\*(C`powd2\*(C'\fR، \f(CW\*(C`powf4\*(C'\fR، \f(CW\*(C`sind2\*(C'\fR، \f(CW\*(C`sinf4\*(C'\fR، \f(CW\*(C`sinhd2\*(C'\fR،
\&\f(CW\*(C`sinhf4\*(C'\fR، \f(CW\*(C`sqrtd2\*(C'\fR، \f(CW\*(C`sqrtf4\*(C'\fR، \f(CW\*(C`tand2\*(C'\fR،
\&\f(CW\*(C`tanf4\*(C'\fR، \f(CW\*(C`tanhd2\*(C'\fR و \f(CW\*(C`tanhf4\*(C'\fR ارسال می‌کند. هر دو گزینه \fB\-ftree\-vectorize\fR و
\&\fB\-funsafe\-math\-optimizations\fR نیز باید فعال باشند. کتابخانه‌های MASS باید در زمان پیوند مشخص شوند.
.IP \fB\-mfriz\fR 4
.IX Item "-mfriz"
.PD 0
.IP \fB\-mno\-friz\fR 4
.IX Item "-mno-friz"
.PD
دستورالعمل \f(CW\*(C`friz\*(C'\fR را هنگامی که از گزینه \&\fB\-funsafe\-math\-optimizations\fR برای بهینه‌سازی گرد کردن مقادیر ممیز شناور به عدد صحیح ۶۴ بیتی و بازگشت به ممیز شناور استفاده می‌شود، تولید می‌کند (تولید نمی‌کند). اگر عدد ممیز شناور بزرگ‌تر از آن باشد که در یک عدد صحیح جا بگیرد، دستورالعمل \f(CW\*(C`friz\*(C'\fR مقدار یکسانی را برنمی‌گرداند.
.IP \fB\-mpointers\-to\-nested\-functions\fR 4
.IX Item "-mpointers-to-nested-functions"
.PD 0
.IP \fB\-mno\-pointers\-to\-nested\-functions\fR 4
.IX Item "-mno-pointers-to-nested-functions"
.PD
کدی را برای بارگذاری ثبات زنجیره ایستا (\f(CW\*(C`r11\*(C'\fR) هنگام فراخوانی از طریق یک اشاره‌گر در سیستم‌های AIX و لینوکس ۶۴ بیتی تولید می‌کند (تولید نمی‌کند)، جایی که یک اشاره‌گر تابع به یک توصیف‌گر ۳ کلمه‌ای اشاره دارد که آدرس تابع، مقدار TOC برای بارگذاری در ثبات \f(CW\*(C`r2\*(C'\fR، و مقدار زنجیره ایستا برای بارگذاری در ثبات \f(CW\*(C`r11\*(C'\fR را مشخص می‌کند. گزینه \&\fB\-mpointers\-to\-nested\-functions\fR به‌طور پیش‌فرض فعال است. اگر از \fB\-mno\-pointers\-to\-nested\-functions\fR استفاده کنید، نمی‌توانید از طریق اشاره‌گرها، توابع تو‌در‌تو یا توابعی که در زبان‌های دیگر کامپایل شده و از زنجیره ایستا استفاده می‌کنند را فراخوانی کنید.
.IP \fB\-msave\-toc\-indirect\fR 4
.IX Item "-msave-toc-indirect"
.PD 0
.IP \fB\-mno\-save\-toc\-indirect\fR 4
.IX Item "-mno-save-toc-indirect"
.PD
اگر تابع از طریق یک اشاره‌گر در سیستم‌های AIX و لینوکس ۶۴ بیتی فراخوانی انجام دهد، کدی را برای ذخیره مقدار TOC در مکان رزروشده پشته در مقدمه تابع (function prologue) تولید می‌کند (تولید نمی‌کند). اگر مقدار TOC در مقدمه ذخیره نشود، دقیقاً قبل از فراخوانی از طریق اشاره‌گر ذخیره می‌شود. گزینه \fB\-mno\-save\-toc\-indirect\fR حالت پیش‌فرض است.
.IP \fB\-mcompat\-align\-parm\fR 4
.IX Item "-mcompat-align-parm"
.PD 0
.IP \fB\-mno\-compat\-align\-parm\fR 4
.IX Item "-mno-compat-align-parm"
.PD
کدی را برای ارسال پارامترهای ساختار با حداکثر هم‌ترازی ۶۴ بیت، جهت سازگاری با نسخه‌های قدیمی‌تر GCC تولید می‌کند (تولید نمی‌کند).
.Sp
نسخه‌های قدیمی‌تر GCC (پیش از 4.9.0) به اشتباه هنگامی که یک ساختار شامل عضوی نیازمند هم‌ترازی ۱۲۸ بیتی بود، پارامتر ساختار را روی مرز ۱۲۸ بیتی هم‌تراز نمی‌کردند. این مورد در نسخه‌های جدیدتر GCC اصلاح شده است. این گزینه ممکن است برای تولید کدی که با توابع کامپایل‌شده توسط نسخه‌های قدیمی‌تر GCC سازگار است، استفاده شود.
.Sp
گزینه \fB\-mno\-compat\-align\-parm\fR پیش‌فرض است.
.IP \fB\-mstack\-protector\-guard=\fR\fIguard\fR 4
.IX Item "-mstack-protector-guard=guard"
.PD 0
.IP \fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR 4
.IX Item "-mstack-protector-guard-reg=reg"
.IP \fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR 4
.IX Item "-mstack-protector-guard-offset=offset"
.PD
کد محافظت پشته را با استفاده از قناری (canary) در \fIguard\fR تولید می‌کند. مکان‌های پشتیبانی‌شده عبارتند از \fBglobal\fR برای قناری سراسری یا \fBtls\fR برای قناری به ازای هر رشته در بلوک TLS (پیش‌فرض با نسخه 2.4 یا جدیدتر GNU libc).
.Sp
با انتخاب حالت دوم، گزینه‌های \&\fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR و \&\fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR علاوه بر این مشخص می‌کنند که از کدام ثبات به‌عنوان ثبات پایه برای خواندن قناری و از چه آفستی نسبت به آن ثبات پایه استفاده شود. پیش‌فرض برای آن‌ها همان چیزی است که در ABI مربوطه مشخص شده است.
.IP \fB\-mpcrel\fR 4
.IX Item "-mpcrel"
.PD 0
.IP \fB\-mno\-pcrel\fR 4
.IX Item "-mno-pcrel"
.PD
آدرس‌دهی وابسته به شمارنده برنامه (pc\-relative) را تولید می‌کند (تولید نمی‌کند). گزینه \fB\-mpcrel\fR نیازمند این است که گزینه‌های مدل کد متوسط (\fB\-mcmodel=medium\fR) و آدرس‌دهی پیشوندی (\fB\-mprefixed\fR) فعال باشند.
.IP \fB\-mprefixed\fR 4
.IX Item "-mprefixed"
.PD 0
.IP \fB\-mno\-prefixed\fR 4
.IX Item "-mno-prefixed"
.PD
حالت‌های آدرس‌دهی را با استفاده از دستورالعمل‌های بارگذاری و ذخیره‌سازی پیشوندی تولید می‌کند (تولید نمی‌کند). گزینه \fB\-mprefixed\fR نیازمند فعال بودن گزینه \fB\-mcpu=power10\fR (یا جدیدتر) است.
.IP \fB\-mmma\fR 4
.IX Item "-mmma"
.PD 0
.IP \fB\-mno\-mma\fR 4
.IX Item "-mno-mma"
.PD
دستورالعمل‌های MMA را تولید می‌کند (تولید نمی‌کند). گزینه \fB\-mma\fR نیازمند فعال بودن گزینه \fB\-mcpu=power10\fR (یا جدیدتر) است.
.IP \fB\-mdense\-math\fR 4
.IX Item "-mdense-math"
.PD 0
.IP \fB\-mno\-dense\-math\fR 4
.IX Item "-mno-dense-math"
.PD
دستورالعمل‌های تسهیلات ریاضیات متراکم (DMF) را تولید می‌کند (تولید نمی‌کند). گزینه \fB\-mdense\-math\fR نیازمند فعال بودن گزینه \&\fB\-mcpu=future\fR (یا جدیدتر) است.
.IP \fB\-mrop\-protect\fR 4
.IX Item "-mrop-protect"
.PD 0
.IP \fB\-mno\-rop\-protect\fR 4
.IX Item "-mno-rop-protect"
.PD
دستورالعمل‌های محافظت ROP را در صورتی که پردازنده هدف از آن‌ها پشتیبانی کند، تولید می‌کند (تولید نمی‌کند). در حال حاضر این گزینه بهینه‌سازی جمع‌بندی (\fB\-fshrink\-wrap\fR) را غیرفعال می‌کند.
.IP \fB\-mprivileged\fR 4
.IX Item "-mprivileged"
.PD 0
.IP \fB\-mno\-privileged\fR 4
.IX Item "-mno-privileged"
.PD
کدی را تولید می‌کند (تولید نمی‌کند) که در وضعیت ممتاز (privileged state) اجرا می‌شود.
.IP \fB\-mblock\-ops\-unaligned\-vsx\fR 4
.IX Item "-mblock-ops-unaligned-vsx"
.PD 0
.IP \fB\-mno\-block\-ops\-unaligned\-vsx\fR 4
.IX Item "-mno-block-ops-unaligned-vsx"
.PD
بارگذاری‌ها و ذخیره‌سازی‌های ناهم‌تراز vsx را برای بسط درون‌خطی توابع \f(CW\*(C`memcpy\*(C'\fR و \f(CW\*(C`memmove\*(C'\fR تولید می‌کند (تولید نمی‌کند).
.IP \fB\-msplat\-word\-constant\fR 4
.IX Item "-msplat-word-constant"
.PD 0
.IP \fB\-mno\-splat\-word\-constant\fR 4
.IX Item "-mno-splat-word-constant"
.PD
کدی را تولید می‌کند (تولید نمی‌کند) که از دستورالعمل \f(CW\*(C`XXSPLTIW\*(C'\fR استفاده می‌کند. این گزینه به‌طور پیش‌فرض فعال است.
.IP \fB\-msplat\-float\-constant\fR 4
.IX Item "-msplat-float-constant"
.PD 0.IP \fB\-mno\-splat\-float\-constant\fR 4
.IX Item "-mno-splat-float-constant"
.PD
کدی تولید می‌کند (یا تولید نمی‌کند) که از دستورالعمل \f(CW\*(C`XXSPLTIDP\*(C'\fR استفاده می‌کند.
این گزینه به‌طور پیش‌فرض فعال است.
.IP \fB\-mieee128\-constant\fR 4
.IX Item "-mieee128-constant"
.PD 0
.IP \fB\-mno\-ieee128\-constant\fR 4
.IX Item "-mno-ieee128-constant"
.PD
کدی تولید می‌کند (یا تولید نمی‌کند) که از دستورالعمل \f(CW\*(C`LXVKQ\*(C'\fR استفاده می‌کند.
این گزینه به‌طور پیش‌فرض فعال است.
.IP \fB\-mwarn\-altivec\-long\fR 4
.IX Item "-mwarn-altivec-long"
.PD 0
.IP \fB\-mno\-warn\-altivec\-long\fR 4
.IX Item "-mno-warn-altivec-long"
.PD
هشدارها در مورد استفاده از نوع منسوخ‌شده‌ی \fBvector long ...\fR در Altivec را فعال یا غیرفعال می‌کند. این گزینه به‌طور پیش‌فرض فعال است.
.PP
\fIگزینه‌های RX\fR
.IX Subsection "RX Options"
.PP
این گزینه‌های خط فرمان برای مقصدهای RX تعریف شده‌اند:
.IP \fB\-m64bit\-doubles\fR 4
.IX Item "-m64bit-doubles"
.PD 0
.IP \fB\-m32bit\-doubles\fR 4
.IX Item "-m32bit-doubles"
.PD
اندازه‌ی نوع داده‌ی \f(CW\*(C`double\*(C'\fR را ۶۴ بیت (\fB\-m64bit\-doubles\fR)
یا ۳۲ بیت (\fB\-m32bit\-doubles\fR) تعیین می‌کند. مقدار پیش‌فرض
\&\fB\-m32bit\-doubles\fR است. \fIنکته:\fR سخت‌افزار ممیز شناور RX تنها
روی مقادیر ۳۲ بیتی کار می‌کند، به همین دلیل پیش‌فرض
\&\fB\-m32bit\-doubles\fR است.
.IP \fB\-fpu\fR 4
.IX Item "-fpu"
.PD 0
.IP \fB\-nofpu\fR 4
.IX Item "-nofpu"
.PD
استفاده از سخت‌افزار ممیز شناور RX را فعال (\fB\-fpu\fR) یا غیرفعال (\fB\-nofpu\fR)
می‌کند. پیش‌فرض برای سری RX600 فعال و برای سری RX200 غیرفعال است.
.Sp
دستورالعمل‌های ممیز شناور تنها برای مقادیر ممیز شناور ۳۲ بیتی تولید می‌شوند،
بنابراین اگر از گزینه‌ی \fB\-m64bit\-doubles\fR استفاده شود، سخت‌افزار FPU
برای داده‌های نوع double استفاده نخواهد شد.
.Sp
\&\fIنکته:\fR اگر گزینه‌ی \fB\-fpu\fR فعال باشد، گزینه‌ی
\&\fB\-funsafe\-math\-optimizations\fR نیز به‌طور خودکار فعال می‌شود.
دلیل این امر آن است که خود دستورالعمل‌های RX FPU ناامن هستند.
.IP \fB\-mcpu=\fR\fIname\fR 4
.IX Item "-mcpu=name"
نوع پردازنده‌ی RX مقصد را انتخاب می‌کند. در حال حاضر سه نوع پشتیبانی
می‌شوند: سخت‌افزار عمومی سری‌های \fBRX600\fR و \fBRX200\fR، و
پردازنده‌ی خاص \fBRX610\fR. مقدار پیش‌فرض \fBRX600\fR است.
.Sp
تنها تفاوت میان \fBRX600\fR و \fBRX610\fR در این است که
\&\fBRX610\fR از دستورالعمل \f(CW\*(C`MVTIPL\*(C'\fR پشتیبانی نمی‌کند.
.Sp
سری \fBRX200\fR فاقد واحد سخت‌افزاری ممیز شناور است و بنابراین هنگامی که
این نوع انتخاب شود، \fB\-nofpu\fR به‌طور پیش‌فرض فعال می‌گردد.
.IP \fB\-mbig\-endian\-data\fR 4
.IX Item "-mbig-endian-data"
.PD 0
.IP \fB\-mlittle\-endian\-data\fR 4
.IX Item "-mlittle-endian-data"
.PD
داده‌ها (نه کدها) را در قالب big\-endian ذخیره می‌کند. پیش‌فرض
\&\fB\-mlittle\-endian\-data\fR است؛ یعنی ذخیره‌سازی داده‌ها در قالب little\-endian.
.IP \fB\-msmall\-data\-limit=\fR\fIN\fR 4
.IX Item "-msmall-data-limit=N"
حداکثر اندازه‌ی متغیرهای سراسری و ایستا بر حسب بایت را مشخص می‌کند
که می‌توانند در ناحیه‌ی داده‌های کوچک (small data area) قرار گیرند.
استفاده از این ناحیه می‌تواند به تولید کدی کوچک‌تر و سریع‌تر منجر شود،
اما اندازه‌ی این ناحیه محدود است و برنامه‌نویس باید اطمینان حاصل کند
که این ناحیه سرریز نشود. همچنین هنگام استفاده از ناحیه‌ی داده‌های کوچک،
یکی از ثبات‌های RX (معمولاً \f(CW\*(C`r13\*(C'\fR) برای اشاره به این ناحیه رزرو می‌شود،
بنابراین دیگر برای استفاده توسط کامپایلر در دسترس نخواهد بود. این امر در صورتی
که متغیرها به جای نگهداری در این ثبات بر روی پشته قرار گیرند، می‌تواند به کدی
کندتر و/یا بزرگ‌تر منجر شود.
.Sp
توجه داشته باشید، متغیرهای مشترک (متغیرهایی که مقداردهی اولیه نشده‌اند) و
مقادیر ثابت در ناحیه‌ی داده‌های کوچک قرار نمی‌گیرند، چرا که به بخش‌های
دیگری در فایل اجرایی خروجی تخصیص داده می‌شوند.
.Sp
مقدار پیش‌فرض صفر است که این ویژگی را غیرفعال می‌کند. توجه داشته باشید
که این ویژگی با سطوح بهینه‌سازی بالاتر (\fB\-O2\fR و غیره) به‌طور پیش‌فرض فعال
نمی‌شود، زیرا رزرو یک ثبات ممکن است اثرات زیانباری داشته باشد. این به عهده‌ی
برنامه‌نویس است که با آزمایش دریابد آیا این ویژگی برای برنامه‌اش سودمند است یا خیر.
برای توضیحات مربوط به نحوه‌ی انتخاب ثبات واقعی جهت نگهداری اشاره‌گر ناحیه‌ی
داده‌های کوچک، شرح گزینه‌ی \fB\-mpid\fR را ببینید.
.IP \fB\-msim\fR 4
.IX Item "-msim"
.PD 0
.IP \fB\-mno\-sim\fR 4
.IX Item "-mno-sim"
.PD
از زمان اجرای شبیه‌ساز (simulator runtime) استفاده می‌کند. حالت پیش‌فرض،
استفاده از زمان اجرای خاص برد libgloss است.
.IP \fB\-mas100\-syntax\fR 4
.IX Item "-mas100-syntax"
.PD 0
.IP \fB\-mno\-as100\-syntax\fR 4
.IX Item "-mno-as100-syntax"
.PD
هنگام تولید خروجی اسمبلر، از نحوی استفاده می‌کند که با اسمبلر AS100
متعلق به شرکت Renesas سازگار است. این نحو توسط اسمبلر GAS نیز قابل
پردازش است، اما محدودیت‌هایی دارد، بنابراین به‌طور پیش‌فرض تولید نمی‌شود.
.IP \fB\-mmax\-constant\-size=\fR\fIN\fR 4
.IX Item "-mmax-constant-size=N"
حداکثر اندازه‌ی یک مقدار ثابت (بر حسب بایت) را که می‌تواند به‌عنوان یک عملوند
در یک دستورالعمل RX استفاده شود مشخص می‌کند. گرچه مجموعه‌دستورالعمل‌های RX
اجازه‌ی استفاده از ثوابتی تا طول ۴ بایت را در دستورالعمل‌ها می‌دهد، اما مقدار طولانی‌تر
به معنای دستورالعمل طولانی‌تر است. بنابراین در برخی شرایط محدود کردن اندازه‌ی
ثوابت استفاده‌شده در دستورالعمل‌ها می‌تواند سودمند باشد. ثوابتی که بیش از حد
بزرگ هستند، در یک مخزن مقادیر ثابت (constant pool) قرار گرفته و از طریق
ارجاع غیرمستقیم ثبات‌ها فراخوانی می‌شوند.
.Sp
مقدار \fIN\fR می‌تواند عددی بین 0 تا 4 باشد. مقدار 0 (پیش‌فرض) یا 4
به این معناست که ثوابت با هر اندازه‌ای مجاز هستند.
.IP \fB\-mrelax\fR 4
.IX Item "-mrelax"
کاهش طول کد توسط پیونددهنده (linker relaxation) را فعال می‌کند. فرایندی است
که طی آن پیونددهنده با یافتن نسخه‌های کوتاه‌تر از دستورالعمل‌های مختلف،
تلاش می‌کند اندازه‌ی برنامه را کاهش دهد. به‌طور پیش‌فرض غیرفعال است.
.IP \fB\-mint\-register=\fR\fIN\fR 4
.IX Item "-mint-register=N"
تعداد ثبات‌های رزروشده برای توابع گرداننده‌ی وقفه‌ی سریع را مشخص می‌کند.
مقدار \fIN\fR می‌تواند بین 0 تا 4 باشد. مقدار 1 به این معنی است که ثبات
\f(CW\*(C`r13\*(C'\fR برای استفاده‌ی انحصاری گرداننده‌های وقفه‌ی سریع رزرو می‌شود.
مقدار 2 ثبات‌های \f(CW\*(C`r13\*(C'\fR و \f(CW\*(C`r12\*(C'\fR را رزرو می‌کند. مقدار 3
ثبات‌های \f(CW\*(C`r13\*(C'\fR، \f(CW\*(C`r12\*(C'\fR و \f(CW\*(C`r11\*(C'\fR را رزرو نموده
و مقدار 4 ثبات‌های \f(CW\*(C`r13\*(C'\fR تا \f(CW\*(C`r10\*(C'\fR را رزرو می‌کند.
مقدار 0 (پیش‌فرض) هیچ ثباتی را رزرو نمی‌کند.
.IP \fB\-msave\-acc\-in\-interrupts\fR 4
.IX Item "-msave-acc-in-interrupts"
مشخص می‌کند که توابع گرداننده‌ی وقفه باید ثبات انباشتگر (accumulator) را حفظ کنند.
این کار تنها زمانی ضروری است که کدهای عادی ممکن است از ثبات انباشتگر استفاده کنند؛
برای مثال به این دلیل که ضرب‌های ۶۴ بیتی انجام می‌دهند. حالت پیش‌فرض نادیده گرفتن
انباشتگر است، چرا که این امر گرداننده‌های وقفه را سریع‌تر می‌کند.
.IP \fB\-mpid\fR 4
.IX Item "-mpid"
.PD 0
.IP \fB\-mno\-pid\fR 4
.IX Item "-mno-pid"
.PD
تولید داده‌های مستقل از موقعیت (position\-independent data) را فعال می‌کند. در صورت
فعال بودن، هرگونه دسترسی به داده‌های ثابت از طریق یک آفست نسبت به یک آدرس پایه
که در یک ثبات نگهداری می‌شود انجام می‌گیرد. این ویژگی امکان تعیین مکان داده‌های
ثابت را در زمان اجرا بدون نیاز به بازنشانی مکان (relocation) فایل اجرایی فراهم
می‌سازد، که برای برنامه‌های توکار با محدودیت حافظه سودمند است. داده‌هایی که قابل
تغییر هستند تحت تأثیر این گزینه قرار نمی‌گیرند.
.Sp
توجه داشته باشید که استفاده از این ویژگی یک ثبات (معمولاً \f(CW\*(C`r13\*(C'\fR) را برای
آدرس پایه‌ی داده‌های ثابت رزرو می‌کند. این امر می‌تواند منجر به کدی کندتر و/یا
بزرگ‌تر، به‌ویژه در توابع پیچیده شود.
.Sp
ثبات واقعیِ انتخاب‌شده برای نگهداری آدرس پایه‌ی داده‌های ثابت، به این بستگی دارد که
آیا گزینه‌های خط فرمان \fB\-msmall\-data\-limit\fR و/یا \fB\-mint\-register\fR فعال
هستند یا خیر. با شروع از ثبات \f(CW\*(C`r13\*(C'\fR و حرکت به سمت پایین، ثبات‌ها ابتدا
برای برآورده ساختن نیازمندی‌های \fB\-mint\-register\fR، سپس \fB\-mpid\fR و در نهایت
\&\fB\-msmall\-data\-limit\fR تخصیص می‌یابند. بنابراین اگر هر دو گزینه‌ی
\&\fB\-mint\-register=4\fR و \fB\-mpid\fR در خط فرمان مشخص شده باشند، این امکان
وجود دارد که ثبات ناحیه‌ی داده‌های کوچک \f(CW\*(C`r8\*(C'\fR باشد.
.Sp
این ویژگی به‌طور پیش‌فرض فعال نیست. حالت پیش‌فرض را می‌توان از طریق گزینه‌ی
خط فرمان \fB\-mno\-pid\fR بازیابی کرد.
.IP \fB\-mno\-warn\-multiple\-fast\-interrupts\fR 4
.IX Item "-mno-warn-multiple-fast-interrupts".PD 0
.IP \fB\-mwarn\-multiple\-fast\-interrupts\fR 4
.IX Item "-mwarn-multiple-fast-interrupts"
.PD
از صدور پیام هشدار توسط GCC در صورتی که هنگام کامپایل یک فایل بیش از یک گرداننده وقفه سریع (fast interrupt handler) پیدا کند، جلوگیری می‌کند. حالت پیش‌فرض صدور هشدار برای هر گرداننده وقفه سریع اضافیِ پیدا شده است، زیرا RX تنها از یک وقفه این‌چنینی پشتیبانی می‌کند.
.IP \fB\-mallow\-string\-insns\fR 4
.IX Item "-mallow-string-insns"
.PD 0
.IP \fB\-mno\-allow\-string\-insns\fR 4
.IX Item "-mno-allow-string-insns"
.PD
استفاده از دستورالعمل‌های دستکاری رشته
\&\f(CW\*(C`SMOVF\*(C'\fR، \f(CW\*(C`SCMPU\*(C'\fR، \f(CW\*(C`SMOVB\*(C'\fR، \f(CW\*(C`SMOVU\*(C'\fR، \f(CW\*(C`SUNTIL\*(C'\fR
\&\f(CW\*(C`SWHILE\*(C'\fR و همچنین دستورالعمل \f(CW\*(C`RMPA\*(C'\fR را فعال یا غیرفعال می‌کند. این
دستورالعمل‌ها ممکن است پیش‌واکشی (prefetch) داده انجام دهند، که در صورت دسترسی به
یک ثبات I/O ایمن نیست. (برای اطلاعات بیشتر به بخش 12.2.7 از RX62N Group User\*(Aqs Manual
مراجعه کنید).
.Sp
حالت پیش‌فرض مجاز دانستن این دستورالعمل‌ها است، اما برای GCC ممکن نیست که
به‌طور قابل اتکا تمام شرایطی را که ممکن است از یک دستور رشته‌ای برای دسترسی به یک ثبات I/O
استفاده شود تشخیص دهد، بنابراین استفاده از آن‌ها نمی‌تواند به‌صورت خودکار
غیرفعال شود. در عوض، بر عهده برنامه‌نویس است که اگر برنامه‌اش به فضای I/O
دسترسی دارد، از گزینه \fB\-mno\-allow\-string\-insns\fR استفاده کند.
.Sp
هنگامی که این دستورالعمل‌ها فعال باشند، GCC نماد پیش‌پردازنده سی
\f(CW\*(C`_\|_RX_ALLOW_STRING_INSNS_\|_\*(C'\fR را تعریف می‌کند، و در غیر این صورت نماد
\f(CW\*(C`_\|_RX_DISALLOW_STRING_INSNS_\|_\*(C'\fR را تعریف می‌نماید.
.IP \fB\-mjsr\fR 4
.IX Item "-mjsr"
.PD 0
.IP \fB\-mno\-jsr\fR 4
.IX Item "-mno-jsr"
.PD
فقط (یا نه فقط) از دستورالعمل‌های \f(CW\*(C`JSR\*(C'\fR برای دسترسی به توابع استفاده می‌کند.
هنگامی که اندازه کد از محدوده دستورالعمل‌های \f(CW\*(C`BSR\*(C'\fR فراتر رود، می‌توان از این گزینه
استفاده کرد. توجه داشته باشید که \fB\-mno\-jsr\fR به معنای عدم استفاده از
\&\f(CW\*(C`JSR\*(C'\fR نیست، بلکه به این معناست که از هر نوع پرشی (branch) می‌توان استفاده کرد.
.IP \fB\-mlra\fR 4
.IX Item "-mlra"
از تخصیص‌دهنده ثبات جدید LRA استفاده می‌کند. به‌طور پیش‌فرض، از تخصیص‌دهنده قدیمی "reload"
استفاده می‌شود.
.PP
\&\fIنکته:\fR گزینه خط فرمان عمومی GCC به نام \fB\-ffixed\-\fR\fIreg\fR
در پورت RX، هنگامی که همراه با ویژگی تابع
\&\f(CW\*(C`interrupt\*(C'\fR استفاده شود، اهمیت ویژه‌ای دارد. این ویژگی نشان‌دهنده
تابعی است که برای پردازش وقفه‌های سریع در نظر گرفته شده است. GCC اطمینان
حاصل می‌کند که فقط از ثبات‌های \f(CW\*(C`r10\*(C'\fR، \f(CW\*(C`r11\*(C'\fR، \f(CW\*(C`r12\*(C'\fR
و/یا \f(CW\*(C`r13\*(C'\fR استفاده کند و این تنها در صورتی است که استفاده عادی از
ثبات‌های متناظر از طریق گزینه‌های خط فرمان
\&\fB\-ffixed\-\fR\fIreg\fR یا \fB\-mint\-register\fR محدود شده باشد.
.PP
\fIگزینه‌های S/390 و zSeries\fR
.IX Subsection "S/390 and zSeries Options"
.PP
این‌ها گزینه‌های \fB\-m\fR هستند که برای معماری S/390 و zSeries تعریف شده‌اند.
.IP \fB\-mhard\-float\fR 4
.IX Item "-mhard-float"
.PD 0
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
.PD
برای عملیات ممیز شناور، از دستورالعمل‌ها و ثبات‌های ممیز شناور سخت‌افزاری استفاده می‌کند (یا
نمی‌کند). هنگامی که \fB\-msoft\-float\fR مشخص شود، توابع موجود در
\fIlibgcc.a\fR برای انجام عملیات ممیز شناور به کار می‌روند. هنگامی که
\fB\-mhard\-float\fR مشخص شود، کامپایلر دستورالعمل‌های ممیز شناور IEEE تولید می‌کند.
این حالت پیش‌فرض است.
.IP \fB\-mhard\-dfp\fR 4
.IX Item "-mhard-dfp"
.PD 0
.IP \fB\-mno\-hard\-dfp\fR 4
.IX Item "-mno-hard-dfp"
.PD
برای عملیات ممیز شناور ده‌دهی، از دستورالعمل‌های سخت‌افزاری ممیز شناور ده‌دهی استفاده می‌کند
(یا نمی‌کند). هنگامی که \fB\-mno\-hard\-dfp\fR مشخص شود، توابع موجود در
\fIlibgcc.a\fR برای انجام عملیات ممیز شناور ده‌دهی به کار می‌روند. هنگامی که
\fB\-mhard\-dfp\fR مشخص شود، کامپایلر دستورالعمل‌های سخت‌افزاری ممیز شناور ده‌دهی
تولید می‌کند. این گزینه برای \fB\-march=z9\-ec\fR یا بالاتر پیش‌فرض است.
.IP \fB\-mlong\-double\-64\fR 4
.IX Item "-mlong-double-64"
.PD 0
.IP \fB\-mlong\-double\-128\fR 4
.IX Item "-mlong-double-128"
.PD
این گزینه‌ها اندازه نوع داده \f(CW\*(C`long double\*(C'\fR را کنترل می‌کنند. اندازه
۶۴ بیتی باعث می‌شود نوع داده \f(CW\*(C`long double\*(C'\fR معادل با نوع داده \f(CW\*(C`double\*(C'\fR
شود. این حالت پیش‌فرض است.
.IP \fB\-mbackchain\fR 4
.IX Item "-mbackchain"
.PD 0
.IP \fB\-mno\-backchain\fR 4
.IX Item "-mno-backchain"
.PD
آدرس قاب (frame) فراخواننده را به عنوان اشاره‌گر backchain در قاب پشته
فراخوانده‌شده ذخیره می‌کند (یا ذخیره نمی‌کند).
یک backchain ممکن است برای امکان اشکال‌زدایی با استفاده از ابزارهایی که اطلاعات قاب
فراخوانی DWARF را تشخیص نمی‌دهند، لازم باشد.
هنگامی که \fB\-mno\-packed\-stack\fR فعال باشد، اشاره‌گر backchain در انتهای
قاب پشته ذخیره می‌شود؛ هنگامی که \fB\-mpacked\-stack\fR فعال باشد،
backchain در بالاترین کلمه (word) از ناحیه ذخیره ثبات ۹۶/۱۶۰ بایتی قرار می‌گیرد.
.Sp
به‌طور کلی، کدی که با \fB\-mbackchain\fR کامپایل شده است، از نظر فراخوانی با کدی که با
\fB\-mno\-backchain\fR کامپایل شده سازگار است (call\-compatible)؛ با این حال، استفاده از
backchain برای اهداف اشکال‌زدایی معمولاً نیازمند این است که تمام باینری با
\&\fB\-mbackchain\fR ساخته شود. توجه داشته باشید که ترکیب \fB\-mbackchain\fR،
\&\fB\-mpacked\-stack\fR و \fB\-mhard\-float\fR پشتیبانی نمی‌شود. برای ساخت
هسته لینوکس از \fB\-msoft\-float\fR استفاده کنید.
.Sp
پیش‌فرض این است که backchain نگهداری نشود.
.IP \fB\-mpacked\-stack\fR 4
.IX Item "-mpacked-stack"
.PD 0
.IP \fB\-mno\-packed\-stack\fR 4
.IX Item "-mno-packed-stack"
.PD
از چینش پشته فشرده (packed stack layout) استفاده می‌کند (یا نمی‌کند). هنگامی که \fB\-mno\-packed\-stack\fR
مشخص شود، کامپایلر تمام فیلدهای ناحیه ذخیره ثبات ۹۶/۱۶۰ بایتی را فقط برای هدف پیش‌فرض
آن‌ها استفاده می‌کند؛ فیلدهای بلااستفاده همچنان فضای پشته را اشغال می‌کنند.
هنگامی که \fB\-mpacked\-stack\fR مشخص شود، شیارهای (slots) ذخیره ثبات به‌صورت متراکم در
بالای ناحیه ذخیره ثبات چیده می‌شوند؛ فضای استفاده‌نشده برای اهداف دیگر دوباره استفاده می‌شود،
که امکان استفاده بهینه‌تر از فضای پشته موجود را فراهم می‌آورد. با این حال، هنگامی که
\fB\-mbackchain\fR نیز فعال باشد، بالاترین کلمه از ناحیه ذخیره همیشه برای ذخیره
backchain استفاده می‌شود و ثبات آدرس بازگشت همیشه دو کلمه پایین‌تر از backchain ذخیره می‌شود.
.Sp
تا زمانی که از backchain قاب پشته استفاده نشود، کد تولیدشده با
\&\fB\-mpacked\-stack\fR از نظر فراخوانی با کد تولیدشده با
\&\fB\-mno\-packed\-stack\fR سازگار است. توجه داشته باشید که برخی از نسخه‌های غیر FSF
از GCC 2.95 برای S/390 یا zSeries کدی تولید می‌کردند که از backchain قاب پشته در زمان
اجرا استفاده می‌کرد، نه فقط برای اهداف اشکال‌زدایی. چنین کدی از نظر فراخوانی با کدی که با
\fB\-mpacked\-stack\fR کامپایل شده سازگار نیست. همچنین، توجه داشته باشید که ترکیب
\fB\-mbackchain\fR، \&\fB\-mpacked\-stack\fR و \fB\-mhard\-float\fR پشتیبانی نمی‌شود.
برای ساخت هسته لینوکس از \fB\-msoft\-float\fR استفاده کنید.
.Sp
حالت پیش‌فرض عدم استفاده از چینش پشته فشرده است.
.IP \fB\-msmall\-exec\fR 4
.IX Item "-msmall-exec"
.PD 0
.IP \fB\-mno\-small\-exec\fR 4
.IX Item "-mno-small-exec"
.PD
کدی تولید می‌کند (یا تولید نمی‌کند) که از دستورالعمل \f(CW\*(C`bras\*(C'\fR برای انجام
فراخوانی‌های زیرروال استفاده می‌کند.
این تنها در صورتی به‌طور قابل اطمینان کار می‌کند که اندازه کل فایل اجرایی از
64k فراتر نرود. پیش‌فرض، استفاده از دستورالعمل \f(CW\*(C`basr\*(C'\fR به جای آن است،
که چنین محدودیتی ندارد.
.IP \fB\-m64\fR 4
.IX Item "-m64"
.PD 0
.IP \fB\-m31\fR 4
.IX Item "-m31"
.PD
هنگامی که \fB\-m31\fR مشخص شود، کدی منطبق بر ABI مربوط به
GNU/Linux برای S/390 تولید می‌کند. هنگامی که \fB\-m64\fR مشخص شود،
کدی منطبق بر ABI مربوط به GNU/Linux برای zSeries تولید می‌کند. این امر به‌ویژه
به GCC اجازه می‌دهد دستورالعمل‌های ۶۴ بیتی تولید کند. برای مقاصد
\fBs390\fR، پیش‌فرض \fB\-m31\fR است، در حالی که برای مقاصد \fBs390x\fR
پیش‌فرض \fB\-m64\fR می‌باشد. توجه داشته باشید که \fB\-m31\fR منسوخ شده است و
پشتیبانی از آن حذف خواهد شد.
.IP \fB\-mzarch\fR 4
.IX Item "-mzarch"
.PD 0
.IP \fB\-mesa\fR 4
.IX Item "-mesa"
.PD
هنگامی که \fB\-mzarch\fR مشخص شود، کدی با استفاده از دستورالعمل‌های
موجود در z/Architecture تولید می‌کند.
هنگامی که \fB\-mesa\fR مشخص شود، کدی با استفاده از دستورالعمل‌های
موجود در ESA/390 تولید می‌کند. توجه داشته باشید که \fB\-mesa\fR همراه با
\fB\-m64\fR امکان‌پذیر نیست.
هنگام تولید کدی که با ABI مربوط به GNU/Linux برای S/390 مطابقت دارد،
پیش‌فرض \fB\-mesa\fR است. هنگام تولید کدی که با ABI مربوط به
GNU/Linux برای zSeries مطابقت دارد، پیش‌فرض \fB\-mzarch\fR است..IP \fB\-mhtm\fR 4
.IX Item "-mhtm"
.PD 0
.IP \fB\-mno\-htm\fR 4
.IX Item "-mno-htm"
.PD
گزینهٔ \fB\-mhtm\fR مجموعه‌ای از توابع توکار (builtins) را فعال می‌کند که از دستورالعمل‌های
موجود در قابلیت اجرای تراکنشی (transactional execution facility) معرفی‌شده در
نسل ماشین‌های IBM zEnterprise EC12 بهره می‌برند؛
\&\fBS/390 System z Built\-in Functions\fR.
گزینهٔ \fB\-mhtm\fR هنگام استفاده از \fB\-march=zEC12\fR به‌طور پیش‌فرض فعال است.
.IP \fB\-mvx\fR 4
.IX Item "-mvx"
.PD 0
.IP \fB\-mno\-vx\fR 4
.IX Item "-mno-vx"
.PD
هنگامی که \fB\-mvx\fR مشخص شود، کدی تولید می‌شود که از دستورالعمل‌های
ارائه‌شده توسط قابلیت افزونهٔ برداری (vector extension facility) معرفی‌شده با
نسل ماشین IBM z13 استفاده می‌کند.
این گزینه ABI را برای برخی از مقادیر نوع برداری با توجه به
ترازسازی (alignment) و قراردادهای فراخوانی (calling conventions) تغییر می‌دهد. در صورتی که مقادیر نوع برداری
در زمینه‌ای مرتبط با ABI استفاده شوند، یک دستور GAS \fB.gnu_attribute\fR
برای نشانه‌گذاری فایل دودویی حاصل با ABI استفاده‌شده، اضافه می‌شود.
گزینهٔ \fB\-mvx\fR هنگام استفاده از \fB\-march=z13\fR به‌طور پیش‌فرض فعال است.
.IP \fB\-mzvector\fR 4
.IX Item "-mzvector"
.PD 0
.IP \fB\-mno\-zvector\fR 4
.IX Item "-mno-zvector"
.PD
گزینهٔ \fB\-mzvector\fR افزونه‌های زبان برداری و توابع توکار را که از
دستورالعمل‌های قابلیت افزونهٔ برداری معرفی‌شده با نسل ماشین IBM z13
بهره می‌برند، فعال می‌کند.
این گزینه پشتیبانی از \fBvector\fR را به‌عنوان یک کلمهٔ کلیدی برای تعریف
متغیرها و آرگومان‌های نوع برداری اضافه می‌کند. \fBvector\fR تنها زمانی در
دسترس است که افزونه‌های GNU فعال باشند. هنگام درخواست تطابق دقیق
با استانداردها، مثلاً با \fB\-std=c99\fR، این کلمه بسط داده نمی‌شود.
علاوه بر توابع توکار سطح پایین GCC، گزینهٔ \fB\-mzvector\fR مجموعه‌ای از
توابع توکار اضافه‌شده برای سازگاری با پیاده‌سازی‌های سبک AltiVec مانند
Power و Cell را فعال می‌سازد. برای استفاده از این توابع توکار،
باید فایل سرآیند \fIvecintrin.h\fR را بگنجانید.
گزینهٔ \fB\-mzvector\fR به‌طور پیش‌فرض غیرفعال است.
.IP \fB\-mmvcle\fR 4
.IX Item "-mmvcle"
.PD 0
.IP \fB\-mno\-mvcle\fR 4
.IX Item "-mno-mvcle"
.PD
تولید (یا عدم تولید) کد با استفاده از دستورالعمل \f(CW\*(C`mvcle\*(C'\fR جهت
انجام جابه‌جایی‌های بلوکی. وقتی \fB\-mno\-mvcle\fR مشخص شود، در عوض از
یک حلقهٔ \f(CW\*(C`mvc\*(C'\fR استفاده می‌شود. این گزینه پیش‌فرض است مگر اینکه
بهینه‌سازی برای اندازه (size) فعال باشد.
.IP \fB\-mdebug\fR 4
.IX Item "-mdebug"
.PD 0
.IP \fB\-mno\-debug\fR 4
.IX Item "-mno-debug"
.PD
چاپ کردن (یا نکردن) اطلاعات اشکال‌زدایی اضافی هنگام کامپایل.
پیش‌فرض بر این است که اطلاعات اشکال‌زدایی چاپ نشود.
.IP \fB\-march=\fR\fIcpu\-type\fR 4
.IX Item "-march=cpu-type"
تولید کدی که بر روی \fIcpu\-type\fR اجرا شود، که نام سیستمی نشان‌دهندهٔ
یک نوع پردازندهٔ خاص است. مقادیر ممکن برای \fIcpu\-type\fR عبارتند از
\&\fBz900\fR/\fBarch5\fR، \fBz990\fR/\fBarch6\fR،
\&\fBz9\-109\fR، \fBz9\-ec\fR/\fBarch7\fR، \fBz10\fR/\fBarch8\fR،
\&\fBz196\fR/\fBarch9\fR، \fBzEC12\fR، \fBz13\fR/\fBarch11\fR،
\&\fBz14\fR/\fBarch12\fR، \fBz15\fR/\fBarch13\fR،
\&\fBz16\fR/\fBarch14\fR، \fBz17\fR/\fBarch15\fR و \fBnative\fR.
.Sp
پیش‌فرض \fB\-march=z900\fR است.
.Sp
مشخص کردن \fBnative\fR به‌عنوان نوع پردازنده می‌تواند برای انتخاب بهترین
گزینهٔ معماری متناسب با پردازندهٔ میزبان به کار رود.
در صورتی که GCC پردازنده را شناسایی نکند، \fB\-march=native\fR هیچ
تأثیری نخواهد داشت.
.IP \fB\-mtune=\fR\fIcpu\-type\fR 4
.IX Item "-mtune=cpu-type"
تنظیم و بهینه‌سازی کلیه موارد مربوط به کد تولیدشده متناسب با \fIcpu\-type\fR،
به استثنای ABI و مجموعه دستورالعمل‌های در دسترس.
فهرست مقادیر ممکن برای \fIcpu\-type\fR همانند گزینهٔ \fB\-march\fR است.
پیش‌فرض همان مقدار استفاده‌شده برای \fB\-march\fR است.
.IP \fB\-mtpf\-trace\fR 4
.IX Item "-mtpf-trace"
.PD 0
.IP \fB\-mno\-tpf\-trace\fR 4
.IX Item "-mno-tpf-trace"
.PD
تولید کدی که انشعاب‌های مختص سیستم‌عامل TPF OS را به روال‌های ردگیری
(trace routines) در سیستم‌عامل اضافه کند (یا نکند). این گزینه به‌طور پیش‌فرض
غیرفعال است، حتی هنگام کامپایل برای TPF OS.
.IP \fB\-mtpf\-trace\-skip\fR 4
.IX Item "-mtpf-trace-skip"
.PD 0
.IP \fB\-mno\-tpf\-trace\-skip\fR 4
.IX Item "-mno-tpf-trace-skip"
.PD
تولید کدی که مقاصد پیش‌فرض انشعابِ فعال‌شده توسط \fB\-mtpf\-trace\fR را تغییر دهد
(یا ندهد) تا به روال‌های ردگیری تخصصی اشاره کنند که امکان رد کردن
انتخابی ورودی‌های ردگیری تابع را برای TPF OS فراهم می‌آورند. این گزینه
به‌طور پیش‌فرض خاموش است، حتی هنگام کامپایل برای TPF OS و مشخص کردن
\&\fB\-mtpf\-trace\fR.
.IP \fB\-mmain\fR 4
.IX Item "-mmain"
برای مقصد TPF OS، از این گزینه هنگام پیوند دادن (link) جهت افزودن کد
راه‌اندازی (startup code) و سایر گزینه‌های پیونددهنده برای تولید یک شیء اصلی استفاده کنید.
.IP \fB\-mfused\-madd\fR 4
.IX Item "-mfused-madd"
.PD 0
.IP \fB\-mno\-fused\-madd\fR 4
.IX Item "-mno-fused-madd"
.PD
تولید کدی که از دستورالعمل‌های ضرب و جمع ممیز شناور (multiply and accumulate)
استفاده کند (یا نکند). در صورت استفاده از ممیز شناور سخت‌افزاری، این
دستورالعمل‌ها به‌طور پیش‌فرض تولید می‌شوند.
.IP \fB\-mwarn\-framesize=\fR\fIframesize\fR 4
.IX Item "-mwarn-framesize=framesize"
صدور هشدار در صورتی که تابع فعلی از اندازهٔ فریم (frame size) مشخص‌شده فراتر رود.
از آنجا که این بررسی در زمان کامپایل انجام می‌شود، لزوماً به این معنی نیست که هنگام
اجرای برنامه مشکلی واقعی رخ خواهد داد. هدف آن شناسایی توابعی است که با بیشترین
احتمال باعث سرریز پشته (stack overflow) می‌شوند. این گزینه برای محیط‌هایی با اندازهٔ
پشتهٔ محدود مانند هستهٔ لینوکس (Linux kernel) کاربرد دارد.
.Sp
مقدار صفر این هشدار را غیرفعال می‌کند؛ که مقدار پیش‌فرض نیز هست.
.IP \fB\-mwarn\-dynamicstack\fR 4
.IX Item "-mwarn-dynamicstack"
.PD 0
.IP \fB\-mno\-warn\-dynamicstack\fR 4
.IX Item "-mno-warn-dynamicstack"
.PD
صدور هشدار در صورتی که تابع \f(CW\*(C`alloca\*(C'\fR را فراخوانی کند یا از آرایه‌های با
اندازهٔ پویا بهره ببرد. این کار در شرایطی با اندازهٔ پشتهٔ محدود عموماً رویکرد نادرستی است.
.IP \fB\-mstack\-guard=\fR\fIstack\-guard\fR 4
.IX Item "-mstack-guard=stack-guard"
.PD 0
.IP \fB\-mstack\-size=\fR\fIstack\-size\fR 4
.IX Item "-mstack-size=stack-size"
.IP \fB\-mno\-stack\-guard\fR 4
.IX Item "-mno-stack-guard"
.IP \fB\-mno\-stack\-size\fR 4
.IX Item "-mno-stack-size"
.PD
در صورت فعال بودن این گزینه‌ها، بخش پشتی (back end) معماری S/390 دستورالعمل‌های
اضافه‌ای را در مقدمهٔ تابع (function prologue) صادر می‌کند که اگر اندازهٔ پشته به اندازهٔ
\&\fIstack\-guard\fR بایت فراتر از \fIstack\-size\fR برود، یک تله (trap) را تحریک می‌کنند
(به یاد داشته باشید که پشته در S/390 رو به پایین رشد می‌کند).
اگر گزینهٔ \fIstack\-guard\fR مشخص نشود، کوچک‌ترین توان ۲ بزرگ‌تر از اندازهٔ فریمِ
تابع کامپایل‌شده برگزیده می‌شود.
.Sp
این گزینه‌ها برای کمک به اشکال‌زدایی مسائل مربوط به سرریز پشته در نظر گرفته شده‌اند.
کد اضافی تولیدشده سربار ناچیزی ایجاد می‌کند و از این رو می‌توان از آن در سیستم‌های
مشابه عملیاتی نیز بدون افت چشمگیر کارایی استفاده کرد.
.Sp
مقادیر داده‌شده باید دقیقاً از توان‌های ۲ باشند
و \fIstack\-size\fR باید بزرگ‌تر از \fIstack\-guard\fR بوده و از 64k فراتر نرود.
برای کارایی بیشتر، کد اضافه این فرض را در نظر می‌گیرد که پشته از آدرسی آغاز می‌شود
که با مقدار ارائه‌شده توسط \fIstack\-size\fR تراز شده است.
.Sp
گزینهٔ \fB\-mstack\-guard=\fR تنها می‌تواند در کنار \fB\-mstack\-size=\fR
به کار رود. شما می‌توانید این گزینه‌ها را در خط فرمان به ترتیب با
\&\fB\-mno\-stack\-guard\fR و \fB\-mno\-stack\-size\fR بازنویسی (override) کنید.
.IP \fB\-mhotpatch=\fR\fIpre\-halfwords\fR\fB,\fR\fIpost\-halfwords\fR 4
.IX Item "-mhotpatch=pre-halfwords,post-halfwords"
در صورت فعال بودن گزینهٔ hotpatch، یک مقدمهٔ تابع "وصله‌زنی درجا" (hot\-patching) برای تمامی توابع موجود در واحد ترجمه تولید می‌شود.
پیش از برچسب تابع، تعداد مشخص‌شده از دستورالعمل‌های دو بایتی
NOP درج می‌شود (\fIpre\-halfwords\fR، حداکثر ۱۰۰۰۰۰۰). پس از برچسب،
2 * \fIpost\-halfwords\fR بایت با بهره‌گیری از بزرگ‌ترین دستورالعمل‌های شبه-NOP که
معماری مجاز می‌داند افزوده می‌شود (حداکثر ۱۰۰۰۰۰۰).
.Sp
در صورتی که هر دو آرگومان صفر باشند، وصله‌زنی درجا غیرفعال می‌شود.
.Sp
این گزینه را می‌توان برای توابع منفرد با استفاده از مشخصهٔ
\&\f(CW\*(C`hotpatch\*(C'\fR لغو و بازنویسی کرد.
.IP \fB\-mpic\-data\-is\-text\-relative\fR 4
.IX Item "-mpic-data-is-text-relative".PD 0
.IP \fB\-mno\-pic\-data\-is\-text\-relative\fR 4
.IX Item "-mno-pic-data-is-text-relative"
.PD
هنگام کامپایل برای S/390 با \fB\-fpic\fR یا \fB\-fPIC\fR، معمولاً
GCC کدی تولید می‌کند که از آدرس‌دهی نسبی میان کد و داده استفاده می‌نماید. با این حال،
برای وصله‌زدن درجا (hotpatching) ممکن است نیاز باشد بخش‌های جدید \f(CW\*(C`.text\*(C'\fR معرفی
شوند در حالی که از بخش‌های موجود \f(CW\*(C`.data\*(C'\fR و \f(CW\*(C`.bss\*(C'\fR استفاده می‌شود.
در این حالت، از \fB\-mno\-pic\-data\-is\-text\-relative\fR برای اجبار به
آدرس‌دهی از طریق GOT استفاده کنید.
.IP \fB\-mstack\-protector\-guard=\fR\fIguard\fR 4
.IX Item "-mstack-protector-guard=guard"
.PD 0
.IP \fB\-mstack\-protector\-guard\-record\fR 4
.IX Item "-mstack-protector-guard-record"
.PD
تولید کد محافظت از پشته با استفاده از قناری (canary) در \fIguard\fR. مکان‌های
پشتیبانی‌شده عبارتند از \fBglobal\fR برای یک قناری سراسری یا \fBtls\fR برای یک
قناری به ازای هر ریسه در بلوک TLS (پیش‌فرض).
.Sp
گزینه \fB\-mstack\-protector\-guard\-record\fR منجر به تولید بخش
\f(CW\*(C`_\|_stack_protector_loc\*(C'\fR حاوی اشاره‌گرهایی به تمام دستورالعمل‌هایی
می‌شود که آدرس محافظ سراسری را بارگذاری می‌کنند. بنابراین، این گزینه تنها در ترکیب
با \fB\-mstack\-protector\-guard=global\fR اثرگذار خواهد بود. کاربرد در نظر گرفته شده
برای آن در هسته لینوکس است.
.IP \fB\-mindirect\-branch=\fR\fIchoice\fR 4
.IX Item "-mindirect-branch=choice"
.PD 0
.IP \fB\-mindirect\-branch\-jump=\fR\fIchoice\fR 4
.IX Item "-mindirect-branch-jump=choice"
.IP \fB\-mindirect\-branch\-call=\fR\fIchoice\fR 4
.IX Item "-mindirect-branch-call=choice"
.IP \fB\-mfunction\-return=\fR\fIchoice\fR 4
.IX Item "-mfunction-return=choice"
.IP \fB\-mfunction\-return\-mem=\fR\fIchoice\fR 4
.IX Item "-mfunction-return-mem=choice"
.IP \fB\-mfunction\-return\-reg=\fR\fIchoice\fR 4
.IX Item "-mfunction-return-reg=choice"
.PD
این گروه از گزینه‌ها آسیب‌پذیری‌های امنیتی مرتبط با اجرای حدسی (speculative execution)
و پیش‌بینی انشعاب غیرمستقیم را با فعال‌سازی جایگزینی انشعاب‌های غیرمستقیم و بازگشت‌های تابع
با انشعاب‌های مستقیم به یک thunk رفع می‌کنند.
.Sp
مشخص کردن \fIchoice\fR به صورت \fBkeep\fR موجب تولید کد پیش‌فرض می‌شود.
\fBthunk\fR تولید thunkهای برون‌خط (out-of-line) را فعال کرده و انشعاب پیش‌تر
غیرمستقیم را با یک انشعاب مستقیم به thunk جایگزین می‌کند. \fBthunk\-extern\fR
جایگزینی انشعاب را مانند \fBthunk\fR انجام می‌دهد اما thunkها را تولید نمی‌کند.
\fBthunk\-inline\fR تنها با \&\fB\-mindirect\-branch\-jump\fR در دسترس است؛
در برنامه‌های فضای کاربر (user-space) باید استفاده از آن نسبت به \fBthunk\fR ترجیح داده شود
تا از بازکردن صحیح پشته (stack unwinding) و رسیدگی به استثناها پشتیبانی گردد.
.Sp
گزینه \&\fB\-mindirect\-branch\fR مقدار \fB\-mindirect\-branch\-jump\fR
و \fB\-mindirect\-branch\-call\fR را تنظیم می‌کند.
گزینه \&\fB\-mfunction\-return\fR مقدار \fB\-mfunction\-return\-reg\fR
و \fB\-mfunction\-return\-mem.\fR را تنظیم می‌نماید.
.Sp
تمام این گزینه‌ها را می‌توان به ازای هر تابع نیز با استفاده از صفت‌های تابع
(function attributes) تعیین نمود.
.IP \fB\-mindirect\-branch\-table\fR 4
.IX Item "-mindirect-branch-table"
.PD 0
.IP \fB\-mno\-indirect\-branch\-table\fR 4
.IX Item "-mno-indirect-branch-table"
.PD
این گزینه در ترکیب با گزینه‌های \&\fB\-mindirect\-branch\fR و \fB\-mfunction\-return\fR
مفید است. هنگام فعال بودن، موجب تولید جدول‌هایی می‌شود که به مکان‌های انشعاب وصله‌شده
توسط آن گزینه‌ها اشاره می‌کنند. این جدول‌ها در بخش‌هایی با نام‌های
\f(CW\*(C`.s390_indirect_jump\*(C'\fR، \&\f(CW\*(C`.s390_indirect_call\*(C'\fR،
\f(CW\*(C`.s390_return_reg\*(C'\fR، و \&\f(CW\*(C`.s390_return_mem\*(C'\fR
منتشر می‌شوند. هر بخش از آرایه‌ای از عناصر ۳۲ بیتی تشکیل شده است؛ هر مدخل،
آفستِ از آن مدخل تا مکان وصله‌شده را در خود نگه می‌دارد.
.IP \fB\-mfentry\fR 4
.IX Item "-mfentry"
.PD 0
.IP \fB\-mno\-fentry\fR 4
.IX Item "-mno-fentry"
.PD
هنگام استفاده در ترکیب با گزینه \fB\-pg\fR، کد پروفایل‌سازی را با استفاده از
قلاب (hook) \f(CW\*(C`_\|_fentry_\|_\*(C'\fR ارائه‌شده توسط GLIBC 2.29 یا جدیدتر تولید می‌کند.
این مورد تنها برای کدهای ۶۴ بیتی در دسترس است. اگر این گزینه فعال نباشد،
پروفایل‌سازی در عوض از قلاب با کارایی کمترِ \f(CW\*(C`_mcount\*(C'\fR استفاده می‌کند.
.IP \fB\-mrecord\-mcount\fR 4
.IX Item "-mrecord-mcount"
.PD 0
.IP \fB\-mno\-record\-mcount\fR 4
.IX Item "-mno-record-mcount"
.PD
هنگام فعال بودن، بخش \f(CW\*(C`_\|_mcount_loc\*(C'\fR را با مکان‌های تمام فراخوانی‌های
تولیدشده پروفایل‌سازی به \f(CW\*(C`_mcount\*(C'\fR یا \f(CW\*(C`_\|_fentry_\|_\*(C'\fR تولید می‌کند.
.IP \fBmnop\-mcount\fR 4
.IX Item "mnop-mcount"
.PD 0
.IP \fBmno\-nop\-mcount\fR 4
.IX Item "mno-nop-mcount"
.PD
به جای تولید فراخوانی‌ها به \f(CW\*(C`_mcount\*(C'\fR یا \f(CW\*(C`_\|_fentry_\|_\*(C'\fR
با \fB\-pg\fR، دنباله‌ای از دستورالعمل‌های بدون‌عملیات (no-op) با همان طول را در
مکان‌هایی که فراخوانی‌ها باید درج می‌شدند، وارد می‌کند. این مورد را می‌توان در ترکیب با گزینه
\fB\-mrecord\-mcount\fR برای وصله کردن دنباله‌های فراخوانی در فایل شیء بدون کامپایل مجدد
آن استفاده کرد.
.IP \fB\-mpreserve\-args\fR 4
.IX Item "-mpreserve-args"
.PD 0
.IP \fB\-mno\-preserve\-args\fR 4
.IX Item "-mno-preserve-args"
.PD
هنگام فعال بودن، تمام ثبات‌های آرگومان را در پشته ذخیره کرده و اطلاعات CFI
متناظر را تولید می‌کند. این ویژگی برای برنامه‌هایی مفید است که می‌خواهند فرایند
بازکردن پشته مخصوص خود را پیاده‌سازی کنند و نیاز به دسترسی به آرگومان‌های تابع دارند.
.IP \fB\-munaligned\-symbols\fR 4
.IX Item "-munaligned-symbols"
.PD 0
.IP \fB\-mno\-unaligned\-symbols\fR 4
.IX Item "-mno-unaligned-symbols"
.PD
فرض می‌کند که نمادهای خارجی با تراز طبیعی ۱، به‌طور بالقوه ناتراز (unaligned) هستند.
به‌طور پیش‌فرض، فرض می‌شود تمام نمادهای فاقد تراز صریح، همان‌طور که توسط IBM Z ABI الزامی
شده است، روی مرز ۲ بایتی تراز شده‌اند.
.PP
\fIگزینه‌های SH (SH Options)\fR
.IX Subsection "SH Options"
.PP
این گزینه‌های \fB\-m\fR برای پیاده‌سازی‌های SH تعریف شده‌اند:
.IP \fB\-m1\fR 4
.IX Item "-m1"
تولید کد برای SH1.
.IP \fB\-m2\fR 4
.IX Item "-m2"
تولید کد برای SH2.
.IP \fB\-m2e\fR 4
.IX Item "-m2e"
تولید کد برای SH2e.
.IP \fB\-m2a\-nofpu\fR 4
.IX Item "-m2a-nofpu"
تولید کد برای SH2a فاقد FPU، یا برای یک SH2a\-FPU به گونه‌ای که از
واحد ممیز شناور استفاده نشود.
.IP \fB\-m2a\-single\-only\fR 4
.IX Item "-m2a-single-only"
تولید کد برای SH2a\-FPU به گونه‌ای که از هیچ‌یک از عملیات ممیز شناور با
دقت مضاعف (double-precision) استفاده نشود.
.IP \fB\-m2a\-single\fR 4
.IX Item "-m2a-single"
تولید کد برای SH2a\-FPU با فرض اینکه واحد ممیز شناور به‌طور پیش‌فرض
در حالت دقت منفرد (single-precision) است.
.IP \fB\-m2a\fR 4
.IX Item "-m2a"
تولید کد برای SH2a\-FPU با فرض اینکه واحد ممیز شناور به‌طور پیش‌فرض
در حالت دقت مضاعف (double-precision) است.
.IP \fB\-m3\fR 4
.IX Item "-m3"
تولید کد برای SH3.
.IP \fB\-m3e\fR 4
.IX Item "-m3e"
تولید کد برای SH3e.
.IP \fB\-m4\-nofpu\fR 4
.IX Item "-m4-nofpu"
تولید کد برای SH4 فاقد واحد ممیز شناور.
.IP \fB\-m4\-single\-only\fR 4
.IX Item "-m4-single-only"
تولید کد برای SH4 دارای واحد ممیز شناوری که تنها از محاسبات
دقت منفرد پشتیبانی می‌کند.
.IP \fB\-m4\-single\fR 4
.IX Item "-m4-single"
تولید کد برای SH4 با فرض اینکه واحد ممیز شناور به‌طور پیش‌فرض
در حالت دقت منفرد است.
.IP \fB\-m4\fR 4
.IX Item "-m4"
تولید کد برای SH4.
.IP \fB\-m4\-100\fR 4
.IX Item "-m4-100"
تولید کد برای SH4\-100.
.IP \fB\-m4\-100\-nofpu\fR 4
.IX Item "-m4-100-nofpu"
تولید کد برای SH4\-100 به گونه‌ای که از واحد ممیز شناور
استفاده نشود.
.IP \fB\-m4\-100\-single\fR 4
.IX Item "-m4-100-single"
تولید کد برای SH4\-100 با فرض اینکه واحد ممیز شناور به‌طور پیش‌فرض
در حالت دقت منفرد است..IP \fB\-m4\-100\-single\-only\fR 4
.IX Item "-m4-100-single-only"
تولید کد برای SH4\-100 به گونه‌ای که از هیچ عملیات ممیز شناور با دقت مضاعف استفاده نشود.
.IP \fB\-m4\-200\fR 4
.IX Item "-m4-200"
تولید کد برای SH4\-200.
.IP \fB\-m4\-200\-nofpu\fR 4
.IX Item "-m4-200-nofpu"
تولید کد برای SH4\-200 به گونه‌ای که از واحد ممیز شناور استفاده نشود.
.IP \fB\-m4\-200\-single\fR 4
.IX Item "-m4-200-single"
تولید کد برای SH4\-200 با این فرض که واحد ممیز شناور به‌طور پیش‌فرض در حالت دقت یگانه است.
.IP \fB\-m4\-200\-single\-only\fR 4
.IX Item "-m4-200-single-only"
تولید کد برای SH4\-200 به گونه‌ای که از هیچ عملیات ممیز شناور با دقت مضاعف استفاده نشود.
.IP \fB\-m4\-300\fR 4
.IX Item "-m4-300"
تولید کد برای SH4\-300.
.IP \fB\-m4\-300\-nofpu\fR 4
.IX Item "-m4-300-nofpu"
تولید کد برای SH4\-300 به گونه‌ای که از واحد ممیز شناور استفاده نشود.
.IP \fB\-m4\-300\-single\fR 4
.IX Item "-m4-300-single"
تولید کد برای SH4\-300 به گونه‌ای که از هیچ عملیات ممیز شناور با دقت مضاعف استفاده نشود.
.IP \fB\-m4\-300\-single\-only\fR 4
.IX Item "-m4-300-single-only"
تولید کد برای SH4\-300 به گونه‌ای که از هیچ عملیات ممیز شناور با دقت مضاعف استفاده نشود.
.IP \fB\-m4\-340\fR 4
.IX Item "-m4-340"
تولید کد برای SH4\-340 (بدون MMU، بدون FPU).
.IP \fB\-m4\-400\fR 4
.IX Item "-m4-400"
تولید کد برای SH4\-400 (بدون MMU، بدون FPU).
.IP \fB\-m4\-500\fR 4
.IX Item "-m4-500"
تولید کد برای SH4\-500 (بدون FPU). گزینهٔ \fB\-isa=sh4\-nofpu\fR را به اسمبلر ارسال می‌کند.
.IP \fB\-m4a\-nofpu\fR 4
.IX Item "-m4a-nofpu"
تولید کد برای SH4al\-dsp، یا برای یک SH4a به گونه‌ای که از واحد ممیز شناور استفاده نشود.
.IP \fB\-m4a\-single\-only\fR 4
.IX Item "-m4a-single-only"
تولید کد برای SH4a، به گونه‌ای که از هیچ عملیات ممیز شناور با دقت مضاعف استفاده نشود.
.IP \fB\-m4a\-single\fR 4
.IX Item "-m4a-single"
تولید کد برای SH4a با این فرض که واحد ممیز شناور به‌طور پیش‌فرض در حالت دقت یگانه قرار دارد.
.IP \fB\-m4a\fR 4
.IX Item "-m4a"
تولید کد برای SH4a.
.IP \fB\-m4al\fR 4
.IX Item "-m4al"
مشابه \fB\-m4a\-nofpu\fR، به جز اینکه به‌طور ضمنی \fB\-dsp\fR را به اسمبلر ارسال می‌کند. در حال حاضر GCC هیچ دستورالعمل DSP تولید نمی‌کند.
.IP \fB\-mb\fR 4
.IX Item "-mb"
کامپایل کد برای پردازنده در حالت بزرگ‌پایان (big\-endian).
.IP \fB\-ml\fR 4
.IX Item "-ml"
کامپایل کد برای پردازنده در حالت کوچک‌پایان (little\-endian).
.IP \fB\-mdalign\fR 4
.IX Item "-mdalign"
تراز کردن داده‌های double در مرزهای ۶۴ بیتی. توجه داشته باشید که این گزینه قراردادهای فراخوانی را تغییر می‌دهد، و بنابراین برخی توابع کتابخانهٔ استاندارد C کار نمی‌کنند مگر اینکه ابتدا آن را با \fB\-mdalign\fR دوباره کامپایل کنید.
.IP \fB\-mrelax\fR 4
.IX Item "-mrelax"
کوتاه‌تر کردن برخی از ارجاعات آدرس در زمان پیوند، در صورت امکان؛ از گزینهٔ پیونددهندهٔ \fB\-relax\fR استفاده می‌کند.
.IP \fB\-mbigtable\fR 4
.IX Item "-mbigtable"
استفاده از آفست‌های ۳۲ بیتی در جدول‌های \f(CW\*(C`switch\*(C'\fR. پیش‌فرض استفاده از آفست‌های ۱۶ بیتی است.
.IP \fB\-mbitops\fR 4
.IX Item "-mbitops"
فعال‌سازی استفاده از دستورالعمل‌های دستکاری بیتی روی SH2A.
.IP \fB\-mfmovd\fR 4
.IX Item "-mfmovd"
فعال‌سازی استفاده از دستورالعمل \f(CW\*(C`fmovd\*(C'\fR. برای محدودیت‌های تراز، \fB\-mdalign\fR را بررسی کنید.
.IP \fB\-mrenesas\fR 4
.IX Item "-mrenesas"
.PD 0
.IP \fB\-mno\-renesas\fR 4
.IX Item "-mno-renesas"
.PD
سازگاری با قراردادهای فراخوانی تعریف‌شده توسط Renesas. مقدار پیش‌فرض برای تمامی هدف‌های زنجیره ابزار SH برابر با \fB\-mno\-renesas\fR است که از قراردادهای فراخوانی تعریف‌شده برای GCC پیش از دردسترس بودن قراردادهای Renesas استفاده می‌کند.
.IP \fB\-mnomacsave\fR 4
.IX Item "-mnomacsave"
علامت‌گذاری ثبات \f(CW\*(C`MAC\*(C'\fR به عنوان call\-clobbered، حتی اگر \fB\-mrenesas\fR داده شده باشد.
.IP \fB\-mieee\fR 4
.IX Item "-mieee"
.PD 0
.IP \fB\-mno\-ieee\fR 4
.IX Item "-mno-ieee"
.PD
کنترل سازگاری با IEEE در مقایسه‌های ممیز شناور، که بر نحوهٔ رسیدگی به مواردی که نتیجهٔ یک مقایسه نامرتب (unordered) است اثر می‌گذارد. به‌طور پیش‌فرض \fB\-mieee\fR به‌صورت ضمنی فعال است. اگر \fB\-ffinite\-math\-only\fR فعال باشد، \fB\-mno\-ieee\fR به‌صورت ضمنی تنظیم می‌شود که باعث مقایسه‌های ممیز شناور بزرگ‌تر مساوی و کوچک‌تر مساوی سریع‌تر می‌گردد. تنظیمات ضمنی را می‌توان با تعیین \fB\-mieee\fR یا \fB\-mno\-ieee\fR بازنویسی کرد.
.IP \fB\-minline\-ic_invalidate\fR 4
.IX Item "-minline-ic_invalidate"
.PD 0
.IP \fB\-mno\-inline\-ic_invalidate\fR 4
.IX Item "-mno-inline-ic_invalidate"
.PD
درون‌خطی کردن کد برای نامعتبرسازی ورودی‌های حافظهٔ نهان دستورالعمل پس از برپایی ترامپولین‌های توابع تودرتو.
این گزینه در صورتی که \fB\-musermode\fR فعال باشد و گزینهٔ تولید کدِ انتخاب‌شده (مانند \fB\-m4\fR) اجازهٔ استفاده از دستورالعمل \f(CW\*(C`icbi\*(C'\fR را ندهد، هیچ اثری ندارد.
اگر گزینهٔ تولید کد انتخاب‌شده اجازهٔ استفاده از دستورالعمل \f(CW\*(C`icbi\*(C'\fR را ندهد، و \fB\-musermode\fR فعال نباشد، کد درون‌خطی‌شده آرایهٔ آدرس حافظهٔ نهان دستورالعمل را مستقیماً با یک نوشتن انجمنی دستکاری می‌کند. این امر نه تنها در زمان اجرا به حالت ممتاز (privileged mode) نیاز دارد، بلکه در صورتی که خط حافظهٔ نهان از طریق TLB نگاشت شده و نامپ شده باشد، با شکست مواجه می‌شود.
.IP \fB\-misize\fR 4
.IX Item "-misize"
تخلیه اندازه و مکان دستورالعمل‌ها در کد اسمبلی.
.IP \fB\-matomic\-model=\fR\fImodel\fR 4
.IX Item "-matomic-model=model"
تنظیم مدل عملیات اتمی و پارامترهای اضافی به صورت یک فهرست جداشده با کاما. برای جزئیات در مورد توابع درونی اتمی، \fB_\|_atomic Builtins\fR را ببینید. مدل‌ها و پارامترهای زیر پشتیبانی می‌شوند:
.RS 4
.IP \fBnone\fR 4
.IX Item "none"
غیرفعال کردن توالی‌های اتمی تولیدشده توسط کامپایلر و انتشار فراخوانی‌های کتابخانه برای عملیات اتمی. اگر هدف \f(CW\*(C`sh*\-*\-linux*\*(C'\fR نباشد، این مقدار پیش‌فرض است.
.IP \fBsoft\-gusa\fR 4
.IX Item "soft-gusa"
تولید توالی‌های نرم‌افزاری اتمی gUSA سازگار با GNU/Linux برای توابع توکار اتمی. توالی‌های اتمی تولیدشده نیاز به پشتیبانی اضافی از کد مدیریت وقفه/استثنای سیستم دارند و فقط برای سیستم‌های تک‌هسته‌ای SH3* و SH4* مناسب هستند. این گزینه در صورتی که هدف \f(CW\*(C`sh*\-*\-linux*\*(C'\fR و SH3* یا SH4* باشد به‌طور پیش‌فرض فعال است. هنگامی که هدف SH4A است، این گزینه همچنین تا حدی از دستورالعمل‌های سخت‌افزاری اتمی \f(CW\*(C`movli.l\*(C'\fR و \f(CW\*(C`movco.l\*(C'\fR برای ایجاد کدی کارآمدتر استفاده می‌کند، مگر اینکه \fBstrict\fR مشخص شده باشد.
.IP \fBsoft\-tcb\fR 4
.IX Item "soft-tcb"
تولید توالی‌های اتمی نرم‌افزاری که از یک متغیر در بلوک کنترل رشته (TCB) استفاده می‌کنند. این یک نوع دیگر از توالی‌های gUSA است که می‌تواند روی هدف‌های SH1* و SH2* نیز استفاده شود. توالی‌های اتمی تولیدشده نیاز به پشتیبانی اضافی از کد مدیریت وقفه/استثنای سیستم دارند و فقط برای سیستم‌های تک‌هسته‌ای مناسب هستند. هنگام استفاده از این مدل، پارامتر \fBgbr\-offset=\fR نیز باید مشخص شود.
.IP \fBsoft\-imask\fR 4
.IX Item "soft-imask"
تولید توالی‌های نرم‌افزاری اتمی که با تنظیم \f(CW\*(C`SR.IMASK = 1111\*(C'\fR، وقفه‌ها را به‌طور موقت غیرفعال می‌کنند. این مدل فقط زمانی کار می‌کند که برنامه در حالت ممتاز اجرا شود و فقط برای سیستم‌های تک‌هسته‌ای مناسب است. پشتیبانی اضافی از کد مدیریت وقفه/استثنای سیستم مورد نیاز نیست. این مدل به‌طور پیش‌فرض در حالتی که هدف \f(CW\*(C`sh*\-*\-linux*\*(C'\fR و SH1* یا SH2* باشد فعال است.
.IP \fBhard\-llcs\fR 4
.IX Item "hard-llcs"
تولید توالی‌های سخت‌افزاری اتمی فقط با استفاده از دستورالعمل‌های \f(CW\*(C`movli.l\*(C'\fR و \f(CW\*(C`movco.l\*(C'\fR. این قابلیت فقط روی SH4A در دسترس است و برای سیستم‌های چندهسته‌ای مناسب است.
از آنجا که دستورالعمل‌های سخت‌افزاری فقط از متغیرهای اتمی ۳۲ بیتی پشتیبانی می‌کنند، دسترسی به متغیرهای ۸ یا ۱۶ بیتی با دسترسی‌های ۳۲ بیتی شبیه‌سازی می‌شود.
کد کامپایل‌شده با این گزینه، در صورت اجرا روی یک سیستم SH4A، با سیستم‌های مدیریت وقفه/استثنای سایر مدل‌های اتمی نرم‌افزاری نیز سازگار است. برای این مدل نیازی به پشتیبانی اضافی از کد مدیریت وقفه/استثنای سیستم نیست..IP \fBgbr\-offset=\fR 4
.IX Item "gbr-offset="
این پارامتر، آفست (برحسب بایت) متغیر در ساختار بلوک کنترل رشته (thread control block) را مشخص می‌کند که باید توسط دنباله‌های اتمیک تولیدشده هنگام انتخاب مدل \fBsoft\-tcb\fR استفاده شود. برای سایر مدل‌ها این پارامتر نادیده گرفته می‌شود. مقدار مشخص‌شده باید مضرب صحیحی از چهار و در محدودهٔ 0\-1020 باشد.
.IP \fBstrict\fR 4
.IX Item "strict"
این پارامتر از استفادهٔ ترکیبی چندین مدل اتمیک، حتی در صورت سازگار بودن آن‌ها، جلوگیری کرده و باعث می‌شود کامپایلر تنها دنباله‌های اتمیک مدل مشخص‌شده را تولید کند.
.RE
.RS 4
.RE
.IP \fB\-mtas\fR 4
.IX Item "-mtas"
کد دستور (opcode) \f(CW\*(C`tas.b\*(C'\fR را برای \f(CW\*(C`_\|_atomic_test_and_set\*(C'\fR تولید می‌کند.
توجه داشته باشید که بسته به پیکربندی سخت‌افزاری و نرم‌افزاری خاص، این امر به دلیل تخلیهٔ خط حافظهٔ نهان (cache line flush) عملوند که ناشی از دستور \f(CW\*(C`tas.b\*(C'\fR است، می‌تواند عملکرد کلی را کاهش دهد. در پردازنده‌های چند‌هسته‌ای SH4A، دستور \f(CW\*(C`tas.b\*(C'\fR باید با احتیاط استفاده شود چرا که برای برخی پیکربندی‌های حافظهٔ نهان می‌تواند منجر به خرابی داده‌ها شود.
.IP \fB\-mprefergot\fR 4
.IX Item "-mprefergot"
هنگام تولید کد مستقل از موقعیت (position\-independent code)، فراخوانی توابع را به جای Procedure Linkage Table با استفاده از Global Offset Table ایجاد می‌کند.
.IP \fB\-musermode\fR 4
.IX Item "-musermode"
.PD 0
.IP \fB\-mno\-usermode\fR 4
.IX Item "-mno-usermode"
.PD
به کامپایلر اجازه نمی‌دهد (اجازه می‌دهد) کدهای حالت ممتاز (privileged mode) تولید کند. مشخص کردن
\&\fB\-musermode\fR همچنین در صورتی که کد درون‌خطی‌شده در حالت کاربر کار نکند، \fB\-mno\-inline\-ic_invalidate\fR را نیز در بر می‌گیرد. هنگامی که هدف \f(CW\*(C`sh*\-*\-linux*\*(C'\fR باشد، \fB\-musermode\fR حالت پیش‌فرض است. اگر هدف SH1* یا SH2* باشد،
\&\fB\-musermode\fR هیچ تأثیری ندارد، زیرا در آن‌ها حالت کاربر وجود ندارد.
.IP \fB\-multcost=\fR\fInumber\fR 4
.IX Item "-multcost=number"
هزینهٔ فرضی برای یک دستور ضرب را تعیین می‌کند.
.IP \fB\-mdiv=\fR\fIstrategy\fR 4
.IX Item "-mdiv=strategy"
راهبرد تقسیم را برای استفاده در عملیات تقسیم اعداد صحیح تعیین می‌کند.
\&\fIstrategy\fR می‌تواند یکی از موارد زیر باشد:
.RS 4
.IP \fBcall\-div1\fR 4
.IX Item "call-div1"
تابع کتابخانه‌ای را فراخوانی می‌کند که از دستور تقسیم تک‌مرحله‌ای
\&\f(CW\*(C`div1\*(C'\fR برای انجام عملیات استفاده می‌کند. تقسیم بر صفر نتیجه‌ای نامشخص محاسبه کرده و ایجاد تله (trap) نمی‌کند. این حالت، به‌جز برای SH4،
SH2A و SHcompact، پیش‌فرض است.
.IP \fBcall\-fp\fR 4
.IX Item "call-fp"
تابع کتابخانه‌ای را فراخوانی می‌کند که عملیات را با ممیز شناور دقت‌مضاعف انجام می‌دهد. تقسیم بر صفر موجب خطای ممیز شناور (floating\-point exception) می‌شود. این حالت
برای SHcompact دارای FPU پیش‌فرض است. مشخص کردن این مورد برای مقاصدی که فاقد FPU دقت‌مضاعف هستند، به پیش‌فرض \f(CW\*(C`call\-div1\*(C'\fR برمی‌گردد.
.IP \fBcall\-table\fR 4
.IX Item "call-table"
تابع کتابخانه‌ای را فراخوانی می‌کند که از یک جدول جستجو برای مقسوم‌علیه‌های کوچک و از دستور \f(CW\*(C`div1\*(C'\fR با تفکیک حالت برای مقسوم‌علیه‌های بزرگ‌تر استفاده می‌کند.
تقسیم بر صفر نتیجه‌ای نامشخص محاسبه کرده و ایجاد تله نمی‌کند.
این حالت پیش‌فرض
برای SH4 است. مشخص کردن این گزینه برای مقاصدی که فاقد دستورهای جابه‌جایی پویا هستند، به پیش‌فرض \f(CW\*(C`call\-div1\*(C'\fR برمی‌گردد.
.RE
.RS 4
.Sp
هنگامی که راهبرد تقسیمی مشخص نشده باشد، راهبرد پیش‌فرض بر اساس مقصد فعلی انتخاب می‌شود. برای SH2A راهبرد پیش‌فرض، استفاده از دستورهای \f(CW\*(C`divs\*(C'\fR و \f(CW\*(C`divu\*(C'\fR به جای فراخوانی توابع کتابخانه‌ای است.
.RE
.IP \fB\-maccumulate\-outgoing\-args\fR 4
.IX Item "-maccumulate-outgoing-args"
.PD 0
.IP \fB\-mno\-accumulate\-outgoing\-args\fR 4
.IX Item "-mno-accumulate-outgoing-args"
.PD
فضا را برای آرگومان‌های خروجی یک‌بار در مقدمهٔ تابع (function prologue) رزرو می‌کند، به جای این‌که پیرامون هر فراخوانی این کار را انجام دهد. این امر عموماً برای کارایی و اندازهٔ کد سودمند است و همچنین برای بازپیچی پشته (unwinding) جهت جلوگیری از تغییر فریم پشته پیرامون کدهای شرطی لازم است. \fB\-maccumulate\-outgoing\-args\fR
به‌طور پیش‌فرض فعال است.
.IP \fB\-mdivsi3_libfunc=\fR\fIname\fR 4
.IX Item "-mdivsi3_libfunc=name"
نام تابع کتابخانه‌ای مورد استفاده برای تقسیم علامت‌دار ۳۲ بیتی را روی
\&\fIname\fR تنظیم می‌کند.
این مورد تنها بر نام استفاده‌شده در راهبردهای تقسیم \fBcall\fR تأثیر می‌گذارد،
و کامپایلر همچنان انتظار دارد مجموعه‌های ثبات‌های ورودی/خروجی/تخریب‌شده (clobbered) همانند زمانی که این گزینه وجود نداشت باشند.
.IP \fB\-mfixed\-range=\fR\fIregister\-range\fR 4
.IX Item "-mfixed-range=register-range"
کدی تولید می‌کند که محدودهٔ ثبات داده‌شده را به عنوان ثبات‌های ثابت (fixed registers) در نظر می‌گیرد.
ثبات ثابت ثباتی است که تخصیص‌دهندهٔ ثبات نمی‌تواند از آن استفاده کند. این گزینه هنگام کامپایل کردن کد هسته مفید است. محدودهٔ ثبات‌ها به صورت دو ثبات که با یک خط تیره از هم جدا شده‌اند مشخص می‌شود. می‌توان چندین محدودهٔ ثبات را جداشده با کاما مشخص کرد.
.IP \fB\-mbranch\-cost=\fR\fInum\fR 4
.IX Item "-mbranch-cost=num"
مقدار \fInum\fR را به عنوان هزینه برای یک دستور پرش (branch) در نظر می‌گیرد. مقادیر بالاتر باعث می‌شوند کامپایلر تلاش کند تا در صورت امکان کدهای بدون پرش بیشتری تولید کند.
اگر مشخص نشود، مقدار بسته به نوع پردازنده‌ای که برای آن کامپایل می‌شود انتخاب خواهد شد.
.IP \fB\-mzdcbranch\fR 4
.IX Item "-mzdcbranch"
.PD 0
.IP \fB\-mno\-zdcbranch\fR 4
.IX Item "-mno-zdcbranch"
.PD
فرض می‌کند (فرض نمی‌کند) که دستورهای پرش شرطی با جابه‌جایی صفر (zero displacement)
\&\f(CW\*(C`bt\*(C'\fR و \f(CW\*(C`bf\*(C'\fR سریع هستند. اگر \fB\-mzdcbranch\fR مشخص شود، کامپایلر دنباله‌های کد پرش با جابه‌جایی صفر را ترجیح می‌دهد. این گزینه هنگام تولید کد برای SH4 و SH4A به‌طور پیش‌فرض فعال است.
می‌توان آن را با مشخص کردن صریح \fB\-mno\-zdcbranch\fR غیرفعال کرد.
.IP \fB\-mcbranch\-force\-delay\-slot\fR 4
.IX Item "-mcbranch-force-delay-slot"
استفاده از شکاف‌های تأخیر (delay slots) را برای پرش‌های شرطی اجباری می‌کند، که در صورت نیافتن دستور مناسب، شکاف تأخیر را با یک \f(CW\*(C`nop\*(C'\fR پر می‌کند.
به‌طور پیش‌فرض
این گزینه غیرفعال است. می‌توان آن را برای دور زدن باگ‌های سخت‌افزاری مانند آنچه در SH7055 اولیه وجود دارد فعال کرد.
.IP \fB\-mfsca\fR 4
.IX Item "-mfsca"
.PD 0
.IP \fB\-mno\-fsca\fR 4
.IX Item "-mno-fsca"
.PD
به کامپایلر اجازه می‌دهد یا نمی‌دهد که دستور \f(CW\*(C`fsca\*(C'\fR را برای تقریب سینوس و کسینوس تولید کند. گزینهٔ \fB\-mfsca\fR باید در ترکیب با \fB\-funsafe\-math\-optimizations\fR استفاده شود.
این گزینه هنگام تولید کد برای SH4A به‌طور پیش‌فرض فعال است.
استفاده از \fB\-mno\-fsca\fR تقریب‌های سینوس و کسینوس را غیرفعال می‌کند، حتی اگر \fB\-funsafe\-math\-optimizations\fR فعال باشد.
.IP \fB\-mfsrra\fR 4
.IX Item "-mfsrra"
.PD 0
.IP \fB\-mno\-fsrra\fR 4
.IX Item "-mno-fsrra"
.PD
به کامپایلر اجازه می‌دهد یا نمی‌دهد که دستور \f(CW\*(C`fsrra\*(C'\fR را برای تقریب معکوس ریشهٔ دوم تولید کند. گزینهٔ \fB\-mfsrra\fR
باید در ترکیب با \fB\-funsafe\-math\-optimizations\fR و
\&\fB\-ffinite\-math\-only\fR استفاده شود.
این گزینه هنگام تولید کد برای SH4A به‌طور پیش‌فرض فعال است.
استفاده از \fB\-mno\-fsrra\fR تقریب‌های معکوس ریشهٔ دوم را غیرفعال می‌کند حتی اگر \fB\-funsafe\-math\-optimizations\fR و \fB\-ffinite\-math\-only\fR
فعال باشند.
.IP \fB\-mpretend\-cmove\fR 4
.IX Item "-mpretend-cmove"
.PD 0
.IP \fB\-mno\-pretend\-cmove\fR 4
.IX Item "-mno-pretend-cmove"
.PD
پرش‌های شرطی با جابه‌جایی صفر را برای الگوهای دستور انتقال شرطی ترجیح می‌دهد یا ترجیح نمی‌دهد.
این کار می‌تواند منجر به ایجاد کدهای سریع‌تر در پردازندهٔ SH4 شود.
.IP \fB\-mfdpic\fR 4
.IX Item "-mfdpic"
.PD 0
.IP \fB\-mno\-fdpic\fR 4
.IX Item "-mno-fdpic"
.PD
کد را با استفاده از FDPIC ABI تولید می‌کند.
.IP \fB\-mlra\fR 4
.IX Item "-mlra"
.PD 0
.IP \fB\-mno\-lra\fR 4
.IX Item "-mno-lra"
.PD
از تخصیص‌دهندهٔ ثبات جدید LRA استفاده می‌کند. به‌طور پیش‌فرض، از تخصیص‌دهندهٔ قدیمی "reload" استفاده می‌شود.
.PP
\fIگزینه‌های Solaris 2\fR
.IX Subsection "Solaris 2 Options"
.PP
این گزینه‌ها روی Solaris 2 پشتیبانی می‌شوند:
.IP \fB\-mclear\-hwcap\fR 4
.IX Item "-mclear-hwcap".PD 0
.IP \fB\-mno\-clear\-hwcap\fR 4
.IX Item "-mno-clear-hwcap"
.PD
\&\fB\-mclear\-hwcap\fR به کامپایلر اعلام می‌کند که قابلیت‌های سخت‌افزاری (hardware capabilities) ایجاد شده توسط اسمبلر Solaris را حذف کند. این کار فقط زمانی لازم است که فایل‌های شیء از افزونه‌های ISA استفاده می‌کنند که توسط ماشین فعلی پشتیبانی نمی‌شود، اما در زمان اجرا بررسی می‌کنند که آیا باید از آن‌ها استفاده شود یا خیر.
.IP \fB\-mimpure\-text\fR 4
.IX Item "-mimpure-text"
.PD 0
.IP \fB\-mno\-impure\-text\fR 4
.IX Item "-mno-impure-text"
.PD
گزینهٔ \&\fB\-mimpure\-text\fR در صورت استفاده در کنار \fB\-shared\fR، به کامپایلر می‌گوید که در هنگام پیوند دادن یک شیء مشترک (shared object)، مقدار \fB\-z text\fR را به پیونددهنده ارسال نکند. با استفاده از این گزینه، می‌توانید کدهای وابسته به موقعیت (position\-dependent) را به یک شیء مشترک پیوند دهید.
.Sp
گزینهٔ \&\fB\-mimpure\-text\fR پیام خطای پیونددهنده با عنوان «relocations remain against allocatable but non\-writable sections» را فرونشانی می‌کند. با این حال، بازنشانی‌های لازم موجب فعال‌سازی copy\-on\-write می‌شوند و شیء مشترک در عمل بین فرآیندها به اشتراک گذاشته نمی‌شود. به جای استفاده از \fB\-mimpure\-text\fR، باید تمام کدهای منبع را با \fB\-fpic\fR یا \fB\-fPIC\fR کامپایل کنید.
.IP \fB\-gsctf\fR 4
.IX Item "-gsctf"
تولید Solaris CTF. باید هم برای کامپایل و هم برای پیونددهی استفاده شود. برای اطلاعات بیشتر \fBctf\|(7)\fR را ببینید. این گزینه فقط از Solaris 11.4 SRU 84 به بعد که پشتیبانی لازم در زنجیره ابزار اضافه شد، پشتیبانی می‌شود.
.PP
\fIگزینه‌های SPARC\fR
.IX Subsection "SPARC Options"
.PP
این گزینه‌های \fB\-m\fR در SPARC پشتیبانی می‌شوند:
.IP \fB\-mno\-app\-regs\fR 4
.IX Item "-mno-app-regs"
.PD 0
.IP \fB\-mapp\-regs\fR 4
.IX Item "-mapp-regs"
.PD
گزینهٔ \fB\-mapp\-regs\fR را برای تولید خروجی با استفاده از ثبات‌های سراسری ۲ تا ۴ مشخص کنید که SPARC SVR4 ABI آن‌ها را برای برنامه‌ها رزرو کرده است. همانند ثبات سراسری ۱، با هر یک از ثبات‌های سراسری ۲ تا ۴ به عنوان یک ثبات قابل‌تخصیص رفتار می‌شود که با فراخوانی‌های توابع بازنویسی (clobbered) می‌شوند. این حالت پیش‌فرض است.
.Sp
برای سازگاری کامل با SVR4 ABI به قیمت مقداری افت کارایی، \fB\-mno\-app\-regs\fR را مشخص کنید. شما باید کتابخانه‌ها و نرم‌افزارهای سیستمی را با این گزینه کامپایل کنید.
.IP \fB\-mflat\fR 4
.IX Item "-mflat"
.PD 0
.IP \fB\-mno\-flat\fR 4
.IX Item "-mno-flat"
.PD
با \fB\-mflat\fR، کامپایلر دستورالعمل‌های save/restore را تولید نمی‌کند و از یک مدل پنجرهٔ ثبات «مسطح» (flat) یا تکی استفاده می‌کند. این مدل با مدل پنجرهٔ ثبات معمولی سازگار است. با ثبات‌های محلی و ثبات‌های ورودی (۰\-\-۵) همچنان به عنوان ثبات‌های «call\-saved» رفتار می‌شود و در صورت نیاز روی پشته ذخیره می‌شوند.
.Sp
با \fB\-mno\-flat\fR (پیش‌فرض)، کامپایلر دستورالعمل‌های save/restore را تولید می‌کند (به جز برای توابع برگ). این حالت عملکرد عادی است.
.IP \fB\-mfpu\fR 4
.IX Item "-mfpu"
.PD 0
.IP \fB\-mhard\-float\fR 4
.IX Item "-mhard-float"
.PD
تولید خروجی حاوی دستورالعمل‌های ممیز شناور (floating\-point). این حالت پیش‌فرض است.
.IP \fB\-mno\-fpu\fR 4
.IX Item "-mno-fpu"
.PD 0
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
.PD
تولید خروجی حاوی فراخوانی‌های کتابخانه‌ای برای ممیز شناور.
\&\fBهشدار:\fR کتابخانه‌های مورد نیاز برای همهٔ مقصدهای SPARC در دسترس نیستند. به طور معمول از امکانات کامپایلر C مرسوم ماشین استفاده می‌شود، اما این کار مستقیماً در کامپایل متقابل (cross\-compilation) امکان‌پذیر نیست. شما باید خودتان تمهیدات لازم را برای فراهم کردن توابع کتابخانه‌ای مناسب جهت کامپایل متقابل در نظر بگیرید. مقصدهای تعبیه‌شدهٔ \fBsparc\-*\-aout\fR و \&\fBsparclite\-*\-*\fR پشتیبانی ممیز شناور نرم‌افزاری را ارائه می‌دهند.
.Sp
گزینهٔ \&\fB\-msoft\-float\fR قرارداد فراخوانی (calling convention) را در فایل خروجی تغییر می‌دهد؛ بنابراین تنها زمانی مفید است که \fIتمام\fR یک برنامه را با این گزینه کامپایل کنید. به ویژه، برای این‌که این قابلیت کار کند، باید \fIlibgcc.a\fR (کتابخانه‌ای که همراه GCC ارائه می‌شود) را با \fB\-msoft\-float\fR کامپایل کنید.
.IP \fB\-mhard\-quad\-float\fR 4
.IX Item "-mhard-quad-float"
تولید خروجی حاوی دستورالعمل‌های ممیز شناور با کلمهٔ چهارگانه یا quad\-word (از نوع long double).
.IP \fB\-msoft\-quad\-float\fR 4
.IX Item "-msoft-quad-float"
تولید خروجی حاوی فراخوانی‌های کتابخانه‌ای برای دستورالعمل‌های ممیز شناور quad\-word (از نوع long double). توابع فراخوانی‌شده همان مواردی هستند که در SPARC ABI مشخص شده‌اند. این حالت پیش‌فرض است.
.Sp
تا زمان نگارش این متن، هیچ پیاده‌سازی از SPARC وجود ندارد که دارای پشتیبانی سخت‌افزاری برای دستورالعمل‌های ممیز شناور quad\-word باشد. همهٔ آن‌ها برای هر یک از این دستورالعمل‌ها یک گردانندهٔ تله (trap handler) را فرامی‌خوانند و سپس گردانندهٔ تله تأثیر دستورالعمل را شبیه‌سازی می‌کند. به دلیل سربار گردانندهٔ تله، این روش بسیار کندتر از فراخوانی توابع کتابخانه‌ای ABI است. بنابراین گزینهٔ \&\fB\-msoft\-quad\-float\fR حالت پیش‌فرض است.
.IP \fB\-mno\-unaligned\-doubles\fR 4
.IX Item "-mno-unaligned-doubles"
.PD 0
.IP \fB\-munaligned\-doubles\fR 4
.IX Item "-munaligned-doubles"
.PD
فرض می‌کند که متغیرهای double هم‌ترازی ۸ بایتی دارند. این حالت پیش‌فرض است.
.Sp
با \fB\-munaligned\-doubles\fR، کامپایلر GCC تنها زمانی فرض می‌کند که مقادیر double دارای هم‌ترازی ۸ بایتی هستند که در نوع دیگری گنجانده شده باشند یا دارای آدرس مطلق باشند. در غیر این صورت، فرض می‌کند که دارای هم‌ترازی ۴ بایتی هستند. مشخص کردن این گزینه از برخی مشکلات نادر سازگاری با کدهای تولید شده توسط کامپایلرهای دیگر جلوگیری می‌کند. این گزینه پیش‌فرض نیست زیرا به ویژه برای کدهای ممیز شناور منجر به افت کارایی می‌شود.
.IP \fB\-muser\-mode\fR 4
.IX Item "-muser-mode"
.PD 0
.IP \fB\-mno\-user\-mode\fR 4
.IX Item "-mno-user-mode"
.PD
کدی تولید نمی‌کند که فقط بتواند در حالت سرپرست (supervisor mode) اجرا شود. این موضوع تنها برای دستورالعمل \f(CW\*(C`casa\*(C'\fR که برای پردازندهٔ LEON3 صادر می‌شود صدق می‌کند. این حالت پیش‌فرض است.
.IP \fB\-mfaster\-structs\fR 4
.IX Item "-mfaster-structs"
.PD 0
.IP \fB\-mno\-faster\-structs\fR 4
.IX Item "-mno-faster-structs"
.PD
با \fB\-mfaster\-structs\fR، کامپایلر فرض می‌کند که ساختارها (structures) باید دارای هم‌ترازی ۸ بایتی باشند. این امر استفاده از جفت‌دستورالعمل‌های \&\f(CW\*(C`ldd\*(C'\fR و \f(CW\*(C`std\*(C'\fR را برای رونوشت‌ها در انتساب ساختار، به جای دو برابر جفت‌های \f(CW\*(C`ld\*(C'\fR و \f(CW\*(C`st\*(C'\fR ممکن می‌سازد. با این حال، استفاده از این هم‌ترازیِ تغییریافته مستقیماً SPARC ABI را نقض می‌کند. از این رو، این گزینه فقط برای استفاده در مقاصدی در نظر گرفته شده که توسعه‌دهنده می‌پذیرد کد حاصل مستقیماً مطابق با قوانین ABI نیست.
.IP \fB\-mstd\-struct\-return\fR 4
.IX Item "-mstd-struct-return"
.PD 0
.IP \fB\-mno\-std\-struct\-return\fR 4
.IX Item "-mno-std-struct-return"
.PD
با \fB\-mstd\-struct\-return\fR، کامپایلر در توابعی که ساختارها یا اجتماع‌ها (unions) را برمی‌گردانند، کدهای کنترلی ایجاد می‌کند تا طبق ABI ۳۲ بیتی، عدم تطابق اندازه میان دو طرف فراخوانی تابع را تشخیص دهد.
.Sp
پیش‌فرض \fB\-mno\-std\-struct\-return\fR است. این گزینه در حالت ۶۴ بیتی هیچ تأثیری ندارد.
.IP \fB\-mcpu=\fR\fIcpu_type\fR 4
.IX Item "-mcpu=cpu_type"
مجموعه دستورالعمل، مجموعه ثبات‌ها و پارامترهای زمان‌بندی دستورالعمل را برای نوع ماشین \fIcpu_type\fR تنظیم می‌کند. مقادیر پشتیبانی‌شده برای \fIcpu_type\fR عبارتند از:
\&\fBv7\fR، \fBcypress\fR، \fBv8\fR، \fBsupersparc\fR، \fBhypersparc\fR،
\&\fBleon\fR، \fBleon3\fR، \fBleon3v7\fR، \fBleon5\fR، \fBsparclite\fR،
\&\fBf930\fR، \fBf934\fR، \fBsparclite86x\fR، \fBsparclet\fR، \fBtsc701\fR،
\&\fBv9\fR، \fBultrasparc\fR، \fBultrasparc3\fR، \fBniagara\fR،
\&\fBniagara2\fR، \fBniagara3\fR، \fBniagara4\fR، \fBniagara7\fR و
\&\fBm8\fR.
.Sp
زنجیره ابزارهای بومی Solaris و GNU/Linux از مقدار \fBnative\fR نیز پشتیبانی می‌کنند که بهترین گزینهٔ معماری را برای پردازندهٔ میزبان برمی‌گزیند. اگر GCC پردازنده را شناسایی نکند، \fB\-mcpu=native\fR هیچ تأثیری نخواهد داشت.
.Sp
پارامترهای زمان‌بندی دستورالعمل پیش‌فرض برای مقادیری استفاده می‌شوند که یک معماری و نه یک پیاده‌سازی را انتخاب می‌کنند. این مقادیر عبارتند از: \fBv7\fR، \fBv8\fR،
\&\fBsparclite\fR، \fBsparclet\fR، \fBv9\fR.
.Sp
در ادامه فهرستی از هر معماری پشتیبانی‌شده و پیاده‌سازی‌های پشتیبانی‌شدهٔ آن‌ها آمده است.
.RS 4
.IP v7 4
.IX Item "v7"
cypress, leon3v7.IP v8 4
.IX Item "v8"
supersparc, hypersparc, leon, leon3, leon5
.IP sparclite 4
.IX Item "sparclite"
f930, f934, sparclite86x
.IP sparclet 4
.IX Item "sparclet"
tsc701
.IP v9 4
.IX Item "v9"
ultrasparc, ultrasparc3, niagara, niagara2, niagara3, niagara4,
niagara7, m8
.RE
.RS 4
.Sp
به‌طور پیش‌فرض (مگر اینکه طور دیگری پیکربندی شده باشد)، GCC کدی برای گونهٔ V7 از معماری SPARC تولید می‌کند. با \fB\-mcpu=cypress\fR، کامپایلر علاوه بر آن، کد را برای تراشهٔ Cypress CY7C602 بهینه‌سازی می‌کند که در سری SPARCStation/SPARCServer 3xx به کار رفته است. این گزینه همچنین برای سیستم‌های قدیمی‌تر SPARCStation 1، 2، IPX و غیره مناسب است.
.Sp
با \fB\-mcpu=v8\fR، کامپایلر GCC کدی برای گونهٔ V8 از معماری SPARC تولید می‌کند. تنها تفاوت آن با کد V7 این است که کامپایلر دستورالعمل‌های ضرب عدد صحیح و تقسیم عدد صحیح را صادر می‌کند که در SPARC\-V8 وجود دارند اما در SPARC\-V7 موجود نیستند. با \fB\-mcpu=supersparc\fR، کامپایلر علاوه بر این، کد را برای تراشهٔ SuperSPARC بهینه‌سازی می‌کند، همان‌طور که در سری‌های SPARCStation 10، 1000 و 2000 استفاده شده است.
.Sp
با \fB\-mcpu=sparclite\fR، کامپایلر GCC کدی برای گونهٔ SPARClite از معماری SPARC تولید می‌کند. این گزینه دستورالعمل‌های ضرب عدد صحیح، گام تقسیم عدد صحیح و پویش (\f(CW\*(C`ffs\*(C'\fR) را که در SPARClite وجود دارند اما در SPARC\-V7 نیستند، اضافه می‌کند. با \fB\-mcpu=f930\fR، کامپایلر علاوه بر آن، کد را برای تراشهٔ Fujitsu MB86930 بهینه‌سازی می‌کند که نسخهٔ اولیهٔ SPARClite و فاقد FPU است. با \&\fB\-mcpu=f934\fR، کامپایلر علاوه بر آن، کد را برای تراشهٔ Fujitsu MB86934 بهینه‌سازی می‌کند که نگارش جدیدتر SPARClite به همراه FPU است.
.Sp
با \fB\-mcpu=sparclet\fR، کامپایلر GCC کدی برای گونهٔ SPARClet از معماری SPARC تولید می‌کند. این گزینه دستورالعمل‌های ضرب عدد صحیح، ضرب/انباشت، گام تقسیم عدد صحیح و پویش (\f(CW\*(C`ffs\*(C'\fR) را که در SPARClet وجود دارند اما در SPARC\-V7 نیستند، اضافه می‌کند. با \fB\-mcpu=tsc701\fR، کامپایلر علاوه بر آن، کد را برای تراشهٔ TEMIC SPARClet بهینه‌سازی می‌کند.
.Sp
با \fB\-mcpu=v9\fR، کامپایلر GCC کدی برای گونهٔ V9 از معماری SPARC تولید می‌کند. این گزینه دستورالعمل‌های انتقال ۶۴ بیتی عدد صحیح و ممیز شناور، ۳ ثبات کد وضعیت ممیز شناور اضافی و دستورالعمل‌های انتقال شرطی را اضافه می‌کند. با \fB\-mcpu=ultrasparc\fR، کامپایلر علاوه بر آن، کد را برای تراشه‌های Sun UltraSPARC I/II/IIi بهینه‌سازی می‌کند. با \&\fB\-mcpu=ultrasparc3\fR، کامپایلر علاوه بر آن، کد را برای تراشه‌های Sun UltraSPARC III/III+/IIIi/IIIi+/IV/IV+ بهینه‌سازی می‌کند. با \&\fB\-mcpu=niagara\fR، کامپایلر علاوه بر آن، کد را برای تراشه‌های Sun UltraSPARC T1 بهینه‌سازی می‌کند. با \fB\-mcpu=niagara2\fR، کامپایلر علاوه بر آن، کد را برای تراشه‌های Sun UltraSPARC T2 بهینه‌سازی می‌کند. با \&\fB\-mcpu=niagara3\fR، کامپایلر علاوه بر آن، کد را برای تراشه‌های Sun UltraSPARC T3 بهینه‌سازی می‌کند. با \fB\-mcpu=niagara4\fR، کامپایلر علاوه بر آن، کد را برای تراشه‌های Sun UltraSPARC T4 بهینه‌سازی می‌کند. با \&\fB\-mcpu=niagara7\fR، کامپایلر علاوه بر آن، کد را برای تراشه‌های Oracle SPARC M7 بهینه‌سازی می‌کند. با \fB\-mcpu=m8\fR، کامپایلر علاوه بر آن، کد را برای تراشه‌های Oracle M8 بهینه‌سازی می‌کند.
.RE
.IP \fB\-mtune=\fR\fIcpu_type\fR 4
.IX Item "-mtune=cpu_type"
پارامترهای زمان‌بندی دستورالعمل‌ها را برای نوع ماشین \&\fIcpu_type\fR تنظیم می‌کند، اما بر خلاف گزینهٔ \fB\-mcpu=\fR\fIcpu_type\fR مجموعه دستورالعمل‌ها یا مجموعه ثبات‌ها را تغییر نمی‌دهد.
.Sp
همان مقادیر \fB\-mcpu=\fR\fIcpu_type\fR را می‌توان برای \&\fB\-mtune=\fR\fIcpu_type\fR نیز به کار برد، اما تنها مقادیر سودمند مواردی هستند که یک پیاده‌سازی خاص از پردازنده را انتخاب می‌کنند. این موارد عبارتند از:
\&\fBcypress\fR، \fBsupersparc\fR، \fBhypersparc\fR، \fBleon\fR،
\&\fBleon3\fR، \fBleon3v7\fR، \fBleon5\fR، \fBf930\fR، \fBf934\fR،
\&\fBsparclite86x\fR، \fBtsc701\fR، \fBultrasparc\fR،
\&\fBultrasparc3\fR، \fBniagara\fR، \fBniagara2\fR، \fBniagara3\fR،
\&\fBniagara4\fR، \fBniagara7\fR و \fBm8\fR. در زنجیره‌ابزارهای بومی Solaris
و GNU/Linux، مقدار \fBnative\fR نیز قابل استفاده است.
.IP \fB\-mv8plus\fR 4
.IX Item "-mv8plus"
.PD 0
.IP \fB\-mno\-v8plus\fR 4
.IX Item "-mno-v8plus"
.PD
با \fB\-mv8plus\fR، کامپایلر GCC کدی برای SPARC\-V8+ ABI تولید می‌کند. تفاوت آن با V8 ABI در این است که ثبات‌های سراسری و خروجی، ۶۴ بیتی در نظر گرفته می‌شوند. این گزینه به‌طور پیش‌فرض در Solaris در حالت ۳۲ بیتی برای تمام پردازنده‌های SPARC\-V9 فعال است.
.IP \fB\-mvis\fR 4
.IX Item "-mvis"
.PD 0
.IP \fB\-mno\-vis\fR 4
.IX Item "-mno-vis"
.PD
با \fB\-mvis\fR، کامپایلر GCC کدی تولید می‌کند که از افزونه‌های UltraSPARC Visual Instruction Set بهره می‌برد. حالت پیش‌فرض \fB\-mno\-vis\fR است.
.IP \fB\-mvis2\fR 4
.IX Item "-mvis2"
.PD 0
.IP \fB\-mno\-vis2\fR 4
.IX Item "-mno-vis2"
.PD
با \fB\-mvis2\fR، کامپایلر GCC کدی تولید می‌کند که از نسخهٔ 2.0 افزونه‌های UltraSPARC Visual Instruction Set بهره می‌برد. هنگامی که هدف، پردازنده‌ای با پشتیبانی از این دستورالعمل‌ها باشد (مانند UltraSPARC\-III و بعد از آن)، پیش‌فرض \fB\-mvis2\fR است. فعال کردن \fB\-mvis2\fR همچنین \fB\-mvis\fR را نیز فعال می‌کند.
.IP \fB\-mvis3\fR 4
.IX Item "-mvis3"
.PD 0
.IP \fB\-mno\-vis3\fR 4
.IX Item "-mno-vis3"
.PD
با \fB\-mvis3\fR، کامپایلر GCC کدی تولید می‌کند که از نسخهٔ 3.0 افزونه‌های UltraSPARC Visual Instruction Set بهره می‌برد. هنگامی که هدف، پردازنده‌ای با پشتیبانی از این دستورالعمل‌ها باشد (مانند niagara\-3 و بعد از آن)، پیش‌فرض \fB\-mvis3\fR است. فعال کردن \fB\-mvis3\fR همچنین \fB\-mvis2\fR و \fB\-mvis\fR را نیز فعال می‌کند.
.IP \fB\-mvis3b\fR 4
.IX Item "-mvis3b"
.PD 0
.IP \fB\-mno\-vis3b\fR 4
.IX Item "-mno-vis3b"
.PD
با \fB\-mvis3b\fR، کامپایلر GCC کدی تولید می‌کند که از نسخهٔ 3.0 افزونه‌های UltraSPARC Visual Instruction Set به همراه دستورالعمل‌های تکمیلی VIS معرفی‌شده در Oracle SPARC Architecture 2011 بهره می‌برد. هنگام هدف قرار دادن پردازنده‌ای با پشتیبانی از چنین دستورالعمل‌هایی (مانند niagara\-7 و بعد از آن)، پیش‌فرض \fB\-mvis3b\fR است. فعال کردن \fB\-mvis3b\fR همچنین \fB\-mvis3\fR، \fB\-mvis2\fR و \fB\-mvis\fR را نیز فعال می‌کند.
.IP \fB\-mvis4\fR 4
.IX Item "-mvis4"
.PD 0
.IP \fB\-mno\-vis4\fR 4
.IX Item "-mno-vis4"
.PD
با \fB\-mvis4\fR، کامپایلر GCC کدی تولید می‌کند که از نسخهٔ 4.0 افزونه‌های UltraSPARC Visual Instruction Set بهره می‌برد. هنگام هدف قرار دادن پردازنده‌ای با پشتیبانی از چنین دستورالعمل‌هایی (مانند niagara\-7 و بعد از آن)، پیش‌فرض \fB\-mvis4\fR است. فعال کردن \fB\-mvis4\fR همچنین \fB\-mvis3b\fR، \fB\-mvis3\fR، \fB\-mvis2\fR و \&\fB\-mvis\fR را نیز فعال می‌کند.
.IP \fB\-mvis4b\fR 4
.IX Item "-mvis4b"
.PD 0
.IP \fB\-mno\-vis4b\fR 4
.IX Item "-mno-vis4b"
.PD
با \fB\-mvis4b\fR، کامپایلر GCC کدی تولید می‌کند که از نسخهٔ 4.0 افزونه‌های UltraSPARC Visual Instruction Set به همراه دستورالعمل‌های تکمیلی VIS معرفی‌شده در Oracle SPARC Architecture 2017 بهره می‌برد. هنگام هدف قرار دادن پردازنده‌ای با پشتیبانی از چنین دستورالعمل‌هایی (مانند m8 و بعد از آن)، پیش‌فرض \fB\-mvis4b\fR است. فعال کردن \&\fB\-mvis4b\fR همچنین \fB\-mvis4\fR، \fB\-mvis3b\fR، \&\fB\-mvis3\fR، \fB\-mvis2\fR و \fB\-mvis\fR را نیز فعال می‌کند.
.IP \fB\-mcbcond\fR 4
.IX Item "-mcbcond"
.PD 0
.IP \fB\-mno\-cbcond\fR 4
.IX Item "-mno-cbcond"
.PD
با \fB\-mcbcond\fR، کامپایلر GCC کدی تولید می‌کند که از دستورالعمل‌های Compare\-and\-Branch\-on\-Condition در UltraSPARC بهره می‌برد. هنگام هدف قرار دادن پردازنده‌ای با پشتیبانی از چنین دستورالعمل‌هایی (مانند Niagara\-4 و بعد از آن)، پیش‌فرض \fB\-mcbcond\fR است.
.IP \fB\-mfmaf\fR 4
.IX Item "-mfmaf"
.PD 0
.IP \fB\-mno\-fmaf\fR 4
.IX Item "-mno-fmaf"
.PD
با \fB\-mfmaf\fR، کامپایلر GCC کدی تولید می‌کند که از دستورالعمل‌های ممیز شناور Fused Multiply\-Add در UltraSPARC بهره می‌برد. هنگام هدف قرار دادن پردازنده‌ای با پشتیبانی از چنین دستورالعمل‌هایی (مانند Niagara\-3 و بعد از آن)، پیش‌فرض \fB\-mfmaf\fR است.
.IP \fB\-mfsmuld\fR 4
.IX Item "-mfsmuld"
.PD 0
.IP \fB\-mno\-fsmuld\fR 4
.IX Item "-mno-fsmuld"
.PD
با \fB\-mfsmuld\fR، کامپایلر GCC کدی تولید می‌کند که از دستورالعمل ضرب ممیز شناور دقت یگانه به دوگانه (FsMULd) بهره می‌برد. هنگام هدف قرار دادن پردازنده‌ای که از نگارش‌های معماری V8 یا V9 به همراه FPU پشتیبانی می‌کند، پیش‌فرض \&\fB\-mfsmuld\fR است، به استثنای \fB\-mcpu=leon\fR..IP \fB\-mpopc\fR 4
.IX Item "-mpopc"
.PD 0
.IP \fB\-mno\-popc\fR 4
.IX Item "-mno-popc"
.PD
با \fB\-mpopc\fR، کامپایلر GCC کدی تولید می‌کند که از دستور Population Count در UltraSPARC بهره می‌برد. هنگام هدف قرار دادن پردازنده‌ای که از چنین دستوری پشتیبانی می‌کند، مانند Niagara\-2 و بعد از آن، مقدار پیش‌فرض \fB\-mpopc\fR است.
.IP \fB\-msubxc\fR 4
.IX Item "-msubxc"
.PD 0
.IP \fB\-mno\-subxc\fR 4
.IX Item "-mno-subxc"
.PD
با \fB\-msubxc\fR، کامپایلر GCC کدی تولید می‌کند که از دستور Subtract\-Extended\-with\-Carry در UltraSPARC بهره می‌برد. هنگام هدف قرار دادن پردازنده‌ای که از چنین دستوری پشتیبانی می‌کند، مانند Niagara\-7 و بعد از آن، مقدار پیش‌فرض \fB\-msubxc\fR است.
.IP \fB\-mfix\-at697f\fR 4
.IX Item "-mfix-at697f"
راهکار مستندسازی‌شده را برای تک‌خطای سخت‌افزاری (erratum) پردازنده Atmel AT697F (که مطابق با نقص شماره ۱۳ پردازنده AT697E است) فعال می‌کند.
.IP \fB\-mfix\-ut699\fR 4
.IX Item "-mfix-ut699"
راهکارهای مستندسازی‌شده را برای خطاهای ممیز شناور و خطاهای باطل‌سازی حافظه نهان داده (data cache nullify) در پردازنده UT699 فعال می‌کند.
.IP \fB\-mfix\-ut700\fR 4
.IX Item "-mfix-ut700"
راهکار مستندسازی‌شده را برای خطاهای ذخیره‌سازی متوالی (back\-to\-back store errata) در پردازنده UT699E/UT700 فعال می‌کند.
.IP \fB\-mfix\-gr712rc\fR 4
.IX Item "-mfix-gr712rc"
راهکار مستندسازی‌شده را برای خطاهای ذخیره‌سازی متوالی (back\-to\-back store errata) در پردازنده GR712RC فعال می‌کند.
.PP
این گزینه‌های \fB\-m\fR علاوه‌بر موارد بالا، روی پردازنده‌های SPARC\-V9 در محیط‌های ۶۴ بیتی پشتیبانی می‌شوند:
.IP \fB\-m32\fR 4
.IX Item "-m32"
.PD 0
.IP \fB\-m64\fR 4
.IX Item "-m64"
.PD
تولید کد برای یک محیط ۳۲ بیتی یا ۶۴ بیتی.
محیط ۳۲ بیتی انواع int، long و اشاره‌گر (pointer) را روی ۳۲ بیت تنظیم می‌کند.
محیط ۶۴ بیتی نوع int را روی ۳۲ بیت و انواع long و اشاره‌گر را روی ۶۴ بیت تنظیم می‌کند.
.IP \fB\-mptr32\fR 4
.IX Item "-mptr32"
.PD 0
.IP \fB\-mptr64\fR 4
.IX Item "-mptr64"
.PD
به ترتیب از اشاره‌گرهای ۳۲ یا ۶۴ بیتی استفاده می‌کند. برخلاف گزینه‌های \fB\-m32\fR و
\&\fB\-m64\fR، این گزینه تنها اندازه اشاره‌گر را تغییر می‌دهد و روی ABI تأثیری ندارد.
.IP \fB\-mcmodel=\fR\fIwhich\fR 4
.IX Item "-mcmodel=which"
مدل کد (code model) را روی یکی از موارد زیر تنظیم می‌کند:
.RS 4
.IP \fBmedlow\fR 4
.IX Item "medlow"
مدل کد Medium/Low: آدرس‌های ۶۴ بیتی؛ برنامه‌ها باید در ۳۲ بیت پایینی حافظه پیوند (link) داده شوند. برنامه‌ها می‌توانند به صورت ایستا یا پویا پیوند داده شوند.
.IP \fBmedmid\fR 4
.IX Item "medmid"
مدل کد Medium/Middle: آدرس‌های ۶۴ بیتی؛ برنامه‌ها باید در ۴۴ بیت پایینی حافظه پیوند داده شوند، قطعه‌های text و data باید اندازه‌ای کمتر از ۲ گیگابایت داشته باشند و قطعه data باید در فاصله ۲ گیگابایتی از قطعه text قرار گیرد.
.IP \fBmedany\fR 4
.IX Item "medany"
مدل کد Medium/Anywhere: آدرس‌های ۶۴ بیتی؛ برنامه‌ها می‌توانند در هر کجای حافظه پیوند داده شوند، قطعه‌های text و data باید اندازه‌ای کمتر از ۲ گیگابایت داشته باشند و قطعه data باید در فاصله ۲ گیگابایتی از قطعه text قرار گیرد.
.IP \fBembmedany\fR 4
.IX Item "embmedany"
مدل کد Medium/Anywhere برای سیستم‌های تعبیه‌شده (embedded):
آدرس‌های ۶۴ بیتی؛ قطعه‌های text و data باید اندازه‌ای کمتر از ۲ گیگابایت داشته باشند و هر دو می‌توانند از هر کجای حافظه شروع شوند (در زمان پیوند تعیین می‌شود). ثبات سراسری \f(CW%g4\fR به ابتدای قطعه data اشاره می‌کند. برنامه‌ها به صورت ایستا پیوند داده می‌شوند و PIC پشتیبانی نمی‌شود.
.RE
.RS 4
.RE
.IP \fB\-mmemory\-model=\fR\fImem\-model\fR 4
.IX Item "-mmemory-model=mem-model"
مدل حافظه فعال روی پردازنده را روی یکی از موارد زیر تنظیم می‌کند:
.RS 4
.IP \fBdefault\fR 4
.IX Item "default"
مدل حافظه پیش‌فرض برای پردازنده و سیستم‌عامل.
.IP \fBrmo\fR 4
.IX Item "rmo"
ترتیب حافظه آسان‌گیر (Relaxed Memory Order)
.IP \fBpso\fR 4
.IX Item "pso"
ترتیب ذخیره‌سازی جزئی (Partial Store Order)
.IP \fBtso\fR 4
.IX Item "tso"
ترتیب ذخیره‌سازی کامل (Total Store Order)
.IP \fBsc\fR 4
.IX Item "sc"
سازگاری ترتیبی (Sequential Consistency)
.RE
.RS 4
.Sp
این مدل‌های حافظه به‌طور رسمی در پیوست D راهنمای معماری SPARC\-V9 تعریف شده‌اند، به همان صورتی که در فیلد \f(CW\*(C`PSTATE.MM\*(C'\fR پردازنده مقداردهی می‌شوند.
.RE
.IP \fB\-mstack\-bias\fR 4
.IX Item "-mstack-bias"
.PD 0
.IP \fB\-mno\-stack\-bias\fR 4
.IX Item "-mno-stack-bias"
.PD
با \fB\-mstack\-bias\fR، کامپایلر GCC فرض می‌کند که اشاره‌گر پشته (stack pointer) و اشاره‌گر فریم (frame pointer، در صورت وجود) دارای آفست \-2047 هستند که هنگام ارجاع به فریم پشته باید دوباره اضافه شود. این حالت در حالت ۶۴ بیتی پیش‌فرض است. در غیر این صورت، فرض می‌شود چنین آفستی وجود ندارد.
.PP
\fIگزینه‌های System V\fR
.IX Subsection "گزینه‌های System V"
.PP
این گزینه‌های اضافی در System V Release 4 برای سازگاری با سایر کامپایلرها روی آن سیستم‌ها در دسترس هستند:
.IP \fB\-G\fR 4
.IX Item "-G"
ایجاد یک شیء اشتراکی (shared object).
توصیه می‌شود به‌جای این گزینه از \fB\-symbolic\fR یا \fB\-shared\fR استفاده شود.
.IP \fB\-YP,\fR\fIdirs\fR 4
.IX Item "-YP,dirs"
جستجو در پوشه‌های \fIdirs\fR، و نه هیچ جای دیگر، برای کتابخانه‌های مشخص‌شده با \fB\-l\fR.
.IP \fB\-Ym,\fR\fIdir\fR 4
.IX Item "-Ym,dir"
جستجو در دایرکتوری \fIdir\fR برای یافتن پیش‌پردازنده M4.
اسمبلر از این گزینه استفاده می‌کند.
.PP
\fIگزینه‌های V850\fR
.IX Subsection "گزینه‌های V850"
.PP
این گزینه‌های \fB\-m\fR برای پیاده‌سازی‌های V850 تعریف شده‌اند:
.IP \fB\-mlong\-calls\fR 4
.IX Item "-mlong-calls"
.PD 0
.IP \fB\-mno\-long\-calls\fR 4
.IX Item "-mno-long-calls"
.PD
در نظر گرفتن تمام فراخوانی‌ها به صورت دوردست (یا نزدیک). اگر فراخوانی‌ها دوردست فرض شوند، کامپایلر همیشه آدرس تابع را در یک ثبات بارگذاری می‌کند و فراخوانی را به صورت غیرمستقیم از طریق اشاره‌گر انجام می‌دهد.
.IP \fB\-mno\-ep\fR 4
.IX Item "-mno-ep"
.PD 0
.IP \fB\-mep\fR 4
.IX Item "-mep"
.PD
عدم بهینه‌سازی (یا بهینه‌سازی) بلوک‌های پایه‌ای که از یک اشاره‌گر شاخص یکسان ۴ بار یا بیشتر برای کپی اشاره‌گر به ثبات \f(CW\*(C`ep\*(C'\fR استفاده می‌کنند، و استفاده از دستورالعمل‌های کوتاه‌تر \f(CW\*(C`sld\*(C'\fR و \f(CW\*(C`sst\*(C'\fR. در صورت فعال بودن بهینه‌سازی، گزینه \fB\-mep\fR به‌طور پیش‌فرض روشن است.
.IP \fB\-mno\-prolog\-function\fR 4
.IX Item "-mno-prolog-function"
.PD 0
.IP \fB\-mprolog\-function\fR 4
.IX Item "-mprolog-function"
.PD
عدم استفاده (یا استفاده) از توابع خارجی برای ذخیره و بازیابی ثبات‌ها در مقدمه (prologue) و مؤخره (epilogue) یک تابع. توابع خارجی کُندتر هستند، اما اگر بیش از یک تابع تعداد یکسانی از ثبات‌ها را ذخیره کند، فضای کد کمتری مصرف می‌کنند. در صورت فعال بودن بهینه‌سازی، گزینه \fB\-mprolog\-function\fR به‌طور پیش‌فرض روشن است.
.IP \fB\-mspace\fR 4
.IX Item "-mspace"
تلاش برای کوچک کردن کد تا حد ممکن. در حال حاضر، این گزینه صرفاً گزینه‌های \fB\-mep\fR و \fB\-mprolog\-function\fR را فعال می‌کند..IP \fB\-mtda=\fR\fIn\fR 4
.IX Item "-mtda=n"
متغیرهای ایستا یا سراسری که اندازهٔ آن‌ها \fIn\fR بایت یا کمتر است را در
ناحیهٔ دادهٔ بسیار کوچک که ثبات \f(CW\*(C`ep\*(C'\fR به آن اشاره می‌کند، قرار می‌دهد.
ناحیهٔ دادهٔ بسیار کوچک در کل می‌تواند تا ۲۵۶ بایت را در خود جای دهد (۱۲۸ بایت برای ارجاع‌های بایتی).
.IP \fB\-msda=\fR\fIn\fR 4
.IX Item "-msda=n"
متغیرهای ایستا یا سراسری که اندازهٔ آن‌ها \fIn\fR بایت یا کمتر است را در
ناحیهٔ دادهٔ کوچک که ثبات \f(CW\*(C`gp\*(C'\fR به آن اشاره می‌کند، قرار می‌دهد.
ناحیهٔ دادهٔ کوچک می‌تواند تا ۶۴ کیلوبایت را در خود جای دهد.
.IP \fB\-mzda=\fR\fIn\fR 4
.IX Item "-mzda=n"
متغیرهای ایستا یا سراسری که اندازهٔ آن‌ها \fIn\fR بایت یا کمتر است را در
۳۲ کیلوبایت اول حافظه قرار می‌دهد.
.IP \fB\-mv850\fR 4
.IX Item "-mv850"
مشخص می‌کند که پردازندهٔ هدف V850 است.
.IP \fB\-mv850e3v5\fR 4
.IX Item "-mv850e3v5"
مشخص می‌کند که پردازندهٔ هدف V850E3V5 است. در صورت استفاده از این گزینه،
ثابت پیش‌پردازندهٔ \f(CW\*(C`_\|_v850e3v5_\|_\*(C'\fR تعریف می‌شود.
.IP \fB\-mv850e2v4\fR 4
.IX Item "-mv850e2v4"
مشخص می‌کند که پردازندهٔ هدف V850E3V5 است. این نام مستعاری برای
گزینهٔ \fB\-mv850e3v5\fR است.
.IP \fB\-mv850e2v3\fR 4
.IX Item "-mv850e2v3"
مشخص می‌کند که پردازندهٔ هدف V850E2V3 است. در صورت استفاده از این گزینه،
ثابت پیش‌پردازندهٔ \f(CW\*(C`_\|_v850e2v3_\|_\*(C'\fR تعریف می‌شود.
.IP \fB\-mv850e2\fR 4
.IX Item "-mv850e2"
مشخص می‌کند که پردازندهٔ هدف V850E2 است. در صورت استفاده از این گزینه،
ثابت پیش‌پردازندهٔ \f(CW\*(C`_\|_v850e2_\|_\*(C'\fR تعریف می‌شود.
.IP \fB\-mv850e1\fR 4
.IX Item "-mv850e1"
مشخص می‌کند که پردازندهٔ هدف V850E1 است. در صورت استفاده از این گزینه،
ثابت‌های پیش‌پردازندهٔ \f(CW\*(C`_\|_v850e1_\|_\*(C'\fR و \f(CW\*(C`_\|_v850e_\|_\*(C'\fR
تعریف می‌شوند.
.IP \fB\-mv850es\fR 4
.IX Item "-mv850es"
مشخص می‌کند که پردازندهٔ هدف V850ES است. این نام مستعاری برای
گزینهٔ \fB\-mv850e1\fR است.
.IP \fB\-mv850e\fR 4
.IX Item "-mv850e"
مشخص می‌کند که پردازندهٔ هدف V850E است. در صورت استفاده از این گزینه،
ثابت پیش‌پردازندهٔ \f(CW\*(C`_\|_v850e_\|_\*(C'\fR تعریف می‌شود.
.Sp
اگر هیچ‌یک از گزینه‌های \fB\-mv850\fR، \fB\-mv850e\fR، \fB\-mv850e1\fR،
\fB\-mv850e2\fR، \fB\-mv850e2v3\fR یا \fB\-mv850e3v5\fR
تعریف نشده باشند، یک پردازندهٔ هدف پیش‌فرض انتخاب شده و
ثابت پیش‌پردازندهٔ مرتبط \fB_\|_v850*_\|_\fR تعریف می‌شود.
.Sp
ثابت‌های پیش‌پردازندهٔ \f(CW\*(C`_\|_v850\*(C'\fR و \f(CW\*(C`_\|_v851_\|_\*(C'\fR فارغ از این‌که
کدام گونهٔ پردازنده هدف باشد، همواره تعریف می‌شوند.
.IP \fB\-mdisable\-callt\fR 4
.IX Item "-mdisable-callt"
.PD 0
.IP \fB\-mno\-disable\-callt\fR 4
.IX Item "-mno-disable-callt"
.PD
این گزینه از تولید دستورالعمل \f(CW\*(C`CALLT\*(C'\fR برای انواع
v850e، v850e1، v850e2، v850e2v3 و v850e3v5 از معماری v850
جلوگیری می‌کند.
.Sp
هنگامی که RH850 ABI در حال استفاده باشد (نگاه کنید به \fB\-mrh850\-abi\fR)،
این گزینه به‌طور پیش‌فرض فعال است، و زمانی که GCC ABI در حال استفاده باشد،
به‌طور پیش‌فرض غیرفعال است. اگر دستورالعمل‌های \f(CW\*(C`CALLT\*(C'\fR در حال تولید باشند،
نماد پیش‌پردازندهٔ C با نام \f(CW\*(C`_\|_V850_CALLT_\|_\*(C'\fR تعریف می‌شود.
.IP \fB\-mrelax\fR 4
.IX Item "-mrelax"
.PD 0
.IP \fB\-mno\-relax\fR 4
.IX Item "-mno-relax"
.PD
ارسال (یا عدم ارسال) گزینهٔ خط فرمان \fB\-mrelax\fR به اسمبلر.
.IP \fB\-mlong\-jumps\fR 4
.IX Item "-mlong-jumps"
.PD 0
.IP \fB\-mno\-long\-jumps\fR 4
.IX Item "-mno-long-jumps"
.PD
غیرفعال کردن (یا فعال‌سازی مجدد) تولید دستورالعمل‌های پرش وابسته به PC.
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
.PD 0
.IP \fB\-mhard\-float\fR 4
.IX Item "-mhard-float"
.PD
غیرفعال کردن (یا فعال‌سازی مجدد) تولید دستورالعمل‌های ممیز شناور سخت‌افزاری.
این گزینه فقط زمانی اهمیت دارد که معماری هدف \fBV850E2V3\fR یا بالاتر باشد.
اگر دستورالعمل‌های سخت‌افزاری ممیز شناور تولید شوند، نماد پیش‌پردازندهٔ C با نام
\&\f(CW\*(C`_\|_FPU_OK_\|_\*(C'\fR تعریف می‌شود؛ در غیر این صورت نماد
\&\f(CW\*(C`_\|_NO_FPU_\|_\*(C'\fR تعریف خواهد شد.
.IP \fB\-mloop\fR 4
.IX Item "-mloop"
استفاده از دستورالعمل LOOP در e3v5 را فعال می‌کند. هنگام انتخاب معماری e3v5،
استفاده از این دستورالعمل به‌طور پیش‌فرض فعال نیست زیرا استفاده از آن هنوز در مرحلهٔ آزمایشی است.
.IP \fB\-mrh850\-abi\fR 4
.IX Item "-mrh850-abi"
.PD 0
.IP \fB\-mghs\fR 4
.IX Item "-mghs"
.PD
پشتیبانی از نسخهٔ RH850 مربوط به V850 ABI را فعال می‌کند. این حالت
پیش‌فرض است. در این نسخه از ABI، قوانین زیر اعمال می‌شوند:
.RS 4
.IP * 4
ساختارها و اجتماع‌های هم‌اندازهٔ اعداد صحیح (Integer sized) به‌جای ثبات،
از طریق اشاره‌گر حافظه بازگردانده می‌شوند.
.IP * 4
ساختارها و اجتماع‌های بزرگ (با اندازهٔ بیش از ۸ بایت) با مقدار (by value)
ارسال می‌شوند.
.IP * 4
توابع روی مرزهای ۱۶ بیتی تراز می‌شوند.
.IP * 4
گزینهٔ خط فرمان \fB\-m8byte\-align\fR پشتیبانی می‌شود.
.IP * 4
گزینهٔ خط فرمان \fB\-mdisable\-callt\fR به‌طور پیش‌فرض فعال است.
گزینهٔ خط فرمان \fB\-mno\-disable\-callt\fR پشتیبانی نمی‌شود.
.RE
.RS 4
.Sp
هنگامی که این نسخه از ABI فعال باشد، نماد پیش‌پردازندهٔ C با نام
\&\f(CW\*(C`_\|_V850_RH850_ABI_\|_\*(C'\fR تعریف می‌شود.
.RE
.IP \fB\-mgcc\-abi\fR 4
.IX Item "-mgcc-abi"
پشتیبانی از نسخهٔ قدیمی GCC مربوط به V850 ABI را فعال می‌کند. در این
نسخه از ABI، قوانین زیر اعمال می‌شوند:
.RS 4
.IP * 4
ساختارها و اجتماع‌های هم‌اندازهٔ اعداد صحیح در ثبات \f(CW\*(C`r10\*(C'\fR بازگردانده می‌شوند.
.IP * 4
ساختارها و اجتماع‌های بزرگ (با اندازهٔ بیش از ۸ بایت) از طریق ارجاع (by reference)
ارسال می‌شوند.
.IP * 4
توابع روی مرزهای ۳۲ بیتی تراز می‌شوند، مگر آن‌که بهینه‌سازی برای اندازه انجام شود.
.IP * 4
گزینهٔ خط فرمان \fB\-m8byte\-align\fR پشتیبانی نمی‌شود.
.IP * 4
گزینهٔ خط فرمان \fB\-mdisable\-callt\fR پشتیبانی می‌شود اما به‌طور پیش‌فرض
فعال نیست.
.RE
.RS 4
.Sp
هنگامی که این نسخه از ABI فعال باشد، نماد پیش‌پردازندهٔ C با نام
\&\f(CW\*(C`_\|_V850_GCC_ABI_\|_\*(C'\fR تعریف می‌شود.
.RE
.IP \fB\-m8byte\-align\fR 4
.IX Item "-m8byte-align"
.PD 0
.IP \fB\-mno\-8byte\-align\fR 4
.IX Item "-mno-8byte-align"
.PD
پشتیبانی از تراز شدن نوع‌های \f(CW\*(C`double\*(C'\fR و \f(CW\*(C`long long\*(C'\fR روی
مرزهای ۸ بایتی را فعال می‌کند. حالت پیش‌فرض این است که تراز همهٔ اشیاء
حداکثر به ۴ بایت محدود شود. هنگامی که \&\fB\-m8byte\-align\fR اعمال شود،
نماد پیش‌پردازندهٔ C با نام \&\f(CW\*(C`_\|_V850_8BYTE_ALIGN_\|_\*(C'\fR تعریف می‌شود.
.IP \fB\-mbig\-switch\fR 4
.IX Item "-mbig-switch"
.PD 0
.IP \fB\-mno\-big\-switch\fR 4
.IX Item "-mno-big-switch"
.PD
تولید کد مناسب برای جدول‌های switch بزرگ. از این گزینه تنها در صورتی
استفاده کنید که اسمبلر یا پیونددهنده خطای انشعاب خارج از محدوده درون یک
جدول switch گزارش دهد.
.IP \fB\-mapp\-regs\fR 4
.IX Item "-mapp-regs"
.PD 0
.IP \fB\-mno\-app\-regs\fR 4
.IX Item "-mno-app-regs"
.PD
گزینهٔ \&\fB\-mapp\-regs\fR باعث استفاده از ثبات‌های r2 و r5 در کد تولیدشده
توسط کامپایلر می‌شود. این تنظیم پیش‌فرض است. گزینهٔ \fB\-mno\-app\-regs\fR
باعث می‌شود با r2 و r5 به عنوان ثبات‌های ثابت (fixed) رفتار شود..IP \fB\-msmall\-sld\fR 4
.IX Item "-msmall-sld"
.PD 0
.IP \fB\-mno\-small\-sld\fR 4
.IX Item "-mno-small-sld"
.PD
فعال یا غیرفعال کردن استفاده از دستورالعمل‌های بارگذاری کوتاه (short load).
.IP \fB\-mno\-strict\-align\fR 4
.IX Item "-mno-strict-align"
هم‌ترازی سخت‌گیرانه داده‌ها را اعمال نمی‌کند.
.IP \fB\-mjump\-tables\-in\-data\-section\fR 4
.IX Item "-mjump-tables-in-data-section"
.PD 0
.IP \fB\-mno\-jump\-tables\-in\-data\-section\fR 4
.IX Item "-mno-jump-tables-in-data-section"
.PD
فعال یا غیرفعال کردن قرارگیری جدول‌های پرش برای دستورهای switch در بخش \f(CW\*(C`.data\*(C'\fR به جای بخش \f(CW\*(C`.code\*(C'\fR. پیش‌فرض \fB\-mno\-jump\-tables\-in\-data\-section\fR است.
.PP
\fIگزینه‌های VAX\fR
.IX Subsection "VAX Options"
.PP
این گزینه‌های \fB\-m\fR برای VAX تعریف شده‌اند:
.IP \fB\-munix\fR 4
.IX Item "-munix"
از تولید برخی دستورالعمل‌های پرش خاص (\f(CW\*(C`aobleq\*(C'\fR و غیره) که اسمبلر Unix برای VAX نمی‌تواند آن‌ها را در دامنه‌های طولانی مدیریت کند، خودداری می‌کند.
.IP \fB\-mgnu\fR 4
.IX Item "-mgnu"
آن دسته از دستورالعمل‌های پرش را با این فرض که اسمبلر GNU استفاده می‌شود، در خروجی تولید می‌کند.
.IP \fB\-md\fR 4
.IX Item "-md"
.PD 0
.IP \fB\-md\-float\fR 4
.IX Item "-md-float"
.PD
استفاده از قالب دادهٔ D_floating برای اعداد ممیز شناور با دقت مضاعف (double-precision) به جای G_floating.
.IP \fB\-mg\fR 4
.IX Item "-mg"
.PD 0
.IP \fB\-mg\-float\fR 4
.IX Item "-mg-float"
.PD
استفاده از قالب دادهٔ G_floating برای اعداد ممیز شناور با دقت مضاعف به جای D_floating.
.IP \fB\-mlra\fR 4
.IX Item "-mlra"
.PD 0
.IP \fB\-mno\-lra\fR 4
.IX Item "-mno-lra"
.PD
فعال‌سازی تخصیص محلی ثبات (Local Register Allocation). این قابلیت برای VAX هنوز آزمایشی است، بنابراین کامپایلر به‌طور پیش‌فرض از بارگذاری مجدد (reload) استاندارد استفاده می‌کند.
.IP \fB\-mvaxc\-alignment\fR 4
.IX Item "-mvaxc-alignment"
استفاده از قراردادهای VAXC برای هم‌ترازی اعضای ساختار (structure).
.IP \fB\-mqmath\fR 4
.IX Item "-mqmath"
.PD 0
.IP \fB\-mno\-qmath\fR 4
.IX Item "-mno-qmath"
.PD
فعال یا غیرفعال کردن الگوهای دستورالعمل جدید برای جمع و تفریق اعداد صحیح ۶۴ بیتی.
.PP
\fIگزینه‌های Visium\fR
.IX Subsection "Visium Options"
.IP \fB\-mdebug\fR 4
.IX Item "-mdebug"
هنگام پیوند دادن برنامه‌هایی که ورودی/خروجی فایل انجام می‌دهند و قرار است روی هدف MCM اجرا شوند، از این گزینه استفاده کنید. این گزینه باعث پیوند خوردن کتابخانه‌های \&\fIlibc.a\fR و \fIlibdebug.a\fR می‌شود. شما باید برنامه را روی سیستم هدف تحت کنترل استاب اشکال‌زدایی از راه دور GDB اجرا کنید.
.IP \fB\-msim\fR 4
.IX Item "-msim"
هنگام پیوند دادن برنامه‌هایی که ورودی/خروجی فایل انجام می‌دهند و قرار است روی شبیه‌ساز اجرا شوند، از این گزینه استفاده کنید. این گزینه باعث پیوند خوردن کتابخانه‌های \&\fIlibc.a\fR و \fIlibsim.a\fR می‌شود.
.IP \fB\-mfpu\fR 4
.IX Item "-mfpu"
.PD 0
.IP \fB\-mhard\-float\fR 4
.IX Item "-mhard-float"
.PD
تولید کدی که حاوی دستورالعمل‌های سخت‌افزاری ممیز شناور است. این حالت پیش‌فرض است.
.IP \fB\-mno\-fpu\fR 4
.IX Item "-mno-fpu"
.PD 0
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
.PD
تولید کدی که حاوی فراخوانی‌های کتابخانه‌ای برای ممیز شناور است.
.Sp
\&\fB\-msoft\-float\fR قرارداد فراخوانی (calling convention) را در فایل خروجی تغییر می‌دهد؛ بنابراین تنها در صورتی مفید است که \fIتمام\fR بخش‌های برنامه را با این گزینه کامپایل کنید. به‌ویژه، برای این‌که این ویژگی به‌درستی کار کند، باید کتابخانهٔ \&\fIlibgcc.a\fR (کتابخانه‌ای که همراه GCC ارائه می‌شود) را نیز با \fB\-msoft\-float\fR کامپایل کنید.
.IP \fB\-mcpu=\fR\fIcpu_type\fR 4
.IX Item "-mcpu=cpu_type"
تنظیم مجموعه دستورالعمل، مجموعه ثبات‌ها و پارامترهای زمان‌بندی دستورالعمل برای نوع ماشین \fIcpu_type\fR. مقادیر پشتیبانی‌شده برای \fIcpu_type\fR عبارتند از \&\fBmcm\fR، \fBgr5\fR و \fBgr6\fR.
.Sp
\&\fBmcm\fR مترادفی برای \fBgr5\fR است که جهت سازگاری با نسخه‌های پیشین حفظ شده است.
.Sp
به‌طور پیش‌فرض (مگر این‌که جور دیگری پیکربندی شده باشد)، GCC کدی برای گونهٔ GR5 از معماری Visium تولید می‌کند.
.Sp
با گزینهٔ \fB\-mcpu=gr6\fR، کامپایلر GCC برای گونهٔ GR6 از معماری Visium کد تولید می‌کند. تنها تفاوت آن با کد GR5 در این است که کامپایلر دستورالعمل‌های جابجایی بلوکی (block move) را نیز تولید خواهد کرد.
.IP \fB\-mtune=\fR\fIcpu_type\fR 4
.IX Item "-mtune=cpu_type"
تنظیم پارامترهای زمان‌بندی دستورالعمل برای نوع ماشین \fIcpu_type\fR، بدون تغییر دادن مجموعه دستورالعمل یا مجموعه ثبات‌هایی که توسط گزینهٔ \&\fB\-mcpu=\fR\fIcpu_type\fR تنظیم می‌شوند.
.IP \fB\-msv\-mode\fR 4
.IX Item "-msv-mode"
تولید کد برای حالت ناظر (supervisor mode)، حالتی که در آن هیچ محدودیتی برای دسترسی به ثبات‌های عمومی وجود ندارد. این حالت پیش‌فرض است.
.IP \fB\-muser\-mode\fR 4
.IX Item "-muser-mode"
تولید کد برای حالت کاربر (user mode)، حالتی که در آن دسترسی به برخی ثبات‌های عمومی ممنوع است: در GR5، ثبات‌های r24 تا r31 در این حالت قابل دسترسی نیستند؛ در GR6، تنها ثبات‌های r29 تا r31 تحت تأثیر قرار می‌گیرند.
.PP
\fIگزینه‌های VMS\fR
.IX Subsection "VMS Options"
.PP
این گزینه‌های \fB\-m\fR برای پیاده‌سازی‌های VMS تعریف شده‌اند:
.IP \fB\-mvms\-return\-codes\fR 4
.IX Item "-mvms-return-codes"
بازگرداندن کدهای وضعیت VMS از تابع \f(CW\*(C`main\*(C'\fR. پیش‌فرض، بازگرداندن کدهای وضعیت (مانند کد خطا) به سبک POSIX است.
.IP \fB\-mdebug\-main=\fR\fIprefix\fR 4
.IX Item "-mdebug-main=prefix"
علامت‌گذاری نخستین روالی که نام آن با \fIprefix\fR آغاز می‌شود به‌عنوان روال اصلی برای اشکال‌زدا (debugger).
.IP \fB\-mmalloc64\fR 4
.IX Item "-mmalloc64"
استفادهٔ پیش‌فرض از روال‌های تخصیص حافظهٔ ۶۴ بیتی.
.IP \fB\-mpointer\-size=\fR\fIsize\fR 4
.IX Item "-mpointer-size=size"
تنظیم اندازهٔ پیش‌فرض اشاره‌گرها. گزینه‌های ممکن برای \fIsize\fR عبارتند از \&\fB32\fR یا \fBshort\fR برای اشاره‌گرهای ۳۲ بیتی، \fB64\fR یا \fBlong\fR برای اشاره‌گرهای ۶۴ بیتی، و \fBno\fR برای پشتیبانی انحصاری از اشاره‌گرهای ۳۲ بیتی. گزینهٔ آخر دستور \f(CW\*(C`pragma pointer_size\*(C'\fR را غیرفعال می‌کند.
.PP
\fIگزینه‌های VxWorks\fR
.IX Subsection "VxWorks Options"
.PP
گزینه‌های این بخش برای تمامی اهداف VxWorks تعریف شده‌اند. گزینه‌های مختص سخت‌افزار مقصد، همراه با سایر گزینه‌های مربوط به آن هدف فهرست شده‌اند.
.IP \fB\-mrtp\fR 4
.IX Item "-mrtp"
کامپایلر GCC می‌تواند هم برای هسته‌های VxWorks و هم برای فرآیندهای بلادرنگ (RTPها) کد تولید کند. این گزینه حالت را از مورد نخست به دومی تغییر می‌دهد. همچنین ماکروی پیش‌پردازندهٔ \f(CW\*(C`_\|_RTP_\|_\*(C'\fR را تعریف می‌کند.
.IP \fB\-msmp\fR 4
.IX Item "-msmp"
انتخاب محیط‌های زمان اجرای SMP برای پیوند دادن. روی معماری‌هایی غیر از PowerPC و همچنین در VxWorks نسخهٔ ۷ به بعد در دسترس نیست؛ چرا که در آن‌ها این انتخاب بخشی از پیکربندی ساخت VxWorks بوده و مسیرهای کتابخانه برای هر دو حالت یکسان است.
.IP \fB\-mvthreads\fR 4
.IX Item "-mvthreads"
پیوند دادن با محیط زمان اجرای VxWorks AE vThread.
.IP \fB\-non\-static\fR 4
.IX Item "-non-static"
پیوند دادن یک فایل اجرایی RTP با کتابخانه‌های مشترک (shared) به جای کتابخانه‌های ایستا (static). گزینه‌های \fB\-static\fR و \fB\-shared\fR نیز می‌توانند برای RTPها استفاده شوند؛ \fB\-static\fR حالت پیش‌فرض است..IP \fB\-Bstatic\fR 4
.IX Item "-Bstatic"
.PD 0
.IP \fB\-Bdynamic\fR 4
.IX Item "-Bdynamic"
.PD
این گزینه‌ها به پیونددهنده منتقل می‌شوند. آنها برای سازگاری با Diab تعریف شده‌اند.
.IP \fB\-Xbind\-lazy\fR 4
.IX Item "-Xbind-lazy"
فعال‌سازی پیوند تنبلانه (lazy binding) فراخوانی‌های توابع. این گزینه معادل
\&\fB\-Wl,\-z,now\fR بوده و جهت سازگاری با Diab تعریف شده است.
.IP \fB\-Xbind\-now\fR 4
.IX Item "-Xbind-now"
غیرفعال‌سازی پیوند تنبلانه فراخوانی‌های توابع. این گزینه پیش‌فرض است و
جهت سازگاری با Diab تعریف شده است.
.PP
\fIگزینه‌های x86\fR
.IX Subsection "x86 Options"
.PP
این بخش به مستندسازی گزینه‌های \fB\-m\fR موجود برای خانواده رایانه‌های x86
می‌پردازد.
.PP
گروه گزینه‌های زیر امکان کامپایل با هدف‌گیری پردازنده‌ای خاص را
فراهم می‌کنند.
.IP \fB\-march=\fR\fIcpu\-type\fR 4
.IX Item "-march=cpu-type"
تولید دستورالعمل‌ها برای نوع ماشین \fIcpu\-type\fR. در مقایسه با
\&\fB\-mtune=\fR\fIcpu\-type\fR که صرفاً کد تولیدشده را برای
\fIcpu\-type\fR مشخص‌شده بهینه‌سازی (tune) می‌کند، \fB\-march=\fR\fIcpu\-type\fR به GCC
اجازه می‌دهد کدی تولید کند که ممکن است روی پردازنده‌هایی غیر از پردازنده
مشخص‌شده اصلاً اجرا نشود. مشخص کردن \fB\-march=\fR\fIcpu\-type\fR به‌طور ضمنی بیانگر
\&\fB\-mtune=\fR\fIcpu\-type\fR نیز هست، مگر مواردی که خلاف آن ذکر شده باشد.
.Sp
انتخاب‌های موجود برای \fIcpu\-type\fR عبارت‌اند از:
.RS 4
.IP \fBnative\fR 4
.IX Item "native"
این گزینه با تشخیص نوع پردازنده ماشین کامپایل‌کننده در زمان کامپایل، پردازنده
مقصد را برای تولید کد انتخاب می‌کند. استفاده از \fB\-march=native\fR
تمام زیرمجموعه‌های دستورالعملی که توسط ماشین محلی پشتیبانی می‌شوند را فعال می‌کند (از این
رو ممکن است نتیجه روی ماشین‌های دیگر اجرا نشود). استفاده از \fB\-mtune=native\fR
کدی بهینه‌شده برای ماشین محلی تحت محدودیت‌های مجموعه دستورالعمل‌های انتخاب‌شده
تولید می‌کند.
.IP \fBx86\-64\fR 4
.IX Item "x86-64"
یک پردازنده عمومی با افزونه‌های 64\-bit و پشتیبانی از مجموعه دستورالعمل‌های
MMX، SSE، SSE2 و FXSR.
.IP \fBx86\-64\-v2\fR 4
.IX Item "x86-64-v2"
.PD 0
.IP \fBx86\-64\-v3\fR 4
.IX Item "x86-64-v3"
.IP \fBx86\-64\-v4\fR 4
.IX Item "x86-64-v4"
.PD
این انتخاب‌ها برای \fIcpu\-type\fR، سطح ریزمعماری متناظر را از
psABI مربوط به x86\-64 انتخاب می‌کنند. در ABIهایی غیر از
x86\-64 psABI، آنها همان ویژگی‌های پردازنده‌ای را انتخاب می‌کنند که x86\-64 psABI
برای آن سطح ریزمعماری خاص مستند کرده است.
.Sp
از آنجا که این مقادیر \fIcpu\-type\fR تنظیمات \&\fB\-mtune\fR متناظری
ندارند، استفاده از \fB\-march\fR با این مقادیر بهینه‌سازی عمومی را فعال
می‌کند. بهینه‌سازی خاص را می‌توان با استفاده از گزینه
\&\fB\-mtune=\fR\fIother\-cpu\-type\fR به همراه مقدار مناسب برای
\&\fIother\-cpu\-type\fR فعال کرد.
.IP \fBi386\fR 4
.IX Item "i386"
پردازنده اصلی Intel i386.
.IP \fBi486\fR 4
.IX Item "i486"
پردازنده Intel i486. (هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.)
.IP \fBi586\fR 4
.IX Item "i586"
.PD 0
.IP \fBpentium\fR 4
.IX Item "pentium"
.PD
پردازنده Intel Pentium بدون پشتیبانی از MMX.
.IP \fBlakemont\fR 4
.IX Item "lakemont"
میکروکنترلر (MCU) Intel Lakemont، مبتنی بر پردازنده Intel Pentium.
.IP \fBpentium\-mmx\fR 4
.IX Item "pentium-mmx"
پردازنده Intel Pentium MMX، مبتنی بر هسته Pentium همراه با پشتیبانی از مجموعه دستورالعمل‌های MMX.
.IP \fBpentiumpro\fR 4
.IX Item "pentiumpro"
پردازنده Intel Pentium Pro بدون پشتیبانی از MMX.
.IP \fBi686\fR 4
.IX Item "i686"
هنگامی که همراه با \fB\-march\fR استفاده شود، مجموعه دستورالعمل‌های
Pentium Pro به کار گرفته می‌شوند، بنابراین کد روی تمام تراشه‌های خانواده i686 اجرا می‌شود.
هنگامی که همراه با \fB\-mtune\fR استفاده شود، معنایی مشابه با \fBgeneric\fR دارد.
.IP \fBpentium2\fR 4
.IX Item "pentium2"
پردازنده Intel Pentium II، مبتنی بر هسته Pentium Pro با پشتیبانی از مجموعه دستورالعمل‌های
MMX و FXSR.
.IP \fBpentium3\fR 4
.IX Item "pentium3"
.PD 0
.IP \fBpentium3m\fR 4
.IX Item "pentium3m"
.PD
پردازنده Intel Pentium III، مبتنی بر هسته Pentium Pro با پشتیبانی از مجموعه دستورالعمل‌های
MMX، FXSR و SSE.
.IP \fBpentium\-m\fR 4
.IX Item "pentium-m"
پردازنده Intel Pentium M؛ نسخه کم‌مصرف پردازنده Intel Pentium III
با پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2 و FXSR. استفاده‌شده در لپ‌تاپ‌های
Centrino.
.IP \fBpentium4\fR 4
.IX Item "pentium4"
.PD 0
.IP \fBpentium4m\fR 4
.IX Item "pentium4m"
.PD
پردازنده Intel Pentium 4 با پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2 و FXSR.
.IP \fBprescott\fR 4
.IX Item "prescott"
نسخه بهبودیافته پردازنده Intel Pentium 4 با پشتیبانی از مجموعه دستورالعمل‌های
MMX، SSE، SSE2، SSE3 و FXSR.
.IP \fBnocona\fR 4
.IX Item "nocona"
نسخه بهبودیافته پردازنده Intel Pentium 4 با افزونه‌های 64\-bit و پشتیبانی از
مجموعه دستورالعمل‌های MMX، SSE، SSE2، SSE3، CX16 و FXSR.
.IP \fBcore2\fR 4
.IX Item "core2"
پردازنده Intel Core 2 با افزونه‌های 64\-bit و پشتیبانی از مجموعه دستورالعمل‌های
MMX، SSE، SSE2، SSE3، SSSE3، CX16، SAHF و FXSR.
.IP \fBnehalem\fR 4
.IX Item "nehalem"
.PD 0
.IP \fBcorei7\fR 4
.IX Item "corei7"
.PD
پردازنده Intel Nehalem با افزونه‌های 64\-bit و پشتیبانی از مجموعه دستورالعمل‌های
MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF و FXSR.
.IP \fBwestmere\fR 4
.IX Item "westmere"
پردازنده Intel Westmere با افزونه‌های 64\-bit و پشتیبانی از مجموعه دستورالعمل‌های
MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR و PCLMUL.
.IP \fBsandybridge\fR 4
.IX Item "sandybridge"
.PD 0
.IP \fBcorei7\-avx\fR 4
.IX Item "corei7-avx"
.PD
پردازنده Intel Sandy Bridge با افزونه‌های 64\-bit و پشتیبانی از مجموعه دستورالعمل‌های
MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE و PCLMUL.
.IP \fBivybridge\fR 4
.IX Item "ivybridge"
.PD 0
.IP \fBcore\-avx\-i\fR 4
.IX Item "core-avx-i"
.PD
پردازنده Intel Ivy Bridge با افزونه‌های 64\-bit و پشتیبانی از مجموعه دستورالعمل‌های
MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE، RDRND
و F16C.
.IP \fBhaswell\fR 4
.IX Item "haswell"
.PD 0
.IP \fBcore\-avx2\fR 4
.IX Item "core-avx2"
.PD
پردازنده Intel Haswell با افزونه‌های 64\-bit و پشتیبانی از مجموعه دستورالعمل‌های
MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE، RDRND،
F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE و HLE.
.IP \fBbroadwell\fR 4
.IX Item "broadwell"
پردازنده Intel Broadwell با افزونه‌های 64\-bit و پشتیبانی از مجموعه دستورالعمل‌های
MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE، RDRND،
F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX و PREFETCHW.
.IP \fBskylake\fR 4
.IX Item "skylake"
پردازنده Intel Skylake با افزونه‌های 64\-bit و پشتیبانی از مجموعه دستورالعمل‌های
MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE، RDRND،
F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW، AES،
CLFLUSHOPT، XSAVEC، XSAVES و SGX..IP \fBskylake\-avx512\fR 4
.IX Item "skylake-avx512"
پردازنده سرور Intel Skylake با افزونه‌های ۶۴\-بیتی و پشتیبانی از مجموعه دستورهای MMX، SSE، SSE2، SSE3،
SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE،
RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW،
AES، CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، CLWB، AVX512VL، AVX512BW،
AVX512DQ و AVX512CD.
.IP \fBcascadelake\fR 4
.IX Item "cascadelake"
پردازنده Intel Cascade Lake با افزونه‌های ۶۴\-بیتی و پشتیبانی از مجموعه دستورهای MMX، SSE، SSE2، SSE3، SSSE3،
SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE، RDRND،
F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW، AES،
CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، CLWB، AVX512VL، AVX512BW، AVX512DQ،
AVX512CD و AVX512VNNI.
.IP \fBcannonlake\fR 4
.IX Item "cannonlake"
پردازنده سرور Intel Cannon Lake با افزونه‌های ۶۴\-بیتی و پشتیبانی از مجموعه دستورهای MMX، SSE، SSE2،
SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL،
FSGSBASE، RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX،
PREFETCHW، AES، CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، AVX512VL، AVX512BW،
AVX512DQ، AVX512CD، PKU، AVX512VBMI، AVX512IFMA و SHA.
.IP \fBcooperlake\fR 4
.IX Item "cooperlake"
پردازنده Intel Cooper Lake با افزونه‌های ۶۴\-بیتی و پشتیبانی از مجموعه دستورهای MMX، SSE، SSE2، SSE3، SSSE3،
SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE، RDRND،
F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW، AES،
CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، CLWB، AVX512VL، AVX512BW، AVX512DQ،
AVX512CD، AVX512VNNI و AVX512BF16.
.IP \fBicelake\-client\fR 4
.IX Item "icelake-client"
پردازنده کلاینت Intel Ice Lake با افزونه‌های ۶۴\-بیتی و پشتیبانی از مجموعه دستورهای MMX، SSE، SSE2، SSE3،
SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE،
RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW،
AES، CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، AVX512VL، AVX512BW، AVX512DQ،
AVX512CD، PKU، AVX512VBMI، AVX512IFMA، SHA، AVX512VNNI، GFNI، VAES، AVX512VBMI2،
VPCLMULQDQ، AVX512BITALG، RDPID و AVX512VPOPCNTDQ.
.IP \fBicelake\-server\fR 4
.IX Item "icelake-server"
پردازنده سرور Intel Ice Lake با افزونه‌های ۶۴\-بیتی و پشتیبانی از مجموعه دستورهای MMX، SSE، SSE2، SSE3،
SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE،
RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW،
AES، CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، AVX512VL، AVX512BW، AVX512DQ،
AVX512CD، PKU، AVX512VBMI، AVX512IFMA، SHA، AVX512VNNI، GFNI، VAES، AVX512VBMI2،
VPCLMULQDQ، AVX512BITALG، RDPID، AVX512VPOPCNTDQ، PCONFIG، WBNOINVD و CLWB.
.IP \fBtigerlake\fR 4
.IX Item "tigerlake"
پردازنده Intel Tiger Lake با افزونه‌های ۶۴\-بیتی و پشتیبانی از مجموعه دستورهای MMX، SSE، SSE2، SSE3، SSSE3،
SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE، RDRND،
F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW، AES،
CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، AVX512VL، AVX512BW، AVX512DQ، AVX512CD،
PKU، AVX512VBMI، AVX512IFMA، SHA، AVX512VNNI، GFNI، VAES، AVX512VBMI2،
VPCLMULQDQ، AVX512BITALG، RDPID، AVX512VPOPCNTDQ، MOVDIRI، MOVDIR64B، CLWB،
AVX512VP2INTERSECT و KEYLOCKER.
.IP \fBrocketlake\fR 4
.IX Item "rocketlake"
پردازنده Intel Rocket Lake با افزونه‌های ۶۴\-بیتی و پشتیبانی از مجموعه دستورهای MMX، SSE، SSE2، SSE3، SSSE3،
SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE، RDRND،
F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW، AES،
CLFLUSHOPT، XSAVEC، XSAVES، AVX512F، AVX512VL، AVX512BW، AVX512DQ، AVX512CD،
PKU، AVX512VBMI، AVX512IFMA، SHA، AVX512VNNI، GFNI، VAES، AVX512VBMI2،
VPCLMULQDQ، AVX512BITALG، RDPID و AVX512VPOPCNTDQ.
.IP \fBalderlake\fR 4
.IX Item "alderlake"
.PD 0
.IP \fBraptorlake\fR 4
.IX Item "raptorlake"
.IP \fBmeteorlake\fR 4
.IX Item "meteorlake"
.IP \fBgracemont\fR 4
.IX Item "gracemont"
.PD
پردازنده Intel Alder Lake/Raptor Lake/Meteor Lake/Gracemont با افزونه‌های ۶۴\-بیتی و پشتیبانی از مجموعه دستورهای
MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16،
AES، PREFETCHW،
PCLMUL، RDRND، XSAVE، XSAVEC، XSAVES، XSAVEOPT، FSGSBASE، PTWRITE، RDPID، SGX،
GFNI\-SSE، CLWB، MOVDIRI، MOVDIR64B، WAITPKG، ADCX، AVX، AVX2، BMI، BMI2، F16C،
FMA، LZCNT، PCONFIG، PKU، VAES، VPCLMULQDQ، SERIALIZE، HRESET، KL، WIDEKL و
AVX\-VNNI.
.IP \fBarrowlake\fR 4
.IX Item "arrowlake"
پردازنده Intel Arrow Lake با افزونه‌های ۶۴\-بیتی و پشتیبانی از مجموعه دستورهای MOVBE، MMX، SSE، SSE2، SSE3،
SSSE3، SSE4.1، SSE4.2، POPCNT، CX16،
AES، PREFETCHW، PCLMUL، RDRND، XSAVE، XSAVEC،
XSAVES، XSAVEOPT، FSGSBASE، PTWRITE، RDPID، SGX، GFNI\-SSE، CLWB، MOVDIRI،
MOVDIR64B، WAITPKG، ADCX، AVX، AVX2، BMI، BMI2، F16C، FMA، LZCNT، PCONFIG، PKU،
VAES، VPCLMULQDQ، SERIALIZE، HRESET، KL، WIDEKL، AVX\-VNNI، UINTR، AVXIFMA،
AVXVNNIINT8، AVXNECONVERT و CMPCCXADD.
.IP \fBarrowlake\-s\fR 4
.IX Item "arrowlake-s"
.PD 0
.IP \fBlunarlake\fR 4
.IX Item "lunarlake"
.PD
پردازنده Intel Arrow Lake S/Lunar Lake با افزونه‌های ۶۴\-بیتی و پشتیبانی از مجموعه دستورهای MOVBE، MMX، SSE،
SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، AES، PREFETCHW، PCLMUL، RDRND،
XSAVE، XSAVEC، XSAVES، XSAVEOPT، FSGSBASE، PTWRITE، RDPID، SGX، GFNI\-SSE، CLWB،
MOVDIRI، MOVDIR64B، WAITPKG، ADCX، AVX، AVX2، BMI، BMI2، F16C، FMA، LZCNT،
PCONFIG، PKU، VAES، VPCLMULQDQ، SERIALIZE، HRESET، KL، WIDEKL، AVX\-VNNI، UINTR،
AVXIFMA، AVXVNNIINT8، AVXNECONVERT، CMPCCXADD، AVXVNNIINT16، SHA512، SM3 و
SM4.
.IP \fBpantherlake\fR 4
.IX Item "pantherlake"
.PD 0
.IP \fBwildcatlake\fR 4
.IX Item "wildcatlake"
.PD
پردازنده Intel Panther Lake/Wildcat Lake با افزونه‌های ۶۴\-بیتی و پشتیبانی از مجموعه دستورهای MOVBE، MMX، SSE،
SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، AES، PREFETCHW، PCLMUL، RDRND،
XSAVE، XSAVEC، XSAVES، XSAVEOPT، FSGSBASE، PTWRITE، RDPID، SGX، GFNI\-SSE،
CLWB، MOVDIRI، MOVDIR64B، WAITPKG، ADCX، AVX، AVX2، BMI، BMI2، F16C، FMA،
LZCNT، PCONFIG، PKU، VAES، VPCLMULQDQ، SERIALIZE، HRESET، AVX\-VNNI، UINTR،
AVXIFMA، AVXVNNIINT8، AVXNECONVERT، CMPCCXADD، AVXVNNIINT16، SHA512، SM3 و
SM4.
.IP \fBnovalake\fR 4
.IX Item "novalake"
پردازنده Intel Nova Lake با افزونه‌های ۶۴\-بیتی و پشتیبانی از مجموعه دستورهای MOVBE، MMX، SSE، SSE2، SSE3،
SSSE3، SSE4.1، SSE4.2، POPCNT، CX16،
AES، PREFETCHW، PCLMUL، RDRND، XSAVE، XSAVEC،
XSAVES، XSAVEOPT، FSGSBASE، PTWRITE، RDPID، SGX، GFNI\-SSE، CLWB، MOVDIRI،
MOVDIR64B، WAITPKG، ADCX، AVX، AVX2، BMI، BMI2، F16C، FMA، LZCNT، PCONFIG، PKU،
VAES، VPCLMULQDQ، SERIALIZE، HRESET، AVX\-VNNI، UINTR، AVXIFMA، AVXVNNIINT8،
AVXNECONVERT، CMPCCXADD، AVXVNNIINT16، SHA512، SM3، SM4، PREFETCHI، APX_F،
AVX10.1، AVX10.2 و MOVRS.
.IP \fBsapphirerapids\fR 4
.IX Item "sapphirerapids"
.PD 0
.IP \fBemeraldrapids\fR 4
.IX Item "emeraldrapids"
.PD
پردازنده Intel Sapphire Rapids/Emerald Rapids با افزونه‌های ۶۴\-بیتی و پشتیبانی از مجموعه دستورهای MMX، SSE،
SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL،
FSGSBASE، RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX،
PREFETCHW، AES، CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، AVX512VL، AVX512BW،
AVX512DQ، AVX512CD، PKU، AVX512VBMI، AVX512IFMA، SHA، AVX512VNNI، GFNI، VAES،
AVX512VBMI2، VPCLMULQDQ، AVX512BITALG، RDPID، AVX512VPOPCNTDQ، PCONFIG،
WBNOINVD، CLWB، MOVDIRI، MOVDIR64B، ENQCMD، CLDEMOTE، PTWRITE، WAITPKG،
SERIALIZE، TSXLDTRK، UINTR، AMX\-BF16، AMX\-TILE، AMX\-INT8، AVX\-VNNI، AVX512\-FP16
و AVX512BF16.
.IP \fBgraniterapids\fR 4
.IX Item "graniterapids"
پردازنده Intel Granite Rapids با افزونه‌های ۶۴\-بیتی و پشتیبانی از مجموعه دستورهای MMX، SSE، SSE2، SSE3،
SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE،
RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW،
AES، CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، AVX512VL، AVX512BW، AVX512DQ،
AVX512CD، PKU، AVX512VBMI، AVX512IFMA، SHA، AVX512VNNI، GFNI، VAES، AVX512VBMI2،
VPCLMULQDQ، AVX512BITALG، RDPID، AVX512VPOPCNTDQ، PCONFIG، WBNOINVD، CLWB،
MOVDIRI، MOVDIR64B، ENQCMD، CLDEMOTE، PTWRITE، WAITPKG، SERIALIZE، TSXLDTRK،
UINTR، AMX\-BF16، AMX\-TILE، AMX\-INT8، AVX\-VNNI، AVX512\-FP16، AVX512BF16، AMX\-FP16
و PREFETCHI.
.IP \fBgraniterapids\-d\fR 4
.IX Item "graniterapids-d"
پردازنده Intel Granite Rapids D با افزونه‌های ۶۴\-بیتی و پشتیبانی از مجموعه دستورهای MMX، SSE، SSE2، SSE3،
SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE،
RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW،
AES، CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، AVX512VL، AVX512BW، AVX512DQ،
AVX512CD، PKU، AVX512VBMI، AVX512IFMA، SHA، AVX512VNNI، GFNI، VAES، AVX512VBMI2،
VPCLMULQDQ، AVX512BITALG، RDPID، AVX512VPOPCNTDQ، PCONFIG، WBNOINVD، CLWB،
MOVDIRI، MOVDIR64B، ENQCMD، CLDEMOTE، PTWRITE، WAITPKG، SERIALIZE، TSXLDTRK،
UINTR، AMX\-BF16، AMX\-TILE، AMX\-INT8، AVX\-VNNI، AVX512FP16، AVX512BF16، AMX\-FP16،
PREFETCHI و AMX\-COMPLEX.
.IP \fBdiamondrapids\fR 4
.IX Item "diamondrapids"
پردازنده Intel Diamond Rapids با افزونه‌های ۶۴\-بیتی و پشتیبانی از مجموعه دستورهای MOVBE، MMX، SSE، SSE2، SSE3،
SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE،
RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW،
AES، CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، AVX512VL، AVX512BW، AVX512DQ،
AVX512CD، PKU، AVX512VBMI، AVX512IFMA، SHA، AVX512VNNI، GFNI، VAES، AVX512VBMI2،
VPCLMULQDQ، AVX512BITALG، RDPID، AVX512VPOPCNTDQ، PCONFIG، WBNOINVD، CLWB،
MOVDIRI، MOVDIR64B، ENQCMD، CLDEMOTE، PTWRITE، WAITPKG، SERIALIZE، TSXLDTRK،
UINTR، AMX\-BF16، AMX\-TILE، AMX\-INT8، AVX\-VNNI، AVX512FP16، AVX512BF16، AMX\-FP16،
PREFETCHI، AMX\-COMPLEX، AVX10.1\-512، AVX\-IFMA، AVX\-NE\-CONVERT، AVX\-VNNI\-INT16،
AVX\-VNNI\-INT8، CMPccXADD، SHA512، SM3، SM4، AVX10.2\-512، APX_F، AMX\-AVX512،
AMX\-FP8، MOVRS و AMX\-MOVRS.
.IP \fBbonnell\fR 4
.IX Item "bonnell"
.PD 0
.IP \fBatom\fR 4
.IX Item "atom".PD
پردازندهٔ Intel Bonnell با پشتیبانی از افزونه‌های 64\-bit و مجموعه‌های دستورالعمل MOVBE، MMX، SSE، SSE2، SSE3، SSSE3
و CX16.
.IP \fBsilvermont\fR 4
.IX Item "silvermont"
.PD 0
.IP \fBslm\fR 4
.IX Item "slm"
.PD
پردازندهٔ Intel Silvermont با پشتیبانی از افزونه‌های 64\-bit و مجموعه‌های دستورالعمل MOVBE، MMX، SSE، SSE2، SSE3، SSSE3،
SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، PCLMUL، PREFETCHW و RDRND.
.IP \fBgoldmont\fR 4
.IX Item "goldmont"
پردازندهٔ Intel Goldmont با پشتیبانی از افزونه‌های 64\-bit و مجموعه‌های دستورالعمل MOVBE، MMX، SSE، SSE2، SSE3، SSSE3،
SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، PCLMUL، PREFETCHW، RDRND، AES، SHA،
RDSEED، XSAVE، XSAVEC، XSAVES، XSAVEOPT، CLFLUSHOPT و FSGSBASE.
.IP \fBgoldmont\-plus\fR 4
.IX Item "goldmont-plus"
پردازندهٔ Intel Goldmont Plus با پشتیبانی از افزونه‌های 64\-bit و مجموعه‌های دستورالعمل MOVBE، MMX، SSE، SSE2، SSE3،
SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، PCLMUL، PREFETCHW، RDRND، AES،
SHA، RDSEED، XSAVE، XSAVEC، XSAVES، XSAVEOPT، CLFLUSHOPT، FSGSBASE، PTWRITE،
RDPID و SGX.
.IP \fBtremont\fR 4
.IX Item "tremont"
پردازندهٔ Intel Tremont با پشتیبانی از افزونه‌های 64\-bit و مجموعه‌های دستورالعمل MOVBE، MMX، SSE، SSE2، SSE3، SSSE3،
SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، PCLMUL، PREFETCHW، RDRND، AES، SHA،
RDSEED، XSAVE، XSAVEC، XSAVES، XSAVEOPT، CLFLUSHOPT، FSGSBASE، PTWRITE، RDPID،
SGX، CLWB، GFNI\-SSE، MOVDIRI، MOVDIR64B، CLDEMOTE و WAITPKG.
.IP \fBsierraforest\fR 4
.IX Item "sierraforest"
پردازندهٔ Intel Sierra Forest با پشتیبانی از افزونه‌های 64\-bit و مجموعه‌های دستورالعمل MOVBE، MMX، SSE، SSE2، SSE3،
SSSE3، SSE4.1، SSE4.2، POPCNT، CX16،
AES، PREFETCHW، PCLMUL، RDRND، XSAVE، XSAVEC،
XSAVES، XSAVEOPT، FSGSBASE، PTWRITE، RDPID، SGX، GFNI\-SSE، CLWB، MOVDIRI،
MOVDIR64B، CLDEMOTE، WAITPKG، ADCX، AVX، AVX2، BMI، BMI2، F16C، FMA، LZCNT،
PCONFIG، PKU، VAES، VPCLMULQDQ، SERIALIZE، HRESET، KL، WIDEKL، AVX\-VNNI،
AVXIFMA، AVXVNNIINT8، AVXNECONVERT، CMPCCXADD، ENQCMD و UINTR.
.IP \fBgrandridge\fR 4
.IX Item "grandridge"
پردازندهٔ Intel Grand Ridge با پشتیبانی از افزونه‌های 64\-bit و مجموعه‌های دستورالعمل MOVBE، MMX، SSE، SSE2، SSE3،
SSSE3، SSE4.1، SSE4.2، POPCNT، CX16،
AES، PREFETCHW، PCLMUL، RDRND، XSAVE، XSAVEC،
XSAVES، XSAVEOPT، FSGSBASE، PTWRITE، RDPID، SGX، GFNI\-SSE، CLWB، MOVDIRI،
MOVDIR64B، CLDEMOTE، WAITPKG، ADCX، AVX، AVX2، BMI، BMI2، F16C، FMA، LZCNT،
PCONFIG، PKU، VAES، VPCLMULQDQ، SERIALIZE، HRESET، KL، WIDEKL، AVX\-VNNI،
AVXIFMA، AVXVNNIINT8، AVXNECONVERT، CMPCCXADD، ENQCMD و UINTR.
.IP \fBclearwaterforest\fR 4
.IX Item "clearwaterforest"
پردازندهٔ Intel Clearwater Forest با پشتیبانی از افزونه‌های 64\-bit و مجموعه‌های دستورالعمل MOVBE، MMX، SSE، SSE2،
SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16،
AES، PREFETCHW، PCLMUL، RDRND، XSAVE،
XSAVEC، XSAVES، XSAVEOPT، FSGSBASE، PTWRITE، RDPID، SGX، GFNI\-SSE، CLWB،
MOVDIRI، MOVDIR64B، CLDEMOTE، WAITPKG، ADCX، AVX، AVX2، BMI، BMI2، F16C، FMA،
LZCNT، PCONFIG، PKU، VAES، VPCLMULQDQ، SERIALIZE، HRESET، AVX\-VNNI، ENQCMD،
UINTR، AVXIFMA، AVXVNNIINT8، AVXNECONVERT، CMPCCXADD، AVXVNNIINT16، SHA512،
SM3، SM4، USER_MSR و PREFETCHI.
.IP \fBk6\fR 4
.IX Item "k6"
پردازندهٔ AMD K6 با پشتیبانی از مجموعه دستورالعمل MMX.
.IP \fBk6\-2\fR 4
.IX Item "k6-2"
.PD 0
.IP \fBk6\-3\fR 4
.IX Item "k6-3"
.PD
نسخه‌های بهبودیافتهٔ پردازندهٔ AMD K6 با پشتیبانی از مجموعه‌های دستورالعمل MMX و !3DNow.
.IP \fBathlon\fR 4
.IX Item "athlon"
.PD 0
.IP \fBathlon\-tbird\fR 4
.IX Item "athlon-tbird"
.PD
پردازندهٔ AMD Athlon با پشتیبانی از مجموعه‌های دستورالعمل MMX، 3dNOW!، enhanced 3DNow! و دستورالعمل‌های پیش‌واکشی SSE.
.IP \fBathlon\-4\fR 4
.IX Item "athlon-4"
.PD 0
.IP \fBathlon\-xp\fR 4
.IX Item "athlon-xp"
.IP \fBathlon\-mp\fR 4
.IX Item "athlon-mp"
.PD
پردازندهٔ بهبودیافتهٔ AMD Athlon با پشتیبانی از مجموعه‌های دستورالعمل MMX، 3DNow!، enhanced 3DNow! و پشتیبانی کامل از مجموعه دستورالعمل SSE.
.IP \fBk8\fR 4
.IX Item "k8"
.PD 0
.IP \fBopteron\fR 4
.IX Item "opteron"
.IP \fBathlon64\fR 4
.IX Item "athlon64"
.IP \fBathlon\-fx\fR 4
.IX Item "athlon-fx"
.PD
پردازنده‌های مبتنی بر هستهٔ AMD K8 با پشتیبانی از مجموعه دستورالعمل x86\-64، شامل پردازنده‌های AMD Opteron، Athlon 64 و Athlon 64 FX.
(این مورد مجموعه‌های MMX، SSE، SSE2، 3DNow!، enhanced 3DNow! و افزونه‌های مجموعه دستورالعمل 64\-bit را دربرمی‌گیرد.)
.IP \fBk8\-sse3\fR 4
.IX Item "k8-sse3"
.PD 0
.IP \fBopteron\-sse3\fR 4
.IX Item "opteron-sse3"
.IP \fBathlon64\-sse3\fR 4
.IX Item "athlon64-sse3"
.PD
نسخه‌های بهبودیافتهٔ هسته‌های AMD K8 با پشتیبانی از مجموعه دستورالعمل SSE3.
.IP \fBamdfam10\fR 4
.IX Item "amdfam10"
.PD 0
.IP \fBbarcelona\fR 4
.IX Item "barcelona"
.PD
پردازنده‌های مبتنی بر هسته‌های AMD Family 10h با پشتیبانی از مجموعه دستورالعمل x86\-64. (این مورد CX16، MMX، SSE، SSE2، SSE3، SSE4A، 3DNow!، enhanced 3DNow!، ABM و افزونه‌های مجموعه دستورالعمل 64\-bit را دربرمی‌گیرد.)
.IP \fBbdver1\fR 4
.IX Item "bdver1"
پردازنده‌های مبتنی بر هسته‌های AMD Family 15h با پشتیبانی از مجموعه دستورالعمل x86\-64. (این مورد FMA4، AVX، XOP، LWP، AES، PCLMUL، CX16، MMX، SSE، SSE2، SSE3، SSE4A، SSSE3، SSE4.1، SSE4.2، ABM و افزونه‌های مجموعه دستورالعمل 64\-bit را دربرمی‌گیرد.)
.IP \fBbdver2\fR 4
.IX Item "bdver2"
پردازنده‌های مبتنی بر هستهٔ AMD Family 15h با پشتیبانی از مجموعه دستورالعمل x86\-64. (این مورد BMI، TBM، F16C، FMA، FMA4، AVX، XOP، LWP، AES، PCLMUL، CX16، MMX، SSE، SSE2، SSE3، SSE4A، SSSE3، SSE4.1، SSE4.2، ABM و افزونه‌های مجموعه دستورالعمل 64\-bit را دربرمی‌گیرد.)
.IP \fBbdver3\fR 4
.IX Item "bdver3"
پردازنده‌های مبتنی بر هستهٔ AMD Family 15h با پشتیبانی از مجموعه دستورالعمل x86\-64. (این مورد BMI، TBM، F16C، FMA، FMA4، FSGSBASE، AVX، XOP، LWP، AES، PCLMUL، CX16، MMX، SSE، SSE2، SSE3، SSE4A، SSSE3، SSE4.1، SSE4.2، ABM و افزونه‌های مجموعه دستورالعمل 64\-bit را دربرمی‌گیرد.)
.IP \fBbdver4\fR 4
.IX Item "bdver4"
پردازنده‌های مبتنی بر هستهٔ AMD Family 15h با پشتیبانی از مجموعه دستورالعمل x86\-64. (این مورد BMI، BMI2، TBM، F16C، FMA، FMA4، FSGSBASE، AVX، AVX2، XOP، LWP، AES، PCLMUL، CX16، MOVBE، MMX، SSE، SSE2، SSE3، SSE4A، SSSE3، SSE4.1، SSE4.2، ABM و افزونه‌های مجموعه دستورالعمل 64\-bit را دربرمی‌گیرد.)
.IP \fBznver1\fR 4
.IX Item "znver1"
پردازنده‌های مبتنی بر هستهٔ AMD Family 17h با پشتیبانی از مجموعه دستورالعمل x86\-64. (این مورد BMI، BMI2، F16C، FMA، FSGSBASE، AVX، AVX2، ADCX، RDSEED، MWAITX، SHA، CLZERO، AES، PCLMUL، CX16، MOVBE، MMX، SSE، SSE2، SSE3، SSE4A، SSSE3، SSE4.1، SSE4.2، ABM، XSAVEC، XSAVES، CLFLUSHOPT، POPCNT و افزونه‌های مجموعه دستورالعمل 64\-bit را دربرمی‌گیرد.)
.IP \fBznver2\fR 4
.IX Item "znver2"
پردازنده‌های مبتنی بر هستهٔ AMD Family 17h با پشتیبانی از مجموعه دستورالعمل x86\-64. (این مورد BMI، BMI2، CLWB، F16C، FMA، FSGSBASE، AVX، AVX2، ADCX، RDSEED، MWAITX، SHA، CLZERO، AES، PCLMUL، CX16، MOVBE، MMX، SSE، SSE2، SSE3، SSE4A، SSSE3، SSE4.1، SSE4.2، ABM، XSAVEC، XSAVES، CLFLUSHOPT، POPCNT، RDPID، WBNOINVD و افزونه‌های مجموعه دستورالعمل 64\-bit را دربرمی‌گیرد.)
.IP \fBznver3\fR 4
.IX Item "znver3"
پردازنده‌های مبتنی بر هستهٔ AMD Family 19h با پشتیبانی از مجموعه دستورالعمل x86\-64. (این مورد BMI، BMI2، CLWB، F16C، FMA، FSGSBASE، AVX، AVX2، ADCX، RDSEED، MWAITX، SHA، CLZERO، AES، PCLMUL، CX16، MOVBE، MMX، SSE، SSE2، SSE3، SSE4A، SSSE3، SSE4.1، SSE4.2، ABM، XSAVEC، XSAVES، CLFLUSHOPT، POPCNT، RDPID، WBNOINVD، PKU، VPCLMULQDQ، VAES و افزونه‌های مجموعه دستورالعمل 64\-bit را دربرمی‌گیرد.)
.IP \fBznver4\fR 4
.IX Item "znver4"
پردازنده‌های مبتنی بر هستهٔ AMD Family 19h با پشتیبانی از مجموعه دستورالعمل x86\-64. (این مورد BMI، BMI2، CLWB، F16C، FMA، FSGSBASE، AVX، AVX2، ADCX، RDSEED، MWAITX، SHA، CLZERO، AES، PCLMUL، CX16، MOVBE، MMX، SSE، SSE2، SSE3، SSE4A، SSSE3، SSE4.1، SSE4.2، ABM، XSAVEC، XSAVES، CLFLUSHOPT، POPCNT، RDPID، WBNOINVD، PKU، VPCLMULQDQ، VAES، AVX512F، AVX512DQ، AVX512IFMA، AVX512CD، AVX512BW، AVX512VL، AVX512BF16، AVX512VBMI، AVX512VBMI2، AVX512VNNI، AVX512BITALG، AVX512VPOPCNTDQ، GFNI و افزونه‌های مجموعه دستورالعمل 64\-bit را دربرمی‌گیرد.)
.IP \fBznver5\fR 4
.IX Item "znver5"
پردازنده‌های مبتنی بر هستهٔ AMD Family 1ah با پشتیبانی از مجموعه دستورالعمل x86\-64. (این مورد BMI، BMI2، CLWB، F16C، FMA، FSGSBASE، AVX، AVX2، ADCX، RDSEED، MWAITX، SHA، CLZERO، AES، PCLMUL، CX16، MOVBE، MMX، SSE، SSE2، SSE3، SSE4A، SSSE3، SSE4.1، SSE4.2، ABM، XSAVEC، XSAVES، CLFLUSHOPT، POPCNT، RDPID، WBNOINVD، PKU، VPCLMULQDQ، VAES، AVX512F، AVX512DQ، AVX512IFMA، AVX512CD، AVX512BW، AVX512VL، AVX512BF16، AVX512VBMI، AVX512VBMI2، AVX512VNNI، AVX512BITALG، AVX512VPOPCNTDQ، GFNI، AVXVNNI، MOVDIRI، MOVDIR64B، AVX512VP2INTERSECT، PREFETCHI و افزونه‌های مجموعه دستورالعمل 64\-bit را دربرمی‌گیرد.).IP \fBznver6\fR 4
.IX Item "znver6"
پردازنده‌های مبتنی بر هستهٔ AMD Family 1ah با پشتیبانی از مجموعه دستورالعمل‌های x86\-64. (این گزینه دربرگیرندهٔ افزونه‌های مجموعه دستورالعمل‌های BMI، BMI2، CLWB، F16C، FMA، FSGSBASE، AVX، AVX2، ADCX، RDSEED، MWAITX، SHA، CLZERO، AES، PCLMUL، CX16، MOVBE، MMX، SSE، SSE2، SSE3، SSE4A، SSSE3، SSE4.1، SSE4.2، ABM، XSAVEC، XSAVES، CLFLUSHOPT، POPCNT، RDPID، WBNOINVD، PKU، VPCLMULQDQ، VAES، AVX512F، AVX512DQ، AVX512IFMA، AVX512CD، AVX512BW، AVX512VL، AVX512BF16، AVX512VBMI، AVX512VBMI2، AVX512VNNI، AVX512BITALG، AVX512VPOPCNTDQ، GFNI، AVXVNNI، MOVDIRI، MOVDIR64B، AVX512VP2INTERSECT، PREFETCHI، AVXVNNIINT8، AVXIFMA، AVX512FP16، AVXNECONVERT، AVX512BMM و دستورالعمل‌های ۶۴ بیتی است.)
.IP \fBbtver1\fR 4
.IX Item "btver1"
پردازنده‌های مبتنی بر هسته‌های AMD Family 14h با پشتیبانی از مجموعه دستورالعمل‌های x86\-64. (این گزینه دربرگیرندهٔ افزونه‌های مجموعه دستورالعمل‌های MMX، SSE، SSE2، SSE3، SSSE3، SSE4A، CX16، ABM و ۶۴ بیتی است.)
.IP \fBbtver2\fR 4
.IX Item "btver2"
پردازنده‌های مبتنی بر هسته‌های AMD Family 16h با پشتیبانی از مجموعه دستورالعمل‌های x86\-64. این گزینه شامل افزونه‌های مجموعه دستورالعمل‌های MOVBE، F16C، BMI، AVX، PCLMUL، AES، SSE4.2، SSE4.1، CX16، ABM، SSE4A، SSSE3، SSE3، SSE2، SSE، MMX و ۶۴ بیتی است.
.IP \fBwinchip\-c6\fR 4
.IX Item "winchip-c6"
پردازندهٔ IDT WinChip C6، رفتاری همانند i486 دارد به همراه پشتیبانی از مجموعه دستورالعمل‌های اضافی MMX.
.IP \fBwinchip2\fR 4
.IX Item "winchip2"
پردازندهٔ IDT WinChip 2، رفتاری همانند i486 دارد به همراه پشتیبانی از مجموعه دستورالعمل‌های اضافی MMX و !3DNow.
.IP \fBc3\fR 4
.IX Item "c3"
پردازندهٔ VIA C3 با پشتیبانی از مجموعه دستورالعمل‌های MMX و !3DNow.
(هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.)
.IP \fBc3\-2\fR 4
.IX Item "c3-2"
پردازندهٔ VIA C3\-2 (Nehemiah/C5XL) با پشتیبانی از مجموعه دستورالعمل‌های MMX و SSE.
(هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.)
.IP \fBc7\fR 4
.IX Item "c7"
پردازندهٔ VIA C7 (Esther) با پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2 و SSE3.
(هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.)
.IP \fBsamuel\-2\fR 4
.IX Item "samuel-2"
پردازندهٔ VIA Eden Samuel 2 با پشتیبانی از مجموعه دستورالعمل‌های MMX و !3DNow.
(هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.)
.IP \fBnehemiah\fR 4
.IX Item "nehemiah"
پردازندهٔ VIA Eden Nehemiah با پشتیبانی از مجموعه دستورالعمل‌های MMX و SSE.
(هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.)
.IP \fBesther\fR 4
.IX Item "esther"
پردازندهٔ VIA Eden Esther با پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2 و SSE3.
(هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.)
.IP \fBeden\-x2\fR 4
.IX Item "eden-x2"
پردازندهٔ VIA Eden X2 با پشتیبانی از مجموعه دستورالعمل‌های x86\-64، MMX، SSE، SSE2 و SSE3.
(هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.)
.IP \fBeden\-x4\fR 4
.IX Item "eden-x4"
پردازندهٔ VIA Eden X4 با پشتیبانی از مجموعه دستورالعمل‌های x86\-64، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX و AVX2.
(هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.)
.IP \fBnano\fR 4
.IX Item "nano"
پردازندهٔ عمومی VIA Nano با پشتیبانی از مجموعه دستورالعمل‌های x86\-64، MMX، SSE، SSE2، SSE3 و SSSE3.
(هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.)
.IP \fBnano\-1000\fR 4
.IX Item "nano-1000"
پردازندهٔ VIA Nano 1xxx با پشتیبانی از مجموعه دستورالعمل‌های x86\-64، MMX، SSE، SSE2، SSE3 و SSSE3.
(هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.)
.IP \fBnano\-2000\fR 4
.IX Item "nano-2000"
پردازندهٔ VIA Nano 2xxx با پشتیبانی از مجموعه دستورالعمل‌های x86\-64، MMX، SSE، SSE2، SSE3 و SSSE3.
(هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.)
.IP \fBnano\-3000\fR 4
.IX Item "nano-3000"
پردازندهٔ VIA Nano 3xxx با پشتیبانی از مجموعه دستورالعمل‌های x86\-64، MMX، SSE، SSE2، SSE3، SSSE3 و SSE4.1.
(هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.)
.IP \fBnano\-x2\fR 4
.IX Item "nano-x2"
پردازندهٔ VIA Nano Dual Core با پشتیبانی از مجموعه دستورالعمل‌های x86\-64، MMX، SSE، SSE2، SSE3، SSSE3 و SSE4.1.
(هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.)
.IP \fBnano\-x4\fR 4
.IX Item "nano-x4"
پردازندهٔ VIA Nano Quad Core با پشتیبانی از مجموعه دستورالعمل‌های x86\-64، MMX، SSE، SSE2، SSE3، SSSE3 و SSE4.1.
(هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.)
.IP \fBlujiazui\fR 4
.IX Item "lujiazui"
پردازندهٔ ZHAOXIN lujiazui با پشتیبانی از مجموعه دستورالعمل‌های x86\-64، MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، AES، PCLMUL، RDRND، XSAVE، XSAVEOPT، FSGSBASE، CX16، ABM، BMI، BMI2، FXSR و RDSEED. با اینکه این پردازنده‌ها از AVX و F16C پشتیبانی می‌کنند، این موارد بنا به دلایل کارایی توسط \f(CW\*(C`\-march=lujiazui\*(C'\fR فعال نشده‌اند.
.IP \fByongfeng\fR 4
.IX Item "yongfeng"
پردازندهٔ ZHAOXIN yongfeng با پشتیبانی از مجموعه دستورالعمل‌های x86\-64، MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، POPCNT، AES، PCLMUL، RDRND، XSAVE، XSAVEOPT، FSGSBASE، CX16، ABM، BMI، BMI2، F16C، FXSR، RDSEED، AVX2، FMA، SHA و LZCNT.
.IP \fBshijidadao\fR 4
.IX Item "shijidadao"
پردازندهٔ ZHAOXIN shijidadao با پشتیبانی از مجموعه دستورالعمل‌های x86\-64، MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، POPCNT، AES، PCLMUL، RDRND، XSAVE، XSAVEOPT، FSGSBASE، CX16، ABM، BMI، BMI2، F16C، FXSR، RDSEED، AVX2، FMA، SHA و LZCNT.
.IP \fBgeode\fR 4
.IX Item "geode"
پردازندهٔ توکار AMD Geode با پشتیبانی از مجموعه دستورالعمل‌های MMX و !3DNow.
.IP \fBc86\-4g\-m4\fR 4
.IX Item "c86-4g-m4"
پردازندهٔ HYGON c86\-4g\-m4 با پشتیبانی از مجموعه دستورالعمل‌های x86\-64، MMX، SSE، SSE2، SSE3، SSE4A، CX16، ABM، SSSE3، SSE4.1، SSE4.2، AES، PCLMUL، AVX، AVX2، BMI، BMI2، F16C، FMA، PRFCHW، FXSR، SHA، XSAVE، XSAVEOPT، XSAVEC، FSGSBASE، RDRND، MOVBE، MWAITX، ADX، RDSEED، CLZERO، CLFLUSHOPT، XSAVES، LZCNT و POPCNT.
.IP \fBc86\-4g\-m6\fR 4
.IX Item "c86-4g-m6"
پردازندهٔ HYGON c86\-4g\-m6 با پشتیبانی از مجموعه دستورالعمل‌های x86\-64، MMX، SSE، SSE2، SSE3، SSE4A، CX16، ABM، SSSE3، SSE4.1، SSE4.2، AES، PCLMUL، AVX، AVX2، BMI، BMI2، F16C، FMA، PRFCHW، FXSR، SHA، XSAVE، XSAVEOPT، XSAVEC، FSGSBASE، RDRND، MOVBE، MWAITX، ADX، RDSEED، CLZERO، CLFLUSHOPT، XSAVES، LZCNT و POPCNT.
.IP \fBc86\-4g\-m7\fR 4
.IX Item "c86-4g-m7"
پردازندهٔ HYGON c86\-4g\-m7 با پشتیبانی از مجموعه دستورالعمل‌های x86\-64، MMX، SSE، SSE2، SSE3، SSE4A، CX16، ABM، SSSE3، SSE4.1، SSE4.2، AES، PCLMUL، AVX، AVX2، BMI، BMI2، F16C، FMA، PRFCHW، FXSR، SHA، XSAVE، XSAVEOPT، XSAVEC، FSGSBASE، RDRND، MOVBE، MWAITX، ADX، RDSEED، CLZERO، CLFLUSHOPT، XSAVES، LZCNT، POPCNT، AVX512F، AVX512DQ، AVX512IFMA، AVX512CD، AVX512BW، AVX512VL، AVX512BF16، AVX512VBMI، AVX512VBMI2، GFNI، AVX512VNNI، VAES، AVX512BITALG، AVX512VPOPCNTDQ، AVX512VP2INTERSECT، AVXVNNI، VPCLMULQDQ و WBNOINVD.
.IP \fBc86\-4g\-m8\fR 4
.IX Item "c86-4g-m8"
پردازندهٔ HYGON c86\-4g\-m8 با پشتیبانی از مجموعه دستورالعمل‌های x86\-64، MMX، SSE، SSE2، SSE3، SSE4A، CX16، ABM، SSSE3، SSE4.1، SSE4.2، AES، PCLMUL، AVX، AVX2، BMI، BMI2، F16C، FMA، PRFCHW، FXSR، SHA، XSAVE، XSAVEOPT، XSAVEC، FSGSBASE، RDRND، MOVBE، MWAITX، ADX، RDSEED، CLZERO، CLFLUSHOPT، XSAVES، LZCNT، POPCNT، AVX512F، AVX512DQ، AVX512IFMA، AVX512CD، AVX512BW، AVX512VL، AVX512BF16، AVX512VBMI، AVX512VBMI2، GFNI، AVX512VNNI، VAES، AVX512BITALG، AVX512VPOPCNTDQ، AVX512VP2INTERSECT، AVXVNNI، VPCLMULQDQ و WBNOINVD.
.RE
.RS 4
.RE
.IP \fB\-mtune=\fR\fIcpu\-type\fR 4
.IX Item "-mtune=cpu-type"
تنظیم تمام جنبه‌های ممکنِ کد تولیدشده متناسب با \fIcpu\-type\fR، به استثنای ABI و مجموعهٔ دستورالعمل‌های دردسترس.
در حالی که انتخاب یک \fIcpu\-type\fR خاص، موارد را به طور مناسب برای آن تراشهٔ بخصوص زمان‌بندی می‌کند، کامپایلر کدی تولید نخواهد کرد که نتواند روی نوع ماشین پیش‌فرض اجرا شود، مگر اینکه از گزینهٔ \&\fB\-march=\fR\fIcpu\-type\fR استفاده کنید.
به عنوان مثال، اگر GCC برای i686\-pc\-linux\-gnu پیکربندی شده باشد، گزینهٔ \fB\-mtune=pentium4\fR کدی تولید می‌کند که برای Pentium 4 تنظیم شده است، اما همچنان روی ماشین‌های i686 نیز اجرا می‌شود.
.Sp
انتخاب‌های موجود برای \fIcpu\-type\fR همانند گزینه‌های \fB\-march\fR هستند.
علاوه بر این، \fB\-mtune\fR از ۲ انتخاب اضافی برای \fIcpu\-type\fR پشتیبانی می‌کند:
.RS 4
.IP \fBgeneric\fR 4
.IX Item "generic"
تولید کد بهینه‌سازی‌شده برای رایج‌ترین پردازنده‌های IA32/AMD64/EM64T.
اگر پردازنده‌ای را که کد شما قرار است روی آن اجرا شود می‌شناسید، باید به جای \&\fB\-mtune=generic\fR از گزینهٔ متناظر \fB\-mtune\fR یا \fB\-march\fR استفاده کنید. اما اگر دقیقاً نمی‌دانید کاربران برنامهٔ شما چه پردازنده‌ای خواهند داشت، باید از این گزینه استفاده کنید.
.Sp
با ورود پردازنده‌های جدید به بازار، رفتار این گزینه تغییر خواهد کرد. بنابراین، اگر به نسخهٔ جدیدتری از GCC ارتقا دهید، تولید کد تحت کنترل این گزینه تغییر خواهد کرد تا منعکس‌کنندهٔ پردازنده‌هایی باشد که در زمان انتشار آن نسخه از GCC بیشترین رواج را داشته‌اند.
.Sp
هیچ گزینهٔ \fB\-march=generic\fR وجود ندارد، زیرا \fB\-march\fR نشان‌دهندهٔ مجموعه دستورالعمل‌هایی است که کامپایلر می‌تواند استفاده کند و هیچ مجموعه دستورالعمل عمومی‌ای که برای همهٔ پردازنده‌ها قابل اعمال باشد وجود ندارد. در مقابل، \&\fB\-mtune\fR نشان‌دهندهٔ پردازنده (یا در این مورد، مجموعه‌ای از پردازنده‌ها) است که کد برای آن بهینه‌سازی می‌شود..IP \fBintel\fR 4
.IX Item "intel"
تولید کد بهینه‌سازی‌شده برای جدیدترین پردازنده‌های Intel، که برای این نسخه از GCC پردازنده‌های Haswell و Silvermont هستند. اگر پردازنده‌ای را که کد شما قرار است روی آن اجرا شود می‌شناسید، بهتر است به‌جای \fB\-mtune=intel\fR از گزینهٔ متناظر \&\fB\-mtune\fR یا \fB\-march\fR استفاده کنید. اما، اگر می‌خواهید برنامه‌تان روی هر دو پردازندهٔ Diamond Rapids و Clearwater Forest عملکرد بهتری داشته باشد، باید از این گزینه استفاده کنید.
.Sp
با عرضهٔ پردازنده‌های جدید Intel به بازار، رفتار این گزینه تغییر خواهد کرد. بنابراین، اگر به نسخهٔ جدیدتری از GCC ارتقا دهید، تولید کد تحت کنترل این گزینه به‌گونه‌ای تغییر خواهد کرد که جدیدترین پردازنده‌های Intel را در زمان انتشار آن نسخه از GCC بازتاب دهد.
.Sp
گزینه‌ای با عنوان \fB\-march=intel\fR وجود ندارد، زیرا \fB\-march\fR مشخص‌کنندهٔ مجموعه دستورالعمل‌هایی است که کامپایلر می‌تواند استفاده کند، و هیچ مجموعه دستورالعمل مشترکی که برای تمام پردازنده‌ها قابل اعمال باشد وجود ندارد. در مقابل، \&\fB\-mtune\fR نشان‌دهندهٔ پردازنده (یا در این مورد، مجموعه‌ای از پردازنده‌ها) است که کد برای آن بهینه‌سازی می‌شود.
.RE
.RS 4
.RE
.PP
گزینه‌های زیر امکان کنترل دقیق‌تر بر پسوندهای مجموعه دستورالعمل‌های هدفِ GCC را فراهم می‌کنند.
هر یک از آن‌ها دارای گزینهٔ متناظر \fB\-mno\-\fR برای غیرفعال کردن استفاده از این دستورالعمل‌ها هستند.
.PP
این پسوندها همچنین به عنوان توابع توکار (built\-in) در دسترس هستند: برای جزئیات توابعی که توسط این سوییچ‌ها فعال و غیرفعال می‌شوند، به \&\fBx86 Built\-in Functions\fR مراجعه کنید.
.PP
این گزینه‌ها GCC را قادر می‌سازند تا از این دستورالعمل‌های گسترش‌یافته در کد تولیدشده استفاده کند. برنامه‌هایی که تشخیص CPU را در زمان اجرا (run\-time) انجام می‌دهند، باید برای هر معماری پشتیبانی‌شده، فایل‌های جداگانه‌ای را با استفاده از پرچم‌های مناسب کامپایل کنند. به‌ویژه، فایلی که شامل کد تشخیص CPU است باید بدون این گزینه‌ها کامپایل شود.
.PP
برای کنترل این‌که آیا دستورالعمل‌های 387 یا SSE/AVX به‌طور خودکار برای محاسبات ممیز شناور تولید شوند یا خیر، گزینهٔ \fB\-mfpmath=\fR را در زیر ببینید.
.IP \fB\-mmmx\fR 4
.IX Item "-mmmx"
پشتیبانی از توابع توکار MMX.
.IP \fB\-msse\fR 4
.IX Item "-msse"
پشتیبانی از توابع توکار و تولید کد MMX و SSE.
.IP \fB\-msse2\fR 4
.IX Item "-msse2"
پشتیبانی از توابع توکار و تولید کد MMX، SSE و SSE2.
.IP \fB\-msse3\fR 4
.IX Item "-msse3"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2 و SSE3.
.IP \fB\-mssse3\fR 4
.IX Item "-mssse3"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3 و SSSE3.
.IP \fB\-msse4.1\fR 4
.IX Item "-msse4.1"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3 و SSE4.1.
.IP \fB\-msse4.2\fR 4
.IX Item "-msse4.2"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1 و SSE4.2.
.IP \fB\-msse4\fR 4
.IX Item "-msse4"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1 و SSE4.2.
.Sp
توجه داشته باشید که \fB\-msse4\fR پشتیبانی از هر دو پسوند SSE4.1 و SSE4.2 را فعال می‌کند، در حالی که \fB\-mno\-sse4\fR این قابلیت‌ها را خاموش می‌سازد؛ هیچ‌یک از اَشکال این گزینه بر پشتیبانی از SSE4A، که به‌طور جداگانه توسط \&\fB\-msse4a\fR کنترل می‌شود، اثر نمی‌گذارد.
.IP \fB\-msse4a\fR 4
.IX Item "-msse4a"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3 و SSE4A.
.IP \fB\-mavx\fR 4
.IX Item "-mavx"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2 و AVX.
.IP \fB\-mavx2\fR 4
.IX Item "-mavx2"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX و AVX2.
.IP \fB\-mavx512f\fR 4
.IX Item "-mavx512f"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2 و AVX512F.
.IP \fB\-mavx512cd\fR 4
.IX Item "-mavx512cd"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2، AVX512F و AVX512CD.
.IP \fB\-mavx512vl\fR 4
.IX Item "-mavx512vl"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2، AVX512F و AVX512VL.
.IP \fB\-mavx512bw\fR 4
.IX Item "-mavx512bw"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2، AVX512F و AVX512BW.
.IP \fB\-mavx512dq\fR 4
.IX Item "-mavx512dq"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2، AVX512F و AVX512DQ.
.IP \fB\-mavx512ifma\fR 4
.IX Item "-mavx512ifma"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2، AVX512F و AVX512IFMA.
.IP \fB\-mavx512vbmi\fR 4
.IX Item "-mavx512vbmi"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2، AVX512F و AVX512VBMI.
.IP \fB\-mavx512vpopcntdq\fR 4
.IX Item "-mavx512vpopcntdq"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2، AVX512F و AVX512VPOPCNTDQ.
.IP \fB\-mavx512vp2intersect\fR 4
.IX Item "-mavx512vp2intersect"
پشتیبانی از توابع توکار و تولید کد AVX512VP2INTERSECT.
.IP \fB\-mavx512vnni\fR 4
.IX Item "-mavx512vnni"
پشتیبانی از توابع توکار و تولید کد AVX512VNNI.
.IP \fB\-mavx512vbmi2\fR 4
.IX Item "-mavx512vbmi2"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2، AVX512F و AVX512VBMI2.
.IP \fB\-mavx512bf16\fR 4
.IX Item "-mavx512bf16"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2، AVX512F و AVX512BF16.
.IP \fB\-mavx512fp16\fR 4
.IX Item "-mavx512fp16"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2، AVX512F و AVX512\-FP16.
.IP \fB\-mavx512bitalg\fR 4
.IX Item "-mavx512bitalg"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2، AVX512F و AVX512BITALG.
.IP \fB\-mavx512bmm\fR 4
.IX Item "-mavx512bmm"
پشتیبانی از توابع توکار و تولید کد AVX512BMM.
.IP \fB\-mavxvnni\fR 4
.IX Item "-mavxvnni"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2 و AVXVNNI.
.IP \fB\-mavxifma\fR 4
.IX Item "-mavxifma"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2 و AVXIFMA.
.IP \fB\-mavxvnniint8\fR 4
.IX Item "-mavxvnniint8"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2 و AVXVNNIINT8.
.IP \fB\-mavxneconvert\fR 4
.IX Item "-mavxneconvert"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2 و AVXNECONVERT.
.IP \fB\-mavxvnniint16\fR 4
.IX Item "-mavxvnniint16"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2 و AVXVNNIINT16.
.IP \fB\-mavx10.1\fR 4
.IX Item "-mavx10.1"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2 و AVX10.1.
.IP \fB\-mavx10.2\fR 4
.IX Item "-mavx10.2"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2، AVX10.1 و AVX10.2.
.IP \fB\-msha\fR 4
.IX Item "-msha"
پشتیبانی از توابع توکار و تولید کد SHA1 و SHA256.
.IP \fB\-maes\fR 4
.IX Item "-maes"
پشتیبانی از توابع توکار و تولید کد AES.
.IP \fB\-mpclmul\fR 4
.IX Item "-mpclmul"
پشتیبانی از توابع توکار و تولید کد PCLMUL.
.IP \fB\-mclflushopt\fR 4
.IX Item "-mclflushopt"
پشتیبانی از دستورالعمل‌های CLFLUSHOPT..IP \fB\-mclwb\fR 4
.IX Item "-mclwb"
پشتیبانی از دستور CLWB.
.IP \fB\-mfsgsbase\fR 4
.IX Item "-mfsgsbase"
پشتیبانی از توابع توکار و تولید کد FSGSBASE.
.IP \fB\-mptwrite\fR 4
.IX Item "-mptwrite"
پشتیبانی از توابع توکار و تولید کد PTWRITE.
.IP \fB\-mrdrnd\fR 4
.IX Item "-mrdrnd"
پشتیبانی از توابع توکار و تولید کد RDRND.
.IP \fB\-mf16c\fR 4
.IX Item "-mf16c"
پشتیبانی از توابع توکار و تولید کد F16C.
.IP \fB\-mfma\fR 4
.IX Item "-mfma"
پشتیبانی از توابع توکار و تولید کد MMX،‏ SSE،‏ SSE2،‏ SSE3،‏ SSSE3،‏ SSE4.1،‏ SSE4.2،‏ AVX و FMA.
.IP \fB\-mfma4\fR 4
.IX Item "-mfma4"
پشتیبانی از توابع توکار و تولید کد FMA4.
.IP \fB\-mpconfig\fR 4
.IX Item "-mpconfig"
پشتیبانی از توابع توکار و تولید کد PCONFIG.
.IP \fB\-mwbnoinvd\fR 4
.IX Item "-mwbnoinvd"
پشتیبانی از توابع توکار و تولید کد WBNOINVD.
.IP \fB\-mprfchw\fR 4
.IX Item "-mprfchw"
پشتیبانی از دستور PREFETCHW.
.IP \fB\-mrdpid\fR 4
.IX Item "-mrdpid"
پشتیبانی از توابع توکار و تولید کد RDPID.
.IP \fB\-mrdseed\fR 4
.IX Item "-mrdseed"
پشتیبانی از دستور RDSEED.
.IP \fB\-msgx\fR 4
.IX Item "-msgx"
پشتیبانی از توابع توکار و تولید کد SGX.
.IP \fB\-mxop\fR 4
.IX Item "-mxop"
پشتیبانی از توابع توکار و تولید کد XOP.
.IP \fB\-mlwp\fR 4
.IX Item "-mlwp"
پشتیبانی از توابع توکار و تولید کد LWP.
.IP \fB\-m3dnow\fR 4
.IX Item "-m3dnow"
پشتیبانی از توابع توکار !3DNow.
.IP \fB\-m3dnowa\fR 4
.IX Item "-m3dnowa"
پشتیبانی از توابع توکار !Athlon 3Dnow.
.IP \fB\-mpopcnt\fR 4
.IX Item "-mpopcnt"
پشتیبانی از تولید کد برای دستور popcnt.
.IP \fB\-mabm\fR 4
.IX Item "-mabm"
پشتیبانی از تولید کد برای دستورهای دستکاری پیشرفته بیت (ABM).
.IP \fB\-madx\fR 4
.IX Item "-madx"
پشتیبانی از دستورهای add\-carry با حفظ پرچم.
.IP \fB\-mbmi\fR 4
.IX Item "-mbmi"
پشتیبانی از توابع توکار و تولید کد BMI.
.IP \fB\-mbmi2\fR 4
.IX Item "-mbmi2"
پشتیبانی از توابع توکار و تولید کد BMI2.
.IP \fB\-mlzcnt\fR 4
.IX Item "-mlzcnt"
پشتیبانی از تابع توکار و تولید کد LZCNT.
.IP \fB\-mfxsr\fR 4
.IX Item "-mfxsr"
پشتیبانی از دستورهای FXSAVE و FXRSTOR.
.IP \fB\-mxsave\fR 4
.IX Item "-mxsave"
پشتیبانی از دستورهای XSAVE و XRSTOR.
.IP \fB\-mxsaveopt\fR 4
.IX Item "-mxsaveopt"
پشتیبانی از دستور XSAVEOPT.
.IP \fB\-mxsavec\fR 4
.IX Item "-mxsavec"
پشتیبانی از دستورهای XSAVEC.
.IP \fB\-mxsaves\fR 4
.IX Item "-mxsaves"
پشتیبانی از دستورهای XSAVES و XRSTORS.
.IP \fB\-mrtm\fR 4
.IX Item "-mrtm"
پشتیبانی از توابع توکار و تولید کد RTM.
.IP \fB\-mhle\fR 4
.IX Item "-mhle"
پشتیبانی از پیشوندهای Hardware Lock Elision.
.IP \fB\-mtbm\fR 4
.IX Item "-mtbm"
پشتیبانی از توابع توکار و تولید کد TBM.
.IP \fB\-mmwaitx\fR 4
.IX Item "-mmwaitx"
پشتیبانی از توابع توکار و تولید کد MWAITX و MONITORX.
.IP \fB\-mclzero\fR 4
.IX Item "-mclzero"
پشتیبانی از توابع توکار و تولید کد CLZERO.
.IP \fB\-mpku\fR 4
.IX Item "-mpku"
پشتیبانی از توابع توکار و تولید کد PKU.
.IP \fB\-mgfni\fR 4
.IX Item "-mgfni"
پشتیبانی از توابع توکار و تولید کد GFNI.
.IP \fB\-mvaes\fR 4
.IX Item "-mvaes"
پشتیبانی از توابع توکار و تولید کد VAES.
.IP \fB\-mwaitpkg\fR 4
.IX Item "-mwaitpkg"
پشتیبانی از توابع توکار و تولید کد WAITPKG.
.IP \fB\-mvpclmulqdq\fR 4
.IX Item "-mvpclmulqdq"
پشتیبانی از توابع توکار و تولید کد VPCLMULQDQ.
.IP \fB\-mmovdiri\fR 4
.IX Item "-mmovdiri"
پشتیبانی از توابع توکار و تولید کد MOVDIRI.
.IP \fB\-mmovdir64b\fR 4
.IX Item "-mmovdir64b"
پشتیبانی از توابع توکار و تولید کد MOVDIR64B.
.IP \fB\-menqcmd\fR 4
.IX Item "-menqcmd"
پشتیبانی از توابع توکار و تولید کد ENQCMD.
.IP \fB\-muintr\fR 4
.IX Item "-muintr"
پشتیبانی از توابع توکار و تولید کد UINTR.
.IP \fB\-mtsxldtrk\fR 4
.IX Item "-mtsxldtrk"
پشتیبانی از توابع توکار و تولید کد TSXLDTRK.
.IP \fB\-mcldemote\fR 4
.IX Item "-mcldemote"
پشتیبانی از توابع توکار و تولید کد CLDEMOTE.
.IP \fB\-mserialize\fR 4
.IX Item "-mserialize"
پشتیبانی از توابع توکار و تولید کد SERIALIZE.
.IP \fB\-mamx\-tile\fR 4
.IX Item "-mamx-tile"
پشتیبانی از توابع توکار و تولید کد AMX\-TILE.
.IP \fB\-mamx\-int8\fR 4
.IX Item "-mamx-int8"
پشتیبانی از توابع توکار و تولید کد AMX\-INT8.
.IP \fB\-mamx\-bf16\fR 4
.IX Item "-mamx-bf16"
پشتیبانی از توابع توکار و تولید کد AMX\-BF16.
.IP \fB\-mhreset\fR 4
.IX Item "-mhreset"
پشتیبانی از توابع توکار و تولید کد HRESET.
.IP \fB\-mkl\fR 4
.IX Item "-mkl"
پشتیبانی از توابع توکار و تولید کد KL.
.IP \fB\-mwidekl\fR 4
.IX Item "-mwidekl"
پشتیبانی از توابع توکار و تولید کد WIDEKL.
.IP \fB\-mcmpccxadd\fR 4
.IX Item "-mcmpccxadd"
پشتیبانی از توابع توکار و تولید کد MMX،‏ SSE،‏ SSE2،‏ SSE3،‏ SSSE3،‏ SSE4.1،‏ SSE4.2،‏ AVX،‏ AVX2 و CMPCCXADD.
.IP \fB\-mamx\-fp16\fR 4
.IX Item "-mamx-fp16"
پشتیبانی از توابع توکار و تولید کد AMX\-FP16.
.IP \fB\-mprefetchi\fR 4
.IX Item "-mprefetchi"
پشتیبانی از توابع توکار و تولید کد PREFETCHI.
.IP \fB\-mraoint\fR 4
.IX Item "-mraoint"
پشتیبانی از توابع توکار و تولید کد RAOINT.
.IP \fB\-mamx\-complex\fR 4
.IX Item "-mamx-complex"
پشتیبانی از توابع توکار و تولید کد AMX\-COMPLEX.
.IP \fB\-msm3\fR 4
.IX Item "-msm3"
پشتیبانی از توابع توکار و تولید کد MMX،‏ SSE،‏ SSE2،‏ SSE3،‏ SSSE3،‏ SSE4.1،‏ SSE4.2،‏ AVX و SM3.
.IP \fB\-msm4\fR 4
.IX Item "-msm4"
پشتیبانی از توابع توکار و تولید کد MMX،‏ SSE،‏ SSE2،‏ SSE3،‏ SSSE3،‏ SSE4.1،‏ SSE4.2،‏ AVX و SM4.
.IP \fB\-msha512\fR 4
.IX Item "-msha512"
پشتیبانی از توابع توکار و تولید کد MMX،‏ SSE،‏ SSE2،‏ SSE3،‏ SSSE3،‏ SSE4.1،‏ SSE4.2،‏ AVX و SHA512..IP \fB\-mapxf\fR 4
.IX Item "-mapxf"
پشتیبانی از تولید کد برای قابلیت‌های APX، از جمله EGPR، PUSH2POP2،
NDD، PPX، NF، CCMP و ZU.
.IP \fB\-musermsr\fR 4
.IX Item "-musermsr"
پشتیبانی از توابع توکار USER_MSR و تولید کد.
.IP \fB\-mamx\-avx512\fR 4
.IX Item "-mamx-avx512"
پشتیبانی از توابع توکار و تولید کد برای MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2،
AVX10.1، AVX10.2 و AMX\-AVX512.
.IP \fB\-mamx\-tf32\fR 4
.IX Item "-mamx-tf32"
پشتیبانی از توابع توکار و تولید کد AMX\-TF32.
.IP \fB\-mamx\-fp8\fR 4
.IX Item "-mamx-fp8"
پشتیبانی از توابع توکار و تولید کد AMX\-FP8.
.IP \fB\-mmovrs\fR 4
.IX Item "-mmovrs"
پشتیبانی از توابع توکار و تولید کد MOVRS.
.IP \fB\-mamx\-movrs\fR 4
.IX Item "-mamx-movrs"
پشتیبانی از توابع توکار و تولید کد AMX\-MOVRS.
.PP
این گزینه‌های اضافی برای خانواده پردازنده‌های x86 در دسترس هستند.
.IP \fB\-mfpmath=\fR\fIunit\fR 4
.IX Item "-mfpmath=unit"
تولید محاسبات ممیز شناور برای واحد انتخاب‌شده \fIunit\fR. انتخاب‌ها
برای \fIunit\fR عبارتند از:
.RS 4
.IP \fB387\fR 4
.IX Item "387"
استفاده از کمک‌پردازنده ممیز شناور استاندارد 387 موجود در اکثر
تراشه‌ها و شبیه‌سازی آن در غیر این صورت.
کد کامپایل‌شده با این گزینه تقریباً در همه‌جا اجرا می‌شود.
نتایج موقت به‌جای دقتی که توسط نوع داده مشخص شده، با دقت 80 بیتی محاسبه می‌شوند که در
مقایسه با اکثر تراشه‌های دیگر به نتایجی اندکی متفاوت منجر می‌شود. برای توضیحات دقیق‌تر
\fB\-ffloat\-store\fR را ببینید.
.Sp
این انتخاب پیش‌فرض برای مقصدهای غیر\-Darwin در x86\-32 است.
.IP \fBsse\fR 4
.IX Item "sse"
استفاده از دستورالعمل‌های ممیز شناور اسکالر موجود در مجموعه دستورالعمل SSE.
این مجموعه دستورالعمل توسط تراشه‌های Pentium III و جدیدتر،
و در سری AMD توسط تراشه‌های Athlon\-4، Athlon XP و Athlon MP پشتیبانی می‌شود.
نسخه پیشین مجموعه دستورالعمل SSE تنها از محاسبات با دقت یگانه (single\-precision) پشتیبانی می‌کند،
بنابراین محاسبات با دقت مضاعف (double) و دقت گسترش‌یافته (extended\-precision)
همچنان با استفاده از 387 انجام می‌شوند.
نسخه جدیدتر که تنها در پردازنده‌های Pentium 4 و AMD x86\-64 موجود است،
از محاسبات با دقت مضاعف نیز پشتیبانی می‌کند.
.Sp
برای کامپایلر x86\-32، باید از سوییچ‌های \fB\-march=\fR\fIcpu\-type\fR،
\&\fB\-msse\fR
یا \fB\-msse2\fR برای فعال‌سازی افزونه‌های SSE و اثرگذاری این گزینه
استفاده کنید. برای کامپایلر x86\-64، این افزونه‌ها به‌طور پیش‌فرض فعال هستند.
.Sp
کد حاصل باید در بیشتر موارد به‌طور قابل توجهی سریع‌تر باشد و از
مشکلات ناپایداری عددی کد 387 جلوگیری کند، اما ممکن است برخی از کدهای
موجود را که انتظار دارند مقادیر موقت 80 بیتی باشند با مشکل مواجه کند.
.Sp
این انتخاب پیش‌فرض برای کامپایلر x86\-64، مقصدهای Darwin x86\-32،
و انتخاب پیش‌فرض برای مقصدهای x86\-32 با مجموعه دستورالعمل SSE2 در هنگام
فعال بودن \fB\-ffast\-math\fR است.
.Sp
هنگامی که \fB\-mavx\fR (یا گزینه دیگری که افزونه‌های AVX را فعال می‌کند)
استفاده شود، GCC دستورالعمل‌های SSE را کنار می‌گذارد. در عوض،
در صورت نیاز، دستورالعمل‌های جدید AVX یا معادل‌های AVX را برای تمام دستورالعمل‌های SSE تولید می‌کند.
.IP \fBsse,387\fR 4
.IX Item "sse,387"
.PD 0
.IP \fBsse+387\fR 4
.IX Item "sse+387"
.IP \fBboth\fR 4
.IX Item "both"
.PD
تلاش برای استفاده هم‌زمان از هر دو مجموعه دستورالعمل. این کار عملاً میزان
ثبات‌های در دسترس، و در تراشه‌هایی با واحدهای اجرایی جداگانه برای 387 و SSE
منابع اجرایی را نیز دوبرابر می‌کند. از این گزینه با احتیاط استفاده کنید، زیرا هنوز
آزمایشی است؛ چرا که تخصیص‌دهنده ثبات GCC واحدهای عملکردی مجزا را به‌خوبی
مدل‌سازی نمی‌کند، که به عملکردی ناپایدار منجر می‌شود.
.RE
.RS 4
.RE
.IP \fB\-mieee\-fp\fR 4
.IX Item "-mieee-fp"
.PD 0
.IP \fB\-mno\-ieee\-fp\fR 4
.IX Item "-mno-ieee-fp"
.PD
کنترل این‌که آیا کامپایلر از مقایسه‌های ممیز شناور IEEE استفاده کند یا خیر. این
مقایسه‌ها حالتی را که نتیجه یک مقایسه نامرتب (unordered) است به‌درستی
مدیریت می‌کنند.
.IP \fB\-m80387\fR 4
.IX Item "-m80387"
.PD 0
.IP \fB\-mhard\-float\fR 4
.IX Item "-mhard-float"
.PD
تولید خروجی حاوی دستورالعمل‌های 80387 برای ممیز شناور.
.IP \fB\-mno\-80387\fR 4
.IX Item "-mno-80387"
.PD 0
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
.PD
تولید خروجی حاوی فراخوانی‌های کتابخانه‌ای برای ممیز شناور.
.Sp
\&\fBهشدار:\fR کتابخانه‌های مورد نیاز بخشی از GCC نیستند.
به‌طور معمول از امکانات کامپایلر C مرسوم ماشین استفاده می‌شود، اما
این کار را نمی‌توان مستقیماً در کامپایل متقابل (cross\-compilation) انجام داد. باید تمهیدات
لازم را خودتان برای ارائه توابع کتابخانه‌ای مناسب برای کامپایل متقابل
فراهم کنید.
.Sp
در ماشین‌هایی که یک تابع نتایج ممیز شناور را در پشته ثبات 80387 برمی‌گرداند،
ممکن است حتی در صورت استفاده از \&\fB\-msoft\-float\fR برخی از آپ‌کدهای ممیز شناور
صادر شوند.
.IP \fB\-mno\-fp\-ret\-in\-387\fR 4
.IX Item "-mno-fp-ret-in-387"
عدم استفاده از ثبات‌های FPU برای مقادیر بازگشتی توابع.
.Sp
قرارداد فراخوانی معمول به این صورت است که توابع مقادیر با انواع
\&\f(CW\*(C`float\*(C'\fR و \f(CW\*(C`double\*(C'\fR را در یک ثبات FPU بازمی‌گردانند، حتی اگر
هیچ FPU وجود نداشته باشد. ایده این است که سیستم‌عامل باید یک
FPU را شبیه‌سازی کند.
.Sp
گزینه \fB\-mno\-fp\-ret\-in\-387\fR باعث می‌شود چنین مقادیری به‌جای آن در ثبات‌های
معمولی CPU بازگردانده شوند.
.IP \fB\-mno\-fancy\-math\-387\fR 4
.IX Item "-mno-fancy-math-387"
برخی از شبیه‌سازهای 387 از دستورالعمل‌های \f(CW\*(C`sin\*(C'\fR، \f(CW\*(C`cos\*(C'\fR و
\&\f(CW\*(C`sqrt\*(C'\fR برای 387 پشتیبانی نمی‌کنند. این گزینه را برای جلوگیری از
تولید این دستورالعمل‌ها مشخص کنید.
این گزینه زمانی که \fB\-march\fR مشخص کند که CPU مقصد همواره دارای FPU است
و بنابراین دستورالعمل نیازی به شبیه‌سازی ندارد، نادیده گرفته می‌شود. این
دستورالعمل‌ها تولید نمی‌شوند مگر این‌که از سوییچ
\&\fB\-funsafe\-math\-optimizations\fR نیز استفاده کنید.
.IP \fB\-malign\-double\fR 4
.IX Item "-malign-double"
.PD 0
.IP \fB\-mno\-align\-double\fR 4
.IX Item "-mno-align-double"
.PD
کنترل این‌که آیا GCC متغیرهای \f(CW\*(C`double\*(C'\fR، \f(CW\*(C`long double\*(C'\fR و
\&\f(CW\*(C`long long\*(C'\fR را روی یک مرز دوکلمه‌ای تراز کند یا یک مرز
تک‌کلمه‌ای. تراز کردن متغیرهای \f(CW\*(C`double\*(C'\fR روی یک مرز دوکلمه‌ای
کدی تولید می‌کند که روی پردازنده‌های Pentium تا حدی سریع‌تر اجرا می‌شود،
به بهای مصرف حافظه بیشتر.
.Sp
در x86\-64، گزینه \fB\-malign\-double\fR به‌طور پیش‌فرض فعال است.
.Sp
\&\fBهشدار:\fR اگر از سوییچ \fB\-malign\-double\fR استفاده کنید،
ساختارهای حاوی انواع بالا متفاوت از مشخصات منتشرشده رابط باینری برنامه کاربردی (ABI) برای x86\-32
تراز می‌شوند و با ساختارهای موجود در کدهایی که بدون آن سوییچ کامپایل شده‌اند
سازگاری باینری ندارند.
.IP \fB\-m96bit\-long\-double\fR 4
.IX Item "-m96bit-long-double"
.PD 0
.IP \fB\-m128bit\-long\-double\fR 4
.IX Item "-m128bit-long-double"
.PD
این سوییچ‌ها اندازه نوع \f(CW\*(C`long double\*(C'\fR را کنترل می‌کنند. رابط باینری برنامه
کاربردی (ABI) در x86\-32 اندازه را 96 بیت مشخص می‌کند،
بنابراین \fB\-m96bit\-long\-double\fR در حالت 32 بیتی گزینه پیش‌فرض است.
.Sp
معماری‌های مدرن (Pentium و جدیدتر) ترجیح می‌دهند \f(CW\*(C`long double\*(C'\fR
روی یک مرز 8 یا 16 بایتی تراز شود. در آرایه‌ها یا ساختارهای
مطابق با ABI، این امر ممکن نیست. بنابراین مشخص کردن
\&\fB\-m128bit\-long\-double\fR، نوع \f(CW\*(C`long double\*(C'\fR را با افزودن (padding) صفر
32 بیتی اضافی به آن، روی یک مرز 16 بایتی تراز می‌کند.
.Sp
در کامپایلر x86\-64، گزینه \fB\-m128bit\-long\-double\fR انتخاب پیش‌فرض است زیرا
ABI آن مشخص می‌کند که \f(CW\*(C`long double\*(C'\fR روی مرز 16 بایتی تراز شود.
.Sp
توجه داشته باشید که هیچ‌یک از این گزینه‌ها دقت بیشتری نسبت به استاندارد x87
با 80 بیت برای یک \f(CW\*(C`long double\*(C'\fR فراهم نمی‌کنند.
.Sp
\&\fBهشدار:\fR اگر مقدار پیش‌فرض را برای ABI مقصد خود بازنویسی (override) کنید، این کار
اندازه ساختارها و آرایه‌های حاوی متغیرهای \f(CW\*(C`long double\*(C'\fR را تغییر می‌دهد،
و همچنین قرارداد فراخوانی تابع را برای توابعی که \f(CW\*(C`long double\*(C'\fR دریافت می‌کنند
تغییر می‌دهد. از این رو آن‌ها با کدهایی که بدون آن سوییچ کامپایل شده‌اند
از نظر باینری سازگار نخواهند بود..IP \fB\-mlong\-double\-64\fR 4
.IX Item "-mlong-double-64"
.PD 0
.IP \fB\-mlong\-double\-80\fR 4
.IX Item "-mlong-double-80"
.IP \fB\-mlong\-double\-128\fR 4
.IX Item "-mlong-double-128"
.PD
این سوییچ‌ها اندازه نوع داده \f(CW\*(C`long double\*(C'\fR را کنترل می‌کنند. اندازه
۶۴ بیتی نوع \f(CW\*(C`long double\*(C'\fR را معادل با نوع \f(CW\*(C`double\*(C'\fR
قرار می‌دهد. این مقدار پیش‌فرض برای کتابخانه ۳۲ بیتی Bionic C است. اندازه
۱۲۸ بیتی نوع \f(CW\*(C`long double\*(C'\fR را معادل با نوع
\&\f(CW\*(C`_\|_float128\*(C'\fR قرار می‌دهد. این مقدار پیش‌فرض برای کتابخانه ۶۴ بیتی Bionic C است.
.Sp
\&\fBهشدار:\fR اگر مقدار پیش‌فرض را برای ABI مقصد خود بازنویسی کنید، این کار
اندازه ساختارها و آرایه‌های حاوی متغیرهای \f(CW\*(C`long double\*(C'\fR را تغییر داده
و همچنین قرارداد فراخوانی تابع را برای توابعی که
\&\f(CW\*(C`long double\*(C'\fR می‌پذیرند دگرگون می‌کند. در نتیجه، آن‌ها با کدهایی
که بدون این سوییچ کامپایل شده‌اند سازگاری باینری نخواهند داشت.
.IP \fB\-malign\-data=\fR\fItype\fR 4
.IX Item "-malign-data=type"
نحوه تراز کردن متغیرها توسط GCC را کنترل می‌کند. مقادیر پشتیبانی‌شده برای \fItype\fR عبارتند از:
\&\fBcompat\fR از مقدار تراز افزایش‌یافته سازگار با GCC 4.8 و
نسخه‌های پیش از آن استفاده می‌کند، \fBabi\fR از مقدار تراز مشخص‌شده توسط
psABI استفاده می‌کند، و \fBcacheline\fR از مقدار تراز افزایش‌یافته جهت مطابقت
با اندازه خط حافظه نهان (cache line) بهره می‌برد. \fBcompat\fR مقدار پیش‌فرض است.
.IP \fB\-mlarge\-data\-threshold=\fR\fIthreshold\fR 4
.IX Item "-mlarge-data-threshold=threshold"
هنگامی که \fB\-mcmodel=medium\fR یا \fB\-mcmodel=large\fR مشخص شده باشد، اشیاء
داده بزرگتر از \fIthreshold\fR در بخش‌های داده بزرگ قرار می‌گیرند. مقدار
پیش‌فرض ۶۵۵۳۵ است.
.IP \fB\-mrtd\fR 4
.IX Item "-mrtd"
از قرارداد فراخوانی تابع متفاوتی استفاده می‌کند که در آن توابعی با
تعداد آرگومان‌های ثابت، با دستورالعمل \f(CW\*(C`ret \fR\f(CInum\fR\f(CW\*(C'\fR
بازمی‌گردند که هنگام بازگشت آرگومان‌هایشان را از پشته خارج (pop) می‌کند. این کار یک
دستورالعمل در بخش فراخواننده صرفه‌جویی می‌کند، چرا که نیازی به خارج کردن
آرگومان‌ها در آنجا نیست.
.Sp
می‌توانید با استفاده از صفت تابع \f(CW\*(C`stdcall\*(C'\fR مشخص کنید که یک تابع
خاص با این توالی فراخوانی صدا زده شود. همچنین می‌توانید با استفاده از صفت تابع
\&\f(CW\*(C`cdecl\*(C'\fR گزینه \fB\-mrtd\fR را لغو و بازنویسی کنید.
.Sp
\&\fBهشدار:\fR این قرارداد فراخوانی با قراردادی که به‌طور معمول در Unix استفاده
می‌شود ناسازگار است، بنابراین اگر نیاز به فراخوانی کتابخانه‌های کامپایل‌شده با
کامپایلر Unix دارید، نمی‌توانید از آن استفاده کنید.
.Sp
همچنین، باید اعلان اولیه تابع (prototype) را برای تمام توابعی که تعداد
متغیری از آرگومان‌ها را می‌پذیرند (از جمله \f(CW\*(C`printf\*(C'\fR) مشخص کنید؛
در غیر این صورت کد نادرستی برای فراخوانی آن توابع تولید
می‌شود.
.Sp
علاوه بر این، اگر تابعی را با آرگومان‌های بیش از حد فراخوانی کنید، کد
به‌شدت نادرستی حاصل خواهد شد. (به‌طور معمول، آرگومان‌های اضافی بدون مشکل نادیده گرفته می‌شوند.)
.IP \fB\-mregparm=\fR\fInum\fR 4
.IX Item "-mregparm=num"
تعداد ثبات‌های مورداستفاده برای ارسال آرگومان‌های عدد صحیح را کنترل می‌کند. به‌طور
پیش‌فرض هیچ ثباتی برای ارسال آرگومان‌ها به کار نمی‌رود و حداکثر می‌توان از ۳
ثبات استفاده کرد. می‌توانید این رفتار را برای یک تابع مشخص با استفاده از
صفت تابع \f(CW\*(C`regparm\*(C'\fR کنترل کنید.
.Sp
\&\fBهشدار:\fR اگر از این سوییچ استفاده کنید و
\&\fInum\fR غیرصفر باشد، آنگاه باید تمامی ماژول‌ها، از جمله هرگونه کتابخانه را با همان
مقدار کامپایل کنید. این موضوع شامل کتابخانه‌های سیستمی و ماژول‌های
راه‌اندازی (startup) نیز می‌شود.
.IP \fB\-msseregparm\fR 4
.IX Item "-msseregparm"
از قراردادهای ارسال با ثبات SSE برای آرگومان‌ها و مقادیر بازگشتی float
و double استفاده می‌کند. می‌توانید این رفتار را برای یک تابع مشخص
با استفاده از صفت تابع \f(CW\*(C`sseregparm\*(C'\fR کنترل کنید.
.Sp
\&\fBهشدار:\fR در صورت استفاده از این سوییچ، باید تمامی ماژول‌ها، از جمله
هرگونه کتابخانه را با همان مقدار بسازید. این موضوع شامل کتابخانه‌های
سیستمی و ماژول‌های راه‌اندازی نیز می‌شود.
.IP \fB\-mvect8\-ret\-in\-mem\fR 4
.IX Item "-mvect8-ret-in-mem"
بردارهای ۸ بایتی را به جای ثبات‌های MMX در حافظه برمی‌گرداند. این مقدار
پیش‌فرض در VxWorks است تا با ABI کامپایلرهای Sun Studio تا نسخه ۱۲
سازگار باشد. \fIتنها\fR در صورتی از این گزینه استفاده کنید که نیاز به حفظ
سازگاری با کدهای موجودِ تولیدشده توسط آن نسخه‌های قبلی کامپایلر یا
نسخه‌های قدیمی‌تر GCC دارید.
.IP \fB\-mpc32\fR 4
.IX Item "-mpc32"
.PD 0
.IP \fB\-mpc64\fR 4
.IX Item "-mpc64"
.IP \fB\-mpc80\fR 4
.IX Item "-mpc80"
.PD
دقت ممیز شناور ۸۰۳۸۷ را روی ۳۲، ۶۴ یا ۸۰ بیت تنظیم می‌کند. هنگامی که \fB\-mpc32\fR
مشخص شود، بخش معنادار نتایج عملیات ممیز شناور تا ۲۴ بیت گرد می‌شوند (دقت یگانه)؛
\fB\-mpc64\fR بخش معنادار نتایج عملیات ممیز شناور را تا ۵۳ بیت گرد می‌کند (دقت
مضاعف) و \fB\-mpc80\fR بخش معنادار نتایج عملیات ممیز شناور را تا ۶۴ بیت گرد می‌کند
(دقت مضاعف گسترش‌یافته) که مقدار پیش‌فرض است. هنگامی که از این گزینه استفاده شود،
عملیات ممیز شناور در دقت‌های بالاتر بدون تنظیم صریح کلمه کنترل FPU در دسترس
برنامه‌نویس نخواهد بود.
.Sp
تنظیم گرد کردن عملیات ممیز شناور به مقداری کمتر از ۸۰ بیت پیش‌فرض، می‌تواند
سرعت اجرای برخی برنامه‌ها را تا ۲٪ یا بیشتر افزایش دهد. توجه داشته باشید که برخی
کتابخانه‌های ریاضی فرض می‌کنند عملیات ممیز شناور با دقت گسترش‌یافته (۸۰ بیتی)
به‌طور پیش‌فرض فعال است؛ در صورتی که از این گزینه برای تنظیم دقت روی مقداری کمتر
از دقت گسترش‌یافته استفاده شود، روال‌های موجود در چنین کتابخانه‌هایی ممکن است دچار
افت شدید دقت شوند، که معمولاً ناشی از پدیده‌ای موسوم به «حذف فاجعه‌بار» (catastrophic cancellation) است.
.IP \fB\-mdaz\-ftz\fR 4
.IX Item "-mdaz-ftz"
.PD 0
.IP \fB\-mno\-daz\-ftz\fR 4
.IX Item "-mno-daz-ftz"
.PD
پرچم‌های flush\-to\-zero (FTZ) و denormals\-are\-zero (DAZ) در
ثبات MXCSR برای کنترل محاسبات ممیز شناور استفاده می‌شوند. گزینه‌های
\&\fB\-Ofast\fR، \fB\-ffast\-math\fR، یا
\&\fB\-funsafe\-math\-optimizations\fR معمولاً کدهای راه‌اندازی‌ای را پیوند می‌زنند
که این پرچم‌ها را فعال می‌کنند، مگر هنگام ساخت یک کتابخانه مشترک
(\fB\-shared\fR). می‌توانید از گزینه‌های \fB\-mdaz\-ftz\fR و
\&\fB\-mno\-daz\-ftz\fR برای فعال یا غیرفعال کردن صریح این پرچم‌ها، صرف‌نظر از
سایر گزینه‌های ارائه‌شده به GCC استفاده کنید.
.IP \fB\-mstackrealign\fR 4
.IX Item "-mstackrealign"
تراز کردن مجدد پشته در نقطه ورود. در x86، گزینه \fB\-mstackrealign\fR
یک بخش آغازین (prologue) و پایانی (epilogue) جایگزین تولید می‌کند که در
صورت لزوم پشته زمان اجرا را دوباره تراز می‌کند. این قابلیت امکان ترکیب کدهای
قدیمی که تراز پشته ۴ بایتی دارند را با کدهای امروزی که برای سازگاری با SSE تراز
پشته ۱۶ بایتی دارند، فراهم می‌سازد. همچنین صفت \f(CW\*(C`force_align_arg_pointer\*(C'\fR
را که برای توابع به صورت جداگانه کاربرد دارد، ببینید.
.IP \fB\-mstack\-arg\-probe\fR 4
.IX Item "-mstack-arg-probe"
کد کاوش پشته (stack probing) را در بخش آغازین تابع تولید می‌کند.
.IP \fB\-mpreferred\-stack\-boundary=\fR\fInum\fR 4
.IX Item "-mpreferred-stack-boundary=num"
تلاش می‌کند تا مرز پشته را روی مرز ۲ به توان \fInum\fR بایت تراز نگه دارد.
اگر \fB\-mpreferred\-stack\-boundary\fR مشخص نشود،
مقدار پیش‌فرض ۴ است (۱۶ بایت یا ۱۲۸ بیت).
.Sp
\&\fBهشدار:\fR هنگام تولید کد برای معماری x86\-64 با افزونه‌های SSE غیرفعال، می‌توان از
\fB\-mpreferred\-stack\-boundary=3\fR برای تراز نگه داشتن مرز پشته روی ۸ بایت
استفاده کرد. از آنجا که ABI معماری x86\-64 نیازمند تراز پشته ۱۶ بایتی است، این کار موجب
ناسازگاری با ABI می‌شود و هدف آن کاربرد در محیط‌های کنترل‌شده‌ای است که فضای پشته
محدودیت مهمی محسوب می‌شود. این گزینه هنگامی که توابع کامپایل‌شده با تراز پشته ۱۶ بایتی
(مانند توابع یک کتابخانه استاندارد) با پشته ترازنشده فراخوانی شوند، منجر به تولید کد اشتباه
می‌شود. در این حالت، دستورالعمل‌های SSE ممکن است به خطاهای دسترسی به حافظه ترازنشده
منجر گردند. علاوه بر این، آرگومان‌های متغیر برای اشیاء تراز ۱۶ بایتی (شامل x87 long double
و _\|_int128) به‌طور نادرست مدیریت می‌شوند که باعث نتایج اشتباه خواهد شد. باید تمام
ماژول‌ها را با \&\fB\-mpreferred\-stack\-boundary=3\fR بسازید، از جمله تمام
کتابخانه‌ها. این شامل کتابخانه‌های سیستمی و ماژول‌های راه‌اندازی نیز می‌شود.
.IP \fB\-mincoming\-stack\-boundary=\fR\fInum\fR 4
.IX Item "-mincoming-stack-boundary=num"
فرض می‌کند که پشته ورودی روی مرز ۲ به توان \fInum\fR بایت تراز
شده است. اگر \fB\-mincoming\-stack\-boundary\fR تعیین نشده باشد،
مقدار مشخص‌شده توسط \fB\-mpreferred\-stack\-boundary\fR استفاده می‌شود.
.Sp
در Pentium و Pentium Pro، مقادیر \f(CW\*(C`double\*(C'\fR و \f(CW\*(C`long double\*(C'\fR
باید روی یک مرز ۸ بایتی تراز شوند (گزینه \fB\-malign\-double\fR را ببینید)، وگرنه با
افت چشمگیر کارایی در زمان اجرا مواجه خواهند شد. در Pentium III، نوع داده Streaming SIMD Extension (SSE)
یعنی \f(CW\*(C`_\|_m128\*(C'\fR در صورت تراز نبودن با مرز ۱۶ بایتی ممکن است
به‌درستی کار نکند.
.Sp
برای اطمینان از تراز صحیح این مقادیر روی پشته، مرز پشته باید به اندازه‌ای تراز باشد
که توسط هر مقدار ذخیره‌شده روی آن نیاز است. علاوه بر این، هر تابع باید به‌گونه‌ای
تولید شود که پشته را تراز نگه دارد. بنابراین فراخوانی تابعی که با مرز پشته ترجیحی
بالاتر کامپایل شده از داخل تابعی که با مرز پشته ترجیحی پایین‌تر کامپایل گردیده،
به احتمال زیاد پشته را از حالت تراز خارج می‌کند. توصیه می‌شود کتابخانه‌هایی که از
توابع بازخوان (callback) استفاده می‌کنند، همواره از تنظیم پیش‌فرض بهره ببرند.
.Sp
این تراز اضافی فضای بیشتری از پشته را مصرف می‌کند و عموماً باعث
افزایش اندازه کد می‌شود. کدهایی که به مصرف فضای پشته حساس هستند، مانند
سیستم‌های تعبیه‌شده و هسته‌های سیستم‌عامل، ممکن است ترجیح دهند مقدار
تراز پیشنهادی را با \fB\-mpreferred\-stack\-boundary=2\fR کاهش دهند.
.IP \fB\-mdump\-tune\-features\fR 4
.IX Item "-mdump-tune-features"
این گزینه به GCC دستور می‌دهد نام ویژگی‌های بهینه‌سازی کارایی x86
و تنظیمات پیش‌فرض آن‌ها را تخلیه (dump) کند. این نام‌ها می‌توانند در
\&\fB\-mtune\-ctrl=\fR\fIfeature\-list\fR به کار روند..IP \fB\-mtune\-ctrl=\fR\fIfeature\-list\fR 4
.IX Item "-mtune-ctrl=feature-list"
این گزینه برای کنترل دقیق و ریزدانه‌ای ویژگی‌های تولید کد x86 به کار می‌رود.
\&\fIfeature\-list\fR فهرستی از نام‌های \fIfeature\fR است که با کاما از یکدیگر جدا شده‌اند. همچنین نگاه کنید به
\&\fB\-mdump\-tune\-features\fR. در صورت مشخص شدن، اگر پیش از \fIfeature\fR کاراکتر \fB^\fR نیامده باشد فعال می‌شود؛ در غیر این صورت، غیرفعال خواهد شد.
\&\fB\-mtune\-ctrl=\fR\fIfeature\-list\fR برای استفادهٔ توسعه‌دهندگان GCC در نظر گرفته شده است. استفاده از آن ممکن است به مسیرهای کدی منجر شود که توسط آزمایش‌ها پوشش داده نشده‌اند و می‌تواند باعث بروز ICE در کامپایلر یا خطاهای زمان اجرا شود.
.IP \fB\-mno\-default\fR 4
.IX Item "-mno-default"
این گزینه به GCC دستور می‌دهد که تمام ویژگی‌های قابل تنظیم (tunable) را غیرفعال کند. همچنین نگاه کنید به
\&\fB\-mtune\-ctrl=\fR\fIfeature\-list\fR و \fB\-mdump\-tune\-features\fR.
.IP \fB\-mcld\fR 4
.IX Item "-mcld"
این گزینه به GCC دستور می‌دهد که در مقدمهٔ (prologue) توابعی که از دستورالعمل‌های رشته‌ای استفاده می‌کنند، یک دستورالعمل \f(CW\*(C`cld\*(C'\fR صادر کند. دستورالعمل‌های رشته‌ای برای انتخاب میان حالت افزایش خودکار یا کاهش خودکار به پرچم DF وابسته هستند. اگرچه ABI مشخص می‌کند که پرچم DF باید هنگام ورود به تابع پاک شود، برخی از سیستم‌عامل‌ها با پاک نکردن پرچم DF در توزیع‌کننده‌های استثنای (exception dispatchers) خود این مشخصه را نقض می‌کنند. ممکن است گردانندهٔ استثنا (exception handler) با پرچم DF تنظیم‌شده فراخوانی شود که هنگام استفاده از دستورالعمل‌های رشته‌ای منجر به جهت‌گیری نادرست خواهد شد.
این گزینه می‌تواند در مقصدهای ۳۲ بیتی x86 با پیکربندی GCC با گزینهٔ پیکربندی \fB\-\-enable\-cld\fR به صورت پیش‌فرض فعال شود. در این حالت، تولید دستورالعمل‌های \f(CW\*(C`cld\*(C'\fR می‌تواند با گزینهٔ کامپایلر \fB\-mno\-cld\fR متوقف شود.
.IP \fB\-mvzeroupper\fR 4
.IX Item "-mvzeroupper"
این گزینه به GCC دستور می‌دهد پیش از انتقال جریان کنترل به خارج از تابع، یک دستورالعمل \f(CW\*(C`vzeroupper\*(C'\fR صادر کند تا جریمهٔ گذار از AVX به SSE را به حداقل برساند و همچنین توابع درونی (intrinsics) غیرضروری \f(CW\*(C`zeroupper\*(C'\fR را حذف کند.
.IP \fB\-mstv\fR 4
.IX Item "-mstv"
.PD 0
.IP \fB\-mno\-stv\fR 4
.IX Item "-mno-stv"
.PD
گذرگاه تبدیل اسکالر به برداری (Scalar to Vectorization) را فعال/غیرفعال می‌کند که محاسبات عددی صحیح ۶۴ بیتی را به محاسبات برداری تبدیل می‌نماید. این بهینه‌سازی به \fB\-O2\fR و بالاتر محدود است.
.IP \fB\-mprefer\-avx128\fR 4
.IX Item "-mprefer-avx128"
این گزینه به GCC دستور می‌دهد در بردارساز خودکار (auto-vectorizer) به جای دستورالعمل‌های ۲۵۶ بیتی AVX، از دستورالعمل‌های ۱۲۸ بیتی AVX استفاده کند.
.IP \fB\-mprefer\-vector\-width=\fR\fIopt\fR 4
.IX Item "-mprefer-vector-width=opt"
این گزینه به GCC دستور می‌دهد به جای مقدار پیش‌فرض پلتفرم انتخاب‌شده، از عرض بردار \fIopt\fR\-بیتی در دستورالعمل‌ها استفاده کند.
.IP \fB\-mpartial\-vector\-fp\-math\fR 4
.IX Item "-mpartial-vector-fp-math"
.PD 0
.IP \fB\-mno\-partial\-vector\-fp\-math\fR 4
.IX Item "-mno-partial-vector-fp-math"
.PD
این گزینه GCC را قادر می‌سازد تا عملیات ممیز شناوری تولید کند که ممکن است مجموعهٔ پرچم‌های وضعیت ممیز شناور را روی بردارهای جزئی (partial vectors)، جایی که عناصر بردار در بخش پایینی ثبات ۱۲۸ بیتی SSE قرار دارند، تحت تأثیر قرار دهند. مگر اینکه
\&\fB\-fno\-trapping\-math\fR مشخص شده باشد، کامپایلر با پاکسازی تمام عملوندهای ورودی برای داشتن صفر در بخش بالاییِ استفاده‌نشدهٔ ثبات برداری، رفتار صحیح را تضمین می‌کند. توجه داشته باشید که با استفاده از توابع داخلی یا اسمبلی درون‌خطی با آرگومان‌های بردار جزئی، مقادیر NaN، غیرعادی (denormal) یا نامعتبر می‌توانند به بخش بالایی بردار نشت کرده و در هنگام فعال بودن \fB\-fno\-trapping\-math\fR مشکلات عملکردی بالقوه‌ای ایجاد کنند. این مشکلات را می‌توان با پاکسازی دستی بخش بالایی ثبات آرگومان بردار جزئی، یا با استفاده از \fB\-mdaz\-ftz\fR برای تنظیم پرچم denormals-are-zero (DAZ) در ثبات MXCSR برطرف کرد.
.Sp
این گزینه به صورت پیش‌فرض فعال است.
.IP \fB\-mmove\-max=\fR\fIbits\fR 4
.IX Item "-mmove-max=bits"
این گزینه به GCC دستور می‌دهد که حداکثر تعداد بیت‌هایی که می‌توانند به طور کارآمد از حافظه به حافظه منتقل شوند را روی \fIbits\fR تنظیم کند. مقادیر معتبر
\&\fIbits\fR برابر ۱۲۸، ۲۵۶ و ۵۱۲ هستند.
.IP \fB\-mstore\-max=\fR\fIbits\fR 4
.IX Item "-mstore-max=bits"
این گزینه به GCC دستور می‌دهد که حداکثر تعداد بیت‌هایی که می‌توانند به طور کارآمد در حافظه ذخیره شوند را روی \fIbits\fR تنظیم کند. مقادیر معتبر \fIbits\fR برابر
۱۲۸، ۲۵۶ و ۵۱۲ هستند.
.RS 4
.IP \fBnone\fR 4
.IX Item "none"
هیچ محدودیت اضافی فراتر از آنچه توسط پلتفرم انتخاب‌شده تعریف شده به GCC اعمال نمی‌شود.
.IP \fB128\fR 4
.IX Item "128"
ترجیح عرض بردار ۱۲۸ بیتی برای دستورالعمل‌ها.
.IP \fB256\fR 4
.IX Item "256"
ترجیح عرض بردار ۲۵۶ بیتی برای دستورالعمل‌ها.
.IP \fB512\fR 4
.IX Item "512"
ترجیح عرض بردار ۵۱۲ بیتی برای دستورالعمل‌ها.
.RE
.RS 4
.RE
.IP \fB\-mnoreturn\-no\-callee\-saved\-registers\fR 4
.IX Item "-mnoreturn-no-callee-saved-registers"
این گزینه توابع دارای ویژگی \f(CW\*(C`noreturn\*(C'\fR یا مشخص‌کنندهٔ
\&\f(CW\*(C`_Noreturn\*(C'\fR را با ذخیره نکردن ثبات‌های ذخیره‌شده توسط فراخوانده‌شونده (callee-saved registers) که در تابع استفاده شده‌اند (به جز ثبات \f(CW\*(C`BP\*(C'\fR) در مقدمهٔ تابع، بهینه‌سازی می‌کند. این گزینه می‌تواند در اشکال‌زدایی فراخوانندهٔ تابع
\&\f(CW\*(C`noreturn\*(C'\fR یا هر تابع دیگری بالاتر در پشتهٔ فراخوانی (call stack) تداخل ایجاد کند، بنابراین به صورت پیش‌فرض فعال نیست.
.IP \fB\-mcx16\fR 4
.IX Item "-mcx16"
این گزینه GCC را قادر می‌سازد تا در کد ۶۴ بیتی، دستورالعمل‌های \f(CW\*(C`CMPXCHG16B\*(C'\fR را برای پیاده‌سازی عملیات مقایسه-و-تبادل روی شیءهای ۱۲۸ بیتی با هم‌ترازی ۱۶ بایتی تولید کند. این قابلیت برای به‌روزرسانی‌های اتمی ساختارهای داده‌ای که اندازهٔ آن‌ها از یک کلمهٔ ماشین فراتر می‌رود مفید است. کامپایلر از این دستورالعمل برای پیاده‌سازی
\&\fB_\|_sync Builtins\fR استفاده می‌کند. با این حال، برای \fB_\|_atomic Builtins\fR که روی اعداد صحیح ۱۲۸ بیتی کار می‌کنند، همواره از فراخوانی کتابخانه استفاده می‌شود.
.IP \fB\-msahf\fR 4
.IX Item "-msahf"
این گزینه تولید دستورالعمل‌های \f(CW\*(C`SAHF\*(C'\fR را در کد ۶۴ بیتی فعال می‌کند.
پردازنده‌های اولیهٔ Intel Pentium 4 با پشتیبانی از Intel 64،
پیش از معرفی استپینگ Pentium 4 G1 در دسامبر ۲۰۰۵،
فاقد دستورالعمل‌های \f(CW\*(C`LAHF\*(C'\fR و \f(CW\*(C`SAHF\*(C'\fR بودند
که توسط AMD64 پشتیبانی می‌شوند.
این دستورالعمل‌ها به ترتیب برای بارگذاری و ذخیرهٔ برخی از پرچم‌های وضعیت هستند.
در حالت ۶۴ بیتی، از دستورالعمل \f(CW\*(C`SAHF\*(C'\fR برای بهینه‌سازی توابع توکار \f(CW\*(C`fmod\*(C'\fR،
\&\f(CW\*(C`drem\*(C'\fR و \f(CW\*(C`remainder\*(C'\fR استفاده می‌شود؛
برای جزئیات به \fBOther Builtins\fR مراجعه کنید.
.IP \fB\-mmovbe\fR 4
.IX Item "-mmovbe"
این گزینه استفاده از دستورالعمل \f(CW\*(C`movbe\*(C'\fR را برای بهینه‌سازی جابه‌جایی بایت‌های (byte swapping) موجودیت‌های چهار و هشت بایتی فعال می‌کند.
.IP \fB\-mshstk\fR 4
.IX Item "-mshstk"
گزینهٔ \fB\-mshstk\fR توابع توکار پشتهٔ سایه (shadow stack) از فناوری اجرایی جریان کنترل x86 (یا CET) را فعال می‌کند.
.IP \fB\-mcrc32\fR 4
.IX Item "-mcrc32"
این گزینه توابع توکار \f(CW\*(C`_\|_builtin_ia32_crc32qi\*(C'\fR،
\&\f(CW\*(C`_\|_builtin_ia32_crc32hi\*(C'\fR، \f(CW\*(C`_\|_builtin_ia32_crc32si\*(C'\fR و
\&\f(CW\*(C`_\|_builtin_ia32_crc32di\*(C'\fR را برای تولید دستورالعمل ماشین \f(CW\*(C`crc32\*(C'\fR فعال می‌سازد.
.IP \fB\-mmwait\fR 4
.IX Item "-mmwait"
این گزینه توابع توکار \f(CW\*(C`_\|_builtin_ia32_monitor\*(C'\fR
و \f(CW\*(C`_\|_builtin_ia32_mwait\*(C'\fR را برای تولید دستورالعمل‌های ماشین \f(CW\*(C`monitor\*(C'\fR و
\&\f(CW\*(C`mwait\*(C'\fR فعال می‌کند.
.IP \fB\-mrecip\fR 4
.IX Item "-mrecip"
این گزینه استفاده از دستورالعمل‌های \f(CW\*(C`RCPSS\*(C'\fR و \f(CW\*(C`RSQRTSS\*(C'\fR
(و انواع برداری‌شدهٔ آن‌ها \f(CW\*(C`RCPPS\*(C'\fR و \f(CW\*(C`RSQRTPS\*(C'\fR)
را با یک مرحلهٔ اضافی نیوتن-رافسون (Newton\-Raphson)
برای افزایش دقت به جای \f(CW\*(C`DIVSS\*(C'\fR و \f(CW\*(C`SQRTSS\*(C'\fR
(و انواع برداری‌شدهٔ آن‌ها) برای آرگومان‌های ممیز شناور با دقت یگانه (single\-precision) فعال می‌کند. این دستورالعمل‌ها
تنها زمانی تولید می‌شوند که \fB\-funsafe\-math\-optimizations\fR همراه با
\&\fB\-ffinite\-math\-only\fR و \fB\-fno\-trapping\-math\fR فعال باشد.
توجه داشته باشید که اگرچه توان عملیاتی این توالی بالاتر از توان عملیاتی
دستورالعمل غیرمعکوس است، دقت توالی می‌تواند تا ۲ ulp کاهش یابد (به عنوان مثال، معکوس 1.0 برابر با 0.99999994 می‌شود).
.Sp
توجه داشته باشید که GCC عبارت \f(CW\*(C`1.0f/sqrtf(\fR\f(CIx\fR\f(CW)\*(C'\fR را با استفاده از \f(CW\*(C`RSQRTSS\*(C'\fR
(یا \f(CW\*(C`RSQRTPS\*(C'\fR) هم‌اکنون با \fB\-ffast\-math\fR (یا ترکیب گزینه‌های فوق) پیاده‌سازی می‌کند و نیازی به \fB\-mrecip\fR ندارد.
.Sp
همچنین توجه داشته باشید که GCC توالی فوق را همراه با مرحلهٔ اضافی نیوتن-رافسون برای تقسیم ممیز شناور یگانهٔ برداری‌شده و \f(CWsqrtf(\fR\f(CIx\fR\f(CW)\fR برداری‌شده،
از قبل با \fB\-ffast\-math\fR (یا ترکیب گزینه‌های فوق) صادر می‌کند و نیازی به \fB\-mrecip\fR ندارد.
.IP \fB\-mrecip=\fR\fIopt\fR 4
.IX Item "-mrecip=opt"
این گزینه مشخص می‌کند که کدام دستورالعمل‌های برآورد معکوس
می‌توانند استفاده شوند. \fIopt\fR فهرستی از گزینه‌هاست که با کاما جدا شده‌اند، و ممکن است
برای معکوس کردن عملکرد گزینه، پیش از آن کاراکتر \fB!\fR قرار گیرد:
.RS 4
.IP \fBall\fR 4
.IX Item "all"
فعال کردن تمام دستورالعمل‌های برآورد.
.IP \fBdefault\fR 4
.IX Item "default"
فعال کردن دستورالعمل‌های پیش‌فرض، معادل با \fB\-mrecip\fR.
.IP \fBnone\fR 4
.IX Item "none"
غیرفعال کردن تمام دستورالعمل‌های برآورد، معادل با \fB\-mno\-recip\fR.
.IP \fBdiv\fR 4
.IX Item "div"
فعال کردن تقریب برای تقسیم اسکالر..IP \fBvec\-div\fR 4
.IX Item "vec-div"
تقریب را برای تقسیم برداری فعال می‌کند.
.IP \fBsqrt\fR 4
.IX Item "sqrt"
تقریب را برای ریشه دوم اسکالر فعال می‌کند.
.IP \fBvec\-sqrt\fR 4
.IX Item "vec-sqrt"
تقریب را برای ریشه دوم برداری فعال می‌کند.
.RE
.RS 4
.Sp
بنابراین، به عنوان مثال، \fB\-mrecip=all,!sqrt\fR تمام
تقریب‌های معکوس را به جز ریشه دوم فعال می‌کند.
.RE
.IP \fB\-mveclibabi=\fR\fItype\fR 4
.IX Item "-mveclibabi=type"
نوع ABI مورد استفاده برای برداری‌سازی توابع درونی (intrinsics) با استفاده از یک
کتابخانه خارجی را مشخص می‌کند. مقادیر پشتیبانی‌شده برای \fItype\fR عبارتند از \fBsvml\fR برای
کتابخانه محاسبات برداری کوتاه اینتل (Intel short vector math library)، \fBaocl\fR برای کتابخانه محاسباتی (LibM) از
AMD Optimizing CPU Libraries (AOCL) و \fBacml\fR برای کتابخانه محاسباتی هسته AMD که
به پایان دوره پشتیبانی رسیده است (که AOCL\-LibM جانشین آن است).
برای استفاده از این گزینه، باید هر دو گزینه \fB\-ftree\-vectorize\fR و
\&\fB\-funsafe\-math\-optimizations\fR فعال باشند، و یک کتابخانه سازگار با
ABI مربوط به SVML یا ACML در زمان پیوند مشخص شود.
.Sp
در حال حاضر GCC فراخوانی‌هایی به \f(CW\*(C`vmldExp2\*(C'\fR، \f(CW\*(C`vmldLn2\*(C'\fR،
\&\f(CW\*(C`vmldLog102\*(C'\fR، \f(CW\*(C`vmldPow2\*(C'\fR، \f(CW\*(C`vmldTanh2\*(C'\fR، \f(CW\*(C`vmldTan2\*(C'\fR،
\&\f(CW\*(C`vmldAtan2\*(C'\fR، \f(CW\*(C`vmldAtanh2\*(C'\fR، \f(CW\*(C`vmldCbrt2\*(C'\fR، \f(CW\*(C`vmldSinh2\*(C'\fR،
\&\f(CW\*(C`vmldSin2\*(C'\fR، \f(CW\*(C`vmldAsinh2\*(C'\fR، \f(CW\*(C`vmldAsin2\*(C'\fR، \f(CW\*(C`vmldCosh2\*(C'\fR،
\&\f(CW\*(C`vmldCos2\*(C'\fR، \f(CW\*(C`vmldAcosh2\*(C'\fR، \f(CW\*(C`vmldAcos2\*(C'\fR، \f(CW\*(C`vmlsExp4\*(C'\fR،
\&\f(CW\*(C`vmlsLn4\*(C'\fR، \f(CW\*(C`vmlsLog104\*(C'\fR، \f(CW\*(C`vmlsPow4\*(C'\fR، \f(CW\*(C`vmlsTanh4\*(C'\fR،
\&\f(CW\*(C`vmlsTan4\*(C'\fR، \f(CW\*(C`vmlsAtan4\*(C'\fR، \f(CW\*(C`vmlsAtanh4\*(C'\fR، \f(CW\*(C`vmlsCbrt4\*(C'\fR،
\&\f(CW\*(C`vmlsSinh4\*(C'\fR، \f(CW\*(C`vmlsSin4\*(C'\fR، \f(CW\*(C`vmlsAsinh4\*(C'\fR، \f(CW\*(C`vmlsAsin4\*(C'\fR،
\&\f(CW\*(C`vmlsCosh4\*(C'\fR، \f(CW\*(C`vmlsCos4\*(C'\fR، \f(CW\*(C`vmlsAcosh4\*(C'\fR و \f(CW\*(C`vmlsAcos4\*(C'\fR را برای
نوع تابع متناظر در هنگام استفاده از \fB\-mveclibabi=svml\fR،
\&\f(CW\*(C`amd_vrs4_acosf\*(C'\fR، \f(CW\*(C`amd_vrs16_acosf\*(C'\fR، \f(CW\*(C`amd_vrd8_asin\*(C'\fR،
\&\f(CW\*(C`amd_vrs4_asinf\*(C'\fR، \f(CW\*(C`amd_vrs8_asinf\*(C'\fR، \f(CW\*(C`amd_vrs16_asinf\*(C'\fR،
\&\f(CW\*(C`amd_vrd2_atan\*(C'\fR، \f(CW\*(C`amd_vrd8_atan\*(C'\fR، \f(CW\*(C`amd_vrs4_atanf\*(C'\fR،
\&\f(CW\*(C`amd_vrs8_atanf\*(C'\fR، \f(CW\*(C`amd_vrs16_atanf\*(C'\fR، \f(CW\*(C`amd_vrd2_cos\*(C'\fR،
\&\f(CW\*(C`amd_vrd4_cos\*(C'\fR، \f(CW\*(C`amd_vrd8_cos\*(C'\fR، \f(CW\*(C`amd_vrs4_cosf\*(C'\fR،
\&\f(CW\*(C`amd_vrs8_cosf\*(C'\fR، \f(CW\*(C`amd_vrs16_cosf\*(C'\fR، \f(CW\*(C`amd_vrs4_coshf\*(C'\fR،
\&\f(CW\*(C`amd_vrs8_coshf\*(C'\fR، \f(CW\*(C`amd_vrd2_erf\*(C'\fR، \f(CW\*(C`amd_vrd4_erf\*(C'\fR،
\&\f(CW\*(C`amd_vrd8_erf\*(C'\fR، \f(CW\*(C`amd_vrs4_erff\*(C'\fR، \f(CW\*(C`amd_vrs8_erff\*(C'\fR،
\&\f(CW\*(C`amd_vrs16_erff\*(C'\fR، \f(CW\*(C`amd_vrd2_exp\*(C'\fR، \f(CW\*(C`amd_vrd4_exp\*(C'\fR،
\&\f(CW\*(C`amd_vrd8_exp\*(C'\fR، \f(CW\*(C`amd_vrs4_expf\*(C'\fR، \f(CW\*(C`amd_vrs8_expf\*(C'\fR،
\&\f(CW\*(C`amd_vrs16_expf\*(C'\fR، \f(CW\*(C`amd_vrd2_exp10\*(C'\fR، \f(CW\*(C`amd_vrs4_exp10f\*(C'\fR،
\&\f(CW\*(C`amd_vrd2_exp2\*(C'\fR، \f(CW\*(C`amd_vrd4_exp2\*(C'\fR، \f(CW\*(C`amd_vrd8_exp2\*(C'\fR،
\&\f(CW\*(C`amd_vrs4_exp2f\*(C'\fR، \f(CW\*(C`amd_vrs8_exp2f\*(C'\fR، \f(CW\*(C`amd_vrs16_exp2f\*(C'\fR،
\&\f(CW\*(C`amd_vrs4_expm1f\*(C'\fR، \f(CW\*(C`amd_vrd2_log\*(C'\fR، \f(CW\*(C`amd_vrd4_log\*(C'\fR،
\&\f(CW\*(C`amd_vrd8_log\*(C'\fR، \f(CW\*(C`amd_vrs4_logf\*(C'\fR، \f(CW\*(C`amd_vrs8_logf\*(C'\fR،
\&\f(CW\*(C`amd_vrs16_logf\*(C'\fR، \f(CW\*(C`amd_vrd2_log10\*(C'\fR، \f(CW\*(C`amd_vrs4_log10f\*(C'\fR،
\&\f(CW\*(C`amd_vrs8_log10f\*(C'\fR، \f(CW\*(C`amd_vrs16_log10f\*(C'\fR، \f(CW\*(C`amd_vrd2_log1p\*(C'\fR،
\&\f(CW\*(C`amd_vrs4_log1pf\*(C'\fR، \f(CW\*(C`amd_vrd2_log2\*(C'\fR، \f(CW\*(C`amd_vrd4_log2\*(C'\fR،
\&\f(CW\*(C`amd_vrd8_log2\*(C'\fR، \f(CW\*(C`amd_vrs4_log2f\*(C'\fR، \f(CW\*(C`amd_vrs8_log2f\*(C'\fR،
\&\f(CW\*(C`amd_vrs16_log2f\*(C'\fR، \f(CW\*(C`amd_vrd2_pow\*(C'\fR، \f(CW\*(C`amd_vrd4_pow\*(C'\fR،
\&\f(CW\*(C`amd_vrd8_pow\*(C'\fR، \f(CW\*(C`amd_vrs4_powf\*(C'\fR، \f(CW\*(C`amd_vrs8_powf\*(C'\fR،
\&\f(CW\*(C`amd_vrs16_powf\*(C'\fR، \f(CW\*(C`amd_vrd2_sin\*(C'\fR، \f(CW\*(C`amd_vrd4_sin\*(C'\fR،
\&\f(CW\*(C`amd_vrd8_sin\*(C'\fR، \f(CW\*(C`amd_vrs4_sinf\*(C'\fR، \f(CW\*(C`amd_vrs8_sinf\*(C'\fR،
\&\f(CW\*(C`amd_vrs16_sinf\*(C'\fR، \f(CW\*(C`amd_vrd2_tan\*(C'\fR، \f(CW\*(C`amd_vrd4_tan\*(C'\fR،
\&\f(CW\*(C`amd_vrd8_tan\*(C'\fR، \f(CW\*(C`amd_vrs16_tanf\*(C'\fR، \f(CW\*(C`amd_vrs4_tanhf\*(C'\fR،
\&\f(CW\*(C`amd_vrs8_tanhf\*(C'\fR و \f(CW\*(C`amd_vrs16_tanhf\*(C'\fR را برای نوع تابع متناظر
در هنگام استفاده از \fB\-mveclibabi=aocl\fR، و \f(CW\*(C`_\|_vrd2_sin\*(C'\fR،
\&\f(CW\*(C`_\|_vrd2_cos\*(C'\fR، \f(CW\*(C`_\|_vrd2_exp\*(C'\fR، \f(CW\*(C`_\|_vrd2_log\*(C'\fR، \f(CW\*(C`_\|_vrd2_log2\*(C'\fR،
\&\f(CW\*(C`_\|_vrd2_log10\*(C'\fR، \f(CW\*(C`_\|_vrs4_sinf\*(C'\fR، \f(CW\*(C`_\|_vrs4_cosf\*(C'\fR،
\&\f(CW\*(C`_\|_vrs4_expf\*(C'\fR، \f(CW\*(C`_\|_vrs4_logf\*(C'\fR، \f(CW\*(C`_\|_vrs4_log2f\*(C'\fR،
\&\f(CW\*(C`_\|_vrs4_log10f\*(C'\fR و \f(CW\*(C`_\|_vrs4_powf\*(C'\fR را برای نوع تابع متناظر
در هنگام استفاده از \fB\-mveclibabi=acml\fR صادر می‌کند.
.IP \fB\-mabi=\fR\fIname\fR 4
.IX Item "-mabi=name"
برای قرارداد فراخوانی (calling convention) مشخص‌شده، کد تولید می‌کند. مقادیر مجاز
عبارتند از \fBsysv\fR برای ABI مورد استفاده در GNU/Linux و سایر سیستم‌ها، و
\&\fBms\fR برای Microsoft ABI. پیش‌فرض در هنگام هدف قرار دادن Microsoft Windows، استفاده از
Microsoft ABI و در تمام سیستم‌های دیگر SysV ABI است.
می‌توانید این رفتار را برای توابع خاص با استفاده از ویژگی‌های تابع \f(CW\*(C`ms_abi\*(C'\fR و \f(CW\*(C`sysv_abi\*(C'\fR کنترل کنید.
.IP \fB\-masm=\fR\fIdialect\fR 4
.IX Item "-masm=dialect"
دستورالعمل‌های اسمبلی را با استفاده از \fIdialect\fR انتخابی خروجی می‌دهد. همچنین بر این‌که
کدام لهجه برای \f(CW\*(C`asm\*(C'\fR پایه و
\f(CW\*(C`asm\*(C'\fR گسترش‌یافته استفاده شود تأثیر می‌گذارد. گزینه‌های پشتیبانی‌شده (به ترتیب
لهجه) \fBatt\fR یا \fBintel\fR هستند. پیش‌فرض \fBatt\fR است. Darwin از
\fBintel\fR پشتیبانی نمی‌کند.
.IP \fB\-mforce\-indirect\-call\fR 4
.IX Item "-mforce-indirect-call"
تمام فراخوانی‌های توابع را مجبور می‌کند که غیرمستقیم باشند. این گزینه
هنگام استفاده از Intel Processor Trace که اطلاعات زمان‌بندی دقیق‌تری
برای فراخوانی‌های تابع تولید می‌کند، مفید است.
.IP \fB\-mmanual\-endbr\fR 4
.IX Item "-mmanual-endbr"
دستورالعمل ENDBR را فقط از طریق ویژگی تابع \f(CW\*(C`cf_check\*(C'\fR
در ورودی تابع درج می‌کند. این گزینه هنگام استفاده با گزینه
\&\fB\-fcf\-protection=branch\fR برای کنترل درج ENDBR در
ورودی تابع مفید است.
.IP \fB\-mcet\-switch\fR 4
.IX Item "-mcet-switch"
به‌طور پیش‌فرض، ابزارگذاری CET روی دستورهای switch که از
جدول پرش (jump table) استفاده می‌کنند خاموش بوده و ردیابی شاخه غیرمستقیم غیرفعال است. از آن‌جا
که جدول‌های پرش در حافظه فقط‌خواندنی ذخیره می‌شوند، این امر منجر به از دست رفتن مستقیم
مقاوم‌سازی امنیتی (hardening) نمی‌شود. اما اگر اندیس جدول پرش تحت کنترل مهاجم باشد،
ممکن است پرش غیرمستقیم توسط CET مهار نشود. این گزینه
ابزارگذاری CET را روشن می‌کند تا ردیابی شاخه غیرمستقیم برای دستورهای switch
دارای جدول پرش فعال شود، که باعث می‌شود مقاصد پرش از طریق هر پرش غیرمستقیمی قابل دستیابی باشند.
.IP \fB\-mcall\-ms2sysv\-xlogues\fR 4
.IX Item "-mcall-ms2sysv-xlogues"
به دلیل تفاوت‌ها در ABIهای ۶۴ بیتی، هر تابع با Microsoft ABI که یک
تابع با System V ABI را فراخوانی می‌کند، باید ثبات‌های RSI، RDI و XMM6\-15 را به عنوان تخریب‌شده (clobbered) در نظر بگیرد. به‌طور
پیش‌فرض، کد ذخیره و بازیابی این ثبات‌ها به صورت درون‌خطی صادر می‌شود
که منجر به مقدمه‌ها (prologues) و مؤخره‌های (epilogues) نسبتاً طولانی می‌گردد. استفاده از
\&\fB\-mcall\-ms2sysv\-xlogues\fR مقدمه‌ها و مؤخره‌هایی صادر می‌کند که
از تکه‌کدهای واسط (stubs) در بخش ایستا از libgcc برای انجام این ذخیره و بازیابی‌ها استفاده می‌کنند،
و بدین ترتیب اندازه تابع را به بهای چند دستورالعمل اضافی کاهش می‌دهد.
.IP \fB\-mtls\-dialect=\fR\fItype\fR 4
.IX Item "-mtls-dialect=type"
کدی برای دسترسی به حافظه محلی رشته (thread-local storage) با استفاده از قراردادهای \fBgnu\fR یا
\&\fBgnu2\fR تولید می‌کند. گزینه \fBgnu\fR پیش‌فرض محافظه‌کارانه است؛
\&\fBgnu2\fR کارآمدتر است، اما ممکن است نیازمندی‌های زمان کامپایل و زمان اجرایی
ایجاد کند که در تمام سیستم‌ها قابل برآورده شدن نباشد.
.IP \fB\-mpush\-args\fR 4
.IX Item "-mpush-args"
.PD 0
.IP \fB\-mno\-push\-args\fR 4
.IX Item "-mno-push-args"
.PD
از عملیات PUSH برای ذخیره پارامترهای ارسالی (outgoing) استفاده می‌کند. این روش کوتاه‌تر است
و معمولاً سرعتی برابر با روش استفاده از عملیات SUB/MOV دارد و به‌طور پیش‌فرض
فعال است. در برخی موارد، غیرفعال کردن آن ممکن است به دلیل
زمان‌بندی بهتر و کاهش وابستگی‌ها، کارایی را بهبود بخشد.
.IP \fB\-maccumulate\-outgoing\-args\fR 4
.IX Item "-maccumulate-outgoing-args"
در صورت فعال بودن، حداکثر مقدار فضای مورد نیاز برای آرگومان‌های ارسالی در
مقدمه تابع محاسبه می‌شود. این روش روی بیشتر پردازنده‌های امروزی
به دلیل کاهش وابستگی‌ها، بهبود زمان‌بندی و کاهش مصرف پشته
در حالتی که مرز ترجیحی پشته برابر با ۲ نباشد، سریع‌تر است. نکته منفی آن افزایش چشمگیر
در اندازه کد است. این گزینه مستلزم \fB\-mno\-push\-args\fR است.
.IP \fB\-mms\-bitfields\fR 4
.IX Item "-mms-bitfields"
.PD 0
.IP \fB\-mno\-ms\-bitfields\fR 4
.IX Item "-mno-ms-bitfields"
.PD
چیدمان فیلدهای بیتی (bit-field) سازگار با کامپایلر بومی Microsoft
Windows را فعال/غیرفعال می‌کند.
.Sp
اگر \f(CW\*(C`packed\*(C'\fR برای یک ساختار استفاده شود، یا اگر از فیلدهای بیتی استفاده شده باشد،
ممکن است Microsoft ABI ساختار را به شیوه‌ای متفاوت از شیوه معمولی GCC چیدمان کند.
به‌ویژه هنگام جابجایی داده‌های فشرده (packed) میان توابع کامپایل‌شده با GCC و کامپایلر بومی مایکروسافت
(چه از طریق فراخوانی تابع یا به عنوان داده در یک فایل)، ممکن است دسترسی به
هر یک از این دو قالب ضروری باشد.
.Sp
این گزینه به‌طور پیش‌فرض برای مقاصد Microsoft Windows
فعال است. این رفتار را می‌توان به صورت محلی نیز با استفاده از ویژگی‌های متغیر
یا نوع داده کنترل کرد. برای اطلاعات بیشتر، \fBx86 Attributes\fR را ببینید.
.Sp
الگوریتم چیدمان ساختار مایکروسافت به استثنای بسته‌بندی فیلدهای بیتی، نسبتاً ساده است.
فاصله‌گذاری (padding) و ترازسازی اعضای ساختارها و اینکه آیا یک فیلد بیتی
می‌تواند از مرز یک واحد ذخیره‌سازی عبور کند یا خیر، با این قوانین تعیین می‌شوند:
.RS 4
.IP "۱. اعضای ساختار به صورت متوالی و به همان ترتیبی که اعلان شده‌اند" 4
.IX Item "1. Structure members are stored sequentially in the order in which they are"
ذخیره می‌شوند: نخستین عضو کمترین آدرس حافظه و آخرین عضو
بیشترین آدرس را دارد.
.IP "۲. هر شیء داده نیازمند ترازسازی است. نیازمندی ترازسازی" 4
.IX Item "2. Every data object has an alignment requirement. The alignment requirement"
برای تمام داده‌ها به جز ساختارها، یونیون‌ها (unions) و آرایه‌ها، یا اندازه
شیء است یا اندازه بسته‌بندی کنونی (مشخص‌شده با ویژگی
\&\f(CW\*(C`aligned\*(C'\fR یا عملگر کاربردی \f(CW\*(C`pack\*(C'\fR)،
هر کدام که کمتر باشد. برای ساختارها، یونیون‌ها و آرایه‌ها،
نیازمندی ترازسازی بزرگ‌ترین نیازمندی ترازسازی اعضای آن است.
به هر شیء یک آفست اختصاص می‌یابد به‌گونه‌ای که:
.Sp
.Vb 1
\&        offset % alignment_requirement == 0
.Ve
.IP "۳. فیلدهای بیتی مجاور در یک واحد تخصیص ۱، ۲ یا ۴ بایتی یکسان بسته‌بندی می‌شوند" 4
.IX Item "3. Adjacent bit-fields are packed into the same 1-, 2-, or 4-byte allocation"
اگر انواع عددی صحیح اندازه یکسانی داشته باشند و اگر فیلد بیتی بعدی
بدون عبور از مرز تحمیل‌شده توسط نیازمندی‌های ترازسازی مشترک فیلدهای بیتی، در واحد تخصیص فعلی جا شود.
.RE
.RS 4
.Sp
کامپایلر MSVC فیلدهای بیتی با طول صفر را به روش‌های زیر تفسیر می‌کند:.IP "1. اگر یک فیلد بیتی با طول صفر بین دو فیلد بیتی درج شود که" 4
.IX Item "1. If a zero-length bit-field is inserted between two bit-fields that"
به‌طور معمول ادغام می‌شوند، آن فیلدهای بیتی ادغام نمی‌شوند.
.Sp
برای مثال:
.Sp
.Vb 6
\&        struct
\&         {
\&           unsigned long bf_1 : 12;
\&           unsigned long : 0;
\&           unsigned long bf_2 : 12;
\&         } t1;
.Ve
.Sp
اندازه \f(CW\*(C`t1\*(C'\fR همراه با فیلد بیتی با طول صفر برابر با ۸ بایت است. اگر
فیلد بیتی با طول صفر حذف شود، اندازه \f(CW\*(C`t1\*(C'\fR برابر با ۴ بایت خواهد بود.
.ie n .IP "2. اگر یک فیلد بیتی با طول صفر پس از فیلد بیتی ""foo"" درج شود و" 4
.el .IP "2. اگر یک فیلد بیتی با طول صفر پس از فیلد بیتی \f(CWfoo\fR درج شود و" 4
.IX Item "2. If a zero-length bit-field is inserted after a bit-field, foo, and the"
تراز فیلد بیتی با طول صفر از عضوی که پس از آن می‌آید، یعنی
\&\f(CW\*(C`bar\*(C'\fR، بزرگ‌تر باشد، \f(CW\*(C`bar\*(C'\fR مطابق نوع فیلد بیتی با طول صفر تراز می‌شود.
.Sp
برای مثال:
.Sp
.Vb 6
\&        struct
\&         {
\&           char foo : 4;
\&           short : 0;
\&           char bar;
\&         } t2;
\&        
\&        struct
\&         {
\&           char foo : 4;
\&           short : 0;
\&           double bar;
\&         } t3;
.Ve
.Sp
برای \f(CW\*(C`t2\*(C'\fR، عضو \f(CW\*(C`bar\*(C'\fR به‌جای آفست ۱ در آفست ۲ قرار می‌گیرد.
بر همین اساس، اندازه \f(CW\*(C`t2\*(C'\fR برابر با ۴ است. برای \f(CW\*(C`t3\*(C'\fR، فیلد بیتی با طول
صفر تأثیری بر تراز \f(CW\*(C`bar\*(C'\fR و در نتیجه بر اندازه ساختار ندارد.
.Sp
با در نظر گرفتن این موضوع، توجه به موارد زیر حائز اهمیت است:
.RS 4
.IP "1. اگر یک فیلد بیتی با طول صفر پس از یک فیلد بیتی معمولی بیاید، نوع" 4
.IX Item "1. If a zero-length bit-field follows a normal bit-field, the type of the"
فیلد بیتی با طول صفر ممکن است بر تراز کل ساختار تأثیر بگذارد. برای
مثال، \f(CW\*(C`t2\*(C'\fR اندازه‌ای برابر با ۴ بایت دارد، زیرا فیلد بیتی با طول صفر
پس از یک فیلد بیتی معمولی آمده و از نوع short است.
.IP "2. حتی اگر پس از یک فیلد بیتی با طول صفر، یک فیلد بیتی معمولی نیاید،" 4
.IX Item "2. Even if a zero-length bit-field is not followed by a normal bit-field,"
باز هم ممکن است بر تراز ساختار تأثیر بگذارد:
.Sp
.Vb 5
\&        struct
\&         {
\&           char foo : 6;
\&           long : 0;
\&         } t4;
.Ve
.Sp
در اینجا، \f(CW\*(C`t4\*(C'\fR مقدار ۴ بایت فضا اشغال می‌کند.
.RE
.RS 4
.RE
.IP "3. فیلدهای بیتی با طول صفر پس از اعضای غیر فیلد بیتی نادیده گرفته می‌شوند:" 4
.IX Item "3. Zero-length bit-fields following non-bit-field members are ignored:"
.Vb 6
\&        struct
\&         {
\&           char foo;
\&           long : 0;
\&           char bar;
\&         } t5;
.Ve
.Sp
در اینجا، \f(CW\*(C`t5\*(C'\fR مقدار ۲ بایت فضا اشغال می‌کند.
.RE
.RS 4
.RE
.IP \fB\-mno\-align\-stringops\fR 4
.IX Item "-mno-align-stringops"
مقصد عملیات رشته‌ای درون‌خطی‌شده را تراز نکن. این سوییچ در صورتی که مقصد از قبل
تراز شده باشد اما GCC از آن مطلع نباشد، اندازه کد را کاهش داده و کارایی را بهبود می‌بخشد.
.IP \fB\-minline\-all\-stringops\fR 4
.IX Item "-minline-all-stringops"
به‌طور پیش‌فرض GCC عملیات رشته‌ای را تنها زمانی درون‌خطی می‌کند که مشخص باشد
مقصد دست‌کم روی یک مرز ۴ بایتی تراز شده است. این گزینه درون‌خطی‌سازی بیشتری را فعال
کرده و اندازه کد را افزایش می‌دهد، اما ممکن است کارایی کدی را که برای طول‌های کوتاه
به \f(CW\*(C`memcpy\*(C'\fR و \f(CW\*(C`memset\*(C'\fR سریع وابسته است، بهبود بخشد.
این گزینه بازشدن درون‌خطی \f(CW\*(C`strlen\*(C'\fR را برای تمام ترازهای اشاره‌گر فعال می‌کند.
.IP \fB\-minline\-stringops\-dynamically\fR 4
.IX Item "-minline-stringops-dynamically"
برای عملیات رشته‌ای با اندازه نامشخص، از بررسی‌های زمان اجرا به همراه کد درون‌خطی
برای بلوک‌های کوچک و فراخوانی کتابخانه‌ای برای بلوک‌های بزرگ استفاده کن.
.IP \fB\-mstringop\-strategy=\fR\fIalg\fR 4
.IX Item "-mstringop-strategy=alg"
روش ابتکاری تصمیم‌گیری داخلی را برای الگوریتم خاصی که جهت درون‌خطی‌سازی
عملیات رشته‌ای استفاده می‌شود لغو کن. مقادیر مجاز برای \fIalg\fR عبارتند از:
.RS 4
.IP \fBrep_byte\fR 4
.IX Item "rep_byte"
.PD 0
.IP \fBrep_4byte\fR 4
.IX Item "rep_4byte"
.IP \fBrep_8byte\fR 4
.IX Item "rep_8byte"
.PD
با استفاده از پیشوند \f(CW\*(C`rep\*(C'\fR در i386 با اندازه مشخص‌شده باز شود.
.IP \fBbyte_loop\fR 4
.IX Item "byte_loop"
.PD 0
.IP \fBloop\fR 4
.IX Item "loop"
.IP \fBunrolled_loop\fR 4
.IX Item "unrolled_loop"
.PD
به یک حلقه درون‌خطی باز شود.
.IP \fBlibcall\fR 4
.IX Item "libcall"
همیشه از یک فراخوانی کتابخانه‌ای استفاده کند.
.RE
.RS 4
.RE
.IP \fB\-mmemcpy\-strategy=\fR\fIstrategy\fR 4
.IX Item "-mmemcpy-strategy=strategy"
روش ابتکاری تصمیم‌گیری داخلی را برای تعیین اینکه آیا \f(CW\*(C`_\|_builtin_memcpy\*(C'\fR
باید درون‌خطی شود یا خیر و از چه الگوریتم درون‌خطی‌ای هنگامی که اندازه مورد انتظار عملیات کپی
مشخص است استفاده شود، بازنویسی کن. \fIstrategy\fR فهرستی از سه‌گانه‌های
\&\fIalg\fR:\fImax_size\fR:\fIdest_align\fR است که با کاما از هم جدا شده‌اند. مقدار \fIalg\fR در
\&\fB\-mstringop\-strategy\fR مشخص می‌شود، و \fImax_size\fR حداکثر اندازه به بایت را
مشخص می‌کند که الگوریتم درون‌خطی \fIalg\fR با آن مجاز است. برای آخرین سه‌گانه، مقدار
\&\fImax_size\fR باید \f(CW\-1\fR باشد. مقادیر \fImax_size\fR سه‌گانه‌ها در فهرست باید به ترتیب
صعودی مشخص شوند. کمینه اندازه به بایت برای \fIalg\fR برای نخستین سه‌گانه \f(CW0\fR و
برای بازه‌های بعدی برابر با \f(CW\*(C`\fR\f(CImax_size\fR\f(CW + 1\*(C'\fR از بازه پیشین است.
.IP \fB\-mmemset\-strategy=\fR\fIstrategy\fR 4
.IX Item "-mmemset-strategy=strategy"
این گزینه مشابه \fB\-mmemcpy\-strategy=\fR است، با این تفاوت که بازشدن
\&\f(CW\*(C`_\|_builtin_memset\*(C'\fR را کنترل می‌کند.
.IP \fB\-momit\-leaf\-frame\-pointer\fR 4
.IX Item "-momit-leaf-frame-pointer"
اشاره‌گر چارچوب (frame pointer) را برای توابع برگ در یک ثبات نگه ندار. این کار از
دستورالعمل‌های ذخیره، راه‌اندازی و بازگردانی اشاره‌گرهای چارچوب جلوگیری کرده و یک ثبات اضافه
را در توابع برگ در دسترس قرار می‌دهد. گزینه \fB\-momit\-leaf\-frame\-pointer\fR اشاره‌گر
چارچوب را برای توابع برگ حذف می‌کند، که ممکن است اشکال‌زدایی را دشوارتر سازد.
.IP \fB\-mtls\-direct\-seg\-refs\fR 4
.IX Item "-mtls-direct-seg-refs"
.PD 0
.IP \fB\-mno\-tls\-direct\-seg\-refs\fR 4
.IX Item "-mno-tls-direct-seg-refs"
.PD
کنترل می‌کند که آیا متغیرهای TLS می‌توانند با آفست‌هایی از ثبات قطعه TLS
دسترسی پیدا کنند (\f(CW%gs\fR برای ۳۲ بیتی، \f(CW%fs\fR برای ۶۴ بیتی)، یا اینکه اشاره‌گر
پایه ریسه باید اضافه شود. معتبر بودن یا نبودن این حالت به سیستم‌عامل بستگی دارد و اینکه
آیا قطعه را به گونه‌ای نگاشت می‌کند که کل ناحیه TLS را پوشش دهد یا خیر.
.Sp
برای سیستم‌هایی که از کتابخانه GNU C استفاده می‌کنند، پیش‌فرض روشن است.
.IP \fB\-msse2avx\fR 4
.IX Item "-msse2avx"
.PD 0
.IP \fB\-mno\-sse2avx\fR 4
.IX Item "-mno-sse2avx"
.PD
مشخص می‌کند که اسمبلر باید دستورالعمل‌های SSE را با پیشوند VEX کدگذاری کند. گزینه
\&\fB\-mavx\fR این حالت را به‌طور پیش‌فرض فعال می‌کند.
.IP \fB\-mfentry\fR 4
.IX Item "-mfentry"
.PD 0
.IP \fB\-mno\-fentry\fR 4
.IX Item "-mno-fentry".PD
اگر تحلیل کارایی (profiling) فعال باشد (\fB\-pg\fR)، فراخوانی
شمارنده تحلیل کارایی را قبل از مقدمه (prologue) قرار می‌دهد.
نکته: در معماری‌های x86 در حال حاضر صفت \f(CW\*(C`ms_hook_prologue\*(C'\fR
برای \fB\-mfentry\fR و \fB\-pg\fR امکان‌پذیر نیست.
.IP \fB\-mrecord\-mcount\fR 4
.IX Item "-mrecord-mcount"
.PD 0
.IP \fB\-mno\-record\-mcount\fR 4
.IX Item "-mno-record-mcount"
.PD
اگر تحلیل کارایی فعال باشد (\fB\-pg\fR)، بخشی ایجاد می‌کند که حاوی
اشاره‌گرهایی به هر فراخوانی تحلیل کارایی است؛ این برای وصله کردن (patching)
خودکار فراخوانی‌ها مفید است. می‌توانید از گزینه \fBmfentry\-section=\fR برای تعیین
نام این بخش استفاده کنید؛ مقدار پیش‌فرض آن \fB_\|_mcount_loc\fR است.
.IP \fB\-mnop\-mcount\fR 4
.IX Item "-mnop-mcount"
.PD 0
.IP \fB\-mno\-nop\-mcount\fR 4
.IX Item "-mno-nop-mcount"
.PD
اگر تحلیل کارایی فعال باشد (\fB\-pg\fR)، فراخوانی‌ها به
توابع تحلیل کارایی را به صورت NOP تولید می‌کند. این در صورتی مفید است
که قرار باشد بعداً به صورت پویا وصله شوند. این گزینه احتمالاً فقط
همراه با \fB\-mrecord\-mcount\fR کاربرد دارد.
.IP \fB\-minstrument\-return=\fR\fItype\fR 4
.IX Item "-minstrument-return=type"
همراه با \fB\-pg \-mfentry\fR، خروج‌های تابع را بر اساس
\&\fItype\fR ابزارگذاری (instrument) می‌کند، که می‌تواند یکی از مقادیر \fBnone\fR برای عدم ابزارگذاری،
\&\fBcall\fR برای تولید یک فراخوانی به \f(CW\*(C`_\|_return_\|_\*(C'\fR، یا \fBnop5\fR برای
تولید یک دنباله ۵ بایتی nop باشد. این گزینه فقط بازگشت‌های واقعی را
که به \f(CW\*(C`ret\*(C'\fR ختم می‌شوند ابزارگذاری می‌کند، نه فراخوانی‌های هم‌سطح (sibling calls) از طریق پرش را.
.IP \fB\-mrecord\-return\fR 4
.IX Item "-mrecord-return"
.PD 0
.IP \fB\-mno\-record\-return\fR 4
.IX Item "-mno-record-return"
.PD
بخشی به نام \f(CW\*(C`_\|_return_loc\*(C'\fR ایجاد می‌کند که به تمام کدهای ابزارگذاری
بازگشت اشاره دارد.
.IP \fB\-mfentry\-name=\fR\fIname\fR 4
.IX Item "-mfentry-name=name"
نام نماد \f(CW\*(C`_\|_fentry_\|_\*(C'\fR را تعیین می‌کند که در بدو ورود به تابع برای
توابع دارای \&\fB\-pg \-mfentry\fR فراخوانی می‌شود.
.IP \fB\-mfentry\-section=\fR\fIname\fR 4
.IX Item "-mfentry-section=name"
نام بخشی را تعیین می‌کند که فراخوانی‌های \fB\-mrecord\-mcount\fR در آن ثبت می‌شوند.
پیش‌فرض \fB_\|_mcount_loc\fR است.
.IP \fB\-mskip\-rax\-setup\fR 4
.IX Item "-mskip-rax-setup"
.PD 0
.IP \fB\-mno\-skip\-rax\-setup\fR 4
.IX Item "-mno-skip-rax-setup"
.PD
هنگام تولید کد برای معماری x86\-64 در حالتی که افزونه‌های SSE
غیرفعال هستند، می‌توان از \fB\-mskip\-rax\-setup\fR استفاده کرد تا در صورت نبود
آرگومان‌های متغیر ارسالی در ثبات‌های برداری، از مقداردهی اولیه ثبات RAX صرف‌نظر شود.
.IP \fB\-m8bit\-idiv\fR 4
.IX Item "-m8bit-idiv"
.PD 0
.IP \fB\-mno\-8bit\-idiv\fR 4
.IX Item "-mno-8bit-idiv"
.PD
در برخی پردازنده‌ها، مانند Intel Atom، تقسیم عدد صحیح بدون علامت ۸ بیتی
بسیار سریع‌تر از تقسیم عدد صحیح ۳۲ بیتی یا ۶۴ بیتی است. این گزینه یک بررسی
زمان اجرا تولید می‌کند. اگر هم مقسوم و هم مقسوم‌علیه در محدوده بین ۰
تا ۲۵۵ باشند، به جای تقسیم عدد صحیح ۳۲ بیتی یا ۶۴ بیتی، تقسیم ۸ بیتی
بدون علامت استفاده می‌شود.
.IP \fB\-mavx256\-split\-unaligned\-load\fR 4
.IX Item "-mavx256-split-unaligned-load"
.PD 0
.IP \fB\-mavx256\-split\-unaligned\-store\fR 4
.IX Item "-mavx256-split-unaligned-store"
.PD
عملیات بارگذاری (load) و ذخیره‌سازی (store) ناتراز ۳۲ بایتی AVX را تفکیک می‌کند.
.IP \fB\-mstack\-protector\-guard=\fR\fIguard\fR 4
.IX Item "-mstack-protector-guard=guard"
.PD 0
.IP \fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR 4
.IX Item "-mstack-protector-guard-reg=reg"
.IP \fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR 4
.IX Item "-mstack-protector-guard-offset=offset"
.IP \fB\-mstack\-protector\-guard\-symbol=\fR\fIsymbol\fR 4
.IX Item "-mstack-protector-guard-symbol=symbol"
.PD
کد محافظت از پشته را با استفاده از قناری در \fIguard\fR تولید می‌کند. مکان‌های
پشتیبانی‌شده شامل \fBglobal\fR برای قناری سراسری یا \fBtls\fR برای قناری
به‌ازای هر رشته در بلوک TLS (پیش‌فرض) هستند. این گزینه تنها زمانی اثر دارد که
\&\fB\-fstack\-protector\fR یا \fB\-fstack\-protector\-all\fR مشخص شده باشد.
.Sp
با انتخاب حالت دوم، گزینه‌های
\&\fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR و
\&\fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR افزون بر این مشخص می‌کنند
که کدام ثبات قطعه (\f(CW%fs\fR یا \f(CW%gs\fR) به عنوان ثبات پایه
برای خواندن قناری، و از چه آفستی نسبت به آن ثبات پایه استفاده شود.
پیش‌فرض این گزینه‌ها طبق آنچه در ABI مربوطه آمده تعیین می‌شود.
.Sp
گزینه \&\fB\-mstack\-protector\-guard\-symbol=\fR\fIsymbol\fR آفست را
با یک ارجاع نماد به یک قناری در بلوک TLS بازنویسی (override) می‌کند.
.IP \fB\-mgeneral\-regs\-only\fR 4
.IX Item "-mgeneral-regs-only"
کدی تولید می‌کند که فقط از ثبات‌های همه‌منظوره استفاده می‌کند. این کار
از استفاده کامپایلر از ثبات‌های ممیز شناور، برداری، ماسک و ثبات‌های
کران (bound registers) جلوگیری می‌کند.
.IP \fB\-mrelax\-cmpxchg\-loop\fR 4
.IX Item "-mrelax-cmpxchg-loop"
هنگام تولید یک حلقه مقایسه و جایگزینی (compare\-and\-swap) برای توابع داخلی \fB_\|_sync Builtins\fR
و \fB_\|_atomic Builtins\fR که فاقد یک دستورالعمل بومی هستند، با ارسال یک بارگذاری اتمی پیش از
دستورالعمل \&\f(CW\*(C`CMPXCHG\*(C'\fR و استفاده از دستورالعمل \f(CW\*(C`PAUSE\*(C'\fR
جهت کاهش مصرف توان پردازنده در زمان راه‌اندازی مجدد حلقه، کد را برای حالت‌های دارای رقابت بالا بهینه‌سازی می‌کند.
.IP \fB\-mindirect\-branch=\fR\fIchoice\fR 4
.IX Item "-mindirect-branch=choice"
فراخوانی و پرش غیرمستقیم را با \fIchoice\fR تبدیل می‌کند. مقدار پیش‌فرض
\&\fBkeep\fR است که فراخوانی و پرش غیرمستقیم را بدون تغییر نگه می‌دارد.
\&\fBthunk\fR فراخوانی و پرش غیرمستقیم را به thunk فراخوانی و بازگشت تبدیل می‌کند.
\&\fBthunk\-inline\fR فراخوانی و پرش غیرمستقیم را به thunk درون‌خطی (inlined) فراخوانی و بازگشت تبدیل می‌کند. \fBthunk\-extern\fR فراخوانی و پرش غیرمستقیم
را به thunk خارجی فراخوانی و بازگشت ارائه‌شده در یک فایل شیء مجزا تبدیل می‌کند.
می‌توانید این رفتار را برای یک تابع مشخص با استفاده از صفت تابع
\f(CW\*(C`indirect_branch\*(C'\fR کنترل کنید.
.Sp
توجه داشته باشید که \fB\-mcmodel=large\fR با
\&\fB\-mindirect\-branch=thunk\fR و
\&\fB\-mindirect\-branch=thunk\-extern\fR ناسازگار است، چرا که ممکن است
تابع thunk در مدل کد large قابل دسترس نباشد.
.Sp
توجه داشته باشید که \fB\-mindirect\-branch=thunk\-extern\fR با
\&\fB\-fcf\-protection=branch\fR سازگار است، چرا که می‌توان thunk خارجی را
به گونه‌ای پیکربندی کرد که بررسی جریان کنترل را فعال کند.
.IP \fB\-mfunction\-return=\fR\fIchoice\fR 4
.IX Item "-mfunction-return=choice"
بازگشت تابع را با \fIchoice\fR تبدیل می‌کند. پیش‌فرض \fBkeep\fR است
که بازگشت تابع را بدون تغییر نگه می‌دارد. \fBthunk\fR بازگشت تابع را
به thunk فراخوانی و بازگشت تبدیل می‌کند. \fBthunk\-inline\fR بازگشت تابع را
به thunk درون‌خطی فراخوانی و بازگشت تبدیل می‌کند. \fBthunk\-extern\fR بازگشت
تابع را به thunk خارجی فراخوانی و بازگشت ارائه‌شده در یک فایل شیء مجزا
تبدیل می‌کند. می‌توانید این رفتار را برای یک تابع خاص با استفاده از
صفت تابع \f(CW\*(C`function_return\*(C'\fR کنترل کنید.
.Sp
توجه داشته باشید که \fB\-mindirect\-return=thunk\-extern\fR با
\&\fB\-fcf\-protection=branch\fR سازگار است، چرا که می‌توان thunk خارجی را
به گونه‌ای پیکربندی کرد که بررسی جریان کنترل را فعال کند.
.Sp
توجه داشته باشید که \fB\-mcmodel=large\fR با
\&\fB\-mfunction\-return=thunk\fR و
\&\fB\-mfunction\-return=thunk\-extern\fR ناسازگار است، چرا که ممکن است
تابع thunk در مدل کد large قابل دسترس نباشد.
.IP \fB\-mindirect\-branch\-register\fR 4
.IX Item "-mindirect-branch-register"
فراخوانی و پرش غیرمستقیم را از طریق ثبات اجباری می‌کند.
.IP \fB\-mharden\-sls=\fR\fIchoice\fR 4
.IX Item "-mharden-sls=choice"
کدی برای مقابله با گمانه‌زنی خط مستقیم (SLS) با استفاده از
\&\fIchoice\fR تولید می‌کند. پیش‌فرض \fBnone\fR است که تمام مقاوم‌سازی‌های
SLS را غیرفعال می‌کند. \fBreturn\fR مقاوم‌سازی SLS را برای بازگشت‌های توابع فعال می‌کند.
\&\fBindirect\-jmp\fR مقاوم‌سازی SLS را برای پرش‌های غیرمستقیم فعال می‌کند.
\&\fBall\fR تمامی مقاوم‌سازی‌های SLS را فعال می‌کند.
.IP \fB\-mindirect\-branch\-cs\-prefix\fR 4
.IX Item "-mindirect-branch-cs-prefix"
پیشوند CS را به فراخوانی‌ها (call) و پرش‌های (jmp) به سمت thunk غیرمستقیم با مقصد انشعاب در
ثبات‌های r8\-r15 اضافه می‌کند، تا طول دستور call و jmp برابر با ۶ بایت شود.
این به آن‌ها امکان می‌دهد در زمان اجرا بتوانند با \fBlfence; call *%r8\-r15\fR
یا \fBlfence; jmp *%r8\-r15\fR جایگزین شوند.
.IP \fB\-mapx\-inline\-asm\-use\-gpr32\fR 4
.IX Item "-mapx-inline-asm-use-gpr32"
به‌طور پیش‌فرض، استفاده از EGPR در قیدهای اسمبلی درون‌خطی غیرفعال است، زیرا GCC نمی‌تواند
تشخیص دهد که آیا دستورالعمل‌های asm از GP32 پشتیبانی می‌کنند یا خیر.
اگر اسمبلی درون‌خطی شما می‌تواند EGPR را مدیریت کند، از \fB\-mapx\-inline\-asm\-use\-gpr32\fR استفاده کنید.
.IP \fB\-mgather\fR 4
.IX Item "-mgather"
.PD 0
.IP \fB\-mscatter\fR 4
.IX Item "-mscatter"
.PD
به ترتیب برداری‌سازی (vectorization) را برای دستورالعمل‌های gather و scatter فعال می‌کند.
.PP
این سوئیچ‌های \fB\-m\fR علاوه‌بر موارد بالا، روی پردازنده‌های
x86\-64 در محیط‌های ۶۴ بیتی پشتیبانی می‌شوند.
.IP \fB\-m32\fR 4
.IX Item "-m32".PD 0
.IP \fB\-m64\fR 4
.IX Item "-m64"
.IP \fB\-mx32\fR 4
.IX Item "-mx32"
.IP \fB\-m16\fR 4
.IX Item "-m16"
.PD
تولید کد برای یک محیط ۱۶ بیتی، ۳۲ بیتی یا ۶۴ بیتی.
گزینهٔ \fB\-m32\fR انواع \f(CW\*(C`int\*(C'\fR، \f(CW\*(C`long\*(C'\fR و اشاره‌گر را
روی ۳۲ بیت تنظیم می‌کند و
کدی تولید می‌کند که در حالت ۳۲ بیتی اجرا می‌شود.
.Sp
گزینهٔ \fB\-m64\fR نوع \f(CW\*(C`int\*(C'\fR را روی ۳۲ بیت و انواع \f(CW\*(C`long\*(C'\fR و اشاره‌گر
را روی ۶۴ بیت تنظیم کرده و برای معماری x86\-64 کد تولید می‌کند.
تنها در Darwin، گزینهٔ \fB\-m64\fR همچنین گزینه‌های \fB\-fno\-pic\fR
و \fB\-mdynamic\-no\-pic\fR را غیرفعال می‌کند.
.Sp
گزینهٔ \fB\-mx32\fR انواع \f(CW\*(C`int\*(C'\fR، \f(CW\*(C`long\*(C'\fR و اشاره‌گر را
روی ۳۲ بیت تنظیم کرده و
برای معماری x86\-64 کد تولید می‌کند.
.Sp
گزینهٔ \fB\-m16\fR همانند \fB\-m32\fR است، با این تفاوت که
دستور اسمبلی \f(CW\*(C`.code16gcc\*(C'\fR را در ابتدای خروجی
اسمبلی قرار می‌دهد تا فایل اجرایی بتواند در حالت ۱۶ بیتی اجرا شود.
.IP \fB\-miamcu\fR 4
.IX Item "-miamcu"
گزینهٔ \fB\-miamcu\fR کدی تولید می‌کند که با psABI مربوط به Intel MCU
سازگار است. این گزینه مستلزم فعال بودن گزینهٔ \fB\-m32\fR است.
.IP \fB\-mno\-red\-zone\fR 4
.IX Item "-mno-red-zone"
عدم استفاده از ناحیهٔ موسوم به «منطقهٔ سرخ» (red zone) برای کد x86\-64. منطقهٔ سرخ توسط
ABI معماری x86\-64 الزامی شده است؛ این ناحیه فضایی ۱۲۸ بایتی پس از مکان
اشاره‌گر پشته (stack pointer) است که توسط گرداننده‌های سیگنال یا وقفه تغییر نمی‌کند
و بنابراین می‌تواند برای داده‌های موقت بدون نیاز به تنظیم مجدد اشاره‌گر
پشته استفاده شود. پرچم \fB\-mno\-red\-zone\fR این منطقهٔ سرخ را غیرفعال می‌کند.
.IP \fB\-mcmodel=small\fR 4
.IX Item "-mcmodel=small"
تولید کد برای مدل کد کوچک (small code model): برنامه و نمادهای آن باید
در ۲ گیگابایت پایینی فضای آدرس پیوند داده شوند. اشاره‌گرها ۶۴ بیتی هستند.
برنامه‌ها می‌توانند به صورت ایستا یا پویا پیوند یابند. این مدل، مدل کد پیش‌فرض
است.
.IP \fB\-mcmodel=kernel\fR 4
.IX Item "-mcmodel=kernel"
تولید کد برای مدل کد هسته (kernel code model). هسته در ۲ گیگابایت
منفی از فضای آدرس اجرا می‌شود.
این مدل باید برای کد هستهٔ لینوکس استفاده شود.
.IP \fB\-mcmodel=medium\fR 4
.IX Item "-mcmodel=medium"
تولید کد برای مدل متوسط (medium model): برنامه در ۲ گیگابایت
پایینی فضای آدرس پیوند می‌یابد. نمادهای کوچک نیز در آن‌جا قرار می‌گیرند. نمادهایی
با اندازهٔ بزرگ‌تر از \fB\-mlarge\-data\-threshold\fR در بخش‌های داده بزرگ یا BSS
قرار می‌گیرند و می‌توانند بالاتر از ۲ گیگابایت مستقر شوند. برنامه‌ها می‌توانند
به صورت ایستا یا پویا پیوند یابند.
.IP \fB\-mcmodel=large\fR 4
.IX Item "-mcmodel=large"
تولید کد برای مدل بزرگ (large model). این مدل هیچ فرضیاتی دربارهٔ
آدرس‌ها و اندازه‌های بخش‌ها در نظر نمی‌گیرد.
.IP \fB\-maddress\-mode=long\fR 4
.IX Item "-maddress-mode=long"
تولید کد برای حالت آدرس بلند (long address mode). این حالت تنها برای محیط‌های ۶۴ بیتی
و x32 پشتیبانی می‌شود. این حالت، حالت آدرس پیش‌فرض برای محیط‌های
۶۴ بیتی است.
.IP \fB\-maddress\-mode=short\fR 4
.IX Item "-maddress-mode=short"
تولید کد برای حالت آدرس کوتاه (short address mode). این حالت تنها برای محیط‌های ۳۲ بیتی
و x32 پشتیبانی می‌شود. این حالت، حالت آدرس پیش‌فرض برای محیط‌های ۳۲ بیتی و
x32 است.
.IP \fB\-mneeded\fR 4
.IX Item "-mneeded"
.PD 0
.IP \fB\-mno\-needed\fR 4
.IX Item "-mno-needed"
.PD
درج ویژگی گنو GNU_PROPERTY_X86_ISA_1_NEEDED برای مقصد لینوکس به منظور
مشخص کردن سطح ISA ریزمعماریِ لازم برای اجرای باینری.
.IP \fB\-mno\-direct\-extern\-access\fR 4
.IX Item "-mno-direct-extern-access"
بدون \fB\-fpic\fR یا \fB\-fPIC\fR، همواره از اشاره‌گر GOT
برای دسترسی به نمادهای خارجی استفاده کن. با \fB\-fpic\fR یا \fB\-fPIC\fR،
با دسترسی به نمادهای محافظت‌شده مانند نمادهای محلی رفتار کن. مقدار پیش‌فرض
\&\fB\-mdirect\-extern\-access\fR است.
.Sp
\&\fBهشدار:\fR کتابخانه‌های مشترک کامپایل‌شده با
\&\fB\-mno\-direct\-extern\-access\fR و فایل‌های اجرایی کامپایل‌شده با
\&\fB\-mdirect\-extern\-access\fR در صورتی که از نمادهای محافظت‌شده در کتابخانه‌های مشترک و فایل اجرایی استفاده شده باشد، ممکن است از نظر باینری سازگار نباشند.
.IP \fB\-munroll\-only\-small\-loops\fR 4
.IX Item "-munroll-only-small-loops"
.PD 0
.IP \fB\-mno\-unroll\-only\-small\-loops\fR 4
.IX Item "-mno-unroll-only-small-loops"
.PD
باز کردن محافظه‌کارانهٔ حلقه‌های کوچک را کنترل می‌کند. این گزینه به‌طور پیش‌فرض با
\&\fB\-O2\fR فعال است، و حلقه‌های با کمتر از ۴ دستورالعمل را ۱ بار باز می‌کند.
این کار بهره‌وری بهتری از خط لولهٔ رمزگشایی دستورالعمل‌ها در پردازنده‌های مدرن
فراهم می‌کند. می‌توانید این قابلیت را با \fB\-mno\-unroll\-only\-small\-loops\fR غیرفعال کنید،
همچنین اگر گزینه‌های عمومی‌تر \fB\-funroll\-loops\fR
یا \fB\-funroll\-all\-loops\fR فعال یا صراحتاً غیرفعال شده باشند، این گزینه نیز غیرفعال می‌شود.
.IP \fB\-mdispatch\-scheduler\fR 4
.IX Item "-mdispatch-scheduler"
فعال‌سازی زمان‌بندی دستورالعمل‌ها. این قابلیت تنها روی پردازنده‌های \fBbdver1\fR،
\&\fBbdver2\fR، \fBbdver3\fR، \fBbdver4\fR و \fBznver1\fR پشتیبانی می‌شود و
علاوه بر آن به \fB\-fschedule\-insns \-fsched\-pressure\fR نیاز دارد.
.IP \fB\-mlam=\fR\fIانتخاب\fR 4
.IX Item "-mlam=choice"
ویژگی LAM (پوشش آدرس خطی یا linear\-address masking) اجازه می‌دهد بیت‌های خاصی از اشاره‌گر برای
فراداده (metadata) استفاده شوند. مقدار پیش‌فرض \fBnone\fR است. با \fBu48\fR، بیت‌های اشاره‌گر در
موقعیت‌های 62:48 می‌توانند برای فراداده استفاده شوند؛ با \fBu57\fR، بیت‌های اشاره‌گر در
موقعیت‌های 62:57 می‌توانند برای فراداده استفاده شوند.
.PP
\fIگزینه‌های x86 Windows\fR
.IX Subsection "x86 Windows Options"
.PP
\fIگزینه‌های Xstormy16\fR
.IX Subsection "Xstormy16 Options"
.PP
این گزینه‌ها برای Xstormy16 تعریف شده‌اند:
.IP \fB\-msim\fR 4
.IX Item "-msim"
انتخاب فایل‌های راه‌اندازی و اسکریپت پیونددهندهٔ مناسب برای شبیه‌ساز.
.PP
\fIگزینه‌های Xtensa\fR
.IX Subsection "Xtensa Options"
.PP
این گزینه‌ها برای مقصدهای Xtensa پشتیبانی می‌شوند:
.IP \fB\-mconst16\fR 4
.IX Item "-mconst16"
.PD 0
.IP \fB\-mno\-const16\fR 4
.IX Item "-mno-const16"
.PD
فعال یا غیرفعال کردن استفاده از دستورالعمل‌های \f(CW\*(C`CONST16\*(C'\fR برای بارگذاری
مقادیر ثابت. در صورت فعال بودن، دستورالعمل‌های \f(CW\*(C`CONST16\*(C'\fR همواره
به جای دستورالعمل‌های استاندارد \f(CW\*(C`L32R\*(C'\fR استفاده می‌شوند. استفاده از
\&\f(CW\*(C`CONST16\*(C'\fR به‌طور پیش‌فرض تنها در صورتی فعال است که دستورالعمل \f(CW\*(C`L32R\*(C'\fR
در دسترس نباشد.
.IP \fB\-mserialize\-volatile\fR 4
.IX Item "-mserialize-volatile"
.PD 0
.IP \fB\-mno\-serialize\-volatile\fR 4
.IX Item "-mno-serialize-volatile"
.PD
هنگامی که این گزینه فعال باشد، GCC دستورالعمل‌های \f(CW\*(C`MEMW\*(C'\fR را قبل از
مراجعات حافظهٔ \&\f(CW\*(C`volatile\*(C'\fR درج می‌کند تا سازگاری ترتیبی تضمین شود.
پیش‌فرض \fB\-mserialize\-volatile\fR است. از
\&\fB\-mno\-serialize\-volatile\fR برای حذف دستورالعمل‌های \f(CW\*(C`MEMW\*(C'\fR استفاده کنید.
.IP \fB\-mforce\-no\-pic\fR 4
.IX Item "-mforce-no-pic"
.PD 0
.IP \fB\-mno\-force\-no\-pic\fR 4
.IX Item "-mno-force-no-pic"
.PD
برای مقصدهایی مانند GNU/Linux که در آن‌ها تمام کد حالت کاربر معماری Xtensa باید
کد مستقل از موقعیت (PIC) باشد، این گزینه PIC را برای کامپایل
کد هسته غیرفعال می‌کند.
.IP \fB\-mtext\-section\-literals\fR 4
.IX Item "-mtext-section-literals"
.PD 0
.IP \fB\-mno\-text\-section\-literals\fR 4
.IX Item "-mno-text-section-literals"
.PD
این گزینه‌ها نحوهٔ مدیریت استخرهای مقادیر مستقیم (literal pools) را کنترل می‌کنند. پیش‌فرض
\&\fB\-mno\-text\-section\-literals\fR است که مقادیر مستقیم را در یک بخش مجزا
در فایل خروجی قرار می‌دهد. این کار اجازه می‌دهد استخر مقادیر مستقیم
در یک RAM/ROM داده قرار گیرد، و همچنین به پیونددهنده اجازه می‌دهد استخرهای
مقادیر مستقیم را از فایل‌های شیء مجزا ترکیب کند تا مقادیر تکراری حذف شوند و
اندازهٔ کد بهبود یابد. با \fB\-mtext\-section\-literals\fR، مقادیر مستقیم
در بخش text پراکنده می‌شوند تا تا حد امکان به مراجع خود نزدیک
نگه داشته شوند. این امر ممکن است برای فایل‌های اسمبلی بزرگ ضروری باشد.
مقادیر مستقیم مربوط به هر تابع درست قبل از همان تابع قرار می‌گیرند.
.IP \fB\-mauto\-litpools\fR 4
.IX Item "-mauto-litpools"
.PD 0
.IP \fB\-mno\-auto\-litpools\fR 4
.IX Item "-mno-auto-litpools"
.PD
این گزینه‌ها نحوهٔ مدیریت استخرهای مقادیر مستقیم را کنترل می‌کنند. پیش‌فرض
\&\fB\-mno\-auto\-litpools\fR است که مقادیر مستقیم را در یک بخش مجزا
در فایل خروجی قرار می‌دهد، مگر اینکه از \fB\-mtext\-section\-literals\fR
استفاده شود. با \fB\-mauto\-litpools\fR مقادیر مستقیم توسط اسمبلر در
بخش text پراکنده می‌شوند. کامپایلر دستورالعمل‌های صریح
\&\f(CW\*(C`.literal\*(C'\fR را تولید نمی‌کند و مقادیر مستقیم را به جای \f(CW\*(C`L32R\*(C'\fR، با استفاده از
دستورالعمل‌های \&\f(CW\*(C`MOVI\*(C'\fR در ثبات‌ها بارگذاری می‌کند تا به اسمبلر اجازه دهد
تنظیم فاصله (relaxation) را انجام داده و مقادیر مستقیم را بر حسب نیاز جای‌گذاری کند. این گزینه به
اسمبلر اجازه می‌دهد چندین استخر مقادیر مستقیم به ازای هر تابع ایجاد کرده و توابع
بسیار بزرگ را اسمبل کند؛ امری که ممکن است با
\&\fB\-mtext\-section\-literals\fR امکان‌پذیر نباشد..IP \fB\-mtarget\-align\fR 4
.IX Item "-mtarget-align"
.PD 0
.IP \fB\-mno\-target\-align\fR 4
.IX Item "-mno-target-align"
.PD
هنگامی که این گزینه فعال باشد، GCC به اسمبلر دستور می‌دهد تا دستورالعمل‌ها را به طور خودکار تراز کند تا جریمه‌های انشعاب (branch penalties) را به بهای مقداری کاهش تراکم کد، کاهش دهد. اسمبلر سعی می‌کند دستورالعمل‌های متراکم (density instructions) را گسترش دهد تا اهداف انشعاب و دستورالعمل‌های پس از دستورالعمل‌های فراخوانی (call) را تراز کند. اگر دستورالعمل‌های متراکمِ امنِ قبلی برای تراز کردن یک هدف کافی نباشد، هیچ گسترشی انجام نمی‌شود. پیش‌فرض \fB\-mtarget\-align\fR است. این گزینه‌ها بر نحوه رفتار با دستورالعمل‌های خودتراز مانند \f(CW\*(C`LOOP\*(C'\fR تأثیری ندارند؛ اسمبلر همیشه آن‌ها را چه با گسترش دستورالعمل‌های متراکم و چه با درج دستورالعمل‌های NOP تراز می‌کند.
.IP \fB\-mlongcalls\fR 4
.IX Item "-mlongcalls"
.PD 0
.IP \fB\-mno\-longcalls\fR 4
.IX Item "-mno-longcalls"
.PD
هنگامی که این گزینه فعال باشد، GCC به اسمبلر دستور می‌دهد تا فراخوانی‌های مستقیم را به فراخوانی‌های غیرمستقیم تبدیل کند، مگر اینکه بتواند تشخیص دهد که مقصد فراخوانی مستقیم در محدوده مجازِ دستورالعملِ فراخوانی قرار دارد. این تبدیل معمولاً برای فراخوانی توابع در فایل‌های منبع دیگر رخ می‌دهد. به طور مشخص، اسمبلر یک دستورالعمل مستقیم \f(CW\*(C`CALL\*(C'\fR را به یک \f(CW\*(C`L32R\*(C'\fR و به دنبال آن یک دستورالعمل \f(CW\*(C`CALLX\*(C'\fR تبدیل می‌کند. پیش‌فرض \fB\-mno\-longcalls\fR است. این گزینه باید در برنامه‌هایی استفاده شود که مقصد فراخوانی می‌تواند احتمالاً خارج از محدوده باشد. این گزینه در اسمبلر پیاده‌سازی شده است، نه کامپایلر، بنابراین کد اسمبلی تولیدشده توسط GCC همچنان دستورالعمل‌های فراخوانی مستقیم را نشان می‌دهد\-\-\-برای دیدن دستورالعمل‌های واقعی به کد شیء دیس‌اسمبل‌شده نگاه کنید. توجه داشته باشید که اسمبلر برای هر فراخوانی بین فایلی، نه فقط مواردی که واقعاً خارج از محدوده هستند، از فراخوانی غیرمستقیم استفاده می‌کند.
.IP \fB\-mabi=\fR\fIname\fR 4
.IX Item "-mabi=name"
تولید کد برای ABI مشخص‌شده. مقادیر مجاز عبارتند از: \fBcall0\fR،
\&\fBwindowed\fR. مقدار پیش‌فرض ABI توسط پیکربندی هسته Xtensa انتخاب می‌شود.
.IP \fB\-mabi=call0\fR 4
.IX Item "-mabi=call0"
هنگامی که این گزینه فعال باشد، پارامترهای تابع در ثبات‌های
\&\f(CW\*(C`a2\*(C'\fR تا \f(CW\*(C`a7\*(C'\fR ارسال می‌شوند، ثبات‌های \f(CW\*(C`a12\*(C'\fR تا \f(CW\*(C`a15\*(C'\fR
از نوع ذخیره‌شده توسط فراخوان (caller\-saved) هستند، و ثبات \f(CW\*(C`a15\*(C'\fR ممکن است به عنوان اشاره‌گر فریم (frame pointer) استفاده شود.
هنگامی که این نسخه از ABI فعال باشد، نماد پیش‌پردازنده C
\&\f(CW\*(C`_\|_XTENSA_CALL0_ABI_\|_\*(C'\fR تعریف می‌شود.
.IP \fB\-mabi=windowed\fR 4
.IX Item "-mabi=windowed"
هنگامی که این گزینه فعال باشد، پارامترهای تابع در ثبات‌های
\&\f(CW\*(C`a10\*(C'\fR تا \f(CW\*(C`a15\*(C'\fR ارسال می‌شوند، و تابع فراخوانده‌شده در بدو ورود پنجره ثبات را
به اندازه ۸ ثبات می‌چرخاند به طوری که آرگومان‌های آن در ثبات‌های
\&\f(CW\*(C`a2\*(C'\fR تا \f(CW\*(C`a7\*(C'\fR یافت شوند. ثبات \f(CW\*(C`a7\*(C'\fR ممکن است به عنوان اشاره‌گر فریم
استفاده شود. پنجره ثبات هنگام بازگشت، ۸ ثبات به عقب چرخانده می‌شود.
هنگامی که این نسخه از ABI فعال باشد، نماد پیش‌پردازنده C
\&\f(CW\*(C`_\|_XTENSA_WINDOWED_ABI_\|_\*(C'\fR تعریف می‌شود.
.IP \fB\-mextra\-l32r\-costs=\fR\fIn\fR 4
.IX Item "-mextra-l32r-costs=n"
هزینه اضافی دسترسی به RAM/ROM دستورالعمل را برای دستورالعمل‌های \f(CW\*(C`L32R\*(C'\fR،
بر حسب چرخه‌های ساعت مشخص می‌کند. این گزینه هنگام بهینه‌سازی برای سرعت، بر این امر تأثیر می‌گذارد که
آیا یک مقدار ثابت با استفاده از \f(CW\*(C`L32R\*(C'\fR از مخزن لیترال (literal pool) بارگیری شود یا اینکه
ثابت با استفاده از چند دستورالعمل حسابی از یک مقدار کوچک سنتز شود. مقدار پیش‌فرض 0 است.
.IP \fB\-mstrict\-align\fR 4
.IX Item "-mstrict-align"
.PD 0
.IP \fB\-mno\-strict\-align\fR 4
.IX Item "-mno-strict-align"
.PD
اجتناب از تولید دسترسی‌های حافظه‌ای که ممکن است بر روی مرز طبیعی شیء، آن‌گونه که در مشخصات معماری شرح داده شده است، تراز نشده باشند، یا مجاز دانستن آن‌ها.
پیش‌فرض برای هسته‌هایی که از هر دو عملیات بارگیری و ذخیره‌سازی ناتراز در سخت‌افزار پشتیبانی می‌کنند \fB\-mno\-strict\-align\fR، و برای همه هسته‌های دیگر \fB\-mstrict\-align\fR است.
.PP
\fIگزینه‌های zSeries\fR
.IX Subsection "zSeries Options"
.PP
این موارد در ذیل فهرست شده‌اند
.SH "محیط (ENVIRONMENT)"
.IX Header "ENVIRONMENT"
این بخش چندین متغیر محیطی را شرح می‌دهد که بر نحوه عملکرد GCC
تأثیر می‌گذارند. برخی از آن‌ها با مشخص کردن دایرکتوری‌ها یا پیشوندهایی که هنگام
جستجو برای انواع مختلف فایل‌ها استفاده می‌شوند، کار می‌کنند. برخی دیگر برای تعیین جنبه‌های
دیگر محیط کامپایل به کار می‌روند.
.PP
توجه داشته باشید که می‌توانید با استفاده از گزینه‌هایی مانند
\&\fB\-B\fR، \fB\-I\fR و \fB\-L\fR نیز مکان‌های جستجو را مشخص کنید. این
گزینه‌ها بر مکان‌های مشخص‌شده با متغیرهای محیطی ارجحیت دارند، که آن‌ها
نیز به نوبه خود بر مکان‌های مشخص‌شده توسط پیکربندی GCC اولویت دارند.
.IP \fBLANG\fR 4
.IX Item "LANG"
.PD 0
.IP \fBLC_CTYPE\fR 4
.IX Item "LC_CTYPE"
.IP \fBLC_MESSAGES\fR 4
.IX Item "LC_MESSAGES"
.IP \fBLC_ALL\fR 4
.IX Item "LC_ALL"
.PD
این متغیرهای محیطی نحوه استفاده GCC از اطلاعات محلی‌سازی (localization) را کنترل می‌کنند
که به GCC اجازه می‌دهد با قراردادهای ملی مختلف برای خروجی‌های تشخیصی و اطلاعاتی کار کند.
GCC دسته‌های محلی
\&\fBLC_CTYPE\fR و \fBLC_MESSAGES\fR را در صورتی که برای این کار پیکربندی شده باشد، بررسی می‌کند.
این دسته‌های محلی را می‌توان روی هر مقداری که توسط سیستم شما پشتیبانی می‌شود تنظیم کرد.
یک مقدار متداول \fBen_GB.UTF\-8\fR برای زبان انگلیسی در پادشاهی متحده کدگذاری‌شده در UTF\-8 است.
.Sp
اگر متغیر محیطی \fBLC_ALL\fR تنظیم شده باشد، مقدار
\fBLC_CTYPE\fR و \fBLC_MESSAGES\fR را لغو می‌کند؛ در غیر این صورت، \fBLC_CTYPE\fR
و \fBLC_MESSAGES\fR به طور پیش‌فرض به مقدار متغیر محیطی \fBLANG\fR
تنظیم می‌شوند. اگر هیچ‌یک از این متغیرها تنظیم نشده باشد، رفتار GCC
به طور پیش‌فرض بر روی رفتار سنتی انگلیسی C قرار می‌گیرد.
.Sp
این متغیرهای محیطی بر کدگذاری‌های فایل‌های ورودی و رشته‌ها در فایل‌های
خروجی تولیدشده توسط GCC تأثیری ندارند؛ این موارد به ترتیب توسط گزینه‌های
\&\fB\-finput\-charset\fR و \fB\-fexec\-charset\fR کنترل می‌شوند.
.IP \fBTMPDIR\fR 4
.IX Item "TMPDIR"
اگر \fBTMPDIR\fR تنظیم شده باشد، دایرکتوری مورد استفاده برای فایل‌های
موقت را مشخص می‌کند. GCC از فایل‌های موقت برای نگهداری خروجی یک مرحله از
کامپایل استفاده می‌کند که قرار است به عنوان ورودی مرحله بعدی استفاده شود: برای مثال،
خروجی پیش‌پردازنده، که ورودی خود کامپایلر اصلی است.
.IP \fBGCC_DIAGNOSTICS_LOG\fR 4
.IX Item "GCC_DIAGNOSTICS_LOG"
اگر \fBGCC_DIAGNOSTICS_LOG\fR تنظیم شده باشد، اطلاعات بیشتری در مورد
زیرسیستم تشخیص خطا منتشر خواهد شد. اگر مقدار آن خالی تنظیم شده باشد،
اطلاعات در stderr نوشته می‌شود؛ در غیر این صورت، GCC تلاش خواهد کرد
تا آن فایل را باز کرده و اطلاعات را در آن بنویسد.
.Sp
محتوا و قالب دقیق اطلاعات ممکن است تغییر کند؛
این متغیر برای استفاده توسعه‌دهندگان GCC در نظر گرفته شده است، نه کاربران نهایی.
.IP \fBGCC_COMPARE_DEBUG\fR 4
.IX Item "GCC_COMPARE_DEBUG"
تنظیم \fBGCC_COMPARE_DEBUG\fR تقریباً معادل ارسال
\&\fB\-fcompare\-debug\fR به راه‌انداز کامپایلر است. برای جزئیات
بیشتر به مستندات این گزینه مراجعه کنید.
.IP \fBGCC_EXEC_PREFIX\fR 4
.IX Item "GCC_EXEC_PREFIX"
اگر \fBGCC_EXEC_PREFIX\fR تنظیم شده باشد، پیشوندی را مشخص می‌کند که در
نام‌های زیربرنامه‌های اجراشده توسط کامپایلر استفاده شود. هیچ اسلشی هنگام
ترکیب این پیشوند با نام زیربرنامه اضافه نمی‌شود، اما در صورت تمایل
می‌توانید پیشوندی را مشخص کنید که با اسلش پایان می‌یابد.
.Sp
اگر \fBGCC_EXEC_PREFIX\fR تنظیم نشده باشد، GCC تلاش می‌کند تا بر اساس
نام مسیری که با آن فراخوانی شده است، پیشوند مناسبی را برای استفاده تشخیص دهد.
.Sp
اگر GCC نتواند زیربرنامه را با استفاده از پیشوند مشخص‌شده بیابد،
مکان‌های معمول را برای زیربرنامه بررسی می‌کند.
.Sp
مقدار پیش‌فرض \fBGCC_EXEC_PREFIX\fR برابر است با
\&\fIprefix/lib/gcc/\fR که در آن \fIprefix\fR پیشوند
کامپایلرِ نصب‌شده است. در بسیاری از موارد \fIprefix\fR همان مقدار
\f(CW\*(C`prefix\*(C'\fR هنگام اجرای اسکریپت \fIconfigure\fR است.
.Sp
سایر پیشوندهای مشخص‌شده با \fB\-B\fR بر این پیشوند اولویت دارند.
.Sp
این پیشوند همچنین برای یافتن فایل‌هایی مانند \fIcrt0.o\fR که برای
پیوند دادن استفاده می‌شوند، کاربرد دارد.
.Sp
علاوه بر این، از این پیشوند به روشی غیرمعمول برای یافتن دایرکتوری‌های
جستجوی فایل‌های سرآیند استفاده می‌شود. به ازای هر یک از دایرکتوری‌های
استانداردی که نام آن‌ها به طور معمول با \fB/usr/local/lib/gcc\fR شروع می‌شود
(دقیق‌تر، با مقدار \fBGCC_INCLUDE_DIR\fR)، GCC تلاش می‌کند
تا آن بخش ابتدایی را با پیشوند مشخص‌شده جایگزین کند تا یک نام دایرکتوری جایگزین تولید شود.
بنابراین، با \fB\-Bfoo/\fR، GCC درست پیش از جستجوی دایرکتوری استاندارد
\&\fI/usr/local/lib/bar\fR، دایرکتوری \&\fIfoo/bar\fR را جستجو می‌کند.
اگر یک دایرکتوری استاندارد با \fIprefix\fR پیکربندی‌شده آغاز شود،
هنگام جستجوی فایل‌های سرآیند، مقدار \fIprefix\fR با
\&\fBGCC_EXEC_PREFIX\fR جایگزین می‌شود.
.IP \fBCOMPILER_PATH\fR 4
.IX Item "COMPILER_PATH"
مقدار \fBCOMPILER_PATH\fR فهرستی از دایرکتوری‌ها است که با دو‌نقطه (:) از هم جدا شده‌اند،
بسیار شبیه به \fBPATH\fR. در صورتی که GCC نتواند زیربرنامه‌ها را با استفاده از
\fBGCC_EXEC_PREFIX\fR پیدا کند، دایرکتوری‌های مشخص‌شده را هنگام جستجو برای زیربرنامه‌ها امتحان می‌کند.
.IP \fBLIBRARY_PATH\fR 4
.IX Item "LIBRARY_PATH"
مقدار \fBLIBRARY_PATH\fR فهرستی از دایرکتوری‌ها است که با دو‌نقطه (:) از هم جدا شده‌اند،
بسیار شبیه به \fBPATH\fR. هنگامی که GCC به عنوان یک کامپایلر بومی (native) پیکربندی شده باشد،
اگر نتواند فایل‌های پیونددهنده ویژه را با استفاده از \fBGCC_EXEC_PREFIX\fR پیدا کند،
دایرکتوری‌های مشخص‌شده را امتحان می‌کند. پیوند دادن با استفاده از GCC همچنین هنگام
جستجو برای کتابخانه‌های معمولی برای گزینه \fB\-l\fR از این دایرکتوری‌ها استفاده می‌کند
(اما دایرکتوری‌های مشخص‌شده با \&\fB\-L\fR در اولویت قرار دارند)..IP \fBGCC_EXTRA_DIAGNOSTIC_OUTPUT\fR 4
.IX Item "GCC_EXTRA_DIAGNOSTIC_OUTPUT"
اگر \fBGCC_EXTRA_DIAGNOSTIC_OUTPUT\fR روی یکی از مقدارهای زیر تنظیم شده باشد، هنگام صدور راهنمایی‌های تصحیح (fix\-it hints)، متن بیشتری به stderr فرستاده می‌شود. گزینه‌های \fB\-fdiagnostics\-parseable\-fixits\fR و
\&\fB\-fno\-diagnostics\-parseable\-fixits\fR بر این متغیر محیطی اولویت دارند.
.RS 4
.IP \fBfixits\-v1\fR 4
.IX Item "fixits-v1"
راهنمایی‌های تصحیح قابل‌تجزیه صادر می‌کند، معادل
\&\fB\-fdiagnostics\-parseable\-fixits\fR. به‌ویژه، ستون‌ها
به‌صورت تعداد بایت بیان می‌شوند که از بایت ۱ برای ستون اولیه آغاز می‌شود.
.IP \fBfixits\-v2\fR 4
.IX Item "fixits-v2"
مشابه \f(CW\*(C`fixits\-v1\*(C'\fR، اما ستون‌ها همانند
\&\fB\-fdiagnostics\-column\-unit=display\fR به‌صورت ستون‌های نمایشی بیان می‌شوند.
.RE
.RS 4
.RE
.IP \fBEXPERIMENTAL_SARIF_SOCKET\fR 4
.IX Item "EXPERIMENTAL_SARIF_SOCKET"
اگر \fBEXPERIMENTAL_SARIF_SOCKET\fR در محیط تنظیم شده باشد، کامپایلر
تلاش می‌کند به یک سوکت جریان دامنه یونیکس (UNIX domain stream socket) با آن نام متصل شود و
برای هر پیام تشخیصی رخ‌داده، یک اعلان JSON\-RPC 2.0 از نوع \f(CW\*(C`OnSarifResult\*(C'\fR
به آن بفرستد، که مقدار اعلان یک شیء \f(CW\*(C`result\*(C'\fR در قالب SARIF است.
.Sp
اگر \fBEXPERIMENTAL_SARIF_SOCKET\fR تنظیم شده باشد و کامپایلر نتواند به آن
متصل شود، بلافاصله با خطا متوقف خواهد شد.
.Sp
این ویژگی آزمایشی است و ممکن است بدون اطلاع قبلی تغییر کرده یا حذف شود.
.PP
چند متغیر محیطی دیگر بر رفتار پیش‌پردازنده تأثیر می‌گذارند.
.IP \fBCPATH\fR 4
.IX Item "CPATH"
.PD 0
.IP \fBC_INCLUDE_PATH\fR 4
.IX Item "C_INCLUDE_PATH"
.IP \fBCPLUS_INCLUDE_PATH\fR 4
.IX Item "CPLUS_INCLUDE_PATH"
.IP \fBOBJC_INCLUDE_PATH\fR 4
.IX Item "OBJC_INCLUDE_PATH"
.PD
مقدار هر متغیر، فهرستی از دایرکتوری‌هاست که بسیار شبیه به \fBPATH\fR با یک
نویسه خاص از یکدیگر جدا شده‌اند و برای جستجوی فایل‌های سرایند به کار می‌روند.
این نویسه ویژه، \f(CW\*(C`PATH_SEPARATOR\*(C'\fR، وابسته به مقصد (target\-dependent) است و
در زمان ساخت GCC تعیین می‌شود. برای مقصدهای مبتنی بر Microsoft Windows، یک
نقطه\-ویرگول و برای تقریباً تمامی مقصدهای دیگر، یک دونقطه است.
.Sp
متغیر \&\fBCPATH\fR فهرستی از دایرکتوری‌ها را برای جستجو مشخص می‌کند، گویی
با \fB\-I\fR مشخص شده‌اند، اما پس از هر مسیری که با گزینه‌های \fB\-I\fR در
خط فرمان داده شده است جستجو می‌شوند. این متغیر محیطی بدون توجه به اینکه
کدام زبان در حال پیش‌پردازش است استفاده می‌شود.
.Sp
سایر متغیرهای محیطی تنها هنگام پیش‌پردازش زبان خاص مشخص‌شده اعمال
می‌شوند. هر یک فهرستی از دایرکتوری‌ها را برای جستجو تعیین می‌کند، گویی با
\&\fB\-isystem\fR مشخص شده‌اند، اما پس از هر مسیری که با گزینه‌های \fB\-isystem\fR
در خط فرمان مشخص شده است بررسی می‌شوند.
.Sp
در تمام این متغیرها، یک عنصر خالی به کامپایلر دستور می‌دهد تا دایرکتوری
کاری فعلی خود را جستجو کند. عناصر خالی می‌توانند در ابتدا یا انتهای
یک مسیر ظاهر شوند. برای نمونه، اگر مقدار \&\fBCPATH\fR برابر با
\&\f(CW\*(C`:/special/include\*(C'\fR باشد، اثری مشابه \fB\-I.\ \-I/special/include\fR خواهد داشت.
.IP \fBDEPENDENCIES_OUTPUT\fR 4
.IX Item "DEPENDENCIES_OUTPUT"
اگر این متغیر تنظیم شود، مقدار آن چگونگی خروجی دادن وابستگی‌ها را برای
Make بر اساس فایل‌های سرایند غیرسیستمی پردازش‌شده توسط کامپایلر مشخص
می‌کند. فایل‌های سرایند سیستمی در خروجی وابستگی نادیده گرفته می‌شوند.
.Sp
مقدار \fBDEPENDENCIES_OUTPUT\fR می‌تواند صرفاً یک نام فایل باشد؛ در این حالت
قواعد Make در آن فایل نوشته می‌شوند و نام هدف (target) بر اساس نام فایل مبدأ
حدس زده می‌شود. یا اینکه مقدار می‌تواند به صورت \&\fIfile\fR\fB \fR\fItarget\fR باشد که
در این حالت قواعد با استفاده از \fItarget\fR به‌عنوان نام هدف، در فایل \fIfile\fR
نوشته می‌شوند.
.Sp
به بیان دیگر، این متغیر محیطی معادل ترکیب گزینه‌های \fB\-MM\fR و \fB\-MF\fR،
همراه با یک سوییچ اختیاری \fB\-MT\fR است.
.IP \fBSUNPRO_DEPENDENCIES\fR 4
.IX Item "SUNPRO_DEPENDENCIES"
این متغیر مشابه \fBDEPENDENCIES_OUTPUT\fR است (به بالا مراجعه کنید)، با این
تفاوت که فایل‌های سرایند سیستمی نادیده گرفته نمی‌شوند، بنابراین بیانگر
\&\fB\-M\fR است تا \fB\-MM\fR. با این حال، وابستگی به فایل ورودی اصلی حذف می‌شود.
.IP \fBSOURCE_DATE_EPOCH\fR 4
.IX Item "SOURCE_DATE_EPOCH"
اگر این متغیر تنظیم شود، مقدار آن برچسب زمانی یونیکس (UNIX timestamp) را برای
جایگزینی با تاریخ و زمان فعلی در ماکروهای \f(CW\*(C`_\|_DATE_\|_\*(C'\fR و \f(CW\*(C`_\|_TIME_\|_\*(C'\fR
مشخص می‌کند، به طوری که برچسب‌های زمانی تعبیه‌شده بازتولیدپذیر (reproducible) شوند.
.Sp
مقدار \fBSOURCE_DATE_EPOCH\fR باید یک برچسب زمانی یونیکس باشد که به عنوان
تعداد ثانیه‌های سپری‌شده (به جز ثانیه‌های کبیسه) از 01 Jan 1970 00:00:00 در
قالب ASCII تعریف می‌شود؛ یکسان با خروجی \&\f(CW\*(C`date +%s\*(C'\fR در GNU/Linux و سایر
سیستم‌هایی که از پسوند \&\f(CW%s\fR در دستور \f(CW\*(C`date\*(C'\fR پشتیبانی می‌کنند.
.Sp
این مقدار باید یک برچسب زمانی مشخص مانند زمان آخرین تغییرات مبدأ یا بسته
باشد و باید توسط فرایند ساخت تنظیم شود..SH "گزارش باگ‌ها (BUGS)"
.IX Header "BUGS"
برای دستورالعمل‌های مربوط به گزارش باگ‌ها، ببینید:
<\fBhttps://gcc.gnu.org/bugs\fR>.
.SH "پانویس‌ها (FOOTNOTES)"
.IX Header "FOOTNOTES"
.IP 1. 4
در برخی سیستم‌ها، \fBgcc \-shared\fR
برای کارکرد سازنده‌ها (constructors) نیازمند ساخت کد استاب (stub) تکمیلی است. در
سیستم‌های multi\-libbed، دستور \fBgcc \-shared\fR باید کتابخانه‌های پشتیبان درست را برای
پیوند دادن انتخاب کند. کوتاهی در ارائه پرچم‌های صحیح ممکن است به
ایرادات نامحسوس منجر شود. ارائه آن‌ها در مواردی که ضروری نیستند
بی‌ضرر است. \fB\-shared\fR از افزودن کد راه‌اندازی
برای تغییر محیط ممیز شناور، آن‌گونه که با \fB\-ffast\-math\fR،
\&\fB\-Ofast\fR یا \fB\-funsafe\-math\-optimizations\fR در برخی مقاصد انجام می‌شود، جلوگیری می‌کند.
.SH "همچنین ببینید (SEE ALSO)"
.IX Header "SEE ALSO"
\&\fBgpl\fR\|(7), \fBgfdl\fR\|(7), \fBfsf\-funding\fR\|(7),
\&\fBcpp\fR\|(1), \fBgcov\fR\|(1), \fBas\fR\|(1), \fBld\fR\|(1), \fBgdb\fR\|(1)
و مدخل‌های Info برای \fIgcc\fR، \fIcpp\fR، \fIas\fR،
\&\fIld\fR، \fIbinutils\fR و \fIgdb\fR.
.SH "نویسندگان (AUTHORS)"
.IX Header "AUTHOR"
برای مشاهده مشارکت‌کنندگان در GCC، مدخل Info برای \fBgcc\fR یا
<\fBhttps://gcc.gnu.org/onlinedocs/gcc/Contributors.html\fR>
را ببینید.
.SH "کپی‌رایت و تکثیر (COPYRIGHT)"
.IX Header "COPYRIGHT"
کپی‌رایت (c) 1988\-2026 Free Software Foundation, Inc.
.PP
اجازه کپی، توزیع و/یا تغییر این سند تحت شرایط «مجوز مستندات آزاد گنو» (GNU Free Documentation License)، نسخه 1.3 یا هر نسخه بالاتر منتشر شده توسط بنیاد نرم‌افزار آزاد اعطا می‌شود؛ با بخش‌های تغییرناپذیر "GNU General Public License" و "Funding Free Software"، متن‌های روی جلد (a) (پایین را ببینید)، و با متن‌های پشت جلد (b) (پایین را ببینید). رونوشتی از این مجوز در صفحه راهنمای \fBgfdl\fR\|(7) گنجانده شده است.
.PP
(a) متن روی جلد FSF عبارت است از:
.PP
.Vb 1
\&     A GNU Manual
.Ve
.PP
(b) متن پشت جلد FSF عبارت است از:
.PP
.Vb 3
\&     You have freedom to copy and modify this GNU Manual, like GNU
\&     software.  Copies published by the Free Software Foundation raise
\&     funds for GNU development.
.Ve