.\" -*- mode: troff; coding: utf-8 -*-
.\" Automatically generated by Pod::Man v6.0.2 (Pod::Simple 3.45)
.\"
.\" Standard preamble:
.\" ========================================================================
.de Sp \" Vertical space (when we can't use .PP)
.if t .sp .5v
.if n .sp
..
.de Vb \" Begin verbatim text
.ft CW
.nf
.ne \\$1
..
.de Ve \" End verbatim text
.ft R
.fi
..
.\" \*(C` and \*(C' are quotes in nroff, nothing in troff, for use with C<>.
.ie n \{\
.    ds C` ""
.    ds C' ""
'br\}
.el\{\
.    ds C`
.    ds C'
'br\}
.\"
.\" Escape single quotes in literal strings from groff's Unicode transform.
.ie \n(.g .ds Aq \(aq
.el       .ds Aq '
.\"
.\" If the F register is >0, we'll generate index entries on stderr for
.\" titles (.TH), headers (.SH), subsections (.SS), items (.Ip), and index
.\" entries marked with X<> in POD.  Of course, you'll have to process the
.\" output yourself in some meaningful fashion.
.\"
.\" Avoid warning from groff about undefined register 'F'.
.de IX
..
.nr rF 0
.if \n(.g .if rF .nr rF 1
.if (\n(rF:(\n(.g==0)) \{\
.    if \nF \{\
.        de IX
.        tm Index:\\$1\t\\n%\t"\\$2"
..
.        if !\nF==2 \{\
.            nr % 0
.            nr F 2
.        \}
.    \}
.\}
.rr rF
.\"
.\" Required to disable full justification in groff 1.23.0.
.if n .ds AD l
.\" ========================================================================
.\"
.IX Title "GCC 1"
.TH GCC 1 2026-08-10 gcc-16.2.1 GNU
.\" For nroff, turn off justification.  Always turn off hyphenation; it makes
.\" way too many mistakes in technical documents.
.if n .ad l
.nh
.SH "نام (NAME)"
gcc \- کامپایلر C و ++C پروژهٔ گنو
.SH "خلاصه دستور (SYNOPSIS)"
.IX Header "SYNOPSIS"
gcc [\fB\-c\fR|\fB\-S\fR|\fB\-E\fR] [\fB\-std=\fR\fIstandard\fR]
    [\fB\-g\fR] [\fB\-pg\fR] [\fB\-O\fR\fIlevel\fR]
    [\fB\-W\fR\fIwarn\fR...] [\fB\-Wpedantic\fR]
    [\fB\-I\fR\fIdir\fR...] [\fB\-L\fR\fIdir\fR...]
    [\fB\-D\fR\fImacro\fR[=\fIdefn\fR]...] [\fB\-U\fR\fImacro\fR]
    [\fB\-f\fR\fIoption\fR...] [\fB\-m\fR\fImachine\-option\fR...]
    [\fB\-o\fR \fIoutfile\fR] [@\fIfile\fR] \fIinfile\fR...
.PP
در اینجا تنها کاربردی‌ترین گزینه‌ها فهرست شده‌اند؛ برای باقی موارد به ادامه مراجعه کنید. \fBg++\fR عمدتاً همان گزینه‌های \fBgcc\fR را می‌پذیرد.
.SH "توضیحات (DESCRIPTION)"
.IX Header "DESCRIPTION"
هنگامی که GCC را فراخوانی می‌کنید، معمولاً پیش‌پردازش، کامپایل، اسمبل و پیونددهی را انجام می‌دهد. «گزینه‌های کلی» به شما امکان می‌دهند این فرآیند را در یک مرحلهٔ میانی متوقف کنید. برای نمونه، گزینهٔ \fB\-c\fR مشخص می‌کند که پیونددهنده اجرا نشود. در این صورت، خروجی شامل فایل‌های شیء حاصل از اسمبلر خواهد بود.
.PP
گزینه‌های دیگر به یک یا چند مرحله از پردازش ارسال می‌شوند. برخی گزینه‌ها پیش‌پردازنده و برخی دیگر خودِ کامپایلر را کنترل می‌کنند. گزینه‌های دیگری نیز اسمبلر و پیونددهنده را کنترل می‌کنند؛ بیشتر این گزینه‌ها در اینجا مستند نشده‌اند، چرا که به ندرت به استفاده از هریک از آن‌ها نیاز پیدا می‌کنید.
.PP
بیشتر گزینه‌های خط فرمانی که می‌توانید با GCC استفاده کنید برای برنامه‌های C کاربرد دارند؛ هنگامی که گزینه‌ای تنها برای زبانی دیگر (معمولاً C++) کاربرد داشته باشد، در توضیحات صراحتاً بیان می‌شود. اگر در توضیحات یک گزینه به زبان مبدأ خاصی اشاره نشده باشد، می‌توانید از آن گزینه برای تمامی زبان‌های پشتیبانی‌شده استفاده کنید.
.PP
روش معمول برای اجرای GCC، اجرای فایل اجرایی موسوم به \fBgcc\fR است، یا \&\fImachine\fR\fB\-gcc\fR هنگام کامپایل متقابل (cross-compiling)، یا \&\fImachine\fR\fB\-gcc\-\fR\fIversion\fR برای اجرای نسخه‌ای خاص از GCC. هنگامی که برنامه‌های C++ را کامپایل می‌کنید، باید در عوض GCC را به صورت \fBg++\fR فراخوانی کنید.
.PP
برنامهٔ \fBgcc\fR گزینه‌ها و نام‌های فایل را به عنوان عملوند می‌پذیرد. بسیاری از گزینه‌ها نام‌های چندحرفی دارند؛ از این رو چند گزینهٔ تک‌حرفی \fIنمی‌توانند\fR با یکدیگر گروه‌بندی شوند: \fB\-dv\fR با \fB\-d\ \-v\fR بسیار متفاوت است.
.PP
می‌توانید گزینه‌ها و دیگر آرگومان‌ها را ترکیب کنید. در بیشتر موارد، ترتیبی که به کار می‌برید اهمیتی ندارد. با این وجود، ترتیب زمانی مهم است که از چند گزینه از یک نوع استفاده کنید؛ برای نمونه، اگر \fB\-L\fR را بیش از یک بار مشخص کنید، دایرکتوری‌ها به همان ترتیبی که مشخص شده‌اند جستجو می‌شوند. همچنین، محل قرارگیری گزینهٔ \fB\-l\fR نیز بااهمیت است.
.PP
بسیاری از گزینه‌ها نام‌های بلندی دارند که با \fB\-f\fR یا با
\&\fB\-W\fR\-\-\-برای نمونه،
\&\fB\-fmove\-loop\-invariants\fR، \fB\-Wformat\fR و غیره آغاز می‌شوند. بیشتر این گزینه‌ها دارای هر دو شکل مثبت و منفی هستند؛ شکل منفی
\&\fB\-ffoo\fR به صورت \fB\-fno\-foo\fR است. این راهنما
تنها یکی از این دو شکل را مستند می‌کند، هرکدام که حالت پیش‌فرض نباشد.
.PP
برخی گزینه‌ها یک یا چند آرگومان می‌گیرند که معمولاً با یک فاصله یا با علامت مساوی (\fB=\fR) از نام گزینه جدا می‌شوند. مگر اینکه خلاف آن مستند شده باشد، یک آرگومان می‌تواند عددی یا یک رشته باشد. آرگومان‌های عددی معمولاً باید اعداد صحیح بدون علامتِ کوچکِ ده‌دهی یا هگزادسیمال باشند. آرگومان‌های هگزادسیمال باید با پیشوند \fB0x\fR آغاز شوند. آرگومان‌های گزینه‌هایی که نوعی آستانهٔ اندازه را مشخص می‌کنند، می‌توانند اعداد صحیح ده‌دهی یا هگزادسیمال به دلخواه بزرگی باشند که پسوندی برای اندازهٔ بایت به دنبال آن‌ها می‌آید و مضربی از بایت‌ها را مشخص می‌کند؛ مانند \f(CW\*(C`kB\*(C'\fR و \f(CW\*(C`KiB\*(C'\fR به ترتیب برای کیلوبایت و کیبی‌بایت،
\&\f(CW\*(C`MB\*(C'\fR و \f(CW\*(C`MiB\*(C'\fR برای مگابایت و مبی‌بایت، \f(CW\*(C`GB\*(C'\fR و
\&\f(CW\*(C`GiB\*(C'\fR برای گیگابایت و گیبی‌بایت، و مانند آن. چنین آرگومان‌هایی در متن پیش‌رو با \fIbyte\-size\fR مشخص شده‌اند. برای فهرست کامل و توضیحات پیشوندهای باینری و ده‌دهی اندازهٔ بایت به استانداردهای NIST، IEC و سایر استانداردهای ملی و بین‌المللی مرتبط مراجعه کنید..SH "گزینه‌ها (OPTIONS)"
.IX Header "OPTIONS"
.SS "خلاصه گزینه‌ها (Option Summary)"
.IX Subsection "Option Summary"
در اینجا خلاصه‌ای از تمام گزینه‌ها، گروه‌بندی‌شده بر اساس نوع، آورده شده است.  توضیحات در
بخش‌های بعدی آمده است.
.IP "\fIگزینه‌های کلی (Overall Options)\fR" 4
.IX Item "Overall Options"
\&\fB\-c  \-S  \-E  \-o\fR \fIfile\fR
\&\fB\-dumpbase\fR \fIdumpbase\fR  \fB\-dumpbase\-ext\fR \fIauxdropsuf\fR
\&\fB\-dumpdir\fR \fIdumppfx\fR  \fB\-x\fR \fIlanguage\fR
\&\fB\-v  \-###  \-\-help\fR[\fB=\fR\fIclass\fR[\fB,...\fR]]  \fB\-\-target\-help  \-\-version
\&\-pass\-exit\-codes  \-pipe  \-wrapper
@\fR\fIfile\fR  \fB\-ffile\-prefix\-map=\fR\fIold\fR\fB=\fR\fInew\fR  \fB\-fcanon\-prefix\-map
\&\-fplugin=\fR\fIfile\fR  \fB\-fplugin\-arg\-\fR\fIname\fR\fB=\fR\fIarg\fR
\&\fB\-fdump\-ada\-spec\fR[\fB\-slim\fR]  \fB\-fada\-spec\-parent=\fR\fIunit\fR
\&\fB\-fdump\-go\-spec=\fR\fIfile\fR
\&\fB\-\-assemble  \-\-compile  \-\-dumpbase\fR \fIdumpbase\fR
\&\fB\-\-dumpbase\-ext\fR \fIauxdropsuf\fR  \fB\-\-dumpdir\fR \fIdumppfx\fR
\&\fB\-\-language=\fR\fIlanguage\fR  \fB\-\-output=\fR\fIfile\fR  \fB\-\-pass\-exit\-codes
\&\-\-pipe  \-\-preprocess  \-\-verbose\fR
.IP "\fIگزینه‌های زبان C (C Language Options)\fR" 4
.IX Item "C Language Options"
\&\fB\-ansi  \-std=\fR\fIstandard\fR  \fB\-aux\-info\fR \fIfilename\fR
\&\fB\-fno\-asm
\&\-fno\-builtin  \-fno\-builtin\-\fR\fIfunction\fR  \fB\-fcond\-mismatch
\&\-ffreestanding  \-fgimple  \-fgnu\-tm  \-fgnu89\-inline  \-fhosted
\&\-flax\-vector\-conversions  \-fms\-extensions
\&\-fpermitted\-flt\-eval\-methods=\fR\fIstandard\fR
\&\fB\-fplan9\-extensions  \-fsigned\-bitfields  \-funsigned\-bitfields
\&\-fsigned\-char  \-funsigned\-char  \-fstrict\-flex\-arrays[=\fR\fIn\fR\fB]
\&\-fsso\-struct=\fR\fIendianness\fR  \fB\-\-ansi\fR
.IP "\fIگزینه‌های زبان C++ (C++ Language Options)\fR" 4
.IX Item "C++ Language Options"
\&\fB\-\-compile\-std\-module
\&\-fabi\-compat\-version=\fR\fIn\fR  \fB\-fabi\-version=\fR\fIn\fR
\&\fB\-fno\-access\-control  \-faligned\-new=\fR[\fIn\fR]
\&\fB\-fno\-assume\-sane\-operators\-new\-delete
\&\-fchar8_t  \-fcheck\-new
\&\-fconcepts  \-fconcepts\-diagnostics\-depth=\fR\fIn\fR
\&\fB\-fconstexpr\-depth=\fR\fIn\fR  \fB\-fconstexpr\-cache\-depth=\fR\fIn\fR
\&\fB\-fconstexpr\-loop\-limit=\fR\fIn\fR  \fB\-fconstexpr\-ops\-limit=\fR\fIn\fR
\&\fB\-fcontracts
\&\-fcontract\-evaluation\-semantic=\fR[\fBignore\fR|\fBobserve\fR|\fBenforce\fR|\fBquick_enforce\fR]
\&\fB\-fcontracts\-conservative\-ipa  \-fcontract\-checks\-outlined
\&\-fcontract\-disable\-optimized\-checks
\&\-fcontracts\-client\-check=\fR[\fBnone\fR|\fBpre\fR|\fBall\fR]
\&\fB\-fcontracts\-definition\-check=\fR[\fBon\fR|\fBoff\fR]
\&\fB\-fcoroutines  \-fdiagnostics\-all\-candidates
\&\-fno\-elide\-constructors
\&\-fno\-enforce\-eh\-specs
\&\-fext\-numeric\-literals
\&\-fno\-gnu\-keywords
\&\-fno\-immediate\-escalation
\&\-fno\-implement\-inlines
\&\-fimplicit\-constexpr
\&\-fno\-implicit\-inline\-templates
\&\-fno\-implicit\-templates
\&\-fmodule\-header\fR[\fB=\fR\fIkind\fR]
\&\fB\-fmodule\-implicit\-inline
\&\-fno\-module\-lazy
\&\-fmodule\-mapper=\fR\fIspecification\fR
\&\fB\-fmodule\-only
\&\-fmodules
\&\-fms\-extensions
\&\-fnew\-inheriting\-ctors
\&\-fnew\-ttp\-matching
\&\-fno\-nonansi\-builtins  \-fnothrow\-opt  \-fno\-operator\-names
\&\-fno\-optional\-diags
\&\-fno\-pretty\-templates  \-frange\-for\-ext\-temps  \-freflection
\&\-fno\-rtti  \-fsized\-deallocation
\&\-fstrict\-enums  \-fstrong\-eval\-order\fR[\fB=\fR\fIkind\fR]
\&\fB\-ftemplate\-backtrace\-limit=\fR\fIn\fR
\&\fB\-ftemplate\-depth=\fR\fIn\fR
\&\fB\-fno\-threadsafe\-statics  \-fuse\-cxa\-atexit  \-fno\-use\-cxa\-get\-exception\-ptr
\&\-fno\-weak  \-nostdinc++
\&\-fvisibility\-inlines\-hidden
\&\-fvisibility\-ms\-compat
\&\-flang\-info\-include\-translate\fR[\fB=\fR\fIheader\fR]
\&\fB\-flang\-info\-include\-translate\-not
\&\-flang\-info\-module\-cmi\fR[\fB=\fR\fImodule\fR]
\&\fB\-stdlib=\fR\fIlibstdc++,libc++\fR
\&\fB\-Wabbreviated\-auto\-in\-template\-arg
\&\-Wabi\-tag  \-Waligned\-new\fR[\fB=\fR\fIkind\fR]
\&\fB\-Wcatch\-value  \-Wcatch\-value=\fR\fIn\fR
\&\fB\-Wno\-class\-conversion  \-Wclass\-memaccess
\&\-Wcomma\-subscript  \-Wconditionally\-supported
\&\-Wno\-conversion\-null  \-Wctad\-maybe\-unsupported
\&\-Wctor\-dtor\-privacy  \-Wdangling\-reference
\&\-Wno\-defaulted\-function\-deleted
\&\-Wno\-delete\-incomplete
\&\-Wdelete\-non\-virtual\-dtor  \-Wno\-deprecated\-array\-compare
\&\-Wdeprecated\-copy  \-Wdeprecated\-copy\-dtor
\&\-Wno\-deprecated\-enum\-enum\-conversion  \-Wno\-deprecated\-enum\-float\-conversion
\&\-Wno\-deprecated\-literal\-operator  \-Wdeprecated\-variadic\-comma\-omission
\&\-Weffc++  \-Wno\-elaborated\-enum\-base
\&\-Wno\-exceptions  \-Wno\-expose\-global\-module\-tu\-local  \-Wno\-external\-tu\-local
\&\-Wextra\-semi  \-Wno\-global\-module  \-Wno\-inaccessible\-base
\&\-Wno\-inherited\-variadic\-ctor  \-Wno\-init\-list\-lifetime
\&\-Winvalid\-constexpr  \-Winvalid\-imported\-macros
\&\-Wno\-invalid\-offsetof  \-Wno\-literal\-suffix
\&\-Wmismatched\-new\-delete  \-Wmismatched\-tags
\&\-Wmultiple\-inheritance  \-Wnamespaces  \-Wnarrowing
\&\-Wnoexcept  \-Wnoexcept\-type  \-Wnon\-virtual\-dtor
\&\-Wpessimizing\-move  \-Wno\-placement\-new  \-Wplacement\-new=\fR\fIn\fR
\&\fB\-Wrange\-loop\-construct  \-Wredundant\-move  \-Wredundant\-tags
\&\-Wreorder  \-Wregister  \-Wno\-sfinae\-incomplete
\&\-Wstrict\-null\-sentinel  \-Wno\-subobject\-linkage  \-Wtemplates
\&\-Wno\-non\-c\-typedef\-for\-linkage  \-Wno\-non\-template\-friend  \-Wold\-style\-cast
\&\-Woverloaded\-virtual  \-Wno\-pmf\-conversions  \-Wself\-move  \-Wsign\-promo
\&\-Wsized\-deallocation  \-Wsuggest\-final\-methods
\&\-Wsuggest\-final\-types  \-Wsuggest\-override  \-Wno\-template\-body
\&\-Wno\-template\-id\-cdtor  \-Wtemplate\-names\-tu\-local
\&\-Wno\-terminate  \-Wno\-vexing\-parse  \-Wvirtual\-inheritance
\&\-Wno\-virtual\-move\-assign  \-Wvolatile\fR
.IP "\fIگزینه‌های زبان‌های Objective\-C و Objective\-C++ (Objective\-C and Objective\-C++ Language Options)\fR" 4
.IX Item "Objective-C and Objective-C++ Language Options"
\&\fB\-fconstant\-string\-class=\fR\fIclass\-name\fR
\&\fB\-fgnu\-runtime  \-fnext\-runtime
\&\-fno\-nil\-receivers
\&\-fobjc\-abi\-version=\fR\fIn\fR
\&\fB\-fobjc\-call\-cxx\-cdtors
\&\-fobjc\-direct\-dispatch
\&\-fobjc\-exceptions
\&\-fobjc\-gc
\&\-fobjc\-nilcheck
\&\-fobjc\-std=objc1
\&\-fno\-local\-ivars
\&\-fivar\-visibility=\fR[\fBpublic\fR|\fBprotected\fR|\fBprivate\fR|\fBpackage\fR]
\&\fB\-freplace\-objc\-classes
\&\-fzero\-link
\&\-gen\-decls
\&\-Wassign\-intercept  \-Wno\-property\-assign\-default
\&\-Wno\-protocol  \-Wobjc\-root\-class  \-Wselector
\&\-Wstrict\-selector\-match
\&\-Wundeclared\-selector\fR
.IP "\fIگزینه‌های OpenMP و OpenACC (OpenMP and OpenACC Options)\fR" 4
.IX Item "OpenMP and OpenACC Options"
\&\fB\-foffload=\fR\fIarg\fR  \fB\-foffload\-options=\fR\fIarg\fR
\&\fB\-fopenacc  \-fopenacc\-dim=\fR\fIgeom\fR
\&\fB\-fopenmp  \-fopenmp\-simd  \-fopenmp\-target\-simd\-clone\fR[\fB=\fR\fIdevice\-type\fR]
.IP "\fIگزینه‌های قالب‌بندی پیام‌های تشخیصی (Diagnostic Message Formatting Options)\fR" 4
.IX Item "Diagnostic Message Formatting Options"
\&\fB\-fmessage\-length=\fR\fIn\fR
\&\fB\-fdiagnostics\-plain\-output
\&\-fdiagnostics\-show\-location=\fR[\fBonce\fR|\fBevery\-line\fR]
\&\fB\-fdiagnostics\-color=\fR[\fBauto\fR|\fBnever\fR|\fBalways\fR]
\&\fB\-fdiagnostics\-urls=\fR[\fBauto\fR|\fBnever\fR|\fBalways\fR]
\&\fB\-fdiagnostics\-format=\fR[\fBtext\fR|\fBsarif\-stderr\fR|\fBsarif\-file\fR]
\&\fB\-fdiagnostics\-add\-output=\fR\fIDIAGNOSTICS\-OUTPUT\-SPEC\fR
\&\fB\-fdiagnostics\-set\-output=\fR\fIDIAGNOSTICS\-OUTPUT\-SPEC\fR
\&\fB\-fno\-diagnostics\-json\-formatting
\&\-fno\-diagnostics\-show\-option  \-fno\-diagnostics\-show\-caret
\&\-fno\-diagnostics\-show\-event\-links
\&\-fno\-diagnostics\-show\-labels  \-fno\-diagnostics\-show\-line\-numbers
\&\-fno\-diagnostics\-show\-cwe
\&\-fno\-diagnostics\-show\-rules
\&\-fno\-diagnostics\-show\-highlight\-colors
\&\-fno\-diagnostics\-show\-nesting
\&\-fno\-diagnostics\-show\-nesting\-locations
\&\-fdiagnostics\-show\-nesting\-levels
\&\-fdiagnostics\-minimum\-margin\-width=\fR\fIwidth\fR
\&\fB\-fdiagnostics\-parseable\-fixits  \-fdiagnostics\-generate\-patch
\&\-fdiagnostics\-show\-template\-tree  \-fno\-elide\-type
\&\-fdiagnostics\-path\-format=\fR[\fBnone\fR|\fBseparate\-events\fR|\fBinline\-events\fR]
\&\fB\-fdiagnostics\-show\-path\-depths
\&\-fno\-show\-column
\&\-fdiagnostics\-column\-unit=\fR[\fBdisplay\fR|\fBbyte\fR]
\&\fB\-fdiagnostics\-column\-origin=\fR\fIorigin\fR
\&\fB\-fdiagnostics\-escape\-format=\fR[\fBunicode\fR|\fBbytes\fR]
\&\fB\-fdiagnostics\-text\-art\-charset=\fR[\fBnone\fR|\fBascii\fR|\fBunicode\fR|\fBemoji\fR]
\&\fB\-fdiagnostics\-show\-context\fR[\fB=\fR\fIdepth\fR]
.IP "\fIگزینه‌های هشدار (Warning Options)\fR" 4
.IX Item "Warning Options"
\&\fB\-fsyntax\-only  \-fmax\-errors=\fR\fIn\fR  \fB\-Wpedantic
\&\-pedantic\-errors  \-fpermissive
\&\-w  \-Wextra  \-Wall  \-Wabi=\fR\fIn\fR
\&\fB\-Waddress  \-Wno\-address\-of\-packed\-member  \-Waggregate\-return
\&\-Walloc\-size  \-Walloc\-size\-larger\-than=\fR\fIbyte\-size\fR  \fB\-Walloc\-zero
\&\-Walloca  \-Walloca\-larger\-than=\fR\fIbyte\-size\fR  \fB\-Wauto\-profile
\&\-Wno\-aggressive\-loop\-optimizations
\&\-Warith\-conversion
\&\-Warray\-bounds  \-Warray\-bounds=\fR\fIn\fR  \fB\-Warray\-compare
\&\-Warray\-parameter  \-Warray\-parameter=\fR\fIn\fR
\&\fB\-Wno\-attributes  \-Wattribute\-alias=\fR\fIn\fR  \fB\-Wno\-attribute\-alias
\&\-Wno\-attribute\-warning
\&\-Wbidi\-chars=\fR[\fBnone\fR|\fBunpaired\fR|\fBany\fR|\fBucn\fR]
\&\fB\-Wbool\-compare  \-Wbool\-operation
\&\-Wno\-builtin\-declaration\-mismatch
\&\-Wno\-builtin\-macro\-redefined  \-Wc90\-c99\-compat  \-Wc99\-c11\-compat
\&\-Wc11\-c23\-compat  \-Wc23\-c2y\-compat
\&\-Wc++\-compat  \-Wc++11\-compat  \-Wc++14\-compat  \-Wc++17\-compat
\&\-Wc++20\-compat  \-Wc++26\-compat
\&\-Wno\-c++11\-extensions  \-Wno\-c++14\-extensions  \-Wno\-c++17\-extensions
\&\-Wno\-c++20\-extensions  \-Wno\-c++23\-extensions
\&\-Wcalloc\-transposed\-args  \-Wcannot\-profile
\&\-Wcast\-align  \-Wcast\-align=strict  \-Wcast\-function\-type  \-Wcast\-qual
\&\-Wchar\-subscripts
\&\-Wclobbered  \-Wcomment
\&\-Wcompare\-distinct\-pointer\-types
\&\-Wno\-complain\-wrong\-lang
\&\-Wconversion  \-Wno\-coverage\-mismatch  \-Wno\-cpp
\&\-Wdangling\-else  \-Wdangling\-pointer  \-Wdangling\-pointer=\fR\fIn\fR
\&\fB\-Wdate\-time
\&\-Wno\-deprecated  \-Wno\-deprecated\-declarations  \-Wno\-designated\-init
\&\-Wno\-deprecated\-openmp
\&\-Wdisabled\-optimization
\&\-Wno\-discarded\-array\-qualifiers  \-Wno\-discarded\-qualifiers
\&\-Wno\-div\-by\-zero  \-Wdouble\-promotion
\&\-Wduplicated\-branches  \-Wduplicated\-cond
\&\-Wempty\-body  \-Wno\-endif\-labels  \-Wenum\-compare  \-Wenum\-conversion
\&\-Wenum\-int\-mismatch
\&\-Werror  \-Werror=*  \-Wexpansion\-to\-defined  \-Wfatal\-errors
\&\-Wflex\-array\-member\-not\-at\-end
\&\-Wfloat\-conversion  \-Wfloat\-equal  \-Wformat  \-Wformat=2
\&\-Wno\-format\-contains\-nul  \-Wno\-format\-diag  \-Wno\-format\-extra\-args
\&\-Wformat\-nonliteral  \-Wformat\-overflow=\fR\fIn\fR
\&\fB\-Wformat\-security  \-Wformat\-signedness  \-Wformat\-truncation=\fR\fIn\fR
\&\fB\-Wformat\-y2k  \-Wframe\-address
\&\-Wframe\-larger\-than=\fR\fIbyte\-size\fR  \fB\-Wno\-free\-nonheap\-object
\&\-Wheader\-guard  \-Wno\-if\-not\-aligned  \-Wno\-ignored\-attributes
\&\-Wignored\-qualifiers  \-Wno\-incompatible\-pointer\-types  \-Whardened
\&\-Wimplicit  \-Wimplicit\-fallthrough  \-Wimplicit\-fallthrough=\fR\fIn\fR
\&\fB\-Wno\-implicit\-function\-declaration  \-Wno\-implicit\-int
\&\-Winfinite\-recursion
\&\-Winit\-self  \-Winline  \-Wno\-int\-conversion  \-Wint\-in\-bool\-context
\&\-Wno\-int\-to\-pointer\-cast  \-Wno\-invalid\-memory\-model
\&\-Winvalid\-pch  \-Winvalid\-utf8  \-Wno\-unicode  \-Wjump\-misses\-init
\&\-Wkeyword\-macro
\&\-Wlarger\-than=\fR\fIbyte\-size\fR  \fB\-Wleading\-whitespace=\fR\fIkind\fR
\&\fB\-Wlogical\-not\-parentheses  \-Wlogical\-op
\&\-Wlong\-long  \-Wno\-lto\-type\-mismatch \-Wmain  \-Wmaybe\-uninitialized
\&\-Wmemset\-elt\-size  \-Wmemset\-transposed\-args
\&\-Wmisleading\-indentation  \-Wmissing\-attributes  \-Wmissing\-braces
\&\-Wmissing\-field\-initializers  \-Wmissing\-format\-attribute
\&\-Wmissing\-include\-dirs  \-Wmissing\-noreturn  \-Wmusttail\-local\-addr
\&\-Wmaybe\-musttail\-local\-addr  \-Wno\-missing\-profile
\&\-Wno\-multichar  \-Wmultistatement\-macros  \-Wnonnull  \-Wnonnull\-compare
\&\-Wnormalized=\fR[\fBnone\fR|\fBid\fR|\fBnfc\fR|\fBnfkc\fR]
\&\fB\-Wnull\-dereference  \-Wno\-odr
\&\-Wopenacc\-parallelism
\&\-Wopenmp  \-Wopenmp\-simd
\&\-Wno\-overflow  \-Woverlength\-strings  \-Wno\-override\-init\-side\-effects
\&\-Wpacked  \-Wno\-packed\-bitfield\-compat  \-Wpacked\-not\-aligned  \-Wpadded
\&\-Wparentheses  \-Wno\-pedantic\-ms\-format
\&\-Wpointer\-arith  \-Wno\-pointer\-compare  \-Wno\-pointer\-to\-int\-cast
\&\-Wno\-pragmas  \-Wno\-pragma\-once\-outside\-header  \-Wno\-prio\-ctor\-dtor
\&\-Wno\-psabi
\&\-Wredundant\-decls  \-Wrestrict
\&\-Wno\-return\-local\-addr  \-Wreturn\-type
\&\-Wno\-scalar\-storage\-order  \-Wsequence\-point
\&\-Wshadow  \-Wshadow=global  \-Wshadow=local  \-Wshadow=compatible\-local
\&\-Wno\-shadow\-ivar
\&\-Wno\-shift\-count\-negative  \-Wno\-shift\-count\-overflow
\&\-Wshift\-negative\-value  \-Wno\-shift\-overflow  \-Wshift\-overflow=\fR\fIn\fR
\&\fB\-Wsign\-compare  \-Wsign\-conversion
\&\-Wno\-sizeof\-array\-argument
\&\-Wsizeof\-array\-div
\&\-Wsizeof\-pointer\-div  \-Wsizeof\-pointer\-memaccess
\&\-Wstack\-protector  \-Wstack\-usage=\fR\fIbyte\-size\fR  \fB\-Wstrict\-aliasing
\&\-Wstrict\-aliasing=\fR\fIn\fR  \fB\-Wstrict\-overflow  \-Wstrict\-overflow=\fR\fIn\fR
\&\fB\-Wstring\-compare
\&\-Wno\-stringop\-overflow  \-Wno\-stringop\-overread
\&\-Wno\-stringop\-truncation  \-Wstrict\-flex\-arrays
\&\-Wsuggest\-attribute=\fR\fIattribute\-name\fR
\&\fB\-Wswitch  \-Wno\-switch\-bool  \-Wswitch\-default  \-Wswitch\-enum
\&\-Wno\-switch\-outside\-range  \-Wno\-switch\-unreachable  \-Wsync\-nand
\&\-Wsystem\-headers  \-Wtautological\-compare  \-Wtrailing\-whitespace
\&\-Wtrailing\-whitespace=\fR\fIkind\fR  \fB\-Wtrampolines  \-Wtrigraphs
\&\-Wtrivial\-auto\-var\-init  \-Wno\-tsan  \-Wtype\-limits  \-Wundef
\&\-Wuninitialized  \-Wunknown\-pragmas
\&\-Wunsuffixed\-float\-constants
\&\-Wunterminated\-string\-initialization
\&\-Wunused
\&\-Wunused\-but\-set\-parameter  \-Wunused\-but\-set\-parameter=\fR\fIn\fR
\&\fB\-Wunused\-but\-set\-variable  \-Wunused\-but\-set\-variable=\fR\fIn\fR
\&\fB\-Wunused\-const\-variable  \-Wunused\-const\-variable=\fR\fIn\fR
\&\fB\-Wunused\-function  \-Wunused\-label  \-Wunused\-local\-typedefs
\&\-Wunused\-macros
\&\-Wunused\-parameter  \-Wno\-unused\-result
\&\-Wunused\-value  \-Wunused\-variable
\&\-Wuse\-after\-free  \-Wuse\-after\-free=\fR\fIn\fR  \fB\-Wuseless\-cast
\&\-Wno\-varargs  \-Wvariadic\-macros
\&\-Wvector\-operation\-performance
\&\-Wvla  \-Wvla\-larger\-than=\fR\fIbyte\-size\fR  \fB\-Wno\-vla\-larger\-than
\&\-Wvolatile\-register\-var  \-Wwrite\-strings
\&\-Wno\-xor\-used\-as\-pow
\&\-Wzero\-as\-null\-pointer\-constant
\&\-Wzero\-length\-bounds
\&\-\-all\-warnings  \-\-extra\-warnings  \-\-no\-warnings
\&\-\-pedantic  \-\-pedantic\-errors\fR.IP "\fIگزینه‌های تحلیل‌گر ایستا\fR" 4
.IX Item "گزینه‌های تحلیل‌گر ایستا"
\&\fB\-fanalyzer
\&\-fanalyzer\-assume\-nothrow
\&\-fanalyzer\-call\-summaries
\&\-fanalyzer\-checker=\fR\fIname\fR
\&\fB\-fno\-analyzer\-feasibility
\&\-fanalyzer\-show\-events\-in\-system\-headers
\&\-fno\-analyzer\-state\-merge
\&\-fno\-analyzer\-state\-purge
\&\-fno\-analyzer\-suppress\-followups
\&\-fanalyzer\-transitivity
\&\-fno\-analyzer\-undo\-inlining
\&\-fanalyzer\-verbose\-edges
\&\-fanalyzer\-verbose\-state\-changes
\&\-fanalyzer\-verbosity=\fR\fIlevel\fR
\&\fB\-fdump\-analyzer
\&\-fdump\-analyzer\-callgraph
\&\-fdump\-analyzer\-exploded\-graph
\&\-fdump\-analyzer\-exploded\-nodes
\&\-fdump\-analyzer\-exploded\-nodes\-2
\&\-fdump\-analyzer\-exploded\-nodes\-3
\&\-fdump\-analyzer\-exploded\-paths
\&\-fdump\-analyzer\-feasibility
\&\-fdump\-analyzer\-infinite\-loop
\&\-fdump\-analyzer\-json
\&\-fdump\-analyzer\-state\-purge
\&\-fdump\-analyzer\-stderr
\&\-fdump\-analyzer\-supergraph
\&\-fdump\-analyzer\-untracked
\&\-Wno\-analyzer\-double\-fclose
\&\-Wno\-analyzer\-double\-free
\&\-Wno\-analyzer\-exposure\-through\-output\-file
\&\-Wno\-analyzer\-exposure\-through\-uninit\-copy
\&\-Wno\-analyzer\-fd\-access\-mode\-mismatch
\&\-Wno\-analyzer\-fd\-double\-close
\&\-Wno\-analyzer\-fd\-leak
\&\-Wno\-analyzer\-fd\-phase\-mismatch
\&\-Wno\-analyzer\-fd\-type\-mismatch
\&\-Wno\-analyzer\-fd\-use\-after\-close
\&\-Wno\-analyzer\-fd\-use\-without\-check
\&\-Wno\-analyzer\-file\-leak
\&\-Wno\-analyzer\-free\-of\-non\-heap
\&\-Wno\-analyzer\-imprecise\-fp\-arithmetic
\&\-Wno\-analyzer\-infinite\-loop
\&\-Wno\-analyzer\-infinite\-recursion
\&\-Wno\-analyzer\-jump\-through\-null
\&\-Wno\-analyzer\-malloc\-leak
\&\-Wno\-analyzer\-mismatching\-deallocation
\&\-Wno\-analyzer\-null\-argument
\&\-Wno\-analyzer\-null\-dereference
\&\-Wno\-analyzer\-out\-of\-bounds
\&\-Wno\-analyzer\-overlapping\-buffers
\&\-Wno\-analyzer\-possible\-null\-argument
\&\-Wno\-analyzer\-possible\-null\-dereference
\&\-Wno\-analyzer\-putenv\-of\-auto\-var
\&\-Wno\-analyzer\-shift\-count\-negative
\&\-Wno\-analyzer\-shift\-count\-overflow
\&\-Wno\-analyzer\-stale\-setjmp\-buffer
\&\-Wno\-analyzer\-tainted\-allocation\-size
\&\-Wno\-analyzer\-tainted\-assertion
\&\-Wno\-analyzer\-tainted\-array\-index
\&\-Wno\-analyzer\-tainted\-divisor
\&\-Wno\-analyzer\-tainted\-offset
\&\-Wno\-analyzer\-tainted\-size
\&\-Wno\-analyzer\-throw\-of\-unexpected\-type
\&\-Wanalyzer\-symbol\-too\-complex
\&\-Wanalyzer\-too\-complex
\&\-Wno\-analyzer\-undefined\-behavior\-ptrdiff
\&\-Wno\-analyzer\-undefined\-behavior\-strtok
\&\-Wno\-analyzer\-unsafe\-call\-within\-signal\-handler
\&\-Wno\-analyzer\-use\-after\-free
\&\-Wno\-analyzer\-use\-of\-pointer\-in\-stale\-stack\-frame
\&\-Wno\-analyzer\-use\-of\-uninitialized\-value
\&\-Wno\-analyzer\-va\-arg\-type\-mismatch
\&\-Wno\-analyzer\-va\-list\-exhausted
\&\-Wno\-analyzer\-va\-list\-leak
\&\-Wno\-analyzer\-va\-list\-use\-after\-va\-end
\&\-Wno\-analyzer\-write\-to\-const
\&\-Wno\-analyzer\-write\-to\-string\-literal\fR
.IP "\fIگزینه‌های هشدار ویژهٔ C و Objective\-C\fR" 4
.IX Item "گزینه‌های هشدار ویژهٔ C و Objective-C"
\&\fB\-Wbad\-function\-cast  \-Wdeprecated\-non\-prototype  \-Wfree\-labels
\&\-Wmissing\-declarations  \-Wmissing\-parameter\-name  \-Wmissing\-parameter\-type
\&\-Wdeclaration\-missing\-parameter\-type  \-Wmissing\-prototypes
\&\-Wmissing\-variable\-declarations
\&\-Wmultiple\-parameter\-fwd\-decl\-lists
\&\-Wnested\-externs  \-Wold\-style\-declaration
\&\-Wold\-style\-definition  \-Wstrict\-prototypes  \-Wtraditional
\&\-Wtraditional\-conversion  \-Wdeclaration\-after\-statement  \-Wpointer\-sign\fR
.IP "\fIگزینه‌های اشکال‌زدایی\fR" 4
.IX Item "گزینه‌های اشکال‌زدایی"
\&\fB\-g  \-g\fR\fIlevel\fR  \fB\-gdwarf  \-gdwarf\-\fR\fIversion\fR
\&\fB\-gbtf  \-gctf  \-gctf\fR\fIlevel\fR
\&\fB\-gno\-prune\-btf  \-ggdb  \-gno\-record\-gcc\-switches
\&\-gstrict\-dwarf  \-gas\-loc\-support  \-gas\-locview\-support
\&\-gcodeview  \-gcolumn\-info  \-gdwarf32  \-gdwarf64
\&\-gno\-statement\-frontiers
\&\-gno\-variable\-location\-views  \-gvariable\-location\-views=incompat5
\&\-ginternal\-reset\-location\-views  \-ginline\-points
\&\-gvms  \-gz\fR[\fB=\fR\fItype\fR]
\&\fB\-gsplit\-dwarf  \-gdescribe\-dies
\&\-fdebug\-prefix\-map=\fR\fIold\fR\fB=\fR\fInew\fR  \fB\-fdebug\-types\-section
\&\-fno\-eliminate\-unused\-debug\-types
\&\-femit\-struct\-debug\-baseonly  \-femit\-struct\-debug\-reduced
\&\-femit\-struct\-debug\-detailed\fR[\fB=\fR\fIspec\-list\fR]
\&\fB\-fno\-eliminate\-unused\-debug\-symbols  \-femit\-class\-debug\-always
\&\-fno\-merge\-debug\-strings  \-fno\-dwarf2\-cfi\-asm
\&\-fvar\-tracking  \-fvar\-tracking\-assignments  \-fvar\-tracking\-uninit
\&\-\-debug\fR
.IP "\fIگزینه‌های بهینه‌سازی\fR" 4
.IX Item "گزینه‌های بهینه‌سازی"
\&\fB\-faggressive\-loop\-optimizations
\&\-falign\-functions[=\fR\fIn\fR\fB[:\fR\fIm\fR\fB:[\fR\fIn2\fR\fB[:\fR\fIm2\fR\fB]]]]
\&\-falign\-jumps[=\fR\fIn\fR\fB[:\fR\fIm\fR\fB:[\fR\fIn2\fR\fB[:\fR\fIm2\fR\fB]]]]
\&\-falign\-labels[=\fR\fIn\fR\fB[:\fR\fIm\fR\fB:[\fR\fIn2\fR\fB[:\fR\fIm2\fR\fB]]]]
\&\-falign\-loops[=\fR\fIn\fR\fB[:\fR\fIm\fR\fB:[\fR\fIn2\fR\fB[:\fR\fIm2\fR\fB]]]]
\&\-fmin\-function\-alignment=[\fR\fIn\fR\fB]
\&\-fno\-allocation\-dce  \-fallow\-store\-data\-races
\&\-fassociative\-math  \-fauto\-profile  \-fauto\-profile[=\fR\fIpath\fR\fB]
\&\-fauto\-profile\-inlining  \-fauto\-inc\-dec  \-fbranch\-probabilities
\&\-fcaller\-saves
\&\-fcombine\-stack\-adjustments  \-fconserve\-stack
\&\-ffold\-mem\-offsets
\&\-fcompare\-elim  \-fcprop\-registers  \-fcrossjumping
\&\-fcse\-follow\-jumps  \-fcse\-skip\-blocks  \-fcx\-fortran\-rules
\&\-fcx\-limited\-range \-fcx\-method
\&\-fdata\-sections  \-fdce  \-fdelayed\-branch
\&\-fdelete\-null\-pointer\-checks  \-fdep\-fusion  \-fdevirtualize
\&\-fdevirtualize\-speculatively  \-fdevirtualize\-at\-ltrans  \-fdse
\&\-fearly\-inlining  \-fexcess\-precision=\fR\fIstyle\fR
\&\fB\-fexpensive\-optimizations  \-fext\-dce
\&\-ffast\-math  \-ffat\-lto\-objects  \-ffinite\-loops
\&\-ffinite\-math\-only  \-ffloat\-store
\&\-fforward\-propagate  \-ffp\-contract=\fR\fIstyle\fR  \fB\-ffp\-int\-builtin\-inexact
\&\-ffunction\-sections  \-ffuse\-ops\-with\-volatile\-access
\&\-fgcse  \-fgcse\-after\-reload  \-fgcse\-las  \-fgcse\-lm  \-fgraphite\-identity
\&\-fgcse\-sm  \-fhoist\-adjacent\-loads  \-fif\-conversion
\&\-fif\-conversion2  \-findirect\-inlining
\&\-finline\-atomics  \-finline\-functions  \-finline\-functions\-called\-once
\&\-finline\-limit=\fR\fIn\fR  \fB\-finline\-small\-functions
\&\-finline\-stringops\fR[\fB=\fR\fIfn\fR]
\&\fB\-fipa\-modref  \-fipa\-cp  \-fipa\-cp\-clone
\&\-fipa\-bit\-cp  \-fipa\-vrp  \-fipa\-pta  \-fipa\-profile  \-fipa\-pure\-const
\&\-fipa\-reference  \-fipa\-reference\-addressable  \-fipa\-reorder\-for\-locality
\&\-fipa\-sra  \-fipa\-stack\-alignment
\&\-fipa\-icf  \-fipa\-icf\-functions  \-fipa\-icf\-variables
\&\-fira\-algorithm=\fR\fIalgorithm\fR
\&\fB\-flate\-combine\-instructions  \-flifetime\-dse  \-flive\-patching=\fR\fIlevel\fR
\&\fB\-fira\-region=\fR\fIregion\fR  \fB\-fira\-hoist\-pressure
\&\-fira\-loop\-pressure  \-fno\-ira\-share\-save\-slots
\&\-fno\-ira\-share\-spill\-slots
\&\-fisolate\-erroneous\-paths\-dereference  \-fisolate\-erroneous\-paths\-attribute
\&\-fivopts  \-fkeep\-inline\-functions  \-fkeep\-static\-functions
\&\-fkeep\-static\-consts  \-flimit\-function\-alignment  \-flive\-range\-shrinkage
\&\-floop\-block  \-floop\-interchange  \-floop\-strip\-mine
\&\-floop\-unroll\-and\-jam  \-floop\-nest\-optimize
\&\-floop\-parallelize\-all  \-flra\-remat  \-flto  \-flto\-compression\-level=\fR\fIn\fR
\&\fB\-flto\-toplevel\-asm\-heuristics
\&\-flto\-partition=\fR\fIalg\fR  \fB\-flto\-incremental=\fR\fIpath\fR
\&\fB\-flto\-incremental\-cache\-size=\fR\fIn\fR  \fB\-fmalloc\-dce  \-fmerge\-all\-constants
\&\-fmerge\-constants  \-fmodulo\-sched  \-fmodulo\-sched\-allow\-regmoves
\&\-fmove\-loop\-invariants  \-fmove\-loop\-stores  \-fno\-branch\-count\-reg
\&\-fno\-defer\-pop  \-fno\-function\-cse
\&\-fno\-guess\-branch\-probability  \-fno\-inline  \-fno\-math\-errno  \-fno\-peephole
\&\-fno\-peephole2  \-fno\-printf\-return\-value  \-fno\-sched\-interblock
\&\-fno\-sched\-spec  \-fno\-signed\-zeros
\&\-fno\-toplevel\-reorder  \-fno\-trapping\-math  \-fno\-zero\-initialized\-in\-bss
\&\-fomit\-frame\-pointer  \-foptimize\-crc  \-foptimize\-sibling\-calls
\&\-fpartial\-inlining  \-fpeel\-loops  \-fpredictive\-commoning
\&\-fprefetch\-loop\-arrays
\&\-fprofile\-correction
\&\-fprofile\-use  \-fprofile\-use=\fR\fIpath\fR  \fB\-fprofile\-partial\-training
\&\-fprofile\-values  \-fprofile\-reorder\-functions
\&\-freciprocal\-math  \-free  \-frename\-registers  \-freorder\-blocks
\&\-freorder\-blocks\-algorithm=\fR\fIalgorithm\fR
\&\fB\-freorder\-blocks\-and\-partition  \-freorder\-functions
\&\-frerun\-cse\-after\-loop  \-freschedule\-modulo\-scheduled\-loops
\&\-frounding\-math  \-fsave\-optimization\-record
\&\-fsched2\-use\-superblocks  \-fsched\-pressure
\&\-fsched\-spec\-load  \-fsched\-spec\-load\-dangerous
\&\-fsched\-stalled\-insns\-dep[=\fR\fIn\fR\fB]  \-fsched\-stalled\-insns[=\fR\fIn\fR\fB]
\&\-fsched\-group\-heuristic  \-fsched\-critical\-path\-heuristic
\&\-fsched\-spec\-insn\-heuristic  \-fsched\-rank\-heuristic
\&\-fsched\-last\-insn\-heuristic  \-fsched\-dep\-count\-heuristic
\&\-fschedule\-fusion
\&\-fschedule\-insns  \-fschedule\-insns2  \-fsection\-anchors
\&\-fselective\-scheduling  \-fselective\-scheduling2
\&\-fsel\-sched\-pipelining  \-fsel\-sched\-pipelining\-outer\-loops
\&\-fsemantic\-interposition  \-fshrink\-wrap  \-fshrink\-wrap\-separate
\&\-fsignaling\-nans
\&\-fsingle\-precision\-constant  \-fsplit\-ivs\-in\-unroller  \-fsplit\-loops
\&\-fspeculatively\-call\-stored\-functions  \-fsplit\-paths
\&\-fsplit\-wide\-types  \-fsplit\-wide\-types\-early  \-fssa\-backprop  \-fssa\-phiopt
\&\-fstdarg\-opt  \-fstore\-merging  \-fstrict\-aliasing \-fipa\-strict\-aliasing
\&\-fthread\-jumps  \-ftracer  \-ftree\-bit\-ccp
\&\-ftree\-builtin\-call\-dce  \-ftree\-ccp  \-ftree\-ch  \-ftree\-coalesce\-vars
\&\-ftree\-copy\-prop  \-ftree\-cselim  \-ftree\-dce  \-ftree\-dominator\-opts
\&\-ftree\-dse  \-ftree\-forwprop  \-ftree\-fre  \-fcode\-hoisting
\&\-ftree\-loop\-if\-convert  \-ftree\-loop\-im
\&\-ftree\-phiprop  \-ftree\-loop\-distribution  \-ftree\-loop\-distribute\-patterns
\&\-ftree\-loop\-ivcanon  \-ftree\-loop\-linear  \-ftree\-loop\-optimize
\&\-ftree\-loop\-vectorize
\&\-ftree\-parallelize\-loops[=\fR\fIn\fR\fB]  \-ftree\-pre  \-ftree\-partial\-pre  \-ftree\-pta
\&\-ftree\-reassoc  \-ftree\-scev\-cprop  \-ftree\-sink  \-ftree\-slsr  \-ftree\-sra
\&\-ftree\-switch\-conversion  \-ftree\-tail\-merge
\&\-ftree\-ter  \-ftree\-vectorize  \-ftree\-vrp  \-ftrivial\-auto\-var\-init
\&\-funconstrained\-commons  \-funit\-at\-a\-time  \-funroll\-all\-loops
\&\-funroll\-loops  \-funsafe\-math\-optimizations  \-funswitch\-loops
\&\-fipa\-ra  \-fvariable\-expansion\-in\-unroller  \-fvect\-cost\-model  \-fvpt
\&\-fweb  \-fwhole\-program  \-fwpa  \-fuse\-linker\-plugin  \-fzero\-call\-used\-regs
\&\-O  \-O0  \-O1  \-O2  \-O3  \-Os  \-Ofast  \-Og  \-Oz  \-\-optimize\fR.IP "\fIگزینه‌های ابزارگذاری برنامه\fR" 4
.IX Item "گزینه‌های ابزارگذاری برنامه"
\&\fB\-p  \-pg  \-fprofile\-arcs  \-coverage  \-ftest\-coverage
\&\-fcondition\-coverage
\&\-fpath\-coverage
\&\-fprofile  \-fprofile\-abs\-path
\&\-fprofile\-dir=\fR\fIpath\fR  \fB\-fprofile\-generate  \-fprofile\-generate=\fR\fIpath\fR
\&\fB\-fprofile\-info\-section  \-fprofile\-info\-section=\fR\fIname\fR
\&\fB\-fprofile\-note=\fR\fIpath\fR  \fB\-fprofile\-prefix\-path=\fR\fIpath\fR
\&\fB\-fprofile\-update=\fR\fImethod\fR  \fB\-fprofile\-filter\-files=\fR\fIregex\fR
\&\fB\-fprofile\-exclude\-files=\fR\fIregex\fR
\&\fB\-fprofile\-reproducible=\fR[\fBmultithreaded\fR|\fBparallel\-runs\fR|\fBserial\fR]
\&\fB\-fsanitize=\fR\fIstyle\fR  \fB\-fsanitize\-recover  \-fsanitize\-recover=\fR\fIstyle\fR
\&\fB\-fsanitize\-trap   \-fsanitize\-trap=\fR\fIstyle\fR
\&\fB\-fasan\-shadow\-offset=\fR\fInumber\fR  \fB\-fsanitize\-sections=\fR\fIs1\fR\fB,\fR\fIs2\fR\fB,...
\&\-fsanitize\-undefined\-trap\-on\-error  \-fcf\-protection
\&\-fcf\-protection=\fR[\fBfull\fR|\fBbranch\fR|\fBreturn\fR|\fBnone\fR|\fBcheck\fR]
\&\fB\-fharden\-compares  \-fharden\-conditional\-branches  \-fhardened
\&\-fharden\-control\-flow\-redundancy  \-fhardcfr\-skip\-leaf
\&\-fhardcfr\-check\-exceptions  \-fhardcfr\-check\-returning\-calls
\&\-fhardcfr\-check\-noreturn\-calls=\fR[\fBalways\fR|\fBno\-xthrow\fR|\fBnothrow\fR|\fBnever\fR]
\&\fB\-fstack\-protector  \-fstack\-protector\-all  \-fstack\-protector\-strong
\&\-fstack\-protector\-explicit  \-fstack\-check
\&\-fstack\-limit\-register=\fR\fIreg\fR  \fB\-fstack\-limit\-symbol=\fR\fIsym\fR
\&\fB\-fno\-stack\-limit  \-fsplit\-stack
\&\-fstrub=disable  \-fstrub=strict  \-fstrub=relaxed
\&\-fstrub=all  \-fstrub=at\-calls  \-fstrub=internal
\&\-fvtable\-verify=\fR[\fBstd\fR|\fBpreinit\fR|\fBnone\fR]
\&\fB\-fvtv\-counts  \-fvtv\-debug
\&\-finstrument\-functions  \-finstrument\-functions\-once
\&\-finstrument\-functions\-exclude\-function\-list=\fR\fIsym\fR\fB,\fR\fIsym\fR\fB,...
\&\-finstrument\-functions\-exclude\-file\-list=\fR\fIfile\fR\fB,\fR\fIfile\fR\fB,...
\&\-fprofile\-prefix\-map=\fR\fIold\fR\fB=\fR\fInew\fR
\&\fB\-fpatchable\-function\-entry=\fR\fIN\fR[\fB,\fR\fIM\fR]
\&\fB\-\-coverage \-\-profile\fR
.IP "\fIگزینه‌های پیش‌پردازنده\fR" 4
.IX Item "گزینه‌های پیش‌پردازنده"
\&\fB\-C  \-CC  \-D\fR\fImacro\fR[\fB=\fR\fIdefn\fR]
\&\fB\-dD  \-dI  \-dM  \-dN  \-dU
\&\-fdebug\-cpp  \-fdirectives\-only  \-fdollars\-in\-identifiers
\&\-fexec\-charset=\fR\fIcharset\fR  \fB\-fextended\-identifiers
\&\-finput\-charset=\fR\fIcharset\fR
\&\fB\-fmacro\-prefix\-map=\fR\fIold\fR\fB=\fR\fInew\fR  \fB\-fmax\-include\-depth=\fR\fIdepth\fR
\&\fB\-fno\-canonical\-system\-headers  \-fpch\-deps  \-fpch\-preprocess
\&\-fpreprocessed  \-ftabstop=\fR\fIwidth\fR  \fB\-ftrack\-macro\-expansion
\&\-fwide\-exec\-charset=\fR\fIcharset\fR  \fB\-fworking\-directory
\&\-H  \-imacros\fR \fIfile\fR  \fB\-include\fR \fIfile\fR
\&\fB\-M  \-MD  \-MF  \-MG  \-MM  \-MMD  \-MP  \-MQ  \-MT \-Mno\-modules
\&\-no\-integrated\-cpp  \-P  \-pthread  \-remap
\&\-traditional  \-traditional\-cpp  \-trigraphs
\&\-U\fR\fImacro\fR  \fB\-undef
\&\-Wp,\fR\fIoption\fR  \fB\-Xpreprocessor\fR \fIoption\fR
\&\fB\-\-comments  \-\-comments\-in\-macros
\&\-\-define\-macro=\fR\fImacro\fR[\fB=\fR\fIdefn\fR]
\&\fB\-\-dependencies  \-\-dump=\fR\fIletters\fR
\&\fB\-\-imacros=\fR\fIfile\fR  \fB\-\-include=\fR\fIfile\fR
\&\fB\-\-no\-integrated\-cpp  \-\-no\-line\-commands
\&\-\-print\-missing\-file\-dependencies
\&\-\-traditional  \-\-traditional\-cpp  \-\-trigraphs  \-\-trace\-includes
\&\-\-undefine\-macro=\fR\fImacro\fR
\&\fB\-\-user\-dependencies  \-\-write\-dependencies  \-\-write\-user\-dependencies\fR
.IP "\fIگزینه‌های اسمبلر\fR" 4
.IX Item "گزینه‌های اسمبلر"
\&\fB\-Wa,\fR\fIoption\fR  \fB\-Xassembler\fR \fIoption\fR
\&\fB\-\-for\-assembler=\fR\fIoption\fR
.IP "\fIگزینه‌های پیونددهنده\fR" 4
.IX Item "گزینه‌های پیونددهنده"
\&\fIobject\-file\-name\fR  \fB\-flink\-libatomic  \-fuse\-ld=\fR\fIlinker\fR  \fB\-l\fR\fIlibrary\fR
\&\fB\-nostartfiles  \-nodefaultlibs  \-nolibc  \-nostdlib  \-nostdlib++
\&\-e\fR \fIentry\fR
\&\fB\-pie  \-pthread  \-r  \-rdynamic
\&\-s  \-static  \-static\-pie  \-static\-libgcc  \-static\-libstdc++
\&\-static\-libasan  \-static\-libhwasan  \-static\-liblsan
\&\-static\-libtsan  \-static\-libubsan
\&\-shared  \-shared\-libgcc  \-symbolic
\&\-T\fR \fIscript\fR  \fB\-Wl,\fR\fIoption\fR  \fB\-Xlinker\fR \fIoption\fR
\&\fB\-u\fR \fIsymbol\fR
\&\fB\-Tbss=\fR\fIaddr\fR  \fB\-Tdata=\fR\fIaddr\fR  \fB\-Ttext=\fR\fIaddr\fR
\&\fB\-N  \-n  \-t  \-Z  \-z\fR \fIkeyword\fR
\&\fB\-\-entry=\fR\fIentry\fR  \fB\-\-for\-linker=\fR\fIoption\fR
\&\fB\-\-force\-link=\fR\fIsymbol\fR  \fB\-\-no\-standard\-library
\&\-\-pie  \-\-static  \-\-static\-pie  \-\-symbolic\fR
.IP "\fIگزینه‌های دایرکتوری\fR" 4
.IX Item "گزینه‌های دایرکتوری"
\&\fB\-B\fR\fIprefix\fR  \fB\-I\fR\fIdir\fR  \fB\-I\-
\&\-idirafter\fR \fIdir\fR
\&\fB\-imacros\fR \fIfile\fR  \fB\-imultilib\fR \fIdir\fR  \fB\-imultiarch\fR \fIdir\fR
\&\fB\-iplugindir=\fR\fIdir\fR  \fB\-iprefix\fR \fIfile\fR
\&\fB\-iquote\fR \fIdir\fR  \fB\-isysroot\fR \fIdir\fR  \fB\-isystem\fR \fIdir\fR
\&\fB\-iwithprefix\fR \fIdir\fR  \fB\-iwithprefixbefore\fR \fIdir\fR
\&\fB\-L\fR\fIdir\fR  \fB\-no\-canonical\-prefixes  \-\-no\-sysroot\-suffix
\&\-nostdinc  \-nostdinc++
\&\-\-embed\-dir=\fR\fIdir\fR  \fB\-\-embed\-directory=\fR\fIdir\fR
\&\fB\-\-include\-barrier  \-\-include\-directory=\fR\fIdir\fR
\&\fB\-\-include\-directory\-after=\fR\fIdir\fR  \fB\-\-include\-prefix=\fR\fIprefix\fR
\&\fB\-\-include\-with\-prefix=\fR\fIprefix\fR  \fB\-\-include\-with\-prefix\-after=\fR\fIprefix\fR
\&\fB\-\-include\-with\-prefix\-before=\fR\fIprefix\fR
\&\fB\-\-no\-canonical\-prefixes  \-\-no\-standard\-includes
\&\-\-prefix=\fR\fIprefix\fR  \fB\-\-sysroot=\fR\fIdir\fR
.IP "\fIگزینه‌های تولید کد\fR" 4
.IX Item "گزینه‌های تولید کد"
\&\fB\-fcall\-saved\-\fR\fIreg\fR  \fB\-fcall\-used\-\fR\fIreg\fR
\&\fB\-ffixed\-\fR\fIreg\fR  \fB\-fexceptions
\&\-fnon\-call\-exceptions  \-fdelete\-dead\-exceptions  \-funwind\-tables
\&\-fasynchronous\-unwind\-tables
\&\-fno\-gnu\-unique
\&\-finhibit\-size\-directive  \-fcommon  \-fno\-ident
\&\-fpcc\-struct\-return  \-fpic  \-fPIC  \-fpie  \-fPIE  \-fno\-plt
\&\-fno\-jump\-tables  \-fno\-bit\-tests
\&\-frecord\-gcc\-switches
\&\-freg\-struct\-return  \-fshort\-enums  \-fshort\-wchar
\&\-fverbose\-asm  \-fpack\-struct[=\fR\fIn\fR\fB]
\&\-fleading\-underscore  \-ftls\-model=\fR\fImodel\fR
\&\fB\-fstack\-reuse=\fR\fIreuse_level\fR
\&\fB\-ftrampolines  \-ftrampoline\-impl=\fR[\fBstack\fR|\fBheap\fR]
\&\fB\-ftrapv  \-fwrapv  \-fwrapv\-pointer
\&\-fvisibility=\fR[\fBdefault\fR|\fBinternal\fR|\fBhidden\fR|\fBprotected\fR]
\&\fB\-fstrict\-volatile\-bitfields  \-fsync\-libcalls
\&\-fzero\-init\-padding\-bits=\fR\fIvalue\fR
\&\fB\-Qy  \-Qn\fR
.IP "\fIگزینه‌های توسعه‌دهنده\fR" 4
.IX Item "گزینه‌های توسعه‌دهنده"
\&\fB\-d\fR\fIletters\fR  \fB\-dumpspecs  \-dumpmachine  \-dumpversion
\&\-dumpfullversion  \-fcallgraph\-info\fR[\fB=su,da\fR]
\&\fB\-fchecking  \-fchecking=\fR\fIn\fR
\&\fB\-fdbg\-cnt\-list  \-fdbg\-cnt=\fR\fIcounter\-value\-list\fR
\&\fB\-fdisable\-ipa\-\fR\fIpass_name\fR
\&\fB\-fdisable\-rtl\-\fR\fIpass_name\fR
\&\fB\-fdisable\-rtl\-\fR\fIpass\-name\fR\fB=\fR\fIrange\-list\fR
\&\fB\-fdisable\-tree\-\fR\fIpass_name\fR
\&\fB\-fdisable\-tree\-\fR\fIpass\-name\fR\fB=\fR\fIrange\-list\fR
\&\fB\-fdump\-debug  \-fdump\-earlydebug
\&\-fdump\-noaddr  \-fdump\-unnumbered  \-fdump\-unnumbered\-links
\&\-fdump\-final\-insns\fR[\fB=\fR\fIfile\fR]
\&\fB\-fdump\-internal\-locations
\&\-fdump\-ipa\-all  \-fdump\-ipa\-cgraph  \-fdump\-ipa\-inline
\&\-fdump\-lang\-all
\&\-fdump\-lang\-\fR\fIswitch\fR
\&\fB\-fdump\-lang\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR
\&\fB\-fdump\-lang\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR\fB=\fR\fIfilename\fR
\&\fB\-fdump\-passes
\&\-fdump\-rtl\-\fR\fIpass\fR  \fB\-fdump\-rtl\-\fR\fIpass\fR\fB=\fR\fIfilename\fR
\&\fB\-fdump\-statistics
\&\-fdump\-tree\-all
\&\-fdump\-tree\-\fR\fIswitch\fR
\&\fB\-fdump\-tree\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR
\&\fB\-fdump\-tree\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR\fB=\fR\fIfilename\fR
\&\fB\-fcompare\-debug\fR[\fB=\fR\fIopts\fR]  \fB\-fcompare\-debug\-second
\&\-fenable\-\fR\fIkind\fR\fB\-\fR\fIpass\fR
\&\fB\-fenable\-\fR\fIkind\fR\fB\-\fR\fIpass\fR\fB=\fR\fIrange\-list\fR
\&\fB\-fira\-verbose=\fR\fIn\fR
\&\fB\-flto\-report  \-flto\-report\-wpa  \-fmem\-report\-wpa
\&\-fmem\-report  \-fpre\-ipa\-mem\-report  \-fpost\-ipa\-mem\-report
\&\-fopt\-info  \-fopt\-info\-\fR\fIoptions\fR[\fB=\fR\fIfile\fR]
\&\fB\-fmultiflags  \-fprofile\-report
\&\-frandom\-seed=\fR\fIstring\fR  \fB\-fsched\-verbose=\fR\fIn\fR
\&\fB\-fsel\-sched\-verbose  \-fsel\-sched\-dump\-cfg  \-fsel\-sched\-pipelining\-verbose
\&\-fstats  \-fstack\-usage  \-ftime\-report  \-ftime\-report\-details
\&\-fvar\-tracking\-assignments\-toggle  \-gtoggle
\&\-print\-autofdo\-gcov\-version
\&\-print\-file\-name=\fR\fIlibrary\fR  \fB\-print\-libgcc\-file\-name
\&\-print\-multi\-directory  \-print\-multi\-lib  \-print\-multi\-os\-directory
\&\-print\-multiarch
\&\-print\-prog\-name=\fR\fIprogram\fR  \fB\-print\-search\-dirs  \-Q
\&\-print\-sysroot  \-print\-sysroot\-headers\-suffix
\&\-save\-temps  \-save\-temps=cwd  \-save\-temps=obj
\&\-specs=\fR\fIfile\fR  \fB\-time\fR[\fB=\fR\fIfile\fR]
\&\fB\-\-dump=\fR\fIletters\fR
\&\fB\-\-print\-autofdo\-gcov\-version
\&\-\-print\-file\-name=\fR\fIlibrary\fR  \fB\-\-print\-libgcc\-file\-file\-name
\&\-\-print\-multi\-directory  \-\-print\-multi\-lib  \-\-print\-multi\-os\-directory
\&\-\-print\-multiarch  \-\-print\-prog\-name=\fR\fIprogram\fR
\&\fB\-\-print\-search\-dirs  \-\-print\-sysroot  \-\-print\-sysroot\-headers\-suffix
\&\-\-save\-temps  \-\-specs=\fR\fIfile\fR
\&\fB\-\-param\fR \fIname\fR\fB=\fR\fIvalue\fR\fB \fR
.IP "\fIگزینه‌های مختص به مقصد\fR" 4
.IX Item "گزینه‌های مختص به مقصد"
\&\fIگزینه‌های AArch64\fR (\fBAArch64 Options\fR)
\&\fB\-mabi=\fR\fIname\fR  \fB\-mbig\-endian  \-mlittle\-endian
\&\-menable\-sysreg\-checking
\&\-mgeneral\-regs\-only
\&\-mcmodel=tiny  \-mcmodel=small  \-mcmodel=large
\&\-mstrict\-align  \-momit\-leaf\-frame\-pointer
\&\-mtls\-dialect=desc  \-mtls\-dialect=traditional
\&\-mtls\-size=\fR\fIsize\fR  \fB\-mtp=\fR\fIname\fR
\&\fB\-mfix\-cortex\-a53\-835769  \-mfix\-cortex\-a53\-843419
\&\-mlow\-precision\-recip\-sqrt  \-mlow\-precision\-sqrt  \-mlow\-precision\-div
\&\-mmax\-vectorization  \-mautovec\-preference=\fR\fIname\fR
\&\fB\-mpc\-relative\-literal\-loads
\&\-msign\-return\-address=\fR\fIscope\fR
\&\fB\-mbranch\-protection=\fR\fIfeatures\fR
\&\fB\-mharden\-sls=\fR\fIopts\fR
\&\fB\-march=\fR\fIname\fR  \fB\-mcpu=\fR\fIname\fR  \fB\-mtune=\fR\fIname\fR
\&\fB\-moverride=\fR\fIstring\fR
\&\fB\-mstack\-protector\-guard=\fR\fIguard\fR  \fB\-mstack\-protector\-guard\-reg=\fR\fIsysreg\fR
\&\fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR  \fB\-mtrack\-speculation
\&\-moutline\-atomics  \-mearly\-ra  \-mearly\-ldp\-fusion  \-mlate\-ldp\-fusion \-mnarrow\-gp\-writes
\&\-msve\-vector\-bits=\fR\fIbits\fR
.Sp
\&\fIگزینه‌های Adapteva Epiphany\fR (\fBAdapteva Epiphany Options\fR)
\&\fB\-mhalf\-reg\-file  \-mprefer\-short\-insn\-regs
\&\-mbranch\-cost=\fR\fInum\fR  \fB\-mcmove  \-mnops=\fR\fInum\fR  \fB\-msoft\-cmpsf
\&\-msplit\-lohi  \-mpost\-inc  \-mpost\-modify  \-mstack\-offset=\fR\fInum\fR
\&\fB\-mround\-nearest  \-mlong\-calls  \-mshort\-calls  \-msmall16
\&\-mfp\-mode=\fR\fImode\fR  \fB\-mmay\-round\-for\-trunc  \-mfp\-iarith
\&\-mvect\-double  \-max\-vect\-align=\fR\fInum\fR
\&\fB\-msplit\-vecmove\-early  \-m1reg\-\fR\fIreg\fR
.Sp
\&\fIگزینه‌های AMD GCN\fR (\fBAMD GCN Options\fR)
\&\fB\-march=\fR\fIgpu\fR  \fB\-mtune=\fR\fIgpu\fR
\&\fB\-mgang\-private\-size=\fR\fIbytes\fR
\&\fB\-msram\-ecc=\fR[\fBon\fR|\fBoff\fR|\fBany\fR]
\&\fB\-mxnack=\fR[\fBon\fR|\fBoff\fR|\fBany\fR]
\&\fB\-Wopenacc\-dims\fR
.Sp
\&\fIگزینه‌های ARC\fR (\fBARC Options\fR)
\&\fB\-mbarrel\-shifter  \-mjli\-always
\&\-mcpu=\fR\fIcpu\fR  \fB\-mA6  \-mARC600  \-mA7  \-mARC700
\&\-mdpfp  \-mdpfp\-compact  \-mdpfp\-fast  \-mno\-dpfp\-lrsr
\&\-mea  \-mmul32x16  \-mmul64  \-matomic
\&\-mnorm  \-mspfp  \-mspfp\-compact  \-mspfp\-fast  \-msimd  \-msoft\-float  \-mswap
\&\-mlock  \-mswape
\&\-mxy  \-misize  \-marclinux  \-marclinux_prof
\&\-mlong\-calls  \-mmedium\-calls  \-msdata  \-mirq\-ctrl\-saved
\&\-mrgf\-banked\-regs  \-mlpc\-width=\fR\fIwidth\fR  \fB\-G\fR \fInum\fR
\&\fB\-mvolatile\-cache  \-mtp\-regno=\fR\fIregno\fR
\&\fB\-mbitops  \-mcmem  \-munaligned\-access
\&\-mauto\-modify\-reg  \-mno\-brcc
\&\-mcase\-vector\-pcrel  \-mno\-cond\-exec  \-mearly\-cbranchsi
\&\-mindexed\-loads  \-mlra\-priority\-none
\&\-mlra\-priority\-compact \-mlra\-priority\-noncompact  \-mmillicode
\&\-msize\-level=\fR\fIlevel\fR
\&\fB\-mtune=\fR\fIcpu\fR  \fB\-mmultcost=\fR\fInum\fR  \fB\-mcode\-density\-frame
\&\-mmpy\-option=\fR\fImulto\fR
\&\fB\-mdiv\-rem  \-mcode\-density  \-mll64  \-mfpu=\fR\fIfpu\fR  \fB\-mrf16  \-mbranch\-index\fR
.Sp
\&\fIگزینه‌های ARM\fR (\fBARM Options\fR)
\&\fB\-mapcs\-frame  \-mapcs
\&\-mabi=\fR\fIname\fR
\&\fB\-mgeneral\-regs\-only  \-mno\-sched\-prolog
\&\-mlittle\-endian  \-mbig\-endian
\&\-mbe8  \-mbe32
\&\-mfloat\-abi=\fR\fIname\fR
\&\fB\-mfp16\-format=\fR\fIname\fR
\&\fB\-mthumb\-interwork
\&\-mcpu=\fR\fIname\fR  \fB\-march=\fR\fIname\fR  \fB\-mfpu=\fR\fIname\fR  \fB\-mtune=\fR\fIname\fR
\&\fB\-mstructure\-size\-boundary=\fR\fIn\fR
\&\fB\-mabort\-on\-noreturn  \-mlong\-calls
\&\-msingle\-pic\-base  \-mpic\-register=\fR\fIreg\fR
\&\fB\-mpic\-data\-is\-text\-relative
\&\-mnop\-fun\-dllimport
\&\-mpoke\-function\-name
\&\-mthumb  \-marm
\&\-mtpcs\-frame  \-mtpcs\-leaf\-frame
\&\-mcaller\-super\-interworking  \-mcallee\-super\-interworking
\&\-mtp=\fR\fIname\fR  \fB\-mtls\-dialect=\fR\fIdialect\fR
\&\fB\-mword\-relocations
\&\-mfix\-cortex\-m3\-ldrd
\&\-mfix\-cortex\-a57\-aes\-1742098
\&\-mfix\-cortex\-a72\-aes\-1655431
\&\-munaligned\-access
\&\-mslow\-flash\-data
\&\-masm\-syntax\-unified
\&\-mrestrict\-it
\&\-mpure\-code
\&\-mcmse
\&\-mfix\-cmse\-cve\-2021\-35465
\&\-mstack\-protector\-guard=\fR\fIguard\fR
\&\fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR
\&\fB\-mfdpic
\&\-mbranch\-protection=\fR\fIfeatures\fR
\&\fB\-mvectorize\-with\-neon\-quad  \-mvectorize\-with\-neon\-double\fR.Sp
\&\fIگزینه‌های AVR\fR (\fBAVR Options\fR)
\&\fB\-mmcu=\fR\fImcu\fR  \fB\-mabsdata  \-maccumulate\-args  \-mcvt
\&\-mbranch\-cost=\fR\fIcost\fR  \fB\-mfuse\-add=\fR\fIlevel\fR  \fB\-mfuse\-move=\fR\fIlevel\fR
\&\fB\-mfuse\-move2  \-mcall\-prologues  \-mgas\-isr\-prologues  \-mint8  \-mflmap
\&\-mdouble=\fR\fIbits\fR  \fB\-mlong\-double=\fR\fIbits\fR  \fB\-mno\-call\-main
\&\-mn_flash=\fR\fIsize\fR  \fB\-mfract\-convert\-truncate  \-mno\-interrupts
\&\-mmain\-is\-OS_task  \-mrelax  \-mpmem\-wrap\-around
\&\-mrmw  \-mstrict\-X  \-mtiny\-stack
\&\-mrodata\-in\-ram  \-msplit\-bit\-shift  \-msplit\-ldst  \-mshort\-calls
\&\-mskip\-bug  \-muse\-nonzero\-bits  \-nodevicelib  \-nodevicespecs
\&\-Waddr\-space\-convert  \-Wmisspelled\-isr\fR
.Sp
\&\fIگزینه‌های Blackfin\fR (\fBBlackfin Options\fR)
\&\fB\-mcpu=\fR\fIcpu\fR[\fB\-\fR\fIsirevision\fR]
\&\fB\-msim  \-momit\-leaf\-frame\-pointer
\&\-mspecld\-anomaly  \-mcsync\-anomaly
\&\-mlow\-64k  \-mstack\-check\-l1  \-mid\-shared\-library
\&\-mleaf\-id\-shared\-library
\&\-mshared\-library\-id=\fR\fIn\fR
\&\fB\-msep\-data  \-mlong\-calls
\&\-mfast\-fp  \-minline\-plt  \-mmulticore  \-mcorea  \-mcoreb  \-msdram
\&\-micplb\fR
.Sp
\&\fIگزینه‌های C6X\fR (\fBC6X Options\fR)
\&\fB\-mbig\-endian  \-mlittle\-endian  \-march=\fR\fIcpu\fR
\&\fB\-msim  \-msdata=\fR\fIsdata\-type\fR  \fB\-mdsbt  \-mlong\-calls\fR
.Sp
\&\fIگزینه‌های CRIS\fR (\fBCRIS Options\fR)
\&\fB\-mcpu=\fR\fIcpu\fR  \fB\-march=\fR\fIcpu\fR
\&\fB\-mtune=\fR\fIcpu\fR  \fB\-mmax\-stackframe=\fR\fIn\fR
\&\fB\-metrax4  \-metrax100  \-mpdebug  \-mcc\-init  \-mno\-side\-effects
\&\-mstack\-align  \-mdata\-align  \-mconst\-align
\&\-m32\-bit  \-m16\-bit  \-m8\-bit  \-mno\-prologue\-epilogue
\&\-mbest\-lib\-options  \-moverride\-best\-lib\-options
\&\-mtrap\-using\-break8  \-mtrap\-unaligned\-atomic
\&\-munaligned\-atomic\-may\-use\-library
\&\-sim  \-sim2
\&\-mmul\-bug\-workaround\fR
.Sp
\&\fIگزینه‌های C\-SKY\fR (\fBC\-SKY Options\fR)
\&\fB\-march=\fR\fIarch\fR  \fB\-mcpu=\fR\fIcpu\fR
\&\fB\-mbig\-endian  \-mlittle\-endian
\&\-mfpu=\fR\fIfpu\fR  \fB\-mdouble\-float  \-mfdivdu
\&\-mfloat\-abi=\fR\fIname\fR
\&\fB\-melrw  \-mistack  \-mmp  \-mcp  \-mcache  \-msecurity  \-mtrust
\&\-mdsp  \-medsp  \-mvdsp
\&\-mdiv  \-msmart  \-mhigh\-registers  \-manchor
\&\-mpushpop  \-mmultiple\-stld  \-mconstpool  \-mstack\-size  \-mccrt
\&\-mbranch\-cost=\fR\fIn\fR  \fB\-msched\-prolog  \-msim\fR
.Sp
\&\fIگزینه‌های Cygwin و MinGW\fR (\fBCygwin and MinGW Options\fR)
\&\fB\-mconsole  \-mcrtdll=\fR\fIlibrary\fR  \fB\-mdll
\&\-mnop\-fun\-dllimport  \-mthreads
\&\-municode  \-mwin32  \-mwindows  \-fno\-set\-stack\-executable
\&\-fwritable\-relocated\-rdata  \-mpe\-aligned\-commons
\&\-muse\-libstdc\-wrappers\fR
.Sp
\&\fIگزینه‌های Darwin\fR (\fBDarwin Options\fR)
\&\fB\-all_load  \-allowable_client  \-arch\fR \fIname\fR
\&\fB\-arch_errors_fatal  \-asm_macosx_version_min=\fR\fIversion\fR
\&\fB\-bind_at_load  \-bundle  \-bundle_loader
\&\-client_name  \-compatibility_version  \-current_version
\&\-dead_strip
\&\-dependency\-file  \-dylib_file  \-dylinker  \-dylinker_install_name
\&\-dynamic  \-dynamiclib  \-exported_symbols_list
\&\-fapple\-kext  \-fconstant\-cfstrings  \-ffix\-and\-continue
\&\-filelist  \-findirect\-data  \-flat_namespace  \-force_cpusubtype_ALL
\&\-force_flat_namespace  \-framework\fR \fIname\fR  \fB\-gfull  \-gused
\&\-headerpad_max_install_names  \-iframework
\&\-image_base  \-init\fR \fIsymbol\-name\fR  \fB\-install_name  \-keep_private_externs
\&\-matt\-stubs  \-mconstant\-cfstrings  \-mdynamic\-no\-pic
\&\-mfix\-and\-continue  \-mkernel  \-mmacosx\-version\-min=\fR\fIversion\fR
\&\fB\-mone\-byte\-bool  \-msymbol\-stubs  \-mtarget\-linker\fR[\fB=\fR]\fIversion\fR
\&\fB\-nodefaultexport  \-nodefaultrpaths
\&\-pagezero_size  \-preload  \-read_only_relocs
\&\-sectalign  \-sectcreate
\&\-seg_addr_table
\&\-seg1addr  \-segaddr
\&\-segprot  \-segs_read_only_addr  \-segs_read_write_addr
\&\-sub_library  \-sub_umbrella
\&\-twolevel_namespace  \-twolevel_namespace_hints
\&\-umbrella  \-undefined  \-unexported_symbols_list
\&\-weak_framework\fR \fIname\fR  \fB\-weak_reference_mismatches
\&\-whatsloaded  \-whyload
\&\-F  \-ObjC  \-ObjC++  \-Wnonportable\-cfstrings\fR
.Sp
\&\fIگزینه‌های DEC Alpha\fR (\fBDEC Alpha Options\fR)
\&\fB\-mno\-fp\-regs  \-msoft\-float
\&\-mieee  \-mieee\-with\-inexact  \-mieee\-conformant
\&\-mfp\-trap\-mode=\fR\fImode\fR  \fB\-mfp\-rounding\-mode=\fR\fImode\fR
\&\fB\-mtrap\-precision=\fR\fImode\fR  \fB\-mbuild\-constants
\&\-mcpu=\fR\fIcpu\-type\fR  \fB\-mtune=\fR\fIcpu\-type\fR
\&\fB\-mbwx  \-mmax  \-mfix  \-mcix
\&\-msafe\-bwa  \-msafe\-partial
\&\-mfloat\-vax  \-mfloat\-ieee
\&\-mexplicit\-relocs  \-msmall\-data  \-mlarge\-data
\&\-msmall\-text  \-mlarge\-text
\&\-mmemory\-latency=\fR\fItime\fR
\&\fB\-mtls\-kernel  \-mtls\-size=\fR\fIbitsize\fR
\&\fB\-mlong\-double\-128  \-mlong\-double\-64\fR
.Sp
\&\fIگزینه‌های eBPF\fR (\fBeBPF Options\fR)
\&\fB\-mbig\-endian  \-mlittle\-endian
\&\-mframe\-limit=\fR\fIbytes\fR  \fB\-mxbpf  \-mco\-re  \-mjmpext  \-mjmp32
\&\-malu32  \-mv3\-atomics  \-mbswap  \-msdiv  \-msmov  \-mcpu=\fR\fIversion\fR
\&\fB\-masm=\fR\fIdialect\fR  \fB\-minline\-memops\-threshold=\fR\fIbytes\fR
\&\fB\-Wco\-re\fR
.Sp
\&\fIگزینه‌های FR30\fR (\fBFR30 Options\fR)
\&\fB\-msmall\-model  \-mno\-lsim\fR
.Sp
\&\fIگزینه‌های FRV\fR (\fBFRV Options\fR)
\&\fB\-mgpr\-32  \-mgpr\-64  \-mfpr\-32  \-mfpr\-64
\&\-mhard\-float  \-msoft\-float
\&\-malloc\-cc  \-mfixed\-cc  \-mdword  \-mdouble  \-mmedia  \-mmuladd
\&\-mfdpic  \-minline\-plt  \-mgprel\-ro  \-multilib\-library\-pic
\&\-mlinked\-fp  \-mlong\-calls  \-malign\-labels
\&\-mlibrary\-pic  \-macc\-4  \-macc\-8
\&\-mpack  \-mno\-eflags  \-mno\-cond\-move
\&\-mno\-optimize\-membar  \-mno\-scc  \-mno\-cond\-exec
\&\-mno\-vliw\-branch  \-mno\-multi\-cond\-exec  \-mno\-nested\-cond\-exec
\&\-mtomcat\-stats
\&\-mTLS  \-mtls
\&\-mcpu=\fR\fIcpu\fR
.Sp
\&\fIگزینه‌های FT32\fR (\fBFT32 Options\fR)
\&\fB\-msim  \-mnodiv  \-mft32b  \-mcompress  \-mnopm\fR
.Sp
\&\fIگزینه‌های GNU/Linux\fR (\fBGNU/Linux Options\fR)
\&\fB\-mglibc  \-muclibc  \-mmusl  \-mbionic  \-mandroid
\&\-tno\-android\-cc  \-tno\-android\-ld\fR
.Sp
\&\fIگزینه‌های H8/300\fR (\fBH8/300 Options\fR)
\&\fB\-mrelax  \-mh  \-ms  \-mn  \-msx  \-ms2600
\&\-mquickcall  \-mslowbyte  \-mexr  \-mint32  \-malign\-300\fR
.Sp
\&\fIگزینه‌های HPPA\fR (\fBHPPA Options\fR)
\&\fB\-march=\fR\fIarchitecture\-type\fR
\&\fB\-mno\-atomic\-libcalls
\&\-mcaller\-copies  \-mdisable\-fpregs  \-mdisable\-indexing
\&\-mordered  \-mfast\-indirect\-calls  \-mgas  \-mgnu\-ld   \-mhp\-ld
\&\-mfixed\-range=\fR\fIregister\-range\fR
\&\fB\-mcoherent\-ldcw  \-mlinker\-opt  \-mlong\-calls
\&\-mlong\-load\-store
\&\-mno\-space\-regs  \-msoft\-float  \-mpa\-risc\-1\-0
\&\-mpa\-risc\-1\-1  \-mpa\-risc\-2\-0  \-mportable\-runtime
\&\-mschedule=\fR\fIcpu\-type\fR  \fB\-msoft\-mult  \-msio  \-mwsio
\&\-munix=\fR\fIunix\-std\fR  \fB\-nolibdld  \-static  \-threads\fR
.Sp
\&\fIگزینه‌های IA\-64\fR (\fBIA\-64 Options\fR)
\&\fB\-mbig\-endian  \-mlittle\-endian  \-mgnu\-as  \-mgnu\-ld  \-mno\-pic
\&\-mvolatile\-asm\-stop  \-mregister\-names  \-msdata
\&\-mconstant\-gp  \-mauto\-pic
\&\-minline\-float\-divide\-min\-latency
\&\-minline\-float\-divide\-max\-throughput
\&\-mno\-inline\-float\-divide
\&\-minline\-int\-divide\-min\-latency
\&\-minline\-int\-divide\-max\-throughput
\&\-mno\-inline\-int\-divide
\&\-minline\-sqrt\-min\-latency  \-minline\-sqrt\-max\-throughput
\&\-mno\-inline\-sqrt
\&\-mdwarf2\-asm  \-mearly\-stop\-bits
\&\-mfixed\-range=\fR\fIregister\-range\fR  \fB\-mtls\-size=\fR\fItls\-size\fR
\&\fB\-mtune=\fR\fIcpu\-type\fR  \fB\-milp32  \-mlp64
\&\-msched\-br\-data\-spec  \-msched\-ar\-data\-spec  \-msched\-control\-spec
\&\-msched\-br\-in\-data\-spec  \-msched\-ar\-in\-data\-spec  \-msched\-in\-control\-spec
\&\-msched\-spec\-ldc  \-msched\-spec\-control\-ldc
\&\-msched\-stop\-bits\-after\-every\-cycle  \-msched\-count\-spec\-in\-critical\-path
\&\-msel\-sched\-dont\-check\-control\-spec  \-msched\-fp\-mem\-deps\-zero\-cost
\&\-msched\-max\-memory\-insns\-hard\-limit  \-msched\-max\-memory\-insns=\fR\fImax\-insns\fR
.Sp
\&\fIگزینه‌های LM32\fR (\fBLM32 Options\fR)
\&\fB\-mbarrel\-shift\-enabled  \-mdivide\-enabled  \-mmultiply\-enabled
\&\-msign\-extend\-enabled  \-muser\-enabled\fR
.Sp
\&\fIگزینه‌های LoongArch\fR (\fBLoongArch Options\fR)
\&\fB\-march=\fR\fIarch\-type\fR  \fB\-mtune=\fR\fItune\-type\fR  \fB\-mabi=\fR\fIbase\-abi\-type\fR
\&\fB\-mfpu=\fR\fIfpu\-type\fR  \fB\-msimd=\fR\fIsimd\-type\fR
\&\fB\-msoft\-float  \-msingle\-float  \-mdouble\-float  \-mlsx  \-mlasx
\&\-mbranch\-cost=\fR\fIn\fR  \fB\-maddr\-reg\-reg\-cost=\fR\fIn\fR  \fB\-mcheck\-zero\-division
\&\-mbreak\-code=\fR\fIcode\fR
\&\fB\-mcond\-move\-int  \-mcond\-move\-float
\&\-memcpy  \-mstrict\-align  \-G\fR \fInum\fR
\&\fB\-mmax\-inline\-memcpy\-size=\fR\fIn\fR
\&\fB\-mexplicit\-relocs=\fR\fIstyle\fR  \fB\-mexplicit\-relocs  \-mno\-explicit\-relocs
\&\-mdirect\-extern\-access
\&\-mcmodel=\fR\fIcode\-model\fR  \fB\-mrelax  \-mpass\-mrelax\-to\-as
\&\-mrecip  \-mrecip=\fR\fIopt\fR  \fB\-mfrecipe  \-mdiv32
\&\-mlam\-bh  \-mlamcas  \-mld\-seq\-sa
\&\-mscq  \-mtls\-dialect=\fR\fIopt\fR
\&\fB\-mannotate\-tablejump\fR
.Sp
\&\fIگزینه‌های LynxOS\fR (\fBLynxOS Options\fR)
\&\fB\-mshared  \-mthreads  \-mlegacy\-threads\fR
.Sp
\&\fIگزینه‌های M32C\fR (\fBM32C Options\fR)
\&\fB\-mcpu=\fR\fIcpu\fR  \fB\-msim  \-memregs=\fR\fInumber\fR
.Sp
\&\fIگزینه‌های M32R/D\fR (\fBM32R/D Options\fR)
\&\fB\-m32r2  \-m32rx  \-m32r
\&\-mdebug
\&\-malign\-loops
\&\-missue\-rate=\fR\fInumber\fR
\&\fB\-mbranch\-cost=\fR\fInumber\fR
\&\fB\-mmodel=\fR\fIcode\-size\-model\-type\fR
\&\fB\-msdata=\fR\fIsdata\-type\fR
\&\fB\-mno\-flush\-func  \-mflush\-func=\fR\fIname\fR
\&\fB\-mno\-flush\-trap  \-mflush\-trap=\fR\fInumber\fR
\&\fB\-G\fR \fInum\fR
.Sp
\&\fIگزینه‌های M680x0\fR (\fBM680x0 Options\fR)
\&\fB\-march=\fR\fIarch\fR  \fB\-mcpu=\fR\fIcpu\fR  \fB\-mtune=\fR\fItune\fR
\&\fB\-m68000  \-m68020  \-m68020\-40  \-m68020\-60  \-m68030  \-m68040
\&\-m68060  \-m68302  \-m68332  \-m68851
\&\-mcpu32  \-mfidoa  \-m5200  \-m5206e  \-m528x  \-m5307  \-m5407
\&\-mcfv4e  \-mbitfield  \-mc68000  \-mc68020
\&\-mrtd  \-mdiv  \-mshort
\&\-mhard\-float  \-m68881  \-msoft\-float  \-mpcrel
\&\-malign\-int  \-mstrict\-align  \-msep\-data
\&\-mshared\-library\-id=\fR\fIn\fR  \fB\-mid\-shared\-library
\&\-mxgot  \-mxtls  \-mlong\-jump\-table\-offsets\fR
.Sp
\&\fIگزینه‌های MCore\fR (\fBMCore Options\fR)
\&\fB\-mhardlit  \-mdiv  \-mrelax\-immediates
\&\-mwide\-bitfields
\&\-m4byte\-functions  \-mcallgraph\-data
\&\-mslow\-bytes  \-mno\-lsim
\&\-mlittle\-endian  \-mbig\-endian  \-m210  \-m340  \-mstack\-increment\fR
.Sp
\&\fIگزینه‌های MicroBlaze\fR (\fBMicroBlaze Options\fR)
\&\fB\-msoft\-float  \-mhard\-float  \-msmall\-divides  \-mcpu=\fR\fIcpu\fR
\&\fB\-mmemcpy  \-mxl\-soft\-mul  \-mxl\-soft\-div  \-mxl\-barrel\-shift
\&\-mxl\-pattern\-compare  \-mxl\-gp\-opt
\&\-mxl\-multiply\-high  \-mxl\-float\-convert  \-mxl\-float\-sqrt
\&\-mbig\-endian  \-mlittle\-endian  \-mxl\-reorder  \-mxl\-mode\-\fR\fIapp\-model\fR
\&\fB\-mxl\-prefetch  \-mpic\-data\-is\-text\-relative\fR
.Sp
\&\fIگزینه‌های MIPS\fR (\fBMIPS Options\fR)
\&\fB\-EL  \-EB  \-mel  \-meb  \-march=\fR\fIarch\fR  \fB\-mtune=\fR\fIarch\fR
\&\fB\-mips1  \-mips2  \-mips3  \-mips4  \-mips32  \-mips32r2  \-mips32r3  \-mips32r5
\&\-mips32r6  \-mips64  \-mips64r2  \-mips64r3  \-mips64r5  \-mips64r6
\&\-mips16  \-mmips16e2  \-mflip\-mips16
\&\-minterlink\-compressed  \-minterlink\-mips16
\&\-mabi=\fR\fIabi\fR  \fB\-mabicalls  \-mshared  \-mplt  \-mxgot
\&\-mgp32  \-mgp64  \-mfp32  \-mfpxx  \-mfp64  \-mhard\-float  \-msoft\-float
\&\-mno\-float  \-msingle\-float  \-mdouble\-float  \-modd\-spreg
\&\-mabs=\fR\fImode\fR  \fB\-mnan=\fR\fIencoding\fR
\&\fB\-mdsp  \-mdspr2  \-mmcu  \-meva  \-mvirt  \-mxpa  \-mcrc  \-mginv
\&\-mmicromips  \-mmsa
\&\-mloongson\-mmi  \-mloongson\-ext  \-mloongson\-ext2
\&\-mfpu=\fR\fIfpu\-type\fR
\&\fB\-msmartmips  \-mpaired\-single  \-mdmx  \-mips3d  \-mmt  \-mllsc
\&\-mlong64  \-mlong32  \-msym32
\&\-G\fR\fInum\fR  \fB\-mno\-local\-sdata  \-mno\-extern\-sdata  \-mno\-gopt
\&\-membedded\-data  \-muninit\-const\-in\-rodata
\&\-mcode\-readable=\fR\fIsetting\fR  \fB\-mno\-data\-in\-code  \-mcode\-xonly
\&\-msplit\-addresses  \-mexplicit\-relocs  \-mexplicit\-relocs=\fR\fIrelease\fR
\&\fB\-mno\-check\-zero\-division  \-mdivide\-traps  \-mdivide\-breaks
\&\-mno\-load\-store\-pairs
\&\-mstrict\-align  \-mno\-unaligned\-access
\&\-mmemcpy  \-mlong\-calls
\&\-mmad  \-mimadd  \-mno\-fused\-madd  \-nocpp
\&\-mfix\-24k  \-mfix\-r4000  \-mfix\-r4400  \-mfix\-r5900
\&\-mfix\-r10000  \-mfix\-rm7000  \-mfix\-vr4120  \-mfix\-vr4130  \-mfix\-sb1
\&\-mfix4300  \-mr10k\-cache\-barrier=\fR\fIsetting\fR
\&\fB\-mflush\-func=\fR\fIfunc\fR  \fB\-mno\-flush\-func
\&\-mbranch\-cost=\fR\fInum\fR  \fB\-mbranch\-likely
\&\-mcompact\-branches=\fR\fIpolicy\fR
\&\fB\-mno\-fp\-exceptions  \-mvr4130\-align  \-msynci  \-mno\-lxc1\-sxc1  \-mno\-madd4
\&\-mno\-relax\-pic\-calls  \-mmcount\-ra\-address
\&\-mframe\-header\-opt\fR.Sp
\&\fIگزینه‌های MMIX\fR (\fBMMIX Options\fR)
\&\fB\-mlibfuncs  \-mepsilon  \-mabi=gnu  \-mabi=mmixware
\&\-mzero\-extend  \-mknuthdiv  \-mtoplevel\-symbols
\&\-melf  \-mbranch\-predict  \-mbase\-addresses
\&\-msingle\-exit  \-mset\-data\-start=\fR\fIaddress\fR
\&\fB\-mset\-program\-start=\fR\fIaddress\fR  \fB\-mno\-set\-program\-start\fR
.Sp
\&\fIگزینه‌های MN10300\fR (\fBMN10300 Options\fR)
\&\fB\-mmult\-bug  \-mno\-mult\-bug
\&\-mam33  \-mam33\-2  \-mam34
\&\-mtune=\fR\fIcpu\-type\fR
\&\fB\-mno\-return\-pointer\-on\-d0
\&\-mno\-crt0  \-mrelax  \-mno\-liw  \-mno\-setlb\fR
.Sp
\&\fIگزینه‌های Moxie\fR (\fBMoxie Options\fR)
\&\fB\-meb  \-mel  \-mmul.x  \-mno\-crt0\fR
.Sp
\&\fIگزینه‌های MSP430\fR (\fBMSP430 Options\fR)
\&\fB\-msim  \-masm\-hex  \-mmcu=\fR\fIname\fR  \fB\-mlarge  \-msmall  \-mrelax
\&\-mwarn\-mcu  \-mwarn\-devices\-csv
\&\-mcode\-region=\fR\fIwhere\fR  \fB\-mdata\-region=\fR\fIwhere\fR
\&\fB\-muse\-lower\-region\-prefix
\&\-msilicon\-errata=\fR\fIname\fR[\fB,\fR\fIname\fR\fB...\fR]
\&\fB\-msilicon\-errata\-warn=\fR\fIname\fR[\fB,\fR\fIname\fR\fB...\fR]
\&\fB\-mhwmult=\fR\fItype\fR  \fB\-minrt  \-mtiny\-printf  \-mmax\-inline\-shift=\fR\fIn\fR
.Sp
\&\fIگزینه‌های NDS32\fR (\fBNDS32 Options\fR)
\&\fB\-mbig\-endian  \-mlittle\-endian  \-EB  \-EL
\&\-mabi=\fR\fIname\fR  \fB\-mfloat\-abi=\fR\fIname\fR
\&\fB\-mreduced\-regs  \-mfull\-regs
\&\-malways\-align  \-malign\-functions
\&\-mfp\-as\-gp  \-mcmov  \-mhw\-abs
\&\-mext\-perf  \-mext\-perf2  \-mext\-string  \-mext\-dsp
\&\-mext\-fpu\-fma  \-mext\-fpu\-sp  \-mext\-fpu\-dp
\&\-mv3push  \-m16\-bit  \-mvh
\&\-misr\-vector\-size=\fR\fInum\fR  \fB\-misr\-secure=\fR\fInum\fR
\&\fB\-mcache\-block\-size=\fR\fInum\fR
\&\fB\-march=\fR\fIarch\fR  \fB\-mcpu=\fR\fIcpu\fR
\&\fB\-mconfig\-fpu=\fR\fInum\fR  \fB\-mconfig\-mul=\fR\fItype\fR
\&\fB\-mconfig\-register\-ports=\fR\fIkind\fR
\&\fB\-mcmodel=\fR\fIcode\-model\fR
\&\fB\-mctor\-dtor  \-mrelax  \-mrelax\-hint
\&\-msched\-prolog\-epilog  \-mno\-ret\-in\-naked\-func
\&\-malways\-save\-lp   \-munaligned\-access  \-minline\-asm\-r15\fR
.Sp
\&\fIگزینه‌های Nvidia PTX\fR (\fBNvidia PTX Options\fR)
\&\fB\-m64  \-march=\fR\fIarch\fR  \fB\-misa=\fR\fIarch\fR  \fB\-march\-map=\fR\fIarch\fR
\&\fB\-mptx=\fR\fIversion\fR  \fB\-mmainkernel  \-moptimize
\&\-msoft\-stack  \-msoft\-stack\-reserve\-local=\fR\fIsize\fR
\&\fB\-muniform\-simt  \-mgomp\fR
.Sp
\&\fIگزینه‌های OpenRISC\fR (\fBOpenRISC Options\fR)
\&\fB\-mboard=\fR\fIname\fR  \fB\-mhard\-mul  \-mhard\-div
\&\-msoft\-mul  \-msoft\-div
\&\-msoft\-float  \-mhard\-float  \-mdouble\-float \-munordered\-float
\&\-mcmov  \-mror  \-mrori  \-msext  \-msfimm  \-mshftimm
\&\-mcmodel=\fR\fIcode\-model\fR
.Sp
\&\fIگزینه‌های PDP\-11\fR (\fBPDP\-11 Options\fR)
\&\fB\-mfpu  \-msoft\-float  \-mac0  \-m40  \-m45  \-m10
\&\-mint32  \-mint16
\&\-msplit  \-munix\-asm  \-mdec\-asm  \-mgnu\-asm  \-mlra\fR
.Sp
\&\fIگزینه‌های Picolibc\fR (\fBPicolibc Options\fR)
\&\fB\-\-oslib=\fR\fIlibrary\fR \fB\-\-crt0=\fR[\fBnone\fR|\fBminimal\fR|\fBhosted\fR|\fBsemihost\fR]
\&\fB\-\-printf=\fR[\fBd\fR|\fBf\fR|\fBl\fR|\fBi\fR|\fBm\fR]  \fB\-\-scanf=\fR[\fBd\fR|\fBf\fR|\fBl\fR|\fBi\fR|\fBm\fR]
.Sp
\&\fIگزینه‌های PowerPC\fR
گزینه‌های RS/6000 و PowerPC را ببینید.
.Sp
\&\fIگزینه‌های PRU\fR (\fBPRU Options\fR)
\&\fB\-mmcu=\fR\fImcu\fR  \fB\-minrt  \-mno\-relax  \-mloop
\&\-mmul  \-mfillzero  \-mabi=\fR\fIvariant\fR
.Sp
\&\fIگزینه‌های RISC\-V\fR (\fBRISC\-V Options\fR)
\&\fB\-mbranch\-cost=\fR\fIN\-instruction\fR
\&\fB\-mabi=\fR\fIABI\-string\fR
\&\fB\-mfdiv  \-mdiv
\&\-mno\-fence\-tso
\&\-misa\-spec=\fR\fIISA\-spec\-string\fR
\&\fB\-march=\fR[\fIISA\fR|\fIProfile\fR|\fIProfile_ISA\fR|\fIprocessor\-string\fR]
\&\fB\-mcpu=\fR\fIprocessor\-string\fR  \fB\-mtune=\fR\fIprocessor\-string\fR
\&\fB\-mpreferred\-stack\-boundary=\fR\fInum\fR
\&\fB\-msmall\-data\-limit=\fR\fIN\-bytes\fR
\&\fB\-msave\-restore  \-mno\-shorten\-memrefs
\&\-mstrict\-align  \-mscalar\-strict\-align  \-mno\-vector\-strict\-align
\&\-mcmodel=medlow  \-mcmodel=medany  \-mcmodel=large
\&\-mexplicit\-relocs  \-mrelax  \-mriscv\-attribute
\&\-malign\-data=\fR\fItype\fR
\&\fB\-mbig\-endian  \-mlittle\-endian
\&\-mstack\-protector\-guard=\fR\fIguard\fR  \fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR
\&\fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR
\&\fB\-mcsr\-check  \-momit\-leaf\-frame\-pointer  \-mmovcc
\&\-mno\-inline\-atomics  \-mno\-inline\-strlen
\&\-mno\-inline\-strcmp  \-mno\-inline\-strncmp
\&\-mstringop\-strategy=\fR\fIstrategy\fR
\&\fB\-mtls\-dialect=desc  \-mtls\-dialect=trad
\&\-mrvv\-vector\-bits=\fR\fIvalue\fR  \fB\-mrvv\-max\-lmul=\fR\fIvalue\fR
\&\fB\-madjust\-lmul\-cost  \-mmax\-vectorization  \-mno\-autovec\-segment\fR
.Sp
\&\fIگزینه‌های RL78\fR (\fBRL78 Options\fR)
\&\fB\-msim  \-mallregs  \-mrelax  \-mes0
\&\-mmul=none  \-mmul=g13  \-mmul=g14  \-mmul=rl78
\&\-mcpu=g10  \-mcpu=g13  \-mcpu=g14  \-mcpu=rl78
\&\-mg10  \-mg13  \-mg14  \-mrl78
\&\-msave\-mduc\-in\-interrupts\fR
.Sp
\&\fIگزینه‌های RS/6000 و PowerPC\fR (\fBRS/6000 and PowerPC Options\fR)
\&\fB\-mcpu=\fR\fIcpu\-type\fR
\&\fB\-mtune=\fR\fIcpu\-type\fR
\&\fB\-mcmodel=\fR\fIcode\-model\fR  \fB\-mprofile\-kernel
\&\-mpowerpc64
\&\-maltivec
\&\-mpowerpc\-gpopt  \-mpowerpc\-gfxopt  \-mmfcrf  \-mpopcntb  \-mpopcntd
\&\-mfprnd  \-mcmpb  \-mhard\-dfp
\&\-mfull\-toc  \-mminimal\-toc  \-mno\-fp\-in\-toc  \-mno\-sum\-in\-toc
\&\-maix64  \-maix32  \-m64  \-m32  \-mxl\-compat  \-mpe
\&\-malign\-power  \-malign\-natural
\&\-msoft\-float  \-mhard\-float  \-mmultiple  \-mupdate
\&\-mavoid\-indexed\-addresses
\&\-mfused\-madd  \-mbit\-align  \-mbit\-word
\&\-mstrict\-align  \-mrelocatable  \-mrelocatable\-lib
\&\-mlittle  \-mlittle\-endian  \-mbig  \-mbig\-endian
\&\-mdynamic\-no\-pic  \-msingle\-pic\-base
\&\-mprioritize\-restricted\-insns=\fR\fIpriority\fR
\&\fB\-msched\-costly\-dep=\fR\fIdependence_type\fR
\&\fB\-minsert\-sched\-nops=\fR\fIscheme\fR
\&\fB\-mcall\-aixdesc  \-mcall\-eabi  \-mcall\-freebsd
\&\-mcall\-linux  \-mcall\-netbsd  \-mcall\-openbsd
\&\-mcall\-sysv  \-mcall\-sysv\-eabi  \-mcall\-sysv\-noeabi
\&\-mtraceback=\fR\fItraceback_type\fR
\&\fB\-maix\-struct\-return  \-msvr4\-struct\-return
\&\-mabi=\fR\fIabi\-type\fR  \fB\-msecure\-plt  \-mbss\-plt
\&\-msplit\-patch\-nops
\&\-mregnames  \-mlongcall  \-mpltseq  \-mtls\-markers
\&\-mblock\-move\-inline\-limit=\fR\fInum\fR
\&\fB\-mblock\-compare\-inline\-limit=\fR\fInum\fR
\&\fB\-mblock\-compare\-inline\-loop\-limit=\fR\fInum\fR
\&\fB\-mblock\-ops\-unaligned\-vsx
\&\-mstring\-compare\-inline\-limit=\fR\fInum\fR
\&\fB\-misel  \-mvsx  \-mvrsave  \-mmulhw  \-mdlmzb  \-mprototype
\&\-msim  \-mmvme  \-mads  \-myellowknife  \-memb  \-meabi  \-msdata
\&\-msdata=\fR\fIopt\fR  \fB\-mreadonly\-in\-sdata  \-mvxworks  \-G\fR \fInum\fR
\&\fB\-mrecip  \-mrecip=\fR\fIopt\fR  \fB\-mno\-recip  \-mrecip\-precision
\&\-mveclibabi=\fR\fItype\fR  \fB\-mfriz
\&\-mpointers\-to\-nested\-functions  \-msave\-toc\-indirect  \-mpower8\-fusion
\&\-mcrypto  \-mhtm  \-mquad\-memory  \-mquad\-memory\-atomic
\&\-mcompat\-align\-parm
\&\-mfloat128  \-mfloat128\-hardware
\&\-mgnu\-attribute
\&\-mstack\-protector\-guard=\fR\fIguard\fR  \fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR
\&\fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR  \fB\-mprefixed
\&\-mpcrel  \-mmma  \-mdense\-math  \-mrop\-protect  \-mprivileged
\&\-mno\-splat\-word\-constant  \-mno\-splat\-float\-constant
\&\-mno\-ieee128\-constant  \-mno\-warn\-altivec\-long\fR
.Sp
\&\fIگزینه‌های RX\fR (\fBRX Options\fR)
\&\fB\-m64bit\-doubles  \-m32bit\-doubles  \-fpu  \-nofpu
\&\-mcpu=\fR\fIname\fR
\&\fB\-mbig\-endian\-data  \-mlittle\-endian\-data
\&\-msmall\-data\-limit=\fR\fIN\fR
\&\fB\-msim  \-mas100\-syntax  \-mrelax
\&\-mmax\-constant\-size=\fR\fIN\fR  \fB\-mint\-register=\fR\fIN\fR
\&\fB\-mpid  \-mno\-allow\-string\-insns  \-mjsr
\&\-mno\-warn\-multiple\-fast\-interrupts  \-msave\-acc\-in\-interrupts
\&\-mlra\fR
.Sp
\&\fIگزینه‌های S/390 و zSeries\fR (\fBS/390 and zSeries Options\fR)
\&\fB\-mtune=\fR\fIcpu\-type\fR  \fB\-march=\fR\fIcpu\-type\fR
\&\fB\-mhard\-float  \-msoft\-float  \-mhard\-dfp
\&\-mlong\-double\-64  \-mlong\-double\-128
\&\-mbackchain  \-mpacked\-stack
\&\-msmall\-exec  \-mmvcle
\&\-m64  \-m31  \-mdebug  \-mesa  \-mzarch
\&\-mhtm  \-mvx  \-mzvector
\&\-mtpf\-trace  \-mtpf\-trace\-skip  \-mmain
\&\-mfused\-madd  \-mno\-fused\-madd
\&\-mwarn\-framesize=\fR\fIframesize\fR  \fB\-mwarn\-dynamicstack
\&\-mstack\-size=\fR\fIstack\-size\fR  \fB\-mno\-stack\-size
\&\-mstack\-guard=\fR\fIstack\-guard\fR  \fB\-mno\-stack\-guard
\&\-mstack\-protector\-guard=\fR\fIguard\fR
\&\fB\-mstack\-protector\-guard\-record
\&\-mhotpatch=\fR\fIpre\-halfwords\fR\fB,\fR\fIpost\-halfwords\fR
\&\fB\-mno\-pic\-data\-is\-text\-relative
\&\-mindirect\-branch=\fR\fIchoice\fR
\&\fB\-mindirect\-branch\-jump=\fR\fIchoice\fR  \fB\-mindirect\-branch\-call=\fR\fIchoice\fR
\&\fB\-mfunction\-return=\fR\fIchoice\fR
\&\fB\-mfunction\-return\-mem=\fR\fIchoice\fR  \fB\-mfunction\-return\-reg=\fR\fIchoice\fR
\&\fB\-mindirect\-branch\-table
\&\-mfentry  \-mrecord\-mcount  \-mnop\-mcount
\&\-mpreserve\-args  \-munaliged\-symbols\fR
.Sp
\&\fIگزینه‌های SH\fR (\fBSH Options\fR)
\&\fB\-m1  \-m2  \-m2e
\&\-m2a  \-m2a\-nofpu  \-m2a\-single  \-m2a\-single\-only
\&\-m3  \-m3e
\&\-m4  \-m4\-nofpu  \-m4\-single  \-m4\-single\-only
\&\-m4\-100  \-m4\-100\-nofpu  \-m4\-100\-single  \-m4\-100\-single\-only
\&\-m4\-200  \-m4\-200\-nofpu  \-m4\-200\-single  \-m4\-200\-single\-only
\&\-m4\-300  \-m4\-300\-nofpu  \-m4\-300\-single  \-m4\-300\-single\-only
\&\-m4\-340  \-m4\-400  \-m4\-500
\&\-m4a  \-m4al  \-m4a\-nofpu  \-m4a\-single  \-m4a\-single\-only
\&\-mb  \-ml  \-mdalign  \-mrelax
\&\-mbigtable  \-mbitops  \-mfmovd  \-mrenesas  \-mnomacsave
\&\-mieee  \-misize  \-minline\-ic_invalidate
\&\-mprefergot  \-musermode  \-multcost=\fR\fInumber\fR  \fB\-mdiv=\fR\fIstrategy\fR
\&\fB\-mdivsi3_libfunc=\fR\fIname\fR  \fB\-mfixed\-range=\fR\fIregister\-range\fR
\&\fB\-maccumulate\-outgoing\-args
\&\-matomic\-model=\fR\fIatomic\-model\fR
\&\fB\-mbranch\-cost=\fR\fInum\fR  \fB\-mzdcbranch
\&\-mcbranch\-force\-delay\-slot
\&\-mfsca  \-mfsrra
\&\-mpretend\-cmove  \-mfdpic  \-mtas  \-mlra\fR
.Sp
\&\fIگزینه‌های Solaris 2\fR (\fBSolaris 2 Options\fR)
\&\fB\-mclear\-hwcap  \-mno\-clear\-hwcap  \-mimpure\-text  \-mno\-impure\-text
\&\-gsctf\fR
.Sp
\&\fIگزینه‌های SPARC\fR (\fBSPARC Options\fR)
\&\fB\-mcpu=\fR\fIcpu\-type\fR
\&\fB\-mtune=\fR\fIcpu\-type\fR
\&\fB\-mcmodel=\fR\fIcode\-model\fR
\&\fB\-mmemory\-model=\fR\fImem\-model\fR
\&\fB\-m32  \-m64  \-mptr32  \-mptr64  \-mapp\-regs
\&\-mfaster\-structs  \-mflat
\&\-mfpu  \-mhard\-float  \-msoft\-float
\&\-mhard\-quad\-float  \-msoft\-quad\-float
\&\-mstack\-bias  \-mstd\-struct\-return
\&\-munaligned\-doubles  \-muser\-mode
\&\-mv8plus  \-mvis
\&\-mvis2  \-mvis3  \-mvis3b  \-mvis4  \-mvis4b
\&\-mcbcond  \-mfmaf  \-mfsmuld  \-mpopc  \-msubxc
\&\-mfix\-at697f  \-mfix\-ut699  \-mfix\-ut700  \-mfix\-gr712rc\fR
.Sp
\&\fIگزینه‌های System V\fR (\fBSystem V Options\fR)
\&\fB\-YP,\fR\fIpaths\fR  \fB\-Ym,\fR\fIdir\fR
.Sp
\&\fIگزینه‌های V850\fR (\fBV850 Options\fR)
\&\fB\-mlong\-calls  \-mep
\&\-mprolog\-function  \-mspace
\&\-mtda=\fR\fIn\fR  \fB\-msda=\fR\fIn\fR  \fB\-mzda=\fR\fIn\fR
\&\fB\-mv850  \-mv850e3v5  \-m850e2v4  \-mv850e2v3
\&\-mv850e2  \-mv850e1  \-mv850es  \-mv850e
\&\-mdisable\-callt  \-mrelax  \-mlong\-jumps
\&\-msoft\-float  \-mhard\-float  \-mloop
\&\-mrh850\-abi  \-mghs  \-mgcc\-abi
\&\-m8byte\-align  \-mbig\-switch  \-mapp\-regs  \-msmall\-sld
\&\-mno\-strict\-align  \-mjump\-tables\-in\-data\-section\fR
.Sp
\&\fIگزینه‌های VAX\fR (\fBVAX Options\fR)
\&\fB\-munix  \-mgnu  \-md  \-md\-float  \-mg  \-mg\-float  \-mlra
\&\-mvaxc\-alignment  \-mqmath\fR.Sp
\&\fIگزینه‌های Visium\fR (\fBVisium Options\fR)
\&\fB\-mdebug  \-msim  \-mfpu  \-mhard\-float  \-msoft\-float
\&\-mcpu=\fR\fIcpu\-type\fR  \fB\-mtune=\fR\fIcpu\-type\fR  \fB\-msv\-mode  \-muser\-mode\fR
.Sp
\&\fIگزینه‌های VMS\fR (\fBVMS Options\fR)
\&\fB\-mvms\-return\-codes  \-mdebug\-main=\fR\fIprefix\fR  \fB\-mmalloc64
\&\-mpointer\-size=\fR\fIsize\fR
.Sp
\&\fIگزینه‌های VxWorks\fR (\fBVxWorks Options\fR)
\&\fB\-mrtp  \-msmp  \-mvthreads  \-non\-static  \-Bstatic  \-Bdynamic
\&\-Xbind\-lazy  \-Xbind\-now\fR
.Sp
\&\fIگزینه‌های x86\fR (\fBx86 Options\fR)
\&\fB\-mtune=\fR\fIcpu\-type\fR  \fB\-march=\fR\fIcpu\-type\fR
\&\fB\-mtune\-ctrl=\fR\fIfeature\-list\fR  \fB\-mdump\-tune\-features  \-mno\-default
\&\-mfpmath=\fR\fIunit\fR
\&\fB\-masm=\fR\fIdialect\fR  \fB\-mno\-fancy\-math\-387
\&\-mno\-fp\-ret\-in\-387  \-m80387  \-mhard\-float  \-msoft\-float  \-mieee\-fp
\&\-mrtd  \-malign\-double
\&\-mpreferred\-stack\-boundary=\fR\fInum\fR
\&\fB\-mincoming\-stack\-boundary=\fR\fInum\fR
\&\fB\-mcld  \-mcx16  \-msahf  \-mmovbe  \-mcrc32  \-mmwait
\&\-mrecip  \-mrecip=\fR\fIopt\fR
\&\fB\-mvzeroupper  \-mstv  \-mprefer\-avx128  \-mprefer\-vector\-width=\fR\fIopt\fR
\&\fB\-mpartial\-vector\-fp\-math
\&\-mmove\-max=\fR\fIbits\fR  \fB\-mstore\-max=\fR\fIbits\fR
\&\fB\-mnoreturn\-no\-callee\-saved\-registers
\&\-mmmx  \-msse  \-msse2  \-msse3  \-mssse3  \-msse4.1  \-msse4.2  \-msse4  \-mavx
\&\-mavx2  \-mavx512f  \-mavx512cd  \-mavx512vl
\&\-mavx512bw  \-mavx512dq  \-mavx512ifma  \-mavx512vbmi  \-msha  \-maes
\&\-mpclmul  \-mfsgsbase  \-mrdrnd  \-mf16c  \-mfma  \-mpconfig  \-mwbnoinvd
\&\-mptwrite  \-mclflushopt  \-mclwb  \-mxsavec  \-mxsaves
\&\-msse4a  \-m3dnow  \-m3dnowa  \-mpopcnt  \-mabm  \-mbmi  \-mtbm  \-mfma4  \-mxop
\&\-madx  \-mlzcnt  \-mbmi2  \-mfxsr  \-mxsave  \-mxsaveopt  \-mrtm  \-mhle  \-mlwp
\&\-mmwaitx  \-mclzero  \-mpku  \-mgfni  \-mvaes  \-mwaitpkg
\&\-mshstk  \-mmanual\-endbr  \-mcet\-switch  \-mforce\-indirect\-call
\&\-mavx512vbmi2  \-mavx512bf16  \-menqcmd
\&\-mvpclmulqdq  \-mavx512bitalg  \-mmovdiri  \-mmovdir64b  \-mavx512vpopcntdq
\&\-mavx512vnni  \-mprfchw  \-mrdpid
\&\-mrdseed  \-msgx  \-mavx512vp2intersect  \-mserialize  \-mtsxldtrk
\&\-mamx\-tile  \-mamx\-int8  \-mamx\-bf16  \-muintr  \-mhreset
\&\-mavxvnni  \-mamx\-fp8  \-mavx512fp16  \-mavxifma  \-mavxvnniint8
\&\-mavxneconvert  \-mcmpccxadd  \-mamx\-fp16  \-mprefetchi  \-mraoint
\&\-mamx\-complex  \-mavxvnniint16  \-msm3  \-msha512  \-msm4  \-mapxf
\&\-musermsr  \-mavx10.1  \-mavx10.2  \-mamx\-avx512  \-mamx\-tf32  \-mmovrs
\&\-mamx\-movrs  \-mavx512bmm  \-mcldemote  \-mms\-bitfields
\&\-mno\-align\-stringops  \-minline\-all\-stringops
\&\-minline\-stringops\-dynamically  \-mstringop\-strategy=\fR\fIalg\fR
\&\fB\-mkl  \-mwidekl
\&\-mmemcpy\-strategy=\fR\fIstrategy\fR  \fB\-mmemset\-strategy=\fR\fIstrategy\fR
\&\fB\-mpush\-args  \-maccumulate\-outgoing\-args  \-m128bit\-long\-double
\&\-m96bit\-long\-double  \-mlong\-double\-64  \-mlong\-double\-80  \-mlong\-double\-128
\&\-mregparm=\fR\fInum\fR  \fB\-msseregparm
\&\-mveclibabi=\fR\fItype\fR  \fB\-mvect8\-ret\-in\-mem
\&\-mpc32  \-mpc64  \-mpc80  \-mdaz\-ftz  \-mstackrealign  \-mstack\-arg\-probe
\&\-momit\-leaf\-frame\-pointer  \-mno\-red\-zone  \-mno\-tls\-direct\-seg\-refs
\&\-mcmodel=\fR\fIcode\-model\fR  \fB\-mabi=\fR\fIname\fR  \fB\-maddress\-mode=\fR\fImode\fR
\&\fB\-m32  \-m64  \-mx32  \-m16  \-miamcu  \-mlarge\-data\-threshold=\fR\fInum\fR
\&\fB\-msse2avx  \-mfentry  \-mrecord\-mcount  \-mnop\-mcount  \-m8bit\-idiv
\&\-minstrument\-return=\fR\fItype\fR  \fB\-mrecord\-return
\&\-mfentry\-name=\fR\fIname\fR  \fB\-mfentry\-section=\fR\fIname\fR
\&\fB\-mskip\-rax\-setup
\&\-mavx256\-split\-unaligned\-load  \-mavx256\-split\-unaligned\-store
\&\-malign\-data=\fR\fItype\fR  \fB\-mstack\-protector\-guard=\fR\fIguard\fR
\&\fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR
\&\fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR
\&\fB\-mstack\-protector\-guard\-symbol=\fR\fIsymbol\fR
\&\fB\-mgeneral\-regs\-only  \-mcall\-ms2sysv\-xlogues  \-mtls\-dialect=\fR\fItype\fR
\&\fB\-mrelax\-cmpxchg\-loop
\&\-mindirect\-branch=\fR\fIchoice\fR  \fB\-mfunction\-return=\fR\fIchoice\fR
\&\fB\-mindirect\-branch\-register  \-mharden\-sls=\fR\fIchoice\fR
\&\fB\-mindirect\-branch\-cs\-prefix  \-mapx\-inline\-asm\-use\-gpr32
\&\-mgather  \-mscatter
\&\-mneeded  \-mno\-direct\-extern\-access
\&\-munroll\-only\-small\-loops  \-mdispatch\-scheduler  \-mlam=\fR\fIchoice\fR
.Sp
\&\fIگزینه‌های x86 Windows\fR
گزینه‌های Cygwin و MinGW را ببینید.
.Sp
\&\fIگزینه‌های Xstormy16\fR (\fBXstormy16 Options\fR)
\&\fB\-msim\fR
.Sp
\&\fIگزینه‌های Xtensa\fR (\fBXtensa Options\fR)
\&\fB\-mconst16  \-mforce\-no\-pic  \-mno\-serialize\-volatile
\&\-mtext\-section\-literals  \-mauto\-litpools  \-mno\-target\-align
\&\-mlongcalls  \-mabi=\fR\fIabi\-type\fR
\&\fB\-mextra\-l32r\-costs=\fR\fIcycles\fR  \fB\-mstrict\-align\fR
.Sp
\&\fIگزینه‌های zSeries\fR
گزینه‌های S/390 و zSeries را ببینید..SS "گزینه‌های کنترل نوع خروجی"
.IX Subsection "Options Controlling the Kind of Output"
همگردانی می‌تواند تا چهار مرحله را در بر گیرد: پیش‌پردازش، خودِ همگردانی، اسمبل و پیوند، که همواره به همین ترتیب انجام می‌شوند. GCC قادر است چندین فایل را پیش‌پردازش و همگردانی کرده و آن‌ها را به چند فایل ورودی اسمبلر، یا به یک فایل ورودی اسمبلر تبدیل کند؛ سپس هر فایل ورودی اسمبلر یک فایل شیء تولید می‌کند و در نهایت، مرحلهٔ پیوند تمام فایل‌های شیء (چه آن‌هایی که به‌تازگی همگردانی شده‌اند و چه آن‌هایی که به عنوان ورودی تعیین شده‌اند) را در قالب یک فایل اجرایی با هم ترکیب می‌کند.
.PP
برای هر فایل ورودی معین، پسوند نام فایل مشخص می‌کند که چه نوع همگردانی‌ای انجام شود:
.IP \fIfile\fR\fB.c\fR 4
.IX Item "file.c"
کد منبع C که باید پیش‌پردازش شود.
.IP \fIfile\fR\fB.i\fR 4
.IX Item "file.i"
کد منبع C که نباید پیش‌پردازش شود.
.IP \fIfile\fR\fB.ii\fR 4
.IX Item "file.ii"
کد منبع ++C که نباید پیش‌پردازش شود.
.IP \fIfile\fR\fB.m\fR 4
.IX Item "file.m"
کد منبع Objective\-C. توجه داشته باشید که برای کارکرد برنامهٔ Objective\-C، باید آن را با کتابخانهٔ \fIlibobjc\fR پیوند دهید.
.IP \fIfile\fR\fB.mi\fR 4
.IX Item "file.mi"
کد منبع Objective\-C که نباید پیش‌پردازش شود.
.IP \fIfile\fR\fB.mm\fR 4
.IX Item "file.mm"
.PD 0
.IP \fIfile\fR\fB.M\fR 4
.IX Item "file.M"
.PD
کد منبع ++Objective\-C. توجه داشته باشید که برای کارکرد برنامهٔ ++Objective\-C، باید آن را با کتابخانهٔ \fIlibobjc\fR پیوند دهید. توجه داشته باشید که \fB.M\fR دقیقاً به یک حرف بزرگ M اشاره دارد.
.IP \fIfile\fR\fB.mii\fR 4
.IX Item "file.mii"
کد منبع ++Objective\-C که نباید پیش‌پردازش شود.
.IP \fIfile\fR\fB.h\fR 4
.IX Item "file.h"
فایل سرآیند C، ‏++C، ‏Objective\-C یا ++Objective\-C برای تبدیل شدن به یک سرآیند ازپیش‌همگردانی‌شده (پیش‌فرض)، یا فایل سرآیند C یا ++C برای تبدیل شدن به مشخصات Ada (از طریق سوییچ \fB\-fdump\-ada\-spec\fR).
.IP \fIfile\fR\fB.cc\fR 4
.IX Item "file.cc"
.PD 0
.IP \fIfile\fR\fB.cp\fR 4
.IX Item "file.cp"
.IP \fIfile\fR\fB.cxx\fR 4
.IX Item "file.cxx"
.IP \fIfile\fR\fB.cpp\fR 4
.IX Item "file.cpp"
.IP \fIfile\fR\fB.CPP\fR 4
.IX Item "file.CPP"
.IP \fIfile\fR\fB.c++\fR 4
.IX Item "file.c++"
.IP \fIfile\fR\fB.C\fR 4
.IX Item "file.C"
.PD
کد منبع ++C که باید پیش‌پردازش شود. توجه داشته باشید که در \fB.cxx\fR، هر دو حرف آخر باید دقیقاً \fBx\fR باشند. به همین ترتیب، \&\fB.C\fR دقیقاً به یک حرف بزرگ C اشاره دارد.
.IP \fIfile\fR\fB.mm\fR 4
.IX Item "file.mm"
.PD 0
.IP \fIfile\fR\fB.M\fR 4
.IX Item "file.M"
.PD
کد منبع ++Objective\-C که باید پیش‌پردازش شود.
.IP \fIfile\fR\fB.mii\fR 4
.IX Item "file.mii"
کد منبع ++Objective\-C که نباید پیش‌پردازش شود.
.IP \fIfile\fR\fB.hh\fR 4
.IX Item "file.hh"
.PD 0
.IP \fIfile\fR\fB.H\fR 4
.IX Item "file.H"
.IP \fIfile\fR\fB.hp\fR 4
.IX Item "file.hp"
.IP \fIfile\fR\fB.hxx\fR 4
.IX Item "file.hxx"
.IP \fIfile\fR\fB.hpp\fR 4
.IX Item "file.hpp"
.IP \fIfile\fR\fB.HPP\fR 4
.IX Item "file.HPP"
.IP \fIfile\fR\fB.h++\fR 4
.IX Item "file.h++"
.IP \fIfile\fR\fB.tcc\fR 4
.IX Item "file.tcc"
.PD
فایل سرآیند ++C برای تبدیل شدن به یک سرآیند ازپیش‌همگردانی‌شده یا مشخصات Ada.
.IP \fIfile\fR\fB.f\fR 4
.IX Item "file.f"
.PD 0
.IP \fIfile\fR\fB.for\fR 4
.IX Item "file.for"
.IP \fIfile\fR\fB.ftn\fR 4
.IX Item "file.ftn"
.IP \fIfile\fR\fB.fi\fR 4
.IX Item "file.fi"
.PD
کد منبع Fortran با قالب ثابت که نباید پیش‌پردازش شود.
.IP \fIfile\fR\fB.F\fR 4
.IX Item "file.F"
.PD 0
.IP \fIfile\fR\fB.FOR\fR 4
.IX Item "file.FOR"
.IP \fIfile\fR\fB.fpp\fR 4
.IX Item "file.fpp"
.IP \fIfile\fR\fB.FPP\fR 4
.IX Item "file.FPP"
.IP \fIfile\fR\fB.FTN\fR 4
.IX Item "file.FTN"
.PD
کد منبع Fortran با قالب ثابت که باید پیش‌پردازش شود (با استفاده از پیش‌پردازندهٔ سنتی).
.IP \fIfile\fR\fB.f90\fR 4
.IX Item "file.f90"
.PD 0
.IP \fIfile\fR\fB.f95\fR 4
.IX Item "file.f95"
.IP \fIfile\fR\fB.f03\fR 4
.IX Item "file.f03"
.IP \fIfile\fR\fB.f08\fR 4
.IX Item "file.f08"
.IP \fIfile\fR\fB.fii\fR 4
.IX Item "file.fii"
.PD
کد منبع Fortran با قالب آزاد که نباید پیش‌پردازش شود.
.IP \fIfile\fR\fB.F90\fR 4
.IX Item "file.F90"
.PD 0
.IP \fIfile\fR\fB.F95\fR 4
.IX Item "file.F95"
.IP \fIfile\fR\fB.F03\fR 4
.IX Item "file.F03"
.IP \fIfile\fR\fB.F08\fR 4
.IX Item "file.F08"
.PD
کد منبع Fortran با قالب آزاد که باید پیش‌پردازش شود (با استفاده از پیش‌پردازندهٔ سنتی).
.IP \fIfile\fR\fB.cob\fR 4
.IX Item "file.cob"
.PD 0
.IP \fIfile\fR\fB.COB\fR 4
.IX Item "file.COB"
.IP \fIfile\fR\fB.cbl\fR 4
.IX Item "file.cbl"
.IP \fIfile\fR\fB.CBL\fR 4
.IX Item "file.CBL"
.PD
کد منبع COBOL.
.IP \fIfile\fR\fB.go\fR 4
.IX Item "file.go"
کد منبع Go.
.IP \fIfile\fR\fB.d\fR 4
.IX Item "file.d"
کد منبع D.
.IP \fIfile\fR\fB.di\fR 4
.IX Item "file.di"
فایل واسط D.
.IP \fIfile\fR\fB.dd\fR 4
.IX Item "file.dd"
کد مستندات D ‏(Ddoc).
.IP \fIfile\fR\fB.ads\fR 4
.IX Item "file.ads"
فایل کد منبع Ada که شامل اعلان یک واحد کتابخانه‌ای (اعلان یک بسته، زیربرنامه، یا عام (generic)، یا نمونه‌سازی یک شیء عام)، یا اعلان تغییرنام واحد کتابخانه‌ای (اعلان تغییرنام یک بسته، عام، یا زیربرنامه) است. به چنین فایل‌هایی \fIspecs\fR نیز می‌گویند.
.IP \fIfile\fR\fB.adb\fR 4
.IX Item "file.adb"
فایل کد منبع Ada شامل بدنهٔ واحد کتابخانه‌ای (بدنهٔ یک زیربرنامه یا بسته). به چنین فایل‌هایی \fIbodies\fR نیز می‌گویند.
.IP \fIfile\fR\fB.s\fR 4
.IX Item "file.s"
کد اسمبلی..IP \fIfile\fR\fB.S\fR 4
.IX Item "file.S"
.PD 0
.IP \fIfile\fR\fB.sx\fR 4
.IX Item "file.sx"
.PD
کد اسمبلی که باید پیش‌پردازش شود.
.IP \fIother\fR 4
.IX Item "other"
یک فایل شیء (object file) که مستقیماً به مرحلهٔ پیوند (linking) فرستاده می‌شود.
با هر نام فایلی بدون پسوند شناخته‌شده، به این صورت رفتار می‌شود.
.PP
می‌توانید زبان ورودی را به‌طور صریح با گزینهٔ \fB\-x\fR مشخص کنید:
.IP "\fB\-x\fR \fIlanguage\fR" 4
.IX Item "-x language"
.PD 0
.IP \fB\-\-language=\fR\fIlanguage\fR 4
.IX Item "--language=language"
.IP "\fB\-\-language\fR \fIlanguage\fR" 4
.IX Item "--language language"
.PD
زبان (\fIlanguage\fR) را به‌طور صریح برای فایل‌های ورودی پس از آن مشخص می‌کند
(به جای اینکه به کامپایلر اجازه داده شود پیش‌فرضی را بر اساس پسوند نام فایل
انتخاب کند). این گزینه بر همهٔ فایل‌های ورودی بعدی اعمال می‌شود تا زمانی که
گزینهٔ \fB\-x\fR بعدی مشخص شود. مقادیر ممکن برای \fIlanguage\fR عبارتند از:
.Sp
.Vb 10
\&        c  c\-header  cpp\-output
\&        c++  c++\-header  c++\-system\-header c++\-user\-header c++\-cpp\-output
\&        c++\-system\-module
\&        objective\-c  objective\-c\-header  objective\-c\-cpp\-output  objc\-cpp\-output
\&        objective\-c++  objective\-c++\-header  objective\-c++\-cpp\-output
\&        objc++\-cpp\-output
\&        assembler  assembler\-with\-cpp
\&        ada  adascil  adawhy
\&        cobol
\&        d
\&        f77  f77\-cpp\-input  f95  f95\-cpp\-input
\&        go
\&        modula\-2  modula\-2\-cpp\-output
\&        rust
\&        algol68
\&        lto
.Ve
.Sp
توجه داشته باشید که \fB\-x\fR نشان‌دهندهٔ استاندارد خاصی از زبان نیست.
برای مثال، \fB\-x f77\fR ممکن است برای برخی از کدهای منبع قدیمی‌تر به
\fB\-std=legacy\fR نیز نیاز داشته باشد.
.IP "\fB\-x none\fR" 4
.IX Item "-x none"
هرگونه تعیین زبان را غیرفعال می‌کند، به‌طوری که با فایل‌های بعدی بر اساس پسوند
نام آن‌ها رفتار می‌شود (همان‌طور که گویی اصلاً از \fB\-x\fR استفاده نشده است).
.PP
اگر فقط برخی از مراحل کامپایل را می‌خواهید، می‌توانید از \&\fB\-x\fR (یا پسوندهای
نام فایل) استفاده کنید تا به \fBgcc\fR بگویید از کجا شروع کند، و از یکی از
گزینه‌های \fB\-c\fR، \fB\-S\fR یا \fB\-E\fR برای تعیین محل توقف \&\fBgcc\fR بهره
بگیرید. توجه داشته باشید که برخی ترکیب‌ها (برای مثال، \&\fB\-x cpp\-output \-E\fR)
به \fBgcc\fR دستور می‌دهند که اصلاً هیچ کاری انجام ندهد.
.IP \fB\-c\fR 4
.IX Item "-c"
.PD 0
.IP \fB\-\-compile\fR 4
.IX Item "--compile"
.PD
فایل‌های منبع را کامپایل یا اسمبل می‌کند، اما آن‌ها را پیوند (link) نمی‌دهد.
مرحلهٔ پیونددهی اساساً انجام نمی‌شود. خروجی نهایی به شکل یک فایل شیء (object file)
به ازای هر فایل منبع خواهد بود.
.Sp
به‌طور پیش‌فرض، نام فایل شیء برای یک فایل منبع با جایگزینی پسوند \fB.c\fR،
\fB.i\fR، \fB.s\fR و غیره با \fB.o\fR ساخته می‌شود.
.Sp
فایل‌های ورودی ناشناخته که نیازی به کامپایل یا اسمبل ندارند، نادیده گرفته می‌شوند.
.IP \fB\-S\fR 4
.IX Item "-S"
.PD 0
.IP \fB\-\-assemble\fR 4
.IX Item "--assemble"
.PD
پس از مرحلهٔ کامپایل واقعی متوقف می‌شود؛ اسمبل انجام نمی‌دهد. خروجی به شکل
یک فایل کد اسمبلی برای هر فایل ورودی مشخص‌شدهٔ غیر اسمبلی خواهد بود.
.Sp
به‌طور پیش‌فرض، نام فایل اسمبلی برای یک فایل منبع با جایگزینی پسوند \fB.c\fR،
\fB.i\fR و غیره با \fB.s\fR ساخته می‌شود.
.Sp
فایل‌های ورودی که نیازی به کامپایل ندارند نادیده گرفته می‌شوند.
.IP \fB\-E\fR 4
.IX Item "-E"
.PD 0
.IP \fB\-\-preprocess\fR 4
.IX Item "--preprocess"
.PD
پس از مرحلهٔ پیش‌پردازش متوقف می‌شود؛ کامپایلر واقعی را اجرا نمی‌کند. خروجی
به شکل کد منبع پیش‌پردازش‌شده است که به خروجی استاندارد فرستاده می‌شود.
.Sp
فایل‌های ورودی که نیازی به پیش‌پردازش ندارند نادیده گرفته می‌شوند.
.IP "\fB\-o\fR \fIfile\fR" 4
.IX Item "-o file"
.PD 0
.IP \fB\-\-output=\fR\fIfile\fR 4
.IX Item "--output=file"
.IP "\fB\-\-output\fR \fIfile\fR" 4
.IX Item "--output file"
.PD
خروجی اصلی را در فایل \fIfile\fR قرار می‌دهد. این موضوع برای هر نوع خروجی
تولیدشده، اعم از یک فایل اجرایی، یک فایل شیء، یک فایل اسمبلی یا کد C
پیش‌پردازش‌شده، صدق می‌کند.
.Sp
اگر \fB\-o\fR مشخص نشود، رفتار پیش‌فرض این است که فایل اجرایی در \fIa.out\fR،
فایل شیء برای \&\fIsource.suffix\fR در \fIsource.o\fR، فایل اسمبلی آن در
\fIsource.s\fR، فایل هدر از پیش کامپایل‌شده در \&\fIsource.suffix.gch\fR، و
تمام کدهای C پیش‌پردازش‌شده در خروجی استاندارد قرار داده شوند.
.Sp
اگرچه \fB\-o\fR تنها خروجی اصلی را نام‌گذاری می‌کند، اما بر نام‌گذاری
خروجی‌های کمکی (auxiliary) و تخلیه (dump) نیز تأثیر می‌گذارد. به مثال‌های
زیر نگاه کنید. مگر اینکه بازنویسی شوند، هر دو خروجی کمکی و تخلیه در همان
دایرکتوری خروجی اصلی قرار می‌گیرند. در خروجی‌های کمکی، پسوند فایل ورودی با
پسوند نوع فایل خروجی کمکی جایگزین می‌شود؛ در خروجی‌های تخلیه، پسوند فایل
تخلیه به پسوند فایل ورودی الحاق می‌گردد. در دستورهای کامپایل، نام پایهٔ
(base name) هر دو خروجی کمکی و تخلیه همان نام پایهٔ خروجی اصلی است؛ در
دستورهای کامپایل و پیوند، نام خروجی اصلی منهای پسوند فایل اجرایی، با نام فایل
ورودی ترکیب می‌شود. اگر هر دو نام پایهٔ یکسانی داشته باشند (بدون در نظر گرفتن
پسوند)، نتیجهٔ ترکیب همان نام پایه خواهد بود؛ در غیر این صورت، آن‌ها با یک
خط تیره از هم جدا و به یکدیگر متصل می‌شوند.
.Sp
.Vb 1
\&        gcc \-c foo.c ...
.Ve
.Sp
از \fIfoo.o\fR به‌عنوان خروجی اصلی استفاده می‌کند و خروجی‌های کمکی و تخلیه را
در کنار آن قرار می‌دهد؛ مثلاً فایل کمکی \fIfoo.dwo\fR برای
\&\fB\-gsplit\-dwarf\fR، و فایل تخلیهٔ \fIfoo.c.???r.final\fR برای
\&\fB\-fdump\-rtl\-final\fR.
.Sp
اگر یک فایل خروجی غیرپیونددهنده به‌طور صریح مشخص شود، فایل‌های کمکی و تخلیه
به‌طور پیش‌فرض از همان نام پایه استفاده می‌کنند:
.Sp
.Vb 1
\&        gcc \-c foo.c \-o dir/foobar.o ...
.Ve
.Sp
خروجی‌های کمکی را \fIdir/foobar.*\fR و خروجی‌های تخلیه را
\&\fIdir/foobar.c.*\fR نام‌گذاری خواهد کرد.
.Sp
در مقابل، خروجی پیونددهنده به خروجی‌های کمکی و تخلیه یک پیشوند اضافه خواهد کرد:
.Sp
.Vb 1
\&        gcc foo.c bar.c \-o dir/foobar ...
.Ve
.Sp
به‌طور کلی خروجی‌های کمکی را \fIdir/foobar\-foo.*\fR و
\&\fIdir/foobar\-bar.*\fR، و خروجی‌های تخلیه را \fIdir/foobar\-foo.c.*\fR و
\&\fIdir/foobar\-bar.c.*\fR نام‌گذاری خواهد کرد.
.Sp
تنها استثنا در مورد بالا زمانی است که فایل اجرایی با تک‌ورودی خود نام پایهٔ
مشترک داشته باشد:
.Sp
.Vb 1
\&        gcc foo.c \-o dir/foo ...
.Ve
.Sp
که در این صورت خروجی‌های کمکی \fIdir/foo.*\fR و خروجی‌های تخلیه
\fIdir/foo.c.*\fR نامیده می‌شوند.
.Sp
مکان و نام‌های خروجی‌های کمکی و تخلیه را می‌توان با گزینه‌های
\fB\-dumpbase\fR، \fB\-dumpbase\-ext\fR، \&\fB\-dumpdir\fR،
\fB\-save\-temps=cwd\fR و \&\fB\-save\-temps=obj\fR تنظیم کرد.
.IP "\fB\-dumpbase\fR \fIdumpbase\fR" 4
.IX Item "-dumpbase dumpbase"
.PD 0
.IP "\fB\-\-dumpbase\fR \fIdumpbase\fR" 4
.IX Item "--dumpbase dumpbase"
.PD
این گزینه نام پایه را برای فایل‌های خروجی کمکی و تخلیه تعیین می‌کند.
این گزینه بر نام فایل خروجی اصلی تأثیری نمی‌گذارد. خروجی‌های میانی، هنگامی که
حفظ می‌شوند، به‌عنوان خروجی‌های اصلی در نظر گرفته نمی‌شوند، بلکه به‌عنوان
خروجی‌های کمکی در نظر گرفته می‌شوند:
.Sp.Vb 1
\&        gcc \-save\-temps \-S foo.c
.Ve
.Sp
فایل پیش‌پردازش‌شدهٔ (دیگر غیر) موقت را در \fIfoo.i\fR ذخیره می‌کند و سپس به فایل خروجی (ضمنی) \fIfoo.s\fR کامپایل می‌نماید، در حالی که:
.Sp
.Vb 1
\&        gcc \-save\-temps \-dumpbase save\-foo \-c foo.c
.Ve
.Sp
پیش‌پردازش را در \fIsave\-foo.i\fR ذخیره می‌کند، به \fIsave\-foo.s\fR (که اکنون یک خروجی میانی و در نتیجه کمکی است) کامپایل می‌کند، و سپس به فایل خروجی (ضمنی) \fIfoo.o\fR اسمبل می‌نماید.
.Sp
در نبود این گزینه، فایل‌های dump و aux نام خود را از فایل ورودی می‌گیرند، یا اگر فایل خروجی (غیر پیونددهنده) صریحاً مشخص شده باشد، از آن می‌گیرند: فایل‌های خروجی dump (برای مثال مواردی که با گزینه‌های \fB\-fdump\-*\fR درخواست شده‌اند) با پسوند نام ورودی، و فایل‌های خروجی aux (آن‌هایی که با دیگر گزینه‌های غیر dump درخواست شده‌اند، مانند \f(CW\*(C`\-save\-temps\*(C'\fR، \&\f(CW\*(C`\-gsplit\-dwarf\*(C'\fR و \f(CW\*(C`\-fcallgraph\-info\*(C'\fR) بدون آن.
.Sp
تمایز مشابه پسوند برای خروجی‌های dump و aux را می‌توان با مشخص کردن \&\fB\-dumpbase\-ext .suf\fR علاوه بر \fB\-dumpbase basename.suf\fR که صریحاً داده شده است نیز به دست آورد.
.Sp
اگر \fIdumpbase\fR صریحاً شامل هرگونه مؤلفه دایرکتوری باشد، هرگونه مشخص‌سازی \fIdumppfx\fR (مانند \fB\-dumpdir\fR یا \&\fB\-save\-temps=*\fR) نادیده گرفته می‌شود و به جای الحاق به آن، \&\fIdumpbase\fR به طور کامل جایگزین آن می‌شود:
.Sp
.Vb 2
\&        gcc foo.c \-c \-o dir/foo.o \-dumpbase alt/foo \e
\&          \-dumpdir pfx\- \-save\-temps=cwd ...
.Ve
.Sp
خروجی‌های کمکی و dump را با نام \fIalt/foo.*\fR ایجاد می‌کند، و \&\fIdir/\fR در \fB\-o\fR، پیشوند \fI./\fR ناشی از \&\fB\-save\-temps=cwd\fR و \fIpfx\-\fR در \fB\-dumpdir\fR را نادیده می‌گیرد.
.Sp
هنگامی که \fB\-dumpbase\fR در دستوری مشخص شود که چندین ورودی را کامپایل می‌کند، یا کامپایل کرده و سپس پیوند می‌دهد، ممکن است همان‌طور که تحت \fB\-dumpdir\fR شرح داده شده با \&\fIdumppfx\fR ترکیب شود. آن‌گاه، هر فایل ورودی با استفاده از \fIdumppfx\fR ترکیبی کامپایل می‌شود و مقادیر پیش‌فرض برای \fIdumpbase\fR و \fIauxdropsuf\fR برای هر فایل ورودی محاسبه می‌گردد:
.Sp
.Vb 1
\&        gcc foo.c bar.c \-c \-dumpbase main ...
.Ve
.Sp
فایل‌های \fIfoo.o\fR و \fIbar.o\fR را به عنوان خروجی‌های اصلی ایجاد می‌کند، و با استفاده از \fIdumpbase\fR به عنوان پیشوند، از رونویسی خروجی‌های کمکی و dump جلوگیری کرده و خروجی‌های کمکی و dump را با نام‌های \fImain\-foo.*\fR و \fImain\-bar.*\fR می‌سازد.
.Sp
تعیین یک رشته خالی به عنوان \fIdumpbase\fR از تأثیر نام پایه خروجی بر نام‌گذاری خروجی‌های کمکی و dump در حین کامپایل جلوگیری کرده و مقادیر پیش‌فرض را محاسبه می‌کند:
.Sp
.Vb 1
\&        gcc \-c foo.c \-o dir/foobar.o \-dumpbase " ...
.Ve
.Sp
خروجی‌های aux را \fIdir/foo.*\fR و خروجی‌های dump را \&\fIdir/foo.c.*\fR نام‌گذاری خواهد کرد. توجه کنید که چگونه نام‌های پایه آن‌ها از نام ورودی گرفته می‌شود، اما دایرکتوری همچنان به طور پیش‌فرض همان دایرکتوری خروجی است.
.Sp
تعیین رشته خالی به عنوان dumpbase مانع از استفاده از نام پایه خروجی برای خروجی‌ها در هنگام پیوند دادن نمی‌شود:
.Sp
.Vb 1
\&        gcc foo.c bar.c \-o dir/foobar \-dumpbase " \-flto ...
.Ve
.Sp
کامپایل فایل‌های منبع، خروجی‌های کمکی را به صورت \&\fIdir/foo.*\fR و \fIdir/bar.*\fR، و خروجی‌های dump را به صورت \&\fIdir/foo.c.*\fR و \fIdir/bar.c.*\fR نام‌گذاری خواهد کرد. کامپایل مجدد LTO در طول پیونددهی، از \fIdir/foobar.\fR به عنوان پیشوند فایل‌های dump و کمکی استفاده خواهد کرد.
.IP "\fB\-dumpbase\-ext\fR \fIauxdropsuf\fR" 4
.IX Item "-dumpbase-ext auxdropsuf"
.PD 0
.IP "\fB\-\-dumpbase\-ext\fR \fIauxdropsuf\fR" 4
.IX Item "--dumpbase-ext auxdropsuf"
.PD
هنگام ساختن نام یک فایل خروجی کمکی (و نه خروجی dump)، قبل از الحاق هرگونه پسوند، پسوند انتهایی \fIauxdropsuf\fR را از \fIdumpbase\fR حذف می‌کند. در صورت عدم تعیین، این گزینه به طور پیش‌فرض پسوند یک \fIdumpbase\fR پیش‌فرض خواهد بود؛ یعنی پسوند فایل ورودی هنگامی که \&\fB\-dumpbase\fR در خط فرمان وجود ندارد، یا زمانی که \fIdumpbase\fR با \fIdumppfx\fR ترکیب شده است.
.Sp
.Vb 1
\&        gcc foo.c \-c \-o dir/foo.o \-dumpbase x\-foo.c \-dumpbase\-ext .c ...
.Ve
.Sp
فایل \fIdir/foo.o\fR را به عنوان خروجی اصلی ایجاد می‌کند و خروجی‌های کمکی را در \fIdir/x\-foo.*\fR با در نظر گرفتن مکان خروجی اصلی و حذف پسوند \fI.c\fR از \fIdumpbase\fR تولید می‌نماید. خروجی‌های dump پسوند را حفظ می‌کنند: \fIdir/x\-foo.c.*\fR.
.Sp
اگر این گزینه با پسوند یک \fIdumpbase\fR مشخص‌شده مطابقت نداشته باشد، نادیده گرفته می‌شود؛ مگر به عنوان جایگزینی برای پسوند فایل اجرایی هنگام الحاق نام پایه خروجی پیونددهنده به \fIdumppfx\fR، همان‌طور که در زیر شرح داده شده است:
.Sp
.Vb 1
\&        gcc foo.c bar.c \-o main.out \-dumpbase\-ext .out ...
.Ve
.Sp
فایل \fImain.out\fR را به عنوان خروجی اصلی ایجاد کرده، و با استفاده از نام فایل اجرایی منهای \&\fIauxdropsuf\fR به عنوان پیشوند، از رونویسی خروجی‌های کمکی و dump جلوگیری می‌کند و خروجی‌های کمکی با نام‌های \&\fImain\-foo.*\fR و \fImain\-bar.*\fR و خروجی‌های dump با نام‌های \&\fImain\-foo.c.*\fR و \fImain\-bar.c.*\fR ایجاد می‌نماید.
.IP "\fB\-dumpdir\fR \fIdumppfx\fR" 4
.IX Item "-dumpdir dumppfx"
.PD 0
.IP "\fB\-\-dumpdir\fR \fIdumppfx\fR" 4
.IX Item "--dumpdir dumppfx"
.PD
هنگام ساختن نام یک فایل خروجی کمکی یا dump، از \&\fIdumppfx\fR به عنوان پیشوند استفاده می‌کند:
.Sp
.Vb 1
\&        gcc \-dumpdir pfx\- \-c foo.c ...
.Ve
.Sp
فایل \fIfoo.o\fR را به عنوان خروجی اصلی ایجاد کرده و خروجی‌های کمکی را با نام \&\fIpfx\-foo.*\fR می‌سازد، که حاصل ترکیب \fIdumppfx\fR داده‌شده با \fIdumpbase\fR پیش‌فرض مشتق‌شده از خروجی اصلی پیش‌فرض (که خود از نام ورودی مشتق شده) است. خروجی‌های dump نیز پسوند نام ورودی را می‌گیرند: \&\fIpfx\-foo.c.*\fR.
.Sp
اگر قرار است از \fIdumppfx\fR به عنوان نام دایرکتوری استفاده شود، باید به یک جداکننده دایرکتوری ختم شود:
.Sp
.Vb 1
\&        gcc \-dumpdir dir/ \-c foo.c \-o obj/bar.o ...
.Ve
.Sp
فایل \fIobj/bar.o\fR را به عنوان خروجی اصلی ایجاد کرده و خروجی‌های کمکی را با نام \fIdir/bar.*\fR می‌سازد، که حاصل ترکیب \fIdumppfx\fR داده‌شده با \fIdumpbase\fR پیش‌فرض مشتق‌شده از نام خروجی اصلی است. خروجی‌های dump نیز پسوند نام ورودی را می‌گیرند: \fIdir/bar.c.*\fR.
.Sp
این مقدار به طور پیش‌فرض مکان فایل خروجی است، مگر اینکه فایل خروجی یک فایل خاص مانند \f(CW\*(C`/dev/null\*(C'\fR باشد. گزینه‌های \&\fB\-save\-temps=cwd\fR و \fB\-save\-temps=obj\fR درست مانند یک گزینه صریح \fB\-dumpdir\fR، این مقدار پیش‌فرض را لغو می‌کنند. در صورتی که چندین گزینه از این دست داده شود، آخرین گزینه اعمال خواهد شد:
.Sp
.Vb 1
\&        gcc \-dumpdir pfx\- \-c foo.c \-save\-temps=obj ...
.Ve
.Sp
فایل \fIfoo.o\fR را به عنوان خروجی تولید می‌کند، با خروجی‌های کمکی به نام \fIfoo.*\fR زیرا \&\fB\-save\-temps=*\fR بر \fIdumppfx\fR ارائه‌شده توسط گزینه قبلی \&\fB\-dumpdir\fR اولویت یافته و جایگزین آن می‌شود. مهم نیست که \fB=obj\fR مقدار پیش‌فرض برای \fB\-save\-temps\fR است، یا اینکه دایرکتوری خروجی به صورت ضمنی دایرکتوری جاری است. خروجی‌های dump به صورت \&\fIfoo.c.*\fR نام‌گذاری می‌شوند.
.Sp
هنگام کامپایل از چندین فایل ورودی، اگر \fB\-dumpbase\fR مشخص شده باشد، \fIdumpbase\fR منهای پسوند \fIauxdropsuf\fR به همراه یک خط تیره به \fIdumppfx\fR صریح یا پیش‌فرض الحاق می‌شوند (یا در صورت داشتن هرگونه مؤلفه دایرکتوری، جایگزین آن می‌شوند)، تا هر یک از کامپایل‌های متعدد، خروجی‌های aux و dump با نام‌گذاری متفاوتی دریافت کنند.
.Sp
.Vb 1
\&        gcc foo.c bar.c \-c \-dumpdir dir/pfx\- \-dumpbase main ...
.Ve
.Sp
خروجی‌های dump کمکی را به \fIdir/pfx\-main\-foo.*\fR و \&\fIdir/pfx\-main\-bar.*\fR ارسال می‌کند، و \fIdumpbase\fR\- را به \fIdumppfx\fR ملحق می‌سازد. خروجی‌های dump به ترتیب پسوند فایل ورودی را حفظ می‌کنند: \fIdir/pfx\-main\-foo.c.*\fR و \fIdir/pfx\-main\-bar.c.*\fR. این را با کامپایل تک‌ورودی مقایسه کنید:
.Sp.Vb 1
\&        gcc foo.c \-c \-dumpdir dir/pfx\- \-dumpbase main ...
.Ve
.Sp
که با اعمال \fB\-dumpbase\fR روی یک فایل منبع منفرد، یک \fIdumpbase\fR جداگانه را برای هر فایل ورودی محاسبه و الحاق نمی‌کند. خروجی‌های کمکی و خروجی‌های dump آن به \fIdir/pfx\-main.*\fR هدایت می‌شوند.
.Sp
هنگام کامپایل و سپس پیوند دادن چندین فایل ورودی، یک \fIdumppfx\fR پیش‌فرض یا صریحاً مشخص‌شده نیز تحت تبدیل \fIdumpbase\fR مذکور در بالا قرار می‌گیرد (برای مثال در کامپایل \fIfoo.c\fR و \&\fIbar.c\fR در بالا، اما بدون \fB\-c\fR). اگر نه \&\fB\-dumpdir\fR و نه \fB\-dumpbase\fR داده نشده باشند، نام پایهٔ خروجی پیونددهنده منهای \fIauxdropsuf\fR (در صورت مشخص بودن) یا در غیر این صورت پسوند اجرایی، به‌علاوه یک خط تیره، در عوض به \fIdumppfx\fR پیش‌فرض الحاق می‌شود. با این حال توجه داشته باشید که برخلاف موارد پیشین پیوند زدن:
.Sp
.Vb 1
\&        gcc foo.c bar.c \-dumpdir dir/pfx\- \-o main ...
.Ve
.Sp
نام خروجی \fImain\fR را به \fIdumppfx\fR الحاق نمی‌کند، زیرا \&\fB\-dumpdir\fR به طور صریح مشخص شده است. هدف این است که \fIdumppfx\fR صریحاً مشخص‌شده در صورت تمایل بتواند نام خروجی مشخص‌شده را به عنوان بخشی از پیشوند داشته باشد؛ تنها یک \&\fB\-dumpbase\fR صریحاً مشخص‌شده با آن ترکیب می‌شود تا از نادیده گرفتن بی‌دلیل یک گزینهٔ معنادار جلوگیری شود.
.Sp
هنگام کامپایل و سپس پیوند زدن از یک فایل ورودی منفرد، نام پایهٔ خروجی پیونددهنده تنها در صورتی مانند بالا به \fIdumppfx\fR پیش‌فرض الحاق می‌شود که نام پایه‌اش با نام فایل ورودی منفرد یکسان نباشد. این موضوع در موارد پیوند زدن با تک‌ورودی در بالا توضیح داده شد، اما نه با یک \fB\-dumpdir\fR صریح که مانع این ترکیب می‌شود، حتی اگر توسط \fB\-save\-temps=*\fR بازنویسی (override) شود:
.Sp
.Vb 1
\&        gcc foo.c \-dumpdir alt/pfx\- \-o dir/main.exe \-save\-temps=cwd ...
.Ve
.Sp
خروجی‌های کمکی با نام \fIfoo.*\fR و خروجی‌های dump با نام \&\fIfoo.c.*\fR در دایرکتوری کاری فعلی ساخته می‌شوند، همان‌طور که نهایتاً توسط \fB\-save\-temps=cwd\fR درخواست شده است.
.Sp
برای جمع‌بندی همهٔ این موارد جهت دستیابی به یک جریان دادهٔ شهودی اما تا حدی تقریبی: نام خروجی اصلی به یک بخش دایرکتوری و یک بخش نام پایه شکسته می‌شود؛ \fIdumppfx\fR روی بخش اول تنظیم می‌شود، مگر اینکه توسط \&\fB\-dumpdir\fR یا \fB\-save\-temps=*\fR بازنویسی شود، و \fIdumpbase\fR روی بخش دوم تنظیم می‌شود، مگر اینکه توسط \fB\-dumpbase\fR بازنویسی شود. اگر چندین ورودی یا عمل پیوند زدن وجود داشته باشد، این \fIdumpbase\fR ممکن است با \&\fIdumppfx\fR ترکیب شود و از هر فایل ورودی گرفته شود. نام‌های خروجی کمکی برای هر ورودی با ترکیب \fIdumppfx\fR، \fIdumpbase\fR منهای پسوند، و پسوند خروجی کمکی تشکیل می‌شوند؛ نام‌های خروجی dump تنها از این جهت تفاوت دارند که پسوند \fIdumpbase\fR حفظ می‌شود.
.Sp
در خصوص خروجی‌های کمکی و dump که در طول کامپایل مجدد LTO ایجاد می‌شوند، ترکیبی از \fIdumppfx\fR و \fIdumpbase\fR، به صورت ارائه‌شده یا مشتق‌شده از نام خروجی پیونددهنده و نه از ورودی‌ها، حتی در مواردی که این ترکیب در حالت عادی بدین صورت به کار نمی‌رفت، همراه با یک نقطه در انتها به جای خط تیرهٔ افزوده‌شده توسط کامپایلر (در صورت وجود) به عنوان گزینهٔ \fB\-dumpdir\fR به \fBlto\-wrapper\fR ارسال می‌شود؛ از آنجا که این برنامه در پیوند زدن دخیل است، معمولاً هیچ \&\fB\-dumpbase\fR و \fB\-dumpbase\-ext\fR دریافت نمی‌کند و آن‌ها را نادیده می‌گیرد.
.Sp
هنگام اجرای زیرکامپایلرها، \fBlto\-wrapper\fR نام مراحل LTO را به \fIdumppfx\fR دریافت‌شده الحاق می‌کند، اطمینان حاصل می‌کند که شامل مؤلفهٔ دایرکتوری باشد تا هر \fB\-dumpdir\fR را بازنویسی کند، و آن را به عنوان \&\fB\-dumpbase\fR به زیرکامپایلرها پاس می‌دهد.
.IP \fB\-v\fR 4
.IX Item "-v"
.PD 0
.IP \fB\-\-verbose\fR 4
.IX Item "--verbose"
.PD
دستورات اجراشده برای اجرای مراحل کامپایل را (در خروجی خطای استاندارد) چاپ می‌کند. همچنین شماره نسخهٔ برنامهٔ درایور کامپایلر، پیش‌پردازنده و خود کامپایلر اصلی را چاپ می‌کند.
.IP \fB\-###\fR 4
.IX Item "-###"
مشابه \fB\-v\fR است با این تفاوت که دستورات اجرا نمی‌شوند و آرگومان‌ها درون کوتیشن قرار می‌گیرند، مگر آنکه صرفاً شامل نویسه‌های عددی-حروفی یا \f(CW\*(C`./\-_\*(C'\fR باشند. این گزینه برای اسکریپت‌های شل جهت ضبط خطوط فرمان تولیدشده توسط درایور مفید است.
.IP \fB\-\-help\fR 4
.IX Item "--help"
شرحی از گزینه‌های خط فرمان شناخته‌شده برای \fBgcc\fR را (در خروجی استاندارد) چاپ می‌کند. اگر گزینهٔ \fB\-v\fR نیز مشخص شده باشد، آن‌گاه \fB\-\-help\fR به فرایندهای متعددی که توسط \fBgcc\fR فراخوانی می‌شوند نیز ارسال می‌شود تا آن‌ها هم بتوانند گزینه‌های خط فرمان پذیرفته‌شدهٔ خود را نمایش دهند. در صورتی که گزینهٔ \fB\-Wextra\fR نیز (قبل از گزینهٔ \fB\-\-help\fR) تعیین شده باشد، گزینه‌های خط فرمانی که هیچ مستنداتی به آن‌ها اختصاص نیافته نیز نمایش داده می‌شوند.
.IP \fB\-\-target\-help\fR 4
.IX Item "--target-help"
شرحی از گزینه‌های خط فرمان مختص به هدف (target-specific) را برای هر ابزار (در خروجی استاندارد) چاپ می‌کند. برای برخی اهداف ممکن است اطلاعات اضافی مربوط به آن معماری هدف نیز چاپ شود.
.IP \fB\-\-help={\fR\fIclass\fR|[\fB^\fR]\fIqualifier\fR\fB}\fR[\fB,...\fR] 4
.IX Item "--help={class|[^]qualifier}[,...]"
شرحی از گزینه‌های خط فرمان شناخته‌شده توسط کامپایلر را که در تمام کلاس‌ها و توصیف‌کننده‌های تعیین‌شده جای می‌گیرند (در خروجی استاندارد) چاپ می‌کند. کلاس‌های پشتیبانی‌شده عبارتند از:
.RS 4
.IP \fBoptimizers\fR 4
.IX Item "optimizers"
نمایش تمامی گزینه‌های بهینه‌سازی پشتیبانی‌شده توسط کامپایلر.
.IP \fBwarnings\fR 4
.IX Item "warnings"
نمایش تمامی گزینه‌های کنترل‌کنندهٔ پیام‌های هشدار تولیدشده توسط کامپایلر.
.IP \fBtarget\fR 4
.IX Item "target"
نمایش گزینه‌های مختص به هدف. با این حال، بر خلاف گزینهٔ \&\fB\-\-target\-help\fR، گزینه‌های مختص به هدف در پیونددهنده و اسمبلی نمایش داده نمی‌شوند؛ زیرا این ابزارها در حال حاضر از نحو گسترش‌یافتهٔ \fB\-\-help=\fR پشتیبانی نمی‌کنند.
.IP \fBparams\fR 4
.IX Item "params"
نمایش مقادیر شناخته‌شده توسط گزینهٔ \fB\-\-param\fR.
.IP \fIlanguage\fR 4
.IX Item "language"
نمایش گزینه‌های پشتیبانی‌شده برای \fIlanguage\fR، که در آن \&\fIlanguage\fR نام یکی از زبان‌های پشتیبانی‌شده در این نسخه از GCC است. اگر گزینه‌ای توسط همهٔ زبان‌ها پشتیبانی شود، باید کلاس \fBcommon\fR انتخاب شود.
.IP \fBcommon\fR 4
.IX Item "common"
نمایش گزینه‌هایی که بین همهٔ زبان‌ها مشترک هستند.
.RE
.RS 4
.Sp
توصیف‌کننده‌های پشتیبانی‌شده به این شرح هستند:
.IP \fBundocumented\fR 4
.IX Item "undocumented"
نمایش صرفاً گزینه‌هایی که مستند نشده‌اند.
.IP \fBjoined\fR 4
.IX Item "joined"
نمایش گزینه‌هایی که آرگومانی می‌پذیرند که پس از علامت مساوی در همان تکه متن پیوسته ظاهر می‌شود، مانند: \&\fB\-\-help=target\fR.
.IP \fBseparate\fR 4
.IX Item "separate"
نمایش گزینه‌هایی که آرگومانی را به عنوان یک کلمهٔ جداگانه پس از گزینهٔ اصلی می‌پذیرند، مانند: \fB\-o output\-file\fR.
.RE
.RS 4
.Sp
بنابراین برای مثال جهت نمایش تمام سوئیچ‌های مستندنشده و مختص به هدف که توسط کامپایلر پشتیبانی می‌شوند، از این دستور استفاده کنید:
.Sp
.Vb 1
\&        \-\-help=target,undocumented
.Ve
.Sp
معنای یک توصیف‌کننده را می‌توان با پیشوند قرار دادن نویسهٔ \&\fB^\fR معکوس کرد؛ بنابراین برای مثال جهت نمایش تمام گزینه‌های هشدار باینری (یعنی گزینه‌هایی که یا روشن یا خاموش هستند و آرگومانی دریافت نمی‌کنند) که دارای توضیحات هستند، از این دستور استفاده کنید:
.Sp
.Vb 1
\&        \-\-help=warnings,^joined,^undocumented
.Ve
.Sp
آرگومان ورودی \fB\-\-help=\fR نباید صرفاً شامل توصیف‌کننده‌های معکوس‌شده باشد.
.Sp
ترکیب چندین کلاس ممکن است، هرچند که این کار معمولاً خروجی را چنان محدود می‌کند که چیزی برای نمایش باقی نمی‌ماند. با این حال یکی از مواردی که به درستی کار می‌کند، زمانی است که یکی از کلاس‌ها \&\fItarget\fR باشد. برای مثال جهت نمایش تمام گزینه‌های بهینه‌سازی مختص به هدف، از این دستور استفاده کنید:
.Sp
.Vb 1
\&        \-\-help=target,optimizers
.Ve
.Sp
گزینهٔ \fB\-\-help=\fR می‌تواند در خط فرمان تکرار شود. هر بار استفادهٔ متوالی، کلاس درخواستی گزینه‌ها را نشان می‌دهد و مواردی را که قبلاً نمایش داده شده‌اند نادیده می‌گیرد. در صورتی که \fB\-\-help\fR نیز در هر کجای خط فرمان مشخص شده باشد، نسبت به هر گزینهٔ \fB\-\-help=\fR اولویت دارد.
.Sp
اگر گزینهٔ \fB\-Q\fR در خط فرمان پیش از گزینهٔ \&\fB\-\-help=\fR بیاید، متن توصیفی نمایش‌داده‌شده توسط \&\fB\-\-help=\fR تغییر می‌کند. به جای شرح گزینه‌های نمایش‌داده‌شده، نشان داده می‌شود که آیا گزینه فعال، غیرفعال یا روی یک مقدار خاص تنظیم شده است (با این فرض که کامپایلر در مرحله‌ای که گزینهٔ \fB\-\-help=\fR استفاده شده این موضوع را می‌داند).
.Sp
در اینجا یک مثال کوتاه از پورت ARM برای \fBgcc\fR آورده شده است:
.Sp.Vb 5
\&          % gcc \-Q \-mabi=2 \-\-help=target \-c
\&          The following options are target specific:
\&          \-mabi=                                2
\&          \-mabort\-on\-noreturn                   [disabled]
\&          \-mapcs                                [disabled]
.Ve
.Sp
خروجی نسبت به اثرات گزینه‌های پیشین در خط فرمان حساس است؛ بنابراین، به‌عنوان نمونه می‌توان دریافت که چه بهینه‌سازی‌هایی در \fB\-O2\fR فعال هستند با استفاده از:
.Sp
.Vb 1
\&        \-Q \-O2 \-\-help=optimizers
.Ve
.Sp
به‌عنوان روشی جایگزین، می‌توانید بهینه‌سازی‌های دودوییِ فعال‌شده با \fB\-O3\fR را با استفاده از دستورهای زیر بیابید:
.Sp
.Vb 3
\&        gcc \-c \-Q \-O3 \-\-help=optimizers > /tmp/O3\-opts
\&        gcc \-c \-Q \-O2 \-\-help=optimizers > /tmp/O2\-opts
\&        diff /tmp/O2\-opts /tmp/O3\-opts | grep enabled
.Ve
.RE
.IP \fB\-\-version\fR 4
.IX Item "--version"
شمارهٔ نگارش و کپی‌رایت‌های نسخهٔ فراخوانی‌شدهٔ GCC را نمایش می‌دهد.
.IP \fB\-pass\-exit\-codes\fR 4
.IX Item "-pass-exit-codes"
.PD 0
.IP \fB\-\-pass\-exit\-codes\fR 4
.IX Item "--pass-exit-codes"
.PD
به‌طور معمول اگر هر مرحله‌ای از کامپایلر کد بازگشتیِ ناموفقی بازگرداند، برنامهٔ \fBgcc\fR با کد ۱ خارج می‌شود. اگر \&\fB\-pass\-exit\-codes\fR را مشخص کنید، برنامهٔ \fBgcc\fR در عوض با بزرگ‌ترین کد خطای عددی حاصل از هر مرحله‌ای که نشانگر خطا بوده است، خارج می‌شود. بخش‌های جلویی (فرانت‌اند) C، C++‎ و Fortran در صورت مواجهه با خطای داخلی در کامپایلر، مقدار ۴ را برمی‌گردانند.
.IP \fB\-pipe\fR 4
.IX Item "-pipe"
.PD 0
.IP \fB\-\-pipe\fR 4
.IX Item "--pipe"
.PD
برای ارتباط میان مراحل گوناگون کامپایل، به‌جای فایل‌های موقت از لوله‌ها (pipes) استفاده می‌کند. این ویژگی در برخی سامانه‌ها که در آن‌ها اسمبلر قادر به خواندن از لوله نیست با شکست مواجه می‌شود؛ اما اسمبلر گنو (GNU assembler) مشکلی با آن ندارد.
.IP \fB\-wrapper\fR 4
.IX Item "-wrapper"
تمام زیردستورها را تحت یک برنامهٔ لفاف (wrapper) اجرا می‌کند. نام برنامهٔ لفاف و پارامترهای آن به‌صورت فهرستی جداشده با کاما ارسال می‌شوند.
.Sp
.Vb 1
\&        gcc \-c t.c \-wrapper gdb,\-\-args
.Ve
.Sp
این کار تمام زیربرنامه‌های \fBgcc\fR را تحت \&\fBgdb \-\-args\fR اجرا می‌کند، بنابراین فراخوانی \fBcc1\fR به‌صورت \&\fBgdb \-\-args cc1 ...\fR خواهد بود.
.IP \fB\-ffile\-prefix\-map=\fR\fIold\fR\fB=\fR\fInew\fR 4
.IX Item "-ffile-prefix-map=old=new"
هنگام کامپایل فایل‌های مستقر در پوشهٔ \fIold\fR، هرگونه ارجاع به آن‌ها را در خروجی کامپایل به‌گونه‌ای ثبت می‌کند که گویی آن فایل‌ها در پوشهٔ \fInew\fR قرار دارند. تعیین این گزینه معادل با تعیین تک‌تک گزینه‌های مجزای \&\fB\-f*\-prefix\-map\fR است. از این گزینه می‌توان برای ایجاد ساخت‌های بازتولیدپذیر (reproducible builds) که مستقل از مکان هستند استفاده کرد. پوشه‌هایی که با دستورالعمل‌های پیش‌پردازنده (directives) ارجاع داده شده‌اند، تحت تأثیر این گزینه‌ها قرار نمی‌گیرند. همچنین گزینه‌های \&\fB\-fmacro\-prefix\-map\fR، \fB\-fdebug\-prefix\-map\fR، \&\fB\-fprofile\-prefix\-map\fR و \fB\-fcanon\-prefix\-map\fR را ببینید.
.IP \fB\-fcanon\-prefix\-map\fR 4
.IX Item "-fcanon-prefix-map"
برای گزینه‌های \fB\-f*\-prefix\-map\fR، در حالت عادی مقایسهٔ پیشوند \fIold\fR با نام فایلی که معمولاً در نتیجهٔ کامپایل به آن ارجاع داده می‌شود، از طریق مقایسهٔ متنی پیشوندها یا صرف‌نظر از بزرگی و کوچکی حروف در سامانه‌های فایلی حساس‌نبودن به حروف و معادل در نظر گرفتن اسلش و بک‌اسلش در سامانه‌های فایلی مبتنی بر DOS انجام می‌شود. گزینهٔ \fB\-fcanon\-prefix\-map\fR باعث می‌شود چنین مقایسه‌هایی بر روی مسیرهای استانداردشدهٔ (canonicalized) \fIold\fR و نام فایل ارجاع‌شده انجام شود.
.IP \fB\-fplugin=\fR\fIname\fR\fB.so\fR 4
.IX Item "-fplugin=name.so"
کد افزونه موجود در فایل \fIname\fR.so را بارگذاری می‌کند، با این فرض که یک شیء اشتراکی (shared object) است که باید توسط کامپایلر dlopen شود. نام پایهٔ فایل شیء اشتراکی برای شناسایی افزونه به‌منظور تجزیهٔ آرگومان‌ها استفاده می‌شود (گزینهٔ \&\fB\-fplugin\-arg\-\fR\fIname\fR\fB\-\fR\fIkey\fR\fB=\fR\fIvalue\fR در ادامه را ببینید). هر افزونه باید توابع بازفراخوانی (callback) مشخص‌شده در رابط برنامه‌نویسی افزونه‌ها (Plugins API) را تعریف کند.
.IP \fB\-fplugin\-arg\-\fR\fIname\fR\fB\-\fR\fIkey\fR\fB=\fR\fIvalue\fR 4
.IX Item "-fplugin-arg-name-key=value"
یک آرگومان به نام \fIkey\fR با مقدار \fIvalue\fR برای افزونه‌ای به نام \fIname\fR تعریف می‌کند.
.IP \fB\-fdump\-ada\-spec\fR[\fB\-slim\fR] 4
.IX Item "-fdump-ada-spec[-slim]"
برای فایل‌های منبع و گنجاندنی (include) در زبان‌های C و C++‎، مشخصات (spec) متناظر زبان Ada را تولید می‌کند.
.IP \fB\-fada\-spec\-parent=\fR\fIunit\fR 4
.IX Item "-fada-spec-parent=unit"
در هماهنگی با گزینهٔ \fB\-fdump\-ada\-spec\fR[\fB\-slim\fR] در بالا، مشخصات Ada را به‌عنوان واحدهای فرزند از واحد والد \fIunit\fR تولید می‌کند.
.IP \fB\-fdump\-go\-spec=\fR\fIfile\fR 4
.IX Item "-fdump-go-spec=file"
برای فایل‌های ورودی در هر زبانی، اعلان‌های متناظر در زبان Go را در \fIfile\fR تولید می‌کند. این گزینه اعلان‌های Go از نوع \f(CW\*(C`const\*(C'\fR، \&\f(CW\*(C`type\*(C'\fR، \f(CW\*(C`var\*(C'\fR و \f(CW\*(C`func\*(C'\fR را تولید می‌کند که می‌تواند شیوهٔ مفیدی برای شروع نوشتن یک رابط Go برای کدهایی باشد که به زبان‌های دیگر نوشته شده‌اند.
.IP \fB@\fR\fIfile\fR 4
.IX Item "@file"
گزینه‌های خط فرمان را از \fIfile\fR می‌خواند. گزینه‌های خوانده‌شده به‌جای گزینهٔ اصلی @\fIfile\fR درج می‌شوند. اگر \fIfile\fR وجود نداشته باشد یا قابل خواندن نباشد، با گزینه به‌صورت لفظی و متنی برخورد شده و حذف نخواهد شد.
.Sp
گزینه‌ها در \fIfile\fR با نویسه‌های فاصله (whitespace) از یکدیگر تفکیک می‌شوند. می‌توان یک نویسهٔ فاصله را با محصور کردن کل گزینه در گیومهٔ تکی یا دوگانه درون یک گزینه قرار داد. هر نویسه‌ای (از جمله بک‌اسلش) را می‌توان با درج یک بک‌اسلش به‌عنوان پیشوند در کنار آن وارد کرد. خود \fIfile\fR نیز می‌تواند شامل گزینه‌های بیشتری از نوع @\fIfile\fR باشد؛ تمامی این گزینه‌ها به‌صورت بازگشتی پردازش خواهند شد..SS "کامپایل برنامه‌های C++ (Compiling C++ Programs)"
.IX Subsection "Compiling C++ Programs"
فایل‌های منبع C++ به‌طور معمول از یکی از پسوندهای \fB.C\fR،
\&\fB.cc\fR، \fB.cpp\fR، \fB.CPP\fR، \fB.c++\fR، \fB.cp\fR یا
\&\fB.cxx\fR استفاده می‌کنند؛ فایل‌های سرآیند C++ اغلب از \fB.hh\fR، \fB.hpp\fR،
\&\fB.H\fR یا (برای کدهای قالب اشتراکی) \fB.tcc\fR استفاده می‌کنند؛
فایل‌های پیش‌پردازش‌شده C++ از پسوند \fB.ii\fR استفاده می‌کنند؛ و واحدهای رابط ماژول C++20
گاهی از \fB.ixx\fR، \fB.cppm\fR، \fB.cxxm\fR، \fB.c++m\fR
یا \fB.ccm\fR استفاده می‌کنند.
.PP
کامپایلر GCC فایل‌هایی با این نام‌ها را تشخیص می‌دهد و آن‌ها را به عنوان برنامه‌های C++ کامپایل می‌کند، حتی اگر کامپایلر را به همان روشی که برای کامپایل برنامه‌های C معمول است (معمولاً با نام \fBgcc\fR) فراخوانی کنید.
.PP
با این حال، استفاده از \fBgcc\fR کتابخانه C++ را اضافه نمی‌کند.
\&\fBg++\fR برنامه‌ای است که GCC را فراخوانی کرده و پیوند با کتابخانه C++ را به‌طور خودکار مشخص می‌کند. این برنامه با فایل‌های \fB.c\fR،
\&\fB.h\fR و \fB.i\fR به‌جای فایل‌های منبع C، مانند فایل‌های منبع C++ رفتار می‌کند، مگر اینکه \fB\-x\fR به کار رفته باشد. این برنامه همچنین هنگام پیش‌کامپایل کردن یک فایل سرآیند C با پسوند \fB.h\fR جهت استفاده در کامپایل‌های C++ مفید است. در بسیاری از سیستم‌ها، \fBg++\fR با نام \fBc++\fR نیز نصب می‌شود.
.PP
هنگامی که برنامه‌های C++ را کامپایل می‌کنید، می‌توانید بسیاری از همان گزینه‌های خط فرمانی را تعیین کنید که برای کامپایل برنامه‌ها در هر زبانی به کار می‌برید؛ یا گزینه‌های خط فرمانی که برای C و زبان‌های وابسته معنادار هستند؛ یا گزینه‌هایی که تنها برای برنامه‌های C++ کاربرد دارند.
.SS "گزینه‌های کنترل لهجه C (Options Controlling C Dialect)"
.IX Subsection "Options Controlling C Dialect"
گزینه‌های زیر گویش (لهجه) C (یا زبان‌های برگرفته از C، مانند C++، Objective\-C و Objective\-C++) را که کامپایلر می‌پذیرد کنترل می‌کنند:
.IP \fB\-ansi\fR 4
.IX Item "-ansi"
.PD 0
.IP \fB\-\-ansi\fR 4
.IX Item "--ansi"
.PD
در حالت C، این گزینه معادل \fB\-std=c90\fR است. در حالت C++، معادل \fB\-std=c++98\fR است.
.IP \fB\-std=\fR 4
.IX Item "-std="
استاندارد زبان را تعیین می‌کند. این گزینه در حال حاضر تنها هنگام کامپایل C یا C++ پشتیبانی می‌شود.
.Sp
کامپایلر می‌تواند چندین استاندارد پایه، مانند \fBc90\fR یا
\&\fBc++98\fR، و لهجه‌های GNU از آن استانداردها، مانند
\&\fBgnu90\fR یا \fBgnu++98\fR را بپذیرد. هنگامی که یک استاندارد پایه تعیین می‌شود،
کامپایلر تمام برنامه‌های منطبق بر آن استاندارد را به‌علاوه برنامه‌هایی که از افزونه‌های GNU که با آن در تضاد نیستند استفاده می‌کنند می‌پذیرد. برای مثال،
\&\fB\-std=c90\fR ویژگی‌های معینی از GCC را که با استاندارد ISO C90 ناسازگار هستند، مانند کلمات کلیدی \f(CW\*(C`asm\*(C'\fR و \f(CW\*(C`typeof\*(C'\fR غیرفعال می‌کند،
اما سایر افزونه‌های GNU را که در ISO C90 معنایی ندارند، مانند حذف عبارت میانی در عبارت \f(CW\*(C`?:\*(C'\fR، غیرفعال نمی‌کند.
از سوی دیگر، هنگامی که لهجه‌ای از استاندارد GNU مشخص می‌شود، تمام ویژگی‌های پشتیبانی‌شده توسط کامپایلر فعال می‌شوند، حتی زمانی که آن ویژگی‌ها معنای استاندارد پایه را تغییر دهند. در نتیجه، ممکن است برخی از برنامه‌های دارای انطباق دقیق رد شوند. استاندارد مشخص‌شده توسط \fB\-Wpedantic\fR برای شناسایی اینکه با توجه به آن نسخه از استاندارد کدام ویژگی‌ها افزونه GNU هستند به کار می‌رود. برای مثال
\&\fB\-std=gnu90 \-Wpedantic\fR درباره کامنت‌های سبک C++ با \fB//\fR هشدار می‌دهد، در حالی که \fB\-std=gnu99 \-Wpedantic\fR هشداری نمی‌دهد.
.Sp
باید مقداری برای این گزینه ارائه شود؛ مقادیر ممکن عبارتند از:
.RS 4
.IP \fBc90\fR 4
.IX Item "c90"
.PD 0
.IP \fBc89\fR 4
.IX Item "c89"
.IP \fBiso9899:1990\fR 4
.IX Item "iso9899:1990"
.PD
پشتیبانی از تمامی برنامه‌های ISO C90 (برخی از افزونه‌های GNU که با ISO C90 تداخل دارند غیرفعال می‌شوند). همانند \fB\-ansi\fR برای کد C.
.IP \fBiso9899:199409\fR 4
.IX Item "iso9899:199409"
استاندارد ISO C90 به همان شکلی که در اصلاحیه ۱ (amendment 1) تغییر یافته است.
.IP \fBc99\fR 4
.IX Item "c99"
.PD 0
.IP \fBc9x\fR 4
.IX Item "c9x"
.IP \fBiso9899:1999\fR 4
.IX Item "iso9899:1999"
.IP \fBiso9899:199x\fR 4
.IX Item "iso9899:199x"
.PD
استاندارد ISO C99. این استاندارد اساساً به‌طور کامل پشتیبانی می‌شود، به جز باگ‌ها و مشکلات ممیز شناور (عمدتاً اما نه منحصراً مربوط به ویژگی‌های اختیاری C99 از ضمیمه‌های F و G). برای اطلاعات بیشتر به <\fBhttps://gcc.gnu.org/projects/c\-status.html\fR> مراجعه کنید. نام‌های \fBc9x\fR و \fBiso9899:199x\fR منسوخ شده‌اند.
.IP \fBc11\fR 4
.IX Item "c11"
.PD 0
.IP \fBc1x\fR 4
.IX Item "c1x"
.IP \fBiso9899:2011\fR 4
.IX Item "iso9899:2011"
.PD
استاندارد ISO C11، بازنگری سال ۲۰۱۱ استاندارد ISO C. این استاندارد اساساً به‌طور کامل پشتیبانی می‌شود، به جز باگ‌ها، مشکلات ممیز شناور (عمدتاً اما نه منحصراً مربوط به ویژگی‌های اختیاری C11 از ضمیمه‌های F و G) و ضمیمه‌های اختیاری K (رابط‌های بررسی محدوده) و L (تحلیل‌پذیری). نام \fBc1x\fR منسوخ شده است.
.IP \fBc17\fR 4
.IX Item "c17"
.PD 0
.IP \fBc18\fR 4
.IX Item "c18"
.IP \fBiso9899:2017\fR 4
.IX Item "iso9899:2017"
.IP \fBiso9899:2018\fR 4
.IX Item "iso9899:2018"
.PD
استاندارد ISO C17، بازنگری سال ۲۰۱۷ استاندارد ISO C (منتشرشده در سال ۲۰۱۸). این استاندارد به جز تصحیح نقص‌ها (که همگی با \fB\-std=c11\fR نیز اعمال می‌شوند) و یک مقدار جدید برای \&\f(CW\*(C`_\|_STDC_VERSION_\|_\*(C'\fR، همانند C11 است و بنابراین به همان میزان C11 پشتیبانی می‌شود.
.IP \fBc23\fR 4
.IX Item "c23"
.PD 0
.IP \fBc2x\fR 4
.IX Item "c2x"
.IP \fBiso9899:2024\fR 4
.IX Item "iso9899:2024"
.PD
استاندارد ISO C23، بازنگری سال ۲۰۲۳ استاندارد ISO C (منتشرشده در سال ۲۰۲۴). نام \fBc2x\fR منسوخ شده است.
.IP \fBc2y\fR 4
.IX Item "c2y"
نسخه بعدی استاندارد ISO C، که هنوز در حال توسعه است. پشتیبانی از این نسخه آزمایشی و ناقص است.
.IP \fBgnu90\fR 4
.IX Item "gnu90"
.PD 0
.IP \fBgnu89\fR 4
.IX Item "gnu89"
.PD
لهجه GNU از ISO C90 (شامل برخی از ویژگی‌های C99).
.IP \fBgnu99\fR 4
.IX Item "gnu99"
.PD 0
.IP \fBgnu9x\fR 4
.IX Item "gnu9x"
.PD
لهجه GNU از ISO C99. نام \fBgnu9x\fR منسوخ شده است.
.IP \fBgnu11\fR 4
.IX Item "gnu11"
.PD 0
.IP \fBgnu1x\fR 4
.IX Item "gnu1x"
.PD
لهجه GNU از ISO C11. نام \fBgnu1x\fR منسوخ شده است.
.IP \fBgnu17\fR 4
.IX Item "gnu17"
.PD 0
.IP \fBgnu18\fR 4
.IX Item "gnu18"
.PD
لهجه GNU از ISO C17.
.IP \fBgnu23\fR 4
.IX Item "gnu23"
.PD 0
.IP \fBgnu2x\fR 4
.IX Item "gnu2x"
.PD
لهجه GNU از ISO C23. این گزینه پیش‌فرض برای کدهای C است. نام \&\fBgnu2x\fR منسوخ شده است.
.IP \fBgnu2y\fR 4
.IX Item "gnu2y"
نسخه بعدی استاندارد ISO C که هنوز در حال توسعه است، به‌همراه افزونه‌های GNU. پشتیبانی از این نسخه آزمایشی و ناقص است. نام \fBgnu2x\fR منسوخ شده است.
.IP \fBc++98\fR 4
.IX Item "c++98".PD 0
.IP \fBc++03\fR 4
.IX Item "c++03"
.PD
استاندارد ISO C++ سال ۱۹۹۸ به‌همراه اصلاحیهٔ فنی سال ۲۰۰۳ و برخی گزارش‌های نقص اضافی. مشابه \fB\-ansi\fR برای کد C++.
.IP \fBgnu++98\fR 4
.IX Item "gnu++98"
.PD 0
.IP \fBgnu++03\fR 4
.IX Item "gnu++03"
.PD
گویش GNU از \fB\-std=c++98\fR.
.IP \fBc++11\fR 4
.IX Item "c++11"
.PD 0
.IP \fBc++0x\fR 4
.IX Item "c++0x"
.PD
استاندارد ISO C++ سال ۲۰۱۱ به‌همراه اصلاحیه‌ها.
نام \fBc++0x\fR منسوخ شده است.
.IP \fBgnu++11\fR 4
.IX Item "gnu++11"
.PD 0
.IP \fBgnu++0x\fR 4
.IX Item "gnu++0x"
.PD
گویش GNU از \fB\-std=c++11\fR.
نام \fBgnu++0x\fR منسوخ شده است.
.IP \fBc++14\fR 4
.IX Item "c++14"
.PD 0
.IP \fBc++1y\fR 4
.IX Item "c++1y"
.PD
استاندارد ISO C++ سال ۲۰۱۴ به‌همراه اصلاحیه‌ها.
نام \fBc++1y\fR منسوخ شده است.
.IP \fBgnu++14\fR 4
.IX Item "gnu++14"
.PD 0
.IP \fBgnu++1y\fR 4
.IX Item "gnu++1y"
.PD
گویش GNU از \fB\-std=c++14\fR.
نام \fBgnu++1y\fR منسوخ شده است.
.IP \fBc++17\fR 4
.IX Item "c++17"
.PD 0
.IP \fBc++1z\fR 4
.IX Item "c++1z"
.PD
استاندارد ISO C++ سال ۲۰۱۷ به‌همراه اصلاحیه‌ها.
نام \fBc++1z\fR منسوخ شده است.
.IP \fBgnu++17\fR 4
.IX Item "gnu++17"
.PD 0
.IP \fBgnu++1z\fR 4
.IX Item "gnu++1z"
.PD
گویش GNU از \fB\-std=c++17\fR.
نام \fBgnu++1z\fR منسوخ شده است.
.IP \fBc++20\fR 4
.IX Item "c++20"
.PD 0
.IP \fBc++2a\fR 4
.IX Item "c++2a"
.PD
استاندارد ISO C++ سال ۲۰۲۰ به‌همراه اصلاحیه‌ها.
پشتیبانی از ماژول‌های C++20 هنوز آزمایشی است و باید با گزینهٔ \fB\-fmodules\fR فعال شود.
نام \fBc++2a\fR منسوخ شده است.
.IP \fBgnu++20\fR 4
.IX Item "gnu++20"
.PD 0
.IP \fBgnu++2a\fR 4
.IX Item "gnu++2a"
.PD
گویش GNU از \fB\-std=c++20\fR.
این مقدار، پیش‌فرض برای کد C++ است.
پشتیبانی از ماژول‌های C++20 هنوز آزمایشی است و باید با گزینهٔ \fB\-fmodules\fR فعال شود.
نام \fBgnu++2a\fR منسوخ شده است.
.IP \fBc++23\fR 4
.IX Item "c++23"
.PD 0
.IP \fBc++2b\fR 4
.IX Item "c++2b"
.PD
استاندارد ISO C++ سال ۲۰۲۳ به‌همراه اصلاحیه‌ها (منتشر شده در سال ۲۰۲۴).
پشتیبانی به‌صورت آزمایشی است و ممکن است در انتشار‌های بعدی به شیوه‌هایی ناسازگار تغییر کند.
نام \fBc++2b\fR منسوخ شده است.
.IP \fBgnu++23\fR 4
.IX Item "gnu++23"
.PD 0
.IP \fBgnu++2b\fR 4
.IX Item "gnu++2b"
.PD
گویش GNU از \fB\-std=c++23\fR.
پشتیبانی به‌صورت آزمایشی است و ممکن است در انتشار‌های بعدی به شیوه‌هایی ناسازگار تغییر کند.
نام \fBgnu++2b\fR منسوخ شده است.
.IP \fBc++2c\fR 4
.IX Item "c++2c"
.PD 0
.IP \fBc++26\fR 4
.IX Item "c++26"
.PD
ویرایش بعدی استاندارد ISO C++، برنامه‌ریزی‌شده برای سال ۲۰۲۶. پشتیبانی بسیار آزمایشی است و تقریباً به‌طور قطع در انتشار‌های بعدی به شیوه‌هایی ناسازگار تغییر خواهد کرد.
.IP \fBgnu++2c\fR 4
.IX Item "gnu++2c"
.PD 0
.IP \fBgnu++26\fR 4
.IX Item "gnu++26"
.PD
گویش GNU از \fB\-std=c++2c\fR. پشتیبانی بسیار آزمایشی است و تقریباً به‌طور قطع در انتشار‌های بعدی به شیوه‌هایی ناسازگار تغییر خواهد کرد.
.RE
.RS 4
.RE
.IP "\fB\-aux\-info\fR \fIfilename\fR" 4
.IX Item "-aux-info filename"
اعلان‌های دارای پیش‌نمونه (prototyped) را برای تمام توابعی که در یک واحد ترجمه (translation unit) اعلان و/یا تعریف شده‌اند، از جمله موارد موجود در فایل‌های سرآیند، در نام فایل ارائه‌شده خروجی می‌دهد. این گزینه در هر زبانی غیر از C در سکوت نادیده گرفته می‌شود.
.Sp
علاوه بر اعلان‌ها، این فایل در قالب کامنت‌ها مبدأ هر اعلان (فایل منبع و خط)، ضمنی، دارای پیش‌نمونه یا بدون پیش‌نمونه بودن اعلان (\fBI\fR، \fBN\fR برای new یا \&\fBO\fR برای old، به‌ترتیب در اولین نویسه پس از شماره خط و دو‌نقطه)، و اینکه آیا از یک اعلان آمده یا یک تعریف (\fBC\fR یا \fBF\fR، به‌ترتیب در نویسه بعدی) را مشخص می‌کند. در مورد تعاریف توابع، فهرستی از آرگومان‌ها به سبک K&R به‌همراه اعلان‌های مربوطه‌شان نیز درون کامنت‌ها، پس از اعلان ارائه می‌گردد.
.IP \fB\-fno\-asm\fR 4
.IX Item "-fno-asm"
کلمات \f(CW\*(C`asm\*(C'\fR، \f(CW\*(C`inline\*(C'\fR یا \f(CW\*(C`typeof\*(C'\fR را به‌عنوان کلمهٔ کلیدی شناسایی نمی‌کند تا کد بتواند از این کلمات به‌عنوان شناسه استفاده کند. در عوض می‌توانید از کلمات کلیدی \f(CW\*(C`_\|_asm_\|_\*(C'\fR، \f(CW\*(C`_\|_inline_\|_\*(C'\fR و \f(CW\*(C`_\|_typeof_\|_\*(C'\fR استفاده کنید. در C، گزینهٔ \fB\-ansi\fR مستلزم \fB\-fno\-asm\fR است.
.Sp
در C++، کلمهٔ \f(CW\*(C`inline\*(C'\fR یک کلمهٔ کلیدی استاندارد است و تحت تأثیر این سوییچ قرار نمی‌گیرد. ممکن است بخواهید به‌جای آن از پرچم \fB\-fno\-gnu\-keywords\fR استفاده کنید که \f(CW\*(C`typeof\*(C'\fR را غیرفعال می‌کند اما نه \f(CW\*(C`asm\*(C'\fR و \&\f(CW\*(C`inline\*(C'\fR را. در حالت C99 (\fB\-std=c99\fR یا \fB\-std=gnu99\fR)، این سوییچ فقط بر کلمات کلیدی \f(CW\*(C`asm\*(C'\fR و \f(CW\*(C`typeof\*(C'\fR تأثیر می‌گذارد، چرا که \f(CW\*(C`inline\*(C'\fR یک کلمهٔ کلیدی استاندارد در ISO C99 است. در حالت C23 (\fB\-std=c23\fR یا \fB\-std=gnu23\fR)، این سوییچ فقط بر کلمهٔ کلیدی \f(CW\*(C`asm\*(C'\fR تأثیر دارد، چرا که \f(CW\*(C`typeof\*(C'\fR یک کلمهٔ کلیدی استاندارد در ISO C23 است.
.IP \fB\-fno\-builtin\fR 4
.IX Item "-fno-builtin"
.PD 0
.IP \fB\-fno\-builtin\-\fR\fIfunction\fR 4
.IX Item "-fno-builtin-function"
.PD
توابع توکاری (built\-in) که با پیشوند \&\fB_\|_builtin_\fR آغاز نمی‌شوند را شناسایی نمی‌کند.
.Sp
‏GCC به‌طور معمول کدهای ویژه‌ای تولید می‌کند تا برخی توابع توکار را با کارایی بیشتری مدیریت کند؛ برای نمونه، فراخوانی‌های \f(CW\*(C`alloca\*(C'\fR ممکن است به دستورالعمل‌های منفردی تبدیل شوند که پشته را مستقیماً تنظیم می‌کنند، و فراخوانی‌های \f(CW\*(C`memcpy\*(C'\fR ممکن است به حلقه‌های رونوشت درون‌خطی تبدیل گردند. کد حاصل معمولاً هم کوچک‌تر و هم سریع‌تر است، اما از آنجا که فراخوانی‌های تابع دیگر به این شکل ظاهر نمی‌شوند، نمی‌توانید روی آن فراخوانی‌ها نقطهٔ توقف (breakpoint) بگذارید، و همچنین نمی‌توانید رفتار توابع را با پیوند دادن به یک کتابخانهٔ دیگر تغییر دهید. علاوه بر این، هنگامی که یک تابع به‌عنوان تابع توکار شناخته می‌شود، GCC ممکن است از اطلاعات مربوط به آن تابع برای هشدار دادن دربارهٔ اشکالات فراخوانی‌های آن، یا تولید کد کارآمدتر استفاده کند، حتی اگر کد حاصل همچنان حاوی فراخوانی به آن تابع باشد. برای نمونه، هشدارهایی با \fB\-Wformat\fR برای فراخوانی‌های نادرست به \&\f(CW\*(C`printf\*(C'\fR داده می‌شود هنگامی که \f(CW\*(C`printf\*(C'\fR توکار است و مشخص است که \f(CW\*(C`strlen\*(C'\fR حافظهٔ سراسری را تغییر نمی‌دهد.
.Sp
با گزینهٔ \fB\-fno\-builtin\-\fR\fIfunction\fR فقط تابع توکار \fIfunction\fR غیرفعال می‌شود. نام \fIfunction\fR نباید با \fB_\|_builtin_\fR آغاز شود. اگر تابعی نام برده شود که در این نسخه از GCC توکار نباشد، این گزینه نادیده گرفته می‌شود. گزینهٔ معادل \&\fB\-fbuiltin\-\fR\fIfunction\fR وجود ندارد؛ اگر مایلید هنگام استفاده از \fB\-fno\-builtin\fR یا \&\fB\-ffreestanding\fR توابع توکار را به‌صورت انتخابی فعال کنید، می‌توانید ماکروهایی نظیر این تعریف کنید:
.Sp.Vb 2
\&        #define abs(n)          _\|_builtin_abs ((n))
\&        #define strcpy(d, s)    _\|_builtin_strcpy ((d), (s))
.Ve
.IP \fB\-fcond\-mismatch\fR 4
.IX Item "-fcond-mismatch"
عبارات شرطی با نوع‌های ناسازگار در آرگومان‌های دوم و سوم را مجاز می‌کند. مقدار چنین عبارتی void است. این گزینه برای C++ پشتیبانی نمی‌شود.
.IP \fB\-ffreestanding\fR 4
.IX Item "-ffreestanding"
مشخص می‌کند که هدف کامپایل، یک محیط مستقل (freestanding) است. این گزینه متضمن \fB\-fno\-builtin\fR است. محیط مستقل محیطی است که در آن ممکن است کتابخانهٔ استاندارد وجود نداشته باشد و نقطهٔ شروع برنامه لزوماً تابع \f(CW\*(C`main\*(C'\fR نباشد. بارزترین نمونهٔ آن، هستهٔ سیستم‌عامل است. این گزینه معادل \fB\-fno\-hosted\fR است.
.IP \fB\-fgimple\fR 4
.IX Item "-fgimple"
تجزیهٔ تعاریف توابعی را که با \f(CW\*(C`_\|_GIMPLE\*(C'\fR نشانه‌گذاری شده‌اند، فعال می‌کند. این یک ویژگی آزمایشی است که امکان آزمون واحد (unit testing) برای گذرگاه‌های GIMPLE را فراهم می‌آورد.
.IP \fB\-fgnu\-tm\fR 4
.IX Item "-fgnu-tm"
هنگامی که گزینهٔ \fB\-fgnu\-tm\fR مشخص شود، کامپایلر کدی برای گونهٔ لینوکسی سند مشخصات جاری ABI حافظهٔ تراکنشی (Transactional Memory) اینتل (نگارش ۱.۱، ۶ مه ۲۰۰۹) تولید می‌کند. این یک ویژگی آزمایشی است که با تغییر مشخصات رسمی، ممکن است رابط کاربری آن در نسخه‌های آیندهٔ GCC تغییر کند. لطفاً توجه داشته باشید که این ویژگی در همهٔ معماری‌ها پشتیبانی نمی‌شود.
.Sp
برای اطلاعات بیشتر در مورد پشتیبانی GCC از حافظهٔ تراکنشی،
.Sp
توجه داشته باشید که ویژگی حافظهٔ تراکنشی همراه با استثناهای غیرفراخوانی (\fB\-fnon\-call\-exceptions\fR) پشتیبانی نمی‌شود.
.IP \fB\-fgnu89\-inline\fR 4
.IX Item "-fgnu89-inline"
گزینهٔ \fB\-fgnu89\-inline\fR به GCC اعلام می‌کند که در حالت C99 از معناشناسی سنتی GNU برای توابع \f(CW\*(C`inline\*(C'\fR استفاده کند.
.Sp
استفاده از این گزینه تقریباً معادل افزودن مشخصهٔ تابع \&\f(CW\*(C`gnu_inline\*(C'\fR به تمام توابع درون‌خطی است.
.Sp
گزینهٔ \fB\-fno\-gnu89\-inline\fR صراحتاً به GCC اعلام می‌کند که هنگام قرار داشتن در حالت C99 یا gnu99 از معناشناسی C99 برای \f(CW\*(C`inline\*(C'\fR استفاده کند (یعنی رفتار پیش‌فرض را تعیین می‌کند).
این گزینه در حالت \fB\-std=c90\fR یا \&\fB\-std=gnu90\fR پشتیبانی نمی‌شود.
.Sp
از ماکروهای پیش‌پردازندهٔ \f(CW\*(C`_\|_GNUC_GNU_INLINE_\|_\*(C'\fR و \&\f(CW\*(C`_\|_GNUC_STDC_INLINE_\|_\*(C'\fR می‌توان برای بررسی اینکه کدام معناشناسی برای توابع \f(CW\*(C`inline\*(C'\fR فعال است، استفاده کرد.
.IP \fB\-fhosted\fR 4
.IX Item "-fhosted"
مشخص می‌کند که هدف کامپایل، یک محیط میزبان (hosted) است. این گزینه متضمن \&\fB\-fbuiltin\fR است. محیط میزبان محیطی است که در آن تمام کتابخانهٔ استاندارد در دسترس بوده و نوع بازگشتی \f(CW\*(C`main\*(C'\fR برابر با \f(CW\*(C`int\*(C'\fR است. تقریباً همهٔ برنامه‌ها به جز هسته، نمونه‌هایی از آن هستند. این گزینه معادل \fB\-fno\-freestanding\fR است.
.IP \fB\-flax\-vector\-conversions\fR 4
.IX Item "-flax-vector-conversions"
تبدیل‌های ضمنی میان بردارها با تعداد متفاوتی از عناصر و/یا نوع‌های عناصر ناسازگار را مجاز می‌کند. این گزینه نباید برای کدهای جدید استفاده شود.
.IP \fB\-fms\-extensions\fR 4
.IX Item "-fms-extensions"
برخی از ساختارهای غیراستاندارد مورد استفاده در فایل‌های سرآیند مایکروسافت را می‌پذیرد.
.Sp
در کد C++، این گزینه اجازه می‌دهد نام‌های اعضا در ساختارها مشابه با اعلان‌های انواع قبلی باشند.
.Sp
.Vb 4
\&        typedef int UOW;
\&        struct ABC {
\&          UOW UOW;
\&        };
.Ve
.Sp
برخی موارد فیلدهای بدون نام در ساختارها و اجتماع‌ها تنها با این گزینه پذیرفته می‌شوند.
.Sp
توجه داشته باشید که این گزینه برای تمام مقاصد، به جز مقاصد x86 که از ms\-abi استفاده می‌کنند، غیرفعال است.
.IP \fB\-fpermitted\-flt\-eval\-methods=\fR\fIstyle\fR 4
.IX Item "-fpermitted-flt-eval-methods=style"
مشخصات ISO/IEC TS 18661\-3 مقادیر مجاز جدیدی را برای \&\f(CW\*(C`FLT_EVAL_METHOD\*(C'\fR تعریف می‌کند که نشان می‌دهند عملیات و مقادیر ثابت با نوع معناییِ قالب تبادلی یا گسترش‌یافته باید با دقت و دامنهٔ آن نوع ارزیابی شوند. این مقادیر جدید، ابرمجموعه‌ای از مقادیر مجاز تحت C99/C11 هستند، که معنای سایر مقادیر مثبت \f(CW\*(C`FLT_EVAL_METHOD\*(C'\fR را مشخص نمی‌کند. از این رو، ممکن است کدهای منطبق بر C11 بدون در نظر گرفتن احتمال وجود مقادیر جدید نوشته شده باشند.
.Sp
گزینهٔ \&\fB\-fpermitted\-flt\-eval\-methods\fR مشخص می‌کند که کامپایلر باید تنها مقادیر \f(CW\*(C`FLT_EVAL_METHOD\*(C'\fR مشخص‌شده در C99/C11 را مجاز بداند، یا مجموعهٔ گسترش‌یافتهٔ مقادیر مشخص‌شده در ISO/IEC TS 18661\-3 را نیز بپذیرد.
.Sp
مقدار \&\fIstyle\fR بسته به مورد، یا \f(CW\*(C`c11\*(C'\fR است یا \f(CW\*(C`ts\-18661\-3\*(C'\fR.
.Sp
پیش‌فرض در حالت منطبق بر استاندارد (\fB\-std=c11\fR یا مشابه آن)، \fB\-fpermitted\-flt\-eval\-methods=c11\fR است. پیش‌فرض در گویش‌های GNU (\fB\-std=gnu11\fR یا مشابه آن)، \&\fB\-fpermitted\-flt\-eval\-methods=ts\-18661\-3\fR است.
.Sp
گزینه‌های \fB\-fdeps\-*\fR برای استخراج اطلاعات ساخت‌یافتهٔ وابستگی برای یک مبدأ استفاده می‌شوند. این کار شامل تعیین این است که چه منابعی که توسط سایر فایل‌های منبع ارائه شده‌اند برای کامپایل این مبدأ لازم خواهند بود، و همچنین چه منابعی توسط خود این مبدأ ارائه می‌شوند. از این اطلاعات می‌توان برای افزودن وابستگی‌های لازم بین قواعد کامپایل مبداهای وابسته بر اساس محتوای آن‌ها استفاده کرد، بدون اینکه نیاز باشد این اطلاعات در ابزارهای ساخت نیز منعکس شوند.
.IP \fB\-fdeps\-file=\fR\fIfile\fR 4
.IX Item "-fdeps-file=file"
محل نوشتن اطلاعات ساخت‌یافتهٔ وابستگی.
.IP \fB\-fdeps\-format=\fR\fIformat\fR 4
.IX Item "-fdeps-format=format"
قالبی که برای اطلاعات ساخت‌یافتهٔ وابستگی استفاده می‌شود. در حال حاضر \fBp1689r5\fR تنها قالب پشتیبانی‌شده است. توجه داشته باشید که با مشخص شدن این آرگومان، خروجی \fB\-MF\fR از برخی اطلاعات (به‌ویژه ماژول‌های C++) خالی می‌شود تا از نحو توسعه‌یافتهٔ makefile که توسط بیشتر ابزارها پشتیبانی نمی‌شود، استفاده نکند.
.IP \fB\-fdeps\-target=\fR\fIfile\fR 4
.IX Item "-fdeps-target=file"
مشابه \fB\-MT\fR است اما برای اطلاعات ساخت‌یافتهٔ وابستگی. این گزینه هدفی را مشخص می‌کند که در نهایت به هر منبع مورد نیازی احتیاج خواهد داشت و هر منبع استخراج‌شده از مبدأ را که ممکن است سایر مبدأها به آن نیاز داشته باشند، فراهم می‌سازد.
.IP \fB\-fplan9\-extensions\fR 4
.IX Item "-fplan9-extensions"
برخی از ساختارهای غیراستاندارد به‌کاررفته در کد Plan 9 را می‌پذیرد.
.Sp
این گزینه \fB\-fms\-extensions\fR را فعال می‌کند، ارسال اشاره‌گر به ساختارهایی با فیلدهای بی‌نام را به توابعی که انتظار اشاره‌گر به عناصری از نوع آن فیلد را دارند مجاز می‌سازد، و ارجاع به فیلدهای بی‌نام اعلان‌شده با typedef را ممکن می‌کند. این گزینه تنها برای C پشتیبانی می‌شود، نه C++.
.IP \fB\-fsigned\-bitfields\fR 4
.IX Item "-fsigned-bitfields"
.PD 0
.IP \fB\-funsigned\-bitfields\fR 4
.IX Item "-funsigned-bitfields"
.IP \fB\-fno\-signed\-bitfields\fR 4
.IX Item "-fno-signed-bitfields"
.IP \fB\-fno\-unsigned\-bitfields\fR 4
.IX Item "-fno-unsigned-bitfields"
.PD
این گزینه‌ها کنترل می‌کنند که آیا یک فیلد بیتی (bit\-field) بدون علامت است یا علامت‌دار، زمانی که در اعلان از هیچ‌کدام از \f(CW\*(C`signed\*(C'\fR یا \f(CW\*(C`unsigned\*(C'\fR استفاده نشده باشد. به‌طور پیش‌فرض، چنین فیلد بیتی‌ای علامت‌دار است، زیرا با رفتار کلی سازگار است: انواع پایهٔ عدد صحیح مانند \f(CW\*(C`int\*(C'\fR انواع علامت‌دار هستند.
.IP \fB\-fsigned\-char\fR 4
.IX Item "-fsigned-char"
.PD 0
.IP \fB\-funsigned\-char\fR 4
.IX Item "-funsigned-char"
.PD
گزینهٔ \&\fB\-fsigned\-char\fR باعث می‌شود نوع \f(CW\*(C`char\*(C'\fR مانند \f(CW\*(C`signed char\*(C'\fR علامت‌دار باشد، در حالی که \fB\-funsigned\-char\fR باعث می‌شود نوع \f(CW\*(C`char\*(C'\fR مانند \f(CW\*(C`unsigned char\*(C'\fR بدون علامت باشد.
.Sp
توجه داشته باشید که \fB\-fsigned\-char\fR معادل \fB\-fno\-unsigned\-char\fR است که صورت منفیِ \fB\-funsigned\-char\fR محسوب می‌شود. به همین ترتیب، گزینهٔ \&\fB\-fno\-signed\-char\fR معادل \fB\-funsigned\-char\fR است.
.Sp
هر مقصدی که توسط GCC پشتیبانی می‌شود، برای اینکه \f(CW\*(C`char\*(C'\fR چه باشد یک پیش‌فرض دارد که معمولاً در سند ABI مختص پردازنده برای آن مقصد مشخص می‌شود. این مقدار به‌طور پیش‌فرض یا شبیه به \f(CW\*(C`unsigned char\*(C'\fR است یا شبیه به \f(CW\*(C`signed char\*(C'\fR.
.Sp
در حالت مطلوب، یک برنامهٔ چندسکویی (portable) در صورتی که به علامت‌دار بودن یک شیء وابسته باشد، باید همواره از \f(CW\*(C`signed char\*(C'\fR یا \&\f(CW\*(C`unsigned char\*(C'\fR استفاده کند. اما برنامه‌های بسیاری نوشته شده‌اند که از \f(CW\*(C`char\*(C'\fR ساده استفاده کرده و بسته به ماشین‌هایی که برای آن‌ها نوشته شده‌اند، انتظار دارند علامت‌دار یا بدون علامت باشد. این گزینه‌ها به شما امکان می‌دهند چنین برنامه‌ای را با پیش‌فرض معکوس به کار بیندازید.
.Sp
نوع \f(CW\*(C`char\*(C'\fR همیشه نوعی متمایز از هر یک از \&\f(CW\*(C`signed char\*(C'\fR یا \f(CW\*(C`unsigned char\*(C'\fR است، هرچند که رفتار آن همواره دقیقاً مشابه یکی از این دو می‌باشد.
.IP "\fB\-fstrict\-flex\-arrays\fR (تنها در C و C++)" 4
.IX Item "-fstrict-flex-arrays (C and C++ only)".PD 0
.IP "\fB\-fstrict\-flex\-arrays=\fR\fIlevel\fR\fB \fR(فقط C و C++)" 4
.IX Item "-fstrict-flex-arrays=level (C and C++ only)"
.PD
کنترل می‌کند که چه زمانی آرایهٔ انتهاییِ یک ساختار، به منظور دسترسی به عناصر آن، به عنوان عضو آرایهٔ انعطاف‌پذیر (flexible array member) در نظر گرفته شود. مقدار \fIlevel\fR سطح سخت‌گیری را کنترل می‌کند.
.Sp
گزینهٔ \&\fB\-fstrict\-flex\-arrays\fR معادل \&\fB\-fstrict\-flex\-arrays=3\fR است که سخت‌گیرانه‌ترین حالت می‌باشد؛ آرایهٔ انتهایی تنها زمانی به عنوان عضو آرایهٔ انعطاف‌پذیر در نظر گرفته می‌شود که مطابق با استاندارد C99 به بعد به عنوان عضو آرایهٔ انعطاف‌پذیر اعلان شده باشد.
.Sp
حالت نقیض آن \fB\-fno\-strict\-flex\-arrays\fR معادل \&\fB\-fstrict\-flex\-arrays=0\fR است که کمترین میزان سخت‌گیری را دارد. در این حالت، تمام آرایه‌های انتهایی ساختارها به عنوان اعضای آرایهٔ انعطاف‌پذیر تلقی می‌شوند.
.Sp
دو سطح دیگر بین ۰ و ۳ وجود دارد که برای پشتیبانی از کدهای قدیمی‌تر ارائه شده‌اند؛ کدهایی که از افزونهٔ آرایه با طول صفر GCC (\fB[0]\fR) یا آرایه‌های تک‌عضوی به عنوان اعضای آرایهٔ انعطاف‌پذیر (\fB[1]\fR) استفاده می‌کنند. هنگامی که \fIlevel\fR برابر ۱ باشد، آرایهٔ انتهایی در صورتی به عنوان عضو آرایهٔ انعطاف‌پذیر تلقی می‌شود که به صورت \fB[]\fR، \&\fB[0]\fR یا \fB[1]\fR اعلان شده باشد. هنگامی که \fIlevel\fR برابر ۲ باشد، آرایهٔ انتهایی در صورتی به عنوان عضو آرایهٔ انعطاف‌پذیر تلقی می‌شود که به صورت \&\fB[]\fR یا \fB[0]\fR اعلان شده باشد.
.Sp
می‌توانید این رفتار را برای یک فیلد آرایهٔ انتهاییِ مشخص از یک ساختار، با استفاده از صفت متغیر \f(CW\*(C`strict_flex_array\*(C'\fR کنترل کنید.
.Sp
گزینهٔ \fB\-fstrict_flex_arrays\fR با گزینهٔ \&\fB\-Wstrict\-flex\-arrays\fR در تعامل است.
.IP \fB\-fsso\-struct=\fR\fIendianness\fR 4
.IX Item "-fsso-struct=endianness"
ترتیب ذخیره‌سازی اسکالر پیش‌فرضِ ساختارها و اجتماع‌ها را روی ترتیب بایت (endianness) مشخص‌شده تنظیم می‌کند. مقادیر پذیرفته‌شده عبارتند از \fBbig\-endian\fR، \&\fBlittle\-endian\fR و \fBnative\fR برای ترتیب بایت بومی هدف (پیش‌فرض). این گزینه برای C++ پشتیبانی نمی‌شود.
.Sp
\&\fBهشدار:\fR سویچ \fB\-fsso\-struct\fR در صورتی که ترتیب بایتِ مشخص‌شده با ترتیب بایتِ بومی هدف یکسان نباشد، باعث می‌شود GCC کدی تولید کند که با کدهای تولیدشده بدون این گزینه، سازگاری باینری ندارد.
.SS "گزینه‌های کنترل‌کنندهٔ لهجهٔ C++ (Options Controlling C++ Dialect)"
.IX Subsection "Options Controlling C++ Dialect"
این بخش گزینه‌های خط فرمانی را شرح می‌دهد که تنها برای برنامه‌های C++ معنادار هستند. همچنین فارغ از اینکه برنامه‌تان به چه زبانی نوشته شده است، می‌توانید از بیشتر گزینه‌های کامپایلر GNU استفاده کنید. به عنوان مثال، ممکن است فایلی مانند \fIfirstClass.C\fR را به این صورت کامپایل کنید:
.PP
.Vb 1
\&        g++ \-g \-fstrict\-enums \-O \-c firstClass.C
.Ve
.PP
در این مثال، تنها \fB\-fstrict\-enums\fR گزینه‌ای است که منحصراً برای برنامه‌های C++ در نظر گرفته شده است؛ سایر گزینه‌ها را می‌توانید با هر زبانی که GCC پشتیبانی می‌کند به کار ببرید.
.PP
برخی از گزینه‌های کامپایل برنامه‌های C، مانند \fB\-std\fR، برای برنامه‌های C++ نیز کاربرد دارند.
.PP
در اینجا فهرستی از گزینه‌هایی آورده شده است که \fIتنها\fR برای کامپایل برنامه‌های C++ هستند:
.IP \fB\-\-compile\-std\-module\fR 4
.IX Item "--compile-std-module"
رابط‌های ماژول کامپایل‌شده را برای واحد سرایند \&\fB<bits/stdc++.h>\fR و ماژول‌های \fBstd\fR و \&\fBstd.compat\fR، پیش از کامپایل هر فایل منبعی که صراحتاً در خط فرمان مشخص شده است، می‌سازد. هدف از این گزینه، کاربردی بودن برای ساخت برنامه‌های ساده‌ای است که با یک دستور واحد از \fBimport std;\fR استفاده می‌کنند.
.IP \fB\-fabi\-version=\fR\fIn\fR 4
.IX Item "-fabi-version=n"
از نسخهٔ \fIn\fR مربوط به C++ ABI استفاده می‌کند. پیش‌فرض، نسخهٔ 0 است.
.Sp
نسخهٔ 0 به نسخه‌ای اشاره دارد که بیشترین انطباق را با مشخصات C++ ABI دارد. بنابراین، ABI به‌دست‌آمده با استفاده از نسخهٔ 0 با رفع باگ‌های ABI در نسخه‌های مختلف G++ تغییر خواهد کرد.
.Sp
نسخهٔ 1 نسخه‌ای از C++ ABI است که نخستین بار در G++ 3.2 ظاهر شد.
.Sp
نسخهٔ 2 نسخه‌ای از C++ ABI است که نخستین بار در G++ 3.4 ظاهر شد و تا G++ 4.9 نسخهٔ پیش‌فرض بود.
.Sp
نسخهٔ 3 خطایی را در درهم‌سازی (mangling) یک آدرس ثابت به عنوان آرگومان الگو تصحیح می‌کند.
.Sp
نسخهٔ 4، که نخستین بار در G++ 4.5 ظاهر شد، یک درهم‌سازی استاندارد برای نوع‌های برداری پیاده‌سازی می‌کند.
.Sp
نسخهٔ 5، که نخستین بار در G++ 4.6 ظاهر شد، درهم‌سازی صفت const/volatile روی نوع‌های اشاره‌گر تابع، decltype یک اعلان ساده، و استفاده از یک پارامتر تابع در اعلان پارامتری دیگر را تصحیح می‌کند.
.Sp
نسخهٔ 6، که نخستین بار در G++ 4.7 ظاهر شد، رفتار ارتقای (promotion) نوع‌های شمارشی محدوده‌دارِ C++11 و درهم‌سازی بسته‌های آرگومان الگو، const/static_cast، عملگرهای پیشوندی ++ و \-\-، و تابع در محدودهٔ کلاس مورد استفاده به عنوان آرگومان الگو را تصحیح می‌کند.
.Sp
نسخهٔ 7، که نخستین بار در G++ 4.8 ظاهر شد، با nullptr_t به عنوان یک نوع توکار رفتار کرده و درهم‌سازی لامبداها را در محدودهٔ آرگومان پیش‌فرض تصحیح می‌کند.
.Sp
نسخهٔ 8، که نخستین بار در G++ 4.9 ظاهر شد، رفتار جایگزینی نوع‌های تابع با توصیف‌کننده‌های cv تابع (function\-cv\-qualifiers) را تصحیح می‌کند.
.Sp
نسخهٔ 9، که نخستین بار در G++ 5.2 ظاهر شد، هم‌ترازی \&\f(CW\*(C`nullptr_t\*(C'\fR را تصحیح می‌کند.
.Sp
نسخهٔ 10، که نخستین بار در G++ 6.1 ظاهر شد، درهم‌سازی صفت‌هایی را اضافه می‌کند که بر هویت نوع تأثیر می‌گذارند، مانند صفت‌های قرارداد فراخوانی ia32 (مانند \fBstdcall\fR).
.Sp
نسخهٔ 11، که نخستین بار در G++ 7 ظاهر شد، درهم‌سازی عبارت‌های ...sizeof و نام عملگرها را تصحیح می‌کند. برای چندین موجودیت با نام یکسان درون یک تابع که در محدوده‌های متفاوتی اعلان شده‌اند، درهم‌سازی اکنون از دوازدهمین رخداد به بعد تغییر می‌کند. همچنین نشانگر فعال بودن \fB\-fnew\-inheriting\-ctors\fR است.
.Sp
نسخهٔ 12، که نخستین بار در G++ 8 ظاهر شد، قراردادهای فراخوانی برای کلاس‌های خالی در هدف x86_64 و برای کلاس‌هایی که تنها دارای سازنده‌های رونوشت/انتقال حذف‌شده هستند را تصحیح می‌کند. این نسخه به طور تصادفی قرارداد فراخوانی را برای کلاس‌هایی با یک سازندهٔ رونوشت حذف‌شده و یک سازندهٔ انتقال ناچیز (trivial) تغییر می‌دهد.
.Sp
نسخهٔ 13، که نخستین بار در G++ 8.2 ظاهر شد، تغییر تصادفی در نسخهٔ 12 را برطرف می‌کند.
.Sp
نسخهٔ 14، که نخستین بار در G++ 10 ظاهر شد، درهم‌سازی عبارت nullptr را تصحیح می‌کند.
.Sp
نسخهٔ 15، که نخستین بار در G++ 10.3 ظاهر شد، پس‌رفت (regression) برچسب ABI در G++ 10 را برطرف می‌کند.
.Sp
نسخهٔ 16، که نخستین بار در G++ 11 ظاهر شد، درهم‌سازی \&\f(CW\*(C`_\|_alignof_\|_\*(C'\fR را تغییر می‌دهد تا از \f(CW\*(C`alignof\*(C'\fR و نام‌های عملگر وابسته متمایز باشد.
.Sp
نسخهٔ 17، که نخستین بار در G++ 12 ظاهر شد، چیدمان کلاس‌هایی را که در C++14 به بالا از کلاس‌های تجمیعی (aggregate) با مقداردهنده‌های اولیهٔ پیش‌فرضِ عضو ارث‌بری می‌کنند، تصحیح می‌کند.
.Sp
نسخهٔ 18، که نخستین بار در G++ 13 ظاهر شد، درهم‌سازی لامبداهایی را که دارای زمینهٔ اضافی هستند تصحیح می‌کند.
.Sp
نسخهٔ 19، که نخستین بار در G++ 14 ظاهر شد، درهم‌سازی مقیدسازی‌های ساختاریافته را به گونه‌ای که شامل برچسب‌های ABI باشند اصلاح می‌کند، مدیریت اعضای cv\-qualified دارای [[no_unique_address]] را تصحیح کرده و درهم‌سازی قیود C++20 را روی الگوهای تابع اضافه می‌کند.
.Sp
نسخهٔ 20، که نخستین بار در G++ 15 ظاهر شد، درهم‌سازی لامبداها را در مقداردهنده‌های اولیهٔ عضو داده‌ای ایستا تصحیح می‌کند.
.Sp
نسخهٔ 21، که نخستین بار در G++ 16 ظاهر شد، شکار غیرضروری متغیرها در لامبداهای noexcept به شمارهٔ (c++/119764)، چیدمان یک کلاس پایه با تمام سازنده‌های صراحتاً پیش‌فرض‌شده به شمارهٔ (c++/120012)، و درهم‌سازی اشیای کلاس و آرایه با زیر‌اشیای غیرانتهایی که به طور ضمنی با صفر مقداردهی اولیه شده‌اند به شمارهٔ (c++/121231) را تصحیح می‌کند.
.Sp
همچنین ببینید: \fB\-Wabi\fR.
.IP \fB\-fabi\-compat\-version=\fR\fIn\fR 4
.IX Item "-fabi-compat-version=n"
در هدف‌هایی که از نام‌های مستعار قوی (strong aliases) پشتیبانی می‌کنند، G++ تغییرات درهم‌سازی را با ایجاد یک نام مستعار با نام درهم‌سازی‌شدهٔ صحیح، هنگام تعریف یک نماد با نام درهم‌سازی‌شدهٔ نادرست، دور می‌زند. این سویچ مشخص می‌کند که کدام نسخهٔ ABI برای این نام مستعار استفاده شود.
.Sp
با \fB\-fabi\-version=0\fR (پیش‌فرض)، این گزینه به طور پیش‌فرض روی 13 (سازگاری با GCC 8.2) تنظیم می‌شود. اگر نسخهٔ دیگری از ABI صراحتاً انتخاب شود، این مقدار به طور پیش‌فرض 0 خواهد بود. برای سازگاری با نسخه‌های GCC از 3.2 تا 4.9، از \fB\-fabi\-compat\-version=2\fR استفاده کنید.
.Sp
اگر این گزینه مشخص نشود ولی \fB\-Wabi=\fR\fIn\fR داده شده باشد، آن نسخه برای نام‌های مستعار سازگاری به کار می‌رود. اگر این گزینه همراه با \fB\-Wabi\fR (بدون نسخه) ارائه شود، نسخهٔ مشخص‌شده در این گزینه برای هشدار استفاده خواهد شد.
.IP \fB\-fno\-access\-control\fR 4
.IX Item "-fno-access-control"
تمام بررسی‌های دسترسی را غیرفعال می‌کند. این سویچ عمدتاً برای دور زدن باگ‌ها در کد کنترل دسترسی کاربرد دارد.
.IP \fB\-faligned\-new\fR 4
.IX Item "-faligned-new"
.PD 0.IP \fB\-faligned\-new=\fR\fIalignment\fR 4
.IX Item "-faligned-new=alignment"
.PD
پشتیبانی از \f(CW\*(C`new\*(C'\fR در C++17 را برای انواعی که به هم‌ترازی بیشتری نسبت به آنچه \f(CW\*(C`void* ::operator new(std::size_t)\*(C'\fR فراهم می‌کند نیاز دارند، فعال می‌کند. یک آرگومان عددی مانند \f(CW\*(C`\-faligned\-new=32\*(C'\fR می‌تواند برای تعیین میزان هم‌ترازی (به بایت) فراهم‌شده توسط آن تابع استفاده شود، اما کاربران انگشت‌شماری نیاز به بازنویسی مقدار پیش‌فرض
\&\f(CWalignof(std::max_align_t)\fR خواهند داشت.
.Sp
این پرچم به‌طور پیش‌فرض برای \fB\-std=c++17\fR فعال است.
.IP \fB\-fno\-assume\-sane\-operators\-new\fR 4
.IX Item "-fno-assume-sane-operators-new"
استاندارد C++ اجازه می‌دهد عملگرهای سراسری \f(CW\*(C`new\*(C'\fR، \f(CW\*(C`new[]\*(C'\fR،
\&\f(CW\*(C`delete\*(C'\fR و \f(CW\*(C`delete[]\*(C'\fR جایگزین شوند، گرچه بسیاری از برنامه‌های C++
آن‌ها را جایگزین نمی‌کنند و تنها از نسخهٔ ارائه‌شده توسط پیاده‌سازی استفاده می‌کنند.
علاوه بر این، استاندارد C++ اجازه می‌دهد در صورتی که این فراخوانی‌ها از عبارت‌های new یا delete
انجام شوند، از آن‌ها صرف‌نظر شود (و به همین ترتیب در صورت استفاده از توابع \f(CW\*(C`_\|_builtin_operator_new\*(C'\fR
یا \f(CW\*(C`_\|_builtin_operator_delete\*(C'\fR نیز همین فرض در نظر گرفته می‌شود).
این گزینه امکان کنترل برخی بهینه‌سازی‌ها حول فراخوانی‌های این عملگرها را فراهم می‌کند.
با گزینهٔ \f(CW\*(C`\-fassume\-sane\-operators\-new\-delete\*(C'\fR کامپایلر GCC ممکن است فرض کند که
فراخوانی عملگرهای سراسریِ قابل جایگزینی از عبارت‌های new یا delete یا از فراخوانی‌های
\f(CW\*(C`_\|_builtin_operator_new\*(C'\fR یا \f(CW\*(C`_\|_builtin_operator_delete\*(C'\fR،
هیچ متغیر سراسری یا متغیری که آدرس آن ممکن است به این عملگرها درز کند (وضعیت سراسری؛ به استثنای
\f(CW\*(C`errno\*(C'\fR برای عملگرهای \&\f(CW\*(C`new\*(C'\fR و \f(CW\*(C`new[]\*(C'\fR) را نمی‌خوانند یا تغییر نمی‌دهند.
این امر بیشتر بهینه‌سازی‌ها را در طول این فراخوانی‌ها ممکن می‌سازد و چیزی است که عملگرهای
ارائه‌شده توسط پیاده‌سازی آن را برآورده می‌کنند، مگر اینکه جزئیات پیاده‌سازی \f(CW\*(C`malloc\*(C'\fR
در کد قابل مشاهده باشد یا از قلاب‌های \f(CW\*(C`malloc\*(C'\fR استفاده شده باشد؛ اما اگر برنامه‌ای این
عملگرها را جایگزین کند، ممکن است برآورده نشود. این رفتار به‌طور پیش‌فرض فعال است.
با گزینهٔ \f(CW\*(C`\-fno\-assume\-sane\-operators\-new\-delete\*(C'\fR کامپایلر GCC باید فرض کند
که تمام این فراخوانی‌ها (چه از عبارت‌های new یا delete باشند یا مستقیماً فراخوانی شوند)
ممکن است وضعیت سراسری را بخوانند و بنویسند، مگر اینکه خلاف آن ثابت شود (مثلاً زمانی که
GCC پیاده‌سازی آن‌ها را کامپایل می‌کند). اگر این عملگرها جایگزین شده‌اند یا ممکن است
جایگزین شوند و کد باید انتظار چنین رفتاری را داشته باشد، از این گزینه استفاده کنید.
.IP \fB\-fchar8_t\fR 4
.IX Item "-fchar8_t"
.PD 0
.IP \fB\-fno\-char8_t\fR 4
.IX Item "-fno-char8_t"
.PD
پشتیبانی از \f(CW\*(C`char8_t\*(C'\fR را همان‌طور که برای C++20 تصویب شده است فعال می‌کند. این شامل
افزودن نوع بنیادین جدید \f(CW\*(C`char8_t\*(C'\fR، تغییر در انواع لیترال‌های رشته‌ای و نویسه‌ای UTF\-8،
امضاهای جدید برای لیترال‌های تعریف‌شده توسط کاربر، به‌روزرسانی‌های مرتبط در کتابخانهٔ استاندارد،
و ماکروهای آزمون ویژگیِ جدید \&\f(CW\*(C`_\|_cpp_char8_t\*(C'\fR و \f(CW\*(C`_\|_cpp_lib_char8_t\*(C'\fR است.
.Sp
این گزینه امکان اورلود (overload) توابع را برای رشته‌های معمولی و UTF\-8 فراهم می‌سازد:
.Sp
.Vb 4
\&        int f(const char *);    // #1
\&        int f(const char8_t *); // #2
\&        int v1 = f("text");     // Calls #1
\&        int v2 = f(u8"text");   // Calls #2
.Ve
.Sp
و امضاهای جدیدی برای لیترال‌های تعریف‌شده توسط کاربر معرفی می‌کند:
.Sp
.Vb 6
\&        int operator""_udl1(char8_t);
\&        int v3 = u8\*(Aqx\*(Aq_udl1;
\&        int operator""_udl2(const char8_t*, std::size_t);
\&        int v4 = u8"text"_udl2;
\&        template<typename T, T...> int operator""_udl3();
\&        int v5 = u8"text"_udl3;
.Ve
.Sp
تغییر انواع لیترال‌های رشته‌ای و نویسه‌ای UTF\-8 ناسازگاری‌هایی با ISO C++11 و استانداردهای
بعدی ایجاد می‌کند. برای نمونه، کد زیر تحت ISO C++11 کاملاً خوش‌ساخت (well\-formed) است،
اما در صورت تعیین \&\fB\-fchar8_t\fR بدساخت (ill\-formed) محسوب می‌شود.
.Sp
.Vb 11
\&        const char *cp = u8"xx";// error: invalid conversion from
\&                                //        \`const char8_t*\*(Aq to \`const char*\*(Aq
\&        int f(const char*);
\&        auto v = f(u8"xx");     // error: invalid conversion from
\&                                //        \`const char8_t*\*(Aq to \`const char*\*(Aq
\&        std::string s{u8"xx"};  // error: no matching function for call to
\&                                //        \`std::basic_string<char>::basic_string()\*(Aq
\&        using namespace std::literals;
\&        s = u8"xx"s;            // error: conversion from
\&                                //        \`basic_string<char8_t>\*(Aq to non\-scalar
\&                                //        type \`basic_string<char>\*(Aq requested
.Ve
.IP \fB\-fcheck\-new\fR 4
.IX Item "-fcheck-new"
بررسی می‌کند که اشاره‌گر بازگردانده شده توسط \f(CW\*(C`operator new\*(C'\fR پیش از تلاش برای
تغییر فضای ذخیره‌سازی تخصیص‌یافته، تهی (null) نباشد. این بررسی معمولاً غیرضروری است زیرا
استاندارد C++ تعیین می‌کند که \&\f(CW\*(C`operator new\*(C'\fR تنها در صورتی \f(CW0\fR بازمی‌گرداند
که با \&\f(CWthrow()\fR اعلان شده باشد، که در آن صورت کامپایلر حتی بدون این گزینه نیز همواره
مقدار بازگشتی را بررسی می‌کند. در تمام موارد دیگر، هنگامی که \&\f(CW\*(C`operator new\*(C'\fR مشخصهٔ
استثنای غیرخالی دارد، اتمام حافظه با پرتاب \f(CW\*(C`std::bad_alloc\*(C'\fR اعلام می‌شود. همچنین
\&\fBnew (nothrow)\fR را ببینید.
.IP \fB\-fconcepts\fR 4
.IX Item "-fconcepts"
پشتیبانی از ویژگی C++ Concepts را برای مقید کردن آرگومان‌های الگو فعال می‌کند. در
\fB\-std=c++20\fR و بالاتر، مفاهیم بخشی از استاندارد زبان هستند، بنابراین \fB\-fconcepts\fR
به‌طور پیش‌فرض روشن است.
.Sp
برخی از ساختارهایی که توسط مشخصات فنی قبلی «پسوندهای C++ برای مفاهیم»، ISO 19217 (2015)
مجاز بودند اما به استاندارد راه نیافتند، می‌توانستند علاوه بر این با \&\fB\-fconcepts\-ts\fR
فعال شوند. گزینهٔ \fB\-fconcepts\-ts\fR در GCC 14 منسوخ شد و در GCC 15 حذف گردید؛ انتظار
می‌رود کاربران کدهای خود را به مفاهیم C++20 ارتقا دهند.
.IP \fB\-fconcepts\-diagnostics\-depth=\fR\fIn\fR 4
.IX Item "-fconcepts-diagnostics-depth=n"
حداکثر عمق بازپخش خطا را در حین عیب‌یابی بازگشتیِ شکست در برآورده شدن یک قید مشخص می‌کند.
مقدار پیش‌فرض 1 است.
.IP \fB\-fconstexpr\-depth=\fR\fIn\fR 4
.IX Item "-fconstexpr-depth=n"
حداکثر عمق ارزیابی تودرتو را برای توابع constexpr در C++11 روی \fIn\fR تنظیم می‌کند. برای
تشخیص بازگشت بی‌پایان در حین ارزیابی عبارت ثابت، وجود یک محدودیت لازم است. حداقل تعیین‌شده
توسط استاندارد 512 است.
.IP \fB\-fconstexpr\-cache\-depth=\fR\fIn\fR 4
.IX Item "-fconstexpr-cache-depth=n"
حداکثر سطح عمق ارزیابی تودرتو برای توابع constexpr در C++11 که در حافظهٔ موقت ذخیره (cache)
می‌شوند را روی \fIn\fR تنظیم می‌کند. این یک راهکار شهودی است که تعادلی بین سرعت کامپایل
(زمانی که کَش مانع از محاسبات تکراری می‌شود) و مصرف حافظه (زمانی که کَش به دلیل ارزیابی‌های
بسیار بازگشتی بسیار بزرگ می‌شود) برقرار می‌کند. مقدار پیش‌فرض 8 است. احتمالاً کاربران بسیار کمی
نیاز به تنظیم آن خواهند داشت، اما اگر کد شما محاسبات سنگین constexpr انجام می‌دهد، ممکن است
بخواهید برای یافتن مقداری که بهترین بازدهی را دارد آزمایش کنید.
.IP \fB\-fconstexpr\-fp\-except\fR 4
.IX Item "-fconstexpr-fp-except"
پیوست F از استاندارد C مشخص می‌کند که استثناهای ممیز شناور IEC559 که در زمان کامپایل رخ
می‌دهند نباید کامپایل را متوقف کنند. کامپایلرهای C++ در طول تاریخ این راهنما را دنبال نکرده‌اند
و در عوض تقسیم ممیز شناور بر صفر را، با وجود داشتن یک مقدار معین، غیرثابت در نظر گرفته‌اند.
این پرچم به کامپایلر می‌گوید که به پیوست F نسبت به سایر قوانینی که یک عملیات خاص را تعریف‌نشده
می‌دانند اولویت دهد.
.Sp
.Vb 1
\&        constexpr float inf = 1./0.; // OK with \-fconstexpr\-fp\-except
.Ve
.IP \fB\-fconstexpr\-loop\-limit=\fR\fIn\fR 4
.IX Item "-fconstexpr-loop-limit=n"
حداکثر تعداد تکرارهای یک حلقه در توابع constexpr در C++14 را روی \fIn\fR تنظیم می‌کند. برای
تشخیص حلقه‌های بی‌نهایت در طول ارزیابی عبارت ثابت، یک محدودیت لازم است. مقدار پیش‌فرض
262144 (1<<18) است.
.IP \fB\-fconstexpr\-ops\-limit=\fR\fIn\fR 4
.IX Item "-fconstexpr-ops-limit=n"
حداکثر تعداد عملیات‌ها را در طول یک ارزیابی منفردِ constexpr مشخص می‌کند.
حتی زمانی که تعداد تکرارهای یک حلقه منفرد با محدودیت بالا محدود شده باشد، در صورتی که چندین
حلقهٔ تودرتو وجود داشته باشد و هر یک تکرارهای زیادی کمتر از محدودیت فوق داشته باشند، یا اگر
در بدنهٔ یک حلقه یا خارج از آن عبارات بسیار زیادی نیاز به ارزیابی داشته باشند، ارزیابی constexpr
ممکن است بیش از حد به درازا بینجامد.
مقدار پیش‌فرض 33554432 (1<<25) است.
.IP \fB\-fcontracts\fR 4
.IX Item "-fcontracts"
پشتیبانی از ویژگی قراردادهای C++ (Contracts) را طبق پیش‌نویس کاری C++26 (N5003) فعال می‌کند.
.Sp
در هنگام نقض یک قرارداد اعمال‌شده یا مشاهده‌شده (به \fB\-fcontract\-evaluation\-semantic\fR
در زیر مراجعه کنید)، یک گردانندهٔ نقض فراخوانی می‌شود؛ کتابخانهٔ استاندارد یک گردانندهٔ پیش‌فرض
ارائه می‌دهد که اطلاعاتی در مورد قراردادی که ناموفق بوده است منتشر می‌کند.
.Sp
کاربران می‌توانند با تعریف تابع زیر، گردانندهٔ پیش‌فرض نقض را جایگزین کنند:
.Sp
.Vb 2
\&        void
\&        handle_contract_violation (const std::contracts::contract_violation&);
.Ve
.IP \fB\-fcontract\-evaluation\-semantic=\fR\fIsemantic\fR 4
.IX Item "-fcontract-evaluation-semantic=semantic"
معناشناسی‌ای که قراردادها بر اساس آن ارزیابی می‌شوند را روی \fIsemantic\fR تنظیم می‌کند.
.Sp
مقادیر موجود برای حالت ارزیابی عبارتند از:
.Sp
\&\*(Aq\f(CW\*(C`ignored\*(C'\fR\*(Aq بررسی‌های قرارداد نادیده گرفته می‌شوند، و هیچ بررسی در زمان
کامپایل یا زمان اجرا اضافه نخواهد شد.
.Sp
\&\*(Aq\f(CW\*(C`observed\*(C'\fR\*(Aq بررسی‌های قرارداد انجام می‌شوند (در زمان اجرا) و در صورت
شکست، گرداننده‌ای فراخوانی می‌شود که امکان انجام اقداماتی مانند ثبت وقایع یا صدور هشدارهای زمان اجرا
را فراهم می‌آورد. با بازگشت گرداننده، اجرای کد ادامه می‌یابد. در زمان کامپایل، بررسی‌ها برای ارزیابی‌های
\f(CW\*(C`constexpr\*(C'\fR انجام می‌شوند که در این صورت با شکست بررسی، یک پیام تشخیصی صادر می‌شود.
.Sp
\&\*(Aq\f(CW\*(C`enforce\*(C'\fR\*(Aq بررسی‌های قرارداد انجام شده و در صورت شکست، گرداننده فراخوانی
می‌شود. با بازگشت گرداننده، اجرای کد پایان می‌یابد تا از ادامهٔ روند پس از وضعیت ناموفق جلوگیری شود.
در زمان کامپایل، این بررسی‌ها روی \f(CW\*(C`constexpr\*(C'\fR اعمال می‌شوند و در صورت شکست، برنامه
بدساخت (ill\-formed) محسوب شده و خطایی صادر می‌شود.
.Sp
\&\*(Aq\f(CW\*(C`quick_enforce\*(C'\fR\*(Aq بررسی‌های قرارداد انجام می‌شوند (در زمان اجرا) و در
صورت شکست، اجرای کد فوراً (بدون فراخوانی هیچ گرداننده‌ای) خاتمه می‌یابد. در زمان کامپایل هیچ تفاوتی در
رفتار بین این گزینه و حالت \f(CW\*(C`enforce\*(C'\fR وجود ندارد، چرا که در زمان کامپایل هیچ گرداننده‌ای
فراخوانی نمی‌شود..IP \fB\-fcontracts\-conservative\-ipa\fR 4
.IX Item "-fcontracts-conservative-ipa"
این گزینه از اقدام «تحلیل بین‌رویه‌ای» (IPA) در زمانی که بدنه یک تابع inline در یک TU معین قابل مشاهده است، جلوگیری می‌کند. این کار شرایطی را پوشش می‌دهد که در آن شرایط ارزیابی قراردادها مجاز به تفاوت بین TUها هستند، به این معنی که چنین اقداماتی بالقوه نادرست خواهند بود.
.IP \fB\-fcontract\-checks\-outlined\fR 4
.IX Item "-fcontract-checks-outlined"
به‌طور پیش‌فرض، بررسی‌های قرارداد برای شرایط \f(CW\*(C`pre\*(C'\fR و \f(CW\*(C`post\*(C'\fR به‌صورت درون‌خطی در بدنه توابع بسط می‌یابند. این گزینه باعث می‌شود در عوض یک تابع کوچک (شامل بررسی‌ها) ایجاد شود که در موقعیت مربوطه فراخوانی گردد. این امر اجازه می‌دهد معیارهای متفاوتی برای کامپایل بخش بررسی و باقیمانده بدنه تابع اعمال شود.
.IP \fB\-fcontract\-disable\-optimized\-checks\fR 4
.IX Item "-fcontract-disable-optimized-checks"
هنگامی که بررسی‌های شرایط \f(CW\*(C`pre\*(C'\fR و \f(CW\*(C`post\*(C'\fR برون‌خطی (outlined) می‌شوند (با استفاده از \&\fB\-fcontract\-checks\-outlined\fR)، این گزینه مراحل بهینه‌سازی را برای آن توابع غیرفعال می‌کند که می‌تواند از حذف ناخواسته مراحل بررسی جلوگیری کند.
.IP \fB\-fcontracts\-client\-check=\fR\fImode\fR 4
.IX Item "-fcontracts-client-check=mode"
این گزینه درج بررسی‌ها را در محل‌های فراخوانی (بررسی در سمت فراخواننده) فعال می‌کند.
.Sp
مقدار \fImode\fR مشخص می‌کند که کدام بررسی‌های قرارداد انجام شوند:
\&\*(Aq\f(CW\*(C`none\*(C'\fR\*(Aq بدون بررسی در سمت فراخواننده/کلاینت (پیش‌فرض)
.Sp
\&\*(Aq\f(CW\*(C`pre\*(C'\fR\*(Aq پیش‌شرط‌ها در سمت فراخواننده/کلاینت بررسی می‌شوند.
.Sp
\&\*(Aq\f(CW\*(C`all\*(C'\fR\*(Aq هر دو مورد پیش‌شرط‌ها و پس‌شرط‌ها در سمت فراخواننده/کلاینت بررسی می‌شوند.
.IP \fB\-fcontracts\-definition\-check=\fR\fImode\fR 4
.IX Item "-fcontracts-definition-check=mode"
این گزینه قابلیت غیرفعال کردن بررسی‌های سمت فراخوانده/تعریف را فراهم می‌کند، که در غیر این صورت هنگام فعال بودن ویژگی قراردادها به‌طور پیش‌فرض فعال هستند.
.Sp
متغیر \fImode\fR مقادیر \*(Aq\f(CW\*(C`on\*(C'\fR\*(Aq و \*(Aq\f(CW\*(C`off\*(C'\fR\*(Aq را می‌پذیرد.
.IP \fB\-fcoroutines\fR 4
.IX Item "-fcoroutines"
پشتیبانی از افزونهٔ C++ coroutines را فعال می‌کند. در \fB\-std=c++20\fR و بالاتر، coroutines بخشی از استاندارد زبان هستند، بنابراین \&\fB\-fcoroutines\fR به‌طور پیش‌فرض فعال است.
.IP \fB\-fdiagnostics\-all\-candidates\fR 4
.IX Item "-fdiagnostics-all-candidates"
به فرانت‌اند C++ اجازه می‌دهد هنگام شکست در تفکیک بارگذاری بیش از حد (overload resolution)، همه نامزدها را ثبت کند، از جمله زمانی که یک تابع حذف‌شده (deleted function) انتخاب شده باشد.
.IP \fB\-fdump\-lang\-\fR 4
.IX Item "-fdump-lang-"
.PD 0
.IP \fB\-fdump\-lang\-\fR\fIswitch\fR 4
.IX Item "-fdump-lang-switch"
.IP \fB\-fdump\-lang\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR 4
.IX Item "-fdump-lang-switch-options"
.IP \fB\-fdump\-lang\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR\fB=\fR\fIfilename\fR 4
.IX Item "-fdump-lang-switch-options=filename"
.PD
تخلیهٔ اطلاعات مختص C++ را کنترل می‌کند. بخش‌های \fIoptions\fR و \fIfilename\fR همان‌طور که در گزینهٔ \&\fB\-fdump\-tree\fR شرح داده شده است عمل می‌کنند. مقادیر زیر برای \fIswitch\fR پذیرفته می‌شوند:
.RS 4
.IP \fBall\fR 4
.IX Item "all"
تمام موارد زیر را فعال می‌کند.
.IP \fBclass\fR 4
.IX Item "class"
اطلاعات سلسله‌مراتب کلاس را تخلیه می‌کند. اطلاعات جدول مجازی صادر می‌شود مگر آنکه \*(Aq\fBslim\fR\*(Aq مشخص شده باشد.
.IP \fBmodule\fR 4
.IX Item "module"
اطلاعات ماژول را تخلیه می‌کند. گزینه‌های \fBlineno\fR (مکان‌ها)، \&\fBgraph\fR (دسترس‌پذیری)، \fBblocks\fR (خوشه‌ها)، \&\fBuid\fR (سریال‌سازی)، \fBalias\fR (قابل ادغام)، \&\fBasmname\fR (مربوط به Elrond)، \fBeh\fR (نگاشت‌کننده) و \fBvops\fR (ماکروها) ممکن است اطلاعات بیشتری ارائه دهند.
.IP \fBraw\fR 4
.IX Item "raw"
داده‌های خام درخت داخلی را تخلیه می‌کند.
.IP \fBtinst\fR 4
.IX Item "tinst"
دنباله نمونه‌سازی‌های الگو را به صورت تورفته برای نمایش عمق بازگشت تخلیه می‌کند. گزینهٔ \fBlineno\fR مکان مبدأیی را که نمونه‌سازی در آن رخ داده اضافه می‌کند، و گزینهٔ \&\fBdetails\fR همچنین جایگزینی‌های پیش از نمونه‌سازی، مانند موارد انجام‌شده در حین استنتاج آرگومان الگو را تخلیه می‌کند.
.Sp
سطرها در خروجی tinst. با \fBI\fR برای یک نمونه‌سازی، \&\fBS\fR برای یک جایگزینی دیگر، و \fBR[IS]\fR برای زمینه بازگشایی‌شده از یک نمونه‌سازی به‌تعویق‌افتاده شروع می‌شوند.
.RE
.RS 4
.RE
.IP \fB\-fno\-elide\-constructors\fR 4
.IX Item "-fno-elide-constructors"
استاندارد C++ به پیاده‌سازی اجازه می‌دهد از ایجاد شیء موقتی که صرفاً برای مقداردهی اولیه شیء دیگری از همان نوع استفاده می‌شود، صرف‌نظر کند. تعیین این گزینه آن بهینه‌سازی را غیرفعال کرده و G++ را مجبور می‌کند سازنده رونوشت را در همه موارد فراخوانی کند. این گزینه همچنین باعث می‌شود G++ توابع عضو بدیهی را فراخوانی کند که در غیر این صورت به‌صورت درون‌خطی بسط داده می‌شدند.
.Sp
در C++17، کامپایلر موظف است از این اشیاء موقت صرف‌نظر کند، اما این گزینه همچنان بر توابع عضو بدیهی تأثیر می‌گذارد.
.IP \fB\-fno\-enforce\-eh\-specs\fR 4
.IX Item "-fno-enforce-eh-specs"
کدی برای بررسی نقض مشخصات استثنا در زمان اجرا تولید نمی‌کند. این گزینه استاندارد C++ را نقض می‌کند، اما ممکن است برای کاهش اندازه کد در ساخت‌های نهایی، همانند تعریف \&\f(CW\*(C`NDEBUG\*(C'\fR مفید باشد. این کار به کد کاربر اجازه پرتاب استثناها بر خلاف مشخصات استثنا را نمی‌دهد؛ کامپایلر همچنان بر اساس مشخصات بهینه‌سازی را انجام می‌دهد، بنابراین پرتاب یک استثنای غیرمنتظره منجر به رفتار تعریف‌نشده در زمان اجرا خواهد شد.
.IP \fB\-fextern\-tls\-init\fR 4
.IX Item "-fextern-tls-init"
.PD 0
.IP \fB\-fno\-extern\-tls\-init\fR 4
.IX Item "-fno-extern-tls-init"
.PD
استانداردهای C++11 و OpenMP به متغیرهای \f(CW\*(C`thread_local\*(C'\fR و \&\f(CW\*(C`threadprivate\*(C'\fR اجازه می‌دهند دارای مقداردهی اولیه پویا (زمان اجرا) باشند. برای پشتیبانی از این ویژگی، هرگونه استفاده از چنین متغیری از طریق یک تابع پوششی انجام می‌شود که مقداردهی اولیه لازم را انجام می‌دهد. هنگامی که استفاده و تعریف متغیر در یک واحد ترجمه باشند، این بار اضافه می‌تواند با بهینه‌سازی حذف شود، اما هنگامی که استفاده در یک واحد ترجمه دیگر باشد، بار اضافهٔ قابل توجهی وجود دارد حتی اگر متغیر در واقع نیازی به مقداردهی اولیه پویا نداشته باشد. اگر برنامه‌نویس اطمینان داشته باشد که هیچ استفاده‌ای از متغیر در یک TU غیرتعریف‌کننده نیازی به راه‌اندازی مقداردهی اولیه پویا ندارد (خواه به این دلیل که متغیر به‌صورت ایستا مقداردهی اولیه شده است، یا استفاده از متغیر در TU تعریف‌کننده پیش از هر استفاده‌ای در TU دیگر اجرا خواهد شد)، می‌تواند با استفاده از گزینهٔ \&\fB\-fno\-extern\-tls\-init\fR از این بار اضافه جلوگیری کند.
.Sp
در مقصدهایی که از نام‌های مستعار نماد پشتیبانی می‌کنند، مقدار پیش‌فرض \&\fB\-fextern\-tls\-init\fR است. در مقصدهایی که از نام‌های مستعار نماد پشتیبانی نمی‌کنند، مقدار پیش‌فرض \fB\-fno\-extern\-tls\-init\fR است.
.IP \fB\-ffold\-simple\-inlines\fR 4
.IX Item "-ffold-simple-inlines"
.PD 0
.IP \fB\-fno\-fold\-simple\-inlines\fR 4
.IX Item "-fno-fold-simple-inlines"
.PD
به فرانت‌اند C++ اجازه می‌دهد فراخوانی‌های \f(CW\*(C`std::move\*(C'\fR، \f(CW\*(C`std::forward\*(C'\fR، \&\f(CW\*(C`std::addressof\*(C'\fR، \f(CW\*(C`std::to_underlying\*(C'\fR و \f(CW\*(C`std::as_const\*(C'\fR را فشرده/تا کند. برخلاف درون‌خطی‌سازی، این بدان معناست که هیچ اطلاعات اشکال‌زدایی برای چنین فراخوانی‌هایی تولید نخواهد شد. از آنجا که این توابع به‌ندرت برای اشکال‌زدایی مورد توجه هستند، این پرچم به‌طور پیش‌فرض فعال است مگر اینکه \fB\-fno\-inline\fR فعال باشد.
.IP \fB\-fno\-gnu\-keywords\fR 4
.IX Item "-fno-gnu-keywords"
کلمهٔ کلیدی \f(CW\*(C`typeof\*(C'\fR را به‌عنوان کلیدواژه شناسایی نمی‌کند، تا کد بتواند از این کلمه به عنوان یک شناسه استفاده کند. می‌توانید به جای آن از کلیدواژه \f(CW\*(C`_\|_typeof_\|_\*(C'\fR استفاده کنید. این گزینه به‌صورت ضمنی در گویش‌های سخت‌گیرانهٔ ISO C++ فعال است: \fB\-ansi\fR، \&\fB\-std=c++98\fR، \fB\-std=c++11\fR و غیره.
.IP \fB\-fno\-immediate\-escalation\fR 4
.IX Item "-fno-immediate-escalation"
«ترفیع تابع فوری» را که به موجب آن برخی توابع می‌توانند طبق P2564R3 به consteval ارتقا یابند، فعال نمی‌کند. برای مثال:
.Sp
.Vb 1
\&        consteval int id(int i) { return i; }
\&        
\&        constexpr int f(auto t)
\&        {
\&          return t + id(t); // id causes f<int> to be promoted to consteval
\&        }
\&        
\&        void g(int i)
\&        {
\&          f (3);
\&        }
.Ve
.Sp
در C++20 کامپایل می‌شود: \f(CW\*(C`f\*(C'\fR یک تابع ارتقایابنده فوری است (به دلیل \f(CW\*(C`auto\*(C'\fR یک الگوی تابع است و به‌صورت \f(CW\*(C`constexpr\*(C'\fR اعلان شده است) و \f(CWid(t)\fR یک عبارت ارتقایابنده فوری است، بنابراین \f(CW\*(C`f\*(C'\fR به \f(CW\*(C`consteval\*(C'\fR ترفیع می‌یابد. در نتیجه، فراخوانی \f(CWid(t)\fR در یک بافت فوری قرار دارد، بنابراین مجبور نیست یک مقدار ثابت تولید کند (این همان سازوکاری است که امکان ترکیب توابع consteval را فراهم می‌سازد). با این حال، با \&\fB\-fno\-immediate\-escalation\fR، تابع \f(CW\*(C`f\*(C'\fR به \&\f(CW\*(C`consteval\*(C'\fR ترفیع نمی‌یابد، و از آنجا که فراخوانی تابع consteval یعنی \f(CWid(t)\fR یک عبارت ثابت نیست، کامپایلر کد را رد می‌کند.
.Sp
این گزینه به‌طور پیش‌فرض فعال است؛ این گزینه تنها در حالت C++20 یا بالاتر مؤثر است..IP \fB\-fimplicit\-constexpr\fR 4
.IX Item "-fimplicit-constexpr"
توابع inline را در صورتی که نیازمندی‌های یک تابع constexpr را برآورده کنند، به طور ضمنی constexpr می‌کند. این گزینه می‌تواند در حالت C++14 یا بالاتر استفاده شود. این امر می‌تواند منجر به تغییر مقداردهی اولیه از پویا (dynamic) به ایستا (static) و سایر بهینه‌سازی‌ها گردد.
.IP \fB\-fno\-implicit\-templates\fR 4
.IX Item "-fno-implicit-templates"
هرگز کدی برای الگوهای غیر inline که به صورت ضمنی نمونه‌سازی می‌شوند (یعنی از طریق استفاده)، تولید نمی‌کند؛ تنها برای نمونه‌سازی‌های صریح کد تولید می‌کند. اگر از این گزینه استفاده می‌کنید، باید مراقب باشید که کد خود را طوری ساختاردهی کنید تا شامل تمام نمونه‌سازی‌های صریح لازم باشد و در زمان پیوند با نمادهای تعریف‌نشده (undefined symbols) مواجه نشوید.
.IP \fB\-fno\-implicit\-inline\-templates\fR 4
.IX Item "-fno-implicit-inline-templates"
برای نمونه‌سازی‌های ضمنی الگوهای inline نیز کدی تولید نمی‌کند. حالت پیش‌فرض این است که با توابع inline به طور متفاوتی رفتار شود تا کامپایل با یا بدون بهینه‌سازی، به مجموعه یکسانی از نمونه‌سازی‌های صریح نیاز داشته باشد.
.IP \fB\-fno\-implement\-inlines\fR 4
.IX Item "-fno-implement-inlines"
برای صرفه‌جویی در فضا، رونوشت‌های خارج از خط (out\-of\-line) توابع inline که توسط \f(CW\*(C`#pragma implementation\*(C'\fR کنترل می‌شوند را تولید نمی‌کند. این امر در صورتی که این توابع در تمام مکان‌های فراخوانی درون‌خطی (inline) نشوند، باعث خطاهای پیونددهنده می‌شود.
.IP \fB\-fmodules\fR 4
.IX Item "-fmodules"
.PD 0
.IP \fB\-fno\-modules\fR 4
.IX Item "-fno-modules"
.PD
پشتیبانی از ماژول‌های C++20 را فعال می‌کند. گزینه
\&\fB\-fno\-modules\fR معمولاً نیاز نیست، زیرا حالت پیش‌فرض است.
با وجود اینکه این یک ویژگی C++20 است، در حال حاضر با انتخاب این
نسخه از استاندارد به طور ضمنی فعال نمی‌شود.
.IP \fB\-fmodule\-header\fR 4
.IX Item "-fmodule-header"
.PD 0
.IP \fB\-fmodule\-header=user\fR 4
.IX Item "-fmodule-header=user"
.IP \fB\-fmodule\-header=system\fR 4
.IX Item "-fmodule-header=system"
.PD
یک فایل هدر را برای ایجاد یک واحد هدر (header unit) قابل وارد کردن، کامپایل می‌کند.
.IP \fB\-fmodule\-implicit\-inline\fR 4
.IX Item "-fmodule-implicit-inline"
توابع عضوی که درون تعریف کلاس خود تعریف شده‌اند، در کدهای ماژولار به طور ضمنی inline در نظر گرفته نمی‌شوند. این تفاوت با رفتار سنتی C++، به دلایل موجهی اعمال شده است. با این حال، ممکن است در هنگام پورت کردن کد باعث ایجاد مشکل شود. این گزینه چنین تعاریف تابعی را به طور ضمنی inline می‌کند. البته این کار عدم سازگاری ABI ایجاد می‌کند، بنابراین باید آن را در همه‌جا یا هیچ‌جا استفاده کنید. (چنین تعاریفی در خارج از یک ماژول نام‌گذاری‌شده، در هر حال، به طور ضمنی inline باقی می‌مانند.)
.IP \fB\-fno\-module\-lazy\fR 4
.IX Item "-fno-module-lazy"
وارد کردن تنبل ماژول (lazy module importing) و ایجاد نگاشت‌کننده ماژول (module mapper) را غیرفعال می‌کند.
.IP \fB\-fmodule\-mapper=\fR[\fIhostname\fR]\fB:\fR\fIport\fR[\fB?\fR\fIident\fR] 4
.IX Item "-fmodule-mapper=[hostname]:port[?ident]"
.PD 0
.IP "\fB\-fmodule\-mapper=|\fR\fIprogram\fR[\fB?\fR\fIident\fR]\fB \fR\fIargs...\fR" 4
.IX Item "-fmodule-mapper=|program[?ident] args..."
.IP \fB\-fmodule\-mapper==\fR\fIsocket\fR[\fB?\fR\fIident\fR] 4
.IX Item "-fmodule-mapper==socket[?ident]"
.IP \fB\-fmodule\-mapper=<>\fR[\fIinout\fR][\fB?\fR\fIident\fR] 4
.IX Item "-fmodule-mapper=<>[inout][?ident]"
.IP \fB\-fmodule\-mapper=<\fR\fIin\fR\fB>\fR\fIout\fR[\fB?\fR\fIident\fR] 4
.IX Item "-fmodule-mapper=<in>out[?ident]"
.IP \fB\-fmodule\-mapper=\fR\fIfile\fR[\fB?\fR\fIident\fR] 4
.IX Item "-fmodule-mapper=file[?ident]"
.PD
یک اوراکل (oracle) برای پرس‌وجوی نگاشت‌های نام ماژول به نام فایل. در صورت
مشخص نشدن، از متغیر محیطی \fBCXX_MODULE_MAPPER\fR استفاده می‌شود
و اگر آن هم تنظیم نشده باشد، یک پیش‌فرض درون‌فرآیندی ارائه می‌گردد.
.IP \fB\-fmodule\-only\fR 4
.IX Item "-fmodule-only"
تنها رابط ماژول کامپایل‌شده (Compiled Module Interface) را تولید می‌کند و از ایجاد هرگونه فایل شیء جلوگیری می‌نماید.
.IP \fB\-fms\-extensions\fR 4
.IX Item "-fms-extensions"
هشدارهای Wpedantic را در مورد ساختارهای به‌کاررفته در MFC، مانند int ضمنی و گرفتن اشاره‌گر به تابع عضو از طریق نحو غیر استاندارد، غیرفعال می‌کند.
.IP \fB\-fnew\-inheriting\-ctors\fR 4
.IX Item "-fnew-inheriting-ctors"
تعدیل P0136 در معناشناسی وراثت سازنده C++11 را فعال می‌کند. این بخشی از C++17 است اما همچنین به عنوان یک گزارش نقص (Defect Report) علیه C++11 و C++14 در نظر گرفته می‌شود. این پرچم به طور پیش‌فرض فعال است مگر اینکه \fB\-fabi\-version=10\fR یا پایین‌تر مشخص شده باشد.
.IP \fB\-fnew\-ttp\-matching\fR 4
.IX Item "-fnew-ttp-matching"
راه‌حل P0522 را برای مشکل اصلی ۱۵۰ (Core issue 150)، پارامترهای قالب الگویی و آرگومان‌های پیش‌فرض فعال می‌کند: این به یک الگو با آرگومان‌های الگوی پیش‌فرض اجازه می‌دهد تا به عنوان آرگومانی برای یک پارامتر قالب الگویی با پارامترهای الگوی کمتر استفاده شود. این پرچم به طور پیش‌فرض برای
\&\fB\-std=c++17\fR فعال است.
.IP \fB\-fno\-nonansi\-builtins\fR 4
.IX Item "-fno-nonansi-builtins"
اعلان‌های توکار (built\-in) توابعی که توسط ANSI/ISO C الزامی نشده‌اند را غیرفعال می‌کند. این شامل \f(CW\*(C`ffs\*(C'\fR، \f(CW\*(C`alloca\*(C'\fR، \f(CW\*(C`_exit\*(C'\fR،
\&\f(CW\*(C`index\*(C'\fR، \f(CW\*(C`bzero\*(C'\fR، \f(CW\*(C`conjf\*(C'\fR و سایر توابع مرتبط است.
.IP \fB\-fnothrow\-opt\fR 4
.IX Item "-fnothrow-opt"
با مشخصه استثنای \f(CWthrow()\fR به گونه‌ای رفتار می‌کند که گویی یک مشخصه
\&\f(CW\*(C`noexcept\*(C'\fR است تا سربار اندازه متن (text size) را در مقایسه با تابعی بدون مشخصه استثنا، کاهش دهد یا حذف کند. اگر تابع دارای متغیرهای محلی با نوع‌هایی باشد که تخریب‌کننده‌های (destructors) غیربدیهی دارند، این مشخصه استثنا در واقع تابع را کوچک‌تر می‌کند زیرا پاک‌سازی‌های EH برای آن متغیرها می‌تواند از طریق بهینه‌سازی حذف شود. اثر معنایی این است که پرتاب استثنا به بیرون از تابعی با چنین مشخصه استثنایی منجر به فراخوانی \f(CW\*(C`terminate\*(C'\fR به جای \f(CW\*(C`unexpected\*(C'\fR می‌شود.
.IP \fB\-fno\-operator\-names\fR 4
.IX Item "-fno-operator-names"
کلمات کلیدی نام عملگر شامل \f(CW\*(C`and\*(C'\fR، \f(CW\*(C`bitand\*(C'\fR،
\&\f(CW\*(C`bitor\*(C'\fR، \f(CW\*(C`compl\*(C'\fR، \f(CW\*(C`not\*(C'\fR، \f(CW\*(C`or\*(C'\fR و \f(CW\*(C`xor\*(C'\fR را به عنوان کلمات کلیدی مترادف در نظر نمی‌گیرد.
.IP \fB\-fno\-optional\-diags\fR 4
.IX Item "-fno-optional-diags"
تشخیص‌هایی که استاندارد می‌گوید نیازی به صدور آن‌ها توسط کامپایلر نیست را غیرفعال می‌کند. در حال حاضر، تنها تشخیصی از این دست که توسط G++ صادر می‌شود، مربوط به نامی است که در درون یک کلاس چندین معنی دارد.
.IP \fB\-fno\-pretty\-templates\fR 4
.IX Item "-fno-pretty-templates"
هنگامی که یک پیام خطا به یک تخصیصِ (specialization) الگوی تابع اشاره دارد، کامپایلر معمولاً امضای الگو و به دنبال آن آرگومان‌های الگو و هرگونه typedef یا typename را در امضا چاپ می‌کند (مثلاً \f(CW\*(C`void f(T) [with T = int]\*(C'\fR به جای \f(CW\*(C`void f(int)\*(C'\fR) تا مشخص باشد کدام الگو درگیر است. هنگامی که یک پیام خطا به تخصیص یک الگوی کلاس اشاره دارد، کامپایلر هر آرگومان الگویی را که با آرگومان‌های پیش‌فرض آن الگو مطابقت داشته باشد حذف می‌کند. اگر هر یک از این رفتارها به جای آسان‌تر کردن، درک پیام خطا را دشوارتر می‌کند، می‌توانید از \fB\-fno\-pretty\-templates\fR برای غیرفعال کردن آن‌ها استفاده کنید.
.IP \fB\-frange\-for\-ext\-temps\fR 4
.IX Item "-frange-for-ext-temps"
تمدید طول عمر متغیرهای موقت حلقهٔ for مبتنی بر بازه (range-based for) در C++ را فعال می‌کند. با \fB\-std=c++23\fR و بالاتر، این بخشی از استاندارد زبان است، بنابراین طول عمر متغیرهای موقت به طور پیش‌فرض تا پایان حلقه تمدید می‌شود. این گزینه امکان فعال‌سازی این رفتار را در نسخه‌های پیشین استاندارد نیز فراهم می‌کند.
.IP \fB\-freflection\fR 4
.IX Item "-freflection"
ویژگی آزمایشی بازتاب (Reflection) در C++26 را فعال می‌کند.
.IP \fB\-fno\-rtti\fR 4
.IX Item "-fno-rtti"
تولید اطلاعات درباره هر کلاس دارای توابع مجازی را که برای ویژگی‌های شناسایی نوع زمان اجرای C++ (\f(CW\*(C`dynamic_cast\*(C'\fR و \f(CW\*(C`typeid\*(C'\fR) استفاده می‌شود، غیرفعال می‌کند. اگر از این بخش‌های زبان استفاده نمی‌کنید، می‌توانید با استفاده از این پرچم مقداری فضا ذخیره کنید. توجه داشته باشید که مدیریت استثناها از همان اطلاعات استفاده می‌کند، اما G++ آن را بر حسب نیاز تولید می‌نماید. عملگر \f(CW\*(C`dynamic_cast\*(C'\fR همچنان می‌تواند برای تبدیل‌هایی که نیازی به اطلاعات نوع زمان اجرا ندارند استفاده شود، یعنی تبدیل به \f(CW\*(C`void *\*(C'\fR یا به کلاس‌های پایه غیرمبهم.
.Sp
ترکیب کدهای کامپایل‌شده با \fB\-frtti\fR با کدهای کامپایل‌شده با
\&\fB\-fno\-rtti\fR ممکن است به درستی کار نکند. برای مثال، اگر کلاسی که با \fB\-fno\-rtti\fR کامپایل شده است به عنوان کلاس پایه برای کلاسی که با \fB\-frtti\fR کامپایل شده استفاده شود، ممکن است پیوند برنامه‌ها ناموفق باشد.
.IP \fB\-fsized\-deallocation\fR 4
.IX Item "-fsized-deallocation"
اعلان‌های سراسری توکار
.Sp
.Vb 2
\&        void operator delete (void *, std::size_t) noexcept;
\&        void operator delete[] (void *, std::size_t) noexcept;
.Ve
.Sp
را همان‌طور که در C++14 معرفی شده‌اند، فعال می‌کند. این گزینه برای توابع آزادسازی حافظه (deallocation) جایگزینِ تعریف‌شده توسط کاربر که مثلاً از اندازه شیء برای تسریع آزادسازی استفاده می‌کنند، مفید است. این گزینه به طور پیش‌فرض در
\&\fB\-std=c++14\fR و بالاتر فعال است. پرچم \fB\-Wsized\-deallocation\fR
در مورد مکان‌هایی که ممکن است تمایل به افزودن یک تعریف داشته باشند، هشدار می‌دهد.
.IP \fB\-fstrict\-enums\fR 4
.IX Item "-fstrict-enums"
به کامپایلر اجازه می‌دهد تا با این فرض بهینه‌سازی کند که یک مقدار از نوع شمارشی (enumerated type) تنها می‌تواند یکی از مقادیر شمارش باشد (همان‌طور که در استاندارد C++ تعریف شده است؛ اساساً، مقداری که بتوان آن را با حداقل تعداد بیت‌های لازم برای نمایش همه شمارنده‌ها نمایش داد). اگر برنامه از یک تبدیل صریح (cast) برای تبدیل یک مقدار صحیح دلخواه به نوع شمارشی استفاده کند، ممکن است این فرض معتبر نباشد. این گزینه برای یک نوع شمارشی با نوع زیرین (underlying type) ثابت هیچ تأثیری ندارد.
.IP \fB\-fstrong\-eval\-order\fR 4
.IX Item "-fstrong-eval-order".PD 0
.IP \fB\-fstrong\-eval\-order=\fR\fIkind\fR 4
.IX Item "-fstrong-eval-order=kind"
.PD
دسترسی به اعضا، اندیس‌گذاری آرایه‌ها، و عبارت‌های شیفت را به ترتیب چپ‌به‌راست ارزیابی می‌کند، و انتساب را به ترتیب راست‌به‌چپ ارزیابی می‌کند، همان‌گونه که برای C++17 تصویب شده است. گزینهٔ \fB\-fstrong\-eval\-order\fR معادل
\&\fB\-fstrong\-eval\-order=all\fR است،
و به‌طور پیش‌فرض با \fB\-std=c++17\fR یا جدیدتر فعال می‌شود.
.Sp
\&\fB\-fstrong\-eval\-order=some\fR صرفاً ترتیب دسترسی به اعضا و عبارت‌های شیفت را فعال می‌کند، و برای گویش‌های C++ پیش از C++17 پیش‌فرض است.
.Sp
\&\fB\-fstrong\-eval\-order=none\fR معادل
\&\fB\-fno\-strong\-eval\-order\fR است.
.IP \fB\-ftemplate\-backtrace\-limit=\fR\fIn\fR 4
.IX Item "-ftemplate-backtrace-limit=n"
حداکثر تعداد یادداشت‌های نمونه‌سازی الگو (template instantiation notes) برای یک هشدار یا خطای منفرد را روی \fIn\fR تنظیم می‌کند. مقدار پیش‌فرض ۱۰ است.
.IP \fB\-ftemplate\-depth=\fR\fIn\fR 4
.IX Item "-ftemplate-depth=n"
حداکثر عمق نمونه‌سازی برای کلاس‌های الگو را روی \fIn\fR تنظیم می‌کند.
تعیین محدودیت روی عمق نمونه‌سازی الگو برای تشخیص بازگشت‌های بی‌پایان در حین نمونه‌سازی کلاس الگو ضروری است. برنامه‌های منطبق با ANSI/ISO C++ نباید به عمق حداکثری بیش از ۱۷ متکی باشند (در C++11 به ۱۰۲۴ تغییر یافت). مقدار پیش‌فرض ۹۰۰ است، چرا که کامپایلر ممکن است در برخی شرایط پیش از رسیدن به ۱۰۲۴ با کمبود فضای پشته (stack space) مواجه شود.
.IP \fB\-fno\-threadsafe\-statics\fR 4
.IX Item "-fno-threadsafe-statics"
کد اضافی لازم برای استفاده از روتین‌های مشخص‌شده در C++ ABI جهت مقداردهی اولیهٔ متغیرهای محلی ایستای امن برای نخ‌ها (thread-safe initialization of local statics) را تولید نمی‌کند. می‌توانید از این گزینه برای کاهش جزئی اندازهٔ کد در کدهایی که نیازی به امنیت نخ‌ها ندارند استفاده کنید.
.IP \fB\-fuse\-cxa\-atexit\fR 4
.IX Item "-fuse-cxa-atexit"
مخرب‌ها (destructors) را برای اشیائی با طول عمر ذخیره‌سازی ایستا با تابع
\&\f(CW\*(C`_\|_cxa_atexit\*(C'\fR به جای تابع \f(CW\*(C`atexit\*(C'\fR ثبت می‌کند.
این گزینه برای مدیریت کاملاً منطبق با استاندارد مخرب‌های ایستا مورد نیاز است، اما تنها در صورتی کار می‌کند که کتابخانهٔ C شما از
\&\f(CW\*(C`_\|_cxa_atexit\*(C'\fR پشتیبانی کند.
.IP \fB\-fno\-use\-cxa\-get\-exception\-ptr\fR 4
.IX Item "-fno-use-cxa-get-exception-ptr"
از روتین زمان اجرای \f(CW\*(C`_\|_cxa_get_exception_ptr\*(C'\fR استفاده نمی‌کند. این امر باعث نادرست کار کردن \f(CW\*(C`std::uncaught_exception\*(C'\fR می‌شود، اما در صورتی که این روتین زمان اجرا در دسترس نباشد، ضروری است.
.IP \fB\-fvisibility\-inlines\-hidden\fR 4
.IX Item "-fvisibility-inlines-hidden"
این سوییچ اعلام می‌کند که کاربر قصد مقایسهٔ اشاره‌گرها به توابع یا متدهای درون‌خطی (inline) را در مواردی که آدرس‌های دو تابع در اشیاء مشترک (shared objects) متفاوتی گرفته شده‌اند، ندارد.
.Sp
اثر این کار این است که GCC می‌تواند در عمل، متدهای inline را با
\&\f(CW\*(C`_\|_attribute_\|_ ((visibility ("hidden")))\*(C'\fR نشانه‌گذاری کند تا در جدول صادرات (export table) یک DSO ظاهر نشوند و هنگام استفاده در درون DSO نیازی به ارجاع غیرمستقیم PLT نداشته باشند. فعال کردن این گزینه می‌تواند تأثیر چشمگیری بر زمان بارگذاری و پیوند یک DSO بگذارد، چرا که در صورت استفادهٔ زیاد کتابخانه از الگوها، اندازهٔ جدول صادرات پویا را به‌شدت کاهش می‌دهد.
.Sp
رفتار این سوییچ دقیقاً مشابه نشانه‌گذاری مستقیم متدها به عنوان hidden نیست، چرا که بر متغیرهای ایستای محلی تابع تأثیری ندارد و باعث نمی‌شود کامپایلر استنباط کند که تابع تنها در یک شیء مشترک تعریف شده است.
.Sp
می‌توانید یک متد را به‌طور صریح با یک سطح پدیداری (visibility) نشانه‌گذاری کنید تا اثر این سوییچ را برای آن متد خنثی سازید. برای نمونه، اگر می‌خواهید اشاره‌گرها به یک متد درون‌خطی خاص را مقایسه کنید، می‌توانید آن را دارای پدیداری default نشانه‌گذاری کنید. نشانه‌گذاری کلاس دربرگیرنده با پدیداری صریح هیچ تأثیری ندارد.
.Sp
متدهای درون‌خطی که به‌طور صریح نمونه‌سازی شده‌اند تحت تأثیر این گزینه قرار نمی‌گیرند، چرا که پیوند آن‌ها در غیر این صورت ممکن است از مرز یک کتابخانهٔ مشترک عبور کند.
.IP \fB\-fvisibility\-ms\-compat\fR 4
.IX Item "-fvisibility-ms-compat"
این پرچم تلاش می‌کند با استفاده از تنظیمات پدیداری، مدل پیوند (linkage model) زبان C++ در GCC را با مدل Microsoft Visual Studio سازگار کند.
.Sp
این پرچم این تغییرات را در مدل پیوند GCC ایجاد می‌کند:
.RS 4
.IP 1. 4
.IX Item "1."
پدیداری پیش‌فرض را مانند
\&\fB\-fvisibility=hidden\fR روی \f(CW\*(C`hidden\*(C'\fR تنظیم می‌کند.
.IP 2. 4
.IX Item "2."
نوع‌ها (types)، اما نه اعضای آن‌ها، به‌طور پیش‌فرض پنهان نیستند.
.IP 3. 4
.IX Item "3."
قاعدهٔ تک‌تعریفی (One Definition Rule یا ODR) برای نوع‌های فاقد مشخصات پدیداری صریح که در بیش از یک شیء مشترک تعریف شده‌اند تسهیل می‌شود: این اعلان‌ها در صورتی مجاز هستند که در حالت عدم استفاده از این گزینه نیز مجاز باشند.
.RE
.RS 4
.Sp
در کدهای جدید بهتر است از \fB\-fvisibility=hidden\fR استفاده کرده و آن کلاس‌هایی را که قرار است به‌طور بیرونی پدیدار باشند صادر (export) کنید. متأسفانه ممکن است کدها، شاید به‌طور تصادفی، به رفتار Visual Studio وابسته باشند.
.Sp
از جمله پیامدهای این تغییرات این است که اعضای داده‌ای ایستای هم‌نوع با نام یکسان اما تعریف‌شده در اشیاء مشترک مختلف، متفاوت خواهند بود؛ بنابراین تغییر یکی باعث تغییر دیگری نمی‌شود؛ و این‌که اشاره‌گرها به توابع عضوِ تعریف‌شده در اشیاء مشترک مختلف ممکن است در مقایسه برابر نباشند. هنگامی که این پرچم داده می‌شود، تعریف متفاوت نوع‌های هم‌نام نقض ODR محسوب می‌شود.
.RE
.IP \fB\-fno\-weak\fR 4
.IX Item "-fno-weak"
از پشتیبانی نمادهای ضعیف (weak symbols) استفاده نمی‌کند، حتی اگر توسط پیونددهنده فراهم شده باشد. به‌طور پیش‌فرض، G++ در صورت در دسترس بودن از نمادهای ضعیف استفاده می‌کند. این گزینه صرفاً برای آزمایش وجود دارد و نباید توسط کاربران نهایی استفاده شود؛ این گزینه منجر به کدی نامرغوب‌تر می‌شود و هیچ مزیتی ندارد. این گزینه ممکن است در نسخه‌های آیندهٔ G++ حذف شود.
.IP "\fB\-fext\-numeric\-literals\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-fext-numeric-literals (C++ and Objective-C++ only)"
پسوندهای لفظی عددی موهومی (imaginary)، ممیز ثابت (fixed-point)، یا تعریف‌شده توسط ماشین را به عنوان افزونه‌های GNU می‌پذیرد.
هنگامی که این گزینه خاموش است، این پسوندها به عنوان پسوندهای عددی لفظی تعریف‌شده توسط کاربر در C++11 در نظر گرفته می‌شوند.
این گزینه به‌طور پیش‌فرض برای همهٔ گویش‌های پیش از C++11 و همهٔ گویش‌های GNU روشن است:
\&\fB\-std=c++98\fR، \fB\-std=gnu++98\fR، \fB\-std=gnu++11\fR،
\&\fB\-std=gnu++14\fR.
این گزینه به‌طور پیش‌فرض
برای ISO C++11 به بعد (\fB\-std=c++11\fR، ...) خاموش است.
.IP \fB\-nostdinc++\fR 4
.IX Item "-nostdinc++"
فایل‌های سرایند را در دایرکتوری‌های استاندارد مخصوص C++ جستجو نمی‌کند، اما سایر دایرکتوری‌های استاندارد را همچنان جستجو می‌کند. (این گزینه هنگام ساخت کتابخانهٔ C++ استفاده می‌شود.)
.IP \fB\-flang\-info\-include\-translate\fR 4
.IX Item "-flang-info-include-translate"
.PD 0
.IP \fB\-flang\-info\-include\-translate\-not\fR 4
.IX Item "-flang-info-include-translate-not"
.IP \fB\-flang\-info\-include\-translate=\fR\fIheader\fR 4
.IX Item "-flang-info-include-translate=header"
.PD
دربارهٔ رویدادهای ترجمهٔ include اطلاع‌رسانی می‌کند. شکل نخست، ترجمه‌های include پذیرفته‌شده را ذکر می‌کند، دومی ترجمه‌های include ردشده را ذکر می‌کند. شکل \fIheader\fR، دربارهٔ ترجمه‌های include مربوط به آن سرایند خاص اطلاع‌رسانی می‌کند. اگر \fIheader\fR به شکل \f(CW"user"\fR یا \f(CW\*(C`<system>\*(C'\fR باشد، با استفاده از مسیر include به یک سرایند خاص کاربری یا سیستمی ارزیابی می‌شود.
.IP \fB\-flang\-info\-module\-cmi\fR 4
.IX Item "-flang-info-module-cmi"
.PD 0
.IP \fB\-flang\-info\-module\-cmi=\fR\fImodule\fR 4
.IX Item "-flang-info-module-cmi=module"
.PD
دربارهٔ نام‌مسیرهای واسط ماژول کامپایل‌شده (CMI) اطلاع‌رسانی می‌کند. شکل نخست، تمام نام‌مسیرهای CMI خوانده‌شده را ذکر می‌کند. شکل \fImodule\fR، خواندن CMI یک ماژول خاص را ذکر می‌کند. \fImodule\fR ممکن است یک ماژول نام‌گذاری‌شده یا یک واحد سرایند (header-unit) باشد (دومی با یک نام‌مسیر حاوی جداکننده‌های دایرکتوری، یا قرار داشتن در میان \f(CW\*(C`<>\*(C'\fR یا \f(CW""\fR مشخص می‌شود).
.IP \fB\-stdlib=\fR\fIlibstdc++,libc++\fR 4
.IX Item "-stdlib=libstdc++,libc++"
هنگامی که G++ برای پشتیبانی از این گزینه پیکربندی شده باشد، امکان تعیین کتابخانه‌های زمان اجرای جایگزین C++ را فراهم می‌سازد. دو گزینه در دسترس است: \fIlibstdc++\fR (زمان اجرای پیش‌فرض و بومی C++ برای G++) و \fIlibc++\fR که زمان اجرای C++ نصب‌شده روی برخی سیستم‌های عامل است (برای نمونه، نسخه‌های Darwin از Darwin11 به بعد). این گزینه G++ را تغییر می‌دهد تا از سرایندهای کتابخانهٔ مشخص‌شده استفاده کند و به هنگام نیاز به زمان اجرای C++ برای پیوند دادن، به‌ترتیب \f(CW\*(C`\-lstdc++\*(C'\fR یا \f(CW\*(C`\-lc++\*(C'\fR را صادر کند.
.PP
علاوه بر این، این گزینه‌های هشداردهنده تنها برای برنامه‌های C++ معنا دارند:
.IP "\fB\-Wabi\-tag\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wabi-tag (C++ and Objective-C++ only)"
هنگامی که نوعی با یک برچسب ABI (یا ABI tag) در زمینه‌ای استفاده شود که فاقد آن برچسب ABI است، هشدار می‌دهد. برای اطلاعات بیشتر دربارهٔ برچسب‌های ABI به \fBC++ Attributes\fR مراجعه کنید.
.IP \fB\-Wno\-abbreviated\-auto\-in\-template\-arg\fR 4
.IX Item "-Wno-abbreviated-auto-in-template-arg"
خطای مربوط به نوع جانگهدار \f(CW\*(C`auto\*(C'\fR را که در یک فهرست آرگومان الگو برای اعلان یک الگوی تابع مختصرشدهٔ C++20 استفاده شده است غیرفعال می‌کند، برای نمونه:
.Sp
.Vb 1
\&        void f(S<auto>);
.Ve
.Sp
این قابلیت در Concepts TS پیشنهاد شده بود، اما در C++20 پذیرفته نشد؛ در استاندارد، یک جانگهدار در اعلان پارامتر باید به عنوان یک decl\-specifier ظاهر شود. این خطا را همچنین می‌توان با استفاده از \fB\-fpermissive\fR یا
\&\fB\-Wno\-error=abbreviated\-auto\-in\-template\-arg\fR به یک هشدار کاهش داد..IP "\fB\-Wcomma\-subscript\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wcomma-subscript (فقط C++ و Objective-C++)"
درباره استفاده از عبارت کاما در درون یک عبارت اندیس‌گذاری هشدار می‌دهد.
این کاربرد در C++20 منسوخ شد و در C++23 حذف خواهد شد.
با این حال، عبارت کامایی که درون \f(CW\*(C`( )\*(C'\fR قرار گرفته باشد منسوخ نیست. مثال:
.Sp
.Vb 4
\&        void f(int *a, int b, int c) {
\&            a[b,c];     // deprecated in C++20, invalid in C++23
\&            a[(b,c)];   // OK
\&        }
.Ve
.Sp
در C++23 وجود عبارت‌های جداشده با کاما در یک اندیس، زمانی که یک عملگر اندیس سربارگذاری‌شده یافت شود و از تعداد و انواع مناسب آرگومان‌ها پشتیبانی کند، معتبر است. G++ برای کدهایی که در C++23 معتبر نیستند اما پیش‌تر معتبر بوده و در C++20 منسوخ شده بودند، نحو سابقاً معتبر را به همراه یک هشدار سخت‌گیرانه (pedantic) می‌پذیرد که می‌توان آن را با
\&\fB\-Wno\-comma\-subscript\fR غیرفعال کرد.
.Sp
به‌طور پیش‌فرض با \fB\-std=c++20\fR فعال است مگر اینکه
\&\fB\-Wno\-deprecated\fR مشخص شده باشد، و پس از \fB\-std=c++23\fR بدون در نظر گرفتن
\&\fB\-Wno\-deprecated\fR فعال خواهد بود. پیش از \fB\-std=c++20\fR، با
\&\fB\-Wdeprecated\fR صریح فعال می‌شود.
.Sp
این هشدار توسط \fB\-pedantic\-errors\fR در حالت C++23 یا بالاتر به یک خطا ارتقا می‌یابد.
.IP "\fB\-Wctad\-maybe\-unsupported\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wctad-maybe-unsupported (فقط C++ و Objective-C++)"
هنگام انجام استنتاج آرگومان قالب کلاس (CTAD) روی نوعی که هیچ راهنمای استنتاج صریحی برای آن نوشته نشده است، هشدار می‌دهد. این هشدار مواردی را مشخص می‌کند که در آن‌ها CTAD صرفاً به این دلیل موفق شده است که کامپایلر راهنماهای استنتاج ضمنی را ایجاد کرده است، که ممکن است مد نظر برنامه‌نویس نبوده باشد. برخی از راهنماهای سبک کدنویسی CTAD را فقط برای انواعی مجاز می‌دانند که به‌طور خاص «اعلام آمادگی» (opt\-in) کرده باشند؛ یعنی انواعی که برای پشتیبانی از CTAD طراحی شده‌اند. این هشدار را می‌توان با الگوی زیر فرونشاند:
.Sp
.Vb 6
\&        struct allow_ctad_t; // any name works
\&        template <typename T> struct S {
\&          S(T) { }
\&        };
\&        // Guide with incomplete parameter type will never be considered.
\&        S(allow_ctad_t) \-> S<void>;
.Ve
.IP "\fB\-Wctor\-dtor\-privacy\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wctor-dtor-privacy (فقط C++ و Objective-C++)"
زمانی که یک کلاس غیرقابل‌استفاده به نظر برسد هشدار می‌دهد، زیرا تمام سازنده‌ها یا مخرب‌ها در آن کلاس خصوصی هستند و کلاس فاقد توابع دوست (friends) یا توابع عضو ایستای عمومی است. همچنین در صورتی که هیچ متد غیرخصوصی وجود نداشته باشد و حداقل یک تابع عضو خصوصی وجود داشته باشد که سازنده یا مخرب نباشد، هشدار می‌دهد.
.IP "\fB\-Wdangling\-reference\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wdangling-reference (فقط C++ و Objective-C++)"
زمانی که یک ارجاع به یک شیء موقت مقید شود که طول عمر آن به پایان رسیده است، هشدار می‌دهد.
برای مثال:
.Sp
.Vb 2
\&        int n = 1;
\&        const int& r = std::max(n \- 1, n + 1); // r is dangling
.Ve
.Sp
در مثال بالا، دو شیء موقت ایجاد می‌شود (یکی به ازای هر آرگومان) و ارجاعی به یکی از اشیاء موقت بازگردانده می‌شود. با این حال، هر دو شیء موقت در انتهای عبارت کامل نابود می‌شوند، بنابراین ارجاع \f(CW\*(C`r\*(C'\fR معلق (dangling) است. این هشدار همچنین ارجاع‌های معلق را در فهرست‌های مقداردهی اولیه عضو تشخیص می‌دهد:
.Sp
.Vb 5
\&        const int& f(const int& i) { return i; }
\&        struct S {
\&          const int &r; // r is dangling
\&          S() : r(f(10)) { }
\&        };
.Ve
.Sp
توابع عضو نیز بررسی می‌شوند، اما فقط آرگومان شیء آن‌ها:
.Sp
.Vb 4
\&        struct S {
\&           const S& self () { return *this; }
\&        };
\&        const S& s = S().self(); // s is dangling
.Ve
.Sp
برخی توابع از این نظر امن هستند، برای مثال \f(CW\*(C`std::use_facet\*(C'\fR:
آن‌ها یک ارجاع می‌گیرند و بازمی‌گردانند، اما یکی از آرگومان‌های خود را بازنمی‌گردانند، که می‌تواند این هشدار را گمراه کند. چنین توابعی را می‌توان با قرار دادن آن‌ها در یک \f(CW\*(C`#pragma\*(C'\fR از هشدار مستثنی کرد:
.Sp
.Vb 4
\&        #pragma GCC diagnostic push
\&        #pragma GCC diagnostic ignored "\-Wdangling\-reference"
\&        const T& foo (const T&) { ... }
\&        #pragma GCC diagnostic pop
.Ve
.Sp
دستور \f(CW\*(C`#pragma\*(C'\fR همچنین می‌تواند کلاس را در بر بگیرد؛ در این صورت، هشدار برای تمام توابع عضو آن غیرفعال خواهد شد.
.Sp
گزینه \&\fB\-Wdangling\-reference\fR همچنین درباره کدهایی مانند زیر هشدار می‌دهد:
.Sp
.Vb 1
\&        auto p = std::minmax(1, 2);
.Ve
.Sp
که در آن \f(CW\*(C`std::minmax\*(C'\fR نوع \f(CW\*(C`std::pair<const int&, const int&>\*(C'\fR را بازمی‌گرداند، و هر دو ارجاع پس از پایان عبارت کاملی که حاوی فراخوانی \f(CW\*(C`std::minmax\*(C'\fR است، معلق می‌شوند.
.Sp
این هشدار برای کلاس‌های شبه‌\f(CW\*(C`std::span\*(C'\fR هشدار صادر نمی‌کند. ما کلاس‌هایی به شکل:
.Sp
.Vb 5
\&        template<typename T>
\&        struct Span {
\&          T* data_;
\&          std::size len_;
\&        };
.Ve
.Sp
را شبه‌\f(CW\*(C`std::span\*(C'\fR در نظر می‌گیریم؛ یعنی کلاسی غیر از union که دارای یک عضو داده‌ای اشاره‌گر و یک مخرب بدیهی (trivial destructor) باشد.
.Sp
این هشدار را می‌توان با استفاده از مشخصه \f(CW\*(C`gnu::no_dangling\*(C'\fR غیرفعال کرد.
.Sp
این هشدار با \fB\-Wextra\fR فعال می‌شود.
.IP "\fB\-Wdelete\-non\-virtual\-dtor\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wdelete-non-virtual-dtor (فقط C++ و Objective-C++)"
هنگامی که از \f(CW\*(C`delete\*(C'\fR برای نابودی نمونه‌ای از یک کلاس استفاده شود که دارای توابع مجازی و مخرب غیرمجازی است، هشدار می‌دهد. در صورتی که کلاس پایه فاقد مخرب مجازی باشد، نابودی نمونه‌ای از کلاس مشتق‌شده از طریق اشاره‌گری به کلاس پایه ناامن است. این هشدار با \fB\-Wall\fR فعال می‌شود.
.IP "\fB\-Wdeprecated\-copy\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wdeprecated-copy (فقط C++ و Objective-C++)"
هشدار می‌دهد که در C++11 و بالاتر، اعلان ضمنی یک سازنده کپی یا عملگر انتساب کپی در صورتی که کلاس دارای یک سازنده کپی یا عملگر انتساب کپی ارائه‌شده توسط کاربر باشد، منسوخ است. این هشدار با \fB\-Wextra\fR فعال می‌شود.
.IP "\fB\-Wdeprecated\-copy\-dtor\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wdeprecated-copy-dtor (فقط C++ و Objective-C++)"
مشابه با \fB\-Wdeprecated\-copy\fR است، اما در صورتی که کلاس دارای یک مخرب ارائه‌شده توسط کاربر باشد نیز آن را منسوخ در نظر می‌گیرد.
.IP "\fB\-Wno\-deprecated\-enum\-enum\-conversion\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-deprecated-enum-enum-conversion (فقط C++ و Objective-C++)"
هشدار مربوط به حالتی را که تبدیل‌های حسابی معمول روی عملوندهایی اعمال می‌شوند که یکی از نوع شمارشی و دیگری از یک نوع شمارشی متفاوت است، غیرفعال می‌کند. این تبدیل در C++20 منسوخ شد. برای مثال:
.Sp
.Vb 3
\&        enum E1 { e };
\&        enum E2 { f };
\&        int k = f \- e;
.Ve
.Sp
گزینه \&\fB\-Wdeprecated\-enum\-enum\-conversion\fR به‌طور پیش‌فرض با
\&\fB\-std=c++20\fR فعال است. در گویش‌های پیش از C++20، این هشدار می‌تواند
توسط \fB\-Wenum\-conversion\fR یا \fB\-Wdeprecated\fR فعال شود.
.IP "\fB\-Wno\-deprecated\-enum\-float\-conversion\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-deprecated-enum-float-conversion (فقط C++ و Objective-C++)"
هشدار مربوط به حالتی را که تبدیل‌های حسابی معمول روی عملوندهایی اعمال می‌شوند که یکی از نوع شمارشی و دیگری از نوع ممیز شناور است، غیرفعال می‌کند. این تبدیل در C++20 منسوخ شد. برای مثال:
.Sp
.Vb 3
\&        enum E1 { e };
\&        enum E2 { f };
\&        bool b = e <= 3.7;
.Ve
.Sp
گزینه \&\fB\-Wdeprecated\-enum\-float\-conversion\fR به‌طور پیش‌فرض با
\&\fB\-std=c++20\fR فعال است. در گویش‌های پیش از C++20، این هشدار می‌تواند
توسط \fB\-Wenum\-conversion\fR یا \fB\-Wdeprecated\fR فعال شود.
.IP "\fB\-Wdeprecated\-literal\-operator\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wdeprecated-literal-operator (فقط C++ و Objective-C++)"
هشدار می‌دهد که اعلان عملگر لیترال تعریف‌شده توسط کاربر با یک فاصله قبل از پسوند منسوخ شده است. این هشدار به‌طور پیش‌فرض در C++23، یا با \fB\-Wdeprecated\fR صریح فعال می‌شود.
.Sp.Vb 2
\&        string operator "" _i18n(const char*, std::size_t); // deprecated
\&        string operator ""_i18n(const char*, std::size_t); // preferred
.Ve
.IP "\fB\-Wdeprecated\-variadic\-comma\-omission\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wdeprecated-variadic-comma-omission (C++ and Objective-C++ only)"
هشدار می‌دهد که حذف کاما پیش از آرگومان‌های متغیر \f(CW\*(C`...\*(C'\fR در انتهای فهرست پارامترهای تابع منسوخ شده است. این هشدار به‌طور پیش‌فرض در C++26 یا با گزینه صریح \fB\-Wdeprecated\fR فعال می‌شود.
.Sp
.Vb 6
\&        void f1(int...); // deprecated
\&        void f1(int, ...); // preferred
\&        template <typename ...T>
\&        void f2(T...); // ok
\&        template <typename ...T>
\&        void f3(T......); // deprecated
.Ve
.IP \fB\-Wno\-elaborated\-enum\-base\fR 4
.IX Item "-Wno-elaborated-enum-base"
برای C++11 و بالاتر، در صورتی که یک enum\-base اضافی (نامعتبر) در یک elaborated\-type\-specifier استفاده شود، هشدار می‌دهد. یعنی اگر یک enum با نوع پایه‌ای مشخص‌شده و بدون فهرست شمارنده‌ها (enumerator list)، در اعلانی غیر از صرفاً یک اعلان مستقل از آن enum به کار رود. به‌طور پیش‌فرض فعال است. این هشدار با \-pedantic\-errors به یک خطا ارتقا می‌یابد.
.IP "\fB\-Wno\-init\-list\-lifetime\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-init-list-lifetime (C++ and Objective-C++ only)"
درباره استفاده‌هایی از \f(CW\*(C`std::initializer_list\*(C'\fR که احتمالاً به اشاره‌گرهای معلق (dangling pointers) منجر می‌شوند، هشدار نمی‌دهد. از آنجا که با آرایه زیرین یک \f(CW\*(C`initializer_list\*(C'\fR مانند یک شیء موقت معمولی C++ رفتار می‌شود، بسیار آسان است که به‌طور ناخواسته اشاره‌گری به آن آرایه پس از پایان طول عمرش نگه‌داشته شود. برای نمونه:
.RS 4
.IP * 4
اگر یک تابع یک \f(CW\*(C`initializer_list\*(C'\fR موقت یا یک متغیر محلی \f(CW\*(C`initializer_list\*(C'\fR را بازگرداند، طول عمر آرایه در انتهای دستور return پایان می‌یابد، بنابراین مقدار بازگردانده‌شده دارای یک اشاره‌گر معلق است.
.IP * 4
اگر یک new\-expression یک \f(CW\*(C`initializer_list\*(C'\fR ایجاد کند، آرایه تنها تا انتهای full\-expression دربرگیرنده زنده می‌ماند، بنابراین \f(CW\*(C`initializer_list\*(C'\fR در heap دارای یک اشاره‌گر معلق خواهد بود.
.IP * 4
هنگامی که یک متغیر \f(CW\*(C`initializer_list\*(C'\fR از یک فهرست مقداردهی اولیه محصور در آکولاد انتساب می‌یابد، آرایه موقت ایجادشده برای سمت راست انتساب فقط تا انتهای full\-expression زنده می‌ماند، بنابراین در دستور بعدی متغیر \f(CW\*(C`initializer_list\*(C'\fR یک اشاره‌گر معلق دارد.
.Sp
.Vb 6
\&        // li\*(Aqs initial underlying array lives as long as li
\&        std::initializer_list<int> li = { 1,2,3 };
\&        // assignment changes li to point to a temporary array
\&        li = { 4, 5 };
\&        // now the temporary is gone and li has a dangling pointer
\&        int i = li.begin()[0] // undefined behavior
.Ve
.IP * 4
هنگامی که یک سازنده فهرست، اشاره‌گر \f(CW\*(C`begin\*(C'\fR را از آرگومان \f(CW\*(C`initializer_list\*(C'\fR ذخیره می‌کند، این کار طول عمر آرایه را تمدید نمی‌کند؛ بنابراین اگر یک متغیر کلاس از یک \f(CW\*(C`initializer_list\*(C'\fR موقت ساخته شود، اشاره‌گر در انتهای دستور اعلان متغیر به‌صورت معلق رها می‌شود.
.RE
.RS 4
.RE
.IP \fB\-Winvalid\-constexpr\fR 4
.IX Item "-Winvalid-constexpr"
هنگامی که یک تابع هرگز یک عبارت ثابت (constant expression) تولید نمی‌کند، هشدار می‌دهد. در C++20 و پیش از آن، برای هر تابع و الگوی تابع \f(CW\*(C`constexpr\*(C'\fR، باید حداقل یک مجموعه از آرگومان‌های تابع در دست‌کم یک نمونه‌سازی (instantiation) وجود داشته باشد به‌گونه‌ای که فراخوانی تابع یا سازنده بتواند زیرعبارتی ارزیابی‌شده از یک عبارت ثابت هسته‌ای (core constant expression) باشد. C++23 این محدودیت را حذف کرد، بنابراین امکان دارد تابع یا الگوی تابعی با علامت \f(CW\*(C`constexpr\*(C'\fR وجود داشته باشد که هیچ فراخوانی از آن الزامات یک عبارت ثابت هسته‌ای را برآورده نکند.
.Sp
این هشدار به‌طور پیش‌فرض به عنوان یک هشدار سخت‌گیرانه (pedantic) در C++20 و پیش از آن فعال است. در C++23، گزینه \fB\-Winvalid\-constexpr\fR را می‌توان فعال کرد، که در این حالت یک هشدار معمولی خواهد بود. برای نمونه:
.Sp
.Vb 7
\&        void f (int& i);
\&        constexpr void
\&        g (int& i)
\&        {
\&          // Warns by default in C++20, in C++23 only with \-Winvalid\-constexpr.
\&          f(i);
\&        }
.Ve
.IP \fB\-Winvalid\-imported\-macros\fR 4
.IX Item "-Winvalid-imported-macros"
بررسی می‌کند که تمام تعریف‌های ماکروهای واردشده (imported macros) در پایان کامپایل معتبر باشند. این گزینه به‌طور پیش‌فرض فعال نیست، زیرا تعیین آن نیازمند پردازش اضافی است. این گزینه ممکن است هنگام آماده‌سازی مجموعه‌هایی از header\-unitها برای اطمینان از سازگاری ماکروها مفید باشد.
.IP "\fB\-Wno\-literal\-suffix\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-literal-suffix (C++ and Objective-C++ only)"
هنگامی که پس از یک لیترال رشته‌ای یا نویسه‌ای یک ud\-suffix می‌آید که با زیرخط آغاز نمی‌شود، هشدار نمی‌دهد. به‌عنوان یک افزونه سازگار با استاندارد، GCC با چنین پسوندهایی به عنوان نشانه‌های (توکن‌های) پیش‌پردازش مجزا رفتار می‌کند تا سازگاری عقبرو با کدهایی که از ماکروهای قالب‌بندی \f(CW\*(C`<inttypes.h>\*(C'\fR استفاده می‌کنند حفظ شود. برای نمونه:
.Sp
.Vb 3
\&        #define _\|_STDC_FORMAT_MACROS
\&        #include <inttypes.h>
\&        #include <stdio.h>
\&        
\&        int main() {
\&          int64_t i64 = 123;
\&          printf("My int64: %" PRId64"\en", i64);
\&        }
.Ve
.Sp
در این حالت، با \f(CW\*(C`PRId64\*(C'\fR به عنوان یک نشانه پیش‌پردازش جداگانه رفتار می‌شود.
.Sp
این گزینه همچنین هشدارهایی را کنترل می‌کند که هنگام اعلان یک عملگر لیترال تعریف‌شده توسط کاربر با شناسه پسوند لیترالی که با زیرخط آغاز نمی‌شود، صادر می‌شوند. شناسه‌های پسوند لیترال که با زیرخط آغاز نمی‌شوند، برای استانداردسازی‌های آینده رزرو شده‌اند.
.Sp
این هشدارها به‌طور پیش‌فرض فعال هستند.
.IP "\fB\-Wno\-narrowing\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-narrowing (C++ and Objective-C++ only)"
برای C++11 و استانداردهای پس از آن، تبدیلات محدودکننده (narrowing conversions) همان‌گونه که توسط استاندارد الزامی است، به‌طور پیش‌فرض تشخیص داده می‌شوند. تبدیل محدودکننده از یک مقدار ثابت منجر به خطا شده و تبدیل محدودکننده از یک مقدار غیرثابت یک هشدار تولید می‌کند، اما \fB\-Wno\-narrowing\fR این تشخیص را فرومی‌نشاند. توجه داشته باشید که این گزینه بر معنای کدهای خوش‌ساخت (well\-formed) تأثیری نمی‌گذارد؛ تبدیلات محدودکننده همچنان در زمینه‌های SFINAE بدساخت (ill\-formed) تلقی می‌شوند.
.Sp
با \fB\-Wnarrowing\fR در C++98، هنگامی که یک تبدیل محدودکننده ممنوع‌شده در C++11 درون \&\fB{ }\fR رخ دهد، هشدار می‌دهد؛ برای نمونه:
.Sp
.Vb 1
\&        int i = { 2.2 }; // error: narrowing from double to int
.Ve
.Sp
این پرچم در \fB\-Wall\fR و \fB\-Wc++11\-compat\fR گنجانده شده است.
.IP "\fB\-Wnoexcept\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wnoexcept (C++ and Objective-C++ only)"
هنگامی که یک noexcept\-expression به دلیل فراخوانی تابعی که مشخصه استثنای غیرپرتاب‌کننده (یعنی \f(CWthrow()\fR یا \f(CW\*(C`noexcept\*(C'\fR) ندارد اما کامپایلر می‌داند که هرگز استثنایی پرتاب نمی‌کند، به مقدار false ارزیابی شود، هشدار می‌دهد.
.IP "\fB\-Wnoexcept\-type\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wnoexcept-type (C++ and Objective-C++ only)"
اگر ویژگی C++17 که \f(CW\*(C`noexcept\*(C'\fR را بخشی از نوع تابع می‌کند، نام درهم‌پیچیده (mangled name) یک نماد را نسبت به C++14 تغییر دهد، هشدار می‌دهد. توسط \fB\-Wabi\fR و \fB\-Wc++17\-compat\fR فعال می‌شود.
.Sp
برای نمونه:
.Sp
.Vb 3
\&        template <class T> void f(T t) { t(); };
\&        void g() noexcept;
\&        void h() { f(g); }
.Ve
.Sp
در C++14، تابع \f(CW\*(C`f\*(C'\fR تابع \f(CW\*(C`f<void(*)()>\*(C'\fR را فراخوانی می‌کند، اما در C++17 تابع \f(CW\*(C`f<void(*)()noexcept>\*(C'\fR را فراخوانی می‌کند.
.IP "\fB\-Wclass\-memaccess\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wclass-memaccess (C++ and Objective-C++ only)"
هنگامی که مقصد فراخوانی یک تابع حافظه خام مانند \f(CW\*(C`memset\*(C'\fR یا \f(CW\*(C`memcpy\*(C'\fR شیئی از نوع کلاس باشد، و نوشتن در چنین شیئی ممکن است سازنده یا انتساب رونوشت (copy assignment) غیربدیهی یا حذف‌شده کلاس را دور بزند، درستیِ const یا کپسوله‌سازی را نقض کند، یا اشاره‌گرهای جدول مجازی را مخدوش نماید، هشدار می‌دهد. اصلاح بازنمود چنین اشیایی ممکن است ناورداهایی (invariants) را که توسط توابع عضو کلاس حفظ می‌شوند نقض کند. برای نمونه، فراخوانی \f(CW\*(C`memset\*(C'\fR در زیر تعریف‌نشده است زیرا یک شیء کلاسی غیربدیهی را تغییر می‌دهد و بنابراین تشخیص داده می‌شود. روش ایمن برای مقداردهی اولیه یا پاک‌کردن حافظه اشیایی از این نوع، استفاده از سازنده یا عملگر انتساب مناسب در صورت در دسترس بودن است.
.Sp
.Vb 2
\&        std::string str = "abc";
\&        memset (&str, 0, sizeof str);
.Ve
.Sp
گزینه \fB\-Wclass\-memaccess\fR توسط \fB\-Wall\fR فعال می‌شود. تبدیل نوع صریح اشاره‌گر شیء کلاس به \f(CW\*(C`void *\*(C'\fR یا به نوعی که بتواند به‌طور ایمن توسط تابع حافظه خام مورد دسترسی قرار گیرد، هشدار را سرکوب می‌کند..IP "\fB\-Wnon\-virtual\-dtor\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wnon-virtual-dtor (C++ and Objective-C++ only)"
زمانی که یک کلاس توابع مجازی (virtual functions) و یک مخرب (destructor) غیرمجازی دردسترس در خود یا در یک کلاس پایه چندریختی (polymorphic) دردسترس داشته باشد، هشدار می‌دهد؛ در چنین حالتی حذف نمونه‌ای از کلاس مشتق‌شده از طریق اشاره‌گری به خود کلاس یا کلاس پایه امکان‌پذیر اما ناامن است. این هشدار در صورت تعیین \fB\-Weffc++\fR به‌طور خودکار فعال می‌شود. گزینهٔ \fB\-Wdelete\-non\-virtual\-dtor\fR (فعال‌شده توسط \fB\-Wall\fR) به دلیل هشدار دربارهٔ موارد ناامن بدون موارد مثبت کاذب، باید ترجیح داده شود.
.IP "\fB\-Wregister\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wregister (C++ and Objective-C++ only)"
دربارهٔ استفاده از مشخص‌کنندهٔ کلاس حافظهٔ \f(CW\*(C`register\*(C'\fR هشدار می‌دهد، مگر زمانی که بخشی از افزونهٔ \fBExplicit Register Variables\fR در GNU باشد. استفاده از کلمهٔ کلیدی \f(CW\*(C`register\*(C'\fR به عنوان مشخص‌کنندهٔ کلاس حافظه در C++11 منسوخ و در C++17 حذف شده است. به‌طور پیش‌فرض با \fB\-std=c++17\fR فعال است.
.IP "\fB\-Wreorder\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wreorder (C++ and Objective-C++ only)"
زمانی که ترتیب مقداردهنده‌های اولیهٔ عضو (member initializers) ارائه‌شده در کد با ترتیبی که باید اجرا شوند مطابقت ندارد، هشدار می‌دهد. به عنوان مثال:
.Sp
.Vb 5
\&        struct A {
\&          int i;
\&          int j;
\&          A(): j (0), i (1) { }
\&        };
.Ve
.Sp
کامپایلر ترتیب مقداردهنده‌های اولیهٔ عضو را برای \f(CW\*(C`i\*(C'\fR و \f(CW\*(C`j\*(C'\fR بازآرایی می‌کند تا با ترتیب اعلان اعضا مطابقت پیدا کند، و هشداری با این مضمون صادر می‌کند. این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP "\fB\-Wno\-pessimizing\-move\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wno-pessimizing-move (C++ and Objective-C++ only)"
این هشدار زمانی اعلام می‌شود که فراخوانی \f(CW\*(C`std::move\*(C'\fR مانع از حذف کپی (copy elision) شود. سناریوی متداولی که در آن حذف کپی رخ می‌دهد هنگام بازگشت از تابعی با نوع بازگشتی کلاسی است، مشروط بر اینکه عبارتِ بازگردانده‌شده نام یک شیء خودکار (automatic) غیرفرّار (non\-volatile) بوده، پارامتر تابع نباشد، و نوع یکسانی با نوع بازگشتی تابع داشته باشد.
.Sp
.Vb 9
\&        struct T {
\&        ...
\&        };
\&        T fn()
\&        {
\&          T t;
\&          ...
\&          return std::move (t);
\&        }
.Ve
.Sp
اما در این مثال، فراخوانی \f(CW\*(C`std::move\*(C'\fR مانع از حذف کپی می‌شود.
.Sp
این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP "\fB\-Wno\-redundant\-move\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wno-redundant-move (C++ and Objective-C++ only)"
این گزینه دربارهٔ فراخوانی‌های زائد \f(CW\*(C`std::move\*(C'\fR هشدار می‌دهد؛ یعنی زمانی که عملیات انتقال (move) حتی بدون فراخوانی \f(CW\*(C`std::move\*(C'\fR نیز انجام می‌شد. این اتفاق به این دلیل رخ می‌دهد که کامپایلر در موقعیت‌های خاصی مانند بازگرداندن یک متغیر محلی، جایی که حذف کپی قابل اعمال نیست، مجبور است با شیء طوری رفتار کند که گویی یک rvalue است. مثال زیر را در نظر بگیرید:
.Sp
.Vb 8
\&        struct T {
\&        ...
\&        };
\&        T fn(T t)
\&        {
\&          ...
\&          return std::move (t);
\&        }
.Ve
.Sp
در اینجا فراخوانی \f(CW\*(C`std::move\*(C'\fR زائد است. از آنجا که G++ مسئلهٔ Core Issue 1579 را پیاده‌سازی کرده است، مثال دیگری به این صورت خواهد بود:
.Sp
.Vb 12
\&        struct T { // convertible to U
\&        ...
\&        };
\&        struct U {
\&        ...
\&        };
\&        U fn()
\&        {
\&          T t;
\&          ...
\&          return std::move (t);
\&        }
.Ve
.Sp
در این مثال، حذف کپی قابل اعمال نیست زیرا نوع عبارت بازگردانده‌شده و نوع بازگشتی تابع متفاوت هستند، با این حال G++ با مقدار بازگشتی طوری رفتار می‌کند که گویی توسط یک rvalue مشخص شده است.
.Sp
این هشدار توسط \fB\-Wextra\fR فعال می‌شود.
.IP "\fB\-Wrange\-loop\-construct\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wrange-loop-construct (C++ and Objective-C++ only)"
این گزینه زمانی هشدار می‌دهد که یک حلقهٔ for مبتنی بر بازه (range\-based for\-loop) در C++ یک کپی غیرضروری ایجاد کند. این حالت می‌تواند زمانی رخ دهد که اعلان بازه یک ارجاع (reference) نباشد، در حالی که احتمالاً باید ارجاع باشد. به عنوان مثال:
.Sp
.Vb 5
\&        struct S { char arr[128]; };
\&        void fn () {
\&          S arr[5];
\&          for (const auto x : arr) { ... }
\&        }
.Ve
.Sp
اگر نوع در حال کپی یک نوع به‌سادگی قابل‌کپی (trivially\-copyable) باشد که اندازهٔ آن کمتر از ۶۴ بایت است، هشداری داده نمی‌شود.
.Sp
این گزینه همچنین زمانی هشدار می‌دهد که متغیر حلقه در یک حلقهٔ for مبتنی بر بازه با مقداری از یک نوع متفاوت مقداردهی اولیه شود که منجر به کپی گردد. به عنوان مثال:
.Sp
.Vb 4
\&        void fn() {
\&          int arr[10];
\&          for (const double &x : arr) { ... }
\&        }
.Ve
.Sp
در مثال بالا، در هر تکرار حلقه یک مقدار موقت از نوع \f(CW\*(C`double\*(C'\fR ایجاد و نابود می‌شود که ارجاع \&\f(CW\*(C`const double &\*(C'\fR به آن متصل (bind) می‌گردد.
.Sp
این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP "\fB\-Wredundant\-tags\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wredundant-tags (C++ and Objective-C++ only)"
دربارهٔ class\-key و enum\-key زائد در ارجاع به نوع‌های کلاسی و نوع‌های شمارشی در بسترهایی که کلید بدون ایجاد ابهام قابل حذف است، هشدار می‌دهد. به عنوان مثال:
.Sp
.Vb 2
\&        struct foo;
\&        struct foo *p;   // warn that keyword struct can be eliminated
.Ve
.Sp
از سوی دیگر، در این مثال هیچ هشداری داده نمی‌شود:
.Sp
.Vb 3
\&        struct foo;
\&        void foo ();   // "hides" struct foo
\&        void bar (struct foo&);  // no warning, keyword struct is necessary
.Ve
.IP "\fB\-Wno\-subobject\-linkage\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wno-subobject-linkage (C++ and Objective-C++ only)"
در صورتی که یک نوع کلاسی دارای یک پایه یا فیلدی باشد که نوع آن از فضای نام ناشناس (anonymous namespace) استفاده می‌کند یا به نوعی بدون پیوند (no linkage) وابسته است، هشدار ندهد. اگر نوع A به نوع B با پیوند داخلی یا بدون پیوند وابسته باشد، تعریف آن در چندین واحد ترجمه (translation unit) نقض ODR خواهد بود، چرا که معنای B در هر واحد ترجمه متفاوت است. اگر A تنها در یک واحد ترجمه ظاهر شود، بهترین روش برای ساکت کردن هشدار، اعطای پیوند داخلی به آن با قرار دادنش در یک فضای نام ناشناس است. کامپایلر این هشدار را برای نوع‌های تعریف‌شده در فایل اصلی .C صادر نمی‌کند، زیرا بعید است که دارای چندین تعریف باشند. گزینهٔ \&\fB\-Wsubobject\-linkage\fR به‌طور پیش‌فرض فعال است.
.IP "\fB\-Weffc++\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Weffc++ (C++ and Objective-C++ only)"
دربارهٔ نقض رهنمودهای شیوه‌نامه‌ای زیر برگرفته از سری کتاب‌های \fIEffective C++\fR نوشتهٔ Scott Meyers هشدار می‌دهد:
.RS 4
.IP * 4
برای کلاس‌های دارای حافظهٔ تخصیص‌یافته به صورت پویا، یک سازندهٔ کپی و یک عملگر انتساب تعریف کنید.
.IP * 4
مقداردهی اولیه را به انتساب در سازنده‌ها ترجیح دهید.
.IP * 4
کاری کنید که \f(CW\*(C`operator=\*(C'\fR ارجاعی به \f(CW*this\fR بازگرداند.
.IP * 4
هنگامی که باید یک شیء بازگردانید، سعی نکنید ارجاع بازگردانید.
.IP * 4
بین شکل‌های پیشوندی و پسوندی عملگرهای افزایش و کاهش تمایز قائل شوید.
.IP * 4
هرگز \f(CW\*(C`&&\*(C'\fR، \f(CW\*(C`||\*(C'\fR، یا \f(CW\*(C`,\*(C'\fR را سربارگذاری (overload) نکنید.
.RE
.RS 4
.Sp
این گزینه همچنین \fB\-Wnon\-virtual\-dtor\fR را فعال می‌کند، که آن نیز یکی از توصیه‌های کتاب Effective C++ است. با این حال، دامنهٔ بررسی گسترش یافته تا دربارهٔ نبود مخرب مجازی در کلاس‌های پایهٔ غیرچندریختی دردسترس نیز هشدار داده شود.
.Sp
هنگام انتخاب این گزینه، توجه داشته باشید که سرآیندهای کتابخانهٔ استاندارد از تمامی این رهنمودها پیروی نمی‌کنند؛ برای فیلتر کردن این هشدارها از \fBgrep \-v\fR استفاده کنید.
.RE.IP "\fB\-Wno\-exceptions\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-exceptions (C++ and Objective-C++ only)"
هشدار مربوط به حالتی را که در آن یک گردانندهٔ استثنا (exception handler) توسط گردانندهٔ دیگری پوشانده (shadow) می‌شود، غیرفعال می‌کند؛ این حالت می‌تواند نشان‌دهندهٔ ترتیب نادرست گرداننده‌های استثنا باشد.
.IP "\fB\-Wsfinae\-incomplete\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wsfinae-incomplete (C++ and Objective-C++ only)"
دربارهٔ کلاسی که ناقص (incomplete) تشخیص داده شده است، یا تابعی با نوع بازگشتی auto که هنوز استنتاج نشده است، در زمینه‌ای که منجر به شکست جایگزینی (substitution failure) به‌جای خطا می‌شود و سپس آن کلاس یا تابع بعداً در همان واحد ترجمه (translation unit) تعریف می‌گردد، هشدار می‌دهد. این مسئله مشکل‌ساز است چرا که نمونه‌سازی‌های قالب (template instantiations) یا بررسی‌های مفهوم (concept checks) بسته به این‌که قبل یا بعد از تعریف رخ دهند، ممکن است نتایج متفاوتی داشته باشند.
.Sp
این هشدار به‌طور پیش‌فرض فعال است. \fB\-Wsfinae\-incomplete=2\fR هشداری را در نقطهٔ شکست جایگزینی می‌افزاید تا ردیابی مشکلاتی که در حالت پیش‌فرض پرچم‌گذاری شده‌اند، آسان‌تر شود.
.IP "\fB\-Wstrict\-null\-sentinel\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wstrict-null-sentinel (C++ and Objective-C++ only)"
دربارهٔ استفاده از \f(CW\*(C`NULL\*(C'\fR تبدیل‌نوع‌نیافته (uncasted) به‌عنوان نگه‌بان (sentinel) هشدار می‌دهد. هنگام کامپایل صرفاً با GCC، این یک نگه‌بان معتبر است، زیرا \f(CW\*(C`NULL\*(C'\fR به‌صورت \f(CW\*(C`_\|_null\*(C'\fR تعریف شده است. اگرچه این یک ثابت اشاره‌گر تهی است نه خود اشاره‌گر تهی، اما تضمین می‌شود که اندازه‌ای یکسان با یک اشاره‌گر دارد. با این حال، این کاربرد میان کامپایلرهای گوناگون سازگار و قابل‌حمل نیست.
.IP "\fB\-Wno\-non\-c\-typedef\-for\-linkage\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-non-c-typedef-for-linkage (C++ and Objective-C++ only)"
هشدار سخت‌گیرانه (pedwarn) را برای کلاس‌های بی‌نام دارای نام typedef برای اهداف پیوند (linkage) که شامل اعضای خاص C++، کلاس‌های پایه، مقادیر اولیهٔ پیش‌فرض اعضا یا عبارت‌های لامبدا (از جمله موارد موجود در کلاس‌های عضو تودرتو) هستند، غیرفعال می‌کند.
.Sp
.Vb 10
\&        typedef struct {
\&          int a; // non\-static data members are ok
\&          struct T { int b; }; // member classes too
\&          enum E { E1, E2, E3 }; // member enumerations as well
\&          int c = 42; // default member initializers are not ok
\&          struct U : A { int c; }; // classes with base classes are not ok
\&          typedef int V; // typedef is not ok
\&          using W = int; // using declaration is not ok
\&          decltype([](){}) x; // lambda expressions not ok
\&        } S;
.Ve
.Sp
در تمام این موارد، نام برچسب S باید پس از کلمهٔ کلیدی struct اضافه شود.
.IP "\fB\-Wno\-non\-template\-friend\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-non-template-friend (C++ and Objective-C++ only)"
هشدارهای مربوط به زمانی را که توابع دوست (friend) غیرقالبی درون یک قالب اعلان می‌شوند، غیرفعال می‌کند. در نسخه‌های بسیار قدیمی GCC که پیش از پیاده‌سازی استاندارد ISO بودند، اعلان‌هایی مانند \&\fBfriend int foo(int)\fR که در آن‌ها نام تابع دوست یک unqualified\-id است، می‌توانستند به‌عنوان یک تخصیص خاص (specialization) از یک تابع قالبی تفسیر شوند؛ این هشدار برای تشخیص مشکلات سازگاری وجود دارد و به‌طور پیش‌فرض فعال است.
.IP "\fB\-Wold\-style\-cast\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wold-style-cast (C++ and Objective-C++ only)"
اگر در یک برنامهٔ C++ از تبدیل نوع سبک قدیمی (سبک C) به یک نوع غیر void استفاده شود، هشدار می‌دهد. تبدیل نوع‌های سبک جدید (\f(CW\*(C`dynamic_cast\*(C'\fR، \&\f(CW\*(C`static_cast\*(C'\fR، \f(CW\*(C`reinterpret_cast\*(C'\fR و \f(CW\*(C`const_cast\*(C'\fR) کمتر در معرض اثرات ناخواسته هستند و جستجو برای آن‌ها بسیار آسان‌تر است.
.IP "\fB\-Woverloaded\-virtual\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Woverloaded-virtual (C++ and Objective-C++ only)"
.PD 0
.IP \fB\-Woverloaded\-virtual=\fR\fIn\fR 4
.IX Item "-Woverloaded-virtual=n"
.PD
زمانی که یک اعلان تابع، توابع مجازی (virtual) یک کلاس پایه را پنهان (hide) می‌کند، هشدار می‌دهد. برای نمونه در:
.Sp
.Vb 3
\&        struct A {
\&          virtual void f();
\&        };
\&        
\&        struct B: public A {
\&          void f(int); // does not override
\&        };
.Ve
.Sp
نسخهٔ کلاس \f(CW\*(C`A\*(C'\fR از تابع \f(CW\*(C`f\*(C'\fR در \f(CW\*(C`B\*(C'\fR پنهان می‌شود، و کدی مانند:
.Sp
.Vb 2
\&        B* b;
\&        b\->f();
.Ve
.Sp
در کامپایل شکست می‌خورد.
.Sp
در مواردی که تفاوت در امضاها تصادفی نیست، ساده‌ترین راه‌حل افزودن یک اعلان using به کلاس مشتق‌شده برای خارج کردن تابع پایه از حالت پنهان است؛ مانند افزودن \f(CW\*(C`using A::f;\*(C'\fR به \f(CW\*(C`B\*(C'\fR.
.Sp
پسوند اختیاری سطح، رفتار را در حالتی کنترل می‌کند که تمام اعلان‌های کلاس مشتق‌شده توابع مجازی کلاس پایه را بازنویسی (override) می‌کنند، حتی اگر همهٔ توابع پایه بازنویسی نشده باشند:
.Sp
.Vb 4
\&        struct C {
\&          virtual void f();
\&          virtual void f(int);
\&        };
\&        
\&        struct D: public C {
\&          void f(int); // does override
\&        }
.Ve
.Sp
احتمال این‌که این الگو یک اشتباه باشد کمتر است؛ اگر از D صرفاً به‌صورت مجازی استفاده شود، کاربر ممکن است تشخیص داده باشد که معناشناسی (semantics) کلاس پایه برای برخی از سربارگذاری‌ها مناسب است.
.Sp
در سطح ۱، این حالت هشداری صادر نمی‌کند؛ در سطح ۲ هشدار می‌دهد. گزینهٔ \&\fB\-Woverloaded\-virtual\fR به‌تنهایی سطح ۲ را انتخاب می‌کند. سطح ۱ در \fB\-Wall\fR گنجانده شده است.
.IP "\fB\-Wno\-pmf\-conversions\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-pmf-conversions (C++ and Objective-C++ only)"
پیام تشخیصی مربوط به تبدیل یک اشاره‌گر مقید به تابع عضو (bound pointer to member function) به یک اشاره‌گر معمولی را غیرفعال می‌کند.
.IP "\fB\-Wsign\-promo\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wsign-promo (C++ and Objective-C++ only)"
زمانی که تفکیک بارگذاری اضافه (overload resolution)، ترفیع (promotion) از یک نوع بدون علامت یا نوع شمارشی به یک نوع علامت‌دار را نسبت به تبدیل به یک نوع بدون علامت هم‌اندازه ترجیح می‌دهد، هشدار می‌دهد. نسخه‌های پیشین G++ سعی می‌کردند بدون علامت بودن را حفظ کنند، اما استاندارد رفتار کنونی را الزامی کرده است.
.IP "\fB\-Wtemplates\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wtemplates (C++ and Objective-C++ only)"
هنگام مواجهه با اعلان یک قالب اولیه (primary template) هشدار می‌دهد. برخی از قواعد کدنویسی استفاده از قالب‌ها را ممنوع می‌کنند، و این گزینه می‌تواند برای اعمال آن قاعده به کار رود. این هشدار در سرآیندهای سیستمی، مانند STL غیرفعال است، بنابراین همچنان می‌توان از STL استفاده کرد. همچنین می‌توان قالب‌ها را نمونه‌سازی یا تخصیص داد.
.IP "\fB\-Wmismatched\-new\-delete\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wmismatched-new-delete (C++ and Objective-C++ only)"
دربارهٔ عدم تطابق میان فراخوانی‌های \f(CW\*(C`operator new\*(C'\fR یا \f(CW\*(C`operator delete\*(C'\fR و فراخوانی متناظر با تابع تخصیص یا آزادسازی حافظه هشدار می‌دهد. این شامل فراخوانی‌های \f(CW\*(C`operator delete\*(C'\fR در C++ با اشاره‌گرهای بازگردانده‌شده از اشکال ناسازگار \f(CW\*(C`operator new\*(C'\fR، یا از سایر توابعی که اشیایی را تخصیص می‌دهند که \f(CW\*(C`operator delete\*(C'\fR برای آن‌ها آزادکنندهٔ مناسبی نیست، و همچنین فراخوانی سایر توابع آزادسازی با اشاره‌گرهای بازگردانده‌شده از \f(CW\*(C`operator new\*(C'\fR که تابع آزادسازی برای آن‌ها نامناسب است، می‌شود.
.Sp
برای نمونه، عبارت \f(CW\*(C`delete\*(C'\fR در تابع زیر گزارش می‌شود زیرا با شکل آرایه‌ای عبارت \f(CW\*(C`new\*(C'\fR که آرگومان اشاره‌گر از آن دریافت شده است، تطابق ندارد. به‌طور مشابه، فراخوانی \f(CW\*(C`free\*(C'\fR نیز گزارش می‌شود.
.Sp
.Vb 4
\&        void f ()
\&        {
\&          int *a = new int[n];
\&          delete a;   // warning: mismatch in array forms of expressions
\&        
\&          char *p = new char[n];
\&          free (p);   // warning: mismatch between new and free
\&        }
.Ve
.Sp
گزینهٔ مرتبط \fB\-Wmismatched\-dealloc\fR عدم تطابق‌های شامل توابع تخصیص و آزادسازی حافظه به غیر از \f(CW\*(C`operator new\*(C'\fR و \f(CW\*(C`operator delete\*(C'\fR را تشخیص می‌دهد.
.Sp
\&\fB\-Wmismatched\-new\-delete\fR در \fB\-Wall\fR گنجانده شده است.
.IP "\fB\-Wmismatched\-tags\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wmismatched-tags (C++ and Objective-C++ only)"
دربارهٔ اعلان‌های structها، classها، و قالب‌های کلاس و تخصیص‌های آن‌ها با class\-keyای که با تعریف، یا در صورت ارائه نشدن تعریف با اولین اعلان مطابقت ندارد، هشدار می‌دهد.
.Sp
برای نمونه، اعلان \f(CW\*(C`struct Object\*(C'\fR در فهرست آرگومان‌های \f(CW\*(C`draw\*(C'\fR موجب تحریک این هشدار می‌شود. برای رفع آن، یا class\-key اضافی \f(CW\*(C`struct\*(C'\fR را حذف کنید یا آن را با \f(CW\*(C`class\*(C'\fR جایگزین نمایید تا با تعریف آن مطابقت یابد.
.Sp
.Vb 5
\&        class Object {
\&        public:
\&          virtual ~Object () = 0;
\&        };
\&        void draw (struct Object*);
.Ve
.Sp
همان‌طور که مثال بالا نشان می‌دهد، اعلان یک کلاس با class\-key از نوع \f(CW\*(C`struct\*(C'\fR فی‌نفسه نادرست نیست. گزینهٔ \fB\-Wmismatched\-tags\fR برای کمک به دستیابی به شیوه‌ای یکدست در اعلان کلاس‌ها در نظر گرفته شده است. در کدهایی که قرار است برای کامپایلرهای مبتنی بر Windows قابل‌حمل باشند، این هشدار به جلوگیری از مراجع حل‌نشده (unresolved references) ناشی از تفاوت در درهم‌سازی (mangling) نمادهای اعلان‌شده با class\-keyهای گوناگون کمک می‌کند. این گزینه را می‌توان به‌تنهایی یا همراه با \fB\-Wredundant\-tags\fR به کار برد..IP "\fB\-Wmultiple\-inheritance\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wmultiple-inheritance (C++ and Objective-C++ only)"
هنگامی که یک کلاس با چندین کلاس پایه مستقیم تعریف شود هشدار می‌دهد. برخی قواعد کدنویسی وراثت چندگانه را مجاز نمی‌دانند، و می‌توان از این گزینه برای اعمال آن قاعده استفاده کرد. این هشدار درون فایل‌های سرآیند سیستمی مانند STL غیرفعال است، بنابراین همچنان می‌توان از STL استفاده کرد. همچنین می‌توان کلاس‌هایی تعریف کرد که به‌طور غیرمستقیم از وراثت چندگانه استفاده می‌کنند.
.IP \fB\-Wvirtual\-inheritance\fR 4
.IX Item "-Wvirtual-inheritance"
هنگامی که یک کلاس با یک کلاس پایه مستقیم مجازی تعریف شود هشدار می‌دهد. برخی قواعد کدنویسی وراثت چندگانه را مجاز نمی‌دانند، و می‌توان از این گزینه برای اعمال آن قاعده استفاده کرد. این هشدار درون فایل‌های سرآیند سیستمی مانند STL غیرفعال است، بنابراین همچنان می‌توان از STL استفاده کرد. همچنین می‌توان کلاس‌هایی تعریف کرد که به‌طور غیرمستقیم از وراثت مجازی استفاده می‌کنند.
.IP \fB\-Wno\-virtual\-move\-assign\fR 4
.IX Item "-Wno-virtual-move-assign"
هشدارهای مربوط به ارث‌بری از یک پایه مجازی با یک عملگر انتساب انتقال (move assignment) غیربدیهی C++11 را متوقف می‌کند. این کار خطرناک است زیرا اگر پایه مجازی از بیش از یک مسیر در دسترس باشد، چندین بار منتقل (move) می‌شود، که می‌تواند به این معنی باشد که هر دو شیء در وضعیت منتقل‌شده (moved\-from) قرار می‌گیرند. اگر عملگر انتساب انتقال طوری نوشته شده باشد که از انتقال یک شیء منتقل‌شده جلوگیری کند، می‌توان این هشدار را غیرفعال کرد.
.IP \fB\-Wnamespaces\fR 4
.IX Item "-Wnamespaces"
هنگامی که یک تعریف فضای نام (namespace) باز شود هشدار می‌دهد. برخی قواعد کدنویسی فضاهای نام را مجاز نمی‌دانند، و این گزینه می‌تواند برای اعمال آن قاعده استفاده شود. این هشدار درون فایل‌های سرآیند سیستمی مانند STL غیرفعال است، بنابراین همچنان می‌توان از STL استفاده کرد. همچنین می‌توان از رهنمودهای using و نام‌های واجد شرایط (qualified names) استفاده کرد.
.IP "\fB\-Wno\-template\-body\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-template-body (C++ and Objective-C++ only)"
تشخیص خطاها هنگام تجزیه یک الگو (template) را غیرفعال کرده و به جای آن خطا را تنها هنگام نمونه‌سازی (instantiation) الگو صادر می‌کند. این پرچم همچنین می‌تواند برای تنزل درجه چنین خطاهایی به هشدار با \fBWno\-error=\fR یا \&\fB\-fpermissive\fR استفاده شود.
.IP "\fB\-Wno\-template\-id\-cdtor\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-template-id-cdtor (C++ and Objective-C++ only)"
هشدار درباره استفاده از simple\-template\-id به عنوان declarator\-id یک سازنده یا مخرب را غیرفعال می‌کند؛ این مورد در C++20 از طریق DR 2237 نامعتبر شد. برای نمونه:
.Sp
.Vb 4
\&        template<typename T> struct S {
\&          S<T>(); // should be S();
\&          ~S<T>();  // should be ~S();
\&        };
.Ve
.Sp
گزینه \&\fB\-Wtemplate\-id\-cdtor\fR به طور پیش‌فرض با \&\fB\-std=c++20\fR فعال است؛ همچنین توسط \fB\-Wc++20\-compat\fR فعال می‌شود.
.IP \fB\-Wtemplate\-names\-tu\-local\fR 4
.IX Item "-Wtemplate-names-tu-local"
هنگامی که بدنه یک الگو، افشای (exposure) یک موجودیت محلیِ واحدِ ترجمه (translation\-unit\-local) را پنهان می‌کند هشدار می‌دهد. در بیشتر موارد، ارجاع به یک موجودیت محلیِ واحدِ ترجمه (مانند تعریفی با پیوند درونی / internal linkage) درون موجودیتی که به CMI یک ماژول فرستاده می‌شود، یک خطا است. با این حال، درون مقداردهنده اولیه یک متغیر یا در بدنه یک تابع غیر-inline، این یک افشا محسوب نمی‌شود و خطایی صادر نمی‌گردد.
.Sp
این وضعیت می‌تواند باعث شود الگوهای متغیر یا تابع در صورت ارجاع به چنین موجودیتی به طور تصادفی غیرقابل استفاده شوند، زیرا سایر واحدهای ترجمه‌ای که الگو را وارد (import) می‌کنند هرگز قادر به نمونه‌سازی آن نخواهند بود. این هشدار تلاش می‌کند مواردی را که ممکن است این اتفاق رخ دهد شناسایی کند. وجود یک نمونه‌سازی صریح هشدار را بی‌اثر می‌کند.
.Sp
این پرچم توسط \fB\-Wextra\fR فعال می‌شود.
.IP \fB\-Wno\-expose\-global\-module\-tu\-local\fR 4
.IX Item "-Wno-expose-global-module-tu-local"
افشای یک موجودیت محلیِ واحدِ ترجمه از طریق واسط یک ماژول نامعتبر است، زیرا ممکن است باعث نقض ODR شده و منجر به خطاهای پیوند (link) یا رفتارهای غیرمنتظره دیگر شود. با این حال، بسیاری از کتابخانه‌های موجود، موجودیت‌های TU\-local را در واسط خود اعلان می‌کنند، و اجتناب از افشای این موجودیت‌ها در برخی موارد ممکن است دشوار باشد.
.Sp
به عنوان یک افزونه، GCC اجازه افشای متغیرها و توابع درونی را که در بخش ماژول سراسری (global module fragment) اعلان شده بودند می‌دهد. این هشدار نشان می‌دهد که چه زمانی چنین افشای نامعتبری رخ داده است، و می‌تواند با استفاده از عملگرهای پراگمای تشخیصی در محل افشا یا در نقطه اعلان درونی خاموش شود. این موضوع همچنین برای اعلان‌های \f(CW\*(C`export using\*(C'\fR که از چنین موجودیت‌هایی نام می‌برند اعمال می‌شود.
.Sp
هنگام ترکیب با \fB\-Wtemplate\-names\-tu\-local\fR، GCC همچنین درباره ارجاعات غیر-افشایی به موجودیت‌های TU\-local در بدنه‌های الگو هشدار می‌دهد. چنین الگوهایی همچنان می‌توانند در سایر TUها نمونه‌سازی شوند اما خطرات فوق در رابطه با افشای موجودیت‌های محلیِ واحدِ ترجمه برقرار است.
.Sp
این هشدار به طور پیش‌فرض فعال است و توسط \&\fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد.
.IP \fB\-Wno\-external\-tu\-local\fR 4
.IX Item "-Wno-external-tu-local"
هنگامی که از یک موجودیت TU\-local خارج از واحد ترجمه‌ای که در آن اعلان شده است نام برده شود، هشدار می‌دهد. چنین اعلان‌هایی در طول جستجوی نام نادیده گرفته می‌شوند. این امر می‌تواند هنگام انجام ADL از یک الگوی اعلان‌شده در همان TUِ تابع درونی رخ دهد:
.Sp
.Vb 6
\&        export module M;
\&        template <typename T> void foo(T t) {
\&          bar(t);
\&        }
\&        struct S {} s;
\&        static void bar(S) {}  // internal linkage
\&        
\&        // instantiating foo(s) from outside this TU can see ::bar,
\&        // but naming it there is ill\-formed.
.Ve
.Sp
می‌توان این مشکل را با متصل کردن \f(CW\*(C`bar\*(C'\fR به ماژول سراسری با استفاده از \f(CW\*(C`extern "C++"\*(C'\fR برطرف کرد.
.Sp
این هشدار به طور پیش‌فرض فعال است و توسط \&\fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد.
.IP "\fB\-Wno\-terminate\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-terminate (C++ and Objective-C++ only)"
هشدار درباره عبارت throw را که بلافاصله منجر به فراخوانی \f(CW\*(C`terminate\*(C'\fR می‌شود، غیرفعال می‌کند.
.IP "\fB\-Wno\-vexing\-parse\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-vexing-parse (C++ and Objective-C++ only)"
درباره ابهام نحوی آزاردهنده‌ترین تجزیه (most vexing parse) هشدار می‌دهد. این گزینه درباره مواردی هشدار می‌دهد که در آن‌ها یک اعلان شبیه تعریف متغیر به نظر می‌رسد، اما زبان C++ ایجاب می‌کند که به عنوان یک اعلان تابع تفسیر شود. برای نمونه:
.Sp
.Vb 4
\&        void f(double a) {
\&          int i();        // extern int i (void);
\&          int n(int(a));  // extern int n (int);
\&        }
.Ve
.Sp
نمونه‌ای دیگر:
.Sp
.Vb 6
\&        struct S { S(int); };
\&        void f(double a) {
\&          S x(int(a));   // extern struct S x (int);
\&          S y(int());    // extern struct S y (int (*) (void));
\&          S z();         // extern struct S z (void);
\&        }
.Ve
.Sp
این هشدار گزینه‌هایی را برای چگونگی برخورد با چنین ابهامی پیشنهاد می‌دهد؛ به عنوان مثال می‌تواند حذف پرانتزها یا استفاده از آکولادها به جای آن را پیشنهاد کند.
.Sp
این هشدار به طور پیش‌فرض فعال است.
.IP "\fB\-Wno\-class\-conversion\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-class-conversion (C++ and Objective-C++ only)"
هنگامی که یک تابع تبدیل شیء را به همان نوع، به یک کلاس پایه از آن نوع، یا به void تبدیل می‌کند، هشدار نمی‌دهد؛ چنین تابع تبدیلی هرگز فراخوانی نخواهد شد.
.IP "\fB\-Wvolatile\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wvolatile (C++ and Objective-C++ only)"
درباره کاربردهای منسوخ‌شده توصیف‌کننده \f(CW\*(C`volatile\*(C'\fR هشدار می‌دهد. این شامل عبارات پیشوندی و پسوندی \f(CW\*(C`++\*(C'\fR و \f(CW\*(C`\-\-\*(C'\fR از نوع‌های توصیف‌شده با \f(CW\*(C`volatile\*(C'\fR، استفاده از انتساب‌های ساده که در آن‌ها عملوند چپ یک نوع غیرکلاسیِ توصیف‌شده با \f(CW\*(C`volatile\*(C'\fR برای مقدار آن‌ها است، انتساب‌های مرکب که در آن‌ها عملوند چپ یک نوع غیرکلاسی توصیف‌شده با \f(CW\*(C`volatile\*(C'\fR است، نوع بازگشتی تابع توصیف‌شده با \f(CW\*(C`volatile\*(C'\fR، نوع پارامتر توصیف‌شده با \f(CW\*(C`volatile\*(C'\fR و پیوندهای ساختاریافته (structured bindings) از یک نوع توصیف‌شده با \f(CW\*(C`volatile\*(C'\fR می‌شود. این کاربرد در C++20 منسوخ شده است.
.Sp
به طور پیش‌فرض با \fB\-std=c++20\fR فعال است. پیش از \&\fB\-std=c++20\fR، با گزینه صریح \fB\-Wdeprecated\fR فعال می‌شود.
.IP \fB\-Waligned\-new\fR 4
.IX Item "-Waligned-new"
.PD 0
.IP \fB\-Waligned\-new=\fR[\fBnone\fR|\fBglobal\fR|\fBall\fR] 4
.IX Item "-Waligned-new=[none|global|all]"
.PD
درباره عبارت new از نوعی که به ترازبندی بزرگ‌تری نسبت به \f(CWalignof(std::max_align_t)\fR نیاز دارد اما از یک تابع تخصیص حافظه بدون پارامتر ترازبندی صریح استفاده می‌کند، هشدار می‌دهد. این گزینه توسط \fB\-Wall\fR فعال می‌شود.
.Sp
به‌طور معمول این گزینه فقط درباره توابع تخصیص سراسری هشدار می‌دهد، اما \&\fB\-Waligned\-new=all\fR درباره توابع تخصیص عضو کلاس نیز هشدار می‌دهد.
.IP \fB\-Wno\-placement\-new\fR 4
.IX Item "-Wno-placement-new"
.PD 0
.IP \fB\-Wplacement\-new=\fR\fIn\fR 4
.IX Item "-Wplacement-new=n".PD
درباره عبارت‌های placement new با رفتار تعریف‌نشده، مانند
ساخت یک شیء در بافری که از نوع شیء کوچک‌تر است، هشدار می‌دهد.
برای نمونه، عبارت placement new زیر اخطار دریافت می‌کند
زیرا تلاش می‌کند آرایه‌ای از ۶۴ عدد صحیح را در بافری بسازد که
تنها ۶۴ بایت اندازه دارد.
.Sp
.Vb 2
\&        char buf [64];
\&        new (buf) int[64];
.Ve
.Sp
این هشدار به‌طور پیش‌فرض فعال است.
.RS 4
.IP \fB\-Wplacement\-new=1\fR 4
.IX Item "-Wplacement-new=1"
این سطح پیش‌فرض هشدار برای \fB\-Wplacement\-new\fR است. در این
سطح، هشدار برای برخی از ساختارهای کاملاً تعریف‌نشده که
GCC جهت سازگاری با کدهای قدیمی به عنوان افزونه مجاز می‌داند صادر نمی‌شود. برای نمونه،
عبارت \f(CW\*(C`new\*(C'\fR زیر در این سطح اخطار دریافت نمی‌کند حتی با
اینکه طبق استاندارد C++ رفتاری تعریف‌نشده دارد، چرا که
فراتر از انتهای آرایه تک‌عنصری می‌نویسد.
.Sp
.Vb 3
\&        struct S { int n, a[1]; };
\&        S *s = (S *)malloc (sizeof *s + 31 * sizeof s\->a[0]);
\&        new (s\->a)int [32]();
.Ve
.IP \fB\-Wplacement\-new=2\fR 4
.IX Item "-Wplacement-new=2"
در این سطح، افزون بر تشخیص تمامی ساختارهای سطح ۱،
هشداری نیز برای عبارت‌های placement new که شیئی را در آخرین عضو ساختاری
(که نوع آن آرایه‌ای تک‌عنصری است و اندازه‌اش از اندازه شیء در حال ساخت
کمتر است) می‌سازند صادر می‌شود. در حالی که مثال پیشین اخطار دریافت می‌کند،
ساختار زیر از افزونه عضو آرایه‌ای انعطاف‌پذیر (flexible member array)
استفاده می‌کند تا از اخطار در سطح ۲ جلوگیری کند.
.Sp
.Vb 3
\&        struct S { int n, a[]; };
\&        S *s = (S *)malloc (sizeof *s + 32 * sizeof s\->a[0]);
\&        new (s\->a)int [32]();
.Ve
.RE
.RS 4
.RE
.IP \fB\-Wcatch\-value\fR 4
.IX Item "-Wcatch-value"
.PD 0
.IP "\fB\-Wcatch\-value=\fR\fIn\fR\fB \fR(فقط C++ و Objective\-C++)" 4
.IX Item "-Wcatch-value=n (C++ and Objective-C++ only)"
.PD
درباره گرداننده‌های catch که از طریق ارجاع دریافت نمی‌کنند، هشدار می‌دهد.
با \fB\-Wcatch\-value=1\fR (یا به اختصار \fB\-Wcatch\-value\fR)
درباره انواع کلاس‌های چندریختی که با مقدار دریافت می‌شوند هشدار می‌دهد.
با \fB\-Wcatch\-value=2\fR درباره همه انواع کلاس‌ها که با مقدار دریافت می‌شوند
هشدار می‌دهد. با \fB\-Wcatch\-value=3\fR درباره همه انواعی که با
ارجاع دریافت نمی‌شوند هشدار می‌دهد. \fB\-Wcatch\-value\fR توسط \fB\-Wall\fR فعال می‌شود.
.IP "\fB\-Wconditionally\-supported\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wconditionally-supported (C++ and Objective-C++ only)"
درباره ساختارهای با پشتیبانی مشروط (طبق C++11 [intro.defs]) هشدار می‌دهد.
.IP "\fB\-Wno\-defaulted\-function\-deleted\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-defaulted-function-deleted (C++ and Objective-C++ only)"
زمانی که تابعی که صریحاً پیش‌فرض شده (defaulted) توسط کامپایلر حذف (delete)
می‌شود، هشدار می‌دهد. این حالت زمانی رخ می‌دهد که نوع اعلان‌شده تابع با
نوع تابعی که به‌طور ضمنی اعلان می‌شد مطابقت نداشته باشد. این هشدار
به‌طور پیش‌فرض فعال است.
.IP "\fB\-Wno\-delete\-incomplete\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-delete-incomplete (C++ and Objective-C++ only)"
هنگام حذف یک اشاره‌گر به نوع ناقص (incomplete type)، که ممکن است
موجب رفتار تعریف‌نشده در زمان اجرا شود، هشدار نمی‌دهد. این هشدار به‌طور پیش‌فرض فعال است.
.IP "\fB\-Wextra\-semi\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wextra-semi (C++, Objective-C++ only)"
درباره نقطه‌ویرگول‌های اضافی هشدار می‌دهد. زمینه‌های مختلفی وجود دارد که در آن‌ها
یک نقطه‌ویرگول اضافی می‌تواند رخ دهد. یکی نقطه‌ویرگول پس از تعاریف توابع درون کلاس
است که در همه گویش‌های C++ معتبر است (و هرگز یک pedwarn محسوب نمی‌شود):
.Sp
.Vb 3
\&        struct S {
\&          void foo () {};
\&        };
.Ve
.Sp
دیگری یک نقطه‌ویرگول اضافی در حوزه فضای نام (namespace scope) است که
از C++11 مجاز شده است (بنابراین در C++98 یک pedwarn است):
.Sp
.Vb 3
\&        struct S {
\&        };
\&        ;
.Ve
.Sp
و دیگری نقطه‌ویرگول اضافی در تعاریف کلاس است که از C++11 به بعد
مجاز شده است (بنابراین در C++98 یک pedwarn است):
.Sp
.Vb 4
\&        struct S {
\&          int a;
\&          ;
\&        };
.Ve
.IP "\fB\-Wno\-global\-module\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-global-module (C++ and Objective-C++ only)"
پیام هشدار مربوط به حالتی که قطعه ماژول سراسری (global module fragment) یک واحد ماژول
تنها شامل دستورهای پیش‌پردازنده نباشد را غیرفعال می‌کند.
.IP "\fB\-Wno\-inaccessible\-base\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-inaccessible-base (C++, Objective-C++ only)"
این گزینه هشدارهایی را کنترل می‌کند که به هنگام غیرقابل دسترس بودن یک کلاس
پایه در کلاس مشتق‌شده از آن به دلیل ابهام روی می‌دهند. این هشدار به‌طور پیش‌فرض فعال است.
توجه داشته باشید که هشدار برای پایه‌های مجازی مبهم با گزینه \fB\-Wextra\fR
فعال می‌شود.
.Sp
.Vb 1
\&        struct A { int a; };
\&        
\&        struct B : A { };
\&        
\&        struct C : B, A { };
.Ve
.IP \fB\-Wno\-inherited\-variadic\-ctor\fR 4
.IX Item "-Wno-inherited-variadic-ctor"
هشدارهای مربوط به استفاده از سازنده‌های ارث‌بری‌شده C++11 را در مواردی که کلاس پایه‌ای
که از آن ارث‌بری شده یک سازنده C variadic داشته باشد سرکوب می‌کند؛ این هشدار
به‌طور پیش‌فرض فعال است زیرا علامت سه‌نقطه (ellipsis) به ارث برده نمی‌شود.
.IP "\fB\-Wno\-invalid\-offsetof\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-invalid-offsetof (C++ and Objective-C++ only)"
هشدارهای ناشی از اعمال ماکروی \f(CW\*(C`offsetof\*(C'\fR بر روی نوع‌های
غیر POD (non\-POD) را نادیده می‌گیرد. طبق استاندارد 2014 ISO C++، اعمال \f(CW\*(C`offsetof\*(C'\fR
به یک نوع با چیدمان غیراستاندارد (non\-standard\-layout) تعریف‌نشده است. با این وجود،
در پیاده‌سازی‌های موجود C++، معمولاً \f(CW\*(C`offsetof\*(C'\fR نتایج معناداری ارائه می‌دهد.
این پرچم برای کاربرانی است که آگاهند کدی غیرقابل‌حمل می‌نویسند و عمداً
تصمیم گرفته‌اند هشدار درباره آن را نادیده بگیرند.
.Sp
محدودیت‌های اعمال‌شده بر \f(CW\*(C`offsetof\*(C'\fR ممکن است در نسخه آینده
استاندارد C++ کاهش یابند.
.IP "\fB\-Wsized\-deallocation\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wsized-deallocation (C++ and Objective-C++ only)"
درباره تعریف یک تابع آزادسازی بدون اندازه
.Sp
.Vb 2
\&        void operator delete (void *) noexcept;
\&        void operator delete[] (void *) noexcept;
.Ve
.Sp
بدون تعریف تابع متناظر آزادسازی همراه با اندازه
.Sp
.Vb 2
\&        void operator delete (void *, std::size_t) noexcept;
\&        void operator delete[] (void *, std::size_t) noexcept;
.Ve
.Sp
یا برعکس هشدار می‌دهد. با گزینه \fB\-Wextra\fR همراه با
\&\fB\-fsized\-deallocation\fR فعال می‌شود.
.IP \fB\-Wsuggest\-final\-types\fR 4
.IX Item "-Wsuggest-final-types"
درباره انواعی با متدهای مجازی هشدار می‌دهد که در صورت اعلان آن‌ها با
مشخص‌کننده \f(CW\*(C`final\*(C'\fR در C++11 یا در صورت امکان،
اعلان در یک فضای نام بی‌نام (anonymous namespace)، کیفیت کد بهبود پیدا می‌کند.
این امر به GCC اجازه می‌دهد تا فراخوانی‌های چندریختی را به شکل تهاجمی‌تری
مجازی‌زدایی (devirtualize) کند. این هشدار به همراه بهینه‌سازی زمان پیوند (link\-time optimization)،
که در آن اطلاعات درباره گراف سلسله‌مراتب کلاس‌ها کامل‌تر است، مؤثرتر واقع می‌شود.
.IP \fB\-Wsuggest\-final\-methods\fR 4
.IX Item "-Wsuggest-final-methods"
درباره متدهای مجازی هشدار می‌دهد که در صورت اعلان متد با مشخص‌کننده
\f(CW\*(C`final\*(C'\fR در C++11، یا در صورت امکان، اعلان نوع آن
در یک فضای نام بی‌نام یا با مشخص‌کننده \f(CW\*(C`final\*(C'\fR، کیفیت کد بهبود می‌یابد.
این هشدار با بهینه‌سازی زمان پیوند مؤثرتر خواهد بود، چرا که اطلاعات درباره گراف
سلسله‌مراتب کلاس‌ها در آن کامل‌تر است. توصیه می‌شود ابتدا پیشنهادهای
\fB\-Wsuggest\-final\-types\fR را بررسی کرده و سپس با نشانه‌گذاری‌های جدید برنامه را
بازسازی (rebuild) کنید.
.IP \fB\-Wsuggest\-override\fR 4
.IX Item "-Wsuggest-override"
درباره بازنویسی توابع مجازی که با کلیدواژه
\&\f(CW\*(C`override\*(C'\fR نشانه‌گذاری نشده‌اند هشدار می‌دهد.
.IP "\fB\-Wno\-conversion\-null\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-conversion-null (C++ and Objective-C++ only)"
برای تبدیل‌های میان \f(CW\*(C`NULL\*(C'\fR و انواع داده‌ای غیر اشاره‌گر
هشدار نمی‌دهد. گزینه \fB\-Wconversion\-null\fR به‌طور پیش‌فرض فعال است..SS "گزینه‌های مهار گویش‌های Objective\-C و Objective\-C++ (Options Controlling Objective\-C and Objective\-C++ Dialects)"
.IX Subsection "Options Controlling Objective-C and Objective-C++ Dialects"
(نکته: این راهنما، خودِ زبان‌های Objective\-C و Objective\-C++ را شرح نمی‌دهد.)
.PP
این بخش گزینه‌های خط فرمانی را شرح می‌دهد که تنها برای برنامه‌های Objective\-C و Objective\-C++ معنی دارند. شما همچنین می‌توانید از بیشتر گزینه‌های مستقل از زبانِ کامپایلر گنو (GNU) استفاده کنید.
برای نمونه، ممکن است فایلی مانند \fIsome_class.m\fR را بدین صورت کامپایل کنید:
.PP
.Vb 1
\&        gcc \-g \-fgnu\-runtime \-O \-c some_class.m
.Ve
.PP
در این مثال، \fB\-fgnu\-runtime\fR گزینه‌ای است که تنها برای برنامه‌های Objective\-C و Objective\-C++ در نظر گرفته شده است؛ شما می‌توانید سایر گزینه‌ها را همراه با هر زبان پشتیبانی‌شده توسط GCC به کار ببرید.
.PP
توجه داشته باشید از آنجا که Objective\-C افزونه‌ای بر زبان C است، کامپایل‌های Objective\-C می‌توانند از گزینه‌های مخصوص فرانت‌اند C (مانند \&\fB\-Wtraditional\fR) نیز استفاده کنند. به طور مشابه، کامپایل‌های Objective\-C++ می‌توانند از گزینه‌های مختص C++ (مانند \fB\-Wabi\fR) بهره ببرند.
.PP
در ادامه فهرستی از گزینه‌هایی آمده است که \fIتنها\fR برای کامپایل برنامه‌های Objective\-C و Objective\-C++ کاربرد دارند:
.IP \fB\-fconstant\-string\-class=\fR\fIclass\-name\fR 4
.IX Item "-fconstant-string-class=class-name"
از \fIclass\-name\fR به‌عنوان نام کلاسی که باید برای هر رشتهٔ لفظی مشخص‌شده با نحو \f(CW\*(C`@"..."\*(C'\fR نمونه‌سازی شود، استفاده می‌کند. در صورت استفاده از زمان اجرای گنو (GNU runtime)، نام کلاس پیش‌فرض \f(CW\*(C`NXConstantString\*(C'\fR و در صورت استفاده از زمان اجرای NeXT، نام آن \&\f(CW\*(C`NSConstantString\*(C'\fR است (به زیر مراجعه کنید). در بسترهای Darwin / macOS، در صورت حضور گزینهٔ \fB\-fconstant\-cfstrings\fR، این گزینه بر تنظیمات \fB\-fconstant\-string\-class\fR اولویت یافته و باعث می‌شود مقادیر رشته‌ای صریح \&\f(CW\*(C`@"..."\*(C'\fR به عنوان رشته‌های ثابت CoreFoundation چیدمان شوند.
توجه داشته باشید که \fB\-fconstant\-cfstrings\fR نام مستعاری برای معادل وابسته به مقصدِ \&\fB\-mconstant\-cfstrings\fR است.
.IP \fB\-fgnu\-runtime\fR 4
.IX Item "-fgnu-runtime"
تولید کد شیء (object code) سازگار با زمان اجرای استاندارد Objective\-C گنو. این حالت برای بیشتر انواع سیستم‌ها پیش‌فرض است.
.IP \fB\-fnext\-runtime\fR 4
.IX Item "-fnext-runtime"
تولید خروجی سازگار با زمان اجرای NeXT. این مقدار برای سیستم‌های مبتنی بر NeXT، از جمله Darwin / macOS پیش‌فرض است. ماکروی \&\f(CW\*(C`_\|_NEXT_RUNTIME_\|_\*(C'\fR فقط و فقط در صورتی که این گزینه استفاده شود، از پیش تعریف می‌شود.
.IP \fB\-fno\-nil\-receivers\fR 4
.IX Item "-fno-nil-receivers"
فرض را بر این می‌گذارد که تمام ارسال‌های پیام (message dispatches) در Objective\-C (\f(CW\*(C`[receiver message:arg]\*(C'\fR) در این واحد ترجمه تضمین می‌کنند که گیرنده (receiver) برابر با \f(CW\*(C`nil\*(C'\fR نیست. این کار امکان استفاده از نقاط ورودی کارآمدتر در زمان اجرا را فراهم می‌کند. این گزینه تنها در ترکیب با زمان اجرای NeXT و نسخهٔ ABI برابر با 0 یا 1 در دسترس است.
.IP \fB\-fobjc\-abi\-version=\fR\fIn\fR 4
.IX Item "-fobjc-abi-version=n"
استفاده از نسخهٔ \fIn\fR از ABI مربوط به Objective\-C برای زمان اجرای انتخاب‌شده. این گزینه در حال حاضر تنها برای زمان اجرای NeXT پشتیبانی می‌شود. در آن صورت، نسخهٔ 0 همان ABI سنتی (۳۲ بیتی) بدون پشتیبانی از ویژگی‌ها (properties) و دیگر افزونه‌های Objective\-C 2.0 است. نسخهٔ 1، ABI سنتی (۳۲ بیتی) به همراه پشتیبانی از ویژگی‌ها و دیگر افزونه‌های Objective\-C 2.0 است. نسخهٔ 2، ABI امروزی (۶۴ بیتی) است. در صورت مشخص نشدن، مقدار پیش‌فرض در دستگاه‌های مقصد ۳۲ بیتی، نسخهٔ 0 و در دستگاه‌های مقصد ۶۴ بیتی، نسخهٔ 2 است.
.IP \fB\-fobjc\-call\-cxx\-cdtors\fR 4
.IX Item "-fobjc-call-cxx-cdtors"
برای هر کلاس Objective\-C، بررسی می‌کند که آیا متغیرهای نمونهٔ آن شیئی از C++ با یک سازندهٔ پیش‌فرض غیربدیهی (non\-trivial default constructor) هستند یا خیر. در این صورت، یک متد نمونهٔ ویژه به نام \f(CW\*(C`\- (id) .cxx_construct\*(C'\fR تولید می‌کند که سازنده‌های پیش‌فرض غیربدیهی را روی هر یک از این متغیرهای نمونه به ترتیب اجرا کرده و سپس \f(CW\*(C`self\*(C'\fR را برمی‌گرداند. به همین ترتیب، بررسی می‌کند که آیا متغیر نمونه‌ای شیء C++ با ویران‌کنندهٔ (destructor) غیربدیهی است یا خیر، و اگر چنین باشد، یک متد ویژهٔ \f(CW\*(C`\- (void) .cxx_destruct\*(C'\fR تولید می‌کند که همهٔ این ویران‌کننده‌های پیش‌فرض را به ترتیب معکوس اجرا می‌کند.
.Sp
متدهای \f(CW\*(C`\- (id) .cxx_construct\*(C'\fR و \f(CW\*(C`\- (void) .cxx_destruct\*(C'\fR که بدین‌گونه تولید می‌شوند، فقط روی متغیرهای نمونهٔ اعلان‌شده در کلاس فعلی Objective\-C عمل می‌کنند، نه متغیرهای به ارث رسیده از ابرکلاس‌ها (superclasses). فراخوانی تمام این متدها در سلسله‌مراتب وراثت یک شیء بر عهدهٔ زمان اجرای Objective\-C است. متدهای \f(CW\*(C`\- (id) .cxx_construct\*(C'\fR بلافاصله پس از تخصیص یک نمونه شیء جدید توسط زمان اجرا فراخوانی می‌شوند؛ متدهای \f(CW\*(C`\- (void) .cxx_destruct\*(C'\fR بلافاصله پیش از آنکه زمان اجرا نمونه شیء را آزادسازی کند، فراخوانی می‌شوند.
.Sp
تا زمان نگارش این متن، تنها زمان اجرای NeXT در Mac OS X 10.4 و جدیدتر از فراخوانی متدهای \f(CW\*(C`\- (id) .cxx_construct\*(C'\fR و \&\f(CW\*(C`\- (void) .cxx_destruct\*(C'\fR پشتیبانی می‌کند.
.IP \fB\-fobjc\-direct\-dispatch\fR 4
.IX Item "-fobjc-direct-dispatch"
امکان پرش‌های سریع به توزیع‌کنندهٔ پیام (message dispatcher) را فراهم می‌کند. در Darwin این کار از طریق comm page انجام می‌شود.
.IP \fB\-fobjc\-exceptions\fR 4
.IX Item "-fobjc-exceptions"
پشتیبانی نحوی برای مدیریت ساختاریافتهٔ استثناها را در Objective\-C، مشابه آنچه در C++ ارائه می‌شود، فعال می‌کند. این گزینه برای استفاده از کلمات کلیدی Objective\-C شامل \f(CW@try\fR، \&\f(CW@throw\fR، \f(CW@catch\fR، \f(CW@finally\fR و \&\f(CW@synchronized\fR الزامی است. این گزینه هم با زمان اجرای گنو و هم زمان اجرای NeXT در دسترس است (اما همراه با زمان اجرای NeXT در Mac OS X 10.2 و قبل‌تر موجود نیست).
.IP \fB\-fobjc\-gc\fR 4
.IX Item "-fobjc-gc"
بازیافت حافظه (garbage collection یا GC) را در برنامه‌های Objective\-C و Objective\-C++ فعال می‌کند. این گزینه تنها با زمان اجرای NeXT در دسترس است؛ زمان اجرای گنو پیاده‌سازی متفاوتی برای بازیافت حافظه دارد که نیازی به پرچم‌های ویژه کامپایلر ندارد.
.IP \fB\-fobjc\-nilcheck\fR 4
.IX Item "-fobjc-nilcheck"
برای زمان اجرای NeXT با نسخهٔ 2 از ABI، پیش از فراخوانی واقعی متد، بررسی می‌کند که گیرنده در فراخوانی‌های متد nil نباشد. این رفتار پیش‌فرض است و می‌توان آن را با \&\fB\-fno\-objc\-nilcheck\fR غیرفعال کرد. متدهای کلاس و فراخوانی‌های super بدون توجه به اینکه این پرچم چگونه تنظیم شده است، هرگز از این طریق برای nil بررسی نمی‌شوند. در حال حاضر، هنگام استفاده از زمان اجرای گنو یا نسخه‌های قدیمی‌تر ABI زمان اجرای NeXT، این پرچم هیچ اثری ندارد.
.IP \fB\-fobjc\-std=objc1\fR 4
.IX Item "-fobjc-std=objc1"
مطابقت با نحو زبان Objective\-C 1.0، زبانی که توسط GCC 4.0 شناخته می‌شود. این گزینه فقط بر اضافات Objective\-C به زبان C/C++ تأثیر می‌گذارد؛ و بر انطباق با استانداردهای C/C++، که با پرچم‌های مجزای گویش C/C++ کنترل می‌شوند، تأثیری ندارد. هنگامی که این گزینه با کامپایلر Objective\-C یا Objective\-C++ استفاده می‌شود، هر نحو Objective\-C که توسط GCC 4.0 شناخته نشود رد می‌شود. این ویژگی زمانی سودمند است که بخواهید اطمینان حاصل کنید کد Objective\-C شما با نسخه‌های قدیمی‌تر GCC قابل کامپایل است.
.IP \fB\-freplace\-objc\-classes\fR 4
.IX Item "-freplace-objc-classes"
یک نشانگر ویژه صادر می‌کند که به \fBld\|(1)\fR دستور می‌دهد فایل شیء حاصل را به صورت ایستا پیوند نزند و در عوض به \fBdyld\|(1)\fR اجازه دهد تا آن را در زمان اجرا بارگذاری کند. این گزینه همراه با حالت اشکال‌زدایی Fix\-and\-Continue استفاده می‌شود، جایی که فایل شیء مورد نظر ممکن است در حین اجرای برنامه، بدون نیاز به راه‌اندازی مجدد خود برنامه، دوباره کامپایل شده و به طور پویا بارگذاری مجدد گردد. در حال حاضر، قابلیت Fix\-and\-Continue تنها همراه با زمان اجرای NeXT در Mac OS X 10.3 و جدیدتر در دسترس است.
.IP \fB\-fzero\-link\fR 4
.IX Item "-fzero-link"
هنگام کامپایل برای زمان اجرای NeXT، کامپایلر به طور معمول فراخوانی‌های \f(CWobjc_getClass("...")\fR را (زمانی که نام کلاس در زمان کامپایل مشخص است) با ارجاعات ایستای کلاس که در زمان بارگذاری مقداردهی اولیه می‌شوند جایگزین می‌کند، که این امر کارایی زمان اجرا را بهبود می‌بخشد. مشخص کردن پرچم \fB\-fzero\-link\fR این رفتار را سرکوب کرده و باعث می‌شود فراخوانی‌های \f(CWobjc_getClass("...")\fR حفظ شوند. این ویژگی در حالت اشکال‌زدایی Zero\-Link سودمند است، زیرا امکان تغییر پیاده‌سازی‌های کلاس‌های مجزا را در طول اجرای برنامه فراهم می‌سازد. زمان اجرای گنو در حال حاضر صرف‌نظر از گزینه‌های خط فرمان، همیشه فراخوانی‌های \f(CWobjc_get_class("...")\fR را حفظ می‌کند.
.IP \fB\-fno\-local\-ivars\fR 4
.IX Item "-fno-local-ivars"
به‌طور پیش‌فرض به متغیرهای نمونه در Objective\-C می‌توان از درون متدهای کلاسی که در آن اعلان شده‌اند، به گونه‌ای دسترسی داشت که گویی متغیرهای محلی هستند. این امر می‌تواند منجر به سایه‌اندازی (shadowing) بین متغیرهای نمونه و متغیرهای دیگری شود که با همان نام به صورت محلی در متد کلاس یا به صورت سراسری اعلان شده‌اند. مشخص کردن پرچم \fB\-fno\-local\-ivars\fR این رفتار را غیرفعال کرده و بنابراین از مشکلات سایه‌اندازی متغیرها جلوگیری می‌کند.
.IP \fB\-fivar\-visibility=\fR[\fBpublic\fR|\fBprotected\fR|\fBprivate\fR|\fBpackage\fR] 4
.IX Item "-fivar-visibility=[public|protected|private|package]"
دیداری‌بودن (visibility) پیش‌فرض متغیرهای نمونه را روی گزینهٔ مشخص‌شده تنظیم می‌کند تا متغیرهای نمونه‌ای که خارج از محدودهٔ هرگونه دستور اصلاح‌کنندهٔ دسترسی اعلان شده‌اند، به طور پیش‌فرض دارای دیداری‌بودن تعیین‌شده باشند.
.IP \fB\-gen\-decls\fR 4
.IX Item "-gen-decls"
اعلان‌های رابط (interface declarations) را برای تمام کلاس‌های دیده‌شده در فایل مبدأ، در فایلی به نام \fIsourcename.decl\fR ذخیره (dump) می‌کند.
.IP "\fB\-Wassign\-intercept\fR (تنها Objective\-C و Objective\-C++)" 4
.IX Item "-Wassign-intercept (Objective-C and Objective-C++ only)"
هرگاه یک انتساب در Objective\-C توسط بازیافت حافظه (garbage collector) رهگیری شود، هشدار می‌دهد.
.IP "\fB\-Wno\-property\-assign\-default\fR (تنها Objective\-C و Objective\-C++)" 4
.IX Item "-Wno-property-assign-default (Objective-C and Objective-C++ only)"
اگر برای یک ویژگی در شیء Objective\-C هیچ معناشناسی انتسابی (assign semantics) مشخص نشده باشد، هشداری صادر نمی‌کند.
.IP "\fB\-Wno\-protocol\fR (تنها Objective\-C و Objective\-C++)" 4
.IX Item "-Wno-protocol (Objective-C and Objective-C++ only)"
اگر کلاسی برای پیاده‌سازی یک پروتکل اعلان شده باشد، برای هر متدی در آن پروتکل که توسط کلاس پیاده‌سازی نشده باشد، یک هشدار صادر می‌شود. رفتار پیش‌فرض صدور هشدار برای هر متدی است که صریحاً در کلاس پیاده‌سازی نشده باشد، حتی اگر پیاده‌سازی آن متد از ابرکلاس به ارث رسیده باشد. اگر از گزینهٔ \fB\-Wno\-protocol\fR استفاده کنید، متدهای به ارث رسیده از ابرکلاس، پیاده‌سازی‌شده تلقی می‌شوند و هیچ هشداری برای آنها صادر نمی‌شود..IP "\fB\-Wobjc\-root\-class\fR (تنها Objective\-C و Objective\-C++)" 4
.IX Item "-Wobjc-root-class (Objective-C and Objective-C++ only)"
اگر واسط یک کلاس فاقد کلاس والد (superclass) باشد، هشدار می‌دهد. برای نمونه بیشتر کلاس‌ها از \f(CW\*(C`NSObject\*(C'\fR (یا \f(CW\*(C`Object\*(C'\fR) ارث‌بری می‌کنند. هنگام اعلان کلاس‌هایی که قرار است کلاس ریشه (root class) باشند، می‌توان با نشانه‌گذاری واسط آن‌ها با \f(CW\*(C`_\|_attribute_\|_((objc_root_class))\*(C'\fR از این هشدار جلوگیری کرد.
.IP "\fB\-Wselector\fR (تنها Objective\-C و Objective\-C++)" 4
.IX Item "-Wselector (Objective-C and Objective-C++ only)"
اگر در حین کامپایل چندین متد با انواع داده‌ایِ متفاوت برای یک سلکتور مشابه یافت شود، هشدار می‌دهد. این بررسی بر روی فهرست متدها در مرحله نهایی کامپایل انجام می‌شود. علاوه بر این، بررسی برای هر سلکتوری که در یک عبارت \f(CW@selector(...)\fR ظاهر شده و متد متناظر با آن سلکتور در حین کامپایل یافت شده باشد نیز صورت می‌پذیرد. از آنجا که این بررسی‌ها جدول متدها را صرفاً در انتهای کامپایل پویش می‌کنند، در صورتی که مرحله پایانی کامپایل محقق نشود (برای مثال به دلیل بروز خطا حین کامپایل یا استفاده از گزینه \fB\-fsyntax\-only\fR)، این هشدارها صادر نمی‌شوند.
.IP "\fB\-Wstrict\-selector\-match\fR (تنها Objective\-C و Objective\-C++)" 4
.IX Item "-Wstrict-selector-match (Objective-C and Objective-C++ only)"
هنگام تلاش برای ارسال یک پیام با استفاده از یک سلکتور به گیرنده‌ای از نوع \f(CW\*(C`id\*(C'\fR یا \f(CW\*(C`Class\*(C'\fR، چنانچه چندین متد با انواع آرگومان و/یا نوع بازگشتی متفاوت برای آن سلکتور یافت شود، هشدار می‌دهد. زمانی که این پرچم غیرفعال است (که رفتار پیش‌فرض می‌باشد)، کامپایلر در صورتی که تفاوت‌های یافته‌شده محدود به انواعی با اندازه و تراز (alignment) یکسان باشد، از صدور چنین هشدارهایی صرف‌نظر می‌کند.
.IP "\fB\-Wundeclared\-selector\fR (تنها Objective\-C و Objective\-C++)" 4
.IX Item "-Wundeclared-selector (Objective-C and Objective-C++ only)"
اگر عبارت \f(CW@selector(...)\fR که به یک سلکتور اعلان‌نشده اشاره دارد یافت شود، هشدار می‌دهد. یک سلکتور در صورتی اعلان‌نشده در نظر گرفته می‌شود که هیچ متدی با آن نام پیش از عبارت \&\f(CW@selector(...)\fR اعلان نشده باشد، خواه به صورت صریح در یک اعلان \&\f(CW@interface\fR یا \f(CW@protocol\fR، یا به صورت ضمنی در بخش \f(CW@implementation\fR. این گزینه بررسی‌های خود را همواره به محض یافتن عبارت \f(CW@selector(...)\fR انجام می‌دهد، در حالی که \fB\-Wselector\fR بررسی‌های خود را فقط در مرحله نهایی کامپایل انجام می‌دهد. این مورد همچنین این قرارداد شیوه‌نامه کدنویسی را تحمیل می‌کند که متدها و سلکتورها باید پیش از استفاده اعلان شوند.
.IP \fB\-print\-objc\-runtime\-info\fR 4
.IX Item "-print-objc-runtime-info"
یک هدر C تولید می‌کند که بزرگ‌ترین ساختاری را که با مقدار (by value) پاس داده می‌شود (در صورت وجود) توصیف می‌نماید.
.SS "گزینه‌های کنترل OpenMP و OpenACC"
.IX Subsection "گزینه‌های کنترل OpenMP و OpenACC"
کامپایلر GCC افزونه‌های OpenMP را برای زبان‌های C، C++ و Fortran با گزینه \fB\-fopenmp\fR پشتیبانی می‌کند. به طور مشابه، افزونه‌های OpenACC در هر سه زبان با \fB\-fopenacc\fR پشتیبانی می‌شوند.
.IP \fB\-foffload=disable\fR 4
.IX Item "-foffload=disable"
.PD 0
.IP \fB\-foffload=default\fR 4
.IX Item "-foffload=default"
.IP \fB\-foffload=\fR\fItarget\-list\fR 4
.IX Item "-foffload=target-list"
.PD
مشخص می‌کند که کد برای کدام مقصدهای offload در OpenMP و OpenACC باید تولید شود. رفتار پیش‌فرض، معادل با \fB\-foffload=default\fR، تولید کد برای تمامی مقصدهای offload پشتیبانی‌شده است. ساختار \fB\-foffload=disable\fR کد را صرفاً برای حالت بازگشتی میزبان (host fallback) تولید می‌کند، در حالی که \&\fB\-foffload=\fR\fItarget\-list\fR کد را تنها برای فهرست مشخص‌شده‌ای از مقصدهای offload که با کاما از هم جدا شده‌اند، تولید می‌نماید.
.Sp
مقصدهای offload در قالب سه‌گانه مقصد (target-triplet) داخلی GCC مشخص می‌شوند. می‌توانید کامپایلر را با گزینه \fB\-v\fR اجرا کنید تا فهرست مقصدهای offload پیکربندی‌شده در زیر \f(CW\*(C`OFFLOAD_TARGET_NAMES\*(C'\fR نمایش داده شود.
.IP \fB\-foffload\-options=\fR\fIoptions\fR 4
.IX Item "-foffload-options=options"
.PD 0
.IP \fB\-foffload\-options=\fR\fItarget\-triplet\-list\fR\fB=\fR\fIoptions\fR 4
.IX Item "-foffload-options=target-triplet-list=options"
.PD
با گزینه \fB\-foffload\-options=\fR\fIoptions\fR، کامپایلر GCC گزینه‌های مشخص‌شده در \&\fIoptions\fR را به کامپایلرهای مربوط به تمام مقصدهای offload فعال پاس می‌دهد. می‌توانید گزینه‌هایی را که فقط برای یک یا چند مقصد خاص اعمال می‌شوند با استفاده از فرمت \fB\-foffload\-options=\fR\fItarget\-list\fR\fB=\fR\fIoptions\fR مشخص کنید. \&\fItarget\-list\fR فهرستی جداشده با کاما در همان قالب گزینه \&\fB\-foffload=\fR است.
.Sp
خطوط فرمان متداول به این صورت هستند:
.Sp
.Vb 3
\&        \-foffload\-options=\*(Aq\-fno\-math\-errno \-ffinite\-math\-only\*(Aq \e
\&                \-foffload\-options=nvptx\-none=\-latomic
\&        \-foffload\-options=amdgcn\-amdhsa=\-march=gfx906
.Ve
.IP \fB\-fopenacc\fR 4
.IX Item "-fopenacc"
مدیریت دیرکتیوهای OpenACC شامل \fB#pragma acc\fR در C/C++ و \&\fB!$acc\fR در فرمت آزاد Fortran و \&\fB!$acc\fR، \fBc$acc\fR و \&\fB*$acc\fR در فرمت ثابت Fortran را فعال می‌کند. این گزینه مستلزم \fB\-pthread\fR است و بنابراین تنها روی مقصدهایی پشتیبانی می‌شود که دارای پشتیبانی از \fB\-pthread\fR باشند.
.IP \fB\-fopenacc\-dim=\fR\fIgeom\fR 4
.IX Item "-fopenacc-dim=geom"
ابعاد محاسباتی پیش‌فرض را برای نواحی موازی offload که آن‌ها را صریحاً تعیین نکرده‌اند، مشخص می‌کند. مقدار \fIgeom\fR یک سه‌تایی از اندازه‌های جداشده با \&\fB:\fR به ترتیب \fIgang\fR، \fIworker\fR و \fIvector\fR است. برای استفاده از مقدار پیش‌فرض مختص به مقصد، می‌توان یک اندازه را حذف کرد.
.IP \fB\-fopenmp\fR 4
.IX Item "-fopenmp"
مدیریت دیرکتیوهای OpenMP شامل \fB#pragma omp\fR، \&\fB[[omp::decl(...)]]\fR، \fB[[omp::directive(...)]]\fR و \fB[[omp::sequence(...)]]\fR را در C/C++ فعال می‌کند. در Fortran، این گزینه \&\fB!$omp\fR و نشانه‌گذار کامپایل شرطی \fB!$\fR را فعال می‌کند. در فرمت منبع ثابت Fortran، نشانه‌گذارها می‌توانند با \&\fBc\fR یا \fB*\fR نیز آغاز شوند.
.Sp
این گزینه مستلزم \fB\-pthread\fR است و بنابراین تنها روی مقصدهایی که از \fB\-pthread\fR پشتیبانی می‌کنند قابل استفاده است. گزینه \fB\-fopenmp\fR مستلزم \fB\-fopenmp\-simd\fR نیز هست.
.IP \fB\-fopenmp\-simd\fR 4
.IX Item "-fopenmp-simd"
مدیریت دیرکتیوهای \f(CW\*(C`simd\*(C'\fR، \f(CW\*(C`declare simd\*(C'\fR، \&\f(CW\*(C`declare reduction\*(C'\fR، \f(CW\*(C`assume\*(C'\fR، \f(CW\*(C`ordered\*(C'\fR، \f(CW\*(C`scan\*(C'\fR و \f(CW\*(C`loop\*(C'\fR از OpenMP، و همچنین دیرکتیوهای ترکیبی یا تلفیقی شامل جزء \&\f(CW\*(C`simd\*(C'\fR را با \f(CW\*(C`#pragma omp\*(C'\fR، \&\f(CW\*(C`[[omp::directive(...)]]\*(C'\fR، \f(CW\*(C`[[omp::sequence(...)]]\*(C'\fR و \&\f(CW\*(C`[[omp::decl(...)]]\*(C'\fR در C/C++ و \f(CW\*(C`!$omp\*(C'\fR در Fortran فعال می‌کند. این گزینه علاوه بر این نشانه‌گذار کامپایل شرطی \fB!$\fR را در Fortran فعال می‌نماید. در فرمت منبع ثابت Fortran، نشانه‌گذارها می‌توانند با \&\fBc\fR یا \fB*\fR نیز آغاز شوند. سایر دیرکتیوهای OpenMP نادیده گرفته می‌شوند. مگر در حالتی که \&\fB\-fopenmp\fR نیز مشخص شده باشد، ناحیه \f(CW\*(C`loop\*(C'\fR مستقل از بند (clause) تعیین‌شده برای \f(CW\*(C`bind\*(C'\fR، به ناحیه وظیفه جاری مقید می‌شود.
.IP \fB\-fopenmp\-target\-simd\-clone\fR 4
.IX Item "-fopenmp-target-simd-clone"
.PD 0
.IP \fB\-fopenmp\-target\-simd\-clone=\fR\fIdevice\-type\fR 4
.IX Item "-fopenmp-target-simd-clone=device-type"
.PD
در صورت فعال بودن این گزینه، علاوه بر تولید کلون‌های SIMD برای توابع نشانه‌گذاری‌شده با دیرکتیو \&\f(CW\*(C`declare simd\*(C'\fR، کامپایلر GCC برای توابع نشانه‌گذاری‌شده با دیرکتیو \f(CW\*(C`declare target\*(C'\fR در OpenMP که برای برداری‌سازی مناسب هستند نیز کلون تولید می‌کند. مقدار \&\fIdevice\-type\fR می‌تواند یکی از مقادیر \f(CW\*(C`none\*(C'\fR، \f(CW\*(C`host\*(C'\fR، \f(CW\*(C`nohost\*(C'\fR و \f(CW\*(C`any\*(C'\fR باشد که با کلمات کلیدی بند \f(CW\*(C`device_type\*(C'\fR در دیرکتیو \f(CW\*(C`declare target\*(C'\fR مطابقت دارند؛ کلون‌ها برای اشتراک دستگاه‌های مشخص‌شده تولید می‌شوند. \&\fB\-fopenmp\-target\-simd\-clone\fR معادل با \&\fB\-fopenmp\-target\-simd\-clone=any\fR بوده و \&\fB\-fno\-openmp\-target\-simd\-clone\fR معادل با \&\fB\-fopenmp\-target\-simd\-clone=none\fR است.
.Sp
در سطح بهینه‌سازی \fB\-O2\fR و بالاتر (اما نه \fB\-Os\fR یا \fB\-Og\fR) این بهینه‌سازی به طور پیش‌فرض روی \fB\-fopenmp\-target\-simd\-clone=nohost\fR تنظیم می‌شود؛ در غیر این صورت به طور پیش‌فرض غیرفعال است..SS "گزینه‌های واپایش قالب‌بندی پیام‌های تشخیصی (Options to Control Diagnostic Messages Formatting)"
.IX Subsection "Options to Control Diagnostic Messages Formatting"
به‌طور سنتی، پیام‌های تشخیصی بدون در نظر گرفتن وضعیت دستگاه خروجی (مانند پهنای آن و...) قالب‌بندی می‌شدند. می‌توانید از گزینه‌های شرح‌داده‌شده در زیر برای واپایش الگوریتم قالب‌بندی پیام‌های تشخیصی استفاده کنید؛ برای نمونه، تعداد نویسه‌ها در هر خط، یا اینکه اطلاعات مکان در کد مبدأ با چه بسامدی گزارش شوند. توجه داشته باشید که ممکن است برخی فرانت‌اندهای زبان از این گزینه‌ها پشتیبانی نکنند.
.IP \fB\-fmessage\-length=\fR\fIn\fR 4
.IX Item "-fmessage-length=n"
تلاش می‌کند پیام‌های خطا را طوری قالب‌بندی کند که در خطوطی با حدود \fIn\fR نویسه جای گیرند. اگر \fIn\fR صفر باشد، هیچ شکست خطی انجام نمی‌شود؛ هر پیام خطا در یک خط تکی نمایش می‌یابد. این رفتار پیش‌فرض برای تمامی فرانت‌اندها است.
.Sp
توجه \- این گزینه همچنین بر نمایش دستورات پیش‌پردازندهٔ \fB#error\fR و \&\fB#warning\fR، و صفت \fBdeprecated\fR برای توابع/نوع‌ها/متغیرها تأثیر می‌گذارد. با این وجود، بر پراگماهای \&\fBpragma GCC warning\fR و \fBpragma GCC error\fR تأثیری ندارد.
.IP \fB\-fdiagnostics\-plain\-output\fR 4
.IX Item "-fdiagnostics-plain-output"
این گزینه درخواست می‌کند که خروجی تشخیصی تا حد امکان ساده باشد، که ممکن است هنگام اجرای \fBdejagnu\fR یا سایر ابزارهایی که نیاز به تجزیهٔ خروجی پیام‌های تشخیصی دارند و ترجیح می‌دهند این قالب در طول زمان پایدارتر بماند، مفید باشد. گزینهٔ \&\fB\-fdiagnostics\-plain\-output\fR در حال حاضر با گزینه‌های زیر معادل است:
\&\fB\-fno\-diagnostics\-show\-caret
\&\-fno\-diagnostics\-show\-line\-numbers
\&\-fdiagnostics\-color=never
\&\-fdiagnostics\-urls=never
\&\-fdiagnostics\-path\-format=separate\-events
\&\-fdiagnostics\-text\-art\-charset=none
\&\-fno\-diagnostics\-show\-event\-links
\&\-fno\-diagnostics\-show\-nesting\fR
در آینده، اگر GCC ظاهر پیش‌فرض پیام‌های تشخیصی خود را تغییر دهد، گزینهٔ متناظر برای غیرفعال کردن رفتار جدید به این فهرست افزوده خواهد شد.
.IP \fB\-fdiagnostics\-show\-location=once\fR 4
.IX Item "-fdiagnostics-show-location=once"
تنها در حالت شکست خط (line\-wrapping) معنی‌دار است. به گزارش‌دهندهٔ پیام‌های تشخیصی دستور می‌دهد که اطلاعات مکان در مبدأ را تنها \fIیک‌بار\fR درج کند؛ به این معنی که اگر پیام بیش از حد طولانی باشد و در یک خط فیزیکی جا نشود و مجبور به شکستن به خط بعد باشد، اطلاعات مکان مبدأ دوباره و دوباره (به‌عنوان پیشوند) در خطوط ادامهٔ بعدی تکرار نخواهد شد. این رفتار پیش‌فرض است.
.IP \fB\-fdiagnostics\-show\-location=every\-line\fR 4
.IX Item "-fdiagnostics-show-location=every-line"
تنها در حالت شکست خط معنی‌دار است. به گزارش‌دهندهٔ پیام‌های تشخیصی دستور می‌دهد تا همان اطلاعات مکان مبدأ را (به‌عنوان پیشوند) برای تمام خطوط فیزیکی حاصل از شکستن پیامی که در یک خط جا نمی‌شده است، درج کند.
.IP \fB\-fdiagnostics\-color[=\fR\fIWHEN\fR\fB]\fR 4
.IX Item "-fdiagnostics-color[=WHEN]"
.PD 0
.IP \fB\-fno\-diagnostics\-color\fR 4
.IX Item "-fno-diagnostics-color"
.PD
استفاده از رنگ در پیام‌های تشخیصی. مقدار \fIWHEN\fR یکی از گزینه‌های \fBnever\fR، \fBalways\fR یا \fBauto\fR است. مقدار پیش‌فرض به نحوهٔ پیکربندی کامپایلر بستگی دارد؛ می‌تواند هر یک از گزینه‌های \fIWHEN\fR بالا باشد، یا در صورتی که متغیر محیطی \fBGCC_COLORS\fR در محیط وجود نداشته باشد برابر با \fBnever\fR، و در غیر این صورت \fBauto\fR باشد. مقدار \&\fBauto\fR باعث می‌شود GCC تنها زمانی که خطای استاندارد (standard error) یک پایانه باشد و در یک پوستهٔ emacs اجرا نشود، از رنگ استفاده کند. حالت‌های \fB\-fdiagnostics\-color\fR و \fB\-fno\-diagnostics\-color\fR به ترتیب نام‌های مستعاری برای \fB\-fdiagnostics\-color=always\fR و \&\fB\-fdiagnostics\-color=never\fR هستند.
.Sp
رنگ‌ها توسط متغیر محیطی \fBGCC_COLORS\fR تعریف می‌شوند. مقدار آن فهرستی جداشده با دونقطه (:) از قابلیت‌ها و زیررشته‌های Select Graphic Rendition (SGR) است. دستورات SGR توسط پایانه یا شبیه‌ساز پایانه تفسیر می‌شوند. (برای مقادیر مجاز و معانی آن‌ها به‌عنوان مشخصه‌های نویسه، به بخش مربوطه در مستندات پایانهٔ متنی خود مراجعه کنید.) مقادیر این زیررشته‌ها اعدادی صحیح در مبنای ۱۰ هستند و می‌توانند با نقطه\-ویرگول به هم متصل شوند. مقادیر رایج برای اتصال عبارتند از:
\&\fB1\fR برای برجسته (bold)،
\&\fB4\fR برای زیرخط (underline)،
\&\fB5\fR برای چشمک‌زن (blink)،
\&\fB7\fR برای معکوس (inverse)،
\&\fB39\fR برای رنگ پیش‌فرض پیش‌زمینه،
\&\fB30\fR تا \fB37\fR برای رنگ‌های پیش‌زمینه،
\&\fB90\fR تا \fB97\fR برای رنگ‌های پیش‌زمینه در حالت ۱۶ رنگ،
\&\fB38;5;0\fR تا \fB38;5;255\fR برای رنگ‌های پیش‌زمینه در حالت‌های ۸۸ رنگ و ۲۵۶ رنگ،
\&\fB49\fR برای رنگ پیش‌فرض پس‌زمینه،
\&\fB40\fR تا \fB47\fR برای رنگ‌های پس‌زمینه،
\&\fB100\fR تا \fB107\fR برای رنگ‌های پس‌زمینه در حالت ۱۶ رنگ،
و \fB48;5;0\fR تا \fB48;5;255\fR برای رنگ‌های پس‌زمینه در حالت‌های ۸۸ رنگ و ۲۵۶ رنگ.
.Sp
مقدار پیش‌فرض \fBGCC_COLORS\fR برابر است با:
.Sp
.Vb 5
\&        error=01;31:warning=01;35:note=01;36:range1=32:range2=34:locus=01:\e
\&        quote=01:path=01;36:fixit\-insert=32:fixit\-delete=31:\e
\&        diff\-filename=01:diff\-hunk=32:diff\-delete=31:diff\-insert=32:\e
\&        type\-diff=01;32:fnname=01;32:targs=35:valid=01;31:invalid=01;32\e
\&        highlight\-a=01;32:highlight\-b=01;34
.Ve
.Sp
که در آن \fB01;31\fR قرمز پررنگ، \fB01;35\fR ارغوانی پررنگ، \&\fB01;36\fR فیروزه‌ای پررنگ، \fB32\fR سبز، \fB34\fR آبی، \&\fB01\fR پررنگ، و \fB31\fR قرمز است. تنظیم \fBGCC_COLORS\fR روی یک رشتهٔ خالی رنگ‌ها را غیرفعال می‌کند. قابلیت‌های پشتیبانی‌شده به شرح زیر هستند:
.RS 4
.ie n .IP """error=""" 4
.el .IP \f(CWerror=\fR 4
.IX Item "error="
زیررشتهٔ SGR برای نشانگرهای :error.
.ie n .IP """warning=""" 4
.el .IP \f(CWwarning=\fR 4
.IX Item "warning="
زیررشتهٔ SGR برای نشانگرهای :warning.
.ie n .IP """note=""" 4
.el .IP \f(CWnote=\fR 4
.IX Item "note="
زیررشتهٔ SGR برای نشانگرهای :note.
.ie n .IP """path=""" 4
.el .IP \f(CWpath=\fR 4
.IX Item "path="
زیررشتهٔ SGR برای رنگ‌آمیزی مسیرهای رخدادهای جریان واپایش (control\-flow) که از طریق \fB\-fdiagnostics\-path\-format=\fR چاپ می‌شوند؛ مانند شناسه‌های رویدادهای منفرد و خطوط نشان‌دهندهٔ فراخوانی‌ها و بازگشت‌های میان‌رویه‌ای (interprocedural).
.ie n .IP """range1=""" 4
.el .IP \f(CWrange1=\fR 4
.IX Item "range1="
زیررشتهٔ SGR برای اولین محدودهٔ اضافی.
.ie n .IP """range2=""" 4
.el .IP \f(CWrange2=\fR 4
.IX Item "range2="
زیررشتهٔ SGR برای دومین محدودهٔ اضافی.
.ie n .IP """locus=""" 4
.el .IP \f(CWlocus=\fR 4
.IX Item "locus="
زیررشتهٔ SGR برای اطلاعات مکان، مانند \fBfile:line\fR یا \&\fBfile:line:column\fR و غیره.
.ie n .IP """quote=""" 4
.el .IP \f(CWquote=\fR 4
.IX Item "quote="
زیررشتهٔ SGR برای اطلاعات چاپ‌شده درون علامت‌های نقل‌قول.
.ie n .IP """fnname=""" 4
.el .IP \f(CWfnname=\fR 4
.IX Item "fnname="
زیررشتهٔ SGR برای نام توابع C++.
.ie n .IP """targs=""" 4
.el .IP \f(CWtargs=\fR 4
.IX Item "targs="
زیررشتهٔ SGR برای مقیدسازی‌های پارامتر قالب تابع در C++.
.ie n .IP """fixit\-insert=""" 4
.el .IP \f(CWfixit\-insert=\fR 4
.IX Item "fixit-insert="
زیررشتهٔ SGR برای راهنمایی‌های fix\-it که متنی را برای درج یا جایگزینی پیشنهاد می‌کنند.
.ie n .IP """fixit\-delete=""" 4
.el .IP \f(CWfixit\-delete=\fR 4
.IX Item "fixit-delete="
زیررشتهٔ SGR برای راهنمایی‌های fix\-it که متنی را برای حذف پیشنهاد می‌کنند.
.ie n .IP """diff\-filename=""" 4
.el .IP \f(CWdiff\-filename=\fR 4
.IX Item "diff-filename="
زیررشتهٔ SGR برای سرایندهای نام فایل در وصله‌های (patch) تولیدشده.
.ie n .IP """diff\-hunk=""" 4
.el .IP \f(CWdiff\-hunk=\fR 4
.IX Item "diff-hunk="
زیررشتهٔ SGR برای آغاز قطعه‌ها (hunkها) در وصله‌های تولیدشده.
.ie n .IP """diff\-delete=""" 4
.el .IP \f(CWdiff\-delete=\fR 4
.IX Item "diff-delete="
زیررشتهٔ SGR برای خطوط حذف‌شده در وصله‌های تولیدشده.
.ie n .IP """diff\-insert=""" 4
.el .IP \f(CWdiff\-insert=\fR 4
.IX Item "diff-insert="
زیررشتهٔ SGR برای خطوط درج‌شده در وصله‌های تولیدشده.
.ie n .IP """type\-diff=""" 4
.el .IP \f(CWtype\-diff=\fR 4
.IX Item "type-diff="
زیررشتهٔ SGR برای برجسته‌سازی نوع‌های ناهماهنگ درون آرگومان‌های قالب در فرانت‌اند C++.
.ie n .IP """valid=""" 4
.el .IP \f(CWvalid=\fR 4
.IX Item "valid="
زیررشتهٔ SGR برای برجسته‌سازی عناصر معتبر در نمودارهای هنر متنی (text art).
.ie n .IP """invalid=""" 4
.el .IP \f(CWinvalid=\fR 4
.IX Item "invalid="
زیررشتهٔ SGR برای برجسته‌سازی عناصر نامعتبر در نمودارهای هنر متنی.
.ie n .IP """highlight\-a=""" 4
.el .IP \f(CWhighlight\-a=\fR 4
.IX Item "highlight-a=".PD 0
.ie n .IP """highlight\-b=""" 4
.el .IP \f(CWhighlight\-b=\fR 4
.IX Item "highlight-b="
.PD
زیررشته‌های SGR برای ایجاد تمایز میان دو مؤلفهٔ متفاوت در پیام‌های تشخیصی،
مانند یک جفت نوع دادهٔ ناسازگار.
\fB\-fdiagnostics\-show\-highlight\-colors\fR را ببینید.
.RE
.RS 4
.RE
.IP \fB\-fdiagnostics\-urls[=\fR\fIWHEN\fR\fB]\fR 4
.IX Item "-fdiagnostics-urls[=WHEN]"
استفاده از توالی‌های گریز برای تعبیهٔ نشانی‌های اینترنتی (URL) در پیام‌های تشخیصی. برای مثال، هنگامی که
\&\fB\-fdiagnostics\-show\-option\fR متنی را برای نمایش گزینهٔ خط فرمانیِ
کنترل‌کنندهٔ یک پیام تشخیصی درج می‌کند، یک URL برای مستندات آن
گزینه تعبیه می‌شود.
.Sp
مقدار \&\fIWHEN\fR یکی از موارد \fBnever\fR، \fBalways\fR یا \fBauto\fR است.
مقدار \&\fBauto\fR باعث می‌شود GCC توالی‌های گریز URL را تنها زمانی استفاده کند
که خطای استاندارد یک پایانه باشد، و برنامه در پوستهٔ emacs یا هر پایانهٔ گرافیکی
دیگری که ناسازگاری آن با این ویژگی مشخص است اجرا نشود؛ بخش زیر را ببینید.
.Sp
مقدار پیش‌فرض بستگی به نحوهٔ پیکربندی کامپایلر دارد.
می‌تواند هر یک از گزینه‌های \fIWHEN\fR بالا باشد.
.Sp
همچنین GCC می‌تواند (از طریق گزینهٔ زمان پیکربندی
\&\fB\-\-with\-diagnostics\-urls=auto\-if\-env\fR) به‌گونه‌ای پیکربندی شود
که پیش‌فرض آن تحت تأثیر متغیرهای محیطی قرار گیرد.
تحت چنین پیکربندی‌ای، پیش‌فرض GCC استفاده از \fBauto\fR خواهد بود
اگر هر یک از متغیرهای محیطی \fBGCC_URLS\fR یا \fBTERM_URLS\fR در
محیط کامپایلر موجود و غیرخالی باشند، و در صورت عدم وجود هر دو، روی \fBnever\fR قرار می‌گیرد.
.Sp
با این حال، حتی با \fB\-fdiagnostics\-urls=always\fR نیز این رفتار وابسته
به این متغیرهای محیطی است:
اگر \fBGCC_URLS\fR روی مقدار خالی یا \fBno\fR تنظیم شده باشد، نشانی‌های وب را در
پیام‌های تشخیصی قرار نده. اگر روی \fBst\fR تنظیم شده باشد، URLها از توالی‌های گریز ST استفاده می‌کنند.
اگر روی \fBbel\fR (حالت پیش‌فرض) تنظیم شده باشد، URLها از توالی‌های گریز BEL استفاده می‌کنند.
هر مقدار غیرخالی دیگر این ویژگی را فعال می‌کند.
اگر \fBGCC_URLS\fR تنظیم نشده باشد، از \fBTERM_URLS\fR به‌عنوان جایگزین استفاده می‌شود.
نکته: ST یک توالی گریز ANSI (پایانه‌بخش رشته \fBESC \e\fR) است،
و BEL یک نویسهٔ ASCII است (CTRL\-G) که معمولاً صدایی شبیه بوق ایجاد می‌کند.
.Sp
در حال حاضر GCC تلاش می‌کند پایانه‌هایی را که ویژگی URL در آن‌ها پیاده‌سازی نشده
و باگ دارند یا دست‌کم در برخی نسخه‌هایی که هنوز در حال استفاده‌اند باگ داشته‌اند و
توالی‌های گریز URL در آن‌ها ممکن است رفتار نادرستی نشان دهند (یعنی نویسه‌های زائد روی صفحه چاپ کنند)
را نیز شناسایی کند.
این فهرست در حال حاضر شامل xfce4\-terminal، برخی نسخه‌های اشکال‌دار شناخته‌شدهٔ gnome\-terminal،
کنسول لینوکس (linux console) و mingw است.
با استفاده از \fB\-fdiagnostics\-urls=always\fR می‌توان این بررسی را نادیده گرفت.
.IP \fB\-fno\-diagnostics\-show\-option\fR 4
.IX Item "-fno-diagnostics-show-option"
به‌طور پیش‌فرض، هر پیام تشخیصی صادرشده شامل متنی است که گزینهٔ
خط فرمانیِ کنترل‌کنندهٔ مستقیم آن پیام را نشان می‌دهد (در صورتی که چنین گزینه‌ای
برای سازوکار تشخیص شناخته‌شده باشد). تعیین پرچم
\&\fB\-fno\-diagnostics\-show\-option\fR مانع از این رفتار می‌شود.
.IP \fB\-fno\-diagnostics\-show\-caret\fR 4
.IX Item "-fno-diagnostics-show-caret"
به‌طور پیش‌فرض، هر پیام تشخیصی صادرشده شامل سطر کد منبع اصلی
و یک نشانگر \fB^\fR برای نشان دادن ستون مربوطه است. این گزینه مانع از نمایش این
اطلاعات می‌شود. در صورت مشخص شدن گزینهٔ \fB\-fmessage\-length=n\fR، سطر کد منبع
به \fIn\fR نویسه کوتاه می‌شود. هنگامی که خروجی
به پایانه ارسال می‌شود، عرض آن به مقداری که توسط متغیر محیطی
\&\fBCOLUMNS\fR مشخص شده، یا در صورت تنظیم نشدن، به عرض پایانه محدود می‌گردد.
.IP \fB\-fno\-diagnostics\-show\-labels\fR 4
.IX Item "-fno-diagnostics-show-labels"
به‌طور پیش‌فرض، هنگام چاپ کد منبع (از طریق \fB\-fdiagnostics\-show\-caret\fR)،
پیام‌های تشخیصی می‌توانند محدوده‌هایی از کد منبع را با اطلاعات مربوطه برچسب‌گذاری کنند،
مانند نوع عبارت‌ها:
.Sp
.Vb 4
\&            printf ("foo %s bar", long_i + long_j);
\&                         ~^       ~~~~~~~~~~~~~~~
\&                          |              |
\&                          char *         long int
.Ve
.Sp
این گزینه از چاپ این برچسب‌ها جلوگیری می‌کند (در مثال بالا،
خط‌های عمودی و عبارت‌های "char *" و "long int").
.IP \fB\-fno\-diagnostics\-show\-event\-links\fR 4
.IX Item "-fno-diagnostics-show-event-links"
به‌طور پیش‌فرض، هنگام چاپ مسیرهای اجرا (از طریق
\&\fB\-fdiagnostics\-path\-format=inline\-events\fR)، GCC خطوطی را برای اتصال
رویدادهای مرتبط چاپ می‌کند، مانند خطی که رویدادهای ۱ و ۲ را در نمونهٔ زیر به هم متصل می‌کند:
.Sp
.Vb 10
\&            3 |   if (p)
\&              |       ^
\&              |       |
\&              |       (1) following \`false\*(Aq branch (when \`p\*(Aq is NULL)... \->\-+
\&              |                                                             |
\&              |                                                             |
\&              |+\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-+
\&            4 ||    return 0;
\&            5 ||  return *p;
\&              ||         ~
\&              ||         |
\&              |+\-\-\-\-\-\-\-\->(2) ...to here
\&              |          (3) dereference of NULL \`p\*(Aq
.Ve
.Sp
این گزینه از چاپ چنین خطوط اتصال‌دهنده‌ای جلوگیری می‌کند.
.IP \fB\-fno\-diagnostics\-show\-cwe\fR 4
.IX Item "-fno-diagnostics-show-cwe"
پیام‌های تشخیصی می‌توانند به صورت اختیاری دارای یک شناسهٔ
 CWE (\f(CW\*(C`https://cwe.mitre.org/index.html\*(C'\fR) مرتبط باشند.
خود GCC چنین فراداده‌ای را تنها برای برخی از پیام‌های تشخیصی \fB\-fanalyzer\fR
فراهم می‌کند. افزایه‌های GCC نیز ممکن است پیام‌های تشخیصی دارای چنین فراداده‌ای ارائه دهند.
به‌طور پیش‌فرض، در صورت وجود این اطلاعات، همراه با پیام تشخیصی
چاپ خواهد شد. این گزینه از چاپ این فراداده جلوگیری می‌کند.
.IP \fB\-fno\-diagnostics\-show\-rules\fR 4
.IX Item "-fno-diagnostics-show-rules"
پیام‌های تشخیصی می‌توانند به صورت اختیاری دارای قواعد مرتبط باشند،
مانند قواعد ناشی از یک استاندارد کدنویسی، یا یک مشخصهٔ فنی.
خود GCC این کار را برای هیچ‌یک از پیام‌های تشخیصی خود انجام نمی‌دهد، اما افزایه‌ها ممکن است چنین کنند.
به‌طور پیش‌فرض، در صورت وجود این اطلاعات، همراه با پیام تشخیصی
چاپ خواهد شد. این گزینه از چاپ این فراداده جلوگیری می‌کند.
.IP \fB\-fno\-diagnostics\-show\-highlight\-colors\fR 4
.IX Item "-fno-diagnostics-show-highlight-colors"
GCC می‌تواند هنگام چاپ پیام‌های تشخیصی و نقل کد منبع کاربر،
از رنگ برای تأکید و ایجاد تمایز استفاده کند.
.Sp
برای نمونه، در
.Sp
.Vb 7
\&        demo.c: In function \`test_bad_format_string_args\*(Aq:
\&        ../../src/demo.c:25:18: warning: format \`%i\*(Aq expects argument of type \`int\*(Aq, but argument 2 has type \`const char *\*(Aq [\-Wformat=]
\&           25 |   printf("hello %i", msg);
\&              |                 ~^   ~~~
\&              |                  |   |
\&              |                  int const char *
\&              |                 %s
.Ve
.RS 4
.IP * 4
عبارت‌های \f(CW%i\fR و \f(CW\*(C`int\*(C'\fR در پیام و همچنین \f(CW\*(C`int\*(C'\fR در
کد منبع نقل‌شده با استفاده از \f(CW\*(C`highlight\-a\*(C'\fR (به‌طور پیش‌فرض سبز پررنگ) رنگ‌آمیزی می‌شوند،
و
.IP * 4
عبارت \f(CW\*(C`const char *\*(C'\fR در پیام و در کد منبع نقل‌شده هر دو با استفاده از
\f(CW\*(C`highlight\-b\*(C'\fR (به‌طور پیش‌فرض آبی پررنگ) رنگ‌آمیزی می‌شوند.
.RE
.RS 4
.Sp
هدف این است که با بهره‌گیری از رنگ برای گروه‌بندی مؤلفه‌های مرتبط و ایجاد تمایز
میان موارد ناسازگار، توجه خواننده به ارتباط میان جنبه‌های مختلف پیام
تشخیصی و کد منبع جلب شود.
.Sp
این رنگ‌آمیزی تکمیلی در صورت فعال بودن چاپ رنگی
(طبق \fB\-fdiagnostics\-color=\fR) به‌طور پیش‌فرض فعال است، اما می‌توان آن را
به‌طور جداگانه از طریق \fB\-fno\-diagnostics\-show\-highlight\-colors\fR غیرفعال کرد.
.RE
.IP \fB\-fno\-diagnostics\-show\-line\-numbers\fR 4
.IX Item "-fno-diagnostics-show-line-numbers"
به‌طور پیش‌فرض، هنگام چاپ کد منبع (از طریق \fB\-fdiagnostics\-show\-caret\fR)،
یک حاشیهٔ چپ برای نمایش شماره‌های سطر چاپ می‌شود. این گزینه از چاپ این
حاشیهٔ چپ جلوگیری می‌کند.
.IP \fB\-fdiagnostics\-minimum\-margin\-width=\fR\fIwidth\fR 4
.IX Item "-fdiagnostics-minimum-margin-width=width"
این گزینه حداقل عرض حاشیهٔ چپ چاپ‌شده توسط
\&\fB\-fdiagnostics\-show\-line\-numbers\fR را کنترل می‌کند. مقدار پیش‌فرض آن 6 است.
.IP \fB\-fdiagnostics\-show\-context[=\fR\fIdepth\fR\fB]\fR 4
.IX Item "-fdiagnostics-show-context[=depth]"
.PD 0
.IP \fB\-fno\-diagnostics\-show\-context\fR 4
.IX Item "-fno-diagnostics-show-context"
.PD
با این گزینه، کامپایلر ممکن است زنجیرهٔ جریان کنترلِ مهمی را که از
بلوک پایه‌ای دستورِ دارای هشدار محافظت می‌کند، چاپ نماید.
\&\fIdepth\fR حداکثر عمق زنجیرهٔ جریان کنترل است.
در حال حاضر، فهرست گزینه‌های هشدار تحت تأثیر شامل این موارد است:
\&\fB\-Warray\-bounds\fR، \fB\-Wstringop\-overflow\fR،
\&\fB\-Wstringop\-overread\fR، \fB\-Wstringop\-truncation\fR
و \fB\-Wrestrict\fR.
ممکن است در نسخه‌های بعدی، گزینه‌های هشدار بیشتری به این فهرست اضافه شوند.
صورت‌های \fB\-fdiagnostics\-show\-context\fR و
\&\fB\-fno\-diagnostics\-show\-context\fR به ترتیب نام‌های مستعاری برای
\&\fB\-fdiagnostics\-show\-context=1\fR و
\&\fB\-fdiagnostics\-show\-context=0\fR هستند..IP \fB\-fdiagnostics\-parseable\-fixits\fR 4
.IX Item "-fdiagnostics-parseable-fixits"
راهنمایی‌های تصحیح (fix\-it hints) را در قالبی ماشین‌خوان (machine\-parseable) و مناسب برای استفاده در IDEها صادر می‌کند. به ازای هر fix\-it، خطی پس از پیام عیب‌یابی مربوطه چاپ می‌شود که با رشته‌ی "fix\-it:" آغاز می‌گردد. برای نمونه:
.Sp
.Vb 1
\&        fix\-it:"test.c":{45:3\-45:21}:"gtk_widget_show_all"
.Ve
.Sp
مکان به صورت یک بازه نیمه‌باز، بیان‌شده به تعداد بایت‌ها و با شروع از بایت ۱ برای ستون نخستین نشان داده می‌شود. در مثال بالا، بایت‌های ۳ تا ۲۰ از خط ۴۵ فایل "test.c" باید با رشته داده‌شده جایگزین شوند:
.Sp
.Vb 5
\&        00000000011111111112222222222
\&        12345678901234567890123456789
\&          gtk_widget_showall (dlg);
\&          ^^^^^^^^^^^^^^^^^^
\&          gtk_widget_show_all
.Ve
.Sp
نام فایل و رشته جایگزین، بک‌اسلش را با "\e\e"، نویسه تب را با "\et"، خط جدید را با "\en"، علامت نقل‌قول دوتایی را با "\e"" و نویسه‌های غیرقابل‌چاپ را به صورت هشت‌هشتی (مثلاً تب عمودی با "\e013") گریزدهی (escape) می‌کنند.
.Sp
یک رشته جایگزین خالی نشان می‌دهد که بازه داده‌شده باید حذف شود. یک بازه خالی (مثلاً "45:3\-45:3") نشان می‌دهد که رشته باید در موقعیت داده‌شده درج شود.
.IP \fB\-fdiagnostics\-generate\-patch\fR 4
.IX Item "-fdiagnostics-generate-patch"
راهنمایی‌های تصحیح را پس از چاپ هرگونه پیام عیب‌یابی، در قالب unified diff روی stderr چاپ می‌کند. برای نمونه:
.Sp
.Vb 3
\&        \-\-\- test.c
\&        +++ test.c
\&        @ \-42,5 +42,5 @
\&        
\&         void show_cb(GtkDialog *dlg)
\&         {
\&        \-  gtk_widget_showall(dlg);
\&        +  gtk_widget_show_all(dlg);
\&         }
.Ve
.Sp
خروجی diff ممکن است رنگی باشد یا نباشد، که از همان قوانین مربوط به پیام‌های عیب‌یابی پیروی می‌کند (گزینه \fB\-fdiagnostics\-color\fR را ببینید).
.IP \fB\-fdiagnostics\-show\-template\-tree\fR 4
.IX Item "-fdiagnostics-show-template-tree"
در فرانت‌اند C++، هنگام چاپ پیام‌های عیب‌یابی که عدم تطابق انواع الگو (template) را نشان می‌دهند، مانند:
.Sp
.Vb 2
\&          could not convert \*(Aqstd::map<int, std::vector<double> >()\*(Aq
\&            from \*(Aqmap<[...],vector<double>>\*(Aq to \*(Aqmap<[...],vector<float>>
.Ve
.Sp
پرچم \fB\-fdiagnostics\-show\-template\-tree\fR چاپ ساختاری درخت‌مانند را فعال می‌کند که بخش‌های مشترک و متفاوت انواع را نمایش می‌دهد، مانند:
.Sp
.Vb 4
\&          map<
\&            [...],
\&            vector<
\&              [double != float]>>
.Ve
.Sp
بخش‌های متفاوت با رنگ برجسته می‌شوند (در این حالت "double" و "float").
.IP \fB\-fno\-elide\-type\fR 4
.IX Item "-fno-elide-type"
به‌طور پیش‌فرض، هنگامی که فرانت‌اند C++ پیام‌های عیب‌یابی نشان‌دهنده عدم تطابق انواع الگو را چاپ می‌کند، بخش‌های مشترک انواع به صورت "[...]" چاپ می‌شوند تا پیام خطا ساده شود. برای نمونه:
.Sp
.Vb 2
\&          could not convert \*(Aqstd::map<int, std::vector<double> >()\*(Aq
\&            from \*(Aqmap<[...],vector<double>>\*(Aq to \*(Aqmap<[...],vector<float>>
.Ve
.Sp
مشخص کردن پرچم \fB\-fno\-elide\-type\fR این رفتار را لغو می‌کند.
این پرچم همچنین بر خروجی پرچم \&\fB\-fdiagnostics\-show\-template\-tree\fR اثر می‌گذارد.
.IP \fB\-fdiagnostics\-path\-format=\fR\fIKIND\fR 4
.IX Item "-fdiagnostics-path-format=KIND"
چگونگی چاپ مسیرهای رویدادهای جریان کنترل (control\-flow events) را برای پیام‌های عیب‌یابی که چنین مسیری به آن‌ها مرتبط است، مشخص می‌کند.
.Sp
\&\fIKIND\fR می‌تواند \fBnone\fR، \fBseparate\-events\fR یا \fBinline\-events\fR (پیش‌فرض) باشد.
.Sp
\&\fBnone\fR به معنای عدم چاپ مسیرهای عیب‌یابی است.
.Sp
\&\fBseparate\-events\fR به معنای چاپ یک پیام عیب‌یابی "note" جداگانه به ازای هر رویداد در عیب‌یابی است. برای نمونه:
.Sp
.Vb 4
\&        test.c:29:5: error: passing NULL as argument 1 to \*(AqPyList_Append\*(Aq which requires a non\-NULL parameter
\&        test.c:25:10: note: (1) when \*(AqPyList_New\*(Aq fails, returning NULL
\&        test.c:27:3: note: (2) when \*(Aqi < count\*(Aq
\&        test.c:29:5: note: (3) when calling \*(AqPyList_Append\*(Aq, passing NULL from (1) as argument 1
.Ve
.Sp
\&\fBinline\-events\fR به معنای چاپ رویدادها به صورت درون‌متنی ("inline") در کد منبع است. این نما تلاش می‌کند تا رویدادها را در توالی‌هایی از رویدادهای به‌اندازه کافی نزدیک به هم ادغام کرده و آن‌ها را به صورت بازه‌های برچسب‌دار درون کد منبع چاپ کند.
.Sp
برای نمونه، همان رویدادهای بالا ممکن است به این صورت چاپ شوند:
.Sp
.Vb 10
\&          \*(Aqtest\*(Aq: events 1\-3
\&           25 |   list = PyList_New(0);
\&              |          ^~~~~~~~~~~~~
\&              |          |
\&              |          (1) when \*(AqPyList_New\*(Aq fails, returning NULL
\&           26 |
\&           27 |   for (i = 0; i < count; i++) {
\&              |   ~~~
\&              |   |
\&              |   (2) when \*(Aqi < count\*(Aq
\&           28 |     item = PyLong_FromLong(random());
\&           29 |     PyList_Append(list, item);
\&              |     ~~~~~~~~~~~~~~~~~~~~~~~~~
\&              |     |
\&              |     (3) when calling \*(AqPyList_Append\*(Aq, passing NULL from (1) as argument 1
.Ve
.Sp
جریان کنترل بین‌رویه‌ای با گروه‌بندی رویدادها بر پایه فریم پشته (stack frame) و استفاده از دندانه‌گذاری برای نشان دادن نحوه تودرتو شدن، قرار گرفتن در پشته (push) و خارج شدن از آن (pop) نشان داده می‌شود.
.Sp
برای نمونه:
.Sp
.Vb 10
\&          \*(Aqtest\*(Aq: events 1\-2
\&            |
\&            |  133 | {
\&            |      | ^
\&            |      | |
\&            |      | (1) entering \*(Aqtest\*(Aq
\&            |  134 |   boxed_int *obj = make_boxed_int (i);
\&            |      |                    ~~~~~~~~~~~~~~~~~~
\&            |      |                    |
\&            |      |                    (2) calling \*(Aqmake_boxed_int\*(Aq
\&            |
\&            +\-\-> \*(Aqmake_boxed_int\*(Aq: events 3\-4
\&                   |
\&                   |  120 | {
\&                   |      | ^
\&                   |      | |
\&                   |      | (3) entering \*(Aqmake_boxed_int\*(Aq
\&                   |  121 |   boxed_int *result = (boxed_int *)wrapped_malloc (sizeof (boxed_int));
\&                   |      |                                    ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
\&                   |      |                                    |
\&                   |      |                                    (4) calling \*(Aqwrapped_malloc\*(Aq
\&                   |
\&                   +\-\-> \*(Aqwrapped_malloc\*(Aq: events 5\-6
\&                          |
\&                          |    7 | {
\&                          |      | ^
\&                          |      | |
\&                          |      | (5) entering \*(Aqwrapped_malloc\*(Aq
\&                          |    8 |   return malloc (size);
\&                          |      |          ~~~~~~~~~~~~~
\&                          |      |          |
\&                          |      |          (6) calling \*(Aqmalloc\*(Aq
\&                          |
\&            <\-\-\-\-\-\-\-\-\-\-\-\-\-+
\&            |
\&         \*(Aqtest\*(Aq: event 7
\&            |
\&            |  138 |   free_boxed_int (obj);
\&            |      |   ^~~~~~~~~~~~~~~~~~~~
\&            |      |   |
\&            |      |   (7) calling \*(Aqfree_boxed_int\*(Aq
\&            |
\&        (etc)
.Ve.IP \fB\-fdiagnostics\-show\-path\-depths\fR 4
.IX Item "-fdiagnostics-show-path-depths"
این گزینه اطلاعات بیشتری را هنگام چاپ مسیرهای جریان کنترل مرتبط با یک پیام عیب‌یابی فراهم می‌کند.
.Sp
اگر این گزینه مشخص شود، عمق پشته برای هر توالی از رویدادها در \fB\-fdiagnostics\-path\-format=inline\-events\fR چاپ خواهد شد. اگر همراه با \fB\-fdiagnostics\-path\-format=separate\-events\fR مشخص شود، هنگام چاپ هر رویداد، عمق پشته و اعلان تابع ضمیمه خواهد شد.
.Sp
این گزینه برای استفادهٔ توسعه‌دهندگان GCC و توسعه‌دهندگان افزونه‌ها هنگام اشکال‌زدایی پیام‌های عیب‌یابی که جریان کنترل بین‌رویه‌ای را گزارش می‌دهند، در نظر گرفته شده است.
.IP \fB\-fno\-show\-column\fR 4
.IX Item "-fno-show-column"
شمارهٔ ستون‌ها را در پیام‌های عیب‌یابی چاپ نمی‌کند. این ممکن است زمانی لازم باشد که پیام‌های عیب‌یابی توسط برنامه‌ای که شمارهٔ ستون‌ها را متوجه نمی‌شود، مانند \fBdejagnu\fR، پویش می‌شوند.
.IP \fB\-fdiagnostics\-column\-unit=\fR\fIUNIT\fR 4
.IX Item "-fdiagnostics-column-unit=UNIT"
واحد شمارهٔ ستون را انتخاب می‌کند. این گزینه بر پیام‌های عیب‌یابی سنتی (در صورت عدم استفاده از \fB\-fno\-show\-column\fR) اثر می‌گذارد.
.Sp
مقدار پیش‌فرض \fIUNIT\fR، یعنی \fBdisplay\fR، تعداد ستون‌های نمایش اشغال‌شده توسط هر نویسه را در نظر می‌گیرد. این مقدار ممکن است در مورد نویسه‌های تب (tab) از تعداد بایت‌های لازم برای کدگذاری نویسه بیشتر باشد، یا در مورد نویسه‌های چندبایتی کمتر باشد. برای نمونه، نویسهٔ «GREEK SMALL LETTER PI (U+03C0)» یک ستون نمایش را اشغال می‌کند و کدگذاری UTF\-8 آن نیازمند دو بایت است؛ نویسهٔ «SLIGHTLY SMILING FACE (U+1F642)» دو ستون نمایش را اشغال می‌کند و کدگذاری UTF\-8 آن به چهار بایت نیاز دارد.
.Sp
تنظیم \fIUNIT\fR روی \fBbyte\fR در تمام موارد شمارهٔ ستون را به شمارش بایت‌های خام تغییر می‌دهد، همان‌طور که پیش از نگارش 11.1.0 به صورت سنتی در خروجی GCC چاپ می‌شد.
.IP \fB\-fdiagnostics\-column\-origin=\fR\fIORIGIN\fR 4
.IX Item "-fdiagnostics-column-origin=ORIGIN"
مبدأ شمارهٔ ستون‌ها را انتخاب می‌کند، یعنی شمارهٔ ستونی که به ستون نخست اختصاص می‌یابد. مقدار پیش‌فرض 1 با رفتار سنتی GCC و راهنمای سبک نگارش گنو مطابقت دارد. برخی ابزارها ممکن است با مبدأ 0 بهتر کار کنند؛ هر مقدار غیرمنفی را می‌توان مشخص کرد.
.IP \fB\-fdiagnostics\-escape\-format=\fR\fIFORMAT\fR 4
.IX Item "-fdiagnostics-escape-format=FORMAT"
هنگامی که GCC خطوط سورس مرتبط با یک پیام عیب‌یابی را چاپ می‌کند، معمولاً تلاش می‌کند بایت‌های سورس را مستقیماً چاپ کند. با این حال، برخی از پیام‌های عیب‌یابی به مشکلات کدگذاری در فایل سورس، مانند UTF\-8 ناهنجار یا مشکلات استانداردسازی یونیکد مربوط می‌شوند. این پیام‌های عیب‌یابی علامت‌گذاری می‌شوند تا GCC هنگام چاپ خطوط سورس مربوط به آن‌ها، بایت‌هایی را که اسکی قابل‌چاپ نیستند گریزدهی کند.
.Sp
این گزینه نحوهٔ گریزدهی چنین بایت‌هایی را کنترل می‌کند.
.Sp
مقدار پیش‌فرض \fIFORMAT\fR، یعنی \fBunicode\fR، نویسه‌های یونیکدی را که اسکی قابل‌چاپ نیستند به شکل \fB<U+XXXX>\fR نمایش می‌دهد، و بایت‌هایی را که با یک نویسهٔ یونیکد با کدگذاری معتبر UTF\-8 مطابقت ندارند، به صورت هگزادسیمال به شکل \fB<XX>\fR نمایش می‌دهد.
.Sp
برای نمونه، یک خط سورس شامل رشتهٔ \fBbefore\fR و به دنبال آن نویسهٔ یونیکد U+03C0 (با نام «GREEK SMALL LETTER PI» و کدگذاری UTF\-8 برابر با 0xCF 0x80) و سپس بایت 0xBF (یک بایت پایانی سرگردان در UTF\-8)، و در ادامه رشتهٔ \fBafter\fR برای چنین پیام عیب‌یابی‌ای به صورت زیر چاپ خواهد شد:
.Sp
.Vb 1
\&         before<U+03C0><BF>after
.Ve
.Sp
تنظیم \fIFORMAT\fR روی \fBbytes\fR تمام بایت‌های اسکی غیرقابل‌چاپ را به شکل \fB<XX>\fR نمایش می‌دهد، و بنابراین کدگذاری زیرین نویسه‌های یونیکد غیراسکی را نشان خواهد داد. برای مثال بالا، خروجی به شکل زیر خواهد بود:
.Sp
.Vb 1
\&         before<CF><80><BF>after
.Ve
.IP \fB\-fdiagnostics\-text\-art\-charset=\fR\fICHARSET\fR 4
.IX Item "-fdiagnostics-text-art-charset=CHARSET"
برخی پیام‌های عیب‌یابی می‌توانند شامل نمودارهای «هنر متنی» باشند: تجسم‌هایی ایجادشده از متن، که برای مشاهده در یک قلم با عرض ثابت (monospaced) در نظر گرفته شده‌اند.
.Sp
این گزینه مشخص می‌کند چه نویسه‌هایی، در صورت وجود، باید برای چاپ چنین نمودارهایی به کار روند. \fICHARSET\fR یکی از مقادیر \fBnone\fR، \fBascii\fR، \fBunicode\fR یا \fBemoji\fR است.
.Sp
مقدار \fBnone\fR از چاپ چنین نمودارهایی جلوگیری می‌کند. مقدار \fBascii\fR تضمین می‌کند که این نمودارها اسکی خالص («هنر اسکی») باشند. مقدار \fBunicode\fR امکان استفادهٔ محتاطانه از نویسه‌های ترسیمی یونیکد (مانند نویسه‌های رسم جعبه و کادر) را فراهم می‌کند. مقدار \fBemoji\fR همچنین امکان استفاده از ایموجی در خروجی را اضافه می‌کند (مانند انتشار U+26A0 WARNING SIGN و به دنبال آن U+FE0F VARIATION SELECTOR\-16 برای انتخاب گونهٔ ایموجی نویسه).
.Sp
مقدار پیش‌فرض \fBemoji\fR است، مگر زمانی که متغیر محیطی \fBLANG\fR روی \fBC\fR تنظیم شده باشد که در این حالت پیش‌فرض \fBascii\fR خواهد بود.
.IP \fB\-fno\-diagnostics\-show\-nesting\fR 4
.IX Item "-fno-diagnostics-show-nesting"
برخی پیام‌های عیب‌یابی GCC دارای یک ساختار درختی درونی از زیرپیام‌های تو‌در‌تو هستند، مانند مشکلاتی که هنگام نمونه‌سازی الگوهای ++C رخ می‌دهند.
.Sp
به‌طور پیش‌فرض، GCC از تورفتگی و نشانه‌های گلوله‌ای در خروجی متنی خود برای نمایش ساختار تو‌در‌توی این پیام‌ها استفاده می‌کند، اطلاعات مکان را برای شفاف‌تر شدن ساختار به خطوط جداگانه منتقل می‌کند، و اطلاعات تکراری اضافی را حذف می‌نماید.
.Sp
انتخاب \fB\-fno\-diagnostics\-show\-nesting\fR مانع این تورفتگی، تغییر قالب‌بندی و حذف اطلاعات شده و ظاهر قدیمی‌تر پیام‌های عیب‌یابی را بازمی‌گرداند.
.IP \fB\-fno\-diagnostics\-show\-nesting\-locations\fR 4
.IX Item "-fno-diagnostics-show-nesting-locations"
هنگامی که \fBfdiagnostics\-show\-nesting\fR فعال باشد، نام‌های فایل و شماره‌های سطر و ستون در خطوطی جدا از پیام‌ها نمایش داده می‌شوند. این اطلاعات مکان را می‌توان با استفاده از \&\fB\-fno\-diagnostics\-show\-nesting\-locations\fR به‌طور کامل غیرفعال کرد. این گزینه برای استفادهٔ توسعه‌دهندگان GCC به منظور نوشتن موارد آزمون DejaGnu در نظر گرفته شده است.
.IP \fB\-fdiagnostics\-show\-nesting\-levels\fR 4
.IX Item "-fdiagnostics-show-nesting-levels"
هنگامی که \fBfdiagnostics\-show\-nesting\fR فعال است، با استفاده از \&\fBfdiagnostics\-show\-nesting\-levels\fR می‌توان اعدادی را که نشان‌دهندهٔ عمق تو‌در‌تویی هستند نیز نمایش داد.
این گزینه برای استفادهٔ توسعه‌دهندگان GCC به منظور اشکال‌زدایی پیام‌های عیب‌یابی تو‌در‌تو کاربرد دارد، اما ممکن است برای نویسندگان افزونه‌ها نیز مفید باشد.
.IP \fB\-fdiagnostics\-format=\fR\fIFORMAT\fR 4
.IX Item "-fdiagnostics-format=FORMAT"
قالب متفاوتی را برای چاپ پیام‌های عیب‌یابی انتخاب می‌کند.
\&\fIFORMAT\fR یکی از مقادیر \fBtext\fR، \fBsarif\-stderr\fR یا \fBsarif\-file\fR است.
.Sp
استفاده از این گزینه جایگزین هر مقصد خروجی اضافی تعیین‌شده توسط \&\fB\-fdiagnostics\-add\-output=\fR، یا مقدار تنظیم‌شده توسط \&\fB\-fdiagnostics\-set\-output=\fR می‌شود.
.Sp
مقدار پیش‌فرض \fBtext\fR است.
.Sp
قالب‌های \fBsarif\-stderr\fR و \fBsarif\-file\fR هر دو پیام‌های عیب‌یابی را در قالب SARIF نگارش 2.1.0 صادر می‌کنند؛ اولی به stderr و دومی به فایلی با نام \fIsource.sarif\fR.
.IP \fB\-fdiagnostics\-add\-output=\fR\fIDIAGNOSTICS\-OUTPUT\-SPEC\fR 4
.IX Item "-fdiagnostics-add-output=DIAGNOSTICS-OUTPUT-SPEC"
یک مقصد خروجی اضافی برای صدور پیام‌های عیب‌یابی می‌افزاید.
.Sp
\&\fIDIAGNOSTICS\-OUTPUT\-SPEC\fR باید یک طرح‌واره را مشخص کند که به‌صورت اختیاری با \f(CW\*(C`:\*(C'\fR و یک یا چند جفت \fIKEY\fR=\fIVALUE\fR دنبال می‌شود، به این شکل:
.Sp
.Vb 3
\&        <SCHEME>
\&        <SCHEME>:<KEY>=<VALUE>
\&        <SCHEME>:<KEY>=<VALUE>,<KEY2>=<VALUE2>
.Ve
.Sp
و غیره.
.Sp
طرح‌واره‌ها، کلیدها یا مقادیری که نام آن‌ها با پیشوند «experimental» آغاز می‌شود ممکن است بدون اطلاع قبلی تغییر کنند یا حذف شوند. کلیدها می‌توانند مختص به هر طرح‌واره باشند یا به کلیت GCC مربوط شوند.
.Sp
\&\fISCHEME\fR می‌تواند یکی از موارد زیر باشد:
.RS 4
.IP \fBtext\fR 4
.IX Item "text"
پیام‌های عیب‌یابی را با استفاده از قالب متنی کلاسیک GCC به stderr ارسال می‌کند.
.Sp
کلیدهای پشتیبانی‌شده برای طرح‌وارهٔ \f(CW\*(C`text\*(C'\fR عبارتند از:
.RS 4
.IP \fBcolor=\fR[\fByes\fR|\fBno\fR] 4
.IX Item "color=[yes|no]"
تنظیمات رنگ‌آمیزی تعیین‌شده در \fB\-fdiagnostics\-color\fR را برای این خروجی متنی بازنویسی می‌کند.
.IP \fBshow\-nesting=\fR[\fByes\fR|\fBno\fR] 4
.IX Item "show-nesting=[yes|no]"
حالتی را فعال می‌کند که بر روابط سلسله‌مراتبی درون پیام‌های عیب‌یابی تأکید دارد، همان‌طور که در \fB\-fdiagnostics\-show\-nesting\fR شرح داده شد. پیش‌فرض \f(CW\*(C`yes\*(C'\fR است.
.IP \fBshow\-nesting\-locations=\fR[\fByes\fR|\fBno\fR] 4
.IX Item "show-nesting-locations=[yes|no]"
اگر \f(CW\*(C`show\-nesting=yes\*(C'\fR باشد، مکان‌ها به‌طور پیش‌فرض نمایش داده می‌شوند؛ این کلید را روی \f(CW\*(C`no\*(C'\fR تنظیم کنید تا چاپ این مکان‌ها غیرفعال شود. این گزینه برای استفادهٔ توسعه‌دهندگان GCC به منظور نوشتن موارد آزمون DejaGnu وجود دارد.
.IP \fBshow\-nesting\-levels=\fR[\fByes\fR|\fBno\fR] 4
.IX Item "show-nesting-levels=[yes|no]"
این یک گزینهٔ اشکال‌زدایی برای استفاده همراه با \f(CW\*(C`show\-nesting=yes\*(C'\fR است. این کلید را روی \f(CW\*(C`yes\*(C'\fR تنظیم کنید تا سطوح تو‌در‌تویی به طور صریح در خروجی چاپ شوند. این گزینه برای استفادهٔ توسعه‌دهندگان GCC در نظر گرفته شده است.
.RE
.RS 4
.RE.IP \fBsarif\fR 4
.IX Item "sarif"
انتشار پیام‌های عیب‌یابی در یک فایل با قالب SARIF.
.Sp
کلیدهای پشتیبانی‌شده برای طرح‌وارهٔ \f(CW\*(C`sarif\*(C'\fR عبارت‌اند از:
.RS 4
.IP \fBfile=\fR\fIFILENAME\fR 4
.IX Item "file=FILENAME"
مشخص کردن نام فایلی که خروجی SARIF در آن نوشته می‌شود؛ که می‌تواند با یک
مسیر مطلق یا نسبی در ابتدا همراه باشد. در صورت مشخص نشدن، پیش‌فرض
\&\fIsource.sarif\fR خواهد بود.
.IP \fBserialization=\fR[\fBjson\fR] 4
.IX Item "serialization=[json]"
مشخص کردن قالب سریال‌سازی مورد استفاده هنگام نوشتن خروجی SARIF.
در حال حاضر این مقدار تنها می‌تواند \f(CW\*(C`json\*(C'\fR باشد، اما به عنوان نقطه‌ای
جهت گسترش برای آزمایش سایر قالب‌های سریال‌سازی قرار داده شده است.
.IP \fBversion=\fR[\fB2.1\fR|\fB2.2\-prerelease\fR] 4
.IX Item "version=[2.1|2.2-prerelease]"
مشخص کردن نسخهٔ SARIF برای استفاده در خروجی. در صورت تعیین نشدن،
پیش‌فرض 2.1 است. \f(CW\*(C`2.2\-prerelease\*(C'\fR از یک پیش‌نویس غیررسمی از
مشخصات آیندهٔ SARIF 2.2 استفاده می‌کند و در این انتشار تنها باید برای امور
آزمایشی به کار رود.
.RE
.RS 4
.Sp
همچنین این کلید برای استفادهٔ توسعه‌دهندگان GCC (نه کاربران نهایی) در نظر
گرفته شده و ممکن است بدون اطلاع قبلی تغییر کرده یا حذف شود:
.IP \fBstate\-graphs=\fR[\fByes\fR|\fBno\fR] 4
.IX Item "state-graphs=[yes|no]"
این یک قابلیت اشکال‌زدایی است و مقدار پیش‌فرض آن \f(CW\*(C`no\*(C'\fR می‌باشد.
اگر \f(CW\*(C`state\-graphs=yes\*(C'\fR باشد، تلاش می‌شود اطلاعات تفصیلی وضعیت
از \fB\-fanalyzer\fR در SARIF تولیدشده ثبت گردد.
.RE
.RS 4
.RE
.IP \fBexperimental\-html\fR 4
.IX Item "experimental-html"
انتشار پیام‌های عیب‌یابی در یک فایل با قالب HTML. این طرح‌واره آزمایشی است،
و ممکن است در نگارش‌های آیندهٔ GCC حذف شود. همچنین کلیدها و جزئیات خروجی
ممکن است تغییر کنند.
.Sp
کلیدهای پشتیبانی‌شده برای طرح‌وارهٔ \f(CW\*(C`experimental\-html\*(C'\fR عبارت‌اند از:
.RS 4
.IP \fBcss=\fR[\fByes\fR|\fBno\fR] 4
.IX Item "css=[yes|no]"
افزودن یک عنصر توکار <style> به HTML تولیدشده. پیش‌فرض yes است.
.IP \fBfile=\fR\fIFILENAME\fR 4
.IX Item "file=FILENAME"
مشخص کردن نام فایلی که خروجی HTML در آن نوشته می‌شود؛ که می‌تواند با یک
مسیر مطلق یا نسبی در ابتدا همراه باشد. در صورت مشخص نشدن، پیش‌فرض
\&\fIsource.html\fR خواهد بود.
.IP \fBjavascript=\fR[\fByes\fR|\fBno\fR] 4
.IX Item "javascript=[yes|no]"
افزودن یک عنصر توکار <script> به HTML تولیدشده که یک رابط کاربری ساده
را برای مشاهدهٔ نتایج فراهم می‌کند. پیش‌فرض yes است.
.RE
.RS 4
.Sp
همچنین این کلیدها برای استفادهٔ توسعه‌دهندگان GCC (نه کاربران نهایی) در نظر
گرفته شده‌اند و ممکن است بدون اطلاع قبلی تغییر کرده یا حذف شوند:
.IP \fBshow\-state\-diagrams=\fR[\fByes\fR|\fBno\fR] 4
.IX Item "show-state-diagrams=[yes|no]"
این یک قابلیت اشکال‌زدایی است و مقدار پیش‌فرض آن \f(CW\*(C`no\*(C'\fR می‌باشد.
اگر \f(CW\*(C`show\-state\-diagrams=yes\*(C'\fR باشد، تلاش می‌شود تا با استفاده از \fBdot\fR
نمودارهای SVG در HTML تولیدشده ایجاد شوند تا وضعیت را در هر رویداد از
یک مسیر عیب‌یابی به صورت بصری نمایش دهند.
این نمودارها با فشردن «j» و «k» جهت گام برداشتن به جلو و عقب در میان رویدادها
قابل مشاهده هستند. فعال‌سازی این گزینه روند تولید HTML را کُند خواهد کرد.
.IP \fBshow\-graph\-dot\-src=\fR[\fByes\fR|\fBno\fR] 4
.IX Item "show-graph-dot-src=[yes|no]"
این یک قابلیت اشکال‌زدایی است و مقدار پیش‌فرض آن \f(CW\*(C`no\*(C'\fR می‌باشد.
اگر \f(CW\*(C`show\-graph\-dot\-src=yes\*(C'\fR باشد،
آنگاه در صورت فعال بودن \f(CW\*(C`show\-state\-diagrams=yes\*(C'\fR،
نمودارهای وضعیت تولیدشده همچنین کد منبع dot. ورودی GraphViz را که برای
ترسیم نمودار استفاده شده نشان خواهند داد.
.IP \fBshow\-graph\-sarif=\fR[\fByes\fR|\fBno\fR] 4
.IX Item "show-graph-sarif=[yes|no]"
این یک قابلیت اشکال‌زدایی است و مقدار پیش‌فرض آن \f(CW\*(C`no\*(C'\fR می‌باشد.
اگر \f(CW\*(C`show\-graph\-sarif=yes\*(C'\fR باشد،
آنگاه در صورت فعال بودن \f(CW\*(C`show\-state\-diagrams=yes\*(C'\fR، نمودارهای وضعیت
تولیدشده همچنین بازنمایی SARIF از وضعیت را نشان خواهند داد.
.RE
.RS 4
.RE
.RE
.RS 4
.Sp
علاوه بر کلیدهای ویژهٔ هر طرح‌واره، کلید مرتبط با GCC زیر نیز روی
مقصدهای خروجی (sinks) با هر طرح‌واره‌ای قابل استفاده است:
.IP \fBcfgs=\fR[\fByes\fR|\fBno\fR] 4
.IX Item "cfgs=[yes|no]"
اگر برای یک مقصد خروجی مقدار \f(CW\*(C`cfgs=yes\*(C'\fR تعیین شود، GCC تلاش خواهد کرد
اطلاعات مربوط به نمودارهای جریان کنترل (CFG) توابعی را که کامپایل می‌کند به آن مقصد
ارسال نماید. مقصدهای متنی این اطلاعات را نادیده می‌گیرند. مقصدهای SARIF این نمودارها را درون
\&\f(CW\*(C`theRun.graphs\*(C'\fR اضافه خواهند کرد. مقصدهای HTML تصاویری به شکل SVG تولید
می‌کنند که نمودارها را نمایش می‌دهد. شکل دقیق این اطلاعات ممکن است بدون اطلاع قبلی تغییر کند.
.RE
.RS 4
.Sp
برای نمونه،
.Sp
.Vb 2
\&        \-fdiagnostics\-add\-output=sarif:version=2.1,file=foo.2.1.sarif
\&        \-fdiagnostics\-add\-output=sarif:version=2.2\-prerelease,file=foo.2.2.sarif
.Ve
.Sp
یک جفت خروجی اضافه می‌کند که هر یک در فایلی متفاوت نوشته شده و
به ترتیب از نسخه‌های 2.1 و 2.2 استاندارد SARIF استفاده می‌کنند.
.Sp
در EBNF:
.Sp
.Vb 2
\&        <diagnostics\-output\-specifier> = <diagnostics\-output\-name>
\&                                           | <diagnostics\-output\-name>, ":", <key\-value\-pairs>;
\&        
\&        <diagnostics\-output\-name> = "text" | "sarif" | "experimental\-html";
\&        
\&        <key\-value\-pairs> = <key\-value\-pair>
\&                              | <key\-value\-pair> "," <key\-value\-pairs>;
\&        
\&        <key\-value\-pair> = <key> "=" <value>;
\&        
\&        <key> = ? string without a \*(Aq=\*(Aq ? ;
\&        <value> = ? string without a \*(Aq,\*(Aq ? ;
.Ve
.RE
.IP \fB\-fdiagnostics\-set\-output=\fR\fIDIAGNOSTICS\-OUTPUT\-SPEC\fR 4
.IX Item "-fdiagnostics-set-output=DIAGNOSTICS-OUTPUT-SPEC"
این گزینه به روشی مشابه با \fB\-fdiagnostics\-add\-output=\fR عمل می‌کند،
با این تفاوت که به جای اضافه کردن یک «مقصد خروجی» اضافی برای پیام‌های عیب‌یابی،
تمام مقصدهای خروجی موجود را جایگزین می‌کند؛ مانند مواردی که با \fB\-fdiagnostics\-format=\fR،
\&\fB\-fdiagnostics\-add\-output=\fR، یا فراخوانی پیشین
\&\fB\-fdiagnostics\-set\-output=\fR ایجاد شده‌اند.
.IP \fB\-fno\-diagnostics\-json\-formatting\fR 4
.IX Item "-fno-diagnostics-json-formatting"
به طور پیش‌فرض، هنگامی که JSON برای پیام‌های عیب‌یابی (از طریق
\&\fB\-fdiagnostics\-format=sarif\-stderr\fR یا
\&\fB\-fdiagnostics\-format=sarif\-file\fR) تولید می‌شود،
GCC خطوط جدید و فاصله‌گذاری تورفتگی اضافه می‌کند تا ساختار سلسله‌مراتبی
JSON به صورت بصری برجسته شود.
.Sp
برای حذف این فاصله‌ها از \fB\-fno\-diagnostics\-json\-formatting\fR استفاده کنید.
این گزینه باید پیش از گزینه‌ای که قرار است بر آن تأثیر بگذارد، تعیین شود.
.Sp
این گزینه جهت سازگاری با ابزارهایی در نظر گرفته شده که انتظار ندارند
خروجی شامل خطوط جدید باشد، مانند خروجی تولیدشده توسط نگارش‌های قدیمی‌تر GCC..SS "گزینه‌هایی برای درخواست یا سرکوب اخطارها (Options to Request or Suppress Warnings)"
.IX Subsection "Options to Request or Suppress Warnings"
اخطارها (Warnings) پیام‌های تشخیصی هستند که ساختارهایی را گزارش می‌کنند که
ذاتاً نادرست نیستند، اما مخاطره‌آمیز بوده یا نشان می‌دهند که
ممکن است خطایی رخ داده باشد.
.PP
گزینه‌های مستقل از زبانِ زیر، اخطارهای خاصی را فعال نمی‌کنند،
بلکه انواع پیام‌های تشخیصی تولیدشده توسط GCC را کنترل می‌کنند.
.IP \fB\-fsyntax\-only\fR 4
.IX Item "-fsyntax-only"
کد را فقط برای خطاهای نحوی بررسی می‌کند، اما فراتر از آن کاری انجام نمی‌دهد.
.IP \fB\-fmax\-errors=\fR\fIn\fR 4
.IX Item "-fmax-errors=n"
حداکثر تعداد پیام‌های خطا را به \fIn\fR محدود می‌کند؛ در این نقطه
GCC به‌جای تلاش برای ادامهٔ پردازش کد منبع، کار را متوقف می‌کند.
اگر \fIn\fR برابر 0 (پیش‌فرض) باشد، هیچ محدودیتی در تعداد پیام‌های
خطای تولیدشده وجود ندارد. اگر \fB\-Wfatal\-errors\fR نیز
مشخص شده باشد، \fB\-Wfatal\-errors\fR بر این گزینه اولویت دارد.
.IP \fB\-w\fR 4
.IX Item "-w"
.PD 0
.IP \fB\-\-no\-warnings\fR 4
.IX Item "--no-warnings"
.PD
از صدور تمامی پیام‌های اخطار جلوگیری می‌کند.
.IP \fB\-Werror\fR 4
.IX Item "-Werror"
تمامی اخطارها را به خطا تبدیل می‌کند.
.IP \fB\-Werror=\fR 4
.IX Item "-Werror="
اخطار مشخص‌شده را به خطا تبدیل می‌کند. مشخص‌کنندهٔ اخطار به انتهای
گزینه افزوده می‌شود؛ برای مثال \fB\-Werror=switch\fR اخطارهای
کنترل‌شده توسط \fB\-Wswitch\fR را به خطا تبدیل می‌کند. این سوییچ
یک فرم منفی نیز می‌پذیرد که برای نفی \fB\-Werror\fR برای اخطارهای
خاص به‌کار می‌رود؛ برای نمونه \fB\-Wno\-error=switch\fR باعث می‌شود
اخطارهای \&\fB\-Wswitch\fR حتی زمانی که \fB\-Werror\fR فعال است،
تبدیل به خطا نشوند.
.Sp
پیام اخطار برای هر اخطار قابل کنترل شامل گزینه‌ای است که آن اخطار
را کنترل می‌کند. سپس می‌توان از آن گزینه همراه با \&\fB\-Werror=\fR
و \fB\-Wno\-error=\fR همان‌طور که در بالا شرح داده شد استفاده کرد.
(چاپ نام گزینه در پیام اخطار را می‌توان با استفاده از پرچم
\&\fB\-fno\-diagnostics\-show\-option\fR غیرفعال کرد.)
.Sp
توجه داشته باشید که تعیین \fB\-Werror=\fR\fIfoo\fR به‌طور خودکار
به معنای \&\fB\-W\fR\fIfoo\fR نیز هست. با این حال،
\fB\-Wno\-error=\fR\fIfoo\fR چیزی را به‌طور ضمنی فعال نمی‌کند.
.IP \fB\-Wfatal\-errors\fR 4
.IX Item "-Wfatal-errors"
این گزینه باعث می‌شود کامپایلر با وقوع اولین خطا، به‌جای تلاش
برای ادامه دادن و چاپ پیام‌های خطای بیشتر، فرایند کامپایل را متوقف کند.
.PP
می‌توانید اخطارهای خاص متعددی را با گزینه‌هایی که با
\&\fB\-W\fR شروع می‌شوند درخواست کنید؛ برای مثال \fB\-Wunused\-variable\fR
برای درخواست اخطار در مورد تعریف متغیرهایی که هرگز استفاده نمی‌شوند.
هر یک از این گزینه‌های اخطار خاص، دارای فرم منفی نیز هستند که با
\fB\-Wno\-\fR شروع می‌شود تا اخطارها را خاموش کند؛ به عنوان مثال
\fB\-Wno\-unused\-variable\fR. این راهنما تنها یکی از این دو فرم را
(هرکدام که پیش‌فرض نباشد) فهرست می‌کند. برای گزینه‌های خاص زبان‌های دیگر،
به بخش‌های \fBC++ Dialect Options\fR و
\&\fBObjective\-C and Objective\-C++ Dialect Options\fR نیز مراجعه کنید.
اخطارهای بیشتر را می‌توان با فعال‌سازی تحلیل‌گر ایستا (static analyzer)
تولید کرد؛
.PP
برخی گزینه‌ها، مانند \fB\-Wall\fR و \fB\-Wextra\fR، گزینه‌های دیگری
مانند \fB\-Wunused\fR را فعال می‌کنند که ممکن است گزینه‌های بیشتری
مانند \fB\-Wunused\-variable\fR را فعال سازد. تأثیر ترکیبی فرم‌های
مثبت و منفی به این صورت است که گزینه‌های اختصاصی‌تر، بدون توجه به
جایگاهشان در خط فرمان، نسبت به گزینه‌های عام‌تر اولویت دارند. برای گزینه‌هایی
با درجهٔ اختصاصی یکسان، آخرین گزینه اعمال می‌شود. گزینه‌هایی که از طریق
pragma فعال یا غیرفعال می‌شوند، طوری عمل می‌کنند که گویی در انتهای
خط فرمان ظاهر شده‌اند.
.PP
هنگامی که یک گزینهٔ اخطار ناشناخته درخواست شود (مانند
\&\fB\-Wunknown\-warning\fR)، GCC خطایی صادر کرده و اعلام می‌کند
که گزینه ناشناخته است. با این حال، اگر از فرم \fB\-Wno\-\fR استفاده شود،
رفتار کمی متفاوت است: هیچ پیام تشخیصی برای \fB\-Wno\-unknown\-warning\fR
صادر نمی‌شود، مگر اینکه پیام‌های تشخیصی دیگری نیز در حال تولید باشند.
این قابلیت اجازه می‌دهد از گزینه‌های جدید \fB\-Wno\-\fR با کامپایلرهای
قدیمی‌تر استفاده شود، اما در صورتی که مشکلی پیش بیاید، کامپایلر اخطار می‌دهد
که یک گزینهٔ ناشناخته وجود دارد.
.PP
اثربخشی برخی از اخطارها به فعال بودن بهینه‌سازی‌ها نیز بستگی دارد.
برای مثال، \fB\-Wsuggest\-final\-types\fR با بهینه‌سازی زمان پیوند
(link\-time optimization) اثربخش‌تر است. برخی اخطارهای دیگر ممکن است
اصلاً صادر نشوند مگر اینکه بهینه‌سازی فعال باشد. در حالی که بهینه‌سازی
به‌طور کلی کارایی اخطارها دربارهٔ مشکلات کنترل و جریان داده را بهبود می‌بخشد،
در برخی موارد ممکن است باعث ایجاد هشدارهای نادرست (false positives) نیز بشود.
.IP \fB\-Wpedantic\fR 4
.IX Item "-Wpedantic"
.PD 0
.IP \fB\-pedantic\fR 4
.IX Item "-pedantic"
.IP \fB\-\-pedantic\fR 4
.IX Item "--pedantic"
.PD
تمام اخطارهایی را که استانداردهای سخت‌گیرانهٔ ISO C و ISO C++ الزامی کرده‌اند صادر می‌کند؛
تمام برنامه‌هایی را که از افزونه‌های ممنوعه استفاده می‌کنند و برخی برنامه‌های دیگر را
که از ISO C و ISO C++ پیروی نمی‌کنند، عیب‌یابی می‌کند. این بررسی بر اساس نسخهٔ
استاندارد ISO C یا C++ مشخص‌شده توسط هر گزینهٔ \fB\-std\fR به‌کار رفته انجام می‌شود.
.Sp
برنامه‌های معتبر ISO C و ISO C++ باید با یا بدون این گزینه به‌درستی
کامپایل شوند (اگرچه تعداد نادری از آن‌ها به \fB\-ansi\fR یا یک گزینهٔ
\&\fB\-std\fR برای تعیین نسخهٔ استاندارد نیاز دارند). با این حال،
بدون این گزینه، برخی افزونه‌های گنو (GNU) و ویژگی‌های سنتی C و C++
نیز پشتیبانی می‌شوند. با فعال بودن این گزینه، آن‌ها تشخیص داده شده
(یا با \fB\-pedantic\-errors\fR رد می‌شوند).
.Sp
گزینهٔ \&\fB\-Wpedantic\fR برای استفاده از کلمات کلیدی جایگزینی که نام آن‌ها
با \fB_\|_\fR شروع شده و پایان می‌یابد، پیام اخطار صادر نمی‌کند. این قالب جایگزین
همچنین می‌تواند برای غیرفعال کردن اخطارها برای انواع غیراستاندارد \fB_\|_intN\fR،
یعنی \fB_\|_intN_\|_\fR استفاده شود. اخطارهای سخت‌گیرانه (pedantic) همچنین در عبارتی
که پس از \&\f(CW\*(C`_\|_extension_\|_\*(C'\fR می‌آید غیرفعال می‌شوند. با این حال،
تنها فایل‌های سرآیند سیستم مجاز به استفاده از این میان‌برها هستند؛
برنامه‌های کاربردی باید از آن‌ها اجتناب کنند.
.Sp
برخی از اخطارها در مورد برنامه‌های ناسازگار با استاندارد، توسط گزینه‌هایی
غیر از \fB\-Wpedantic\fR کنترل می‌شوند؛ در بسیاری از موارد آن‌ها به‌طور ضمنی
توسط \&\fB\-Wpedantic\fR فعال می‌شوند، اما می‌توان آن‌ها را جداگانه با گزینهٔ
اختصاصی‌شان غیرفعال کرد، مانند \fB\-Wpedantic \-Wno\-pointer\-sign\fR.
.Sp
در جاهایی که استاندارد مشخص‌شده با \fB\-std\fR نمایانگر یک گویش گسترش‌یافتهٔ گنو
برای C باشد (مانند \fBgnu90\fR یا \fBgnu99\fR)، یک \fIاستاندارد پایه\fR متناظر
وجود دارد، یعنی نسخهٔ ISO C که گویش گسترش‌یافتهٔ گنو بر پایهٔ آن استوار است.
اخطارهای ناشی از \fB\-Wpedantic\fR در مواردی صادر می‌شوند که توسط استاندارد پایه
الزامی شده باشند. (منطقی نیست که این اخطارها فقط برای ویژگی‌هایی صادر شوند
که در گویش مشخص‌شدهٔ GNU C وجود ندارند، زیرا طبق تعریف، گویش‌های گنو برای C
شامل تمام ویژگی‌هایی هستند که کامپایلر با گزینهٔ داده‌شده پشتیبانی می‌کند و
چیزی برای اخطار دادن وجود نخواهد داشت.)
.IP \fB\-pedantic\-errors\fR 4
.IX Item "-pedantic-errors"
.PD 0
.IP \fB\-\-pedantic\-errors\fR 4
.IX Item "--pedantic-errors"
.PD
هر زمان که \fIاستاندارد پایه\fR (نگاه کنید به \fB\-Wpedantic\fR) نیازمند یک پیام
تشخیصی باشد، در برخی موارد که رفتار تعریف‌نشده (undefined behavior) در زمان کامپایل
وجود دارد، و در برخی موارد دیگر که مانع از کامپایل برنامه‌های معتبر بر اساس استاندارد
نمی‌شوند، یک خطا صادر می‌کند. این گزینه معادل \fB\-Werror=pedantic\fR نیست: گزینهٔ
اخیر بعید است مفید باشد، زیرا تنها پیام‌های تشخیصی کنترل‌شده توسط \&\fB\-Wpedantic\fR
را به خطا تبدیل می‌کند، در حالی که این گزینه بر پیام‌های تشخیصی الزامی که همیشه
فعال هستند یا توسط گزینه‌هایی غیر از \fB\-Wpedantic\fR کنترل می‌شوند نیز اثر می‌گذارد.
.Sp
اگر می‌خواهید پیام‌های تشخیصی الزامی که به‌طور پیش‌فرض اخطار هستند به خطا
تبدیل شوند، اما هم‌زمان تمایلی به فعال‌سازی پیام‌های تشخیصی \fB\-Wpedantic\fR ندارید،
می‌توانید \fB\-pedantic\-errors \-Wno\-pedantic\fR را مشخص کنید (یا
\fB\-pedantic\-errors \-Wno\-error=pedantic\fR را برای فعال‌سازی آن‌ها اما فقط در قالب اخطار).
.Sp
برخی از پیام‌های تشخیصی الزامی به‌طور پیش‌فرض خطا هستند، اما می‌توان با
استفاده از \fB\-fpermissive\fR یا گزینهٔ اخطار اختصاصی آن‌ها، مانند
\fB\-Wno\-error=narrowing\fR، آن‌ها را به اخطار کاهش داد.
.Sp
برخی از پیام‌های تشخیصی برای رفتارهای غیر منطبق با استاندارد ISO توسط
گزینه‌های اخطار اختصاصی غیر از \fB\-Wpedantic\fR کنترل می‌شوند، اما توسط
\fB\-pedantic\-errors\fR نیز به خطا تبدیل می‌گردند. برای نمونه:
.Sp
\&\fB\-Wattributes\fR (برای ویژگی‌های استاندارد)
\&\fB\-Wchanges\-meaning\fR (در C++)
\&\fB\-Wcomma\-subscript\fR (C++23 یا جدیدتر)
\&\fB\-Wdeclaration\-after\-statement\fR (C90 یا قدیمی‌تر)
\&\fB\-Welaborated\-enum\-base\fR (C++11 یا جدیدتر)
\&\fB\-Wimplicit\-int\fR (C99 یا جدیدتر)
\&\fB\-Wimplicit\-function\-declaration\fR (C99 یا جدیدتر)
\&\fB\-Wincompatible\-pointer\-types
\&\-Wint\-conversion
\&\-Wlong\-long\fR (C90 یا قدیمی‌تر)
\&\fB\-Wmain
\&\-Wnarrowing\fR (C++11 یا جدیدتر)
\&\fB\-Wpointer\-arith
\&\-Wpointer\-sign
\&\-Wincompatible\-pointer\-types
\&\-Wregister\fR (C++17 یا جدیدتر)
\&\fB\-Wvla\fR (C90 یا قدیمی‌تر)
\&\fB\-Wwrite\-strings\fR (C++11 یا جدیدتر)\fB \fR
.IP \fB\-fpermissive\fR 4
.IX Item "-fpermissive"
برخی از پیام‌های تشخیصی الزامی در مورد کدهای ناسازگار با استاندارد را از
خطا به اخطار تنزل می‌دهد. بنابراین، استفاده از \fB\-fpermissive\fR اجازه می‌دهد
برخی کدهای ناسازگار با استاندارد کامپایل شوند. برخی پیام‌های تشخیصی C++
تنها توسط این پرچم کنترل می‌شوند، اما این گزینه برخی پیام‌های تشخیصی C و C++ را نیز
که پرچم اختصاصی خود را دارند تنزل می‌دهد:
.Sp
\&\fB\-Wabbreviated\-auto\-in\-template\-arg\fR (فقط C++ و Objective\-C++)
\&\fB\-Wdeclaration\-missing\-parameter\-type\fR (فقط C و Objective\-C)
\&\fB\-Wimplicit\-function\-declaration\fR (فقط C و Objective\-C)
\&\fB\-Wimplicit\-int\fR (فقط C و Objective\-C)
\&\fB\-Wincompatible\-pointer\-types\fR (فقط C و Objective\-C)
\&\fB\-Wint\-conversion\fR (فقط C و Objective\-C)
\&\fB\-Wnarrowing\fR (فقط C++ و Objective\-C++)
\&\fB\-Wreturn\-mismatch\fR (فقط C و Objective\-C)
\&\fB\-Wtemplate\-body\fR (فقط C++ و Objective\-C++)\fB \fR
.Sp
گزینهٔ \fB\-fpermissive\fR حالت پیش‌فرض برای حالت‌های قدیمی زبان C است
(\fB\-std=c89\fR، \fB\-std=gnu89\fR، \fB\-std=c90\fR،
\&\fB\-std=gnu90\fR)..IP \fB\-Wall\fR 4
.IX Item "-Wall"
.PD 0
.IP \fB\-\-all\-warnings\fR 4
.IX Item "--all-warnings"
.PD
این گزینه تمام هشدارهای مربوط به ساختارهایی را که برخی کاربران مشکوک تلقی
می‌کنند و اجتناب از آن‌ها (یا تغییر دادنشان برای جلوگیری از هشدار) حتی در ترکیب
با ماکروها آسان است، فعال می‌کند. این گزینه همچنین برخی هشدارهای مختص زبان را
که در \fBC++ Dialect Options\fR و \fBObjective\-C and Objective\-C++ Dialect Options\fR
شرح داده شده‌اند فعال می‌سازد.
.Sp
\&\fB\-Wall\fR پرچم‌های هشدار زیر را روشن می‌کند:
.Sp
\&\fB\-Waddress
\&\-Waligned\-new\fR (فقط C++ و Objective\-C++)
\&\fB\-Warray\-bounds=1\fR (تنها با\fB \fR\fB\-O2\fR)
\&\fB\-Warray\-compare
\&\-Warray\-parameter=2
\&\-Wbool\-compare
\&\-Wbool\-operation
\&\-Wc++11\-compat  \-Wc++14\-compat  \-Wc++17compat  \-Wc++20compat
\&\-Wcatch\-value\fR (فقط C++ و Objective\-C++)
\&\fB\-Wchar\-subscripts
\&\-Wclass\-memaccess\fR (فقط C++ و Objective\-C++)
\&\fB\-Wcomment
\&\-Wdangling\-else
\&\-Wdangling\-pointer=2
\&\-Wdelete\-non\-virtual\-dtor\fR (فقط C++ و Objective\-C++)
\&\fB\-Wduplicate\-decl\-specifier\fR (فقط C و Objective\-C)
\&\fB\-Wenum\-compare\fR (در C/ObjC؛ این گزینه در C++ به‌طور پیش‌فرض فعال است)
\&\fB\-Wenum\-int\-mismatch\fR (فقط C و Objective\-C)
\&\fB\-Wformat=1
\&\-Wformat\-contains\-nul
\&\-Wformat\-diag
\&\-Wformat\-extra\-args
\&\-Wformat\-overflow=1
\&\-Wformat\-truncation=1
\&\-Wformat\-zero\-length
\&\-Wframe\-address
\&\-Wimplicit\fR (فقط C و Objective\-C)
\&\fB\-Wimplicit\-function\-declaration\fR (فقط C و Objective\-C)
\&\fB\-Wimplicit\-int\fR (فقط C و Objective\-C)
\&\fB\-Winfinite\-recursion
\&\-Winit\-self\fR (فقط C++ و Objective\-C++)
\&\fB\-Wint\-in\-bool\-context
\&\-Wlogical\-not\-parentheses
\&\-Wmain\fR (فقط برای C/ObjC و مگر با\fB \fR\fB\-ffreestanding\fR)
\&\fB\-Wmaybe\-uninitialized
\&\-Wmemset\-elt\-size
\&\-Wmemset\-transposed\-args
\&\-Wmisleading\-indentation\fR (فقط برای C/C++)
\&\fB\-Wmismatched\-dealloc
\&\-Wmismatched\-new\-delete\fR (فقط C++ و Objective\-C++)
\&\fB\-Wmissing\-attributes
\&\-Wmissing\-braces\fR (فقط برای C/ObjC)
\&\fB\-Wmultistatement\-macros
\&\-Wnarrowing\fR  (فقط C++ و Objective\-C++)
\&\fB\-Wnonnull
\&\-Wnonnull\-compare
\&\-Wopenmp\-simd\fR (فقط C و C++)
\&\fB\-Woverloaded\-virtual=1\fR (فقط C++ و Objective\-C++)
\&\fB\-Wpacked\-not\-aligned
\&\-Wparentheses
\&\-Wpessimizing\-move\fR (فقط C++ و Objective\-C++)
\&\fB\-Wpointer\-sign\fR (فقط برای C/ObjC)
\&\fB\-Wrange\-loop\-construct\fR (فقط C++ و Objective\-C++)
\&\fB\-Wreorder\fR (فقط C++ و Objective\-C++)
\&\fB\-Wrestrict
\&\-Wreturn\-type
\&\-Wself\-move\fR (فقط C++ و Objective\-C++)
\&\fB\-Wsequence\-point
\&\-Wsign\-compare\fR (فقط C++ و Objective\-C++)
\&\fB\-Wsizeof\-array\-div
\&\-Wsizeof\-pointer\-div
\&\-Wsizeof\-pointer\-memaccess
\&\-Wstrict\-aliasing
\&\-Wstrict\-overflow=1
\&\-Wswitch
\&\-Wtautological\-compare
\&\-Wtrigraphs
\&\-Wuninitialized
\&\-Wunknown\-pragmas
\&\-Wunused
\&\-Wunused\-but\-set\-variable
\&\-Wunused\-const\-variable=1\fR (فقط برای C/ObjC)
\&\fB\-Wunused\-function
\&\-Wunused\-label
\&\-Wunused\-local\-typedefs
\&\-Wunused\-value
\&\-Wunused\-variable
\&\-Wuse\-after\-free=2
\&\-Wvla\-parameter
\&\-Wvolatile\-register\-var
\&\-Wzero\-length\-bounds\fR
.Sp
توجه داشته باشید که برخی از پرچم‌های هشدار توسط \fB\-Wall\fR فعال نمی‌شوند.
برخی از آن‌ها درباره ساختارهایی هشدار می‌دهند که کاربران عموماً آن‌ها را مشکوک
نمی‌دانند، اما ممکن است گاهی بخواهید آن‌ها را بررسی کنید؛ برخی دیگر در مورد
ساختارهایی هشدار می‌دهند که در برخی موارد اجتناب‌ناپذیر یا ضروری هستند و راه
ساده‌ای برای اصلاح کد جهت رفع هشدار وجود ندارد. برخی از این موارد با
\fB\-Wextra\fR فعال می‌شوند، اما بسیاری از آن‌ها باید به صورت جداگانه فعال گردند.
.IP \fB\-Wextra\fR 4
.IX Item "-Wextra"
.PD 0
.IP \fB\-\-extra\-warnings\fR 4
.IX Item "--extra-warnings"
.PD
این گزینه برخی از پرچم‌های هشدار اضافی را که توسط \&\fB\-Wall\fR فعال نمی‌شوند،
فعال می‌کند. (این گزینه در گذشته \fB\-W\fR نامیده می‌شد. نام قدیمی‌تر همچنان
پشتیبانی می‌شود، اما نام جدیدتر گویاتر است.)
.Sp
\&\fB\-Wabsolute\-value\fR (فقط برای C/ObjC)
\&\fB\-Walloc\-size
\&\-Wcalloc\-transposed\-args
\&\-Wcast\-function\-type
\&\-Wclobbered
\&\-Wdangling\-reference\fR (فقط C++)
\&\fB\-Wdeprecated\-copy\fR (فقط C++ و Objective\-C++)
\&\fB\-Wempty\-body
\&\-Wenum\-conversion\fR (فقط برای C/ObjC)
\&\fB\-Wexpansion\-to\-defined
\&\-Wignored\-qualifiers\fR  (فقط برای C/C++)
\&\fB\-Wimplicit\-fallthrough=3
\&\-Wmaybe\-uninitialized
\&\-Wmissing\-field\-initializers
\&\-Wmissing\-parameter\-name\fR (فقط C/ObjC)
\&\fB\-Wmissing\-parameter\-type\fR (فقط C/ObjC)
\&\fB\-Wold\-style\-declaration\fR (فقط C/ObjC)
\&\fB\-Wmultiple\-parameter\-fwd\-decl\-lists\fR (فقط C/ObjC)
\&\fB\-Woverride\-init\fR (فقط C/ObjC)
\&\fB\-Wredundant\-move\fR (فقط C++ و Objective\-C++)
\&\fB\-Wshift\-negative\-value\fR (در C++11 تا C++17 و در C99 و جدیدتر)
\&\fB\-Wsign\-compare\fR (فقط C++ و Objective\-C++)
\&\fB\-Wsized\-deallocation\fR (فقط C++ و Objective\-C++)
\&\fB\-Wstring\-compare
\&\-Wtype\-limits
\&\-Wuninitialized
\&\-Wunterminated\-string\-initialization\fR (فقط C/ObjC)
\&\fB\-Wunused\-parameter\fR (تنها با\fB \fR\fB\-Wunused\fR\fB \fRیا\fB \fR\fB\-Wall\fR)
\&\fB\-Wunused\-but\-set\-parameter\fR (تنها با\fB \fR\fB\-Wunused\fR\fB \fRیا\fB \fR\fB\-Wall\fR)
.Sp
گزینه \fB\-Wextra\fR همچنین برای موارد زیر پیام هشدار چاپ می‌کند:
.RS 4
.IP * 4
یک اشاره‌گر با عدد صحیح صفر با استفاده از \f(CW\*(C`<\*(C'\fR، \f(CW\*(C`<=\*(C'\fR،
\&\f(CW\*(C`>\*(C'\fR یا \f(CW\*(C`>=\*(C'\fR مقایسه شود.
.IP * 4
(فقط C++) یک شمارش‌وند (enumerator) و یک غیرشمارش‌وند هر دو در یک عبارت شرطی
ظاهر شوند.
.IP * 4
(فقط C++) کلاس‌های پایه مجازی مبهم.
.IP * 4
(فقط C++) اندیس‌گذاری روی آرایه‌ای که به صورت \f(CW\*(C`register\*(C'\fR اعلان شده است.
.IP * 4
(فقط C++) گرفتن آدرس متغیری که به صورت
\&\f(CW\*(C`register\*(C'\fR اعلان شده است.
.IP * 4
(فقط C++) یک کلاس پایه در سازنده رونوشت یک کلاس مشتق‌شده
مقداردهی اولیه نشده باشد.
.RE
.RS 4
.RE
.IP "\fB\-Wabi\fR (فقط C، Objective\-C، C++ و Objective\-C++)" 4
.IX Item "-Wabi (C, Objective-C, C++ and Objective-C++ only)"
هشدار درباره کدهایی که تحت تأثیر تغییرات ABI قرار می‌گیرند. این شامل کدهایی
است که ممکن است با ABI مستقل از سازنده در C++ و همچنین psABI برای معماری هدف
خاص سازگار نباشند. هشدارهای مورد دوم همچنین به طور جداگانه توسط \fB\-Wpsabi\fR
کنترل می‌شوند که به طور ضمنی توسط \fB\-Wabi\fR فعال می‌شود.
.Sp
از آنجا که G++ اکنون به‌طور پیش‌فرض ABI را با هر انتشار عمده به‌روزرسانی می‌کند،
معمولاً \fB\-Wabi\fR فقط زمانی درباره مشکلات سازگاری ABI در C++ هشدار می‌دهد که
بررسی جدیدی در طول یک سری انتشار برای مشکلی در ABI که پس از انتشار اولیه کشف شده،
اضافه شده باشد. اگر یک نسخه قدیمی‌تر ABI انتخاب شود (با
\&\fB\-fabi\-version=\fR\fIn\fR)، \fB\-Wabi\fR درباره موارد بیشتری هشدار می‌دهد.
.Sp
همچنین می‌توان \fB\-Wabi\fR را با یک شماره نسخه صریح استفاده کرد تا درباره سازگاری
ABI در C++ با یک سطح خاص از \fB\-fabi\-version\fR هشدار دهد؛ برای مثال
\fB\-Wabi=2\fR برای هشدار درباره تغییرات نسبت به
\&\fB\-fabi\-version=2\fR.
.Sp
اگر یک شماره نسخه صریح ارائه شود و
\&\fB\-fabi\-compat\-version\fR مشخص نشده باشد، شماره نسخه ارائه‌شده با این گزینه
برای نام‌های مستعار سازگاری استفاده می‌شود. اگر هیچ شماره نسخه صریحی با این گزینه
ارائه نشود، اما \&\fB\-fabi\-compat\-version\fR مشخص شده باشد، آن شماره نسخه
برای هشدارهای ABI در C++ استفاده خواهد شد.
.Sp
اگرچه تلاش شده است تا درباره همه این موارد هشدار داده شود، اما احتمالاً مواردی
وجود دارند که درباره آن‌ها هشداری صادر نمی‌شود، حتی اگر G++ کدی ناسازگار
تولید کند. همچنین ممکن است مواردی وجود داشته باشد که هشدار صادر شود
در حالی که کد تولیدشده در واقع سازگار است.
.Sp
اگر نگران این موضوع هستید که کد تولیدشده توسط G++ ممکن است از نظر دودویی با کد
تولیدشده توسط کامپایلرهای دیگر سازگار نباشد، باید کد خود را بازنویسی کنید
تا از این هشدارها اجتناب شود.
.Sp
ناسازگاری‌های شناخته‌شده در \fB\-fabi\-version=2\fR (که از GCC 3.4 تا 4.9
پیش‌فرض بود) شامل موارد زیر است:
.RS 4.IP * 4
یک قالب با پارامتر قالبی غیرنوعی از نوع ارجاع به‌طور نادرست مَنگِل (mangled) می‌شد:
.Sp
.Vb 3
\&        extern int N;
\&        template <int &> struct S {};
\&        void n (S<N>) {2}
.Ve
.Sp
این مورد در \fB\-fabi\-version=3\fR برطرف شد.
.IP * 4
انواع برداری SIMD که با استفاده از \f(CW\*(C`_\|_attribute ((vector_size))\*(C'\fR اعلان می‌شدند، به روشی غیر استاندارد منگل می‌شدند که اجازه سربارگذاری (overloading) توابعی با اندازه‌های مختلف بردار را نمی‌داد.
.Sp
نحوه منگل‌سازی در \fB\-fabi\-version=4\fR تغییر یافت.
.IP * 4
عبارت‌های \&\f(CW\*(C`_\|_attribute ((const))\*(C'\fR و \f(CW\*(C`noreturn\*(C'\fR به‌عنوان مقیدکننده‌های نوع (type qualifiers) منگل می‌شدند، و \f(CW\*(C`decltype\*(C'\fR یک اعلان ساده نادیده گرفته و حذف (folded away) می‌شد.
.Sp
این مشکلات منگل‌سازی در \fB\-fabi\-version=5\fR برطرف شدند.
.IP * 4
شمارنده‌های دامنه‌دار (scoped enumerators) که به‌عنوان آرگومان به یک تابع با تعداد متغیر آرگومان (variadic) ارسال می‌شوند، مانند شمارنده‌های بدون دامنه ارتقا می‌یابند و باعث اعلام هشدار \f(CW\*(C`va_arg\*(C'\fR می‌شوند. در بیشتر معماری‌های هدف، این موضوع واقعاً بر ABI ارسال پارامترها تأثیری نمی‌گذارد، زیرا هیچ راهی برای ارسال یک آرگومان کوچک‌تر از \f(CW\*(C`int\*(C'\fR وجود ندارد.
.Sp
همچنین، در ABI نحوه منگل‌سازی بسته‌های آرگومان قالب (template argument packs)، \&\f(CW\*(C`const_cast\*(C'\fR، \f(CW\*(C`static_cast\*(C'\fR، افزایش/کاهش پیشوندی، و تابع با دامنه کلاس که به‌عنوان آرگومان قالب استفاده شده، تغییر یافت.
.Sp
این مشکلات در \fB\-fabi\-version=6\fR اصلاح شدند.
.IP * 4
توابع لامبدا در دامنه آرگومان پیش‌فرض به‌نادرستی منگل می‌شدند، و ABI نحوه‌ی منگل‌سازی \f(CW\*(C`nullptr_t\*(C'\fR را تغییر داد.
.Sp
این مشکلات در \fB\-fabi\-version=7\fR اصلاح شدند.
.IP * 4
هنگام منگل‌سازی یک نوع تابع با مقیدکننده‌های cv تابع (function-cv-qualifiers)، نوع تابع بدون قید به‌طور نادرست به‌عنوان نامزد جایگزینی (substitution candidate) در نظر گرفته می‌شد.
.Sp
این مورد در \fB\-fabi\-version=8\fR، مقدار پیش‌فرض برای GCC 5.1، برطرف شد.
.IP * 4
عبارت \&\f(CWdecltype(nullptr)\fR به‌نادرستی دارای هم‌ترازی (alignment) ۱ بود که منجر به دسترسی‌های ناتراز (unaligned accesses) می‌شد. توجه داشته باشید که این موضوع بر ABI تابعی با پارامتر \f(CW\*(C`nullptr_t\*(C'\fR تأثیری نداشت، زیرا پارامترها دارای حداقل هم‌ترازی هستند.
.Sp
این مورد در \fB\-fabi\-version=9\fR، مقدار پیش‌فرض برای GCC 5.2، برطرف شد.
.IP * 4
مشخصه‌های ویژه معماری هدف که بر هویت یک نوع تأثیر می‌گذارند، مانند قراردادهای فراخوانی ia32 روی یک نوع تابع (stdcall، regparm و غیره)، بر روی نام منگل‌شده تأثیری نداشتند که منجر به تداخل نام‌ها هنگام استفاده از اشاره‌گرهای تابع به‌عنوان آرگومان‌های قالب می‌شد.
.Sp
این مورد در \fB\-fabi\-version=10\fR، مقدار پیش‌فرض برای GCC 6.1، برطرف شد.
.RE
.RS 4
.RE
.IP "\fB\-Wpsabi\fR (فقط C، Objective\-C، C++ و Objective\-C++)" 4
.IX Item "-Wpsabi (C, Objective-C, C++ and Objective-C++ only)"
گزینه \&\fB\-Wpsabi\fR هشدارهای مربوط به تغییرات ABI مختص پردازنده را فعال می‌کند، مانند تغییرات در الزامات هم‌ترازی یا نحوه ارسال آرگومان‌های تابع. در چندین معماری هدف، از جمله AArch64، ARM، x86، MIPS، RS6000/PowerPC و S/390، این جزئیات میان نسخه‌های مختلف GCC و/یا نسخه‌های مختلف استانداردهای زبان‌های C یا C++ به‌گونه‌ای تغییر یافته‌اند که بر سازگاری دودویی (binary compatibility) کدهای کامپایل‌شده تأثیر می‌گذارند. با \fB\-Wpsabi\fR، کامپایلر GCC می‌تواند استفاده‌های ناسازگار احتمالی را شناسایی کرده و درباره آنها هشدار دهد.
.Sp
گزینه \&\fB\-Wpsabi\fR به‌طور پیش‌فرض فعال است، و همچنین توسط \&\fB\-Wabi\fR نیز اعمال می‌شود.
.IP "\fB\-Wno\-changes\-meaning\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-changes-meaning (C++ and Objective-C++ only)"
زبان C++ الزام می‌کند که استفاده‌های بدون قید از یک نام درون یک کلاس، در کل دامنه کلاس معنای یکسانی داشته باشند، بنابراین اعلان نام پس از استفاده از آن نادرست و بدریخت (ill-formed) است:
.Sp
.Vb 3
\&        struct A;
\&        struct B1 { A a; typedef A A; }; // warning, \*(AqA\*(Aq changes meaning
\&        struct B2 { A a; struct A { }; }; // error, \*(AqA\*(Aq changes meaning
.Ve
.Sp
به‌طور پیش‌فرض، حالت B1 فقط یک هشدار است زیرا هر دو اعلان نوع یکسانی دارند، در حالی که حالت B2 یک خطا به شمار می‌رود. هر دو پیام تشخیصی را می‌توان با \fB\-Wno\-changes\-meaning\fR غیرفعال کرد. همچنین، می‌توان حالت خطا را با \&\fB\-Wno\-error=changes\-meaning\fR یا \fB\-fpermissive\fR به یک هشدار تقلیل داد.
.Sp
هر دو پیام تشخیصی توسط \fB\-fms\-extensions\fR نیز سرکوب می‌شوند.
.IP \fB\-Wchar\-subscripts\fR 4
.IX Item "-Wchar-subscripts"
اگر اندیس یک آرایه از نوع \f(CW\*(C`char\*(C'\fR باشد، هشدار می‌دهد. این یک علت شایع خطا است، زیرا برنامه‌نویسان اغلب فراموش می‌کنند که این نوع در برخی ماشین‌ها علامت‌دار (signed) است. به \f(CW@xref\fR{Characters implementation}، و
\&\fR\f(CB\*(C`char\*(C'\fR\fB type signedness\fR رجوع کنید.
.Sp
این هشدار توسط \fB\-Wall\fR فعال می‌شود. در صورت فعال بودن، هشدار صرف‌نظر از این‌که \f(CW\*(C`char\*(C'\fR به‌طور پیش‌فرض در معماری هدف بدون‌علامت (unsigned) باشد یا نه صادر می‌شود، و همچنین تحت تأثیر گزینه‌های \fB\-fsigned\-char\fR یا \fB\-funsigned\-char\fR قرار نمی‌گیرد.
.IP \fB\-Wno\-coverage\-mismatch\fR 4
.IX Item "-Wno-coverage-mismatch"
هنگام استفاده از گزینه \&\fB\-fprofile\-use\fR، در صورتی که پروفایل‌های بازخورد تطابق نداشته باشند هشدار می‌دهد.
اگر یک فایل منبع در فاصله بین کامپایل با \fB\-fprofile\-generate\fR و کامپایل با \fB\-fprofile\-use\fR تغییر کند، ممکن است فایل‌های حاوی بازخورد پروفایل با فایل منبع مطابقت نداشته باشند و GCC نتواند از اطلاعات بازخورد پروفایل استفاده کند. به‌طور پیش‌فرض، این هشدار فعال است و به‌عنوان خطا در نظر گرفته می‌شود. از \fB\-Wno\-coverage\-mismatch\fR می‌توان برای غیرفعال کردن هشدار یا از \fB\-Wno\-error=coverage\-mismatch\fR برای غیرفعال کردن خطا استفاده کرد. غیرفعال کردن خطا برای این هشدار می‌تواند منجر به تولید کدهایی با بهینه‌سازی ضعیف شود و فقط در صورت اعمال تغییرات بسیار جزئی مانند رفع باگ در یک پایگاه کد موجود مفید است. غیرفعال کردن کامل این هشدار توصیه نمی‌شود.
.IP \fB\-Wno\-coverage\-too\-many\-conditions\fR 4
.IX Item "-Wno-coverage-too-many-conditions"
اگر \fB\-fcondition\-coverage\fR استفاده شود و یک عبارت دارای جملات شرطی بیش از حد باشد و GCC از پوشش صرف‌نظر کند، هشدار می‌دهد. صرف‌نظر از پوشش زمانی رخ می‌دهد که تعداد شروط موجود در عبارت شرطی بیشتر از تعداد بیت‌های یک \f(CW\*(C`gcov_type_unsigned\*(C'\fR باشد. این هشدار به‌طور پیش‌فرض فعال است.
.IP \fB\-Wno\-coverage\-too\-many\-paths\fR 4
.IX Item "-Wno-coverage-too-many-paths"
اگر \fB\-fpath\-coverage\fR استفاده شود و یک تابع دارای مسیرهای بیش از حد باشد و GCC از پوشش صرف‌نظر کند، هشدار می‌دهد. صرف‌نظر کردن توسط \&\fB\-fpath\-coverage\-limit\fR کنترل می‌شود. این هشدار به‌طور پیش‌فرض فعال است.
.IP \fB\-Wno\-coverage\-invalid\-line\-number\fR 4
.IX Item "-Wno-coverage-invalid-line-number"
در صورتی که تابعی به دلیل ماکروهای شماره خط نامعتبر، زودتر از شروع خود به پایان برسد هشدار می‌دهد. این هشدار تنها با فعال بودن \fB\-\-coverage\fR صادر می‌شود.
.Sp
به‌طور پیش‌فرض، این هشدار فعال است و به‌عنوان خطا در نظر گرفته می‌شود. می‌توان از \fB\-Wno\-coverage\-invalid\-line\-number\fR برای غیرفعال کردن هشدار یا از \fB\-Wno\-error=coverage\-invalid\-line\-number\fR برای غیرفعال کردن خطا استفاده کرد.
.IP "\fB\-Wno\-cpp\fR (فقط C، Objective\-C، C++، Objective\-C++ و Fortran)" 4
.IX Item "-Wno-cpp (C, Objective-C, C++, Objective-C++ and Fortran only)"
پیام‌های هشدار صادرشده توسط دایرکتیوهای \f(CW\*(C`#warning\*(C'\fR را سرکوب می‌کند.
.IP "\fB\-Wdouble\-promotion\fR (فقط C، C++، Objective\-C و Objective\-C++)" 4
.IX Item "-Wdouble-promotion (C, C++, Objective-C and Objective-C++ only)"
هنگامی که مقداری از نوع \f(CW\*(C`float\*(C'\fR به‌طور ضمنی به \f(CW\*(C`double\*(C'\fR ارتقا می‌یابد هشدار می‌دهد. پردازنده‌هایی با واحد ممیز شناور ۳۲ بیتی «دقت تکی» (single-precision)، نوع \f(CW\*(C`float\*(C'\fR را در سخت‌افزار پیاده‌سازی می‌کنند، اما \&\f(CW\*(C`double\*(C'\fR را به‌صورت نرم‌افزاری شبیه‌سازی می‌نمایند. در چنین ماشین‌هایی، انجام محاسبات با استفاده از مقادیر \f(CW\*(C`double\*(C'\fR به دلیل سربار مورد نیاز برای شبیه‌سازی نرم‌افزاری بسیار هزینه‌برتر است.
.Sp
انجام تصادفی محاسبات با \f(CW\*(C`double\*(C'\fR بسیار آسان رخ می‌دهد زیرا لیترال‌های ممیز شناور به‌طور ضمنی از نوع \f(CW\*(C`double\*(C'\fR هستند. به‌عنوان مثال در:
.Sp
.Vb 4
\&        float area(float radius)
\&        {
\&           return 3.14159 * radius * radius;
\&        }
.Ve
.Sp
کامپایلر کل محاسبات را با \f(CW\*(C`double\*(C'\fR انجام می‌دهد زیرا لیترال ممیز شناور از نوع \f(CW\*(C`double\*(C'\fR است.
.IP "\fB\-Wduplicate\-decl\-specifier\fR (فقط C و Objective\-C)" 4
.IX Item "-Wduplicate-decl-specifier (C and Objective-C only)"
اگر یک اعلان دارای مشخصه‌گر تکراری \f(CW\*(C`const\*(C'\fR، \f(CW\*(C`volatile\*(C'\fR، \&\f(CW\*(C`restrict\*(C'\fR یا \f(CW\*(C`_Atomic\*(C'\fR باشد، هشدار می‌دهد. این هشدار توسط \&\fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wformat\fR 4
.IX Item "-Wformat"
.PD 0
.IP \fB\-Wformat=\fR\fIn\fR 4
.IX Item "-Wformat=n"
.PD
فراخوانی‌های توابع \f(CW\*(C`printf\*(C'\fR، \f(CW\*(C`scanf\*(C'\fR و غیره را بررسی می‌کند تا اطمینان حاصل شود که آرگومان‌های ارائه‌شده دارای انواع متناسب با رشته قالب تعیین‌شده هستند، و تبدیل‌های مشخص‌شده در رشته قالب منطقی می‌باشند. این بررسی شامل توابع استاندارد، و توابع دیگری است که با مشخصه‌های قالب در خانواده‌های \f(CW\*(C`printf\*(C'\fR، \&\f(CW\*(C`scanf\*(C'\fR، \f(CW\*(C`strftime\*(C'\fR و \f(CW\*(C`strfmon\*(C'\fR (یک افزونه X/Open که در استاندارد C وجود ندارد) مشخص شده‌اند (یا سایر خانواده‌های مختص معماری هدف). این‌که کدام توابع بدون تعیین مشخصه‌های قالب بررسی می‌شوند به نسخه استاندارد انتخاب‌شده بستگی دارد، و چنین بررسی‌هایی برای توابع فاقد مشخصه صریح، توسط \&\fB\-ffreestanding\fR یا \fB\-fno\-builtin\fR غیرفعال می‌شوند.
.Sp
قالب‌ها در برابر ویژگی‌های قالبی پشتیبانی‌شده توسط GNU libc نسخه 2.2 بررسی می‌شوند. این موارد شامل تمامی قابلیت‌های ISO C90 و C99، و همچنین ویژگی‌هایی از Single Unix Specification و برخی افزونه‌های BSD و GNU است. سایر پیاده‌سازی‌های کتابخانه ممکن است از تمام این قابلیت‌ها پشتیبانی نکنند؛ GCC از هشدار دادن درباره ویژگی‌هایی که فراتر از محدودیت‌های یک کتابخانه خاص هستند پشتیبانی نمی‌کند. با این حال، اگر \fB\-Wpedantic\fR به همراه \fB\-Wformat\fR استفاده شود، هشدارهایی درباره ویژگی‌های قالبی که در نسخه استاندارد انتخابی وجود ندارند ارائه می‌شود (اما نه برای قالب‌های \f(CW\*(C`strfmon\*(C'\fR، زیرا در هیچ نسخه‌ای از استاندارد C وجود ندارند).
.RS 4.IP \fB\-Wformat=1\fR 4
.IX Item "-Wformat=1"
.PD 0
.IP \fB\-Wformat\fR 4
.IX Item "-Wformat"
.PD
گزینهٔ \fB\-Wformat\fR معادل \fB\-Wformat=1\fR است و
\&\fB\-Wno\-format\fR معادل \fB\-Wformat=0\fR می‌باشد. از آنجا که
\&\fB\-Wformat\fR همچنین آرگومان‌های فرمت null را برای چندین
تابع بررسی می‌کند، \&\fB\-Wformat\fR متضمن \fB\-Wnonnull\fR نیز هست. برخی از
جنبه‌های این سطح از بررسی فرمت را می‌توان با این
گزینه‌ها غیرفعال کرد: \fB\-Wno\-format\-contains\-nul\fR، \fB\-Wno\-format\-diag\fR،
\&\fB\-Wno\-format\-extra\-args\fR و \fB\-Wno\-format\-zero\-length\fR.
\&\fB\-Wformat\fR توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wformat=2\fR 4
.IX Item "-Wformat=2"
فعال‌سازی \fB\-Wformat\fR به‌همراه بررسی‌های فرمت تکمیلی. در حال حاضر
معادل با \fB\-Wformat \-Wformat\-nonliteral \-Wformat\-security
\&\-Wformat\-y2k\fR است.
.RE
.RS 4
.RE
.IP \fB\-Wno\-format\-contains\-nul\fR 4
.IX Item "-Wno-format-contains-nul"
در صورت تعیین \fB\-Wformat\fR، دربارهٔ رشته‌های فرمتی که
حاوی بایت‌های NUL هستند هشدار نده.
.IP \fB\-Wno\-format\-diag\fR 4
.IX Item "-Wno-format-diag"
در صورت تعیین \fB\-Wformat\fR، دربارهٔ رشته‌های فرمتی که
برای پیام‌های تشخیصی GCC نامناسب هستند هشدار نده.
.IP \fB\-Wno\-format\-extra\-args\fR 4
.IX Item "-Wno-format-extra-args"
در صورت تعیین \fB\-Wformat\fR، دربارهٔ آرگومان‌های اضافی ارائه‌شده به یک
تابع فرمت \&\f(CW\*(C`printf\*(C'\fR یا \f(CW\*(C`scanf\*(C'\fR هشدار نده. استاندارد C مشخص می‌کند
که چنین آرگومان‌هایی نادیده گرفته می‌شوند.
.Sp
در جاهایی که آرگومان‌های استفاده‌نشده میان آرگومان‌های استفاده‌شده‌ای قرار می‌گیرند
که با مشخص‌کننده‌های شماره عملوند \fB$\fR تعیین شده‌اند، معمولاً
همچنان هشدار داده می‌شود؛ زیرا پیاده‌سازی نمی‌تواند بداند برای نادیده گرفتن
آرگومان‌های استفاده‌نشده چه نوعی را باید به \f(CW\*(C`va_arg\*(C'\fR ارسال کند. با این حال،
در مورد فرمت‌های \f(CW\*(C`scanf\*(C'\fR، چنانچه تمام آرگومان‌های استفاده‌نشده
اشاره‌گر باشند این گزینه هشدار را متوقف می‌کند، زیرا
مشخصات Single Unix بیان می‌کند که چنین آرگومان‌های استفاده‌نشده‌ای مجاز هستند.
.IP \fB\-Wformat\-overflow\fR 4
.IX Item "-Wformat-overflow"
.PD 0
.IP \fB\-Wformat\-overflow=\fR\fIlevel\fR 4
.IX Item "-Wformat-overflow=level"
.PD
دربارهٔ فراخوانی توابع ورودی/خروجی قالب‌بندی‌شده مانند \f(CW\*(C`sprintf\*(C'\fR
و \f(CW\*(C`vsprintf\*(C'\fR که ممکن است باعث سرریز بافر مقصد شوند هشدار بده. هنگامی که
تعداد دقیق بایت‌های نوشته‌شده توسط یک راهنمای فرمت را نتوان
در زمان کامپایل مشخص کرد، این مقدار بر اساس روش‌های اکتشافی که به
آرگومان \&\fIlevel\fR و بهینه‌سازی وابسته هستند تخمین زده می‌شود. اگرچه فعال کردن
بهینه‌سازی در اکثر موارد دقت هشدار را بهبود می‌بخشد، اما ممکن است
منجر به هشدارهای مثبت کاذب نیز بشود.
.RS 4
.IP \fB\-Wformat\-overflow\fR 4
.IX Item "-Wformat-overflow"
.PD 0
.IP \fB\-Wformat\-overflow=1\fR 4
.IX Item "-Wformat-overflow=1"
.PD
سطح \fI1\fR از \fB\-Wformat\-overflow\fR که با \fB\-Wformat\fR فعال می‌شود،
رویکردی محافظه‌کارانه را به‌کار می‌گیرد که تنها دربارهٔ فراخوانی‌هایی هشدار می‌دهد که
به احتمال زیاد باعث سرریز بافر می‌شوند. در این سطح، فرض می‌شود آرگومان‌های
عددی برای راهنماهای فرمت با مقادیر نامعلوم دارای مقدار یک هستند، و
رشته‌های با طول نامعلوم خالی فرض می‌شوند. آرگومان‌های عددی که مشخص است
به زیرمجموعه‌ای محدود از محدودهٔ نوع داده‌شان محدود شده‌اند، یا آرگومان‌های رشته‌ای
که خروجی آن‌ها چه توسط دقت راهنما یا مجموعه‌ای متناهی از لیترال‌های رشته‌ای
محدود شده است، فرض می‌شوند مقداری را در آن محدوده اختیار کنند که به
بیشترین تعداد بایت در خروجی منجر شود. برای مثال، فراخوانی \f(CW\*(C`sprintf\*(C'\fR
در زیر اخطار دریافت می‌کند زیرا حتی با برابر بودن هر دو \fIa\fR و \fIb\fR با صفر،
نویسهٔ پایانی NUL (\f(CW\*(Aq\e0\*(Aq\fR) که توسط تابع به بافر مقصد اضافه می‌شود،
فراتر از انتهای آن نوشته خواهد شد. افزایش اندازهٔ بافر به میزان تنها
یک بایت برای جلوگیری از هشدار کافی است، هرچند ممکن است برای جلوگیری
از سرریز کافی نباشد.
.Sp
.Vb 5
\&        void f (int a, int b)
\&        {
\&          char buf [13];
\&          sprintf (buf, "a = %i, b = %i\en", a, b);
\&        }
.Ve
.IP \fB\-Wformat\-overflow=2\fR 4
.IX Item "-Wformat-overflow=2"
سطح \fI2\fR همچنین دربارهٔ فراخوانی‌هایی هشدار می‌دهد که با در نظر گرفتن
آرگومانی با طول یا بزرگی کافی ممکن است باعث سرریز بافر مقصد شوند. در سطح
\&\fI2\fR، برای آرگومان‌های عددی نامعلوم کمترین مقدار قابل‌نمایش برای انواع
علامت‌دار با دقتی بیشتر از ۱ و در غیر این صورت بیشترین مقدار قابل‌نمایش در نظر
گرفته می‌شود. آرگومان‌های رشته‌ای نامعلوم که طول آن‌ها را نتوان محدود به دقت راهنما،
یا مجموعه‌ای متناهی از لیترال‌های رشته‌ای که ممکن است ارزیابی شوند، یا آرایهٔ
نویسه‌ای که ممکن است به آن اشاره کنند فرض کرد، ۱ نویسه در نظر گرفته می‌شوند.
.Sp
در سطح \fI2\fR، فراخوانی در مثال بالا دوباره تشخیص داده می‌شود، اما
این بار به این دلیل که اگر \fIa\fR برابر با یک مقدار ۳۲\-بیتی \f(CW\*(C`INT_MIN\*(C'\fR باشد، نخستین
راهنمای \&\f(CW%i\fR برخی از ارقام خود را فراتر از انتهای بافر مقصد خواهد نوشت.
برای ایمن ساختن این فراخوانی صرف‌نظر از مقادیر دو متغیر، اندازهٔ بافر مقصد
باید حداقل به ۳۴ بایت افزایش یابد. GCC حداقل اندازهٔ مورد نیاز بافر را
در یک یادداشت اطلاعاتی پس از هشدار درج می‌کند.
.Sp
یک جایگزین برای افزایش اندازهٔ بافر مقصد، محدود کردن دامنهٔ مقادیر
فرمت‌شده است. بیشینهٔ طول آرگومان‌های رشته‌ای را می‌توان با مشخص کردن دقت
در راهنمای فرمت محدود کرد. هنگامی که بتوان فرض کرد آرگومان‌های عددی
راهنماهای فرمت به مقداری کمتر از دقت نوع خود محدود شده‌اند، انتخاب
یک اصلاح‌کنندهٔ طول مناسب برای مشخص‌کنندهٔ فرمت، اندازهٔ بافر مورد نیاز را
کاهش خواهد داد. برای نمونه، اگر در مثال بالا بتوان فرض کرد که \fIa\fR و \fIb\fR
در محدودهٔ دقت نوع \f(CW\*(C`short int\*(C'\fR قرار دارند، استفاده از راهنمای فرمت
\f(CW%hi\fR یا تبدیل نوع (cast) آرگومان به \f(CW\*(C`short\*(C'\fR، بیشینهٔ اندازهٔ
مورد نیاز بافر را به ۲۴ بایت کاهش می‌دهد.
.Sp
.Vb 5
\&        void f (int a, int b)
\&        {
\&          char buf [23];
\&          sprintf (buf, "a = %hi, b = %i\en", a, (short)b);
\&        }
.Ve
.RE
.RS 4
.RE
.IP \fB\-Wno\-format\-zero\-length\fR 4
.IX Item "-Wno-format-zero-length"
در صورت تعیین \fB\-Wformat\fR، دربارهٔ فرمت‌های با طول صفر هشدار نده.
استاندارد C مشخص می‌کند که فرمت‌های با طول صفر مجاز هستند.
.IP \fB\-Wformat\-nonliteral\fR 4
.IX Item "-Wformat-nonliteral"
در صورت تعیین \fB\-Wformat\fR، همچنین در صورتی که رشتهٔ فرمت یک لیترال
رشته‌ای نباشد و در نتیجه نتوان آن را بررسی کرد هشدار بده، مگر اینکه تابع
فرمت، آرگومان‌های فرمت خود را به‌عنوان یک \f(CW\*(C`va_list\*(C'\fR دریافت کند.
.IP \fB\-Wformat\-security\fR 4
.IX Item "-Wformat-security"
در صورت تعیین \fB\-Wformat\fR، همچنین دربارهٔ استفاده از توابع فرمتی
که بیانگر مشکلات امنیتی احتمالی هستند هشدار بده. در حال حاضر، این گزینه
دربارهٔ فراخوانی توابع \f(CW\*(C`printf\*(C'\fR و \f(CW\*(C`scanf\*(C'\fR در مواردی که رشتهٔ
فرمت یک لیترال رشته‌ای نیست و هیچ آرگومان فرمتی وجود ندارد (مانند
\f(CW\*(C`printf (foo);\*(C'\fR) هشدار می‌دهد. اگر رشتهٔ فرمت از ورودی غیرقابل‌اعتماد
آمده باشد و شامل \fR\f(CB%n\fR\fB\fR باشد، این می‌تواند یک حفرهٔ امنیتی باشد. (این
هشدار در حال حاضر زیرمجموعه‌ای از مواردی است که \fB\-Wformat\-nonliteral\fR
دربارهٔ آن‌ها هشدار می‌دهد، اما در آینده ممکن است هشدارهایی به \fB\-Wformat\-security\fR
اضافه شوند که در \fB\-Wformat\-nonliteral\fR گنجانده نشده‌اند.)
.IP \fB\-Wformat\-signedness\fR 4
.IX Item "-Wformat-signedness"
در صورت تعیین \fB\-Wformat\fR، همچنین اگر رشتهٔ فرمت به یک آرگومان
بدون علامت (unsigned) نیاز داشته باشد و آرگومان علامت‌دار باشد، یا بالعکس، هشدار بده.
.IP \fB\-Wformat\-truncation\fR 4
.IX Item "-Wformat-truncation"
.PD 0
.IP \fB\-Wformat\-truncation=\fR\fIlevel\fR 4
.IX Item "-Wformat-truncation=level"
.PD
دربارهٔ فراخوانی توابع ورودی/خروجی قالب‌بندی‌شده مانند \f(CW\*(C`snprintf\*(C'\fR
و \f(CW\*(C`vsnprintf\*(C'\fR که ممکن است منجر به کوتاه‌سازی (truncation) خروجی شوند
هشدار بده. هنگامی که تعداد دقیق بایت‌های نوشته‌شده توسط یک راهنمای فرمت
را نتوان در زمان کامپایل مشخص کرد، این مقدار بر اساس روش‌های اکتشافی که
به آرگومان \fIlevel\fR و بهینه‌سازی وابسته‌اند تخمین زده می‌شود. اگرچه فعال‌سازی
بهینه‌سازی در اکثر موارد دقت هشدار را بهبود می‌بخشد، اما ممکن است منجر به
هشدارهای مثبت کاذب نیز بشود. به‌جز مواردی که خلاف آن ذکر شده باشد، این
گزینه از همان منطق \fB\-Wformat\-overflow\fR استفاده می‌کند.
.RS 4
.IP \fB\-Wformat\-truncation\fR 4
.IX Item "-Wformat-truncation"
.PD 0
.IP \fB\-Wformat\-truncation=1\fR 4
.IX Item "-Wformat-truncation=1"
.PD
سطح \fI1\fR از \fB\-Wformat\-truncation\fR که توسط \fB\-Wformat\fR فعال می‌شود،
رویکردی محافظه‌کارانه را به‌کار می‌گیرد که تنها دربارهٔ فراخوانی توابع دارای
مرزبندی هشدار می‌دهد که مقدار بازگشتی آن‌ها استفاده نشده است و به احتمال
زیاد منجر به کوتاه‌سازی خروجی می‌شوند.
.IP \fB\-Wformat\-truncation=2\fR 4
.IX Item "-Wformat-truncation=2"
سطح \fI2\fR همچنین دربارهٔ فراخوانی توابع دارای مرزبندی هشدار می‌دهد که
مقدار بازگشتی آن‌ها استفاده شده است و با در نظر گرفتن آرگومانی با طول یا
بزرگی کافی ممکن است منجر به کوتاه‌سازی خروجی شوند.
.RE
.RS 4
.RE.IP \fB\-Wformat\-y2k\fR 4
.IX Item "-Wformat-y2k"
اگر \fB\-Wformat\fR مشخص شده باشد، دربارهٔ قالب‌های \f(CW\*(C`strftime\*(C'\fR که ممکن است تنها یک سال دو رقمی تولید کنند نیز هشدار می‌دهد.
.IP \fB\-Wnonnull\fR 4
.IX Item "-Wnonnull"
دربارهٔ ارسال اشاره‌گر تهی (null pointer) برای آرگومان‌هایی که با صفت (attribute) تابعیِ \f(CW\*(C`nonnull\*(C'\fR به‌عنوان نیازمند مقداری غیرتهی نشانه‌گذاری شده‌اند، هشدار می‌دهد.
.Sp
\&\fB\-Wnonnull\fR در \fB\-Wall\fR و \fB\-Wformat\fR گنجانده شده است. می‌توان آن را با گزینهٔ \fB\-Wno\-nonnull\fR غیرفعال کرد.
.IP \fB\-Wnonnull\-compare\fR 4
.IX Item "-Wnonnull-compare"
هنگام مقایسهٔ یک آرگومان نشانه‌گذاری‌شده با صفت تابعی \f(CW\*(C`nonnull\*(C'\fR با مقدار null در درون تابع، هشدار می‌دهد.
.Sp
\&\fB\-Wnonnull\-compare\fR در \fB\-Wall\fR گنجانده شده است. می‌توان آن را با گزینهٔ \fB\-Wno\-nonnull\-compare\fR غیرفعال کرد.
.IP \fB\-Wnull\-dereference\fR 4
.IX Item "-Wnull-dereference"
اگر کامپایلر مسیرهایی را شناسایی کند که به دلیل ارجاع‌زدایی از یک اشاره‌گر تهی (null pointer) موجب رفتار نادرست یا تعریف‌نشده (undefined behavior) می‌شوند، هشدار می‌دهد. این گزینه تنها زمانی فعال است که \fB\-fdelete\-null\-pointer\-checks\fR فعال باشد، که در بیشتر مقصدها (targets) با بهینه‌سازی‌ها فعال می‌شود. دقت هشدارها به گزینه‌های بهینه‌سازیِ استفاده‌شده بستگی دارد.
.IP \fB\-Wno\-musttail\-local\-addr\fR 4
.IX Item "-Wno-musttail-local-addr"
دربارهٔ ارسال یک اشاره‌گر (یا در C++، یک ارجاع) به یک متغیر محلی یا برچسب به آرگومانی از یک فراخوانی \f(CW\*(C`musttail\*(C'\fR هشدار نمی‌دهد. این متغیرها پیش از دستور فراخوانی دمی (tail call) از محدوده (scope) خارج می‌شوند.
.IP \fB\-Wmaybe\-musttail\-local\-addr\fR 4
.IX Item "-Wmaybe-musttail-local-addr"
هنگامی که نشانی یک متغیر محلی بتواند به یک فراخوانی \f(CW\*(C`musttail\*(C'\fR فرار کند (escape)، هشدار می‌دهد، مگر آنکه پیش از فراخوانی \f(CW\*(C`musttail\*(C'\fR از محدوده خارج شده باشد.
.Sp
.Vb 1
\&        int foo (int *);
\&        
\&        int
\&        bar (int *x)
\&        {
\&          if (x[0] == 1)
\&            {
\&              int a = 42;
\&              foo (&a);
\&              /* Without the C<musttail> attribute this call would not
\&                 be tail called, because address of the C<a> variable escapes
\&                 and the second foo call could dereference it.  With the attribute
\&                 the local variables are assumed to go out of scope immediately
\&                 before the tail call instruction and the compiler warns about
\&                 this.  */
\&              [[gnu::musttail]] return foo (nullptr);
\&            }
\&          else
\&            {
\&              {
\&                int a = 42;
\&                foo (&a);
\&              }
\&              /* The C<a> variable isn\*(Aqt already in scope, so even when it
\&                 escaped, even without C<musttail> attribute it would be
\&                 undefined behavior to dereference it and the compiler could
\&                 turn this into a tail call.  No warning is diagnosed here.  */
\&              [[gnu::musttail]] return foo (nullptr);
\&            }
\&        }
.Ve
.Sp
این هشدار با \fB\-Wextra\fR فعال می‌شود.
.IP "\fB\-Wnrvo\fR (تنها C++ و Objective\-C++)" 4
.IX Item "-Wnrvo (C++ and Objective-C++ only)"
اگر کامپایلر کپی از یک متغیر محلی به مقدار بازگشتی یک تابع را در زمینه‌ای که توسط [class.copy.elision] مجاز دانسته شده حذف نکند (elide نکند)، هشدار می‌دهد. این حذف کپی معمولاً با نام بهینه‌سازی مقدار بازگشتی نام‌دار (Named Return Value Optimization) شناخته می‌شود. برای نمونه، در مثال زیر کامپایلر نمی‌تواند کپی‌ها را از هر دوی v1 و v2 حذف کند، بنابراین هیچ‌کدام را حذف نمی‌کند.
.Sp
.Vb 7
\&        std::vector<int> f()
\&        {
\&          std::vector<int> v1, v2;
\&          // ...
\&          if (cond) return v1;
\&          else return v2; // warning: not eliding copy
\&        }
.Ve
.IP \fB\-Winfinite\-recursion\fR 4
.IX Item "-Winfinite-recursion"
دربارهٔ فراخوانی‌های بازگشتیِ نامحدود هشدار می‌دهد. این هشدار در همهٔ سطوح بهینه‌سازی مؤثر است، اما برای تشخیص بازگشت نامحدود در فراخوانی‌های بین دو یا چند تابع، به بهینه‌سازی نیاز دارد.
\&\fB\-Winfinite\-recursion\fR در \fB\-Wall\fR گنجانده شده است.
.Sp
با \fB\-Wanalyzer\-infinite\-recursion\fR مقایسه شود که عیب‌یابی مشابهی را ارائه می‌دهد، اما به شیوه‌ای متفاوت پیاده‌سازی شده است (به‌عنوان بخشی از \fB\-fanalyzer\fR).
.IP "\fB\-Winit\-self\fR (تنها C، C++، Objective\-C و Objective\-C++)" 4
.IX Item "-Winit-self (C, C++, Objective-C and Objective-C++ only)"
دربارهٔ متغیرهای مقداردهی‌نشده‌ای که با خودشان مقداردهی اولیه می‌شوند، هشدار می‌دهد. توجه داشته باشید که این گزینه فقط همراه با گزینهٔ \fB\-Wuninitialized\fR قابل استفاده است.
.Sp
برای مثال، GCC در قطعه‌کد زیر، دربارهٔ مقداردهی‌نشده بودن \f(CW\*(C`i\*(C'\fR تنها زمانی هشدار می‌دهد که \fB\-Winit\-self\fR مشخص شده باشد:
.Sp
.Vb 5
\&        int f()
\&        {
\&          int i = i;
\&          return i;
\&        }
.Ve
.Sp
این هشدار با \fB\-Wall\fR در C++ فعال می‌شود.
.IP "\fB\-Wno\-implicit\-int\fR (تنها C و Objective\-C)" 4
.IX Item "-Wno-implicit-int (C and Objective-C only)"
این گزینه هشدارهای مربوط به زمانی را که یک اعلان نوعی را مشخص نمی‌کند، کنترل می‌کند. این هشدار به‌طور پیش‌فرض، به‌عنوان یک خطا (error)، در گویش‌های C99 و نسخه‌های جدیدتر C، و همچنین توسط \fB\-Wall\fR فعال است. این خطا می‌تواند با استفاده از \fB\-fpermissive\fR (همراه با برخی خطاهای دیگر) یا صرفاً برای همین خطا، با \fB\-Wno\-error=implicit\-int\fR به یک هشدار تنزل یابد.
.Sp
این هشدار توسط \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد.
.IP "\fB\-Wno\-implicit\-function\-declaration\fR (تنها C و Objective\-C)" 4
.IX Item "-Wno-implicit-function-declaration (C and Objective-C only)"
این گزینه هشدارهای مربوط به زمانی را که یک تابع پیش از اعلان شدن استفاده می‌شود، کنترل می‌کند. این هشدار به‌طور پیش‌فرض، به‌عنوان یک خطا، در گویش‌های C99 و نسخه‌های جدیدتر C، و همچنین توسط \fB\-Wall\fR فعال است. این خطا می‌تواند با استفاده از \fB\-fpermissive\fR (همراه با برخی خطاهای دیگر) یا صرفاً برای همین خطا، با \fB\-Wno\-error=implicit\-function\-declaration\fR به یک هشدار تنزل یابد.
.Sp
این هشدار توسط \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد.
.IP "\fB\-Wimplicit\fR (تنها C و Objective\-C)" 4
.IX Item "-Wimplicit (C and Objective-C only)"
مشابه \fB\-Wimplicit\-int\fR و \fB\-Wimplicit\-function\-declaration\fR است. این هشدار با \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Whardened\fR 4
.IX Item "-Whardened"
زمانی که \fB\-fhardened\fR گزینه‌ای از مجموعهٔ خود را فعال نکرده باشد (که برای آن به \fB\-fhardened\fR مراجعه کنید)، هشدار می‌دهد. برای نمونه، استفادهٔ هم‌زمان از \fB\-fhardened\fR و \fB\-fstack\-protector\fR در خط فرمان باعث می‌شود \fB\-Whardened\fR هشدار دهد، زیرا \fB\-fstack\-protector\-strong\fR توسط \fB\-fhardened\fR فعال نخواهد شد.
.Sp
این هشدار به‌طور پیش‌فرض فعال است و تنها زمانی اثر دارد که \fB\-fhardened\fR فعال باشد.
.IP \fB\-Wimplicit\-fallthrough\fR 4
.IX Item "-Wimplicit-fallthrough"
\&\fB\-Wimplicit\-fallthrough\fR مشابه \fB\-Wimplicit\-fallthrough=3\fR و \fB\-Wno\-implicit\-fallthrough\fR مشابه \fB\-Wimplicit\-fallthrough=0\fR است.
.IP \fB\-Wimplicit\-fallthrough=\fR\fIn\fR 4
.IX Item "-Wimplicit-fallthrough=n"
زمانی که یک مورد switch بدون وقفه ادامه می‌یابد (fall through رخ می‌دهد)، هشدار می‌دهد. برای نمونه:
.Sp
.Vb 11
\&        switch (cond)
\&          {
\&          case 1:
\&            a = 1;
\&            break;
\&          case 2:
\&            a = 2;
\&          case 3:
\&            a = 3;
\&            break;
\&          }
.Ve
.Sp
این هشدار زمانی که آخرین دستور یک مورد نمی‌تواند بدون وقفه ادامه یابد، برای مثال وقتی که یک عبارت return یا فراخوانی تابعی که با صفت noreturn اعلان شده وجود داشته باشد، هشدار نمی‌دهد. همچنین \fB\-Wimplicit\-fallthrough=\fR دستورهای کنترل جریان، مانند ifها را نیز در نظر می‌گیرد و تنها در موارد مقتضی هشدار می‌دهد. برای نمونه:
.Sp
.Vb 10
\&        switch (cond)
\&          {
\&          case 1:
\&            if (i > 3) {
\&              bar (5);
\&              break;
\&            } else if (i < 1) {
\&              bar (0);
\&            } else
\&              return;
\&          default:
\&            ...
\&          }
.Ve
.Sp
از آنجا که در مواردی ادامه‌یافتن خودکار یک مورد switch مورد نیاز است، GCC صفتی به نام \f(CW\*(C`_\|_attribute_\|_ ((fallthrough))\*(C'\fR ارائه می‌دهد که باید به همراه یک دستور پوچ (null statement) استفاده شود تا از هشداری که در حالت عادی رخ می‌داد جلوگیری کند:
.Sp.Vb 8
\&        switch (cond)
\&          {
\&          case 1:
\&            bar (0);
\&            _\|_attribute_\|_ ((fallthrough));
\&          default:
\&            ...
\&          }
.Ve
.Sp
استانداردهای C++17 و C23 روشی استاندارد برای نادیده‌گرفتن هشدار \fB\-Wimplicit\-fallthrough\fR
با استفاده از \f(CW\*(C`[[fallthrough]];\*(C'\fR به جای صفت GNU ارائه می‌دهند. در C++11
یا C++14 کاربران می‌توانند از \f(CW\*(C`[[gnu::fallthrough]];\*(C'\fR که یک افزونهٔ GNU است استفاده کنند.
به جای این صفت‌ها، همچنین می‌توان یک کامنت fallthrough برای فرونشاندن هشدار
اضافه کرد. تمام بدنهٔ کامنت به سبک C یا C++ باید با عبارت‌های باقاعدهٔ مشخص‌شده
در زیر مطابقت داشته باشد. آرگومان گزینه \fIn\fR مشخص می‌کند چه نوع کامنت‌هایی
پذیرفته می‌شوند:
.RS 4
.IP "*<\fB\-Wimplicit\-fallthrough=0\fR هشدار را به‌کلی غیرفعال می‌کند.>" 4
.IX Item "*<-Wimplicit-fallthrough=0 disables the warning altogether.>"
.PD 0
.ie n .IP "*<\fB\-Wimplicit\-fallthrough=1\fR با عبارت باقاعدهٔ "".*"" مطابقت دارد؛>" 4
.el .IP "*<\fB\-Wimplicit\-fallthrough=1\fR با عبارت باقاعدهٔ \f(CW.*\fR مطابقت دارد؛>" 4
.IX Item "*<-Wimplicit-fallthrough=1 matches .* regular>"
.PD
هر کامنتی به عنوان کامنت fallthrough استفاده می‌شود.
.IP "*<\fB\-Wimplicit\-fallthrough=2\fR بدون حساسیت به بزرگی و کوچکی حروف با>" 4
.IX Item "*<-Wimplicit-fallthrough=2 case insensitively matches>"
عبارت باقاعدهٔ \&\f(CW\*(C`.*falls?[ \et\-]*thr(ough|u).*\*(C'\fR مطابقت پیدا می‌کند.
.IP "*<\fB\-Wimplicit\-fallthrough=3\fR با حساسیت به بزرگی و کوچکی حروف با یکی از>" 4
.IX Item "*<-Wimplicit-fallthrough=3 case sensitively matches one of the>"
عبارت‌های باقاعدهٔ زیر مطابقت پیدا می‌کند:
.RS 4
.ie n .IP "*<""\-fallthrough"">" 4
.el .IP *<\f(CW\-fallthrough\fR> 4
.IX Item "*<-fallthrough>"
.PD 0
.ie n .IP "*<""@fallthrough@"">" 4
.el .IP *<\f(CW@fallthrough@\fR> 4
.IX Item "*<@fallthrough@>"
.ie n .IP "*<""lint \-fallthrough[ \et]*"">" 4
.el .IP "*<\f(CWlint \-fallthrough[ \et]*\fR>" 4
.IX Item "*<lint -fallthrough[ t]*>"
.ie n .IP "*<""[ \et.!]*(ELSE,? |INTENTIONAL(LY)? )?FALL(S | |\-)?THR(OUGH|U)[ \et.!]*(\-[^\en\er]*)?"">" 4
.el .IP "*<\f(CW[ \et.!]*(ELSE,? |INTENTIONAL(LY)? )?FALL(S | |\-)?THR(OUGH|U)[ \et.!]*(\-[^\en\er]*)?\fR>" 4
.IX Item "*<[ t.!]*(ELSE,? |INTENTIONAL(LY)? )?FALL(S | |-)?THR(OUGH|U)[ t.!]*(-[^nr]*)?>"
.ie n .IP "*<""[ \et.!]*(Else,? |Intentional(ly)? )?Fall((s | |\-)[Tt]|t)hr(ough|u)[ \et.!]*(\-[^\en\er]*)?"">" 4
.el .IP "*<\f(CW[ \et.!]*(Else,? |Intentional(ly)? )?Fall((s | |\-)[Tt]|t)hr(ough|u)[ \et.!]*(\-[^\en\er]*)?\fR>" 4
.IX Item "*<[ t.!]*(Else,? |Intentional(ly)? )?Fall((s | |-)[Tt]|t)hr(ough|u)[ t.!]*(-[^nr]*)?>"
.ie n .IP "*<""[ \et.!]*([Ee]lse,? |[Ii]ntentional(ly)? )?fall(s | |\-)?thr(ough|u)[ \et.!]*(\-[^\en\er]*)?"">" 4
.el .IP "*<\f(CW[ \et.!]*([Ee]lse,? |[Ii]ntentional(ly)? )?fall(s | |\-)?thr(ough|u)[ \et.!]*(\-[^\en\er]*)?\fR>" 4
.IX Item "*<[ t.!]*([Ee]lse,? |[Ii]ntentional(ly)? )?fall(s | |-)?thr(ough|u)[ t.!]*(-[^nr]*)?>"
.PD
.RE
.RS 4
.RE
.IP "*<\fB\-Wimplicit\-fallthrough=4\fR با حساسیت به بزرگی و کوچکی حروف با یکی از>" 4
.IX Item "*<-Wimplicit-fallthrough=4 case sensitively matches one of the>"
عبارت‌های باقاعدهٔ زیر مطابقت پیدا می‌کند:
.RS 4
.ie n .IP "*<""\-fallthrough"">" 4
.el .IP *<\f(CW\-fallthrough\fR> 4
.IX Item "*<-fallthrough>"
.PD 0
.ie n .IP "*<""@fallthrough@"">" 4
.el .IP *<\f(CW@fallthrough@\fR> 4
.IX Item "*<@fallthrough@>"
.ie n .IP "*<""lint \-fallthrough[ \et]*"">" 4
.el .IP "*<\f(CWlint \-fallthrough[ \et]*\fR>" 4
.IX Item "*<lint -fallthrough[ t]*>"
.ie n .IP "*<""[ \et]*FALLTHR(OUGH|U)[ \et]*"">" 4
.el .IP "*<\f(CW[ \et]*FALLTHR(OUGH|U)[ \et]*\fR>" 4
.IX Item "*<[ t]*FALLTHR(OUGH|U)[ t]*>"
.PD
.RE
.RS 4
.RE
.IP "*<\fB\-Wimplicit\-fallthrough=5\fR هیچ کامنتی را به‌عنوان کامنت fallthrough>" 4
.IX Item "*<-Wimplicit-fallthrough=5 doesn't recognize any comments as>"
شناسایی نمی‌کند؛ تنها صفت‌ها هشدار را غیرفعال می‌کنند.
.RE
.RS 4
.Sp
کامنت باید پس از فاصله‌های خالی اختیاری و کامنت‌های دیگر، با کلمات کلیدی
\f(CW\*(C`case\*(C'\fR یا \f(CW\*(C`default\*(C'\fR یا با یک برچسب کاربر که پیش از یک برچسب
\&\f(CW\*(C`case\*(C'\fR یا \f(CW\*(C`default\*(C'\fR قرار دارد دنبال شود.
.Sp
.Vb 8
\&        switch (cond)
\&          {
\&          case 1:
\&            bar (0);
\&            /* FALLTHRU */
\&          default:
\&            ...
\&          }
.Ve
.Sp
هشدار \fB\-Wimplicit\-fallthrough=3\fR توسط \fB\-Wextra\fR فعال می‌شود.
.RE
.IP "\fB\-Wno\-if\-not\-aligned\fR (فقط C، C++، Objective\-C و Objective\-C++)" 4
.IX Item "-Wno-if-not-aligned (C, C++, Objective-C and Objective-C++ only)"
کنترل می‌کند که آیا هشدارهای صادرشده توسط صفت \f(CW\*(C`warn_if_not_aligned\*(C'\fR
باید صادر شوند یا خیر. این هشدارها به‌طور پیش‌فرض فعال هستند.
.IP "\fB\-Wignored\-qualifiers\fR (فقط C و C++)" 4
.IX Item "-Wignored-qualifiers (C and C++ only)"
اگر نوع بازگشتی یک تابع دارای یک توصیف‌کنندهٔ نوع مانند \f(CW\*(C`const\*(C'\fR باشد،
هشدار می‌دهد. در ISO C چنین توصیف‌کنندهٔ نوعی هیچ اثری ندارد،
زیرا مقدار بازگردانده‌شده توسط تابع یک lvalue نیست.
در C++، این هشدار تنها برای انواع اسکالر یا \f(CW\*(C`void\*(C'\fR صادر می‌شود.
استاندارد ISO C انواع بازگشتی \f(CW\*(C`void\*(C'\fR با توصیف‌کننده را در تعاریف تابع
ممنوع کرده است، بنابراین چنین انواع بازگشتی حتی بدون این گزینه نیز همیشه یک
هشدار دریافت می‌کنند.
.Sp
این هشدار همچنین توسط \fB\-Wextra\fR فعال می‌شود.
.IP "\fB\-Wno\-ignored\-attributes\fR (فقط C و C++)" 4
.IX Item "-Wno-ignored-attributes (C and C++ only)"
این گزینه هشدارهای مربوط به نادیده گرفته شدن یک صفت را کنترل می‌کند.
این گزینه با گزینهٔ
\&\fB\-Wattributes\fR متفاوت است، از این نظر که هر زمان کامپایلر تصمیم بگیرد
یک صفت را کنار بگذارد هشدار می‌دهد، نه این‌که صفت ناشناخته باشد یا در جای
نادرستی استفاده شده باشد و غیره. این هشدار به‌طور پیش‌فرض فعال است.
.IP \fB\-Wmain\fR 4
.IX Item "-Wmain"
اگر نوع تابع \f(CW\*(C`main\*(C'\fR مشکوک باشد، هشدار می‌دهد. \f(CW\*(C`main\*(C'\fR باید
تابعی با پیوند خارجی (external linkage) باشد که int برمی‌گرداند و صفر،
دو یا سه آرگومان با انواع مناسب دریافت می‌کند. این هشدار
در C++ به‌طور پیش‌فرض فعال است و توسط \fB\-Wall\fR
یا \fB\-Wpedantic\fR نیز فعال می‌شود.
.Sp
این هشدار توسط \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد.
.IP "\fB\-Wmisleading\-indentation\fR (فقط C و C++)" 4
.IX Item "-Wmisleading-indentation (C and C++ only)"
هنگامی که میزان تورفتگی کد نشان‌دهندهٔ ساختار بلوک نیست، هشدار می‌دهد.
به‌طور مشخص، برای عبارت‌های \f(CW\*(C`if\*(C'\fR، \f(CW\*(C`else\*(C'\fR، \f(CW\*(C`while\*(C'\fR و
\&\f(CW\*(C`for\*(C'\fR که دارای دستور مشروطِ بدون آکولاد هستند و به دنبال آن‌ها یک دستور
غیرمشروط با همان میزان تورفتگی آمده باشد، هشدار صادر می‌شود.
.Sp
در مثال زیر، فراخوانی «bar» به شکلی گمراه‌کننده دارای تورفتگی است، به طوری که گویی
تحت حفاظت شرط «if» قرار دارد.
.Sp
.Vb 3
\&          if (some_condition ())
\&            foo ();
\&            bar ();  /* Gotcha: this is not guarded by the "if".  */
.Ve
.Sp
در صورت وجود ترکیب تب‌ها و فاصله‌ها، این هشدار از گزینهٔ
\&\fB\-ftabstop=\fR برای تعیین تراز بودن دستورها استفاده می‌کند
(پیش‌فرض 8 است).
.Sp
این هشدار برای کدهایی که شامل منطق چندخطی پیش‌پردازنده هستند
(مانند مثال زیر) صادر نمی‌شود.
.Sp
.Vb 6
\&          if (flagA)
\&            foo (0);
\&        #if SOME_CONDITION_THAT_DOES_NOT_HOLD
\&          if (flagB)
\&        #endif
\&            foo (1);
.Ve
.Sp
این هشدار پس از یک دستورالعمل \f(CW\*(C`#line\*(C'\fR صادر نمی‌شود، زیرا این دستور معمولاً
نشان‌دهندهٔ کد به‌طور خودکار تولیدشده است و هیچ فرضی دربارهٔ ساختار فایلی
که دستورالعمل به آن ارجاع می‌دهد نمی‌توان داشت.
.Sp
این هشدار در C و C++ توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wmissing\-attributes\fR 4
.IX Item "-Wmissing-attributes"
هنگامی هشدار می‌دهد که اعلان یک تابع فاقد یک یا چند صفتی باشد که یک تابع مرتبط با
آن‌ها اعلان شده است و عدم وجود آن‌ها ممکن است بر درستی یا کارایی کد تولیدشده تأثیر
منفی بگذارد. برای مثال، این هشدار برای اعلان نام‌های مستعاری (aliases) صادر می‌شود
که از صفت‌ها برای مشخص کردن شرایطی کمتر محدودکننده نسبت به اهداف خود استفاده می‌کنند.
این مورد معمولاً نشان‌دهندهٔ یک فرصت بالقوه برای بهینه‌سازی است.
در مقابل، گزینهٔ \fB\-Wattribute\-alias=2\fR هشدارهایی را کنترل می‌کند
که در صورت محدودکننده‌تر بودن نام مستعار از هدف صادر می‌شوند، که می‌تواند
به تولید کد نادرست منجر شود.
صفت‌های بررسی‌شده شامل \f(CW\*(C`alloc_align\*(C'\fR، \f(CW\*(C`alloc_size\*(C'\fR،
\&\f(CW\*(C`cold\*(C'\fR، \f(CW\*(C`const\*(C'\fR، \f(CW\*(C`hot\*(C'\fR، \f(CW\*(C`leaf\*(C'\fR، \f(CW\*(C`malloc\*(C'\fR،
\&\f(CW\*(C`nonnull\*(C'\fR، \f(CW\*(C`noreturn\*(C'\fR، \f(CW\*(C`nothrow\*(C'\fR، \f(CW\*(C`pure\*(C'\fR،
\&\f(CW\*(C`returns_nonnull\*(C'\fR و \f(CW\*(C`returns_twice\*(C'\fR هستند.
.Sp
در C++، این هشدار زمانی صادر می‌شود که یک تخصیص صریح (explicit specialization)
از یک الگوی اولیه که با صفت \f(CW\*(C`alloc_align\*(C'\fR، \f(CW\*(C`alloc_size\*(C'\fR،
\&\f(CW\*(C`assume_aligned\*(C'\fR، \f(CW\*(C`format\*(C'\fR، \f(CW\*(C`format_arg\*(C'\fR، \f(CW\*(C`malloc\*(C'\fR،
یا \f(CW\*(C`nonnull\*(C'\fR اعلان شده، بدون آن صفت اعلان شود. صفت‌های \f(CW\*(C`deprecated\*(C'\fR،
\&\f(CW\*(C`error\*(C'\fR و \f(CW\*(C`warning\*(C'\fR مانع از صدور این هشدار می‌شوند.
.Sp
می‌توانید از صفت \f(CW\*(C`copy\*(C'\fR برای اعمال همان مجموعه صفت‌ها از یک اعلان
بر اعلان دیگر، بدون نیاز به برشمردن صریح آن‌ها استفاده کنید. این صفت را می‌توان
برای اعلان توابع، متغیرها یا انواع به کار برد. \fBCommon Attributes\fR.
.Sp
گزینهٔ \&\fB\-Wmissing\-attributes\fR توسط \fB\-Wall\fR فعال می‌شود.
.Sp
برای مثال، از آن‌جا که در اعلان الگوی تابع اولیهٔ زیر هم از صفت \f(CW\*(C`malloc\*(C'\fR
و هم \f(CW\*(C`alloc_size\*(C'\fR استفاده شده است، اعلان تخصیص صریح این الگو به عنوان خطا یا
هشدار گزارش می‌شود زیرا فاقد یکی از این صفت‌ها است.
.Sp.Vb 3
\&        template <class T>
\&        T* _\|_attribute_\|_ ((malloc, alloc_size (1)))
\&        allocate (size_t);
\&        
\&        template <>
\&        void* _\|_attribute_\|_ ((malloc))   // missing alloc_size
\&        allocate<void> (size_t);
.Ve
.IP \fB\-Wmissing\-braces\fR 4
.IX Item "-Wmissing-braces"
هشدار می‌دهد اگر مقداردهنده اولیه‌ی یک ساختار تجمعی (aggregate) یا union به‌طور کامل درون آکولاد قرار نگرفته باشد. در مثال زیر، مقداردهنده اولیه برای \f(CW\*(C`a\*(C'\fR کاملاً درون آکولاد قرار نگرفته است، اما برای \f(CW\*(C`b\*(C'\fR کاملاً درون آکولاد قرار دارد.
.Sp
.Vb 2
\&        int a[2][2] = { 0, 1, 2, 3 };
\&        int b[2][2] = { { 0, 1 }, { 2, 3 } };
.Ve
.Sp
این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP "\fB\-Wmissing\-include\-dirs\fR (تنها در C، C++، Objective\-C، Objective\-C++ و Fortran)" 4
.IX Item "-Wmissing-include-dirs (C, C++, Objective-C, Objective-C++ and Fortran only)"
هشدار می‌دهد اگر یک دایرکتوری include ارائه‌شده توسط کاربر وجود نداشته باشد. این گزینه به‌طور پیش‌فرض برای C، C++، Objective\-C و Objective\-C++ غیرفعال است. برای Fortran، به‌طور پیش‌فرض به‌صورت جزئی و فقط با هشدار دادن برای \-I و \-J فعال است.
.IP \fB\-Wno\-missing\-profile\fR 4
.IX Item "-Wno-missing-profile"
این گزینه هشدارهای مربوط به نبود پروفایل‌های بازخورد هنگام استفاده از گزینه
\&\fB\-fprofile\-use\fR را کنترل می‌کند.
این گزینه مواردی را تشخیص می‌دهد که بین کامپایل با \fB\-fprofile\-generate\fR و کامپایل با
\&\fB\-fprofile\-use\fR، یک تابع جدید یا فایل جدید بدون تولید مجدد پروفایل‌ها اضافه شده باشد.
در این موارد، فایل‌های داده بازخورد پروفایل به ترتیب حاوی هیچ اطلاعات بازخورد پروفایلی برای
تابع یا فایل تازه اضافه‌شده نیستند. همچنین، در حالتی که فایل‌های داده شمارش پروفایل (.gcda) حذف شوند، GCC نمی‌تواند از هیچ اطلاعات بازخورد پروفایلی استفاده کند. در تمام این موارد، هشدارهایی صادر می‌شوند تا به شما اطلاع دهند که موعد مرحله تولید پروفایل فرا رسیده است.
نادیده گرفتن این هشدار می‌تواند منجر به کدی با بهینه‌سازی ضعیف شود.
می‌توان از \&\fB\-Wno\-missing\-profile\fR برای
غیرفعال کردن این هشدار استفاده کرد، اما این کار توصیه نمی‌شود و فقط زمانی باید انجام شود
که عدم وجود داده‌های پروفایل توجیه‌پذیر باشد.
.IP \fB\-Wmismatched\-dealloc\fR 4
.IX Item "-Wmismatched-dealloc"
هشدار می‌دهد در صورت فراخوانی توابع آزادسازی حافظه با آرگومان‌های اشاره‌گری که از توابع تخصیصی برگشته‌اند که تابع اول، آزادساز مناسبی برای آن نیست. یک جفت تابع می‌توانند با استفاده از ویژگی \f(CW\*(C`malloc\*(C'\fR به‌عنوان تخصیص‌دهنده و آزادساز متناظر به یکدیگر مرتبط شوند. مگر اینکه توسط گزینه \fB\-fno\-builtin\fR غیرفعال شده باشند، توابع استاندارد \f(CW\*(C`calloc\*(C'\fR،
\&\f(CW\*(C`malloc\*(C'\fR، \f(CW\*(C`realloc\*(C'\fR و \f(CW\*(C`free\*(C'\fR، و همچنین شکل‌های متناظر آن‌ها در C++ یعنی \f(CW\*(C`operator new\*(C'\fR و \f(CW\*(C`operator delete\*(C'\fR به‌طور ضمنی به‌عنوان تخصیص‌دهنده و آزادسازهای منطبق بر هم در نظر گرفته می‌شوند. در مثال زیر، \f(CW\*(C`mydealloc\*(C'\fR آزادساز اشاره‌گرهای بازگردانده‌شده از
\&\f(CW\*(C`myalloc\*(C'\fR است.
.Sp
.Vb 1
\&        void mydealloc (void*);
\&        
\&        _\|_attribute_\|_ ((malloc (mydealloc, 1))) void*
\&        myalloc (size_t);
\&        
\&        void f (void)
\&        {
\&          void *p = myalloc (32);
\&          // ...use p...
\&          free (p);   // warning: not a matching deallocator for myalloc
\&          mydealloc (p);   // ok
\&        }
.Ve
.Sp
در C++، گزینه مرتبط \fB\-Wmismatched\-new\-delete\fR عدم تطابق‌های مربوط به \f(CW\*(C`operator new\*(C'\fR یا \f(CW\*(C`operator delete\*(C'\fR را تشخیص می‌دهد.
.Sp
گزینه \fB\-Wmismatched\-dealloc\fR در \fB\-Wall\fR گنجانده شده است.
.IP \fB\-Wmultistatement\-macros\fR 4
.IX Item "-Wmultistatement-macros"
درباره ماکروهای ناامنِ چنددستوری که به نظر می‌رسد توسط عبارتی مانند \f(CW\*(C`if\*(C'\fR، \f(CW\*(C`else\*(C'\fR، \f(CW\*(C`for\*(C'\fR، \f(CW\*(C`switch\*(C'\fR یا
\&\f(CW\*(C`while\*(C'\fR محافظت شده‌اند، اما پس از باز شدن ماکرو در واقع تنها دستور اول محافظت می‌شود، هشدار می‌دهد.
.Sp
برای مثال:
.Sp
.Vb 3
\&        #define DOIT x++; y++
\&        if (c)
\&          DOIT;
.Ve
.Sp
مقدار \f(CW\*(C`y\*(C'\fR را بدون شرط افزایش می‌دهد، نه فقط زمانی که شرط \f(CW\*(C`c\*(C'\fR برقرار باشد.
این مشکل معمولاً با قرار دادن ماکرو در یک حلقه do\-while برطرف می‌شود:
.Sp
.Vb 3
\&        #define DOIT do { x++; y++; } while (0)
\&        if (c)
\&          DOIT;
.Ve
.Sp
این هشدار توسط \fB\-Wall\fR در C و C++ فعال می‌شود.
.IP \fB\-Wparentheses\fR 4
.IX Item "-Wparentheses"
هشدار می‌دهد اگر پرانتزها در شرایط خاصی حذف شده باشند، مانند
زمانی که در بستری که انتظار یک مقدار بولی می‌رود انتساب صورت گرفته باشد،
یا زمانی که عملگرهایی تودرتو شده‌اند که تقدم آن‌ها اغلب افراد را
دچار سردرگمی می‌کند.
.Sp
همچنین در صورت ظاهر شدن مقایسه‌ای مانند \f(CW\*(C`x<=y<=z\*(C'\fR هشدار می‌دهد؛ این عبارت معادل \f(CW\*(C`(x<=y ? 1 : 0) <= z\*(C'\fR است که با تفسیر معمول در نمادگذاری ریاضی متفاوت است.
.Sp
همچنین برای کاربردهای خطرناک افزونه گنو مربوط به
\&\f(CW\*(C`?:\*(C'\fR با عملوند میانی حذف‌شده، هشدار می‌دهد. هنگامی که شرط در عملگر \f(CW\*(C`?:\*(C'\fR یک عبارت بولی باشد، مقدار حذف‌شده همواره ۱ است. اغلب برنامه‌نویسان در عوض انتظار دارند که این مقدار، مقداری محاسبه‌شده درون عبارت شرطی باشد.
.Sp
برای C++، این گزینه همچنین برای برخی از موارد پرانتزهای غیرضروری در اعلان‌ها هشدار می‌دهد، که می‌تواند نشان‌دهنده تلاشی برای فراخوانی تابع به جای یک اعلان باشد:
.Sp
.Vb 5
\&        {
\&          // Declares a local variable called mymutex.
\&          std::unique_lock<std::mutex> (mymutex);
\&          // User meant std::unique_lock<std::mutex> lock (mymutex);
\&        }
.Ve
.Sp
این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP "\fB\-Wno\-self\-move\fR (تنها در C++ و Objective\-C++)" 4
.IX Item "-Wno-self-move (C++ and Objective-C++ only)"
این هشدار زمانی صادر می‌شود که یک مقدار با استفاده از \f(CW\*(C`std::move\*(C'\fR به خودش انتقال داده شود.
چنین عملکردی از \f(CW\*(C`std::move\*(C'\fR معمولاً هیچ اثری ندارد.
.Sp
.Vb 9
\&        struct T {
\&        ...
\&        };
\&        void fn()
\&        {
\&          T t;
\&          ...
\&          t = std::move (t);
\&        }
.Ve
.Sp
این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wsequence\-point\fR 4
.IX Item "-Wsequence-point"
درباره کدی که ممکن است به دلیل نقض قوانین نقاط توالی (sequence point) در استانداردهای C و C++ دارای معنای تعریف‌نشده باشد، هشدار می‌دهد.
.Sp
استانداردهای C و C++ ترتیب ارزیابی عبارت‌ها را در یک برنامه C/C++ بر حسب \fIنقاط توالی\fR تعریف می‌کنند که نشان‌دهنده یک ترتیب جزئی بین اجرای بخش‌هایی از برنامه است: بخش‌هایی که قبل از نقطه توالی اجرا می‌شوند، و بخش‌هایی که پس از آن اجرا می‌شوند. این نقاط پس از ارزیابی یک عبارت کامل (عبارتی که بخشی از یک عبارت بزرگ‌تر نیست)، پس از ارزیابی عملوند نخست یک عملگر
\&\f(CW\*(C`&&\*(C'\fR، \f(CW\*(C`||\*(C'\fR، \f(CW\*(C`? :\*(C'\fR یا \f(CW\*(C`,\*(C'\fR (کاما)، قبل از فراخوانی یک تابع (اما پس از ارزیابی آرگومان‌های آن و عبارتی که تابع فراخوانی‌شده را مشخص می‌کند) و در مکان‌های خاص دیگری رخ می‌دهند. به غیر از مواردی که در قوانین نقاط توالی بیان شده است، ترتیب ارزیابی زیرعبارت‌های یک عبارت نامشخص است. همه این قوانین صرفاً یک ترتیب جزئی را به جای یک ترتیب کامل توصیف می‌کنند؛ زیرا برای مثال، اگر دو تابع در یک عبارت بدون هیچ نقطه توالی بین آن‌ها فراخوانی شوند، ترتیب فراخوانی توابع نامشخص است. با این حال، کمیته استانداردها مقرر کرده است که فراخوانی توابع با یکدیگر همپوشانی ندارند.
.Sp
مشخص نشده است که در فاصله بین نقاط توالی، تغییرات مقادیر شیءها چه زمانی اعمال می‌شوند. برنامه‌هایی که رفتار آن‌ها به این موضوع وابسته است دارای رفتار تعریف‌نشده (undefined behavior) هستند؛ استانداردهای C و C++ مشخص کرده‌اند که «بین نقطه توالی قبلی و بعدی، مقدار ذخیره‌شده یک شیء در اثر ارزیابی یک عبارت حداکثر باید یک بار اصلاح شود. علاوه بر این، مقدار قبلی تنها باید برای تعیین مقداری که قرار است ذخیره شود خوانده شود.». اگر برنامه‌ای این قوانین را نقض کند، نتایج در هر پیاده‌سازی خاص کاملاً غیرقابل پیش‌بینی خواهد بود.
.Sp
نمونه‌هایی از کدهایی با رفتار تعریف‌نشده عبارت‌اند از \f(CW\*(C`a = a++;\*(C'\fR، \f(CW\*(C`a[n]
= b[n++]\*(C'\fR و \f(CW\*(C`a[i++] = i;\*(C'\fR. برخی موارد پیچیده‌تر توسط این گزینه تشخیص داده نمی‌شوند و ممکن است گاهی نتیجه مثبت کاذب (false positive) بدهد، اما به‌طور کلی مشخص شده است که در شناسایی این نوع از مشکلات در برنامه‌ها کاملاً مؤثر است.
.Sp
استاندارد C++17 ترتیب ارزیابی عملوندها را در موارد بیشتری تعریف می‌کند: به‌ویژه ایجاب می‌کند که سمت راست یک انتساب، پیش از سمت چپ آن ارزیابی شود، بنابراین مثال‌های بالا دیگر رفتار تعریف‌نشده محسوب نمی‌شوند. اما این گزینه همچنان درباره آن‌ها هشدار می‌دهد تا به برنامه‌نویسان کمک کند از نوشتن کدی که در C و نگارش‌های قبلی C++ تعریف‌نشده است خودداری کنند.
.Sp
متن استاندارد به شکلی گیج‌کننده بیان شده است؛ از این رو در موارد ظریف و پیچیده، درباره معنای دقیق قوانین نقاط توالی بحث‌ها و اختلاف نظرهایی وجود دارد. پیوندهایی به مباحث مربوط به این مسئله، از جمله تعاریف رسمی پیشنهادی، در صفحه خواندنی‌های GCC به نشانی
<\fBhttps://gcc.gnu.org/readings.html\fR>
در دسترس است.
.Sp
این هشدار توسط \fB\-Wall\fR برای C و C++ فعال می‌شود..IP \fB\-Wno\-return\-local\-addr\fR 4
.IX Item "-Wno-return-local-addr"
درباره بازگرداندن یک اشاره‌گر (یا در C++‎، یک ارجاع) به متغیری که پس از بازگشت تابع از دامنه (scope) خارج می‌شود، هشدار نده.
.IP \fB\-Wreturn\-mismatch\fR 4
.IX Item "-Wreturn-mismatch"
درباره دستورهای return بدون عبارت در توابعی که \f(CW\*(C`void\*(C'\fR برنمی‌گردانند، هشدار بده. همچنین درباره دستور \f(CW\*(C`return\*(C'\fR همراه با یک عبارت در تابعی که نوع بازگشتی آن \f(CW\*(C`void\*(C'\fR است، هشدار بده، مگر اینکه نوع عبارت نیز \f(CW\*(C`void\*(C'\fR باشد. به عنوان یک افزونه گنو (GNU extension)، مورد اخیر بدون هشدار پذیرفته می‌شود مگر اینکه \fB\-Wpedantic\fR استفاده شده باشد.
.Sp
تلاش برای استفاده از مقدار بازگشتی یک تابع غیر \f(CW\*(C`void\*(C'\fR به جز \f(CW\*(C`main\*(C'\fR که اجرای آن با رسیدن به آکولاد بسته پایانی تابع از انتهای آن خارج می‌شود، رفتاری تعریف‌نشده است.
.Sp
این هشدار مختص C بوده و به‌طور پیش‌فرض فعال است. در لهجه‌های زبانی C99 و بعد از آن، با آن به عنوان یک خطا برخورد می‌شود. این مورد را می‌توان با استفاده از \fB\-fpermissive\fR (همراه با هشدارهای دیگر)، یا فقط برای همین هشدار با \fB\-Wno\-error=return\-mismatch\fR به یک هشدار تنزل داد.
.IP \fB\-Wreturn\-type\fR 4
.IX Item "-Wreturn-type"
هر زمان که تابعی با نوع بازگشتی تعریف شود که به‌طور پیش‌فرض به \f(CW\*(C`int\*(C'\fR در نظر گرفته می‌شود (مگر اینکه \fB\-Wimplicit\-int\fR فعال باشد که اولویت دارد)، هشدار بده. همچنین اگر اجرای برنامه ممکن است به انتهای بدنه تابع برسد، یا اگر تابع اصلاً حاوی هیچ دستور بازگشتی نباشد، هشدار بده.
.Sp
تلاش برای استفاده از مقدار بازگشتی یک تابع غیر \f(CW\*(C`void\*(C'\fR به جز \f(CW\*(C`main\*(C'\fR که اجرای آن با رسیدن به آکولاد بسته پایانی تابع از انتهای آن خارج می‌شود، رفتاری تعریف‌نشده است.
.Sp
برخلاف C، در C++‎ خروج از انتهای یک تابع غیر \f(CW\*(C`void\*(C'\fR به جز \f(CW\*(C`main\*(C'\fR حتی زمانی که از مقدار تابع استفاده نشود نیز به رفتار تعریف‌نشده منجر می‌شود.
.Sp
این هشدار به‌طور پیش‌فرض در C++‎ و در غیر این صورت با \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wno\-shift\-count\-negative\fR 4
.IX Item "-Wno-shift-count-negative"
هشدارهای مربوط به منفی بودن تعداد شیفت را کنترل می‌کند.
این هشدار به‌طور پیش‌فرض فعال است.
.IP \fB\-Wno\-shift\-count\-overflow\fR 4
.IX Item "-Wno-shift-count-overflow"
هشدارهای مربوط به بزرگ‌تر یا مساوی بودن تعداد شیفت با پهنای بیتی نوع داده را کنترل می‌کند. این هشدار به‌طور پیش‌فرض فعال است.
.IP \fB\-Wshift\-negative\-value\fR 4
.IX Item "-Wshift-negative-value"
در صورت شیفت به چپ یک مقدار منفی هشدار بده. این هشدار توسط
\&\fB\-Wextra\fR در حالت‌های C99 (و جدیدتر) و C++11 تا C++17 فعال می‌شود.
.IP \fB\-Wno\-shift\-overflow\fR 4
.IX Item "-Wno-shift-overflow"
.PD 0
.IP \fB\-Wshift\-overflow=\fR\fIn\fR 4
.IX Item "-Wshift-overflow=n"
.PD
این گزینه‌ها هشدارهای مربوط به سرریز شیفت به چپ را کنترل می‌کنند.
.RS 4
.IP \fB\-Wshift\-overflow=1\fR 4
.IX Item "-Wshift-overflow=1"
این، سطح هشدار \fB\-Wshift\-overflow\fR است و به‌طور پیش‌فرض در حالت‌های C99 و C++11 (و جدیدتر) فعال است. این سطح هشدار درباره شیفت به چپ مقدار 1 به داخل بیت علامت هشداری نمی‌دهد. (با این حال، در C، چنین سرریزی در شرایطی که یک عبارت ثابت صحیح الزامی است همچنان رد می‌شود.) در حالت C++20 (و جدیدتر) هیچ هشداری صادر نمی‌شود، زیرا شیفت‌های به چپ علامت‌دار همیشه دور می‌زنند (wrap).
.IP \fB\-Wshift\-overflow=2\fR 4
.IX Item "-Wshift-overflow=2"
این سطح هشدار همچنین درباره شیفت به چپ مقدار 1 به داخل بیت علامت هشدار می‌دهد، مگر اینکه حالت C++14 (یا جدیدتر) فعال باشد.
.RE
.RS 4
.RE
.IP \fB\-Wswitch\fR 4
.IX Item "-Wswitch"
هر زمان که یک دستور \f(CW\*(C`switch\*(C'\fR شاخصی از نوع شمارشی داشته باشد و فاقد \f(CW\*(C`case\*(C'\fR برای یک یا چند کد نام‌گذاری‌شده از آن شمارش باشد، هشدار بده. (وجود برچسب \f(CW\*(C`default\*(C'\fR از این هشدار جلوگیری می‌کند.) برچسب‌های \f(CW\*(C`case\*(C'\fR که با مقادیر شمارشی متناظر نیستند نیز هنگام استفاده از این گزینه موجب ایجاد هشدار می‌شوند، مگر اینکه شمارش با صفت \f(CW\*(C`flag_enum\*(C'\fR علامت‌گذاری شده باشد.
این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wswitch\-default\fR 4
.IX Item "-Wswitch-default"
هر زمان که یک دستور \f(CW\*(C`switch\*(C'\fR فاقد حالت \f(CW\*(C`default\*(C'\fR باشد، هشدار بده.
.IP \fB\-Wswitch\-enum\fR 4
.IX Item "-Wswitch-enum"
هر زمان که یک دستور \f(CW\*(C`switch\*(C'\fR شاخصی از نوع شمارشی داشته باشد و فاقد \f(CW\*(C`case\*(C'\fR برای یک یا چند کد نام‌گذاری‌شده از آن شمارش باشد، هشدار بده. برچسب‌های \f(CW\*(C`case\*(C'\fR که با مقادیر شمارشی متناظر نیستند نیز هنگام استفاده از این گزینه موجب ایجاد هشدار می‌شوند، مگر اینکه شمارش با صفت \f(CW\*(C`flag_enum\*(C'\fR علامت‌گذاری شده باشد. تنها تفاوت بین \fB\-Wswitch\fR و این گزینه آن است که این گزینه درباره کد شمارشی جاافتاده حتی در صورت وجود برچسب \f(CW\*(C`default\*(C'\fR نیز هشدار می‌دهد.
.IP \fB\-Wno\-switch\-bool\fR 4
.IX Item "-Wno-switch-bool"
زمانی که یک دستور \f(CW\*(C`switch\*(C'\fR شاخصی از نوع بولی دارد و مقادیر case خارج از محدوده نوع بولی هستند، هشدار نده.
فرونشاندن این هشدار با تبدیل نوع (cast) عبارت کنترلی به نوعی غیر از \f(CW\*(C`bool\*(C'\fR امکان‌پذیر است. به عنوان مثال:
.Sp
.Vb 4
\&        switch ((int) (a == 4))
\&          {
\&          ...
\&          }
.Ve
.Sp
این هشدار به‌طور پیش‌فرض برای برنامه‌های C و C++‎ فعال است.
.IP \fB\-Wno\-switch\-outside\-range\fR 4
.IX Item "-Wno-switch-outside-range"
این گزینه هشدارهایی را کنترل می‌کند که مقدار \f(CW\*(C`case\*(C'\fR در یک دستور \f(CW\*(C`switch\*(C'\fR خارج از محدوده نوع متناظر آن باشد. این هشدار به‌طور پیش‌فرض برای برنامه‌های C و C++‎ فعال است.
.IP \fB\-Wno\-switch\-unreachable\fR 4
.IX Item "-Wno-switch-unreachable"
زمانی که یک دستور \f(CW\*(C`switch\*(C'\fR حاوی دستورهایی بین عبارت کنترلی و نخستین برچسب case باشد که هرگز اجرا نخواهند شد، هشدار نده. به عنوان مثال:
.Sp
.Vb 7
\&        switch (cond)
\&          {
\&           i = 15;
\&          ...
\&           case 5:
\&          ...
\&          }
.Ve
.Sp
گزینه \fB\-Wswitch\-unreachable\fR در صورتی که دستور بین عبارت کنترلی و نخستین برچسب case صرفاً یک اعلان باشد، هشدار نمی‌دهد:
.Sp
.Vb 8
\&        switch (cond)
\&          {
\&           int i;
\&          ...
\&           case 5:
\&           i = 5;
\&          ...
\&          }
.Ve
.Sp
این هشدار به‌طور پیش‌فرض برای برنامه‌های C و C++‎ فعال است.
.IP "\fB\-Wsync\-nand\fR (تنها در C و C++‎)" 4
.IX Item "-Wsync-nand (C and C++ only)"
هنگام استفاده از توابع توکار \f(CW\*(C`_\|_sync_fetch_and_nand\*(C'\fR و \f(CW\*(C`_\|_sync_nand_and_fetch\*(C'\fR هشدار بده. معناشناسی این توابع در GCC 4.4 تغییر کرده است.
.IP \fB\-Wtrivial\-auto\-var\-init\fR 4
.IX Item "-Wtrivial-auto-var-init"
زمانی که \f(CW\*(C`\-ftrivial\-auto\-var\-init\*(C'\fR نتواند متغیر خودکار را مقداردهی اولیه کند، هشدار بده. یک وضعیت رایج، متغیر خودکاری است که میان عبارت کنترلی و نخستین برچسب case یک دستور \f(CW\*(C`switch\*(C'\fR اعلان شده باشد.
.IP \fB\-Wunused\-but\-set\-parameter\fR 4
.IX Item "-Wunused-but-set-parameter"
گزینه \fB\-Wunused\-but\-set\-parameter\fR همانند \fB\-Wunused\-but\-set\-parameter=3\fR و گزینه
\&\fB\-Wno\-unused\-but\-set\-parameter\fR همانند \fB\-Wunused\-but\-set\-parameter=0\fR است.
.IP \fB\-Wunused\-but\-set\-parameter=\fR\fIn\fR 4
.IX Item "-Wunused-but-set-parameter=n"
هر زمان که به یک پارامتر تابع مقداری انتساب داده شود، اما به جز اعلان آن در جای دیگری استفاده نشود، هشدار بده.
.Sp
برای فرونشاندن این هشدار از صفت \f(CW\*(C`unused\*(C'\fR استفاده کنید.
.Sp
گزینه \fB\-Wunused\-but\-set\-parameter=0\fR هشدار را غیرفعال می‌کند.
با \fB\-Wunused\-but\-set\-parameter=1\fR تمام استفاده‌ها به جز مقداردهی اولیه و سمت چپ انتسابی که دیگر استفاده نشود، هشدار را غیرفعال می‌کنند.
با \fB\-Wunused\-but\-set\-parameter=2\fR علاوه بر این، استفاده از پارامتر در عملگرهای \f(CW\*(C`++\*(C'\fR و \f(CW\*(C`\-\-\*(C'\fR نیز استفاده به شمار نمی‌آید.
و سرانجام با \fB\-Wunused\-but\-set\-parameter=3\fR علاوه بر موارد قبل، استفاده در \fIparm\fR \f(CW\*(C`\fR\f(CI@\fR\f(CW=\*(C'\fR \fIrhs\fR خارج از \fIrhs\fR نیز استفاده به شمار نمی‌آید. برای مثال‌ها گزینه \fB\-Wunused\-but\-set\-variable=\fR\fIn\fR را ببینید.
.Sp
هشدار \fB\-Wunused\-but\-set\-parameter=3\fR همچنین توسط
\&\fB\-Wunused\fR همراه با \fB\-Wextra\fR فعال می‌شود..IP \fB\-Wunused\-but\-set\-variable\fR 4
.IX Item "-Wunused-but-set-variable"
\&\fB\-Wunused\-but\-set\-variable\fR همانند
\&\fB\-Wunused\-but\-set\-variable=3\fR و
\&\fB\-Wno\-unused\-but\-set\-variable\fR همانند
\&\fB\-Wunused\-but\-set\-variable=0\fR است.
.IP \fB\-Wunused\-but\-set\-variable=\fR\fIn\fR 4
.IX Item "-Wunused-but-set-variable=n"
هرگاه به یک متغیر محلی مقداری انتساب داده شود، اما در غیر این صورت (به‌جز در اعلان آن) استفاده نشود، هشدار می‌دهد.
این هشدار \fB\-Wunused\-but\-set\-variable=3\fR با \fB\-Wall\fR فعال می‌شود.
.Sp
برای فرونشاندن این هشدار از صفت \f(CW\*(C`unused\*(C'\fR استفاده کنید.
.Sp
گزینهٔ \fB\-Wunused\-but\-set\-variable=0\fR این هشدار را غیرفعال می‌کند.
با \fB\-Wunused\-but\-set\-variable=1\fR، تمام استفاده‌ها به جز مقداردهی اولیه و سمت چپ انتسابی که دیگر استفاده نشود، هشدار را غیرفعال می‌کنند.
با \fB\-Wunused\-but\-set\-variable=2\fR، علاوه بر این، استفاده از متغیر در عملگرهای \f(CW\*(C`++\*(C'\fR و \f(CW\*(C`\-\-\*(C'\fR به عنوان استفاده به شمار نمی‌آیند.
و در نهایت با \fB\-Wunused\-but\-set\-variable=3\fR، علاوه بر این، استفاده‌ها در \fIparm\fR \f(CW\*(C`\fR\f(CI@\fR\f(CW=\*(C'\fR \fIrhs\fR خارج از \fIrhs\fR به عنوان استفاده به شمار نمی‌آیند.
.Sp
این هشدار \fB\-Wunused\-but\-set\-variable=3\fR همچنین توسط
\&\fB\-Wunused\fR که خود با \fB\-Wall\fR فعال می‌شود، فعال می‌گردد.
.Sp
.Vb 10
\&        void foo (void)
\&        {
\&          int a = 1; // B<\-Wunused\-variable> warning
\&          int b = 0; // Warning for <n> >= 1
\&          b = 1; b = 2;
\&          int c = 0; // Warning for <n> >= 2
\&          ++c; c\-\-; \-\-c; c++;
\&          int d = 0; // Warning for <n> >= 3
\&          d += 4;
\&          int e = 0; // No warning, cast to void
\&          (void) e;
\&          int f = 0; // No warning, f used
\&          int g = f = 5;
\&          (void) g;
\&          int h = 0; // No warning, preincrement result used
\&          int i = ++h;
\&          (void) i;
\&          int j = 0; // No warning, postdecrement result used
\&          int k = j\-\-;
\&          (void) k;
\&          int l = 0; // No warning, l used
\&          int m = l |= 2;
\&          (void) m;
\&        }
.Ve
.IP \fB\-Wunused\-function\fR 4
.IX Item "-Wunused-function"
هرگاه یک تابع static اعلان شود اما تعریف نشود، یا یک تابع static غیر inline استفاده نشده باقی بماند، هشدار می‌دهد.
این هشدار با \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wunused\-label\fR 4
.IX Item "-Wunused-label"
هرگاه یک برچسب (label) اعلان شود اما استفاده نشود، هشدار می‌دهد.
این هشدار با \fB\-Wall\fR فعال می‌شود.
.Sp
برای فرونشاندن این هشدار از صفت \f(CW\*(C`unused\*(C'\fR استفاده کنید.
.IP "\fB\-Wunused\-local\-typedefs\fR (فقط در C،‏ Objective\-C،‏ C++ و Objective\-C++)" 4
.IX Item "-Wunused-local-typedefs (C, Objective-C, C++ and Objective-C++ only)"
هنگامی که یک typedef که به‌صورت محلی درون یک تابع تعریف شده است استفاده نشود، هشدار می‌دهد.
این هشدار با \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wunused\-parameter\fR 4
.IX Item "-Wunused-parameter"
هرگاه یک پارامتر تابع به جز در اعلان آن استفاده نشود، هشدار می‌دهد.
این گزینه توسط \f(CW\*(C`\-Wunused\*(C'\fR فعال نمی‌شود مگر اینکه \f(CW\*(C`\-Wextra\*(C'\fR نیز
مشخص شده باشد.
.Sp
برای فرونشاندن این هشدار از صفت \f(CW\*(C`unused\*(C'\fR استفاده کنید.
.IP \fB\-Wno\-unused\-result\fR 4
.IX Item "-Wno-unused-result"
اگر فراخوانندهٔ تابعی که با صفت
\&\f(CW\*(C`warn_unused_result\*(C'\fR مشخص شده است از
مقدار بازگشتی آن استفاده نکند، هشدار ندهد. پیش‌فرض \fB\-Wunused\-result\fR است.
.IP \fB\-Wunused\-variable\fR 4
.IX Item "-Wunused-variable"
هرگاه یک متغیر محلی یا static به جز در اعلان آن استفاده نشود،
هشدار می‌دهد. این گزینه برای C به معنای \fB\-Wunused\-const\-variable=1\fR است،
اما برای C++ چنین نیست. این هشدار با \fB\-Wall\fR فعال می‌شود.
.Sp
برای فرونشاندن این هشدار از صفت \f(CW\*(C`unused\*(C'\fR استفاده کنید.
.IP \fB\-Wunused\-const\-variable\fR 4
.IX Item "-Wunused-const-variable"
.PD 0
.IP \fB\-Wunused\-const\-variable=\fR\fIn\fR 4
.IX Item "-Wunused-const-variable=n"
.PD
هرگاه یک متغیر static ثابت به جز در اعلان آن استفاده نشود، هشدار می‌دهد.
.Sp
برای فرونشاندن این هشدار از صفت \f(CW\*(C`unused\*(C'\fR استفاده کنید.
.RS 4
.IP \fB\-Wunused\-const\-variable=1\fR 4
.IX Item "-Wunused-const-variable=1"
دربارهٔ متغیرهای static const استفاده‌نشده‌ای که در واحد ترجمه اصلی
تعریف شده‌اند هشدار می‌دهد، اما دربارهٔ متغیرهای static const اعلان‌شده در هر
سرایند (header) اضافه شده هشدار نمی‌دهد.
.Sp
گزینهٔ \&\fB\-Wunused\-const\-variable=1\fR با هر یک از گزینه‌های
\&\fB\-Wunused\-variable\fR یا \fB\-Wunused\fR برای C فعال می‌شود، اما برای
C++ خیر. در C این اعلان فضای ذخیره‌سازی متغیر را مشخص می‌کند، اما در C++ این
یک خطا نیست چرا که متغیرهای const جایگزین \f(CW\*(C`#define\*(C'\fRها می‌شوند.
.IP \fB\-Wunused\-const\-variable=2\fR 4
.IX Item "-Wunused-const-variable=2"
این سطح هشدار همچنین برای متغیرهای static ثابت استفاده‌نشده در
سرایندها (به‌جز سرایندهای سیستم) هشدار می‌دهد. این سطح معادل شکل کوتاه
\&\fB\-Wunused\-const\-variable\fR است. این سطح باید به صراحت در هر دو زبان
C و C++ درخواست شود چرا که پاک‌سازی همهٔ سرایندهای اضافه شده ممکن است دشوار باشد.
.RE
.RS 4
.RE
.IP \fB\-Wunused\-value\fR 4
.IX Item "-Wunused-value"
هرگاه یک دستور نتیجه‌ای را محاسبه کند که صراحتاً مورد استفاده
قرار نمی‌گیرد، هشدار می‌دهد. برای فرونشاندن این هشدار، عبارت استفاده‌نشده را به
\&\f(CW\*(C`void\*(C'\fR تبدیل (cast) کنید. این شامل یک دستور-عبارت یا سمت چپ
یک عبارت کاما است که هیچ اثر جانبی ندارد. به عنوان مثال،
عبارتی مانند \f(CW\*(C`x[i,j]\*(C'\fR باعث ایجاد هشدار می‌شود، در حالی که
\&\f(CW\*(C`x[(void)i,j]\*(C'\fR هشداری ایجاد نمی‌کند.
.Sp
این هشدار با \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wunused\fR 4
.IX Item "-Wunused"
ترکیب تمام گزینه‌های \fB\-Wunused\fR بالا، به جز مواردی که ذکر شده است
باید به صراحت مشخص شوند.
.Sp
برای دریافت هشدار در مورد پارامتر استفاده‌نشدهٔ یک تابع، باید
یا \fB\-Wextra \-Wunused\fR را مشخص کنید (توجه داشته باشید که \fB\-Wall\fR متضمن
\&\fB\-Wunused\fR است)، یا به‌طور جداگانه \fB\-Wunused\-parameter\fR و/یا
\&\fB\-Wunused\-but\-set\-parameter\fR را مشخص نمایید.
.Sp
گزینهٔ \&\fB\-Wunused\fR به جای \&\fB\-Wunused\-const\-variable\fR، تنها گزینهٔ
\&\fB\-Wunused\-const\-variable=1\fR را فعال می‌کند و آن هم فقط برای C، نه C++.
.IP "\fB\-Wuse\-after\-free\fR (فقط در C،‏ Objective\-C،‏ C++ و Objective\-C++)" 4
.IX Item "-Wuse-after-free (C, Objective-C, C++ and Objective-C++ only)"
.PD 0
.IP \fB\-Wuse\-after\-free=\fR\fIn\fR 4
.IX Item "-Wuse-after-free=n"
.PD
دربارهٔ استفاده از اشاره‌گرها به اشیایی با تخصیص پویا که به دلیل فراخوانی
یک تابع آزادسازی حافظه، نامعین شده‌اند هشدار می‌دهد.
این هشدار در تمام سطوح بهینه‌سازی فعال است اما ممکن است با بهینه‌سازی
نتایج متفاوتی نسبت به بدون آن ارائه دهد.
گزینهٔ \&\fB\-Wuse\-after\-free\fR معادل \fB\-Wuse\-after\-free=1\fR است.
.RS 4
.IP \fB\-Wuse\-after\-free=1\fR 4
.IX Item "-Wuse-after-free=1"
در سطح ۱، این هشدار تلاش می‌کند تنها استفاده‌های نامشروط از اشاره‌گرهایی
را که با فراخوانی آزادسازی یا یک فراخوانی موفق به \f(CW\*(C`realloc\*(C'\fR نامعین
شده‌اند تشخیص دهد، صرف‌نظر از اینکه آن فراخوانی منجر به تخصیص مجدد واقعی حافظه
شده باشد یا خیر. این مورد شامل فراخوانی‌های دوگانهٔ \f(CW\*(C`free\*(C'\fR
(یا double\-free) و همچنین استفاده در عبارت‌های حسابی و رابطه‌ای می‌شود. اگرچه
رفتار تعریف‌نشده است، استفاده از اشاره‌گرهای نامعین در عبارت‌های برابری (یا نابرابری)
در این سطح تشخیص داده نمی‌شود.
.IP \fB\-Wuse\-after\-free=2\fR 4
.IX Item "-Wuse-after-free=2"
در سطح ۲، علاوه بر استفاده‌های نامشروط، این هشدار استفاده‌های مشروط از
اشاره‌گرهایی را که با یک فراخوانی آزادسازی نامعین شده‌اند نیز تشخیص می‌دهد.
همانند سطح ۲، استفاده در عبارت‌های برابری (یا نابرابری) تشخیص داده نمی‌شود.
برای مثال، فراخوانی دوم به \f(CW\*(C`free\*(C'\fR در تابع زیر در این سطح تشخیص داده می‌شود:
.Sp
.Vb 1
\&        struct A { int refcount; void *data; };
\&        
\&        void release (struct A *p)
\&        {
\&          int refcount = \-\-p\->refcount;
\&          free (p);
\&          if (refcount == 0)
\&            free (p\->data);   // warning: p may be used after free
\&        }
.Ve
.IP \fB\-Wuse\-after\-free=3\fR 4
.IX Item "-Wuse-after-free=3"
در سطح ۳، این هشدار استفاده از اشاره‌گرهای نامعین در عبارت‌های برابری را
نیز تشخیص می‌دهد. تمام استفاده‌ها از اشاره‌گرهای نامعین، تعریف‌نشده هستند
اما آزمون‌های برابری گاهی پس از فراخوانی‌های \f(CW\*(C`realloc\*(C'\fR به عنوان
تلاشی برای تعیین اینکه آیا فراخوانی منجر به جابجایی شیء به یک نشانی دیگر شده
است یا خیر ظاهر می‌شوند. آن‌ها در یک سطح مجزا تشخیص داده می‌شوند تا به گذار
تدریجی کدهای قدیمی به جایگزین‌های امن کمک کنند. برای مثال، آزمون برابری در
تابع زیر در این سطح تشخیص داده می‌شود:
.Sp.Vb 1
\&        void adjust_pointers (int**, int);
\&        
\&        void grow (int **p, int n)
\&        {
\&          int **q = (int**)realloc (p, n *= 2);
\&          if (q == p)
\&            return;
\&          adjust_pointers ((int**)q, n);
\&        }
.Ve
.Sp
برای جلوگیری از هشدار در این سطح، به جای اشاره‌گرها، آفست‌ها را در حافظهٔ تخصیص‌یافته
ذخیره کنید.  این رویکرد نیاز به تنظیم مجدد اشاره‌گرهای ذخیره‌شده پس از تخصیص دوباره
را برطرف می‌کند.
.RE
.RS 4
.Sp
گزینهٔ \&\fB\-Wuse\-after\-free=2\fR در \fB\-Wall\fR گنجانده شده است.
.RE
.IP "\fB\-Wuseless\-cast\fR (فقط C، Objective\-C، C++ و Objective\-C++)" 4
.IX Item "-Wuseless-cast (C, Objective-C, C++ and Objective-C++ only)"
زمانی که یک عبارت به نوع خودش تبدیل نوع (cast) می‌شود هشدار می‌دهد.  این هشدار
زمانی که یک شیء کلاسی به یک نوع غیرمرجع تبدیل می‌شود رخ نمی‌دهد، زیرا این روشی
برای ایجاد یک شیء موقت است:
.Sp
.Vb 6
\&        struct S { };
\&        void g (S&&);
\&        void f (S&& arg)
\&        {
\&          g (S(arg)); // make arg prvalue so that it can bind to S&&
\&        }
.Ve
.IP \fB\-Wuninitialized\fR 4
.IX Item "-Wuninitialized"
اگر شیئی با دورهٔ ذخیره‌سازی خودکار یا تخصیص‌یافته بدون مقداردهی اولیه استفاده
شود، هشدار می‌دهد.  در C++، همچنین اگر یک مرجع غیرایستا یا یک عضو غیرایستای
\f(CW\*(C`const\*(C'\fR در کلاسی بدون سازنده ظاهر شود، هشدار می‌دهد.
.Sp
علاوه بر این، ارسال یک اشاره‌گر (یا در C++، یک مرجع) به شیء مقداردهی‌نشده به
آرگومانی با صفت \f(CW\*(C`const\*(C'\fR از یک تابع توکار که مشخص است شیء را می‌خواند
نیز توسط این هشدار شناسایی می‌شود.
(برای توابع معمولی، \fB\-Wmaybe\-uninitialized\fR صادر می‌شود.)
.Sp
اگر می‌خواهید دربارهٔ کدی که از مقدار مقداردهی‌نشدهٔ متغیر در مقداردهی اولیهٔ
خودش استفاده می‌کند هشدار دریافت کنید، از گزینهٔ \fB\-Winit\-self\fR استفاده نمایید.
.Sp
این هشدارها هم برای تک‌تک عناصر مقداردهی‌نشدهٔ متغیرهای ساختار، اجتماع یا آرایه
و هم برای متغیرهایی که به‌طور کامل مقداردهی نشده‌اند رخ می‌دهند.  آن‌ها برای
متغیرها یا عناصری که به‌صورت \f(CW\*(C`volatile\*(C'\fR اعلان شده‌اند رخ نمی‌دهند.
از آنجا که این هشدارها به بهینه‌سازی وابسته‌اند، متغیرها یا عناصر دقیقی که برای آن‌ها
هشدار صادر می‌شود به گزینه‌های دقیق بهینه‌سازی و نسخهٔ GCC استفاده‌شده بستگی دارد.
.Sp
توجه داشته باشید که ممکن است برای متغیری که فقط برای محاسبهٔ مقداری استفاده
می‌شود که خود آن مقدار هرگز به کار نمی‌رود هشداری داده نشود، زیرا چنین محاسباتی
ممکن است پیش از چاپ هشدارها توسط تحلیل جریان داده حذف شوند.
.Sp
در C++، این گزینه همچنین دربارهٔ استفاده از اشیاء مقداردهی‌نشده در
member\-initializer\-lists هشدار می‌دهد.  برای نمونه، GCC در قطعه‌کد زیر
دربارهٔ مقداردهی اولیه نشدن \f(CW\*(C`b\*(C'\fR هشدار می‌دهد:
.Sp
.Vb 5
\&        struct A {
\&          int a;
\&          int b;
\&          A() : a(b) { }
\&        };
.Ve
.IP \fB\-Wno\-invalid\-memory\-model\fR 4
.IX Item "-Wno-invalid-memory-model"
این گزینه هشدارهای مربوط به فراخوانی‌های \fB_\|_atomic Builtins\fR،
\fB_\|_sync Builtins\fR و توابع عمومی اتمیک C11 را با آرگومان سازگاری
حافظه‌ای که یا برای عملیات نامعتبر است یا خارج از دامنهٔ مقادیر نوع شمارشی
\f(CW\*(C`memory_order\*(C'\fR قرار دارد، کنترل می‌کند.  برای نمونه، از آنجا که
توابع توکار \&\f(CW\*(C`_\|_atomic_store\*(C'\fR و \f(CW\*(C`_\|_atomic_store_n\*(C'\fR
فقط برای ترتیب‌های حافظهٔ relaxed، release و sequentially consistent تعریف
شده‌اند، کد زیر تشخیص داده شده و هشدار دریافت می‌کند:
.Sp
.Vb 4
\&        void store (int *i)
\&        {
\&          _\|_atomic_store_n (i, 0, memory_order_consume);
\&        }
.Ve
.Sp
گزینهٔ \&\fB\-Winvalid\-memory\-model\fR به‌طور پیش‌فرض فعال است.
.IP \fB\-Wmaybe\-uninitialized\fR 4
.IX Item "-Wmaybe-uninitialized"
برای شیئی با دورهٔ ذخیره‌سازی خودکار یا تخصیص‌یافته، اگر مسیری از ورود به تابع
تا نقطه‌ای از استفاده از شیء که در آن مقداردهی شده است وجود داشته باشد، اما
مسیرهای دیگری باشند که در آن‌ها شیء مقداردهی نشده است، چنانچه کامپایلر نتواند
ثابت کند مسیرهای مقداردهی‌نشده در زمان اجرا اجرا نمی‌شوند، هشداری صادر می‌کند.
.Sp
علاوه بر این، فرستادن یک اشاره‌گر (یا در C++، یک مرجع) به شیء مقداردهی‌نشده به
آرگومانی از تابع با صفت \f(CW\*(C`const\*(C'\fR نیز توسط این هشدار شناسایی می‌شود.
(برای توابع توکاری که خواندن شیء توسط آن‌ها محرز است، \fB\-Wuninitialized\fR
صادر می‌شود.)  نشانه‌گذاری تابع با مشخصهٔ \&\f(CW\*(C`access (none)\*(C'\fR مشخص
می‌کند که از این آرگومان برای دسترسی به شیء استفاده نمی‌شود و از بروز هشدار
جلوگیری می‌کند.
.Sp
این هشدارها تنها در کامپایل همراه با بهینه‌سازی امکان‌پذیر هستند، زیرا در غیر
این صورت GCC وضعیت متغیرها را دنبال نمی‌کند.  از سوی دیگر، مشخص شده است که
\&\fB\-Wmaybe\-uninitialized\fR در بسیاری از موقعیت‌ها به دلیل بهینه‌سازی‌هایی که
از تعریف‌نشده بودن کاربردهای مقداردهی‌نشده بهره می‌برند (مانند انتشار مقدار ثابت)،
هشداری نمی‌دهد (موارد منفی کاذب).
.Sp
این هشدارها اختیاری در نظر گرفته شده‌اند زیرا ممکن است GCC نتواند تشخیص دهد که
چه زمانی کد، با وجود ظاهر خطادار، در واقع درست است.  در اینجا نمونه‌ای از نحوهٔ
وقوع این حالت آمده است:
.Sp
.Vb 12
\&        {
\&          int x;
\&          switch (y)
\&            {
\&            case 1: x = 1;
\&              break;
\&            case 2: x = 4;
\&              break;
\&            case 3: x = 5;
\&            }
\&          foo (x);
\&        }
.Ve
.Sp
اگر مقدار \f(CW\*(C`y\*(C'\fR همیشه ۱، ۲ یا ۳ باشد، آنگاه \f(CW\*(C`x\*(C'\fR همیشه
مقداردهی اولیه شده است، اما GCC این موضوع را نمی‌داند.  برای فرونشاندن این هشدار،
باید یک حالت پیش‌فرض با \fBassert\fR\|(0) یا کدی مشابه فراهم کنید.
.Sp
این گزینه همچنین زمانی که ممکن است یک متغیر خودکار غیر-\(CWvolatile\(C' با
فراخوانی \f(CW\*(C`longjmp\*(C'\fR تغییر کند، هشدار می‌دهد.  کامپایلر تنها فراخوانی‌های
\f(CW\*(C`setjmp\*(C'\fR را می‌بیند و نمی‌تواند بداند \f(CW\*(C`longjmp\*(C'\fR در کجا
فراخوانی خواهد شد؛ در واقع، یک اداره‌کنندهٔ سیگنال می‌تواند آن را در هر نقطه‌ای
از کد فراخوانی کند.  در نتیجه، ممکن است حتی زمانی که در عمل مشکلی وجود ندارد
هشداری دریافت کنید، زیرا \f(CW\*(C`longjmp\*(C'\fR در عمل نمی‌تواند در جایی فراخوانی
شود که مشکلی ایجاد کند.
.Sp
با اعلان کردن تمام توابع مورد استفاده که هرگز بازنمی‌گردند به‌صورت
\f(CW\*(C`noreturn\*(C'\fR، می‌توان از برخی هشدارهای کاذب جلوگیری کرد.
.Sp
این هشدار توسط \fB\-Wall\fR یا \fB\-Wextra\fR فعال می‌شود.
.IP \fB\-Wunknown\-pragmas\fR 4
.IX Item "-Wunknown-pragmas"
هنگامی که با یک دستور \f(CW\*(C`#pragma\*(C'\fR مواجه شود که برای GCC قابل درک نیست،
هشدار می‌دهد.  اگر این گزینهٔ خط فرمان استفاده شود، هشدارها حتی برای عملگرهای
pragma ناشناخته در فایل‌های سرایند سیستم نیز صادر می‌شوند.  اگر این هشدارها
فقط توسط گزینهٔ خط فرمان \fB\-Wall\fR فعال شده باشند، چنین نخواهد بود.
.IP \fB\-Wno\-pragmas\fR 4
.IX Item "-Wno-pragmas"
دربارهٔ استفاده‌های نادرست از pragma، مانند پارامترهای نادرست، نحو نامعتبر،
یا تداخل میان pragmaها هشدار نمی‌دهد.  همچنین نگاه کنید به
\&\fB\-Wunknown\-pragmas\fR.
.IP \fB\-Wno\-pragma\-once\-outside\-header\fR 4
.IX Item "-Wno-pragma-once-outside-header"
هنگامی که از \f(CW\*(C`#pragma once\*(C'\fR در فایلی غیر از فایل سرایند، مانند
فایل اصلی، استفاده شود، هشدار نمی‌دهد.
.IP \fB\-Wno\-prio\-ctor\-dtor\fR 4
.IX Item "-Wno-prio-ctor-dtor"
اگر اولویتی از ۰ تا ۱۰۰ برای سازنده یا ویرانگر استفاده شود، هشدار نمی‌دهد.
استفاده از مشخصه‌های سازنده و ویرانگر به شما امکان می‌دهد اولویتی را به
سازنده/ویرانگر اختصاص دهید تا ترتیب اجرای آن پیش از فراخوانی \f(CW\*(C`main\*(C'\fR
یا پس از بازگشت از آن کنترل شود.  مقادیر اولویت باید بزرگ‌تر از ۱۰۰ باشند،
زیرا کامپایلر مقادیر اولویت بین ۰ تا ۱۰۰ را برای پیاده‌سازی رزرو کرده است.
.IP \fB\-Wstrict\-aliasing\fR 4
.IX Item "-Wstrict-aliasing"
این گزینه تنها زمانی فعال است که \fB\-fstrict\-aliasing\fR فعال باشد.
این گزینه دربارهٔ کدی که ممکن است قواعد نام مستعار دقیق (strict aliasing) را که
کامپایلر برای بهینه‌سازی به کار می‌برد نقض کند، هشدار می‌دهد.  این هشدار همهٔ
موارد را پوشش نمی‌دهد، اما تلاش می‌کند خطاهای متداول‌تر را شناسایی کند.  این
گزینه در \fB\-Wall\fR گنجانده شده است.
این گزینه معادل \fB\-Wstrict\-aliasing=3\fR است..IP \fB\-Wstrict\-aliasing=\fR\fIn\fR 4
.IX Item "-Wstrict-aliasing=n"
این گزینه فقط زمانی فعال است که \fB\-fstrict\-aliasing\fR فعال باشد.
درباره کدهایی هشدار می‌دهد که ممکن است قواعد نام مستعار دقیق (strict aliasing) را که کامپایلر برای بهینه‌سازی استفاده می‌کند، نقض کنند.
سطوح بالاتر متناظر با دقت بالاتر (موارد مثبت کاذب کمتر) هستند.
سطوح بالاتر همچنین به تلاش و پردازش بیشتری نیاز دارند، مشابه روشی که \fB\-O\fR عمل می‌کند.
\&\fB\-Wstrict\-aliasing\fR معادل با \fB\-Wstrict\-aliasing=3\fR است.
.Sp
سطح ۱: تهاجمی‌ترین، سریع، کم‌دقت‌ترین.
احتمالاً زمانی مفید است که سطوح بالاتر هشدار نمی‌دهند اما \fB\-fstrict\-aliasing\fR همچنان کد را دچار مشکل می‌کند، زیرا موارد منفی کاذب بسیار کمی دارد. با این حال، موارد مثبت کاذب زیادی دارد.
برای تمام تبدیل‌های اشاره‌گر بین انواع احتمالاً ناسازگار، حتی اگر هرگز ارجاع‌زدایی (dereference) نشوند، هشدار می‌دهد. فقط در فرانت‌اند (front end) اجرا می‌شود.
.Sp
سطح ۲: تهاجمی، سریع، نه چندان دقیق.
ممکن است همچنان موارد مثبت کاذب زیادی داشته باشد (اگرچه نه به اندازه سطح ۱)، و موارد منفی کاذب اندکی دارد (اما احتمالاً بیشتر از سطح ۱).
برخلاف سطح ۱، تنها زمانی هشدار می‌دهد که آدرسی گرفته شود. درباره انواع ناقص (incomplete types) هشدار می‌دهد. فقط در فرانت‌اند اجرا می‌شود.
.Sp
سطح ۳ (پیش‌فرض برای \fB\-Wstrict\-aliasing\fR):
باید موارد مثبت کاذب بسیار کم و موارد منفی کاذب اندکی داشته باشد. در صورت فعال بودن بهینه‌سازی، کمی کندتر از سطوح ۱ یا ۲ است.
الگوی رایج pun+dereference را در فرانت‌اند مدیریت می‌کند:
\&\f(CW\*(C`*(int*)&some_float\*(C'\fR.
اگر بهینه‌سازی فعال باشد، در بک‌اند (back end) نیز اجرا می‌شود، جایی که با استفاده از اطلاعات جریان‌محور اشاره (flow\-sensitive points\-to) به موارد چند‌دستوری رسیدگی می‌کند.
فقط زمانی هشدار می‌دهد که اشاره‌گر تبدیل‌شده ارجاع‌زدایی شود.
درباره انواع ناقص هشدار نمی‌دهد.
.IP \fB\-Wstrict\-overflow\fR 4
.IX Item "-Wstrict-overflow"
.PD 0
.IP \fB\-Wstrict\-overflow=\fR\fIn\fR 4
.IX Item "-Wstrict-overflow=n"
.PD
این گزینه فقط زمانی فعال است که سرریز علامت‌دار (signed overflow) تعریف‌نشده باشد.
درباره مواردی هشدار می‌دهد که کامپایلر بر اساس این فرض که سرریز علامت‌دار رخ نمی‌دهد، بهینه‌سازی انجام می‌دهد. توجه داشته باشید که درباره همه مواردی که ممکن است کد دچار سرریز شود هشدار نمی‌دهد: فقط درباره مواردی هشدار می‌دهد که کامپایلر نوعی بهینه‌سازی اعمال می‌کند. بنابراین این هشدار به سطح بهینه‌سازی بستگی دارد.
.Sp
بهینه‌سازی‌ای که فرض می‌کند سرریز علامت‌دار رخ نمی‌دهد، اگر مقادیر متغیرهای درگیر به‌گونه‌ای باشند که سرریز در عمل هرگز رخ ندهد، کاملاً ایمن است. بنابراین این هشدار می‌تواند به‌سادگی یک مثبت کاذب ایجاد کند: هشداری درباره کدی که در واقعیت مشکلی ندارد. برای کمک به تمرکز روی مسائل مهم، چندین سطح هشدار تعریف شده است. هیچ هشداری برای استفاده از سرریز علامت‌دار تعریف‌نشده هنگام تخمین تعداد تکرارهای مورد نیاز یک حلقه، به‌ویژه هنگام تعیین اینکه آیا یک حلقه اصلاً اجرا خواهد شد یا خیر، صادر نمی‌شود.
.RS 4
.IP \fB\-Wstrict\-overflow=1\fR 4
.IX Item "-Wstrict-overflow=1"
درباره مواردی هشدار می‌دهد که هم جای تردید دارند و هم اجتناب از آن‌ها آسان است. برای مثال کامپایلر
\&\f(CW\*(C`x + 1 > x\*(C'\fR را به \f(CW1\fR ساده‌سازی می‌کند. این سطح از
\&\fB\-Wstrict\-overflow\fR توسط \fB\-Wall\fR فعال می‌شود؛ سطوح بالاتر فعال نمی‌شوند و باید صراحتاً درخواست شوند.
.IP \fB\-Wstrict\-overflow=2\fR 4
.IX Item "-Wstrict-overflow=2"
همچنین درباره سایر مواردی که در آن‌ها یک مقایسه به یک مقدار ثابت ساده‌سازی می‌شود هشدار می‌دهد. برای مثال: \f(CW\*(C`abs (x) >= 0\*(C'\fR. این مورد تنها زمانی می‌تواند ساده‌سازی شود که سرریز عدد صحیح علامت‌دار تعریف‌نشده باشد، زیرا
\&\f(CW\*(C`abs (INT_MIN)\*(C'\fR به \f(CW\*(C`INT_MIN\*(C'\fR سرریز می‌کند، که کمتر از صفر است. گزینه \fB\-Wstrict\-overflow\fR (بدون تعیین سطح) مشابه
\&\fB\-Wstrict\-overflow=2\fR است.
.IP \fB\-Wstrict\-overflow=3\fR 4
.IX Item "-Wstrict-overflow=3"
همچنین درباره سایر مواردی که یک مقایسه ساده‌سازی می‌شود هشدار می‌دهد. برای مثال: \f(CW\*(C`x + 1 > 1\*(C'\fR به \f(CW\*(C`x > 0\*(C'\fR ساده می‌شود.
.IP \fB\-Wstrict\-overflow=4\fR 4
.IX Item "-Wstrict-overflow=4"
همچنین درباره سایر ساده‌سازی‌هایی که توسط موارد بالا پوشش داده نشده‌اند هشدار می‌دهد. برای مثال: \f(CW\*(C`(x * 10) / 5\*(C'\fR به \f(CW\*(C`x * 2\*(C'\fR ساده می‌شود.
.IP \fB\-Wstrict\-overflow=5\fR 4
.IX Item "-Wstrict-overflow=5"
همچنین درباره مواردی هشدار می‌دهد که کامپایلر بزرگی یک مقدار ثابت درگیر در یک مقایسه را کاهش می‌دهد. برای مثال: \f(CW\*(C`x + 2 > y\*(C'\fR به \f(CW\*(C`x + 1 >= y\*(C'\fR ساده می‌شود. این مورد تنها در بالاترین سطح هشدار گزارش می‌شود زیرا این ساده‌سازی برای مقایسه‌های متعددی اعمال می‌شود، بنابراین این سطح هشدار تعداد بسیار زیادی مثبت کاذب ایجاد می‌کند.
.RE
.RS 4
.RE
.IP \fB\-Wstring\-compare\fR 4
.IX Item "-Wstring-compare"
برای فراخوانی‌های \f(CW\*(C`strcmp\*(C'\fR و \f(CW\*(C`strncmp\*(C'\fR که نتیجه آن‌ها در آزمون‌های برابری به دلیل بزرگ‌تر بودن طول یک آرگومان از اندازه آرایه‌ای که آرگومان دیگر در آن ذخیره شده (یا کران در مورد \f(CW\*(C`strncmp\*(C'\fR) مشخصاً صفر یا غیرصفر تعیین شده است، هشدار می‌دهد. چنین فراخوانی‌هایی ممکن است اشتباه باشند. برای مثال، فراخوانی \f(CW\*(C`strcmp\*(C'\fR زیر شناسایی می‌شود زیرا نتیجه آن صرف‌نظر از محتویات آرایه \f(CW\*(C`a\*(C'\fR لزوماً غیرصفر است.
.Sp
.Vb 8
\&        extern char a[4];
\&        void f (char *d)
\&        {
\&          strcpy (d, "string");
\&          ...
\&          if (0 == strcmp (a, d))   // cannot be true
\&            puts ("a and d are the same");
\&        }
.Ve
.Sp
گزینه \&\fB\-Wstring\-compare\fR توسط \fB\-Wextra\fR فعال می‌شود.
.IP \fB\-Wno\-stringop\-overflow\fR 4
.IX Item "-Wno-stringop-overflow"
.PD 0
.IP \fB\-Wstringop\-overflow\fR 4
.IX Item "-Wstringop-overflow"
.IP \fB\-Wstringop\-overflow=\fR\fItype\fR 4
.IX Item "-Wstringop-overflow=type"
.PD
برای کدهایی که می‌توان به صورت ایستا تعیین کرد که باعث سرریز بافر یا سرریز حافظه می‌شوند، مانند فراخوانی‌های \f(CW\*(C`memcpy\*(C'\fR و
\&\f(CW\*(C`strcpy\*(C'\fR که از بافر مقصد سرریز می‌کنند، هشدار می‌دهد. آرگومان اختیاری یک واحد بزرگ‌تر از نوعِ Object Size Checking است که برای تعیین اندازه مقصد انجام می‌شود.
این آرگومان تنها برای توابع رشته‌ای که روی آرایه‌های کاراکتری عمل می‌کنند معنادار است؛ توابع حافظه خام مانند \f(CW\*(C`memcpy\*(C'\fR همیشه از Object Size Checking نوع صفر استفاده می‌کنند.
.Sp
این گزینه همچنین برای فراخوانی‌هایی که اندازه‌ای بیش از بزرگ‌ترین شیء ممکن یا حداکثر \f(CW\*(C`SIZE_MAX / 2\*(C'\fR بایت را مشخص می‌کنند، هشدار می‌دهد.
.Sp
این گزینه در صورت فعال بودن بهینه‌سازی بهترین نتایج را تولید می‌کند، اما می‌تواند زیرمجموعه کوچکی از سرریزهای بافر ساده را حتی بدون بهینه‌سازی در فراخوانی توابع توکار GCC مانند \f(CW\*(C`_\|_builtin_memcpy\*(C'\fR که متناظر با توابع استاندارد هستند، تشخیص دهد. در هر صورت، این گزینه تنها درباره زیرمجموعه‌ای از سرریزهای بافر هشدار می‌دهد که توسط توابع توکار بررسی سرریز متناظر، مانند \f(CW\*(C`_\|_builtin_\|_\|_memcpy_chk\*(C'\fR شناسایی می‌شوند، که می‌توانند در صورتی که دسترسی در زمان کامپایل ایمن تشخیص داده نشود، بررسی زمان اجرا را انجام دهند.
.Sp
برای مثال، این گزینه برای فراخوانی \f(CW\*(C`strcpy\*(C'\fR زیر یک هشدار صادر می‌کند زیرا حداقل ۵ کاراکتر (رشته \f(CW"blue"\fR شامل NUL پایانی) را در بافری با اندازه ۴ کپی می‌کند.
.Sp
.Vb 11
\&        enum Color { blue, purple, yellow };
\&        const char* f (enum Color clr)
\&        {
\&          static char buf [4];
\&          const char *str;
\&          switch (clr)
\&            {
\&              case blue: str = "blue"; break;
\&              case purple: str = "purple"; break;
\&              case yellow: str = "yellow"; break;
\&            }
\&        
\&          return strcpy (buf, str);   // warning here
\&        }
.Ve
.Sp
تأثیر این گزینه به توابع دستکاری رشته یا حافظه محدود نمی‌شود. در این مثال، هشداری صادر می‌شود زیرا یک آرایه ۱ عنصری به تابعی ارسال شده که به آرگومانی با حداقل یک آرایه ۴ عنصری نیاز دارد:
.Sp
.Vb 1
\&        void f (int[static 4]);
\&        
\&        void g (void)
\&        {
\&          int *p = (int *) malloc (1 * sizeof(int));
\&          f (p);   // warning here
\&        }
.Ve
.Sp
گزینه \fB\-Wstringop\-overflow=2\fR به صورت پیش‌فرض فعال است.
.RS 4
.IP \fB\-Wstringop\-overflow\fR 4
.IX Item "-Wstringop-overflow".PD 0
.IP \fB\-Wstringop\-overflow=1\fR 4
.IX Item "-Wstringop-overflow=1"
.PD
گزینهٔ \fB\-Wstringop\-overflow=1\fR از «بررسی اندازه شیء نوع صفر» (type\-zero Object Size Checking) برای تعیین اندازهٔ اشیاء مقصد استفاده می‌کند. در این تنظیم، این گزینه برای نوشتن فراتر از انتهای زیرشیءهای متعلق به اشیاء بزرگ‌تری که با اشاره‌گر به آن‌ها دسترسی پیدا شده است هشداری نمی‌دهد، مگر آنکه اندازهٔ بزرگ‌ترین شیء دربرگیرنده مشخص باشد. هنگامی که مقصد ممکن است یکی از چندین شیء باشد، بزرگ‌ترین آن‌ها فرض می‌شود. در سیستم‌های لینوکس، زمانی که بهینه‌سازی در این تنظیم فعال است، این گزینه برای همان کدهایی هشدار می‌دهد که ماکروی \f(CW\*(C`_FORTIFY_SOURCE\*(C'\fR با مقداری غیر صفر در آن‌ها تعریف شده باشد.
.IP \fB\-Wstringop\-overflow=2\fR 4
.IX Item "-Wstringop-overflow=2"
گزینهٔ \fB\-Wstringop\-overflow=2\fR از «بررسی اندازه شیء نوع یک» (type\-one Object Size Checking) برای تعیین اندازهٔ اشیاء مقصد استفاده می‌کند. در این تنظیم، این گزینه دربارهٔ سرریز هنگام نوشتن در اعضای بزرگ‌ترین اشیاء کاملی که اندازهٔ دقیق آن‌ها مشخص است، هشدار می‌دهد. با این حال، برای نوشتن بیش از حد در اعضای مشابه از اشیاء ناشناخته‌ای که با اشاره‌گر به آن‌ها ارجاع داده شده هشداری نمی‌دهد، زیرا ممکن است به آرایه‌هایی با تعداد اعضای نامشخص اشاره کنند. این حالت، تنظیم پیش‌فرض این گزینه است.
.IP \fB\-Wstringop\-overflow=3\fR 4
.IX Item "-Wstringop-overflow=3"
گزینهٔ \fB\-Wstringop\-overflow=3\fR از «بررسی اندازه شیء نوع دو» (type\-two Object Size Checking) برای تعیین اندازهٔ اشیاء مقصد استفاده می‌کند. در این تنظیم، این گزینه دربارهٔ سرریز از کوچک‌ترین شیء یا عضو داده هشدار می‌دهد. این محدودکننده‌ترین تنظیم این گزینه است که ممکن است به صدور هشدار برای کدهای امن نیز منجر شود.
.IP \fB\-Wstringop\-overflow=4\fR 4
.IX Item "-Wstringop-overflow=4"
گزینهٔ \fB\-Wstringop\-overflow=4\fR از «بررسی اندازه شیء نوع سه» (type\-three Object Size Checking) برای تعیین اندازهٔ اشیاء مقصد استفاده می‌کند. در این تنظیم، این گزینه دربارهٔ سرریز از هر عضو داده هشدار می‌دهد، و هنگامی که مقصد یکی از چندین شیء باشد، از اندازهٔ بزرگ‌ترین آن‌ها برای تصمیم‌گیری در مورد صدور هشدار استفاده می‌کند. مشابه با \fB\-Wstringop\-overflow=3\fR، این تنظیمِ گزینه نیز ممکن است منجر به صدور هشدار برای کدهای بی‌خطر شود.
.RE
.RS 4
.RE
.IP \fB\-Wno\-stringop\-overread\fR 4
.IX Item "-Wno-stringop-overread"
برای فراخوانی توابع دستکاری رشته مانند \f(CW\*(C`memchr\*(C'\fR یا \&\f(CW\*(C`strcpy\*(C'\fR که مشخص شده است فراتر از انتهای توالی مبدأ را می‌خوانند، هشدار می‌دهد.
.Sp
گزینهٔ \fB\-Wstringop\-overread\fR به‌طور پیش‌فرض فعال است.
.IP \fB\-Wno\-stringop\-truncation\fR 4
.IX Item "-Wno-stringop-truncation"
برای فراخوانی توابع کران‌دار دستکاری رشته مانند \f(CW\*(C`strncat\*(C'\fR، \&\f(CW\*(C`strncpy\*(C'\fR و \f(CW\*(C`stpncpy\*(C'\fR که ممکن است رشتهٔ کپی‌شده را کوتاه کرده یا مقصد را بدون تغییر باقی بگذارند، هشدار نمی‌دهد.
.Sp
در مثال زیر، فراخوانی \f(CW\*(C`strncat\*(C'\fR کرانی را مشخص می‌کند که از طول رشتهٔ مبدأ کمتر است. در نتیجه، کپیِ مبدأ کوتاه خواهد شد و بنابراین برای این فراخوانی هشدار صادر می‌شود. برای جلوگیری از این هشدار، از \f(CW\*(C`bufsize \- strlen (buf) \- 1)\*(C'\fR به عنوان کران استفاده کنید.
.Sp
.Vb 4
\&        void append (char *buf, size_t bufsize)
\&        {
\&          strncat (buf, ".txt", 3);
\&        }
.Ve
.Sp
به عنوان مثالی دیگر، فراخوانی زیر برای \f(CW\*(C`strncpy\*(C'\fR منجر به کپی شدن تنها نویسه‌های پیش از \f(CW\*(C`NUL\*(C'\fR پایانی در \f(CW\*(C`d\*(C'\fR می‌شود، بدون آنکه \f(CW\*(C`NUL\*(C'\fR به انتها اضافه شود. این فرض که نتیجهٔ \f(CW\*(C`strncpy\*(C'\fR لزوماً یک رشتهٔ پایان‌یافته با \f(CW\*(C`NUL\*(C'\fR است یک اشتباه رایج است و از این رو برای این فراخوانی هشدار صادر می‌شود. برای جلوگیری از این هشدار در مواردی که انتظار نمی‌رود نتیجه با \f(CW\*(C`NUL\*(C'\fR خاتمه یابد، به جای آن \f(CW\*(C`memcpy\*(C'\fR را فراخوانی کنید.
.Sp
.Vb 4
\&        void copy (char *d, const char *s)
\&        {
\&          strncpy (d, s, strlen (s));
\&        }
.Ve
.Sp
در مثال زیر، فراخوانی \f(CW\*(C`strncpy\*(C'\fR اندازهٔ بافر مقصد را به عنوان کران مشخص می‌کند. اگر طول رشتهٔ مبدأ برابر یا بیشتر از این اندازه باشد، نتیجهٔ کپی به \f(CW\*(C`NUL\*(C'\fR ختم نخواهد شد. بنابراین، برای این فراخوانی نیز هشدار صادر می‌شود. برای جلوگیری از هشدار، \f(CW\*(C`sizeof buf \- 1\*(C'\fR را به عنوان کران مشخص کرده و آخرین عنصر بافر را روی \f(CW\*(C`NUL\*(C'\fR تنظیم کنید.
.Sp
.Vb 6
\&        void copy (const char *s)
\&        {
\&          char buf[80];
\&          strncpy (buf, s, sizeof buf);
\&          ...
\&        }
.Ve
.Sp
در شرایطی که هدف از یک آرایهٔ نویسه‌ای، ذخیرهٔ توالی‌ای از بایت‌ها بدون \f(CW\*(C`NUL\*(C'\fR پایانی است، می‌توان چنین آرایه‌ای را با صفت \f(CW\*(C`nonstring\*(C'\fR نشانه‌گذاری کرد تا از این هشدار جلوگیری شود. با این حال، چنین آرایه‌هایی آرگومان‌های مناسبی برای توابعی که انتظار رشته‌های پایان‌یافته با \&\f(CW\*(C`NUL\*(C'\fR را دارند نیستند. برای کمک به شناسایی استفاده‌های نادرست و تصادفی از این آرایه‌ها، GCC هشدار صادر می‌کند مگر اینکه بتواند امن بودن این کاربرد را اثبات کند.
.IP "\fB\-Wstrict\-flex\-arrays\fR (تنها C و C++)" 4
.IX Item "-Wstrict-flex-arrays (C and C++ only)"
دربارهٔ استفاده‌های نادرست از اعضای آرایهٔ انعطاف‌پذیر بر اساس \fIlevel\fR صفت \f(CW\*(C`strict_flex_array (\fR\f(CIlevel\fR\f(CW)\*(C'\fR متصل به فیلد آرایهٔ انتهایی یک ساختار (در صورت وجود)، و در غیر این صورت بر اساس \fIlevel\fR گزینهٔ \&\fB\-fstrict\-flex\-arrays=\fR\fIlevel\fR هشدار می‌دهد. گزینهٔ \f(CW\*(C`\-Wstrict\-flex\-arrays\*(C'\fR تنها زمانی مؤثر است که \fIlevel\fR بزرگ‌تر از 0 باشد.
.Sp
وقتی \fIlevel\fR=1 باشد، اگر به آرایهٔ انتهاییِ ساختاری که ۲ یا چند عنصر دارد به عنوان عضو آرایهٔ انعطاف‌پذیر ارجاع داده شود، هشدار صادر می‌شود.
.Sp
وقتی \fIlevel\fR=2 باشد، علاوه بر حالت \fIlevel\fR=1، اگر به آرایهٔ انتهاییِ تک‌عنصریِ یک ساختار به عنوان عضو آرایهٔ انعطاف‌پذیر ارجاع شود نیز هشدارهای تکمیلی صادر می‌شود.
.Sp
وقتی \fIlevel\fR=3 باشد، علاوه بر حالت \fIlevel\fR=2، اگر به آرایهٔ انتهایی با طول صفر در یک ساختار به عنوان عضو آرایهٔ انعطاف‌پذیر ارجاع شود نیز هشدارهای تکمیلی صادر می‌شود.
.Sp
این گزینه زمانی که \fB\-ftree\-vrp\fR فعال باشد مؤثرتر خواهد بود (که پیش‌فرض در \fB\-O2\fR و بالاتر است)، اما برخی هشدارها ممکن است حتی بدون بهینه‌سازی نیز تشخیص داده شوند.
.IP \fB\-Wsuggest\-attribute=\fR\fIattribute\-name\fR 4
.IX Item "-Wsuggest-attribute=attribute-name"
در مواردی که افزودن یک صفت ممکن است سودمند باشد، هشدار می‌دهد. مقادیر \fIattribute\-name\fR که در حال حاضر پشتیبانی می‌شوند در زیر فهرست شده‌اند.
.RS 4
.IP \fB\-Wsuggest\-attribute=pure\fR 4
.IX Item "-Wsuggest-attribute=pure"
.PD 0
.IP \fB\-Wsuggest\-attribute=const\fR 4
.IX Item "-Wsuggest-attribute=const"
.IP \fB\-Wsuggest\-attribute=noreturn\fR 4
.IX Item "-Wsuggest-attribute=noreturn"
.IP \fB\-Wmissing\-noreturn\fR 4
.IX Item "-Wmissing-noreturn"
.IP \fB\-Wsuggest\-attribute=malloc\fR 4
.IX Item "-Wsuggest-attribute=malloc"
.IP \fB\-Wsuggest\-attribute=returns_nonnull\fR 4
.IX Item "-Wsuggest-attribute=returns_nonnull"
.PD
دربارهٔ توابعی که ممکن است کاندیدای صفات \&\f(CW\*(C`pure\*(C'\fR، \f(CW\*(C`const\*(C'\fR، \f(CW\*(C`noreturn\*(C'\fR، \f(CW\*(C`malloc\*(C'\fR یا \&\f(CW\*(C`returns_nonnull\*(C'\fR باشند هشدار می‌دهد. کامپایلر تنها برای توابعی هشدار می‌دهد که در سایر واحدهای ترجمه قابل مشاهده باشند یا (در مورد \&\f(CW\*(C`pure\*(C'\fR و \f(CW\*(C`const\*(C'\fR) نتواند اثبات کند که تابع به‌طور عادی بازمی‌گردد. یک تابع در صورتی به‌طور عادی بازمی‌گردد که فاقد حلقهٔ بی‌نهایت باشد یا با پرتاب استثنا، فراخوانی \f(CW\*(C`abort\*(C'\fR یا به دام افتادن (trapping) به‌طور غیرعادی پایان نیابد. این تحلیل به گزینهٔ \fB\-fipa\-pure\-const\fR نیاز دارد، که به‌طور پیش‌فرض در \&\fB\-O\fR و سطوح بالاتر فعال است. سطوح بهینه‌سازی بالاتر، دقت این تحلیل را بهبود می‌بخشند.
.IP \fB\-Wsuggest\-attribute=format\fR 4
.IX Item "-Wsuggest-attribute=format"
.PD 0
.IP \fB\-Wmissing\-format\-attribute\fR 4
.IX Item "-Wmissing-format-attribute"
.PD
دربارهٔ اشاره‌گرهای تابعی که ممکن است کاندیدای صفت‌های \f(CW\*(C`format\*(C'\fR باشند هشدار می‌دهد. توجه داشته باشید که این‌ها صرفاً کاندیداهای احتمالی هستند، نه قطعی. کامپایلر GCC حدس می‌زند اشاره‌گرهای تابعی دارای صفت \f(CW\*(C`format\*(C'\fR که در انتساب، مقداردهی اولیه، ارسال پارامتر یا عبارات بازگشت استفاده می‌شوند، باید صفت \f(CW\*(C`format\*(C'\fR متناظری در نوعِ حاصل داشته باشند؛ بدین معنا که به ترتیب، سمت چپ انتساب یا مقداردهی اولیه، نوع متغیر پارامتر، یا نوع بازگشتی تابع دربرگیرنده نیز باید دارای صفت \f(CW\*(C`format\*(C'\fR باشد تا از صدور هشدار جلوگیری شود.
.Sp
کامپایلر GCC همچنین دربارهٔ تعاریف توابعی که ممکن است کاندیدای صفت‌های \f(CW\*(C`format\*(C'\fR باشند هشدار می‌دهد. مجدداً، این‌ها تنها کاندیداهای احتمالی هستند. کامپایلر GCC حدس می‌زند که ممکن است صفت‌های \f(CW\*(C`format\*(C'\fR برای هر تابعی که تابعی مانند \&\f(CW\*(C`vprintf\*(C'\fR یا \f(CW\*(C`vscanf\*(C'\fR را فراخوانی می‌کند مناسب باشد، اما این موضوع ممکن است همیشه صادق نباشد و برخی توابع که صفت‌های \f(CW\*(C`format\*(C'\fR برای آن‌ها مناسب است شناسایی نشوند.
.IP \fB\-Wsuggest\-attribute=cold\fR 4
.IX Item "-Wsuggest-attribute=cold"
دربارهٔ توابعی که ممکن است کاندیدای صفت \f(CW\*(C`cold\*(C'\fR باشند هشدار می‌دهد. این هشدار بر اساس بررسی ایستا است و عموماً تنها دربارهٔ توابعی صادر می‌شود که همیشه به فراخوانی یک تابع \f(CW\*(C`cold\*(C'\fR دیگر ختم می‌شوند؛ مانند توابع پوششی دستور \f(CW\*(C`throw\*(C'\fR در C++ یا توابع گزارش خطای مهلک که منجر به فراخوانی \f(CW\*(C`abort\*(C'\fR می‌شوند.
.RE
.RS 4
.RE.IP \fB\-Walloc\-size\fR 4
.IX Item "-Walloc-size"
درباره فراخوانی‌های توابع تخصیص حافظه مزین به صفت
\&\f(CW\*(C`alloc_size\*(C'\fR
که اندازه‌ای ناکافی برای نوع مقصدِ اشاره‌گری که نتیجه به آن تخصیص می‌یابد مشخص می‌کنند، هشدار می‌دهد؛ از جمله شکل‌های توکار (built\-in) توابع
\&\f(CW\*(C`aligned_alloc\*(C'\fR،
\&\f(CW\*(C`alloca\*(C'\fR،
\&\f(CW\*(C`calloc\*(C'\fR،
\&\f(CW\*(C`malloc\*(C'\fR
و
\&\f(CW\*(C`realloc\*(C'\fR.
.IP \fB\-Walloc\-zero\fR 4
.IX Item "-Walloc-zero"
درباره فراخوانی‌های توابع تخصیص حافظه مزین به صفت
\&\f(CW\*(C`alloc_size\*(C'\fR
که اندازه صفر بایت را مشخص می‌کنند هشدار می‌دهد، از جمله شکل‌های توکار توابع
\&\f(CW\*(C`aligned_alloc\*(C'\fR،
\&\f(CW\*(C`alloca\*(C'\fR،
\&\f(CW\*(C`calloc\*(C'\fR،
\&\f(CW\*(C`malloc\*(C'\fR
و
\&\f(CW\*(C`realloc\*(C'\fR.
از آنجا که رفتار این توابع هنگام فراخوانی با اندازه صفر در میان پیاده‌سازی‌های گوناگون متفاوت است (و در مورد
\&\f(CW\*(C`realloc\*(C'\fR
منسوخ شده است)، اتکا به آن ممکن است به باگ‌های نامحسوس در قابلیت حمل منجر شود و باید از آن اجتناب گردد.
.IP \fB\-Wcalloc\-transposed\-args\fR 4
.IX Item "-Wcalloc-transposed-args"
درباره فراخوانی‌های توابع تخصیص مزین به صفت
\&\f(CW\*(C`alloc_size\*(C'\fR
با دو آرگومان که از عملگر
\&\f(CW\*(C`sizeof\*(C'\fR
به عنوان آرگومان اندازهٔ پیشین استفاده می‌کنند و در آرگومان اندازهٔ پسین از آن استفاده نمی‌کنند، هشدار می‌دهد. این یک هشدار مربوط به سبک کدنویسی است. بر اساس مستندات، آرگومان اول
\&\f(CW\*(C`calloc\*(C'\fR
تعداد عناصر آرایه است، در حالی که آرگومان دوم اندازهٔ هر عنصر می‌باشد؛ بنابراین
\&\f(CW\*(C`calloc (\fR\f(CIn\fR\f(CW, sizeof (int))\*(C'\fR
نسبت به
\&\f(CW\*(C`calloc (sizeof (int), \fR\f(CIn\fR\f(CW)\*(C'\fR
ترجیح داده می‌شود. اگر وجود
\&\f(CW\*(C`sizeof\*(C'\fR
در آرگومان پیشین و نبود آن در آرگومان پسین عمدی است، می‌توان هشدار را با استفاده از
\&\f(CW\*(C`calloc (sizeof (struct \fR\f(CIS\fR\f(CW) + 0, n)\*(C'\fR
یا
\&\f(CW\*(C`calloc (1 * sizeof (struct \fR\f(CIS\fR\f(CW), 4)\*(C'\fR
یا با به کار بردن
\&\f(CW\*(C`sizeof\*(C'\fR
در آرگومان پسین نیز فرونشاند.
.IP \fB\-Walloc\-size\-larger\-than=\fR\fIbyte\-size\fR 4
.IX Item "-Walloc-size-larger-than=byte-size"
درباره فراخوانی‌های توابع مزین به صفت \f(CW\*(C`alloc_size\*(C'\fR
که تلاش می‌کنند اشیائی بزرگ‌تر از تعداد بایت‌های مشخص‌شده تخصیص دهند،
یا جایی که نتیجه محاسبه اندازه در یک نوع عدد صحیح با دقت نامتناهی از مقدار \fBPTRDIFF_MAX\fR در مقصد فراتر رود، هشدار می‌دهد.
\&\fB\-Walloc\-size\-larger\-than=\fR\fBPTRDIFF_MAX\fR به طور پیش‌فرض فعال است.
هشدارهای کنترل‌شده توسط این گزینه را می‌توان یا با مشخص کردن
\&\fIbyte\-size\fR برابر با \fBSIZE_MAX\fR یا بیشتر، و یا توسط
\&\fB\-Wno\-alloc\-size\-larger\-than\fR غیرفعال کرد.
.IP \fB\-Wno\-alloc\-size\-larger\-than\fR 4
.IX Item "-Wno-alloc-size-larger-than"
هشدارهای \fB\-Walloc\-size\-larger\-than=\fR را غیرفعال می‌کند. این گزینه
معادل \fB\-Walloc\-size\-larger\-than=\fR\fBSIZE_MAX\fR یا بزرگ‌تر است.
.IP \fB\-Walloca\fR 4
.IX Item "-Walloca"
این گزینه در مورد تمامی استفاده‌ها از \f(CW\*(C`alloca\*(C'\fR در کد منبع هشدار می‌دهد.
.IP \fB\-Wauto\-profile\fR 4
.IX Item "-Wauto-profile"
هشدارهایی درباره ناهمخوانی‌های auto\-profile چاپ می‌کند.
.IP \fB\-Wcannot\-profile\fR 4
.IX Item "-Wcannot-profile"
هنگامی که ابزارگذاری پروفایل‌سازی (profiling instrumentation) درخواست شده باشد اما نتوان آن را روی تابع خاصی اعمال کرد، هشدار می‌دهد.
.IP \fB\-Walloca\-larger\-than=\fR\fIbyte\-size\fR 4
.IX Item "-Walloca-larger-than=byte-size"
این گزینه در مورد فراخوانی‌های \f(CW\*(C`alloca\*(C'\fR با آرگومان عدد صحیحی که مقدار آن صفر است، یا توسط گزارهٔ کنترلی مقید نشده باشد که مقدار آن را حداکثر به \fIbyte\-size\fR محدود کند، هشدار می‌دهد. همچنین برای فراخوانی‌هایی از \f(CW\*(C`alloca\*(C'\fR که مقدار کران در آن‌ها ناشناخته است هشدار می‌دهد. آرگومان‌های از نوع غیر عدد صحیح، حتی اگر به نظر برسد به محدوده مورد انتظار مقید شده‌اند، نامقید در نظر گرفته می‌شوند.
.Sp
برای مثال، یک موردِ مقید از \f(CW\*(C`alloca\*(C'\fR می‌تواند به شکل زیر باشد:
.Sp
.Vb 9
\&        void func (size_t n)
\&        {
\&          void *p;
\&          if (n <= 1000)
\&            p = alloca (n);
\&          else
\&            p = malloc (n);
\&          f (p);
\&        }
.Ve
.Sp
در مثال بالا، ارسال \f(CW\*(C`\-Walloca\-larger\-than=1000\*(C'\fR هشداری صادر نمی‌کند زیرا مشخص است فراخوانی \f(CW\*(C`alloca\*(C'\fR حداکثر 1000 بایت است. با این حال، اگر \f(CW\*(C`\-Walloca\-larger\-than=500\*(C'\fR ارسال می‌شد، کامپایلر یک هشدار صادر می‌کرد.
.Sp
از سوی دیگر، استفاده‌های نامقید، مواردی از استفاده از \f(CW\*(C`alloca\*(C'\fR هستند که هیچ گزارهٔ کنترلی آرگومان عدد صحیح آن را محدود نمی‌کند. برای مثال:
.Sp
.Vb 5
\&        void func ()
\&        {
\&          void *p = alloca (n);
\&          f (p);
\&        }
.Ve
.Sp
اگر \f(CW\*(C`\-Walloca\-larger\-than=500\*(C'\fR ارسال می‌شد، کد بالا هشداری را ایجاد می‌کرد، اما این بار به دلیل عدم بررسی مرزها.
.Sp
توجه داشته باشید که حتی کدهای به‌ظاهر صحیح که شامل اعداد صحیح علامت‌دار هستند نیز می‌توانند موجب بروز هشدار شوند:
.Sp
.Vb 8
\&        void func (signed int n)
\&        {
\&          if (n < 500)
\&            {
\&              p = alloca (n);
\&              f (p);
\&            }
\&        }
.Ve
.Sp
در مثال بالا، \fIn\fR می‌تواند منفی باشد، که باعث می‌شود آرگومانی بزرگ‌تر از حد انتظار به طور ضمنی به فراخوانی \f(CW\*(C`alloca\*(C'\fR تبدیل نوع شود.
.Sp
این گزینه همچنین هنگامی که \f(CW\*(C`alloca\*(C'\fR درون یک حلقه به کار رود هشدار می‌دهد.
.Sp
\&\fB\-Walloca\-larger\-than=\fR\fBPTRDIFF_MAX\fR به طور پیش‌فرض فعال است
اما معمولاً فقط زمانی اثرگذار است که \fB\-ftree\-vrp\fR فعال باشد (پیش‌فرض
برای \fB\-O2\fR و بالاتر).
.Sp
همچنین ببینید: \fB\-Wvla\-larger\-than=\fR\fBbyte\-size\fR.
.IP \fB\-Wno\-alloca\-larger\-than\fR 4
.IX Item "-Wno-alloca-larger-than"
هشدارهای \fB\-Walloca\-larger\-than=\fR را غیرفعال می‌کند. این گزینه
معادل \fB\-Walloca\-larger\-than=\fR\fBSIZE_MAX\fR یا بزرگ‌تر است.
.IP \fB\-Warith\-conversion\fR 4
.IX Item "-Warith-conversion"
درباره تبدیل‌های ضمنی ناشی از عملیات حسابی هشدار می‌دهد، حتی زمانی که تبدیل عملوندها به نوعی یکسان نتواند مقادیر آن‌ها را تغییر دهد. این بر هشدارهای ناشی از \fB\-Wconversion\fR،
\&\fB\-Wfloat\-conversion\fR و \fB\-Wsign\-conversion\fR تأثیر می‌گذارد.
.Sp
.Vb 5
\&        void f (char c, int i)
\&        {
\&          c = c + i; // warns with B<\-Wconversion>
\&          c = c + 1; // only warns with B<\-Warith\-conversion>
\&        }
.Ve
.IP \fB\-Warray\-bounds\fR 4
.IX Item "-Warray-bounds"
.PD 0
.IP \fB\-Warray\-bounds=\fR\fIn\fR 4
.IX Item "-Warray-bounds=n"
.PD
درباره اندیس‌ها یا آفست‌های خارج از محدوده آرایه‌ها هشدار می‌دهد. این هشدار
توسط \fB\-Wall\fR فعال می‌شود. این گزینه هنگامی که \fB\-ftree\-vrp\fR
فعال باشد اثرگذاری بیشتری دارد (پیش‌فرض برای \fB\-O2\fR و بالاتر)، اما زیرمجموعه‌ای از موارد
حتی بدون بهینه‌سازی نیز صادر می‌شوند.
.Sp
به طور پیش‌فرض، آرایهٔ انتهایی یک ساختار توسط \fB\-Warray\-bounds\fR یا \fB\-Warray\-bounds=\fR\fIn\fR
به عنوان عضو آرایه انعطاف‌پذیر در نظر گرفته می‌شود اگر طبق استاندارد C99 به بعد به عنوان یک عضو آرایه انعطاف‌پذیر
(\fB[]\fR)، یک افزونه طول صفر GCC
(\fB[0]\fR)، یا یک آرایه تک‌عنصری
(\fB[1]\fR) اعلان شده باشد. در نتیجه، به طور پیش‌فرض برای اندیس‌ها یا آفست‌های خارج از محدوده در
آرایه‌های با طول صفر یا آرایه‌های تک‌عنصری هشداری داده نمی‌شود.
.Sp
می‌توانید گزینهٔ \fB\-fstrict\-flex\-arrays\fR یا
\&\fB\-fstrict\-flex\-arrays=\fR\fIlevel\fR را اضافه کنید تا نحوهٔ برخورد این
گزینه با آرایهٔ انتهایی یک ساختار به عنوان عضو آرایه انعطاف‌پذیر کنترل شود:
.Sp
هنگامی که \fIlevel\fR<=1 باشد، تغییری در رفتار پیش‌فرض داده نمی‌شود.
.Sp
هنگامی که \fIlevel\fR=2 باشد، هشدارهای بیشتری برای اندیس‌ها یا آفست‌های خارج از محدوده در
آرایه‌های تک‌عنصری صادر خواهد شد؛
.Sp
هنگامی که \fIlevel\fR=3 باشد، علاوه بر موارد \fIlevel\fR=2، هشدارهای بیشتری برای
اندیس‌ها یا آفست‌های خارج از محدوده در آرایه‌های با طول صفر صادر خواهد شد.
.RS 4
.IP \fB\-Warray\-bounds=1\fR 4
.IX Item "-Warray-bounds=1"
این سطح پیش‌فرض هشدار برای \fB\-Warray\-bounds\fR است و توسط
\&\fB\-Wall\fR فعال می‌شود؛ سطوح بالاتر فعال نمی‌شوند و باید صراحتاً درخواست گردند.
.IP \fB\-Warray\-bounds=2\fR 4
.IX Item "-Warray-bounds=2"
این سطح هشدار همچنین درباره نتایج میانی محاسبات اشاره‌گر
که ممکن است مقادیر خارج از محدوده تولید کنند هشدار می‌دهد. این سطح هشدار ممکن است
تعداد بیشتری هشدار نادرست مثبت (false positive) ایجاد کند و به طور پیش‌فرض غیرفعال است.
.RE
.RS 4
.RE.IP "\fB\-Wunterminated\-string\-initialization\fR (فقط C و Objective\-C)" 4
.IX Item "-Wunterminated-string-initialization (C and Objective-C only)"
درباره آرایه‌های نویسه‌ای که با یک رشته لفظی به عنوان دنباله‌های نویسه‌ای بدون پایان‌دهنده مقداردهی اولیه شده‌اند هشدار می‌دهد، مگر اینکه اعلان در حال مقداردهی دارای ویژگی \f(CW\*(C`nonstring\*(C'\fR باشد.
برای مثال:
.Sp
.Vb 2
\&        char arr[3] = "foo"; /* Warning.  */
\&        char arr2[3] _\|_attribute_\|_((nonstring)) = "bar"; /* No warning.  */
.Ve
.Sp
این هشدار توسط \fB\-Wextra\fR فعال می‌شود. اگر \fB\-Wc++\-compat\fR فعال باشد، متن هشدار کمی متفاوت خواهد بود و حتی اگر اعلان در حال مقداردهی دارای ویژگی \f(CW\*(C`nonstring\*(C'\fR باشد نیز هشدار می‌دهد، زیرا در C++ چنین مقداردهی‌هایی یک خطا محسوب می‌شوند.
.IP \fB\-Warray\-compare\fR 4
.IX Item "-Warray-compare"
درباره مقایسه‌های برابری و رابطه‌ای میان دو عملوند از نوع آرایه هشدار می‌دهد. این مقایسه در C++20 منسوخ شده است. برای مثال:
.Sp
.Vb 3
\&        int arr1[5];
\&        int arr2[5];
\&        bool same = arr1 == arr2;
.Ve
.Sp
\&\fB\-Warray\-compare\fR توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Warray\-parameter\fR 4
.IX Item "-Warray-parameter"
.PD 0
.IP \fB\-Warray\-parameter=\fR\fIn\fR 4
.IX Item "-Warray-parameter=n"
.PD
درباره اعلان‌های مجدد توابعی که شامل پارامترهایی از نوع آرایه یا اشاره‌گر با نوع‌ها یا شکل‌های ناسازگار هستند هشدار می‌دهد، و امکان تشخیص دسترسی‌های خارج از محدوده به چنین پارامترهایی را با هشدارهایی نظیر \fB\-Warray\-bounds\fR فعال می‌کند.
.Sp
اگر نخستین اعلان تابع از شکل آرایه‌ای برای اعلان پارامتر استفاده کند، کران مشخص‌شده در آرایه به عنوان حداقل تعداد عناصر مورد انتظار برای ارسال در فراخوانی‌های تابع و حداکثر تعداد عناصر مورد دسترسی توسط آن در نظر گرفته می‌شود. عدم ارائه آرگومان‌هایی با اندازه کافی یا دسترسی به بیش از حداکثر تعداد عناصر ممکن است توسط هشدارهایی نظیر \fB\-Warray\-bounds\fR یا \fB\-Wstringop\-overflow\fR تشخیص داده شود. در سطح ۱، این هشدار ناسازگاری‌های مربوط به پارامترهای آرایه‌ای که با استفاده از شکل \f(CW\*(C`T[static N]\*(C'\fR اعلان شده‌اند را تشخیص می‌دهد.
.Sp
برای مثال، این هشدار برای دومین اعلان \f(CW\*(C`f\*(C'\fR صادر می‌شود زیرا اعلان نخست با کلیدواژه \f(CW\*(C`static\*(C'\fR مشخص می‌کند که آرگومان آرایه باید حداقل دارای چهار عنصر باشد، در حالی که اعلان دوم اجازه می‌دهد آرایه‌ای با هر اندازه‌ای به \f(CW\*(C`f\*(C'\fR ارسال شود.
.Sp
.Vb 2
\&        void f (int[static 4]);
\&        void f (int[]);           // warning (inconsistent array form)
\&        
\&        void g (void)
\&        {
\&          int *p = (int *)malloc (1 * sizeof (int));
\&          f (p);                  // warning (array too small)
\&          ...
\&        }
.Ve
.Sp
در سطح ۲، این هشدار همچنین برای اعلان‌های مجددی که شامل هر ناسازگاری دیگری در شکل‌های آرگومان آرایه یا اشاره‌گرِ مشخص‌کننده اندازه آرایه باشد فعال می‌شود. اشاره‌گرها و آرایه‌های با کران نامشخص معادل یکدیگر در نظر گرفته می‌شوند و هشداری ایجاد نمی‌کنند.
.Sp
.Vb 3
\&        void g (int*);
\&        void g (int[]);     // no warning
\&        void g (int[8]);    // warning (inconsistent array bound)
.Ve
.Sp
\&\fB\-Warray\-parameter=2\fR در \fB\-Wall\fR گنجانده شده است. گزینه \fB\-Wvla\-parameter\fR هشدارهایی را برای ناسازگاری‌های مشابه مربوط به آرگومان‌های آرایه با طول متغیر (Variable Length Array) صادر می‌کند.
.Sp
شکل کوتاه گزینه \fB\-Warray\-parameter\fR معادل با \fB\-Warray\-parameter=2\fR است. شکل نفی \fB\-Wno\-array\-parameter\fR معادل با \fB\-Warray\-parameter=0\fR است.
.IP \fB\-Wattribute\-alias=\fR\fIn\fR 4
.IX Item "-Wattribute-alias=n"
.PD 0
.IP \fB\-Wno\-attribute\-alias\fR 4
.IX Item "-Wno-attribute-alias"
.PD
درباره اعلان‌هایی که از ویژگی \f(CW\*(C`alias\*(C'\fR و ویژگی‌های مشابه استفاده می‌کنند و هدف آن‌ها با نوع نام مستعار (alias) ناسازگار است هشدار می‌دهد.
.RS 4
.IP \fB\-Wattribute\-alias=1\fR 4
.IX Item "-Wattribute-alias=1"
سطح هشدار پیش‌فرض گزینه \fB\-Wattribute\-alias\fR ناسازگاری‌های میان نوع اعلان نام مستعار و نوع هدف آن را تشخیص می‌دهد. چنین ناسازگاری‌هایی معمولاً نشان‌دهنده اشکالات نرم‌افزاری هستند.
.IP \fB\-Wattribute\-alias=2\fR 4
.IX Item "-Wattribute-alias=2"
در این سطح، \fB\-Wattribute\-alias\fR مواردی را نیز تشخیص می‌دهد که در آن‌ها ویژگی‌های اعلان نام مستعار محدودکننده‌تر از ویژگی‌های اعمال‌شده بر روی هدف آن باشند. این عدم تطابق‌ها می‌توانند به‌طور بالقوه منجر به تولید کد نادرست شوند. در موارد دیگر ممکن است بی‌خطر باشند و صرفاً با افزودن ویژگی ازدست‌رفته به هدف حل شوند. برای مقایسه، به گزینه \fB\-Wmissing\-attributes\fR مراجعه کنید که مواردی را کنترل می‌کند که اعلان نام مستعار کمتر از هدف محدودکننده باشد، نه محدودکننده‌تر.
.Sp
ویژگی‌های بررسی‌شده شامل \f(CW\*(C`alloc_align\*(C'\fR، \f(CW\*(C`alloc_size\*(C'\fR، \f(CW\*(C`cold\*(C'\fR، \f(CW\*(C`const\*(C'\fR، \f(CW\*(C`hot\*(C'\fR، \f(CW\*(C`leaf\*(C'\fR، \f(CW\*(C`malloc\*(C'\fR، \f(CW\*(C`nonnull\*(C'\fR، \f(CW\*(C`noreturn\*(C'\fR، \f(CW\*(C`nothrow\*(C'\fR، \f(CW\*(C`pure\*(C'\fR، \f(CW\*(C`returns_nonnull\*(C'\fR و \f(CW\*(C`returns_twice\*(C'\fR هستند.
.RE
.RS 4
.Sp
\&\fB\-Wattribute\-alias\fR معادل \fB\-Wattribute\-alias=1\fR است. این مقدار پیش‌فرض است. می‌توانید این هشدارها را با \fB\-Wno\-attribute\-alias\fR یا \fB\-Wattribute\-alias=0\fR غیرفعال کنید.
.RE
.IP \fB\-Wbidi\-chars=\fR[\fBnone\fR|\fBunpaired\fR|\fBany\fR|\fBucn\fR] 4
.IX Item "-Wbidi-chars=[none|unpaired|any|ucn]"
درباره نویسه‌های کنترلی دوجهته (bidirectional) احتمالاً گمراه‌کننده UTF\-8 در کامنت‌ها، رشته‌های لفظی، ثوابت نویسه‌ای و شناسه‌ها هشدار می‌دهد. چنین نویسه‌هایی می‌توانند جهت نوشتار چپ‌به‌راست را به راست‌به‌چپ (و برعکس) تغییر دهند، که می‌تواند سبب سردرگمی میان ترتیب منطقی و ترتیب دیداری شود. این مسئله می‌تواند خطرناک باشد؛ برای نمونه، ممکن است چنین به نظر برسد که بخشی از کد کامنت نشده است، در حالی که در واقع کامنت شده است.
.Sp
سه سطح هشدار توسط GCC پشتیبانی می‌شود. مقدار پیش‌فرض \fB\-Wbidi\-chars=unpaired\fR است که درباره بافت‌های دوجهته (bidi) با پایان‌بندی نامناسب هشدار می‌دهد. \fB\-Wbidi\-chars=none\fR هشدار را غیرفعال می‌کند. \fB\-Wbidi\-chars=any\fR درباره هرگونه استفاده از نویسه‌های کنترلی دوجهته هشدار می‌دهد.
.Sp
به‌طور پیش‌فرض، این هشدار درباره UCNها هشدار نمی‌دهد. با این حال، فعال‌سازی چنین بررسی‌هایی با استفاده از \fB\-Wbidi\-chars=unpaired,ucn\fR یا \fB\-Wbidi\-chars=any,ucn\fR امکان‌پذیر است. استفاده از \fB\-Wbidi\-chars=ucn\fR مجاز است و در صورتی که گزینه قبلی \fB\-Wbidi\-chars=any\fR مشخص نشده باشد، معادل \fB\-Wbidi\-chars=unpaired,ucn\fR خواهد بود.
.IP \fB\-Wbool\-compare\fR 4
.IX Item "-Wbool-compare"
درباره مقایسه یک عبارت بولی با یک مقدار عدد صحیح غیر از \f(CW\*(C`true\*(C'\fR/\f(CW\*(C`false\*(C'\fR هشدار می‌دهد. برای نمونه، مقایسه زیر همواره نادرست (false) است:
.Sp
.Vb 3
\&        int n = 5;
\&        ...
\&        if ((n > 1) == 2) { ... }
.Ve
.Sp
این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wbool\-operation\fR 4
.IX Item "-Wbool-operation"
درباره عملیات مشکوک بر روی عبارت‌هایی از نوع بولی هشدار می‌دهد. برای نمونه، نقیض بیتی یک مقدار بولی به احتمال بسیار زیاد یک باگ در برنامه است. برای C، این هشدار همچنین در مورد افزایش یا کاهش یک مقدار بولی، که به‌ندرت معنا دارد، هشدار می‌دهد. (در C++، کاهش یک مقدار بولی همواره نامعتبر است. افزایش مقدار بولی در C++17 نامعتبر است و در غیر این صورت منسوخ اعلام شده است.)
.Sp
این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wduplicated\-branches\fR 4
.IX Item "-Wduplicated-branches"
هنگامی که یک دستور if\-else دارای شاخه‌های یکسان باشد هشدار می‌دهد. این هشدار مواردی مانند زیر را تشخیص می‌دهد:
.Sp
.Vb 4
\&        if (p != NULL)
\&          return 0;
\&        else
\&          return 0;
.Ve
.Sp
هنگامی که هر دو شاخه تنها شامل یک دستور تهی باشند هشدار نمی‌دهد. این هشدار همچنین برای عملگرهای شرطی هشدار می‌دهد:
.Sp
.Vb 1
\&          int i = x ? *p : *p;
.Ve
.IP \fB\-Wduplicated\-cond\fR 4
.IX Item "-Wduplicated-cond"
درباره شرط‌های تکراری در یک زنجیره if\-else\-if هشدار می‌دهد. برای نمونه، برای کد زیر هشدار می‌دهد:
.Sp.Vb 2
\&        if (p\->q != NULL) { ... }
\&        else if (p\->q != NULL) { ... }
.Ve
.IP \fB\-Wframe\-address\fR 4
.IX Item "-Wframe-address"
هنگامی که \fB_\|_builtin_frame_address\fR یا \fB_\|_builtin_return_address\fR با یک آرگومان بزرگ‌تر از 0 فراخوانی شوند، هشدار می‌دهد. چنین فراخوانی‌هایی ممکن است مقادیر نامعین برگردانند یا باعث خرابی (crash) برنامه شوند. این هشدار در \fB\-Wall\fR گنجانده شده است.
.IP "\fB\-Wno\-discarded\-qualifiers\fR (تنها C و Objective\-C)" 4
.IX Item "-Wno-discarded-qualifiers (C and Objective-C only)"
در صورتی که توصیف‌کننده‌های نوع (type qualifiers) روی اشاره‌گرها نادیده گرفته شوند، هشدار نمی‌دهد. به طور معمول، اگر یک متغیر \f(CW\*(C`const char *\*(C'\fR به تابعی که پارامتر \f(CW\*(C`char *\*(C'\fR می‌گیرد ارسال شود، کامپایلر هشدار می‌دهد. این گزینه می‌تواند برای فرونشاندن چنین هشداری استفاده شود.
.IP "\fB\-Wno\-discarded\-array\-qualifiers\fR (تنها C و Objective\-C)" 4
.IX Item "-Wno-discarded-array-qualifiers (C and Objective-C only)"
در صورتی که توصیف‌کننده‌های نوع در آرایه‌هایی که مقصد اشاره‌گر هستند نادیده گرفته شوند، هشدار نمی‌دهد. به طور معمول، اگر یک متغیر \f(CW\*(C`const int (*)[]\*(C'\fR به تابعی که پارامتر \f(CW\*(C`int (*)[]\*(C'\fR می‌گیرد ارسال شود، کامپایلر هشدار می‌دهد. این گزینه می‌تواند برای فرونشاندن چنین هشداری استفاده شود.
.IP "\fB\-Wno\-incompatible\-pointer\-types\fR (تنها C و Objective\-C)" 4
.IX Item "-Wno-incompatible-pointer-types (C and Objective-C only)"
هنگامی که تبدیلی بین اشاره‌گرهایی با انواع ناسازگار صورت می‌گیرد، هشدار نمی‌دهد. این هشدار مربوط به مواردی است که تحت پوشش \fB\-Wno\-pointer\-sign\fR نیستند؛ گزینه‌ای که برای ارسال آرگومان اشاره‌گر یا انتساب با علامت‌داری (signedness) متفاوت هشدار می‌دهد.
.Sp
به طور پیش‌فرض، در C99 و گویش‌های جدیدتر C، کامپایلر GCC با این مورد به عنوان یک خطا برخورد می‌کند. این خطا می‌تواند با استفاده از \fB\-fpermissive\fR (به همراه برخی خطاهای دیگر)، یا فقط برای این خطا با \fB\-Wno\-error=incompatible\-pointer\-types\fR به یک هشدار تقلیل یابد.
.Sp
این هشدار توسط \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد.
.IP "\fB\-Wno\-int\-conversion\fR (تنها C و Objective\-C)" 4
.IX Item "-Wno-int-conversion (C and Objective-C only)"
درباره تبدیلات ناسازگار عدد صحیح به اشاره‌گر و اشاره‌گر به عدد صحیح هشدار نمی‌دهد. این هشدار مربوط به تبدیلات ضمنی (implicit) است؛ برای تبدیلات صریح (explicit) می‌توان از هشدارهای \fB\-Wno\-int\-to\-pointer\-cast\fR و \fB\-Wno\-pointer\-to\-int\-cast\fR استفاده کرد.
.Sp
به طور پیش‌فرض، در C99 و گویش‌های جدیدتر C، کامپایلر GCC با این مورد به عنوان یک خطا برخورد می‌کند. این خطا می‌تواند با استفاده از \fB\-fpermissive\fR (به همراه برخی خطاهای دیگر)، یا فقط برای این خطا با \fB\-Wno\-error=int\-conversion\fR به یک هشدار تقلیل یابد.
.Sp
این هشدار توسط \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد.
.IP \fB\-Wzero\-as\-null\-pointer\-constant\fR 4
.IX Item "-Wzero-as-null-pointer-constant"
هنگامی که مقدار مستقیم (literal) \fB0\fR به عنوان ثابت اشاره‌گر تهی (null pointer constant) استفاده می‌شود، هشدار می‌دهد.
.IP \fB\-Wzero\-length\-bounds\fR 4
.IX Item "-Wzero-length-bounds"
درباره دسترسی به عناصر اعضای آرایه با طول صفر که ممکن است با سایر اعضای همان شیء هم‌پوشانی داشته باشند، هشدار می‌دهد. اعلان آرایه‌های درونی با طول صفر توصیه نمی‌شود زیرا دسترسی به آن‌ها تعریف‌نشده (undefined) است.
.Sp
به عنوان مثال، دو ذخیره‌سازی اول در تابع \f(CW\*(C`bad\*(C'\fR شناسایی می‌شوند زیرا عناصر آرایه با اعضای بعدی یعنی \f(CW\*(C`b\*(C'\fR و \f(CW\*(C`c\*(C'\fR هم‌پوشانی دارند. ذخیره‌سازی سوم توسط \fB\-Warray\-bounds\fR شناسایی می‌شود زیرا فراتر از محدوده‌های شیء دربرگیرنده است.
.Sp
.Vb 2
\&        struct X { int a[0]; int b, c; };
\&        struct X x;
\&        
\&        void bad (void)
\&        {
\&          x.a[0] = 0;   // \-Wzero\-length\-bounds
\&          x.a[1] = 1;   // \-Wzero\-length\-bounds
\&          x.a[2] = 2;   // \-Warray\-bounds
\&        }
.Ve
.Sp
گزینه \fB\-Wzero\-length\-bounds\fR توسط \fB\-Warray\-bounds\fR فعال می‌شود.
.IP \fB\-Wno\-div\-by\-zero\fR 4
.IX Item "-Wno-div-by-zero"
درباره تقسیم عدد صحیح بر صفر در زمان کامپایل هشدار نمی‌دهد. درباره تقسیم بر صفر ممیز شناور هشداری داده نمی‌شود، زیرا می‌تواند روشی معتبر برای دستیابی به بی‌نهایت‌ها (infinities) و NaNها باشد.
.IP \fB\-Wsystem\-headers\fR 4
.IX Item "-Wsystem-headers"
پیام‌های هشدار را برای ساختارهای یافت‌شده در فایل‌های هدر سیستمی چاپ می‌کند. هشدارهای فایل‌های هدر سیستمی معمولاً با این فرض که مشکلات واقعی را نشان نمی‌دهند و فقط خواندن خروجی کامپایلر را دشوارتر می‌کنند، فرونشانده می‌شوند. استفاده از این گزینه خط فرمان به GCC می‌گوید که هشدارهای هدرهای سیستمی را به گونه‌ای صادر کند که گویی در کد کاربر رخ داده‌اند. با این حال، توجه داشته باشید که استفاده از \fB\-Wall\fR همراه با این گزینه، درباره pragmaهای ناشناخته در هدرهای سیستمی هشدار \fIنمی‌دهد\fR\-\-\-برای آن، \fB\-Wunknown\-pragmas\fR نیز باید استفاده شود.
.IP \fB\-Wtautological\-compare\fR 4
.IX Item "-Wtautological-compare"
در صورتی که یک خود-مقایسه‌ای همواره به درست (true) یا نادرست (false) ارزیابی شود، هشدار می‌دهد. این هشدار خطاهای گوناگونی را تشخیص می‌دهد، مانند:
.Sp
.Vb 3
\&        int i = 1;
\&        ...
\&        if (i > i) { ... }
.Ve
.Sp
این هشدار همچنین درباره مقایسه‌های بیتی که همواره به درست یا نادرست ارزیابی می‌شوند نیز هشدار می‌دهد، به عنوان مثال:
.Sp
.Vb 1
\&        if ((a & 16) == 10) { ... }
.Ve
.Sp
همواره نادرست خواهد بود.
.Sp
این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wtrailing\-whitespace\fR 4
.IX Item "-Wtrailing-whitespace"
.PD 0
.IP \fB\-Wtrailing\-whitespace=\fR\fIkind\fR 4
.IX Item "-Wtrailing-whitespace=kind"
.PD
درباره فاصله‌های خالی انتهایی (trailing whitespace) در انتهای خطوط، شامل درون کامنت‌ها، اما به جز فاصله‌های انتهایی در رشته‌های لفظی خام (raw string literals)، هشدار می‌دهد.
\&\f(CW\*(C`\-Wtrailing\-whitespace\*(C'\fR معادل \f(CW\*(C`\-Wtrailing\-whitespace=blanks\*(C'\fR است و فقط درباره نویسه‌های فاصله (space) و تب افقی (horizontal tab) در انتهای خط هشدار می‌دهد. \f(CW\*(C`\-Wtrailing\-whitespace=any\*(C'\fR درباره این موارد یا نویسه‌های برگه‌پران (form feed) یا تب عمودی انتهایی هشدار می‌دهد.
\&\f(CW\*(C`\-Wno\-trailing\-whitespace\*(C'\fR یا \f(CW\*(C`\-Wtrailing\-whitespace=none\*(C'\fR این هشدار را غیرفعال می‌کنند، که حالت پیش‌فرض است.
این یک هشدار سبک کدنویسی است.
.IP \fB\-Wleading\-whitespace=\fR\fIkind\fR 4
.IX Item "-Wleading-whitespace=kind"
درباره اشکالات سبک در فاصله‌های خالی ابتدای خطوط (leading whitespace) هشدار می‌دهد، اما نه درباره مقدار تورفتگی (indentation). برخی پروژه‌ها از سبک‌های کدنویسی استفاده می‌کنند که در آن تنها از نویسه‌های فاصله برای تورفتگی استفاده می‌شود، پروژه‌های دیگر تنها از تب استفاده می‌کنند، و دیگران از صفر یا چند تب (برای مضارب \f(CW\*(C`\-ftabstop=\fR\f(CIn\fR\f(CW\*(C'\fR) و به دنبال آن صفر یا کمتر از \fIn\fR فاصله استفاده می‌کنند. روی خطوطی که صرفاً شامل نویسه‌های فاصله هستند هیچ هشداری صادر نمی‌شود (اگرچه ممکن است هشدار \f(CW\*(C`\-Wtrailing\-whitespace=\*(C'\fR صادر شود)، و درون رشته‌های لفظی خام نیز هشداری داده نمی‌شود. همچنین برای فاصله‌های خالی ابتدا در داخل کامنت‌های چندخطی نیز هشدار صادر می‌شود.
\&\f(CW\*(C`\-Wleading\-whitespace=spaces\*(C'\fR برای پروژه‌هایی که می‌خواهند تورفتگی را تنها با فاصله‌ها انجام دهند، درباره فاصله‌های خالی ابتدایی به جز فاصله هشدار می‌دهد.
\&\f(CW\*(C`\-Wleading\-whitespace=tabs\*(C'\fR برای پروژه‌هایی که می‌خواهند تورفتگی را تنها با تب‌های افقی انجام دهند، درباره فاصله‌های خالی ابتدایی به جز تب‌های افقی هشدار می‌دهد.
\&\f(CW\*(C`\-Wleading\-whitespace=blanks\*(C'\fR درباره فاصله‌های خالی ابتدا به جز فاصله‌ها و تب‌های افقی، یا درباره یک تب افقی بعد از یک فاصله در فاصله‌های خالی ابتدا، یا درباره \fIn\fR یا تعداد بیشتری فاصله متوالی در فاصله‌های خالی ابتدا (که در آن \fIn\fR آرگومان \f(CW\*(C`\-ftabstop=\fR\f(CIn\fR\f(CW\*(C'\fR است، که به طور پیش‌فرض 8 می‌باشد) هشدار می‌دهد.
\&\f(CW\*(C`\-Wleading\-whitespace=none\*(C'\fR این هشدار را غیرفعال می‌کند، که حالت پیش‌فرض است.
این یک هشدار سبک کدنویسی است.
.IP \fB\-Wtrampolines\fR 4
.IX Item "-Wtrampolines"
درباره ترامپولین‌های (trampolines) تولیدشده برای اشاره‌گرها به توابع تودرتو (nested functions) هشدار می‌دهد. یک ترامپولین قطعه کوچکی از داده یا کد است که در زمان اجرا، هنگام گرفته شدن آدرس یک تابع تودرتو، روی پشته (stack) ایجاد می‌شود و برای فراخوانی غیرمستقیم تابع تودرتو به کار می‌رود. برای برخی از معماری‌های مقصد، این ترامپولین تنها از داده تشکیل شده است و بنابراین نیاز به رسیدگی خاصی ندارد. اما برای بیشتر مقاصد، از کد تشکیل شده و بنابراین نیاز دارد پشته قابل‌اجرا (executable) باشد تا برنامه به درستی کار کند.
.IP \fB\-Wfloat\-equal\fR 4
.IX Item "-Wfloat-equal"
در صورتی که مقادیر ممیز شناور در مقایسه‌های برابری استفاده شوند، هشدار می‌دهد.
.Sp
ایده پشت این هشدار این است که گاهی اوقات (برای برنامه‌نویس) راحت است که مقادیر ممیز شناور را به عنوان تقریب‌هایی از اعداد حقیقی با دقت نامتناهی در نظر بگیرد. اگر چنین کاری انجام می‌دهید، باید (با تحلیل کد یا از راهی دیگر) حداکثر یا حداکثر خطای احتمالی را که محاسبات ایجاد می‌کند محاسبه کنید، و هنگام انجام مقایسه‌ها (و هنگام تولید خروجی، هرچند که این مسئله متفاوتی است) آن را لحاظ نمایید. به طور خاص، به جای آزمودن برابری، باید بررسی کنید که آیا دو مقدار دارای بازه‌هایی با هم‌پوشانی هستند یا خیر؛ و این کار با عملگرهای رابطه‌ای انجام می‌شود، بنابراین مقایسه‌های برابری احتمالاً اشتباه هستند.
.IP "\fB\-Wtraditional\fR (تنها C و Objective\-C)" 4
.IX Item "-Wtraditional (C and Objective-C only)"
درباره ساختارهای معینی که در C سنتی (traditional) و ISO C رفتار متفاوتی دارند، هشدار می‌دهد. همچنین درباره ساختارهای ISO C که هیچ معادل C سنتی ندارند، و/یا ساختارهای مشکل‌سازی که باید از آن‌ها اجتناب شود، هشدار می‌دهد.
.RS 4
.IP * 4
پارامترهای ماکرو که در داخل رشته‌های لفظی (string literals) در بدنه ماکرو ظاهر می‌شوند. در C سنتی جایگزینی ماکرو درون رشته‌های لفظی رخ می‌دهد، اما در ISO C این‌گونه نیست..IP * 4
در C سنتی (traditional C)، برخی از دستورهای پیش‌پردازنده وجود نداشتند.
پیش‌پردازنده‌های سنتی یک خط را تنها در صورتی یک دستور در نظر می‌گرفتند
که \fB#\fR در ستون ۱ خط ظاهر می‌شد. بنابراین
\&\fB\-Wtraditional\fR درباره دستورهایی هشدار می‌دهد که C سنتی
آن‌ها را درک می‌کند اما نادیده می‌گیرد، زیرا \fB#\fR به عنوان
اولین نویسه در خط ظاهر نشده است. این گزینه همچنین پیشنهاد می‌کند دستورهایی مانند
\&\f(CW\*(C`#pragma\*(C'\fR را که برای C سنتی قابل فهم نیستند، با دندانه‌دار کردن مخفی کنید. برخی
از پیاده‌سازی‌های سنتی \f(CW\*(C`#elif\*(C'\fR را شناسایی نمی‌کنند، بنابراین این گزینه
پیشنهاد می‌کند کلاً از آن اجتناب شود.
.IP * 4
ماکروی تابع‌گونه‌ای که بدون آرگومان ظاهر شود.
.IP * 4
عملگر مثبت یکانی (unary plus).
.IP * 4
پسوند ثابت عدد صحیح \fBU\fR، یا پسوندهای ثابت ممیز شناور \fBF\fR یا \fBL\fR.
(C سنتی از پسوند \fBL\fR روی ثابت‌های عدد صحیح پشتیبانی می‌کند.)
توجه داشته باشید که این پسوندها در ماکروهای تعریف‌شده در هدرهای سیستمیِ بیشتر سیستم‌های امروزی
ظاهر می‌شوند، مانند ماکروهای \fB_MIN\fR/\fB_MAX\fR در \f(CW\*(C`<limits.h>\*(C'\fR.
استفاده از این ماکروها در کد کاربر معمولاً ممکن است به هشدارهای کاذب منجر شود،
با این حال پیش‌پردازنده یکپارچهٔ GCC زمینهٔ کافی برای جلوگیری از هشدار در این موارد را دارد.
.IP * 4
تابعی که در یک بلوک به صورت خارجی (external) اعلان شده و سپس بعد از پایان
آن بلوک استفاده شده باشد.
.IP * 4
دستور \f(CW\*(C`switch\*(C'\fR عملوندی از نوع \f(CW\*(C`long\*(C'\fR داشته باشد.
.IP * 4
یک اعلان تابع غیر\-\f(CW\*(C`static\*(C'\fR پس از یک اعلان \f(CW\*(C`static\*(C'\fR بیاید.
این ساختار توسط برخی از کامپایلرهای C سنتی پذیرفته نمی‌شود.
.IP * 4
نوع ISO یک ثابت عدد صحیح دارای پهنا یا علامت‌داری متفاوتی
نسبت به نوع سنتی آن باشد. این هشدار تنها زمانی صادر می‌شود که
مبنای ثابت ده باشد؛ به این معنی که مقادیر هگزادسیمال یا اکتال، که
معمولاً الگوهای بیتی را نشان می‌دهند، هشدار دریافت نمی‌کنند.
.IP * 4
استفاده از الحاق رشته به سبک ISO شناسایی شود.
.IP * 4
مقداردهی اولیه به ساختارهای تجمعی خودکار (automatic aggregates).
.IP * 4
تداخل شناسه با برچسب‌ها. C سنتی فاقد فضای‌نام جداگانه
برای برچسب‌ها است.
.IP * 4
مقداردهی اولیه unionها. اگر مقداردهندهٔ اولیه صفر باشد، از هشدار
صرف‌نظر می‌شود. این کار با این فرض انجام می‌شود که مقداردهی اولیه به صفر در
کد کاربر مثلاً مشروط به \f(CW\*(C`_\|_STDC_\|_\*(C'\fR قرار گرفته تا از هشدارهای عدم وجود
مقداردهی اولیه جلوگیری شود و در مورد C سنتی به مقداردهی اولیه پیش‌فرض با صفر تکیه می‌کند.
.IP * 4
تبدیل‌ها توسط پیش‌نمونه‌ها (prototypes) میان مقادیر ممیز ثابت/ممیز شناور و
برعکس. عدم وجود این پیش‌نمونه‌ها هنگام کامپایل با C سنتی
مشکلات جدی ایجاد می‌کند. این یک زیرمجموعه از هشدارهای تبدیل ممکن است؛
برای مجموعه کامل از \fB\-Wtraditional\-conversion\fR استفاده کنید.
.IP * 4
استفاده از تعریف توابع به سبک ISO C. این هشدار عمداً برای
اعلان‌های پیش‌نمونه یا توابع با تعداد آرگومان متغیر (variadic) صادر
\&\fIنمی‌شود\fR زیرا این ویژگی‌های ISO C هنگام استفاده از ماکروهای سازگاری با C سنتی در libiberty
یعنی \f(CW\*(C`PARAMS\*(C'\fR و \&\f(CW\*(C`VPARAMS\*(C'\fR در کد شما ظاهر می‌شوند. همچنین از این هشدار برای توابع تو در تو
صرف‌نظر می‌شود زیرا آن ویژگی در حال حاضر یک پسوند GCC است و بنابراین به
سازگاری با C سنتی ارتباطی ندارد.
.RE
.RS 4
.RE
.IP "\fB\-Wtraditional\-conversion\fR (فقط C و Objective\-C)" 4
.IX Item "-Wtraditional-conversion (C and Objective-C only)"
هشدار می‌دهد اگر یک پیش‌نمونه باعث تبدیل نوعی شود که با آنچه برای همان
آرگومان در صورت نبود پیش‌نمونه رخ می‌داد متفاوت باشد. این شامل
تبدیل‌های ممیز ثابت به ممیز شناور و برعکس، و تبدیل‌هایی است که پهنا یا
علامت‌داری یک آرگومان ممیز ثابت را تغییر می‌دهند، به جز مواردی که با ارتقای پیش‌فرض یکسان باشد.
.IP "\fB\-Wdeclaration\-after\-statement\fR (فقط C و Objective\-C)" 4
.IX Item "-Wdeclaration-after-statement (C and Objective-C only)"
هنگامی که اعلانی پس از یک عبارت درون یک بلوک یافت شود، هشدار می‌دهد. این
ساختار که از ++C شناخته می‌شود، با ISO C99 معرفی شد و به طور پیش‌فرض
در GCC مجاز است. توسط ISO C90 پشتیبانی نمی‌شود.
.Sp
این هشدار توسط \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد.
.IP \fB\-Wshadow\fR 4
.IX Item "-Wshadow"
هرگاه یک متغیر محلی یا اعلان نوع، متغیر، پارامتر، نوع، عضو کلاس (در ++C)،
یا متغیر نمونه (در Objective\-C) دیگری را سایه‌اندازی کند، یا هرگاه یک تابع توکار
سایه‌اندازی شود، هشدار می‌دهد. توجه داشته باشید که در ++C، کامپایلر در صورتی که یک
متغیر محلی یک typedef صریح را سایه‌اندازی کند هشدار می‌دهد، اما در صورتی که یک struct/class/enum را سایه‌اندازی کند هشداری نمی‌دهد.
اگر این هشدار فعال باشد، شامل تمام نمونه‌های سایه‌اندازی محلی نیز می‌شود.
این بدان معناست که در صورت استفاده از \&\fB\-Wshadow\fR، گزینه‌های \fB\-Wno\-shadow=local\fR
و \fB\-Wno\-shadow=compatible\-local\fR نادیده گرفته می‌شوند.
مشابه \fB\-Wshadow=global\fR است.
.IP "\fB\-Wno\-shadow\-ivar\fR (فقط Objective\-C)" 4
.IX Item "-Wno-shadow-ivar (Objective-C only)"
هنگامی که یک متغیر محلی، یک متغیر نمونه را در یک متد Objective\-C سایه‌اندازی می‌کند،
هشدار ندهد.
.IP \fB\-Wshadow=global\fR 4
.IX Item "-Wshadow=global"
برای هرگونه سایه‌اندازی هشدار می‌دهد.
مشابه \fB\-Wshadow\fR است.
.IP \fB\-Wshadow=local\fR 4
.IX Item "-Wshadow=local"
هنگامی که یک متغیر محلی، متغیر محلی دیگر یا پارامتری را سایه‌اندازی کند، هشدار می‌دهد.
.IP \fB\-Wshadow=compatible\-local\fR 4
.IX Item "-Wshadow=compatible-local"
هنگامی که یک متغیر محلی، متغیر محلی دیگر یا پارامتری را سایه‌اندازی کند که
نوع آن با نوع متغیر سایه‌انداز سازگار است، هشدار می‌دهد. در ++C، سازگاری نوع
در اینجا به این معناست که نوع متغیر سایه‌انداز بتواند به نوع متغیر سایه‌اندازی‌شده
تبدیل شود. ایجاد این پرچم (علاوه بر \fB\-Wshadow=local\fR) بر این ایده استوار است که وقتی
یک متغیر محلی متغیر دیگری با نوع ناسازگار را سایه‌اندازی می‌کند، به احتمال زیاد عمدی
بوده است، نه یک باگ یا اشتباه تایپی، همان‌طور که در مثال زیر نشان داده شده است:
.Sp
.Vb 8
\&        for (SomeIterator i = SomeObj.begin(); i != SomeObj.end(); ++i)
\&        {
\&          for (int i = 0; i < N; ++i)
\&          {
\&            ...
\&          }
\&          ...
\&        }
.Ve
.Sp
از آنجا که دو متغیر \f(CW\*(C`i\*(C'\fR در مثال بالا دارای نوع‌های ناسازگار هستند،
فعال کردن صرفِ \fB\-Wshadow=compatible\-local\fR هشداری صادر نمی‌کند.
به دلیل ناسازگار بودن نوع‌های آن‌ها، اگر یک برنامه‌نویس به طور تصادفی یکی را به جای دیگری
استفاده کند، انتظار می‌رود که بررسی نوع متوجه آن شده و یک خطا یا هشدار صادر کند.
استفاده از این پرچم به جای \fB\-Wshadow=local\fR می‌تواند احتمالاً شمار هشدارهای
ناشی از سایه‌اندازی‌های عمدی را کاهش دهد. توجه داشته باشید که این همچنین بدان معناست
که سایه‌اندازی \f(CW\*(C`const char *i\*(C'\fR توسط \&\f(CW\*(C`char *i\*(C'\fR هشداری صادر نمی‌کند.
.Sp
این هشدار توسط \fB\-Wshadow=local\fR نیز فعال می‌شود.
.IP \fB\-Wlarger\-than=\fR\fIbyte\-size\fR 4
.IX Item "-Wlarger-than=byte-size"
هرگاه شیئی تعریف شود که اندازه‌اش از \fIbyte\-size\fR بیشتر باشد، هشدار می‌دهد.
گزینهٔ \&\fB\-Wlarger\-than=\fR\fBPTRDIFF_MAX\fR به طور پیش‌فرض فعال است.
هشدارهای کنترل‌شده توسط این گزینه را می‌توان با تعیین \fIbyte\-size\fR به اندازهٔ
\&\fBSIZE_MAX\fR یا بیشتر، یا با استفاده از \fB\-Wno\-larger\-than\fR غیرفعال کرد.
.Sp
همچنین برای فراخوانی توابع دارای کران مانند \f(CW\*(C`memchr\*(C'\fR یا
\&\f(CW\*(C`strnlen\*(C'\fR که کرانی بزرگ‌تر از بزرگ‌ترین شیء ممکن (که به طور پیش‌فرض
\fBPTRDIFF_MAX\fR بایت است) مشخص می‌کنند، هشدار می‌دهد. این هشدارها
تنها توسط \fB\-Wno\-larger\-than\fR قابل غیرفعال‌سازی هستند.
.IP \fB\-Wno\-larger\-than\fR 4
.IX Item "-Wno-larger-than"
هشدارهای \fB\-Wlarger\-than=\fR را غیرفعال می‌کند. این گزینه معادل
\&\fB\-Wlarger\-than=\fR\fBSIZE_MAX\fR یا بزرگ‌تر است.
.IP \fB\-Wframe\-larger\-than=\fR\fIbyte\-size\fR 4
.IX Item "-Wframe-larger-than=byte-size"
هشدار می‌دهد اگر اندازهٔ قاب تابع (function frame) از \fIbyte\-size\fR تجاوز کند.
محاسبات انجام‌شده برای تعیین اندازه قاب پشته تقریبی بوده
و محتاطانه نیست.
نیازهای واقعی ممکن است تا حدی بیشتر از \fIbyte\-size\fR باشد
حتی اگر هشداری دریافت نکنید. علاوه بر این، هر فضایی که از طریق \f(CW\*(C`alloca\*(C'\fR،
آرایه‌های با طول متغیر، یا ساختارهای مرتبط تخصیص یابد، هنگام تصمیم‌گیری
کامپایلر برای صدور یا عدم صدور هشدار محاسبه نمی‌شود.
گزینهٔ \&\fB\-Wframe\-larger\-than=\fR\fBPTRDIFF_MAX\fR به طور پیش‌فرض فعال است.
هشدارهای کنترل‌شده توسط این گزینه را می‌توان با تعیین \fIbyte\-size\fR به میزان
\&\fBSIZE_MAX\fR یا بیشتر، یا با استفاده از
\&\fB\-Wno\-frame\-larger\-than\fR غیرفعال کرد.
.IP \fB\-Wno\-frame\-larger\-than\fR 4
.IX Item "-Wno-frame-larger-than"
هشدارهای \fB\-Wframe\-larger\-than=\fR را غیرفعال می‌کند. این گزینه معادل
\&\fB\-Wframe\-larger\-than=\fR\fBSIZE_MAX\fR یا بزرگ‌تر است.
.IP \fB\-Wfree\-nonheap\-object\fR 4
.IX Item "-Wfree-nonheap-object"
هنگام تلاش برای آزادسازی شیئی که یا در هیپ (heap) تخصیص نیافته است،
یا با استفاده از اشاره‌گری که از یک فراخوانی قبلی به تابع تخصیص متناظر
بازگردانده نشده، هشدار می‌دهد. به عنوان مثال، از آنجا که فراخوانی
\&\f(CW\*(C`stpcpy\*(C'\fR اشاره‌گری به نویسهٔ پایانی nul بازمی‌گرداند و
نه به ابتدای شیء، فراخوانی \f(CW\*(C`free\*(C'\fR در زیر تشخیص داده شده
و مشمول هشدار می‌شود.
.Sp
.Vb 6
\&        void f (char *p)
\&        {
\&          p = stpcpy (p, "abc");
\&          // ...
\&          free (p);   // warning
\&        }
.Ve
.Sp
گزینهٔ \&\fB\-Wfree\-nonheap\-object\fR در \fB\-Wall\fR گنجانده شده است..IP \fB\-Wstack\-usage=\fR\fIbyte\-size\fR 4
.IX Item "-Wstack-usage=byte-size"
اگر میزان استفاده یک تابع از پشته (stack) ممکن است از \fIbyte\-size\fR فراتر رود، هشدار می‌دهد.
محاسبات انجام‌شده برای تعیین میزان استفاده از پشته به صورت محافظه‌کارانه است.
کامپایلر هرگونه فضای تخصیص‌یافته از طریق \f(CW\*(C`alloca\*(C'\fR، آرایه‌های با طول متغیر (variable-length arrays)، یا ساختارهای مرتبط
را هنگام تصمیم‌گیری دربارهٔ صدور هشدار محاسبه می‌کند.
.Sp
پیام هشدار با خروجی \fB\-fstack\-usage\fR هماهنگ است.
.RS 4
.IP * 4
اگر استفاده از پشته کاملاً ایستا باشد اما از مقدار مشخص‌شده فراتر رود:
.Sp
.Vb 1
\&          warning: stack usage is 1120 bytes
.Ve
.IP * 4
اگر استفاده از پشته (تا حدی) پویا اما کران‌دار باشد:
.Sp
.Vb 1
\&          warning: stack usage might be 1648 bytes
.Ve
.IP * 4
اگر استفاده از پشته (تا حدی) پویا و نامحدود باشد:
.Sp
.Vb 1
\&          warning: stack usage might be unbounded
.Ve
.RE
.RS 4
.Sp
گزینهٔ \&\fB\-Wstack\-usage=\fR\fBPTRDIFF_MAX\fR به صورت پیش‌فرض فعال است.
هشدارهای کنترل‌شده با این گزینه را می‌توان با تعیین \fIbyte\-size\fR برابر با
\&\fBSIZE_MAX\fR یا بیشتر، یا از طریق
\&\fB\-Wno\-stack\-usage\fR غیرفعال کرد.
.RE
.IP \fB\-Wno\-stack\-usage\fR 4
.IX Item "-Wno-stack-usage"
هشدارهای \fB\-Wstack\-usage=\fR را غیرفعال می‌کند. این گزینه معادل
\&\fB\-Wstack\-usage=\fR\fBSIZE_MAX\fR یا بزرگ‌تر است.
.IP \fB\-Wunsafe\-loop\-optimizations\fR 4
.IX Item "-Wunsafe-loop-optimizations"
اگر حلقه نتواند بهینه‌سازی شود به این دلیل که کامپایلر نمی‌تواند
هیچ فرضی دربارهٔ کران‌های شاخص‌های حلقه داشته باشد، هشدار می‌دهد. همراه با
\&\fB\-funsafe\-loop\-optimizations\fR، اگر کامپایلر چنین فرضیاتی انجام دهد،
هشدار می‌دهد.
.IP "\fB\-Wno\-pedantic\-ms\-format\fR (تنها مقصدهای MinGW)" 4
.IX Item "-Wno-pedantic-ms-format (MinGW targets only)"
هنگامی که در ترکیب با \fB\-Wformat\fR
و \fB\-pedantic\fR بدون افزونه‌های GNU استفاده شود، این گزینه
هشدارهای مربوط به مشخص‌کننده‌های عرض قالب غیرِ ISO برای \f(CW\*(C`printf\*(C'\fR / \f(CW\*(C`scanf\*(C'\fR
نظیر \f(CW\*(C`I32\*(C'\fR، \f(CW\*(C`I64\*(C'\fR و \f(CW\*(C`I\*(C'\fR را که در مقصدهای Windows استفاده می‌شوند
و به زمان اجرای MS وابسته هستند، غیرفعال می‌کند.
.IP \fB\-Wpointer\-arith\fR 4
.IX Item "-Wpointer-arith"
در مورد هر چیزی که وابسته به «اندازهٔ» (size of) یک نوع تابع یا
\&\f(CW\*(C`void\*(C'\fR باشد، هشدار می‌دهد. کامپایلر GNU C برای راحتی در محاسبات با
اشاره‌گرهای \f(CW\*(C`void *\*(C'\fR و اشاره‌گرها به توابع، اندازهٔ این نوع‌ها را ۱ تعیین می‌کند.
در C++، همچنین در صورتی که یک عملیات محاسباتی شامل
\&\f(CW\*(C`NULL\*(C'\fR باشد هشدار می‌دهد. این هشدار توسط \fB\-Wpedantic\fR نیز فعال می‌شود.
.Sp
این هشدار با استفاده از \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد.
.IP \fB\-Wno\-pointer\-compare\fR 4
.IX Item "-Wno-pointer-compare"
اگر اشاره‌گری با یک ثابت نویسه‌ای صفر مقایسه شود، هشدار ندهد.
این وضعیت معمولاً
به این معنی است که قصد بر ارجاع‌زدایی از اشاره‌گر بوده است. برای مثال:
.Sp
.Vb 3
\&        const char *p = foo ();
\&        if (p == \*(Aq\e0\*(Aq)
\&          return 42;
.Ve
.Sp
توجه داشته باشید که کد بالا در C++11 نامعتبر است.
.Sp
این هشدار به صورت پیش‌فرض فعال است.
.IP \fB\-Wno\-tsan\fR 4
.IX Item "-Wno-tsan"
هشدارهای مربوط به ویژگی‌های پشتیبانی‌نشده در ThreadSanitizer را غیرفعال می‌کند.
.Sp
ابزار ThreadSanitizer از \f(CW\*(C`std::atomic_thread_fence\*(C'\fR پشتیبانی نمی‌کند و
ممکن است هشدارهای مثبت کاذب گزارش کند.
.IP \fB\-Wtype\-limits\fR 4
.IX Item "-Wtype-limits"
اگر مقایسه‌ای به دلیل دامنهٔ محدود نوع داده، همیشه درست (true) یا همیشه نادرست (false) باشد هشدار می‌دهد،
اما برای عبارت‌های ثابت هشدار نمی‌دهد. برای
مثال، اگر یک متغیر بدون علامت (unsigned) با استفاده از
\&\f(CW\*(C`<\*(C'\fR یا \f(CW\*(C`>=\*(C'\fR با صفر مقایسه شود، هشدار می‌دهد. این هشدار توسط
\&\fB\-Wextra\fR نیز فعال می‌شود.
.IP "\fB\-Wabsolute\-value\fR (تنها C و Objective\-C)" 4
.IX Item "-Wabsolute-value (C and Objective-C only)"
هنگامی که یک تابع استاندارد مناسب‌تر در دسترس باشد، در صورت فراخوانی توابع استانداردی
که قدر مطلق یک آرگومان را محاسبه می‌کنند، هشدار می‌دهد.
برای نمونه، فراخوانی \f(CWabs(3.14)\fR این هشدار را فعال می‌کند چرا که
تابع مناسب برای محاسبهٔ قدر مطلق یک آرگومان double، تابع
\&\f(CW\*(C`fabs\*(C'\fR است. این گزینه همچنین زمانی که آرگومانِ یک فراخوانی به چنین تابعی
دارای یک نوعِ بدون علامت باشد، هشدار می‌دهد. این
هشدار را می‌توان با یک تبدیل صریح نوع فرونشاند و همچنین
توسط \fB\-Wextra\fR فعال می‌شود.
.IP \fB\-Wcomment\fR 4
.IX Item "-Wcomment"
.PD 0
.IP \fB\-Wcomments\fR 4
.IX Item "-Wcomments"
.PD
هرگاه توالی شروع توضیح \fB/*\fR درون یک توضیح \fB/*\fR ظاهر شود،
یا هرگاه یک بک‌اسلش-خط‌جدید درون یک توضیح \fB//\fR بیاید، هشدار می‌دهد.
این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wtrigraphs\fR 4
.IX Item "-Wtrigraphs"
اگر سه‌نویسه‌ای‌ها (trigraphs) یافت شوند که ممکن است معنای
برنامه را تغییر دهند، هشدار می‌دهد. در مورد trigraphهای درون توضیحات هشداری داده نمی‌شود،
مگر مواردی که تشکیل یک خط جدید گریزیافته بدهند.
.Sp
این گزینه توسط \fB\-Wall\fR نیز اعمال می‌شود. اگر \fB\-Wall\fR مشخص
نشده باشد، این گزینه همچنان فعال است مگر اینکه trigraphs فعال شده باشند. برای
تبدیل trigraph بدون هشدارها، اما با حفظ سایر
هشدارهای \&\fB\-Wall\fR، از \fB\-trigraphs \-Wall \-Wno\-trigraphs\fR استفاده کنید.
.IP \fB\-Wundef\fR 4
.IX Item "-Wundef"
اگر یک شناسهٔ تعریف‌نشده در دستورالعمل \f(CW\*(C`#if\*(C'\fR ارزیابی شود، هشدار می‌دهد.
چنین شناسه‌هایی با صفر جایگزین می‌شوند.
.IP \fB\-Wexpansion\-to\-defined\fR 4
.IX Item "-Wexpansion-to-defined"
هر زمان که \fBdefined\fR در بسط یک ماکرو دیده شود
(شامل موردی که ماکرو توسط دستورالعمل \fB#if\fR بسط داده می‌شود)، هشدار می‌دهد.
چنین کاربردی قابل‌حمل نیست.
این هشدار توسط \fB\-Wpedantic\fR و \fB\-Wextra\fR نیز فعال می‌شود.
.IP \fB\-Wunused\-macros\fR 4
.IX Item "-Wunused-macros"
دربارهٔ ماکروهای تعریف‌شده در فایل اصلی که بلااستفاده مانده‌اند، هشدار می‌دهد. یک ماکرو
در صورتی \fIاستفاده‌شده\fR محسوب می‌شود که حداقل یک بار بسط داده شده یا وجود آن بررسی شده باشد.
پیش‌پردازنده همچنین هشدار می‌دهد اگر ماکرو در زمان بازتعریف
یا حذف تعریف، استفاده نشده باشد.
.Sp
در مورد ماکروهای توکار (built-in)، ماکروهای تعریف‌شده در خط فرمان، و ماکروهای
تعریف‌شده در فایل‌های include هشداری داده نمی‌شود.
.Sp
\&\fIنکته:\fR اگر ماکرویی واقعاً استفاده شده باشد اما فقط در بلوک‌های شرطی نادیده‌گرفته‌شده
به کار رفته باشد، پیش‌پردازنده آن را به عنوان استفاده‌نشده گزارش می‌کند. برای جلوگیری از
هشدار در چنین حالتی، می‌توانید دامنهٔ تعریف ماکرو را بهبود دهید؛
برای مثال با انتقال آن به اولین بلوک نادیده‌گرفته‌شده.
از طرف دیگر، می‌توانید یک استفادهٔ ساختگی شبیه به این فراهم کنید:
.Sp
.Vb 2
\&        #if defined the_macro_causing_the_warning
\&        #endif
.Ve
.IP \fB\-Wno\-endif\-labels\fR 4
.IX Item "-Wno-endif-labels"
هرگاه پس از یک \f(CW\*(C`#else\*(C'\fR یا \f(CW\*(C`#endif\*(C'\fR متنی بیاید، هشدار ندهد.
این مورد گاهی در برنامه‌های قدیمی‌تر با کدهایی به فرم زیر رخ می‌دهد:
.Sp
.Vb 5
\&        #if FOO
\&        ...
\&        #else FOO
\&        ...
\&        #endif FOO
.Ve
.Sp
\&\f(CW\*(C`FOO\*(C'\fR دوم و سوم باید در توضیحات قرار گیرند.
این هشدار به طور پیش‌فرض فعال است.
.IP "\fB\-Wbad\-function\-cast\fR (تنها C و Objective\-C)" 4
.IX Item "-Wbad-function-cast (C and Objective-C only)"
هنگامی که فراخوانی یک تابع به نوعی غیرمنطبق تبدیل (cast) شود، هشدار می‌دهد.
برای نمونه، هشدار می‌دهد اگر فراخوانی تابعی که یک نوع عدد صحیح بازمی‌گرداند،
به یک نوع اشاره‌گر تبدیل شود.
.IP "\fB\-Wc90\-c99\-compat\fR (تنها C و Objective\-C)" 4
.IX Item "-Wc90-c99-compat (C and Objective-C only)"
دربارهٔ ویژگی‌هایی که در ISO C90 موجود نیستند اما در ISO C99 حاضر هستند، هشدار می‌دهد.
برای مثال، دربارهٔ استفاده از آرایه‌های با طول متغیر، نوع \f(CW\*(C`long long\*(C'\fR،
نوع \f(CW\*(C`bool\*(C'\fR، لیترال‌های مرکب (compound literals)، مقداردهنده‌های اولیه معین (designated initializers) و
غیره هشدار می‌دهد. این گزینه مستقل از حالت استانداردها است. هشدارها
در عبارتی که پس از \f(CW\*(C`_\|_extension_\|_\*(C'\fR می‌آید غیرفعال هستند.
.IP "\fB\-Wc99\-c11\-compat\fR (تنها C و Objective\-C)" 4
.IX Item "-Wc99-c11-compat (C and Objective-C only)"
دربارهٔ ویژگی‌هایی که در ISO C99 وجود ندارند اما در ISO C11 حاضر هستند، هشدار می‌دهد.
برای مثال، دربارهٔ استفاده از ساختارها و اجتماع‌های بی‌نام (anonymous structures and unions)،
توصیف‌گر نوع \&\f(CW\*(C`_Atomic\*(C'\fR، مشخص‌کننده کلاس حافظهٔ \&\f(CW\*(C`_Thread_local\*(C'\fR،
مشخص‌کنندهٔ \&\f(CW\*(C`_Alignas\*(C'\fR، عملگر \&\f(CW\*(C`Alignof\*(C'\fR، کلیدواژهٔ \&\f(CW\*(C`_Generic\*(C'\fR
و غیره هشدار می‌دهد. این گزینه مستقل از حالت استانداردها است. هشدارها
در عبارتی که پس از \f(CW\*(C`_\|_extension_\|_\*(C'\fR می‌آید غیرفعال هستند..IP "\fB\-Wc11\-c23\-compat\fR (فقط C و Objective\-C)" 4
.IX Item "-Wc11-c23-compat (C and Objective-C only)"
.PD 0
.IP "\fB\-Wc11\-c2x\-compat\fR (فقط C و Objective\-C)" 4
.IX Item "-Wc11-c2x-compat (C and Objective-C only)"
.PD
دربارهٔ ویژگی‌هایی که در ISO C11 وجود ندارند اما در ISO C23 موجودند، هشدار می‌دهد.
برای نمونه، دربارهٔ حذف رشته در \f(CW\*(C`_Static_assert\*(C'\fR،
استفاده از نحو \fB[[]]\fR برای صفت‌ها (attributes)، استفاده از انواع
ممیز شناور ده‌دهی، و مواردی از این دست هشدار می‌دهد. این گزینه مستقل از
حالت استانداردها است. هشدارها در عبارتی که پس از
\&\f(CW\*(C`_\|_extension_\|_\*(C'\fR می‌آید غیرفعال می‌شوند. نام \fB\-Wc11\-c2x\-compat\fR
منسوخ شده است.
.Sp
هنگامی که کامپایل در حالت C23 انجام نشود، این هشدارها
توسط \fB\-pedantic\-errors\fR به خطا ارتقا می‌یابند.
.IP "\fB\-Wc23\-c2y\-compat\fR (فقط C و Objective\-C)" 4
.IX Item "-Wc23-c2y-compat (C and Objective-C only)"
.PD 0
.IP "\fB\-Wc23\-c2y\-compat\fR (فقط C و Objective\-C)" 4
.IX Item "-Wc23-c2y-compat (C and Objective-C only)"
.PD
دربارهٔ ویژگی‌هایی که در ISO C23 وجود ندارند اما در ISO C2Y حاضرند، هشدار می‌دهد.
برای نمونه، دربارهٔ انتخاب با یک نام نوع به‌جای یک عبارت در \f(CW\*(C`_Generic\*(C'\fR
هشدار می‌دهد. این گزینه مستقل از حالت استانداردها است.
هشدارها در عبارتی که پس از
\&\f(CW\*(C`_\|_extension_\|_\*(C'\fR می‌آید غیرفعال می‌شوند.
.Sp
هنگامی که کامپایل در حالت C2Y انجام نشود، این هشدارها
توسط \fB\-pedantic\-errors\fR به خطا ارتقا می‌یابند.
.IP "\fB\-Wc++\-compat\fR (فقط C و Objective\-C)" 4
.IX Item "-Wc++-compat (C and Objective-C only)"
دربارهٔ ساختارهای ISO C که خارج از زیرمجموعهٔ مشترک ISO C و
ISO C++ هستند هشدار می‌دهد؛ مانند درخواست برای تبدیل ضمنی از
\&\f(CW\*(C`void *\*(C'\fR به اشاره‌گری به نوعی غیر از \f(CW\*(C`void\*(C'\fR.
.IP "\fB\-Wc++11\-compat\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wc++11-compat (C++ and Objective-C++ only)"
دربارهٔ ساختارهای C++ که معنای آن‌ها میان ISO C++ 1998 و
ISO C++ 2011 متفاوت است هشدار می‌دهد؛ مانند شناسه‌هایی در ISO C++ 1998 که در
ISO C++ 2011 کلیدواژه هستند. این هشدار گزینهٔ \fB\-Wnarrowing\fR را روشن می‌کند و
توسط \fB\-Wall\fR فعال می‌شود.
.IP "\fB\-Wc++14\-compat\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wc++14-compat (C++ and Objective-C++ only)"
دربارهٔ ساختارهای C++ که معنای آن‌ها میان ISO C++ 2011
و ISO C++ 2014 متفاوت است هشدار می‌دهد. این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP "\fB\-Wc++17\-compat\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wc++17-compat (C++ and Objective-C++ only)"
دربارهٔ ساختارهای C++ که معنای آن‌ها میان ISO C++ 2014
و ISO C++ 2017 متفاوت است هشدار می‌دهد. این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP "\fB\-Wc++20\-compat\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wc++20-compat (C++ and Objective-C++ only)"
دربارهٔ ساختارهای C++ که معنای آن‌ها میان ISO C++ 2017
و ISO C++ 2020 متفاوت است هشدار می‌دهد. این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP "\fB\-Wc++26\-compat\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wc++26-compat (C++ and Objective-C++ only)"
دربارهٔ ساختارهای C++ که معنای آن‌ها میان ISO C++ 2023
و استاندارد آیندهٔ ISO C++ 2026 متفاوت است هشدار می‌دهد. این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP "\fB\-Wno\-c++11\-extensions\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-c++11-extensions (C++ and Objective-C++ only)"
دربارهٔ ساختارهای C++11 در کدی که با استفاده از یک استاندارد
قدیمی‌تر C++ کامپایل می‌شود هشدار نمی‌دهد. حتی بدون این گزینه، برخی از ساختارهای C++11
تنها در صورت استفاده از \fB\-Wpedantic\fR تشخیص داده خواهند شد.
.IP "\fB\-Wno\-c++14\-extensions\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-c++14-extensions (C++ and Objective-C++ only)"
دربارهٔ ساختارهای C++14 در کدی که با استفاده از یک استاندارد
قدیمی‌تر C++ کامپایل می‌شود هشدار نمی‌دهد. حتی بدون این گزینه، برخی از ساختارهای C++14
تنها در صورت استفاده از \fB\-Wpedantic\fR تشخیص داده خواهند شد.
.IP "\fB\-Wno\-c++17\-extensions\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-c++17-extensions (C++ and Objective-C++ only)"
دربارهٔ ساختارهای C++17 در کدی که با استفاده از یک استاندارد
قدیمی‌تر C++ کامپایل می‌شود هشدار نمی‌دهد. حتی بدون این گزینه، برخی از ساختارهای C++17
تنها در صورت استفاده از \fB\-Wpedantic\fR تشخیص داده خواهند شد.
.IP "\fB\-Wno\-c++20\-extensions\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-c++20-extensions (C++ and Objective-C++ only)"
دربارهٔ ساختارهای C++20 در کدی که با استفاده از یک استاندارد
قدیمی‌تر C++ کامپایل می‌شود هشدار نمی‌دهد. حتی بدون این گزینه، برخی از ساختارهای C++20
تنها در صورت استفاده از \fB\-Wpedantic\fR تشخیص داده خواهند شد.
.IP "\fB\-Wno\-c++23\-extensions\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-c++23-extensions (C++ and Objective-C++ only)"
دربارهٔ ساختارهای C++23 در کدی که با استفاده از یک استاندارد
قدیمی‌تر C++ کامپایل می‌شود هشدار نمی‌دهد. حتی بدون این گزینه، برخی از ساختارهای C++23
تنها در صورت استفاده از \fB\-Wpedantic\fR تشخیص داده خواهند شد.
.IP "\fB\-Wno\-c++26\-extensions\fR (فقط C++ و Objective\-C++)" 4
.IX Item "-Wno-c++26-extensions (C++ and Objective-C++ only)"
دربارهٔ ساختارهای C++26 در کدی که با استفاده از یک استاندارد
قدیمی‌تر C++ کامپایل می‌شود هشدار نمی‌دهد. حتی بدون این گزینه، برخی از ساختارهای C++26
تنها در صورت استفاده از \fB\-Wpedantic\fR تشخیص داده خواهند شد.
.IP \fB\-Wcast\-qual\fR 4
.IX Item "-Wcast-qual"
هرگاه اشاره‌گری به‌گونه‌ای تبدیل نوع شود که توصیف‌گرِ نوع را از
نوعِ هدف حذف کند، هشدار می‌دهد. برای نمونه، اگر یک \f(CW\*(C`const char *\*(C'\fR به
یک \f(CW\*(C`char *\*(C'\fR معمولی تبدیل نوع شود، هشدار می‌دهد.
.Sp
همچنین هنگام انجام تبدیلی که یک توصیف‌گر نوع را به شیوه‌ای ناامن
وارد می‌کند، هشدار می‌دهد. برای نمونه، تبدیل نوع \f(CW\*(C`char **\*(C'\fR به \f(CW\*(C`const char **\*(C'\fR
ناامن است، مانند این مثال:
.Sp
.Vb 6
\&          /* p is char ** value.  */
\&          const char **q = (const char **) p;
\&          /* Assignment of readonly string to const char * is OK.  */
\&          *q = "string";
\&          /* Now char** pointer points to read\-only memory.  */
\&          **p = \*(Aqb\*(Aq;
.Ve
.IP \fB\-Wcast\-align\fR 4
.IX Item "-Wcast-align"
هرگاه اشاره‌گری به‌گونه‌ای تبدیل نوع شود که هم‌ترازیِ مورد نیازِ هدف
افزایش یابد، هشدار می‌دهد. برای نمونه، اگر در ماشین‌هایی که اعداد صحیح در آن‌ها فقط در
مرزهای دو یا چهار بایتی قابل دسترسی هستند، یک \f(CW\*(C`char *\*(C'\fR به یک
\f(CW\*(C`int *\*(C'\fR تبدیل نوع شود، هشدار می‌دهد.
.Sp
هرگاه اشاره‌گری به‌گونه‌ای تبدیل نوع شود که هم‌ترازی مورد نیاز هدف
افزایش یابد، هشدار می‌دهد. برای نمونه، صرف‌نظر از ماشین هدف، اگر یک \f(CW\*(C`char *\*(C'\fR به
یک \f(CW\*(C`int *\*(C'\fR تبدیل نوع شود، هشدار می‌دهد.
.IP \fB\-Wcast\-function\-type\fR 4
.IX Item "-Wcast-function-type"
هنگامی که یک اشاره‌گر تابع به یک اشاره‌گر تابعِ ناسازگار تبدیل نوع شود، هشدار می‌دهد.
در تبدیل نوعی شامل انواع توابع با فهرست آرگومان متغیر، تنها
انواع آرگومان‌های ابتداییِ ارائه‌شده در نظر گرفته می‌شوند.
هر پارامتری از نوع اشاره‌گر با هر نوع اشاره‌گر دیگری تطابق دارد. هرگونه
تفاوت بی‌ضرر در انواع صحیح نادیده گرفته می‌شود؛ مانند \f(CW\*(C`int\*(C'\fR در برابر \f(CW\*(C`long\*(C'\fR
در اهداف ILP32. به‌طور مشابه توصیف‌گرهای نوع نادیده گرفته می‌شوند. نوع
تابع \f(CW\*(C`void (*) (void)\*(C'\fR خاص است و با همه‌چیز مطابقت دارد، که می‌توان
از آن برای فرونشاندن این هشدار استفاده کرد.
در تبدیل نوعی شامل اشاره‌گر به انواع عضو، هرگاه تبدیل نوع
موجب تغییر نوع اشاره‌گر به عضو شود، این گزینه هشدار می‌دهد.
این هشدار توسط \fB\-Wextra\fR فعال می‌شود.
.IP \fB\-Wcast\-user\-defined\fR 4
.IX Item "-Wcast-user-defined"
هنگامی که تبدیل نوع به یک نوع مرجع، شامل تبدیل تعریف‌شده توسط کاربری
که ممکن است برنامه‌نویس انتظار فراخوانی‌اش را داشته باشد نشود، هشدار می‌دهد.
.Sp
.Vb 2
\&        struct A { operator const int&(); } a;
\&        auto r = (int&)a; // warning
.Ve
.Sp
این هشدار به‌طور پیش‌فرض فعال است.
.IP \fB\-Wwrite\-strings\fR 4
.IX Item "-Wwrite-strings"
هنگام کامپایل C، به ثابت‌های رشته‌ای نوع \f(CW\*(C`const
char[\fR\f(CIlength\fR\f(CW]\*(C'\fR می‌دهد تا کپی کردن نشانی یکی از آن‌ها درون یک
اشاره‌گر \f(CW\*(C`char *\*(C'\fR غیر\-\f(CW\*(C`const\*(C'\fR موجب تولید یک هشدار شود. این
هشدارها به شما کمک می‌کنند تا در زمان کامپایل، کدی را بیابید که ممکن است برای نوشتن
در یک ثابت رشته‌ای تلاش کند؛ البته تنها در صورتی که در استفاده از
\f(CW\*(C`const\*(C'\fR در اعلان‌ها و پیش‌نمونه‌ها بسیار دقیق بوده باشید. در غیر این صورت،
صرفاً مایهٔ دردسر خواهد بود. به همین دلیل است که ما \fB\-Wall\fR را وادار به درخواست
این هشدارها نکرده‌ایم.
.Sp
هنگام کامپایل C++، دربارهٔ تبدیل منسوخ‌شده از لفظ‌های رشته‌ای
به \f(CW\*(C`char *\*(C'\fR هشدار می‌دهد. این هشدار به‌طور پیش‌فرض برای برنامه‌های C++
فعال است.
.Sp
این هشدار در حالت C++11 یا بالاتر، توسط \fB\-pedantic\-errors\fR به یک خطا
ارتقا می‌یابد.
.IP \fB\-Wclobbered\fR 4
.IX Item "-Wclobbered"
دربارهٔ متغیرهایی که ممکن است توسط \f(CW\*(C`longjmp\*(C'\fR یا
\&\f(CW\*(C`vfork\*(C'\fR تغییر کنند هشدار می‌دهد. این هشدار توسط \fB\-Wextra\fR نیز فعال می‌شود.
.IP \fB\-Wno\-complain\-wrong\-lang\fR 4
.IX Item "-Wno-complain-wrong-lang"
به‌طور پیش‌فرض، فرانت‌اند‌های زبان زمانی که یک گزینهٔ خط فرمان معتبر است
اما برای آن فرانت‌اند کاربردی ندارد، هشدار می‌دهند.
این رفتار را می‌توان با \fB\-Wno\-complain\-wrong\-lang\fR غیرفعال کرد،
که عمدتاً هنگام فراخوانی یک درایور کامپایلر واحد برای چندین
فایل منبع نوشته‌شده به زبان‌های مختلف مفید است؛ برای نمونه:
.Sp
.Vb 1
\&        $ g++ \-fno\-rtti a.cc b.f90
.Ve
.Sp
درایور \fIg++\fR فرانت‌اند C++ را برای کامپایل \fIa.cc\fR
و فرانت‌اند Fortran را برای کامپایل \fIb.f90\fR فراخوانی می‌کند.
فرانت‌اند دومی چنین هشداری را اعلام می‌کند:
\&\fBf951: Warning: command\-line option \*(Aq\-fno\-rtti\*(Aq is valid for C++/D/ObjC++ but not for Fortran\fR،
که می‌توان آن را با \fB\-Wno\-complain\-wrong\-lang\fR غیرفعال کرد.
.Sp
این گزینه همچنین می‌تواند برای غیرفعال کردن هشدارهایی مانند
\&\fBcc1plus: note: CTF debug info requested, but not supported for \*(AqGNU C++20\*(Aq frontend\fR
که توسط \fB\-gctf\fR یا \fB\-gsctf\fR برای زبان‌های پشتیبانی‌نشده تولید می‌شود، مورد استفاده قرار گیرد..IP "\fB\-Wcompare\-distinct\-pointer\-types\fR (تنها C و Objective\-C)" 4
.IX Item "-Wcompare-distinct-pointer-types (C and Objective-C only)"
اگر اشاره‌گرهایی از انواع متمایز بدون تبدیل نوع (cast) با یکدیگر مقایسه شوند، هشدار می‌دهد. این هشدار به‌طور پیش‌فرض فعال است.
.IP \fB\-Wconversion\fR 4
.IX Item "-Wconversion"
دربارهٔ تبدیل‌های ضمنی که ممکن است مقداری را تغییر دهند، هشدار می‌دهد. این شامل تبدیل میان اعداد حقیقی و اعداد صحیح، مانند \f(CW\*(C`abs (x)\*(C'\fR هنگامی که \&\f(CW\*(C`x\*(C'\fR از نوع \f(CW\*(C`double\*(C'\fR باشد؛ تبدیل میان علامت‌دار و بدون علامت، مانند \f(CW\*(C`unsigned ui = \-1\*(C'\fR؛ و تبدیل به انواع کوچکتری مانند \&\f(CW\*(C`sqrtf (M_PI)\*(C'\fR است. برای تبدیل‌های صریح مانند \f(CW\*(C`abs ((int) x)\*(C'\fR و \f(CW\*(C`ui = (unsigned) \-1\*(C'\fR، یا اگر مقدار در اثر تبدیل تغییر نکند مانند \f(CW\*(C`abs (2.0)\*(C'\fR، هشداری داده نمی‌شود. هشدارهای مربوط به تبدیل میان اعداد صحیح علامت‌دار و بدون علامت را می‌توان با استفاده از \fB\-Wno\-sign\-conversion\fR غیرفعال کرد.
.Sp
برای ++C، همچنین دربارهٔ تفکیک سربارگذاری (overload resolution) گمراه‌کننده برای تبدیل‌های تعریف‌شده توسط کاربر؛ و تبدیل‌هایی که هرگز از عملگر تبدیل نوع استفاده نمی‌کنند، هشدار می‌دهد: تبدیل به \f(CW\*(C`void\*(C'\fR، همان نوع، یک کلاس پایه یا ارجاعی به آن‌ها. هشدارهای مربوط به تبدیل میان اعداد صحیح علامت‌دار و بدون علامت در ++C به‌طور پیش‌فرض غیرفعال هستند، مگر اینکه \&\fB\-Wsign\-conversion\fR به‌صراحت فعال شده باشد.
.Sp
هشدارهای مربوط به تبدیل حاصل از عملیات محاسباتی روی یک نوع کوچک به همان نوع، تنها با \fB\-Warith\-conversion\fR صادر می‌شوند.
.IP \fB\-Wdangling\-else\fR 4
.IX Item "-Wdangling-else"
دربارهٔ ساختارهایی هشدار می‌دهد که در آن‌ها ممکن است در مورد اینکه شاخهٔ \f(CW\*(C`else\*(C'\fR به کدام دستور \&\f(CW\*(C`if\*(C'\fR تعلق دارد، ابهام وجود داشته باشد. نمونه‌ای از چنین موردی در ادامه آمده است:
.Sp
.Vb 7
\&        {
\&          if (a)
\&            if (b)
\&              foo ();
\&          else
\&            bar ();
\&        }
.Ve
.Sp
در C/C++، هر شاخهٔ \f(CW\*(C`else\*(C'\fR به درونی‌ترین دستور ممکن \&\f(CW\*(C`if\*(C'\fR تعلق می‌گیرد، که در این مثال \f(CW\*(C`if (b)\*(C'\fR است. این رفتار اغلب چیزی نیست که برنامه‌نویس انتظار داشته است، همان‌طور که در مثال بالا با تورفتگی انتخابی برنامه‌نویس نشان داده شده است. هنگامی که احتمال بروز چنین ابهامی وجود داشته باشد، با تعیین شدن این پرچم، GCC یک هشدار صادر می‌کند. برای رفع این هشدار، آکولادهای صریح را در اطراف درونی‌ترین دستور \f(CW\*(C`if\*(C'\fR قرار دهید تا هیچ راهی وجود نداشته باشد که \f(CW\*(C`else\*(C'\fR به \f(CW\*(C`if\*(C'\fR دربرگیرنده تعلق یابد. کد حاصل به این شکل خواهد بود:
.Sp
.Vb 9
\&        {
\&          if (a)
\&            {
\&              if (b)
\&                foo ();
\&              else
\&                bar ();
\&            }
\&        }
.Ve
.Sp
این هشدار توسط \fB\-Wparentheses\fR فعال می‌شود.
.IP \fB\-Wdangling\-pointer\fR 4
.IX Item "-Wdangling-pointer"
.PD 0
.IP \fB\-Wdangling\-pointer=\fR\fIn\fR 4
.IX Item "-Wdangling-pointer=n"
.PD
دربارهٔ استفاده از اشاره‌گرها (یا ارجاع‌های ++C) به اشیائی با دورهٔ ماندگاری خودکار (automatic storage duration) پس از پایان طول عمر آن‌ها، هشدار می‌دهد. این شامل متغیرهای محلی اعلان‌شده در بلوک‌های تودرتو، لیترال‌های مرکب (compound literals) و سایر اشیاء موقت بی‌نام است. علاوه بر این، دربارهٔ ذخیرهٔ نشانی چنین اشیائی در اشاره‌گرهای دررفته (escaped pointers) هشدار می‌دهد. این هشدار در تمام سطوح بهینه‌سازی فعال است، اما ممکن است در حالت بهینه‌سازی‌شده نتایجی متفاوت از حالت بدون بهینه‌سازی داشته باشد.
.RS 4
.IP \fB\-Wdangling\-pointer=1\fR 4
.IX Item "-Wdangling-pointer=1"
در سطح ۱، این هشدار تنها استفاده‌های بدون شرط از اشاره‌گرهای معلق (dangling pointers) را تشخیص می‌دهد.
.IP \fB\-Wdangling\-pointer=2\fR 4
.IX Item "-Wdangling-pointer=2"
در سطح ۲، این هشدار علاوه بر استفاده‌های بدون شرط، استفاده‌های شرطی از اشاره‌گرهای معلق را نیز تشخیص می‌دهد.
.RE
.RS 4
.Sp
شکل کوتاه \fB\-Wdangling\-pointer\fR معادل \&\fB\-Wdangling\-pointer=2\fR است، در حالی که \fB\-Wno\-dangling\-pointer\fR و \&\fB\-Wdangling\-pointer=0\fR اثری یکسان در غیرفعال کردن این هشدارها دارند. \&\fB\-Wdangling\-pointer=2\fR در \fB\-Wall\fR گنجانده شده است.
.Sp
این مثال هشدار را در سطح ۱ برمی‌انگیزد؛ به نشانی شیء موقت بی‌نام به‌طور بدون شرط در خارج از حوزهٔ آن (scope) ارجاع داده شده است.
.Sp
.Vb 9
\&        char f (char c1, char c2, char c3)
\&        {
\&          char *p;
\&          {
\&            p = (char[]) { c1, c2, c3 };
\&          }
\&          // warning: using dangling pointer \*(Aqp\*(Aq to an unnamed temporary
\&          return *p;
\&        }
.Ve
.Sp
در تابع زیر، ذخیره کردن نشانی متغیر محلی \&\f(CW\*(C`x\*(C'\fR در اشاره‌گر دررفتهٔ \f(CW*p\fR هشدار را در سطح ۱ برمی‌انگیزد.
.Sp
.Vb 6
\&        void g (int **p)
\&        {
\&          int x = 7;
\&          // warning: storing the address of local variable \*(Aqx\*(Aq in \*(Aq*p\*(Aq
\&          *p = &x;
\&        }
.Ve
.Sp
در این مثال، هنگام استفاده از اشاره‌گر \fIs\fR، آرایهٔ \fIa\fR خارج از حوزه است. از آنجا که کدی که \f(CW\*(C`s\*(C'\fR را مقداردهی می‌کند شرطی است، هشدار در سطح ۲ ایجاد می‌شود.
.Sp
.Vb 11
\&        extern void frob (const char *);
\&        void h (char *s)
\&        {
\&          if (!s)
\&            {
\&              char a[12] = "tmpname";
\&              s = a;
\&            }
\&          // warning: dangling pointer \*(Aqs\*(Aq to \*(Aqa\*(Aq may be used
\&          frob (s);
\&        }
.Ve
.RE
.IP \fB\-Wdate\-time\fR 4
.IX Item "-Wdate-time"
هنگام برخورد با ماکروهای \f(CW\*(C`_\|_TIME_\|_\*(C'\fR، \f(CW\*(C`_\|_DATE_\|_\*(C'\fR یا \f(CW\*(C`_\|_TIMESTAMP_\|_\*(C'\fR هشدار می‌دهد، چرا که ممکن است مانع از کامپایل‌های بازتولیدپذیر و دقیقاً همسان از نظر بیتی (bitwise\-identical reproducible) شوند.
.IP \fB\-Wempty\-body\fR 4
.IX Item "-Wempty-body"
اگر بدنهٔ خالی در دستور \f(CW\*(C`if\*(C'\fR، \f(CW\*(C`else\*(C'\fR یا \f(CW\*(C`do while\*(C'\fR رخ دهد، هشدار می‌دهد. این هشدار همچنین توسط \fB\-Wextra\fR فعال می‌شود.
.IP \fB\-Wno\-endif\-labels\fR 4
.IX Item "-Wno-endif-labels"
دربارهٔ توکن‌های اضافه و سرگردان پس از \f(CW\*(C`#else\*(C'\fR و \f(CW\*(C`#endif\*(C'\fR هشدار نمی‌دهد.
.IP \fB\-Wenum\-compare\fR 4
.IX Item "-Wenum-compare"
دربارهٔ مقایسه میان مقادیر انواع شمارشی (enumerated types) متفاوت هشدار می‌دهد. در ++C، عدم تطابق نوع شمارشی در عبارت‌های شرطی نیز تشخیص داده می‌شود و این هشدار به‌طور پیش‌فرض فعال است. در C این هشدار با \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wenum\-conversion\fR 4
.IX Item "-Wenum-conversion"
هنگامی که مقداری از یک نوع شمارشی به‌طور ضمنی به نوع شمارشی متفاوتی تبدیل شود، هشدار می‌دهد. این هشدار در C توسط \fB\-Wextra\fR فعال می‌شود.
.IP "\fB\-Wenum\-int\-mismatch\fR (تنها C و Objective\-C)" 4
.IX Item "-Wenum-int-mismatch (C and Objective-C only)"
دربارهٔ عدم تطابق میان یک نوع شمارشی و یک نوع عدد صحیح در اعلان‌ها هشدار می‌دهد. برای نمونه:
.Sp
.Vb 3
\&        enum E { l = \-1, z = 0, g = 1 };
\&        int foo(void);
\&        enum E foo(void);
.Ve
.Sp
در C، یک نوع شمارشی با \f(CW\*(C`char\*(C'\fR، یک نوع عدد صحیح علامت‌دار، یا یک نوع عدد صحیح بدون علامت سازگار است. با این حال، از آنجا که انتخاب نوع زیربنایی (underlying type) یک نوع شمارشی وابسته به پیاده‌سازی (implementation\-defined) است، چنین عدم تطابق‌هایی ممکن است مسائلی در زمینهٔ انتقال‌پذیری (portability) ایجاد کنند. در ++C، چنین عدم تطابق‌هایی خطا محسوب می‌شوند. در C، این هشدار توسط \fB\-Wall\fR و \&\fB\-Wc++\-compat\fR فعال می‌شود.
.IP "\fB\-Wjump\-misses\-init\fR (تنها C و Objective\-C)" 4
.IX Item "-Wjump-misses-init (C, Objective-C only)"
اگر یک دستور \f(CW\*(C`goto\*(C'\fR یا یک دستور \f(CW\*(C`switch\*(C'\fR به جلو از روی مقداردهی اولیهٔ یک متغیر بپرد، یا به عقب و به برچسبی بپرد که پس از مقداردهی اولیهٔ متغیر قرار دارد، هشدار می‌دهد. این گزینه تنها در مورد متغیرهایی هشدار می‌دهد که در هنگام اعلان مقداردهی اولیه شده‌اند. این هشدار تنها برای C و Objective\-C پشتیبانی می‌شود؛ در ++C این نوع انشعاب در هر حالتی یک خطا است.
.Sp
گزینهٔ \&\fB\-Wjump\-misses\-init\fR در \fB\-Wc++\-compat\fR گنجانده شده است. می‌توان آن را با گزینهٔ \fB\-Wno\-jump\-misses\-init\fR غیرفعال کرد..IP \fB\-Wsign\-compare\fR 4
.IX Item "-Wsign-compare"
هنگامی که مقایسه بین مقادیر علامت‌دار (signed) و بدون علامت (unsigned) به دلیل تبدیل مقدار علامت‌دار به بدون علامت ممکن است نتیجه نادرستی تولید کند، هشدار می‌دهد. در C++‎، این هشدار توسط \fB\-Wall\fR نیز فعال می‌شود. در C، این گزینه توسط \fB\-Wextra\fR نیز فعال می‌گردد.
.IP \fB\-Wsign\-conversion\fR 4
.IX Item "-Wsign-conversion"
برای تبدیل‌های ضمنی (implicit conversions) که ممکن است علامت یک مقدار صحیح را تغییر دهند، مانند انتساب یک عبارت صحیح علامت‌دار به یک متغیر صحیح بدون علامت، هشدار می‌دهد. یک تبدیل نوع صریح (explicit cast) این هشدار را بی‌اثر می‌کند. در C، این گزینه همچنین توسط \fB\-Wconversion\fR فعال می‌شود.
.IP "\fB\-Wflex\-array\-member\-not\-at\-end\fR (تنها C و C++‎)" 4
.IX Item "-Wflex-array-member-not-at-end (C and C++ only)"
هنگامی که یک ساختار حاوی عضو آرایه انعطاف‌پذیر C99 (flexible array member) به عنوان فیلد آخر، در انتهای یک ساختار دیگر قرار نگرفته باشد، هشدار می‌دهد.
این هشدار به عنوان مثال در چنین مواردی اخطار می‌دهد:
.Sp
.Vb 2
\&        struct flex  { int length; char data[]; };
\&        struct mid_flex { int m; struct flex flex_data; int n; };
.Ve
.IP \fB\-Wfloat\-conversion\fR 4
.IX Item "-Wfloat-conversion"
برای تبدیل‌های ضمنی که دقت یک مقدار اعشاری (حقیقی) را کاهش می‌دهند هشدار می‌دهد. این شامل تبدیل از مقدار اعشاری به صحیح، و از مقادیر اعشاری با دقت بالاتر به مقادیر اعشاری با دقت پایین‌تر است. این گزینه همچنین توسط \&\fB\-Wconversion\fR فعال می‌شود.
.IP \fB\-Wno\-scalar\-storage\-order\fR 4
.IX Item "-Wno-scalar-storage-order"
درباره ساختارهای مشکوک مرتبط با ترتیب ذخیره‌سازی اسکالر معکوس (reverse scalar storage order) هشدار نمی‌دهد.
.IP \fB\-Wsizeof\-array\-div\fR 4
.IX Item "-Wsizeof-array-div"
درباره تقسیم‌های دو عملگر sizeof هنگامی که اولی روی یک آرایه اعمال شده و مقسوم‌علیه با اندازه عنصر آرایه برابر نیست، هشدار می‌دهد. در چنین حالتی، این محاسبه تعداد عناصر آرایه را به دست نخواهد داد، چیزی که احتمالاً مد نظر کاربر بوده است. این هشدار به عنوان مثال در مورد زیر اخطار می‌دهد:
.Sp
.Vb 5
\&        int fn ()
\&        {
\&          int arr[10];
\&          return sizeof (arr) / sizeof (short);
\&        }
.Ve
.Sp
این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wsizeof\-pointer\-div\fR 4
.IX Item "-Wsizeof-pointer-div"
برای تقسیم‌های مشکوک دو عبارت sizeof که اندازه اشاره‌گر را بر اندازه عنصر تقسیم می‌کنند هشدار می‌دهد؛ روشی که شیوه معمول برای محاسبه اندازه آرایه است اما برای اشاره‌گرها به درستی کار نخواهد کرد. این هشدار به عنوان مثال در مورد \f(CW\*(C`sizeof (ptr) / sizeof (ptr[0])\*(C'\fR در صورتی که \f(CW\*(C`ptr\*(C'\fR آرایه نبوده بلکه یک اشاره‌گر باشد، اخطار می‌دهد. این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wsizeof\-pointer\-memaccess\fR 4
.IX Item "-Wsizeof-pointer-memaccess"
برای پارامترهای طول مشکوک در توابع توکار خاص رشته‌ای و حافظه‌ای در صورتی که آرگومان از \f(CW\*(C`sizeof\*(C'\fR استفاده کند، هشدار می‌دهد. این هشدار برای نمونه برای \f(CW\*(C`memset (ptr, 0, sizeof (ptr));\*(C'\fR در صورتی که \f(CW\*(C`ptr\*(C'\fR آرایه نبوده بلکه یک اشاره‌گر باشد فعال می‌شود و یک اصلاح احتمالی را پیشنهاد می‌دهد، یا در مورد \&\f(CW\*(C`memcpy (&foo, ptr, sizeof (&foo));\*(C'\fR هشدار می‌دهد. \fB\-Wsizeof\-pointer\-memaccess\fR همچنین در مورد فراخوانی‌های توابع رونوشت محدود رشته مانند \f(CW\*(C`strncat\*(C'\fR یا \f(CW\*(C`strncpy\*(C'\fR که یک عبارت \f(CW\*(C`sizeof\*(C'\fR از آرایه مبدا را به عنوان کران تعیین می‌کنند هشدار می‌دهد. برای نمونه، در تابع زیر فراخوانی \&\f(CW\*(C`strncat\*(C'\fR اندازه رشته مبدا را به عنوان کران مشخص می‌کند. این کار تقریباً به طور قطع یک اشتباه است و در نتیجه این فراخوانی تشخیص داده شده و هشدار دریافت می‌کند.
.Sp
.Vb 7
\&        void make_file (const char *name)
\&        {
\&          char path[PATH_MAX];
\&          strncpy (path, name, sizeof path \- 1);
\&          strncat (path, ".text", sizeof ".text");
\&          ...
\&        }
.Ve
.Sp
گزینه \fB\-Wsizeof\-pointer\-memaccess\fR توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wno\-sizeof\-array\-argument\fR 4
.IX Item "-Wno-sizeof-array-argument"
هنگامی که عملگر \f(CW\*(C`sizeof\*(C'\fR روی پارامتری اعمال می‌شود که در تعریف تابع به صورت آرایه اعلان شده است، هشدار نمی‌دهد. این هشدار به طور پیش‌فرض برای برنامه‌های C و C++‎ فعال است.
.IP \fB\-Wmemset\-elt\-size\fR 4
.IX Item "-Wmemset-elt-size"
درباره فراخوانی‌های مشکوک به تابع توکار \f(CW\*(C`memset\*(C'\fR در صورتی که آرگومان نخست به یک آرایه ارجاع داشته باشد، و آرگومان سوم عددی برابر با تعداد عناصر باشد اما با اندازه آرایه در حافظه برابر نباشد، هشدار می‌دهد. این امر نشان می‌دهد که کاربر ضرب در اندازه عنصر را فراموش کرده است. این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wmemset\-transposed\-args\fR 4
.IX Item "-Wmemset-transposed-args"
برای فراخوانی‌های مشکوک به تابع توکار \f(CW\*(C`memset\*(C'\fR که در آن آرگومان دوم غیرصفر و آرگومان سوم صفر است هشدار می‌دهد. برای نمونه، فراخوانی \f(CW\*(C`memset (buf, sizeof buf, 0)\*(C'\fR اخطار دریافت می‌کند زیرا \&\f(CW\*(C`memset (buf, 0, sizeof buf)\*(C'\fR مد نظر بوده است. این پیغام عیب‌یابی تنها زمانی صادر می‌شود که آرگومان سوم یک لیترال صفر باشد. در غیر این صورت، اگر عبارتی باشد که به صفر خلاصه (fold) می‌شود، یا تبدیل نوع صفر به نوعی دیگر باشد، احتمال اینکه جای آرگومان‌ها به اشتباه جابه‌جا شده باشد بسیار کمتر است و هیچ هشداری صادر نمی‌شود. این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Waddress\fR 4
.IX Item "-Waddress"
درباره استفاده‌های مشکوک از عبارات آدرس هشدار می‌دهد. این موارد شامل مقایسه آدرس یک تابع یا یک شیء اعلان‌شده با ثابت اشاره‌گر تهی (null pointer constant) است، مانند:
.Sp
.Vb 6
\&        void f (void);
\&        void g (void)
\&        {
\&          if (!f)   // warning: expression evaluates to false
\&            abort ();
\&        }
.Ve
.Sp
مقایسه یک اشاره‌گر با یک لیترال رشته‌ای، مانند:
.Sp
.Vb 5
\&        void f (const char *x)
\&        {
\&          if (x == "abc")   // warning: expression evaluates to false
\&            puts ("equal");
\&        }
.Ve
.Sp
و بررسی برابری نتایج جمع یا تفریق اشاره‌گر با null، مانند:
.Sp
.Vb 4
\&        void f (const int *p, int i)
\&        {
\&          return p + i == NULL;
\&        }
.Ve
.Sp
چنین استفاده‌هایی معمولاً نشان‌دهنده خطای برنامه‌نویس هستند: آدرس بیشتر توابع و اشیاء لزوماً برابر با true ارزیابی می‌شود (استثنا نمادهای ضعیف یا weak symbols هستند)، بنابراین استفاده از آن‌ها در یک شرط ممکن است نشان‌دهنده جا افتادن پرانتزها در یک فراخوانی تابع یا جا افتادن ارجاع‌زدایی (dereference) در یک عبارت آرایه باشد. زیرمجموعه این هشدار برای اشاره‌گرهای شیء را می‌توان با تبدیل نوع عملوند اشاره‌گر به یک نوع عدد صحیح مانند \f(CW\*(C`intptr_t\*(C'\fR یا \f(CW\*(C`uintptr_t\*(C'\fR فرونشاند. مقایسه در برابر لیترال‌های رشته‌ای منجر به رفتار نامشخص (unspecified behavior) می‌شود و قابل حمل نیست، و نشان می‌دهد که قصد برنامه‌نویس فراخوانی \f(CW\*(C`strcmp\*(C'\fR بوده است. اگر عبارت مشکوک نتیجه بسط یک ماکرو باشد، این هشدار فرونشانده می‌شود. هشدار \&\fB\-Waddress\fR توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wno\-address\-of\-packed\-member\fR 4
.IX Item "-Wno-address-of-packed-member"
هنگامی که آدرس عضوی فشرده (packed member) از یک struct یا union گرفته می‌شود، که معمولاً منجر به یک مقدار اشاره‌گر هم‌ترازنشده (unaligned pointer) می‌شود، هشدار نمی‌دهد. این گزینه به طور پیش‌فرض فعال است.
.IP \fB\-Wlogical\-op\fR 4
.IX Item "-Wlogical-op"
درباره استفاده‌های مشکوک از عملگرهای منطقی در عبارات هشدار می‌دهد. این شامل استفاده از عملگرهای منطقی در زمینه‌هایی است که احتمالاً یک عملگر بیتی (bitwise) مورد انتظار است. همچنین هنگامی که عملوندهای یک عملگر منطقی یکسان باشند هشدار می‌دهد:
.Sp
.Vb 2
\&        extern int a;
\&        if (a < 0 && a < 0) { ... }
.Ve
.IP \fB\-Wlogical\-not\-parentheses\fR 4
.IX Item "-Wlogical-not-parentheses"
درباره استفاده از نقیض منطقی (logical not) در عملوند سمت چپ یک مقایسه هشدار می‌دهد. این گزینه اگر عملوند سمت راست یک عبارت بولی در نظر گرفته شود هشدار نمی‌دهد. هدف آن تشخیص کدهای مشکوک مانند مورد زیر است:
.Sp
.Vb 3
\&        int a;
\&        ...
\&        if (!a > 1) { ... }
.Ve
.Sp
می‌توان این هشدار را با قرار دادن عملوند سمت چپ درون پرانتز فرونشاند:
.Sp
.Vb 1
\&        if ((!a) > 1) { ... }
.Ve
.Sp
این هشدار توسط \fB\-Wall\fR فعال می‌شود..IP \fB\-Waggregate\-return\fR 4
.IX Item "-Waggregate-return"
هشدار می‌دهد اگر توابعی که ساختارها (structures) یا اجتماع‌ها (unions) را بازمی‌گردانند تعریف یا فراخوانی شوند. (در زبان‌هایی که می‌توان در آن‌ها یک آرایه را بازگرداند، این مورد نیز موجب ایجاد هشدار می‌شود.)
.IP \fB\-Wno\-aggressive\-loop\-optimizations\fR 4
.IX Item "-Wno-aggressive-loop-optimizations"
اگر کامپایلر رفتار تعریف‌نشده‌ای را در حلقه‌ای با تعداد تکرار ثابت تشخیص دهد، هشدار نمی‌دهد. گزینهٔ \fB\-Waggressive\-loop\-optimizations\fR به‌طور پیش‌فرض فعال است.
.IP \fB\-Wno\-attributes\fR 4
.IX Item "-Wno-attributes"
اگر یک \f(CW\*(C`_\|_attribute_\|_\*(C'\fR غیرمنتظره استفاده شود، مانند صفت‌های ناشناخته، اعمال صفت‌های تابع روی متغیرها و غیره، هشدار نمی‌دهد. این گزینه جلوی خطاهای ناشی از استفادهٔ نادرست از صفت‌های پشتیبانی‌شده را نمی‌گیرد.
.Sp
هشدارهای مربوط به استفاده‌های نادرست (ill\-formed) از صفت‌های استاندارد، با \fB\-pedantic\-errors\fR به خطا ارتقا می‌یابند.
.Sp
علاوه بر این، با استفاده از \fB\-Wno\-attributes=\fR می‌توان از هشدارهای مربوط به صفت‌های با حوزهٔ مشخص (scoped attributes) ناشناخته جلوگیری کرد (در C++11 و C23). برای مثال، \&\fB\-Wno\-attributes=vendor::attr\fR هشدار دربارهٔ اعلان زیر را غیرفعال می‌کند:
.Sp
.Vb 1
\&        [[vendor::attr]] void f();
.Ve
.Sp
همچنین می‌توان با استفاده از \fB\-Wno\-attributes=vendor::\fR هشدارها دربارهٔ تمام صفت‌های موجود در یک فضای نام (namespace) را غیرفعال کرد که از هشدار برای هر دوی این اعلان‌ها جلوگیری می‌کند:
.Sp
.Vb 2
\&        [[vendor::safe]] void f();
\&        [[vendor::unsafe]] void f2();
.Ve
.Sp
توجه داشته باشید که \fB\-Wno\-attributes=\fR متضمن \fB\-Wno\-attributes\fR نیست.
.IP \fB\-Wno\-builtin\-declaration\-mismatch\fR 4
.IX Item "-Wno-builtin-declaration-mismatch"
هشدار می‌دهد اگر یک تابع توکار (built\-in) با یک امضای ناسازگار یا به‌عنوان چیزی غیر از تابع اعلان شود، یا زمانی که یک تابع توکار اعلان‌شده با نوعی فاقد پیش‌نمونه (prototype)، با آرگومان‌هایی فراخوانی شود که انواع ارتقایافتهٔ آن‌ها با انواع مورد انتظار تابع مطابقت نداشته باشد. هنگامی که \fB\-Wextra\fR مشخص شده باشد، همچنین اگر یک تابع توکار آرگومان‌پذیر بدون پیش‌نمونه اعلان شود هشدار می‌دهد. هشدار \fB\-Wbuiltin\-declaration\-mismatch\fR به‌طور پیش‌فرض فعال است. برای جلوگیری از این هشدار، سرآیند مناسب را بگنجانید تا پیش‌نمونه‌های توابع توکار در حوزه (scope) قرار گیرند.
.Sp
برای مثال، فراخوانی \f(CW\*(C`memset\*(C'\fR در زیر مشمول این هشدار می‌شود زیرا این تابع مقداری از نوع \f(CW\*(C`size_t\*(C'\fR را به‌عنوان آرگومان خود انتظار دارد اما نوع \f(CW32\fR برابر با \f(CW\*(C`int\*(C'\fR است. با \fB\-Wextra\fR، اعلان تابع نیز مشمول هشدار می‌شود.
.Sp
.Vb 5
\&        extern void* memset ();
\&        void f (void *d)
\&        {
\&          memset (d, \*(Aq\e0\*(Aq, 32);
\&        }
.Ve
.IP \fB\-Wno\-builtin\-macro\-redefined\fR 4
.IX Item "-Wno-builtin-macro-redefined"
اگر ماکروهای توکار (built\-in) مشخصی مجدداً تعریف شوند، هشدار نمی‌دهد. این گزینه هشدارهای مربوط به تعریف مجدد \f(CW\*(C`_\|_TIMESTAMP_\|_\*(C'\fR، \f(CW\*(C`_\|_TIME_\|_\*(C'\fR، \&\f(CW\*(C`_\|_DATE_\|_\*(C'\fR، \f(CW\*(C`_\|_FILE_\|_\*(C'\fR و \f(CW\*(C`_\|_BASE_FILE_\|_\*(C'\fR را متوقف می‌کند.
.IP \fB\-Wkeyword\-macro\fR 4
.IX Item "-Wkeyword-macro"
هشدار می‌دهد اگر یک کلمهٔ کلیدی (keyword) به‌عنوان یک ماکرو تعریف شود یا لغو تعریف (undefined) گردد. برای C++ شناسه‌های دارای معنای خاص یا شناسه‌های صفت‌های استاندارد نیز بررسی و گزارش می‌شوند. این هشدار برای C++26 در صورت تعیین \f(CW\*(C`\-Wpedantic\*(C'\fR به‌طور پیش‌فرض فعال است و در آن حالت یک pedwarn صادر می‌کند.
.IP "\fB\-Wfree\-labels\fR (تنها C و Objective\-C)" 4
.IX Item "-Wfree-labels (C and Objective-C only)"
هشدار می‌دهد اگر یک برچسب (label) روی یک غیرعبارت (non\-statement) اعمال شود، یا در انتهای یک عبارت مرکب (compound statement) قرار گیرد. چنین برچسب‌هایی در C23 و گویش‌های بعدی C مجاز هستند و در تمام گویش‌های دیگر به‌عنوان یک افزونهٔ GCC در دسترس می‌باشند.
.Sp
این هشدار همچنین با \fB\-Wc11\-c23\-compat\fR فعال می‌شود. در صورت ساخت برای نسخه‌ای از C قبل از C23، توسط \&\fB\-pedantic\-errors\fR به یک خطا تبدیل می‌شود.
.IP \fB\-Wheader\-guard\fR 4
.IX Item "-Wheader-guard"
هشدار می‌دهد اگر یک محافظ شمول چندگانهٔ معتبر سرآیند پیش‌پردازنده (preprocessor header multiple inclusion guard)، بلافاصله پس از دستور \f(CW\*(C`#ifndef\*(C'\fR یا \f(CW\*(C`#if !defined\*(C'\fR مربوط به محافظ شمول چندگانه دارای یک دستور \f(CW\*(C`#define\*(C'\fR باشد که ماکرویی متفاوت از ماکروی محافظ اما با نامی مشابه را تعریف کند، ماکروی واقعی محافظ شمول چندگانه در دستور \f(CW\*(C`#ifndef\*(C'\fR متناظر در انتهای سرآیند تعریف نشده باشد، و دستور \f(CW\*(C`#define\*(C'\fR یک ماکروی شبه‌شیء (object\-like macro) با تعریفی خالی را تعریف کند. در چنین حالتی، اغلب تنها یک اشتباه املایی در نام محافظ رخ داده است، چه در دستور \f(CW\*(C`#ifndef\*(C'\fR یا \f(CW\*(C`#if !defined\*(C'\fR و چه در دستور \f(CW\*(C`#define\*(C'\fR پس از آن. این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP "\fB\-Wstrict\-prototypes\fR (تنها C و Objective\-C)" 4
.IX Item "-Wstrict-prototypes (C and Objective-C only)"
هشدار می‌دهد اگر تابعی بدون مشخص کردن نوع آرگومان‌ها اعلان یا تعریف شود. (تعریف تابع به سبک قدیمی، در صورتی که قبل از آن اعلانی باشد که انواع آرگومان‌ها را مشخص کند، بدون هشدار مجاز است.)
.IP "\fB\-Wold\-style\-declaration\fR (تنها C و Objective\-C)" 4
.IX Item "-Wold-style-declaration (C and Objective-C only)"
دربارهٔ کاربردهای منسوخ‌شده طبق استاندارد C در یک اعلان هشدار می‌دهد. برای نمونه، اگر مشخص‌کننده‌های ردهٔ ذخیره‌سازی (storage\-class specifiers) مانند \&\f(CW\*(C`static\*(C'\fR اولین بخش در یک اعلان نباشند، هشدار می‌دهد. این هشدار همچنین با \fB\-Wextra\fR فعال می‌شود.
.IP "\fB\-Wold\-style\-definition\fR (تنها C و Objective\-C)" 4
.IX Item "-Wold-style-definition (C and Objective-C only)"
هشدار می‌دهد اگر از یک تعریف تابع به سبک قدیمی استفاده شود. حتی در صورت وجود یک پیش‌نمونهٔ قبلی نیز هشدار داده می‌شود. تعریفی که از \fB()\fR استفاده می‌کند در حالت C23 یک تعریف سبک قدیمی محسوب نمی‌شود، زیرا در آن حالت معادل \fB(void)\fR است، اما برای استانداردهای قدیمی‌تر یک تعریف سبک قدیمی به شمار می‌آید.
.IP "\fB\-Wmultiple\-parameter\-fwd\-decl\-lists\fR (تنها C و Objective\-C)" 4
.IX Item "-Wmultiple-parameter-fwd-decl-lists (C and Objective-C only)"
هشدار می‌دهد اگر بیش از یک فهرست از اعلان‌های پیشین (forward declarations) پارامترها در یک پیش‌نمونهٔ تابع ظاهر شود.
این هشدار همچنین با \fB\-Wextra\fR فعال می‌شود.
.IP "\fB\-Wdeprecated\-non\-prototype\fR (تنها C و Objective\-C)" 4
.IX Item "-Wdeprecated-non-prototype (C and Objective-C only)"
هشدار می‌دهد اگر تابعی که با یک فهرست پارامتر خالی \fB()\fR اعلان شده است با یک یا چند آرگومان فراخوانی شود، یا اگر پس از چنین اعلانی تعریفی از تابع با یک یا چند پارامتر مشاهده گردد. هر دوی این موارد در C23 و گویش‌های بعدی C خطا محسوب می‌شوند.
.Sp
این هشدار همچنین با \fB\-Wc11\-c23\-compat\fR فعال می‌شود.
.IP "\fB\-Wmissing\-parameter\-name\fR (تنها C و Objective\-C)" 4
.IX Item "-Wmissing-parameter-name (C and Objective-C only)"
هشدار می‌دهد اگر تعریف یک تابع نام پارامتر را نادیده گرفته و تنها نوع آن را مشخص کند. از این شیوه می‌توان برای نشان دادن بلااستفاده بودن یک پارامتر در تعریف تابع بهره برد. این ویژگی بخشی از C23 و گویش‌های بعدی C است و در تمام گویش‌های دیگر به‌عنوان یک افزونهٔ GCC در دسترس می‌باشد.
.Sp
این هشدار همچنین با \fB\-Wc11\-c23\-compat\fR فعال می‌شود. در صورت ساخت برای نسخه‌ای از C قبل از C23، توسط \&\fB\-pedantic\-errors\fR به یک خطا تبدیل می‌شود.
.IP "\fB\-Wmissing\-parameter\-type\fR (تنها C و Objective\-C)" 4
.IX Item "-Wmissing-parameter-type (C and Objective-C only)"
هشدار می‌دهد اگر یک پارامتر تابع بدون مشخص‌کنندهٔ نوع (type specifier) در توابع به سبک K&R اعلان شود:
.Sp
.Vb 1
\&        void foo(bar) { }
.Ve
.Sp
این هشدار همچنین با \fB\-Wextra\fR فعال می‌شود.
.IP "\fB\-Wno\-declaration\-missing\-parameter\-type\fR (تنها C و Objective\-C)" 4
.IX Item "-Wno-declaration-missing-parameter-type (C and Objective-C only)"
اگر اعلان یک تابع شامل نام پارامتر بدون نوع باشد، هشدار نمی‌دهد. چنین اعلان‌های تابعی پیش‌نمونهٔ تابع (prototype) ارائه نمی‌دهند و از بیشتر بررسی‌های نوع در فراخوانی‌های تابع جلوگیری می‌کنند.
.Sp
این هشدار به‌طور پیش‌فرض فعال است. در C99 و گویش‌های بعدی C، با آن به‌عنوان یک خطا رفتار می‌شود. این خطا را می‌توان با استفاده از \&\fB\-fpermissive\fR (همراه با برخی خطاهای دیگر)، یا تنها برای همین خطا، با \fB\-Wno\-error=declaration\-missing\-parameter\-type\fR به یک هشدار تنزل داد.
.Sp
این هشدار توسط \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد.
.IP "\fB\-Wmissing\-prototypes\fR (تنها C و Objective\-C)" 4
.IX Item "-Wmissing-prototypes (C and Objective-C only)"
هشدار می‌دهد اگر یک تابع سراسری (global) بدون اعلان پیش‌نمونهٔ قبلی تعریف شود. این هشدار حتی اگر خود تعریف یک پیش‌نمونه ارائه دهد نیز صادر می‌شود. از این گزینه برای شناسایی توابع سراسری که اعلان پیش‌نمونهٔ منطبقی در یک فایل سرآیند ندارند استفاده کنید. این گزینه برای C++ معتبر نیست زیرا تمام اعلان‌های تابع پیش‌نمونه ارائه می‌دهند و یک اعلان نامنطبق به جای تداخل با اعلانی پیشین، یک سربارگذاری (overload) را اعلان می‌کند. برای شناسایی اعلان‌های ناموجود در C++ از \fB\-Wmissing\-declarations\fR استفاده کنید.
.IP "\fB\-Wmissing\-variable\-declarations\fR (تنها C و Objective\-C)" 4
.IX Item "-Wmissing-variable-declarations (C and Objective-C only)"
هشدار می‌دهد اگر یک متغیر سراسری بدون اعلان قبلی تعریف شود. از این گزینه برای شناسایی متغیرهای سراسری که اعلان extern منطبقی در یک فایل سرآیند ندارند استفاده کنید.
.IP \fB\-Wmissing\-declarations\fR 4
.IX Item "-Wmissing-declarations"
هشدار می‌دهد اگر یک تابع سراسری بدون اعلان قبلی تعریف شود. حتی اگر خود تعریف یک پیش‌نمونه ارائه دهد نیز این کار انجام می‌شود. از این گزینه برای شناسایی توابع سراسری که در فایل‌های سرآیند اعلان نشده‌اند استفاده کنید. در C، هیچ هشداری برای توابعی با اعلان‌های غیرپیش‌نمونه‌ای قبلی صادر نمی‌شود؛ برای شناسایی پیش‌نمونه‌های ناموجود از \fB\-Wmissing\-prototypes\fR استفاده کنید. در C++، هیچ هشداری برای الگوهای تابع (function templates)، یا برای توابع درون‌خطی (inline functions)، یا برای توابع در فضاهای نام ناشناس صادر نمی‌شود..IP \fB\-Wmissing\-field\-initializers\fR 4
.IX Item "-Wmissing-field-initializers"
اگر در مقداردهی اولیه یک ساختار برخی از فیلدها جا افتاده باشند، هشدار می‌دهد. برای نمونه، کد زیر باعث چنین هشداری می‌شود، زیرا \&\f(CW\*(C`x.h\*(C'\fR به صورت ضمنی صفر است:
.Sp
.Vb 2
\&        struct s { int f, g, h; };
\&        struct s x = { 3, 4 };
.Ve
.Sp
در C این گزینه درباره مقداردهنده‌های معین‌شده (designated initializers) هشدار نمی‌دهد، بنابراین تغییر زیر هشداری ایجاد نمی‌کند:
.Sp
.Vb 2
\&        struct s { int f, g, h; };
\&        struct s x = { .f = 3, .g = 4 };
.Ve
.Sp
در C این گزینه برای مقداردهنده صفر سراسری \&\fB{ 0 }\fR هشدار نمی‌دهد:
.Sp
.Vb 2
\&        struct s { int f, g, h; };
\&        struct s x = { 0 };
.Ve
.Sp
به همین ترتیب، در C++ این گزینه درباره مقداردهنده خالی { } هشدار نمی‌دهد؛ برای نمونه:
.Sp
.Vb 2
\&        struct s { int f, g, h; };
\&        s x = { };
.Ve
.Sp
این هشدار در \fB\-Wextra\fR گنجانده شده است. برای دریافت سایر هشدارهای \fB\-Wextra\fR بدون این مورد، از \fB\-Wextra \-Wno\-missing\-field\-initializers\fR استفاده کنید.
.IP \fB\-Wno\-missing\-requires\fR 4
.IX Item "-Wno-missing-requires"
به طور پیش‌فرض، کامپایلر درباره ظاهر شدن یک concept\-id به عنوان یک simple\-requirement در C++20 هشدار می‌دهد:
.Sp
.Vb 1
\&        bool satisfied = requires { C<T> };
.Ve
.Sp
در اینجا اگر \fBC<T>\fR یک عبارت معتبر باشد، مقدار \fBsatisfied\fR برابر با true خواهد بود، که این برای هر T صادق است. احتمالاً منظور کاربر نوشتن این بوده است:
.Sp
.Vb 1
\&        bool satisfied = requires { requires C<T> };
.Ve
.Sp
تا \fBsatisfied\fR تنها در صورتی true باشد که مفهوم (concept) \fBC\fR برای نوع \fBT\fR برآورده شده باشد.
.Sp
این هشدار را می‌توان با \fB\-Wno\-missing\-requires\fR غیرفعال کرد.
.IP \fB\-Wno\-missing\-template\-keyword\fR 4
.IX Item "-Wno-missing-template-keyword"
اگر شیء والد وابسته (dependent) باشد و عضوی که نام برده می‌شود یک الگو (template) باشد، نشانه‌های دسترسی به عضو .، \-> و :: باید با کلمه کلیدی \f(CW\*(C`template\*(C'\fR دنبال شوند.
.Sp
.Vb 6
\&        template <class X>
\&        void DoStuff (X x)
\&        {
\&          x.template DoSomeOtherStuff<X>(); // Good.
\&          x.DoMoreStuff<X>(); // Warning, x is dependent.
\&        }
.Ve
.Sp
در موارد نادر ممکن است هشدارهای مثبت کاذب رخ دهد. برای فرونشاندن این هشدار، عبارت را در پرانتز قرار دهید. برای نمونه، عبارت زیر به عنوان یک الگو در نظر گرفته می‌شود، حتی در جایی که m و N اعداد صحیح هستند:
.Sp
.Vb 3
\&        void NotATemplate (my_class t)
\&        {
\&          int N = 5;
\&        
\&          bool test = t.m < N > (0); // Treated as a template.
\&          test = (t.m < N) > (0); // Same meaning, but not treated as a template.
\&        }
.Ve
.Sp
این هشدار را می‌توان با \fB\-Wno\-missing\-template\-keyword\fR غیرفعال کرد.
.IP \fB\-Wno\-multichar\fR 4
.IX Item "-Wno-multichar"
اگر یک ثابت چندنویسه‌ای (\fB\*(AqFOOF\*(Aq\fR) استفاده شود، هشدار نده.
این موارد معمولاً نشان‌دهنده یک اشتباه تایپی در کد کاربر هستند، زیرا مقادیر آن‌ها وابسته به پیاده‌سازی (implementation\-defined) است و نباید در کدهای قابل‌حمل استفاده شوند.
.IP \fB\-Wnormalized=\fR[\fBnone\fR|\fBid\fR|\fBnfc\fR|\fBnfkc\fR] 4
.IX Item "-Wnormalized=[none|id|nfc|nfkc]"
در ISO C و ISO C++، دو شناسه در صورتی متفاوت هستند که دنباله‌های متفاوتی از نویسه‌ها باشند. با این حال، گاهی اوقات هنگام استفاده از نویسه‌های خارج از مجموعه نویسه‌های پایه ASCII، ممکن است دو دنباله متفاوت از نویسه‌ها داشته باشید که ظاهر یکسانی دارند. برای جلوگیری از سردرگمی، استاندارد ISO 10646 برخی \fIقواعد نرمال‌سازی\fR (normalization rules) را معین کرده است که با اعمال آن‌ها اطمینان حاصل می‌شود دو دنباله با ظاهر یکسان به یک دنباله یکسان تبدیل شوند. GCC می‌تواند در صورت استفاده از شناسه‌هایی که نرمال‌سازی نشده‌اند هشدار دهد؛ این گزینه این هشدار را کنترل می‌کند.
.Sp
چهار سطح هشدار توسط GCC پشتیبانی می‌شود. پیش‌فرض \fB\-Wnormalized=nfc\fR است که درباره هر شناسه‌ای که در شکل نرمال‌سازی‌شده "C" از ISO 10646 یعنی \fINFC\fR نباشد هشدار می‌دهد. شکل NFC برای بیشتر کاربردها توصیه می‌شود و معادل \fB\-Wnormalized\fR است.
.Sp
متأسفانه، برخی از نویسه‌ها که طبق ISO C و ISO C++ در شناسه‌ها مجاز هستند، وقتی به NFC تبدیل می‌شوند دیگر در شناسه‌ها مجاز نیستند. این یعنی راهی برای استفاده از این نمادها در کدهای قابل‌حمل ISO C یا C++ وجود ندارد به گونه‌ای که تمام شناسه‌های شما در قالب NFC باقی بمانند. گزینه \fB\-Wnormalized=id\fR هشدار را برای این نویسه‌ها نادیده می‌گیرد. امید است نسخه‌های آینده استانداردهای مربوطه این مشکل را رفع کنند، و به همین دلیل این گزینه پیش‌فرض نیست.
.Sp
می‌توانید با نوشتن \fB\-Wnormalized=none\fR یا \fB\-Wno\-normalized\fR هشدار را برای همه نویسه‌ها خاموش کنید. تنها در صورتی باید این کار را انجام دهید که از طرح نرمال‌سازی دیگری (مانند "D") استفاده می‌کنید، زیرا در غیر این صورت به سادگی ممکن است باگ‌هایی ایجاد کنید که دیدن آن‌ها با چشم عملاً غیرممکن است.
.Sp
برخی نویسه‌ها در ISO 10646 معانی متمایزی دارند اما در بعضی قلم‌ها یا روش‌های نمایش، به‌ویژه پس از اعمال قالب‌بندی، یکسان به نظر می‌رسند. برای نمونه \f(CW\*(C`\eu207F\*(C'\fR، یا "SUPERSCRIPT LATIN SMALL LETTER N"، دقیقاً مانند یک \f(CW\*(C`n\*(C'\fR معمولی نمایش داده می‌شود که در بالانویس قرار گرفته است. استاندارد ISO 10646 طرح نرمال‌سازی \fINFKC\fR را نیز برای تبدیل همه این موارد به یک شکل استاندارد تعریف می‌کند، و در صورت استفاده از \fB\-Wnormalized=nfkc\fR، اگر کد شما در قالب NFKC نباشد، GCC هشدار می‌دهد. این هشدار قابل مقایسه با هشدار دادن درباره هر شناسه‌ای است که حرف O را شامل می‌شود به این دلیل که ممکن است با رقم 0 اشتباه گرفته شود؛ از این رو پیش‌فرض نیست، اما در صورتی که نتوان محیط برنامه‌نویسی را طوری اصلاح کرد که این نویسه‌ها را به طور متمایز نمایش دهد، ممکن است به عنوان یک شیوه‌نامه کدنویسی محلی مفید باشد.
.IP \fB\-Wno\-attribute\-warning\fR 4
.IX Item "-Wno-attribute-warning"
درباره استفاده از توابعی که با صفت \f(CW\*(C`warning\*(C'\fR اعلان شده‌اند، هشدار نده.
به طور پیش‌فرض، این هشدار فعال است. \fB\-Wno\-attribute\-warning\fR می‌تواند برای غیرفعال کردن هشدار استفاده شود، یا می‌توان از \fB\-Wno\-error=attribute\-warning\fR برای جلوگیری از تبدیل هشدار به خطا هنگام کامپایل با پرچم \fB\-Werror\fR استفاده کرد.
.IP \fB\-Wno\-deprecated\fR 4
.IX Item "-Wno-deprecated"
درباره استفاده از قابلیت‌های منسوخ‌شده هشدار نده.
.Sp
در C++، مشخص کردن صریح \fB\-Wdeprecated\fR همچنین هشدارهایی را درباره برخی قابلیت‌ها که در استانداردهای بعدی زبان منسوخ شده‌اند فعال می‌کند، به‌ویژه \fB\-Wcomma\-subscript\fR،
\&\fB\-Wvolatile\fR، \fB\-Wdeprecated\-enum\-float\-conversion\fR،
\&\fB\-Wdeprecated\-enum\-enum\-conversion\fR،
\&\fB\-Wdeprecated\-literal\-operator\fR، و
\&\fB\-Wdeprecated\-variadic\-comma\-omission\fR.
.IP \fB\-Wno\-deprecated\-declarations\fR 4
.IX Item "-Wno-deprecated-declarations"
درباره استفاده از توابع، متغیرها، یا نوع‌هایی که با استفاده از صفت \f(CW\*(C`deprecated\*(C'\fR به عنوان منسوخ علامت‌گذاری شده‌اند، هشدار نده.
.IP \fB\-Wno\-deprecated\-openmp\fR 4
.IX Item "-Wno-deprecated-openmp"
درباره کدهای منسوخ‌شده OpenMP هشدار نده.
.IP \fB\-Wno\-overflow\fR 4
.IX Item "-Wno-overflow"
درباره سرریز زمان کامپایل در عبارت‌های ثابت هشدار نده.
.IP \fB\-Wno\-odr\fR 4
.IX Item "-Wno-odr"
درباره نقض قانون One Definition Rule در زمان بهینه‌سازی پیوند (LTO) هشدار می‌دهد. به طور پیش‌فرض فعال است.
.IP \fB\-Wopenacc\-parallelism\fR 4
.IX Item "-Wopenacc-parallelism"
درباره انتخاب‌های بالقوه غیربهینه مرتبط با موازی‌سازی OpenACC هشدار می‌دهد.
.IP \fB\-Wno\-openmp\fR 4
.IX Item "-Wno-openmp"
درباره کدهای مشکوک OpenMP هشدار می‌دهد.
.IP \fB\-Wopenmp\-simd\fR 4
.IX Item "-Wopenmp-simd"
اگر مدل هزینه بردارساز (vectorizer cost model) رهنمود OpenMP simd تعیین‌شده توسط کاربر را نادیده بگیرد، هشدار می‌دهد. گزینه \fB\-fsimd\-cost\-model=unlimited\fR را می‌توان برای کاهش محدودیت مدل هزینه استفاده کرد.
.IP "\fB\-Woverride\-init\fR (تنها در C و Objective\-C)" 4
.IX Item "-Woverride-init (C and Objective-C only)"
اگر هنگام استفاده از مقداردهنده‌های معین‌شده، یک فیلد مقداردهی‌شده بدون اثر جانبی بازنویسی شود، هشدار می‌دهد.
.Sp
این هشدار در \fB\-Wextra\fR گنجانده شده است. برای دریافت سایر هشدارهای \fB\-Wextra\fR بدون این مورد، از \fB\-Wextra \-Wno\-override\-init\fR استفاده کنید..IP "\fB\-Wno\-override\-init\-side\-effects\fR (تنها C و Objective\-C)" 4
.IX Item "-Wno-override-init-side-effects (C and Objective-C only)"
هنگامی که از مقداردهنده‌های تعیین‌شده (designated initializers) استفاده می‌شود، اگر فیلد مقداردهی‌شده‌ای که دارای اثر جانبی است بازنویسی شود، هشدار ندهد.  این هشدار به‌طور پیش‌فرض فعال است.
.IP \fB\-Wpacked\fR 4
.IX Item "-Wpacked"
اگر به یک ساختار صفت packed داده شود، اما این صفت هیچ تأثیری بر چیدمان یا اندازه‌ی ساختار نداشته باشد، هشدار می‌دهد.
چنین ساختارهایی ممکن است در ازای فایده‌ای ناچیز ناتراز (misaligned) شوند.  برای نمونه، در این کد، متغیر \f(CW\*(C`f.x\*(C'\fR در \f(CW\*(C`struct bar\*(C'\fR
ناتراز است حتی با اینکه خود \f(CW\*(C`struct bar\*(C'\fR دارای
صفت packed نیست:
.Sp
.Vb 8
\&        struct foo {
\&          int x;
\&          char a, b, c, d;
\&        } _\|_attribute_\|_((packed));
\&        struct bar {
\&          char z;
\&          struct foo f;
\&        };
.Ve
.IP \fB\-Wnopacked\-bitfield\-compat\fR 4
.IX Item "-Wnopacked-bitfield-compat"
سری‌های ۴.۱، ۴.۲ و ۴.۳ از GCC صفت \f(CW\*(C`packed\*(C'\fR را روی میدان‌های بیتی از نوع \f(CW\*(C`char\*(C'\fR نادیده می‌گیرند.  این مورد در GCC 4.4 برطرف شد، اما این تغییر می‌تواند منجر به تفاوت‌هایی در چیدمان ساختار شود.  GCC هنگامی که آفست چنین فیلدی در GCC 4.4 تغییر کرده باشد به شما اطلاع می‌دهد.  برای نمونه، در این ساختار دیگر یک فاصله‌گذاری (padding) ۴ بیتی میان فیلدهای \f(CW\*(C`a\*(C'\fR و \f(CW\*(C`b\*(C'\fR وجود ندارد:
.Sp
.Vb 5
\&        struct foo
\&        {
\&          char a:4;
\&          char b:8;
\&        } _\|_attribute_\|_ ((packed));
.Ve
.Sp
این هشدار به‌طور پیش‌فرض فعال است.  برای غیرفعال کردن این هشدار از
\&\fB\-Wno\-packed\-bitfield\-compat\fR استفاده کنید.
.IP "\fB\-Wpacked\-not\-aligned\fR (تنها C، C++، Objective\-C و Objective\-C++)" 4
.IX Item "-Wpacked-not-aligned (C, C++, Objective-C and Objective-C++ only)"
اگر یک فیلد ساختار با تراز مشخص‌شده‌ی صریح در یک struct یا union با صفت packed ناتراز باشد، هشدار می‌دهد.  برای نمونه در این کد، هشداری برای \f(CW\*(C`struct S\*(C'\fR صادر خواهد شد مانند \f(CW\*(C`warning: alignment 1 of \*(Aqstruct S\*(Aq is less than 8\*(C'\fR:
.Sp
.Vb 4
\&        struct _\|_attribute_\|_ ((aligned (8))) S8 { char a[8]; };
\&        struct _\|_attribute_\|_ ((packed)) S {
\&          struct S8 s8;
\&        };
.Ve
.Sp
این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wpadded\fR 4
.IX Item "-Wpadded"
اگر فاصله‌گذاری (padding) در یک ساختار گنجانده شود، چه برای تراز کردن عضوی از ساختار و چه برای تراز کردن کل ساختار، هشدار می‌دهد.  گاهی اوقات در چنین شرایطی ممکن است بتوان چینش فیلدهای ساختار را بازآرایی کرد تا فاصله‌گذاری کاهش یافته و در نتیجه ساختار کوچکتری به دست آید.
.IP \fB\-Wredundant\-decls\fR 4
.IX Item "-Wredundant-decls"
اگر چیزی بیش از یک بار در همان حوزه (scope) اعلان شود، حتی در مواردی که اعلان چندگانه معتبر بوده و هیچ تغییری ایجاد نمی‌کند، هشدار می‌دهد.
.IP \fB\-Wrestrict\fR 4
.IX Item "-Wrestrict"
هنگامی که شیء ارجاع‌شده توسط یک پارامتر دارای صلاحیت \f(CW\*(C`restrict\*(C'\fR (یا در C++، یک پارامتر با صلاحیت \f(CW\*(C`_\|_restrict\*(C'\fR) توسط آرگومان دیگری نام مستعار (alias) شود، یا زمانی که کپی‌ها میان چنین اشیایی هم‌پوشانی داشته باشند، هشدار می‌دهد.  برای نمونه، فراخوانی تابع \f(CW\*(C`strcpy\*(C'\fR در زیر تلاش می‌کند تا با جایگزین کردن نویسه‌های ابتدایی رشته با چهار نویسه‌ی آخر، آن را کوتاه کند.  با این حال، چون این فراخوانی نویسه‌ی پایانی NUL را در \f(CW\*(C`a[4]\*(C'\fR می‌نویسد، عملیات‌های کپی هم‌پوشانی دارند و فراخوانی به عنوان اشکال تشخیص داده می‌شود.
.Sp
.Vb 6
\&        void foo (void)
\&        {
\&          char a[] = "abcd1234";
\&          strcpy (a, a + 4);
\&          ...
\&        }
.Ve
.Sp
گزینه‌ی \fB\-Wrestrict\fR برخی از نمونه‌های هم‌پوشانی ساده را حتی بدون بهینه‌سازی تشخیص می‌دهد، اما در \fB\-O2\fR و بالاتر بهترین عملکرد را دارد.  این گزینه در \fB\-Wall\fR گنجانده شده است.
.IP "\fB\-Wnested\-externs\fR (تنها C و Objective\-C)" 4
.IX Item "-Wnested-externs (C and Objective-C only)"
اگر یک اعلان \f(CW\*(C`extern\*(C'\fR درون یک تابع مشاهده شود، هشدار می‌دهد.
.IP \fB\-Winline\fR 4
.IX Item "-Winline"
اگر تابعی که به صورت inline اعلان شده است نتواند درون‌خطی شود، هشدار می‌دهد.  حتی با این گزینه، کامپایلر درباره‌ی عدم موفقیت در درون‌خط‌سازی توابعی که در سرآیندهای سیستمی اعلان شده‌اند هشداری صادر نمی‌کند.
.Sp
کامپایلر از روش‌های شهودی گوناگونی برای تعیین این‌که آیا یک تابع باید درون‌خطی شود یا خیر استفاده می‌کند.  برای نمونه، کامپایلر اندازه‌ی تابعی که قرار است درون‌خطی شود و میزان درون‌خط‌سازی انجام‌شده تاکنون در تابع کنونی را در نظر می‌گیرد.  بنابراین، تغییرات به ظاهر ناچیز در برنامه‌ی مبدأ می‌تواند باعث پدیدار شدن یا ناپدید شدن هشدارهای تولیدشده توسط \fB\-Winline\fR شود.
.IP \fB\-Winterference\-size\fR 4
.IX Item "-Winterference-size"
.PD 0
.IP \fB\-Wno\-interference\-size\fR 4
.IX Item "-Wno-interference-size"
.PD
درباره‌ی استفاده‌های سؤال‌برانگیز از متغیرهای \f(CW\*(C`constexpr\*(C'\fR استاندارد C++17 یعنی
\&\f(CW\*(C`std::hardware_destructive_interference_size\*(C'\fR و
\&\f(CW\*(C`std::hardware_constructive_interference_size\*(C'\fR هشدار می‌دهد.
.Sp
این متغیرها برای کنترل چیدمان کلاس‌ها در نظر گرفته شده‌اند، تا از اشتراک کاذب (false sharing) در کدهای هم‌روند جلوگیری کنند:
.Sp
.Vb 6
\&        struct independent_fields {
\&          alignas(std::hardware_destructive_interference_size)
\&            std::atomic<int> one;
\&          alignas(std::hardware_destructive_interference_size)
\&            std::atomic<int> two;
\&        };
.Ve
.Sp
در اینجا هدف این است که \fBone\fR و \fBtwo\fR به اندازه‌ی کافی از یکدیگر فاصله داشته باشند تا نوشتن در یکی، دسترسی‌ها به دیگری را وادار به بارگذاری مجدد خط کَش (cache line) نکند.
.Sp
به‌طور پیش‌فرض، به این متغیرها بر اساس گزینه‌ی \fB\-mtune\fR کنونی مقادیری اختصاص می‌یابد؛ معمولاً متناسب با اندازه‌ی خط کَش L1 برای پردازنده‌ی هدف خاص، و گاهی به صورت یک بازه در صورتی که بهینه‌سازی برای یک هدف عمومی باشد.  بنابراین تمام واحدهای ترجمه که برای استفاده از این متغیرها به سازگاری ABI وابسته هستند، باید با همان \fB\-mtune\fR (یا \fB\-mcpu\fR) کامپایل شوند.
.Sp
اگر پایداری ABI اهمیت دارد، مانند زمانی که این متغیرها در سرآیند یک کتابخانه استفاده می‌شوند، احتمالاً بهتر است اصلاً از متغیرهای اندازه‌ی تداخل سخت‌افزاری استفاده نکنید.
.Sp
این هشدارها به‌طور پیش‌فرض فعال هستند.  اگر اطمینان دارید که استفاده‌ی شما از این متغیرها روی ABI خارج از یک بیلد مستقل از پروژه‌تان تأثیری نمی‌گذارد، می‌توانید هشدار را با \fB\-Wno\-interference\-size\fR خاموش کنید.
.IP \fB\-Wint\-in\-bool\-context\fR 4
.IX Item "-Wint-in-bool-context"
در مورد استفاده‌ی مشکوک از مقادیر عددی صحیح در جاهایی که مقادیر بولی مورد انتظار است هشدار می‌دهد، مانند عبارت‌های شرطی (?:) با استفاده از ثابت‌های صحیح غیربولی در زمینه‌ی بولی، نظیر \f(CW\*(C`if (a <= b ? 2 : 3)\*(C'\fR؛ یا شیفت به چپ اعداد صحیح علامت‌دار در زمینه‌ی بولی، مانند \f(CW\*(C`for (a = 0; 1 << a; a++);\*(C'\fR.  همچنین برای تمامی انواع ضرب بدون در نظر گرفتن نوع داده هشدار می‌دهد.  این هشدار توسط \fB\-Wall\fR فعال می‌شود.
.IP \fB\-Wno\-int\-to\-pointer\-cast\fR 4
.IX Item "-Wno-int-to-pointer-cast"
هشدارهای ناشی از تبدیل نوع یک عدد صحیح به نوع اشاره‌گر با اندازه‌ی متفاوت را نادیده می‌گیرد.  در C++، تبدیل نوع به یک نوع اشاره‌گر با اندازه‌ی کوچکتر خطا محسوب می‌شود.  \fBWint\-to\-pointer\-cast\fR به‌طور پیش‌فرض فعال است.
.IP "\fB\-Wno\-pointer\-to\-int\-cast\fR (تنها C و Objective\-C)" 4
.IX Item "-Wno-pointer-to-int-cast (C and Objective-C only)"
هشدارهای ناشی از تبدیل نوع یک اشاره‌گر به نوع عدد صحیح با اندازه‌ی متفاوت را نادیده می‌گیرد.
.IP \fB\-Winvalid\-pch\fR 4
.IX Item "-Winvalid-pch"
اگر یک سرآیند پیش‌کامپایل‌شده در مسیر جستجو پیدا شود اما قابل استفاده نباشد، هشدار می‌دهد.
.IP \fB\-Winvalid\-utf8\fR 4
.IX Item "-Winvalid-utf8"
اگر یک نویسه‌ی نامعتبر UTF\-8 یافت شود هشدار می‌دهد.  این هشدار برای C++23 در صورت استفاده از \fB\-finput\-charset=UTF\-8\fR به‌طور پیش‌فرض روشن است و با \fB\-pedantic\-errors\fR به یک خطا تبدیل می‌شود.
.IP \fB\-Wno\-unicode\fR 4
.IX Item "-Wno-unicode"
شکل‌های نامعتبر توالی‌های گریز محدودشده یا نام‌گذاری‌شده را که به عنوان نشانه‌های (tokens) مجزا در نظر گرفته می‌شوند، بررسی و گزارش نمی‌کند.  \fBWunicode\fR به‌طور پیش‌فرض فعال است.
.IP \fB\-Wlong\-long\fR 4
.IX Item "-Wlong-long"
اگر از نوع \f(CW\*(C`long long\*(C'\fR استفاده شود هشدار می‌دهد.  این هشدار توسط هر یک از گزینه‌های \fB\-Wpedantic\fR یا \fB\-Wtraditional\fR در حالت‌های استاندارد ISO C90 و C++98 فعال می‌شود.  برای جلوگیری از نمایش پیام‌های هشدار، از \fB\-Wno\-long\-long\fR استفاده کنید.
.Sp
این هشدار با گزینه‌ی \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد..IP \fB\-Wvariadic\-macros\fR 4
.IX Item "-Wvariadic-macros"
اگر ماکروهای با تعداد آرگومان متغیر (variadic macros) در حالت ISO C90 استفاده شوند، یا اگر نحو جایگزین GNU در حالت ISO C99 به کار رود، هشدار می‌دهد. این گزینه توسط هر یک از \fB\-Wpedantic\fR یا \fB\-Wtraditional\fR فعال می‌شود. برای غیرفعال کردن پیام‌های هشدار، از \fB\-Wno\-variadic\-macros\fR استفاده کنید.
.IP \fB\-Wno\-varargs\fR 4
.IX Item "-Wno-varargs"
در صورت استفادهٔ مشکوک از ماکروهای به کار رفته برای مدیریت آرگومان‌های متغیر مانند \f(CW\*(C`va_start\*(C'\fR، هشدار نمی‌دهد. این هشدارها به طور پیش‌فرض فعال هستند.
.IP \fB\-Wvector\-operation\-performance\fR 4
.IX Item "-Wvector-operation-performance"
اگر عملیات برداری از طریق قابلیت‌های SIMD معماری پیاده‌سازی نشده باشد، هشدار می‌دهد. این گزینه عمدتاً برای تنظیم و بهبود کارایی مفید است.
عملیات برداری می‌تواند به صورت \f(CW\*(C`piecewise\*(C'\fR پیاده‌سازی شود، به این معنی که عملیات اسکالر بر روی هر عنصر بردار اجرا می‌شود؛
\&\f(CW\*(C`in parallel\*(C'\fR، به این معنی که عملیات برداری با استفاده از اسکالرهای با نوع عریض‌تر پیاده‌سازی می‌شود که معمولاً از نظر کارایی بهینه‌تر است؛
و \f(CW\*(C`as a single scalar\*(C'\fR، به این معنی که بردار درون یک نوع اسکالر جای می‌گیرد.
.IP \fB\-Wvla\fR 4
.IX Item "-Wvla"
اگر از یک آرایه با طول متغیر (variable\-length array) در کد استفاده شود، هشدار می‌دهد.
گزینهٔ \fB\-Wno\-vla\fR از صدور هشدار \fB\-Wpedantic\fR برای آرایه‌های با طول متغیر جلوگیری می‌کند.
.Sp
این هشدار توسط \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد.
.IP \fB\-Wvla\-larger\-than=\fR\fIbyte\-size\fR 4
.IX Item "-Wvla-larger-than=byte-size"
در صورت استفاده از این گزینه، کامپایلر برای تعریف آرایه‌های با طول متغیری که اندازهٔ آن‌ها یا نامحدود است یا با آرگومانی محدود شده که به اندازهٔ آرایه اجازه می‌دهد از \fIbyte\-size\fR بایت فراتر رود، هشدار می‌دهد. این سازوکار مشابه نحوهٔ عملکرد \fB\-Walloca\-larger\-than=\fR\fIbyte\-size\fR است، اما برای آرایه‌های با طول متغیر اعمال می‌شود.
.Sp
توجه داشته باشید که GCC ممکن است آرایه‌های کوچک با طول متغیر با مقدار معلوم را به آرایه‌های معمولی بهینه‌سازی کند، بنابراین ممکن است این هشدار برای چنین آرایه‌هایی صادر نشود.
.Sp
گزینهٔ \fB\-Wvla\-larger\-than=\fR\fBPTRDIFF_MAX\fR به طور پیش‌فرض فعال است اما معمولاً تنها زمانی اثرگذار است که \fB\-ftree\-vrp\fR فعال باشد (پیش‌فرض برای \fB\-O2\fR و بالاتر).
.Sp
همچنین ببینید: \fB\-Walloca\-larger\-than=\fR\fIbyte\-size\fR.
.IP \fB\-Wno\-vla\-larger\-than\fR 4
.IX Item "-Wno-vla-larger-than"
هشدارهای \fB\-Wvla\-larger\-than=\fR را غیرفعال می‌کند. این گزینه معادل \fB\-Wvla\-larger\-than=\fR\fBSIZE_MAX\fR یا مقادیر بزرگ‌تر است.
.IP \fB\-Wvla\-parameter\fR 4
.IX Item "-Wvla-parameter"
دربارهٔ اعلان‌های مجدد توابعی که شامل آرگومان‌هایی از نوع آرایه با طول متغیر (VLA) با انواع یا اَشکال ناسازگار هستند هشدار می‌دهد، و امکان تشخیص دسترسی‌های خارج از محدوده به چنین پارامترهایی را توسط هشدارهایی مانند \fB\-Warray\-bounds\fR فراهم می‌سازد.
.Sp
اگر نخستین اعلان تابع از فرم VLA استفاده کند، کران مشخص‌شده در آرایه به عنوان حداقل تعداد عناصر مورد انتظار برای ارسال در فراخوانی‌های تابع و حداکثر تعداد عناصر قابل دسترسی توسط آن فرض می‌شود. ارسال نکردن آرگومان‌هایی با اندازهٔ کافی یا دسترسی به بیش از حداکثر تعداد عناصر ممکن است به عنوان خطا یا هشدار گزارش شود.
.Sp
برای نمونه، این هشدار برای اعلان‌های مجدد زیر فعال می‌شود زیرا اعلان نخست اجازه می‌دهد آرایه‌ای با هر اندازه‌ای به \f(CW\*(C`f\*(C'\fR ارسال شود در حالی که اعلان دوم مشخص می‌کند آرگومان آرایه باید حداقل \f(CW\*(C`n\*(C'\fR عنصر داشته باشد. علاوه بر این، فراخوانی \f(CW\*(C`f\*(C'\fR با پارامتر کران VLA مرتبطی که از کران واقعی VLA تجاوز کند نیز موجب صدور هشدار می‌شود.
.Sp
.Vb 3
\&        void f (int n, int[n]);
\&        // warning: argument 2 previously declared as a VLA
\&        void f (int, int[]);
\&        
\&        void g (int n)
\&        {
\&            if (n > 4)
\&              return;
\&            int a[n];
\&            // warning: access to a by f may be out of bounds
\&            f (sizeof a, a);
\&          ...
\&        }
.Ve
.Sp
گزینهٔ \fB\-Wvla\-parameter\fR در \fB\-Wall\fR گنجانده شده است. گزینهٔ \fB\-Warray\-parameter\fR هشدارهایی را برای مشکلات مشابه مرتبط با آرگومان‌های آرایهٔ معمولی صادر می‌کند.
.IP \fB\-Wvolatile\-register\-var\fR 4
.IX Item "-Wvolatile-register-var"
اگر یک متغیر ثبات (register variable) با مشخصهٔ volatile اعلان شود، هشدار می‌دهد. اصلاح‌کنندهٔ volatile مانع از تمام بهینه‌سازی‌هایی که ممکن است عملیات خواندن و/یا نوشتن روی متغیرهای ثبات را حذف کنند نمی‌شود. این هشدار توسط \fB\-Wall\fR فعال می‌گردد.
.IP "\fB\-Wno\-xor\-used\-as\-pow\fR (تنها در C، C++، Objective\-C و Objective\-C++)" 4
.IX Item "-Wno-xor-used-as-pow (C, C++, Objective-C and Objective-C++ only)"
هشدارهای مربوط به استفاده از \f(CW\*(C`^\*(C'\fR، عملگر XOR، را در مواردی که به نظر می‌رسد مقصود کد به توان رساندن بوده است غیرفعال می‌کند.
به طور مشخص، این هشدار زمانی صادر می‌شود که عملوند سمت چپ ثابت ده‌دهی 2 یا 10 باشد و سمت راست نیز یک ثابت ده‌دهی باشد.
.Sp
در C و C++، عملگر \f(CW\*(C`^\*(C'\fR به معنای یاء مانعه‌الجمع (XOR) است، در حالی که در برخی زبان‌های دیگر (مانند TeX و برخی نگارش‌های BASIC) به معنای به توان رساندن است.
.Sp
این هشدار را می‌توان با تبدیل یکی از عملوندها به مبنای شانزده‌شانزدهی (hexadecimal) و همچنین با کامپایل کردن با \fB\-Wno\-xor\-used\-as\-pow\fR برطرف کرد.
.IP \fB\-Wdisabled\-optimization\fR 4
.IX Item "-Wdisabled-optimization"
اگر یک مرحله از بهینه‌سازیِ (optimization pass) درخواست‌شده غیرفعال شود، هشدار می‌دهد. این هشدار عموماً نشان‌دهندهٔ اشکالی در کد شما نیست؛ بلکه تنها بیانگر این است که بهینه‌سازهای GCC قادر به پردازش مؤثر کد نیستند. اغلب، مشکل از آنجا ناشی می‌شود که کد بیش از حد بزرگ یا بیش از حد پیچیده است؛ GCC زمانی که احتمال رود خود فرآیند بهینه‌سازی بیش از اندازه زمان‌بر شود، از بهینه‌سازی برنامه‌ها خودداری می‌کند.
.IP "\fB\-Wpointer\-sign\fR (تنها در C و Objective\-C)" 4
.IX Item "-Wpointer-sign (C and Objective-C only)"
هنگام ارسال آرگومان اشاره‌گر یا انتساب اشاره‌گر با علامت‌داری (signedness) متفاوت، هشدار می‌دهد. این گزینه تنها در C و Objective\-C پشتیبانی می‌شود. این هشدار به صورت ضمنی توسط \fB\-Wall\fR و \fB\-Wpedantic\fR فعال می‌شود و با \fB\-Wno\-pointer\-sign\fR قابل غیرفعال‌سازی است.
.Sp
این هشدار توسط \fB\-pedantic\-errors\fR به یک خطا تبدیل می‌شود.
.IP \fB\-Wstack\-protector\fR 4
.IX Item "-Wstack-protector"
این گزینه تنها زمانی مؤثر است که \fB\-fstack\-protector\fR فعال باشد. این گزینه دربارهٔ توابعی که در برابر تخریب پشته (stack smashing) محافظت نشده‌اند هشدار می‌دهد.
.IP \fB\-Woverlength\-strings\fR 4
.IX Item "-Woverlength-strings"
دربارهٔ ثابت‌های رشته‌ای که طولی بیش از «حداقل حداکثر» (minimum maximum) طول مشخص‌شده در استاندارد C دارند هشدار می‌دهد. کامپایلرهای امروزی معمولاً اجازه می‌دهند ثابت‌های رشته‌ای بسیار طولانی‌تر از حداقل حد استاندارد باشند، اما برنامه‌هایی با قابلیت حمل بالا باید از به کار بردن رشته‌های طولانی‌تر خودداری کنند.
.Sp
این محدودیت \fIپس از\fR الحاق ثابت‌های رشته‌ای اعمال می‌شود و نویسهٔ انتهایی NUL را به حساب نمی‌آورد. در C90، این محدودیت ۵۰۹ نویسه بود؛ در C99، به ۴۰۹۵ نویسه افزایش یافت. استاندارد C++98 حداقلِ حداکثرِ الزام‌آوری را تعیین نکرده است، بنابراین رشته‌های بیش از حد مجاز در C++ گزارش نمی‌شوند.
.Sp
این گزینه به صورت ضمنی توسط \fB\-Wpedantic\fR فعال می‌شود، و با \fB\-Wno\-overlength\-strings\fR می‌توان آن را غیرفعال کرد.
.IP "\fB\-Wunsuffixed\-float\-constants\fR (تنها در C و Objective\-C)" 4
.IX Item "-Wunsuffixed-float-constants (C and Objective-C only)"
برای هر ثابت ممیز شناوری که پسوند نداشته باشد هشدار صادر می‌کند. هنگامی که همراه با \fB\-Wsystem\-headers\fR استفاده شود، دربارهٔ چنین ثابت‌هایی در فایل‌های سرایند سیستمی نیز هشدار می‌دهد. این گزینه هنگام آماده‌سازی کد برای استفاده با عملگر هدایتی (pragma) \f(CW\*(C`FLOAT_CONST_DECIMAL64\*(C'\fR برگرفته از افزونهٔ ممیز شناور ده‌دهی برای C99، می‌تواند سودمند باشد.
.IP \fB\-Wno\-lto\-type\-mismatch\fR 4
.IX Item "-Wno-lto-type-mismatch"
در طول بهینه‌سازی زمان پیوند (LTO)، دربارهٔ عدم تطابق نوع در اعلان‌های سراسری مربوط به واحدهای کامپایل متفاوت هشدار نمی‌دهد.
نیازمند فعال بودن \fB\-flto\fR است. این گزینه به طور پیش‌فرض فعال است.
.IP "\fB\-Wno\-designated\-init\fR (تنها در C و Objective\-C)" 4
.IX Item "-Wno-designated-init (C and Objective-C only)"
هنگامی که از یک مقداردهندهٔ اولیه‌ساز ترتیبی (positional initializer) برای مقداردهی ساختاری که با صفت \f(CW\*(C`designated_init\*(C'\fR علامت‌گذاری شده استفاده شود، هشدارها را سرکوب می‌کند..SS "گزینه‌های کنترل تحلیل ایستا (Options That Control Static Analysis)"
.IX Subsection "Options That Control Static Analysis"
.IP \fB\-fanalyzer\fR 4
.IX Item "-fanalyzer"
این گزینه یک تحلیل ایستای جریان برنامه را فعال می‌کند که به دنبال مسیرهای بین‌روالی «جالب‌توجه» در سراسر کد می‌گردد و برای مشکلات یافت‌شده در آن‌ها هشدار صادر می‌کند.
.Sp
این تحلیل بسیار سنگین‌تر و پرهزینه‌تر از سایر هشدارهای GCC است.
.Sp
از دید فنی، این گزینه یک اجرای نمادین هدایت‌شده با پوشش (coverage\-guided symbolic execution) را بر روی کد در حال کامپایل انجام می‌دهد. این تحلیل نه صائب (sound) است و نه کامل (complete): می‌تواند دارای مثبت کاذب (false positive) و منفی کاذب (false negative) باشد. این ابزار به جای اثبات درستی برنامه، ابزاری برای یافتن باگ است.
.Sp
تحلیل‌گر در این نسخه فقط برای استفاده روی کد C مناسب است.
.Sp
فعال‌سازی این گزینه در عمل هشدارهای زیر را فعال می‌کند:
.Sp
\&\fB\-Wanalyzer\-allocation\-size
\&\-Wanalyzer\-deref\-before\-check
\&\-Wanalyzer\-double\-fclose
\&\-Wanalyzer\-double\-free
\&\-Wanalyzer\-exposure\-through\-output\-file
\&\-Wanalyzer\-exposure\-through\-uninit\-copy
\&\-Wanalyzer\-fd\-access\-mode\-mismatch
\&\-Wanalyzer\-fd\-double\-close
\&\-Wanalyzer\-fd\-leak
\&\-Wanalyzer\-fd\-phase\-mismatch
\&\-Wanalyzer\-fd\-type\-mismatch
\&\-Wanalyzer\-fd\-use\-after\-close
\&\-Wanalyzer\-fd\-use\-without\-check
\&\-Wanalyzer\-file\-leak
\&\-Wanalyzer\-free\-of\-non\-heap
\&\-Wanalyzer\-imprecise\-fp\-arithmetic
\&\-Wanalyzer\-infinite\-loop
\&\-Wanalyzer\-infinite\-recursion
\&\-Wanalyzer\-jump\-through\-null
\&\-Wanalyzer\-malloc\-leak
\&\-Wanalyzer\-mismatching\-deallocation
\&\-Wanalyzer\-null\-argument
\&\-Wanalyzer\-null\-dereference
\&\-Wanalyzer\-out\-of\-bounds
\&\-Wanalyzer\-overlapping\-buffers
\&\-Wanalyzer\-possible\-null\-argument
\&\-Wanalyzer\-possible\-null\-dereference
\&\-Wanalyzer\-putenv\-of\-auto\-var
\&\-Wanalyzer\-shift\-count\-negative
\&\-Wanalyzer\-shift\-count\-overflow
\&\-Wanalyzer\-stale\-setjmp\-buffer
\&\-Wanalyzer\-tainted\-allocation\-size
\&\-Wanalyzer\-tainted\-array\-index
\&\-Wanalyzer\-tainted\-assertion
\&\-Wanalyzer\-tainted\-divisor
\&\-Wanalyzer\-tainted\-offset
\&\-Wanalyzer\-tainted\-size
\&\-Wanalyzer\-throw\-of\-unexpected\-type
\&\-Wanalyzer\-undefined\-behavior\-ptrdiff
\&\-Wanalyzer\-undefined\-behavior\-strtok
\&\-Wanalyzer\-unsafe\-call\-within\-signal\-handler
\&\-Wanalyzer\-use\-after\-free
\&\-Wanalyzer\-use\-of\-pointer\-in\-stale\-stack\-frame
\&\-Wanalyzer\-use\-of\-uninitialized\-value
\&\-Wanalyzer\-va\-arg\-type\-mismatch
\&\-Wanalyzer\-va\-list\-exhausted
\&\-Wanalyzer\-va\-list\-leak
\&\-Wanalyzer\-va\-list\-use\-after\-va\-end
\&\-Wanalyzer\-write\-to\-const
\&\-Wanalyzer\-write\-to\-string\-literal\fR
.Sp
این گزینه تنها در صورتی در دسترس است که GCC با پشتیبانی فعال از analyzer پیکربندی شده باشد.
.IP \fB\-Wanalyzer\-symbol\-too\-complex\fR 4
.IX Item "-Wanalyzer-symbol-too-complex"
اگر \fB\-fanalyzer\fR فعال باشد، تحلیل‌گر از روش‌های اکتشافی گوناگونی برای تلاش در ردیابی وضعیت حافظه استفاده می‌کند، اما کدهای بیش از حد پیچیده می‌توانند مانع از این کار شوند.
.Sp
به‌طور پیش‌فرض، اگر مقادیر عبارت‌ها از یک حد درونی فراتر رود، تحلیل بدون اعلام پیام، ردیابی مقادیر آن‌ها را متوقف کرده و به یک بازنمایی نادقیق برای این عبارت‌ها عقب‌نشینی می‌کند. گزینه \fB\-Wanalyzer\-symbol\-too\-complex\fR در صورت رخ دادن این موضوع هشدار می‌دهد.
.IP \fB\-Wanalyzer\-too\-complex\fR 4
.IX Item "-Wanalyzer-too-complex"
اگر \fB\-fanalyzer\fR فعال باشد، تحلیل‌گر از روش‌های اکتشافی گوناگونی برای بررسی جریان کنترل و جریان داده در برنامه استفاده می‌کند، اما کدهای بیش از حد پیچیده می‌توانند این تلاش‌ها را خنثی کنند.
.Sp
به‌طور پیش‌فرض، اگر کد برای کاوش کامل تحلیل‌گر بیش از حد پیچیده باشد و به یک حد درونی برسد، تحلیل بدون اعلام پیام متوقف می‌شود. گزینه \fB\-Wanalyzer\-too\-complex\fR در صورت رخ دادن این وضعیت هشدار می‌دهد.
.IP \fB\-Wno\-analyzer\-allocation\-size\fR 4
.IX Item "-Wno-analyzer-allocation-size"
این هشدار به \fB\-fanalyzer\fR نیاز دارد که آن را فعال می‌کند؛ برای غیرفعال کردن آن، از \fB\-Wno\-analyzer\-allocation\-size\fR استفاده کنید.
.Sp
این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها یک اشاره‌گر به بافر مقداردهی می‌شود تا به بافری اشاره کند که اندازه آن مضربی از \f(CW\*(C`sizeof (*pointer)\*(C'\fR نیست.
.Sp
ببینید CWE\-131: Incorrect Calculation of Buffer Size (\f(CW\*(C`https://cwe.mitre.org/data/definitions/131.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-deref\-before\-check\fR 4
.IX Item "-Wno-analyzer-deref-before-check"
این هشدار به \fB\-fanalyzer\fR نیاز دارد که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-deref\-before\-check\fR استفاده کنید.
.Sp
این پیام تشخیصی برای مسیرهایی از کد هشدار می‌دهد که در آن‌ها یک اشاره‌گر *پس از* اینکه پیش‌تر ارجاع‌زدایی شده است، برای \f(CW\*(C`NULL\*(C'\fR بررسی می‌شود؛ این امر نشان می‌دهد که اشاره‌گر می‌توانسته NULL باشد. چنین مواردی بیانگر آن است که بررسی NULL یا زائد است یا باید به قبل از ارجاع‌زدایی اشاره‌گر منتقل شود.
.Sp
این پیام تشخیصی همچنین مقادیر ارسال‌شده به آرگومان تابعی را که با \f(CW\*(C`_\|_attribute_\|_((nonnull))\*(C'\fR نشانه‌گذاری شده است نیازمند مقداری غیر\-NULL در نظر می‌گیرد، و بنابراین اگر چنین مقادیری پس از بازگشت از فراخوانی تابع برای \f(CW\*(C`NULL\*(C'\fR بررسی شوند، هشدار صادر می‌کند.
.Sp
بعید است که این پیام تشخیصی هنگام فعال بودن هر سطحی از بهینه‌سازی گزارش شود، چرا که منطق بهینه‌سازی GCC معمولاً چنین بررسی‌هایی برای NULL را زائد تلقی کرده و پیش از آنکه تحلیل‌گر آن‌ها را ببیند، با بهینه‌سازی حذفشان می‌کند. بنابراین هنگام تلاش برای برانگیختن این پیام تشخیصی، بهینه‌سازی باید غیرفعال باشد.
.IP \fB\-Wno\-analyzer\-double\-fclose\fR 4
.IX Item "-Wno-analyzer-double-fclose"
این هشدار به \fB\-fanalyzer\fR نیاز دارد که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-double\-fclose\fR استفاده کنید.
.Sp
این پیام تشخیصی برای مسیرهایی از کد هشدار می‌دهد که در آن‌ها روی یک \f(CW\*(C`FILE *\*(C'\fR ممکن است بیش از یک بار \f(CW\*(C`fclose\*(C'\fR فراخوانی شود.
.Sp
ببینید CWE\-1341: Multiple Releases of Same Resource or Handle (\f(CW\*(C`https://cwe.mitre.org/data/definitions/1341.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-double\-free\fR 4
.IX Item "-Wno-analyzer-double-free"
این هشدار به \fB\-fanalyzer\fR نیاز دارد که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-double\-free\fR استفاده کنید.
.Sp
این پیام تشخیصی برای مسیرهایی از کد هشدار می‌دهد که در آن‌ها روی یک اشاره‌گر ممکن است بیش از یک بار تابع آزادسازی فراخوانی شود، خواه \f(CW\*(C`free\*(C'\fR باشد یا یک تابع آزادسازی که با صفت \f(CW\*(C`malloc\*(C'\fR ارجاع داده شده است.
.Sp
ببینید CWE\-415: Double Free (\f(CW\*(C`https://cwe.mitre.org/data/definitions/415.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-exposure\-through\-output\-file\fR 4
.IX Item "-Wno-analyzer-exposure-through-output-file"
این هشدار به \fB\-fanalyzer\fR نیاز دارد که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-exposure\-through\-output\-file\fR استفاده کنید.
.Sp
این پیام تشخیصی برای مسیرهایی از کد هشدار می‌دهد که در آن‌ها یک مقدار حساس امنیتی در یک فایل خروجی نوشته می‌شود (مانند نوشتن گذرواژه در یک فایل ثبت وقایع).
.Sp
ببینید CWE\-532: Information Exposure Through Log Files (\f(CW\*(C`https://cwe.mitre.org/data/definitions/532.html\*(C'\fR).
.IP \fB\-Wanalyzer\-exposure\-through\-uninit\-copy\fR 4
.IX Item "-Wanalyzer-exposure-through-uninit-copy"
این هشدار هم به \fB\-fanalyzer\fR و هم به استفاده از یک افزونه برای مشخص کردن تابعی که داده‌ها را در عرض یک «مرز اعتماد» کپی می‌کند نیاز دارد. برای غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-exposure\-through\-uninit\-copy\fR استفاده کنید.
.Sp
این پیام تشخیصی برای «نشت اطلاعات» (infoleaks) هشدار می‌دهد \- مسیرهایی از کد که در آن‌ها مقادیر مقداردهی‌نشده از یک مرز امنیتی عبور کرده و کپی می‌شوند (مانند کدی در هسته سیستم‌عامل که یک struct تا حدی مقداردهی‌شده در پشته را به فضای کاربری کپی می‌کند).
.Sp
ببینید CWE\-200: Exposure of Sensitive Information to an Unauthorized Actor (\f(CW\*(C`https://cwe.mitre.org/data/definitions/200.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-fd\-access\-mode\-mismatch\fR 4
.IX Item "-Wno-analyzer-fd-access-mode-mismatch"
این هشدار به \fB\-fanalyzer\fR نیاز دارد که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-fd\-access\-mode\-mismatch\fR استفاده کنید.
.Sp
این پیام تشخیصی برای مسیرهایی در کد هشدار می‌دهد که در آن‌ها تلاشی برای \&\f(CW\*(C`read\*(C'\fR بر روی یک توصیف‌گر فایل فقط‌نوشتنی انجام گرفته است، یا برعکس.
.Sp
این پیام تشخیصی همچنین برای مسیرهایی از کد هشدار می‌دهد که در آن‌ها تابعی با صفت \&\f(CW\*(C`fd_arg_read (N)\*(C'\fR با یک توصیف‌گر فایل بازشده با \&\f(CW\*(C`O_WRONLY\*(C'\fR در آرگومان ارجاع‌شده \f(CW\*(C`N\*(C'\fR فراخوانی شده است، یا تابعی با صفت \&\f(CW\*(C`fd_arg_write (N)\*(C'\fR با یک توصیف‌گر فایل بازشده با \&\f(CW\*(C`O_RDONLY\*(C'\fR در آرگومان ارجاع‌شده \fIN\fR فراخوانی شده است.
.IP \fB\-Wno\-analyzer\-fd\-double\-close\fR 4
.IX Item "-Wno-analyzer-fd-double-close"
این هشدار به \fB\-fanalyzer\fR نیاز دارد که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-fd\-double\-close\fR استفاده کنید.
.Sp
این پیام تشخیصی برای مسیرهایی در کد هشدار می‌دهد که در آن‌ها یک توصیف‌گر فایل ممکن است بیش از یک بار بسته شود.
.Sp
ببینید CWE\-1341: Multiple Releases of Same Resource or Handle (\f(CW\*(C`https://cwe.mitre.org/data/definitions/1341.html\*(C'\fR)..IP \fB\-Wno\-analyzer\-fd\-leak\fR 4
.IX Item "-Wno-analyzer-fd-leak"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای
غیرفعال‌کردن آن از
\&\fB\-Wno\-analyzer\-fd\-leak\fR
استفاده کنید.
.Sp
این هشدار تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها یک
توصیف‌گر فایل (file descriptor) باز نشت پیدا می‌کند.
.Sp
ببینید:  CWE\-775: Missing Release of File Descriptor or Handle after Effective Lifetime (\f(CW\*(C`https://cwe.mitre.org/data/definitions/775.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-fd\-phase\-mismatch\fR 4
.IX Item "-Wno-analyzer-fd-phase-mismatch"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای
غیرفعال‌کردن آن از
\&\fB\-Wno\-analyzer\-fd\-phase\-mismatch\fR
استفاده کنید.
.Sp
این هشدار تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها تلاشی برای
انجام یک عملیات در فاز نادرستی از چرخه حیات توصیف‌گر فایل صورت گرفته است.
برای مثال، درباره تلاش برای فراخوانی \f(CW\*(C`accept\*(C'\fR روی یک سوکت
جریانی (stream socket) که هنوز \f(CW\*(C`listen\*(C'\fR با موفقیت روی آن فراخوانی نشده است، هشدار خواهد داد.
.Sp
ببینید:  CWE\-666: Operation on Resource in Wrong Phase of Lifetime (\f(CW\*(C`https://cwe.mitre.org/data/definitions/666.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-fd\-type\-mismatch\fR 4
.IX Item "-Wno-analyzer-fd-type-mismatch"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای
غیرفعال‌کردن آن از
\&\fB\-Wno\-analyzer\-fd\-type\-mismatch\fR
استفاده کنید.
.Sp
این هشدار تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها
تلاشی برای انجام عملیات روی نوع نادرستی از توصیف‌گر فایل صورت گرفته است.
برای مثال، درباره تلاش برای استفاده از عملیات سوکت روی توصیف‌گر فایلی که
از طریق \f(CW\*(C`open\*(C'\fR به دست آمده است، یا تلاش برای استفاده از عملیات
سوکت جریانی روی یک سوکت دیتاگرام (datagram socket) هشدار خواهد داد.
.IP \fB\-Wno\-analyzer\-fd\-use\-after\-close\fR 4
.IX Item "-Wno-analyzer-fd-use-after-close"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای
غیرفعال‌کردن آن از
\&\fB\-Wno\-analyzer\-fd\-use\-after\-close\fR
استفاده کنید.
.Sp
این هشدار تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها
خواندن یا نوشتن (read یا write) روی یک توصیف‌گر فایلِ بسته‌شده فراخوانی می‌شود.
.Sp
این هشدار تشخیصی همچنین درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها
تابعی با صفت \f(CW\*(C`fd_arg (N)\*(C'\fR یا \f(CW\*(C`fd_arg_read (N)\*(C'\fR
یا \f(CW\*(C`fd_arg_write (N)\*(C'\fR با یک توصیف‌گر فایل بسته در آرگومان
ارجاع‌شده‌ی \f(CW\*(C`N\*(C'\fR فراخوانی شده است.
.IP \fB\-Wno\-analyzer\-fd\-use\-without\-check\fR 4
.IX Item "-Wno-analyzer-fd-use-without-check"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای
غیرفعال‌کردن آن از
\&\fB\-Wno\-analyzer\-fd\-use\-without\-check\fR
استفاده کنید.
.Sp
این هشدار تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها یک
توصیف‌گر فایل بدون بررسی معتبر بودنش مورد استفاده قرار گرفته است.
.Sp
این هشدار تشخیصی همچنین درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها
تابعی با صفت \f(CW\*(C`fd_arg (N)\*(C'\fR یا \f(CW\*(C`fd_arg_read (N)\*(C'\fR
یا \f(CW\*(C`fd_arg_write (N)\*(C'\fR با یک توصیف‌گر فایل در آرگومان ارجاع‌شده‌ی
\f(CW\*(C`N\*(C'\fR بدون بررسی معتبر بودن فراخوانی شده است.
.IP \fB\-Wno\-analyzer\-file\-leak\fR 4
.IX Item "-Wno-analyzer-file-leak"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای
غیرفعال‌کردن آن از
\&\fB\-Wno\-analyzer\-file\-leak\fR
استفاده کنید.
.Sp
این هشدار تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها یک
شیء جریان \f(CW\*(C`FILE *\*(C'\fR از \&\f(CW\*(C`<stdio.h>\*(C'\fR نشت پیدا کرده است.
.Sp
ببینید:  CWE\-775: Missing Release of File Descriptor or Handle after Effective Lifetime (\f(CW\*(C`https://cwe.mitre.org/data/definitions/775.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-free\-of\-non\-heap\fR 4
.IX Item "-Wno-analyzer-free-of-non-heap"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای
غیرفعال‌کردن آن از
\&\fB\-Wno\-analyzer\-free\-of\-non\-heap\fR
استفاده کنید.
.Sp
این هشدار تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها \f(CW\*(C`free\*(C'\fR
روی یک اشاره‌گر خارج از هیپ (non\-heap) فراخوانی شده است (مانند بافری روی پشته [stack] یا یک متغیر سراسری [global]).
.Sp
ببینید:  CWE\-590: Free of Memory not on the Heap (\f(CW\*(C`https://cwe.mitre.org/data/definitions/590.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-imprecise\-fp\-arithmetic\fR 4
.IX Item "-Wno-analyzer-imprecise-fp-arithmetic"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای
غیرفعال‌کردن آن از
\&\fB\-Wno\-analyzer\-imprecise\-fp\-arithmetic\fR
استفاده کنید.
.Sp
این هشدار تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها محاسبات
ممیز شناور (floating\-point) در مکان‌هایی به کار رفته که نیازمند محاسبات دقیق است. این
هشدار تشخیصی در حال حاضر فقط درباره استفاده از عملوندهای ممیز شناور درون
محاسبه اندازه تخصیص حافظه هشدار می‌دهد.
.IP \fB\-Wno\-analyzer\-infinite\-loop\fR 4
.IX Item "-Wno-analyzer-infinite-loop"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای
غیرفعال‌کردن آن از \&\fB\-Wno\-analyzer\-infinite\-loop\fR استفاده کنید.
.Sp
این هشدار تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که به نظر می‌رسد
به یک حلقه بی‌نهایت منجر می‌شوند.
.Sp
به‌طور مشخص، تحلیل‌گر زمانی این هشدار را صادر می‌کند که حلقه‌ای را «مشاهده کند»
که در آن:
.RS 4
.IP * 4
هیچ کار قابل‌مشاهده‌ای از بیرون در داخل حلقه انجام نشود
.IP * 4
هیچ راهی برای گریز از حلقه وجود نداشته باشد
.IP * 4
تحلیل‌گر در سراسر حلقه اطمینان کافی از وضعیت برنامه داشته باشد
تا بداند موارد بالا درست هستند
.RE
.RS 4
.Sp
یکی از راه‌های صدور این هشدار زمانی است که یک مسیر اجرا
از میان یک حلقه وجود داشته باشد که طی کردن آن در یک تکرار (iteration)، مستلزم این است
که همان مسیر در تمام تکرارهای بعدی نیز طی شود.
.Sp
برای مثال، این کد را در نظر بگیرید:
.Sp
.Vb 10
\&          while (1)
\&            {
\&              char opcode = *cpu_state.pc;
\&              switch (opcode)
\&               {
\&               case OPCODE_FOO:
\&                 handle_opcode_foo (&cpu_state);
\&                 break;
\&               case OPCODE_BAR:
\&                 handle_opcode_bar (&cpu_state);
\&                 break;
\&               }
\&            }
.Ve
.Sp
تحلیل‌گر برای مورد بالا هشدار خواهد داد، زیرا اگر \f(CW\*(C`opcode\*(C'\fR
با هیچ‌یک از موارد مطابقت نداشته باشد، \f(CW\*(C`switch\*(C'\fR از حالت
ضمنی \f(CW\*(C`default\*(C'\fR پیروی می‌کند و باعث می‌شود بدنه حلقه با
تغییر نیافتن \f(CW\*(C`cpu_state.pc\*(C'\fR به یک «دستور بی‌اثر» (no\-op) تبدیل شود، و در نتیجه از همان مقدار
\&\f(CW\*(C`opcode\*(C'\fR در تمام تکرارهای بعدی استفاده شده و به یک حلقه بی‌نهایت بیانجامد.
.Sp
ببینید:  CWE\-835: Loop with Unreachable Exit Condition (\*(AqInfinite Loop\*(Aq) (\f(CW\*(C`https://cwe.mitre.org/data/definitions/835.html\*(C'\fR).
.RE
.IP \fB\-Wno\-analyzer\-infinite\-recursion\fR 4
.IX Item "-Wno-analyzer-infinite-recursion"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای
غیرفعال‌کردن آن از \&\fB\-Wno\-analyzer\-infinite\-recursion\fR استفاده کنید.
.Sp
این هشدار تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که به نظر می‌رسد
به بازگشت بی‌نهایت منجر می‌شوند.
.Sp
به‌طور مشخص، هنگامی که تحلیل‌گر یک فراخوانی بازگشتی را «می‌بیند»، وضعیت
حافظه در بدو ورود به چارچوب (frame) جدید را با وضعیت ورود به
چارچوب قبلی آن تابع روی پشته مقایسه می‌کند. این هشدار زمانی صادر
می‌شود که به نظر برسد هیچ چیزی در حافظه تغییر نمی‌کند؛ فرض می‌شود هرگونه
تغییرِ مشاهده‌شده در پارامترها یا متغیرهای سراسری، به پایان یافتن
بازگشت می‌انجامد و بنابراین از صدور هشدار جلوگیری می‌کند.
.Sp
این هشدار تشخیصی به احتمال زیاد مواردی از بازگشت بی‌نهایت را که
پیش از «دیده‌شدن» توسط تحلیل‌گر توسط بهینه‌ساز به تکرار (iteration) تبدیل شده‌اند
نادیده می‌گیرد. بنابراین هنگام تلاش برای برانگیختن این هشدار تشخیصی،
بهینه‌سازی باید غیرفعال باشد.
.Sp
با \fB\-Winfinite\-recursion\fR مقایسه کنید که هشدار تشخیصی مشابهی
فراهم می‌کند، اما به شیوه متفاوتی پیاده‌سازی شده است.
.Sp
ببینید:  CWE\-674: Uncontrolled Recursion (\f(CW\*(C`https://cwe.mitre.org/data/definitions/674.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-jump\-through\-null\fR 4
.IX Item "-Wno-analyzer-jump-through-null"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای
غیرفعال‌کردن آن از
\&\fB\-Wno\-analyzer\-jump\-through\-null\fR
استفاده کنید.
.Sp
این هشدار تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها یک
اشاره‌گر تابع \f(CW\*(C`NULL\*(C'\fR فراخوانی شده است.
.IP \fB\-Wno\-analyzer\-malloc\-leak\fR 4
.IX Item "-Wno-analyzer-malloc-leak"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای
غیرفعال‌کردن آن از
\&\fB\-Wno\-analyzer\-malloc\-leak\fR
استفاده کنید.
.Sp
این هشدار تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها یک
اشاره‌گرِ تخصیص‌یافته از طریق یک تخصیص‌دهنده نشت پیدا می‌کند: چه \f(CW\*(C`malloc\*(C'\fR،
و چه تابعی که با صفت \f(CW\*(C`malloc\*(C'\fR نشانه‌گذاری شده باشد.
.Sp
ببینید:  CWE\-401: Missing Release of Memory after Effective Lifetime (\f(CW\*(C`https://cwe.mitre.org/data/definitions/401.html\*(C'\fR)..IP \fB\-Wno\-analyzer\-mismatching\-deallocation\fR 4
.IX Item "-Wno-analyzer-mismatching-deallocation"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-mismatching\-deallocation\fR
استفاده کنید.
.Sp
این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها تابع آزادسازی نادرستی برای مقدار یک اشاره‌گر، بر اساس اینکه کدام تابع برای تخصیص آن مقدار استفاده شده بود، فراخوانی می‌شود. این تشخیص درباره عدم تطابق میان \f(CW\*(C`free\*(C'\fR، عملگر \f(CW\*(C`delete\*(C'\fR اسکالر و برداری \f(CW\*(C`delete[]\*(C'\fR، و همچنین مواردی که با صفت \f(CW\*(C`malloc\*(C'\fR به عنوان جفت‌های تخصیص‌دهنده/آزادساز نشانه‌گذاری شده‌اند، هشدار خواهد داد.
.Sp
ببینید: CWE\-762: Mismatched Memory Management Routines (\f(CW\*(C`https://cwe.mitre.org/data/definitions/762.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-out\-of\-bounds\fR 4
.IX Item "-Wno-analyzer-out-of-bounds"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-out\-of\-bounds\fR استفاده کنید.
.Sp
این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها یک بافر به‌طور قطعی خارج از محدوده خوانده یا نوشته می‌شود. این تشخیص برای مواردی به کار می‌رود که تحلیل‌گر قادر به تعیین یک آفست ثابت باشد، و برای دسترسی‌های فراتر از انتهای بافر، ظرفیت ثابتی را نیز تعیین کند. افزون بر این، هنگامی که آفست و همچنین ظرفیت نمادین باشند، این تشخیص بررسی‌های محدودی را برای دسترسی‌های فراتر از انتها انجام می‌دهد.
.Sp
ببینید: CWE\-119: Improper Restriction of Operations within the Bounds of a Memory Buffer (\f(CW\*(C`https://cwe.mitre.org/data/definitions/119.html\*(C'\fR).
.Sp
در مواردی که تحلیل‌گر قادر باشد، یک نمودار متنی (text art) تولید می‌کند که رابطه فضایی بین ناحیه حافظه‌ای که تحلیل‌گر پیش‌بینی می‌کند به آن دسترسی پیدا شود را در مقایسه با محدوده حافظه‌ای که دسترسی به آن مجاز است به تصویر می‌کشد: این که آیا همپوشانی دارند، مماس هستند، نزدیک یا دور از یکدیگرند؛ کدام یک در حافظه جلوتر یا عقب‌تر است، اندازه‌های نسبی درگیر، جهت دسترسی (خواندن در برابر نوشتن)، و در برخی موارد، مقادیر داده‌های مربوطه. نمایش این نمودار را می‌توان با استفاده از \fB\-fdiagnostics\-text\-art\-charset=none\fR غیرفعال کرد.
.IP \fB\-Wno\-analyzer\-overlapping\-buffers\fR 4
.IX Item "-Wno-analyzer-overlapping-buffers"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-overlapping\-buffers\fR استفاده کنید.
.Sp
این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها بافرهای دارای همپوشانی به رابط برنامه‌نویسی‌ای (API) ارسال می‌شوند که رفتار آن در مواجهه با چنین بافرهایی تعریف‌نشده است.
.Sp
به‌طور مشخص، این تشخیص در فراخوانی توابع زیر رخ می‌دهد:
.RS 4
.ie n .IP "*<""memcpy"">" 4
.el .IP *<\f(CWmemcpy\fR> 4
.IX Item "*<memcpy>"
.PD 0
.ie n .IP "*<""strcat"">" 4
.el .IP *<\f(CWstrcat\fR> 4
.IX Item "*<strcat>"
.ie n .IP "*<""strcpy"">" 4
.el .IP *<\f(CWstrcpy\fR> 4
.IX Item "*<strcpy>"
.PD
.RE
.RS 4
.Sp
برای مواردی که مشخص است بافرها همپوشانی دارند.
.RE
.IP \fB\-Wno\-analyzer\-possible\-null\-argument\fR 4
.IX Item "-Wno-analyzer-possible-null-argument"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-possible\-null\-argument\fR استفاده کنید.
.Sp
این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها مقداری با احتمال NULL بودن به آرگومان تابعی ارسال می‌شود که با \f(CW\*(C`_\|_attribute_\|_((nonnull))\*(C'\fR به عنوان نیازمند مقدار غیر NULL مشخص شده است.
.Sp
ببینید: CWE\-690: Unchecked Return Value to NULL Pointer Dereference (\f(CW\*(C`https://cwe.mitre.org/data/definitions/690.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-possible\-null\-dereference\fR 4
.IX Item "-Wno-analyzer-possible-null-dereference"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-possible\-null\-dereference\fR استفاده کنید.
.Sp
این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها از مقداری با احتمال NULL بودن ارجاع‌زدایی می‌شود.
.Sp
ببینید: CWE\-690: Unchecked Return Value to NULL Pointer Dereference (\f(CW\*(C`https://cwe.mitre.org/data/definitions/690.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-null\-argument\fR 4
.IX Item "-Wno-analyzer-null-argument"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-null\-argument\fR استفاده کنید.
.Sp
این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها مقداری که مشخصاً NULL است به آرگومان تابعی ارسال می‌شود که با \f(CW\*(C`_\|_attribute_\|_((nonnull))\*(C'\fR به عنوان نیازمند مقدار غیر NULL مشخص شده است.
.Sp
ببینید: CWE\-476: NULL Pointer Dereference (\f(CW\*(C`https://cwe.mitre.org/data/definitions/476.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-null\-dereference\fR 4
.IX Item "-Wno-analyzer-null-dereference"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-null\-dereference\fR استفاده کنید.
.Sp
این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها از مقداری که مشخصاً NULL است، ارجاع‌زدایی می‌شود.
.Sp
ببینید: CWE\-476: NULL Pointer Dereference (\f(CW\*(C`https://cwe.mitre.org/data/definitions/476.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-putenv\-of\-auto\-var\fR 4
.IX Item "-Wno-analyzer-putenv-of-auto-var"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-putenv\-of\-auto\-var\fR استفاده کنید.
.Sp
این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها به فراخوانی تابع \f(CW\*(C`putenv\*(C'\fR، اشاره‌گری به یک متغیر خودکار (automatic) محلی یا یک بافر روی پشته (on\-stack) ارسال می‌شود.
.Sp
ببینید: POS34\-C. Do not call \fBputenv()\fR with a pointer to an automatic variable as the argument (\f(CW\*(C`https://wiki.sei.cmu.edu/confluence/x/6NYxBQ\*(C'\fR).
.IP \fB\-Wno\-analyzer\-shift\-count\-negative\fR 4
.IX Item "-Wno-analyzer-shift-count-negative"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-shift\-count\-negative\fR استفاده کنید.
.Sp
این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها تلاش شده عملیات شیفت با تعداد منفی انجام گیرد. این پیام شبیه به پیام تشخیصی \fB\-Wshift\-count\-negative\fR پیاده‌سازی‌شده در فرانت‌اند‌های C/C++ است، اما بر پایه تحلیل مسیرهای بین‌روالی (interprocedural) پیاده‌سازی شده است، نه صرفاً تجزیه درخت نحو. با این وجود، تحلیل‌گر اولویتی برای شناسایی چنین مسیرهایی قائل نمی‌شود، بنابراین نتایج منفی کاذب در مقایسه با سایر هشدارها محتمل‌تر هستند.
.IP \fB\-Wno\-analyzer\-shift\-count\-overflow\fR 4
.IX Item "-Wno-analyzer-shift-count-overflow"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-shift\-count\-overflow\fR استفاده کنید.
.Sp
این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها تلاش شده عملیات شیفت با تعدادی بزرگ‌تر یا مساوی با دقت نوع عملوند انجام گیرد. این پیام شبیه به پیام تشخیصی \fB\-Wshift\-count\-overflow\fR پیاده‌سازی‌شده در فرانت‌اند‌های C/C++ است، اما بر پایه تحلیل مسیرهای بین‌روالی پیاده‌سازی شده است، نه صرفاً تجزیه درخت نحو. با این حال، تحلیل‌گر اولویتی برای شناسایی چنین مسیرهایی قائل نمی‌شود، بنابراین نتایج منفی کاذب در مقایسه با سایر هشدارها محتمل‌تر هستند.
.IP \fB\-Wno\-analyzer\-stale\-setjmp\-buffer\fR 4
.IX Item "-Wno-analyzer-stale-setjmp-buffer"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-stale\-setjmp\-buffer\fR استفاده کنید.
.Sp
این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها
\&\f(CW\*(C`longjmp\*(C'\fR برای بازگشت به یک \f(CW\*(C`jmp_buf\*(C'\fR فراخوانی می‌شود که مربوط به فراخوانی \f(CW\*(C`setjmp\*(C'\fR در تابعی است که اجرای آن خاتمه یافته است.
.Sp
هنگامی که \f(CW\*(C`setjmp\*(C'\fR بر روی یک \f(CW\*(C`jmp_buf\*(C'\fR برای ثبت موقعیت بازگشت فراخوانی می‌شود، فریم پشته (stack frame) را ثبت می‌کند. این فریم پشته با بازگشت تابعی که فراخوانی \f(CW\*(C`setjmp\*(C'\fR در آن قرار دارد، نامعتبر می‌شود. تلاش برای بازگشت به آن از طریق \f(CW\*(C`longjmp\*(C'\fR به یک فریم پشته ارجاع می‌دهد که دیگر وجود ندارد و احتمالاً منجر به فروپاشی برنامه (crash) یا وضعیتی بدتر خواهد شد.
.IP \fB\-Wno\-analyzer\-tainted\-allocation\-size\fR 4
.IX Item "-Wno-analyzer-tainted-allocation-size"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛
برای غیرفعال کردن آن از \fB\-Wno\-analyzer\-tainted\-allocation\-size\fR استفاده کنید.
.Sp
این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها مقداری که می‌تواند تحت کنترل مهاجم باشد، بدون پاک‌سازی و اعتبارسنجی به عنوان اندازه یک تخصیص حافظه استفاده شده است، به طوری که یک مهاجم می‌تواند تخصیص بسیار بزرگی را تزریق کرده و به‌طور بالقوه باعث حمله منع خدمت (denial of service) شود.
.Sp
ببینید: CWE\-789: Memory Allocation with Excessive Size Value (\f(CW\*(C`https://cwe.mitre.org/data/definitions/789.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-tainted\-assertion\fR 4
.IX Item "-Wno-analyzer-tainted-assertion"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛
برای غیرفعال کردن آن از \fB\-Wno\-analyzer\-tainted\-assertion\fR استفاده کنید.
.Sp
این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها مقداری که می‌تواند تحت کنترل یک مهاجم باشد، بدون اعتبارسنجی اولیه به عنوان بخشی از یک شرط استفاده شده است، و آن شرط از فراخوانی تابعی با صفت \f(CW\*(C`noreturn\*(C'\fR (مانند تابع \f(CW\*(C`_\|_builtin_unreachable\*(C'\fR) محافظت می‌کند. چنین توابعی معمولاً نشان‌دهنده خاتمه غیرعادی برنامه هستند، مانند گرداننده‌های شکست ادعا (assertion failure handlers). برای مثال:
.Sp
.Vb 1
\&        assert (some_tainted_value < SOME_LIMIT);
.Ve
.Sp
در چنین مواردی:
.RS 4.IP * 4
هنگامی که بررسی اعتبارسنجی (assertion-checking) فعال است: مهاجم می‌تواند با القای شکست در اعتبارسنجی (assertion failure)، باعث ایجاد منع سرویس (denial of service) شود.
.IP * 4
هنگامی که بررسی اعتبارسنجی غیرفعال است، مانند تعریف \f(CW\*(C`NDEBUG\*(C'\fR، مهاجم می‌تواند داده‌هایی را تزریق کند که فرآیند را منحرف یا تخریب کند، زیرا احتمالاً پیش‌شرطی را که توسط کد فرض شده است نقض می‌کند.
.RE
.RS 4
.Sp
توجه داشته باشید که وقتی بررسی اعتبارسنجی غیرفعال است، assertionها معمولاً پیش از آنکه تحلیل‌گر فرصت «دیدن» آن‌ها را داشته باشد توسط پیش‌پردازنده حذف می‌شوند، بنابراین این تشخیص تنها می‌تواند روی ساخت‌هایی هشدار تولید کند که بررسی اعتبارسنجی در آن‌ها فعال است.
.Sp
برای اهداف این هشدار، هر تابعی که با صفت \&\f(CW\*(C`noreturn\*(C'\fR مشخص شده باشد به عنوان یک رسیدگی‌کنندهٔ احتمالی شکست اعتبارسنجی در نظر گرفته می‌شود، از جمله \f(CW\*(C`_\|_builtin_unreachable\*(C'\fR.  توجه داشته باشید که این توابع گاهی پیش از آنکه تحلیل‌گر آن‌ها را «ببیند»، توسط بهینه‌ساز حذف می‌شوند. از این رو هنگام تلاش برای برانگیختن این پیام تشخیصی، بهینه‌سازی باید غیرفعال شود.
.Sp
ببینید:  CWE\-617: Reachable Assertion (\f(CW\*(C`https://cwe.mitre.org/data/definitions/617.html\*(C'\fR).
.Sp
این هشدار همچنین می‌تواند ساختارهای مشکل‌سازی مانند مورد زیر را گزارش دهد:
.Sp
.Vb 4
\&        switch (some_tainted_value) {
\&        case 0:
\&          /* [...etc; various valid cases omitted...] */
\&          break;
\&        
\&        default:
\&          _\|_builtin_unreachable (); /* BUG: attacker can trigger this  */
\&        }
.Ve
.Sp
اگرچه قطعه‌کد بالا، به بیان دقیق، یک شکست اعتبارسنجی محسوب نمی‌شود.
.RE
.IP \fB\-Wno\-analyzer\-tainted\-array\-index\fR 4
.IX Item "-Wno-analyzer-tainted-array-index"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \fB\-Wno\-analyzer\-tainted\-array\-index\fR استفاده کنید.
.Sp
این پیام تشخیصی دربارهٔ مسیرهایی در طول کد هشدار می‌دهد که در آن‌ها مقداری که می‌تواند تحت کنترل یک مهاجم باشد، بدون پالایش (sanitization) به عنوان نمایهٔ دسترسی به یک آرایه استفاده شده است، به طوری که مهاجم می‌تواند یک دسترسی خارج از محدوده (out\-of\-bounds) تزریق کند.
.Sp
ببینید:  CWE\-129: Improper Validation of Array Index (\f(CW\*(C`https://cwe.mitre.org/data/definitions/129.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-tainted\-divisor\fR 4
.IX Item "-Wno-analyzer-tainted-divisor"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \fB\-Wno\-analyzer\-tainted\-divisor\fR استفاده کنید.
.Sp
این پیام تشخیصی دربارهٔ مسیرهایی در طول کد هشدار می‌دهد که در آن‌ها مقداری که می‌تواند تحت کنترل مهاجم باشد، بدون پالایش به عنوان مقسوم‌علیه در یک عملیات تقسیم یا باقی‌مانده استفاده شده است، به طوری که مهاجم می‌تواند یک تقسیم بر صفر تزریق کند.
.Sp
ببینید:  CWE\-369: Divide By Zero (\f(CW\*(C`https://cwe.mitre.org/data/definitions/369.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-tainted\-offset\fR 4
.IX Item "-Wno-analyzer-tainted-offset"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \fB\-Wno\-analyzer\-tainted\-offset\fR استفاده کنید.
.Sp
این پیام تشخیصی دربارهٔ مسیرهایی در طول کد هشدار می‌دهد که در آن‌ها مقداری که می‌تواند تحت کنترل مهاجم باشد، بدون پالایش به عنوان آفست یک اشاره‌گر استفاده شده است، به طوری که مهاجم می‌تواند دسترسی خارج از محدوده تزریق کند.
.Sp
ببینید:  CWE\-823: Use of Out\-of\-range Pointer Offset (\f(CW\*(C`https://cwe.mitre.org/data/definitions/823.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-tainted\-size\fR 4
.IX Item "-Wno-analyzer-tainted-size"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \fB\-Wno\-analyzer\-tainted\-size\fR استفاده کنید.
.Sp
این پیام تشخیصی دربارهٔ مسیرهایی در طول کد هشدار می‌دهد که در آن‌ها مقداری که می‌تواند تحت کنترل مهاجم باشد، بدون پالایش به عنوان اندازه در عملیاتی نظیر \f(CW\*(C`memset\*(C'\fR استفاده شده است، به طوری که مهاجم می‌تواند دسترسی خارج از محدوده تزریق کند.
.Sp
ببینید:  CWE\-129: Improper Validation of Array Index (\f(CW\*(C`https://cwe.mitre.org/data/definitions/129.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-throw\-of\-unexpected\-type\fR 4
.IX Item "-Wno-analyzer-throw-of-unexpected-type"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \fB\-Wno\-analyzer\-throw\-of\-unexpected\-type\fR استفاده کنید.
مشخصات استثنای پویا فقط در C++14 و پیش از آن در دسترس هستند.
.Sp
این پیام تشخیصی دربارهٔ مسیرهایی در طول کد هشدار می‌دهد که در آن‌ها استثنایی از تابعی با مشخصهٔ استثنای پویا پرتاب می‌شود، در حالی که آن استثنا با مشخصه مطابقت ندارد.
.IP \fB\-Wno\-analyzer\-undefined\-behavior\-ptrdiff\fR 4
.IX Item "-Wno-analyzer-undefined-behavior-ptrdiff"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-undefined\-behavior\-ptrdiff\fR استفاده کنید.
.Sp
این پیام تشخیصی دربارهٔ مسیرهایی در طول کد هشدار می‌دهد که در آن‌ها تفریق اشاره‌گر در شرایطی رخ می‌دهد که اشاره‌گرها به بلوک‌های متفاوتی از حافظه ارجاع دارند. چنین کدی به رفتار تعریف‌نشده متکی است، چرا که تفریق اشاره‌گر تنها برای حالاتی تعریف شده است که هر دو اشاره‌گر به درون (یا دقیقاً بعد از) همان آرایه اشاره کنند.
.Sp
ببینید:  CWE\-469: Use of Pointer Subtraction to Determine Size (\f(CW\*(C`https://cwe.mitre.org/data/definitions/469.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-undefined\-behavior\-strtok\fR 4
.IX Item "-Wno-analyzer-undefined-behavior-strtok"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-undefined\-behavior\-strtok\fR استفاده کنید.
.Sp
این پیام تشخیصی دربارهٔ مسیرهایی در طول کد هشدار می‌دهد که در آن‌ها فراخوانی \f(CW\*(C`strtok\*(C'\fR با رفتار تعریف‌نشده انجام شده است.
.Sp
به‌ویژه، ارسال NULL به عنوان نخستین پارامتر برای فراخوانی اولیهٔ \f(CW\*(C`strtok\*(C'\fR در یک فرآیند، رفتاری تعریف‌نشده دارد.
.IP \fB\-Wno\-analyzer\-unsafe\-call\-within\-signal\-handler\fR 4
.IX Item "-Wno-analyzer-unsafe-call-within-signal-handler"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-unsafe\-call\-within\-signal\-handler\fR استفاده کنید.
.Sp
این پیام تشخیصی دربارهٔ مسیرهایی در طول کد هشدار می‌دهد که در آن‌ها تابعی که مشخصاً ناامن در برابر سیگنال ناهمگام است (نظیر \f(CW\*(C`fprintf\*(C'\fR)، از درون یک رسیدگی‌کنندهٔ سیگنال فراخوانی می‌شود.
.Sp
ببینید:  CWE\-479: Signal Handler Use of a Non\-reentrant Function (\f(CW\*(C`https://cwe.mitre.org/data/definitions/479.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-use\-after\-free\fR 4
.IX Item "-Wno-analyzer-use-after-free"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-use\-after\-free\fR استفاده کنید.
.Sp
این پیام تشخیصی دربارهٔ مسیرهایی در طول کد هشدار می‌دهد که در آن‌ها اشاره‌گر پس از فراخوانی یک تابع آزادساز روی آن استفاده شده است: چه \f(CW\*(C`free\*(C'\fR باشد، یا یک آزادساز که با صفت \f(CW\*(C`malloc\*(C'\fR به آن ارجاع داده شده است.
.Sp
ببینید:  CWE\-416: Use After Free (\f(CW\*(C`https://cwe.mitre.org/data/definitions/416.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-use\-of\-pointer\-in\-stale\-stack\-frame\fR 4
.IX Item "-Wno-analyzer-use-of-pointer-in-stale-stack-frame"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-use\-of\-pointer\-in\-stale\-stack\-frame\fR
استفاده کنید.
.Sp
این پیام تشخیصی دربارهٔ مسیرهایی در طول کد هشدار می‌دهد که در آن‌ها اشاره‌گری که به متغیری در یک قاب پشتهٔ منسوخ اشاره دارد، مرجع‌زدایی می‌شود.
.IP \fB\-Wno\-analyzer\-va\-arg\-type\-mismatch\fR 4
.IX Item "-Wno-analyzer-va-arg-type-mismatch"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-va\-arg\-type\-mismatch\fR
استفاده کنید.
.Sp
این پیام تشخیصی دربارهٔ مسیرهای میان‌روالی در طول کد هشدار می‌دهد که در آن‌ها تحلیل‌گر تلاشی را برای استفاده از \f(CW\*(C`va_arg\*(C'\fR جهت استخراج مقداری که به یک فراخوانی variadic ارسال شده شناسایی می‌کند، اما از نوعی استفاده می‌شود که با نوع عبارت ارسال‌شده به فراخوانی مطابقت ندارد.
.Sp
ببینید:  CWE\-686: Function Call With Incorrect Argument Type (\f(CW\*(C`https://cwe.mitre.org/data/definitions/686.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-va\-list\-exhausted\fR 4
.IX Item "-Wno-analyzer-va-list-exhausted"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-va\-list\-exhausted\fR
استفاده کنید.
.Sp
این پیام تشخیصی دربارهٔ مسیرهای میان‌روالی در طول کد هشدار می‌دهد که در آن‌ها تحلیل‌گر تلاشی را برای استفاده از \f(CW\*(C`va_arg\*(C'\fR جهت دسترسی به مقدار بعدی ارسال‌شده به یک فراخوانی variadic شناسایی می‌کند، اما تمام مقادیر موجود در
\&\f(CW\*(C`va_list\*(C'\fR قبلاً مصرف شده‌اند.
.Sp
ببینید:  CWE\-685: Function Call With Incorrect Number of Arguments (\f(CW\*(C`https://cwe.mitre.org/data/definitions/685.html\*(C'\fR).
.IP \fB\-Wno\-analyzer\-va\-list\-leak\fR 4
.IX Item "-Wno-analyzer-va-list-leak"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-va\-list\-leak\fR
استفاده کنید.
.Sp
این پیام تشخیصی دربارهٔ مسیرهای میان‌روالی در طول کد هشدار می‌دهد که در آن‌ها تحلیل‌گر تشخیص می‌دهد که \f(CW\*(C`va_start\*(C'\fR یا \f(CW\*(C`va_copy\*(C'\fR روی یک \f(CW\*(C`va_list\*(C'\fR فراخوانی شده، بدون اینکه فراخوانی متناظری با \f(CW\*(C`va_end\*(C'\fR انجام شود.
.IP \fB\-Wno\-analyzer\-va\-list\-use\-after\-va\-end\fR 4
.IX Item "-Wno-analyzer-va-list-use-after-va-end"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از
\&\fB\-Wno\-analyzer\-va\-list\-use\-after\-va\-end\fR
استفاده کنید.
.Sp
این پیام تشخیصی دربارهٔ مسیرهای میان‌روالی در طول کد هشدار می‌دهد که در آن‌ها تحلیل‌گر تلاشی را برای استفاده از یک \f(CW\*(C`va_list\*(C'\fR پس از فراخوانی
\&\f(CW\*(C`va_end\*(C'\fR روی آن شناسایی می‌کند.
\&\f(CW\*(C`va_list\*(C'\fR..IP \fB\-Wno\-analyzer\-write\-to\-const\fR 4
.IX Item "-Wno-analyzer-write-to-const"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای
غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-write\-to\-const\fR
استفاده کنید.
.Sp
این پیام تشخیصی در مورد مسیرهایی در کد هشدار می‌دهد که در آن‌ها تحلیل‌گر
تلاشی برای نوشتن از طریق یک اشاره‌گر در یک شیء \f(CW\*(C`const\*(C'\fR را شناسایی کند.
با این وجود، تحلیل‌گر اولویت بالایی برای شناسایی چنین مسیرهایی قائل نمی‌شود،
بنابراین احتمال هشدارهای منفی کاذب در مقایسه با سایر هشدارها بیشتر است.
.IP \fB\-Wno\-analyzer\-write\-to\-string\-literal\fR 4
.IX Item "-Wno-analyzer-write-to-string-literal"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای
غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-write\-to\-string\-literal\fR
استفاده کنید.
.Sp
این پیام تشخیصی در مورد مسیرهایی در کد هشدار می‌دهد که در آن‌ها تحلیل‌گر
تلاشی برای نوشتن از طریق یک اشاره‌گر در یک رشته لفظی (string literal) را شناسایی کند.
با این وجود، تحلیل‌گر اولویت بالایی برای شناسایی چنین مسیرهایی قائل نمی‌شود،
بنابراین احتمال هشدارهای منفی کاذب در مقایسه با سایر هشدارها بیشتر است.
.IP \fB\-Wno\-analyzer\-use\-of\-uninitialized\-value\fR 4
.IX Item "-Wno-analyzer-use-of-uninitialized-value"
این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای
غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-use\-of\-uninitialized\-value\fR استفاده کنید.
.Sp
این پیام تشخیصی در مورد مسیرهایی در کد هشدار می‌دهد که در آن‌ها از یک مقدار
مقداردهی‌نشده استفاده شده است.
.Sp
ببینید: CWE\-457: Use of Uninitialized Variable (\f(CW\*(C`https://cwe.mitre.org/data/definitions/457.html\*(C'\fR).
.PP
تحلیل‌گر دارای دانشی از پیش تعیین‌شده درباره رفتار توابع مدیریت حافظه زیر است:
.ie n .IP "*<""alloca"">" 4
.el .IP *<\f(CWalloca\fR> 4
.IX Item "*<alloca>"
.PD 0
.ie n .IP "*<توابع توکار ""_\|_builtin_alloc"",>" 4
.el .IP "*<توابع توکار \f(CW_\|_builtin_alloc\fR,>" 4
.IX Item "*<The built-in functions __builtin_alloc,>"
.PD
\&\f(CW\*(C`_\|_builtin_alloc_with_align\*(C'\fR, \f(CW@item\fR \f(CW\*(C`_\|_builtin_calloc\*(C'\fR,
\&\f(CW\*(C`_\|_builtin_free\*(C'\fR, \f(CW\*(C`_\|_builtin_malloc\*(C'\fR, \f(CW\*(C`_\|_builtin_memcpy\*(C'\fR,
\&\f(CW\*(C`_\|_builtin_memcpy_chk\*(C'\fR, \f(CW\*(C`_\|_builtin_memset\*(C'\fR,
\&\f(CW\*(C`_\|_builtin_memset_chk\*(C'\fR, \f(CW\*(C`_\|_builtin_realloc\*(C'\fR,
\&\f(CW\*(C`_\|_builtin_stack_restore\*(C'\fR و \f(CW\*(C`_\|_builtin_stack_save\*(C'\fR
.ie n .IP "*<""calloc"">" 4
.el .IP *<\f(CWcalloc\fR> 4
.IX Item "*<calloc>"
.PD 0
.ie n .IP "*<""free"">" 4
.el .IP *<\f(CWfree\fR> 4
.IX Item "*<free>"
.ie n .IP "*<""malloc"">" 4
.el .IP *<\f(CWmalloc\fR> 4
.IX Item "*<malloc>"
.ie n .IP "*<""memset"">" 4
.el .IP *<\f(CWmemset\fR> 4
.IX Item "*<memset>"
.ie n .IP "*<""operator delete"">" 4
.el .IP "*<\f(CWoperator delete\fR>" 4
.IX Item "*<operator delete>"
.ie n .IP "*<""operator delete []"">" 4
.el .IP "*<\f(CWoperator delete []\fR>" 4
.IX Item "*<operator delete []>"
.ie n .IP "*<""operator new"">" 4
.el .IP "*<\f(CWoperator new\fR>" 4
.IX Item "*<operator new>"
.ie n .IP "*<""operator new []"">" 4
.el .IP "*<\f(CWoperator new []\fR>" 4
.IX Item "*<operator new []>"
.ie n .IP "*<""realloc"">" 4
.el .IP *<\f(CWrealloc\fR> 4
.IX Item "*<realloc>"
.ie n .IP "*<""strdup"">" 4
.el .IP *<\f(CWstrdup\fR> 4
.IX Item "*<strdup>"
.ie n .IP "*<""strndup"">" 4
.el .IP *<\f(CWstrndup\fR> 4
.IX Item "*<strndup>"
.PD
.PP
درباره توابع زیر برای کار با توصیف‌کننده‌های فایل:
.ie n .IP "*<""open"">" 4
.el .IP *<\f(CWopen\fR> 4
.IX Item "*<open>"
.PD 0
.ie n .IP "*<""close"">" 4
.el .IP *<\f(CWclose\fR> 4
.IX Item "*<close>"
.ie n .IP "*<""creat"">" 4
.el .IP *<\f(CWcreat\fR> 4
.IX Item "*<creat>"
.ie n .IP "*<""dup""، ""dup2"" و ""dup3"">" 4
.el .IP "*<\f(CWdup\fR، \f(CWdup2\fR و \f(CWdup3\fR>" 4
.IX Item "*<dup, dup2 and dup3>"
.ie n .IP "*<""isatty"">" 4
.el .IP *<\f(CWisatty\fR> 4
.IX Item "*<isatty>"
.ie n .IP "*<""pipe"" و ""pipe2"">" 4
.el .IP "*<\f(CWpipe\fR و \f(CWpipe2\fR>" 4
.IX Item "*<pipe, and pipe2>"
.ie n .IP "*<""read"">" 4
.el .IP *<\f(CWread\fR> 4
.IX Item "*<read>"
.ie n .IP "*<""write"">" 4
.el .IP *<\f(CWwrite\fR> 4
.IX Item "*<write>"
.ie n .IP "*<""socket""، ""bind""، ""listen""، ""accept"" و ""connect"">" 4
.el .IP "*<\f(CWsocket\fR، \f(CWbind\fR، \f(CWlisten\fR، \f(CWaccept\fR و \f(CWconnect\fR>" 4
.IX Item "*<socket, bind, listen, accept, and connect>"
.PD
.PP
درباره توابع زیر برای کار با جریان‌های \f(CW\*(C`<stdio.h>\*(C'\fR:
.ie n .IP "*<توابع توکار ""_\|_builtin_fprintf"",>" 4
.el .IP "*<توابع توکار \f(CW_\|_builtin_fprintf\fR,>" 4
.IX Item "*<The built-in functions __builtin_fprintf,>"
\&\f(CW\*(C`_\|_builtin_fprintf_unlocked\*(C'\fR, \f(CW\*(C`_\|_builtin_fputc\*(C'\fR,
\&\f(CW\*(C`_\|_builtin_fputc_unlocked\*(C'\fR, \f(CW\*(C`_\|_builtin_fputs\*(C'\fR,
\&\f(CW\*(C`_\|_builtin_fputs_unlocked\*(C'\fR, \f(CW\*(C`_\|_builtin_fwrite\*(C'\fR,
\&\f(CW\*(C`_\|_builtin_fwrite_unlocked\*(C'\fR, \f(CW\*(C`_\|_builtin_printf\*(C'\fR,
\&\f(CW\*(C`_\|_builtin_printf_unlocked\*(C'\fR, \f(CW\*(C`_\|_builtin_putc\*(C'\fR,
\&\f(CW\*(C`_\|_builtin_putchar\*(C'\fR, \f(CW\*(C`_\|_builtin_putchar_unlocked\*(C'\fR,
\&\f(CW\*(C`_\|_builtin_putc_unlocked\*(C'\fR, \f(CW\*(C`_\|_builtin_puts\*(C'\fR,
\&\f(CW\*(C`_\|_builtin_puts_unlocked\*(C'\fR, \f(CW\*(C`_\|_builtin_vfprintf\*(C'\fR و
\&\f(CW\*(C`_\|_builtin_vprintf\*(C'\fR
.ie n .IP "*<""fopen"">" 4
.el .IP *<\f(CWfopen\fR> 4
.IX Item "*<fopen>"
.PD 0
.ie n .IP "*<""fclose"">" 4
.el .IP *<\f(CWfclose\fR> 4
.IX Item "*<fclose>"
.ie n .IP "*<""ferror"">" 4
.el .IP *<\f(CWferror\fR> 4
.IX Item "*<ferror>"
.ie n .IP "*<""fgets"">" 4
.el .IP *<\f(CWfgets\fR> 4
.IX Item "*<fgets>"
.ie n .IP "*<""fgets_unlocked"">" 4
.el .IP *<\f(CWfgets_unlocked\fR> 4
.IX Item "*<fgets_unlocked>"
.ie n .IP "*<""fileno"">" 4
.el .IP *<\f(CWfileno\fR> 4
.IX Item "*<fileno>"
.ie n .IP "*<""fread"">" 4
.el .IP *<\f(CWfread\fR> 4
.IX Item "*<fread>"
.ie n .IP "*<""getc"">" 4
.el .IP *<\f(CWgetc\fR> 4
.IX Item "*<getc>"
.ie n .IP "*<""getchar"">" 4
.el .IP *<\f(CWgetchar\fR> 4
.IX Item "*<getchar>"
.ie n .IP "*<""fprintf"">" 4
.el .IP *<\f(CWfprintf\fR> 4
.IX Item "*<fprintf>"
.ie n .IP "*<""printf"">" 4
.el .IP *<\f(CWprintf\fR> 4
.IX Item "*<printf>"
.ie n .IP "*<""fwrite"">" 4
.el .IP *<\f(CWfwrite\fR> 4
.IX Item "*<fwrite>"
.PD
.PP
و درباره توابع زیر:
.ie n .IP "*<توابع توکار ""_\|_builtin_expect"",>" 4
.el .IP "*<توابع توکار \f(CW_\|_builtin_expect\fR,>" 4
.IX Item "*<The built-in functions __builtin_expect,>"
\&\f(CW\*(C`_\|_builtin_expect_with_probability\*(C'\fR, \f(CW\*(C`_\|_builtin_strchr\*(C'\fR,
\&\f(CW\*(C`_\|_builtin_strcpy\*(C'\fR, \f(CW\*(C`_\|_builtin_strcpy_chk\*(C'\fR,
\&\f(CW\*(C`_\|_builtin_strlen\*(C'\fR, \f(CW\*(C`_\|_builtin_va_copy\*(C'\fR و
\&\f(CW\*(C`_\|_builtin_va_start\*(C'\fR
.ie n .IP "*<افزونه‌های GNU ""error"" و ""error_at_line"">" 4
.el .IP "*<افزونه‌های GNU \f(CWerror\fR و \f(CWerror_at_line\fR>" 4
.IX Item "*<The GNU extensions error and error_at_line>"
.PD 0
.ie n .IP "*<""getpass"">" 4
.el .IP *<\f(CWgetpass\fR> 4
.IX Item "*<getpass>"
.ie n .IP "*<""longjmp"">" 4
.el .IP *<\f(CWlongjmp\fR> 4
.IX Item "*<longjmp>"
.ie n .IP "*<""putenv"">" 4
.el .IP *<\f(CWputenv\fR> 4
.IX Item "*<putenv>"
.ie n .IP "*<""setjmp"">" 4
.el .IP *<\f(CWsetjmp\fR> 4
.IX Item "*<setjmp>"
.ie n .IP "*<""siglongjmp"">" 4
.el .IP *<\f(CWsiglongjmp\fR> 4
.IX Item "*<siglongjmp>"
.ie n .IP "*<""signal"">" 4
.el .IP *<\f(CWsignal\fR> 4
.IX Item "*<signal>"
.ie n .IP "*<""sigsetjmp"">" 4
.el .IP *<\f(CWsigsetjmp\fR> 4
.IX Item "*<sigsetjmp>"
.ie n .IP "*<""strcat"">" 4
.el .IP *<\f(CWstrcat\fR> 4
.IX Item "*<strcat>"
.ie n .IP "*<""strchr"">" 4
.el .IP *<\f(CWstrchr\fR> 4
.IX Item "*<strchr>"
.ie n .IP "*<""strlen"">" 4
.el .IP *<\f(CWstrlen\fR> 4
.IX Item "*<strlen>".PD
.PP
علاوه بر این، توابع گوناگونی با پیشوند \f(CW\*(C`_\|_analyzer_\*(C'\fR برای تحلیل‌گر معنای ویژه‌ای دارند که در راهنمای داخلی GCC (GCC Internals) شرح داده شده‌اند.
پارامترهای داخلی متعددی که از طریق \fB\-\-param\fR قابل تنظیم هستند، برای کنترل پیمایش به کار می‌روند؛ این موارد نیز در راهنمای GCC Internals مستند شده‌اند.
.PP
گزینه‌های زیر تحلیل‌گر را کنترل می‌کنند.
.IP \fB\-fanalyzer\-assume\-nothrow\fR 4
.IX Item "-fanalyzer-assume-nothrow"
به طور پیش‌فرض، اگر \fB\-fexceptions\fR فعال باشد، تحلیل‌گر فرض می‌کند که فراخوانی هر تابعی بدون صفت \f(CW\*(C`nothrow\*(C'\fR می‌تواند یک استثنا پرتاب کند. این امر می‌تواند به شناسایی مسیرهای اجرایی که به دلیل دور زدن کدهای پاک‌سازی توسط استثناها دچار نشت منابع می‌شوند کمک کند، اما هنگام استفاده از سرآیندهایی که نویسنده صفت \f(CW\*(C`nothrow\*(C'\fR را در آن‌ها درج نکرده است، ممکن است به مثبت‌های کاذب منجر شود.
.Sp
اگر \fB\-fanalyzer\-assume\-nothrow\fR فعال باشد، تحلیل‌گر فرض خواهد کرد که توابع خارجی استثنایی پرتاب نمی‌کنند. این گزینه می‌تواند برای کاهش «نوفه» تحلیل‌گر هنگام فعال کردن \&\fB\-fexceptions\fR روی کد C سودمند باشد، اما اگر استثنایی توسط مواردی که کد C فراخوانی می‌کند برانگیخته شود، ممکن است اشکالات واقعی را پنهان کند.
.IP \fB\-fanalyzer\-call\-summaries\fR 4
.IX Item "-fanalyzer-call-summaries"
تحلیل بینارویه‌ای را با محاسبهٔ اثر فراخوانی‌های خاص، به‌جای پیمایش تمام مسیرهای درون تابع از محل فراخوانی تا هر بازگشت ممکن، ساده‌سازی می‌کند.
.Sp
در صورت فعال بودن، خلاصه‌های فراخوانی (call summaries) تنها برای توابعی با بیش از یک محل فراخوانی و با پیچیدگی کافی استفاده می‌شوند.
.IP \fB\-fanalyzer\-checker=\fR\fIname\fR 4
.IX Item "-fanalyzer-checker=name"
تحلیل‌گر را محدود می‌کند تا تنها بررسی‌کنندهٔ (checker) نام‌برده‌شده را اجرا و فعال کند.
.IP \fB\-fanalyzer\-debug\-text\-art\-headings\fR 4
.IX Item "-fanalyzer-debug-text-art-headings"
این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است. در صورت فعال بودن، تحلیل‌گر یادداشت‌های توضیحی بیشتری به نمودارهای تولیدی خود می‌افزاید.
.IP \fB\-fno\-analyzer\-feasibility\fR 4
.IX Item "-fno-analyzer-feasibility"
این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است.
.Sp
به طور پیش‌فرض، تحلیل‌گر بررسی می‌کند که آیا یک مسیر جریان کنترل امکان‌پذیر برای هر گزارش تشخیصی وجود دارد یا خیر: بدین معنا که شرایط برقرار، ناسازگار و مانعة‌الجمع نباشند. گزارش‌های تشخیصی که هیچ مسیر امکان‌پذیری برای آن‌ها یافت نشود، رد می‌شوند. این پالایش را می‌توان با \fB\-fno\-analyzer\-feasibility\fR جهت اشکال‌زدایی مسائل درون این بخش از کد غیرفعال کرد.
.IP \fB\-fanalyzer\-fine\-grained\fR 4
.IX Item "-fanalyzer-fine-grained"
کاری انجام نمی‌دهد. برای سازگاری با نسخه‌های پیشین حفظ شده است.
.IP \fB\-fanalyzer\-show\-duplicate\-count\fR 4
.IX Item "-fanalyzer-show-duplicate-count"
این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است: اگر چند گزارش تشخیصی به عنوان نسخهٔ تکراری یکدیگر شناسایی شوند، هنگام اعلام بهترین گزارش تشخیصی، یادداشتی شامل تعداد گزارش‌های تشخیصی دیگری که توسط منطق حذف موارد تکراری کنار گذاشته شده‌اند نمایش می‌دهد.
.IP \fB\-fanalyzer\-show\-events\-in\-system\-headers\fR 4
.IX Item "-fanalyzer-show-events-in-system-headers"
به طور پیش‌فرض، تحلیل‌گر با پنهان کردن رخدادهایی که به طور کامل درون یک سرآیند سیستمی قرار دارند، مسیرهای تشخیصی ساده‌شده‌ای صادر می‌کند. با \fB\-fanalyzer\-show\-events\-in\-system\-headers\fR چنین رخدادهایی دیگر پنهان نخواهند شد.
.IP \fB\-fno\-analyzer\-simplify\-supergraph\fR 4
.IX Item "-fno-analyzer-simplify-supergraph"
این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است.
.Sp
به طور پیش‌فرض، تحلیل‌گر پیش از بررسی اَبَرگراف برنامه، ساده‌سازی‌های گوناگونی روی آن انجام می‌دهد. با \&\fB\-fno\-analyzer\-simplify\-supergraph\fR می‌توان جهت اشکال‌زدایی مسائل مربوط به آن، این ساده‌سازی را غیرفعال کرد.
.IP \fB\-fno\-analyzer\-state\-merge\fR 4
.IX Item "-fno-analyzer-state-merge"
این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است.
.Sp
به طور پیش‌فرض، تحلیل‌گر هنگام ساختن «گراف بسط‌یافته» (exploded graph) خود، تلاش می‌کند با ادغام وضعیت‌های به اندازهٔ کافی مشابه در هر نقطه از برنامه، فرایند تحلیل را ساده کند. با \fB\-fno\-analyzer\-state\-merge\fR می‌توان این ادغام را برای اشکال‌زدایی مسائل مدیریت وضعیت متوقف کرد.
.IP \fB\-fno\-analyzer\-state\-purge\fR 4
.IX Item "-fno-analyzer-state-purge"
این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است.
.Sp
به طور پیش‌فرض، تحلیل‌گر تلاش می‌کند با پاک‌سازی بخش‌هایی از وضعیت در یک نقطه از برنامه که به نظر می‌رسد دیگر مرتبط نیستند (مانند مقادیر متغیرهای محلی که در ادامهٔ تابع دسترسی به آن‌ها وجود ندارد و به تحلیل نشت حافظه نیز مربوط نمی‌شوند)، فرایند تحلیل را ساده کند.
.Sp
با \fB\-fno\-analyzer\-state\-purge\fR می‌توان این پاک‌سازی وضعیت را برای اشکال‌زدایی مسائل مدیریت وضعیت غیرفعال کرد.
.IP \fB\-fno\-analyzer\-suppress\-followups\fR 4
.IX Item "-fno-analyzer-suppress-followups"
این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است.
.Sp
به طور پیش‌فرض، تحلیل‌گر پس از برخورد با برخی گزارش‌های تشخیصی، پیمایش یک مسیر اجرایی را متوقف می‌کند تا از صدور احتمالی زنجیره‌ای از هشدارهای تشخیصی بعدی جلوگیری شود.
.Sp
گزارش‌های تشخیصی که تحلیل را در امتداد یک مسیر پایان می‌دهند عبارت‌اند از:
.RS 4
.IP *<\fB\-Wanalyzer\-null\-argument\fR> 4
.IX Item "*<-Wanalyzer-null-argument>"
.PD 0
.IP *<\fB\-Wanalyzer\-null\-dereference\fR> 4
.IX Item "*<-Wanalyzer-null-dereference>"
.IP *<\fB\-Wanalyzer\-use\-after\-free\fR> 4
.IX Item "*<-Wanalyzer-use-after-free>"
.IP *<\fB\-Wanalyzer\-use\-of\-pointer\-in\-stale\-stack\-frame\fR> 4
.IX Item "*<-Wanalyzer-use-of-pointer-in-stale-stack-frame>"
.IP *<\fB\-Wanalyzer\-use\-of\-uninitialized\-value\fR> 4
.IX Item "*<-Wanalyzer-use-of-uninitialized-value>"
.PD
.RE
.RS 4
.Sp
با \fB\-fno\-analyzer\-suppress\-followups\fR تحلیل‌گر حتی پس از چنین خطاهایی به پیمایش این مسیرها ادامه خواهد داد؛ که ممکن است برای اشکال‌زدایی مسائل درون تحلیل‌گر یا برای معیارسنجی‌های خرد جهت شناسایی رفتارهای تعریف‌نشده مفید باشد.
.RE
.IP \fB\-fanalyzer\-transitivity\fR 4
.IX Item "-fanalyzer-transitivity"
این گزینه خاصیت تعدی (تراگذری) قیود را درون تحلیل‌گر فعال می‌کند.
.IP \fB\-fno\-analyzer\-undo\-inlining\fR 4
.IX Item "-fno-analyzer-undo-inlining"
این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است.
.Sp
ابزار \&\fB\-fanalyzer\fR در مقایسه با سایر ابزارهای تحلیل کد نسبتاً دیر اجرا می‌شود و برخی بهینه‌سازی‌ها پیش‌تر روی کد اعمال شده‌اند. به‌ویژه، ممکن است درون‌خطی‌سازی تابع (inlining) صورت گرفته باشد که منجر می‌شود مسیرهای اجرایی بینارویه‌ای صادرشده توسط تحلیل‌گر، شامل فریم‌های تابعی باشند که با فریم‌های کد مبدأ اصلی مطابقت ندارند.
.Sp
به طور پیش‌فرض، تحلیل‌گر تلاش می‌کند فریم‌های تابع اصلی را بازسازی کند و رخدادهایی را نمایش دهد که فراخوانی‌های درون‌خطی‌شده را نشان می‌دهند.
.Sp
با \fB\-fno\-analyzer\-undo\-inlining\fR می‌توان این تلاش برای بازسازی اطلاعات فریم اصلی را غیرفعال کرد، که ممکن است هنگام اشکال‌زدایی مسائل درون تحلیل‌گر سودمند باشد.
.IP \fB\-fanalyzer\-verbose\-edges\fR 4
.IX Item "-fanalyzer-verbose-edges"
این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است. این گزینه جزئیات سطح‌پایین‌تر و دقیق‌تری را در توصیف جریان کنترل درون مسیرهای تشخیصی فعال می‌کند.
.IP \fB\-fanalyzer\-verbose\-state\-changes\fR 4
.IX Item "-fanalyzer-verbose-state-changes"
این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است. این گزینه جزئیات سطح‌پایین‌تر و دقیق‌تری را در توصیف رخدادهای مربوط به ماشین‌های حالت درون مسیرهای تشخیصی فعال می‌کند.
.IP \fB\-fanalyzer\-verbosity=\fR\fIlevel\fR 4
.IX Item "-fanalyzer-verbosity=level"
این گزینه پیچیدگی مسیرهای جریان کنترلی صادرشده برای گزارش‌های تشخیصی تحلیل‌گر را مشخص می‌کند.
.Sp
مقدار \fIlevel\fR می‌تواند یکی از موارد زیر باشد:
.RS 4
.IP \fB0\fR 4
.IX Item "0"
در این سطح، رخدادهای فراخوانی و بازگشت بینارویه‌ای، همراه با مرتبط‌ترین رخدادهای تغییر وضعیت مربوط به یک گزارش تشخیصی نمایش داده می‌شوند. برای نمونه، در یک گزارش تشخیصی آزادسازی مضاعف (\f(CW\*(C`free\*(C'\fR دوگانه)، هر دو فراخوانی \f(CW\*(C`free\*(C'\fR نشان داده خواهند شد.
.IP \fB1\fR 4
.IX Item "1"
همانند سطح پیشین، با این تفاوت که رخدادهای ورود به هر تابع را نیز نشان می‌دهد.
.IP \fB2\fR 4
.IX Item "2"
همانند سطح پیشین، با این تفاوت که رخدادهای مربوط به جریان کنترل را که در بروز مشکل نقش اساسی دارند (مانند «طی شدن مسیر درست» در یک عبارت شرطی) نیز نشان می‌دهد.
.Sp
این سطح پیش‌فرض است.
.IP \fB3\fR 4
.IX Item "3"
همانند سطح پیشین، اما تمامی رخدادهای جریان کنترل را نمایش می‌دهد، نه فقط موارد بااهمیت را.
.IP \fB4\fR 4
.IX Item "4"
این سطح برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است؛ این گزینه رخدادهای گوناگون دیگری را جهت اشکال‌زدایی تحلیل‌گر اضافه می‌کند.
.RE
.RS 4
.RE.IP \fB\-fdump\-analyzer\fR 4
.IX Item "-fdump-analyzer"
تخلیهٔ جزئیات داخلی دربارهٔ عملیات تحلیل‌گر در
\&\fIfile.analyzer.txt\fR.
گزینهٔ \&\fB\-fdump\-analyzer\-stderr\fR بر این گزینه اولویت دارد.
.IP \fB\-fdump\-analyzer\-stderr\fR 4
.IX Item "-fdump-analyzer-stderr"
تخلیهٔ جزئیات داخلی دربارهٔ عملیات تحلیل‌گر در stderr.
این گزینه بر \fB\-fdump\-analyzer\fR اولویت دارد.
.IP \fB\-fdump\-analyzer\-callgraph\fR 4
.IX Item "-fdump-analyzer-callgraph"
تخلیهٔ نمایشی از گراف فراخوانی (call graph) مناسب برای مشاهده با
GraphViz در \fIfile.callgraph.dot\fR.
.IP \fB\-fdump\-analyzer\-exploded\-graph\fR 4
.IX Item "-fdump-analyzer-exploded-graph"
تخلیهٔ نمایشی از «exploded graph» مناسب برای مشاهده با
GraphViz در \fIfile.eg.dot\fR.
گره‌ها بر اساس وضعیت‌های ماشین حالت رنگ‌بندی می‌شوند تا تغییرات حالت
برجسته شوند.
.IP \fB\-fdump\-analyzer\-exploded\-nodes\fR 4
.IX Item "-fdump-analyzer-exploded-nodes"
ارائهٔ اطلاعات تشخیصی که نشان می‌دهد گره‌ها در «exploded graph» در چه موقعیتی
نسبت به کد منبع برنامه قرار دارند.
.IP \fB\-fdump\-analyzer\-exploded\-nodes\-2\fR 4
.IX Item "-fdump-analyzer-exploded-nodes-2"
تخلیهٔ یک نمایش متنی از «exploded graph» در
\&\fIfile.eg.txt\fR.
.IP \fB\-fdump\-analyzer\-exploded\-nodes\-3\fR 4
.IX Item "-fdump-analyzer-exploded-nodes-3"
تخلیهٔ یک نمایش متنی از «exploded graph» در یک فایل تخلیه به‌ازای هر گره،
در \fIfile.eg\-id.txt\fR.
این کار معمولاً منجر به تعداد بسیار زیادی فایل تخلیه می‌شود.
.IP \fB\-fdump\-analyzer\-exploded\-paths\fR 4
.IX Item "-fdump-analyzer-exploded-paths"
تخلیهٔ یک نمایش متنی از «exploded path» برای هر گزارش تشخیصی
در \fIfile.idx.kind.epath.txt\fR.
.IP \fB\-fdump\-analyzer\-feasibility\fR 4
.IX Item "-fdump-analyzer-feasibility"
تخلیهٔ جزئیات داخلی دربارهٔ جستجوی مسیرهای امکان‌پذیر (feasible paths) توسط تحلیل‌گر.
این جزئیات در قالبی مناسب برای مشاهده با GraphViz در فایل‌هایی با نام‌هایی به‌صورت
\&\fIfile.*.fg.dot\fR،
\&\fIfile.*.tg.dot\fR و \fIfile.*.fpath.txt\fR نوشته می‌شوند.
.IP \fB\-fdump\-analyzer\-infinite\-loop\fR 4
.IX Item "-fdump-analyzer-infinite-loop"
تخلیهٔ جزئیات داخلی دربارهٔ جستجوی تحلیل‌گر برای حلقه‌های بی‌نهایت.
این جزئیات در قالبی مناسب برای مشاهده با GraphViz در فایل‌هایی با نام‌هایی به‌صورت
\&\fIfile.*.infinite\-loop.dot\fR نوشته می‌شوند.
.IP \fB\-fdump\-analyzer\-json\fR 4
.IX Item "-fdump-analyzer-json"
تخلیهٔ یک نمایش JSON فشرده‌شده از ساختار داخلی تحلیل‌گر در
\&\fIfile.analyzer.json.gz\fR.  قالب دقیق آن ممکن است
تغییر کند.
.IP \fB\-fdump\-analyzer\-state\-purge\fR 4
.IX Item "-fdump-analyzer-state-purge"
همانند \fB\-fdump\-analyzer\-supergraph\fR، نمایشی از «supergraph» را که برای
مشاهده با GraphViz مناسب است تخلیه می‌کند، اما گراف را با اطلاعاتی دربارهٔ اینکه
چه حالتی در هر گره پاک‌سازی (purge) خواهد شد نشانه‌گذاری می‌نماید.
این گراف در \fIfile.state\-purge.dot\fR نوشته می‌شود.
.IP \fB\-fdump\-analyzer\-supergraph\fR 4
.IX Item "-fdump-analyzer-supergraph"
تخلیهٔ نمایش‌هایی از «supergraph» مناسب برای مشاهده با
GraphViz در \fIfile.supergraph.index.kind.dot\fR.
این نمایش‌ها تمام گراف‌های جریان کنترل برنامه را در مراحل گوناگون
تحلیل نشان می‌دهند. مجموعهٔ دقیق فایل‌های تخلیه و آنچه نمایش می‌دهند ممکن است
تغییر کند.
.IP \fB\-fdump\-analyzer\-untracked\fR 4
.IX Item "-fdump-analyzer-untracked"
صدور هشدارهای سفارشی همراه با جزئیات داخلی که برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده‌اند.
.SS "گزینه‌های اشکال‌زدایی برنامه شما (Options for Debugging Your Program)"
.IX Subsection "Options for Debugging Your Program"
برای اینکه به GCC بگویید اطلاعات اضافی جهت استفادهٔ یک اشکال‌زدا صادر کند، در تقریباً
تمامی موارد فقط کافی است \fB\-g\fR را به سایر گزینه‌های خود بیفزایید. برخی از قالب‌های اشکال‌زدایی
می‌توانند هم‌زیستی داشته باشند (مانند DWARF همراه با CTF) در صورتی که هر یک از آن‌ها
به‌طور صریح با افزودن گزینهٔ خط فرمان متناظر به سایر گزینه‌های شما فعال شده باشد.
.PP
کامپایلر GCC به شما امکان می‌دهد از \fB\-g\fR همراه با
\&\fB\-O\fR استفاده کنید. میان‌برهایی که توسط کد بهینه‌سازی‌شده ایجاد می‌شوند ممکن است گهگاه
غافلگیرکننده باشند: ممکن است برخی متغیرهایی که تعریف کرده‌اید اصلاً وجود
نداشته باشند؛ جریان کنترل ممکن است برای لحظاتی به جایی برود که انتظارش را نداشتید؛
ممکن است برخی دستورها اجرا نشوند زیرا نتایج ثابتی را محاسبه می‌کنند
یا مقادیر آن‌ها از قبل در دسترس است؛ ممکن است برخی دستورها به دلیل انتقال
به بیرون از حلقه‌ها، در مکان‌های متفاوتی اجرا شوند.
با وجود این، اشکال‌زدایی خروجی بهینه‌سازی‌شده امکان‌پذیر است. این امر
استفاده از بهینه‌ساز را برای برنامه‌هایی که ممکن است باگ داشته باشند معقول می‌سازد.
.PP
اگر از گزینه بهینه‌سازی دیگری استفاده نمی‌کنید، استفاده از
\&\fB\-Og\fR همراه با \fB\-g\fR را در نظر بگیرید.
بدون هیچ گزینهٔ \fB\-O\fR، برخی از گذرهای کامپایلر که اطلاعات مفید برای اشکال‌زدایی
را گردآوری می‌کنند اصلاً اجرا نمی‌شوند؛ بنابراین
\&\fB\-Og\fR ممکن است به تجربهٔ اشکال‌زدایی بهتری منجر شود.
.IP \fB\-g\fR 4
.IX Item "-g"
.PD 0
.IP \fB\-\-debug\fR 4
.IX Item "--debug"
.PD
تولید اطلاعات اشکال‌زدایی در قالب بومی سیستم‌عامل
(stabs، COFF، XCOFF یا DWARF). ابزار GDB می‌تواند با این اطلاعات
اشکال‌زدایی کار کند.
.Sp
در اکثر سیستم‌هایی که از قالب stabs استفاده می‌کنند، گزینهٔ \fB\-g\fR استفاده از اطلاعات
اشکال‌زدایی اضافی را فعال می‌کند که فقط GDB می‌تواند از آن‌ها استفاده کند؛ این اطلاعات اضافی
باعث می‌شود اشکال‌زدایی در GDB بهتر کار کند اما احتمالاً باعث فروپاشی (crash) سایر اشکال‌زداها
یا امتناع آن‌ها از خواندن برنامه می‌شود. اگر می‌خواهید با اطمینان مشخص کنید که آیا
اطلاعات اضافی تولید شوند یا خیر، از \fB\-gvms\fR استفاده کنید (پایین را ببینید).
.IP \fB\-ggdb\fR 4
.IX Item "-ggdb"
تولید اطلاعات اشکال‌زدایی برای استفاده توسط GDB. این بدان معناست که از گویاترین
قالب موجود استفاده شود (DWARF، stabs، یا در صورت عدم پشتیبانی از هیچ‌کدام، قالب بومی سیستم)،
شامل افزونه‌های GDB تا حد امکان.
.IP \fB\-gdwarf\fR 4
.IX Item "-gdwarf"
.PD 0
.IP \fB\-gdwarf\-\fR\fIversion\fR 4
.IX Item "-gdwarf-version"
.PD
تولید اطلاعات اشکال‌زدایی در قالب DWARF (در صورت پشتیبانی).
مقدار \fIversion\fR می‌تواند 2، 3، 4 یا 5 باشد؛ نسخهٔ پیش‌فرض
برای بیشتر هدف‌ها 5 است (به استثنای VxWorks، TPF و
Darwin / macOS که پیش‌فرض آن‌ها نسخهٔ 2 است، و AIX که پیش‌فرض
آن نسخهٔ 4 است).
.Sp
توجه داشته باشید که با DWARF نسخهٔ 2، برخی پورت‌ها به افزونه‌های غیرمتداخل
DWARF 3 در جدول‌های بازگردانی پشته (unwind tables) نیاز دارند و همواره از آن‌ها استفاده می‌کنند.
.Sp
نسخهٔ 4 ممکن است برای بهره‌مندی حداکثری به GDB 7.0 و \fB\-fvar\-tracking\-assignments\fR
نیاز داشته باشد. نسخهٔ 5 به GDB 8.0 یا بالاتر نیاز دارد.
.Sp
کامپایلر GCC دیگر از نسخهٔ 1 DWARF پشتیبانی نمی‌کند، که تفاوت اساسی
با نسخهٔ 2 و بعد از آن دارد. به دلایل تاریخی، برخی دیگر از گزینه‌های مرتبط
با DWARF (مانند
\&\fB\-fno\-dwarf2\-cfi\-asm\fR) ارجاع به نسخهٔ 2 DWARF را
در نام خود حفظ کرده‌اند، اما برای همهٔ نسخه‌های پشتیبانی‌شدهٔ کنونی DWARF اعمال می‌شوند.
.IP \fB\-gbtf\fR 4
.IX Item "-gbtf"
درخواست اطلاعات اشکال‌زدایی BTF. قالب BTF قالب اشکال‌زدایی پیش‌فرض برای
هدف eBPF است. در سایر هدف‌ها مانند x86، اطلاعات اشکال‌زدایی BTF می‌تواند
همراه با اطلاعات اشکال‌زدایی DWARF تولید شود، به شرط آنکه هر دو قالب اشکال‌زدایی
به‌طور صریح از طریق گزینه‌های خط فرمان مربوطه‌شان فعال شده باشند.
.IP \fB\-gprune\-btf\fR 4
.IX Item "-gprune-btf"
.PD 0
.IP \fB\-gno\-prune\-btf\fR 4
.IX Item "-gno-prune-btf"
.PD
هرس کردن اطلاعات BTF پیش از صدور. هنگام هرس کردن، فقط اطلاعات
نوع (type information) برای انواع استفاده‌شده توسط متغیرهای سراسری و توابع با حوزهٔ فایل
صادر خواهد شد. در صورت کامپایل برای هدف BPF در حالی که BPF CO\-RE
فعال باشد، اطلاعات نوع برای انواع استفاده‌شده در بازنشانی‌های BPF CO\-RE
نیز صادر خواهد شد. علاوه بر این، انواع struct و union که صرفاً
از طریق اشاره‌گرها از اعضای سایر انواع struct یا union به آن‌ها ارجاع داده شده است،
هرس شده و با BTF_KIND_FWD جایگزین می‌شوند، گویی آن انواع
فقط به صورت اعلان‌های پیشین (forward declarations) در ورودی حضور داشته‌اند.
.Sp
این گزینه حجم اطلاعات تولیدشدهٔ BTF را به‌طور چشمگیری کاهش می‌دهد،
اما با از دست رفتن قابل‌توجه جزئیات اطلاعات نوع همراه است.
این گزینه عمدتاً هنگام کامپایل برای هدف BPF مفید است تا اندازهٔ
آبجکت حاصل به حداقل برسد و اطلاعات BTF که ارتباط مستقیمی با فرایند
بارگذاری برنامهٔ BPF ندارند، حذف شوند.
.Sp
این گزینه هنگام تولید اطلاعات BTF برای هدف BPF به‌طور پیش‌فرض فعال است.
.IP \fB\-gctf\fR 4
.IX Item "-gctf"
.PD 0
.IP \fB\-gctf\fR\fIlevel\fR 4
.IX Item "-gctflevel"
.PD
درخواست اطلاعات اشکال‌زدایی CTF و استفاده از level برای تعیین اینکه چه مقدار اطلاعات
اشکال‌زدایی CTF باید تولید شود. اگر \fB\-gctf\fR بدون
مقداری برای level مشخص شود، سطح پیش‌فرض اطلاعات اشکال‌زدایی CTF برابر 2 است.
.Sp
اطلاعات اشکال‌زدایی CTF می‌توانند همراه با اطلاعات اشکال‌زدایی DWARF تولید شوند،
زمانی که هر دو قالب اشکال‌زدایی به‌طور صریح از طریق گزینه‌های خط فرمان
مربوط به خود فعال شده باشند.
.Sp
سطح 0 هیچ اطلاعات اشکال‌زدایی CTF تولید نمی‌کند. بنابراین، \fB\-gctf0\fR
اثر \fB\-gctf\fR را خنثی می‌کند.
.Sp
سطح 1 اطلاعات CTF را صرفاً برای ردیابی بازگشتی (traceback) تولید می‌کند. این شامل اطلاعات
محل فراخوانی (callsite) است، اما شامل اطلاعات نوع نمی‌شود.
.Sp
سطح 2 اطلاعات نوع را فقط برای موجودیت‌ها (توابع، اشیاء داده و غیره)
در حوزهٔ فایل یا حوزهٔ سراسری تولید می‌کند..IP \fB\-gvms\fR 4
.IX Item "-gvms"
تولید اطلاعات اشکال‌زدایی در قالب اشکال‌زدایی Alpha/VMS (در صورت پشتیبانی). این همان قالبی است که توسط DEBUG در سیستم‌های Alpha/VMS استفاده می‌شود.
.IP \fB\-gcodeview\fR 4
.IX Item "-gcodeview"
تولید اطلاعات اشکال‌زدایی در قالب اشکال‌زدایی CodeView (در صورت پشتیبانی). این همان قالبی است که توسط Microsoft Visual C++‎ در Windows استفاده می‌شود.
.IP \fB\-g\fR\fIlevel\fR 4
.IX Item "-glevel"
.PD 0
.IP \fB\-ggdb\fR\fIlevel\fR 4
.IX Item "-ggdblevel"
.IP \fB\-gvms\fR\fIlevel\fR 4
.IX Item "-gvmslevel"
.PD
درخواست اطلاعات اشکال‌زدایی و همچنین استفاده از \fIlevel\fR برای مشخص کردن میزان اطلاعات. سطح پیش‌فرض ۲ است.
.Sp
سطح ۰ هیچ‌گونه اطلاعات اشکال‌زدایی تولید نمی‌کند. بنابراین، \fB\-g0\fR اثر \&\fB\-g\fR را خنثی می‌کند.
.Sp
سطح ۱ اطلاعاتی حداقلی تولید می‌کند، در حدی که برای تهیهٔ backtrace در بخش‌هایی از برنامه که قصد اشکال‌زدایی آن‌ها را ندارید کافی باشد. این اطلاعات شامل توضیحات توابع و متغیرهای خارجی و جدول‌های شمارهٔ خطوط است، اما اطلاعاتی دربارهٔ متغیرهای محلی در بر ندارد.
.Sp
سطح ۲ تنظیم معمول برای تولید کد قابل اشکال‌زدایی است. خروجی اشکال‌زدایی شامل تمام اطلاعات سطح ۱، به‌علاوه اطلاعات مربوط به متغیرهای محلی و typedefها است تا پیمایش گام‌به‌گام کد و بررسی وضعیت آن امکان‌پذیر شود. برای کد C++‎، اطلاعات اضافی نیز برای کمک به اشکال‌زدایی توابع مربوط به namespace، کلاس و قالب‌ها (templates) صادر می‌شود.
.Sp
سطح ۳ شامل اطلاعات اضافی مانند تمام تعاریف ماکروی موجود در برنامه است. برخی از اشکال‌زداها هنگام استفاده از \fB\-g3\fR از بسط ماکرو پشتیبانی می‌کنند.
.Sp
اگر از چندین گزینهٔ \fB\-g\fR استفاده کنید، چه با شمارهٔ سطح و چه بدون آن، آخرین گزینه اعمال خواهد شد.
.Sp
گزینهٔ \&\fB\-gdwarf\fR برای جلوگیری از سردرگمی با \fB\-gdwarf\-\fR\fIlevel\fR، سطح اشکال‌زدایی متصل را نمی‌پذیرد. به‌جای آن از یک گزینهٔ اضافی \fB\-g\fR\fIlevel\fR برای تغییر سطح اشکال‌زدایی DWARF استفاده کنید.
.IP \fB\-fno\-eliminate\-unused\-debug\-symbols\fR 4
.IX Item "-fno-eliminate-unused-debug-symbols"
به‌طور پیش‌فرض، هیچ اطلاعات اشکال‌زدایی برای نمادهایی که عملاً استفاده نشده‌اند تولید نمی‌شود. اگر اطلاعات اشکال‌زدایی را برای همهٔ نمادها می‌خواهید، از این گزینه استفاده کنید.
.IP \fB\-femit\-class\-debug\-always\fR 4
.IX Item "-femit-class-debug-always"
به‌جای درج اطلاعات اشکال‌زدایی یک کلاس C++‎ تنها در یک فایل شیء، آن را در تمام فایل‌های شیء استفاده‌کننده از کلاس درج می‌کند. این گزینه تنها باید با اشکال‌زداهایی استفاده شود که قادر به مدیریت روش معمول GCC در درج اطلاعات اشکال‌زدایی کلاس‌ها نیستند، زیرا استفاده از این گزینه حجم اطلاعات اشکال‌زدایی را تا دو برابر افزایش می‌دهد.
.IP \fB\-fno\-merge\-debug\-strings\fR 4
.IX Item "-fno-merge-debug-strings"
پیونددهنده را هدایت می‌کند تا رشته‌های یکسان در اطلاعات اشکال‌زدایی فایل‌های شیء مختلف را با یکدیگر ادغام نکند. ادغام توسط همهٔ اسمبلرها یا پیونددهنده‌ها پشتیبانی نمی‌شود. ادغام حجم اطلاعات اشکال‌زدایی را در فایل خروجی به بهای افزایش زمان پردازش پیونددهی کاهش می‌دهد. ادغام به‌طور پیش‌فرض فعال است.
.IP \fB\-fdebug\-prefix\-map=\fR\fIold\fR\fB=\fR\fInew\fR 4
.IX Item "-fdebug-prefix-map=old=new"
هنگام کامپایل فایل‌های مستقر در دایرکتوری \fIold\fR، اطلاعات اشکال‌زدایی را طوری ثبت می‌کند که گویی فایل‌ها در دایرکتوری \fInew\fR قرار دارند. این گزینه می‌تواند برای جایگزینی مسیر زمان ساخت با مسیر زمان نصب در اطلاعات اشکال‌زدایی استفاده شود. همچنین با استفاده از \&\fI.\fR برای \fInew\fR می‌توان مسیر مطلق را به مسیر نسبی تغییر داد. این کار می‌تواند ساخت‌های بازتولیدپذیرتری ارائه دهد که مستقل از مکان هستند، اما ممکن است به دستوری اضافی برای اعلام محل فایل‌های منبع به GDB نیاز داشته باشد. همچنین \fB\-ffile\-prefix\-map\fR و \fB\-fcanon\-prefix\-map\fR را ببینید.
.IP \fB\-fvar\-tracking\fR 4
.IX Item "-fvar-tracking"
اجرای گام ردیابی متغیر. این گزینه محاسبه می‌کند که متغیرها در هر موقعیت از کد کجا ذخیره شده‌اند. سپس اطلاعات اشکال‌زدایی بهتری تولید می‌شود (در صورتی که قالب اطلاعات اشکال‌زدایی از این اطلاعات پشتیبانی کند).
.Sp
این گزینه هنگام کامپایل با بهینه‌سازی (\fB\-Os\fR، \&\fB\-O\fR، \fB\-O2\fR، ...)، اطلاعات اشکال‌زدایی (\fB\-g\fR) و در صورتی که قالب اطلاعات اشکال‌زدایی از آن پشتیبانی کند، به‌طور پیش‌فرض فعال است.
.IP \fB\-fvar\-tracking\-assignments\fR 4
.IX Item "-fvar-tracking-assignments"
یادداشت‌گذاری انتساب‌ها به متغیرهای کاربر در اوایل فرایند کامپایل و تلاش برای انتقال این یادداشت‌ها در سراسر فرایند کامپایل تا انتها، به منظور بهبود اطلاعات اشکال‌زدایی در هنگام بهینه‌سازی. استفاده از \fB\-gdwarf\-4\fR به همراه آن توصیه می‌شود.
.Sp
این گزینه می‌تواند حتی در صورت غیرفعال بودن var\-tracking فعال شود، که در این حالت یادداشت‌ها ایجاد و نگهداری می‌شوند اما در پایان نادیده گرفته می‌شوند. به‌طور پیش‌فرض، این پرچم به همراه \fB\-fvar\-tracking\fR فعال است، مگر زمانی که زمان‌بندی انتخابی (selective scheduling) فعال باشد.
.IP \fB\-fvar\-tracking\-uninit\fR 4
.IX Item "-fvar-tracking-uninit"
.PD 0
.IP \fB\-fno\-var\-tracking\-uninit\fR 4
.IX Item "-fno-var-tracking-uninit"
.PD
ردیابی متغیر را انجام داده و متغیرهای مقداردهی‌نشده را نیز در اطلاعات اشکال‌زدایی علامت‌گذاری می‌کند.
این پرچم به‌طور پیش‌فرض توسط \fB\-fvar\-tracking\fR فعال می‌شود؛ همچنین به معنی فعال‌سازی \fB\-fvar\-tracking\fR نیز هست.
برای ردیابی متغیر بدون علامت‌گذاری متغیرهای مقداردهی‌نشده، از \&\fB\-fvar\-tracking\fR \fB\-fno\-var\-tracking\-uninit\fR استفاده کنید.
.IP \fB\-gsplit\-dwarf\fR 4
.IX Item "-gsplit-dwarf"
در صورت فعال بودن اطلاعات اشکال‌زدایی DWARF، تا حد ممکن اطلاعات اشکال‌زدایی را در یک فایل خروجی مجزا با پسوند \&\fI.dwo\fR جدا می‌کند. این گزینه به سیستم ساخت اجازه می‌دهد از پیوند دادن فایل‌های حاوی اطلاعات اشکال‌زدایی خودداری کند. برای کاربردی بودن، این گزینه نیازمند اشکال‌زدایی است که توانایی خواندن فایل‌های \fI.dwo\fR را داشته باشد.
.IP \fB\-gdwarf32\fR 4
.IX Item "-gdwarf32"
.PD 0
.IP \fB\-gdwarf64\fR 4
.IX Item "-gdwarf64"
.PD
در صورت فعال بودن اطلاعات اشکال‌زدایی DWARF، گزینهٔ \fB\-gdwarf32\fR قالب ۳۲ بیتی DWARF و گزینهٔ \fB\-gdwarf64\fR قالب ۶۴ بیتی DWARF را انتخاب می‌کند. پیش‌فرض وابسته به معماری هدف است، هرچند در اکثر اهداف \&\fB\-gdwarf32\fR است. قالب ۳۲ بیتی DWARF کوچک‌تر است، اما نمی‌تواند بیش از ۲ گیبی‌بایت اطلاعات اشکال‌زدایی را در هیچ‌یک از بخش‌های اطلاعات اشکال‌زدایی DWARF پشتیبانی کند. قالب ۶۴ بیتی DWARF اطلاعات اشکال‌زدایی بزرگ‌تری را ممکن می‌سازد و ممکن است هنوز توسط همهٔ ابزارهای مصرف‌کننده به خوبی پشتیبانی نشود.
.IP \fB\-gdescribe\-dies\fR 4
.IX Item "-gdescribe-dies"
ویژگی‌های توصیفی را به برخی از DIEهای DWARF که فاقد ویژگی نام هستند اضافه می‌کند، مانند متغیرهای ساختگی، ارجاع‌های خارجی و DIEهای پارامتر محل فراخوانی.
.IP \fB\-gpubnames\fR 4
.IX Item "-gpubnames"
بخش‌های \f(CW\*(C`.debug_pubnames\*(C'\fR و \f(CW\*(C`.debug_pubtypes\*(C'\fR در DWARF را تولید می‌کند.
.IP \fB\-ggnu\-pubnames\fR 4
.IX Item "-ggnu-pubnames"
بخش‌های \f(CW\*(C`.debug_pubnames\*(C'\fR و \f(CW\*(C`.debug_pubtypes\*(C'\fR را در قالبی مناسب برای تبدیل به ایندکس GDB تولید می‌کند. این گزینه تنها همراه با پیونددهنده‌ای مفید است که بتواند ایندکس GDB نسخهٔ ۷ را تولید کند.
.IP \fB\-gno\-pubnames\fR 4
.IX Item "-gno-pubnames"
بخش‌های \f(CW\*(C`.debug_pubnames\*(C'\fR و \f(CW\*(C`.debug_pubtypes\*(C'\fR در DWARF را تولید نمی‌کند.
.IP \fB\-fdebug\-types\-section\fR 4
.IX Item "-fdebug-types-section"
هنگام استفاده از DWARF نسخهٔ ۴ یا بالاتر، DIEهای نوع داده می‌توانند به‌جای قرار گرفتن در بخش \&\f(CW\*(C`.debug_info\*(C'\fR، در بخش مجزای خود یعنی \f(CW\*(C`.debug_types\*(C'\fR قرار گیرند. قرار دادن آن‌ها در یک بخش comdat مجزا کارآمدتر است زیرا پیونددهنده می‌تواند موارد تکراری را حذف کند. اما همهٔ مصرف‌کنندگان DWARF هنوز از بخش‌های \f(CW\*(C`.debug_types\*(C'\fR پشتیبانی نمی‌کنند و در برخی اشیاء، \f(CW\*(C`.debug_types\*(C'\fR به‌جای کاهش حجم، اطلاعات اشکال‌زدایی حجیم‌تری تولید می‌کند.
.IP \fB\-grecord\-gcc\-switches\fR 4
.IX Item "-grecord-gcc-switches"
.PD 0
.IP \fB\-gno\-record\-gcc\-switches\fR 4
.IX Item "-gno-record-gcc-switches"
.PD
این گزینه باعث می‌شود گزینه‌های خط فرمانی که برای فراخوانی کامپایلر استفاده شده و ممکن است بر تولید کد تأثیر بگذارند، به ویژگی DW_AT_producer در اطلاعات اشکال‌زدایی DWARF پیوست شوند. گزینه‌ها با فاصله از یکدیگر و از نسخهٔ کامپایلر جدا شده و متصل می‌شوند.
این گزینه به‌طور پیش‌فرض فعال است.
همچنین برای روش دیگری از ذخیره‌سازی گزینه‌های کامپایلر در فایل شیء، \fB\-frecord\-gcc\-switches\fR را ببینید.
.IP \fB\-gstrict\-dwarf\fR 4
.IX Item "-gstrict-dwarf"
استفاده از افزونه‌های نسخه‌های بعدی استاندارد DWARF نسبت به نسخهٔ انتخاب‌شده با \fB\-gdwarf\-\fR\fIversion\fR را غیرمجاز می‌کند. در اکثر اهداف، استفاده از افزونه‌های DWARF بدون تداخل از نسخه‌های بعدی استاندارد مجاز است.
.IP \fB\-gno\-strict\-dwarf\fR 4
.IX Item "-gno-strict-dwarf"
استفاده از افزونه‌های نسخه‌های بعدی استاندارد DWARF نسبت به نسخهٔ انتخاب‌شده با \&\fB\-gdwarf\-\fR\fIversion\fR را مجاز می‌کند.
.IP \fB\-gas\-loc\-support\fR 4
.IX Item "-gas-loc-support"
به کامپایلر اطلاع می‌دهد که اسمبلر از دستورالعمل‌های \f(CW\*(C`.loc\*(C'\fR پشتیبانی می‌کند. در این صورت می‌تواند از آن‌ها استفاده کند تا اسمبلر جدول‌های شمارهٔ خطوط DWARF2+‎ را تولید نماید.
.Sp
این کار عموماً مطلوب است، زیرا جدول‌های شمارهٔ خط تولیدشده توسط اسمبلر بسیار فشرده‌تر از جدول‌هایی هستند که خود کامپایلر می‌تواند تولید کند.
.Sp
این گزینه به‌طور پیش‌فرض فعال است اگر در زمان پیکربندی GCC مشخص شود که اسمبلر از چنین دستورالعمل‌هایی پشتیبانی می‌کند..IP \fB\-gno\-as\-loc\-support\fR 4
.IX Item "-gno-as-loc-support"
اجبار GCC به تولید داخلی جداول شماره خط DWARF2+، در صورتی که قرار باشد جداول شماره خط DWARF2+ تولید شوند.
.IP \fB\-gas\-locview\-support\fR 4
.IX Item "-gas-locview-support"
به کامپایلر اطلاع می‌دهد که اسمبلر از تخصیص \f(CW\*(C`view\*(C'\fR و بررسی ادعای بازنشانی در دستورالعمل‌های \f(CW\*(C`.loc\*(C'\fR پشتیبانی می‌کند.
.Sp
این گزینه به‌طور پیش‌فرض فعال است اگر در زمان پیکربندی GCC، مشخص شود که اسمبلر از آن‌ها پشتیبانی می‌کند.
.IP \fB\-gno\-as\-locview\-support\fR 4
.IX Item "-gno-as-locview-support"
مجبور کردن GCC به تخصیص داخلی شماره‌های نما (view numbers)، در صورتی که \&\fB\-gvariable\-location\-views\fR صراحتاً درخواست شده باشد.
.IP \fB\-gcolumn\-info\fR 4
.IX Item "-gcolumn-info"
.PD 0
.IP \fB\-gno\-column\-info\fR 4
.IX Item "-gno-column-info"
.PD
درج اطلاعات ستون مکان در اطلاعات اشکال‌زدایی DWARF، به‌جای تنها درج فایل و خط.
این گزینه به‌طور پیش‌فرض فعال است.
.IP \fB\-gstatement\-frontiers\fR 4
.IX Item "-gstatement-frontiers"
.PD 0
.IP \fB\-gno\-statement\-frontiers\fR 4
.IX Item "-gno-statement-frontiers"
.PD
این گزینه باعث می‌شود GCC نشانگرهایی را در بازنمود درونی در ابتدای دستورها ایجاد کند و آن‌ها را تقریباً در طول کامپایل در جای خود نگه دارد، و از آن‌ها برای هدایت خروجی نشانگرهای \f(CW\*(C`is_stmt\*(C'\fR در جدول شماره خط استفاده کند. این گزینه به‌طور پیش‌فرض هنگام کامپایل با بهینه‌سازی (\fB\-Os\fR، \fB\-O1\fR، \fB\-O2\fR، \&...) و تولید اطلاعات اشکال‌زدایی DWARF 2 در سطح عادی، فعال است.
.IP \fB\-gvariable\-location\-views\fR 4
.IX Item "-gvariable-location-views"
.PD 0
.IP \fB\-gvariable\-location\-views=incompat5\fR 4
.IX Item "-gvariable-location-views=incompat5"
.IP \fB\-gno\-variable\-location\-views\fR 4
.IX Item "-gno-variable-location-views"
.PD
فهرست‌های مکان متغیر را با شماره‌های نمای افزایشی مستخرج از جدول شماره خط گسترش می‌دهد. این قابلیت به مصرف‌کنندگان اطلاعات اشکال‌زدایی امکان می‌دهد وضعیت را در نقاط خاصی از برنامه بررسی کنند، حتی اگر هیچ دستورالعمل مرتبط با مکان‌های سورس متناظر در آن نقطه وجود نداشته باشد. اگر اسمبلر فاقد پشتیبانی از شماره‌های نما در جداول شماره خط باشد، این گزینه موجب می‌شود کامپایلر جدول شماره خط را صادر کند که معمولاً فشردگی آن‌ها را تا حدی کاهش می‌دهد. جداول شماره خط و فهرست‌های مکان گسترش‌یافته کاملاً سازگار با گذشته (backward\-compatible) هستند، بنابراین مصرف‌کنندگان اطلاعات اشکال‌زدایی که از این گسترش‌ها آگاه نیستند نیز می‌توانند از آن‌ها استفاده کنند، هرچند سودی هم از آن‌ها نخواهند برد.
.Sp
این گزینه به‌طور پیش‌فرض هنگام خروجی دادن اطلاعات اشکال‌زدایی DWARF 2 در سطح عادی فعال است، تا زمانی که پشتیبانی اسمبلر وجود داشته باشد، \&\fB\-fvar\-tracking\-assignments\fR فعال باشد و \&\fB\-gstrict\-dwarf\fR فعال نباشد. هنگامی که پشتیبانی اسمبلر در دسترس نیست، همچنان ممکن است این گزینه فعال شود، اما GCC را مجبور به خروجی دادن جداول شماره خط درونی می‌کند، و اگر \&\fB\-ginternal\-reset\-location\-views\fR فعال نباشد، قطعاً منجر به عدم تطابق خاموش نماهای مکان خواهد شد.
.Sp
یک بازنمود پیشنهادی برای شماره‌های نما وجود دارد که با قالب فهرست مکان معرفی‌شده در DWARF 5 سازگار با گذشته نیست و می‌تواند با \fB\-gvariable\-location\-views=incompat5\fR فعال شود. این گزینه ممکن است در آینده حذف شود و تنها به عنوان یک پیاده‌سازی مرجع از بازنمود پیشنهادی ارائه شده است. انتظار نمی‌رود مصرف‌کنندگان اطلاعات اشکال‌زدایی از این قالب گسترش‌یافته پشتیبانی کنند و قادر به رمزگشایی فهرست‌های مکان با استفاده از آن نخواهند بود.
.IP \fB\-ginternal\-reset\-location\-views\fR 4
.IX Item "-ginternal-reset-location-views"
.PD 0
.IP \fB\-gno\-internal\-reset\-location\-views\fR 4
.IX Item "-gno-internal-reset-location-views"
.PD
تلاش برای تعیین نماهای مکانی که می‌توان آن‌ها را از فهرست‌های نمای مکان حذف کرد. این کار نیازمند برآوردهای بسیار دقیق طول دستورالعمل‌ها توسط کامپایلر است، که همیشه ممکن نیست، و ممکن است هنگام استفاده از اسمبلری که از فهرست‌های نمای مکان پشتیبانی نمی‌کند، باعث تولید خاموش فهرست‌های نمای نادرست شود. اسمبلر گنو (GAS) هرگونه خطای این‌چنینی را به عنوان \f(CW\*(C`view number mismatch\*(C'\fR علامت‌گذاری می‌کند. این گزینه فقط در پورت‌هایی فعال است که یک تابع تخمین قابل اعتماد تعریف کرده باشند.
.IP \fB\-ginline\-points\fR 4
.IX Item "-ginline-points"
.PD 0
.IP \fB\-gno\-inline\-points\fR 4
.IX Item "-gno-inline-points"
.PD
تولید اطلاعات اشکال‌زدایی گسترش‌یافته برای توابع برخط (inlined). نشانگرهای ردیابی نمای مکان در نقاط ورودی برخط درج می‌شوند تا آدرس و شماره‌های نما محاسبه شده و در اطلاعات اشکال‌زدایی قرار گیرند. این گزینه می‌تواند مستقل از نماهای مکان فعال شود که در این صورت شماره‌های نما درج نخواهند شد، اما تنها همراه با مرزهای دستورات قابل فعال‌سازی است، و به‌طور پیش‌فرض تنها در صورتی فعال است که نماهای مکان فعال باشند.
.IP \fB\-gz\fR[\fB=\fR\fItype\fR] 4
.IX Item "-gz[=type]"
تولید بخش‌های اشکال‌زدایی فشرده‌شده در قالب DWARF، در صورتی که پشتیبانی شود. اگر \fItype\fR مشخص نشود، نوع پیش‌فرض به قابلیت‌های اسمبلر و پیونددهندهٔ مورداستفاده بستگی دارد. \fItype\fR می‌تواند یکی از موارد \&\fBnone\fR (بخش‌های اشکال‌زدایی را فشرده نکن)، \fBzlib\fR (استفاده از فشرده‌سازی zlib در قالب ELF gABI) یا \fBzstd\fR (استفاده از فشرده‌سازی zstd در قالب ELF gABI) باشد. اگر پیونددهنده از نوشتن بخش‌های اشکال‌زدایی فشرده پشتیبانی نکند، این گزینه رد می‌شود. در غیر این صورت، چنانچه اسمبلر از آن‌ها پشتیبانی نکند، هنگام تولید فایل‌های شیء، \fB\-gz\fR بدون هشدار نادیده گرفته می‌شود.
.IP \fB\-femit\-struct\-debug\-baseonly\fR 4
.IX Item "-femit-struct-debug-baseonly"
تولید اطلاعات اشکال‌زدایی برای انواع ساختارگونه (struct\-like) تنها زمانی که نام پایهٔ فایل سورسِ در حال کامپایل با نام پایهٔ فایلی که ساختار در آن تعریف شده است مطابقت داشته باشد.
.Sp
این گزینه حجم اطلاعات اشکال‌زدایی را به میزان قابل توجهی کاهش می‌دهد، اما به قیمت از دست رفتن بالقوه و چشمگیر اطلاعات نوع برای اشکال‌زدا. برای گزینه‌ای با تهاجم کمتر به \fB\-femit\-struct\-debug\-reduced\fR مراجعه کنید. برای کنترل دقیق‌تر به \fB\-femit\-struct\-debug\-detailed\fR مراجعه کنید.
.Sp
این گزینه تنها با خروجی اشکال‌زدایی DWARF کار می‌کند.
.IP \fB\-femit\-struct\-debug\-reduced\fR 4
.IX Item "-femit-struct-debug-reduced"
تولید اطلاعات اشکال‌زدایی برای انواع ساختارگونه تنها زمانی که نام پایهٔ فایل سورسِ در حال کامپایل با نام پایهٔ فایلی که نوع در آن تعریف شده است مطابقت داشته باشد، مگر اینکه ساختار یک الگو (template) باشد یا در یک سربرگ سیستمی تعریف شده باشد.
.Sp
این گزینه حجم اطلاعات اشکال‌زدایی را به‌طور چشمگیری کاهش می‌دهد، با مقداری احتمالِ از دست رفتن اطلاعات نوع برای اشکال‌زدا. برای گزینه‌ای تهاجمی‌تر به \fB\-femit\-struct\-debug\-baseonly\fR مراجعه کنید. برای کنترل دقیق‌تر به \fB\-femit\-struct\-debug\-detailed\fR مراجعه کنید.
.Sp
این گزینه تنها با خروجی اشکال‌زدایی DWARF کار می‌کند.
.IP \fB\-femit\-struct\-debug\-detailed\fR[\fB=\fR\fIspec\-list\fR] 4
.IX Item "-femit-struct-debug-detailed[=spec-list]"
مشخص کردن انواع ساختارگونه‌ای که کامپایلر برای آن‌ها اطلاعات اشکال‌زدایی تولید می‌کند. هدف، کاهش اطلاعات اشکال‌زدایی تکراریِ ساختارها میان فایل‌های شیء مختلف در یک برنامه است.
.Sp
این گزینه نسخه‌ای دقیق‌تر و با جزئیات بیشتر از \&\fB\-femit\-struct\-debug\-reduced\fR و \fB\-femit\-struct\-debug\-baseonly\fR است که بیشتر نیازها را برآورده می‌کند.
.Sp
قالب نحوی یک مشخصه به‌صورت [\fBdir:\fR|\fBind:\fR][\fBord:\fR|\fBgen:\fR](\fBany\fR|\fBsys\fR|\fBbase\fR|\fBnone\fR) است.
.Sp
کلمهٔ اول که اختیاری است، مشخصه را به ساختارهایی محدود می‌کند که به‌طور مستقیم استفاده شده‌اند (\fBdir:\fR) یا به‌طور غیرمستقیم استفاده شده‌اند (\fBind:\fR). یک نوع ساختار زمانی به‌طور مستقیم استفاده می‌شود که نوع یک متغیر یا عضو باشد. استفاده‌های غیرمستقیم از طریق اشاره‌گرها به ساختارها پدید می‌آیند؛ یعنی وقتی استفاده از یک ساختار ناقص معتبر است، استفاده غیرمستقیم خواهد بود. برای مثال:
\&\fBstruct one direct; struct two * indirect;\fR.
.Sp
کلمهٔ دوم که اختیاری است، مشخصه را به ساختارهای معمولی (\fBord:\fR) یا ساختارهای جنریک (\fBgen:\fR) محدود می‌کند. توضیح ساختارهای جنریک کمی پیچیده است. در ++C، این‌ها تخصیص‌های غیرصریح از کلاس‌های الگو، یا کلاس‌های غیرالگو در داخل موارد مذکور هستند. سایر زبان‌های برنامه‌نویسی نیز از جنریک‌ها بهره می‌برند، اما \fB\-femit\-struct\-debug\-detailed\fR هنوز آن‌ها را پیاده‌سازی نکرده است.
.Sp
کلمهٔ سوم فایل‌های سورس را برای آن دسته از ساختارهایی تعیین می‌کند که کامپایلر باید اطلاعات اشکال‌زدایی را برایشان تولید کند. مقادیر \fBnone\fR و \fBany\fR دارای معنای معمول خود هستند. مقدار \fBbase\fR بدان معناست که نام پایهٔ فایلی که اعلان نوع در آن قرار دارد، باید با نام پایهٔ فایل کامپایل اصلی مطابقت داشته باشد. در عمل، این بدان معناست که هنگام کامپایل \fIfoo.c\fR، اطلاعات اشکال‌زدایی برای انواع اعلان‌شده در آن فایل و \fIfoo.h\fR تولید می‌شود، اما نه برای سایر فایل‌های سربرگ. مقدار \fBsys\fR شامل انواعی است که شرط \fBbase\fR را برآورده می‌کنند یا در سربرگ‌های سیستمی یا سربرگ‌های کامپایلر اعلان شده‌اند.
.Sp
شاید لازم باشد برای تعیین بهترین تنظیمات برای برنامهٔ خود، آزمایش انجام دهید.
.Sp
مقدار پیش‌فرض \fB\-femit\-struct\-debug\-detailed=all\fR است.
.Sp
این گزینه تنها با خروجی اشکال‌زدایی DWARF کار می‌کند.
.IP \fB\-fno\-dwarf2\-cfi\-asm\fR 4
.IX Item "-fno-dwarf2-cfi-asm"
تولید اطلاعات بازپیچی (unwind info) در DWARF به‌صورت بخش \f(CW\*(C`.eh_frame\*(C'\fR تولیدشده توسط کامپایلر، به‌جای استفاده از دستورالعمل‌های \f(CW\*(C`.cfi_*\*(C'\fR در GAS..IP \fB\-fno\-eliminate\-unused\-debug\-types\fR 4
.IX Item "-fno-eliminate-unused-debug-types"
در حالت عادی، هنگام تولید خروجی DWARF، کامپایلر GCC از تولید خروجی نمادهای اشکال‌زدایی برای انواعی که در هیچ کجای فایل منبعِ در حال کامپایل استفاده نشده‌اند، خودداری می‌کند.
گاهی اوقات مفید است که GCC اطلاعات اشکال‌زدایی را برای تمام انواع اعلان‌شده در یک واحد کامپایل (compilation unit) تولید کند، صرف‌نظر از اینکه آیا واقعاً در آن واحد کامپایل استفاده شده‌اند یا خیر؛ به‌عنوان مثال اگر در اشکال‌زدا بخواهید مقداری را به نوعی که در برنامه استفاده نشده (اما اعلان شده است) تبدیل نوع (cast) کنید.
با این حال، در بیشتر مواقع این کار به هدر رفتن مقدار قابل توجهی فضا منجر می‌شود.
.SS "گزینه‌های کنترل بهینه‌سازی (Options That Control Optimization)"
.IX Subsection "Options That Control Optimization"
این گزینه‌ها انواع مختلف بهینه‌سازی‌ها را کنترل می‌کنند.
.PP
بدون هیچ گزینه بهینه‌سازی، هدف کامپایلر کاهش هزینه کامپایل و حصول اطمینان از این است که اشکال‌زدایی نتایج مورد انتظار را حاصل کند.
عبارت‌ها مستقل هستند: اگر برنامه را با یک نقطه توقف (breakpoint) بین عبارت‌ها متوقف کنید، می‌توانید به هر متغیری مقدار جدیدی اختصاص دهید یا شمارنده برنامه (program counter) را به هر عبارت دیگری در تابع تغییر دهید و دقیقاً همان نتایجی را دریافت کنید که بر اساس کد منبع انتظار دارید.
.PP
فعال کردن پرچم‌های بهینه‌سازی باعث می‌شود کامپایلر تلاش کند تا کارایی و/یا اندازه کد را به بهای افزایش زمان کامپایل و احتمالاً کاهش توانایی اشکال‌زدایی برنامه بهبود بخشد.
.PP
کامپایلر بهینه‌سازی را بر اساس شناختی که از برنامه دارد انجام می‌دهد.
کامپایل چندین فایل به‌طور هم‌زمان در قالب یک فایل خروجی واحد، به کامپایلر این امکان را می‌دهد که هنگام کامپایل هر یک از آن‌ها، از اطلاعات به‌دست‌آمده از تمامی فایل‌ها بهره ببرد.
.PP
همه بهینه‌سازی‌ها مستقیماً با یک پرچم کنترل نمی‌شوند.
تنها بهینه‌سازی‌هایی که پرچمی برای آن‌ها وجود دارد در این بخش فهرست شده‌اند.
.PP
بیشتر بهینه‌سازی‌ها در سطح \fB\-O0\fR یا در صورتی که سطحی از \&\fB\-O\fR در خط فرمان مشخص نشده باشد، کاملاً غیرفعال می‌شوند؛ حتی اگر پرچم‌های بهینه‌سازیِ تکی مشخص شده باشند.
به همین ترتیب، \fB\-Og\fR نیز جلوی بسیاری از مراحل بهینه‌سازی را می‌گیرد.
.PP
بسته به معماری مقصد و چگونگی پیکربندی GCC، ممکن است در هر سطح \fB\-O\fR مجموعه‌ای کمی متفاوت از بهینه‌سازی‌ها نسبت به موارد ذکرشده در اینجا فعال شوند.
می‌توانید GCC را با \fB\-Q \-\-help=optimizers\fR فراخوانی کنید تا از مجموعه دقیق بهینه‌سازی‌های فعال در هر سطح مطلع شوید.
.IP \fB\-O\fR 4
.IX Item "-O"
.PD 0
.IP \fB\-O1\fR 4
.IX Item "-O1"
.IP \fB\-\-optimize\fR 4
.IX Item "--optimize"
.PD
بهینه‌سازی. کامپایل همراه با بهینه‌سازی، زمان تا حدی بیشتری برده و برای یک تابع بزرگ به حافظه بسیار بیشتری نیاز دارد.
.Sp
با \fB\-O\fR، کامپایلر تلاش می‌کند اندازه کد و زمان اجرا را کاهش دهد، بدون اینکه بهینه‌سازی‌هایی را انجام دهد که زمان زیادی برای کامپایل صرف می‌کنند.
.Sp
سطح \&\fB\-O\fR سطح بهینه‌سازی توصیه‌شده برای کدهای بزرگِ تولیدشده توسط ماشین است، زیرا تعادلی منطقی میان زمان لازم برای کامپایل و مصرف حافظه برقرار می‌کند: سطوح بالاتر بهینه‌سازی، عملیات بهینه‌سازی را با پیچیدگی الگوریتمی بالاتری نسبت به \fB\-O\fR انجام می‌دهند.
.Sp
گزینه \&\fB\-O\fR پرچم‌های بهینه‌سازی زیر را فعال می‌کند:
.Sp
\&\fB\-fauto\-inc\-dec
\&\-fbranch\-count\-reg
\&\-fcombine\-stack\-adjustments
\&\-fcompare\-elim
\&\-fcprop\-registers
\&\-fdce
\&\-fdefer\-pop
\&\-fdelayed\-branch
\&\-fdse
\&\-fforward\-propagate
\&\-fguess\-branch\-probability
\&\-fif\-conversion
\&\-fif\-conversion2
\&\-finline\-functions\-called\-once
\&\-fipa\-modref
\&\-fipa\-profile
\&\-fipa\-pure\-const
\&\-fipa\-reference
\&\-fipa\-reference\-addressable
\&\-fivopts
\&\-fmerge\-constants
\&\-fmove\-loop\-invariants
\&\-fmove\-loop\-stores
\&\-fomit\-frame\-pointer
\&\-freorder\-blocks
\&\-fshrink\-wrap
\&\-fshrink\-wrap\-separate
\&\-fsplit\-wide\-types
\&\-fssa\-backprop
\&\-fssa\-phiopt
\&\-ftree\-bit\-ccp
\&\-ftree\-ccp
\&\-ftree\-ch
\&\-ftree\-coalesce\-vars
\&\-ftree\-copy\-prop
\&\-ftree\-dce
\&\-ftree\-dominator\-opts
\&\-ftree\-dse
\&\-ftree\-forwprop
\&\-ftree\-fre
\&\-ftree\-phiprop
\&\-ftree\-pta
\&\-ftree\-scev\-cprop
\&\-ftree\-sink
\&\-ftree\-slsr
\&\-ftree\-sra
\&\-ftree\-ter
\&\-funit\-at\-a\-time\fR
.IP \fB\-O2\fR 4
.IX Item "-O2"
بهینه‌سازی حتی بیشتر. کامپایلر GCC تقریباً تمام بهینه‌سازی‌های پشتیبانی‌شده‌ای را که مستلزم مصالحه بین فضا و سرعت نباشند اعمال می‌کند.
در مقایسه با \fB\-O\fR، این گزینه هم زمان کامپایل و هم کارایی کد تولیدشده را افزایش می‌دهد.
.Sp
گزینه \&\fB\-O2\fR تمام پرچم‌های بهینه‌سازی مشخص‌شده توسط \fB\-O1\fR را فعال می‌کند.
این گزینه همچنین پرچم‌های بهینه‌سازی زیر را فعال می‌نماید:
.Sp
\&\fB\-falign\-functions  \-falign\-jumps
\&\-falign\-labels  \-falign\-loops
\&\-fcaller\-saves
\&\-fcode\-hoisting
\&\-fcrossjumping
\&\-fcse\-follow\-jumps  \-fcse\-skip\-blocks
\&\-fdelete\-null\-pointer\-checks \-fdep\-fusion
\&\-fdevirtualize  \-fdevirtualize\-speculatively
\&\-fexpensive\-optimizations
\&\-ffinite\-loops
\&\-fgcse  \-fgcse\-lm
\&\-fhoist\-adjacent\-loads
\&\-finline\-functions
\&\-finline\-small\-functions
\&\-findirect\-inlining
\&\-fipa\-bit\-cp  \-fipa\-cp  \-fipa\-icf
\&\-fipa\-ra  \-fipa\-sra  \-fipa\-vrp
\&\-fisolate\-erroneous\-paths\-dereference
\&\-flra\-remat
\&\-foptimize\-crc
\&\-foptimize\-sibling\-calls
\&\-foptimize\-strlen
\&\-fpartial\-inlining
\&\-fpeephole2
\&\-freorder\-blocks\-algorithm=stc
\&\-freorder\-blocks\-and\-partition  \-freorder\-functions
\&\-frerun\-cse\-after\-loop
\&\-fschedule\-insns  \-fschedule\-insns2
\&\-fsched\-interblock  \-fsched\-spec
\&\-fspeculatively\-call\-stored\-functions
\&\-fstore\-merging
\&\-fstrict\-aliasing
\&\-fthread\-jumps
\&\-ftree\-builtin\-call\-dce
\&\-ftree\-loop\-vectorize
\&\-ftree\-pre
\&\-ftree\-slp\-vectorize
\&\-ftree\-switch\-conversion  \-ftree\-tail\-merge
\&\-ftree\-vrp
\&\-fvect\-cost\-model=very\-cheap\fR
.Sp
لطفاً به هشدار ذیل بخش \fB\-fgcse\fR در مورد به‌کارگیری \fB\-O2\fR روی برنامه‌هایی که از دستورهای goto محاسباتی (computed gotos) استفاده می‌کنند، توجه داشته باشید.
.IP \fB\-O3\fR 4
.IX Item "-O3"
بهینه‌سازی باز هم بیشتر. گزینه \fB\-O3\fR تمام بهینه‌سازی‌های مشخص‌شده توسط \fB\-O2\fR را روشن کرده و همچنین پرچم‌های بهینه‌سازی زیر را فعال می‌کند:
.Sp
\&\fB\-fgcse\-after\-reload
\&\-fipa\-cp\-clone
\&\-floop\-interchange
\&\-floop\-unroll\-and\-jam
\&\-fpeel\-loops
\&\-fpredictive\-commoning
\&\-fsplit\-loops
\&\-fsplit\-paths
\&\-ftree\-loop\-distribution
\&\-ftree\-partial\-pre
\&\-funswitch\-loops
\&\-fvect\-cost\-model=dynamic
\&\-fversion\-loops\-for\-strides\fR.IP \fB\-O0\fR 4
.IX Item "-O0"
کاهش زمان کامپایل و حصول اطمینان از اینکه اشکال‌زدایی نتایج مورد انتظار را تولید می‌کند. این حالت پیش‌فرض است.
.Sp
در سطح \fB\-O0\fR، کامپایلر GCC بیشتر مراحل بهینه‌سازی را به‌طور کامل غیرفعال می‌کند؛ این مراحل حتی در صورت فعال‌سازی صریح در خط فرمان، یا قرار داشتن در فهرست خروجی \fB\-Q \-\-help=optimizers\fR به‌عنوان گزینه‌های فعال به‌طور پیش‌فرض، اجرا نمی‌شوند. بسیاری از بهینه‌سازی‌های انجام‌شده توسط GCC وابسته به مراحل تحلیل کد یا استانداردسازی هستند که با \fB\-O\fR فعال می‌شوند، و اجرای مراحل بهینه‌سازی فردی به‌صورت مجزا سودمند نخواهد بود.
.IP \fB\-Os\fR 4
.IX Item "-Os"
بهینه‌سازی برای حجم. \fB\-Os\fR تمامی بهینه‌سازی‌های \fB\-O2\fR را فعال می‌کند، به جز مواردی که غالباً حجم کد را افزایش می‌دهند:
.Sp
\&\fB\-falign\-functions  \-falign\-jumps
\&\-falign\-labels  \-falign\-loops
\&\-fprefetch\-loop\-arrays  \-freorder\-blocks\-algorithm=stc\fR
.Sp
این گزینه همچنین \fB\-finline\-functions\fR را فعال می‌کند، باعث می‌شود کامپایلر به جای سرعت اجرا برای حجم کد تنظیم شود، و بهینه‌سازی‌های بیشتری را که برای کاهش حجم کد طراحی شده‌اند انجام می‌دهد.
.IP \fB\-Ofast\fR 4
.IX Item "-Ofast"
نادیده گرفتن انطباق دقیق با استانداردها. \fB\-Ofast\fR تمامی بهینه‌سازی‌های \&\fB\-O3\fR را فعال می‌کند. همچنین بهینه‌سازی‌هایی را فعال می‌کند که برای تمام برنامه‌های منطبق با استاندارد معتبر نیستند.
این گزینه \fB\-ffast\-math\fR، \fB\-fallow\-store\-data\-races\fR و گزینهٔ ویژهٔ Fortran یعنی \fB\-fstack\-arrays\fR (مگر در صورت مشخص شدن \&\fB\-fmax\-stack\-var\-size\fR) و \fB\-fno\-protect\-parens\fR را فعال می‌کند.
این گزینه \fB\-fsemantic\-interposition\fR را غیرفعال می‌کند.
.IP \fB\-Og\fR 4
.IX Item "-Og"
بهینه‌سازی با در نظر گرفتن تجربه اشکال‌زدایی.
گزینهٔ \&\fB\-Og\fR باید سطح بهینه‌سازی انتخابی برای چرخه استاندارد ویرایش\-کامپایل\-اشکال‌زدایی باشد، که ترکیبی معقول از بهینه‌سازی، کامپایل سریع و تجربهٔ اشکال‌زدایی را به‌ویژه برای کدهایی با جریمهٔ انتزاع بالا ارائه می‌دهد. در مقایسه با \&\fB\-O0\fR، این گزینه \&\fB\-fvar\-tracking\-assignments\fR و \&\fB\-fvar\-tracking\fR را فعال می‌کند که اطلاعات اشکال‌زدایی را در مقدمه و مؤخره توابع بهتر از \fB\-O0\fR مدیریت می‌کنند.
.Sp
مشابه \fB\-O0\fR، گزینهٔ \fB\-Og\fR نیز تعدادی از مراحل بهینه‌سازی را کاملاً نادیده می‌گیرد به‌گونه‌ای که گزینه‌های منفرد کنترل‌کنندهٔ آن‌ها هیچ تأثیری ندارند. در غیر این صورت، \fB\-Og\fR تمام پرچم‌های بهینه‌سازی \fB\-O1\fR را فعال می‌کند به جز مواردی که تداخل زیادی با اشکال‌زدایی دارند:
.Sp
\&\fB\-fbranch\-count\-reg  \-fdelayed\-branch
\&\-fdse  \-fif\-conversion  \-fif\-conversion2
\&\-finline\-functions\-called\-once
\&\-fmove\-loop\-invariants  \-fmove\-loop\-stores  \-fssa\-phiopt
\&\-ftree\-bit\-ccp  \-ftree\-dse  \-ftree\-pta  \-ftree\-sra\fR
.IP \fB\-Oz\fR 4
.IX Item "-Oz"
بهینه‌سازی تهاجمی برای اندازه به جای سرعت. این ممکن است تعداد دستورالعمل‌های اجرا شده را افزایش دهد اگر آن دستورالعمل‌ها به بایت‌های کمتری برای کدگذاری نیاز داشته باشند. \fB\-Oz\fR رفتاری مشابه با \fB\-Os\fR دارد، از جمله فعال‌سازی بیشتر بهینه‌سازی‌های \fB\-O2\fR.
.PP
اگر از چند گزینهٔ \fB\-O\fR با یا بدون شمارهٔ سطح استفاده کنید، آخرین گزینه از این دست اعمال خواهد شد.
.PP
گزینه‌هایی با قالب \fB\-f\fR\fIflag\fR پرچم‌های مستقل از ماشین را مشخص می‌کنند. بیشتر پرچم‌ها هم حالت مثبت و هم حالت منفی دارند؛ حالت منفی \fB\-ffoo\fR به‌صورت \fB\-fno\-foo\fR است. در جدول زیر، تنها یکی از حالت‌ها فهرست شده است\-\-\-حالتی که معمولاً استفاده می‌کنید. می‌توانید شکل دیگر را با حذف \fBno\-\fR یا اضافه کردن آن مشخص کنید.
.PP
گزینه‌های زیر بهینه‌سازی‌های مشخصی را کنترل می‌کنند. آن‌ها یا با گزینه‌های \fB\-O\fR فعال می‌شوند یا با مواردی که فعال هستند در ارتباطند. می‌توانید از پرچم‌های زیر در موارد نادری که «تنظیم دقیق» بهینه‌سازی‌های مورد نظر لازم است استفاده کنید.
.IP \fB\-fno\-defer\-pop\fR 4
.IX Item "-fno-defer-pop"
برای ماشین‌هایی که باید پس از فراخوانی تابع آرگومان‌ها را خارج کنند (pop)، همیشه به محض بازگشت هر تابع آرگومان‌ها را خارج کن.
در سطوح \fB\-O1\fR و بالاتر، \fB\-fdefer\-pop\fR پیش‌فرض است؛ این به کامپایلر اجازه می‌دهد تا آرگومان‌ها را برای چندین فراخوانی تابع روی پشته انباشته کند و همه را یک‌باره خارج کند.
.IP \fB\-fforward\-propagate\fR 4
.IX Item "-fforward-propagate"
اجرای یک مرحله انتشار روبه‌جلو بر روی RTL. این مرحله تلاش می‌کند دو دستورالعمل را ترکیب کرده و بررسی کند که آیا نتیجه قابل ساده‌سازی است یا خیر. اگر باز کردن حلقه فعال باشد، دو مرحله انجام می‌شود و مرحله دوم پس از باز کردن حلقه زمان‌بندی می‌گردد.
.Sp
این گزینه به‌طور پیش‌فرض در سطوح بهینه‌سازی \fB\-O1\fR، \&\fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است.
.IP \fB\-favoid\-store\-forwarding\fR 4
.IX Item "-favoid-store-forwarding"
.PD 0
.IP \fB\-fno\-avoid\-store\-forwarding\fR 4
.IX Item "-fno-avoid-store-forwarding"
.PD
بسیاری از پردازنده‌ها هنگامی که یک بارگذاری تا حدی به ذخیره‌سازی‌های کوچکتر قبلی وابسته باشد، برای چرخه‌های متعددی متوقف می‌شوند. این مرحله تلاش می‌کند چنین مواردی را شناسایی کرده و با تغییر ترتیب بارگذاری و ذخیره‌سازی و سپس اصلاح مقدار بارگذاری‌شده، از این جریمه کارایی جلوگیری کند.
.Sp
به‌طور پیش‌فرض غیرفعال است.
.IP \fB\-ffp\-contract=\fR\fIstyle\fR 4
.IX Item "-ffp-contract=style"
گزینهٔ \&\fB\-ffp\-contract=off\fR ادغام عبارات ممیز شناور را غیرفعال می‌کند.
\&\fB\-ffp\-contract=fast\fR ادغام عبارات ممیز شناور مانند ایجاد عملیات ضرب و جمع تلفیقی (fused multiply\-add) را در صورتی که معماری مقصد پشتیبانی بومی از آن‌ها داشته باشد، فعال می‌کند.
\&\fB\-ffp\-contract=on\fR ادغام عبارات ممیز شناور را در صورت مجاز بودن توسط استاندارد زبان فعال می‌نماید. این قابلیت برای C و C++ پیاده‌سازی شده است، جایی که ادغام را در یک عبارت واحد فعال می‌کند، اما نه در سراسر دستورات مختلف.
.Sp
مقدار پیش‌فرض برای C در حالت منطبق بر استاندارد (\fB\-std=c11\fR یا مشابه آن) برابر با \fB\-ffp\-contract=off\fR و در غیر این صورت \fB\-ffp\-contract=fast\fR است.
.IP \fB\-ffp\-int\-builtin\-inexact\fR 4
.IX Item "-ffp-int-builtin-inexact"
به توابع درونی \f(CW\*(C`ceil\*(C'\fR، \f(CW\*(C`floor\*(C'\fR، \&\f(CW\*(C`round\*(C'\fR و \f(CW\*(C`trunc\*(C'\fR، و انواع \f(CW\*(C`float\*(C'\fR و \&\f(CW\*(C`long double\*(C'\fR آن‌ها اجازه می‌دهد کدی تولید کنند که استثنای ممیز شناور «inexact» را برای آرگومان‌های غیرصحیح ایجاد کند. استانداردهای ISO C99 و C11 به این توابع اجازه می‌دهند استثنای «inexact» را ایجاد کنند، اما استاندارد ISO/IEC TS 18661\-1:2014 (پیوندهای C به IEEE 754\-2008، همان‌طور که در ISO C23 ادغام شده است) به این توابع چنین اجازه‌ای نمی‌دهد.
.Sp
حالت پیش‌فرض \fB\-fno\-fp\-int\-builtin\-inexact\fR است که مانع ایجاد استثنا می‌شود، مگر اینکه C17 یا استانداردی قدیمی‌تر از C انتخاب شده باشد. این گزینه هیچ اثری ندارد مگر اینکه \fB\-ftrapping\-math\fR فعال باشد.
.Sp
حتی اگر از \fB\-fno\-fp\-int\-builtin\-inexact\fR استفاده شود، اگر این توابع فراخوانی به یک تابع کتابخانه‌ای تولید کنند، در صورتی که پیاده‌سازی کتابخانه از TS 18661 پیروی نکند، استثنای «inexact» ممکن است ایجاد شود.
.IP \fB\-fomit\-frame\-pointer\fR 4
.IX Item "-fomit-frame-pointer"
حذف اشاره‌گر فریم در توابعی که به آن نیازی ندارند. این کار از دستورالعمل‌های ذخیره، راه‌اندازی و بازیابی اشاره‌گر فریم جلوگیری می‌کند؛ در بسیاری از مقاصد، همچنین یک ثبات اضافی را در دسترس قرار می‌دهد.
.Sp
در برخی از معماری‌های مقصد این پرچم تأثیری ندارد زیرا توالی فراخوانی استاندارد همیشه از یک اشاره‌گر فریم استفاده می‌کند، بنابراین نمی‌توان آن را حذف کرد.
.Sp
توجه داشته باشید که \fB\-fno\-omit\-frame\-pointer\fR تضمین نمی‌کند که اشاره‌گر فریم در همه توابع استفاده شود. چندین معماری مقصد همیشه اشاره‌گر فریم را در توابع برگ حذف می‌کنند.
.Sp
به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-foptimize\-crc\fR 4
.IX Item "-foptimize-crc"
تشخیص حلقه‌های محاسبه‌کنندهٔ CRC (انجام‌دهندهٔ تقسیم طولانی چندجمله‌ای) و جایگزینی آن‌ها با پیاده‌سازی سریع‌تر. تشخیص CRCهای ۸، ۱۶، ۳۲ و ۶۴ بیتی با یک چندجمله‌ای ثابت بدون بیت ۱ پیشرو، برای هر دو حالت بیت مستقیم و بیت معکوس.
اگر معماری مقصد از دستورالعمل CRC پشتیبانی کند و چندجمله‌ای استفاده‌شده در کد منبع با چندجمله‌ای استفاده‌شده در دستورالعمل CRC مطابقت داشته باشد، آن دستورالعمل CRC را تولید می‌کند. در غیر این صورت، اگر معماری مقصد از دستورالعمل ضرب بدون رقم نقلی پشتیبانی کند، CRC را با استفاده از آن تولید می‌کند؛ در غیر این صورت، CRC مبتنی بر جدول تولید می‌کند.
.Sp
به‌طور پیش‌فرض در \fB\-O2\fR و بالاتر فعال است.
.IP \fB\-foptimize\-sibling\-calls\fR 4
.IX Item "-foptimize-sibling-calls"
بهینه‌سازی فراخوانی‌های هم‌سطح و بازگشتی انتهایی.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است.
.IP \fB\-foptimize\-strlen\fR 4
.IX Item "-foptimize-strlen"
بهینه‌سازی توابع رشته‌ای استاندارد C مختلف (مانند \f(CW\*(C`strlen\*(C'\fR، \&\f(CW\*(C`strchr\*(C'\fR یا \f(CW\*(C`strcpy\*(C'\fR) و معادل‌های \f(CW\*(C`_FORTIFY_SOURCE\*(C'\fR آن‌ها به جایگزین‌های سریع‌تر.
.Sp
در سطوح \fB\-O2\fR و \fB\-O3\fR فعال است.
.IP \fB\-finline\-atomics\fR 4
.IX Item "-finline-atomics"
.PD 0
.IP \fB\-fno\-inline\-atomics\fR 4
.IX Item "-fno-inline-atomics"
.PD
درون‌خط‌سازی عملیات \fB_\|_atomic\fR هنگامی که یک دنبالهٔ دستورالعمل بدون قفل در دسترس باشد. این بهینه‌سازی به‌طور پیش‌فرض فعال است.
.IP \fB\-finline\-stringops\fR[\fB=\fR\fIfn\fR] 4
.IX Item "-finline-stringops[=fn]"
بسط درون‌خط عملیات حافظه و رشته (در حال حاضر، فقط \f(CW\*(C`memset\*(C'\fR)، حتی زمانی که طول متغیر باشد یا آن‌قدر بزرگ باشد که نیاز به حلقه داشته باشد. این مورد بیشترین کاربرد را همراه با \fB\-ffreestanding\fR و \&\fB\-fno\-builtin\fR دارد.
.Sp
در برخی شرایط، این گزینه به کامپایلر اجازه می‌دهد کدی تولید کند که از تراز و مضرب‌های طول شناخته‌شده بهره می‌برد، اما حتی در این صورت ممکن است کارایی کمتری نسبت به پیاده‌سازی‌های بهینه‌شدهٔ زمان اجرا داشته باشد و حجم کد را آن‌قدر افزایش دهد که حتی یک پیاده‌سازی مشترک با کارایی کمتر، به دلیل استفاده بهتر از حافظهٔ نهان کد، سریع‌تر اجرا شود. این گزینه به‌طور پیش‌فرض غیرفعال است..IP \fB\-fno\-inline\fR 4
.IX Item "-fno-inline"
هیچ تابعی را به‌صورت درون‌خطی (inline) گسترش ندهد، مگر آن‌هایی که با مشخصهٔ \f(CW\*(C`always_inline\*(C'\fR علامت‌گذاری شده باشند. این حالت پیش‌فرض در هنگام غیرفعال بودن بهینه‌سازی است.
.Sp
می‌توان توابع منفرد را با مشخص کردن آن‌ها با مشخصهٔ \f(CW\*(C`noinline\*(C'\fR از درون‌خطی‌سازی معاف کرد.
.IP \fB\-finline\-small\-functions\fR 4
.IX Item "-finline-small-functions"
ادغام توابع در فراخواننده‌هایشان هنگامی که بدنهٔ آن‌ها از کد مورد انتظار برای فراخوانی تابع کوچک‌تر باشد (به طوری که اندازهٔ کلی برنامه کوچک‌تر شود). کامپایلر به‌صورت مکاشفه‌ای تصمیم می‌گیرد که کدام توابع به‌اندازهٔ کافی ساده هستند که ارزش ادغام به این روش را داشته باشند. این درون‌خطی‌سازی برای همهٔ توابع اعمال می‌شود، حتی توابعی که به عنوان inline اعلان نشده باشند.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود.
.IP \fB\-findirect\-inlining\fR 4
.IX Item "-findirect-inlining"
درون‌خطی‌سازی فراخوانی‌های غیرمستقیمی که به لطف درون‌خطی‌سازی‌های قبلی مشخص شده در زمان کامپایل شناخته‌شده هستند. این گزینه تنها زمانی اثرگذار است که خود درون‌خطی‌سازی با گزینه‌های \fB\-finline\-functions\fR یا \fB\-finline\-small\-functions\fR فعال شده باشد.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود.
.IP \fB\-finline\-functions\fR 4
.IX Item "-finline-functions"
بررسی همهٔ توابع برای درون‌خطی‌سازی، حتی اگر به‌صورت inline اعلان نشده باشند. کامپایلر به‌صورت مکاشفه‌ای تصمیم می‌گیرد که کدام توابع ارزش ادغام به این روش را دارند.
.Sp
اگر تمام فراخوانی‌ها به یک تابع ادغام شوند و تابع به‌صورت \f(CW\*(C`static\*(C'\fR اعلان شده باشد، معمولاً آن تابع دیگر به‌طور مستقل به عنوان کد اسمبلی در خروجی تولید نمی‌شود.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود. همچنین توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌گردد.
.IP \fB\-finline\-functions\-called\-once\fR 4
.IX Item "-finline-functions-called-once"
بررسی تمام توابع \f(CW\*(C`static\*(C'\fR که تنها یک بار فراخوانی شده‌اند برای درون‌خطی‌سازی در فراخوانندهٔ آن‌ها، حتی اگر با \f(CW\*(C`inline\*(C'\fR نشانه‌گذاری نشده باشند. اگر فراخوانی به یک تابع معین ادغام شود، آن تابع دیگر به‌طور مستقل به عنوان کد اسمبلی در خروجی تولید نمی‌شود.
.Sp
در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود، اما در \fB\-Og\fR خیر.
.IP \fB\-fearly\-inlining\fR 4
.IX Item "-fearly-inlining"
درون‌خطی‌سازی زودهنگام توابع نشانه‌گذاری‌شده با \f(CW\*(C`always_inline\*(C'\fR و توابعی که به نظر می‌رسد بدنهٔ آن‌ها از بار اضافی فراخوانی تابع کوچک‌تر است، پیش از اجرای ابزار دقیق‌سازی \fB\-fprofile\-generate\fR و گذر واقعی درون‌خطی‌سازی. انجام این کار باعث کاهش چشمگیر هزینهٔ پروفایل‌سازی شده و معمولاً در برنامه‌هایی با زنجیره‌های بزرگ از توابع پوششی تو در تو، درون‌خطی‌سازی را سریع‌تر می‌کند.
.Sp
به‌طور پیش‌فرض فعال است.
.IP \fB\-fipa\-sra\fR 4
.IX Item "-fipa-sra"
انجام جایگزینی اسکالر ساختارها میان‌رویه‌ای (interprocedural scalar replacement of aggregates)، حذف پارامترهای استفاده‌نشده و جایگزینی پارامترهای ارجاعی با پارامترهای مقداری.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود.
.IP \fB\-finline\-limit=\fR\fIn\fR 4
.IX Item "-finline-limit=n"
به‌طور پیش‌فرض، GCC اندازهٔ توابعی را که می‌توانند درون‌خطی شوند محدود می‌کند. این پرچم امکان کنترل کلی این محدودیت را فراهم می‌آورد. \fIn\fR اندازهٔ توابعی است که می‌توانند بر حسب تعداد شبه‌دستورالعمل‌ها درون‌خطی شوند.
.Sp
درون‌خطی‌سازی در واقع توسط تعدادی از پارامترهای داخلی کنترل می‌شود که در راهنمای داخلی GCC (GCC Internals) مستند شده‌اند و معمولاً نباید مستقیماً تنظیم شوند.
.Sp
\&\fIنکته:\fR ممکن است هیچ مقداری برای \fB\-finline\-limit\fR وجود نداشته باشد که منجر به رفتار پیش‌فرض شود.
.Sp
\&\fIنکته:\fR شبه‌دستورالعمل در این زمینهٔ خاص، نمایانگر معیاری انتزاعی از اندازهٔ تابع است. این معیار به‌هیچ‌وجه بیانگر تعداد دستورالعمل‌های اسمبلی نیست و از این رو معنای دقیق آن ممکن است از یک نسخه به نسخهٔ دیگر تغییر کند.
.IP \fB\-fno\-keep\-inline\-dllexport\fR 4
.IX Item "-fno-keep-inline-dllexport"
این یک نسخهٔ دقیق‌تر از \fB\-fkeep\-inline\-functions\fR است که فقط برای توابعی اعمال می‌شود که با استفاده از مشخصه یا declspec با مقدار \f(CW\*(C`dllexport\*(C'\fR اعلان شده‌اند.
.IP \fB\-fkeep\-inline\-functions\fR 4
.IX Item "-fkeep-inline-functions"
در C، توابع \f(CW\*(C`static\*(C'\fR را که به‌صورت \f(CW\*(C`inline\*(C'\fR اعلان شده‌اند، حتی در صورتی که در تمام فراخواننده‌هایشان درون‌خطی شده باشند، در فایل شیء (object file) درج می‌کند. این گزینه بر توابعی که از پسوند \f(CW\*(C`extern inline\*(C'\fR در GNU C90 استفاده می‌کنند تأثیری ندارد. در ++C، تمام توابع درون‌خطی را بدون استثنا در فایل شیء درج می‌کند.
.IP \fB\-fkeep\-static\-functions\fR 4
.IX Item "-fkeep-static-functions"
درج توابع \f(CW\*(C`static\*(C'\fR در فایل شیء، حتی اگر تابع هرگز استفاده نشده باشد.
.IP \fB\-fkeep\-static\-consts\fR 4
.IX Item "-fkeep-static-consts"
درج متغیرهای اعلان‌شده به‌صورت \f(CW\*(C`static const\*(C'\fR در خروجی هنگامی که بهینه‌سازی غیرفعال است، حتی اگر به متغیرها ارجاعی داده نشده باشد.
.Sp
کامپایلر GCC این گزینه را به‌طور پیش‌فرض فعال می‌کند. اگر می‌خواهید کامپایلر را بدون توجه به فعال بودن یا نبودن بهینه‌سازی، وادار به بررسی ارجاع داده شدن به متغیر کنید، از گزینهٔ \fB\-fno\-keep\-static\-consts\fR استفاده نمایید.
.IP \fB\-fmerge\-constants\fR 4
.IX Item "-fmerge-constants"
تلاش برای ادغام مقادیر ثابت یکسان (ثوابت رشته‌ای و ثوابت ممیز شناور) در میان واحدهای کامپایل مختلف.
.Sp
این گزینه در صورت پشتیبانی اسمبلر و پیونددهنده (linker)، در کامپایل بهینه‌سازی‌شده پیش‌فرض است. برای جلوگیری از این رفتار از \fB\-fno\-merge\-constants\fR استفاده کنید.
.Sp
در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود.
.IP \fB\-fmerge\-all\-constants\fR 4
.IX Item "-fmerge-all-constants"
تلاش برای ادغام ثوابت یکسان و متغیرهای یکسان.
.Sp
این گزینه متضمن گزینهٔ \fB\-fmerge\-constants\fR نیز هست. افزون بر \fB\-fmerge\-constants\fR، این گزینه حتی مواردی چون آرایه‌های مقداردهی‌شده با مقادیر ثابت یا متغیرهای ثابت مقداردهی‌شده با انواع صحیح یا ممیز شناور را نیز در نظر می‌گیرد. زبان‌هایی مانند C یا ++C ملزم می‌دانند که هر متغیر، از جمله نمونه‌های متعدد از یک متغیر یکسان در فراخوانی‌های بازگشتی، مکان‌های حافظهٔ مجزایی داشته باشند؛ بنابراین استفاده از این گزینه منجر به رفتاری مغایر با استانداردهای این زبان‌ها می‌شود.
.IP \fB\-fmodulo\-sched\fR 4
.IX Item "-fmodulo-sched"
اجرای زمان‌بندی مدولوی نوسانی (swing modulo scheduling) بلافاصله پیش از اولین گذر زمان‌بندی. این گذر درونی‌ترین حلقه‌ها را بررسی کرده و دستورالعمل‌های آن‌ها را با ایجاد هم‌پوشانی میان تکرارهای مختلف بازآرایی می‌کند.
.IP \fB\-fmodulo\-sched\-allow\-regmoves\fR 4
.IX Item "-fmodulo-sched-allow-regmoves"
اجرای زمان‌بندی مدولوی تهاجمی‌تر مبتنی بر SMS همراه با مجاز بودن جابه‌جایی ثبات‌ها (register moves). با فعال کردن این پرچم، برخی یال‌های پادوابستگی (anti-dependences) حذف می‌شوند که منجر به ایجاد جابه‌جایی‌های ثبات بر پایهٔ تحلیل بازهٔ حیات (life-range analysis) می‌گردد. این گزینه تنها در صورت فعال بودن \fB\-fmodulo\-sched\fR مؤثر است.
.IP \fB\-fno\-branch\-count\-reg\fR 4
.IX Item "-fno-branch-count-reg"
غیرفعال کردن گذر بهینه‌سازی که فرصت‌های استفاده از دستورالعمل‌های «کاهش و انشعاب» را روی ثبات شمارشگر، به جای توالی دستورالعمل‌هایی که یک ثبات را کاهش داده، آن را با صفر مقایسه می‌کنند و سپس بر اساس نتیجه انشعاب می‌یابند، جستجو می‌کند. این گزینه فقط در معماری‌هایی که از چنین دستورالعمل‌هایی پشتیبانی می‌کنند، شامل x86، PowerPC، IA\-64 و S/390 معنا دارد. توجه داشته باشید که گزینهٔ \fB\-fno\-branch\-count\-reg\fR دستورالعمل‌های کاهش و انشعاب تولیدشده توسط سایر گذرهای بهینه‌سازی را از جریان دستورالعمل‌ها حذف نمی‌کند.
.Sp
پیش‌فرض در \fB\-O1\fR و بالاتر، به جز \fB\-Og\fR، گزینهٔ \fB\-fbranch\-count\-reg\fR است.
.IP \fB\-fno\-function\-cse\fR 4
.IX Item "-fno-function-cse"
آدرس توابع را در ثبات‌ها قرار ندهد؛ کاری کند که هر دستورالعملی که یک تابع ثابت را فراخوانی می‌کند، آدرس تابع را به‌صراحت شامل شود.
.Sp
این گزینه منجر به تولید کدی با کارایی کمتر می‌شود، اما ممکن است برخی ترفندهای خاص که خروجی اسمبلی را تغییر می‌دهند، در صورت استفاده نشدن از این گزینه با بهینه‌سازی‌های صورت‌گرفته دچار اختلال شوند.
.Sp
پیش‌فرض \fB\-ffunction\-cse\fR است.
.IP \fB\-ffuse\-ops\-with\-volatile\-access\fR 4
.IX Item "-ffuse-ops-with-volatile-access"
اجازه دادن به بهینه‌سازی محدود عملیات با دسترسی حافظهٔ فرار (volatile) زمانی که انجام این کار معناشناسی توصیف‌شده را تغییر ندهد.
.Sp
پیش‌فرض \fB\-ffuse\-ops\-with\-volatile\-access\fR است.
.IP \fB\-fno\-zero\-initialized\-in\-bss\fR 4
.IX Item "-fno-zero-initialized-in-bss"
اگر معماری مقصد از بخش BSS پشتیبانی کند، GCC به‌طور پیش‌فرض متغیرهایی را که با صفر مقداردهی اولیه شده‌اند در بخش BSS قرار می‌دهد. این کار می‌تواند فضا را در کد حاصل صرفه‌جویی کند.
.Sp
این گزینه این رفتار را غیرفعال می‌کند زیرا برخی برنامه‌ها صراحتاً به قرار گرفتن متغیرها در بخش data وابسته هستند؛ به عنوان مثال، تا فایل اجرایی حاصل بتواند ابتدای آن بخش را پیدا کرده و/یا بر اساس آن فرضیاتی داشته باشد.
.Sp
پیش‌فرض \fB\-fzero\-initialized\-in\-bss\fR است، مگر در زبان Ada.
.IP \fB\-fthread\-jumps\fR 4
.IX Item "-fthread-jumps"
انجام بهینه‌سازی‌هایی که بررسی می‌کنند آیا یک پرش به مکانی منشعب می‌شود که مقایسهٔ دیگری دربرگرفته‌شده توسط مقایسهٔ اول در آن یافت می‌شود یا خیر. در این صورت، انشعاب اول بسته به اینکه شرط درست یا نادرست باشد، به مقصد انشعاب دوم یا نقطه‌ای بلافاصله پس از آن تغییر مسیر می‌یابد.
.Sp
در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود..IP \fB\-fsplit\-wide\-types\fR 4
.IX Item "-fsplit-wide-types"
هنگام استفاده از نوع داده‌ای که چندین ثبات را اشغال می‌کند، مانند \f(CW\*(C`long
long\*(C'\fR در سامانه‌های ۳۲\-بیتی، ثبات‌ها را تفکیک کرده و آن‌ها را به طور مستقل
تخصیص می‌دهد. این کار معمولاً برای این نوع داده‌ها کد بهتری تولید می‌کند، اما ممکن
است اشکال‌زدایی را دشوارتر سازد.
.Sp
در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR و
\&\fB\-Os\fR فعال می‌شود.
.IP \fB\-fsplit\-wide\-types\-early\fR 4
.IX Item "-fsplit-wide-types-early"
نوع‌های عریض را به جای مراحل نهایی، در مراحل اولیه به طور کامل تفکیک می‌کند.
این گزینه تا زمانی که \fB\-fsplit\-wide\-types\fR فعال نباشد، هیچ اثری ندارد.
.Sp
این ویژگی در برخی معماری‌های مقصد، پیش‌فرض است.
.IP \fB\-fcse\-follow\-jumps\fR 4
.IX Item "-fcse-follow-jumps"
در حذف زیرعبارت‌های مشترک (CSE)، دستورهای پرش را هنگامی که مقصد پرش از هیچ
مسیر دیگری در دسترس نباشد، پیمایش می‌کند. برای نمونه، هنگامی که CSE با دستور
\f(CW\*(C`if\*(C'\fR دارای عبارت \&\f(CW\*(C`else\*(C'\fR مواجه می‌شود، در صورت
نادرست بودن شرط بررسی‌شده، پرش را دنبال می‌کند.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود.
.IP \fB\-fcse\-skip\-blocks\fR 4
.IX Item "-fcse-skip-blocks"
این گزینه مشابه \fB\-fcse\-follow\-jumps\fR است، اما سبب می‌شود CSE پرش‌هایی
را دنبال کند که به طور شرطی از روی بلوک‌ها رد می‌شوند. هنگامی که CSE با یک دستور
سادهٔ \f(CW\*(C`if\*(C'\fR بدون عبارت else مواجه شود، \&\fB\-fcse\-skip\-blocks\fR
باعث می‌شود CSE پرش به بعد از بدنهٔ \f(CW\*(C`if\*(C'\fR را دنبال نماید.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود.
.IP \fB\-frerun\-cse\-after\-loop\fR 4
.IX Item "-frerun-cse-after-loop"
اجرای دوبارهٔ حذف زیرعبارت‌های مشترک پس از انجام بهینه‌سازی‌های حلقه.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود.
.IP \fB\-fgcse\fR 4
.IX Item "-fgcse"
یک گذر حذف سراسری زیرعبارت‌های مشترک (GCSE) انجام می‌دهد.
این گذر همچنین انتشار سراسری مقادیر ثابت و رونوشت‌ها را انجام می‌دهد.
.Sp
\&\fIنکته:\fR هنگام کامپایل برنامه‌ای که از دستورات پرش محاسباتی (computed gotos، یکی از
افزونه‌های GCC) استفاده می‌کند، در صورت غیرفعال کردن گذر حذف سراسری زیرعبارت‌های
مشترک با افزودن \&\fB\-fno\-gcse\fR به خط فرمان، ممکن است کارایی زمان اجرای
بهتری حاصل شود.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود.
.IP \fB\-fgcse\-lm\fR 4
.IX Item "-fgcse-lm"
هنگامی که \fB\-fgcse\-lm\fR فعال باشد، حذف سراسری زیرعبارت‌های مشترک تلاش می‌کند
بارگذاری‌هایی (loads) را که تنها توسط ذخیره‌سازی‌های خودشان باطل می‌شوند، جابه‌جا کند.
این کار امکان می‌دهد تا یک حلقه شامل توالی بارگذاری/ذخیره‌سازی به یک بارگذاری خارج
از حلقه و یک رونوشت/ذخیره‌سازی درون حلقه تبدیل شود.
.Sp
هنگام فعال بودن \fB\-fgcse\fR به صورت پیش‌فرض فعال است.
.IP \fB\-fgcse\-sm\fR 4
.IX Item "-fgcse-sm"
هنگامی که \fB\-fgcse\-sm\fR فعال باشد، یک گذر انتقال ذخیره‌سازی (store motion)
پس از حذف سراسری زیرعبارت‌های مشترک اجرا می‌شود. این گذر تلاش می‌کند ذخیره‌سازی‌ها
را به خارج از حلقه‌ها منتقل کند. در صورت استفاده همراه با \fB\-fgcse\-lm\fR،
حلقه‌های حاوی توالی بارگذاری/ذخیره‌سازی را می‌توان به یک بارگذاری پیش از حلقه و یک
ذخیره‌سازی پس از حلقه تبدیل کرد.
.Sp
در هیچ سطح بهینه‌سازی به طور خودکار فعال نیست.
.IP \fB\-fgcse\-las\fR 4
.IX Item "-fgcse-las"
هنگامی که \fB\-fgcse\-las\fR فعال باشد، گذر حذف سراسری زیرعبارت‌های مشترک،
بارگذاری‌های زائدی را که پس از ذخیره‌سازی در همان مکان حافظه رخ می‌دهند، حذف
می‌کند (هم افزونگی‌های جزئی و هم کامل).
.Sp
در هیچ سطح بهینه‌سازی به طور خودکار فعال نیست.
.IP \fB\-fgcse\-after\-reload\fR 4
.IX Item "-fgcse-after-reload"
هنگامی که \fB\-fgcse\-after\-reload\fR فعال باشد، یک گذر حذف بارگذاری‌های
زائد پس از مرحلهٔ reload انجام می‌شود. هدف این گذر، پاک‌سازی سرریزهای
(spilling) زائد به حافظه است.
.Sp
توسط \fB\-O3\fR، \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-faggressive\-loop\-optimizations\fR 4
.IX Item "-faggressive-loop-optimizations"
این گزینه به بهینه‌ساز حلقه اعلام می‌کند که برای به دست آوردن حدود تعداد تکرارهای یک
حلقه، از محدودیت‌های زبان برنامه‌نویسی استفاده کند. با این فرض که کد حلقه با رفتارهای
تعریف‌نشده، مانند سرریز اعداد صحیح علامت‌دار یا دسترسی خارج از محدودهٔ آرایه‌ها
مواجه نمی‌شود. حدود تکرارهای حلقه برای هدایت باز کردن حلقه (loop unrolling)،
پوسته‌کنی حلقه (loop peeling) و بهینه‌سازی‌های آزمون خروج از حلقه به کار می‌رود.
این گزینه به صورت پیش‌فرض فعال است.
.IP \fB\-funconstrained\-commons\fR 4
.IX Item "-funconstrained-commons"
این گزینه به کامپایلر اعلام می‌کند متغیرهای اعلان‌شده در بلوک‌های مشترک (مانند common
در Fortran) ممکن است بعداً با آرایه‌های دنباله‌دار طولانی‌تر جایگزین شوند. این امر مانع
از انجام برخی بهینه‌سازی‌های وابسته به آگاهی از حدود آرایه می‌شود.
.IP \fB\-fcrossjumping\fR 4
.IX Item "-fcrossjumping"
تبدیل پرش متقاطع (cross\-jumping) را انجام می‌دهد.
این تبدیل کدهای یکسان را یکپارچه کرده و اندازهٔ کد را کاهش می‌دهد. عملکرد کد
حاصل ممکن است نسبت به حالت بدون پرش متقاطع بهتر شده یا تفاوتی نکند.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود.
.IP \fB\-fauto\-inc\-dec\fR 4
.IX Item "-fauto-inc-dec"
افزایش یا کاهش آدرس‌ها را با دسترسی‌های حافظه ترکیب می‌کند.
این گذر همواره در معماری‌هایی که فاقد دستورالعمل‌های سخت‌افزاری پشتیبانی‌کننده از
این قابلیت هستند، نادیده گرفته می‌شود. در سطوح \fB\-O1\fR و بالاتر روی
معماری‌های دارای این پشتیبانی به صورت پیش‌فرض فعال است.
.IP \fB\-fdce\fR 4
.IX Item "-fdce"
حذف کد مرده (DCE) را روی RTL انجام می‌دهد.
به طور پیش‌فرض در سطوح \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-fdse\fR 4
.IX Item "-fdse"
حذف ذخیره‌سازی مرده (DSE) را روی RTL انجام می‌دهد.
به طور پیش‌فرض در سطوح \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-fif\-conversion\fR 4
.IX Item "-fif-conversion"
تلاش می‌کند پرش‌های شرطی را به معادل‌های بدون انشعاب تبدیل نماید. این تبدیل شامل
استفاده از دستورالعمل‌های جابه‌جایی شرطی، min، max، تنظیم پرچم‌ها و دستورالعمل‌های
abs به همراه ترفندهای محاسباتی استاندارد است. استفاده از اجرای شرطی روی تراشه‌هایی
که از آن پشتیبانی می‌کنند، توسط گزینهٔ \fB\-fif\-conversion2\fR کنترل می‌شود.
.Sp
در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود، اما
با \fB\-Og\fR فعال نیست.
.IP \fB\-fif\-conversion2\fR 4
.IX Item "-fif-conversion2"
برای تبدیل پرش‌های شرطی به معادل‌های بدون انشعاب، از اجرای شرطی (در صورت در
دسترس بودن در پردازنده) استفاده می‌کند.
.Sp
در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود، اما
با \fB\-Og\fR فعال نیست.
.IP \fB\-fdeclone\-ctor\-dtor\fR 4
.IX Item "-fdeclone-ctor-dtor"
استاندارد C++ ABI به چندین نقطهٔ ورود برای سازنده‌ها و تخریب‌کننده‌ها نیاز دارد: یکی برای
زیرشیء پایه، یکی برای شیء کامل، و یکی برای تخریب‌کنندهٔ مجازی که پس از آن
\f(CWoperator delete\fR را فراخوانی می‌کند. برای ساختارهای وراثتی با پایه‌های مجازی،
حالت‌های پایه و کامل رونوشت یکدیگر (clone) هستند که به معنای وجود دو نسخه از تابع
است. با فعال کردن این گزینه، حالت‌های پایه و کامل به thunkهایی تبدیل می‌شوند که یک
پیاده‌سازی مشترک را فراخوانی می‌کنند.
.Sp
توسط \fB\-Os\fR فعال می‌شود.
.IP \fB\-fdelete\-null\-pointer\-checks\fR 4
.IX Item "-fdelete-null-pointer-checks"
فرض را بر این می‌گذارد که برنامه‌ها نمی‌توانند با اطمینان اشاره‌گرهای خالی (null) را
دی‌رفرنس (dereference) کنند، و هیچ عنصر کد یا داده‌ای در آدرس صفر قرار ندارد.
این گزینه بهینه‌سازی‌های سادهٔ تجمیع مقادیر ثابت را در همهٔ سطوح بهینه‌سازی فعال
می‌سازد. همچنین، سایر گذرهای بهینه‌سازی در GCC از این پرچم برای کنترل تحلیل‌های
سراسری جریان داده بهره می‌برند تا بررسی‌های بیهوده برای اشاره‌گرهای null را حذف
کنند؛ این تحلیل‌ها بر این پایه‌اند که دسترسی به آدرس صفر حافظه همواره به یک تله (trap)
منجر می‌شود، بنابراین چنانچه اشاره‌گری پس از دی‌رفرنس شدن بررسی شود، نمی‌تواند null باشد.
.Sp
توجه داشته باشید که در برخی محیط‌ها این فرض صادق نیست. برای برنامه‌هایی که به آن رفتار
وابسته‌اند، از گزینهٔ \fB\-fno\-delete\-null\-pointer\-checks\fR برای غیرفعال کردن این
بهینه‌سازی استفاده کنید.
.Sp
این گزینه به صورت پیش‌فرض در اکثر معماری‌های مقصد فعال است.
روی AVR و MSP430، این گزینه به طور کامل غیرفعال است.
.Sp
گذرهایی که از اطلاعات جریان داده استفاده می‌کنند، به صورت مستقل در سطوح بهینه‌سازی
مختلف فعال می‌شوند.
.IP \fB\-fdevirtualize\fR 4
.IX Item "-fdevirtualize"
تلاش می‌کند فراخوانی‌های توابع مجازی را به فراخوانی‌های مستقیم تبدیل کند. این عملیات
هم درون یک تابع و هم بین‌تابعی به عنوان بخشی از درون‌خط‌سازی غیرمستقیم
(\fB\-findirect\-inlining\fR) و انتشار بین‌تابعی مقادیر ثابت (\fB\-fipa\-cp\fR) انجام
می‌شود.
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود.
.IP \fB\-fdevirtualize\-speculatively\fR 4
.IX Item "-fdevirtualize-speculatively"
تلاش می‌کند فراخوانی توابع مجازی را به فراخوانی‌های مستقیم حدسی (speculative)
تبدیل کند. بر اساس تحلیل گراف وراثت نوع، برای یک فراخوانی معین، مجموعه‌ای از
مقاصد احتمالی مشخص می‌شود. اگر این مجموعه کوچک باشد (ترجیحاً دارای اندازهٔ ۱)،
فراخوانی به یک عبارت شرطی تبدیل می‌شود که بین فراخوانی مستقیم و غیرمستقیم تصمیم
می‌گیرد. فراخوانی‌های حدسی بهینه‌سازی‌های بیشتری مانند درون‌خط‌سازی را ممکن می‌سازند.
چنانچه پس از بهینه‌سازی‌های بعدی بدون فایده تشخیص داده شوند، مجدداً به ساختار اصلی
خود بازگردانده می‌شوند.
.IP \fB\-fdevirtualize\-at\-ltrans\fR 4
.IX Item "-fdevirtualize-at-ltrans"
هنگام اجرای بهینه‌ساز زمان پیوند در حالت تبدیلات محلی، داده‌های اضافی مورد نیاز برای
تبدیل تهاجمی توابع مجازی را ارسال می‌کند. این گزینه امکان تبدیل توابع مجازی بیشتری را
فراهم می‌سازد، اما حجم داده‌های جابه‌جاشده را به طور چشمگیری افزایش می‌دهد. به همین
دلیل به صورت پیش‌فرض غیرفعال است..IP \fB\-fexpensive\-optimizations\fR 4
.IX Item "-fexpensive-optimizations"
انجام تعدادی بهینه‌سازی جزئی که نسبتاً پرهزینه‌اند.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود.
.IP \fB\-fext\-dce\fR 4
.IX Item "-fext-dce"
.PD 0
.IP \fB\-fno\-ext\-dce\fR 4
.IX Item "-fno-ext-dce"
.PD
انجام حذف کدهای مرده (dead code elimination) روی بسط‌های صفر و علامت، همراه با تحلیل جریان دادهٔ ویژه.
.IP \fB\-free\fR 4
.IX Item "-free"
تلاش برای حذف دستورالعمل‌های بسط تکراری. این گزینه به‌ویژه برای معماری x86\-64 مفید است، که پس از نوشتن در نیمهٔ پایینی ۳۲ بیتی ثبات‌های ۶۴ بیتی، به طور ضمنی آن‌ها را با صفر بسط می‌دهد.
.Sp
برای Alpha، AArch64، LoongArch، PowerPC، RISC\-V، SPARC، h83000 و x86 در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود.
.IP \fB\-fno\-lifetime\-dse\fR 4
.IX Item "-fno-lifetime-dse"
در ++C مقدار یک شیء تنها تحت تأثیر تغییرات درون طول عمر آن قرار می‌گیرد: هنگامی که سازنده (constructor) شروع می‌شود، شیء مقداری نامشخص دارد و هرگونه تغییر در طول عمر شیء، پس از تخریب آن مرده به شمار می‌رود. به طور معمول، بهینه‌سازی حذف ذخیره‌سازی‌های مرده (dead store elimination) از این رفتار بهره می‌برد؛ اگر کد شما به ماندگاری داده‌های شیء فراتر از طول عمر آن وابسته است، می‌توانید از این پرچم برای غیرفعال کردن این بهینه‌سازی استفاده کنید. برای حفظ ذخیره‌سازی‌ها پیش از شروع سازنده (مثلاً به این دلیل که operator new شما حافظهٔ شیء را پاک می‌کند) و در عین حال مرده تلقی کردن شیء پس از نابودگر (destructor)، می‌توانید از \fB\-flifetime\-dse=1\fR استفاده کنید. رفتار پیش‌فرض را می‌توان به طور صریح با \fB\-flifetime\-dse=2\fR انتخاب کرد.
\&\fB\-flifetime\-dse=0\fR معادل با \fB\-fno\-lifetime\-dse\fR است.
.IP \fB\-flive\-range\-shrinkage\fR 4
.IX Item "-flive-range-shrinkage"
تلاش برای کاهش فشار ثبات‌ها از طریق جمع کردن بازهٔ حیات ثبات (live range shrinkage). این گزینه برای پردازنده‌های سریعی که مجموعه‌ثبات‌های کوچک یا متوسط دارند مفید است.
.IP \fB\-fira\-algorithm=\fR\fIalgorithm\fR 4
.IX Item "-fira-algorithm=algorithm"
استفاده از الگوریتم رنگ‌آمیزی مشخص‌شده برای تخصیص‌دهندهٔ یکپارچهٔ ثبات (IRA). آرگومان \fIalgorithm\fR می‌تواند \fBpriority\fR باشد که رنگ‌آمیزی اولویتی Chow\*(Aqs را مشخص می‌کند، یا \fBCB\fR باشد که رنگ‌آمیزی Chaitin\-Briggs را مشخص می‌کند. رنگ‌آمیزی Chaitin\-Briggs برای همهٔ معماری‌ها پیاده‌سازی نشده است، اما برای مقصدهایی که از آن پشتیبانی می‌کنند به دلیل تولید کد بهتر، پیش‌فرض است.
.IP \fB\-fira\-region=\fR\fIregion\fR 4
.IX Item "-fira-region=region"
استفاده از ناحیه‌های مشخص‌شده برای تخصیص‌دهندهٔ یکپارچهٔ ثبات. آرگومان \&\fIregion\fR باید یکی از موارد زیر باشد:
.RS 4
.IP \fBall\fR 4
.IX Item "all"
استفاده از تمام حلقه‌ها به عنوان ناحیه‌های تخصیص ثبات.
این مقدار می‌تواند بهترین نتایج را برای ماشین‌هایی با مجموعه ثبات‌های کوچک و/یا نامنظم ارائه دهد.
.IP \fBmixed\fR 4
.IX Item "mixed"
استفاده از تمام حلقه‌ها به‌جز حلقه‌هایی با فشار ثبات کم به عنوان ناحیه. این مقدار معمولاً در بیشتر موارد و برای اکثر معماری‌ها بهترین نتایج را ارائه می‌دهد، و هنگام کامپایل با بهینه‌سازی سرعت (\fB\-O\fR، \fB\-O2\fR، ...) به طور پیش‌فرض فعال است.
.IP \fBone\fR 4
.IX Item "one"
استفاده از تمام توابع به عنوان یک ناحیهٔ واحد.
این گزینه معمولاً منجر به کمترین اندازهٔ کد می‌شود و به طور پیش‌فرض برای \&\fB\-Os\fR یا \fB\-O0\fR فعال است.
.RE
.RS 4
.RE
.IP \fB\-fira\-hoist\-pressure\fR 4
.IX Item "-fira-hoist-pressure"
استفاده از IRA برای ارزیابی فشار ثبات در مرحلهٔ برکشیدن کد (code hoisting) به منظور تصمیم‌گیری برای برکشیدن عبارات. این گزینه معمولاً منجر به کد کوچک‌تری می‌شود، اما می‌تواند سرعت کامپایلر را کاهش دهد.
.Sp
این گزینه در سطح \fB\-Os\fR برای تمامی مقصدها فعال است.
.IP \fB\-fira\-loop\-pressure\fR 4
.IX Item "-fira-loop-pressure"
استفاده از IRA برای ارزیابی فشار ثبات در حلقه‌ها جهت تصمیم‌گیری در انتقال ناورداهای حلقه (loop invariants). این گزینه معمولاً در ماشین‌هایی با فایل‌های ثبات بزرگ (۳۲ ثبات یا بیشتر) منجر به تولید کدی سریع‌تر و کوچک‌تر می‌شود، اما می‌تواند سرعت کامپایلر را کاهش دهد.
.Sp
این گزینه در سطح \fB\-O3\fR برای برخی از مقصدها فعال است.
.IP \fB\-fno\-ira\-share\-save\-slots\fR 4
.IX Item "-fno-ira-share-save-slots"
غیرفعال کردن اشتراک‌گذاری خانه‌های پشته (stack slots) برای ذخیرهٔ ثبات‌های سخت‌افزاریِ تغییریافته در فراخوانی که در طول یک فراخوانی معتبر می‌مانند. هر ثبات سخت‌افزاری یک خانهٔ پشتهٔ جداگانه دریافت می‌کند و در نتیجه قاب‌های پشتهٔ توابع بزرگ‌تر می‌شوند.
.IP \fB\-fno\-ira\-share\-spill\-slots\fR 4
.IX Item "-fno-ira-share-spill-slots"
غیرفعال کردن اشتراک‌گذاری خانه‌های پشتهٔ تخصیص‌یافته به شبه‌ثبات‌ها (pseudo\-registers). هر شبه‌ثباتی که ثبات سخت‌افزاری دریافت نکند، یک خانهٔ پشتهٔ جداگانه می‌گیرد و در نتیجه قاب‌های پشتهٔ توابع بزرگ‌تر می‌شوند.
.IP \fB\-flra\-remat\fR 4
.IX Item "-flra-remat"
فعال‌سازی بازتولید (rematerialization) حساس به گراف جریان کنترل (CFG) در LRA. به‌جای بارگذاری مقادیر شبه‌ثبات‌های سرریز‌شده (spilled)، در صورتی که مقرون‌به‌صرفه باشد LRA سعی می‌کند مقادیر را دوباره بازتولید (محاسبهٔ مجدد) کند.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود.
.IP \fB\-fdelayed\-branch\fR 4
.IX Item "-fdelayed-branch"
در صورت پشتیبانی در ماشین مقصد، تلاش برای بازآرایی دستورالعمل‌ها جهت بهره‌گیری از شکاف‌های خالی موجود پس از دستورالعمل‌های انشعاب با تأخیر (delayed branch).
.Sp
در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود، اما در \fB\-Og\fR فعال نیست.
.IP \fB\-fschedule\-insns\fR 4
.IX Item "-fschedule-insns"
در صورت پشتیبانی در ماشین مقصد، تلاش برای بازآرایی دستورالعمل‌ها جهت حذف توقف‌های اجرایی ناشی از در دسترس نبودن داده‌های مورد نیاز. این کار با اجازه دادن به صدور سایر دستورالعمل‌ها تا زمان آماده شدن نتیجهٔ دستور بارگذاری یا ممیز شناور، به ماشین‌هایی که دستورالعمل‌های بارگذاری حافظه یا ممیز شناور کُند دارند کمک می‌کند.
.Sp
به طور معمول در سطوح بهینه‌سازی \fB\-O2\fR و \fB\-O3\fR فعال است. با این حال، بسیاری از مقصدها این رفتار را نادیده می‌گیرند. به عنوان مثال، در x86 در تمام سطوح غیرفعال است، در حالی که در AArch64 فقط در سطح \fB\-O3\fR فعال می‌شود.
.IP \fB\-fschedule\-insns2\fR 4
.IX Item "-fschedule-insns2"
مشابه با \fB\-fschedule\-insns\fR، اما درخواست یک مرحلهٔ اضافی برای زمان‌بندی دستورالعمل‌ها پس از انجام تخصیص ثبات را دارد. این گزینه به‌ویژه در ماشین‌هایی با تعداد نسبتاً کم ثبات و در شرایطی که دستورالعمل‌های بارگذاری حافظه بیش از یک چرخه زمان می‌برند، بسیار مفید است.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود.
.IP \fB\-fno\-sched\-interblock\fR 4
.IX Item "-fno-sched-interblock"
غیرفعال کردن زمان‌بندی دستورالعمل‌ها میان بلوک‌های پایه، که معمولاً هنگام زمان‌بندی پیش از تخصیص ثبات، یعنی با \fB\-fschedule\-insns\fR یا در \fB\-O2\fR و بالاتر فعال است.
.IP \fB\-fno\-sched\-spec\fR 4
.IX Item "-fno-sched-spec"
غیرفعال کردن جابه‌جایی حدسی (speculative motion) دستورالعمل‌های غیربارگذاری، که معمولاً هنگام زمان‌بندی پیش از تخصیص ثبات، یعنی با \fB\-fschedule\-insns\fR یا در \fB\-O2\fR و بالاتر فعال است.
.IP \fB\-fsched\-pressure\fR 4
.IX Item "-fsched-pressure"
فعال کردن زمان‌بندی دستورالعمل‌های حساس به فشار ثبات پیش از تخصیص ثبات. این گزینه تنها زمانی کاربرد دارد که زمان‌بندی پیش از تخصیص ثبات فعال باشد، یعنی با \fB\-fschedule\-insns\fR یا در \&\fB\-O2\fR و بالاتر. استفاده از این گزینه می‌تواند با جلوگیری از افزایش فشار ثبات به بیش از تعداد ثبات‌های سخت‌افزاری موجود و جلوگیری از سرریزهای بعدی در تخصیص ثبات، کد تولیدشده را بهبود بخشیده و حجم آن را کاهش دهد.
.IP \fB\-fsched\-spec\-load\fR 4
.IX Item "-fsched-spec-load"
اجازه دادن به جابه‌جایی حدسی برخی از دستورالعمل‌های بارگذاری. این گزینه تنها زمانی کاربرد دارد که زمان‌بندی پیش از تخصیص ثبات فعال باشد، یعنی با \&\fB\-fschedule\-insns\fR یا در \fB\-O2\fR و بالاتر.
.IP \fB\-fsched\-spec\-load\-dangerous\fR 4
.IX Item "-fsched-spec-load-dangerous"
اجازه دادن به جابه‌جایی حدسی تعداد بیشتری از دستورالعمل‌های بارگذاری. این گزینه تنها زمانی کاربرد دارد که زمان‌بندی پیش از تخصیص ثبات فعال باشد، یعنی با \&\fB\-fschedule\-insns\fR یا در \fB\-O2\fR و بالاتر.
.IP \fB\-fsched\-stalled\-insns\fR 4
.IX Item "-fsched-stalled-insns"
.PD 0
.IP \fB\-fsched\-stalled\-insns=\fR\fIn\fR 4
.IX Item "-fsched-stalled-insns=n"
.PD
تعیین می‌کند در طول مرحلهٔ دوم زمان‌بندی، چه تعداد دستورالعمل (در صورت وجود) می‌توانند پیش از موعد از صف دستورالعمل‌های متوقف‌شده به فهرست آماده منتقل شوند. \&\fB\-fno\-sched\-stalled\-insns\fR به این معنی است که هیچ دستورالعملی پیش از موعد منتقل نمی‌شود، و \fB\-fsched\-stalled\-insns=0\fR یعنی هیچ محدودیتی برای تعداد دستورالعمل‌های در صف که می‌توانند پیش از موعد منتقل شوند وجود ندارد. \&\fB\-fsched\-stalled\-insns\fR بدون مقدار، معادل با \&\fB\-fsched\-stalled\-insns=1\fR است.
.IP \fB\-fsched\-stalled\-insns\-dep\fR 4
.IX Item "-fsched-stalled-insns-dep"
.PD 0
.IP \fB\-fsched\-stalled\-insns\-dep=\fR\fIn\fR 4
.IX Item "-fsched-stalled-insns-dep=n".PD
مشخص می‌کند که چه تعداد گروه دستورالعمل (چرخه) برای وابستگی به یک دستورالعمل معلق (stalled) که نامزد حذف زودهنگام از صف دستورالعمل‌های معلق است، بررسی شوند. این گزینه تنها در طول گذر دوم زمان‌بندی، و تنها در صورتی که \fB\-fsched\-stalled\-insns\fR استفاده شده باشد، اثرگذار است.
\&\fB\-fno\-sched\-stalled\-insns\-dep\fR معادل با
\&\fB\-fsched\-stalled\-insns\-dep=0\fR است.
\&\fB\-fsched\-stalled\-insns\-dep\fR بدون مقدار معادل با
\&\fB\-fsched\-stalled\-insns\-dep=1\fR است.
.IP \fB\-fsched2\-use\-superblocks\fR 4
.IX Item "-fsched2-use-superblocks"
هنگام زمان‌بندی پس از تخصیص ثبات، از زمان‌بندی ابربلوک (superblock scheduling) استفاده می‌کند.
این کار اجازه جابه‌جایی در میان مرزهای بلوک‌های پایه‌ای را می‌دهد که منجر به زمان‌بندی‌های سریع‌تر می‌شود. این گزینه آزمایشی است، چرا که تمام توصیف‌های ماشین استفاده‌شده توسط GCC پردازنده را آن‌قدر دقیق مدل‌سازی نمی‌کنند که از نتایج غیرقابل‌اطمینان این الگوریتم جلوگیری شود.
.Sp
این گزینه تنها هنگام زمان‌بندی پس از تخصیص ثبات معنا پیدا می‌کند، یعنی همراه با
\&\fB\-fschedule\-insns2\fR یا در سطح \fB\-O2\fR یا بالاتر.
.IP \fB\-fsched\-group\-heuristic\fR 4
.IX Item "-fsched-group-heuristic"
ابتکار گروهی را در زمان‌بند فعال می‌کند. این ابتکار به دستورالعملی که به یک گروه زمان‌بندی تعلق دارد اولویت می‌دهد. این گزینه به‌طور پیش‌فرض در صورت فعال بودن زمان‌بندی فعال است، یعنی همراه با \fB\-fschedule\-insns\fR یا \fB\-fschedule\-insns2\fR یا در سطح \fB\-O2\fR یا بالاتر.
.IP \fB\-fsched\-critical\-path\-heuristic\fR 4
.IX Item "-fsched-critical-path-heuristic"
ابتکار مسیر بحرانی را در زمان‌بند فعال می‌کند. این ابتکار به دستورالعمل‌های روی مسیر بحرانی اولویت می‌دهد. این گزینه به‌طور پیش‌فرض در صورت فعال بودن زمان‌بندی فعال است، یعنی همراه با \fB\-fschedule\-insns\fR یا \fB\-fschedule\-insns2\fR یا در سطح \fB\-O2\fR یا بالاتر.
.IP \fB\-fsched\-spec\-insn\-heuristic\fR 4
.IX Item "-fsched-spec-insn-heuristic"
ابتکار دستورالعمل‌های حدسی را در زمان‌بند فعال می‌کند. این ابتکار به دستورالعمل‌های حدسی با ضعف وابستگی بیشتر اولویت می‌دهد. این گزینه به‌طور پیش‌فرض در صورت فعال بودن زمان‌بندی فعال است، یعنی همراه با \fB\-fschedule\-insns\fR یا \fB\-fschedule\-insns2\fR یا در سطح \fB\-O2\fR یا بالاتر.
.IP \fB\-fsched\-rank\-heuristic\fR 4
.IX Item "-fsched-rank-heuristic"
ابتکار رتبه را در زمان‌بند فعال می‌کند. این ابتکار به دستورالعمل متعلق به بلوک پایه‌ای با اندازه یا بسامد بزرگ‌تر اولویت می‌دهد. این گزینه به‌طور پیش‌فرض در صورت فعال بودن زمان‌بندی فعال است، یعنی همراه با \fB\-fschedule\-insns\fR یا \fB\-fschedule\-insns2\fR یا در سطح \fB\-O2\fR یا بالاتر.
.IP \fB\-fsched\-last\-insn\-heuristic\fR 4
.IX Item "-fsched-last-insn-heuristic"
ابتکار آخرین دستورالعمل را در زمان‌بند فعال می‌کند. این ابتکار به دستورالعملی که وابستگی کمتری به آخرین دستورالعمل زمان‌بندی‌شده دارد اولویت می‌دهد. این گزینه به‌طور پیش‌فرض در صورت فعال بودن زمان‌بندی فعال است، یعنی همراه با \fB\-fschedule\-insns\fR یا \fB\-fschedule\-insns2\fR یا در سطح \fB\-O2\fR یا بالاتر.
.IP \fB\-fsched\-dep\-count\-heuristic\fR 4
.IX Item "-fsched-dep-count-heuristic"
ابتکار تعداد وابسته‌ها را در زمان‌بند فعال می‌کند. این ابتکار به دستورالعملی که دستورالعمل‌های بیشتری به آن وابسته هستند اولویت می‌دهد. این گزینه به‌طور پیش‌فرض در صورت فعال بودن زمان‌بندی فعال است، یعنی همراه با \fB\-fschedule\-insns\fR یا \fB\-fschedule\-insns2\fR یا در سطح \fB\-O2\fR یا بالاتر.
.IP \fB\-fspeculatively\-call\-stored\-functions\fR 4
.IX Item "-fspeculatively-call-stored-functions"
تلاش می‌کند تا در صورتی که تمام ذخیره‌سازی‌های قابل‌مشاهده در یک فیلد ساختار تنها یک نامزد واحد را ذخیره کنند، فراخوانی‌های غیرمستقیم اشاره‌گرهای تابع را به اشاره‌گرهای بارگذاری‌شده از فیلد ساختار تبدیل کند. هنگام انجام این کار، فراخوانی به یک ساختار شرطی تبدیل می‌شود که بین فراخوانی مستقیم و فراخوانی غیرمستقیم اصلی تصمیم‌گیری می‌کند. این فراخوانی‌های حدسی اغلب بهینه‌سازی‌های بیشتری مانند درون‌خطی‌سازی (inlining) را ممکن می‌سازند. اگر پس از بهینه‌سازی‌های بعدی بی‌فایده به نظر برسند، دوباره به شکل اولیه خود بازگردانده می‌شوند.
.IP \fB\-freschedule\-modulo\-scheduled\-loops\fR 4
.IX Item "-freschedule-modulo-scheduled-loops"
زمان‌بندی پیمانه‌ای (modulo scheduling) پیش از زمان‌بندی سنتی انجام می‌شود. اگر حلقه‌ای به صورت پیمانه‌ای زمان‌بندی شود، گذرهای بعدی زمان‌بندی ممکن است زمان‌بندی آن را تغییر دهند. از این گزینه برای کنترل این رفتار استفاده کنید.
.IP \fB\-fselective\-scheduling\fR 4
.IX Item "-fselective-scheduling"
دستورالعمل‌ها را با استفاده از الگوریتم زمان‌بندی انتخابی زمان‌بندی می‌کند. زمان‌بندی انتخابی به جای گذر اول زمان‌بند اجرا می‌شود.
.IP \fB\-fselective\-scheduling2\fR 4
.IX Item "-fselective-scheduling2"
دستورالعمل‌ها را با استفاده از الگوریتم زمان‌بندی انتخابی زمان‌بندی می‌کند. زمان‌بندی انتخابی به جای گذر دوم زمان‌بند اجرا می‌شود.
.IP \fB\-fsel\-sched\-pipelining\fR 4
.IX Item "-fsel-sched-pipelining"
خط لوله نرم‌افزاری را برای درونی‌ترین حلقه‌ها در طول زمان‌بندی انتخابی فعال می‌کند. این گزینه هیچ اثری ندارد مگر اینکه یکی از گزینه‌های \fB\-fselective\-scheduling\fR یا \&\fB\-fselective\-scheduling2\fR روشن باشد.
.IP \fB\-fsel\-sched\-pipelining\-outer\-loops\fR 4
.IX Item "-fsel-sched-pipelining-outer-loops"
هنگام اعمال خط لوله روی حلقه‌ها در طول زمان‌بندی انتخابی، حلقه‌های بیرونی را نیز خط‌لوله‌بندی می‌کند. این گزینه هیچ اثری ندارد مگر اینکه \fB\-fsel\-sched\-pipelining\fR روشن باشد.
.IP \fB\-fsemantic\-interposition\fR 4
.IX Item "-fsemantic-interposition"
برخی از قالب‌های فایل شیء، مانند ELF، اجازه حائل‌گذاری (interposing) نمادها را توسط پیونددهنده پویا می‌دهند.
این بدان معناست که برای نمادهای صادرشده از DSO، کامپایلر نمی‌تواند با این احتمال که ممکن است تابع یا متغیر مربوطه تغییر کند، انتشار بین‌رویه‌ای، درون‌خطی‌سازی و سایر بهینه‌سازی‌ها را انجام دهد. اگرچه این ویژگی مفید است (به‌عنوان مثال برای بازنویسی توابع تخصیص حافظه توسط پیاده‌سازی‌های اشکال‌زدایی)، اما از نظر کیفیت کد پرهزینه است.
با گزینه \fB\-fno\-semantic\-interposition\fR کامپایلر فرض می‌کند در صورتی که حائل‌گذاری برای توابع رخ دهد، تابع بازنویسی‌کننده دقیقاً همان معناشناسی (و اثرات جانبی) را خواهد داشت.
به طور مشابه اگر حائل‌گذاری برای متغیرها رخ دهد، سازنده (constructor) متغیر یکسان خواهد بود. این پرچم هیچ اثری بر روی توابعی که صراحتاً به صورت inline اعلان شده‌اند
(که در آن‌ها هیچ‌گاه اجازه داده نمی‌شود حائل‌گذاری معناشناسی را تغییر دهد)
و بر روی نمادهایی که صراحتاً weak اعلان شده‌اند، ندارد.
.IP \fB\-fshrink\-wrap\fR 4
.IX Item "-fshrink-wrap"
تولید مقدمه تابع (function prologue) فقط پیش از بخش‌هایی از تابع که به آن نیاز دارند، به جای قرار دادن آن در ابتدای تابع. این پرچم به‌طور پیش‌فرض در سطح \&\fB\-O\fR و بالاتر فعال است.
.IP \fB\-fshrink\-wrap\-separate\fR 4
.IX Item "-fshrink-wrap-separate"
بخش‌های جداگانه مقدمه (prologue) و مؤخره (epilogue) را به صورت مستقل جمع‌وجور (shrink-wrap) می‌کند، به طوری که آن بخش‌ها تنها در صورت نیاز اجرا شوند.
این گزینه به‌طور پیش‌فرض روشن است، اما اثری ندارد مگر اینکه \fB\-fshrink\-wrap\fR نیز روشن باشد و معماری هدف از آن پشتیبانی کند.
.IP \fB\-fcaller\-saves\fR 4
.IX Item "-fcaller-saves"
تخصیص مقادیر به ثبات‌هایی را که توسط فراخوانی‌های تابع بازنویسی (clobber) می‌شوند، با صدور دستورالعمل‌های اضافی برای ذخیره و بازیابی ثبات‌ها در اطراف این فراخوانی‌ها فعال می‌کند. چنین تخصیصی تنها در صورتی انجام می‌شود که به نظر برسد به تولید کد بهتری منجر خواهد شد.
.Sp
این گزینه همیشه به‌طور پیش‌فرض در ماشین‌های خاصی فعال است؛ معمولاً ماشین‌هایی که هیچ ثبات حفظ‌شده در فراخوانی (call\-preserved) برای استفاده جایگزین ندارند.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است.
.IP \fB\-fcombine\-stack\-adjustments\fR 4
.IX Item "-fcombine-stack-adjustments"
تنظیمات پشته (pushها و popها) و ارجاعات حافظه پشته را ردیابی کرده و سپس تلاش می‌کند راه‌هایی برای ادغام آن‌ها بیابد.
.Sp
به‌طور پیش‌فرض در سطح \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-fipa\-ra\fR 4
.IX Item "-fipa-ra"
از ثبات‌های ذخیره‌شونده توسط فراخواننده (caller-save) برای تخصیص استفاده می‌کند اگر آن ثبات‌ها توسط هیچ تابع فراخوانی‌شده‌ای استفاده نشوند. در این حالت نیازی به ذخیره و بازیابی آن‌ها در اطراف فراخوانی‌ها نیست. این کار تنها در صورتی ممکن است که توابع فراخوانی‌شده بخشی از همان واحد ترجمه (compilation unit) تابع جاری باشند و پیش از آن کامپایل شده باشند.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است؛ با این حال اگر کد تولیدشده برای پروفایل‌سازی ابزارگذاری شود (\fB\-p\fR یا \fB\-pg\fR)، یا اگر نتوان میزان مصرف ثبات‌های تابع فراخوانی‌شده را به طور دقیق مشخص کرد (این حالت در اهدافی رخ می‌دهد که مقدمه‌ها و مؤخره‌ها را در RTL آشکار نمی‌کنند)، این گزینه غیرفعال می‌شود.
.IP \fB\-fconserve\-stack\fR 4
.IX Item "-fconserve-stack"
تلاش برای کمینه‌سازی مصرف پشته. کامپایلر سعی می‌کند فضای پشته کمتری مصرف کند، حتی اگر این کار سرعت برنامه را کاهش دهد. این گزینه مستلزم تنظیم پارامتر \fBlarge\-stack\-frame\fR روی 100 و پارامتر \fBlarge\-stack\-frame\-growth\fR روی 400 است.
.IP \fB\-ftree\-reassoc\fR 4
.IX Item "-ftree-reassoc"
شرکت‌پذیری مجدد (reassociation) را روی درخت‌ها اعمال می‌کند. این پرچم به‌طور پیش‌فرض در سطح \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-fcode\-hoisting\fR 4
.IX Item "-fcode-hoisting"
انجام بالاکشی کد (code hoisting). بالاکشی کد تلاش می‌کند تا ارزیابی عباراتی را که در تمام مسیرهای منتهی به خروج از تابع اجرا می‌شوند، تا حد امکان به جلوتر انتقال دهد. این ویژگی به‌ویژه به عنوان یک بهینه‌سازی اندازه کد مفید است، اما اغلب به سرعت کد نیز کمک می‌کند.
این پرچم به‌طور پیش‌فرض در سطح \fB\-O2\fR و بالاتر فعال است.
.IP \fB\-ftree\-pre\fR 4
.IX Item "-ftree-pre"
حذف حشو جزئی (PRE) را روی درخت‌ها انجام می‌دهد. این پرچم به‌طور پیش‌فرض در سطوح \fB\-O2\fR و \fB\-O3\fR فعال است.
.IP \fB\-ftree\-partial\-pre\fR 4
.IX Item "-ftree-partial-pre"
حذف حشو جزئی (PRE) را تهاجمی‌تر می‌کند. این پرچم به‌طور پیش‌فرض در سطح \fB\-O3\fR فعال است.
.IP \fB\-ftree\-forwprop\fR 4
.IX Item "-ftree-forwprop"
انتشار روبه‌جلو (forward propagation) را روی درخت‌ها انجام می‌دهد. این پرچم به‌طور پیش‌فرض در سطح \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-ftree\-fre\fR 4
.IX Item "-ftree-fre"
حذف حشو کامل (FRE) را روی درخت‌ها انجام می‌دهد. تفاوت بین FRE و PRE در این است که FRE فقط عباراتی را در نظر می‌گیرد که در تمام مسیرهای منتهی به محاسبه حشو ارزیابی می‌شوند. این تحلیل سریع‌تر از PRE است، اگرچه حشوهای کمتری را آشکار می‌کند. این پرچم به‌طور پیش‌فرض در سطح \fB\-O1\fR و بالاتر فعال است..IP \fB\-ftree\-phiprop\fR 4
.IX Item "-ftree-phiprop"
بالابردن بارگذاری‌ها (hoisting of loads) از اشاره‌گرهای شرطی را روی درخت‌ها انجام می‌دهد. این
گذر به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-fhoist\-adjacent\-loads\fR 4
.IX Item "-fhoist-adjacent-loads"
اگر بارگذاری‌ها از مکان‌های مجاور در همان ساختار باشند و معماری مقصد دارای
دستورالعمل جابه‌جایی شرطی باشد، بارگذاری‌ها را به‌طور گمانه‌زنانه از هر دو شاخه یک if\-then\-else
به بالا منتقل می‌کند. این پرچم به‌طور پیش‌فرض در \fB\-O2\fR و بالاتر فعال است.
.IP \fB\-ftree\-copy\-prop\fR 4
.IX Item "-ftree-copy-prop"
انتشار رونوشت (copy propagation) را روی درخت‌ها انجام می‌دهد. این گذر عملیات رونوشت غیرضروری را حذف می‌کند.
این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-fipa\-pure\-const\fR 4
.IX Item "-fipa-pure-const"
تشخیص می‌دهد که کدام توابع محض (pure) یا ثابت (constant) هستند.
به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-fipa\-reference\fR 4
.IX Item "-fipa-reference"
تشخیص می‌دهد که کدام متغیرهای ایستا از واحد کامپایل (compilation unit)
خارج نمی‌شوند.
به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-fipa\-reference\-addressable\fR 4
.IX Item "-fipa-reference-addressable"
متغیرهای ایستای فقط‌خواندنی، فقط‌نوشتنی و غیرقابل‌آدرس‌دهی را تشخیص می‌دهد.
به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-fipa\-reorder\-for\-locality\fR 4
.IX Item "-fipa-reorder-for-locality"
زنجیره‌های فراخوانی را در چیدمان باینری نزدیک به یکدیگر گروه‌بندی می‌کند تا محلی‌بودن کد
بهبود یافته و فواصل پرش بین توابعی که مکرراً فراخوانی می‌شوند به حداقل برسد.
برخلاف \fB\-freorder\-functions\fR، این گذر زنجیره‌های فراخوانی بین توابع را در نظر گرفته
و آن‌ها را با یکدیگر گروه‌بندی می‌کند، به‌جای اینکه تمام توابع داغ/عادی/سرد/هرگز اجرا نشده را
در بخش‌های جداگانه دسته‌بندی کند.
برخلاف \fB\-fprofile\-reorder\-functions\fR، هدف آن بهبود محلی‌بودن کد در سرتاسر زمان اجرای
برنامه است، نه تمرکز صرف بر راه‌اندازی برنامه.
این گزینه با گزینه صریح \&\fB\-flto\-partition=\fR ناسازگار است چرا که یک طرح
پارتیشن‌بندی سفارشی را تحمیل می‌کند.
در صورت استفاده از این گزینه، توصیه می‌شود از بازخورد پروفایل (profile feedback) نیز استفاده شود،
اما در غیر این صورت این گزینه به‌طور پیش‌فرض فعال نیست.
.IP \fB\-fipa\-stack\-alignment\fR 4
.IX Item "-fipa-stack-alignment"
تراز پشته را در صورت امکان در نقاط فراخوانی کاهش می‌دهد.
به‌طور پیش‌فرض فعال است.
.IP \fB\-fipa\-pta\fR 4
.IX Item "-fipa-pta"
تحلیل اشاره‌گر بین‌روالی و تحلیل ارجاع و تغییر بین‌روالی را انجام می‌دهد. این
گزینه می‌تواند در واحدهای کامپایل بزرگ باعث مصرف بیش از حد حافظه و زمان
کامپایل شود. این گزینه به‌طور پیش‌فرض در هیچ سطح بهینه‌سازی فعال نیست.
.IP \fB\-fipa\-profile\fR 4
.IX Item "-fipa-profile"
انتشار پروفایل بین‌روالی را انجام می‌دهد. توابعی که فقط از توابع سرد (cold)
فراخوانی می‌شوند به عنوان سرد علامت‌گذاری می‌شوند. همچنین توابعی که فقط یک بار اجرا می‌شوند (مانند
\&\f(CW\*(C`cold\*(C'\fR، \f(CW\*(C`noreturn\*(C'\fR، سازنده‌ها یا نابودکننده‌های ایستا)
شناسایی می‌شوند. سپس توابع سرد و بخش‌های بدون حلقه از توابعی که یک بار اجرا می‌شوند،
برای اندازه بهینه‌سازی می‌شوند.
به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-fipa\-modref\fR 4
.IX Item "-fipa-modref"
تحلیل بین‌روالی تغییر/ارجاع (mod/ref) را انجام می‌دهد. این بهینه‌سازی اثرات جانبی
توابع (مکان‌های حافظه‌ای که تغییر می‌یابند یا به آن‌ها ارجاع داده می‌شود) را تحلیل کرده و
بهینه‌سازی بهتری را در مرزهای فراخوانی تابع ممکن می‌سازد. این پرچم به‌طور
پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-fipa\-cp\fR 4
.IX Item "-fipa-cp"
انتشار ثابت بین‌روالی (interprocedural constant propagation) را انجام می‌دهد.
این بهینه‌سازی برنامه را تحلیل می‌کند تا مشخص کند چه زمانی مقادیر ارسال‌شده
به توابع ثابت هستند و سپس بر این اساس بهینه‌سازی می‌کند.
اگر برنامه مقادیر ثابتی داشته باشد که به توابع ارسال می‌شوند، این بهینه‌سازی
می‌تواند کارایی را به میزان قابل‌توجهی افزایش دهد.
این پرچم به‌طور پیش‌فرض در \fB\-O2\fR، \fB\-Os\fR و \fB\-O3\fR فعال است.
همچنین توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-fipa\-cp\-clone\fR 4
.IX Item "-fipa-cp-clone"
همتاسازی تابع (function cloning) را انجام می‌دهد تا انتشار ثابت بین‌روالی قوی‌تر شود.
هنگامی که فعال باشد، در صورتی که یک تابع با دید بیرونی بتواند با آرگومان‌های ثابت فراخوانی شود،
انتشار ثابت بین‌روالی اقدام به همتاسازی تابع می‌کند.
از آنجا که این بهینه‌سازی می‌تواند چندین رونوشت از توابع ایجاد کند،
ممکن است اندازه کد را به میزان قابل‌توجهی افزایش دهد.
این پرچم به‌طور پیش‌فرض در \fB\-O3\fR فعال است.
همچنین توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-fipa\-bit\-cp\fR 4
.IX Item "-fipa-bit-cp"
در صورت فعال بودن، انتشار ثابت بیتی بین‌روالی را انجام می‌دهد.
این پرچم به‌طور پیش‌فرض در \fB\-O2\fR و توسط \fB\-fprofile\-use\fR
و \fB\-fauto\-profile\fR فعال می‌شود.
این پرچم نیازمند فعال بودن \fB\-fipa\-cp\fR است.
.IP \fB\-fipa\-vrp\fR 4
.IX Item "-fipa-vrp"
در صورت فعال بودن، انتشار بین‌روالی محدوده‌های مقدار را انجام می‌دهد.
این پرچم به‌طور پیش‌فرض در \fB\-O2\fR فعال است. این پرچم نیازمند
فعال بودن \fB\-fipa\-cp\fR است.
.IP \fB\-fipa\-icf\-functions\fR 4
.IX Item "-fipa-icf-functions"
.PD 0
.IP \fB\-fipa\-icf\-variables\fR 4
.IX Item "-fipa-icf-variables"
.IP \fB\-fipa\-icf\fR 4
.IX Item "-fipa-icf"
.PD
تاکردن کدهای یکسان (ICF) را برای توابع (\fB\-fipa\-icf\-functions\fR)،
متغیرهای فقط‌خواندنی (\fB\-fipa\-icf\-variables\fR) یا هر دو
(\fB\-fipa\-icf\fR) انجام می‌دهد.
این بهینه‌سازی اندازه کد را کاهش می‌دهد و ممکن است با جایگزین کردن یک تابع
با تابعی معادل با نامی دیگر، پشته‌های بازگشایی (unwind stacks) را دچار اختلال کند. این بهینه‌سازی
با فعال بودن بهینه‌سازی زمان پیوند (LTO) اثرگذاری بیشتری دارد.
.Sp
اگرچه رفتار آن مشابه بهینه‌سازی ICF در پیونددهنده Gold است، اما ICF در GCC
در سطوح متفاوتی عمل می‌کند و بنابراین بهینه‌سازی‌ها یکسان نیستند \- هم‌ارزی‌هایی وجود دارند
که فقط توسط GCC یافت می‌شوند و هم‌ارزی‌هایی که فقط توسط Gold پیدا می‌شوند.
.Sp
\&\fB\-fipa\-icf\fR به‌طور پیش‌فرض در \fB\-O2\fR و \fB\-Os\fR فعال است.
.IP \fB\-flate\-combine\-instructions\fR 4
.IX Item "-flate-combine-instructions"
دو گذر ترکیب دستورالعمل را که نسبتاً در مراحل پایانی فرایند کامپایل
اجرا می‌شوند، فعال می‌کند. یکی از گذرها قبل از تخصیص ثبات و
دیگری پس از تخصیص ثبات اجرا می‌شود. هدف اصلی این گذرها
جایگزینی تعاریف در تمام موارد استفاده است.
.Sp
بیشتر معماری‌های مقصد این پرچم را به‌طور پیش‌فرض در \fB\-O2\fR و \fB\-Os\fR فعال می‌کنند.
.IP \fB\-flive\-patching=\fR\fIlevel\fR 4
.IX Item "-flive-patching=level"
بهینه‌سازی‌های GCC را کنترل می‌کند تا خروجی مناسبی برای وصله‌کردن زنده (live\-patching) تولید شود.
.Sp
اگر بهینه‌سازی کامپایلر از بدنه یک تابع یا اطلاعات استخراج‌شده از بدنه آن
برای بهینه‌سازی/تغییر تابع دیگری استفاده کند، تابع دوم را یک تابع تحت‌تأثیر
(impacted function) از اولی می‌نامند. اگر تابعی وصله شود، توابع تحت‌تأثیر آن
نیز باید وصله شوند.
.Sp
توابع تحت‌تأثیر توسط بهینه‌سازی‌های بین‌روالی کامپایلر مشخص می‌شوند. برای مثال،
هنگام جای‌گذاری درون‌خطی یک تابع در فراخواننده‌اش،
همتاسازی یک تابع و تغییر فراخواننده آن برای فراخوانی این همتای جدید،
یا استخراج اطلاعات محض/ثابت بودن تابع برای بهینه‌سازی
فراخواننده‌های مستقیم یا غیرمستقیم آن و غیره، فراخواننده تحت‌تأثیر قرار می‌گیرد.
.Sp
معمولاً هر چه بهینه‌سازی‌های IPA بیشتری فعال باشند، تعداد توابع تحت‌تأثیر
برای هر تابع بیشتر خواهد بود. به منظور کنترل تعداد توابع تحت‌تأثیر و
محاسبه آسان‌تر فهرست توابع تحت‌تأثیر، بهینه‌سازی‌های IPA می‌توانند
به‌طور جزئی در دو سطح مختلف فعال شوند.
.Sp
آرگومان \fIlevel\fR باید یکی از موارد زیر باشد:
.RS 4
.IP \fBinline\-clone\fR 4
.IX Item "inline-clone"
فقط بهینه‌سازی‌های درون‌خطی‌سازی و همتاسازی را فعال می‌کند، که شامل درون‌خطی‌سازی،
همتاسازی، جایگزینی نرده‌ای بین‌روالی تجمیع‌ها و درون‌خطی‌سازی جزئی است.
در نتیجه، هنگام وصله‌کردن یک تابع، تمام فراخواننده‌های آن و فراخواننده‌های
همتاهای آن تحت‌تأثیر قرار می‌گیرند، بنابراین باید آن‌ها نیز وصله شوند.
.Sp
\&\fB\-flive\-patching=inline\-clone\fR پرچم‌های بهینه‌سازی زیر را غیرفعال می‌کند:
\&\fB\-fwhole\-program  \-fipa\-pta  \-fipa\-reference  \-fipa\-ra
\&\-fipa\-icf  \-fipa\-icf\-functions  \-fipa\-icf\-variables
\&\-fipa\-bit\-cp  \-fipa\-vrp  \-fipa\-pure\-const
\&\-fipa\-reference\-addressable
\&\-fipa\-stack\-alignment \-fipa\-modref\fR
.IP \fBinline\-only\-static\fR 4
.IX Item "inline-only-static"
فقط درون‌خطی‌سازی توابع ایستا را فعال می‌کند.
در نتیجه، هنگام وصله‌کردن یک تابع ایستا، تمام فراخواننده‌های آن تحت‌تأثیر قرار می‌گیرند
و بنابراین باید آن‌ها نیز وصله شوند.
.Sp
علاوه بر تمام پرچم‌هایی که \fB\-flive\-patching=inline\-clone\fR
غیرفعال می‌کند،
\&\fB\-flive\-patching=inline\-only\-static\fR این پرچم‌های بهینه‌سازی اضافی
را نیز غیرفعال می‌کند:
\&\fB\-fipa\-cp\-clone  \-fipa\-sra  \-fpartial\-inlining  \-fipa\-cp\fR
.RE
.RS 4
.Sp
هنگامی که \fB\-flive\-patching\fR بدون هیچ مقداری مشخص شود، مقدار پیش‌فرض
\fIinline\-clone\fR است.
.Sp
این پرچم به‌طور پیش‌فرض غیرفعال است.
.Sp
توجه داشته باشید که \fB\-flive\-patching\fR همراه با بهینه‌سازی زمان پیوند
(\fB\-flto\fR) پشتیبانی نمی‌شود.
.RE.IP \fB\-fisolate\-erroneous\-paths\-dereference\fR 4
.IX Item "-fisolate-erroneous-paths-dereference"
مسیرهایی را شناسایی می‌کند که به دلیل ارجاع‌زدایی از یک اشاره‌گر تهی (با فعال بودن \fB\-fdelete\-null\-pointer\-checks\fR) یا تقسیم بر صفر، رفتار نادرست یا تعریف‌نشده ایجاد می‌کنند. این مسیرها را از جریان کنترل اصلی جدا کرده و دستور دارای رفتار نادرست یا تعریف‌نشده را به یک تله (trap) تبدیل می‌کند. این پرچم به‌طور پیش‌فرض در \fB\-O2\fR و بالاتر فعال است.
.IP \fB\-fisolate\-erroneous\-paths\-attribute\fR 4
.IX Item "-fisolate-erroneous-paths-attribute"
مسیرهایی را شناسایی می‌کند که به دلیل استفاده از یک مقدار تهی (null) به روشی که توسط مشخصهٔ \f(CW\*(C`returns_nonnull\*(C'\fR یا \f(CW\*(C`nonnull\*(C'\fR منع شده است، رفتار نادرست یا تعریف‌نشده ایجاد می‌کنند. این مسیرها را از جریان کنترل اصلی جدا کرده و دستور دارای رفتار نادرست یا تعریف‌نشده را به یک تله (trap) تبدیل می‌کند. این گزینه در حال حاضر فعال نیست، اما ممکن است در آینده توسط \fB\-O2\fR فعال شود.
.IP \fB\-ftree\-sink\fR 4
.IX Item "-ftree-sink"
انتقال رو به جلوی ذخیره‌سازی (forward store motion) را روی درخت‌ها انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-ftree\-bit\-ccp\fR 4
.IX Item "-ftree-bit-ccp"
انتشار شرطی خلوت ثابت بیت (sparse conditional bit constant propagation) را روی درخت‌ها انجام داده و اطلاعات تراز اشاره‌گر را انتشار می‌دهد.
این گذرگاه فقط روی متغیرهای محلی اسکالر عمل می‌کند و به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر، به جز \fB\-Og\fR، فعال است.
این گزینه نیازمند فعال بودن \fB\-ftree\-ccp\fR است.
.IP \fB\-ftree\-ccp\fR 4
.IX Item "-ftree-ccp"
انتشار شرطی خلوت ثوابت (CCP) را روی درخت‌ها انجام می‌دهد. این گذرگاه فقط روی متغیرهای محلی اسکالر عمل می‌کند و به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-fssa\-backprop\fR 4
.IX Item "-fssa-backprop"
اطلاعات مربوط به کاربردهای یک مقدار را در طول زنجیرهٔ تعریف به سمت بالا انتشار می‌دهد تا تعاریف را ساده‌سازی کند. به عنوان مثال، اگر علامت یک مقدار هرگز اهمیتی نداشته باشد، این گذرگاه عملیات علامت را حذف می‌کند. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-fssa\-phiopt\fR 4
.IX Item "-fssa-phiopt"
تطبیق الگو را روی گره‌های PHI در SSA برای بهینه‌سازی کدهای شرطی انجام می‌دهد. این گذرگاه به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر، به جز \fB\-Og\fR، فعال است.
.IP \fB\-ftree\-switch\-conversion\fR 4
.IX Item "-ftree-switch-conversion"
تبدیل مقداردهی‌های اولیهٔ ساده در یک switch را به مقداردهی اولیه از یک آرایهٔ اسکالر انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O2\fR و بالاتر فعال است.
.IP \fB\-ftree\-tail\-merge\fR 4
.IX Item "-ftree-tail-merge"
دنباله‌های کد یکسان را جستجو می‌کند. پس از یافتن، یکی را با یک پرش به دیگری جایگزین می‌کند. این بهینه‌سازی با نام‌های ادغام انتها (tail merging) یا پرش متقاطع (cross jumping) شناخته می‌شود. این پرچم به‌طور پیش‌فرض در \fB\-O2\fR و بالاتر فعال است. زمان کامپایل در این گذرگاه را می‌توان با استفاده از پارامتر \fBmax\-tail\-merge\-comparisons\fR و پارامتر \&\fBmax\-tail\-merge\-iterations\fR محدود کرد.
.IP \fB\-ftree\-cselim\fR 4
.IX Item "-ftree-cselim"
حذف ذخیره‌سازی شرطی (conditional store elimination) را روی درخت‌ها انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر روی مقصدهایی که دارای دستورالعمل‌های انتقال شرطی هستند، فعال است.
.IP \fB\-ftree\-dce\fR 4
.IX Item "-ftree-dce"
حذف کدهای مرده (DCE) را روی درخت‌ها انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-ftree\-builtin\-call\-dce\fR 4
.IX Item "-ftree-builtin-call-dce"
حذف شرطی کدهای مرده (DCE) را برای فراخوانی‌های توابع داخلی (built\-in) که ممکن است \f(CW\*(C`errno\*(C'\fR را تنظیم کنند اما در غیر این صورت فاقد اثرات جانبی هستند، انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O2\fR و بالاتر فعال است، مشروط بر اینکه \fB\-Os\fR نیز مشخص نشده باشد.
.IP \fB\-ffinite\-loops\fR 4
.IX Item "-ffinite-loops"
فرض می‌کند حلقه‌ای که دارای خروج است، در نهایت از آن خارج خواهد شد و تا ابد تکرار نخواهد شد. این به کامپایلر اجازه می‌دهد تا حلقه‌هایی را که در غیر این صورت هیچ اثر جانبی ندارند حذف کند و چرخهٔ بی‌پایان احتمالی را اثر جانبی در نظر نگیرد.
.Sp
این گزینه به‌طور پیش‌فرض در \fB\-O2\fR برای ++C با std=c++11\- یا بالاتر فعال است.
.IP \fB\-ftree\-dominator\-opts\fR 4
.IX Item "-ftree-dominator-opts"
انواعی از پاک‌سازی‌های سادهٔ اسکالر (انتشار ثابت/رونوشت، حذف افزونگی، انتشار بازه و ساده‌سازی عبارات) را بر پایهٔ پیمایش درخت تسلط (dominator tree) انجام می‌دهد. این گزینه همچنین تنیدن پرش‌ها (jump threading، برای کاهش پرش‌ها به پرش‌های دیگر) را انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-ftree\-dse\fR 4
.IX Item "-ftree-dse"
حذف ذخیره‌سازی‌های مرده (DSE) را روی درخت‌ها انجام می‌دهد. ذخیره‌سازی مرده، نوشتن در مکانی از حافظه است که بعداً توسط ذخیره‌سازی دیگری بدون هیچ بارگذاری (load) در این بین رونویسی می‌شود. در این حالت ذخیره‌سازی قبلی می‌تواند حذف شود. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-ftree\-ch\fR 4
.IX Item "-ftree-ch"
رونوشت‌برداری از سرایند حلقه (loop header copying) را روی درخت‌ها انجام می‌دهد. این کار سودمند است زیرا اثربخشی بهینه‌سازی‌های انتقال کد را افزایش می‌دهد. همچنین صرفه‌جویی در یک پرش را به همراه دارد. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است. این گزینه برای \fB\-Os\fR فعال نیست، زیرا معمولاً اندازهٔ کد را افزایش می‌دهد.
.IP \fB\-ftree\-loop\-optimize\fR 4
.IX Item "-ftree-loop-optimize"
بهینه‌سازی‌های حلقه را روی درخت‌ها انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-ftree\-loop\-linear\fR 4
.IX Item "-ftree-loop-linear"
.PD 0
.IP \fB\-floop\-strip\-mine\fR 4
.IX Item "-floop-strip-mine"
.IP \fB\-floop\-block\fR 4
.IX Item "-floop-block"
.PD
بهینه‌سازی‌های حلقه‌های تو در تو را انجام می‌دهد. معادل \&\fB\-floop\-nest\-optimize\fR است. برای استفاده از این تبدیل کد، GCC باید با \fB\-\-with\-isl\fR پیکربندی شده باشد تا زیرساخت تبدیل حلقهٔ Graphite فعال گردد.
.IP \fB\-fgraphite\-identity\fR 4
.IX Item "-fgraphite-identity"
تبدیل همانی را برای graphite فعال می‌کند. برای هر SCoP نمای چندوجهی (polyhedral) تولید شده و دوباره به gimple تبدیل می‌شود. با استفاده از \&\fB\-fgraphite\-identity\fR می‌توان هزینه‌ها یا مزایای تبدیل GIMPLE \-> GRAPHITE \-> GIMPLE را بررسی کرد. همچنین برخی بهینه‌سازی‌های حداقلی مانند تفکیک اندیس و حذف کدهای مرده در حلقه‌ها توسط مولد کد isl انجام می‌شود.
.IP \fB\-floop\-nest\-optimize\fR 4
.IX Item "-floop-nest-optimize"
بهینه‌ساز حلقه‌های تو در تو مبتنی بر isl را فعال می‌کند. این یک بهینه‌ساز عمومی حلقه‌های تو در تو بر پایهٔ الگوریتم‌های بهینه‌سازی Pluto است. ساختار حلقه‌ای بهینه‌شده برای محلی‌بودن داده‌ها (data\-locality) و موازی‌سازی را محاسبه می‌کند. این گزینه آزمایشی است.
.IP \fB\-floop\-parallelize\-all\fR 4
.IX Item "-floop-parallelize-all"
از تحلیل وابستگی دادهٔ Graphite برای شناسایی حلقه‌هایی که می‌توانند موازی شوند استفاده می‌کند. تمام حلقه‌هایی را که تحلیل نشان می‌دهد فاقد وابستگی‌های وابسته به تکرار حلقه (loop carried dependences) هستند، بدون بررسی سودمند بودن، موازی‌سازی می‌کند.
.IP \fB\-ftree\-coalesce\-vars\fR 4
.IX Item "-ftree-coalesce-vars"
هنگام خارج کردن برنامه از نمایش SSA، تلاش می‌کند با ادغام (coalescing) نسخه‌های متغیرهای گوناگون تعریف‌شده توسط کاربر، به جای صرفاً متغیرهای موقت کامپایلر، رونوشت‌برداری را کاهش دهد. این امر ممکن است توانایی اشکال‌زدایی برنامه‌ای بهینه‌شده را که با \&\fB\-fno\-var\-tracking\-assignments\fR کامپایل شده است به شدت محدود کند. در شکل نفی‌شده، این پرچم از ادغام SSA متغیرهای کاربر جلوگیری می‌کند. این گزینه در صورت فعال بودن بهینه‌سازی به‌طور پیش‌فرض فعال است و در غیر این صورت کار چندانی انجام نمی‌دهد.
.IP \fB\-ftree\-loop\-if\-convert\fR 4
.IX Item "-ftree-loop-if-convert"
تلاش می‌کند پرش‌های شرطی در درونی‌ترین حلقه‌ها را به معادل‌های بدون انشعاب تبدیل کند. هدف، حذف جریان کنترل از درونی‌ترین حلقه‌ها برای بهبود توانایی گذرگاه بردارسازی (vectorization) در مدیریت این حلقه‌ها است. این گزینه در صورت فعال بودن بردارسازی به‌طور پیش‌فرض فعال است.
.IP \fB\-ftree\-loop\-distribution\fR 4
.IX Item "-ftree-loop-distribution"
توزیع حلقه (loop distribution) را انجام می‌دهد. این پرچم می‌تواند کارایی حافظهٔ پنهان (cache) را در بدنه‌های بزرگ حلقه بهبود بخشد و امکان انجام بهینه‌سازی‌های بعدی حلقه، مانند موازی‌سازی یا بردارسازی را فراهم آورد. به عنوان مثال، حلقهٔ
.Sp
.Vb 4
\&        DO I = 1, N
\&          A(I) = B(I) + C
\&          D(I) = E(I) * F
\&        ENDDO
.Ve
.Sp
تبدیل می‌شود به
.Sp
.Vb 6
\&        DO I = 1, N
\&           A(I) = B(I) + C
\&        ENDDO
\&        DO I = 1, N
\&           D(I) = E(I) * F
\&        ENDDO
.Ve
.Sp
این پرچم به‌طور پیش‌فرض در \fB\-O3\fR فعال است.
همچنین توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-ftree\-loop\-distribute\-patterns\fR 4
.IX Item "-ftree-loop-distribute-patterns"
توزیع حلقهٔ الگوهایی را که می‌توانند با فراخوانی به یک کتابخانه کد تولید کنند، انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O2\fR و بالاتر، و همچنین توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال است.
.Sp
این گذرگاه، حلقه‌های مقداردهی اولیه را توزیع کرده و فراخوانی به memset صفر تولید می‌کند. به عنوان مثال، حلقهٔ
.Sp.Vb 4
\&        DO I = 1, N
\&          A(I) = 0
\&          B(I) = A(I) + I
\&        ENDDO
.Ve
.Sp
تبدیل می‌شود به
.Sp
.Vb 6
\&        DO I = 1, N
\&           A(I) = 0
\&        ENDDO
\&        DO I = 1, N
\&           B(I) = A(I) + I
\&        ENDDO
.Ve
.Sp
و حلقه مقداردهی اولیه به یک فراخوانی memset به صفر تبدیل می‌شود.
.IP \fB\-floop\-interchange\fR 4
.IX Item "-floop-interchange"
انجام تعویض حلقه (loop interchange) خارج از graphite. این پرچم می‌تواند کارایی حافظه پنهان (cache) را در حلقه‌های تو‌در‌تو بهبود دهد و امکان انجام بهینه‌سازی‌های بعدی حلقه، مانند برداری‌سازی (vectorization) را فراهم سازد. برای مثال، حلقه
.Sp
.Vb 4
\&        for (int i = 0; i < N; i++)
\&          for (int j = 0; j < N; j++)
\&            for (int k = 0; k < N; k++)
\&              c[i][j] = c[i][j] + a[i][k]*b[k][j];
.Ve
.Sp
تبدیل می‌شود به
.Sp
.Vb 4
\&        for (int i = 0; i < N; i++)
\&          for (int k = 0; k < N; k++)
\&            for (int j = 0; j < N; j++)
\&              c[i][j] = c[i][j] + a[i][k]*b[k][j];
.Ve
.Sp
این پرچم به‌طور پیش‌فرض در \fB\-O3\fR فعال است.
همچنین توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-floop\-unroll\-and\-jam\fR 4
.IX Item "-floop-unroll-and-jam"
اعمال تبدیلات باز کردن و ادغام (unroll and jam) روی حلقه‌های امکان‌پذیر. در یک حلقه تو‌در‌تو، این پرچم حلقه بیرونی را با ضریبی مشخص باز کرده و چندین حلقه درونی حاصل را با هم ادغام می‌کند. این پرچم به‌طور پیش‌فرض در \fB\-O3\fR فعال است. همچنین توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-ftree\-loop\-im\fR 4
.IX Item "-ftree-loop-im"
انجام انتقال ناوردای حلقه (loop invariant motion) روی درخت‌ها. این گذر فقط ناورداهایی را منتقل می‌کند که مدیریت آن‌ها در سطح RTL دشوار است (فراخوانی‌های تابع، عملیاتی که به توالی‌های غیربدیهی از دستورالعمل‌ها بسط می‌یابند). با \fB\-funswitch\-loops\fR، این گزینه همچنین عملوندهای شرط‌هایی را که ناوردا هستند به بیرون از حلقه انتقال می‌دهد تا بتوان در انشعاب‌زدایی حلقه (loop unswitching) صرفاً از تحلیل ناوردایی ساده استفاده کرد. این گذر شامل انتقال ذخیره‌سازی (store motion) نیز می‌شود.
.IP \fB\-ftree\-loop\-ivcanon\fR 4
.IX Item "-ftree-loop-ivcanon"
ایجاد یک شمارنده کانونیکال (استاندارد) برای تعداد تکرارها در حلقه‌هایی که تعیین تعداد تکرار در آن‌ها مستلزم تحلیلی پیچیده است. بهینه‌سازی‌های بعدی می‌توانند این تعداد را به‌سادگی تعیین کنند. به‌ویژه در ارتباط با باز کردن حلقه (unrolling) مفید است.
.IP \fB\-ftree\-scev\-cprop\fR 4
.IX Item "-ftree-scev-cprop"
انجام جایگزینی مقدار نهایی. اگر متغیری در یک حلقه به گونه‌ای تغییر کند که مقدار آن هنگام خروج از حلقه تنها با استفاده از مقدار اولیه آن و تعداد تکرارهای حلقه قابل تعیین باشد، استفاده‌ها از مقدار نهایی با چنین محاسباتی جایگزین می‌شود، به شرطی که هزینه آن به اندازه کافی کم باشد. این امر وابستگی‌های داده‌ای را کاهش می‌دهد و ممکن است اجازه ساده‌سازی‌های بیشتری را بدهد. به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-fivopts\fR 4
.IX Item "-fivopts"
انجام بهینه‌سازی‌های متغیر استقرایی (کاهش هزینه محاسباتی [strength reduction]، ادغام متغیر استقرایی و حذف متغیر استقرایی) روی درخت‌ها. به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-ftree\-parallelize\-loops\fR 4
.IX Item "-ftree-parallelize-loops"
.PD 0
.IP \fB\-ftree\-parallelize\-loops=\fR\fIn\fR 4
.IX Item "-ftree-parallelize-loops=n"
.PD
موازی‌سازی حلقه‌ها، یعنی تقسیم فضای تکرار آن‌ها برای اجرا در چندین رشته (thread). این بهینه‌سازی تنها برای حلقه‌هایی ممکن است که تکرارهای آن‌ها مستقل از یکدیگر بوده و ترتیب اجرای آن‌ها به دلخواه قابل تغییر باشد. این بهینه‌سازی فقط روی ماشین‌های چندپردازنده‌ای و برای حلقه‌هایی با بار پردازشی سنگین (CPU\-intensive)، به جای حلقه‌های محدودشده با پهنای باند حافظه، سودمند است. این گزینه مستلزم \fB\-pthread\fR است و بنابراین فقط روی مقصدهایی پشتیبانی می‌شود که از \fB\-pthread\fR پشتیبانی می‌کنند.
.Sp
هنگامی که یک مقدار مثبت \fIn\fR مشخص شود، تعداد رشته‌ها در زمان کامپایل ثابت شده و پس از کامپایل قابل تغییر نیست. کامپایلر "#pragma omp parallel num_threads(\fIn\fR)" را تولید می‌کند.
.Sp
هنگامی که بدون \f(CW\*(C`=\fR\f(CIn\fR\f(CW\*(C'\fR استفاده شود (یعنی \fB\-ftree\-parallelize\-loops\fR)، تعداد رشته‌ها در زمان اجرای برنامه از طریق متغیر محیطی \fBOMP_NUM_THREADS\fR تعیین می‌شود. اگر \fBOMP_NUM_THREADS\fR تنظیم نشده باشد، محیط زمان اجرای OpenMP به‌طور خودکار تعداد پردازنده‌های موجود را تشخیص داده و از آن مقدار استفاده می‌کند. این ویژگی امکان ایجاد باینری‌هایی را فراهم می‌سازد که بدون نیاز به کامپایل مجدد، خود را با پیکربندی‌های مختلف سخت‌افزاری وفق می‌دهند.
.IP \fB\-ftree\-pta\fR 4
.IX Item "-ftree-pta"
انجام تحلیل اشاره‌گری (points\-to analysis) محلیِ تابع روی درخت‌ها. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر، به جز \fB\-Og\fR، فعال است.
.IP \fB\-ftree\-sra\fR 4
.IX Item "-ftree-sra"
انجام جایگزینی اسکالر برای ساختارها (scalar replacement of aggregates). این گذر ارجاع‌های به ساختار را با مقادیر اسکالر جایگزین می‌کند تا از انتقال زودهنگام ساختارها به حافظه جلوگیری کند. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر، به جز \fB\-Og\fR، فعال است.
.IP \fB\-fstore\-merging\fR 4
.IX Item "-fstore-merging"
انجام ادغام ذخیره‌سازی‌های باریک در آدرس‌های متوالی حافظه. این گذر ذخیره‌سازی‌های متوالی مقادیر فوری (immediate) باریک‌تر از یک کلمه (word) را در تعداد کمتری از ذخیره‌سازی‌های عریض‌تر ادغام می‌کند تا تعداد دستورالعمل‌ها کاهش یابد. این پرچم به‌طور پیش‌فرض در \fB\-O2\fR و بالاتر و همچنین در \fB\-Os\fR فعال است.
.IP \fB\-ftree\-ter\fR 4
.IX Item "-ftree-ter"
انجام جایگزینی عبارات موقت در طول فاز SSA\->normal. متغیرهای موقت تک‌استفاده/تک‌تعریف در محل استفاده‌شان با عبارت تعریف‌کننده خود جایگزین می‌شوند. این کار منجر به کد غیر\-GIMPLE می‌شود، اما درخت‌های بسیار پیچیده‌تری را در اختیار بسط‌دهنده‌ها (expanders) قرار می‌دهد که به تولید RTL بهتری می‌انجامد. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-ftree\-slsr\fR 4
.IX Item "-ftree-slsr"
انجام کاهش هزینه محاسباتی خط‌مستقیم (straight\-line strength reduction) روی درخت‌ها. این گذر عبارات مرتبط شامل ضرب را شناسایی کرده و در صورت امکان آن‌ها را با محاسبات کم‌هزینه‌تر جایگزین می‌کند. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است.
.IP \fB\-ftree\-vectorize\fR 4
.IX Item "-ftree-vectorize"
انجام برداری‌سازی (vectorization) روی درخت‌ها. این پرچم در صورت عدم تعیین صریح، \fB\-ftree\-loop\-vectorize\fR و \fB\-ftree\-slp\-vectorize\fR را فعال می‌کند.
.IP \fB\-ftree\-loop\-vectorize\fR 4
.IX Item "-ftree-loop-vectorize"
انجام برداری‌سازی حلقه روی درخت‌ها. این پرچم به‌طور پیش‌فرض در \fB\-O2\fR و توسط \fB\-ftree\-vectorize\fR، \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-ftree\-slp\-vectorize\fR 4
.IX Item "-ftree-slp-vectorize"
انجام برداری‌سازی بلوک پایه (basic block) روی درخت‌ها. این پرچم به‌طور پیش‌فرض در \fB\-O2\fR و توسط \fB\-ftree\-vectorize\fR، \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-ftrivial\-auto\-var\-init=\fR\fIchoice\fR 4
.IX Item "-ftrivial-auto-var-init=choice"
مقداردهی اولیه متغیرهای خودکار (automatic) یا اشیاء موقت با یک الگو یا با صفر، جهت افزایش امنیت و پیش‌بینی‌پذیری برنامه از طریق جلوگیری از افشا و استفاده از حافظه مقداردهی‌نشده.
GCC همچنان متغیر خودکاری را که مقداردهی اولیه صریح ندارد، مقداردهی‌نشده تلقی می‌کند؛ گزینه‌های \fB\-Wuninitialized\fR و \fB\-Wanalyzer\-use\-of\-uninitialized\-value\fR همچنان پیام‌های هشدار را درباره چنین متغیرهای خودکار یا اشیاء موقتی گزارش خواهند داد و کامپایلر بهینه‌سازی را طوری انجام می‌دهد که گویی متغیر مقداردهی نشده است.
با این گزینه، GCC همچنین هرگونه فاصله خالی (padding) در متغیرهای خودکار یا اشیاء موقتی را که دارای نوع ساختار (structure) یا اجتماع (union) هستند با صفر مقداردهی اولیه می‌کند.
با این حال، پیاده‌سازی فعلی نمی‌تواند متغیرهای خودکاری را مقداردهی کند که مقداردهی اولیه آن‌ها با دستور \f(CW\*(C`switch\*(C'\fR یا \f(CW\*(C`goto\*(C'\fR دور زده شده است. از \fB\-Wtrivial\-auto\-var\-init\fR برای گزارش تمام چنین مواردی استفاده کنید.
.Sp
سه مقدار ممکن برای \fIchoice\fR عبارتند از:
.RS 4
.IP * 4
\&\fBuninitialized\fR هیچ متغیر خودکاری را مقداردهی اولیه نمی‌کند.
.IP * 4
\&\fBpattern\fR متغیرهای خودکار را با مقادیری مقداردهی اولیه می‌کند که به احتمال زیاد باگ‌های منطقی را در ادامه مسیر به خرابی برنامه (crash) تبدیل می‌کنند، در گزارش‌های خرابی (crash dump) به‌راحتی قابل تشخیص هستند و مقادیری نیستند که برنامه‌نویسان بتوانند برای معناشناسی مفید برنامه به آن‌ها تکیه کنند.
مقدار فعلی یک الگوی تکرارشونده بایتی با بایت "0xFE" است.
مقادیر استفاده‌شده برای مقداردهی اولیه‌ی الگو ممکن است در آینده تغییر کنند.
.IP * 4
\&\fBzero\fR متغیرهای خودکار را با صفر مقداردهی اولیه می‌کند.
.RE
.RS 4
.Sp
مقدار پیش‌فرض \fBuninitialized\fR است، مگر برای C++26 که در آن حالت، اگر \fB\-ftrivial\-auto\-var\-init=\fR اصلاً مشخص نشده باشد، تمام متغیرهای خودکار یا اشیاء موقت با صفر مقداردهی می‌شوند، اما مقداردهی اولیه بیت‌های فاصله‌ساز (padding bits) با صفر انجام نمی‌شود.
.Sp
توجه داشته باشید که مقادیر مقداردهی اولیه، چه \fBzero\fR و چه \fBpattern\fR، به نحوه بازنمایی داده‌ها (در حافظه یا ثبات‌های ماشین) اشاره دارند تا به تفسیر آن‌ها به عنوان مقادیر عددی. این تمایز ممکن است در زبان‌هایی که از انواع دارای سوگیری (bias) یا ضریب‌های ضمنی پشتیبانی می‌کنند و با افزونه‌هایی نظیر \fBhardbool\fR اهمیت داشته باشد. برای مثال، متغیری که از ۸ بیت برای بازنمایی مقادیر (سوگیری‌شده) در \f(CW\*(C`range 160..400\*(C'\fR استفاده می‌کند، بسته به \fIchoice\fR با الگوهای بیتی \f(CW0x00\fR یا \f(CW0xFE\fR مقداردهی اولیه می‌شود؛ صرف‌نظر از اینکه آیا این بازنمایی‌ها نشان‌دهنده مقادیری در آن محدوده هستند یا خیر، و حتی اگر باشند، تفسیر مقدار نگه‌داشته‌شده توسط متغیر به سوگیری بستگی خواهد داشت. یک متغیر \fBhardbool\fR که به عنوان مثال از \f(CW0x5A\fR و \f(CW0xA5\fR به ترتیب برای \f(CW\*(C`false\*(C'\fR و \f(CW\*(C`true\*(C'\fR استفاده می‌کند، با هر کدام از دو \fBchoice\fR مقداردهی اولیه ساده دچار تله (trap) خواهد شد؛ یعنی مقداردهی اولیه \fBzero\fR به بازنمایی \f(CW\*(C`false\*(C'\fR تبدیل نمی‌شود، حتی اگر برای یک متغیر \f(CW\*(C`static\*(C'\fR از همان نوع چنین شود. این بدان معناست که الگوی مقداردهی اولیه عموماً به نوع متغیر مقداردهی‌شده وابسته نیست. یک استثنای قابل توجه این است که متغیرهای بولی (نامقاوم‌سازی‌شده یا non\-hardened) که در ثبات‌ها جای می‌گیرند، حتی در صورت درخواست \fBpattern\fR، با \f(CW\*(C`false\*(C'\fR (صفر) مقداردهی می‌شوند.
.Sp
می‌توانید این رفتار را برای یک متغیر خاص با استفاده از صفت متغیر استاندارد \f(CW\*(C`uninitialized\*(C'\fR یا صفت C++26 با عنوان \f(CW\*(C`[[indeterminate]]\*(C'\fR کنترل کنید.
.RE.IP \fB\-fvect\-cost\-model=\fR\fImodel\fR 4
.IX Item "-fvect-cost-model=model"
مدل هزینه استفاده‌شده برای برداری‌سازی را تغییر می‌دهد. آرگومان \fImodel\fR باید
یکی از مقادیر \fBunlimited\fR، \fBdynamic\fR، \fBcheap\fR یا
\&\fBvery\-cheap\fR باشد.
با مدل \fBunlimited\fR فرض می‌شود مسیر کد برداری‌شده سودمند است، در
حالی که در مدل \fBdynamic\fR یک بررسی زمان اجرا از مسیر کد برداری‌شده
محافظت می‌کند تا تنها برای تعداد تکرارهایی فعال شود که احتمالاً سریع‌تر از اجرای
حلقه اسکالر اصلی اجرا خواهند شد. مدل \fBcheap\fR برداری‌سازی حلقه‌هایی را
که انجام آن هزینه بسیار بالایی دارد (برای مثال به دلیل بررسی‌های زمان اجرای
لازم برای وابستگی داده یا ترازسازی) غیرفعال می‌کند، اما در غیر این صورت معادل
مدل \fBdynamic\fR است. مدل \fBvery\-cheap\fR برداری‌سازی حلقه‌ها را در
صورتی که هرگونه بررسی زمان اجرا برای وابستگی داده یا ترازسازی نیاز باشد غیرفعال می‌کند،
همچنین برداری‌سازی حلقه‌های موخره را غیرفعال می‌سازد، اما در غیر این صورت معادل
مدل \fBcheap\fR است.
.Sp
مدل هزینه پیش‌فرض به دیگر گزینه‌های بهینه‌سازی بستگی دارد و یا
\fBdynamic\fR است یا \fBcheap\fR.
.IP \fB\-fsimd\-cost\-model=\fR\fImodel\fR 4
.IX Item "-fsimd-cost-model=model"
مدل هزینه استفاده‌شده برای برداری‌سازی حلقه‌های نشانه‌گذاری‌شده با دستورالعمل
simd مربوط به OpenMP را تغییر می‌دهد. آرگومان \fImodel\fR باید یکی از
\&\fBunlimited\fR، \fBdynamic\fR یا \fBcheap\fR باشد. تمامی مقادیر \fImodel\fR
همان معنای شرح‌داده‌شده در \fB\-fvect\-cost\-model\fR را دارند و به‌طور پیش‌فرض
از مدل هزینه تعریف‌شده با \fB\-fvect\-cost\-model\fR استفاده می‌شود.
.IP \fB\-ftree\-vrp\fR 4
.IX Item "-ftree-vrp"
انتشار دامنه مقادیر را روی درخت‌ها انجام می‌دهد. این عملیات مشابه گذر انتشار
مقادیر ثابت است، اما به‌جای مقادیر، دامنه‌ای از مقادیر منتشر می‌شوند. این کار به
بهینه‌سازها امکان می‌دهد تا بررسی‌های دامنه غیرضروری مانند بررسی‌های محدوده آرایه
و بررسی‌های اشاره‌گر پوچ را حذف کنند. این گزینه به‌طور پیش‌فرض در \fB\-O2\fR و
بالاتر فعال است. حذف بررسی اشاره‌گر پوچ تنها در صورتی انجام می‌شود که
\fB\-fdelete\-null\-pointer\-checks\fR فعال باشد.
.IP \fB\-fsplit\-paths\fR 4
.IX Item "-fsplit-paths"
مسیرهای منتهی به یال‌های برگشتی حلقه را تفکیک می‌کند. این کار می‌تواند حذف
کدهای مرده و حذف زیرعبارت‌های مشترک را بهبود بخشد. این گزینه به‌طور پیش‌فرض
در \fB\-O3\fR و بالاتر فعال است.
.IP \fB\-fsplit\-ivs\-in\-unroller\fR 4
.IX Item "-fsplit-ivs-in-unroller"
بیان مقادیر متغیرهای استقرایی را در تکرارهای بعدی حلقه بازشده با استفاده از
مقدار موجود در تکرار اول فعال می‌کند. این کار زنجیره‌های طولانی وابستگی را
می‌شکند و بنابراین کارایی گذرهای زمان‌بندی را بهبود می‌بخشد.
.Sp
ترکیبی از \fB\-fweb\fR و CSE اغلب برای دستیابی به همین اثر کافی است. با
این حال، در مواردی که بدنه حلقه پیچیده‌تر از یک بلوک پایه منفرد باشد، قابل اعتماد
نیست. همچنین در برخی معماری‌ها به دلیل محدودیت‌های موجود در گذر CSE اصلاً کار نمی‌کند.
.Sp
این بهینه‌سازی به‌طور پیش‌فرض فعال است.
.IP \fB\-fvariable\-expansion\-in\-unroller\fR 4
.IX Item "-fvariable-expansion-in-unroller"
با این گزینه، کامپایلر هنگام باز کردن یک حلقه چندین نسخه از برخی متغیرهای
محلی ایجاد می‌کند که می‌تواند به کدی با کارایی برتر منجر شود.
.Sp
این بهینه‌سازی به‌طور پیش‌فرض برای اهداف PowerPC فعال است، اما در
غیر این صورت به‌طور پیش‌فرض غیرفعال است.
.IP \fB\-fpartial\-inlining\fR 4
.IX Item "-fpartial-inlining"
بخش‌هایی از توابع را درون‌خطی می‌کند. این گزینه تنها زمانی اثرگذار است که
خود درون‌خطی‌سازی توسط گزینه‌های \fB\-finline\-functions\fR یا
\fB\-finline\-small\-functions\fR روشن شده باشد.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است.
.IP \fB\-fpredictive\-commoning\fR 4
.IX Item "-fpredictive-commoning"
بهینه‌سازی محاسبات مشترک پیش‌بینانه را انجام می‌دهد؛ یعنی استفاده مجدد از محاسباتی
(به‌ویژه بارگذاری‌ها و ذخیره‌سازی‌های حافظه) که در تکرارهای قبلی حلقه‌ها انجام شده است.
.Sp
این گزینه در سطح \fB\-O3\fR فعال است.
همچنین توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-fprefetch\-loop\-arrays\fR 4
.IX Item "-fprefetch-loop-arrays"
در صورت پشتیبانی ماشین مقصد، دستورالعمل‌هایی برای پیش‌واکشی حافظه تولید می‌کند
تا کارایی حلقه‌هایی که به آرایه‌های بزرگ دسترسی دارند بهبود یابد.
.Sp
این گزینه ممکن است کدی بهتر یا بدتر تولید کند؛ نتایج به‌شدت به ساختار
حلقه‌ها در کد منبع بستگی دارد.
.Sp
در سطح \fB\-Os\fR غیرفعال است.
.IP \fB\-fno\-printf\-return\-value\fR 4
.IX Item "-fno-printf-return-value"
ثابت‌ها را جایگزین مقدار بازگشتی مشخص توابع خروجی قالب‌بندی‌شده مانند
\f(CW\*(C`sprintf\*(C'\fR، \f(CW\*(C`snprintf\*(C'\fR، \f(CW\*(C`vsprintf\*(C'\fR و
\&\f(CW\*(C`vsnprintf\*(C'\fR نمی‌کند (اما نه \f(CW\*(C`printf\*(C'\fR یا \f(CW\*(C`fprintf\*(C'\fR). این
تبدیل به GCC اجازه می‌دهد تا انشعاب‌ها را بر اساس مقدار بازگشتی شناخته‌شده این
توابع فراخوانی‌شده با آرگومان‌های ثابت، یا آرگومان‌هایی که مقادیر آن‌ها در محدوده‌ای
مشخص قرار دارد و تعیین دقیق مقدار بازگشتی را ممکن می‌سازد، بهینه‌سازی یا حتی
حذف کند. برای مثال، هنگامی که \&\fB\-fprintf\-return\-value\fR فعال باشد،
هم انشعاب و هم بدنه دستور \f(CW\*(C`if\*(C'\fR (اما نه فراخوانی \f(CW\*(C`snprint\*(C'\fR) را
می‌توان در صورتی که \f(CW\*(C`i\*(C'\fR یک عدد صحیح ۳۲ بیتی یا کوچک‌تر باشد بهینه‌سازی
و حذف کرد، زیرا تضمین می‌شود که مقدار بازگشتی حداکثر ۸ است.
.Sp
.Vb 3
\&        char buf[9];
\&        if (snprintf (buf, "%08x", i) >= sizeof buf)
\&          ...
.Ve
.Sp
گزینه \fB\-fprintf\-return\-value\fR به بهینه‌سازی‌های دیگر وابسته است و
بهترین نتایج را با \fB\-O2\fR و بالاتر به دست می‌دهد. این گزینه در تعامل با
گزینه‌های \fB\-Wformat\-overflow\fR و \fB\-Wformat\-truncation\fR
کار می‌کند. گزینه \fB\-fprintf\-return\-value\fR به‌طور پیش‌فرض فعال است.
.IP \fB\-fno\-peephole\fR 4
.IX Item "-fno-peephole"
.PD 0
.IP \fB\-fno\-peephole2\fR 4
.IX Item "-fno-peephole2"
.PD
هرگونه بهینه‌سازی روزنه‌ای وابسته به ماشین را غیرفعال می‌کند. تفاوت بین
\fB\-fno\-peephole\fR و \fB\-fno\-peephole2\fR در نحوه پیاده‌سازی آن‌ها در
کامپایلر است؛ برخی اهداف از یکی استفاده می‌کنند، برخی از دیگری، و تعداد
کمی از هر دو.
.Sp
گزینه \&\fB\-fpeephole\fR به‌طور پیش‌فرض فعال است.
گزینه \&\fB\-fpeephole2\fR در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است.
.IP \fB\-fno\-guess\-branch\-probability\fR 4
.IX Item "-fno-guess-branch-probability"
احتمالات انشعاب را با استفاده از روش‌های ابتکاری حدس نمی‌زند.
.Sp
اگر احتمالات انشعاب از طریق بازخورد پروفایل‌سازی (\fB\-fprofile\-arcs\fR)
ارائه نشده باشد، GCC از روش‌های ابتکاری برای حدس زدن آن‌ها استفاده می‌کند. این
روش‌های ابتکاری بر پایه گراف جریان کنترل هستند. اگر برخی از احتمالات انشعاب
توسط \f(CW\*(C`_\|_builtin_expect\*(C'\fR مشخص شده باشند، روش‌های ابتکاری برای
حدس زدن احتمالات انشعاب برای باقی گراف جریان کنترل، با در نظر گرفتن اطلاعات
\f(CW\*(C`_\|_builtin_expect\*(C'\fR به کار می‌روند. تعامل میان روش‌های ابتکاری
و \f(CW\*(C`_\|_builtin_expect\*(C'\fR می‌تواند پیچیده باشد، و در برخی موارد، ممکن است
غیرفعال کردن روش‌های ابتکاری مفید باشد تا درک اثرات \f(CW\*(C`_\|_builtin_expect\*(C'\fR
آسان‌تر گردد.
.Sp
همچنین می‌توان احتمال مورد انتظار عبارت را با تابع داخلی
\f(CW\*(C`_\|_builtin_expect_with_probability\*(C'\fR مشخص کرد.
.Sp
پیش‌فرض در سطوح \&\fB\-O\fR، \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR
گزینه \fB\-fguess\-branch\-probability\fR است.
.IP \fB\-freorder\-blocks\fR 4
.IX Item "-freorder-blocks"
بلوک‌های پایه را در تابع کامپایل‌شده مرتب‌سازی مجدد می‌کند تا تعداد انشعاب‌های
گرفته‌شده کاهش یابد و محلی‌بودن کد بهبود یابد.
.Sp
در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است.
.IP \fB\-freorder\-blocks\-algorithm=\fR\fIalgorithm\fR 4
.IX Item "-freorder-blocks-algorithm=algorithm"
از الگوریتم مشخص‌شده برای مرتب‌سازی مجدد بلوک‌های پایه استفاده می‌کند. آرگومان
\&\fIalgorithm\fR می‌تواند \fBsimple\fR باشد که اندازه کد را افزایش نمی‌دهد (به‌جز
گاهی به دلیل اثرات ثانویه مانند ترازسازی)، یا \fBstc\fR (الگوریتم software trace cache)
که تلاش می‌کند تمام کدهایی را که مکرراً اجرا می‌شوند کنار هم قرار دهد، و با ایجاد
نسخه‌های اضافی از کد، تعداد انشعاب‌های اجراشده را به حداقل برساند.
.Sp
پیش‌فرض در سطوح \fB\-O1\fR و \fB\-Os\fR برابر با \fBsimple\fR، و در سطوح
\fB\-O2\fR و \fB\-O3\fR برابر با \&\fBstc\fR است.
.IP \fB\-freorder\-blocks\-and\-partition\fR 4
.IX Item "-freorder-blocks-and-partition"
علاوه بر مرتب‌سازی مجدد بلوک‌های پایه در تابع کامپایل‌شده برای کاهش تعداد انشعاب‌های
گرفته‌شده، بلوک‌های پایه داغ و سرد را به بخش‌های جداگانه‌ای از فایل‌های اسمبلی
و \fI.o\fR تفکیک می‌کند تا عملکرد صفحه‌بندی و محلی‌بودن حافظه پنهان بهبود یابد.
.Sp
این بهینه‌سازی در صورت وجود مدیریت استثنا یا جدول‌های بازکردن پشته (در اهدافی
که از طرح setjump/longjump یا طرح اختصاصی هدف استفاده می‌کنند)، برای بخش‌های
linkonce، برای توابعی با مشخصه بخش تعریف‌شده توسط کاربر و در هر معماری که از
بخش‌های نام‌گذاری‌شده پشتیبانی نمی‌کند، به‌طور خودکار خاموش می‌شود. هنگامی که از
\fB\-fsplit\-stack\fR استفاده می‌شود، این گزینه به‌طور پیش‌فرض فعال نیست (برای
جلوگیری از خطاهای پیونددهنده)، اما ممکن است به‌صراحت فعال شود (در صورت استفاده
از پیونددهنده‌ای سازگار).
.Sp
برای x86 در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است.
.IP \fB\-freorder\-functions\fR 4
.IX Item "-freorder-functions"
توابع را در فایل هدف مرتب‌سازی مجدد می‌کند تا محلی‌بودن کد بهبود یابد.
برخلاف \fB\-fipa\-reorder\-for\-locality\fR، این گزینه گروه‌بندی تمام توابع در
یک دسته (داغ/عادی/سرد/هرگز اجرا نشده) را در اولویت قرار می‌دهد. این کار با استفاده
از زیربخش‌های ویژه \f(CW\*(C`.text.hot\*(C'\fR برای توابعی که بیشترین اجرا را دارند
و \f(CW\*(C`.text.unlikely\*(C'\fR برای توابعی با اجرای نامحتمل پیاده‌سازی می‌شود.
مرتب‌سازی مجدد توسط پیونددهنده انجام می‌شود، بنابراین قالب فایل هدف باید از بخش‌های
نام‌گذاری‌شده پشتیبانی کند و پیونددهنده باید آن‌ها را به روشی معقول قرار دهد.
.Sp
این گزینه اثری ندارد مگر اینکه بازخورد پروفایل‌سازی ارائه دهید (برای جزئیات به
\fB\-fprofile\-arcs\fR مراجعه کنید) یا توابع را به‌صورت دستی با مشخصه‌های
\&\f(CW\*(C`hot\*(C'\fR یا \f(CW\*(C`cold\*(C'\fR نشانه‌گذاری کنید.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است..IP \fB\-fstrict\-aliasing\fR 4
.IX Item "-fstrict-aliasing"
به کامپایلر اجازه می‌دهد سخت‌گیرانه‌ترین قوانین نام مستعار (aliasing) قابل اعمال بر زبان در حال کامپایل را فرض کند. برای C (و ++C)، این گزینه بهینه‌سازی‌هایی را بر مبنای نوع عبارت‌ها فعال می‌کند. به‌ویژه، دسترسی به یک شیء از یک نوع از طریق عبارتی از نوع دیگر مجاز نیست، مگر این‌که نوع‌ها \fIنوع‌های سازگار (compatible types)\fR باشند، تنها در علامت‌دار بودن یا توصیف‌کننده‌ها (qualifiers) تفاوت داشته باشند، یا این‌که عبارت دارای نوع نویسه‌ای باشد. دسترسی به اشیاء نرده‌ای (scalar) از طریق نوع برداری متناظر نیز مجاز است.
.Sp
برای نمونه، یک \f(CW\*(C`unsigned int\*(C'\fR می‌تواند نام مستعاری برای یک \f(CW\*(C`int\*(C'\fR باشد، اما نه برای یک \&\f(CW\*(C`void*\*(C'\fR یا یک \f(CW\*(C`double\*(C'\fR. یک نوع نویسه‌ای می‌تواند نام مستعاری برای هر نوع دیگری باشد.
.Sp
به کدهایی شبیه به این توجه ویژه داشته باشید:
.Sp
.Vb 4
\&        union a_union {
\&          int i;
\&          double d;
\&        };
\&        
\&        int f() {
\&          union a_union t;
\&          t.d = 3.0;
\&          return t.i;
\&        }
.Ve
.Sp
عمل خواندن از عضوی از union غیر از عضوی که اخیراً در آن نوشته شده است (که «type\-punning» نامیده می‌شود) متداول است. حتی با وجود \&\fB\-fstrict\-aliasing\fR، عمل type\-punning در C مجاز است، به شرطی که دسترسی به حافظه از طریق نوع union انجام گیرد. در ISO C++، عمل type\-punning از طریق یک نوع union رفتار تعریف‌نشده است، اما GCC آن را به عنوان یک افزونه پشتیبانی می‌کند. بنابراین، کد بالا همان‌گونه که انتظار می‌رود کار می‌کند. با این حال، کد زیر ممکن است درست عمل نکند:
.Sp
.Vb 7
\&        int f() {
\&          union a_union t;
\&          int* ip;
\&          t.d = 3.0;
\&          ip = &t.i;
\&          return *ip;
\&        }
.Ve
.Sp
به طور مشابه، دسترسی با گرفتن آدرس، تبدیل نوع (cast) اشاره‌گر حاصل و ارجاع‌زدایی (dereference) از نتیجه، رفتار تعریف‌نشده دارد، حتی اگر تبدیل نوع از یک نوع union استفاده کند؛ برای نمونه:
.Sp
.Vb 4
\&        int f() {
\&          double d = 3.0;
\&          return ((union a_union *) &d)\->i;
\&        }
.Ve
.Sp
گزینهٔ \fB\-fstrict\-aliasing\fR در سطوح \&\fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود.
.IP \fB\-fipa\-strict\-aliasing\fR 4
.IX Item "-fipa-strict-aliasing"
کنترل می‌کند که آیا قوانین \fB\-fstrict\-aliasing\fR در فراتر از مرزهای توابع اعمال شوند یا خیر. توجه داشته باشید که اگر چندین تابع در یک تابع درون‌خطی (inlined) شوند، دسترسی‌های حافظه دیگر به عنوان عبور از مرز تابع به حساب نمی‌آیند.
.Sp
گزینهٔ \fB\-fipa\-strict\-aliasing\fR به طور پیش‌فرض فعال است و تنها در ترکیب با \fB\-fstrict\-aliasing\fR مؤثر واقع می‌شود.
.IP \fB\-falign\-functions\fR 4
.IX Item "-falign-functions"
.PD 0
.IP \fB\-falign\-functions=\fR\fIn\fR 4
.IX Item "-falign-functions=n"
.IP \fB\-falign\-functions=\fR\fIn\fR\fB:\fR\fIm\fR 4
.IX Item "-falign-functions=n:m"
.IP \fB\-falign\-functions=\fR\fIn\fR\fB:\fR\fIm\fR\fB:\fR\fIn2\fR 4
.IX Item "-falign-functions=n:m:n2"
.IP \fB\-falign\-functions=\fR\fIn\fR\fB:\fR\fIm\fR\fB:\fR\fIn2\fR\fB:\fR\fIm2\fR 4
.IX Item "-falign-functions=n:m:n2:m2"
.PD
شروع توابع را با رد کردن حداکثر \fIm\fR\-1 بایت، به توان دو بعدیِ بزرگ‌تر یا مساوی با \fIn\fR تراز می‌کند. این تضمین می‌کند که حداقل \fIm\fR بایت نخست تابع بتواند بدون عبور از مرز تراز \fIn\fR\-بایتی توسط CPU واکشی شود. این یک بهینه‌سازی در کارایی کد است و از ترازسازی برای توابعی که کم‌کاربرد (cold) محسوب می‌شوند، صرف‌نظر می‌شود. اگر ترازسازی برای تمامی توابع نیاز است، از \fB\-fmin\-function\-alignment\fR استفاده کنید.
.Sp
اگر \fIm\fR مشخص نشده باشد، مقدار پیش‌فرض آن برابر با \fIn\fR خواهد بود.
.Sp
مثال‌ها: \fB\-falign\-functions=32\fR توابع را به مرز 32\-بایتی بعدی تراز می‌کند، \fB\-falign\-functions=24\fR تنها در صورتی به مرز 32\-بایتی بعدی تراز می‌کند که با رد کردن 23 بایت یا کمتر قابل انجام باشد، و \&\fB\-falign\-functions=32:7\fR تنها در صورتی به مرز 32\-بایتی بعدی تراز می‌کند که با رد کردن 6 بایت یا کمتر قابل انجام باشد.
.Sp
جفت دوم مقادیر \fIn2\fR:\fIm2\fR به شما امکان می‌دهد یک تراز ثانویه را تعیین کنید: \fB\-falign\-functions=64:7:32:3\fR در صورتی که با رد کردن 6 بایت یا کمتر امکان‌پذیر باشد به مرز 64\-بایتی بعدی تراز می‌کند، و در غیر این صورت اگر با رد کردن 2 بایت یا کمتر امکان‌پذیر باشد به مرز 32\-بایتی بعدی تراز می‌کند.
اگر \fIm2\fR تعیین نشود، مقدار پیش‌فرض آن برابر با \fIn2\fR خواهد بود.
.Sp
برخی اسمبلرها این پرچم را فقط زمانی پشتیبانی می‌کنند که \fIn\fR توانی از دو باشد؛ در آن صورت، مقدار به بالا گرد می‌شود.
.Sp
گزینه‌های \&\fB\-fno\-align\-functions\fR و \fB\-falign\-functions=1\fR معادل یکدیگرند و بدین معنا هستند که توابع تراز نمی‌شوند.
.Sp
اگر \fIn\fR مشخص نشود یا صفر باشد، از یک مقدار پیش‌فرض وابسته به ماشین استفاده می‌شود. حداکثر مقدار مجاز برای گزینهٔ \fIn\fR برابر 65536 است.
.Sp
در سطوح \fB\-O2\fR و \fB\-O3\fR فعال می‌شود.
.IP \fB\-flimit\-function\-alignment\fR 4
.IX Item "-flimit-function-alignment"
اگر این گزینه فعال باشد، کامپایلر تلاش می‌کند از تراز بیش‌از‌حد و غیرضروری توابع خودداری کند. این گزینه می‌کوشد به اسمبلر دستور دهد به میزانی که توسط \fB\-falign\-functions\fR مشخص شده ترازسازی را انجام دهد، اما بایت‌های بیشتری نسبت به اندازهٔ تابع را رد نکند.
.IP \fB\-falign\-labels\fR 4
.IX Item "-falign-labels"
.PD 0
.IP \fB\-falign\-labels=\fR\fIn\fR 4
.IX Item "-falign-labels=n"
.IP \fB\-falign\-labels=\fR\fIn\fR\fB:\fR\fIm\fR 4
.IX Item "-falign-labels=n:m"
.IP \fB\-falign\-labels=\fR\fIn\fR\fB:\fR\fIm\fR\fB:\fR\fIn2\fR 4
.IX Item "-falign-labels=n:m:n2"
.IP \fB\-falign\-labels=\fR\fIn\fR\fB:\fR\fIm\fR\fB:\fR\fIn2\fR\fB:\fR\fIm2\fR 4
.IX Item "-falign-labels=n:m:n2:m2"
.PD
تمام مقصدهای انشعاب (branch targets) را به مرزی از توان دو تراز می‌کند.
.Sp
پارامترهای این گزینه مشابه با گزینهٔ \fB\-falign\-functions\fR هستند.
گزینه‌های \&\fB\-fno\-align\-labels\fR و \fB\-falign\-labels=1\fR معادل یکدیگرند و بدین معنا هستند که برچسب‌ها تراز نمی‌شوند.
.Sp
اگر \fB\-falign\-loops\fR یا \fB\-falign\-jumps\fR قابل اعمال بوده و بزرگ‌تر از این مقدار باشند، مقادیر آن‌ها به جای این مقدار استفاده می‌شود.
.Sp
اگر \fIn\fR مشخص نشود یا صفر باشد، از یک پیش‌فرض وابسته به ماشین استفاده می‌شود که به احتمال بسیار زیاد \fB1\fR خواهد بود، به معنای عدم ترازسازی.
حداکثر مقدار مجاز برای گزینهٔ \fIn\fR برابر 65536 است.
.Sp
در سطوح \fB\-O2\fR و \fB\-O3\fR فعال می‌شود.
.IP \fB\-falign\-loops\fR 4
.IX Item "-falign-loops"
.PD 0
.IP \fB\-falign\-loops=\fR\fIn\fR 4
.IX Item "-falign-loops=n"
.IP \fB\-falign\-loops=\fR\fIn\fR\fB:\fR\fIm\fR 4
.IX Item "-falign-loops=n:m"
.IP \fB\-falign\-loops=\fR\fIn\fR\fB:\fR\fIm\fR\fB:\fR\fIn2\fR 4
.IX Item "-falign-loops=n:m:n2"
.IP \fB\-falign\-loops=\fR\fIn\fR\fB:\fR\fIm\fR\fB:\fR\fIn2\fR\fB:\fR\fIm2\fR 4
.IX Item "-falign-loops=n:m:n2:m2"
.PD
حلقه‌ها را به مرزی از توان دو تراز می‌کند. اگر حلقه‌ها بارها اجرا شوند، این کار هزینهٔ اجرای هرگونه دستورالعمل پرکنندهٔ صوری (dummy padding) را جبران خواهد کرد. این یک بهینه‌سازی در کارایی کد است و از ترازسازی برای حلقه‌هایی که کم‌کاربرد (cold) محسوب می‌شوند، صرف‌نظر می‌شود.
.Sp
اگر \fB\-falign\-labels\fR بزرگ‌تر از این مقدار باشد، مقدار آن به جای این مقدار استفاده خواهد شد.
.Sp
پارامترهای این گزینه مشابه با گزینهٔ \fB\-falign\-functions\fR هستند.
گزینه‌های \&\fB\-fno\-align\-loops\fR و \fB\-falign\-loops=1\fR معادل یکدیگرند و بدین معنا هستند که حلقه‌ها تراز نمی‌شوند.
حداکثر مقدار مجاز برای گزینهٔ \fIn\fR برابر 65536 است.
.Sp
اگر \fIn\fR مشخص نشود یا صفر باشد، از یک پیش‌فرض وابسته به ماشین استفاده می‌شود.
.Sp
در سطوح \fB\-O2\fR و \fB\-O3\fR فعال می‌شود.
.IP \fB\-falign\-jumps\fR 4
.IX Item "-falign-jumps"
.PD 0
.IP \fB\-falign\-jumps=\fR\fIn\fR 4
.IX Item "-falign-jumps=n"
.IP \fB\-falign\-jumps=\fR\fIn\fR\fB:\fR\fIm\fR 4
.IX Item "-falign-jumps=n:m".IP \fB\-falign\-jumps=\fR\fIn\fR\fB:\fR\fIm\fR\fB:\fR\fIn2\fR 4
.IX Item "-falign-jumps=n:m:n2"
.IP \fB\-falign\-jumps=\fR\fIn\fR\fB:\fR\fIm\fR\fB:\fR\fIn2\fR\fB:\fR\fIm2\fR 4
.IX Item "-falign-jumps=n:m:n2:m2"
.PD
تراز کردن اهداف انشعاب به مرزی از توان دو، برای اهدافی که تنها از طریق پرش قابل دستیابی هستند. در این حالت، نیازی به اجرای هیچ دستور ساختگی (dummy) نیست. این یک بهینه‌سازی برای کارایی کد است و از ترازسازی برای پرش‌هایی که سرد (cold) در نظر گرفته شوند، صرف‌نظر می‌شود.
.Sp
اگر \fB\-falign\-labels\fR از این مقدار بزرگ‌تر باشد، مقدار آن به‌جای این گزینه استفاده می‌شود.
.Sp
پارامترهای این گزینه مشابه با گزینهٔ \fB\-falign\-functions\fR هستند.
\&\fB\-fno\-align\-jumps\fR و \fB\-falign\-jumps=1\fR
معادل یکدیگرند و به این معنی هستند که حلقه‌ها تراز نمی‌شوند.
.Sp
اگر \fIn\fR مشخص نشده باشد یا صفر باشد، از مقدار پیش‌فرض وابسته به معماری ماشین استفاده می‌شود.
حداکثر مقدار مجاز برای گزینهٔ \fIn\fR برابر با 65536 است.
.Sp
در سطوح بهینه‌سازی \fB\-O2\fR و \fB\-O3\fR فعال می‌شود.
.IP \fB\-fmin\-function\-alignment\fR 4
.IX Item "-fmin-function-alignment"
تعیین کمینهٔ تراز توابع تا توان بعدی دو که بزرگ‌تر یا مساوی با \fIn\fR باشد. برخلاف \fB\-falign\-functions\fR، این تراز بر روی تمام توابع (حتی توابعی که سرد تلقی می‌شوند) نیز اعمال می‌شود. این ترازسازی همچنین تحت تأثیر \fB\-flimit\-function\-alignment\fR قرار نمی‌گیرد.
.IP \fB\-fno\-allocation\-dce\fR 4
.IX Item "-fno-allocation-dce"
عدم حذف تخصیص‌های استفاده‌نشدهٔ ++C (با استفاده از عملگرهای \f(CW\*(C`new\*(C'\fR و \f(CW\*(C`delete\*(C'\fR) در مرحلهٔ حذف کدهای مرده (dead code elimination).
.Sp
همچنین ببینید: \fB\-fmalloc\-dce\fR.
.IP \fB\-fallow\-store\-data\-races\fR 4
.IX Item "-fallow-store-data-races"
به کامپایلر اجازه می‌دهد بهینه‌سازی‌هایی را انجام دهد که ممکن است باعث ایجاد شرایط رقابتی داده (data race) جدید در عملیات ذخیره‌سازی (store) شوند، بدون اینکه اثبات کند متغیر نمی‌تواند به‌طور هم‌روند توسط رشته‌های دیگر دسترسی پیدا کند. این گزینه بر بهینه‌سازی داده‌های محلی تأثیری ندارد. در صورتی که مشخص باشد داده‌های سراسری توسط چندین رشته مورد دسترسی قرار نخواهند گرفت، استفاده از این گزینه ایمن است.
.Sp
از نمونه بهینه‌سازی‌های فعال‌شده توسط \fB\-fallow\-store\-data\-races\fR می‌توان به بالا بردن عبارت‌ها (hoisting) یا تبدیل‌های شرطی (if-conversions) اشاره کرد که ممکن است سبب شوند مقداری که پیش‌تر در حافظه بوده دوباره با همان مقدار بازنویسی شود. چنین بازنویسی‌هایی در یک بستر تک‌رشته‌ای ایمن هستند، اما ممکن است در یک بستر چندرشته‌ای ناامن باشند. توجه داشته باشید که در برخی پردازنده‌ها، تبدیل‌های شرطی ممکن است برای فعال‌سازی برداری‌سازی (vectorization) الزامی باشند.
.Sp
در سطح \fB\-Ofast\fR فعال می‌شود.
.IP \fB\-funit\-at\-a\-time\fR 4
.IX Item "-funit-at-a-time"
این گزینه تنها به دلایل سازگاری باقی مانده است. \fB\-funit\-at\-a\-time\fR
هیچ تأثیری ندارد، در حالی که \fB\-fno\-unit\-at\-a\-time\fR متضمن گزینه‌های
\&\fB\-fno\-toplevel\-reorder\fR و \fB\-fno\-section\-anchors\fR است.
.Sp
به‌طور پیش‌فرض فعال است.
.IP \fB\-fno\-toplevel\-reorder\fR 4
.IX Item "-fno-toplevel-reorder"
ترتیب توابع، متغیرها و عبارات \f(CW\*(C`asm\*(C'\fR در سطح بالا (top-level) را تغییر ندهد. آن‌ها را با همان ترتیبی که در فایل ورودی ظاهر شده‌اند خروجی می‌دهد. هنگامی که از این گزینه استفاده می‌شود، متغیرهای ایستای (static) بدون ارجاع حذف نمی‌شوند. این گزینه برای پشتیبانی از کدهای موجود که به ترتیب خاصی وابسته هستند در نظر گرفته شده است. برای کدهای جدید، بهتر است در صورت امکان از مشخصه‌ها (attributes) استفاده شود.
.Sp
گزینهٔ \&\fB\-ftoplevel\-reorder\fR در \fB\-O1\fR و بالاتر، و همچنین در \fB\-O0\fR در صورتی که \fB\-fsection\-anchors\fR به‌صراحت درخواست شده باشد، پیش‌فرض است. علاوه بر این، \fB\-fno\-toplevel\-reorder\fR متضمن \&\fB\-fno\-section\-anchors\fR نیز هست.
.IP \fB\-funreachable\-traps\fR 4
.IX Item "-funreachable-traps"
با این گزینه، کامپایلر فراخوانی‌های
\&\f(CW\*(C`_\|_builtin_unreachable\*(C'\fR را به‌جای استفاده برای بهینه‌سازی، به تله‌ها (traps) تبدیل می‌کند. این موضوع بر هرگونه فراخوانی از این نوع که به‌طور ضمنی توسط کامپایلر ایجاد شده باشد نیز تأثیر می‌گذارد.
.Sp
این گزینه همان اثر \fB\-fsanitize=unreachable
\&\-fsanitize\-trap=unreachable\fR را دارد، اما بر مقادیر آن گزینه‌ها تأثیری نمی‌گذارد. اگر \fB\-fsanitize=unreachable\fR فعال باشد، آن گزینه نسبت به این گزینه اولویت خواهد داشت.
.Sp
این گزینه به‌طور پیش‌فرض در \fB\-O0\fR و \fB\-Og\fR فعال است.
.IP \fB\-fweb\fR 4
.IX Item "-fweb"
وب‌ها (webs) را به‌گونه‌ای که معمولاً برای مقاصد تخصیص ثبات (register allocation) به کار می‌روند می‌سازد و به هر وب یک ثبات کاذب (pseudo register) جداگانه اختصاص می‌دهد. این کار به مرحلهٔ تخصیص ثبات اجازه می‌دهد مستقیماً بر روی ثبات‌های کاذب عمل کند، اما همچنین چندین مرحلهٔ بهینه‌سازی دیگر مانند CSE، بهینه‌ساز حلقه و حذف کدهای مردهٔ ساده را تقویت می‌نماید. با این وجود، می‌تواند اشکال‌زدایی را غیرممکن سازد، زیرا متغیرها دیگر در یک «ثبات مبنا» (home register) باقی نمی‌مانند.
.Sp
به‌طور پیش‌فرض همراه با \fB\-funroll\-loops\fR فعال می‌شود.
.IP \fB\-fwhole\-program\fR 4
.IX Item "-fwhole-program"
فرض می‌کند که واحد کامپایل فعلی نمایانگر کل برنامهٔ در حال کامپایل است. تمام توابع و متغیرهای عمومی به‌استثنای \f(CW\*(C`main\*(C'\fR و مواردی که با مشخصهٔ \f(CW\*(C`externally_visible\*(C'\fR علامت‌گذاری شده‌اند، به توابع ایستا (static) تبدیل می‌شوند و در عمل با تهاجم بیشتری توسط بهینه‌سازهای بین‌روالی (interprocedural) بهینه‌سازی می‌گردند.
.Sp
با گزینهٔ \fB\-flto\fR، این گزینه کاربرد محدودی دارد. در بیشتر موارد، فهرست دقیق نمادهای استفاده‌شده یا صادرشده از باینری، از اطلاعات تفکیکی که توسط افزونهٔ پیونددهنده به بهینه‌ساز زمان پیوند منتقل می‌شود، مشخص است. با این حال، اگر از هیچ افزونهٔ پیونددهنده‌ای استفاده نشود یا در طول مرحلهٔ پیوند افزایشی هنگامی که کد نهایی تولید می‌شود (با \fB\-flto\fR
\&\fB\-flinker\-output=nolto\-rel\fR)، همچنان مفید است.
.IP \fB\-flto[=\fR\fIn\fR\fB]\fR 4
.IX Item "-flto[=n]"
این گزینه بهینه‌ساز استاندارد زمان پیوند را اجرا می‌کند. هنگامی که با کد منبع فراخوانی شود، GIMPLE (یکی از نمایش‌های درونی GCC) را تولید کرده و آن را در بخش‌های ویژهٔ ELF در فایل هدف می‌نویسد. هنگامی که فایل‌های هدف به یکدیگر پیوند داده می‌شوند، تمامی بدنه‌های توابع از این بخش‌های ELF خوانده شده و طوری نمونه‌سازی می‌شوند که گویی بخشی از یک واحد ترجمه (translation unit) یکسان بوده‌اند.
.Sp
برای استفاده از بهینه‌ساز زمان پیوند، باید \fB\-flto\fR و گزینه‌های بهینه‌سازی هم در زمان کامپایل و هم در زمان پیوند نهایی مشخص شوند. توصیه می‌شود که تمام فایل‌های دخیل در یک پیوند را با گزینه‌های یکسان کامپایل کرده و همان گزینه‌ها را در زمان پیوند نیز مشخص نمایید.
برای مثال:
.Sp
.Vb 3
\&        gcc \-c \-O2 \-flto foo.c
\&        gcc \-c \-O2 \-flto bar.c
\&        gcc \-o myprog \-flto \-O2 foo.o bar.o
.Ve
.Sp
دو فراخوانی نخست به GCC، یک نمایش بایت‌کد از GIMPLE را در بخش‌های ویژهٔ ELF درون \fIfoo.o\fR و
\&\fIbar.o\fR ذخیره می‌کنند. فراخوانی نهایی بایت‌کد GIMPLE را از
\&\fIfoo.o\fR و \fIbar.o\fR می‌خواند، این دو فایل را در یک تصویر داخلی واحد ادغام می‌نماید، و نتیجه را طبق روال معمول کامپایل می‌کند. از آنجا که هر دو فایل
\&\fIfoo.o\fR و \fIbar.o\fR در یک تصویر واحد ادغام شده‌اند، این امر سبب می‌شود که تمام تحلیل‌ها و بهینه‌سازی‌های بین‌روالی در GCC در هر دو فایل به‌گونه‌ای عمل کنند که گویی یک فایل واحد هستند. این بدان معناست که برای مثال، بخش درون‌ریز (inliner) قادر است توابع موجود در
\&\fIbar.o\fR را درون توابع موجود در \fIfoo.o\fR به‌صورت درون‌خطی (inline) قرار دهد و بالعکس.
.Sp
راه دیگر (و ساده‌تر) برای فعال‌سازی بهینه‌سازی زمان پیوند:
.Sp
.Vb 1
\&        gcc \-o myprog \-flto \-O2 foo.c bar.c
.Ve
.Sp
دستور بالا بایت‌کد را برای \fIfoo.c\fR و \fIbar.c\fR تولید کرده،
آن‌ها را در یک نمایش واحد GIMPLE با یکدیگر ادغام می‌کند و برای تولید \fImyprog\fR آن‌ها را طبق معمول بهینه‌سازی می‌نماید.
.Sp
نکتهٔ مهمی که باید به خاطر سپرد این است که برای فعال‌سازی بهینه‌سازی‌های زمان پیوند، لازم است از گردانندهٔ (driver) GCC برای انجام مرحلهٔ پیوند استفاده کنید. اگر هر یک از اشیای دخیل با گزینهٔ خط فرمان \fB\-flto\fR کامپایل شده باشند، GCC به‌طور خودکار بهینه‌سازی زمان پیوند را انجام می‌دهد. شما همیشه می‌توانید تصمیم خودکار برای انجام بهینه‌سازی زمان پیوند را با فرستادن \fB\-fno\-lto\fR به دستور پیوند لغو کنید.
.Sp
برای اثربخش کردن بهینه‌سازی کل برنامه، لازم است فرضیات معینی در نظر گرفته شود. کامپایلر باید بداند چه توابع و متغیرهایی ممکن است توسط کتابخانه‌ها و زمان‌اجرا (runtime) خارج از واحد بهینه‌سازی‌شده در زمان پیوند مورد دسترسی قرار گیرند. در صورت پشتیبانی توسط پیونددهنده، افزونهٔ پیونددهنده (ببینید: \fB\-fuse\-linker\-plugin\fR) اطلاعات نمادهای استفاده‌شده و نمادهای از بیرون قابل‌مشاهده را به کامپایلر ارسال می‌کند. در صورتی که افزونهٔ پیونددهنده در دسترس نباشد، باید از \fB\-fwhole\-program\fR استفاده شود تا به کامپایلر اجازه داده شود این فرضیات را در نظر بگیرد، که این امر به تصمیم‌های بهینه‌سازی تهاجمی‌تری منجر می‌گردد.
.Sp
هنگامی که یک فایل با \fB\-flto\fR بدون
\&\fB\-fuse\-linker\-plugin\fR کامپایل شود، فایل هدفِ تولیدشده بزرگ‌تر از یک فایل هدف معمولی خواهد بود، زیرا هم حاوی بایت‌کدهای GIMPLE و هم کد نهایی معمول است (ببینید: \fB\-ffat\-lto\-objects\fR). این بدان معناست که فایل‌های هدف با اطلاعات LTO می‌توانند مانند فایل‌های هدف عادی پیوند داده شوند؛ اگر \fB\-fno\-lto\fR به پیونددهنده فرستاده شود، هیچ بهینه‌سازی بین‌روالی اعمال نمی‌شود. توجه داشته باشید که با فعال بودن
\&\fB\-fno\-fat\-lto\-objects\fR، مرحلهٔ کامپایل سریع‌تر است اما نمی‌توانید یک پیوند معمولی و غیر LTO را روی آن‌ها انجام دهید.
.Sp
هنگام تولید باینری نهایی، GCC تنها بهینه‌سازی‌های زمان پیوند را روی فایل‌هایی اعمال می‌کند که حاوی بایت‌کد باشند. بنابراین، شما می‌توانید فایل‌های هدف و کتابخانه‌ها را با بایت‌کدهای GIMPLE و کد هدف نهایی ترکیب و مطابقت دهید. GCC به‌طور خودکار انتخاب می‌کند که کدام فایل‌ها در حالت LTO بهینه‌سازی شوند و کدام فایل‌ها بدون پردازش بیشتر پیوند یابند.
.Sp
به‌طور کلی، گزینه‌های مشخص‌شده در زمان پیوند بر گزینه‌های مشخص‌شده در زمان کامپایل ارجحیت دارند و جایگزین آن‌ها می‌شوند، اگرچه در برخی موارد GCC تلاش می‌کند گزینه‌های زمان پیوند را از تنظیمات به‌کاررفته برای کامپایل فایل‌های ورودی استنتاج نماید.
.Sp
اگر گزینهٔ سطح بهینه‌سازی \fB\-O\fR را در زمان پیوند تعیین نکنید، GCC از بالاترین سطح بهینه‌سازی استفاده‌شده در هنگام کامپایل فایل‌های هدف استفاده می‌کند. توجه داشته باشید که تعیین گزینهٔ سطح بهینه‌سازی صرفاً در زمان پیوند و نه در زمان کامپایل، عموماً بی‌تأثیر است و این امر دو دلیل دارد: نخست اینکه کامپایل کردن بدون بهینه‌سازی، گذارهای (passes) کامپایلر را که اطلاعات لازم برای بهینه‌سازی مؤثر در زمان پیوند را جمع‌آوری می‌کنند، متوقف می‌سازد. دوم اینکه برخی از مراحل اولیهٔ بهینه‌سازی تنها در زمان کامپایل قابل انجام هستند و نه در زمان پیوند.
.Sp
برخی پرچم‌های تولید کد وجود دارند که توسط GCC در زمان تولید بایت‌کدها حفظ می‌شوند، زیرا باید در طول پیوند نهایی استفاده شوند. در حال حاضر، گزینه‌های زیر و تنظیمات آن‌ها از اولین فایل هدفی که صریحاً آن‌ها را تعیین کرده باشد گرفته می‌شوند:
\&\fB\-fcommon\fR، \fB\-fexceptions\fR، \fB\-fnon\-call\-exceptions\fR،
\&\fB\-fgnu\-tm\fR و تمام پرچم‌های هدف \fB\-m\fR.
.Sp
گزینه‌های \fB\-fPIC\fR، \fB\-fpic\fR، \fB\-fpie\fR و
\&\fB\-fPIE\fR بر اساس طرح زیر با یکدیگر ترکیب می‌شوند:
.Sp.Vb 6
\&        B<\-fPIC> + B<\-fpic> = B<\-fpic>
\&        B<\-fPIC> + B<\-fno\-pic> = B<\-fno\-pic>
\&        B<\-fpic/\-fPIC> + (no option) = (no option)
\&        B<\-fPIC> + B<\-fPIE> = B<\-fPIE>
\&        B<\-fpic> + B<\-fPIE> = B<\-fpie>
\&        B<\-fPIC/\-fpic> + B<\-fpie> = B<\-fpie>
.Ve
.Sp
برخی از پرچم‌های تغییردهندهٔ ABI باید در تمامی واحدهای کامپایل یکسان باشند، و تلاش برای بازنویسی این مقادیر در زمان پیوند با یک مقدار متناقض نادیده گرفته می‌شود. این موارد شامل گزینه‌هایی چون \fB\-freg\-struct\-return\fR و \fB\-fpcc\-struct\-return\fR است.
.Sp
سایر گزینه‌ها مانند \fB\-ffp\-contract\fR، \fB\-fno\-strict\-overflow\fR، \&\fB\-fwrapv\fR، \fB\-fno\-trapv\fR یا \fB\-fno\-strict\-aliasing\fR به مرحلهٔ پیوند منتقل می‌شوند و در صورت وجود تناقض میان واحدهای ترجمه، به‌صورت محافظه‌کارانه ادغام می‌گردند. به‌طور خاص، \&\fB\-fno\-strict\-overflow\fR، \fB\-fwrapv\fR و \fB\-fno\-trapv\fR اولویت دارند؛ و برای مثال \fB\-ffp\-contract=off\fR نسبت به \fB\-ffp\-contract=fast\fR دارای اولویت است. شما می‌توانید آن‌ها را در زمان پیوند بازنویسی کنید.
.Sp
گزینه‌های تشخیصی مانند \fB\-Wstringop\-overflow\fR به مرحلهٔ پیوند منتقل می‌شوند و تنظیمات آن‌ها با مرحلهٔ کامپایل در سطح دانه‌بندی تابع (function granularity) مطابقت دارد. توجه داشته باشید که این موضوع تنها برای پیام‌های تشخیصی صادرشده در حین بهینه‌سازی اهمیت دارد. همچنین توجه کنید که تبدیلات کد مانند درون‌خطی‌سازی (inlining) می‌تواند منجر به فعال یا غیرفعال شدن هشدارها برای بخش‌هایی از کد شود، چنانچه با تنظیمات زمان کامپایل سازگار نباشد.
.Sp
هنگامی که نیاز دارید گزینه‌هایی را از طریق \fB\-Wa\fR یا \&\fB\-Xassembler\fR به اسمبلر ارسال کنید، مطمئن شوید که یا چنین واحدهای ترجمه‌ای را با \fB\-fno\-lto\fR کامپایل می‌کنید، یا به‌طور یکپارچه از همان گزینه‌های اسمبلر در تمامی واحدهای ترجمه استفاده می‌نمایید. همچنین می‌توانید گزینه‌های اسمبلر را در زمان پیوند LTO مشخص کنید.
.Sp
برای فعال‌سازی تولید اطلاعات اشکال‌زدایی باید \fB\-g\fR را در زمان کامپایل مشخص کنید. اگر هر یک از فایل‌های ورودی در زمان پیوند با فعال بودن تولید اطلاعات اشکال‌زدایی ساخته شده باشند، مرحلهٔ پیوند نیز تولید اطلاعات اشکال‌زدایی را فعال خواهد کرد. هرگونه تنظیمات پیشرفته‌تر اطلاعات اشکال‌زدایی مانند سطح DWARF در \fB\-gdwarf\-5\fR باید صریحاً در خط فرمان پیونددهنده تکرار شود و ترکیب تنظیمات مختلف در واحدهای ترجمهٔ گوناگون توصیه نمی‌شود.
.Sp
اگر LTO با اشیایی با پیوند C مواجه شود که با انواع ناسازگار در واحدهای ترجمهٔ مجزایی که قرار است به یکدیگر پیوند داده شوند اعلان شده‌اند (رفتار تعریف‌نشده طبق ISO C99 6.2.7)، ممکن است یک پیام تشخیصی غیرمهلک صادر شود. این رفتار در زمان اجرا همچنان تعریف‌نشده است. پیام‌های تشخیصی مشابهی ممکن است برای زبان‌های دیگر نیز ایجاد شود.
.Sp
یکی دیگر از ویژگی‌های LTO این است که می‌توان بهینه‌سازی‌های بینارویه‌ای (interprocedural optimizations) را روی فایل‌های نوشته‌شده به زبان‌های مختلف اعمال کرد:
.Sp
.Vb 4
\&        gcc \-c \-flto foo.c
\&        g++ \-c \-flto bar.cc
\&        gfortran \-c \-flto baz.f90
\&        g++ \-o myprog \-flto \-O3 foo.o bar.o baz.o \-lgfortran
.Ve
.Sp
توجه داشته باشید که پیوند نهایی با \fBg++\fR انجام می‌شود تا کتابخانه‌های زمان اجرای C++ دریافت شوند و \fB\-lgfortran\fR برای به‌دست آوردن کتابخانه‌های زمان اجرای Fortran اضافه شده است. به‌طور کلی، هنگام ترکیب زبان‌ها در حالت LTO، باید از همان گزینه‌های دستور پیوند استفاده کنید که در ترکیب زبان‌ها در یک کامپایل معمولی (غیر LTO) استفاده می‌کردید.
.Sp
اگر فایل‌های شیء حاوی بایت‌کد GIMPLE در یک بایگانی کتابخانه، مثلاً \&\fIlibfoo.a\fR ذخیره شده باشند، در صورتی که از یک پیونددهنده با پشتیبانی از افزونه (plugin) استفاده کنید، امکان استخراج و استفاده از آن‌ها در پیوند LTO وجود دارد. برای ایجاد کتابخانه‌های ایستا مناسب برای LTO، به‌جای \fBar\fR و \fBranlib\fR از \fBgcc\-ar\fR و \fBgcc\-ranlib\fR استفاده کنید؛ برای نمایش نمادهای فایل‌های شیء دارای بایت‌کد GIMPLE، از \&\fBgcc\-nm\fR استفاده نمایید. این دستورها نیازمند آن هستند که \fBar\fR، \fBranlib\fR و \fBnm\fR با پشتیبانی از افزونه کامپایل شده باشند. در زمان پیوند، از پرچم \fB\-fuse\-linker\-plugin\fR استفاده کنید تا اطمینان حاصل شود که کتابخانه در فرایند بهینه‌سازی LTO مشارکت دارد:
.Sp
.Vb 1
\&        gcc \-o myprog \-O2 \-flto \-fuse\-linker\-plugin a.o b.o \-lfoo
.Ve
.Sp
با فعال بودن افزونهٔ پیونددهنده، پیونددهنده فایل‌های GIMPLE مورد نیاز را از \fIlibfoo.a\fR استخراج کرده و آن‌ها را به GCC در حال اجرا تحویل می‌دهد تا بخشی از تصویر تجمیع‌شدهٔ GIMPLE برای بهینه‌سازی شوند.
.Sp
اگر از پیونددهنده‌ای با پشتیبانی از افزونه استفاده نمی‌کنید و/یا افزونهٔ پیونددهنده را فعال نمی‌کنید، اشیاء درون \fIlibfoo.a\fR طبق روال معمول استخراج و پیوند داده می‌شوند، اما در فرایند بهینه‌سازی LTO شرکت نمی‌کنند. برای ساخت یک کتابخانهٔ ایستا که هم برای بهینه‌سازی LTO و هم برای پیوند معمول مناسب باشد، فایل‌های شیء آن را با \&\fB\-flto\fR \fB\-ffat\-lto\-objects\fR کامپایل کنید.
.Sp
بهینه‌سازی‌های زمان پیوند برای عمل کردن نیازی به حضور کل برنامه ندارند. اگر برنامه نیازی به برون‌ریزی هیچ نمادی نداشته باشد، ترکیب \fB\-flto\fR و \fB\-fwhole\-program\fR امکان‌پذیر است تا بهینه‌سازهای بینارویه‌ای بتوانند از فرضیات تهاجمی‌تری استفاده کنند که ممکن است به فرصت‌های بهینه‌سازی بهتری منجر شود. در صورت فعال بودن افزونهٔ پیونددهنده، نیازی به استفاده از \fB\-fwhole\-program\fR نیست (نگاه کنید به \fB\-fuse\-linker\-plugin\fR).
.Sp
پیاده‌سازی کنونی LTO هیچ تلاشی برای تولید بایت‌کدی که بین انواع مختلف میزبان‌ها قابل حمل باشد نمی‌کند. فایل‌های بایت‌کد نسخه‌بندی شده‌اند و بررسی نسخهٔ دقیقی روی آن‌ها انجام می‌شود؛ بنابراین فایل‌های بایت‌کد تولیدشده در یک نسخه از GCC با نسخه‌های قدیمی‌تر یا جدیدتر GCC کار نمی‌کنند.
.Sp
بهینه‌سازی زمان پیوند با تولید اطلاعات اشکال‌زدایی در سیستم‌هایی غیر از آن‌هایی که از ترکیب ELF و DWARF استفاده می‌کنند، به‌خوبی کار نمی‌کند.
.Sp
اگر مقدار اختیاری \fIn\fR را مشخص کنید، بهینه‌سازی و تولید کد انجام‌شده در زمان پیوند با بهره‌گیری از برنامهٔ نصب‌شدهٔ \fBmake\fR و به‌صورت موازی در قالب \fIn\fR پردازش موازی اجرا می‌شود. متغیر محیطی \fBMAKE\fR می‌تواند برای بازنویسی برنامهٔ مورداستفاده به کار رود.
.Sp
همچنین می‌توانید \fB\-flto=jobserver\fR را برای استفاده از حالت job server مربوط به GNU make جهت تعیین تعداد کارهای موازی مشخص کنید. این گزینه زمانی مفید است که Makefile فراخوانندهٔ GCC از قبل به‌صورت موازی در حال اجرا باشد. برای کارکرد این قابلیت، باید یک \fB+\fR در ابتدای دستور (recipe) در Makefile والد قرار دهید. این گزینه احتمالاً تنها زمانی کار می‌کند که \fBMAKE\fR همان GNU make باشد. حتی بدون مقدار گزینه، GCC تلاش می‌کند تا یک job server در حال اجرای GNU make را به‌طور خودکار تشخیص دهد.
.Sp
از \fB\-flto=auto\fR برای استفاده از job server متعلق به GNU make (در صورت دردسترس بودن) استفاده کنید، یا در غیر این صورت به تشخیص خودکار تعداد رشته‌های پردازنده (CPU threads) موجود در سیستم بازگردید.
.IP \fB\-flto\-partition=\fR\fIalg\fR 4
.IX Item "-flto-partition=alg"
الگوریتم پارتیشن‌بندی مورداستفاده توسط بهینه‌ساز زمان پیوند را مشخص می‌کند. مقدار آن می‌تواند \fB1to1\fR برای مشخص کردن پارتیشن‌بندی متناظر با فایل‌های مبدأ اصلی، یا \fBbalanced\fR برای تعیین پارتیشن‌بندی به بخش‌های هم‌اندازه (در صورت امکان)، یا \fBmax\fR برای ایجاد پارتیشن جدید برای هر نماد در صورت امکان، یا \fBcache\fR برای متعادل‌سازی اندازهٔ بخش‌ها در عین کنار هم نگه‌داشتن نمادهای مرتبط جهت حافظه‌پنهان‌سازی بهتر در LTO افزایشی باشد. مشخص کردن \fBnone\fR به‌عنوان الگوریتم، پارتیشن‌بندی و جریان‌دهی (streaming) را به‌طور کامل غیرفعال می‌کند. مقدار پیش‌فرض \fBbalanced\fR است. در حالی که \fB1to1\fR می‌تواند به‌عنوان یک راه‌حل موقت برای مشکلات مختلف ترتیب کد استفاده شود، پارتیشن‌بندی \fBmax\fR صرفاً برای آزمایش‌های داخلی در نظر گرفته شده است. مقدار \fBone\fR مشخص می‌کند که دقیقاً یک پارتیشن باید استفاده شود، در حالی که مقدار \fBnone\fR پارتیشن‌بندی را دور می‌زند و مرحلهٔ بهینه‌سازی زمان پیوند را مستقیماً از فاز WPA اجرا می‌کند.
.IP \fB\-flto\-incremental=\fR\fIpath\fR 4
.IX Item "-flto-incremental=path"
فعال‌سازی LTO افزایشی، به همراه حافظهٔ پنهان آن در دایرکتوری موجودِ مشخص‌شده. می‌تواند چرخه‌های ویرایش\-کامپایل را با LTO به‌طور چشمگیری کوتاه‌تر کند.
.Sp
هنگامی که به همراه LTO (\fB\-flto\fR) استفاده شود، خروجی واحدهای ترجمه در درون LTO در حافظهٔ پنهان ذخیره می‌شود. واحدهای ترجمهٔ ذخیره‌شده در حافظهٔ پنهان احتمالاً هنگام کامپایل دوباره با تغییرات کوچک کد دوباره با همان وضعیت مواجه خواهند شد، که منجر به کاهش زمان کامپایل مجدد می‌شود.
.Sp
چندین نمونه از GCC می‌توانند به‌طور موازی از یک حافظهٔ پنهان مشترک استفاده کنند.
.IP \fB\-flto\-incremental\-cache\-size=\fR\fIn\fR 4
.IX Item "-flto-incremental-cache-size=n"
تعداد مدخل‌های حافظهٔ پنهان در LTO افزایشی را مشخص می‌کند که پس از آن ورودی‌های قدیمی هرس می‌شوند. این یک محدودیت نرم (soft limit) است و موقتاً ممکن است ورودی‌های بیشتری وجود داشته باشد.
.IP \fB\-flto\-compression\-level=\fR\fIn\fR 4
.IX Item "-flto-compression-level=n"
این گزینه سطح فشرده‌سازی مورداستفاده برای زبان میانیِ نوشته‌شده در فایل‌های شیء LTO را مشخص می‌کند و تنها همراه با حالت LTO (\fB\-flto\fR) معنادار است. GCC در حال حاضر از دو الگوریتم فشرده‌سازی LTO پشتیبانی می‌کند. برای zstd، مقادیر معتبر از 0 (بدون فشرده‌سازی) تا 19 (حداکثر فشرده‌سازی) است، در حالی که zlib از مقادیر 0 تا 9 پشتیبانی می‌کند. مقادیر خارج از این محدوده به حداقل یا حداکثر مقادیر پشتیبانی‌شده محدود (clamped) می‌شوند. اگر گزینه مشخص نشود، یک تنظیم فشرده‌سازی متعادل پیش‌فرض استفاده می‌شود.
.IP \fB\-flto\-toplevel\-asm\-heuristics\fR 4
.IX Item "-flto-toplevel-asm-heuristics"
روش‌های اکتشافی (heuristics) را برای یافتن نمادهای مورداستفاده در \f(CW\*(C`asm\*(C'\fR پایه در سطح بالا فعال می‌کند. این کار بهینه‌سازی‌های زمان پیوند را که ممکن است باعث تغییر نام یا حذف چنین نمادهایی شوند (و در نتیجه خطاهای نبود نماد توسط پیونددهنده ایجاد کنند) محدود می‌سازد.
.Sp
این پرچم برای پروژه‌هایی در نظر گرفته شده است که هنوز به استفاده از \f(CW\*(C`asm\*(C'\fR گسترش‌یافته در سطح بالا مهاجرت نکرده‌اند؛ روشی که کاربرد نماد را مستقیماً و بدون هیچ مورد مثبت کاذبی (false positive) مشخص می‌کند.
.Sp
این روش‌های اکتشافی ساده هستند و کد اسمبلی را تجزیه (parse) نمی‌کنند. این روش‌ها اسمبلی سطح بالا را برای تمام شناسه‌های ممکن بررسی می‌کنند؛ اگر شناسه‌ای در میان نمادهای اعلان‌شده یافت شود، آن نماد علامت‌گذاری می‌شود تا بهینه‌سازی‌های زمان پیوند محدود گردند. نمادهای ایستا (static) بهینه‌سازی‌های بیشتری را غیرفعال می‌کنند. همچنین شناسه‌هایی که پس از آن‌ها \*(Aq:\*(Aq قرار دارد نیز بهینه‌سازی‌های بیشتری را غیرفعال می‌سازند، زیرا ممکن است نمادی باشند که به‌صورت محلی در اسمبلی تعریف شده است، حتی اگر اعلان آن با \*(Aqextern\*(Aq مشخص شده باشد..IP \fB\-fuse\-linker\-plugin\fR 4
.IX Item "-fuse-linker-plugin"
استفاده از یک افزونهٔ پیونددهنده (linker plugin) را در طول بهینه‌سازی زمان پیوند فعال می‌کند. این
گزینه به پشتیبانی پیونددهنده از افزونه وابسته است که در gold
یا در GNU ld نسخهٔ 2.21 یا جدیدتر در دسترس است.
.Sp
این گزینه استخراج فایل‌های شیء حاوی بایت‌کد GIMPLE را از
آرشیوهای کتابخانه‌ای ممکن می‌سازد. این امر کیفیت بهینه‌سازی را با در معرض بهینه‌سازِ
زمانِ پیوند قرار دادنِ کدهای بیشتر بهبود می‌بخشد. این اطلاعات مشخص می‌کند چه
نمادهایی می‌توانند به‌صورت خارجی (توسط شیء غیر LTO یا در طول
پیوند پویا) در دسترس باشند. بهبودهای حاصل در کیفیت کد روی باینری‌ها (و کتابخانه‌های
اشتراکی که از دید پنهان استفاده می‌کنند) مشابه \fB\-fwhole\-program\fR است.
برای شرح اثرات این پرچم و نحوهٔ استفاده از آن،
\fB\-flto\fR را ببینید.
.Sp
این گزینه به‌طور پیش‌فرض زمانی که پشتیبانی از LTO در GCC فعال باشد
و GCC برای استفاده با پیونددهنده‌ای با پشتیبانی از افزونه‌ها
(GNU ld نسخهٔ 2.21 یا جدیدتر، یا gold) پیکربندی شده باشد، فعال است.
.IP \fB\-ffat\-lto\-objects\fR 4
.IX Item "-ffat-lto-objects"
اشیاء Fat LTO فایل‌های شیئی هستند که هم شامل زبان میانی
و هم کد شیء هستند. این امر آن‌ها را هم برای پیوند LTO و هم پیوند
عادی قابل استفاده می‌سازد. این گزینه فقط هنگام کامپایل با \fB\-flto\fR مؤثر است
و در زمان پیوند نادیده گرفته می‌شود.
.Sp
گزینهٔ \&\fB\-fno\-fat\-lto\-objects\fR زمان کامپایل را نسبت به LTO ساده بهبود می‌بخشد، اما
نیازمند آن است که کل زنجیره‌ابزار از LTO آگاه باشد. این گزینه برای عملکردهای پایه به پیونددهنده‌ای با
پشتیبانی از افزونهٔ پیونددهنده نیاز دارد. علاوه بر این،
\&\fBnm\fR، \fBar\fR و \fBranlib\fR
برای فراهم ساختن یک محیط ساخت با تمام امکانات (با قابلیت ساخت
کتابخانه‌های ایستا و غیره) باید از افزونه‌های پیونددهنده پشتیبانی کنند. GCC پوشش‌های \fBgcc\-ar\fR،
\&\fBgcc\-nm\fR و \fBgcc\-ranlib\fR را برای ارسال گزینه‌های مناسب به این ابزارها
فراهم می‌کند. با اشیاء LTO غیر fat، لازم است makefileها تغییر داده شوند تا از آن‌ها استفاده کنند.
.Sp
توجه داشته باشید که نسخه‌های مدرن binutils سازوکار بارگذاری خودکار افزونه را ارائه می‌دهند.
نصب افزونهٔ پیونددهنده در \fR\f(CI$libdir\fR\fI/bfd\-plugins\fR همان اثری را دارد
که استفاده از پوشش‌های دستوری (\fBgcc\-ar\fR، \fBgcc\-nm\fR و
\&\fBgcc\-ranlib\fR) به همراه دارد.
.Sp
پیش‌فرض در مقصدهایی با پشتیبانی از افزونهٔ پیونددهنده، \fB\-fno\-fat\-lto\-objects\fR
است.
.IP \fB\-fcompare\-elim\fR 4
.IX Item "-fcompare-elim"
پس از تخصیص ثبات و تقسیم دستورالعمل‌های پس از تخصیص ثبات،
دستورالعمل‌های حسابی را که پرچم‌های پردازنده را مشابه یک عملیات مقایسه بر اساس آن
محاسبات تنظیم می‌کنند، شناسایی کرده و در صورت امکان، عملیات
مقایسهٔ صریح را حذف می‌کند.
.Sp
این مرحله فقط برای مقاصد خاصی اعمال می‌شود که نمی‌توانند عملیات
مقایسه را قبل از تکمیل تخصیص ثبات، به‌طور صریح نشان دهند.
.Sp
در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است.
.IP \fB\-ffold\-mem\-offsets\fR 4
.IX Item "-ffold-mem-offsets"
.PD 0
.IP \fB\-fno\-fold\-mem\-offsets\fR 4
.IX Item "-fno-fold-mem-offsets"
.PD
تلاش برای حذف دستورات جمع با ادغام آن‌ها در دستورات بارگذاری/ذخیره‌سازی حافظه.
.Sp
در سطوح \fB\-O2\fR و \fB\-O3\fR فعال است.
.IP \fB\-fcprop\-registers\fR 4
.IX Item "-fcprop-registers"
پس از تخصیص ثبات و تقسیم دستورالعمل‌های پس از تخصیص ثبات،
یک مرحلهٔ انتشار کپی انجام می‌دهد تا وابستگی‌های زمان‌بندی را کاهش داده
و گهگاه عمل کپی را حذف کند.
.Sp
در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است.
.IP \fB\-fprofile\-correction\fR 4
.IX Item "-fprofile-correction"
پروفایل‌های جمع‌آوری‌شده با استفاده از باینری ابزاردقیق‌شده برای برنامه‌های چندنخی ممکن
است به دلیل به‌روزرسانی‌های از دست رفتهٔ شمارنده‌ها ناهمخوان باشند. هنگامی که این گزینه مشخص شود،
GCC از روش‌های مکاشفه‌ای برای تصحیح یا هموارسازی این ناهمخوانی‌ها استفاده می‌کند. به‌طور
پیش‌فرض، GCC هنگام شناسایی یک پروفایل ناهمخوان یک پیام خطا صادر می‌کند.
.Sp
این گزینه توسط \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-fprofile\-partial\-training\fR 4
.IX Item "-fprofile-partial-training"
با \f(CW\*(C`\-fprofile\-use\*(C'\fR تمام بخش‌هایی از برنامه که در طول اجراهای
آموزشی اجرا نشده‌اند، به‌طور تهاجمی برای حجم بهینه‌سازی می‌شوند تا سرعت.
در برخی موارد، آموزش دادن تمام مسیرهای داغ ممکن در
برنامه عملی نیست. (برای مثال، برنامه ممکن است شامل توابعی مخصوص یک
سخت‌افزار خاص باشد و آموزش نتواند تمام پیکربندی‌های سخت‌افزاری را که
برنامه بعداً روی آن‌ها اجرا می‌شود پوشش دهد.) با \f(CW\*(C`\-fprofile\-partial\-training\*(C'\fR،
بازخورد پروفایل برای تمام توابعی که در طول اجراهای آموزشی
اجرا نشده‌اند نادیده گرفته می‌شود و باعث می‌شود به گونه‌ای بهینه‌سازی شوند که
گویی بدون بازخورد پروفایل کامپایل شده‌اند. این امر زمانی که آموزش
جامع و معرف نباشد، به بهای افزایش چشمگیر حجم کد به عملکرد بهتری منجر می‌شود.
.IP \fB\-fprofile\-use\fR 4
.IX Item "-fprofile-use"
.PD 0
.IP \fB\-fprofile\-use=\fR\fIpath\fR 4
.IX Item "-fprofile-use=path"
.PD
فعال‌سازی بهینه‌سازی‌های هدایت‌شده با بازخورد پروفایل
و بهینه‌سازی‌های زیر که بسیاری از آن‌ها
عموماً تنها با در دسترس بودن بازخورد پروفایل سودمند هستند:
.Sp
\&\fB\-fbranch\-probabilities  \-fprofile\-values
\&\-funroll\-loops  \-fpeel\-loops  \-ftracer  \-fvpt
\&\-finline\-functions  \-fipa\-cp  \-fipa\-cp\-clone  \-fipa\-bit\-cp
\&\-fpredictive\-commoning  \-fsplit\-loops  \-funswitch\-loops
\&\-fgcse\-after\-reload  \-ftree\-loop\-vectorize  \-ftree\-slp\-vectorize
\&\-fvect\-cost\-model=dynamic  \-ftree\-loop\-distribute\-patterns
\&\-fprofile\-reorder\-functions\fR
.Sp
پیش از آنکه بتوانید از این گزینه استفاده کنید، باید ابتدا اطلاعات پروفایلینگ را تولید کنید.
.Sp
به‌طور پیش‌فرض، اگر پروفایل‌های بازخورد با کد منبع مطابقت
نداشته باشند، GCC یک پیام خطا صادر می‌کند. این خطا را می‌توان با استفاده از
\&\fB\-Wno\-error=coverage\-mismatch\fR به یک هشدار تبدیل کرد. توجه داشته باشید که این امر ممکن است به کدی با
بهینه‌سازی ضعیف منجر شود. علاوه بر این، به‌طور پیش‌فرض، GCC در صورتی که
پروفایل‌های بازخورد وجود نداشته باشند نیز یک پیام هشدار صادر می‌کند (\fB\-Wmissing\-profile\fR را ببینید).
.Sp
اگر \fIpath\fR مشخص شده باشد، GCC به \fIpath\fR نگاه می‌کند تا
فایل‌های دادهٔ بازخورد پروفایل را پیدا کند. \fB\-fprofile\-dir\fR را ببینید.
.IP \fB\-fauto\-profile\fR 4
.IX Item "-fauto-profile"
.PD 0
.IP \fB\-fauto\-profile=\fR\fIpath\fR 4
.IX Item "-fauto-profile=path"
.PD
فعال‌سازی بهینه‌سازی‌های هدایت‌شده با بازخورد مبتنی بر نمونه‌برداری
و بهینه‌سازی‌های زیر،
که بسیاری از آن‌ها عموماً تنها با در دسترس بودن بازخورد پروفایل سودمند هستند:
.Sp
\&\fB\-fbranch\-probabilities  \-fprofile\-values
\&\-funroll\-loops  \-fpeel\-loops  \-ftracer  \-fvpt
\&\-finline\-functions  \-fipa\-cp  \-fipa\-cp\-clone  \-fipa\-bit\-cp
\&\-fpredictive\-commoning  \-fsplit\-loops  \-funswitch\-loops
\&\-fgcse\-after\-reload  \-ftree\-loop\-vectorize  \-ftree\-slp\-vectorize
\&\-fvect\-cost\-model=dynamic  \-ftree\-loop\-distribute\-patterns
\&\-fprofile\-correction\fR
.Sp
پارامتر \fIpath\fR نام فایلی است که حاوی اطلاعات پروفایل AutoFDO است.
در صورت حذف، مقدار پیش‌فرض آن \fIfbdata.afdo\fR در دایرکتوری جاری است.
.Sp
تولید یک فایل دادهٔ پروفایل AutoFDO نیازمند اجرای برنامهٔ شما
با ابزار \fBperf\fR روی یک سیستم مقصد گنو/لینوکس پشتیبانی‌شده است.
برای اطلاعات بیشتر، <\fBhttps://perfwiki.github.io/main\fR> را ببینید.
.Sp
برای مثال:
.Sp
.Vb 2
\&        perf record \-e br_inst_retired:near_taken \-b \-o perf.data \e
\&            \-\- your_program
.Ve
.Sp
سپس از ابزار \fBcreate_gcov\fR برای تبدیل داده‌های خام پروفایل
به قالبی که توسط GCC قابل استفاده باشد، بهره بگیرید. شما همچنین باید باینری
بدون حذف نمادها (unstripped) برنامهٔ خود را به این ابزار ارائه دهید.
<\fBhttps://github.com/google/autofdo\fR> را ببینید.
.Sp
برای مثال:
.Sp
.Vb 2
\&        create_gcov \-\-binary=your_program.unstripped \-\-profile=perf.data \e
\&            \-\-gcov=profile.afdo
.Ve
.IP \fB\-fauto\-profile\-inlining\fR 4
.IX Item "-fauto-profile-inlining"
هنگامی که auto\-profile در دسترس است، پیش از خواندن بازخورد پروفایل، تمام توابع مرتبطی را که
در اجرای آموزشی درون‌خطی شده بودند، درون‌خطی می‌کند. این کار
حساسیت به زمینهٔ پروفایل را بهبود می‌بخشد. به‌طور پیش‌فرض فعال است.
.PP
گزینه‌های زیر رفتار کامپایلر را در رابطه با محاسبات ممیز شناور
کنترل می‌کنند. این گزینه‌ها میان سرعت و
صحت تعادل برقرار می‌سازند. همهٔ آن‌ها باید به‌طور مشخص فعال شوند.
.IP \fB\-fexcess\-precision=\fR\fIstyle\fR 4
.IX Item "-fexcess-precision=style"
این گزینه امکان کنترل بر دقت مازاد را در ماشین‌هایی که
عملیات ممیز شناور در آن‌ها با قالبی با دقت یا دامنهٔ بیشتر از استاندارد IEEE
و انواع تبادلی ممیز شناور انجام می‌شود، فراهم می‌کند.
نمونه‌ای از چنین مقصدی، ممیز شناور x87 روی پردازنده‌های x86 است
که در داخل به‌جای قالب ۶۴ بیتی IEEE از نمایش ۸۰ بیتی
استفاده می‌کند. برای اکثر برنامه‌ها، دقت مازاد بی‌ضرر است،
اما برخی برنامه‌ها ممکن است به الزامات استانداردهای زبان C یا C++
برای مدیریت مقادیر IEEE متکی باشند.
.Sp
به‌طور پیش‌فرض، \fB\-fexcess\-precision=fast\fR فعال است؛ این بدان معنی است که
در صورتی که به کدی سریع‌تر بیانجامد، ممکن است عملیات با دقتی بالاتر از انواع
مشخص‌شده در کد منبع انجام شوند و زمان گرد کردن به انواع مشخص‌شده
در کد منبع غیرقابل‌پیش‌بینی خواهد بود.
هنگام کامپایل C یا C++، اگر \fB\-fexcess\-precision=standard\fR مشخص شود،
آنگاه دقت مازاد از قوانین مشخص‌شده در ISO C99 یا C++ پیروی می‌کند؛
به‌ویژه،
هم تبدیل‌های صریح نوع و هم انتساب‌ها موجب می‌شوند مقادیر به انواع
معنایی خود گرد شوند (در حالی که \fB\-ffloat\-store\fR فقط بر
انتساب‌ها تأثیر می‌گذارد). این گزینه به‌طور پیش‌فرض برای C یا C++ در صورت استفاده از
گزینه‌های انطباق دقیق مانند \fB\-std=c99\fR یا \fB\-std=c++17\fR فعال است.
گزینهٔ \&\fB\-ffast\-math\fR صرف‌نظر از اینکه از گزینهٔ انطباق دقیق استفاده شده باشد یا خیر،
\fB\-fexcess\-precision=fast\fR را به‌طور پیش‌فرض فعال می‌کند.
اگر \fB\-fexcess\-precision=16\fR مشخص شود، مقادیر ثابت و
نتایج عبارات با انواع \f(CW\*(C`_Float16\*(C'\fR و \f(CW\*(C`_\|_bf16\*(C'\fR
بدون دقت مازاد محاسبه می‌شوند.
.Sp
گزینهٔ \&\fB\-fexcess\-precision=standard\fR برای زبان‌هایی
غیر از C یا C++ پیاده‌سازی نشده است. در x86، اگر \fB\-mfpmath=sse\fR
یا \fB\-mfpmath=sse+387\fR مشخص شده باشد، هیچ اثری ندارد؛ در حالت اول، معناشناسی
IEEE بدون دقت مازاد اعمال می‌شود و در حالت دوم، گرد کردن
غیرقابل‌پیش‌بینی است..IP \fB\-ffloat\-store\fR 4
.IX Item "-ffloat-store"
متغیرهای ممیز شناور را در ثبات‌ها ذخیره نکن، و مانع از گزینه‌های
دیگری شو که ممکن است دریافت یک مقدار ممیز شناور از ثبات یا حافظه را
تغییر دهند. این گزینه عموماً زیرمجموعهٔ
\&\fB\-fexcess\-precision=standard\fR قرار گرفته که جامع‌تر است. اگر از
\&\fB\-ffloat\-store\fR استفاده می‌کنید، ممکن است نیاز باشد برنامهٔ خود را
به‌گونه‌ای تغییر دهید که محاسبات میانی را صراحتاً در متغیرهای موقت ذخیره کند،
زیرا \&\fB\-ffloat\-store\fR گرد کردن به قالب IEEE را تنها هنگام انتساب‌ها
اعمال می‌کند و نه در تبدیل نوع‌ها (casts)، برخلاف کاری که \fB\-fexcess\-precision=standard\fR
انجام می‌دهد.
.IP \fB\-ffast\-math\fR 4
.IX Item "-ffast-math"
گزینه‌های \fB\-fno\-math\-errno\fR، \fB\-funsafe\-math\-optimizations\fR،
\&\fB\-ffinite\-math\-only\fR، \fB\-fno\-rounding\-math\fR،
\&\fB\-fno\-signaling\-nans\fR، \fB\-fcx\-limited\-range\fR و
\&\fB\-fexcess\-precision=fast\fR را تنظیم می‌کند.
.Sp
این گزینه باعث تعریف ماکروی پیش‌پردازندهٔ \f(CW\*(C`_\|_FAST_MATH_\|_\*(C'\fR می‌شود.
.Sp
این گزینه به جز با \&\fB\-Ofast\fR با هیچ گزینهٔ \fB\-O\fR دیگری روشن
نمی‌شود، زیرا می‌تواند برای برنامه‌هایی که به پیاده‌سازی دقیق قواعد یا مشخصات
IEEE یا ISO برای توابع ریاضی وابسته هستند، منجر به خروجی نادرست شود. با این حال،
ممکن است برای برنامه‌هایی که نیازی به ضمانت‌های این مشخصات ندارند، کد سریع‌تری
تولید کند.
.IP \fB\-fno\-math\-errno\fR 4
.IX Item "-fno-math-errno"
پس از فراخوانی توابع ریاضی که با یک دستورالعمل منفرد اجرا می‌شوند (مانند \f(CW\*(C`sqrt\*(C'\fR)،
مقدار \f(CW\*(C`errno\*(C'\fR را تنظیم نکن. برنامه‌ای که برای رسیدگی به خطاهای ریاضی به
استثناهای IEEE متکی است، ممکن است بخواهد از این پرچم برای افزایش سرعت و در عین حال
حفظ سازگاری محاسباتی IEEE استفاده کند.
.Sp
این گزینه به جز با \&\fB\-Ofast\fR با هیچ گزینهٔ \fB\-O\fR دیگری روشن نمی‌شود،
زیرا می‌تواند برای برنامه‌هایی که به پیاده‌سازی دقیق قواعد یا مشخصات IEEE یا ISO
برای توابع ریاضی وابسته‌اند، منجر به خروجی نادرست شود. با این حال، ممکن است
برای برنامه‌هایی که نیازی به ضمانت‌های این مشخصات ندارند، کد سریع‌تری به بار آورد.
.Sp
پیش‌فرض \fB\-fmath\-errno\fR است.
.Sp
در سیستم‌های Darwin، کتابخانهٔ ریاضی هرگز \f(CW\*(C`errno\*(C'\fR را تنظیم نمی‌کند.
بنابراین دلیلی ندارد که کامپایلر این احتمال را در نظر بگیرد، و \fB\-fno\-math\-errno\fR
پیش‌فرض است.
.IP \fB\-funsafe\-math\-optimizations\fR 4
.IX Item "-funsafe-math-optimizations"
بهینه‌سازی‌هایی را برای محاسبات ممیز شناور مجاز کن که (الف) فرض می‌کنند
آرگومان‌ها و نتایج معتبر هستند و (ب) ممکن است استانداردهای IEEE یا ANSI را
نقض کنند. در صورت استفاده در زمان پیوند، ممکن است کتابخانه‌ها یا فایل‌های راه‌اندازی‌ای
را شامل شود که کلمهٔ کنترلی پیش‌فرض FPU یا سایر بهینه‌سازی‌های مشابه را تغییر می‌دهند.
.Sp
این گزینه به جز با \&\fB\-Ofast\fR با هیچ گزینهٔ \fB\-O\fR دیگری روشن نمی‌شود،
زیرا می‌تواند برای برنامه‌هایی که به پیاده‌سازی دقیق قواعد یا مشخصات IEEE یا ISO
برای توابع ریاضی وابسته‌اند، منجر به خروجی نادرست شود. با این حال، ممکن است
برای برنامه‌هایی که نیازی به ضمانت‌های این مشخصات ندارند، کد سریع‌تری به دست دهد.
گزینه‌های \fB\-fno\-signed\-zeros\fR، \fB\-fno\-trapping\-math\fR،
\&\fB\-fassociative\-math\fR و \fB\-freciprocal\-math\fR را فعال می‌کند.
.Sp
پیش‌فرض \fB\-fno\-unsafe\-math\-optimizations\fR است.
.IP \fB\-fassociative\-math\fR 4
.IX Item "-fassociative-math"
تغییر شرکت‌پذیری عملوندها در دنباله‌ای از عملیات‌های ممیز شناور را مجاز کن.
این کار ممکن است با تغییر نتیجهٔ محاسبات، استانداردهای زبان ISO C و C++ را
نقض کند. توجه: تغییر ترتیب ممکن است علامت صفر را تغییر دهد و همچنین مقادیر
NaN را نادیده بگیرد و باعث ایجاد یا مهار زیرسرریز یا سرریز شود (و در نتیجه
نمی‌تواند روی کدی که به رفتار گرد کردن وابسته است، مانند
\&\f(CW\*(C`(x + 2**52) \- 2**52\*(C'\fR استفاده شود). همچنین ممکن است مقایسه‌های
ممیز شناور را بازترتیب کند، بنابراین نباید هنگامی که مقایسه‌های مرتب مورد نیاز است
استفاده شود. این گزینه نیازمند این است که هر دو گزینهٔ \fB\-fno\-signed\-zeros\fR و
\&\fB\-fno\-trapping\-math\fR فعال باشند. علاوه بر این، همراه با \fB\-frounding\-math\fR
چندان معقول نیست. برای زبان Fortran این گزینه هنگامی که هر دو گزینهٔ
\fB\-fno\-signed\-zeros\fR و \&\fB\-fno\-trapping\-math\fR فعال باشند، به‌طور خودکار
فعال می‌شود.
.Sp
پیش‌فرض \fB\-fno\-associative\-math\fR است.
.IP \fB\-freciprocal\-math\fR 4
.IX Item "-freciprocal-math"
در صورتی که امکان انجام بهینه‌سازی‌ها را فراهم کند، استفاده از معکوس یک مقدار
به جای تقسیم بر آن مقدار را مجاز کن. برای نمونه، \f(CW\*(C`x / y\*(C'\fR می‌تواند با
\f(CW\*(C`x * (1/y)\*(C'\fR جایگزین شود، که در صورت امکان حذف زیرعبارت‌های مشترک
برای \f(CW\*(C`(1/y)\*(C'\fR سودمند خواهد بود. توجه داشته باشید که این کار دقت را کاهش داده
و تعداد عملیات‌های ممیز شناور روی آن مقدار را افزایش می‌دهد.
.Sp
پیش‌فرض \fB\-fno\-reciprocal\-math\fR است.
.IP \fB\-ffinite\-math\-only\fR 4
.IX Item "-ffinite-math-only"
بهینه‌سازی‌هایی را برای محاسبات ممیز شناور مجاز کن که فرض می‌کنند
آرگومان‌ها و نتایج مقدار NaN یا Infs+\- نیستند.
.Sp
این گزینه به جز با \&\fB\-Ofast\fR با هیچ گزینهٔ \fB\-O\fR دیگری روشن نمی‌شود،
زیرا می‌تواند برای برنامه‌هایی که به پیاده‌سازی دقیق قواعد یا مشخصات IEEE یا ISO
برای توابع ریاضی وابسته‌اند، منجر به خروجی نادرست شود. با این حال، ممکن است
برای برنامه‌هایی که نیازی به ضمانت‌های این مشخصات ندارند، کد سریع‌تری به دست دهد.
.Sp
پیش‌فرض \fB\-fno\-finite\-math\-only\fR است.
.IP \fB\-fno\-signed\-zeros\fR 4
.IX Item "-fno-signed-zeros"
بهینه‌سازی‌هایی را برای محاسبات ممیز شناور مجاز کن که علامت‌دار بودن صفر را
نادیده می‌گیرند. محاسبات IEEE رفتار مقادیر متمایز 0.0+ و 0.0\- را مشخص می‌کند،
که مانع از ساده‌سازی عباراتی مانند x+0.0 یا 0.0*x می‌شود (حتی با \fB\-ffinite\-math\-only\fR).
این گزینه حاکی از آن است که علامت نتیجهٔ صفر اهمیتی ندارد.
.Sp
پیش‌فرض \fB\-fsigned\-zeros\fR است.
.IP \fB\-fno\-trapping\-math\fR 4
.IX Item "-fno-trapping-math"
کد را با این فرض کامپایل کن که عملیات‌های ممیز شناور نمی‌توانند تله‌های
قابل مشاهده برای کاربر تولید کنند. این تله‌ها شامل تقسیم بر صفر، سرریز، زیرسرریز،
نتیجهٔ غیردقیق و عملیات نامعتبر هستند. این گزینه مستلزم فعال بودن \fB\-fno\-signaling\-nans\fR
است. برای مثال، اگر به محاسبات IEEE «بدون توقف» (non-stop) تکیه شده باشد،
تنظیم این گزینه ممکن است کد سریع‌تری تولید کند.
.Sp
این گزینه به جز با \&\fB\-Ofast\fR با هیچ گزینهٔ \fB\-O\fR دیگری روشن نمی‌شود،
زیرا می‌تواند برای برنامه‌هایی که به پیاده‌سازی دقیق قواعد یا مشخصات IEEE یا ISO
برای توابع ریاضی وابسته‌اند، منجر به خروجی نادرست شود.
.Sp
پیش‌فرض \fB\-ftrapping\-math\fR است.
.Sp
نسخه‌های آیندهٔ GCC ممکن است با استفاده از پراگمای \f(CW\*(C`FENV_ACCESS\*(C'\fR
در C99، کنترل دقیق‌تری روی این تنظیم ارائه دهند. این گزینهٔ خط فرمان به همراه
\fB\-frounding\-math\fR برای مشخص کردن حالت پیش‌فرض \f(CW\*(C`FENV_ACCESS\*(C'\fR
به کار خواهد رفت.
.IP \fB\-frounding\-math\fR 4
.IX Item "-frounding-math"
تبدیل‌ها و بهینه‌سازی‌هایی را که رفتار پیش‌فرض گرد کردن ممیز شناور (گرد کردن به نزدیک‌ترین)
را فرض می‌کنند، غیرفعال کن. این گزینه باید برای برنامه‌هایی مشخص شود که حالت گرد کردن
FP را به‌طور پویا تغییر می‌دهند، یا ممکن است با حالتی غیر از حالت پیش‌فرض اجرا شوند.
این گزینه ادغام مقادیر ثابت (constant folding) در عبارت‌های ممیز شناور در زمان کامپایل
(که ممکن است تحت تأثیر حالت گرد کردن باشند) و تبدیل‌های حسابی را که در حضور حالت‌های
گرد کردنِ وابسته به علامت ناامن هستند، غیرفعال می‌کند.
.Sp
پیش‌فرض \fB\-fno\-rounding\-math\fR است.
.Sp
این گزینه آزمایشی است و در حال حاضر تضمین نمی‌کند که تمام بهینه‌سازی‌های GCC
که تحت تأثیر حالت گرد کردن قرار دارند غیرفعال شوند. نسخه‌های آیندهٔ GCC
ممکن است با استفاده از پراگمای \f(CW\*(C`FENV_ACCESS\*(C'\fR در C99، کنترل
دقیق‌تری روی این تنظیم ارائه دهند. این گزینهٔ خط فرمان به همراه \fB\-ftrapping\-math\fR
برای مشخص کردن وضعیت پیش‌فرض \f(CW\*(C`FENV_ACCESS\*(C'\fR استفاده خواهد شد.
.IP \fB\-fsignaling\-nans\fR 4
.IX Item "-fsignaling-nans"
کد را با این فرض کامپایل کن که NaNهای سیگنال‌دهنده در IEEE ممکن است هنگام
عملیات ممیز شناور تله‌های قابل مشاهده برای کاربر تولید کنند. تنظیم این گزینه
بهینه‌سازی‌هایی را که ممکن است تعداد استثناهای قابل مشاهده با NaNهای سیگنال‌دهنده
را تغییر دهند، غیرفعال می‌کند. این گزینه متضمن \fB\-ftrapping\-math\fR است.
.Sp
این گزینه باعث تعریف ماکروی پیش‌پردازندهٔ \f(CW\*(C`_\|_SUPPORT_SNAN_\|_\*(C'\fR می‌شود.
.Sp
پیش‌فرض \fB\-fno\-signaling\-nans\fR است.
.Sp
این گزینه آزمایشی است و در حال حاضر تضمین نمی‌کند که تمام بهینه‌سازی‌های GCC
که بر رفتار NaNهای سیگنال‌دهنده تأثیر می‌گذارند، غیرفعال شوند.
.IP \fB\-fsingle\-precision\-constant\fR 4
.IX Item "-fsingle-precision-constant"
با ثابت‌های ممیز شناور به‌صورت دقت تکی برخورد کن، به جای اینکه به‌طور ضمنی
آن‌ها را به ثابت‌های با دقت مضاعف تبدیل کنی.
.IP \fB\-fcx\-limited\-range\fR 4
.IX Item "-fcx-limited-range"
در صورت فعال بودن، این گزینه بیان می‌کند که هنگام انجام تقسیم مختلط، به مرحلهٔ
کاهش بازه نیازی نیست. همچنین بررسی نمی‌شود که آیا نتیجهٔ ضرب یا تقسیم مختلط
برابر با \f(CW\*(C`NaN + I*NaN\*(C'\fR است یا خیر، تا در آن صورت تلاشی برای بهبود
وضعیت صورت گیرد. این گزینه توسط \fB\-ffast\-math\fR فعال می‌شود.
.Sp
این گزینه تنظیم پیش‌فرض پراگمای \f(CW\*(C`CX_LIMITED_RANGE\*(C'\fR در ISO C99 را
کنترل می‌کند. با این حال، این گزینه بر تمام زبان‌ها اعمال می‌شود.
.IP \fB\-fcx\-fortran\-rules\fR 4
.IX Item "-fcx-fortran-rules"
ضرب و تقسیم اعداد مختلط از قوانین Fortran پیروی می‌کنند. کاهش بازه به عنوان بخشی از
تقسیم مختلط انجام می‌شود، اما بررسی نمی‌شود که آیا نتیجهٔ ضرب یا تقسیم مختلط
برابر با \f(CW\*(C`NaN + I*NaN\*(C'\fR است یا خیر، تا در آن صورت تلاشی برای بهبود وضعیت
صورت گیرد..IP \fB\-fcx\-method=\fR\fImethod\fR 4
.IX Item "-fcx-method=method"
ضرب و تقسیم اعداد مختلط از \fImethod\fR تعیین‌شده پیروی می‌کنند. آرگومان
\&\fImethod\fR باید یکی از مقادیر \fBlimited\-range\fR، \fBfortran\fR
یا \fBstdc\fR باشد.
.Sp
حالت پیش‌فرض، رعایت محدودیت‌های ویژه هر زبان است که به معنای
\&\fBfortran\fR برای زبان Fortran و در غیر این صورت \fBstdc\fR است.
.PP
گزینه‌های زیر بهینه‌سازی‌هایی را کنترل می‌کنند که ممکن است کارایی را بهبود
ببخشند، اما توسط هیچ‌یک از گزینه‌های \fB\-O\fR فعال نمی‌شوند. این
بخش شامل گزینه‌های آزمایشی است که ممکن است کد معیوب تولید کنند.
.IP \fB\-fbranch\-probabilities\fR 4
.IX Item "-fbranch-probabilities"
پس از اجرای برنامه‌ای که با \fB\-fprofile\-arcs\fR کامپایل شده است،
می‌توانید آن را برای بار دوم با استفاده از
\&\fB\-fbranch\-probabilities\fR کامپایل کنید تا بهینه‌سازی‌ها بر اساس
تعداد دفعاتی که هر انشعاب طی شده است بهبود یابند. هنگامی که برنامه‌ای
که با \fB\-fprofile\-arcs\fR کامپایل شده خاتمه می‌یابد، شمارش اجرای قوس‌ها (arcs)
را در فایلی به نام \fIsourcename.gcda\fR برای هر فایل منبع ذخیره می‌کند. اطلاعات
موجود در این فایل داده به شدت وابسته به ساختار کد تولیدشده است، بنابراین باید
از همان کد منبع و همان گزینه‌های بهینه‌سازی برای هر دو کامپایل استفاده کنید.
جزئیات مربوط به نام‌گذاری فایل را در \fB\-fprofile\-arcs\fR ببینید.
.Sp
با \fB\-fbranch\-probabilities\fR، کامپایلر GCC یک یادداشت
\&\fBREG_BR_PROB\fR روی هر \fBJUMP_INSN\fR و \fBCALL_INSN\fR قرار می‌دهد.
از این‌ها می‌توان برای بهبود بهینه‌سازی استفاده کرد. در حال حاضر، آن‌ها فقط
در یک جا استفاده می‌شوند: در \fIreorg.cc\fR، به‌جای حدس زدن اینکه یک انشعاب
احتمالاً کدام مسیر را طی می‌کند، از مقادیر \fBREG_BR_PROB\fR برای
تعیین دقیق مسیری که بیشتر طی می‌شود استفاده می‌گردد.
.Sp
توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-fprofile\-values\fR 4
.IX Item "-fprofile-values"
اگر با \fB\-fprofile\-arcs\fR ترکیب شود، کدی اضافه می‌کند تا داده‌هایی
درباره مقادیر عبارت‌ها در برنامه جمع‌آوری شوند.
.Sp
با \fB\-fbranch\-probabilities\fR، داده‌های جمع‌آوری‌شده از پروفایل‌بندی
مقادیر عبارت‌ها را برای استفاده در بهینه‌سازی‌ها بازخوانی می‌کند.
.Sp
توسط \fB\-fprofile\-generate\fR، \fB\-fprofile\-use\fR و
\&\fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-fprofile\-reorder\-functions\fR 4
.IX Item "-fprofile-reorder-functions"
بازآرایی توابع بر اساس ابزار دقیق پروفایل‌سازی، نخستین زمان اجرای
یک تابع را ثبت کرده و این توابع را به ترتیب صعودی مرتب می‌کند،
با این هدف که زمان راه‌اندازی برنامه از طریق بارگذاری کارآمدتر
بخش‌های متنی (text segments) بهینه‌سازی شود.
.Sp
با \fB\-fprofile\-use\fR فعال می‌شود.
.IP \fB\-fvpt\fR 4
.IX Item "-fvpt"
اگر با \fB\-fprofile\-arcs\fR ترکیب شود، این گزینه به کامپایلر دستور می‌دهد
تا کدی برای جمع‌آوری اطلاعات درباره مقادیر عبارت‌ها اضافه کند.
.Sp
با \fB\-fbranch\-probabilities\fR، داده‌های جمع‌آوری‌شده را بازخوانی کرده
و بهینه‌سازی‌ها را عملاً بر اساس آن‌ها اعمال می‌کند.
در حال حاضر بهینه‌سازی‌ها شامل تخصیص‌یافتگی عملیات تقسیم
با بهره‌گیری از آگاهی درباره مقدار مخرج است.
.Sp
با \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-frename\-registers\fR 4
.IX Item "-frename-registers"
تلاش برای پرهیز از وابستگی‌های کاذب در کدهای زمان‌بندی‌شده، با استفاده
از ثبات‌هایی که پس از تخصیص ثبات‌ها باقی مانده‌اند. این بهینه‌سازی
بیشترین فایده را برای پردازنده‌های دارای ثبات‌های زیاد دارد. با این حال، بسته به
قالب اطلاعات اشکال‌زدایی اتخاذشده توسط هدف، ممکن است اشکال‌زدایی را
ناممکن سازد؛ چرا که متغیرها دیگر در یک «ثبات خانگی»
باقی نمی‌مانند.
.Sp
به طور پیش‌فرض با \fB\-funroll\-loops\fR فعال است.
.IP \fB\-fschedule\-fusion\fR 4
.IX Item "-fschedule-fusion"
یک گذر وابسته به معماری هدف بر روی جریان دستورالعمل‌ها اجرا می‌کند تا
دستورالعمل‌های هم‌نوع را در کنار هم زمان‌بندی نماید، زیرا ماشین هدف می‌تواند در صورت
مجاورت آن‌ها با یکدیگر در جریان دستورالعمل، آن‌ها را با کارایی بیشتری اجرا کند.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود.
.IP \fB\-fdep\-fusion\fR 4
.IX Item "-fdep-fusion"
جفت‌های ادغام‌پذیرِ ماکرو\-عملیاتی (macro\-op) متشکل از دستورالعمل‌های تک‌بار مصرف و
استفاده‌های آن‌ها را تشخیص داده و این جفت‌ها را در جریان دستورالعمل‌ها کنار یکدیگر می‌گذارد تا
فرصت‌های ادغام در سخت‌افزار افزایش یابد. این گذر یک بار پیش از تخصیص
ثبات‌ها و بار دیگر پیش از تغییر نام ثبات‌ها اجرا می‌شود.
.Sp
در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود.
.IP \fB\-ftracer\fR 4
.IX Item "-ftracer"
تکثیر دنباله (tail duplication) را برای بزرگ‌تر کردن اندازه ابربلوک (superblock) انجام می‌دهد.
این تبدیل، جریان کنترل تابع را ساده کرده و به دیگر بهینه‌سازی‌ها اجازه می‌دهد
کارایی بهتری داشته باشند.
.Sp
توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-funroll\-loops\fR 4
.IX Item "-funroll-loops"
حلقه‌هایی را باز می‌کند (unroll) که تعداد تکرار آن‌ها در زمان کامپایل یا
در هنگام ورود به حلقه قابل تعیین باشد. \fB\-funroll\-loops\fR به معنای
گزینه‌های \fB\-frerun\-cse\-after\-loop\fR، \fB\-fweb\fR و \fB\-frename\-registers\fR نیز هست.
همچنین پوسته‌کنی کامل حلقه (یعنی حذف کامل حلقه‌های با تعداد
تکرار کم و ثابت) را فعال می‌کند. این گزینه حجم کد را افزایش می‌دهد و ممکن است
باعث سریع‌تر شدن یا نشدن اجرای آن شود.
.Sp
توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-funroll\-all\-loops\fR 4
.IX Item "-funroll-all-loops"
همه حلقه‌ها را باز می‌کند، حتی اگر تعداد تکرار آن‌ها هنگام ورود به حلقه
نامشخص باشد. این کار معمولاً اجرای برنامه‌ها را کندتر می‌کند.
\&\fB\-funroll\-all\-loops\fR دربرگیرنده همان گزینه‌های موجود در
\&\fB\-funroll\-loops\fR است.
.IP \fB\-fpeel\-loops\fR 4
.IX Item "-fpeel-loops"
حلقه‌هایی را که اطلاعات کافی (از بازخورد پروفایل یا تحلیل ایستا) مبنی بر
کم‌تکرار بودنشان وجود دارد، پوسته‌کنی (peel) می‌کند. همچنین پوسته‌کنی کامل حلقه
(یعنی حذف کامل حلقه‌های با تعداد تکرار کم و ثابت) را فعال می‌سازد.
.Sp
توسط \fB\-O3\fR، \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-fmalloc\-dce\fR 4
.IX Item "-fmalloc-dce"
کنترل می‌کند که آیا \f(CW\*(C`malloc\*(C'\fR (و انواع مختلف آن مانند \f(CW\*(C`calloc\*(C'\fR یا
\&\f(CW\*(C`strdup\*(C'\fR) می‌توانند در بهینه‌سازی حذف شوند، به این شرط که مقدار بازگشتی آن‌ها فقط
به عنوان پارامتر فراخوانی \f(CW\*(C`free\*(C'\fR به کار رفته باشد یا با \f(CW\*(C`NULL\*(C'\fR مقایسه شده باشد. اگر
از \fB\-fmalloc\-dce=1\fR استفاده شود، فقط فراخوانی‌های \f(CW\*(C`free\*(C'\fR مجاز شمرده می‌شوند، در حالی که
با \fB\-fmalloc\-dce=2\fR مقایسه‌ها با اشاره‌گر \f(CW\*(C`NULL\*(C'\fR نیز برای حذف
ایمن در نظر گرفته می‌شوند.
.Sp
پیش‌فرض \fB\-fmalloc\-dce=2\fR است. همچنین \fB\-fallocation\-dce\fR را ببینید.
.IP \fB\-fmove\-loop\-invariants\fR 4
.IX Item "-fmove-loop-invariants"
گذر انتقال نامتغیرهای حلقه را در بهینه‌ساز حلقه RTL فعال می‌کند. در
سطح \fB\-O1\fR و بالاتر، به جز \fB\-Og\fR، فعال است.
.IP \fB\-fmove\-loop\-stores\fR 4
.IX Item "-fmove-loop-stores"
گذر انتقال ذخیره‌سازی‌های حلقه را در بهینه‌ساز حلقه GIMPLE فعال می‌کند. این کار
ذخیره‌سازی‌های نامتغیر را در ازای نگه‌داری مقدار ذخیره‌شده در یک ثبات در طول تکرار،
به بعد از پایان حلقه منتقل می‌کند.
توجه داشته باشید که برای اثربخش بودن این گزینه، \fB\-ftree\-loop\-im\fR نیز باید
فعال شده باشد. در سطح \fB\-O1\fR و بالاتر، به جز \fB\-Og\fR، فعال است.
.IP \fB\-fsplit\-loops\fR 4
.IX Item "-fsplit-loops"
اگر یک حلقه شامل شرطی باشد که همواره برای بخشی از فضای تکرار درست (\*(Aqtrue\*(Aq)
و برای بخش دیگر نادرست (\*(Aqfalse\*(Aq) باشد، آن را به دو حلقه تقسیم می‌کند.
.Sp
توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-funswitch\-loops\fR 4
.IX Item "-funswitch-loops"
انشعاب‌های دارای شرایط نامتغیر در حلقه را به خارج از حلقه منتقل می‌کند، همراه با ایجاد نسخه‌های
المثنی از حلقه در هر دو شاخه (که بر اساس نتیجه شرط اصلاح شده‌اند).
.Sp
توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-fversion\-loops\-for\-strides\fR 4
.IX Item "-fversion-loops-for-strides"
اگر یک حلقه روی آرایه‌ای با گام متغیر تکرار شود، نسخه دیگری از
حلقه ایجاد می‌کند که فرض می‌کند گام همیشه یک است. برای مثال:
.Sp
.Vb 2
\&        for (int i = 0; i < n; ++i)
\&          x[i * stride] = ...;
.Ve
.Sp
تبدیل می‌شود به:
.Sp
.Vb 6
\&        if (stride == 1)
\&          for (int i = 0; i < n; ++i)
\&            x[i] = ...;
\&        else
\&          for (int i = 0; i < n; ++i)
\&            x[i * stride] = ...;
.Ve
.Sp
این قابلیت به‌ویژه برای آرایه‌های assumed\-shape در Fortran مفید است، جایی که
(برای مثال) با فرض دسترسی‌های متوالی، برداری‌سازی (vectorization) بهتری را میسر می‌کند.
این پرچم به طور پیش‌فرض در \fB\-O3\fR فعال است.
همچنین توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود.
.IP \fB\-ffunction\-sections\fR 4
.IX Item "-ffunction-sections"
.PD 0.IP \fB\-fdata\-sections\fR 4
.IX Item "-fdata-sections"
.PD
قرار دادن هر تابع یا مولفه داده (data item) در بخش (section) اختصاصی خود در فایل خروجی، در صورتی که معماری مقصد از بخش‌های دلخواه پشتیبانی کند. نام تابع یا نام مولفه داده، نام بخش مربوطه را در فایل خروجی تعیین می‌کند.
.Sp
از این گزینه‌ها در سیستم‌هایی استفاده کنید که در آن‌ها پیونددهنده (linker) می‌تواند بهینه‌سازی‌هایی برای بهبود محل مراجعات (locality of reference) در فضای دستورالعمل‌ها انجام دهد. اکثر سیستم‌هایی که از قالب شیء ELF استفاده می‌کنند، پیونددهنده‌هایی با چنین بهینه‌سازی‌هایی دارند. در AIX، پیونددهنده بخش‌ها (CSECTها) را بر اساس گراف فراخوانی (call graph) بازآرایی می‌کند. تأثیر این عمل بر کارایی متغیر است.
.Sp
همراه با قابلیت جمع‌آوری زباله توسط پیونددهنده (گزینه \fB\-\-gc\-sections\fR در linker)، این گزینه‌ها ممکن است منجر به ایجاد فایل‌های اجرایی پیوند ایستا (statically-linked) کوچک‌تری (پس از پیراستن یا strip کردن) شوند.
.Sp
در سیستم‌های مبتنی بر ELF/DWARF این گزینه‌ها کیفیت اطلاعات اشکال‌زدایی (debug information) را کاهش نمی‌دهند. با این حال ممکن است با سایر قالب‌های فایل شیء یا قالب‌های اطلاعات اشکال‌زدایی مشکلاتی وجود داشته باشد.
.Sp
تنها زمانی از این گزینه‌ها استفاده کنید که مزایای قابل‌توجهی به همراه داشته باشند. هنگام مشخص کردن این گزینه‌ها، اسمبلر و پیونددهنده فایل‌های شیء و اجرایی بزرگ‌تری تولید کرده و همچنین کندتر عمل می‌کنند. این گزینه‌ها بر تولید کد تأثیر می‌گذارند؛ آن‌ها مانع از بهینه‌سازی‌های کامپایلر و اسمبلر با استفاده از مکان‌های نسبی درون یک واحد ترجمه (translation unit) می‌شوند، زیرا این مکان‌ها تا زمان پیوند ناشناخته باقی می‌مانند. نمونه‌ای از این بهینه‌سازی‌ها، تبدیل فراخوانی‌ها به دستورالعمل‌های فراخوانی کوتاه (short call) است.
.IP \fB\-fstdarg\-opt\fR 4
.IX Item "-fstdarg-opt"
بهینه‌سازی بخش مقدماتی (prologue) توابع دارای آرگومان‌های متغیر (variadic) با توجه به نحوه استفاده از آن آرگومان‌ها.
.IP \fB\-fsection\-anchors\fR 4
.IX Item "-fsection-anchors"
تلاش برای کاهش تعداد محاسبات آدرس نمادین با استفاده از نمادهای مهار (anchor) مشترک جهت آدرس‌دهی اشیاء مجاور. این تبدیل می‌تواند به کاهش تعداد مدخل‌های GOT و دسترسی‌های GOT در برخی از معماری‌های مقصد کمک کند.
.Sp
برای نمونه، پیاده‌سازی تابع \f(CW\*(C`foo\*(C'\fR زیر:
.Sp
.Vb 2
\&        static int a, b, c;
\&        int foo (void) { return a + b + c; }
.Ve
.Sp
معمولاً آدرس‌های هر سه متغیر را محاسبه می‌کند، اما اگر آن را با \fB\-fsection\-anchors\fR کامپایل کنید، در عوض از طریق یک نقطه مهار مشترک به متغیرها دسترسی پیدا می‌کند. اثر آن شبیه به شبه‌کد زیر است (که یک کد C معتبر نیست):
.Sp
.Vb 5
\&        int foo (void)
\&        {
\&          register int *xr = &x;
\&          return xr[&a \- &x] + xr[&b \- &x] + xr[&c \- &x];
\&        }
.Ve
.Sp
همه معماری‌های مقصد از این گزینه پشتیبانی نمی‌کنند.
.IP \fB\-fzero\-call\-used\-regs=\fR\fIchoice\fR 4
.IX Item "-fzero-call-used-regs=choice"
صفر کردن ثبات‌های مورداستفاده در فراخوانی (call-used registers) هنگام بازگشت از تابع جهت افزایش امنیت برنامه، چه از طریق کاهش حملات ROP (Return-Oriented Programming) یا جلوگیری از نشت اطلاعات از طریق ثبات‌ها.
.Sp
مقادیر ممکن برای \fIchoice\fR همانند مقادیر مشخصه \f(CW\*(C`zero_call_used_regs\*(C'\fR است.
مقدار پیش‌فرض \fBskip\fR می‌باشد.
.Sp
می‌توانید این رفتار را برای یک تابع خاص با استفاده از مشخصه تابع \f(CW\*(C`zero_call_used_regs\*(C'\fR کنترل کنید.
.SS "گزینه‌های ابزارگذاری برنامه (Program Instrumentation Options)"
.IX Subsection "Program Instrumentation Options"
کامپایلر GCC از چندین گزینه خط فرمان پشتیبانی می‌کند که افزودن ابزارگذاری زمان اجرا (run-time instrumentation) را به کدی که به‌طور معمول تولید می‌کند، کنترل می‌نمایند.
برای نمونه، یکی از اهداف ابزارگذاری، جمع‌آوری آمار پروفایل‌سازی (profiling) برای استفاده در یافتن نقاط پرمصرف برنامه (hot spots)، تحلیل پوشش کد (code coverage) یا بهینه‌سازی‌های هدایت‌شده با پروفایل (PGO) است.
دسته دیگری از ابزارگذاری برنامه، افزودن بررسی‌های زمان اجرا برای تشخیص خطاهای برنامه‌نویسی مانند ارجاع‌گشایی نامعتبر اشاره‌گر (invalid pointer dereference) یا دسترسی‌های خارج از محدوده به آرایه‌ها، و همچنین حملات خصمانه عمدی مانند شکستن پشته (stack smashing) یا سرقت vtable در C++ است.
همچنین یک قلاب (hook) عمومی نیز وجود دارد که می‌تواند برای پیاده‌سازی سایر اشکال ردیابی یا ابزارگذاری در سطح توابع برای اهداف اشکال‌زدایی یا تحلیل برنامه استفاده شود.
.IP \fB\-p\fR 4
.IX Item "-p"
.PD 0
.IP \fB\-\-profile\fR 4
.IX Item "--profile"
.IP \fB\-fprofile\fR 4
.IX Item "-fprofile"
.IP \fB\-pg\fR 4
.IX Item "-pg"
.PD
تولید کد اضافی برای نوشتن اطلاعات پروفایل‌سازی مناسب برای برنامه تحلیل‌گر \fBprof\fR (برای \fB\-p\fR، \fB\-\-profile\fR
و \fB\-fprofile\fR)
یا \fBgprof\fR
(برای \fB\-pg\fR). شما باید هنگام کامپایل کردن
فایل‌های منبعی که خواهان داده‌های آن‌ها هستید، و همچنین هنگام پیوند دادن (linking) از این گزینه استفاده کنید.
.Sp
می‌توانید از مشخصه تابع \f(CW\*(C`no_instrument_function\*(C'\fR برای جلوگیری از پروفایل‌سازی توابع خاص هنگام کامپایل با این گزینه‌ها استفاده کنید.
.IP \fB\-fprofile\-arcs\fR 4
.IX Item "-fprofile-arcs"
افزودن کد به طوری که کمان‌های جریان برنامه (\fIarcs\fR) ابزارگذاری شوند. در حین اجرا، برنامه ثبت می‌کند که هر شاخه (branch) و فراخوانی چند بار اجرا شده و چند بار منشعب شده یا بازگشته است. در معماری‌های مقصدی که از سازنده‌ها با اولویت پشتیبانی می‌کنند، پروفایل‌سازی به‌درستی سازنده‌ها، مخرب‌ها (destructors) و سازنده‌های کلاس‌های C++ (و مخرب‌های آن‌ها) را که به‌عنوان نوعی از متغیرهای سراسری استفاده می‌شوند، مدیریت می‌کند.
.Sp
هنگامی که برنامه کامپایل‌شده خارج می‌شود، این داده‌ها را برای هر فایل منبع در فایلی به نام \fIauxname.gcda\fR ذخیره می‌کند. این داده‌ها ممکن است برای بهینه‌سازی‌های هدایت‌شده با پروفایل (\fB\-fbranch\-probabilities\fR) یا برای تحلیل پوشش آزمون (\fB\-ftest\-coverage\fR) استفاده شوند. مقدار \fIauxname\fR برای هر فایل شیء از نام فایل خروجی تولید می‌شود، در صورتی که صراحتاً مشخص شده باشد و فایل اجرایی نهایی نباشد؛ در غیر این صورت از نام پایه (basename) فایل منبع استفاده می‌شود. در هر دو حالت، هر پسوندی حذف می‌شود (مثلاً \fIfoo.gcda\fR برای فایل ورودی \fIdir/foo.c\fR، یا \fIdir/foo.gcda\fR برای فایل خروجی مشخص‌شده به صورت \fB\-o dir/foo.o\fR).
.Sp
توجه داشته باشید که اگر یک خط فرمان مستقیماً فایل‌های منبع را پیوند دهد، نام فایل خروجیِ بدون پسوند به عنوان پیشوند به فایل‌های \fI.gcda\fR متناظر اضافه خواهد شد؛ برای نمونه، \f(CW\*(C`gcc a.c b.c \-o binary\*(C'\fR فایل‌های \fIbinary\-a.gcda\fR و \fIbinary\-b.gcda\fR را تولید می‌کند.
.IP \fB\-fcondition\-coverage\fR 4
.IX Item "-fcondition-coverage"
افزودن کد به طوری که شرط‌های برنامه ابزارگذاری شوند. در حین اجرا، برنامه ثبت می‌کند که چه عبارت‌هایی در یک عبارت شرطی در تصمیم‌گیری نقش دارند؛ این داده‌ها می‌توانند برای تأیید اینکه تمام عبارت‌ها در یک تابع بولی آزمایش شده و اثر مستقلی بر نتیجه تصمیم‌گیری دارند، استفاده شوند. نتیجه را می‌توان با دستور \f(CW\*(C`gcov \-\-conditions\*(C'\fR خواند.
.IP \fB\-fpath\-coverage\fR 4
.IX Item "-fpath-coverage"
افزودن کد به طوری که مسیرهای طی‌شده ردیابی شوند. در حین اجرا، برنامه مسیرهای اولیه (prime paths) پیموده‌شده را ثبت می‌کند. تعداد مسیرها با افزایش پیچیدگی بسیار سریع رشد می‌کند، و برای جلوگیری از انفجار زمان کامپایل، اگر تعداد تقریبی مسیرها از حد کنترل‌شده توسط \fB\-fpath\-coverage\-limit\fR فراتر رود، کامپایلر GCC از ابزارگذاری صرف‌نظر خواهد کرد. نتیجه را می‌توان با \f(CW\*(C`gcov \-\-prime\-paths \-\-prime\-paths\-lines \-\-prime\-paths\-source\*(C'\fR خواند.
.IP \fB\-fpath\-coverage\-limit=\fR\fIlimit\fR 4
.IX Item "-fpath-coverage-limit=limit"
آستانه‌ای که در آن \fB\-fpath\-coverage\fR از ابزارگذاری یک تابع صرف‌نظر می‌کند. این حد تقریبی و محافظه‌کارانه است، زیرا کامپایلر GCC از یک روش اکتشافی (heuristic) بدبینانه استفاده می‌کند که تعداد مسیرهای در حال پردازش را اندکی بیش از حد واقعی می‌شمارد، و اگر قبل از یافتن تمام مسیرها به این آستانه برسد، کار را متوقف می‌کند. این گزینه برای کنترل دقیق اینکه کدام توابع ابزارگذاری شوند نیست \- بلکه هدف آن محدود کردن اثر انفجار مسیرها و معقول نگه داشتن زمان کامپایل است. مقدار پیش‌فرض \fI250000\fR است.
.IP \fB\-\-coverage\fR 4
.IX Item "--coverage"
.PD 0
.IP \fB\-coverage\fR 4
.IX Item "-coverage"
.PD
این گزینه برای کامپایل و پیوند دادن کدهای ابزارگذاری‌شده جهت تحلیل پوشش کد استفاده می‌شود. گزینه‌های \fB\-coverage\fR و \fB\-\-coverage\fR معادل هستند؛ هر دو مترادفی برای \fB\-fprofile\-arcs\fR
\&\fB\-ftest\-coverage\fR (هنگام کامپایل) و \fB\-lgcov\fR (هنگام پیوند دادن) می‌باشند. برای جزئیات بیشتر به مستندات آن گزینه‌ها مراجعه کنید.
.RS 4
.IP * 4
فایل‌های منبع را با \fB\-fprofile\-arcs\fR به همراه گزینه‌های بهینه‌سازی و تولید کد کامپایل کنید. برای تحلیل پوشش آزمون، از گزینه اضافی \fB\-ftest\-coverage\fR استفاده نمایید. نیازی به پروفایل‌سازی تمام فایل‌های منبع در یک برنامه نیست.
.IP * 4
علاوه بر این، فایل‌های منبع را با \fB\-fprofile\-abs\-path\fR کامپایل کنید تا نام مسیرهای مطلق در فایل‌های \fI.gcno\fR ایجاد شوند. این ویژگی به \fBgcov\fR اجازه می‌دهد در پروژه‌هایی که کامپایل در دایرکتوری‌های کاری متفاوتی انجام می‌شود، منابع صحیح را پیدا کند.
.IP * 4
فایل‌های شیء خود را با \fB\-lgcov\fR یا \fB\-fprofile\-arcs\fR پیوند دهید (گزینه دوم متضمن گزینه اول است)..IP * 4
برنامه را با یک بار کاری نمونه اجرا کنید تا اطلاعات پروفایل کمان (arc) ایجاد شود. این کار را می‌توان به هر تعداد دفعه تکرار کرد. می‌توانید نمونه‌های هم‌روند برنامه خود را اجرا کنید، و به شرطی که سیستم فایل از قفل‌گذاری پشتیبانی کند، فایل‌های داده به‌درستی به‌روزرسانی خواهند شد. مگر اینکه یک گزینه گویش دقیق ISO C فعال باشد، فراخوانی‌های \f(CW\*(C`fork\*(C'\fR شناسایی شده و بدون شمارش مضاعف، به‌درستی مدیریت می‌شوند.
.Sp
علاوه بر این، یک فایل شیء (object file) را می‌توان چندین بار بازکامپایل کرد و تا زمانی که فایل منبع و گزینه‌های کامپایلر تغییر نکرده باشند، فایل \fI.gcda\fR متناظر ادغام می‌شود.
.IP * 4
برای بهینه‌سازی‌های هدایت‌شده با پروفایل (profile\-directed optimizations)، فایل‌های منبع را دوباره با همان گزینه‌های بهینه‌سازی و تولید کد، به همراه \&\fB\-fbranch\-probabilities\fR کامپایل کنید.
.IP * 4
برای تحلیل پوشش آزمون، از \fBgcov\fR جهت تولید اطلاعات خوانا برای انسان از فایل‌های \fI.gcno\fR و \fI.gcda\fR استفاده کنید. برای اطلاعات بیشتر به مستندات \&\fBgcov\fR مراجعه کنید.
.RE
.RS 4
.Sp
با \fB\-fprofile\-arcs\fR، کامپایلر GCC برای هر تابع از برنامه شما یک گراف جریان برنامه ایجاد می‌کند، سپس یک درخت پوشا برای گراف می‌یابد. تنها کمان‌هایی که روی درخت پوشا نیستند باید ابزارگذاری (instrument) شوند: کامپایلر کدی را اضافه می‌کند تا تعداد دفعات اجرای این کمان‌ها را بشمارد. هنگامی که یک کمان تنها خروجی یا تنها ورودی به یک بلوک باشد، کد ابزارگذاری می‌تواند به همان بلوک اضافه شود؛ در غیر این صورت، برای نگهداری کد ابزارگذاری باید یک بلوک پایه‌ای (basic block) جدید ایجاد شود.
.Sp
با \fB\-fcondition\-coverage\fR، کامپایلر GCC برای هر عبارت شرطی در برنامه شما یک مجموعه‌بیت (bitset) ایجاد کرده و مقادیر بولیِ آزموده‌شده‌ای را که تأثیر مستقلی بر نتیجه آن عبارت دارند، ثبت می‌کند.
.Sp
با \fB\-fpath\-coverage\fR، کامپایلر GCC مسیرهای اول (prime paths) طی‌شده در هر تابع را پیدا، شمارش و ثبت می‌کند، مگر اینکه تعداد مسیرها از حد کنترل‌شده توسط \fB\-fpath\-coverage\-limit\fR فراتر رود. اگر از این حد فراتر رود، تابع ابزارگذاری نمی‌شود؛ درست مثل اینکه \&\fB\-fpath\-coverage\fR استفاده نشده باشد. یک مسیر اول، طولانی‌ترین توالی از بلوک‌های یکتا (به‌جز احتمالاً بلوک اول و آخر) است که زیرمسیر هیچ مسیر دیگری نباشد.
.RE
.IP \fB\-ftest\-coverage\fR 4
.IX Item "-ftest-coverage"
یک فایل یادداشت تولید می‌کند که ابزار پوشش کد \fBgcov\fR می‌تواند از آن برای نمایش پوشش برنامه استفاده کند. فایل یادداشت هر فایل منبع، \&\fIauxname.gcno\fR نامیده می‌شود. برای توضیحات در مورد \fIauxname\fR و دستورالعمل‌های نحوه تولید داده‌های پوشش آزمون، به گزینه \fB\-fprofile\-arcs\fR در بالا مراجعه کنید. داده‌های پوشش در صورتی که بهینه‌سازی نکنید، با دقت بیشتری با فایل‌های منبع مطابقت خواهند داشت.
.IP \fB\-fprofile\-abs\-path\fR 4
.IX Item "-fprofile-abs-path"
به‌طور خودکار نام‌های نسبی فایل‌های منبع را به نام‌های مسیر مطلق در فایل‌های \fI.gcno\fR تبدیل می‌کند. این به \fBgcov\fR امکان می‌دهد در پروژه‌هایی که کامپایل در دایرکتوری‌های کاری متفاوتی رخ می‌دهد، منابع درست را بیابد.
.IP \fB\-fprofile\-dir=\fR\fIpath\fR 4
.IX Item "-fprofile-dir=path"
دایرکتوری جستجو برای فایل‌های داده پروفایل را روی \fIpath\fR تنظیم می‌کند. این گزینه فقط بر داده‌های پروفایل تولیدشده توسط \&\fB\-fprofile\-generate\fR، \fB\-ftest\-coverage\fR، \fB\-fprofile\-arcs\fR و استفاده‌شده توسط \fB\-fprofile\-use\fR و \fB\-fbranch\-probabilities\fR و گزینه‌های مرتبط با آن تأثیر می‌گذارد. هر دو مسیر مطلق و نسبی قابل استفاده هستند. به‌طور پیش‌فرض، GCC از دایرکتوری جاری به عنوان \fIpath\fR استفاده می‌کند، بنابراین فایل داده پروفایل در همان دایرکتوری فایل شیء ظاهر می‌شود. برای جلوگیری از تداخل نام فایل‌ها، در صورتی که نام فایل شیء یک مسیر مطلق نباشد، مسیر مطلق فایل \&\fIsourcename.gcda\fR درهم‌ریخته (mangle) شده و به عنوان نام فایل یک فایل \&\fI.gcda\fR استفاده می‌شود. جزئیات مربوط به نام‌گذاری فایل را در \fB\-fprofile\-arcs\fR ببینید. گزینه مشابه \fB\-fprofile\-note\fR را نیز ببینید.
.Sp
هنگامی که یک فایل اجرایی در یک محیط موازی عظیم اجرا می‌شود، توصیه می‌شود پروفایل در پوشه‌های متفاوتی ذخیره شود. این کار را می‌توان با متغیرهایی در \fIpath\fR انجام داد که در زمان اجرا export می‌شوند:
.RS 4
.ie n .IP \fR\fB%p\fR\fB\fR 4
.el .IP \fR\f(CB%p\fR\fB\fR 4
.IX Item "%p"
شناسه فرآیند (process ID).
.ie n .IP \fR\fB%q\fR\fB{VAR}\fR 4
.el .IP \fR\f(CB%q\fR\fB{VAR}\fR 4
.IX Item "%q{VAR}"
مقدار متغیر محیطی \fIVAR\fR.
.RE
.RS 4
.RE
.IP \fB\-fprofile\-generate\fR 4
.IX Item "-fprofile-generate"
.PD 0
.IP \fB\-fprofile\-generate=\fR\fIpath\fR 4
.IX Item "-fprofile-generate=path"
.PD
گزینه‌هایی را فعال می‌کند که معمولاً برای ابزارگذاری برنامه به منظور تولید پروفایل مفید جهت بازکامپایل بعدی با بهینه‌سازی مبتنی بر بازخورد پروفایل استفاده می‌شوند. شما باید از \fB\-fprofile\-generate\fR هم در هنگام کامپایل و هم در زمان پیوند دادن (link) برنامه خود استفاده کنید.
.Sp
گزینه‌های زیر فعال می‌شوند:
\&\fB\-fprofile\-arcs\fR، \fB\-fprofile\-values\fR،
\&\fB\-finline\-functions\fR و \fB\-fipa\-bit\-cp\fR.
.Sp
اگر \fIpath\fR مشخص شده باشد، GCC برای یافتن فایل‌های داده بازخورد پروفایل به \fIpath\fR نگاه می‌کند. به \fB\-fprofile\-dir\fR مراجعه کنید.
.Sp
برای بهینه‌سازی برنامه بر اساس اطلاعات پروفایل جمع‌آوری‌شده، از \&\fB\-fprofile\-use\fR استفاده کنید.
.IP \fB\-fprofile\-info\-section\fR 4
.IX Item "-fprofile-info-section"
.PD 0
.IP \fB\-fprofile\-info\-section=\fR\fIname\fR 4
.IX Item "-fprofile-info-section=name"
.PD
اطلاعات پروفایل را به جای استفاده از سازنده/ویرانگر (constructor/destructor)، در بخش (section) مشخص‌شده ثبت می‌کند. نام بخش در صورت مشخص شدن \fIname\fR است، در غیر این صورت نام بخش به‌طور پیش‌فرض \f(CW\*(C`.gcov_info\*(C'\fR خواهد بود. یک اشاره‌گر به اطلاعات پروفایل تولیدشده توسط \fB\-fprofile\-arcs\fR برای هر واحد ترجمه (translation unit) در بخش مشخص‌شده قرار می‌گیرد. این گزینه ثبت اطلاعات پروفایل از طریق یک سازنده و پردازش اطلاعات پروفایل از طریق یک ویرانگر را غیرفعال می‌کند. این گزینه برای استفاده در محیط‌های میزبانی‌شده (hosted) مانند GNU/Linux در نظر گرفته نشده است. هدف آن محیط‌های مستقل (freestanding) (برای مثال سیستم‌های نهفته) با منابع محدود است که از سازنده‌ها/ویرانگرها یا I/O فایل کتابخانه C پشتیبانی نمی‌کنند.
.Sp
پیونددهنده (linker) می‌تواند بخش‌های ورودی را در یک بلوک پیوسته حافظه جمع‌آوری کرده و نمادهای آغاز و پایان را تعریف کند. یک نمونه اسکریپت پیونددهنده GNU که یک بخش خروجی پیونددهنده را تعریف می‌کند به شرح زیر است:
.Sp
.Vb 6
\&          .gcov_info      :
\&          {
\&            PROVIDE (_\|_gcov_info_start = .);
\&            KEEP (*(.gcov_info))
\&            PROVIDE (_\|_gcov_info_end = .);
\&          }
.Ve
.Sp
برنامه می‌تواند اطلاعات پروفایل‌سازی ثبت‌شده در این مجموعه پیونددهنده را برای مثال به این صورت تخلیه (dump) کند:
.Sp
.Vb 3
\&        #include <gcov.h>
\&        #include <stdio.h>
\&        #include <stdlib.h>
\&        
\&        extern const struct gcov_info *const _\|_gcov_info_start[];
\&        extern const struct gcov_info *const _\|_gcov_info_end[];
\&        
\&        static void
\&        dump (const void *d, unsigned n, void *arg)
\&        {
\&          const unsigned char *c = d;
\&        
\&          forall (unsigned i = 0; i < n; ++i)
\&            printf ("%02x", c[i]);
\&        }
\&        
\&        static void
\&        filename (const char *f, void *arg)
\&        {
\&          _\|_gcov_filename_to_gcfn (f, dump, arg );
\&        }
\&        
\&        static void *
\&        allocate (unsigned length, void *arg)
\&        {
\&          return malloc (length);
\&        }
\&        
\&        static void
\&        dump_gcov_info (void)
\&        {
\&          const struct gcov_info *const *info = _\|_gcov_info_start;
\&          const struct gcov_info *const *end = _\|_gcov_info_end;
\&        
\&          /* Obfuscate variable to prevent compiler optimizations.  */
\&          _\|_asm_\|_ ("" : "+r" (info));
\&        
\&          while (info != end)
\&          {
\&            void *arg = NULL;
\&            _\|_gcov_info_to_gcda (*info, filename, dump, allocate, arg);
\&            putchar (\*(Aq\en\*(Aq);
\&            ++info;
\&          }
\&        }
\&        
\&        int
\&        main (void)
\&        {
\&          dump_gcov_info ();
\&          return 0;
\&        }
.Ve
.Sp
زیردستور \fBmerge\-stream\fR از ابزار \fBgcov\-tool\fR می‌تواند برای واسریال‌سازی (deserialize) جریان داده تولیدشده توسط توابع \f(CW\*(C`_\|_gcov_filename_to_gcfn\*(C'\fR و \&\f(CW\*(C`_\|_gcov_info_to_gcda\*(C'\fR و ادغام اطلاعات پروفایل در فایل‌های \&\fI.gcda\fR روی سیستم فایل میزبان به کار رود..IP \fB\-fprofile\-note=\fR\fIpath\fR 4
.IX Item "-fprofile-note=path"
اگر \fIpath\fR مشخص شده باشد، GCC فایل \fI.gcno\fR را در مکان \fIpath\fR ذخیره می‌کند. اگر این گزینه را با چندین فایل منبع ترکیب کنید، فایل \fI.gcno\fR بازنویسی خواهد شد.
.IP \fB\-fprofile\-prefix\-path=\fR\fIpath\fR 4
.IX Item "-fprofile-prefix-path=path"
این گزینه می‌تواند در ترکیب با
\&\fBprofile\-generate=\fR\fIprofile_dir\fR و
\&\fBprofile\-use=\fR\fIprofile_dir\fR استفاده شود تا به GCC اعلام کند دایرکتوری پایهٔ درخت منبع ساخته‌شده کجاست. به‌طور پیش‌فرض، \fIprofile_dir\fR حاوی فایل‌هایی با مسیرهای مطلق درهم‌ریخته (mangled) از تمامی فایل‌های شیء پروژهٔ ساخته‌شده خواهد بود. این مسئله زمانی که دایرکتوریِ مورد استفاده برای ساخت باینریِ نشانه‌گذاری‌شده با دایرکتوری مورد استفاده برای ساخت باینریِ بهینه‌سازی‌شده با بازخورد پروفایل تفاوت دارد، مطلوب نیست؛ زیرا داده‌های پروفایل در طول ساخت بهینه‌سازی‌شده یافت نخواهند شد. در چنین شرایطی، گزینهٔ \fB\-fprofile\-prefix\-path=\fR\fIpath\fR با اشارهٔ \fIpath\fR به دایرکتوری پایهٔ ساخت، می‌تواند برای حذف بخش نامربوط مسیر و نسبی نگه‌داشتن تمامی نام‌های فایل نسبت به دایرکتوری اصلی ساخت به کار رود.
.IP \fB\-fprofile\-prefix\-map=\fR\fIold\fR\fB=\fR\fInew\fR 4
.IX Item "-fprofile-prefix-map=old=new"
هنگام کامپایل فایل‌های واقع در دایرکتوری \fIold\fR، اطلاعات پروفایل‌سازی (با \fB\-\-coverage\fR) را به‌گونه‌ای ثبت می‌کند که گویی این فایل‌ها در دایرکتوری \fInew\fR قرار دارند.
همچنین ببینید: \fB\-ffile\-prefix\-map\fR و \fB\-fcanon\-prefix\-map\fR.
.IP \fB\-fprofile\-update=\fR\fImethod\fR 4
.IX Item "-fprofile-update=method"
تغییر روش به‌روزرسانی برای برنامه‌ای که جهت بهینه‌سازی بر پایهٔ بازخورد پروفایل نشانه‌گذاری شده است. آرگومان \fImethod\fR باید یکی از مقادیر
\&\fBsingle\fR، \fBatomic\fR یا \fBprefer\-atomic\fR باشد.
مورد اول برای برنامه‌های تک‌رشته‌ای مفید است، در حالی که مورد دوم با تولید کد ریسه‌امن (thread-safe)، از خراب شدن داده‌های پروفایل جلوگیری می‌کند.
.Sp
\&\fBهشدار:\fR هنگامی که یک برنامه تمام رشته‌ها را به‌درستی الحاق (join) نکند (یا یک رشتهٔ مجزا/detached ایجاد کند)، فایل پروفایل ممکن است همچنان خراب شود.
.Sp
استفاده از \fBprefer\-atomic\fR، در صورت پشتیبانی توسط معماری مقصد به \fBatomic\fR و در غیر این صورت به \fBsingle\fR تبدیل می‌شود. درایور GCC در صورتی که \fB\-pthread\fR در خط فرمان وجود داشته باشد به‌طور خودکار \fBprefer\-atomic\fR را انتخاب می‌کند، در غیر این صورت روش پیش‌فرض \fBsingle\fR است.
.Sp
اگر \fBatomic\fR انتخاب شود، اطلاعات پروفایل بر پایهٔ «بیشترین تلاش» (best-effort) با استفاده از عملیات‌های اتمی به‌روزرسانی می‌شوند. در حالت ایده‌آل، اطلاعات پروفایل از طریق عملیات‌های اتمی در سخت‌افزار به‌روزرسانی می‌شوند. با این حال، اگر سکوی مقصد از عملیات‌های اتمی سخت‌افزاری لازم پشتیبانی نکند ولی \fIlibatomic\fR در دسترس باشد، اطلاعات پروفایل از طریق فراخوانی‌های \&\fIlibatomic\fR به‌روزرسانی خواهد شد. چنانچه سکوی مقصد نه از عملیات‌های اتمی سخت‌افزاری و نه از \fIlibatomic\fR پشتیبانی کند، اطلاعات پروفایل به‌صورت اتمی به‌روزرسانی نمی‌شود و یک هشدار صادر خواهد شد. در این حالت، اطلاعات پروفایل‌سازی به‌دست‌آمده برای برنامه‌های چندرشته‌ای ممکن است خراب باشد.
.Sp
به دلایل کارایی، اگر شمارنده‌های ۶۴ بیتی برای اطلاعات پروفایل‌سازی استفاده شوند و سکوی مقصد تنها از عملیات‌های اتمی ۳۲ بیتی در سخت‌افزار پشتیبانی کند، به‌روزرسانی‌های حساس از نظر کارایی با استفاده از دو عملیات اتمی ۳۲ بیتی برای هر به‌روزرسانی شمارنده انجام می‌شوند. اگر یک سیگنال این دو عملیات به‌روزرسانیِ یک شمارنده را قطع کند، ممکن است اطلاعات پروفایل‌سازی در وضعیتی ناسازگار قرار گیرد.
.IP \fB\-fprofile\-filter\-files=\fR\fIregex\fR 4
.IX Item "-fprofile-filter-files=regex"
تنها توابعی از فایل‌ها را نشانه‌گذاری می‌کند که نام آن‌ها با هر یک از عبارت‌های منظم (که با نقطه‌ویرگول جدا شده‌اند) مطابقت داشته باشد.
.Sp
برای مثال، \fB\-fprofile\-filter\-files=main\e.c;module.*\e.c\fR تنها فایل \fImain.c\fR و تمام فایل‌های C که با \*(Aqmodule\*(Aq شروع می‌شوند را نشانه‌گذاری خواهد کرد.
.IP \fB\-fprofile\-exclude\-files=\fR\fIregex\fR 4
.IX Item "-fprofile-exclude-files=regex"
تنها توابعی از فایل‌ها را نشانه‌گذاری می‌کند که نام آن‌ها با هیچ‌یک از عبارت‌های منظم (که با نقطه‌ویرگول جدا شده‌اند) مطابقت نداشته باشد.
.Sp
برای مثال، \fB\-fprofile\-exclude\-files=/usr/.*\fR از نشانه‌گذاری تمام فایل‌هایی که در پوشهٔ \fI/usr/\fR قرار دارند جلوگیری می‌کند.
.IP \fB\-fprofile\-reproducible=\fR[\fBmultithreaded\fR|\fBparallel\-runs\fR|\fBserial\fR] 4
.IX Item "-fprofile-reproducible=[multithreaded|parallel-runs|serial]"
سطح تکرارپذیری پروفایل گردآوری‌شده توسط
\&\f(CW\*(C`\-fprofile\-generate\*(C'\fR را کنترل می‌کند. این امر ساخت مجدد برنامه با خروجی یکسان را امکان‌پذیر می‌سازد که برای مثال برای بسته‌های توزیع مفید است.
.Sp
با گزینهٔ \fB\-fprofile\-reproducible=serial\fR، پروفایل گردآوری‌شده توسط
\&\fB\-fprofile\-generate\fR تکرارپذیر است، به شرطی که برنامهٔ آموزش‌دیده در هر بار فراخوانی اجرای آموزشی رفتار یکسانی داشته باشد، چندرشته‌ای نباشد و ارسال جریانی داده‌های پروفایل همیشه به یک ترتیب انجام گیرد. توجه داشته باشید که ارسال جریانی پروفایل در پایان اجرای برنامه و همچنین قبل از فراخوانی تابع \f(CW\*(C`fork\*(C'\fR رخ می‌دهد.
.Sp
توجه داشته باشید که بسیار معمول است تعداد دفعات اجرای برخی از بخش‌های برنامه‌ها، به عنوان مثال، به طول نام فایل‌های موقت یا تصادفی‌سازی فضای حافظه (که ممکن است بر نرخ برخورد جدول هش تأثیر بگذارد) بستگی داشته باشد. این بخش‌های تکرارناپذیر برنامه‌ها را می‌توان با صفت تابعی
\&\f(CW\*(C`no_instrument_function\*(C'\fR علامت‌گذاری کرد. از \fBgcov\-dump\fR به همراه
\&\fB\-l\fR می‌توان برای تخلیهٔ (dump) داده‌های جمع‌آوری‌شده و تأیید تکرارپذیر بودن آن‌ها استفاده کرد.
.Sp
با گزینهٔ \fB\-fprofile\-reproducible=parallel\-runs\fR پروفایل جمع‌آوری‌شده بدون در نظر گرفتن ترتیب ارسال جریانی داده‌ها به فایل‌های gcda، تکرارپذیر باقی می‌ماند. این تنظیم امکان اجرای چندین نمونه از برنامهٔ نشانه‌گذاری‌شده را به‌صورت موازی (مانند استفاده از \f(CW\*(C`make \-j\*(C'\fR) فراهم می‌سازد. این کار کیفیت داده‌های جمع‌آوری‌شده را، به‌ویژه در پروفایل‌سازی فراخوانی غیرمستقیم، کاهش می‌دهد.
.IP \fB\-fsanitize=address\fR 4
.IX Item "-fsanitize=address"
فعال‌سازی AddressSanitizer، یک آشکارساز سریع خطاهای حافظه. دستورالعمل‌های دسترسی به حافظه برای تشخیص باگ‌های خارج از محدوده (out-of-bounds) و استفاده پس از آزادسازی (use-after-free) نشانه‌گذاری می‌شوند. این گزینه \fB\-fsanitize\-address\-use\-after\-scope\fR را فعال می‌کند. برای جزئیات بیشتر به <\fBhttps://github.com/google/sanitizers/wiki/AddressSanitizer\fR> مراجعه کنید. رفتار زمان اجرا را می‌توان با استفاده از متغیر محیطی
\&\fBASAN_OPTIONS\fR کنترل کرد. هنگامی که روی \f(CW\*(C`help=1\*(C'\fR تنظیم شود، گزینه‌های موجود در زمان راه‌اندازی برنامهٔ نشانه‌گذاری‌شده نمایش داده می‌شوند. برای دیدن فهرستی از گزینه‌های پشتیبانی‌شده، به <\fBhttps://github.com/google/sanitizers/wiki/AddressSanitizerFlags#run\-time\-flags\fR> مراجعه کنید.
این گزینه نمی‌تواند با \fB\-fsanitize=thread\fR یا
\&\fB\-fsanitize=hwaddress\fR ترکیب شود. توجه داشته باشید در حال حاضر تنها مقصدهایی که
\&\fB\-fsanitize=hwaddress\fR روی آن‌ها پشتیبانی می‌شود عبارتند از x86\-64 (تنها با گزینه‌های \f(CW\*(C`\-mlam=u48\*(C'\fR یا \f(CW\*(C`\-mlam=u57\*(C'\fR) و AArch64، که در هر دو مورد تنها در ABIهایی با اشاره‌گرهای ۶۴ بیتی کار می‌کند. به‌طور مشابه،
\&\fB\-fsanitize=memtag\-stack\fR در حال حاضر تنها در ABIهای AArch64 با اشاره‌گرهای ۶۴ بیتی پشتیبانی می‌شود.
.Sp
هنگام کامپایل با \fB\-fsanitize=address\fR، باید از \fB\-g\fR نیز برای تولید خروجی معنادارتر استفاده کنید. برای دریافت ردیابی پشتهٔ (stack trace) دقیق‌تر، امکان استفاده از گزینه‌هایی مانند
\&\fB\-O0\fR، \fB\-O1\fR یا \fB\-Og\fR (که برای مثال از درون‌خطی‌سازی اکثر توابع جلوگیری می‌کنند)، \fB\-fno\-optimize\-sibling\-calls\fR (که از بهینه‌سازی فراخوانی‌های هم‌سطح و بازگشتی انتهایی جلوگیری می‌کند؛ این گزینه به‌طور ضمنی برای
\&\fB\-O0\fR، \fB\-O1\fR یا \fB\-Og\fR فعال است)، یا \fB\-fno\-ipa\-icf\fR (که قابلیت Identical Code Folding را برای توابع غیرفعال می‌کند) وجود دارد. استفاده از \fB\-fno\-omit\-frame\-pointer\fR نیز ردیابی پشته را بهبود می‌بخشد. از آنجا که به دلیل ASLR (تصادفی‌سازی چیدمان فضای آدرس)، چندین بار اجرای برنامه ممکن است ردیابی بازگشتی با آدرس‌های متفاوتی تولید کند، ممکن است خاموش کردن ASLR مطلوب باشد. در لینوکس، این کار با \fBsetarch \`uname \-m\` \-R ./prog\fR قابل انجام است.
.IP \fB\-fsanitize=kernel\-address\fR 4
.IX Item "-fsanitize=kernel-address"
فعال‌سازی AddressSanitizer برای هستهٔ لینوکس.
برای جزئیات بیشتر به <\fBhttps://github.com/google/kernel\-sanitizers\fR> مراجعه کنید.
.IP \fB\-fsanitize=hwaddress\fR 4
.IX Item "-fsanitize=hwaddress"
فعال‌سازی Hardware\-assisted AddressSanitizer که از قابلیت سخت‌افزاری نادیده گرفتن بایت بالایی یک اشاره‌گر استفاده می‌کند تا امکان تشخیص خطاهای حافظه با سربار حافظهٔ اندک فراهم شود.
دستورالعمل‌های دسترسی به حافظه برای تشخیص باگ‌های خارج از محدوده و استفاده پس از آزادسازی نشانه‌گذاری می‌شوند.
این گزینه \fB\-fsanitize\-address\-use\-after\-scope\fR را فعال می‌کند.
برای جزئیات بیشتر به
<\fBhttps://clang.llvm.org/docs/HardwareAssistedAddressSanitizerDesign.html\fR>
مراجعه کنید. رفتار زمان اجرا را می‌توان با استفاده از متغیر محیطی
\&\fBHWASAN_OPTIONS\fR تحت تأثیر قرار داد. هنگامی که روی \f(CW\*(C`help=1\*(C'\fR تنظیم شود،
گزینه‌های موجود در زمان راه‌اندازی برنامهٔ نشانه‌گذاری‌شده نمایش داده می‌شوند.
این گزینه نمی‌تواند با \fB\-fsanitize=thread\fR یا
\&\fB\-fsanitize=address\fR ترکیب شود و در حال حاضر فقط در AArch64 موجود است.
.IP \fB\-fsanitize=kernel\-hwaddress\fR 4
.IX Item "-fsanitize=kernel-hwaddress"
فعال‌سازی Hardware\-assisted AddressSanitizer برای کامپایل کردن هستهٔ لینوکس.
مشابه \fB\-fsanitize=kernel\-address\fR اما با استفاده از روش نشانه‌گذاری جایگزین، و مشابه \fB\-fsanitize=hwaddress\fR اما با تفاوت‌های نشانه‌گذاری لازم برای کامپایل هستهٔ لینوکس.
این تفاوت‌ها به منظور اجتناب از فراخوانی‌های مقداردهی اولیهٔ کتابخانهٔ hwasan و در نظر گرفتن این است که اشاره‌گر پشته در بایت بالایی خود مقداری متفاوت دارد.
.Sp
\&\fIنکته:\fR این گزینه پیش‌فرض‌های متفاوتی نسبت به
\&\fB\-fsanitize=hwaddress\fR دارد.
نشانه‌گذاری پشته و فراخوانی‌های alloca به‌طور پیش‌فرض فعال نیستند.
استفاده از برچسب فریم تصادفی برای نشانه‌گذاری هسته پیاده‌سازی نشده است.
.IP \fB\-fsanitize=memtag\-stack\fR 4
.IX Item "-fsanitize=memtag-stack"
استفاده از دستورالعمل‌های Memory Tagging Extension به‌جای نشانه‌گذاری برای امکان تشخیص خطاهای حافظه. مشابه HWASAN، این نیز یک روش احتمالاتی است. این گزینه تنها در آن دسته از معماری‌های AArch64 که از Memory Tagging Extensions پشتیبانی می‌کنند در دسترس است.
.IP \fB\-fsanitize=pointer\-compare\fR 4
.IX Item "-fsanitize=pointer-compare"
نشانه‌گذاری عملیات‌های مقایسه (<، <=، >، >=) با عملوندهای اشاره‌گر.
این گزینه باید با یکی از گزینه‌های \fB\-fsanitize=kernel\-address\fR یا
\&\fB\-fsanitize=address\fR ترکیب شود.
این گزینه را نمی‌توان با \fB\-fsanitize=thread\fR ترکیب کرد.
نکته: به‌طور پیش‌فرض، این بررسی در زمان اجرا غیرفعال است. برای فعال‌سازی آن،
\f(CW\*(C`detect_invalid_pointer_pairs=2\*(C'\fR را به متغیر محیطی
\&\fBASAN_OPTIONS\fR اضافه کنید. استفاده از \f(CW\*(C`detect_invalid_pointer_pairs=1\*(C'\fR
عملیات نامعتبر را تنها زمانی تشخیص می‌دهد که هر دو اشاره‌گر غیرتهی (non\-null) باشند..IP \fB\-fsanitize=pointer\-subtract\fR 4
.IX Item "-fsanitize=pointer-subtract"
ابزارگذاری عمل تفریق با عملوندهای اشاره‌گر.
این گزینه باید با \fB\-fsanitize=kernel\-address\fR یا
\&\fB\-fsanitize=address\fR ترکیب شود.
این گزینه را نمی‌توان با \fB\-fsanitize=thread\fR ترکیب کرد.
نکته: این بررسی به‌طور پیش‌فرض در زمان اجرا غیرفعال است. برای فعال کردن آن،
\f(CW\*(C`detect_invalid_pointer_pairs=2\*(C'\fR را به متغیر محیطی
\&\fBASAN_OPTIONS\fR اضافه کنید. استفاده از \f(CW\*(C`detect_invalid_pointer_pairs=1\*(C'\fR
عملیات نامعتبر را تنها زمانی تشخیص می‌دهد که هر دو اشاره‌گر غیرتهی (non\-null) باشند.
.IP \fB\-fsanitize=shadow\-call\-stack\fR 4
.IX Item "-fsanitize=shadow-call-stack"
فعال‌سازی ShadowCallStack، سازوکاری برای بهبود امنیت به‌منظور محافظت
از برنامه‌ها در برابر بازنویسی آدرس بازگشت (مانند سرریز بافر پشته).
کارکرد آن بدین صورت است که آدرس بازگشت تابع را در مقدمه تابع (function prologue) در یک
پشته فراخوانی سایه که به‌صورت جداگانه تخصیص یافته ذخیره می‌کند و آدرس بازگشت را
در مؤخره تابع (function epilogue) از پشته فراخوانی سایه بازیابی می‌کند. ابزارگذاری
تنها در توابعی رخ می‌دهد که نیاز به ذخیره آدرس بازگشت در پشته دارند.
.Sp
در حال حاضر این ویژگی فقط از بستر aarch64 پشتیبانی می‌کند. این ویژگی به‌طور خاص
برای هسته‌های لینوکسی طراحی شده است که گزینه CONFIG_SHADOW_CALL_STACK را فعال کرده‌اند.
برای برنامه‌های فضای کاربر، پشتیبانی زمان اجرا در حال حاضر در libc و libgcc ارائه نشده
است. کاربرانی که می‌خواهند از این ویژگی در فضای کاربر استفاده کنند باید خودشان
پشتیبانی از زمان اجرا را فراهم آورند. باید توجه داشت که این کار ممکن است
باعث نقض قواعد ABI شود.
.Sp
در aarch64، ابزارگذاری از ثبات بستری \f(CW\*(C`x18\*(C'\fR استفاده می‌کند.
این امر عموماً بدان معناست که هر کدی که ممکن است در همان رشته‌ای که کد
کامپایل‌شده با ShadowCallStack اجرا می‌شود اجرا گردد، باید با پرچم
\&\fB\-ffixed\-x18\fR کامپایل شود؛ در غیر این صورت توابعی که بدون
\&\fB\-ffixed\-x18\fR کامپایل شده‌اند ممکن است به \f(CW\*(C`x18\*(C'\fR آسیب رسانده
و در نتیجه اشاره‌گر پشته سایه را خراب کنند.
.Sp
همچنین، از آنجا که هیچ پشتیبانی زمان اجرایی در فضای کاربر وجود ندارد، کد کامپایل‌شده با
ShadowCallStack نمی‌تواند از مدیریت استثناها استفاده کند. برای خاموش کردن
استثناها از \fB\-fno\-exceptions\fR استفاده کنید.
.Sp
برای جزئیات بیشتر به <\fBhttps://clang.llvm.org/docs/ShadowCallStack.html\fR> مراجعه
کنید.
.IP \fB\-fsanitize=thread\fR 4
.IX Item "-fsanitize=thread"
فعال‌سازی ThreadSanitizer، شناساگر سریع رقابت داده‌ای (data race).
دستورالعمل‌های دسترسی به حافظه برای تشخیص خطاهای رقابت داده‌ای
ابزارگذاری می‌شوند. برای جزئیات بیشتر به <\fBhttps://github.com/google/sanitizers/wiki#threadsanitizer\fR>
مراجعه کنید. رفتار زمان اجرا را می‌توان با استفاده از متغیر محیطی \fBTSAN_OPTIONS\fR
تحت تأثیر قرار داد؛ برای فهرستی از گزینه‌های پشتیبانی‌شده به
<\fBhttps://github.com/google/sanitizers/wiki/ThreadSanitizerFlags\fR> مراجعه کنید.
این گزینه را نمی‌توان با \fB\-fsanitize=address\fR یا
\&\fB\-fsanitize=leak\fR ترکیب کرد.
.Sp
هنگام کامپایل با \fB\-fsanitize=thread\fR، باید از
\&\fB\-g\fR نیز استفاده کنید تا خروجی با مفهوم‌تری تولید شود.
.Sp
توجه داشته باشید که توابع توکار اتمی ابزارگذاری‌شده نمی‌توانند هنگام
عملیات روی آدرس‌های نامعتبر حافظه با استثناهای غیرفراخوانی
(\fB\-fnon\-call\-exceptions\fR)، استثنا پرتاب کنند.
.IP \fB\-fsanitize=leak\fR 4
.IX Item "-fsanitize=leak"
فعال‌سازی LeakSanitizer، شناساگر نشت حافظه.
این گزینه تنها برای پیوند زدن فایل‌های اجرایی اهمیت دارد.
فایل اجرایی با کتابخانه‌ای پیوند می‌خورد که \f(CW\*(C`malloc\*(C'\fR
و سایر توابع تخصیص‌دهنده را بازنویسی می‌کند. برای جزئیات بیشتر به
<\fBhttps://github.com/google/sanitizers/wiki/AddressSanitizerLeakSanitizer\fR>
مراجعه کنید. رفتار زمان اجرا را می‌توان با استفاده از متغیر محیطی
\&\fBLSAN_OPTIONS\fR تحت تأثیر قرار داد.
این گزینه را نمی‌توان با \fB\-fsanitize=thread\fR ترکیب کرد.
.IP \fB\-fsanitize=undefined\fR 4
.IX Item "-fsanitize=undefined"
فعال‌سازی UndefinedBehaviorSanitizer، شناساگر سریع رفتار تعریف‌نشده.
محاسبات گوناگونی برای تشخیص رفتار تعریف‌نشده در زمان اجرا ابزارگذاری می‌شوند.
برای جزئیات بیشتر به <\fBhttps://clang.llvm.org/docs/UndefinedBehaviorSanitizer.html\fR> مراجعه کنید. رفتار زمان اجرا را می‌توان با استفاده از
متغیر محیطی \&\fBUBSAN_OPTIONS\fR تحت تأثیر قرار داد. زیرگزینه‌های فعلی عبارتند از:
.RS 4
.IP \fB\-fsanitize=shift\fR 4
.IX Item "-fsanitize=shift"
این گزینه بررسی تعریف‌نشده نبودن نتیجه عملیات شیفت را
فعال می‌کند. توجه داشته باشید که تعریف دقیق رفتار تعریف‌نشده میان
C و C++ و همچنین میان ISO C90 و C99 و غیره اندکی تفاوت دارد.
این گزینه دارای دو زیرگزینه است: \fB\-fsanitize=shift\-base\fR و
\&\fB\-fsanitize=shift\-exponent\fR.
.IP \fB\-fsanitize=shift\-exponent\fR 4
.IX Item "-fsanitize=shift-exponent"
این گزینه بررسی منفی نبودن آرگومان دوم عملیات شیفت و کوچک‌تر بودن
آن از دقتِ اولین آرگومانِ ارتقایافته را فعال می‌کند.
.IP \fB\-fsanitize=shift\-base\fR 4
.IX Item "-fsanitize=shift-base"
در صورتی که آرگومان دوم عملیات شیفت در محدوده مجاز باشد، بررسی می‌کند که
نتیجه عملیات شیفت تعریف‌نشده نباشد. توجه داشته باشید که تعریف دقیق رفتار
تعریف‌نشده میان C و C++ و همچنین میان ISO C90 و C99 و غیره اندکی تفاوت دارد.
.IP \fB\-fsanitize=integer\-divide\-by\-zero\fR 4
.IX Item "-fsanitize=integer-divide-by-zero"
تشخیص تقسیم عدد صحیح بر صفر.
.IP \fB\-fsanitize=unreachable\fR 4
.IX Item "-fsanitize=unreachable"
با این گزینه، کامپایلر فراخوانی \f(CW\*(C`_\|_builtin_unreachable\*(C'\fR
را در عوض به یک فراخوانی پیام عیب‌یابی تبدیل می‌کند. هنگام رسیدن به فراخوانی
\&\f(CW\*(C`_\|_builtin_unreachable\*(C'\fR، رفتار برنامه تعریف‌نشده است.
.IP \fB\-fsanitize=vla\-bound\fR 4
.IX Item "-fsanitize=vla-bound"
این گزینه به کامپایلر دستور می‌دهد تا مثبت بودن اندازه آرایه با
طول متغیر را بررسی کند.
.IP \fB\-fsanitize=null\fR 4
.IX Item "-fsanitize=null"
این گزینه بررسی اشاره‌گرها را فعال می‌کند. به‌ویژه، برنامه‌ای که
با فعال بودن این گزینه ساخته شده باشد، در صورتی که برای ارجاع‌زدایی از یک اشاره‌گر NULL
تلاش کند، یا اگر یک ارجاع (احتمالاً یک ارجاع rvalue) به یک اشاره‌گر NULL مقید شود، یا اگر
متدی روی شیئی فراخوانی شود که توسط اشاره‌گر NULL مورد اشاره قرار گرفته، پیام خطا صادر می‌کند.
.IP \fB\-fsanitize=return\fR 4
.IX Item "-fsanitize=return"
این گزینه بررسی عبارت بازگشت (return) را فعال می‌کند. برنامه‌هایی که
با فعال بودن این گزینه ساخته شوند، در صورت رسیدن به انتهای یک تابع غیر\-void
بدون بازگرداندن واقعی یک مقدار، پیام خطا صادر می‌کنند. این گزینه فقط در C++ کار می‌کند.
.IP \fB\-fsanitize=signed\-integer\-overflow\fR 4
.IX Item "-fsanitize=signed-integer-overflow"
این گزینه بررسی سرریز عدد صحیح علامت‌دار را فعال می‌کند. بررسی می‌شود که
نتیجه \f(CW\*(C`+\*(C'\fR، \f(CW\*(C`*\*(C'\fR، و هر دو عملگر یگانی و دودویی \f(CW\*(C`\-\*(C'\fR
در محاسبات علامت‌دار سرریز نکند. این گزینه همچنین تقسیم علامت‌دار
\&\f(CW\*(C`INT_MIN / \-1\*(C'\fR را تشخیص می‌دهد. توجه داشته باشید که باید قواعد ارتقای
عدد صحیح در نظر گرفته شوند. بدین معنا که مورد زیر سرریز محسوب نمی‌شود:
.Sp
.Vb 2
\&        signed char a = SCHAR_MAX;
\&        a++;
.Ve
.IP \fB\-fsanitize=bounds\fR 4
.IX Item "-fsanitize=bounds"
این گزینه ابزارگذاری حدود آرایه را فعال می‌کند. دسترسی‌های گوناگون خارج از محدوده
شناسایی می‌شوند. اعضای آرایه انعطاف‌پذیر، آرایه‌های شبیه به عضو آرایه انعطاف‌پذیر،
و مقداردهنده‌های اولیه متغیرهای با حافظه ایستا ابزارگذاری نمی‌شوند،
به استثنای آرایه‌های شبیه به عضو آرایه انعطاف‌پذیر که گزینه‌های
\f(CW\*(C`\-fstrict\-flex\-arrays\*(C'\fR یا \f(CW\*(C`\-fstrict\-flex\-arrays=\*(C'\fR
یا ویژگی‌های \f(CW\*(C`strict_flex_array\*(C'\fR مشخص می‌کنند که نباید با آن‌ها مانند
آرایه‌های شبیه به عضو آرایه انعطاف‌پذیر رفتار شود.
.IP \fB\-fsanitize=bounds\-strict\fR 4
.IX Item "-fsanitize=bounds-strict"
این گزینه ابزارگذاری سخت‌گیرانه حدود آرایه را فعال می‌کند. اکثر دسترسی‌های
خارج از محدوده شناسایی می‌شوند، از جمله آرایه‌های شبیه به عضو آرایه انعطاف‌پذیر.
مقداردهنده‌های اولیه متغیرهای با حافظه ایستا ابزارگذاری نمی‌شوند.
.IP \fB\-fsanitize=alignment\fR 4
.IX Item "-fsanitize=alignment"
این گزینه بررسی هم‌ترازی اشاره‌گرها را در هنگام ارجاع‌زدایی آن‌ها،
یا هنگامی که یک ارجاع به هدفی با هم‌ترازی ناکافی مقید می‌شود،
یا وقتی یک متد یا سازنده روی شیئی با هم‌ترازی ناکافی فراخوانی می‌شود، فعال می‌کند.
.IP \fB\-fsanitize=object\-size\fR 4
.IX Item "-fsanitize=object-size"
این گزینه ابزارگذاری ارجاع‌های حافظه را با استفاده از تابع
\&\f(CW\*(C`_\|_builtin_dynamic_object_size\*(C'\fR فعال می‌کند. دسترسی‌های گوناگون
اشاره‌گر به خارج از محدوده شناسایی می‌شوند.
.IP \fB\-fsanitize=float\-divide\-by\-zero\fR 4
.IX Item "-fsanitize=float-divide-by-zero"
تشخیص تقسیم ممیز شناور بر صفر. برخلاف سایر گزینه‌های مشابه،
\&\fB\-fsanitize=float\-divide\-by\-zero\fR توسط
\&\fB\-fsanitize=undefined\fR فعال نمی‌شود، چرا که تقسیم ممیز شناور بر صفر می‌تواند
روشی معتبر برای دستیابی به بی‌نهایت‌ها و NaNها باشد.
.IP \fB\-fsanitize=float\-cast\-overflow\fR 4
.IX Item "-fsanitize=float-cast-overflow"
این گزینه بررسی تبدیل نوع ممیز شناور به عدد صحیح را فعال می‌کند.
بررسی می‌شود که نتیجه تبدیل سرریز نکند.
برخلاف سایر گزینه‌های مشابه، \fB\-fsanitize=float\-cast\-overflow\fR
توسط \fB\-fsanitize=undefined\fR فعال نمی‌شود.
این گزینه هنگام فعال بودن استثناهای \f(CW\*(C`FE_INVALID\*(C'\fR عملکرد مناسبی ندارد.
.IP \fB\-fsanitize=nonnull\-attribute\fR 4
.IX Item "-fsanitize=nonnull-attribute"
این گزینه ابزارگذاری فراخوانی‌ها را فعال کرده و بررسی می‌کند که مقادیر تهی (null)
به آرگومان‌هایی که با ویژگی تابعی \&\f(CW\*(C`nonnull\*(C'\fR به عنوان نیازمند مقدار غیرتهی
علامت‌گذاری شده‌اند، ارسال نشوند.
.IP \fB\-fsanitize=returns\-nonnull\-attribute\fR 4
.IX Item "-fsanitize=returns-nonnull-attribute"
این گزینه ابزارگذاری دستورهای بازگشت (return) را در توابعی که با ویژگی تابعی
\f(CW\*(C`returns_nonnull\*(C'\fR علامت‌گذاری شده‌اند فعال می‌کند، تا بازگرداندن
مقادیر تهی از چنین توابعی تشخیص داده شود.
.IP \fB\-fsanitize=bool\fR 4
.IX Item "-fsanitize=bool"
این گزینه ابزارگذاری بارگذاری‌ها از bool را فعال می‌کند. اگر مقداری غیر
از 0/1 بارگذاری شود، یک خطای زمان اجرا صادر می‌گردد..IP \fB\-fsanitize=enum\fR 4
.IX Item "-fsanitize=enum"
این گزینه ابزارگذاری بارگذاری‌ها از یک نوع enum را فعال می‌کند. اگر
مقداری خارج از محدودهٔ مقادیر مجاز برای آن نوع شمارشی بارگذاری شود،
یک خطای زمان اجرا صادر می‌گردد.
.IP \fB\-fsanitize=vptr\fR 4
.IX Item "-fsanitize=vptr"
این گزینه ابزارگذاری فراخوانی توابع عضو C++، دسترسی به اعضا و برخی تبدیل‌ها
میان اشاره‌گرهای کلاس پایه و مشتق‌شده را فعال می‌کند تا اطمینان حاصل شود
شیء ارجاع‌شده نوع پویای (dynamic type) صحیحی دارد.
.IP \fB\-fsanitize=pointer\-overflow\fR 4
.IX Item "-fsanitize=pointer-overflow"
این گزینه ابزارگذاری محاسبات اشاره‌گر را فعال می‌کند. اگر محاسبات
اشاره‌گر سرریز کند، یک خطای زمان اجرا صادر می‌شود.
.IP \fB\-fsanitize=builtin\fR 4
.IX Item "-fsanitize=builtin"
این گزینه ابزارگذاری آرگومان‌های توابع توکار (builtin) منتخب را فعال
می‌کند. اگر مقدار نامعتبری به چنین آرگومان‌هایی ارسال شود، یک خطای زمان اجرا
صادر می‌گردد. برای نمونه ارسال 0 به عنوان آرگومان به \f(CW\*(C`_\|_builtin_ctz\*(C'\fR
یا \f(CW\*(C`_\|_builtin_clz\*(C'\fR موجب رفتار تعریف‌نشده شده و توسط
این گزینه تشخیص داده می‌شود.
.RE
.RS 4
.Sp
توجه داشته باشید که ضدعفونی‌کننده‌ها (sanitizers) تمایل به افزایش نرخ
هشدارهای مثبت کاذب دارند، به ویژه مواردی پیرامون \fB\-Wmaybe\-uninitialized\fR.
توصیه می‌کنیم از ترکیب \fB\-Werror\fR با [استفاده از]
ضدعفونی‌کننده‌ها خودداری کنید.
.Sp
در حالی که \fB\-ftrapv\fR موجب صدور تله‌ها (traps) برای سرریزهای علامت‌دار می‌شود،
\&\fB\-fsanitize=undefined\fR یک پیام تشخیصی صادر می‌کند.
این قابلیت در حال حاضر تنها برای خانواده زبان‌های C کار می‌کند.
.RE
.IP \fB\-fno\-sanitize=all\fR 4
.IX Item "-fno-sanitize=all"
این گزینه تمام ضدعفونی‌کننده‌هایی را که پیش‌تر فعال شده‌اند غیرفعال می‌کند.
\&\fB\-fsanitize=all\fR مجاز نیست، زیرا برخی از ضدعفونی‌کننده‌ها را نمی‌توان
به همراه یکدیگر استفاده کرد.
.IP \fB\-fasan\-shadow\-offset=\fR\fInumber\fR 4
.IX Item "-fasan-shadow-offset=number"
این گزینه GCC را وادار می‌کند تا در بررسی‌های AddressSanitizer از یک آفست سایه سفارشی استفاده کند.
این قابلیت برای آزمایش ساختاربندی‌های مختلف حافظه سایه در
Kernel AddressSanitizer مفید است.
.IP \fB\-fsanitize\-sections=\fR\fIs1\fR\fB,\fR\fIs2\fR\fB,...\fR 4
.IX Item "-fsanitize-sections=s1,s2,..."
متغیرهای سراسری را در بخش‌های منتخبِ تعریف‌شده توسط کاربر ضدعفونی می‌کند. \fIsi\fR می‌تواند
شامل نویسه‌های عام (wildcards) باشد.
.IP \fB\-fsanitize\-recover\fR[\fB=\fR\fIopts\fR] 4
.IX Item "-fsanitize-recover[=opts]"
گزینهٔ \&\fB\-fsanitize\-recover=\fR حالت بازیابی خطا را برای ضدعفونی‌کننده‌های
ذکرشده در فهرست جداشده با کامای \fIopts\fR کنترل می‌کند. فعال کردن این گزینه
برای یک مؤلفهٔ ضدعفونی‌کننده باعث می‌شود برنامه تلاش کند به اجرای خود ادامه دهد
گویی هیچ خطایی رخ نداده است. این بدان معناست که در یک بار اجرای برنامه می‌توان
چندین خطای زمان اجرا را گزارش کرد، و وضعیت خروج برنامه ممکن است حتی هنگام
گزارش خطاها، موفقیت را نشان دهد. گزینهٔ \fB\-fno\-sanitize\-recover=\fR می‌تواند
برای تغییر این رفتار استفاده شود: فقط اولین خطای شناسایی‌شده گزارش
می‌شود و سپس برنامه با وضعیت خروج غیرصفر خارج می‌گردد.
.Sp
در حال حاضر این ویژگی تنها برای \fB\-fsanitize=undefined\fR (و زیرگزینه‌های آن
به جز \fB\-fsanitize=unreachable\fR و \fB\-fsanitize=return\fR)،
\&\fB\-fsanitize=float\-cast\-overflow\fR، \fB\-fsanitize=float\-divide\-by\-zero\fR،
\&\fB\-fsanitize=bounds\-strict\fR،
\&\fB\-fsanitize=kernel\-address\fR و \fB\-fsanitize=address\fR کار می‌کند.
برای این ضدعفونی‌کننده‌ها بازیابی خطا به طور پیش‌فرض فعال است،
به جز \fB\-fsanitize=address\fR که این ویژگی برای آن آزمایشی است.
\&\fB\-fsanitize\-recover=all\fR و \fB\-fno\-sanitize\-recover=all\fR نیز
پذیرفته می‌شوند؛ اولی بازیابی را برای تمام ضدعفونی‌کننده‌هایی که از آن پشتیبانی می‌کنند فعال،
و دومی بازیابی را برای تمام ضدعفونی‌کننده‌های پشتیبانی‌کننده غیرفعال می‌سازد.
.Sp
حتی اگر حالت بازیابی در سمت کامپایلر فعال شده باشد، باید در
سمت کتابخانه زمان اجرا نیز فعال شود، در غیر این صورت شکست‌ها همچنان مهلک خواهند بود.
پیش‌فرض کتابخانه زمان اجرا برای ThreadSanitizer و UndefinedBehaviorSanitizer مقدار
\f(CW\*(C`halt_on_error=0\*(C'\fR است، در حالی که مقدار پیش‌فرض برای
AddressSanitizer برابر \f(CW\*(C`halt_on_error=1\*(C'\fR می‌باشد. این مقدار را می‌توان با
تنظیم پرچم \f(CW\*(C`halt_on_error\*(C'\fR در متغیر محیطی مربوطه بازنویسی کرد.
.Sp
نحو بدون پارامتر صریح \fIopts\fR منسوخ شده است. این معادل
مشخص کردن فهرست \fIopts\fR زیر است:
.Sp
.Vb 1
\&        undefined,float\-cast\-overflow,float\-divide\-by\-zero,bounds\-strict
.Ve
.IP \fB\-fsanitize\-address\-use\-after\-scope\fR 4
.IX Item "-fsanitize-address-use-after-scope"
ضدعفونی متغیرهای محلی را برای شناسایی باگ‌های استفاده پس از پایان حوزه (use\-after\-scope) فعال می‌کند.
این گزینه مقدار \fB\-fstack\-reuse\fR را روی \fBnone\fR تنظیم می‌کند.
.IP \fB\-fsanitize\-trap\fR[\fB=\fR\fIopts\fR] 4
.IX Item "-fsanitize-trap[=opts]"
گزینهٔ \fB\-fsanitize\-trap=\fR به کامپایلر دستور می‌دهد برای ضدعفونی‌کننده‌های
ذکرشده در فهرست جداشده با کامای \fIopts\fR، رفتار تعریف‌نشده را به جای روال کتابخانه‌ای \f(CW\*(C`libubsan\*(C'\fR
با استفاده از \f(CW\*(C`_\|_builtin_trap\*(C'\fR گزارش کند. اگر این گزینه برای ضدعفونی‌کنندهٔ
خاصی فعال شود، نسبت به \fB\-fsanitizer\-recover=\fR برای آن ضدعفونی‌کننده
اولویت دارد؛ \f(CW\*(C`_\|_builtin_trap\*(C'\fR صادر خواهد شد و صرف‌نظر از این که
بازیابی با استفاده از \fB\-fsanitize\-recover=\fR فعال یا غیرفعال باشد، مهلک خواهد بود.
.Sp
مزیت این روش آن است که نیازی به کتابخانهٔ \f(CW\*(C`libubsan\*(C'\fR نیست
و پیوند داده نمی‌شود، بنابراین حتی در محیط‌های مستقل (freestanding) نیز قابل استفاده است.
.Sp
در حال حاضر این ویژگی با \fB\-fsanitize=undefined\fR (و زیرگزینه‌های آن
به جز \fB\-fsanitize=vptr\fR)، \fB\-fsanitize=float\-cast\-overflow\fR،
\&\fB\-fsanitize=float\-divide\-by\-zero\fR و
\&\fB\-fsanitize=bounds\-strict\fR کار می‌کند. همچنین می‌توان \f(CW\*(C`\-fsanitize\-trap=all\*(C'\fR را
مشخص کرد که آن را برای زیرگزینه‌های \f(CW\*(C`undefined\*(C'\fR،
\&\fB\-fsanitize=float\-cast\-overflow\fR،
\&\fB\-fsanitize=float\-divide\-by\-zero\fR و
\&\fB\-fsanitize=bounds\-strict\fR فعال می‌سازد.
اگر از \f(CW\*(C`\-fsanitize\-trap=undefined\*(C'\fR یا \f(CW\*(C`\-fsanitize\-trap=all\*(C'\fR استفاده شود
و \f(CW\*(C`\-fsanitize=vptr\*(C'\fR در خط فرمان فعال باشد، ابزارگذاری در سکوت نادیده گرفته می‌شود
زیرا این ابزارگذاری همواره نیازمند پشتیبانی \&\f(CW\*(C`libubsan\*(C'\fR است؛
\fB\-fsanitize\-trap=vptr\fR مجاز نیست.
.IP \fB\-fsanitize\-undefined\-trap\-on\-error\fR 4
.IX Item "-fsanitize-undefined-trap-on-error"
گزینهٔ \fB\-fsanitize\-undefined\-trap\-on\-error\fR معادل منسوخ‌شدهٔ
\fB\-fsanitize\-trap=all\fR است.
.IP \fB\-fsanitize\-coverage=trace\-pc\fR 4
.IX Item "-fsanitize-coverage=trace-pc"
ابزارگذاری کد برای آزمون فاز هدایت‌شده با پوشش را فعال می‌کند.
یک فراخوانی به \f(CW\*(C`_\|_sanitizer_cov_trace_pc\*(C'\fR را در هر بلوک پایه درج می‌نماید.
.IP \fB\-fsanitize\-coverage=trace\-cmp\fR 4
.IX Item "-fsanitize-coverage=trace-cmp"
ابزارگذاری کد برای آزمون فاز هدایت‌شده با جریان داده را فعال می‌کند.
یک فراخوانی به \f(CW\*(C`_\|_sanitizer_cov_trace_cmp1\*(C'\fR،
\&\f(CW\*(C`_\|_sanitizer_cov_trace_cmp2\*(C'\fR، \f(CW\*(C`_\|_sanitizer_cov_trace_cmp4\*(C'\fR یا
\&\f(CW\*(C`_\|_sanitizer_cov_trace_cmp8\*(C'\fR برای مقایسه‌های عدد صحیح با هر دو عملوند متغیر؛
یا \f(CW\*(C`_\|_sanitizer_cov_trace_const_cmp1\*(C'\fR،
\&\f(CW\*(C`_\|_sanitizer_cov_trace_const_cmp2\*(C'\fR،
\&\f(CW\*(C`_\|_sanitizer_cov_trace_const_cmp4\*(C'\fR یا
\&\f(CW\*(C`_\|_sanitizer_cov_trace_const_cmp8\*(C'\fR برای مقایسه‌های عدد صحیح با یک
عملوند ثابت؛ \f(CW\*(C`_\|_sanitizer_cov_trace_cmpf\*(C'\fR یا
\&\f(CW\*(C`_\|_sanitizer_cov_trace_cmpd\*(C'\fR برای مقایسه‌های float یا double؛ و
\&\f(CW\*(C`_\|_sanitizer_cov_trace_switch\*(C'\fR برای دستورات switch درج می‌کند.
.IP \fB\-fcf\-protection=\fR[\fBfull\fR|\fBbranch\fR|\fBreturn\fR|\fBnone\fR|\fBcheck\fR] 4
.IX Item "-fcf-protection=[full|branch|return|none|check]"
.PD 0
.IP \fB\-fcf\-protection\fR 4
.IX Item "-fcf-protection"
.PD
ابزارگذاری کد را برای افزایش امنیت برنامه با بررسی معتبر بودن
آدرس‌های مقصد دستورالعمل‌های انتقال جریان کنترل (مانند فراخوانی
غیرمستقیم تابع، بازگشت از تابع، پرش غیرمستقیم) فعال می‌کند. این کار از
منحرف شدن جریان کنترل به مقصدی غیرمنتظره جلوگیری می‌نماید. هدف از این قابلیت،
محافظت در برابر تهدیدهایی مانند برنامه‌نویسی مبتنی بر بازگشت (ROP) و به طور مشابه
برنامه‌نویسی مبتنی بر call/jmp (یا COP/JOP) است.
.Sp
کلمات کلیدی \fB\-fcf\-protection=\fR به صورت زیر تفسیر می‌شوند:
.Sp
مقدار \f(CW\*(C`branch\*(C'\fR به کامپایلر اعلام می‌کند که بررسی اعتبار
انتقال جریان کنترل را در نقطهٔ دستورالعمل‌های انشعاب غیرمستقیم، یعنی دستورالعمل‌های call/jmp پیاده‌سازی کند.
.Sp
مقدار \f(CW\*(C`return\*(C'\fR بررسی اعتبار را در نقطهٔ بازگشت از یک تابع
پیاده‌سازی می‌کند.
.Sp
مقدار \f(CW\*(C`full\*(C'\fR یک نام مستعار برای مشخص کردن هر دوی
\&\f(CW\*(C`branch\*(C'\fR و \f(CW\*(C`return\*(C'\fR است.
.Sp
مقدار \f(CW\*(C`check\*(C'\fR برای پیوند نهایی با بهینه‌سازی زمان پیوند (LTO)
استفاده می‌شود. اگر فایل‌های شیء LTO با مقادیر مختلف \fB\-fcf\-protection\fR
کامپایل شده باشند، یک خطا صادر می‌شود. مقدار \f(CW\*(C`check\*(C'\fR
در زمان کامپایل نادیده گرفته می‌شود.
.Sp
مقدار \f(CW\*(C`none\*(C'\fR ابزارگذاری را خاموش می‌کند.
.Sp
\&\fB\-fcf\-protection\fR یک نام مستعار برای \fB\-fcf\-protection=full\fR است.
برای بازنویسی گزینهٔ قبلی \fB\-fcf\-protection\fR در خط فرمان،
\fB\-fcf\-protection=none\fR و سپس
\&\fB\-fcf\-protection=\fR\fIkind\fR را اضافه کنید.
.Sp
ماکروی \f(CW\*(C`_\|_CET_\|_\*(C'\fR زمانی که \fB\-fcf\-protection\fR استفاده شود
تعریف می‌گردد. بیت اول \f(CW\*(C`_\|_CET_\|_\*(C'\fR برای مقدار
\&\f(CW\*(C`branch\*(C'\fR روی 1 تنظیم می‌شود و بیت دوم \f(CW\*(C`_\|_CET_\|_\*(C'\fR برای
مقدار \f(CW\*(C`return\*(C'\fR روی 1 قرار می‌گیرد.
.Sp
شما همچنین می‌توانید از مشخصهٔ \f(CW\*(C`nocf_check\*(C'\fR برای تعیین این که
کدام توابع و فراخوانی‌ها باید از ابزارگذاری مستثنی شوند، استفاده کنید.
.Sp
در حال حاضر مقصد x86 GNU/Linux پیاده‌سازی مبتنی بر Intel Control\-flow
Enforcement Technology (CET) را ارائه می‌دهد که برای پردازنده‌های
i686 یا جدیدتر کار می‌کند..IP \fB\-fharden\-compares\fR 4
.IX Item "-fharden-compares"
برای هر آزمون منطقی که از بهینه‌سازی‌های gimple باقی می‌ماند و شرطی در یک انشعاب شرطی \fIنیست\fR (برای نمونه، شرط‌هایی که برای جابه‌جایی‌های شرطی، یا برای ذخیره در متغیرهای بولی آزمایش می‌شوند)، کد اضافی برای محاسبه و اعتبارسنجی شرط معکوس، و فراخوانی \f(CW\*(C`_\|_builtin_trap\*(C'\fR در صورت عدم تطابق نتایج، ایجاد می‌کند. برای پوشش دادن همهٔ عبارات شرطی، همراه با \fB\-fharden\-conditional\-branches\fR استفاده شود.
.IP \fB\-fharden\-conditional\-branches\fR 4
.IX Item "-fharden-conditional-branches"
برای هر انشعاب شرطی غیربرداری که از بهینه‌سازی‌های gimple باقی می‌ماند، کد اضافی برای محاسبه و اعتبارسنجی شرط معکوس، و فراخوانی \f(CW\*(C`_\|_builtin_trap\*(C'\fR در صورت غیرمنتظره بودن نتیجه، تولید می‌کند. برای پوشش دادن همهٔ عبارات شرطی، همراه با \fB\-fharden\-compares\fR استفاده شود.
.IP \fB\-fharden\-control\-flow\-redundancy\fR 4
.IX Item "-fharden-control-flow-redundancy"
کد اضافی برای مقداردهی بولی‌ها هنگام ورود به بلوک‌های پایه‌ای (basic blocks)، و اعتبارسنجی و به دام انداختن (trap) در خروجی‌های تابع در هنگامی که مقادیر بولی مسیر اجرایی سازگاری با گراف جریان کنترل (CFG) تشکیل نمی‌دهند، تولید می‌کند.
.Sp
اعتبارسنجی پیش از بازگشت‌ها، پیش از فراخوانی‌های پایانی اجباری (زیر را ببینید) و به‌صورت اختیاری، پیش از استثناهای فرارکننده با \fB\-fhardcfr\-check\-exceptions\fR، پیش از فراخوانی‌های بازگرداننده با \fB\-fhardcfr\-check\-returning\-calls\fR، و پیش از فراخوانی‌های noreturn با \fB\-fhardcfr\-check\-noreturn\-calls\fR انجام می‌شود.
.Sp
بهینه‌سازی فراخوانی پایانی (Tail call optimization) بسیار دیر انجام می‌شود و نمی‌تواند بر افزونگی جریان کنترل تأثیر بگذارد، اما فراخوانی‌هایی که توسط فرانت‌اند زبان به‌عنوان فراخوانی‌های پایانی اجباری حاشیه‌نویسی شده‌اند، و هر فراخوانی که به اندازهٔ کافی زود به‌عنوان فراخوانی پایانی بالقوه علامت‌گذاری شده باشد نیز اعتبارسنجی پیش از فراخوانی خواهند داشت؛ هرچند این احتمالات صرفاً نظری هستند، چرا که این شرایط تنها هنگام استفاده از پلاگین‌های سفارشی کامپایلر می‌توانند محقق شوند.
.IP \fB\-fhardcfr\-skip\-leaf\fR 4
.IX Item "-fhardcfr-skip-leaf"
غیرفعال کردن \fB\-fharden\-control\-flow\-redundancy\fR در توابع برگ (leaf functions).
.IP \fB\-fhardcfr\-check\-exceptions\fR 4
.IX Item "-fhardcfr-check-exceptions"
هنگامی که \fB\-fharden\-control\-flow\-redundancy\fR فعال است، مسیر اجرایی ثبت‌شده را در نقاط فرار استثنا با گراف جریان کنترل بررسی می‌کند، به‌گونه‌ای که گویی بدنهٔ تابع با یک گردانندهٔ پاک‌سازی (cleanup handler) پوشانده شده است که بررسی را انجام داده و استثنا را دوباره پرتاب می‌کند. این گزینه به‌طور پیش‌فرض فعال است؛ از \fB\-fno\-hardcfr\-check\-exceptions\fR برای غیرفعال کردن آن استفاده کنید.
.IP \fB\-fhardcfr\-check\-returning\-calls\fR 4
.IX Item "-fhardcfr-check-returning-calls"
هنگامی که \fB\-fharden\-control\-flow\-redundancy\fR فعال است، مسیر اجرایی ثبت‌شده را پیش از هر فراخوانی تابعی که بلافاصله با بازگرداندن نتیجهٔ آن (در صورت وجود) دنبال می‌شود، در برابر گراف جریان کنترل بررسی می‌کند تا مانع از بهینه‌سازی فراخوانی پایانی نشود، چه در نهایت به یک فراخوانی پایانی بهینه‌سازی بشود یا نشود.
.Sp
این گزینه هر زمان که بهینه‌سازی‌های فراخوانی هم‌سطح فعال باشند (به \fB\-foptimize\-sibling\-calls\fR مراجعه کنید) به‌طور پیش‌فرض فعال است، اما می‌تواند به‌طور صریح و مستقل از بهینه‌سازی‌ها فعال (یا با استفاده از شکل نفی آن غیرفعال) شود.
.IP \fB\-fhardcfr\-check\-noreturn\-calls=\fR[\fBalways\fR|\fBno\-xthrow\fR|\fBnothrow\fR|\fBnever\fR] 4
.IX Item "-fhardcfr-check-noreturn-calls=[always|no-xthrow|nothrow|never]"
هنگامی که \fB\-fharden\-control\-flow\-redundancy\fR فعال است، مسیر اجرایی ثبت‌شده را در برابر گراف جریان کنترل پیش از فراخوانی‌های \f(CW\*(C`noreturn\*(C'\fR بررسی می‌کند؛ یا برای همهٔ آن‌ها (\fBalways\fR)، یا آن‌هایی که انتظار نمی‌رود کنترل را از طریق یک استثنا به فراخواننده بازگردانند (\fBno\-xthrow\fR، پیش‌فرض)، یا آن‌هایی که همچنین ممکن نیست کنترل را از طریق یک استثنا به فراخواننده بازگردانند (\fBnothrow\fR)، یا هیچ‌یک از آن‌ها (\fBnever\fR).
.Sp
بررسی پیش از یک تابع \f(CW\*(C`noreturn\*(C'\fR که ممکن است کنترل را از طریق یک استثنا به فراخواننده بازگرداند، در صورتی که استثنا در فراخواننده گرفته شود (چه توسط یک گرداننده و چه یک پاک‌سازی)، ممکن است باعث شود بررسی بیش از یک بار انجام شود. هنگامی که \fB\-fhardcfr\-check\-exceptions\fR نیز فعال است، کامپایلر از مرتبط کردن یک فراخوانی \f(CW\*(C`noreturn\*(C'\fR با گردانندهٔ پاک‌سازی به‌طور ضمنی اضافه‌شده خودداری می‌کند، زیرا با بررسی انجام‌شده پیش از فراخوانی تکراری خواهد بود؛ اما سایر گرداننده‌ها یا پاک‌سازی‌ها در تابع، در صورت فعال شدن، مسیر اجرایی ثبت‌شده را تغییر داده و هنگام رسیدن به یک نقطهٔ بازرسی (checkpoint) دیگر، آن را دوباره بررسی می‌کنند. این نقطهٔ بازرسی حتی ممکن است یک فراخوانی \f(CW\*(C`noreturn\*(C'\fR دیگر باشد، بنابراین بررسی ممکن است در نهایت چندین بار انجام شود.
.Sp
بهینه‌سازهای گوناگون ممکن است حتی در صورت نبود ویژگی‌های متناظر، باعث شوند فراخوانی‌ها به‌عنوان \f(CW\*(C`noreturn\*(C'\fR و/یا \f(CW\*(C`nothrow\*(C'\fR علامت‌گذاری شوند، که این امر می‌تواند بر قرارگیری بررسی‌ها پیش از فراخوانی‌ها، و همچنین افزودن گرداننده‌های پاک‌سازی ضمنی برای آن‌ها اثر بگذارد. این غیرقابل‌پیش‌بینی بودن، و این واقعیت که پرتاب کردن و پرتاب مجدد استثناها غالباً معادل فراخوانی ضمنی توابع \f(CW\*(C`noreturn\*(C'\fR است، \fBno\-xthrow\fR را به تنظیم پیش‌فرض برای این گزینه تبدیل کرده است: این گزینه از رفتار مربوط به \f(CW\*(C`noreturn\*(C'\fR تنها توابع داخلی را که برای پرتاب (مجدد) استثناها استفاده می‌شوند و تحت تأثیر این بهینه‌سازی‌ها قرار نمی‌گیرند، مستثنی می‌کند.
.IP \fB\-fhardened\fR 4
.IX Item "-fhardened"
مجموعه‌ای از پرچم‌ها را برای C و ++C فعال می‌کند که امنیت کد تولیدشده را بدون تأثیر بر ABI آن بهبود می‌بخشند. پرچم‌های مشخصِ فعال‌شده ممکن است بین نسخه‌های اصلی GCC تغییر کنند، اما در حال حاضر عبارتند از:
.Sp
\&\fB\-D_FORTIFY_SOURCE=3
\&\-D_GLIBCXX_ASSERTIONS
\&\-ftrivial\-auto\-var\-init=zero
\&\-fPIE  \-pie  \-Wl,\-z,relro,\-z,now
\&\-fstack\-protector\-strong
\&\-fstack\-clash\-protection
\&\-fcf\-protection=full\fR (تنها در x86 GNU/Linux)\fB \fR
.Sp
فهرست گزینه‌های فعال‌شده توسط \fB\-fhardened\fR می‌تواند با استفاده از گزینهٔ \fB\-\-help=hardened\fR تولید شود.
.Sp
هنگامی که glibc سیستم قدیمی‌تر از نسخهٔ 2.35 باشد، به‌جای آن \fB\-D_FORTIFY_SOURCE=2\fR استفاده می‌شود.
.Sp
این گزینه برای استفاده در ساخت‌های محیط عملیاتی (production) در نظر گرفته شده است، نه صرفاً در ساخت‌های اشکال‌زدایی.
.Sp
در حال حاضر، \fB\-fhardened\fR فقط روی اهداف GNU/Linux پشتیبانی می‌شود.
.Sp
گزینهٔ \fB\-fhardened\fR تنها در صورتی یک گزینهٔ مشخص را فعال می‌کند که از قبل در جایی از خط فرمان مشخص نشده باشد. برای نمونه، \fB\-fhardened\fR \fB\-fstack\-protector\fR فقط \fB\-fstack\-protector\fR را فعال خواهد کرد، نه \fB\-fstack\-protector\-strong\fR را.
.IP \fB\-fstack\-protector\fR 4
.IX Item "-fstack-protector"
کد اضافی برای بررسی سرریز بافر (buffer overflow)، مانند حملات تخریب پشته (stack smashing)، تولید می‌کند. این کار با افزودن یک متغیر نگهبان به توابع دارای اشیاء آسیب‌پذیر انجام می‌شود. این شامل توابعی است که \f(CW\*(C`alloca\*(C'\fR را فراخوانی می‌کنند، و توابعی با بافرهای بزرگ‌تر یا مساوی ۸ بایت. نگهبان‌ها هنگام ورود به تابع مقداردهی اولیه می‌شوند و سپس هنگام خروج تابع بررسی می‌گردند. اگر بررسی نگهبان شکست بخورد، یک پیام خطا چاپ شده و برنامه خارج می‌شود. فقط متغیرهایی در نظر گرفته می‌شوند که در عمل روی پشته تخصیص یافته باشند؛ متغیرهایی که با بهینه‌سازی حذف شده‌اند یا متغیرهای تخصیص‌یافته در ثبات‌ها به حساب نمی‌آیند.
.IP \fB\-fstack\-protector\-all\fR 4
.IX Item "-fstack-protector-all"
مانند \fB\-fstack\-protector\fR است با این تفاوت که همهٔ توابع محافظت می‌شوند.
.IP \fB\-fstack\-protector\-strong\fR 4
.IX Item "-fstack-protector-strong"
مانند \fB\-fstack\-protector\fR است اما توابع بیشتری را برای محافظت در بر می‌گیرد \-\-\- آن‌هایی که تعاریف آرایهٔ محلی دارند، یا ارجاعاتی به آدرس‌های فریم محلی دارند. فقط متغیرهایی که واقعاً روی پشته تخصیص داده شده‌اند در نظر گرفته می‌شوند؛ متغیرهای حذف‌شده با بهینه‌سازی یا متغیرهای تخصیص‌یافته در ثبات‌ها به حساب نمی‌آیند.
.IP \fB\-fstack\-protector\-explicit\fR 4
.IX Item "-fstack-protector-explicit"
مانند \fB\-fstack\-protector\fR است اما تنها از توابعی محافظت می‌کند که ویژگی \f(CW\*(C`stack_protect\*(C'\fR را داشته باشند.
.IP \fB\-fstack\-check\fR 4
.IX Item "-fstack-check"
تولید کدی برای اعتبارسنجی اینکه از محدودهٔ پشته فراتر نروید. اگر در محیطی با چندین رشته (threads) در حال اجرا هستید، باید این پرچم را مشخص کنید، اما در یک محیط تک‌رشته‌ای به‌ندرت نیاز به تعیین آن دارید، زیرا اگر تنها یک پشته وجود داشته باشد، سرریز پشته تقریباً روی همهٔ سیستم‌ها به‌طور خودکار تشخیص داده می‌شود.
.Sp
توجه داشته باشید که این سوییچ در عمل باعث انجام بررسی نمی‌شود؛ سیستم‌عامل یا محیط زمان اجرای زبان باید این کار را انجام دهند. این سوییچ باعث تولید کدی می‌شود تا تضمین کند آن‌ها متوجه گسترش یافتن پشته می‌شوند.
.Sp
همچنین می‌توانید یک پارامتر رشته‌ای تعیین کنید: \fBno\fR به معنای عدم بررسی است، \fBgeneric\fR به معنای اجبار به استفاده از بررسی سبک قدیمی است، و \fBspecific\fR به معنای استفاده از بهترین روش بررسی است و معادل استفاده از \fB\-fstack\-check\fR به‌تنهایی است.
.Sp
بررسی سبک قدیمی سازوکاری عمومی است که نیازی به پشتیبانی خاصی از هدف در کامپایلر ندارد اما معایب زیر را به همراه دارد:
.RS 4
.IP 1. 4
.IX Item "1."
راهبرد تخصیص تغییریافته برای اشیاء بزرگ: اگر اندازهٔ آن‌ها از یک آستانهٔ ثابت فراتر رود، همواره به‌صورت پویا تخصیص می‌یابند. توجه داشته باشید این ممکن است معناشناسی برخی از کدها را تغییر دهد.
.IP 2. 4
.IX Item "2."
محدودیت ثابت در اندازهٔ فریم ایستای توابع: هنگامی که یک تابع خاص از این مقدار فراتر رود، بررسی پشته قابل اعتماد نخواهد بود و هشداری توسط کامپایلر صادر می‌شود.
.IP 3. 4
.IX Item "3."
ناکارآمدی: به دلیل هر دو موردِ راهبرد تخصیص تغییریافته و پیاده‌سازی عمومی، کارایی کد دچار افت می‌شود.
.RE
.RS 4
.Sp
توجه داشته باشید که اگر پشتیبانی از هدف در کامپایلر افزوده نشده باشد، بررسی سبک قدیمی پشته روش پشتیبان (fallback) برای \fBspecific\fR نیز هست.
.Sp
گزینهٔ \fB\-fstack\-check=\fR برای نیازهای زبان Ada به‌منظور تشخیص بازگشت بی‌نهایت و سرریزهای پشته طراحی شده است. \fBspecific\fR هنگام کامپایل کد Ada یک انتخاب عالی است. این گزینه به‌طور کلی برای محافظت در برابر حملات stack\-clash کافی نیست. برای محافظت در برابر آن‌ها به \fB\-fstack\-clash\-protection\fR نیاز دارید.
.RE.IP \fB\-fstack\-clash\-protection\fR 4
.IX Item "-fstack-clash-protection"
تولید کد برای جلوگیری از حملات به سبک تداخل پشته (stack clash). هنگامی که این گزینه
فعال باشد، کامپایلر در هر زمان تنها یک صفحه از فضای پشته را تخصیص می‌دهد
و بلافاصله پس از تخصیص به هر صفحه دسترسی پیدا می‌کند. بدین‌ترتیب، از پریدن
تخصیص‌ها از روی هرگونه صفحهٔ محافظ پشته (stack guard page) ارائه‌شده توسط
سیستم‌عامل جلوگیری می‌کند.
.Sp
بیشتر معماری‌های مقصد به‌طور کامل از محافظت در برابر تداخل پشته پشتیبانی نمی‌کنند. با این حال، در
آن مقصدها \fB\-fstack\-clash\-protection\fR از تخصیص‌های پویای پشته
محافظت خواهد کرد. همچنین اگر معماری مقصد از
\&\fB\-fstack\-check=specific\fR پشتیبانی کند، \fB\-fstack\-clash\-protection\fR
ممکن است محافظت محدودی برای تخصیص‌های ایستای پشته نیز فراهم آورد.
.IP \fB\-fstack\-limit\-register=\fR\fIreg\fR 4
.IX Item "-fstack-limit-register=reg"
.PD 0
.IP \fB\-fstack\-limit\-symbol=\fR\fIsym\fR 4
.IX Item "-fstack-limit-symbol=sym"
.IP \fB\-fno\-stack\-limit\fR 4
.IX Item "-fno-stack-limit"
.PD
تولید کد برای اطمینان از این‌که پشته از یک مقدار مشخص فراتر نرود؛ این مقدار
می‌تواند مقدار یک ثبات (register) یا نشانی یک نماد (symbol) باشد. اگر پشتهٔ
بزرگ‌تری مورد نیاز باشد، در زمان اجرا یک سیگنال صادر می‌شود. برای بیشتر معماری‌های مقصد،
این سیگنال قبل از این‌که پشته از مرز تجاوز کند صادر می‌شود، بنابراین
گرفتن سیگنال بدون نیاز به تمهیدات ویژه امکان‌پذیر است.
.Sp
برای نمونه، اگر پشته از نشانی مطلق \fB0x80000000\fR آغاز شده
و رو به پایین رشد کند، می‌توانید از پرچم‌های
\&\fB\-fstack\-limit\-symbol=_\|_stack_limit\fR و
\&\fB\-Wl,\-\-defsym,_\|_stack_limit=0x7ffe0000\fR برای اعمال یک محدودیت پشتهٔ
128KB استفاده کنید. توجه داشته باشید که این ممکن است تنها با پیونددهندهٔ GNU کار کند.
.Sp
می‌توانید با استفاده از صفت تابع
\&\f(CW\*(C`no_stack_limit\*(C'\fR، بررسی حد پشته را به‌طور محلی لغو کنید.
.IP \fB\-fsplit\-stack\fR 4
.IX Item "-fsplit-stack"
تولید کد برای تقسیم خودکار پشته پیش از سرریز شدن آن.
برنامه حاصل دارای یک پشتهٔ ناپیوسته خواهد بود که تنها در صورتی
می‌تواند سرریز شود که برنامه قادر به تخصیص حافظهٔ بیشتری نباشد. این
گزینه به‌ویژه هنگام اجرای برنامه‌های چندنخی (threaded) بسیار مفید است، چرا که دیگر
نیازی به محاسبهٔ اندازهٔ مناسب پشته برای هر نخ نخواهد بود. این قابلیت
در حال حاضر تنها برای مقصدهای x86 در حال اجرا روی
GNU/Linux پیاده‌سازی شده است.
.Sp
هنگامی که کد کامپایل‌شده با \fB\-fsplit\-stack\fR کدی را فراخوانی می‌کند که بدون
\fB\-fsplit\-stack\fR کامپایل شده است، ممکن است فضای پشتهٔ چندانی
برای اجرای کد دوم در دسترس نباشد. اگر کامپایل کردن تمام کدها،
از جمله کدهای کتابخانه‌ای با \fB\-fsplit\-stack\fR مقدور نباشد،
پیونددهنده می‌تواند این فراخوانی‌ها را اصلاح کند تا کدی که بدون
\fB\-fsplit\-stack\fR کامپایل شده است، همواره یک پشتهٔ بزرگ داشته باشد. پشتیبانی از
این قابلیت در پیونددهندهٔ gold در نگارش 2.21 از GNU Binutils
و نسخه‌های بعدی پیاده‌سازی شده است.
.IP \fB\-fstrub=disable\fR 4
.IX Item "-fstrub=disable"
پاک‌سازی پشته (stack scrubbing) را به‌طور کامل غیرفعال می‌کند و هرگونه صفت \f(CW\*(C`strub\*(C'\fR را نادیده می‌گیرد.
.IP \fB\-fstrub=strict\fR 4
.IX Item "-fstrub=strict"
حالت پیش‌فرض توابع را در حالت \f(CW\*(C`disabled\*(C'\fR برای \f(CW\*(C`strub\*(C'\fR قرار می‌دهد و این محدودیت را به‌طور \fBسخت‌گیرانه\fR
اعمال می‌کند که تنها توابع مرتبط با حالت‌های قابل فراخوانیِ \f(CW\*(C`strub\*(C'\fR (شامل \f(CW\*(C`at\-calls\*(C'\fR، \f(CW\*(C`callable\*(C'\fR و
\&\f(CW\*(C`always_inline\*(C'\fR \f(CW\*(C`internal\*(C'\fR) توسط توابعی که حالت‌های فعال‌شدهٔ \f(CW\*(C`strub\*(C'\fR (\f(CW\*(C`at\-calls\*(C'\fR و \f(CW\*(C`internal\*(C'\fR)
دارند، قابل فراخوانی (\f(CW\*(C`callable\*(C'\fR) باشند.
.IP \fB\-fstrub=relaxed\fR 4
.IX Item "-fstrub=relaxed"
تنظیمات پیش‌فرض پاک‌سازی پشته (\f(CW\*(C`strub\*(C'\fR) را بازمی‌گرداند؛ بدین معنا که
\&\f(CW\*(C`strub\*(C'\fR تنها بنا بر صفت‌های \f(CW\*(C`strub\*(C'\fR مرتبط با توابع و انواع داده فعال می‌شود.
حالت \f(CW\*(C`Relaxed\*(C'\fR به این معنی است که بافت‌های strub تنها از فراخوانی توابعی که صراحتاً
با حالت \f(CW\*(C`disabled\*(C'\fR برای \f(CW\*(C`strub\*(C'\fR مرتبط هستند منع می‌شوند. این گزینه تنها
برای لغو سایر گزینه‌های \fB\-fstrub=*\fR که پیش از آن در خط فرمان آمده‌اند مفید است.
.IP \fB\-fstrub=at\-calls\fR 4
.IX Item "-fstrub=at-calls"
حالت \f(CW\*(C`at\-calls\*(C'\fR را برای \f(CW\*(C`strub\*(C'\fR در مواردی که امکان‌پذیر باشد فعال می‌کند. کاربرد اصلی
این گزینه برای آزمودن است. این گزینه سازوکار \f(CW\*(C`strub\*(C'\fR را در سناریوهایی
که کاملاً محلی در یک واحد ترجمه (translation unit) هستند به کار می‌گیرد. این حالت
\&\f(CW\*(C`strub\*(C'\fR رابط‌های توابع را تغییر می‌دهد، بنابراین هر تابعی که برای سایر واحدهای ترجمه
قابل مشاهده باشد، یا نشانی آن گرفته شده باشد، تحت تأثیر این گزینه قرار \fIنخواهد\fR گرفت.
گزینه‌های بهینه‌سازی نیز ممکن است بر امکان‌پذیر بودن تأثیر بگذارند. برای جزئیات مربوط به
شرایط امکان‌پذیری و واجد شرایط بودن، مستندات صفت \f(CW\*(C`strub\*(C'\fR را ببینید.
.IP \fB\-fstrub=internal\fR 4
.IX Item "-fstrub=internal"
حالت \f(CW\*(C`internal\*(C'\fR را برای \f(CW\*(C`strub\*(C'\fR در مواردی که امکان‌پذیر باشد فعال می‌کند. کاربرد اصلی
این گزینه برای آزمودن است. هدف این گزینه آزمودن و به‌کارگیری کامل بخش‌هایی
از سازوکار \f(CW\*(C`strub\*(C'\fR است که حالت کم‌بازده‌تر اما نگه‌دارندهٔ رابط (interface-preserving)
برای \f(CW\*(C`strub\*(C'\fR را پیاده‌سازی می‌کنند. توابعی که تحت تأثیر این گزینه قرار نگیرند،
بسیار نادر هستند.
.IP \fB\-fstrub=all\fR 4
.IX Item "-fstrub=all"
یک حالت \f(CW\*(C`strub\*(C'\fR را در مواردی که امکان‌پذیر باشد فعال می‌کند. هنگامی که هر دو حالت strub
امکان‌پذیر باشند، \f(CW\*(C`at\-calls\*(C'\fR ترجیح داده می‌شود. گزینهٔ \fB\-fdump\-ipa\-strubm\fR صفت‌های تابعی
اضافه می‌کند که مشخص می‌کنند چه حالتی برای هر تابع انتخاب شده است.
کاربرد اصلی این گزینه برای آزمودن است تا سازوکار \f(CW\*(C`strub\*(C'\fR را به‌طور کامل به کار بگیرد.
.IP \fB\-fvtable\-verify=\fR[\fBstd\fR|\fBpreinit\fR|\fBnone\fR] 4
.IX Item "-fvtable-verify=[std|preinit|none]"
این گزینه تنها هنگام کامپایل کردن کدهای ++C در دسترس است.
این گزینه قابلیت امنیتی‌ای را روشن (یا خاموش، در صورت استفاده از \fB\-fvtable\-verify=none\fR)
می‌کند که در زمان اجرا، برای هر فراخوانی مجازی، معتبر بودن اشاره‌گر vtable
که فراخوانی از طریق آن انجام می‌شود را با نوع شیء بررسی کرده و اطمینان حاصل می‌کند که
مخدوش یا رونویسی نشده باشد. اگر یک اشاره‌گر vtable نامعتبر در زمان اجرا تشخیص داده شود،
خطایی گزارش شده و اجرای برنامه بلافاصله متوقف می‌شود.
.Sp
این گزینه باعث می‌شود که ساختارهای دادهٔ زمان اجرا هنگام راه‌اندازی برنامه ساخته شوند،
که برای اعتبارسنجی اشاره‌گرهای vtable استفاده می‌شوند.
گزینه‌های \fBstd\fR و \fBpreinit\fR
زمان‌بندی ایجاد این ساختارهای داده را کنترل می‌کنند. در هر دو حالت، ساختارهای
داده پیش از رسیدن اجرا به \f(CW\*(C`main\*(C'\fR ساخته می‌شوند. استفاده از
\&\fB\-fvtable\-verify=std\fR باعث می‌شود ساختارهای داده پس از بارگذاری و مقداردهی
اولیهٔ کتابخانه‌های مشترک ساخته شوند.
\&\fB\-fvtable\-verify=preinit\fR باعث می‌شود آن‌ها پیش از بارگذاری و مقداردهی
اولیهٔ کتابخانه‌های مشترک ساخته شوند.
.Sp
اگر این گزینه چندین بار با مقادیر متفاوت در خط فرمان ظاهر شود، \fBnone\fR بالاترین
اولویت را نسبت به هر دوی \fBstd\fR و \&\fBpreinit\fR دارد؛ و \fBpreinit\fR نسبت به \fBstd\fR در اولویت است.
.IP \fB\-fvtv\-debug\fR 4
.IX Item "-fvtv-debug"
هنگامی که همراه با \fB\-fvtable\-verify=std\fR یا
\&\fB\-fvtable\-verify=preinit\fR استفاده شود، باعث فراخوانی نسخه‌های اشکال‌زدایی
توابع زمان اجرا برای ویژگی اعتبارسنجی vtable می‌شود.
این پرچم همچنین باعث می‌شود که کامپایلر اطلاعات مربوط به اشاره‌گرهای vtable
پیداشده برای هر کلاس را ثبت کند.
این اطلاعات در فایلی به نام \fIvtv_set_ptr_data.log\fR در دایرکتوری مشخص‌شده
توسط متغیر محیطی \fBVTV_LOGS_DIR\fR (در صورت تعریف شدن)، و در غیر این صورت
در دایرکتوری کاری فعلی نوشته می‌شود.
.Sp
نکته: این ویژگی داده‌ها را به فایل لاگ \fIالحاق می‌کند\fR. اگر یک فایل لاگ
تازه می‌خواهید، حتماً هر فایل موجود از قبل را حذف کنید.
.IP \fB\-fvtv\-counts\fR 4
.IX Item "-fvtv-counts"
این یک پرچم اشکال‌زدایی است. هنگامی که همراه با
\&\fB\-fvtable\-verify=std\fR یا \fB\-fvtable\-verify=preinit\fR استفاده شود،
باعث می‌شود که کامپایلر تعداد کل فراخوانی‌های مجازی که با آن‌ها مواجه می‌شود
و تعداد اعتبارسنجی‌های درج‌شده را رهگیری کند. همچنین تعداد فراخوانی‌های مربوط به
برخی توابع خاص کتابخانهٔ زمان اجرا را که درج می‌کند شمارش کرده و این اطلاعات را
برای هر واحد کامپایل ثبت می‌کند.
کامپایلر این اطلاعات را در فایلی به نام
\&\fIvtv_count_data.log\fR در دایرکتوری مشخص‌شده توسط متغیر
محیطی \fBVTV_LOGS_DIR\fR (در صورت تعریف شدن) و در غیر این صورت در دایرکتوری
کاری جاری می‌نویسد. این گزینه همچنین اندازهٔ مجموعه‌های اشاره‌گر vtable را برای
هر کلاس شمارش کرده و این اطلاعات را در \fIvtv_class_set_sizes.log\fR در
همان دایرکتوری می‌نویسد.
.Sp
نکته: این قابلیت داده‌ها را به فایل‌های لاگ \fIالحاق می‌کند\fR. برای دریافت فایل‌های لاگ
تازه، حتماً هر فایل موجود قبلی را حذف کنید.
.IP \fB\-finstrument\-functions\fR 4
.IX Item "-finstrument-functions"
تولید فراخوانی‌های سنجش کد (instrumentation) برای ورود و خروج به توابع. درست
پس از ورود به تابع و درست پیش از خروج از آن، توابع پروفایل‌سازی زیر
با نشانی تابع فعلی و محل فراخوانی آن فراخوانی می‌شوند. (در برخی پلتفرم‌ها،
\&\f(CW\*(C`_\|_builtin_return_address\*(C'\fR فراتر از تابع فعلی کار نمی‌کند،
بنابراین ممکن است در غیر این صورت اطلاعات محل فراخوانی در دسترس توابع پروفایل‌سازی نباشد.)
.Sp
.Vb 4
\&        void _\|_cyg_profile_func_enter (void *this_fn,
\&                                       void *call_site);
\&        void _\|_cyg_profile_func_exit  (void *this_fn,
\&                                       void *call_site);
.Ve
.Sp
آرگومان نخست، نشانی شروع تابع فعلی است،
که می‌توان آن را دقیقاً در جدول نمادها جستجو کرد.
.Sp
این ابزارسازی همچنین برای توابعی که به‌صورت برخط (inline) در سایر توابع
بسط می‌یابند انجام می‌شود. فراخوانی‌های پروفایل‌سازی نشان می‌دهند که از نظر
مفهومی در چه نقطه‌ای به تابع برخط وارد شده و از آن خارج می‌شویم. این بدین معنی است که
نسخه‌های دارای نشانی از این توابع باید در دسترس باشند. اگر تمام استفاده‌های شما از یک
تابع به‌صورت برخط بسط داده شوند، این ممکن است به معنای افزایش بیشتر در
حجم کد باشد. اگر در کد C خود از \f(CW\*(C`extern inline\*(C'\fR استفاده کنید، یک
نسخهٔ دارای نشانی از چنین توابعی باید ارائه شود. (در هر صورت این به‌طور معمول
همین‌گونه است، اما اگر خوش‌شانس باشید و بهینه‌ساز همیشه توابع را به‌صورت برخط بسط
دهد، شاید توانسته باشید بدون ارائهٔ رونوشت‌های ایستا از آن عبور کنید.)
.Sp
می‌توان به یک تابع صفت \f(CW\*(C`no_instrument_function\*(C'\fR را اختصاص داد، که در
این صورت این سنجش کد انجام نمی‌شود. این صفت می‌تواند برای مثال
برای توابع پروفایل‌سازی فهرست‌شده در بالا، روال‌های وقفه با اولویت بالا،
و هر تابعی که توابع پروفایل‌سازی را نتوان با اطمینان از درون آن فراخوانی کرد
(احتمالاً گرداننده‌های سیگنال، در صورتی که روال‌های پروفایل‌سازی خروجی تولید کنند یا حافظه تخصیص دهند) استفاده شود..IP \fB\-finstrument\-functions\-once\fR 4
.IX Item "-finstrument-functions-once"
این گزینه مشابه \fB\-finstrument\-functions\fR است، اما توابع تحلیل کارایی (profiling) تنها یک‌بار به‌ازای هر تابع ابزارگذاری‌شده فراخوانی می‌شوند؛ یعنی اولین تابع تحلیل کارایی پس از اولین ورود به تابع ابزارگذاری‌شده و دومین تابع تحلیل کارایی پیش از خروج متناظر با این ورودِ اول فراخوانی می‌شود.
.Sp
تعریف \f(CW\*(C`once\*(C'\fR (یک‌بار) برای هدف این گزینه کمی مبهم است زیرا پیاده‌سازی در برابر رقابت داده‌ای (data race) محافظت نشده است. در نتیجه، این پیاده‌سازی فقط تضمین می‌کند که توابع تحلیل کارایی \fIحداقل\fR یک‌بار به‌ازای هر فرآیند و \fIحداکثر\fR یک‌بار به‌ازای هر ریسه (thread) فراخوانی شوند، اما فراخوانی‌ها همواره جفت هستند؛ یعنی اگر یک ریسه تابع اول را فراخوانی کند، تابع دوم را نیز فراخوانی خواهد کرد، مگر آنکه هرگز به نقطهٔ خروج تابع ابزارگذاری‌شده نرسد.
.IP \fB\-finstrument\-functions\-exclude\-file\-list=\fR\fIfile\fR\fB,\fR\fIfile\fR\fB,...\fR 4
.IX Item "-finstrument-functions-exclude-file-list=file,file,..."
فهرست فایل‌هایی را تعیین می‌کند که توابع موجود در آن‌ها از ابزارگذاری مستثنی می‌شوند (توضیحات \fB\-finstrument\-functions\fR را ببینید). اگر فایلی که حاوی تعریف یک تابع است با یکی از \fIfile\fRها مطابقت داشته باشد، آن تابع ابزارگذاری نمی‌شود. این مطابقت بر اساس زیررشته انجام می‌شود: اگر پارامتر \fIfile\fR زیررشته‌ای از نام فایل باشد، یک تطابق در نظر گرفته می‌شود.
.Sp
برای مثال:
.Sp
.Vb 1
\&        \-finstrument\-functions\-exclude\-file\-list=/bits/stl,include/sys
.Ve
.Sp
هر تابع درون‌خطی (inline) تعریف‌شده در فایل‌هایی را که مسیر آن‌ها شامل \fI/bits/stl\fR یا \fIinclude/sys\fR باشد، مستثنی می‌کند.
.Sp
اگر به هر دلیلی می‌خواهید نویسهٔ \fB,\fR را در یکی از \&\fIsym\fRها قرار دهید، \fB,\fR را بنویسید. برای مثال،
\&\fB\-finstrument\-functions\-exclude\-file\-list=\*(Aq,,tmp\*(Aq\fR
(به کوتیشن تکی احاطه‌کنندهٔ گزینه توجه کنید).
.IP \fB\-finstrument\-functions\-exclude\-function\-list=\fR\fIsym\fR\fB,\fR\fIsym\fR\fB,...\fR 4
.IX Item "-finstrument-functions-exclude-function-list=sym,sym,..."
این گزینه مشابه \fB\-finstrument\-functions\-exclude\-file\-list\fR است، اما این گزینه فهرستی از نام‌های توابع را برای مستثنی شدن از ابزارگذاری تنظیم می‌کند. نام تابعی که باید مطابقت داده شود، نام قابل‌مشاهده برای کاربرِ آن است، مانند \f(CW\*(C`vector<int> blah(const vector<int> &)\*(C'\fR، نه نام درهم‌ریختهٔ داخلی (مانند \f(CW\*(C`_Z4blahRSt6vectorIiSaIiEE\*(C'\fR). این مطابقت بر روی زیررشته‌ها انجام می‌شود: اگر پارامتر \fIsym\fR زیررشته‌ای از نام تابع باشد، یک تطابق در نظر گرفته می‌شود. برای شناسه‌های گسترش‌یافتهٔ C99 و C++، نام تابع باید در قالب UTF\-8 مشخص شود، نه با استفاده از نام‌های نویسهٔ عمومی (universal character names).
.IP \fB\-fpatchable\-function\-entry=\fR\fIN\fR\fB[,\fR\fIM\fR\fB]\fR 4
.IX Item "-fpatchable-function-entry=N[,M]"
تعداد \fIN\fR دستور NOP را درست در آغاز هر تابع تولید می‌کند، به‌طوری که نقطهٔ ورود تابع پیش از \fIM\fRامین NOP قرار می‌گیرد. اگر \fIM\fR حذف شود، مقدار پیش‌فرض آن \f(CW0\fR است، بنابراین نقطهٔ ورود تابع دقیقاً به آدرسِ نخستین NOP اشاره می‌کند. دستورهای NOP فضای اضافه‌ای را رزرو می‌کنند که در صورت قابل‌نوشتن بودن سگمنت کد، می‌توان از آن برای وصله‌کردن هر ابزارگذاری دلخواهی در زمان اجرا استفاده کرد. میزان فضا به‌طور غیرمستقیم از طریق تعداد NOPها قابل کنترل است؛ دستور NOP استفاده‌شده متناظر با دستوری است که توسط رابط داخلی بک‌اند GCC موسوم به \f(CW\*(C`gen_nop\*(C'\fR تولید می‌شود. این رفتار وابسته به مقصد (target\-specific) است و ممکن است به گونهٔ معماری و/یا سایر گزینه‌های کامپایل نیز وابسته باشد.
.Sp
برای شناسایی در زمان اجرا، آدرس‌های آغازین این نواحی، که متناظر با نقطهٔ ورود توابع مربوطه منهای \fIM\fR هستند، علاوه بر این در بخش \f(CW\*(C`_\|_patchable_function_entries\*(C'\fR از باینری حاصل گردآوری می‌شوند.
.Sp
توجه داشته باشید که مقدار \f(CW\*(C`_\|_attribute_\|_ ((patchable_function_entry
(N,M)))\*(C'\fR نسبت به گزینهٔ خط فرمان
\&\fB\-fpatchable\-function\-entry=N,M\fR اولویت دارد. از این ویژگی می‌توان برای افزایش اندازهٔ ناحیه یا حذف کامل آن در یک تابع منفرد استفاده کرد. اگر \f(CW\*(C`N=0\*(C'\fR باشد، هیچ مکان لایه‌گذاری ثبت نمی‌شود.
.Sp
دستورهای NOP در آدرس ورود تابع \-\-\- و شاید بسته به \&\fIM\fR، پیش از آن \-\-\- حتی قبل از پرولوگ (prologue) درج می‌شوند. در PowerPC با ELFv2 ABI، برای تابعی با دو نقطهٔ ورود، نقطهٔ ورود محلی به‌طور پیش‌فرض همان آدرس ورود تابع است. برای تغییر این رفتار، گزینهٔ \fB\-msplit\-patch\-nops\fR را ببینید.
.Sp
بیشترین مقدار \fIN\fR و \fIM\fR برابر 65535 است. در PowerPC با ELFv2 ABI، برای تابعی با دو نقطهٔ ورود، مقادیر پشتیبانی‌شده برای \fIM\fR در صورت عدم استفاده از \fB\-msplit\-patch\-nops\fR برابر با 0، 2، 6 و 14 هستند..SS "گزینه‌های کنترل پیش‌پردازنده (Options Controlling the Preprocessor)"
.IX Subsection "Options Controlling the Preprocessor"
این گزینه‌ها پیش‌پردازندهٔ C را کنترل می‌کنند، که پیش از کامپایل واقعی روی هر فایل منبع C اجرا می‌شود.
.PP
اگر از گزینهٔ \fB\-E\fR استفاده کنید، هیچ کاری به‌جز پیش‌پردازش انجام نمی‌شود. برخی از این گزینه‌ها تنها همراه با \fB\-E\fR معنا دارند، زیرا باعث می‌شوند خروجی پیش‌پردازنده برای کامپایل واقعی نامناسب باشد.
.PP
افزون بر گزینه‌های فهرست‌شده در اینجا، تعدادی گزینه برای مهار مسیرهای جستجوی فایل‌های include وجود دارد که در \&\fBDirectory Options\fR مستند شده‌اند. گزینه‌های مربوط به کنترل پیام‌های تشخیصی پیش‌پردازنده نیز در \&\fBWarning Options\fR فهرست شده‌اند.
.IP "\fB\-D\fR \fIname\fR" 4
.IX Item "-D name"
.PD 0
.IP \fB\-\-define\-macro=\fR\fIname\fR 4
.IX Item "--define-macro=name"
.IP "\fB\-\-define\-macro\fR \fIname\fR" 4
.IX Item "--define-macro name"
.PD
تعریف پیش‌فرض \fIname\fR به عنوان یک ماکرو، با مقدار \f(CW1\fR.
.IP "\fB\-D\fR \fIname\fR\fB=\fR\fIdefinition\fR" 4
.IX Item "-D name=definition"
.PD 0
.IP \fB\-\-define\-macro=\fR\fIname\fR\fB=\fR\fIdefinition\fR 4
.IX Item "--define-macro=name=definition"
.IP "\fB\-\-define\-macro\fR \fIname\fR\fB=\fR\fIdefinition\fR" 4
.IX Item "--define-macro name=definition"
.PD
محتوای \fIdefinition\fR نشانه‌گذاری (tokenize) شده و طوری پردازش می‌شود که گویی در فاز سوم ترجمه در یک دستورالعمل \fB#define\fR ظاهر شده است. به‌ویژه، این تعریف با نویسه‌های خط‌جدیدِ درون آن کوتاه‌سازی می‌شود.
.Sp
اگر پیش‌پردازنده را از یک شل یا برنامه‌ای شبیه به شل فراخوانی می‌کنید، ممکن است لازم باشد از نحو نقل‌قول (quoting) شل برای محافظت از نویسه‌هایی مانند فاصله‌ها که در نحو شل معنای خاصی دارند استفاده کنید.
.Sp
اگر می‌خواهید یک ماکروی شبیه به تابع (function\-like) را در خط فرمان تعریف کنید، فهرست آرگومان‌های آن را درون پرانتزها پیش از علامت مساوی (در صورت وجود) بنویسید. پرانتزها برای بیشتر شل‌ها معنادار هستند، بنابراین باید این گزینه را درون نقل‌قول قرار دهید. در \fBsh\fR و \fBcsh\fR، عبارت \&\fB\-D\*(Aq\fR\fIname\fR\fB(\fR\fIargs...\fR\fB)=\fR\fIdefinition\fR\fB\*(Aq\fR کار می‌کند.
.Sp
گزینه‌های \&\fB\-D\fR و \fB\-U\fR به همان ترتیبی که در خط فرمان داده شده‌اند پردازش می‌شوند. تمام گزینه‌های \fB\-imacros\fR \fIfile\fR و \&\fB\-include\fR \fIfile\fR پس از تمام گزینه‌های \&\fB\-D\fR و \fB\-U\fR پردازش می‌شوند.
.IP "\fB\-U\fR \fIname\fR" 4
.IX Item "-U name"
.PD 0
.IP \fB\-\-undefine\-macro=\fR\fIname\fR 4
.IX Item "--undefine-macro=name"
.IP "\fB\-\-undefine\-macro\fR \fIname\fR" 4
.IX Item "--undefine-macro name"
.PD
هر تعریف قبلی از \fIname\fR را، چه توکار باشد و چه با گزینهٔ \fB\-D\fR ارائه شده باشد، لغو می‌کند.
.IP "\fB\-include\fR \fIfile\fR" 4
.IX Item "-include file"
.PD 0
.IP \fB\-\-include=\fR\fIfile\fR 4
.IX Item "--include=file"
.IP "\fB\-\-include\fR \fIfile\fR" 4
.IX Item "--include file"
.PD
پردازش \fIfile\fR به‌گونه‌ای که گویی عبارت \f(CW\*(C`#include "file"\*(C'\fR به عنوان نخستین خط فایل منبع اصلی آمده است. با این حال، نخستین دایرکتوری جستجو شده برای \fIfile\fR، دایرکتوری کاری پیش‌پردازنده است \fIبه جای\fR دایرکتوری حاوی فایل منبع اصلی. اگر آنجا پیدا نشود، به صورت عادی در بقیهٔ زنجیرهٔ جستجوی \f(CW\*(C`#include "..."\*(C'\fR جستجو می‌شود.
.Sp
اگر چندین گزینهٔ \fB\-include\fR داده شود، فایل‌ها به همان ترتیبی که در خط فرمان آمده‌اند گنجانده می‌شوند.
.IP "\fB\-imacros\fR \fIfile\fR" 4
.IX Item "-imacros file"
.PD 0
.IP \fB\-\-imacros=\fR\fIfile\fR 4
.IX Item "--imacros=file"
.IP "\fB\-\-imacros\fR \fIfile\fR" 4
.IX Item "--imacros file"
.PD
دقیقاً مانند \fB\-include\fR عمل می‌کند، با این تفاوت که هرگونه خروجی تولید شده حاصل از بررسی و پیمایش \fIfile\fR دور ریخته می‌شود. ماکروهایی که در آن تعریف می‌شوند همچنان تعریف‌شده باقی می‌مانند. این قابلیت به شما امکان می‌دهد تا تمام ماکروها را از یک فایل سرایند (header) دریافت کنید بدون آنکه تعاریف (declarations) آن نیز پردازش شوند.
.Sp
تمام فایل‌های مشخص‌شده توسط \fB\-imacros\fR پیش از تمام فایل‌های مشخص‌شده توسط \fB\-include\fR پردازش می‌شوند.
.IP \fB\-undef\fR 4
.IX Item "-undef"
هیچ‌یک از ماکروهای مخصوص سیستم یا مختص GCC را از پیش تعریف نمی‌کند. ماکروهای استاندارد از پیش تعریف‌شده همچنان تعریف‌شده باقی می‌مانند.
.IP \fB\-pthread\fR 4
.IX Item "-pthread"
ماکروهای اضافی مورد نیاز برای استفاده از کتابخانهٔ ریسه‌های پازیکس (POSIX threads) را تعریف می‌کند. باید از این گزینه به‌طور پیوسته هم برای کامپایل و هم برای پیونددهی (linking) استفاده کنید. این گزینه روی اهداف GNU/Linux، بیشتر مشتقات دیگر یونیکس، و همچنین روی اهداف x86 Cygwin و MinGW پشتیبانی می‌شود.
.IP \fB\-M\fR 4
.IX Item "-M"
.PD 0
.IP \fB\-\-dependencies\fR 4
.IX Item "--dependencies"
.PD
به جای خروجی دادن نتیجهٔ پیش‌پردازش، یک قاعدهٔ مناسب برای \fBmake\fR خروجی می‌دهد که وابستگی‌های فایل منبع اصلی را توصیف می‌کند. پیش‌پردازنده یک قاعدهٔ \fBmake\fR شامل نام فایل شیء (object file) برای آن فایل منبع، یک دونقطه، و نام تمام فایل‌های گنجانده‌شده (از جمله مواردی که از گزینه‌های خط فرمان \fB\-include\fR یا \&\fB\-imacros\fR می‌آیند) تولید می‌کند.
.Sp
مگر آنکه به‌طور صریح (با \fB\-MT\fR یا \fB\-MQ\fR) مشخص شده باشد، نام فایل شیء متشکل از نام فایل منبع است که پسوند آن با پسوند فایل شیء جایگزین شده و تمام بخش‌های دایرکتوری ابتدای آن حذف شده‌اند. اگر فایل‌های گنجانده‌شده زیادی وجود داشته باشند، قاعده با استفاده از ترکیب \fB\e\fR\-خط‌جدید به چند خط شکسته می‌شود. این قاعده هیچ دستوری ندارد.
.Sp
این گزینه خروجی اشکال‌زدایی پیش‌پردازنده، مانند \&\fB\-dM\fR را متوقف نمی‌کند. برای جلوگیری از تداخل چنین خروجی‌های اشکال‌زدایی با قواعد وابستگی، باید صریحاً فایل خروجی وابستگی را با \&\fB\-MF\fR مشخص کنید، یا از یک متغیر محیطی مانند \&\fBDEPENDENCIES_OUTPUT\fR استفاده نمایید. خروجی اشکال‌زدایی همچنان طبق معمول به جریان خروجی عادی فرستاده می‌شود.
.Sp
ارسال \fB\-M\fR به راه‌انداز (driver) مستلزم اعمال \fB\-E\fR است، و هشدارها را با یک \fB\-w\fR ضمنی نادیده می‌گیرد.
.IP \fB\-MM\fR 4
.IX Item "-MM"
.PD 0
.IP \fB\-\-user\-dependencies\fR 4
.IX Item "--user-dependencies"
.PD
مانند \fB\-M\fR است اما فایل‌های سرایند موجود در دایرکتوری‌های سرایند سیستم، و نیز فایل‌های سرایندی را که به‌طور مستقیم یا غیرمستقیم از چنین سرایندی فراخوانی شده‌اند، ذکر نمی‌کند.
.Sp
این بدان معناست که انتخاب علامت‌های کوچکتر/بزرگتر یا گیومه در دستورالعمل \&\fB#include\fR به‌خودی‌خود تعیین‌کنندهٔ نمایش آن سرایند در خروجی وابستگی \fB\-MM\fR نیست.
.IP "\fB\-MF\fR \fIfile\fR" 4
.IX Item "-MF file"
هنگامی که همراه با \fB\-M\fR یا \fB\-MM\fR استفاده شود، فایلی را برای نوشتن وابستگی‌ها مشخص می‌کند. اگر هیچ گزینهٔ \fB\-MF\fR داده نشود، پیش‌پردازنده قواعد را به همان جایی ارسال می‌کند که خروجی پیش‌پردازش‌شده را ارسال می‌کرد.
.Sp
هنگامی که همراه با گزینه‌های راه‌انداز \fB\-MD\fR یا \fB\-MMD\fR استفاده شود، \&\fB\-MF\fR فایل خروجی پیش‌فرض وابستگی را بازنویسی می‌کند.
.Sp
اگر \fIfile\fR برابر با \fI\-\fR باشد، وابستگی‌ها در \fIstdout\fR نوشته می‌شوند.
.IP \fB\-MG\fR 4
.IX Item "-MG"
.PD 0
.IP \fB\-\-print\-missing\-file\-dependencies\fR 4
.IX Item "--print-missing-file-dependencies"
.PD
در همراهی با گزینه‌ای مانند \fB\-M\fR که درخواست تولید وابستگی دارد، \fB\-MG\fR فرض می‌کند که فایل‌های سرایند ناموجود فایل‌های تولیدشده (تولیدشونده) هستند و آن‌ها را بدون ایجاد خطا به فهرست وابستگی می‌افزاید. نام فایل وابستگی مستقیماً از دستورالعمل \&\f(CW\*(C`#include\*(C'\fR بدون افزودن هیچ مسیری استخراج می‌شود. همچنین \fB\-MG\fR خروجی پیش‌پردازش‌شده را متوقف می‌کند، زیرا ناموجود بودن یک فایل سرایند آن را بی‌فایده می‌سازد.
.Sp
این ویژگی در به‌روزرسانی خودکار makefileها به کار می‌رود.
.IP \fB\-Mno\-modules\fR 4
.IX Item "-Mno-modules"
غیرفعال کردن تولید وابستگی برای رابط‌های ماژول کامپایل‌شده (compiled module interfaces).
.IP \fB\-MP\fR 4
.IX Item "-MP"
این گزینه به CPP دستور می‌دهد تا یک هدف ساختگی (phony target) برای هر وابستگی غیر از فایل اصلی اضافه کند، به طوری که هر یک از آن‌ها به هیچ‌چیز وابسته نباشد. این قواعد صوری خطاهایی را که \fBmake\fR در صورت حذف فایل‌های سرایند بدون به‌روزرسانی متناظر \fIMakefile\fR صادر می‌کند، دور می‌زنند.
.Sp
این یک خروجی نمونه است:
.Sp.Vb 1
\&        test.o: test.c test.h
\&        
\&        test.h:
.Ve
.IP "\fB\-MT\fR \fItarget\fR" 4
.IX Item "-MT target"
هدف قاعده صادرشده بر اثر ایجاد وابستگی را تغییر می‌دهد. به‌طور پیش‌فرض،
CPP نام فایل ورودی اصلی را برداشته، مؤلفه‌های دایرکتوری و هر پسوند فایل
مانند \fB.c\fR را حذف می‌کند، و پسوند فایل شیء (object) معمول پلتفرم را
به آن می‌افزاید. حاصل این کار، هدف خواهد بود.
.Sp
گزینه \fB\-MT\fR هدف را دقیقاً برابر با رشته‌ای که مشخص می‌کنید تنظیم می‌کند.
اگر چند هدف می‌خواهید، می‌توانید آن‌ها را در قالب یک آرگومان واحد به \fB\-MT\fR
بدهید، یا از چندین گزینه \fB\-MT\fR استفاده کنید.
.Sp
برای مثال، \fB\-MT\ \*(Aq$(objpfx)foo.o\*(Aq\fR ممکن است چنین نتیجه‌ای بدهد:
.Sp
.Vb 1
\&        $(objpfx)foo.o: foo.c
.Ve
.IP "\fB\-MQ\fR \fItarget\fR" 4
.IX Item "-MQ target"
مشابه \fB\-MT\fR است، اما هر نویسه‌ای را که برای Make معنای خاصی دارد،
نقل‌قول (کوتیشن) می‌کند. دستور \fB\-MQ\ \*(Aq$(objpfx)foo.o\*(Aq\fR نتیجه می‌دهد:
.Sp
.Vb 1
\&        $$(objpfx)foo.o: foo.c
.Ve
.Sp
هدف پیش‌فرض به‌صورت خودکار نقل‌قول می‌شود، گویی با
\&\fB\-MQ\fR مشخص شده باشد.
.IP \fB\-MD\fR 4
.IX Item "-MD"
.PD 0
.IP \fB\-\-write\-dependencies\fR 4
.IX Item "--write-dependencies"
.PD
\&\fB\-MD\fR معادل \fB\-M \-MF\fR \fIfile\fR است، با این تفاوت که
\&\fB\-E\fR به‌طور ضمنی اعمال نمی‌شود. گرداننده (driver) مقدار \fIfile\fR را
بر این اساس که آیا گزینه \fB\-o\fR داده شده است یا خیر تعیین می‌کند.
اگر داده شده باشد، گرداننده از آرگومان آن اما با پسوند \fI.d\fR استفاده می‌کند؛
در غیر این صورت، نام فایل ورودی را گرفته، مؤلفه‌های دایرکتوری و پسوند آن
را حذف کرده و یک پسوند \fI.d\fR به آن اعمال می‌کند.
.Sp
اگر \fB\-MD\fR همراه با \fB\-E\fR استفاده شود، هر سوییچ
\&\fB\-o\fR مشخص‌کننده فایل خروجی وابستگی در نظر گرفته می‌شود، اما در صورت
استفاده بدون \fB\-E\fR، هر \fB\-o\fR مشخص‌کننده یک فایل شیء هدف فهمیده می‌شود.
.Sp
از آنجا که \fB\-E\fR ضمنی نیست، می‌توان از \fB\-MD\fR برای ایجاد
یک فایل خروجی وابستگی‌ها به عنوان یک اثر جانبی از فرآیند کامپایل استفاده کرد.
.IP \fB\-MMD\fR 4
.IX Item "-MMD"
.PD 0
.IP \fB\-\-write\-user\-dependencies\fR 4
.IX Item "--write-user-dependencies"
.PD
مشابه \fB\-MD\fR است، به‌جز اینکه تنها فایل‌های سرایند کاربر را ذکر می‌کند،
نه فایل‌های سرایند سیستم را.
.IP \fB\-fpreprocessed\fR 4
.IX Item "-fpreprocessed"
به پیش‌پردازنده نشان می‌دهد که فایل ورودی قبلاً پیش‌پردازش شده است.
این امر مواردی مانند گسترش ماکرو، تبدیل سه‌نویسه‌ها (trigraphs)، الحاق خطوط
جدید فرار داده‌شده (escaped newline splicing) و پردازش بیشتر دستورالعمل‌ها (directives)
را لغو می‌کند. پیش‌پردازنده همچنان یادداشت‌ها (کامنت‌ها) را شناسایی و حذف می‌کند،
به‌طوری که می‌توانید فایلی را که با \fB\-C\fR پیش‌پردازش شده است بدون مشکل
به کامپایلر ارسال کنید. در این حالت، پیش‌پردازنده یکپارچه چیزی بیش از یک
نشانه‌گذار (tokenizer) برای فرانت‌اندها نیست.
.Sp
اگر فایل ورودی یکی از پسوندهای \fB.i\fR، \fB.ii\fR یا \fB.mi\fR را داشته باشد،
\&\fB\-fpreprocessed\fR ضمنی است. این‌ها همان پسوندهایی هستند که GCC برای فایل‌های
پیش‌پردازش‌شده ایجادشده توسط \&\fB\-save\-temps\fR استفاده می‌کند.
.IP \fB\-fdirectives\-only\fR 4
.IX Item "-fdirectives-only"
هنگام پیش‌پردازش، دستورالعمل‌ها (directives) را پردازش می‌کند، اما ماکروها را گسترش نمی‌دهد.
.Sp
رفتار این گزینه به گزینه‌های \fB\-E\fR و \fB\-fpreprocessed\fR
بستگی دارد.
.Sp
با \fB\-E\fR، پیش‌پردازش به پردازش دستورالعمل‌هایی مانند
\f(CW\*(C`#define\*(C'\fR، \f(CW\*(C`#ifdef\*(C'\fR و \f(CW\*(C`#error\*(C'\fR محدود می‌شود. سایر
عملیات پیش‌پردازنده، مانند گسترش ماکرو و تبدیل سه‌نویسه‌ها انجام نمی‌شوند.
علاوه بر این، گزینه \fB\-dD\fR به‌صورت ضمنی فعال می‌شود.
.Sp
با \fB\-fpreprocessed\fR، پیش‌تعریف خط فرمان و بیشتر ماکروهای توکار
غیرفعال می‌شود. ماکروهایی مانند \f(CW\*(C`_\|_LINE_\|_\*(C'\fR که وابسته به
زمینه هستند، به‌طور معمول رسیدگی می‌شوند. این امر امکان کامپایل فایل‌هایی را که قبلاً
با \f(CW\*(C`\-E \-fdirectives\-only\*(C'\fR پیش‌پردازش شده‌اند فراهم می‌کند.
.Sp
با هر دوی \fB\-E\fR و \fB\-fpreprocessed\fR، قواعد مربوط به
\&\fB\-fpreprocessed\fR اولویت دارند. این کار پیش‌پردازش کامل فایل‌هایی را ممکن می‌سازد
که قبلاً با \f(CW\*(C`\-E \-fdirectives\-only\*(C'\fR پیش‌پردازش شده‌اند.
.IP \fB\-fdollars\-in\-identifiers\fR 4
.IX Item "-fdollars-in-identifiers"
نویسه \fB$\fR را در شناسه‌ها می‌پذیرد.
.IP \fB\-fextended\-identifiers\fR 4
.IX Item "-fextended-identifiers"
نام‌های نویسه سراسری (universal character names) و نویسه‌های توسعه‌یافته
را در شناسه‌ها می‌پذیرد. این گزینه به‌طور پیش‌فرض برای C99 (و نسخه‌های
جدیدتر استانداردهای C) و C++ فعال است.
.IP \fB\-fno\-canonical\-system\-headers\fR 4
.IX Item "-fno-canonical-system-headers"
هنگام پیش‌پردازش، مسیرهای سرایند سیستم را با قانون‌مندسازی (canonicalization) کوتاه نمی‌کند.
.IP \fB\-fmax\-include\-depth=\fR\fIdepth\fR 4
.IX Item "-fmax-include-depth=depth"
بیشینه عمق دستورهای تودرتوی #include را مشخص می‌کند. پیش‌فرض ۲۰۰ است.
.IP \fB\-fsearch\-include\-path\fR[\fB=\fR\fIkind\fR] 4
.IX Item "-fsearch-include-path[=kind]"
فایل‌های ورودی را علاوه بر دایرکتوری جاری، در مسیر جستجوی #include نیز جستجو می‌کند.
این امر به‌ویژه برای ماژول‌های C++20 سودمند است، که در آن هم واحدهای سرایند و هم
واحدهای رابط ماژول باید مستقیماً کامپایل شوند:
.Sp
.Vb 1
\&        g++ \-c \-std=c++20 \-fmodules \-fsearch\-include\-path bits/stdc++.h bits/std.cc
.Ve
.Sp
مقدار پیش‌فرض \&\fIkind\fR برابر با \fBuser\fR است که در مسیر
جستجوی \f(CW#include "..."\fR جستجو می‌کند؛ همچنین می‌توانید به‌صراحت
\fBsystem\fR را برای مسیر جستجوی \f(CW\*(C`#include <...>\*(C'\fR مشخص کنید.
.IP \fB\-ftabstop=\fR\fIwidth\fR 4
.IX Item "-ftabstop=width"
فاصله بین ایستگاه‌های تب (tab stops) را مشخص می‌کند. این گزینه به پیش‌پردازنده
کمک می‌کند تا شماره ستون‌های درستی را در هشدارها یا خطاها گزارش کند، حتی اگر
تب‌ها در خط وجود داشته باشند. اگر مقدار کمتر از ۱ یا بیشتر از ۱۰۰ باشد،
گزینه نادیده گرفته می‌شود. مقدار پیش‌فرض ۸ است.
.IP \fB\-ftrack\-macro\-expansion\fR[\fB=\fR\fIlevel\fR] 4
.IX Item "-ftrack-macro-expansion[=level]"
موقعیت توکن‌ها را در طول گسترش ماکروها ردگیری می‌کند. این قابلیت به کامپایلر
اجازه می‌دهد هنگامی که خطای کامپایل در گسترش ماکرو رخ می‌دهد، پیام‌های تشخیصی
درباره پشته گسترش ماکروی فعلی صادر کند. استفاده از این گزینه باعث می‌شود
پیش‌پردازنده و کامپایلر حافظه بیشتری مصرف کنند. از پارامتر \fIlevel\fR می‌توان
برای انتخاب سطح دقت ردگیری مکان توکن‌ها استفاده کرد و در صورت لزوم مصرف
حافظه را کاهش داد. مقدار \fB0\fR برای \fIlevel\fR این گزینه را غیرفعال می‌کند.
مقدار \fB1\fR مکان توکن‌ها را در حالتی تقلیل‌یافته به‌منظور کمترین سربار حافظه
ردگیری می‌کند. در این حالت، تمام توکن‌های حاصل از گسترش یک آرگومان ماکروی
تابع‌گونه موقعیت یکسانی خواهند داشت. مقدار \fB2\fR مکان توکن‌ها را به‌طور
کامل ردگیری می‌کند. این مقدار بیشترین مصرف حافظه را دارد. هنگامی که هیچ آرگومانی
به این گزینه داده نشود، مقدار پیش‌فرض پارامتر \&\fB2\fR است.
.Sp
توجه داشته باشید که \f(CW\*(C`\-ftrack\-macro\-expansion=2\*(C'\fR به‌طور پیش‌فرض فعال است.
.IP \fB\-fmacro\-prefix\-map=\fR\fIold\fR\fB=\fR\fInew\fR 4
.IX Item "-fmacro-prefix-map=old=new"
هنگام پیش‌پردازش فایل‌های مستقر در دایرکتوری \fIold\fR، ماکروهای
\f(CW\*(C`_\|_FILE_\|_\*(C'\fR و \f(CW\*(C`_\|_BASE_FILE_\|_\*(C'\fR را طوری
گسترش می‌دهد که گویی فایل‌ها در دایرکتوری \fInew\fR قرار دارند. از این گزینه
می‌توان برای تبدیل یک مسیر مطلق به یک مسیر نسبی با استفاده از \fI.\fR برای
\&\fInew\fR استفاده کرد، که منجر به ساخت‌های تکرارپذیرتر و مستقل از مکان می‌شود.
این گزینه بر \&\f(CW\*(C`_\|_builtin_FILE()\*(C'\fR نیز در حین کامپایل تأثیر می‌گذارد.
همچنین ببینید: \&\fB\-ffile\-prefix\-map\fR و \&\fB\-fcanon\-prefix\-map\fR.
.IP \fB\-fexec\-charset=\fR\fIcharset\fR 4
.IX Item "-fexec-charset=charset"
مجموعه‌نویسه اجرایی را که برای ثابت‌های رشته‌ای و نویسه‌ای استفاده می‌شود،
تنظیم می‌کند. مقدار پیش‌فرض UTF\-8 است. \fIcharset\fR می‌تواند هر
رمزگذاریِ پشتیبانی‌شده توسط روتین کتابخانه \f(CW\*(C`iconv\*(C'\fR سیستم باشد.
.IP \fB\-fwide\-exec\-charset=\fR\fIcharset\fR 4
.IX Item "-fwide-exec-charset=charset"
مجموعه‌نویسه اجرایی عریض را که برای ثابت‌های رشته‌ای و نویسه‌ای عریض به کار
می‌رود، تعیین می‌کند. مقدار پیش‌فرض یکی از UTF\-32BE، UTF\-32LE، UTF\-16BE
یا UTF\-16LE است؛ هر کدام که با پهنای \f(CW\*(C`wchar_t\*(C'\fR و ترتیب بایت
big\-endian یا little\-endian به کار رفته برای تولید کد مطابقت داشته باشد.
همانند \fB\-fexec\-charset\fR، \fIcharset\fR می‌تواند هر رمزگذاریِ
پشتیبانی‌شده توسط روتین کتابخانه \f(CW\*(C`iconv\*(C'\fR سیستم باشد؛ با این حال،
با رمزگذاری‌هایی که دقیقاً در \f(CW\*(C`wchar_t\*(C'\fR جا نمی‌شوند دچار مشکل خواهید شد.
.IP \fB\-finput\-charset=\fR\fIcharset\fR 4
.IX Item "-finput-charset=charset"
مجموعه‌نویسه ورودی را تنظیم می‌کند که برای تبدیل از مجموعه‌نویسه فایل
ورودی به مجموعه‌نویسه منبع استفاده‌شده توسط GCC به کار می‌رود. مقدار
پیش‌فرض UTF\-8 است. \fIcharset\fR می‌تواند هر رمزگذاریِ پشتیبانی‌شده
توسط روتین کتابخانه \f(CW\*(C`iconv\*(C'\fR سیستم باشد.
.Sp
اگر مجموعه‌نویسه ورودی UTF\-8 باشد، در صورت فعال بودن \fB\-Winvalid\-utf8\fR،
هشدارهایی درباره توالی‌های بدشکل واحدِ کد (code unit sequences) صادر می‌شود.
در غیر این صورت، وقتی مجموعه‌نویسه ورودی با مجموعه‌نویسه اجرایی مطابقت داشته باشد،
هیچ پیام تشخیصی صادر نمی‌شود. اگر آن‌ها متفاوت باشند، توالی‌های بدشکل واحدِ کد
در طول تبدیل رمزگذاری به مجموعه‌نویسه اجرایی منجر به خطا می‌شوند..IP \fB\-fpch\-deps\fR 4
.IX Item "-fpch-deps"
هنگام استفاده از سرآیندهای از‌پیش‌کامپایل‌شده، این پرچم باعث می‌شود که پرچم‌های خروجی وابستگی، فایل‌های موجود در وابستگی‌های سرآیند از‌پیش‌کامپایل‌شده را نیز فهرست کنند. اگر مشخص نشود، تنها سرآیند از‌پیش‌کامپایل‌شده فهرست می‌شود و نه فایل‌هایی که برای ایجاد آن استفاده شده‌اند، زیرا در زمان استفاده از سرآیند از‌پیش‌کامپایل‌شده، به آن فایل‌ها رجوع نمی‌شود.
.IP \fB\-fpch\-preprocess\fR 4
.IX Item "-fpch-preprocess"
این گزینه امکان استفاده از یک سرآیند از‌پیش‌کامپایل‌شده را به همراه \fB\-E\fR فراهم می‌کند. این گزینه یک \f(CW\*(C`#pragma\*(C'\fR ویژه به صورت \&\f(CW\*(C`#pragma GCC pch_preprocess "\fR\f(CIfilename\fR\f(CW"\*(C'\fR در خروجی درج می‌کند تا مکانی که سرآیند از‌پیش‌کامپایل‌شده در آن یافت شده و \fIfilename\fR آن را مشخص کند. هنگامی که \fB\-fpreprocessed\fR در حال استفاده باشد، GCC این \f(CW\*(C`#pragma\*(C'\fR را شناسایی کرده و PCH را بارگذاری می‌کند.
.Sp
این گزینه به صورت پیش‌فرض غیرفعال است، زیرا خروجی پیش‌پردازش‌شده حاصل تنها به عنوان ورودی برای GCC واقعاً مناسب است. این گزینه توسط \&\fB\-save\-temps\fR فعال می‌شود.
.Sp
شما نباید این \f(CW\*(C`#pragma\*(C'\fR را در کد خود بنویسید، اما در صورتی که فایل PCH در مکان متفاوتی موجود باشد، ویرایش نام فایل بی‌خطر است. نام فایل ممکن است مطلق باشد یا به صورت نسبی نسبت به دایرکتوری جاری GCC مشخص شود.
.IP \fB\-fworking\-directory\fR 4
.IX Item "-fworking-directory"
تولید نشانگرهای خط (linemarkers) را در خروجی پیش‌پردازنده فعال می‌کند تا کامپایلر از دایرکتوری کاری جاری در زمان پیش‌پردازش مطلع شود. هنگامی که این گزینه فعال باشد، پیش‌پردازنده پس از نشانگر خط اولیه، نشانگر خط دومی شامل دایرکتوری کاری جاری و به دنبال آن دو اسلش صادر می‌کند. GCC از این دایرکتوری، در صورت وجود در ورودی پیش‌پردازش‌شده، به عنوان دایرکتوری صادرشده برای دایرکتوری کاری جاری در برخی قالب‌های اطلاعات اشکال‌زدایی (debugging) استفاده می‌کند. این گزینه در صورت فعال بودن اطلاعات اشکال‌زدایی به طور ضمنی فعال می‌شود، اما می‌توان با شکل نقیض \fB\-fno\-working\-directory\fR جلوی آن را گرفت. اگر پرچم \fB\-P\fR در خط فرمان وجود داشته باشد، این گزینه هیچ اثری ندارد، زیرا در این حالت هیچ دستورالعمل \&\f(CW\*(C`#line\*(C'\fR صادر نمی‌شود.
.IP \fB\-C\fR 4
.IX Item "-C"
.PD 0
.IP \fB\-\-comments\fR 4
.IX Item "--comments"
.PD
توضیحات (کامنت‌ها) را حذف نکنید. تمام توضیحات به فایل خروجی منتقل می‌شوند، به جز توضیحات درون دستورالعمل‌های پردازش‌شده که همراه با خود دستورالعمل حذف می‌گردند.
.Sp
هنگام استفاده از \fB\-C\fR باید برای عوارض جانبی آماده باشید؛ این گزینه باعث می‌شود پیش‌پردازنده با کامنت‌ها به عنوان نشانه‌ها (tokens) به طور مستقل رفتار کند. برای مثال، کامنت‌هایی که در ابتدای یک خطِ دستورالعمل ظاهر می‌شوند، این اثر را دارند که آن خط را به یک خط کد منبع معمولی تبدیل کنند، زیرا دیگر نخستین نشانه در آن خط، کاراکتر \fB#\fR نیست.
.IP \fB\-CC\fR 4
.IX Item "-CC"
.PD 0
.IP \fB\-\-comments\-in\-macros\fR 4
.IX Item "--comments-in-macros"
.PD
توضیحات را، حتی در طول بسط ماکروها، حذف نکنید. این گزینه مانند \fB\-C\fR است، به جز این‌که توضیحات موجود در ماکروها نیز در جایی که ماکرو بسط می‌یابد به فایل خروجی منتقل می‌شوند.
.Sp
علاوه بر عوارض جانبی گزینه \fB\-C\fR، گزینه \&\fB\-CC\fR باعث می‌شود تمام توضیحات سبک C++ در داخل یک ماکرو به توضیحات سبک C تبدیل شوند. این کار برای جلوگیری از این است که استفاده بعدی از آن ماکرو ناخواسته باقی‌مانده خط کد منبع را به کامنت تبدیل نکند.
.Sp
گزینه \fB\-CC\fR معمولاً برای پشتیبانی از توضیحات lint به کار می‌رود.
.IP \fB\-P\fR 4
.IX Item "-P"
.PD 0
.IP \fB\-\-no\-line\-commands\fR 4
.IX Item "--no-line-commands"
.PD
از تولید نشانگرهای خط در خروجی پیش‌پردازنده جلوگیری می‌کند. این ممکن است هنگام اجرای پیش‌پردازنده بر روی چیزی که کد C نیست و به برنامه‌ای فرستاده می‌شود که ممکن است توسط نشانگرهای خط دچار سردرگمی شود، مفید باشد.
.IP \fB\-traditional\fR 4
.IX Item "-traditional"
.PD 0
.IP \fB\-\-traditional\fR 4
.IX Item "--traditional"
.IP \fB\-traditional\-cpp\fR 4
.IX Item "-traditional-cpp"
.IP \fB\-\-traditional\-cpp\fR 4
.IX Item "--traditional-cpp"
.PD
تلاش می‌کند تا رفتار پیش‌پردازنده‌های C پیش از استاندارد را در برابر پیش‌پردازنده‌های ISO C شبیه‌سازی کند.
برای جزئیات بیشتر به راهنمای GNU CPP مراجعه کنید.
.Sp
توجه داشته باشید که GCC در غیر این صورت تلاشی برای شبیه‌سازی کامپایلر C پیش از استاندارد نمی‌کند، و این گزینه‌ها تنها با سوئیچ \fB\-E\fR یا هنگام فراخوانی صریح CPP پشتیبانی می‌شوند.
.IP \fB\-trigraphs\fR 4
.IX Item "-trigraphs"
.PD 0
.IP \fB\-\-trigraphs\fR 4
.IX Item "--trigraphs"
.PD
پشتیبانی از سه‌نگاره‌های (trigraphs) استاندارد ISO C.
این‌ها توالی‌های سه‌کاراکتری هستند که همگی با \fB??\fR شروع می‌شوند و در ISO C برای نمایش کاراکترهای تکی تعریف شده‌اند. برای نمونه، \&\fB??/\fR بیانگر \fB\e\fR است، بنابراین \fB\*(Aq??/n\*(Aq\fR یک ثابت کاراکتری برای خط جدید (newline) است.
.Sp
نه سه‌نگاره و معادل‌های جایگزین آن‌ها عبارتند از:
.Sp
.Vb 2
\&        Trigraph:       ??(  ??)  ??<  ??>  ??=  ??/  ??\*(Aq  ??!  ??\-
\&        Replacement:      [    ]    {    }    #    \e    ^    |    ~
.Ve
.Sp
به صورت پیش‌فرض، GCC سه‌نگاره‌ها را نادیده می‌گیرد، اما در حالت‌های منطبق بر استاندارد آن‌ها را تبدیل می‌کند. گزینه‌های \fB\-std\fR و \&\fB\-ansi\fR را ببینید.
.IP \fB\-remap\fR 4
.IX Item "-remap"
کد ویژه‌ای را برای دور زدن محدودیت سیستم‌فایل‌هایی که تنها نام‌های فایل بسیار کوتاه را مجاز می‌دانند (مانند MS\-DOS)، فعال می‌کند.
.IP \fB\-H\fR 4
.IX Item "-H"
.PD 0
.IP \fB\-\-trace\-includes\fR 4
.IX Item "--trace-includes"
.PD
علاوه بر سایر فعالیت‌های معمول، نام هر فایل سرآیند استفاده‌شده را چاپ می‌کند. هر نام با تورفتگی نشان داده می‌شود تا میزان عمق آن در پشته \&\fB#include\fR مشخص گردد. فایل‌های سرآیند از‌پیش‌کامپایل‌شده نیز چاپ می‌شوند، حتی اگر نامعتبر تشخیص داده شوند؛ یک فایل سرآیند از‌پیش‌کامپایل‌شده نامعتبر با \fB...x\fR و یک فایل معتبر با \fB...!\fR چاپ می‌شود.
.IP \fB\-d\fR\fIletters\fR 4
.IX Item "-dletters"
.PD 0
.IP \fB\-\-dump=\fR\fIletters\fR 4
.IX Item "--dump=letters"
.IP "\fB\-\-dump\fR \fIletters\fR" 4
.IX Item "--dump letters"
.PD
تعیین می‌کند که در طول کامپایل رونوشت‌های اشکال‌زدایی (debugging dumps) طبق آنچه با \&\fIletters\fR مشخص شده است، ایجاد شوند. پرچم‌های مستندشده در اینجا مواردی هستند که به پیش‌پردازنده مربوط می‌شوند. سایر \fIletters\fR توسط خود کامپایلر تفسیر می‌شوند، یا برای نسخه‌های آینده GCC رزرو شده‌اند، و بنابراین بدون هیچ پیامی نادیده گرفته می‌شوند. اگر \fIletters\fR را به گونه‌ای مشخص کنید که رفتار متناقض داشته باشند، نتیجه نامشخص خواهد بود.
.RS 4
.IP \fB\-dM\fR 4
.IX Item "-dM"
.PD 0
.IP \fB\-\-dump=M\fR 4
.IX Item "--dump=M"
.PD
به جای خروجی معمول، فهرستی از دستورالعمل‌های \fB#define\fR را برای تمام ماکروهای تعریف‌شده در طول اجرای پیش‌پردازنده، از جمله ماکروهای از‌پیش‌تعریف‌شده، تولید می‌کند. این به شما راهی برای یافتن تعاریف پیش‌فرض در نسخه پیش‌پردازنده شما می‌دهد. با فرض این‌که فایلی با نام \fIfoo.h\fR ندارید، دستور
.Sp
.Vb 1
\&        touch foo.h; cpp \-dM foo.h
.Ve
.Sp
تمام ماکروهای از‌پیش‌تعریف‌شده را نشان می‌دهد.
.Sp
اگر از \fB\-dM\fR بدون گزینه \fB\-E\fR استفاده کنید، \fB\-dM\fR به عنوان مترادفی برای \fB\-fdump\-rtl\-mach\fR تفسیر می‌شود.
.IP \fB\-dD\fR 4
.IX Item "-dD"
.PD 0
.IP \fB\-\-dump=D\fR 4
.IX Item "--dump=D"
.PD
مانند \fB\-dM\fR است به جز این‌که \fIهر دو\fR دستورالعمل‌های \fB#define\fR و نتیجه پیش‌پردازش را در خروجی درج می‌کند. هر دو نوع خروجی به فایل خروجی استاندارد ارسال می‌شوند.
.IP \fB\-dN\fR 4
.IX Item "-dN".PD 0
.IP \fB\-\-dump=N\fR 4
.IX Item "--dump=N"
.PD
مشابه \fB\-dD\fR، اما تنها نام ماکروها را در خروجی می‌دهد، نه بسط آن‌ها را.
.IP \fB\-dI\fR 4
.IX Item "-dI"
.PD 0
.IP \fB\-\-dump=I\fR 4
.IX Item "--dump=I"
.PD
دستورالعمل‌های \fB#include\fR را علاوه بر نتیجهٔ پیش‌پردازش در خروجی قرار می‌دهد.
.IP \fB\-dU\fR 4
.IX Item "-dU"
.PD 0
.IP \fB\-\-dump=U\fR 4
.IX Item "--dump=U"
.PD
مشابه \fB\-dD\fR، با این تفاوت که فقط ماکروهایی در خروجی قرار می‌گیرند که بسط داده شوند، یا وضعیت تعریف‌شدن آن‌ها در دستورالعمل‌های پیش‌پردازنده بررسی شود؛ خروجی تا زمان استفاده یا بررسی ماکرو به تأخیر می‌افتد؛ و دستورالعمل‌های \fB#undef\fR نیز برای ماکروهایی که بررسی شده اما در آن زمان تعریف نشده‌اند، در خروجی قرار می‌گیرند.
.RE
.RS 4
.RE
.IP \fB\-fdebug\-cpp\fR 4
.IX Item "-fdebug-cpp"
این گزینه فقط برای اشکال‌زدایی GCC کاربرد دارد. هنگامی که از طریق CPP یا همراه با \&\fB\-E\fR استفاده شود، اطلاعات اشکال‌زدایی مربوط به نقشه‌های مکان (location maps) را در خروجی ثبت می‌کند. پیش از هر نشانه (token) در خروجی، اطلاعات نقشه‌ای که مکان آن به آن تعلق دارد درج می‌شود.
.Sp
هنگام استفاده در GCC بدون \&\fB\-E\fR، این گزینه هیچ اثری ندارد.
.IP \fB\-Wp,\fR\fIoption\fR 4
.IX Item "-Wp,option"
می‌توانید از \fB\-Wp,\fR\fIoption\fR برای دور زدن راه‌انداز کامپایلر و ارسال مستقیم \fIoption\fR به پیش‌پردازنده استفاده کنید. اگر \fIoption\fR حاوی کاما باشد، در محل کاماها به چندین گزینه تفکیک می‌شود. با این حال، بسیاری از گزینه‌ها پیش از تحویل به پیش‌پردازنده توسط راه‌انداز کامپایلر اصلاح، ترجمه یا تفسیر می‌شوند و \&\fB\-Wp\fR این مرحله را اجباراً دور می‌زند. رابط مستقیم پیش‌پردازنده مستند نشده و در معرض تغییر است، بنابراین در صورت امکان باید از به‌کارگیری \fB\-Wp\fR خودداری کنید و مدیریت گزینه‌ها را به راه‌انداز بسپارید.
.IP "\fB\-Xpreprocessor\fR \fIoption\fR" 4
.IX Item "-Xpreprocessor option"
گزینهٔ \fIoption\fR را به عنوان یک گزینه به پیش‌پردازنده ارسال می‌کند. می‌توانید از این گزینه برای ارائه گزینه‌های پیش‌پردازنده ویژهٔ سیستم که برای GCC ناشناخته است استفاده کنید.
.Sp
اگر می‌خواهید گزینه‌ای ارسال کنید که آرگومان می‌پذیرد، باید دوبار از \&\fB\-Xpreprocessor\fR استفاده کنید؛ یک‌بار برای خود گزینه و یک‌بار برای آرگومان آن.
.IP \fB\-no\-integrated\-cpp\fR 4
.IX Item "-no-integrated-cpp"
.PD 0
.IP \fB\-\-no\-integrated\-cpp\fR 4
.IX Item "--no-integrated-cpp"
.PD
پیش‌پردازش را به عنوان یک مرحلهٔ مجزا پیش از کامپایل انجام می‌دهد.
به طور پیش‌فرض، GCC پیش‌پردازش را به عنوان بخشی یکپارچه از نشانه‌گذاری (tokenization) و تجزیه (parsing) ورودی انجام می‌دهد.
در صورت ارائه این گزینه، بخش جلویی (front end) زبان مربوطه
(\fBcc1\fR، \fBcc1plus\fR، یا \fBcc1obj\fR به ترتیب برای C، C++،
و Objective\-C) در عوض دو بار فراخوانی می‌شود؛
یک‌بار فقط برای پیش‌پردازش و بار دیگر برای کامپایل واقعی ورودی پیش‌پردازش‌شده.
این گزینه ممکن است همراه با گزینه‌های \fB\-B\fR یا
\&\fB\-wrapper\fR برای تعیین یک پیش‌پردازندهٔ جایگزین یا
انجام پردازش اضافی روی کد منبع برنامه بین پیش‌پردازش عادی و کامپایل مفید باشد.
.SS "ارسال گزینه‌ها به اسمبلر (Passing Options to the Assembler)"
.IX Subsection "Passing Options to the Assembler"
می‌توانید گزینه‌های مورد نظر را به اسمبلر ارسال کنید.
.IP \fB\-Wa,\fR\fIoption\fR 4
.IX Item "-Wa,option"
گزینهٔ \fIoption\fR را به عنوان گزینه‌ای به اسمبلر ارسال می‌کند. اگر \fIoption\fR
حاوی کاما باشد، در محل کاماها به چندین گزینه تفکیک می‌شود.
.IP "\fB\-Xassembler\fR \fIoption\fR" 4
.IX Item "-Xassembler option"
.PD 0
.IP \fB\-\-for\-assembler=\fR\fIoption\fR 4
.IX Item "--for-assembler=option"
.IP "\fB\-\-for\-assembler\fR \fIoption\fR" 4
.IX Item "--for-assembler option"
.PD
گزینهٔ \fIoption\fR را به عنوان گزینه‌ای به اسمبلر ارسال می‌کند. می‌توانید از این گزینه
برای ارائه گزینه‌های اسمبلر ویژهٔ سیستم که برای GCC ناشناخته است
استفاده کنید.
.Sp
اگر می‌خواهید گزینه‌ای ارسال کنید که آرگومان می‌پذیرد، باید دوبار از
\&\fB\-Xassembler\fR استفاده کنید؛ یک‌بار برای خود گزینه و یک‌بار برای آرگومان آن..SS "گزینه‌های پیونددهی (Options for Linking)"
.IX Subsection "Options for Linking"
این گزینه‌ها زمانی وارد عمل می‌شوند که کامپایلر فایل‌های شیء را به یک فایل
خروجی اجرایی پیوند می‌دهد. در صورتی که کامپایلر مرحلهٔ پیوند را انجام ندهد،
این گزینه‌ها بی‌معنی خواهند بود.
.IP \fIobject\-file\-name\fR 4
.IX Item "object-file-name"
نام فایلی که به یک پسوند شناخته‌شدهٔ ویژه ختم نمی‌شود، به عنوان نام یک فایل
شیء یا کتابخانه در نظر گرفته می‌شود. (فایل‌های شیء توسط پیونددهنده بر اساس
محتوای فایل از کتابخانه‌ها متمایز می‌شوند.) در صورت انجام پیوند، این فایل‌های
شیء به عنوان ورودی برای پیونددهنده استفاده می‌شوند.
.IP \fB\-c\fR 4
.IX Item "-c"
.PD 0
.IP \fB\-S\fR 4
.IX Item "-S"
.IP \fB\-E\fR 4
.IX Item "-E"
.PD
اگر هر یک از این گزینه‌ها استفاده شود، پیونددهنده اجرا نمی‌شود و نباید از نام‌های
فایل شیء به عنوان آرگومان استفاده کرد.
.IP \fB\-flink\-libatomic\fR 4
.IX Item "-flink-libatomic"
در صورت پشتیبانی هدف، پیوندزدن libatomic را فعال می‌کند؛ این گزینه به‌طور پیش‌فرض
فعال است. فرم منفی \fB\-fno\-link\-libatomic\fR می‌تواند برای غیرفعال کردن صریح
پیوندزدن libatomic استفاده شود.
.IP \fB\-flinker\-output=\fR\fItype\fR 4
.IX Item "-flinker-output=type"
این گزینه تولید کد بهینه‌ساز زمان پیوند را کنترل می‌کند. به‌طور پیش‌فرض،
خروجی پیونددهنده به‌طور خودکار توسط پلاگین پیونددهنده تعیین می‌شود. برای
اشکال‌زدایی کامپایلر و در صورتی که پیوند افزایشی با یک فایل شیء غیر LTO مورد نظر
باشد، ممکن است کنترل دستی نوع خروجی مفید باشد.
.Sp
اگر \fItype\fR مقدار \fBexec\fR باشد، تولید کد یک باینری ایستا ایجاد می‌کند.
در این حالت، هر دو گزینهٔ \fB\-fpic\fR و \fB\-fpie\fR غیرفعال می‌شوند.
.Sp
اگر \fItype\fR مقدار \fBdyn\fR باشد، تولید کد یک کتابخانهٔ مشترک تولید می‌کند.
در این حالت \fB\-fpic\fR یا \fB\-fPIC\fR حفظ می‌شود، اما به‌طور خودکار فعال
نمی‌گردد. این امکان ساخت کتابخانه‌های مشترک را بدون کد مستقل از موقعیت در
معماری‌هایی که امکان‌پذیر است، مانند x86، فراهم می‌کند.
.Sp
اگر \fItype\fR مقدار \fBpie\fR باشد، تولید کد یک فایل اجرایی \fB\-fpie\fR
ایجاد می‌کند. این حالت به بهینه‌سازی‌های مشابهی با \fBexec\fR منجر می‌شود،
با این تفاوت که اگر \fB\-fpie\fR در زمان کامپایل مشخص شده باشد، غیرفعال نمی‌شود.
.Sp
اگر \fItype\fR مقدار \fBrel\fR باشد، کامپایلر فرض می‌کند که پیوند افزایشی
در حال انجام است. بخش‌های حاوی کد میانی برای بهینه‌سازی زمان پیوند ادغام شده،
پیش‌بهینه‌سازی می‌شوند و در فایل شیء حاصل خروجی داده می‌شوند. علاوه بر این،
اگر \&\fB\-ffat\-lto\-objects\fR مشخص شده باشد، کد باینری برای پیوندهای غیر LTO
بعدی تولید می‌شود. فایل شیء تولید شده توسط پیوند افزایشی کوچک‌تر از یک کتابخانهٔ
ایستا است که از همان فایل‌های شیء تولید شده باشد. در زمان پیوند، نتیجهٔ پیوند
افزایشی با این فرض که اکثر اشیاء موجود در کتابخانه استفاده می‌شوند، سریع‌تر از
یک کتابخانهٔ ایستا بارگذاری می‌شود.
.Sp
در نهایت، \fBnolto\-rel\fR کامپایلر را برای پیوند افزایشی پیکربندی می‌کند که در
آن تولید کد اجباری است، یک باینری نهایی تولید می‌شود، و کد میانی برای بهینه‌سازی‌های
بعدی زمان پیوند حذف می‌شود. هنگامی که چندین فایل شیء با یکدیگر پیوند داده می‌شوند،
کد حاصل نسبت به زمانی که بهینه‌سازی‌های زمان پیوند غیرفعال است بهتر بهینه‌سازی
می‌شود (برای مثال، inlining میان‌ماژولی رخ می‌دهد)، اما بیشتر مزایای بهینه‌سازی‌های
کل برنامه از دست می‌رود.
.Sp
در طول پیوند افزایشی (توسط \fB\-r\fR)، پلاگین پیونددهنده به‌طور پیش‌فرض روی
\&\fBrel\fR تنظیم می‌شود. برای پیوند افزایشی اشیاء LTO و اشیاء غیر LTO در یک
فایل شیء ترکیبی واحد، به GNU Binutils نسخهٔ 2.44 یا بالاتر نیاز است. اگر هر یک
از فایل‌های شیء در یک پیوند افزایشی نتواند برای بهینه‌سازی زمان پیوند استفاده شود،
پلاگین پیونددهنده یک هشدار صادر کرده و از \fBnolto\-rel\fR استفاده می‌کند.
برای حفظ بهینه‌سازی کل برنامه، در عوض چنین اشیائی را به یک کتابخانهٔ ایستا پیوند دهید.
.IP \fB\-fuse\-ld=bfd\fR 4
.IX Item "-fuse-ld=bfd"
استفاده از پیونددهندهٔ \fBbfd\fR به جای پیونددهندهٔ پیش‌فرض.
.IP \fB\-fuse\-ld=gold\fR 4
.IX Item "-fuse-ld=gold"
استفاده از پیونددهندهٔ \fBgold\fR به جای پیونددهندهٔ پیش‌فرض.
.IP \fB\-fuse\-ld=lld\fR 4
.IX Item "-fuse-ld=lld"
استفاده از پیونددهندهٔ LLVM \fBlld\fR به جای پیونددهندهٔ پیش‌فرض.
.IP \fB\-fuse\-ld=mold\fR 4
.IX Item "-fuse-ld=mold"
استفاده از پیونددهندهٔ Modern Linker (\fBmold\fR) به جای پیونددهندهٔ پیش‌فرض.
.IP \fB\-fuse\-ld=wild\fR 4
.IX Item "-fuse-ld=wild"
استفاده از پیونددهندهٔ Wild (\fBwild\fR) به جای پیونددهندهٔ پیش‌فرض.
.IP \fB\-l\fR\fIlibrary\fR 4
.IX Item "-llibrary"
.PD 0
.IP "\fB\-l\fR \fIlibrary\fR" 4
.IX Item "-l library"
.PD
هنگام پیوندزدن، به دنبال کتابخانه‌ای به نام \fIlibrary\fR می‌گردد. (حالت
دوم با کتابخانه به عنوان یک آرگومان جداگانه تنها برای سازگاری با POSIX است
و توصیه نمی‌شود.)
.Sp
گزینهٔ \fB\-l\fR مستقیماً توسط GCC به پیونددهنده ارسال می‌شود. برای جزئیات
دقیق به مستندات پیونددهندهٔ خود مراجعه کنید. توضیحات کلی زیر در مورد
پیونددهندهٔ GNU صدق می‌کند.
.Sp
پیونددهنده فهرست استانداردی از دایرکتوری‌ها را برای یافتن کتابخانه جستجو می‌کند.
دایرکتوری‌های جستجوشده شامل چندین دایرکتوری استاندارد سیستمی به اضافهٔ هر
دایرکتوری است که با \fB\-L\fR مشخص کنید.
.Sp
کتابخانه‌های ایستا آرشیوهایی از فایل‌های شیء هستند و نام فایل‌هایی مانند
\fIliblibrary.a\fR دارند. برخی از هدف‌ها از کتابخانه‌های مشترک نیز پشتیبانی
می‌کنند که معمولاً نام‌هایی مانند \fIliblibrary.so\fR دارند. اگر هر دو نوع
کتابخانهٔ ایستا و مشترک یافت شوند، پیونددهنده اولویت را به پیوند با کتابخانهٔ
مشترک می‌دهد، مگر اینکه از گزینهٔ \&\fB\-static\fR استفاده شده باشد.
.Sp
اینکه این گزینه را در کجای دستور بنویسید تفاوت ایجاد می‌کند؛ پیونددهنده
کتابخانه‌ها و فایل‌های شیء را به ترتیبی که مشخص شده‌اند جستجو و پردازش می‌کند.
بنابراین، \fBfoo.o \-lz bar.o\fR کتابخانهٔ \fBz\fR را پس از فایل \fIfoo.o\fR
اما قبل از \fIbar.o\fR جستجو می‌کند. اگر \fIbar.o\fR به توابعی در \fBz\fR
ارجاع دهد، ممکن است آن توابع بارگذاری نشوند.
.IP \fB\-lobjc\fR 4
.IX Item "-lobjc"
برای پیوند یک برنامهٔ Objective\-C یا Objective\-C++ به این حالت خاص از
گزینهٔ \fB\-l\fR نیاز دارید.
.IP \fB\-nostartfiles\fR 4
.IX Item "-nostartfiles"
هنگام پیوندزدن، از فایل‌های راه‌انداز استاندارد سیستم استفاده نکنید. کتابخانه‌های
استاندارد سیستم به‌طور عادی استفاده می‌شوند، مگر اینکه از \fB\-nostdlib\fR،
\&\fB\-nolibc\fR یا \fB\-nodefaultlibs\fR استفاده شود.
.IP \fB\-nodefaultlibs\fR 4
.IX Item "-nodefaultlibs"
هنگام پیوندزدن، از کتابخانه‌های استاندارد سیستم استفاده نکنید. تنها کتابخانه‌هایی
که مشخص می‌کنید به پیونددهنده ارسال می‌شوند، و گزینه‌هایی که پیوند کتابخانه‌های
سیستم را تعیین می‌کنند، مانند \fB\-static\-libgcc\fR یا \fB\-shared\-libgcc\fR،
نادیده گرفته می‌شوند. فایل‌های راه‌انداز استاندارد به‌طور عادی استفاده می‌شوند،
مگر اینکه از \fB\-nostartfiles\fR استفاده شود.
.Sp
کامپایلر ممکن است فراخوانی‌هایی به \f(CW\*(C`memcmp\*(C'\fR،
\&\f(CW\*(C`memset\*(C'\fR، \f(CW\*(C`memcpy\*(C'\fR و \f(CW\*(C`memmove\*(C'\fR ایجاد کند.
این مدخل‌ها معمولاً توسط مدخل‌های موجود در libc برطرف می‌شوند. هنگامی که این
گزینه مشخص شده است، این نقاط ورودی باید از طریق مکانیسم دیگری تأمین شوند.
.IP \fB\-nolibc\fR 4
.IX Item "-nolibc"
هنگام پیوندزدن، از کتابخانهٔ C یا کتابخانه‌های سیستمی که وابستگی شدیدی به آن دارند
استفاده نکنید. همچنان با فایل‌های راه‌انداز، \fIlibgcc\fR یا کتابخانه‌های پشتیبانی
زبان ارائه‌شده توسط زنجیره‌ابزار مانند \fIlibgnat\fR، \fIlibgfortran\fR یا
\fIlibstdc++\fR پیوند برقرار می‌شود، مگر اینکه گزینه‌هایی برای جلوگیری از گنجاندن
آن‌ها نیز استفاده شده باشد. این معمولاً \fB\-lc\fR و همچنین کتابخانه‌های سیستمی را
که معمولاً با آن همراه هستند و در صورت عدم وجود کتابخانهٔ C بی‌معنی می‌شوند (برای
مثال \fB\-lpthread\fR یا \&\fB\-lm\fR در برخی پیکربندی‌ها) از خط فرمان پیوند حذف
می‌کند. این گزینه برای هدف‌های bare\-board که در آن‌ها هیچ کتابخانهٔ C در دسترسی
نیست، در نظر گرفته شده است.
.IP \fB\-nostdlib\fR 4
.IX Item "-nostdlib"
.PD 0
.IP \fB\-\-no\-standard\-libraries\fR 4
.IX Item "--no-standard-libraries"
.PD
هنگام پیوندزدن، از فایل‌های راه‌انداز یا کتابخانه‌های استاندارد سیستم استفاده نکنید.
هیچ فایل راه‌اندازی و تنها کتابخانه‌هایی که مشخص می‌کنید به پیونددهنده ارسال
می‌شوند، و گزینه‌هایی که پیوند کتابخانه‌های سیستم را تعیین می‌کنند، مانند
\&\fB\-static\-libgcc\fR یا \fB\-shared\-libgcc\fR، نادیده گرفته می‌شوند.
.Sp
کامپایلر ممکن است فراخوانی‌هایی به \f(CW\*(C`memcmp\*(C'\fR، \f(CW\*(C`memset\*(C'\fR،
\&\f(CW\*(C`memcpy\*(C'\fR و \f(CW\*(C`memmove\*(C'\fR ایجاد کند. این مدخل‌ها معمولاً توسط
مدخل‌های موجود در libc برطرف می‌شوند. هنگامی که این گزینه مشخص شده است، این نقاط
ورودی باید از طریق مکانیسم دیگری تأمین شوند.
.Sp
یکی از کتابخانه‌های استانداردی که توسط \fB\-nostdlib\fR و \&\fB\-nodefaultlibs\fR
نادیده گرفته می‌شود، \fIlibgcc.a\fR است؛ کتابخانه‌ای از زیرروال‌های داخلی که GCC
برای غلبه بر کاستی‌های ماشین‌های خاص یا نیازهای ویژهٔ برخی زبان‌ها استفاده می‌کند.
.Sp
در بیشتر موارد، حتی زمانی که می‌خواهید از سایر کتابخانه‌های استاندارد اجتناب کنید،
به \fIlibgcc.a\fR نیاز دارید. به عبارت دیگر، هنگامی که \fB\-nostdlib\fR یا
\fB\-nodefaultlibs\fR را مشخص می‌کنید، معمولاً باید \fB\-lgcc\fR را نیز تعیین کنید.
این امر تضمین می‌کند که هیچ ارجاع حل‌نشده‌ای به زیرروال‌های کتابخانهٔ داخلی GCC
نداشته باشید. (نمونه‌ای از چنین زیرروال داخلی \f(CW\*(C`_\|_main\*(C'\fR است که
برای اطمینان از فراخوانی سازنده‌های C++ استفاده می‌شود.).IP \fB\-nostdlib++\fR 4
.IX Item "-nostdlib++"
به‌صورت ضمنی با کتابخانه‌های استاندارد C++ پیوند برقرار نمی‌کند.
.IP "\fB\-e\fR \fIentry\fR" 4
.IX Item "-e entry"
.PD 0
.IP \fB\-\-entry=\fR\fIentry\fR 4
.IX Item "--entry=entry"
.IP "\fB\-\-entry\fR \fIentry\fR" 4
.IX Item "--entry entry"
.PD
مشخص می‌کند که نقطهٔ ورود برنامه \fIentry\fR است. این آرگومان توسط
پیونددهنده تفسیر می‌شود؛ پیونددهندهٔ GNU یک نام نماد یا یک آدرس را
می‌پذیرد.
.IP \fB\-pie\fR 4
.IX Item "-pie"
.PD 0
.IP \fB\-\-pie\fR 4
.IX Item "--pie"
.PD
یک فایل اجرایی مستقل از موقعیت پیوندخورده به‌صورت پویا را روی مقصدهایی
که از آن پشتیبانی می‌کنند تولید می‌کند. برای دستیابی به نتایج قابل پیش‌بینی،
هنگام مشخص کردن این گزینهٔ پیونددهنده، باید همان مجموعه‌گزینه‌هایی که برای کامپایل
استفاده شده‌اند (\fB\-fpie\fR، \fB\-fPIE\fR یا زیرگزینه‌های مدل) را نیز مشخص کنید.
.IP \fB\-no\-pie\fR 4
.IX Item "-no-pie"
فایل اجرایی مستقل از موقعیت با پیوند پویا تولید نمی‌کند.
.IP \fB\-static\-pie\fR 4
.IX Item "-static-pie"
.PD 0
.IP \fB\-\-static\-pie\fR 4
.IX Item "--static-pie"
.PD
یک فایل اجرایی مستقل از موقعیت ایستا را روی مقصدهایی که از آن پشتیبانی می‌کنند
تولید می‌کند. یک فایل اجرایی مستقل از موقعیت ایستا مشابه یک فایل اجرایی
ایستا است، اما می‌تواند در هر آدرسی بدون نیاز به یک پیونددهندهٔ پویا بارگذاری
شود. برای دستیابی به نتایج قابل پیش‌بینی، هنگام مشخص کردن این گزینهٔ پیونددهنده،
باید همان مجموعه‌گزینه‌هایی که برای کامپایل استفاده شده‌اند (\fB\-fpie\fR،
\fB\-fPIE\fR یا زیرگزینه‌های مدل) را نیز مشخص کنید.
.IP \fB\-pthread\fR 4
.IX Item "-pthread"
با کتابخانهٔ ریسه‌های POSIX پیوند برقرار می‌کند. این گزینه در مقصدهای
GNU/Linux، بیشتر مشتقات یونیکس، و همچنین مقصدهای x86 Cygwin و MinGW
پشتیبانی می‌شود. در برخی مقصدها این گزینه پرچم‌هایی را نیز برای پیش‌پردازنده
تنظیم می‌کند، بنابراین باید به‌طور هماهنگ هم برای کامپایل و هم برای پیونددهی
استفاده شود.
.IP \fB\-r\fR 4
.IX Item "-r"
یک شیء با قابلیت جابه‌جایی را به عنوان خروجی تولید می‌کند. این عمل
به عنوان پیونددهی جزئی نیز شناخته می‌شود.
.IP \fB\-rdynamic\fR 4
.IX Item "-rdynamic"
پرچم \fB\-export\-dynamic\fR را در مقصدهایی که از آن پشتیبانی می‌کنند به
پیونددهندهٔ ELF ارسال می‌کند. این دستور به پیونددهنده اعلام می‌کند که تمام
نمادها، و نه فقط موارد استفاده‌شده را، به جدول نمادهای پویا اضافه کند. این گزینه
برای برخی موارد استفاده از \f(CW\*(C`dlopen\*(C'\fR یا جهت امکان‌پذیر ساختن
دریافت ردگیری معکوس فراخوانی‌ها (backtraces) از درون برنامه مورد نیاز است.
.IP \fB\-s\fR 4
.IX Item "-s"
تمام جدول نمادها و اطلاعات جابه‌جایی را از فایل اجرایی حذف می‌کند.
.IP \fB\-static\fR 4
.IX Item "-static"
.PD 0
.IP \fB\-\-static\fR 4
.IX Item "--static"
.PD
روی سیستم‌هایی که از پیوند پویا پشتیبانی می‌کنند، این گزینه بر \fB\-pie\fR
مقدم شده و از پیوند با کتابخانه‌های مشترک جلوگیری می‌کند. روی سایر سیستم‌ها،
این گزینه هیچ اثری ندارد.
.IP \fB\-shared\fR 4
.IX Item "-shared"
.PD 0
.IP \fB\-\-shared\fR 4
.IX Item "--shared"
.PD
یک شیء مشترک تولید می‌کند که پس از آن می‌تواند با اشیاء دیگر پیوند داده شود
تا یک فایل اجرایی تشکیل دهد. همهٔ سیستم‌ها از این گزینه پشتیبانی نمی‌کنند.
برای نتایج قابل پیش‌بینی، هنگام مشخص کردن این گزینهٔ پیونددهنده، باید همان
مجموعه‌گزینه‌هایی که برای کامپایل استفاده شده‌اند (\fB\-fpic\fR، \fB\-fPIC\fR
یا زیرگزینه‌های مدل) را نیز مشخص کنید.[1]
.IP \fB\-shared\-libgcc\fR 4
.IX Item "-shared-libgcc"
.PD 0
.IP \fB\-static\-libgcc\fR 4
.IX Item "-static-libgcc"
.PD
روی سیستم‌هایی که \fIlibgcc\fR را به عنوان یک کتابخانهٔ مشترک ارائه می‌دهند، این گزینه‌ها
به‌ترتیب استفاده از نسخهٔ مشترک یا ایستا را اجباری می‌کنند. اگر هنگام پیکربندی
کامپایلر هیچ نسخهٔ مشترکی از \fIlibgcc\fR ساخته نشده باشد، این گزینه‌ها هیچ
اثری نخواهند داشت.
.Sp
موقعیت‌های متعددی وجود دارد که در آن‌ها یک برنامه کاربردی باید به جای نسخهٔ
ایستا از \fIlibgcc\fR مشترک استفاده کند. رایج‌ترین مورد زمانی است که برنامه
می‌خواهد استثناها را در میان کتابخانه‌های مشترک مختلف پرتاب و دریافت کند. در
آن صورت، هر یک از کتابخانه‌ها و همچنین خود برنامه کاربردی باید از \fIlibgcc\fR
مشترک استفاده کنند.
.Sp
بنابراین، راه‌انداز G++ هر زمان که یک کتابخانهٔ مشترک یا یک فایل اجرایی اصلی
را می‌سازید، به‌طور خودکار \fB\-shared\-libgcc\fR را اضافه می‌کند، زیرا برنامه‌های
C++ معمولاً از استثناها استفاده می‌کنند و در نتیجه این کار مناسب است.
.Sp
اگر در عوض، از راه‌انداز GCC برای ساخت کتابخانه‌های مشترک استفاده کنید، ممکن است
متوجه شوید که آن‌ها همیشه با \fIlibgcc\fR مشترک پیوند داده نمی‌شوند. اگر GCC
در زمان پیکربندی خود تشخیص دهد که شما یک پیونددهندهٔ غیر گنو دارید، یا یک پیونددهندهٔ
گنو که از گزینهٔ \fB\-\-eh\-frame\-hdr\fR پشتیبانی نمی‌کند، به‌طور پیش‌فرض نسخهٔ
مشترک \fIlibgcc\fR را به کتابخانه‌های مشترک پیوند می‌دهد. در غیر این صورت، از
قابلیت‌های پیونددهنده بهره برده و پیوند با نسخهٔ مشترک \fIlibgcc\fR را بهینه‌سازی
و حذف می‌کند، و به‌طور پیش‌فرض با نسخهٔ ایستای libgcc پیوند برقرار می‌کند. این امر
اجازه می‌دهد تا استثناها در میان چنین کتابخانه‌های مشترکی بدون تحمیل هزینه‌های
جابه‌جایی در زمان بارگذاری کتابخانه، منتشر شوند.
.Sp
با این حال، اگر قرار باشد یک کتابخانه یا فایل اجرایی اصلی استثناها را پرتاب یا
دریافت کند، باید آن را با استفاده از راه‌انداز G++ یا با استفاده از گزینهٔ
\&\fB\-shared\-libgcc\fR پیوند دهید تا با نسخهٔ مشترک \&\fIlibgcc\fR پیوند بخورد.
.IP \fB\-static\-libasan\fR 4
.IX Item "-static-libasan"
هنگامی که گزینهٔ \fB\-fsanitize=address\fR برای پیوند دادن یک برنامه استفاده می‌شود،
راه‌انداز GCC به‌طور خودکار با \fBlibasan\fR پیوند برقرار می‌کند. اگر \&\fIlibasan\fR
به‌صورت یک کتابخانهٔ مشترک در دسترس باشد و گزینهٔ \fB\-static\fR استفاده نشود،
پیوند با نسخهٔ مشترک \&\fIlibasan\fR برقرار می‌شود. گزینهٔ \fB\-static\-libasan\fR
به راه‌انداز GCC دستور می‌دهد که \fIlibasan\fR را به‌صورت ایستا پیوند دهد، بدون
آنکه لزوماً کتابخانه‌های دیگر را به‌صورت ایستا پیوند بزند.
.IP \fB\-static\-libhwasan\fR 4
.IX Item "-static-libhwasan"
هنگامی که گزینهٔ \fB\-fsanitize=hwaddress\fR برای پیوند دادن یک برنامه استفاده می‌شود،
راه‌انداز GCC به‌طور خودکار با \fBlibhwasan\fR پیوند برقرار می‌کند. اگر \&\fIlibhwasan\fR
به‌صورت یک کتابخانهٔ مشترک در دسترس باشد و گزینهٔ \fB\-static\fR استفاده نشود،
پیوند با نسخهٔ مشترک \&\fIlibhwasan\fR برقرار می‌شود. گزینهٔ \fB\-static\-libhwasan\fR
به راه‌انداز GCC دستور می‌دهد که \fIlibhwasan\fR را به‌صورت ایستا پیوند دهد، بدون
آنکه لزوماً کتابخانه‌های دیگر را به‌صورت ایستا پیوند بزند.
.IP \fB\-static\-liblsan\fR 4
.IX Item "-static-liblsan"
هنگامی که گزینهٔ \fB\-fsanitize=leak\fR برای پیوند دادن یک برنامه استفاده می‌شود،
راه‌انداز GCC به‌طور خودکار با \fBliblsan\fR پیوند برقرار می‌کند. اگر \&\fIliblsan\fR
به‌صورت یک کتابخانهٔ مشترک در دسترس باشد و گزینهٔ \fB\-static\fR استفاده نشود،
پیوند با نسخهٔ مشترک \&\fIliblsan\fR برقرار می‌شود. گزینهٔ \fB\-static\-liblsan\fR
به راه‌انداز GCC دستور می‌دهد که \fIliblsan\fR را به‌صورت ایستا پیوند دهد، بدون
آنکه لزوماً کتابخانه‌های دیگر را به‌صورت ایستا پیوند بزند.
.IP \fB\-static\-libtsan\fR 4
.IX Item "-static-libtsan"
هنگامی که گزینهٔ \fB\-fsanitize=thread\fR برای پیوند دادن یک برنامه استفاده می‌شود،
راه‌انداز GCC به‌طور خودکار با \fBlibtsan\fR پیوند برقرار می‌کند. اگر \&\fIlibtsan\fR
به‌صورت یک کتابخانهٔ مشترک در دسترس باشد و گزینهٔ \fB\-static\fR استفاده نشود،
پیوند با نسخهٔ مشترک \&\fIlibtsan\fR برقرار می‌شود. گزینهٔ \fB\-static\-libtsan\fR
به راه‌انداز GCC دستور می‌دهد که \fIlibtsan\fR را به‌صورت ایستا پیوند دهد، بدون
آنکه لزوماً کتابخانه‌های دیگر را به‌صورت ایستا پیوند بزند.
.IP \fB\-static\-libubsan\fR 4
.IX Item "-static-libubsan"
هنگامی که گزینهٔ \fB\-fsanitize=undefined\fR برای پیوند دادن یک برنامه استفاده می‌شود،
راه‌انداز GCC به‌طور خودکار با \fBlibubsan\fR پیوند برقرار می‌کند. اگر \&\fIlibubsan\fR
به‌صورت یک کتابخانهٔ مشترک در دسترس باشد و گزینهٔ \fB\-static\fR استفاده نشود،
پیوند با نسخهٔ مشترک \&\fIlibubsan\fR برقرار می‌شود. گزینهٔ \fB\-static\-libubsan\fR
به راه‌انداز GCC دستور می‌دهد که \fIlibubsan\fR را به‌صورت ایستا پیوند دهد، بدون
آنکه لزوماً کتابخانه‌های دیگر را به‌صورت ایستا پیوند بزند.
.IP \fB\-static\-libstdc++\fR 4
.IX Item "-static-libstdc++"
هنگامی که از برنامهٔ \fBg++\fR برای پیوند یک برنامهٔ C++ استفاده می‌شود، معمولاً
به‌طور خودکار با \fBlibstdc++\fR پیوند برقرار می‌کند. اگر \&\fIlibstdc++\fR
به‌صورت یک کتابخانهٔ مشترک در دسترس باشد و گزینهٔ \&\fB\-static\fR استفاده نشود،
پیوند با نسخهٔ مشترک \fIlibstdc++\fR انجام می‌شود. این حالت معمولاً مناسب است. با
این وجود، گاهی اوقات ثابت نگه‌داشتن نسخهٔ \fIlibstdc++\fR مورد استفاده توسط برنامه
بدون نیاز به انجام یک پیوند کاملاً ایستا مفید است. گزینهٔ \&\fB\-static\-libstdc++\fR
به راه‌انداز \fBg++\fR دستور می‌دهد که \fIlibstdc++\fR را به‌صورت ایستا پیوند دهد،
بدون آنکه لزوماً کتابخانه‌های دیگر را به‌صورت ایستا پیوند بزند.
.IP \fB\-symbolic\fR 4
.IX Item "-symbolic"
.PD 0
.IP \fB\-\-symbolic\fR 4
.IX Item "--symbolic"
.PD
هنگام ساخت یک شیء مشترک، ارجاعات را به نمادهای سراسری پیوند می‌دهد (bind). دربارهٔ
هرگونه ارجاع حل‌نشده هشدار می‌دهد (مگر اینکه توسط گزینهٔ ویرایشگر پیوند
\fB\-Xlinker \-z \-Xlinker defs\fR لغو شده باشد). تنها تعداد کمی از سیستم‌ها از این
گزینه پشتیبانی می‌کنند..IP "\fB\-T\fR \fIscript\fR" 4
.IX Item "-T script"
استفاده از \fIscript\fR به‌عنوان اسکریپت پیونددهنده (linker script). این گزینه توسط بیشتر سامانه‌هایی که از پیونددهندهٔ GNU استفاده می‌کنند پشتیبانی می‌شود. در برخی مقاصد، مانند مقاصد bare\-board بدون سیستم‌عامل، گزینهٔ \fB\-T\fR ممکن است هنگام پیوند دادن برای جلوگیری از ارجاع به نمادهای تعریف‌نشده الزامی باشد.
.IP "\fB\-Xlinker\fR \fIoption\fR" 4
.IX Item "-Xlinker option"
ارسال \fIoption\fR به‌عنوان یک گزینه به پیونددهنده. می‌توانید از این گزینه برای فراهم کردن گزینه‌های پیونددهندهٔ مختص سامانه که برای GCC ناشناخته هستند استفاده کنید.
.Sp
اگر می‌خواهید گزینه‌ای را ارسال کنید که آرگومان جداگانه‌ای می‌گیرد، باید از \&\fB\-Xlinker\fR دو بار استفاده کنید، یک بار برای گزینه و یک بار برای آرگومان.
برای مثال، برای ارسال \fB\-assert definitions\fR، باید بنویسید:
\&\fB\-Xlinker \-assert \-Xlinker definitions\fR. نوشتن \&\fB\-Xlinker "\-assert definitions"\fR کار نخواهد کرد، زیرا کل رشته را به‌عنوان یک آرگومان واحد ارسال می‌کند، که مورد انتظار پیونددهنده نیست.
.Sp
هنگام استفاده از پیونددهندهٔ GNU، معمولاً راحت‌تر است که آرگومان‌ها را با استفاده از نحو \fIoption\fR\fB=\fR\fIvalue\fR به گزینه‌های پیونددهنده ارسال کنید تا به‌صورت آرگومان‌های جداگانه. برای مثال، می‌توانید به جای \&\fB\-Xlinker \-Map \-Xlinker output.map\fR، مقدار \&\fB\-Xlinker \-Map=output.map\fR را مشخص کنید. سایر پیونددهنده‌ها ممکن است از این نحو برای گزینه‌های خط فرمان پشتیبانی نکنند.
.IP \fB\-Wl,\fR\fIoption\fR 4
.IX Item "-Wl,option"
.PD 0
.IP \fB\-\-for\-linker=\fR\fIoption\fR 4
.IX Item "--for-linker=option"
.IP "\fB\-\-for\-linker\fR \fIoption\fR" 4
.IX Item "--for-linker option"
.PD
ارسال \fIoption\fR به‌عنوان یک گزینه به پیونددهنده. اگر \fIoption\fR حاوی ویرگول باشد، در محل ویرگول‌ها به چندین گزینه تقسیم می‌شود. می‌توانید از این نحو برای ارسال یک آرگومان به گزینه استفاده کنید.
برای مثال، \fB\-Wl,\-Map,output.map\fR گزینهٔ \fB\-Map output.map\fR را به پیونددهنده ارسال می‌کند. هنگام استفاده از پیونددهندهٔ GNU، می‌توانید با \&\fB\-Wl,\-Map=output.map\fR نیز به همین نتیجه برسید.
.IP "\fB\-u\fR \fIsymbol\fR" 4
.IX Item "-u symbol"
.PD 0
.IP \fB\-\-force\-link=\fR\fIsymbol\fR 4
.IX Item "--force-link=symbol"
.IP "\fB\-\-force\-link\fR \fIsymbol\fR" 4
.IX Item "--force-link symbol"
.PD
وانمود می‌کند که نماد \fIsymbol\fR تعریف‌نشده است، تا پیونددهیِ ماژول‌های کتابخانه برای تعریف آن تحمیل شود. می‌توانید از \fB\-u\fR چندین بار با نمادهای مختلف برای تحمیل بارگذاری ماژول‌های کتابخانهٔ اضافی استفاده کنید.
.IP \fB\-Tbss=\fR\fIaddr\fR 4
.IX Item "-Tbss=addr"
.PD 0
.IP \fB\-Tdata=\fR\fIaddr\fR 4
.IX Item "-Tdata=addr"
.IP \fB\-Ttext=\fR\fIaddr\fR 4
.IX Item "-Ttext=addr"
.IP \fB\-N\fR 4
.IX Item "-N"
.IP \fB\-n\fR 4
.IX Item "-n"
.IP \fB\-t\fR 4
.IX Item "-t"
.IP \fB\-Z\fR 4
.IX Item "-Z"
.IP "\fB\-z\fR \fIkeyword\fR" 4
.IX Item "-z keyword"
.PD
این گزینه‌ها بدون تفسیر توسط GCC به پیونددهنده منتقل می‌شوند. برای دانستن معانی این گزینه‌ها به مستندات پیونددهندهٔ خود مراجعه کنید.
.SS "گزینه‌های جستجوی دایرکتوری (Options for Directory Search)"
.IX Subsection "Options for Directory Search"
این گزینه‌ها دایرکتوری‌هایی را برای جستجوی فایل‌های سرآیند (header files)، کتابخانه‌ها و بخش‌هایی از کامپایلر مشخص می‌کنند:
.IP "\fB\-I\fR \fIdir\fR" 4
.IX Item "-I dir"
.PD 0
.IP "\fB\-iquote\fR \fIdir\fR" 4
.IX Item "-iquote dir"
.IP "\fB\-isystem\fR \fIdir\fR" 4
.IX Item "-isystem dir"
.IP "\fB\-idirafter\fR \fIdir\fR" 4
.IX Item "-idirafter dir"
.IP \fB\-\-include\-directory\-after=\fR\fIdir\fR 4
.IX Item "--include-directory-after=dir"
.IP "\fB\-\-include\-directory\-after\fR \fIdir\fR" 4
.IX Item "--include-directory-after dir"
.IP \fB\-\-include\-directory=\fR\fIdir\fR 4
.IX Item "--include-directory=dir"
.IP "\fB\-\-include\-directory\fR \fIdir\fR" 4
.IX Item "--include-directory dir"
.PD
افزودن دایرکتوری \fIdir\fR به فهرست دایرکتوری‌هایی که در طول پیش‌پردازش برای فایل‌های سرآیند جستجو می‌شوند. \fB\-\-include\-directory\fR یک نام مستعار برای \fB\-I\fR است، در حالی که \fB\-\-include\-directory\-after\fR یک نام مستعار برای \fB\-idirafter\fR است.
اگر \fIdir\fR با \fB=\fR یا \f(CW$SYSROOT\fR آغاز شود، آنگاه \fB=\fR یا \f(CW$SYSROOT\fR با پیشوند sysroot جایگزین می‌شود؛ به \&\fB\-\-sysroot\fR و \fB\-isysroot\fR مراجعه کنید.
.Sp
دایرکتوری‌های مشخص‌شده با \fB\-iquote\fR تنها برای شکل نقل‌قولیِ دستورالعمل، یعنی \f(CW\*(C`#include\ "\fR\f(CIfile\fR\f(CW"\*(C'\fR اعمال می‌شوند.
دایرکتوری‌های مشخص‌شده با \fB\-I\fR، \fB\-isystem\fR یا \fB\-idirafter\fR هم برای جستجوی دستورالعمل‌های
\&\f(CW\*(C`#include\ "\fR\f(CIfile\fR\f(CW"\*(C'\fR و هم
\&\f(CW\*(C`#include\ <\fR\f(CIfile\fR\f(CW>\*(C'\fR اعمال می‌شوند.
.Sp
می‌توانید هر تعداد یا ترکیبی از این گزینه‌ها را در خط فرمان برای جستجوی فایل‌های سرآیند در چندین دایرکتوری مشخص کنید.
ترتیب جستجو به شرح زیر است:
.RS 4
.IP 1. 4
.IX Item "1."
برای شکل نقل‌قولیِ دستورالعمل include، ابتدا دایرکتوری فایل فعلی جستجو می‌شود.
.IP 2. 4
.IX Item "2."
برای شکل نقل‌قولیِ دستورالعمل include، دایرکتوری‌های مشخص‌شده با گزینه‌های \fB\-iquote\fR به ترتیب چپ به راست، همان‌گونه که در خط فرمان ظاهر شده‌اند، جستجو می‌شوند.
.IP 3. 4
.IX Item "3."
دایرکتوری‌های مشخص‌شده با گزینه‌های \fB\-I\fR به ترتیب از چپ به راست پیمایش می‌شوند.
.IP 4. 4
.IX Item "4."
دایرکتوری‌های مشخص‌شده با گزینه‌های \fB\-isystem\fR به ترتیب از چپ به راست پیمایش می‌شوند.
.IP 5. 4
.IX Item "5."
دایرکتوری‌های استاندارد سامانه پیمایش می‌شوند.
.IP 6. 4
.IX Item "6."
دایرکتوری‌های مشخص‌شده با گزینه‌های \fB\-idirafter\fR به ترتیب از چپ به راست پیمایش می‌شوند.
.RE
.RS 4
.Sp
می‌توانید از \fB\-I\fR برای رونویسی یک فایل سرآیند سامانه و جایگزین کردن نسخهٔ خود استفاده کنید، زیرا این دایرکتوری‌ها پیش از دایرکتوری‌های استاندارد فایل‌های سرآیند سامانه جستجو می‌شوند.
با این حال، نباید از این گزینه برای افزودن دایرکتوری‌های حاوی فایل‌های سرآیند سامانه ارائه‌شده توسط سازنده استفاده کنید؛ برای این منظور از \fB\-isystem\fR استفاده نمایید.
.Sp
گزینه‌های \fB\-isystem\fR و \fB\-idirafter\fR همچنین دایرکتوری را به‌عنوان یک دایرکتوری سامانه علامت‌گذاری می‌کنند تا همان رفتار ویژه‌ای که برای دایرکتوری‌های استاندارد سامانه اعمال می‌شود، دربارهٔ آن نیز اعمال شود.
.Sp
اگر یک دایرکتوری استاندارد include سامانه، یا دایرکتوری مشخص‌شده با \&\fB\-isystem\fR، با \fB\-I\fR نیز مشخص شده باشد، گزینهٔ \fB\-I\fR نادیده گرفته می‌شود. دایرکتوری همچنان جستجو می‌شود اما به‌عنوان یک دایرکتوری سامانه در جایگاه معمول خود در زنجیرهٔ include سامانه.
این کار برای اطمینان از این است که سازوکار GCC برای اصلاح سرآیندهای معیوب سامانه و ترتیب مربوط به دستورالعمل \f(CW\*(C`#include_next\*(C'\fR سهواً تغییر نکند.
اگر واقعاً نیاز به تغییر ترتیب جستجوی دایرکتوری‌های سامانه دارید، از گزینه‌های \fB\-nostdinc\fR و/یا \fB\-isystem\fR استفاده کنید.
.RE
.IP \fB\-I\-\fR 4
.IX Item "-I-"
.PD 0
.IP \fB\-\-include\-barrier\fR 4
.IX Item "--include-barrier"
.PD
تفکیک مسیر include.
این گزینه منسوخ شده است. لطفاً برای دایرکتوری‌های \&\fB\-I\fR پیش از \fB\-I\-\fR به‌جای آن از \fB\-iquote\fR استفاده کنید و گزینهٔ \fB\-I\-\fR را حذف نمایید.
.Sp
هر دایرکتوریِ مشخص‌شده با گزینه‌های \fB\-I\fR پیش از \fB\-I\-\fR تنها برای سرآیندهایی جستجو می‌شود که با \&\f(CW\*(C`#include\ "\fR\f(CIfile\fR\f(CW"\*(C'\fR درخواست شده‌اند؛ آن‌ها برای \&\f(CW\*(C`#include\ <\fR\f(CIfile\fR\f(CW>\*(C'\fR جستجو نخواهند شد. اگر دایرکتوری‌های بیشتری با گزینه‌های \fB\-I\fR پس از \fB\-I\-\fR مشخص شوند، آن دایرکتوری‌ها برای همهٔ دستورالعمل‌های \fB#include\fR جستجو می‌شوند.
.Sp
علاوه بر این، \fB\-I\-\fR از استفاده از دایرکتوریِ فایل فعلی به‌عنوان نخستین دایرکتوری جستجو برای \f(CW\*(C`#include\ "\fR\f(CIfile\fR\f(CW"\*(C'\fR جلوگیری می‌کند. هیچ راهی برای باطل کردن این اثر \fB\-I\-\fR وجود ندارد.
.IP "\fB\-iprefix\fR \fIprefix\fR" 4
.IX Item "-iprefix prefix".PD 0
.IP \fB\-\-include\-prefix=\fR\fIprefix\fR 4
.IX Item "--include-prefix=prefix"
.IP "\fB\-\-include\-prefix\fR \fIprefix\fR" 4
.IX Item "--include-prefix prefix"
.PD
مقدار \fIprefix\fR را به‌عنوان پیشوند برای گزینه‌های بعدی \fB\-iwithprefix\fR
تعیین می‌کند. اگر پیشوند نمایانگر یک دایرکتوری است، باید اسلش
پایانی \fB/\fR را نیز بگنجانید.
.IP "\fB\-iwithprefix\fR \fIdir\fR" 4
.IX Item "-iwithprefix dir"
.PD 0
.IP "\fB\-iwithprefixbefore\fR \fIdir\fR" 4
.IX Item "-iwithprefixbefore dir"
.IP \fB\-\-include\-with\-prefix=\fR\fIprefix\fR 4
.IX Item "--include-with-prefix=prefix"
.IP "\fB\-\-include\-with\-prefix\fR \fIprefix\fR" 4
.IX Item "--include-with-prefix prefix"
.IP \fB\-\-include\-with\-prefix\-after=\fR\fIprefix\fR 4
.IX Item "--include-with-prefix-after=prefix"
.IP "\fB\-\-include\-with\-prefix\-after\fR \fIprefix\fR" 4
.IX Item "--include-with-prefix-after prefix"
.IP \fB\-\-include\-with\-prefix\-before=\fR\fIprefix\fR 4
.IX Item "--include-with-prefix-before=prefix"
.IP "\fB\-\-include\-with\-prefix\-before\fR \fIprefix\fR" 4
.IX Item "--include-with-prefix-before prefix"
.PD
پوشهٔ \fIdir\fR را به پیشوندی که پیش‌تر با
\&\fB\-iprefix\fR مشخص شده اضافه می‌کند و دایرکتوری حاصل را به مسیر
جستجوی include می‌افزاید. \fB\-iwithprefixbefore\fR آن را در همان جایگاهی
قرار می‌دهد که \fB\-I\fR قرار می‌دهد؛ \fB\-iwithprefix\fR آن را جایی می‌گذارد
که \fB\-idirafter\fR قرار می‌دهد.
.Sp
گزینه‌های \&\fB\-\-include\-with\-prefix\fR و \fB\-\-include\-with\-prefix\-after\fR هر
دو نام‌های مستعار برای \fB\-iwithprefix\fR هستند، در حالی که
\&\fB\-\-include\-with\-prefix\-before\fR نام مستعاری برای
\&\fB\-iwithprefixbefore\fR است.
.IP "\fB\-isysroot\fR \fIdir\fR" 4
.IX Item "-isysroot dir"
این گزینه مشابه گزینهٔ \fB\-\-sysroot\fR است، اما فقط بر فایل‌های
سرآیند اعمال می‌شود (به‌جز در مقصدهای Darwin که در آن‌ها هم بر فایل‌های سرآیند
و هم بر کتابخانه‌ها اعمال می‌شود). برای اطلاعات بیشتر گزینهٔ
\fB\-\-sysroot\fR را ببینید.
.IP "\fB\-imultilib\fR \fIdir\fR" 4
.IX Item "-imultilib dir"
از \fIdir\fR به‌عنوان زیردایرکتوریِ پوشهٔ حاوی سرآیندهای C++ ویژهٔ مقصد
استفاده می‌کند.
.IP "\fB\-imultiarch\fR \fIdir\fR" 4
.IX Item "-imultiarch dir"
از \fIdir\fR به‌عنوان زیردایرکتوریِ پوشهٔ حاوی سرآیندهای C++ ویژهٔ
معماری استفاده می‌کند.
.IP \fB\-nostdinc\fR 4
.IX Item "-nostdinc"
.PD 0
.IP \fB\-\-no\-standard\-includes\fR 4
.IX Item "--no-standard-includes"
.PD
دایرکتوری‌های استاندارد سیستم را برای فایل‌های سرآیند جستجو نمی‌کند.
تنها دایرکتوری‌هایی جستجو می‌شوند که به‌طور صریح با گزینه‌های \fB\-I\fR،
\&\fB\-iquote\fR، \fB\-isystem\fR و/یا \fB\-idirafter\fR
مشخص شده‌اند (و همچنین دایرکتوری فایل جاری، در صورت لزوم).
.IP \fB\-nostdinc++\fR 4
.IX Item "-nostdinc++"
فایل‌های سرآیند را در دایرکتوری‌های استاندارد ویژهٔ C++ جستجو نمی‌کند،
اما سایر دایرکتوری‌های استاندارد را همچنان جستجو می‌کند. (این گزینه
هنگام ساخت کتابخانهٔ C++ استفاده می‌شود.)
.IP \fB\-\-embed\-dir=\fR\fIdir\fR 4
.IX Item "--embed-dir=dir"
.PD 0
.IP \fB\-\-embed\-directory=\fR\fIdir\fR 4
.IX Item "--embed-directory=dir"
.IP "\fB\-\-embed\-directory\fR \fIdir\fR" 4
.IX Item "--embed-directory dir"
.PD
دایرکتوری \fIdir\fR را به فهرست دایرکتوری‌های مورد جستجو برای دستور
پیش‌پردازندهٔ \&\f(CW\*(C`#embed\*(C'\fR یا ماکروی \f(CW\*(C`_\|_has_embed\*(C'\fR اضافه می‌کند.
هیچ دایرکتوری پیش‌فرضی برای \f(CW\*(C`#embed\*(C'\fR وجود ندارد.
.Sp
اگر \fIdir\fR با \fB=\fR یا \f(CW$SYSROOT\fR آغاز شود، آنگاه \fB=\fR
یا \f(CW$SYSROOT\fR با پیشوند sysroot جایگزین می‌شود؛ به
\&\fB\-\-sysroot\fR و \fB\-isysroot\fR مراجعه کنید.
.IP \fB\-iplugindir=\fR\fIdir\fR 4
.IX Item "-iplugindir=dir"
دایرکتوری مورد جستجو برای پلاگین‌هایی را مشخص می‌کند که به جای
\&\fB\-fplugin=\fR\fIpath\fR\fB/\fR\fIname\fR\fB.so\fR با \fB\-fplugin=\fR\fIname\fR
ارسال شده‌اند. این گزینه برای استفاده توسط کاربر در نظر گرفته نشده، بلکه
تنها توسط درایور کامپایلر ارسال می‌شود.
.IP \fB\-L\fR\fIdir\fR 4
.IX Item "-Ldir"
.PD 0
.IP \fB\-\-library\-directory=\fR\fIdir\fR 4
.IX Item "--library-directory=dir"
.IP "\fB\-\-library\-directory\fR \fIdir\fR" 4
.IX Item "--library-directory dir"
.PD
دایرکتوری \fIdir\fR را به فهرست دایرکتوری‌های مورد جستجو برای
\fB\-l\fR می‌افزاید.
.IP \fB\-B\fR\fIprefix\fR 4
.IX Item "-Bprefix"
.PD 0
.IP \fB\-\-prefix=\fR\fIprefix\fR 4
.IX Item "--prefix=prefix"
.IP "\fB\-\-prefix\fR \fIprefix\fR" 4
.IX Item "--prefix prefix"
.PD
این گزینه مشخص می‌کند فایل‌های اجرایی، کتابخانه‌ها، فایل‌های سرآیند (include)
و فایل‌های دادهٔ خود کامپایلر در کجا یافت شوند.
.Sp
برنامهٔ درایور کامپایلر یک یا چند زیربرنامه از قبیل
\&\fBcpp\fR، \fBcc1\fR، \fBas\fR و \fBld\fR را اجرا می‌کند. این برنامه برای هر
برنامه‌ای که قصد اجرای آن را دارد، \&\fIprefix\fR را به‌عنوان پیشوند، هم همراه
با \fImachine\fR\fB/\fR\fIversion\fR\fB/\fR و هم بدون آن، برای ماشین مقصد و نسخهٔ
کامپایلر متناظر امتحان می‌کند.
.Sp
برای هر زیربرنامه‌ای که باید اجرا شود، درایور کامپایلر ابتدا پیشوند
\&\fB\-B\fR (در صورت وجود) را امتحان می‌کند. اگر آن نام پیدا نشود، یا اگر \fB\-B\fR
مشخص نشده باشد، درایور دو پیشوند استاندارد
\&\fI/usr/lib/gcc/\fR و \fI/usr/local/lib/gcc/\fR را امتحان می‌کند. اگر هیچ‌کدام
از آن‌ها منجر به فایلی که پیدا شود نگردد، نامِ دست‌نخوردهٔ برنامه با
استفاده از دایرکتوری‌های مشخص‌شده در متغیر محیطی \&\fBPATH\fR شما جستجو می‌شود.
.Sp
کامپایلر بررسی می‌کند که آیا مسیر ارائه‌شده توسط \fB\-B\fR به یک دایرکتوری
اشاره دارد یا خیر، و در صورت نیاز نویسهٔ جداکنندهٔ دایرکتوری را به
انتهای مسیر می‌افزاید.
.Sp
پیشوندهای \&\fB\-B\fR که عملاً نام دایرکتوری را تعیین می‌کنند، برای کتابخانه‌ها
در پیونددهنده (linker) نیز اعمال می‌شوند، زیرا کامپایلر این گزینه‌ها را به گزینه‌های
\fB\-L\fR برای پیونددهنده ترجمه می‌کند. آن‌ها همچنین برای فایل‌های include
در پیش‌پردازنده نیز اعمال می‌شوند، زیرا کامپایلر این گزینه‌ها را به گزینه‌های
\fB\-isystem\fR برای پیش‌پردازنده ترجمه می‌کند. در این حالت،
کامپایلر \fBinclude\fR را به انتهای پیشوند می‌افزاید.
.Sp
فایل پشتیبان زمان اجرای \fIlibgcc.a\fR نیز در صورت نیاز می‌تواند با استفاده از
پیشوند \fB\-B\fR جستجو شود. اگر در آنجا یافت نشود، تنها دو پیشوند
استاندارد فوق امتحان می‌شوند و بس. اگر فایل با این روش‌ها پیدا نشود،
از فرایند پیوند کنار گذاشته می‌شود.
.Sp
راه دیگر برای تعیین پیشوندی شبیه به پیشوند \fB\-B\fR، استفاده از
متغیر محیطی \fBGCC_EXEC_PREFIX\fR است.
.Sp
به‌عنوان یک ترفند ویژه، اگر مسیر مشخص‌شده با \fB\-B\fR به‌صورت
\&\fI[dir/]stageN/\fR باشد که در آن \fIN\fR عددی بین 0 تا
9 است، با \fI[dir/]include\fR جایگزین می‌شود. این سازوکار برای کمک
به خودراه‌اندازی (bootstrapping) کامپایلر است.
.IP \fB\-no\-canonical\-prefixes\fR 4
.IX Item "-no-canonical-prefixes"
.PD 0
.IP \fB\-\-no\-canonical\-prefixes\fR 4
.IX Item "--no-canonical-prefixes"
.PD
هنگام ایجاد یک پیشوند نسبی، پیوندهای نمادین را بسط نده،
ارجاعات به \fB/../\fR یا \fB/./\fR را حل‌وفصل نکن و مسیر را به
مسیر مطلق تبدیل نکن.
.IP \fB\-\-sysroot=\fR\fIdir\fR 4
.IX Item "--sysroot=dir"
.PD 0
.IP "\fB\-\-sysroot\fR \fIdir\fR" 4
.IX Item "--sysroot dir"
.PD
از \fIdir\fR به‌عنوان دایرکتوری ریشهٔ منطقی برای فایل‌های سرآیند و کتابخانه‌ها استفاده می‌کند.
برای نمونه، اگر کامپایلر در حالت عادی برای سرآیندها در
\&\fI/usr/include\fR و برای کتابخانه‌ها در \fI/usr/lib\fR جستجو می‌کند،
در عوض \&\fIdir/usr/include\fR و \fIdir/usr/lib\fR را جستجو خواهد کرد.
.Sp
اگر هم از این گزینه و هم از گزینهٔ \fB\-isysroot\fR استفاده کنید،
گزینهٔ \fB\-\-sysroot\fR بر کتابخانه‌ها اعمال می‌شود، اما
گزینهٔ \&\fB\-isysroot\fR بر فایل‌های سرآیند اعمال خواهد شد.
.Sp
پیونددهندهٔ گنو (از نسخهٔ 2.16 به بعد) پشتیبانی لازم از این گزینه را دارد.
اگر پیونددهندهٔ شما از این گزینه پشتیبانی نکند، جنبهٔ فایل سرآیندِ
\fB\-\-sysroot\fR همچنان کار می‌کند، اما جنبهٔ کتابخانه‌ای آن کار نخواهد کرد.
.IP \fB\-\-no\-sysroot\-suffix\fR 4
.IX Item "--no-sysroot-suffix"
برای برخی از مقصدهای کامپایل، بسته به سایر گزینه‌های استفاده‌شده، پسوندی به
دایرکتوری ریشهٔ مشخص‌شده با \fB\-\-sysroot\fR افزوده می‌شود، به گونه‌ای که
ممکن است سرآیندها برای نمونه به‌جای \&\fIdir/usr/include\fR
در \&\fIdir/suffix/usr/include\fR یافت شوند. این گزینه افزودن
چنین پسوندی را غیرفعال می‌کند..SS "گزینه‌های مربوط به قراردادهای تولید کد (Options for Code Generation Conventions)"
.IX Subsection "Options for Code Generation Conventions"
این گزینه‌های مستقل از ماشین، قراردادهای واسط مورد استفاده در تولید کد را کنترل می‌کنند.
.PP
بیشتر آن‌ها هم شکل مثبت و هم منفی دارند؛ شکل منفی \fB\-ffoo\fR به‌صورت \fB\-fno\-foo\fR است. در جدول زیر، تنها یکی از شکل‌ها فهرست شده است\-\-\-شکلی که پیش‌فرض نیست. شما می‌توانید با حذف یا افزودن \fBno\-\fR به شکل دیگر برسید.
.IP \fB\-fstack\-reuse=\fR\fIreuse\-level\fR 4
.IX Item "-fstack-reuse=reuse-level"
این گزینه استفادهٔ مجدد از فضای پشته را برای متغیرهای محلی/خودکار (local/auto) تعریف‌شده توسط کاربر و متغیرهای موقت تولیدشده توسط کامپایلر کنترل می‌کند. مقدار \fIreuse_level\fR می‌تواند \fBall\fR، \&\fBnamed_vars\fR یا \fBnone\fR باشد. مقدار \fBall\fR استفادهٔ مجدد از پشته را برای تمام متغیرهای محلی و متغیرهای موقت فعال می‌کند، \fBnamed_vars\fR استفادهٔ مجدد را تنها برای متغیرهای محلیِ نام‌دارِ تعریف‌شده توسط کاربر فعال می‌سازد، و \fBnone\fR استفادهٔ مجدد از پشته را به‌طور کامل غیرفعال می‌کند. مقدار پیش‌فرض \fBall\fR است. این گزینه زمانی لازم است که برنامه، طول عمر یک متغیر محلی در حوزه (scoped) یا یک متغیر موقت تولیدشده توسط کامپایلر را فراتر از نقطهٔ پایانِ تعریف‌شده توسط زبان گسترش دهد. هنگامی که طول عمر یک متغیر به پایان می‌رسد، و در صورتی که آن متغیر در حافظه باشد، کامپایلرِ بهینه‌ساز این آزادی عمل را دارد که فضای پشتهٔ آن را برای سایر متغیرهای موقت یا متغیرهای محلی که محدودهٔ حیات (live range) آن‌ها با آن هم‌پوشانی ندارد، مجدداً استفاده کند. کدهای قدیمی (legacy) که طول عمر متغیرهای محلی را گسترش می‌دهند، احتمالاً با بهینه‌سازی استفادهٔ مجدد از پشته دچار شکست خواهند شد.
.Sp
برای مثال:
.Sp
.Vb 3
\&           int *p;
\&           {
\&             int local1;
\&        
\&             p = &local1;
\&             local1 = 10;
\&             ....
\&           }
\&           {
\&              int local2;
\&              local2 = 20;
\&              ...
\&           }
\&        
\&           if (*p == 10)  // out of scope use of local1
\&             {
\&        
\&             }
.Ve
.Sp
مثالی دیگر:
.Sp
.Vb 6
\&           struct A
\&           {
\&               A(int k) : i(k), j(k) { }
\&               int i;
\&               int j;
\&           };
\&        
\&           A *ap;
\&        
\&           void foo(const A& ar)
\&           {
\&              ap = &ar;
\&           }
\&        
\&           void bar()
\&           {
\&              foo(A(10)); // temp object\*(Aqs lifetime ends when foo returns
\&        
\&              {
\&                A a(20);
\&                ....
\&              }
\&              ap\->i+= 10;  // ap references out of scope temp whose space
\&                           // is reused with a. What is the value of ap\->i?
\&           }
.Ve
.Sp
طول عمر یک متغیر موقت تولیدشده توسط کامپایلر به‌خوبی توسط استاندارد ++C تعریف شده است. هنگامی که طول عمر یک متغیر موقت پایان می‌یابد، در صورتی که آن متغیر در حافظه باشد، کامپایلر بهینه‌ساز این آزادی عمل را دارد که فضای پشتهٔ آن را با متغیرهای موقت دیگر یا متغیرهای محلی که محدودهٔ حیاتشان با آن هم‌پوشانی ندارد دوباره استفاده کند. با این حال، برخی از کدهای قدیمی به رفتار کامپایلرهای قدیمی‌تر وابسته هستند که در آن‌ها فضای پشتهٔ متغیرهای موقت مجدداً استفاده نمی‌شد؛ بنابراین استفادهٔ مجدد تهاجمی از پشته می‌تواند منجر به خطاهای زمان اجرا شود. این گزینه برای کنترل بهینه‌سازی استفادهٔ مجدد از پشته برای متغیرهای موقت به کار می‌رود.
.IP \fB\-ftrapv\fR 4
.IX Item "-ftrapv"
این گزینه برای سرریز علامت‌دار (signed overflow) در عملیات‌های جمع، تفریق و ضرب تله (trap) ایجاد می‌کند.
گزینه‌های \fB\-ftrapv\fR و \fB\-fwrapv\fR یکدیگر را لغو (override) می‌کنند؛ بنابراین استفاده از \&\fB\-ftrapv\fR \fB\-fwrapv\fR در خط فرمان باعث مؤثر شدن \&\fB\-fwrapv\fR می‌شود. توجه داشته باشید که تنها گزینه‌های فعال لغو می‌شوند، بنابراین استفاده از \fB\-ftrapv\fR \fB\-fwrapv\fR \fB\-fno\-wrapv\fR در خط فرمان موجب مؤثر شدن \fB\-ftrapv\fR خواهد شد.
.IP \fB\-fwrapv\fR 4
.IX Item "-fwrapv"
این گزینه به کامپایلر دستور می‌دهد فرض کند سرریز محاسباتی علامت‌دار در جمع، تفریق و ضرب با استفاده از نمایش متمم دو (two\(aqs\-complement) بازچرخش (wrap around) می‌کند. این پرچم برخی از بهینه‌سازی‌ها را فعال و برخی دیگر را غیرفعال می‌سازد.
گزینه‌های \fB\-ftrapv\fR و \fB\-fwrapv\fR یکدیگر را لغو می‌کنند؛ بنابراین استفاده از \&\fB\-ftrapv\fR \fB\-fwrapv\fR در خط فرمان منجر به اعمال \&\fB\-fwrapv\fR می‌شود. توجه داشته باشید که تنها گزینه‌های فعال لغو می‌شوند، از این رو استفاده از \fB\-ftrapv\fR \fB\-fwrapv\fR \fB\-fno\-wrapv\fR در خط فرمان موجب مؤثر شدن \fB\-ftrapv\fR می‌گردد.
.IP \fB\-fwrapv\-pointer\fR 4
.IX Item "-fwrapv-pointer"
این گزینه به کامپایلر دستور می‌دهد فرض کند سرریز محاسبات اشاره‌گر در جمع و تفریق با استفاده از نمایش متمم دو بازچرخش می‌کند. این پرچم برخی از بهینه‌سازی‌هایی را که سرریز اشاره‌گر را نامعتبر فرض می‌کنند، غیرفعال می‌سازد.
.IP \fB\-fstrict\-overflow\fR 4
.IX Item "-fstrict-overflow"
این گزینه به معنای \fB\-fno\-wrapv\fR \fB\-fno\-wrapv\-pointer\fR است و در صورت منفی شدن متضمن \fB\-fwrapv\fR \fB\-fwrapv\-pointer\fR خواهد بود.
.IP \fB\-fexceptions\fR 4
.IX Item "-fexceptions"
مدیریت استثناها (exception handling) را فعال می‌کند. کدهای اضافی مورد نیاز برای انتشار استثناها را تولید می‌کند. برای برخی از مقاصد (targets)، این گزینه موجب می‌شود GCC اطلاعات بازگشایی فریم (frame unwind) را برای تمام توابع تولید کند که گرچه تأثیری بر اجرا ندارد، اما می‌تواند سربار اندازهٔ دادهٔ قابل توجهی ایجاد کند. اگر این گزینه را مشخص نکنید، GCC آن را به‌طور پیش‌فرض برای زبان‌هایی مانند ++C که معمولاً به مدیریت استثنا نیاز دارند فعال کرده، و برای زبان‌هایی مانند C که به‌طور معمول به آن نیازی ندارند غیرفعال می‌کند. با این حال، ممکن است هنگام کامپایل کدهای C که باید به‌درستی با مدیریت‌کننده‌های استثنای نوشته‌شده در ++C تعامل داشته باشند، به فعال کردن این گزینه نیاز داشته باشید. همچنین اگر برنامه‌های قدیمی‌تر ++C را که از مدیریت استثنا استفاده نمی‌کنند کامپایل می‌کنید، شاید مایل به غیرفعال کردن این گزینه باشید.
.IP \fB\-fnon\-call\-exceptions\fR 4
.IX Item "-fnon-call-exceptions"
کدی تولید می‌کند که به دستورالعمل‌های تله‌گذار (trapping instructions) اجازه می‌دهد استثنا پرتاب کنند. توجه داشته باشید که این به پشتیبانی زمان اجرای مختص هر پلتفرم نیاز دارد که در همه‌جا موجود نیست. علاوه بر این، این گزینه تنها به دستورالعمل‌های \fIتله‌گذار\fR اجازه می‌دهد استثنا پرتاب کنند، یعنی ارجاعات به حافظه یا دستورالعمل‌های ممیز شناور. این گزینه اجازه نمی‌دهد استثناها از گرداننده‌های سیگنال دلخواه مانند \f(CW\*(C`SIGALRM\*(C'\fR پرتاب شوند. این گزینه \&\fB\-fexceptions\fR را فعال می‌کند.
.IP \fB\-fdelete\-dead\-exceptions\fR 4
.IX Item "-fdelete-dead-exceptions"
در نظر می‌گیرد که دستورالعمل‌هایی که ممکن است استثنا پرتاب کنند اما در غیر این صورت نقشی در اجرای برنامه ندارند، می‌توانند از طریق بهینه‌سازی حذف شوند. این گزینه بر فراخوانی توابع تأثیری ندارد، مگر توابعی با ویژگی‌های \&\f(CW\*(C`pure\*(C'\fR یا \f(CW\*(C`const\*(C'\fR.
این گزینه طبق مجوزی که مشخصات زبان صادر کرده است، به‌طور پیش‌فرض برای کامپایلرهای Ada و ++C فعال است.
گذرهای بهینه‌سازی که باعث حذف استثناهای مرده می‌شوند، به‌طور مستقل در سطوح بهینه‌سازی مختلف فعال می‌گردند.
.IP \fB\-funwind\-tables\fR 4
.IX Item "-funwind-tables"
مشابه \fB\-fexceptions\fR است، با این تفاوت که تنها داده‌های ایستای مورد نیاز را تولید می‌کند و به هیچ شکل دیگری بر کد تولیدشده تأثیر نمی‌گذارد. معمولاً نیازی به فعال‌سازی دستی این گزینه ندارید؛ در عوض، پردازشگر زبانی که به این سازوکار نیاز دارد، آن را از طرف شما فعال خواهد کرد.
.IP \fB\-fasynchronous\-unwind\-tables\fR 4
.IX Item "-fasynchronous-unwind-tables"
در صورت پشتیبانی ماشین مقصد، جدول بازگشایی را در قالب DWARF تولید می‌کند. این جدول در مرز هر دستورالعمل دقیق است، بنابراین می‌تواند برای بازگشایی پشته در رویدادهای ناهمگام (مانند دیباگر یا زباله‌روب) به کار رود.
.IP \fB\-fno\-gnu\-unique\fR 4
.IX Item "-fno-gnu-unique"
در سیستم‌هایی با اسمبلر GNU و کتابخانهٔ C جدید، کامپایلر ++C از پیوند \f(CW\*(C`STB_GNU_UNIQUE\*(C'\fR استفاده می‌کند تا اطمینان حاصل کند که تعاریف اعضای داده‌ای ایستای الگو و متغیرهای محلی ایستا در توابع درون‌خطی (inline) حتی در حضور \f(CW\*(C`RTLD_LOCAL\*(C'\fR نیز یکتا هستند؛ این امر برای جلوگیری از بروز مشکل در کتابخانه‌ای که توسط دو افزونهٔ مختلف \f(CW\*(C`RTLD_LOCAL\*(C'\fR استفاده می‌شود و به تعریفی در یکی از آن‌ها وابسته است و در نتیجه دربارهٔ پیوند نماد با یکدیگر اختلاف دارند، ضروری است. اما این کار باعث می‌شود که \f(CW\*(C`dlclose\*(C'\fR برای اشیاء اشتراکی پویا (DSO) آسیب‌دیده نادیده گرفته شود؛ اگر برنامهٔ شما به مقداردهی اولیهٔ مجدد یک DSO از طریق \&\f(CW\*(C`dlclose\*(C'\fR و \f(CW\*(C`dlopen\*(C'\fR وابسته است، می‌توانید از \&\fB\-fno\-gnu\-unique\fR استفاده کنید.
.IP \fB\-fpcc\-struct\-return\fR 4
.IX Item "-fpcc-struct-return"
مقادیر «کوتاه» \f(CW\*(C`struct\*(C'\fR و \f(CW\*(C`union\*(C'\fR را به جای ثبات‌ها، همانند ساختارهای طولانی‌تر در حافظه بازمی‌گرداند. این قرارداد کارایی کمتری دارد، اما این مزیت را داراست که امکان فراخوانی متقابل بین فایل‌های کامپایل‌شده با GCC و فایل‌های کامپایل‌شده با سایر کامپایلرها، به‌ویژه Portable C Compiler (pcc) را فراهم می‌سازد.
.Sp
قرارداد دقیق برای بازگرداندن ساختارها در حافظه به ماکروهای پیکربندی مقصد وابسته است.
.Sp
ساختارها و اجتماعات (unions) کوتاه، آن‌هایی هستند که اندازه و تراز (alignment) آن‌ها با نوعی از انواع عدد صحیح مطابقت دارد.
.Sp
\&\fBهشدار:\fR کدی که با سوییچ \fB\-fpcc\-struct\-return\fR کامپایل شده باشد، از نظر باینری با کدی که با سوییچ \&\fB\-freg\-struct\-return\fR کامپایل شده سازگار نیست.
از آن برای مطابقت با یک واسط دودویی برنامهٔ (ABI) غیرپیش‌فرض استفاده کنید..IP \fB\-freg\-struct\-return\fR 4
.IX Item "-freg-struct-return"
بازگرداندن مقادیر \f(CW\*(C`struct\*(C'\fR و \f(CW\*(C`union\*(C'\fR در ثبات‌ها (registers) در صورت امکان.
این کار برای ساختارهای کوچک کارآمدتر از
\&\fB\-fpcc\-struct\-return\fR است.
.Sp
اگر هیچ‌یک از گزینه‌های \fB\-fpcc\-struct\-return\fR یا
\&\fB\-freg\-struct\-return\fR را مشخص نکنید، GCC به‌طور پیش‌فرض از هر قراردادی که برای مقصد استاندارد باشد استفاده می‌کند. اگر هیچ قرارداد استانداردی وجود نداشته باشد، GCC به‌طور پیش‌فرض از \fB\-fpcc\-struct\-return\fR استفاده می‌کند، مگر در مقصدهایی که GCC کامپایلر اصلی است. در چنین مواردی، می‌توانیم استاندارد را انتخاب کنیم و گزینه کارآمدتر بازگرداندن از طریق ثبات را برگزیده‌ایم.
.Sp
\&\fBهشدار:\fR کدی که با سوییچ \fB\-freg\-struct\-return\fR کامپایل شده است، از نظر دودویی با کدی که با سوییچ
\&\fB\-fpcc\-struct\-return\fR کامپایل شده سازگار نیست.
از آن برای سازگاری با یک رابط دودویی کاربردی (ABI) غیرپیش‌فرض استفاده کنید.
.IP \fB\-fshort\-enums\fR 4
.IX Item "-fshort-enums"
به یک نوع داده \f(CW\*(C`enum\*(C'\fR تنها به تعداد بایت‌هایی که برای بازه مقادیر ممکنِ اعلان‌شده نیاز دارد، فضا اختصاص می‌دهد. به‌طور مشخص، نوع \f(CW\*(C`enum\*(C'\fR معادل با کوچک‌ترین نوع داده صحیحی خواهد بود که فضای کافی داشته باشد.
این گزینه برای نوع داده شمارشی با یک نوع زیربنایی ثابت هیچ اثری ندارد.
.Sp
\&\fBهشدار:\fR سوییچ \fB\-fshort\-enums\fR باعث می‌شود GCC کدی تولید کند که از نظر دودویی با کدهای تولیدشده بدون این سوییچ سازگار نیست.
از آن برای سازگاری با یک رابط دودویی کاربردی (ABI) غیرپیش‌فرض استفاده کنید.
.IP \fB\-fshort\-wchar\fR 4
.IX Item "-fshort-wchar"
نوع زیربنایی را برای \f(CW\*(C`wchar_t\*(C'\fR تغییر داده و به‌جای پیش‌فرضِ مقصد، آن را \f(CW\*(C`short
unsigned int\*(C'\fR قرار می‌دهد. این گزینه برای ساخت برنامه‌هایی که قرار است تحت WINE اجرا شوند مفید است.
.Sp
\&\fBهشدار:\fR سوییچ \fB\-fshort\-wchar\fR باعث می‌شود GCC کدی تولید کند که از نظر دودویی با کدهای تولیدشده بدون این سوییچ سازگار نیست.
از آن برای سازگاری با یک رابط دودویی کاربردی (ABI) غیرپیش‌فرض استفاده کنید.
.IP \fB\-fcommon\fR 4
.IX Item "-fcommon"
در کد C، این گزینه جای‌گذاری متغیرهای سراسری تعریف‌شده بدون مقداردهی اولیه (که در استاندارد C به عنوان \fItentative definitions\fR شناخته می‌شوند) را کنترل می‌کند. تعاریف آزمایشی (tentative definitions) با اعلان‌های یک متغیر با کلیدواژه \f(CW\*(C`extern\*(C'\fR که فضایی تخصیص نمی‌دهند، متمایز هستند.
.Sp
پیش‌فرض \fB\-fno\-common\fR است، که مشخص می‌کند کامپایلر متغیرهای سراسری مقداردهی‌نشده را در بخش BSS از فایل شیء قرار دهد. این کار از ادغام تعاریف آزمایشی توسط پیونددهنده جلوگیری می‌کند، بنابراین اگر یک متغیر به‌طور تصادفی در بیش از یک واحد کامپایل تعریف شده باشد، خطای تعریف چندگانه (multiple\-definition) دریافت خواهید کرد.
.Sp
گزینه \fB\-fcommon\fR متغیرهای سراسری مقداردهی‌نشده را در یک بلوک مشترک (common block) قرار می‌دهد. این به پیونددهنده اجازه می‌دهد تمام تعاریف آزمایشی یک متغیر یکسان را در واحدهای کامپایل مختلف به همان شیء، یا به یک تعریف غیرآزمایشی حل و فصل کند. این رفتار با ++C ناسازگار است، و در بسیاری از مقصدها موجب افت سرعت و افزایش حجم کد در ارجاعات متغیرهای سراسری می‌شود. این گزینه عمدتاً برای پیوند دادن کدهای قدیمی بدون خطا مفید است.
.IP \fB\-fno\-ident\fR 4
.IX Item "-fno-ident"
.PD 0
.IP \fB\-Qy\fR 4
.IX Item "-Qy"
.IP \fB\-Qn\fR 4
.IX Item "-Qn"
.PD
\&\fB\-fno\-ident\fR انتشار دستورالعمل‌های اسمبلی \f(CW\*(C`.ident\*(C'\fR را متوقف کرده و باعث نادیده گرفته شدن دستور پیش‌پردازنده \f(CW\*(C`#ident\*(C'\fR می‌شود.
\&\fB\-Qy\fR و \fB\-Qn\fR مترادف‌های منسوخ‌شده به‌ترتیب برای \fB\-fident\fR
و \fB\-fno\-ident\fR هستند.
.IP \fB\-finhibit\-size\-directive\fR 4
.IX Item "-finhibit-size-directive"
دستورالعمل اسمبلی \f(CW\*(C`.size\*(C'\fR یا هر چیز دیگری را که در صورت تکه‌تکه شدن تابع از وسط و قرار گرفتن دو نیمه در مکان‌های دور از هم در حافظه موجب مشکل می‌شود، خروجی ندهید. این گزینه هنگام کامپایل \fIcrtstuff.c\fR استفاده می‌شود؛ نباید نیازی به استفاده از آن برای موارد دیگر داشته باشید.
.IP \fB\-fverbose\-asm\fR 4
.IX Item "-fverbose-asm"
اطلاعات توضیحی (comment) بیشتری را در کد اسمبلی تولیدشده قرار می‌دهد تا خوانایی آن افزایش یابد. این گزینه معمولاً فقط برای کسانی مفید است که واقعاً نیاز به خواندن کد اسمبلی تولیدشده دارند (احتمالاً هنگام اشکال‌زدایی خودِ کامپایلر).
.Sp
\&\fB\-fno\-verbose\-asm\fR که حالت پیش‌فرض است، باعث حذف این اطلاعات اضافی می‌شود و هنگام مقایسه دو فایل اسمبلی مفید است.
.Sp
توضیحات اضافه‌شده شامل موارد زیر است:
.RS 4
.IP * 4
اطلاعاتی درباره نسخه کامپایلر و گزینه‌های خط فرمان،
.IP * 4
خطوط کد منبع مرتبط با دستورالعمل‌های اسمبلی، به شکل FILENAME:LINENUMBER:CONTENT OF LINE،
.IP * 4
راهنمایی‌هایی درباره اینکه کدام عبارات سطح بالا با عملوندهای مختلف دستورالعمل‌های اسمبلی متناظر هستند.
.RE
.RS 4
.Sp
برای مثال، با در نظر گرفتن این فایل منبع C:
.Sp
.Vb 4
\&        int test (int n)
\&        {
\&          int i;
\&          int total = 0;
\&        
\&          for (i = 0; i < n; i++)
\&            total += i * i;
\&        
\&          return total;
\&        }
.Ve
.Sp
کامپایل به اسمبلی (x86_64) از طریق \fB\-S\fR و ارسال خروجی مستقیماً به stdout با \fB\-o\fR \fB\-\fR
.Sp
.Vb 1
\&        gcc \-S test.c \-fverbose\-asm \-Os \-o \-
.Ve
.Sp
خروجی مشابه این تولید می‌کند:
.Sp
.Vb 5
\&                .file   "test.c"
\&        # GNU C11 (GCC) version 7.0.0 20160809 (experimental) (x86_64\-pc\-linux\-gnu)
\&          [...snip...]
\&        # options passed:
\&          [...snip...]
\&        
\&                .text
\&                .globl  test
\&                .type   test, @function
\&        test:
\&        .LFB0:
\&                .cfi_startproc
\&        # test.c:4:   int total = 0;
\&                xorl    %eax, %eax      # <retval>
\&        # test.c:6:   for (i = 0; i < n; i++)
\&                xorl    %edx, %edx      # i
\&        .L2:
\&        # test.c:6:   for (i = 0; i < n; i++)
\&                cmpl    %edi, %edx      # n, i
\&                jge     .L5     #,
\&        # test.c:7:     total += i * i;
\&                movl    %edx, %ecx      # i, tmp92
\&                imull   %edx, %ecx      # i, tmp92
\&        # test.c:6:   for (i = 0; i < n; i++)
\&                incl    %edx    # i
\&        # test.c:7:     total += i * i;
\&                addl    %ecx, %eax      # tmp92, <retval>
\&                jmp     .L2     #
\&        .L5:
\&        # test.c:10: }
\&                ret
\&                .cfi_endproc
\&        .LFE0:
\&                .size   test, .\-test
\&                .ident  "GCC: (GNU) 7.0.0 20160809 (experimental)"
\&                .section        .note.GNU\-stack,"",@progbits
.Ve
.Sp
این توضیحات برای انسان‌ها در نظر گرفته شده‌اند نه ماشین‌ها، و بنابراین قالب دقیق این توضیحات ممکن است تغییر کند.
.RE
.IP \fB\-frecord\-gcc\-switches\fR 4
.IX Item "-frecord-gcc-switches"
این سوییچ باعث می‌شود خط فرمانی که برای فراخوانی کامپایلر به کار رفته، در فایل شیء در حال ایجاد ثبت شود. این سوییچ تنها روی برخی از مقصدها پیاده‌سازی شده و قالب دقیق ثبت آن به مقصد و قالب فایل دودویی وابسته است، اما معمولاً به شکل بخشی حاوی متن ASCII درمی‌آید. این سوییچ با سوییچ \fB\-fverbose\-asm\fR مرتبط است، اما آن سوییچ اطلاعات را فقط در فایل خروجی اسمبلی به‌صورت یادداشت ثبت می‌کند، بنابراین هرگز به فایل شیء منتقل نمی‌شود.
همچنین برای روش دیگری جهت ذخیره گزینه‌های کامپایلر در فایل شیء، \fB\-grecord\-gcc\-switches\fR را ببینید.
.IP \fB\-fpic\fR 4
.IX Item "-fpic"
تولید کد مستقل از موقعیت (PIC) مناسب برای استفاده در کتابخانه مشترک، در صورتی که توسط ماشین مقصد پشتیبانی شود. چنین کدی از طریق یک جدول آفست سراسری (GOT) به تمام آدرس‌های ثابت دسترسی پیدا می‌کند. بارگذار پویا مدخل‌های GOT را هنگام شروع برنامه برطرف می‌کند (بارگذار پویا بخشی از GCC نیست؛ بلکه بخشی از سیستم‌عامل است). اگر اندازه GOT برای فایل اجرایی پیوند داده شده از بیشینه اندازه مختص به آن ماشین فراتر رود، پیامی خطا از پیونددهنده دریافت می‌کنید مبنی بر اینکه \fB\-fpic\fR کار نمی‌کند؛ در این صورت، به‌جای آن با \fB\-fPIC\fR دوباره کامپایل کنید. (این مقادیر بیشینه برابر 8k روی SPARC، برابر 28k روی AArch64 و 32k روی m68k و RS/6000 است. x86 چنین محدودیتی ندارد.)
.Sp
کد مستقل از موقعیت نیازمند پشتیبانی ویژه است و بنابراین فقط روی ماشین‌های خاصی کار می‌کند. برای x86، کامپایلر GCC از PIC برای System V پشتیبانی می‌کند اما برای Sun 386i خیر. کدهای تولیدشده برای IBM RS/6000 همیشه مستقل از موقعیت هستند.
.Sp
هنگامی که این پرچم تنظیم شود، ماکروهای \f(CW\*(C`_\|_pic_\|_\*(C'\fR و \f(CW\*(C`_\|_PIC_\|_\*(C'\fR برابر با 1 تعریف می‌شوند..IP \fB\-fPIC\fR 4
.IX Item "-fPIC"
در صورت پشتیبانی توسط ماشین مقصد، کد مستقل از موقعیت تولید می‌کند که برای پیوند پویا و جلوگیری از هرگونه محدودیت در اندازه جدول آفست سراسری (GOT) مناسب است. این گزینه روی AArch64، m68k، PowerPC و SPARC تفاوت ایجاد می‌کند.
.Sp
کد مستقل از موقعیت نیازمند پشتیبانی ویژه است و بنابراین تنها روی ماشین‌های خاصی کار می‌کند.
.Sp
هنگامی که این پرچم تنظیم شود، ماکروهای \f(CW\*(C`_\|_pic_\|_\*(C'\fR و \f(CW\*(C`_\|_PIC_\|_\*(C'\fR با مقدار 2 تعریف می‌شوند.
.IP \fB\-fpie\fR 4
.IX Item "-fpie"
.PD 0
.IP \fB\-fPIE\fR 4
.IX Item "-fPIE"
.PD
این گزینه‌ها مشابه \fB\-fpic\fR و \fB\-fPIC\fR هستند، اما کد مستقل از موقعیتِ تولیدشده فقط می‌تواند به فایل‌های اجرایی پیوند داده شود. معمولاً این گزینه‌ها برای کامپایل کدی به کار می‌روند که با استفاده از گزینه \fB\-pie\fR در GCC پیوند خواهد شد.
.Sp
هر دو گزینه \&\fB\-fpie\fR و \fB\-fPIE\fR ماکروهای \&\f(CW\*(C`_\|_pie_\|_\*(C'\fR و \f(CW\*(C`_\|_PIE_\|_\*(C'\fR را تعریف می‌کنند. این ماکروها برای \fB\-fpie\fR مقدار 1 و برای \fB\-fPIE\fR مقدار 2 دارند.
.IP \fB\-fno\-plt\fR 4
.IX Item "-fno-plt"
در کد مستقل از موقعیت، برای فراخوانی توابع خارجی از PLT استفاده نکن. در عوض، آدرس تابع فراخوانی‌شده را در محل فراخوانی از GOT بارگذاری کرده و به آن انشعاب بزن. این کار با حذف PLT stubها و قرار دادن بارگذاری‌های GOT در معرض بهینه‌سازی‌ها، منجر به کد کارآمدتری می‌شود. در معماری‌هایی مانند x86 ۳۲\-بیتی که PLT stubها انتظار دارند اشاره‌گر GOT در یک ثبات خاص باشد، این امر آزادی عمل بیشتری در تخصیص ثبات به کامپایلر می‌دهد.
پیوند تنبل (Lazy binding) نیازمند استفاده از PLT است؛ با \fB\-fno\-plt\fR تمام نمادهای خارجی در زمان بارگذاری حل‌وفصل می‌شوند.
.Sp
همچنین، مشخصه تابع \f(CW\*(C`noplt\*(C'\fR می‌تواند برای جلوگیری از فراخوانی توابع خارجی خاص از طریق PLT استفاده شود.
.Sp
در کد وابسته به موقعیت، تعداد اندکی از مقاصد نیز فراخوانی توابعی را که برای عدم استفاده از PLT علامت‌گذاری شده‌اند به استفاده از GOT تبدیل می‌کنند.
.IP \fB\-fno\-jump\-tables\fR 4
.IX Item "-fno-jump-tables"
برای دستورهای switch از جدول‌های پرش استفاده نکن، حتی در مواردی که نسبت به سایر راهبردهای تولید کد کارآمدتر باشد. این گزینه در ترکیب با \fB\-fpic\fR یا \fB\-fPIC\fR برای ساخت کدی کاربرد دارد که بخشی از یک پیونددهنده پویا را تشکیل می‌دهد و نمی‌تواند به آدرس یک جدول پرش ارجاع دهد. در برخی مقاصد، جدول‌های پرش نیازی به GOT ندارند و به این گزینه نیازی نیست.
.IP \fB\-fno\-bit\-tests\fR 4
.IX Item "-fno-bit-tests"
برای دستورهای switch از آزمون‌های بیتی استفاده نکن، حتی در مواردی که نسبت به سایر راهبردهای تولید کد کارآمدتر باشد.
.IP \fB\-ffixed\-\fR\fIreg\fR 4
.IX Item "-ffixed-reg"
با ثبات با نام \fIreg\fR مانند یک ثبات ثابت رفتار کن؛ کد تولیدشده هرگز نباید به آن ارجاع دهد (مگر احتمالاً به عنوان اشاره‌گر پشته، اشاره‌گر فریم یا در نقشی ثابت از نوع دیگر).
.Sp
\&\fIreg\fR باید نام یک ثبات باشد. نام‌های ثبات پذیرفته‌شده مختص ماشین هستند و در ماکروی \f(CW\*(C`REGISTER_NAMES\*(C'\fR در فایل ماکروی توصیف ماشین تعریف شده‌اند.
.Sp
این پرچم فاقد شکل منفی است، زیرا یک انتخاب سه‌گانه را مشخص می‌کند.
.IP \fB\-fcall\-used\-\fR\fIreg\fR 4
.IX Item "-fcall-used-reg"
با ثبات با نام \fIreg\fR به عنوان یک ثبات قابل‌تخصیص رفتار کن که با فراخوانی توابع مخدوش می‌شود. ممکن است برای مقادیر موقت یا متغیرهایی که پس از فراخوانی زنده نمی‌مانند، تخصیص یابد. توابعی که به این شیوه کامپایل می‌شوند، ثبات \fIreg\fR را ذخیره و بازیابی نمی‌کنند.
.Sp
استفاده از این پرچم به همراه اشاره‌گر فریم یا اشاره‌گر پشته یک خطا است. استفاده از این پرچم برای سایر ثبات‌هایی که نقش‌های ثابت و فراگیر در مدل اجرای ماشین دارند، نتایج فاجعه‌باری به بار می‌آورد.
.Sp
این پرچم فاقد شکل منفی است، زیرا یک انتخاب سه‌گانه را مشخص می‌کند.
.IP \fB\-fcall\-saved\-\fR\fIreg\fR 4
.IX Item "-fcall-saved-reg"
با ثبات با نام \fIreg\fR به عنوان یک ثبات قابل‌تخصیص رفتار کن که توسط توابع ذخیره می‌شود. حتی برای مقادیر موقت یا متغیرهایی که در طول یک فراخوانی زنده می‌مانند نیز ممکن است تخصیص یابد. توابعی که به این روش کامپایل می‌شوند، در صورت استفاده از ثبات \fIreg\fR، آن را ذخیره و بازیابی می‌کنند.
.Sp
استفاده از این پرچم به همراه اشاره‌گر فریم یا اشاره‌گر پشته یک خطا است. استفاده از این پرچم برای سایر ثبات‌هایی که نقش‌های ثابت و فراگیر در مدل اجرای ماشین دارند، نتایج فاجعه‌باری به بار می‌آورد.
.Sp
نوع متفاوتی از فاجعه در اثر استفاده از این پرچم برای ثباتی رخ می‌دهد که ممکن است مقادیر بازگشتی تابع در آن قرار گیرند.
.Sp
این پرچم فاقد شکل منفی است، زیرا یک انتخاب سه‌گانه را مشخص می‌کند.
.IP \fB\-fpack\-struct[=\fR\fIn\fR\fB]\fR 4
.IX Item "-fpack-struct[=n]"
بدون تعیین مقدار، تمام اعضای ساختار را بدون هیچ فضای خالی کنار هم فشرده‌سازی کن. هنگامی که مقداری مشخص شود (که باید توان کوچکی از دو باشد)، اعضای ساختار را بر اساس این مقدار که نمایانگر بیشینه تراز است فشرده‌سازی کن (یعنی شیءهایی با الزامات تراز پیش‌فرض بزرگ‌تر از این مقدار، احتمالاً به‌صورت ترازنشده در مکان مناسب بعدی در خروجی قرار می‌گیرند).
.Sp
\&\fBهشدار:\fR سوئیچ \fB\-fpack\-struct\fR باعث می‌شود GCC کدی تولید کند که با کد تولیدشده بدون این سوئیچ سازگاری باینری ندارد. علاوه بر این، کد را زیربهینه می‌کند. از آن برای سازگاری با یک رابط باینری کاربردی (ABI) غیرپیش‌فرض استفاده کنید.
.IP \fB\-fleading\-underscore\fR 4
.IX Item "-fleading-underscore"
این گزینه و همتای آن، \fB\-fno\-leading\-underscore\fR، شیوه نمایش نمادهای زبان C را در فایل شیء به‌اجبار تغییر می‌دهند. یک کاربرد آن کمک به پیوند با کدهای قدیمی اسمبلی است.
.Sp
\&\fBهشدار:\fR سوئیچ \fB\-fleading\-underscore\fR باعث می‌شود GCC کدی تولید کند که با کد تولیدشده بدون این سوئیچ سازگاری باینری ندارد. از آن برای سازگاری با یک رابط باینری کاربردی غیرپیش‌فرض استفاده کنید. همه مقاصد از این سوئیچ پشتیبانی کامل به عمل نمی‌آورند.
.IP \fB\-ftls\-model=\fR\fImodel\fR 4
.IX Item "-ftls-model=model"
مدل فضای ذخیره‌سازی محلی نخ (TLS) مورداستفاده را تغییر می‌دهد. آرگومان \fImodel\fR باید یکی از مقادیر \fBglobal\-dynamic\fR، \&\fBlocal\-dynamic\fR، \fBinitial\-exec\fR یا \fBlocal\-exec\fR باشد. توجه داشته باشید که این انتخاب مشمول بهینه‌سازی است: کامپایلر ممکن است برای نمادهایی که خارج از واحد ترجمه قابل مشاهده نیستند، یا اگر \fB\-fpic\fR در خط فرمان مشخص نشده باشد، از مدل کارآمدتری استفاده کند.
.Sp
مقدار پیش‌فرض بدون \fB\-fpic\fR برابر با \fBinitial\-exec\fR است؛ همراه با \&\fB\-fpic\fR مقدار پیش‌فرض \fBglobal\-dynamic\fR است.
.IP \fB\-ftrampolines\fR 4
.IX Item "-ftrampolines"
برای مقاصدی که به‌طور عادی برای توابع تو‌در‌تو به ترامپولین نیاز دارند، همیشه به‌جای استفاده از توصیف‌کننده‌ها آن‌ها را تولید کن. در غیر این صورت، برای مقاصدی مانند HP\-PA یا IA\-64 که به آن‌ها نیازی ندارند، کاری انجام نده.
.Sp
ترامپولین تکه‌کد کوچکی است که در زمان اجرا، هنگامی که آدرس یک تابع تو‌در‌تو گرفته می‌شود، روی پشته ایجاد می‌گردد و برای فراخوانی غیرمستقیم تابع تو‌در‌تو استفاده می‌شود. از این رو، برای کارکرد درست برنامه مستلزم آن است که پشته قابل اجرا باشد.
.Sp
گزینه \&\fB\-fno\-trampolines\fR به‌صورت پیش‌فرض برای هر زبان به‌طور جداگانه فعال می‌شود تا در صورتی که کامپایلر تشخیص دهد امن است، از تولید آن‌ها خودداری کرده و توصیف‌کننده‌ها را جایگزین آن‌ها کند. توصیف‌کننده‌ها تنها از داده تشکیل شده‌اند، اما کد تولیدشده باید برای تعامل با آن‌ها آماده باشد. تا زمان نگارش این متن، \fB\-fno\-trampolines\fR به‌طور پیش‌فرض تنها برای Ada فعال است.
.Sp
علاوه بر این، در صورت وجود توابع تو‌در‌تو، کدی که با \fB\-ftrampolines\fR کامپایل شده باشد با کدی که با \&\fB\-fno\-trampolines\fR کامپایل شده سازگاری باینری ندارد. بنابراین این گزینه باید در سرتاسر برنامه استفاده شده و با دقت بسیار به کار رود.
.Sp
برای زبان‌هایی غیر از Ada، گزینه‌های \f(CW\*(C`\-ftrampolines\*(C'\fR و \&\f(CW\*(C`\-fno\-trampolines\*(C'\fR در حال حاضر اثری ندارند و روی پلتفرم‌هایی که برای توابع تو‌در‌تو به ترامپولین نیاز دارند، همیشه ترامپولین‌ها تولید می‌شوند.
.IP \fB\-ftrampoline\-impl=\fR[\fBstack\fR|\fBheap\fR] 4
.IX Item "-ftrampoline-impl=[stack|heap]"
به‌طور پیش‌فرض، ترامپولین‌ها روی پشته ایجاد می‌شوند. با این حال، پلتفرم‌های خاصی (مانند Apple M1) پشته قابل‌اجرا را مجاز نمی‌دانند. کامپایل با \&\fB\-ftrampoline\-impl=heap\fR فراخوانی‌هایی به \&\f(CW\*(C`_\|_gcc_nested_func_ptr_created\*(C'\fR و \&\f(CW\*(C`_\|_gcc_nested_func_ptr_deleted\*(C'\fR تولید می‌کند تا فضا برای ترامپولین روی هیپ قابل‌اجرا تخصیص داده شده و آزاد شود. این توابع در libgcc پیاده‌سازی شده‌اند و تنها روی مقاصد خاصی ارائه خواهند شد: x86_64 Darwin، x86_64 و aarch64 Linux. \fIلطفاً توجه داشته باشید\fR: اگر \f(CW\*(C`setjmp\*(C'\fR کنید، توابع تو‌در‌تو نمونه‌سازی نمایید، و سپس با \f(CW\*(C`longjmp\*(C'\fR به وضعیتی پیش از تخصیص آن توابع تو‌در‌تو برگردید، آزادسازی صحیح ترامپولین‌های هیپ تضمین \fIنمی‌شود\fR.
.IP \fB\-fvisibility=\fR[\fBdefault\fR|\fBinternal\fR|\fBhidden\fR|\fBprotected\fR] 4
.IX Item "-fvisibility=[default|internal|hidden|protected]"
نمایانی پیش‌فرض نمادهای تصویر ELF را روی گزینه تعیین‌شده تنظیم کن\-\-\-تمام نمادها با این مشخصه علامت‌گذاری می‌شوند مگر اینکه درون کد لغو شوند. استفاده از این ویژگی می‌تواند زمان پیوند و بارگذاری کتابخانه‌های شیء مشترک را به میزان بسیار چشمگیری بهبود بخشد، کد بهینه‌تری تولید کند، صدور API تقریباً بی‌نقصی ارائه دهد و از تداخل نمادها جلوگیری کند. \fBاکیداً\fR توصیه می‌شود که در تمام اشیاء مشترکی که توزیع می‌کنید از این گزینه استفاده کنید.
.Sp
برخلاف نام‌گذاری، \fBdefault\fR همیشه به معنای عمومی (public) است؛ یعنی برای پیوند از خارج شیء مشترک در دسترس است. گزینه‌های \&\fBprotected\fR و \fBinternal\fR در کاربردهای واقعی چندان کاربردی ندارند، بنابراین تنها گزینه پرکاربرد دیگر \fBhidden\fR است. اگر \fB\-fvisibility\fR مشخص نشود، حالت پیش‌فرض \&\fBdefault\fR است، یعنی تمام نمادها عمومی شوند.
.Sp
توضیح خوبی از مزایای ناشی از اطمینان از نمایانی صحیح نمادهای ELF در مقاله «How To Write Shared Libraries» نوشته Ulrich Drepper (قابل دسترسی در <\fBhttps://www.akkadia.org/drepper\fR>) آورده شده است\-\-\-با این حال، یک راه‌حل برتر که توسط این گزینه فراهم شده (به‌جای پنهان کردن موارد در شرایطی که پیش‌فرضْ عمومی است)، این است که پیش‌فرض را hidden قرار داده و موارد عمومی را علامت‌گذاری کنید. این روش در DLLهای ویندوز یک هنجار است و با \fB\-fvisibility=hidden\fR و \f(CW\*(C`_\|_attribute_\|_ ((visibility("default")))\*(C'\fR به‌جای \&\f(CW\*(C`_\|_declspec(dllexport)\*(C'\fR، معناشناسی تقریباً مشابهی با قواعد نحوی یکسان به دست می‌آورید. این امر یک مزیت بزرگ برای افرادی است که روی پروژه‌های چندسکویی کار می‌کنند.
.Sp
برای کسانی که پشتیبانی از نمایانی را به کدهای موجود اضافه می‌کنند، \&\f(CW\*(C`#pragma GCC visibility\*(C'\fR ممکن است کاربردی باشد. شیوه کار آن به این صورت است که اعلان‌هایی را که می‌خواهید نمایانی آن‌ها را تعیین کنید در میان (برای نمونه) \&\f(CW\*(C`#pragma GCC visibility push(hidden)\*(C'\fR و \&\f(CW\*(C`#pragma GCC visibility pop\*(C'\fR قرار می‌دهید.
به خاطر داشته باشید که نمایانی نماد باید \fBبه عنوان بخشی از قرارداد واسط API\fR در نظر گرفته شود و بنابراین تمام کدهای جدید باید همیشه در صورتی که نمایانی از نوع پیش‌فرض نیست، آن را مشخص کنند؛ یعنی، اعلان‌هایی که صرفاً برای استفاده درون DSO محلی هستند \fBهمیشه\fR باید صراحتاً به صورت hidden علامت‌گذاری شوند تا از سربار غیرمستقیم‌سازی PLT اجتناب شود\-\-\-روشن ساختن کامل این موضوع به خوانایی و خودسندسازی کد نیز کمک می‌کند.
توجه داشته باشید که به دلیل الزامات استاندارد ISO C++، عملگرهای \f(CW\*(C`operator new\*(C'\fR و \&\f(CW\*(C`operator delete\*(C'\fR همواره باید دارای نمایانی پیش‌فرض (default) باشند.
.Sp
آگاه باشید که هدرهای خارج از پروژه شما، به‌ویژه هدرهای سیستمی و هدرهای هر کتابخانه دیگری که استفاده می‌کنید، ممکن است انتظار نداشته باشند با نمایانی دیگری غیر از پیش‌فرض کامپایل شوند. شاید لازم باشد پیش از افزودن هر یک از این هدرها، صراحتاً از \f(CW\*(C`#pragma GCC visibility push(default)\*(C'\fR استفاده کنید.
.Sp
اعلان‌های \&\f(CW\*(C`extern\*(C'\fR تحت تأثیر \fB\-fvisibility\fR قرار نمی‌گیرند، بنابراین کدهای بسیاری را می‌توان بدون هیچ تغییری با \fB\-fvisibility=hidden\fR دوباره کامپایل کرد. با این حال، این بدان معناست که فراخوانی توابع \f(CW\*(C`extern\*(C'\fR بدون نمایانی صریح از PLT استفاده می‌کند، بنابراین مؤثرتر است که با استفاده از \f(CW\*(C`_\|_attribute ((visibility))\*(C'\fR و/یا \&\f(CW\*(C`#pragma GCC visibility\*(C'\fR به کامپایلر اعلام شود کدام اعلان‌های \f(CW\*(C`extern\*(C'\fR باید به صورت hidden تلقی گردند.
.Sp
توجه داشته باشید که \fB\-fvisibility\fR بر موجودیت‌های پیوند مبهم در C++ اثر می‌گذارد. این بدان معناست که، برای نمونه، یک کلاس استثنا که بین DSOها پرتاب می‌شود، باید صراحتاً با نمایانی پیش‌فرض علامت‌گذاری شود تا گره‌های \fBtype_info\fR بین DSOها یکپارچه شوند.
.Sp
مروری بر این روش‌ها، مزایای آن‌ها و نحوه استفاده از آن‌ها در <\fBhttps://gcc.gnu.org/wiki/Visibility\fR> موجود است..IP \fB\-fstrict\-volatile\-bitfields\fR 4
.IX Item "-fstrict-volatile-bitfields"
این گزینه باید زمانی استفاده شود که دسترسی‌ها به فیلدهای بیتیِ فرار (\f(CWvolatile\fR) (یا سایر فیلدهای ساختار، اگرچه کامپایلر معمولاً در هر حال به آن نوع‌ها پایبند است) باید از یک دسترسی منفرد با پهنای نوعِ فیلد، و در صورت امکان هم‌تراز با هم‌ترازی طبیعی استفاده کند. برای مثال، هدف‌هایی با ثبات‌های جانبی نگاشت‌شده در حافظه (memory\-mapped peripheral registers) ممکن است نیازمند آن باشند که تمام چنین دسترسی‌هایی پهنای ۱۶ بیتی داشته باشند؛ با این پرچم می‌توانید تمام فیلدهای بیتی جانبی را به‌صورت \f(CW\*(C`unsigned short\*(C'\fR تعریف کنید (با این فرض که روی این هدف‌ها، \f(CWshort\fR ۱۶ بیتی است) تا GCC را وادار کنید به‌جای یک دسترسی احتمالاً کارآمدتر ۳۲ بیتی، از دسترسی‌های ۱۶ بیتی استفاده کند.
.Sp
اگر این گزینه غیرفعال باشد، کامپایلر کارآمدترین دستورالعمل را به کار می‌برد. در مثال پیشین، این دستور ممکن است یک دستورالعمل بارگذاری ۳۲ بیتی باشد، حتی اگر این کار به بایت‌هایی دسترسی پیدا کند که شامل هیچ بخشی از فیلد بیتی نیستند، یا به ثبات‌های نگاشت‌شده در حافظه‌ای دست یابد که ربطی به ثباتِ در حال به‌روزرسانی ندارند.
.Sp
در برخی موارد، مانند زمانی که صفت \f(CW\*(C`packed\*(C'\fR به یک فیلد از ساختار اعمال شده باشد، ممکن است دسترسی به فیلد با یک خواندن یا نوشتن منفرد که به‌درستی برای ماشین هدف هم‌تراز شده باشد امکان‌پذیر نباشد. در این حالت، GCC به‌جای ایجاد کدی که در زمان اجرا دچار خطا (fault) شده یا نتیجه را ناقص (truncate) کند، به ایجاد دسترسی‌های متعدد بازمی‌گردد.
.Sp
نکته: به دلیل محدودیت‌های مدل حافظهٔ C/C++11، دسترسی‌های نوشتن مجاز به دستکاری اعضای غیر فیلد بیتی نیستند. بنابراین توصیه می‌شود که تمام بیت‌های نوعِ فیلد به‌صورت اعضای فیلد بیتی تعریف شوند.
.Sp
مقدار پیش‌فرض این گزینه توسط رابط دودویی برنامه کاربردی (ABI) برای پردازندهٔ هدف تعیین می‌شود.
.IP \fB\-fsync\-libcalls\fR 4
.IX Item "-fsync-libcalls"
این گزینه مشخص می‌کند که آیا نمونه‌های برون‌خط (out\-of\-line) از خانوادهٔ توابع \f(CW\*(C`_\|_sync\*(C'\fR می‌توانند برای پیاده‌سازی خانوادهٔ توابع \f(CW\*(C`_\|_atomic\*(C'\fR در C++11 استفاده شوند یا خیر.
.Sp
مقدار پیش‌فرض این گزینه فعال است، بنابراین تنها شکل کاربردی این گزینه \fB\-fno\-sync\-libcalls\fR است. این گزینه در پیاده‌سازی کتابخانهٔ زمان اجرای \fIlibatomic\fR به کار می‌رود.
.IP \fB\-fzero\-init\-padding\-bits=\fR\fIvalue\fR 4
.IX Item "-fzero-init-padding-bits=value"
صفرسازی تضمین‌شدهٔ بیت‌های فاصله‌ساز (padding bits) در مقداردهنده‌های اولیه‌ی متغیرهای خودکار.
برخی از زبان‌ها در موارد مشخصی صفرسازی بیت‌های فاصله‌ساز را تضمین می‌کنند؛ برای مثال، استاندارد C23 هنگام استفاده از مقداردهنده‌های خالی (\f(CW\*(C`{}\*(C'\fR)، یا C++ هنگام استفاده از مقداردهی اولیه با صفر (zero\-initialization)، یا استاندارد C که تضمین می‌کند فیلدهای مشخص‌نشده در یک مقداردهنده، بیت‌های فاصله‌سازشان با صفر مقداردهی اولیه شوند.
این گزینه امکان تغییر زمان تضمینِ صفر شدن بیت‌های فاصله‌ساز در مقداردهنده‌ها را فراهم می‌کند.
حالت پیش‌فرض \f(CW\*(C`\-fzero\-init\-padding\-bits=standard\*(C'\fR است که هیچ تضمینی فراتر از استاندارد متناظر ارائه نمی‌دهد. برای مثال:
.Sp
.Vb 6
\&          struct A { char a; unsigned long long b; char c; };
\&          union B { char a; unsigned long long b; };
\&          struct A a = {}; // C23 guarantees padding bits are zero.
\&          struct A b = { 1, 2, 3 }; // No guarantees.
\&          union B c = {}; // C23 guarantees padding bits are zero.
\&          union B d = { 1 }; // No guarantees.
.Ve
.Sp
\&\f(CW\*(C`\-fzero\-init\-padding\-bits=unions\*(C'\fR علاوه بر آنچه استانداردها تضمین می‌کنند، صفرسازی بیت‌های فاصله‌ساز در \f(CWunion\fRها را تضمین می‌کند؛ اگر مقداردهندهٔ یک \f(CWunion\fR خالی باشد (در این حالت تمام بیت‌های \f(CWunion\fR با صفر مقداردهی می‌شوند) یا اگر عضو مقداردهی‌شده از \f(CWunion\fR کوچک‌تر از اندازهٔ کل \f(CWunion\fR باشد (در این صورت صفر شدن بیت‌های فاصله‌سازِ خارج از عضو مقداردهی‌شده تضمین می‌شود).
این رفتار پیش‌فرض GCC پیش از نگارش GCC 15 بود و در مثال بالا، صفر شدن \f(CW\*(C`sizeof (unsigned long long) \- 1\*(C'\fR بایتِ پایانی در \f(CWunion\fR را تضمین می‌کند.
.Sp
\&\f(CW\*(C`\-fzero\-init\-padding\-bits=all\*(C'\fR علاوه‌بر‌این، صفرسازی بیت‌های فاصله‌ساز دیگر نوع‌های تجمیعی (aggregates) را تضمین می‌کند؛ یعنی فاصله‌گذاری بین \f(CW\*(C`b.a\*(C'\fR و \f(CW\*(C`b.b\*(C'\fR (در صورت وجود) و فاصله‌گذاری انتهایی (tail padding) در ساختار (در صورت وجود).
.SS "گزینه‌های توسعه‌دهندگان GCC (GCC Developer Options)"
.IX Subsection "GCC Developer Options"
این بخش گزینه‌های خط فرمانی را شرح می‌دهد که عمدتاً برای توسعه‌دهندگان GCC کاربرد دارند؛ از جمله گزینه‌هایی برای پشتیبانی از آزمودن کامپایلر، بررسی باگ‌های کامپایلر و مشکلات کارایی در زمان کامپایل. این موارد شامل گزینه‌هایی هستند که در مراحل مختلف کامپایل، رونوشت‌های اشکال‌زدایی (debug dumps) ایجاد می‌کنند، آمارهایی مانند مصرف حافظه و زمان اجرا را چاپ می‌کنند، و اطلاعاتی پیرامون پیکربندی GCC مانند مسیرهای جستجوی کتابخانه‌ها نمایش می‌دهند. به‌ندرت پیش می‌آید که برای وظایف عادی کامپایل و پیوند دادن به استفاده از هر یک از این گزینه‌ها نیاز داشته باشید.
.PP
بسیاری از گزینه‌های توسعه‌دهنده که باعث می‌شوند GCC خروجی را در یک فایل رونوشت (dump) بریزد، یک پسوند اختیاریِ \fB=\fR\fIfilename\fR می‌پذیرند. می‌توانید \fBstdout\fR یا \fB\-\fR را برای رونوشت در خروجی استاندارد و \fBstderr\fR را برای خطای استاندارد مشخص کنید.
.PP
اگر \fB=\fR\fIfilename\fR درج نشود، نام پیش‌فرض فایل رونوشت از به‌هم پیوستنِ نام پایهٔ فایل رونوشت، شمارهٔ گذر (pass number)، حرف فاز (phase letter) و نام گذر ساخته می‌شود. نام پایهٔ فایل رونوشت در صورتی که به‌طور صریح مشخص شده باشد و یک فایل اجرایی نباشد، همان نام فایل خروجی تولیدشده توسط کامپایلر است؛ در غیر این صورت، نام فایل مبدأ خواهد بود.
شمارهٔ گذر بر اساس ترتیبی که گذرها در مدیر گذرهای کامپایلر (pass manager) ثبت می‌شوند تعیین می‌گردد.
این ترتیب عموماً با ترتیب اجرا یکسان است، اما گذرهایی که توسط پلاگین‌ها ثبت شده‌اند، گذرهای مختص هدف، یا گذرهایی که به هر نحوی دیر ثبت شده‌اند، شماره‌ای بالاتر از گذر موسوم به \fBfinal\fR دریافت می‌کنند، حتی اگر زودتر اجرا شوند. حرف فاز یکی از این موارد است: \fBi\fR (تحلیل بین‌رویه‌ای یا inter\-procedural analysis)، \fBl\fR (مختص زبان)، \fBr\fR (\f(CWRTL\fR)، یا \fBt\fR (درخت یا tree).
فایل‌ها در دایرکتوریِ فایل خروجی ایجاد می‌شوند.
.IP \fB\-fcallgraph\-info\fR 4
.IX Item "-fcallgraph-info"
.PD 0
.IP \fB\-fcallgraph\-info=\fR\fIMARKERS\fR 4
.IX Item "-fcallgraph-info=MARKERS"
.PD
کامپایلر را وادار می‌کند تا اطلاعات گراف فراخوانی (callgraph) برنامه را به ازای هر فایل شیء (object file) در خروجی بنویسد. این اطلاعات در قالب متداول VCG تولید می‌شوند. در صورتی که فهرستی از نشانگرهای جداشده با کاما نیز مشخص شود، می‌توان اطلاعات را با داده‌های اضافی به ازای هر گره و/یا هر یال آراست. هنگامی که نشانگر \f(CW\*(C`su\*(C'\fR مشخص شود، گراف فراخوانی با اطلاعات مصرف پشته (stack usage) تکمیل می‌گردد که معادل با \fB\-fstack\-usage\fR است. هنگامی که نشانگر \f(CW\*(C`da\*(C'\fR مشخص شود، گراف فراخوانی با اطلاعات پیرامون اشیای تخصیص‌یافته به‌صورت پویا تکمیل می‌گردد.
.Sp
هنگام کامپایل با \fB\-flto\fR، هیچ اطلاعات گراف فراخوانی به همراه فایل شیء در خروجی درج نمی‌شود. در زمان پیوند LTO، گزینهٔ \fB\-fcallgraph\-info\fR ممکن است چندین فایل اطلاعات گراف فراخوانی را در کنار فایل‌های خروجی میانیِ LTO ایجاد کند.
.IP \fB\-d\fR\fIletters\fR 4
.IX Item "-dletters"
.PD 0
.IP \fB\-\-dump=\fR\fIletters\fR 4
.IX Item "--dump=letters"
.IP "\fB\-\-dump\fR \fIletters\fR" 4
.IX Item "--dump letters"
.IP \fB\-fdump\-rtl\-\fR\fIpass\fR 4
.IX Item "-fdump-rtl-pass"
.IP \fB\-fdump\-rtl\-\fR\fIpass\fR\fB\-\fR\fIoptions\fR 4
.IX Item "-fdump-rtl-pass-options"
.IP \fB\-fdump\-rtl\-\fR\fIpass\fR\fB\-\fR\fIoptions\fR\fB=\fR\fIfilename\fR 4
.IX Item "-fdump-rtl-pass-options=filename"
.PD
دستور می‌دهد که در حین کامپایل و در زمان‌هایی که با \fIletters\fR هنگام استفاده از \fB\-d\fR، یا با \fIpass\fR هنگام استفاده از \fB\-fdump\-rtl\fR مشخص می‌شود، رونوشت‌های اشکال‌زدایی ایجاد شوند. این قابلیت برای اشکال‌زدایی گذرهای مبتنی بر RTL در کامپایلر استفاده می‌شود.
.Sp
برخی از گزینه‌های \fB\-d\fR\fIletters\fR هنگامی که از \fB\-E\fR برای پیش‌پردازش استفاده می‌شود، معنای متفاوتی دارند.
.Sp
قالب \fB\-\fR\fIoptions\fR امکان واپایش بیشتری را روی جزئیات رونوشت فراهم می‌کند. گزینهٔ \fB\-fdump\-tree\fR را ببینید.
.Sp
در ادامه نمونه‌های واقعی از گزینه‌های خط فرمان که از این الگوها پیروی می‌کنند و معانی آن‌ها آورده شده است:
.RS 4
.IP \fB\-fdump\-rtl\-alignments\fR 4
.IX Item "-fdump-rtl-alignments"
رونوشت پس از محاسبهٔ هم‌ترازی‌های انشعاب (branch alignments).
.IP \fB\-fdump\-rtl\-asmcons\fR 4
.IX Item "-fdump-rtl-asmcons"
رونوشت پس از تصحیح دستورهای rtl که قیدهای ورودی/خروجیِ برآورده‌نشده دارند.
.IP \fB\-fdump\-rtl\-auto_inc_dec\fR 4
.IX Item "-fdump-rtl-auto_inc_dec"
رونوشت پس از شناسایی خودکار افزایش/کاهش (auto\-inc\-dec). این گذر تنها روی معماری‌هایی اجرا می‌شود که دستورالعمل‌های افزایش یا کاهش خودکار دارند.
.IP \fB\-fdump\-rtl\-barriers\fR 4
.IX Item "-fdump-rtl-barriers"
رونوشت پس از پاک‌سازی دستورالعمل‌های سد (barrier instructions).
.IP \fB\-fdump\-rtl\-bbpart\fR 4
.IX Item "-fdump-rtl-bbpart"
رونوشت پس از بخش‌بندی بلوک‌های پایه‌ای داغ و سرد (hot and cold basic blocks).
.IP \fB\-fdump\-rtl\-bbro\fR 4
.IX Item "-fdump-rtl-bbro"
رونوشت پس از بازآرایی بلوک‌ها (block reordering).
.IP \fB\-fdump\-rtl\-btl1\fR 4
.IX Item "-fdump-rtl-btl1"
.PD 0
.IP \fB\-fdump\-rtl\-btl2\fR 4
.IX Item "-fdump-rtl-btl2"
.PD
\&\fB\-fdump\-rtl\-btl1\fR و \fB\-fdump\-rtl\-btl2\fR رونوشت‌گیری پس از دو گذرِ بهینه‌سازی بارگذاری مقصد انشعاب (branch target load optimization) را فعال می‌کنند..IP \fB\-fdump\-rtl\-bypass\fR 4
.IX Item "-fdump-rtl-bypass"
تخلیه اطلاعات پس از دور زدن پرش‌ها و بهینه‌سازی‌های جریان کنترل.
.IP \fB\-fdump\-rtl\-combine\fR 4
.IX Item "-fdump-rtl-combine"
تخلیه اطلاعات پس از مرحلهٔ ترکیب دستورالعمل‌های RTL.
.IP \fB\-fdump\-rtl\-compgotos\fR 4
.IX Item "-fdump-rtl-compgotos"
تخلیه اطلاعات پس از تکثیر gotoهای محاسبه‌شده.
.IP \fB\-fdump\-rtl\-ce1\fR 4
.IX Item "-fdump-rtl-ce1"
.PD 0
.IP \fB\-fdump\-rtl\-ce2\fR 4
.IX Item "-fdump-rtl-ce2"
.IP \fB\-fdump\-rtl\-ce3\fR 4
.IX Item "-fdump-rtl-ce3"
.PD
\&\fB\-fdump\-rtl\-ce1\fR، \fB\-fdump\-rtl\-ce2\fR و
\&\fB\-fdump\-rtl\-ce3\fR تخلیه اطلاعات پس از سه مرحلهٔ
تبدیل if را فعال می‌کنند.
.IP \fB\-fdump\-rtl\-cprop_hardreg\fR 4
.IX Item "-fdump-rtl-cprop_hardreg"
تخلیه اطلاعات پس از انتشار رونوشت ثبات‌های سخت‌افزاری.
.IP \fB\-fdump\-rtl\-csa\fR 4
.IX Item "-fdump-rtl-csa"
تخلیه اطلاعات پس از ترکیب تنظیمات پشته.
.IP \fB\-fdump\-rtl\-cse1\fR 4
.IX Item "-fdump-rtl-cse1"
.PD 0
.IP \fB\-fdump\-rtl\-cse2\fR 4
.IX Item "-fdump-rtl-cse2"
.PD
\&\fB\-fdump\-rtl\-cse1\fR و \fB\-fdump\-rtl\-cse2\fR تخلیه اطلاعات را پس از
دو مرحلهٔ حذف زیرعبارت‌های مشترک فعال می‌کنند.
.IP \fB\-fdump\-rtl\-dce\fR 4
.IX Item "-fdump-rtl-dce"
تخلیه اطلاعات پس از مراحل مستقل حذف کدهای مرده.
.IP \fB\-fdump\-rtl\-dbr\fR 4
.IX Item "-fdump-rtl-dbr"
تخلیه اطلاعات پس از زمان‌بندی انشعاب‌های تاخیری.
.IP \fB\-fdump\-rtl\-dce1\fR 4
.IX Item "-fdump-rtl-dce1"
.PD 0
.IP \fB\-fdump\-rtl\-dce2\fR 4
.IX Item "-fdump-rtl-dce2"
.PD
\&\fB\-fdump\-rtl\-dce1\fR و \fB\-fdump\-rtl\-dce2\fR تخلیه اطلاعات را پس از
دو مرحلهٔ حذف ذخیره‌سازی‌های مرده فعال می‌کنند.
.IP \fB\-fdump\-rtl\-eh\fR 4
.IX Item "-fdump-rtl-eh"
تخلیه اطلاعات پس از نهایی‌سازی کدهای مدیریت EH.
.IP \fB\-fdump\-rtl\-eh_ranges\fR 4
.IX Item "-fdump-rtl-eh_ranges"
تخلیه اطلاعات پس از تبدیل نواحی بازهٔ مدیریت EH.
.IP \fB\-fdump\-rtl\-expand\fR 4
.IX Item "-fdump-rtl-expand"
تخلیه اطلاعات پس از تولید RTL.
.IP \fB\-fdump\-rtl\-fwprop1\fR 4
.IX Item "-fdump-rtl-fwprop1"
.PD 0
.IP \fB\-fdump\-rtl\-fwprop2\fR 4
.IX Item "-fdump-rtl-fwprop2"
.PD
\&\fB\-fdump\-rtl\-fwprop1\fR و \fB\-fdump\-rtl\-fwprop2\fR تخلیه
اطلاعات پس از دو مرحلهٔ انتشار رو به جلو را فعال می‌کنند.
.IP \fB\-fdump\-rtl\-gcse1\fR 4
.IX Item "-fdump-rtl-gcse1"
.PD 0
.IP \fB\-fdump\-rtl\-gcse2\fR 4
.IX Item "-fdump-rtl-gcse2"
.PD
\&\fB\-fdump\-rtl\-gcse1\fR و \fB\-fdump\-rtl\-gcse2\fR تخلیه اطلاعات را
پس از حذف سراسری زیرعبارت‌های مشترک فعال می‌کنند.
.IP \fB\-fdump\-rtl\-init\-regs\fR 4
.IX Item "-fdump-rtl-init-regs"
تخلیه اطلاعات پس از مقداردهی اولیهٔ ثبات‌ها.
.IP \fB\-fdump\-rtl\-initvals\fR 4
.IX Item "-fdump-rtl-initvals"
تخلیه اطلاعات پس از محاسبهٔ مجموعه‌های مقادیر اولیه.
.IP \fB\-fdump\-rtl\-into_cfglayout\fR 4
.IX Item "-fdump-rtl-into_cfglayout"
تخلیه اطلاعات پس از تبدیل به حالت cfglayout.
.IP \fB\-fdump\-rtl\-ira\fR 4
.IX Item "-fdump-rtl-ira"
تخلیه اطلاعات پس از تخصیص تکرارشوندهٔ ثبات‌ها.
.IP \fB\-fdump\-rtl\-jump\fR 4
.IX Item "-fdump-rtl-jump"
تخلیه اطلاعات پس از دومین بهینه‌سازی پرش.
.IP \fB\-fdump\-rtl\-loop2\fR 4
.IX Item "-fdump-rtl-loop2"
\&\fB\-fdump\-rtl\-loop2\fR تخلیه اطلاعات پس از مراحل بهینه‌سازی
حلقه در RTL را فعال می‌کند.
.IP \fB\-fdump\-rtl\-mach\fR 4
.IX Item "-fdump-rtl-mach"
تخلیه اطلاعات پس از اجرای مرحلهٔ بازسازمان‌دهی وابسته به ماشین، در صورت
وجود آن مرحله.
.IP \fB\-fdump\-rtl\-mode_sw\fR 4
.IX Item "-fdump-rtl-mode_sw"
تخلیه اطلاعات پس از حذف تعویض‌های زاید حالت.
.IP \fB\-fdump\-rtl\-rnreg\fR 4
.IX Item "-fdump-rtl-rnreg"
تخلیه اطلاعات پس از شماره‌گذاری مجدد ثبات‌ها.
.IP \fB\-fdump\-rtl\-outof_cfglayout\fR 4
.IX Item "-fdump-rtl-outof_cfglayout"
تخلیه اطلاعات پس از تبدیل از حالت cfglayout.
.IP \fB\-fdump\-rtl\-peephole2\fR 4
.IX Item "-fdump-rtl-peephole2"
تخلیه اطلاعات پس از مرحلهٔ روزنه (peephole).
.IP \fB\-fdump\-rtl\-postreload\fR 4
.IX Item "-fdump-rtl-postreload"
تخلیه اطلاعات پس از بهینه‌سازی‌های پسا\-بارگذاری مجدد (post\-reload).
.IP \fB\-fdump\-rtl\-pro_and_epilogue\fR 4
.IX Item "-fdump-rtl-pro_and_epilogue"
تخلیه اطلاعات پس از تولید پیش‌درآمدها و پس‌درآمدهای تابع.
.IP \fB\-fdump\-rtl\-sched1\fR 4
.IX Item "-fdump-rtl-sched1"
.PD 0
.IP \fB\-fdump\-rtl\-sched2\fR 4
.IX Item "-fdump-rtl-sched2"
.PD
\&\fB\-fdump\-rtl\-sched1\fR و \fB\-fdump\-rtl\-sched2\fR تخلیه اطلاعات را
پس از مراحل زمان‌بندی بلوک‌های پایه فعال می‌کنند.
.IP \fB\-fdump\-rtl\-ree\fR 4
.IX Item "-fdump-rtl-ree"
تخلیه اطلاعات پس از حذف گسترش علامت/صفر.
.IP \fB\-fdump\-rtl\-seqabstr\fR 4
.IX Item "-fdump-rtl-seqabstr"
تخلیه اطلاعات پس از کشف توالی‌های مشترک.
.IP \fB\-fdump\-rtl\-shorten\fR 4
.IX Item "-fdump-rtl-shorten"
تخلیه اطلاعات پس از کوتاه‌سازی انشعاب‌ها.
.IP \fB\-fdump\-rtl\-split1\fR 4
.IX Item "-fdump-rtl-split1"
.PD 0
.IP \fB\-fdump\-rtl\-split2\fR 4
.IX Item "-fdump-rtl-split2"
.IP \fB\-fdump\-rtl\-split3\fR 4
.IX Item "-fdump-rtl-split3"
.IP \fB\-fdump\-rtl\-split4\fR 4
.IX Item "-fdump-rtl-split4"
.IP \fB\-fdump\-rtl\-split5\fR 4
.IX Item "-fdump-rtl-split5"
.PD
این گزینه‌ها تخلیه اطلاعات پس از پنج دور تقسیم دستورالعمل‌ها را
فعال می‌کنند.
.IP \fB\-fdump\-rtl\-sms\fR 4
.IX Item "-fdump-rtl-sms"
تخلیه اطلاعات پس از زمان‌بندی پیمانه‌ای (modulo scheduling). این مرحله تنها روی برخی از
معماری‌ها اجرا می‌شود.
.IP \fB\-fdump\-rtl\-stack\fR 4
.IX Item "-fdump-rtl-stack"
تخلیه اطلاعات پس از تبدیل ثبات‌های «مجموعه ثبات تخت» مربوط به GCC به
ثبات‌های پشته‌مانند x87. این مرحله تنها روی نسخه‌های x86 اجرا می‌شود.
.IP \fB\-fdump\-rtl\-subreg1\fR 4
.IX Item "-fdump-rtl-subreg1"
.PD 0
.IP \fB\-fdump\-rtl\-subreg2\fR 4
.IX Item "-fdump-rtl-subreg2"
.PD
\&\fB\-fdump\-rtl\-subreg1\fR و \fB\-fdump\-rtl\-subreg2\fR تخلیه اطلاعات را پس از
دو مرحلهٔ بسط subreg فعال می‌کنند.
.IP \fB\-fdump\-rtl\-vartrack\fR 4
.IX Item "-fdump-rtl-vartrack"
تخلیه اطلاعات پس از ردیابی متغیرها.
.IP \fB\-fdump\-rtl\-vregs\fR 4
.IX Item "-fdump-rtl-vregs"
تخلیه اطلاعات پس از تبدیل ثبات‌های مجازی به ثبات‌های سخت‌افزاری.
.IP \fB\-fdump\-rtl\-web\fR 4
.IX Item "-fdump-rtl-web"
تخلیه اطلاعات پس از تقسیم بازهٔ حیات.
.IP \fB\-fdump\-rtl\-regclass\fR 4
.IX Item "-fdump-rtl-regclass"
.PD 0
.IP \fB\-fdump\-rtl\-subregs_of_mode_init\fR 4
.IX Item "-fdump-rtl-subregs_of_mode_init"
.IP \fB\-fdump\-rtl\-subregs_of_mode_finish\fR 4
.IX Item "-fdump-rtl-subregs_of_mode_finish"
.IP \fB\-fdump\-rtl\-dfinit\fR 4
.IX Item "-fdump-rtl-dfinit"
.IP \fB\-fdump\-rtl\-dfinish\fR 4
.IX Item "-fdump-rtl-dfinish".PD
این دامپ‌ها تعریف شده‌اند اما همواره فایل‌های خالی تولید می‌کنند.
.IP \fB\-da\fR 4
.IX Item "-da"
.PD 0
.IP \fB\-\-dump=a\fR 4
.IX Item "--dump=a"
.IP \fB\-fdump\-rtl\-all\fR 4
.IX Item "-fdump-rtl-all"
.PD
تولید تمام دامپ‌های فهرست‌شده در بالا.
.IP \fB\-dA\fR 4
.IX Item "-dA"
.PD 0
.IP \fB\-\-dump=A\fR 4
.IX Item "--dump=A"
.PD
حاشیه‌نویسی خروجی اسمبلر با اطلاعات گوناگون اشکال‌زدایی.
.IP \fB\-dD\fR 4
.IX Item "-dD"
.PD 0
.IP \fB\-\-dump=D\fR 4
.IX Item "--dump=D"
.PD
تخلیه تمام تعاریف ماکرو در پایان پیش‌پردازش، علاوه بر خروجی عادی.
.IP \fB\-dH\fR 4
.IX Item "-dH"
.PD 0
.IP \fB\-\-dump=H\fR 4
.IX Item "--dump=H"
.PD
تولید یک core dump هر زمان که خطایی رخ دهد.
.IP \fB\-dp\fR 4
.IX Item "-dp"
.PD 0
.IP \fB\-\-dump=p\fR 4
.IX Item "--dump=p"
.PD
حاشیه‌نویسی خروجی اسمبلر با یادداشتی که مشخص می‌کند کدام الگو و جایگزین استفاده شده است. طول و هزینه هر دستورالعمل نیز چاپ می‌شود.
.IP \fB\-dP\fR 4
.IX Item "-dP"
.PD 0
.IP \fB\-\-dump=P\fR 4
.IX Item "--dump=P"
.PD
تخلیه RTL در خروجی اسمبلر به عنوان یادداشت پیش از هر دستورالعمل. همچنین حاشیه‌نویسی \fB\-dp\fR را نیز فعال می‌کند.
.IP \fB\-dx\fR 4
.IX Item "-dx"
.PD 0
.IP \fB\-\-dump=x\fR 4
.IX Item "--dump=x"
.PD
صرفاً تولید RTL برای یک تابع به جای کامپایل آن. معمولاً همراه با \fB\-fdump\-rtl\-expand\fR استفاده می‌شود.
.RE
.RS 4
.RE
.IP \fB\-fdump\-debug\fR 4
.IX Item "-fdump-debug"
تخلیه اطلاعات اشکال‌زدایی تولیدشده در طول فاز تولید اشکال‌زدایی.
.IP \fB\-fdump\-earlydebug\fR 4
.IX Item "-fdump-earlydebug"
تخلیه اطلاعات اشکال‌زدایی تولیدشده در طول فاز اولیه تولید اشکال‌زدایی.
.IP \fB\-fdump\-noaddr\fR 4
.IX Item "-fdump-noaddr"
هنگام انجام دامپ‌های اشکال‌زدایی، خروجی آدرس‌ها را حذف می‌کند. این کار استفاده از diff را روی دامپ‌های اشکال‌زدایی برای فراخوانی‌های کامپایلر با باینری‌های متفاوت کامپایلر و/یا مکان‌های شروع متفاوت
text / bss / data / heap / stack / dso عملی‌تر می‌سازد.
.IP \fB\-freport\-bug\fR 4
.IX Item "-freport-bug"
جمع‌آوری و تخلیه اطلاعات اشکال‌زدایی در یک فایل موقت در صورت بروز خطای داخلی کامپایلر (ICE).
.IP \fB\-fdump\-unnumbered\fR 4
.IX Item "-fdump-unnumbered"
هنگام انجام دامپ‌های اشکال‌زدایی، شماره دستورالعمل‌ها و خروجی آدرس‌ها را حذف می‌کند. این کار استفاده از diff را روی دامپ‌های اشکال‌زدایی برای فراخوانی‌های کامپایلر با گزینه‌های متفاوت، به‌ویژه با و بدون
\&\fB\-g\fR، عملی‌تر می‌کند.
.IP \fB\-fdump\-unnumbered\-links\fR 4
.IX Item "-fdump-unnumbered-links"
هنگام انجام دامپ‌های اشکال‌زدایی (گزینه \fB\-d\fR در بالا را ببینید)، شماره دستورالعمل‌ها را برای پیوندها به دستورالعمل‌های قبلی و بعدی در یک توالی حذف می‌کند.
.IP \fB\-fdump\-internal\-locations\fR 4
.IX Item "-fdump-internal-locations"
تخلیه اطلاعات دقیق درباره بازنمایی داخلی GCC از مکان‌های کد منبع.
.IP \fB\-fdump\-ipa\-\fR\fIswitch\fR 4
.IX Item "-fdump-ipa-switch"
.PD 0
.IP \fB\-fdump\-ipa\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR 4
.IX Item "-fdump-ipa-switch-options"
.PD
کنترل تخلیه درخت زبان تحلیل بین‌روالی (inter\-procedural analysis) در مراحل مختلف در یک فایل. نام فایل با افزودن یک پسوند خاص هر switch به نام فایل منبع ایجاد می‌شود، و فایل در همان دایرکتوریِ فایل خروجی ساخته می‌شود. دامپ‌های زیر امکان‌پذیر هستند:
.RS 4
.IP \fBall\fR 4
.IX Item "all"
تمام دامپ‌های تحلیل بین‌روالی را فعال می‌کند.
.IP \fBcgraph\fR 4
.IX Item "cgraph"
اطلاعات مربوط به بهینه‌سازی گراف فراخوانی (call\-graph)، حذف توابع بدون استفاده، و تصمیم‌های درون‌خطی‌سازی (inlining) را تخلیه می‌کند.
.IP \fBinline\fR 4
.IX Item "inline"
تخلیه پس از درون‌خطی‌سازی تابع.
.IP \fBstrubm\fR 4
.IX Item "strubm"
تخلیه پس از انتخاب حالت‌های \f(CW\*(C`strub\*(C'\fR و ثبت انتخاب‌ها به عنوان ویژگی‌های تابع.
.IP \fBstrub\fR 4
.IX Item "strub"
تخلیه تبدیلات \f(CW\*(C`strub\*(C'\fR: تغییرات رابط، لفاف‌پیچی توابع (function wrapping)، و درج فراخوانی‌های توکار (builtin) برای پاک‌سازی پشته (stack scrubbing) و واترمارک‌گذاری.
.RE
.RS 4
.Sp
علاوه بر این، گزینه‌های \fB\-optimized\fR، \fB\-missed\fR،
\&\fB\-note\fR و \fB\-all\fR را می‌توان با همان معنایی که برای \fB\-fopt\-info\fR دارند مشخص کرد، که مقدار پیش‌فرض آن \fB\-optimized\fR است.
.Sp
برای نمونه، \fB\-fdump\-ipa\-inline\-optimized\-missed\fR اطلاعات مربوط به جایگاه‌های فراخوانی که درون‌خطی شده‌اند را به همراه جایگاه‌های فراخوانی که درون‌خطی نشده‌اند منتشر خواهد کرد.
.Sp
به‌طور پیش‌فرض، دامپ شامل پیام‌هایی درباره بهینه‌سازی‌های موفقیت‌آمیز (معادل \fB\-optimized\fR) به همراه جزئیات سطح پایین درباره تحلیل خواهد بود.
.RE
.IP \fB\-fdump\-ipa\-clones\fR 4
.IX Item "-fdump-ipa-clones"
یک فایل دامپ شامل اطلاعات مربوط به ایجاد کلون‌های گره گراف فراخوانی و حذف گره‌های گراف فراخوانی در طول بهینه‌سازی‌ها و تبدیلات بین‌روالی ایجاد می‌کند. کاربرد اصلی آن این است که ابزارهای ایجاد وصله‌های زنده (live\-patches) بتوانند مجموعه توابعی را که برای جایگزینی کامل یک تابع خاص نیاز به وصله زنده دارند، تعیین کنند (به
\&\fB\-flive\-patching\fR مراجعه کنید). نام فایل با افزودن پسوند \f(CW\*(C`ipa\-clones\*(C'\fR به نام فایل منبع ایجاد می‌شود و فایل در همان دایرکتوریِ فایل خروجی ساخته می‌شود. هر ورودی در فایل در یک خط جداگانه قرار دارد که فیلدهای آن با نقطه ویرگول (semicolon) از یکدیگر جدا شده‌اند.
.Sp
در صورت ایجاد کلون در گراف فراخوانی، فیلدهای مجزا عبارتند از:
.RS 4
.IP 1. 4
.IX Item "1."
رشته \f(CW\*(C`Callgraph clone\*(C'\fR.
.IP 2. 4
.IX Item "2."
نام تابعی که در حال کلون شدن است، همان‌طور که به اسمبلر ارائه می‌شود.
.IP 3. 4
.IX Item "3."
عددی که تابع در حال کلون شدن را به‌طور یکتا در گراف فراخوانی نمایش می‌دهد. توجه داشته باشید که این عدد تنها در یک واحد کامپایل یا درون تحلیل کل برنامه (whole\-program analysis) یکتا است، اما احتمالاً در این دو فاز متفاوت خواهد بود.
.IP 4. 4
.IX Item "4."
نام فایل منبعی که تابع در آن تعریف شده است.
.IP 5. 4
.IX Item "5."
شماره خطی که تعریف تابع در آن واقع شده است.
.IP 6. 4
.IX Item "6."
شماره ستونی که تعریف تابع در آن واقع شده است.
.IP 7. 4
.IX Item "7."
نام کلون جدید تابع، همان‌طور که به اسمبلر ارائه می‌شود.
.IP 8. 4
.IX Item "8."
عددی که کلون جدید تابع را به‌طور یکتا در گراف فراخوانی نمایش می‌دهد. توجه داشته باشید که این عدد تنها در یک واحد کامپایل یا درون تحلیل کل برنامه یکتا است، اما احتمالاً در این دو فاز متفاوت خواهد بود..IP 9. 4
.IX Item "9."
نام فایل منبعی که مکان کد منبع کلون جدید به آن اشاره می‌کند.
.IP 10. 4
.IX Item "10."
خطی که مکان کد منبع کلون جدید به آن اشاره می‌کند.
.IP 11. 4
.IX Item "11."
ستونی که مکان کد منبع کلون جدید به آن اشاره می‌کند.
.IP 12. 4
.IX Item "12."
رشته‌ای که دلیل کلون‌سازی را مشخص می‌کند.
.RE
.RS 4
.Sp
در صورت حذف کلون از گراف فراخوانی، فیلدهای جداگانه عبارتند از:
.IP 1. 4
.IX Item "1."
رشتهٔ \f(CW\*(C`Callgraph removal\*(C'\fR.
.IP 2. 4
.IX Item "2."
نام تابعی که در حال حذف است، به همان صورتی که به اسمبلر ارائه می‌شود.
.IP 3. 4
.IX Item "3."
عددی که به طور یکتا تابع در حال کلون‌شدن را در گراف فراخوانی مشخص می‌کند.
توجه داشته باشید که این عدد فقط در یک واحد ترجمه یا در تحلیل کل برنامه یکتا
است، اما احتمالاً در این دو فاز متفاوت خواهد بود.
.IP 4. 4
.IX Item "4."
نام فایل منبعی که تابع در آن تعریف شده است.
.IP 5. 4
.IX Item "5."
خطی که تعریف تابع در آن قرار دارد.
.IP 6. 4
.IX Item "6."
ستونی که تعریف تابع در آن قرار دارد.
.RE
.RS 4
.RE
.IP \fB\-fdump\-lang\fR 4
.IX Item "-fdump-lang"
تخلیه اطلاعات مختص به زبان. نام فایل با افزودن
\&\fI.lang\fR به انتهای نام فایل منبع ساخته می‌شود.
.IP \fB\-fdump\-lang\-all\fR 4
.IX Item "-fdump-lang-all"
.PD 0
.IP \fB\-fdump\-lang\-\fR\fIswitch\fR 4
.IX Item "-fdump-lang-switch"
.IP \fB\-fdump\-lang\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR 4
.IX Item "-fdump-lang-switch-options"
.IP \fB\-fdump\-lang\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR\fB=\fR\fIfilename\fR 4
.IX Item "-fdump-lang-switch-options=filename"
.PD
کنترل تخلیه اطلاعات مختص زبان. بخش‌های \fIoptions\fR
و \fIfilename\fR همان‌طور که در گزینهٔ
\&\fB\-fdump\-tree\fR شرح داده شده عمل می‌کنند. \fB\-fdump\-tree\-all\fR تمام
تخلیه‌های مختص زبان را فعال می‌کند؛ سایر گزینه‌ها بسته به زبان متفاوت هستند. برای
نمونه، ببینید
.IP \fB\-fdump\-passes\fR 4
.IX Item "-fdump-passes"
چاپ فهرست گذرهای بهینه‌سازی که با گزینه‌های خط فرمان فعلی
فعال یا غیرفعال شده‌اند در \fIstderr\fR.
.IP \fB\-fdump\-statistics\-\fR\fIoption\fR 4
.IX Item "-fdump-statistics-option"
فعال‌سازی و کنترل تخلیه آمار گذرها در فایلی جداگانه. نام
فایل با افزودن یک پسوند منتهی به
\&\fB.statistics\fR به انتهای نام فایل منبع ایجاد می‌شود، و فایل در
همان دایرکتوریِ فایل خروجی ساخته می‌شود. اگر ساختار \fB\-\fR\fIoption\fR
به کار رود، \fB\-stats\fR باعث می‌شود شمارنده‌ها روی کل واحد ترجمه
جمع زده شوند در حالی که \fB\-details\fR هر رویداد را به محض تولید توسط
گذرها تخلیه می‌کند. حالت پیش‌فرض بدون هیچ گزینه‌ای، جمع زدن
شمارنده‌ها به ازای هر تابع کامپایل‌شده است.
.IP \fB\-fdump\-tree\-all\fR 4
.IX Item "-fdump-tree-all"
.PD 0
.IP \fB\-fdump\-tree\-\fR\fIswitch\fR 4
.IX Item "-fdump-tree-switch"
.IP \fB\-fdump\-tree\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR 4
.IX Item "-fdump-tree-switch-options"
.IP \fB\-fdump\-tree\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR\fB=\fR\fIfilename\fR 4
.IX Item "-fdump-tree-switch-options=filename"
.PD
کنترل تخلیه در مراحل مختلف پردازش درخت زبان میانی به یک فایل. اگر از ساختار
\fB\-\fR\fIoptions\fR استفاده شود، \fIoptions\fR فهرستی از گزینه‌های جداشده با
\fB\-\fR است که جزئیات تخلیه را کنترل می‌کنند. همهٔ گزینه‌ها برای همهٔ
تخلیه‌ها قابل اعمال نیستند؛ مواردی که کاربردی ندارند نادیده گرفته می‌شوند.
گزینه‌های زیر در دسترس هستند
.RS 4
.IP \fBaddress\fR 4
.IX Item "address"
چاپ آدرس هر گره. معمولاً این مقدار فاقد معنای خاصی است زیرا
بر اساس محیط و فایل منبع تغییر می‌کند. کاربرد اصلی آن
برای مرتبط ساختن یک فایل تخلیه با محیط اشکال‌زدایی است.
.IP \fBasmname\fR 4
.IX Item "asmname"
اگر برای یک تعریف مشخص مقدار \f(CW\*(C`DECL_ASSEMBLER_NAME\*(C'\fR تنظیم شده باشد، در
تخلیه به جای \f(CW\*(C`DECL_NAME\*(C'\fR از آن استفاده می‌شود. کاربرد اصلی آن تسهیل
کار در ردیابی رو به عقب از نام‌های درهم‌ریخته در فایل اسمبلی است.
.IP \fBslim\fR 4
.IX Item "slim"
هنگام تخلیه نمایش‌های میانی بخش فرانت‌اند، از تخلیه اعضای یک حوزه
یا بدنهٔ یک تابع صرفاً به این دلیل که به آن حوزه دسترسی پیدا شده
جلوگیری می‌کند. تنها مواردی را تخلیه می‌کند که مستقیماً از یک مسیر
دیگر قابل دسترسی باشند.
.Sp
هنگام تخلیه درخت‌های قالب‌بندی‌شده، این گزینه از تخلیه
بدنه‌های ساختارهای کنترلی جلوگیری می‌کند.
.Sp
هنگام تخلیه RTL، به جای نمایش پیش‌فرض شبیه به LISP، خروجی RTL را در
قالب فشرده (slim) چاپ می‌کند.
.IP \fBraw\fR 4
.IX Item "raw"
چاپ یک نمایش خام از درخت. به‌طور پیش‌فرض، درخت‌ها با قالبی مرتب
و شبیه به C نمایش داده می‌شوند.
.IP \fBdetails\fR 4
.IX Item "details"
فعال‌سازی تخلیه با جزئیات بیشتر (در همهٔ گزینه‌های تخلیه پشتیبانی نمی‌شود).
همچنین شامل اطلاعات حاصل از گذرهای بهینه‌سازی نیز می‌شود.
.IP \fBstats\fR 4
.IX Item "stats"
فعال‌سازی تخلیه آمارهای مختلف پیرامون گذر (در همهٔ گزینه‌های تخلیه
پشتیبانی نمی‌شود).
.IP \fBblocks\fR 4
.IX Item "blocks"
فعال‌سازی نمایش مرزهای بلوک پایه (در تخلیه‌های خام غیرفعال است).
.IP \fBgraph\fR 4
.IX Item "graph"
به ازای هر یک از سایر فایل‌های تخلیهٔ مشخص‌شده (\fB\-fdump\-rtl\-\fR\fIpass\fR)،
نمایشی از گراف جریان کنترل مناسب برای مشاهده با GraphViz را در
\fIfile.passid.pass.dot\fR تخلیه می‌کند. هر تابع در فایل به عنوان یک زیرگراف
قالب‌بندی می‌شود تا GraphViz بتواند همهٔ آن‌ها را در یک نمودار واحد رسم کند.
.Sp
خروجی RTL همیشه به صورت فشرده (slim) تخلیه می‌شود.
.IP \fBvops\fR 4
.IX Item "vops"
فعال‌سازی نمایش عملوندهای مجازی برای هر دستور.
.IP \fBlineno\fR 4
.IX Item "lineno"
فعال‌سازی نمایش شماره خطوط برای دستورها.
.IP \fBuid\fR 4
.IX Item "uid"
فعال‌سازی نمایش شناسهٔ یکتا (\f(CW\*(C`DECL_UID\*(C'\fR) برای هر متغیر.
.IP \fBverbose\fR 4
.IX Item "verbose"
فعال‌سازی نمایش تخلیهٔ درختی برای هر دستور.
.IP \fBeh\fR 4
.IX Item "eh"
فعال‌سازی نمایش شمارهٔ ناحیهٔ EH که هر دستور را در بر دارد.
.IP \fBscev\fR 4
.IX Item "scev"
فعال‌سازی نمایش جزئیات تحلیل تکامل اسکالر.
.IP \fBoptimized\fR 4
.IX Item "optimized"
فعال‌سازی نمایش اطلاعات بهینه‌سازی (تنها در گذرهای مشخصی
در دسترس است).
.IP \fBmissed\fR 4
.IX Item "missed"
فعال‌سازی نمایش اطلاعات بهینه‌سازی‌های از دست‌رفته (تنها در گذرهای مشخصی
در دسترس است).
.IP \fBnote\fR 4
.IX Item "note"
فعال‌سازی سایر اطلاعات تفصیلی بهینه‌سازی (تنها در
گذرهای مشخصی در دسترس است).
.IP \fBfolding\fR 4
.IX Item "folding"
فعال‌سازی تخلیه اطلاعات درباره الگوهای match\-and\-simplify (match.pd)،
هنگامی که اعمال می‌شوند.
.IP \fBall\fR 4
.IX Item "all"
فعال کردن تمام گزینه‌ها، به جز \fBraw\fR، \fBslim\fR، \fBverbose\fR
و \fBlineno\fR.
.IP \fBoptall\fR 4
.IX Item "optall"
فعال کردن تمام گزینه‌های بهینه‌سازی، یعنی \fBoptimized\fR،
\&\fBmissed\fR و \fBnote\fR.
.RE
.RS 4
.Sp
برای تعیین اینکه چه تخلیه‌های درختی در دسترس هستند یا یافتن تخلیهٔ مربوط به یک
گذر مورد نظر، مراحل زیر را دنبال کنید..IP 1. 4
.IX Item "1."
دستور GCC را با \fB\-fdump\-passes\fR فراخوانی کنید و در خروجی \fIstderr\fR به دنبال کدی بگردید که متناظر با گذر (pass) مورد نظر شما است. برای نمونه، کدهای \f(CW\*(C`tree\-evrp\*(C'\fR، \f(CW\*(C`tree\-vrp1\*(C'\fR و \&\f(CW\*(C`tree\-vrp2\*(C'\fR متناظر با سه گذر انتشار محدوده مقدار (Value Range Propagation) هستند. عدد موجود در انتها، فراخوانی‌های متمایز از یک گذر مشابه را تفکیک می‌کند.
.IP 2. 4
.IX Item "2."
برای فعال‌سازی ایجاد فایل رونوشت (dump)، کد گذر را به پیشوند گزینهٔ \fB\-fdump\-\fR الحاق کرده و GCC را با آن فراخوانی کنید. برای نمونه، جهت فعال کردن رونوشت از گذر Early Value Range Propagation، دستور GCC را با گزینهٔ \fB\-fdump\-tree\-evrp\fR فراخوانی نمایید. در صورت تمایل، می‌توانید نام فایل رونوشت را مشخص کنید. اگر نامی تعیین نکنید، GCC آن را همان‌گونه که در ادامه توضیح داده شده، ایجاد می‌کند.
.IP 3. 4
.IX Item "3."
رونوشت گذر را در فایلی بیابید که نام آن از سه جزء تشکیل شده که با نقطه از هم جدا شده‌اند: نام فایل منبعی که GCC برای کامپایل آن فراخوانی شده بود، یک پسوند عددی که شمارهٔ گذر را نشان می‌دهد و به دنبال آن حرف \fBt\fR برای گذرهای درختی (و حرف \fBr\fR برای گذرهای RTL) می‌آید، و در نهایت کد گذر. برای نمونه، رونوشت گذر Early VRP ممکن است در فایلی به نام \fImyfile.c.038t.evrp\fR در دایرکتوری کاری فعلی قرار گیرد. توجه داشته باشید که کدهای عددی پایدار نیستند و ممکن است از یک نسخهٔ GCC به نسخهٔ دیگر تغییر کنند.
.RE
.RS 4
.RE
.IP \fB\-fopt\-info\fR 4
.IX Item "-fopt-info"
.PD 0
.IP \fB\-fopt\-info\-\fR\fIoptions\fR 4
.IX Item "-fopt-info-options"
.IP \fB\-fopt\-info\-\fR\fIoptions\fR\fB=\fR\fIfilename\fR 4
.IX Item "-fopt-info-options=filename"
.PD
رونوشت‌های بهینه‌سازی را از گذرهای مختلف بهینه‌سازی کنترل می‌کند. اگر قالب \&\fB\-\fR\fIoptions\fR به کار رود، \fIoptions\fR فهرستی از کلیدواژه‌های گزینه‌ها است که با \&\fB\-\fR از یکدیگر جدا شده‌اند تا جزئیات رونوشت و بهینه‌سازی‌ها را انتخاب کنند.
.Sp
گزینه‌های \fIoptions\fR را می‌توان به سه گروه تقسیم کرد:
.RS 4
.IP 1. 4
.IX Item "1."
گزینه‌هایی که توصیف می‌کنند چه نوع پیام‌هایی باید ارسال شوند،
.IP 2. 4
.IX Item "2."
گزینه‌هایی که میزان پرگویی (verbosity) رونوشت را توصیف می‌کنند، و
.IP 3. 4
.IX Item "3."
گزینه‌هایی که توصیف می‌کنند چه بهینه‌سازی‌هایی باید لحاظ شوند.
.RE
.RS 4
.Sp
گزینه‌های هر گروه را می‌توان آزادانه ترکیب کرد چرا که هم‌پوشانی ندارند. با این حال، در صورت بروز هرگونه تداخل، گزینه‌های متأخر در خط فرمان بر گزینه‌های متقدم اولویت خواهند داشت.
.Sp
گزینه‌های زیر کنترل می‌کنند که چه نوع پیام‌هایی باید ارسال شوند:
.IP \fBoptimized\fR 4
.IX Item "optimized"
هنگامی که یک بهینه‌سازی با موفقیت اعمال می‌شود، اطلاعات را چاپ می‌کند. تصمیم‌گیری در مورد این که چه اطلاعاتی مرتبط هستند بر عهدهٔ خود گذر است. برای نمونه، گذرهای بردارساز (vectorizer) مکان مبدأ حلقه‌هایی را که با موفقیت برداری شده‌اند، چاپ می‌کنند.
.IP \fBmissed\fR 4
.IX Item "missed"
اطلاعات مربوط به بهینه‌سازی‌های از دست‌رفته را چاپ می‌کند. گذرهای منفرد کنترل می‌کنند که چه اطلاعاتی در خروجی گنجانده شود.
.IP \fBnote\fR 4
.IX Item "note"
اطلاعات پرگو دربارهٔ بهینه‌سازی‌ها را چاپ می‌کند، مانند تبدیلات خاص، پیام‌های دقیق‌تر دربارهٔ تصمیم‌گیری‌ها و غیره.
.IP \fBall\fR 4
.IX Item "all"
اطلاعات تفصیلی بهینه‌سازی را چاپ می‌کند. این شامل \&\fBoptimized\fR، \fBmissed\fR و \fBnote\fR می‌شود.
.RE
.RS 4
.Sp
گزینهٔ زیر میزان پرگویی رونوشت را کنترل می‌کند:
.IP \fBinternals\fR 4
.IX Item "internals"
به‌طور پیش‌فرض، تنها پیام‌های «سطح بالا» (high\-level) ارسال می‌شوند. این گزینه پیام‌های بیشتر و دقیق‌تری را فعال می‌کند که احتمالاً فقط برای توسعه‌دهندگان GCC جالب توجه خواهد بود.
.RE
.RS 4
.Sp
یک یا چند مورد از کلیدواژه‌های گزینه‌های زیر را می‌توان برای توصیف یک گروه از بهینه‌سازی‌ها به کار برد:
.IP \fBipa\fR 4
.IX Item "ipa"
فعال‌سازی رونوشت‌ها از تمام بهینه‌سازی‌های بین‌رویه‌ای (interprocedural).
.IP \fBloop\fR 4
.IX Item "loop"
فعال‌سازی رونوشت‌ها از تمام بهینه‌سازی‌های حلقه (loop).
.IP \fBinline\fR 4
.IX Item "inline"
فعال‌سازی رونوشت‌ها از تمام بهینه‌سازی‌های درون‌خطی‌سازی (inlining).
.IP \fBomp\fR 4
.IX Item "omp"
فعال‌سازی رونوشت‌ها از تمام بهینه‌سازی‌های OMP (تخلیه بار محاسباتی و چندپردازشی \- Offloading and Multi Processing).
.IP \fBvec\fR 4
.IX Item "vec"
فعال‌سازی رونوشت‌ها از تمام بهینه‌سازی‌های بردارسازی (vectorization).
.IP \fBoptall\fR 4
.IX Item "optall"
فعال‌سازی رونوشت‌ها از تمام بهینه‌سازی‌ها. این یک زَبرمجموعه از گروه‌های بهینه‌سازی فهرست‌شده در بالا است.
.RE
.RS 4
.Sp
اگر \fIoptions\fR حذف شود، مقدار پیش‌فرض آن \fBoptimized\-optall\fR خواهد بود؛ به این معنی که پیام‌های مربوط به بهینه‌سازی‌های موفق از تمام گذرها رونوشت برداشته می‌شوند، با صرف‌نظر از پیام‌هایی که به عنوان "internals" تلقی می‌شوند.
.Sp
اگر \fIfilename\fR مشخص شده باشد، رونوشت‌های حاصل از تمام بهینه‌سازی‌های مربوطه در \fIfilename\fR الحاق می‌شوند. در غیر این صورت، رونوشت به \fIstderr\fR فرستاده می‌شود. گرچه چندین گزینهٔ \&\fB\-fopt\-info\fR پذیرفته می‌شود، تنها یکی از آن‌ها می‌تواند حاوی یک \fIfilename\fR باشد. اگر نام‌های فایل دیگری ارائه شوند، تمام آن‌ها به جز نخستین مورد نادیده گرفته می‌شوند.
.Sp
توجه داشته باشید که در صورت وجود چندین واحد ترجمه (translation unit)، فایل خروجی \fIfilename\fR بازنویسی (overwrite) می‌شود. اگر خروجی ترکیبی از چندین واحد ترجمه مد نظر باشد، باید به جای آن از \fIstderr\fR استفاده شود.
.Sp
در مثال زیر، اطلاعات بهینه‌سازی به \&\fIstderr\fR فرستاده می‌شود:
.Sp
.Vb 1
\&        gcc \-O3 \-fopt\-info
.Ve
.Sp
این مثال:
.Sp
.Vb 1
\&        gcc \-O3 \-fopt\-info\-missed=missed.all
.Ve
.Sp
گزارش بهینه‌سازی‌های انجام‌نشده از تمام گذرها را در \&\fImissed.all\fR خروجی می‌دهد، و این مثال:
.Sp
.Vb 1
\&        gcc \-O2 \-ftree\-vectorize \-fopt\-info\-vec\-missed
.Ve
.Sp
اطلاعات مربوط به فرصت‌های از دست‌رفتهٔ بهینه‌سازی را از گذرهای بردارسازی روی \fIstderr\fR چاپ می‌کند. توجه داشته باشید که \fB\-fopt\-info\-vec\-missed\fR معادل با \&\fB\-fopt\-info\-missed\-vec\fR است. ترتیب نام‌های گروه‌های بهینه‌سازی و انواع پیام‌هایی که پس از \fB\-fopt\-info\fR فهرست می‌شوند اهمیتی ندارد.
.Sp
به عنوان مثالی دیگر:
.Sp
.Vb 1
\&        gcc \-O3 \-fopt\-info\-inline\-optimized\-missed=inline.txt
.Ve
.Sp
اطلاعات مربوط به بهینه‌سازی‌های از دست‌رفته و همچنین مکان‌های بهینه‌سازی‌شده از تمام گذرهای درون‌خطی‌سازی را در \&\fIinline.txt\fR خروجی می‌دهد.
.Sp
در نهایت، این نمونه را در نظر بگیرید:
.Sp
.Vb 1
\&        gcc \-fopt\-info\-vec\-missed=vec.miss \-fopt\-info\-loop\-optimized=loop.opt
.Ve
.Sp
در اینجا دو نام فایل خروجی \fIvec.miss\fR و \fIloop.opt\fR با یکدیگر تداخل دارند چرا که فقط یک فایل خروجی مجاز است. در این حالت، تنها گزینهٔ نخست اعمال می‌شود و گزینه‌های بعدی نادیده گرفته می‌شوند. بنابراین فقط \fIvec.miss\fR تولید می‌شود که شامل رونوشت‌هایی از بردارساز در مورد فرصت‌های از دست‌رفته است.
.RE.IP \fB\-fsave\-optimization\-record\fR 4
.IX Item "-fsave-optimization-record"
یک پروندهٔ SRCFILE.opt\-record.json.gz با جزئیات بهینه‌سازی‌های انجام‌شده، برای بهینه‌سازی‌هایی که از \fB\-fopt\-info\fR پشتیبانی می‌کنند، می‌نویسد.
.Sp
این گزینه آزمایشی است و قالب داده‌های درون پروندهٔ فشردهٔ JSON ممکن است تغییر کند.
.Sp
این گزینه تقریباً معادل یک نسخهٔ ماشین‌خوان از \&\fB\-fopt\-info\-all\fR است، به‌صورت مجموعه‌ای از پیام‌ها به همراه پروندهٔ مبدأ، شمارهٔ خط و شمارهٔ ستون، همراه با داده‌های تکمیلی زیر برای هر پیام:
.RS 4
.IP * 4
تعداد دفعات اجرای کدی که بهینه‌سازی می‌شود، به همراه فراداده‌هایی دربارهٔ این که آیا این مقدار از داده‌های پروفایل واقعی بوده است یا صرفاً یک برآورد، که به مصرف‌کنندگان امکان اولویت‌بندی پیام‌ها بر اساس میزان داغی (hotness) کد را می‌دهد،
.IP * 4
نام تابع مربوط به کدی که بهینه‌سازی می‌شود، در صورت وجود،
.IP * 4
«زنجیرهٔ درون‌خطی‌سازی» (inlining chain) برای کدی که بهینه‌سازی می‌شود، تا هنگامی که یک تابع در چندین مکان مختلف درون‌خطی می‌شود (که خود آن‌ها نیز ممکن است درون‌خطی شده باشند)، خواننده بتواند نسخه‌ها را از یکدیگر تشخیص دهد،
.IP * 4
اشیایی که مشخص‌کنندهٔ بخش‌هایی از پیام هستند که به عبارت‌ها، دستورها یا گره‌های جدول نماد ارجاع دارند، نوع دسته‌بندی آن‌ها، و در صورت دسترسی، مکان آن‌ها در کد مبدأ،
.IP * 4
گذر (pass) کامپایلر GCC که پیام را صادر کرده است، و
.IP * 4
مکانی در کد خود GCC که پیام از آنجا صادر شده است
.RE
.RS 4
.Sp
علاوه بر این، برخی از پیام‌ها به‌طور منطقی درون پیام‌های دیگر تو در تو شده‌اند که بازتاب‌دهندهٔ جزئیات پیاده‌سازی گذرهای بهینه‌سازی است.
.RE
.IP \fB\-fsched\-verbose=\fR\fIn\fR 4
.IX Item "-fsched-verbose=n"
در مقصدهایی که از زمان‌بندی دستورالعمل‌ها استفاده می‌کنند، این گزینه میزان خروجی اشکال‌زدایی را که زمان‌بند در پرونده‌های تخلیه (dump) چاپ می‌کند، کنترل می‌نماید.
.Sp
برای مقادیر \fIn\fR بزرگ‌تر از صفر، \fB\-fsched\-verbose\fR اطلاعات مشابه \fB\-fdump\-rtl\-sched1\fR و \fB\-fdump\-rtl\-sched2\fR را خروجی می‌دهد.
برای مقادیر \fIn\fR بزرگ‌تر از یک، همچنین احتمال‌های بلوک پایه، اطلاعات دقیق فهرست آماده و اطلاعات واحد/دستورالعمل را خروجی می‌دهد. برای مقادیر \fIn\fR بزرگ‌تر از دو، شامل RTL در نقطهٔ لغو (abort)، جریان کنترل و اطلاعات ناحیه‌ها است.
و برای \fIn\fR بیش از چهار، \fB\-fsched\-verbose\fR شامل اطلاعات وابستگی نیز می‌شود.
.IP \fB\-fenable\-\fR\fIkind\fR\fB\-\fR\fIpass\fR 4
.IX Item "-fenable-kind-pass"
.PD 0
.IP \fB\-fdisable\-\fR\fIkind\fR\fB\-\fR\fIpass\fR\fB=\fR\fIrange\-list\fR 4
.IX Item "-fdisable-kind-pass=range-list"
.PD
این مجموعه‌ای از گزینه‌ها است که برای فعال‌سازی/غیرفعال‌سازی صریح گذرهای بهینه‌سازی به کار می‌روند. این گزینه‌ها برای اشکال‌زدایی GCC در نظر گرفته شده‌اند.
کاربران کامپایلر باید به جای این گزینه‌ها از گزینه‌های معمولی برای فعال‌سازی/غیرفعال‌سازی گذرها استفاده کنند.
.RS 4
.IP \fB\-fdisable\-ipa\-\fR\fIpass\fR 4
.IX Item "-fdisable-ipa-pass"
گذر IPA به نام \fIpass\fR را غیرفعال می‌کند. \fIpass\fR نام گذر است. اگر یک گذر به‌صورت ایستا چندین بار در کامپایلر فراخوانی شود، باید یک شمارهٔ ترتیبی با شروع از ۱ به انتهای نام گذر افزوده شود.
.IP \fB\-fdisable\-rtl\-\fR\fIpass\fR 4
.IX Item "-fdisable-rtl-pass"
.PD 0
.IP \fB\-fdisable\-rtl\-\fR\fIpass\fR\fB=\fR\fIrange\-list\fR 4
.IX Item "-fdisable-rtl-pass=range-list"
.PD
گذر RTL به نام \fIpass\fR را غیرفعال می‌کند. \fIpass\fR نام گذر است. اگر یک گذر به‌صورت ایستا چندین بار در کامپایلر فراخوانی شود، باید یک شمارهٔ ترتیبی با شروع از ۱ به انتهای نام گذر افزوده شود. \fIrange\-list\fR فهرستی از محدوده‌های توابع یا نام‌های اسمبلی است که با کاما از هم جدا شده‌اند. هر محدوده یک جفت‌عدد است که با دو‌نقطه از هم جدا شده‌اند. این محدوده شامل هر دو انتها می‌شود. اگر محدوده بدیهی باشد، جفت‌عدد می‌تواند به یک عدد تنها خلاصه شود. اگر شناسهٔ یکتای \fIuid\fR گرهٔ گراف فراخوانی تابع درون یکی از محدوده‌های مشخص‌شده قرار گیرد، \fIpass\fR برای آن تابع غیرفعال می‌شود. \fIuid\fR در سرآیند تابع در یک پروندهٔ تخلیه نمایش داده می‌شود، و نام گذرها را می‌توان با استفاده از گزینهٔ \fB\-fdump\-passes\fR به دست آورد.
.IP \fB\-fdisable\-tree\-\fR\fIpass\fR 4
.IX Item "-fdisable-tree-pass"
.PD 0
.IP \fB\-fdisable\-tree\-\fR\fIpass\fR\fB=\fR\fIrange\-list\fR 4
.IX Item "-fdisable-tree-pass=range-list"
.PD
گذر درختی (tree pass) به نام \fIpass\fR را غیرفعال می‌کند. برای شرح آرگومان‌های گزینه، \fB\-fdisable\-rtl\fR را ببینید.
.IP \fB\-fenable\-ipa\-\fR\fIpass\fR 4
.IX Item "-fenable-ipa-pass"
گذر IPA به نام \fIpass\fR را فعال می‌کند. \fIpass\fR نام گذر است. اگر یک گذر به‌صورت ایستا چندین بار در کامپایلر فراخوانی شود، باید یک شمارهٔ ترتیبی با شروع از ۱ به انتهای نام گذر افزوده شود.
.IP \fB\-fenable\-rtl\-\fR\fIpass\fR 4
.IX Item "-fenable-rtl-pass"
.PD 0
.IP \fB\-fenable\-rtl\-\fR\fIpass\fR\fB=\fR\fIrange\-list\fR 4
.IX Item "-fenable-rtl-pass=range-list"
.PD
گذر RTL به نام \fIpass\fR را فعال می‌کند. برای شرح آرگومان‌های گزینه و مثال‌ها، \fB\-fdisable\-rtl\fR را ببینید.
.IP \fB\-fenable\-tree\-\fR\fIpass\fR 4
.IX Item "-fenable-tree-pass"
.PD 0
.IP \fB\-fenable\-tree\-\fR\fIpass\fR\fB=\fR\fIrange\-list\fR 4
.IX Item "-fenable-tree-pass=range-list"
.PD
گذر درختی به نام \fIpass\fR را فعال می‌کند. برای شرح آرگومان‌های گزینه، \fB\-fdisable\-rtl\fR را ببینید.
.RE
.RS 4
.Sp
در اینجا چند مثال برای نمایش استفاده از این گزینه‌ها آورده شده است.
.Sp
.Vb 10
\&        # disable ccp1 for all functions
\&           \-fdisable\-tree\-ccp1
\&        # disable complete unroll for function whose cgraph node uid is 1
\&           \-fenable\-tree\-cunroll=1
\&        # disable gcse2 for functions at the following ranges [1,1],
\&        # [300,400], and [400,1000]
\&        # disable gcse2 for functions foo and foo2
\&           \-fdisable\-rtl\-gcse2=foo,foo2
\&        # disable early inlining
\&           \-fdisable\-tree\-einline
\&        # disable ipa inlining
\&           \-fdisable\-ipa\-inline
\&        # enable tree full unroll
\&           \-fenable\-tree\-unroll
.Ve
.RE
.IP \fB\-fchecking\fR 4
.IX Item "-fchecking"
.PD 0
.IP \fB\-fchecking=\fR\fIn\fR 4
.IX Item "-fchecking=n"
.PD
بررسی سازگاری درونی را فعال می‌کند. مقدار پیش‌فرض به پیکربندی کامپایلر بستگی دارد. \fB\-fchecking=2\fR بررسی‌های سازگاری درونی بیشتری را فعال می‌کند که ممکن است بر تولید کد تأثیر بگذارد.
.IP \fB\-frandom\-seed=\fR\fIstring\fR 4
.IX Item "-frandom-seed=string"
این گزینه یک دانه (seed) را فراهم می‌کند که GCC به‌جای اعداد تصادفی در تولید برخی نام‌های نماد که باید در هر پروندهٔ کامپایل‌شده متفاوت باشند، از آن استفاده می‌کند. همچنین برای قرار دادن مهرهای یکتا در پرونده‌های داده‌های پوشش (coverage) و پرونده‌های شیئی که آن‌ها را تولید می‌کنند به کار می‌رود. می‌توانید از گزینهٔ \fB\-frandom\-seed\fR برای تولید پرونده‌های شیء بازتولیدپذیر و یکسان استفاده کنید.
.Sp
مقدار \fIstring\fR می‌تواند یک عدد (ده‌دهی، هشت‌هشتی، یا شانزده‌شانزدهی) یا یک رشتهٔ دلخواه باشد (که در این صورت با محاسبهٔ CRC32 به یک عدد تبدیل می‌شود).
.Sp
مقدار \fIstring\fR باید برای هر پرونده‌ای که کامپایل می‌کنید متفاوت باشد.
.IP \fB\-save\-temps\fR 4
.IX Item "-save-temps"
.PD 0
.IP \fB\-\-save\-temps\fR 4
.IX Item "--save-temps"
.PD
پرونده‌های واسطِ معمولاً «موقت» را به‌صورت دائمی ذخیره می‌کند؛ نام‌گذاری آن‌ها به عنوان پرونده‌های خروجی کمکی، همان‌طور که تحت \&\fB\-dumpbase\fR و \fB\-dumpdir\fR شرح داده شده، انجام می‌شود.
.Sp
هنگامی که در ترکیب با گزینهٔ خط فرمان \fB\-x\fR استفاده شود، \&\fB\-save\-temps\fR به‌اندازهٔ کافی هوشمند است تا از بازنویسی روی پروندهٔ مبدأ ورودی که پسوندی مشابه با یک پروندهٔ واسط دارد جلوگیری کند. پروندهٔ واسط متناظر را می‌توان با تغییر نام پروندهٔ مبدأ پیش از استفاده از \fB\-save\-temps\fR به دست آورد.
.IP \fB\-save\-temps=cwd\fR 4
.IX Item "-save-temps=cwd"
معادل \fB\-save\-temps \-dumpdir ./\fR است.
.IP \fB\-save\-temps=obj\fR 4
.IX Item "-save-temps=obj"
معادل \fB\-save\-temps \-dumpdir \fR\f(BIoutdir/\fR است، که در آن \&\fIoutdir/\fR پوشهٔ پروندهٔ خروجی مشخص‌شده پس از گزینهٔ \&\fB\-o\fR است، شامل هرگونه جداکنندهٔ پوشه. اگر گزینهٔ \&\fB\-o\fR استفاده نشود، سوییچ \fB\-save\-temps=obj\fR مانند \fB\-save\-temps=cwd\fR عمل می‌کند..IP \fB\-specs=\fR\fIfile\fR 4
.IX Item "-specs=file"
.PD 0
.IP \fB\-\-specs=\fR\fIfile\fR 4
.IX Item "--specs=file"
.IP "\fB\-\-specs\fR \fIfile\fR" 4
.IX Item "--specs file"
.PD
فایل \fIfile\fR را پس از خواندن فایل استاندارد \fIspecs\fR توسط کامپایلر پردازش می‌کند تا پیش‌فرض‌هایی را که برنامهٔ گردانندهٔ \fBgcc\fR هنگام تعیین سوئیچ‌های ارسالی به \fBcc1\fR، \&\fBcc1plus\fR، \fBas\fR، \fBld\fR و غیره استفاده می‌کند، بازنویسی کند. بیش از یک \&\fB\-specs=\fR\fIfile\fR را می‌توان در خط فرمان مشخص کرد، و آن‌ها به ترتیب، از چپ به راست پردازش می‌شوند.
.IP \fB\-time\fR[\fB=\fR\fIfile\fR] 4
.IX Item "-time[=file]"
زمان CPU مصرف‌شده توسط هر زیرپردازه در توالی کامپایل را گزارش می‌کند. برای فایل‌های منبع C، این شامل خود کامپایلر و اسمبلر (به‌علاوه پیونددهنده در صورت انجام پیوند) است.
.Sp
بدون مشخص کردن فایل خروجی، خروجی به این صورت خواهد بود:
.Sp
.Vb 2
\&        # cc1 0.12 0.01
\&        # as 0.00 0.01
.Ve
.Sp
عدد اول در هر خط «زمان کاربر» (user time) است، یعنی زمانی که صرف اجرای خود برنامه شده است. عدد دوم «زمان سیستم» (system time) است، یعنی زمانی که صرف اجرای روال‌های سیستم‌عامل از طرف برنامه شده است. هر دو عدد بر حسب ثانیه هستند.
.Sp
با مشخص کردن فایل خروجی، خروجی به انتهای فایل نام‌برده الحاق می‌شود و به این صورت خواهد بود:
.Sp
.Vb 2
\&        0.12 0.01 cc1 <options>
\&        0.00 0.01 as <options>
.Ve
.Sp
«زمان کاربر» و «زمان سیستم» به پیش از نام برنامه منتقل می‌شوند، و گزینه‌های ارسال‌شده به برنامه نمایش داده می‌شوند تا بعداً بتوان فهمید چه فایلی و با چه گزینه‌هایی در حال کامپایل بوده است.
.IP \fB\-fdump\-final\-insns\fR[\fB=\fR\fIfile\fR] 4
.IX Item "-fdump-final-insns[=file]"
بازنمایی درونی نهایی (RTL) را در \fIfile\fR تخلیه (dump) می‌کند. اگر آرگومان اختیاری حذف شود (یا اگر \fIfile\fR برابر \f(CW\*(C`.\*(C'\fR باشد)، نام فایل تخلیه با افزودن \f(CW\*(C`.gkd\*(C'\fR به نام پایهٔ تخلیه تعیین می‌شود؛ گزینهٔ \fB\-dumpbase\fR را ببینید.
.IP \fB\-fcompare\-debug\fR[\fB=\fR\fIopts\fR] 4
.IX Item "-fcompare-debug[=opts]"
اگر در طول کامپایل خطایی رخ ندهد، کامپایلر را برای بار دوم اجرا می‌کند و \fIopts\fR و \fB\-fcompare\-debug\-second\fR را به آرگومان‌های ارسالی به کامپایل دوم می‌افزاید. بازنمایی درونی نهایی را در هر دو کامپایل تخلیه کرده و در صورت تفاوت داشتن آن‌ها، خطایی چاپ می‌کند.
.Sp
اگر علامت مساوی حذف شود، مقدار پیش‌فرض \fB\-gtoggle\fR استفاده می‌شود.
.Sp
متغیر محیطی \fBGCC_COMPARE_DEBUG\fR در صورت تعریف شدن، غیرخالی و غیرصفر بودن، به‌طور ضمنی \fB\-fcompare\-debug\fR را فعال می‌کند. اگر \&\fBGCC_COMPARE_DEBUG\fR به‌صورت رشته‌ای که با یک خط تیره شروع می‌شود تعریف شده باشد، برای \fIopts\fR استفاده می‌شود؛ در غیر این صورت مقدار پیش‌فرض \fB\-gtoggle\fR به‌کار می‌رود.
.Sp
گزینهٔ \&\fB\-fcompare\-debug=\fR با علامت مساوی اما بدون \fIopts\fR، معادل \fB\-fno\-compare\-debug\fR است که تخلیهٔ بازنمایی نهایی و کامپایل دوم را غیرفعال کرده و حتی از اثرگذاری \&\fBGCC_COMPARE_DEBUG\fR نیز جلوگیری می‌کند.
.Sp
برای اطمینان از پوشش کامل در طول آزمایش \fB\-fcompare\-debug\fR، می‌توان \&\fBGCC_COMPARE_DEBUG\fR را مثلاً روی \fB\-fcompare\-debug\-not\-overridden\fR تنظیم کرد، که GCC آن را به عنوان گزینه‌ای نامعتبر در هر کامپایل واقعی (به‌جای پیش‌پردازش، اسمبلی یا پیوند) رد می‌کند. برای دریافت تنها یک هشدار، تنظیم \fBGCC_COMPARE_DEBUG\fR روی \fB\-w%n\-fcompare\-debug
not overridden\fR کافی خواهد بود.
.IP \fB\-fcompare\-debug\-second\fR 4
.IX Item "-fcompare-debug-second"
این گزینه به‌طور ضمنی برای کامپایل دومی که توسط \fB\-fcompare\-debug\fR درخواست شده است، همراه با گزینه‌هایی برای فرونشاندن هشدارها و با حذف سایر گزینه‌هایی که باعث می‌شوند کامپایلر به‌عنوان اثر جانبی خروجی در فایل‌ها یا خروجی استاندارد تولید کند، به کامپایلر ارسال می‌شود. فایل‌های تخلیه (dump) و فایل‌های موقت نگه‌داشته‌شده تغییر نام داده می‌شوند تا شامل پسوند اضافی \&\f(CW\*(C`.gk\*(C'\fR در حین کامپایل دوم باشند و از بازنویسی روی فایل‌های تولیدشده در کامپایل اول جلوگیری شود.
.Sp
هنگامی که این گزینه به گردانندهٔ کامپایلر فرستاده می‌شود، باعث رد شدن کامپایل \&\fIfirst\fR (اول) می‌گردد، که کاربرد آن را تقریباً تنها به اشکال‌زدایی خود کامپایلر محدود می‌کند.
.IP \fB\-gtoggle\fR 4
.IX Item "-gtoggle"
تولید اطلاعات اشکال‌زدایی را خاموش می‌کند اگر در صورت عدم استفاده از این گزینه تولید می‌شد، یا در غیر این صورت آن را در سطح ۲ روشن می‌کند. جایگاه این آرگومان در خط فرمان اهمیتی ندارد؛ پس از پردازش تمام گزینه‌های دیگر اعمال می‌شود و صرف‌نظر از اینکه چند بار داده شده باشد، تنها یک بار اعمال خواهد شد. این گزینه عمدتاً برای استفاده همراه با \&\fB\-fcompare\-debug\fR در نظر گرفته شده است.
.IP \fB\-fvar\-tracking\-assignments\-toggle\fR 4
.IX Item "-fvar-tracking-assignments-toggle"
گزینهٔ \fB\-fvar\-tracking\-assignments\fR را تغییر وضعیت می‌دهد، همان‌گونه که \&\fB\-gtoggle\fR وضعیت \fB\-g\fR را تغییر می‌دهد.
.IP \fB\-Q\fR 4
.IX Item "-Q"
هنگامی که در خط فرمان پیش از \fB\-\-help=\fR استفاده شود، \fB\-Q\fR به عنوان تغییردهندهٔ خروجی راهنما عمل می‌کند.
.Sp
در غیر این صورت، این گزینه باعث می‌شود کامپایلر نام هر تابع را هنگام کامپایل شدن چاپ کند، و پس از اتمام هر گذر (pass)، آماری را در مورد آن چاپ نماید.
.IP \fB\-ftime\-report\fR 4
.IX Item "-ftime-report"
باعث می‌شود کامپایلر پس از اتمام هر گذر (pass)، آماری را دربارهٔ زمان مصرف‌شده توسط آن در stderr چاپ کند.
.Sp
اگر خروجی SARIF برای اعلان‌های تشخیصی از طریق \&\fB\-fdiagnostics\-format=sarif\-file\fR یا \&\fB\-fdiagnostics\-format=sarif\-stderr\fR درخواست شده باشد، اطلاعات \fB\-ftime\-report\fR در عوض در قالب JSON و به عنوان بخشی از خروجی SARIF صادر می‌شود. قالب دقیق این داده‌های JSON ممکن است تغییر کند و ممکن است مقادیر به دلیل ثبت در نقطه‌ای کمی متفاوت در کامپایلر، دقیقاً با مقادیر ارسال‌شده به stderr مطابقت نداشته باشند.
.IP \fB\-ftime\-report\-details\fR 4
.IX Item "-ftime-report-details"
زمان مصرف‌شده توسط بخش‌های زیرساختی را برای هر گذر (pass) به‌طور جداگانه ثبت می‌کند.
.IP \fB\-fira\-verbose=\fR\fIn\fR 4
.IX Item "-fira-verbose=n"
میزان پرگویی (verbosity) فایل تخلیه را برای تخصیص‌دهندهٔ یکپارچهٔ ثبات‌ها (integrated register allocator) کنترل می‌کند. مقدار پیش‌فرض 5 است. اگر مقدار \fIn\fR بزرگ‌تر یا مساوی 10 باشد، خروجی تخلیه با همان قالبِ \fIn\fR منهای 10 به stderr ارسال می‌شود.
.IP \fB\-flto\-report\fR 4
.IX Item "-flto-report"
گزارشی با جزئیات درونی دربارهٔ سازوکار بهینه‌ساز زمان پیوند (link-time optimizer) چاپ می‌کند. محتویات این گزارش از نسخه‌ای به نسخهٔ دیگر متغیر است. هدف آن مفید بودن برای توسعه‌دهندگان GCC هنگام پردازش فایل‌های شیء در حالت LTO (از طریق \fB\-flto\fR) است.
.Sp
به‌طور پیش‌فرض غیرفعال است.
.IP \fB\-flto\-report\-wpa\fR 4
.IX Item "-flto-report-wpa"
مانند \fB\-flto\-report\fR، اما گزارش را فقط برای مرحلهٔ WPA بهینه‌سازی زمان پیوند چاپ می‌کند.
.IP \fB\-fmem\-report\fR 4
.IX Item "-fmem-report"
باعث می‌شود کامپایلر پس از اتمام کار، آماری دربارهٔ تخصیص حافظهٔ دائمی چاپ کند.
.IP \fB\-fmem\-report\-wpa\fR 4
.IX Item "-fmem-report-wpa"
باعث می‌شود کامپایلر آماری دربارهٔ تخصیص حافظهٔ دائمی را فقط برای مرحلهٔ WPA چاپ کند.
.IP \fB\-fpre\-ipa\-mem\-report\fR 4
.IX Item "-fpre-ipa-mem-report"
.PD 0
.IP \fB\-fpost\-ipa\-mem\-report\fR 4
.IX Item "-fpost-ipa-mem-report"
.PD
باعث می‌شود کامپایلر آماری دربارهٔ تخصیص حافظهٔ دائمی را پیش یا پس از بهینه‌سازی بین‌روالی (interprocedural optimization) چاپ کند.
.IP \fB\-fmultiflags\fR 4
.IX Item "-fmultiflags"
این گزینه استفاده از \f(CW\*(C`TFLAGS\*(C'\fR آگاه از multilib را ممکن می‌سازد تا کتابخانه‌های مقصد (target libraries) با گزینه‌هایی متفاوت از آنچه کامپایلر به‌طور پیش‌فرض برای استفاده از آن‌ها پیکربندی شده است ساخته شوند؛ این کار از طریق specs تنظیم‌شده توسط بخش‌های درونی کامپایلر، توسط مقصد (target)، یا توسط سازندگان در زمان پیکربندی انجام می‌شود.
.Sp
مانند \f(CW\*(C`TFLAGS\*(C'\fR، این گزینه امکان ساخت کتابخانه‌های مقصد را برای محیط‌های پایهٔ سازگار و قابل‌حمل فراهم می‌کند، در حالی که پیش‌فرض کامپایلر محیط‌های پیشرفته‌تر است. این امر مفید است زیرا کاربران در صورتی که پیش‌فرض‌ها برای محیط مقصدشان ایده‌آل نباشد، می‌توانند به‌راحتی پیش‌فرض‌های پیکربندی‌شدهٔ کامپایلر را برای ساخت برنامه‌های خود بازنویسی کنند، در حالی که ساخت مجدد کتابخانه‌های زمان اجرا معمولاً به این آسانی یا مطلوبی نیست.
.Sp
برخلاف \f(CW\*(C`TFLAGS\*(C'\fR، استفاده از specs امکان انتخاب پرچم‌های متفاوت را برای multilibهای گوناگون فراهم می‌کند. روش دستیابی به این هدف، ساخت با \fBmake TFLAGS=\-fmultiflags\fR پس از پیکربندی با \&\fB\-\-with\-specs=%{fmultiflags:...}\fR است.
.Sp
این گزینه پس از اینکه گرداننده پردازش driver self spec را به پایان رساند، کنار گذاشته می‌شود.
.Sp
همچنین برای بررسی اینکه آیا \f(CW\*(C`TFLAGS\*(C'\fR برای ساخت تمام کتابخانه‌های مقصد استفاده می‌شود یا خیر، با پیکربندی یک کامپایلر non\-bootstrap از طریق \&\fB\-\-with\-specs=\*(Aq%{!fmultiflags:%emissing TFLAGS}\*(Aq\fR و سپس ساخت کامپایلر و کتابخانه‌های مقصد، مفید است..IP \fB\-fprofile\-report\fR 4
.IX Item "-fprofile-report"
باعث می‌شود کامپایلر آماره‌هایی را دربارهٔ سازگاری نمایهٔ (تخمینی) و اثر گذرهای مجزا چاپ کند.
.IP \fB\-fstack\-usage\fR 4
.IX Item "-fstack-usage"
باعث می‌شود کامپایلر اطلاعات مصرف پشته (stack usage) را برای برنامه، بر پایهٔ هر تابع خروجی دهد. نام فایل این خروجی با الحاق
\&\fI.su\fR به \fIauxname\fR ساخته می‌شود. مقدار \fIauxname\fR از نام فایل
خروجی تولید می‌شود، چنانچه صراحتاً مشخص شده باشد و فایل اجرایی نباشد،
در غیر این صورت نام پایه (basename) فایل منبع خواهد بود. هر مدخل
از سه فیلد تشکیل شده است:
.RS 4
.IP * 4
نام تابع.
.IP * 4
تعداد بایت‌ها.
.IP * 4
یک یا چند توصیف‌کننده: \f(CW\*(C`static\*(C'\fR، \f(CW\*(C`dynamic\*(C'\fR، \f(CW\*(C`bounded\*(C'\fR.
.RE
.RS 4
.Sp
توصیف‌کنندهٔ \f(CW\*(C`static\*(C'\fR به این معنی است که تابع پشته را به‌طور ایستا
دستکاری می‌کند: هنگام ورود به تابع، تعداد بایت‌های ثابتی برای فریم تخصیص
می‌یابد و هنگام خروج از تابع آزاد می‌شود؛ هیچ تنظیم دیگری روی پشته
درون تابع انجام نمی‌شود. فیلد دوم، همین تعداد بایت‌های ثابت است.
.Sp
توصیف‌کنندهٔ \f(CW\*(C`dynamic\*(C'\fR به این معنی است که تابع پشته را به‌طور پویا
دستکاری می‌کند: علاوه بر تخصیص ایستای شرح‌داده‌شده در بالا، تنظیماتی روی پشته
در بدنهٔ تابع انجام می‌شود، برای مثال برای push/pop کردن آرگومان‌ها هنگام فراخوانی
توابع. اگر توصیف‌کنندهٔ \f(CW\*(C`bounded\*(C'\fR نیز وجود داشته باشد، مقدار این
تنظیمات در زمان کامپایل کران‌دار (محدود) است و فیلد دوم، یک کران بالا از
کل مقدار پشتهٔ مصرف‌شده توسط تابع است. اگر وجود نداشته باشد، مقدار این تنظیمات
در زمان کامپایل کران‌دار نیست و فیلد دوم تنها نمایانگر بخش کران‌دار است.
.RE
.IP \fB\-fstats\fR 4
.IX Item "-fstats"
در پایان کامپایل، آماره‌هایی دربارهٔ پردازش بخش جلویی (front\-end) صادر می‌کند.
این گزینه تنها توسط فرانت‌اند ++C پشتیبانی می‌شود و
این اطلاعات عموماً فقط برای تیم توسعهٔ ++G مفید است.
.IP \fB\-fdbg\-cnt\-list\fR 4
.IX Item "-fdbg-cnt-list"
نام و کران بالای شمارنده را برای تمام شمارنده‌های اشکال‌زدایی چاپ می‌کند.
.IP \fB\-fdbg\-cnt=\fR\fIcounter\-value\-list\fR 4
.IX Item "-fdbg-cnt=counter-value-list"
کران پایین و بالای شمارندهٔ اشکال‌زدایی داخلی را تعیین می‌کند. \fIcounter\-value\-list\fR
فهرستی از تاپل‌های جداشده با کاما به شکل \fIname\fR:\fIlower_bound1\fR\-\fIupper_bound1\fR
[:\fIlower_bound2\fR\-\fIupper_bound2\fR...] است که نام شمارنده و فهرستی از بازه‌های
بسته را تعیین می‌کند.
مقدار \fIlower_bound\fR اختیاری است و در صورت تنظیم نشدن،
با صفر مقداردهی اولیه می‌شود.
برای نمونه، با \fB\-fdbg\-cnt=dce:2\-4:10\-11,tail_call:10\fR،
دستور \&\f(CWdbg_cnt(dce)\fR تنها برای فراخوانی‌های دوم، سوم، چهارم، دهم و
یازدهم مقدار درست (true) برمی‌گرداند.
برای \f(CWdbg_cnt(tail_call)\fR برای ۱۰ فراخوانی نخست مقدار درست برگردانده می‌شود.
.IP \fB\-print\-autofdo\-gcov\-version\fR 4
.IX Item "-print-autofdo-gcov-version"
.PD 0
.IP \fB\-\-print\-autofdo\-gcov\-version\fR 4
.IX Item "--print-autofdo-gcov-version"
.PD
نسخهٔ فعلی GCOV مورداستفاده توسط زیرساخت AutoFDO را چاپ می‌کند.
.IP \fB\-print\-file\-name=\fR\fIlibrary\fR 4
.IX Item "-print-file-name=library"
.PD 0
.IP \fB\-\-print\-file\-name=\fR\fIlibrary\fR 4
.IX Item "--print-file-name=library"
.IP "\fB\-\-print\-file\-name\fR \fIlibrary\fR" 4
.IX Item "--print-file-name library"
.PD
نام مطلق و کامل فایل کتابخانهٔ \fIlibrary\fR را که هنگام پیوند دادن (linking)
استفاده می‌شد چاپ می‌کند\-\-\-و کار دیگری انجام نمی‌دهد. با این
گزینه، GCC هیچ چیزی را کامپایل یا پیوند نمی‌زند؛ فقط نام
فایل را چاپ می‌کند.
.IP \fB\-print\-multi\-directory\fR 4
.IX Item "-print-multi-directory"
.PD 0
.IP \fB\-\-print\-multi\-directory\fR 4
.IX Item "--print-multi-directory"
.PD
نام دایرکتوری متناظر با multilib انتخاب‌شده توسط سایر سوئیچ‌های موجود
در خط فرمان را چاپ می‌کند. فرض بر این است که این دایرکتوری
در \fBGCC_EXEC_PREFIX\fR وجود دارد.
.IP \fB\-print\-multi\-lib\fR 4
.IX Item "-print-multi-lib"
.PD 0
.IP \fB\-\-print\-multi\-lib\fR 4
.IX Item "--print-multi-lib"
.PD
نگاشت نام دایرکتوری‌های multilib به سوئیچ‌های کامپایلری که آن‌ها را
فعال می‌کنند چاپ می‌کند. نام دایرکتوری با
\&\fB;\fR از سوئیچ‌ها جدا می‌شود و هر سوئیچ به جای
\&\fB\-\fR با یک \fB@\fR آغاز می‌شود، بدون هیچ فاصله‌ای میان چند سوئیچ. فرض بر این است
که این قالب، پردازش در پوسته را آسان‌تر کند.
.IP \fB\-print\-multi\-os\-directory\fR 4
.IX Item "-print-multi-os-directory"
.PD 0
.IP \fB\-\-print\-multi\-os\-directory\fR 4
.IX Item "--print-multi-os-directory"
.PD
مسیر کتابخانه‌های سیستم‌عامل برای multilib انتخاب‌شده را
نسبت به یک زیردایرکتوری \fIlib\fR چاپ می‌کند. اگر کتابخانه‌های سیستم‌عامل
در زیردایرکتوری \fIlib\fR وجود داشته باشند و هیچ multilib استفاده نشود، این مقدار
معمولاً فقط \fI.\fR است؛ اگر کتابخانه‌های سیستم‌عامل در دایرکتوری‌های هم‌سطح
\fIlibsuffix\fR موجود باشند، این گزینه مثلاً \fI../lib64\fR، \fI../lib\fR یا
\&\fI../lib32\fR را چاپ می‌کند، یا اگر کتابخانه‌های سیستم‌عامل در زیردایرکتوری‌های
\fIlib/subdir\fR باشند، مثلاً \fIamd64\fR، \fIsparcv9\fR یا \fIev6\fR را چاپ می‌کند.
.IP \fB\-print\-multiarch\fR 4
.IX Item "-print-multiarch"
.PD 0
.IP \fB\-\-print\-multiarch\fR 4
.IX Item "--print-multiarch"
.PD
مسیر کتابخانه‌های سیستم‌عامل برای چندمعماری (multiarch) انتخاب‌شده را
نسبت به یک زیردایرکتوری \fIlib\fR چاپ می‌کند.
.IP \fB\-print\-prog\-name=\fR\fIprogram\fR 4
.IX Item "-print-prog-name=program"
.PD 0
.IP \fB\-\-print\-prog\-name=\fR\fIprogram\fR 4
.IX Item "--print-prog-name=program"
.IP "\fB\-\-print\-prog\-name\fR \fIprogram\fR" 4
.IX Item "--print-prog-name program"
.PD
مشابه \fB\-print\-file\-name\fR، اما به دنبال برنامه‌ای نظیر \fBcpp\fR می‌گردد.
.IP \fB\-print\-libgcc\-file\-name\fR 4
.IX Item "-print-libgcc-file-name"
.PD 0
.IP \fB\-\-print\-libgcc\-file\-name\fR 4
.IX Item "--print-libgcc-file-name"
.PD
همانند \fB\-print\-file\-name=libgcc.a\fR.
.Sp
این گزینه زمانی مفید است که از \fB\-nostdlib\fR یا \fB\-nodefaultlibs\fR
استفاده می‌کنید اما می‌خواهید با \fIlibgcc.a\fR پیوند دهید. می‌توانید این دستور را اجرا کنید:
.Sp
.Vb 1
\&        gcc \-nostdlib <files>... \`gcc \-print\-libgcc\-file\-name\`
.Ve
.IP \fB\-print\-search\-dirs\fR 4
.IX Item "-print-search-dirs"
.PD 0
.IP \fB\-\-print\-search\-dirs\fR 4
.IX Item "--print-search-dirs"
.PD
نام دایرکتوری نصب پیکربندی‌شده و فهرستی از دایرکتوری‌های برنامه و
کتابخانه‌ای که \fBgcc\fR در آن‌ها جستجو می‌کند را چاپ می‌کند\-\-\-و کار دیگری انجام نمی‌دهد.
.Sp
این گزینه زمانی مفید است که \fBgcc\fR پیام خطای
\&\fBinstallation problem, cannot exec cpp0: No such file or directory\fR را چاپ کند.
برای رفع این مشکل، یا باید \fIcpp0\fR و سایر اجزای کامپایلر را در جایی قرار دهید
که \fBgcc\fR انتظار دارد آن‌ها را بیابد، یا می‌توانید متغیر محیطی
\fBGCC_EXEC_PREFIX\fR را برابر دایرکتوری‌ای قرار دهید که آن‌ها را در آن نصب کرده‌اید.
اسلش انتهایی \fB/\fR را فراموش نکنید.
.IP \fB\-print\-sysroot\fR 4
.IX Item "-print-sysroot"
.PD 0
.IP \fB\-\-print\-sysroot\fR 4
.IX Item "--print-sysroot"
.PD
دایرکتوری sysroot مقصد را که در طول کامپایل استفاده می‌شود چاپ می‌کند.
این همان sysroot مقصدی است که در زمان پیکربندی یا با استفاده از گزینهٔ
\fB\-\-sysroot\fR مشخص شده است، احتمالاً همراه با پسوند اضافی
که به گزینه‌های کامپایل بستگی دارد. اگر هیچ sysroot مقصدی مشخص نشده باشد،
این گزینه چیزی چاپ نمی‌کند.
.IP \fB\-print\-sysroot\-headers\-suffix\fR 4
.IX Item "-print-sysroot-headers-suffix"
.PD 0
.IP \fB\-\-print\-sysroot\-headers\-suffix\fR 4
.IX Item "--print-sysroot-headers-suffix"
.PD
پسوندی را که هنگام جستجو برای سرآیندها به sysroot مقصد اضافه می‌شود چاپ می‌کند،
یا اگر کامپایلر با چنین پسوندی پیکربندی نشده باشد خطایی می‌دهد\-\-\-و کار دیگری انجام نمی‌دهد.
.IP \fB\-dumpmachine\fR 4
.IX Item "-dumpmachine"
ماشین مقصد کامپایلر (برای نمونه،
\&\fBi686\-pc\-linux\-gnu\fR) را چاپ می‌کند\-\-\-و کار دیگری انجام نمی‌دهد.
.IP \fB\-dumpversion\fR 4
.IX Item "-dumpversion"
نسخهٔ کامپایلر (برای نمونه، \f(CW3.0\fR، \f(CW6.3.0\fR یا \f(CW7\fR) را چاپ می‌کند\-\-\-و کار
دیگری انجام نمی‌دهد. این همان نسخهٔ کامپایلری است که در مسیرهای فایل‌سیستم و
specs استفاده می‌شود. بسته به نحوهٔ پیکربندی کامپایلر، می‌تواند فقط یک عدد منفرد
(نسخهٔ اصلی یا major)، دو عدد جداشده با یک نقطه (نسخهٔ اصلی و فرعی یا minor) یا سه
عدد جداشده با نقطه (نسخهٔ اصلی، فرعی و سطح وصله یا patchlevel) باشد..IP \fB\-dumpfullversion\fR 4
.IX Item "-dumpfullversion"
نسخه کامل کامپایلر را چاپ می‌کند\-\-\-و کار دیگری انجام نمی‌دهد. خروجی همیشه
شامل سه عدد است که با نقطه از یکدیگر جدا شده‌اند: نسخه اصلی (major)، فرعی (minor) و سطح وصله (patchlevel).
.IP \fB\-dumpspecs\fR 4
.IX Item "-dumpspecs"
مشخصات (specs) توکار کامپایلر را چاپ می‌کند\-\-\-و کار دیگری انجام نمی‌دهد. (این
گزینه هنگام ساخت خود GCC استفاده می‌شود.)
.IP "\fB\-\-param\fR \fIname\fR\fB=\fR\fIvalue\fR" 4
.IX Item "--param name=value"
.PD 0
.IP \fB\-\-param=\fR\fIname\fR\fB=\fR\fIvalue\fR 4
.IX Item "--param=name=value"
.PD
به صورت قراردادی، GCC به جای استفاده از مقادیر ثابت تعبیه‌شده در کد، از پارامترهایی استفاده می‌کند
که می‌توان آن‌ها را در خط فرمان برای تعیین محدودیت‌ها یا روش‌های اکتشافی (heuristics) اختیاری کامپایلر
مشخص کرد. بسیاری از پارامترها با بهینه‌سازی در ارتباط هستند؛ به عنوان مثال، GCC توابعی را که بیش از
تعداد مشخصی دستورالعمل دارند درون‌خطی (inline) نمی‌کند. تحلیل‌گر ایستا (static analyzer) نیز به طور
مشابه از پارامترها برای محدود کردن پیچیدگی استفاده می‌کند، بهینه‌سازی زمان پیوند (link-time optimization)
از پارامترها برای کنترل افراز (partitioning) بهره می‌گیرد و غیره. پارامترهای دیگر، جنبه‌هایی از GCC را کنترل
می‌کنند که کاملاً داخلی هستند، مانند تخصیص حافظه و راهبرد جمع‌آوری زباله (garbage collection). سایر
پارامترها نیز رفتارهای وابسته به مقصد (target-specific) را کنترل می‌کنند.
.Sp
گزینه \fB\-\-param\fR یک رابط یکپارچه برای مشخص کردن مقادیر این پارامترهای کامپایلر فراهم می‌کند.
با این حال، نام پارامترهای خاص و مفهوم مقادیر آن‌ها وابسته به ساختار داخلی کامپایلر است و
ممکن است در نسخه‌های بعدی بدون اطلاع قبلی تغییر کند. شما نباید برای کامپایل صحیح برنامه خود به
تنظیمات این پارامترها وابسته باشید. این پارامترها صرفاً برای سهولت کار توسعه‌دهندگان در اشکال‌زدایی
مشکلات کامپایل یا در برخی موارد به عنوان راهکارهایی موقت برای دور زدن باگ‌های کامپایلر از طریق خط فرمان ارائه شده‌اند.
.SS "گزینه‌های مختص معماری مقصد (Target\-Specific Options)"
.IX Subsection "Target-Specific Options"
هر ماشین مقصدی که توسط GCC پشتیبانی می‌شود می‌تواند گزینه‌های خاص خود را داشته باشد\-\-\-برای
مثال، تا به شما اجازه دهد برای گونه خاصی از پردازنده یا ABI کامپایل کنید، یا بهینه‌سازی‌های مختص
آن ماشین را کنترل نمایید. به طور مشابه، GCC گزینه‌هایی نیز دارد که مختص سیستم‌عامل‌ها یا محیط‌های
زمان اجرای خاصی بر روی مقصد هستند.
.PP
طبق توافق، نام گزینه‌های مختص ماشین با
\&\fB\-m\fR آغاز می‌شود. برخی از پیکربندی‌های کامپایلر همچنین از گزینه‌های اضافی وابسته به مقصد
پشتیبانی می‌کنند که معمولاً برای سازگاری با سایر کامپایلرها بر روی همان بستر است.
.PP
\fIگزینه‌های AArch64\fR
.IX Subsection "AArch64 Options"
.PP
این گزینه‌ها برای پیاده‌سازی‌های AArch64 تعریف شده‌اند:
.IP \fB\-mabi=\fR\fIname\fR 4
.IX Item "-mabi=name"
تولید کد برای مدل داده مشخص‌شده. مقادیر مجاز عبارتند از
\fBilp32\fR برای مدل داده شبه SysV که در آن int، long int و اشاره‌گرها ۳۲ بیتی هستند،
و \fBlp64\fR برای مدل داده شبه SysV که در آن int برابر ۳۲ بیت بوده اما long int و اشاره‌گرها ۶۴ بیتی هستند.
.Sp
مقدار پیش‌فرض به پیکربندی مقصد خاص بستگی دارد. توجه داشته باشید که
ABIهای LP64 و ILP32 سازگاری پیوند ندارند؛ شما باید تمام برنامه خود را با
یک ABI یکسان کامپایل کرده و با مجموعه‌ای از کتابخانه‌های سازگار پیوند دهید.
.Sp
مدل \fBilp32\fR منسوخ شده است.
.IP \fB\-mbig\-endian\fR 4
.IX Item "-mbig-endian"
تولید کد بزرگ‌اندیان (big-endian). این حالت پیش‌فرض هنگامی است که GCC برای یک
مقصد \&\fBaarch64_be\-*\-*\fR پیکربندی شده باشد.
.IP \fB\-mlittle\-endian\fR 4
.IX Item "-mlittle-endian"
تولید کد کوچک‌اندیان (little-endian). این حالت پیش‌فرض هنگامی است که GCC برای یک
مقصد \&\fBaarch64\-*\-*\fR (و نه \&\fBaarch64_be\-*\-*\fR) پیکربندی شده باشد.
.IP \fB\-menable\-sysreg\-checking\fR 4
.IX Item "-menable-sysreg-checking"
در صورت تلاش برای دسترسی به یک ثبات سیستم (system register) که در معماری مقصد موجود نیست،
یک پیام خطا تولید می‌کند.
.IP \fB\-mgeneral\-regs\-only\fR 4
.IX Item "-mgeneral-regs-only"
تولید کدی که تنها از ثبات‌های همه‌منظوره استفاده می‌کند. این کار مانع از استفاده
کامپایلر از ثبات‌های ممیز شناور (floating-point) و Advanced SIMD می‌شود، اما هیچ محدودیتی
بر اسمبلر اعمال نمی‌کند.
.IP \fB\-mcmodel=tiny\fR 4
.IX Item "-mcmodel=tiny"
تولید کد برای مدل کد tiny. برنامه و نمادهای تعریف‌شده ایستا در آن باید در فاصله
حداکثر ۱ مگابایت از یکدیگر باشند. برنامه‌ها می‌توانند به صورت ایستا یا پویا پیوند داده شوند.
.IP \fB\-mcmodel=small\fR 4
.IX Item "-mcmodel=small"
تولید کد برای مدل کد small. برنامه و نمادهای تعریف‌شده ایستا در آن باید در فاصله
حداکثر ۴ گیگابایت از یکدیگر باشند. برنامه‌ها می‌توانند به صورت ایستا یا پویا پیوند داده شوند. این مدل، مدل کد پیش‌فرض است.
.IP \fB\-mcmodel=large\fR 4
.IX Item "-mcmodel=large"
تولید کد برای مدل کد large. این مدل هیچ فرضی درباره آدرس‌ها و اندازه بخش‌ها در نظر
نمی‌گیرد. برنامه‌ها تنها می‌توانند به صورت ایستا پیوند داده شوند. گزینه
\&\fB\-mcmodel=large\fR با \&\fB\-mabi=ilp32\fR،
\&\fB\-fpic\fR و \&\fB\-fPIC\fR ناسازگار است.
.IP \fB\-mtp=\fR\fIname\fR 4
.IX Item "-mtp=name"
مشخص کردن ثبات سیستم برای استفاده به عنوان اشاره‌گر ریسه (thread pointer). مقادیر معتبر
عبارتند از \fBtpidr_el0\fR، \fBtpidrro_el0\fR، \fBtpidr_el1\fR، \fBtpidr_el2\fR و
\&\fBtpidr_el3\fR. به منظور سازگاری با گذشته، نام‌های مستعار \fBel0\fR،
\&\fBel1\fR، \fBel2\fR و \fBel3\fR نیز پذیرفته می‌شوند.
تنظیم پیش‌فرض \fBtpidr_el0\fR است. توصیه می‌شود تمام کدهایی که قرار است با یکدیگر تعامل
داشته باشند را با مقدار یکسانی از این گزینه کامپایل کنید تا از دسترسی به یک اشاره‌گر ریسه متفاوت
از سطح استثنای (exception level) نادرست جلوگیری شود.
.IP \fB\-mstrict\-align\fR 4
.IX Item "-mstrict-align"
.PD 0
.IP \fB\-mno\-strict\-align\fR 4
.IX Item "-mno-strict-align"
.PD
جلوگیری از تولید یا مجاز دانستن دسترسی‌هایی به حافظه که ممکن است بر روی مرز طبیعی شیء
(همان‌طور که در مشخصات معماری تشریح شده) تراز (align) نشده باشند.
.IP \fB\-momit\-leaf\-frame\-pointer\fR 4
.IX Item "-momit-leaf-frame-pointer"
.PD 0
.IP \fB\-mno\-omit\-leaf\-frame\-pointer\fR 4
.IX Item "-mno-omit-leaf-frame-pointer"
.PD
حذف یا حفظ اشاره‌گر فریم (frame pointer) در توابع برگ (leaf functions). رفتار اول،
حالت پیش‌فرض است.
.IP \fB\-mstack\-protector\-guard=\fR\fIguard\fR 4
.IX Item "-mstack-protector-guard=guard"
.PD 0
.IP \fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR 4
.IX Item "-mstack-protector-guard-reg=reg"
.IP \fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR 4
.IX Item "-mstack-protector-guard-offset=offset"
.PD
تولید کد محافظت از پشته با استفاده از قناری (canary) در \fIguard\fR. مکان‌های
پشتیبانی‌شده عبارتند از \fBglobal\fR برای یک قناری سراسری یا \fBsysreg\fR برای یک
قناری در یک ثبات سیستم مناسب.
.Sp
با انتخاب مورد دوم، گزینه‌های
\&\fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR و
\&\fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR علاوه بر این مشخص می‌کنند
که کدام ثبات سیستم به عنوان ثبات پایه برای خواندن قناری، و از چه آفستی نسبت به آن
ثبات پایه استفاده شود. هیچ ثبات یا آفست پیش‌فرضی وجود ندارد زیرا این ویژگی کاملاً برای
استفاده درون هسته لینوکس در نظر گرفته شده است.
.IP \fB\-mtls\-dialect=desc\fR 4
.IX Item "-mtls-dialect=desc"
استفاده از توصیف‌کننده‌های TLS به عنوان سازوکار حافظه محلی ریسه (TLS) برای دسترسی‌های
پویا به متغیرهای TLS. این حالت پیش‌فرض است.
.IP \fB\-mtls\-dialect=traditional\fR 4
.IX Item "-mtls-dialect=traditional"
استفاده از TLS سنتی به عنوان سازوکار حافظه محلی ریسه برای دسترسی‌های
پویا به متغیرهای TLS.
.IP \fB\-mtls\-size=\fR\fIsize\fR 4
.IX Item "-mtls-size=size"
مشخص کردن اندازه بیتی آفست‌های بی‌واسطه (immediate) در TLS. مقادیر معتبر عبارتند از 12، 24، 32، 48.
این گزینه به binutils نسخه 2.26 یا جدیدتر نیاز دارد.
.IP \fB\-mfix\-cortex\-a53\-835769\fR 4
.IX Item "-mfix-cortex-a53-835769"
.PD 0
.IP \fB\-mno\-fix\-cortex\-a53\-835769\fR 4
.IX Item "-mno-fix-cortex-a53-835769"
.PD
فعال یا غیرفعال کردن راهکار دور زدن برای نقص سخت‌افزاری (erratum) شماره 835769 پردازنده ARM Cortex\-A53.
این کار شامل قرار دادن یک دستورالعمل NOP بین دستورالعمل‌های حافظه و دستورالعمل‌های ضرب و انباشت
(multiply-accumulate) اعداد صحیح ۶۴ بیتی است. اگر معماری یا پردازنده‌ای در خط فرمان مشخص شده باشد
که به این راهکار نیاز ندارد، این پرچم نادیده گرفته خواهد شد.
.IP \fB\-mfix\-cortex\-a53\-843419\fR 4
.IX Item "-mfix-cortex-a53-843419"
.PD 0
.IP \fB\-mno\-fix\-cortex\-a53\-843419\fR 4
.IX Item "-mno-fix-cortex-a53-843419"
.PD
فعال یا غیرفعال کردن راهکار دور زدن برای نقص سخت‌افزاری (erratum) شماره 843419 پردازنده ARM Cortex\-A53.
این راهکار در زمان پیوند اعمال می‌شود و تنها پرچم مربوطه را به پیونددهنده ارسال می‌کند.
اگر معماری یا پردازنده‌ای در خط فرمان مشخص شده باشد که به این راهکار نیاز ندارد، این پرچم
نادیده گرفته خواهد شد.
.IP \fB\-mlow\-precision\-recip\-sqrt\fR 4
.IX Item "-mlow-precision-recip-sqrt"
.PD 0
.IP \fB\-mno\-low\-precision\-recip\-sqrt\fR 4
.IX Item "-mno-low-precision-recip-sqrt"
.PD
فعال یا غیرفعال کردن تقریب معکوس ریشه دوم (reciprocal square root).
این گزینه تنها زمانی تأثیر دارد که \fB\-ffast\-math\fR یا
\&\fB\-funsafe\-math\-optimizations\fR نیز استفاده شده باشد. فعال کردن این گزینه دقت نتایج
معکوس ریشه دوم را برای دقت یگانه (single precision) به حدود ۱۶ بیت و برای دقت دوگانه (double precision) به ۳۲ بیت کاهش می‌دهد..IP \fB\-mlow\-precision\-sqrt\fR 4
.IX Item "-mlow-precision-sqrt"
.PD 0
.IP \fB\-mno\-low\-precision\-sqrt\fR 4
.IX Item "-mno-low-precision-sqrt"
.PD
فعال یا غیرفعال کردن تقریب ریشه دوم (جذر).
این گزینه تنها زمانی اثر دارد که \fB\-ffast\-math\fR یا
\&\fB\-funsafe\-math\-optimizations\fR نیز استفاده شده باشد. فعال کردن این گزینه دقت
نتایج ریشه دوم را برای دقت یگانه (single precision) به حدود ۱۶ بیت و برای دقت دوگانه (double precision) به ۳۲ بیت کاهش می‌دهد.
در صورت فعال بودن، متضمن \fB\-mlow\-precision\-recip\-sqrt\fR است.
.IP \fB\-mlow\-precision\-div\fR 4
.IX Item "-mlow-precision-div"
.PD 0
.IP \fB\-mno\-low\-precision\-div\fR 4
.IX Item "-mno-low-precision-div"
.PD
فعال یا غیرفعال کردن تقریب تقسیم.
این گزینه تنها زمانی اثر دارد که \fB\-ffast\-math\fR یا
\&\fB\-funsafe\-math\-optimizations\fR نیز استفاده شده باشد. فعال کردن این گزینه دقت
نتایج تقسیم را برای دقت یگانه به حدود ۱۶ بیت و برای
دقت دوگانه به ۳۲ بیت کاهش می‌دهد.
.IP \fB\-mtrack\-speculation\fR 4
.IX Item "-mtrack-speculation"
.PD 0
.IP \fB\-mno\-track\-speculation\fR 4
.IX Item "-mno-track-speculation"
.PD
فعال یا غیرفعال کردن تولید کد اضافی برای ردگیری اجرای
گمانه‌زنانه از میان انشعاب‌های شرطی. وضعیت ردگیری سپس می‌تواند توسط کامپایلر هنگام
بسط دادن فراخوانی‌های
\&\f(CW\*(C`_\|_builtin_speculation_safe_value\*(C'\fR برای تولید توالی
کد کارآمدتر استفاده شود.
.IP \fB\-moutline\-atomics\fR 4
.IX Item "-moutline-atomics"
.PD 0
.IP \fB\-mno\-outline\-atomics\fR 4
.IX Item "-mno-outline-atomics"
.PD
فعال یا غیرفعال کردن فراخوانی توابع کمکی برون‌خط (out\-of\-line helpers) برای پیاده‌سازی عملیات اتمیک.
این توابع کمکی در زمان اجرا مشخص می‌کنند که آیا دستورالعمل‌های LSE از
ARMv8.1\-A قابل استفاده هستند یا خیر؛ در غیر این صورت، از دستورالعمل‌های load/store\-exclusive
موجود در ISA پایهٔ ARMv8.0 استفاده خواهند کرد.
.Sp
این گزینه تنها هنگام کامپایل برای مجموعه دستورالعمل پایهٔ ARMv8.0
کاربرد دارد. در صورت استفاده از نسخه‌های بعدی، مانند \fB\-march=armv8.1\-a\fR
یا \fB\-march=armv8\-a+lse\fR، دستورالعمل‌های ARMv8.1\-Atomics به‌طور
مستقیم استفاده خواهند شد. همین مسئله در هنگام استفاده از \fB\-mcpu=\fR در صورتی که
پردازندهٔ انتخابی از ویژگی \fBlse\fR پشتیبانی کند نیز صدق می‌کند.
این گزینه به‌طور پیش‌فرض فعال است.
.IP \fB\-mmax\-vectorization\fR 4
.IX Item "-mmax-vectorization"
.PD 0
.IP \fB\-mno\-max\-vectorization\fR 4
.IX Item "-mno-max-vectorization"
.PD
فعال یا غیرفعال کردن لغو مدل هزینهٔ بردارساز (vectorizer cost model) به شکلی که بردارسازی
همیشه سودمند به نظر برسد. این گزینه می‌تواند با
\&\fB\-mautovec\-preference\fR ترکیب شود تا کنترل دقیقی بر روی این‌که کدام ISA برای
بردارسازی خودکار استفاده شود فراهم کند. بر خلاف \fB\-fno\-vect\-cost\-model\fR یا
\&\fB\-fvect\-cost\-model=unlimited\fR، این گزینه مقایسهٔ هزینه بین حالت‌های برداری
مختلف را غیرفعال نمی‌کند.
.IP \fB\-mautovec\-preference=\fR\fIname\fR 4
.IX Item "-mautovec-preference=name"
تحمیل یک راهبرد انتخاب ISA برای بردارسازی خودکار. مقادیر
ممکن برای \fIname\fR عبارتند از:
.RS 4
.IP \fBdefault\fR 4
.IX Item "default"
استفاده از روش‌های اکتشافی (heuristics) پیش‌فرض.
.IP \fBasimd\-only\fR 4
.IX Item "asimd-only"
تنها استفاده از Advanced SIMD برای بردارسازی خودکار.
.IP \fBsve\-only\fR 4
.IX Item "sve-only"
تنها استفاده از SVE برای بردارسازی خودکار.
.IP \fBprefer\-asimd\fR 4
.IX Item "prefer-asimd"
استفاده از هر دو Advanced SIMD و SVE. در صورت برابری هزینه‌ها،
Advanced SIMD ترجیح داده می‌شود.
.IP \fBprefer\-sve\fR 4
.IX Item "prefer-sve"
استفاده از هر دو Advanced SIMD و SVE. در صورت برابری هزینه‌ها،
SVE ترجیح داده می‌شود.
.RE
.RS 4
.Sp
برای بهترین کارایی، اکیداً توصیه می‌شود در عوض از \fB\-mcpu\fR یا
\&\fB\-mtune\fR استفاده شود. این پارامتر تنها باید برای بررسی و آزمودن
کد به کار رود.
.RE
.IP \fB\-march=\fR\fIname\fR 4
.IX Item "-march=name"
نام معماری مقصد و در صورت تمایل، یک یا چند تغییردهندهٔ ویژگی (feature modifier)
را مشخص می‌کند. این گزینه دارای قالب
\&\fB\-march=\fR\fIarch\fR{\fB+\fR[\fBno\fR]\fIfeature\fR}* است.
.Sp
جدول زیر مقادیر مجاز برای \fIarch\fR
و ویژگی‌هایی که به‌طور پیش‌فرض فعال می‌کنند را خلاصه می‌کند:
.RS 4
.IP "\fIarch\fR \fIمقدار\fR : \fIمعماری\fR : \fIشامل‌شده به‌طور پیش‌فرض\fR" 4
.IX Item "arch value : Architecture : Includes by default"
.PD 0
.IP "\fBarmv8\-a\fR : Armv8\-A : \fB+fp\fR, \fB+simd\fR" 4
.IX Item "armv8-a : Armv8-A : +fp, +simd"
.IP "\fBarmv8.1\-a\fR : Armv8.1\-A : \fBarmv8\-a\fR, \fB+crc\fR, \fB+lse\fR, \fB+rdma\fR" 4
.IX Item "armv8.1-a : Armv8.1-A : armv8-a, +crc, +lse, +rdma"
.IP "\fBarmv8.2\-a\fR : Armv8.2\-A : \fBarmv8.1\-a\fR" 4
.IX Item "armv8.2-a : Armv8.2-A : armv8.1-a"
.IP "\fBarmv8.3\-a\fR : Armv8.3\-A : \fBarmv8.2\-a\fR, \fB+pauth\fR, \fB+fcma\fR, \fB+jscvt\fR" 4
.IX Item "armv8.3-a : Armv8.3-A : armv8.2-a, +pauth, +fcma, +jscvt"
.IP "\fBarmv8.4\-a\fR : Armv8.4\-A : \fBarmv8.3\-a\fR, \fB+flagm\fR, \fB+fp16fml\fR, \fB+dotprod\fR, \fB+rcpc2\fR" 4
.IX Item "armv8.4-a : Armv8.4-A : armv8.3-a, +flagm, +fp16fml, +dotprod, +rcpc2"
.IP "\fBarmv8.5\-a\fR : Armv8.5\-A : \fBarmv8.4\-a\fR, \fB+sb\fR, \fB+ssbs\fR, \fB+predres\fR, \fB+frintts\fR, \fB+flagm2\fR" 4
.IX Item "armv8.5-a : Armv8.5-A : armv8.4-a, +sb, +ssbs, +predres, +frintts, +flagm2"
.IP "\fBarmv8.6\-a\fR : Armv8.6\-A : \fBarmv8.5\-a\fR, \fB+bf16\fR, \fB+i8mm\fR" 4
.IX Item "armv8.6-a : Armv8.6-A : armv8.5-a, +bf16, +i8mm"
.IP "\fBarmv8.7\-a\fR : Armv8.7\-A : \fBarmv8.6\-a\fR, \fB+wfxt\fR, \fB+xs\fR" 4
.IX Item "armv8.7-a : Armv8.7-A : armv8.6-a, +wfxt, +xs"
.IP "\fBarmv8.8\-a\fR : Armv8.8\-a : \fBarmv8.7\-a\fR, \fB+mops\fR" 4
.IX Item "armv8.8-a : Armv8.8-a : armv8.7-a, +mops"
.IP "\fBarmv8.9\-a\fR : Armv8.9\-a : \fBarmv8.8\-a\fR" 4
.IX Item "armv8.9-a : Armv8.9-a : armv8.8-a"
.IP "\fBarmv9\-a\fR : Armv9\-A : \fBarmv8.5\-a\fR, \fB+sve\fR, \fB+sve2\fR" 4
.IX Item "armv9-a : Armv9-A : armv8.5-a, +sve, +sve2"
.IP "\fBarmv9.1\-a\fR : Armv9.1\-A : \fBarmv9\-a\fR, \fB+bf16\fR, \fB+i8mm\fR" 4
.IX Item "armv9.1-a : Armv9.1-A : armv9-a, +bf16, +i8mm"
.IP "\fBarmv9.2\-a\fR : Armv9.2\-A : \fBarmv9.1\-a\fR, \fB+wfxt\fR, \fB+xs\fR" 4
.IX Item "armv9.2-a : Armv9.2-A : armv9.1-a, +wfxt, +xs"
.IP "\fBarmv9.3\-a\fR : Armv9.3\-A : \fBarmv9.2\-a\fR, \fB+mops\fR" 4
.IX Item "armv9.3-a : Armv9.3-A : armv9.2-a, +mops"
.IP "\fBarmv9.4\-a\fR : Armv9.4\-A : \fBarmv9.3\-a\fR, \fB+sve2p1\fR" 4
.IX Item "armv9.4-a : Armv9.4-A : armv9.3-a, +sve2p1"
.IP "\fBarmv9.5\-a\fR : Armv9.5\-A : \fBarmv9.4\-a\fR, \fBcpa\fR, \fB+faminmax\fR, \fB+lut\fR" 4
.IX Item "armv9.5-a : Armv9.5-A : armv9.4-a, cpa, +faminmax, +lut"
.IP "\fBarmv8\-r\fR : Armv8\-R : \fBarmv8\-r\fR" 4
.IX Item "armv8-r : Armv8-R : armv8-r"
.PD
.RE
.RS 4
.Sp
مقدار \fBnative\fR در سیستم‌های گنو/لینوکس بومی AArch64 در دسترس است و
باعث می‌شود کامپایلر معماری سیستم میزبان را برگزیند. این
گزینه در صورتی که کامپایلر نتواند معماری سیستم میزبان را شناسایی کند،
هیچ اثری ندارد. هنگامی که \fB\-march=native\fR داده شود و
هیچ گزینهٔ \fB\-mcpu\fR یا \fB\-mtune\fR دیگری داده نشده باشد، آن‌گاه GCC
پردازندهٔ میزبان را هم به عنوان پردازنده جهت بهینه‌سازی و هم برای انتخاب ویژگی‌های
معماری برمی‌گزیند. بدین معنا که با \fB\-march=native\fR همانند \fB\-mcpu=native\fR رفتار می‌شود.
.Sp
مقادیر مجاز برای \fIfeature\fR در زیربخش مربوط به
\fBaarch64\-feature\-modifiers,,\fR\fB\-march\fR \fBand\fR \fB\-mcpu\fR
\&\fBFeature Modifiers\fR فهرست شده‌اند. در صورت تعیین تغییردهنده‌های ویژگی متناقض،
راست‌ترین ویژگی اعمال می‌شود.
.Sp
کامپایلر GCC از \fIname\fR برای تعیین این‌که هنگام تولید کد اسمبلی چه نوع دستورالعمل‌هایی
را می‌تواند صادر کند، استفاده می‌نماید. اگر \fB\-march\fR بدون
مشخص کردن هیچ‌یک از \fB\-mtune\fR یا \fB\-mcpu\fR مشخص شود،
کد به‌گونه‌ای بهینه‌سازی می‌شود که در طیف وسیعی از پردازنده‌های مقصدی که
معماری هدف را پیاده‌سازی کرده‌اند، عملکرد مطلوبی داشته باشد.
.RE
.IP \fB\-mtune=\fR\fIname\fR 4
.IX Item "-mtune=name"
نام پردازندهٔ مقصدی را مشخص می‌کند که GCC باید کارایی کد را برای آن بهینه‌سازی کند. مقادیر مجاز برای این گزینه عبارتند از:
\&\fBgeneric\fR, \fBcortex\-a35\fR, \fBcortex\-a53\fR, \fBcortex\-a55\fR,
\&\fBcortex\-a57\fR, \fBcortex\-a72\fR, \fBcortex\-a73\fR, \fBcortex\-a75\fR,
\&\fBcortex\-a76\fR, \fBcortex\-a76ae\fR, \fBcortex\-a77\fR,
\&\fBcortex\-a65\fR, \fBcortex\-a65ae\fR, \fBcortex\-a34\fR,
\&\fBcortex\-a78\fR, \fBcortex\-a78ae\fR, \fBcortex\-a78c\fR,
\&\fBares\fR, \fBexynos\-m1\fR, \fBemag\fR, \fBfalkor\fR,
\&\fBoryon\-1\fR,
\&\fBneoverse\-512tvb\fR, \fBneoverse\-e1\fR, \fBneoverse\-n1\fR,
\&\fBneoverse\-n2\fR, \fBneoverse\-v1\fR, \fBneoverse\-v2\fR, \fBgrace\fR,
\&\fBneoverse\-v3\fR, \fBneoverse\-v3ae\fR, \fBarmagicpu\fR, \fBneoverse\-n3\fR,
\&\fBolympus\fR, \fBrigel\fR, \fBcortex\-a725\fR, \fBcortex\-x925\fR,
\&\fBqdf24xx\fR, \fBsaphira\fR, \fBphecda\fR, \fBxgene1\fR, \fBvulcan\fR,
\&\fBocteontx\fR, \fBocteontx81\fR,  \fBocteontx83\fR,
\&\fBocteontx2\fR, \fBocteontx2t98\fR, \fBocteontx2t96\fR
\&\fBocteontx2t93\fR, \fBocteontx2f95\fR, \fBocteontx2f95n\fR,
\&\fBocteontx2f95mm\fR,
\&\fBa64fx\fR, \fBfujitsu\-monaka\fR,
\&\fBthunderx\fR, \fBthunderxt88\fR,
\&\fBthunderxt88p1\fR, \fBthunderxt81\fR, \fBtsv110\fR, \fBhip12\fR,
\&\fBthunderxt83\fR, \fBthunderx2t99\fR, \fBthunderx3t110\fR, \fBzeus\fR,
\&\fBcortex\-a57.cortex\-a53\fR, \fBcortex\-a72.cortex\-a53\fR,
\&\fBcortex\-a73.cortex\-a35\fR, \fBcortex\-a73.cortex\-a53\fR,
\&\fBcortex\-a75.cortex\-a55\fR, \fBcortex\-a76.cortex\-a55\fR,
\&\fBcortex\-r82\fR, \fBcortex\-r82ae\fR, \fBcortex\-x1\fR, \fBcortex\-x1c\fR,
\&\fBcortex\-x2\fR, \fBcortex\-x3\fR, \fBcortex\-x4\fR, \fBcortex\-a510\fR,
\&\fBcortex\-a520\fR, \fBcortex\-a520ae\fR, \fBcortex\-a710\fR, \fBcortex\-a715\fR,
\&\fBcortex\-a720\fR, \fBcortex\-a720ae\fR, \fBampere1\fR, \fBampere1a\fR,
\&\fBampere1b\fR, \fBampere1c\fR, \fBcobalt\-100\fR, \fBapple\-m1\fR,
\&\fBapple\-m2\fR, \fBapple\-m3\fR, \fBapple\-m4\fR, \fBapple\-m5\fR, \fBc1\-nano\fR,
\&\fBc1\-pro\fR, \fBc1\-premium\fR \fBc1\-ultra\fR و \fBnative\fR.
.Sp
مقادیر \fBcortex\-a57.cortex\-a53\fR، \fBcortex\-a72.cortex\-a53\fR،
\&\fBcortex\-a73.cortex\-a35\fR، \fBcortex\-a73.cortex\-a53\fR،
\&\fBcortex\-a75.cortex\-a55\fR، \fBcortex\-a76.cortex\-a55\fR،
\&\fBapple\-m1\fR، \fBapple\-m2\fR، \fBapple\-m3\fR، \fBgb10\fR مشخص می‌کنند که GCC
باید برای یک سامانهٔ big.LITTLE بهینه‌سازی کند.
.Sp
مقدار \fBneoverse\-512tvb\fR مشخص می‌کند که GCC باید برای
هسته‌های Neoverse بهینه‌سازی کند که (الف) SVE را پیاده‌سازی کرده باشند و (ب) مجموع پهنای باند
برداری آن‌ها ۵۱۲ بیت در هر چرخه باشد. به عبارت دیگر، این گزینه به GCC می‌گوید
برای هسته‌های Neoverse بهینه‌سازی کند که می‌توانند ۴ دستورالعمل محاسباتی ۱۲۸ بیتی
Advanced SIMD را در یک چرخه اجرا کنند و تعداد برابری از دستورالعمل‌های
محاسباتی SVE را در هر چرخه به اجرا درآورند (۲ عدد برای SVE بیست‌وپنجاه‌وشش بیتی، ۴ عدد برای SVE صدوبیست‌وهشت بیتی).
این مورد از بهینه‌سازی برای یک هستهٔ خاص مانند Neoverse V1 کلی‌تر است،
اما از بهینه‌سازی پیش‌فرضی که در ادامه شرح داده شده، خاص‌تر می‌باشد.
.Sp
علاوه بر این، در سیستم‌های گنو/لینوکس بومی AArch64، مقدار
\&\fBnative\fR کارایی را متناسب با سیستم میزبان بهینه‌سازی می‌کند. این گزینه در
صورتی که کامپایلر نتواند پردازندهٔ سیستم میزبان را شناسایی کند، هیچ اثری ندارد.
.Sp
در صورتی که هیچ‌یک از گزینه‌های \fB\-mtune=\fR، \fB\-mcpu=\fR یا \fB\-march=\fR
مشخص نشده باشند، کد به‌گونه‌ای تنظیم می‌شود که در طیف وسیعی از
پردازنده‌های مقصد عملکرد مطلوبی داشته باشد.
.Sp
این گزینه نمی‌تواند تغییردهندهٔ ویژگی به عنوان پسوند داشته باشد..IP \fB\-mcpu=\fR\fIname\fR 4
.IX Item "-mcpu=name"
نام پردازندهٔ هدف را مشخص می‌کند که می‌تواند به صورت اختیاری با یک یا چند تغییردهندهٔ ویژگی پسوند داشته باشد. این گزینه به فرم
\&\fB\-mcpu=\fR\fIcpu\fR{\fB+\fR[\fBno\fR]\fIfeature\fR}*
است، که در آن مقادیر مجاز برای \fIcpu\fR همان مقادیر موجود برای \fB\-mtune\fR هستند. مقادیر مجاز برای \fIfeature\fR در زیربخش
\&\fBaarch64\-feature\-modifiers,,\fR\fB\-march\fR \fBand\fR \fB\-mcpu\fR
\&\fBFeature Modifiers\fR مستند شده‌اند. در مواردی که تغییردهنده‌های ویژگی متناقض مشخص شوند، راست‌ترین ویژگی استفاده می‌شود.
.Sp
کامپایلر GCC از \fIname\fR استفاده می‌کند تا مشخص کند هنگام تولید کد اسمبلی چه نوع دستورالعمل‌هایی را می‌تواند صادر کند (همانند \fB\-march\fR) و پردازندهٔ هدفی را که کارایی برای آن تنظیم می‌شود، تعیین نماید (همانند \fB\-mtune\fR). هر جا که این گزینه همراه با \fB\-march\fR یا \fB\-mtune\fR استفاده شود، آن گزینه‌ها بر بخش مربوطه از این گزینه ارجحیت خواهند داشت.
.Sp
گزینهٔ \&\fB\-mcpu=neoverse\-512tvb\fR خاص است زیرا به یک هستهٔ مشخص اشاره نمی‌کند، بلکه به تمام هسته‌های Neoverse اشاره دارد که (الف) SVE را پیاده‌سازی کرده‌اند و (ب) پهنای باند برداری کل ۵۱۲ بیت در هر چرخه دارند. مگر اینکه توسط \fB\-march\fR بازنویسی شود، \&\fB\-mcpu=neoverse\-512tvb\fR کدی تولید می‌کند که می‌تواند روی یک هستهٔ Neoverse V1 اجرا شود، چرا که Neoverse V1 نخستین هستهٔ Neoverse با این خصوصیات است. مگر اینکه توسط \fB\-mtune\fR بازنویسی شود، \&\fB\-mcpu=neoverse\-512tvb\fR کد را به همان شیوه‌ای که برای \&\fB\-mtune=neoverse\-512tvb\fR انجام می‌شود تنظیم می‌نماید.
.IP \fB\-moverride=\fR\fIstring\fR 4
.IX Item "-moverride=string"
تصمیمات مربوط به تنظیم کارایی اتخاذ شده توسط back\-end در پاسخ به سوییچ \&\fB\-mtune=\fR را بازنویسی می‌کند. نحو، معناشناسی، و مقادیر پذیرفته‌شده برای \fIstring\fR در این گزینه در نسخه‌های مختلف تضمین نمی‌شود که سازگار بماند.
.Sp
این گزینه تنها برای زمان توسعهٔ GCC در نظر گرفته شده است.
.IP \fB\-mpc\-relative\-literal\-loads\fR 4
.IX Item "-mpc-relative-literal-loads"
.PD 0
.IP \fB\-mno\-pc\-relative\-literal\-loads\fR 4
.IX Item "-mno-pc-relative-literal-loads"
.PD
بارگذاری‌های مقادیر ثابت وابسته به PC (یا PC\-relative literal loads) را فعال یا غیرفعال می‌کند. با این گزینه، استخرهای مقادیر ثابت (literal pools) با استفاده از یک دستورالعمل تکی قابل دسترسی بوده و پس از هر تابع صادر می‌شوند. این امر حداکثر اندازهٔ توابع را به 1MB محدود می‌کند. این گزینه به‌طور پیش‌فرض برای \&\fB\-mcmodel=tiny\fR فعال است.
.IP \fB\-msign\-return\-address=\fR\fIscope\fR 4
.IX Item "-msign-return-address=scope"
محدودهٔ تابعی که امضای آدرس بازگشت روی آن اعمال خواهد شد را انتخاب می‌کند. مقادیر مجاز عبارتند از \fBnone\fR که امضای آدرس بازگشت را غیرفعال می‌کند، \&\fBnon\-leaf\fR که امضای اشاره‌گر را برای توابعی که توابع برگ نیستند فعال می‌کند، و \fBall\fR که امضای اشاره‌گر را برای تمام توابع فعال می‌سازد. مقدار پیش‌فرض \fBnone\fR است. این گزینه منسوخ شده و گزینهٔ \&\fB\-mbranch\-protection\fR جایگزین آن شده است.
.IP \fB\-mbranch\-protection=\fR\fIfeatures\fR 4
.IX Item "-mbranch-protection=features"
ویژگی‌های حفاظت از انشعاب را برای استفاده انتخاب می‌کند.
\&\fIfeatures\fR می‌تواند یکی از اشکال زیر را داشته باشد:
.Sp
مقدار \&\fBnone\fR پیش‌فرض است و تمام انواع حفاظت از انشعاب را خاموش می‌کند.
.Sp
مقدار \&\fBstandard\fR تمام انواع ویژگی‌های حفاظت از انشعاب را فعال می‌کند. اگر یک ویژگی دارای گزینه‌های تنظیم کارایی اضافی باشد، \fBstandard\fR آن را روی سطح استاندارد خود تنظیم می‌کند.
.Sp
مقدار \&\fBpac\-ret\fR امضای آدرس بازگشت را در سطح استاندارد خود فعال می‌کند: امضای توابعی که آدرس بازگشت را در حافظه ذخیره می‌کنند (توابع non\-leaf عملاً همیشه این کار را انجام می‌دهند) با استفاده از A\-key.
.Sp
مقدار \&\fBpac\-ret+leaf\fR امضای \fBpac\-ret\fR را گسترش می‌دهد تا توابع برگ (leaf) را نیز شامل شود.
.Sp
مقادیر \&\fBpac\-ret+b\-key\fR یا \fBpac\-ret+leaf+b\-key\fR می‌توانند برای امضای توابع با B\-key به‌جای A\-key استفاده شوند.
.Sp
مقدار \&\fBbti\fR سازوکار شناسایی هدف انشعاب (Branch Target Identification) را فعال می‌کند.
.Sp
مقدار \&\fBgcs\fR تولید کد سازگار با پشتهٔ کنترلی محافظت‌شده (Guarded Control Stack) را فعال می‌کند.
.IP \fB\-mharden\-sls=\fR\fIopts\fR 4
.IX Item "-mharden-sls=opts"
مقاوم‌سازی کامپایلر را در برابر حدس مستقیم خطی (SLS) فعال می‌کند.
\&\fIopts\fR فهرستی از گزینه‌های زیر است که با ویرگول از هم جدا شده‌اند:
.RS 4
.IP \fBretbr\fR 4
.IX Item "retbr"
.PD 0
.IP \fBblr\fR 4
.IX Item "blr"
.PD
.RE
.RS 4
.Sp
علاوه بر این، \fB\-mharden\-sls=all\fR تمام مقاوم‌سازی‌های SLS را فعال می‌کند در حالی که \&\fB\-mharden\-sls=none\fR تمام مقاوم‌سازی‌های SLS را غیرفعال می‌سازد.
.RE
.IP \fB\-mearly\-ra=\fR\fIscope\fR 4
.IX Item "-mearly-ra=scope"
تعیین می‌کند چه زمانی یک مرحلهٔ تخصیص زودهنگام ثبات فعال شود. این مرحله قبل از زمان‌بندی دستورالعمل‌ها اجرا می‌شود و تلاش می‌کند یک تخصیص بدون ریزش (spill\-free) برای کدهای ممیز شناور و برداری پیدا کند. همچنین سعی می‌کند از دستورالعمل‌های چندثباتی گام‌دار، مانند LD1 و ST1 گام‌دار در SME2 استفاده کند.
.Sp
مقادیر ممکن برای \fIscope\fR عبارتند از: \fIall\fR که این مرحله را روی تمام توابع اجرا می‌کند؛ \fIstrided\fR که این مرحله را روی توابعی که به دستورالعمل‌های چندثباتی گام‌دار دسترسی دارند اجرا می‌کند؛ و \fInone\fR که این مرحله را غیرفعال می‌سازد.
.Sp
گزینهٔ \&\fB\-mearly\-ra=all\fR برای \fB\-O2\fR و بالاتر، و همچنین برای \&\fB\-Os\fR پیش‌فرض است. در غیر این صورت، \fB\-mearly\-ra=none\fR پیش‌فرض است.
.IP \fB\-mearly\-ldp\-fusion\fR 4
.IX Item "-mearly-ldp-fusion"
.PD 0
.IP \fB\-mno\-early\-ldp\-fusion\fR 4
.IX Item "-mno-early-ldp-fusion"
.PD
مرحلهٔ ترکیب جفت بارگذاری/ذخیره‌سازی (load/store pair fusion) در AArch64 را که پیش از تخصیص ثبات اجرا می‌شود، فعال می‌کند. به‌طور پیش‌فرض در \fB\-O\fR و بالاتر فعال است.
.IP \fB\-mlate\-ldp\-fusion\fR 4
.IX Item "-mlate-ldp-fusion"
.PD 0
.IP \fB\-mno\-late\-ldp\-fusion\fR 4
.IX Item "-mno-late-ldp-fusion"
.PD
مرحلهٔ ترکیب جفت بارگذاری/ذخیره‌سازی در AArch64 را که پس از تخصیص ثبات اجرا می‌شود، فعال می‌کند. به‌طور پیش‌فرض در \fB\-O\fR و بالاتر فعال است.
.IP \fB\-mnarrow\-gp\-writes\fR 4
.IX Item "-mnarrow-gp-writes"
تبدیل نوشتن در ثبات‌های همه‌منظورهٔ ۶۴ بیتی به عملیات‌های ۳۲ بیتی معادل را هنگامی که ۳۲ بیت بالایی صفر شناخته شده باشند، فعال می‌کند. این مرحله با \-mnarrow\-gp\-writes قابل کنترل است و در \-O2 و بالاتر فعال است، اما به‌طور پیش‌فرض فعال نیست، به جز برای \fB\-mcpu=olympus\fR.
.IP \fB\-msve\-vector\-bits=\fR\fIbits\fR 4
.IX Item "-msve-vector-bits=bits"
تعداد بیت‌ها در یک ثبات برداری SVE را مشخص می‌کند. این گزینه تنها زمانی تأثیر دارد که SVE فعال باشد.
.Sp
کامپایلر GCC از دو حالت تولید کد SVE پشتیبانی می‌کند: خروجی «مستقل از طول بردار» (vector\-length agnostic) که با هر اندازه‌ای از ثبات برداری کار می‌کند، و خروجی «مختص طول بردار» (vector\-length specific) که به GCC اجازه می‌دهد در صورتی که برای اهداف بهینه‌سازی مفید باشد، فرضیاتی دربارهٔ طول بردار اتخاذ کند. مقادیر ممکن برای \fBbits\fR عبارتند از: \fBscalable\fR، \fB128\fR، \&\fB256\fR، \fB512\fR، \fB1024\fR و \fB2048\fR. مشخص کردن \fBscalable\fR خروجی مستقل از طول بردار را انتخاب می‌کند. در حال حاضر \fB\-msve\-vector\-bits=128\fR نیز خروجی مستقل از طول بردار را برای اهداف big\-endian تولید می‌کند. سایر مقادیر، کد مختص طول بردار تولید می‌کنند. رفتار این مقادیر ممکن است در نسخه‌های آینده تغییر کند و برای تولید کدی که بین طول‌های بردار مختلف در سخت‌افزارهای مختلف SVE قابل حمل باشد، به هیچ مقداری به‌جز \fBscalable\fR نباید اتکا کرد.
.Sp
پیش‌فرض \fB\-msve\-vector\-bits=scalable\fR است که کد مستقل از طول بردار تولید می‌کند.
.PP
تغییردهنده‌های ویژگی \fB\-march\fR و \fB\-mcpu\fR
.IX Subsection "-march and -mcpu Feature Modifiers"
.PP
تغییردهنده‌های ویژگی مورد استفاده با \fB\-march\fR و \fB\-mcpu\fR می‌توانند هر یک از موارد زیر و معکوس آن‌ها \fBno\fR\fIfeature\fR باشند:
.IP \fBcrc\fR 4
.IX Item "crc"
افزونهٔ CRC را فعال می‌کند. این ویژگی به‌طور پیش‌فرض برای \&\fB\-march=armv8.1\-a\fR فعال است.
.IP \fBcrypto\fR 4
.IX Item "crypto"
افزونهٔ Crypto را فعال می‌کند. این ویژگی همچنین دستورالعمل‌های Advanced SIMD و ممیز شناور را فعال می‌سازد.
.IP \fBfp\fR 4
.IX Item "fp"
دستورالعمل‌های ممیز شناور را فعال می‌کند. این ویژگی به‌طور پیش‌فرض برای تمام مقادیر ممکن گزینه‌های \fB\-march\fR و \fB\-mcpu\fR فعال است.
.IP \fBsimd\fR 4
.IX Item "simd"
دستورالعمل‌های Advanced SIMD را فعال می‌کند. این ویژگی همچنین دستورالعمل‌های ممیز شناور را فعال می‌سازد. این ویژگی به‌طور پیش‌فرض برای تمام مقادیر ممکن گزینه‌های \&\fB\-march\fR و \fB\-mcpu\fR فعال است.
.IP \fBsve\fR 4
.IX Item "sve"
دستورالعمل‌های افزونهٔ برداری مقیاس‌پذیر (SVE) را فعال می‌کند. این ویژگی همچنین دستورالعمل‌های Advanced SIMD و ممیز شناور را فعال می‌سازد.
.IP \fBlse\fR 4
.IX Item "lse"
دستورالعمل‌های افزونهٔ سامانهٔ بزرگ (LSE) را فعال می‌کند. این ویژگی به‌طور پیش‌فرض برای \&\fB\-march=armv8.1\-a\fR فعال است..IP \fBrdma\fR 4
.IX Item "rdma"
فعال‌سازی دستورالعمل‌های Round Double Multiply Accumulate. این گزینه به‌طور پیش‌فرض
برای \fB\-march=armv8.1\-a\fR فعال است.
.IP \fBfp16\fR 4
.IX Item "fp16"
فعال‌سازی افزونهٔ FP16. این گزینه همچنین دستورالعمل‌های ممیز شناور (floating\-point) را فعال می‌کند.
.IP \fBfp16fml\fR 4
.IX Item "fp16fml"
فعال‌سازی افزونهٔ FP16 fmla. این گزینه همچنین افزونه‌های FP16 و
دستورالعمل‌های ممیز شناور را فعال می‌کند. این گزینه به‌طور پیش‌فرض برای \fB\-march=armv8.4\-a\fR فعال است. استفاده از این گزینه در معماری‌های پیش از Armv8.2\-A پشتیبانی نمی‌شود.
.IP \fBrcpc\fR 4
.IX Item "rcpc"
فعال‌سازی افزونهٔ RCpc. این گزینه امکان استفاده از دستورالعمل‌های LDAPR را برای
معناشناسی اتمیک load\-acquire فراهم کرده و آن را به اسمبلر منتقل می‌کند، که به
عبارت‌های inline asm اجازه می‌دهد از دستورالعمل‌های افزونهٔ RCpc استفاده کنند.
.IP \fBdotprod\fR 4
.IX Item "dotprod"
فعال‌سازی افزونهٔ Dot Product. این گزینه همچنین دستورالعمل‌های Advanced SIMD را فعال می‌کند.
.IP \fBaes\fR 4
.IX Item "aes"
فعال‌سازی افزونهٔ رمزنگاری aes و pmull در Armv8\-a. این گزینه همچنین دستورالعمل‌های
Advanced SIMD را فعال می‌کند.
.IP \fBsha2\fR 4
.IX Item "sha2"
فعال‌سازی افزونهٔ رمزنگاری sha2 در Armv8\-a. این گزینه همچنین دستورالعمل‌های Advanced SIMD را فعال می‌کند.
.IP \fBsha3\fR 4
.IX Item "sha3"
فعال‌سازی افزونهٔ رمزنگاری sha512 و sha3. این گزینه همچنین دستورالعمل‌های
Advanced SIMD را فعال می‌کند. استفاده از این گزینه در معماری‌های پیش از Armv8.2\-A پشتیبانی نمی‌شود.
.IP \fBsm4\fR 4
.IX Item "sm4"
فعال‌سازی افزونهٔ رمزنگاری sm3 و sm4. این گزینه همچنین دستورالعمل‌های Advanced SIMD را فعال می‌کند.
استفاده از این گزینه در معماری‌های پیش از Armv8.2\-A پشتیبانی نمی‌شود.
.IP \fBprofile\fR 4
.IX Item "profile"
فعال‌سازی افزونهٔ Statistical Profiling. این گزینه صرفاً برای فعال‌سازی افزونه
در سطح اسمبلر است و بر تولید کد تأثیری ندارد.
.IP \fBrng\fR 4
.IX Item "rng"
فعال‌سازی دستورالعمل‌های Random Number در Armv8.5\-a. این گزینه صرفاً
برای فعال‌سازی افزونه در سطح اسمبلر است و بر تولید کد
تأثیری ندارد.
.IP \fBmemtag\fR 4
.IX Item "memtag"
فعال‌سازی افزونه‌های Memory Tagging در Armv8.5\-a.
استفاده از این گزینه در معماری‌های پیش از Armv8.5\-A پشتیبانی نمی‌شود.
.IP \fBsb\fR 4
.IX Item "sb"
فعال‌سازی دستورالعمل Speculation Barrier در Armv8\-a. این گزینه صرفاً
برای فعال‌سازی افزونه در سطح اسمبلر است و بر تولید کد
تأثیری ندارد. این گزینه به‌طور پیش‌فرض برای \fB\-march=armv8.5\-a\fR فعال است.
.IP \fBssbs\fR 4
.IX Item "ssbs"
فعال‌سازی دستورالعمل Speculative Store Bypass Safe در Armv8\-a. این گزینه
صرفاً برای فعال‌سازی افزونه در سطح اسمبلر است و بر تولید کد
تأثیری ندارد. این گزینه به‌طور پیش‌فرض برای \fB\-march=armv8.5\-a\fR فعال است.
.IP \fBpredres\fR 4
.IX Item "predres"
فعال‌سازی دستورالعمل‌های Execution and Data Prediction Restriction در Armv8\-a.
این گزینه صرفاً برای فعال‌سازی افزونه در سطح اسمبلر است و
بر تولید کد تأثیری ندارد. این گزینه به‌طور پیش‌فرض برای
\&\fB\-march=armv8.5\-a\fR فعال است.
.IP \fBsve2\fR 4
.IX Item "sve2"
فعال‌سازی Scalable Vector Extension 2 در Armv8\-a. این گزینه همچنین دستورالعمل‌های
SVE را فعال می‌کند.
.IP \fBsve2\-bitperm\fR 4
.IX Item "sve2-bitperm"
فعال‌سازی دستورالعمل‌های SVE2 bitperm. این گزینه همچنین دستورالعمل‌های SVE2 را فعال می‌کند.
.IP \fBsve2\-sm4\fR 4
.IX Item "sve2-sm4"
فعال‌سازی دستورالعمل‌های SVE2 sm4. این گزینه همچنین دستورالعمل‌های SVE2 را فعال می‌کند.
.IP \fBsve2\-aes\fR 4
.IX Item "sve2-aes"
فعال‌سازی دستورالعمل‌های SVE2 aes. این گزینه همچنین دستورالعمل‌های SVE2 را فعال می‌کند.
.IP \fBsve2\-sha3\fR 4
.IX Item "sve2-sha3"
فعال‌سازی دستورالعمل‌های SVE2 sha3. این گزینه همچنین دستورالعمل‌های SVE2 را فعال می‌کند.
.IP \fBsve2p1\fR 4
.IX Item "sve2p1"
فعال‌سازی دستورالعمل‌های SVE2.1. این گزینه همچنین دستورالعمل‌های SVE2 را فعال می‌کند.
.IP \fBtme\fR 4
.IX Item "tme"
فعال‌سازی افزونهٔ Transactional Memory.
.IP \fBi8mm\fR 4
.IX Item "i8mm"
فعال‌سازی دستورالعمل‌های 8\-bit Integer Matrix Multiply. این گزینه همچنین
دستورالعمل‌های Advanced SIMD و ممیز شناور را فعال می‌کند. این گزینه به‌طور
پیش‌فرض برای \fB\-march=armv8.6\-a\fR فعال است. استفاده از این گزینه در معماری‌های
پیش از Armv8.2\-A پشتیبانی نمی‌شود.
.IP \fBf32mm\fR 4
.IX Item "f32mm"
فعال‌سازی دستورالعمل‌های 32\-bit Floating point Matrix Multiply. این گزینه همچنین
دستورالعمل‌های SVE را فعال می‌کند. استفاده از این گزینه در معماری‌های پیش از Armv8.2\-A
پشتیبانی نمی‌شود.
.IP \fBf64mm\fR 4
.IX Item "f64mm"
فعال‌سازی دستورالعمل‌های 64\-bit Floating point Matrix Multiply. این گزینه همچنین
دستورالعمل‌های SVE را فعال می‌کند. استفاده از این گزینه در معماری‌های پیش از Armv8.2\-A
پشتیبانی نمی‌شود.
.IP \fBbf16\fR 4
.IX Item "bf16"
فعال‌سازی دستورالعمل‌های ممیز شناور brain half\-precision. این گزینه همچنین
دستورالعمل‌های Advanced SIMD و ممیز شناور را فعال می‌کند. این گزینه به‌طور
پیش‌فرض برای \fB\-march=armv8.6\-a\fR فعال است. استفاده از این گزینه در معماری‌های
پیش از Armv8.2\-A پشتیبانی نمی‌شود.
.IP \fBls64\fR 4
.IX Item "ls64"
فعال‌سازی دستورالعمل‌های اتمیک load و store ۶۴ بایتی برای شتاب‌دهنده‌ها.
.IP \fBmops\fR 4
.IX Item "mops"
فعال‌سازی دستورالعمل‌های شتاب‌بخشی به عملیات حافظه مانند \f(CW\*(C`memcpy\*(C'\fR،
\&\f(CW\*(C`memmove\*(C'\fR و \f(CW\*(C`memset\*(C'\fR. این گزینه به‌طور پیش‌فرض برای
\&\fB\-march=armv8.8\-a\fR فعال است.
.IP \fBflagm\fR 4
.IX Item "flagm"
فعال‌سازی افزونهٔ دستورالعمل‌های Flag Manipulation.
.IP \fBflagm2\fR 4
.IX Item "flagm2"
فعال‌سازی دستورالعمل‌های تبدیل پرچم FlagM2.
.IP \fBpauth\fR 4
.IX Item "pauth"
فعال‌سازی افزونهٔ Pointer Authentication.
.IP \fBcssc\fR 4
.IX Item "cssc"
فعال‌سازی دستورالعمل‌های Common Short Sequence Compression.
.IP \fBcmpbr\fR 4
.IX Item "cmpbr"
فعال‌سازی دستورالعمل‌های کوتاه‌تر مقایسه و انشعاب (compare and branch)، یعنی \f(CW\*(C`cbb\*(C'\fR، \f(CW\*(C`cbh\*(C'\fR و
\&\f(CW\*(C`cb\*(C'\fR.
.IP \fBsme\fR 4
.IX Item "sme"
فعال‌سازی افزونهٔ Scalable Matrix Extension.
.IP \fBsme\-i16i64\fR 4
.IX Item "sme-i16i64"
فعال‌سازی افزونهٔ FEAT_SME_I16I64 برای SME. این گزینه همچنین دستورالعمل‌های SME
را فعال می‌کند.
.IP \fBsme\-f64f64\fR 4
.IX Item "sme-f64f64"
فعال‌سازی افزونهٔ FEAT_SME_F64F64 برای SME. این گزینه همچنین دستورالعمل‌های SME
را فعال می‌کند.
.IP \fBsme2\fR 4
.IX Item "sme2"
فعال‌سازی افزونهٔ Scalable Matrix Extension 2. این گزینه همچنین دستورالعمل‌های SME را فعال می‌کند.
.IP \fBsme\-f8f16\fR 4
.IX Item "sme-f8f16"
فعال‌سازی افزونهٔ FEAT_SME_F8F16 برای SME. این گزینه همچنین دستورالعمل‌های SME2 و FP8
را فعال می‌کند.
.IP \fBsme\-f8f32\fR 4
.IX Item "sme-f8f32"
فعال‌سازی افزونهٔ FEAT_SME_F8F32 برای SME. این گزینه همچنین دستورالعمل‌های SME2 و FP8
را فعال می‌کند.
.IP \fBsme\-b16b16\fR 4
.IX Item "sme-b16b16"
فعال‌سازی افزونهٔ FEAT_SME_B16B16 برای SME. این گزینه همچنین دستورالعمل‌های SME2
و SVE_B16B16 را فعال می‌کند.
.IP \fBsme\-f16f16\fR 4
.IX Item "sme-f16f16"
فعال‌سازی افزونهٔ FEAT_SME_F16F16 برای SME. این گزینه همچنین دستورالعمل‌های SME2
را فعال می‌کند.
.IP \fBsme2p1\fR 4
.IX Item "sme2p1"
فعال‌سازی نسخهٔ ۲.۱ افزونهٔ Scalable Matrix Extension. این گزینه همچنین دستورالعمل‌های SME2
را فعال می‌کند.
.IP \fBfcma\fR 4
.IX Item "fcma"
فعال‌سازی افزونه‌های SIMD برای اعداد مختلط.
.IP \fBjscvt\fR 4
.IX Item "jscvt"
فعال‌سازی دستورالعمل تبدیل جاوااسکریپت \f(CW\*(C`fjcvtzs\*(C'\fR.
.IP \fBfrintts\fR 4
.IX Item "frintts"
فعال‌سازی دستورالعمل‌های گرد کردن ممیز شناور به مقدار عدد صحیح.
.IP \fBwfxt\fR 4
.IX Item "wfxt"
فعال‌سازی دستورالعمل‌های \f(CW\*(C`wfet\*(C'\fR و \f(CW\*(C`wfit\*(C'\fR.
.IP \fBxs\fR 4
.IX Item "xs"
فعال‌سازی افزونهٔ صفت حافظهٔ XS..IP \fBlse128\fR 4
.IX Item "lse128"
فعال‌سازی افزونه دستورهای اتمیک ۱۲۸ بیتی LSE128. این گزینه دستورهای LSE را نیز
فعال می‌کند.
.IP \fBd128\fR 4
.IX Item "d128"
فعال‌سازی پشتیبانی از دستورهای خواندن/نوشتن ثبات‌های سیستمی ۱۲۸ بیتی.
این گزینه افزونه LSE128 را نیز فعال می‌کند.
.IP \fBgcs\fR 4
.IX Item "gcs"
فعال‌سازی پشتیبانی از افزونه Guarded Control Stack در Armv9.4\-a.
.IP \fBthe\fR 4
.IX Item "the"
فعال‌سازی پشتیبانی از افزونه مقاوم‌سازی ترجمه (translation hardening) در Armv8.9\-a/9.4\-a.
.IP \fBrcpc2\fR 4
.IX Item "rcpc2"
فعال‌سازی افزونه RCpc2.
.IP \fBrcpc3\fR 4
.IX Item "rcpc3"
فعال‌سازی افزونه RCpc3 (Release Consistency).
.IP \fBfp8\fR 4
.IX Item "fp8"
فعال‌سازی افزونه fp8 (نقطه شناور ۸ بیتی).
.IP \fBfp8fma\fR 4
.IX Item "fp8fma"
فعال‌سازی افزونه ضرب و جمع متوالی (multiply accumulate) برای fp8 (نقطه شناور ۸ بیتی).
.IP \fBssve\-fp8fma\fR 4
.IX Item "ssve-fp8fma"
فعال‌سازی افزونه ضرب و جمع متوالی fp8 (نقطه شناور ۸ بیتی) در حالت جریانی
(streaming mode).
.IP \fBfp8dot4\fR 4
.IX Item "fp8dot4"
فعال‌سازی افزونه ضرب نقطه‌ای ۴ جهته fp8 (نقطه شناور ۸ بیتی) به دقت یگانه
(single\-precision).
.IP \fBssve\-fp8dot4\fR 4
.IX Item "ssve-fp8dot4"
فعال‌سازی افزونه ضرب نقطه‌ای ۴ جهته fp8 (نقطه شناور ۸ بیتی) به دقت یگانه
در حالت جریانی.
.IP \fBfp8dot2\fR 4
.IX Item "fp8dot2"
فعال‌سازی افزونه ضرب نقطه‌ای ۲ جهته fp8 (نقطه شناور ۸ بیتی) به نیم‌دقت
(half\-precision).
.IP \fBssve\-fp8dot2\fR 4
.IX Item "ssve-fp8dot2"
فعال‌سازی افزونه ضرب نقطه‌ای ۲ جهته fp8 (نقطه شناور ۸ بیتی) به نیم‌دقت
در حالت جریانی.
.IP \fBfaminmax\fR 4
.IX Item "faminmax"
فعال‌سازی افزونه Floating Point Absolute Maximum/Minimum (کمینه/بیشینه مطلق نقطه شناور).
.IP \fBlut\fR 4
.IX Item "lut"
فعال‌سازی افزونه جدول جست‌وجو (Lookup Table).
.IP \fBsme\-lutv2\fR 4
.IX Item "sme-lutv2"
فعال‌سازی افزونه SME Lookup Table v2 (LUTv2).
.IP \fBcpa\fR 4
.IX Item "cpa"
فعال‌سازی دستورهای محاسبات اشاره‌گر وارسی‌شده (Checked Pointer Arithmetic).
.IP \fBsve\-b16b16\fR 4
.IX Item "sve-b16b16"
فعال‌سازی افزونه نقطه شناور مغز بدون افزایش عرض (\f(CW\*(C`bf16\*(C'\fR) در SVE.
این گزینه تنها زمانی تأثیر دارد که \f(CW\*(C`sve2\*(C'\fR یا \f(CW\*(C`sme2\*(C'\fR نیز فعال شده باشند.
.IP \fBsve\-bfscale\fR 4
.IX Item "sve-bfscale"
فعال‌سازی افزونه SVE_BFSCALE.
.IP \fBpoe2\fR 4
.IX Item "poe2"
فعال‌سازی افزونه Permission Overlays Extension 2.
.IP \fBtev\fR 4
.IX Item "tev"
فعال‌سازی افزونه TIndex Exception\-like Vector.
.IP \fBtlbid\fR 4
.IX Item "tlbid"
فعال‌سازی افزونه دامنه‌های TLBI (TLBI Domains Extension).
.IP \fBgcie\fR 4
.IX Item "gcie"
فعال‌سازی افزونه رابط پردازنده GICv5 (Generic Interrupt Controller).
.IP \fBlscp\fR 4
.IX Item "lscp"
فعال‌سازی افزونه جفت load acquire و store release.
.IP \fBmops\-go\fR 4
.IX Item "mops-go"
فعال‌سازی گونه‌های فقط-برچسب دستورهای MOPS. این گزینه همچنین دستورهای
شتاب‌بخشی به عملیات حافظه و افزونه‌های برچسب‌گذاری حافظه Armv8.5\-a را
فعال می‌کند.
.IP \fBsve2p3\fR 4
.IX Item "sve2p3"
فعال‌سازی SVE2.3. این گزینه دستورهای SVE2.2 را نیز فعال می‌کند.
.IP \fBsme2p3\fR 4
.IX Item "sme2p3"
فعال‌سازی SME2.3. این گزینه دستورهای SME2.2 را نیز فعال می‌کند.
.IP \fBf16f32dot\fR 4
.IX Item "f16f32dot"
فعال‌سازی دستورهای f16f32dot در Armv9.7\-a. این گزینه Advanced SIMD،
دستورهای ممیز شناور و دستورهای FP16 در Armv8.2\-a را نیز فعال می‌کند.
.IP \fBsve\-b16mm\fR 4
.IX Item "sve-b16mm"
فعال‌سازی افزونه SVE B16MM. این گزینه دستورهای SVE، Advanced SIMD
و دستورهای ممیز شناور را نیز فعال می‌کند.
.IP \fBmtetc\fR 4
.IX Item "mtetc"
فعال‌سازی عملیات بلوک برچسب حافظه نهان داده. این گزینه همچنین افزونه‌های
برچسب‌گذاری حافظه Armv8.5\-a را فعال می‌کند.
.IP \fBf16f32mm\fR 4
.IX Item "f16f32mm"
فعال‌سازی دستورهای f16f32mm در Armv9.7\-a. این گزینه Advanced SIMD،
دستورهای ممیز شناور و دستورهای FP16 در Armv8.2\-a را نیز فعال می‌کند.
.IP \fBf16mm\fR 4
.IX Item "f16mm"
فعال‌سازی دستورهای f16mm. این گزینه Advanced SIMD،
دستورهای ممیز شناور و دستورهای FP16 در Armv8.2\-a را نیز فعال می‌کند.
.PP
ویژگی \fBcrypto\fR مستلزم \fBaes\fR، \fBsha2\fR و \fBsimd\fR است
که خود مستلزم \fBfp\fR می‌باشد.
برعکس، \fBnofp\fR مستلزم \fBnosimd\fR است، که به نوبه خود مستلزم
\&\fBnocrypto\fR، \fBnoaes\fR و \fBnosha2\fR می‌باشد.
.PP
\fIگزینه‌های Adapteva Epiphany\fR
.IX Subsection "گزینه‌های Adapteva Epiphany"
.PP
این گزینه‌های \fB\-m\fR برای Adapteva Epiphany تعریف شده‌اند:
.IP \fB\-mhalf\-reg\-file\fR 4
.IX Item "-mhalf-reg-file"
.PD 0
.IP \fB\-mno\-half\-reg\-file\fR 4
.IX Item "-mno-half-reg-file"
.PD
عدم تخصیص هرگونه ثبات در محدوده \f(CW\*(C`r32\*(C'\fR...\f(CW\*(C`r63\*(C'\fR.
این کار اجازه می‌دهد کد روی گونه‌های سخت‌افزاری که فاقد این ثبات‌ها هستند اجرا شود.
.IP \fB\-mprefer\-short\-insn\-regs\fR 4
.IX Item "-mprefer-short-insn-regs"
.PD 0
.IP \fB\-mno\-prefer\-short\-insn\-regs\fR 4
.IX Item "-mno-prefer-short-insn-regs"
.PD
تخصیص اولویت‌دار ثبات‌هایی که امکان تولید دستورهای کوتاه را فراهم می‌کنند.
این کار می‌تواند منجر به افزایش تعداد دستورالعمل‌ها شود، بنابراین ممکن است
اندازه کلی کد را کاهش یا افزایش دهد.
.IP \fB\-mbranch\-cost=\fR\fInum\fR 4
.IX Item "-mbranch-cost=num"
تنظیم هزینه انشعاب‌ها تقریباً به اندازه \fInum\fR دستور «ساده».
این هزینه صرفاً یک تقریب تجربی (heuristic) است و تضمینی برای ارائه
نتایج یکدست در نگارش‌های مختلف وجود ندارد.
.IP \fB\-mcmove\fR 4
.IX Item "-mcmove"
.PD 0
.IP \fB\-mno\-cmove\fR 4
.IX Item "-mno-cmove"
.PD
فعال‌سازی تولید دستورهای انتقال شرطی (conditional moves).
.IP \fB\-mnops=\fR\fInum\fR 4
.IX Item "-mnops=num"
درج \fInum\fR دستور NOP پیش از هر دستور تولیدشده دیگر.
.IP \fB\-mno\-soft\-cmpsf\fR 4
.IX Item "-mno-soft-cmpsf"
.PD 0
.IP \fB\-msoft\-cmpsf\fR 4
.IX Item "-msoft-cmpsf"
.PD
برای مقایسه‌های نقطه شناور با دقت یگانه، یک دستور \f(CW\*(C`fsub\*(C'\fR درج کرده
و پرچم‌ها را بررسی می‌کند. این روش سریع‌تر از مقایسه نرم‌افزاری است، اما می‌تواند
در حضور NaNها، یا زمانی که دو عدد کوچکِ متفاوت مقایسه شوند به گونه‌ای که تفاضل آن‌ها
صفر محاسبه شود، نتایج نادرستی به بار آورد.
پیش‌فرض \fB\-msoft\-cmpsf\fR است که از مقایسه‌های نرم‌افزاری کندتر، ولی سازگار
با استاندارد IEEE استفاده می‌کند.
.IP \fB\-mstack\-offset=\fR\fInum\fR 4
.IX Item "-mstack-offset=num"
تنظیم آفست (فاصله) میان بالای پشته و اشاره‌گر پشته (stack pointer).
برای نمونه، مقدار ۸ به این معنی است که هشت بایت در محدوده \f(CW\*(C`sp+0...sp+7\*(C'\fR
می‌تواند توسط توابع برگ (leaf functions) بدون تخصیص پشته استفاده شود.
مقادیر غیر از \fB8\fR یا \fB16\fR آزمایش نشده‌اند و بعید است به درستی کار کنند.
همچنین توجه داشته باشید که این گزینه ABI را تغییر می‌دهد؛ کامپایل برنامه‌ای با
آفست پشته‌ای متفاوت از کتابخانه‌هایی که از پیش کامپایل شده‌اند،
عموماً کار نخواهد کرد.
این گزینه در صورتی مفید است که بخواهید بررسی کنید آیا آفست پشته متفاوتی
کد بهتری به شما می‌دهد یا خیر، اما برای استفاده واقعی از آفست پشته متفاوت جهت ساخت
برنامه‌های کاربردی، توصیه می‌شود زنجیره ابزار (toolchain) با گزینه مناسب
\fB\-\-with\-stack\-offset=\fR\fInum\fR پیکربندی شود.
.IP \fB\-mno\-round\-nearest\fR 4
.IX Item "-mno-round-nearest".PD 0
.IP \fB\-mround\-nearest\fR 4
.IX Item "-mround-nearest"
.PD
\&\fB\-mno\-round\-nearest\fR
باعث می‌شود زمان‌بند فرض کند که حالت گرد کردن روی قطع‌کردن (truncating) تنظیم شده است. پیش‌فرض \fB\-mround\-nearest\fR است.
.IP \fB\-mlong\-calls\fR 4
.IX Item "-mlong-calls"
در صورتی که با یک ویژگی (attribute) خلاف آن تعیین نشده باشد، فرض می‌کند که همه فراخوانی‌ها ممکن است فراتر از محدوده آفست دستورهای \f(CW\*(C`b\*(C'\fR / \f(CW\*(C`bl\*(C'\fR باشند، و بنابراین پیش از انجام یک فراخوانی (که در غیر این صورت مستقیم می‌بود)، آدرس تابع را در یک ثبات بارگذاری می‌کند. این رفتار پیش‌فرض است.
.IP \fB\-mshort\-calls\fR 4
.IX Item "-mshort-calls"
در صورتی که با یک ویژگی خلاف آن تعیین نشده باشد، فرض می‌کند که همه فراخوانی‌های مستقیم در محدوده دستورهای \f(CW\*(C`b\*(C'\fR / \f(CW\*(C`bl\*(C'\fR هستند، بنابراین از این دستورها برای فراخوانی‌های مستقیم استفاده می‌کند.
.Sp
پیش‌فرض \fB\-mlong\-calls\fR است. توجه داشته باشید که \fB\-mlong\-calls\fR معادل \fB\-mno\-short\-calls\fR است، و به طور مشابه \&\fB\-mno\-long\-calls\fR معادل \fB\-mshort\-calls\fR می‌باشد.
.IP \fB\-msmall16\fR 4
.IX Item "-msmall16"
.PD 0
.IP \fB\-mno\-small16\fR 4
.IX Item "-mno-small16"
.PD
فرض می‌کند آدرس‌ها را می‌توان به صورت مقادیر بدون علامت ۱۶ بیتی بارگذاری کرد. این مورد برای آدرس‌های توابعی که معناشناسی \fB\-mlong\-calls\fR برای آن‌ها اعمال شده است صدق نمی‌کند.
.IP \fB\-mfp\-mode=\fR\fImode\fR 4
.IX Item "-mfp-mode=mode"
حالت غالب واحد ممیز شناور را تنظیم می‌کند.
این گزینه حالت ممیز شناوری را که در هنگام فراخوانی و بازگشت تابع ارائه و انتظار می‌رود مشخص می‌کند.
تطبیق این حالت با حالتی که عمدتاً در ابتدای تابع به آن نیاز دارید، می‌تواند با جلوگیری از تعویض حالت‌های غیرضروری، برنامه‌های شما را کوچک‌تر و سریع‌تر کند.
.Sp
\&\fImode\fR می‌تواند روی یکی از مقادیر زیر تنظیم شود:
.RS 4
.IP \fBcaller\fR 4
.IX Item "caller"
هر حالتی در هنگام ورود به تابع معتبر است، و با بازگشت تابع و هنگامی که توابع دیگر را فراخوانی می‌کند، حفظ یا بازیابی می‌شود.
این حالت برای کامپایل کتابخانه‌ها یا سایر واحدهای کامپایلی مفید است که ممکن است بخواهید آن‌ها را در برنامه‌های مختلف با حالت‌های غالب FPU متفاوت ادغام کنید؛ و راحتیِ امکان استفاده از یک فایل شیء (object file) منفرد، بر سربار اندازه و سرعت ناشی از هرگونه تعویض حالت اضافی که ممکن است نیاز باشد، در مقایسه با آنچه که با یک انتخاب مشخص‌تر برای حالت غالب FPU لازم بود، برتری دارد.
.IP \fBtruncate\fR 4
.IX Item "truncate"
این حالتی است که برای محاسبات ممیز شناور با حالت گرد کردن قطع‌کننده (یعنی گرد کردن به سمت صفر) استفاده می‌شود. این شامل تبدیل ممیز شناور به عدد صحیح نیز می‌گردد.
.IP \fBround\-nearest\fR 4
.IX Item "round-nearest"
این حالتی است که برای محاسبات ممیز شناور با حالت گرد کردن به نزدیک‌ترین یا زوج (round\-to\-nearest\-or\-even) استفاده می‌شود.
.IP \fBint\fR 4
.IX Item "int"
این حالتی است که برای انجام محاسبات اعداد صحیح در FPU استفاده می‌شود، مانند ضرب عدد صحیح یا ضرب و جمع انباشته (multiply\-and\-accumulate) عدد صحیح.
.RE
.RS 4
.Sp
پیش‌فرض \fB\-mfp\-mode=caller\fR است.
.RE
.IP \fB\-mmay\-round\-for\-trunc\fR 4
.IX Item "-mmay-round-for-trunc"
.PD 0
.IP \fB\-mno\-may\-round\-for\-trunc\fR 4
.IX Item "-mno-may-round-for-trunc"
.PD
این گزینه اجازه می‌دهد تا برای صرفه‌جویی در تعویض حالت، قطع کردن ممیز شناور به عدد صحیح با گرد کردن جایگزین شود. این گزینه به طور پیش‌فرض غیرفعال است.
.IP \fB\-mfp\-iarith\fR 4
.IX Item "-mfp-iarith"
.PD 0
.IP \fB\-mno\-fp\-iarith\fR 4
.IX Item "-mno-fp-iarith"
.PD
این گزینه استفاده از واحد ممیز شناور را برای جمع و تفریق اعداد صحیح فعال می‌کند. به طور پیش‌فرض غیرفعال است.
.IP \fB\-msplit\-lohi\fR 4
.IX Item "-msplit-lohi"
.PD 0
.IP \fB\-mno\-split\-lohi\fR 4
.IX Item "-mno-split-lohi"
.IP \fB\-mpost\-inc\fR 4
.IX Item "-mpost-inc"
.IP \fB\-mno\-post\-inc\fR 4
.IX Item "-mno-post-inc"
.IP \fB\-mpost\-modify\fR 4
.IX Item "-mpost-modify"
.IP \fB\-mno\-post\-modify\fR 4
.IX Item "-mno-post-modify"
.PD
تنظیمات جزئی تولید کد که به ترتیب تقسیم بارگذاری‌های ۳۲ بیتی، تولید آدرس‌های پس‌افزایش (post\-increment)، و تولید آدرس‌های پس‌اصلاح (post\-modify) را کنترل می‌کنند. مقادیر پیش‌فرض عبارتند از \fBmsplit\-lohi\fR، \&\fB\-mpost\-inc\fR و \fB\-mpost\-modify\fR.
.IP \fB\-mno\-vect\-double\fR 4
.IX Item "-mno-vect-double"
حالت SIMD ترجیحی را به SImode تغییر می‌دهد. پیش‌فرض \&\fB\-mvect\-double\fR است که از DImode به عنوان حالت ترجیحی SIMD استفاده می‌کند.
.IP \fB\-max\-vect\-align=\fR\fInum\fR 4
.IX Item "-max-vect-align=num"
حداکثر تراز برای نوع‌های حالت برداری SIMD.
مقدار \&\fInum\fR می‌تواند ۴ یا ۸ باشد. پیش‌فرض ۸ است.
توجه داشته باشید که این یک تغییر در ABI است، اگرچه بسیاری از رابط‌های توابع کتابخانه‌ای در صورتی که در بخش‌های تأثیرگذار بر اندازه و/یا تراز نوع‌های مربوطه از حالت‌های برداری SIMD استفاده نکنند، تحت تأثیر قرار نمی‌گیرند.
.IP \fB\-msplit\-vecmove\-early\fR 4
.IX Item "-msplit-vecmove-early"
.PD 0
.IP \fB\-mno\-split\-vecmove\-early\fR 4
.IX Item "-mno-split-vecmove-early"
.PD
حرکت‌های برداری را پیش از reload به انتقال‌های تک‌کلمه‌ای تقسیم می‌کند. در تئوری این می‌تواند تخصیص ثبات بهتری ارائه دهد، اما تاکنون به نظر می‌رسد به طور کلی عکس این ماجرا صادق بوده است.
.IP \fB\-m1reg\-\fR\fIreg\fR 4
.IX Item "-m1reg-reg"
ثباتی را برای نگهداری مقدار ثابت \-1 مشخص می‌کند، که بارگذاری مقادیر ثابت منفی کوچک و برخی ماسک‌های بیتی را سریع‌تر می‌سازد.
مقادیر مجاز برای \fIreg\fR عبارتند از \fBr43\fR و \fBr63\fR که استفاده از آن ثبات را به عنوان یک ثبات ثابت مشخص می‌کنند، و \fBnone\fR که نشان می‌دهد هیچ ثباتی برای این منظور استفاده نمی‌شود. پیش‌فرض \fB\-m1reg\-none\fR است.
.PP
\fIگزینه‌های AMD GCN\fR
.IX Subsection "AMD GCN Options"
.PP
این گزینه‌ها به طور خاص برای پورت AMD GCN تعریف شده‌اند.
.IP \fB\-march=\fR\fIgpu\fR 4
.IX Item "-march=gpu"
.PD 0
.IP \fB\-mtune=\fR\fIgpu\fR 4
.IX Item "-mtune=gpu"
.PD
نوع معماری یا بهینه‌سازی (tuning) را برای \fIgpu\fR تنظیم می‌کند. مقادیر پشتیبانی‌شده برای \fIgpu\fR عبارتند از:
.RS 4
.IP \fBgfx900\fR 4
.IX Item "gfx900"
کامپایل برای دستگاه‌های GCN5 Vega 10 (gfx900).
.IP \fBgfx902\fR 4
.IX Item "gfx902"
کامپایل برای دستگاه‌های GCN5 Vega gfx902. (آزمایشی)
.IP \fBgfx904\fR 4
.IX Item "gfx904"
کامپایل برای دستگاه‌های GCN5 Vega gfx904. (آزمایشی)
.IP \fBgfx906\fR 4
.IX Item "gfx906"
کامپایل برای دستگاه‌های GCN5 Vega 20 (gfx906).
.IP \fBgfx908\fR 4
.IX Item "gfx908"
کامپایل برای دستگاه‌های سری CDNA1 Instinct MI100 (gfx908).
.IP \fBgfx909\fR 4
.IX Item "gfx909"
کامپایل برای دستگاه‌های GCN5 Vega gfx909. (آزمایشی)
.IP \fBgfx90a\fR 4
.IX Item "gfx90a"
کامپایل برای دستگاه‌های سری CDNA2 Instinct MI200 (gfx90a).
.IP \fBgfx90c\fR 4
.IX Item "gfx90c"
کامپایل برای دستگاه‌های GCN5 Vega 7 (gfx90c).
.IP \fBgfx942\fR 4
.IX Item "gfx942"
کامپایل برای دستگاه‌های سری CDNA3 Instinct MI300 (gfx942). (آزمایشی)
.IP \fBgfx950\fR 4
.IX Item "gfx950"
کامپایل برای دستگاه‌های CDNA3 gfx950. (آزمایشی)
.IP \fBgfx9\-generic\fR 4
.IX Item "gfx9-generic"
کامپایل کد عمومی برای دستگاه‌های Vega، قابل اجرا روی زیرمجموعه زیر از دستگاه‌های GFX9: gfx900، gfx902، gfx904، gfx906، gfx909 و gfx90c.
.IP \fBgfx9\-4\-generic\fR 4
.IX Item "gfx9-4-generic"
کامپایل کد عمومی برای دستگاه‌های CDNA3، قابل اجرا روی زیرمجموعه زیر از دستگاه‌های GFX9: gfx942 و gfx950. (آزمایشی).IP \fBgfx1030\fR 4
.IX Item "gfx1030"
کامپایل برای دستگاه‌های RDNA2 gfx1030 (سری GFX10).
.IP \fBgfx1031\fR 4
.IX Item "gfx1031"
کامپایل برای دستگاه‌های RDNA2 gfx1031 (سری GFX10). (آزمایشی)
.IP \fBgfx1032\fR 4
.IX Item "gfx1032"
کامپایل برای دستگاه‌های RDNA2 gfx1032 (سری GFX10). (آزمایشی)
.IP \fBgfx1033\fR 4
.IX Item "gfx1033"
کامپایل برای دستگاه‌های RDNA2 gfx1033 (سری GFX10). (آزمایشی)
.IP \fBgfx1034\fR 4
.IX Item "gfx1034"
کامپایل برای دستگاه‌های RDNA2 gfx1034 (سری GFX10). (آزمایشی)
.IP \fBgfx1035\fR 4
.IX Item "gfx1035"
کامپایل برای دستگاه‌های RDNA2 gfx1035 (سری GFX10). (آزمایشی)
.IP \fBgfx1036\fR 4
.IX Item "gfx1036"
کامپایل برای دستگاه‌های RDNA2 gfx1036 (سری GFX10).
.IP \fBgfx10\-3\-generic\fR 4
.IX Item "gfx10-3-generic"
کامپایل کد عمومی برای دستگاه‌های GFX10\-3، قابل اجرا روی gfx1030،
gfx1031، gfx1032، gfx1033، gfx1034، gfx1035 و gfx1036.
.IP \fBgfx1100\fR 4
.IX Item "gfx1100"
کامپایل برای دستگاه‌های RDNA3 gfx1100 (سری GFX11).
.IP \fBgfx1101\fR 4
.IX Item "gfx1101"
کامپایل برای دستگاه‌های RDNA3 gfx1101 (سری GFX11). (آزمایشی)
.IP \fBgfx1102\fR 4
.IX Item "gfx1102"
کامپایل برای دستگاه‌های RDNA3 gfx1102 (سری GFX11). (آزمایشی)
.IP \fBgfx1103\fR 4
.IX Item "gfx1103"
کامپایل برای دستگاه‌های RDNA3 gfx1103 (سری GFX11).
.IP \fBgfx1150\fR 4
.IX Item "gfx1150"
کامپایل برای دستگاه‌های RDNA3 gfx1150 (سری GFX11). (آزمایشی)
.IP \fBgfx1151\fR 4
.IX Item "gfx1151"
کامپایل برای دستگاه‌های RDNA3 gfx1151 (سری GFX11). (آزمایشی)
.IP \fBgfx1152\fR 4
.IX Item "gfx1152"
کامپایل برای دستگاه‌های RDNA3 gfx1152 (سری GFX11). (آزمایشی)
.IP \fBgfx1153\fR 4
.IX Item "gfx1153"
کامپایل برای دستگاه‌های RDNA3 gfx1153 (سری GFX11). (آزمایشی)
.IP \fBgfx11\-generic\fR 4
.IX Item "gfx11-generic"
کامپایل کد عمومی برای دستگاه‌های GFX11، قابل اجرا روی gfx1100، gfx1101،
gfx1102، gfx1103، gfx1150، gfx1151، gfx1152 و gfx1153.
.RE
.RS 4
.RE
.IP \fB\-mgang\-private\-size=\fR\fIbytes\fR 4
.IX Item "-mgang-private-size=bytes"
تعیین میزان حافظه محلی به‌اشتراک‌گذاشته‌شده (LDS) برای رزرو
متغیرهای gang\-private. مقدار پیش‌فرض 512 است.
.IP \fB\-msram\-ecc=on\fR 4
.IX Item "-msram-ecc=on"
.PD 0
.IP \fB\-msram\-ecc=off\fR 4
.IX Item "-msram-ecc=off"
.IP \fB\-msram\-ecc=any\fR 4
.IX Item "-msram-ecc=any"
.PD
کامپایل باینری‌های مناسب برای دستگاه‌هایی که قابلیت SRAM\-ECC در آن‌ها فعال،
غیرفعال، یا در هر یک از این دو حالت است. این ویژگی در برخی دستگاه‌ها می‌تواند
به‌ازای هر فرآیند فعال شود. کد کامپایل‌شده باید با حالت دستگاه مطابقت داشته باشد.
مقدار پیش‌فرض برای دستگاه‌هایی که از آن پشتیبانی می‌کنند، \&\fBany\fR است.
.IP \fB\-mxnack=on\fR 4
.IX Item "-mxnack=on"
.PD 0
.IP \fB\-mxnack=off\fR 4
.IX Item "-mxnack=off"
.IP \fB\-mxnack=any\fR 4
.IX Item "-mxnack=any"
.PD
کامپایل باینری‌های مناسب برای دستگاه‌هایی که قابلیت XNACK در آن‌ها فعال، غیرفعال،
یا در هر یک از این دو حالت است. برخی دستگاه‌ها همیشه به XNACK نیاز دارند و برخی دیگر به کاربر
اجازه پیکربندی XNACK را می‌دهند. کد کامپایل‌شده باید با حالت دستگاه مطابقت داشته باشد.
پیش‌فرض در دستگاه‌هایی که از Unified Shared Memory پشتیبانی می‌کنند \fB\-mxnack=any\fR
و در غیر این صورت \fB\-mxnack=no\fR است.
.IP \fB\-Wopenacc\-dims\fR 4
.IX Item "-Wopenacc-dims"
.PD 0
.IP \fB\-Wno\-openacc\-dims\fR 4
.IX Item "-Wno-openacc-dims"
.PD
کنترل هشدارهای مربوط به ابعاد نامعتبر OpenACC.
.PP
\fIگزینه‌های ARC (ARC Options)\fR
.IX Subsection "ARC Options"
.PP
گزینه‌های زیر گونه معماری که کد برای آن کامپایل می‌شود را
کنترل می‌کنند:
.IP \fB\-mbarrel\-shifter\fR 4
.IX Item "-mbarrel-shifter"
تولید دستورالعمل‌های پشتیبانی‌شده توسط barrel shifter. این حالت پیش‌فرض است
مگر اینکه \fB\-mcpu=ARC601\fR یا \fB\-mcpu=ARCEM\fR اعمال شده باشد.
.IP \fB\-mjli\-always\fR 4
.IX Item "-mjli-always"
اجبار به فراخوانی تابع با استفاده از دستورالعمل jli_s. این گزینه
فقط برای معماری ARCv2 معتبر است.
.IP \fB\-mcpu=\fR\fIcpu\fR 4
.IX Item "-mcpu=cpu"
تنظیم نوع معماری، کاربرد ثبات‌ها، و پارامترهای زمان‌بندی دستورالعمل
برای \fIcpu\fR. همچنین برای راحتی و سازگاری رو به عقب، گزینه‌های نام مستعار میان‌بر
نیز در دسترس هستند. مقادیر پشتیبانی‌شده برای \fIcpu\fR عبارتند از:
.RS 4
.IP \fBarc600\fR 4
.IX Item "arc600"
کامپایل برای ARC600. نام‌های مستعار: \fB\-mA6\fR، \fB\-mARC600\fR.
.IP \fBarc601\fR 4
.IX Item "arc601"
کامپایل برای ARC601. نام مستعار: \fB\-mARC601\fR.
.IP \fBarc700\fR 4
.IX Item "arc700"
کامپایل برای ARC700. نام‌های مستعار: \fB\-mA7\fR، \fB\-mARC700\fR.
در صورت پیکربندی با \fB\-\-with\-cpu=arc700\fR، این گزینه پیش‌فرض است.
.IP \fBarcem\fR 4
.IX Item "arcem"
کامپایل برای ARC EM.
.IP \fBarchs\fR 4
.IX Item "archs"
کامپایل برای ARC HS.
.IP \fBem\fR 4
.IX Item "em"
کامپایل برای پردازنده ARC EM بدون افزونه‌های سخت‌افزاری.
.IP \fBem4\fR 4
.IX Item "em4"
کامپایل برای پردازنده ARC EM4.
.IP \fBem4_dmips\fR 4
.IX Item "em4_dmips"
کامپایل برای پردازنده ARC EM4 DMIPS.
.IP \fBem4_fpus\fR 4
.IX Item "em4_fpus"
کامپایل برای پردازنده ARC EM4 DMIPS همراه با افزونه ممیز شناور
با دقت یگانه (single\-precision).
.IP \fBem4_fpuda\fR 4
.IX Item "em4_fpuda"
کامپایل برای پردازنده ARC EM4 DMIPS با ممیز شناور با دقت یگانه و
دستورالعمل‌های double assist.
.IP \fBhs\fR 4
.IX Item "hs"
کامپایل برای پردازنده ARC HS بدون افزونه‌های سخت‌افزاری به جز
دستورالعمل‌های اتمیک (atomic).
.IP \fBhs34\fR 4
.IX Item "hs34"
کامپایل برای پردازنده ARC HS34.
.IP \fBhs38\fR 4
.IX Item "hs38"
کامپایل برای پردازنده ARC HS38.
.IP \fBhs38_linux\fR 4
.IX Item "hs38_linux"
کامپایل برای پردازنده ARC HS38 با فعال بودن تمام افزونه‌های سخت‌افزاری.
.IP \fBhs4x\fR 4
.IX Item "hs4x"
کامپایل برای پردازنده ARC HS4x.
.IP \fBhs4xd\fR 4
.IX Item "hs4xd"
کامپایل برای پردازنده ARC HS4xD.
.IP \fBhs4x_rel31\fR 4
.IX Item "hs4x_rel31"
کامپایل برای پردازنده ARC HS4x نگارش 3.10a.
.IP \fBarc600_norm\fR 4
.IX Item "arc600_norm"
کامپایل برای پردازنده ARC 600 با فعال بودن دستورالعمل‌های \f(CW\*(C`norm\*(C'\fR.
.IP \fBarc600_mul32x16\fR 4
.IX Item "arc600_mul32x16"
کامپایل برای پردازنده ARC 600 با فعال بودن دستورالعمل‌های \f(CW\*(C`norm\*(C'\fR و ضرب
32x16 بیتی.
.IP \fBarc600_mul64\fR 4
.IX Item "arc600_mul64"
کامپایل برای پردازنده ARC 600 با فعال بودن دستورالعمل‌های \f(CW\*(C`norm\*(C'\fR و خانواده
دستورالعمل‌های \f(CW\*(C`mul64\*(C'\fR.
.IP \fBarc601_norm\fR 4
.IX Item "arc601_norm"
کامپایل برای پردازنده ARC 601 با فعال بودن دستورالعمل‌های \f(CW\*(C`norm\*(C'\fR..IP \fBarc601_mul32x16\fR 4
.IX Item "arc601_mul32x16"
کامپایل برای پردازندهٔ ARC 601 با فعال بودن دستورهای \f(CW\*(C`norm\*(C'\fR و ضرب 32x16 بیتی.
.IP \fBarc601_mul64\fR 4
.IX Item "arc601_mul64"
کامپایل برای پردازندهٔ ARC 601 با فعال بودن دستورهای \f(CW\*(C`norm\*(C'\fR و خانوادهٔ
\&\f(CW\*(C`mul64\*(C'\fR.
.IP \fBnps400\fR 4
.IX Item "nps400"
کامپایل برای ARC 700 روی تراشهٔ NPS400.
.IP \fBem_mini\fR 4
.IX Item "em_mini"
کامپایل برای پیکربندی کمینه‌گرای ARC EM شامل مجموعه ثبات‌های
کاهش‌یافته.
.RE
.RS 4
.RE
.IP \fB\-mdpfp\fR 4
.IX Item "-mdpfp"
.PD 0
.IP \fB\-mdpfp\-compact\fR 4
.IX Item "-mdpfp-compact"
.PD
تولید دستورهای FPX با دقت مضاعف، بهینه‌سازی‌شده برای پیاده‌سازی
فشرده (compact).
.IP \fB\-mdpfp\-fast\fR 4
.IX Item "-mdpfp-fast"
تولید دستورهای FPX با دقت مضاعف، بهینه‌سازی‌شده برای پیاده‌سازی
سریع (fast).
.IP \fB\-mno\-dpfp\-lrsr\fR 4
.IX Item "-mno-dpfp-lrsr"
.PD 0
.IP \fB\-mdpfp\-lrsr\fR 4
.IX Item "-mdpfp-lrsr"
.PD
کنترل اینکه آیا دستورهای \f(CW\*(C`lr\*(C'\fR و \f(CW\*(C`sr\*(C'\fR از ثبات‌های کمکی افزونهٔ FPX
استفاده کنند یا خیر. این گزینه به‌طور پیش‌فرض فعال است.
.IP \fB\-mea\fR 4
.IX Item "-mea"
تولید دستورهای محاسباتی گسترش‌یافته. در حال حاضر تنها
\&\f(CW\*(C`divaw\*(C'\fR، \f(CW\*(C`adds\*(C'\fR، \f(CW\*(C`subs\*(C'\fR و \f(CW\*(C`sat16\*(C'\fR
پشتیبانی می‌شوند. فقط برای \fB\-mcpu=ARC700\fR معتبر است.
.IP \fB\-mmul32x16\fR 4
.IX Item "-mmul32x16"
تولید دستورهای ضرب و ضرب\-انباشت (multiply\-accumulate) 32x16 بیتی.
.IP \fB\-mmul64\fR 4
.IX Item "-mmul64"
تولید دستورهای \f(CW\*(C`mul64\*(C'\fR و \f(CW\*(C`mulu64\*(C'\fR.
فقط برای \fB\-mcpu=ARC600\fR معتبر است.
.IP \fB\-mnorm\fR 4
.IX Item "-mnorm"
تولید دستورهای \f(CW\*(C`norm\*(C'\fR. اگر \fB\-mcpu=ARC700\fR اعمال شده باشد،
این حالت پیش‌فرض است.
.IP \fB\-mspfp\fR 4
.IX Item "-mspfp"
.PD 0
.IP \fB\-mspfp\-compact\fR 4
.IX Item "-mspfp-compact"
.PD
تولید دستورهای FPX با دقت منفرد، بهینه‌سازی‌شده برای پیاده‌سازی
فشرده.
.IP \fB\-mspfp\-fast\fR 4
.IX Item "-mspfp-fast"
تولید دستورهای FPX با دقت منفرد، بهینه‌سازی‌شده برای پیاده‌سازی
سریع.
.IP \fB\-msimd\fR 4
.IX Item "-msimd"
فعال‌سازی تولید دستورهای ARC SIMD از طریق توابع توکار (built-in)
اختصاصی مقصد. فقط برای \fB\-mcpu=ARC700\fR معتبر است.
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
این گزینه نادیده گرفته می‌شود؛ صرفاً برای سازگاری ارائه شده است.
کد ممیز شناور نرم‌افزاری به‌طور پیش‌فرض تولید می‌شود، و این پیش‌فرض
می‌تواند توسط گزینه‌های FPX لغو شود؛ \fB\-mspfp\fR، \fB\-mspfp\-compact\fR، یا
\&\fB\-mspfp\-fast\fR برای دقت منفرد، و \fB\-mdpfp\fR،
\&\fB\-mdpfp\-compact\fR، یا \fB\-mdpfp\-fast\fR برای دقت مضاعف.
.IP \fB\-mswap\fR 4
.IX Item "-mswap"
تولید دستورهای \f(CW\*(C`swap\*(C'\fR.
.IP \fB\-matomic\fR 4
.IX Item "-matomic"
استفاده از افزونهٔ شرطی بارگذاری/ذخیره‌سازی قفل‌شده را برای پیاده‌سازی
توابع درونی حافظهٔ اتمیک فعال می‌کند. برای هسته‌های ARC 6xx یا
ARC EM موجود نیست.
.IP \fB\-mdiv\-rem\fR 4
.IX Item "-mdiv-rem"
فعال‌سازی دستورهای \f(CW\*(C`div\*(C'\fR و \f(CW\*(C`rem\*(C'\fR برای هسته‌های ARCv2.
.IP \fB\-mcode\-density\fR 4
.IX Item "-mcode-density"
.PD 0
.IP \fB\-mno\-code\-density\fR 4
.IX Item "-mno-code-density"
.PD
فعال‌سازی دستورهای فشردگی کد (code density) برای ARC EM.
این گزینه به‌طور پیش‌فرض برای ARC HS فعال است.
.IP \fB\-mll64\fR 4
.IX Item "-mll64"
فعال‌سازی عملیات بارگذاری/ذخیره‌سازی دوگانه برای هسته‌های ARC HS.
.IP \fB\-mtp\-regno=\fR\fIregno\fR 4
.IX Item "-mtp-regno=regno"
تعیین شمارهٔ ثبات اشاره‌گر ریسه (thread pointer).
.IP \fB\-mbitops\fR 4
.IX Item "-mbitops"
فعال‌سازی استفاده از عملیات بیتی NPS400.
.IP \fB\-mcmem\fR 4
.IX Item "-mcmem"
فعال‌سازی استفاده از افزونهٔ xld/xst در NPS400.
.IP \fB\-mmpy\-option=\fR\fImulto\fR 4
.IX Item "-mmpy-option=multo"
کامپایل کد ARCv2 با یک گزینهٔ طراحی ضرب‌کننده. می‌توانید این
گزینه را با استفاده از یک رشته یا یک مقدار عددی برای \fImulto\fR مشخص کنید.
\&\fBwlh1\fR مقدار پیش‌فرض است. مقادیر شناخته‌شده عبارتند از:
.RS 4
.IP \fB0\fR 4
.IX Item "0"
.PD 0
.IP \fBnone\fR 4
.IX Item "none"
.PD
هیچ ضرب‌کننده‌ای در دسترس نیست.
.IP \fB1\fR 4
.IX Item "1"
.PD 0
.IP \fBw\fR 4
.IX Item "w"
.PD
ضرب‌کنندهٔ 16x16، کاملاً خط‌لوله‌ای (fully pipelined).
دستورهای زیر فعال می‌شوند: \f(CW\*(C`mpyw\*(C'\fR و \f(CW\*(C`mpyuw\*(C'\fR.
.IP \fB2\fR 4
.IX Item "2"
.PD 0
.IP \fBwlh1\fR 4
.IX Item "wlh1"
.PD
ضرب‌کنندهٔ 32x32، کاملاً
خط‌لوله‌ای (۱ مرحله). دستورهای زیر علاوه بر آن
فعال می‌شوند: \f(CW\*(C`mpy\*(C'\fR، \f(CW\*(C`mpyu\*(C'\fR، \f(CW\*(C`mpym\*(C'\fR، \f(CW\*(C`mpymu\*(C'\fR و \f(CW\*(C`mpy_s\*(C'\fR.
.IP \fB3\fR 4
.IX Item "3"
.PD 0
.IP \fBwlh2\fR 4
.IX Item "wlh2"
.PD
ضرب‌کنندهٔ 32x32، کاملاً خط‌لوله‌ای
(۲ مرحله). دستورهای زیر علاوه بر آن فعال می‌شوند: \f(CW\*(C`mpy\*(C'\fR،
\&\f(CW\*(C`mpyu\*(C'\fR، \f(CW\*(C`mpym\*(C'\fR، \f(CW\*(C`mpymu\*(C'\fR و \f(CW\*(C`mpy_s\*(C'\fR.
.IP \fB4\fR 4
.IX Item "4"
.PD 0
.IP \fBwlh3\fR 4
.IX Item "wlh3"
.PD
دو ضرب‌کنندهٔ 16x16، مسدودکننده (blocking)،
متوالی (sequential). دستورهای زیر علاوه بر آن فعال می‌شوند: \f(CW\*(C`mpy\*(C'\fR،
\&\f(CW\*(C`mpyu\*(C'\fR، \f(CW\*(C`mpym\*(C'\fR، \f(CW\*(C`mpymu\*(C'\fR و \f(CW\*(C`mpy_s\*(C'\fR.
.IP \fB5\fR 4
.IX Item "5"
.PD 0
.IP \fBwlh4\fR 4
.IX Item "wlh4"
.PD
یک ضرب‌کنندهٔ 16x16، مسدودکننده،
متوالی. دستورهای زیر علاوه بر آن فعال می‌شوند: \f(CW\*(C`mpy\*(C'\fR،
\&\f(CW\*(C`mpyu\*(C'\fR، \f(CW\*(C`mpym\*(C'\fR، \f(CW\*(C`mpymu\*(C'\fR و \f(CW\*(C`mpy_s\*(C'\fR.
.IP \fB6\fR 4
.IX Item "6"
.PD 0
.IP \fBwlh5\fR 4
.IX Item "wlh5"
.PD
یک ضرب‌کنندهٔ 32x4، مسدودکننده،
متوالی. دستورهای زیر علاوه بر آن فعال می‌شوند: \f(CW\*(C`mpy\*(C'\fR،
\&\f(CW\*(C`mpyu\*(C'\fR، \f(CW\*(C`mpym\*(C'\fR، \f(CW\*(C`mpymu\*(C'\fR و \f(CW\*(C`mpy_s\*(C'\fR.
.IP \fB7\fR 4
.IX Item "7"
.PD 0
.IP \fBplus_dmpy\fR 4
.IX Item "plus_dmpy"
.PD
پشتیبانی از SIMD در ARC HS..IP \fB8\fR 4
.IX Item "8"
.PD 0
.IP \fBplus_macd\fR 4
.IX Item "plus_macd"
.PD
پشتیبانی از SIMD در ARC HS.
.IP \fB9\fR 4
.IX Item "9"
.PD 0
.IP \fBplus_qmacw\fR 4
.IX Item "plus_qmacw"
.PD
پشتیبانی از SIMD در ARC HS.
.RE
.RS 4
.Sp
این گزینه تنها برای هسته‌های ARCv2 در دسترس است.
.RE
.IP \fB\-mfpu=\fR\fIfpu\fR 4
.IX Item "-mfpu=fpu"
پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور خاص را برای هسته‌های ARCv2
فعال می‌کند. مقادیر پشتیبانی‌شده برای \fIfpu\fR عبارت‌اند از:
.RS 4
.IP \fBfpus\fR 4
.IX Item "fpus"
پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت تکی (single\-precision) را
فعال می‌کند.
.IP \fBfpud\fR 4
.IX Item "fpud"
پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت مضاعف (double\-precision) را
فعال می‌کند. افزونهٔ ممیز شناور با دقت تکی نیز فعال می‌شود.
برای ARC EM در دسترس نیست.
.IP \fBfpuda\fR 4
.IX Item "fpuda"
پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت مضاعف را با استفاده از دستورالعمل‌های
کمکی دقت مضاعف فعال می‌کند. افزونهٔ ممیز شناور با دقت تکی
نیز فعال می‌شود. این گزینه تنها برای ARC EM در دسترس است.
.IP \fBfpuda_div\fR 4
.IX Item "fpuda_div"
پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت مضاعف را با استفاده از دستورالعمل‌های
کمکی دقت مضاعف فعال می‌کند. افزونه‌های سخت‌افزاری ممیز شناور با دقت تکی،
ریشهٔ دوم (جذر) و تقسیم نیز فعال می‌شوند. این گزینه
تنها برای ARC EM در دسترس است.
.IP \fBfpuda_fma\fR 4
.IX Item "fpuda_fma"
پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت مضاعف را با استفاده از دستورالعمل‌های
کمکی دقت مضاعف فعال می‌کند. افزونه‌های سخت‌افزاری ممیز شناور با دقت تکی و
ضرب و جمع ترکیب‌شده (fused multiply and add) نیز فعال می‌شوند. این گزینه
تنها برای ARC EM در دسترس است.
.IP \fBfpuda_all\fR 4
.IX Item "fpuda_all"
پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت مضاعف را با استفاده از دستورالعمل‌های
کمکی دقت مضاعف فعال می‌کند. تمام افزونه‌های سخت‌افزاری ممیز شناور با دقت تکی نیز
فعال می‌شوند. این گزینه تنها برای ARC EM در دسترس است.
.IP \fBfpus_div\fR 4
.IX Item "fpus_div"
پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت تکی، ریشهٔ دوم و تقسیم را
فعال می‌کند.
.IP \fBfpud_div\fR 4
.IX Item "fpud_div"
پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت مضاعف، ریشهٔ دوم و تقسیم را
فعال می‌کند. این گزینه شامل گزینهٔ \fBfpus_div\fR نیز می‌شود.
برای ARC EM در دسترس نیست.
.IP \fBfpus_fma\fR 4
.IX Item "fpus_fma"
پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت تکی و
ضرب و جمع ترکیب‌شده را فعال می‌کند.
.IP \fBfpud_fma\fR 4
.IX Item "fpud_fma"
پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت مضاعف و
ضرب و جمع ترکیب‌شده را فعال می‌کند. این گزینه شامل گزینهٔ
\fBfpus_fma\fR نیز می‌شود. برای ARC EM در دسترس نیست.
.IP \fBfpus_all\fR 4
.IX Item "fpus_all"
پشتیبانی از تمام افزونه‌های سخت‌افزاری ممیز شناور با دقت تکی را
فعال می‌کند.
.IP \fBfpud_all\fR 4
.IX Item "fpud_all"
پشتیبانی از تمام افزونه‌های سخت‌افزاری ممیز شناور با دقت تکی و دقت مضاعف را
فعال می‌کند. برای ARC EM در دسترس نیست.
.RE
.RS 4
.RE
.IP "\fB\-mirq\-ctrl\-saved=\fR\fIregister\-range\fR\fB,\fR \fIblink\fR\fB,\fR \fIlp_count\fR" 4
.IX Item "-mirq-ctrl-saved=register-range, blink, lp_count"
ثبات‌های همه‌منظوره‌ای را مشخص می‌کند که پردازنده هنگام ورود به وقفه و خروج از آن
به‌طور خودکار ذخیره/بازیابی می‌کند. \fIregister\-range\fR به‌صورت دو ثبات
که با یک خط تیره جدا شده‌اند مشخص می‌شود. دامنهٔ ثبات‌ها همواره با
\f(CW\*(C`r0\*(C'\fR آغاز می‌شود و حد بالایی آن ثبات \f(CW\*(C`fp\*(C'\fR است.
\&\fIblink\fR و \fIlp_count\fR اختیاری هستند. این گزینه تنها برای
هسته‌های ARC EM و ARC HS معتبر است.
.IP \fB\-mrgf\-banked\-regs=\fR\fInumber\fR 4
.IX Item "-mrgf-banked-regs=number"
تعداد ثبات‌هایی را مشخص می‌کند که هنگام ورود به وقفهٔ سریع در دومین بانک ثبات
تکثیر می‌شوند. وقفه‌های سریع، وقفه‌هایی با بالاترین سطح اولویت P0 هستند.
این وقفه‌ها تنها ثبات‌های PC و STATUS32 را ذخیره می‌کنند تا از تراکنش‌های حافظه
در طول توالی‌های ورود به وقفه و خروج از آن جلوگیری شود. هنگامی که از وقفه‌های سریع در
پردازنده‌ای از خانوادهٔ ARC V2 استفاده می‌کنید، این گزینه را به کار ببرید. مقادیر مجاز عبارت‌اند از 4، 8، 16 و 32.
.IP \fB\-mlpc\-width=\fR\fIwidth\fR 4
.IX Item "-mlpc-width=width"
عرض ثبات \f(CW\*(C`lp_count\*(C'\fR را مشخص می‌کند. مقادیر معتبر برای
\&\fIwidth\fR عبارت‌اند از 8، 16، 20، 24، 28 و 32 بیت. عرض پیش‌فرض
روی 32 بیت ثابت است. اگر عرض کمتر از 32 باشد، کامپایلر تلاشی برای تبدیل حلقه‌ها
در برنامهٔ شما جهت استفاده از سازوکار حلقه با تأخیر صفر (zero\-delay loop)
نمی‌کند، مگر اینکه مشخص باشد ثبات \f(CW\*(C`lp_count\*(C'\fR می‌تواند مقدار شمارندهٔ
حلقهٔ موردنیاز را در خود نگه دارد. بسته به عرض مشخص‌شده، ممکن است کامپایلر و
کتابخانهٔ زمان اجرا برای نیازهای مختلف همچنان به استفاده از سازوکار حلقه ادامه دهند.
این گزینه ماکروی \&\f(CW\*(C`_\|_ARC_LPC_WIDTH_\|_\*(C'\fR را با مقدار \fIwidth\fR تعریف می‌کند.
.IP \fB\-mrf16\fR 4
.IX Item "-mrf16"
این گزینه به کامپایلر دستور می‌دهد تا برای یک پروندهٔ ثبات (register file)
با 16 مدخل کد تولید کند. این گزینه ماکروی پیش‌پردازندهٔ \f(CW\*(C`_\|_ARC_RF16_\|_\*(C'\fR
را تعریف می‌کند.
.IP \fB\-mbranch\-index\fR 4
.IX Item "-mbranch-index"
استفاده از دستورالعمل‌های \f(CW\*(C`bi\*(C'\fR یا \f(CW\*(C`bih\*(C'\fR را برای پیاده‌سازی
جدول‌های پرش (jump tables) فعال می‌کند.
.PP
گزینه‌های زیر به اسمبلر ارسال می‌شوند و همچنین نمادهای ماکروی پیش‌پردازنده را
تعریف می‌کنند:
.IP \fB\-mlock\fR 4
.IX Item "-mlock"
به اسمبلر فرستاده می‌شود تا افزونهٔ شرطی بارگذاری/ذخیرهٔ قفل‌شده (locked load/store conditional) را
فعال کند. همچنین نماد پیش‌پردازندهٔ \&\f(CW\*(C`_\|_Xlock\*(C'\fR را تنظیم می‌کند.
.IP \fB\-mswape\fR 4
.IX Item "-mswape"
به اسمبلر فرستاده می‌شود تا دستورالعمل افزونهٔ تعویض ترتیب بایت (swap byte ordering)
را فعال کند. همچنین نماد پیش‌پردازندهٔ \&\f(CW\*(C`_\|_Xswape\*(C'\fR را تنظیم می‌کند.
.IP \fB\-mxy\fR 4
.IX Item "-mxy"
به اسمبلر فرستاده می‌شود تا افزونهٔ حافظهٔ XY را فعال کند. همچنین
نماد پیش‌پردازندهٔ \f(CW\*(C`_\|_Xxy\*(C'\fR را تنظیم می‌کند.
.PP
گزینه‌های زیر نحوهٔ حاشیه‌نویسی کد اسمبلی را کنترل می‌کنند:
.IP \fB\-misize\fR 4
.IX Item "-misize"
دستورالعمل‌های اسمبلی را با آدرس‌های تخمینی حاشیه‌نویسی می‌کند.
.PP
گزینه‌های زیر به پیونددهنده (linker) فرستاده می‌شوند:
.IP \fB\-marclinux\fR 4
.IX Item "-marclinux"
.PD 0
.IP \fB\-mno\-arclinux\fR 4
.IX Item "-mno-arclinux"
.PD
به پیونددهنده ارسال می‌شود تا استفاده از شبیه‌سازی \f(CW\*(C`arclinux\*(C'\fR را مشخص کند.
این گزینه به‌طور پیش‌فرض در زنجیره‌ابزارهای ساخته‌شده برای اهداف
\&\f(CW\*(C`arc\-linux\-uclibc\*(C'\fR و \f(CW\*(C`arceb\-linux\-uclibc\*(C'\fR در صورت درخواست
نشدنِ تحلیل کارایی (profiling) فعال است.
.IP \fB\-marclinux_prof\fR 4
.IX Item "-marclinux_prof"
.PD 0
.IP \fB\-mno\-arclinux_prof\fR 4
.IX Item "-mno-arclinux_prof"
.PD
به پیونددهنده ارسال می‌شود تا استفاده از شبیه‌سازی
\&\f(CW\*(C`arclinux_prof\*(C'\fR را مشخص کند. این گزینه به‌طور پیش‌فرض در
زنجیره‌ابزارهای ساخته‌شده برای اهداف \f(CW\*(C`arc\-linux\-uclibc\*(C'\fR و
\&\f(CW\*(C`arceb\-linux\-uclibc\*(C'\fR در صورت درخواست تحلیل کارایی فعال است.
.PP
گزینه‌های زیر معانی و رفتار کدهای تولیدشده را کنترل می‌کنند:
.IP \fB\-mlong\-calls\fR 4
.IX Item "-mlong-calls"
فراخوانی‌ها را به‌صورت فراخوانی‌های غیرمستقیم ثباتی (register indirect calls) تولید می‌کند،
و از این رو امکان دسترسی به کل دامنهٔ آدرس‌دهی 32 بیتی را فراهم می‌آورد.
.IP \fB\-mmedium\-calls\fR 4
.IX Item "-mmedium-calls"
.PD 0
.IP \fB\-mno\-medium\-calls\fR 4
.IX Item "-mno-medium-calls"
.PD
برای فراخوانی‌ها از دامنهٔ آدرس‌دهی کمتر از 25 بیت استفاده نمی‌کند؛ این مقدار،
آفستِ در دسترس برای یک دستورالعمل انشعاب و پیوند (branch\-and\-link) بدون شرط
است. اجرای شرطی فراخوانیِ توابع متوقف می‌شود تا به‌جای دامنهٔ 21 بیتی با
انشعاب و پیوند شرطی، امکان استفاده از دامنهٔ 25 بیتی فراهم گردد. این گزینه، حالت
پیش‌فرض برای زنجیره‌ابزارهای ساخته‌شده برای اهداف \f(CW\*(C`arc\-linux\-uclibc\*(C'\fR
و \f(CW\*(C`arceb\-linux\-uclibc\*(C'\fR است..IP "\fB\-G\fR \fInum\fR" 4
.IX Item "-G num"
تعاریف داده‌های از بیرون مرئی را در صورتی که اندازهٔ آن داده‌ها بزرگ‌تر از \fInum\fR بایت نباشد، در بخش داده‌های کوچک (small data section) قرار می‌دهد. مقدار پیش‌فرض \&\fInum\fR برای هر پیکربندی ARC برابر ۴ است، یا در صورتی که عملیات بارگذاری/ذخیره دوگانه داشته باشیم، ۸ است.
.IP \fB\-mno\-sdata\fR 4
.IX Item "-mno-sdata"
ارجاعات sdata را تولید نمی‌کند. این حالت پیش‌فرض برای زنجیره‌های ابزاری است که برای اهداف \f(CW\*(C`arc\-linux\-uclibc\*(C'\fR و \f(CW\*(C`arceb\-linux\-uclibc\*(C'\fR ساخته شده‌اند.
.IP \fB\-mvolatile\-cache\fR 4
.IX Item "-mvolatile-cache"
.PD 0
.IP \fB\-mno\-volatile\-cache\fR 4
.IX Item "-mno-volatile-cache"
.PD
نحوهٔ دسترسی به ارجاعات volatile را کنترل می‌کند.
حالت پیش‌فرض \fB\-mvolatile\-cache\fR است که از دسترسی‌های معمولی حافظهٔ میان‌گیرشده (cached) برای ارجاعات volatile استفاده می‌کند.
از \fB\-mno\-volatile\-cache\fR برای فعال‌سازی دور زدن حافظهٔ موقت (cache bypass) برای ارجاعات volatile استفاده کنید.
.PP
گزینه‌های زیر تولید کد را دقیق‌تر تنظیم می‌کنند:
.IP \fB\-mauto\-modify\-reg\fR 4
.IX Item "-mauto-modify-reg"
استفاده از تغییر قبل/بعد (pre/post modify) را با جابه‌جایی ثبات فعال می‌کند.
.IP \fB\-mno\-brcc\fR 4
.IX Item "-mno-brcc"
.PD 0
.IP \fB\-mbrcc\fR 4
.IX Item "-mbrcc"
.PD
این گزینه گذرگاه مختص به مقصد را در \fIarc_reorg\fR برای تولید دستورالعمل‌های مقایسه-و-انشعاب (\f(CW\*(C`br\fR\f(CIcc\fR\f(CW\*(C'\fR) کنترل می‌کند، که به‌طور پیش‌فرض فعال است.
این گزینه تأثیری بر تولید این دستورالعمل‌ها که توسط گذرگاه combiner هدایت می‌شوند ندارد.
.IP \fB\-mcase\-vector\-pcrel\fR 4
.IX Item "-mcase-vector-pcrel"
از جدول‌های switch case وابسته به شمارندهٔ برنامه (PC\-relative) استفاده می‌کند تا امکان کوتاه‌سازی جدول case فراهم شود.
این حالت پیش‌فرض برای \fB\-Os\fR است.
.IP \fB\-mno\-cond\-exec\fR 4
.IX Item "-mno-cond-exec"
گذرگاه مختص ARCompact برای تولید دستورالعمل‌های اجرای مشروط را غیرفعال می‌کند.
.Sp
به دلیل زمان‌بندی شکاف تأخیر (delay slot) و برهم‌کنش میان تعداد عملوندها، اندازهٔ داده‌های لفظی، طول دستورالعمل‌ها و پشتیبانی از اجرای مشروط، گذرگاه مستقل از مقصد برای تولید اجرای مشروط اغلب ناکافی است؛ بنابراین پورت ARC گذرگاه ویژه‌ای را نگه داشته است که سعی می‌کند پس از انجام تخصیص ثبات، کوتاه‌سازی انشعاب، و زمان‌بندی شکاف تأخیر، فرصت‌های بیشتری برای تولید اجرای مشروط بیابد. این گذرگاه معمولاً، اما نه همیشه، کارایی و اندازهٔ کد را به بهای زمان کامپایل بیشتر بهبود می‌بخشد، که به همین دلیل گزینه‌ای برای غیرفعال کردن آن در نظر گرفته شده است. اگر با مشکل فراتر رفتن دستورالعمل‌های فراخوانی از دامنهٔ مجاز آفست خود به دلیل مشروط شدن آن‌ها مواجه هستید، باید در عوض استفاده از \&\fB\-mmedium\-calls\fR را مد نظر قرار دهید.
.IP \fB\-mearly\-cbranchsi\fR 4
.IX Item "-mearly-cbranchsi"
استفادهٔ پیش از بارگذاری مجدد (pre\-reload) از الگوی \f(CW\*(C`cbranchsi\*(C'\fR را فعال می‌کند.
.IP \fB\-mindexed\-loads\fR 4
.IX Item "-mindexed-loads"
استفاده از بارگذاری‌های نمایه‌شده (indexed loads) را فعال می‌کند. این کار می‌تواند مشکل‌ساز باشد زیرا برخی از بهینه‌سازها در این صورت فرض می‌کنند که ذخیره‌های نمایه‌شده وجود دارند، در حالی که این‌گونه نیست.
.IP \fB\-mlra\-priority\-none\fR 4
.IX Item "-mlra-priority-none"
هیچ اولویتی را برای ثبات‌های مقصد مشخص نمی‌کند.
.IP \fB\-mlra\-priority\-compact\fR 4
.IX Item "-mlra-priority-compact"
اولویت ثبات مقصد را برای r0..r3 / r12..r15 مشخص می‌کند.
.IP \fB\-mlra\-priority\-noncompact\fR 4
.IX Item "-mlra-priority-noncompact"
اولویت ثبات مقصد را برای r0..r3 / r12..r15 کاهش می‌دهد.
.IP \fB\-mmillicode\fR 4
.IX Item "-mmillicode"
هنگام بهینه‌سازی برای اندازه (با استفاده از \fB\-Os\fR)، دیباچه‌ها (prologues) و مؤخره‌ها (epilogues) که باید تعداد زیادی ثبات را ذخیره یا بازیابی کنند، اغلب با استفاده از فراخوانی یک تابع ویژه در libgcc کوتاه می‌شوند؛ این کار به عنوان فراخوانی \fImillicode\fR شناخته می‌شود. از آنجا که این فراخوانی‌ها می‌توانند مسائلی در زمینهٔ کارایی ایجاد کنند و/یا هنگام پیوند دادن به روش‌های غیر استاندارد موجب اشکالات پیوند شوند، این گزینه برای فعال یا غیرفعال کردن تولید فراخوانی millicode ارائه شده است.
.IP \fB\-mcode\-density\-frame\fR 4
.IX Item "-mcode-density-frame"
این گزینه به کامپایلر امکان صدور دستورالعمل‌های \f(CW\*(C`enter\*(C'\fR و \f(CW\*(C`leave\*(C'\fR را می‌دهد. این دستورالعمل‌ها فقط برای پردازنده‌های دارای قابلیت code\-density معتبر هستند.
.IP \fB\-msize\-level=\fR\fIlevel\fR 4
.IX Item "-msize-level=level"
بهینه‌سازی اندازه را با توجه به طول دستورالعمل‌ها و ترازسازی به‌دقت تنظیم می‌کند.
مقادیر شناخته‌شده برای \fIlevel\fR عبارتند از:
.RS 4
.IP \fB0\fR 4
.IX Item "0"
بدون بهینه‌سازی اندازه. این سطح منسوخ شده و مانند \fB1\fR با آن رفتار می‌شود.
.IP \fB1\fR 4
.IX Item "1"
دستورالعمل‌های کوتاه به صورت فرصت‌طلبانه استفاده می‌شوند.
.IP \fB2\fR 4
.IX Item "2"
علاوه بر این، ترازسازی حلقه‌ها و کد پس از موانع نادیده گرفته می‌شود.
.IP \fB3\fR 4
.IX Item "3"
علاوه بر این، ترازسازی اختیاری داده‌ها نادیده گرفته می‌شود، و گزینهٔ \fBOs\fR فعال می‌گردد.
.RE
.RS 4
.Sp
هنگامی که \fB\-Os\fR اعمال شده باشد، مقدار پیش‌فرض آن \fB3\fR است. در غیر این صورت، رفتار در صورت عدم تنظیم معادل سطح \fB1\fR خواهد بود.
.RE
.IP \fB\-mtune=\fR\fIcpu\fR 4
.IX Item "-mtune=cpu"
پارامترهای زمان‌بندی دستورالعمل را برای \fIcpu\fR تنظیم می‌کند و هر مقداری را که به طور ضمنی توسط \fB\-mcpu=\fR تعیین شده بازنویسی می‌نماید.
.Sp
مقادیر پشتیبانی‌شده برای \fIcpu\fR عبارتند از:
.RS 4
.IP \fBARC600\fR 4
.IX Item "ARC600"
تنظیم دقیق برای پردازندهٔ ARC600.
.IP \fBARC601\fR 4
.IX Item "ARC601"
تنظیم دقیق برای پردازندهٔ ARC601.
.IP \fBARC700\fR 4
.IX Item "ARC700"
تنظیم دقیق برای پردازندهٔ ARC700 با بلوک ضرب‌کننده استاندارد.
.IP \fBARC700\-xmac\fR 4
.IX Item "ARC700-xmac"
تنظیم دقیق برای پردازندهٔ ARC700 با بلوک XMAC.
.IP \fBARC725D\fR 4
.IX Item "ARC725D"
تنظیم دقیق برای پردازندهٔ ARC725D.
.IP \fBARC750D\fR 4
.IX Item "ARC750D"
تنظیم دقیق برای پردازندهٔ ARC750D.
.IP \fBcore3\fR 4
.IX Item "core3"
تنظیم دقیق برای پردازندهٔ نوع ARCv2 core3. این گزینه استفاده از دستورالعمل \&\f(CW\*(C`dbnz\*(C'\fR را فعال می‌کند.
.IP \fBrelease31a\fR 4
.IX Item "release31a"
تنظیم دقیق برای ARC4x نگارش 3.10a.
.RE
.RS 4
.RE
.IP \fB\-mmultcost=\fR\fInum\fR 4
.IX Item "-mmultcost=num"
هزینه‌ای که برای یک دستورالعمل ضرب فرض می‌شود، با این شرط که مقدار \fB4\fR معادل یک دستورالعمل معمولی است.
.PP
\fIگزینه‌های ARM (ARM Options)\fR
.IX Subsection "ARM Options"
.PP
این گزینه‌های \fB\-m\fR برای پورت ARM تعریف شده‌اند:
.IP \fB\-mabi=\fR\fIname\fR 4
.IX Item "-mabi=name"
تولید کد برای ABI مشخص‌شده. مقادیر مجاز عبارتند از: \fBapcs\-gnu\fR، \&\fBatpcs\fR، \fBaapcs\fR و \fBaapcs\-linux\fR.
.IP \fB\-mapcs\-frame\fR 4
.IX Item "-mapcs-frame"
برای همهٔ توابع، یک چارچوب پشته (stack frame) منطبق با استاندارد فراخوانی رویهٔ ARM تولید می‌کند، حتی اگر این کار برای اجرای صحیح کد اکیداً لازم نباشد. مشخص کردن \fB\-fomit\-frame\-pointer\fR همراه با این گزینه باعث می‌شود چارچوب پشته برای توابع برگی تولید نشود. حالت پیش‌فرض \fB\-mno\-apcs\-frame\fR است.
این گزینه منسوخ شده است.
.IP \fB\-mapcs\fR 4
.IX Item "-mapcs"
این گزینه مترادفی برای \fB\-mapcs\-frame\fR است و منسوخ شده است.
.IP \fB\-mthumb\-interwork\fR 4
.IX Item "-mthumb-interwork"
کدی تولید می‌کند که از فراخوانی میان مجموعه‌های دستورالعمل ARM و Thumb پشتیبانی می‌کند. بدون این گزینه، در معماری‌های پیش از نگارش ۵، این دو مجموعه دستورالعمل را نمی‌توان به‌طور قابل‌اطمینان درون یک برنامه استفاده کرد. حالت پیش‌فرض \fB\-mno\-thumb\-interwork\fR است، زیرا هنگام تعیین \fB\-mthumb\-interwork\fR کد تا حدی بزرگ‌تر تولید می‌شود. در پیکربندی‌های AAPCS این گزینه بی‌معنی است.
.IP \fB\-msched\-prolog\fR 4
.IX Item "-msched-prolog".PD 0
.IP \fB\-mno\-sched\-prolog\fR 4
.IX Item "-mno-sched-prolog"
.PD
مجاز یا ممنوع کردن بازآرایی دستورالعمل‌ها در مقدمهٔ تابع (function prologue)، یا
ادغام آن دستورالعمل‌ها با دستورالعمل‌های درون بدنهٔ تابع. با
\fB\-mno\-sched\-prolog\fR، تمام توابع با مجموعه‌ای مشخص و قابل‌تشخیص از
دستورالعمل‌ها (یا در واقع انتخابی از میان مجموعه‌ای کوچک از مقدمه‌های گوناگون تابع)
آغاز می‌شوند، و این اطلاعات می‌تواند برای تعیین محل آغاز توابع درون یک قطعه کد اجرایی
به کار رود. پیش‌فرض \fB\-msched\-prolog\fR است.
.IP \fB\-mfloat\-abi=\fR\fIname\fR 4
.IX Item "-mfloat-abi=name"
مشخص می‌کند که از کدام ABI ممیز شناور استفاده شود. مقادیر مجاز
عبارت‌اند از: \fBsoft\fR، \fBsoftfp\fR و \fBhard\fR.
.Sp
تعیین \fBsoft\fR باعث می‌شود GCC خروجی‌ای تولید کند که حاوی
فراخوانی‌های کتابخانه‌ای برای عملیات ممیز شناور باشد.
\&\fBsoftfp\fR امکان تولید کد با استفاده از دستورالعمل‌های سخت‌افزاری ممیز شناور
را فراهم می‌کند، اما همچنان از قراردادهای فراخوانی soft-float بهره می‌برد.
\&\fBhard\fR اجازهٔ تولید دستورالعمل‌های ممیز شناور را صادر کرده
و از قراردادهای فراخوانی اختصاصی FPU استفاده می‌کند.
.Sp
پیش‌فرض به پیکربندی مقصد مشخص بستگی دارد. توجه داشته باشید که
ABIهای hard-float و soft-float با یکدیگر سازگار برای پیوند (link-compatible) نیستند؛
شما باید کل برنامهٔ خود را با یک ABI یکسان کامپایل کرده و با مجموعه‌ای سازگار
از کتابخانه‌ها پیوند دهید.
.IP \fB\-mgeneral\-regs\-only\fR 4
.IX Item "-mgeneral-regs-only"
تولید کدی که تنها از ثبات‌های همه‌منظوره استفاده می‌کند. این کار مانع از استفادهٔ
کامپایلر از ثبات‌های ممیز شناور و Advanced SIMD می‌شود، اما هیچ محدودیتی
برای اسمبلر ایجاد نخواهد کرد.
.IP \fB\-mlittle\-endian\fR 4
.IX Item "-mlittle-endian"
تولید کد برای پردازنده‌ای که در حالت little\-endian کار می‌کند. این گزینه
پیش‌فرض تمامی پیکربندی‌های استاندارد است.
.IP \fB\-mbig\-endian\fR 4
.IX Item "-mbig-endian"
تولید کد برای پردازنده‌ای که در حالت big\-endian کار می‌کند؛ حالت پیش‌فرض
کامپایل کد برای پردازندهٔ little\-endian است.
.IP \fB\-mbe8\fR 4
.IX Item "-mbe8"
.PD 0
.IP \fB\-mbe32\fR 4
.IX Item "-mbe32"
.PD
هنگام پیوند دادن یک ایمیج big\-endian، قالب را بین BE8 و BE32 انتخاب می‌کند.
این گزینه برای ایمیج‌های little\-endian بی‌اثر بوده و نادیده گرفته می‌شود. پیش‌فرض
به معماری مقصدِ انتخاب‌شده بستگی دارد. برای ARMv6 و معماری‌های پس از آن،
پیش‌فرض BE8 است، و برای معماری‌های قدیمی‌تر پیش‌فرض BE32 است. قالب BE32 توسط
ARM منسوخ اعلام شده است.
.IP \fB\-march=\fR\fIname\fR[\fB+extension...\fR] 4
.IX Item "-march=name[+extension...]"
نام معماری ARM مقصد را مشخص می‌کند. GCC از این نام برای تعیین این‌که
چه نوع دستورالعمل‌هایی را می‌تواند هنگام تولید کد اسمبلی استفاده کند، بهره می‌برد.
این گزینه می‌تواند همراه با گزینهٔ \fB\-mcpu=\fR یا به‌جای آن استفاده شود.
.Sp
نام‌های مجاز عبارت‌اند از:
\&\fBarmv4t\fR،
\&\fBarmv5t\fR، \fBarmv5te\fR،
\&\fBarmv6\fR، \fBarmv6j\fR، \fBarmv6k\fR، \fBarmv6kz\fR، \fBarmv6t2\fR،
\&\fBarmv6z\fR، \fBarmv6zk\fR،
\&\fBarmv7\fR، \fBarmv7\-a\fR، \fBarmv7ve\fR،
\&\fBarmv8\-a\fR، \fBarmv8.1\-a\fR، \fBarmv8.2\-a\fR، \fBarmv8.3\-a\fR،
\&\fBarmv8.4\-a\fR،
\&\fBarmv8.5\-a\fR،
\&\fBarmv8.6\-a\fR،
\&\fBarmv9\-a\fR،
\&\fBarmv7\-r\fR،
\&\fBarmv8\-r\fR،
\&\fBarmv6\-m\fR، \fBarmv6s\-m\fR،
\&\fBarmv7\-m\fR، \fBarmv7e\-m\fR،
\&\fBarmv8\-m.base\fR، \fBarmv8\-m.main\fR،
\&\fBarmv8.1\-m.main\fR،
\&\fBiwmmxt\fR و \fBiwmmxt2\fR.
.Sp
علاوه بر این، معماری‌های زیر، که فاقد پشتیبانی از وضعیت اجرای Thumb هستند،
شناخته می‌شوند اما پشتیبانی از آن‌ها منسوخ شده است: \fBarmv4\fR.
.Sp
بسیاری از معماری‌ها از افزونه‌ها (extensions) پشتیبانی می‌کنند. این افزونه‌ها را
می‌توان با افزودن \fB+\fR\fIextension\fR به انتهای نام معماری اضافه کرد. گزینه‌های
افزونه به ترتیب پردازش می‌شوند و قابلیت‌ها انباشته می‌گردند. یک افزونه همچنین هر
افزونهٔ پایهٔ ضروری که به آن وابسته است را نیز فعال می‌کند. برای مثال، افزونهٔ
\fB+crypto\fR همواره افزونهٔ \fB+simd\fR را فعال می‌کند. استثنای این ساختار
افزایشی، افزونه‌هایی هستند که دارای پیشوند \fB+no...\fR می‌باشند: این افزونه‌ها
گزینهٔ مشخص‌شده و هر افزونهٔ دیگری را که ممکن است به وجود آن افزونه وابسته
باشد، غیرفعال می‌کنند.
.Sp
برای مثال، عبارت \fB\-march=armv7\-a+simd+nofp+vfpv4\fR معادل با
\fB\-march=armv7\-a+vfpv4\fR است، چرا که گزینهٔ \fB+simd\fR کاملاً توسط
گزینهٔ \fB+nofp\fR پس از آن غیرفعال می‌شود.
.Sp
بیشتر نام‌های افزونه‌ها نام‌گذاری عمومی دارند، اما تأثیر آن‌ها به معماری‌ای که
به آن اعمال می‌شوند وابسته است. برای مثال، گزینهٔ \fB+simd\fR می‌تواند هم برای
معماری \fBarmv7\-a\fR و هم \fBarmv8\-a\fR اعمال شود، اما افزونه‌های اصلی
ARMv7\-A Advanced SIMD (Neon) را برای \fBarmv7\-a\fR و گونهٔ ARMv8\-A را
برای \fBarmv8\-a\fR فعال می‌کند.
.Sp
جدول زیر افزونه‌های پشتیبانی‌شده را برای هر معماری فهرست می‌کند.
معماری‌هایی که ذکر نشده‌اند، از هیچ افزونه‌ای پشتیبانی نمی‌کنند.
.RS 4
.IP \fBarmv5te\fR 4
.IX Item "armv5te"
.PD 0
.IP \fBarmv6\fR 4
.IX Item "armv6"
.IP \fBarmv6j\fR 4
.IX Item "armv6j"
.IP \fBarmv6k\fR 4
.IX Item "armv6k"
.IP \fBarmv6kz\fR 4
.IX Item "armv6kz"
.IP \fBarmv6t2\fR 4
.IX Item "armv6t2"
.IP \fBarmv6z\fR 4
.IX Item "armv6z"
.IP \fBarmv6zk\fR 4
.IX Item "armv6zk"
.RS 4
.IP \fB+fp\fR 4
.IX Item "+fp"
.PD
دستورالعمل‌های ممیز شناور VFPv2. افزونهٔ \fB+vfpv2\fR می‌تواند به عنوان
نام مستعاری برای این افزونه به کار رود.
.IP \fB+nofp\fR 4
.IX Item "+nofp"
غیرفعال کردن دستورالعمل‌های ممیز شناور.
.RE
.RS 4
.RE
.IP \fBarmv7\fR 4
.IX Item "armv7"
زیرمجموعهٔ مشترک معماری‌های ARMv7\-A، ARMv7\-R و ARMv7\-M.
.RS 4
.IP \fB+fp\fR 4
.IX Item "+fp"
دستورالعمل‌های ممیز شناور VFPv3، با ۱۶ ثبات دقت مضاعف (double\-precision).
افزونهٔ \fB+vfpv3\-d16\fR می‌تواند به عنوان نام مستعاری برای این افزونه به کار رود.
توجه داشته باشید که ممیز شناور توسط معماری پایهٔ ARMv7\-M پشتیبانی نمی‌شود،
اما با هر دو معماری ARMv7\-A و ARMv7\-R سازگار است.
.IP \fB+nofp\fR 4
.IX Item "+nofp"
غیرفعال کردن دستورالعمل‌های ممیز شناور.
.RE
.RS 4
.RE
.IP \fBarmv7\-a\fR 4
.IX Item "armv7-a"
.RS 4
.PD 0
.IP \fB+mp\fR 4
.IX Item "+mp"
.PD
افزونهٔ چندپردازشی (multiprocessing).
.IP \fB+sec\fR 4
.IX Item "+sec"
افزونهٔ امنیتی (security).
.IP \fB+fp\fR 4
.IX Item "+fp"
دستورالعمل‌های ممیز شناور VFPv3، با ۱۶ ثبات دقت مضاعف. افزونهٔ
\fB+vfpv3\-d16\fR می‌تواند به عنوان نام مستعاری برای این افزونه به کار رود.
.IP \fB+simd\fR 4
.IX Item "+simd"
دستورالعمل‌های Advanced SIMD (Neon) v1 و ممیز شناور VFPv3.
افزونه‌های \fB+neon\fR و \fB+neon\-vfpv3\fR می‌توانند به عنوان نام‌های مستعار
برای این افزونه استفاده شوند.
.IP \fB+vfpv3\fR 4
.IX Item "+vfpv3"
دستورالعمل‌های ممیز شناور VFPv3، با ۳۲ ثبات دقت مضاعف.
.IP \fB+vfpv3\-d16\-fp16\fR 4
.IX Item "+vfpv3-d16-fp16"
دستورالعمل‌های ممیز شناور VFPv3، با ۱۶ ثبات دقت مضاعف و عملیات تبدیل
ممیز شناور با دقت نیمه (half\-precision)..IP \fB+vfpv3\-fp16\fR 4
.IX Item "+vfpv3-fp16"
دستورالعمل‌های ممیز شناور VFPv3، با ۳۲ ثبات دقت مضاعف و عملیات تبدیل ممیز شناور با نیم‌دقت.
.IP \fB+vfpv4\-d16\fR 4
.IX Item "+vfpv4-d16"
دستورالعمل‌های ممیز شناور VFPv4، با ۱۶ ثبات دقت مضاعف.
.IP \fB+vfpv4\fR 4
.IX Item "+vfpv4"
دستورالعمل‌های ممیز شناور VFPv4، با ۳۲ ثبات دقت مضاعف.
.IP \fB+neon\-fp16\fR 4
.IX Item "+neon-fp16"
دستورالعمل‌های ممیز شناور VFPv3 و Advanced SIMD (Neon) v1، با عملیات تبدیل ممیز شناور با نیم‌دقت.
.IP \fB+neon\-vfpv4\fR 4
.IX Item "+neon-vfpv4"
دستورالعمل‌های ممیز شناور VFPv4 و Advanced SIMD (Neon) v2.
.IP \fB+nosimd\fR 4
.IX Item "+nosimd"
غیرفعال‌سازی دستورالعمل‌های Advanced SIMD (ممیز شناور را غیرفعال نمی‌کند).
.IP \fB+nofp\fR 4
.IX Item "+nofp"
غیرفعال‌سازی دستورالعمل‌های ممیز شناور و Advanced SIMD.
.RE
.RS 4
.RE
.IP \fBarmv7ve\fR 4
.IX Item "armv7ve"
نسخهٔ گسترش‌یافته معماری ARMv7\-A با پشتیبانی از مجازی‌سازی.
.RS 4
.IP \fB+fp\fR 4
.IX Item "+fp"
دستورالعمل‌های ممیز شناور VFPv4، با ۱۶ ثبات دقت مضاعف.
افزونهٔ \fB+vfpv4\-d16\fR می‌تواند به عنوان نام مستعار برای این افزونه استفاده شود.
.IP \fB+simd\fR 4
.IX Item "+simd"
دستورالعمل‌های ممیز شناور VFPv4 و Advanced SIMD (Neon) v2. افزونهٔ
\fB+neon\-vfpv4\fR می‌تواند به عنوان نام مستعار برای این افزونه استفاده شود.
.IP \fB+vfpv3\-d16\fR 4
.IX Item "+vfpv3-d16"
دستورالعمل‌های ممیز شناور VFPv3، با ۱۶ ثبات دقت مضاعف.
.IP \fB+vfpv3\fR 4
.IX Item "+vfpv3"
دستورالعمل‌های ممیز شناور VFPv3، با ۳۲ ثبات دقت مضاعف.
.IP \fB+vfpv3\-d16\-fp16\fR 4
.IX Item "+vfpv3-d16-fp16"
دستورالعمل‌های ممیز شناور VFPv3، با ۱۶ ثبات دقت مضاعف و عملیات تبدیل ممیز شناور با نیم‌دقت.
.IP \fB+vfpv3\-fp16\fR 4
.IX Item "+vfpv3-fp16"
دستورالعمل‌های ممیز شناور VFPv3، با ۳۲ ثبات دقت مضاعف و عملیات تبدیل ممیز شناور با نیم‌دقت.
.IP \fB+vfpv4\-d16\fR 4
.IX Item "+vfpv4-d16"
دستورالعمل‌های ممیز شناور VFPv4، با ۱۶ ثبات دقت مضاعف.
.IP \fB+vfpv4\fR 4
.IX Item "+vfpv4"
دستورالعمل‌های ممیز شناور VFPv4، با ۳۲ ثبات دقت مضاعف.
.IP \fB+neon\fR 4
.IX Item "+neon"
دستورالعمل‌های ممیز شناور VFPv3 و Advanced SIMD (Neon) v1.
افزونهٔ \fB+neon\-vfpv3\fR می‌تواند به عنوان نام مستعار برای این افزونه استفاده شود.
.IP \fB+neon\-fp16\fR 4
.IX Item "+neon-fp16"
دستورالعمل‌های ممیز شناور VFPv3 و Advanced SIMD (Neon) v1، با
عملیات تبدیل ممیز شناور با نیم‌دقت.
.IP \fB+nosimd\fR 4
.IX Item "+nosimd"
غیرفعال‌سازی دستورالعمل‌های Advanced SIMD (ممیز شناور را غیرفعال نمی‌کند).
.IP \fB+nofp\fR 4
.IX Item "+nofp"
غیرفعال‌سازی دستورالعمل‌های ممیز شناور و Advanced SIMD.
.RE
.RS 4
.RE
.IP \fBarmv8\-a\fR 4
.IX Item "armv8-a"
.RS 4
.PD 0
.IP \fB+crc\fR 4
.IX Item "+crc"
.PD
دستورالعمل‌های بررسی افزونگی چرخه‌ای (CRC).
.IP \fB+simd\fR 4
.IX Item "+simd"
دستورالعمل‌های ممیز شناور و Advanced SIMD در ARMv8\-A.
.IP \fB+crypto\fR 4
.IX Item "+crypto"
دستورالعمل‌های رمزنگاری.
.IP \fB+nocrypto\fR 4
.IX Item "+nocrypto"
غیرفعال‌سازی دستورالعمل‌های رمزنگاری.
.IP \fB+nofp\fR 4
.IX Item "+nofp"
غیرفعال‌سازی دستورالعمل‌های ممیز شناور، Advanced SIMD و رمزنگاری.
.IP \fB+sb\fR 4
.IX Item "+sb"
دستورالعمل سد گمانه‌زنی (Speculation Barrier).
.IP \fB+predres\fR 4
.IX Item "+predres"
دستورالعمل‌های محدودسازی پیش‌بینی داده و اجرا (Execution and Data Prediction Restriction).
.RE
.RS 4
.RE
.IP \fBarmv8.1\-a\fR 4
.IX Item "armv8.1-a"
.RS 4
.PD 0
.IP \fB+simd\fR 4
.IX Item "+simd"
.PD
دستورالعمل‌های ممیز شناور و Advanced SIMD در ARMv8.1\-A.
.IP \fB+crypto\fR 4
.IX Item "+crypto"
دستورالعمل‌های رمزنگاری. این گزینه همچنین دستورالعمل‌های ممیز شناور و
Advanced SIMD را فعال می‌کند.
.IP \fB+nocrypto\fR 4
.IX Item "+nocrypto"
غیرفعال‌سازی دستورالعمل‌های رمزنگاری.
.IP \fB+nofp\fR 4
.IX Item "+nofp"
غیرفعال‌سازی دستورالعمل‌های ممیز شناور، Advanced SIMD و رمزنگاری.
.IP \fB+sb\fR 4
.IX Item "+sb"
دستورالعمل سد گمانه‌زنی (Speculation Barrier).
.IP \fB+predres\fR 4
.IX Item "+predres"
دستورالعمل‌های محدودسازی پیش‌بینی داده و اجرا (Execution and Data Prediction Restriction).
.RE
.RS 4
.RE
.IP \fBarmv8.2\-a\fR 4
.IX Item "armv8.2-a"
.PD 0
.IP \fBarmv8.3\-a\fR 4
.IX Item "armv8.3-a"
.RS 4
.IP \fB+fp16\fR 4
.IX Item "+fp16"
.PD
دستورالعمل‌های پردازش داده‌های ممیز شناور با نیم‌دقت.
این گزینه همچنین دستورالعمل‌های ممیز شناور و Advanced SIMD را فعال می‌کند.
.IP \fB+fp16fml\fR 4
.IX Item "+fp16fml"
افزونهٔ fmla ممیز شناور با نیم‌دقت. این گزینه همچنین افزونهٔ ممیز شناور
با نیم‌دقت و دستورالعمل‌های ممیز شناور و Advanced SIMD را فعال می‌کند.
.IP \fB+simd\fR 4
.IX Item "+simd"
دستورالعمل‌های ممیز شناور و Advanced SIMD در ARMv8.1\-A.
.IP \fB+crypto\fR 4
.IX Item "+crypto"
دستورالعمل‌های رمزنگاری. این گزینه همچنین دستورالعمل‌های ممیز شناور و
Advanced SIMD را فعال می‌کند.
.IP \fB+dotprod\fR 4
.IX Item "+dotprod"
فعال‌سازی افزونهٔ ضرب نقطه‌ای (Dot Product). این گزینه همچنین دستورالعمل‌های Advanced SIMD را فعال می‌کند.
.IP \fB+nocrypto\fR 4
.IX Item "+nocrypto"
غیرفعال‌سازی افزونهٔ رمزنگاری.
.IP \fB+nofp\fR 4
.IX Item "+nofp"
غیرفعال‌سازی دستورالعمل‌های ممیز شناور، Advanced SIMD و رمزنگاری.
.IP \fB+sb\fR 4
.IX Item "+sb"
دستورالعمل سد گمانه‌زنی (Speculation Barrier).
.IP \fB+predres\fR 4
.IX Item "+predres"
دستورالعمل‌های محدودسازی پیش‌بینی داده و اجرا (Execution and Data Prediction Restriction).
.IP \fB+i8mm\fR 4
.IX Item "+i8mm"
دستورالعمل‌های ضرب ماتریسی عدد صحیح ۸\-بیتی.
این گزینه همچنین دستورالعمل‌های ممیز شناور و Advanced SIMD را فعال می‌کند..IP \fB+bf16\fR 4
.IX Item "+bf16"
دستورالعمل‌های ممیز شناور با دقت نیمهٔ Brain.
این گزینه همچنین دستورالعمل‌های ممیز شناور و Advanced SIMD را فعال می‌کند.
.RE
.RS 4
.RE
.IP \fBarmv8.4\-a\fR 4
.IX Item "armv8.4-a"
.RS 4
.PD 0
.IP \fB+fp16\fR 4
.IX Item "+fp16"
.PD
دستورالعمل‌های پردازش دادهٔ ممیز شناور با دقت نیمه.
این گزینه همچنین دستورالعمل‌های ممیز شناور و Advanced SIMD به همراه
افزونهٔ Dot Product و افزونهٔ fmla ممیز شناور با دقت نیمه را
فعال می‌کند.
.IP \fB+simd\fR 4
.IX Item "+simd"
دستورالعمل‌های ممیز شناور و Advanced SIMD در ARMv8.3\-A و همچنین
افزونهٔ Dot Product.
.IP \fB+crypto\fR 4
.IX Item "+crypto"
دستورالعمل‌های رمزنگاری. این گزینه همچنین دستورالعمل‌های ممیز شناور و
Advanced SIMD به همراه افزونهٔ Dot Product را فعال می‌کند.
.IP \fB+nocrypto\fR 4
.IX Item "+nocrypto"
افزونهٔ رمزنگاری را غیرفعال می‌کند.
.IP \fB+nofp\fR 4
.IX Item "+nofp"
دستورالعمل‌های ممیز شناور، Advanced SIMD و رمزنگاری را غیرفعال می‌کند.
.IP \fB+sb\fR 4
.IX Item "+sb"
دستورالعمل مانع ارزیابی حدسی (Speculation Barrier).
.IP \fB+predres\fR 4
.IX Item "+predres"
دستورالعمل‌های محدودسازی اجرای حدسی و پیش‌بینی داده.
.IP \fB+i8mm\fR 4
.IX Item "+i8mm"
دستورالعمل‌های ضرب ماتریسی اعداد صحیح ۸\-بیتی.
این گزینه همچنین دستورالعمل‌های ممیز شناور و Advanced SIMD را فعال می‌کند.
.IP \fB+bf16\fR 4
.IX Item "+bf16"
دستورالعمل‌های ممیز شناور با دقت نیمهٔ Brain.
این گزینه همچنین دستورالعمل‌های ممیز شناور و Advanced SIMD را فعال می‌کند.
.RE
.RS 4
.RE
.IP \fBarmv8.5\-a\fR 4
.IX Item "armv8.5-a"
.RS 4
.PD 0
.IP \fB+fp16\fR 4
.IX Item "+fp16"
.PD
دستورالعمل‌های پردازش دادهٔ ممیز شناور با دقت نیمه.
این گزینه همچنین دستورالعمل‌های ممیز شناور و Advanced SIMD به همراه
افزونهٔ Dot Product و افزونهٔ fmla ممیز شناور با دقت نیمه را
فعال می‌کند.
.IP \fB+simd\fR 4
.IX Item "+simd"
دستورالعمل‌های ممیز شناور و Advanced SIMD در ARMv8.3\-A و همچنین
افزونهٔ Dot Product.
.IP \fB+crypto\fR 4
.IX Item "+crypto"
دستورالعمل‌های رمزنگاری. این گزینه همچنین دستورالعمل‌های ممیز شناور و
Advanced SIMD به همراه افزونهٔ Dot Product را فعال می‌کند.
.IP \fB+nocrypto\fR 4
.IX Item "+nocrypto"
افزونهٔ رمزنگاری را غیرفعال می‌کند.
.IP \fB+nofp\fR 4
.IX Item "+nofp"
دستورالعمل‌های ممیز شناور، Advanced SIMD و رمزنگاری را غیرفعال می‌کند.
.IP \fB+i8mm\fR 4
.IX Item "+i8mm"
دستورالعمل‌های ضرب ماتریسی اعداد صحیح ۸\-بیتی.
این گزینه همچنین دستورالعمل‌های ممیز شناور و Advanced SIMD را فعال می‌کند.
.IP \fB+bf16\fR 4
.IX Item "+bf16"
دستورالعمل‌های ممیز شناور با دقت نیمهٔ Brain.
این گزینه همچنین دستورالعمل‌های ممیز شناور و Advanced SIMD را فعال می‌کند.
.RE
.RS 4
.RE
.IP \fBarmv8.6\-a\fR 4
.IX Item "armv8.6-a"
.RS 4
.PD 0
.IP \fB+fp16\fR 4
.IX Item "+fp16"
.PD
دستورالعمل‌های پردازش دادهٔ ممیز شناور با دقت نیمه.
این گزینه همچنین دستورالعمل‌های ممیز شناور و Advanced SIMD به همراه
افزونهٔ Dot Product و افزونهٔ fmla ممیز شناور با دقت نیمه را
فعال می‌کند.
.IP \fB+simd\fR 4
.IX Item "+simd"
دستورالعمل‌های ممیز شناور و Advanced SIMD در ARMv8.3\-A و همچنین
افزونهٔ Dot Product.
.IP \fB+crypto\fR 4
.IX Item "+crypto"
دستورالعمل‌های رمزنگاری. این گزینه همچنین دستورالعمل‌های ممیز شناور و
Advanced SIMD به همراه افزونهٔ Dot Product را فعال می‌کند.
.IP \fB+nocrypto\fR 4
.IX Item "+nocrypto"
افزونهٔ رمزنگاری را غیرفعال می‌کند.
.IP \fB+nofp\fR 4
.IX Item "+nofp"
دستورالعمل‌های ممیز شناور، Advanced SIMD و رمزنگاری را غیرفعال می‌کند.
.IP \fB+i8mm\fR 4
.IX Item "+i8mm"
دستورالعمل‌های ضرب ماتریسی اعداد صحیح ۸\-بیتی.
این گزینه همچنین دستورالعمل‌های ممیز شناور و Advanced SIMD را فعال می‌کند.
.IP \fB+bf16\fR 4
.IX Item "+bf16"
دستورالعمل‌های ممیز شناور با دقت نیمهٔ Brain.
این گزینه همچنین دستورالعمل‌های ممیز شناور و Advanced SIMD را فعال می‌کند.
.RE
.RS 4
.RE
.IP \fBarmv7\-r\fR 4
.IX Item "armv7-r"
.RS 4
.PD 0
.IP \fB+fp.sp\fR 4
.IX Item "+fp.sp"
.PD
دستورالعمل‌های ممیز شناور VFPv3 با دقت یگانه. از افزونهٔ
\&\fB+vfpv3xd\fR می‌توان به عنوان یک نام مستعار برای این افزونه استفاده کرد.
.IP \fB+fp\fR 4
.IX Item "+fp"
دستورالعمل‌های ممیز شناور VFPv3 با ۱۶ ثبات دقت دوگانه.
از افزونهٔ +vfpv3\-d16 می‌توان به عنوان یک نام مستعار برای این افزونه استفاده کرد.
.IP \fB+vfpv3xd\-d16\-fp16\fR 4
.IX Item "+vfpv3xd-d16-fp16"
دستورالعمل‌های ممیز شناور VFPv3 با دقت یگانه با ۱۶ ثبات دقت دوگانه
و عملیات‌های تبدیل ممیز شناور با دقت نیمه.
.IP \fB+vfpv3\-d16\-fp16\fR 4
.IX Item "+vfpv3-d16-fp16"
دستورالعمل‌های ممیز شناور VFPv3 با ۱۶ ثبات دقت دوگانه
و عملیات‌های تبدیل ممیز شناور با دقت نیمه.
.IP \fB+nofp\fR 4
.IX Item "+nofp"
افزونهٔ ممیز شناور را غیرفعال می‌کند.
.IP \fB+idiv\fR 4
.IX Item "+idiv"
دستورالعمل‌های تقسیم عدد صحیح در حالت ARM.
.IP \fB+noidiv\fR 4
.IX Item "+noidiv"
افزونهٔ تقسیم عدد صحیح در حالت ARM را غیرفعال می‌کند.
.RE
.RS 4
.RE
.IP \fBarmv7e\-m\fR 4
.IX Item "armv7e-m"
.RS 4
.PD 0
.IP \fB+fp\fR 4
.IX Item "+fp"
.PD
دستورالعمل‌های ممیز شناور VFPv4 با دقت یگانه.
.IP \fB+fpv5\fR 4
.IX Item "+fpv5"
دستورالعمل‌های ممیز شناور FPv5 با دقت یگانه.
.IP \fB+fp.dp\fR 4
.IX Item "+fp.dp"
دستورالعمل‌های ممیز شناور FPv5 با دقت یگانه و دقت دوگانه.
.IP \fB+nofp\fR 4
.IX Item "+nofp"
افزونه‌های ممیز شناور را غیرفعال می‌کند.
.RE
.RS 4
.RE
.IP \fBarmv8.1\-m.main\fR 4
.IX Item "armv8.1-m.main"
.RS 4
.PD 0
.IP \fB+dsp\fR 4
.IX Item "+dsp".PD
دستورالعمل‌های DSP.
.IP \fB+mve\fR 4
.IX Item "+mve"
دستورالعمل‌های اعداد صحیح M\-Profile Vector Extension (MVE).
.IP \fB+mve.fp\fR 4
.IX Item "+mve.fp"
دستورالعمل‌های اعداد صحیح و ممیز شناور با دقت یگانه (تک‌دقت)
M\-Profile Vector Extension (MVE).
.IP \fB+fp\fR 4
.IX Item "+fp"
دستورالعمل‌های ممیز شناور با دقت یگانه.
.IP \fB+fp.dp\fR 4
.IX Item "+fp.dp"
دستورالعمل‌های ممیز شناور با دقت یگانه و مضاعف.
.IP \fB+nofp\fR 4
.IX Item "+nofp"
غیرفعال‌سازی افزونهٔ ممیز شناور.
.IP "\fB+cdecp0, +cdecp1, ... , +cdecp7\fR" 4
.IX Item "+cdecp0, +cdecp1, ... , +cdecp7"
فعال‌سازی Custom Datapath Extension (CDE) روی کمک‌پردازنده‌های انتخاب‌شده بر اساس
شماره‌های ارائه‌شده در گزینه‌ها در محدودهٔ 0 تا 7.
.IP \fB+pacbti\fR 4
.IX Item "+pacbti"
فعال‌سازی افزونهٔ Pointer Authentication and Branch Target Identification.
.RE
.RS 4
.RE
.IP \fBarmv8\-m.main\fR 4
.IX Item "armv8-m.main"
.RS 4
.PD 0
.IP \fB+dsp\fR 4
.IX Item "+dsp"
.PD
دستورالعمل‌های DSP.
.IP \fB+nodsp\fR 4
.IX Item "+nodsp"
غیرفعال‌سازی افزونهٔ DSP.
.IP \fB+fp\fR 4
.IX Item "+fp"
دستورالعمل‌های ممیز شناور با دقت یگانه.
.IP \fB+fp.dp\fR 4
.IX Item "+fp.dp"
دستورالعمل‌های ممیز شناور با دقت یگانه و مضاعف.
.IP \fB+nofp\fR 4
.IX Item "+nofp"
غیرفعال‌سازی افزونهٔ ممیز شناور.
.IP "\fB+cdecp0, +cdecp1, ... , +cdecp7\fR" 4
.IX Item "+cdecp0, +cdecp1, ... , +cdecp7"
فعال‌سازی Custom Datapath Extension (CDE) روی کمک‌پردازنده‌های انتخاب‌شده بر اساس
شماره‌های ارائه‌شده در گزینه‌ها در محدودهٔ 0 تا 7.
.RE
.RS 4
.RE
.IP \fBarmv8\-r\fR 4
.IX Item "armv8-r"
.RS 4
.PD 0
.IP \fB+crc\fR 4
.IX Item "+crc"
.PD
دستورالعمل‌های بررسی افزونگی چرخشی (CRC).
.IP \fB+fp.sp\fR 4
.IX Item "+fp.sp"
دستورالعمل‌های ممیز شناور FPv5 با دقت یگانه.
.IP \fB+simd\fR 4
.IX Item "+simd"
دستورالعمل‌های Advanced SIMD و ممیز شناور ARMv8\-A.
.IP \fB+crypto\fR 4
.IX Item "+crypto"
دستورالعمل‌های رمزنگاری.
.IP \fB+nocrypto\fR 4
.IX Item "+nocrypto"
غیرفعال‌سازی دستورالعمل‌های رمزنگاری.
.IP \fB+nofp\fR 4
.IX Item "+nofp"
غیرفعال‌سازی دستورالعمل‌های ممیز شناور، Advanced SIMD و رمزنگاری.
.RE
.RS 4
.RE
.RE
.RS 4
.Sp
گزینهٔ \&\fB\-march=native\fR باعث می‌شود کامپایلر معماری
رایانهٔ ساخت را به‌طور خودکار تشخیص دهد. در حال حاضر، این قابلیت فقط در
GNU/Linux پشتیبانی می‌شود و همهٔ معماری‌ها شناسایی نمی‌شوند. در صورتی که
تشخیص خودکار ناموفق باشد، این گزینه هیچ اثری نخواهد داشت.
.Sp
گزینهٔ \&\fB\-march=unset\fR باعث می‌شود که کامپایلر هرگونه گزینهٔ
\&\fB\-march=...\fR را که پیش‌تر در خط فرمان آمده است نادیده بگیرد
و به گونه‌ای رفتار کند که گویی این گزینه هرگز داده نشده است. این ویژگی
برای جلوگیری از هشدارهای مربوط به تداخل گزینه‌های CPU و معماری زمانی که
این دو مشخصات معماری متفاوتی تولید می‌کنند مفید است.
.RE
.IP \fB\-mtune=\fR\fIname\fR 4
.IX Item "-mtune=name"
این گزینه نام پردازندهٔ ARM مقصد را مشخص می‌کند که
GCC باید کارایی کد را برای آن تنظیم (tune) کند.
برای برخی پیاده‌سازی‌های ARM با استفاده از این گزینه می‌توان کارایی بهتری به دست آورد.
نام‌های مجاز عبارتند از: \fBarm7tdmi\fR، \fBarm7tdmi\-s\fR، \fBarm710t\fR،
\&\fBarm720t\fR، \fBarm740t\fR، \fBstrongarm\fR، \fBstrongarm110\fR،
\&\fBstrongarm1100\fR، \fBstrongarm1110\fR، \fBarm8\fR، \fBarm810\fR،
\&\fBarm9\fR، \fBarm9e\fR، \fBarm920\fR، \fBarm920t\fR، \fBarm922t\fR،
\&\fBarm946e\-s\fR، \fBarm966e\-s\fR، \fBarm968e\-s\fR، \fBarm926ej\-s\fR،
\&\fBarm940t\fR، \fBarm9tdmi\fR، \fBarm10tdmi\fR، \fBarm1020t\fR،
\&\fBarm1026ej\-s\fR، \fBarm10e\fR، \fBarm1020e\fR، \fBarm1022e\fR،
\&\fBarm1136j\-s\fR، \fBarm1136jf\-s\fR، \fBmpcore\fR، \fBmpcorenovfp\fR،
\&\fBarm1156t2\-s\fR، \fBarm1156t2f\-s\fR، \fBarm1176jz\-s\fR، \fBarm1176jzf\-s\fR،
\&\fBgeneric\-armv7\-a\fR، \fBcortex\-a5\fR، \fBcortex\-a7\fR، \fBcortex\-a8\fR،
\&\fBcortex\-a9\fR، \fBcortex\-a12\fR، \fBcortex\-a15\fR، \fBcortex\-a17\fR،
\&\fBcortex\-a32\fR، \fBcortex\-a35\fR، \fBcortex\-a53\fR، \fBcortex\-a55\fR،
\&\fBcortex\-a57\fR، \fBcortex\-a72\fR، \fBcortex\-a73\fR، \fBcortex\-a75\fR،
\&\fBcortex\-a76\fR، \fBcortex\-a76ae\fR، \fBcortex\-a77\fR،
\&\fBcortex\-a78\fR، \fBcortex\-a78ae\fR، \fBcortex\-a78c\fR، \fBcortex\-a710\fR،
\&\fBares\fR، \fBcortex\-r4\fR، \fBcortex\-r4f\fR، \fBcortex\-r5\fR،
\&\fBcortex\-r7\fR، \fBcortex\-r8\fR، \fBcortex\-r52\fR، \fBcortex\-r52plus\fR،
\&\fBcortex\-m0\fR، \fBcortex\-m0plus\fR، \fBcortex\-m1\fR، \fBcortex\-m3\fR،
\&\fBcortex\-m4\fR، \fBcortex\-m7\fR، \fBcortex\-m23\fR، \fBcortex\-m33\fR،
\&\fBcortex\-m35p\fR، \fBcortex\-m52\fR، \fBcortex\-m55\fR، \fBcortex\-m85\fR، \fBcortex\-x1\fR،
\&\fBcortex\-x1c\fR، \fBcortex\-m1.small\-multiply\fR، \fBcortex\-m0.small\-multiply\fR،
\&\fBcortex\-m0plus.small\-multiply\fR، \fBexynos\-m1\fR، \fBmarvell\-pj4\fR،
\&\fBneoverse\-n1\fR، \fBneoverse\-n2\fR، \fBneoverse\-v1\fR، \fBxscale\fR،
\&\fBiwmmxt\fR، \fBiwmmxt2\fR، \fBep9312\fR، \fBfa526\fR، \fBfa626\fR،
\&\fBfa606te\fR، \fBfa626te\fR، \fBfmp626\fR، \fBfa726te\fR، \fBstar\-mc1\fR،
\&\fBxgene1\fR.
.Sp
علاوه بر این، این گزینه می‌تواند مشخص کند که GCC باید کارایی کد را برای
یک سیستم big.LITTLE تنظیم کند. نام‌های مجاز عبارتند از:
\&\fBcortex\-a15.cortex\-a7\fR، \fBcortex\-a17.cortex\-a7\fR،
\&\fBcortex\-a57.cortex\-a53\fR، \fBcortex\-a72.cortex\-a53\fR،
\&\fBcortex\-a72.cortex\-a35\fR، \fBcortex\-a73.cortex\-a53\fR،
\&\fBcortex\-a75.cortex\-a55\fR، \fBcortex\-a76.cortex\-a55\fR.
.Sp
گزینهٔ \&\fB\-mtune=generic\-\fR\fIarch\fR مشخص می‌کند که GCC باید کارایی را
برای ترکیبی از پردازنده‌های درون معماری \fIarch\fR تنظیم کند.
هدف، تولید کدی است که روی محبوب‌ترین پردازنده‌های فعلی به خوبی اجرا شود، و
بین بهینه‌سازی‌هایی که به نفع برخی CPUهای این رده است و اجتناب از تله‌های
کارایی در سایر پردازنده‌ها تعادل برقرار سازد. با تغییر و گذر مدل‌های پردازنده،
اثرات این گزینه ممکن است در نسخه‌های آیندهٔ GCC تغییر کند.
.Sp
گزینهٔ \&\fB\-mtune\fR همان گزینه‌های افزونهٔ مربوط به \fB\-mcpu\fR را می‌پذیرد، اما
گزینه‌های افزونه بر نحوهٔ تنظیم کارایی کد تولیدشده اثری ندارند.
.Sp
گزینهٔ \&\fB\-mtune=native\fR باعث می‌شود کامپایلر CPU رایانهٔ
ساخت را به‌طور خودکار تشخیص دهد. در حال حاضر، این قابلیت فقط در
GNU/Linux پشتیبانی می‌شود و همهٔ معماری‌ها شناخته‌شده نیستند. در صورتی که
تشخیص خودکار ناموفق باشد، این گزینه هیچ اثری نخواهد داشت.
.IP \fB\-mcpu=\fR\fIname\fR[\fB+extension...\fR] 4
.IX Item "-mcpu=name[+extension...]"
این گزینه نام پردازندهٔ ARM مقصد را مشخص می‌کند. GCC از این نام
برای استخراج نام معماری ARM مقصد (مشابه حالتی که توسط \fB\-march\fR مشخص شود)
و نوع پردازندهٔ ARM جهت تنظیم کارایی (مشابه حالتی که توسط \fB\-mtune\fR مشخص شود)
استفاده می‌کند. در مواردی که این گزینه در کنار \fB\-march\fR یا \fB\-mtune\fR
به کار رود، آن گزینه‌ها بر بخش متناظر از این گزینه تقدم خواهند داشت.
.Sp
بسیاری از CPUهای پشتیبانی‌شده افزونه‌های اختیاری معماری را پیاده‌سازی می‌کنند.
در صورتی که چنین باشد، افزونه‌های معماری معمولاً به‌طور پیش‌فرض فعال هستند.
اگر پیاده‌سازی‌هایی وجود داشته باشند که فاقد افزونه هستند، می‌توان از نحو افزونه
برای غیرفعال کردن آن افزونه‌هایی که حذف شده‌اند استفاده کرد. برای دستورالعمل‌های
ممیز شناور و Advanced SIMD (Neon)، تنظیمات گزینه‌های \&\fB\-mfloat\-abi\fR
و \fB\-mfpu\fR نیز باید در نظر گرفته شوند: دستورالعمل‌های ممیز شناور و
Advanced SIMD تنها زمانی استفاده خواهند شد که \&\fB\-mfloat\-abi\fR روی
\fBsoft\fR تنظیم نشده باشد؛ و هر تنظیمی از \&\fB\-mfpu\fR غیر از \fBauto\fR
بر دستورالعمل‌های افزونهٔ ممیز شناور و SIMD موجود اولویت خواهد داشت.
.Sp
برای مثال، \fBcortex\-a9\fR در سه پیکربندی اصلی یافت می‌شود: فقط عدد صحیح،
تنها با یک واحد ممیز شناور، یا همراه با ممیز شناور و Advanced SIMD. پیش‌فرض بر
فعال بودن تمام دستورالعمل‌ها است، اما از افزونه‌های \fB+nosimd\fR و \fB+nofp\fR
می‌توان به ترتیب برای غیرفعال کردن تنها SIMD یا هر دو دستورالعمل‌های SIMD و ممیز شناور استفاده کرد.
.Sp
نام‌های مجاز برای این گزینه مشابه نام‌های مربوط به \&\fB\-mtune\fR هستند.
.Sp
گزینه‌های افزونهٔ زیر برای CPUهای فهرست‌شده مشترک هستند:
.RS 4.IP \fB+nodsp\fR 4
.IX Item "+nodsp"
دستورالعمل‌های DSP را در \fBcortex\-m33\fR، \fBcortex\-m35p\fR،
\&\fBcortex\-m52\fR، \fBcortex\-m55\fR و \fBcortex\-m85\fR غیرفعال می‌کند.
همچنین دستورالعمل‌های عدد صحیح و ممیز شناور با دقت یگانهٔ افزونهٔ برداری M\-Profile (MVE) را در
\&\fBcortex\-m52\fR، \fBcortex\-m55\fR و \fBcortex\-m85\fR غیرفعال می‌سازد.
.IP \fB+nopacbti\fR 4
.IX Item "+nopacbti"
افزونهٔ احراز هویت اشاره‌گر و شناسایی مقصد انشعاب (Pointer Authentication and Branch Target Identification Extension) را
در \fBcortex\-m52\fR و \fBcortex\-m85\fR غیرفعال می‌کند.
.IP \fB+nomve\fR 4
.IX Item "+nomve"
دستورالعمل‌های عدد صحیح و ممیز شناور با دقت یگانهٔ افزونهٔ برداری M\-Profile (MVE) را در \fBcortex\-m52\fR، \fBcortex\-m55\fR و
\&\fBcortex\-m85\fR غیرفعال می‌کند.
.IP \fB+nomve.fp\fR 4
.IX Item "+nomve.fp"
دستورالعمل‌های ممیز شناور با دقت یگانهٔ افزونهٔ برداری M\-Profile (MVE) را در \fBcortex\-m52\fR، \fBcortex\-m55\fR و \fBcortex\-m85\fR غیرفعال می‌کند.
.IP "\fB+cdecp0, +cdecp1, ... , +cdecp7\fR" 4
.IX Item "+cdecp0, +cdecp1, ... , +cdecp7"
افزونهٔ مسیر دادهٔ سفارشی (CDE) را بر روی کمک‌پردازنده‌های انتخاب‌شده بر اساس شماره‌های ارائه‌شده در گزینه‌ها در بازهٔ 0 تا 7 در \fBcortex\-m52\fR،
\&\fBcortex\-m55\fR، \fBcortex\-m85\fR و \fBstar\-mc1\fR فعال می‌کند.
.IP \fB+nofp\fR 4
.IX Item "+nofp"
دستورالعمل‌های ممیز شناور را در \fBarm9e\fR،
\&\fBarm946e\-s\fR، \fBarm966e\-s\fR، \fBarm968e\-s\fR، \fBarm10e\fR،
\&\fBarm1020e\fR، \fBarm1022e\fR، \fBarm926ej\-s\fR،
\&\fBarm1026ej\-s\fR، \fBcortex\-r5\fR، \fBcortex\-r7\fR، \fBcortex\-r8\fR،
\&\fBcortex\-m4\fR، \fBcortex\-m7\fR، \fBcortex\-m33\fR، \fBcortex\-m35p\fR،
\&\fBcortex\-m52\fR، \fBcortex\-m55\fR و \fBcortex\-m85\fR غیرفعال می‌کند.
دستورالعمل‌های ممیز شناور و SIMD را در
\&\fBgeneric\-armv7\-a\fR، \fBcortex\-a5\fR، \fBcortex\-a7\fR،
\&\fBcortex\-a8\fR، \fBcortex\-a9\fR، \fBcortex\-a12\fR،
\&\fBcortex\-a15\fR، \fBcortex\-a17\fR، \fBcortex\-a15.cortex\-a7\fR،
\&\fBcortex\-a17.cortex\-a7\fR، \fBcortex\-a32\fR، \fBcortex\-a35\fR،
\&\fBcortex\-a53\fR و \fBcortex\-a55\fR غیرفعال می‌سازد.
.IP \fB+nofp.dp\fR 4
.IX Item "+nofp.dp"
بخش دقت دوگانهٔ دستورالعمل‌های ممیز شناور را در \fBcortex\-r5\fR، \fBcortex\-r7\fR، \fBcortex\-r8\fR، \fBcortex\-r52\fR،
\&\fBcortex\-r52plus\fR و \fBcortex\-m7\fR غیرفعال می‌کند.
.IP \fB+nosimd\fR 4
.IX Item "+nosimd"
دستورالعمل‌های SIMD (اما نه ممیز شناور) را در
\&\fBgeneric\-armv7\-a\fR، \fBcortex\-a5\fR، \fBcortex\-a7\fR
و \fBcortex\-a9\fR غیرفعال می‌کند.
.IP \fB+crypto\fR 4
.IX Item "+crypto"
دستورالعمل‌های رمزنگاری را در \fBcortex\-a32\fR،
\&\fBcortex\-a35\fR، \fBcortex\-a53\fR، \fBcortex\-a55\fR، \fBcortex\-a57\fR،
\&\fBcortex\-a72\fR، \fBcortex\-a73\fR، \fBcortex\-a75\fR، \fBexynos\-m1\fR،
\&\fBxgene1\fR، \fBcortex\-a57.cortex\-a53\fR، \fBcortex\-a72.cortex\-a53\fR،
\&\fBcortex\-a73.cortex\-a35\fR، \fBcortex\-a73.cortex\-a53\fR و
\&\fBcortex\-a75.cortex\-a55\fR فعال می‌کند.
.RE
.RS 4
.Sp
علاوه بر این، شبه‌هدف \fBgeneric\-armv7\-a\fR به‌طور پیش‌فرض از VFPv3 با ۱۶ ثبات دقت دوگانه استفاده می‌کند. این هدف از گزینه‌های افزونهٔ زیر پشتیبانی می‌کند: \fBmp\fR، \fBsec\fR، \fBvfpv3\-d16\fR،
\&\fBvfpv3\fR، \fBvfpv3\-d16\-fp16\fR، \fBvfpv3\-fp16\fR،
\&\fBvfpv4\-d16\fR، \fBvfpv4\fR، \fBneon\fR، \fBneon\-vfpv3\fR،
\&\fBneon\-fp16\fR، \fBneon\-vfpv4\fR. معانی آن‌ها مشابه افزونه‌های \fB\-march=armv7\-a\fR است.
.Sp
استفاده از \fB\-mcpu=generic\-\fR\fIarch\fR نیز مجاز بوده و معادل با \fB\-march=\fR\fIarch\fR \fB\-mtune=generic\-\fR\fIarch\fR است.
برای اطلاعات بیشتر \fB\-mtune\fR را ببینید.
.Sp
گزینهٔ \fB\-mcpu=native\fR باعث می‌شود کامپایلر CPU رایانهٔ ساخت را به‌طور خودکار شناسایی کند. در حال حاضر، این قابلیت تنها در GNU/Linux پشتیبانی می‌شود و همهٔ معماری‌ها شناسایی نمی‌شوند. اگر تشخیص خودکار ناموفق باشد، گزینه هیچ تاثیری نخواهد داشت.
.Sp
گزینهٔ \fB\-mcpu=unset\fR باعث می‌شود کامپایلر هرگونه گزینهٔ \fB\-mcpu=...\fR را که پیش‌تر در خط فرمان آمده نادیده بگیرد و طوری عمل کند که گویی این گزینه هرگز ارسال نشده است. این ویژگی برای جلوگیری از هشدارهای مربوط به تداخل گزینه‌های CPU و معماری زمانی که این دو مشخصات متفاوتی برای معماری تولید می‌کنند مفید است.
.RE
.IP \fB\-mfpu=\fR\fIname\fR 4
.IX Item "-mfpu=name"
این گزینه مشخص می‌کند چه سخت‌افزار ممیز شناوری (یا شبیه‌سازی سخت‌افزاری) در مقصد در دسترس است. نام‌های مجاز عبارتند از: \fBauto\fR، \fBvfpv2\fR،
\&\fBvfpv3\fR،
\&\fBvfpv3\-fp16\fR، \fBvfpv3\-d16\fR، \fBvfpv3\-d16\-fp16\fR، \fBvfpv3xd\fR،
\&\fBvfpv3xd\-fp16\fR، \fBneon\-vfpv3\fR، \fBneon\-fp16\fR، \fBvfpv4\fR،
\&\fBvfpv4\-d16\fR، \fBfpv4\-sp\-d16\fR، \fBneon\-vfpv4\fR،
\&\fBfpv5\-d16\fR، \fBfpv5\-sp\-d16\fR،
\&\fBfp\-armv8\fR، \fBneon\-fp\-armv8\fR و \fBcrypto\-neon\-fp\-armv8\fR.
توجه داشته باشید که \fBneon\fR یک نام مستعار برای \fBneon\-vfpv3\fR و \fBvfp\fR یک نام مستعار برای \fBvfpv2\fR است.
.Sp
تنظیم \fBauto\fR حالت پیش‌فرض و ویژه است. این تنظیم باعث می‌شود کامپایلر دستورالعمل‌های ممیز شناور و Advanced SIMD را بر اساس تنظیمات \fB\-mcpu\fR و \fB\-march\fR انتخاب کند.
.Sp
اگر سخت‌افزار ممیز شناور انتخاب‌شده شامل افزونهٔ NEON باشد (مانند \fB\-mfpu=neon\fR)، توجه داشته باشید که عملیات ممیز شناور توسط مرحلهٔ برداری‌سازی خودکار کامپایلر GCC تولید نمی‌شوند مگر اینکه \fB\-funsafe\-math\-optimizations\fR نیز مشخص شده باشد. دلیل این امر آن است که سخت‌افزار NEON استاندارد IEEE 754 را برای محاسبات ممیز شناور به‌طور کامل پیاده‌سازی نمی‌کند (به‌ویژه مقادیر غیرعادی یا denormal را صفر در نظر می‌گیرد)، بنابراین استفاده از دستورالعمل‌های NEON ممکن است منجر به کاهش دقت شود.
.Sp
همچنین می‌توانید با استفاده از ویژگی‌ها یا دستورات عمل‌یافتهٔ (pragmas) تابع \f(CWtarget("fpu=")\fR نام fpu را در سطح تابع تعیین کنید.
.IP \fB\-mfp16\-format=\fR\fIname\fR 4
.IX Item "-mfp16-format=name"
قالب نوع دادهٔ ممیز شناور با نیم‌دقت \f(CW\*(C`_\|_fp16\*(C'\fR را مشخص می‌کند.
نام‌های مجاز عبارتند از \fBnone\fR، \fBieee\fR و \fBalternative\fR؛
حالت پیش‌فرض \fBnone\fR است، که در این حالت نوع \f(CW\*(C`_\|_fp16\*(C'\fR تعریف نمی‌شود.
.IP \fB\-mstructure\-size\-boundary=\fR\fIn\fR 4
.IX Item "-mstructure-size-boundary=n"
اندازهٔ تمام ساختارها (structures) و اجتماع‌ها (unions) به مضربی از تعداد بیت‌های تعیین‌شده توسط این گزینه رو به بالا گرد می‌شود. مقادیر مجاز عبارتند از 8، 32 و 64. مقدار پیش‌فرض برای زنجیره‌ابزارهای مختلف متفاوت است. برای زنجیره‌ابزار با هدف COFF مقدار پیش‌فرض 8 است. مقدار 64 تنها در صورتی مجاز است که ABI زیربنایی از آن پشتیبانی کند.
.Sp
تعیین یک عدد بزرگ‌تر می‌تواند کدی سریع‌تر و کارآمدتر تولید کند، اما همچنین می‌تواند اندازهٔ برنامه را افزایش دهد. مقادیر مختلف احتمالاً ناسازگار هستند. کدی که با یک مقدار کامپایل شده است، در صورت تبادل اطلاعات با استفاده از ساختارها یا اجتماع‌ها، لزوماً نمی‌تواند با کد یا کتابخانه‌هایی که با مقدار دیگری کامپایل شده‌اند کار کند.
.Sp
این گزینه منسوخ شده است.
.IP \fB\-mabort\-on\-noreturn\fR 4
.IX Item "-mabort-on-noreturn"
در انتهای یک تابع \f(CW\*(C`noreturn\*(C'\fR یک فراخوانی به تابع \f(CW\*(C`abort\*(C'\fR تولید می‌کند. این فراخوانی در صورتی که تابع تلاش کند بازگردد، اجرا می‌شود.
.IP \fB\-mlong\-calls\fR 4
.IX Item "-mlong-calls"
.PD 0
.IP \fB\-mno\-long\-calls\fR 4
.IX Item "-mno-long-calls"
.PD
به کامپایلر دستور می‌دهد فراخوانی‌های تابع را با بارگذاری اولیهٔ نشانی تابع در یک ثبات و سپس انجام یک فراخوانی زیرروال (subroutine call) بر روی این ثبات انجام دهد. این سوئیچ در صورتی لازم است که تابع مقصد خارج از محدودهٔ آدرس‌دهی ۶۴ مگابایتی نسخهٔ مبتنی بر آفست دستورالعمل فراخوانی زیرروال قرار داشته باشد.
.Sp
حتی اگر این سوئیچ فعال باشد، همهٔ فراخوانی‌های تابع به فراخوانی‌های بلند تبدیل نمی‌شوند. قاعدهٔ سرانگشتی (heuristic) این است که توابع ایستا (static)، توابعی که دارای مشخصهٔ \f(CW\*(C`short_call\*(C'\fR هستند، توابعی که درون محدودهٔ یک دستورالعمل \f(CW\*(C`#pragma no_long_calls\*(C'\fR قرار دارند، و توابعی که تعاریف آن‌ها قبلاً درون واحد ترجمهٔ جاری کامپایل شده است، به فراخوانی‌های بلند تبدیل نمی‌شوند. استثناهای این قاعده عبارتند از تعاریف توابع ضعیف (weak)، توابع دارای مشخصهٔ \f(CW\*(C`long_call\*(C'\fR یا مشخصهٔ \f(CW\*(C`section\*(C'\fR، و توابعی که درون محدودهٔ دستورالعمل \f(CW\*(C`#pragma long_calls\*(C'\fR هستند، که همواره به فراخوانی‌های بلند تبدیل می‌شوند.
.Sp
این قابلیت به‌طور پیش‌فرض فعال نیست. تعیین \fB\-mno\-long\-calls\fR رفتار پیش‌فرض را بازمی‌گرداند، درست مانند قرار دادن فراخوانی‌های تابع در محدودهٔ یک دستورالعمل \f(CW\*(C`#pragma long_calls_off\*(C'\fR. توجه داشته باشید این سوئیچ‌ها تاثیری بر چگونگی تولید کد توسط کامپایلر برای مدیریت فراخوانی توابع از طریق اشاره‌گرهای تابع ندارند.
.IP \fB\-msingle\-pic\-base\fR 4
.IX Item "-msingle-pic-base"
با ثبات مورد استفاده برای آدرس‌دهی PIC به عنوان فقط‌خواندنی رفتار می‌کند، به جای اینکه آن را در پیش‌درآمد (prologue) هر تابع بارگذاری کند. سیستم زمان اجرا مسئول مقداردهی اولیه به این ثبات با یک مقدار مناسب پیش از شروع اجرا است.
.IP \fB\-mpic\-register=\fR\fIreg\fR 4
.IX Item "-mpic-register=reg"
ثبات مورد استفاده برای آدرس‌دهی PIC را مشخص می‌کند.
برای حالت پایهٔ استاندارد PIC، حالت پیش‌فرض هر ثبات مناسبی است که توسط کامپایلر تعیین شود. برای حالت پایهٔ تکی PIC، اگر مقصد مبتنی بر EABI باشد یا بررسی پشته (stack-checking) فعال باشد، حالت پیش‌فرض \fBR9\fR است، در غیر این صورت حالت پیش‌فرض \fBR10\fR خواهد بود.
.IP \fB\-mpic\-data\-is\-text\-relative\fR 4
.IX Item "-mpic-data-is-text-relative"
فرض می‌کند که جابه‌جایی میان بخش‌های text و data در زمان پیوند ایستا (static link) ثابت است. این امر امکان استفاده از عملیات‌های آدرس‌دهی وابسته به PC (PC\-relative) را برای دسترسی به داده‌هایی که مشخص است در بخش data قرار دارند فراهم می‌سازد. برای مقاصد غیر VxWorks RTP، این گزینه به‌طور پیش‌فرض فعال است. هنگامی که در چنین مقاصدی غیرفعال شود، گزینهٔ \fB\-msingle\-pic\-base\fR را به‌طور پیش‌فرض فعال خواهد کرد..IP \fB\-mpoke\-function\-name\fR 4
.IX Item "-mpoke-function-name"
نام هر تابع را مستقیماً پیش از پیش‌درآمد تابع (prologue)، در بخش text می‌نویسد. کد تولیدشده شبیه به این است:
.Sp
.Vb 9
\&             t0
\&                 .ascii "arm_poke_function_name", 0
\&                 .align
\&             t1
\&                 .word 0xff000000 + (t1 \- t0)
\&             arm_poke_function_name
\&                 mov     ip, sp
\&                 stmfd   sp!, {fp, ip, lr, pc}
\&                 sub     fp, ip, #4
.Ve
.Sp
هنگام انجام بازگردانی پشته (stack backtrace)، کد می‌تواند مقدار
\&\f(CW\*(C`pc\*(C'\fR ذخیره‌شده در \f(CW\*(C`fp + 0\*(C'\fR را بازرسی کند. اگر تابع ردگیری سپس مکان
\&\f(CW\*(C`pc \- 12\*(C'\fR را بررسی کند و ۸ بیت بالایی آن تنظیم شده باشند، متوجه می‌شویم که
یک نام تابع بلافاصله پیش از این مکان تعبیه شده و دارای طول
\&\f(CW\*(C`((pc[\-3]) & 0xff000000)\*(C'\fR است.
.IP \fB\-mthumb\fR 4
.IX Item "-mthumb"
.PD 0
.IP \fB\-marm\fR 4
.IX Item "-marm"
.PD
تولید کد را بین حالت‌های اجرایی ARM و Thumb انتخاب می‌کند. حالت پیش‌فرض برای بیشتر پیکربندی‌ها، تولید کدی است که در وضعیت ARM اجرا شود، اما این پیش‌فرض می‌تواند با پیکربندی GCC با گزینه پیکربندی \fB\-\-with\-mode=\fR\fIstate\fR تغییر یابد.
.Sp
همچنین می‌توانید با استفاده از ویژگی‌ها یا عملگرهای pragma تابعیِ \f(CWtarget("thumb")\fR و \f(CWtarget("arm")\fR، حالت ARM یا Thumb را برای هر تابع بازنویسی کنید.
.IP \fB\-mtpcs\-frame\fR 4
.IX Item "-mtpcs-frame"
یک فریم پشته تولید می‌کند که با استاندارد فراخوانی رویه Thumb (یا TPCS) برای تمام توابع غیربرگ (non\-leaf) سازگار است. (تابع برگ تابعی است که هیچ تابع دیگری را فراخوانی نمی‌کند.) پیش‌فرض \fB\-mno\-tpcs\-frame\fR است.
.IP \fB\-mtpcs\-leaf\-frame\fR 4
.IX Item "-mtpcs-leaf-frame"
یک فریم پشته تولید می‌کند که با استاندارد فراخوانی رویه Thumb برای تمام توابع برگ (leaf) سازگار است. (تابع برگ تابعی است که هیچ تابع دیگری را فراخوانی نمی‌کند.) پیش‌فرض \fB\-mno\-apcs\-leaf\-frame\fR است.
.IP \fB\-mcallee\-super\-interworking\fR 4
.IX Item "-mcallee-super-interworking"
به تمام توابع با دید بیرونی (externally visible) در فایل در حال کامپایل، یک سرآیند مجموعه دستورالعمل ARM می‌دهد که پیش از اجرای بقیه تابع، به حالت Thumb جابه‌جا می‌شود. این کار اجازه می‌دهد این توابع از کدهای غیر\-interworking فراخوانی شوند. این گزینه در پیکربندی‌های AAPCS معتبر نیست، چرا که interworking به‌طور پیش‌فرض فعال است.
.IP \fB\-mcaller\-super\-interworking\fR 4
.IX Item "-mcaller-super-interworking"
امکان می‌دهد فراخوانی‌ها از طریق اشاره‌گرهای تابع (از جمله توابع مجازی) به‌درستی اجرا شوند، صرف‌نظر از این‌که کد مقصد برای interworking کامپایل شده باشد یا خیر. در صورت فعال بودن این گزینه، سربار اندکی در هزینه اجرای اشاره‌گر تابع وجود دارد. این گزینه در پیکربندی‌های AAPCS معتبر نیست زیرا interworking به‌طور پیش‌فرض فعال است.
.IP \fB\-mtp=\fR\fIname\fR 4
.IX Item "-mtp=name"
مدل دسترسی به اشاره‌گر فضای ذخیره‌سازی محلی رشته (TLS) را مشخص می‌کند. مدل
\&\fBsoft\fR فراخوانی‌هایی به \f(CW\*(C`_\|_aeabi_read_tp\*(C'\fR تولید می‌کند. سایر مدل‌های پذیرفته‌شده
عبارتند از \fBtpidrurw\fR، \fBtpidruro\fR و \fBtpidrprw\fR که اشاره‌گر رشته را مستقیماً
از رجیستر سیستمی متناظر واکشی می‌کنند (از معماری arm6k به بعد پشتیبانی می‌شود). این رجیسترهای سیستمی
از طریق رابط کمک‌پردازنده CP15 در دسترس هستند و آرگومان
\&\fBcp15\fR نیز به‌عنوان یک نام مستعار راحت برای \fBtpidruro\fR پذیرفته می‌شود.
آرگومان \fBauto\fR از بهترین روش موجود برای پردازنده انتخاب‌شده استفاده می‌کند. تنظیم پیش‌فرض \fBauto\fR است.
.IP \fB\-mtls\-dialect=\fR\fIdialect\fR 4
.IX Item "-mtls-dialect=dialect"
لهجه (dialect) مورد استفاده برای دسترسی به فضای ذخیره‌سازی محلی رشته را مشخص می‌کند. دو
\&\fIdialect\fR پشتیبانی می‌شوند\-\-\-\fBgnu\fR و \fBgnu2\fR. لهجه‌ی
\&\fBgnu\fR طرح اصلی GNU را برای پشتیبانی از مدل‌های پویای محلی و سراسری TLS انتخاب می‌کند. لهجه‌ی \fBgnu2\fR
طرح توصیف‌گر GNU را برمی‌گزیند که کارایی بهتری را برای کتابخانه‌های اشتراکی فراهم می‌سازد.
طرح توصیف‌گر GNU با طرح اصلی سازگار است، اما به پشتیبانی جدیدی در اسمبلر، پیونددهنده و
کتابخانه نیاز دارد. مدل‌های TLS اجرای اولیه (initial exec) و اجرای محلی (local exec) تحت تأثیر این گزینه قرار نمی‌گیرند و همیشه از طرح اصلی استفاده می‌کنند.
.IP \fB\-mword\-relocations\fR 4
.IX Item "-mword-relocations"
تنها برای مقادیر با اندازه کلمه (یعنی R_ARM_ABS32) بازآرایی مطلق (absolute relocations) تولید می‌کند. این گزینه به‌طور پیش‌فرض در مقصدهایی (مانند uClinux و SymbianOS) که بارگذار زمان اجرا این محدودیت را تحمیل می‌کند، و همچنین هنگامی که \fB\-fpic\fR یا \fB\-fPIC\fR مشخص شده باشد فعال است. این گزینه با \fB\-mslow\-flash\-data\fR تداخل دارد.
.IP \fB\-mfix\-cortex\-m3\-ldrd\fR 4
.IX Item "-mfix-cortex-m3-ldrd"
برخی از هسته‌های Cortex\-M3 می‌توانند در هنگام استفاده از دستورالعمل‌های \f(CW\*(C`ldrd\*(C'\fR با رجیسترهای پایه و مقصد هم‌پوشان، موجب خرابی داده‌ها شوند. این گزینه از تولید این دستورالعمل‌ها جلوگیری می‌کند. این گزینه به‌طور پیش‌فرض زمانی که \fB\-mcpu=cortex\-m3\fR مشخص شده باشد فعال است.
.IP \fB\-mfix\-cortex\-a57\-aes\-1742098\fR 4
.IX Item "-mfix-cortex-a57-aes-1742098"
.PD 0
.IP \fB\-mno\-fix\-cortex\-a57\-aes\-1742098\fR 4
.IX Item "-mno-fix-cortex-a57-aes-1742098"
.IP \fB\-mfix\-cortex\-a72\-aes\-1655431\fR 4
.IX Item "-mfix-cortex-a72-aes-1655431"
.IP \fB\-mno\-fix\-cortex\-a72\-aes\-1655431\fR 4
.IX Item "-mno-fix-cortex-a72-aes-1655431"
.PD
کاهش اثر (یا غیرفعال‌سازی کاهش اثر) یک اشکال سخت‌افزاری (erratum) در Cortex\-A57 و
Cortex\-A72 را فعال می‌کند که بر دستورالعمل‌های رمزنگاری AES اثر می‌گذارد. این
گزینه به‌طور پیش‌فرض هنگامی که \fB\-mcpu=cortex\-a57\fR یا
\&\fB\-mcpu=cortex\-a72\fR مشخص شده باشد فعال است.
.IP \fB\-munaligned\-access\fR 4
.IX Item "-munaligned-access"
.PD 0
.IP \fB\-mno\-unaligned\-access\fR 4
.IX Item "-mno-unaligned-access"
.PD
خواندن و نوشتن مقادیر ۱۶ و ۳۲ بیتی را از آدرس‌هایی که تراز ۱۶ یا ۳۲ بیتی ندارند فعال (یا غیرفعال) می‌کند. به‌طور پیش‌فرض
دسترسی ترازنشده برای تمام معماری‌های پیش از ARMv6، تمام ARMv6\-M و معماری‌های پایه ARMv8\-M Baseline غیرفعال است، و برای تمام معماری‌های دیگر فعال می‌باشد. اگر دسترسی ترازنشده فعال نباشد، کلمات در ساختارهای داده فشرده (packed) هر بار یک بایت خوانده یا نوشته می‌شوند.
.Sp
خصیصه ARM با عنوان \f(CW\*(C`Tag_CPU_unaligned_access\*(C'\fR بسته به تنظیم این گزینه، در فایل شیء تولیدشده بر روی true یا false تنظیم می‌شود. در صورت فعال بودن دسترسی ترازنشده، نماد پیش‌پردازنده \f(CW\*(C`_\|_ARM_FEATURE_UNALIGNED\*(C'\fR نیز تعریف می‌شود.
.IP \fB\-mslow\-flash\-data\fR 4
.IX Item "-mslow-flash-data"
فرض می‌کند که بارگذاری داده از flash کندتر از واکشی دستورالعمل است.
بنابراین بارگذاری تحت‌اللفظی (literal load) برای دستیابی به کارایی بهتر به حداقل می‌رسد.
این گزینه فقط هنگام کامپایل برای ARMv7 M\-profile پشتیبانی می‌شود و
به‌طور پیش‌فرض غیرفعال است. این گزینه با \fB\-mword\-relocations\fR تداخل دارد.
.IP \fB\-masm\-syntax\-unified\fR 4
.IX Item "-masm-syntax-unified"
فرض می‌کند که اسمبلر درون‌خطی از نحو asm یکپارچه (unified asm syntax) استفاده می‌کند. حالت پیش‌فرض در حال حاضر خاموش است که به‌معنای نحو تفکیک‌شده (divided syntax) می‌باشد. این گزینه روی Thumb2 اثری ندارد؛ با این حال ممکن است در نگارش‌های آینده GCC تغییر کند. نحو تفکیک‌شده باید منسوخ تلقی شود.
.IP \fB\-mrestrict\-it\fR 4
.IX Item "-mrestrict-it"
تولید بلوک‌های IT را محدود می‌کند تا با قوانین ARMv8\-A مطابقت داشته باشند.
بلوک‌های IT تنها می‌توانند شامل یک تک‌دستورالعمل ۱۶ بیتی از یک مجموعه دستورالعمل منتخب باشند. این گزینه برای حالت ARMv8\-A Thumb به‌طور پیش‌فرض روشن است.
.IP \fB\-mpure\-code\fR 4
.IX Item "-mpure-code"
اجازه نمی‌دهد داده‌های ثابت در بخش‌های کد قرار گیرند.
علاوه بر این، هنگام کامپایل برای قالب شیء ELF، به تمام بخش‌های متن خصیصه بخش ویژه پردازنده ELF به نام \f(CW\*(C`SHF_ARM_PURECODE\*(C'\fR داده می‌شود. این گزینه تنها در زمان تولید کد غیر-pic برای مقصدهای M\-profile در دسترس است.
.IP \fB\-mcmse\fR 4
.IX Item "-mcmse"
کد امن را مطابق با «ARMv8\-M Security Extensions: Requirements on Development Tools Engineering Specification» تولید می‌کند که در
<\fBhttps://developer.arm.com/documentation/ecm0359818/latest\fR>
یافت می‌شود.
.IP \fB\-mfix\-cmse\-cve\-2021\-35465\fR 4
.IX Item "-mfix-cmse-cve-2021-35465"
یک مشکل امنیتی بالقوه با دستورالعمل \f(CW\*(C`VLLDM\*(C'\fR در برخی از دستگاه‌های M\-profile هنگام استفاده از CMSE (CVE\-2021\-365465) را کاهش می‌دهد. این گزینه به‌طور پیش‌فرض هنگامی که گزینه \fB\-mcpu=\fR به همراه
\&\f(CW\*(C`cortex\-m33\*(C'\fR، \f(CW\*(C`cortex\-m35p\*(C'\fR، \f(CW\*(C`cortex\-m52\*(C'\fR، \f(CW\*(C`cortex\-m55\*(C'\fR،
\&\f(CW\*(C`cortex\-m85\*(C'\fR یا \f(CW\*(C`star\-mc1\*(C'\fR به کار رود فعال است. از گزینه \fB\-mno\-fix\-cmse\-cve\-2021\-35465\fR
می‌توان برای غیرفعال کردن این کاهش اثر استفاده کرد.
.IP \fB\-mstack\-protector\-guard=\fR\fIguard\fR 4
.IX Item "-mstack-protector-guard=guard"
.PD 0
.IP \fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR 4
.IX Item "-mstack-protector-guard-offset=offset"
.PD
کد محافظت از پشته را با استفاده از قناری (canary) در \fIguard\fR تولید می‌کند. مکان‌های
پشتیبانی‌شده عبارتند از \fBglobal\fR برای یک قناری سراسری یا \fBtls\fR برای
قناری قابل دسترسی از طریق رجیستر TLS. گزینه
\&\fB\-mstack\-protector\-guard\-offset=\fR برای استفاده به همراه
\&\fB\-fstack\-protector\-guard=tls\fR در نظر گرفته شده و برای استفاده در کد فضای کاربری (user\-land) نیست.
.IP \fB\-mfdpic\fR 4
.IX Item "-mfdpic"
.PD 0
.IP \fB\-mno\-fdpic\fR 4
.IX Item "-mno-fdpic"
.PD
رابط FDPIC ABI را انتخاب می‌کند که از توصیف‌گرهای تابع ۶۴ بیتی برای نشان دادن اشاره‌گرها به توابع استفاده می‌کند. هنگامی که کامپایلر برای مقصدهای
\&\f(CW\*(C`arm\-*\-uclinuxfdpiceabi\*(C'\fR پیکربندی شده باشد، این گزینه به‌طور پیش‌فرض روشن است
و در صورتی که هیچ‌یک از گزینه‌های مرتبط با PIC/PIE ارائه نشده باشد، به معنی \fB\-fPIE\fR است. در سایر مقصدها، این گزینه تنها ویژگی‌های تولید کد ویژه FDPIC را فعال می‌کند، و کاربر باید در صورت نیاز گزینه‌های مرتبط با PIC/PIE را صریحاً ارائه دهد.
.Sp
توجه داشته باشید که پیوند ایستا پشتیبانی نمی‌شود زیرا همچنان هنگام بازآرایی خودکار برنامه (self\-relocates)، پیونددهنده پویا را درگیر می‌کند. اگر چنین رفتاری قابل قبول است، از گزینه‌های \-static و \-Wl,\-dynamic\-linker استفاده کنید.
.Sp
گزینه معکوس \fB\-mno\-fdpic\fR برای ساخت هسته Linux با استفاده از همان زنجیره ابزار (\f(CW\*(C`arm\-*\-uclinuxfdpiceabi\*(C'\fR) که برای ساخت برنامه‌های فضای کاربر به کار رفته، مفید (و الزامی) است..IP \fB\-mbranch\-protection=\fR\fIfeatures\fR 4
.IX Item "-mbranch-protection=features"
فعال‌سازی ویژگی‌های محافظت از انشعاب (تنها armv8.1\-m.main).
.Sp
\&\fIfeatures\fR می‌تواند یکی از حالت‌های زیر را داشته باشد:
.Sp
\&\fBnone\fR کد را بدون محافظت از انشعاب یا امضای نشانی بازگشت تولید می‌کند.
.Sp
\&\fBstandard\fR کد را با تمام ویژگی‌های محافظت از انشعاب فعال در سطح استانداردشان تولید می‌کند.
.Sp
\&\fBpac\-ret\fR کد را با تنظیم امضای نشانی بازگشت در سطح استاندارد آن تولید می‌کند، که عبارت است از امضای تمام توابعی که نشانی بازگشت را در حافظه ذخیره می‌کنند.
.Sp
\&\fBpac\-ret+leaf\fR امضای \fBpac\-ret\fR را گسترش می‌دهد تا توابع برگ (leaf) را حتی اگر نشانی بازگشت را در حافظه ننویسند، شامل شود.
.Sp
\&\fBbti\fR دستورالعمل‌های landing\-pad را در اهداف مجاز دستورالعمل‌های انشعاب غیرمستقیم اضافه می‌کند.
.Sp
اگر پشتیبانی از افزونهٔ معماری \fB+pacbti\fR فعال نشده باشد (مثلاً از طریق \fB\-march=\fR)، تمام عملیات‌های محافظت از انشعاب و امضای نشانی بازگشت مقید به استفاده از تنها دستورالعمل‌های تعریف‌شده در فضای architectural\-NOP خواهند بود. کد تولیدشده با نسخه‌های پیشین معماری سازگار رو به عقب باقی می‌ماند، اما امنیت تکمیلی می‌تواند در هنگام اجرا روی پردازنده‌هایی که از افزونهٔ \fBPACBTI\fR پشتیبانی می‌کنند فعال شود.
.Sp
اعمال اجباری هدف انشعاب با استفاده از BTI تنها در صورتی می‌تواند در هنگام اجرا فعال شود که تمام کدهای برنامه دست‌کم با \&\fB\-mbranch\-protection=bti\fR کامپایل شده باشند.
.Sp
هر تنظیمی غیر از \fBnone\fR تنها در armv8\-m.main یا جدیدتر پشتیبانی می‌شود.
.Sp
پیش‌فرض، تولید کد بدون محافظت از انشعاب یا امضای نشانی بازگشت است.
.IP \fB\-mvectorize\-with\-neon\-quad\fR 4
.IX Item "-mvectorize-with-neon-quad"
.PD 0
.IP \fB\-mvectorize\-with\-neon\-double\fR 4
.IX Item "-mvectorize-with-neon-double"
.PD
کنترل اینکه آیا برداری‌سازی از ثبات‌های quad\-word یا double\-word در NEON استفاده کند یا خیر.
پیش‌فرض \fB\-mvectorize\-with\-neon\-quad\fR است.
.PP
\fIگزینه‌های AVR\fR
.IX Subsection "AVR Options"
.PP
این گزینه‌ها برای پیاده‌سازی‌های AVR تعریف شده‌اند:
.IP \fB\-mmcu=\fR\fImcu\fR 4
.IX Item "-mmcu=mcu"
مشخص کردن معماری مجموعه دستورالعمل (ISA) یا نوع قطعهٔ AVR.
پیش‌فرض این گزینه \f(CW\*(C`avr2\*(C'\fR است.
.Sp
قطعات و ISAهای AVR زیر پشتیبانی می‌شوند.
\&\fIنکته:\fR پشتیبانی کامل از یک قطعه متشکل است از کد راه‌اندازی \f(CW\*(C`crt\fR\f(CImcu\fR\f(CW.o\*(C'\fR، یک سرآیند قطعه \f(CW\*(C`avr/io*.h\*(C'\fR، یک کتابخانهٔ قطعه \f(CW\*(C`lib\fR\f(CImcu\fR\f(CW.a\*(C'\fR و یک فایل device\-specs (\f(CW\*(C`https://gcc.gnu.org/wiki/avr\-gcc#spec\-files\*(C'\fR) با نام \&\f(CW\*(C`specs\-\fR\f(CImcu\fR\f(CW\*(C'\fR. تنها مورد آخر توسط کامپایلر بر اساس \f(CW\*(C`\fR\f(CImcu\fR\f(CW\*(C'\fRهای پشتیبانی‌شده در زیر ارائه می‌شود. بقیه موارد توسط AVR\-LibC (\f(CW\*(C`https://github.com/avrdudes/avr\-libc\*(C'\fR) یا به‌واسطهٔ فایل‌های \&\f(CW\*(C`atpack\*(C'\fR (\f(CW\*(C`https://gcc.gnu.org/wiki/avr\-gcc#atpack\*(C'\fR) از سوی سازندهٔ سخت‌افزار پشتیبانی می‌شوند.
.RS 4
.ie n .IP """avr2""" 4
.el .IP \f(CWavr2\fR 4
.IX Item "avr2"
قطعات «کلاسیک» با حداکثر ۸ کبی‌بایت (KiB) حافظهٔ برنامه.
\&\fImcu\fR = \f(CW\*(C`attiny22\*(C'\fR, \f(CW\*(C`attiny26\*(C'\fR, \f(CW\*(C`at90s2313\*(C'\fR, \f(CW\*(C`at90s2323\*(C'\fR, \f(CW\*(C`at90s2333\*(C'\fR, \f(CW\*(C`at90s2343\*(C'\fR, \f(CW\*(C`at90s4414\*(C'\fR, \f(CW\*(C`at90s4433\*(C'\fR, \f(CW\*(C`at90s4434\*(C'\fR, \f(CW\*(C`at90c8534\*(C'\fR, \f(CW\*(C`at90s8515\*(C'\fR, \f(CW\*(C`at90s8535\*(C'\fR.
.ie n .IP """avr25""" 4
.el .IP \f(CWavr25\fR 4
.IX Item "avr25"
قطعات «کلاسیک» با حداکثر ۸ کبی‌بایت (KiB) حافظهٔ برنامه و دارای دستورالعمل \f(CW\*(C`MOVW\*(C'\fR.
\&\fImcu\fR = \f(CW\*(C`attiny13\*(C'\fR, \f(CW\*(C`attiny13a\*(C'\fR, \f(CW\*(C`attiny24\*(C'\fR, \f(CW\*(C`attiny24a\*(C'\fR, \f(CW\*(C`attiny25\*(C'\fR, \f(CW\*(C`attiny261\*(C'\fR, \f(CW\*(C`attiny261a\*(C'\fR, \f(CW\*(C`attiny2313\*(C'\fR, \f(CW\*(C`attiny2313a\*(C'\fR, \f(CW\*(C`attiny43u\*(C'\fR, \f(CW\*(C`attiny44\*(C'\fR, \f(CW\*(C`attiny44a\*(C'\fR, \f(CW\*(C`attiny45\*(C'\fR, \f(CW\*(C`attiny48\*(C'\fR, \f(CW\*(C`attiny441\*(C'\fR, \f(CW\*(C`attiny461\*(C'\fR, \f(CW\*(C`attiny461a\*(C'\fR, \f(CW\*(C`attiny4313\*(C'\fR, \f(CW\*(C`attiny84\*(C'\fR, \f(CW\*(C`attiny84a\*(C'\fR, \f(CW\*(C`attiny85\*(C'\fR, \f(CW\*(C`attiny87\*(C'\fR, \f(CW\*(C`attiny88\*(C'\fR, \f(CW\*(C`attiny828\*(C'\fR, \f(CW\*(C`attiny841\*(C'\fR, \f(CW\*(C`attiny861\*(C'\fR, \f(CW\*(C`attiny861a\*(C'\fR, \f(CW\*(C`ata5272\*(C'\fR, \f(CW\*(C`ata6616c\*(C'\fR, \f(CW\*(C`at86rf401\*(C'\fR.
.ie n .IP """avr3""" 4
.el .IP \f(CWavr3\fR 4
.IX Item "avr3"
قطعات «کلاسیک» با ۱۶ کبی‌بایت تا ۶۴ کبی‌بایت (KiB) حافظهٔ برنامه.
\&\fImcu\fR = \f(CW\*(C`at76c711\*(C'\fR, \f(CW\*(C`at43usb355\*(C'\fR.
.ie n .IP """avr31""" 4
.el .IP \f(CWavr31\fR 4
.IX Item "avr31"
قطعات «کلاسیک» با ۱۲۸ کبی‌بایت (KiB) حافظهٔ برنامه.
\&\fImcu\fR = \f(CW\*(C`atmega103\*(C'\fR, \f(CW\*(C`at43usb320\*(C'\fR.
.ie n .IP """avr35""" 4
.el .IP \f(CWavr35\fR 4
.IX Item "avr35"
قطعات «کلاسیک» با ۱۶ کبی‌بایت تا ۶۴ کبی‌بایت (KiB) حافظهٔ برنامه و دارای دستورالعمل \f(CW\*(C`MOVW\*(C'\fR.
\&\fImcu\fR = \f(CW\*(C`attiny167\*(C'\fR, \f(CW\*(C`attiny1634\*(C'\fR, \f(CW\*(C`atmega8u2\*(C'\fR, \f(CW\*(C`atmega16u2\*(C'\fR, \f(CW\*(C`atmega32u2\*(C'\fR, \f(CW\*(C`ata5505\*(C'\fR, \f(CW\*(C`ata6617c\*(C'\fR, \f(CW\*(C`ata664251\*(C'\fR, \f(CW\*(C`at90usb82\*(C'\fR, \f(CW\*(C`at90usb162\*(C'\fR.
.ie n .IP """avr4""" 4
.el .IP \f(CWavr4\fR 4
.IX Item "avr4"
قطعات «بهبودیافته» با حداکثر ۸ کبی‌بایت (KiB) حافظهٔ برنامه.
\&\fImcu\fR = \f(CW\*(C`atmega48\*(C'\fR, \f(CW\*(C`atmega48a\*(C'\fR, \f(CW\*(C`atmega48p\*(C'\fR, \f(CW\*(C`atmega48pa\*(C'\fR, \f(CW\*(C`atmega48pb\*(C'\fR, \f(CW\*(C`atmega8\*(C'\fR, \f(CW\*(C`atmega8a\*(C'\fR, \f(CW\*(C`atmega8hva\*(C'\fR, \f(CW\*(C`atmega88\*(C'\fR, \f(CW\*(C`atmega88a\*(C'\fR, \f(CW\*(C`atmega88p\*(C'\fR, \f(CW\*(C`atmega88pa\*(C'\fR, \f(CW\*(C`atmega88pb\*(C'\fR, \f(CW\*(C`atmega8515\*(C'\fR, \f(CW\*(C`atmega8535\*(C'\fR, \f(CW\*(C`ata5795\*(C'\fR, \f(CW\*(C`ata6285\*(C'\fR, \f(CW\*(C`ata6286\*(C'\fR, \f(CW\*(C`ata6289\*(C'\fR, \f(CW\*(C`ata6612c\*(C'\fR, \f(CW\*(C`at90pwm1\*(C'\fR, \f(CW\*(C`at90pwm2\*(C'\fR, \f(CW\*(C`at90pwm2b\*(C'\fR, \f(CW\*(C`at90pwm3\*(C'\fR, \f(CW\*(C`at90pwm3b\*(C'\fR, \f(CW\*(C`at90pwm81\*(C'\fR.
.ie n .IP """avr5""" 4
.el .IP \f(CWavr5\fR 4
.IX Item "avr5"
قطعات «بهبودیافته» با ۱۶ کبی‌بایت تا ۶۴ کبی‌بایت (KiB) حافظهٔ برنامه.
\&\fImcu\fR = \f(CW\*(C`atmega16\*(C'\fR, \f(CW\*(C`atmega16a\*(C'\fR, \f(CW\*(C`atmega16hva\*(C'\fR, \f(CW\*(C`atmega16hva2\*(C'\fR, \f(CW\*(C`atmega16hvb\*(C'\fR, \f(CW\*(C`atmega16hvbrevb\*(C'\fR, \f(CW\*(C`atmega16m1\*(C'\fR, \f(CW\*(C`atmega16u4\*(C'\fR, \f(CW\*(C`atmega161\*(C'\fR, \f(CW\*(C`atmega162\*(C'\fR, \f(CW\*(C`atmega163\*(C'\fR, \f(CW\*(C`atmega164a\*(C'\fR, \f(CW\*(C`atmega164p\*(C'\fR, \f(CW\*(C`atmega164pa\*(C'\fR, \f(CW\*(C`atmega165\*(C'\fR, \f(CW\*(C`atmega165a\*(C'\fR, \f(CW\*(C`atmega165p\*(C'\fR, \f(CW\*(C`atmega165pa\*(C'\fR, \f(CW\*(C`atmega168\*(C'\fR, \f(CW\*(C`atmega168a\*(C'\fR, \f(CW\*(C`atmega168p\*(C'\fR, \f(CW\*(C`atmega168pa\*(C'\fR, \f(CW\*(C`atmega168pb\*(C'\fR, \f(CW\*(C`atmega169\*(C'\fR, \f(CW\*(C`atmega169a\*(C'\fR, \f(CW\*(C`atmega169p\*(C'\fR, \f(CW\*(C`atmega169pa\*(C'\fR, \f(CW\*(C`atmega32\*(C'\fR, \f(CW\*(C`atmega32a\*(C'\fR, \f(CW\*(C`atmega32c1\*(C'\fR, \f(CW\*(C`atmega32hvb\*(C'\fR, \f(CW\*(C`atmega32hvbrevb\*(C'\fR, \f(CW\*(C`atmega32m1\*(C'\fR, \f(CW\*(C`atmega32u4\*(C'\fR, \f(CW\*(C`atmega32u6\*(C'\fR, \f(CW\*(C`atmega323\*(C'\fR, \f(CW\*(C`atmega324a\*(C'\fR, \f(CW\*(C`atmega324p\*(C'\fR, \f(CW\*(C`atmega324pa\*(C'\fR, \f(CW\*(C`atmega324pb\*(C'\fR, \f(CW\*(C`atmega325\*(C'\fR, \f(CW\*(C`atmega325a\*(C'\fR, \f(CW\*(C`atmega325p\*(C'\fR, \f(CW\*(C`atmega325pa\*(C'\fR, \f(CW\*(C`atmega328\*(C'\fR, \f(CW\*(C`atmega328p\*(C'\fR, \f(CW\*(C`atmega328pb\*(C'\fR, \f(CW\*(C`atmega329\*(C'\fR, \f(CW\*(C`atmega329a\*(C'\fR, \f(CW\*(C`atmega329p\*(C'\fR, \f(CW\*(C`atmega329pa\*(C'\fR, \f(CW\*(C`atmega3250\*(C'\fR, \f(CW\*(C`atmega3250a\*(C'\fR, \f(CW\*(C`atmega3250p\*(C'\fR, \f(CW\*(C`atmega3250pa\*(C'\fR, \f(CW\*(C`atmega3290\*(C'\fR, \f(CW\*(C`atmega3290a\*(C'\fR, \f(CW\*(C`atmega3290p\*(C'\fR, \f(CW\*(C`atmega3290pa\*(C'\fR, \f(CW\*(C`atmega406\*(C'\fR, \f(CW\*(C`atmega64\*(C'\fR, \f(CW\*(C`atmega64a\*(C'\fR, \f(CW\*(C`atmega64c1\*(C'\fR, \f(CW\*(C`atmega64hve\*(C'\fR, \f(CW\*(C`atmega64hve2\*(C'\fR, \f(CW\*(C`atmega64m1\*(C'\fR, \f(CW\*(C`atmega64rfr2\*(C'\fR, \f(CW\*(C`atmega640\*(C'\fR, \f(CW\*(C`atmega644\*(C'\fR, \f(CW\*(C`atmega644a\*(C'\fR, \f(CW\*(C`atmega644p\*(C'\fR, \f(CW\*(C`atmega644pa\*(C'\fR, \f(CW\*(C`atmega644rfr2\*(C'\fR, \f(CW\*(C`atmega645\*(C'\fR, \f(CW\*(C`atmega645a\*(C'\fR, \f(CW\*(C`atmega645p\*(C'\fR, \f(CW\*(C`atmega649\*(C'\fR, \f(CW\*(C`atmega649a\*(C'\fR, \f(CW\*(C`atmega649p\*(C'\fR, \f(CW\*(C`atmega6450\*(C'\fR, \f(CW\*(C`atmega6450a\*(C'\fR, \f(CW\*(C`atmega6450p\*(C'\fR, \f(CW\*(C`atmega6490\*(C'\fR, \f(CW\*(C`atmega6490a\*(C'\fR, \f(CW\*(C`atmega6490p\*(C'\fR, \f(CW\*(C`ata5790\*(C'\fR, \f(CW\*(C`ata5790n\*(C'\fR, \f(CW\*(C`ata5791\*(C'\fR, \f(CW\*(C`ata6613c\*(C'\fR, \f(CW\*(C`ata6614q\*(C'\fR, \f(CW\*(C`ata5782\*(C'\fR, \f(CW\*(C`ata5831\*(C'\fR, \f(CW\*(C`ata8210\*(C'\fR, \f(CW\*(C`ata8510\*(C'\fR, \f(CW\*(C`ata5787\*(C'\fR, \f(CW\*(C`ata5835\*(C'\fR, \f(CW\*(C`ata5700m322\*(C'\fR, \f(CW\*(C`ata5702m322\*(C'\fR, \f(CW\*(C`at90pwm161\*(C'\fR, \f(CW\*(C`at90pwm216\*(C'\fR, \f(CW\*(C`at90pwm316\*(C'\fR, \f(CW\*(C`at90can32\*(C'\fR, \f(CW\*(C`at90can64\*(C'\fR, \f(CW\*(C`at90scr100\*(C'\fR, \f(CW\*(C`at90usb646\*(C'\fR, \f(CW\*(C`at90usb647\*(C'\fR, \f(CW\*(C`at94k\*(C'\fR, \f(CW\*(C`m3000\*(C'\fR.
.ie n .IP """avr51""" 4
.el .IP \f(CWavr51\fR 4
.IX Item "avr51"
قطعات «بهبودیافته» با ۱۲۸ کبی‌بایت (KiB) حافظهٔ برنامه.
\&\fImcu\fR = \f(CW\*(C`atmega128\*(C'\fR, \f(CW\*(C`atmega128a\*(C'\fR, \f(CW\*(C`atmega128rfa1\*(C'\fR, \f(CW\*(C`atmega128rfr2\*(C'\fR, \f(CW\*(C`atmega1280\*(C'\fR, \f(CW\*(C`atmega1281\*(C'\fR, \f(CW\*(C`atmega1284\*(C'\fR, \f(CW\*(C`atmega1284p\*(C'\fR, \f(CW\*(C`atmega1284rfr2\*(C'\fR, \f(CW\*(C`at90can128\*(C'\fR, \f(CW\*(C`at90usb1286\*(C'\fR, \f(CW\*(C`at90usb1287\*(C'\fR.
.ie n .IP """avr6""" 4
.el .IP \f(CWavr6\fR 4
.IX Item "avr6"
قطعات «بهبودیافته» با شمارندهٔ دستور (PC) سه‌بایتی، یعنی با بیش از ۱۲۸ کبی‌بایت (KiB) حافظهٔ برنامه.
\&\fImcu\fR = \f(CW\*(C`atmega256rfr2\*(C'\fR, \f(CW\*(C`atmega2560\*(C'\fR, \f(CW\*(C`atmega2561\*(C'\fR, \f(CW\*(C`atmega2564rfr2\*(C'\fR.
.ie n .IP """avrxmega2""" 4
.el .IP \f(CWavrxmega2\fR 4
.IX Item "avrxmega2"
قطعات «XMEGA» با بیش از ۸ کبی‌بایت و حداکثر ۶۴ کبی‌بایت (KiB) حافظهٔ برنامه.
\&\fImcu\fR = \f(CW\*(C`atxmega8e5\*(C'\fR, \f(CW\*(C`atxmega16a4\*(C'\fR, \f(CW\*(C`atxmega16a4u\*(C'\fR, \f(CW\*(C`atxmega16c4\*(C'\fR, \f(CW\*(C`atxmega16d4\*(C'\fR, \f(CW\*(C`atxmega16e5\*(C'\fR, \f(CW\*(C`atxmega32a4\*(C'\fR, \f(CW\*(C`atxmega32a4u\*(C'\fR, \f(CW\*(C`atxmega32c3\*(C'\fR, \f(CW\*(C`atxmega32c4\*(C'\fR, \f(CW\*(C`atxmega32d3\*(C'\fR, \f(CW\*(C`atxmega32d4\*(C'\fR, \f(CW\*(C`atxmega32e5\*(C'\fR, \f(CW\*(C`avr64da28\*(C'\fR, \f(CW\*(C`avr64da28s\*(C'\fR, \f(CW\*(C`avr64da32\*(C'\fR, \f(CW\*(C`avr64da32s\*(C'\fR, \f(CW\*(C`avr64da48\*(C'\fR, \f(CW\*(C`avr64da48s\*(C'\fR, \f(CW\*(C`avr64da64\*(C'\fR, \f(CW\*(C`avr64da64s\*(C'\fR, \f(CW\*(C`avr64db28\*(C'\fR, \f(CW\*(C`avr64db32\*(C'\fR, \f(CW\*(C`avr64db48\*(C'\fR, \f(CW\*(C`avr64db64\*(C'\fR, \f(CW\*(C`avr64dd14\*(C'\fR, \f(CW\*(C`avr64dd20\*(C'\fR, \f(CW\*(C`avr64dd28\*(C'\fR, \f(CW\*(C`avr64dd32\*(C'\fR, \f(CW\*(C`avr64du28\*(C'\fR, \f(CW\*(C`avr64du32\*(C'\fR, \f(CW\*(C`avr64ea28\*(C'\fR, \f(CW\*(C`avr64ea32\*(C'\fR, \f(CW\*(C`avr64ea48\*(C'\fR, \f(CW\*(C`avr64sd28\*(C'\fR, \f(CW\*(C`avr64sd32\*(C'\fR, \f(CW\*(C`avr64sd48\*(C'\fR.
.ie n .IP """avrxmega3""" 4
.el .IP \f(CWavrxmega3\fR 4
.IX Item "avrxmega3"
قطعات «XMEGA» با حداکثر ۶۴ کبی‌بایت (KiB) حافظهٔ ترکیبی برنامه و RAM، و با حافظهٔ برنامه‌ای که در فضای آدرس RAM نمایان است.
\&\fImcu\fR = \f(CW\*(C`attiny202\*(C'\fR, \f(CW\*(C`attiny204\*(C'\fR, \f(CW\*(C`attiny212\*(C'\fR, \f(CW\*(C`attiny214\*(C'\fR, \f(CW\*(C`attiny402\*(C'\fR, \f(CW\*(C`attiny404\*(C'\fR, \f(CW\*(C`attiny406\*(C'\fR, \f(CW\*(C`attiny412\*(C'\fR, \f(CW\*(C`attiny414\*(C'\fR, \f(CW\*(C`attiny416\*(C'\fR, \f(CW\*(C`attiny416auto\*(C'\fR, \f(CW\*(C`attiny417\*(C'\fR, \f(CW\*(C`attiny424\*(C'\fR, \f(CW\*(C`attiny426\*(C'\fR, \f(CW\*(C`attiny427\*(C'\fR, \f(CW\*(C`attiny804\*(C'\fR, \f(CW\*(C`attiny806\*(C'\fR, \f(CW\*(C`attiny807\*(C'\fR, \f(CW\*(C`attiny814\*(C'\fR, \f(CW\*(C`attiny816\*(C'\fR, \f(CW\*(C`attiny817\*(C'\fR, \f(CW\*(C`attiny824\*(C'\fR, \f(CW\*(C`attiny826\*(C'\fR, \f(CW\*(C`attiny827\*(C'\fR, \f(CW\*(C`attiny1604\*(C'\fR, \f(CW\*(C`attiny1606\*(C'\fR, \f(CW\*(C`attiny1607\*(C'\fR, \f(CW\*(C`attiny1614\*(C'\fR, \f(CW\*(C`attiny1616\*(C'\fR, \f(CW\*(C`attiny1617\*(C'\fR, \f(CW\*(C`attiny1624\*(C'\fR, \f(CW\*(C`attiny1626\*(C'\fR, \f(CW\*(C`attiny1627\*(C'\fR, \f(CW\*(C`attiny3214\*(C'\fR, \f(CW\*(C`attiny3216\*(C'\fR, \f(CW\*(C`attiny3217\*(C'\fR, \f(CW\*(C`attiny3224\*(C'\fR, \f(CW\*(C`attiny3226\*(C'\fR, \f(CW\*(C`attiny3227\*(C'\fR, \f(CW\*(C`atmega808\*(C'\fR, \f(CW\*(C`atmega809\*(C'\fR, \f(CW\*(C`atmega1608\*(C'\fR, \f(CW\*(C`atmega1609\*(C'\fR, \f(CW\*(C`atmega3208\*(C'\fR, \f(CW\*(C`atmega3209\*(C'\fR, \f(CW\*(C`atmega4808\*(C'\fR, \f(CW\*(C`atmega4809\*(C'\fR, \f(CW\*(C`avr16dd14\*(C'\fR, \f(CW\*(C`avr16dd20\*(C'\fR, \f(CW\*(C`avr16dd28\*(C'\fR, \f(CW\*(C`avr16dd32\*(C'\fR, \f(CW\*(C`avr16du14\*(C'\fR, \f(CW\*(C`avr16du20\*(C'\fR, \f(CW\*(C`avr16du28\*(C'\fR, \f(CW\*(C`avr16du32\*(C'\fR, \f(CW\*(C`avr16ea28\*(C'\fR, \f(CW\*(C`avr16ea32\*(C'\fR, \f(CW\*(C`avr16ea48\*(C'\fR, \f(CW\*(C`avr16eb14\*(C'\fR, \f(CW\*(C`avr16eb20\*(C'\fR, \f(CW\*(C`avr16eb28\*(C'\fR, \f(CW\*(C`avr16eb32\*(C'\fR, \f(CW\*(C`avr16la14\*(C'\fR, \f(CW\*(C`avr16la20\*(C'\fR, \f(CW\*(C`avr16la28\*(C'\fR, \f(CW\*(C`avr16la32\*(C'\fR, \f(CW\*(C`avr32da28\*(C'\fR, \f(CW\*(C`avr32da28s\*(C'\fR, \f(CW\*(C`avr32da32\*(C'\fR, \f(CW\*(C`avr32da32s\*(C'\fR, \f(CW\*(C`avr32da48\*(C'\fR, \f(CW\*(C`avr32da48s\*(C'\fR, \f(CW\*(C`avr32db28\*(C'\fR, \f(CW\*(C`avr32db32\*(C'\fR, \f(CW\*(C`avr32db48\*(C'\fR, \f(CW\*(C`avr32dd14\*(C'\fR, \f(CW\*(C`avr32dd20\*(C'\fR, \f(CW\*(C`avr32dd28\*(C'\fR, \f(CW\*(C`avr32dd32\*(C'\fR, \f(CW\*(C`avr32du14\*(C'\fR, \f(CW\*(C`avr32du20\*(C'\fR, \f(CW\*(C`avr32du28\*(C'\fR, \f(CW\*(C`avr32du32\*(C'\fR, \f(CW\*(C`avr32ea28\*(C'\fR, \f(CW\*(C`avr32ea32\*(C'\fR, \f(CW\*(C`avr32ea48\*(C'\fR, \f(CW\*(C`avr32eb14\*(C'\fR, \f(CW\*(C`avr32eb20\*(C'\fR, \f(CW\*(C`avr32eb28\*(C'\fR, \f(CW\*(C`avr32eb32\*(C'\fR, \f(CW\*(C`avr32la14\*(C'\fR, \f(CW\*(C`avr32la20\*(C'\fR, \f(CW\*(C`avr32la28\*(C'\fR, \f(CW\*(C`avr32la32\*(C'\fR, \f(CW\*(C`avr32sd20\*(C'\fR, \f(CW\*(C`avr32sd28\*(C'\fR, \f(CW\*(C`avr32sd32\*(C'\fR.
.ie n .IP """avrxmega4""" 4
.el .IP \f(CWavrxmega4\fR 4
.IX Item "avrxmega4"
قطعات «XMEGA» با بیش از ۶۴ کبی‌بایت و حداکثر ۱۲۸ کبی‌بایت (KiB) حافظهٔ برنامه.
\&\fImcu\fR = \f(CW\*(C`atxmega64a3\*(C'\fR, \f(CW\*(C`atxmega64a3u\*(C'\fR, \f(CW\*(C`atxmega64a4u\*(C'\fR, \f(CW\*(C`atxmega64b1\*(C'\fR, \f(CW\*(C`atxmega64b3\*(C'\fR, \f(CW\*(C`atxmega64c3\*(C'\fR, \f(CW\*(C`atxmega64d3\*(C'\fR, \f(CW\*(C`atxmega64d4\*(C'\fR, \f(CW\*(C`avr128da28\*(C'\fR, \f(CW\*(C`avr128da28s\*(C'\fR, \f(CW\*(C`avr128da32\*(C'\fR, \f(CW\*(C`avr128da32s\*(C'\fR, \f(CW\*(C`avr128da48\*(C'\fR, \f(CW\*(C`avr128da48s\*(C'\fR, \f(CW\*(C`avr128da64\*(C'\fR, \f(CW\*(C`avr128da64s\*(C'\fR, \f(CW\*(C`avr128db28\*(C'\fR, \f(CW\*(C`avr128db32\*(C'\fR, \f(CW\*(C`avr128db48\*(C'\fR, \f(CW\*(C`avr128db64\*(C'\fR.
.ie n .IP """avrxmega5""" 4
.el .IP \f(CWavrxmega5\fR 4
.IX Item "avrxmega5"
قطعات «XMEGA» با بیش از ۶۴ کبی‌بایت و حداکثر ۱۲۸ کبی‌بایت (KiB) حافظهٔ برنامه و بیش از ۶۴ کبی‌بایت RAM.
\&\fImcu\fR = \f(CW\*(C`atxmega64a1\*(C'\fR, \f(CW\*(C`atxmega64a1u\*(C'\fR.
.ie n .IP """avrxmega6""" 4
.el .IP \f(CWavrxmega6\fR 4
.IX Item "avrxmega6"
قطعات «XMEGA» با بیش از ۱۲۸ کبی‌بایت (KiB) حافظهٔ برنامه.
\&\fImcu\fR = \f(CW\*(C`atxmega128a3\*(C'\fR, \f(CW\*(C`atxmega128a3u\*(C'\fR, \f(CW\*(C`atxmega128b1\*(C'\fR, \f(CW\*(C`atxmega128b3\*(C'\fR, \f(CW\*(C`atxmega128c3\*(C'\fR, \f(CW\*(C`atxmega128d3\*(C'\fR, \f(CW\*(C`atxmega128d4\*(C'\fR, \f(CW\*(C`atxmega192a3\*(C'\fR, \f(CW\*(C`atxmega192a3u\*(C'\fR, \f(CW\*(C`atxmega192c3\*(C'\fR, \f(CW\*(C`atxmega192d3\*(C'\fR, \f(CW\*(C`atxmega256a3\*(C'\fR, \f(CW\*(C`atxmega256a3b\*(C'\fR, \f(CW\*(C`atxmega256a3bu\*(C'\fR, \f(CW\*(C`atxmega256a3u\*(C'\fR, \f(CW\*(C`atxmega256c3\*(C'\fR, \f(CW\*(C`atxmega256d3\*(C'\fR, \f(CW\*(C`atxmega384c3\*(C'\fR, \f(CW\*(C`atxmega384d3\*(C'\fR.
.ie n .IP """avrxmega7""" 4
.el .IP \f(CWavrxmega7\fR 4
.IX Item "avrxmega7"
قطعات «XMEGA» با بیش از ۱۲۸ کبی‌بایت (KiB) حافظهٔ برنامه و بیش از ۶۴ کبی‌بایت RAM.
\&\fImcu\fR = \f(CW\*(C`atxmega128a1\*(C'\fR, \f(CW\*(C`atxmega128a1u\*(C'\fR, \f(CW\*(C`atxmega128a4u\*(C'\fR.
.ie n .IP """avrtiny""" 4
.el .IP \f(CWavrtiny\fR 4
.IX Item "avrtiny"
قطعات دارای هستهٔ Tiny از نوع «Reduced Tiny» تنها با ۱۶ ثبات همه‌منظوره و ۵۱۲ بایت تا ۴ کبی‌بایت (KiB) حافظهٔ برنامه.
\&\fImcu\fR = \f(CW\*(C`attiny4\*(C'\fR, \f(CW\*(C`attiny5\*(C'\fR, \f(CW\*(C`attiny9\*(C'\fR, \f(CW\*(C`attiny10\*(C'\fR, \f(CW\*(C`attiny102\*(C'\fR, \f(CW\*(C`attiny104\*(C'\fR, \f(CW\*(C`attiny20\*(C'\fR, \f(CW\*(C`attiny40\*(C'\fR.
.ie n .IP """avr1""" 4
.el .IP \f(CWavr1\fR 4
.IX Item "avr1"
این ISA توسط هستهٔ کمینهٔ AVR پیاده‌سازی شده و تنها برای اسمبلر پشتیبانی می‌شود.
\&\fImcu\fR = \f(CW\*(C`attiny11\*(C'\fR, \f(CW\*(C`attiny12\*(C'\fR, \f(CW\*(C`attiny15\*(C'\fR, \f(CW\*(C`attiny28\*(C'\fR, \f(CW\*(C`at90s1200\*(C'\fR.
.RE
.RS 4
.RE
.IP \fB\-mabsdata\fR 4
.IX Item "-mabsdata"
فرض می‌کند که تمام داده‌ها در حافظهٔ ایستا می‌توانند توسط دستورالعمل‌های LDS / STS در دسترس قرار گیرند. این گزینه تنها بر قطعات Reduced Tiny مانند ATtiny40 اثر دارد. همچنین صفت متغیر \f(CW\*(C`absdata\*(C'\fR را در بخش \&\fBAVR Attributes,variable attribute\fR ببینید.
.IP \fB\-mcvt\fR 4
.IX Item "-mcvt"
استفاده از یک \fIجدول بردار فشرده\fR (CVT یا compact vector table). برخی قطعات از یک CVT با تنها چهار ورودی پشتیبانی می‌کنند: 0=Reset، 1=NMI، 2=Prio1 IRQ، 3=Prio0 IRQs.
این گزینه کد راه‌اندازی را به‌جای کد معمول \f(CW\*(C`crt\fR\f(CImcu\fR\f(CW.o\*(C'\fR، از \f(CW\*(C`crt\fR\f(CImcu\fR\f(CW\-cvt.o\*(C'\fR پیوند می‌دهد.
علاوه بر فراهم‌سازی یک جدول بردار فشرده، کد راه‌اندازی بیت \&\f(CW\*(C`CPUINT_CTRLA.CPUINT_CVT\*(C'\fR را تنظیم خواهد کرد که CVT را روی قطعه فعال می‌کند.
.Sp
هنگامی که نمی‌خواهید کد راه‌اندازی بیت \f(CW\*(C`CPUINT_CTRLA.CPUINT_CVT\*(C'\fR را تنظیم کند، می‌توانید نماد \f(CW\*(C`_\|_init_cvt\*(C'\fR را برآورده کنید تا کد مربوطه دیگر از \f(CW\*(C`lib\fR\f(CImcu\fR\f(CW.a\*(C'\fR آورده نشود.
برای نمونه، می‌توانید با \f(CW\*(C`\-Wl,\-\-defsym,_\|_init_cvt=0\*(C'\fR پیوند دهید.
.Sp
کد راه‌اندازی CVT از نسخهٔ AVR\-LibC\ v2.3 (\f(CW\*(C`https://github.com/avrdudes/avr\-libc/issues/1010\*(C'\fR) به بعد در دسترس است.
.IP \fB\-mdouble=\fR\fIbits\fR 4
.IX Item "-mdouble=bits".PD 0
.IP \fB\-mlong\-double=\fR\fIbits\fR 4
.IX Item "-mlong-double=bits"
.PD
اندازه (به بیت) نوع داده‌های \f(CW\*(C`double\*(C'\fR یا به ترتیب \f(CW\*(C`long double\*(C'\fR را
تنظیم می‌کند. مقادیر ممکن برای \fIbits\fR برابر 32 و 64 هستند.
مجاز بودن یا نبودن یک مقدار مشخص برای \fIbits\fR به گزینه‌های
پیکربندی \f(CW\*(C`\-\-with\-double=\*(C'\fR و \f(CW\*(C`\-\-with\-long\-double=\*(C'\fR
(\f(CW\*(C`https://gcc.gnu.org/install/configure.html#avr\*(C'\fR) بستگی دارد،
و همین موضوع برای مقادیر پیش‌فرض گزینه‌ها نیز صدق می‌کند.
.IP \fB\-mgas\-isr\-prologues\fR 4
.IX Item "-mgas-isr-prologues"
روال‌های سرویس وقفه (ISRها) می‌توانند از شبه‌دستور \f(CW\*(C`_\|_gcc_isr\*(C'\fR
پشتیبانی‌شده توسط GNU Binutils استفاده کنند.
اگر این گزینه فعال باشد، این ویژگی همچنان می‌تواند برای ISRهای جداگانه
از طریق صفت تابع \fBAVR Attributes,,\fR\f(CB\*(C`no_gccisr\*(C'\fR
غیرفعال شود. این ویژگی به‌طور پیش‌فرض فعال است
اگر بهینه‌سازی روشن باشد (اما نه با \fB\-Og\fR، \f(CW@pxref\fR{Optimize Options})،
و اگر GNU Binutils از PR21683 پشتیبانی کند (\f(CW\*(C`https://sourceware.org/PR21683\*(C'\fR).
.IP \fB\-mint8\fR 4
.IX Item "-mint8"
فرض می‌کند که \f(CW\*(C`int\*(C'\fR یک عدد صحیح ۸ بیتی است. این گزینه اندازه همه نوع‌ها را تحت تأثیر قرار می‌دهد: یک
\&\f(CW\*(C`char\*(C'\fR برابر با ۱ بایت، یک \f(CW\*(C`int\*(C'\fR برابر با ۱ بایت، یک \f(CW\*(C`long\*(C'\fR برابر با ۲ بایت،
و \f(CW\*(C`long long\*(C'\fR برابر با ۴ بایت است. لطفاً توجه داشته باشید که این گزینه با
استانداردهای C سازگار نیست، اما منجر به اندازه کد
کوچک‌تری می‌شود.
.IP \fB\-mmain\-is\-OS_task\fR 4
.IX Item "-mmain-is-OS_task"
ثبات‌ها را در \f(CW\*(C`main\*(C'\fR ذخیره نمی‌کند. اثر این کار مانند
اعمال صفت \fBAVR Attributes,,\fR\f(CB\*(C`OS_task\*(C'\fR
روی \f(CW\*(C`main\*(C'\fR است. در صورت فعال بودن بهینه‌سازی، این گزینه به‌طور پیش‌فرض فعال است.
.IP \fB\-mno\-call\-main\fR 4
.IX Item "-mno-call-main"
\&\f(CW\*(C`main\*(C'\fR را از این طریق اجرا نمی‌کند:
.Sp
.Vb 2
\&        XCALL  main
\&        XJMP   exit
.Ve
.Sp
در عوض، \f(CW\*(C`main\*(C'\fR را در بخش
\&\f(CW\*(C`.init9\*(C'\fR (\f(CW\*(C`https://avrdudes.github.io/avr\-libc/avr\-libc\-user\-manual/mem_sections.html#sec_dot_init\*(C'\fR)
قرار می‌دهد تا نیازی به فراخوانی نباشد.
با تنظیم این گزینه، کاربر اعلام می‌کند که \f(CW\*(C`main\*(C'\fR بازنمی‌گردد.
.Sp
این گزینه می‌تواند برای دستگاه‌هایی با منابع بسیار محدود به منظور صرفه‌جویی
در چند بایت کد و فضای پشته استفاده شود. این گزینه از
AVR\-LibC\ v2.3 (\f(CW\*(C`https://github.com/avrdudes/avr\-libc/issues/1012\*(C'\fR) طبق انتظار عمل خواهد کرد.
در نسخه‌های قدیمی‌تر، هیچ بهبودی در عملکرد حاصل نخواهد شد.
.IP \fB\-mno\-interrupts\fR 4
.IX Item "-mno-interrupts"
کد تولیدشده با وقفه‌های سخت‌افزاری سازگار نیست.
اندازه کد کوچک‌تر می‌شود.
.IP \fB\-mrelax\fR 4
.IX Item "-mrelax"
در صورت امکان، سعی می‌کند دستورالعمل \f(CW\*(C`CALL\*(C'\fR یا \f(CW\*(C`JMP\*(C'\fR را با دستورالعمل کوتاه‌تر
\&\f(CW\*(C`RCALL\*(C'\fR یا \f(CW\*(C`RJMP\*(C'\fR جایگزین کند.
تنظیم \fB\-mrelax\fR صرفاً گزینه \fB\-\-mlink\-relax\fR را به خط فرمان
اسمبلر و گزینه \fB\-\-relax\fR را به خط فرمان پیونددهنده اضافه می‌کند.
.Sp
تعدیل پرش (Jump relaxing) توسط پیونددهنده انجام می‌شود، زیرا آفست‌های پرش پیش
از جانمایی کد مشخص نیستند. بنابراین، کد اسمبلی تولیدشده توسط کامپایلر
یکسان است، اما ممکن است دستورالعمل‌های درون فایل اجرایی با
دستورالعمل‌های کد اسمبلی تفاوت داشته باشند.
.Sp
اگر به استاب‌های پیونددهنده (linker stubs) نیاز باشد، تعدیل باید فعال شود؛
بخش مربوط به \f(CW\*(C`EIND\*(C'\fR و استاب‌های پیونددهنده را در زیر ببینید.
.IP \fB\-mpmem\-wrap\-around\fR 4
.IX Item "-mpmem-wrap-around"
چرخش سرریز (wrap\-around) شمارنده برنامه را در تعدیل پیونددهنده فعال می‌کند.
.IP \fB\-mrodata\-in\-ram\fR 4
.IX Item "-mrodata-in-ram"
.PD 0
.IP \fB\-mno\-rodata\-in\-ram\fR 4
.IX Item "-mno-rodata-in-ram"
.PD
بخش‌های \f(CW\*(C`.rodata\*(C'\fR را برای داده‌های فقط‌خواندنی به ترتیب در RAM یا
در حافظه برنامه مستقر می‌کند.
برای بیشتر دستگاه‌ها، انتخابی وجود ندارد و این گزینه بیشتر شبیه به
یک بررسی اولیه (assertion) عمل می‌کند.
.Sp
از نسخه ۱۴ به بعد و برای دستگاه‌های AVR64* و AVR128*، بخش \f(CW\*(C`.rodata\*(C'\fR
به‌طور پیش‌فرض در حافظه فلش قرار می‌گیرد، به شرطی که پشتیبانی لازم در GNU Binutils
(PR31124 (\f(CW\*(C`https://sourceware.org/PR31124\*(C'\fR)) موجود باشد.
در آن صورت، می‌توان از \fB\-mrodata\-in\-ram\fR برای بازگشت به چیدمان
قدیمی با قرارگیری \f(CW\*(C`.rodata\*(C'\fR در RAM استفاده کرد.
.IP \fB\-mtiny\-stack\fR 4
.IX Item "-mtiny-stack"
تنها ۸ بیت پایینی اشاره‌گر پشته را تغییر می‌دهد.
.IP \fB\-mfract\-convert\-truncate\fR 4
.IX Item "-mfract-convert-truncate"
اجازه می‌دهد برای انواع ممیز ثابت کسری، به‌جای گرد کردن به سمت صفر، از برش (truncation) استفاده شود.
.IP \fB\-nodevicelib\fR 4
.IX Item "-nodevicelib"
با کتابخانه اختصاصی دستگاه در AVR\-LibC یعنی \f(CW\*(C`lib\fR\f(CImcu\fR\f(CW.a\*(C'\fR پیوند برقرار نمی‌کند.
.Sp
توجه داشته باشید که از AVR\-LibC v2.3، این کتابخانه شامل کدهایی است که
برای عملکرد درست یک برنامه حیاتی هستند. به‌ویژه،
شامل بخش‌هایی از کد راه‌اندازی است، مانند:
\&\f(CW\*(C`_\|_init_sp\*(C'\fR (\f(CW\*(C`https://github.com/avrdudes/avr\-libc/issues/1011\*(C'\fR)
برای مقداردهی اولیه اشاره‌گر پشته با نماد \f(CW\*(C`_\|_stack\*(C'\fR،
\&\f(CW\*(C`_\|_init_cvt\*(C'\fR (\f(CW\*(C`https://github.com/avrdudes/avr\-libc/issues/1010\*(C'\fR)
برای تنظیم سخت‌افزار جهت استفاده از جدول بردار فشرده با \fB\-mcvt\fR،
\&\f(CW\*(C`_\|_call_main\*(C'\fR (\f(CW\*(C`https://github.com/avrdudes/avr\-libc/issues/1012\*(C'\fR)
برای فراخوانی \f(CW\*(C`main\*(C'\fR و \f(CW\*(C`exit\*(C'\fR، و
\&\f(CW\*(C`_\|_do_flmap_init\*(C'\fR (\f(CW\*(C`https://github.com/avrdudes/avr\-libc/issues/931\*(C'\fR)
برای تنظیم FLMAP طبق نماد \f(CW\*(C`_\|_flmap\*(C'\fR.
.IP \fB\-nodevicespecs\fR 4
.IX Item "-nodevicespecs"
عبارت \fB\-specs=device\-specs/specs\-\fR\fImcu\fR را به خط فرمان راه‌انداز
کامپایلر اضافه نمی‌کند. کاربر مسئولیت تأمین گزینه‌های مناسب خط فرمان
برای زیرفرایندهایی چون خود کامپایلر، اسمبلر و پیونددهنده را می‌پذیرد.
این بدان معناست که کاربر باید فایل مشخصات (specs) اختصاصی دستگاه خود را
از طریق \fB\-specs=\fR\fIpath\-to\-specs\-file\fR فراهم کند. دیگر
نیازی به گزینه \fB\-mmcu=\fR\fImcu\fR نیست.
.Sp
این گزینه همچنین می‌تواند به‌عنوان جایگزینی برای شیوه قدیمی‌تر
تعیین فایل‌های سفارشی device-specs به کار رود که نیازمند \fB\-B\fR \fIsome\-path\fR بود تا به دایرکتوری‌ای
اشاره کند که حاوی پوشه‌ای به نام \f(CW\*(C`device\-specs\*(C'\fR است و فایلی با نام
\&\f(CW\*(C`specs\-\fR\f(CImcu\fR\f(CW\*(C'\fR را در خود دارد، جایی که \fImcu\fR توسط \fB\-mmcu=\fR\fImcu\fR مشخص شده بود.
.IP \fB\-Waddr\-space\-convert\fR 4
.IX Item "-Waddr-space-convert"
در مورد تبدیل‌های میان فضاهای آدرس، در صورتی که فضای آدرس حاصل
در فضای آدرس ورودی گنجانده نشده باشد، هشدار می‌دهد.
.IP \fB\-Wmisspelled\-isr\fR 4
.IX Item "-Wmisspelled-isr"
اگر نام ISR اشتباه نوشته شده باشد (یعنی بدون پیشوند _\|_vector باشد)، هشدار می‌دهد.
به‌طور پیش‌فرض فعال است.
.PP
گزینه‌های بهینه‌سازی AVR (AVR Optimization Options)
.IX Subsection "AVR Optimization Options"
.PP
گزینه‌های زیر گزینه‌های بهینه‌سازی خالص هستند.
گزینه‌های \fB\-mgas\-isr\-prologues\fR، \fB\-mmain\-is\-OS_task\fR،
\&\fB\-mno\-call\-main\fR و \fB\-mrelax\fR از موارد بالا تنها
\&\fIتقریباً\fR گزینه‌های بهینه‌سازی محسوب می‌شوند، زیرا مواردی نادر
وجود دارد که در آن‌ها تفاوت در تولید کد اهمیت پیدا می‌کند.
.IP \fB\-maccumulate\-args\fR 4
.IX Item "-maccumulate-args"
آرگومان‌های خروجی تابع را انباشته کرده و فضای پشته مورد نیاز برای
آرگومان‌های خروجی تابع را یک بار در مقدمه/مؤخره تابع تخصیص داده/آزاد می‌کند.
بدون این گزینه، آرگومان‌های خروجی پیش از فراخوانی تابع در پشته قرار داده شده (push)
و پس از آن برداشته می‌شوند (pop).
همچنین گزینه بهینه‌سازی \fB\-fdefer\-pop\fR را در
\&\fBOptimize Options,,optimization option\fR ببینید.
.Sp
برداشتن آرگومان‌ها از پشته پس از فراخوانی تابع می‌تواند در AVR پرهزینه باشد،
به طوری که انباشتن فضای پشته ممکن است به فایل‌های اجرایی
کوچک‌تری منجر شود زیرا پس از چنین فراخوانی تابعی نیازی به حذف آرگومان‌ها
از پشته نخواهد بود.
.Sp
این گزینه می‌تواند باعث کاهش اندازه کد برای توابعی شود که
چندین بار توابعی را فراخوانی می‌کنند که آرگومان‌های خود را در پشته دریافت می‌کنند، مانند
فراخوانی توابع شبیه به printf.
.IP \fB\-mbranch\-cost=\fR\fIcost\fR 4
.IX Item "-mbranch-cost=cost"
هزینه انشعاب را برای دستورالعمل‌های انشعاب شرطی روی
\&\fIcost\fR تنظیم می‌کند. مقادیر معقول برای \fIcost\fR اعداد صحیح، کوچک
و غیرمنفی هستند. هزینه پیش‌فرض انشعاب 0 است.
.IP \fB\-mcall\-prologues\fR 4
.IX Item "-mcall-prologues"
مقدمه‌ها/مؤخره‌های توابع به‌صورت فراخوانی زیرروال‌های مناسب بسط می‌یابند.
اندازه کد کوچک‌تر می‌شود.
.IP \fB\-mfuse\-add\fR 4
.IX Item "-mfuse-add"
.PD 0
.IP \fB\-mno\-fuse\-add\fR 4
.IX Item "-mno-fuse-add"
.IP \fB\-mfuse\-add=\fR\fIlevel\fR 4
.IX Item "-mfuse-add=level"
.PD
دسترسی‌های غیرمستقیم به حافظه را روی دستگاه‌های تقلیل‌یافته Tiny بهینه‌سازی می‌کند.
حالت پیش‌فرض برای بهینه‌سازی‌های \fB\-Og\fR و \fB\-O1\fR از مقدار \f(CW\*(C`\fR\f(CIlevel\fR\f(CW=1\*(C'\fR
و برای بهینه‌سازی‌های بالاتر از مقدار \f(CW\*(C`\fR\f(CIlevel\fR\f(CW=2\*(C'\fR استفاده می‌کند.
مقادیر معتبر برای \fIlevel\fR عبارتند از \f(CW0\fR، \f(CW1\fR و \f(CW2\fR.
.IP \fB\-mfuse\-move\fR 4
.IX Item "-mfuse-move"
.PD 0
.IP \fB\-mno\-fuse\-move\fR 4
.IX Item "-mno-fuse-move".IP \fB\-mfuse\-move=\fR\fIlevel\fR 4
.IX Item "-mfuse-move=level"
.PD
اجرای یک مرحله بهینه‌سازی پس از بارگذاری مجدد (post reload) که تلاش می‌کند دستورالعمل‌های move را ادغام کرده و دستورالعمل‌های چندبایتی را به عملیات‌های ۸ بیتی تقسیم کند.
حالت پیش‌فرض برای بهینه‌سازی \fB\-O1\fR از \f(CW\*(C`\fR\f(CIlevel\fR\f(CW=3\*(C'\fR و برای بهینه‌سازی‌های بالاتر از \f(CW\*(C`\fR\f(CIlevel\fR\f(CW=23\*(C'\fR استفاده می‌کند.
مقادیر معتبر برای \fIlevel\fR در محدوده \f(CW0\fR ... \f(CW23\fR هستند که یک مقدار در مبنای مختلط (mixed radix) ۳:۲:۲:۲ است. هر رقم جنبه‌ای از بهینه‌سازی را کنترل می‌کند.
.IP \fB\-mfuse\-move2\fR 4
.IX Item "-mfuse-move2"
اجرای یک مرحله بهینه‌سازی پس از ترکیب (post combine) که تلاش می‌کند دستورالعمل‌های move را با یکدیگر ادغام کند.
.IP \fB\-mstrict\-X\fR 4
.IX Item "-mstrict-X"
استفاده از ثبات آدرس \f(CW\*(C`X\*(C'\fR به شیوه‌ای که توسط سخت‌افزار پیشنهاد شده است. این بدان معناست که \f(CW\*(C`X\*(C'\fR تنها در آدرس‌دهی غیرمستقیم، پس‌افزایشی (post\-increment) یا پیش‌کاهشی (pre\-decrement) استفاده می‌شود.
.Sp
بدون این گزینه، ممکن است از ثبات \f(CW\*(C`X\*(C'\fR همانند \f(CW\*(C`Y\*(C'\fR یا \f(CW\*(C`Z\*(C'\fR استفاده شود که در این صورت با دستورالعمل‌های اضافی شبیه‌سازی خواهد شد.
به‌عنوان مثال، بارگذاری یک مقدار با آدرس‌دهی \f(CW\*(C`X+const\*(C'\fR با مقدار نامنفی کوچک \f(CW\*(C`const < 64\*(C'\fR در یک ثبات \fIRn\fR به صورت زیر انجام می‌شود:
.Sp
.Vb 3
\&        adiw r26, const   ; X += const
\&        ld   <Rn>, X        ; <Rn> = *X
\&        sbiw r26, const   ; X \-= const
.Ve
.IP \fB\-msplit\-bit\-shift\fR 4
.IX Item "-msplit-bit-shift"
تقسیم شیفت‌های چندبایتی با آفست ثابت به یک شیفت با آفست بایتی و یک شیفت باقیمانده با آفست غیربایتی.
این بهینه‌سازی به طور پیش‌فرض برای \fB\-O2\fR و بالاتر، شامل \fB\-Os\fR اما بدون \fB\-Oz\fR، فعال است.
تقسیم شیفت‌ها با آفست ثابتی که مضربی از ۸ است توسط \fB\-mfuse\-move\fR کنترل می‌شود.
.IP \fB\-msplit\-ldst\fR 4
.IX Item "-msplit-ldst"
تقسیم بارگذاری‌ها و ذخیره‌سازی‌های چندبایتی به چندین بارگذاری و ذخیره‌سازی بایتی.
این بهینه‌سازی به طور پیش‌فرض برای \fB\-O2\fR و بالاتر فعال است.
.IP \fB\-muse\-nonzero\-bits\fR 4
.IX Item "-muse-nonzero-bits"
فعال‌سازی بهینه‌سازی‌هایی که تنها زمانی امکان‌پذیر هستند که برخی بیت‌ها در یک ثبات همیشه صفر باشند.
این بهینه‌سازی به طور پیش‌فرض برای \fB\-O2\fR و بالاتر فعال است.
.PP
\f(CW\*(C`EIND\*(C'\fR و دستگاه‌هایی با بیش از ۱۲۸ کیبی‌بایت حافظه فلش (Flash)
.IX Subsection "EIND and Devices with More Than 128 Ki Bytes of Flash"
.PP
اشاره‌گرها در این پیاده‌سازی ۱۶ بیتی هستند.
آدرس یک تابع یا برچسب به عنوان آدرس کلمه‌ای (word address) نشان داده می‌شود تا پرش‌ها و فراخوانی‌های غیرمستقیم بتوانند هر آدرس کدی در محدوده ۶۴ کیبی‌کلمه را هدف قرار دهند.
.PP
به منظور تسهیل پرش غیرمستقیم در دستگاه‌هایی با بیش از ۱۲۸ کیبی‌بایت فضای حافظه برنامه، یک ثبات کارکرد خاص به نام \&\f(CW\*(C`EIND\*(C'\fR وجود دارد که هنگام استفاده از دستورالعمل‌های \f(CW\*(C`EICALL\*(C'\fR یا \f(CW\*(C`EIJMP\*(C'\fR به عنوان پرارزش‌ترین بخش آدرس هدف عمل می‌کند.
.PP
پرش‌ها و فراخوانی‌های غیرمستقیم در این دستگاه‌ها توسط کامپایلر به شرح زیر مدیریت می‌شوند و مشمول برخی محدودیت‌ها هستند:
.IP * 4
کامپایلر هرگز \f(CW\*(C`EIND\*(C'\fR را مقداردهی نمی‌کند.
.IP * 4
کامپایلر از \f(CW\*(C`EIND\*(C'\fR به صورت ضمنی در دستورالعمل‌های \f(CW\*(C`EICALL\*(C'\fR/\f(CW\*(C`EIJMP\*(C'\fR استفاده می‌کند، یا ممکن است \f(CW\*(C`EIND\*(C'\fR را مستقیماً بخواند تا یک فراخوانی/پرش غیرمستقیم را به وسیله یک دستورالعمل \f(CW\*(C`RET\*(C'\fR شبیه‌سازی کند.
.IP * 4
کامپایلر فرض می‌کند که \f(CW\*(C`EIND\*(C'\fR هرگز در طول کد راه‌اندازی (startup) یا در حین اجرای برنامه تغییر نمی‌کند. به‌ویژه، \f(CW\*(C`EIND\*(C'\fR در مقدمه/پایان‌بندی تابع یا روتین سرویس وقفه ذخیره/بازیابی نمی‌شود.
.IP * 4
برای فراخوانی‌های غیرمستقیم به توابع و goto محاسبه‌شده، پیونددهنده تکه‌کدهای واسط (\fIstubs\fR) تولید می‌کند. استاب‌ها سکوهای پرشی هستند که گاهی \&\fItrampolines\fR نیز نامیده می‌شوند. بنابراین، فراخوانی/پرش غیرمستقیم به چنین استابی می‌پرد. این استاب شامل یک پرش مستقیم به آدرس مورد نظر است.
.IP * 4
آرام‌سازی پیونددهنده (Linker relaxation) باید فعال باشد تا پیونددهنده در همه شرایط بتواند استاب‌ها را به درستی تولید کند. گزینه کامپایلر \&\fB\-mrelax\fR و گزینه پیونددهنده \fB\-\-relax\fR را ببینید.
مواردی استثنایی وجود دارد که پیونددهنده باید استاب‌ها را تولید کند اما بدون فعال بودن relaxation و بدون ارائه پیام خطای مفید متوقف می‌شود.
.IP * 4
اسکریپت پیش‌فرض پیونددهنده برای کدهایی با \f(CW\*(C`EIND = 0\*(C'\fR تنظیم شده است. اگر قرار است کد در تنظیمی با \f(CW\*(C`EIND != 0\*(C'\fR کار کند، باید از یک اسکریپت پیونددهنده سفارشی استفاده شود تا بخش‌هایی که نام آن‌ها با \f(CW\*(C`.trampolines\*(C'\fR شروع می‌شود، در قطعه‌ای قرار گیرند که \f(CW\*(C`EIND\*(C'\fR به آن اشاره می‌کند.
.IP * 4
کد راه‌اندازیِ libgcc هرگز \f(CW\*(C`EIND\*(C'\fR را مقداردهی نمی‌کند.
توجه داشته باشید که کد راه‌اندازی ترکیبی از کدهای libgcc و AVR\-LibC است. برای آگاهی از تأثیر AVR\-LibC بر \f(CW\*(C`EIND\*(C'\fR، راهنمای کاربری AVR\-LibC را ببینید (\f(CW\*(C`https://avrdudes.github.io/avr\-libc/avr\-libc\-user\-manual\*(C'\fR).
.IP * 4
این کار مجاز است که کد راه‌اندازیِ ویژه کاربر، \f(CW\*(C`EIND\*(C'\fR را در مراحل اولیه مقداردهی کند؛ به عنوان مثال از طریق کد مقداردهی اولیه واقع در بخش \f(CW\*(C`.init3\*(C'\fR. چنین کدی قبل از کد عمومی راه‌اندازی اجرا می‌شود که RAM را مقداردهی اولیه کرده و سازنده‌ها را فراخوانی می‌کند، اما پس از آن بخش از کد راه‌اندازی AVR\-LibC اجرا خواهد شد که \f(CW\*(C`EIND\*(C'\fR را روی قطعه حاوی جدول بردارها تنظیم می‌کند.
.Sp
.Vb 1
\&        #include <avr/io.h>
\&        
\&        static void
\&        _\|_attribute_\|_((section(".init3"),naked,used,no_instrument_function))
\&        init3_set_eind (void)
\&        {
\&          _\|_asm volatile ("ldi r24,pm_hh8(_\|_trampolines_start)\en\et"
\&                          "out %i0,r24" :: "n" (&EIND) : "r24","memory");
\&        }
.Ve
.Sp
نماد \f(CW\*(C`_\|_trampolines_start\*(C'\fR در اسکریپت پیونددهنده تعریف شده است.
.IP * 4
استاب‌ها در صورتی به طور خودکار توسط پیونددهنده تولید می‌شوند که این دو شرط برقرار باشند:
.RS 4
.ie n .IP "\-<آدرس یک برچسب با استفاده از اصلاح‌گر ""gs"" گرفته شده باشد>" 4
.el .IP "\-<آدرس یک برچسب با استفاده از اصلاح‌گر \f(CWgs\fR گرفته شده باشد>" 4
.IX Item "-<The address of a label is taken by means of the gs modifier>"
(مخفف \fIgenerate stubs\fR) مانند:
.Sp
.Vb 2
\&        LDI r24, lo8(gs(<func>))
\&        LDI r25, hi8(gs(<func>))
.Ve
.IP "\-<مکان نهایی آن برچسب در یک قطعه کد باشد>" 4
.IX Item "-<The final location of that label is in a code segment>"
\&\fIخارج از\fR قطعه‌ای که استاب‌ها در آن قرار دارند.
.RE
.RS 4
.RE
.IP * 4
کامپایلر در شرایط زیر چنین اصلاح‌گرهای \f(CW\*(C`gs\*(C'\fR را برای برچسب‌های کد تولید می‌کند:
.RS 4
.IP "\-<گرفتن آدرس یک تابع یا برچسب کد.>" 4
.IX Item "-<Taking address of a function or code label.>"
.PD 0
.IP "\-<دستور goto محاسبه‌شده (Computed goto).>" 4
.IX Item "-<Computed goto.>"
.IP "\-<اگر از تابع prologue\-save استفاده شود؛ گزینه خط فرمان \fB\-mcall\-prologues\fR>" 4
.IX Item "-<If prologue-save function is used, see -mcall-prologues>"
.PD
را ببینید.
.IP "\-<جدول‌های توزیع switch/case. اگر چنین جدول‌های توزیعی را نمی‌خواهید،>" 4
.IX Item "-<Switch/case dispatch tables. If you do not want such dispatch>"
می‌توانید گزینه خط فرمان \fB\-fno\-jump\-tables\fR را مشخص کنید.
.IP "\-<سازنده‌ها و نابودکننده‌های C و ++C که در حین راه‌اندازی/خاتمه فراخوانی می‌شوند.>" 4
.IX Item "-<C and C++ constructors/destructors called during startup/shutdown.>"
.PD 0
.ie n .IP "\-<اگر ابزارها با یک اصلاح‌گر ()gs مواجه شوند که در بالا توضیح داده شد.>" 4
.el .IP "\-<اگر ابزارها با یک اصلاح‌گر \f(CWgs()\fR مواجه شوند که در بالا توضیح داده شد.>" 4
.IX Item "-<If the tools hit a gs() modifier explained above.>"
.PD
.RE
.RS 4
.RE
.IP * 4
پرش به آدرس‌های غیرنمادین به این شکل پشتیبانی \fIنمی‌شود\fR:
.Sp
.Vb 5
\&        int main (void)
\&        {
\&            /* Call function at word address 0x2 */
\&            return ((int(*)(void)) 0x2)();
\&        }
.Ve
.Sp
در عوض، باید یک استاب تنظیم شود، به این معنا که تابع باید از طریق یک نماد (\f(CW\*(C`func_4\*(C'\fR در این مثال) فراخوانی گردد:
.Sp
.Vb 3
\&        int main (void)
\&        {
\&            extern int func_4 (void);
\&        
\&            /* Call function at byte address 0x4 */
\&            return func_4();
\&        }
.Ve
.Sp
و برنامه با \fB\-Wl,\-\-defsym,func_4=0x4\fR پیوند داده شود.
همچنین، می‌توان \f(CW\*(C`func_4\*(C'\fR را در اسکریپت پیونددهنده تعریف کرد..PP
مدیریت ثبات‌های کاربرد خاص \f(CW\*(C`RAMPD\*(C'\fR، \f(CW\*(C`RAMPX\*(C'\fR، \f(CW\*(C`RAMPY\*(C'\fR و \f(CW\*(C`RAMPZ\*(C'\fR
.IX Subsection "Handling of the RAMPD, RAMPX, RAMPY and RAMPZ Special Function Registers"
.PP
برخی از دستگاه‌های AVR از حافظه‌هایی بزرگ‌تر از محدودهٔ ۶۴ کیبی‌بایت که با اشاره‌گرهای ۱۶ بیتی قابل دسترسی هستند پشتیبانی می‌کنند. برای دسترسی به مکان‌های حافظه در خارج از این محدودهٔ ۶۴ کیبی‌بایتی، از محتوای یک ثبات \f(CW\*(C`RAMP\*(C'\fR به‌عنوان بخش بالایی آدرس استفاده می‌شود:
ثبات آدرس \f(CW\*(C`X\*(C'\fR، \f(CW\*(C`Y\*(C'\fR یا \f(CW\*(C`Z\*(C'\fR به‌ترتیب با ثبات کاربرد خاص \f(CW\*(C`RAMPX\*(C'\fR، \f(CW\*(C`RAMPY\*(C'\fR یا \f(CW\*(C`RAMPZ\*(C'\fR الحاق می‌شود تا یک آدرس عریض حاصل شود. به‌طور مشابه،
\&\f(CW\*(C`RAMPD\*(C'\fR همراه با آدرس‌دهی مستقیم به‌کار می‌رود.
.IP * 4
کد راه‌اندازی (startup)، ثبات‌های کاربرد خاص \f(CW\*(C`RAMP\*(C'\fR را با صفر مقداردهی اولیه می‌کند.
.IP * 4
اگر از یک \fBAVR Named Address Spaces,فضای آدرس نام‌گذاری‌شده\fR به‌جز عمومی یا \f(CW\*(C`_\|_flash\*(C'\fR استفاده شود، آن‌گاه \f(CW\*(C`RAMPZ\*(C'\fR پیش از عملیات بر حسب نیاز مقداردهی می‌شود.
.IP * 4
اگر دستگاه از حافظهٔ RAM بزرگ‌تر از ۶۴ کیبی‌بایت پشتیبانی کند و کامپایلر برای انجام یک عملیات نیاز به تغییر \f(CW\*(C`RAMPZ\*(C'\fR داشته باشد، \f(CW\*(C`RAMPZ\*(C'\fR پس از پایان عملیات مجدداً به صفر بازنشانی می‌شود.
.IP * 4
اگر دستگاه دارای یک ثبات \f(CW\*(C`RAMP\*(C'\fR مشخص باشد، بخش مقدمه/خاتمهٔ (prologue/epilogue) روتین ISR آن SFR را ذخیره/بازیابی کرده و آن را با صفر مقداردهی اولیه می‌کند تا در صورتی که کد ISR (به‌طور ضمنی) از آن استفاده کند مشکلی رخ ندهد.
.IP * 4
حافظهٔ RAM بزرگ‌تر از ۶۴ کیبی‌بایت توسط GCC برای هدف‌های AVR پشتیبانی نمی‌شود.
اگر از اسمبلی درون‌خطی (inline assembler) برای خواندن از مکان‌هایی خارج از محدودهٔ آدرس ۱۶ بیتی استفاده می‌کنید و یکی از ثبات‌های \f(CW\*(C`RAMP\*(C'\fR را تغییر می‌دهید، باید پس از دسترسی آن را به صفر بازنشانی کنید.
.PP
ماکروهای توکار AVR
.IX Subsection "AVR Built-in Macros"
.PP
کامپایلر GCC چندین ماکروی توکار تعریف می‌کند تا کد کاربر بتواند وجود یا نبود قابلیت‌ها را بررسی کند. تقریباً تمام ماکروهای توکار زیر از قابلیت‌های دستگاه استنتاج شده و در نتیجه توسط گزینهٔ خط فرمان \fB\-mmcu=\fR فعال می‌شوند.
.PP
برای ماکروهای توکار اختصاصی AVR بیشتر، بخش‌های
\&\fBAVR Named Address Spaces\fR و \fBAVR Built\-in Functions\fR را ببینید.
.ie n .IP """_\|_AVR_ARCH_\|_""" 4
.el .IP \f(CW_\|_AVR_ARCH_\|_\fR 4
.IX Item "__AVR_ARCH__"
ماکروی توکاری که به یک عدد ده‌دهی مشخص‌کنندهٔ معماری باز می‌شود و به گزینهٔ \fB\-mmcu=\fR\fImcu\fR بستگی دارد.
مقادیر ممکن عبارت‌اند از:
.Sp
\&\f(CW2\fR، \f(CW25\fR، \f(CW3\fR، \f(CW31\fR، \f(CW35\fR،
\&\f(CW4\fR، \f(CW5\fR، \f(CW51\fR، \f(CW6\fR
.Sp
به‌ترتیب برای \fImcu\fR=\f(CW\*(C`avr2\*(C'\fR، \f(CW\*(C`avr25\*(C'\fR، \f(CW\*(C`avr3\*(C'\fR، \f(CW\*(C`avr31\*(C'\fR،
\&\f(CW\*(C`avr35\*(C'\fR، \f(CW\*(C`avr4\*(C'\fR، \f(CW\*(C`avr5\*(C'\fR، \f(CW\*(C`avr51\*(C'\fR، \f(CW\*(C`avr6\*(C'\fR،
.Sp
و
.Sp
\&\f(CW100\fR،
\&\f(CW102\fR، \f(CW103\fR، \f(CW104\fR،
\&\f(CW105\fR، \f(CW106\fR، \f(CW107\fR
.Sp
به‌ترتیب برای \fImcu\fR=\f(CW\*(C`avrtiny\*(C'\fR،
\&\f(CW\*(C`avrxmega2\*(C'\fR، \f(CW\*(C`avrxmega3\*(C'\fR، \f(CW\*(C`avrxmega4\*(C'\fR،
\&\f(CW\*(C`avrxmega5\*(C'\fR، \f(CW\*(C`avrxmega6\*(C'\fR، \f(CW\*(C`avrxmega7\*(C'\fR.
اگر \fImcu\fR یک دستگاه را مشخص کند، این ماکروی توکار بر همان اساس تنظیم می‌شود. برای نمونه، با \fB\-mmcu=atmega8\fR ماکرو به مقدار \f(CW4\fR تعریف می‌شود.
.ie n .IP """_\|_AVR_\fIDevice\fR_\|_""" 4
.el .IP \f(CW_\|_AVR_\fR\f(CIDevice\fR\f(CW_\|_\fR 4
.IX Item "__AVR_Device__"
تنظیم \fB\-mmcu=\fR\fIdevice\fR این ماکروی توکار را که نشان‌دهندهٔ نام دستگاه است تعریف می‌کند. برای نمونه، \fB\-mmcu=atmega8\fR ماکروی توکار \f(CW\*(C`_\|_AVR_ATmega8_\|_\*(C'\fR را تعریف می‌کند، \fB\-mmcu=attiny261a\fR ماکروی
\&\f(CW\*(C`_\|_AVR_ATtiny261A_\|_\*(C'\fR را تعریف می‌کند، و غیره.
.Sp
نام ماکروهای توکار از الگوی \f(CW\*(C`_\|_AVR_\fR\f(CIDevice\fR\f(CW_\|_\*(C'\fR پیروی می‌کند که در آن \fIDevice\fR نام دستگاه برگرفته از کتابچهٔ راهنمای کاربر AVR است. تفاوت بین
\&\fIDevice\fR در ماکروی توکار و \fIdevice\fR در
\&\fB\-mmcu=\fR\fIdevice\fR در این است که مورد دوم همواره با حروف کوچک است.
.Sp
اگر \fIdevice\fR یک دستگاه نبوده و صرفاً یک معماری هسته مانند
\&\fBavr51\fR باشد، این ماکرو تعریف نمی‌شود.
.ie n .IP """_\|_AVR_DEVICE_NAME_\|_""" 4
.el .IP \f(CW_\|_AVR_DEVICE_NAME_\|_\fR 4
.IX Item "__AVR_DEVICE_NAME__"
تنظیم \fB\-mmcu=\fR\fIdevice\fR این ماکروی توکار را برابر با نام دستگاه تعریف می‌کند. برای نمونه، با \fB\-mmcu=atmega8\fR ماکرو
برابر با \f(CW\*(C`atmega8\*(C'\fR تعریف می‌شود.
.Sp
اگر \fIdevice\fR یک دستگاه نبوده و صرفاً یک معماری هسته مانند
\&\fBavr51\fR باشد، این ماکرو تعریف نمی‌شود.
.ie n .IP """_\|_AVR_CVT_\|_""" 4
.el .IP \f(CW_\|_AVR_CVT_\|_\fR 4
.IX Item "__AVR_CVT__"
کد با گزینهٔ \f(CW\*(C`\-mcvt\*(C'\fR برای استفاده از یک
\&\fIcompact vector table\fR (جدول بردار فشرده) کامپایل می‌شود.
.ie n .IP """_\|_AVR_XMEGA_\|_""" 4
.el .IP \f(CW_\|_AVR_XMEGA_\|_\fR 4
.IX Item "__AVR_XMEGA__"
دستگاه / معماری متعلق به خانوادهٔ دستگاه‌های XMEGA است.
.ie n .IP """_\|_AVR_HAVE_ADIW_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_ADIW_\|_\fR 4
.IX Item "__AVR_HAVE_ADIW__"
دستگاه دارای دستورالعمل‌های \f(CW\*(C`ADIW\*(C'\fR و \f(CW\*(C`SBIW\*(C'\fR است.
.ie n .IP """_\|_AVR_HAVE_ELPM_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_ELPM_\|_\fR 4
.IX Item "__AVR_HAVE_ELPM__"
دستگاه دارای دستورالعمل \f(CW\*(C`ELPM\*(C'\fR است.
.ie n .IP """_\|_AVR_HAVE_ELPMX_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_ELPMX_\|_\fR 4
.IX Item "__AVR_HAVE_ELPMX__"
دستگاه دارای دستورالعمل‌های \f(CW\*(C`ELPM R\fR\f(CIn\fR\f(CW,Z\*(C'\fR و \f(CW\*(C`ELPM
R\fR\f(CIn\fR\f(CW,Z+\*(C'\fR است.
.ie n .IP """_\|_AVR_HAVE_LPMX_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_LPMX_\|_\fR 4
.IX Item "__AVR_HAVE_LPMX__"
دستگاه دارای دستورالعمل‌های \f(CW\*(C`LPM R\fR\f(CIn\fR\f(CW,Z\*(C'\fR و
\&\f(CW\*(C`LPM R\fR\f(CIn\fR\f(CW,Z+\*(C'\fR است.
.ie n .IP """_\|_AVR_HAVE_MOVW_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_MOVW_\|_\fR 4
.IX Item "__AVR_HAVE_MOVW__"
دستگاه دارای دستورالعمل \f(CW\*(C`MOVW\*(C'\fR برای انجام انتقال‌های ۱۶ بیتی ثبات‌به‌ثبات است.
.ie n .IP """_\|_AVR_HAVE_MUL_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_MUL_\|_\fR 4
.IX Item "__AVR_HAVE_MUL__"
دستگاه دارای ضرب‌کنندهٔ سخت‌افزاری است.
.ie n .IP """_\|_AVR_HAVE_JMP_CALL_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_JMP_CALL_\|_\fR 4
.IX Item "__AVR_HAVE_JMP_CALL__"
دستگاه دارای دستورالعمل‌های \f(CW\*(C`JMP\*(C'\fR و \f(CW\*(C`CALL\*(C'\fR است.
این مورد برای دستگاه‌هایی با بیش از ۸ کیبی‌بایت حافظهٔ برنامه صادق است.
.ie n .IP """_\|_AVR_HAVE_EIJMP_EICALL_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_EIJMP_EICALL_\|_\fR 4
.IX Item "__AVR_HAVE_EIJMP_EICALL__"
.PD 0
.ie n .IP """_\|_AVR_3_BYTE_PC_\|_""" 4
.el .IP \f(CW_\|_AVR_3_BYTE_PC_\|_\fR 4
.IX Item "__AVR_3_BYTE_PC__"
.PD
دستگاه دارای دستورالعمل‌های \f(CW\*(C`EIJMP\*(C'\fR و \f(CW\*(C`EICALL\*(C'\fR است.
این مورد برای دستگاه‌هایی با بیش از ۱۲۸ کیبی‌بایت حافظهٔ برنامه صادق است.
این همچنین بدین معناست که شمارندهٔ برنامه (PC) دارای پهنای ۳ بایت است.
.ie n .IP """_\|_AVR_2_BYTE_PC_\|_""" 4
.el .IP \f(CW_\|_AVR_2_BYTE_PC_\|_\fR 4
.IX Item "__AVR_2_BYTE_PC__"
شمارندهٔ برنامه (PC) دارای پهنای ۲ بایت است. این مورد برای دستگاه‌هایی با حداکثر ۱۲۸ کیبی‌بایت حافظهٔ برنامه صادق است.
.ie n .IP """_\|_AVR_HAVE_8BIT_SP_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_8BIT_SP_\|_\fR 4
.IX Item "__AVR_HAVE_8BIT_SP__"
.PD 0
.ie n .IP """_\|_AVR_HAVE_16BIT_SP_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_16BIT_SP_\|_\fR 4
.IX Item "__AVR_HAVE_16BIT_SP__"
.PD
ثبات اشاره‌گر پشته (SP) توسط کامپایلر به‌ترتیب به‌عنوان یک ثبات ۸ بیتی یا ۱۶ بیتی در نظر گرفته می‌شود.
تعریف این ماکروها تحت تأثیر \fB\-mtiny\-stack\fR قرار دارد.
.ie n .IP """_\|_AVR_HAVE_SPH_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_SPH_\|_\fR 4
.IX Item "__AVR_HAVE_SPH__"
.PD 0
.ie n .IP """_\|_AVR_SP8_\|_""" 4
.el .IP \f(CW_\|_AVR_SP8_\|_\fR 4
.IX Item "__AVR_SP8__"
.PD
دستگاه به‌ترتیب دارای ثبات کاربرد خاص SPH (بخش بالایی اشاره‌گر پشته) است یا یک اشاره‌گر پشتهٔ ۸ بیتی دارد.
تعریف این ماکروها تحت تأثیر \fB\-mmcu=\fR و در موارد \fB\-mmcu=avr2\fR و \fB\-mmcu=avr25\fR همچنین تحت تأثیر
\&\fB\-msp8\fR قرار می‌گیرد.
.ie n .IP """_\|_AVR_HAVE_RAMPD_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_RAMPD_\|_\fR 4
.IX Item "__AVR_HAVE_RAMPD__"
.PD 0
.ie n .IP """_\|_AVR_HAVE_RAMPX_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_RAMPX_\|_\fR 4
.IX Item "__AVR_HAVE_RAMPX__"
.ie n .IP """_\|_AVR_HAVE_RAMPY_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_RAMPY_\|_\fR 4
.IX Item "__AVR_HAVE_RAMPY__"
.ie n .IP """_\|_AVR_HAVE_RAMPZ_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_RAMPZ_\|_\fR 4
.IX Item "__AVR_HAVE_RAMPZ__".PD
دستگاه به ترتیب دارای ثبات‌های عملکرد ویژه \f(CW\*(C`RAMPD\*(C'\fR، \f(CW\*(C`RAMPX\*(C'\fR، \f(CW\*(C`RAMPY\*(C'\fR
و \&\f(CW\*(C`RAMPZ\*(C'\fR است.
.ie n .IP """_\|_NO_INTERRUPTS_\|_""" 4
.el .IP \f(CW_\|_NO_INTERRUPTS_\|_\fR 4
.IX Item "__NO_INTERRUPTS__"
این ماکرو بازتاب‌دهنده گزینه خط فرمان \fB\-mno\-interrupts\fR است.
.ie n .IP """_\|_AVR_ERRATA_SKIP_\|_""" 4
.el .IP \f(CW_\|_AVR_ERRATA_SKIP_\|_\fR 4
.IX Item "__AVR_ERRATA_SKIP__"
.PD 0
.ie n .IP """_\|_AVR_ERRATA_SKIP_JMP_CALL_\|_""" 4
.el .IP \f(CW_\|_AVR_ERRATA_SKIP_JMP_CALL_\|_\fR 4
.IX Item "__AVR_ERRATA_SKIP_JMP_CALL__"
.PD
برخی از دستگاه‌های AVR (مانند AT90S8515 و ATmega103) به دلیل یک نقص سخت‌افزاری (erratum) نباید از روی دستورالعمل‌های ۳۲ بیتی
پرش انجام دهند. دستورالعمل‌های پرش عبارت‌اند از:
\&\f(CW\*(C`SBRS\*(C'\fR، \f(CW\*(C`SBRC\*(C'\fR، \f(CW\*(C`SBIS\*(C'\fR، \f(CW\*(C`SBIC\*(C'\fR و \f(CW\*(C`CPSE\*(C'\fR.
ماکروی دوم تنها زمانی تعریف می‌شود که \f(CW\*(C`_\|_AVR_HAVE_JMP_CALL_\|_\*(C'\fR نیز
تنظیم شده باشد.
.ie n .IP """_\|_AVR_ISA_RMW_\|_""" 4
.el .IP \f(CW_\|_AVR_ISA_RMW_\|_\fR 4
.IX Item "__AVR_ISA_RMW__"
دستگاه دارای دستورالعمل‌های خواندن\-اصلاح\-نوشتن (Read\-Modify\-Write شامل XCH، LAC، LAS و LAT) است.
.ie n .IP """_\|_AVR_SFR_OFFSET_\|_=\fIoffset\fR""" 4
.el .IP \f(CW_\|_AVR_SFR_OFFSET_\|_=\fR\f(CIoffset\fR\f(CW\fR 4
.IX Item "__AVR_SFR_OFFSET__=offset"
دستورالعمل‌هایی که می‌توانند مستقیماً ثبات‌های عملکرد ویژه I/O را آدرس‌دهی کنند،
مانند \f(CW\*(C`IN\*(C'\fR، \f(CW\*(C`OUT\*(C'\fR، \f(CW\*(C`SBI\*(C'\fR و غیره، ممکن است از آدرس متفاوتی
نسبت به زمانی که توسط یک دستورالعمل دسترسی به RAM مانند \f(CW\*(C`LD\*(C'\fR
یا \f(CW\*(C`STS\*(C'\fR آدرس‌دهی می‌شوند، استفاده نمایند. این آفست به معماری دستگاه بستگی دارد و
باید از آدرس RAM کسر شود تا آدرس I/O مربوطه حاصل گردد.
.ie n .IP """_\|_AVR_SHORT_CALLS_\|_""" 4
.el .IP \f(CW_\|_AVR_SHORT_CALLS_\|_\fR 4
.IX Item "__AVR_SHORT_CALLS__"
گزینه خط فرمان \fB\-mshort\-calls\fR تنظیم شده است.
.ie n .IP """_\|_AVR_PM_BASE_ADDRESS_\|_=\fIaddr\fR""" 4
.el .IP \f(CW_\|_AVR_PM_BASE_ADDRESS_\|_=\fR\f(CIaddr\fR\f(CW\fR 4
.IX Item "__AVR_PM_BASE_ADDRESS__=addr"
برخی دستگاه‌ها از خواندن از حافظه فلش با استفاده از دستورالعمل‌های \f(CW\*(C`LD*\*(C'\fR
پشتیبانی می‌کنند. حافظه فلش در فضای آدرس داده در آفست
\&\f(CW\*(C`_\|_AVR_PM_BASE_ADDRESS_\|_\*(C'\fR دیده می‌شود. اگر این ماکرو
تعریف نشده باشد، این قابلیت در دسترس نیست. در صورت تعریف،
فضای آدرس خطی است و نیازی به قرار دادن
\&\f(CW\*(C`.rodata\*(C'\fR در RAM وجود ندارد. این مورد توسط فایل توصیف
پیونددهنده پیش‌فرض مدیریت می‌شود و در حال حاضر برای
\&\f(CW\*(C`avrtiny\*(C'\fR و \f(CW\*(C`avrxmega3\*(C'\fR در دسترس است. حتی ساده‌تر اینکه،
نیازی به استفاده از فضاهای آدرس مانند \f(CW\*(C`_\|_flash\*(C'\fR یا
قابلیت‌هایی نظیر صفت \f(CW\*(C`progmem\*(C'\fR و \f(CW\*(C`pgm_read_*\*(C'\fR نیست.
.ie n .IP """_\|_AVR_HAVE_FLMAP_\|_""" 4
.el .IP \f(CW_\|_AVR_HAVE_FLMAP_\|_\fR 4
.IX Item "__AVR_HAVE_FLMAP__"
این ماکرو به شرط برآورده شدن شرایط زیر تعریف می‌شود:
.RS 4
.ie n .IP "*<دستگاه دارای بیت‌فیلد ""NVMCTRL_CTRLB.FLMAP"" باشد.>" 4
.el .IP "*<دستگاه دارای بیت‌فیلد \f(CWNVMCTRL_CTRLB.FLMAP\fR باشد.>" 4
.IX Item "*<The device has the NVMCTRL_CTRLB.FLMAP bitfield.>"
این موضوع برای دستگاه‌های AVR64* و AVR128* صدق می‌کند.
.IP "*<در زمان اسمبل مشخص نباشد که از کدام شبیه‌سازی استفاده خواهد شد.>" 4
.IX Item "*<It's not known at assembler-time which emulation will be used.>"
.RE
.RS 4
.Sp
این بدین معنی است که کامپایلر با GNU Binutils پیکربندی شده است که
PR31124 (\f(CW\*(C`https://sourceware.org/PR31124\*(C'\fR) را پیاده‌سازی می‌کند.
.RE
.ie n .IP """_\|_AVR_RODATA_IN_RAM_\|_""" 4
.el .IP \f(CW_\|_AVR_RODATA_IN_RAM_\|_\fR 4
.IX Item "__AVR_RODATA_IN_RAM__"
این ماکرو زمانی که کد برای یک معماری هسته کامپایل می‌شود، تعریف‌نشده است.
.Sp
هنگامی که کد برای یک دستگاه کامپایل می‌شود، در صورتی که بخش‌های
\&\f(CW\*(C`.rodata\*(C'\fR برای داده‌های فقط‌خواندنی در RAM قرار گیرند این ماکرو برابر با 1
و در غیر این صورت برابر با 0 تعریف می‌شود.
.ie n .IP """_\|_WITH_AVRLIBC_\|_""" 4
.el .IP \f(CW_\|_WITH_AVRLIBC_\|_\fR 4
.IX Item "__WITH_AVRLIBC__"
کامپایلر برای استفاده همراه با AVR\-LibC پیکربندی شده است.
گزینه پیکربندی \fB\-\-with\-avrlibc\fR را ببینید.
.ie n .IP """_\|_HAVE_SIGNAL_N_\|_""" 4
.el .IP \f(CW_\|_HAVE_SIGNAL_N_\|_\fR 4
.IX Item "__HAVE_SIGNAL_N__"
کامپایلر از صفت‌های تابع \f(CWsignal(\fR\f(CInum\fR\f(CW)\fR و
\&\f(CWinterrupt(\fR\f(CInum\fR\f(CW)\fR
در \&\fBAVR Attributes,,function attributes\fR
با آرگومان \fInum\fR که شماره روتین سرویس وقفه را
مشخص می‌کند، پشتیبانی می‌نماید.
.ie n .IP """_\|_HAVE_DOUBLE_MULTILIB_\|_""" 4
.el .IP \f(CW_\|_HAVE_DOUBLE_MULTILIB_\|_\fR 4
.IX Item "__HAVE_DOUBLE_MULTILIB__"
تعریف می‌شود اگر \fB\-mdouble=\fR به عنوان یک گزینه multilib عمل کند.
.ie n .IP """_\|_HAVE_DOUBLE32_\|_""" 4
.el .IP \f(CW_\|_HAVE_DOUBLE32_\|_\fR 4
.IX Item "__HAVE_DOUBLE32__"
.PD 0
.ie n .IP """_\|_HAVE_DOUBLE64_\|_""" 4
.el .IP \f(CW_\|_HAVE_DOUBLE64_\|_\fR 4
.IX Item "__HAVE_DOUBLE64__"
.PD
تعریف می‌شود اگر کامپایلر به ترتیب از double ۳۲ بیتی یا double ۶۴ بیتی پشتیبانی کند.
چیدمان واقعی با گزینه \fB\-mdouble=\fR مشخص می‌شود.
.ie n .IP """_\|_DEFAULT_DOUBLE_\|_""" 4
.el .IP \f(CW_\|_DEFAULT_DOUBLE_\|_\fR 4
.IX Item "__DEFAULT_DOUBLE__"
اندازه \f(CW\*(C`double\*(C'\fR بر حسب بیت در صورتی که \fB\-mdouble=\fR تنظیم نشده باشد.
برای آزمایش چیدمان \f(CW\*(C`double\*(C'\fR در یک برنامه، از ماکروی توکار
\&\f(CW\*(C`_\|_SIZEOF_DOUBLE_\|_\*(C'\fR استفاده کنید.
.ie n .IP """_\|_HAVE_LONG_DOUBLE32_\|_""" 4
.el .IP \f(CW_\|_HAVE_LONG_DOUBLE32_\|_\fR 4
.IX Item "__HAVE_LONG_DOUBLE32__"
.PD 0
.ie n .IP """_\|_HAVE_LONG_DOUBLE64_\|_""" 4
.el .IP \f(CW_\|_HAVE_LONG_DOUBLE64_\|_\fR 4
.IX Item "__HAVE_LONG_DOUBLE64__"
.ie n .IP """_\|_HAVE_LONG_DOUBLE_MULTILIB_\|_""" 4
.el .IP \f(CW_\|_HAVE_LONG_DOUBLE_MULTILIB_\|_\fR 4
.IX Item "__HAVE_LONG_DOUBLE_MULTILIB__"
.ie n .IP """_\|_DEFAULT_LONG_DOUBLE_\|_""" 4
.el .IP \f(CW_\|_DEFAULT_LONG_DOUBLE_\|_\fR 4
.IX Item "__DEFAULT_LONG_DOUBLE__"
.PD
مشابه موارد بالا، اما به جای \f(CW\*(C`double\*(C'\fR برای \f(CW\*(C`long double\*(C'\fR.
.ie n .IP """_\|_WITH_DOUBLE_COMPARISON_\|_""" 4
.el .IP \f(CW_\|_WITH_DOUBLE_COMPARISON_\|_\fR 4
.IX Item "__WITH_DOUBLE_COMPARISON__"
بازتاب‌دهنده گزینه پیکربندی \f(CW\*(C`\-\-with\-double\-comparison={tristate|bool|libf7}\*(C'\fR
(\f(CW\*(C`https://gcc.gnu.org/install/configure.html#avr\*(C'\fR)
بوده و به مقدار \f(CW2\fR یا \f(CW3\fR تعریف می‌شود.
.ie n .IP """_\|_WITH_LIBF7_LIBGCC_\|_""" 4
.el .IP \f(CW_\|_WITH_LIBF7_LIBGCC_\|_\fR 4
.IX Item "__WITH_LIBF7_LIBGCC__"
.PD 0
.ie n .IP """_\|_WITH_LIBF7_MATH_\|_""" 4
.el .IP \f(CW_\|_WITH_LIBF7_MATH_\|_\fR 4
.IX Item "__WITH_LIBF7_MATH__"
.ie n .IP """_\|_WITH_LIBF7_MATH_SYMBOLS_\|_""" 4
.el .IP \f(CW_\|_WITH_LIBF7_MATH_SYMBOLS_\|_\fR 4
.IX Item "__WITH_LIBF7_MATH_SYMBOLS__"
.PD
بازتاب‌دهنده گزینه پیکربندی \f(CW\*(C`\-\-with\-libf7={libgcc|math|math\-symbols}\*(C'\fR
(\f(CW\*(C`https://gcc.gnu.org/install/configure.html#avr\*(C'\fR) است.
.PP
گزینه‌های داخلی AVR (AVR Internal Options)
.IX Subsection "AVR Internal Options"
.PP
گزینه‌های زیر به صورت داخلی توسط کامپایلر و برای ارتباط بین فایل‌های مشخصات
(specs) دستگاه و بدنه اصلی کامپایلر استفاده می‌شوند. نیازی به تنظیم دستی این گزینه‌ها
ندارید؛ به‌ویژه آنکه آن‌ها گزینه‌های بهینه‌سازی نیستند.
استفاده نادرست از این گزینه‌ها ممکن است به کدهای نامطلوب یا اشتباه منجر شود.
این موارد صرفاً جهت کامل بودن مستندات و برای درک بهتر فایل‌های
مشخصات دستگاه (\f(CW\*(C`https://gcc.gnu.org/wiki/avr\-gcc#spec\-files\*(C'\fR)
مستند شده‌اند.
.IP \fB\-mn\-flash=\fR\fInum\fR 4
.IX Item "-mn-flash=num"
فرض می‌کند که حافظه فلش اندازه‌ای برابر با \fInum\fR برابر 64 KiB دارد.
این گزینه مشخص می‌کند کدام فضاهای آدرس \f(CW\*(C`_\|_flash\fR\f(CIN\fR\f(CW\*(C'\fR در دسترس هستند.
.IP \fB\-mflmap\fR 4
.IX Item "-mflmap"
دستگاه دارای بیت‌فیلد \f(CW\*(C`FLMAP\*(C'\fR واقع در ثبات عملکرد
ویژه \f(CW\*(C`NVMCTRL_CTRLB\*(C'\fR است.
.IP \fB\-mrmw\fR 4
.IX Item "-mrmw"
فرض می‌کند که دستگاه از دستورالعمل‌های خواندن\-اصلاح\-نوشتن (Read\-Modify\-Write)
\&\f(CW\*(C`XCH\*(C'\fR، \f(CW\*(C`LAC\*(C'\fR، \f(CW\*(C`LAS\*(C'\fR و \f(CW\*(C`LAT\*(C'\fR پشتیبانی می‌کند.
.IP \fB\-mshort\-calls\fR 4
.IX Item "-mshort-calls"
فرض می‌کند که \f(CW\*(C`RJMP\*(C'\fR و \f(CW\*(C`RCALL\*(C'\fR می‌توانند کل حافظه برنامه
را هدف قرار دهند. این گزینه برای تولید و انتخاب multilib برای دستگاه‌های
معماری \f(CW\*(C`avrxmega3\*(C'\fR استفاده می‌شود.
.IP \fB\-mskip\-bug\fR 4
.IX Item "-mskip-bug"
تولید کد بدون پرش (\f(CW\*(C`CPSE\*(C'\fR، \f(CW\*(C`SBRS\*(C'\fR،
\&\f(CW\*(C`SBRC\*(C'\fR، \f(CW\*(C`SBIS\*(C'\fR، \f(CW\*(C`SBIC\*(C'\fR) از روی دستورالعمل‌های ۳۲ بیتی.
.IP \fB\-msp8\fR 4
.IX Item "-msp8"
با ثبات اشاره‌گر پشته به عنوان یک ثبات ۸ بیتی رفتار می‌کند؛
یعنی فرض می‌کند بایت بالایی اشاره‌گر پشته صفر است.
این گزینه توسط کامپایلر برای انتخاب و ساخت multilibها برای
معماری‌های \f(CW\*(C`avr2\*(C'\fR و \f(CW\*(C`avr25\*(C'\fR استفاده می‌شود.
این معماری‌ها دستگاه‌های با و بدون \f(CW\*(C`SPH\*(C'\fR را ترکیب می‌کنند..PP
\fIگزینه‌های Blackfin\fR
.IX Subsection "گزینه‌های Blackfin"
.IP \fB\-mcpu=\fR\fIcpu\fR[\fB\-\fR\fIsirevision\fR] 4
.IX Item "-mcpu=cpu[-sirevision]"
نام پردازندهٔ مقصد Blackfin را مشخص می‌کند. در حال حاضر، \fIcpu\fR
می‌تواند یکی از مقادیر \fBbf512\fR، \fBbf514\fR، \fBbf516\fR، \fBbf518\fR،
\&\fBbf522\fR، \fBbf523\fR، \fBbf524\fR، \fBbf525\fR، \fBbf526\fR،
\&\fBbf527\fR، \fBbf531\fR، \fBbf532\fR، \fBbf533\fR،
\&\fBbf534\fR، \fBbf536\fR، \fBbf537\fR، \fBbf538\fR، \fBbf539\fR،
\&\fBbf542\fR، \fBbf544\fR، \fBbf547\fR، \fBbf548\fR، \fBbf549\fR،
\&\fBbf542m\fR، \fBbf544m\fR، \fBbf547m\fR، \fBbf548m\fR، \fBbf549m\fR،
\&\fBbf561\fR، \fBbf592\fR باشد.
.Sp
بخش اختیاری \fIsirevision\fR بازبینی تراشه (silicon revision) پردازندهٔ
Blackfin هدف را مشخص می‌کند. تمام راهکارهای رفع اشکال (workaround) موجود برای
بازبینی تراشهٔ هدف فعال می‌شوند. اگر \fIsirevision\fR برابر \fBnone\fR باشد، هیچ
راهکاری فعال نخواهد شد. اگر \fIsirevision\fR برابر \fBany\fR باشد، تمام راهکارها
برای پردازندهٔ هدف فعال می‌شوند. ماکروی \f(CW\*(C`_\|_SILICON_REVISION_\|_\*(C'\fR
به صورت دو رقم هگزادسیمال که نشان‌دهندهٔ شماره‌های اصلی و فرعی در بازبینی تراشه
هستند تعریف می‌شود. اگر \fIsirevision\fR برابر \fBnone\fR باشد، ماکروی
\&\f(CW\*(C`_\|_SILICON_REVISION_\|_\*(C'\fR تعریف نمی‌شود. اگر \fIsirevision\fR
برابر \fBany\fR باشد، \&\f(CW\*(C`_\|_SILICON_REVISION_\|_\*(C'\fR به عنوان
\&\f(CW0xffff\fR تعریف می‌شود. اگر این \fIsirevision\fR اختیاری استفاده نشود،
GCC جدیدترین بازبینی تراشهٔ شناخته‌شده برای پردازندهٔ Blackfin هدف را فرض می‌کند.
.Sp
کامپایلر GCC یک ماکروی پیش‌پردازنده برای \fIcpu\fR مشخص‌شده تعریف می‌کند.
برای زنجیره ابزار \fBbfin\-elf\fR، اگر \fB\-msim\fR داده نشده باشد، این گزینه
باعث پیوند خوردن BSP سخت‌افزاری ارائه‌شده توسط libgloss می‌شود.
.Sp
بدون این گزینه، به‌طور پیش‌فرض \fBbf532\fR به عنوان پردازنده استفاده می‌شود.
.Sp
توجه داشته باشید که پشتیبانی از \fBbf561\fR ناقص است. برای \fBbf561\fR،
تنها ماکروی پیش‌پردازنده تعریف می‌شود.
.IP \fB\-msim\fR 4
.IX Item "-msim"
مشخص می‌کند که برنامه روی شبیه‌ساز اجرا خواهد شد. این گزینه باعث پیوند خوردن
BSP شبیه‌ساز ارائه‌شده توسط libgloss می‌شود. این گزینه تنها بر زنجیره ابزار
\&\fBbfin\-elf\fR اثرگذار است. برخی گزینه‌های دیگر مانند \fB\-mid\-shared\-library\fR
و \&\fB\-mfdpic\fR به‌طور ضمنی \fB\-msim\fR را فعال می‌کنند.
.IP \fB\-momit\-leaf\-frame\-pointer\fR 4
.IX Item "-momit-leaf-frame-pointer"
اشاره‌گر قاب (frame pointer) را در توابع برگ (leaf functions) در یک ثبات
نگه نمی‌دارد. این کار از دستورالعمل‌های ذخیره، برپایی و بازیابی اشاره‌گرهای قاب
جلوگیری کرده و یک ثبات اضافی را در توابع برگ آزاد می‌سازد.
.IP \fB\-mspecld\-anomaly\fR 4
.IX Item "-mspecld-anomaly"
.PD 0
.IP \fB\-mno\-specld\-anomaly\fR 4
.IX Item "-mno-specld-anomaly"
.PD
هنگامی که فعال باشد، کامپایلر اطمینان حاصل می‌کند که کد تولیدشده شامل
بارگذاری‌های حدسی (speculative loads) پس از دستورهای پرش نباشد. در صورت استفاده
از این گزینه، \&\f(CW\*(C`_\|_WORKAROUND_SPECULATIVE_LOADS\*(C'\fR تعریف می‌شود.
.IP \fB\-mcsync\-anomaly\fR 4
.IX Item "-mcsync-anomaly"
.PD 0
.IP \fB\-mno\-csync\-anomaly\fR 4
.IX Item "-mno-csync-anomaly"
.PD
هنگامی که فعال باشد، کامپایلر اطمینان حاصل می‌کند که کد تولیدشده بلافاصله پس
از انشعاب‌های شرطی شامل دستورالعمل‌های CSYNC یا SSYNC نباشد. در صورت استفاده از
این گزینه، \f(CW\*(C`_\|_WORKAROUND_SPECULATIVE_SYNCS\*(C'\fR تعریف می‌شود.
.IP \fB\-mlow64k\fR 4
.IX Item "-mlow64k"
.PD 0
.IP \fB\-mno\-low64k\fR 4
.IX Item "-mno-low64k"
.PD
هنگامی که فعال باشد، کامپایلر مختار است از این آگاهی که کل برنامه در 64k
پایینی حافظه جا می‌گیرد بهره‌برداری کند. رفتار پیش‌فرض این است که فرض شود
برنامه می‌تواند به هر اندازه بزرگ باشد (\fB\-mno\-low64k\fR).
.IP \fB\-mstack\-check\-l1\fR 4
.IX Item "-mstack-check-l1"
بررسی پشته (stack checking) را با استفاده از اطلاعات قرار داده‌شده در حافظهٔ
L1 scratchpad توسط هستهٔ uClinux انجام می‌دهد.
.IP \fB\-mid\-shared\-library\fR 4
.IX Item "-mid-shared-library"
.PD 0
.IP \fB\-mno\-id\-shared\-library\fR 4
.IX Item "-mno-id-shared-library"
.PD
کدی تولید می‌کند که از کتابخانه‌های مشترک از طریق روش شناسهٔ کتابخانه
(library ID) پشتیبانی می‌کند. این کار امکان اجرای درجا (execute in place) و
استفاده از کتابخانه‌های مشترک را در محیط‌های فاقد مدیریت حافظهٔ مجازی فراهم
می‌سازد. این گزینه به‌طور ضمنی شامل \fB\-fPIC\fR است. با مقصد \fBbfin\-elf\fR،
این گزینه به‌طور ضمنی \fB\-msim\fR را نیز در بر دارد. حالت پیش‌فرض
\&\fB\-mno\-id\-shared\-library\fR است تا کدی تولید کند که فرض نکند از کتابخانه‌های
مشترک مبتنی بر شناسه استفاده می‌شود.
.IP \fB\-mleaf\-id\-shared\-library\fR 4
.IX Item "-mleaf-id-shared-library"
.PD 0
.IP \fB\-mno\-leaf\-id\-shared\-library\fR 4
.IX Item "-mno-leaf-id-shared-library"
.PD
کدی تولید می‌کند که از کتابخانه‌های مشترک از طریق روش شناسهٔ کتابخانه پشتیبانی
می‌کند، اما فرض می‌کند که این کتابخانه یا فایل اجرایی به هیچ کتابخانه مشترک
دیگری بر پایهٔ شناسه پیوند نمی‌خورد. این به کامپایلر اجازه می‌دهد تا کدهای
سریع‌تری برای پرش‌ها و فراخوانی‌ها تولید کند.
.Sp
حالت پیش‌فرض \fB\-mno\-leaf\-id\-shared\-library\fR است که در آن هیچ فرضی
مبنی بر عدم پیوند به کتابخانه‌های مشترک مبتنی بر شناسه وجود ندارد؛ در نتیجه
کد کندتری برای دستورالعمل‌های پرش و فراخوانی تولید می‌شود.
.IP \fB\-mshared\-library\-id=n\fR 4
.IX Item "-mshared-library-id=n"
شمارهٔ شناسایی کتابخانهٔ مشترک مبتنی بر شناسه را که کامپایل می‌شود مشخص
می‌کند. مشخص کردن مقدار 0 کد فشرده‌تری تولید می‌کند؛ مشخص کردن مقادیر دیگر
تخصیص آن شماره به کتابخانهٔ جاری را تحمیل می‌کند، اما از نظر فضا یا زمان
بهینه‌تر از حذف این گزینه نیست.
.IP \fB\-msep\-data\fR 4
.IX Item "-msep-data"
.PD 0
.IP \fB\-mno\-sep\-data\fR 4
.IX Item "-mno-sep-data"
.PD
کدی تولید می‌کند که امکان قرارگیری قطعهٔ داده (data segment) در ناحیه‌ای
متفاوت از حافظه نسبت به قطعهٔ متن (text segment) را فراهم می‌آورد. این ویژگی
با حذف بازنشانی‌ها (relocations) نسبت به بخش متن، اجرای درجا را در محیط‌های
فاقد مدیریت حافظهٔ مجازی ممکن می‌کند. حالت پیش‌فرض \fB\-mno\-sep\-data\fR
است که به GCC می‌گوید کدی تولید کند که فرض می‌کند قطعهٔ داده به دنبال قطعهٔ
متن قرار دارد.
.IP \fB\-mlong\-calls\fR 4
.IX Item "-mlong-calls"
.PD 0
.IP \fB\-mno\-long\-calls\fR 4
.IX Item "-mno-long-calls"
.PD
به کامپایلر دستور می‌دهد فراخوانی‌های تابع را با بارگذاری اولیهٔ آدرس تابع
در یک ثبات و سپس انجام فراخوانی زیرروال (subroutine call) روی این ثبات انجام
دهد. این گزینه در صورتی لازم است که تابع هدف خارج از محدودهٔ آدرس‌دهی 24 بیتی
دستور فراخوانی زیرروال مبتنی بر آفست قرار داشته باشد.
.Sp
این قابلیت به‌طور پیش‌فرض فعال نیست. مشخص کردن \&\fB\-mno\-long\-calls\fR
رفتار پیش‌فرض را بازیابی می‌کند. توجه داشته باشید که این گزینه‌ها تاثیری بر
نحوهٔ تولید کد کامپایلر جهت مدیریت فراخوانی توابع از طریق اشاره‌گر تابع ندارند.
.IP \fB\-mfast\-fp\fR 4
.IX Item "-mfast-fp"
پیوند با کتابخانهٔ ممیز شناور سریع را انجام می‌دهد. این کتابخانه به منظور
بهبود کارایی، برخی از قوانین استاندارد ممیز شناور IEEE را برای بررسی ورودی‌ها
در برابر «عدد نیست» (NAN) سهل‌گیرانه‌تر اعمال می‌کند.
.IP \fB\-minline\-plt\fR 4
.IX Item "-minline-plt"
درون‌خطی‌سازی (inlining) مدخل‌های PLT را در فراخوانی توابعی که اتصال محلی
(local binding) آن‌ها مشخص نیست فعال می‌کند. این گزینه بدون \fB\-mfdpic\fR
هیچ اثری ندارد.
.IP \fB\-mmulticore\fR 4
.IX Item "-mmulticore"
یک برنامهٔ مستقل برای پردازنده‌های چند‌هسته‌ای Blackfin می‌سازد. این گزینه
باعث استفاده از فایل‌های آغازین (start files) و اسکریپت‌های پیوند مناسبِ
چند‌هسته‌ای شده و ماکروی \f(CW\*(C`_\|_BFIN_MULTICORE\*(C'\fR را تعریف می‌کند.
این گزینه فقط همراه با \fB\-mcpu=bf561\fR[\fB\-\fR\fIsirevision\fR] قابل استفاده است.
.Sp
این گزینه می‌تواند با \fB\-mcorea\fR یا \fB\-mcoreb\fR استفاده شود که مدل
برنامه‌نویسی یک-برنامه-به‌ازای-هر-هسته را انتخاب می‌کند. بدون \&\fB\-mcorea\fR
یا \fB\-mcoreb\fR، مدل برنامه‌نویسی تک-برنامه/دو-هسته‌ای استفاده خواهد شد.
در این مدل، تابع اصلی Core B باید با نام \f(CW\*(C`coreb_main\*(C'\fR تعریف شود.
.Sp
اگر از این گزینه استفاده نشود، مدل برنامه‌نویسی تک‌هسته‌ای استفاده می‌شود.
.IP \fB\-mcorea\fR 4
.IX Item "-mcorea"
هنگام استفاده از مدل برنامه‌نویسی یک-برنامه-به‌ازای-هر-هسته، یک برنامهٔ مستقل
برای Core A از BF561 می‌سازد. فایل‌های آغازین و اسکریپت‌های پیوند مناسب برای
پشتیبانی از Core A استفاده شده و ماکروی \&\f(CW\*(C`_\|_BFIN_COREA\*(C'\fR
تعریف می‌شود. این گزینه فقط در کنار \fB\-mmulticore\fR قابل استفاده است.
.IP \fB\-mcoreb\fR 4
.IX Item "-mcoreb"
هنگام استفاده از مدل برنامه‌نویسی یک-برنامه-به‌ازای-هر-هسته، یک برنامهٔ مستقل
برای Core B از BF561 می‌سازد. فایل‌های آغازین و اسکریپت‌های پیوند مناسب برای
پشتیبانی از Core B استفاده شده و ماکروی \&\f(CW\*(C`_\|_BFIN_COREB\*(C'\fR
تعریف می‌شود. هنگام استفاده از این گزینه، باید به جای \f(CW\*(C`main\*(C'\fR از
\&\f(CW\*(C`coreb_main\*(C'\fR استفاده شود. این گزینه فقط در کنار \fB\-mmulticore\fR
قابل استفاده است.
.IP \fB\-msdram\fR 4
.IX Item "-msdram"
یک برنامهٔ مستقل برای SDRAM می‌سازد. فایل‌های آغازین و اسکریپت‌های پیوند مناسب
برای قرار دادن برنامه در SDRAM استفاده شده و ماکروی \&\f(CW\*(C`_\|_BFIN_SDRAM\*(C'\fR
تعریف می‌شود. بارگذار (loader) باید پیش از بارگذاری برنامه، SDRAM را مقداردهی
اولیه کند..IP \fB\-micplb\fR 4
.IX Item "-micplb"
فرض می‌کند که ICPLBها در زمان اجرا فعال هستند. این گزینه بر راه‌حل‌های دور زدن برخی ناهنجاری‌ها تأثیر می‌گذارد. برای مقصدهای لینوکس، پیش‌فرض این است که فرض شود ICPLBها فعال هستند؛ برای برنامه‌های مستقل (standalone)، پیش‌فرض غیرفعال است.
.PP
\fIگزینه‌های C6X\fR
.IX Subsection "C6X Options"
.IP \fB\-march=\fR\fIname\fR 4
.IX Item "-march=name"
این گزینه نام معماری مقصد را مشخص می‌کند. GCC از این نام برای تعیین این‌که چه نوع دستورالعمل‌هایی را هنگام تولید کد اسمبلی می‌تواند صادر کند، استفاده می‌کند. نام‌های مجاز عبارتند از: \fBc62x\fR،
\&\fBc64x\fR، \fBc64x+\fR، \fBc67x\fR، \fBc67x+\fR، \fBc674x\fR.
.IP \fB\-mbig\-endian\fR 4
.IX Item "-mbig-endian"
تولید کد برای یک مقصد big\-endian.
.IP \fB\-mlittle\-endian\fR 4
.IX Item "-mlittle-endian"
تولید کد برای یک مقصد little\-endian. این حالت پیش‌فرض است.
.IP \fB\-msim\fR 4
.IX Item "-msim"
فایل‌های راه‌اندازی (startup) و اسکریپت پیونددهنده مناسب برای شبیه‌ساز را انتخاب می‌کند.
.IP \fB\-msdata=default\fR 4
.IX Item "-msdata=default"
داده‌های سراسری و ایستای کوچک را در بخش \f(CW\*(C`.neardata\*(C'\fR قرار می‌دهد که توسط ثبات \f(CW\*(C`B14\*(C'\fR به آن اشاره می‌شود. داده‌های سراسری و ایستای کوچک مقداردهی‌نشده را در بخش \f(CW\*(C`.bss\*(C'\fR که مجاور بخش \f(CW\*(C`.neardata\*(C'\fR است قرار می‌دهد. داده‌های فقط‌خواندنی کوچک را در بخش
\&\f(CW\*(C`.rodata\*(C'\fR قرار می‌دهد. بخش‌های متناظر مورد استفاده برای داده‌های بزرگ عبارتند از \f(CW\*(C`.fardata\*(C'\fR، \f(CW\*(C`.far\*(C'\fR و \f(CW\*(C`.const\*(C'\fR.
.IP \fB\-msdata=all\fR 4
.IX Item "-msdata=all"
تمام داده‌ها، و نه فقط اشیاء کوچک، را در بخش‌های اختصاص‌یافته برای داده‌های کوچک قرار می‌دهد و از آدرس‌دهی نسبی به ثبات \f(CW\*(C`B14\*(C'\fR برای دسترسی به آن‌ها استفاده می‌کند.
.IP \fB\-msdata=none\fR 4
.IX Item "-msdata=none"
از بخش‌های اختصاص‌یافته برای داده‌های کوچک استفاده نمی‌کند و از آدرس‌های مطلق برای دسترسی به تمام داده‌ها بهره می‌گیرد. تمام داده‌های سراسری و ایستای مقداردهی‌شده را در بخش \f(CW\*(C`.fardata\*(C'\fR و تمام داده‌های مقداردهی‌نشده را در بخش
\&\f(CW\*(C`.far\*(C'\fR قرار می‌دهد. تمام داده‌های ثابت را در بخش \f(CW\*(C`.const\*(C'\fR
قرار می‌دهد.
.IP \fB\-mdsbt\fR 4
.IX Item "-mdsbt"
برای ABI کتابخانه اشتراکی DSBT کامپایل می‌کند. این گزینه برای کامپایل با \fB\-fpic\fR یا \fB\-fPIC\fR الزامی است، و به معنای اعمال \fB\-fpic\fR می‌باشد.
.IP \fB\-mlong\-calls\fR 4
.IX Item "-mlong-calls"
از تولید فراخوانی‌های نسبی به شمارنده برنامه (PC\-relative) خودداری می‌کند؛ در عوض از ارجاع غیرمستقیم استفاده می‌کند.
.PP
\fIگزینه‌های CRIS\fR
.IX Subsection "CRIS Options"
.PP
این گزینه‌ها به طور خاص برای پورت‌های CRIS تعریف شده‌اند.
.IP \fB\-march=\fR\fIarchitecture\-type\fR 4
.IX Item "-march=architecture-type"
.PD 0
.IP \fB\-mcpu=\fR\fIarchitecture\-type\fR 4
.IX Item "-mcpu=architecture-type"
.PD
کد را برای معماری مشخص‌شده تولید می‌کند. گزینه‌های موجود برای
\&\fIarchitecture\-type\fR به ترتیب شامل \fBv3\fR، \fBv8\fR و \fBv10\fR برای
ETRAX\ 4، ETRAX\ 100 و ETRAX\ 100\ LX است.
پیش‌فرض \fBv0\fR است.
.IP \fB\-mtune=\fR\fIarchitecture\-type\fR 4
.IX Item "-mtune=architecture-type"
همه جنبه‌های قابل‌تنظیم در کد تولیدشده، به جز ABI و مجموعه دستورالعمل‌های در دسترس را برای \fIarchitecture\-type\fR بهینه‌سازی می‌کند. گزینه‌های موجود برای \fIarchitecture\-type\fR مشابه
\&\fB\-march=\fR\fIarchitecture\-type\fR هستند.
.IP \fB\-mmax\-stackframe=\fR\fIn\fR 4
.IX Item "-mmax-stackframe=n"
هنگامی که فریم پشته (stack frame) یک تابع از \fIn\fR بایت فراتر رود، هشدار می‌دهد.
.IP \fB\-metrax4\fR 4
.IX Item "-metrax4"
.PD 0
.IP \fB\-metrax100\fR 4
.IX Item "-metrax100"
.PD
گزینه‌های \fB\-metrax4\fR و \fB\-metrax100\fR به ترتیب نام‌های دیگر
\&\fB\-march=v3\fR و \fB\-march=v8\fR هستند.
.IP \fB\-mmul\-bug\-workaround\fR 4
.IX Item "-mmul-bug-workaround"
.PD 0
.IP \fB\-mno\-mul\-bug\-workaround\fR 4
.IX Item "-mno-mul-bug-workaround"
.PD
باگ موجود در دستورالعمل‌های \f(CW\*(C`muls\*(C'\fR و \f(CW\*(C`mulu\*(C'\fR را برای مدل‌های پردازنده‌ای که این مشکل در آن‌ها وجود دارد دور می‌زند. این گزینه به صورت پیش‌فرض غیرفعال است.
.IP \fB\-mpdebug\fR 4
.IX Item "-mpdebug"
اطلاعات مفصل مربوط به اشکال‌زدایی مخصوص CRIS را در کد اسمبلی فعال می‌کند. این گزینه همچنین اثر خاموش کردن نشانگر کد قالب‌بندی‌شده‌ی \fB#NO_APP\fR را در ابتدای فایل اسمبلی برای اسمبلر دارد.
.IP \fB\-mcc\-init\fR 4
.IX Item "-mcc-init"
از نتایج کدهای شرط (condition\-code) حاصل از دستورالعمل قبلی استفاده نمی‌کند؛ همیشه پیش از استفاده از کدهای شرط، دستورالعمل‌های مقایسه و آزمایش را صادر می‌کند.
.IP \fB\-mno\-side\-effects\fR 4
.IX Item "-mno-side-effects"
در حالت‌های آدرس‌دهی به جز پس‌افزایش (post\-increment)، دستورالعمل‌های دارای اثرات جانبی صادر نمی‌کند.
.IP \fB\-mstack\-align\fR 4
.IX Item "-mstack-align"
.PD 0
.IP \fB\-mno\-stack\-align\fR 4
.IX Item "-mno-stack-align"
.IP \fB\-mdata\-align\fR 4
.IX Item "-mdata-align"
.IP \fB\-mno\-data\-align\fR 4
.IX Item "-mno-data-align"
.IP \fB\-mconst\-align\fR 4
.IX Item "-mconst-align"
.IP \fB\-mno\-const\-align\fR 4
.IX Item "-mno-const-align"
.PD
این گزینه‌ها (گزینه‌های \fBno\-\fR) ترتیب می‌دهند (ترتیب را لغو می‌کنند) که فریم پشته، تک‌تک داده‌ها و ثوابت با حداکثر اندازه دسترسی به یک داده برای مدل پردازنده انتخاب‌شده هم‌تراز شوند. پیش‌فرض، هم‌ترازی ۳۲ بیتی است. جزئیات ABI مانند چیدمان ساختار (structure layout) تحت تأثیر این گزینه‌ها قرار نمی‌گیرند.
.IP \fB\-m32\-bit\fR 4
.IX Item "-m32-bit"
.PD 0
.IP \fB\-m16\-bit\fR 4
.IX Item "-m16-bit"
.IP \fB\-m8\-bit\fR 4
.IX Item "-m8-bit"
.PD
مشابه گزینه‌های هم‌ترازی پشته، داده و ثوابت در بالا، این گزینه‌ها ترتیب می‌دهند که فریم پشته، داده‌های قابل نوشتن و ثوابت همگی به صورت ۳۲ بیتی، ۱۶ بیتی یا ۸ بیتی هم‌تراز شوند. پیش‌فرض، هم‌ترازی ۳۲ بیتی است.
.IP \fB\-mno\-prologue\-epilogue\fR 4
.IX Item "-mno-prologue-epilogue"
.PD 0
.IP \fB\-mprologue\-epilogue\fR 4
.IX Item "-mprologue-epilogue"
.PD
با گزینه \fB\-mno\-prologue\-epilogue\fR، مقدمه و مؤخره عادی تابع که فریم پشته را برپا می‌کنند حذف می‌شوند و هیچ دستورالعمل بازگشت یا توالی بازگشتی در کد تولید نمی‌شود. از این گزینه تنها به همراه بررسی چشمی کد کامپایل‌شده استفاده کنید: هنگامی که ثبات‌های محافظت‌شده در فراخوانی (call\-saved) باید ذخیره شوند یا فضای ذخیره‌سازی برای متغیرهای محلی باید تخصیص یابد، هیچ هشدار یا خطایی صادر نمی‌شود.
.IP \fB\-mbest\-lib\-options\fR 4
.IX Item "-mbest-lib-options"
.PD 0
.IP \fB\-moverride\-best\-lib\-options\fR 4
.IX Item "-moverride-best-lib-options"
.PD
گزینه \&\fB\-mbest\-lib\-options\fR گزینه‌هایی را انتخاب می‌کند که بیشترین امکانات ممکن را تحت گزینه‌های دیگر فعال می‌کنند. این گزینه حالت \fBno\-\fR ندارد، اما گزینه \&\fB\-moverride\-best\-lib\-options\fR آن را صرف‌نظر از ترتیب نسبی دو گزینه در خط فرمان، غیرفعال می‌کند.
.IP \fB\-mtrap\-using\-break8\fR 4
.IX Item "-mtrap-using-break8"
تله‌ها (traps) را به عنوان \fBbreak 8\fR صادر می‌کند. این حالت پیش‌فرض برای CRIS v3 و بالاتر است. در صورت غیرفعال بودن، فراخوانی‌های \f(CW\*(C`abort\*(C'\fR به جای آن استفاده می‌شوند.
.IP \fB\-mtrap\-unaligned\-atomic\fR 4
.IX Item "-mtrap-unaligned-atomic"
بررسی‌هایی صادر می‌کند که موجب اجرای دستورالعمل‌های \fBbreak 8\fR هنگام اعمال توابع توکار اتمیک بر روی حافظه ناتراز می‌شوند.
.IP \fB\-munaligned\-atomic\-may\-use\-library\fR 4
.IX Item "-munaligned-atomic-may-use-library"
توابع توکار اتمیکی را که ممکن است روی داده‌های ناتراز اعمال شوند، از طریق فراخوانی توابع کتابخانه‌ای مدیریت می‌کند. این گزینه بر \fB\-mtrap\-unaligned\-atomic\fR اولویت دارد.
.IP \fB\-sim\fR 4
.IX Item "-sim"
این گزینه ترتیبی می‌دهد
تا با توابع ورودی\-خروجیِ یک کتابخانه شبیه‌ساز پیوند برقرار شود. کد، داده‌های مقداردهی‌شده و داده‌های مقداردهی‌شده با صفر به صورت متوالی تخصیص می‌یابند.
.IP \fB\-sim2\fR 4
.IX Item "-sim2"
مشابه \fB\-sim\fR، اما گزینه‌هایی را به پیونددهنده ارسال می‌کند تا داده‌های مقداردهی‌شده را در آدرس 0x40000000 و داده‌های مقداردهی‌شده با صفر را در آدرس 0x80000000 مستقر کند.
.PP
\fIگزینه‌های C\-SKY\fR
.IX Subsection "C-SKY Options".PP
GCC هنگام کامپایل برای پردازنده‌های C\-SKY V2 از این گزینه‌ها پشتیبانی می‌کند.
.IP \fB\-march=\fR\fIarch\fR 4
.IX Item "-march=arch"
معماری مقصد C\-SKY را مشخص می‌کند. مقادیر معتبر برای \fIarch\fR عبارتند از:
\&\fBck801\fR، \fBck802\fR، \fBck803\fR، \fBck807\fR و \fBck810\fR.
پیش‌فرض \fBck810\fR است.
.IP \fB\-mcpu=\fR\fIcpu\fR 4
.IX Item "-mcpu=cpu"
پردازنده مقصد C\-SKY را مشخص می‌کند. مقادیر معتبر برای \fIcpu\fR عبارتند از:
\&\fBck801\fR، \fBck801t\fR،
\&\fBck802\fR، \fBck802t\fR، \fBck802j\fR،
\&\fBck803\fR، \fBck803h\fR، \fBck803t\fR، \fBck803ht\fR،
\&\fBck803f\fR، \fBck803fh\fR، \fBck803e\fR، \fBck803eh\fR،
\&\fBck803et\fR، \fBck803eht\fR، \fBck803ef\fR، \fBck803efh\fR،
\&\fBck803ft\fR، \fBck803eft\fR، \fBck803efht\fR، \fBck803r1\fR،
\&\fBck803hr1\fR، \fBck803tr1\fR، \fBck803htr1\fR، \fBck803fr1\fR،
\&\fBck803fhr1\fR، \fBck803er1\fR، \fBck803ehr1\fR، \fBck803etr1\fR،
\&\fBck803ehtr1\fR، \fBck803efr1\fR، \fBck803efhr1\fR، \fBck803ftr1\fR،
\&\fBck803eftr1\fR، \fBck803efhtr1\fR،
\&\fBck803s\fR، \fBck803st\fR، \fBck803se\fR، \fBck803sf\fR،
\&\fBck803sef\fR، \fBck803seft\fR،
\&\fBck807e\fR، \fBck807ef\fR، \fBck807\fR، \fBck807f\fR،
\&\fBck810e\fR، \fBck810et\fR، \fBck810ef\fR، \fBck810eft\fR،
\&\fBck810\fR، \fBck810v\fR، \fBck810f\fR، \fBck810t\fR، \fBck810fv\fR،
\&\fBck810tv\fR، \fBck810ft\fR و \fBck810ftv\fR.
.IP \fB\-mbig\-endian\fR 4
.IX Item "-mbig-endian"
.PD 0
.IP \fB\-mlittle\-endian\fR 4
.IX Item "-mlittle-endian"
.PD
کد big\- یا little\-endian را انتخاب می‌کند. پیش‌فرض little\-endian است.
.IP \fB\-mfloat\-abi=\fR\fIname\fR 4
.IX Item "-mfloat-abi=name"
مشخص می‌کند که از کدام ABI ممیز شناور استفاده شود. مقادیر مجاز
عبارتند از: \fBsoft\fR، \fBsoftfp\fR و \fBhard\fR.
.Sp
مشخص کردن \fBsoft\fR باعث می‌شود GCC خروجی حاوی فراخوانی‌های کتابخانه‌ای برای عملیات ممیز شناور تولید کند.
\&\fBsoftfp\fR امکان تولید کد با استفاده از دستورالعمل‌های سخت‌افزاری ممیز شناور را فراهم می‌کند، اما همچنان از قراردادهای فراخوانی soft\-float استفاده می‌کند.
\&\fBhard\fR امکان تولید دستورالعمل‌های ممیز شناور را فراهم کرده و از قراردادهای فراخوانی ویژه FPU استفاده می‌کند.
.Sp
پیش‌فرض به پیکربندی مقصد خاص بستگی دارد. توجه داشته باشید که
ABIهای hard\-float و soft\-float از نظر پیوند سازگار نیستند؛ شما باید
تمام برنامه خود را با همان ABI کامپایل کرده و با مجموعه‌ای سازگار از کتابخانه‌ها پیوند دهید.
.IP \fB\-mdouble\-float\fR 4
.IX Item "-mdouble-float"
.PD 0
.IP \fB\-mno\-double\-float\fR 4
.IX Item "-mno-double-float"
.PD
هنگامی که \fB\-mhard\-float\fR فعال است، تولید دستورالعمل‌های ممیز
شناور با دقت مضاعف (double\-precision) را فعال می‌کند. این حالت به جز هنگام کامپایل
برای CK803، پیش‌فرض است.
.IP \fB\-mfdivdu\fR 4
.IX Item "-mfdivdu"
.PD 0
.IP \fB\-mno\-fdivdu\fR 4
.IX Item "-mno-fdivdu"
.PD
هنگامی که \fB\-mhard\-float\fR فعال است، تولید دستورالعمل‌های
\&\f(CW\*(C`frecipd\*(C'\fR، \f(CW\*(C`fsqrtd\*(C'\fR و \f(CW\*(C`fdivd\*(C'\fR را فعال می‌کند.
این حالت به جز هنگام کامپایل برای CK803، پیش‌فرض است.
.IP \fB\-mfpu=\fR\fIfpu\fR 4
.IX Item "-mfpu=fpu"
پردازنده ممیز شناور را انتخاب می‌کند. این گزینه تنها همراه با
\&\fB\-mhard\-float\fR قابل استفاده است.
مقادیر مجاز برای \fIfpu\fR عبارتند از:
\&\fBfpv2_sf\fR (معادل با \fB\-mno\-double\-float \-mno\-fdivdu\fR)،
\&\fBfpv2\fR (\fB\-mdouble\-float \-mno\-divdu\fR)، و
\&\fBfpv2_divd\fR (\fB\-mdouble\-float \-mdivdu\fR).
.IP \fB\-melrw\fR 4
.IX Item "-melrw"
.PD 0
.IP \fB\-mno\-elrw\fR 4
.IX Item "-mno-elrw"
.PD
دستورالعمل گسترش‌یافته \f(CW\*(C`lrw\*(C'\fR را فعال می‌کند. این گزینه برای CK801
به‌طور پیش‌فرض روشن و در غیر این صورت خاموش است.
.IP \fB\-mistack\fR 4
.IX Item "-mistack"
.PD 0
.IP \fB\-mno\-istack\fR 4
.IX Item "-mno-istack"
.PD
دستورالعمل‌های پشته وقفه را فعال می‌کند؛ پیش‌فرض خاموش است.
.Sp
گزینه \fB\-mistack\fR برای پردازش ویژگی‌های تابع
\&\f(CW\*(C`interrupt\*(C'\fR و \f(CW\*(C`isr\*(C'\fR مورد نیاز است.
.IP \fB\-mmp\fR 4
.IX Item "-mmp"
.PD 0
.IP \fB\-mno\-mp\fR 4
.IX Item "-mno-mp"
.PD
دستورالعمل‌های چندپردازنده‌ای را فعال می‌کند؛ پیش‌فرض خاموش است.
.IP \fB\-mcp\fR 4
.IX Item "-mcp"
.PD 0
.IP \fB\-mno\-cp\fR 4
.IX Item "-mno-cp"
.PD
دستورالعمل‌های کمک‌پردازنده را فعال می‌کند؛ پیش‌فرض خاموش است.
.IP \fB\-mcache\fR 4
.IX Item "-mcache"
.PD 0
.IP \fB\-mno\-cache\fR 4
.IX Item "-mno-cache"
.PD
دستورالعمل‌های کمک‌پردازنده را فعال می‌کند؛ پیش‌فرض خاموش است.
.IP \fB\-msecurity\fR 4
.IX Item "-msecurity"
.PD 0
.IP \fB\-mno\-security\fR 4
.IX Item "-mno-security"
.PD
دستورالعمل‌های امنیتی C\-SKY را فعال می‌کند؛ پیش‌فرض خاموش است.
.IP \fB\-mtrust\fR 4
.IX Item "-mtrust"
.PD 0
.IP \fB\-mno\-trust\fR 4
.IX Item "-mno-trust"
.PD
دستورالعمل‌های اعتماد C\-SKY را فعال می‌کند؛ پیش‌فرض خاموش است.
.IP \fB\-mdsp\fR 4
.IX Item "-mdsp"
.PD 0
.IP \fB\-mno\-dsp\fR 4
.IX Item "-mno-dsp"
.IP \fB\-medsp\fR 4
.IX Item "-medsp"
.IP \fB\-mno\-edsp\fR 4
.IX Item "-mno-edsp"
.IP \fB\-mvdsp\fR 4
.IX Item "-mvdsp"
.IP \fB\-mno\-vdsp\fR 4
.IX Item "-mno-vdsp"
.PD
به ترتیب دستورالعمل‌های C\-SKY DSP، ‏Enhanced DSP یا Vector DSP را فعال می‌کند.
پیش‌فرض همه این گزینه‌ها خاموش است.
.IP \fB\-mdiv\fR 4
.IX Item "-mdiv"
.PD 0
.IP \fB\-mno\-div\fR 4
.IX Item "-mno-div"
.PD
دستورالعمل‌های تقسیم را تولید می‌کند. پیش‌فرض خاموش است.
.IP \fB\-msmart\fR 4
.IX Item "-msmart"
.PD 0
.IP \fB\-mno\-smart\fR 4
.IX Item "-mno-smart"
.PD
کد را برای Smart Mode تولید می‌کند، که فقط از ثبات‌های شماره‌گذاری‌شده 0\-7 استفاده می‌کند تا
امکان استفاده از دستورالعمل‌های 16\-بیتی فراهم شود. این گزینه برای CK801 که این
رفتار در آن الزامی است نادیده گرفته می‌شود، و برای CK802 به‌طور پیش‌فرض روشن است.
برای سایر مقاصد، پیش‌فرض خاموش است.
.IP \fB\-mhigh\-registers\fR 4
.IX Item "-mhigh-registers"
.PD 0
.IP \fB\-mno\-high\-registers\fR 4
.IX Item "-mno-high-registers"
.PD
با استفاده از ثبات‌های بالا با شماره‌های 16\-31 کد تولید می‌کند. این گزینه
در CK801، CK802، یا CK803 پشتیبانی نمی‌شود، و به‌طور پیش‌فرض برای
سایر پردازنده‌ها فعال است.
.IP \fB\-manchor\fR 4
.IX Item "-manchor"
.PD 0
.IP \fB\-mno\-anchor\fR 4
.IX Item "-mno-anchor"
.PD
با استفاده از نشانی‌های نماد لنگر سراسری کد تولید می‌کند.
.IP \fB\-mpushpop\fR 4
.IX Item "-mpushpop"
.PD 0.IP \fB\-mno\-pushpop\fR 4
.IX Item "-mno-pushpop"
.PD
تولید کد با استفاده از دستورالعمل‌های \f(CW\*(C`push\*(C'\fR و \f(CW\*(C`pop\*(C'\fR. این گزینه
به‌طور پیش‌فرض فعال است.
.IP \fB\-mmultiple\-stld\fR 4
.IX Item "-mmultiple-stld"
.PD 0
.IP \fB\-mno\-multiple\-stld\fR 4
.IX Item "-mno-multiple-stld"
.PD
تولید کد با استفاده از دستورالعمل‌های \f(CW\*(C`stm\*(C'\fR و \f(CW\*(C`ldm\*(C'\fR. این گزینه
در CK801 پشتیبانی نمی‌شود، اما به‌طور پیش‌فرض روی سایر پردازنده‌ها فعال است.
.IP \fB\-mconstpool\fR 4
.IX Item "-mconstpool"
.PD 0
.IP \fB\-mno\-constpool\fR 4
.IX Item "-mno-constpool"
.PD
ایجاد استخرهای مقادیر ثابت (constant pools) در کامپایلر به جای موکول کردن آن به
اسملبر. این گزینه پیش‌فرض است و برای تولید کد صحیح روی CK801 و CK802 الزامی
می‌باشد، و در سایر پردازنده‌ها اختیاری است.
.IP \fB\-mstack\-size\fR 4
.IX Item "-mstack-size"
.PD 0
.IP \fB\-mno\-stack\-size\fR 4
.IX Item "-mno-stack-size"
.PD
درج دستورالعمل‌های هدایتی \f(CW\*(C`.stack_size\*(C'\fR برای هر تابع در خروجی
اسمبلی. این گزینه به‌طور پیش‌فرض غیرفعال است.
.IP \fB\-mccrt\fR 4
.IX Item "-mccrt"
.PD 0
.IP \fB\-mno\-ccrt\fR 4
.IX Item "-mno-ccrt"
.PD
تولید کد برای زمان‌اجرای کامپایلر C\-SKY به جای libgcc. این
گزینه به‌طور پیش‌فرض غیرفعال است.
.IP \fB\-mbranch\-cost=\fR\fIn\fR 4
.IX Item "-mbranch-cost=n"
تنظیم هزینهٔ انشعاب به تقریباً \f(CW\*(C`n\*(C'\fR دستورالعمل. مقدار پیش‌فرض ۱ است.
.IP \fB\-msched\-prolog\fR 4
.IX Item "-msched-prolog"
.PD 0
.IP \fB\-mno\-sched\-prolog\fR 4
.IX Item "-mno-sched-prolog"
.PD
اجازه به زمان‌بندی دنباله‌های پیش‌درآمد (prologue) و پس‌درآمد (epilogue) تابع. استفاده از
این گزینه می‌تواند منجر به کدی شود که با نیازمندی‌های prologue در C\-SKY V2 ABI
سازگار نبوده و قابل اشکال‌زدایی یا ردیابی به عقب (backtrace) نباشد.
این گزینه به‌طور پیش‌فرض غیرفعال است.
.IP \fB\-msim\fR 4
.IX Item "-msim"
.PD 0
.IP \fB\-mno\-sim\fR 4
.IX Item "-mno-sim"
.PD
پیوند با کتابخانه libsemi.a که با شبیه‌ساز سازگار است. فقط برای
کامپایلر ELF قابل اعمال است.
.PP
\fIگزینه‌های Cygwin و MinGW\fR
.IX Subsection "Cygwin and MinGW Options"
.PP
این گزینه‌های اضافی برای مقصدهای Microsoft Windows در دسترس هستند:
.IP \fB\-mconsole\fR 4
.IX Item "-mconsole"
این گزینه مشخص می‌کند که یک برنامه کنسولی تولید شود؛ با
دستور دادن به پیونددهنده برای تنظیم نوع زیرسیستم سرآیند PE
مورد نیاز برای برنامه‌های کنسولی.
این گزینه برای مقصدهای Cygwin و MinGW در دسترس بوده و
به‌طور پیش‌فرض روی این مقصدها فعال است.
.IP \fB\-mcrtdll=\fR\fIlibrary\fR 4
.IX Item "-mcrtdll=library"
پیش‌پردازش، کامپایل یا پیوند با کتابخانه DLL زمان‌اجرای C مشخص‌شده (\fIlibrary\fR).
این گزینه ماکروهای از پیش تعریف‌شدهٔ \f(CW\*(C`_\|_CRTDLL_\|_\*(C'\fR، \f(CW\*(C`_\|_MSVCRT_\|_\*(C'\fR،
\&\f(CW\*(C`_UCRT\*(C'\fR و \f(CW\*(C`_\|_MSVCRT_VERSION_\|_\*(C'\fR را برای CRT \fIlibrary\fR مشخص‌شده تنظیم می‌کند،
فایل راه‌انداز را برای CRT \fIlibrary\fR انتخاب کرده و با CRT \fIlibrary\fR پیوند می‌دهد.
نام‌های شناخته‌شدهٔ کتابخانه CRT برای پیش‌پردازنده عبارتند از:
\&\f(CW\*(C`crtdll*\*(C'\fR، \f(CW\*(C`msvcrt10*\*(C'\fR، \f(CW\*(C`msvcrt20*\*(C'\fR، \f(CW\*(C`msvcrt40*\*(C'\fR،
\&\f(CW\*(C`msvcr40*\*(C'\fR، \f(CW\*(C`msvcrtd*\*(C'\fR، \f(CW\*(C`msvcrt\-os*\*(C'\fR،
\&\f(CW\*(C`msvcr70*\*(C'\fR، \f(CW\*(C`msvcr71*\*(C'\fR، \f(CW\*(C`msvcr80*\*(C'\fR، \f(CW\*(C`msvcr90*\*(C'\fR،
\&\f(CW\*(C`msvcr100*\*(C'\fR، \f(CW\*(C`msvcr110*\*(C'\fR، \f(CW\*(C`msvcr120*\*(C'\fR و \f(CW\*(C`ucrt*\*(C'\fR.
اگر این گزینه مشخص نشود، کتابخانه وارداتی پیش‌فرض MinGW با نام
\&\f(CW\*(C`msvcrt\*(C'\fR برای پیوند استفاده می‌شود و هیچ تنظیم دیگری برای
پیش‌پردازنده انجام نخواهد شد. کتابخانه وارداتی MinGW با نام \f(CW\*(C`msvcrt\*(C'\fR صرفاً یک
پیوند نمادین به (یا کپی از) یک کتابخانه وارداتی CRT MinGW دیگر است که
هنگام کامپایل MinGW انتخاب شده است. کتابخانه وارداتی MinGW با نام \f(CW\*(C`msvcrt\-os\*(C'\fR
برای کتابخانه DLL زمان‌اجرای CRT سیستم ویندوز \f(CW\*(C`msvcrt.dll\*(C'\fR است و
در بیشتر موارد، کتابخانه وارداتی پیش‌فرض MinGW به شمار می‌رود.
به‌طور کلی، تغییر دادن CRT DLL نیازمند کامپایل مجدد
تمام MinGW CRT است. این گزینه صرفاً برای مقاصد آزمایشی و
تجربی است.
این گزینه برای مقصدهای MinGW در دسترس است.
.IP \fB\-mdll\fR 4
.IX Item "-mdll"
این گزینه برای مقصدهای Cygwin و MinGW در دسترس است. این گزینه
مشخص می‌کند که یک DLL\-\-\-یک کتابخانه پیوند پویا (dynamic link library)\-\-\-تولید
شود، و انتخاب آبجکت راه‌اندازی و نقطه ورود زمان‌اجرای مورد نیاز را
امکان‌پذیر می‌سازد.
.IP \fB\-mnop\-fun\-dllimport\fR 4
.IX Item "-mnop-fun-dllimport"
این گزینه برای مقصدهای Cygwin و MinGW در دسترس است. این گزینه
مشخص می‌کند که صفت \f(CW\*(C`dllimport\*(C'\fR نادیده گرفته شود.
.IP \fB\-mthreads\fR 4
.IX Item "-mthreads"
پشتیبانی از مدیریت استثنای امن در برابر نخ‌ها (thread\-safe) در MinGW. برنامه‌هایی که
به مدیریت استثنای thread\-safe متکی هستند باید تمام کد را با گزینهٔ
\&\fB\-mthreads\fR کامپایل و پیوند کنند. هنگام کامپایل، \fB\-mthreads\fR ماکروی
\&\fB\-D_MT\fR را تعریف می‌کند؛ هنگام پیوند، یک کتابخانه کمکی ویژه برای نخ‌ها به نام
\&\fB\-lmingwthrd\fR را پیوند می‌دهد که داده‌های مدیریت استثنا به ازای هر نخ را پاک‌سازی می‌کند.
.IP \fB\-municode\fR 4
.IX Item "-municode"
این گزینه برای مقصدهای MinGW\-w64 در دسترس است. این گزینه موجب
می‌شود ماکروی پیش‌پردازنده \f(CW\*(C`UNICODE\*(C'\fR از پیش تعریف گردد، و
کد راه‌اندازی زمان‌اجرای دارای قابلیت یونیکد انتخاب شود.
.IP \fB\-mwin32\fR 4
.IX Item "-mwin32"
این گزینه برای مقصدهای Cygwin و MinGW در دسترس است. این گزینه
مشخص می‌کند که ماکروهای از پیش تعریف‌شده معمول Microsoft Windows
در پیش‌پردازنده تنظیم شوند، اما تاثیری بر انتخاب کتابخانه
زمان‌اجرا/کد راه‌اندازی ندارد.
.IP \fB\-mwindows\fR 4
.IX Item "-mwindows"
این گزینه برای مقصدهای Cygwin و MinGW در دسترس است. این گزینه
مشخص می‌کند که با دستور دادن به پیونددهنده برای تنظیم مناسب
نوع زیرسیستم سرآیند PE، یک برنامه با واسط کاربری گرافیکی (GUI) تولید شود.
.IP \fB\-fno\-set\-stack\-executable\fR 4
.IX Item "-fno-set-stack-executable"
این گزینه برای مقصدهای MinGW در دسترس است. مشخص می‌کند که
پرچم قابل اجرا بودن برای پشتهٔ مورد استفاده توسط توابع تو در تو (nested functions)
تنظیم نشود. این مورد برای باینری‌هایی که در حالت هسته (kernel mode)
سیستم‌عامل Microsoft Windows اجرا می‌شوند ضروری است، چرا که در آنجا User32 API که
برای تنظیم مجوزهای اجرایی به کار می‌رود، در دسترس نیست.
.IP \fB\-fwritable\-relocated\-rdata\fR 4
.IX Item "-fwritable-relocated-rdata"
این گزینه برای مقصدهای MinGW و Cygwin در دسترس است. مشخص می‌کند
که داده‌های بازآرایی‌شده در بخش فقط‌خواندنی، در بخش \f(CW\*(C`.data\*(C'\fR
قرار گیرند. این مورد برای زمان‌های اجرای قدیمی‌تری که از تغییر بخش‌های
\&\f(CW\*(C`.rdata\*(C'\fR برای شبه‌بازآرایی (pseudo\-relocation) پشتیبانی نمی‌کنند، ضروری است.
.IP \fB\-mpe\-aligned\-commons\fR 4
.IX Item "-mpe-aligned-commons"
این گزینه برای مقصدهای Cygwin و MinGW در دسترس است. مشخص می‌کند
که پسوند GNU برای قالب فایل PE که امکان ترازسازی صحیح متغیرهای COMMON را
فراهم می‌کند، هنگام تولید کد استفاده شود. اگر GCC تشخیص دهد که اسملبر
مقصد یافت‌شده در طول پیکربندی از این قابلیت پشتیبانی می‌کند، این گزینه
به‌طور پیش‌فرض فعال است.
.IP \fB\-muse\-libstdc\-wrappers\fR 4
.IX Item "-muse-libstdc-wrappers"
استفاده از پوشش‌های (wrappers) DLL در Cygwin برای پشتیبانی از عملگرهای \f(CW\*(C`new\*(C'\fR و \f(CW\*(C`delete\*(C'\fR در C++.
.PP
همچنین برای گزینه‌های استاندارد، بخش \fBگزینه‌های x86\fR را ببینید.
.PP
\fIگزینه‌های Darwin\fR
.IX Subsection "Darwin Options"
.PP
این گزینه‌ها برای همه معماری‌هایی که سیستم‌عامل Darwin را اجرا می‌کنند، تعریف شده‌اند.
.PP
کامپایلر FSF GCC در Darwin فایل‌های شیء چندمعماری («fat») ایجاد نمی‌کند؛ این کامپایلر
یک فایل شیء برای تک‌معماری‌ای که GCC برای هدف قرار دادن آن ساخته شده است، می‌سازد. کامپایلر GCC شرکت Apple
در Darwin در صورت استفاده از چندین گزینهٔ \&\fB\-arch\fR فایل‌های «fat» ایجاد می‌کند؛
این کار را با چند بار اجرا کردن کامپایلر یا پیونددهنده و پیوست کردن نتایج به یکدیگر
با استفاده از \&\fIlipo\fR انجام می‌دهد.
.PP
زیرنوع فایل ایجادشده (مانند \fBppc7400\fR یا \fBppc970\fR یا
\&\fBi686\fR) توسط پرچم‌هایی تعیین می‌شود که ISA هدف GCC را
مشخص می‌کنند، مانند \fB\-mcpu\fR یا \fB\-march\fR. از گزینهٔ
\&\fB\-force_cpusubtype_ALL\fR می‌توان برای بازنویسی و لغو این رفتار استفاده کرد.
.PP
ابزارهای Darwin هنگام مواجهه با عدم تطابق ISA، رفتارهای متفاوتی نشان می‌دهند.
اسملبر، \fIas\fR، تنها اجازه استفاده از دستورالعمل‌هایی را می‌دهد که برای زیرنوعِ
فایلی که در حال تولید آن است معتبر باشند، بنابراین نمی‌توانید دستورالعمل‌های ۶۴ بیتی
را در یک فایل شیء \fBppc750\fR قرار دهید. پیونددهنده برای کتابخانه‌های اشتراکی،
\&\fI/usr/bin/libtool\fR، در صورتی که خواسته شود کتابخانه‌ای اشتراکی با زیرنوعی با محدودیت کمتر
نسبت به فایل‌های ورودی‌اش بسازد، شکست می‌خورد و خطا چاپ می‌کند (به عنوان مثال، تلاش برای
قرار دادن یک فایل شیء \fBppc970\fR در یک کتابخانهٔ \fBppc7400\fR). پیونددهنده
برای برنامه‌های اجرایی، \fBld\fR، بدون ایجاد هشدار، محدودکننده‌ترین زیرنوع را از میان تمام
فایل‌های ورودی‌اش به برنامه اجرایی اختصاص می‌دهد..IP \fB\-F\fR\fIdir\fR 4
.IX Item "-Fdir"
دایرکتوری چارچوب (framework) \fIdir\fR را به ابتدای فهرست
دایرکتوری‌هایی که باید برای فایل‌های سرآیند جستجو شوند اضافه می‌کند.
این دایرکتوری‌ها با موارد مشخص‌شده توسط گزینه‌های \fB\-I\fR ادغام شده
و به ترتیب از چپ به راست پیمایش می‌شوند.
.Sp
دایرکتوری فریم‌ورک دایرکتوری‌ای است که فریم‌ورک‌ها درون آن قرار دارند. یک
فریم‌ورک دایرکتوری‌ای است که مستقیماً شامل یک دایرکتوری \fIHeaders\fR
و/یا \&\fIPrivateHeaders\fR بوده و نام آن به \fI.framework\fR ختم
می‌شود. نام یک فریم‌ورک همان نام این دایرکتوری بدون پسوند
\&\fI.framework\fR است. سرآیندهای مرتبط با فریم‌ورک در یکی از این دو
دایرکتوری یافت می‌شوند که در این میان ابتدا \fIHeaders\fR جستجو
می‌شود. یک زیرفریم‌ورک (subframework) دایرکتوری فریم‌ورکی است که در
دایرکتوری \fIFrameworks\fR یک فریم‌ورک دیگر قرار دارد. گنجاندن (include)
سرآیندهای زیرفریم‌ورک تنها می‌تواند در سرآیند فریم‌ورکی که شامل آن
زیرفریم‌ورک است یا در سرآیند یک زیرفریم‌ورک هم‌سطح (sibling) ظاهر شود.
دو زیرفریم‌ورک زمانی هم‌سطح هستند که در فریم‌ورک یکسانی قرار داشته باشند.
یک زیرفریم‌ورک نباید همنام با یک فریم‌ورک باشد؛ در صورت نقض این قاعده یک
هشدار صادر می‌شود. در حال حاضر یک زیرفریم‌ورک نمی‌تواند زیرفریم‌ورک داشته باشد؛
در آینده ممکن است این سازوکار برای پشتیبانی از این ویژگی گسترش یابد.
فریم‌ورک‌های استاندارد را می‌توان در \fI/System/Library/Frameworks\fR و
\&\fI/Library/Frameworks\fR یافت. یک مثال include به‌صورت
\&\f(CW\*(C`#include <Framework/header.h>\*(C'\fR است، که در آن \fIFramework\fR نشان‌دهندهٔ
نام فریم‌ورک بوده و \fIheader.h\fR در دایرکتوری
\&\fIPrivateHeaders\fR یا \fIHeaders\fR یافت می‌شود.
.IP \fB\-iframework\fR\fIdir\fR 4
.IX Item "-iframeworkdir"
مشابه \fB\-F\fR است، با این تفاوت که با دایرکتوری به‌عنوان یک دایرکتوری
سیستمی رفتار می‌شود. تفاوت اصلی میان \fB\-iframework\fR و
\&\fB\-F\fR این است که با \fB\-iframework\fR، کامپایلر در مورد ساختارهای
موجود درون فایل‌های سرآیند یافت‌شده از طریق \&\fIdir\fR هشداری صادر
نمی‌کند. این گزینه تنها برای خانوادهٔ زبان‌های C معتبر است.
.IP "\fB\-arch\fR \fIname\fR" 4
.IX Item "-arch name"
تولید خروجی برای معماری \fIname\fR. همان‌طور که در بالا توضیح داده شد، GCC
خروجی را برای معماری‌ای تولید می‌کند که برای آن پیکربندی شده است، و از گزینه‌های
معمول خود برای انتخاب گونه‌های زیرمعماری بهره می‌گیرد. گزینهٔ \fB\-arch\fR
برای سازگاری پذیرفته می‌شود، اما اگر \&\fIname\fR با تعریف خود GCC از
معماری مقصد ناسازگار باشد، خطایی تشخیص داده می‌شود.
.IP "\fB\-dependency\-file\fR \fIfilename\fR" 4
.IX Item "-dependency-file filename"
نام مستعاری برای گزینهٔ پیش‌پردازندهٔ \fB\-MF\fR \fIfilename\fR.
.IP \fB\-fapple\-kext\fR 4
.IX Item "-fapple-kext"
تولید کد برای افزونه‌های بارگذاری‌پذیر هسته (kext) در Darwin.
.IP \fB\-gused\fR 4
.IX Item "-gused"
تولید اطلاعات اشکال‌زدایی برای نمادهایی که استفاده شده‌اند. برای قالب اشکال‌زدایی
stabs، این گزینه \fB\-feliminate\-unused\-debug\-symbols\fR را فعال
می‌کند. این گزینه به‌طور پیش‌فرض روشن (ON) است.
.IP \fB\-gfull\fR 4
.IX Item "-gfull"
تولید اطلاعات اشکال‌زدایی برای تمامی نمادها و انواع (types).
.IP \fB\-matt\-stubs\fR 4
.IX Item "-matt-stubs"
.PD 0
.IP \fB\-mno\-att\-stubs\fR 4
.IX Item "-mno-att-stubs"
.PD
فعال‌سازی stubهای PIC به سبک AT&T. این حالت در صورت پشتیبانی
توسط معماری مقصد، پیش‌فرض است (در حال حاضر تنها x86).
.IP \fB\-mconstant\-cfstrings\fR 4
.IX Item "-mconstant-cfstrings"
.PD 0
.IP \fB\-fconstant\-cfstrings\fR 4
.IX Item "-fconstant-cfstrings"
.PD
هنگامی که زمان‌اجرای NeXT استفاده می‌شود (پیش‌فرض در این سیستم‌ها)، هرگونه
تنظیمات \fB\-fconstant\-string\-class\fR را نادیده می‌گیرد و سبب می‌شود
لیترال‌های \f(CW\*(C`@"..."\*(C'\fR به‌صورت رشته‌های ثابت CoreFoundation چیدمان شوند.
.Sp
گزینهٔ \&\fB\-fconstant\-cfstrings\fR نام مستعاری برای \fB\-mconstant\-cfstrings\fR است.
.IP \fB\-mdynamic\-no\-pic\fR 4
.IX Item "-mdynamic-no-pic"
تولید کد مناسب برای فایل‌های اجرایی (نه کتابخانه‌های اشتراکی). این
گزینه با \fB\-fpic\fR، \fB\-fPIC\fR، \fB\-fpie\fR
یا \fB\-fPIE\fR ناسازگار است.
.IP \fB\-mfix\-and\-continue\fR 4
.IX Item "-mfix-and-continue"
.PD 0
.IP \fB\-ffix\-and\-continue\fR 4
.IX Item "-ffix-and-continue"
.IP \fB\-findirect\-data\fR 4
.IX Item "-findirect-data"
.PD
تولید کد مناسب برای توسعه با چرخهٔ بازخورد سریع، مانند امکان بارگذاری
پویای فایل‌های \fI.o\fR توسط GDB در برنامه‌های در حال اجرا.
گزینه‌های \fB\-findirect\-data\fR و \fB\-ffix\-and\-continue\fR
جهت سازگاری با گذشته ارائه شده‌اند.
.IP \fB\-mkernel\fR 4
.IX Item "-mkernel"
فعال‌سازی حالت توسعهٔ هسته. گزینهٔ \fB\-mkernel\fR در صورت امکان
گزینه‌های \&\fB\-static\fR، \fB\-fno\-common\fR، \fB\-fno\-use\-cxa\-atexit\fR،
\&\fB\-fno\-exceptions\fR، \fB\-fno\-non\-call\-exceptions\fR،
\&\fB\-fapple\-kext\fR، \fB\-fno\-weak\fR و \fB\-fno\-rtti\fR را
تنظیم می‌کند. این حالت همچنین گزینه‌های \fB\-mno\-altivec\fR،
\&\fB\-msoft\-float\fR، \fB\-fno\-builtin\fR و
\&\fB\-mlong\-branch\fR را برای مقصدهای PowerPC تنظیم می‌کند.
.IP \fB\-mmacosx\-version\-min=\fR\fIversion\fR 4
.IX Item "-mmacosx-version-min=version"
.PD 0
.IP \fB\-asm_macosx_version_min=\fR\fIversion\fR 4
.IX Item "-asm_macosx_version_min=version"
.PD
گزینهٔ \fB\-mmacosx\-version\-min\fR مشخص می‌کند که قدیمی‌ترین
نسخهٔ MacOS X که این فایل اجرایی بر روی آن اجرا خواهد شد،
\&\fIversion\fR است. مقادیر معمول پشتیبانی‌شده برای \fIversion\fR شامل \f(CW12\fR،
\&\f(CW10.12\fR و \f(CW10.5.8\fR است.
.Sp
اگر کامپایلر طوری ساخته شده باشد که به‌طور پیش‌فرض از سرآیندهای سیستم استفاده
کند، پیش‌فرض این گزینه همان نسخهٔ سیستمی است که کامپایلر روی آن اجرا می‌شود؛
در غیر این صورت، پیش‌فرض اتخاذ انتخاب‌هایی است که با بیشترین تعداد سیستم‌ها
و پایگاه‌های کد ممکن سازگار باشند.
.Sp
گزینهٔ \&\fB\-asm_macosx_version_min=\fR\fIversion\fR مشابه است، اما راه‌انداز GCC
اطلاعات \fIversion\fR آن را تنها به اسمبلر ارسال می‌کند.
.IP \fB\-mone\-byte\-bool\fR 4
.IX Item "-mone-byte-bool"
پیش‌فرض‌های نوع \f(CW\*(C`bool\*(C'\fR را بازنویسی می‌کند تا \f(CW\*(C`sizeof(bool)==1\*(C'\fR شود.
به‌طور پیش‌فرض مقدار \f(CWsizeof(bool)\fR هنگام کامپایل برای Darwin/PowerPC
برابر با \f(CW4\fR و هنگام کامپایل برای Darwin/x86 برابر با \f(CW1\fR است،
بنابراین این گزینه هیچ تأثیری روی x86 ندارد.
.Sp
\&\fBهشدار:\fR سوئیچ \fB\-mone\-byte\-bool\fR سبب می‌شود GCC کدی تولید کند که با
کد تولیدشده بدون این سوئیچ سازگاری باینری (binary compatible) ندارد.
استفاده از این سوئیچ ممکن است نیازمند کامپایل مجدد تمام ماژول‌های دیگر
یک برنامه، از جمله کتابخانه‌های سیستمی باشد. از این سوئیچ برای مطابقت
با یک مدل داده‌ای غیرپیش‌فرض استفاده کنید.
.IP \fB\-msymbol\-stubs\fR 4
.IX Item "-msymbol-stubs"
.PD 0
.IP \fB\-mno\-symbol\-stubs\fR 4
.IX Item "-mno-symbol-stubs"
.PD
اجبار به تولید stubهای ارجاع غیرمستقیم به نمادهای خارجی برای مراجع PIC.
به‌طور پیش‌فرض، اگر نسخهٔ پیونددهندهٔ مقصد (\fB\-mtarget\-linker\fR)
به اندازهٔ کافی برای الزام آن‌ها قدیمی باشد، این گزینه به‌طور خودکار فعال می‌شود.
.IP \fB\-mtarget\-linker=\fR\fIversion\fR 4
.IX Item "-mtarget-linker=version"
.PD 0
.IP "\fB\-mtarget\-linker\fR \fIversion\fR" 4
.IX Item "-mtarget-linker version"
.PD
نسخهٔ پیونددهندهٔ \fBld64\fR مقصد را تعیین کرده و هر نسخهٔ تعیین‌شده
در پیکربندی GCC را نادیده می‌گیرد. نسخه‌های جدیدتر پیونددهنده در برخی موارد،
برای نمونه برای کد PIC، از تولید کد بهبودیافته پشتیبانی می‌کنند.
.IP \fB\-ObjC\fR 4
.IX Item "-ObjC"
معادل \fB\-x objective\-c\fR؛ مشخص می‌کند که ورودی، کد منبع
Objective\-C است.
.IP \fB\-ObjC++\fR 4
.IX Item "-ObjC++"
معادل \fB\-x objective\-c++\fR؛ مشخص می‌کند که ورودی، کد منبع
Objective\-C++ است.
.IP \fB\-Wnonportable\-cfstrings\fR 4
.IX Item "-Wnonportable-cfstrings"
.PD 0
.IP \fB\-Wno\-nonportable\-cfstrings\fR 4
.IX Item "-Wno-nonportable-cfstrings"
.PD
هشدار در صورتی که اشیاء رشته‌ای ثابت CoreFoundation شامل نویسه‌های غیرقابل‌حمل
(non\-portable) باشند. این هشدار به‌طور پیش‌فرض فعال است.
.IP \fB\-all_load\fR 4
.IX Item "-all_load"
تمام اعضای کتابخانه‌های آرشیو ایستا را بارگذاری می‌کند.
برای اطلاعات بیشتر به \fBld\fR\|(1) مراجعه کنید.
.IP \fB\-arch_errors_fatal\fR 4
.IX Item "-arch_errors_fatal"
سبب می‌شود خطاهای مربوط به فایل‌هایی که معماری نادرست دارند،
مهلک (fatal) تلقی شوند.
.IP \fB\-bind_at_load\fR 4
.IX Item "-bind_at_load"
سبب می‌شود فایل خروجی به‌گونه‌ای نشانه‌گذاری شود که پیونددهندهٔ پویا
تمام مراجع تعریف‌نشده را هنگام بارگذاری یا اجرای فایل متصل (bind) کند.
.IP \fB\-bundle\fR 4
.IX Item "-bundle"
یک فایل در قالب بسته‌بندی (bundle) با فرمت Mach\-o تولید می‌کند.
برای اطلاعات بیشتر به \fBld\fR\|(1) مراجعه کنید..IP "\fB\-bundle_loader\fR \fIexecutable\fR" 4
.IX Item "-bundle_loader executable"
این گزینه \fIexecutable\fR (فایل اجرایی) را مشخص می‌کند که فایل خروجی ساختِ در حال پیوند را بارگذاری خواهد کرد. برای اطلاعات بیشتر صفحه راهنمای \fBld\fR\|(1) را ببینید.
.IP \fB\-dynamiclib\fR 4
.IX Item "-dynamiclib"
هنگامی که این گزینه داده شود، GCC هنگام پیوند، با استفاده از دستور \fIlibtool\fR در Darwin، به جای یک فایل اجرایی، یک کتابخانه پویا تولید می‌کند.
.IP \fB\-force_cpusubtype_ALL\fR 4
.IX Item "-force_cpusubtype_ALL"
این گزینه باعث می‌شود که فایل خروجی GCC زیرنوع \fBALL\fR را داشته باشد، به جای زیرنوعی که توسط گزینه \fB\-mcpu\fR یا \fB\-march\fR تعیین می‌شود.
.IP \fB\-nodefaultrpaths\fR 4
.IX Item "-nodefaultrpaths"
مسیرهای اجرای (run paths) پیش‌فرض برای دایرکتوری‌های کتابخانه کامپایلر را به فایل‌های اجرایی، ماژول‌ها یا کتابخانه‌های پویا اضافه نکن. در macOS 10.5 و جدیدتر، runpath تعبیه‌شده به‌طور پیش‌فرض اضافه می‌شود مگر اینکه کاربر \&\fB\-nodefaultrpaths\fR را به خط پیوند اضافه کند. مسیرهای اجرا برای ساخت روی macOS نسخه 10.11 یا جدیدتر مورد نیاز هستند (و بنابراین الزامی شده‌اند).
.IP \fB\-nodefaultexport\fR 4
.IX Item "-nodefaultexport"
برون‌ریزی‌های پیش‌فرض نمادها را به ماژول‌ها یا کتابخانه‌های پویا اضافه نکن.
.IP "\fB\-allowable_client\fR  \fIclient_name\fR" 4
.IX Item "-allowable_client client_name"
.PD 0
.IP \fB\-client_name\fR 4
.IX Item "-client_name"
.IP \fB\-compatibility_version\fR 4
.IX Item "-compatibility_version"
.IP \fB\-current_version\fR 4
.IX Item "-current_version"
.IP \fB\-dead_strip\fR 4
.IX Item "-dead_strip"
.IP \fB\-dylib_file\fR 4
.IX Item "-dylib_file"
.IP \fB\-dylinker\fR 4
.IX Item "-dylinker"
.IP \fB\-dylinker_install_name\fR 4
.IX Item "-dylinker_install_name"
.IP \fB\-dynamic\fR 4
.IX Item "-dynamic"
.IP \fB\-exported_symbols_list\fR 4
.IX Item "-exported_symbols_list"
.IP \fB\-filelist\fR 4
.IX Item "-filelist"
.IP \fB\-flat_namespace\fR 4
.IX Item "-flat_namespace"
.IP \fB\-force_flat_namespace\fR 4
.IX Item "-force_flat_namespace"
.IP \fB\-framework\fR 4
.IX Item "-framework"
.IP \fB\-headerpad_max_install_names\fR 4
.IX Item "-headerpad_max_install_names"
.IP \fB\-image_base\fR 4
.IX Item "-image_base"
.IP "\fB\-init\fR \fIsymbol\-name\fR" 4
.IX Item "-init symbol-name"
.IP \fB\-install_name\fR 4
.IX Item "-install_name"
.IP \fB\-keep_private_externs\fR 4
.IX Item "-keep_private_externs"
.IP \fB\-pagezero_size\fR 4
.IX Item "-pagezero_size"
.IP \fB\-preload\fR 4
.IX Item "-preload"
.IP \fB\-read_only_relocs\fR 4
.IX Item "-read_only_relocs"
.IP \fB\-sectalign\fR 4
.IX Item "-sectalign"
.IP \fB\-sectcreate\fR 4
.IX Item "-sectcreate"
.IP \fB\-seg_addr_table\fR 4
.IX Item "-seg_addr_table"
.IP \fB\-seg1addr\fR 4
.IX Item "-seg1addr"
.IP \fB\-segaddr\fR 4
.IX Item "-segaddr"
.IP \fB\-segprot\fR 4
.IX Item "-segprot"
.IP \fB\-segs_read_only_addr\fR 4
.IX Item "-segs_read_only_addr"
.IP \fB\-segs_read_write_addr\fR 4
.IX Item "-segs_read_write_addr"
.IP \fB\-sub_library\fR 4
.IX Item "-sub_library"
.IP \fB\-sub_umbrella\fR 4
.IX Item "-sub_umbrella"
.IP \fB\-twolevel_namespace\fR 4
.IX Item "-twolevel_namespace"
.IP \fB\-twolevel_namespace_hints\fR 4
.IX Item "-twolevel_namespace_hints"
.IP \fB\-umbrella\fR 4
.IX Item "-umbrella"
.IP \fB\-undefined\fR 4
.IX Item "-undefined"
.IP \fB\-unexported_symbols_list\fR 4
.IX Item "-unexported_symbols_list"
.IP \fB\-weak_framework\fR 4
.IX Item "-weak_framework"
.IP \fB\-weak_reference_mismatches\fR 4
.IX Item "-weak_reference_mismatches"
.IP \fB\-whatsloaded\fR 4
.IX Item "-whatsloaded"
.IP \fB\-whyload\fR 4
.IX Item "-whyload"
.PD
این گزینه‌ها به پیونددهنده Darwin فرستاده می‌شوند. صفحه راهنمای پیونددهنده Darwin آن‌ها را با جزئیات شرح می‌دهد.
.PP
\fIگزینه‌های DEC Alpha\fR
.IX Subsection "DEC Alpha Options"
.PP
این گزینه‌های \fB\-m\fR برای پیاده‌سازی‌های DEC Alpha تعریف شده‌اند:
.IP \fB\-mno\-soft\-float\fR 4
.IX Item "-mno-soft-float"
.PD 0
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
.PD
از دستورالعمل‌های سخت‌افزاری ممیز شناور برای عملیات‌های ممیز شناور استفاده کن (استفاده نکن). هنگامی که \fB\-msoft\-float\fR مشخص شود، از توابع موجود در \fIlibgcc.a\fR برای انجام عملیات‌های ممیز شناور استفاده می‌شود. مگر اینکه آن‌ها با روتین‌هایی که عملیات ممیز شناور را شبیه‌سازی می‌کنند جایگزین شوند، یا به گونه‌ای کامپایل شوند که چنین روتین‌های شبیه‌سازی را فراخوانی کنند، این روتین‌ها دستورالعمل‌های ممیز شناور صادر می‌کنند. اگر برای یک Alpha بدون عملیات‌های ممیز شناور کامپایل می‌کنید، باید مطمئن شوید که کتابخانه طوری ساخته شده باشد که آن‌ها را فراخوانی نکند.
.Sp
توجه داشته باشید که پیاده‌سازی‌های Alpha بدون عملیات ممیز شناور نیز ملزم به داشتن ثبات‌های ممیز شناور هستند.
.IP \fB\-mfp\-regs\fR 4
.IX Item "-mfp-regs"
.PD 0
.IP \fB\-mno\-fp\-regs\fR 4
.IX Item "-mno-fp-regs"
.PD
تولید کدی که از مجموعه ثبات‌های ممیز شناور استفاده می‌کند (استفاده نمی‌کند).
گزینه \&\fB\-mno\-fp\-regs\fR به طور ضمنی \fB\-msoft\-float\fR را نیز در بر دارد. اگر از مجموعه ثبات‌های ممیز شناور استفاده نشود، عملوندهای ممیز شناور همانند اعداد صحیح در ثبات‌های عدد صحیح منتقل می‌شوند و نتایج ممیز شناور به جای \f(CW$f0\fR در \f(CW$0\fR بازگردانده می‌شوند. این یک توالی فراخوانی غیراستاندارد است، بنابراین هر تابعی با آرگومان یا مقدار بازگشتی ممیز شناور که توسط کدی کامپایل‌شده با \fB\-mno\-fp\-regs\fR فراخوانی شود، باید خودش نیز با این گزینه کامپایل شده باشد.
.Sp
یک کاربرد متداول این گزینه، ساخت کرنلی است که از هیچ ثبات ممیز شناوری استفاده نمی‌کند و بنابراین نیازی به ذخیره و بازیابی آن‌ها ندارد.
.IP \fB\-mieee\fR 4
.IX Item "-mieee"
معماری Alpha سخت‌افزار ممیز شناوری را پیاده‌سازی می‌کند که برای بیشترین کارایی بهینه‌سازی شده است. این معماری تا حد زیادی با استاندارد ممیز شناور IEEE سازگار است. با این حال، برای سازگاری کامل، به دستیار نرم‌افزاری نیاز دارد. این گزینه کدی کاملاً سازگار با IEEE تولید می‌کند، \&\fIبه‌جز\fR اینکه \fIinexact\-flag\fR نگه‌داری نمی‌شود (در ادامه را ببینید). اگر این گزینه فعال شود، ماکروی پیش‌پردازنده \f(CW\*(C`_IEEE_FP\*(C'\fR در حین کامپایل تعریف می‌گردد. کد حاصل کارایی کمتری دارد، اما می‌تواند به‌درستی از اعداد غیرنرمال (denormalized numbers) و مقادیر استثنایی IEEE مانند «ناعدد» (not\-a\-number) و مثبت/منفی بی‌نهایت پشتیبانی کند. سایر کامپایلرهای Alpha این گزینه را \fB\-ieee_with_no_inexact\fR می‌نامند.
.IP \fB\-mieee\-with\-inexact\fR 4
.IX Item "-mieee-with-inexact"
این گزینه مانند \fB\-mieee\fR است، با این تفاوت که کد تولیدشده \fIinexact\-flag\fR استاندارد IEEE را نیز نگه‌داری می‌کند. فعال کردن این گزینه موجب می‌شود کد تولیدشده محاسبات ریاضی کاملاً سازگار با IEEE را پیاده‌سازی کند. علاوه بر \&\f(CW\*(C`_IEEE_FP\*(C'\fR، ماکروی پیش‌پردازنده \f(CW\*(C`_IEEE_FP_EXACT\*(C'\fR نیز تعریف می‌شود. در برخی پیاده‌سازی‌های Alpha، کد حاصل ممکن است به طور چشمگیری کندتر از کدی که به صورت پیش‌فرض تولید می‌شود اجرا گردد. از آنجا که کدهای بسیار اندکی به \fIinexact\-flag\fR وابسته هستند، معمولاً نباید این گزینه را مشخص کنید. کامپایلرهای دیگر Alpha این گزینه را \fB\-ieee_with_inexact\fR می‌نامند.
.IP \fB\-mfp\-trap\-mode=\fR\fItrap\-mode\fR 4
.IX Item "-mfp-trap-mode=trap-mode"
این گزینه تعیین می‌کند که چه تله‌های (traps) مربوط به ممیز شناور فعال باشند. کامپایلرهای دیگر Alpha این گزینه را \fB\-fptm\fR \fItrap\-mode\fR می‌نامند. حالت تله را می‌توان روی یکی از چهار مقدار تنظیم کرد:
.RS 4
.IP \fBn\fR 4
.IX Item "n"
این تنظیم پیش‌فرض (عادی) است. تنها تله‌هایی فعال هستند که نمی‌توان آن‌ها را در نرم‌افزار غیرفعال کرد (برای نمونه، تله تقسیم بر صفر)..IP \fBu\fR 4
.IX Item "u"
علاوه بر تله‌های فعال‌شده با \fBn\fR، تله‌های زیرریز (underflow) نیز فعال می‌شوند.
.IP \fBsu\fR 4
.IX Item "su"
مانند \fBu\fR، اما دستورالعمل‌ها به عنوان امن برای تکمیل نرم‌افزاری علامت‌گذاری می‌شوند (برای جزئیات به راهنمای معماری Alpha مراجعه کنید).
.IP \fBsui\fR 4
.IX Item "sui"
مانند \fBsu\fR، اما تله‌های نادقیق (inexact traps) نیز فعال می‌شوند.
.RE
.RS 4
.RE
.IP \fB\-mfp\-rounding\-mode=\fR\fIrounding\-mode\fR 4
.IX Item "-mfp-rounding-mode=rounding-mode"
حالت گرد کردن IEEE را انتخاب می‌کند. دیگر کامپایلرهای Alpha این گزینه را
\&\fB\-fprm\fR \fIrounding\-mode\fR می‌نامند. مقدار \fIrounding\-mode\fR می‌تواند
یکی از موارد زیر باشد:
.RS 4
.IP \fBn\fR 4
.IX Item "n"
حالت عادی گرد کردن IEEE. اعداد ممیز شناور به سمت نزدیک‌ترین عدد ماشین یا در صورت
تساوی فاصله، به سمت عدد ماشین زوج گرد می‌شوند.
.IP \fBm\fR 4
.IX Item "m"
گرد کردن به سمت منفی بی‌نهایت.
.IP \fBc\fR 4
.IX Item "c"
حالت گرد کردن برشی (Chopped). اعداد ممیز شناور به سمت صفر گرد می‌شوند.
.IP \fBd\fR 4
.IX Item "d"
حالت گرد کردن پویا (Dynamic). فیلدی در ثبات کنترل ممیز شناور
(\fIfpcr\fR، به راهنمای مرجع معماری Alpha مراجعه کنید) حالت گرد کردن
فعال را کنترل می‌کند. کتابخانه C این ثبات را برای گرد کردن به سمت
مثبت بی‌نهایت مقداردهی اولیه می‌کند. بنابراین، مگر اینکه برنامه شما
\&\fIfpcr\fR را تغییر دهد، \fBd\fR متناظر با گرد کردن به سمت مثبت بی‌نهایت است.
.RE
.RS 4
.RE
.IP \fB\-mtrap\-precision=\fR\fItrap\-precision\fR 4
.IX Item "-mtrap-precision=trap-precision"
در معماری Alpha، تله‌های ممیز شناور نادقیق (imprecise) هستند. این بدان
معناست که بدون کمک نرم‌افزاری، بازیابی از یک تله ممیز شناور غیرممکن است و
اجرای برنامه معمولاً باید خاتمه یابد. GCC می‌تواند کدی تولید کند که بتواند
به گرداننده‌های تله سیستم‌عامل در تعیین مکان دقیقی که باعث تله ممیز شناور
شده است کمک کند. بسته به نیازمندی‌های یک برنامه، سطوح متفاوتی از دقت قابل
انتخاب است:
.RS 4
.IP \fBp\fR 4
.IX Item "p"
دقت در سطح برنامه (Program precision). این گزینه پیش‌فرض است و بدین معناست
که یک گرداننده تله فقط می‌تواند تشخیص دهد کدام برنامه باعث ایجاد استثنای ممیز شناور شده است.
.IP \fBf\fR 4
.IX Item "f"
دقت در سطح تابع (Function precision). گرداننده تله می‌تواند تابعی را که باعث
ایجاد استثنای ممیز شناور شده است مشخص کند.
.IP \fBi\fR 4
.IX Item "i"
دقت در سطح دستورالعمل (Instruction precision). گرداننده تله می‌تواند دستورالعمل
دقیقی را که باعث ایجاد استثنای ممیز شناور شده است مشخص کند.
.RE
.RS 4
.Sp
دیگر کامپایلرهای Alpha گزینه‌های معادل را با نام‌های
\&\fB\-scope_safe\fR و \fB\-resumption_safe\fR ارائه می‌دهند.
.RE
.IP \fB\-mieee\-conformant\fR 4
.IX Item "-mieee-conformant"
این گزینه کد تولیدشده را به عنوان منطبق بر IEEE نشانه‌گذاری می‌کند. شما نباید
از این گزینه استفاده کنید مگر اینکه \fB\-mtrap\-precision=i\fR و همچنین یکی از گزینه‌های
\&\fB\-mfp\-trap\-mode=su\fR یا \fB\-mfp\-trap\-mode=sui\fR را مشخص کرده باشید. تنها اثر آن،
درج خط \fB.eflag 48\fR در مقدمه تابع در فایل اسمبلی تولیدشده است.
.IP \fB\-mbuild\-constants\fR 4
.IX Item "-mbuild-constants"
به‌طور معمول GCC یک ثابت عدد صحیح ۳۲ بیتی یا ۶۴ بیتی را بررسی می‌کند تا
ببیند آیا می‌تواند آن را در دو یا سه دستورالعمل از ثابت‌های کوچک‌تر بسازد یا خیر.
اگر نتواند، ثابت را به عنوان یک لیترال در خروجی قرار می‌دهد و کدی تولید می‌کند تا
آن را در زمان اجرا از بخش داده بارگذاری کند.
.Sp
از این گزینه استفاده کنید تا GCC ملزم شود \fIتمام\fR ثابت‌های عدد صحیح را
با استفاده از کد بسازد، حتی اگر به دستورالعمل‌های بیشتری نیاز داشته باشد (حداکثر شش مورد).
.Sp
معمولاً از این گزینه برای ساخت یک بارگذار پویای کتابخانه اشتراکی استفاده می‌کنید.
از آنجا که این بارگذار خود یک کتابخانه اشتراکی است، باید پیش از اینکه بتواند متغیرها
و ثابت‌ها را در بخش داده خود پیدا کند، خود را در حافظه بازنشانی (relocate) کند.
.IP \fB\-mbwx\fR 4
.IX Item "-mbwx"
.PD 0
.IP \fB\-mno\-bwx\fR 4
.IX Item "-mno-bwx"
.IP \fB\-mcix\fR 4
.IX Item "-mcix"
.IP \fB\-mno\-cix\fR 4
.IX Item "-mno-cix"
.IP \fB\-mfix\fR 4
.IX Item "-mfix"
.IP \fB\-mno\-fix\fR 4
.IX Item "-mno-fix"
.IP \fB\-mmax\fR 4
.IX Item "-mmax"
.IP \fB\-mno\-max\fR 4
.IX Item "-mno-max"
.PD
مشخص می‌کند که آیا GCC باید کدی تولید کند که از مجموعه‌دستورالعمل‌های اختیاری
BWX، CIX، FIX و MAX استفاده کند یا خیر. حالت پیش‌فرض، استفاده از
مجموعه‌دستورالعمل‌های پشتیبانی‌شده توسط نوع پردازنده‌ای است که از طریق گزینه \fB\-mcpu=\fR
مشخص شده است، یا در صورت عدم تعیین، پردازنده‌ای که GCC روی آن ساخته شده است.
.IP \fB\-msafe\-bwa\fR 4
.IX Item "-msafe-bwa"
.PD 0
.IP \fB\-mno\-safe\-bwa\fR 4
.IX Item "-mno-safe-bwa"
.PD
مشخص می‌کند که آیا در صورت عدم وجود مجموعه‌دستورالعمل اختیاری BWX، کامپایلر
GCC باید کدی امن در برابر چندنخی و سیگنال ناهمگام برای دسترسی‌های حافظه بایت
و کلمه (word) تراز شده تولید کند یا خیر.
.IP \fB\-msafe\-partial\fR 4
.IX Item "-msafe-partial"
.PD 0
.IP \fB\-mno\-safe\-partial\fR 4
.IX Item "-mno-safe-partial"
.PD
مشخص می‌کند که آیا GCC باید کدی امن در برابر چندنخی و سیگنال ناهمگام
برای دسترسی‌های جزئی حافظه تولید کند یا خیر؛ از جمله دسترسی‌های خرد به
داده‌های ناتراز و همچنین دسترسی‌های بلوکی به بخش‌های ابتدایی و انتهایی انواع
تجمیعی (aggregate types) یا سایر اشیایی در حافظه که به ترتیب در یک مرز
داده ۶۴ بیتی تراز شده شروع یا پایان نمی‌یابند.
.IP \fB\-mfloat\-vax\fR 4
.IX Item "-mfloat-vax"
.PD 0
.IP \fB\-mfloat\-ieee\fR 4
.IX Item "-mfloat-ieee"
.PD
تولید کدی که به جای دقت یگانه و دوگانه IEEE، از محاسبات ممیز شناور
VAX F و G استفاده می‌کند (یا استفاده نمی‌کند).
.IP \fB\-mexplicit\-relocs\fR 4
.IX Item "-mexplicit-relocs"
.PD 0
.IP \fB\-mno\-explicit\-relocs\fR 4
.IX Item "-mno-explicit-relocs"
.PD
اسمبلرهای قدیمی‌تر Alpha راهی برای تولید بازنشانی‌های نماد به جز از طریق ماکروهای
اسمبلر ارائه نمی‌کردند. استفاده از این ماکروها اجازه زمان‌بندی بهینه دستورالعمل‌ها را
نمی‌دهد. بسته GNU Binutils از نسخه 2.12 از یک نحو جدید پشتیبانی می‌کند که به کامپایلر
اجازه می‌دهد به‌طور صریح مشخص کند کدام بازنشانی‌ها باید بر روی کدام دستورالعمل‌ها اعمال
شوند. این گزینه بیشتر برای اشکال‌زدایی مفید است، زیرا GCC هنگام ساخت، قابلیت‌های
اسمبلر را شناسایی کرده و پیش‌فرض را بر همان اساس تنظیم می‌کند.
.IP \fB\-msmall\-data\fR 4
.IX Item "-msmall-data"
.PD 0
.IP \fB\-mlarge\-data\fR 4
.IX Item "-mlarge-data"
.PD
هنگامی که \fB\-mexplicit\-relocs\fR فعال باشد، داده‌های ایستا از طریق بازنشانی‌های
نسبی به gp (\fIgp\-relative\fR) قابل دسترسی هستند. وقتی از \fB\-msmall\-data\fR
استفاده می‌شود، اشیایی به طول ۸ بایت یا کوچک‌تر در یک «ناحیه داده کوچک»
(بخش‌های \f(CW\*(C`.sdata\*(C'\fR و \f(CW\*(C`.sbss\*(C'\fR) قرار می‌گیرند و از طریق
بازنشانی‌های ۱۶ بیتی از ثبات \f(CW$gp\fR مورد دسترسی قرار می‌گیرند. این امر اندازه
ناحیه داده کوچک را به 64KB محدود می‌کند، اما به متغیرها اجازه می‌دهد مستقیماً
از طریق یک دستورالعمل واحد قابل دسترسی باشند.
.Sp
پیش‌فرض \fB\-mlarge\-data\fR است. با این گزینه ناحیه داده به کمی کمتر از 2GB
محدود می‌شود. برنامه‌هایی که به بیش از 2GB داده نیاز دارند باید از \f(CW\*(C`malloc\*(C'\fR
یا \f(CW\*(C`mmap\*(C'\fR برای تخصیص داده در هیپ (heap) به جای بخش داده برنامه استفاده کنند.
.Sp
هنگام تولید کد برای کتابخانه‌های اشتراکی، \fB\-fpic\fR متضمن
\&\fB\-msmall\-data\fR و \fB\-fPIC\fR متضمن \fB\-mlarge\-data\fR است.
.IP \fB\-msmall\-text\fR 4
.IX Item "-msmall-text"
.PD 0
.IP \fB\-mlarge\-text\fR 4
.IX Item "-mlarge-text"
.PD
وقتی \fB\-msmall\-text\fR استفاده می‌شود، کامپایلر فرض می‌کند که کد کل برنامه
(یا کتابخانه اشتراکی) در 4MB جا می‌گیرد و بنابراین با یک دستورالعمل پرش (branch)
قابل دسترسی است. هنگامی که \fB\-msmall\-data\fR استفاده می‌شود، کامپایلر می‌تواند
فرض کند که همه نمادهای محلی مقدار \f(CW$gp\fR یکسانی دارند و بنابراین تعداد دستورالعمل‌های
مورد نیاز برای فراخوانی یک تابع را از ۴ به ۱ کاهش دهد.
.Sp
پیش‌فرض \fB\-mlarge\-text\fR است..IP \fB\-mcpu=\fR\fIcpu_type\fR 4
.IX Item "-mcpu=cpu_type"
مجموعه دستورالعمل و پارامترهای زمان‌بندی دستورالعمل را برای نوع ماشین \fIcpu_type\fR تنظیم می‌کند. می‌توانید نام سبک \fBEV\fR یا شماره تراشه متناظر آن را مشخص کنید. کامپایلر GCC از پارامترهای زمان‌بندی برای خانواده پردازنده‌های EV4، EV5 و EV6 پشتیبانی کرده و مقادیر پیش‌فرض مجموعه دستورالعمل را بر اساس پردازنده مشخص‌شده انتخاب می‌نماید. اگر نوع پردازنده را مشخص نکنید، پیش‌فرض GCC پردازنده‌ای خواهد بود که کامپایلر روی آن ساخته شده است.
.Sp
مقادیر پشتیبانی‌شده برای \fIcpu_type\fR عبارتند از:
.RS 4
.IP \fBev4\fR 4
.IX Item "ev4"
.PD 0
.IP \fBev45\fR 4
.IX Item "ev45"
.IP \fB21064\fR 4
.IX Item "21064"
.PD
زمان‌بندی مطابق با EV4 انجام می‌شود و هیچ افزونه مجموعه دستورالعملی ندارد.
.IP \fBev5\fR 4
.IX Item "ev5"
.PD 0
.IP \fB21164\fR 4
.IX Item "21164"
.PD
زمان‌بندی مطابق با EV5 انجام می‌شود و هیچ افزونه مجموعه دستورالعملی ندارد.
.IP \fBev56\fR 4
.IX Item "ev56"
.PD 0
.IP \fB21164a\fR 4
.IX Item "21164a"
.PD
زمان‌بندی مطابق با EV5 انجام می‌شود و از افزونه BWX پشتیبانی می‌کند.
.IP \fBpca56\fR 4
.IX Item "pca56"
.PD 0
.IP \fB21164pc\fR 4
.IX Item "21164pc"
.IP \fB21164PC\fR 4
.IX Item "21164PC"
.PD
زمان‌بندی مطابق با EV5 انجام می‌شود و از افزونه‌های BWX و MAX پشتیبانی می‌کند.
.IP \fBev6\fR 4
.IX Item "ev6"
.PD 0
.IP \fB21264\fR 4
.IX Item "21264"
.PD
زمان‌بندی مطابق با EV6 انجام می‌شود و از افزونه‌های BWX، FIX و MAX پشتیبانی می‌کند.
.IP \fBev67\fR 4
.IX Item "ev67"
.PD 0
.IP \fB21264a\fR 4
.IX Item "21264a"
.PD
زمان‌بندی مطابق با EV6 انجام می‌شود و از افزونه‌های BWX، CIX، FIX و MAX پشتیبانی می‌کند.
.RE
.RS 4
.Sp
زنجیره‌ابزارهای بومی (Native toolchains) همچنین از مقدار \fBnative\fR پشتیبانی می‌کنند که بهترین گزینه معماری را برای پردازنده میزبان انتخاب می‌کند.
در صورتی که GCC پردازنده را شناسایی نکند، \&\fB\-mcpu=native\fR هیچ اثری نخواهد داشت.
.RE
.IP \fB\-mtune=\fR\fIcpu_type\fR 4
.IX Item "-mtune=cpu_type"
فقط پارامترهای زمان‌بندی دستورالعمل را برای نوع ماشین \&\fIcpu_type\fR تنظیم می‌کند. مجموعه دستورالعمل تغییر نمی‌کند.
.Sp
زنجیره‌ابزارهای بومی همچنین از مقدار \fBnative\fR پشتیبانی می‌کنند که بهترین گزینه معماری را برای پردازنده میزبان انتخاب می‌کند.
در صورتی که GCC پردازنده را شناسایی نکند، \&\fB\-mtune=native\fR هیچ اثری نخواهد داشت.
.IP \fB\-mmemory\-latency=\fR\fItime\fR 4
.IX Item "-mmemory-latency=time"
میزان تأخیر (latency) فرضی برای زمان‌بند را در مراجعات حافظه معمول آن‌طور که توسط برنامه دیده می‌شود تعیین می‌کند. این مقدار به شدت به الگوهای دسترسی به حافظه مورد استفاده برنامه و اندازه حافظه نهان (کش) خارجی ماشین وابسته است.
.Sp
گزینه‌های معتبر برای \fItime\fR عبارتند از:
.RS 4
.IP \fInumber\fR 4
.IX Item "number"
یک عدد ده‌دهی نمایانگر چرخه‌های کلاک (clock cycles).
.IP \fBL1\fR 4
.IX Item "L1"
.PD 0
.IP \fBL2\fR 4
.IX Item "L2"
.IP \fBL3\fR 4
.IX Item "L3"
.IP \fBmain\fR 4
.IX Item "main"
.PD
کامپایلر شامل تخمین‌هایی از تعداد چرخه‌های کلاک برای سخت‌افزار «معمول» EV4 و EV5 برای حافظه‌های نهان سطح ۱، ۲ و ۳ (که Dcache، Scache و Bcache نیز نامیده می‌شوند) و همچنین حافظه اصلی است. توجه داشته باشید که L3 فقط برای EV5 معتبر است.
.RE
.RS 4
.RE
.IP \fB\-mtls\-kernel\fR 4
.IX Item "-mtls-kernel"
برای اشاره‌گر ریسه، به‌جای \f(CW\*(C`rduniq\*(C'\fR، دستور \f(CW\*(C`rdval\*(C'\fR را صادر می‌کند.
.IP \fB\-mtls\-size=\fR\fIbitsize\fR 4
.IX Item "-mtls-size=bitsize"
اندازه بیتی آفست‌های بی‌واسطه (immediate) در TLS را مشخص می‌کند. مقادیر معتبر برای \fIbitsize\fR برابر 16، 32 و 64 است؛ پیش‌فرض 32 می‌باشد.
.IP \fB\-mlong\-double\-128\fR 4
.IX Item "-mlong-double-128"
.PD 0
.IP \fB\-mlong\-double\-64\fR 4
.IX Item "-mlong-double-64"
.PD
اندازه نوع \f(CW\*(C`long double\*(C'\fR را مشخص می‌کند. توجه داشته باشید که \&\fB\-mlong\-double\-128\fR با ممیز شناور VAX ناسازگار است.
.PP
\fIگزینه‌های eBPF (eBPF Options)\fR
.IX Subsection "eBPF Options"
.IP \fB\-mframe\-limit=\fR\fIbytes\fR 4
.IX Item "-mframe-limit=bytes"
حد سخت‌گیرانه (hard limit) را برای اندازه فریم‌ها، به بایت، تعیین می‌کند. در حال حاضر مقداری که می‌توان مشخص کرد باید کوچک‌تر یا مساوی با \&\fB32767\fR باشد. پیش‌فرض آن هر محدودیتی است که نسخه هدف هسته لینوکس اعمال می‌کند.
.IP \fB\-mbig\-endian\fR 4
.IX Item "-mbig-endian"
تولید کد برای یک هدف big\-endian (بزرگ‌بایتی).
.IP \fB\-mlittle\-endian\fR 4
.IX Item "-mlittle-endian"
تولید کد برای یک هدف little\-endian (کوچک‌بایتی). این حالت پیش‌فرض است.
.IP \fB\-mjmpext\fR 4
.IX Item "-mjmpext"
.PD 0
.IP \fB\-mno\-jmpext\fR 4
.IX Item "-mno-jmpext"
.PD
فعال یا غیرفعال کردن تولید دستورالعمل‌های اضافه پرش شرطی (conditional\-branch). برای CPU v2 و بالاتر فعال است.
.IP \fB\-mjmp32\fR 4
.IX Item "-mjmp32"
.PD 0
.IP \fB\-mno\-jmp32\fR 4
.IX Item "-mno-jmp32"
.PD
فعال یا غیرفعال کردن تولید دستورالعمل‌های پرش ۳۲ بیتی. برای CPU v3 و بالاتر فعال است.
.IP \fB\-malu32\fR 4
.IX Item "-malu32"
.PD 0
.IP \fB\-mno\-alu32\fR 4
.IX Item "-mno-alu32"
.PD
فعال یا غیرفعال کردن تولید دستورالعمل‌های ۳۲ بیتی ALU. برای CPU v3 و بالاتر فعال است.
.IP \fB\-mv3\-atomics\fR 4
.IX Item "-mv3-atomics"
.PD 0
.IP \fB\-mno\-v3\-atomics\fR 4
.IX Item "-mno-v3-atomics"
.PD
فعال یا غیرفعال کردن دستورالعمل‌های عملیات اتمیک عمومی معرفی‌شده در CPU v3. برای CPU v3 و بالاتر فعال است.
.IP \fB\-mbswap\fR 4
.IX Item "-mbswap"
.PD 0
.IP \fB\-mno\-bswap\fR 4
.IX Item "-mno-bswap"
.PD
فعال یا غیرفعال کردن دستورالعمل‌های تعویض بایت (byte swap). برای CPU v4 و بالاتر فعال است.
.IP \fB\-msdiv\fR 4
.IX Item "-msdiv"
.PD 0
.IP \fB\-mno\-sdiv\fR 4
.IX Item "-mno-sdiv"
.PD
فعال یا غیرفعال کردن دستورالعمل‌های تقسیم علامت‌دار و باقیمانده (modulus). برای CPU v4 و بالاتر فعال است..IP \fB\-msmov\fR 4
.IX Item "-msmov"
.PD 0
.IP \fB\-mno\-smov\fR 4
.IX Item "-mno-smov"
.PD
فعال یا غیرفعال کردن دستورالعمل‌های انتقال (move) و بارگذاری از حافظه با بسط علامت (sign\-extending).
برای CPU نسخهٔ v4 و بالاتر فعال است.
.IP \fB\-mcpu=\fR\fIversion\fR 4
.IX Item "-mcpu=version"
این گزینه مشخص می‌کند کدام نسخه از ISA متعلق به eBPF هدف قرار گیرد. ممکن است
نسخه‌های جدیدتر توسط همهٔ هسته‌ها پشتیبانی نشوند. مقدار پیش‌فرض \fBv4\fR است.
.Sp
مقادیر پشتیبانی‌شده برای \fIversion\fR عبارتند از:
.RS 4
.IP \fBv1\fR 4
.IX Item "v1"
نخستین ISA پایدار eBPF بدون قابلیت‌ها یا افزونه‌های ویژه.
.IP \fBv2\fR 4
.IX Item "v2"
پشتیبانی از افزونه‌های پرش، همانند \fB\-mjmpext\fR.
.IP \fBv3\fR 4
.IX Item "v3"
تمام ویژگی‌های v2، به‌علاوهٔ:
.RS 4
.IP "\-<عملیات‌های پرش ۳۲ بیتی، مانند \fB\-mjmp32\fR>" 4
.IX Item "-<32-bit jump operations, as in -mjmp32>"
.PD 0
.IP "\-<عملیات‌های ALU ۳۲ بیتی، مانند \fB\-malu32\fR>" 4
.IX Item "-<32-bit ALU operations, as in -malu32>"
.IP "\-<عملیات‌های اتمی عمومی، مانند \fB\-mv3\-atomics\fR>" 4
.IX Item "-<general atomic operations, as in -mv3-atomics>"
.PD
.RE
.RS 4
.RE
.IP \fBv4\fR 4
.IX Item "v4"
تمام ویژگی‌های v3، به‌علاوهٔ:
.RS 4
.IP "\-<دستورالعمل‌های تعویض بایت، مانند \fB\-mbswap\fR>" 4
.IX Item "-<Byte swap instructions, as in -mbswap>"
.PD 0
.IP "\-<دستورالعمل‌های تقسیم و باقیماندهٔ علامت‌دار، مانند \fB\-msdiv\fR>" 4
.IX Item "-<Signed division and modulus instructions, as in -msdiv>"
.IP "\-<دستورالعمل‌های انتقال و بارگذاری از حافظه با بسط علامت، مانند \fB\-msmov\fR>" 4
.IX Item "-<Sign-extending move and memory load instructions, as in -msmov>"
.PD
.RE
.RS 4
.RE
.RE
.RS 4
.RE
.IP \fB\-mco\-re\fR 4
.IX Item "-mco-re"
.PD 0
.IP \fB\-mno\-co\-re\fR 4
.IX Item "-mno-co-re"
.PD
فعال یا غیرفعال کردن پشتیبانی از «یک‌بار کامپایل \- همه‌جا اجرا» در BPF (اصطلاحاً CO\-RE).
پشتیبانی از BPF CO\-RE هنگام تولید اطلاعات اشکال‌زدایی BTF برای هدف BPF (\fB\-gbtf\fR) به‌طور پیش‌فرض فعال است.
.IP \fB\-mxbpf\fR 4
.IX Item "-mxbpf"
تولید کد برای یک نسخهٔ گسترش‌یافته از BPF، که برخی از محدودیت‌های اعمال‌شده توسط معماری BPF را کاهش می‌دهد:
.RS 4
.IP "\-<ذخیره و بازیابی ثبات‌های callee\-saved به‌ترتیب در ورود و>" 4
.IX Item "-<Save and restore callee-saved registers at function entry and>"
خروج از تابع.
.RE
.RS 4
.RE
.IP \fB\-masm=\fR\fIdialect\fR 4
.IX Item "-masm=dialect"
خروجی دادن دستورالعمل‌های اسمبلی با استفاده از \fIdialect\fR (لهجهٔ) انتخاب‌شده برای eBPF. پیش‌فرض
\fBpseudoc\fR است.
.Sp
مقادیر پشتیبانی‌شده برای \fIdialect\fR عبارتند از:
.RS 4
.IP \fBnormal\fR 4
.IX Item "normal"
خروجی دادن لهجهٔ اسمبلی عادی.
.IP \fBpseudoc\fR 4
.IX Item "pseudoc"
خروجی دادن لهجهٔ اسمبلی شبه C (pseudo\-c).
.RE
.RS 4
.RE
.IP \fB\-minline\-memops\-threshold=\fR\fIbytes\fR 4
.IX Item "-minline-memops-threshold=bytes"
آستانهٔ اندازه‌ای را به بایت مشخص می‌کند که memmove، memcpy و memset در آن یا کمتر از آن
باید همواره به‌صورت درون‌خطی (inline) گسترش یابند. عملیاتی که با اندازه‌های بزرگ‌تر
از این آستانه سروکار دارند باید به‌جای گسترش درون‌خطی با استفاده از فراخوانی کتابخانه‌ای پیاده‌سازی
شوند، اما از آنجا که BPF اجازهٔ فراخوانی‌های کتابخانه‌ای (libcalls) را نمی‌دهد، فراتر رفتن از این
آستانه منجر به خطای زمان کامپایل می‌شود. پیش‌فرض \fB1024\fR بایت است.
.IP \fB\-Wco\-re\fR 4
.IX Item "-Wco-re"
فعال کردن هشدارها برای سناریوهایی که در آن‌ها \-mco\-re فعال است، اما ممکن است
تولید کد سازگار با CO\-RE امکان‌پذیر نباشد.
.PP
\fIگزینه‌های FR30\fR
.IX Subsection "FR30 Options"
.PP
این گزینه‌ها به‌طور خاص برای پورت FR30 تعریف شده‌اند.
.IP \fB\-msmall\-model\fR 4
.IX Item "-msmall-model"
استفاده از مدل فضای آدرس کوچک. این گزینه می‌تواند کد کوچک‌تری تولید کند،
اما فرض را بر این می‌گذارد که تمام مقادیر نمادین و آدرس‌ها در یک محدودهٔ ۲۰ بیتی جای می‌گیرند.
.IP \fB\-mno\-lsim\fR 4
.IX Item "-mno-lsim"
فرض می‌کند که پشتیبانی زمان اجرا فراهم شده است و نیازی به گنجاندن کتابخانهٔ
شبیه‌ساز (\fIlibsim.a\fR) در خط فرمان پیونددهنده نیست.
.PP
\fIگزینه‌های FRV\fR
.IX Subsection "FRV Options"
.IP \fB\-mgpr\-32\fR 4
.IX Item "-mgpr-32"
تنها استفاده از ۳۲ ثبات اول همه‌منظوره (general\-purpose).
.IP \fB\-mgpr\-64\fR 4
.IX Item "-mgpr-64"
استفاده از تمام ۶۴ ثبات همه‌منظوره.
.IP \fB\-mfpr\-32\fR 4
.IX Item "-mfpr-32"
تنها استفاده از ۳۲ ثبات اول ممیز شناور (floating\-point).
.IP \fB\-mfpr\-64\fR 4
.IX Item "-mfpr-64"
استفاده از تمام ۶۴ ثبات ممیز شناور.
.IP \fB\-mhard\-float\fR 4
.IX Item "-mhard-float"
استفاده از دستورالعمل‌های سخت‌افزاری برای عملیات ممیز شناور.
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
استفاده از روال‌های کتابخانه‌ای برای عملیات ممیز شناور.
.IP \fB\-malloc\-cc\fR 4
.IX Item "-malloc-cc"
تخصیص پویای ثبات‌های کد وضعیت (condition code).
.IP \fB\-mfixed\-cc\fR 4
.IX Item "-mfixed-cc"
تلاش نکردن برای تخصیص پویای ثبات‌های کد وضعیت، فقط استفاده از \f(CW\*(C`icc0\*(C'\fR و \f(CW\*(C`fcc0\*(C'\fR.
.IP \fB\-mdword\fR 4
.IX Item "-mdword"
.PD 0
.IP \fB\-mno\-dword\fR 4
.IX Item "-mno-dword"
.PD
کنترل اینکه آیا ABI از دستورالعمل‌های کلمهٔ دوگانه (double\-word) استفاده کند یا خیر.
.IP \fB\-mdouble\fR 4
.IX Item "-mdouble"
.PD 0
.IP \fB\-mno\-double\fR 4
.IX Item "-mno-double"
.PD
فعال یا غیرفعال کردن استفاده از دستورالعمل‌های ممیز شناور با دقت مضاعف (double).
.IP \fB\-mmedia\fR 4
.IX Item "-mmedia"
.PD 0
.IP \fB\-mno\-media\fR 4
.IX Item "-mno-media"
.PD
فعال یا غیرفعال کردن استفاده از دستورالعمل‌های رسانه‌ای (media).
.IP \fB\-mmuladd\fR 4
.IX Item "-mmuladd"
.PD 0
.IP \fB\-mno\-muladd\fR 4
.IX Item "-mno-muladd"
.PD
فعال یا غیرفعال کردن استفاده از دستورالعمل‌های ضرب و جمع/تفریق.
.IP \fB\-mfdpic\fR 4
.IX Item "-mfdpic"
انتخاب FDPIC ABI، که از توصیف‌کننده‌های تابع برای نمایش اشاره‌گرها به توابع
استفاده می‌کند. بدون هرگونه گزینهٔ مربوط به PIC/PIE، متضمن \fB\-fPIE\fR است. با
\fB\-fpic\fR یا \fB\-fpie\fR، فرض می‌کند که مدخل‌های GOT و داده‌های کوچک در
محدودهٔ ۱۲ بیتی از آدرس پایهٔ GOT قرار دارند؛ با \fB\-fPIC\fR یا \fB\-fPIE\fR،
آفست‌های GOT به‌صورت ۳۲ بیتی محاسبه می‌شوند.
با هدف \fBbfin\-elf\fR، این گزینه متضمن \fB\-msim\fR است..IP \fB\-minline\-plt\fR 4
.IX Item "-minline-plt"
فعال‌سازی درون‌خطی‌سازی (inlining) مدخل‌های PLT در فراخوانی توابعی که مشخص نیست به‌صورت محلی مقید (bind) می‌شوند یا خیر. این گزینه بدون \fB\-mfdpic\fR هیچ اثری ندارد. در صورت بهینه‌سازی برای سرعت و کامپایل برای کتابخانه‌های اشتراکی (یعنی \fB\-fPIC\fR یا \fB\-fpic\fR)، یا هنگامی که گزینهٔ بهینه‌سازی مانند \fB\-O3\fR یا بالاتر در خط فرمان مشخص شده باشد، به‌طور پیش‌فرض فعال است.
.IP \fB\-mTLS\fR 4
.IX Item "-mTLS"
هنگام تولید کد thread\-local، یک بخش (segment) بزرگ TLS را فرض می‌کند.
.IP \fB\-mtls\fR 4
.IX Item "-mtls"
هنگام تولید کد thread\-local، بخش (segment) بزرگ TLS را فرض نمی‌کند.
.IP \fB\-mgprel\-ro\fR 4
.IX Item "-mgprel-ro"
فعال‌سازی استفاده از بازنشانی‌های (relocations) \f(CW\*(C`GPREL\*(C'\fR در FDPIC ABI برای داده‌هایی که مشخص است در بخش‌های فقط‌خواندنی (read\-only) قرار دارند. این گزینه به‌طور پیش‌فرض فعال است، به‌جز در موارد \fB\-fpic\fR یا \fB\-fpie\fR: اگرچه ممکن است به کوچک‌تر شدن جدول آفست سراسری (GOT) کمک کند، اما ۱ دستورالعمل را با ۴ دستورالعمل معاوضه می‌کند. در \fB\-fPIC\fR یا \fB\-fPIE\fR، ۳ دستورالعمل را با ۴ دستورالعمل معاوضه می‌کند که یکی از آن‌ها می‌تواند بین چند نماد به اشتراک گذاشته شود، و همچنین از نیاز به یک مدخل GOT برای نماد ارجاع‌شده جلوگیری می‌کند، بنابراین احتمال بهبود کارایی در آن بیشتر است. در غیر این صورت، می‌توان از \fB\-mno\-gprel\-ro\fR برای غیرفعال کردن آن استفاده کرد.
.IP \fB\-multilib\-library\-pic\fR 4
.IX Item "-multilib-library-pic"
پیوند دادن با کتابخانه‌های pic (مربوط به کتابخانه، نه FD). این گزینه به‌طور ضمنی توسط \fB\-mlibrary\-pic\fR و همچنین توسط \fB\-fPIC\fR و \fB\-fpic\fR بدون \fB\-mfdpic\fR اعمال می‌شود. هرگز نباید نیاز به استفادهٔ صریح از آن داشته باشید.
.IP \fB\-mlinked\-fp\fR 4
.IX Item "-mlinked-fp"
پیروی از الزام EABI مبنی بر ایجاد همیشگی یک اشاره‌گر فریم (frame pointer) در زمان تخصیص یک فریم پشته (stack frame). این گزینه به‌طور پیش‌فرض فعال است و می‌تواند با \fB\-mno\-linked\-fp\fR غیرفعال شود.
.IP \fB\-mlong\-calls\fR 4
.IX Item "-mlong-calls"
استفاده از آدرس‌دهی غیرمستقیم برای فراخوانی توابع خارج از واحد کامپایل (compilation unit) فعلی. این امکان را فراهم می‌کند که توابع در هر کجای فضای آدرس‌دهی ۳۲\-بیتی قرار گیرند.
.IP \fB\-malign\-labels\fR 4
.IX Item "-malign-labels"
تلاش برای تراز کردن برچسب‌ها روی یک مرز ۸\-بایتی با درج NOPها در بستهٔ (packet) قبلی. این گزینه تنها زمانی مؤثر است که بسته‌بندی VLIW فعال باشد. این گزینه بسته‌های جدیدی ایجاد نمی‌کند؛ تنها NOPها را به بسته‌های موجود اضافه می‌کند.
.IP \fB\-mlibrary\-pic\fR 4
.IX Item "-mlibrary-pic"
تولید کد EABI مستقل از موقعیت (position\-independent).
.IP \fB\-macc\-4\fR 4
.IX Item "-macc-4"
تنها از چهار ثبات اول انباشتگر چندرسانه‌ای (media accumulator) استفاده می‌کند.
.IP \fB\-macc\-8\fR 4
.IX Item "-macc-8"
از هر هشت ثبات انباشتگر چندرسانه‌ای (media accumulator) استفاده می‌کند.
.IP \fB\-mpack\fR 4
.IX Item "-mpack"
.PD 0
.IP \fB\-mno\-pack\fR 4
.IX Item "-mno-pack"
.PD
فعال یا غیرفعال کردن بسته‌بندی دستورالعمل‌های VLIW.
.IP \fB\-mno\-eflags\fR 4
.IX Item "-mno-eflags"
نشانه‌گذاری نکردن سوئیچ‌های ABI در e_flags.
.IP \fB\-mcond\-move\fR 4
.IX Item "-mcond-move"
.PD 0
.IP \fB\-mno\-cond\-move\fR 4
.IX Item "-mno-cond-move"
.PD
فعال یا غیرفعال کردن استفاده از دستورالعمل‌های انتقال شرطی (conditional\-move)؛ این گزینه به‌طور پیش‌فرض فعال است.
.Sp
این گزینه عمدتاً برای اشکال‌زدایی کامپایلر است و احتمالاً در نگارش‌های آینده حذف خواهد شد.
.IP \fB\-mscc\fR 4
.IX Item "-mscc"
.PD 0
.IP \fB\-mno\-scc\fR 4
.IX Item "-mno-scc"
.PD
فعال یا غیرفعال کردن استفاده از دستورالعمل‌های مقداردهی شرطی (conditional set)؛ این گزینه به‌طور پیش‌فرض فعال است.
.Sp
این گزینه عمدتاً برای اشکال‌زدایی کامپایلر است و احتمالاً در نگارش‌های آینده حذف خواهد شد.
.IP \fB\-mcond\-exec\fR 4
.IX Item "-mcond-exec"
.PD 0
.IP \fB\-mno\-cond\-exec\fR 4
.IX Item "-mno-cond-exec"
.PD
فعال یا غیرفعال کردن استفاده از اجرای شرطی؛ این گزینه به‌طور پیش‌فرض فعال است.
.Sp
این گزینه عمدتاً برای اشکال‌زدایی کامپایلر است و احتمالاً در نگارش‌های آینده حذف خواهد شد.
.IP \fB\-mvliw\-branch\fR 4
.IX Item "-mvliw-branch"
.PD 0
.IP \fB\-mno\-vliw\-branch\fR 4
.IX Item "-mno-vliw-branch"
.PD
فعال یا غیرفعال کردن یک گام بهینه‌سازی برای بسته‌بندی پرش‌ها (branches) در دستورالعمل‌های VLIW؛ این گزینه به‌طور پیش‌فرض فعال است.
.Sp
این گزینه عمدتاً برای اشکال‌زدایی کامپایلر است و احتمالاً در نگارش‌های آینده حذف خواهد شد.
.IP \fB\-mmulti\-cond\-exec\fR 4
.IX Item "-mmulti-cond-exec"
.PD 0
.IP \fB\-mno\-multi\-cond\-exec\fR 4
.IX Item "-mno-multi-cond-exec"
.PD
فعال یا غیرفعال کردن بهینه‌سازی \f(CW\*(C`&&\*(C'\fR و \f(CW\*(C`||\*(C'\fR در اجرای شرطی؛ این گزینه به‌طور پیش‌فرض فعال است.
.Sp
این گزینه عمدتاً برای اشکال‌زدایی کامپایلر است و احتمالاً در نگارش‌های آینده حذف خواهد شد.
.IP \fB\-mnested\-cond\-exec\fR 4
.IX Item "-mnested-cond-exec"
.PD 0
.IP \fB\-mno\-nested\-cond\-exec\fR 4
.IX Item "-mno-nested-cond-exec"
.PD
فعال یا غیرفعال کردن بهینه‌سازی‌های اجرای شرطی تودرتو؛ این گزینه به‌طور پیش‌فرض فعال است.
.Sp
این گزینه عمدتاً برای اشکال‌زدایی کامپایلر است و احتمالاً در نگارش‌های آینده حذف خواهد شد.
.IP \fB\-moptimize\-membar\fR 4
.IX Item "-moptimize-membar"
.PD 0
.IP \fB\-mno\-optimize\-membar\fR 4
.IX Item "-mno-optimize-membar"
.PD
این گزینه دستورالعمل‌های اضافهٔ \f(CW\*(C`membar\*(C'\fR را از کد تولیدشده توسط کامپایلر حذف می‌کند. این گزینه به‌طور پیش‌فرض فعال است.
.IP \fB\-mtomcat\-stats\fR 4
.IX Item "-mtomcat-stats"
باعث می‌شود gas آمار tomcat را چاپ کند.
.IP \fB\-mcpu=\fR\fIcpu\fR 4
.IX Item "-mcpu=cpu"
انتخاب نوع پردازنده‌ای که کد برای آن تولید می‌شود. مقادیر ممکن عبارتند از:
\&\fBfrv\fR، \fBfr550\fR، \fBtomcat\fR، \fBfr500\fR، \fBfr450\fR،
\&\fBfr405\fR، \fBfr400\fR، \fBfr300\fR و \fBsimple\fR.
.PP
\fIگزینه‌های FT32\fR
.IX Subsection "FT32 Options"
.PP
این گزینه‌ها به‌طور خاص برای پورت FT32 تعریف شده‌اند.
.IP \fB\-msim\fR 4
.IX Item "-msim"
مشخص می‌کند که برنامه روی شبیه‌ساز اجرا خواهد شد. این امر باعث می‌شود که یک راه‌انداز (startup) و کتابخانهٔ زمان اجرای جایگزین پیوند داده شوند. نباید از این گزینه هنگام تولید برنامه‌هایی که قرار است روی سخت‌افزار واقعی اجرا شوند استفاده کنید؛ شما باید کتابخانهٔ زمان اجرای خود را برای هرگونه توابع I/O که نیاز است فراهم کنید.
.IP \fB\-mnodiv\fR 4
.IX Item "-mnodiv"
از دستورالعمل‌های div و mod استفاده نمی‌کند.
.IP \fB\-mft32b\fR 4
.IX Item "-mft32b"
فعال‌سازی استفاده از دستورالعمل‌های گسترش‌یافتهٔ پردازندهٔ FT32B.
.IP \fB\-mcompress\fR 4
.IX Item "-mcompress"
فشرده‌سازی تمام کدها با استفاده از طرح فشرده‌سازی کد Ft32B.
.IP \fB\-mnopm\fR 4
.IX Item "-mnopm"
کدی که حافظهٔ برنامه (program memory) را بخواند تولید نمی‌کند.
.PP
\fIگزینه‌های GNU/Linux\fR
.IX Subsection "GNU/Linux Options"
.PP
این گزینه‌های \fB\-m\fR برای مقصدهای GNU/Linux تعریف شده‌اند:
.IP \fB\-mglibc\fR 4
.IX Item "-mglibc"
استفاده از کتابخانهٔ GNU C. این گزینه پیش‌فرض است، مگر در مقصدهای
\&\fB*\-*\-linux\-*uclibc*\fR، \fB*\-*\-linux\-*musl*\fR و
\&\fB*\-*\-linux\-*android*\fR..IP \fB\-muclibc\fR 4
.IX Item "-muclibc"
استفاده از کتابخانهٔ سی uClibc. این رفتار پیش‌فرض روی هدف‌های
\&\fB*\-*\-linux\-*uclibc*\fR است.
.IP \fB\-mmusl\fR 4
.IX Item "-mmusl"
استفاده از کتابخانهٔ سی musl. این رفتار پیش‌فرض روی هدف‌های
\&\fB*\-*\-linux\-*musl*\fR است.
.IP \fB\-mbionic\fR 4
.IX Item "-mbionic"
استفاده از کتابخانهٔ سی Bionic. این رفتار پیش‌فرض روی هدف‌های
\&\fB*\-*\-linux\-*android*\fR است.
.IP \fB\-mandroid\fR 4
.IX Item "-mandroid"
.PD 0
.IP \fB\-mno\-android\fR 4
.IX Item "-mno-android"
.PD
کامپایل کدی سازگار با بستر Android. این رفتار پیش‌فرض روی هدف‌های
\&\fB*\-*\-linux\-*android*\fR است.
.Sp
هنگام کامپایل، این گزینه به‌طور پیش‌فرض \fB\-mbionic\fR، \fB\-fPIC\fR،
\&\fB\-fno\-exceptions\fR و \fB\-fno\-rtti\fR را فعال می‌کند. هنگام پیوند دادن،
این گزینه باعث می‌شود راه‌انداز GCC گزینه‌های مخصوص Android را به پیونددهنده ارسال کند.
در نهایت، این گزینه باعث می‌شود ماکروی پیش‌پردازندهٔ \f(CW\*(C`_\|_ANDROID_\|_\*(C'\fR
تعریف شود.
.Sp
این گزینه را می‌توان به‌طور کامل با \fB\-mno\-android\fR غیرفعال کرد.
.IP \fB\-tno\-android\-cc\fR 4
.IX Item "-tno-android-cc"
غیرفعال کردن اثرات کامپایلیِ \fB\-mandroid\fR؛ یعنی گزینه‌های
\&\fB\-mbionic\fR، \fB\-fPIC\fR، \fB\-fno\-exceptions\fR و
\&\fB\-fno\-rtti\fR به‌طور پیش‌فرض فعال نشوند.
.IP \fB\-tno\-android\-ld\fR 4
.IX Item "-tno-android-ld"
غیرفعال کردن اثرات پیوندزدنِ \fB\-mandroid\fR؛ یعنی ارسال گزینه‌های پیوند استاندارد لینوکس
به پیونددهنده.
.PP
\fIگزینه‌های H8/300\fR
.IX Subsection "H8/300 Options"
.PP
این گزینه‌های \fB\-m\fR برای پیاده‌سازی‌های H8/300 تعریف شده‌اند:
.IP \fB\-mrelax\fR 4
.IX Item "-mrelax"
کوتاه کردن برخی از ارجاعات آدرس در زمان پیوند در صورت امکان؛ از گزینهٔ پیونددهندهٔ
\&\fB\-relax\fR استفاده می‌کند.
.IP \fB\-mh\fR 4
.IX Item "-mh"
تولید کد برای H8/300H.
.IP \fB\-ms\fR 4
.IX Item "-ms"
تولید کد برای H8S.
.IP \fB\-mn\fR 4
.IX Item "-mn"
تولید کد برای H8S و H8/300H در حالت عادی. این سوییچ
باید همراه با \fB\-mh\fR یا \fB\-ms\fR استفاده شود.
.IP \fB\-msx\fR 4
.IX Item "-msx"
تولید کد H8SX.
.IP \fB\-ms2600\fR 4
.IX Item "-ms2600"
تولید کد برای H8S/2600. این سوییچ باید همراه با \fB\-ms\fR استفاده شود.
.IP \fB\-mquickcall\fR 4
.IX Item "-mquickcall"
استفاده از ثبات‌ها برای ارسال آرگومان‌ها.
.IP \fB\-mslowbyte\fR 4
.IX Item "-mslowbyte"
کند در نظر گرفتن دسترسی به حافظه در مقیاس بایت.
.IP \fB\-mexr\fR 4
.IX Item "-mexr"
.PD 0
.IP \fB\-mno\-exr\fR 4
.IX Item "-mno-exr"
.PD
ذخیره کردن ثبات‌های گسترش‌یافته روی پشته، پیش از اجرای توابعی که دارای
صفت \f(CW\*(C`monitor\*(C'\fR هستند.
پیش‌فرض \fB\-mexr\fR است. این گزینه تنها برای هدف‌های H8S معتبر است.
.IP \fB\-mint32\fR 4
.IX Item "-mint32"
تبدیل داده‌های \f(CW\*(C`int\*(C'\fR به ۳۲ بیت به‌طور پیش‌فرض.
.IP \fB\-malign\-300\fR 4
.IX Item "-malign-300"
روی H8/300H و H8S، از همان قواعد هم‌ترازیِ H8/300 استفاده می‌کند.
پیش‌فرض برای H8/300H و H8S هم‌تراز کردن مقادیر long و float روی
مرزهای ۴ بایتی است.
\&\fB\-malign\-300\fR باعث هم‌تراز شدن آن‌ها روی مرزهای ۲ بایتی می‌شود.
این گزینه روی H8/300 تأثیری ندارد.
.PP
\fIگزینه‌های HPPA\fR
.IX Subsection "HPPA Options"
.PP
این گزینه‌های \fB\-m\fR برای خانوادهٔ رایانه‌های HPPA تعریف شده‌اند:
.IP \fB\-march=\fR\fIarchitecture\-type\fR 4
.IX Item "-march=architecture-type"
تولید کد برای معماری مشخص‌شده. انتخاب‌ها برای
\&\fIarchitecture\-type\fR عبارت‌اند از \fB1.0\fR برای PA 1.0، \fB1.1\fR برای PA
1.1، و \fB2.0\fR برای پردازنده‌های PA 2.0. برای تعیین گزینهٔ معماری مناسب
برای رایانهٔ خود، به \fI/usr/lib/sched.models\fR در سامانهٔ HP\-UX مراجعه کنید. کدی که برای معماری‌های با شمارهٔ پایین‌تر کامپایل شده باشد روی معماری‌های با شمارهٔ بالاتر اجرا می‌شود، اما عکس آن برقرار نیست.
.IP \fB\-mpa\-risc\-1\-0\fR 4
.IX Item "-mpa-risc-1-0"
.PD 0
.IP \fB\-mpa\-risc\-1\-1\fR 4
.IX Item "-mpa-risc-1-1"
.IP \fB\-mpa\-risc\-2\-0\fR 4
.IX Item "-mpa-risc-2-0"
.PD
به‌ترتیب مترادف‌هایی برای \fB\-march=1.0\fR، \fB\-march=1.1\fR و \fB\-march=2.0\fR هستند.
.IP \fB\-matomic\-libcalls\fR 4
.IX Item "-matomic-libcalls"
.PD 0
.IP \fB\-mno\-atomic\-libcalls\fR 4
.IX Item "-mno-atomic-libcalls"
.PD
تولید فراخوانی‌های کتابخانه‌ای (libcalls) برای بارگذاری‌ها و ذخیره‌سازی‌های اتمیک در صورت غیرفعال بودن فراخوانی‌های کتابخانه‌ای sync.
این گزینه به‌طور پیش‌فرض فعال است. این گزینه فقط بر تولید فراخوانی‌های کتابخانه‌ای اتمیک توسط بخش پشتی HPPA اثر می‌گذارد.
.Sp
هر دو پیاده‌سازیِ فراخوانی‌های کتابخانه‌ای sync و \fIlibatomic\fR از قفل‌گذاری استفاده می‌کنند.
در نتیجه، ذخیره‌سازی‌های پردازنده نسبت به سایر عملیات اتمیک، اتمیک نیستند. بارگذاری‌های پردازنده تا اندازهٔ DImode نسبت به دیگر عملیات اتمیک به‌شرطی اتمیک هستند که در قالب یک دسترسی یکتا پیاده‌سازی شده باشند.
.Sp
معماری PA\-RISC به جز دستورالعمل \f(CW\*(C`ldcw\*(C'\fR، در سخت‌افزار از هیچ عملیات اتمیکی پشتیبانی نمی‌کند.
بنابراین، تمام پشتیبانی اتمیک با استفاده از فراخوانی‌های کتابخانه‌ای sync و atomic پیاده‌سازی می‌شود. پشتیبانی فراخوانی‌های کتابخانه‌ای sync در \fIlibgcc.a\fR موجود است. پشتیبانی فراخوانی‌های کتابخانه‌ای اتمیک در
\&\fIlibatomic\fR قرار دارد.
.Sp
این گزینه برای ذخیره‌سازی‌های اتمیک فراخوانی‌های \f(CW\*(C`_\|_atomic_exchange\*(C'\fR تولید می‌کند.
همچنین مدیریت ویژه‌ای برای دسترسی‌های اتمیک DImode روی هدف‌های ۳۲ بیتی فراهم می‌سازد.
.IP \fB\-mcaller\-copies\fR 4
.IX Item "-mcaller-copies"
فراخواننده آرگومان‌های تابعی را که با ارجاع پنهان ارسال شده‌اند رونوشت می‌کند. این
گزینه باید با احتیاط استفاده شود چرا که با زمان‌اجرای ۳۲ بیتی پیش‌فرض سازگار نیست. با این حال، تنها داده‌های تجمعی (aggregates) بزرگ‌تر از هشت بایت با ارجاع پنهان ارسال می‌شوند و این گزینه سازگاری بهتری با OpenMP فراهم می‌کند.
.IP \fB\-mcoherent\-ldcw\fR 4
.IX Item "-mcoherent-ldcw"
استفاده از اشاره‌گر کنترل حافظهٔ نهان همگام (coherent cache\-control hint) برای ldcw/ldcd.
.IP \fB\-mdisable\-fpregs\fR 4
.IX Item "-mdisable-fpregs"
غیرفعال کردن ثبات‌های ممیز شناور. معادل با \fB\-msoft\-float\fR.
.IP \fB\-mdisable\-indexing\fR 4
.IX Item "-mdisable-indexing"
جلوگیری از استفادهٔ کامپایلر از حالت‌های آدرس‌دهی اندیس‌دار. این کار از برخی
مشکلات نسبتاً مبهم هنگام کامپایل کدهای تولیدشده توسط MIG تحت MACH جلوگیری می‌کند.
.IP \fB\-mfast\-indirect\-calls\fR 4
.IX Item "-mfast-indirect-calls"
تولید کدی که فرض می‌کند فراخوانی‌ها هرگز از مرزهای فضایی عبور نمی‌کنند. این کار
به GCC اجازه می‌دهد کدی تولید کند که فراخوانی‌های غیرمستقیم سریع‌تری انجام دهد.
.Sp
این گزینه در حضور کتابخانه‌های اشتراکی یا توابع تودرتو کار نمی‌کند.
.IP \fB\-mfixed\-range=\fR\fIregister\-range\fR 4
.IX Item "-mfixed-range=register-range"
تولید کدی که با بازهٔ ثبات‌های داده‌شده مانند ثبات‌های ثابت برخورد می‌کند.
ثبات ثابت ثباتی است که تخصیص‌دهندهٔ ثبات نمی‌تواند از آن استفاده کند. این گزینه
هنگام کامپایل کد هسته مفید است. بازهٔ ثبات به‌صورت دو ثبات که با یک خط تیره جدا شده‌اند مشخص می‌شود. می‌توان چندین بازهٔ ثبات را با ویرگول جدا کرده و تعیین کرد.
.IP \fB\-mgas\fR 4
.IX Item "-mgas"
فعال‌سازی استفاده از دستورالعمل‌های اسمبلری که فقط GAS آن‌ها را متوجه می‌شود.
.IP \fB\-mgnu\-ld\fR 4
.IX Item "-mgnu-ld"
استفاده از گزینه‌های مخصوص GNU \fBld\fR.
این کار هنگام ساخت یک کتابخانهٔ اشتراکی، \fB\-shared\fR را به \fBld\fR ارسال می‌کند. این رفتار پیش‌فرض هنگامی است که GCC به‌صورت صریح یا ضمنی با پیونددهندهٔ GNU پیکربندی شده باشد. این گزینه
تأثیری در این که کدام \fBld\fR فراخوانی شود ندارد؛ فقط پارامترهای ارسالی به آن \fBld\fR را تغییر می‌دهد.
پیونددهندهٔ \fBld\fR فراخوانی‌شده توسط گزینهٔ پیکربندی
\&\fB\-\-with\-ld\fR، مسیر جستجوی برنامهٔ GCC و در نهایت متغیر \fBPATH\fR کاربر تعیین می‌گردد. پیونددهندهٔ مورداستفادهٔ GCC را می‌توان با استفاده از
\&\fBwhich \`gcc \-print\-prog\-name=ld\`\fR چاپ کرد. این گزینه تنها در GCC نگارش ۶۴ بیتی HP\-UX، یعنی پیکربندی‌شده با \fBhppa*64*\-*\-hpux*\fR، در دسترس است..IP \fB\-mhp\-ld\fR 4
.IX Item "-mhp-ld"
استفاده از گزینه‌های مخصوص \fBld\fR در HP.
این گزینه هنگام ساخت یک کتابخانهٔ اشتراکی، \fB\-b\fR را به \fBld\fR و در تمام پیوندها \fB+Accept TypeMismatch\fR را به \fBld\fR ارسال می‌کند. این رفتار پیش‌فرض است زمانی که GCC، به طور صریح یا ضمنی، با پیونددهندهٔ HP پیکربندی شده باشد. این گزینه بر اینکه کدام \fBld\fR فراخوانی شود اثر نمی‌گذارد؛ فقط پارامترهایی را که به آن \fBld\fR ارسال می‌شوند تغییر می‌دهد.
برنامهٔ \fBld\fR فراخوانی‌شده توسط گزینهٔ پیکربندی \fB\-\-with\-ld\fR، مسیر جستجوی برنامه‌های GCC و در نهایت توسط \fBPATH\fR کاربر مشخص می‌شود. پیونددهندهٔ مورد استفاده توسط GCC را می‌توان با استفاده از \fBwhich \&\`gcc \-print\-prog\-name=ld\`\fR نمایش داد. این گزینه تنها در نسخهٔ ۶۴\-بیتی HP\-UX در GCC موجود است، یعنی پیکربندی‌شده با \fBhppa*64*\-*\-hpux*\fR.
.IP \fB\-mlinker\-opt\fR 4
.IX Item "-mlinker-opt"
فعال‌سازی مرحلهٔ بهینه‌سازی در پیونددهندهٔ HP\-UX. توجه داشته باشید که این کار اشکال‌زدایی نمادین را غیرممکن می‌سازد.
.IP \fB\-mlong\-calls\fR 4
.IX Item "-mlong-calls"
تولید کدی که از توالی‌های فراخوانی طولانی استفاده می‌کند. این امر اطمینان می‌دهد که یک فراخوانی همواره قادر است به stubهای تولیدشده توسط پیونددهنده دسترسی داشته باشد. پیش‌فرض این است که فراخوانی‌های طولانی تنها هنگامی تولید شوند که فاصلهٔ محل فراخوانی تا آغاز تابع یا واحد ترجمه (بسته به مورد)، از محدودهٔ از پیش‌تعیین‌شده توسط نوع انشعابِ مورد استفاده فراتر رود. این محدودیت‌ها برای فراخوانی‌های عادی به ترتیب برای معماری‌های PA 2.0 و PA 1.X برابر با ۷٬۶۰۰٬۰۰۰ و ۲۴۰٬۰۰۰ بایت است. فراخوانی‌های هم‌سطح (sibling calls) همواره به ۲۴۰٬۰۰۰ بایت محدود هستند.
.Sp
فاصله‌ها هنگام استفاده از گزینهٔ \fB\-ffunction\-sections\fR، یا هنگام استفادهٔ هم‌زمان از گزینه‌های \fB\-mgas\fR و \fB\-mno\-portable\-runtime\fR تحت HP\-UX همراه با پیونددهندهٔ SOM از ابتدای توابع اندازه‌گیری می‌شوند.
.Sp
معمولاً استفاده از این گزینه مطلوب نیست زیرا کارایی را کاهش می‌دهد. با این حال، ممکن است در برنامه‌های بزرگ، به‌ویژه زمانی که از پیوند جزئی (partial linking) برای ساخت برنامه استفاده می‌شود، مفید باشد.
.Sp
انواع فراخوانی‌های طولانی استفاده‌شده به قابلیت‌های اسمبلر و پیونددهنده و نوع کدی که تولید می‌شود بستگی دارد. تأثیر آن روی سیستم‌هایی که از فراخوانی‌های مطلق طولانی و فراخوانی‌های نسبی به PC یا مبتنی بر تفاضل نمادِ PIC طولانی پشتیبانی می‌کنند، باید نسبتاً اندک باشد. اما در سیستم‌های ۳۲\-بیتی ELF در کد PIC از یک فراخوانی غیرمستقیم استفاده می‌شود که بسیار طولانی است.
.IP \fB\-mlong\-load\-store\fR 4
.IX Item "-mlong-load-store"
تولید توالی‌های بارگذاری و ذخیرهٔ ۳\-دستوری، آن‌گونه که گاهی توسط پیونددهندهٔ HP\-UX 10 مورد نیاز است. این گزینه معادل با گزینهٔ \fB+k\fR در کامپایلرهای HP است.
.IP \fB\-mno\-space\-regs\fR 4
.IX Item "-mno-space-regs"
تولید کدی که فرض می‌کند هدف فاقد ثبات‌های فضایی (space registers) است. این به GCC اجازه می‌دهد تا فراخوانی‌های غیرمستقیم سریع‌تری تولید کرده و از حالت‌های آدرس‌دهی اندیسی مقیاس‌بندی‌نشده (unscaled index address modes) استفاده کند.
.Sp
چنین کدی برای سیستم‌های PA سطح ۰ و هسته‌ها مناسب است.
.IP \fB\-mordered\fR 4
.IX Item "-mordered"
فرض می‌کند که ارجاعات حافظه مرتب هستند و نیازی به حائل‌ها (barriers) نیست.
.IP \fB\-mportable\-runtime\fR 4
.IX Item "-mportable-runtime"
استفاده از قراردادهای فراخوانی سازگار (portable) پیشنهادشده توسط HP برای سیستم‌های ELF.
.IP \fB\-mschedule=\fR\fIcpu\-type\fR 4
.IX Item "-mschedule=cpu-type"
زمان‌بندی کد بر اساس محدودیت‌های نوع ماشین \fIcpu\-type\fR. گزینه‌های انتخابی برای \fIcpu\-type\fR عبارتند از \fB700\fR، \fB7100\fR، \fB7100LC\fR، \fB7200\fR، \fB7300\fR و \fB8000\fR. برای تعیین گزینهٔ زمان‌بندی مناسب برای ماشین خود، در سامانهٔ HP\-UX به \fI/usr/lib/sched.models\fR مراجعه کنید. زمان‌بندی پیش‌فرض \fB8000\fR است.
.IP \fB\-msio\fR 4
.IX Item "-msio"
.PD 0
.IP \fB\-mwsio\fR 4
.IX Item "-mwsio"
.PD
گزینهٔ \fB\-msio\fR پیش‌تعریف \f(CW\*(C`_SIO\*(C'\fR را برای ورودی/خروجی سرور تولید می‌کند. پیش‌فرض \fB\-mwsio\fR است. این گزینه پیش‌تعریف‌های \f(CW\*(C`_\|_hp9000s700\*(C'\fR، \f(CW\*(C`_\|_hp9000s700_\|_\*(C'\fR و \f(CW\*(C`_WSIO\*(C'\fR را برای ورودی/خروجی ایستگاه کاری تولید می‌کند. این گزینه‌ها تحت HP\-UX و HI\-UX در دسترس هستند.
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
تولید خروجی حاوی فراخوانی‌های کتابخانه‌ای برای ممیز شناور.
\&\fBهشدار:\fR کتابخانه‌های ضروری برای تمامی اهداف HPPA در دسترس نیستند. به طور معمول امکانات کامپایلر C مرسوم ماشین به کار گرفته می‌شود، اما این کار در کامپایل متقاطع نمی‌تواند به طور مستقیم انجام شود. شما باید خود تدابیر لازم را برای فراهم کردن توابع کتابخانه‌ای مناسب برای کامپایل متقاطع اتخاذ کنید.
.Sp
گزینهٔ \fB\-msoft\-float\fR قرارداد فراخوانی را در فایل خروجی تغییر می‌دهد؛ بنابراین تنها زمانی سودمند است که \fIتمام\fR یک برنامه را با این گزینه کامپایل کنید. به‌ویژه، برای کارکرد صحیح لازم است \fIlibgcc.a\fR، کتابخانه‌ای که همراه با GCC ارائه می‌شود، با \fB\-msoft\-float\fR کامپایل شود.
.IP \fB\-msoft\-mult\fR 4
.IX Item "-msoft-mult"
استفاده از ضرب عدد صحیح نرم‌افزاری.
.Sp
این گزینه استفاده از دستورالعمل \f(CW\*(C`xmpyu\*(C'\fR را غیرفعال می‌کند.
.IP \fB\-munix=\fR\fIunix\-std\fR 4
.IX Item "-munix=unix-std"
تولید پیش‌تعریف‌های کامپایلر و انتخاب یک فایل آغازین برای استاندارد UNIX تعیین‌شده. گزینه‌های انتخابی برای \fIunix\-std\fR عبارتند از \fB93\fR، \fB95\fR و \fB98\fR. استاندارد \fB93\fR در تمامی نسخه‌های HP\-UX پشتیبانی می‌شود. استاندارد \fB95\fR در HP\-UX 10.10 و نسخه‌های بعدی در دسترس است. استاندارد \fB98\fR در HP\-UX 11.11 و نسخه‌های پس از آن در دسترس است. مقادیر پیش‌فرض برای HP\-UX 10.00 برابر \fB93\fR، برای HP\-UX 10.10 تا 11.00 برابر \fB95\fR، و برای HP\-UX 11.11 و پس از آن برابر \fB98\fR است.
.Sp
گزینهٔ \fB\-munix=93\fR همان پیش‌تعریف‌های GCC 3.3 و 3.4 را فراهم می‌کند. گزینهٔ \fB\-munix=95\fR پیش‌تعریف‌های اضافی برای \f(CW\*(C`XOPEN_UNIX\*(C'\fR و \f(CW\*(C`_XOPEN_SOURCE_EXTENDED\*(C'\fR، و فایل آغازین \fIunix95.o\fR را فراهم می‌آورد. گزینهٔ \fB\-munix=98\fR پیش‌تعریف‌های اضافی برای \f(CW\*(C`_XOPEN_UNIX\*(C'\fR، \f(CW\*(C`_XOPEN_SOURCE_EXTENDED\*(C'\fR، \f(CW\*(C`_INCLUDE_\|_STDC_A1_SOURCE\*(C'\fR و \f(CW\*(C`_INCLUDE_XOPEN_SOURCE_500\*(C'\fR، و فایل آغازین \fIunix98.o\fR را فراهم می‌کند.
.Sp
\fIبسیار مهم\fR است که توجه داشته باشید این گزینه رابط‌های توابع کتابخانه‌ای گوناگون را دگرگون می‌کند. همچنین بر رفتار عملیاتی کتابخانهٔ C تأثیر می‌گذارد. از این رو، در استفاده از این گزینه به احتیاط \fIفوق‌العاده‌ای\fR نیاز است.
.Sp
کد کتابخانه‌ای که قرار است با بیش از یک استاندارد UNIX کار کند، باید متغیر \f(CW\*(C`_\|_xpg4_extended_mask\*(C'\fR را حسب مورد بررسی، مقداردهی و بازیابی نماید. بیشتر نرم‌افزارهای GNU این قابلیت را ارائه نمی‌دهند.
.IP \fB\-nolibdld\fR 4
.IX Item "-nolibdld"
جلوگیری از تولید گزینه‌های پیوند برای جستجوی \fIlibdld.sl\fR هنگامی که گزینهٔ \fB\-static\fR در HP\-UX 10 و بالاتر مشخص شده است.
.IP \fB\-static\fR 4
.IX Item "-static"
پیاده‌سازی کتابخانهٔ C در HP\-UX برای تابع \f(CW\*(C`setlocale\*(C'\fR به \fIlibdld.sl\fR وابستگی دارد. هیچ نسخهٔ آرشیوی از \fIlibdld.sl\fR وجود ندارد. بنابراین زمانی که گزینهٔ \fB\-static\fR مشخص می‌شود، برای رفع این وابستگی به گزینه‌های پیوند خاصی نیاز است.
.Sp
در HP\-UX 10 و پس از آن، هنگام تعیین گزینهٔ \fB\-static\fR، گردانندهٔ GCC گزینه‌های لازم برای پیوند با \fIlibdld.sl\fR را اضافه می‌کند. این موضوع باعث می‌شود دودویی حاصل، پویا باشد. در پورت ۶۴\-بیتی، پیونددهنده‌ها در هر صورت به طور پیش‌فرض دودویی‌های پویا تولید می‌کنند. از گزینهٔ \fB\-nolibdld\fR می‌توان برای جلوگیری از افزودن این گزینه‌های پیوند توسط گردانندهٔ GCC استفاده کرد.
.IP \fB\-threads\fR 4
.IX Item "-threads"
افزودن پشتیبانی از چندریسمانی با کتابخانهٔ \fIdce thread\fR تحت HP\-UX. این گزینه پرچم‌ها را برای هر دو بخش پیش‌پردازنده و پیونددهنده تنظیم می‌کند.
.PP
\fIگزینه‌های IA\-64\fR
.IX Subsection "IA-64 Options"
.PP
این‌ها گزینه‌های \fB\-m\fR هستند که برای معماری Intel IA\-64 تعریف شده‌اند.
.IP \fB\-mbig\-endian\fR 4
.IX Item "-mbig-endian"
تولید کد برای یک هدف با ترتیب بایت بزرگ‌تر اول (big\-endian). این حالت برای HP\-UX پیش‌فرض است.
.IP \fB\-mlittle\-endian\fR 4
.IX Item "-mlittle-endian"
تولید کد برای یک هدف با ترتیب بایت کوچک‌تر اول (little\-endian). این حالت برای AIX5 و GNU/Linux پیش‌فرض است.
.IP \fB\-mgnu\-as\fR 4
.IX Item "-mgnu-as"
.PD 0
.IP \fB\-mno\-gnu\-as\fR 4
.IX Item "-mno-gnu-as"
.PD
تولید (یا عدم تولید) کد برای اسمبلر GNU. این حالت پیش‌فرض است.
.IP \fB\-mgnu\-ld\fR 4
.IX Item "-mgnu-ld"
.PD 0
.IP \fB\-mno\-gnu\-ld\fR 4
.IX Item "-mno-gnu-ld"
.PD
تولید (یا عدم تولید) کد برای پیونددهندهٔ GNU. این حالت پیش‌فرض است.
.IP \fB\-mno\-pic\fR 4
.IX Item "-mno-pic"
تولید کدی که از ثبات اشاره‌گر سراسری (global pointer register) استفاده نمی‌کند. حاصل، کد ناوابسته به موقعیت نیست و از ABI معماری IA\-64 تخطی می‌کند.
.IP \fB\-mvolatile\-asm\-stop\fR 4
.IX Item "-mvolatile-asm-stop"
.PD 0
.IP \fB\-mno\-volatile\-asm\-stop\fR 4
.IX Item "-mno-volatile-asm-stop".PD
تولید کردن (یا نکردن) یک بیت توقف (stop bit) بلافاصله پیش و پس از عبارت‌های volatile asm.
.IP \fB\-mregister\-names\fR 4
.IX Item "-mregister-names"
.PD 0
.IP \fB\-mno\-register\-names\fR 4
.IX Item "-mno-register-names"
.PD
تولید کردن (یا نکردن) نام‌های ثبات \fBin\fR، \fBloc\fR و \fBout\fR برای
ثبات‌های پشته‌ای (stacked registers). این کار ممکن است خروجی اسمبلر را خواناتر کند.
.IP \fB\-mno\-sdata\fR 4
.IX Item "-mno-sdata"
.PD 0
.IP \fB\-msdata\fR 4
.IX Item "-msdata"
.PD
غیرفعال‌سازی (یا فعال‌سازی) بهینه‌سازی‌هایی که از بخش داده‌های کوچک (small data section) استفاده می‌کنند. این کار
ممکن است برای دور زدن اشکالات بهینه‌ساز مفید باشد.
.IP \fB\-mconstant\-gp\fR 4
.IX Item "-mconstant-gp"
تولید کدی که از یک مقدار ثابت منفرد برای اشاره‌گر سراسری (global pointer) استفاده می‌کند. این گزینه
هنگام کامپایل کردن کد هسته مفید است.
.IP \fB\-mauto\-pic\fR 4
.IX Item "-mauto-pic"
تولید کدی که خودجابه‌جاپذیر (self\-relocatable) باشد. این گزینه مستلزم \fB\-mconstant\-gp\fR است.
این مورد هنگام کامپایل کردن کد سفت‌افزار (firmware) کاربرد دارد.
.IP \fB\-minline\-float\-divide\-min\-latency\fR 4
.IX Item "-minline-float-divide-min-latency"
تولید کد برای تقسیم‌های درون‌خطی (inline) مقادیر ممیز شناور
با استفاده از الگوریتم کمینه تأخیر (minimum latency).
.IP \fB\-minline\-float\-divide\-max\-throughput\fR 4
.IX Item "-minline-float-divide-max-throughput"
تولید کد برای تقسیم‌های درون‌خطی مقادیر ممیز شناور
با استفاده از الگوریتم بیشینه توان عملیاتی (maximum throughput).
.IP \fB\-mno\-inline\-float\-divide\fR 4
.IX Item "-mno-inline-float-divide"
کد درون‌خطی برای تقسیم مقادیر ممیز شناور تولید نشود.
.IP \fB\-minline\-int\-divide\-min\-latency\fR 4
.IX Item "-minline-int-divide-min-latency"
تولید کد برای تقسیم‌های درون‌خطی مقادیر عدد صحیح
با استفاده از الگوریتم کمینه تأخیر.
.IP \fB\-minline\-int\-divide\-max\-throughput\fR 4
.IX Item "-minline-int-divide-max-throughput"
تولید کد برای تقسیم‌های درون‌خطی مقادیر عدد صحیح
با استفاده از الگوریتم بیشینه توان عملیاتی.
.IP \fB\-mno\-inline\-int\-divide\fR 4
.IX Item "-mno-inline-int-divide"
کد درون‌خطی برای تقسیم مقادیر عدد صحیح تولید نشود.
.IP \fB\-minline\-sqrt\-min\-latency\fR 4
.IX Item "-minline-sqrt-min-latency"
تولید کد برای ریشه‌های دوم درون‌خطی
با استفاده از الگوریتم کمینه تأخیر.
.IP \fB\-minline\-sqrt\-max\-throughput\fR 4
.IX Item "-minline-sqrt-max-throughput"
تولید کد برای ریشه‌های دوم درون‌خطی
با استفاده از الگوریتم بیشینه توان عملیاتی.
.IP \fB\-mno\-inline\-sqrt\fR 4
.IX Item "-mno-inline-sqrt"
کد درون‌خطی برای \f(CW\*(C`sqrt\*(C'\fR تولید نشود.
.IP \fB\-mno\-dwarf2\-asm\fR 4
.IX Item "-mno-dwarf2-asm"
.PD 0
.IP \fB\-mdwarf2\-asm\fR 4
.IX Item "-mdwarf2-asm"
.PD
کد اسمبلی برای اطلاعات اشکال‌زدایی شماره خطِ DWARF تولید نشود (یا بشود).
این گزینه ممکن است هنگام استفاده نکردن از اسمبلر گنو (GNU assembler) مفید باشد.
.IP \fB\-mearly\-stop\-bits\fR 4
.IX Item "-mearly-stop-bits"
.PD 0
.IP \fB\-mno\-early\-stop\-bits\fR 4
.IX Item "-mno-early-stop-bits"
.PD
اجازه دادن به قرارگیری بیت‌های توقف زودتر از موقعیت بلافاصله پیش از
دستوری که بیت توقف را فعال کرده است. این کار می‌تواند زمان‌بندی دستورالعمل‌ها را
بهبود بخشد، اما همواره این‌گونه نیست.
.IP \fB\-mfixed\-range=\fR\fIregister\-range\fR 4
.IX Item "-mfixed-range=register-range"
تولید کدی که محدودهٔ ثبات داده‌شده را به عنوان ثبات‌های ثابت در نظر بگیرد.
ثبات ثابت ثباتی است که تخصیص‌دهندهٔ ثبات (register allocator) نمی‌تواند از آن استفاده کند. این گزینه
هنگام کامپایل کردن کد هسته مفید است. یک محدودهٔ ثبات به‌صورت
دو ثبات که با یک خط تیره از هم جدا شده‌اند مشخص می‌شود. چندین محدودهٔ ثبات را می‌توان
به‌صورت جداشده با کاما تعیین کرد.
.IP \fB\-mtls\-size=\fR\fItls\-size\fR 4
.IX Item "-mtls-size=tls-size"
اندازهٔ بیتی آفست‌های بی‌واسطهٔ (immediate) TLS را مشخص می‌کند. مقادیر معتبر عبارتند از 14، 22 و
64.
.IP \fB\-mtune=\fR\fIcpu\-type\fR 4
.IX Item "-mtune=cpu-type"
میزان‌سازی زمان‌بندی دستورالعمل‌ها برای یک CPU خاص. مقادیر معتبر عبارتند از
\&\fBitanium\fR، \fBitanium1\fR، \fBmerced\fR، \fBitanium2\fR
و \fBmckinley\fR.
.IP \fB\-milp32\fR 4
.IX Item "-milp32"
.PD 0
.IP \fB\-mlp64\fR 4
.IX Item "-mlp64"
.PD
تولید کد برای یک محیط ۳۲\-بیتی یا ۶۴\-بیتی.
محیط ۳۲\-بیتی مقادیر int، long و pointer را روی ۳۲ بیت تنظیم می‌کند.
محیط ۶۴\-بیتی int را روی ۳۲ بیت و long و pointer را
روی ۶۴ بیت تنظیم می‌کند. این‌ها پرچم‌های مختص HP\-UX هستند.
.IP \fB\-mno\-sched\-br\-data\-spec\fR 4
.IX Item "-mno-sched-br-data-spec"
.PD 0
.IP \fB\-msched\-br\-data\-spec\fR 4
.IX Item "-msched-br-data-spec"
.PD
(غیرفعال/فعال) کردن زمان‌بندی گمانه‌زن داده (data speculative scheduling) پیش از reload.
این امر منجر به تولید دستورهای \f(CW\*(C`ld.a\*(C'\fR و
دستورهای بررسی متناظر (\f(CW\*(C`ld.c\*(C'\fR / \f(CW\*(C`chk.a\*(C'\fR) می‌شود.
تنظیم پیش‌فرض غیرفعال است.
.IP \fB\-msched\-ar\-data\-spec\fR 4
.IX Item "-msched-ar-data-spec"
.PD 0
.IP \fB\-mno\-sched\-ar\-data\-spec\fR 4
.IX Item "-mno-sched-ar-data-spec"
.PD
(فعال/غیرفعال) کردن زمان‌بندی گمانه‌زن داده پس از reload.
این امر منجر به تولید دستورهای \f(CW\*(C`ld.a\*(C'\fR و
دستورهای بررسی متناظر (\f(CW\*(C`ld.c\*(C'\fR / \f(CW\*(C`chk.a\*(C'\fR) می‌شود.
تنظیم پیش‌فرض فعال است.
.IP \fB\-mno\-sched\-control\-spec\fR 4
.IX Item "-mno-sched-control-spec"
.PD 0
.IP \fB\-msched\-control\-spec\fR 4
.IX Item "-msched-control-spec"
.PD
(غیرفعال/فعال) کردن زمان‌بندی گمانه‌زن کنترل (control speculative scheduling). این قابلیت
تنها در طول زمان‌بندی ناحیه (یعنی پیش از reload) در دسترس است.
این امر منجر به تولید دستورهای \f(CW\*(C`ld.s\*(C'\fR و
دستورهای بررسی متناظر \f(CW\*(C`chk.s\*(C'\fR می‌شود.
تنظیم پیش‌فرض غیرفعال است.
.IP \fB\-msched\-br\-in\-data\-spec\fR 4
.IX Item "-msched-br-in-data-spec"
.PD 0
.IP \fB\-mno\-sched\-br\-in\-data\-spec\fR 4
.IX Item "-mno-sched-br-in-data-spec"
.PD
(فعال/غیرفعال) کردن زمان‌بندی گمانه‌زن برای دستورهایی که
پیش از reload وابسته به بارگذاری‌های گمانه‌زن داده هستند.
این گزینه تنها زمانی مؤثر است که \fB\-msched\-br\-data\-spec\fR فعال باشد.
تنظیم پیش‌فرض فعال است.
.IP \fB\-msched\-ar\-in\-data\-spec\fR 4
.IX Item "-msched-ar-in-data-spec"
.PD 0
.IP \fB\-mno\-sched\-ar\-in\-data\-spec\fR 4
.IX Item "-mno-sched-ar-in-data-spec"
.PD
(فعال/غیرفعال) کردن زمان‌بندی گمانه‌زن برای دستورهایی که
پس از reload وابسته به بارگذاری‌های گمانه‌زن داده هستند.
این گزینه تنها زمانی مؤثر است که \fB\-msched\-ar\-data\-spec\fR فعال باشد.
تنظیم پیش‌فرض فعال است.
.IP \fB\-msched\-in\-control\-spec\fR 4
.IX Item "-msched-in-control-spec"
.PD 0
.IP \fB\-mno\-sched\-in\-control\-spec\fR 4
.IX Item "-mno-sched-in-control-spec"
.PD
(فعال/غیرفعال) کردن زمان‌بندی گمانه‌زن برای دستورهایی که
وابسته به بارگذاری‌های گمانه‌زن کنترل هستند.
این گزینه تنها زمانی مؤثر است که \fB\-msched\-control\-spec\fR فعال باشد.
تنظیم پیش‌فرض فعال است.
.IP \fB\-mno\-sched\-count\-spec\-in\-critical\-path\fR 4
.IX Item "-mno-sched-count-spec-in-critical-path"
.PD 0
.IP \fB\-msched\-count\-spec\-in\-critical\-path\fR 4
.IX Item "-msched-count-spec-in-critical-path"
.PD
در صورت فعال بودن، وابستگی‌های گمانه‌زنی در حین
محاسبهٔ اولویت‌های دستورالعمل‌ها لحاظ می‌شوند. این کار استفاده از
گمانه‌زنی را کمی محافظه‌کارانه‌تر می‌کند.
تنظیم پیش‌فرض غیرفعال است.
.IP \fB\-msched\-spec\-ldc\fR 4
.IX Item "-msched-spec-ldc"
.PD 0
.IP \fB\-mno\-sched\-spec\-ldc\fR 4
.IX Item "-mno-sched-spec-ldc"
.PD
استفاده از بررسی گمانه‌زنی دادهٔ ساده. این گزینه به‌طور پیش‌فرض فعال است..IP \fB\-msched\-control\-spec\-ldc\fR 4
.IX Item "-msched-control-spec-ldc"
.PD 0
.IP \fB\-mno\-sched\-control\-spec\-ldc\fR 4
.IX Item "-mno-sched-control-spec-ldc"
.PD
استفاده از یک بررسی ساده برای حدس‌زنی کنترلی (control speculation). این گزینه به‌طور پیش‌فرض فعال است.
.IP \fB\-msched\-stop\-bits\-after\-every\-cycle\fR 4
.IX Item "-msched-stop-bits-after-every-cycle"
.PD 0
.IP \fB\-mno\-sched\-stop\-bits\-after\-every\-cycle\fR 4
.IX Item "-mno-sched-stop-bits-after-every-cycle"
.PD
قرار دادن یک بیت توقف پس از هر چرخه هنگام زمان‌بندی. این گزینه به‌طور پیش‌فرض
فعال است.
.IP \fB\-msched\-fp\-mem\-deps\-zero\-cost\fR 4
.IX Item "-msched-fp-mem-deps-zero-cost"
.PD 0
.IP \fB\-mno\-sched\-fp\-mem\-deps\-zero\-cost\fR 4
.IX Item "-mno-sched-fp-mem-deps-zero-cost"
.PD
فرض این‌که بعید است ذخیره‌ها و بارگذاری‌های ممیز شناور در صورت قرارگیری در یک گروه
دستورالعمل، تداخلی ایجاد کنند. این گزینه به‌طور پیش‌فرض غیرفعال
است.
.IP \fB\-msel\-sched\-dont\-check\-control\-spec\fR 4
.IX Item "-msel-sched-dont-check-control-spec"
.PD 0
.IP \fB\-mno\-sel\-sched\-dont\-check\-control\-spec\fR 4
.IX Item "-mno-sel-sched-dont-check-control-spec"
.PD
تولید بررسی‌ها برای حدس‌زنی کنترلی در زمان‌بندی گزینشی (selective scheduling).
این پرچم به‌طور پیش‌فرض غیرفعال است.
.IP \fB\-msched\-max\-memory\-insns=\fR\fImax\-insns\fR 4
.IX Item "-msched-max-memory-insns=max-insns"
محدود کردن تعداد دستورالعمل‌های حافظه در هر گروه دستورالعمل، با اولویت پایین‌تر
دادن به دستورالعمل‌های حافظه بعدی که سعی در زمان‌بندی در همان گروه
دستورالعمل را دارند. اغلب برای جلوگیری از تداخل بنک حافظه نهان (cache bank conflicts) مفید است.
مقدار پیش‌فرض 1 است.
.IP \fB\-msched\-max\-memory\-insns\-hard\-limit\fR 4
.IX Item "-msched-max-memory-insns-hard-limit"
.PD 0
.IP \fB\-mno\-sched\-max\-memory\-insns\-hard\-limit\fR 4
.IX Item "-mno-sched-max-memory-insns-hard-limit"
.PD
محدودیت تعیین‌شده توسط \fBmsched\-max\-memory\-insns\fR را به یک حد سخت تبدیل می‌کند،
و اجازه حضور بیش از آن تعداد را در یک گروه دستورالعمل نمی‌دهد.
در غیر این صورت، محدودیت «نرم» است، به این معنی که با رسیدن به حد مجاز،
عملیات غیرحافظه‌ای ترجیح داده می‌شوند، اما عملیات حافظه همچنان ممکن است
زمان‌بندی شوند.
.PP
\fIگزینه‌های LM32\fR
.IX Subsection "LM32 Options"
.PP
این گزینه‌های \fB\-m\fR برای معماری LatticeMico32 تعریف شده‌اند:
.IP \fB\-mbarrel\-shift\-enabled\fR 4
.IX Item "-mbarrel-shift-enabled"
فعال‌سازی دستورالعمل‌های barrel\-shift.
.IP \fB\-mdivide\-enabled\fR 4
.IX Item "-mdivide-enabled"
فعال‌سازی دستورالعمل‌های تقسیم و باقی‌مانده (modulus).
.IP \fB\-mmultiply\-enabled\fR 4
.IX Item "-mmultiply-enabled"
فعال‌سازی دستورالعمل‌های ضرب.
.IP \fB\-msign\-extend\-enabled\fR 4
.IX Item "-msign-extend-enabled"
فعال‌سازی دستورالعمل‌های گسترش علامت (sign extend).
.IP \fB\-muser\-enabled\fR 4
.IX Item "-muser-enabled"
فعال‌سازی دستورالعمل‌های تعریف‌شده توسط کاربر.
.PP
\fIگزینه‌های LoongArch\fR
.IX Subsection "LoongArch Options"
.PP
این گزینه‌های خط فرمان برای مقصدهای LoongArch تعریف شده‌اند:
.IP \fB\-march=\fR\fIarch\-type\fR 4
.IX Item "-march=arch-type"
تولید دستورالعمل‌ها برای نوع ماشین \fIarch\-type\fR.
\&\fB\-march=\fR\fIarch\-type\fR به GCC اجازه می‌دهد کدی تولید کند که
ممکن است بر روی پردازنده‌هایی غیر از پردازنده مشخص‌شده اصلاً اجرا نشود.
.Sp
انتخاب‌ها برای \fIarch\-type\fR عبارتند از:
.RS 4
.IP \fBnative\fR 4
.IX Item "native"
نوع پردازنده محلی شناسایی‌شده توسط کامپایلر بومی.
.IP \fBloongarch64\fR 4
.IX Item "loongarch64"
پردازنده عمومی ۶۴ بیتی LoongArch.
.IP \fBla464\fR 4
.IX Item "la464"
پردازنده مبتنی بر LA464 معماری LoongArch به همراه LSX و LASX.
.IP \fBla664\fR 4
.IX Item "la664"
پردازنده مبتنی بر LA664 معماری LoongArch به همراه LSX، LASX
و تمام دستورالعمل‌های LoongArch v1.1.
.IP \fBla64v1.0\fR 4
.IX Item "la64v1.0"
نسخه 1.0 از ISA معماری LoongArch64.
.IP \fBla64v1.1\fR 4
.IX Item "la64v1.1"
نسخه 1.1 از ISA معماری LoongArch64.
.IP \fBla32v1.0\fR 4
.IX Item "la32v1.0"
نسخه 1.0 از ISA معماری LoongArch32.
.IP \fBla32rv1.0\fR 4
.IX Item "la32rv1.0"
نسخه 1.0 از ISA کاهش‌یافته LoongArch32 (Reduced ISA).
.RE
.RS 4
.Sp
اطلاعات بیشتر درباره نسخه‌های ISA معماری LoongArch را می‌توان در
<\fBhttps://github.com/loongson/la\-toolchain\-conventions\fR> یافت.
.RE
.IP \fB\-mtune=\fR\fItune\-type\fR 4
.IX Item "-mtune=tune-type"
بهینه‌سازی کد تولیدشده برای پردازنده مقصد مشخص‌شده.
.Sp
انتخاب‌ها برای \fItune\-type\fR عبارتند از:
.RS 4
.IP \fBnative\fR 4
.IX Item "native"
نوع پردازنده محلی شناسایی‌شده توسط کامپایلر بومی.
.IP \fBgeneric\fR 4
.IX Item "generic"
پردازنده عمومی LoongArch.
.IP \fBloongarch64\fR 4
.IX Item "loongarch64"
پردازنده عمومی ۶۴ بیتی LoongArch.
.IP \fBla464\fR 4
.IX Item "la464"
هسته LoongArch LA464.
.IP \fBla664\fR 4
.IX Item "la664"
هسته LoongArch LA664.
.IP \fBloongarch32\fR 4
.IX Item "loongarch32"
پردازنده عمومی ۳۲ بیتی LoongArch.
.RE
.RS 4
.RE
.IP \fB\-mabi=\fR\fIbase\-abi\-type\fR 4
.IX Item "-mabi=base-abi-type"
تولید کد برای قرارداد فراخوانی (calling convention) مشخص‌شده.
\&\fIbase\-abi\-type\fR می‌تواند یکی از موارد زیر باشد:
.RS 4
.IP \fBlp64d\fR 4
.IX Item "lp64d"
برای ارسال پارامترها از ثبات‌های همه‌منظوره ۶۴ بیتی و ثبات‌های ممیز شناور
۳۲/۶۴ بیتی استفاده می‌کند. مدل داده LP64 است، که در آن \fBint\fR
برابر ۳۲ بیت بوده، در حالی که \fBlong int\fR و اشاره‌گرها ۶۴ بیتی هستند.
.IP \fBlp64f\fR 4
.IX Item "lp64f"
برای ارسال پارامترها از ثبات‌های همه‌منظوره ۶۴ بیتی و ثبات‌های ممیز شناور
۳۲ بیتی استفاده می‌کند. مدل داده LP64 است، که در آن \fBint\fR
برابر ۳۲ بیت بوده، در حالی که \fBlong int\fR و اشاره‌گرها ۶۴ بیتی هستند.
.IP \fBlp64s\fR 4
.IX Item "lp64s"
برای ارسال پارامترها از ثبات‌های همه‌منظوره ۶۴ بیتی و بدون هیچ ثبات ممیز
شناور استفاده می‌کند. مدل داده LP64 است، که در آن \fBint\fR
برابر ۳۲ بیت بوده، در حالی که \fBlong int\fR و اشاره‌گرها ۶۴ بیتی هستند.
.RE
.RS 4
.RE
.IP \fB\-mfpu=\fR\fIfpu\-type\fR 4
.IX Item "-mfpu=fpu-type"
تولید کد برای نوع FPU مشخص‌شده، که می‌تواند یکی از موارد زیر باشد:
.RS 4
.IP \fB64\fR 4
.IX Item "64"
مجاز دانستن استفاده از دستورالعمل‌های سخت‌افزاری ممیز شناور برای عملیات
۳۲ بیتی و ۶۴ بیتی.
.IP \fB32\fR 4
.IX Item "32"
مجاز دانستن استفاده از دستورالعمل‌های سخت‌افزاری ممیز شناور برای عملیات
۳۲ بیتی.
.IP \fBnone\fR 4
.IX Item "none"
.PD 0
.IP \fB0\fR 4
.IX Item "0".PD
از استفاده از دستورالعمل‌های سخت‌افزاری ممیز شناور جلوگیری می‌کند.
.RE
.RS 4
.RE
.IP \fB\-msimd=\fR\fIsimd\-type\fR 4
.IX Item "-msimd=simd-type"
تولید دستورالعمل‌های SIMD در LoongArch را برای برداری‌سازی و از طریق توابع توکار (builtin) فعال می‌کند. مقدار می‌تواند یکی از موارد زیر باشد:
.RS 4
.IP \fBlasx\fR 4
.IX Item "lasx"
تولید دستورالعمل‌ها از افزونه ۲۵۶ بیتی LoongArch Advanced SIMD Extension (LASX) و افزونه ۱۲۸ بیتی LoongArch SIMD Extension (LSX) را فعال می‌کند.
.IP \fBlsx\fR 4
.IX Item "lsx"
تولید دستورالعمل‌ها از افزونه ۱۲۸ بیتی LoongArch SIMD Extension (LSX) را فعال می‌کند.
.IP \fBnone\fR 4
.IX Item "none"
هیچ دستورالعمل SIMD مربوط به LoongArch نباید تولید شود.
.RE
.RS 4
.RE
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
گزینه \fB\-mfpu=none\fR را اجبار کرده و از استفاده از ثبات‌های ممیز شناور برای ارسال پارامترها جلوگیری می‌کند. این گزینه ممکن است ABI هدف را تغییر دهد.
.IP \fB\-msingle\-float\fR 4
.IX Item "-msingle-float"
گزینه \fB\-mfpu=32\fR را اجبار کرده و اجازه استفاده از ثبات‌های ممیز شناور ۳۲ بیتی را برای ارسال پارامترها می‌دهد. این گزینه ممکن است ABI هدف را تغییر دهد.
.IP \fB\-mdouble\-float\fR 4
.IX Item "-mdouble-float"
گزینه \fB\-mfpu=64\fR را اجبار کرده و اجازه استفاده از ثبات‌های ممیز شناور ۳۲/۶۴ بیتی را برای ارسال پارامترها می‌دهد. این گزینه ممکن است ABI هدف را تغییر دهد.
.IP \fB\-mlasx\fR 4
.IX Item "-mlasx"
.PD 0
.IP \fB\-mno\-lasx\fR 4
.IX Item "-mno-lasx"
.IP \fB\-mlsx\fR 4
.IX Item "-mlsx"
.IP \fB\-mno\-lsx\fR 4
.IX Item "-mno-lsx"
.PD
محدوده افزونه‌های SIMD (شامل none / LSX / LASX) را که می‌توانند توسط کامپایلر برای تولید کد استفاده شوند، به‌طور تدریجی تنظیم می‌کند. فعال کردن LASX با
\&\fB\-mlasx\fR به‌طور خودکار LSX را فعال می‌کند،
و غیرفعال کردن LSX با \fB\-mno\-lsx\fR
به‌طور خودکار LASX را غیرفعال می‌سازد. این گزینه‌های مختص راه‌انداز (driver-only) بر وضعیت پیکربندی نهایی
\&\fB\-msimd\fR اعمال می‌شوند و به ترتیبی که در خط فرمان درایور GCC ظاهر می‌شوند تغییرات تدریجی ایجاد می‌کنند تا در نهایت گزینه نهایی و استانداردسازی‌شده
\&\fB\-msimd\fR را که به خود کامپایلر ارسال می‌شود، حاصل کنند.
.IP \fB\-mbranch\-cost=\fR\fIn\fR 4
.IX Item "-mbranch-cost=n"
هزینه انشعاب‌ها را تقریباً برابر با \fIn\fR دستورالعمل تنظیم می‌کند.
.IP \fB\-maddr\-reg\-reg\-cost=\fR\fIn\fR 4
.IX Item "-maddr-reg-reg-cost=n"
هزینه ADDRESS_REG_REG را روی مقدار محاسبه‌شده با \fIn\fR تنظیم می‌کند.
.IP \fB\-mcheck\-zero\-division\fR 4
.IX Item "-mcheck-zero-division"
.PD 0
.IP \fB\-mno\-check\-zero\-divison\fR 4
.IX Item "-mno-check-zero-divison"
.PD
هنگام تقسیم عدد صحیح بر صفر، تله ایجاد می‌کند (ایجاد نمی‌کند). حالت پیش‌فرض
\&\fB\-mcheck\-zero\-division\fR برای \fB\-O0\fR یا \fB\-Og\fR، و
\&\fB\-mno\-check\-zero\-division\fR برای سایر سطوح بهینه‌سازی است.
.IP \fB\-mbreak\-code=\fR\fIcode\fR 4
.IX Item "-mbreak-code=code"
یک دستورالعمل \f(CW\*(C`break\*(C'\fR \fIcode\fR برای تله‌های غیرقابل‌بازیابی از سوی \f(CW\*(C`_\|_builtin_trap\*(C'\fR یا موارد درج‌شده توسط کامپایلر (برای نمونه یک مسیر نادرست که با
\&\fB\-fisolate\-erroneous\-paths\-dereference\fR ایزوله شده است) تولید می‌کند، یا یک دستورالعمل
\&\f(CW\*(C`amswap.w $r0, $r1, $r0\*(C'\fR ایجاد می‌کند که در صورت منفی بودن مقدار \fIcode\fR یا بزرگ‌تر بودن آن از ۳۲۷۶۷، سخت‌افزار را وادار به فعال کردن استثنای Instruction Not\-defined Exception می‌نماید. مقدار پیش‌فرض \-1 است، به این معنی که از دستورالعمل
\&\f(CW\*(C`amswap.w\*(C'\fR استفاده می‌شود.
.IP \fB\-mcond\-move\-int\fR 4
.IX Item "-mcond-move-int"
.PD 0
.IP \fB\-mno\-cond\-move\-int\fR 4
.IX Item "-mno-cond-move-int"
.PD
انتقال‌های شرطی برای داده‌های صحیح در ثبات‌های همه‌منظوره فعال (غیرفعال) می‌شوند. حالت پیش‌فرض \fB\-mcond\-move\-int\fR است.
.IP \fB\-mcond\-move\-float\fR 4
.IX Item "-mcond-move-float"
.PD 0
.IP \fB\-mno\-cond\-move\-float\fR 4
.IX Item "-mno-cond-move-float"
.PD
انتقال‌های شرطی برای ثبات‌های ممیز شناور فعال (غیرفعال) می‌شوند. حالت پیش‌فرض \fB\-mcond\-move\-float\fR است.
.IP \fB\-mmemcpy\fR 4
.IX Item "-mmemcpy"
.PD 0
.IP \fB\-mno\-memcpy\fR 4
.IX Item "-mno-memcpy"
.PD
استفاده از \f(CW\*(C`memcpy\*(C'\fR را برای جابه‌جایی‌های بلوکی غیربدیهی اجبار می‌کند (اجبار نمی‌کند). حالت پیش‌فرض \fB\-mno\-memcpy\fR است، که به GCC اجازه می‌دهد اکثر کپی‌های با اندازه ثابت را به‌صورت درون‌خطی (inline) قرار دهد. تنظیم سطح بهینه‌سازی روی \fB\-Os\fR نیز استفاده از \f(CW\*(C`memcpy\*(C'\fR را اجبار می‌کند، اما در صورت تعیین صریح، \fB\-mno\-memcpy\fR بدون در نظر گرفتن ترتیب این گزینه‌ها در خط فرمان، این رفتار را نادیده می‌گیرد.
.IP \fB\-mstrict\-align\fR 4
.IX Item "-mstrict-align"
.PD 0
.IP \fB\-mno\-strict\-align\fR 4
.IX Item "-mno-strict-align"
.PD
از تولید دسترسی‌هایی به حافظه که ممکن است بر اساس توضیحات ارائه‌شده در مشخصات معماری، روی مرز طبیعی شیء تراز نشده باشند، جلوگیری کرده یا اجازه آن را می‌دهد. حالت پیش‌فرض
\&\fB\-mno\-strict\-align\fR است.
.IP "\fB\-G\fR \fInum\fR" 4
.IX Item "-G num"
داده‌های سراسری و ایستا با اندازه کوچک‌تر از \fInum\fR بایت را در یک بخش داده کوچک (small data section) قرار می‌دهد. مقدار پیش‌فرض 0 است.
.IP \fB\-mmax\-inline\-memcpy\-size=\fR\fIn\fR 4
.IX Item "-mmax-inline-memcpy-size=n"
تمام جابه‌جایی‌های بلوکی (مانند فراخوانی‌های \f(CW\*(C`memcpy\*(C'\fR یا کپی‌های ساختار) با اندازه کمتر یا مساوی با \fIn\fR بایت را درون‌خطی می‌کند. مقدار پیش‌فرض \fIn\fR برابر ۱۰۲۴ است.
.IP \fB\-mcmodel=\fR\fIcode\-model\fR 4
.IX Item "-mcmodel=code-model"
مدل کد را روی یکی از موارد زیر تنظیم می‌کند:
.RS 4
.IP "\fBtiny\-static (هنوز پیاده‌سازی نشده)\fR" 4
.IX Item "tiny-static (Not implemented yet)"
.PD 0
.IP "\fBtiny (هنوز پیاده‌سازی نشده)\fR" 4
.IX Item "tiny (Not implemented yet)"
.IP \fBnormal\fR 4
.IX Item "normal"
.PD
بخش کد (text segment) باید در فضای آدرس‌دهی ۱۲۸ مگابایتی قرار داشته باشد. بخش داده (data segment) باید در فضای آدرس‌دهی ۲ گیگابایتی باشد.
.IP \fBmedium\fR 4
.IX Item "medium"
بخش کد و بخش داده هر دو باید درون فضای آدرس‌دهی ۲ گیگابایتی قرار داشته باشند. این مدل کد پیش‌فرض است، مگر آنکه GCC با
\&\fB\-\-with\-cmodel=\fR برای تعیین مدل کد پیش‌فرض دیگری پیکربندی شده باشد.
.IP "\fBlarge (هنوز پیاده‌سازی نشده)\fR" 4
.IX Item "large (Not implemented yet)"
.PD 0
.IP \fBextreme\fR 4
.IX Item "extreme"
.PD
این حالت اندازه بخش کد و بخش داده را محدود نمی‌کند. گزینه \fB\-mcmodel=extreme\fR با \fB\-fplt\fR
و/یا \fB\-mexplicit\-relocs=none\fR ناسازگار است.
.RE
.RS 4
.RE
.IP \fB\-mexplicit\-relocs=\fR\fIstyle\fR 4
.IX Item "-mexplicit-relocs=style"
.PD 0
.IP \fB\-mexplicit\-relocs\fR 4
.IX Item "-mexplicit-relocs"
.IP \fB\-mno\-explicit\-relocs\fR 4
.IX Item "-mno-explicit-relocs"
.PD
تعیین می‌کند چه زمانی از عملگرهای بازآرایی اسمبلر در مواجهه با آدرس‌های نمادین استفاده شود. راهکار جایگزین استفاده از ماکروهای اسمبلر است که ممکن است زمان‌بندی دستورالعمل‌ها را محدود کند اما امکان linker relaxation را فراهم می‌سازد.
با \fB\-mexplicit\-relocs=none\fR، همواره از ماکروهای اسمبلر استفاده می‌شود؛
با \fB\-mexplicit\-relocs=always\fR، همواره از عملگرهای بازآرایی اسمبلر استفاده می‌شود؛ و با \fB\-mexplicit\-relocs=auto\fR کامپایلر در جاهایی که linker relaxation ناممکن است برای بهبود کیفیت کد از عملگرهای بازآرایی و در سایر نقاط از ماکروها استفاده می‌کند.
.Sp
مقدار پیش‌فرض این گزینه بر اساس قابلیت‌های اسمبلر شناسایی‌شده در زمان ساخت GCC و همچنین تنظیمات \fB\-mrelax\fR تعیین می‌شود:
\&\fB\-mexplicit\-relocs=none\fR در صورتی که اسمبلر به هیچ عنوان از عملگرهای بازآرایی پشتیبانی نکند،
\&\fB\-mexplicit\-relocs=always\fR در صورتی که اسمبلر از عملگرهای بازآرایی پشتیبانی کند اما \fB\-mrelax\fR فعال نباشد،
\&\fB\-mexplicit\-relocs=auto\fR در صورتی که اسمبلر از عملگرهای بازآرایی پشتیبانی کند و \fB\-mrelax\fR فعال باشد.
.Sp
به منظور سازگاری با نسخه‌های گذشته، گزینه \fB\-mexplicit\-relocs\fR معادل
\&\fB\-mexplicit\-relocs=always\fR، و گزینه \fB\-mno\-explicit\-relocs\fR معادل
\&\fB\-mexplicit\-relocs=none\fR است..IP \fB\-mdirect\-extern\-access\fR 4
.IX Item "-mdirect-extern-access"
.PD 0
.IP \fB\-mno\-direct\-extern\-access\fR 4
.IX Item "-mno-direct-extern-access"
.PD
استفاده از GOT برای دسترسی به نمادهای خارجی را کنترل می‌کند. مقدار پیش‌فرض
\&\fB\-mno\-direct\-extern\-access\fR است: GOT برای نمادهای خارجی با نمایانی (visibility) پیش‌فرض استفاده می‌شود، اما برای سایر نمادهای خارجی استفاده نمی‌شود.
.Sp
با \fB\-mdirect\-extern\-access\fR، از GOT استفاده نمی‌شود و تمام نمادهای خارجی به‌صورت وابسته به شمارنده برنامه (PC\-relative) آدرس‌دهی می‌شوند. این گزینه \fBتنها\fR برای محیط‌هایی مناسب است که هیچ پیوند پویایی در آن‌ها انجام نمی‌شود؛ مانند سفت‌افزارها، هسته‌های سیستم‌عامل و فایل‌های اجرایی که با \fB\-static\fR یا \fB\-static\-pie\fR پیوند خورده‌اند.
\&\fB\-mdirect\-extern\-access\fR با \fB\-fPIC\fR یا \&\fB\-fpic\fR سازگار نیست.
.IP \fB\-mrelax\fR 4
.IX Item "-mrelax"
.PD 0
.IP \fB\-mno\-relax\fR 4
.IX Item "-mno-relax"
.PD
بهره‌گیری (عدم بهره‌گیری) از ساده‌سازی‌های پیونددهنده (linker relaxations). اگر
\&\fB\-mpass\-mrelax\-to\-as\fR فعال باشد، این گزینه به اسمبلر نیز ارسال می‌شود. مقدار پیش‌فرض هنگام ساخت GCC بر اساس تشخیص پشتیبانی اسمبلر مربوطه تعیین می‌شود:
اگر اسمبلر هم از گزینه \fB\-mrelax\fR و هم از ساده‌سازی پرش شرطی پشتیبانی کند، \fB\-mrelax\fR انتخاب می‌شود (این پشتیبانی الزامی است، در غیر این صورت ممکن است دستورات \&\f(CW\*(C`.align\*(C'\fR و دستورالعمل‌های پرش شرطی در کد اسمبلی خروجی GCC به‌دلیل سرریز بازنشانی (relocation overflow) توسط اسمبلر رد شوند)، در غیر این صورت \fB\-mno\-relax\fR اعمال می‌گردد.
.IP \fB\-mpass\-mrelax\-to\-as\fR 4
.IX Item "-mpass-mrelax-to-as"
.PD 0
.IP \fB\-mno\-pass\-mrelax\-to\-as\fR 4
.IX Item "-mno-pass-mrelax-to-as"
.PD
ارسال (عدم ارسال) گزینه \fB\-mrelax\fR یا \fB\-mno\-relax\fR به اسمبلر. مقدار پیش‌فرض در زمان ساخت GCC با تشخیص پشتیبانی اسمبلر متناظر تعیین می‌شود:
اگر اسمبلر از گزینه \&\fB\-mrelax\fR پشتیبانی کند، \fB\-mpass\-mrelax\-to\-as\fR و در غیر این صورت \fB\-mno\-pass\-mrelax\-to\-as\fR اعمال خواهد شد.
این گزینه بیشتر برای اشکال‌زدایی یا سازگاری متقابل با اسمبلرهایی غیر از اسمبلر زمان ساخت کاربرد دارد.
.IP \fB\-mrecip\fR 4
.IX Item "-mrecip"
این گزینه استفاده از دستورالعمل‌های تخمین معکوس و تخمین معکوس جذر را به همراه گام‌های اضافی نیوتن\-رافسون (Newton\-Raphson) جهت افزایش دقت، به‌جای انجام تقسیم یا جذر و تقسیم برای آرگومان‌های ممیز شناور فعال می‌کند.
این دستورالعمل‌ها تنها زمانی تولید می‌شوند که \fB\-funsafe\-math\-optimizations\fR همراه با \fB\-ffinite\-math\-only\fR و \&\fB\-fno\-trapping\-math\fR فعال باشد.
این گزینه به‌طور پیش‌فرض غیرفعال است. پیش از استفاده از این گزینه، باید مطمئن شوید که پردازنده هدف از دستورالعمل‌های \f(CW\*(C`frecipe\*(C'\fR و \f(CW\*(C`frsqrte\*(C'\fR پشتیبانی می‌کند.
توجه داشته باشید که هرچند توان عملیاتی (throughput) این توالی بالاتر از توان عملیاتی دستورالعمل‌های غیرمعکوس است، اما دقت آن می‌تواند تا ۲ ulp کاهش یابد (به‌عنوان مثال، معکوس 1.0 برابر با 0.99999994 می‌شود).
.IP \fB\-mrecip=\fR\fIopt\fR 4
.IX Item "-mrecip=opt"
این گزینه مشخص می‌کند کدام‌یک از دستورالعمل‌های تخمین معکوس اجازه استفاده دارند. آرگومان \fIopt\fR فهرستی از گزینه‌ها است که با کاما از هم جدا شده‌اند، و می‌توان پیش از هر گزینه یک \fB!\fR قرار داد تا عملکرد آن معکوس شود:
.RS 4
.IP \fBall\fR 4
.IX Item "all"
تمام دستورالعمل‌های تخمین را فعال می‌کند.
.IP \fBdefault\fR 4
.IX Item "default"
دستورالعمل‌های پیش‌فرض را فعال می‌کند که معادل \fB\-mrecip\fR است.
.IP \fBnone\fR 4
.IX Item "none"
تمام دستورالعمل‌های تخمین را غیرفعال می‌کند که معادل \fB\-mno\-recip\fR است.
.IP \fBdiv\fR 4
.IX Item "div"
تقریب را برای تقسیم اسکالر فعال می‌کند.
.IP \fBvec\-div\fR 4
.IX Item "vec-div"
تقریب را برای تقسیم برداری فعال می‌کند.
.IP \fBsqrt\fR 4
.IX Item "sqrt"
تقریب را برای ریشه دوم (جذر) اسکالر فعال می‌کند.
.IP \fBvec\-sqrt\fR 4
.IX Item "vec-sqrt"
تقریب را برای ریشه دوم (جذر) برداری فعال می‌کند.
.IP \fBrsqrt\fR 4
.IX Item "rsqrt"
تقریب را برای معکوس جذر اسکالر فعال می‌کند.
.IP \fBvec\-rsqrt\fR 4
.IX Item "vec-rsqrt"
تقریب را برای معکوس جذر برداری فعال می‌کند.
.RE
.RS 4
.Sp
بنابراین، برای مثال، \fB\-mrecip=all,!sqrt\fR تمامی تقریب‌های معکوس را به جز جذر اسکالر فعال می‌سازد.
.RE
.IP \fB\-mfrecipe\fR 4
.IX Item "-mfrecipe"
.PD 0
.IP \fB\-mno\-frecipe\fR 4
.IX Item "-mno-frecipe"
.PD
استفاده (عدم استفاده) از دستورالعمل‌های \f(CW\*(C`frecipe.{s/d}\*(C'\fR و \f(CW\*(C`frsqrte.{s/d}\*(C'\fR. هنگام کامپایل با \fB\-march=la664\fR، این گزینه به‌طور پیش‌فرض فعال است؛ در غیر این صورت مقدار پیش‌فرض \fB\-mno\-frecipe\fR خواهد بود.
.IP \fB\-mdiv32\fR 4
.IX Item "-mdiv32"
.PD 0
.IP \fB\-mno\-div32\fR 4
.IX Item "-mno-div32"
.PD
استفاده (عدم استفاده) از دستورالعمل‌های \f(CW\*(C`div.w[u]\*(C'\fR و \f(CW\*(C`mod.w[u]\*(C'\fR با ورودی‌هایی که علامت آن‌ها گسترش نیافته است (not sign\-extended). هنگام کامپایل با \fB\-march=la664\fR، این گزینه به‌طور پیش‌فرض فعال است؛ در غیر این صورت مقدار پیش‌فرض \fB\-mno\-div32\fR خواهد بود.
.IP \fB\-mlam\-bh\fR 4
.IX Item "-mlam-bh"
.PD 0
.IP \fB\-mno\-lam\-bh\fR 4
.IX Item "-mno-lam-bh"
.PD
استفاده (عدم استفاده) از دستورالعمل‌های \f(CW\*(C`am{swap/add}[_db].{b/h}\*(C'\fR.
هنگام کامپایل با \fB\-march=la664\fR، این گزینه به‌طور پیش‌فرض فعال است؛ در غیر این صورت
مقدار پیش‌فرض \fB\-mno\-lam\-bh\fR خواهد بود.
.IP \fB\-mlamcas\fR 4
.IX Item "-mlamcas"
.PD 0
.IP \fB\-mno\-lamcas\fR 4
.IX Item "-mno-lamcas"
.PD
استفاده (عدم استفاده) از دستورالعمل‌های \f(CW\*(C`amcas[_db].{b/h/w/d}\*(C'\fR.
هنگام کامپایل با
\&\fB\-march=la664\fR، این گزینه به‌طور پیش‌فرض فعال است؛ در غیر این صورت مقدار پیش‌فرض
\&\fB\-mno\-lamcas\fR خواهد بود.
.IP \fB\-mld\-seq\-sa\fR 4
.IX Item "-mld-seq-sa"
.PD 0
.IP \fB\-mno\-ld\-seq\-sa\fR 4
.IX Item "-mno-ld-seq-sa"
.PD
تعیین می‌کند که آیا به یک سد بارگذاری\-بارگذاری هم‌نشانی (\f(CW\*(C`dbar 0x700\*(C'\fR) نیاز است یا خیر. هنگام
کامپایل با \fB\-march=la664\fR، این گزینه به‌طور پیش‌فرض فعال است.
در غیر این صورت مقدار پیش‌فرض
\&\fB\-mno\-ld\-seq\-sa\fR خواهد بود که یعنی به سد بارگذاری\-بارگذاری نیاز است.
.IP \fB\-mscq\fR 4
.IX Item "-mscq"
.PD 0
.IP \fB\-mno\-scq\fR 4
.IX Item "-mno-scq"
.PD
استفاده (عدم استفاده) از دستورالعمل ذخیره‌سازی شرطی ۱۶ بایتی \f(CW\*(C`sc.q\*(C'\fR.
اگر نوع ماشین تعیین‌شده با
\&\fB\-march=\fR از این دستورالعمل پشتیبانی کند مقدار پیش‌فرض \fB\-mscq\fR و در غیر این صورت \fB\-mno\-scq\fR است.
.IP \fB\-mtls\-dialect=\fR\fIopt\fR 4
.IX Item "-mtls-dialect=opt"
این گزینه مشخص می‌کند کدام شیوه TLS برای مدل‌های پویای عمومی (general dynamic) و پویای محلی (local dynamic) مورد استفاده قرار گیرد. آرگومان \fIopt\fR می‌تواند یکی از مقادیر زیر باشد:
.RS 4
.IP \fBtrad\fR 4
.IX Item "trad"
استفاده از TLS سنتی. این مقدار پیش‌فرض است.
.IP \fBdesc\fR 4
.IX Item "desc"
استفاده از توصیف‌گرهای TLS.
.RE
.RS 4
.RE
.IP \fB\-mannotate\-tablejump\fR 4
.IX Item "-mannotate-tablejump"
.PD 0
.IP \fB\-mno\-annotate\-tablejump\fR 4
.IX Item "-mno-annotate-tablejump"
.PD
هنگامی که از جدول پرش برای بهینه‌سازی عبارت \f(CW\*(C`switch\*(C'\fR استفاده می‌شود، یک بخش یادداشت‌گذاری \f(CW\*(C`.discard.tablejump_annotate\*(C'\fR ایجاد می‌کند تا دستورالعمل \f(CW\*(C`jirl\*(C'\fR و جدول پرش را به یکدیگر مرتبط سازد. برخی ابزارهای خارجی، برای نمونه \fIobjtool\fR در سامانه ساخت هسته لینوکس، جهت تحلیل جریان کنترل به این حاشیه‌نویسی نیاز دارند. مقدار پیش‌فرض
\&\fB\-mno\-annotate\-tablejump\fR است..PP
\fIگزینه‌های LynxOS\fR
.IX Subsection "LynxOS Options"
.PP
این گزینه‌ها برای اهداف LynxOS در دسترس هستند.
.IP \fB\-mshared\fR 4
.IX Item "-mshared"
استفاده از کتابخانه‌های اشتراکی. مقدار پیش‌فرض پیوند دادن با کتابخانه‌های ایستا است.
.IP \fB\-mthreads\fR 4
.IX Item "-mthreads"
پشتیبانی از چندنخی.
.IP \fB\-mlegacy\-threads\fR 4
.IX Item "-mlegacy-threads"
پشتیبانی از چندنخی قدیمی (legacy).
این گزینه با \fB\-mthreads\fR ناسازگار است.
.PP
\fIگزینه‌های M32C\fR
.IX Subsection "M32C Options"
.IP \fB\-mcpu=\fR\fIname\fR 4
.IX Item "-mcpu=name"
پردازنده‌ای را که کد برای آن تولید می‌شود انتخاب می‌کند. \fIname\fR می‌تواند یکی از موارد
\&\fBr8c\fR برای سری R8C/Tiny، \fBm16c\fR برای سری M16C (تا
60/)، \fBm32cm\fR برای سری M16C/80، یا \fBm32c\fR برای
سری M32C/80 باشد.
.IP \fB\-msim\fR 4
.IX Item "-msim"
مشخص می‌کند که برنامه بر روی شبیه‌ساز اجرا خواهد شد. این امر موجب
پیوند خوردن یک کتابخانهٔ زمان اجرای جایگزین می‌شود که برای مثال،
از ورودی/خروجی فایل پشتیبانی می‌کند. هنگام تولید برنامه‌هایی که بر روی
سخت‌افزار واقعی اجرا خواهند شد نباید از این گزینه استفاده کنید؛ باید برای
هر تابع ورودی/خروجی مورد نیاز، کتابخانهٔ زمان اجرای خود را ارائه دهید.
.IP \fB\-memregs=\fR\fInumber\fR 4
.IX Item "-memregs=number"
تعداد شبه‌ثبات‌های مبتنی بر حافظه را که GCC هنگام تولید کد استفاده می‌کند
مشخص می‌نماید. این شبه‌ثبات‌ها مانند ثبات‌های واقعی استفاده می‌شوند،
بنابراین نوعی مصالحه بین توانایی GCC در گنجاندن کد در ثبات‌های موجود
و افت کاراییِ ناشی از استفاده از حافظه به جای ثبات‌ها وجود دارد. توجه داشته باشید
که تمام پیمانه‌ها در یک برنامه باید با مقدار یکسانی برای این گزینه
کامپایل شوند. به همین دلیل، نباید از این گزینه با کتابخانه‌های زمان اجرای پیش‌فرض GCC استفاده کنید.
.PP
\fIگزینه‌های M32R/D\fR
.IX Subsection "M32R/D Options"
.PP
این گزینه‌های \fB\-m\fR برای معماری‌های Renesas M32R/D تعریف شده‌اند:
.IP \fB\-m32r2\fR 4
.IX Item "-m32r2"
تولید کد برای M32R/2.
.IP \fB\-m32rx\fR 4
.IX Item "-m32rx"
تولید کد برای M32R/X.
.IP \fB\-m32r\fR 4
.IX Item "-m32r"
تولید کد برای M32R. این مقدار پیش‌فرض است.
.IP \fB\-mmodel=small\fR 4
.IX Item "-mmodel=small"
فرض می‌کند تمام شیءها در ۱۶ مگابایت پایینی حافظه قرار دارند (به طوری که آدرس‌های آن‌ها
بتواند با دستورالعمل \f(CW\*(C`ld24\*(C'\fR بارگذاری شود)، و فرض می‌کند تمام زیرروال‌ها
با دستورالعمل \f(CW\*(C`bl\*(C'\fR قابل دسترسی هستند.
این مقدار پیش‌فرض است.
.Sp
آدرس‌پذیری یک شیء خاص را می‌توان با ویژگی
\&\f(CW\*(C`model\*(C'\fR تعیین کرد.
.IP \fB\-mmodel=medium\fR 4
.IX Item "-mmodel=medium"
فرض می‌کند شیءها ممکن است در هر کجای فضای آدرس‌دهی ۳۲ بیتی باشند (کامپایلر
دستورالعمل‌های \f(CW\*(C`seth/add3\*(C'\fR را برای بارگذاری آدرس‌های آن‌ها تولید می‌کند)، و
فرض می‌کند تمام زیرروال‌ها با دستورالعمل \f(CW\*(C`bl\*(C'\fR قابل دسترسی هستند.
.IP \fB\-mmodel=large\fR 4
.IX Item "-mmodel=large"
فرض می‌کند شیءها ممکن است در هر کجای فضای آدرس‌دهی ۳۲ بیتی باشند (کامپایلر
دستورالعمل‌های \f(CW\*(C`seth/add3\*(C'\fR را برای بارگذاری آدرس‌های آن‌ها تولید می‌کند)، و
فرض می‌کند زیرروال‌ها ممکن است با دستورالعمل \f(CW\*(C`bl\*(C'\fR قابل دسترسی نباشند
(کامپایلر توالی دستورالعملِ بسیار کُندترِ \f(CW\*(C`seth/add3/jl\*(C'\fR
را تولید می‌کند).
.IP \fB\-msdata=none\fR 4
.IX Item "-msdata=none"
غیرفعال کردن استفاده از ناحیهٔ داده‌های کوچک. متغیرها در
یکی از بخش‌های \f(CW\*(C`.data\*(C'\fR، \f(CW\*(C`.bss\*(C'\fR، یا \f(CW\*(C`.rodata\*(C'\fR قرار می‌گیرند (مگر اینکه
ویژگی \&\f(CW\*(C`section\*(C'\fR مشخص شده باشد).
این مقدار پیش‌فرض است.
.Sp
ناحیهٔ داده‌های کوچک شامل بخش‌های \f(CW\*(C`.sdata\*(C'\fR و \f(CW\*(C`.sbss\*(C'\fR است.
شیءها را می‌توان با ویژگی \&\f(CW\*(C`section\*(C'\fR و با استفاده از یکی از این بخش‌ها، به‌طور صریح در ناحیهٔ داده‌های کوچک قرار داد.
.IP \fB\-msdata=sdata\fR 4
.IX Item "-msdata=sdata"
قرار دادن داده‌های سراسری و ایستای کوچک در ناحیهٔ داده‌های کوچک، اما بدون
تولید کد ویژه برای ارجاع به آن‌ها.
.IP \fB\-msdata=use\fR 4
.IX Item "-msdata=use"
قرار دادن داده‌های سراسری و ایستای کوچک در ناحیهٔ داده‌های کوچک، و تولید
دستورالعمل‌های ویژه برای ارجاع به آن‌ها.
.IP "\fB\-G\fR \fInum\fR" 4
.IX Item "-G num"
قرار دادن شیءهای سراسری و ایستای کوچکتر یا مساوی با \fInum\fR بایت
در بخش‌های داده‌های کوچک یا BSS کوچک، به جای بخش‌های عادی داده یا BSS.
مقدار پیش‌فرض \fInum\fR برابر 8 است.
برای اینکه این گزینه اثری داشته باشد، گزینهٔ \fB\-msdata\fR باید روی یکی از مقدارهای \fBsdata\fR یا \fBuse\fR
تنظیم شده باشد.
.Sp
تمام پیمانه‌ها باید با مقدار یکسان \fB\-G\fR \fInum\fR کامپایل شوند.
کامپایل با مقادیر متفاوت \fInum\fR ممکن است کار بکند یا نکند؛ اگر کار
نکند، پیونددهنده یک پیام خطا صادر می‌کند\-\-\-کد نادرست تولید
نمی‌شود.
.IP \fB\-mdebug\fR 4
.IX Item "-mdebug"
باعث می‌شود کد مخصوص M32R در کامپایلر آمارهایی را نمایش دهد
که ممکن است در اشکال‌زدایی برنامه‌ها سودمند باشد.
.IP \fB\-malign\-loops\fR 4
.IX Item "-malign-loops"
.PD 0
.IP \fB\-mno\-align\-loops\fR 4
.IX Item "-mno-align-loops"
.PD
تراز کردن تمام حلقه‌ها بر روی یک مرز ۳۲ بایتی. این گزینه به‌طور پیش‌فرض غیرفعال است.
.IP \fB\-missue\-rate=\fR\fInumber\fR 4
.IX Item "-missue-rate=number"
صدور \fInumber\fR دستورالعمل در هر چرخه. \fInumber\fR تنها می‌تواند 1
یا 2 باشد.
.IP \fB\-mbranch\-cost=\fR\fInumber\fR 4
.IX Item "-mbranch-cost=number"
مقدار \&\fInumber\fR تنها می‌تواند 1 یا 2 باشد. اگر 1 باشد، پرش‌ها بر
کد شرطی ترجیح داده می‌شوند؛ اگر 2 باشد، عکس آن اعمال می‌گردد.
.IP \fB\-mflush\-trap=\fR\fInumber\fR 4
.IX Item "-mflush-trap=number"
شمارهٔ trap مورد استفاده برای تخلیهٔ حافظهٔ نهان را تعیین می‌کند. مقدار پیش‌فرض
12 است. شماره‌های معتبر بین 0 و 15 هستند (شامل هر دو).
.IP \fB\-mno\-flush\-trap\fR 4
.IX Item "-mno-flush-trap"
مشخص می‌کند که حافظهٔ نهان با استفاده از trap تخلیه نشود.
.IP \fB\-mflush\-func=\fR\fIname\fR 4
.IX Item "-mflush-func=name"
نام تابع سیستم‌عامل را برای فراخوانی جهت تخلیهٔ حافظهٔ نهان مشخص می‌کند.
مقدار پیش‌فرض \fB_flush_cache\fR است، اما فراخوانی تابع تنها در صورتی
استفاده می‌شود که trap در دسترس نباشد.
.IP \fB\-mno\-flush\-func\fR 4
.IX Item "-mno-flush-func"
نشان می‌دهد که هیچ تابع سیستم‌عاملی برای تخلیهٔ حافظهٔ نهان وجود ندارد.
.PP
\fIگزینه‌های M680x0\fR
.IX Subsection "M680x0 Options"
.PP
این‌ها گزینه‌های \fB\-m\fR تعریف‌شده برای پردازنده‌های M680x0 و ColdFire هستند.
تنظیمات پیش‌فرض به این بستگی دارد که در زمان پیکربندی کامپایلر چه معماری‌ای
انتخاب شده باشد؛ پیش‌فرض‌های رایج‌ترین گزینه‌ها در زیر آمده است.
.IP \fB\-march=\fR\fIarch\fR 4
.IX Item "-march=arch"
تولید کد برای یک معماری مجموعه دستورالعمل خاص M680x0 یا ColdFire.
مقادیر مجاز \fIarch\fR برای معماری‌های M680x0 عبارتند از: \fB68000\fR، \fB68010\fR، \fB68020\fR،
\&\fB68030\fR، \fB68040\fR، \fB68060\fR و \fBcpu32\fR. معماری‌های ColdFire
بر اساس رده‌بندی ISA شرکت Freescale انتخاب می‌شوند
و مقادیر مجاز عبارتند از: \fBisaa\fR، \fBisaaplus\fR،
\&\fBisab\fR و \fBisac\fR.
.Sp
کامپایلر GCC هر زمان که کدی برای یک هدف ColdFire تولید می‌کند، ماکروی \f(CW\*(C`_\|_mcf\fR\f(CIarch\fR\f(CW_\|_\*(C'\fR را تعریف می‌نماید.
\fIarch\fR در این ماکرو یکی از آرگومان‌های \&\fB\-march\fR است که در بالا ذکر شد.
.Sp
هنگامی که \fB\-march\fR و \fB\-mtune\fR با هم استفاده شوند، کدی را انتخاب می‌کنند
که بر روی خانواده‌ای از پردازنده‌های مشابه اجرا می‌شود اما برای یک ریزمعماری
خاص بهینه‌سازی شده است.
.IP \fB\-mcpu=\fR\fIcpu\fR 4
.IX Item "-mcpu=cpu"
تولید کد برای یک پردازندهٔ خاص M680x0 یا ColdFire.
پردازنده‌های \fIcpu\fR در M680x0 عبارتند از: \fB68000\fR، \fB68010\fR، \fB68020\fR،
\&\fB68030\fR، \fB68040\fR، \fB68060\fR، \fB68302\fR، \fB68332\fR
و \fBcpu32\fR. پردازنده‌های \fIcpu\fR در ColdFire در جدول
زیر آورده شده‌اند، که پردازنده‌ها را نیز به خانواده‌ها دسته‌بندی می‌کند:
.RS 4
.IP "\fIخانواده\fR : \fIآرگومان‌های\fR \fB\-mcpu\fR" 4
.IX Item "Family : -mcpu arguments"
.PD 0
.IP "\fB51\fR : \fB51\fR \fB51ac\fR \fB51ag\fR \fB51cn\fR \fB51em\fR \fB51je\fR \fB51jf\fR \fB51jg\fR \fB51jm\fR \fB51mm\fR \fB51qe\fR \fB51qm\fR" 4
.IX Item "51 : 51 51ac 51ag 51cn 51em 51je 51jf 51jg 51jm 51mm 51qe 51qm"
.IP "\fB5206\fR : \fB5202\fR \fB5204\fR \fB5206\fR" 4
.IX Item "5206 : 5202 5204 5206"
.IP "\fB5206e\fR : \fB5206e\fR" 4
.IX Item "5206e : 5206e".IP "\fB5208\fR : \fB5207\fR \fB5208\fR" 4
.IX Item "5208 : 5207 5208"
.IP "\fB5211a\fR : \fB5210a\fR \fB5211a\fR" 4
.IX Item "5211a : 5210a 5211a"
.IP "\fB5213\fR : \fB5211\fR \fB5212\fR \fB5213\fR" 4
.IX Item "5213 : 5211 5212 5213"
.IP "\fB5216\fR : \fB5214\fR \fB5216\fR" 4
.IX Item "5216 : 5214 5216"
.IP "\fB52235\fR : \fB52230\fR \fB52231\fR \fB52232\fR \fB52233\fR \fB52234\fR \fB52235\fR" 4
.IX Item "52235 : 52230 52231 52232 52233 52234 52235"
.IP "\fB5225\fR : \fB5224\fR \fB5225\fR" 4
.IX Item "5225 : 5224 5225"
.IP "\fB52259\fR : \fB52252\fR \fB52254\fR \fB52255\fR \fB52256\fR \fB52258\fR \fB52259\fR" 4
.IX Item "52259 : 52252 52254 52255 52256 52258 52259"
.IP "\fB5235\fR : \fB5232\fR \fB5233\fR \fB5234\fR \fB5235\fR \fB523x\fR" 4
.IX Item "5235 : 5232 5233 5234 5235 523x"
.IP "\fB5249\fR : \fB5249\fR" 4
.IX Item "5249 : 5249"
.IP "\fB5250\fR : \fB5250\fR" 4
.IX Item "5250 : 5250"
.IP "\fB5271\fR : \fB5270\fR \fB5271\fR" 4
.IX Item "5271 : 5270 5271"
.IP "\fB5272\fR : \fB5272\fR" 4
.IX Item "5272 : 5272"
.IP "\fB5275\fR : \fB5274\fR \fB5275\fR" 4
.IX Item "5275 : 5274 5275"
.IP "\fB5282\fR : \fB5280\fR \fB5281\fR \fB5282\fR \fB528x\fR" 4
.IX Item "5282 : 5280 5281 5282 528x"
.IP "\fB53017\fR : \fB53011\fR \fB53012\fR \fB53013\fR \fB53014\fR \fB53015\fR \fB53016\fR \fB53017\fR" 4
.IX Item "53017 : 53011 53012 53013 53014 53015 53016 53017"
.IP "\fB5307\fR : \fB5307\fR" 4
.IX Item "5307 : 5307"
.IP "\fB5329\fR : \fB5327\fR \fB5328\fR \fB5329\fR \fB532x\fR" 4
.IX Item "5329 : 5327 5328 5329 532x"
.IP "\fB5373\fR : \fB5372\fR \fB5373\fR \fB537x\fR" 4
.IX Item "5373 : 5372 5373 537x"
.IP "\fB5407\fR : \fB5407\fR" 4
.IX Item "5407 : 5407"
.IP "\fB5475\fR : \fB5470\fR \fB5471\fR \fB5472\fR \fB5473\fR \fB5474\fR \fB5475\fR \fB547x\fR \fB5480\fR \fB5481\fR \fB5482\fR \fB5483\fR \fB5484\fR \fB5485\fR" 4
.IX Item "5475 : 5470 5471 5472 5473 5474 5475 547x 5480 5481 5482 5483 5484 5485"
.PD
.RE
.RS 4
.Sp
در صورتی که \&\fIarch\fR با \fIcpu\fR سازگار باشد، گزینه‌ی \&\fB\-mcpu=\fR\fIcpu\fR بر
\&\fB\-march=\fR\fIarch\fR اولویت دارد. سایر ترکیب‌های
\&\fB\-mcpu\fR و \fB\-march\fR رد می‌شوند.
.Sp
هنگامی که پردازنده هدف ColdFire به‌صورت \&\fIcpu\fR انتخاب شود، GCC ماکروی
\&\f(CW\*(C`_\|_mcf_cpu_\fR\f(CIcpu\fR\f(CW\*(C'\fR را تعریف می‌کند. همچنین ماکروی \f(CW\*(C`_\|_mcf_family_\fR\f(CIfamily\fR\f(CW\*(C'\fR را
تعریف می‌کند، که در آن مقدار \fIfamily\fR توسط جدول بالا مشخص می‌شود.
.RE
.IP \fB\-mtune=\fR\fItune\fR 4
.IX Item "-mtune=tune"
کد را برای یک ریزمعماری خاص در چارچوب محدودیت‌های تعیین‌شده توسط
\&\fB\-march\fR و \fB\-mcpu\fR بهینه‌سازی می‌کند.
ریزمعماری‌های M680x0 عبارتند از: \fB68000\fR، \fB68010\fR،
\&\fB68020\fR، \fB68030\fR، \fB68040\fR، \fB68060\fR
و \fBcpu32\fR. ریزمعماری‌های ColdFire
عبارتند از: \fBcfv1\fR، \fBcfv2\fR، \fBcfv3\fR، \fBcfv4\fR و \fBcfv4e\fR.
.Sp
همچنین می‌توانید از \fB\-mtune=68020\-40\fR برای کدهایی که باید
نسبتاً خوب روی اهداف 68020، 68030 و 68040 اجرا شوند استفاده کنید.
\&\fB\-mtune=68020\-60\fR مشابه است اما شامل اهداف 68060
نیز می‌شود. این دو گزینه به ترتیب همان تصمیمات بهینه‌سازی
\&\fB\-m68020\-40\fR و \fB\-m68020\-60\fR را اتخاذ می‌کنند.
.Sp
هنگام بهینه‌سازی برای معماری 680x0 از نوع \fIarch\fR، کامپایلر GCC ماکروهای \f(CW\*(C`_\|_mc\fR\f(CIarch\fR\f(CW\*(C'\fR و \f(CW\*(C`_\|_mc\fR\f(CIarch\fR\f(CW_\|_\*(C'\fR
را تعریف می‌کند. همچنین \&\f(CW\*(C`mc\fR\f(CIarch\fR\f(CW\*(C'\fR را تعریف می‌کند مگر اینکه
گزینه \fB\-ansi\fR یا یک گزینه غیر GNU برای \fB\-std\fR استفاده شده باشد.
اگر GCC برای محدوده‌ای از معماری‌ها بهینه‌سازی کند (همان‌طور که توسط
\&\fB\-mtune=68020\-40\fR یا \fB\-mtune=68020\-60\fR انتخاب می‌شود)،
ماکروها را برای تمام معماری‌های موجود در آن محدوده تعریف می‌کند.
.Sp
همچنین GCC ماکروی \f(CW\*(C`_\|_m\fR\f(CIuarch\fR\f(CW_\|_\*(C'\fR را هنگام بهینه‌سازی برای
ریزمعماری ColdFire از نوع \fIuarch\fR تعریف می‌کند، که در آن \fIuarch\fR یکی
از آرگومان‌های ارائه‌شده در بالا است.
.IP \fB\-m68000\fR 4
.IX Item "-m68000"
.PD 0
.IP \fB\-mc68000\fR 4
.IX Item "-mc68000"
.PD
تولید خروجی برای 68000. زمانی که کامپایلر برای سیستم‌های مبتنی بر
68000 پیکربندی شده باشد، این حالت پیش‌فرض است.
این گزینه معادل \fB\-march=68000\fR است.
.Sp
از این گزینه برای میکروکنترلرهایی با هسته 68000 یا EC000 استفاده کنید،
شامل 68008، 68302، 68306، 68307، 68322، 68328 و 68356.
.IP \fB\-m68010\fR 4
.IX Item "-m68010"
تولید خروجی برای 68010. زمانی که کامپایلر برای سیستم‌های مبتنی بر
68010 پیکربندی شده باشد، این حالت پیش‌فرض است.
این گزینه معادل \fB\-march=68010\fR است.
.IP \fB\-m68020\fR 4
.IX Item "-m68020"
.PD 0
.IP \fB\-mc68020\fR 4
.IX Item "-mc68020"
.PD
تولید خروجی برای 68020. زمانی که کامپایلر برای سیستم‌های مبتنی بر
68020 پیکربندی شده باشد، این حالت پیش‌فرض است.
این گزینه معادل \fB\-march=68020\fR است.
.IP \fB\-m68030\fR 4
.IX Item "-m68030"
تولید خروجی برای 68030. زمانی که کامپایلر برای سیستم‌های مبتنی بر
68030 پیکربندی شده باشد، این حالت پیش‌فرض است. این گزینه معادل
\&\fB\-march=68030\fR است.
.IP \fB\-m68040\fR 4
.IX Item "-m68040"
تولید خروجی برای 68040. زمانی که کامپایلر برای سیستم‌های مبتنی بر
68040 پیکربندی شده باشد، این حالت پیش‌فرض است. این گزینه معادل
\&\fB\-march=68040\fR است.
.Sp
این گزینه مانع استفاده از دستورالعمل‌های 68881/68882 می‌شود که باید
به‌صورت نرم‌افزاری روی 68040 شبیه‌سازی شوند. اگر 68040 شما کدی برای
شبیه‌سازی آن دستورالعمل‌ها ندارد، از این گزینه استفاده کنید.
.IP \fB\-m68060\fR 4
.IX Item "-m68060"
تولید خروجی برای 68060. زمانی که کامپایلر برای سیستم‌های مبتنی بر
68060 پیکربندی شده باشد، این حالت پیش‌فرض است. این گزینه معادل
\&\fB\-march=68060\fR است.
.Sp
این گزینه مانع استفاده از دستورالعمل‌های 68020 و 68881/68882 می‌شود که
باید به‌صورت نرم‌افزاری روی 68060 شبیه‌سازی شوند. اگر 68060 شما کدی
برای شبیه‌سازی آن دستورالعمل‌ها ندارد، از این گزینه استفاده کنید.
.IP \fB\-m68302\fR 4
.IX Item "-m68302"
تولید کد برای 68302.
.IP \fB\-m68332\fR 4
.IX Item "-m68332"
تولید کد برای 68332.
.IP \fB\-m68851\fR 4
.IX Item "-m68851"
واحد 68851 یک MMU خارجی برای پردازنده 68020 بود.
کامپایلر GCC این گزینه را می‌پذیرد، اما از آن استفاده نمی‌کند.
.IP \fB\-mcpu32\fR 4
.IX Item "-mcpu32"
تولید خروجی برای CPU32. زمانی که کامپایلر برای سیستم‌های مبتنی بر
CPU32 پیکربندی شده باشد، این حالت پیش‌فرض است.
این گزینه معادل \fB\-march=cpu32\fR است.
.Sp
از این گزینه برای میکروکنترلرهایی با هسته
CPU32 یا CPU32+ استفاده کنید، شامل 68330، 68331، 68332، 68333، 68334،
68336، 68340، 68341، 68349 و 68360.
.IP \fB\-mfidoa\fR 4
.IX Item "-mfidoa"
تولید کد برای Fido A.
.IP \fB\-m5200\fR 4
.IX Item "-m5200"
تولید خروجی برای پردازنده ColdFire مدل 520X. زمانی که کامپایلر
برای سیستم‌های مبتنی بر 520X پیکربندی شده باشد، این حالت پیش‌فرض است.
این گزینه معادل \fB\-mcpu=5206\fR است و اکنون به نفع آن
گزینه منسوخ شده است.
.Sp
از این گزینه برای میکروکنترلرهایی با هسته 5200 استفاده کنید، شامل
MCF5202، MCF5203، MCF5204 و MCF5206.
.IP \fB\-m5206e\fR 4
.IX Item "-m5206e"
تولید خروجی برای پردازنده ColdFire مدل 5206e. این گزینه اکنون
به نفع گزینه معادل \fB\-mcpu=5206e\fR منسوخ شده است.
.IP \fB\-m528x\fR 4
.IX Item "-m528x"
تولید خروجی برای عضوی از خانواده ColdFire 528X.
این گزینه اکنون به نفع گزینه معادل
\&\fB\-mcpu=528x\fR منسوخ شده است.
.IP \fB\-m5307\fR 4
.IX Item "-m5307"
تولید خروجی برای پردازنده ColdFire مدل 5307. این گزینه اکنون به نفع
گزینه معادل \fB\-mcpu=5307\fR منسوخ شده است.
.IP \fB\-m5407\fR 4
.IX Item "-m5407"
تولید خروجی برای پردازنده ColdFire مدل 5407. این گزینه اکنون به نفع
گزینه معادل \fB\-mcpu=5407\fR منسوخ شده است.
.IP \fB\-mcfv4e\fR 4
.IX Item "-mcfv4e"
تولید خروجی برای پردازنده‌ای از خانواده ColdFire V4e (برای مثال 547x/548x).
این شامل استفاده از دستورالعمل‌های سخت‌افزاری ممیز شناور (floating\-point) می‌شود.
این گزینه معادل \fB\-mcpu=547x\fR است و اکنون به نفع آن
گزینه منسوخ شده است..IP \fB\-m68020\-40\fR 4
.IX Item "-m68020-40"
تولید خروجی برای 68040، بدون استفاده از هیچ‌یک از دستورالعمل‌های جدید.
این کار منجر به کدی می‌شود که می‌تواند با کارایی نسبتاً مناسب روی 68020/68881 یا 68030 یا 68040 اجرا شود. کد تولیدشده از دستورالعمل‌های 68881 که روی 68040 شبیه‌سازی می‌شوند استفاده می‌کند.
.Sp
این گزینه معادل \fB\-march=68020\fR \fB\-mtune=68020\-40\fR است.
.IP \fB\-m68020\-60\fR 4
.IX Item "-m68020-60"
تولید خروجی برای 68060، بدون استفاده از هیچ‌یک از دستورالعمل‌های جدید.
این کار منجر به کدی می‌شود که می‌تواند با کارایی نسبتاً مناسب روی 68020/68881 یا 68030 یا 68040 اجرا شود. کد تولیدشده از دستورالعمل‌های 68881 که روی 68060 شبیه‌سازی می‌شوند استفاده می‌کند.
.Sp
این گزینه معادل \fB\-march=68020\fR \fB\-mtune=68020\-60\fR است.
.IP \fB\-mhard\-float\fR 4
.IX Item "-mhard-float"
.PD 0
.IP \fB\-m68881\fR 4
.IX Item "-m68881"
.PD
تولید دستورالعمل‌های ممیز شناور. این حالت پیش‌فرض برای 68020 و بالاتر، و برای دستگاه‌های ColdFire دارای FPU است. این گزینه ماکروی \f(CW\*(C`_\|_HAVE_68881_\|_\*(C'\fR را روی مقصدهای M680x0 و ماکروی \f(CW\*(C`_\|_mcffpu_\|_\*(C'\fR را روی مقصدهای ColdFire تعریف می‌کند.
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
عدم تولید دستورالعمل‌های ممیز شناور؛ در عوض از فراخوانی‌های کتابخانه‌ای استفاده می‌شود. این حالت پیش‌فرض برای مقصدهای 68000، 68010 و 68832 است. همچنین پیش‌فرض برای دستگاه‌های ColdFire فاقد FPU است.
.IP \fB\-mdiv\fR 4
.IX Item "-mdiv"
.PD 0
.IP \fB\-mno\-div\fR 4
.IX Item "-mno-div"
.PD
تولید کردن (یا نکردن) دستورالعمل‌های سخت‌افزاری تقسیم و باقیمانده برای ColdFire. اگر \fB\-march\fR بدون \fB\-mcpu\fR استفاده شود، مقدار پیش‌فرض برای معماری‌های ColdFire فعال ("on") و برای معماری‌های M680x0 غیرفعال ("off") است. در غیر این صورت، مقدار پیش‌فرض از پردازندهٔ مقصد گرفته می‌شود (یا پردازندهٔ پیش‌فرض، یا پردازنده‌ای که با \fB\-mcpu\fR مشخص شده است). برای نمونه، پیش‌فرض برای \fB\-mcpu=5206\fR برابر با "off" و برای \&\fB\-mcpu=5206e\fR برابر با "on" است.
.Sp
هنگامی که این گزینه فعال باشد، GCC ماکروی \f(CW\*(C`_\|_mcfhwdiv_\|_\*(C'\fR را تعریف می‌کند.
.IP \fB\-mshort\fR 4
.IX Item "-mshort"
.PD 0
.IP \fB\-mno\-short\fR 4
.IX Item "-mno-short"
.IP \fB\-mnoshort\fR 4
.IX Item "-mnoshort"
.PD
در نظر گرفتن نوع \f(CW\*(C`int\*(C'\fR به‌صورت ۱۶ بیتی، همانند \f(CW\*(C`short int\*(C'\fR.
علاوه بر این، پارامترهای ارسال‌شده روی پشته حتی در مقصدهایی که API آن‌ها ارتقا به ۳۲ بیت را الزامی کرده است، در یک مرز ۱۶ بیتی تراز می‌شوند. این گزینه به‌طور پیش‌فرض غیرفعال است.
.IP \fB\-mbitfield\fR 4
.IX Item "-mbitfield"
.PD 0
.IP \fB\-mno\-bitfield\fR 4
.IX Item "-mno-bitfield"
.IP \fB\-mnobitfield\fR 4
.IX Item "-mnobitfield"
.PD
کنترل استفاده از دستورالعمل‌های میدان‌بیتی (bit-field).
گزینه‌های \fB\-m68000\fR، \fB\-mcpu32\fR و \fB\-m5200\fR مستلزم \fB\-mnobitfield\fR هستند؛
گزینهٔ \fB\-m68020\fR مستلزم \fB\-mbitfield\fR است.
.IP \fB\-mrtd\fR 4
.IX Item "-mrtd"
.PD 0
.IP \fB\-mno\-rtd\fR 4
.IX Item "-mno-rtd"
.IP \fB\-mnortd\fR 4
.IX Item "-mnortd"
.PD
کنترل استفاده از یک قرارداد فراخوانی تابع متفاوت، که در آن توابعی با تعداد مشخصی آرگومان، با دستورالعمل \f(CW\*(C`rtd\*(C'\fR بازمی‌گردند که آرگومان‌های آن‌ها را هنگام بازگشت از پشته خارج (pop) می‌کند. این کار یک دستورالعمل در فراخواننده صرفه‌جویی می‌کند زیرا نیازی به خارج کردن آرگومان‌ها از پشته در آنجا نیست.
.Sp
این قرارداد فراخوانی با قراردادی که به‌طور معمول در Unix استفاده می‌شود ناسازگار است، بنابراین اگر نیاز به فراخوانی کتابخانه‌های کامپایل‌شده با کامپایلر Unix دارید، نمی‌توانید از آن استفاده کنید.
.Sp
همچنین، شما باید پیش‌نمونه‌های تابع (function prototypes) را برای تمام توابعی که تعداد متغیری از آرگومان‌ها را دریافت می‌کنند (از جمله \f(CW\*(C`printf\*(C'\fR) ارائه دهید؛ در غیر این صورت برای فراخوانی آن توابع، کد نادرستی تولید می‌شود.
.Sp
علاوه بر این، اگر تابعی را با آرگومان‌های بیش از حد فراخوانی کنید، کد حاصل به‌شدت نادرست عمل خواهد کرد. (معمولاً آرگومان‌های اضافی بدون آسیب نادیده گرفته می‌شوند.)
.Sp
دستورالعمل \f(CW\*(C`rtd\*(C'\fR توسط پردازنده‌های 68010، 68020، 68030، 68040، 68060 و CPU32 پشتیبانی می‌شود، اما توسط 68000 یا 5200 پشتیبانی نمی‌شود.
.Sp
پیش‌فرض \fB\-mno\-rtd\fR است.
.IP \fB\-malign\-int\fR 4
.IX Item "-malign-int"
.PD 0
.IP \fB\-mno\-align\-int\fR 4
.IX Item "-mno-align-int"
.PD
کنترل می‌کند که آیا GCC متغیرهای \f(CW\*(C`int\*(C'\fR، \f(CW\*(C`long\*(C'\fR، \f(CW\*(C`long long\*(C'\fR، \&\f(CW\*(C`float\*(C'\fR، \f(CW\*(C`double\*(C'\fR، و \f(CW\*(C`long double\*(C'\fR را در یک مرز ۳۲ بیتی تراز کند (\fB\-malign\-int\fR) یا یک مرز ۱۶ بیتی (\fB\-mno\-align\-int\fR).
تراز کردن متغیرها در مرزهای ۳۲ بیتی، کدی تولید می‌کند که روی پردازنده‌های دارای گذرگاه ۳۲ بیتی تا حدی سریع‌تر اجرا می‌شود، اما حافظهٔ بیشتری مصرف می‌کند.
.Sp
\&\fBهشدار:\fR اگر از گزینهٔ \fB\-malign\-int\fR استفاده کنید، GCC ساختارهای حاوی انواع فوق را متفاوت از اکثر مشخصات رابط باینری برنامه‌برداری (ABI) منتشرشده برای m68k تراز می‌کند.
.Sp
به‌جای استفاده از جدول آفست سراسری (GOT)، مستقیماً از حالت آدرس‌دهی وابسته به pc پردازندهٔ 68000 استفاده می‌کند. در حال حاضر، این گزینه مستلزم \fB\-fpic\fR است و حداکثر یک آفست ۱۶ بیتی را برای آدرس‌دهی وابسته به pc مجاز می‌داند. در حال حاضر \fB\-fPIC\fR همراه با \fB\-mpcrel\fR پشتیبانی نمی‌شود، اگرچه این مورد می‌تواند برای پردازنده‌های 68020 و بالاتر پشتیبانی شود.
.IP \fB\-mno\-strict\-align\fR 4
.IX Item "-mno-strict-align"
.PD 0
.IP \fB\-mstrict\-align\fR 4
.IX Item "-mstrict-align"
.PD
فرض نکردن (یا فرض کردن) اینکه ارجاعات حافظهٔ ترازنشده توسط سیستم مدیریت می‌شوند.
.IP \fB\-msep\-data\fR 4
.IX Item "-msep-data"
.PD 0
.IP \fB\-mno\-sep\-data\fR 4
.IX Item "-mno-sep-data"
.PD
همراه با \fB\-msep\-data\fR،
کدی تولید می‌کند که امکان قرارگیری قطعه داده (data segment) را در ناحیه‌ای از حافظه متفاوت از قطعه کد (text segment) فراهم می‌سازد. این کار اجرای در جا (execute-in-place) را در محیط‌های فاقد مدیریت حافظهٔ مجازی امکان‌پذیر می‌سازد. این گزینه مستلزم \&\fB\-fPIC\fR است.
.Sp
این گزینه به‌طور پیش‌فرض غیرفعال است؛ GCC کدی تولید می‌کند که فرض می‌کند قطعه داده بعد از قطعه متن قرار دارد.
.IP \fB\-mid\-shared\-library\fR 4
.IX Item "-mid-shared-library"
.PD 0
.IP \fB\-mno\-id\-shared\-library\fR 4
.IX Item "-mno-id-shared-library"
.PD
در صورت فعال بودن، کدی تولید می‌کند که از طریق روش شناسهٔ کتابخانه (library ID) از کتابخانه‌های اشتراکی پشتیبانی می‌نماید.
این کار اجرای در جا و استفاده از کتابخانه‌های اشتراکی را در محیط‌های فاقد مدیریت حافظهٔ مجازی میسر می‌کند. این گزینه مستلزم \fB\-fPIC\fR است.
.Sp
این گزینه به‌طور پیش‌فرض غیرفعال است.
.IP \fB\-mshared\-library\-id=\fR\fIn\fR 4
.IX Item "-mshared-library-id=n"
شماره شناسایی کتابخانهٔ اشتراکی مبتنی بر شناسه را که در حال کامپایل است مشخص می‌کند. تعیین مقدار 0 کدی فشرده‌تر تولید می‌کند؛ تعیین مقادیر دیگر تخصیص آن شماره به کتابخانهٔ فعلی را اجباری می‌سازد، اما از نظر فضا یا زمان بهینه‌تر از نادیده گرفتن این گزینه نیست.
.IP \fB\-mxgot\fR 4
.IX Item "-mxgot"
.PD 0
.IP \fB\-mno\-xgot\fR 4
.IX Item "-mno-xgot"
.PD
هنگام تولید کد مستقل از موقعیت برای ColdFire، کدی تولید می‌کند که در صورت داشتن بیش از ۸۱۹۲ مدخل در جدول GOT نیز کار کند. این کد بزرگ‌تر و کندتر از کد تولیدشده بدون این گزینه است. در پردازنده‌های M680x0 به این گزینه نیازی نیست؛ \fB\-fPIC\fR کفایت می‌کند.
.Sp
به‌طور معمول، GCC برای بارگذاری مقادیر از جدول GOT از یک تک‌دستورالعمل استفاده می‌کند. اگرچه این کار نسبتاً کارآمد است، اما تنها در صورتی کار می‌کند که جدول GOT کوچک‌تر از حدود 64k باشد. هر اندازه‌ای بزرگ‌تر از آن باعث می‌شود پیونددهنده خطایی مانند زیر گزارش دهد:
.Sp
.Vb 1
\&        relocation truncated to fit: R_68K_GOT16O foobar
.Ve
.Sp
اگر چنین اتفاقی افتاد، باید کد خود را با \fB\-mxgot\fR دوباره کامپایل کنید. سپس باید با جداول GOT بسیار بزرگ کار کند. با این حال، کد تولیدشده با \&\fB\-mxgot\fR کارایی کمتری دارد، زیرا برای واکشی مقدار یک نماد سراسری ۴ دستورالعمل زمان می‌برد.
.Sp
توجه داشته باشید که برخی از پیونددهنده‌ها، از جمله نسخه‌های جدیدتر پیونددهندهٔ GNU، می‌توانند چندین GOT ایجاد کرده و مدخل‌های GOT را مرتب کنند. اگر چنین پیونددهنده‌ای دارید، تنها زمانی باید از \fB\-mxgot\fR استفاده کنید که یک فایل شیء تک را کامپایل می‌کنید که به بیش از ۸۱۹۲ مدخل GOT دسترسی دارد. تعداد بسیار کمی از پرونده‌ها چنین هستند.
.Sp
این گزینه‌ها هیچ تأثیری ندارند مگر اینکه GCC در حال تولید کد مستقل از موقعیت باشد..IP \fB\-mxtls\fR 4
.IX Item "-mxtls"
پشتیبانی از بخش TLS بزرگ‌تر از 64K. ملاحظات استفاده از این گزینه مشابه موارد ذکرشده برای \fB\-mxgot\fR در بالا است؛ آدرس‌دهی پیش‌فرض با آفست ۱۶ بیتی برای TLS کارآمدتر است، اما ممکن است برای برخی برنامه‌ها ناکافی باشد.
.IP \fB\-mlong\-jump\-table\-offsets\fR 4
.IX Item "-mlong-jump-table-offsets"
استفاده از آفست‌های ۳۲ بیتی در جدول‌های \f(CW\*(C`switch\*(C'\fR. حالت پیش‌فرض استفاده از آفست‌های ۱۶ بیتی است.
.PP
\fIگزینه‌های MCore\fR
.IX Subsection "MCore Options"
.PP
این‌ها گزینه‌های \fB\-m\fR تعریف‌شده برای پردازنده‌های Motorola M*Core هستند.
.IP \fB\-mhardlit\fR 4
.IX Item "-mhardlit"
.PD 0
.IP \fB\-mno\-hardlit\fR 4
.IX Item "-mno-hardlit"
.PD
درج درون‌خطی ثوابت در جریان کد، چنانچه بتوان آن را در دو دستورالعمل یا کمتر انجام داد.
.IP \fB\-mdiv\fR 4
.IX Item "-mdiv"
.PD 0
.IP \fB\-mno\-div\fR 4
.IX Item "-mno-div"
.PD
استفاده از دستورالعمل تقسیم. (به‌طور پیش‌فرض فعال است).
.IP \fB\-mrelax\-immediates\fR 4
.IX Item "-mrelax-immediates"
.PD 0
.IP \fB\-mno\-relax\-immediates\fR 4
.IX Item "-mno-relax-immediates"
.PD
مجاز دانستن مقادیر فوری (immediates) با اندازه دلخواه در عملیات بیتی.
.IP \fB\-mwide\-bitfields\fR 4
.IX Item "-mwide-bitfields"
.PD 0
.IP \fB\-mno\-wide\-bitfields\fR 4
.IX Item "-mno-wide-bitfields"
.PD
در نظر گرفتن همیشگی فیلدهای بیتی به اندازه \f(CW\*(C`int\*(C'\fR.
.IP \fB\-m4byte\-functions\fR 4
.IX Item "-m4byte-functions"
.PD 0
.IP \fB\-mno\-4byte\-functions\fR 4
.IX Item "-mno-4byte-functions"
.PD
اجبار به تراز شدن تمام توابع روی مرز ۴ بایتی.
.IP \fB\-mcallgraph\-data\fR 4
.IX Item "-mcallgraph-data"
.PD 0
.IP \fB\-mno\-callgraph\-data\fR 4
.IX Item "-mno-callgraph-data"
.PD
تولید اطلاعات گراف فراخوانی (callgraph).
.IP \fB\-mslow\-bytes\fR 4
.IX Item "-mslow-bytes"
.PD 0
.IP \fB\-mno\-slow\-bytes\fR 4
.IX Item "-mno-slow-bytes"
.PD
ترجیح دادن دسترسی کلمه‌ای (word access) هنگام خواندن مقادیر بایتی.
.IP \fB\-mlittle\-endian\fR 4
.IX Item "-mlittle-endian"
.PD 0
.IP \fB\-mbig\-endian\fR 4
.IX Item "-mbig-endian"
.PD
تولید کد به ترتیب برای مقصد little-endian یا big-endian. حالت پیش‌فرض big-endian است. کد little-endian تنها با \fB\-m340\fR پشتیبانی می‌شود.
.IP \fB\-m210\fR 4
.IX Item "-m210"
تولید کد برای پردازنده 210.
.IP \fB\-m340\fR 4
.IX Item "-m340"
تولید کد برای پردازنده 340.
.IP \fB\-mno\-lsim\fR 4
.IX Item "-mno-lsim"
فرض بر این گذاشته شود که پشتیبانی زمان اجرا فراهم شده است و بنابراین کتابخانه شبیه‌ساز (\fIlibsim.a)\fR از خط فرمان پیونددهنده حذف شود.
.IP \fB\-mstack\-increment=\fR\fIsize\fR 4
.IX Item "-mstack-increment=size"
تنظیم حداکثر مقدار برای یک عملیات افزایش پشته منفرد. مقادیر بزرگ می‌توانند سرعت برنامه‌هایی را که شامل توابعی با نیاز به فضای پشته زیاد هستند افزایش دهند، اما در صورتی که پشته بیش از حد گسترش یابد، می‌توانند باعث بروز خطای دسترسی غیرمجاز به حافظه (segmentation fault) نیز بشوند. مقدار پیش‌فرض 0x1000 است.
.PP
\fIگزینه‌های MicroBlaze\fR
.IX Subsection "MicroBlaze Options"
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
استفاده از شبیه‌سازی نرم‌افزاری برای ممیز شناور (پیش‌فرض).
.IP \fB\-mhard\-float\fR 4
.IX Item "-mhard-float"
استفاده از دستورالعمل‌های سخت‌افزاری ممیز شناور.
.IP \fB\-mmemcpy\fR 4
.IX Item "-mmemcpy"
عدم بهینه‌سازی انتقال بلوک‌ها، استفاده از \f(CW\*(C`memcpy\*(C'\fR.
.IP \fB\-mcpu=\fR\fIcpu\-type\fR 4
.IX Item "-mcpu=cpu-type"
استفاده از ویژگی‌ها و زمان‌بندی کد برای CPU مشخص‌شده.
مقادیر پشتیبانی‌شده در قالب \fBv\fR\fIX\fR\fB.\fR\fIYY\fR\fB.\fR\fIZ\fR هستند،
که در آن \fIX\fR نسخه اصلی، \fIYY\fR نسخه فرعی، و
\&\fIZ\fR کد سازگاری است. مقادیر نمونه عبارتند از \fBv3.00.a\fR،
\&\fBv4.00.b\fR، \fBv5.00.a\fR، \fBv5.00.b\fR، \fBv6.00.a\fR.
.IP \fB\-mxl\-soft\-mul\fR 4
.IX Item "-mxl-soft-mul"
.PD 0
.IP \fB\-mno\-xl\-soft\-mul\fR 4
.IX Item "-mno-xl-soft-mul"
.PD
استفاده از شبیه‌سازی نرم‌افزاری ضرب. این گزینه به‌طور پیش‌فرض فعال است.
.IP \fB\-mxl\-soft\-div\fR 4
.IX Item "-mxl-soft-div"
.PD 0
.IP \fB\-mno\-xl\-soft\-div\fR 4
.IX Item "-mno-xl-soft-div"
.PD
استفاده از شبیه‌سازی نرم‌افزاری برای تقسیم. این گزینه به‌طور پیش‌فرض فعال است.
.IP \fB\-mxl\-barrel\-shift\fR 4
.IX Item "-mxl-barrel-shift"
استفاده از تغییردهنده بشکه‌ای (barrel shifter) سخت‌افزاری.
.IP \fB\-mxl\-pattern\-compare\fR 4
.IX Item "-mxl-pattern-compare"
استفاده از دستورالعمل‌های مقایسه الگو.
.IP \fB\-msmall\-divides\fR 4
.IX Item "-msmall-divides"
استفاده از بهینه‌سازی جستجو در جدول (table lookup) برای تقسیم اعداد صحیح علامت‌دار کوچک.
.IP \fB\-mxl\-gp\-opt\fR 4
.IX Item "-mxl-gp-opt"
استفاده از بخش‌های \f(CW\*(C`.sdata\*(C'\fR/\f(CW\*(C`.sbss\*(C'\fR با آدرس‌دهی نسبی به GP.
.IP \fB\-mxl\-multiply\-high\fR 4
.IX Item "-mxl-multiply-high"
استفاده از دستورالعمل‌های ضرب بالا (multiply high) برای بخش بالایی ضرب 32x32.
.IP \fB\-mxl\-float\-convert\fR 4
.IX Item "-mxl-float-convert"
استفاده از دستورالعمل‌های تبدیل ممیز شناور سخت‌افزاری.
.IP \fB\-mxl\-float\-sqrt\fR 4
.IX Item "-mxl-float-sqrt"
استفاده از دستورالعمل سخت‌افزاری ریشه دوم (جذر) ممیز شناور.
.IP \fB\-mbig\-endian\fR 4
.IX Item "-mbig-endian"
تولید کد برای مقصد big-endian.
.IP \fB\-mlittle\-endian\fR 4
.IX Item "-mlittle-endian"
تولید کد برای مقصد little-endian.
.IP \fB\-mxl\-reorder\fR 4
.IX Item "-mxl-reorder"
استفاده از دستورالعمل‌های بازآرایی (swap و بارگذاری/ذخیره‌سازی با بایت‌های معکوس).
.IP \fB\-mxl\-mode\-\fR\fIapp\-model\fR 4
.IX Item "-mxl-mode-app-model"
انتخاب مدل برنامه \fIapp\-model\fR. مدل‌های معتبر عبارتند از:
.RS 4
.IP \fBexecutable\fR 4
.IX Item "executable"
فایل اجرایی عادی (پیش‌فرض)، از کد راه‌اندازی \fIcrt0.o\fR استفاده می‌کند.
.IP \fBxmdstub\fR 4
.IX Item "xmdstub"
برای استفاده با عامل دیباگ نفوذی نرم‌افزاری مبتنی بر Xilinx Microprocessor Debugger (XMD) موسوم به xmdstub. این مدل از فایل راه‌اندازی
\&\fIcrt1.o\fR استفاده کرده و نشانی شروع برنامه را روی 0x800 تنظیم می‌کند.
.IP \fBbootstrap\fR 4
.IX Item "bootstrap"
برای برنامه‌هایی که با استفاده از بارگذار بوت (bootloader) بارگذاری می‌شوند.
این مدل از فایل راه‌اندازی \fIcrt2.o\fR استفاده می‌کند که فاقد گرداننده بردار بازنشانی (reset vector handler) پردازنده است. این وضعیت برای انتقال کنترل هنگام بازنشانی پردازنده به بارگذار بوت به‌جای خود برنامه مناسب است.
.IP \fBnovectors\fR 4
.IX Item "novectors"
برای برنامه‌هایی که به هیچ‌یک از بردارهای
MicroBlaze نیازی ندارند. این گزینه ممکن است برای برنامه‌هایی که درون یک برنامه پایشگر (monitoring) اجرا می‌شوند کاربرد داشته باشد. این مدل از \fIcrt3.o\fR به‌عنوان فایل راه‌اندازی استفاده می‌کند.
.RE
.RS 4
.RE.IP \fB\-mxl\-prefetch\fR 4
.IX Item "-mxl-prefetch"
فعال‌سازی درج دستورالعمل‌های پیش‌واکشی (\f(CW\*(C`wic\*(C'\fR) در نقاط فراخوانی.
.IP \fB\-mpic\-data\-is\-text\-relative\fR 4
.IX Item "-mpic-data-is-text-relative"
فرض می‌کند که جابه‌جایی میان بخش‌های text و data در زمان پیوند ایستا ثابت است. این امر اجازه می‌دهد داده‌ها به‌جای GOT، با آفست از ابتدای آدرس text ارجاع داده شوند، چرا که آدرس‌دهی وابسته به PC پشتیبانی نمی‌شود.
.PP
\fIگزینه‌های MIPS\fR
.IX Subsection "MIPS Options"
.IP \fB\-EB\fR 4
.IX Item "-EB"
.PD 0
.IP \fB\-meb\fR 4
.IX Item "-meb"
.PD
تولید کد با ترتیب بایت بزرگ‌پایان (big\-endian).
.IP \fB\-EL\fR 4
.IX Item "-EL"
.PD 0
.IP \fB\-mel\fR 4
.IX Item "-mel"
.PD
تولید کد با ترتیب بایت کوچک‌پایان (little\-endian). این مقدار پیش‌فرض برای پیکربندی‌های \fBmips*el\-*\-*\fR است.
.IP \fB\-march=\fR\fIarch\fR 4
.IX Item "-march=arch"
تولید کدی که بر روی \fIarch\fR اجرا شود، که می‌تواند نام یک ISA عمومی MIPS یا نام یک پردازنده خاص باشد.
نام‌های ISA عبارتند از:
\&\fBmips1\fR، \fBmips2\fR، \fBmips3\fR، \fBmips4\fR،
\&\fBmips32\fR، \fBmips32r2\fR، \fBmips32r3\fR، \fBmips32r5\fR،
\&\fBmips32r6\fR، \fBmips64\fR، \fBmips64r2\fR، \fBmips64r3\fR،
\&\fBmips64r5\fR و \fBmips64r6\fR.
نام‌های پردازنده عبارتند از:
\&\fB4kc\fR، \fB4km\fR، \fB4kp\fR، \fB4ksc\fR،
\&\fB4kec\fR، \fB4kem\fR، \fB4kep\fR، \fB4ksd\fR،
\&\fB5kc\fR، \fB5kf\fR،
\&\fB20kc\fR،
\&\fB24kc\fR، \fB24kf2_1\fR، \fB24kf1_1\fR،
\&\fB24kec\fR، \fB24kef2_1\fR، \fB24kef1_1\fR،
\&\fB34kc\fR، \fB34kf2_1\fR، \fB34kf1_1\fR، \fB34kn\fR،
\&\fB74kc\fR، \fB74kf2_1\fR، \fB74kf1_1\fR، \fB74kf3_2\fR،
\&\fB1004kc\fR، \fB1004kf2_1\fR، \fB1004kf1_1\fR،
\&\fBi6400\fR، \fBi6500\fR،
\&\fBinteraptiv\fR،
\&\fBloongson2e\fR، \fBloongson2f\fR، \fBloongson3a\fR، \fBgs464\fR،
\&\fBgs464e\fR، \fBgs264e\fR،
\&\fBm4k\fR،
\&\fBm14k\fR، \fBm14kc\fR، \fBm14ke\fR، \fBm14kec\fR،
\&\fBm5100\fR، \fBm5101\fR،
\&\fBocteon\fR، \fBocteon+\fR، \fBocteon2\fR، \fBocteon3\fR،
\&\fBorion\fR،
\&\fBp5600\fR، \fBp6600\fR،
\&\fBr2000\fR، \fBr3000\fR، \fBr3900\fR، \fBr4000\fR، \fBr4400\fR،
\&\fBr4600\fR، \fBr4650\fR، \fBr4700\fR، \fBr5900\fR،
\&\fBr6000\fR، \fBr8000\fR،
\&\fBrm7000\fR، \fBrm9000\fR،
\&\fBr10000\fR، \fBr12000\fR، \fBr14000\fR، \fBr16000\fR،
\&\fBsb1\fR،
\&\fBsr71000\fR،
\&\fBvr4100\fR، \fBvr4111\fR، \fBvr4120\fR، \fBvr4130\fR، \fBvr4300\fR،
\&\fBvr5000\fR، \fBvr5400\fR، \fBvr5500\fR،
\&\fBxlr\fR و \fBxlp\fR.
\&\fBallegrex\fR،
مقدار ویژه \fBfrom\-abi\fR سازگارترین معماری را برای ABI انتخاب‌شده برمی‌گزیند (یعنی
\&\fBmips1\fR برای ABIهای ۳۲ بیتی و \fBmips3\fR برای ABIهای ۶۴ بیتی).
.Sp
زنجیره ابزار بومی Linux/GNU همچنین از مقدار \fBnative\fR پشتیبانی می‌کند
که بهترین گزینه معماری را برای پردازنده میزبان انتخاب می‌نماید.
در صورتی که GCC پردازنده را شناسایی نکند، \fB\-march=native\fR هیچ تاثیری نخواهد داشت.
.Sp
در نام پردازنده‌ها، پسوند \fB000\fR می‌تواند به‌صورت \fBk\fR مخفف شود
(برای مثال، \fB\-march=r2k\fR). پیشوندها اختیاری هستند و
\&\fBvr\fR ممکن است به‌صورت \fBr\fR نوشته شود.
.Sp
نام‌هایی با قالب \fIn\fR\fBf2_1\fR به پردازنده‌هایی با FPUهایی اشاره دارند که با نصف
سرعت کلاک هسته کار می‌کنند، نام‌هایی با قالب \&\fIn\fR\fBf1_1\fR به پردازنده‌هایی با FPUهایی با
سرعت کلاک برابر با هسته اشاره دارند، و نام‌هایی با قالب \fIn\fR\fBf3_2\fR به
پردازنده‌هایی اشاره دارند که نسبت کلاک FPU به هسته در آن‌ها ۳:۲ است.
به دلایل سازگاری، \fIn\fR\fBf\fR به‌عنوان مترادفی برای \fIn\fR\fBf2_1\fR پذیرفته می‌شود، درحالی‌که
\&\fIn\fR\fBx\fR و \fIb\fR\fBfx\fR به‌عنوان مترادف‌هایی برای \fIn\fR\fBf1_1\fR پذیرفته می‌شوند.
.Sp
کامپایلر GCC بر اساس مقدار این گزینه، دو ماکرو تعریف می‌کند. اولین مورد
\&\f(CW\*(C`_MIPS_ARCH\*(C'\fR است که نام معماری هدف را به‌صورت یک رشته مشخص می‌کند.
دومین ماکرو قالبی به‌صورت \f(CW\*(C`_MIPS_ARCH_\fR\f(CIfoo\fR\f(CW\*(C'\fR دارد که در آن
\&\fIfoo\fR مقدار بزرگ‌نویسی‌شده \f(CW\*(C`_MIPS_ARCH\*(C'\fR است.
برای مثال، \fB\-march=r2000\fR مقدار \f(CW\*(C`_MIPS_ARCH\*(C'\fR را برابر
با \f(CW"r2000"\fR قرار می‌دهد و ماکروی \f(CW\*(C`_MIPS_ARCH_R2000\*(C'\fR را تعریف می‌کند.
.Sp
توجه داشته باشید که ماکروی \f(CW\*(C`_MIPS_ARCH\*(C'\fR از نام‌های پردازنده‌ای که در بالا ذکر شد
استفاده می‌کند. به عبارت دیگر، شامل پیشوند کامل بوده و \fB000\fR را به‌صورت \fBk\fR
مخفف نمی‌کند. در مورد \fBfrom\-abi\fR، ماکرو نام معماری حل‌شده را تعیین می‌کند
(یا \f(CW"mips1"\fR یا \&\f(CW"mips3"\fR). در صورت عدم تعیین گزینه
\&\fB\-march\fR، این ماکرو نام معماری پیش‌فرض را مشخص می‌کند.
.IP \fB\-mtune=\fR\fIarch\fR 4
.IX Item "-mtune=arch"
بهینه‌سازی برای \fIarch\fR. این گزینه از جمله، شیوه زمان‌بندی دستورالعمل‌ها
و هزینه برآوردشده عملیات حسابی را کنترل می‌کند. فهرست مقادیر \fIarch\fR
مشابه مقادیر \&\fB\-march\fR است.
.Sp
در صورت عدم استفاده از این گزینه، GCC برای پردازنده‌ای که توسط
\&\fB\-march\fR مشخص شده بهینه‌سازی می‌کند. با استفاده همزمان از \fB\-march\fR و
\&\fB\-mtune\fR، می‌توان کدی تولید کرد که روی یک خانواده از پردازنده‌ها اجرا شود،
اما کد را برای یک عضو خاص از آن خانواده بهینه‌سازی کرد.
.Sp
گزینه \&\fB\-mtune\fR ماکروهای \f(CW\*(C`_MIPS_TUNE\*(C'\fR و
\&\f(CW\*(C`_MIPS_TUNE_\fR\f(CIfoo\fR\f(CW\*(C'\fR را تعریف می‌کند که عملکردی مشابه ماکروهای
\&\fB\-march\fR توصیف‌شده در بالا دارند.
.IP \fB\-mips1\fR 4
.IX Item "-mips1"
معادل با \fB\-march=mips1\fR.
.IP \fB\-mips2\fR 4
.IX Item "-mips2"
معادل با \fB\-march=mips2\fR.
.IP \fB\-mips3\fR 4
.IX Item "-mips3"
معادل با \fB\-march=mips3\fR.
.IP \fB\-mips4\fR 4
.IX Item "-mips4"
معادل با \fB\-march=mips4\fR.
.IP \fB\-mips32\fR 4
.IX Item "-mips32"
معادل با \fB\-march=mips32\fR.
.IP \fB\-mips32r3\fR 4
.IX Item "-mips32r3"
معادل با \fB\-march=mips32r3\fR.
.IP \fB\-mips32r5\fR 4
.IX Item "-mips32r5"
معادل با \fB\-march=mips32r5\fR.
.IP \fB\-mips32r6\fR 4
.IX Item "-mips32r6"
معادل با \fB\-march=mips32r6\fR.
.IP \fB\-mips64\fR 4
.IX Item "-mips64"
معادل با \fB\-march=mips64\fR.
.IP \fB\-mips64r2\fR 4
.IX Item "-mips64r2"
معادل با \fB\-march=mips64r2\fR.
.IP \fB\-mips64r3\fR 4
.IX Item "-mips64r3"
معادل با \fB\-march=mips64r3\fR.
.IP \fB\-mips64r5\fR 4
.IX Item "-mips64r5"
معادل با \fB\-march=mips64r5\fR.
.IP \fB\-mips64r6\fR 4
.IX Item "-mips64r6"
معادل با \fB\-march=mips64r6\fR.
.IP \fB\-mips16\fR 4
.IX Item "-mips16"
.PD 0
.IP \fB\-mno\-mips16\fR 4
.IX Item "-mno-mips16"
.PD
تولید کردن (تولید نکردن) کد MIPS16. اگر GCC یک معماری
MIPS32 یا MIPS64 را هدف قرار داده باشد، از MIPS16e ASE بهره می‌برد.
.Sp
تولید کد MIPS16 همچنین می‌تواند به ازای هر تابع به‌صورت جداگانه
از طریق مشخصه‌های \f(CW\*(C`mips16\*(C'\fR و \f(CW\*(C`nomips16\*(C'\fR کنترل شود.
.IP \fB\-mmips16e2\fR 4
.IX Item "-mmips16e2"
.PD 0
.IP \fB\-mno\-mips16e2\fR 4
.IX Item "-mno-mips16e2"
.PD
استفاده کردن (استفاده نکردن) از MIPS16e2 ASE. این گزینه رفتار گزینه
\&\fB\-mips16\fR را به‌گونه‌ای تغییر می‌دهد که MIPS16e2 ASE را هدف قرار دهد.
.IP \fB\-mflip\-mips16\fR 4
.IX Item "-mflip-mips16"
.PD 0
.IP \fB\-mflip\-mips16\fR 4
.IX Item "-mflip-mips16".PD
تولید کد MIPS16 به‌صورت یک‌در‌میان روی توابع. این گزینه برای آزمون رگرسیونِ تولید کد ترکیبی MIPS16/غیر\-MIPS16 ارائه شده است و برای استفادهٔ عادی در کامپایل کد کاربر در نظر گرفته نشده است.
.IP \fB\-minterlink\-compressed\fR 4
.IX Item "-minterlink-compressed"
.PD 0
.IP \fB\-mno\-interlink\-compressed\fR 4
.IX Item "-mno-interlink-compressed"
.PD
الزام (عدم الزام) به اینکه کدی که از ISA استاندارد MIPS (فشرده‌نشده) استفاده می‌کند، با کد MIPS16 و microMIPS سازگار با پیوند (link\-compatible) باشد، و بالعکس.
.Sp
برای مثال، کدی که از کدگذاری استاندارد ISA استفاده می‌کند نمی‌تواند مستقیماً به کد MIPS16 یا microMIPS بپرد؛ باید یا از یک فراخوانی یا یک پرش غیرمستقیم استفاده کند. بنابراین، \&\fB\-minterlink\-compressed\fR پرش‌های مستقیم را غیرفعال می‌کند مگر اینکه GCC بداند مقصد پرش فشرده نیست.
.IP \fB\-minterlink\-mips16\fR 4
.IX Item "-minterlink-mips16"
.PD 0
.IP \fB\-mno\-interlink\-mips16\fR 4
.IX Item "-mno-interlink-mips16"
.PD
نام‌های مستعارِ \fB\-minterlink\-compressed\fR و \&\fB\-mno\-interlink\-compressed\fR. این گزینه‌ها پیش از microMIPS ASE وجود داشته‌اند و برای سازگاری با نسخه‌های پیشین حفظ شده‌اند.
.IP \fB\-mabi=32\fR 4
.IX Item "-mabi=32"
.PD 0
.IP \fB\-mabi=o64\fR 4
.IX Item "-mabi=o64"
.IP \fB\-mabi=n32\fR 4
.IX Item "-mabi=n32"
.IP \fB\-mabi=64\fR 4
.IX Item "-mabi=64"
.IP \fB\-mabi=eabi\fR 4
.IX Item "-mabi=eabi"
.PD
تولید کد برای ABI مشخص‌شده.
.Sp
توجه داشته باشید که EABI دارای دو گونهٔ ۳۲\-بیتی و ۶۴\-بیتی است. GCC به‌طور معمول هنگام انتخاب یک معماری ۶۴\-بیتی، کد ۶۴\-بیتی تولید می‌کند، اما می‌توانید برای دریافت کد ۳۲\-بیتی در عوض از \fB\-mgp32\fR استفاده کنید.
.Sp
برای اطلاعات بیشتر دربارهٔ O64 ABI، ببینید:
<\fBhttps://gcc.gnu.org/projects/mipso64\-abi.html\fR>.
.Sp
دستور GCC از گونه‌ای از o32 ABI پشتیبانی می‌کند که در آن ثبات‌های ممیز شناور به جای ۳۲ بیت، ۶۴ بیتی هستند. می‌توانید این ترکیب را با \&\fB\-mabi=32\fR \fB\-mfp64\fR انتخاب کنید. این ABI بر دستورالعمل‌های \f(CW\*(C`mthc1\*(C'\fR و \f(CW\*(C`mfhc1\*(C'\fR متکی است و بنابراین فقط برای پردازنده‌های MIPS32R2، MIPS32R3 و MIPS32R5 پشتیبانی می‌شود.
.Sp
تخصیص ثبات‌ها برای آرگومان‌ها و مقادیر بازگشتی یکسان باقی می‌ماند، اما هر مقدار اسکالر به جای یک جفت ثبات ۳۲\-بیتی، در یک ثبات منفرد ۶۴\-بیتی ارسال می‌شود. برای مثال، مقادیر ممیز شناور اسکالر فقط در \fR\f(CB$f0\fR\fB\fR بازگردانده می‌شوند، نه در یک جفت \&\fB\fR\f(CB$f0\fR\fB\fR/\fB\fR\f(CB$f1\fR\fB\fR. مجموعه ثبات‌های ذخیره‌شده توسط فراخوانی‌شونده نیز از این جهت یکسان باقی می‌ماند که ثبات‌های با دقت مضاعف با شماره‌های زوج ذخیره می‌شوند.
.Sp
دو گونهٔ اضافی از o32 ABI برای امکان‌پذیر ساختن انتقال از ثبات‌های ۳۲\-بیتی به ۶۴\-بیتی پشتیبانی می‌شوند. این‌ها FPXX (\fB\-mfpxx\fR) و FP64A (\fB\-mfp64\fR \fB\-mno\-odd\-spreg\fR) هستند. افزونهٔ FPXX الزام می‌کند که تمام کدها باید هنگام اجرا با استفاده از ثبات‌های ۳۲\-بیتی یا ۶۴\-بیتی به درستی اجرا شوند. این کد می‌تواند با FP32 یا FP64 پیوند متقابل داشته باشد، اما نه با هر دو.
افزونهٔ FP64A مشابه افزونهٔ FP64 است اما استفاده از ثبات‌های با دقت تکی با شماره فرد را ممنوع می‌کند. این می‌تواند همراه با حالت \f(CW\*(C`FRE\*(C'\fR واحدهای FPU در پردازنده‌های MIPS32R5 استفاده شود و به کدهای FP32 و FP64A اجازه می‌دهد تا بدون تغییر حالت‌های FPU، در یک فرایند پیوند متقابل داشته و اجرا شوند.
.IP \fB\-mabicalls\fR 4
.IX Item "-mabicalls"
.PD 0
.IP \fB\-mno\-abicalls\fR 4
.IX Item "-mno-abicalls"
.PD
تولید (عدم تولید) کدی که برای اشیاء پویا به سبک SVR4 مناسب است. \fB\-mabicalls\fR حالت پیش‌فرض برای سیستم‌های مبتنی بر SVR4 است.
.IP \fB\-mshared\fR 4
.IX Item "-mshared"
.PD 0
.IP \fB\-mno\-shared\fR 4
.IX Item "-mno-shared"
.PD
تولید (عدم تولید) کدی که کاملاً مستقل از موقعیت است، و بنابراین می‌تواند در کتابخانه‌های مشترک پیوند داده شود. این گزینه تنها بر \fB\-mabicalls\fR تأثیر می‌گذارد.
.Sp
تمام کدهای \fB\-mabicalls\fR به‌طور سنتی مستقل از موقعیت بوده‌اند، بدون در نظر گرفتن گزینه‌هایی مانند \fB\-fPIC\fR و \fB\-fpic\fR. با این حال، به عنوان یک افزونه، زنجیره ابزار GNU به فایل‌های اجرایی اجازه می‌دهد تا از دسترسی‌های مطلق برای نمادهای با پیوند محلی استفاده کنند. همچنین می‌تواند از توالی‌های مقداردهی اولیه کوتاه‌تر GP استفاده کند و فراخوانی‌های مستقیم به توابع تعریف‌شدهٔ محلی تولید نماید. این حالت با \fB\-mno\-shared\fR انتخاب می‌شود.
.Sp
گزینهٔ \&\fB\-mno\-shared\fR به binutils نسخهٔ 2.16 یا بالاتر وابسته است و اشیائی را تولید می‌کند که فقط می‌توانند توسط پیونددهندهٔ GNU پیوند داده شوند. با این حال، این گزینه بر ABI فایل اجرایی نهایی تأثیر نمی‌گذارد؛ بلکه تنها بر ABI اشیاء جابجاشونده اثر می‌گذارد. استفاده از \fB\-mno\-shared\fR عموماً فایل‌های اجرایی را هم کوچک‌تر و هم سریع‌تر می‌کند.
.Sp
\&\fB\-mshared\fR حالت پیش‌فرض است.
.IP \fB\-mplt\fR 4
.IX Item "-mplt"
.PD 0
.IP \fB\-mno\-plt\fR 4
.IX Item "-mno-plt"
.PD
فرض کردن (فرض نکردن) اینکه پیونددهنده‌های ایستا و پویا از PLTها و رونوشت‌های جابجایی (copy relocations) پشتیبانی می‌کنند. این گزینه تنها بر \&\fB\-mno\-shared \-mabicalls\fR اثر می‌گذارد. برای n64 ABI، این گزینه بدون \fB\-msym32\fR هیچ تأثیری ندارد.
.Sp
می‌توانید با پیکربندی GCC با \fB\-\-with\-mips\-plt\fR، گزینهٔ \fB\-mplt\fR را پیش‌فرض کنید. در غیر این صورت پیش‌فرض \&\fB\-mno\-plt\fR است.
.IP \fB\-mxgot\fR 4
.IX Item "-mxgot"
.PD 0
.IP \fB\-mno\-xgot\fR 4
.IX Item "-mno-xgot"
.PD
برداشتن (برنداشتن) محدودیت‌های معمول روی اندازهٔ جدول آفست سراسری (GOT).
.Sp
دستور GCC معمولاً از یک دستورالعمل برای بارگذاری مقادیر از GOT استفاده می‌کند. اگرچه این کار نسبتاً کارآمد است، اما تنها در صورتی کار می‌کند که GOT کوچک‌تر از حدود 64k باشد. هر مقداری بزرگ‌تر باعث می‌شود پیونددهنده خطایی مانند زیر را گزارش کند:
.Sp
.Vb 1
\&        relocation truncated to fit: R_MIPS_GOT16 foobar
.Ve
.Sp
اگر این رخ داد، باید کد خود را با \fB\-mxgot\fR دوباره کامپایل کنید. این گزینه با GOTهای بسیار بزرگ کار می‌کند، اگرچه کد کارایی کمتری نیز خواهد داشت، زیرا واکشی مقدار یک نماد سراسری نیازمند سه دستورالعمل است.
.Sp
توجه داشته باشید که برخی از پیونددهنده‌ها می‌توانند چندین GOT بسازند. اگر چنین پیونددهنده‌ای دارید، تنها زمانی باید از \fB\-mxgot\fR استفاده کنید که یک فایل شیء منفرد به بیش از 64k از مدخل‌های GOT دسترسی داشته باشد. که بسیار به‌ندرت چنین است.
.Sp
این گزینه‌ها هیچ اثری ندارند مگر اینکه GCC در حال تولید کد مستقل از موقعیت باشد.
.IP \fB\-mgp32\fR 4
.IX Item "-mgp32"
فرض می‌کند که ثبات‌های همه‌منظوره دارای پهنای ۳۲ بیتی هستند.
.IP \fB\-mgp64\fR 4
.IX Item "-mgp64"
فرض می‌کند که ثبات‌های همه‌منظوره دارای پهنای ۶۴ بیتی هستند.
.IP \fB\-mfp32\fR 4
.IX Item "-mfp32"
فرض می‌کند که ثبات‌های ممیز شناور دارای پهنای ۳۲ بیتی هستند.
.IP \fB\-mfp64\fR 4
.IX Item "-mfp64"
فرض می‌کند که ثبات‌های ممیز شناور دارای پهنای ۶۴ بیتی هستند.
.IP \fB\-mfpxx\fR 4
.IX Item "-mfpxx"
هیچ فرضی دربارهٔ پهنای ثبات‌های ممیز شناور در نظر نمی‌گیرد.
.IP \fB\-mhard\-float\fR 4
.IX Item "-mhard-float"
استفاده از دستورالعمل‌های کمک‌پردازندهٔ ممیز شناور.
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
عدم استفاده از دستورالعمل‌های کمک‌پردازندهٔ ممیز شناور. در عوض، پیاده‌سازی محاسبات ممیز شناور را با استفاده از فراخوانی‌های کتابخانه‌ای انجام می‌دهد.
.IP \fB\-mno\-float\fR 4
.IX Item "-mno-float"
معادل با \fB\-msoft\-float\fR است، اما علاوه‌بر آن تصریح می‌کند که برنامهٔ در حال کامپایل هیچ عملیات ممیز شناوری را انجام نمی‌دهد. این گزینه در حال حاضر تنها توسط برخی پیکربندی‌های سخت‌افزارِ خام (bare\-metal) در MIPS پشتیبانی می‌شود، که ممکن است مجموعهٔ ویژه‌ای از کتابخانه‌ها را انتخاب کند که فاقد هرگونه پشتیبانی ممیز شناور هستند (برای نمونه، شامل قالب‌های ممیز شناور \f(CW\*(C`printf\*(C'\fR). اگر کدی که با \fB\-mno\-float\fR کامپایل شده است تصادفاً شامل عملیات‌های ممیز شناور باشد، احتمالاً در زمان پیوند یا زمان اجرا با شکست مواجه خواهد شد..IP \fB\-msingle\-float\fR 4
.IX Item "-msingle-float"
فرض بر این قرار می‌گیرد که پردازندهٔ کمکی ممیز شناور تنها از عملیات با دقت یگانه (single\-precision) پشتیبانی می‌کند.
.IP \fB\-mdouble\-float\fR 4
.IX Item "-mdouble-float"
فرض بر این قرار می‌گیرد که پردازندهٔ کمکی ممیز شناور از عملیات با دقت مضاعف (double\-precision) پشتیبانی می‌کند. این مقدار پیش‌فرض است.
.IP \fB\-modd\-spreg\fR 4
.IX Item "-modd-spreg"
.PD 0
.IP \fB\-mno\-odd\-spreg\fR 4
.IX Item "-mno-odd-spreg"
.PD
استفاده از ثبات‌های ممیز شناور با دقت یگانه و شمارهٔ فرد را برای o32 ABI فعال می‌کند. این حالت پیش‌فرض برای پردازنده‌هایی است که پشتیبانی آن‌ها از این ثبات‌ها شناخته شده است. هنگام استفاده از o32 FPXX ABI، گزینهٔ \fB\-mno\-odd\-spreg\fR به‌طور پیش‌فرض فعال است.
.IP \fB\-mabs=2008\fR 4
.IX Item "-mabs=2008"
.PD 0
.IP \fB\-mabs=legacy\fR 4
.IX Item "-mabs=legacy"
.PD
این گزینه‌ها نحوهٔ رفتار با داده‌های ممیز شناور ویژهٔ ناعدد (NaN) در IEEE 754 را با دستورالعمل‌های ماشینی \f(CW\*(C`abs.\fR\f(CIfmt\fR\f(CW\*(C'\fR و
\&\f(CW\*(C`neg.\fR\f(CIfmt\fR\f(CW\*(C'\fR کنترل می‌کنند.
.Sp
به‌طور پیش‌فرض یا هنگامی که \fB\-mabs=legacy\fR استفاده می‌شود، رفتار موروثی (legacy) انتخاب می‌گردد. در این حالت این دستورالعمل‌ها حسابی در نظر گرفته می‌شوند و در جاهایی که عملکرد صحیح نیاز است و عملوند ورودی ممکن است یک NaN باشد، از آن‌ها اجتناب می‌شود. در عوض، دنبالهٔ طولانی‌تری از دستورالعمل‌ها که بیت علامت دادهٔ ممیز شناور را به‌طور دستی دستکاری می‌کنند استفاده می‌شود، مگر اینکه گزینهٔ \fB\-ffinite\-math\-only\fR نیز مشخص شده باشد.
.Sp
گزینهٔ \fB\-mabs=2008\fR رفتار منطبق بر IEEE 754\-2008 را انتخاب می‌کند. در این حالت این دستورالعمل‌ها غیرحسابی تلقی می‌شوند و بنابراین در همهٔ حالات، به‌ویژه در جایی که عملوند ورودی یک NaN باشد، به‌درستی کار می‌کنند. از این رو، این دستورالعمل‌ها همیشه برای عملیات مربوطه استفاده می‌شوند.
.IP \fB\-mnan=2008\fR 4
.IX Item "-mnan=2008"
.PD 0
.IP \fB\-mnan=legacy\fR 4
.IX Item "-mnan=legacy"
.PD
این گزینه‌ها کدگذاری داده‌های ممیز شناور ویژهٔ ناعدد (NaN) در IEEE 754 را کنترل می‌کنند.
.Sp
گزینهٔ \fB\-mnan=legacy\fR کدگذاری موروثی (legacy) را انتخاب می‌کند. در این حالت، NaNهای ساکت (qNaNs) با ۰ بودن بیت نخست فیلد معنادار انتهایی (trailing significand) و NaNهای نشانه‌دهنده (sNaNs) با ۱ بودن بیت نخست فیلد معنادار انتهایی مشخص می‌شوند.
.Sp
گزینهٔ \fB\-mnan=2008\fR کدگذاری IEEE 754\-2008 را انتخاب می‌کند. در این حالت، qNaNها با ۱ بودن بیت نخست فیلد معنادار انتهایی و sNaNها با ۰ بودن بیت نخست فیلد معنادار انتهایی مشخص می‌شوند.
.Sp
پیش‌فرض \fB\-mnan=legacy\fR است مگر اینکه GCC با \&\fB\-\-with\-nan=2008\fR پیکربندی شده باشد.
.IP \fB\-mllsc\fR 4
.IX Item "-mllsc"
.PD 0
.IP \fB\-mno\-llsc\fR 4
.IX Item "-mno-llsc"
.PD
از دستورالعمل‌های \fBll\fR، \fBsc\fR و \fBsync\fR برای پیاده‌سازی توابع درونی (built\-in) حافظهٔ اتمی استفاده می‌کند (استفاده نمی‌کند). هنگامی که هیچ‌کدام از این گزینه‌ها مشخص نشده باشد، در صورتی که معماری هدف از آن‌ها پشتیبانی کند، GCC از این دستورالعمل‌ها استفاده خواهد کرد.
.Sp
گزینهٔ \&\fB\-mllsc\fR در صورتی مفید است که محیط زمان اجرا بتواند این دستورالعمل‌ها را شبیه‌سازی کند، و \fB\-mno\-llsc\fR می‌تواند هنگام کامپایل برای ISAهای غیراستاندارد مفید باشد. می‌توانید با پیکربندی GCC به‌ترتیب با \fB\-\-with\-llsc\fR و \fB\-\-without\-llsc\fR هر یک از این گزینه‌ها را به حالت پیش‌فرض تبدیل کنید. برای برخی پیکربندی‌ها \fB\-\-with\-llsc\fR پیش‌فرض است؛ برای جزئیات به مستندات نصب مراجعه کنید.
.IP \fB\-mdsp\fR 4
.IX Item "-mdsp"
.PD 0
.IP \fB\-mno\-dsp\fR 4
.IX Item "-mno-dsp"
.PD
از بازنگری ۱ از MIPS DSP ASE استفاده می‌کند (استفاده نمی‌کند).
این گزینه ماکروی پیش‌پردازندهٔ \f(CW\*(C`_\|_mips_dsp\*(C'\fR را تعریف می‌کند. همچنین
\&\f(CW\*(C`_\|_mips_dsp_rev\*(C'\fR را برابر با 1 تعریف می‌کند.
.IP \fB\-mdspr2\fR 4
.IX Item "-mdspr2"
.PD 0
.IP \fB\-mno\-dspr2\fR 4
.IX Item "-mno-dspr2"
.PD
از بازنگری ۲ از MIPS DSP ASE استفاده می‌کند (استفاده نمی‌کند).
این گزینه ماکروهای پیش‌پردازندهٔ \f(CW\*(C`_\|_mips_dsp\*(C'\fR و \f(CW\*(C`_\|_mips_dspr2\*(C'\fR را تعریف می‌کند.
همچنین \f(CW\*(C`_\|_mips_dsp_rev\*(C'\fR را برابر با 2 تعریف می‌کند.
.IP \fB\-msmartmips\fR 4
.IX Item "-msmartmips"
.PD 0
.IP \fB\-mno\-smartmips\fR 4
.IX Item "-mno-smartmips"
.PD
از MIPS SmartMIPS ASE استفاده می‌کند (استفاده نمی‌کند).
.IP \fB\-mpaired\-single\fR 4
.IX Item "-mpaired-single"
.PD 0
.IP \fB\-mno\-paired\-single\fR 4
.IX Item "-mno-paired-single"
.PD
از دستورالعمل‌های ممیز شناور paired\-single استفاده می‌کند (استفاده نمی‌کند).
این گزینه نیازمند فعال بودن پشتیبانی سخت‌افزاری از ممیز شناور است.
.IP \fB\-mdmx\fR 4
.IX Item "-mdmx"
.PD 0
.IP \fB\-mno\-mdmx\fR 4
.IX Item "-mno-mdmx"
.PD
از دستورالعمل‌های MIPS Digital Media Extension استفاده می‌کند (استفاده نمی‌کند).
این گزینه تنها هنگام تولید کد ۶۴ بیتی قابل استفاده است و نیازمند فعال بودن پشتیبانی سخت‌افزاری از ممیز شناور است.
.IP \fB\-mips3d\fR 4
.IX Item "-mips3d"
.PD 0
.IP \fB\-mno\-mips3d\fR 4
.IX Item "-mno-mips3d"
.PD
از MIPS\-3D ASE استفاده می‌کند (استفاده نمی‌کند).
گزینهٔ \fB\-mips3d\fR متضمن \fB\-mpaired\-single\fR است.
.IP \fB\-mmicromips\fR 4
.IX Item "-mmicromips"
.PD 0
.IP \fB\-mno\-micromips\fR 4
.IX Item "-mno-micromips"
.PD
کد microMIPS تولید می‌کند (تولید نمی‌کند).
.Sp
تولید کد microMIPS می‌تواند به ازای هر تابع به‌وسیلهٔ صفت‌های \f(CW\*(C`micromips\*(C'\fR و \f(CW\*(C`nomicromips\*(C'\fR نیز کنترل شود.
.IP \fB\-mmt\fR 4
.IX Item "-mmt"
.PD 0
.IP \fB\-mno\-mt\fR 4
.IX Item "-mno-mt"
.PD
از دستورالعمل‌های چندریسمانی MT Multithreading استفاده می‌کند (استفاده نمی‌کند).
.IP \fB\-mmcu\fR 4
.IX Item "-mmcu"
.PD 0
.IP \fB\-mno\-mcu\fR 4
.IX Item "-mno-mcu"
.PD
از دستورالعمل‌های MIPS MCU ASE استفاده می‌کند (استفاده نمی‌کند).
.IP \fB\-meva\fR 4
.IX Item "-meva"
.PD 0
.IP \fB\-mno\-eva\fR 4
.IX Item "-mno-eva"
.PD
از دستورالعمل‌های MIPS Enhanced Virtual Addressing استفاده می‌کند (استفاده نمی‌کند).
.IP \fB\-mvirt\fR 4
.IX Item "-mvirt"
.PD 0
.IP \fB\-mno\-virt\fR 4
.IX Item "-mno-virt"
.PD
از دستورالعمل‌های MIPS Virtualization (VZ) استفاده می‌کند (استفاده نمی‌کند).
.IP \fB\-mxpa\fR 4
.IX Item "-mxpa"
.PD 0
.IP \fB\-mno\-xpa\fR 4
.IX Item "-mno-xpa"
.PD
از دستورالعمل‌های MIPS eXtended Physical Address (XPA) استفاده می‌کند (استفاده نمی‌کند).
.IP \fB\-mcrc\fR 4
.IX Item "-mcrc"
.PD 0.IP \fB\-mno\-crc\fR 4
.IX Item "-mno-crc"
.PD
استفاده (عدم استفاده) از دستورالعمل‌های Cyclic Redundancy Check (CRC) در MIPS.
.IP \fB\-mginv\fR 4
.IX Item "-mginv"
.PD 0
.IP \fB\-mno\-ginv\fR 4
.IX Item "-mno-ginv"
.PD
استفاده (عدم استفاده) از دستورالعمل‌های Global INValidate (GINV) در MIPS.
.IP \fB\-mmsa\fR 4
.IX Item "-mmsa"
.PD 0
.IP \fB\-mno\-msa\fR 4
.IX Item "-mno-msa"
.PD
استفاده (عدم استفاده) از دستورالعمل‌های افزونه‌ی MIPS MSA.
.IP \fB\-mloongson\-mmi\fR 4
.IX Item "-mloongson-mmi"
.PD 0
.IP \fB\-mno\-loongson\-mmi\fR 4
.IX Item "-mno-loongson-mmi"
.PD
استفاده (عدم استفاده) از دستورالعمل‌های چندرسانه‌ای MIPS Loongson (معروف به MMI).
.IP \fB\-mloongson\-ext\fR 4
.IX Item "-mloongson-ext"
.PD 0
.IP \fB\-mno\-loongson\-ext\fR 4
.IX Item "-mno-loongson-ext"
.PD
استفاده (عدم استفاده) از دستورالعمل‌های MIPS Loongson EXTensions (EXT).
.IP \fB\-mloongson\-ext2\fR 4
.IX Item "-mloongson-ext2"
.PD 0
.IP \fB\-mno\-loongson\-ext2\fR 4
.IX Item "-mno-loongson-ext2"
.PD
استفاده (عدم استفاده) از دستورالعمل‌های MIPS Loongson EXTensions r2 (EXT2).
.IP \fB\-mlong64\fR 4
.IX Item "-mlong64"
اجبار نوع‌های \f(CW\*(C`long\*(C'\fR به داشتن پهنای ۶۴ بیت. برای توضیحات مربوط به مقدار
پیش‌فرض و نحوه‌ی تعیین اندازه‌ی اشاره‌گر (pointer)، به \fB\-mlong32\fR مراجعه کنید.
.IP \fB\-mlong32\fR 4
.IX Item "-mlong32"
اجبار نوع‌های \f(CW\*(C`long\*(C'\fR، \f(CW\*(C`int\*(C'\fR و اشاره‌گر به داشتن پهنای ۳۲ بیت.
.Sp
اندازه‌ی پیش‌فرض \f(CW\*(C`int\*(C'\fRها، \f(CW\*(C`long\*(C'\fRها و اشاره‌گرها به ABI بستگی دارد.
تمامی ABIهای پشتیبانی‌شده از \f(CW\*(C`int\*(C'\fRهای ۳۲ بیتی استفاده می‌کنند. ABI نوع n64
و همچنین EABI نوع ۶۴ بیتی، از \f(CW\*(C`long\*(C'\fRهای ۶۴ بیتی استفاده می‌کنند؛ بقیه از
\f(CW\*(C`long\*(C'\fRهای ۳۲ بیتی بهره می‌برند. اندازه‌ی اشاره‌گرها برابر با اندازه‌ی \f(CW\*(C`long\*(C'\fRها،
یا برابر با اندازه‌ی ثبات‌های عدد صحیح (هر کدام که کوچکتر باشد) خواهد بود.
.IP \fB\-msym32\fR 4
.IX Item "-msym32"
.PD 0
.IP \fB\-mno\-sym32\fR 4
.IX Item "-mno-sym32"
.PD
فرض کردن (فرض نکردن) این‌که همه‌ی نمادها فارغ از ABI انتخاب‌شده دارای مقادیر ۳۲ بیتی
هستند. این گزینه در ترکیب با \&\fB\-mabi=64\fR و \fB\-mno\-abicalls\fR سودمند است چرا که
به GCC اجازه می‌دهد ارجاعات کوتاه‌تر و سریع‌تری به آدرس‌های نمادین ایجاد کند.
.IP "\fB\-G\fR \fInum\fR" 4
.IX Item "-G num"
قرار دادن تعاریف داده‌های با دید خارجی (externally-visible) در یک بخش داده‌های کوچک
(small data section)، در صورتی که اندازه‌ی آن داده‌ها بزرگ‌تر از \fInum\fR بایت نباشد.
بدین ترتیب GCC می‌تواند دسترسی‌های کارآمدتری به داده‌ها تولید کند؛ برای جزئیات به
\fB\-mgpopt\fR مراجعه کنید.
.Sp
مقدار پیش‌فرض گزینه \fB\-G\fR به پیکربندی بستگی دارد.
.IP \fB\-mlocal\-sdata\fR 4
.IX Item "-mlocal-sdata"
.PD 0
.IP \fB\-mno\-local\-sdata\fR 4
.IX Item "-mno-local-sdata"
.PD
تعمیم دادن (تعمیم ندادن) رفتار \fB\-G\fR به داده‌های محلی نیز، مانند متغیرهای static
در زبان C. گزینه \fB\-mlocal\-sdata\fR در تمام پیکربندی‌ها پیش‌فرض است.
.Sp
اگر پیونددهنده (linker) هشدار دهد که یک برنامه بیش از حد از داده‌های کوچک استفاده می‌کند،
می‌توانید بازسازی بخش‌های کم‌اهمیت‌تر از نظر کارایی را با \&\fB\-mno\-local\-sdata\fR
امتحان کنید. همچنین ممکن است بخواهید کتابخانه‌های بزرگ را با \fB\-mno\-local\-sdata\fR
بسازید تا کتابخانه‌ها فضای بیشتری برای برنامه اصلی باقی بگذارند.
.IP \fB\-mextern\-sdata\fR 4
.IX Item "-mextern-sdata"
.PD 0
.IP \fB\-mno\-extern\-sdata\fR 4
.IX Item "-mno-extern-sdata"
.PD
فرض کردن (فرض نکردن) این‌که داده‌های با تعریف خارجی در بخش داده‌های کوچک قرار دارند،
چنانچه اندازه آن داده در محدوده \fB\-G\fR باشد. گزینه \&\fB\-mextern\-sdata\fR در تمامی
پیکربندی‌ها پیش‌فرض است.
.Sp
اگر پودمانی (ماژول) مانند \fIMod\fR را با \fB\-mextern\-sdata\fR \fB\-G\fR \&\fInum\fR
\fB\-mgpopt\fR کامپایل کنید و \fIMod\fR به متغیری به نام \fIVar\fR ارجاع دهد که بزرگ‌تر
از \fInum\fR بایت نباشد، باید مطمئن شوید که \fIVar\fR در بخش داده‌های کوچک قرار گرفته است.
اگر \fIVar\fR توسط پودمان دیگری تعریف شده باشد، باید یا آن پودمان را با مقدار \fB\-G\fR
به اندازه‌ی کافی بزرگ کامپایل کنید یا ویژگی \f(CW\*(C`section\*(C'\fR را به تعریف \fIVar\fR
اضافه نمایید. اگر \fIVar\fR از نوع عام (common) باشد، باید برنامه را با تنظیم \fB\-G\fR
به اندازه‌ی کافی بزرگ پیوند (link) دهید.
.Sp
ساده‌ترین راه برای برآورده کردن این محدودیت‌ها، کامپایل و پیوند دادن تمام پودمان‌ها با
گزینه یکسان \fB\-G\fR است. با این حال، ممکن است بخواهید کتابخانه‌ای بسازید که از چندین
محدودیت مختلف داده‌های کوچک پشتیبانی کند. این کار را می‌توانید با کامپایل کردن کتابخانه با
بالاترین مقدار پشتیبانی‌شده‌ی \fB\-G\fR و به علاوه استفاده از \&\fB\-mno\-extern\-sdata\fR
برای جلوگیری از فرضیات کتابخانه در مورد داده‌های با تعریف خارجی انجام دهید.
.IP \fB\-mgpopt\fR 4
.IX Item "-mgpopt"
.PD 0
.IP \fB\-mno\-gpopt\fR 4
.IX Item "-mno-gpopt"
.PD
استفاده (عدم استفاده) از دسترسی‌های وابسته به GP (یا GP\-relative) برای نمادهایی که
مشخص شده در بخش داده‌های کوچک قرار دارند؛ به \fB\-G\fR، \fB\-mlocal\-sdata\fR و
\&\fB\-mextern\-sdata\fR مراجعه کنید. گزینه \fB\-mgpopt\fR در تمامی پیکربندی‌ها
پیش‌فرض است.
.Sp
گزینه \&\fB\-mno\-gpopt\fR برای مواردی سودمند است که ممکن است ثبات \f(CW$gp\fR مقدار
\f(CW\*(C`_gp\*(C'\fR را نداشته باشد. برای مثال، اگر کد بخشی از یک کتابخانه باشد که ممکن است
در یک مانیتور بوت (boot monitor) به کار رود، برنامه‌هایی که روتین‌های مانیتور بوت را
فراخوانی می‌کنند مقداری ناشناخته را در \f(CW$gp\fR ارسال خواهند کرد. (در چنین شرایطی،
خود مانیتور بوت معمولاً با \fB\-G0\fR کامپایل می‌شود.)
.Sp
گزینه \&\fB\-mno\-gpopt\fR به معنای فعال بودن ضمنی گزینه‌های \fB\-mno\-local\-sdata\fR
و \&\fB\-mno\-extern\-sdata\fR است.
.IP \fB\-membedded\-data\fR 4
.IX Item "-membedded-data"
.PD 0
.IP \fB\-mno\-embedded\-data\fR 4
.IX Item "-mno-embedded-data"
.PD
تخصیص متغیرها در وهله اول به بخش داده‌های فقط‌خواندنی (read-only data section) در صورت امکان،
سپس در صورت امکان به بخش داده‌های کوچک، و در غیر این صورت در بخش data. این کار کدی
تولید می‌کند که اندکی از حالت پیش‌فرض کندتر است، اما مقدار حافظه‌ی RAM مورد نیاز در زمان
اجرا را کاهش می‌دهد و بنابراین ممکن است در برخی از سامانه‌های تعبیه‌شده (embedded systems)
ترجیح داده شود.
.IP \fB\-muninit\-const\-in\-rodata\fR 4
.IX Item "-muninit-const-in-rodata"
.PD 0
.IP \fB\-mno\-uninit\-const\-in\-rodata\fR 4
.IX Item "-mno-uninit-const-in-rodata"
.PD
قرار دادن متغیرهای مقداردهی‌نشده‌ی \f(CW\*(C`const\*(C'\fR در بخش داده‌های فقط‌خواندنی.
این گزینه فقط در ترکیب با \fB\-membedded\-data\fR معنادار است.
.IP \fB\-mcode\-readable=\fR\fIsetting\fR 4
.IX Item "-mcode-readable=setting"
مشخص کردن این‌که آیا GCC مجاز است کدهایی تولید کند که از بخش‌های قابل اجرا بخوانند یا خیر.
سه تنظیم ممکن وجود دارد:
.RS 4
.IP \fB\-mcode\-readable=yes\fR 4
.IX Item "-mcode-readable=yes"
دستورالعمل‌ها می‌توانند آزادانه به بخش‌های قابل اجرا دسترسی داشته باشند. این تنظیم
پیش‌فرض است.
.IP \fB\-mcode\-readable=pcrel\fR 4
.IX Item "-mcode-readable=pcrel"
دستورالعمل‌های بارگذاری وابسته به PC در MIPS16 می‌توانند به بخش‌های قابل اجرا دسترسی
پیدا کنند، اما سایر دستورالعمل‌ها نباید چنین کنند. این گزینه روی پردازنده‌های 4KSc و 4KSd
زمانی که بیت Read Inhibit در TLBهای کد تنظیم شده است مفید واقع می‌شود. همچنین روی
پردازنده‌هایی که می‌توان آن‌ها را با یک رابط دوگانه دستورالعمل/داده SRAM پیکربندی کرد
و مانند M4K به‌طور خودکار بارگذاری‌های وابسته به PC را به RAM دستورالعمل هدایت می‌کنند،
سودمند است.
.IP \fB\-mcode\-readable=no\fR 4
.IX Item "-mcode-readable=no"
دستورالعمل‌ها نباید به بخش‌های قابل اجرا دسترسی داشته باشند. این گزینه روی مقصدهایی
کاربرد دارد که با رابط دوگانه دستورالعمل/داده SRAM پیکربندی شده‌اند اما (برخلاف M4K)
بارگذاری‌های وابسته به PC را به‌طور خودکار به RAM دستورالعمل هدایت نمی‌کنند.
.RE
.RS 4
.Sp
در مقصدهای SDE، گزینه \fB\-mcode\-data\-in\-code\fR به‌عنوان نام مستعار سنتی برای
\fB\-mcode\-readable=no\fR و \fB\-mcode\-xonly\fR برای \fB\-mcode\-readable=pcrel\fR
در دسترس است.
.RE
.IP \fB\-msplit\-addresses\fR 4
.IX Item "-msplit-addresses".PD 0
.IP \fB\-mno\-split\-addresses\fR 4
.IX Item "-mno-split-addresses"
.PD
فعال (غیرفعال) کردن استفاده از عملگرهای بازآرایی (relocation) اسمبلر \f(CW%hi()\fR و \f(CW%lo()\fR. این گزینه با \&\fB\-mexplicit\-relocs\fR جایگزین شده است اما برای سازگاری با گذشته حفظ شده است.
.IP \fB\-mexplicit\-relocs=none\fR 4
.IX Item "-mexplicit-relocs=none"
.PD 0
.IP \fB\-mexplicit\-relocs=base\fR 4
.IX Item "-mexplicit-relocs=base"
.IP \fB\-mexplicit\-relocs=pcrel\fR 4
.IX Item "-mexplicit-relocs=pcrel"
.IP \fB\-mexplicit\-relocs\fR 4
.IX Item "-mexplicit-relocs"
.IP \fB\-mno\-explicit\-relocs\fR 4
.IX Item "-mno-explicit-relocs"
.PD
این گزینه‌ها استفاده از بازآرایی‌های صریح (مانند \f(CW%gp_rel\fR) را کنترل می‌کنند.
مقدار پیش‌فرض به نسخهٔ GAS در زمان ساخت خود GCC بستگی دارد.
.Sp
پشتیبانی از بازآرایی‌های صریح \f(CW\*(C`base\*(C'\fR در سال ۲۰۰۱ به GAS افزوده شد.
پشتیبانی از بازآرایی‌های صریح \f(CW\*(C`pcrel\*(C'\fR در سال ۲۰۱۴ به GAS معرفی شد،
که از \f(CW%pcrel_hi\fR و \f(CW%pcrel_lo\fR پشتیبانی می‌کند.
.IP \fB\-mcheck\-zero\-division\fR 4
.IX Item "-mcheck-zero-division"
.PD 0
.IP \fB\-mno\-check\-zero\-division\fR 4
.IX Item "-mno-check-zero-division"
.PD
تله‌گذاری کردن (تله‌گذاری نکردن) هنگام تقسیم عدد صحیح بر صفر.
.Sp
پیش‌فرض \fB\-mcheck\-zero\-division\fR است.
.IP \fB\-mdivide\-traps\fR 4
.IX Item "-mdivide-traps"
.PD 0
.IP \fB\-mdivide\-breaks\fR 4
.IX Item "-mdivide-breaks"
.PD
سیستم‌های MIPS تقسیم بر صفر را با تولید یک تلهٔ شرطی یا یک دستور break بررسی می‌کنند. استفاده از تله‌ها به کد کم‌حجم‌تری منجر می‌شود، اما فقط در MIPS II و نسخه‌های بعد از آن پشتیبانی می‌شود. همچنین، برخی از نسخه‌های هستهٔ Linux دارای باگی هستند که مانع از تولید سیگنال مناسب (\f(CW\*(C`SIGFPE\*(C'\fR) توسط تله می‌شود. از \fB\-mdivide\-traps\fR برای اجازه دادن به تله‌های شرطی در معماری‌هایی که از آن‌ها پشتیبانی می‌کنند، و از \&\fB\-mdivide\-breaks\fR برای اجبار به استفاده از دستورات break استفاده کنید.
.Sp
پیش‌فرض معمولاً \fB\-mdivide\-traps\fR است، اما می‌توان آن را در زمان پیکربندی با استفاده از \fB\-\-with\-divide=breaks\fR بازنویسی کرد.
بررسی‌های تقسیم بر صفر را می‌توان با استفاده از \&\fB\-mno\-check\-zero\-division\fR به‌طور کامل غیرفعال کرد.
.IP \fB\-mload\-store\-pairs\fR 4
.IX Item "-mload-store-pairs"
.PD 0
.IP \fB\-mno\-load\-store\-pairs\fR 4
.IX Item "-mno-load-store-pairs"
.PD
فعال (غیرفعال) کردن بهینه‌سازی که دستورات بارگذاری یا ذخیره‌سازی متوالی را برای فعال‌کردن پیوند بارگذاری/ذخیره‌سازی (load/store bonding) جفت می‌کند. این گزینه به‌طور پیش‌فرض فعال است اما تنها زمانی اعمال می‌شود که معماری انتخاب‌شده از bonding پشتیبانی کند.
.IP \fB\-mstrict\-align\fR 4
.IX Item "-mstrict-align"
.PD 0
.IP \fB\-mno\-strict\-align\fR 4
.IX Item "-mno-strict-align"
.IP \fB\-munaligned\-access\fR 4
.IX Item "-munaligned-access"
.IP \fB\-mno\-unaligned\-access\fR 4
.IX Item "-mno-unaligned-access"
.PD
غیرفعال (فعال) کردن دسترسی مستقیم غیرازتراز برای MIPS Release 6.
MIPSr6 نیازمند پشتیبانی از دسترسی غیرازتراز در بارگذاری/ذخیره‌سازی است، چه از طریق سخت‌افزار یا با تله‌گذاری و شبیه‌سازی. در حالت دوم ممکن است هستهٔ سیستم‌عامل به \fB\-mstrict\-align\fR نیاز داشته باشد. گزینه‌های \fB\-munaligned\-access\fR و \fB\-mno\-unaligned\-access\fR منسوخ شده‌اند و تنها برای سازگاری با گذشته ارائه می‌شوند.
.IP \fB\-mmemcpy\fR 4
.IX Item "-mmemcpy"
.PD 0
.IP \fB\-mno\-memcpy\fR 4
.IX Item "-mno-memcpy"
.PD
اجبار (عدم اجبار) به استفاده از \f(CW\*(C`memcpy\*(C'\fR برای جابه‌جایی‌های بلوکی غیرساده. پیش‌فرض \fB\-mno\-memcpy\fR است، که به GCC اجازه می‌دهد اکثر کپی‌های با اندازهٔ ثابت را درون‌خطی (inline) کند.
.IP \fB\-mlong\-calls\fR 4
.IX Item "-mlong-calls"
.PD 0
.IP \fB\-mno\-long\-calls\fR 4
.IX Item "-mno-long-calls"
.PD
غیرفعال (فعال) کردن استفاده از دستور \f(CW\*(C`jal\*(C'\fR. فراخوانی توابع با استفاده از \f(CW\*(C`jal\*(C'\fR کارآمدتر است اما نیاز دارد که فراخواننده و فراخوانده‌شده در یک قطعهٔ (segment) ۲۵۶ مگابایتی یکسان باشند.
.Sp
این گزینه بر روی کدهای abicalls اثری ندارد. پیش‌فرض \&\fB\-mno\-long\-calls\fR است.
.IP \fB\-mmad\fR 4
.IX Item "-mmad"
.PD 0
.IP \fB\-mno\-mad\fR 4
.IX Item "-mno-mad"
.PD
فعال (غیرفعال) کردن استفاده از دستورات \f(CW\*(C`mad\*(C'\fR، \f(CW\*(C`madu\*(C'\fR و \f(CW\*(C`mul\*(C'\fR، همان‌گونه که توسط مجموعه دستورات R4650 ارائه شده‌اند.
.IP \fB\-mimadd\fR 4
.IX Item "-mimadd"
.PD 0
.IP \fB\-mno\-imadd\fR 4
.IX Item "-mno-imadd"
.PD
فعال (غیرفعال) کردن استفاده از دستورات عدد صحیح \f(CW\*(C`madd\*(C'\fR و \f(CW\*(C`msub\*(C'\fR. پیش‌فرض در معماری‌هایی که از \f(CW\*(C`madd\*(C'\fR و \f(CW\*(C`msub\*(C'\fR پشتیبانی می‌کنند \fB\-mimadd\fR است، به‌جز در معماری 74k که مشخص شد در آن کد کندتری تولید می‌کند.
.IP \fB\-mfused\-madd\fR 4
.IX Item "-mfused-madd"
.PD 0
.IP \fB\-mno\-fused\-madd\fR 4
.IX Item "-mno-fused-madd"
.PD
فعال (غیرفعال) کردن استفاده از دستورات ضرب-انباشت (multiply-accumulate) ممیز شناور، در صورت در دسترس بودن آن‌ها. پیش‌فرض \&\fB\-mfused\-madd\fR است.
.Sp
در پردازندهٔ R8000 هنگامی که از دستورات ضرب-انباشت استفاده می‌شود، حاصل‌ضرب میانی با دقت بی‌نهایت محاسبه می‌شود و تابع بیت FCSR Flush to Zero نخواهد بود. این موضوع ممکن است در برخی شرایط نامطلوب باشد. در سایر پردازنده‌ها نتیجه از نظر عددی با محاسبات معادل که با استفاده از دستورات مجزای ضرب، جمع، تفریق و منفی‌سازی انجام می‌شوند، یکسان است.
.IP \fB\-nocpp\fR 4
.IX Item "-nocpp"
به اسمبلر MIPS دستور می‌دهد هنگام اسمبل کردن فایل‌های اسمبلی کاربر (با پسوند \fB.s\fR)، پیش‌پردازندهٔ خود را بر روی آن‌ها اجرا نکند.
.IP \fB\-mfix\-24k\fR 4
.IX Item "-mfix-24k"
.PD 0
.IP \fB\-mno\-fix\-24k\fR 4
.IX Item "-mno-fix-24k"
.PD
دور زدن ایراد سخت‌افزاری (errata) شمارهٔ 24K E48 (از دست رفتن داده در عملیات ذخیره‌سازی حین refill). این راه‌حل‌ها به جای GCC توسط اسمبلر پیاده‌سازی می‌شوند.
.IP \fB\-mfix\-r4000\fR 4
.IX Item "-mfix-r4000"
.PD 0
.IP \fB\-mno\-fix\-r4000\fR 4
.IX Item "-mno-fix-r4000"
.PD
دور زدن برخی از ایرادات سخت‌افزاری پردازندهٔ R4000:
.RS 4
.IP \- 4
یک شیفت کلمهٔ مضاعف (double-word) یا متغیر اگر بلافاصله پس از شروع یک تقسیم عدد صحیح اجرا شود، ممکن است نتیجهٔ نادرستی بدهد.
.IP \- 4
یک شیفت کلمهٔ مضاعف یا متغیر اگر در حین انجام یک ضرب عدد صحیح اجرا شود، ممکن است نتیجهٔ نادرستی بدهد.
.IP \- 4
یک تقسیم عدد صحیح اگر در شیار تأخیر (delay slot) یک انشعاب گرفته‌شده (taken branch) یا یک پرش آغاز شود، ممکن است نتیجهٔ نادرستی بدهد.
.RE
.RS 4
.RE
.IP \fB\-mfix\-r4400\fR 4
.IX Item "-mfix-r4400"
.PD 0
.IP \fB\-mno\-fix\-r4400\fR 4
.IX Item "-mno-fix-r4400"
.PD
دور زدن برخی از ایرادات سخت‌افزاری پردازندهٔ R4400:
.RS 4
.IP \- 4
یک شیفت کلمهٔ مضاعف یا متغیر اگر بلافاصله پس از شروع یک تقسیم عدد صحیح اجرا شود، ممکن است نتیجهٔ نادرستی بدهد.
.RE
.RS 4
.RE
.IP \fB\-mfix\-r10000\fR 4
.IX Item "-mfix-r10000".PD 0
.IP \fB\-mno\-fix\-r10000\fR 4
.IX Item "-mno-fix-r10000"
.PD
دور زدن برخی از ایرادات سخت‌افزاری (errata) پردازنده R10000:
.RS 4
.IP \- 4
دنباله‌های \&\f(CW\*(C`ll\*(C'\fR/\f(CW\*(C`sc\*(C'\fR ممکن است در نگارش‌های پیش از 3.0 رفتار تجزیه‌ناپذیر (اتمیک) نداشته باشند. آن‌ها ممکن است در نگارش‌های 2.6 و پیش از آن دچار بن‌بست (deadlock) شوند.
.RE
.RS 4
.Sp
این گزینه تنها در صورتی قابل استفاده است که معماری هدف از دستورالعمل‌های branch\-likely پشتیبانی کند. در صورت استفاده از \&\fB\-march=r10000\fR، گزینهٔ \fB\-mfix\-r10000\fR پیش‌فرض است؛ در غیر این صورت، \fB\-mno\-fix\-r10000\fR پیش‌فرض خواهد بود.
.RE
.IP \fB\-mfix\-r5900\fR 4
.IX Item "-mfix-r5900"
.PD 0
.IP \fB\-mno\-fix\-r5900\fR 4
.IX Item "-mno-fix-r5900"
.PD
تلاش نمی‌کند دستور قبلی را در شکاف تأخیر (delay slot) یک دستور پرش واقع در انتهای یک حلقهٔ کوتاه متشکل از شش دستور یا کمتر زمان‌بندی کند و همیشه به‌جای آن یک دستور \f(CW\*(C`nop\*(C'\fR در آنجا قرار می‌دهد. باگ حلقه‌های کوتاه تحت شرایط معینی به دلیل یک اشکال سخت‌افزاری در تراشهٔ R5900، باعث می‌شود حلقه‌ها تنها یک یا دو بار اجرا شوند. این راه‌حل دور زدن به‌جای GCC توسط اسمبلر پیاده‌سازی شده است.
.IP \fB\-mfix\-rm7000\fR 4
.IX Item "-mfix-rm7000"
.PD 0
.IP \fB\-mno\-fix\-rm7000\fR 4
.IX Item "-mno-fix-rm7000"
.PD
دور زدن ایرادات سخت‌افزاری \f(CW\*(C`dmult\*(C'\fR/\f(CW\*(C`dmultu\*(C'\fR در RM7000. این دور زدن‌ها توسط اسمبلر پیاده‌سازی شده‌اند، نه توسط GCC.
.IP \fB\-mfix\-vr4120\fR 4
.IX Item "-mfix-vr4120"
.PD 0
.IP \fB\-mno\-fix\-vr4120\fR 4
.IX Item "-mno-fix-vr4120"
.PD
دور زدن برخی از ایرادات سخت‌افزاری VR4120:
.RS 4
.IP \- 4
دستور \&\f(CW\*(C`dmultu\*(C'\fR همیشه نتیجهٔ درستی تولید نمی‌کند.
.IP \- 4
دستورهای \&\f(CW\*(C`div\*(C'\fR و \f(CW\*(C`ddiv\*(C'\fR در صورتی که یکی از عملوندها منفی باشد، همیشه نتیجهٔ درستی تولید نمی‌کنند.
.RE
.RS 4
.Sp
راه‌حل‌های دور زدن برای ایرادات تقسیم به توابع ویژه‌ای در \&\fIlibgcc.a\fR وابسته هستند. در حال حاضر، این توابع تنها توسط پیکربندی‌های \f(CW\*(C`mips64vr*\-elf\*(C'\fR ارائه می‌شوند.
.Sp
سایر ایرادات VR4120 نیازمند درج یک NOP بین جفت‌دستورالعمل‌های خاصی هستند. این ایرادات توسط اسمبلر مدیریت می‌شوند، نه خود GCC.
.RE
.IP \fB\-mfix\-vr4130\fR 4
.IX Item "-mfix-vr4130"
.PD 0
.IP \fB\-mno\-fix\-vr4130\fR 4
.IX Item "-mno-fix-vr4130"
.PD
دور زدن ایرادات سخت‌افزاری \f(CW\*(C`mflo\*(C'\fR/\f(CW\*(C`mfhi\*(C'\fR در VR4130. راه‌حل‌های دور زدن به‌جای GCC توسط اسمبلر پیاده‌سازی شده‌اند، اگرچه در صورت در دسترس بودن دستورالعمل‌های \f(CW\*(C`macc\*(C'\fR، \f(CW\*(C`macchi\*(C'\fR، \f(CW\*(C`dmacc\*(C'\fR و \f(CW\*(C`dmacchi\*(C'\fR در VR4130، کامپایلر GCC از به‌کارگیری \f(CW\*(C`mflo\*(C'\fR و \f(CW\*(C`mfhi\*(C'\fR خودداری می‌کند.
.IP \fB\-mfix\-sb1\fR 4
.IX Item "-mfix-sb1"
.PD 0
.IP \fB\-mno\-fix\-sb1\fR 4
.IX Item "-mno-fix-sb1"
.PD
دور زدن برخی از ایرادات سخت‌افزاری هستهٔ پردازندهٔ SB\-1.
(این پرچم در حال حاضر ایرادات ممیز شناور "F1" و "F2" در نگارش 2 هستهٔ SB\-1 را دور می‌زند.)
.IP \fB\-mfix4300\fR 4
.IX Item "-mfix4300"
.PD 0
.IP \fB\-mno\-fix4300\fR 4
.IX Item "-mno-fix4300"
.PD
دور زدن ایرادی در تراشه‌های اولیهٔ VR4300 که باعث می‌شود عملیات ضرب با عملوندهای خاص، ضرب‌های بلافاصله پس از خود را مخدوش کنند.
.IP \fB\-mr10k\-cache\-barrier=\fR\fIsetting\fR 4
.IX Item "-mr10k-cache-barrier=setting"
مشخص می‌کند که آیا GCC باید برای جلوگیری از اثرات جانبی اجرای حدسی (speculation) در پردازنده‌های R10K، مانع‌های حافظهٔ نهان (cache barriers) درج کند یا خیر.
.Sp
مشابه بسیاری از پردازنده‌ها، R10K تلاش می‌کند نتیجهٔ یک پرش شرطی را پیش‌بینی کرده و به‌طور حدسی دستورالعمل‌های شاخهٔ «طی‌شده» ("taken") را اجرا کند. در صورتی که نتیجهٔ پیش‌بینی نادرست باشد، این دستورالعمل‌ها بعداً لغو (abort) می‌شوند. با این حال، در R10K حتی دستورالعمل‌های لغوشده نیز می‌توانند اثرات جانبی داشته باشند.
.Sp
این مشکل فقط بر ذخیره‌سازی‌های هسته و بسته به سیستم، بارگذاری‌های هسته تأثیر می‌گذارد. به عنوان مثال، یک ذخیره‌سازی که به‌طور حدسی اجرا شده ممکن است حافظهٔ مقصد را در حافظهٔ نهان بارگذاری کند و خط حافظهٔ نهان را به عنوان کثیف (dirty) علامت‌گذاری کند، حتی اگر خود عملیات ذخیره‌سازی بعداً لغو شود. اگر یک عملیات DMA پیش از تخلیه شدن (flush) خط «کثیف» در همان ناحیه از حافظه بنویسد، داده‌های موجود در حافظهٔ نهان روی داده‌های منتقل‌شده توسط DMA بازنویسی می‌شوند. برای توضیحات کامل، از جمله دیگر مشکلات احتمالی، به دفترچهٔ راهنمای پردازندهٔ R10K مراجعه کنید.
.Sp
یک راه‌حل دور زدن این است که پیش از هر دسترسی به حافظه که ممکن است به‌طور حدسی اجرا شود و حتی در صورت لغو شدن اثرات جانبی داشته باشد، دستورالعمل‌های مانع حافظهٔ نهان درج شوند. گزینهٔ \fB\-mr10k\-cache\-barrier=\fR\fIsetting\fR پیاده‌سازی GCC از این راه‌حل را کنترل می‌کند. این گزینه فرض می‌کند که دسترسی‌های لغوشده به هر بایتی در نواحی زیر فاقد اثرات جانبی هستند:
.RS 4
.IP 1. 4
.IX Item "1."
حافظهٔ اشغال‌شده توسط فریم پشتهٔ تابع فعلی؛
.IP 2. 4
.IX Item "2."
حافظهٔ اشغال‌شده توسط آرگومان ورودی پشته؛
.IP 3. 4
.IX Item "3."
حافظهٔ اشغال‌شده توسط شیئی با نشانی ثابت در زمان پیوند (link-time-constant).
.RE
.RS 4
.Sp
این وظیفهٔ هسته است که اطمینان حاصل کند دسترسی‌های حدسی به این نواحی واقعاً ایمن هستند.
.Sp
اگر برنامهٔ ورودی شامل اعلان تابعی مانند زیر باشد:
.Sp
.Vb 1
\&        void foo (void);
.Ve
.Sp
آنگاه پیاده‌سازی \f(CW\*(C`foo\*(C'\fR باید امکان اجرای حدسی دستورهای \f(CW\*(C`j foo\*(C'\fR و \&\f(CW\*(C`jal foo\*(C'\fR را فراهم کند. GCC این محدودیت را برای توابعی که خودش کامپایل می‌کند رعایت می‌نماید، و انتظار دارد که توابع غیر GCC (مانند کدهای اسمبلی دست‌نویس) نیز همین کار را انجام دهند.
.Sp
این گزینه سه حالت دارد:
.IP \fB\-mr10k\-cache\-barrier=load\-store\fR 4
.IX Item "-mr10k-cache-barrier=load-store"
درج یک مانع حافظهٔ نهان قبل از هر بارگذاری یا ذخیره‌سازی که ممکن است به‌طور حدسی اجرا شود و حتی در صورت لغو شدن اثرات جانبی داشته باشد.
.IP \fB\-mr10k\-cache\-barrier=store\fR 4
.IX Item "-mr10k-cache-barrier=store"
درج یک مانع حافظهٔ نهان قبل از هر ذخیره‌سازی که ممکن است به‌طور حدسی اجرا شود و حتی در صورت لغو شدن اثرات جانبی داشته باشد.
.IP \fB\-mr10k\-cache\-barrier=none\fR 4
.IX Item "-mr10k-cache-barrier=none"
غیرفعال کردن درج مانع‌های حافظهٔ نهان. این حالت پیش‌فرض است.
.RE
.RS 4
.RE
.IP \fB\-mflush\-func=\fR\fIfunc\fR 4
.IX Item "-mflush-func=func"
.PD 0
.IP \fB\-mno\-flush\-func\fR 4
.IX Item "-mno-flush-func"
.PD
تابعی را که باید برای تخلیهٔ حافظه‌های نهان دستورالعمل (I-cache) و داده (D-cache) فراخوانی شود مشخص می‌کند، یا این که از فراخوانی هرگونه تابعی از این دست جلوگیری می‌کند. در صورت فراخوانی، این تابع باید همان آرگومان‌های تابع متداول \f(CW\*(C`_flush_func\*(C'\fR را بپذیرد، یعنی نشانی محدودهٔ حافظه‌ای که حافظهٔ نهان برای آن تخلیه می‌شود، اندازهٔ محدودهٔ حافظه، و عدد 3 (جهت تخلیهٔ هر دو حافظهٔ نهان). مقدار پیش‌فرض به معماری هدفی که GCC برای آن پیکربندی شده است بستگی دارد، اما عموماً یا \&\f(CW\*(C`_flush_func\*(C'\fR است یا \f(CW\*(C`_\|_cpu_flush\*(C'\fR.
.IP \fB\-mbranch\-cost=\fR\fInum\fR 4
.IX Item "-mbranch-cost=num"
هزینهٔ پرش‌ها را تقریباً به اندازهٔ \fInum\fR دستورالعمل «ساده» تعیین می‌کند. این هزینه تنها یک روش تخمین اکتشافی است و تضمینی برای تولید نتایج یکسان در میان نگارش‌های مختلف وجود ندارد. هزینهٔ صفر به شکلی حشوآمیز مقدار پیش‌فرضی را برمی‌گزیند که بر پایهٔ تنظیمات \fB\-mtune\fR تعیین می‌شود.
.IP \fB\-mbranch\-likely\fR 4
.IX Item "-mbranch-likely"
.PD 0
.IP \fB\-mno\-branch\-likely\fR 4
.IX Item "-mno-branch-likely".PD
فعال یا غیرفعال کردن استفاده از دستورالعمل‌های Branch Likely، صرف‌نظر از مقدار پیش‌فرض معماری انتخاب‌شده. به‌طور پیش‌فرض، اگر دستورالعمل‌های Branch Likely توسط معماری انتخاب‌شده پشتیبانی شوند ممکن است تولید گردند. یک استثنا برای معماری‌های MIPS32 و MIPS64 و پردازنده‌هایی است که این معماری‌ها را پیاده‌سازی می‌کنند؛ برای آن‌ها، دستورالعمل‌های Branch Likely به‌طور پیش‌فرض تولید نمی‌شوند چرا که معماری‌های MIPS32 و MIPS64 به‌طور صریح استفاده از آن‌ها را منسوخ اعلام کرده‌اند.
.IP \fB\-mcompact\-branches=never\fR 4
.IX Item "-mcompact-branches=never"
.PD 0
.IP \fB\-mcompact\-branches=optimal\fR 4
.IX Item "-mcompact-branches=optimal"
.IP \fB\-mcompact\-branches=always\fR 4
.IX Item "-mcompact-branches=always"
.PD
این گزینه‌ها تعیین می‌کنند که کدام شکل از پرش‌ها (branches) تولید شوند. مقدار پیش‌فرض \fB\-mcompact\-branches=optimal\fR است.
.Sp
گزینه \fB\-mcompact\-branches=never\fR تضمین می‌کند که دستورالعمل‌های پرش فشرده (compact branch) هرگز تولید نشوند.
.Sp
گزینه \fB\-mcompact\-branches=always\fR اطمینان حاصل می‌کند که در صورت وجود برای MIPS Release 6 به بعد، یک دستورالعمل پرش فشرده تولید شود. اگر دستورالعمل پرش فشرده در دسترس نباشد (یا پیش از R6 باشد)، به‌جای آن از شکل دارای شکاف تأخیر (delay slot) پرش استفاده می‌شود.
.Sp
اگر برای مقصدهای MIPS16/microMIPS استفاده شود، در حال حاضر نادیده گرفته می‌شود. رفتار مربوط به MIPS16/microMIPS ممکن است در آینده تغییر کند، چرا که آن‌ها دارای برخی دستورالعمل‌های پرش فشرده هستند.
.Sp
گزینه \fB\-mcompact\-branches=optimal\fR باعث می‌شود در صورتی که پرش دارای شکاف تأخیر در ISA فعلی موجود بوده و شکاف تأخیر با موفقیت پر شود، از آن استفاده گردد. اگر شکاف تأخیر پر نشود، در صورت موجود بودن، یک پرش فشرده انتخاب می‌شود.
.IP \fB\-mfp\-exceptions\fR 4
.IX Item "-mfp-exceptions"
.PD 0
.IP \fB\-mno\-fp\-exceptions\fR 4
.IX Item "-mno-fp-exceptions"
.PD
مشخص می‌کند که آیا استثناهای ممیز شناور (FP exceptions) فعال هستند یا خیر. این مورد بر نحوه زمان‌بندی دستورالعمل‌های FP برای برخی پردازنده‌ها تأثیر می‌گذارد. حالت پیش‌فرض این است که استثناهای FP فعال باشند.
.Sp
به‌عنوان مثال، در SB\-1، اگر استثناهای FP غیرفعال باشند و در حال تولید کد ۶۴ بیتی باشیم، می‌توانیم از هر دو خط‌لوله (pipe) ممیز شناور استفاده کنیم. در غیر این صورت، تنها می‌توان از یک خط‌لوله FP استفاده کرد.
.IP \fB\-mvr4130\-align\fR 4
.IX Item "-mvr4130-align"
.PD 0
.IP \fB\-mno\-vr4130\-align\fR 4
.IX Item "-mno-vr4130-align"
.PD
خط‌لوله VR4130 از نوع سوپراسکالر دوطرفه (two-way superscalar) است، اما تنها در صورتی می‌تواند دو دستورالعمل را با هم صادر (issue) کند که اولین دستورالعمل در مرز ۸ بایتی تراز (aligned) شده باشد. هنگامی که این گزینه فعال باشد، GCC جفت‌دستورالعمل‌هایی را که به تشخیص آن باید به‌طور موازی اجرا شوند تراز می‌کند.
.Sp
این گزینه تنها هنگام بهینه‌سازی برای VR4130 اثر دارد. این گزینه معمولاً کد را سریع‌تر می‌کند، اما به قیمت بزرگ‌تر شدن اندازه آن تمام می‌شود. این گزینه به‌طور پیش‌فرض در سطح بهینه‌سازی \fB\-O3\fR فعال است.
.IP \fB\-msynci\fR 4
.IX Item "-msynci"
.PD 0
.IP \fB\-mno\-synci\fR 4
.IX Item "-mno-synci"
.PD
فعال (غیرفعال) کردن تولید دستورالعمل‌های \f(CW\*(C`synci\*(C'\fR در معماری‌هایی که از آن پشتیبانی می‌کنند. دستورالعمل‌های \f(CW\*(C`synci\*(C'\fR (در صورت فعال بودن) هنگام کامپایل \f(CW\*(C`_\|_builtin_\|_\|_clear_cache\*(C'\fR تولید می‌شوند.
.Sp
پیش‌فرض این گزینه \fB\-mno\-synci\fR است، اما می‌توان با پیکربندی GCC با \fB\-\-with\-synci\fR این پیش‌فرض را لغو کرد.
.Sp
هنگام کامپایل کد برای سیستم‌های تک‌پردازنده‌ای، استفاده از \f(CW\*(C`synci\*(C'\fR معمولاً ایمن است. با این حال، در بسیاری از سیستم‌های چند‌هسته‌ای (SMP)، حافظه نهان (cache) دستورالعمل را در تمام هسته‌ها باطل نمی‌کند و ممکن است به رفتار تعریف‌نشده منجر شود.
.IP \fB\-mrelax\-pic\-calls\fR 4
.IX Item "-mrelax-pic-calls"
.PD 0
.IP \fB\-mno\-relax\-pic\-calls\fR 4
.IX Item "-mno-relax-pic-calls"
.PD
تلاش برای تبدیل فراخوانی‌های PIC که معمولاً از طریق ثبات \&\f(CW$25\fR ارسال می‌شوند، به فراخوانی‌های مستقیم. این امر تنها در صورتی امکان‌پذیر است که پیونددهنده (linker) بتواند مقصد را در زمان پیوند حل (resolve) کند و مقصد در محدوده یک فراخوانی مستقیم باشد.
.Sp
گزینه \&\fB\-mrelax\-pic\-calls\fR پیش‌فرض است در صورتی که GCC برای استفاده از یک اسمبلر و پیونددهنده‌ای پیکربندی شده باشد که از دستور اسمبلی \f(CW\*(C`.reloc\*(C'\fR پشتیبانی می‌کنند و \fB\-mexplicit\-relocs\fR برقرار باشد. با \&\fB\-mno\-explicit\-relocs\fR، این بهینه‌سازی می‌تواند تنها توسط اسمبلر و پیونددهنده بدون نیاز به کمک کامپایلر انجام شود.
.IP \fB\-mmcount\-ra\-address\fR 4
.IX Item "-mmcount-ra-address"
.PD 0
.IP \fB\-mno\-mcount\-ra\-address\fR 4
.IX Item "-mno-mcount-ra-address"
.PD
تولید (تولید نکردن) کدی که به \f(CW\*(C`_mcount\*(C'\fR اجازه می‌دهد نشانی بازگشت تابع فراخواننده را تغییر دهد. در صورت فعال بودن، این گزینه رابط معمول \f(CW\*(C`_mcount\*(C'\fR را با یک پارامتر جدید \fIra\-address\fR گسترش می‌دهد که دارای نوع \f(CW\*(C`intptr_t *\*(C'\fR است و در ثبات \&\f(CW$12\fR فرستاده می‌شود. سپس \f(CW\*(C`_mcount\*(C'\fR می‌تواند با انجام هر دو عمل زیر، نشانی بازگشت را تغییر دهد:
.RS 4
.IP * 4
بازگرداندن نشانی جدید در ثبات \f(CW$31\fR.
.IP * 4
ذخیره نشانی جدید در \f(CW\*(C`*\fR\f(CIra\-address\fR\f(CW\*(C'\fR، در صورتی که \fIra\-address\fR غیرتهی باشد.
.RE
.RS 4
.Sp
پیش‌فرض \fB\-mno\-mcount\-ra\-address\fR است.
.RE
.IP \fB\-mframe\-header\-opt\fR 4
.IX Item "-mframe-header-opt"
.PD 0
.IP \fB\-mno\-frame\-header\-opt\fR 4
.IX Item "-mno-frame-header-opt"
.PD
فعال (غیرفعال) کردن بهینه‌سازی سرایند قاب (frame header) در o32 ABI. هنگام استفاده از o32 ABI، فراخوانی توابع ۱۶ بایت را در پشته تخصیص می‌دهد تا تابع فراخوانده‌شده آرگومان‌های ثبات را در آن بنویسد. در صورت فعال بودن، این بهینه‌سازی در صورتی که مشخص شود سرایند قاب بلااستفاده است از تخصیص آن جلوگیری می‌کند.
.Sp
این بهینه‌سازی به‌طور پیش‌فرض در تمام سطوح بهینه‌سازی غیرفعال است.
.IP \fB\-mlxc1\-sxc1\fR 4
.IX Item "-mlxc1-sxc1"
.PD 0
.IP \fB\-mno\-lxc1\-sxc1\fR 4
.IX Item "-mno-lxc1-sxc1"
.PD
در صورت امکان، فعال (غیرفعال) کردن تولید دستورالعمل‌های \f(CW\*(C`lwxc1\*(C'\fR، \&\f(CW\*(C`swxc1\*(C'\fR، \f(CW\*(C`ldxc1\*(C'\fR و \f(CW\*(C`sdxc1\*(C'\fR. به‌طور پیش‌فرض فعال است.
.IP \fB\-mmadd4\fR 4
.IX Item "-mmadd4"
.PD 0
.IP \fB\-mno\-madd4\fR 4
.IX Item "-mno-madd4"
.PD
در صورت امکان، فعال (غیرفعال) کردن تولید دستورالعمل‌های ۴ عملوندی \f(CW\*(C`madd.s\*(C'\fR، \&\f(CW\*(C`madd.d\*(C'\fR و دستورالعمل‌های مرتبط. به‌طور پیش‌فرض فعال است.
.PP
\fIگزینه‌های MMIX (MMIX Options)\fR
.IX Subsection "MMIX Options"
.PP
این گزینه‌ها برای MMIX تعریف شده‌اند:
.IP \fB\-mlibfuncs\fR 4
.IX Item "-mlibfuncs"
.PD 0
.IP \fB\-mno\-libfuncs\fR 4
.IX Item "-mno-libfuncs"
.PD
مشخص می‌کند که توابع کتابخانه‌ای درونی (intrinsic) در حال کامپایل هستند، که صرف‌نظر از اندازه، همه مقادیر را در ثبات‌ها منتقل می‌کنند.
.IP \fB\-mepsilon\fR 4
.IX Item "-mepsilon"
.PD 0
.IP \fB\-mno\-epsilon\fR 4
.IX Item "-mno-epsilon"
.PD
تولید دستورالعمل‌های مقایسه ممیز شناور که با توجه به ثبات اپسیلون \f(CW\*(C`rE\*(C'\fR مقایسه را انجام می‌دهند.
.IP \fB\-mabi=mmixware\fR 4
.IX Item "-mabi=mmixware"
.PD 0
.IP \fB\-mabi=gnu\fR 4
.IX Item "-mabi=gnu"
.PD
تولید کدی که پارامترهای تابع و مقادیر بازگشتی را به‌گونه‌ای منتقل می‌کند که (در تابع فراخوانده‌شده) به‌عنوان ثبات‌های \f(CW$0\fR به بالا دیده می‌شوند، در مقابل GNU ABI که از ثبات‌های سراسری \f(CW$231\fR به بالا استفاده می‌کند.
.IP \fB\-mzero\-extend\fR 4
.IX Item "-mzero-extend".PD 0
.IP \fB\-mno\-zero\-extend\fR 4
.IX Item "-mno-zero-extend"
.PD
هنگام خواندن داده‌ها از حافظه در اندازه‌های کوچک‌تر از ۶۴ بیت، به‌طور پیش‌فرض به‌جای دستورالعمل‌های گسترش علامت، از دستورالعمل‌های بارگذاری با گسترش صفر استفاده می‌کند (استفاده نمی‌کند).
.IP \fB\-mknuthdiv\fR 4
.IX Item "-mknuthdiv"
.PD 0
.IP \fB\-mno\-knuthdiv\fR 4
.IX Item "-mno-knuthdiv"
.PD
باعث می‌شود نتیجهٔ تقسیمی که باقیمانده دارد، علامتی مشابه با مقسوم‌علیه داشته باشد. با گزینهٔ پیش‌فرض، \fB\-mno\-knuthdiv\fR، علامت باقیمانده از علامت مقسوم پیروی می‌کند. هر دو روش از نظر ریاضی معتبر هستند، هرچند که روش دوم تقریباً به‌طور انحصاری استفاده می‌شود.
.IP \fB\-mtoplevel\-symbols\fR 4
.IX Item "-mtoplevel-symbols"
.PD 0
.IP \fB\-mno\-toplevel\-symbols\fR 4
.IX Item "-mno-toplevel-symbols"
.PD
یک کاراکتر \fB:\fR را به ابتدای تمام نمادهای سراسری اضافه می‌کند (اضافه نمی‌کند)، تا کد اسمبلی بتواند با دستورالعمل اسمبلی \f(CW\*(C`PREFIX\*(C'\fR استفاده شود.
.IP \fB\-melf\fR 4
.IX Item "-melf"
یک فایل اجرایی در قالب ELF به‌جای قالب پیش‌فرض \&\fBmmo\fR که توسط شبیه‌ساز \fBmmix\fR استفاده می‌شود، تولید می‌کند.
.IP \fB\-mbranch\-predict\fR 4
.IX Item "-mbranch-predict"
.PD 0
.IP \fB\-mno\-branch\-predict\fR 4
.IX Item "-mno-branch-predict"
.PD
هنگامی که پیش‌بینی ایستای انشعاب یک انشعاب احتمالی را نشان می‌دهد، از دستورالعمل‌های انشعاب محتمل استفاده می‌کند (استفاده نمی‌کند).
.IP \fB\-mbase\-addresses\fR 4
.IX Item "-mbase-addresses"
.PD 0
.IP \fB\-mno\-base\-addresses\fR 4
.IX Item "-mno-base-addresses"
.PD
کدی تولید می‌کند (تولید نمی‌کند) که از \fIآدرس‌های پایه\fR استفاده می‌کند. استفاده از یک آدرس پایه به‌طور خودکار درخواستی (که توسط اسمبلر و پیونددهنده مدیریت می‌شود) برای تنظیم یک مقدار ثابت در یک ثبات سراسری تولید می‌کند. این ثبات برای یک یا چند درخواست آدرس پایه در محدودهٔ ۰ تا ۲۵۵ از مقدار نگهداری‌شده در ثبات استفاده می‌شود. این کار عموماً منجر به تولید کدی کوتاه و سریع می‌شود، اما تعداد مؤلفه‌های داده‌ای متفاوتی که می‌توان آدرس‌دهی کرد محدود است. این بدان معناست که برنامه‌ای با حجم زیادی از داده‌های ایستا ممکن است به \fB\-mno\-base\-addresses\fR نیاز داشته باشد.
.IP \fB\-msingle\-exit\fR 4
.IX Item "-msingle-exit"
.PD 0
.IP \fB\-mno\-single\-exit\fR 4
.IX Item "-mno-single-exit"
.PD
کد تولیدشده را وادار می‌کند (وادار نمی‌کند) که در هر تابع تنها یک نقطهٔ خروج داشته باشد.
.IP \fB\-mset\-data\-start=\fR\fIaddress\fR 4
.IX Item "-mset-data-start=address"
هنگام پیوند دادن، شروع بخش داده را روی \fIaddress\fR تنظیم می‌کند.
.IP \fB\-mset\-program\-start=\fR\fIaddress\fR 4
.IX Item "-mset-program-start=address"
.PD 0
.IP \fB\-mno\-set\-program\-start\fR 4
.IX Item "-mno-set-program-start"
.PD
هنگام پیوند دادن، نشانی شروع برنامه را روی \fIaddress\fR تنظیم می‌کند. مقدار پیش‌فرض آن 0x100 است مگر اینکه از \fI\-mno\-set\-program\-start\fR برای نادیده گرفتن کامل این گزینه استفاده شود.
.PP
\fIگزینه‌های MN10300\fR
.IX Subsection "گزینه‌های MN10300"
.PP
این گزینه‌های \fB\-m\fR برای معماری‌های Matsushita MN10300 تعریف شده‌اند:
.IP \fB\-mmult\-bug\fR 4
.IX Item "-mmult-bug"
.PD 0
.IP \fB\-mno\-mult\-bug\fR 4
.IX Item "-mno-mult-bug"
.PD
در صورت فعال بودن، کدی تولید می‌کند تا از اشکالات دستورالعمل‌های ضرب در پردازنده‌های MN10300 اجتناب شود. این حالت پیش‌فرض است.
.IP \fB\-mam33\fR 4
.IX Item "-mam33"
.PD 0
.IP \fB\-mno\-am33\fR 4
.IX Item "-mno-am33"
.PD
کدی با استفاده از ویژگی‌های خاص پردازندهٔ AM33 تولید می‌کند. حالت پیش‌فرض \fB\-mno\-am33\fR است.
.IP \fB\-mam33\-2\fR 4
.IX Item "-mam33-2"
.PD 0
.IP \fB\-mno\-am33\-2\fR 4
.IX Item "-mno-am33-2"
.PD
کدی با استفاده از ویژگی‌های خاص پردازندهٔ AM33/2.0 تولید می‌کند. حالت پیش‌فرض \fB\-mno\-am33\-2\fR است.
.IP \fB\-mam34\fR 4
.IX Item "-mam34"
.PD 0
.IP \fB\-mno\-am34\fR 4
.IX Item "-mno-am34"
.PD
کدی با استفاده از ویژگی‌های خاص پردازندهٔ AM34 تولید می‌کند. حالت پیش‌فرض \fB\-mno\-am34\fR است.
.IP \fB\-mtune=\fR\fIcpu\-type\fR 4
.IX Item "-mtune=cpu-type"
هنگام زمان‌بندی دستورالعمل‌ها، از ویژگی‌های زمان‌بندی نوع پردازندهٔ مشخص‌شده استفاده می‌کند. این کار نوع پردازندهٔ هدف را تغییر نمی‌دهد. نوع CPU باید یکی از \fBmn10300\fR، \fBam33\fR، \&\fBam33\-2\fR یا \fBam34\fR باشد.
.IP \fB\-mreturn\-pointer\-on\-d0\fR 4
.IX Item "-mreturn-pointer-on-d0"
.PD 0
.IP \fB\-mno\-return\-pointer\-on\-d0\fR 4
.IX Item "-mno-return-pointer-on-d0"
.PD
هنگام تولید تابعی که اشاره‌گر برمی‌گرداند، اشاره‌گر را در هر دو ثبات \f(CW\*(C`a0\*(C'\fR و \f(CW\*(C`d0\*(C'\fR برمی‌گرداند. در غیر این صورت، اشاره‌گر فقط در \f(CW\*(C`a0\*(C'\fR بازگردانده می‌شود و تلاش برای فراخوانی چنین توابعی بدون پیش‌نمونه منجر به خطا خواهد شد. توجه داشته باشید که این گزینه به‌طور پیش‌فرض فعال است؛ برای غیرفعال کردن آن از \&\fB\-mno\-return\-pointer\-on\-d0\fR استفاده کنید.
.IP \fB\-mno\-crt0\fR 4
.IX Item "-mno-crt0"
فایل شیء مقداردهی اولیهٔ زمان اجرای C را پیوند نمی‌دهد.
.IP \fB\-mrelax\fR 4
.IX Item "-mrelax"
به پیونددهنده نشان می‌دهد که باید یک مرحله بهینه‌سازی آزادسازی (relaxation) را برای کوتاه‌تر کردن انشعاب‌ها، فراخوانی‌ها و نشانی‌های حافظهٔ مطلق انجام دهد. این گزینه فقط زمانی تأثیر دارد که در خط فرمان برای مرحلهٔ نهایی پیوند استفاده شود.
.Sp
این گزینه اشکال‌زدایی نمادین را غیرممکن می‌سازد.
.IP \fB\-mliw\fR 4
.IX Item "-mliw"
.PD 0
.IP \fB\-mno\-liw\fR 4
.IX Item "-mno-liw"
.PD
به کامپایلر اجازه می‌دهد در صورتی که هدف پردازندهٔ \fBAM33\fR یا جدیدتر باشد، دستورالعمل‌های \fILong Instruction Word\fR را تولید کند. این گزینه به‌طور پیش‌فرض فعال است.
\&\fB\-mliw\fR ماکروی پیش‌پردازندهٔ \f(CW\*(C`_\|_LIW_\|_\*(C'\fR را تعریف می‌کند؛
\&\fB\-mno\-liw\fR ماکروی پیش‌پردازندهٔ \f(CW\*(C`_\|_NO_LIW_\|_\*(C'\fR را تعریف می‌کند.
.IP \fB\-msetlb\fR 4
.IX Item "-msetlb"
.PD 0
.IP \fB\-mno\-setlb\fR 4
.IX Item "-mno-setlb"
.PD
به کامپایلر اجازه می‌دهد در صورتی که هدف پردازندهٔ \fBAM33\fR یا جدیدتر باشد، دستورالعمل‌های \fISETLB\fR و \fILcc\fR را تولید کند. این گزینه به‌طور پیش‌فرض فعال است.
\&\fB\-msetlb\fR ماکروی پیش‌پردازندهٔ \f(CW\*(C`_\|_SETLB_\|_\*(C'\fR را تعریف می‌کند؛
\&\fB\-mno\-setlb\fR ماکروی پیش‌پردازندهٔ \f(CW\*(C`_\|_NO_SETLB_\|_\*(C'\fR را تعریف می‌کند.
.PP
\fIگزینه‌های Moxie\fR
.IX Subsection "گزینه‌های Moxie"
.IP \fB\-meb\fR 4
.IX Item "-meb"
کد با ترتیب بایت بزرگ‌انتها (big\-endian) تولید می‌کند. این حالت پیش‌فرض برای پیکربندی‌های \fBmoxie\-*\-*\fR است.
.IP \fB\-mel\fR 4
.IX Item "-mel"
کد با ترتیب بایت کوچک‌انتها (little\-endian) تولید می‌کند.
.IP \fB\-mmul.x\fR 4
.IX Item "-mmul.x"
.PD 0
.IP \fB\-mno\-mul.x\fR 4
.IX Item "-mno-mul.x"
.PD
دستورالعمل‌های mul.x و umul.x را تولید می‌کند. این گزینه به‌طور پیش‌فرض برای پیکربندی‌های \&\fBmoxiebox\-*\-*\fR فعال است.
.IP \fB\-mno\-crt0\fR 4
.IX Item "-mno-crt0"
فایل شیء مقداردهی اولیهٔ زمان اجرای C را پیوند نمی‌دهد.
.PP
\fIگزینه‌های MSP430\fR
.IX Subsection "گزینه‌های MSP430".PP
این گزینه‌ها برای MSP430 تعریف شده‌اند:
.IP \fB\-masm\-hex\fR 4
.IX Item "-masm-hex"
مجبور کردن خروجی اسمبلی به استفاده همیشگی از مقادیر ثابت هگزادسیمال. به طور
معمول این مقادیر ثابت اعدادی ده‌دهی علامت‌دار هستند، اما این گزینه برای
مجموعه آزمون (testsuite) و/یا مقاصد زیبایی‌شناختی در دسترس است.
.IP \fB\-mmcu=\fR\fIname\fR 4
.IX Item "-mmcu=name"
انتخاب MCU هدف. این مورد برای ایجاد یک نماد پیش‌پردازنده C بر اساس نام MCU
استفاده می‌شود که به حروف بزرگ تبدیل شده و پیشوند و پسوند \fB_\|_\fR می‌گیرد.
این نماد به نوبه خود توسط فایل سرایند \fImsp430.h\fR برای انتخاب یک فایل
سرایند مکمل اختصاصی MCU به کار می‌رود.
.Sp
این گزینه همچنین ISA مورد استفاده را تعیین می‌کند. اگر نام MCU به‌گونه‌ای باشد
که مشخصاً فقط از 430 ISA پشتیبانی کند، همان انتخاب می‌شود؛ در غیر این صورت
430X ISA انتخاب خواهد شد. نام عمومی MCU به صورت \fBmsp430\fR نیز می‌تواند
برای انتخاب 430 ISA استفاده شود. به طور مشابه، نام عمومی \fBmsp430x\fR برای
MCU، معماری 430X ISA را انتخاب می‌کند.
.Sp
علاوه بر این، یک اسکریپت پیونددهنده اختصاصی MCU به خط فرمان پیونددهنده افزوده
می‌شود. نام اسکریپت، همان نام MCU به همراه پسوند \fI.ld\fR است. بنابراین، مشخص
کردن \fB\-mmcu=xxx\fR در خط فرمان \fBgcc\fR، نماد پیش‌پردازنده C به صورت
\f(CW\*(C`_\|_XXX_\|_\*(C'\fR را تعریف کرده و باعث می‌شود پیونددهنده به دنبال
اسکریپتی با نام \fIxxx.ld\fR بگردد.
.Sp
معماری ISA و پشتیبانی ضرب سخت‌افزاری برای MCUهای گوناگون درون GCC به صورت
سخت‌کد شده قرار دارد. با این حال، یک فایل خارجی \fIdevices.csv\fR می‌تواند برای
گسترش پشتیبانی از دستگاه‌ها فراتر از موارد سخت‌کد شده به کار رود.
.Sp
کامپایلر GCC فایل \fIdevices.csv\fR را با استفاده از روش‌های زیر و بر اساس
ترتیب تقدم داده‌شده جستجو می‌کند، به طوری که روش اول نسبت به روش دوم و روش دوم
نسبت به روش سوم اولویت دارد.
.RS 4
.IP "مسیر include مشخص‌شده با \fB\-I\fR و \fB\-L\fR" 4
.IX Item "Include path specified with -I and -L"
فایل \fIdevices.csv\fR در هر یک از دایرکتوری‌های تعیین‌شده توسط مسیرهای include
و مسیرهای جستجوی کتابخانه پیونددهنده جستجو می‌شود.
.IP "مسیر مشخص‌شده توسط متغیر محیطی \fBMSP430_GCC_INCLUDE_DIR\fR" 4
.IX Item "Path specified by the environment variable MSP430_GCC_INCLUDE_DIR"
مقدار متغیر محیطی سراسری \fBMSP430_GCC_INCLUDE_DIR\fR را برابر مسیر کامل دایرکتوری
حاوی \fIdevices.csv\fR قرار دهید تا GCC این دایرکتوری را برای یافتن \fIdevices.csv\fR
جستجو کند. اگر \fIdevices.csv\fR پیدا شود، این دایرکتوری همچنین به عنوان یک مسیر
include و مسیر کتابخانه پیونددهنده ثبت می‌شود. بنابراین فایل‌های سرایند و اسکریپت‌های
پیونددهنده در این دایرکتوری می‌توانند بدون تعیین دستی \fB\-I\fR و \fB\-L\fR در خط
فرمان استفاده شوند.
.IP "دایرکتوری \fImsp430\-elf{,bare}/include/devices\fR" 4
.IX Item "The msp430-elf{,bare}/include/devices directory"
در نهایت، GCC مسیر \fImsp430\-elf{,bare}/include/devices\fR را از دایرکتوری ریشه
زنجیره ابزار بررسی می‌کند. این دایرکتوری در نصب پیش‌فرض وجود ندارد، اما اگر آن را
ایجاد کرده و \fIdevices.csv\fR را در آن کپی کرده باشید، داده‌های MCU خوانده می‌شوند.
همانند بالا، این دایرکتوری نیز به عنوان یک مسیر include و مسیر کتابخانه پیونددهنده
ثبت می‌شود.
.RE
.RS 4
.Sp
اگر هیچ‌یک از روش‌های جستجوی بالا \fIdevices.csv\fR را پیدا نکنند، از داده‌های
سخت‌کد شده MCU استفاده می‌شود.
.RE
.IP \fB\-mwarn\-mcu\fR 4
.IX Item "-mwarn-mcu"
.PD 0
.IP \fB\-mno\-warn\-mcu\fR 4
.IX Item "-mno-warn-mcu"
.PD
این گزینه هشدارهای مربوط به تداخل میان نام MCU مشخص‌شده توسط گزینه \fB\-mmcu\fR
و ISA تعیین‌شده با گزینه \fB\-mcpu\fR و/یا پشتیبانی ضرب سخت‌افزاری تعیین‌شده با
گزینه \fB\-mhwmult\fR را فعال یا غیرفعال می‌کند. همچنین هشدارهای مربوط به نام‌های
ناشناخته MCU را تغییر وضعیت می‌دهد. این گزینه به صورت پیش‌فرض فعال است.
.IP \fB\-msim\fR 4
.IX Item "-msim"
پیوند دادن به کتابخانه‌های زمان اجرا و اسکریپت پیونددهنده شبیه‌ساز. این گزینه هر
اسکریپتی را که ممکن است توسط گزینه \fB\-mmcu=\fR انتخاب شود، بازنویسی می‌کند.
.IP \fB\-mlarge\fR 4
.IX Item "-mlarge"
استفاده از مدل آدرس‌دهی بزرگ (اشاره‌گرهای ۲۰ بیتی، \f(CW\*(C`size_t\*(C'\fR ۲۰ بیتی).
.IP \fB\-msmall\fR 4
.IX Item "-msmall"
استفاده از مدل آدرس‌دهی کوچک (اشاره‌گرهای ۱۶ بیتی، \f(CW\*(C`size_t\*(C'\fR ۱۶ بیتی).
.IP \fB\-mrelax\fR 4
.IX Item "-mrelax"
این گزینه به اسمبلر و پیونددهنده ارسال می‌شود و به پیونددهنده اجازه می‌دهد بهینه‌سازی‌های
خاصی را انجام دهد که تا زمان پیوند نهایی قابل اجرا نیستند.
.IP \fBmhwmult=\fR\fItype\fR 4
.IX Item "mhwmult=type"
نوع ضرب سخت‌افزاری پشتیبانی‌شده توسط هدف را شرح می‌دهد. مقادیر پذیرفته‌شده برای
\fItype\fR عبارتند از: \fBnone\fR برای عدم وجود ضرب سخت‌افزاری، \fB16bit\fR برای ضرب
اولیه منحصراً ۱۶ بیتی پشتیبانی‌شده توسط MCUهای نخستین، \fB32bit\fR برای ضرب ۱۶/۳۲ بیتی
پشتیبانی‌شده توسط MCUهای بعدی و \fBf5series\fR برای ضرب ۱۶/۳۲ بیتی پشتیبانی‌شده توسط
MCUهای سری F5. مقدار \fBauto\fR نیز می‌تواند داده شود؛ این حالت به GCC اعلام می‌کند که
پشتیبانی ضرب سخت‌افزاری را بر اساس نام MCU مشخص‌شده توسط گزینه \fB\-mmcu\fR استنتاج کند.
اگر گزینه \fB\-mmcu\fR مشخص نشده باشد یا نام MCU شناسایی نشود، هیچ‌گونه پشتیبانی ضرب
سخت‌افزاری در نظر گرفته نمی‌شود. مقدار پیش‌فرض \f(CW\*(C`auto\*(C'\fR است.
.Sp
ضرب‌های سخت‌افزاری معمولاً با فراخوانی یک روال کتابخانه‌ای انجام می‌شوند که باعث
صرفه‌جویی در فضای کد تولیدشده می‌شود. با این حال هنگام کامپایل با \fB\-O3\fR یا بالاتر،
ضرب‌کننده سخت‌افزاری به صورت درون‌خطی (inline) فراخوانی می‌شود. این امر کدی حجیم‌تر اما
سریع‌تر تولید می‌کند.
.Sp
روال‌های ضرب سخت‌افزاری وقفه‌ها را در حین اجرا غیرفعال کرده و پس از اتمام، وضعیت
پیشین وقفه را بازمی‌گردانند. این رفتار استفاده از آن‌ها را هم در گرداننده‌های وقفه و
هم در کدهای عادی ایمن می‌سازد.
.IP \fB\-minrt\fR 4
.IX Item "-minrt"
فعال‌سازی استفاده از یک محیط زمان اجرای حداقل، بدون پشتیبانی از مقداردهنده‌های
اولیه ایستا یا سازنده‌ها. این گزینه برای دستگاه‌های با محدودیت شدید حافظه طراحی
شده است. کامپایلر نمادهای ویژه‌ای را در برخی اشیاء می‌گنجاند که به پیونددهنده و
زمان اجرا می‌گویند کدام بخش‌های کد مورد نیاز هستند.
.IP \fB\-mtiny\-printf\fR 4
.IX Item "-mtiny-printf"
فعال‌سازی توابع کتابخانه‌ای \f(CW\*(C`printf\*(C'\fR و \f(CW\*(C`puts\*(C'\fR با حجم کد
کاهش‌یافته. پیاده‌سازی‌های \fBtiny\fR این توابع بازورود (reentrant) نیستند، بنابراین
در برنامه‌های چندنخی باید با احتیاط استفاده شوند.
.Sp
پشتیبانی از جریان‌ها (streams) حذف شده و رشته مورد نظر برای چاپ همیشه از طریق فراخوانی
سیستمی \f(CW\*(C`write\*(C'\fR به stdout ارسال می‌شود. رشته پیش از ارسال به write
بافر نمی‌شود.
.Sp
این گزینه نیازمند Newlib Nano IO است، بنابراین GCC باید با
\&\fB\-\-enable\-newlib\-nano\-formatted\-io\fR پیکربندی شده باشد.
.IP \fB\-mmax\-inline\-shift=\fR\fIn\fR 4
.IX Item "-mmax-inline-shift=n"
این گزینه یک عدد صحیح \fIn\fR بین ۰ تا ۶۴ (شامل هر دو) را دریافت کرده و حداکثر تعداد
دستورهای شیفت درون‌خطی را تعیین می‌کند که باید برای انجام یک عملیات شیفت با مقداری
ثابت تولید شوند. هنگامی که نیاز باشد از این مقدار فراتر رفته شود، به جای آن از یک
تابع کمکی mspabi استفاده می‌شود. مقدار پیش‌فرض ۴ است.
.Sp
این مورد تنها بر حالت‌هایی اثر می‌گذارد که در آن‌ها شیفت به میزان چندین موقعیت با یک
دستور واحد قابل انجام نباشد (مانند تمام شیفت‌های بزرگ‌تر از ۱ در 430 ISA).
.Sp
شیفت‌های یک مقدار ۳۲ بیتی دست‌کم دو برابر هزینه‌بر هستند، بنابراین مقدار داده‌شده به
این گزینه بر ۲ تقسیم شده و مقدار حاصل به جای آن استفاده می‌شود.
.IP \fB\-mcode\-region=\fR\fIwhere\fR 4
.IX Item "-mcode-region=where"
.PD 0
.IP \fB\-mdata\-region=\fR\fIwhere\fR 4
.IX Item "-mdata-region=where"
.PD
این گزینه‌ها به کامپایلر اعلام می‌کنند که توابع و داده‌های فاقد یکی از صفت‌های
\&\f(CW\*(C`lower\*(C'\fR، \f(CW\*(C`upper\*(C'\fR، \f(CW\*(C`either\*(C'\fR یا \f(CW\*(C`section\*(C'\fR
را در کجا قرار دهد. مقادیر ممکن برای \fIwhere\fR عبارتند از \fBlower\fR،
\&\fBupper\fR، \fBeither\fR یا \fBany\fR. سه مورد اول مانند صفت متناظر خود عمل می‌کنند.
چهارمین مقدار ممکن یعنی \fBany\fR، گزینه پیش‌فرض است. این حالت جای‌گذاری را به طور کامل
به اسکریپت پیونددهنده و چگونگی تخصیص بخش‌های استاندارد (\f(CW\*(C`.text\*(C'\fR،
\&\f(CW\*(C`.data\*(C'\fR و غیره) به نواحی حافظه واگذار می‌کند.
.IP \fB\-muse\-lower\-region\-prefix\fR 4
.IX Item "-muse-lower-region-prefix"
افزودن پیشوند \fB.lower\fR به نام بخش‌ها هنگام کامپایل با
\&\fB\-mcode\-region=lower\fR یا \fB\-mdata\-region=lower\fR. به صورت پیش‌فرض
غیرفعال است.
.IP \fB\-msilicon\-errata=\fR\fIname\fR[\fB,\fR\fIname\fR\fB...\fR] 4
.IX Item "-msilicon-errata=name[,name...]"
این گزینه درخواستی را به اسمبلر ارسال می‌کند تا اصلاحیه‌های مربوط به ایرادهای سیلیکونی
(silicon errata) نام‌برده را فعال کند. برای جزئیات به مستندات اسمبلر مراجعه کنید.
.IP \fB\-msilicon\-errata\-warn=\fR\fIname\fR[\fB,\fR\fIname\fR\fB...\fR] 4
.IX Item "-msilicon-errata-warn=name[,name...]"
این گزینه درخواستی را به اسمبلر ارسال می‌کند تا در صورت احتمال نیاز به اعمال یک ایراد
سیلیکونی نام‌برده، پیام‌های هشدار را فعال کند. برای جزئیات به مستندات اسمبلر مراجعه کنید.
.IP \fB\-mwarn\-devices\-csv\fR 4
.IX Item "-mwarn-devices-csv"
.PD 0
.IP \fB\-mno\-warn\-devices\-csv\fR 4
.IX Item "-mno-warn-devices-csv"
.PD
هشدار در صورت پیدا نشدن \fIdevices.csv\fR یا بروز خطا در تجزیه آن (پیش‌فرض: فعال).
.PP
\fIگزینه‌های NDS32\fR
.IX Subsection "NDS32 Options".PP
این گزینه‌ها برای پیاده‌سازی‌های NDS32 تعریف شده‌اند:
.IP \fB\-mbig\-endian\fR 4
.IX Item "-mbig-endian"
.PD 0
.IP \fB\-EB\fR 4
.IX Item "-EB"
.PD
تولید کد در حالت big\-endian.
.IP \fB\-mlittle\-endian\fR 4
.IX Item "-mlittle-endian"
.PD 0
.IP \fB\-EL\fR 4
.IX Item "-EL"
.PD
تولید کد در حالت little\-endian.
.IP \fB\-mabi=2\fR 4
.IX Item "-mabi=2"
.PD 0
.IP \fB\-mfloat\-abi=soft\fR 4
.IX Item "-mfloat-abi=soft"
.PD
استفاده از ABI ممیز شناور نرم‌افزاری.
.IP \fB\-mabi=2fp+\fR 4
.IX Item "-mabi=2fp+"
.PD 0
.IP \fB\-mfloat\-abi=hard\fR 4
.IX Item "-mfloat-abi=hard"
.PD
استفاده از ABI ممیز شناور سخت‌افزاری.
.IP \fB\-mreduced\-regs\fR 4
.IX Item "-mreduced-regs"
استفاده از مجموعه ثبات‌های کاهش‌یافته برای تخصیص ثبات‌ها.
.IP \fB\-mfull\-regs\fR 4
.IX Item "-mfull-regs"
استفاده از مجموعه ثبات‌های کامل برای تخصیص ثبات‌ها.
.IP \fB\-malways\-align\fR 4
.IX Item "-malways-align"
هم‌ترازسازی همیشگی نقطه ورود تابع، مقصدهای پرش، و نشانی بازگشت.
.IP \fB\-malign\-functions\fR 4
.IX Item "-malign-functions"
هم‌تراز کردن نقطه ورود تابع با مرز ۴ بایتی.
.IP \fB\-mfp\-as\-gp\fR 4
.IX Item "-mfp-as-gp"
.PD 0
.IP \fB\-mno\-fp\-as\-gp\fR 4
.IX Item "-mno-fp-as-gp"
.PD
فعال/غیرفعال کردن بهینه‌سازی fp\-as\-gp.
.IP \fB\-mcmov\fR 4
.IX Item "-mcmov"
.PD 0
.IP \fB\-mno\-cmov\fR 4
.IX Item "-mno-cmov"
.PD
فعال/غیرفعال کردن تولید دستورالعمل‌های انتقال شرطی (conditional move).
.IP \fB\-mhw\-abs\fR 4
.IX Item "-mhw-abs"
.PD 0
.IP \fB\-mno\-hw\-abs\fR 4
.IX Item "-mno-hw-abs"
.PD
فعال/غیرفعال کردن تولید دستورالعمل‌های سخت‌افزاری abs.
.IP \fB\-mext\-perf\fR 4
.IX Item "-mext-perf"
.PD 0
.IP \fB\-mno\-ext\-perf\fR 4
.IX Item "-mno-ext-perf"
.PD
فعال/غیرفعال کردن تولید دستورالعمل‌های افزونه کارایی (performance extension).
.IP \fB\-mext\-perf2\fR 4
.IX Item "-mext-perf2"
.PD 0
.IP \fB\-mno\-ext\-perf2\fR 4
.IX Item "-mno-ext-perf2"
.PD
فعال/غیرفعال کردن تولید دستورالعمل‌های افزونه ۲ کارایی.
.IP \fB\-mext\-string\fR 4
.IX Item "-mext-string"
.PD 0
.IP \fB\-mno\-ext\-string\fR 4
.IX Item "-mno-ext-string"
.PD
فعال/غیرفعال کردن تولید دستورالعمل‌های افزونه رشته (string extension).
.IP \fB\-mext\-dsp\fR 4
.IX Item "-mext-dsp"
.PD 0
.IP \fB\-mno\-ext\-dsp\fR 4
.IX Item "-mno-ext-dsp"
.PD
فعال/غیرفعال کردن تولید دستورالعمل‌های افزونه DSP.
.IP \fB\-mext\-fpu\-fma\fR 4
.IX Item "-mext-fpu-fma"
.PD 0
.IP \fB\-mno\-ext\-fpu\-fma\fR 4
.IX Item "-mno-ext-fpu-fma"
.PD
فعال/غیرفعال کردن تولید دستورالعمل‌های ضرب-تجمع (multiply-accumulation) ممیز شناور.
.IP \fB\-mext\-fpu\-sp\fR 4
.IX Item "-mext-fpu-sp"
.PD 0
.IP \fB\-mno\-ext\-fpu\-sp\fR 4
.IX Item "-mno-ext-fpu-sp"
.PD
فعال/غیرفعال کردن تولید دستورالعمل‌های ممیز شناور با دقت یگانه (single\-precision).
.IP \fB\-mext\-fpu\-dp\fR 4
.IX Item "-mext-fpu-dp"
.PD 0
.IP \fB\-mno\-ext\-fpu\-dp\fR 4
.IX Item "-mno-ext-fpu-dp"
.PD
فعال/غیرفعال کردن تولید دستورالعمل‌های ممیز شناور با دقت مضاعف (double\-precision).
.IP \fB\-mv3push\fR 4
.IX Item "-mv3push"
.PD 0
.IP \fB\-mno\-v3push\fR 4
.IX Item "-mno-v3push"
.PD
فعال/غیرفعال کردن تولید دستورالعمل‌های v3 push25/pop25.
.IP \fB\-m16\-bit\fR 4
.IX Item "-m16-bit"
.PD 0
.IP \fB\-mno\-16\-bit\fR 4
.IX Item "-mno-16-bit"
.PD
فعال/غیرفعال کردن تولید دستورالعمل‌های ۱۶ بیتی.
.IP \fB\-mvh\fR 4
.IX Item "-mvh"
.PD 0
.IP \fB\-mno\-vh\fR 4
.IX Item "-mno-vh"
.PD
فعال/غیرفعال کردن پشتیبانی از Virtual Hosting.
.IP \fB\-misr\-vector\-size=\fR\fInum\fR 4
.IX Item "-misr-vector-size=num"
تعیین اندازه هر بردار وقفه، که باید ۴ یا ۱۶ باشد.
.IP \fB\-misr\-secure=\fR\fInum\fR 4
.IX Item "-misr-secure=num"
تعیین سطح امنیت c\-isr برای کل فایل.
.IP \fB\-mcache\-block\-size=\fR\fInum\fR 4
.IX Item "-mcache-block-size=num"
تعیین اندازه هر بلوک حافظه پنهان (cache)،
که باید توانی از ۲ بین ۴ و ۵۱۲ باشد.
.IP \fB\-march=\fR\fIarch\fR 4
.IX Item "-march=arch"
معماری هدف را تعیین می‌کند. \fIarch\fR می‌تواند یکی از موارد
\&\fBv2\fR، \fBv3\fR، \fBv3j\fR، \fBv3m\fR، \fBv3f\fR، یا \fBv3s\fR باشد.
.IP \fB\-mcpu=\fR\fIcpu\fR 4
.IX Item "-mcpu=cpu"
پردازنده (CPU) هدف کامپایل را مشخص می‌کند. \fIcpu\fR می‌تواند یکی از موارد
\&\fBn6\fR، \fBn650\fR، \fBn7\fR، \fBn705\fR، \fBn8\fR، \fBn801\fR،
\&\fBsn8\fR، \fBsn801\fR، \fBs8\fR، \fBs801\fR، \fBe8\fR، \fBe801\fR،
\&\fBn820\fR، \fBs830\fR، \fBe830\fR، \fBn9\fR، \fBn903\fR، \fBn903a\fR،
\&\fBn968\fR، \fBn968a\fR، \fBn10\fR، \fBn1033\fR، \fBn1033a\fR،
\&\fBn1033\-fpu\fR، \fBn1033\-spu\fR، \fBn1068\fR، \fBn1068a\fR،
\&\fBn1068\-fpu\fR، \fBn1068a\-fpu\fR، \fBd10\fR، \fBd1088\fR،
\&\fBd1088\-fpu\fR، \fBd1088\-spu\fR، \fBn15\fR، \fBd15\fR، \fBn15s\fR،
\&\fBd15s\fR، \fBn15f\fR، \fBd15f\fR، \fBn12\fR، \fBn1213\fR،
\&\fBn1233\fR، \fBn1233\-fpu\fR، \fBn1233\-spu\fR، \fBn13\fR، \fBn1337\fR،
\&\fBn1337\-fpu\fR، \fBn1337\-spu\fR، یا \fBsimple\fR باشد.
.IP \fB\-mconfig\-fpu=\fR\fInum\fR 4
.IX Item "-mconfig-fpu=num"
یک مقدار پیکربندی FPU از 0 تا 7 را تعیین می‌کند؛ 0\-\-3 طبق مشخصات FPU است،
و 4\-\-7 متناظر با 0\-\-3 هستند.
.IP \fB\-mconfig\-mul=\fR\fItype\fR 4
.IX Item "-mconfig-mul=type"
پیکربندی دستور ضرب را تعیین می‌کند. \fItype\fR می‌تواند یکی از موارد
\&\fBfast\fR، \fBfast1\fR (معادل \fBfast\fR)، \fBfast2\fR، یا
\&\fBslow\fR باشد. پیش‌فرض \fBfast1\fR است.
.IP \fB\-mconfig\-register\-ports=\fR\fIkind\fR 4
.IX Item "-mconfig-register-ports=kind"
تعداد درگاه‌های خواندن/نوشتن برای هسته‌های n9/n10 را تعیین می‌کند. مقدار باید
\&\fB3r2w\fR یا \fB2r1w\fR باشد.
.IP \fB\-mcmodel=\fR\fIcode\-model\fR 4
.IX Item "-mcmodel=code-model"
مدل کد را بر روی یکی از موارد زیر تنظیم می‌کند:
.RS 4
.IP \fBsmall\fR 4
.IX Item "small"
تمامی بخش‌های داده و داده‌های فقط-خواندنی باید در فضای آدرس‌دهی 512KB قرار گیرند.
بخش متن (text segment) باید در فضای آدرس‌دهی 16MB قرار گیرد..IP \fBmedium\fR 4
.IX Item "medium"
بخش داده باید درون محدودهٔ 512KB باشد، در حالی که بخش داده‌های فقط‌خواندنی می‌تواند در فضای آدرس‌دهی 4GB قرار گیرد. بخش کد (text) همچنان باید در فضای آدرس‌دهی 16MB باشد.
.IP \fBlarge\fR 4
.IX Item "large"
تمام بخش‌های کد و داده می‌توانند درون فضای آدرس‌دهی 4GB قرار گیرند.
.RE
.RS 4
.Sp
مقدار پیش‌فرض در مقصدهای GNU/Linux برابر \fBlarge\fR و در سایر مقصدهای ELF برابر \fBmedium\fR است.
.RE
.IP \fB\-mctor\-dtor\fR 4
.IX Item "-mctor-dtor"
.PD 0
.IP \fB\-mno\-ctor\-dtor\fR 4
.IX Item "-mno-ctor-dtor"
.PD
فعال/غیرفعال کردن ویژگی سازنده/ویرانگر (constructor/destructor).
.IP \fB\-mrelax\fR 4
.IX Item "-mrelax"
.PD 0
.IP \fB\-mno\-relax\fR 4
.IX Item "-mno-relax"
.PD
فعال/غیرفعال کردن گزینهٔ پیونددهنده برای ساده‌سازی و کوتاه‌سازی دستورالعمل‌ها (instruction relaxation).
.IP \fB\-mrelax\-hint\fR 4
.IX Item "-mrelax-hint"
.PD 0
.IP \fB\-mno\-relax\-hint\fR 4
.IX Item "-mno-relax-hint"
.PD
فعال/غیرفعال کردن درج راهنماها برای پیونددهنده جهت انجام ساده‌سازی دستورالعمل‌ها.
.IP \fB\-msched\-prolog\-epilog\fR 4
.IX Item "-msched-prolog-epilog"
.PD 0
.IP \fB\-mno\-sched\-prolog\-epilog\fR 4
.IX Item "-mno-sched-prolog-epilog"
.PD
فعال/غیرفعال کردن زمان‌بندی توالی مقدمه (prologue) و مؤخره (epilogue) تابع.
.IP \fB\-mret\-in\-naked\-func\fR 4
.IX Item "-mret-in-naked-func"
.PD 0
.IP \fB\-mno\-ret\-in\-naked\-func\fR 4
.IX Item "-mno-ret-in-naked-func"
.PD
فعال/غیرفعال کردن تولید دستورالعمل‌های بازگشت در توابع عریان (naked functions). این گزینه به‌طور پیش‌فرض فعال است.
.IP \fB\-malways\-save\-lp\fR 4
.IX Item "-malways-save-lp"
.PD 0
.IP \fB\-mno\-always\-save\-lp\fR 4
.IX Item "-mno-always-save-lp"
.PD
فعال/غیرفعال کردن ذخیرهٔ همیشگی \f(CW$lp\fR روی پشته.
.IP \fB\-munaligned\-access\fR 4
.IX Item "-munaligned-access"
.PD 0
.IP \fB\-mno\-unaligned\-access\fR 4
.IX Item "-mno-unaligned-access"
.PD
فعال/غیرفعال کردن دسترسی‌های غیرهم‌تراز به کلمه (word) و نیم‌کلمه (halfword) برای داده‌های بسته‌بندی‌شده (packed).
.IP \fB\-minline\-asm\-r15\fR 4
.IX Item "-minline-asm-r15"
.PD 0
.IP \fB\-mno\-inline\-asm\-r15\fR 4
.IX Item "-mno-inline-asm-r15"
.PD
مجاز/غیرمجاز کردن استفاده از r15 برای اسمبلی درون‌خطی (inline asm).
.PP
\fIگزینه‌های Nvidia PTX\fR
.IX Subsection "Nvidia PTX Options"
.PP
این گزینه‌ها برای Nvidia PTX تعریف شده‌اند:
.IP \fB\-m64\fR 4
.IX Item "-m64"
نادیده گرفته می‌شود، اما برای سازگاری با نسخه‌های پیشین حفظ شده است. تنها ABI ۶۴\-بیتی پشتیبانی می‌شود.
.IP \fB\-march=\fR\fIarchitecture\-string\fR 4
.IX Item "-march=architecture-string"
تولید کد برای معماری مقصد مشخص‌شده در PTX ISA.
رشته‌های معماری معتبر عبارتند از:
\&\fBsm_30\fR، \&\fBsm_35\fR، \&\fBsm_37\fR،
\&\fBsm_50\fR، \&\fBsm_52\fR، \&\fBsm_53\fR،
\&\fBsm_61\fR،
\&\fBsm_70\fR، \&\fBsm_75\fR،
\&\fBsm_80\fR، و \&\fBsm_89\fR.
مقدار پیش‌فرض به نحوهٔ پیکربندی کامپایلر بستگی دارد؛ گزینهٔ \&\fB\-\-with\-arch\fR را ببینید.
.Sp
این گزینه مقدار ماکروی پیش‌پردازندهٔ \&\f(CW\*(C`_\|_PTX_SM_\|_\*(C'\fR را تعیین می‌کند؛ برای مثال، برای \fBsm_35\fR، این مقدار برابر \&\fB350\fR است.
.IP \fB\-misa=\fR\fIarchitecture\-string\fR 4
.IX Item "-misa=architecture-string"
نام مستعار \fB\-march=\fR.
.IP \fB\-march\-map=\fR\fIarchitecture\-string\fR 4
.IX Item "-march-map=architecture-string"
نزدیک‌ترین مقدار در دسترس \fB\-march=\fR را که دارای قابلیت‌های فراتر نباشد انتخاب می‌کند. برای نمونه، برای \fB\-march\-map=sm_50\fR مقدار \&\fB\-march=sm_37\fR را انتخاب می‌کند، و برای \fB\-march\-map=sm_53\fR مقدار \&\fB\-march=sm_53\fR را برمی‌گزیند.
.IP \fB\-mptx=\fR\fIversion\-string\fR 4
.IX Item "-mptx=version-string"
تولید کد برای نسخهٔ مشخص‌شده از PTX ISA.
رشته‌های معتبر نسخه عبارتند از:
\&\fB3.1\fR،
\&\fB4.0\fR، \&\fB4.1\fR، \&\fB4.2\fR،
\&\fB5.0\fR،
\&\fB6.0\fR، \&\fB6.3\fR،
\&\fB7.0\fR، \&\fB7.3\fR، و \&\fB7.8\fR.
نسخهٔ پیش‌فرض PTX ISA همان نسخه‌ای است که پشتیبانی از معماری مقصدِ انتخاب‌شدهٔ PTX ISA را اضافه کرده است (گزینهٔ \fB\-march=\fR را ببینید)، اما حداقل \fB6.3\fR، یا برای \fB\-march=sm_52\fR و بالاتر، حداقل \fB7.3\fR خواهد بود.
.Sp
این گزینه مقادیر ماکروهای پیش‌پردازندهٔ \&\f(CW\*(C`_\|_PTX_ISA_VERSION_MAJOR_\|_\*(C'\fR و \&\f(CW\*(C`_\|_PTX_ISA_VERSION_MINOR_\|_\*(C'\fR را تعیین می‌کند؛ برای مثال، برای \fB3.1\fR این ماکروها به ترتیب دارای مقادیر \fB3\fR و \&\fB1\fR هستند.
.IP \fB\-mmainkernel\fR 4
.IX Item "-mmainkernel"
پیوند دادن کد برای یک کرنل _\|_main. این گزینه برای اجرای مستقل به جای اجرای بارسپاری‌شده (offloading) به کار می‌رود.
.IP \fB\-moptimize\fR 4
.IX Item "-moptimize"
.PD 0
.IP \fB\-mno\-optimize\fR 4
.IX Item "-mno-optimize"
.PD
فعال/غیرفعال کردن بهینه‌سازی‌های اجرای بخش‌بندی‌شده (partitioned execution). این گزینه در صورت انتخاب هر سطحی از بهینه‌سازی، به‌طور پیش‌فرض فعال است.
.IP \fB\-msoft\-stack\fR 4
.IX Item "-msoft-stack"
.PD 0
.IP \fB\-mno\-soft\-stack\fR 4
.IX Item "-mno-soft-stack"
.PD
برای \fB\-mno\-soft\-stack\fR (حالت پیش‌فرض، مگر اینکه \fB\-mgomp\fR مشخص شده باشد)، از پشته‌های «بومی» (native) در PTX استفاده می‌شود؛ به این معنا که کدی تولید می‌شود که از حافظهٔ \f(CW\*(C`.local\*(C'\fR یا مستقیماً از \f(CW\*(C`alloca\*(C'\fR در PTX برای فضای پشته استفاده می‌کند. مگر اینکه \fB\-mptx=7.3\fR یا بالاتر و \fB\-march=sm_52\fR یا بالاتر فعال باشند، آرایه‌های با طول متغیر و تخصیص پویای حافظه روی پشته با \f(CW\*(C`alloca\*(C'\fR پشتیبانی نمی‌شوند.
.Sp
برای \fB\-msoft\-stack\fR (که توسط \fB\-mgomp\fR اعمال می‌شود)، کدی تولید می‌شود که از حافظهٔ \f(CW\*(C`.local\*(C'\fR یا \f(CW\*(C`alloca\*(C'\fR در PTX مستقیماً برای ذخیره‌سازی پشته استفاده نمی‌کند. در عوض، یک اشاره‌گر پشته به ازای هر warp به‌طور صریح نگهداری می‌شود. این کار تخصیص پشته با طول متغیر (با آرایه‌های با طول متغیر یا \f(CW\*(C`alloca\*(C'\fR) را ممکن می‌سازد، و زمانی که حافظهٔ سراسری (global memory) برای ذخیره‌سازی زیرین استفاده شود، دسترسی به متغیرهای خودکار (automatic) را از دیگر نخ‌ها یا با استفاده از دستورالعمل‌های اتمیک (atomic) امکان‌پذیر می‌کند. این شیوهٔ تولید کد برای بارسپاری در OpenMP استفاده می‌شود، اما خود گزینه به‌تنهایی صرفاً جهت آزمایش کامپایلر ارائه شده است؛ برای تولید کد مناسب جهت پیوند در برنامه‌هایی که از بارسپاری OpenMP استفاده می‌کنند، از گزینهٔ \fB\-mgomp\fR بهره بگیرید.
.IP \fB\-msoft\-stack\-reserve\-local=\fR\fIsize\fR 4
.IX Item "-msoft-stack-reserve-local=size"
تعیین اندازهٔ حافظهٔ \f(CW\*(C`.local\*(C'\fR مورد استفاده برای پشته در زمانی که مقدار دقیق آن مشخص نیست. مقدار پیش‌فرض آن 128 است.
.IP \fB\-muniform\-simt\fR 4
.IX Item "-muniform-simt"
.PD 0
.IP \fB\-mno\-uniform\-simt\fR 4
.IX Item "-mno-uniform-simt"
.PD
فعال/غیرفعال کردن روشی از تولید کد که امکان اجرای همهٔ نخ‌ها در هر warp را فراهم می‌کند، در حالی که وضعیت حافظه و اثرات جانبی را به‌گونه‌ای حفظ می‌کند که گویی خارج از نواحی SIMD در OpenMP، تنها یک نخ در هر warp فعال بوده است. تمام عملیات اتمیک و فراخوانی‌های زمان‌اجرا (\f(CW\*(C`malloc\*(C'\fR، \f(CW\*(C`free\*(C'\fR، \f(CW\*(C`vprintf\*(C'\fR) به‌صورت مشروط اجرا می‌شوند (تنها در صورتی که اندیس lane فعلی برابر با اندیس lane اصلی باشد)، و ثباتی که مقداری به آن منتسب می‌شود از طریق یک دستورالعمل shuffle از lane اصلی کپی می‌گردد. در خارج از نواحی SIMD، شناسهٔ lane 0 به عنوان اصلی (master) عمل می‌کند؛ درون آن‌ها، هر نخ خود را به عنوان master می‌بیند. آرایهٔ حافظهٔ اشتراکی \f(CW\*(C`int _\|_nvptx_uni[]\*(C'\fR ماسک‌های بیتیِ تمام‌صفر یا تمام‌یک را برای هر warp ذخیره می‌کند که نشان‌دهندهٔ وضعیت فعلی است (مقدار 0 در خارج از نواحی SIMD). هر نخ می‌تواند ماسک بیتی واقع در موقعیت \f(CW\*(C`tid.y\*(C'\fR را با اندیس lane فعلی AND بیتی کند تا اندیس lane اصلی محاسبه شود..IP \fB\-mgomp\fR 4
.IX Item "-mgomp"
.PD 0
.IP \fB\-mno\-gomp\fR 4
.IX Item "-mno-gomp"
.PD
فعال/غیرفعال کردن تولید کد برای استفاده در برون‌سپاری محاسبات (offloading) در OpenMP.
گزینهٔ \&\fB\-mgomp\fR گزینه‌های \fB\-msoft\-stack\fR و
\&\fB\-muniform\-simt\fR را فعال کرده و گونهٔ multilib متناظر را انتخاب می‌کند.
.PP
\fIگزینه‌های OpenRISC\fR
.IX Subsection "OpenRISC Options"
.PP
این گزینه‌ها برای OpenRISC تعریف شده‌اند:
.IP \fB\-mboard=\fR\fIname\fR 4
.IX Item "-mboard=name"
پیکربندی زمان اجرای مخصوص یک برد. این مقدار برای
پیوند کتابخانهٔ برد newlib به پیونددهنده ارسال می‌شود. پیش‌فرض \f(CW\*(C`or1ksim\*(C'\fR است.
.IP \fB\-msoft\-div\fR 4
.IX Item "-msoft-div"
.PD 0
.IP \fB\-mhard\-div\fR 4
.IX Item "-mhard-div"
.PD
انتخاب دستورالعمل‌های تقسیم نرم‌افزاری یا سخت‌افزاری (\f(CW\*(C`l.div\*(C'\fR، \f(CW\*(C`l.divu\*(C'\fR).
پیش‌فرض، تقسیم سخت‌افزاری است.
.IP \fB\-msoft\-mul\fR 4
.IX Item "-msoft-mul"
.PD 0
.IP \fB\-mhard\-mul\fR 4
.IX Item "-mhard-mul"
.PD
انتخاب دستورالعمل‌های ضرب نرم‌افزاری یا سخت‌افزاری (\f(CW\*(C`l.mul\*(C'\fR، \f(CW\*(C`l.muli\*(C'\fR).
پیش‌فرض، ضرب سخت‌افزاری است.
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
.PD 0
.IP \fB\-mhard\-float\fR 4
.IX Item "-mhard-float"
.PD
انتخاب نرم‌افزاری یا سخت‌افزاری بودن برای عملیات ممیز شناور.
پیش‌فرض، نرم‌افزاری است.
.IP \fB\-mdouble\-float\fR 4
.IX Item "-mdouble-float"
هنگامی که \fB\-mhard\-float\fR انتخاب شده باشد، تولید دستورالعمل‌های
ممیز شناور با دقت مضاعف (double-precision) را فعال می‌کند. به‌طور پیش‌فرض از توابع \fIlibgcc\fR
برای انجام عملیات ممیز شناور با دقت مضاعف استفاده می‌شود.
.IP \fB\-munordered\-float\fR 4
.IX Item "-munordered-float"
هنگامی که \fB\-mhard\-float\fR انتخاب شده باشد، تولید دستورالعمل‌های
مقایسه و تنظیم پرچم ممیز شناور نامرتب (\f(CW\*(C`lf.sfun*\*(C'\fR) را فعال می‌کند. به‌طور پیش‌فرض
از توابع \fIlibgcc\fR برای انجام عملیات مقایسه و تنظیم پرچم ممیز شناور نامرتب
استفاده می‌شود.
.IP \fB\-mcmov\fR 4
.IX Item "-mcmov"
تولید دستورالعمل‌های انتقال شرطی (\f(CW\*(C`l.cmov\*(C'\fR) را فعال می‌کند. به‌طور
پیش‌فرض معادل‌های آن‌ها با استفاده از مقداردهی و انشعاب (set and branch) تولید می‌شوند.
.IP \fB\-mror\fR 4
.IX Item "-mror"
تولید دستورالعمل‌های چرخش به راست (\f(CW\*(C`l.ror\*(C'\fR) را فعال می‌کند. به‌طور پیش‌فرض
از توابع \fIlibgcc\fR برای انجام عملیات چرخش به راست استفاده می‌شود.
.IP \fB\-mrori\fR 4
.IX Item "-mrori"
تولید دستورالعمل‌های چرخش به راست با مقدار بی‌درنگ (\f(CW\*(C`l.rori\*(C'\fR) را فعال می‌کند.
به‌طور پیش‌فرض از توابع \fIlibgcc\fR برای انجام عملیات چرخش به راست با
مقدار بی‌درنگ استفاده می‌شود.
.IP \fB\-msext\fR 4
.IX Item "-msext"
تولید دستورالعمل‌های گسترش علامت (\f(CW\*(C`l.ext*\*(C'\fR) را فعال می‌کند. به‌طور پیش‌فرض
از بارگذاری‌های حافظه برای انجام گسترش علامت استفاده می‌شود.
.IP \fB\-msfimm\fR 4
.IX Item "-msfimm"
تولید دستورالعمل‌های مقایسه و تنظیم پرچم با مقدار بی‌درنگ (\f(CW\*(C`l.sf*i\*(C'\fR) را
فعال می‌کند. به‌طور پیش‌فرض دستورالعمل‌های بیشتری تولید می‌شوند تا ابتدا
مقدار بی‌درنگ را در یک ثبات ذخیره کنند.
.IP \fB\-mshftimm\fR 4
.IX Item "-mshftimm"
تولید دستورالعمل‌های شیفت با مقدار بی‌درنگ (\f(CW\*(C`l.srai\*(C'\fR، \f(CW\*(C`l.srli\*(C'\fR،
\&\f(CW\*(C`l.slli\*(C'\fR) را فعال می‌کند. به‌طور پیش‌فرض دستورالعمل‌های بیشتری تولید
می‌شوند تا ابتدا مقدار بی‌درنگ را در یک ثبات ذخیره کنند.
.IP \fB\-mcmodel=small\fR 4
.IX Item "-mcmodel=small"
تولید کد OpenRISC برای مدل کوچک (small): جدول GOT به 64k و
پرش‌های فراخوانی تابع به آفست‌های 64M محدود هستند. این مدل پیش‌فرض است.
.IP \fB\-mcmodel=large\fR 4
.IX Item "-mcmodel=large"
تولید کد OpenRISC برای مدل بزرگ (large): اندازهٔ جدول GOT می‌تواند تا 4G رشد کند
و پرش‌های فراخوانی تابع می‌توانند کل فضای نشانی 4G را هدف قرار دهند.
.PP
\fIگزینه‌های PDP\-11\fR
.IX Subsection "PDP-11 Options"
.PP
این گزینه‌ها برای PDP\-11 تعریف شده‌اند:
.IP \fB\-mfpu\fR 4
.IX Item "-mfpu"
استفاده از ممیز شناور سخت‌افزاری FPP. این حالت پیش‌فرض است. (ممیز شناور
FIS در PDP\-11/40 پشتیبانی نمی‌شود.) مستلزم \fB\-m45\fR است.
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
عدم استفاده از ممیز شناور سخت‌افزاری.
.IP \fB\-mac0\fR 4
.IX Item "-mac0"
.PD 0
.IP \fB\-mno\-ac0\fR 4
.IX Item "-mno-ac0"
.PD
با \fB\-mac0\fR، نتایج ممیز شناور در ac0
(در نحو اسمبلر Unix برابر fr0) بازگردانده می‌شوند. پیش‌فرض، \fB\-mno\-ac0\fR،
بازگرداندن نتایج ممیز شناور در حافظه است.
.IP \fB\-m40\fR 4
.IX Item "-m40"
تولید کد برای یک PDP\-11/40.
مستلزم \fB\-msoft\-float\fR و \fB\-mno\-split\fR است.
.IP \fB\-m45\fR 4
.IX Item "-m45"
تولید کد برای یک PDP\-11/45. این حالت پیش‌فرض است.
.IP \fB\-m10\fR 4
.IX Item "-m10"
تولید کد برای یک PDP\-11/10.
مستلزم \fB\-msoft\-float\fR و \fB\-mno\-split\fR است.
.IP \fB\-mint16\fR 4
.IX Item "-mint16"
.PD 0
.IP \fB\-mno\-int32\fR 4
.IX Item "-mno-int32"
.PD
استفاده از \f(CW\*(C`int\*(C'\fR شانزده بیتی (16\-bit). این حالت پیش‌فرض است.
.IP \fB\-mint32\fR 4
.IX Item "-mint32"
.PD 0
.IP \fB\-mno\-int16\fR 4
.IX Item "-mno-int16"
.PD
استفاده از \f(CW\*(C`int\*(C'\fR سی و دو بیتی (32\-bit).
.IP \fB\-msplit\fR 4
.IX Item "-msplit"
هدف دارای فضای داده و دستورالعمل تفکیک‌شده است. مستلزم \fB\-m45\fR است.
.IP \fB\-munix\-asm\fR 4
.IX Item "-munix-asm"
استفاده از نحو اسمبلر Unix.
.IP \fB\-mdec\-asm\fR 4
.IX Item "-mdec-asm"
استفاده از نحو اسمبلر DEC.
.IP \fB\-mgnu\-asm\fR 4
.IX Item "-mgnu-asm"
استفاده از نحو اسمبلر GNU. این حالت پیش‌فرض است.
.IP \fB\-mlra\fR 4
.IX Item "-mlra"
استفاده از تخصیص‌دهندهٔ ثبات جدید LRA. به‌طور پیش‌فرض، از تخصیص‌دهندهٔ قدیمی
«reload» استفاده می‌شود.
.PP
\fIگزینه‌های Picolibc\fR
.IX Subsection "Picolibc Options"
.PP
این گزینه‌ها همگردانی و پیوند را هنگام استفاده از Picolibc کنترل می‌کنند:
.IP \fB\-\-oslib=\fR\fIlibrary\fR 4
.IX Item "--oslib=library"
جستجوی کتابخانه‌ای با نام \fIlibrary\fR پس از کتابخانهٔ C، که امکان
تعریف نمادهای تعریف‌نشده توسط کتابخانهٔ C را با این کتابخانه فراهم می‌کند.
کتابخانهٔ C، libgcc و این کتابخانه بین پرچم‌های
\&\fB\-\-start\-group\fR و \fB\-\-end\-group\fR قرار می‌گیرند تا هرکدام بتوانند
به نمادهای موجود در دیگری ارجاع دهند. برای بسیاری از اهداف، Picolibc گونه‌ای از
\&\fBsemihost\fR ارائه می‌دهد (که با \fB\-\-oslib=semihost\fR مشخص می‌شود)
که عملکردهای اساسی سیستم‌عامل را در حدی فراهم می‌کند که از ورودی/خروجی کنسول و
فایل هنگام اجرا در شبیه‌ساز یا هنگام استفاده از دیباگر درون‌مداری پشتیبانی کند.
.IP \fB\-\-crt0=\fR[\fBnone\fR|\fBminimal\fR|\fBhosted\fR|\fBsemihost\fR] 4
.IX Item "--crt0=[none|minimal|hosted|semihost]"
جایگزین کردن نام پیش‌فرض \fIcrt0.o\fR با
\&\fIcrt0\-variant.o\fR. گونهٔ \fBnone\fR هیچ کد
راه‌اندازی ارائه نمی‌دهد، و به شما امکان می‌دهد کد خود را فراهم
کنید. \fBminimal\fR برپاسازی اولیهٔ حافظه را انجام می‌دهد اما هیچ
سازنده‌ای را فراخوانی نمی‌کند. هنگامی که هیچ گزینهٔ \fB\-crt0\fR مشخص نشده باشد،
کد مقداردهی اولیهٔ پیش‌فرض، فراخوانی به تمام
سازنده‌ها را می‌افزاید. گزینهٔ \fBhosted\fR هنگام بازگشت از \f(CW\*(C`main\*(C'\fR، یک
فراخوانی به \&\f(CW\*(C`exit\*(C'\fR اضافه می‌کند. گزینهٔ \fBsemihost\fR به یک پارامتر خط فرمان
ارائه‌شده از طریق رابط semihosting دسترسی می‌یابد و آن را بر اساس فاصله‌ها به آرگومان‌ها
تقسیم کرده و آرایهٔ رشته‌های حاصل را در \f(CW\*(C`argc\*(C'\fR و \f(CW\*(C`argv\*(C'\fR
به \&\f(CW\*(C`main\*(C'\fR ارسال می‌کند. در برخی از اهداف، از جمله
AArch64، ARC، ARM، LoongArch، M680x0، RISC\-V، SH و x86،
گونهٔ \&\fBsemihost\fR همچنین استثناهای سخت‌افزاری را به دام انداخته و اطلاعات را در
کنسول چاپ می‌کند. توجه داشته باشید که \fB\-\-crt0=semihost\fR به APIهای ارائه‌شده
توسط \fB\-\-oslib=semihost\fR وابسته است..IP \fB\-\-printf=\fR[\fBd\fR|\fBf\fR|\fBl\fR|\fBi\fR|\fBm\fR] 4
.IX Item "--printf=[d|f|l|i|m]"
گونهٔ \f(CW\*(C`printf\*(C'\fR را انتخاب می‌کند.
Picolibc پنج گونهٔ متفاوت \f(CW\*(C`printf\*(C'\fR ارائه می‌دهد که همراه با کاهش اندازهٔ کد، سطوح عملکردی کمتری فراهم می‌کنند. \fBd\fR سطح پیش‌فرض است که انطباق کامل با C17 و POSIX.1\-2024 را ارائه می‌دهد. \fBf\fR همان مجموعه ویژگی‌ها را فراهم می‌کند، اما به‌جای مقادیر \f(CW\*(C`double\*(C'\fR از مقادیر \f(CW\*(C`float\*(C'\fR که با ماکروی \f(CW\*(C`printf_float\*(C'\fR ارسال می‌شوند پشتیبانی می‌کند. \fBl\fR تمام پشتیبانی از ممیز شناور (floating\-point) و پارامترهای مکانی POSIX را حذف می‌کند. \fBi\fR اعداد صحیح را به مقادیری که بزرگ‌تر از \f(CW\*(C`long\*(C'\fR نباشند محدود می‌کند. \fBm\fR پشتیبانی از بیشتر گزینه‌های قالب‌بندی از جمله پهنا (width) و دقت (precision) را حذف می‌کند. قالب‌ها و آرگومان‌ها همچنان به‌درستی تجزیه می‌شوند، اما خروجی به این پارامترها پایبند نخواهد بود.
.IP \fB\-\-scanf=\fR[\fBd\fR|\fBf\fR|\fBl\fR|\fBi\fR|\fBm\fR] 4
.IX Item "--scanf=[d|f|l|i|m]"
گونهٔ \f(CW\*(C`scanf\*(C'\fR را انتخاب می‌کند.
Picolibc پنج گونهٔ متفاوت \f(CW\*(C`scanf\*(C'\fR ارائه می‌دهد که همراه با کاهش اندازهٔ کد، سطوح عملکردی کمتری فراهم می‌کنند. \fBd\fR سطح پیش‌فرض است که انطباق کامل با C17 و POSIX.1\-2024 را ارائه می‌دهد. \fBf\fR پشتیبانی از مقادیر \f(CW\*(C`double\*(C'\fR را حذف می‌کند. \fBl\fR تمام پشتیبانی از ممیز شناور را حذف می‌کند. \fBi\fR اعداد صحیح را به مقادیری که بزرگ‌تر از \f(CW\*(C`long\*(C'\fR نباشند محدود می‌کند. \fBm\fR پشتیبانی از مشخص‌کننده‌های تبدیل \fB%[\fR را حذف می‌کند.
.PP
\fIگزینه‌های PowerPC\fR
.IX Subsection "PowerPC Options"
.PP
این موارد در زیر فهرست شده‌اند
.PP
\fIگزینه‌های PRU\fR
.IX Subsection "PRU Options"
.PP
این گزینه‌های خط فرمان برای هدف PRU تعریف شده‌اند:
.IP \fB\-minrt\fR 4
.IX Item "-minrt"
پیوند با حداقل محیط زمان اجرا (runtime). این گزینه می‌تواند اندازهٔ فایل باینری نهایی ELF را به میزان چشمگیری کاهش دهد، اما برخی از ویژگی‌های استاندارد زمان اجرای C حذف می‌شوند.
.Sp
این گزینه پشتیبانی از مقداردهنده‌های اولیه‌ و سازنده‌های استاتیک (static initializers and constructors) را غیرفعال می‌کند. توجه داشته باشید که کامپایلر ممکن است همچنان کدهایی با مقداردهنده‌ها و سازنده‌های استاتیک تولید کند. اطمینان از عدم استفاده از این ویژگی‌ها در برنامهٔ مبدأ بر عهدهٔ برنامه‌نویس است.
.Sp
کد راه‌اندازی (startup) کمینه، آرگومان‌های \f(CW\*(C`argc\*(C'\fR و \f(CW\*(C`argv\*(C'\fR را به \f(CW\*(C`main\*(C'\fR ارسال نمی‌کند، بنابراین تابع \f(CW\*(C`main\*(C'\fR باید به‌صورت \f(CW\*(C`int main (void)\*(C'\fR اعلان شود. این موضوع در حال حاضر برای بیشتر پروژه‌های سفت‌افزار (firmware) یک قاعدهٔ معمول است.
.IP \fB\-mmcu=\fR\fImcu\fR 4
.IX Item "-mmcu=mcu"
مشخص کردن گونهٔ سخت‌افزار PRU مورد استفاده. یک فایل spec با نام متناظر بارگذاری می‌شود که اندازه‌های ناحیهٔ حافظه را به پیونددهنده ارسال کرده و ماکروهای C مخصوص سخت‌افزار را تعریف می‌کند.
.Sp
کتابخانهٔ Newlib تنها spec مربوط به \f(CW\*(C`sim\*(C'\fR را ارائه می‌دهد که برای اجرای آزمون‌های رگرسیون با استفاده از شبیه‌ساز در نظر گرفته شده است. مشخصات سخت‌افزار واقعی را می‌توان با نصب بستهٔ GnuPruMcu (\f(CW\*(C`https://github.com/dinuxbg/gnuprumcu\*(C'\fR) به دست آورد.
.IP \fB\-mno\-relax\fR 4
.IX Item "-mno-relax"
باعث می‌شود GCC به‌جای گزینهٔ \fB\-\-relax\fR، گزینهٔ خط فرمان \fB\-\-no\-relax\fR را به پیونددهنده ارسال کند.
.IP \fB\-mloop\fR 4
.IX Item "-mloop"
.PD 0
.IP \fB\-mno\-loop\fR 4
.IX Item "-mno-loop"
.PD
اجازه دادن (یا ندادن) به GCC برای استفاده از دستور LOOP.
.IP \fB\-mmul\fR 4
.IX Item "-mmul"
.PD 0
.IP \fB\-mno\-mul\fR 4
.IX Item "-mno-mul"
.PD
اجازه دادن (یا ندادن) به GCC برای استفاده از واحد ضرب‌کنندهٔ PRU.
.IP \fB\-mfillzero\fR 4
.IX Item "-mfillzero"
.PD 0
.IP \fB\-mno\-fillzero\fR 4
.IX Item "-mno-fillzero"
.PD
اجازه دادن (یا ندادن) به GCC برای استفاده از دستورهای FILL و ZERO.
.IP \fB\-mabi=\fR\fIvariant\fR 4
.IX Item "-mabi=variant"
مشخص کردن گونهٔ ABI برای تولید کد. گزینهٔ \fB\-mabi=ti\fR گونهٔ دست‌نخوردهٔ TI ABI را انتخاب می‌کند، در حالی که \fB\-mabi=gnu\fR گونه‌ای از GNU را برمی‌گزیند که با فرضیات خاص GCC سازگاری طبیعی‌تری دارد. تفاوت‌ها به شرح زیر است:
.RS 4
.IP "\fBاندازهٔ اشاره‌گر تابع\fR" 4
.IX Item "Function Pointer Size"
TI ABI مشخص می‌کند که اشاره‌گرهای تابع (کد) ۱۶ بیتی هستند، در حالی که GNU فقط از اشاره‌گرهای داده و کد ۳۲ بیتی پشتیبانی می‌کند.
.IP "\fBاشاره‌گر اختیاری مقدار بازگشتی\fR" 4
.IX Item "Optional Return Value Pointer"
مقادیر بازگشتی تابع که بزرگ‌تر از ۶۴ بیت هستند با استفاده از یک اشاره‌گر پنهان به عنوان نخستین آرگومان تابع ارسال می‌شوند. با این حال، TI ABI الزام می‌کند که در صورت عدم استفادهٔ فراخواننده از مقدار بازگشتی، این اشاره‌گر می‌تواند NULL باشد. GNU همواره یک اشاره‌گر مقدار بازگشتی معتبر ارسال کرده و انتظار دارد.
.IP "\fBاندازهٔ Struct حاوی فیلدهای بیتی\fR" 4
.IX Item "Size Of Struct Containing Bit-fields"
TI ABI الزام می‌کند که اگر struct حاوی فیلد بیتی باشد، اندازهٔ آن توسط نوع فیلد بیتی تعیین شود. از سوی دیگر، GNU کمترین تعداد بایت‌هایی را که بتواند فیلد بیتی را در خود جای دهد تخصیص می‌دهد.
.Sp
برای مثال، TI ABI برای این struct مقدار ۴ بایت رزرو می‌کند، در حالی که GNU یک بایت رزرو می‌نماید:
.Sp
.Vb 1
\&        struct S { int i:1; };
.Ve
.IP "\fBاندازهٔ دسترسی برای فیلدهای بیتی فرار (Volatile)\fR" 4
.IX Item "Access Size For Volatile Bit-fields"
TI ABI الزام می‌کند که دسترسی به فیلدهای بیتی volatile با استفاده از نوع آن‌ها انجام شود. در مقابل، GNU ABI از کوچک‌ترین نوع عدد صحیح متناسب با فیلد بیتی استفاده می‌کند.
.Sp
برای مثال، TI ABI برای فیلد بیتی زیر به یک بارگذاری (load) منفرد ۴ بایتی نیاز دارد. GNU یک بارگذاری ۱ بایتی تولید می‌کند:
.Sp
.Vb 1
\&        struct S { volatile int i:1; };
.Ve
.RE
.RS 4
.Sp
پیاده‌سازی کنونی \fB\-mabi=ti\fR در صورت تشخیص هر یک از ساختارهای کدی بالا، صرفاً یک خطای کامپایل صادر می‌کند. در نتیجه، کتابخانهٔ استاندارد C نمی‌تواند ساخته شود و هنگام پیوند با \fB\-mabi=ti\fR حذف می‌شود.
.Sp
قابلیت Relaxation یک ویژگی GNU است و به دلایل ایمنی هنگام استفاده از \fB\-mabi=ti\fR غیرفعال است. زنجیره ابزار TI بازنشانی‌ها (relocations) را برای دستورهای QBBx تولید نمی‌کند، بنابراین پیونددهندهٔ GNU هنگام کوتاه کردن شبه‌دستورهای مجاور LDI32 نمی‌تواند آن‌ها را تنظیم کند.
.RE
.PP
\fIگزینه‌های RISC\-V\fR
.IX Subsection "RISC-V Options"
.PP
این گزینه‌های خط فرمان برای اهداف RISC\-V تعریف شده‌اند:
.IP \fB\-mbranch\-cost=\fR\fIn\fR 4
.IX Item "-mbranch-cost=n"
تنظیم هزینهٔ انشعاب‌ها (branches) به تقریباً \fIn\fR دستورالعمل.
.IP \fB\-mabi=\fR\fIABI\-string\fR 4
.IX Item "-mabi=ABI-string"
مشخص کردن قرارداد فراخوانی (calling convention) اعداد صحیح و ممیز شناور. \fIABI\-string\fR شامل دو بخش است: اندازهٔ انواع عدد صحیح و ثبات‌های مورد استفاده برای انواع ممیز شناور. برای مثال \fB\-march=rv64ifd \-mabi=lp64d\fR به این معناست که \fBlong\fR و اشاره‌گرها ۶۴ بیتی هستند (که به‌طور ضمنی \fBint\fR را ۳۲ بیتی تعریف می‌کند)، و مقادیر ممیز شناور تا پهنای ۶۴ بیت در ثبات‌های F ارسال می‌شوند. این را مقایسه کنید با \fB\-march=rv64ifd \-mabi=lp64f\fR که همچنان به کامپایلر اجازه می‌دهد کدهایی با استفاده از افزونه‌های F و D تولید کند اما فقط به مقادیر ممیز شناور تا پهنای ۳۲ بیت اجازه می‌دهد در ثبات‌ها ارسال شوند؛ یا \fB\-march=rv64ifd \-mabi=lp64\fR که در آن هیچ آرگومان ممیز شناوری در ثبات‌ها ارسال نمی‌شود.
.Sp
مقدار پیش‌فرض این آرگومان وابسته به سیستم است؛ اگر قرارداد فراخوانی خاصی مد نظرتان است باید آن را صریحاً مشخص کنید. قراردادهای فراخوانی معتبر عبارتند از: \fBilp32\fR، \fBilp32f\fR، \fBilp32d\fR، \fBlp64\fR، \fBlp64f\fR و \fBlp64d\fR. پیاده‌سازی برخی از قراردادهای فراخوانی بر روی بعضی از معماری‌های مجموعه دستورالعمل (ISAها) غیرممکن است: برای مثال، \fB\-march=rv32if \-mabi=ilp32d\fR نامعتبر است زیرا ABI نیازمند ارسال مقادیر ۶۴ بیتی در ثبات‌های F است، در حالی که ثبات‌های F تنها ۳۲ بیت پهنا دارند. همچنین ABIهای \fBilp32e\fR که فقط با معماری \fBrv32e\fR قابل استفاده است و \fBlp64e\fR که فقط با معماری \fBrv64e\fR قابل استفاده است نیز وجود دارند. این ABIها در حال حاضر به‌خوبی مشخص نشده‌اند و در معرض تغییر هستند.
.IP \fB\-mfdiv\fR 4
.IX Item "-mfdiv"
.PD 0
.IP \fB\-mno\-fdiv\fR 4
.IX Item "-mno-fdiv"
.PD
استفاده کردن یا نکردن از دستورهای سخت‌افزاری تقسیم و ریشهٔ دوم (جذر) ممیز شناور. این گزینه نیازمند افزونه‌های F یا D برای ثبات‌های ممیز شناور است. حالت پیش‌فرض در صورت پشتیبانی معماری مشخص‌شده از این دستورها، استفاده از آن‌هاست.
.IP \fB\-mfence\-tso\fR 4
.IX Item "-mfence-tso"
.PD 0
.IP \fB\-mno\-fence\-tso\fR 4
.IX Item "-mno-fence-tso".PD
دستورالعمل \fBfence.tso\fR را استفاده می‌کند یا نمی‌کند، که در برخی پردازنده‌ها (از جمله پردازنده‌های شرکت T\-Head) پیاده‌سازی نشده است. اگر دستورالعمل \fBfence.tso\fR در دسترس نباشد، به‌جای آن از یک fence قوی‌تر استفاده می‌شود.
.IP \fB\-mdiv\fR 4
.IX Item "-mdiv"
.PD 0
.IP \fB\-mno\-div\fR 4
.IX Item "-mno-div"
.PD
دستورالعمل‌های سخت‌افزاری برای تقسیم اعداد صحیح را استفاده می‌کند یا نمی‌کند. این گزینه نیازمند افزونهٔ M است. حالت پیش‌فرض در صورتی که معماری مشخص‌شده دارای این دستورالعمل‌ها باشد، استفاده از آن‌ها است.
.IP \fB\-misa\-spec=\fR\fIISA\-spec\-string\fR 4
.IX Item "-misa-spec=ISA-spec-string"
نسخهٔ مشخصات ISA غیرممتاز RISC\-V (که قبلاً سطح کاربر خوانده می‌شد) را که کد تولیدشده باید با آن مطابقت داشته باشد مشخص می‌کند. مقادیر ممکن برای \fIISA\-spec\-string\fR عبارتند از:
.RS 4
.ie n .IP 2.2 4
.el .IP \f(CW2.2\fR 4
.IX Item "2.2"
تولید کد منطبق با نسخهٔ 2.2.
.ie n .IP 20190608 4
.el .IP \f(CW20190608\fR 4
.IX Item "20190608"
تولید کد منطبق با نسخهٔ 20190608.
.ie n .IP 20191213 4
.el .IP \f(CW20191213\fR 4
.IX Item "20191213"
تولید کد منطبق با نسخهٔ 20191213.
.RE
.RS 4
.Sp
پیش‌فرض \fB\-misa\-spec=20191213\fR است، مگر اینکه GCC با \fB\-\-with\-isa\-spec=\fR برای مشخص کردن نسخهٔ پیش‌فرض متفاوتی پیکربندی شده باشد.
.RE
.IP \fB\-march=\fR[\fIISA\fR|\fIProfile\fR|\fIProfile_ISA\fR|\fIprocessor\-string\fR] 4
.IX Item "-march=[ISA|Profile|Profile_ISA|processor-string]"
تولید کد برای ISA یا نمایهٔ (profile) داده‌شدهٔ RISC\-V یا ترکیبی از آن‌ها
(مانند \fBrv64im\fR، \fBrvi20u64\fR، \fBrvi20u64_zbb\fR). نام‌های
ISAها و نمایه‌ها باید با حروف کوچک باشند.
مثال‌ها شامل \fBrv64i\fR، \fBrv32g\fR،
\&\fBrv32e\fR، \fBrv32imaf\fR، \fBrva22u64\fR و \fBrva23u64\fR هستند.
برای ترکیب یک نمایهٔ نام‌گذاری‌شده با افزونه‌های اختیاری RISC\-V ISA،
ابتدا نمایه را مشخص کرده و سپس نام(های) افزونه را با استفاده از
یک زیرخط به‌عنوان جداکننده اضافه کنید (مانند
\&\fBrvi20u64_zca_zcb\fR، \fBrva23u64_zacas\fR). علاوه بر این، مقدار ویژهٔ
\&\fBhelp\fR (\fB\-march=help\fR) برای فهرست کردن تمام افزونه‌های پشتیبانی‌شده
پذیرفته می‌شود.
.Sp
گزینهٔ \&\fB\-march=unset\fR باعث می‌شود کامپایلر هرگونه گزینهٔ
\&\fB\-march=...\fR را که پیش‌تر در خط فرمان ظاهر شده نادیده بگیرد، و به‌گونه‌ای
رفتار کند که گویی این گزینه هرگز داده نشده است. این برای اطمینان از اینکه معماری از گزینهٔ
\&\fB\-mcpu\fR گرفته می‌شود مفید است، و در صورتی که هنگام استفاده از \fB\-march=unset\fR
هیچ گزینهٔ \fB\-mcpu\fR مشخص نشده باشد منجر به خطا خواهد شد.
.Sp
نحو رشتهٔ ISA به‌صورت زیر تعریف شده است:
.RS 4
.IP * 4
رشته باید با \fBrv32\fR یا \fBrv64\fR شروع شود و به دنبال آن
\&\fBi\fR، \fBe\fR، یا \fBg\fR بیاید، که به عنوان ISA پایه نامیده می‌شود.
.IP * 4
بخش بعدی رشته فهرستی از نام‌های افزونه‌ها است. نام‌های افزونه
را می‌توان به چندحرفی (مانند \fBzba\fR) و تک‌حرفی
(مانند \fBv\fR) دسته‌بندی کرد. افزونه‌های تک‌حرفی می‌توانند به‌صورت پشت‌سرهم ظاهر شوند،
اما افزونه‌های چندحرفی باید با زیرخط از یکدیگر جدا شوند.
.IP * 4
یک زیرخط می‌تواند در هر کجای پس از ISA پایه قرار گیرد. این کار هیچ تأثیر خاصی
ندارد اما برای بهبود خوانایی استفاده می‌شود و می‌تواند به عنوان جداکننده عمل کند.
.IP * 4
نام‌های افزونه ممکن است شامل یک شماره نسخهٔ اختیاری باشند، که از
نحو \fB<major>p<minor>\fR یا \fB<major>\fR پیروی می‌کند (مانند \fBm2p1\fR یا
\&\fBm2\fR).
.RE
.RS 4
.Sp
افزونه‌های پشتیبانی‌شده در زیر فهرست شده‌اند:
.IP "\fIنام افزونه\fR : \fIنسخهٔ پشتیبانی‌شده\fR : \fIتوضیحات\fR" 4
.IX Item "Extension Name : Supported Version : Description"
.PD 0
.IP \fBg\fR 4
.IX Item "g"
.PD
\&\f(CW@tab\fR \-
\&\f(CW@tab\fR افزونهٔ پایهٔ محاسبات همه‌منظوره؛ \fBg\fR به
\&\fBi\fR، \fBm\fR، \fBa\fR، \fBf\fR، \fBd\fR، \fBzicsr\fR و
\&\fBzifencei\fR بسط می‌یابد.
.IP \fBe\fR 4
.IX Item "e"
\&\f(CW@tab\fR 2.0
\&\f(CW@tab\fR افزونهٔ پایهٔ اعداد صحیح تقلیل‌یافته
.IP \fBi\fR 4
.IX Item "i"
\&\f(CW@tab\fR 2.0 2.1
\&\f(CW@tab\fR افزونهٔ پایهٔ اعداد صحیح
.IP \fBm\fR 4
.IX Item "m"
\&\f(CW@tab\fR 2.0
\&\f(CW@tab\fR افزونهٔ ضرب و تقسیم اعداد صحیح
.IP \fBa\fR 4
.IX Item "a"
\&\f(CW@tab\fR 2.0 2.1
\&\f(CW@tab\fR افزونهٔ عملیات اتمیک (Atomic)
.IP \fBf\fR 4
.IX Item "f"
\&\f(CW@tab\fR 2.0 2.2
\&\f(CW@tab\fR افزونهٔ ممیز شناور با دقت یگانه
.IP \fBd\fR 4
.IX Item "d"
\&\f(CW@tab\fR 2.0 2.2
\&\f(CW@tab\fR افزونهٔ ممیز شناور با دقت دوگانه
.IP \fBc\fR 4
.IX Item "c"
\&\f(CW@tab\fR 2.0
\&\f(CW@tab\fR افزونهٔ دستورالعمل‌های فشرده (Compressed)
.IP \fBb\fR 4
.IX Item "b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ استاندارد برای توابع دستکاری بیت
.IP \fBv\fR 4
.IX Item "v"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ برداری (Vector)
.IP \fBh\fR 4
.IX Item "h"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ هایپروایزر (Hypervisor)
.IP \fBzic64b\fR 4
.IX Item "zic64b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR اندازهٔ بلوک حافظهٔ نهان ۶۴ بایت است
.IP \fBzicbom\fR 4
.IX Item "zicbom"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ مدیریت بلوک حافظهٔ نهان
.IP \fBzicbop\fR 4
.IX Item "zicbop"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ پیش‌واکشی (Prefetch) بلوک حافظهٔ نهان
.IP \fBzicboz\fR 4
.IX Item "zicboz"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ صفر کردن بلوک حافظهٔ نهان
.IP \fBziccamoa\fR 4
.IX Item "ziccamoa"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR حافظهٔ اصلی از تمام عملیات‌های اتمیک در A پشتیبانی می‌کند
.IP \fBziccif\fR 4
.IX Item "ziccif"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR حافظهٔ اصلی از واکشی دستورالعمل با نیازمندی اتمیک پشتیبانی می‌کند
.IP \fBzicclsm\fR 4
.IX Item "zicclsm"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR حافظهٔ اصلی از بارگذاری‌ها/ذخیره‌سازی‌های ناتراز پشتیبانی می‌کند
.IP \fBziccrse\fR 4
.IX Item "ziccrse"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR حافظهٔ اصلی از پیشروی رو به جلو در دنباله‌های LR/SC پشتیبانی می‌کند
.IP \fBzicfilp\fR 4
.IX Item "zicfilp"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ پد فرود (Landing pad) یکپارچگی جریان کنترل
.IP \fBzicfiss\fR 4
.IX Item "zicfiss"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ پشتهٔ سایه (Shadow stack) یکپارچگی جریان کنترل
.IP \fBzicntr\fR 4
.IX Item "zicntr"
\&\f(CW@tab\fR 2.0
\&\f(CW@tab\fR افزونهٔ استاندارد برای شمارنده‌ها و زمان‌سنج‌های پایه
.IP \fBzicond\fR 4
.IX Item "zicond"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ عملیات‌های شرطی اعداد صحیح
.IP \fBzicsr\fR 4
.IX Item "zicsr"
\&\f(CW@tab\fR 2.0
\&\f(CW@tab\fR افزونهٔ دسترسی به ثبات‌های کنترل و وضعیت (CSR).IP \fBzifencei\fR 4
.IX Item "zifencei"
\&\f(CW@tab\fR 2.0
\&\f(CW@tab\fR افزونهٔ حائل واکشی دستور
.IP \fBzihintntl\fR 4
.IX Item "zihintntl"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ نشانه‌های محلی‌بودن غیرزمانی
.IP \fBzihintpause\fR 4
.IX Item "zihintpause"
\&\f(CW@tab\fR 2.0
\&\f(CW@tab\fR افزونهٔ نشانهٔ مکث
.IP \fBzihpm\fR 4
.IX Item "zihpm"
\&\f(CW@tab\fR 2.0
\&\f(CW@tab\fR افزونهٔ استاندارد برای شمارنده‌های کارایی سخت‌افزاری
.IP \fBzimop\fR 4
.IX Item "zimop"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ عملیات‌های ممکن (may\-be\-operations)
.IP \fBzilsd\fR 4
.IX Item "zilsd"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ دستورهای جفت بارگذاری/ذخیره
.IP \fBzmmul\fR 4
.IX Item "zmmul"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ ضرب عدد صحیح
.IP \fBza128rs\fR 4
.IX Item "za128rs"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR اندازهٔ مجموعهٔ رزرو ۱۲۸ بایت
.IP \fBza64rs\fR 4
.IX Item "za64rs"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR اندازهٔ مجموعهٔ رزرو ۶۴ بایت
.IP \fBzaamo\fR 4
.IX Item "zaamo"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ عملیات‌های اتمیک حافظه
.IP \fBzabha\fR 4
.IX Item "zabha"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ عملیات‌های اتمیک حافظه برای بایت و نیم‌کلمه
.IP \fBzacas\fR 4
.IX Item "zacas"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ دستورهای اتمیک مقایسه و جاگذاری (compare\-and\-swap)
.IP \fBzalrsc\fR 4
.IX Item "zalrsc"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR زیرمجموعهٔ load\-reserved/store\-conditional از افزونهٔ A
.IP \fBzawrs\fR 4
.IX Item "zawrs"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ انتظار روی مجموعهٔ رزرو
.IP \fBzama16b\fR 4
.IX Item "zama16b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR بارگذاری‌ها، ذخیره‌ها و AMOهای ناهمتراز که کاملاً درون یک مرز ۱۶ بایتی با همترازی طبیعی قرار دارند، اتمیک هستند
.IP \fBzfa\fR 4
.IX Item "zfa"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ ممیز شناور تکمیلی
.IP \fBzfbfmin\fR 4
.IX Item "zfbfmin"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ پشتیبانی حداقلی از BF16
.IP \fBzfh\fR 4
.IX Item "zfh"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ ممیز شناور با دقت نیمه
.IP \fBzfhmin\fR 4
.IX Item "zfhmin"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ حداقلی ممیز شناور با دقت نیمه
.IP \fBzfinx\fR 4
.IX Item "zfinx"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ ممیز شناور با دقت یگانه در ثبات‌های عدد صحیح
.IP \fBzdinx\fR 4
.IX Item "zdinx"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ ممیز شناور با دقت مضاعف در ثبات‌های عدد صحیح
.IP \fBzca\fR 4
.IX Item "zca"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ دستورهای فشردهٔ عدد صحیح
.IP \fBzcb\fR 4
.IX Item "zcb"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ دستورهای فشردهٔ ساده
.IP \fBzcd\fR 4
.IX Item "zcd"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ بارگذاری‌ها و ذخیره‌های فشردهٔ ممیز شناور با دقت مضاعف
.IP \fBzce\fR 4
.IX Item "zce"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های دستورهای فشرده برای پردازنده‌های تعبیه‌شده
.IP \fBzcf\fR 4
.IX Item "zcf"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ بارگذاری‌ها و ذخیره‌های فشردهٔ ممیز شناور با دقت یگانه
.IP \fBzcmop\fR 4
.IX Item "zcmop"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ عملیات‌های ممکن فشرده (may\-be\-operations)
.IP \fBzcmp\fR 4
.IX Item "zcmp"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ push و pop فشرده
.IP \fBzcmt\fR 4
.IX Item "zcmt"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ دستور پرش جدولی
.IP \fBzclsd\fR 4
.IX Item "zclsd"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ دستورهای جفت بارگذاری/ذخیرهٔ فشرده
.IP \fBzba\fR 4
.IX Item "zba"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ محاسبهٔ نشانی
.IP \fBzbb\fR 4
.IX Item "zbb"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ پایه‌ای دستکاری بیت
.IP \fBzbc\fR 4
.IX Item "zbc"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ ضرب بدون رقم نقلی
.IP \fBzbkb\fR 4
.IX Item "zbkb"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ دستکاری بیت برای رمزنگاری
.IP \fBzbkc\fR 4
.IX Item "zbkc"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ ضرب بدون رقم نقلی برای رمزنگاری
.IP \fBzbkx\fR 4
.IX Item "zbkx"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ جایگشت ماتریسی (crossbar) برای رمزنگاری
.IP \fBzbs\fR 4
.IX Item "zbs"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ عملیات‌های تک‌بیتی
.IP \fBzk\fR 4
.IX Item "zk"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ استاندارد رمزنگاری اسکالر
.IP \fBzkn\fR 4
.IX Item "zkn"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ مجموعه الگوریتم‌های NIST
.IP \fBzknd\fR 4
.IX Item "zknd"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ رمزگشایی AES
.IP \fBzkne\fR 4
.IX Item "zkne"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ رمزگذاری AES
.IP \fBzknh\fR 4
.IX Item "zknh"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ توابع درهم‌سازی
.IP \fBzkr\fR 4
.IX Item "zkr"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ منبع آنتروپی
.IP \fBzks\fR 4
.IX Item "zks"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ مجموعه الگوریتم‌های ShangMi
.IP \fBzksed\fR 4
.IX Item "zksed"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ رمز قالبی SM4.IP \fBzksh\fR 4
.IX Item "zksh"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ تابع درهم‌سازی SM3
.IP \fBzkt\fR 4
.IX Item "zkt"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ تأخیر اجرای مستقل از داده
.IP \fBztso\fR 4
.IX Item "ztso"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ ترتیب کامل ذخیره‌سازی
.IP \fBzvbb\fR 4
.IX Item "zvbb"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ برداری دستکاری پایه‌ای بیت‌ها
.IP \fBzvbc\fR 4
.IX Item "zvbc"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ برداری ضرب بدون رقم نقلی
.IP \fBzve32f\fR 4
.IX Item "zve32f"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های برداری برای پردازنده‌های تعبیه‌شده
.IP \fBzve32x\fR 4
.IX Item "zve32x"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های برداری برای پردازنده‌های تعبیه‌شده
.IP \fBzve64d\fR 4
.IX Item "zve64d"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های برداری برای پردازنده‌های تعبیه‌شده
.IP \fBzve64f\fR 4
.IX Item "zve64f"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های برداری برای پردازنده‌های تعبیه‌شده
.IP \fBzve64x\fR 4
.IX Item "zve64x"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های برداری برای پردازنده‌های تعبیه‌شده
.IP \fBzvfbfmin\fR 4
.IX Item "zvfbfmin"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ برداری تبدیلات BF16
.IP \fBzvfbfwma\fR 4
.IX Item "zvfbfwma"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ برداری ضرب/جمع گسترش‌یابندهٔ BF16
.IP \fBzvfh\fR 4
.IX Item "zvfh"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ برداری ممیز شناور با دقت نیمه
.IP \fBzvfhmin\fR 4
.IX Item "zvfhmin"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ برداری حداقلی ممیز شناور با دقت نیمه
.IP \fBzvkb\fR 4
.IX Item "zvkb"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ برداری دستکاری بیت برای رمزنگاری
.IP \fBzvkg\fR 4
.IX Item "zvkg"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ برداری GCM/GMAC
.IP \fBzvkn\fR 4
.IX Item "zvkn"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ برداری مجموعه الگوریتم‌های NIST، \fBzvkn\fR گسترش می‌یابد به
.IP \fBzvknc\fR 4
.IX Item "zvknc"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ برداری مجموعه الگوریتم‌های NIST با ضرب بدون رقم نقلی، \fBzvknc\fR
.IP \fBzvkned\fR 4
.IX Item "zvkned"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ برداری رمز قالبی AES
.IP \fBzvkng\fR 4
.IX Item "zvkng"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ برداری مجموعه الگوریتم‌های NIST با GCM، \fBzvkng\fR گسترش می‌یابد
.IP \fBzvknha\fR 4
.IX Item "zvknha"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ برداری درهم‌سازی امن SHA\-2
.IP \fBzvknhb\fR 4
.IX Item "zvknhb"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ برداری درهم‌سازی امن SHA\-2
.IP \fBzvks\fR 4
.IX Item "zvks"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ برداری مجموعه الگوریتم‌های ShangMi، \fBzvks\fR گسترش می‌یابد
.IP \fBzvksc\fR 4
.IX Item "zvksc"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ برداری مجموعه الگوریتم‌های ShangMi با ضرب بدون رقم نقلی،
.IP \fBzvksed\fR 4
.IX Item "zvksed"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ برداری رمز قالبی SM4
.IP \fBzvksg\fR 4
.IX Item "zvksg"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ برداری مجموعه الگوریتم‌های ShangMi با GCM
.IP \fBzvksh\fR 4
.IX Item "zvksh"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ برداری درهم‌سازی امن SM3
.IP \fBzvkt\fR 4
.IX Item "zvkt"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ برداری تأخیر اجرای مستقل از داده
.IP \fBzvl1024b\fR 4
.IX Item "zvl1024b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های استاندارد حداقل طول بردار
.IP \fBzvl128b\fR 4
.IX Item "zvl128b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های استاندارد حداقل طول بردار
.IP \fBzvl16384b\fR 4
.IX Item "zvl16384b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ استاندارد حداقل طول بردار
.IP \fBzvl2048b\fR 4
.IX Item "zvl2048b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های استاندارد حداقل طول بردار
.IP \fBzvl256b\fR 4
.IX Item "zvl256b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های استاندارد حداقل طول بردار
.IP \fBzvl32768b\fR 4
.IX Item "zvl32768b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ استاندارد حداقل طول بردار
.IP \fBzvl32b\fR 4
.IX Item "zvl32b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های استاندارد حداقل طول بردار
.IP \fBzvl4096b\fR 4
.IX Item "zvl4096b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های استاندارد حداقل طول بردار
.IP \fBzvl512b\fR 4
.IX Item "zvl512b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های استاندارد حداقل طول بردار
.IP \fBzvl64b\fR 4
.IX Item "zvl64b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های استاندارد حداقل طول بردار
.IP \fBzvl65536b\fR 4
.IX Item "zvl65536b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ استاندارد حداقل طول بردار
.IP \fBzvl8192b\fR 4
.IX Item "zvl8192b"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ استاندارد حداقل طول بردار
.IP \fBzhinx\fR 4
.IX Item "zhinx"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ ممیز شناور با دقت نیمه در ثبات‌های عدد صحیح
.IP \fBzhinxmin\fR 4
.IX Item "zhinxmin"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ حداقلی ممیز شناور با دقت نیمه در ثبات‌های عدد صحیح
.IP \fBsdtrig\fR 4
.IX Item "sdtrig"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ محرک‌های اشکال‌زدایی
.IP \fBsha\fR 4
.IX Item "sha"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونهٔ هایپروایزر بهبودیافته
.IP \fBshcounterenw\fR 4
.IX Item "shcounterenw"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR پشتیبانی از فعال‌سازهای قابل‌نوشتن برای هر شمارندهٔ پشتیبانی‌شده.IP \fBshgatpa\fR 4
.IX Item "shgatpa"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR پشتیبانی از حالت SvNNx4 برای تمام حالت‌های پشتیبانی‌شده توسط satp
.IP \fBshlcofideleg\fR 4
.IX Item "shlcofideleg"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR واگذاری وقفه‌های LCOFI به VS\-mode
.IP \fBshtvala\fR 4
.IX Item "shtvala"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR ثبات htval تمام مقادیر مورد نیاز را فراهم می‌کند
.IP \fBshvstvala\fR 4
.IX Item "shvstvala"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR ثبات vstval تمام مقادیر مورد نیاز را فراهم می‌کند
.IP \fBshvstvecd\fR 4
.IX Item "shvstvecd"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR ثبات vstvec از حالت direct پشتیبانی می‌کند
.IP \fBshvsatpa\fR 4
.IX Item "shvsatpa"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR ثبات vsatp از تمام حالت‌های پشتیبانی‌شده توسط satp پشتیبانی می‌کند
.IP \fBsmaia\fR 4
.IX Item "smaia"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه معماری پیشرفته وقفه (AIA)
.IP \fBsmcntrpmf\fR 4
.IX Item "smcntrpmf"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR فیلترسازی حالت ممتاز برای cycle و instret
.IP \fBsmcsrind\fR 4
.IX Item "smcsrind"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR دسترسی غیرمستقیم به CSR در سطح ماشین
.IP \fBsmepmp\fR 4
.IX Item "smepmp"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR بهبودهای PMP برای دسترسی به حافظه و جلوگیری از اجرا در حالت ماشین
.IP \fBsmmpm\fR 4
.IX Item "smmpm"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه ماسک‌گذاری اشاره‌گر در حالت سرپرست
.IP \fBsmnpm\fR 4
.IX Item "smnpm"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه ماسک‌گذاری اشاره‌گر در حالت سرپرست
.IP \fBsmrnmi\fR 4
.IX Item "smrnmi"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR وقفه‌های غیرقابل‌ماسک با قابلیت ازسرگیری
.IP \fBsmstateen\fR 4
.IX Item "smstateen"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه فعال‌سازی وضعیت
.IP \fBsmdbltrp\fR 4
.IX Item "smdbltrp"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های تله مضاعف (Double trap)
.IP \fBssaia\fR 4
.IX Item "ssaia"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه معماری پیشرفته وقفه برای حالت سرپرست
.IP \fBssccptr\fR 4
.IX Item "ssccptr"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR حافظه اصلی از خواندن جدول صفحه پشتیبانی می‌کند
.IP \fBsscofpmf\fR 4
.IX Item "sscofpmf"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه سرریز شمارنده و فیلترسازی
.IP \fBsscounterenw\fR 4
.IX Item "sscounterenw"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR پشتیبانی از فعال‌سازهای قابل نوشتن برای هر شمارنده پشتیبانی‌شده
.IP \fBsscsrind\fR 4
.IX Item "sscsrind"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR دسترسی غیرمستقیم به CSR در حالت سرپرست
.IP \fBssnpm\fR 4
.IX Item "ssnpm"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه ماسک‌گذاری اشاره‌گر در حالت سرپرست
.IP \fBsspm\fR 4
.IX Item "sspm"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه ماسک‌گذاری اشاره‌گر در حالت سرپرست
.IP \fBssstateen\fR 4
.IX Item "ssstateen"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه فعال‌سازی وضعیت در حالت سرپرست
.IP \fBsstc\fR 4
.IX Item "sstc"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه وقفه‌های زمان‌سنج در حالت سرپرست
.IP \fBsstvala\fR 4
.IX Item "sstvala"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR ثبات stval تمام مقادیر مورد نیاز را فراهم می‌کند
.IP \fBsstvecd\fR 4
.IX Item "sstvecd"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR ثبات stvec از حالت direct پشتیبانی می‌کند
.IP \fBssstrict\fR 4
.IX Item "ssstrict"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR کدگذاری‌های رزروشده پیاده‌سازی‌نشده موجب خطای دستور غیرمجاز (illegal instruction) می‌شوند و هیچ افزونه ناسازگاری وجود ندارد
.IP \fBssdbltrp\fR 4
.IX Item "ssdbltrp"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه‌های تله مضاعف (Double trap)
.IP \fBssu64xl\fR 4
.IX Item "ssu64xl"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR مقدار UXLEN=64 باید پشتیبانی شود
.IP \fBsupm\fR 4
.IX Item "supm"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه ماسک‌گذاری اشاره‌گر در حالت کاربر
.IP \fBsvinval\fR 4
.IX Item "svinval"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه باطل‌سازی دقیق حافظه پنهان ترجمه نشانی
.IP \fBsvnapot\fR 4
.IX Item "svnapot"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه پیوستگی ترجمه NAPOT
.IP \fBsvpbmt\fR 4
.IX Item "svpbmt"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه انواع حافظه مبتنی بر صفحه
.IP \fBsvvptc\fR 4
.IX Item "svvptc"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه بی‌نیازکننده از دستورهای مدیریت حافظه پس از معتبر علامت‌زدن PTEها
.IP \fBsvadu\fR 4
.IX Item "svadu"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه به‌روزرسانی سخت‌افزاری بیت‌های A/D
.IP \fBsvade\fR 4
.IX Item "svade"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR ایجاد استثنا هنگامی که به‌روزرسانی سخت‌افزاری بیت‌های A/D غیرفعال است
.IP \fBsvbare\fR 4
.IX Item "svbare"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR حالت bare برای satp پشتیبانی می‌شود
.IP \fBxcvalu\fR 4
.IX Item "xcvalu"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه متفرقه ALU در Core\-V
.IP \fBxcvbi\fR 4
.IX Item "xcvbi"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه انشعاب فوری (immediate branch) در Core\-V
.IP \fBxcvelw\fR 4
.IX Item "xcvelw"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه بارگذاری کلمه رویداد در Core\-V
.IP \fBxcvmac\fR 4
.IX Item "xcvmac"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه ضرب\-تجمع در Core\-V
.IP \fBxcvsimd\fR 4
.IX Item "xcvsimd"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه SIMD در Core\-V
.IP \fBxsfcease\fR 4
.IX Item "xsfcease"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه دستور CEASE در SiFive
.IP \fBxsfvcp\fR 4
.IX Item "xsfvcp"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه پردازنده کمکی برداری VCIX در SiFive
.IP \fBxsfvfnrclipxfqf\fR 4
.IX Item "xsfvfnrclipxfqf"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR دستورهای برش محدوده‌دار FP32\-to\-int8 در SiFive.IP \fBxsfvqmaccdod\fR 4
.IX Item "xsfvqmaccdod"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه ضرب ماتریسی int8 در SiFive
.IP \fBxsfvqmaccqoq\fR 4
.IX Item "xsfvqmaccqoq"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه ضرب ماتریسی int8 در SiFive
.IP \fBxtheadba\fR 4
.IX Item "xtheadba"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه محاسبه آدرس T\-head
.IP \fBxtheadbb\fR 4
.IX Item "xtheadbb"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه دستکاری بیتی پایه‌ای T\-head
.IP \fBxtheadbs\fR 4
.IX Item "xtheadbs"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه دستورالعمل‌های تک‌بیتی T\-head
.IP \fBxtheadcmo\fR 4
.IX Item "xtheadcmo"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه عملیات مدیریت حافظه نهان T\-head
.IP \fBxtheadcondmov\fR 4
.IX Item "xtheadcondmov"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه انتقال شرطی T\-head
.IP \fBxtheadfmemidx\fR 4
.IX Item "xtheadfmemidx"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه عملیات اندیس‌دار حافظه برای ثبات‌های ممیز شناور T\-head
.IP \fBxtheadfmv\fR 4
.IX Item "xtheadfmv"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه انتقال داده‌های بیت‌های بالایی ممیز شناور مضاعف T\-head
.IP \fBxtheadint\fR 4
.IX Item "xtheadint"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه شتاب‌دهی وقفه T\-head
.IP \fBxtheadmac\fR 4
.IX Item "xtheadmac"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه ضرب\-انباشت (multiply\-accumulate) T\-head
.IP \fBxtheadmemidx\fR 4
.IX Item "xtheadmemidx"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه عملیات اندیس‌دار حافظه T\-head
.IP \fBxtheadmempair\fR 4
.IX Item "xtheadmempair"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه عملیات حافظه با دو GPR در T\-head
.IP \fBxtheadsync\fR 4
.IX Item "xtheadsync"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه همگام‌سازی چند‌هسته‌ای T\-head
.IP \fBxtheadvector\fR 4
.IX Item "xtheadvector"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه برداری T\-head
.IP \fBxventanacondops\fR 4
.IX Item "xventanacondops"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه عملیات شرطی عدد صحیح Ventana
.IP \fBxmipscmov\fR 4
.IX Item "xmipscmov"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه انتقال شرطی Mips
.IP \fBxmipscbop\fR 4
.IX Item "xmipscbop"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه پیش‌واکشی (prefetch) Mips
.IP \fBxandesperf\fR 4
.IX Item "xandesperf"
\&\f(CW@tab\fR 5.0
\&\f(CW@tab\fR افزونه کارایی Andes
.IP \fBxandesbfhcvt\fR 4
.IX Item "xandesbfhcvt"
\&\f(CW@tab\fR 5.0
\&\f(CW@tab\fR افزونه تبدیل bfloat16 در Andes
.IP \fBxandesvbfhcvt\fR 4
.IX Item "xandesvbfhcvt"
\&\f(CW@tab\fR 5.0
\&\f(CW@tab\fR افزونه برداری تبدیل bfloat16 در Andes
.IP \fBxandesvsintload\fR 4
.IX Item "xandesvsintload"
\&\f(CW@tab\fR 5.0
\&\f(CW@tab\fR افزونه برداری بارگذاری INT4 در Andes
.IP \fBxandesvpackfph\fR 4
.IX Item "xandesvpackfph"
\&\f(CW@tab\fR 5.0
\&\f(CW@tab\fR افزونه برداری بسته‌بندی‌شده FP16 در Andes
.IP \fBxandesvdot\fR 4
.IX Item "xandesvdot"
\&\f(CW@tab\fR 5.0
\&\f(CW@tab\fR افزونه برداری ضرب نقطه‌ای Andes
.IP \fBxsmtvdot\fR 4
.IX Item "xsmtvdot"
\&\f(CW@tab\fR 1.0
\&\f(CW@tab\fR افزونه برداری ضرب نقطه‌ای SpacemiT
.RE
.RS 4
.Sp
هنگامی که \fB\-march=\fR مشخص نشده باشد، GCC از تنظیمات \fB\-mcpu\fR استفاده می‌کند.
.Sp
اگر هر دوی \fB\-march\fR و \fB\-mcpu=\fR مشخص نشده باشند، مقدار پیش‌فرض برای این آرگومان وابسته به سیستم است؛ اگر افزونهٔ معماری خاصی مد نظر شماست، باید آن را به‌صورت صریح مشخص کنید.
.Sp
هنگامی که مشخصات فنی RISC\-V یک افزونه را وابسته به افزونه‌های دیگر تعریف کرده باشد، چنانچه آن افزونه‌ها به‌طور صریح اضافه نشده باشند، GCC به‌صورت ضمنی افزونه‌های وابسته را به مجموعه افزونه‌های فعال‌شده اضافه می‌کند.
.Sp
\&\fBنام هسته (Core Name)\fR
.RE
.IP \fB\-mcpu=\fR\fIprocessor\-string\fR 4
.IX Item "-mcpu=processor-string"
استفاده از معماری پردازندهٔ مشخص‌شده و بهینه‌سازی خروجی برای آن پردازنده، که با نام خاص CPU تعیین می‌شود. مقادیر مجاز برای این گزینه عبارتند از:
.Sp
\&\fBsifive\-e20\fR,
.Sp
\&\fBsifive\-e21\fR,
.Sp
\&\fBsifive\-e24\fR,
.Sp
\&\fBsifive\-e31\fR,
.Sp
\&\fBsifive\-e34\fR,
.Sp
\&\fBsifive\-e76\fR,
.Sp
\&\fBsifive\-s21\fR,
.Sp
\&\fBsifive\-s51\fR,
.Sp
\&\fBsifive\-s54\fR,
.Sp
\&\fBsifive\-s76\fR,
.Sp
\&\fBsifive\-u54\fR,
.Sp
\&\fBsifive\-u74\fR,
.Sp
\&\fBsifive\-x280\fR,
.Sp
\&\fBsifive\-p450\fR,
.Sp
\&\fBsifive\-p670\fR,
.Sp
\&\fBthead\-c906\fR,
.Sp
\&\fBxt\-c908\fR,
.Sp
\&\fBxt\-c908v\fR,
.Sp
\&\fBxt\-c910\fR,
.Sp
\&\fBxt\-c910v2\fR,
.Sp
\&\fBxt\-c920\fR,
.Sp
\&\fBxt\-c920v2\fR,
.Sp
\&\fBtt\-ascalon\-x\fR,
.Sp
\&\fBtt\-ascalon\-d8\fR,
.Sp
\&\fBxiangshan\-nanhu\fR,
.Sp
\&\fBxiangshan\-kunminghu\fR,
.Sp
\&\fBmips\-p8700\fR,
.Sp
\&\fBandes\-n22\fR,
.Sp
\&\fBandes\-n25\fR,
.Sp
\&\fBandes\-a25\fR,
.Sp
\&\fBandes\-nx25\fR,
.Sp
\&\fBandes\-ax25\fR,
.Sp
\&\fBandes\-a27\fR,
.Sp
\&\fBandes\-ax27\fR,
.Sp
\&\fBandes\-n225\fR,
.Sp
\&\fBandes\-d23\fR,
.Sp
\&\fBandes\-n45\fR,
.Sp
\&\fBandes\-nx45\fR,
.Sp
\&\fBandes\-a45\fR,
.Sp
\&\fBandes\-ax45\fR,
.Sp
\&\fBspacemit\-x60\fR.
.Sp
توجه داشته باشید که \fB\-mcpu\fR گزینه‌های \fB\-march\fR یا \fB\-mtune\fR را لغو (بازنویسی) نمی‌کند.
.Sp
\&\fBنام تنظیم (Tune Name)\fR.IP \fB\-mtune=\fR\fIprocessor\-string\fR 4
.IX Item "-mtune=processor-string"
بهینه‌سازی خروجی برای پردازنده داده‌شده، که بر اساس ریزمعماری یا نام پردازنده مشخص تعیین می‌شود. مقادیر مجاز برای این گزینه عبارتند از:
.Sp
\&\fBgeneric\fR،
.Sp
\&\fBrocket\fR،
.Sp
\&\fBsifive\-3\-series\fR،
.Sp
\&\fBsifive\-5\-series\fR،
.Sp
\&\fBsifive\-7\-series\fR،
.Sp
\&\fBsifive\-p400\-series\fR،
.Sp
\&\fBsifive\-p600\-series\fR،
.Sp
\&\fBtt\-ascalon\-x\fR،
.Sp
\&\fBtt\-ascalon\-d8\fR،
.Sp
\&\fBthead\-c906\fR،
.Sp
\&\fBxt\-c908\fR،
.Sp
\&\fBxt\-c908v\fR،
.Sp
\&\fBxt\-c910\fR،
.Sp
\&\fBxt\-c910v2\fR،
.Sp
\&\fBxt\-c920\fR،
.Sp
\&\fBxt\-c920v2\fR،
.Sp
\&\fBxiangshan\-nanhu\fR،
.Sp
\&\fBxiangshan\-kunminghu\fR،
.Sp
\&\fBspacemit\-x60\fR،
.Sp
\&\fBgeneric\-ooo\fR،
.Sp
\&\fBsize\fR،
.Sp
\&\fBmips\-p8700\fR،
.Sp
\&\fBandes\-25\-series\fR،
.Sp
\&\fBandes\-23\-series\fR،
.Sp
\&\fBandes\-45\-series\fR،
.Sp
و تمام گزینه‌های معتبر برای \fB\-mcpu=\fR.
.Sp
هنگامی که \fB\-mtune=\fR مشخص نشده باشد، GCC از تنظیمات \&\fB\-mcpu\fR استفاده می‌کند. اگر هیچ‌کدام مشخص نشده باشند، مقدار پیش‌فرض \fBgeneric\fR است.
.Sp
انتخاب \fBsize\fR برای استفاده کاربران نهایی در نظر گرفته نشده است. این گزینه هنگامی که \fB\-Os\fR مشخص شده باشد استفاده می‌شود. این مقدار اطلاعات هزینه دستورالعمل ارائه‌شده توسط \fB\-mtune=\fR را بازنویسی می‌کند، اما اطلاعات خط لوله (pipeline) را بازنویسی نمی‌کند. این کار به کاهش اندازه کد در عین حفظ کارایی مناسب کمک می‌کند.
.IP \fB\-mpreferred\-stack\-boundary=\fR\fInum\fR 4
.IX Item "-mpreferred-stack-boundary=num"
تلاش برای تراز نگه‌داشتن مرز پشته روی مرز ۲ به توان \fInum\fR بایت. اگر \fB\-mpreferred\-stack\-boundary\fR مشخص نشده باشد، پیش‌فرض ۴ است (۱۶ بایت یا ۱۲۸ بیت).
.Sp
\&\fBهشدار:\fR اگر از این سوییچ استفاده می‌کنید، باید تمام پودمان‌ها، از جمله کتابخانه‌ها را با همین مقدار بسازید. این امر شامل کتابخانه‌های سیستم و پودمان‌های راه‌اندازی نیز می‌شود.
.IP \fB\-msmall\-data\-limit=\fR\fIn\fR 4
.IX Item "-msmall-data-limit=n"
قرار دادن داده‌های سراسری و ایستای کوچک‌تر از \fIn\fR بایت درون یک بخش ویژه (در برخی اهداف).
.IP \fB\-msave\-restore\fR 4
.IX Item "-msave-restore"
.PD 0
.IP \fB\-mno\-save\-restore\fR 4
.IX Item "-mno-save-restore"
.PD
استفاده یا عدم استفاده از کد پرولوگ و اپیلوگ کوچک‌تر اما کندتر که از فراخوانی توابع کتابخانه‌ای استفاده می‌کند. پیش‌فرض، استفاده از پرولوگ‌ها و اپیلوگ‌های درون‌خطیِ سریع است.
.IP \fB\-mmovcc\fR 4
.IX Item "-mmovcc"
.PD 0
.IP \fB\-mno\-movcc\fR 4
.IX Item "-mno-movcc"
.PD
تولید یا عدم تولید توالی‌های کد انتقال شرطی بدون انشعاب حتی برای اهدافی که دستورالعمل‌های خاصی برای عملیات شرطی ندارند. در صورت فعال بودن، در جاهایی که سودمند باشد توالی‌هایی از عملیات ALU با استفاده از دستورالعمل‌های پایه ISA اعداد صحیح تولید می‌شود.
.IP \fB\-minline\-atomics\fR 4
.IX Item "-minline-atomics"
.PD 0
.IP \fB\-mno\-inline\-atomics\fR 4
.IX Item "-mno-inline-atomics"
.PD
استفاده یا عدم استفاده از کد شبیه‌سازی اتمی زیرکلمه‌ای (subword atomic) کوچک‌تر اما کندتر که از فراخوانی‌های توابع libatomic استفاده می‌کند. پیش‌فرض، استفاده از عملیات اتمی زیرکلمه‌ای درون‌خطیِ سریع است که نیازی به libatomic ندارند.
.IP \fB\-minline\-strlen\fR 4
.IX Item "-minline-strlen"
.PD 0
.IP \fB\-mno\-inline\-strlen\fR 4
.IX Item "-mno-inline-strlen"
.PD
تلاش یا عدم تلاش برای درون‌خطی کردن فراخوانی‌های \f(CW\*(C`strlen\*(C'\fR در صورت امکان. درون‌خطی‌سازی تنها در صورتی ممکن است که رشته به‌درستی تراز شده باشد و دستورالعمل‌های پردازش شتاب‌یافته در دسترس باشند. پیش‌فرض، درون‌خطی کردن فراخوانی‌های \f(CW\*(C`strlen\*(C'\fR است.
.IP \fB\-minline\-strcmp\fR 4
.IX Item "-minline-strcmp"
.PD 0
.IP \fB\-mno\-inline\-strcmp\fR 4
.IX Item "-mno-inline-strcmp"
.PD
تلاش یا عدم تلاش برای درون‌خطی کردن فراخوانی‌های \f(CW\*(C`strcmp\*(C'\fR در صورت امکان. درون‌خطی‌سازی تنها در صورتی ممکن است که رشته‌ها به‌درستی تراز شده باشند و دستورالعمل‌های پردازش شتاب‌یافته در دسترس باشند. پیش‌فرض، درون‌خطی کردن فراخوانی‌های \f(CW\*(C`strcmp\*(C'\fR است.
.IP \fB\-minline\-strncmp\fR 4
.IX Item "-minline-strncmp"
.PD 0
.IP \fB\-mno\-inline\-strncmp\fR 4
.IX Item "-mno-inline-strncmp"
.PD
تلاش یا عدم تلاش برای درون‌خطی کردن فراخوانی‌های \f(CW\*(C`strncmp\*(C'\fR در صورت امکان. درون‌خطی‌سازی تنها در صورتی ممکن است که رشته‌ها به‌درستی تراز شده باشند و دستورالعمل‌های پردازش شتاب‌یافته در دسترس باشند. پیش‌فرض، درون‌خطی کردن فراخوانی‌های \f(CW\*(C`strncmp\*(C'\fR است.
.IP \fB\-mstringop\-strategy=\fR\fIstrategy\fR 4
.IX Item "-mstringop-strategy=strategy"
مشخص کردن یک راهبرد خاص برای درون‌خطی‌سازی عملیات رشته و حافظه. \&\fIstrategy\fR می‌تواند یکی از مقادیر \fBauto\fR، \fBlibcall\fR، \fBscalar\fR یا \fBvector\fR باشد.
.IP \fB\-mshorten\-memrefs\fR 4
.IX Item "-mshorten-memrefs"
.PD 0
.IP \fB\-mno\-shorten\-memrefs\fR 4
.IX Item "-mno-shorten-memrefs"
.PD
تلاش یا عدم تلاش برای بهره‌گیری بیشتر از دستورالعمل‌های بارگذاری/ذخیره فشرده از طریق جایگزین کردن بارگذاری/ذخیرهٔ \*(Aqثبات پایه + آفست بزرگ\*(Aq با یک بارگذاری/ذخیرهٔ جدید از \*(Aqپایه جدید + آفست کوچک\*(Aq. اگر پایه جدید در یک ثبات فشرده ذخیره شود، بارگذاری/ذخیره جدید نیز می‌تواند فشرده شود. در حال حاضر فقط بارگذاری/ذخیره‌های عدد صحیح ۳۲ بیتی را هدف قرار می‌دهد.
.IP \fB\-mstrict\-align\fR 4
.IX Item "-mstrict-align"
.PD 0
.IP \fB\-mno\-strict\-align\fR 4
.IX Item "-mno-strict-align"
.PD
تولید یا عدم تولید دسترسی‌های حافظه ترازنشده. مقدار پیش‌فرض بسته به این که آیا پردازنده‌ای که برای آن بهینه‌سازی می‌کنیم از دسترسی ترازنشده سریع پشتیبانی می‌کند یا خیر تنظیم می‌شود.
.IP \fB\-mscalar\-strict\-align\fR 4
.IX Item "-mscalar-strict-align"
.PD 0
.IP \fB\-mno\-scalar\-strict\-align\fR 4
.IX Item "-mno-scalar-strict-align"
.PD
تولید یا عدم تولید دسترسی‌های حافظه ترازنشده. مقدار پیش‌فرض بسته به این که آیا پردازنده‌ای که برای آن بهینه‌سازی می‌کنیم از دسترسی ترازنشده سریع پشتیبانی می‌کند یا خیر تنظیم می‌شود. این گزینه یک نام مستعار برای \fB\-mstrict\-align\fR است.
.IP \fB\-mvector\-strict\-align\fR 4
.IX Item "-mvector-strict-align"
.PD 0
.IP \fB\-mno\-vector\-strict\-align\fR 4
.IX Item "-mno-vector-strict-align"
.PD
تولید یا عدم تولید دسترسی‌های حافظه برداری ترازنشده. مقدار پیش‌فرض روی غیرفعال تنظیم شده است، مگر آنکه پردازنده‌ای که برای آن بهینه‌سازی می‌کنیم صراحتاً از دسترسی‌های حافظه برداری با عناصر ترازنشده (element\-misaligned) پشتیبانی کند.
.IP \fB\-mmax\-vectorization\fR 4
.IX Item "-mmax-vectorization".PD 0
.IP \fB\-mno\-max\-vectorization\fR 4
.IX Item "-mno-max-vectorization"
.PD
فعال یا غیرفعال کردن بازنویسیِ مدل هزینهٔ بردارساز به‌گونه‌ای که برداری‌سازی همواره سودمند به نظر برسد. برخلاف \fB\-fno\-vect\-cost\-model\fR یا \&\fB\-fvect\-cost\-model=unlimited\fR، این گزینه مقایسهٔ هزینه بین حالت‌های مختلف برداری را خاموش نمی‌کند.
.IP \fB\-mcmodel=medlow\fR 4
.IX Item "-mcmodel=medlow"
تولید کد برای مدل کد medium\-low. برنامه و نمادهای تعریف‌شدهٔ ایستای (statically defined) آن باید درون یک محدودهٔ آدرس منفرد ۲ گیبی‌بایتی (2 GiB) و بین آدرس‌های مطلق \-2 GiB و +2 GiB قرار گیرند. برنامه‌ها می‌توانند به‌صورت ایستا یا پویا پیوند (link) داده شوند. این مدل کد پیش‌فرض است، مگر اینکه GCC با گزینهٔ \fB\-\-with\-cmodel=\fR جهت مشخص کردن مدل کد پیش‌فرضی دیگر پیکربندی شده باشد.
.IP \fB\-mcmodel=medany\fR 4
.IX Item "-mcmodel=medany"
تولید کد برای مدل کد medium\-any. برنامه و نمادهای تعریف‌شدهٔ ایستای آن باید درون هر محدودهٔ آدرس منفرد ۲ گیبی‌بایتی (2 GiB) قرار گیرند. برنامه‌ها می‌توانند به‌صورت ایستا یا پویا پیوند داده شوند.
.Sp
کدهای تولیدشده توسط مدل کد medium\-any مستقل از موقعیت (position\-independent) هستند، اما تضمینی وجود ندارد که هنگام پیوند شدن درون فایل‌های اجرایی یا کتابخانه‌های مستقل از موقعیت، به‌درستی عمل کنند.
.IP \fB\-mcmodel=large\fR 4
.IX Item "-mcmodel=large"
تولید کد برای مدل کد large، که هیچ محدودیتی در اندازه یا محل قرارگیری نمادها ندارد.
.IP \fB\-mexplicit\-relocs\fR 4
.IX Item "-mexplicit-relocs"
.PD 0
.IP \fB\-mno\-explicit\-relocs\fR 4
.IX Item "-mno-explicit-relocs"
.PD
استفاده یا عدم استفاده از عملگرهای بازآرایی (relocation) اسمبلر در هنگام کار با آدرس‌های نمادین. روش جایگزین، استفاده از ماکروهای اسمبلر است که ممکن است بهینه‌سازی را محدود کند.
.IP \fB\-mrelax\fR 4
.IX Item "-mrelax"
.PD 0
.IP \fB\-mno\-relax\fR 4
.IX Item "-mno-relax"
.PD
بهره‌گیری از آزادسازی‌های پیونددهنده (linker relaxations) جهت کاهش تعداد دستورالعمل‌های مورد نیاز برای تحقق آدرس‌های نماد. حالت پیش‌فرض، استفاده از آزادسازی‌های پیونددهنده است.
.IP \fB\-mriscv\-attribute\fR 4
.IX Item "-mriscv-attribute"
.PD 0
.IP \fB\-mno\-riscv\-attribute\fR 4
.IX Item "-mno-riscv-attribute"
.PD
تولید کردن (یا تولید نکردن) ویژگی‌های RISC\-V جهت ثبت اطلاعات بیشتر در شیءهای ELF. این قابلیت حداقل به binutils نسخهٔ 2.32 نیاز دارد.
.IP \fB\-mcsr\-check\fR 4
.IX Item "-mcsr-check"
.PD 0
.IP \fB\-mno\-csr\-check\fR 4
.IX Item "-mno-csr-check"
.PD
بررسی ثبات‌های کنترل و وضعیت (CSR) را فعال یا غیرفعال می‌کند.
.IP \fB\-momit\-leaf\-frame\-pointer\fR 4
.IX Item "-momit-leaf-frame-pointer"
اشاره‌گر فریم (frame pointer) را در توابع برگ (leaf functions) در ثبات نگه نمی‌دارد. این کار از اجرای دستورالعمل‌های ذخیره، برپاسازی و بازیابی اشاره‌گرهای فریم جلوگیری کرده و یک ثبات اضافی در توابع برگ در دسترس قرار می‌دهد.
.IP \fB\-malign\-data=\fR\fItype\fR 4
.IX Item "-malign-data=type"
نحوهٔ تراز کردن متغیرها و ثابت‌های آرایه‌ای، ساختاری (structure) یا داده‌های اشتراکی (union) توسط GCC را کنترل می‌کند. مقادیر پشتیبانی‌شده برای \fItype\fR عبارت‌اند از \fBxlen\fR که از پهنای ثبات x به‌عنوان مقدار تراز استفاده می‌کند، و \fBnatural\fR که تراز طبیعی را به کار می‌گیرد. پیش‌فرض \&\fBxlen\fR است.
.IP \fB\-mbig\-endian\fR 4
.IX Item "-mbig-endian"
تولید کد با ترتیب بایت بزرگ‌بایان (big\-endian). زمانی که GCC برای یک هدف \&\fBriscv64be\-*\-*\fR یا \fBriscv32be\-*\-*\fR پیکربندی شده باشد، این حالت پیش‌فرض است. پشتیبانی از بزرگ‌بایان در RISC\-V آزمایشی است؛ ABI آن هنوز پایدار نیست و ممکن است در نسخه‌های بعدی دستخوش تغییرات ناسازگار شود.
.IP \fB\-mlittle\-endian\fR 4
.IX Item "-mlittle-endian"
تولید کد با ترتیب بایت کوچک‌بایان (little\-endian). زمانی که GCC برای یک هدف \&\fBriscv64\-*\-*\fR یا \fBriscv32\-*\-*\fR (و نه \fBriscv64be\-*\-*\fR یا \&\fBriscv32be\-*\-*\fR) پیکربندی شده باشد، این حالت پیش‌فرض است.
.IP \fB\-mstack\-protector\-guard=\fR\fIguard\fR 4
.IX Item "-mstack-protector-guard=guard"
.PD 0
.IP \fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR 4
.IX Item "-mstack-protector-guard-reg=reg"
.IP \fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR 4
.IX Item "-mstack-protector-guard-offset=offset"
.PD
تولید کد محافظت از پشته با استفاده از قناری (canary) در \fIguard\fR. مکان‌های پشتیبانی‌شده عبارت‌اند از \fBglobal\fR برای یک قناری سراسری یا \fBtls\fR برای قناری به ازای هر رشته در بلوک TLS.
.Sp
با انتخاب گزینهٔ دوم، گزینه‌های \&\fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR و \&\fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR علاوه بر این مشخص می‌کنند که کدام ثبات به‌عنوان ثبات پایه برای خواندن قناری و با چه آفستی نسبت به آن ثبات پایه استفاده شود. هیچ ثبات یا آفست پیش‌فرضی وجود ندارد زیرا این امکان منحصراً برای استفاده در هستهٔ لینوکس در نظر گرفته شده است.
.IP \fB\-mtls\-dialect=desc\fR 4
.IX Item "-mtls-dialect=desc"
استفاده از توصیف‌کننده‌های TLS به‌عنوان سازوکار حافظهٔ محلی رشته (thread\-local storage) جهت دسترسی‌های پویای متغیرهای TLS.
.IP \fB\-mtls\-dialect=trad\fR 4
.IX Item "-mtls-dialect=trad"
استفاده از TLS سنتی به‌عنوان سازوکار حافظهٔ محلی رشته برای دسترسی‌های پویای متغیرهای TLS. این حالت پیش‌فرض است.
.IP \fB\-mrvv\-vector\-bits=\fR\fIvalue\fR 4
.IX Item "-mrvv-vector-bits=value"
نحوهٔ تفسیر تعداد بیت‌های یک ثبات برداری RVV که از گزینهٔ \fB\-march=\fR دریافت شده را مشخص می‌کند. پارامتر \fIvalue\fR به‌صورت یک کلمهٔ کلیدی رشته‌ای تعیین می‌شود و می‌تواند یکی از مقادیر \&\fBscalable\fR یا \fBzvl\fR باشد. پیش‌فرض \fBscalable\fR است که به GCC دستور می‌دهد این مقدار را به‌عنوان حداقل در نظر بگیرد، در حالی که \fBzvl\fR به GCC اعلام می‌کند دقیقاً از همان تعداد بیت مشخص‌شده استفاده کند.
.IP \fB\-mrvv\-max\-lmul=\fR\fIvalue\fR 4
.IX Item "-mrvv-max-lmul=value"
این گزینه امکان کنترل صریح بیشینهٔ ضریب طول (LMUL) مورد استفاده در تولید کد برای افزونه‌های برداری RISC\-V (یا RVV) را فراهم می‌آورد. پارامتر \fIvalue\fR به‌صورت یک کلمهٔ کلیدی رشته‌ای تعیین می‌شود و می‌تواند یکی از مقادیر \fBm1\fR، \fBm2\fR، \fBm4\fR، \fBm8\fR یا \fBdynamic\fR باشد. مقدار پیش‌فرض به‌منظور سازگاری با سخت‌افزارهای موجود که از گزینه‌های دیگر پشتیبانی نمی‌کنند، \fBm1\fR است.
.IP \fB\-madjust\-lmul\-cost\fR 4
.IX Item "-madjust-lmul-cost"
.PD 0
.IP \fB\-mno\-adjust\-lmul\-cost\fR 4
.IX Item "-mno-adjust-lmul-cost"
.PD
این گزینه مدل هزینهٔ مورد استفاده برای زمان‌بندی دستورالعمل‌های برداری را به‌گونه‌ای تنظیم می‌کند که تأخیر (latency) دستورالعمل‌ها را در ضریب طول RVV، یعنی LMUL، ضرب کند. این گزینه به‌طور پیش‌فرض غیرفعال است.
.IP \fB\-mautovec\-segment\fR 4
.IX Item "-mautovec-segment"
.PD 0
.IP \fB\-mno\-autovec\-segment\fR 4
.IX Item "-mno-autovec-segment"
.PD
فعال یا غیرفعال کردن تولید دستورالعمل‌های برداری بارگذاری/ذخیره‌سازی قطعه (segment load/store). این گزینه به‌طور پیش‌فرض فعال است.
.PP
\fIگزینه‌های RL78\fR
.IX Subsection "RL78 Options"
.IP \fB\-msim\fR 4
.IX Item "-msim"
کتابخانه‌های هدف اضافی را جهت پشتیبانی از اجرا در یک شبیه‌ساز پیوند می‌دهد.
.IP \fB\-mmul=none\fR 4
.IX Item "-mmul=none"
.PD 0
.IP \fB\-mmul=g10\fR 4
.IX Item "-mmul=g10"
.IP \fB\-mmul=g13\fR 4
.IX Item "-mmul=g13"
.IP \fB\-mmul=g14\fR 4
.IX Item "-mmul=g14"
.IP \fB\-mmul=rl78\fR 4
.IX Item "-mmul=rl78"
.PD
نوع پشتیبانی سخت‌افزاری از ضرب و تقسیم مورد استفاده را تعیین می‌کند. ساده‌ترین حالت \f(CW\*(C`none\*(C'\fR است که از نرم‌افزار برای هر دو عمل ضرب و تقسیم بهره می‌برد. این حالت پیش‌فرض است. مقدار \f(CW\*(C`g13\*(C'\fR برای سخت‌افزار جانبی ضرب/تقسیمِ موجود در هدف‌های RL78/G13 (هستهٔ S2) به کار می‌رود. مقدار \f(CW\*(C`g14\*(C'\fR استفاده از دستورالعمل‌های ضرب و تقسیمی را که توسط قطعات RL78/G14 (هستهٔ S3) پشتیبانی می‌شوند انتخاب می‌کند. مقدار \f(CW\*(C`rl78\*(C'\fR نام مستعاری برای \f(CW\*(C`g14\*(C'\fR و مقدار \f(CW\*(C`mg10\*(C'\fR نام مستعاری برای \f(CW\*(C`none\*(C'\fR است.
.Sp
علاوه بر این، بر اساس تنظیمات این گزینه یک ماکروی پیش‌پردازندهٔ C تعریف می‌شود. مقادیر ممکن عبارت‌اند از: \f(CW\*(C`_\|_RL78_MUL_NONE_\|_\*(C'\fR، \&\f(CW\*(C`_\|_RL78_MUL_G13_\|_\*(C'\fR یا \f(CW\*(C`_\|_RL78_MUL_G14_\|_\*(C'\fR.
.IP \fB\-mcpu=g10\fR 4
.IX Item "-mcpu=g10"
.PD 0
.IP \fB\-mcpu=g13\fR 4
.IX Item "-mcpu=g13".IP \fB\-mcpu=g14\fR 4
.IX Item "-mcpu=g14"
.IP \fB\-mcpu=rl78\fR 4
.IX Item "-mcpu=rl78"
.PD
هستهٔ مقصد RL78 را مشخص می‌کند. پیش‌فرض، هستهٔ G14 است که به عنوان هستهٔ S3 یا صرفاً RL78 نیز شناخته می‌شود. هستهٔ G13 یا S2 دستورالعمل‌های ضرب یا تقسیم ندارد؛ در عوض از یک دستگاه جانبی سخت‌افزاری برای این عملیات استفاده می‌کند. هستهٔ G10 یا S1 فاقد بانک‌های ثبات است، بنابراین از یک قرارداد فراخوانی متفاوت استفاده می‌کند.
.Sp
اگر این گزینه تنظیم شود، نوع پشتیبانی ضرب سخت‌افزاری مورد استفاده را نیز انتخاب می‌کند، مگر اینکه با یک گزینهٔ صریح \&\fB\-mmul=none\fR در خط فرمان بازنویسی شود. بنابراین، مشخص کردن \&\fB\-mcpu=g13\fR استفاده از دستگاه جانبی ضرب سخت‌افزاری G13 را فعال می‌کند و مشخص کردن \fB\-mcpu=g10\fR استفاده از ضرب‌های سخت‌افزاری را به طور کلی غیرفعال می‌سازد.
.Sp
توجه داشته باشید که هرچند هستهٔ RL78/G14 هدف پیش‌فرض است، اما مشخص کردن \&\fB\-mcpu=g14\fR یا \fB\-mcpu=rl78\fR در خط فرمان، رفتار زنجیره‌ابزار را تغییر می‌دهد زیرا پشتیبانی از ضرب سخت‌افزاری G14 را نیز فعال می‌کند. اگر این گزینه‌ها در خط فرمان مشخص نشوند، با وجود اینکه کد برای هستهٔ RL78 هدف‌گذاری شده است، از روال‌های ضرب نرم‌افزاری استفاده می‌شود. این موضوع برای حفظ سازگاری رو به عقب با زنجیره‌ابزارهای قدیمی‌تر است که فاقد پشتیبانی از ضرب و تقسیم سخت‌افزاری بودند.
.Sp
علاوه بر این، یک ماکروی پیش‌پردازندهٔ C بر اساس تنظیم این گزینه تعریف می‌شود. مقادیر ممکن عبارتند از: \f(CW\*(C`_\|_RL78_G10_\|_\*(C'\fR، \&\f(CW\*(C`_\|_RL78_G13_\|_\*(C'\fR یا \f(CW\*(C`_\|_RL78_G14_\|_\*(C'\fR.
.IP \fB\-mg10\fR 4
.IX Item "-mg10"
.PD 0
.IP \fB\-mg13\fR 4
.IX Item "-mg13"
.IP \fB\-mg14\fR 4
.IX Item "-mg14"
.IP \fB\-mrl78\fR 4
.IX Item "-mrl78"
.PD
این‌ها نام‌های مستعار برای گزینهٔ متناظر \fB\-mcpu=\fR هستند و به منظور سازگاری رو به عقب ارائه شده‌اند.
.IP \fB\-mallregs\fR 4
.IX Item "-mallregs"
به کامپایلر اجازه می‌دهد از تمام ثبات‌های موجود استفاده کند. به طور پیش‌فرض ثبات‌های \f(CW\*(C`r24..r31\*(C'\fR برای استفاده در گرداننده‌های وقفه رزرو شده‌اند. با فعال بودن این گزینه، این ثبات‌ها می‌توانند در توابع عادی نیز استفاده شوند.
.IP \fB\-mrelax\fR 4
.IX Item "-mrelax"
.PD 0
.IP \fB\-mno\-relax\fR 4
.IX Item "-mno-relax"
.PD
فعال/غیرفعال کردن بازچینی (relaxation) در اسمبلر و پیونددهنده. این گزینه به طور پیش‌فرض در \fB\-Os\fR فعال است.
.IP \fB\-mes0\fR 4
.IX Item "-mes0"
فرض می‌کند مقدار \f(CW\*(C`ES\*(C'\fR در تمام طول اجرای برنامه صفر است و از آن برای آدرس‌دهی داده‌های فقط‌خواندنی استفاده می‌کند.
.IP \fB\-msave\-mduc\-in\-interrupts\fR 4
.IX Item "-msave-mduc-in-interrupts"
.PD 0
.IP \fB\-mno\-save\-mduc\-in\-interrupts\fR 4
.IX Item "-mno-save-mduc-in-interrupts"
.PD
مشخص می‌کند که توابع گردانندهٔ وقفه باید ثبات‌های MDUC را حفظ کنند. این امر تنها در صورتی لازم است که کدهای عادی ممکن باشد از ثبات‌های MDUC استفاده کنند، برای مثال به دلیل انجام عملیات ضرب و تقسیم. پیش‌فرض، نادیده گرفتن ثبات‌های MDUC است زیرا این کار موجب افزایش سرعت گرداننده‌های وقفه می‌شود. برای عملکرد صحیح، باید گزینهٔ مقصد \fB\-mg13\fR ارسال شود زیرا این ویژگی تنها روی مقصد G13 (هستهٔ S2) در دسترس است. ثبات‌های MDUC تنها در صورتی ذخیره می‌شوند که گردانندهٔ وقفه عملیات ضرب یا تقسیم انجام دهد یا تابع دیگری را فراخوانی کند.
.PP
\fIگزینه‌های IBM RS/6000 و PowerPC\fR
.IX Subsection "IBM RS/6000 and PowerPC Options"
.PP
این گزینه‌های \fB\-m\fR برای IBM RS/6000 و PowerPC تعریف شده‌اند:
.IP \fB\-mcpu=\fR\fIcpu_type\fR 4
.IX Item "-mcpu=cpu_type"
نوع معماری، نحوهٔ استفاده از ثبات‌ها، و پارامترهای زمان‌بندی دستورالعمل را برای نوع ماشین \fIcpu_type\fR تنظیم می‌کند. مقادیر پشتیبانی‌شده برای \fIcpu_type\fR عبارتند از: \fB401\fR، \fB403\fR، \&\fB405\fR، \fB405fp\fR، \fB440\fR، \fB440fp\fR، \fB464\fR، \fB464fp\fR، \&\fB476\fR، \fB476fp\fR، \fB505\fR، \fB601\fR، \fB602\fR، \fB603\fR، \&\fB603e\fR، \fB604\fR، \fB604e\fR، \fB620\fR، \fB630\fR، \fB740\fR، \&\fB7400\fR، \fB7450\fR، \fB750\fR، \fB801\fR، \fB821\fR، \fB823\fR، \&\fB860\fR، \fB970\fR، \fB8540\fR، \fBa2\fR، \fBe300c2\fR، \&\fBe300c3\fR، \fBe500mc\fR، \fBe500mc64\fR، \fBe5500\fR، \&\fBe6500\fR، \fBec603e\fR، \fBG3\fR، \fBG4\fR، \fBG5\fR، \&\fBtitan\fR، \fBpower3\fR، \fBpower4\fR، \fBpower5\fR، \fBpower5+\fR، \&\fBpower6\fR، \fBpower6x\fR، \fBpower7\fR، \fBpower8\fR، \&\fBpower9\fR، \fBpower10\fR، \fBpower11\fR، \fBfuture\fR، \fBpowerpc\fR، \&\fBpowerpc64\fR، \fBpowerpc64le\fR، \fBrs64\fR، و \fBnative\fR.
.Sp
گزینه‌های \&\fB\-mcpu=powerpc\fR، \fB\-mcpu=powerpc64\fR، و \&\fB\-mcpu=powerpc64le\fR انواع ماشین با معماری PowerPC خالص ۳۲\-بیتی (با هر ترتیبی از بایت)، PowerPC ۶۴\-بیتی big endian، و PowerPC ۶۴\-بیتی little endian را با فرض یک مدل پردازندهٔ عمومی و مناسب برای اهداف زمان‌بندی مشخص می‌کنند.
.Sp
تعیین \fBnative\fR به عنوان نوع پردازنده، گزینهٔ معماری متناظر با پردازندهٔ میزبان سیستمی را که عمل کامپایل را انجام می‌دهد شناسایی و انتخاب می‌کند. \&\fB\-mcpu=native\fR در صورتی که GCC پردازنده را شناسایی نکند، اثری نخواهد داشت.
.Sp
سایر گزینه‌ها یک پردازندهٔ خاص را مشخص می‌کنند. کدی که تحت این گزینه‌ها تولید می‌شود روی همان پردازنده به بهترین شکل اجرا می‌شود و ممکن است روی پردازنده‌های دیگر به هیچ وجه اجرا نشود.
.Sp
گزینه‌های \fB\-mcpu\fR به طور خودکار گزینه‌های زیر را فعال یا غیرفعال می‌کنند:
.Sp
\&\fB\-maltivec  \-mfprnd  \-mhard\-float  \-mmfcrf  \-mmultiple
\&\-mpopcntb  \-mpopcntd  \-mpowerpc64
\&\-mpowerpc\-gpopt  \-mpowerpc\-gfxopt
\&\-mmulhw  \-mdlmzb  \-mmfpgpr  \-mvsx
\&\-mcrypto  \-mhtm  \-mpower8\-fusion
\&\-mquad\-memory  \-mquad\-memory\-atomic  \-mfloat128
\&\-mfloat128\-hardware  \-mprefixed  \-mpcrel  \-mmma
\&\-mdense\-math \-mrop\-protect\fR
.Sp
گزینه‌های خاص تعیین‌شده برای هر پردازندهٔ مشخص بین نگارش‌های مختلف کامپایلر متفاوت است و بستگی به این دارد که چه تنظیمی کد بهینه‌تری برای آن پردازنده تولید می‌کند؛ این لزوماً نمایانگر قابلیت‌های واقعی سخت‌افزار نیست. اگر مایل به تنظیم یک گزینهٔ جداگانه روی مقداری مشخص هستید، می‌توانید آن را پس از گزینهٔ \fB\-mcpu\fR تعیین کنید؛ مانند \&\fB\-mcpu=970 \-mno\-altivec\fR.
.Sp
در AIX، گزینه‌های \fB\-maltivec\fR و \fB\-mpowerpc64\fR در حال حاضر توسط گزینهٔ \fB\-mcpu\fR فعال یا غیرفعال نمی‌شوند زیرا AIX پشتیبانی کاملی از این گزینه‌ها ندارد. اگر مطمئن هستید که در محیط شما کار خواهد کرد، همچنان می‌توانید آن‌ها را به طور مستقل فعال یا غیرفعال کنید.
.Sp
در موارد دیگر، توصیه می‌کنیم به جای گزینه‌هایی که تولید دستورالعمل‌های خاص را کنترل می‌کنند، از گزینهٔ \fB\-mcpu=\fR\fIcpu_type\fR استفاده کنید.
.IP \fB\-mtune=\fR\fIcpu_type\fR 4
.IX Item "-mtune=cpu_type"
پارامترهای زمان‌بندی دستورالعمل را برای نوع ماشین \&\fIcpu_type\fR تنظیم می‌کند، اما برخلاف \fB\-mcpu=\fR\fIcpu_type\fR نوع معماری یا نحوهٔ استفاده از ثبات‌ها را تغییر نمی‌دهد. همان مقادیر مربوط به \fIcpu_type\fR که برای \&\fB\-mcpu\fR به کار می‌روند، برای \fB\-mtune\fR نیز استفاده می‌شوند. اگر هر دو مشخص شوند، کد تولید شده از معماری و ثبات‌های تعیین‌شده توسط \fB\-mcpu\fR، اما از پارامترهای زمان‌بندی تنظیم‌شده توسط \fB\-mtune\fR استفاده می‌کند.
.IP \fB\-mpowerpc64\fR 4
.IX Item "-mpowerpc64"
.PD 0
.IP \fB\-mno\-powerpc64\fR 4
.IX Item "-mno-powerpc64"
.PD
گزینهٔ \fB\-mpowerpc64\fR به GCC اجازه می‌دهد دستورالعمل‌های ۶۴\-بیتی اضافی موجود در معماری کامل PowerPC64 را تولید کرده و با ثبات‌های عمومی (GPRها) به عنوان مقادیر ۶۴\-بیتی و کلمهٔ مضاعف (doubleword) رفتار کند. حالت پیش‌فرض در GCC گزینهٔ \&\fB\-mno\-powerpc64\fR است.
.IP \fB\-mcmodel=small\fR 4
.IX Item "-mcmodel=small"
کد PowerPC64 را برای مدل small تولید می‌کند: جدول TOC به 64k محدود است.
.IP \fB\-mcmodel=medium\fR 4
.IX Item "-mcmodel=medium"
کد PowerPC64 را برای مدل medium تولید می‌کند: اندازهٔ TOC و سایر داده‌های ایستا می‌تواند در مجموع تا 4G باشد. این حالت پیش‌فرض برای لینوکس ۶۴\-بیتی است.
.IP \fB\-mcmodel=large\fR 4
.IX Item "-mcmodel=large"
کد PowerPC64 را برای مدل large تولید می‌کند: اندازهٔ TOC می‌تواند تا 4G باشد. سایر داده‌ها و کدها تنها توسط فضای آدرس‌دهی ۶۴\-بیتی محدود می‌شوند.
.IP \fB\-mprofile\-kernel\fR 4
.IX Item "-mprofile-kernel"
این گزینه در اهداف PowerPC64 GNU/Linux در دسترس است. هنگامی که همراه با \&\fB\-pg\fR استفاده شود، موجب می‌شود فراخوانی‌های \f(CW\*(C`mcount\*(C'\fR به جای بعد از مقدمهٔ تابع، قبل از آن درج شوند.
.IP \fB\-maltivec\fR 4
.IX Item "-maltivec".PD 0
.IP \fB\-mno\-altivec\fR 4
.IX Item "-mno-altivec"
.PD
کدی تولید می‌کند که از دستورالعمل‌های AltiVec استفاده می‌کند (استفاده نمی‌کند)، و همچنین استفاده از توابع درونی (built\-in) را فعال می‌کند که دسترسی مستقیم‌تری به مجموعه دستورالعمل‌های AltiVec را ممکن می‌سازند. ممکن است برای تطبیق ABI فعلی با بهبودهای ABI مربوط به AltiVec، به تنظیم
\&\fB\-mabi=altivec\fR نیز نیاز داشته باشید.
.Sp
هنگامی که \fB\-maltivec\fR استفاده می‌شود، ترتیب عناصر برای توابع ذاتی (intrinsics) AltiVec مانند \f(CW\*(C`vec_splat\*(C'\fR، \f(CW\*(C`vec_extract\*(C'\fR و \f(CW\*(C`vec_insert\*(C'\fR با ترتیب عناصر آرایه متناظر با اندیاننس (endianness) مقصد تطابق دارد. بدین معنا که عنصر صفر در هدف‌گیری یک پلتفرم big\-endian نشان‌دهنده چپ‌ترین عنصر در یک ثبات برداری، و در پلتفرم little\-endian نشان‌دهنده راست‌ترین عنصر در یک ثبات برداری است.
.IP \fB\-mpowerpc\-gpopt\fR 4
.IX Item "-mpowerpc-gpopt"
.PD 0
.IP \fB\-mno\-powerpc\-gpopt\fR 4
.IX Item "-mno-powerpc-gpopt"
.PD
تعیین \fB\-mpowerpc\-gpopt\fR به
GCC اجازه می‌دهد از دستورالعمل‌های اختیاری معماری PowerPC در گروه
General Purpose، شامل جذر ممیز شناور، استفاده کند. تعیین
.IP \fB\-mpowerpc\-gfxopt\fR 4
.IX Item "-mpowerpc-gfxopt"
.PD 0
.IP \fB\-mno\-powerpc\-gfxopt\fR 4
.IX Item "-mno-powerpc-gfxopt"
.PD
\&\fB\-mpowerpc\-gfxopt\fR به GCC اجازه می‌دهد از
دستورالعمل‌های اختیاری معماری PowerPC در گروه Graphics، شامل
انتخاب ممیز شناور (floating\-point select)، استفاده کند.
.IP \fB\-mmfcrf\fR 4
.IX Item "-mmfcrf"
.PD 0
.IP \fB\-mno\-mfcrf\fR 4
.IX Item "-mno-mfcrf"
.PD
گزینه \fB\-mmfcrf\fR به GCC اجازه می‌دهد دستورالعمل انتقال از فیلد ثبات شرطی (move from condition register field) پیاده‌سازی‌شده روی پردازنده POWER4 و سایر پردازنده‌های پشتیبانی‌کننده از معماری PowerPC V2.01 را تولید کند.
.IP \fB\-mpopcntb\fR 4
.IX Item "-mpopcntb"
.PD 0
.IP \fB\-mno\-popcntb\fR 4
.IX Item "-mno-popcntb"
.PD
گزینه \fB\-mpopcntb\fR به GCC اجازه می‌دهد دستورالعمل‌های popcount و تخمین معکوس ممیز شناور با دقت مضاعف (double\-precision FP reciprocal estimate) پیاده‌سازی‌شده روی پردازنده POWER5 و سایر پردازنده‌های پشتیبانی‌کننده از معماری PowerPC V2.02 را تولید کند.
.IP \fB\-mpopcntd\fR 4
.IX Item "-mpopcntd"
.PD 0
.IP \fB\-mno\-popcntd\fR 4
.IX Item "-mno-popcntd"
.PD
گزینه \fB\-mpopcntd\fR به GCC اجازه می‌دهد دستورالعمل popcount پیاده‌سازی‌شده روی پردازنده POWER7 و سایر پردازنده‌های پشتیبانی‌کننده از معماری PowerPC V2.06 را تولید کند.
.IP \fB\-mfprnd\fR 4
.IX Item "-mfprnd"
.PD 0
.IP \fB\-mno\-fprnd\fR 4
.IX Item "-mno-fprnd"
.PD
گزینه \fB\-mfprnd\fR به GCC اجازه می‌دهد دستورالعمل‌های گرد کردن ممیز شناور به عدد صحیح (FP round to integer) پیاده‌سازی‌شده روی پردازنده +POWER5 و سایر پردازنده‌های پشتیبانی‌کننده از معماری PowerPC V2.03 را تولید کند.
.IP \fB\-mcmpb\fR 4
.IX Item "-mcmpb"
.PD 0
.IP \fB\-mno\-cmpb\fR 4
.IX Item "-mno-cmpb"
.PD
گزینه \fB\-mcmpb\fR به GCC اجازه می‌دهد دستورالعمل مقایسه بایت‌ها (compare bytes) پیاده‌سازی‌شده روی پردازنده POWER6 و سایر پردازنده‌های پشتیبانی‌کننده از معماری PowerPC V2.05 را تولید کند.
.IP \fB\-mhard\-dfp\fR 4
.IX Item "-mhard-dfp"
.PD 0
.IP \fB\-mno\-hard\-dfp\fR 4
.IX Item "-mno-hard-dfp"
.PD
گزینه \fB\-mhard\-dfp\fR به GCC اجازه می‌دهد دستورالعمل‌های سخت‌افزاری ممیز شناور دهدهی (decimal floating\-point) پیاده‌سازی‌شده در برخی پردازنده‌های POWER را تولید کند.
.IP \fB\-mvrsave\fR 4
.IX Item "-mvrsave"
.PD 0
.IP \fB\-mno\-vrsave\fR 4
.IX Item "-mno-vrsave"
.PD
هنگام تولید کد AltiVec، دستورالعمل‌های VRSAVE را تولید می‌کند.
.IP \fB\-msecure\-plt\fR 4
.IX Item "-msecure-plt"
کدی تولید می‌کند که به \fBld\fR و \fBld.so\fR اجازه می‌دهد تا فایل‌های اجرایی و کتابخانه‌های اشتراکی را با بخش‌های غیرقابل‌اجرای \f(CW\*(C`.plt\*(C'\fR و \f(CW\*(C`.got\*(C'\fR بسازند. این یک گزینه ABI مربوط به PowerPC 32\-bit SYSV است.
.IP \fB\-mbss\-plt\fR 4
.IX Item "-mbss-plt"
کدی تولید می‌کند که از یک بخش BSS \f(CW\*(C`.plt\*(C'\fR استفاده می‌کند که توسط \fBld.so\fR پر می‌شود، و نیازمند بخش‌های \f(CW\*(C`.plt\*(C'\fR و \f(CW\*(C`.got\*(C'\fR است که هم قابل‌نوشتن و هم قابل‌اجرا باشند. این یک گزینه ABI مربوط به PowerPC 32\-bit SYSV است.
.IP \fB\-msplit\-patch\-nops\fR 4
.IX Item "-msplit-patch-nops"
هنگام افزودن NOPها برای یک ناحیه قابل وصله‌زدن از طریق گزینه
\&\fB\-fpatchable\-function\-entry\fR، دستورات NOP «پیشین» را قبل از نقطه ورود سراسری (global entry point) و دستورات NOP «پسین» را پس از نقطه ورود محلی (local entry point) درج می‌کند. این کار باعث می‌شود توالی NOPها در زمان تولید نقطه ورود سراسری غیرمتوالی باشد. بدون این گزینه، NOPها مستقیماً قبل و بعد از نقطه ورود محلی درج می‌شوند، که آن‌ها را متوالی می‌کند اما نقطه ورود سراسری و محلی را از یکدیگر دورتر می‌سازد. اگر تنها یک نقطه ورود منفرد تولید شود، این گزینه هیچ اثری ندارد.
.IP \fB\-misel\fR 4
.IX Item "-misel"
.PD 0
.IP \fB\-mno\-isel\fR 4
.IX Item "-mno-isel"
.PD
این گزینه تولید دستورالعمل‌های ISEL را فعال یا غیرفعال می‌کند.
.IP \fB\-mvsx\fR 4
.IX Item "-mvsx"
.PD 0
.IP \fB\-mno\-vsx\fR 4
.IX Item "-mno-vsx"
.PD
کدی تولید می‌کند که از دستورالعمل‌های برداری/اسکالر (VSX) استفاده می‌کند (استفاده نمی‌کند)، و همچنین استفاده از توابع درونی (built\-in) را فعال می‌کند که دسترسی مستقیم‌تری به مجموعه دستورالعمل‌های VSX را ممکن می‌سازند.
.IP \fB\-mcrypto\fR 4
.IX Item "-mcrypto"
.PD 0
.IP \fB\-mno\-crypto\fR 4
.IX Item "-mno-crypto"
.PD
استفاده از توابع درونی که دسترسی مستقیم به دستورالعمل‌های رمزنگاری اضافه‌شده در نسخه 2.07 از ISA معماری PowerPC را ممکن می‌سازند فعال (غیرفعال) می‌کند.
.IP \fB\-mhtm\fR 4
.IX Item "-mhtm"
.PD 0
.IP \fB\-mno\-htm\fR 4
.IX Item "-mno-htm"
.PD
استفاده از توابع درونی که دسترسی مستقیم به دستورالعمل‌های حافظه تراکنشی سخت‌افزاری (HTM) اضافه‌شده در نسخه 2.07 از ISA معماری PowerPC را ممکن می‌سازند فعال (غیرفعال) می‌کند.
.IP \fB\-mpower8\-fusion\fR 4
.IX Item "-mpower8-fusion"
.PD 0
.IP \fB\-mno\-power8\-fusion\fR 4
.IX Item "-mno-power8-fusion"
.PD
کدی تولید می‌کند که برخی عملیات‌های عدد صحیح را مجاور هم نگه می‌دارد (نگه نمی‌دارد) تا بتوان این دستورالعمل‌ها را در پردازنده‌های power8 و جدیدتر با یکدیگر ادغام کرد.
.IP \fB\-mquad\-memory\fR 4
.IX Item "-mquad-memory"
.PD 0
.IP \fB\-mno\-quad\-memory\fR 4
.IX Item "-mno-quad-memory"
.PD
کدی تولید می‌کند که از دستورالعمل‌های حافظه کلمه چهارگانه (quad word) غیراتمیک استفاده می‌کند (استفاده نمی‌کند). گزینه \fB\-mquad\-memory\fR نیازمند استفاده از حالت 64\-bit است.
.IP \fB\-mquad\-memory\-atomic\fR 4
.IX Item "-mquad-memory-atomic"
.PD 0
.IP \fB\-mno\-quad\-memory\-atomic\fR 4
.IX Item "-mno-quad-memory-atomic"
.PD
کدی تولید می‌کند که از دستورالعمل‌های حافظه کلمه چهارگانه (quad word) اتمیک استفاده می‌کند (استفاده نمی‌کند). گزینه \fB\-mquad\-memory\-atomic\fR نیازمند استفاده از حالت 64\-bit است..IP \fB\-mfloat128\fR 4
.IX Item "-mfloat128"
.PD 0
.IP \fB\-mno\-float128\fR 4
.IX Item "-mno-float128"
.PD
فعال/غیرفعال کردن کلیدواژه \fI_\|_float128\fR برای ممیز شناور ۱۲۸ بیتی IEEE
و استفاده از شبیه‌سازی نرم‌افزاری یا دستورالعمل‌های سخت‌افزاری برای ممیز
شناور ۱۲۸ بیتی IEEE.
.Sp
برای استفاده از پشتیبانی ممیز شناور ۱۲۸ بیتی IEEE، مجموعه دستورالعمل‌های
VSX (\fB\-mvsx\fR) باید فعال باشد. ممیز شناور ۱۲۸ بیتی IEEE تنها روی
Linux پشتیبانی می‌شود.
.Sp
گزینه \fB\-mfloat128\fR به‌طور پیش‌فرض در سیستم‌های PowerPC Linux که از
مجموعه دستورالعمل‌های VSX استفاده می‌کنند فعال، و در سایر سیستم‌ها غیرفعال است.
.Sp
اگر از مجموعه دستورالعمل‌های ISA 3.0 (\fB\-mcpu=power9\fR) روی یک سیستم
۶۴ بیتی استفاده کنید، پشتیبانی ممیز شناور ۱۲۸ بیتی IEEE همچنین تولید
دستورالعمل‌های ممیز شناور ۱۲۸ بیتی ISA 3.0 IEEE را فعال می‌کند. در غیر
این صورت، اگر تولید دستورالعمل‌های ISA 3.0 را مشخص نکنید یا یک سیستم ۳۲ بیتی
big\-endian را هدف قرار دهید، ممیز شناور ۱۲۸ بیتی IEEE با شبیه‌سازی
نرم‌افزاری مدیریت می‌شود.
.IP \fB\-mfloat128\-hardware\fR 4
.IX Item "-mfloat128-hardware"
.PD 0
.IP \fB\-mno\-float128\-hardware\fR 4
.IX Item "-mno-float128-hardware"
.PD
فعال/غیرفعال کردن استفاده از دستورالعمل‌های سخت‌افزاری ISA 3.0 برای
پشتیبانی از نوع داده‌ی \&\fI_\|_float128\fR.
.Sp
گزینه \fB\-mfloat128\-hardware\fR به‌طور پیش‌فرض در سیستم‌های PowerPC
Linux که از مجموعه دستورالعمل‌های ISA 3.0 استفاده می‌کنند فعال، و در
سایر سیستم‌ها غیرفعال است.
.IP \fB\-m32\fR 4
.IX Item "-m32"
.PD 0
.IP \fB\-m64\fR 4
.IX Item "-m64"
.PD
تولید کد برای محیط‌های ۳۲ بیتی یا ۶۴ بیتی مقصدهای Darwin و SVR4
(شامل GNU/Linux). محیط ۳۲ بیتی مقادیر int، long و اشاره‌گر را روی
۳۲ بیت تنظیم می‌کند و کدی تولید می‌نماید که روی هر نوعی از PowerPC اجرا
می‌شود. محیط ۶۴ بیتی int را روی ۳۲ بیت و long و اشاره‌گر را روی ۶۴ بیت
تنظیم می‌کند، و همانند \&\fB\-mpowerpc64\fR کدی برای PowerPC64 تولید می‌نماید.
.IP \fB\-mfull\-toc\fR 4
.IX Item "-mfull-toc"
.PD 0
.IP \fB\-mno\-fp\-in\-toc\fR 4
.IX Item "-mno-fp-in-toc"
.IP \fB\-mno\-sum\-in\-toc\fR 4
.IX Item "-mno-sum-in-toc"
.IP \fB\-mminimal\-toc\fR 4
.IX Item "-mminimal-toc"
.PD
تغییر نحوه‌ی ایجاد TOC (جدول محتویات یا Table Of Contents) که برای هر
فایل اجرایی ساخته می‌شود. گزینه \fB\-mfull\-toc\fR به‌طور پیش‌فرض انتخاب
شده است. در این حالت، GCC دست‌کم یک مدخل TOC به ازای هر ارجاع یکتای
متغیر غیرخودکار (non\-automatic) در برنامه اختصاص می‌دهد. GCC همچنین
ثابت‌های ممیز شناور را درون TOC قرار می‌دهد. با این حال، تنها ۱۶٬۳۸۴ مدخل
در TOC در دسترس است.
.Sp
اگر پیام خطایی از پیونددهنده مبنی بر پر شدن و سرریز فضای دردسترس TOC
دریافت کردید، می‌توانید با استفاده از گزینه‌های \fB\-mno\-fp\-in\-toc\fR
و \fB\-mno\-sum\-in\-toc\fR مقدار فضای مصرفی TOC را کاهش دهید.
گزینه \&\fB\-mno\-fp\-in\-toc\fR از قرار گرفتن ثابت‌های ممیز شناور در
TOC جلوگیری می‌کند و \fB\-mno\-sum\-in\-toc\fR کامپایلر GCC را وادار
می‌سازد تا به جای قرار دادن مجموع یک آدرس و یک ثابت در TOC، کدی برای محاسبه
آن در زمان اجرا تولید کند. می‌توانید یک یا هر دوی این گزینه‌ها را مشخص کنید.
هر کدام از آن‌ها به بهای صرفه‌جویی در فضای TOC، باعث می‌شوند GCC کدی اندکی
کندتر و بزرگ‌تر تولید کند.
.Sp
اگر با وجود مشخص کردن هر دوی این گزینه‌ها همچنان فضای TOC تمام شد، به جای
آن‌ها \fB\-mminimal\-toc\fR را مشخص کنید. این گزینه باعث می‌شود GCC برای
هر فایل تنها یک مدخل TOC ایجاد کند. در صورت استفاده از این گزینه، GCC کدی
تولید می‌کند که کندتر و حجیم‌تر است اما فضای فوق‌العاده اندکی از TOC را مصرف
می‌کند. شاید مایل باشید از این گزینه تنها برای فایل‌هایی استفاده کنید که شامل
کدهای با دفعات اجرای کمتر هستند.
.IP \fB\-maix64\fR 4
.IX Item "-maix64"
.PD 0
.IP \fB\-maix32\fR 4
.IX Item "-maix32"
.PD
فعال‌سازی ABI و قرارداد فراخوانی ۶۴ بیتی AIX: اشاره‌گرهای ۶۴ بیتی،
نوع \&\f(CW\*(C`long\*(C'\fR ۶۴ بیتی، و زیرساخت مورد نیاز برای پشتیبانی از آن‌ها.
مشخص کردن \fB\-maix64\fR به‌طور ضمنی به معنای \fB\-mpowerpc64\fR است،
در حالی که \fB\-maix32\fR رابط ABI شصت و چهار بیتی را غیرفعال کرده و
به‌طور ضمنی شامل \fB\-mno\-powerpc64\fR است. پیش‌فرض GCC گزینه \fB\-maix32\fR است.
.IP \fB\-mxl\-compat\fR 4
.IX Item "-mxl-compat"
.PD 0
.IP \fB\-mno\-xl\-compat\fR 4
.IX Item "-mno-xl-compat"
.PD
تولید کدی که در زمان استفاده از ABI سازگار با AIX، تطابق بیشتری با
معناشناسی کامپایلر IBM XL دارد. آرگومان‌های ممیز شناور علاوه بر FPRهای
آرگومان، فراتر از ناحیه ذخیره ثبات (RSA) روی پشته (stack) به توابع
دارای پیش‌نمونه ارسال می‌شوند. در زمان مقایسه مقادیر و تبدیل به double،
فرض نکنید که double با بیشترین ارزش در مقدار long double صد و بیست و هشت بیتی
به‌درستی گرد شده است. از نام نمادهای XL برای روال‌های پشتیبانی long double
استفاده می‌کند.
.Sp
قرارداد فراخوانی AIX برای مدیریت یک حالت مبهم در استاندارد K&R C که تابعی
آدرس آرگومان‌هایش را با تعداد آرگومانی کمتر از مقدار اعلان‌شده دریافت می‌کند،
گسترش یافت اما در ابتدا مستند نشد. کامپایلرهای IBM XL هنگامی که یک زیرروال
بدون بهینه‌سازی کامپایل می‌شود، به آرگومان‌های ممیز شناوری که در RSA جای
نمی‌گیرند از طریق پشته دسترسی پیدا می‌کنند. از آنجا که ذخیره همیشگی آرگومان‌های
ممیز شناور روی پشته ناکارآمد است و به‌ندرت نیاز می‌شود، این گزینه به‌طور پیش‌فرض
فعال نیست و تنها زمان فراخوانی زیرروال‌های کامپایل‌شده توسط کامپایلرهای IBM XL
بدون بهینه‌سازی ضرورت دارد.
.IP \fB\-mpe\fR 4
.IX Item "-mpe"
پشتیبانی از \fIIBM RS/6000 SP\fR \fIParallel Environment\fR (PE).
برنامه‌ای را که برای استفاده از ارسال پیام نوشته شده است با کد راه‌انداز
ویژه‌ای پیوند می‌دهد تا اجرای برنامه امکان‌پذیر شود. سیستم باید PE را در مکان
استاندارد (\fI/usr/lpp/ppe.poe/\fR) نصب داشته باشد، یا فایل \fIspecs\fR باید
با استفاده از گزینه \fB\-specs=\fR بازنویسی شود تا مسیر دایرکتوری مناسب
مشخص گردد. محیط موازی (Parallel Environment) از رشته‌ها (threads)
پشتیبانی نمی‌کند، بنابراین گزینه \fB\-mpe\fR و گزینه \fB\-pthread\fR
با یکدیگر ناسازگار هستند.
.IP \fB\-malign\-natural\fR 4
.IX Item "-malign-natural"
.PD 0
.IP \fB\-malign\-power\fR 4
.IX Item "-malign-power"
.PD
در سیستم‌های AIX، نسخه ۳۲ بیتی Darwin، و نسخه ۶۴ بیتی PowerPC GNU/Linux،
گزینه \&\fB\-malign\-natural\fR ترازبندی تعریف‌شده توسط ABI را برای انواع
بزرگ‌تر، مانند doubleهای ممیز شناور، بر روی مرز طبیعی مبتنی بر اندازه آن‌ها
نادیده گرفته و بازنویسی می‌کند. گزینه \fB\-malign\-power\fR به GCC دستور
می‌دهد تا از قوانین ترازبندی مشخص‌شده در ABI پیروی کند. پیش‌فرض GCC
ترازبندی استانداردی است که در ABI تعریف شده است.
.Sp
در Darwin ۶۴ بیتی، ترازبندی طبیعی (natural alignment) پیش‌فرض است و گزینه
\fB\-malign\-power\fR پشتیبانی نمی‌شود.
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
.PD 0
.IP \fB\-mhard\-float\fR 4
.IX Item "-mhard-float"
.PD
تولید کدی که از مجموعه ثبات‌های ممیز شناور استفاده نمی‌کند (استفاده می‌کند).
در صورتی که از گزینه \&\fB\-msoft\-float\fR استفاده کنید و آن را هنگام
پیوند دادن به GCC بدهید، شبیه‌سازی نرم‌افزاری ممیز شناور فراهم می‌شود.
.IP \fB\-mmultiple\fR 4
.IX Item "-mmultiple"
.PD 0
.IP \fB\-mno\-multiple\fR 4
.IX Item "-mno-multiple"
.PD
تولید کدی که از دستورالعمل‌های بارگذاری چندکلمه‌ای (load multiple word)
و ذخیره‌سازی چندکلمه‌ای (store multiple word) استفاده می‌کند (استفاده نمی‌کند).
این دستورالعمل‌ها به‌طور پیش‌فرض روی سیستم‌های POWER تولید می‌شوند و روی
سیستم‌های PowerPC تولید نمی‌گردند. از \fB\-mmultiple\fR روی سیستم‌های
PowerPC با ترتیب بایت little\-endian استفاده نکنید، چرا که این دستورالعمل‌ها
هنگامی که پردازنده در حالت little\-endian است کار نمی‌کنند. پردازنده‌های PPC740
و PPC750 استثنا هستند و این دستورالعمل‌ها را در حالت little\-endian مجاز می‌دانند.
.IP \fB\-mupdate\fR 4
.IX Item "-mupdate"
.PD 0
.IP \fB\-mno\-update\fR 4
.IX Item "-mno-update"
.PD
تولید کدی که از دستورالعمل‌های بارگذاری یا ذخیره‌سازی که ثبات پایه (base register)
را با آدرس مکان حافظه محاسبه‌شده به‌روز می‌کنند، استفاده می‌کند (استفاده نمی‌کند).
این دستورالعمل‌ها به‌طور پیش‌فرض تولید می‌شوند. اگر از \&\fB\-mno\-update\fR
استفاده کنید، فاصله زمانی کوتاهی میان زمان به‌روزرسانی اشاره‌گر پشته (stack pointer)
و ذخیره آدرس قاب قبلی وجود دارد؛ این بدان معناست کدی که قاب پشته را در جریان
وقفه‌ها یا سیگنال‌ها پیمایش می‌کند ممکن است داده‌های مخدوش دریافت کند.
.IP \fB\-mavoid\-indexed\-addresses\fR 4
.IX Item "-mavoid-indexed-addresses"
.PD 0
.IP \fB\-mno\-avoid\-indexed\-addresses\fR 4
.IX Item "-mno-avoid-indexed-addresses"
.PD
تولید کدی که تلاش می‌کند از دستورالعمل‌های بارگذاری یا ذخیره‌سازی نمایه‌دار
(indexed) اجتناب کند (اجتناب نکند). این دستورالعمل‌ها در شرایط خاصی مانند
پیمایش آرایه‌های بزرگی که از مرز 16M عبور می‌کنند، می‌توانند روی پردازنده‌های
Power6 افت کارایی به همراه داشته باشند. این گزینه هنگام هدف‌گیری Power6
به‌طور پیش‌فرض فعال و در غیر این صورت غیرفعال است..IP \fB\-mfused\-madd\fR 4
.IX Item "-mfused-madd"
.PD 0
.IP \fB\-mno\-fused\-madd\fR 4
.IX Item "-mno-fused-madd"
.PD
تولید کدی که از دستورالعمل‌های ضرب و انباشت (multiply and accumulate) ممیز شناور استفاده می‌کند (یا نمی‌کند). در صورت استفاده از ممیز شناور سخت‌افزاری، این دستورالعمل‌ها به صورت پیش‌فرض تولید می‌شوند. گزینه وابسته به ماشینِ \&\fB\-mfused\-madd\fR اکنون به گزینه مستقل از ماشینِ \&\fB\-ffp\-contract=fast\fR نگاشت شده است، و \fB\-mno\-fused\-madd\fR به \fB\-ffp\-contract=off\fR نگاشت می‌شود.
.IP \fB\-mmulhw\fR 4
.IX Item "-mmulhw"
.PD 0
.IP \fB\-mno\-mulhw\fR 4
.IX Item "-mno-mulhw"
.PD
تولید کدی که در پردازنده‌های IBM 405، 440، 464 و 476 از دستورالعمل‌های ضرب و ضرب\-انباشت نیم‌کلمه (half-word) استفاده می‌کند (یا نمی‌کند). هنگام هدف‌گیری این پردازنده‌ها، این دستورالعمل‌ها به صورت پیش‌فرض تولید می‌شوند.
.IP \fB\-mdlmzb\fR 4
.IX Item "-mdlmzb"
.PD 0
.IP \fB\-mno\-dlmzb\fR 4
.IX Item "-mno-dlmzb"
.PD
تولید کدی که در پردازنده‌های IBM 405، 440، 464 و 476 از دستورالعمل جستجوی رشته‌ی \fBdlmzb\fR استفاده می‌کند (یا نمی‌کند). هنگام هدف‌گیری این پردازنده‌ها، این دستورالعمل به صورت پیش‌فرض تولید می‌شود.
.IP \fB\-mno\-bit\-align\fR 4
.IX Item "-mno-bit-align"
.PD 0
.IP \fB\-mbit\-align\fR 4
.IX Item "-mbit-align"
.PD
در سامانه‌های System V.4 و PowerPC توکار (embedded)، ساختارها (structures) و اجتماع‌هایی (unions) که شامل میدان‌های بیتی (bit-fields) هستند را مجبور به تراز شدن با نوع پایه میدان بیتی نمی‌کند (می‌کند).
.Sp
به عنوان مثال، به طور پیش‌فرض ساختاری که تنها شامل ۸ میدان بیتی \&\f(CW\*(C`unsigned\*(C'\fR با طول ۱ است، در مرز ۴ بایتی تراز شده و اندازه‌ای برابر ۴ بایت دارد. با استفاده از \fB\-mno\-bit\-align\fR، ساختار در مرز ۱ بایتی تراز شده و اندازه آن ۱ بایت خواهد بود.
.IP \fB\-mbit\-word\fR 4
.IX Item "-mbit-word"
.PD 0
.IP \fB\-mno\-bit\-word\fR 4
.IX Item "-mno-bit-word"
.PD
اجازه دادن به میدان‌های بیتی برای عبور از مرزهای کلمه (word).
.IP \fB\-mno\-strict\-align\fR 4
.IX Item "-mno-strict-align"
.PD 0
.IP \fB\-mstrict\-align\fR 4
.IX Item "-mstrict-align"
.PD
در سامانه‌های System V.4 و PowerPC توکار، فرض نمی‌کند (می‌کند) که ارجاعات حافظه ناتراز (unaligned) توسط سامانه مدیریت می‌شوند.
.IP \fB\-mrelocatable\fR 4
.IX Item "-mrelocatable"
.PD 0
.IP \fB\-mno\-relocatable\fR 4
.IX Item "-mno-relocatable"
.PD
تولید کدی که به یک فایل اجرایی ایستا اجازه می‌دهد (نمی‌دهد) در زمان اجرا به نشانی متفاوتی بازنشانی (relocate) شود. یک بارگذار ساده سامانه PowerPC توکار باید کل محتویات \&\f(CW\*(C`.got2\*(C'\fR و مکان‌های ۴ بایتی فهرست‌شده در بخش \f(CW\*(C`.fixup\*(C'\fR را بازنشانی کند؛ جدولی از نشانی‌های ۳۲ بیتی که توسط این گزینه تولید می‌شود. برای اینکه این سازوکار کار کند، تمام اشیای پیوند داده‌شده باید با \&\fB\-mrelocatable\fR یا \fB\-mrelocatable\-lib\fR کامپایل شده باشند. کد \&\fB\-mrelocatable\fR پشته را روی مرز ۸ بایتی تراز می‌کند.
.IP \fB\-mrelocatable\-lib\fR 4
.IX Item "-mrelocatable-lib"
.PD 0
.IP \fB\-mno\-relocatable\-lib\fR 4
.IX Item "-mno-relocatable-lib"
.PD
همانند \fB\-mrelocatable\fR، گزینه \fB\-mrelocatable\-lib\fR یک بخش \&\f(CW\*(C`.fixup\*(C'\fR تولید می‌کند تا امکان بازنشانی فایل‌های اجرایی ایستا در زمان اجرا فراهم شود، اما \fB\-mrelocatable\-lib\fR از تراز پشته کوچک‌ترِ \fB\-mrelocatable\fR استفاده نمی‌کند. اشیای کامپایل‌شده با \&\fB\-mrelocatable\-lib\fR ممکن است با اشیای کامپایل‌شده با هر ترکیبی از گزینه‌های \fB\-mrelocatable\fR پیوند داده شوند.
.IP \fB\-mlittle\fR 4
.IX Item "-mlittle"
.PD 0
.IP \fB\-mlittle\-endian\fR 4
.IX Item "-mlittle-endian"
.PD
در سامانه‌های System V.4 و PowerPC توکار، کد را برای پردازنده در حالت اندیان کوچک (little-endian) کامپایل می‌کند. گزینه \fB\-mlittle\-endian\fR همانند \fB\-mlittle\fR است.
.IP \fB\-mbig\fR 4
.IX Item "-mbig"
.PD 0
.IP \fB\-mbig\-endian\fR 4
.IX Item "-mbig-endian"
.PD
در سامانه‌های System V.4 و PowerPC توکار، کد را برای پردازنده در حالت اندیان بزرگ (big-endian) کامپایل می‌کند. گزینه \fB\-mbig\-endian\fR همانند \fB\-mbig\fR است.
.IP \fB\-mdynamic\-no\-pic\fR 4
.IX Item "-mdynamic-no-pic"
در سامانه‌های Darwin / macOS، کد را به گونه‌ای کامپایل می‌کند که خود بازنشانی‌پذیر نباشد، اما ارجاعات خارجی آن بازنشانی‌پذیر باشند. کد حاصل برای برنامه‌های کاربردی مناسب است، اما برای کتابخانه‌های اشتراکی مناسب نیست.
.IP \fB\-msingle\-pic\-base\fR 4
.IX Item "-msingle-pic-base"
با ثبات مورد استفاده برای آدرس‌دهی PIC به عنوان فقط‌خواندنی رفتار می‌کند، به جای اینکه آن را در مقدمه (prologue) هر تابع بارگذاری کند. سامانه زمان اجرا مسئول است قبل از شروع اجرا، این ثبات را با یک مقدار مناسب مقداردهی اولیه کند.
.IP \fB\-mprioritize\-restricted\-insns=\fR\fIpriority\fR 4
.IX Item "-mprioritize-restricted-insns=priority"
این گزینه اولویتی را که در دومین مرحله زمان‌بندی به دستورالعمل‌های محدود به شیار گسیل (dispatch-slot restricted instructions) اختصاص می‌یابد، کنترل می‌کند. آرگومان \fIpriority\fR مقادیر \fB0\fR، \fB1\fR یا \fB2\fR را می‌پذیرد تا (به ترتیب) بدون اولویت، بالاترین اولویت، یا دومین اولویت بالا را به دستورالعمل‌های محدود به شیار گسیل اختصاص دهد.
.IP \fB\-msched\-costly\-dep=\fR\fIdependence_type\fR 4
.IX Item "-msched-costly-dep=dependence_type"
این گزینه مشخص می‌کند که در طول زمان‌بندی دستورالعمل‌ها، کدام وابستگی‌ها توسط هدف پرهزینه (costly) در نظر گرفته شوند. آرگومان \&\fIdependence_type\fR یکی از مقادیر زیر را می‌پذیرد:
.RS 4
.IP \fBno\fR 4
.IX Item "no"
هیچ وابستگی‌ای پرهزینه نیست.
.IP \fBall\fR 4
.IX Item "all"
تمام وابستگی‌ها پرهزینه هستند.
.IP \fBtrue_store_to_load\fR 4
.IX Item "true_store_to_load"
یک وابستگی واقعی از ذخیره به بارگذاری (store to load) پرهزینه است.
.IP \fBstore_to_load\fR 4
.IX Item "store_to_load"
هرگونه وابستگی از ذخیره به بارگذاری پرهزینه است.
.IP \fInumber\fR 4
.IX Item "number"
هر وابستگی‌ای که زمان تأخیر (latency) آن بزرگ‌تر یا مساوی با \&\fInumber\fR باشد، پرهزینه است.
.RE
.RS 4
.RE
.IP \fB\-minsert\-sched\-nops=\fR\fIscheme\fR 4
.IX Item "-minsert-sched-nops=scheme"
این گزینه مشخص می‌کند که از کدام طرح درج NOP در طول دومین مرحله زمان‌بندی استفاده شود. آرگومان \fIscheme\fR یکی از مقادیر زیر را می‌پذیرد:
.RS 4
.IP \fBno\fR 4
.IX Item "no"
NOP درج نشود.
.IP \fBpad\fR 4
.IX Item "pad"
طبق گروه‌بندی زمان‌بند، هر گروه گسیلی که شیارهای صدور (issue slots) خالی داشته باشد با NOP پر شود.
.IP \fBregroup_exact\fR 4
.IX Item "regroup_exact"
درج NOP برای انتقال اجباری دستورالعمل‌های دارای وابستگی پرهزینه به گروه‌های مجزا. طبق گروه‌بندی تخمینی پردازنده، دقیقاً به همان تعداد لازم NOP درج می‌شود تا یک دستورالعمل به گروه جدید منتقل شود.
.IP \fInumber\fR 4
.IX Item "number"
درج NOP برای انتقال اجباری دستورالعمل‌های دارای وابستگی پرهزینه به گروه‌های مجزا. به تعداد \fInumber\fR دستور NOP درج می‌شود تا یک دستورالعمل به گروه جدید منتقل شود.
.RE
.RS 4
.RE
.IP \fB\-mcall\-sysv\fR 4
.IX Item "-mcall-sysv"
در سامانه‌های System V.4 و PowerPC توکار، کد را با استفاده از قراردادهای فراخوانی منطبق بر پیش‌نویس مارس ۱۹۹۵ از مکمل پردازنده PowerPC برای رابط باینری کاربردی System V کامپایل می‌کند. این حالت پیش‌فرض است مگر اینکه GCC را با استفاده از \fBpowerpc\-*\-eabiaix\fR پیکربندی کرده باشید..IP \fB\-mcall\-sysv\-eabi\fR 4
.IX Item "-mcall-sysv-eabi"
.PD 0
.IP \fB\-mcall\-eabi\fR 4
.IX Item "-mcall-eabi"
.PD
هر دو گزینهٔ \fB\-mcall\-sysv\fR و \fB\-meabi\fR را مشخص می‌کند.
.IP \fB\-mcall\-sysv\-noeabi\fR 4
.IX Item "-mcall-sysv-noeabi"
هر دو گزینهٔ \fB\-mcall\-sysv\fR و \fB\-mno\-eabi\fR را مشخص می‌کند.
.IP \fB\-mcall\-aixdesc\fR 4
.IX Item "-mcall-aixdesc"
در سامانه‌های System V.4 و PowerPC توکار، کد را برای سیستم‌عامل AIX کامپایل می‌کند.
.IP \fB\-mcall\-linux\fR 4
.IX Item "-mcall-linux"
در سامانه‌های System V.4 و PowerPC توکار، کد را برای سامانهٔ گنو بر پایهٔ لینوکس (Linux\-based GNU) کامپایل می‌کند.
.IP \fB\-mcall\-freebsd\fR 4
.IX Item "-mcall-freebsd"
در سامانه‌های System V.4 و PowerPC توکار، کد را برای سیستم‌عامل FreeBSD کامپایل می‌کند.
.IP \fB\-mcall\-netbsd\fR 4
.IX Item "-mcall-netbsd"
در سامانه‌های System V.4 و PowerPC توکار، کد را برای سیستم‌عامل NetBSD کامپایل می‌کند.
.IP \fB\-mcall\-openbsd\fR 4
.IX Item "-mcall-openbsd"
در سامانه‌های System V.4 و PowerPC توکار، کد را برای سیستم‌عامل OpenBSD کامپایل می‌کند.
.IP \fB\-mtraceback=\fR\fItraceback_type\fR 4
.IX Item "-mtraceback=traceback_type"
نوع جدول traceback را انتخاب می‌کند. مقدارهای معتبر برای \fItraceback_type\fR
عبارتند از \fBfull\fR، \fBpart\fR و \fBno\fR.
.IP \fB\-maix\-struct\-return\fR 4
.IX Item "-maix-struct-return"
تمام ساختارها (structures) را در حافظه برمی‌گرداند (همان‌طور که توسط ABI مربوط به AIX مشخص شده است).
.IP \fB\-msvr4\-struct\-return\fR 4
.IX Item "-msvr4-struct-return"
ساختارهای کوچک‌تر از ۸ بایت را در ثبات‌ها برمی‌گرداند (همان‌طور که توسط SVR4 ABI مشخص شده است).
.IP \fB\-mabi=\fR\fIabi\-type\fR 4
.IX Item "-mabi=abi-type"
گسترش ABI فعلی با یک افزونهٔ خاص، یا حذف چنین افزونه‌ای.
مقدارهای معتبر عبارتند از: \fBaltivec\fR، \fBno\-altivec\fR،
\&\fBibmlongdouble\fR، \fBieeelongdouble\fR،
\&\fBelfv1\fR، \fBelfv2\fR،
و برای AIX: \fBvec\-extabi\fR، \fBvec\-default\fR.
.IP \fB\-mabi=ibmlongdouble\fR 4
.IX Item "-mabi=ibmlongdouble"
تغییر دادن ABI فعلی برای استفاده از long double با دقت گسترش‌یافتهٔ IBM.
اگر پیش‌فرض سامانهٔ شما استفاده از long double با دقت گسترش‌یافتهٔ IEEE باشد، به احتمال زیاد این گزینه کار نخواهد کرد. اگر نوع long double را از دقت گسترش‌یافتهٔ IEEE تغییر دهید، کامپایلر هشداری صادر می‌کند مگر آنکه از گزینهٔ \fB\-Wno\-psabi\fR استفاده کنید.
نیازمند فعال بودن \fB\-mlong\-double\-128\fR است.
.IP \fB\-mabi=ieeelongdouble\fR 4
.IX Item "-mabi=ieeelongdouble"
تغییر دادن ABI فعلی برای استفاده از long double با دقت گسترش‌یافتهٔ IEEE.
اگر پیش‌فرض سامانهٔ شما استفاده از long double با دقت گسترش‌یافتهٔ IBM باشد، به احتمال زیاد این گزینه کار نخواهد کرد. اگر نوع long double را از دقت گسترش‌یافتهٔ IBM تغییر دهید، کامپایلر هشداری صادر می‌کند مگر آنکه از گزینهٔ \fB\-Wno\-psabi\fR استفاده کنید.
نیازمند فعال بودن \fB\-mlong\-double\-128\fR است.
.IP \fB\-mabi=elfv1\fR 4
.IX Item "-mabi=elfv1"
تغییر دادن ABI فعلی برای استفاده از ELFv1 ABI.
این ABI پیش‌فرض برای لینوکس ۶۴ بیتی PowerPC با ترتیب بایت بزرگ‌انتها (big\-endian) است.
لغو و تغییر دادن ABI پیش‌فرض نیازمند پشتیبانی سیستمی ویژه است و به احتمال زیاد به شکلی فاجعه‌بار شکست خواهد خورد.
.IP \fB\-mabi=elfv2\fR 4
.IX Item "-mabi=elfv2"
تغییر دادن ABI فعلی برای استفاده از ELFv2 ABI.
این ABI پیش‌فرض برای لینوکس ۶۴ بیتی PowerPC با ترتیب بایت کوچک‌انتها (little\-endian) است.
لغو و تغییر دادن ABI پیش‌فرض نیازمند پشتیبانی سیستمی ویژه است و به احتمال زیاد به شکلی فاجعه‌بار شکست خواهد خورد.
.IP \fB\-mgnu\-attribute\fR 4
.IX Item "-mgnu-attribute"
.PD 0
.IP \fB\-mno\-gnu\-attribute\fR 4
.IX Item "-mno-gnu-attribute"
.PD
تولید دستورالعمل‌های اسمبلی .gnu_attribute برای تنظیم جفت‌های برچسب/مقدار در یک بخش
\&.gnu.attributes که دگرگونی‌های ABI را در پارامترهای تابع یا مقادیر بازگشتی مشخص می‌کند.
.IP \fB\-mprototype\fR 4
.IX Item "-mprototype"
.PD 0
.IP \fB\-mno\-prototype\fR 4
.IX Item "-mno-prototype"
.PD
در سامانه‌های System V.4 و PowerPC توکار فرض می‌کند که تمامی فراخوانی‌ها به توابع با آرگومان‌های متغیر دارای پیش‌الگو (prototype) مناسب هستند. در غیر این صورت، کامپایلر باید پیش از هر فراخوانی بدون پیش‌الگو، دستوری درج کند تا بیت ۶ ثبات کد شرط (\f(CW\*(C`CR\*(C'\fR) را تنظیم یا پاک کند تا مشخص شود آیا در صورتی که تابع آرگومان‌های متغیر دریافت کند، مقادیر ممیز شناور در ثبات‌های ممیز شناور منتقل می‌شوند یا خیر. با
\&\fB\-mprototype\fR، تنها فراخوانی‌های توابع با آرگومان‌های متغیر که دارای پیش‌الگو هستند این بیت را تنظیم یا پاک می‌کنند.
.IP \fB\-msim\fR 4
.IX Item "-msim"
در سامانه‌های PowerPC توکار، فرض می‌کند که پودمان راه‌انداز
\&\fIsim\-crt0.o\fR نام دارد و کتابخانه‌های استاندارد C شامل \fIlibsim.a\fR و
\&\fIlibc.a\fR هستند. این حالت پیش‌فرض برای پیکربندی‌های \fBpowerpc\-*\-eabisim\fR
است.
.IP \fB\-mmvme\fR 4
.IX Item "-mmvme"
در سامانه‌های PowerPC توکار، فرض می‌کند که پودمان راه‌انداز
\&\fIcrt0.o\fR نام دارد و کتابخانه‌های استاندارد C شامل \fIlibmvme.a\fR و
\&\fIlibc.a\fR هستند.
.IP \fB\-mads\fR 4
.IX Item "-mads"
در سامانه‌های PowerPC توکار، فرض می‌کند که پودمان راه‌انداز
\&\fIcrt0.o\fR نام دارد و کتابخانه‌های استاندارد C شامل \fIlibads.a\fR و
\&\fIlibc.a\fR هستند.
.IP \fB\-myellowknife\fR 4
.IX Item "-myellowknife"
در سامانه‌های PowerPC توکار، فرض می‌کند که پودمان راه‌انداز
\&\fIcrt0.o\fR نام دارد و کتابخانه‌های استاندارد C شامل \fIlibyk.a\fR و
\&\fIlibc.a\fR هستند.
.IP \fB\-mvxworks\fR 4
.IX Item "-mvxworks"
در سامانه‌های System V.4 و PowerPC توکار، مشخص می‌کند که شما در حال کامپایل
برای یک سامانهٔ VxWorks هستید.
.IP \fB\-memb\fR 4
.IX Item "-memb"
در سامانه‌های PowerPC توکار، بیت \f(CW\*(C`PPC_EMB\*(C'\fR را در هدر پرچم‌های ELF
تنظیم می‌کند تا نشان دهد از بازنشانی‌های گسترش‌یافتهٔ \fBeabi\fR استفاده شده است.
.IP \fB\-meabi\fR 4
.IX Item "-meabi"
.PD 0
.IP \fB\-mno\-eabi\fR 4
.IX Item "-mno-eabi"
.PD
در سامانه‌های System V.4 و PowerPC توکار، از رابط دودویی برنامه‌های توکار (EABI)،
که مجموعه‌ای از تغییرات روی مشخصات System V.4 است، پیروی می‌کند (یا نمی‌کند). انتخاب \fB\-meabi\fR
به این معنی است که پشته در مرز ۸ بایتی هم‌تراز می‌شود، تابع
\&\f(CW\*(C`_\|_eabi\*(C'\fR از \f(CW\*(C`main\*(C'\fR فراخوانی می‌شود تا محیط EABI را برپا کند، و گزینهٔ \fB\-msdata\fR می‌تواند از هر دو ثبات \f(CW\*(C`r2\*(C'\fR و
\&\f(CW\*(C`r13\*(C'\fR برای اشاره به دو ناحیهٔ داده‌های کوچک مجزا استفاده کند. انتخاب
\&\fB\-mno\-eabi\fR به این معنی است که پشته در مرز ۱۶ بایتی هم‌تراز می‌شود،
هیچ تابع مقداردهی اولیهٔ EABI از \f(CW\*(C`main\*(C'\fR فراخوانی نمی‌شود، و گزینهٔ
\&\fB\-msdata\fR تنها از \f(CW\*(C`r13\*(C'\fR برای اشاره به یک ناحیهٔ داده‌های کوچک منفرد
استفاده می‌کند. اگر GCC را با استفاده از یکی از گزینه‌های \fBpowerpc*\-*\-eabi*\fR
پیکربندی کرده باشید، گزینهٔ \fB\-meabi\fR به‌طور پیش‌فرض فعال است.
.IP \fB\-msdata=eabi\fR 4
.IX Item "-msdata=eabi"
در سامانه‌های System V.4 و PowerPC توکار، داده‌های کوچک سراسری و ایستای
\&\f(CW\*(C`const\*(C'\fR و مقداردهی اولیه شده را در بخش \f(CW\*(C`.sdata2\*(C'\fR قرار می‌دهد، که توسط ثبات \f(CW\*(C`r2\*(C'\fR به آن اشاره می‌شود. داده‌های کوچک سراسری و ایستای مقداردهی اولیه شدهٔ
غیر\-\f(CW\*(C`const\*(C'\fR را در بخش \f(CW\*(C`.sdata\*(C'\fR قرار می‌دهد،
که توسط ثبات \f(CW\*(C`r13\*(C'\fR به آن اشاره می‌شود. داده‌های کوچک سراسری و ایستای مقداردهی‌نشده را در بخش \f(CW\*(C`.sbss\*(C'\fR قرار می‌دهد، که مجاور
بخش \f(CW\*(C`.sdata\*(C'\fR است. گزینهٔ \fB\-msdata=eabi\fR با گزینهٔ \fB\-mrelocatable\fR
ناسازگار است. گزینهٔ
\&\fB\-msdata=eabi\fR همچنین گزینهٔ \fB\-memb\fR را نیز فعال می‌کند.
.IP \fB\-msdata=sysv\fR 4
.IX Item "-msdata=sysv"
در سامانه‌های System V.4 و PowerPC توکار، داده‌های کوچک سراسری و ایستا
را در بخش \f(CW\*(C`.sdata\*(C'\fR قرار می‌دهد، که توسط ثبات
\&\f(CW\*(C`r13\*(C'\fR به آن اشاره می‌شود. داده‌های کوچک سراسری و ایستای مقداردهی‌نشده را در
بخش \&\f(CW\*(C`.sbss\*(C'\fR قرار می‌دهد، که مجاور بخش \f(CW\*(C`.sdata\*(C'\fR است.
گزینهٔ \fB\-msdata=sysv\fR با گزینهٔ
\&\fB\-mrelocatable\fR ناسازگار است.
.IP \fB\-msdata=default\fR 4
.IX Item "-msdata=default"
.PD 0
.IP \fB\-msdata\fR 4
.IX Item "-msdata"
.PD
در سامانه‌های System V.4 و PowerPC توکار، اگر \fB\-meabi\fR استفاده شده باشد،
کد را مانند \fB\-msdata=eabi\fR کامپایل می‌کند، در غیر این صورت کد را مانند
\&\fB\-msdata=sysv\fR کامپایل می‌کند.
.IP \fB\-msdata=data\fR 4
.IX Item "-msdata=data"
در سامانه‌های System V.4 و PowerPC توکار، داده‌های کوچک سراسری
را در بخش \f(CW\*(C`.sdata\*(C'\fR قرار می‌دهد. داده‌های کوچک سراسری مقداردهی‌نشده
را در بخش \f(CW\*(C`.sbss\*(C'\fR قرار می‌دهد. با این حال، از ثبات \f(CW\*(C`r13\*(C'\fR
برای آدرس‌دهی داده‌های کوچک استفاده نمی‌کند. این رفتار پیش‌فرض است مگر آنکه
از گزینه‌های دیگر \fB\-msdata\fR استفاده شود..IP \fB\-msdata=none\fR 4
.IX Item "-msdata=none"
.PD 0
.IP \fB\-mno\-sdata\fR 4
.IX Item "-mno-sdata"
.PD
در سیستم‌های تعبیه‌شدهٔ PowerPC، تمام داده‌های سراسری و ایستای مقداردهی‌شده را در بخش \f(CW\*(C`.data\*(C'\fR و تمام داده‌های مقداردهی‌نشده را در بخش \&\f(CW\*(C`.bss\*(C'\fR قرار می‌دهد.
.IP \fB\-mreadonly\-in\-sdata\fR 4
.IX Item "-mreadonly-in-sdata"
اشیای فقط‌خواندنی را نیز در بخش \f(CW\*(C`.sdata\*(C'\fR قرار می‌دهد. این گزینه پیش‌فرض است.
.IP \fB\-mblock\-move\-inline\-limit=\fR\fInum\fR 4
.IX Item "-mblock-move-inline-limit=num"
تمام جابه‌جایی‌های بلوکی (مانند فراخوانی‌های \f(CW\*(C`memcpy\*(C'\fR یا رونوشت ساختارها) را که کوچک‌تر یا مساوی با \fInum\fR بایت هستند به‌صورت درون‌خطی (inline) درمی‌آورد. حداقل مقدار برای \&\fInum\fR در هدف‌های ۳۲ بیتی برابر ۳۲ بایت و در هدف‌های ۶۴ بیتی برابر ۶۴ بایت است. مقدار پیش‌فرض به معماری هدف وابسته است.
.IP \fB\-mblock\-compare\-inline\-limit=\fR\fInum\fR 4
.IX Item "-mblock-compare-inline-limit=num"
برای تمام مقایسه‌های بلوکی (مانند فراخوانی‌های \f(CW\*(C`memcmp\*(C'\fR یا مقایسه‌های ساختار) که کوچک‌تر یا مساوی با \fInum\fR بایت هستند، کد درون‌خطیِ بدون حلقه تولید می‌کند. اگر مقدار \fInum\fR برابر ۰ باشد، تمام گسترش‌های درون‌خطی (حلقه‌ای و بدون حلقه) برای مقایسه‌های بلوکی غیرفعال می‌شوند. مقدار پیش‌فرض وابسته به معماری هدف است.
.IP \fB\-mblock\-compare\-inline\-loop\-limit=\fR\fInum\fR 4
.IX Item "-mblock-compare-inline-loop-limit=num"
یک گسترش درون‌خطی با استفاده از کد حلقه‌ای برای تمام مقایسه‌های بلوکی که کوچک‌تر یا مساوی با \fInum\fR بایت، اما بزرگ‌تر از حد مجاز گسترش درون‌خطی بدون حلقه هستند تولید می‌کند. اگر طول بلوک ثابت نباشد، حداکثر \fInum\fR بایت پیش از فراخوانی \f(CW\*(C`memcmp\*(C'\fR برای مقایسهٔ باقی‌ماندهٔ بلوک، مقایسه می‌شود. مقدار پیش‌فرض وابسته به معماری هدف است.
.IP \fB\-mstring\-compare\-inline\-limit=\fR\fInum\fR 4
.IX Item "-mstring-compare-inline-limit=num"
حداکثر \fInum\fR بایت از رشته را با کد درون‌خطی مقایسه می‌کند. اگر تفاوت یا پایان رشته تا انتهای مقایسهٔ درون‌خطی یافت نشود، یک فراخوانی به \f(CW\*(C`strcmp\*(C'\fR یا \f(CW\*(C`strncmp\*(C'\fR باقی‌ماندهٔ مقایسه را انجام می‌دهد. مقدار پیش‌فرض ۶۴ بایت است.
.IP "\fB\-G\fR \fInum\fR" 4
.IX Item "-G num"
در سیستم‌های تعبیه‌شدهٔ PowerPC، مولفه‌های سراسری و ایستا که اندازهٔ آن‌ها کوچک‌تر یا مساوی با \fInum\fR بایت باشد را به‌جای بخش‌های داده یا BSS معمولی، در بخش‌های داده‌های کوچک (small data) یا BSS قرار می‌دهد. به‌طور پیش‌فرض، مقدار \fInum\fR برابر ۸ است. سوییچ \&\fB\-G\fR \fInum\fR به پیونددهنده نیز ارسال می‌شود. تمام پودمان‌ها باید با مقدار یکسان \fB\-G\fR \fInum\fR کامپایل شوند.
.IP \fB\-mregnames\fR 4
.IX Item "-mregnames"
.PD 0
.IP \fB\-mno\-regnames\fR 4
.IX Item "-mno-regnames"
.PD
در System V.4 و سیستم‌های تعبیه‌شدهٔ PowerPC، نام‌های ثبات‌ها را در خروجی زبان اسمبلی با استفاده از اشکال نمادین درج می‌کند (یا درج نمی‌کند).
.IP \fB\-mlongcall\fR 4
.IX Item "-mlongcall"
.PD 0
.IP \fB\-mno\-longcall\fR 4
.IX Item "-mno-longcall"
.PD
به‌طور پیش‌فرض فرض می‌کند که تمام فراخوانی‌ها دوردست هستند، به‌طوری که توالی فراخوانی طولانی‌تر و پرهزینه‌تری مورد نیاز است. این کار برای فراخوانی‌های دورتر از ۳۲ مگابایت (۳۳٬۵۵۴٬۴۳۲ بایت) از مکان فعلی لازم است. اگر کامپایلر تشخیص دهد که فراخوانی نمی‌تواند تا این اندازه دور باشد، یک فراخوانی کوتاه تولید می‌شود. این تنظیم را می‌توان با مشخصهٔ تابع \f(CW\*(C`shortcall\*(C'\fR یا با \f(CW#pragma longcall(0)\fR لغو کرد.
.Sp
برخی از پیونددهنده‌ها توانایی تشخیص فراخوانی‌های خارج از محدوده و تولید کد واسط (glue code) به‌صورت درجا را دارند. در این سیستم‌ها، فراخوانی‌های طولانی غیرضروری هستند و کد کندتری تولید می‌کنند. در زمان نگارش این متن، پیونددهندهٔ AIX و همچنین پیونددهندهٔ GNU برای PowerPC/64 قادر به انجام این کار هستند. برنامه‌ریزی شده است که این ویژگی به پیونددهندهٔ GNU برای سیستم‌های ۳۲ بیتی PowerPC نیز اضافه شود.
.Sp
در PowerPC64 ELFv2 و سیستم‌های ۳۲ بیتی PowerPC با پیونددهنده‌های جدیدتر GNU، نرم‌افزار GCC می‌تواند فراخوانی‌های طولانی را با استفاده از یک توالی فراخوانی درون‌خطی PLT تولید کند (به \&\fB\-mpltseq\fR مراجعه کنید). معماری PowerPC با \fB\-mbss\-plt\fR و همچنین PowerPC64 ELFv1 (موتور بزرگ / big-endian) از فراخوانی‌های درون‌خطی PLT پشتیبانی نمی‌کنند.
.Sp
در سیستم‌های Darwin/PPC، عبارت \f(CW\*(C`#pragma longcall\*(C'\fR موجب تولید \f(CW\*(C`jbsr callee, L42\*(C'\fR به‌همراه یک \fIbranch island\fR (کد واسط) می‌شود. دو آدرس مقصد نمایانگر callee و branch island هستند. پیونددهندهٔ Darwin/PPC آدرس اول را ترجیح می‌دهد و چنانچه دستور \f(CW\*(C`bl\*(C'\fR در PPC مستقیماً به تابع فراخوانده‌شده برسد، یک \f(CW\*(C`bl callee\*(C'\fR تولید می‌کند؛ در غیر این صورت، پیونددهنده برای فراخوانی جزیرهٔ انشعاب (branch island) عبارت \f(CW\*(C`bl L42\*(C'\fR را تولید می‌نماید. جزیرهٔ انشعاب به انتهای بدنهٔ تابع فراخواننده پیوست می‌شود؛ این بخش آدرس کامل ۳۲ بیتی callee را محاسبه کرده و به آن می‌پرد.
.Sp
در سیستم‌های Mach\-O (Darwin)، این گزینه کامپایلر را هدایت می‌کند تا کد واسط را برای هر فراخوانی مستقیم ایجاد کند، و سپس پیونددهندهٔ Darwin دربارهٔ استفاده یا نادیده گرفتن آن تصمیم می‌گیرد.
.Sp
در آینده ممکن است GCC در صورتی که مشخص باشد پیونددهنده خود کد واسط تولید می‌کند، تمام مشخصه‌های longcall را نادیده بگیرد.
.IP \fB\-mpltseq\fR 4
.IX Item "-mpltseq"
.PD 0
.IP \fB\-mno\-pltseq\fR 4
.IX Item "-mno-pltseq"
.PD
پیاده‌سازی (یا عدم پیاده‌سازی) \-fno\-plt و فراخوانی‌های طولانی با استفاده از توالی فراخوانی درون‌خطی PLT، که از پیوند تنبل (lazy linking) و فراخوانی‌های طولانی به توابع در کتابخانه‌های مشترک بارگذاری‌شده توسط dlopen پشتیبانی می‌کند. فراخوانی‌های درون‌خطی PLT فقط روی PowerPC64 ELFv2 و سیستم‌های ۳۲ بیتی PowerPC با پیونددهنده‌های جدیدتر GNU پشتیبانی می‌شوند؛ همچنین در صورتی که هنگام پیکربندی GCC پشتیبانی از آن شناسایی شود، و در مورد PowerPC ۳۲ بیتی، اگر GCC با \fB\-\-enable\-secureplt\fR پیکربندی شده باشد، به‌طور پیش‌فرض فعال هستند. کدهای \fB\-mpltseq\fR و اشیای جابه‌جاشدنی (relocatable) ۳۲ بیتی PowerPC با \fB\-mbss\-plt\fR نباید با یکدیگر پیوند داده شوند.
.IP \fB\-mtls\-markers\fR 4
.IX Item "-mtls-markers"
.PD 0
.IP \fB\-mno\-tls\-markers\fR 4
.IX Item "-mno-tls-markers"
.PD
علامت‌گذاری (یا عدم علامت‌گذاری) فراخوانی‌های \f(CW\*(C`_\|_tls_get_addr\*(C'\fR با یک بازنشانی (relocation) که آرگومان تابع را مشخص می‌کند. بازنشانی به پیونددهنده اجازه می‌دهد تا به‌منظور بهینه‌سازی TLS، فراخوانی تابع را با اطمینان به دستورالعمل‌های راه‌اندازی آرگومان پیوند دهد، که این امر به نوبهٔ خود به GCC اجازه می‌دهد زمان‌بندی بهتری روی این توالی انجام دهد.
.IP \fB\-mrecip\fR 4
.IX Item "-mrecip"
.PD 0
.IP \fB\-mno\-recip\fR 4
.IX Item "-mno-recip"
.PD
این گزینه استفاده از دستورالعمل‌های تخمین معکوس و تخمین ریشهٔ دوم معکوس را همراه با مراحل اضافی نیوتن-رافسون جهت افزایش دقت، به‌جای انجام مستقیم تقسیم یا جذر و تقسیم برای آرگومان‌های ممیز شناور، فعال می‌کند. هنگام استفاده از \fB\-mrecip\fR باید از گزینهٔ \fB\-ffast\-math\fR (یا دست‌کم \fB\-funsafe\-math\-optimizations\fR، \&\fB\-ffinite\-math\-only\fR، \fB\-freciprocal\-math\fR و \&\fB\-fno\-trapping\-math\fR) استفاده کنید. توجه داشته باشید در حالی که توان عملیاتی (throughput) این توالی معمولاً بالاتر از توان عملیاتی دستورالعمل‌های غیرمعکوس است، اما دقت این توالی می‌تواند برای ریشه‌های دوم معکوس تا 2 ulp (به‌عنوان مثال، معکوس 1.0 برابر با 0.99999994 می‌شود) کاهش یابد.
.IP \fB\-mrecip=\fR\fIopt\fR 4
.IX Item "-mrecip=opt"
این گزینه مشخص می‌کند کدام دستورالعمل‌های تخمین معکوس می‌توانند استفاده شوند. \fIopt\fR فهرستی از گزینه‌ها است که با ویرگول جدا شده‌اند و می‌توان قبل از آن‌ها علامت \f(CW\*(C`!\*(C'\fR قرار داد تا گزینه نقیض شود:
.RS 4
.IP \fBall\fR 4
.IX Item "all"
تمام دستورالعمل‌های تخمین را فعال می‌کند.
.IP \fBdefault\fR 4
.IX Item "default"
دستورالعمل‌های پیش‌فرض را فعال می‌کند که معادل با \fB\-mrecip\fR است.
.IP \fBnone\fR 4
.IX Item "none"
تمام دستورالعمل‌های تخمین را غیرفعال می‌کند که معادل با \fB\-mno\-recip\fR است.
.IP \fBdiv\fR 4
.IX Item "div"
دستورالعمل‌های تقریب معکوس را هم برای دقت تکی (single precision) و هم دقت دوگانه (double precision) فعال می‌کند.
.IP \fBdivf\fR 4
.IX Item "divf"
دستورالعمل‌های تقریب معکوس با دقت تکی را فعال می‌کند.
.IP \fBdivd\fR 4
.IX Item "divd"
دستورالعمل‌های تقریب معکوس با دقت دوگانه را فعال می‌کند.
.IP \fBrsqrt\fR 4
.IX Item "rsqrt"
دستورالعمل‌های تقریب معکوس ریشهٔ دوم را هم برای دقت تکی و هم دقت دوگانه فعال می‌کند.
.IP \fBrsqrtf\fR 4
.IX Item "rsqrtf"
دستورالعمل‌های تقریب معکوس ریشهٔ دوم با دقت تکی را فعال می‌کند.
.IP \fBrsqrtd\fR 4
.IX Item "rsqrtd"
دستورالعمل‌های تقریب معکوس ریشهٔ دوم با دقت دوگانه را فعال می‌کند.
.RE
.RS 4
.Sp
بنابراین، به‌عنوان مثال، \fB\-mrecip=all,!rsqrtd\fR تمام دستورالعمل‌های تخمین معکوس را فعال می‌کند، به‌جز دستورالعمل‌های \&\f(CW\*(C`FRSQRTE\*(C'\fR، \f(CW\*(C`XSRSQRTEDP\*(C'\fR و \f(CW\*(C`XVRSQRTEDP\*(C'\fR که محاسبات معکوس ریشهٔ دوم با دقت دوگانه را انجام می‌دهند.
.RE.IP \fB\-mrecip\-precision\fR 4
.IX Item "-mrecip-precision"
.PD 0
.IP \fB\-mno\-recip\-precision\fR 4
.IX Item "-mno-recip-precision"
.PD
فرض می‌کند (فرض نمی‌کند) که دستورالعمل‌های تخمین معکوس، دقتی بالاتر از آنچه توسط PowerPC ABI الزامی شده است ارائه می‌دهند. انتخاب \fB\-mcpu=power6\fR، \fB\-mcpu=power7\fR یا \&\fB\-mcpu=power8\fR به‌طور خودکار \fB\-mrecip\-precision\fR را فعال می‌کند. دستورالعمل‌های تخمین ریشه دوم با دقت مضاعف به‌طور پیش‌فرض روی ماشین‌های با دقت پایین تولید نمی‌شوند، چرا که تخمینی ارائه نمی‌دهند که پس از سه گام همگرا شود.
.IP \fB\-mveclibabi=\fR\fItype\fR 4
.IX Item "-mveclibabi=type"
نوع ABI مورد استفاده را برای برداری‌سازی توابع درونی با استفاده از یک کتابخانه خارجی مشخص می‌کند. تنها نوع پشتیبانی‌شده در حال حاضر \fBmass\fR است که استفاده از کتابخانه‌های Mathematical Acceleration Subsystem (MASS) متعلق به IBM را برای برداری‌سازی اینترینسیک‌ها با استفاده از کتابخانه‌های خارجی تعیین می‌کند. GCC در حال حاضر هنگام تولید کد برای power7 فراخوانی‌هایی به \f(CW\*(C`acosd2\*(C'\fR، \f(CW\*(C`acosf4\*(C'\fR،
\&\f(CW\*(C`acoshd2\*(C'\fR، \f(CW\*(C`acoshf4\*(C'\fR، \f(CW\*(C`asind2\*(C'\fR، \f(CW\*(C`asinf4\*(C'\fR،
\&\f(CW\*(C`asinhd2\*(C'\fR، \f(CW\*(C`asinhf4\*(C'\fR، \f(CW\*(C`atan2d2\*(C'\fR، \f(CW\*(C`atan2f4\*(C'\fR،
\&\f(CW\*(C`atand2\*(C'\fR، \f(CW\*(C`atanf4\*(C'\fR، \f(CW\*(C`atanhd2\*(C'\fR، \f(CW\*(C`atanhf4\*(C'\fR،
\&\f(CW\*(C`cbrtd2\*(C'\fR، \f(CW\*(C`cbrtf4\*(C'\fR، \f(CW\*(C`cosd2\*(C'\fR، \f(CW\*(C`cosf4\*(C'\fR،
\&\f(CW\*(C`coshd2\*(C'\fR، \f(CW\*(C`coshf4\*(C'\fR، \f(CW\*(C`erfcd2\*(C'\fR، \f(CW\*(C`erfcf4\*(C'\fR،
\&\f(CW\*(C`erfd2\*(C'\fR، \f(CW\*(C`erff4\*(C'\fR، \f(CW\*(C`exp2d2\*(C'\fR، \f(CW\*(C`exp2f4\*(C'\fR،
\&\f(CW\*(C`expd2\*(C'\fR، \f(CW\*(C`expf4\*(C'\fR، \f(CW\*(C`expm1d2\*(C'\fR، \f(CW\*(C`expm1f4\*(C'\fR،
\&\f(CW\*(C`hypotd2\*(C'\fR، \f(CW\*(C`hypotf4\*(C'\fR، \f(CW\*(C`lgammad2\*(C'\fR، \f(CW\*(C`lgammaf4\*(C'\fR،
\&\f(CW\*(C`log10d2\*(C'\fR، \f(CW\*(C`log10f4\*(C'\fR، \f(CW\*(C`log1pd2\*(C'\fR، \f(CW\*(C`log1pf4\*(C'\fR،
\&\f(CW\*(C`log2d2\*(C'\fR، \f(CW\*(C`log2f4\*(C'\fR، \f(CW\*(C`logd2\*(C'\fR، \f(CW\*(C`logf4\*(C'\fR،
\&\f(CW\*(C`powd2\*(C'\fR، \f(CW\*(C`powf4\*(C'\fR، \f(CW\*(C`sind2\*(C'\fR، \f(CW\*(C`sinf4\*(C'\fR، \f(CW\*(C`sinhd2\*(C'\fR،
\&\f(CW\*(C`sinhf4\*(C'\fR، \f(CW\*(C`sqrtd2\*(C'\fR، \f(CW\*(C`sqrtf4\*(C'\fR، \f(CW\*(C`tand2\*(C'\fR،
\&\f(CW\*(C`tanf4\*(C'\fR، \f(CW\*(C`tanhd2\*(C'\fR، و \f(CW\*(C`tanhf4\*(C'\fR صادر می‌کند. هر دو گزینهٔ \fB\-ftree\-vectorize\fR و
\&\fB\-funsafe\-math\-optimizations\fR نیز باید فعال باشند. کتابخانه‌های MASS باید در زمان پیوند مشخص شوند.
.IP \fB\-mfriz\fR 4
.IX Item "-mfriz"
.PD 0
.IP \fB\-mno\-friz\fR 4
.IX Item "-mno-friz"
.PD
هنگامی که گزینهٔ \&\fB\-funsafe\-math\-optimizations\fR برای بهینه‌سازی گرد کردن مقادیر ممیز شناور به عدد صحیح ۶۴ بیتی و بازگشت به ممیز شناور استفاده می‌شود، دستورالعمل \f(CW\*(C`friz\*(C'\fR را تولید می‌کند (تولید نمی‌کند). اگر عدد ممیز شناور بزرگ‌تر از آن باشد که در یک عدد صحیح بگنجد، دستورالعمل \f(CW\*(C`friz\*(C'\fR مقدار یکسانی برنمی‌گرداند.
.IP \fB\-mpointers\-to\-nested\-functions\fR 4
.IX Item "-mpointers-to-nested-functions"
.PD 0
.IP \fB\-mno\-pointers\-to\-nested\-functions\fR 4
.IX Item "-mno-pointers-to-nested-functions"
.PD
کدی را برای بارگذاری ثبات زنجیره ایستا (\f(CW\*(C`r11\*(C'\fR) هنگام فراخوانی از طریق یک اشاره‌گر در سیستم‌های AIX و لینوکس ۶۴ بیتی تولید می‌کند (تولید نمی‌کند)، در مواردی که یک اشاره‌گر تابع به توصیف‌گری ۳ کلمه‌ای اشاره می‌کند که حاوی آدرس تابع، مقدار TOC برای بارگذاری در ثبات \f(CW\*(C`r2\*(C'\fR، و مقدار زنجیره ایستا برای بارگذاری در ثبات \f(CW\*(C`r11\*(C'\fR است. گزینهٔ \&\fB\-mpointers\-to\-nested\-functions\fR به‌طور پیش‌فرض فعال است. اگر از \fB\-mno\-pointers\-to\-nested\-functions\fR استفاده کنید، نمی‌توانید توابع تودرتو یا توابع کامپایل‌شده در زبان‌های دیگر را که از زنجیره ایستا استفاده می‌کنند، از طریق اشاره‌گر فراخوانی کنید.
.IP \fB\-msave\-toc\-indirect\fR 4
.IX Item "-msave-toc-indirect"
.PD 0
.IP \fB\-mno\-save\-toc\-indirect\fR 4
.IX Item "-mno-save-toc-indirect"
.PD
در صورتی که تابع در سیستم‌های AIX و لینوکس ۶۴ بیتی از طریق اشاره‌گر فراخوانی شود، کدی برای ذخیره مقدار TOC در مکان رزروشده پشته در مقدمه تابع تولید می‌کند (تولید نمی‌کند). اگر مقدار TOC در مقدمه ذخیره نشود، دقیقاً قبل از فراخوانی از طریق اشاره‌گر ذخیره می‌شود. گزینهٔ \fB\-mno\-save\-toc\-indirect\fR پیش‌فرض است.
.IP \fB\-mcompat\-align\-parm\fR 4
.IX Item "-mcompat-align-parm"
.PD 0
.IP \fB\-mno\-compat\-align\-parm\fR 4
.IX Item "-mno-compat-align-parm"
.PD
کدی را جهت ارسال پارامترهای ساختار با حداکثر تراز ۶۴ بیت، برای سازگاری با نسخه‌های قدیمی‌تر GCC، تولید می‌کند (تولید نمی‌کند).
.Sp
نسخه‌های قدیمی‌تر GCC (پیش از 4.9.0) به اشتباه پارامترهای ساختاری را که دارای عضوی نیازمند تراز ۱۲۸ بیتی بودند، روی مرز ۱۲۸ بیتی تراز نمی‌کردند. این مورد در نسخه‌های جدیدتر GCC اصلاح شده است. از این گزینه می‌توان برای تولید کدی که با توابع کامپایل‌شده با نسخه‌های قدیمی‌تر GCC سازگار باشد استفاده کرد.
.Sp
گزینهٔ \fB\-mno\-compat\-align\-parm\fR پیش‌فرض است.
.IP \fB\-mstack\-protector\-guard=\fR\fIguard\fR 4
.IX Item "-mstack-protector-guard=guard"
.PD 0
.IP \fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR 4
.IX Item "-mstack-protector-guard-reg=reg"
.IP \fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR 4
.IX Item "-mstack-protector-guard-offset=offset"
.PD
کد حفاظت از پشته را با استفاده از قناری در \fIguard\fR تولید می‌کند. مکان‌های پشتیبانی‌شده عبارت‌اند از \fBglobal\fR برای قناری سراسری یا \fBtls\fR برای قناری به ازای هر رشته در بلوک TLS (پیش‌فرض در GNU libc نسخهٔ 2.4 یا بالاتر).
.Sp
با انتخاب مورد دوم، گزینه‌های \&\fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR و \&\fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR علاوه بر این مشخص می‌کنند که از کدام ثبات به عنوان ثبات پایه برای خواندن قناری و از چه آفستی از آن ثبات پایه استفاده شود. پیش‌فرض این موارد همان است که در ABI مربوطه تعیین شده است.
.IP \fB\-mpcrel\fR 4
.IX Item "-mpcrel"
.PD 0
.IP \fB\-mno\-pcrel\fR 4
.IX Item "-mno-pcrel"
.PD
آدرس‌دهی وابسته به شمارنده برنامه (pc\-relative) را تولید می‌کند (تولید نمی‌کند). گزینهٔ \fB\-mpcrel\fR نیازمند فعال بودن مدل کد متوسط (\fB\-mcmodel=medium\fR) و آدرس‌دهی پیشوندی (\fB\-mprefixed\fR) است.
.IP \fB\-mprefixed\fR 4
.IX Item "-mprefixed"
.PD 0
.IP \fB\-mno\-prefixed\fR 4
.IX Item "-mno-prefixed"
.PD
حالت‌های آدرس‌دهی را با استفاده از دستورالعمل‌های بارگذاری و ذخیره پیشوندی تولید می‌کند (تولید نمی‌کند). گزینهٔ \fB\-mprefixed\fR نیازمند فعال بودن گزینهٔ \fB\-mcpu=power10\fR (یا بالاتر) است.
.IP \fB\-mmma\fR 4
.IX Item "-mmma"
.PD 0
.IP \fB\-mno\-mma\fR 4
.IX Item "-mno-mma"
.PD
دستورالعمل‌های MMA را تولید می‌کند (تولید نمی‌کند). گزینهٔ \fB\-mma\fR نیازمند فعال بودن گزینهٔ \fB\-mcpu=power10\fR (یا بالاتر) است.
.IP \fB\-mdense\-math\fR 4
.IX Item "-mdense-math"
.PD 0
.IP \fB\-mno\-dense\-math\fR 4
.IX Item "-mno-dense-math"
.PD
دستورالعمل‌های Dense Math Facility (DMF) را تولید می‌کند (تولید نمی‌کند). گزینهٔ \fB\-mdense\-math\fR نیازمند فعال بودن گزینهٔ \&\fB\-mcpu=future\fR (یا بالاتر) است.
.IP \fB\-mrop\-protect\fR 4
.IX Item "-mrop-protect"
.PD 0
.IP \fB\-mno\-rop\-protect\fR 4
.IX Item "-mno-rop-protect"
.PD
در صورت پشتیبانی پردازنده هدف، دستورالعمل‌های محافظت ROP را تولید می‌کند (تولید نمی‌کند). در حال حاضر این گزینه بهینه‌سازی جمع‌وجورسازی پشته (\fB\-fshrink\-wrap\fR) را غیرفعال می‌کند.
.IP \fB\-mprivileged\fR 4
.IX Item "-mprivileged"
.PD 0
.IP \fB\-mno\-privileged\fR 4
.IX Item "-mno-privileged"
.PD
کدی تولید می‌کند (تولید نمی‌کند) که در وضعیت ممتاز (privileged state) اجرا شود.
.IP \fB\-mblock\-ops\-unaligned\-vsx\fR 4
.IX Item "-mblock-ops-unaligned-vsx"
.PD 0
.IP \fB\-mno\-block\-ops\-unaligned\-vsx\fR 4
.IX Item "-mno-block-ops-unaligned-vsx"
.PD
عملیات بارگذاری و ذخیره ناتراز vsx را برای بازگشایی درون‌خطی توابع \f(CW\*(C`memcpy\*(C'\fR و \f(CW\*(C`memmove\*(C'\fR تولید می‌کند (تولید نمی‌کند).
.IP \fB\-msplat\-word\-constant\fR 4
.IX Item "-msplat-word-constant"
.PD 0
.IP \fB\-mno\-splat\-word\-constant\fR 4
.IX Item "-mno-splat-word-constant"
.PD
کدی تولید می‌کند (تولید نمی‌کند) که از دستورالعمل \f(CW\*(C`XXSPLTIW\*(C'\fR استفاده می‌کند. این گزینه به‌طور پیش‌فرض فعال است.
.IP \fB\-msplat\-float\-constant\fR 4
.IX Item "-msplat-float-constant"
.PD 0.IP \fB\-mno\-splat\-float\-constant\fR 4
.IX Item "-mno-splat-float-constant"
.PD
تولید (عدم تولید) کدی که از دستورالعمل \f(CW\*(C`XXSPLTIDP\*(C'\fR استفاده می‌کند.
این گزینه به‌طور پیش‌فرض فعال است.
.IP \fB\-mieee128\-constant\fR 4
.IX Item "-mieee128-constant"
.PD 0
.IP \fB\-mno\-ieee128\-constant\fR 4
.IX Item "-mno-ieee128-constant"
.PD
تولید (عدم تولید) کدی که از دستورالعمل \f(CW\*(C`LXVKQ\*(C'\fR استفاده می‌کند.
این گزینه به‌طور پیش‌فرض فعال است.
.IP \fB\-mwarn\-altivec\-long\fR 4
.IX Item "-mwarn-altivec-long"
.PD 0
.IP \fB\-mno\-warn\-altivec\-long\fR 4
.IX Item "-mno-warn-altivec-long"
.PD
فعال یا غیرفعال کردن هشدارها دربارهٔ استفاده از نوع منسوخ‌شدهٔ \fBvector long ...\fR در Altivec. این گزینه به‌طور پیش‌فرض فعال است.
.PP
\fIگزینه‌های RX\fR
.IX Subsection "RX Options"
.PP
این گزینه‌های خط فرمان برای مقصدهای RX تعریف شده‌اند:
.IP \fB\-m64bit\-doubles\fR 4
.IX Item "-m64bit-doubles"
.PD 0
.IP \fB\-m32bit\-doubles\fR 4
.IX Item "-m32bit-doubles"
.PD
تنظیم اندازهٔ نوع دادهٔ \f(CW\*(C`double\*(C'\fR روی ۶۴ بیت (\fB\-m64bit\-doubles\fR)
یا ۳۲ بیت (\fB\-m32bit\-doubles\fR). مقدار پیش‌فرض
\&\fB\-m32bit\-doubles\fR است. \fIنکته:\fR سخت‌افزار ممیز شناور RX تنها
روی مقادیر ۳۲ بیتی کار می‌کند، به همین دلیل پیش‌فرض
\&\fB\-m32bit\-doubles\fR است.
.IP \fB\-fpu\fR 4
.IX Item "-fpu"
.PD 0
.IP \fB\-nofpu\fR 4
.IX Item "-nofpu"
.PD
استفاده از سخت‌افزار ممیز شناور RX را فعال (\fB\-fpu\fR) یا غیرفعال (\fB\-nofpu\fR)
می‌کند. پیش‌فرض برای سری RX600 فعال و برای سری RX200 غیرفعال است.
.Sp
با این حال، دستورالعمل‌های ممیز شناور تنها برای مقادیر ممیز شناور ۳۲ بیتی تولید
می‌شوند، بنابراین در صورت استفاده از گزینهٔ \&\fB\-m64bit\-doubles\fR،
از سخت‌افزار FPU برای مقادیر double استفاده نمی‌شود.
.Sp
\&\fIنکته:\fR اگر گزینهٔ \fB\-fpu\fR فعال باشد، آن‌گاه
\&\fB\-funsafe\-math\-optimizations\fR نیز به‌طور خودکار فعال می‌شود.
علت این امر آن است که دستورالعمل‌های FPU در RX ذاتاً ناامن هستند.
.IP \fB\-mcpu=\fR\fIname\fR 4
.IX Item "-mcpu=name"
نوع پردازندهٔ RX مقصد را انتخاب می‌کند. در حال حاضر سه نوع
پشتیبانی می‌شود: سخت‌افزار عمومی سری‌های \fBRX600\fR و \fBRX200\fR و
پردازندهٔ خاص \fBRX610\fR. مقدار پیش‌فرض \fBRX600\fR است.
.Sp
تنها تفاوت میان \fBRX600\fR و \fBRX610\fR این است که
\&\fBRX610\fR از دستورالعمل \f(CW\*(C`MVTIPL\*(C'\fR پشتیبانی نمی‌کند.
.Sp
سری \fBRX200\fR فاقد واحد سخت‌افزاری ممیز شناور است و
بنابراین هنگام انتخاب این نوع، \fB\-nofpu\fR به‌طور پیش‌فرض فعال
می‌شود.
.IP \fB\-mbig\-endian\-data\fR 4
.IX Item "-mbig-endian-data"
.PD 0
.IP \fB\-mlittle\-endian\-data\fR 4
.IX Item "-mlittle-endian-data"
.PD
داده‌ها (و نه کد) را در قالب big\-endian ذخیره می‌کند. پیش‌فرض
\&\fB\-mlittle\-endian\-data\fR است، یعنی ذخیرهٔ داده‌ها در قالب little\-endian.
.IP \fB\-msmall\-data\-limit=\fR\fIN\fR 4
.IX Item "-msmall-data-limit=N"
حداکثر اندازهٔ متغیرهای سراسری و ایستا بر حسب بایت را مشخص می‌کند
که می‌توانند در ناحیهٔ داده‌های کوچک (small data area) قرار گیرند. استفاده از ناحیهٔ داده‌های
کوچک می‌تواند به تولید کدی کوچک‌تر و سریع‌تر بیانجامد، اما اندازهٔ این ناحیه
محدود است و این بر عهدهٔ برنامه‌نویس است که اطمینان یابد این ناحیه
سرریز نمی‌کند. همچنین هنگامی که ناحیهٔ داده‌های کوچک به کار می‌رود، یکی از
ثبات‌های RX (معمولاً \f(CW\*(C`r13\*(C'\fR) برای اشاره به این ناحیه رزرو می‌شود،
بنابراین دیگر برای استفاده توسط کامپایلر در دسترس نخواهد بود. اگر متغیرها
به‌جای نگه‌داری در این ثبات در پشته قرار گیرند، این امر می‌تواند منجر به کدی کندتر یا
بزرگ‌تر شود.
.Sp
توجه داشته باشید که متغیرهای مشترک (متغیرهایی که مقداردهی اولیه نشده‌اند) و
مقادیر ثابت در ناحیهٔ داده‌های کوچک قرار نمی‌گیرند، چرا که به بخش‌های دیگری در فایل اجرایی خروجی
اختصاص می‌یابند.
.Sp
مقدار پیش‌فرض صفر است که این ویژگی را غیرفعال می‌کند. توجه داشته باشید که این
ویژگی در سطوح بهینه‌سازی بالاتر (\fB\-O2\fR و غیره) به‌طور پیش‌فرض فعال نمی‌شود،
زیرا رزرو کردن یک ثبات می‌تواند اثرات زیانباری در پی داشته باشد. این به عهدهٔ
برنامه‌نویس است که با آزمایش دریابد آیا این ویژگی برای برنامه‌اش سودمند است یا خیر. برای
آگاهی از نحوهٔ انتخاب ثبات واقعی حامل اشاره‌گر ناحیهٔ داده‌های کوچک، به
توضیحات گزینهٔ \fB\-mpid\fR مراجعه کنید.
.IP \fB\-msim\fR 4
.IX Item "-msim"
.PD 0
.IP \fB\-mno\-sim\fR 4
.IX Item "-mno-sim"
.PD
استفاده از زمان‌اجرای شبیه‌ساز (simulator runtime). پیش‌فرض، استفاده از زمان‌اجرای
خاص برد libgloss است.
.IP \fB\-mas100\-syntax\fR 4
.IX Item "-mas100-syntax"
.PD 0
.IP \fB\-mno\-as100\-syntax\fR 4
.IX Item "-mno-as100-syntax"
.PD
هنگام تولید خروجی اسمبلی، از نحوی سازگار با اسمبلر AS100
شرکت Renesas استفاده می‌کند. این نحو توسط اسمبلر GAS نیز
قابل درک است، اما محدودیت‌هایی دارد و به همین دلیل به‌طور پیش‌فرض تولید نمی‌شود.
.IP \fB\-mmax\-constant\-size=\fR\fIN\fR 4
.IX Item "-mmax-constant-size=N"
حداکثر اندازه (بر حسب بایت) برای یک ثابت را تعیین می‌کند که می‌تواند به عنوان
یک عملوند در دستورالعمل RX استفاده شود. اگرچه مجموعه دستورالعمل‌های RX
اجازه می‌دهد ثابت‌هایی با طول حداکثر ۴ بایت در دستورالعمل‌ها به کار روند،
اما مقدار طولانی‌تر به معنای دستورالعمل طولانی‌تر است. بدین ترتیب در برخی
شرایط ممکن است محدود کردن اندازهٔ ثابت‌های مورد استفاده در دستورالعمل‌ها سودمند باشد.
ثابت‌هایی که بیش از حد بزرگ باشند، در یک مخزن مقادیر ثابت (constant pool) قرار گرفته
و از طریق ارجاع غیرمستقیم ثبات (register indirection) مورد اشاره قرار می‌گیرند.
.Sp
مقدار \fIN\fR می‌تواند بین ۰ تا ۴ باشد. مقدار ۰ (پیش‌فرض)
یا ۴ به این معناست که ثابت‌ها با هر اندازه‌ای مجاز هستند.
.IP \fB\-mrelax\fR 4
.IX Item "-mrelax"
کاهش‌سازی پیونددهنده (linker relaxation) را فعال می‌کند. کاهش‌سازی پیونددهنده فرایندی
است که در آن پیونددهنده با یافتن نگارش‌های کوتاه‌تر از دستورالعمل‌های مختلف،
تلاش می‌کند حجم برنامه را کاهش دهد. به‌طور پیش‌فرض غیرفعال است.
.IP \fB\-mint\-register=\fR\fIN\fR 4
.IX Item "-mint-register=N"
تعداد ثبات‌هایی را که باید برای توابع گردانندهٔ وقفهٔ سریع (fast interrupt handler)
رزرو شوند مشخص می‌کند. مقدار \fIN\fR می‌تواند بین ۰ تا ۴ باشد. مقدار ۱
بدین معناست که ثبات \f(CW\*(C`r13\*(C'\fR برای استفادهٔ اختصاصی گرداننده‌های
وقفهٔ سریع رزرو می‌شود. مقدار ۲ ثبات‌های \f(CW\*(C`r13\*(C'\fR و
\&\f(CW\*(C`r12\*(C'\fR را رزرو می‌کند. مقدار ۳ ثبات‌های \f(CW\*(C`r13\*(C'\fR، \f(CW\*(C`r12\*(C'\fR و
\&\f(CW\*(C`r11\*(C'\fR را رزرو می‌کند، و مقدار ۴ ثبات‌های \f(CW\*(C`r13\*(C'\fR تا \f(CW\*(C`r10\*(C'\fR را رزرو می‌نماید.
مقدار ۰ (پیش‌فرض) هیچ ثباتی را رزرو نمی‌کند.
.IP \fB\-msave\-acc\-in\-interrupts\fR 4
.IX Item "-msave-acc-in-interrupts"
مشخص می‌کند که توابع گردانندهٔ وقفه باید ثبات انباشتگر (accumulator) را
حفظ کنند. این کار تنها زمانی ضروری است که کدهای عادی ممکن باشد از ثبات انباشتگر
استفاده کنند، برای نمونه به این دلیل که ضرب‌های ۶۴ بیتی انجام می‌دهند. پیش‌فرض
این است که انباشتگر نادیده گرفته شود زیرا این کار گرداننده‌های وقفه را سریع‌تر می‌کند.
.IP \fB\-mpid\fR 4
.IX Item "-mpid"
.PD 0
.IP \fB\-mno\-pid\fR 4
.IX Item "-mno-pid"
.PD
تولید داده‌های مستقل از موقعیت (position\-independent data) را فعال می‌کند. در صورت فعال بودن، هرگونه
دسترسی به داده‌های ثابت از طریق یک آفست نسبت به یک نشانی پایه که در یک
ثبات نگه‌داری می‌شود انجام می‌گیرد. این امر اجازه می‌دهد مکان داده‌های ثابت
در زمان اجرا تعیین شود بدون آنکه نیازی به بازنشانی مکان (relocation) فایل
اجرایی باشد، که مزیتی برای برنامه‌های تعبیه‌شده با محدودیت‌های شدید حافظه
به شمار می‌رود. داده‌هایی که قابل تغییر هستند تحت تأثیر این گزینه قرار نمی‌گیرند.
.Sp
توجه داشته باشید که استفاده از این ویژگی، یک ثبات (معمولاً \f(CW\*(C`r13\*(C'\fR) را
برای نشانی پایهٔ داده‌های ثابت رزرو می‌کند. این کار می‌تواند به‌ویژه در توابع پیچیده
به تولید کدی کندتر یا بزرگ‌تر بیانجامد.
.Sp
ثبات واقعیِ انتخاب‌شده برای نگه‌داری نشانی پایهٔ داده‌های ثابت به این بستگی دارد
که آیا گزینه‌های خط فرمان \fB\-msmall\-data\-limit\fR یا
\&\fB\-mint\-register\fR فعال باشند یا خیر. با شروع از ثبات \f(CW\*(C`r13\*(C'\fR
و پیشروی به سمت پایین، ثبات‌ها ابتدا برای برآورده کردن نیازهای \fB\-mint\-register\fR،
سپس \fB\-mpid\fR و در نهایت \fB\-msmall\-data\-limit\fR تخصیص می‌یابند. بنابراین
این امکان وجود دارد که اگر هر دو گزینهٔ \&\fB\-mint\-register=4\fR و \fB\-mpid\fR
در خط فرمان مشخص شده باشند، ثبات ناحیهٔ داده‌های کوچک \f(CW\*(C`r8\*(C'\fR باشد.
.Sp
این ویژگی به‌طور پیش‌فرض فعال نیست. مقدار پیش‌فرض را می‌توان
با استفاده از گزینهٔ خط فرمان \fB\-mno\-pid\fR بازیابی کرد.
.IP \fB\-mno\-warn\-multiple\-fast\-interrupts\fR 4
.IX Item "-mno-warn-multiple-fast-interrupts".PD 0
.IP \fB\-mwarn\-multiple\-fast\-interrupts\fR 4
.IX Item "-mwarn-multiple-fast-interrupts"
.PD
از صدور پیام هشدار توسط GCC در صورتی که هنگام کامپایل یک فایل بیش از یک گردانندهٔ وقفهٔ سریع بیابد، جلوگیری می‌کند. پیش‌فرض، صدور هشدار برای هر گردانندهٔ وقفهٔ سریعِ اضافیِ یافت‌شده است، چرا که RX تنها از یک وقفه از این دست پشتیبانی می‌کند.
.IP \fB\-mallow\-string\-insns\fR 4
.IX Item "-mallow-string-insns"
.PD 0
.IP \fB\-mno\-allow\-string\-insns\fR 4
.IX Item "-mno-allow-string-insns"
.PD
استفاده از دستورالعمل‌های دستکاری رشتهٔ \&\f(CW\*(C`SMOVF\*(C'\fR، \f(CW\*(C`SCMPU\*(C'\fR، \f(CW\*(C`SMOVB\*(C'\fR، \f(CW\*(C`SMOVU\*(C'\fR، \f(CW\*(C`SUNTIL\*(C'\fR، \&\f(CW\*(C`SWHILE\*(C'\fR و همچنین دستورالعمل \f(CW\*(C`RMPA\*(C'\fR را فعال یا غیرفعال می‌کند. این دستورالعمل‌ها ممکن است داده‌ها را پیش‌واکشی (prefetch) کنند که در صورت دسترسی به یک ثبات I/O، انجام آن ایمن نیست. (برای اطلاعات بیشتر به بخش 12.2.7 از RX62N Group User\*(Aqs Manual مراجعه کنید).
.Sp
پیش‌فرض، مجاز دانستن این دستورالعمل‌ها است، اما برای GCC ممکن نیست که همهٔ شرایطی را که ممکن است در آن‌ها یک دستورالعمل رشته برای دسترسی به یک ثبات I/O به کار رود به‌طور قابل‌اطمینان تشخیص دهد، بنابراین استفاده از آن‌ها نمی‌تواند به‌طور خودکار غیرفعال شود. در عوض، متکی بر برنامه‌نویس است که در صورت دسترسی برنامه‌اش به فضای I/O، از گزینهٔ \fB\-mno\-allow\-string\-insns\fR استفاده کند.
.Sp
هنگامی که این دستورالعمل‌ها فعال باشند، GCC نماد پیش‌پردازندهٔ C با نام \f(CW\*(C`_\|_RX_ALLOW_STRING_INSNS_\|_\*(C'\fR را تعریف می‌کند، در غیر این صورت نماد \f(CW\*(C`_\|_RX_DISALLOW_STRING_INSNS_\|_\*(C'\fR را تعریف می‌نماید.
.IP \fB\-mjsr\fR 4
.IX Item "-mjsr"
.PD 0
.IP \fB\-mno\-jsr\fR 4
.IX Item "-mno-jsr"
.PD
استفادهٔ انحصاری (یا غیرانحصاری) از دستورالعمل‌های \f(CW\*(C`JSR\*(C'\fR برای دسترسی به توابع. از این گزینه می‌توان هنگامی استفاده کرد که اندازهٔ کد از محدودهٔ دستورالعمل‌های \f(CW\*(C`BSR\*(C'\fR فراتر رود. توجه داشته باشید که \fB\-mno\-jsr\fR به معنای عدم استفاده از \&\f(CW\*(C`JSR\*(C'\fR نیست، بلکه به این معناست که هر نوع انشعابی ممکن است به کار رود.
.IP \fB\-mlra\fR 4
.IX Item "-mlra"
استفاده از تخصیص‌دهندهٔ جدید ثبات LRA. به‌طور پیش‌فرض، از تخصیص‌دهندهٔ قدیمی «reload» استفاده می‌شود.
.PP
\&\fIنکته:\fR گزینهٔ خط فرمان عمومی GCC یعنی \fB\-ffixed\-\fR\fIreg\fR، هنگام استفاده به همراه صفتِ تابع \&\f(CW\*(C`interrupt\*(C'\fR، برای پورت RX اهمیت ویژه‌ای دارد. این صفت نشان‌دهندهٔ تابعی است که برای پردازش وقفه‌های سریع در نظر گرفته شده است. GCC تضمین می‌کند که تنها از ثبات‌های \f(CW\*(C`r10\*(C'\fR، \f(CW\*(C`r11\*(C'\fR، \f(CW\*(C`r12\*(C'\fR و/یا \f(CW\*(C`r13\*(C'\fR استفاده کند و این امر نیز تنها به شرطی است که استفادهٔ معمول از ثبات‌های متناظر از طریق گزینه‌های خط فرمان \&\fB\-ffixed\-\fR\fIreg\fR یا \fB\-mint\-register\fR محدود شده باشد.
.PP
\fIگزینه‌های S/390 و zSeries\fR
.IX Subsection "S/390 and zSeries Options"
.PP
این‌ها گزینه‌های \fB\-m\fR تعریف‌شده برای معماری S/390 و zSeries هستند.
.IP \fB\-mhard\-float\fR 4
.IX Item "-mhard-float"
.PD 0
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
.PD
استفاده (عدم استفاده) از دستورالعمل‌ها و ثبات‌های سخت‌افزاری ممیز شناور برای محاسبات ممیز شناور. هنگامی که \fB\-msoft\-float\fR مشخص شود، توابع موجود در \fIlibgcc.a\fR برای انجام عملیات ممیز شناور به کار می‌روند. هنگامی که \fB\-mhard\-float\fR مشخص شود، کامپایلر دستورالعمل‌های ممیز شناور IEEE را تولید می‌کند. این حالت پیش‌فرض است.
.IP \fB\-mhard\-dfp\fR 4
.IX Item "-mhard-dfp"
.PD 0
.IP \fB\-mno\-hard\-dfp\fR 4
.IX Item "-mno-hard-dfp"
.PD
استفاده (عدم استفاده) از دستورالعمل‌های سخت‌افزاری ممیز شناور ده‌دهی برای عملیات ممیز شناور ده‌دهی. هنگامی که \fB\-mno\-hard\-dfp\fR مشخص شود، توابع موجود در \fIlibgcc.a\fR برای انجام عملیات ممیز شناور ده‌دهی به کار می‌روند. هنگامی که \fB\-mhard\-dfp\fR مشخص شود، کامپایلر دستورالعمل‌های سخت‌افزاری ممیز شناور ده‌دهی را تولید می‌کند. این گزینه برای \fB\-march=z9\-ec\fR یا بالاتر پیش‌فرض است.
.IP \fB\-mlong\-double\-64\fR 4
.IX Item "-mlong-double-64"
.PD 0
.IP \fB\-mlong\-double\-128\fR 4
.IX Item "-mlong-double-128"
.PD
این گزینه‌ها اندازهٔ نوع دادهٔ \f(CW\*(C`long double\*(C'\fR را کنترل می‌کنند. اندازهٔ ۶۴ بیتی، نوع دادهٔ \f(CW\*(C`long double\*(C'\fR را معادل با نوع \f(CW\*(C`double\*(C'\fR قرار می‌دهد. این حالت پیش‌فرض است.
.IP \fB\-mbackchain\fR 4
.IX Item "-mbackchain"
.PD 0
.IP \fB\-mno\-backchain\fR 4
.IX Item "-mno-backchain"
.PD
ذخیره (عدم ذخیره) آدرس فریم فراخواننده به عنوان اشاره‌گر زنجیرهٔ بازگشتی (backchain) در فریم پشتهٔ فراخوانی‌شونده.
یک backchain ممکن است برای اشکال‌زدایی توسط ابزارهایی که اطلاعات فریم فراخوانی DWARF را متوجه نمی‌شوند، مورد نیاز باشد.
هنگامی که \fB\-mno\-packed\-stack\fR فعال باشد، اشاره‌گر backchain در انتهای فریم پشته ذخیره می‌شود؛ هنگامی که \fB\-mpacked\-stack\fR فعال باشد، backchain در بالاترین کلمه (word) از ناحیهٔ ۹۶/۱۶۰ بایتی ذخیرهٔ ثبات‌ها قرار می‌گیرد.
.Sp
به‌طور کلی، کدی که با \fB\-mbackchain\fR کامپایل شده باشد از نظر فراخوانی با کد کامپایل‌شده با \fB\-mno\-backchain\fR سازگار است؛ با این حال، استفاده از backchain برای اهداف اشکال‌زدایی معمولاً نیازمند این است که کل باینری با \&\fB\-mbackchain\fR ساخته شود. توجه داشته باشید که ترکیب \fB\-mbackchain\fR، \&\fB\-mpacked\-stack\fR و \fB\-mhard\-float\fR پشتیبانی نمی‌شود. برای ساخت هستهٔ لینوکس، از \fB\-msoft\-float\fR استفاده کنید.
.Sp
پیش‌فرض بر این است که backchain نگهداری نشود.
.IP \fB\-mpacked\-stack\fR 4
.IX Item "-mpacked-stack"
.PD 0
.IP \fB\-mno\-packed\-stack\fR 4
.IX Item "-mno-packed-stack"
.PD
استفاده (عدم استفاده) از چیدمان فشردهٔ پشته (packed stack layout). هنگامی که \fB\-mno\-packed\-stack\fR مشخص شود، کامپایلر از تمامی فیلدهای ناحیهٔ ۹۶/۱۶۰ بایتیِ ذخیرهٔ ثبات تنها برای مقاصد پیش‌فرض آن‌ها استفاده می‌کند؛ فیلدهای استفاده‌نشده همچنان فضای پشته را اشغال خواهند کرد. هنگامی که \fB\-mpacked\-stack\fR مشخص شود، شیارهای ذخیرهٔ ثبات به‌صورت متراکم در بالای ناحیهٔ ذخیرهٔ ثبات بسته‌بندی می‌شوند؛ فضای استفاده‌نشده برای اهداف دیگر مجدداً به کار گرفته می‌شود که امکان استفادهٔ بهینه‌تر از فضای پشتهٔ موجود را فراهم می‌کند. با این حال، هنگامی که \fB\-mbackchain\fR نیز فعال باشد، بالاترین کلمه از ناحیهٔ ذخیره همواره برای ذخیرهٔ backchain استفاده می‌شود و ثبات آدرس بازگشت همواره دو کلمه پایین‌تر از backchain ذخیره خواهد شد.
.Sp
تا زمانی که از backchain فریم پشته استفاده نشود، کد تولیدشده با \&\fB\-mpacked\-stack\fR از نظر فراخوانی با کد تولیدشده با \&\fB\-mno\-packed\-stack\fR سازگار است. توجه داشته باشید که برخی از انتشار‌های غیر FSF از GCC 2.95 برای S/390 یا zSeries کدی تولید می‌کردند که از backchain فریم پشته در زمان اجرا استفاده می‌کرد، نه صرفاً برای اهداف اشکال‌زدایی. چنین کدهایی از نظر فراخوانی با کد کامپایل‌شده با \fB\-mpacked\-stack\fR سازگار نیستند. همچنین توجه داشته باشید که ترکیب \fB\-mbackchain\fR، \&\fB\-mpacked\-stack\fR و \fB\-mhard\-float\fR پشتیبانی نمی‌شود. برای ساخت هستهٔ لینوکس از \fB\-msoft\-float\fR استفاده کنید.
.Sp
پیش‌فرض، عدم استفاده از چیدمان فشردهٔ پشته است.
.IP \fB\-msmall\-exec\fR 4
.IX Item "-msmall-exec"
.PD 0
.IP \fB\-mno\-small\-exec\fR 4
.IX Item "-mno-small-exec"
.PD
تولید (یا عدم تولید) کد با استفاده از دستورالعمل \f(CW\*(C`bras\*(C'\fR برای انجام فراخوانی‌های زیرروال.
این گزینه تنها زمانی به‌طور قابل‌اطمینان کار می‌کند که اندازهٔ کل فایل اجرایی از 64k فراتر نرود. پیش‌فرض، استفاده از دستورالعمل \f(CW\*(C`basr\*(C'\fR است که این محدودیت را ندارد.
.IP \fB\-m64\fR 4
.IX Item "-m64"
.PD 0
.IP \fB\-m31\fR 4
.IX Item "-m31"
.PD
هنگامی که \fB\-m31\fR مشخص شود، کدی مطابق با ABI گنو/لینوکس برای S/390 تولید می‌شود. هنگامی که \fB\-m64\fR مشخص شود، کدی مطابق با ABI گنو/لینوکس برای zSeries تولید می‌شود. این امر به‌ویژه به GCC اجازه می‌دهد تا دستورالعمل‌های ۶۴ بیتی تولید کند. برای مقصدهای \fBs390\fR، پیش‌فرض \fB\-m31\fR است، در حالی که مقصدهای \fBs390x\fR به‌طور پیش‌فرض از \fB\-m64\fR استفاده می‌کنند. توجه داشته باشید که \fB\-m31\fR منسوخ شده است و پشتیبانی از آن حذف خواهد شد.
.IP \fB\-mzarch\fR 4
.IX Item "-mzarch"
.PD 0
.IP \fB\-mesa\fR 4
.IX Item "-mesa"
.PD
هنگامی که \fB\-mzarch\fR مشخص شود، کدی با استفاده از دستورالعمل‌های موجود در z/Architecture تولید می‌شود.
هنگامی که \fB\-mesa\fR مشخص شود، کدی با استفاده از دستورالعمل‌های موجود در ESA/390 تولید می‌شود. توجه داشته باشید که \fB\-mesa\fR همراه با \fB\-m64\fR امکان‌پذیر نیست.
هنگام تولید کد مطابق با ABI گنو/لینوکس برای S/390، پیش‌فرض \fB\-mesa\fR است. هنگام تولید کد مطابق با ABI گنو/لینوکس برای zSeries، پیش‌فرض \fB\-mzarch\fR است..IP \fB\-mhtm\fR 4
.IX Item "-mhtm"
.PD 0
.IP \fB\-mno\-htm\fR 4
.IX Item "-mno-htm"
.PD
گزینهٔ \fB\-mhtm\fR مجموعه‌ای از توابع توکار (builtins) را فعال می‌کند که از دستورالعمل‌های موجود در قابلیت اجرای تراکنشی (transactional execution facility) معرفی‌شده در نسل ماشین IBM zEnterprise EC12 استفاده می‌کنند، رجوع کنید به
\&\fBS/390 System z Built\-in Functions\fR.
\&\fB\-mhtm\fR هنگام استفاده از \fB\-march=zEC12\fR به‌طور پیش‌فرض فعال است.
.IP \fB\-mvx\fR 4
.IX Item "-mvx"
.PD 0
.IP \fB\-mno\-vx\fR 4
.IX Item "-mno-vx"
.PD
هنگامی که \fB\-mvx\fR مشخص شود، کدی را تولید می‌کند که از دستورالعمل‌های ارائه‌شده در قابلیت گسترش برداری (vector extension facility) معرفی‌شده در نسل ماشین IBM z13 استفاده می‌کند.
این گزینه ABI را برای برخی از مقادیر نوع برداری از نظر تراز‌بندی (alignment) و قراردادهای فراخوانی (calling conventions) تغییر می‌دهد. در صورتی که مقادیر نوع برداری در زمینه‌ای مرتبط با ABI استفاده شوند، یک دستور \fB.gnu_attribute\fR در GAS اضافه می‌شود تا باینری حاصل را با ABI استفاده‌شده علامت‌گذاری کند.
\&\fB\-mvx\fR هنگام استفاده از \fB\-march=z13\fR به‌طور پیش‌فرض فعال است.
.IP \fB\-mzvector\fR 4
.IX Item "-mzvector"
.PD 0
.IP \fB\-mno\-zvector\fR 4
.IX Item "-mno-zvector"
.PD
گزینهٔ \fB\-mzvector\fR افزونه‌های زبانی برداری و توابع توکاری را فعال می‌کند که از دستورالعمل‌های فراهم‌شده در قابلیت گسترش برداری معرفی‌شده در نسل ماشین IBM z13 استفاده می‌کنند.
این گزینه پشتیبانی از \fBvector\fR را به عنوان یک کلمهٔ کلیدی برای تعریف متغیرها و آرگومان‌های نوع برداری اضافه می‌کند. \fBvector\fR تنها زمانی در دسترس است که افزونه‌های GNU فعال باشند. در صورت درخواست انطباق دقیق با استاندارد مانند \fB\-std=c99\fR، این کلمه گسترش نمی‌یابد.
علاوه بر توابع توکار سطح پایین GCC، گزینهٔ \fB\-mzvector\fR مجموعه‌ای از توابع توکار افزوده شده برای سازگاری با پیاده‌سازی‌های سبک AltiVec مانند Power و Cell را فعال می‌کند. به منظور استفاده از این توابع توکار، باید فایل سرآیند \fIvecintrin.h\fR را بگنجانید.
\&\fB\-mzvector\fR به‌طور پیش‌فرض غیرفعال است.
.IP \fB\-mmvcle\fR 4
.IX Item "-mmvcle"
.PD 0
.IP \fB\-mno\-mvcle\fR 4
.IX Item "-mno-mvcle"
.PD
تولید (یا عدم تولید) کدی که از دستورالعمل \f(CW\*(C`mvcle\*(C'\fR برای انجام جابه‌جایی‌های بلوکی استفاده می‌کند. زمانی که \fB\-mno\-mvcle\fR مشخص شود، به جای آن از یک حلقهٔ \f(CW\*(C`mvc\*(C'\fR استفاده می‌شود. این حالت پیش‌فرض است مگر اینکه بهینه‌سازی برای اندازه انجام شود.
.IP \fB\-mdebug\fR 4
.IX Item "-mdebug"
.PD 0
.IP \fB\-mno\-debug\fR 4
.IX Item "-mno-debug"
.PD
چاپ کردن (یا عدم چاپ) اطلاعات اشکال‌زدایی اضافی هنگام کامپایل.
پیش‌فرض این است که اطلاعات اشکال‌زدایی چاپ نشود.
.IP \fB\-march=\fR\fIcpu\-type\fR 4
.IX Item "-march=cpu-type"
تولید کد برای اجرا روی \fIcpu\-type\fR، که نام سامانه‌ای است که نوع خاصی از پردازنده را نشان می‌دهد. مقادیر ممکن برای
\&\fIcpu\-type\fR عبارتند از \fBz900\fR/\fBarch5\fR، \fBz990\fR/\fBarch6\fR،
\&\fBz9\-109\fR، \fBz9\-ec\fR/\fBarch7\fR، \fBz10\fR/\fBarch8\fR،
\&\fBz196\fR/\fBarch9\fR، \fBzEC12\fR، \fBz13\fR/\fBarch11\fR،
\&\fBz14\fR/\fBarch12\fR، \fBz15\fR/\fBarch13\fR،
\&\fBz16\fR/\fBarch14\fR، \fBz17\fR/\fBarch15\fR، و \fBnative\fR.
.Sp
پیش‌فرض \fB\-march=z900\fR است.
.Sp
مشخص کردن \fBnative\fR به عنوان نوع پردازنده می‌تواند برای انتخاب بهترین گزینهٔ معماری برای پردازندهٔ میزبان به کار رود.
\&\fB\-march=native\fR در صورتی که GCC پردازنده را شناسایی نکند هیچ اثری ندارد.
.IP \fB\-mtune=\fR\fIcpu\-type\fR 4
.IX Item "-mtune=cpu-type"
میزان‌سازی و تنظیم تمام جنبه‌های قابل اعمال کد تولیدشده برای \fIcpu\-type\fR، به جز ABI و مجموعهٔ دستورالعمل‌های در دسترس.
فهرست مقادیر \fIcpu\-type\fR مشابه \fB\-march\fR است.
پیش‌فرض، مقدار استفاده‌شده برای \fB\-march\fR است.
.IP \fB\-mtpf\-trace\fR 4
.IX Item "-mtpf-trace"
.PD 0
.IP \fB\-mno\-tpf\-trace\fR 4
.IX Item "-mno-tpf-trace"
.PD
تولید کدی که انشعاب‌های خاص سیستم‌عامل TPF OS را به زیرروال‌های ردگیری (trace routines) در سیستم‌عامل اضافه کند (یا اضافه نکند). این گزینه به‌طور پیش‌فرض خاموش است، حتی هنگام کامپایل برای TPF OS.
.IP \fB\-mtpf\-trace\-skip\fR 4
.IX Item "-mtpf-trace-skip"
.PD 0
.IP \fB\-mno\-tpf\-trace\-skip\fR 4
.IX Item "-mno-tpf-trace-skip"
.PD
تولید کدی که مقصدهای پیش‌فرض انشعاب فعال‌شده توسط \fB\-mtpf\-trace\fR را تغییر دهد (یا ندهد) تا به روال‌های ردگیری تخصصی اشاره کنند که قابلیت نادیده‌گرفتن انتخابی ورودی‌های ردگیری تابع را برای TPF OS فراهم می‌سازند. این گزینه به‌طور پیش‌فرض خاموش است، حتی هنگام کامپایل برای TPF OS و مشخص کردن \fB\-mtpf\-trace\fR.
.IP \fB\-mmain\fR 4
.IX Item "-mmain"
برای مقصد TPF OS، از این گزینه هنگام پیونددادن استفاده کنید تا کد راه‌اندازی (startup code) و سایر گزینه‌های پیونددهنده جهت تولید یک شیء اصلی (main object) اضافه شوند.
.IP \fB\-mfused\-madd\fR 4
.IX Item "-mfused-madd"
.PD 0
.IP \fB\-mno\-fused\-madd\fR 4
.IX Item "-mno-fused-madd"
.PD
تولید کدی که از دستورالعمل‌های ضرب و انباشت ممیز شناور (floating\-point multiply and accumulate) استفاده کند (یا نکند). این دستورالعمل‌ها در صورت استفاده از ممیز شناور سخت‌افزاری به‌طور پیش‌فرض تولید می‌شوند.
.IP \fB\-mwarn\-framesize=\fR\fIframesize\fR 4
.IX Item "-mwarn-framesize=framesize"
صدور یک هشدار در صورتی که تابع جاری از اندازهٔ فریم (frame size) داده‌شده تجاوز کند.
از آنجا که این یک بررسی در زمان کامپایل است، لزوماً به این معنا نیست که هنگام اجرای برنامه حتماً یک مشکل واقعی پیش بیاید. هدف آن شناسایی توابعی است که به احتمال بسیار زیاد موجب سرریز پشته (stack overflow) می‌شوند. این گزینه برای محیط‌هایی با اندازهٔ پشتهٔ محدود، مانند هستهٔ لینوکس، مفید است.
.Sp
مقدار صفر این هشدار را غیرفعال می‌کند؛ که این حالت پیش‌فرض است.
.IP \fB\-mwarn\-dynamicstack\fR 4
.IX Item "-mwarn-dynamicstack"
.PD 0
.IP \fB\-mno\-warn\-dynamicstack\fR 4
.IX Item "-mno-warn-dynamicstack"
.PD
صدور هشدار در صورتی که تابع \f(CW\*(C`alloca\*(C'\fR را فراخوانی کند یا از آرایه‌های با اندازهٔ پویا استفاده نماید. این کار معمولاً در شرایطی با اندازهٔ پشتهٔ محدود، ایدهٔ نامناسبی است.
.IP \fB\-mstack\-guard=\fR\fIstack\-guard\fR 4
.IX Item "-mstack-guard=stack-guard"
.PD 0
.IP \fB\-mstack\-size=\fR\fIstack\-size\fR 4
.IX Item "-mstack-size=stack-size"
.IP \fB\-mno\-stack\-guard\fR 4
.IX Item "-mno-stack-guard"
.IP \fB\-mno\-stack\-size\fR 4
.IX Item "-mno-stack-size"
.PD
اگر این گزینه‌ها فعال باشند، بخش پشتی (back end) معماری S/390 دستورالعمل‌های اضافی را در مقدمهٔ تابع (function prologue) صادر می‌کند که اگر اندازهٔ پشته به اندازهٔ \fIstack\-guard\fR بایت فراتر از \fIstack\-size\fR برود، یک تله (trap) را تحریک می‌کند (به خاطر داشته باشید که پشته در S/390 رو به پایین رشد می‌کند).
اگر گزینهٔ \fIstack\-guard\fR حذف شود، کوچک‌ترین توان ۲ که بزرگ‌تر از اندازهٔ فریمِ تابع کامپایل‌شده است انتخاب می‌شود.
.Sp
این گزینه‌ها برای کمک به اشکال‌زدایی مشکلات سرریز پشته در نظر گرفته شده‌اند. کد اضافی تولیدشده بار پردازشی (overhead) ناچیزی ایجاد می‌کند و بنابراین می‌تواند در سیستم‌های شبه‌تولید نیز بدون افت چشمگیر کارایی استفاده شود.
.Sp
مقادیر داده‌شده باید دقیقاً توانی از ۲ باشند و \fIstack\-size\fR باید بزرگ‌تر از \fIstack\-guard\fR بوده و از 64k تجاوز نکند.
برای کارآمد بودن، کد اضافی فرض می‌کند که پشته از آدرسی تراز شده با مقدار داده‌شده توسط \fIstack\-size\fR آغاز می‌شود.
.Sp
گزینهٔ \fB\-mstack\-guard=\fR تنها می‌تواند همراه با
\&\fB\-mstack\-size=\fR استفاده شود. می‌توانید این گزینه‌ها را در خط فرمان به ترتیب با \fB\-mno\-stack\-guard\fR و \fB\-mno\-stack\-size\fR بازنویسی و لغو کنید.
.IP \fB\-mhotpatch=\fR\fIpre\-halfwords\fR\fB,\fR\fIpost\-halfwords\fR 4
.IX Item "-mhotpatch=pre-halfwords,post-halfwords"
اگر گزینهٔ hotpatch فعال باشد، یک مقدمهٔ تابع «وصله‌زنی حین اجرا» (hot\-patching) برای تمام توابع موجود در واحد کامپایل تولید می‌شود.
پیش از برچسب تابع، تعداد مشخص‌شده از دستورالعمل‌های دو بایتی NOP قرار می‌گیرد (\fIpre\-halfwords\fR، حداکثر 1000000). پس از برچسب، 2 * \fIpost\-halfwords\fR بایت با استفاده از بزرگ‌ترین دستورالعمل‌های شبه NOP مجاز در معماری اضافه می‌شود (حداکثر 1000000).
.Sp
اگر هر دو آرگومان صفر باشند، hotpatching غیرفعال می‌شود.
.Sp
این گزینه را می‌توان برای توابع منفرد با استفاده از مشخصهٔ
\&\f(CW\*(C`hotpatch\*(C'\fR لغو و بازنویسی کرد.
.IP \fB\-mpic\-data\-is\-text\-relative\fR 4
.IX Item "-mpic-data-is-text-relative".PD 0
.IP \fB\-mno\-pic\-data\-is\-text\-relative\fR 4
.IX Item "-mno-pic-data-is-text-relative"
.PD
هنگام کامپایل برای S/390 با \fB\-fpic\fR یا \fB\-fPIC\fR، معمولاً
GCC کدی با استفاده از آدرس‌دهی نسبی بین کد و داده تولید می‌کند. با این حال،
برای وصله‌زدن زنده (hotpatching) ممکن است نیاز باشد بخش‌های جدید \f(CW\*(C`.text\*(C'\fR
معرفی شوند در حالی که از بخش‌های \f(CW\*(C`.data\*(C'\fR و \f(CW\*(C`.bss\*(C'\fR موجود استفاده می‌شود.
در این حالت، از \fB\-mno\-pic\-data\-is\-text\-relative\fR برای اجبار به
آدرس‌دهی از طریق GOT استفاده کنید.
.IP \fB\-mstack\-protector\-guard=\fR\fIguard\fR 4
.IX Item "-mstack-protector-guard=guard"
.PD 0
.IP \fB\-mstack\-protector\-guard\-record\fR 4
.IX Item "-mstack-protector-guard-record"
.PD
کد محافظت از پشته را با استفاده از مقدار قناری در \fIguard\fR تولید می‌کند. مکان‌های
پشتیبانی‌شده عبارتند از \fBglobal\fR برای یک قناری سراسری یا \fBtls\fR برای یک
قناری به‌ازای هر رشته در بلوک TLS (پیش‌فرض).
.Sp
گزینهٔ \fB\-mstack\-protector\-guard\-record\fR منجر به تولید بخش
\f(CW\*(C`_\|_stack_protector_loc\*(C'\fR می‌شود که حاوی اشاره‌گرهایی به تمام دستورالعمل‌هایی است
که آدرس نگهبان (guard) سراسری را بارگذاری می‌کنند. بنابراین، این گزینه تنها
در ترکیب با \fB\-mstack\-protector\-guard=global\fR کارایی دارد. کاربرد
در نظر گرفته‌شده برای هسته لینوکس است.
.IP \fB\-mindirect\-branch=\fR\fIchoice\fR 4
.IX Item "-mindirect-branch=choice"
.PD 0
.IP \fB\-mindirect\-branch\-jump=\fR\fIchoice\fR 4
.IX Item "-mindirect-branch-jump=choice"
.IP \fB\-mindirect\-branch\-call=\fR\fIchoice\fR 4
.IX Item "-mindirect-branch-call=choice"
.IP \fB\-mfunction\-return=\fR\fIchoice\fR 4
.IX Item "-mfunction-return=choice"
.IP \fB\-mfunction\-return\-mem=\fR\fIchoice\fR 4
.IX Item "-mfunction-return-mem=choice"
.IP \fB\-mfunction\-return\-reg=\fR\fIchoice\fR 4
.IX Item "-mfunction-return-reg=choice"
.PD
این گروه از گزینه‌ها، آسیب‌پذیری‌های امنیتی مربوط به اجرای حدسی (speculative execution)
و پیش‌بینی انشعاب غیرمستقیم را با فعال‌سازی جایگزینی انشعاب‌های غیرمستقیم و
بازگشت‌های توابع با انشعاب‌های مستقیم به یک thunk رفع می‌کنند.
.Sp
مشخص کردن مقدار \fBkeep\fR برای \fIchoice\fR باعث تولید کد
پیش‌فرض می‌شود. مقدار \fBthunk\fR تولید thunkهای خارج‌ازخط را راه‌اندازی
کرده و انشعاب پیش‌تر غیرمستقیم را با یک انشعاب مستقیم به
thunk جایگزین می‌کند. مقدار \fBthunk\-extern\fR مانند \fBthunk\fR جایگزینی انشعاب را انجام می‌دهد
اما thunkها را تولید نمی‌کند. مقدار \fBthunk\-inline\fR تنها همراه با
\&\fB\-mindirect\-branch\-jump\fR در دسترس است؛ برای پشتیبانی از
بازپیچی درست پشته (stack unwinding) و مدیریت استثناها، در برنامه‌های فضای کاربر
باید ترجیحاً نسبت به \fBthunk\fR استفاده شود.
.Sp
گزینهٔ \&\fB\-mindirect\-branch\fR مقادیر \fB\-mindirect\-branch\-jump\fR
و \fB\-mindirect\-branch\-call\fR را تنظیم می‌کند.
گزینهٔ \&\fB\-mfunction\-return\fR مقادیر \fB\-mfunction\-return\-reg\fR
و \fB\-mfunction\-return\-mem\fR را تنظیم می‌کند.
.Sp
تمام این گزینه‌ها را می‌توان بر مبنای هر تابع و با استفاده از
ویژگی‌های تابع (function attributes) نیز تنظیم کرد.
.IP \fB\-mindirect\-branch\-table\fR 4
.IX Item "-mindirect-branch-table"
.PD 0
.IP \fB\-mno\-indirect\-branch\-table\fR 4
.IX Item "-mno-indirect-branch-table"
.PD
این گزینه در ترکیب با گزینه‌های
\&\fB\-mindirect\-branch\fR و \fB\-mfunction\-return\fR مفید است.
هنگامی که فعال باشد، باعث تولید جدول‌هایی می‌شود که به مکان‌های
انشعابی که توسط آن گزینه‌ها وصله شده‌اند اشاره دارند. این جدول‌ها
در بخش‌هایی به نام‌های \f(CW\*(C`.s390_indirect_jump\*(C'\fR،
\&\f(CW\*(C`.s390_indirect_call\*(C'\fR، \f(CW\*(C`.s390_return_reg\*(C'\fR، و
\&\f(CW\*(C`.s390_return_mem\*(C'\fR منتشر می‌شوند. هر بخش شامل آرایه‌ای از عناصر ۳۲ بیتی
است؛ هر مدخل مقدار آفست از خود مدخل تا مکان وصله‌شده را
نگهداری می‌کند.
.IP \fB\-mfentry\fR 4
.IX Item "-mfentry"
.PD 0
.IP \fB\-mno\-fentry\fR 4
.IX Item "-mno-fentry"
.PD
هنگامی که در ترکیب با گزینهٔ \fB\-pg\fR استفاده شود، کد پروفایل‌سازی را
با استفاده از قلاب \f(CW\*(C`_\|_fentry_\|_\*(C'\fR ارائه‌شده در GLIBC 2.29 یا بالاتر تولید می‌کند.
این قابلیت تنها برای کد ۶۴ بیتی در دسترس است. اگر این گزینه فعال نباشد،
پروفایل‌سازی در عوض از قلاب با کارایی کمترِ \f(CW\*(C`_mcount\*(C'\fR استفاده می‌کند.
.IP \fB\-mrecord\-mcount\fR 4
.IX Item "-mrecord-mcount"
.PD 0
.IP \fB\-mno\-record\-mcount\fR 4
.IX Item "-mno-record-mcount"
.PD
هنگامی که فعال باشد، یک بخش \f(CW\*(C`_\|_mcount_loc\*(C'\fR با مکان‌های
تمام فراخوانی‌های پروفایل‌سازی تولیدشده به \f(CW\*(C`_mcount\*(C'\fR یا \f(CW\*(C`_\|_fentry_\|_\*(C'\fR تولید می‌کند.
.IP \fBmnop\-mcount\fR 4
.IX Item "mnop-mcount"
.PD 0
.IP \fBmno\-nop\-mcount\fR 4
.IX Item "mno-nop-mcount"
.PD
به جای تولید فراخوانی‌ها به \f(CW\*(C`_mcount\*(C'\fR یا \f(CW\*(C`_\|_fentry_\|_\*(C'\fR
با \fB\-pg\fR، یک توالی از دستورالعمل‌های no-op با همان طول را در مکان‌هایی
که فراخوانی‌ها قرار می‌گرفتند درج می‌کند. این می‌تواند در ترکیب با
گزینهٔ \fB\-mrecord\-mcount\fR برای وصله کردن توالی‌های فراخوانی
در فایل شیء، بدون نیاز به کامپایل مجدد آن استفاده شود.
.IP \fB\-mpreserve\-args\fR 4
.IX Item "-mpreserve-args"
.PD 0
.IP \fB\-mno\-preserve\-args\fR 4
.IX Item "-mno-preserve-args"
.PD
هنگامی که فعال باشد، تمام ثبات‌های آرگومان را در پشته ذخیره کرده و
اطلاعات CFI متناظر را تولید می‌کند. این برای برنامه‌هایی که قصد پیاده‌سازی
بازپیچی پشتهٔ (stack unwinding) اختصاصی خود را دارند و به آرگومان‌های تابع
نیاز دارند، مفید است.
.IP \fB\-munaligned\-symbols\fR 4
.IX Item "-munaligned-symbols"
.PD 0
.IP \fB\-mno\-unaligned\-symbols\fR 4
.IX Item "-mno-unaligned-symbols"
.PD
فرض می‌کند که نمادهای خارجی با تراز طبیعی ۱، به طور بالقوه ناتراز
هستند. به طور پیش‌فرض، طبق دستورالعمل IBM Z ABI تمام نمادهای
بدون تراز صریح، روی مرز ۲ بایتی تراز در نظر گرفته می‌شوند.
.PP
\fIگزینه‌های SH\fR
.IX Subsection "SH Options"
.PP
این گزینه‌های \fB\-m\fR برای پیاده‌سازی‌های SH تعریف شده‌اند:
.IP \fB\-m1\fR 4
.IX Item "-m1"
تولید کد برای SH1.
.IP \fB\-m2\fR 4
.IX Item "-m2"
تولید کد برای SH2.
.IP \fB\-m2e\fR 4
.IX Item "-m2e"
تولید کد برای SH2e.
.IP \fB\-m2a\-nofpu\fR 4
.IX Item "-m2a-nofpu"
تولید کد برای SH2a بدون FPU، یا برای SH2a\-FPU به گونه‌ای که
از واحد ممیز شناور استفاده نشود.
.IP \fB\-m2a\-single\-only\fR 4
.IX Item "-m2a-single-only"
تولید کد برای SH2a\-FPU به گونه‌ای که هیچ عملیات ممیز شناور
با دقت مضاعف استفاده نشود.
.IP \fB\-m2a\-single\fR 4
.IX Item "-m2a-single"
تولید کد برای SH2a\-FPU با فرض این‌که واحد ممیز شناور به طور پیش‌فرض
در حالت دقت منفرد است.
.IP \fB\-m2a\fR 4
.IX Item "-m2a"
تولید کد برای SH2a\-FPU با فرض این‌که واحد ممیز شناور به طور پیش‌فرض
در حالت دقت مضاعف است.
.IP \fB\-m3\fR 4
.IX Item "-m3"
تولید کد برای SH3.
.IP \fB\-m3e\fR 4
.IX Item "-m3e"
تولید کد برای SH3e.
.IP \fB\-m4\-nofpu\fR 4
.IX Item "-m4-nofpu"
تولید کد برای SH4 بدون واحد ممیز شناور.
.IP \fB\-m4\-single\-only\fR 4
.IX Item "-m4-single-only"
تولید کد برای SH4 با واحد ممیز شناوری که تنها
از محاسبات با دقت منفرد پشتیبانی می‌کند.
.IP \fB\-m4\-single\fR 4
.IX Item "-m4-single"
تولید کد برای SH4 با فرض این‌که واحد ممیز شناور به طور پیش‌فرض
در حالت دقت منفرد است.
.IP \fB\-m4\fR 4
.IX Item "-m4"
تولید کد برای SH4.
.IP \fB\-m4\-100\fR 4
.IX Item "-m4-100"
تولید کد برای SH4\-100.
.IP \fB\-m4\-100\-nofpu\fR 4
.IX Item "-m4-100-nofpu"
تولید کد برای SH4\-100 به گونه‌ای که از
واحد ممیز شناور استفاده نشود.
.IP \fB\-m4\-100\-single\fR 4
.IX Item "-m4-100-single"
تولید کد برای SH4\-100 با فرض این‌که واحد ممیز شناور به طور پیش‌فرض
در حالت دقت منفرد است..IP \fB\-m4\-100\-single\-only\fR 4
.IX Item "-m4-100-single-only"
تولید کد برای SH4\-100 به‌گونه‌ای که از هیچ عملیات ممیز شناور با دقت مضاعف استفاده نشود.
.IP \fB\-m4\-200\fR 4
.IX Item "-m4-200"
تولید کد برای SH4\-200.
.IP \fB\-m4\-200\-nofpu\fR 4
.IX Item "-m4-200-nofpu"
تولید کد برای SH4\-200 به‌گونه‌ای که از واحد ممیز شناور استفاده نشود.
.IP \fB\-m4\-200\-single\fR 4
.IX Item "-m4-200-single"
تولید کد برای SH4\-200 با این فرض که واحد ممیز شناور به‌طور پیش‌فرض در حالت دقت یگانه است.
.IP \fB\-m4\-200\-single\-only\fR 4
.IX Item "-m4-200-single-only"
تولید کد برای SH4\-200 به‌گونه‌ای که از هیچ عملیات ممیز شناور با دقت مضاعف استفاده نشود.
.IP \fB\-m4\-300\fR 4
.IX Item "-m4-300"
تولید کد برای SH4\-300.
.IP \fB\-m4\-300\-nofpu\fR 4
.IX Item "-m4-300-nofpu"
تولید کد برای SH4\-300 به‌گونه‌ای که از واحد ممیز شناور استفاده نشود.
.IP \fB\-m4\-300\-single\fR 4
.IX Item "-m4-300-single"
تولید کد برای SH4\-300 به‌گونه‌ای که از هیچ عملیات ممیز شناور با دقت مضاعف استفاده نشود.
.IP \fB\-m4\-300\-single\-only\fR 4
.IX Item "-m4-300-single-only"
تولید کد برای SH4\-300 به‌گونه‌ای که از هیچ عملیات ممیز شناور با دقت مضاعف استفاده نشود.
.IP \fB\-m4\-340\fR 4
.IX Item "-m4-340"
تولید کد برای SH4\-340 (بدون MMU، بدون FPU).
.IP \fB\-m4\-400\fR 4
.IX Item "-m4-400"
تولید کد برای SH4\-400 (بدون MMU، بدون FPU).
.IP \fB\-m4\-500\fR 4
.IX Item "-m4-500"
تولید کد برای SH4\-500 (بدون FPU). گزینهٔ \fB\-isa=sh4\-nofpu\fR را به اسمبلر ارسال می‌کند.
.IP \fB\-m4a\-nofpu\fR 4
.IX Item "-m4a-nofpu"
تولید کد برای SH4al\-dsp، یا برای یک SH4a به‌گونه‌ای که از واحد ممیز شناور استفاده نشود.
.IP \fB\-m4a\-single\-only\fR 4
.IX Item "-m4a-single-only"
تولید کد برای SH4a، به‌گونه‌ای که از هیچ عملیات ممیز شناور با دقت مضاعف استفاده نشود.
.IP \fB\-m4a\-single\fR 4
.IX Item "-m4a-single"
تولید کد برای SH4a با این فرض که واحد ممیز شناور به‌طور پیش‌فرض در حالت دقت یگانه است.
.IP \fB\-m4a\fR 4
.IX Item "-m4a"
تولید کد برای SH4a.
.IP \fB\-m4al\fR 4
.IX Item "-m4al"
مشابه \fB\-m4a\-nofpu\fR، با این تفاوت که به‌طور ضمنی \&\fB\-dsp\fR را به اسمبلر ارسال می‌کند. در حال حاضر GCC هیچ دستور DSPای تولید نمی‌کند.
.IP \fB\-mb\fR 4
.IX Item "-mb"
کامپایل کد برای پردازنده در حالت big\-endian.
.IP \fB\-ml\fR 4
.IX Item "-ml"
کامپایل کد برای پردازنده در حالت little\-endian.
.IP \fB\-mdalign\fR 4
.IX Item "-mdalign"
تراز کردن نوع‌های double در مرزهای ۶۴ بیتی. توجه داشته باشید که این کار قراردادهای فراخوانی را تغییر می‌دهد و بنابراین برخی از توابع کتابخانه استاندارد C کار نخواهند کرد، مگر اینکه ابتدا آن را با \fB\-mdalign\fR مجدداً کامپایل کنید.
.IP \fB\-mrelax\fR 4
.IX Item "-mrelax"
کوتاه‌سازی برخی از ارجاعات آدرس در زمان پیوند، در صورت امکان؛ از گزینهٔ پیونددهندهٔ \fB\-relax\fR استفاده می‌کند.
.IP \fB\-mbigtable\fR 4
.IX Item "-mbigtable"
استفاده از آفست‌های ۳۲ بیتی در جدول‌های \f(CW\*(C`switch\*(C'\fR. پیش‌فرض استفاده از آفست‌های ۱۶ بیتی است.
.IP \fB\-mbitops\fR 4
.IX Item "-mbitops"
فعال‌سازی استفاده از دستورالعمل‌های دستکاری بیتی روی SH2A.
.IP \fB\-mfmovd\fR 4
.IX Item "-mfmovd"
فعال‌سازی استفاده از دستورالعمل \f(CW\*(C`fmovd\*(C'\fR. برای محدودیت‌های تراز، \fB\-mdalign\fR را بررسی کنید.
.IP \fB\-mrenesas\fR 4
.IX Item "-mrenesas"
.PD 0
.IP \fB\-mno\-renesas\fR 4
.IX Item "-mno-renesas"
.PD
پیروی از قراردادهای فراخوانی تعریف‌شده توسط Renesas. پیش‌فرض برای تمام مقاصد زنجیره ابزار SH برابر با \fB\-mno\-renesas\fR است که از قراردادهای فراخوانی تعریف‌شده برای GCC پیش از ارائهٔ قراردادهای Renesas استفاده می‌کند.
.IP \fB\-mnomacsave\fR 4
.IX Item "-mnomacsave"
علامت‌گذاری ثبات \f(CW\*(C`MAC\*(C'\fR به‌عنوان تخریب‌پذیر در فراخوانی (call\-clobbered)، حتی اگر \&\fB\-mrenesas\fR داده شده باشد.
.IP \fB\-mieee\fR 4
.IX Item "-mieee"
.PD 0
.IP \fB\-mno\-ieee\fR 4
.IX Item "-mno-ieee"
.PD
کنترل انطباق مقایسه‌های ممیز شناور با استاندارد IEEE، که بر نحوهٔ مدیریت مواردی که نتیجهٔ مقایسه نامرتب (unordered) است تأثیر می‌گذارد. به‌طور پیش‌فرض \&\fB\-mieee\fR به‌صورت ضمنی فعال است. اگر \fB\-ffinite\-math\-only\fR فعال باشد، \fB\-mno\-ieee\fR به‌طور ضمنی تنظیم می‌شود که منجر به مقایسه‌های سریع‌ترِ بزرگ‌تر-مساوی و کوچک‌تر-مساوی در ممیز شناور می‌گردد. تنظیمات ضمنی را می‌توان با مشخص کردن \fB\-mieee\fR یا \fB\-mno\-ieee\fR لغو کرد.
.IP \fB\-minline\-ic_invalidate\fR 4
.IX Item "-minline-ic_invalidate"
.PD 0
.IP \fB\-mno\-inline\-ic_invalidate\fR 4
.IX Item "-mno-inline-ic_invalidate"
.PD
درون‌خطی‌سازی کد برای نامعتبرسازی ورودی‌های حافظهٔ نهان دستورالعمل پس از راه‌اندازی ترامپولین‌های توابع تو در تو (nested function trampolines).
این گزینه در صورتی که \fB\-musermode\fR برقرار باشد و گزینهٔ تولید کدِ انتخاب‌شده (مانند \fB\-m4\fR) اجازهٔ استفاده از دستورالعمل \f(CW\*(C`icbi\*(C'\fR را ندهد، هیچ اثری ندارد.
اگر گزینهٔ تولید کدِ انتخاب‌شده اجازهٔ استفاده از دستورالعمل
\&\f(CW\*(C`icbi\*(C'\fR
را ندهد و \fB\-musermode\fR برقرار نباشد، کد درون‌خطی‌شده آرایه آدرس حافظهٔ نهان دستورالعمل را مستقیماً با یک نوشتن انجمنی (associative write) دستکاری می‌کند. این کار نه‌تنها در زمان اجرا به حالت ممتاز (privileged mode) نیاز دارد، بلکه در صورتی که سطر حافظهٔ نهان از طریق TLB نگاشت شده باشد و سپس نگاشت آن لغو شده باشد نیز شکست می‌خورد.
.IP \fB\-misize\fR 4
.IX Item "-misize"
تخلیه اندازه و مکان دستورالعمل در کد اسمبلی.
.IP \fB\-matomic\-model=\fR\fImodel\fR 4
.IX Item "-matomic-model=model"
تعیین مدل عملیات اتمی و پارامترهای اضافی به‌صورت یک فهرست جداشده با کاما. برای جزئیات درباره توابع درونی اتمی، \&\fB_\|_atomic Builtins\fR را ببینید. مدل‌ها و پارامترهای زیر پشتیبانی می‌شوند:
.RS 4
.IP \fBnone\fR 4
.IX Item "none"
غیرفعال کردن توالی‌های اتمی تولیدشده توسط کامپایلر و صدور فراخوانی‌های کتابخانه‌ای برای عملیات اتمی. در صورتی که هدف \f(CW\*(C`sh*\-*\-linux*\*(C'\fR نباشد، این مقدار پیش‌فرض است.
.IP \fBsoft\-gusa\fR 4
.IX Item "soft-gusa"
تولید توالی‌های اتمی نرم‌افزاری gUSA سازگار با GNU/Linux برای توابع درونی اتمی. توالی‌های اتمی تولیدشده به پشتیبانی اضافی از سوی کد مدیریت وقفه/استثنای سیستم نیاز دارند و فقط برای سیستم‌های تک‌هسته‌ای SH3* و SH4* مناسب هستند. زمانی که هدف \f(CW\*(C`sh*\-*\-linux*\*(C'\fR و SH3* یا SH4* باشد، این گزینه به‌طور پیش‌فرض فعال است. هنگامی که هدف SH4A است، این گزینه تا حدی از دستورالعمل‌های اتمی سخت‌افزاری
\&\f(CW\*(C`movli.l\*(C'\fR و \f(CW\*(C`movco.l\*(C'\fR
برای تولید کد کارآمدتر استفاده می‌کند، مگر اینکه \&\fBstrict\fR مشخص شده باشد.
.IP \fBsoft\-tcb\fR 4
.IX Item "soft-tcb"
تولید توالی‌های اتمی نرم‌افزاری که از یک متغیر در بلوک کنترل رشته (TCB) استفاده می‌کنند. این یک گونه از توالی‌های gUSA است که می‌تواند روی اهداف SH1* و SH2* نیز استفاده شود. توالی‌های اتمی تولیدشده به پشتیبانی اضافی از سوی کد مدیریت وقفه/استثنای سیستم نیاز دارند و فقط برای سیستم‌های تک‌هسته‌ای مناسب هستند. هنگام استفاده از این مدل، پارامتر \fBgbr\-offset=\fR نیز باید مشخص شود.
.IP \fBsoft\-imask\fR 4
.IX Item "soft-imask"
تولید توالی‌های اتمی نرم‌افزاری که با تنظیم \f(CW\*(C`SR.IMASK = 1111\*(C'\fR به‌طور موقت وقفه‌ها را غیرفعال می‌کنند. این مدل تنها زمانی کار می‌کند که برنامه در حالت ممتاز اجرا شود و فقط برای سیستم‌های تک‌هسته‌ای مناسب است. نیازی به پشتیبانی اضافی از سوی کد مدیریت وقفه/استثنای سیستم نیست. این مدل به‌طور پیش‌فرض زمانی که هدف
\&\f(CW\*(C`sh*\-*\-linux*\*(C'\fR
و SH1* یا SH2* باشد فعال است.
.IP \fBhard\-llcs\fR 4
.IX Item "hard-llcs"
تولید توالی‌های اتمی سخت‌افزاری فقط با استفاده از دستورالعمل‌های \f(CW\*(C`movli.l\*(C'\fR و \f(CW\*(C`movco.l\*(C'\fR. این قابلیت فقط در SH4A موجود است و برای سیستم‌های چند‌هسته‌ای مناسب است.
از آنجا که دستورالعمل‌های سخت‌افزاری فقط از متغیرهای اتمی ۳۲ بیتی پشتیبانی می‌کنند، دسترسی به متغیرهای ۸ یا ۱۶ بیتی با دسترسی‌های ۳۲ بیتی شبیه‌سازی می‌شود. کدی که با این گزینه کامپایل شده باشد، در صورت اجرا روی یک سیستم SH4A با سایر سیستم‌های مدیریت وقفه/استثنای مدل‌های اتمی نرم‌افزاری نیز سازگار است. برای این مدل نیازی به پشتیبانی اضافی از سوی کد مدیریت وقفه/استثنای سیستم نیست..IP \fBgbr\-offset=\fR 4
.IX Item "gbr-offset="
این پارامتر، افست بر حسب بایت متغیر را در ساختار بلوک کنترل رشته (thread control block) مشخص می‌کند که باید توسط توالی‌های اتمیک تولیدشده هنگام انتخاب مدل \fBsoft\-tcb\fR استفاده شود. برای سایر مدل‌ها این پارامتر نادیده گرفته می‌شود. مقدار مشخص‌شده باید مضرب صحیحی از چهار و در بازه ۰\-۱۰۲۰ باشد.
.IP \fBstrict\fR 4
.IX Item "strict"
این پارامتر از استفاده ترکیبی چندین مدل اتمیک، حتی در صورت سازگار بودن آن‌ها، جلوگیری می‌کند و کامپایلر را وادار می‌سازد تا توالی‌های اتمیک را تنها بر اساس مدل مشخص‌شده تولید کند.
.RE
.RS 4
.RE
.IP \fB\-mtas\fR 4
.IX Item "-mtas"
تولید آپ‌کد \f(CW\*(C`tas.b\*(C'\fR برای \f(CW\*(C`_\|_atomic_test_and_set\*(C'\fR.
توجه داشته باشید که بسته به پیکربندی سخت‌افزاری و نرم‌افزاری خاص، این مورد به دلیل تخلیه خطوط حافظه پنهان عملوند که توسط دستور \f(CW\*(C`tas.b\*(C'\fR تحمیل می‌شود، می‌تواند کارایی کلی را کاهش دهد. در پردازنده‌های چند‌هسته‌ای SH4A، دستور \f(CW\*(C`tas.b\*(C'\fR باید با احتیاط استفاده شود زیرا می‌تواند در برخی پیکربندی‌های حافظه پنهان منجر به خرابی داده‌ها گردد.
.IP \fB\-mprefergot\fR 4
.IX Item "-mprefergot"
هنگام تولید کد مستقل از موقعیت (position\-independent code)، فراخوانی‌های تابع به جای Procedure Linkage Table با استفاده از Global Offset Table صادر شوند.
.IP \fB\-musermode\fR 4
.IX Item "-musermode"
.PD 0
.IP \fB\-mno\-usermode\fR 4
.IX Item "-mno-usermode"
.PD
اجازه ندادن (اجازه دادن) به کامپایلر برای تولید کد حالت ممتاز (privileged mode). مشخص کردن
\&\fB\-musermode\fR همچنین در صورتی که کد درون‌خطی در حالت کاربر کار نکند، \fB\-mno\-inline\-ic_invalidate\fR را اعمال می‌کند. \fB\-musermode\fR زمانی که هدف \f(CW\*(C`sh*\-*\-linux*\*(C'\fR باشد، حالت پیش‌فرض است. اگر هدف *SH1 یا *SH2 باشد،
\&\fB\-musermode\fR هیچ تأثیری ندارد، زیرا حالت کاربر در آن‌ها وجود ندارد.
.IP \fB\-multcost=\fR\fInumber\fR 4
.IX Item "-multcost=number"
تنظیم هزینه فرضی برای یک دستور ضرب.
.IP \fB\-mdiv=\fR\fIstrategy\fR 4
.IX Item "-mdiv=strategy"
تنظیم راهبرد تقسیم برای استفاده در عملیات‌های تقسیم اعداد صحیح.
\&\fIstrategy\fR می‌تواند یکی از موارد زیر باشد:
.RS 4
.IP \fBcall\-div1\fR 4
.IX Item "call-div1"
یک تابع کتابخانه‌ای را فراخوانی می‌کند که از دستور تقسیم تک‌مرحله‌ای
\&\f(CW\*(C`div1\*(C'\fR برای انجام عملیات استفاده می‌کند. تقسیم بر صفر نتیجه‌ای نامشخص محاسبه کرده و هیچ تله‌ای (trap) ایجاد نمی‌کند. این حالت پیش‌فرض است مگر برای SH4،
SH2A و SHcompact.
.IP \fBcall\-fp\fR 4
.IX Item "call-fp"
یک تابع کتابخانه‌ای را فراخوانی می‌کند که عملیات را در ممیز شناور با دقت مضاعف انجام می‌دهد. تقسیم بر صفر موجب استثنای ممیز شناور می‌شود. این حالت پیش‌فرض برای SHcompact دارای FPU است. مشخص کردن این مورد برای اهدافی که FPU با دقت مضاعف ندارند، به طور پیش‌فرض به \f(CW\*(C`call\-div1\*(C'\fR برمی‌گردد.
.IP \fBcall\-table\fR 4
.IX Item "call-table"
یک تابع کتابخانه‌ای را فراخوانی می‌کند که برای مقسوم‌علیه‌های کوچک از یک جدول جستجو (lookup table) و برای مقسوم‌علیه‌های بزرگ‌تر از دستور \f(CW\*(C`div1\*(C'\fR با تفکیک حالات استفاده می‌کند.
تقسیم بر صفر نتیجه‌ای نامشخص محاسبه کرده و هیچ تله‌ای ایجاد نمی‌کند.
این حالت پیش‌فرض برای SH4 است. تعیین این مورد برای اهدافی که فاقد دستورهای جابجایی پویا (dynamic shift) هستند، به طور پیش‌فرض به \f(CW\*(C`call\-div1\*(C'\fR بازمی‌گردد.
.RE
.RS 4
.Sp
هنگامی که راهبرد تقسیم مشخص نشده باشد، راهبرد پیش‌فرض بر اساس هدف فعلی انتخاب می‌شود. برای SH2A راهبرد پیش‌فرض استفاده از دستورهای \f(CW\*(C`divs\*(C'\fR و \f(CW\*(C`divu\*(C'\fR به جای فراخوانی‌های توابع کتابخانه‌ای است.
.RE
.IP \fB\-maccumulate\-outgoing\-args\fR 4
.IX Item "-maccumulate-outgoing-args"
.PD 0
.IP \fB\-mno\-accumulate\-outgoing\-args\fR 4
.IX Item "-mno-accumulate-outgoing-args"
.PD
فضا را به جای هر فراخوانی، یک‌بار برای آرگومان‌های خروجی در پیش‌درآمد تابع (function prologue) رزرو می‌کند. این کار به طور کلی برای کارایی و اندازه کد سودمند است، و همچنین برای بازپیچی پشته (unwinding) به جهت جلوگیری از تغییر فریم پشته در کدهای شرطی مورد نیاز است. \fB\-maccumulate\-outgoing\-args\fR به طور پیش‌فرض فعال است.
.IP \fB\-mdivsi3_libfunc=\fR\fIname\fR 4
.IX Item "-mdivsi3_libfunc=name"
تنظیم نام تابع کتابخانه‌ای مورد استفاده برای تقسیم علامت‌دار ۳۲ بیتی به
\&\fIname\fR.
این گزینه تنها بر نام استفاده‌شده در راهبردهای تقسیم \fBcall\fR اثر می‌گذارد، و کامپایلر همچنان انتظار همان مجموعه‌های ثبات‌های ورودی/خروجی/تغییریافته (clobbered) را دارد درست مانند اینکه این گزینه مشخص نشده باشد.
.IP \fB\-mfixed\-range=\fR\fIregister\-range\fR 4
.IX Item "-mfixed-range=register-range"
تولید کد با در نظر گرفتن بازه ثبات مشخص‌شده به عنوان ثبات‌های ثابت (fixed registers).
یک ثبات ثابت ثباتی است که تخصیص‌دهنده ثبات نمی‌تواند از آن استفاده کند. این گزینه هنگام کامپایل کد هسته کاربرد دارد. بازه ثبات به صورت دو ثبات که با یک خط تیره جدا شده‌اند مشخص می‌شود. می‌توان چندین بازه ثبات را با کاما جدا کرد.
.IP \fB\-mbranch\-cost=\fR\fInum\fR 4
.IX Item "-mbranch-cost=num"
هزینه برای یک دستور انشعاب را برابر با \fInum\fR در نظر می‌گیرد. مقادیر بالاتر باعث می‌شوند کامپایلر در صورت امکان کدهای بیشتری بدون انشعاب تولید کند.
در صورت عدم تعیین، این مقدار بسته به نوع پردازنده‌ای که برای آن کامپایل صورت می‌گیرد انتخاب می‌شود.
.IP \fB\-mzdcbranch\fR 4
.IX Item "-mzdcbranch"
.PD 0
.IP \fB\-mno\-zdcbranch\fR 4
.IX Item "-mno-zdcbranch"
.PD
فرض کردن (فرض نکردن) اینکه دستورهای انشعاب شرطی با جابجایی صفر
\&\f(CW\*(C`bt\*(C'\fR و \f(CW\*(C`bf\*(C'\fR سریع هستند. اگر \fB\-mzdcbranch\fR مشخص شود، کامپایلر توالی‌های کد انشعاب با جابجایی صفر را ترجیح می‌دهد. این گزینه به طور پیش‌فرض هنگام تولید کد برای SH4 و SH4A فعال است.
می‌توان آن را صراحتاً با تعیین \fB\-mno\-zdcbranch\fR غیرفعال کرد.
.IP \fB\-mcbranch\-force\-delay\-slot\fR 4
.IX Item "-mcbranch-force-delay-slot"
استفاده اجباری از شکاف‌های تاخیر (delay slots) برای انشعاب‌های شرطی، که در صورت پیدا نشدن دستور مناسب، شکاف تاخیر را با یک دستور \f(CW\*(C`nop\*(C'\fR پر می‌کند.
این گزینه به صورت پیش‌فرض غیرفعال است. می‌توان آن را برای دور زدن باگ‌های سخت‌افزاری یافت‌شده در پردازنده اصلی SH7055 فعال کرد.
.IP \fB\-mfsca\fR 4
.IX Item "-mfsca"
.PD 0
.IP \fB\-mno\-fsca\fR 4
.IX Item "-mno-fsca"
.PD
اجازه دادن یا ندادن به کامپایلر برای صدور دستور \f(CW\*(C`fsca\*(C'\fR جهت تقریب‌های سینوس و کسینوس. گزینه \fB\-mfsca\fR باید در ترکیب با \fB\-funsafe\-math\-optimizations\fR استفاده شود.
این گزینه به طور پیش‌فرض هنگام تولید کد برای SH4A فعال است.
استفاده از \fB\-mno\-fsca\fR تقریب‌های سینوس و کسینوس را حتی در صورت فعال بودن \fB\-funsafe\-math\-optimizations\fR غیرفعال می‌کند.
.IP \fB\-mfsrra\fR 4
.IX Item "-mfsrra"
.PD 0
.IP \fB\-mno\-fsrra\fR 4
.IX Item "-mno-fsrra"
.PD
اجازه دادن یا ندادن به کامپایلر برای صدور دستور \f(CW\*(C`fsrra\*(C'\fR جهت تقریب‌های جذر معکوس (reciprocal square root). گزینه \fB\-mfsrra\fR
باید در ترکیب با \fB\-funsafe\-math\-optimizations\fR و
\&\fB\-ffinite\-math\-only\fR استفاده شود.
این گزینه به طور پیش‌فرض هنگام تولید کد برای SH4A فعال است.
استفاده از \fB\-mno\-fsrra\fR تقریب‌های جذر معکوس را حتی در صورت فعال بودن \fB\-funsafe\-math\-optimizations\fR و \fB\-ffinite\-math\-only\fR غیرفعال می‌کند.
.IP \fB\-mpretend\-cmove\fR 4
.IX Item "-mpretend-cmove"
.PD 0
.IP \fB\-mno\-pretend\-cmove\fR 4
.IX Item "-mno-pretend-cmove"
.PD
ترجیح دادن یا ترجیح ندادن انشعاب‌های شرطی با جابجایی صفر برای الگوهای دستور انتقال شرطی (conditional move).
این کار می‌تواند به کدهای سریع‌تر در پردازنده SH4 منجر شود.
.IP \fB\-mfdpic\fR 4
.IX Item "-mfdpic"
.PD 0
.IP \fB\-mno\-fdpic\fR 4
.IX Item "-mno-fdpic"
.PD
تولید کد با استفاده از FDPIC ABI.
.IP \fB\-mlra\fR 4
.IX Item "-mlra"
.PD 0
.IP \fB\-mno\-lra\fR 4
.IX Item "-mno-lra"
.PD
استفاده از تخصیص‌دهنده ثبات جدید LRA. به طور پیش‌فرض، تخصیص‌دهنده قدیمی «reload» استفاده می‌شود.
.PP
\fIگزینه‌های Solaris 2 (Solaris 2 Options)\fR
.IX Subsection "Solaris 2 Options"
.PP
این گزینه‌ها در Solaris 2 پشتیبانی می‌شوند:
.IP \fB\-mclear\-hwcap\fR 4
.IX Item "-mclear-hwcap".PD 0
.IP \fB\-mno\-clear\-hwcap\fR 4
.IX Item "-mno-clear-hwcap"
.PD
گزینهٔ \&\fB\-mclear\-hwcap\fR به کامپایلر اعلام می‌کند قابلیت‌های سخت‌افزاری ایجادشده توسط اسمبلر Solaris را حذف کند. این کار تنها زمانی لازم است که فایل‌های شیء از افزونه‌های ISA استفاده می‌کنند که توسط ماشین فعلی پشتیبانی نمی‌شود، اما در زمان اجرا بررسی می‌کنند که آیا باید از آن‌ها استفاده شود یا خیر.
.IP \fB\-mimpure\-text\fR 4
.IX Item "-mimpure-text"
.PD 0
.IP \fB\-mno\-impure\-text\fR 4
.IX Item "-mno-impure-text"
.PD
گزینهٔ \&\fB\-mimpure\-text\fR، در صورت استفاده در کنار \fB\-shared\fR، به کامپایلر می‌گوید هنگام پیوند یک شیء اشتراکی، \fB\-z text\fR را به پیونددهنده ارسال نکند. با استفاده از این گزینه، می‌توانید کدهای وابسته به موقعیت را در یک شیء اشتراکی پیوند دهید.
.Sp
گزینهٔ \&\fB\-mimpure\-text\fR پیام خطای پیونددهنده مبنی بر «relocations remain against allocatable but non\-writable sections» را فرونشانی می‌کند. با این حال، بازنشانی‌های ضروری موجب فعال‌سازی copy\-on\-write می‌شوند و شیء اشتراکی در عمل بین فرایندها به اشتراک گذاشته نمی‌شود. به جای استفاده از \fB\-mimpure\-text\fR، باید تمام کد منبع را با \&\fB\-fpic\fR یا \fB\-fPIC\fR کامپایل کنید.
.IP \fB\-gsctf\fR 4
.IX Item "-gsctf"
تولید Solaris CTF. باید هم برای کامپایل و هم برای پیوند استفاده شود. برای اطلاعات بیشتر \fBctf\|(7)\fR را ببینید. این ویژگی تنها از Solaris 11.4 SRU 84 به بعد پشتیبانی می‌شود که پشتیبانی لازم به زنجیرهٔ ابزار اضافه شد.
.PP
\fIگزینه‌های SPARC\fR
.IX Subsection "SPARC Options"
.PP
این گزینه‌های \fB\-m\fR در SPARC پشتیبانی می‌شوند:
.IP \fB\-mno\-app\-regs\fR 4
.IX Item "-mno-app-regs"
.PD 0
.IP \fB\-mapp\-regs\fR 4
.IX Item "-mapp-regs"
.PD
برای تولید خروجی با استفاده از ثبات‌های سراسری ۲ تا ۴، که SPARC SVR4 ABI آن‌ها را برای برنامه‌ها رزرو کرده است، \fB\-mapp\-regs\fR را مشخص کنید. همانند ثبات سراسری ۱، هر یک از ثبات‌های سراسری ۲ تا ۴ به عنوان یک ثبات تخصیص‌پذیر در نظر گرفته می‌شوند که فراخوانی‌های تابع مقدار آن‌ها را رونویسی (clobber) می‌کنند. این رفتار پیش‌فرض است.
.Sp
برای سازگاری کامل با SVR4 ABI به قیمت مقداری افت کارایی، \fB\-mno\-app\-regs\fR را مشخص کنید. شما باید کتابخانه‌ها و نرم‌افزارهای سیستمی را با این گزینه کامپایل کنید.
.IP \fB\-mflat\fR 4
.IX Item "-mflat"
.PD 0
.IP \fB\-mno\-flat\fR 4
.IX Item "-mno-flat"
.PD
با \fB\-mflat\fR، کامپایلر دستورالعمل‌های save/restore را تولید نمی‌کند و از یک مدل پنجرهٔ ثبات «مسطح» یا منفرد استفاده می‌کند. این مدل با مدل معمول پنجرهٔ ثبات سازگار است. ثبات‌های محلی و ثبات‌های ورودی (۰\-\-۵) همچنان به عنوان ثبات‌های «call\-saved» در نظر گرفته می‌شوند و در صورت نیاز روی پشته ذخیره می‌شوند.
.Sp
با \fB\-mno\-flat\fR (پیش‌فرض)، کامپایلر دستورالعمل‌های save/restore را تولید می‌کند (به جز در توابع برگ). این حالت کاری معمول است.
.IP \fB\-mfpu\fR 4
.IX Item "-mfpu"
.PD 0
.IP \fB\-mhard\-float\fR 4
.IX Item "-mhard-float"
.PD
تولید خروجی حاوی دستورالعمل‌های ممیز شناور. این حالت پیش‌فرض است.
.IP \fB\-mno\-fpu\fR 4
.IX Item "-mno-fpu"
.PD 0
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
.PD
تولید خروجی حاوی فراخوانی‌های کتابخانه‌ای برای ممیز شناور.
\&\fBهشدار:\fR کتابخانه‌های لازم برای تمام اهداف SPARC در دسترس نیستند. معمولاً از امکانات کامپایلر C معمول ماشین استفاده می‌شود، اما این کار را نمی‌توان مستقیماً در کامپایل متقاطع انجام داد. باید خودتان تمهیدات لازم را برای فراهم کردن توابع کتابخانه‌ای مناسب جهت کامپایل متقاطع در نظر بگیرید. اهداف تعبیه‌شدهٔ \fBsparc\-*\-aout\fR و \&\fBsparclite\-*\-*\fR پشتیبانی نرم‌افزاری از ممیز شناور را ارائه می‌دهند.
.Sp
گزینهٔ \&\fB\-msoft\-float\fR قرارداد فراخوانی را در فایل خروجی تغییر می‌دهد؛ بنابراین تنها زمانی مفید است که \fIتمام\fR یک برنامه را با این گزینه کامپایل کنید. به‌ویژه، برای اینکه این مورد کار کند، باید \fIlibgcc.a\fR (کتابخانه‌ای که همراه GCC ارائه می‌شود) را با \fB\-msoft\-float\fR کامپایل کنید.
.IP \fB\-mhard\-quad\-float\fR 4
.IX Item "-mhard-quad-float"
تولید خروجی حاوی دستورالعمل‌های ممیز شناور چهارکلمه‌ای (long double).
.IP \fB\-msoft\-quad\-float\fR 4
.IX Item "-msoft-quad-float"
تولید خروجی حاوی فراخوانی‌های کتابخانه‌ای برای دستورالعمل‌های ممیز شناور چهارکلمه‌ای (long double). توابع فراخوانی‌شده همان موارد مشخص‌شده در SPARC ABI هستند. این حالت پیش‌فرض است.
.Sp
در زمان نگارش این متن، هیچ پیاده‌سازی از SPARC وجود ندارد که پشتیبانی سخت‌افزاری از دستورالعمل‌های ممیز شناور چهارکلمه‌ای داشته باشد. همگی آن‌ها برای یکی از این دستورالعمل‌ها یک گردانندهٔ تله (trap handler) فراخوانی می‌کنند، و سپس گردانندهٔ تله اثر دستورالعمل را شبیه‌سازی می‌کند. به دلیل بار کاری اضافی گردانندهٔ تله، این روش بسیار کندتر از فراخوانی توابع کتابخانهٔ ABI است. بنابراین گزینهٔ \&\fB\-msoft\-quad\-float\fR پیش‌فرض است.
.IP \fB\-mno\-unaligned\-doubles\fR 4
.IX Item "-mno-unaligned-doubles"
.PD 0
.IP \fB\-munaligned\-doubles\fR 4
.IX Item "-munaligned-doubles"
.PD
فرض می‌کند که doubleها دارای تراز ۸ بایتی هستند. این حالت پیش‌فرض است.
.Sp
با \fB\-munaligned\-doubles\fR، کامپایلر GCC تنها زمانی فرض می‌کند که doubleها دارای تراز ۸ بایتی هستند که در یک نوع دادهٔ دیگر قرار داشته باشند، یا دارای آدرس مطلق باشند. در غیر این صورت، فرض می‌کند که آن‌ها تراز ۴ بایتی دارند. تعیین این گزینه از برخی مشکلات نادر سازگاری با کدهای تولیدشده توسط کامپایلرهای دیگر جلوگیری می‌کند. این حالت پیش‌فرض نیست زیرا منجر به افت کارایی، به‌ویژه برای کدهای ممیز شناور می‌شود.
.IP \fB\-muser\-mode\fR 4
.IX Item "-muser-mode"
.PD 0
.IP \fB\-mno\-user\-mode\fR 4
.IX Item "-mno-user-mode"
.PD
کدی را که تنها در حالت ناظر (supervisor mode) قابل اجرا باشد تولید نمی‌کند. این موضوع فقط برای دستورالعمل \f(CW\*(C`casa\*(C'\fR تولیدشده برای پردازندهٔ LEON3 صدق می‌کند. این حالت پیش‌فرض است.
.IP \fB\-mfaster\-structs\fR 4
.IX Item "-mfaster-structs"
.PD 0
.IP \fB\-mno\-faster\-structs\fR 4
.IX Item "-mno-faster-structs"
.PD
با \fB\-mfaster\-structs\fR، کامپایلر فرض می‌کند که ساختارها باید دارای تراز ۸ بایتی باشند. این کار استفاده از جفت‌های دستورالعمل \&\f(CW\*(C`ldd\*(C'\fR و \f(CW\*(C`std\*(C'\fR را برای کپی در انتساب ساختار، به جای دو برابر جفت‌های \f(CW\*(C`ld\*(C'\fR و \f(CW\*(C`st\*(C'\fR امکان‌پذیر می‌سازد. با این حال، استفاده از این تراز تغییریافته مستقیماً SPARC ABI را نقض می‌کند. بنابراین، تنها برای استفاده در اهدافی در نظر گرفته شده است که توسعه‌دهنده می‌پذیرد کد حاصل مستقیماً با قوانین ABI مطابقت ندارد.
.IP \fB\-mstd\-struct\-return\fR 4
.IX Item "-mstd-struct-return"
.PD 0
.IP \fB\-mno\-std\-struct\-return\fR 4
.IX Item "-mno-std-struct-return"
.PD
با \fB\-mstd\-struct\-return\fR، کامپایلر مطابق با ABI ۳۲ بیتی، در توابعی که ساختارها یا unionها را بازمی‌گردانند کد بررسی تولید می‌کند تا عدم تطابق اندازه بین دو طرف فراخوانی‌های تابع را شناسایی کند.
.Sp
پیش‌فرض \fB\-mno\-std\-struct\-return\fR است. این گزینه در حالت ۶۴ بیتی هیچ تأثیری ندارد.
.IP \fB\-mcpu=\fR\fIcpu_type\fR 4
.IX Item "-mcpu=cpu_type"
تنظیم مجموعه دستورالعمل، مجموعه ثبات و پارامترهای زمان‌بندی دستورالعمل برای نوع ماشین \fIcpu_type\fR. مقادیر پشتیبانی‌شده برای \fIcpu_type\fR عبارتند از
\&\fBv7\fR، \fBcypress\fR، \fBv8\fR، \fBsupersparc\fR، \fBhypersparc\fR،
\&\fBleon\fR، \fBleon3\fR، \fBleon3v7\fR، \fBleon5\fR، \fBsparclite\fR،
\&\fBf930\fR، \fBf934\fR، \fBsparclite86x\fR، \fBsparclet\fR، \fBtsc701\fR،
\&\fBv9\fR، \fBultrasparc\fR، \fBultrasparc3\fR، \fBniagara\fR،
\&\fBniagara2\fR، \fBniagara3\fR، \fBniagara4\fR، \fBniagara7\fR و
\&\fBm8\fR.
.Sp
زنجیره‌های ابزار بومی Solaris و GNU/Linux همچنین از مقدار \fBnative\fR پشتیبانی می‌کنند که بهترین گزینهٔ معماری را برای پردازندهٔ میزبان انتخاب می‌کند. اگر GCC پردازنده را شناسایی نکند، \&\fB\-mcpu=native\fR هیچ اثری ندارد.
.Sp
پارامترهای پیش‌فرض زمان‌بندی دستورالعمل برای مقادیری استفاده می‌شوند که یک معماری و نه یک پیاده‌سازی را انتخاب می‌کنند. این موارد عبارتند از \fBv7\fR، \fBv8\fR،
\&\fBsparclite\fR، \fBsparclet\fR، \fBv9\fR.
.Sp
در اینجا فهرستی از هر معماری پشتیبانی‌شده و پیاده‌سازی‌های پشتیبانی‌شدهٔ آن‌ها آمده است.
.RS 4
.IP v7 4
.IX Item "v7"
cypress, leon3v7.IP v8 4
.IX Item "v8"
supersparc, hypersparc, leon, leon3, leon5
.IP sparclite 4
.IX Item "sparclite"
f930, f934, sparclite86x
.IP sparclet 4
.IX Item "sparclet"
tsc701
.IP v9 4
.IX Item "v9"
ultrasparc, ultrasparc3, niagara, niagara2, niagara3, niagara4,
niagara7, m8
.RE
.RS 4
.Sp
به‌طور پیش‌فرض (مگر این‌که به‌گونه دیگری پیکربندی شده باشد)، GCC کدی برای گونهٔ V7
معماری SPARC تولید می‌کند. با \fB\-mcpu=cypress\fR، کامپایلر علاوه بر این کد را برای
تراشهٔ Cypress CY7C602 که در سری SPARCStation/SPARCServer 3xx به‌کار رفته بهینه‌سازی
می‌کند. این گزینه همچنین برای سیستم‌های قدیمی‌تر SPARCStation 1، 2، IPX و غیره مناسب است.
.Sp
با \fB\-mcpu=v8\fR، کامپایلر GCC کدی برای گونهٔ V8 معماری SPARC تولید می‌کند.
تنها تفاوت نسبت به کد V7 این است که کامپایلر دستورالعمل‌های ضرب عدد صحیح و تقسیم عدد
صحیح را که در SPARC\-V8 موجود بوده اما در SPARC\-V7 وجود ندارند صادر می‌کند. با
\fB\-mcpu=supersparc\fR، کامپایلر علاوه بر این کد را برای تراشهٔ SuperSPARC که در
سری‌های SPARCStation 10، 1000 و 2000 استفاده شده بهینه‌سازی می‌کند.
.Sp
با \fB\-mcpu=sparclite\fR، کامپایلر GCC کدی برای گونهٔ SPARClite معماری SPARC
تولید می‌کند. این گزینه دستورالعمل‌های ضرب عدد صحیح، گام تقسیم عدد صحیح و پویش
(\f(CW\*(C`ffs\*(C'\fR) را که در SPARClite موجود بوده اما در SPARC\-V7 وجود ندارند اضافه
می‌کند. با \fB\-mcpu=f930\fR، کامپایلر علاوه بر این کد را برای تراشهٔ Fujitsu MB86930
بهینه‌سازی می‌کند که همان SPARClite اولیه و فاقد FPU است. با \&\fB\-mcpu=f934\fR، کامپایلر
علاوه بر این کد را برای تراشهٔ Fujitsu MB86934 بهینه‌سازی می‌کند که نسخهٔ جدیدتر SPARClite
دارای FPU است.
.Sp
با \fB\-mcpu=sparclet\fR، کامپایلر GCC کدی برای گونهٔ SPARClet معماری SPARC
تولید می‌کند. این گزینه دستورالعمل‌های ضرب عدد صحیح، ضرب/انباشت، گام تقسیم عدد صحیح و
پویش (\f(CW\*(C`ffs\*(C'\fR) را که در SPARClet موجود بوده اما در SPARC\-V7 وجود ندارند اضافه
می‌کند. با \fB\-mcpu=tsc701\fR، کامپایلر علاوه بر این کد را برای تراشهٔ TEMIC SPARClet
بهینه‌سازی می‌کند.
.Sp
با \fB\-mcpu=v9\fR، کامپایلر GCC کدی برای گونهٔ V9 معماری SPARC تولید می‌کند.
این گزینه دستورالعمل‌های انتقال ۶۴ بیتی عدد صحیح و ممیز شناور، ۳ ثبات کد وضعیت ممیز شناور
اضافی و دستورالعمل‌های انتقال شرطی را اضافه می‌کند. با \fB\-mcpu=ultrasparc\fR، کامپایلر
علاوه بر این کد را برای تراشه‌های Sun UltraSPARC I/II/IIi بهینه‌سازی می‌کند. با
\&\fB\-mcpu=ultrasparc3\fR، کامپایلر علاوه بر این آن را برای تراشه‌های
Sun UltraSPARC III/III+/IIIi/IIIi+/IV/IV+ بهینه‌سازی می‌کند. با
\&\fB\-mcpu=niagara\fR، کامپایلر علاوه بر این آن را برای تراشه‌های Sun UltraSPARC T1
بهینه‌سازی می‌کند. با \fB\-mcpu=niagara2\fR، کامپایلر علاوه بر این آن را برای تراشه‌های
Sun UltraSPARC T2 بهینه‌سازی می‌کند. با \&\fB\-mcpu=niagara3\fR، کامپایلر علاوه بر این آن را
برای تراشه‌های Sun UltraSPARC T3 بهینه‌سازی می‌کند. با \fB\-mcpu=niagara4\fR، کامپایلر
علاوه بر این آن را برای تراشه‌های Sun UltraSPARC T4 بهینه‌سازی می‌کند. با
\&\fB\-mcpu=niagara7\fR، کامپایلر علاوه بر این آن را برای تراشه‌های Oracle SPARC M7
بهینه‌سازی می‌کند. با \fB\-mcpu=m8\fR، کامپایلر علاوه بر این آن را برای تراشه‌های
Oracle M8 بهینه‌سازی می‌کند.
.RE
.IP \fB\-mtune=\fR\fIcpu_type\fR 4
.IX Item "-mtune=cpu_type"
پارامترهای زمان‌بندی دستورالعمل‌ها را برای نوع ماشین \&\fIcpu_type\fR تنظیم می‌کند،
اما مجموعه دستورالعمل‌ها یا مجموعه ثبات‌هایی را که گزینهٔ \fB\-mcpu=\fR\fIcpu_type\fR
تنظیم می‌کند، تعیین نمی‌کند.
.Sp
می‌توان از همان مقادیر \fB\-mcpu=\fR\fIcpu_type\fR برای \&\fB\-mtune=\fR\fIcpu_type\fR
نیز استفاده کرد، اما تنها مقادیر مفید مواردی هستند که یک پیاده‌سازی خاص از CPU را انتخاب
می‌کنند. این موارد عبارتند از:
\&\fBcypress\fR، \fBsupersparc\fR، \fBhypersparc\fR، \fBleon\fR،
\&\fBleon3\fR، \fBleon3v7\fR، \fBleon5\fR، \fBf930\fR، \fBf934\fR،
\&\fBsparclite86x\fR، \fBtsc701\fR، \fBultrasparc\fR،
\&\fBultrasparc3\fR، \fBniagara\fR، \fBniagara2\fR، \fBniagara3\fR،
\&\fBniagara4\fR، \fBniagara7\fR و \fBm8\fR. با زنجیره‌های ابزار بومی Solaris
و GNU/Linux، مقدار \fBnative\fR نیز قابل استفاده است.
.IP \fB\-mv8plus\fR 4
.IX Item "-mv8plus"
.PD 0
.IP \fB\-mno\-v8plus\fR 4
.IX Item "-mno-v8plus"
.PD
با \fB\-mv8plus\fR، کامپایلر GCC کدی برای SPARC\-V8+ ABI تولید می‌کند. تفاوت
آن با V8 ABI این است که ثبات‌های سراسری و خروجی با پهنای ۶۴ بیتی در نظر گرفته می‌شوند.
این گزینه به‌طور پیش‌فرض در Solaris در حالت ۳۲ بیتی برای تمام پردازنده‌های SPARC\-V9
فعال است.
.IP \fB\-mvis\fR 4
.IX Item "-mvis"
.PD 0
.IP \fB\-mno\-vis\fR 4
.IX Item "-mno-vis"
.PD
با \fB\-mvis\fR، کامپایلر GCC کدی تولید می‌کند که از افزونه‌های مجموعه دستورالعمل تصویری
(VIS) در UltraSPARC بهره می‌برد. مقدار پیش‌فرض \fB\-mno\-vis\fR است.
.IP \fB\-mvis2\fR 4
.IX Item "-mvis2"
.PD 0
.IP \fB\-mno\-vis2\fR 4
.IX Item "-mno-vis2"
.PD
با \fB\-mvis2\fR، کامپایلر GCC کدی تولید می‌کند که از نگارش ۲٫۰ افزونه‌های مجموعه دستورالعمل
تصویری UltraSPARC بهره می‌برد. هنگام هدف قرار دادن پردازنده‌ای که از این دستورالعمل‌ها پشتیبانی
می‌کند (مانند UltraSPARC\-III و بعد از آن)، پیش‌فرض \fB\-mvis2\fR است. تنظیم \fB\-mvis2\fR
همچنین \fB\-mvis\fR را نیز فعال می‌کند.
.IP \fB\-mvis3\fR 4
.IX Item "-mvis3"
.PD 0
.IP \fB\-mno\-vis3\fR 4
.IX Item "-mno-vis3"
.PD
با \fB\-mvis3\fR، کامپایلر GCC کدی تولید می‌کند که از نگارش ۳٫۰ افزونه‌های مجموعه دستورالعمل
تصویری UltraSPARC بهره می‌برد. هنگام هدف قرار دادن پردازنده‌ای که از این دستورالعمل‌ها پشتیبانی
می‌کند (مانند niagara\-3 و بعد از آن)، پیش‌فرض \fB\-mvis3\fR است. تنظیم \fB\-mvis3\fR
همچنین \fB\-mvis2\fR و \fB\-mvis\fR را نیز فعال می‌کند.
.IP \fB\-mvis3b\fR 4
.IX Item "-mvis3b"
.PD 0
.IP \fB\-mno\-vis3b\fR 4
.IX Item "-mno-vis3b"
.PD
با \fB\-mvis3b\fR، کامپایلر GCC کدی تولید می‌کند که از نگارش ۳٫۰ افزونه‌های مجموعه دستورالعمل
تصویری UltraSPARC به همراه دستورالعمل‌های تکمیلی VIS معرفی‌شده در Oracle SPARC Architecture 2011
بهره می‌برد. هنگام هدف قرار دادن پردازنده‌ای که از این دستورالعمل‌ها پشتیبانی می‌کند (مانند niagara\-7
و بعد از آن)، پیش‌فرض \fB\-mvis3b\fR است. تنظیم \fB\-mvis3b\fR همچنین گزینه‌های \fB\-mvis3\fR،
\fB\-mvis2\fR و \fB\-mvis\fR را نیز فعال می‌کند.
.IP \fB\-mvis4\fR 4
.IX Item "-mvis4"
.PD 0
.IP \fB\-mno\-vis4\fR 4
.IX Item "-mno-vis4"
.PD
با \fB\-mvis4\fR، کامپایلر GCC کدی تولید می‌کند که از نگارش ۴٫۰ افزونه‌های مجموعه دستورالعمل
تصویری UltraSPARC بهره می‌برد. هنگام هدف قرار دادن پردازنده‌ای که از این دستورالعمل‌ها پشتیبانی
می‌کند (مانند niagara\-7 و بعد از آن)، پیش‌فرض \fB\-mvis4\fR است. تنظیم \fB\-mvis4\fR
همچنین گزینه‌های \fB\-mvis3b\fR، \fB\-mvis3\fR، \fB\-mvis2\fR و \&\fB\-mvis\fR را نیز فعال می‌کند.
.IP \fB\-mvis4b\fR 4
.IX Item "-mvis4b"
.PD 0
.IP \fB\-mno\-vis4b\fR 4
.IX Item "-mno-vis4b"
.PD
با \fB\-mvis4b\fR، کامپایلر GCC کدی تولید می‌کند که از نگارش ۴٫۰ افزونه‌های مجموعه دستورالعمل
تصویری UltraSPARC به همراه دستورالعمل‌های تکمیلی VIS معرفی‌شده در Oracle SPARC Architecture 2017
بهره می‌برد. هنگام هدف قرار دادن پردازنده‌ای که از این دستورالعمل‌ها پشتیبانی می‌کند (مانند m8 و بعد از آن)،
پیش‌فرض \fB\-mvis4b\fR است. تنظیم \&\fB\-mvis4b\fR همچنین گزینه‌های \fB\-mvis4\fR،
\fB\-mvis3b\fR، \&\fB\-mvis3\fR، \fB\-mvis2\fR و \fB\-mvis\fR را نیز فعال می‌کند.
.IP \fB\-mcbcond\fR 4
.IX Item "-mcbcond"
.PD 0
.IP \fB\-mno\-cbcond\fR 4
.IX Item "-mno-cbcond"
.PD
با \fB\-mcbcond\fR، کامپایلر GCC کدی تولید می‌کند که از دستورالعمل‌های Compare\-and\-Branch\-on\-Condition
(مقایسه و انشعاب بر اساس شرط) در UltraSPARC بهره می‌برد. هنگام هدف قرار دادن پردازنده‌ای که از
این دستورالعمل‌ها پشتیبانی می‌کند (مانند Niagara\-4 و بعد از آن)، پیش‌فرض \fB\-mcbcond\fR است.
.IP \fB\-mfmaf\fR 4
.IX Item "-mfmaf"
.PD 0
.IP \fB\-mno\-fmaf\fR 4
.IX Item "-mno-fmaf"
.PD
با \fB\-mfmaf\fR، کامپایلر GCC کدی تولید می‌کند که از دستورالعمل‌های ممیز شناور ضرب\-جمع
ادغام‌شده (Fused Multiply\-Add) در UltraSPARC بهره می‌برد. هنگام هدف قرار دادن پردازنده‌ای که از
این دستورالعمل‌ها پشتیبانی می‌کند (مانند Niagara\-3 و بعد از آن)، پیش‌فرض \fB\-mfmaf\fR است.
.IP \fB\-mfsmuld\fR 4
.IX Item "-mfsmuld"
.PD 0
.IP \fB\-mno\-fsmuld\fR 4
.IX Item "-mno-fsmuld"
.PD
با \fB\-mfsmuld\fR، کامپایلر GCC کدی تولید می‌کند که از دستورالعمل ضرب ممیز شناور دقت یگانه
به دوگانه (FsMULd) بهره می‌برد. هنگام هدف قرار دادن پردازنده‌ای که از نگارش‌های معماری V8 یا V9
به همراه FPU پشتیبانی می‌کند (به‌جز \fB\-mcpu=leon\fR)، پیش‌فرض \&\fB\-mfsmuld\fR است..IP \fB\-mpopc\fR 4
.IX Item "-mpopc"
.PD 0
.IP \fB\-mno\-popc\fR 4
.IX Item "-mno-popc"
.PD
با فعال بودن \fB\-mpopc\fR، کامپایلر GCC کدی تولید می‌کند که از دستور Population Count پردازنده UltraSPARC بهره می‌برد. هنگام هدف‌گیری پردازنده‌ای که از چنین دستورالعملی پشتیبانی می‌کند، مانند Niagara\-2 و نسخه‌های پس از آن، حالت پیش‌فرض \fB\-mpopc\fR است.
.IP \fB\-msubxc\fR 4
.IX Item "-msubxc"
.PD 0
.IP \fB\-mno\-subxc\fR 4
.IX Item "-mno-subxc"
.PD
با فعال بودن \fB\-msubxc\fR، کامپایلر GCC کدی تولید می‌کند که از دستور Subtract\-Extended\-with\-Carry پردازنده UltraSPARC بهره می‌برد. هنگام هدف‌گیری پردازنده‌ای که از چنین دستورالعملی پشتیبانی می‌کند، مانند Niagara\-7 و جدیدتر، حالت پیش‌فرض \fB\-msubxc\fR است.
.IP \fB\-mfix\-at697f\fR 4
.IX Item "-mfix-at697f"
راهکار مستندشده برای رفع نقص سخت‌افزاری (erratum) یگانه پردازنده Atmel AT697F را فعال می‌کند (که متناظر با نقص شماره ۱۳ پردازنده AT697E است).
.IP \fB\-mfix\-ut699\fR 4
.IX Item "-mfix-ut699"
راهکارهای مستندشده برای نقص‌های محاسبات ممیز شناور و ابطال حافظه نهان داده (data cache nullify) در پردازنده UT699 را فعال می‌کند.
.IP \fB\-mfix\-ut700\fR 4
.IX Item "-mfix-ut700"
راهکار مستندشده برای نقص ذخیره‌سازی‌های متوالی (back\-to\-back store) در پردازنده UT699E/UT700 را فعال می‌کند.
.IP \fB\-mfix\-gr712rc\fR 4
.IX Item "-mfix-gr712rc"
راهکار مستندشده برای نقص ذخیره‌سازی‌های متوالی (back\-to\-back store) در پردازنده GR712RC را فعال می‌کند.
.PP
این گزینه‌های \fB\-m\fR علاوه بر موارد فوق، بر روی پردازنده‌های SPARC\-V9 در محیط‌های ۶۴ بیتی پشتیبانی می‌شوند:
.IP \fB\-m32\fR 4
.IX Item "-m32"
.PD 0
.IP \fB\-m64\fR 4
.IX Item "-m64"
.PD
تولید کد برای یک محیط ۳۲ بیتی یا ۶۴ بیتی.
محیط ۳۲ بیتی مقادیر int، long و اشاره‌گرها (pointer) را روی ۳۲ بیت تنظیم می‌کند.
محیط ۶۴ بیتی مقدار int را روی ۳۲ بیت و مقادیر long و اشاره‌گر را روی ۶۴ بیت تنظیم می‌کند.
.IP \fB\-mptr32\fR 4
.IX Item "-mptr32"
.PD 0
.IP \fB\-mptr64\fR 4
.IX Item "-mptr64"
.PD
به ترتیب استفاده از اشاره‌گرهای ۳۲ یا ۶۴ بیتی. بر خلاف گزینه‌های \fB\-m32\fR و
\&\fB\-m64\fR، این گزینه تنها روی اندازه اشاره‌گر تأثیر می‌گذارد و تغییری در ABI ایجاد نمی‌کند.
.IP \fB\-mcmodel=\fR\fIwhich\fR 4
.IX Item "-mcmodel=which"
مدل کد (code model) را روی یکی از موارد زیر تنظیم می‌کند:
.RS 4
.IP \fBmedlow\fR 4
.IX Item "medlow"
مدل کد متوسط/پایین (Medium/Low): آدرس‌های ۶۴ بیتی؛ برنامه‌ها باید در ۳۲ بیت پایین حافظه پیوند داده شوند. برنامه‌ها می‌توانند به صورت ایستا یا پویا پیوند (link) شوند.
.IP \fBmedmid\fR 4
.IX Item "medmid"
مدل کد متوسط/میانه (Medium/Middle): آدرس‌های ۶۴ بیتی؛ برنامه‌ها باید در ۴۴ بیت پایین حافظه پیوند داده شوند، اندازه بخش‌های text و data باید کمتر از ۲ گیگابایت باشد و بخش data باید در فاصله حداکثر ۲ گیگابایتی از بخش text قرار گیرد.
.IP \fBmedany\fR 4
.IX Item "medany"
مدل کد متوسط/هرکجا (Medium/Anywhere): آدرس‌های ۶۴ بیتی؛ برنامه‌ها ممکن است در هر کجای حافظه پیوند داده شوند، اندازه بخش‌های text و data باید کمتر از ۲ گیگابایت باشد و بخش data باید در فاصله حداکثر ۲ گیگابایتی از بخش text قرار گیرد.
.IP \fBembmedany\fR 4
.IX Item "embmedany"
مدل کد متوسط/هرکجا برای سامانه‌های توکار (embedded): آدرس‌های ۶۴ بیتی؛ اندازه بخش‌های text و data باید کمتر از ۲ گیگابایت باشد، و هر دو می‌توانند از هر کجای حافظه آغاز شوند (در زمان پیوند تعیین می‌شود). ثبات سراسری \f(CW%g4\fR به مبنای بخش data اشاره می‌کند. برنامه‌ها به صورت ایستا پیوند داده می‌شوند و قابلیت PIC پشتیبانی نمی‌شود.
.RE
.RS 4
.RE
.IP \fB\-mmemory\-model=\fR\fImem\-model\fR 4
.IX Item "-mmemory-model=mem-model"
تنظیم مدل حافظه فعال روی پردازنده روی یکی از مقادیر زیر:
.RS 4
.IP \fBdefault\fR 4
.IX Item "default"
مدل حافظه پیش‌فرض برای پردازنده و سیستم‌عامل.
.IP \fBrmo\fR 4
.IX Item "rmo"
ترتیب حافظه آسان‌گیرانه (Relaxed Memory Order)
.IP \fBpso\fR 4
.IX Item "pso"
ترتیب ذخیره‌سازی جزئی (Partial Store Order)
.IP \fBtso\fR 4
.IX Item "tso"
ترتیب ذخیره‌سازی کامل (Total Store Order)
.IP \fBsc\fR 4
.IX Item "sc"
سازگاری ترتیبی (Sequential Consistency)
.RE
.RS 4
.Sp
این مدل‌های حافظه به‌طور رسمی در پیوست D راهنمای معماری SPARC\-V9 و مطابق با مقدار تعیین‌شده در فیلد \f(CW\*(C`PSTATE.MM\*(C'\fR پردازنده تعریف شده‌اند.
.RE
.IP \fB\-mstack\-bias\fR 4
.IX Item "-mstack-bias"
.PD 0
.IP \fB\-mno\-stack\-bias\fR 4
.IX Item "-mno-stack-bias"
.PD
با فعال بودن \fB\-mstack\-bias\fR، کامپایلر GCC فرض می‌کند که اشاره‌گر پشته، و اشاره‌گر فریم (در صورت وجود)، دارای آفست \-2047 هستند که هنگام ارجاع به فریم پشته باید دوباره افزوده شود. این حالت پیش‌فرض در حالت ۶۴ بیتی است. در غیر این صورت، عدم وجود چنین آفستی فرض می‌شود.
.PP
\fIگزینه‌های System V\fR
.IX Subsection "Options for System V"
.PP
این گزینه‌های اضافی در System V Release 4 به منظور سازگاری با سایر کامپایلرها در آن سیستم‌ها در دسترس هستند:
.IP \fB\-G\fR 4
.IX Item "-G"
ایجاد یک شیء اشتراکی (shared object).
توصیه می‌شود به‌جای این گزینه از \fB\-symbolic\fR یا \fB\-shared\fR استفاده شود.
.IP \fB\-YP,\fR\fIdirs\fR 4
.IX Item "-YP,dirs"
جستجوی دایرکتوری‌های \fIdirs\fR، و نه هیچ مسیر دیگری، برای یافتن کتابخانه‌های مشخص‌شده با \fB\-l\fR.
.IP \fB\-Ym,\fR\fIdir\fR 4
.IX Item "-Ym,dir"
جستجو در دایرکتوری \fIdir\fR برای یافتن پیش‌پردازنده M4.
اسمبلر از این گزینه استفاده می‌کند.
.PP
\fIگزینه‌های V850\fR
.IX Subsection "V850 Options"
.PP
این گزینه‌های \fB\-m\fR برای پیاده‌سازی‌های معماری V850 تعریف شده‌اند:
.IP \fB\-mlong\-calls\fR 4
.IX Item "-mlong-calls"
.PD 0
.IP \fB\-mno\-long\-calls\fR 4
.IX Item "-mno-long-calls"
.PD
تمامی فراخوانی‌ها را به عنوان فراخوانی دوردست (نزدیک) تلقی می‌کند. اگر فراخوانی‌ها دوردست فرض شوند، کامپایلر همواره آدرس تابع را درون یک ثبات بارگذاری کرده و عمل فراخوانی را به صورت غیرمستقیم از طریق اشاره‌گر انجام می‌دهد.
.IP \fB\-mno\-ep\fR 4
.IX Item "-mno-ep"
.PD 0
.IP \fB\-mep\fR 4
.IX Item "-mep"
.PD
بهینه‌سازی نکردن (بهینه‌سازی کردن) بلوک‌های پایه‌ای که ۴ بار یا بیشتر از یک اشاره‌گر شاخص یکسان برای کپی اشاره‌گر به ثبات \f(CW\*(C`ep\*(C'\fR و استفاده از دستورالعمل‌های کوتاه‌تر \f(CW\*(C`sld\*(C'\fR و \f(CW\*(C`sst\*(C'\fR بهره می‌برند. در صورت بهینه‌سازی، گزینه \fB\-mep\fR به‌طور پیش‌فرض فعال است.
.IP \fB\-mno\-prolog\-function\fR 4
.IX Item "-mno-prolog-function"
.PD 0
.IP \fB\-mprolog\-function\fR 4
.IX Item "-mprolog-function"
.PD
عدم استفاده (استفاده) از توابع خارجی جهت ذخیره و بازیابی ثبات‌ها در مقدمه (prologue) و مؤخره (epilogue) یک تابع. توابع خارجی کندتر هستند، اما اگر بیش از یک تابع تعداد ثبات‌های یکسانی را ذخیره کنند، فضای کمتری از کد اشغال می‌کنند. در صورت بهینه‌سازی، گزینه \fB\-mprolog\-function\fR به‌طور پیش‌فرض فعال است.
.IP \fB\-mspace\fR 4
.IX Item "-mspace"
تلاش برای به حداقل رساندن اندازه کد تا حد ممکن. در حال حاضر، این گزینه صرفاً گزینه‌های \fB\-mep\fR و \fB\-mprolog\-function\fR را فعال می‌کند..IP \fB\-mtda=\fR\fIn\fR 4
.IX Item "-mtda=n"
متغیرهای ایستا یا سراسری را که اندازهٔ آن‌ها \fIn\fR بایت یا کمتر است در
ناحیه داده‌های بسیار کوچک (tiny data area) که ثبات \f(CW\*(C`ep\*(C'\fR به آن اشاره می‌کند،
قرار می‌دهد. ناحیه داده‌های بسیار کوچک در مجموع می‌تواند تا ۲۵۶ بایت (۱۲۸ بایت برای ارجاعات بایتی)
را در خود جای دهد.
.IP \fB\-msda=\fR\fIn\fR 4
.IX Item "-msda=n"
متغیرهای ایستا یا سراسری را که اندازهٔ آن‌ها \fIn\fR بایت یا کمتر است در
ناحیه داده‌های کوچک (small data area) که ثبات \f(CW\*(C`gp\*(C'\fR به آن اشاره می‌کند،
قرار می‌دهد. ناحیه داده‌های کوچک می‌تواند تا ۶۴ کیلوبایت را نگهداری کند.
.IP \fB\-mzda=\fR\fIn\fR 4
.IX Item "-mzda=n"
متغیرهای ایستا یا سراسری را که اندازهٔ آن‌ها \fIn\fR بایت یا کمتر است در
نخستین ۳۲ کیلوبایت از حافظه قرار می‌دهد.
.IP \fB\-mv850\fR 4
.IX Item "-mv850"
مشخص می‌کند که پردازندهٔ مقصد V850 است.
.IP \fB\-mv850e3v5\fR 4
.IX Item "-mv850e3v5"
مشخص می‌کند که پردازندهٔ مقصد V850E3V5 است. در صورت استفاده از این گزینه،
ثابت پیش‌پردازندهٔ \f(CW\*(C`_\|_v850e3v5_\|_\*(C'\fR تعریف می‌شود.
.IP \fB\-mv850e2v4\fR 4
.IX Item "-mv850e2v4"
مشخص می‌کند که پردازندهٔ مقصد V850E3V5 است. این گزینه نام مستعاری برای
گزینهٔ \fB\-mv850e3v5\fR است.
.IP \fB\-mv850e2v3\fR 4
.IX Item "-mv850e2v3"
مشخص می‌کند که پردازندهٔ مقصد V850E2V3 است. در صورت استفاده از این گزینه،
ثابت پیش‌پردازندهٔ \f(CW\*(C`_\|_v850e2v3_\|_\*(C'\fR تعریف می‌شود.
.IP \fB\-mv850e2\fR 4
.IX Item "-mv850e2"
مشخص می‌کند که پردازندهٔ مقصد V850E2 است. در صورت استفاده از این گزینه،
ثابت پیش‌پردازندهٔ \f(CW\*(C`_\|_v850e2_\|_\*(C'\fR تعریف می‌شود.
.IP \fB\-mv850e1\fR 4
.IX Item "-mv850e1"
مشخص می‌کند که پردازندهٔ مقصد V850E1 است. در صورت استفاده از این گزینه،
ثابت‌های پیش‌پردازندهٔ \f(CW\*(C`_\|_v850e1_\|_\*(C'\fR و \f(CW\*(C`_\|_v850e_\|_\*(C'\fR تعریف می‌شوند.
.IP \fB\-mv850es\fR 4
.IX Item "-mv850es"
مشخص می‌کند که پردازندهٔ مقصد V850ES است. این گزینه نام مستعاری برای
گزینهٔ \fB\-mv850e1\fR است.
.IP \fB\-mv850e\fR 4
.IX Item "-mv850e"
مشخص می‌کند که پردازندهٔ مقصد V850E است. در صورت استفاده از این گزینه،
ثابت پیش‌پردازندهٔ \f(CW\*(C`_\|_v850e_\|_\*(C'\fR تعریف می‌شود.
.Sp
اگر هیچ‌یک از گزینه‌های \fB\-mv850\fR، \fB\-mv850e\fR، \fB\-mv850e1\fR،
\fB\-mv850e2\fR، \fB\-mv850e2v3\fR یا \fB\-mv850e3v5\fR
تعریف نشده باشند، یک پردازندهٔ مقصد پیش‌فرض انتخاب شده و ثابت
پیش‌پردازندهٔ مربوط به \fB_\|_v850*_\|_\fR تعریف می‌شود.
.Sp
ثابت‌های پیش‌پردازندهٔ \f(CW\*(C`_\|_v850\*(C'\fR و \f(CW\*(C`_\|_v851_\|_\*(C'\fR صرف‌نظر از این‌که
کدام گونه از پردازنده مقصد باشد، همواره تعریف می‌شوند.
.IP \fB\-mdisable\-callt\fR 4
.IX Item "-mdisable-callt"
.PD 0
.IP \fB\-mno\-disable\-callt\fR 4
.IX Item "-mno-disable-callt"
.PD
این گزینه از تولید دستورالعمل \f(CW\*(C`CALLT\*(C'\fR برای انواع نگارش‌های
v850e، v850e1، v850e2، v850e2v3 و v850e3v5 از معماری v850 جلوگیری می‌کند.
.Sp
این گزینه هنگام استفاده از RH850 ABI به‌طور پیش‌فرض فعال است
(به \fB\-mrh850\-abi\fR مراجعه کنید)، و هنگام استفاده از GCC ABI به‌طور پیش‌فرض
غیرفعال است. اگر دستورالعمل‌های \f(CW\*(C`CALLT\*(C'\fR تولید شوند،
نماد پیش‌پردازندهٔ سی \f(CW\*(C`_\|_V850_CALLT_\|_\*(C'\fR تعریف می‌شود.
.IP \fB\-mrelax\fR 4
.IX Item "-mrelax"
.PD 0
.IP \fB\-mno\-relax\fR 4
.IX Item "-mno-relax"
.PD
گزینهٔ خط فرمان \fB\-mrelax\fR را به اسمبلر ارسال می‌کند (یا ارسال نمی‌کند).
.IP \fB\-mlong\-jumps\fR 4
.IX Item "-mlong-jumps"
.PD 0
.IP \fB\-mno\-long\-jumps\fR 4
.IX Item "-mno-long-jumps"
.PD
تولید دستورالعمل‌های پرش وابسته به شمارندهٔ برنامه (PC\-relative) را غیرفعال (یا دوباره فعال) می‌کند.
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
.PD 0
.IP \fB\-mhard\-float\fR 4
.IX Item "-mhard-float"
.PD
تولید دستورالعمل‌های ممیز شناور سخت‌افزاری را غیرفعال (یا دوباره فعال) می‌کند.
این گزینه تنها زمانی اثرگذار است که معماری مقصد \fBV850E2V3\fR یا بالاتر باشد.
اگر دستورالعمل‌های ممیز شناور سخت‌افزاری تولید شوند، نماد پیش‌پردازندهٔ سی
\&\f(CW\*(C`_\|_FPU_OK_\|_\*(C'\fR تعریف می‌شود، در غیر این صورت نماد
\&\f(CW\*(C`_\|_NO_FPU_\|_\*(C'\fR تعریف خواهد شد.
.IP \fB\-mloop\fR 4
.IX Item "-mloop"
استفاده از دستورالعمل LOOP معماری e3v5 را فعال می‌کند. هنگام انتخاب
معماری e3v5 استفاده از این دستورالعمل به‌طور پیش‌فرض فعال نیست،
زیرا کاربرد آن هنوز در مرحلهٔ آزمایشی است.
.IP \fB\-mrh850\-abi\fR 4
.IX Item "-mrh850-abi"
.PD 0
.IP \fB\-mghs\fR 4
.IX Item "-mghs"
.PD
پشتیبانی از نسخهٔ RH850 از V850 ABI را فعال می‌کند. این حالت پیش‌فرض
است. با این نسخه از ABI، قوانین زیر اعمال می‌شوند:
.RS 4
.IP * 4
ساختارها و اجتماع‌های با اندازهٔ عدد صحیح (integer)، به جای ثبات از طریق
یک اشاره‌گر حافظه بازگردانده می‌شوند.
.IP * 4
ساختارها و اجتماع‌های بزرگ (با اندازه‌ای بیش از ۸ بایت) با مقدار (by value)
ارسال می‌شوند.
.IP * 4
توابع روی مرزهای ۱۶\-بیتی تراز می‌شوند.
.IP * 4
گزینهٔ خط فرمان \fB\-m8byte\-align\fR پشتیبانی می‌شود.
.IP * 4
گزینهٔ خط فرمان \fB\-mdisable\-callt\fR به‌طور پیش‌فرض فعال است.
گزینهٔ خط فرمان \fB\-mno\-disable\-callt\fR پشتیبانی نمی‌شود.
.RE
.RS 4
.Sp
هنگامی که این نسخه از ABI فعال باشد، نماد پیش‌پردازندهٔ سی
\&\f(CW\*(C`_\|_V850_RH850_ABI_\|_\*(C'\fR تعریف می‌شود.
.RE
.IP \fB\-mgcc\-abi\fR 4
.IX Item "-mgcc-abi"
پشتیبانی از نسخهٔ قدیمی GCC از V850 ABI را فعال می‌کند. با این
نسخه از ABI قوانین زیر اعمال می‌شوند:
.RS 4
.IP * 4
ساختارها و اجتماع‌های با اندازهٔ عدد صحیح در ثبات \f(CW\*(C`r10\*(C'\fR بازگردانده می‌شوند.
.IP * 4
ساختارها و اجتماع‌های بزرگ (با اندازه‌ای بیش از ۸ بایت) از طریق ارجاع (by reference)
ارسال می‌شوند.
.IP * 4
توابع روی مرزهای ۳۲\-بیتی تراز می‌شوند، مگر این‌که بهینه‌سازی برای اندازه
در نظر گرفته شده باشد.
.IP * 4
گزینهٔ خط فرمان \fB\-m8byte\-align\fR پشتیبانی نمی‌شود.
.IP * 4
گزینهٔ خط فرمان \fB\-mdisable\-callt\fR پشتیبانی می‌شود ولی به‌طور پیش‌فرض
فعال نیست.
.RE
.RS 4
.Sp
هنگامی که این نسخه از ABI فعال باشد، نماد پیش‌پردازندهٔ سی
\&\f(CW\*(C`_\|_V850_GCC_ABI_\|_\*(C'\fR تعریف می‌شود.
.RE
.IP \fB\-m8byte\-align\fR 4
.IX Item "-m8byte-align"
.PD 0
.IP \fB\-mno\-8byte\-align\fR 4
.IX Item "-mno-8byte-align"
.PD
پشتیبانی از تراز شدن نوع‌های \f(CW\*(C`double\*(C'\fR و \f(CW\*(C`long long\*(C'\fR
روی مرزهای ۸\-بایتی را فعال می‌کند. پیش‌فرض این است که تراز تمام اشیاء
حداکثر به ۴\-بایت محدود شود. هنگامی که \fB\-m8byte\-align\fR در حال اجرا
باشد، نماد پیش‌پردازندهٔ سی \&\f(CW\*(C`_\|_V850_8BYTE_ALIGN_\|_\*(C'\fR
تعریف می‌شود.
.IP \fB\-mbig\-switch\fR 4
.IX Item "-mbig-switch"
.PD 0
.IP \fB\-mno\-big\-switch\fR 4
.IX Item "-mno-big-switch"
.PD
کدی مناسب برای جدول‌های switch بزرگ تولید می‌کند. تنها زمانی از این گزینه
استفاده کنید که اسمبلر یا پیونددهنده در مورد انشعاب‌های خارج از محدوده درون
یک جدول switch هشدار یا خطا دهند.
.IP \fB\-mapp\-regs\fR 4
.IX Item "-mapp-regs"
.PD 0
.IP \fB\-mno\-app\-regs\fR 4
.IX Item "-mno-app-regs"
.PD
گزینهٔ \&\fB\-mapp\-regs\fR باعث می‌شود r2 و r5 در کدهای تولیدشده توسط
کامپایلر مورد استفاده قرار گیرند. این تنظیم، پیش‌فرض است. گزینهٔ \fB\-mno\-app\-regs\fR
باعث می‌شود با r2 و r5 به عنوان ثبات‌های ثابت برخورد شود..IP \fB\-msmall\-sld\fR 4
.IX Item "-msmall-sld"
.PD 0
.IP \fB\-mno\-small\-sld\fR 4
.IX Item "-mno-small-sld"
.PD
فعال یا غیرفعال کردن استفاده از دستورالعمل‌های بارگذاری کوتاه (short load).
.IP \fB\-mno\-strict\-align\fR 4
.IX Item "-mno-strict-align"
ترازسازی سخت‌گیرانهٔ داده‌ها را تحمیل نمی‌کند.
.IP \fB\-mjump\-tables\-in\-data\-section\fR 4
.IX Item "-mjump-tables-in-data-section"
.PD 0
.IP \fB\-mno\-jump\-tables\-in\-data\-section\fR 4
.IX Item "-mno-jump-tables-in-data-section"
.PD
فعال یا غیرفعال کردن قرارگیری جدول‌های پرش برای دستورات switch در بخش \f(CW\*(C`.data\*(C'\fR به‌جای بخش \f(CW\*(C`.code\*(C'\fR. پیش‌فرض \fB\-mno\-jump\-tables\-in\-data\-section\fR است.
.PP
\fIگزینه‌های VAX\fR
.IX Subsection "VAX Options"
.PP
این گزینه‌های \fB\-m\fR برای VAX تعریف شده‌اند:
.IP \fB\-munix\fR 4
.IX Item "-munix"
دستورالعمل‌های پرش خاصی (\f(CW\*(C`aobleq\*(C'\fR و غیره) را که اسمبلر Unix برای VAX نمی‌تواند در بازه‌های طولانی مدیریت کند، در خروجی تولید نمی‌کند.
.IP \fB\-mgnu\fR 4
.IX Item "-mgnu"
با این فرض که اسمبلر GNU در حال استفاده است، آن دستورالعمل‌های پرش را در خروجی تولید می‌کند.
.IP \fB\-md\fR 4
.IX Item "-md"
.PD 0
.IP \fB\-md\-float\fR 4
.IX Item "-md-float"
.PD
برای اعداد ممیز شناور با دقت مضاعف به‌جای G_floating از قالب داده‌ای D_floating استفاده می‌کند.
.IP \fB\-mg\fR 4
.IX Item "-mg"
.PD 0
.IP \fB\-mg\-float\fR 4
.IX Item "-mg-float"
.PD
برای اعداد ممیز شناور با دقت مضاعف به‌جای D_floating از قالب داده‌ای G_floating استفاده می‌کند.
.IP \fB\-mlra\fR 4
.IX Item "-mlra"
.PD 0
.IP \fB\-mno\-lra\fR 4
.IX Item "-mno-lra"
.PD
تخصیص محلی ثبات‌ها (Local Register Allocation) را فعال می‌کند. این قابلیت برای VAX هنوز آزمایشی است، بنابراین کامپایلر به‌طور پیش‌فرض از reload استاندارد استفاده می‌کند.
.IP \fB\-mvaxc\-alignment\fR 4
.IX Item "-mvaxc-alignment"
از قراردادهای VAXC برای ترازسازی اعضای ساختار (structure) استفاده می‌کند.
.IP \fB\-mqmath\fR 4
.IX Item "-mqmath"
.PD 0
.IP \fB\-mno\-qmath\fR 4
.IX Item "-mno-qmath"
.PD
فعال یا غیرفعال کردن الگوهای دستورالعمل جدید برای جمع و تفریق اعداد صحیح ۶۴ بیتی.
.PP
\fIگزینه‌های Visium\fR
.IX Subsection "Visium Options"
.IP \fB\-mdebug\fR 4
.IX Item "-mdebug"
هنگام پیوند دادن برنامه‌هایی که ورودی/خروجی فایل انجام می‌دهند و قرار است روی یک مقصد MCM اجرا شوند، از این گزینه استفاده کنید. این گزینه باعث پیوند خوردن کتابخانه‌های \&\fIlibc.a\fR و \fIlibdebug.a\fR می‌شود. باید برنامه را روی مقصد تحت کنترل استاب دیباگ از راه دور GDB اجرا کنید.
.IP \fB\-msim\fR 4
.IX Item "-msim"
هنگام پیوند دادن برنامه‌هایی که ورودی/خروجی فایل انجام می‌دهند و قرار است روی شبیه‌ساز اجرا شوند، از این گزینه استفاده کنید. این گزینه باعث پیوند خوردن کتابخانه‌های \&\fIlibc.a\fR و \fIlibsim.a\fR می‌شود.
.IP \fB\-mfpu\fR 4
.IX Item "-mfpu"
.PD 0
.IP \fB\-mhard\-float\fR 4
.IX Item "-mhard-float"
.PD
تولید کد حاوی دستورالعمل‌های ممیز شناور. این حالت پیش‌فرض است.
.IP \fB\-mno\-fpu\fR 4
.IX Item "-mno-fpu"
.PD 0
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
.PD
تولید کد حاوی فراخوانی‌های کتابخانه‌ای برای ممیز شناور.
.Sp
گزینهٔ \&\fB\-msoft\-float\fR قرارداد فراخوانی (calling convention) را در فایل خروجی تغییر می‌دهد؛ بنابراین تنها زمانی مفید است که \fIتمام\fR برنامه را با این گزینه کامپایل کنید. به‌ویژه، برای اینکه کار کند باید \fIlibgcc.a\fR (کتابخانه‌ای که همراه GCC ارائه می‌شود) را با \fB\-msoft\-float\fR کامپایل کنید.
.IP \fB\-mcpu=\fR\fIcpu_type\fR 4
.IX Item "-mcpu=cpu_type"
مجموعه دستورالعمل، مجموعه ثبات‌ها و پارامترهای زمان‌بندی دستورالعمل را برای نوع ماشین \fIcpu_type\fR تنظیم می‌کند. مقادیر پشتیبانی‌شده برای \fIcpu_type\fR عبارتند از \&\fBmcm\fR، \fBgr5\fR و \fBgr6\fR.
.Sp
مقدار \&\fBmcm\fR مترادفی برای \fBgr5\fR است که جهت سازگاری با گذشته در نظر گرفته شده است.
.Sp
به‌طور پیش‌فرض (مگر اینکه به شکل دیگری پیکربندی شده باشد)، کامپایلر GCC کدی برای گونهٔ GR5 از معماری Visium تولید می‌کند.
.Sp
با گزینهٔ \fB\-mcpu=gr6\fR، کامپایلر GCC کدی برای گونهٔ GR6 از معماری Visium تولید می‌کند. تنها تفاوت با کد GR5 در این است که کامپایلر دستورالعمل‌های جابه‌جایی بلوکی (block move) را تولید خواهد کرد.
.IP \fB\-mtune=\fR\fIcpu_type\fR 4
.IX Item "-mtune=cpu_type"
پارامترهای زمان‌بندی دستورالعمل را برای نوع ماشین \fIcpu_type\fR تنظیم می‌کند، اما بر خلاف گزینهٔ \&\fB\-mcpu=\fR\fIcpu_type\fR مجموعه دستورالعمل یا مجموعه ثبات‌ها را تغییر نمی‌دهد.
.IP \fB\-msv\-mode\fR 4
.IX Item "-msv-mode"
تولید کد برای حالت ناظر (supervisor mode)، جایی که هیچ محدودیتی برای دسترسی به ثبات‌های عمومی وجود ندارد. این حالت پیش‌فرض است.
.IP \fB\-muser\-mode\fR 4
.IX Item "-muser-mode"
تولید کد برای حالت کاربر (user mode)، جایی که دسترسی به برخی از ثبات‌های عمومی ممنوع است: روی GR5، در این حالت نمی‌توان به ثبات‌های r24 تا r31 دسترسی داشت؛ روی GR6، تنها ثبات‌های r29 تا r31 تحت تأثیر قرار می‌گیرند.
.PP
\fIگزینه‌های VMS\fR
.IX Subsection "VMS Options"
.PP
این گزینه‌های \fB\-m\fR برای پیاده‌سازی‌های VMS تعریف شده‌اند:
.IP \fB\-mvms\-return\-codes\fR 4
.IX Item "-mvms-return-codes"
بازگرداندن کدهای وضعیت VMS از تابع \f(CW\*(C`main\*(C'\fR. حالت پیش‌فرض، بازگرداندن کدهای وضعیت (مانند خطا) به سبک POSIX است.
.IP \fB\-mdebug\-main=\fR\fIprefix\fR 4
.IX Item "-mdebug-main=prefix"
نشانه‌گذاری اولین روالی که نامش با \fIprefix\fR آغاز می‌شود به‌عنوان روال اصلی برای دیباگر.
.IP \fB\-mmalloc64\fR 4
.IX Item "-mmalloc64"
استفاده از روال‌های تخصیص حافظهٔ ۶۴ بیتی به‌طور پیش‌فرض.
.IP \fB\-mpointer\-size=\fR\fIsize\fR 4
.IX Item "-mpointer-size=size"
تنظیم اندازهٔ پیش‌فرض اشاره‌گرها. مقادیر ممکن برای \fIsize\fR عبارتند از \&\fB32\fR یا \fBshort\fR برای اشاره‌گرهای ۳۲ بیتی، \fB64\fR یا \fBlong\fR برای اشاره‌گرهای ۶۴ بیتی، و \fBno\fR برای پشتیبانی انحصاری از اشاره‌گرهای ۳۲ بیتی. گزینهٔ آخر دستور \f(CW\*(C`pragma pointer_size\*(C'\fR را غیرفعال می‌کند.
.PP
\fIگزینه‌های VxWorks\fR
.IX Subsection "VxWorks Options"
.PP
گزینه‌های این بخش برای تمامی مقصدهای VxWorks تعریف شده‌اند. گزینه‌های مختص به سخت‌افزار مقصد به همراه سایر گزینه‌های آن مقصد فهرست شده‌اند.
.IP \fB\-mrtp\fR 4
.IX Item "-mrtp"
کامپایلر GCC می‌تواند هم برای هسته‌های VxWorks و هم برای فرایندهای بلادرنگ (RTPها) کد تولید کند. این گزینه حالت را از مورد اول به مورد دوم تغییر می‌دهد. همچنین ماکروی پیش‌پردازندهٔ \f(CW\*(C`_\|_RTP_\|_\*(C'\fR را تعریف می‌کند.
.IP \fB\-msmp\fR 4
.IX Item "-msmp"
انتخاب محیط‌های زمان اجرای SMP برای پیوند دادن. روی معماری‌هایی غیر از PowerPC و همچنین در VxWorks نسخهٔ ۷ یا بالاتر در دسترس نیست، چرا که در آن‌ها این انتخاب بخشی از پیکربندی ساخت VxWorks است و مسیرهای کتابخانه برای هر دو انتخاب یکسان است.
.IP \fB\-mvthreads\fR 4
.IX Item "-mvthreads"
پیوند دادن به محیط زمان اجرای VxWorks AE vThread.
.IP \fB\-non\-static\fR 4
.IX Item "-non-static"
پیوند دادن یک فایل اجرایی RTP به کتابخانه‌های اشتراکی به‌جای کتابخانه‌های ایستا. گزینه‌های \fB\-static\fR و \fB\-shared\fR نیز می‌توانند برای RTPها استفاده شوند؛ \fB\-static\fR پیش‌فرض است..IP \fB\-Bstatic\fR 4
.IX Item "-Bstatic"
.PD 0
.IP \fB\-Bdynamic\fR 4
.IX Item "-Bdynamic"
.PD
این گزینه‌ها به پیونددهنده منتقل می‌شوند. آن‌ها برای سازگاری با Diab تعریف
شده‌اند.
.IP \fB\-Xbind\-lazy\fR 4
.IX Item "-Xbind-lazy"
پیوند تنبل (lazy binding) فراخوانی‌های تابع را فعال می‌کند. این گزینه معادل
\&\fB\-Wl,\-z,now\fR است و برای سازگاری با Diab تعریف شده است.
.IP \fB\-Xbind\-now\fR 4
.IX Item "-Xbind-now"
پیوند تنبل فراخوانی‌های تابع را غیرفعال می‌کند. این گزینه پیش‌فرض است و
برای سازگاری با Diab تعریف شده است.
.PP
\fIگزینه‌های x86\fR
.IX Subsection "x86 Options"
.PP
این بخش گزینه‌های \fB\-m\fR موجود برای خانواده رایانه‌های x86 را
مستند می‌کند.
.PP
گروه گزینه‌های زیر امکان کامپایل با هدف قرار دادن یک پردازنده
خاص را فراهم می‌سازد.
.IP \fB\-march=\fR\fIcpu\-type\fR 4
.IX Item "-march=cpu-type"
تولید دستورالعمل‌ها برای نوع ماشین \fIcpu\-type\fR. برخلاف
\&\fB\-mtune=\fR\fIcpu\-type\fR که صرفاً کد تولیدشده را برای
\fIcpu\-type\fR مشخص‌شده بهینه‌سازی می‌کند، \fB\-march=\fR\fIcpu\-type\fR
به GCC اجازه می‌دهد کدی تولید کند که ممکن است روی پردازنده‌هایی غیر از نوع
مشخص‌شده اصلاً اجرا نشود. مشخص کردن \fB\-march=\fR\fIcpu\-type\fR، به جز مواردی که
خلاف آن قید شده باشد، مستلزم \&\fB\-mtune=\fR\fIcpu\-type\fR نیز هست.
.Sp
گزینه‌ها برای \fIcpu\-type\fR عبارت‌اند از:
.RS 4
.IP \fBnative\fR 4
.IX Item "native"
این گزینه با تعیین نوع پردازنده ماشین کامپایل‌کننده در زمان کامپایل،
پردازنده مورد نظر برای تولید کد را انتخاب می‌کند. استفاده از \fB\-march=native\fR
تمام زیرمجموعه‌های دستورالعمل پشتیبانی‌شده توسط ماشین محلی را فعال می‌کند
(از این رو ممکن است خروجی روی ماشین‌های دیگر اجرا نشود). استفاده از \fB\-mtune=native\fR
کدی تولید می‌کند که تحت محدودیت‌های مجموعه دستورالعمل انتخاب‌شده، برای ماشین محلی
بهینه‌سازی شده است.
.IP \fBx86\-64\fR 4
.IX Item "x86-64"
یک پردازنده عمومی با پشتیبانی از افزونه‌های ۶۴ بیتی و مجموعه‌های دستورالعمل MMX، SSE، SSE2 و FXSR.
.IP \fBx86\-64\-v2\fR 4
.IX Item "x86-64-v2"
.PD 0
.IP \fBx86\-64\-v3\fR 4
.IX Item "x86-64-v3"
.IP \fBx86\-64\-v4\fR 4
.IX Item "x86-64-v4"
.PD
این انتخاب‌ها برای \fIcpu\-type\fR، سطح ریزمعماری متناظر را از psABI مربوط به x86\-64
انتخاب می‌کنند. در ABIهایی غیر از psABI برای x86\-64، این گزینه‌ها همان ویژگی‌های CPU را
انتخاب می‌کنند که psABI برای x86\-64 برای آن سطح ریزمعماری خاص مستند کرده است.
.Sp
از آنجا که این مقادیرِ \fIcpu\-type\fR تنظیمات متناظر \&\fB\-mtune\fR ندارند، استفاده از
\fB\-march\fR با این مقادیر، بهینه‌سازی عمومی را فعال می‌کند. بهینه‌سازی اختصاصی را می‌توان
با استفاده از گزینه \&\fB\-mtune=\fR\fIother\-cpu\-type\fR به همراه مقدار مناسب برای
\&\fIother\-cpu\-type\fR فعال کرد.
.IP \fBi386\fR 4
.IX Item "i386"
پردازنده اصلی Intel i386.
.IP \fBi486\fR 4
.IX Item "i486"
پردازنده Intel i486. (هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.)
.IP \fBi586\fR 4
.IX Item "i586"
.PD 0
.IP \fBpentium\fR 4
.IX Item "pentium"
.PD
پردازنده Intel Pentium بدون پشتیبانی از MMX.
.IP \fBlakemont\fR 4
.IX Item "lakemont"
میکروکنترلر Intel Lakemont MCU، بر پایه پردازنده Intel Pentium.
.IP \fBpentium\-mmx\fR 4
.IX Item "pentium-mmx"
پردازنده Intel Pentium MMX، بر پایه هسته Pentium با پشتیبانی از مجموعه دستورالعمل MMX.
.IP \fBpentiumpro\fR 4
.IX Item "pentiumpro"
پردازنده Intel Pentium Pro بدون پشتیبانی از MMX.
.IP \fBi686\fR 4
.IX Item "i686"
هنگامی که همراه با \fB\-march\fR استفاده شود، از مجموعه دستورالعمل Pentium Pro
استفاده می‌شود، بنابراین کد روی تمامی تراشه‌های خانواده i686 اجرا می‌شود.
هنگامی که همراه با \fB\-mtune\fR استفاده شود، همان معنای \fBgeneric\fR را دارد.
.IP \fBpentium2\fR 4
.IX Item "pentium2"
پردازنده Intel Pentium II، بر پایه هسته Pentium Pro با پشتیبانی از مجموعه
دستورالعمل‌های MMX و FXSR.
.IP \fBpentium3\fR 4
.IX Item "pentium3"
.PD 0
.IP \fBpentium3m\fR 4
.IX Item "pentium3m"
.PD
پردازنده Intel Pentium III، بر پایه هسته Pentium Pro با پشتیبانی از مجموعه
دستورالعمل‌های MMX، FXSR و SSE.
.IP \fBpentium\-m\fR 4
.IX Item "pentium-m"
پردازنده Intel Pentium M؛ نسخه کم‌مصرف پردازنده Intel Pentium III
با پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2 و FXSR. مورد استفاده در
رایانه‌های کیفی Centrino.
.IP \fBpentium4\fR 4
.IX Item "pentium4"
.PD 0
.IP \fBpentium4m\fR 4
.IX Item "pentium4m"
.PD
پردازنده Intel Pentium 4 با پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2 و FXSR.
.IP \fBprescott\fR 4
.IX Item "prescott"
نسخه ارتقایافته پردازنده Intel Pentium 4 با پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE،
SSE2، SSE3 و FXSR.
.IP \fBnocona\fR 4
.IX Item "nocona"
نسخه ارتقایافته پردازنده Intel Pentium 4 با پشتیبانی از افزونه‌های ۶۴ بیتی و مجموعه‌های
دستورالعمل MMX، SSE، SSE2، SSE3، CX16 و FXSR.
.IP \fBcore2\fR 4
.IX Item "core2"
پردازنده Intel Core 2 با پشتیبانی از افزونه‌های ۶۴ بیتی و مجموعه‌های دستورالعمل MMX، SSE،
SSE2، SSE3، SSSE3، CX16، SAHF و FXSR.
.IP \fBnehalem\fR 4
.IX Item "nehalem"
.PD 0
.IP \fBcorei7\fR 4
.IX Item "corei7"
.PD
پردازنده Intel Nehalem با پشتیبانی از افزونه‌های ۶۴ بیتی و مجموعه‌های دستورالعمل MMX، SSE،
SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF و FXSR.
.IP \fBwestmere\fR 4
.IX Item "westmere"
پردازنده Intel Westmere با پشتیبانی از افزونه‌های ۶۴ بیتی و مجموعه‌های دستورالعمل MMX، SSE،
SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR و PCLMUL.
.IP \fBsandybridge\fR 4
.IX Item "sandybridge"
.PD 0
.IP \fBcorei7\-avx\fR 4
.IX Item "corei7-avx"
.PD
پردازنده Intel Sandy Bridge با پشتیبانی از افزونه‌های ۶۴ بیتی و مجموعه‌های دستورالعمل MMX، SSE،
SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE و PCLMUL.
.IP \fBivybridge\fR 4
.IX Item "ivybridge"
.PD 0
.IP \fBcore\-avx\-i\fR 4
.IX Item "core-avx-i"
.PD
پردازنده Intel Ivy Bridge با پشتیبانی از افزونه‌های ۶۴ بیتی و مجموعه‌های دستورالعمل MMX، SSE،
SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE،
RDRND و F16C.
.IP \fBhaswell\fR 4
.IX Item "haswell"
.PD 0
.IP \fBcore\-avx2\fR 4
.IX Item "core-avx2"
.PD
پردازنده Intel Haswell با پشتیبانی از افزونه‌های ۶۴ بیتی و مجموعه‌های دستورالعمل MMX، SSE،
SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE،
RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE و HLE.
.IP \fBbroadwell\fR 4
.IX Item "broadwell"
پردازنده Intel Broadwell با پشتیبانی از افزونه‌های ۶۴ بیتی و مجموعه‌های دستورالعمل MMX، SSE،
SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE،
RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX و PREFETCHW.
.IP \fBskylake\fR 4
.IX Item "skylake"
پردازنده Intel Skylake با پشتیبانی از افزونه‌های ۶۴ بیتی و مجموعه‌های دستورالعمل MMX، SSE،
SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE،
RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW، AES،
CLFLUSHOPT، XSAVEC، XSAVES و SGX..IP \fBskylake\-avx512\fR 4
.IX Item "skylake-avx512"
پردازنده سرور Intel Skylake با افزونه‌های 64\-بیتی و پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2، SSE3،
SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE،
RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW،
AES، CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، CLWB، AVX512VL، AVX512BW،
AVX512DQ و AVX512CD.
.IP \fBcascadelake\fR 4
.IX Item "cascadelake"
پردازنده Intel Cascade Lake با افزونه‌های 64\-بیتی و پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2، SSE3، SSSE3،
SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE، RDRND،
F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW، AES،
CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، CLWB، AVX512VL، AVX512BW، AVX512DQ،
AVX512CD و AVX512VNNI.
.IP \fBcannonlake\fR 4
.IX Item "cannonlake"
پردازنده سرور Intel Cannon Lake با افزونه‌های 64\-بیتی و پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2،
SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL،
FSGSBASE، RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX،
PREFETCHW، AES، CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، AVX512VL، AVX512BW،
AVX512DQ، AVX512CD، PKU، AVX512VBMI، AVX512IFMA و SHA.
.IP \fBcooperlake\fR 4
.IX Item "cooperlake"
پردازنده Intel Cooper Lake با افزونه‌های 64\-بیتی و پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2، SSE3، SSSE3،
SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE، RDRND،
F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW، AES،
CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، CLWB، AVX512VL، AVX512BW، AVX512DQ،
AVX512CD، AVX512VNNI و AVX512BF16.
.IP \fBicelake\-client\fR 4
.IX Item "icelake-client"
پردازنده کلاینت Intel Ice Lake با افزونه‌های 64\-بیتی و پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2، SSE3،
SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE،
RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW،
AES، CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، AVX512VL، AVX512BW، AVX512DQ،
AVX512CD، PKU، AVX512VBMI، AVX512IFMA، SHA، AVX512VNNI، GFNI، VAES، AVX512VBMI2،
VPCLMULQDQ، AVX512BITALG، RDPID و AVX512VPOPCNTDQ.
.IP \fBicelake\-server\fR 4
.IX Item "icelake-server"
پردازنده سرور Intel Ice Lake با افزونه‌های 64\-بیتی و پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2، SSE3،
SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE،
RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW،
AES، CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، AVX512VL، AVX512BW، AVX512DQ،
AVX512CD، PKU، AVX512VBMI، AVX512IFMA، SHA، AVX512VNNI، GFNI، VAES، AVX512VBMI2،
VPCLMULQDQ، AVX512BITALG، RDPID، AVX512VPOPCNTDQ، PCONFIG، WBNOINVD و CLWB.
.IP \fBtigerlake\fR 4
.IX Item "tigerlake"
پردازنده Intel Tiger Lake با افزونه‌های 64\-بیتی و پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2، SSE3، SSSE3،
SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE، RDRND،
F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW، AES،
CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، AVX512VL، AVX512BW، AVX512DQ، AVX512CD،
PKU، AVX512VBMI، AVX512IFMA، SHA، AVX512VNNI، GFNI، VAES، AVX512VBMI2،
VPCLMULQDQ، AVX512BITALG، RDPID، AVX512VPOPCNTDQ، MOVDIRI، MOVDIR64B، CLWB،
AVX512VP2INTERSECT و KEYLOCKER.
.IP \fBrocketlake\fR 4
.IX Item "rocketlake"
پردازنده Intel Rocket Lake با افزونه‌های 64\-بیتی و پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2، SSE3، SSSE3،
SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE، RDRND،
F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW، AES،
CLFLUSHOPT، XSAVEC، XSAVES، AVX512F، AVX512VL، AVX512BW، AVX512DQ، AVX512CD،
PKU، AVX512VBMI، AVX512IFMA، SHA، AVX512VNNI، GFNI، VAES، AVX512VBMI2،
VPCLMULQDQ، AVX512BITALG، RDPID و AVX512VPOPCNTDQ.
.IP \fBalderlake\fR 4
.IX Item "alderlake"
.PD 0
.IP \fBraptorlake\fR 4
.IX Item "raptorlake"
.IP \fBmeteorlake\fR 4
.IX Item "meteorlake"
.IP \fBgracemont\fR 4
.IX Item "gracemont"
.PD
پردازنده Intel Alder Lake/Raptor Lake/Meteor Lake/Gracemont با افزونه‌های 64\-بیتی و پشتیبانی از مجموعه دستورالعمل‌های
MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16،
AES، PREFETCHW،
PCLMUL، RDRND، XSAVE، XSAVEC، XSAVES، XSAVEOPT، FSGSBASE، PTWRITE، RDPID، SGX،
GFNI\-SSE، CLWB، MOVDIRI، MOVDIR64B، WAITPKG، ADCX، AVX، AVX2، BMI، BMI2، F16C،
FMA، LZCNT، PCONFIG، PKU، VAES، VPCLMULQDQ، SERIALIZE، HRESET، KL، WIDEKL و
AVX\-VNNI.
.IP \fBarrowlake\fR 4
.IX Item "arrowlake"
پردازنده Intel Arrow Lake با افزونه‌های 64\-بیتی و پشتیبانی از مجموعه دستورالعمل‌های MOVBE، MMX، SSE، SSE2، SSE3،
SSSE3، SSE4.1، SSE4.2، POPCNT، CX16،
AES، PREFETCHW، PCLMUL، RDRND، XSAVE، XSAVEC،
XSAVES، XSAVEOPT، FSGSBASE، PTWRITE، RDPID، SGX، GFNI\-SSE، CLWB، MOVDIRI،
MOVDIR64B، WAITPKG، ADCX، AVX، AVX2، BMI، BMI2، F16C، FMA، LZCNT، PCONFIG، PKU،
VAES، VPCLMULQDQ، SERIALIZE، HRESET، KL، WIDEKL، AVX\-VNNI، UINTR، AVXIFMA،
AVXVNNIINT8، AVXNECONVERT و CMPCCXADD.
.IP \fBarrowlake\-s\fR 4
.IX Item "arrowlake-s"
.PD 0
.IP \fBlunarlake\fR 4
.IX Item "lunarlake"
.PD
پردازنده Intel Arrow Lake S/Lunar Lake با افزونه‌های 64\-بیتی و پشتیبانی از مجموعه دستورالعمل‌های MOVBE، MMX، SSE،
SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، AES، PREFETCHW، PCLMUL، RDRND،
XSAVE، XSAVEC، XSAVES، XSAVEOPT، FSGSBASE، PTWRITE، RDPID، SGX، GFNI\-SSE، CLWB،
MOVDIRI، MOVDIR64B، WAITPKG، ADCX، AVX، AVX2، BMI، BMI2، F16C، FMA، LZCNT،
PCONFIG، PKU، VAES، VPCLMULQDQ، SERIALIZE، HRESET، KL، WIDEKL، AVX\-VNNI، UINTR،
AVXIFMA، AVXVNNIINT8، AVXNECONVERT، CMPCCXADD، AVXVNNIINT16، SHA512، SM3 و
SM4.
.IP \fBpantherlake\fR 4
.IX Item "pantherlake"
.PD 0
.IP \fBwildcatlake\fR 4
.IX Item "wildcatlake"
.PD
پردازنده Intel Panther Lake/Wildcat Lake با افزونه‌های 64\-بیتی و پشتیبانی از مجموعه دستورالعمل‌های MOVBE، MMX، SSE،
SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، AES، PREFETCHW، PCLMUL، RDRND،
XSAVE، XSAVEC، XSAVES، XSAVEOPT، FSGSBASE، PTWRITE، RDPID، SGX، GFNI\-SSE،
CLWB، MOVDIRI، MOVDIR64B، WAITPKG، ADCX، AVX، AVX2، BMI، BMI2، F16C، FMA،
LZCNT، PCONFIG، PKU، VAES، VPCLMULQDQ، SERIALIZE، HRESET، AVX\-VNNI، UINTR،
AVXIFMA، AVXVNNIINT8، AVXNECONVERT، CMPCCXADD، AVXVNNIINT16، SHA512، SM3 و
SM4.
.IP \fBnovalake\fR 4
.IX Item "novalake"
پردازنده Intel Nova Lake با افزونه‌های 64\-بیتی و پشتیبانی از مجموعه دستورالعمل‌های MOVBE، MMX، SSE، SSE2، SSE3،
SSSE3، SSE4.1، SSE4.2، POPCNT، CX16،
AES، PREFETCHW، PCLMUL، RDRND، XSAVE، XSAVEC،
XSAVES، XSAVEOPT، FSGSBASE، PTWRITE، RDPID، SGX، GFNI\-SSE، CLWB، MOVDIRI،
MOVDIR64B، WAITPKG، ADCX، AVX، AVX2، BMI، BMI2، F16C، FMA، LZCNT، PCONFIG، PKU،
VAES، VPCLMULQDQ، SERIALIZE، HRESET، AVX\-VNNI، UINTR، AVXIFMA، AVXVNNIINT8،
AVXNECONVERT، CMPCCXADD، AVXVNNIINT16، SHA512، SM3، SM4، PREFETCHI، APX_F،
AVX10.1، AVX10.2 و MOVRS.
.IP \fBsapphirerapids\fR 4
.IX Item "sapphirerapids"
.PD 0
.IP \fBemeraldrapids\fR 4
.IX Item "emeraldrapids"
.PD
پردازنده Intel Sapphire Rapids/Emerald Rapids با افزونه‌های 64\-بیتی و پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE،
SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL،
FSGSBASE، RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX،
PREFETCHW، AES، CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، AVX512VL، AVX512BW،
AVX512DQ، AVX512CD، PKU، AVX512VBMI، AVX512IFMA، SHA، AVX512VNNI، GFNI، VAES،
AVX512VBMI2، VPCLMULQDQ، AVX512BITALG، RDPID، AVX512VPOPCNTDQ، PCONFIG،
WBNOINVD، CLWB، MOVDIRI، MOVDIR64B، ENQCMD، CLDEMOTE، PTWRITE، WAITPKG،
SERIALIZE، TSXLDTRK، UINTR، AMX\-BF16، AMX\-TILE، AMX\-INT8، AVX\-VNNI، AVX512\-FP16
و AVX512BF16.
.IP \fBgraniterapids\fR 4
.IX Item "graniterapids"
پردازنده Intel Granite Rapids با افزونه‌های 64\-بیتی و پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2، SSE3،
SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE،
RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW،
AES، CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، AVX512VL، AVX512BW، AVX512DQ،
AVX512CD، PKU، AVX512VBMI، AVX512IFMA، SHA، AVX512VNNI، GFNI، VAES، AVX512VBMI2،
VPCLMULQDQ، AVX512BITALG، RDPID، AVX512VPOPCNTDQ، PCONFIG، WBNOINVD، CLWB،
MOVDIRI، MOVDIR64B، ENQCMD، CLDEMOTE، PTWRITE، WAITPKG، SERIALIZE، TSXLDTRK،
UINTR، AMX\-BF16، AMX\-TILE، AMX\-INT8، AVX\-VNNI، AVX512\-FP16، AVX512BF16، AMX\-FP16
و PREFETCHI.
.IP \fBgraniterapids\-d\fR 4
.IX Item "graniterapids-d"
پردازنده Intel Granite Rapids D با افزونه‌های 64\-بیتی و پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2، SSE3،
SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE،
RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW،
AES، CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، AVX512VL، AVX512BW، AVX512DQ،
AVX512CD، PKU، AVX512VBMI، AVX512IFMA، SHA، AVX512VNNI، GFNI، VAES، AVX512VBMI2،
VPCLMULQDQ، AVX512BITALG، RDPID، AVX512VPOPCNTDQ، PCONFIG، WBNOINVD، CLWB،
MOVDIRI، MOVDIR64B، ENQCMD، CLDEMOTE، PTWRITE، WAITPKG، SERIALIZE، TSXLDTRK،
UINTR، AMX\-BF16، AMX\-TILE، AMX\-INT8، AVX\-VNNI، AVX512FP16، AVX512BF16، AMX\-FP16،
PREFETCHI و AMX\-COMPLEX.
.IP \fBdiamondrapids\fR 4
.IX Item "diamondrapids"
پردازنده Intel Diamond Rapids با افزونه‌های 64\-بیتی و پشتیبانی از مجموعه دستورالعمل‌های MOVBE، MMX، SSE، SSE2، SSE3،
SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE،
RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW،
AES، CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، AVX512VL، AVX512BW، AVX512DQ،
AVX512CD، PKU، AVX512VBMI، AVX512IFMA، SHA، AVX512VNNI، GFNI، VAES، AVX512VBMI2،
VPCLMULQDQ، AVX512BITALG، RDPID، AVX512VPOPCNTDQ، PCONFIG، WBNOINVD، CLWB،
MOVDIRI، MOVDIR64B، ENQCMD، CLDEMOTE، PTWRITE، WAITPKG، SERIALIZE، TSXLDTRK،
UINTR، AMX\-BF16، AMX\-TILE، AMX\-INT8، AVX\-VNNI، AVX512FP16، AVX512BF16، AMX\-FP16،
PREFETCHI، AMX\-COMPLEX، AVX10.1\-512، AVX\-IFMA، AVX\-NE\-CONVERT، AVX\-VNNI\-INT16،
AVX\-VNNI\-INT8، CMPccXADD، SHA512، SM3، SM4، AVX10.2\-512، APX_F، AMX\-AVX512،
AMX\-FP8، MOVRS و AMX\-MOVRS.
.IP \fBbonnell\fR 4
.IX Item "bonnell"
.PD 0
.IP \fBatom\fR 4
.IX Item "atom".PD
پردازنده Intel Bonnell با پشتیبانی از افزونه‌های 64\-bit و مجموعه‌دستورهای MOVBE، MMX، SSE، SSE2، SSE3، SSSE3 و CX16.
.IP \fBsilvermont\fR 4
.IX Item "silvermont"
.PD 0
.IP \fBslm\fR 4
.IX Item "slm"
.PD
پردازنده Intel Silvermont با پشتیبانی از افزونه‌های 64\-bit و مجموعه‌دستورهای MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، PCLMUL، PREFETCHW و RDRND.
.IP \fBgoldmont\fR 4
.IX Item "goldmont"
پردازنده Intel Goldmont با پشتیبانی از افزونه‌های 64\-bit و مجموعه‌دستورهای MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، PCLMUL، PREFETCHW، RDRND، AES، SHA، RDSEED، XSAVE، XSAVEC، XSAVES، XSAVEOPT، CLFLUSHOPT و FSGSBASE.
.IP \fBgoldmont\-plus\fR 4
.IX Item "goldmont-plus"
پردازنده Intel Goldmont Plus با پشتیبانی از افزونه‌های 64\-bit و مجموعه‌دستورهای MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، PCLMUL، PREFETCHW، RDRND، AES، SHA، RDSEED، XSAVE، XSAVEC، XSAVES، XSAVEOPT، CLFLUSHOPT، FSGSBASE، PTWRITE، RDPID و SGX.
.IP \fBtremont\fR 4
.IX Item "tremont"
پردازنده Intel Tremont با پشتیبانی از افزونه‌های 64\-bit و مجموعه‌دستورهای MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، PCLMUL، PREFETCHW، RDRND، AES، SHA، RDSEED، XSAVE، XSAVEC، XSAVES، XSAVEOPT، CLFLUSHOPT، FSGSBASE، PTWRITE، RDPID، SGX، CLWB، GFNI\-SSE، MOVDIRI، MOVDIR64B، CLDEMOTE و WAITPKG.
.IP \fBsierraforest\fR 4
.IX Item "sierraforest"
پردازنده Intel Sierra Forest با پشتیبانی از افزونه‌های 64\-bit و مجموعه‌دستورهای MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، AES، PREFETCHW، PCLMUL، RDRND، XSAVE، XSAVEC، XSAVES، XSAVEOPT، FSGSBASE، PTWRITE، RDPID، SGX، GFNI\-SSE، CLWB، MOVDIRI، MOVDIR64B، CLDEMOTE، WAITPKG، ADCX، AVX، AVX2، BMI، BMI2، F16C، FMA، LZCNT، PCONFIG، PKU، VAES، VPCLMULQDQ، SERIALIZE، HRESET، KL، WIDEKL، AVX\-VNNI، AVXIFMA، AVXVNNIINT8، AVXNECONVERT، CMPCCXADD، ENQCMD و UINTR.
.IP \fBgrandridge\fR 4
.IX Item "grandridge"
پردازنده Intel Grand Ridge با پشتیبانی از افزونه‌های 64\-bit و مجموعه‌دستورهای MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، AES، PREFETCHW، PCLMUL، RDRND، XSAVE، XSAVEC، XSAVES، XSAVEOPT، FSGSBASE، PTWRITE، RDPID، SGX، GFNI\-SSE، CLWB، MOVDIRI، MOVDIR64B، CLDEMOTE، WAITPKG، ADCX، AVX، AVX2، BMI، BMI2، F16C، FMA، LZCNT، PCONFIG، PKU، VAES، VPCLMULQDQ، SERIALIZE، HRESET، KL، WIDEKL، AVX\-VNNI، AVXIFMA، AVXVNNIINT8، AVXNECONVERT، CMPCCXADD، ENQCMD و UINTR.
.IP \fBclearwaterforest\fR 4
.IX Item "clearwaterforest"
پردازنده Intel Clearwater Forest با پشتیبانی از افزونه‌های 64\-bit و مجموعه‌دستورهای MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، AES، PREFETCHW، PCLMUL، RDRND، XSAVE، XSAVEC، XSAVES، XSAVEOPT، FSGSBASE، PTWRITE، RDPID، SGX، GFNI\-SSE، CLWB، MOVDIRI، MOVDIR64B، CLDEMOTE، WAITPKG، ADCX، AVX، AVX2، BMI، BMI2، F16C، FMA، LZCNT، PCONFIG، PKU، VAES، VPCLMULQDQ، SERIALIZE، HRESET، AVX\-VNNI، ENQCMD، UINTR، AVXIFMA، AVXVNNIINT8، AVXNECONVERT، CMPCCXADD، AVXVNNIINT16، SHA512، SM3، SM4، USER_MSR و PREFETCHI.
.IP \fBk6\fR 4
.IX Item "k6"
پردازنده AMD K6 با پشتیبانی از مجموعه‌دستورهای MMX.
.IP \fBk6\-2\fR 4
.IX Item "k6-2"
.PD 0
.IP \fBk6\-3\fR 4
.IX Item "k6-3"
.PD
نسخه‌های بهبودیافته از پردازنده AMD K6 با پشتیبانی از مجموعه‌دستورهای MMX و 3DNow!.
.IP \fBathlon\fR 4
.IX Item "athlon"
.PD 0
.IP \fBathlon\-tbird\fR 4
.IX Item "athlon-tbird"
.PD
پردازنده AMD Athlon با پشتیبانی از مجموعه‌دستورهای MMX، 3dNOW!، enhanced 3DNow! و دستورالعمل‌های پیش‌واکشی SSE.
.IP \fBathlon\-4\fR 4
.IX Item "athlon-4"
.PD 0
.IP \fBathlon\-xp\fR 4
.IX Item "athlon-xp"
.IP \fBathlon\-mp\fR 4
.IX Item "athlon-mp"
.PD
پردازنده بهبودیافته AMD Athlon با پشتیبانی از MMX، 3DNow!، enhanced 3DNow! و مجموعه‌دستورهای کامل SSE.
.IP \fBk8\fR 4
.IX Item "k8"
.PD 0
.IP \fBopteron\fR 4
.IX Item "opteron"
.IP \fBathlon64\fR 4
.IX Item "athlon64"
.IP \fBathlon\-fx\fR 4
.IX Item "athlon-fx"
.PD
پردازنده‌های مبتنی بر هسته AMD K8 با پشتیبانی از مجموعه‌دستورهای x86\-64، شامل پردازنده‌های AMD Opteron، Athlon 64 و Athlon 64 FX. (این گزینه ابرمجموعه‌ای از MMX، SSE، SSE2، 3DNow!، enhanced 3DNow! و افزونه‌های مجموعه‌دستور 64\-bit است.)
.IP \fBk8\-sse3\fR 4
.IX Item "k8-sse3"
.PD 0
.IP \fBopteron\-sse3\fR 4
.IX Item "opteron-sse3"
.IP \fBathlon64\-sse3\fR 4
.IX Item "athlon64-sse3"
.PD
نسخه‌های بهبودیافته از هسته‌های AMD K8 با پشتیبانی از مجموعه‌دستورهای SSE3.
.IP \fBamdfam10\fR 4
.IX Item "amdfam10"
.PD 0
.IP \fBbarcelona\fR 4
.IX Item "barcelona"
.PD
پردازنده‌های مبتنی بر هسته‌های AMD Family 10h با پشتیبانی از مجموعه‌دستورهای x86\-64. (این گزینه ابرمجموعه‌ای از CX16، MMX، SSE، SSE2، SSE3، SSE4A، 3DNow!، enhanced 3DNow!، ABM و افزونه‌های مجموعه‌دستور 64\-bit است.)
.IP \fBbdver1\fR 4
.IX Item "bdver1"
پردازنده‌های مبتنی بر هسته‌های AMD Family 15h با پشتیبانی از مجموعه‌دستورهای x86\-64. (این گزینه ابرمجموعه‌ای از FMA4، AVX، XOP، LWP، AES، PCLMUL، CX16، MMX، SSE، SSE2، SSE3، SSE4A، SSSE3، SSE4.1، SSE4.2، ABM و افزونه‌های مجموعه‌دستور 64\-bit است.)
.IP \fBbdver2\fR 4
.IX Item "bdver2"
پردازنده‌های مبتنی بر هسته AMD Family 15h با پشتیبانی از مجموعه‌دستورهای x86\-64. (این گزینه ابرمجموعه‌ای از BMI، TBM، F16C، FMA، FMA4، AVX، XOP، LWP، AES، PCLMUL، CX16، MMX، SSE، SSE2، SSE3، SSE4A، SSSE3، SSE4.1، SSE4.2، ABM و افزونه‌های مجموعه‌دستور 64\-bit است.)
.IP \fBbdver3\fR 4
.IX Item "bdver3"
پردازنده‌های مبتنی بر هسته AMD Family 15h با پشتیبانی از مجموعه‌دستورهای x86\-64. (این گزینه ابرمجموعه‌ای از BMI، TBM، F16C، FMA، FMA4، FSGSBASE، AVX، XOP، LWP، AES، PCLMUL، CX16، MMX، SSE، SSE2، SSE3، SSE4A، SSSE3، SSE4.1، SSE4.2، ABM و افزونه‌های مجموعه‌دستور 64\-bit است.)
.IP \fBbdver4\fR 4
.IX Item "bdver4"
پردازنده‌های مبتنی بر هسته AMD Family 15h با پشتیبانی از مجموعه‌دستورهای x86\-64. (این گزینه ابرمجموعه‌ای از BMI، BMI2، TBM، F16C، FMA، FMA4، FSGSBASE، AVX، AVX2، XOP، LWP، AES، PCLMUL، CX16، MOVBE، MMX، SSE، SSE2، SSE3، SSE4A، SSSE3، SSE4.1، SSE4.2، ABM و افزونه‌های مجموعه‌دستور 64\-bit است.)
.IP \fBznver1\fR 4
.IX Item "znver1"
پردازنده‌های مبتنی بر هسته AMD Family 17h با پشتیبانی از مجموعه‌دستورهای x86\-64. (این گزینه ابرمجموعه‌ای از BMI، BMI2، F16C، FMA، FSGSBASE، AVX، AVX2، ADCX، RDSEED، MWAITX، SHA، CLZERO، AES، PCLMUL، CX16، MOVBE، MMX، SSE، SSE2، SSE3، SSE4A، SSSE3، SSE4.1، SSE4.2، ABM، XSAVEC، XSAVES، CLFLUSHOPT، POPCNT و افزونه‌های مجموعه‌دستور 64\-bit است.)
.IP \fBznver2\fR 4
.IX Item "znver2"
پردازنده‌های مبتنی بر هسته AMD Family 17h با پشتیبانی از مجموعه‌دستورهای x86\-64. (این گزینه ابرمجموعه‌ای از BMI، BMI2، CLWB، F16C، FMA، FSGSBASE، AVX، AVX2، ADCX، RDSEED، MWAITX، SHA، CLZERO، AES، PCLMUL، CX16، MOVBE، MMX، SSE، SSE2، SSE3، SSE4A، SSSE3، SSE4.1، SSE4.2، ABM، XSAVEC، XSAVES، CLFLUSHOPT، POPCNT، RDPID، WBNOINVD و افزونه‌های مجموعه‌دستور 64\-bit است.)
.IP \fBznver3\fR 4
.IX Item "znver3"
پردازنده‌های مبتنی بر هسته AMD Family 19h با پشتیبانی از مجموعه‌دستورهای x86\-64. (این گزینه ابرمجموعه‌ای از BMI، BMI2، CLWB، F16C، FMA، FSGSBASE، AVX، AVX2، ADCX، RDSEED، MWAITX، SHA، CLZERO، AES، PCLMUL، CX16، MOVBE، MMX، SSE، SSE2، SSE3، SSE4A، SSSE3، SSE4.1، SSE4.2، ABM، XSAVEC، XSAVES، CLFLUSHOPT، POPCNT، RDPID، WBNOINVD، PKU، VPCLMULQDQ، VAES و افزونه‌های مجموعه‌دستور 64\-bit است.)
.IP \fBznver4\fR 4
.IX Item "znver4"
پردازنده‌های مبتنی بر هسته AMD Family 19h با پشتیبانی از مجموعه‌دستورهای x86\-64. (این گزینه ابرمجموعه‌ای از BMI، BMI2، CLWB، F16C، FMA، FSGSBASE، AVX، AVX2، ADCX، RDSEED، MWAITX، SHA، CLZERO، AES، PCLMUL، CX16، MOVBE، MMX، SSE، SSE2، SSE3، SSE4A، SSSE3، SSE4.1، SSE4.2، ABM، XSAVEC، XSAVES، CLFLUSHOPT، POPCNT، RDPID، WBNOINVD، PKU، VPCLMULQDQ، VAES، AVX512F، AVX512DQ، AVX512IFMA، AVX512CD، AVX512BW، AVX512VL، AVX512BF16، AVX512VBMI، AVX512VBMI2، AVX512VNNI، AVX512BITALG، AVX512VPOPCNTDQ، GFNI و افزونه‌های مجموعه‌دستور 64\-bit است.)
.IP \fBznver5\fR 4
.IX Item "znver5"
پردازنده‌های مبتنی بر هسته AMD Family 1ah با پشتیبانی از مجموعه‌دستورهای x86\-64. (این گزینه ابرمجموعه‌ای از BMI، BMI2، CLWB، F16C، FMA، FSGSBASE، AVX، AVX2، ADCX، RDSEED، MWAITX، SHA، CLZERO، AES، PCLMUL، CX16، MOVBE، MMX، SSE، SSE2، SSE3، SSE4A، SSSE3، SSE4.1، SSE4.2، ABM، XSAVEC، XSAVES، CLFLUSHOPT، POPCNT، RDPID، WBNOINVD، PKU، VPCLMULQDQ، VAES، AVX512F، AVX512DQ، AVX512IFMA، AVX512CD، AVX512BW، AVX512VL، AVX512BF16، AVX512VBMI، AVX512VBMI2، AVX512VNNI، AVX512BITALG، AVX512VPOPCNTDQ، GFNI، AVXVNNI، MOVDIRI، MOVDIR64B، AVX512VP2INTERSECT، PREFETCHI و افزونه‌های مجموعه‌دستور 64\-bit است.).IP \fBznver6\fR 4
.IX Item "znver6"
پردازنده‌های مبتنی بر هسته‌های AMD Family 1ah با پشتیبانی از مجموعه دستورات x86\-64. (این
مجموعه دربرگیرندهٔ BMI، BMI2، CLWB، F16C، FMA، FSGSBASE، AVX، AVX2، ADCX، RDSEED،
MWAITX، SHA، CLZERO، AES، PCLMUL، CX16، MOVBE، MMX، SSE، SSE2، SSE3، SSE4A،
SSSE3، SSE4.1، SSE4.2، ABM، XSAVEC، XSAVES، CLFLUSHOPT، POPCNT، RDPID،
WBNOINVD، PKU، VPCLMULQDQ، VAES، AVX512F، AVX512DQ، AVX512IFMA، AVX512CD،
AVX512BW، AVX512VL، AVX512BF16، AVX512VBMI، AVX512VBMI2، AVX512VNNI،
AVX512BITALG، AVX512VPOPCNTDQ، GFNI، AVXVNNI، MOVDIRI، MOVDIR64B،
AVX512VP2INTERSECT، PREFETCHI، AVXVNNIINT8، AVXIFMA، AVX512FP16، AVXNECONVERT،
AVX512BMM و افزونه‌های مجموعه دستورات 64\-bit است.)
.IP \fBbtver1\fR 4
.IX Item "btver1"
پردازنده‌های مبتنی بر هسته‌های AMD Family 14h با پشتیبانی از مجموعه دستورات x86\-64. (این
مجموعه دربرگیرندهٔ MMX، SSE، SSE2، SSE3، SSSE3، SSE4A، CX16، ABM و افزونه‌های
مجموعه دستورات 64\-bit است.)
.IP \fBbtver2\fR 4
.IX Item "btver2"
پردازنده‌های مبتنی بر هسته‌های AMD Family 16h با پشتیبانی از مجموعه دستورات x86\-64. این
شامل MOVBE، F16C، BMI، AVX، PCLMUL، AES، SSE4.2، SSE4.1، CX16، ABM،
SSE4A، SSSE3، SSE3، SSE2، SSE، MMX و افزونه‌های مجموعه دستورات 64\-bit است.
.IP \fBwinchip\-c6\fR 4
.IX Item "winchip-c6"
پردازندهٔ IDT WinChip C6، همانند i486 همراه با پشتیبانی افزوده از مجموعه دستورات MMX با آن
رفتار می‌شود.
.IP \fBwinchip2\fR 4
.IX Item "winchip2"
پردازندهٔ IDT WinChip 2، همانند i486 همراه با پشتیبانی افزوده از مجموعه دستورات MMX و !3DNow
با آن رفتار می‌شود.
.IP \fBc3\fR 4
.IX Item "c3"
پردازندهٔ VIA C3 با پشتیبانی از مجموعه دستورات MMX و !3DNow.
(برای این تراشه هیچ زمان‌بندی‌ای پیاده‌سازی نشده است.)
.IP \fBc3\-2\fR 4
.IX Item "c3-2"
پردازندهٔ VIA C3\-2 (Nehemiah/C5XL) با پشتیبانی از مجموعه دستورات MMX و SSE.
(برای این تراشه هیچ زمان‌بندی‌ای پیاده‌سازی نشده است.)
.IP \fBc7\fR 4
.IX Item "c7"
پردازندهٔ VIA C7 (Esther) با پشتیبانی از مجموعه دستورات MMX، SSE، SSE2 و SSE3.
(برای این تراشه هیچ زمان‌بندی‌ای پیاده‌سازی نشده است.)
.IP \fBsamuel\-2\fR 4
.IX Item "samuel-2"
پردازندهٔ VIA Eden Samuel 2 با پشتیبانی از مجموعه دستورات MMX و !3DNow.
(برای این تراشه هیچ زمان‌بندی‌ای پیاده‌سازی نشده است.)
.IP \fBnehemiah\fR 4
.IX Item "nehemiah"
پردازندهٔ VIA Eden Nehemiah با پشتیبانی از مجموعه دستورات MMX و SSE.
(برای این تراشه هیچ زمان‌بندی‌ای پیاده‌سازی نشده است.)
.IP \fBesther\fR 4
.IX Item "esther"
پردازندهٔ VIA Eden Esther با پشتیبانی از مجموعه دستورات MMX، SSE، SSE2 و SSE3.
(برای این تراشه هیچ زمان‌بندی‌ای پیاده‌سازی نشده است.)
.IP \fBeden\-x2\fR 4
.IX Item "eden-x2"
پردازندهٔ VIA Eden X2 با پشتیبانی از مجموعه دستورات x86\-64، MMX، SSE، SSE2 و SSE3.
(برای این تراشه هیچ زمان‌بندی‌ای پیاده‌سازی نشده است.)
.IP \fBeden\-x4\fR 4
.IX Item "eden-x4"
پردازندهٔ VIA Eden X4 با پشتیبانی از مجموعه دستورات x86\-64، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2،
AVX و AVX2.
(برای این تراشه هیچ زمان‌بندی‌ای پیاده‌سازی نشده است.)
.IP \fBnano\fR 4
.IX Item "nano"
پردازندهٔ عمومی VIA Nano با پشتیبانی از مجموعه دستورات x86\-64، MMX، SSE، SSE2، SSE3 و SSSE3.
(برای این تراشه هیچ زمان‌بندی‌ای پیاده‌سازی نشده است.)
.IP \fBnano\-1000\fR 4
.IX Item "nano-1000"
پردازندهٔ VIA Nano 1xxx با پشتیبانی از مجموعه دستورات x86\-64، MMX، SSE، SSE2، SSE3 و SSSE3.
(برای این تراشه هیچ زمان‌بندی‌ای پیاده‌سازی نشده است.)
.IP \fBnano\-2000\fR 4
.IX Item "nano-2000"
پردازندهٔ VIA Nano 2xxx با پشتیبانی از مجموعه دستورات x86\-64، MMX، SSE، SSE2، SSE3 و SSSE3.
(برای این تراشه هیچ زمان‌بندی‌ای پیاده‌سازی نشده است.)
.IP \fBnano\-3000\fR 4
.IX Item "nano-3000"
پردازندهٔ VIA Nano 3xxx با پشتیبانی از مجموعه دستورات x86\-64، MMX، SSE، SSE2، SSE3، SSSE3 و SSE4.1.
(برای این تراشه هیچ زمان‌بندی‌ای پیاده‌سازی نشده است.)
.IP \fBnano\-x2\fR 4
.IX Item "nano-x2"
پردازندهٔ VIA Nano Dual Core با پشتیبانی از مجموعه دستورات x86\-64، MMX، SSE، SSE2، SSE3، SSSE3 و SSE4.1.
(برای این تراشه هیچ زمان‌بندی‌ای پیاده‌سازی نشده است.)
.IP \fBnano\-x4\fR 4
.IX Item "nano-x4"
پردازندهٔ VIA Nano Quad Core با پشتیبانی از مجموعه دستورات x86\-64، MMX، SSE، SSE2، SSE3، SSSE3 و SSE4.1.
(برای این تراشه هیچ زمان‌بندی‌ای پیاده‌سازی نشده است.)
.IP \fBlujiazui\fR 4
.IX Item "lujiazui"
پردازندهٔ ZHAOXIN lujiazui با پشتیبانی از مجموعه دستورات x86\-64، MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1،
SSE4.2، POPCNT، AES، PCLMUL، RDRND، XSAVE، XSAVEOPT، FSGSBASE، CX16،
ABM، BMI، BMI2، FXSR و RDSEED. در حالی که این پردازنده‌ها
از AVX و F16C پشتیبانی می‌کنند، این موارد به دلایل کارایی توسط \f(CW\*(C`\-march=lujiazui\*(C'\fR
فعال نشده‌اند.
.IP \fByongfeng\fR 4
.IX Item "yongfeng"
پردازندهٔ ZHAOXIN yongfeng با پشتیبانی از مجموعه دستورات x86\-64، MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1،
SSE4.2، AVX، POPCNT، AES، PCLMUL، RDRND، XSAVE، XSAVEOPT، FSGSBASE، CX16،
ABM، BMI، BMI2، F16C، FXSR، RDSEED، AVX2، FMA، SHA و LZCNT.
.IP \fBshijidadao\fR 4
.IX Item "shijidadao"
پردازندهٔ ZHAOXIN shijidadao با پشتیبانی از مجموعه دستورات x86\-64، MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1،
SSE4.2، AVX، POPCNT، AES، PCLMUL، RDRND، XSAVE، XSAVEOPT، FSGSBASE، CX16،
ABM، BMI، BMI2، F16C، FXSR، RDSEED، AVX2، FMA، SHA و LZCNT.
.IP \fBgeode\fR 4
.IX Item "geode"
پردازندهٔ تعبیه‌شدهٔ AMD Geode با پشتیبانی از مجموعه دستورات MMX و !3DNow.
.IP \fBc86\-4g\-m4\fR 4
.IX Item "c86-4g-m4"
پردازندهٔ HYGON c86\-4g\-m4 با پشتیبانی از مجموعه دستورات x86\-64، MMX، SSE، SSE2، SSE3، SSE4A، CX16، ABM، SSSE3،
SSE4.1، SSE4.2، AES، PCLMUL، AVX، AVX2، BMI، BMI2، F16C، FMA، PRFCHW، FXSR، SHA،
XSAVE، XSAVEOPT، XSAVEC، FSGSBASE، RDRND، MOVBE، MWAITX، ADX، RDSEED، CLZERO،
CLFLUSHOPT، XSAVES، LZCNT و POPCNT.
.IP \fBc86\-4g\-m6\fR 4
.IX Item "c86-4g-m6"
پردازندهٔ HYGON c86\-4g\-m6 با پشتیبانی از مجموعه دستورات x86\-64، MMX، SSE، SSE2، SSE3، SSE4A، CX16، ABM، SSSE3،
SSE4.1، SSE4.2، AES، PCLMUL، AVX، AVX2، BMI، BMI2، F16C، FMA، PRFCHW، FXSR، SHA،
XSAVE، XSAVEOPT، XSAVEC، FSGSBASE، RDRND، MOVBE، MWAITX، ADX، RDSEED، CLZERO،
CLFLUSHOPT، XSAVES، LZCNT و POPCNT.
.IP \fBc86\-4g\-m7\fR 4
.IX Item "c86-4g-m7"
پردازندهٔ HYGON c86\-4g\-m7 با پشتیبانی از مجموعه دستورات x86\-64، MMX، SSE، SSE2، SSE3، SSE4A، CX16، ABM، SSSE3،
SSE4.1، SSE4.2، AES، PCLMUL، AVX، AVX2، BMI، BMI2، F16C، FMA، PRFCHW، FXSR، SHA،
XSAVE، XSAVEOPT، XSAVEC، FSGSBASE، RDRND، MOVBE، MWAITX، ADX، RDSEED، CLZERO،
CLFLUSHOPT، XSAVES، LZCNT، POPCNT، AVX512F، AVX512DQ، AVX512IFMA، AVX512CD،
AVX512BW، AVX512VL، AVX512BF16، AVX512VBMI، AVX512VBMI2، GFNI، AVX512VNNI، VAES،
AVX512BITALG، AVX512VPOPCNTDQ، AVX512VP2INTERSECT، AVXVNNI، VPCLMULQDQ و
WBNOINVD.
.IP \fBc86\-4g\-m8\fR 4
.IX Item "c86-4g-m8"
پردازندهٔ HYGON c86\-4g\-m8 با پشتیبانی از مجموعه دستورات x86\-64، MMX، SSE، SSE2، SSE3، SSE4A، CX16، ABM، SSSE3،
SSE4.1، SSE4.2، AES، PCLMUL، AVX، AVX2، BMI، BMI2، F16C، FMA، PRFCHW، FXSR، SHA،
XSAVE، XSAVEOPT، XSAVEC، FSGSBASE، RDRND، MOVBE، MWAITX، ADX، RDSEED، CLZERO،
CLFLUSHOPT، XSAVES، LZCNT، POPCNT، AVX512F، AVX512DQ، AVX512IFMA، AVX512CD،
AVX512BW، AVX512VL، AVX512BF16، AVX512VBMI، AVX512VBMI2، GFNI، AVX512VNNI، VAES،
AVX512BITALG، AVX512VPOPCNTDQ، AVX512VP2INTERSECT، AVXVNNI، VPCLMULQDQ و
WBNOINVD.
.RE
.RS 4
.RE
.IP \fB\-mtune=\fR\fIcpu\-type\fR 4
.IX Item "-mtune=cpu-type"
تمام موارد قابل اعمال بر کد تولیدشده را برای \fIcpu\-type\fR تنظیم و بهینه‌سازی می‌کند،
به جز ABI و مجموعه دستورات دردسترس.
در حالی که انتخاب یک \fIcpu\-type\fR خاص، امور را به‌طور مناسب برای آن تراشهٔ معین
زمان‌بندی می‌کند، کامپایلر کدی تولید نخواهد کرد که نتواند روی نوع ماشین پیش‌فرض
اجرا شود، مگر اینکه از گزینهٔ \&\fB\-march=\fR\fIcpu\-type\fR استفاده کنید.
برای نمونه، اگر GCC برای i686\-pc\-linux\-gnu پیکربندی شده باشد،
آن‌گاه \fB\-mtune=pentium4\fR کدی تولید می‌کند که برای Pentium 4 بهینه‌سازی شده
اما همچنان روی ماشین‌های i686 اجرا می‌شود.
.Sp
گزینه‌های انتخابی برای \fIcpu\-type\fR همانند انتخاب‌های موجود برای \fB\-march\fR هستند.
علاوه بر این، \fB\-mtune\fR از ۲ انتخاب اضافه برای \fIcpu\-type\fR پشتیبانی می‌کند:
.RS 4
.IP \fBgeneric\fR 4
.IX Item "generic"
تولید کد بهینه‌سازی‌شده برای رایج‌ترین پردازنده‌های IA32/AMD64/EM64T.
اگر پردازنده‌ای را که کد شما روی آن اجرا خواهد شد می‌شناسید، باید به‌جای
\&\fB\-mtune=generic\fR از گزینهٔ متناظر \fB\-mtune\fR یا \fB\-march\fR استفاده نمایید.
اما اگر دقیقاً نمی‌دانید کاربران برنامهٔ شما چه پردازنده‌ای در اختیار خواهند داشت،
باید از این گزینه استفاده کنید.
.Sp
هم‌گام با ورود پردازنده‌های جدید به بازار، رفتار این گزینه تغییر خواهد کرد.
بنابراین، اگر به نسخهٔ جدیدتری از GCC ارتقا دهید، تولید کد کنترل‌شده توسط
این گزینه برای بازتاب پردازنده‌هایی که در زمان انتشار آن نسخه از GCC
بیشترین رواج را داشته‌اند، تغییر خواهد کرد.
.Sp
گزینه‌ای تحت عنوان \fB\-march=generic\fR وجود ندارد، زیرا \fB\-march\fR
بیانگر مجموعه دستوراتی است که کامپایلر مجاز به استفاده از آن‌هاست، و هیچ
مجموعه دستور عمومی قابل اعمالی برای همهٔ پردازنده‌ها وجود ندارد. در مقابل،
\&\fB\-mtune\fR پردازنده (یا در این مورد، مجموعه‌ای از پردازنده‌ها) را مشخص
می‌کند که کد برای آن بهینه‌سازی می‌شود..IP \fBintel\fR 4
.IX Item "intel"
تولید کدی که برای جدیدترین پردازنده‌های Intel بهینه‌سازی شده است، که برای این نسخه از GCC شامل Haswell و Silvermont می‌شوند. اگر پردازنده‌ای را که کد شما روی آن اجرا خواهد شد می‌شناسید، باید به‌جای \fB\-mtune=intel\fR از گزینهٔ متناظر \fB\-mtune\fR یا \fB\-march\fR استفاده کنید. اما اگر می‌خواهید برنامه‌تان هم روی Diamond Rapids و هم روی Clearwater Forest عملکرد بهتری داشته باشد، باید از این گزینه استفاده کنید.
.Sp
با عرضهٔ پردازنده‌های جدید Intel به بازار، رفتار این گزینه تغییر خواهد کرد. بنابراین، اگر به نسخهٔ جدیدتری از GCC ارتقا دهید، تولید کدِ کنترل‌شده توسط این گزینه تغییر خواهد کرد تا منعکس‌کنندهٔ جدیدترین پردازنده‌های Intel در زمان انتشار آن نسخه از GCC باشد.
.Sp
گزینه‌ای به نام \fB\-march=intel\fR وجود ندارد، زیرا \fB\-march\fR نشان‌دهندهٔ مجموعه دستورالعمل‌هایی است که کامپایلر می‌تواند استفاده کند، و هیچ مجموعه دستورالعمل مشترکی وجود ندارد که برای همهٔ پردازنده‌ها قابل‌اعمال باشد. در مقابل، \fB\-mtune\fR پردازنده (یا در این مورد، مجموعه‌ای از پردازنده‌ها) را مشخص می‌کند که کد برای آن بهینه‌سازی می‌شود.
.RE
.RS 4
.RE
.PP
گزینه‌های زیر امکان کنترل دقیق‌تری را بر روی اینکه کدام افزونه‌های مجموعه دستورالعمل توسط GCC هدف قرار گیرند، فراهم می‌کنند.
هر یک دارای یک گزینهٔ متناظر \fB\-mno\-\fR برای غیرفعال کردن استفاده از این دستورالعمل‌ها است.
.PP
این افزونه‌ها همچنین به‌صورت توابع توکار (built\-in functions) در دسترس هستند: برای جزئیات توابعی که با این گزینه‌ها فعال و غیرفعال می‌شوند، \fBx86 Built\-in Functions\fR را ببینید.
.PP
این گزینه‌ها GCC را قادر می‌سازند تا از این دستورالعمل‌های گسترش‌یافته در کد تولیدشده استفاده کند. برنامه‌هایی که تشخیص پردازنده را در زمان اجرا انجام می‌دهند، باید برای هر معماری پشتیبانی‌شده فایل‌های جداگانه‌ای را با پرچم‌های مناسب کامپایل کنند. به‌ویژه، فایلی که حاوی کد تشخیص پردازنده است باید بدون این گزینه‌ها کامپایل شود.
.PP
برای کنترل اینکه آیا دستورالعمل‌های 387 یا SSE/AVX به‌طور خودکار برای محاسبات ممیز شناور تولید شوند یا خیر، گزینهٔ \fB\-mfpmath=\fR را در زیر ببینید.
.IP \fB\-mmmx\fR 4
.IX Item "-mmmx"
پشتیبانی از توابع توکار MMX.
.IP \fB\-msse\fR 4
.IX Item "-msse"
پشتیبانی از توابع توکار و تولید کد MMX و SSE.
.IP \fB\-msse2\fR 4
.IX Item "-msse2"
پشتیبانی از توابع توکار و تولید کد MMX، SSE و SSE2.
.IP \fB\-msse3\fR 4
.IX Item "-msse3"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2 و SSE3.
.IP \fB\-mssse3\fR 4
.IX Item "-mssse3"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3 و SSSE3.
.IP \fB\-msse4.1\fR 4
.IX Item "-msse4.1"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3 و SSE4.1.
.IP \fB\-msse4.2\fR 4
.IX Item "-msse4.2"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1 و SSE4.2.
.IP \fB\-msse4\fR 4
.IX Item "-msse4"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1 و SSE4.2.
.Sp
توجه داشته باشید که \fB\-msse4\fR هر دو پشتیبانی از SSE4.1 و SSE4.2 را فعال می‌کند، در حالی که \fB\-mno\-sse4\fR آن ویژگی‌ها را خاموش می‌کند؛ هیچ‌یک از اَشکال این گزینه بر پشتیبانی از SSE4A، که به‌طور جداگانه توسط \fB\-msse4a\fR کنترل می‌شود، تأثیری ندارد.
.IP \fB\-msse4a\fR 4
.IX Item "-msse4a"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3 و SSE4A.
.IP \fB\-mavx\fR 4
.IX Item "-mavx"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2 و AVX.
.IP \fB\-mavx2\fR 4
.IX Item "-mavx2"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX و AVX2.
.IP \fB\-mavx512f\fR 4
.IX Item "-mavx512f"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2 و AVX512F.
.IP \fB\-mavx512cd\fR 4
.IX Item "-mavx512cd"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2، AVX512F و AVX512CD.
.IP \fB\-mavx512vl\fR 4
.IX Item "-mavx512vl"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2، AVX512F و AVX512VL.
.IP \fB\-mavx512bw\fR 4
.IX Item "-mavx512bw"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2، AVX512F و AVX512BW.
.IP \fB\-mavx512dq\fR 4
.IX Item "-mavx512dq"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2، AVX512F و AVX512DQ.
.IP \fB\-mavx512ifma\fR 4
.IX Item "-mavx512ifma"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2، AVX512F و AVX512IFMA.
.IP \fB\-mavx512vbmi\fR 4
.IX Item "-mavx512vbmi"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2، AVX512F و AVX512VBMI.
.IP \fB\-mavx512vpopcntdq\fR 4
.IX Item "-mavx512vpopcntdq"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2، AVX512F و AVX512VPOPCNTDQ.
.IP \fB\-mavx512vp2intersect\fR 4
.IX Item "-mavx512vp2intersect"
پشتیبانی از توابع توکار و تولید کد AVX512VP2INTERSECT.
.IP \fB\-mavx512vnni\fR 4
.IX Item "-mavx512vnni"
پشتیبانی از توابع توکار و تولید کد AVX512VNNI.
.IP \fB\-mavx512vbmi2\fR 4
.IX Item "-mavx512vbmi2"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2، AVX512F و AVX512VBMI2.
.IP \fB\-mavx512bf16\fR 4
.IX Item "-mavx512bf16"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2، AVX512F و AVX512BF16.
.IP \fB\-mavx512fp16\fR 4
.IX Item "-mavx512fp16"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2، AVX512F و AVX512\-FP16.
.IP \fB\-mavx512bitalg\fR 4
.IX Item "-mavx512bitalg"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2، AVX512F و AVX512BITALG.
.IP \fB\-mavx512bmm\fR 4
.IX Item "-mavx512bmm"
پشتیبانی از توابع توکار و تولید کد AVX512BMM.
.IP \fB\-mavxvnni\fR 4
.IX Item "-mavxvnni"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2 و AVXVNNI.
.IP \fB\-mavxifma\fR 4
.IX Item "-mavxifma"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2 و AVXIFMA.
.IP \fB\-mavxvnniint8\fR 4
.IX Item "-mavxvnniint8"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2 و AVXVNNIINT8.
.IP \fB\-mavxneconvert\fR 4
.IX Item "-mavxneconvert"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2 و AVXNECONVERT.
.IP \fB\-mavxvnniint16\fR 4
.IX Item "-mavxvnniint16"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2 و AVXVNNIINT16.
.IP \fB\-mavx10.1\fR 4
.IX Item "-mavx10.1"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2 و AVX10.1.
.IP \fB\-mavx10.2\fR 4
.IX Item "-mavx10.2"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2، AVX10.1 و AVX10.2.
.IP \fB\-msha\fR 4
.IX Item "-msha"
پشتیبانی از توابع توکار و تولید کد SHA1 و SHA256.
.IP \fB\-maes\fR 4
.IX Item "-maes"
پشتیبانی از توابع توکار و تولید کد AES.
.IP \fB\-mpclmul\fR 4
.IX Item "-mpclmul"
پشتیبانی از توابع توکار و تولید کد PCLMUL.
.IP \fB\-mclflushopt\fR 4
.IX Item "-mclflushopt"
پشتیبانی از دستورالعمل‌های CLFLUSHOPT..IP \fB\-mclwb\fR 4
.IX Item "-mclwb"
پشتیبانی از دستور CLWB.
.IP \fB\-mfsgsbase\fR 4
.IX Item "-mfsgsbase"
پشتیبانی از توابع توکار و تولید کد FSGSBASE.
.IP \fB\-mptwrite\fR 4
.IX Item "-mptwrite"
پشتیبانی از توابع توکار و تولید کد PTWRITE.
.IP \fB\-mrdrnd\fR 4
.IX Item "-mrdrnd"
پشتیبانی از توابع توکار و تولید کد RDRND.
.IP \fB\-mf16c\fR 4
.IX Item "-mf16c"
پشتیبانی از توابع توکار و تولید کد F16C.
.IP \fB\-mfma\fR 4
.IX Item "-mfma"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX و FMA.
.IP \fB\-mfma4\fR 4
.IX Item "-mfma4"
پشتیبانی از توابع توکار و تولید کد FMA4.
.IP \fB\-mpconfig\fR 4
.IX Item "-mpconfig"
پشتیبانی از توابع توکار و تولید کد PCONFIG.
.IP \fB\-mwbnoinvd\fR 4
.IX Item "-mwbnoinvd"
پشتیبانی از توابع توکار و تولید کد WBNOINVD.
.IP \fB\-mprfchw\fR 4
.IX Item "-mprfchw"
پشتیبانی از دستور PREFETCHW.
.IP \fB\-mrdpid\fR 4
.IX Item "-mrdpid"
پشتیبانی از توابع توکار و تولید کد RDPID.
.IP \fB\-mrdseed\fR 4
.IX Item "-mrdseed"
پشتیبانی از دستور RDSEED.
.IP \fB\-msgx\fR 4
.IX Item "-msgx"
پشتیبانی از توابع توکار و تولید کد SGX.
.IP \fB\-mxop\fR 4
.IX Item "-mxop"
پشتیبانی از توابع توکار و تولید کد XOP.
.IP \fB\-mlwp\fR 4
.IX Item "-mlwp"
پشتیبانی از توابع توکار و تولید کد LWP.
.IP \fB\-m3dnow\fR 4
.IX Item "-m3dnow"
پشتیبانی از توابع توکار !3DNow.
.IP \fB\-m3dnowa\fR 4
.IX Item "-m3dnowa"
پشتیبانی از توابع توکار !Athlon 3Dnow.
.IP \fB\-mpopcnt\fR 4
.IX Item "-mpopcnt"
پشتیبانی از تولید کد دستور popcnt.
.IP \fB\-mabm\fR 4
.IX Item "-mabm"
پشتیبانی از تولید کد دستورهای عملیات بیتی پیشرفته (ABM).
.IP \fB\-madx\fR 4
.IX Item "-madx"
پشتیبانی از دستورهای add\-carry با حفظ پرچم.
.IP \fB\-mbmi\fR 4
.IX Item "-mbmi"
پشتیبانی از توابع توکار و تولید کد BMI.
.IP \fB\-mbmi2\fR 4
.IX Item "-mbmi2"
پشتیبانی از توابع توکار و تولید کد BMI2.
.IP \fB\-mlzcnt\fR 4
.IX Item "-mlzcnt"
پشتیبانی از تابع توکار و تولید کد LZCNT.
.IP \fB\-mfxsr\fR 4
.IX Item "-mfxsr"
پشتیبانی از دستورهای FXSAVE و FXRSTOR.
.IP \fB\-mxsave\fR 4
.IX Item "-mxsave"
پشتیبانی از دستورهای XSAVE و XRSTOR.
.IP \fB\-mxsaveopt\fR 4
.IX Item "-mxsaveopt"
پشتیبانی از دستور XSAVEOPT.
.IP \fB\-mxsavec\fR 4
.IX Item "-mxsavec"
پشتیبانی از دستورهای XSAVEC.
.IP \fB\-mxsaves\fR 4
.IX Item "-mxsaves"
پشتیبانی از دستورهای XSAVES و XRSTORS.
.IP \fB\-mrtm\fR 4
.IX Item "-mrtm"
پشتیبانی از توابع توکار و تولید کد RTM.
.IP \fB\-mhle\fR 4
.IX Item "-mhle"
پشتیبانی از پیشوندهای Hardware Lock Elision.
.IP \fB\-mtbm\fR 4
.IX Item "-mtbm"
پشتیبانی از توابع توکار و تولید کد TBM.
.IP \fB\-mmwaitx\fR 4
.IX Item "-mmwaitx"
پشتیبانی از توابع توکار و تولید کد MWAITX و MONITORX.
.IP \fB\-mclzero\fR 4
.IX Item "-mclzero"
پشتیبانی از توابع توکار و تولید کد CLZERO.
.IP \fB\-mpku\fR 4
.IX Item "-mpku"
پشتیبانی از توابع توکار و تولید کد PKU.
.IP \fB\-mgfni\fR 4
.IX Item "-mgfni"
پشتیبانی از توابع توکار و تولید کد GFNI.
.IP \fB\-mvaes\fR 4
.IX Item "-mvaes"
پشتیبانی از توابع توکار و تولید کد VAES.
.IP \fB\-mwaitpkg\fR 4
.IX Item "-mwaitpkg"
پشتیبانی از توابع توکار و تولید کد WAITPKG.
.IP \fB\-mvpclmulqdq\fR 4
.IX Item "-mvpclmulqdq"
پشتیبانی از توابع توکار و تولید کد VPCLMULQDQ.
.IP \fB\-mmovdiri\fR 4
.IX Item "-mmovdiri"
پشتیبانی از توابع توکار و تولید کد MOVDIRI.
.IP \fB\-mmovdir64b\fR 4
.IX Item "-mmovdir64b"
پشتیبانی از توابع توکار و تولید کد MOVDIR64B.
.IP \fB\-menqcmd\fR 4
.IX Item "-menqcmd"
پشتیبانی از توابع توکار و تولید کد ENQCMD.
.IP \fB\-muintr\fR 4
.IX Item "-muintr"
پشتیبانی از توابع توکار و تولید کد UINTR.
.IP \fB\-mtsxldtrk\fR 4
.IX Item "-mtsxldtrk"
پشتیبانی از توابع توکار و تولید کد TSXLDTRK.
.IP \fB\-mcldemote\fR 4
.IX Item "-mcldemote"
پشتیبانی از توابع توکار و تولید کد CLDEMOTE.
.IP \fB\-mserialize\fR 4
.IX Item "-mserialize"
پشتیبانی از توابع توکار و تولید کد SERIALIZE.
.IP \fB\-mamx\-tile\fR 4
.IX Item "-mamx-tile"
پشتیبانی از توابع توکار و تولید کد AMX\-TILE.
.IP \fB\-mamx\-int8\fR 4
.IX Item "-mamx-int8"
پشتیبانی از توابع توکار و تولید کد AMX\-INT8.
.IP \fB\-mamx\-bf16\fR 4
.IX Item "-mamx-bf16"
پشتیبانی از توابع توکار و تولید کد AMX\-BF16.
.IP \fB\-mhreset\fR 4
.IX Item "-mhreset"
پشتیبانی از توابع توکار و تولید کد HRESET.
.IP \fB\-mkl\fR 4
.IX Item "-mkl"
پشتیبانی از توابع توکار و تولید کد KL.
.IP \fB\-mwidekl\fR 4
.IX Item "-mwidekl"
پشتیبانی از توابع توکار و تولید کد WIDEKL.
.IP \fB\-mcmpccxadd\fR 4
.IX Item "-mcmpccxadd"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2 و
CMPCCXADD.
.IP \fB\-mamx\-fp16\fR 4
.IX Item "-mamx-fp16"
پشتیبانی از توابع توکار و تولید کد AMX\-FP16.
.IP \fB\-mprefetchi\fR 4
.IX Item "-mprefetchi"
پشتیبانی از توابع توکار و تولید کد PREFETCHI.
.IP \fB\-mraoint\fR 4
.IX Item "-mraoint"
پشتیبانی از توابع توکار و تولید کد RAOINT.
.IP \fB\-mamx\-complex\fR 4
.IX Item "-mamx-complex"
پشتیبانی از توابع توکار و تولید کد AMX\-COMPLEX.
.IP \fB\-msm3\fR 4
.IX Item "-msm3"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX و
SM3.
.IP \fB\-msm4\fR 4
.IX Item "-msm4"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX و
SM4.
.IP \fB\-msha512\fR 4
.IX Item "-msha512"
پشتیبانی از توابع توکار و تولید کد MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX و
SHA512..IP \fB\-mapxf\fR 4
.IX Item "-mapxf"
پشتیبانی از تولید کد برای ویژگی‌های APX، شامل EGPR، PUSH2POP2، NDD، PPX، NF، CCMP و ZU.
.IP \fB\-musermsr\fR 4
.IX Item "-musermsr"
پشتیبانی از توابع توکار و تولید کد برای USER_MSR.
.IP \fB\-mamx\-avx512\fR 4
.IX Item "-mamx-avx512"
پشتیبانی از توابع توکار و تولید کد برای MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، AVX2، AVX10.1، AVX10.2 و AMX\-AVX512.
.IP \fB\-mamx\-tf32\fR 4
.IX Item "-mamx-tf32"
پشتیبانی از توابع توکار و تولید کد برای AMX\-TF32.
.IP \fB\-mamx\-fp8\fR 4
.IX Item "-mamx-fp8"
پشتیبانی از توابع توکار و تولید کد برای AMX\-FP8.
.IP \fB\-mmovrs\fR 4
.IX Item "-mmovrs"
پشتیبانی از توابع توکار و تولید کد برای MOVRS.
.IP \fB\-mamx\-movrs\fR 4
.IX Item "-mamx-movrs"
پشتیبانی از توابع توکار و تولید کد برای AMX\-MOVRS.
.PP
این گزینه‌های اضافی برای خانوادهٔ پردازنده‌های x86 در دسترس هستند.
.IP \fB\-mfpmath=\fR\fIunit\fR 4
.IX Item "-mfpmath=unit"
تولید محاسبات ممیز شناور برای واحد انتخابی \fIunit\fR. انتخاب‌ها برای \fIunit\fR عبارتند از:
.RS 4
.IP \fB387\fR 4
.IX Item "387"
استفاده از پردازندهٔ کمکی ممیز شناور استاندارد 387 که روی اکثر تراشه‌ها موجود است و در غیر این صورت شبیه‌سازی می‌شود.
کد کامپایل‌شده با این گزینه تقریباً در همه‌جا اجرا می‌شود.
نتایج موقت به‌جای دقت مشخص‌شده توسط نوع داده، با دقت ۸۰ بیتی محاسبه می‌شوند که ممکن است در مقایسه با اکثر تراشه‌های دیگر به نتایجی کمی متفاوت منجر شود. برای توضیحات دقیق‌تر \fB\-ffloat\-store\fR را ببینید.
.Sp
این گزینه، انتخاب پیش‌فرض برای اهداف غیرِ Darwin در x86\-32 است.
.IP \fBsse\fR 4
.IX Item "sse"
استفاده از دستورالعمل‌های ممیز شناور اسکالر موجود در مجموعه دستورالعمل‌های SSE.
این مجموعه دستورالعمل توسط پردازنده‌های Pentium III و جدیدتر، و در خط تولید AMD توسط تراشه‌های Athlon\-4، Athlon XP و Athlon MP پشتیبانی می‌شود.
نسخه‌های اولیه مجموعه دستورالعمل SSE تنها از محاسبات با دقت یگانه (single\-precision) پشتیبانی می‌کنند، بنابراین محاسبات با دقت دوگانه (double) و دقت گسترش‌یافته (extended\-precision) همچنان با استفاده از 387 انجام می‌شوند.
نسخه‌های بعدی که تنها در پردازنده‌های Pentium 4 و AMD x86\-64 موجود هستند، از محاسبات با دقت دوگانه نیز پشتیبانی می‌کنند.
.Sp
برای کامپایلر x86\-32، باید از سوییچ‌های \fB\-march=\fR\fIcpu\-type\fR،
\&\fB\-msse\fR
یا \fB\-msse2\fR برای فعال‌سازی افزونه‌های SSE و اثرگذار کردن این گزینه استفاده کنید. برای کامپایلر x86\-64، این افزونه‌ها به‌طور پیش‌فرض فعال هستند.
.Sp
کد حاصل باید در بیشتر موارد به‌طور قابل توجهی سریع‌تر باشد و از مشکلات ناپایداری عددی کدهای 387 جلوگیری کند، اما ممکن است برخی از کدهای موجود را که انتظار متغیرهای موقت ۸۰ بیتی دارند، با مشکل مواجه کند.
.Sp
این انتخاب، پیش‌فرض برای کامپایلر x86\-64، اهداف Darwin x86\-32، و انتخاب پیش‌فرض برای اهداف x86\-32 دارای مجموعه دستورالعمل‌های SSE2 هنگام فعال بودن \fB\-ffast\-math\fR است.
.Sp
هنگامی که از \fB\-mavx\fR (یا گزینهٔ دیگری که افزونه‌های AVX را فعال می‌کند) استفاده شود، GCC دستورالعمل‌های SSE را غیرفعال می‌کند. در عوض، در صورت نیاز دستورالعمل‌های جدید AVX یا معادل‌های AVX را برای تمامی دستورالعمل‌های SSE تولید می‌کند.
.IP \fBsse,387\fR 4
.IX Item "sse,387"
.PD 0
.IP \fBsse+387\fR 4
.IX Item "sse+387"
.IP \fBboth\fR 4
.IX Item "both"
.PD
تلاش برای استفاده هم‌زمان از هر دو مجموعه دستورالعمل. این کار عملاً تعداد ثبات‌های در دسترس را دو برابر می‌کند، و در تراشه‌های دارای واحدهای اجرایی جداگانه برای 387 و SSE، منابع اجرایی را نیز دو برابر می‌سازد. از این گزینه با احتیاط استفاده کنید زیرا هنوز آزمایشی است، چرا که تخصیص‌دهندهٔ ثبات‌های GCC واحدهای تابعی مجزا را به‌خوبی مدل‌سازی نمی‌کند که می‌تواند منجر به کارایی ناپایدار شود.
.RE
.RS 4
.RE
.IP \fB\-mieee\-fp\fR 4
.IX Item "-mieee-fp"
.PD 0
.IP \fB\-mno\-ieee\-fp\fR 4
.IX Item "-mno-ieee-fp"
.PD
کنترل اینکه آیا کامپایلر از مقایسه‌های ممیز شناور IEEE استفاده کند یا خیر. این مقایسه‌ها حالتی را که نتیجه مقایسه بدون ترتیب (unordered) است، به‌درستی مدیریت می‌کنند.
.IP \fB\-m80387\fR 4
.IX Item "-m80387"
.PD 0
.IP \fB\-mhard\-float\fR 4
.IX Item "-mhard-float"
.PD
تولید خروجی حاوی دستورالعمل‌های 80387 برای ممیز شناور.
.IP \fB\-mno\-80387\fR 4
.IX Item "-mno-80387"
.PD 0
.IP \fB\-msoft\-float\fR 4
.IX Item "-msoft-float"
.PD
تولید خروجی حاوی فراخوانی‌های کتابخانه‌ای برای ممیز شناور.
.Sp
\&\fBهشدار:\fR کتابخانه‌های مورد نیاز بخشی از GCC نیستند.
به‌طور معمول از امکانات کامپایلر C متداول ماشین استفاده می‌شود، اما این کار در کامپایل متقاطع به‌طور مستقیم امکان‌پذیر نیست. شما باید تدابیر لازم را برای فراهم کردن توابع کتابخانه‌ای مناسب برای کامپایل متقاطع بیندیشید.
.Sp
در ماشین‌هایی که یک تابع، نتایج ممیز شناور را در پشتهٔ ثبات‌های 80387 بازمی‌گرداند، ممکن است حتی در صورت استفاده از \fB\-msoft\-float\fR نیز برخی از کدهای عملیاتی (opcodes) ممیز شناور صادر شوند.
.IP \fB\-mno\-fp\-ret\-in\-387\fR 4
.IX Item "-mno-fp-ret-in-387"
عدم استفاده از ثبات‌های FPU برای مقادیر بازگشتی توابع.
.Sp
در قرارداد فراخوانی معمول، توابع مقادیر با انواع \f(CW\*(C`float\*(C'\fR و \f(CW\*(C`double\*(C'\fR را در یک ثبات FPU بازمی‌گردانند، حتی اگر FPU وجود نداشته باشد. ایده این است که سیستم‌عامل باید یک FPU را شبیه‌سازی کند.
.Sp
گزینهٔ \fB\-mno\-fp\-ret\-in\-387\fR باعث می‌شود این مقادیر در عوض در ثبات‌های معمولی CPU بازگردانده شوند.
.IP \fB\-mno\-fancy\-math\-387\fR 4
.IX Item "-mno-fancy-math-387"
برخی شبیه‌سازهای 387 از دستورالعمل‌های \f(CW\*(C`sin\*(C'\fR، \f(CW\*(C`cos\*(C'\fR و \f(CW\*(C`sqrt\*(C'\fR برای 387 پشتیبانی نمی‌کنند. این گزینه را مشخص کنید تا از تولید این دستورالعمل‌ها جلوگیری شود.
این گزینه زمانی که \fB\-march\fR نشان دهد CPU هدف همیشه دارای FPU است و در نتیجه نیازی به شبیه‌سازی دستورالعمل وجود ندارد، نادیده گرفته می‌شود. این دستورالعمل‌ها تولید نمی‌شوند مگر اینکه از سوییچ \fB\-funsafe\-math\-optimizations\fR نیز استفاده کنید.
.IP \fB\-malign\-double\fR 4
.IX Item "-malign-double"
.PD 0
.IP \fB\-mno\-align\-double\fR 4
.IX Item "-mno-align-double"
.PD
کنترل اینکه آیا GCC متغیرهای با نوع \f(CW\*(C`double\*(C'\fR، \f(CW\*(C`long double\*(C'\fR و \f(CW\*(C`long long\*(C'\fR را در یک مرز دو کلمه‌ای (two\-word) یا یک کلمه‌ای (one\-word) هم‌تراز کند یا خیر. هم‌تراز کردن متغیرهای \f(CW\*(C`double\*(C'\fR روی یک مرز دو کلمه‌ای، کدی تولید می‌کند که روی Pentium تا حدی سریع‌تر اجرا می‌شود، البته به بهای مصرف حافظهٔ بیشتر.
.Sp
در x86\-64، گزینهٔ \fB\-malign\-double\fR به‌طور پیش‌فرض فعال است.
.Sp
\&\fBهشدار:\fR در صورت استفاده از سوییچ \fB\-malign\-double\fR، ساختارهای حاوی انواع فوق متفاوت از مشخصات منتشرشده رابط باینری کاربردی (ABI) برای x86\-32 هم‌تراز می‌شوند و از نظر باینری با ساختارهای موجود در کدهایی که بدون این سوییچ کامپایل شده‌اند سازگار نخواهند بود.
.IP \fB\-m96bit\-long\-double\fR 4
.IX Item "-m96bit-long-double"
.PD 0
.IP \fB\-m128bit\-long\-double\fR 4
.IX Item "-m128bit-long-double"
.PD
این سوییچ‌ها اندازهٔ نوع \f(CW\*(C`long double\*(C'\fR را کنترل می‌کنند. رابط باینری برنامه‌بردی (ABI) در x86\-32 اندازه را ۹۶ بیت مشخص می‌کند، بنابراین \fB\-m96bit\-long\-double\fR در حالت ۳۲ بیتی پیش‌فرض است.
.Sp
معماری‌های مدرن (Pentium و جدیدتر) ترجیح می‌دهند \f(CW\*(C`long double\*(C'\fR روی یک مرز ۸ یا ۱۶ بایتی هم‌تراز شود. در آرایه‌ها یا ساختارهای منطبق بر ABI، این کار امکان‌پذیر نیست. بنابراین، مشخص کردن \fB\-m128bit\-long\-double\fR با افزودن صفرهای ۳۲ بیتی اضافی (padding) به \f(CW\*(C`long double\*(C'\fR، آن را روی یک مرز ۱۶ بایتی هم‌تراز می‌کند.
.Sp
در کامپایلر x86\-64، گزینهٔ \fB\-m128bit\-long\-double\fR انتخاب پیش‌فرض است زیرا ABI آن مشخص می‌کند که \f(CW\*(C`long double\*(C'\fR باید روی مرز ۱۶ بایتی هم‌تراز باشد.
.Sp
توجه داشته باشید که هیچ‌یک از این گزینه‌ها دقت اضافی فراتر از استاندارد ۸۰ بیتی x87 برای نوع \f(CW\*(C`long double\*(C'\fR فراهم نمی‌کنند.
.Sp
\&\fBهشدار:\fR اگر مقدار پیش‌فرض را برای ABI هدف خود لغو (override) کنید، این کار اندازهٔ ساختارها و آرایه‌های حاوی متغیرهای \f(CW\*(C`long double\*(C'\fR را تغییر می‌دهد و همچنین قرارداد فراخوانی توابعی که آرگومان \f(CW\*(C`long double\*(C'\fR می‌گیرند را دگرگون می‌سازد. از این رو، آن‌ها با کدهایی که بدون این سوییچ کامپایل شده‌اند سازگاری دودویی نخواهند داشت..IP \fB\-mlong\-double\-64\fR 4
.IX Item "-mlong-double-64"
.PD 0
.IP \fB\-mlong\-double\-80\fR 4
.IX Item "-mlong-double-80"
.IP \fB\-mlong\-double\-128\fR 4
.IX Item "-mlong-double-128"
.PD
این گزینه‌ها اندازه نوع \f(CW\*(C`long double\*(C'\fR را کنترل می‌کنند. اندازه ۶۴ بیتی، نوع \f(CW\*(C`long double\*(C'\fR را معادل نوع \f(CW\*(C`double\*(C'\fR قرار می‌دهد. این مقدار پیش‌فرض برای کتابخانه Bionic C ۳۲ بیتی است. اندازه ۱۲۸ بیتی، نوع \f(CW\*(C`long double\*(C'\fR را معادل نوع \&\f(CW\*(C`_\|_float128\*(C'\fR قرار می‌دهد. این مقدار پیش‌فرض برای کتابخانه Bionic C ۶۴ بیتی است.
.Sp
\&\fBهشدار:\fR اگر مقدار پیش‌فرض را برای ABI مقصد خود لغو کنید، این کار اندازه ساختارها و آرایه‌های حاوی متغیرهای \f(CW\*(C`long double\*(C'\fR و همچنین قرارداد فراخوانی تابع را برای توابعی که \&\f(CW\*(C`long double\*(C'\fR می‌پذیرند تغییر می‌دهد. بنابراین، آن‌ها با کدهایی که بدون این گزینه کامپایل شده‌اند سازگاری دودویی (binary\-compatible) نخواهند داشت.
.IP \fB\-malign\-data=\fR\fItype\fR 4
.IX Item "-malign-data=type"
چگونگی تراز کردن متغیرها توسط GCC را کنترل می‌کند. مقادیر پشتیبانی‌شده برای \fItype\fR عبارتند از:
\&\fBcompat\fR از مقدار تراز افزایش‌یافته سازگار با GCC نسخه 4.8 و پیش از آن استفاده می‌کند، \fBabi\fR از مقدار تراز مشخص‌شده توسط psABI استفاده می‌کند، و \fBcacheline\fR از مقدار تراز افزایش‌یافته برای مطابقت با اندازه خط حافظه نهان (cache line size) استفاده می‌کند. مقدار پیش‌فرض \fBcompat\fR است.
.IP \fB\-mlarge\-data\-threshold=\fR\fIthreshold\fR 4
.IX Item "-mlarge-data-threshold=threshold"
هنگامی که \fB\-mcmodel=medium\fR یا \fB\-mcmodel=large\fR مشخص شده باشد، اشیاء داده‌ای بزرگ‌تر از \fIthreshold\fR در بخش‌های داده بزرگ (large data sections) قرار می‌گیرند. مقدار پیش‌فرض 65535 است.
.IP \fB\-mrtd\fR 4
.IX Item "-mrtd"
از یک قرارداد فراخوانی تابع متفاوت استفاده می‌کند که در آن توابعی با تعداد ثابتی از آرگومان‌ها با دستور \f(CW\*(C`ret \fR\f(CInum\fR\f(CW\*(C'\fR بازمی‌گردند؛ این دستور هنگام بازگشت، آرگومان‌های آن‌ها را از پشته برمی‌دارد (pop می‌کند). این کار با حذف نیاز به برداشتن آرگومان‌ها در بخش فراخواننده (caller)، موجب صرفه‌جویی در یک دستورالعمل می‌شود.
.Sp
می‌توانید با استفاده از ویژگی تابع \f(CW\*(C`stdcall\*(C'\fR مشخص کنید که یک تابع به طور جداگانه با این ترتیب فراخوانی شود. همچنین می‌توانید با استفاده از ویژگی تابع \&\f(CW\*(C`cdecl\*(C'\fR، گزینه \fB\-mrtd\fR را لغو کنید.
.Sp
\&\fBهشدار:\fR این قرارداد فراخوانی با قراردادی که به طور معمول در Unix استفاده می‌شود ناسازگار است، بنابراین در صورتی که نیاز به فراخوانی کتابخانه‌های کامپایل‌شده با کامپایلر Unix دارید نمی‌توانید از آن استفاده کنید.
.Sp
همچنین، باید اعلان اولیه تابع (function prototype) را برای تمام توابعی که تعداد متغیری از آرگومان‌ها را می‌پذیرند (از جمله \f(CW\*(C`printf\*(C'\fR) فراهم کنید؛ در غیر این صورت برای فراخوانی آن توابع، کد نادرستی تولید می‌شود.
.Sp
علاوه بر این، اگر تابعی را با آرگومان‌های بیش از حد فراخوانی کنید، کد به شدت نادرستی حاصل خواهد شد. (به طور معمول، آرگومان‌های اضافی بدون هیچ آسیبی نادیده گرفته می‌شوند.)
.IP \fB\-mregparm=\fR\fInum\fR 4
.IX Item "-mregparm=num"
کنترل می‌کند چه تعداد ثبات (register) برای ارسال آرگومان‌های عدد صحیح (integer) استفاده شود. به طور پیش‌فرض، هیچ ثباتی برای ارسال آرگومان‌ها استفاده نمی‌شود و حداکثر می‌توان از ۳ ثبات استفاده کرد. می‌توانید این رفتار را برای یک تابع مشخص با استفاده از ویژگی تابع \f(CW\*(C`regparm\*(C'\fR کنترل کنید.
.Sp
\&\fBهشدار:\fR اگر از این گزینه استفاده کنید و مقدار \fInum\fR غیرصفر باشد، باید تمام ماژول‌ها، از جمله هرگونه کتابخانه را با همین مقدار بسازید. این امر شامل کتابخانه‌های سیستم و ماژول‌های راه‌اندازی (startup modules) نیز می‌شود.
.IP \fB\-msseregparm\fR 4
.IX Item "-msseregparm"
از قراردادهای ارسال با ثبات SSE برای آرگومان‌ها و مقادیر بازگشتی float و double استفاده می‌کند. می‌توانید این رفتار را برای یک تابع مشخص با استفاده از ویژگی تابع \f(CW\*(C`sseregparm\*(C'\fR کنترل کنید.
.Sp
\&\fBهشدار:\fR اگر از این گزینه استفاده کنید باید تمام ماژول‌ها، از جمله هرگونه کتابخانه را با همین مقدار بسازید. این امر شامل کتابخانه‌های سیستم و ماژول‌های راه‌اندازی نیز می‌شود.
.IP \fB\-mvect8\-ret\-in\-mem\fR 4
.IX Item "-mvect8-ret-in-mem"
بردارهای ۸ بایتی را به جای ثبات‌های MMX در حافظه بازمی‌گرداند. این مقدار پیش‌فرض در VxWorks برای مطابقت با ABI کامپایلرهای Sun Studio تا نسخه ۱۲ است. \fIفقط\fR در صورتی از این گزینه استفاده کنید که نیاز به حفظ سازگاری با کدهای موجودِ تولیدشده توسط آن نسخه‌های پیشین کامپایلر یا نسخه‌های قدیمی‌تر GCC دارید.
.IP \fB\-mpc32\fR 4
.IX Item "-mpc32"
.PD 0
.IP \fB\-mpc64\fR 4
.IX Item "-mpc64"
.IP \fB\-mpc80\fR 4
.IX Item "-mpc80"
.PD
دقت ممیز شناور 80387 را روی ۳۲، ۶۴ یا ۸۰ بیت تنظیم می‌کند. هنگامی که \fB\-mpc32\fR مشخص شود، بخش معنادار (significand) نتایج محاسبات ممیز شناور تا ۲۴ بیت گرد می‌شود (single precision یا دقت یگانه)؛ گزینه \fB\-mpc64\fR بخش معنادار نتایج محاسبات ممیز شناور را تا ۵۳ بیت گرد می‌کند (double precision یا دقت دوگانه) و \fB\-mpc80\fR بخش معنادار نتایج محاسبات ممیز شناور را تا ۶۴ بیت گرد می‌کند (extended double precision یا دقت دوگانه گسترش‌یافته) که مقدار پیش‌فرض است. هنگامی که از این گزینه استفاده شود، محاسبات ممیز شناور در دقت‌های بالاتر بدون تنظیم صریح کلمه کنترلی FPU در دسترس برنامه‌نویس نخواهد بود.
.Sp
تنظیم گرد کردن محاسبات ممیز شناور روی مقداری کمتر از ۸۰ بیت پیش‌فرض می‌تواند سرعت اجرای برخی برنامه‌ها را ۲٪ یا بیشتر بهبود بخشد. توجه داشته باشید که برخی از کتابخانه‌های ریاضی فرض می‌کنند محاسبات ممیز شناور با دقت گسترش‌یافته (۸۰ بیتی) به طور پیش‌فرض فعال است؛ روتین‌های چنین کتابخانه‌هایی اگر از این گزینه برای تنظیم دقت کمتر از دقت گسترش‌یافته استفاده شود، ممکن است دچار افت چشمگیر دقت شوند، که معمولاً به دلیل پدیده‌ای موسوم به «حذف فاجعه‌بار» (catastrophic cancellation) رخ می‌دهد.
.IP \fB\-mdaz\-ftz\fR 4
.IX Item "-mdaz-ftz"
.PD 0
.IP \fB\-mno\-daz\-ftz\fR 4
.IX Item "-mno-daz-ftz"
.PD
پرچم‌های flush\-to\-zero (FTZ) و denormals\-are\-zero (DAZ) در ثبات MXCSR برای کنترل محاسبات ممیز شناور استفاده می‌شوند. گزینه‌های \&\fB\-Ofast\fR، \fB\-ffast\-math\fR یا \&\fB\-funsafe\-math\-optimizations\fR معمولاً کدهای راه‌اندازی (startup code) را پیوند می‌دهند که این پرچم‌ها را تنظیم می‌کند، مگر هنگام ساخت یک کتابخانه اشتراکی (\fB\-shared\fR). می‌توانید از گزینه‌های \fB\-mdaz\-ftz\fR و \&\fB\-mno\-daz\-ftz\fR برای فعال‌سازی یا غیرفعال‌سازی صریح تنظیم این پرچم‌ها، صرف‌نظر از سایر گزینه‌های پاس‌داده‌شده به GCC، استفاده کنید.
.IP \fB\-mstackrealign\fR 4
.IX Item "-mstackrealign"
پشته را در بدو ورود دوباره تراز می‌کند. در معماری x86، گزینه \fB\-mstackrealign\fR یک پیش‌درآمد (prologue) و پس‌درآمد (epilogue) جایگزین تولید می‌کند که در صورت لزوم پشته زمان اجرا را دوباره تراز می‌کند. این گزینه امکان ترکیب کدهای قدیمی را که تراز پشته ۴ بایتی دارند با کدهای مدرنی که تراز پشته ۱۶ بایتی را برای سازگاری با SSE حفظ می‌کنند، فراهم می‌سازد. همچنین ویژگی \f(CW\*(C`force_align_arg_pointer\*(C'\fR را ببینید که برای توابع به صورت جداگانه قابل اعمال است.
.IP \fB\-mstack\-arg\-probe\fR 4
.IX Item "-mstack-arg-probe"
کد کاوش پشته (stack probing) را در پیش‌درآمد تابع تولید می‌کند.
.IP \fB\-mpreferred\-stack\-boundary=\fR\fInum\fR 4
.IX Item "-mpreferred-stack-boundary=num"
تلاش می‌کند تا مرز پشته روی یک مرز بایتی ۲ به توان \fInum\fR تراز نگه داشته شود. اگر \fB\-mpreferred\-stack\-boundary\fR مشخص نشده باشد، مقدار پیش‌فرض ۴ است (۱۶ بایت یا ۱۲۸ بیت).
.Sp
\&\fBهشدار:\fR هنگام تولید کد برای معماری x86\-64 با غیرفعال بودن افزونه‌های SSE، می‌توان از \fB\-mpreferred\-stack\-boundary=3\fR برای تراز نگه داشتن مرز پشته روی یک مرز ۸ بایتی استفاده کرد. از آنجا که ABI در x86\-64 به تراز پشته ۱۶ بایتی نیاز دارد، این کار ناسازگار با ABI است و برای استفاده در محیط‌های کنترل‌شده‌ای در نظر گرفته شده که در آن‌ها فضای پشته یک محدودیت مهم به شمار می‌رود. این گزینه زمانی که توابع کامپایل‌شده با تراز پشته ۱۶ بایتی (مانند توابع یک کتابخانه استاندارد) با یک پشته ناتراز فراخوانی شوند، منجر به کدهای نادرست می‌شود. در این حالت، دستورالعمل‌های SSE ممکن است منجر به تله‌های دسترسی به حافظه ناتراز (misaligned memory access traps) شوند. علاوه بر این، آرگومان‌های متغیر برای اشیاء با تراز ۱۶ بایتی (شامل x87 long double و _\|_int128) به نادرستی مدیریت می‌شوند که به نتایج اشتباه می‌انجامد. شما باید تمام ماژول‌ها، از جمله هرگونه کتابخانه را با \&\fB\-mpreferred\-stack\-boundary=3\fR بسازید. این امر شامل کتابخانه‌های سیستم و ماژول‌های راه‌اندازی نیز می‌شود.
.IP \fB\-mincoming\-stack\-boundary=\fR\fInum\fR 4
.IX Item "-mincoming-stack-boundary=num"
فرض می‌کند که پشته ورودی روی یک مرز بایتی ۲ به توان \fInum\fR تراز شده است. اگر \fB\-mincoming\-stack\-boundary\fR مشخص نشده باشد، مقداری که توسط \fB\-mpreferred\-stack\-boundary\fR تعیین شده استفاده می‌شود.
.Sp
در پردازنده‌های Pentium و Pentium Pro، مقادیر \f(CW\*(C`double\*(C'\fR و \f(CW\*(C`long double\*(C'\fR باید روی یک مرز ۸ بایتی تراز شوند (گزینه \fB\-malign\-double\fR را ببینید)، در غیر این صورت با افت شدید کارایی در زمان اجرا مواجه می‌شوند. در Pentium III، نوع داده Streaming SIMD Extension (SSE) با عنوان \f(CW\*(C`_\|_m128\*(C'\fR اگر به صورت ۱۶ بایتی تراز نباشد ممکن است به درستی کار نکند.
.Sp
برای اطمینان از تراز صحیح این مقادیر روی پشته، مرز پشته باید حداقل به اندازه تراز مورد نیاز هر مقداری که روی پشته ذخیره می‌شود، تراز باشد. علاوه بر این، هر تابع باید به شکلی تولید شود که پشته را تراز نگه دارد. بنابراین فراخوانی تابعی که با مرز پشته ترجیحی بالاتری کامپایل شده از درون تابعی که با مرز پشته ترجیحی پایین‌تری کامپایل شده است، به احتمال زیاد تراز پشته را به هم می‌زند. توصیه می‌شود کتابخانه‌هایی که از بازفراخوانی‌ها (callbacks) استفاده می‌کنند همواره از تنظیم پیش‌فرض بهره ببرند.
.Sp
این تراز اضافی فضای پشته بیشتری مصرف می‌کند و عموماً اندازه کد را افزایش می‌دهد. کدهایی که به مصرف فضای پشته حساس هستند، مانند سیستم‌های تعبیه‌شده (embedded systems) و هسته‌های سیستم‌عامل، ممکن است بخواهند تراز ترجیحی را به \fB\-mpreferred\-stack\-boundary=2\fR کاهش دهند.
.IP \fB\-mdump\-tune\-features\fR 4
.IX Item "-mdump-tune-features"
این گزینه به GCC دستور می‌دهد تا نام قابلیت‌های بهینه‌سازی عملکرد (performance tuning) پردازنده x86 و تنظیمات پیش‌فرض آن‌ها را تخلیه (dump) کند. این نام‌ها را می‌توان در \&\fB\-mtune\-ctrl=\fR\fIfeature\-list\fR استفاده کرد..IP \fB\-mtune\-ctrl=\fR\fIfeature\-list\fR 4
.IX Item "-mtune-ctrl=feature-list"
این گزینه برای کنترل دقیق و ریزدانه‌ای ویژگی‌های تولید کد x86 استفاده می‌شود.
\&\fIfeature\-list\fR فهرستی از نام‌های \fIfeature\fR است که با کاما از هم جدا شده‌اند. همچنین
\&\fB\-mdump\-tune\-features\fR را ببینید. در صورت مشخص شدن، اگر پیش از نام \fIfeature\fR علامت
\&\fB^\fR نیامده باشد، فعال می‌شود؛ در غیر این صورت غیرفعال خواهد شد.
\&\fB\-mtune\-ctrl=\fR\fIfeature\-list\fR برای استفاده توسط توسعه‌دهندگان GCC در نظر گرفته شده است.
استفاده از آن ممکن است به مسیرهای کدی منجر شود که با آزمون‌ها پوشش داده نشده‌اند و می‌تواند
به‌طور بالقوه منجر به خطاهای درونی کامپایلر (ICEs) یا خطاهای زمان اجرا شود.
.IP \fB\-mno\-default\fR 4
.IX Item "-mno-default"
این گزینه به GCC دستور می‌دهد که تمام ویژگی‌های قابل تنظیم (tunable) را غیرفعال کند. همچنین
\&\fB\-mtune\-ctrl=\fR\fIfeature\-list\fR و \fB\-mdump\-tune\-features\fR را ببینید.
.IP \fB\-mcld\fR 4
.IX Item "-mcld"
این گزینه به GCC دستور می‌دهد که یک دستورالعمل \f(CW\*(C`cld\*(C'\fR را در پیش‌درآمد (prologue)
توابعی که از دستورالعمل‌های رشته‌ای استفاده می‌کنند صادر کند. دستورالعمل‌های رشته‌ای به
پرچم DF وابسته هستند تا بین حالت افزایش خودکار یا کاهش خودکار انتخاب کنند. در حالی که
ABI مشخص می‌کند پرچم DF در هنگام ورود به تابع باید پاک شود، برخی از سیستم‌عامل‌ها با
پاک نکردن پرچم DF در توزیع‌کننده‌های استثنای (exception dispatchers) خود، از این مشخصه
تخطی می‌کنند. گرداننده استثنا می‌تواند با پرچم فعال DF فراخوانی شود، که در صورت استفاده
از دستورالعمل‌های رشته‌ای منجر به جهت‌دهی اشتباه می‌شود. این گزینه می‌تواند به‌طور پیش‌فرض
در مقصدهای ۳۲ بیتی x86 با پیکربندی GCC از طریق گزینه پیکربندی \fB\-\-enable\-cld\fR فعال شود.
تولید دستورالعمل‌های \f(CW\*(C`cld\*(C'\fR در این حالت می‌تواند با گزینه کامپایلر \fB\-mno\-cld\fR
متوقف شود.
.IP \fB\-mvzeroupper\fR 4
.IX Item "-mvzeroupper"
این گزینه به GCC دستور می‌دهد تا قبل از انتقال جریان کنترل به خارج از تابع،
یک دستورالعمل \f(CW\*(C`vzeroupper\*(C'\fR صادر کند تا جریمه تغییر وضعیت از AVX به SSE
به حداقل برسد و همچنین توابع درونی (intrinsics) غیرضروری \f(CW\*(C`zeroupper\*(C'\fR حذف شوند.
.IP \fB\-mstv\fR 4
.IX Item "-mstv"
.PD 0
.IP \fB\-mno\-stv\fR 4
.IX Item "-mno-stv"
.PD
فعال/غیرفعال کردن گذرگاه اسکالر به برداری‌سازی (Scalar to Vectorization) که محاسبات
اعداد صحیح ۶۴ بیتی را به محاسبات برداری تبدیل می‌کند. این بهینه‌سازی به
\&\fB\-O2\fR و بالاتر محدود است.
.IP \fB\-mprefer\-avx128\fR 4
.IX Item "-mprefer-avx128"
این گزینه به GCC دستور می‌دهد در برداری‌ساز خودکار (auto\-vectorizer)، به جای دستورالعمل‌های
۲۵۶ بیتی AVX از دستورالعمل‌های ۱۲۸ بیتی AVX استفاده کند.
.IP \fB\-mprefer\-vector\-width=\fR\fIopt\fR 4
.IX Item "-mprefer-vector-width=opt"
این گزینه به GCC دستور می‌دهد به جای مقدار پیش‌فرض در بستار (پلتفرم) انتخاب‌شده،
از پهنای بردار \fIopt\fR بیتی در دستورالعمل‌ها استفاده کند.
.IP \fB\-mpartial\-vector\-fp\-math\fR 4
.IX Item "-mpartial-vector-fp-math"
.PD 0
.IP \fB\-mno\-partial\-vector\-fp\-math\fR 4
.IX Item "-mno-partial-vector-fp-math"
.PD
این گزینه به GCC امکان می‌دهد تا عملیات ممیز شناوری را تولید کند که ممکن است بر
مجموعه پرچم‌های وضعیت ممیز شناور در بردارهای جزئی تأثیر بگذارند، در جایی که عناصر بردار در
بخش پایینی رجیستر ۱۲۸ بیتی SSE قرار دارند. مگر اینکه \fB\-fno\-trapping\-math\fR مشخص شده باشد،
کامپایلر با صفر کردن تمام عملوندهای ورودی در بخش بالاییِ استفاده‌نشده رجیستر بردار، رفتار
صحیح را تضمین می‌کند. توجه داشته باشید که با استفاده از توابع توکار یا اسمبلی درون‌خطی
(inline assembly) با آرگومان‌های بردار جزئی، مقادیر غیرعدد (NaNs)، اعداد غیرعادی (denormal)
یا نامعتبر می‌توانند به بخش بالایی بردار نشت کنند و در صورت فعال بودن \fB\-fno\-trapping\-math\fR
باعث بروز مشکلات عملکردی احتمالی شوند. این مشکلات را می‌توان با پاک‌سازی دستی بخش بالایی
رجیستر آرگومان بردار جزئی یا با استفاده از \fB\-mdaz\-ftz\fR برای تنظیم پرچم denormals\-are\-zero (DAZ)
در رجیستر MXCSR برطرف کرد.
.Sp
این گزینه به‌طور پیش‌فرض فعال است.
.IP \fB\-mmove\-max=\fR\fIbits\fR 4
.IX Item "-mmove-max=bits"
این گزینه به GCC دستور می‌دهد که حداکثر تعداد بیت‌هایی را که می‌توان به‌طور کارآمد
از حافظه به حافظه منتقل کرد، به \fIbits\fR تنظیم کند. مقادیر معتبر \fIbits\fR
برابر ۱۲۸، ۲۵۶ و ۵۱۲ هستند.
.IP \fB\-mstore\-max=\fR\fIbits\fR 4
.IX Item "-mstore-max=bits"
این گزینه به GCC دستور می‌دهد که حداکثر تعداد بیت‌هایی را که می‌توان به‌طور کارآمد
در حافظه ذخیره کرد، به \fIbits\fR تنظیم کند. مقادیر معتبر \fIbits\fR
برابر ۱۲۸، ۲۵۶ و ۵۱۲ هستند.
.RS 4
.IP \fBnone\fR 4
.IX Item "none"
هیچ محدودیت اضافه‌ای فراتر از آنچه توسط پلتفرم انتخاب‌شده تعریف شده است بر GCC اعمال نشود.
.IP \fB128\fR 4
.IX Item "128"
ترجیح پهنای بردار ۱۲۸ بیتی برای دستورالعمل‌ها.
.IP \fB256\fR 4
.IX Item "256"
ترجیح پهنای بردار ۲۵۶ بیتی برای دستورالعمل‌ها.
.IP \fB512\fR 4
.IX Item "512"
ترجیح پهنای بردار ۵۱۲ بیتی برای دستورالعمل‌ها.
.RE
.RS 4
.RE
.IP \fB\-mnoreturn\-no\-callee\-saved\-registers\fR 4
.IX Item "-mnoreturn-no-callee-saved-registers"
این گزینه توابع دارای ویژگی \f(CW\*(C`noreturn\*(C'\fR یا تعیین‌کننده \f(CW\*(C`_Noreturn\*(C'\fR
را با ذخیره نکردن رجیسترهای حفظ‌شده توسط فراخوانده‌شده (callee\-saved) که در تابع
استفاده می‌شوند (به جز رجیستر \f(CW\*(C`BP\*(C'\fR) در پیش‌درآمد تابع بهینه‌سازی می‌کند. این
گزینه می‌تواند در اشکال‌زدایی فراخوانندهِ تابع \f(CW\*(C`noreturn\*(C'\fR یا هر تابع دیگری در
مراتب بالاتر پشته فراخوانی اختلال ایجاد کند، بنابراین به‌طور پیش‌فرض فعال نیست.
.IP \fB\-mcx16\fR 4
.IX Item "-mcx16"
این گزینه به GCC امکان می‌دهد تا دستورالعمل‌های \f(CW\*(C`CMPXCHG16B\*(C'\fR را در کد ۶۴ بیتی
برای پیاده‌سازی عملیات compare\-and\-exchange روی اشیاء ۱۲۸ بیتی با تراز ۱۶ بایتی تولید کند.
این قابلیت برای به‌روزرسانی‌های اتمیک ساختارهای داده‌ای که اندازه‌شان بیش از یک کلمه ماشین
است مفید است. کامپایلر از این دستورالعمل برای پیاده‌سازی \fB_\|_sync Builtins\fR
استفاده می‌کند. با این حال، برای \fB_\|_atomic Builtins\fR که روی اعداد صحیح ۱۲۸ بیتی
کار می‌کنند، همواره از یک فراخوانی کتابخانه‌ای استفاده می‌شود.
.IP \fB\-msahf\fR 4
.IX Item "-msahf"
این گزینه تولید دستورالعمل‌های \f(CW\*(C`SAHF\*(C'\fR را در کد ۶۴ بیتی فعال می‌کند.
پردازنده‌های اولیه Intel Pentium 4 با پشتیبانی از Intel 64، پیش از معرفی
گام Pentium 4 G1 در دسامبر ۲۰۰۵، فاقد دستورالعمل‌های \f(CW\*(C`LAHF\*(C'\fR و \f(CW\*(C`SAHF\*(C'\fR
بودند که توسط AMD64 پشتیبانی می‌شوند.
این‌ها به ترتیب دستورالعمل‌های بارگذاری و ذخیره برای برخی از پرچم‌های وضعیت هستند.
در حالت ۶۴ بیتی، دستورالعمل \f(CW\*(C`SAHF\*(C'\fR برای بهینه‌سازی توابع توکار
\&\f(CW\*(C`fmod\*(C'\fR، \f(CW\*(C`drem\*(C'\fR و \f(CW\*(C`remainder\*(C'\fR استفاده می‌شود؛
برای جزئیات \fBOther Builtins\fR را ببینید.
.IP \fB\-mmovbe\fR 4
.IX Item "-mmovbe"
این گزینه استفاده از دستورالعمل \f(CW\*(C`movbe\*(C'\fR را برای بهینه‌سازی جابه‌جایی بایت‌ها
(byte swapping) در موجودیت‌های چهار و هشت بایتی فعال می‌کند.
.IP \fB\-mshstk\fR 4
.IX Item "-mshstk"
گزینه \fB\-mshstk\fR توابع توکار پشته سایه (shadow stack) از فناوری اجرای جریان کنترل
(CET) در x86 را فعال می‌کند.
.IP \fB\-mcrc32\fR 4
.IX Item "-mcrc32"
این گزینه توابع توکار \f(CW\*(C`_\|_builtin_ia32_crc32qi\*(C'\fR،
\&\f(CW\*(C`_\|_builtin_ia32_crc32hi\*(C'\fR، \f(CW\*(C`_\|_builtin_ia32_crc32si\*(C'\fR و
\&\f(CW\*(C`_\|_builtin_ia32_crc32di\*(C'\fR را برای تولید دستورالعمل ماشین \f(CW\*(C`crc32\*(C'\fR
فعال می‌کند.
.IP \fB\-mmwait\fR 4
.IX Item "-mmwait"
این گزینه توابع توکار \f(CW\*(C`_\|_builtin_ia32_monitor\*(C'\fR و
\&\f(CW\*(C`_\|_builtin_ia32_mwait\*(C'\fR را برای تولید دستورالعمل‌های ماشین \f(CW\*(C`monitor\*(C'\fR
و \f(CW\*(C`mwait\*(C'\fR فعال می‌کند.
.IP \fB\-mrecip\fR 4
.IX Item "-mrecip"
این گزینه استفاده از دستورالعمل‌های \f(CW\*(C`RCPSS\*(C'\fR و \f(CW\*(C`RSQRTSS\*(C'\fR
(و نسخه‌های برداری‌شده آن‌ها \f(CW\*(C`RCPPS\*(C'\fR و \f(CW\*(C`RSQRTPS\*(C'\fR) را با یک
مرحله اضافی نیوتن-رافسون (Newton\-Raphson) برای افزایش دقت، به جای \f(CW\*(C`DIVSS\*(C'\fR
و \f(CW\*(C`SQRTSS\*(C'\fR (و نسخه‌های برداری‌شده آن‌ها) برای آرگومان‌های ممیز شناور با دقت یگانه
فعال می‌کند. این دستورالعمل‌ها تنها زمانی تولید می‌شوند که \fB\-funsafe\-math\-optimizations\fR
همراه با \fB\-ffinite\-math\-only\fR و \fB\-fno\-trapping\-math\fR فعال باشد.
توجه داشته باشید که با وجود بالاتر بودن توان عملیاتی (throughput) این توالی نسبت به
دستورالعمل غیرمعکوس، دقت توالی می‌تواند تا ۲ ulp کاهش یابد (به عنوان مثال معکوس 1.0 برابر
با 0.99999994 می‌شود).
.Sp
توجه داشته باشید که GCC دستور \f(CW\*(C`1.0f/sqrtf(\fR\f(CIx\fR\f(CW)\*(C'\fR را با استفاده از
\&\f(CW\*(C`RSQRTSS\*(C'\fR (یا \f(CW\*(C`RSQRTPS\*(C'\fR) از قبل همراه با \fB\-ffast\-math\fR
(یا ترکیب گزینه‌های فوق) پیاده‌سازی کرده است و نیازی به \fB\-mrecip\fR ندارد.
.Sp
همچنین توجه داشته باشید که GCC توالی فوق را با یک مرحله اضافی نیوتن-رافسون برای تقسیم
ممیز شناور یگانه برداری‌شده و \f(CWsqrtf(\fR\f(CIx\fR\f(CW)\fR برداری‌شده از قبل همراه با
\&\fB\-ffast\-math\fR (یا ترکیب گزینه‌های فوق) تولید می‌کند و نیازی به \fB\-mrecip\fR ندارد.
.IP \fB\-mrecip=\fR\fIopt\fR 4
.IX Item "-mrecip=opt"
این گزینه کنترل می‌کند که کدام یک از دستورالعمل‌های تخمین معکوس می‌توانند استفاده شوند.
\&\fIopt\fR فهرستی از گزینه‌ها است که با کاما از هم جدا شده‌اند، و می‌توان پیش از آن‌ها
یک \fB!\fR برای معکوس کردن گزینه قرار داد:
.RS 4
.IP \fBall\fR 4
.IX Item "all"
فعال کردن تمام دستورالعمل‌های تخمین.
.IP \fBdefault\fR 4
.IX Item "default"
فعال کردن دستورالعمل‌های پیش‌فرض، معادل با \fB\-mrecip\fR.
.IP \fBnone\fR 4
.IX Item "none"
غیرفعال کردن تمام دستورالعمل‌های تخمین، معادل با \fB\-mno\-recip\fR.
.IP \fBdiv\fR 4
.IX Item "div"
فعال کردن تقریب برای تقسیم اسکالر..IP \fBvec\-div\fR 4
.IX Item "vec-div"
فعال‌سازی تقریب برای تقسیم برداری‌شده.
.IP \fBsqrt\fR 4
.IX Item "sqrt"
فعال‌سازی تقریب برای جذر نرده‌ای (اسکالر).
.IP \fBvec\-sqrt\fR 4
.IX Item "vec-sqrt"
فعال‌سازی تقریب برای جذر برداری‌شده.
.RE
.RS 4
.Sp
بنابراین، برای مثال، \fB\-mrecip=all,!sqrt\fR تمام
تقریب‌های معکوس را به جز جذر فعال می‌کند.
.RE
.IP \fB\-mveclibabi=\fR\fItype\fR 4
.IX Item "-mveclibabi=type"
نوع ABI مورد استفاده برای برداری‌سازی دستورهای درونی (intrinsics) با استفاده از یک کتابخانه
خارجی را مشخص می‌کند. مقادیر پشتیبانی‌شده برای \fItype\fR عبارتند از \fBsvml\fR برای کتابخانه
ریاضی بردار کوتاه Intel (Intel short vector math library)، \fBaocl\fR برای کتابخانه ریاضی (LibM) از
کتابخانه‌های بهینه‌سازی پردازنده AMD (AOCL) و \fBacml\fR برای کتابخانه ریاضی بازنشسته‌شده
AMD core math library (که AOCL\-LibM جانشین آن است).
برای استفاده از این گزینه، هر دو گزینه \fB\-ftree\-vectorize\fR و
\&\fB\-funsafe\-math\-optimizations\fR باید فعال باشند، و یک کتابخانه سازگار
با ABI مربوط به SVML یا ACML باید در زمان پیوند مشخص شود.
.Sp
کامپایلر GCC در حال حاضر فراخوانی‌هایی را به \f(CW\*(C`vmldExp2\*(C'\fR، \f(CW\*(C`vmldLn2\*(C'\fR،
\&\f(CW\*(C`vmldLog102\*(C'\fR، \f(CW\*(C`vmldPow2\*(C'\fR، \f(CW\*(C`vmldTanh2\*(C'\fR، \f(CW\*(C`vmldTan2\*(C'\fR،
\&\f(CW\*(C`vmldAtan2\*(C'\fR، \f(CW\*(C`vmldAtanh2\*(C'\fR، \f(CW\*(C`vmldCbrt2\*(C'\fR، \f(CW\*(C`vmldSinh2\*(C'\fR،
\&\f(CW\*(C`vmldSin2\*(C'\fR، \f(CW\*(C`vmldAsinh2\*(C'\fR، \f(CW\*(C`vmldAsin2\*(C'\fR، \f(CW\*(C`vmldCosh2\*(C'\fR،
\&\f(CW\*(C`vmldCos2\*(C'\fR، \f(CW\*(C`vmldAcosh2\*(C'\fR، \f(CW\*(C`vmldAcos2\*(C'\fR، \f(CW\*(C`vmlsExp4\*(C'\fR،
\&\f(CW\*(C`vmlsLn4\*(C'\fR، \f(CW\*(C`vmlsLog104\*(C'\fR، \f(CW\*(C`vmlsPow4\*(C'\fR، \f(CW\*(C`vmlsTanh4\*(C'\fR،
\&\f(CW\*(C`vmlsTan4\*(C'\fR، \f(CW\*(C`vmlsAtan4\*(C'\fR، \f(CW\*(C`vmlsAtanh4\*(C'\fR، \f(CW\*(C`vmlsCbrt4\*(C'\fR،
\&\f(CW\*(C`vmlsSinh4\*(C'\fR، \f(CW\*(C`vmlsSin4\*(C'\fR، \f(CW\*(C`vmlsAsinh4\*(C'\fR، \f(CW\*(C`vmlsAsin4\*(C'\fR،
\&\f(CW\*(C`vmlsCosh4\*(C'\fR، \f(CW\*(C`vmlsCos4\*(C'\fR، \f(CW\*(C`vmlsAcosh4\*(C'\fR و \f(CW\*(C`vmlsAcos4\*(C'\fR برای
نوع تابع متناظر هنگام استفاده از \fB\-mveclibabi=svml\fR،
\&\f(CW\*(C`amd_vrs4_acosf\*(C'\fR، \f(CW\*(C`amd_vrs16_acosf\*(C'\fR، \f(CW\*(C`amd_vrd8_asin\*(C'\fR،
\&\f(CW\*(C`amd_vrs4_asinf\*(C'\fR، \f(CW\*(C`amd_vrs8_asinf\*(C'\fR، \f(CW\*(C`amd_vrs16_asinf\*(C'\fR،
\&\f(CW\*(C`amd_vrd2_atan\*(C'\fR، \f(CW\*(C`amd_vrd8_atan\*(C'\fR، \f(CW\*(C`amd_vrs4_atanf\*(C'\fR،
\&\f(CW\*(C`amd_vrs8_atanf\*(C'\fR، \f(CW\*(C`amd_vrs16_atanf\*(C'\fR، \f(CW\*(C`amd_vrd2_cos\*(C'\fR،
\&\f(CW\*(C`amd_vrd4_cos\*(C'\fR، \f(CW\*(C`amd_vrd8_cos\*(C'\fR، \f(CW\*(C`amd_vrs4_cosf\*(C'\fR،
\&\f(CW\*(C`amd_vrs8_cosf\*(C'\fR، \f(CW\*(C`amd_vrs16_cosf\*(C'\fR، \f(CW\*(C`amd_vrs4_coshf\*(C'\fR،
\&\f(CW\*(C`amd_vrs8_coshf\*(C'\fR، \f(CW\*(C`amd_vrd2_erf\*(C'\fR، \f(CW\*(C`amd_vrd4_erf\*(C'\fR،
\&\f(CW\*(C`amd_vrd8_erf\*(C'\fR، \f(CW\*(C`amd_vrs4_erff\*(C'\fR، \f(CW\*(C`amd_vrs8_erff\*(C'\fR،
\&\f(CW\*(C`amd_vrs16_erff\*(C'\fR، \f(CW\*(C`amd_vrd2_exp\*(C'\fR، \f(CW\*(C`amd_vrd4_exp\*(C'\fR،
\&\f(CW\*(C`amd_vrd8_exp\*(C'\fR، \f(CW\*(C`amd_vrs4_expf\*(C'\fR، \f(CW\*(C`amd_vrs8_expf\*(C'\fR،
\&\f(CW\*(C`amd_vrs16_expf\*(C'\fR، \f(CW\*(C`amd_vrd2_exp10\*(C'\fR، \f(CW\*(C`amd_vrs4_exp10f\*(C'\fR،
\&\f(CW\*(C`amd_vrd2_exp2\*(C'\fR، \f(CW\*(C`amd_vrd4_exp2\*(C'\fR، \f(CW\*(C`amd_vrd8_exp2\*(C'\fR،
\&\f(CW\*(C`amd_vrs4_exp2f\*(C'\fR، \f(CW\*(C`amd_vrs8_exp2f\*(C'\fR، \f(CW\*(C`amd_vrs16_exp2f\*(C'\fR،
\&\f(CW\*(C`amd_vrs4_expm1f\*(C'\fR، \f(CW\*(C`amd_vrd2_log\*(C'\fR، \f(CW\*(C`amd_vrd4_log\*(C'\fR،
\&\f(CW\*(C`amd_vrd8_log\*(C'\fR، \f(CW\*(C`amd_vrs4_logf\*(C'\fR، \f(CW\*(C`amd_vrs8_logf\*(C'\fR،
\&\f(CW\*(C`amd_vrs16_logf\*(C'\fR، \f(CW\*(C`amd_vrd2_log10\*(C'\fR، \f(CW\*(C`amd_vrs4_log10f\*(C'\fR،
\&\f(CW\*(C`amd_vrs8_log10f\*(C'\fR، \f(CW\*(C`amd_vrs16_log10f\*(C'\fR، \f(CW\*(C`amd_vrd2_log1p\*(C'\fR،
\&\f(CW\*(C`amd_vrs4_log1pf\*(C'\fR، \f(CW\*(C`amd_vrd2_log2\*(C'\fR، \f(CW\*(C`amd_vrd4_log2\*(C'\fR،
\&\f(CW\*(C`amd_vrd8_log2\*(C'\fR، \f(CW\*(C`amd_vrs4_log2f\*(C'\fR، \f(CW\*(C`amd_vrs8_log2f\*(C'\fR،
\&\f(CW\*(C`amd_vrs16_log2f\*(C'\fR، \f(CW\*(C`amd_vrd2_pow\*(C'\fR، \f(CW\*(C`amd_vrd4_pow\*(C'\fR،
\&\f(CW\*(C`amd_vrd8_pow\*(C'\fR، \f(CW\*(C`amd_vrs4_powf\*(C'\fR، \f(CW\*(C`amd_vrs8_powf\*(C'\fR،
\&\f(CW\*(C`amd_vrs16_powf\*(C'\fR، \f(CW\*(C`amd_vrd2_sin\*(C'\fR، \f(CW\*(C`amd_vrd4_sin\*(C'\fR،
\&\f(CW\*(C`amd_vrd8_sin\*(C'\fR، \f(CW\*(C`amd_vrs4_sinf\*(C'\fR، \f(CW\*(C`amd_vrs8_sinf\*(C'\fR،
\&\f(CW\*(C`amd_vrs16_sinf\*(C'\fR، \f(CW\*(C`amd_vrd2_tan\*(C'\fR، \f(CW\*(C`amd_vrd4_tan\*(C'\fR،
\&\f(CW\*(C`amd_vrd8_tan\*(C'\fR، \f(CW\*(C`amd_vrs16_tanf\*(C'\fR، \f(CW\*(C`amd_vrs4_tanhf\*(C'\fR،
\&\f(CW\*(C`amd_vrs8_tanhf\*(C'\fR، \f(CW\*(C`amd_vrs16_tanhf\*(C'\fR برای نوع تابع متناظر
هنگام استفاده از \fB\-mveclibabi=aocl\fR، و \f(CW\*(C`_\|_vrd2_sin\*(C'\fR،
\&\f(CW\*(C`_\|_vrd2_cos\*(C'\fR، \f(CW\*(C`_\|_vrd2_exp\*(C'\fR، \f(CW\*(C`_\|_vrd2_log\*(C'\fR، \f(CW\*(C`_\|_vrd2_log2\*(C'\fR،
\&\f(CW\*(C`_\|_vrd2_log10\*(C'\fR، \f(CW\*(C`_\|_vrs4_sinf\*(C'\fR، \f(CW\*(C`_\|_vrs4_cosf\*(C'\fR،
\&\f(CW\*(C`_\|_vrs4_expf\*(C'\fR، \f(CW\*(C`_\|_vrs4_logf\*(C'\fR، \f(CW\*(C`_\|_vrs4_log2f\*(C'\fR،
\&\f(CW\*(C`_\|_vrs4_log10f\*(C'\fR و \f(CW\*(C`_\|_vrs4_powf\*(C'\fR را برای نوع تابع متناظر
هنگام استفاده از \fB\-mveclibabi=acml\fR صادر می‌کند.
.IP \fB\-mabi=\fR\fIname\fR 4
.IX Item "-mabi=name"
تولید کد برای قرارداد فراخوانی (calling convention) مشخص‌شده. مقادیر مجاز
عبارتند از \fBsysv\fR برای ABI مورد استفاده در GNU/Linux و سایر سیستم‌ها، و
\&\fBms\fR برای Microsoft ABI. پیش‌فرض، استفاده از Microsoft
ABI هنگام هدف‌گیری Microsoft Windows و SysV ABI در تمامی سیستم‌های دیگر است.
می‌توانید این رفتار را برای توابع خاص با
استفاده از مشخصه‌های تابع \f(CW\*(C`ms_abi\*(C'\fR و \f(CW\*(C`sysv_abi\*(C'\fR کنترل کنید.
.IP \fB\-masm=\fR\fIdialect\fR 4
.IX Item "-masm=dialect"
دستورالعمل‌های اسمبلی را با استفاده از \fIdialect\fR (گویش) انتخاب‌شده خروجی می‌دهد. همچنین بر
این‌که کدام گویش برای \f(CW\*(C`asm\*(C'\fR پایه و
\f(CW\*(C`asm\*(C'\fR گسترش‌یافته استفاده شود اثر می‌گذارد. گزینه‌های پشتیبانی‌شده (به
ترتیب گویش) عبارتند از \fBatt\fR یا \fBintel\fR. پیش‌فرض \fBatt\fR است. سیستم‌عامل Darwin از
\fBintel\fR پشتیبانی نمی‌کند.
.IP \fB\-mforce\-indirect\-call\fR 4
.IX Item "-mforce-indirect-call"
تمام فراخوانی‌های توابع را مجبور به غیرمستقیم بودن می‌کند. این گزینه هنگام استفاده از
Intel Processor Trace که اطلاعات زمان‌بندی دقیق‌تری را برای فراخوانی‌های توابع تولید
می‌کند، مفید است.
.IP \fB\-mmanual\-endbr\fR 4
.IX Item "-mmanual-endbr"
دستورالعمل ENDBR را در نقطه ورود تابع فقط از طریق مشخصه
تابع \f(CW\*(C`cf_check\*(C'\fR درج می‌کند. این گزینه زمانی که همراه با گزینه
\&\fB\-fcf\-protection=branch\fR برای کنترل درج ENDBR در
ورود تابع استفاده شود، مفید است.
.IP \fB\-mcet\-switch\fR 4
.IX Item "-mcet-switch"
به‌طور پیش‌فرض، تجهیز (instrumentation) سازوکار CET روی دستورهای switch که
از یک جدول پرش استفاده می‌کنند خاموش بوده و ردیابی شاخه غیرمستقیم غیرفعال است. از آنجا
که جدول‌های پرش در حافظه فقط‌خواندنی ذخیره می‌شوند، این امر منجر به از دست رفتن
مستقیم استحکام‌بخشی نمی‌شود. اما اگر اندیس جدول پرش توسط مهاجم کنترل شود،
ممکن است پرش غیرمستقیم توسط CET مهار نشود. این گزینه تجهیز
CET را روشن می‌کند تا ردیابی شاخه غیرمستقیم برای دستورهای switch دارای
جدول‌های پرش فعال شود، که باعث می‌شود مقاصد پرش از طریق هر پرش غیرمستقیمی
قابل دسترسی باشند.
.IP \fB\-mcall\-ms2sysv\-xlogues\fR 4
.IX Item "-mcall-ms2sysv-xlogues"
به دلیل تفاوت‌ها در ABIهای ۶۴\-بیتی، هر تابع Microsoft ABI که یک
تابع System V ABI را فراخوانی می‌کند باید RSI، RDI و XMM6\-15 را مخدوش‌شده (clobbered)
فرض کند. به‌طور پیش‌فرض، کد ذخیره و بازیابی این ثبات‌ها به صورت درونی (inline) صادر می‌شود،
که منجر به پیش‌درآمدها و پس‌درآمدهای نسبتاً طولانی می‌گردد. استفاده از
\&\fB\-mcall\-ms2sysv\-xlogues\fR پیش‌درآمدها و پس‌درآمدهایی صادر می‌کند که
از تکه‌کدهای رابط (stubs) در بخش ایستا از libgcc برای انجام این ذخیره‌ها و بازیابی‌ها استفاده می‌کنند،
و بدین ترتیب اندازه تابع را به بهای چند دستورالعمل اضافی کاهش می‌دهد.
.IP \fB\-mtls\-dialect=\fR\fItype\fR 4
.IX Item "-mtls-dialect=type"
تولید کد برای دسترسی به حافظه محلی نخ (thread\-local storage) با استفاده از قراردادهای \fBgnu\fR یا
\&\fBgnu2\fR. گزینه \fBgnu\fR پیش‌فرض محافظه‌کارانه است؛
\&\fBgnu2\fR کارآمدتر است، اما ممکن است نیازمندی‌های زمان کامپایل و زمان اجرایی اضافه
کند که در همه سیستم‌ها قابل برآورده شدن نباشند.
.IP \fB\-mpush\-args\fR 4
.IX Item "-mpush-args"
.PD 0
.IP \fB\-mno\-push\-args\fR 4
.IX Item "-mno-push-args"
.PD
از عملیات‌های PUSH برای ذخیره پارامترهای خروجی استفاده می‌کند. این روش کوتاه‌تر است
و معمولاً به همان اندازه روشِ استفاده از عملیات‌های SUB/MOV سریع است و به‌طور
پیش‌فرض فعال می‌باشد. در برخی موارد، غیرفعال کردن آن ممکن است به دلیل
زمان‌بندی بهبودیافته و وابستگی‌های کاهش‌یافته، کارایی را بهبود بخشد.
.IP \fB\-maccumulate\-outgoing\-args\fR 4
.IX Item "-maccumulate-outgoing-args"
در صورت فعال بودن، حداکثر مقدار فضای مورد نیاز برای آرگومان‌های خروجی در
پیش‌درآمد تابع محاسبه می‌شود. این روش در اکثر پردازنده‌های مدرن به دلیل
کاهش وابستگی‌ها، زمان‌بندی بهبودیافته و کاهش استفاده از پشته هنگامی که
مرز ترجیحی پشته برابر با ۲ نباشد، سریع‌تر است. نکته منفی، افزایش قابل توجه
در اندازه کد است. این سوییچ متضمن \fB\-mno\-push\-args\fR است.
.IP \fB\-mms\-bitfields\fR 4
.IX Item "-mms-bitfields"
.PD 0
.IP \fB\-mno\-ms\-bitfields\fR 4
.IX Item "-mno-ms-bitfields"
.PD
فعال/غیرفعال کردن چینش فیلد بیتی (bit\-field) سازگار با کامپایلر بومی
Microsoft Windows.
.Sp
اگر \f(CW\*(C`packed\*(C'\fR روی یک ساختار استفاده شود، یا اگر فیلدهای بیتی استفاده شوند،
ممکن است Microsoft ABI ساختار را به گونه‌ای متفاوت از روش معمول GCC
بچیند. به ویژه هنگام جابه‌جایی داده‌های بسته‌بندی‌شده (packed) میان توابع کامپایل‌شده
با GCC و کامپایلر بومی مایکروسافت (خواه از طریق فراخوانی تابع یا به عنوان داده در یک فایل)،
ممکن است دسترسی به هر دو قالب مورد نیاز باشد.
.Sp
این گزینه به‌طور پیش‌فرض برای مقاصد Microsoft Windows فعال است.
این رفتار همچنین می‌تواند به صورت محلی با استفاده از مشخصه‌های متغیر
یا نوع کنترل شود. برای اطلاعات بیشتر، \fBx86 Attributes\fR را ببینید.
.Sp
الگوریتم چینش ساختار در مایکروسافت به استثنای بسته‌بندی فیلدهای بیتی،
نسبتاً ساده است.
فاصله‌گذاری (padding) و ترازسازی (alignment) اعضای ساختارها و این‌که آیا یک فیلد بیتی
می‌تواند از مرز یک واحد ذخیره‌سازی عبور کند یا خیر، توسط این قوانین تعیین می‌شوند:
.RS 4
.IP "1. اعضای ساختار به صورت متوالی و به همان ترتیبی که" 4
.IX Item "1. Structure members are stored sequentially in the order in which they are"
اعلان شده‌اند ذخیره می‌شوند: نخستین عضو کمترین نشانی حافظه و آخرین عضو
بیشترین نشانی را دارد.
.IP "2. هر شیء داده دارای الزامات ترازسازی است. الزامات ترازسازی" 4
.IX Item "2. Every data object has an alignment requirement. The alignment requirement"
برای تمام داده‌ها به جز ساختارها، یونیون‌ها (unions) و آرایه‌ها، یا برابر با اندازه
شیء است یا اندازه بسته‌بندی فعلی (مشخص‌شده با مشخصه
\&\f(CW\*(C`aligned\*(C'\fR یا دستور \f(CW\*(C`pack\*(C'\fR pragma)،
هر کدام که کمتر باشد. برای ساختارها، یونیون‌ها و آرایه‌ها،
الزامات ترازسازی برابر با بزرگ‌ترین الزامات ترازسازی اعضای آن است.
به هر شیء یک آفست اختصاص می‌یابد به طوری که:
.Sp
.Vb 1
\&        offset % alignment_requirement == 0
.Ve
.IP "3. فیلدهای بیتی مجاور در یک واحد تخصیص ۱، ۲ یا ۴ بایتی بسته‌بندی می‌شوند" 4
.IX Item "3. Adjacent bit-fields are packed into the same 1-, 2-, or 4-byte allocation"
اگر نوع‌های صحیح هم‌اندازه باشند و فیلد بیتی بعدی بدون عبور از مرز تحمیل‌شده توسط
الزامات ترازسازی مشترک فیلدهای بیتی، در واحد تخصیص جاری جای گیرد.
.RE
.RS 4
.Sp
کامپایلر MSVC فیلدهای بیتی با طول صفر را به روش‌های زیر تفسیر می‌کند:.IP "۱. اگر یک میدان\-بیتی با طول صفر بین دو میدان\-بیتی درج شود که" 4
.IX Item "1. If a zero-length bit-field is inserted between two bit-fields that"
به‌طور معمول ادغام می‌شوند، آن میدان‌های بیتی ادغام نخواهند شد.
.Sp
برای نمونه:
.Sp
.Vb 6
\&        struct
\&         {
\&           unsigned long bf_1 : 12;
\&           unsigned long : 0;
\&           unsigned long bf_2 : 12;
\&         } t1;
.Ve
.Sp
اندازهٔ \f(CW\*(C`t1\*(C'\fR با وجود میدان\-بیتی با طول صفر برابر با ۸ بایت است. اگر
میدان\-بیتی با طول صفر حذف می‌شد، اندازهٔ \f(CW\*(C`t1\*(C'\fR برابر با ۴ بایت می‌بود.
.ie n .IP "۲. اگر یک میدان\-بیتی با طول صفر پس از میدان\-بیتی ""foo"" درج شود و" 4
.el .IP "۲. اگر یک میدان\-بیتی با طول صفر پس از میدان\-بیتی \f(CWfoo\fR درج شود و" 4
.IX Item "2. If a zero-length bit-field is inserted after a bit-field, foo, and the"
تراز میدان\-بیتی با طول صفر بزرگ‌تر از عضو پس از آن، \&\f(CW\*(C`bar\*(C'\fR، باشد،
\&\f(CW\*(C`bar\*(C'\fR مطابق با نوع میدان\-بیتی با طول صفر تراز می‌شود.
.Sp
برای نمونه:
.Sp
.Vb 6
\&        struct
\&         {
\&           char foo : 4;
\&           short : 0;
\&           char bar;
\&         } t2;
\&        
\&        struct
\&         {
\&           char foo : 4;
\&           short : 0;
\&           double bar;
\&         } t3;
.Ve
.Sp
برای \f(CW\*(C`t2\*(C'\fR، عضو \f(CW\*(C`bar\*(C'\fR به‌جای آفست ۱، در آفست ۲ قرار می‌گیرد.
بر این اساس، اندازهٔ \f(CW\*(C`t2\*(C'\fR برابر با ۴ است. برای \f(CW\*(C`t3\*(C'\fR، میدان\-بیتی
با طول صفر بر تراز \f(CW\*(C`bar\*(C'\fR یا در نتیجه بر اندازهٔ ساختار تأثیری
نمی‌گذارد.
.Sp
با در نظر گرفتن این موضوع، توجه به نکات زیر حائز اهمیت است:
.RS 4
.IP "۱. اگر یک میدان\-بیتی با طول صفر پس از یک میدان\-بیتی معمولی بیاید، نوع" 4
.IX Item "1. If a zero-length bit-field follows a normal bit-field, the type of the"
میدان\-بیتی با طول صفر ممکن است بر تراز کل ساختار تأثیر بگذارد. برای
نمونه، \f(CW\*(C`t2\*(C'\fR اندازه‌ای برابر با ۴ بایت دارد، زیرا میدان\-بیتی با طول صفر
پس از یک میدان\-بیتی معمولی آمده و از نوع short است.
.IP "۲. حتی اگر پس از یک میدان\-بیتی با طول صفر یک میدان\-بیتی معمولی نیاید،" 4
.IX Item "2. Even if a zero-length bit-field is not followed by a normal bit-field,"
باز هم ممکن است بر تراز ساختار تأثیر بگذارد:
.Sp
.Vb 5
\&        struct
\&         {
\&           char foo : 6;
\&           long : 0;
\&         } t4;
.Ve
.Sp
در اینجا، \f(CW\*(C`t4\*(C'\fR ۴ بایت فضا اشغال می‌کند.
.RE
.RS 4
.RE
.IP "۳. میدان‌های بیتی با طول صفر که پس از اعضای غیر میدان\-بیتی می‌آیند نادیده گرفته می‌شوند:" 4
.IX Item "3. Zero-length bit-fields following non-bit-field members are ignored:"
.Vb 6
\&        struct
\&         {
\&           char foo;
\&           long : 0;
\&           char bar;
\&         } t5;
.Ve
.Sp
در اینجا، \f(CW\*(C`t5\*(C'\fR ۲ بایت فضا اشغال می‌کند.
.RE
.RS 4
.RE
.IP \fB\-mno\-align\-stringops\fR 4
.IX Item "-mno-align-stringops"
مقصد عملیات‌های رشته‌ای درون‌خطی‌شده را تراز نکن. این سوییچ اندازهٔ کد را
کاهش داده و در صورتی که مقصد از پیش تراز شده باشد اما GCC از آن مطلع نباشد،
کارایی را بهبود می‌بخشد.
.IP \fB\-minline\-all\-stringops\fR 4
.IX Item "-minline-all-stringops"
به‌طور پیش‌فرض، GCC عملیات‌های رشته‌ای را تنها زمانی درون‌خطی می‌کند که
مشخص باشد مقصد دست‌کم روی یک مرز ۴ بایتی تراز است.
این گزینه درون‌خطی‌سازی بیشتری را ممکن ساخته و اندازهٔ کد را افزایش می‌دهد،
اما ممکن است کارایی کدهایی را که برای طول‌های کوتاه به سرعت بالای
\&\f(CW\*(C`memcpy\*(C'\fR و \f(CW\*(C`memset\*(C'\fR وابسته هستند، بهبود بخشد.
این گزینه بسط درون‌خطی \f(CW\*(C`strlen\*(C'\fR را برای تمامی ترازهای اشاره‌گر فعال می‌کند.
.IP \fB\-minline\-stringops\-dynamically\fR 4
.IX Item "-minline-stringops-dynamically"
برای عملیات‌های رشته‌ای با اندازهٔ نامشخص، از بررسی‌های زمان اجرا به همراه کد
درون‌خطی برای بلوک‌های کوچک و فراخوانی کتابخانه برای بلوک‌های بزرگ استفاده کن.
.IP \fB\-mstringop\-strategy=\fR\fIalg\fR 4
.IX Item "-mstringop-strategy=alg"
الگوریتم ابتکاری تصمیم‌گیری داخلی را برای انتخاب الگوریتم خاص مورد استفاده جهت
درون‌خطی‌سازی عملیات‌های رشته‌ای بازنویسی کن. مقادیر مجاز برای \fIalg\fR عبارتند از:
.RS 4
.IP \fBrep_byte\fR 4
.IX Item "rep_byte"
.PD 0
.IP \fBrep_4byte\fR 4
.IX Item "rep_4byte"
.IP \fBrep_8byte\fR 4
.IX Item "rep_8byte"
.PD
بسط با استفاده از پیشوند \f(CW\*(C`rep\*(C'\fR پردازندهٔ i386 در اندازهٔ مشخص‌شده.
.IP \fBbyte_loop\fR 4
.IX Item "byte_loop"
.PD 0
.IP \fBloop\fR 4
.IX Item "loop"
.IP \fBunrolled_loop\fR 4
.IX Item "unrolled_loop"
.PD
بسط به یک حلقهٔ درون‌خطی.
.IP \fBlibcall\fR 4
.IX Item "libcall"
همیشه از فراخوانی کتابخانه استفاده شود.
.RE
.RS 4
.RE
.IP \fB\-mmemcpy\-strategy=\fR\fIstrategy\fR 4
.IX Item "-mmemcpy-strategy=strategy"
الگوریتم ابتکاری تصمیم‌گیری داخلی را برای تعیین این‌که آیا
\&\f(CW\*(C`_\|_builtin_memcpy\*(C'\fR باید درون‌خطی شود و در صورت معلوم بودن اندازهٔ مورد انتظار
عملیات رونوشت، از چه الگوریتم درون‌خطی استفاده شود، بازنویسی کن.
\&\fIstrategy\fR فهرستی از سه‌گانه‌های
\&\fIalg\fR:\fImax_size\fR:\fIdest_align\fR است که با کاما از هم جدا شده‌اند. مقدار \fIalg\fR در
\fB\-mstringop\-strategy\fR مشخص می‌شود، و \fImax_size\fR حداکثر اندازه به بایت را
مشخص می‌کند که الگوریتم درون‌خطی \fIalg\fR برای آن مجاز است.
برای آخرین سه‌گانه، مقدار \fImax_size\fR باید \f(CW\-1\fR باشد.
مقدار \fImax_size\fR سه‌گانه‌ها در فهرست باید به ترتیب صعودی مشخص شود.
حداقل اندازه به بایت برای \fIalg\fR، برای نخستین سه‌گانه برابر \f(CW0\fR و برای سه‌گانه‌های
بعدی برابر با \f(CW\*(C`\fR\f(CImax_size\fR\f(CW + 1\*(C'\fR بازهٔ پیشین است.
.IP \fB\-mmemset\-strategy=\fR\fIstrategy\fR 4
.IX Item "-mmemset-strategy=strategy"
این گزینه شبیه به \fB\-mmemcpy\-strategy=\fR است، با این تفاوت که بازشدن
\&\f(CW\*(C`_\|_builtin_memset\*(C'\fR را کنترل می‌کند.
.IP \fB\-momit\-leaf\-frame\-pointer\fR 4
.IX Item "-momit-leaf-frame-pointer"
اشاره‌گر چارچوب را در توابع برگ در یک ثبات نگه ندار. این کار از دستورالعمل‌های
ذخیره، برپایی و بازگردانی اشاره‌گر چارچوب جلوگیری کرده و یک ثبات اضافی را در توابع
برگ در دسترس قرار می‌دهد. گزینهٔ \&\fB\-momit\-leaf\-frame\-pointer\fR اشاره‌گر
چارچوب را برای توابع برگ حذف می‌کند که ممکن است اشکال‌زدایی را دشوارتر سازد.
.IP \fB\-mtls\-direct\-seg\-refs\fR 4
.IX Item "-mtls-direct-seg-refs"
.PD 0
.IP \fB\-mno\-tls\-direct\-seg\-refs\fR 4
.IX Item "-mno-tls-direct-seg-refs"
.PD
تعیین می‌کند که آیا متغیرهای TLS را می‌توان با آفست‌هایی از ثبات بخش TLS
(\f(CW%gs\fR برای ۳۲ بیتی، \f(CW%fs\fR برای ۶۴ بیتی) مورد دسترسی قرار داد، یا این‌که
اشاره‌گر پایهٔ رشته باید اضافه شود. معتبر بودن یا نبودن این مورد بستگی به سیستم‌عامل
دارد و این‌که آیا بخش را طوری نگاشت می‌کند که کل ناحیهٔ TLS را پوشش دهد یا خیر.
.Sp
برای سیستم‌هایی که از کتابخانهٔ سی گنو (GNU C Library) استفاده می‌کنند، پیش‌فرض فعال است.
.IP \fB\-msse2avx\fR 4
.IX Item "-msse2avx"
.PD 0
.IP \fB\-mno\-sse2avx\fR 4
.IX Item "-mno-sse2avx"
.PD
مشخص می‌کند که اسمبلر باید دستورالعمل‌های SSE را با پیشوند VEX کدگذاری کند.
گزینهٔ \fB\-mavx\fR این ویژگی را به‌طور پیش‌فرض فعال می‌کند.
.IP \fB\-mfentry\fR 4
.IX Item "-mfentry"
.PD 0
.IP \fB\-mno\-fentry\fR 4
.IX Item "-mno-fentry".PD
اگر پروفایل‌سازی فعال باشد (\fB\-pg\fR)، فراخوانی شمارندهٔ
پروفایل‌سازی را پیش از پرولوگ (prologue) قرار می‌دهد.
نکته: در معماری‌های x86 مشخصهٔ \f(CW\*(C`ms_hook_prologue\*(C'\fR
در حال حاضر برای \fB\-mfentry\fR و \fB\-pg\fR امکان‌پذیر نیست.
.IP \fB\-mrecord\-mcount\fR 4
.IX Item "-mrecord-mcount"
.PD 0
.IP \fB\-mno\-record\-mcount\fR 4
.IX Item "-mno-record-mcount"
.PD
اگر پروفایل‌سازی فعال باشد (\fB\-pg\fR)، بخشی (section) تولید می‌کند که شامل
اشاره‌گرهایی به هر فراخوانی پروفایل‌سازی است؛ این ویژگی برای وصله‌زدن خودکار
فراخوانی‌ها سودمند است. می‌توانید از گزینهٔ \fBmfentry\-section=\fR برای تنظیم
نام این بخش استفاده کنید؛ مقدار پیش‌فرض آن \fB_\|_mcount_loc\fR است.
.IP \fB\-mnop\-mcount\fR 4
.IX Item "-mnop-mcount"
.PD 0
.IP \fB\-mno\-nop\-mcount\fR 4
.IX Item "-mno-nop-mcount"
.PD
اگر پروفایل‌سازی فعال باشد (\fB\-pg\fR)، فراخوانی‌های توابع
پروفایل‌سازی را به صورت NOP تولید می‌کند. این ویژگی زمانی مفید است
که این فراخوانی‌ها باید بعداً به‌طور پویا وصله شوند. این مورد احتمالاً
تنها همراه با \fB\-mrecord\-mcount\fR کاربرد دارد.
.IP \fB\-minstrument\-return=\fR\fItype\fR 4
.IX Item "-minstrument-return=type"
همراه با \fB\-pg \-mfentry\fR، خروج‌های تابع را بر اساس
\&\fItype\fR مجهزسازی (instrument) می‌کند که می‌تواند یکی از موارد \fBnone\fR برای عدم مجهزسازی،
\&\fBcall\fR برای ایجاد فراخوانی به \f(CW\*(C`_\|_return_\|_\*(C'\fR، یا \fBnop5\fR برای
تولید یک توالی ۵ بایتی nop باشد. این گزینه فقط بازگشت‌های واقعی
منتهی به یک \f(CW\*(C`ret\*(C'\fR را مجهزسازی می‌کند، نه فراخوانی‌های هم‌سطح (sibling calls) از طریق یک پرش را.
.IP \fB\-mrecord\-return\fR 4
.IX Item "-mrecord-return"
.PD 0
.IP \fB\-mno\-record\-return\fR 4
.IX Item "-mno-record-return"
.PD
یک بخش \f(CW\*(C`_\|_return_loc\*(C'\fR تولید می‌کند که به تمام کدهای مجهزسازی بازگشت
اشاره دارد.
.IP \fB\-mfentry\-name=\fR\fIname\fR 4
.IX Item "-mfentry-name=name"
نام نماد \f(CW\*(C`_\|_fentry_\|_\*(C'\fR را که در ابتدای ورود به تابع برای
توابع \&\fB\-pg \-mfentry\fR فراخوانی می‌شود، تنظیم می‌کند.
.IP \fB\-mfentry\-section=\fR\fIname\fR 4
.IX Item "-mfentry-section=name"
نام بخشی که برای ثبت فراخوانی‌های \fB\-mrecord\-mcount\fR به کار می‌رود را تنظیم می‌کند.
مقدار پیش‌فرض \fB_\|_mcount_loc\fR است.
.IP \fB\-mskip\-rax\-setup\fR 4
.IX Item "-mskip-rax-setup"
.PD 0
.IP \fB\-mno\-skip\-rax\-setup\fR 4
.IX Item "-mno-skip-rax-setup"
.PD
هنگام تولید کد برای معماری x86\-64 با پسوندهای SSE
غیرفعال، می‌توان از \fB\-mskip\-rax\-setup\fR برای صرف‌نظر کردن از راه‌اندازی ثبات RAX
در شرایطی که هیچ آرگومان متغیری در ثبات‌های برداری ارسال نمی‌شود، استفاده کرد.
.IP \fB\-m8bit\-idiv\fR 4
.IX Item "-m8bit-idiv"
.PD 0
.IP \fB\-mno\-8bit\-idiv\fR 4
.IX Item "-mno-8bit-idiv"
.PD
روی برخی پردازنده‌ها، مانند Intel Atom، تقسیم عدد صحیح بدون علامت ۸ بیتی
بسیار سریع‌تر از تقسیم عدد صحیح ۳۲ بیتی/۶۴ بیتی است. این گزینه یک
بررسی زمان اجرا ایجاد می‌کند. اگر هر دو مقسوم و مقسوم‌علیه در محدودهٔ 0
تا 255 باشند، تقسیم عدد صحیح بدون علامت ۸ بیتی به جای
تقسیم عدد صحیح ۳۲ بیتی/۶۴ بیتی به کار می‌رود.
.IP \fB\-mavx256\-split\-unaligned\-load\fR 4
.IX Item "-mavx256-split-unaligned-load"
.PD 0
.IP \fB\-mavx256\-split\-unaligned\-store\fR 4
.IX Item "-mavx256-split-unaligned-store"
.PD
بارگذاری و ذخیره‌سازی غیرهم‌تراز ۳۲ بایتی AVX را به دو قسمت تقسیم می‌کند.
.IP \fB\-mstack\-protector\-guard=\fR\fIguard\fR 4
.IX Item "-mstack-protector-guard=guard"
.PD 0
.IP \fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR 4
.IX Item "-mstack-protector-guard-reg=reg"
.IP \fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR 4
.IX Item "-mstack-protector-guard-offset=offset"
.IP \fB\-mstack\-protector\-guard\-symbol=\fR\fIsymbol\fR 4
.IX Item "-mstack-protector-guard-symbol=symbol"
.PD
کد محافظت از پشته را با استفاده از قناری (canary) در \fIguard\fR تولید می‌کند.
مکان‌های پشتیبانی‌شده عبارتند از \fBglobal\fR برای قناری سراسری یا \fBtls\fR برای قناری
اختصاصی هر رشته در بلوک TLS (پیش‌فرض). این گزینه فقط هنگامی اثر دارد که
\&\fB\-fstack\-protector\fR یا \fB\-fstack\-protector\-all\fR تعیین شده باشد.
.Sp
با انتخاب حالت دوم، گزینه‌های
\&\fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR و
\&\fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR علاوه بر این مشخص می‌کنند
که کدام ثبات سگمنت (\f(CW%fs\fR یا \f(CW%gs\fR) به عنوان ثبات پایه
برای خواندن قناری، و از چه آفستی نسبت به آن ثبات پایه استفاده شود.
مقدار پیش‌فرض آن‌ها همان است که در ABI مربوطه مشخص شده است.
.Sp
گزینهٔ \&\fB\-mstack\-protector\-guard\-symbol=\fR\fIsymbol\fR آفست را
با یک ارجاع نمادین به یک قناری در بلوک TLS بازنویسی می‌کند.
.IP \fB\-mgeneral\-regs\-only\fR 4
.IX Item "-mgeneral-regs-only"
کدی تولید می‌کند که فقط از ثبات‌های همه‌منظوره استفاده می‌کند. این کار
از استفاده کامپایلر از ثبات‌های ممیز شناور، برداری، ماسک و کران
جلوگیری می‌کند.
.IP \fB\-mrelax\-cmpxchg\-loop\fR 4
.IX Item "-mrelax-cmpxchg-loop"
هنگام ایجاد یک حلقهٔ مقایسه و جابه‌جایی برای \fB_\|_sync Builtins\fR
و \fB_\|_atomic Builtins\fR که فاقد یک دستورالعمل بومی هستند، با
صادر کردن یک بارگذاری اتمیک قبل از دستورالعمل \&\f(CW\*(C`CMPXCHG\*(C'\fR، و استفاده از دستورالعمل \f(CW\*(C`PAUSE\*(C'\fR
جهت صرفه‌جویی در مصرف انرژی پردازنده هنگام راه‌اندازی مجدد حلقه، عملیات را برای حالت‌های دارای رقابت شدید بهینه‌سازی می‌کند.
.IP \fB\-mindirect\-branch=\fR\fIchoice\fR 4
.IX Item "-mindirect-branch=choice"
فراخوانی و پرش غیرمستقیم را با \fIchoice\fR تبدیل می‌کند. مقدار پیش‌فرض
\&\fBkeep\fR است که فراخوانی و پرش غیرمستقیم را دست‌نخورده باقی می‌گذارد.
\&\fBthunk\fR فراخوانی و پرش غیرمستقیم را به ثانک (thunk) فراخوانی و بازگشت تبدیل می‌کند.
\&\fBthunk\-inline\fR فراخوانی و پرش غیرمستقیم را به ثانک فراخوانی و
بازگشت درون‌خطی (inlined) تبدیل می‌کند. \fBthunk\-extern\fR فراخوانی و پرش غیرمستقیم را
به ثانک فراخوانی و بازگشت خارجی که در یک فایل شیء جداگانه ارائه می‌شود تبدیل می‌کند.
می‌توانید این رفتار را برای یک تابع خاص با استفاده از مشخصهٔ
تابع \f(CW\*(C`indirect_branch\*(C'\fR کنترل کنید.
.Sp
توجه داشته باشید که \fB\-mcmodel=large\fR با
\&\fB\-mindirect\-branch=thunk\fR و
\&\fB\-mindirect\-branch=thunk\-extern\fR ناسازگار است زیرا تابع ثانک ممکن است
در مدل کد بزرگ (large code model) در دسترس نباشد.
.Sp
توجه داشته باشید که \fB\-mindirect\-branch=thunk\-extern\fR با
\&\fB\-fcf\-protection=branch\fR سازگار است زیرا ثانک خارجی می‌تواند
طوری ساخته شود که بررسی جریان کنترل را فعال کند.
.IP \fB\-mfunction\-return=\fR\fIchoice\fR 4
.IX Item "-mfunction-return=choice"
بازگشت از تابع را با \fIchoice\fR تبدیل می‌کند. مقدار پیش‌فرض \fBkeep\fR است
که بازگشت تابع را دست‌نخورده باقی می‌گذارد. \fBthunk\fR بازگشت تابع
را به ثانک فراخوانی و بازگشت تبدیل می‌کند. \fBthunk\-inline\fR بازگشت تابع
را به ثانک فراخوانی و بازگشت درون‌خطی تبدیل می‌کند. \fBthunk\-extern\fR بازگشت
تابع را به ثانک فراخوانی و بازگشت خارجی که در یک فایل شیء جداگانه ارائه شده است
تبدیل می‌کند. می‌توانید این رفتار را برای یک تابع خاص با
استفاده از مشخصهٔ تابع \f(CW\*(C`function_return\*(C'\fR کنترل کنید.
.Sp
توجه داشته باشید که \fB\-mindirect\-return=thunk\-extern\fR با
\&\fB\-fcf\-protection=branch\fR سازگار است زیرا ثانک خارجی می‌تواند
طوری ساخته شود که بررسی جریان کنترل را فعال کند.
.Sp
توجه داشته باشید که \fB\-mcmodel=large\fR با
\&\fB\-mfunction\-return=thunk\fR و
\&\fB\-mfunction\-return=thunk\-extern\fR ناسازگار است زیرا تابع ثانک ممکن است
در مدل کد بزرگ در دسترس نباشد.
.IP \fB\-mindirect\-branch\-register\fR 4
.IX Item "-mindirect-branch-register"
فراخوانی و پرش غیرمستقیم را از طریق ثبات اجباری می‌کند.
.IP \fB\-mharden\-sls=\fR\fIchoice\fR 4
.IX Item "-mharden-sls=choice"
کدی تولید می‌کند تا اثرات حدس و گمان مستقیم (SLS) را با
\&\fIchoice\fR کاهش دهد. مقدار پیش‌فرض \fBnone\fR است که تمام مقاوم‌سازی‌های
SLS را غیرفعال می‌کند. \fBreturn\fR مقاوم‌سازی SLS را برای بازگشت‌های تابع فعال می‌کند.
\&\fBindirect\-jmp\fR مقاوم‌سازی SLS را برای پرش‌های غیرمستقیم فعال می‌کند.
\&\fBall\fR تمام مقاوم‌سازی‌های SLS را فعال می‌کند.
.IP \fB\-mindirect\-branch\-cs\-prefix\fR 4
.IX Item "-mindirect-branch-cs-prefix"
پیشوند CS را به دستورهای call و jmp به ثانک‌های غیرمستقیمی که مقصد شاخهٔ آن‌ها
در ثبات‌های r8\-r15 است اضافه می‌کند، تا طول دستورات call و jmp برابر با ۶ بایت شود.
این کار اجازه می‌دهد که آن‌ها در زمان اجرا به‌طور بالقوه با \fBlfence; call *%r8\-r15\fR
یا \fBlfence; jmp *%r8\-r15\fR جایگزین شوند.
.IP \fB\-mapx\-inline\-asm\-use\-gpr32\fR 4
.IX Item "-mapx-inline-asm-use-gpr32"
به‌طور پیش‌فرض، استفاده از EGPR در قیدهای اسمبلی درون‌خطی غیرفعال است زیرا GCC نمی‌تواند
تشخیص دهد که آیا دستورات asm از GP32 پشتیبانی می‌کنند یا خیر.
اگر اسمبلی درون‌خطی شما می‌تواند EGPR را مدیریت کند، از \fB\-mapx\-inline\-asm\-use\-gpr32\fR استفاده کنید.
.IP \fB\-mgather\fR 4
.IX Item "-mgather"
.PD 0
.IP \fB\-mscatter\fR 4
.IX Item "-mscatter"
.PD
به ترتیب، برداری‌سازی را برای دستورالعمل‌های gather و scatter فعال می‌کند.
.PP
این سوئیچ‌های \fB\-m\fR افزون بر موارد بالا،
روی پردازنده‌های x86\-64 در محیط‌های ۶۴ بیتی پشتیبانی می‌شوند.
.IP \fB\-m32\fR 4
.IX Item "-m32".PD 0
.IP \fB\-m64\fR 4
.IX Item "-m64"
.IP \fB\-mx32\fR 4
.IX Item "-mx32"
.IP \fB\-m16\fR 4
.IX Item "-m16"
.PD
تولید کد برای یک محیط ۱۶ بیتی، ۳۲ بیتی یا ۶۴ بیتی.
گزینه \fB\-m32\fR نوع‌های \f(CW\*(C`int\*(C'\fR، \f(CW\*(C`long\*(C'\fR و اشاره‌گر را
روی ۳۲ بیت تنظیم می‌کند و
کدی تولید می‌کند که در حالت ۳۲ بیتی اجرا می‌شود.
.Sp
گزینه \fB\-m64\fR نوع \f(CW\*(C`int\*(C'\fR را روی ۳۲ بیت و نوع‌های \f(CW\*(C`long\*(C'\fR و اشاره‌گر
را روی ۶۴ بیت تنظیم کرده و کدی برای معماری x86\-64 تولید می‌کند.
تنها در Darwin، گزینه \fB\-m64\fR گزینه‌های \fB\-fno\-pic\fR
و \fB\-mdynamic\-no\-pic\fR را نیز غیرفعال می‌کند.
.Sp
گزینه \fB\-mx32\fR نوع‌های \f(CW\*(C`int\*(C'\fR، \f(CW\*(C`long\*(C'\fR و اشاره‌گر را
روی ۳۲ بیت تنظیم کرده و
کدی برای معماری x86\-64 تولید می‌کند.
.Sp
گزینه \fB\-m16\fR مانند \fB\-m32\fR عمل می‌کند، با این تفاوت که
دستورالعمل اسمبلی \f(CW\*(C`.code16gcc\*(C'\fR را در ابتدای
خروجی اسمبلی درج می‌کند تا فایل اجرایی بتواند در حالت ۱۶ بیتی اجرا شود.
.IP \fB\-miamcu\fR 4
.IX Item "-miamcu"
گزینه \fB\-miamcu\fR کدی منطبق بر psABI پردازنده‌های Intel MCU
تولید می‌کند. این گزینه نیازمند فعال بودن گزینه \fB\-m32\fR است.
.IP \fB\-mno\-red\-zone\fR 4
.IX Item "-mno-red-zone"
از به‌اصطلاح «منطقه قرمز» (red zone) برای کد x86\-64 استفاده نشود. منطقه قرمز توسط
ABI معماری x86\-64 الزامی شده است؛ این منطقه یک ناحیه ۱۲۸ بایتی پس از مکان
اشاره‌گر پشته است که توسط گرداننده‌های سیگنال یا وقفه تغییر داده نمی‌شود
و بنابراین می‌تواند برای داده‌های موقت بدون نیاز به تنظیم اشاره‌گر
پشته استفاده شود. فلگ \fB\-mno\-red\-zone\fR این منطقه قرمز را غیرفعال می‌کند.
.IP \fB\-mcmodel=small\fR 4
.IX Item "-mcmodel=small"
تولید کد برای مدل کد کوچک (small code model): برنامه و نمادهای آن باید
در ۲ گیگابایت پایینی فضای آدرس پیوند (link) داده شوند. اشاره‌گرها ۶۴ بیتی هستند.
برنامه‌ها می‌توانند به صورت ایستا یا پویا پیوند داده شوند. این، مدل کد
پیش‌فرض است.
.IP \fB\-mcmodel=kernel\fR 4
.IX Item "-mcmodel=kernel"
تولید کد برای مدل کد هسته (kernel code model). هسته در ۲
گیگابایت منفی فضای آدرس اجرا می‌شود.
این مدل باید برای کد هسته لینوکس استفاده شود.
.IP \fB\-mcmodel=medium\fR 4
.IX Item "-mcmodel=medium"
تولید کد برای مدل متوسط (medium model): برنامه در ۲
گیگابایت پایینی فضای آدرس پیوند داده می‌شود. نمادهای کوچک نیز در آنجا قرار می‌گیرند. نمادهایی
با اندازه بزرگ‌تر از \fB\-mlarge\-data\-threshold\fR در
بخش‌های داده بزرگ یا BSS قرار داده می‌شوند و می‌توانند بالای ۲ گیگابایت مستقر شوند. برنامه‌ها
می‌توانند به صورت ایستا یا پویا پیوند داده شوند.
.IP \fB\-mcmodel=large\fR 4
.IX Item "-mcmodel=large"
تولید کد برای مدل بزرگ (large model). این مدل هیچ فرضی درباره
آدرس‌ها و اندازه بخش‌ها در نظر نمی‌گیرد.
.IP \fB\-maddress\-mode=long\fR 4
.IX Item "-maddress-mode=long"
تولید کد برای حالت آدرس بلند (long address mode). این گزینه فقط برای محیط‌های
۶۴ بیتی و x32 پشتیبانی می‌شود. این حالت، حالت آدرس‌دهی پیش‌فرض برای
محیط‌های ۶۴ بیتی است.
.IP \fB\-maddress\-mode=short\fR 4
.IX Item "-maddress-mode=short"
تولید کد برای حالت آدرس کوتاه (short address mode). این گزینه فقط برای محیط‌های
۳۲ بیتی و x32 پشتیبانی می‌شود. این حالت، حالت آدرس‌دهی پیش‌فرض برای
محیط‌های ۳۲ بیتی و x32 است.
.IP \fB\-mneeded\fR 4
.IX Item "-mneeded"
.PD 0
.IP \fB\-mno\-needed\fR 4
.IX Item "-mno-needed"
.PD
تولید ویژگی گنو GNU_PROPERTY_X86_ISA_1_NEEDED برای مقصد لینوکس به منظور
مشخص کردن سطح ریزمعماری ISA مورد نیاز برای اجرای باینری.
.IP \fB\-mno\-direct\-extern\-access\fR 4
.IX Item "-mno-direct-extern-access"
بدون \fB\-fpic\fR یا \fB\-fPIC\fR، همواره از اشاره‌گر GOT
برای دسترسی به نمادهای خارجی استفاده می‌شود. با \fB\-fpic\fR یا \fB\-fPIC\fR،
دسترسی به نمادهای محافظت‌شده همانند نمادهای محلی مدیریت می‌شود. حالت پیش‌فرض
\&\fB\-mdirect\-extern\-access\fR است.
.Sp
\&\fBهشدار:\fR کتابخانه‌های مشترک کامپایل‌شده با
\&\fB\-mno\-direct\-extern\-access\fR و فایل اجرایی کامپایل‌شده با
\&\fB\-mdirect\-extern\-access\fR ممکن است در صورت استفاده از نمادهای محافظت‌شده
در کتابخانه‌های مشترک و فایل اجرایی، دارای سازگاری دودویی نباشند.
.IP \fB\-munroll\-only\-small\-loops\fR 4
.IX Item "-munroll-only-small-loops"
.PD 0
.IP \fB\-mno\-unroll\-only\-small\-loops\fR 4
.IX Item "-mno-unroll-only-small-loops"
.PD
کنترل باز کردن محافظه‌کارانه حلقه‌های کوچک. این گزینه به‌طور پیش‌فرض با
\&\fB\-O2\fR فعال است و حلقه‌های دارای کمتر از ۴ دستورالعمل را ۱ بار باز می‌کند.
این امر موجب بهره‌وری بهتر از خط لوله رمزگشایی دستورالعمل‌ها در پردازنده‌های
امروزی می‌شود. می‌توانید این قابلیت را با \fB\-mno\-unroll\-only\-small\-loops\fR غیرفعال کنید،
همچنین در صورتی که گزینه‌های عمومی‌تر \fB\-funroll\-loops\fR
یا \fB\-funroll\-all\-loops\fR فعال یا صراحتاً غیرفعال شوند نیز غیرفعال می‌شود.
.IP \fB\-mdispatch\-scheduler\fR 4
.IX Item "-mdispatch-scheduler"
فعال‌سازی زمان‌بندی دستورالعمل‌ها. این قابلیت تنها در پردازنده‌های \fBbdver1\fR،
\&\fBbdver2\fR، \fBbdver3\fR، \fBbdver4\fR و \fBznver1\fR پشتیبانی می‌شود و
علاوه بر این نیازمند \fB\-fschedule\-insns \-fsched\-pressure\fR است.
.IP \fB\-mlam=\fR\fIchoice\fR 4
.IX Item "-mlam=choice"
قابلیت LAM (پوشش‌دهی آدرس خطی) اجازه می‌دهد بیت‌های خاصی در اشاره‌گر برای
فراداده (metadata) استفاده شوند. مقدار پیش‌فرض \fBnone\fR است. با \fBu48\fR، بیت‌های اشاره‌گر در
موقعیت‌های 62:48 می‌توانند برای فراداده استفاده شوند؛ با \fBu57\fR، بیت‌های اشاره‌گر در
موقعیت‌های 62:57 می‌توانند برای فراداده به کار روند.
.PP
\fIگزینه‌های x86 Windows\fR
.IX Subsection "x86 Windows Options"
.PP
\fIگزینه‌های Xstormy16\fR
.IX Subsection "Xstormy16 Options"
.PP
این گزینه‌ها برای Xstormy16 تعریف شده‌اند:
.IP \fB\-msim\fR 4
.IX Item "-msim"
انتخاب فایل‌های راه‌اندازی و اسکریپت پیونددهنده مناسب برای شبیه‌ساز.
.PP
\fIگزینه‌های Xtensa\fR
.IX Subsection "Xtensa Options"
.PP
این گزینه‌ها برای مقصدهای Xtensa پشتیبانی می‌شوند:
.IP \fB\-mconst16\fR 4
.IX Item "-mconst16"
.PD 0
.IP \fB\-mno\-const16\fR 4
.IX Item "-mno-const16"
.PD
فعال یا غیرفعال کردن استفاده از دستورالعمل‌های \f(CW\*(C`CONST16\*(C'\fR برای بارگذاری
مقادیر ثابت. در صورت فعال بودن، دستورالعمل‌های \f(CW\*(C`CONST16\*(C'\fR همواره
به جای دستورالعمل‌های استاندارد \f(CW\*(C`L32R\*(C'\fR استفاده می‌شوند. استفاده از
\&\f(CW\*(C`CONST16\*(C'\fR به‌طور پیش‌فرض تنها در صورتی فعال است که دستورالعمل \f(CW\*(C`L32R\*(C'\fR
در دسترس نباشد.
.IP \fB\-mserialize\-volatile\fR 4
.IX Item "-mserialize-volatile"
.PD 0
.IP \fB\-mno\-serialize\-volatile\fR 4
.IX Item "-mno-serialize-volatile"
.PD
هنگامی که این گزینه فعال باشد، GCC دستورالعمل‌های \f(CW\*(C`MEMW\*(C'\fR را پیش از
ارجاعات حافظه \f(CW\*(C`volatile\*(C'\fR درج می‌کند تا سازگاری ترتیبی تضمین شود.
پیش‌فرض \fB\-mserialize\-volatile\fR است. از
\&\fB\-mno\-serialize\-volatile\fR برای حذف دستورالعمل‌های \f(CW\*(C`MEMW\*(C'\fR استفاده کنید.
.IP \fB\-mforce\-no\-pic\fR 4
.IX Item "-mforce-no-pic"
.PD 0
.IP \fB\-mno\-force\-no\-pic\fR 4
.IX Item "-mno-force-no-pic"
.PD
برای مقاصدی مانند GNU/Linux که در آن‌ها تمام کدهای حالت کاربر Xtensa باید
کد مستقل از موقعیت (PIC) باشند، این گزینه PIC را برای کامپایل
کد هسته غیرفعال می‌کند.
.IP \fB\-mtext\-section\-literals\fR 4
.IX Item "-mtext-section-literals"
.PD 0
.IP \fB\-mno\-text\-section\-literals\fR 4
.IX Item "-mno-text-section-literals"
.PD
این گزینه‌ها مدیریت استخرهای مقادیر مستقیم (literal pools) را کنترل می‌کنند. پیش‌فرض
\&\fB\-mno\-text\-section\-literals\fR است که مقادیر مستقیم را در یک بخش مجزا
در فایل خروجی قرار می‌دهد. این کار اجازه می‌دهد استخر مقادیر مستقیم
در یک RAM/ROM داده قرار گیرد، و همچنین به پیونددهنده اجازه می‌دهد استخرهای
مقادیر مستقیم را از فایل‌های شیء مجزا ادغام کند تا مقادیر مستقیم اضافی حذف شده و
اندازه کد بهبود یابد. با \fB\-mtext\-section\-literals\fR، مقادیر مستقیم
در بخش text پراکنده می‌شوند تا در نزدیک‌ترین فاصله ممکن نسبت
به مراجع خود قرار گیرند. این ویژگی ممکن است برای فایل‌های اسمبلی بزرگ
ضروری باشد. مقادیر مستقیم مربوط به هر تابع، درست قبل از همان تابع قرار می‌گیرند.
.IP \fB\-mauto\-litpools\fR 4
.IX Item "-mauto-litpools"
.PD 0
.IP \fB\-mno\-auto\-litpools\fR 4
.IX Item "-mno-auto-litpools"
.PD
این گزینه‌ها مدیریت استخرهای مقادیر مستقیم را کنترل می‌کنند. پیش‌فرض
\&\fB\-mno\-auto\-litpools\fR است که مقادیر مستقیم را در یک بخش مجزا
در فایل خروجی قرار می‌دهد مگر اینکه \fB\-mtext\-section\-literals\fR
استفاده شده باشد. با \fB\-mauto\-litpools\fR مقادیر مستقیم توسط اسمبلر در
بخش text پراکنده می‌شوند. کامپایلر دستورالعمل‌های صریح
\&\f(CW\*(C`.literal\*(C'\fR تولید نمی‌کند و مقادیر مستقیم را با دستورالعمل‌های
\&\f(CW\*(C`MOVI\*(C'\fR به جای \f(CW\*(C`L32R\*(C'\fR درون ثبات‌ها بارگذاری می‌کند تا به اسمبلر اجازه دهد
عمل آزادسازی (relaxation) را انجام داده و مقادیر مستقیم را بر حسب نیاز جای‌گذاری کند. این گزینه به
اسمبلر امکان می‌دهد چندین استخر مقادیر مستقیم به ازای هر تابع ایجاد کرده و
توابع بسیار بزرگ را اسمبل کند، کاری که ممکن است با
\&\fB\-mtext\-section\-literals\fR امکان‌پذیر نباشد..IP \fB\-mtarget\-align\fR 4
.IX Item "-mtarget-align"
.PD 0
.IP \fB\-mno\-target\-align\fR 4
.IX Item "-mno-target-align"
.PD
هنگامی که این گزینه فعال باشد، GCC به اسمبلر دستور می‌دهد تا دستورالعمل‌ها را به طور خودکار تراز کند تا جریمه‌های انشعاب به بهای کاهش مقداری از تراکم کد کم شوند. اسمبلر تلاش می‌کند دستورالعمل‌های متراکم را گسترش دهد تا اهداف انشعاب و دستورالعمل‌های پس از دستورالعمل‌های فراخوانی تراز شوند. اگر دستورالعمل‌های متراکمِ ایمنِ پیشین به اندازه کافی برای تراز کردن یک هدف وجود نداشته باشد، هیچ گسترشی انجام نمی‌شود. پیش‌فرض \fB\-mtarget\-align\fR است. این گزینه‌ها روی نحوه رفتار با دستورالعمل‌های خودتراز مانند \f(CW\*(C`LOOP\*(C'\fR تأثیری ندارند؛ اسمبلر همیشه آن‌ها را، چه با گسترش دستورالعمل‌های متراکم و چه با درج دستورالعمل‌های NOP، تراز می‌کند.
.IP \fB\-mlongcalls\fR 4
.IX Item "-mlongcalls"
.PD 0
.IP \fB\-mno\-longcalls\fR 4
.IX Item "-mno-longcalls"
.PD
هنگامی که این گزینه فعال باشد، GCC به اسمبلر دستور می‌دهد تا فراخوانی‌های مستقیم را به فراخوانی‌های غیرمستقیم ترجمه کند، مگر اینکه بتواند تعیین کند که مقصد فراخوانی مستقیم در محدوده مجازِ دستورالعمل فراخوانی قرار دارد. این ترجمه معمولاً برای فراخوانی توابع در فایل‌های منبع دیگر رخ می‌دهد. به طور مشخص، اسمبلر یک دستورالعمل مستقیم \f(CW\*(C`CALL\*(C'\fR را به یک \f(CW\*(C`L32R\*(C'\fR و به دنبال آن یک دستورالعمل \f(CW\*(C`CALLX\*(C'\fR ترجمه می‌کند. پیش‌فرض \fB\-mno\-longcalls\fR است. این گزینه باید در برنامه‌هایی استفاده شود که مقصد فراخوانی می‌تواند به طور بالقوه خارج از محدوده باشد. این گزینه در اسمبلر پیاده‌سازی شده است، نه کامپایلر؛ بنابراین کد اسمبلی تولیدشده توسط GCC همچنان دستورالعمل‌های فراخوانی مستقیم را نشان می‌دهد\-\-\-برای دیدن دستورالعمل‌های واقعی به کد شیء دی‌اسمبل‌شده نگاه کنید. توجه داشته باشید که اسمبلر برای هر فراخوانی بین‌فایلی از فراخوانی غیرمستقیم استفاده می‌کند، نه فقط آن‌هایی که واقعاً خارج از محدوده هستند.
.IP \fB\-mabi=\fR\fIname\fR 4
.IX Item "-mabi=name"
تولید کد برای ABI مشخص‌شده. مقادیر مجاز عبارتند از: \fBcall0\fR و
\&\fBwindowed\fR. مقدار پیش‌فرض ABI توسط پیکربندی هسته Xtensa انتخاب می‌شود.
.IP \fB\-mabi=call0\fR 4
.IX Item "-mabi=call0"
هنگامی که این گزینه فعال باشد، پارامترهای تابع در ثبات‌های
\&\f(CW\*(C`a2\*(C'\fR تا \f(CW\*(C`a7\*(C'\fR ارسال می‌شوند، ثبات‌های \f(CW\*(C`a12\*(C'\fR تا \f(CW\*(C`a15\*(C'\fR
توسط فراخواننده ذخیره می‌شوند (caller\-saved)، و ثبات \f(CW\*(C`a15\*(C'\fR ممکن است به عنوان اشاره‌گر فریم استفاده شود.
هنگامی که این نسخه از ABI فعال باشد، نماد پیش‌پردازنده C یعنی
\&\f(CW\*(C`_\|_XTENSA_CALL0_ABI_\|_\*(C'\fR تعریف می‌شود.
.IP \fB\-mabi=windowed\fR 4
.IX Item "-mabi=windowed"
هنگامی که این گزینه فعال باشد، پارامترهای تابع در ثبات‌های
\&\f(CW\*(C`a10\*(C'\fR تا \f(CW\*(C`a15\*(C'\fR ارسال می‌شوند، و تابع فراخوانی‌شده پنجره ثبات را
در بدو ورود ۸ ثبات می‌چرخاند تا آرگومان‌های آن در ثبات‌های
\&\f(CW\*(C`a2\*(C'\fR تا \f(CW\*(C`a7\*(C'\fR قرار گیرند. ثبات \f(CW\*(C`a7\*(C'\fR ممکن است به عنوان اشاره‌گر فریم
استفاده شود. پنجره ثبات در هنگام بازگشت، ۸ ثبات به عقب چرخانده می‌شود.
هنگامی که این نسخه از ABI فعال باشد، نماد پیش‌پردازنده C یعنی
\&\f(CW\*(C`_\|_XTENSA_WINDOWED_ABI_\|_\*(C'\fR تعریف می‌شود.
.IP \fB\-mextra\-l32r\-costs=\fR\fIn\fR 4
.IX Item "-mextra-l32r-costs=n"
تعیین هزینه اضافی دسترسی به RAM/ROM دستورالعمل برای دستورالعمل‌های \f(CW\*(C`L32R\*(C'\fR،
بر حسب چرخه‌های ساعت. این گزینه هنگام بهینه‌سازی برای سرعت، بر این موضوع
تأثیر می‌گذارد که آیا یک ثابت با استفاده از \f(CW\*(C`L32R\*(C'\fR از استخر لیترال بارگذاری شود یا
اینکه آن ثابت با چند دستورالعمل محاسباتی از یک مقدار کوچک ساخته شود. مقدار پیش‌فرض 0 است.
.IP \fB\-mstrict\-align\fR 4
.IX Item "-mstrict-align"
.PD 0
.IP \fB\-mno\-strict\-align\fR 4
.IX Item "-mno-strict-align"
.PD
جلوگیری از تولید دسترسی‌های حافظه‌ای که ممکن است بر روی مرز طبیعی شیء، همان‌طور که در مشخصات معماری توضیح داده شده است، تراز نشده باشند، یا مجاز دانستن آن‌ها.
پیش‌فرض برای هسته‌هایی که از هر دو بارگذاری و ذخیره‌سازی هم‌ترازنشده به صورت سخت‌افزاری پشتیبانی می‌کنند \fB\-mno\-strict\-align\fR، و برای تمامی هسته‌های دیگر \fB\-mstrict\-align\fR است.
.PP
\fIگزینه‌های zSeries\fR
.IX Subsection "zSeries Options"
.PP
این موارد در زیر فهرست شده‌اند:
.SH "محیط (ENVIRONMENT)"
.IX Header "ENVIRONMENT"
این بخش چندین متغیر محیطی را شرح می‌دهد که بر نحوه عملکرد GCC
تأثیر می‌گذارند. برخی از آن‌ها با مشخص کردن دایرکتوری‌ها یا پیشوندهایی برای استفاده
هنگام جستجوی انواع مختلف فایل‌ها کار می‌کنند. برخی دیگر برای تعیین جنبه‌های
دیگر محیط کامپایل به کار می‌روند.
.PP
توجه داشته باشید که می‌توانید مکان‌های جستجو را با استفاده از گزینه‌هایی مانند
\&\fB\-B\fR، \fB\-I\fR و \fB\-L\fR نیز مشخص کنید. این موارد
بر مکان‌های مشخص‌شده با متغیرهای محیطی اولویت دارند، و آن‌ها نیز
به نوبه خود بر مکان‌های مشخص‌شده توسط پیکربندی GCC اولویت دارند.
.IP \fBLANG\fR 4
.IX Item "LANG"
.PD 0
.IP \fBLC_CTYPE\fR 4
.IX Item "LC_CTYPE"
.IP \fBLC_MESSAGES\fR 4
.IX Item "LC_MESSAGES"
.IP \fBLC_ALL\fR 4
.IX Item "LC_ALL"
.PD
این متغیرهای محیطی روش استفاده GCC از اطلاعات بومی‌سازی را کنترل می‌کنند؛ اطلاعاتی که به GCC اجازه می‌دهد با قواعد محلی مختلف برای خروجی‌های تشخیصی و اطلاعاتی کار کند.
GCC دسته‌بندی‌های محلی
\&\fBLC_CTYPE\fR و \fBLC_MESSAGES\fR را در صورتی که برای این کار پیکربندی شده باشد، بررسی می‌کند. این دسته‌بندی‌های محلی را می‌توان روی هر مقداری که توسط سیستم شما پشتیبانی می‌شود تنظیم کرد. یک مقدار معمول \fBen_GB.UTF\-8\fR برای زبان انگلیسی در پادشاهی بریتانیا با کدگذاری UTF\-8 است.
.Sp
اگر متغیر محیطی \fBLC_ALL\fR تنظیم شده باشد، مقدار
\&\fBLC_CTYPE\fR و \fBLC_MESSAGES\fR را بازنویسی می‌کند؛ در غیر این صورت، \fBLC_CTYPE\fR
و \fBLC_MESSAGES\fR به مقدار متغیر محیطی \fBLANG\fR
بازمی‌گردند. اگر هیچ‌یک از این متغیرها تنظیم نشده باشند، رفتار GCC
به طور پیش‌فرض روی حالت سنتی زبان انگلیسی C قرار می‌گیرد.
.Sp
این متغیرهای محیطی بر کدگذاری فایل‌های ورودی و رشته‌ها در فایل‌های خروجی تولیدشده توسط GCC تأثیری ندارند؛ این موارد به ترتیب توسط گزینه‌های
\&\fB\-finput\-charset\fR و \fB\-fexec\-charset\fR کنترل می‌شوند.
.IP \fBTMPDIR\fR 4
.IX Item "TMPDIR"
اگر \fBTMPDIR\fR تنظیم شده باشد، دایرکتوری مورد استفاده برای فایل‌های
موقت را مشخص می‌کند. GCC از فایل‌های موقت برای نگهداری خروجی یک مرحله از
کامپایل که قرار است به عنوان ورودی مرحله بعدی استفاده شود بهره می‌برد: برای مثال،
خروجی پیش‌پردازنده، که ورودی خود کامپایلر است.
.IP \fBGCC_DIAGNOSTICS_LOG\fR 4
.IX Item "GCC_DIAGNOSTICS_LOG"
اگر \fBGCC_DIAGNOSTICS_LOG\fR تنظیم شده باشد، اطلاعات اضافی
درباره زیرسیستم تشخیص منتشر خواهد شد. اگر روی یک مقدار خالی
تنظیم شود، اطلاعات در stderr نوشته خواهد شد؛ در غیر این صورت، GCC
تلاش خواهد کرد آن فایل را باز کرده و اطلاعات را در آن بنویسد.
.Sp
محتوا و قالب دقیق اطلاعات ممکن است تغییر کند؛
این قابلیت برای استفاده توسعه‌دهندگان GCC در نظر گرفته شده است، نه کاربران نهایی.
.IP \fBGCC_COMPARE_DEBUG\fR 4
.IX Item "GCC_COMPARE_DEBUG"
تنظیم \fBGCC_COMPARE_DEBUG\fR تقریباً معادل ارسال
\&\fB\-fcompare\-debug\fR به گرداننده کامپایلر است. برای جزئیات
بیشتر به مستندات این گزینه مراجعه کنید.
.IP \fBGCC_EXEC_PREFIX\fR 4
.IX Item "GCC_EXEC_PREFIX"
اگر \fBGCC_EXEC_PREFIX\fR تنظیم شده باشد، پیشوندی را مشخص می‌کند که در
نام‌های زیربرنامه‌های اجراشده توسط کامپایلر استفاده شود. هنگامی که این پیشوند
با نام یک زیربرنامه ترکیب می‌شود هیچ اسلشی اضافه نمی‌شود، اما در صورت تمایل
می‌توانید پیشوندی را مشخص کنید که با یک اسلش ختم شود.
.Sp
اگر \fBGCC_EXEC_PREFIX\fR تنظیم نشده باشد، GCC تلاش می‌کند بر اساس
نام مسیری که با آن فراخوانی شده است، پیشوند مناسبی را برای استفاده تعیین کند.
.Sp
اگر GCC نتواند زیربرنامه را با استفاده از پیشوند مشخص‌شده پیدا کند،
تلاش می‌کند مکان‌های معمول را برای یافتن آن زیربرنامه جستجو کند.
.Sp
مقدار پیش‌فرض \fBGCC_EXEC_PREFIX\fR برابر است با
\&\fIprefix/lib/gcc/\fR که در آن \fIprefix\fR پیشوند
کامپایلر نصب‌شده است. در بسیاری از موارد \fIprefix\fR مقدار
\&\f(CW\*(C`prefix\*(C'\fR در زمان اجرای اسکریپت \fIconfigure\fR است.
.Sp
سایر پیشوندهای مشخص‌شده با \fB\-B\fR بر این پیشوند اولویت دارند.
.Sp
این پیشوند همچنین برای یافتن فایل‌هایی مانند \fIcrt0.o\fR که برای
پیونددهی استفاده می‌شوند، به کار می‌رود.
.Sp
علاوه بر این، این پیشوند به روشی غیرمعمول در یافتن دایرکتوری‌های
جستجو برای فایل‌های سرآیند به کار می‌رود. برای هر یک از دایرکتوری‌های
استانداردی که نام آن‌ها به طور معمول با \fB/usr/local/lib/gcc\fR آغاز می‌شود
(دقیق‌تر، با مقدار \fBGCC_INCLUDE_DIR\fR)، GCC تلاش می‌کند
آن بخش ابتدایی را با پیشوند مشخص‌شده جایگزین کند تا نام دایرکتوری
جایگزینی بسازد. بنابراین، با \fB\-Bfoo/\fR، کامپایلر GCC درست قبل از جستجوی
دایرکتوری استاندارد \&\fI/usr/local/lib/bar\fR، مسیر \&\fIfoo/bar\fR را جستجو می‌کند.
اگر یک دایرکتوری استاندارد با \&\fIprefix\fR پیکربندی‌شده آغاز شود، هنگام
جستجوی فایل‌های سرآیند مقدار \fIprefix\fR با \&\fBGCC_EXEC_PREFIX\fR جایگزین می‌شود.
.IP \fBCOMPILER_PATH\fR 4
.IX Item "COMPILER_PATH"
مقدار \fBCOMPILER_PATH\fR فهرستی از دایرکتوری‌هاست که مانند \fBPATH\fR
با دونقطه از هم جدا شده‌اند. در صورتی که GCC نتواند زیربرنامه‌ها را با استفاده از
\&\fBGCC_EXEC_PREFIX\fR پیدا کند، دایرکتوری‌های مشخص‌شده را هنگام جستجو برای زیربرنامه‌ها بررسی می‌کند.
.IP \fBLIBRARY_PATH\fR 4
.IX Item "LIBRARY_PATH"
مقدار \fBLIBRARY_PATH\fR فهرستی از دایرکتوری‌هاست که مانند \fBPATH\fR
با دونقطه از هم جدا شده‌اند. هنگامی که GCC به عنوان یک کامپایلر محلی (native) پیکربندی شده باشد،
در صورتی که نتواند فایل‌های پیونددهنده خاص را با استفاده از \fBGCC_EXEC_PREFIX\fR پیدا کند،
دایرکتوری‌های مشخص‌شده را بررسی می‌کند. پیونددهی با استفاده از GCC همچنین از این
دایرکتوری‌ها هنگام جستجو برای کتابخانه‌های معمولی مربوط به گزینه \fB\-l\fR استفاده می‌کند
(اما دایرکتوری‌های مشخص‌شده با \&\fB\-L\fR اولویت دارند)..IP \fBGCC_EXTRA_DIAGNOSTIC_OUTPUT\fR 4
.IX Item "GCC_EXTRA_DIAGNOSTIC_OUTPUT"
اگر \fBGCC_EXTRA_DIAGNOSTIC_OUTPUT\fR روی یکی از مقادیر زیر تنظیم شده باشد،
هنگام صدور راهنمایی‌های تصحیح (fix\-it hints)، متن اضافی به stderr فرستاده می‌شود.
گزینه‌های \fB\-fdiagnostics\-parseable\-fixits\fR و
\&\fB\-fno\-diagnostics\-parseable\-fixits\fR نسبت به این متغیر محیطی اولویت دارند.
.RS 4
.IP \fBfixits\-v1\fR 4
.IX Item "fixits-v1"
صدور راهنمایی‌های تصحیح قابل‌تجزیه، معادل با
\&\fB\-fdiagnostics\-parseable\-fixits\fR. به طور خاص، ستون‌ها به صورت
تعداد بایت‌ها بیان می‌شوند که از بایت ۱ برای ستون ابتدایی آغاز می‌شود.
.IP \fBfixits\-v2\fR 4
.IX Item "fixits-v2"
مانند \f(CW\*(C`fixits\-v1\*(C'\fR، اما ستون‌ها مطابق با
\&\fB\-fdiagnostics\-column\-unit=display\fR به عنوان ستون‌های نمایشی بیان می‌شوند.
.RE
.RS 4
.RE
.IP \fBEXPERIMENTAL_SARIF_SOCKET\fR 4
.IX Item "EXPERIMENTAL_SARIF_SOCKET"
اگر \fBEXPERIMENTAL_SARIF_SOCKET\fR در محیط تنظیم شده باشد، کامپایلر
تلاش می‌کند به یک UNIX domain stream socket با آن نام متصل شود و
برای هر تشخیصی که رخ می‌دهد، یک اعلان JSON\-RPC 2.0 از نوع \f(CW\*(C`OnSarifResult\*(C'\fR
به آن بفرستد، که در آن مقدار اعلان یک شیء \f(CW\*(C`result\*(C'\fR در SARIF است.
.Sp
اگر \fBEXPERIMENTAL_SARIF_SOCKET\fR تنظیم شده باشد و کامپایلر نتواند به آن
متصل شود، بی‌درنگ با شکست مواجه خواهد شد.
.Sp
این قابلیت آزمایشی است و ممکن است بدون اطلاع قبلی تغییر کند یا حذف شود.
.PP
برخی متغیرهای محیطی دیگر بر رفتار پیش‌پردازنده تأثیر می‌گذارند.
.IP \fBCPATH\fR 4
.IX Item "CPATH"
.PD 0
.IP \fBC_INCLUDE_PATH\fR 4
.IX Item "C_INCLUDE_PATH"
.IP \fBCPLUS_INCLUDE_PATH\fR 4
.IX Item "CPLUS_INCLUDE_PATH"
.IP \fBOBJC_INCLUDE_PATH\fR 4
.IX Item "OBJC_INCLUDE_PATH"
.PD
مقدار هر متغیر، فهرستی از دایرکتوری‌ها است که با یک نویسه ویژه، بسیار شبیه به \fBPATH\fR،
از یکدیگر جدا شده‌اند تا فایل‌های سرایند در آن‌ها جستجو شوند.
نویسه ویژه، \f(CW\*(C`PATH_SEPARATOR\*(C'\fR، وابسته به هدف (target) است و
در زمان ساخت GCC مشخص می‌شود. برای هدف‌های مبتنی بر Microsoft Windows این نویسه
یک نقطه‌ویرگول (semicolon) و برای تقریباً تمام هدف‌های دیگر یک دونقطه (colon) است.
.Sp
متغیر \fBCPATH\fR فهرستی از دایرکتوری‌ها را مشخص می‌کند تا به‌گونه‌ای جستجو شوند
که گویی با \fB\-I\fR تعیین شده‌اند، اما پس از هر مسیری که با گزینه‌های \fB\-I\fR
در خط فرمان داده شده است. این متغیر محیطی صرف‌نظر از این که کدام زبان در حال پیش‌پردازش است
استفاده می‌شود.
.Sp
باقی متغیرهای محیطی تنها هنگام پیش‌پردازش زبان خاص مشخص‌شده اعمال می‌شوند.
هر کدام فهرستی از دایرکتوری‌ها را برای جستجو تعیین می‌کنند، گویی که با \fB\-isystem\fR
مشخص شده‌اند، اما پس از هر مسیری که با گزینه‌های \fB\-isystem\fR در خط فرمان داده شده باشد.
.Sp
در تمام این متغیرها، یک عنصر خالی به کامپایلر دستور می‌دهد تا دایرکتوری کاری فعلی‌اش
را جستجو کند. عناصر خالی می‌توانند در ابتدا یا انتهای یک مسیر ظاهر شوند. برای نمونه،
اگر مقدار \fBCPATH\fR برابر با \f(CW\*(C`:/special/include\*(C'\fR باشد، همان اثری را دارد
که \fB\-I.\ \-I/special/include\fR خواهد داشت.
.IP \fBDEPENDENCIES_OUTPUT\fR 4
.IX Item "DEPENDENCIES_OUTPUT"
اگر این متغیر تنظیم شده باشد، مقدار آن نحوه خروجی دادن وابستگی‌ها را برای Make، بر پایه
فایل‌های سرایند غیرسیستمی پردازش‌شده توسط کامپایلر، مشخص می‌کند.
فایل‌های سرایند سیستمی در خروجی وابستگی نادیده گرفته می‌شوند.
.Sp
مقدار \fBDEPENDENCIES_OUTPUT\fR می‌تواند صرفاً یک نام فایل باشد، که در این صورت
قواعد Make در آن فایل نوشته می‌شوند و نام هدف (target) از روی نام فایل منبع حدس زده می‌شود.
یا اینکه مقدار می‌تواند به فرم \fIfile\fR\fB \fR\fItarget\fR باشد که در آن صورت،
قواعد در فایل \fIfile\fR و با استفاده از \fItarget\fR به عنوان نام هدف نوشته می‌شوند.
.Sp
به عبارت دیگر، این متغیر محیطی معادل ترکیب گزینه‌های \fB\-MM\fR و \fB\-MF\fR،
به همراه یک سوییچ اختیاری \fB\-MT\fR است.
.IP \fBSUNPRO_DEPENDENCIES\fR 4
.IX Item "SUNPRO_DEPENDENCIES"
این متغیر مشابه \fBDEPENDENCIES_OUTPUT\fR است (بالا را ببینید)، با این تفاوت
که فایل‌های سرایند سیستمی نادیده گرفته نمی‌شوند، بنابراین بر \fB\-M\fR دلالت دارد
و نه \fB\-MM\fR. با این حال، وابستگی به فایل ورودی اصلی حذف می‌شود.
.IP \fBSOURCE_DATE_EPOCH\fR 4
.IX Item "SOURCE_DATE_EPOCH"
اگر این متغیر تنظیم شود، مقدار آن یک برچسب زمانی UNIX را مشخص می‌کند تا
به جای تاریخ و زمان فعلی در ماکروهای \f(CW\*(C`_\|_DATE_\|_\*(C'\fR و \f(CW\*(C`_\|_TIME_\|_\*(C'\fR
استفاده شود، به طوری که برچسب‌های زمانی تعبیه‌شده بازتولیدپذیر (reproducible) شوند.
.Sp
مقدار \fBSOURCE_DATE_EPOCH\fR باید یک برچسب زمانی UNIX باشد، که به صورت تعداد
ثانیه‌ها (بدون احتساب ثانیه‌های کبیسه) از تاریخ 01 Jan 1970 00:00:00 که در قالب ASCII
نمایش داده شده، تعریف می‌شود؛ دقیقاً همانند خروجی \f(CW\*(C`date +%s\*(C'\fR در GNU/Linux و سایر
سیستم‌هایی که از پسوند \f(CW%s\fR در دستور \f(CW\*(C`date\*(C'\fR پشتیبانی می‌کنند.
.Sp
این مقدار باید یک برچسب زمانی مشخص، مانند آخرین زمان تغییر سورس‌کد یا بسته باشد و
باید توسط فرایند ساخت تنظیم شود..SH "گزارش باگ‌ها (BUGS)"
.IX Header "BUGS"
برای دستورالعمل‌های مربوط به گزارش باگ‌ها، ببینید:
<\fBhttps://gcc.gnu.org/bugs\fR>.
.SH "پاورقی‌ها (FOOTNOTES)"
.IX Header "FOOTNOTES"
.IP 1. 4
در برخی سیستم‌ها، \fBgcc \-shared\fR
برای کارکرد صحیح سازنده‌ها (constructors) نیازمند ساخت کد واسط (stub) کمکی است. در
سیستم‌های چندکتابخانه‌ای (multi\-libbed)، \fBgcc \-shared\fR باید کتابخانه‌های پشتیبان درست را برای پیوند انتخاب کند. عدم ارائه پرچم‌های صحیح ممکن است منجر
به اشکالات ظریفی شود. ارائه آن‌ها در مواردی که ضروری نیستند، بی‌ضرر است. گزینه \fB\-shared\fR از افزودن کد راه‌اندازی
برای تغییر محیط ممیز شناور، آن‌گونه که با \fB\-ffast\-math\fR،
\&\fB\-Ofast\fR یا \fB\-funsafe\-math\-optimizations\fR در برخی مقصدها انجام می‌شود، جلوگیری می‌کند.
.SH "همچنین ببینید (SEE ALSO)"
.IX Header "SEE ALSO"
\&\fBgpl\fR\|(7)، \fBgfdl\fR\|(7)، \fBfsf\-funding\fR\|(7)،
\&\fBcpp\fR\|(1)، \fBgcov\fR\|(1)، \fBas\fR\|(1)، \fBld\fR\|(1)، \fBgdb\fR\|(1)
و مدخل‌های Info برای \fIgcc\fR، \fIcpp\fR، \fIas\fR،
\&\fIld\fR، \fIbinutils\fR و \fIgdb\fR.
.SH "نویسندگان (AUTHORS)"
.IX Header "AUTHOR"
برای مشاهده مشارکت‌کنندگان GCC، مدخل Info مربوط به \fBgcc\fR یا
<\fBhttps://gcc.gnu.org/onlinedocs/gcc/Contributors.html\fR>
را ببینید.
.SH "کپی‌رایت و تکثیر (COPYRIGHT)"
.IX Header "COPYRIGHT"
کپی‌رایت \(co 1988\-2026 متعلق است به Free Software Foundation, Inc.
.PP
اجازه کپی، توزیع و/یا تغییر این سند تحت شرایط «مجوز مستندات آزاد گنو» (GNU Free Documentation License)، نسخه 1.3 یا هر نسخه جدیدتر منتشرشده توسط بنیاد نرم‌افزارهای آزاد اعطا می‌شود؛ با بخش‌های تغییرناپذیر «GNU General Public License» و «Funding Free Software»، متن‌های روی جلد (الف) (پایین را ببینید)، و با متن‌های پشت جلد (ب) (پایین را ببینید). نسخه‌ای از این مجوز در صفحه راهنمای \fBgfdl\fR\|(7) گنجانده شده است.
.PP
(الف) متن روی جلد FSF عبارت است از:
.PP
.Vb 1
\&     یک راهنمای گنو
.Ve
.PP
(ب) متن پشت جلد FSF عبارت است از:
.PP
.Vb 3
\&     شما در کپی و تغییر این راهنمای گنو، همانند نرم‌افزار گنو،
\&     آزاد هستید. نسخه‌های منتشرشده توسط بنیاد نرم‌افزارهای آزاد،
\&     برای توسعه گنو کمک‌های مالی جمع‌آوری می‌کنند.
.Ve