.\" -*- mode: troff; coding: utf-8 -*- .\" Automatically generated by Pod::Man v6.0.2 (Pod::Simple 3.45) .\" .\" Standard preamble: .\" ======================================================================== .de Sp \" Vertical space (when we can't use .PP) .if t .sp .5v .if n .sp .. .de Vb \" Begin verbatim text .ft CW .nf .ne \\$1 .. .de Ve \" End verbatim text .ft R .fi .. .\" \*(C` and \*(C' are quotes in nroff, nothing in troff, for use with C<>. .ie n \{\ . ds C` "" . ds C' "" 'br\} .el\{\ . ds C` . ds C' 'br\} .\" .\" Escape single quotes in literal strings from groff's Unicode transform. .ie \n(.g .ds Aq \(aq .el .ds Aq ' .\" .\" If the F register is >0, we'll generate index entries on stderr for .\" titles (.TH), headers (.SH), subsections (.SS), items (.Ip), and index .\" entries marked with X<> in POD. Of course, you'll have to process the .\" output yourself in some meaningful fashion. .\" .\" Avoid warning from groff about undefined register 'F'. .de IX .. .nr rF 0 .if \n(.g .if rF .nr rF 1 .if (\n(rF:(\n(.g==0)) \{\ . if \nF \{\ . de IX . tm Index:\\$1\t\\n%\t"\\$2" .. . if !\nF==2 \{\ . nr % 0 . nr F 2 . \} . \} .\} .rr rF .\" .\" Required to disable full justification in groff 1.23.0. .if n .ds AD l .\" ======================================================================== .\" .IX Title "GCC 1" .TH GCC 1 2025-08-08 gcc-15.2.0 GNU .\" For nroff, turn off justification. Always turn off hyphenation; it makes .\" way too many mistakes in technical documents. .if n .ad l .nh .SH "نام (NAME)" gcc \- کامپایلر C و ++C پروژه GNU .SH "خلاصه دستور (SYNOPSIS)" .IX Header "SYNOPSIS" gcc [\fB\-c\fR|\fB\-S\fR|\fB\-E\fR] [\fB\-std=\fR\fIstandard\fR] [\fB\-g\fR] [\fB\-pg\fR] [\fB\-O\fR\fIlevel\fR] [\fB\-W\fR\fIwarn\fR...] [\fB\-Wpedantic\fR] [\fB\-I\fR\fIdir\fR...] [\fB\-L\fR\fIdir\fR...] [\fB\-D\fR\fImacro\fR[=\fIdefn\fR]...] [\fB\-U\fR\fImacro\fR] [\fB\-f\fR\fIoption\fR...] [\fB\-m\fR\fImachine\-option\fR...] [\fB\-o\fR \fIoutfile\fR] [@\fIfile\fR] \fIinfile\fR... .PP تنها پرکاربردترین گزینه‌ها در اینجا فهرست شده‌اند؛ برای سایر موارد به ادامه مراجعه کنید. \fBg++\fR اکثراً همان گزینه‌های \fBgcc\fR را می‌پذیرد. .SH "توضیحات (DESCRIPTION)" .IX Header "DESCRIPTION" هنگامی که GCC را اجرا می‌کنید، معمولاً مراحل پیش‌پردازش، کامپایل، اسمبلی و پیوندزنی (linking) را انجام می‌دهد. «گزینه‌های کلی» به شما امکان می‌دهند این فرآیند را در یک مرحلهٔ میانی متوقف کنید. برای نمونه، گزینهٔ \fB\-c\fR مشخص می‌کند که پیونددهنده اجرا نشود. در این صورت، خروجی شامل فایل‌های شیء تولیدشده توسط اسمبلر خواهد بود. .PP گزینه‌های دیگر به یک یا چند مرحله از پردازش تحویل داده می‌شوند. برخی گزینه‌ها پیش‌پردازنده و برخی دیگر خود کامپایلر را کنترل می‌کنند. گزینه‌های دیگری نیز اسمبلر و پیونددهنده را کنترل می‌کنند؛ بیشتر این موارد در اینجا مستند نشده‌اند، چرا که به ندرت به استفاده از هر یک از آن‌ها نیاز خواهید داشت. .PP بیشتر گزینه‌های خط فرمانی که می‌توانید با GCC استفاده کنید برای برنامه‌های C کاربرد دارند؛ هنگامی که یک گزینه تنها برای زبان دیگری (معمولاً ++C) مفید باشد، در توضیحات صراحتاً به آن اشاره شده است. اگر در توضیحات یک گزینهٔ خاص اشاره‌ای به زبان مبدأ نشده باشد، می‌توانید از آن گزینه برای تمام زبان‌های پشتیبانی‌شده استفاده کنید. .PP روش معمول برای اجرای GCC، اجرای فایل اجرایی به نام \fBgcc\fR است، یا در زمان کامپایل متقاطع به صورت \&\fImachine\fR\fB\-gcc\fR، یا \&\fImachine\fR\fB\-gcc\-\fR\fIversion\fR برای اجرای یک نسخهٔ خاص از GCC. هنگامی که برنامه‌های ++C را کامپایل می‌کنید، باید در عوض GCC را به صورت \fBg++\fR فراخوانی کنید. .PP برنامهٔ \fBgcc\fR گزینه‌ها و نام‌های فایل را به عنوان عملوند می‌پذیرد. بسیاری از گزینه‌ها دارای نام‌های چندحرفی هستند؛ بنابراین چند گزینهٔ تک‌حرفی را \fIنمی‌توان\fR با یکدیگر گروه‌بندی کرد: \fB\-dv\fR بسیار متفاوت از \fB\-d\ \-v\fR است. .PP می‌توانید گزینه‌ها و دیگر آرگومان‌ها را ترکیب کنید. در بیشتر موارد، ترتیبی که استفاده می‌کنید اهمیتی ندارد. ترتیب زمانی اهمیت پیدا می‌کند که از چندین گزینه از یک نوع استفاده کنید؛ برای نمونه، اگر \fB\-L\fR را بیش از یک بار مشخص کنید، دایرکتوری‌ها به همان ترتیبی که مشخص شده‌اند جستجو می‌شوند. همچنین، محل قرارگیری گزینهٔ \fB\-l\fR مهم است. .PP بسیاری از گزینه‌ها دارای نام‌های بلندی هستند که با \fB\-f\fR یا با \&\fB\-W\fR آغاز می‌شوند\-\-\-برای نمونه، \&\fB\-fmove\-loop\-invariants\fR، \fB\-Wformat\fR و غیره. بیشتر این گزینه‌ها هر دو شکل مثبت و منفی را دارند؛ شکل منفی \&\fB\-ffoo\fR به صورت \&\fB\-fno\-foo\fR است. این راهنما تنها یکی از این دو شکل را مستند می‌کند، هرکدام که پیش‌فرض نباشد. .PP برخی گزینه‌ها یک یا چند آرگومان می‌گیرند که معمولاً با یک فاصله یا با علامت مساوی (\fB=\fR) از نام گزینه جدا می‌شوند. مگر اینکه خلاف آن مستند شده باشد، یک آرگومان می‌تواند عددی یا یک رشته باشد. آرگومان‌های عددی معمولاً باید اعداد صحیح ده‌دهی یا شانزده‌شانزدهی کوچک و بدون علامت باشند. آرگومان‌های شانزده‌شانزدهی باید با پیشوند \fB0x\fR آغاز شوند. آرگومان‌های مربوط به گزینه‌هایی که نوعی آستانهٔ اندازه را مشخص می‌کنند، می‌توانند اعداد صحیح ده‌دهی یا شانزده‌شانزدهی با بزرگی دلخواه باشند که در ادامهٔ آن‌ها یک پسوند اندازهٔ بایت می‌آید که مضربی از بایت‌ها را مشخص می‌کند؛ مانند \f(CW\*(C`kB\*(C'\fR و \f(CW\*(C`KiB\*(C'\fR به ترتیب برای کیلوبایت و کیبی‌بایت، \&\f(CW\*(C`MB\*(C'\fR و \f(CW\*(C`MiB\*(C'\fR برای مگابایت و مبی‌بایت، \f(CW\*(C`GB\*(C'\fR و \&\f(CW\*(C`GiB\*(C'\fR برای گیگابایت و گیبی‌بایت و غیره. چنین آرگومان‌هایی در ادامهٔ متن با \fIbyte\-size\fR مشخص شده‌اند. برای فهرست کامل و توضیح پیشوندهای دودویی و ده‌دهی اندازهٔ بایت، به استانداردهای NIST، IEC و سایر استانداردهای ملی و بین‌المللی مرتبط مراجعه کنید..SH "گزینه‌ها (OPTIONS)" .IX Header "OPTIONS" .SS "خلاصه گزینه‌ها (Option Summary)" .IX Subsection "Option Summary" در اینجا خلاصه‌ای از تمامی گزینه‌ها که بر اساس نوع دسته‌بندی شده‌اند آورده شده است. توضیحات مربوطه در بخش‌های بعدی ارائه شده‌اند. .IP "\fIگزینه‌های کلی (Overall Options)\fR" 4 .IX Item "Overall Options" \&\fB\-c \-S \-E \-o\fR \fIfile\fR \&\fB\-dumpbase\fR \fIdumpbase\fR \fB\-dumpbase\-ext\fR \fIauxdropsuf\fR \&\fB\-dumpdir\fR \fIdumppfx\fR \fB\-x\fR \fIlanguage\fR \&\fB\-v \-### \-\-help\fR[\fB=\fR\fIclass\fR[\fB,...\fR]] \fB\-\-target\-help \-\-version \&\-pass\-exit\-codes \-pipe \-specs=\fR\fIfile\fR \fB\-wrapper @\fR\fIfile\fR \fB\-ffile\-prefix\-map=\fR\fIold\fR\fB=\fR\fInew\fR \fB\-fcanon\-prefix\-map \&\-fplugin=\fR\fIfile\fR \fB\-fplugin\-arg\-\fR\fIname\fR\fB=\fR\fIarg\fR \&\fB\-fdump\-ada\-spec\fR[\fB\-slim\fR] \fB\-fada\-spec\-parent=\fR\fIunit\fR \fB\-fdump\-go\-spec=\fR\fIfile\fR .IP "\fIگزینه‌های زبان C (C Language Options)\fR" 4 .IX Item "C Language Options" \&\fB\-ansi \-std=\fR\fIstandard\fR \fB\-aux\-info\fR \fIfilename\fR \&\fB\-fno\-asm \&\-fno\-builtin \-fno\-builtin\-\fR\fIfunction\fR \fB\-fcond\-mismatch \&\-ffreestanding \-fgimple \-fgnu\-tm \-fgnu89\-inline \-fhosted \&\-flax\-vector\-conversions \-fms\-extensions \&\-fpermitted\-flt\-eval\-methods=\fR\fIstandard\fR \&\fB\-fplan9\-extensions \-fsigned\-bitfields \-funsigned\-bitfields \&\-fsigned\-char \-funsigned\-char \-fstrict\-flex\-arrays[=\fR\fIn\fR\fB] \&\-fsso\-struct=\fR\fIendianness\fR .IP "\fIگزینه‌های زبان C++ (C++ Language Options)\fR" 4 .IX Item "C++ Language Options" \&\fB\-fabi\-version=\fR\fIn\fR \fB\-fno\-access\-control \&\-faligned\-new=\fR\fIn\fR \fB\-fno\-assume\-sane\-operators\-new\-delete \&\-fchar8_t \-fcheck\-new \&\-fconcepts \-fconstexpr\-depth=\fR\fIn\fR \fB\-fconstexpr\-cache\-depth=\fR\fIn\fR \&\fB\-fconstexpr\-loop\-limit=\fR\fIn\fR \fB\-fconstexpr\-ops\-limit=\fR\fIn\fR \&\fB\-fno\-elide\-constructors \&\-fno\-enforce\-eh\-specs \&\-fno\-gnu\-keywords \&\-fno\-immediate\-escalation \&\-fno\-implicit\-templates \&\-fno\-implicit\-inline\-templates \&\-fno\-implement\-inlines \&\-fmodule\-header\fR[\fB=\fR\fIkind\fR] \fB\-fmodule\-only \-fmodules \&\-fmodule\-implicit\-inline \&\-fno\-module\-lazy \&\-fmodule\-mapper=\fR\fIspecification\fR \&\fB\-fmodule\-version\-ignore \&\-fms\-extensions \&\-fnew\-inheriting\-ctors \&\-fnew\-ttp\-matching \&\-fno\-nonansi\-builtins \-fnothrow\-opt \-fno\-operator\-names \&\-fno\-optional\-diags \&\-fno\-pretty\-templates \-frange\-for\-ext\-temps \&\-fno\-rtti \-fsized\-deallocation \&\-fstrong\-eval\-order\fR[\fB=\fR\fIkind\fR] \&\fB\-ftemplate\-backtrace\-limit=\fR\fIn\fR \&\fB\-ftemplate\-depth=\fR\fIn\fR \&\fB\-fno\-threadsafe\-statics \-fuse\-cxa\-atexit \&\-fno\-weak \-nostdinc++ \&\-fvisibility\-inlines\-hidden \&\-fvisibility\-ms\-compat \&\-fext\-numeric\-literals \&\-flang\-info\-include\-translate\fR[\fB=\fR\fIheader\fR] \&\fB\-flang\-info\-include\-translate\-not \&\-flang\-info\-module\-cmi\fR[\fB=\fR\fImodule\fR] \&\fB\-stdlib=\fR\fIlibstdc++,libc++\fR \&\fB\-Wabi\-tag \-Wcatch\-value \-Wcatch\-value=\fR\fIn\fR \&\fB\-Wno\-class\-conversion \-Wclass\-memaccess \&\-Wcomma\-subscript \-Wconditionally\-supported \&\-Wno\-conversion\-null \-Wctad\-maybe\-unsupported \&\-Wctor\-dtor\-privacy \-Wdangling\-reference \&\-Wno\-defaulted\-function\-deleted \&\-Wno\-delete\-incomplete \&\-Wdelete\-non\-virtual\-dtor \-Wno\-deprecated\-array\-compare \&\-Wdeprecated\-copy \-Wdeprecated\-copy\-dtor \&\-Wno\-deprecated\-enum\-enum\-conversion \-Wno\-deprecated\-enum\-float\-conversion \&\-Weffc++ \-Wno\-elaborated\-enum\-base \&\-Wno\-exceptions \-Wextra\-semi \-Wno\-global\-module \-Wno\-inaccessible\-base \&\-Wno\-inherited\-variadic\-ctor \-Wno\-init\-list\-lifetime \&\-Winvalid\-constexpr \-Winvalid\-imported\-macros \&\-Wno\-invalid\-offsetof \-Wno\-literal\-suffix \&\-Wmismatched\-new\-delete \-Wmismatched\-tags \&\-Wmultiple\-inheritance \-Wnamespaces \-Wnarrowing \&\-Wnoexcept \-Wnoexcept\-type \-Wnon\-virtual\-dtor \&\-Wpessimizing\-move \-Wno\-placement\-new \-Wplacement\-new=\fR\fIn\fR \&\fB\-Wrange\-loop\-construct \-Wredundant\-move \-Wredundant\-tags \&\-Wreorder \-Wregister \&\-Wstrict\-null\-sentinel \-Wno\-subobject\-linkage \-Wtemplates \&\-Wno\-non\-template\-friend \-Wold\-style\-cast \&\-Woverloaded\-virtual \-Wno\-pmf\-conversions \-Wself\-move \-Wsign\-promo \&\-Wsized\-deallocation \-Wsuggest\-final\-methods \&\-Wsuggest\-final\-types \-Wsuggest\-override \-Wno\-template\-body \&\-Wno\-template\-id\-cdtor \-Wtemplate\-names\-tu\-local \&\-Wno\-terminate \-Wno\-vexing\-parse \-Wvirtual\-inheritance \&\-Wno\-virtual\-move\-assign \-Wvolatile\fR .IP "\fIگزینه‌های زبان‌های Objective\-C و Objective\-C++ (Objective\-C and Objective\-C++ Language Options)\fR" 4 .IX Item "Objective-C and Objective-C++ Language Options" \&\fB\-fconstant\-string\-class=\fR\fIclass\-name\fR \&\fB\-fgnu\-runtime \-fnext\-runtime \&\-fno\-nil\-receivers \&\-fobjc\-abi\-version=\fR\fIn\fR \&\fB\-fobjc\-call\-cxx\-cdtors \&\-fobjc\-direct\-dispatch \&\-fobjc\-exceptions \&\-fobjc\-gc \&\-fobjc\-nilcheck \&\-fobjc\-std=objc1 \&\-fno\-local\-ivars \&\-fivar\-visibility=\fR[\fBpublic\fR|\fBprotected\fR|\fBprivate\fR|\fBpackage\fR] \&\fB\-freplace\-objc\-classes \&\-fzero\-link \&\-gen\-decls \&\-Wassign\-intercept \-Wno\-property\-assign\-default \&\-Wno\-protocol \-Wobjc\-root\-class \-Wselector \&\-Wstrict\-selector\-match \&\-Wundeclared\-selector\fR .IP "\fIگزینه‌های OpenMP و OpenACC (OpenMP and OpenACC Options)\fR" 4 .IX Item "OpenMP and OpenACC Options" \&\fB\-foffload=\fR\fIarg\fR \fB\-foffload\-options=\fR\fIarg\fR \&\fB\-fopenacc \-fopenacc\-dim=\fR\fIgeom\fR \&\fB\-fopenmp \-fopenmp\-simd \-fopenmp\-target\-simd\-clone\fR[\fB=\fR\fIdevice\-type\fR] .IP "\fIگزینه‌های قالب‌بندی پیام‌های عیب‌یابی (Diagnostic Message Formatting Options)\fR" 4 .IX Item "Diagnostic Message Formatting Options" \&\fB\-fmessage\-length=\fR\fIn\fR \&\fB\-fdiagnostics\-plain\-output \&\-fdiagnostics\-show\-location=\fR[\fBonce\fR|\fBevery\-line\fR] \&\fB\-fdiagnostics\-color=\fR[\fBauto\fR|\fBnever\fR|\fBalways\fR] \&\fB\-fdiagnostics\-urls=\fR[\fBauto\fR|\fBnever\fR|\fBalways\fR] \&\fB\-fdiagnostics\-format=\fR[\fBtext\fR|\fBsarif\-stderr\fR|\fBsarif\-file\fR|\fBjson\fR|\fBjson\-stderr\fR|\fBjson\-file\fR] \&\fB\-fdiagnostics\-add\-output=\fR\fIDIAGNOSTICS\-OUTPUT\-SPEC\fR \&\fB\-fdiagnostics\-set\-output=\fR\fIDIAGNOSTICS\-OUTPUT\-SPEC\fR \&\fB\-fno\-diagnostics\-json\-formatting \&\-fno\-diagnostics\-show\-option \-fno\-diagnostics\-show\-caret \&\-fno\-diagnostics\-show\-event\-links \&\-fno\-diagnostics\-show\-labels \-fno\-diagnostics\-show\-line\-numbers \&\-fno\-diagnostics\-show\-cwe \&\-fno\-diagnostics\-show\-rules \&\-fno\-diagnostics\-show\-highlight\-colors \&\-fdiagnostics\-minimum\-margin\-width=\fR\fIwidth\fR \&\fB\-fdiagnostics\-parseable\-fixits \-fdiagnostics\-generate\-patch \&\-fdiagnostics\-show\-template\-tree \-fno\-elide\-type \&\-fdiagnostics\-path\-format=\fR[\fBnone\fR|\fBseparate\-events\fR|\fBinline\-events\fR] \&\fB\-fdiagnostics\-show\-path\-depths \&\-fno\-show\-column \&\-fdiagnostics\-column\-unit=\fR[\fBdisplay\fR|\fBbyte\fR] \&\fB\-fdiagnostics\-column\-origin=\fR\fIorigin\fR \&\fB\-fdiagnostics\-escape\-format=\fR[\fBunicode\fR|\fBbytes\fR] \&\fB\-fdiagnostics\-text\-art\-charset=\fR[\fBnone\fR|\fBascii\fR|\fBunicode\fR|\fBemoji\fR] .IP "\fIگزینه‌های هشدار (Warning Options)\fR" 4 .IX Item "Warning Options" \&\fB\-fsyntax\-only \-fmax\-errors=\fR\fIn\fR \fB\-Wpedantic \&\-pedantic\-errors \-fpermissive \&\-w \-Wextra \-Wall \-Wabi=\fR\fIn\fR \&\fB\-Waddress \-Wno\-address\-of\-packed\-member \-Waggregate\-return \&\-Walloc\-size \-Walloc\-size\-larger\-than=\fR\fIbyte\-size\fR \fB\-Walloc\-zero \&\-Walloca \-Walloca\-larger\-than=\fR\fIbyte\-size\fR \&\fB\-Wno\-aggressive\-loop\-optimizations \&\-Warith\-conversion \&\-Warray\-bounds \-Warray\-bounds=\fR\fIn\fR \fB\-Warray\-compare \&\-Warray\-parameter \-Warray\-parameter=\fR\fIn\fR \&\fB\-Wno\-attributes \-Wattribute\-alias=\fR\fIn\fR \fB\-Wno\-attribute\-alias \&\-Wno\-attribute\-warning \&\-Wbidi\-chars=\fR[\fBnone\fR|\fBunpaired\fR|\fBany\fR|\fBucn\fR] \&\fB\-Wbool\-compare \-Wbool\-operation \&\-Wno\-builtin\-declaration\-mismatch \&\-Wno\-builtin\-macro\-redefined \-Wc90\-c99\-compat \-Wc99\-c11\-compat \&\-Wc11\-c23\-compat \-Wc23\-c2y\-compat \&\-Wc++\-compat \-Wc++11\-compat \-Wc++14\-compat \-Wc++17\-compat \&\-Wc++20\-compat \&\-Wno\-c++11\-extensions \-Wno\-c++14\-extensions \-Wno\-c++17\-extensions \&\-Wno\-c++20\-extensions \-Wno\-c++23\-extensions \&\-Wcalloc\-transposed\-args \&\-Wcast\-align \-Wcast\-align=strict \-Wcast\-function\-type \-Wcast\-qual \&\-Wchar\-subscripts \&\-Wclobbered \-Wcomment \&\-Wcompare\-distinct\-pointer\-types \&\-Wno\-complain\-wrong\-lang \&\-Wconversion \-Wno\-coverage\-mismatch \-Wno\-cpp \&\-Wdangling\-else \-Wdangling\-pointer \-Wdangling\-pointer=\fR\fIn\fR \&\fB\-Wdate\-time \&\-Wno\-deprecated \-Wno\-deprecated\-declarations \-Wno\-designated\-init \&\-Wdisabled\-optimization \&\-Wno\-discarded\-array\-qualifiers \-Wno\-discarded\-qualifiers \&\-Wno\-div\-by\-zero \-Wdouble\-promotion \&\-Wduplicated\-branches \-Wduplicated\-cond \&\-Wempty\-body \-Wno\-endif\-labels \-Wenum\-compare \-Wenum\-conversion \&\-Wenum\-int\-mismatch \&\-Werror \-Werror=* \-Wexpansion\-to\-defined \-Wfatal\-errors \&\-Wflex\-array\-member\-not\-at\-end \&\-Wfloat\-conversion \-Wfloat\-equal \-Wformat \-Wformat=2 \&\-Wno\-format\-contains\-nul \-Wno\-format\-extra\-args \&\-Wformat\-nonliteral \-Wformat\-overflow=\fR\fIn\fR \&\fB\-Wformat\-security \-Wformat\-signedness \-Wformat\-truncation=\fR\fIn\fR \&\fB\-Wformat\-y2k \-Wframe\-address \&\-Wframe\-larger\-than=\fR\fIbyte\-size\fR \fB\-Wno\-free\-nonheap\-object \&\-Wheader\-guard \-Wno\-if\-not\-aligned \-Wno\-ignored\-attributes \&\-Wignored\-qualifiers \-Wno\-incompatible\-pointer\-types \-Whardened \&\-Wimplicit \-Wimplicit\-fallthrough \-Wimplicit\-fallthrough=\fR\fIn\fR \&\fB\-Wno\-implicit\-function\-declaration \-Wno\-implicit\-int \&\-Winfinite\-recursion \&\-Winit\-self \-Winline \-Wno\-int\-conversion \-Wint\-in\-bool\-context \&\-Wno\-int\-to\-pointer\-cast \-Wno\-invalid\-memory\-model \&\-Winvalid\-pch \-Winvalid\-utf8 \-Wno\-unicode \-Wjump\-misses\-init \&\-Wlarger\-than=\fR\fIbyte\-size\fR \fB\-Wleading\-whitespace=\fR\fIkind\fR \&\fB\-Wlogical\-not\-parentheses \-Wlogical\-op \&\-Wlong\-long \-Wno\-lto\-type\-mismatch \-Wmain \-Wmaybe\-uninitialized \&\-Wmemset\-elt\-size \-Wmemset\-transposed\-args \&\-Wmisleading\-indentation \-Wmissing\-attributes \-Wmissing\-braces \&\-Wmissing\-field\-initializers \-Wmissing\-format\-attribute \&\-Wmissing\-include\-dirs \-Wmissing\-noreturn \-Wmusttail\-local\-addr \&\-Wmaybe\-musttail\-local\-addr \-Wno\-missing\-profile \&\-Wno\-multichar \-Wmultistatement\-macros \-Wnonnull \-Wnonnull\-compare \&\-Wnormalized=\fR[\fBnone\fR|\fBid\fR|\fBnfc\fR|\fBnfkc\fR] \&\fB\-Wnull\-dereference \-Wno\-odr \&\-Wopenacc\-parallelism \&\-Wopenmp \-Wopenmp\-simd \&\-Wno\-overflow \-Woverlength\-strings \-Wno\-override\-init\-side\-effects \&\-Wpacked \-Wno\-packed\-bitfield\-compat \-Wpacked\-not\-aligned \-Wpadded \&\-Wparentheses \-Wno\-pedantic\-ms\-format \&\-Wpointer\-arith \-Wno\-pointer\-compare \-Wno\-pointer\-to\-int\-cast \&\-Wno\-pragmas \-Wno\-pragma\-once\-outside\-header \-Wno\-prio\-ctor\-dtor \&\-Wno\-psabi \&\-Wredundant\-decls \-Wrestrict \&\-Wno\-return\-local\-addr \-Wreturn\-type \&\-Wno\-scalar\-storage\-order \-Wsequence\-point \&\-Wshadow \-Wshadow=global \-Wshadow=local \-Wshadow=compatible\-local \&\-Wno\-shadow\-ivar \&\-Wno\-shift\-count\-negative \-Wno\-shift\-count\-overflow \-Wshift\-negative\-value \&\-Wno\-shift\-overflow \-Wshift\-overflow=\fR\fIn\fR \&\fB\-Wsign\-compare \-Wsign\-conversion \&\-Wno\-sizeof\-array\-argument \&\-Wsizeof\-array\-div \&\-Wsizeof\-pointer\-div \-Wsizeof\-pointer\-memaccess \&\-Wstack\-protector \-Wstack\-usage=\fR\fIbyte\-size\fR \fB\-Wstrict\-aliasing \&\-Wstrict\-aliasing=n \-Wstrict\-overflow \-Wstrict\-overflow=\fR\fIn\fR \&\fB\-Wstring\-compare \&\-Wno\-stringop\-overflow \-Wno\-stringop\-overread \&\-Wno\-stringop\-truncation \-Wstrict\-flex\-arrays \&\-Wsuggest\-attribute=\fR\fIattribute\-name\fR \&\fB\-Wswitch \-Wno\-switch\-bool \-Wswitch\-default \-Wswitch\-enum \&\-Wno\-switch\-outside\-range \-Wno\-switch\-unreachable \-Wsync\-nand \&\-Wsystem\-headers \-Wtautological\-compare \-Wtrailing\-whitespace \&\-Wtrailing\-whitespace=\fR\fIkind\fR \fB\-Wtrampolines \-Wtrigraphs \&\-Wtrivial\-auto\-var\-init \-Wno\-tsan \-Wtype\-limits \-Wundef \&\-Wuninitialized \-Wunknown\-pragmas \&\-Wunsuffixed\-float\-constants \&\-Wunterminated\-string\-initialization \&\-Wunused \&\-Wunused\-but\-set\-parameter \-Wunused\-but\-set\-variable \&\-Wunused\-const\-variable \-Wunused\-const\-variable=\fR\fIn\fR \&\fB\-Wunused\-function \-Wunused\-label \-Wunused\-local\-typedefs \&\-Wunused\-macros \&\-Wunused\-parameter \-Wno\-unused\-result \&\-Wunused\-value \-Wunused\-variable \&\-Wuse\-after\-free \-Wuse\-after\-free=\fR\fIn\fR \fB\-Wuseless\-cast \&\-Wno\-varargs \-Wvariadic\-macros \&\-Wvector\-operation\-performance \&\-Wvla \-Wvla\-larger\-than=\fR\fIbyte\-size\fR \fB\-Wno\-vla\-larger\-than \&\-Wvolatile\-register\-var \-Wwrite\-strings \&\-Wno\-xor\-used\-as\-pow \&\-Wzero\-as\-null\-pointer\-constant \&\-Wzero\-length\-bounds\fR.IP "\fIگزینه‌های تحلیل‌گر ایستا\fR" 4 .IX Item "گزینه‌های تحلیل‌گر ایستا" \&\fB\-fanalyzer \&\-fanalyzer\-call\-summaries \&\-fanalyzer\-checker=\fR\fIname\fR \&\fB\-fno\-analyzer\-feasibility \&\-fanalyzer\-fine\-grained \&\-fanalyzer\-show\-events\-in\-system\-headers \&\-fno\-analyzer\-state\-merge \&\-fno\-analyzer\-state\-purge \&\-fno\-analyzer\-suppress\-followups \&\-fanalyzer\-transitivity \&\-fno\-analyzer\-undo\-inlining \&\-fanalyzer\-verbose\-edges \&\-fanalyzer\-verbose\-state\-changes \&\-fanalyzer\-verbosity=\fR\fIlevel\fR \&\fB\-fdump\-analyzer \&\-fdump\-analyzer\-callgraph \&\-fdump\-analyzer\-exploded\-graph \&\-fdump\-analyzer\-exploded\-nodes \&\-fdump\-analyzer\-exploded\-nodes\-2 \&\-fdump\-analyzer\-exploded\-nodes\-3 \&\-fdump\-analyzer\-exploded\-paths \&\-fdump\-analyzer\-feasibility \&\-fdump\-analyzer\-infinite\-loop \&\-fdump\-analyzer\-json \&\-fdump\-analyzer\-state\-purge \&\-fdump\-analyzer\-stderr \&\-fdump\-analyzer\-supergraph \&\-fdump\-analyzer\-untracked \&\-Wno\-analyzer\-double\-fclose \&\-Wno\-analyzer\-double\-free \&\-Wno\-analyzer\-exposure\-through\-output\-file \&\-Wno\-analyzer\-exposure\-through\-uninit\-copy \&\-Wno\-analyzer\-fd\-access\-mode\-mismatch \&\-Wno\-analyzer\-fd\-double\-close \&\-Wno\-analyzer\-fd\-leak \&\-Wno\-analyzer\-fd\-phase\-mismatch \&\-Wno\-analyzer\-fd\-type\-mismatch \&\-Wno\-analyzer\-fd\-use\-after\-close \&\-Wno\-analyzer\-fd\-use\-without\-check \&\-Wno\-analyzer\-file\-leak \&\-Wno\-analyzer\-free\-of\-non\-heap \&\-Wno\-analyzer\-imprecise\-fp\-arithmetic \&\-Wno\-analyzer\-infinite\-loop \&\-Wno\-analyzer\-infinite\-recursion \&\-Wno\-analyzer\-jump\-through\-null \&\-Wno\-analyzer\-malloc\-leak \&\-Wno\-analyzer\-mismatching\-deallocation \&\-Wno\-analyzer\-null\-argument \&\-Wno\-analyzer\-null\-dereference \&\-Wno\-analyzer\-out\-of\-bounds \&\-Wno\-analyzer\-overlapping\-buffers \&\-Wno\-analyzer\-possible\-null\-argument \&\-Wno\-analyzer\-possible\-null\-dereference \&\-Wno\-analyzer\-putenv\-of\-auto\-var \&\-Wno\-analyzer\-shift\-count\-negative \&\-Wno\-analyzer\-shift\-count\-overflow \&\-Wno\-analyzer\-stale\-setjmp\-buffer \&\-Wno\-analyzer\-tainted\-allocation\-size \&\-Wno\-analyzer\-tainted\-assertion \&\-Wno\-analyzer\-tainted\-array\-index \&\-Wno\-analyzer\-tainted\-divisor \&\-Wno\-analyzer\-tainted\-offset \&\-Wno\-analyzer\-tainted\-size \&\-Wanalyzer\-symbol\-too\-complex \&\-Wanalyzer\-too\-complex \&\-Wno\-analyzer\-undefined\-behavior\-ptrdiff \&\-Wno\-analyzer\-undefined\-behavior\-strtok \&\-Wno\-analyzer\-unsafe\-call\-within\-signal\-handler \&\-Wno\-analyzer\-use\-after\-free \&\-Wno\-analyzer\-use\-of\-pointer\-in\-stale\-stack\-frame \&\-Wno\-analyzer\-use\-of\-uninitialized\-value \&\-Wno\-analyzer\-va\-arg\-type\-mismatch \&\-Wno\-analyzer\-va\-list\-exhausted \&\-Wno\-analyzer\-va\-list\-leak \&\-Wno\-analyzer\-va\-list\-use\-after\-va\-end \&\-Wno\-analyzer\-write\-to\-const \&\-Wno\-analyzer\-write\-to\-string\-literal\fR .IP "\fIگزینه‌های هشدار اختصاصی C و Objective\-C\fR" 4 .IX Item "گزینه‌های هشدار اختصاصی C و Objective-C" \&\fB\-Wbad\-function\-cast \-Wdeprecated\-non\-prototype \-Wfree\-labels \&\-Wmissing\-declarations \-Wmissing\-parameter\-name \-Wmissing\-parameter\-type \&\-Wdeclaration\-missing\-parameter\-type \-Wmissing\-prototypes \&\-Wmissing\-variable\-declarations \-Wnested\-externs \-Wold\-style\-declaration \&\-Wold\-style\-definition \-Wstrict\-prototypes \-Wtraditional \&\-Wtraditional\-conversion \-Wdeclaration\-after\-statement \-Wpointer\-sign\fR .IP "\fIگزینه‌های اشکال‌زدایی\fR" 4 .IX Item "گزینه‌های اشکال‌زدایی" \&\fB\-g \-g\fR\fIlevel\fR \fB\-gdwarf \-gdwarf\-\fR\fIversion\fR \&\fB\-gbtf \-gctf \-gctf\fR\fIlevel\fR \&\fB\-gprune\-btf \-gno\-prune\-btf \&\-ggdb \-grecord\-gcc\-switches \-gno\-record\-gcc\-switches \&\-gstrict\-dwarf \-gno\-strict\-dwarf \&\-gas\-loc\-support \-gno\-as\-loc\-support \&\-gas\-locview\-support \-gno\-as\-locview\-support \&\-gcodeview \&\-gcolumn\-info \-gno\-column\-info \-gdwarf32 \-gdwarf64 \&\-gstatement\-frontiers \-gno\-statement\-frontiers \&\-gvariable\-location\-views \-gno\-variable\-location\-views \&\-ginternal\-reset\-location\-views \-gno\-internal\-reset\-location\-views \&\-ginline\-points \-gno\-inline\-points \&\-gvms \-gz\fR[\fB=\fR\fItype\fR] \&\fB\-gsplit\-dwarf \-gdescribe\-dies \-gno\-describe\-dies \&\-fdebug\-prefix\-map=\fR\fIold\fR\fB=\fR\fInew\fR \fB\-fdebug\-types\-section \&\-fno\-eliminate\-unused\-debug\-types \&\-femit\-struct\-debug\-baseonly \-femit\-struct\-debug\-reduced \&\-femit\-struct\-debug\-detailed\fR[\fB=\fR\fIspec\-list\fR] \&\fB\-fno\-eliminate\-unused\-debug\-symbols \-femit\-class\-debug\-always \&\-fno\-merge\-debug\-strings \-fno\-dwarf2\-cfi\-asm \&\-fvar\-tracking \-fvar\-tracking\-assignments\fR .IP "\fIگزینه‌های بهینه‌سازی\fR" 4 .IX Item "گزینه‌های بهینه‌سازی" \&\fB\-faggressive\-loop\-optimizations \&\-falign\-functions[=\fR\fIn\fR\fB[:\fR\fIm\fR\fB:[\fR\fIn2\fR\fB[:\fR\fIm2\fR\fB]]]] \&\-falign\-jumps[=\fR\fIn\fR\fB[:\fR\fIm\fR\fB:[\fR\fIn2\fR\fB[:\fR\fIm2\fR\fB]]]] \&\-falign\-labels[=\fR\fIn\fR\fB[:\fR\fIm\fR\fB:[\fR\fIn2\fR\fB[:\fR\fIm2\fR\fB]]]] \&\-falign\-loops[=\fR\fIn\fR\fB[:\fR\fIm\fR\fB:[\fR\fIn2\fR\fB[:\fR\fIm2\fR\fB]]]] \&\-fmin\-function\-alignment=[\fR\fIn\fR\fB] \&\-fno\-allocation\-dce \-fallow\-store\-data\-races \&\-fassociative\-math \-fauto\-profile \-fauto\-profile[=\fR\fIpath\fR\fB] \&\-fauto\-inc\-dec \-fbranch\-probabilities \&\-fcaller\-saves \&\-fcombine\-stack\-adjustments \-fconserve\-stack \&\-ffold\-mem\-offsets \&\-fcompare\-elim \-fcprop\-registers \-fcrossjumping \&\-fcse\-follow\-jumps \-fcse\-skip\-blocks \-fcx\-fortran\-rules \&\-fcx\-limited\-range \&\-fdata\-sections \-fdce \-fdelayed\-branch \&\-fdelete\-null\-pointer\-checks \-fdevirtualize \-fdevirtualize\-speculatively \&\-fdevirtualize\-at\-ltrans \-fdse \&\-fearly\-inlining \-fipa\-sra \-fexpensive\-optimizations \-ffat\-lto\-objects \&\-ffast\-math \-ffinite\-math\-only \-ffloat\-store \-fexcess\-precision=\fR\fIstyle\fR \&\fB\-ffinite\-loops \&\-fforward\-propagate \-ffp\-contract=\fR\fIstyle\fR \fB\-ffunction\-sections \&\-fgcse \-fgcse\-after\-reload \-fgcse\-las \-fgcse\-lm \-fgraphite\-identity \&\-fgcse\-sm \-fhoist\-adjacent\-loads \-fif\-conversion \&\-fif\-conversion2 \-findirect\-inlining \&\-finline\-stringops[=\fR\fIfn\fR\fB] \&\-finline\-functions \-finline\-functions\-called\-once \-finline\-limit=\fR\fIn\fR \&\fB\-finline\-small\-functions \-fipa\-modref \-fipa\-cp \-fipa\-cp\-clone \&\-fipa\-bit\-cp \-fipa\-vrp \-fipa\-pta \-fipa\-profile \-fipa\-pure\-const \&\-fipa\-reference \-fipa\-reference\-addressable \-fipa\-reorder\-for\-locality \&\-fipa\-stack\-alignment \-fipa\-icf \-fira\-algorithm=\fR\fIalgorithm\fR \&\fB\-flate\-combine\-instructions \-flifetime\-dse \-flive\-patching=\fR\fIlevel\fR \&\fB\-fira\-region=\fR\fIregion\fR \fB\-fira\-hoist\-pressure \&\-fira\-loop\-pressure \-fno\-ira\-share\-save\-slots \&\-fno\-ira\-share\-spill\-slots \&\-fisolate\-erroneous\-paths\-dereference \-fisolate\-erroneous\-paths\-attribute \&\-fivopts \-fkeep\-inline\-functions \-fkeep\-static\-functions \&\-fkeep\-static\-consts \-flimit\-function\-alignment \-flive\-range\-shrinkage \&\-floop\-block \-floop\-interchange \-floop\-strip\-mine \&\-floop\-unroll\-and\-jam \-floop\-nest\-optimize \&\-floop\-parallelize\-all \-flra\-remat \-flto \-flto\-compression\-level \&\-flto\-partition=\fR\fIalg\fR \fB\-flto\-incremental=\fR\fIpath\fR \&\fB\-flto\-incremental\-cache\-size=\fR\fIn\fR \fB\-fmalloc\-dce \-fmerge\-all\-constants \&\-fmerge\-constants \-fmodulo\-sched \-fmodulo\-sched\-allow\-regmoves \&\-fmove\-loop\-invariants \-fmove\-loop\-stores \-fno\-branch\-count\-reg \&\-fno\-defer\-pop \-fno\-fp\-int\-builtin\-inexact \-fno\-function\-cse \&\-fno\-guess\-branch\-probability \-fno\-inline \-fno\-math\-errno \-fno\-peephole \&\-fno\-peephole2 \-fno\-printf\-return\-value \-fno\-sched\-interblock \&\-fno\-sched\-spec \-fno\-signed\-zeros \&\-fno\-toplevel\-reorder \-fno\-trapping\-math \-fno\-zero\-initialized\-in\-bss \&\-fomit\-frame\-pointer \-foptimize\-crc \-foptimize\-sibling\-calls \&\-fpartial\-inlining \-fpeel\-loops \-fpredictive\-commoning \&\-fprefetch\-loop\-arrays \&\-fprofile\-correction \&\-fprofile\-use \-fprofile\-use=\fR\fIpath\fR \fB\-fprofile\-partial\-training \&\-fprofile\-values \-fprofile\-reorder\-functions \&\-freciprocal\-math \-free \-frename\-registers \-freorder\-blocks \&\-freorder\-blocks\-algorithm=\fR\fIalgorithm\fR \&\fB\-freorder\-blocks\-and\-partition \-freorder\-functions \&\-frerun\-cse\-after\-loop \-freschedule\-modulo\-scheduled\-loops \&\-frounding\-math \-fsave\-optimization\-record \&\-fsched2\-use\-superblocks \-fsched\-pressure \&\-fsched\-spec\-load \-fsched\-spec\-load\-dangerous \&\-fsched\-stalled\-insns\-dep[=\fR\fIn\fR\fB] \-fsched\-stalled\-insns[=\fR\fIn\fR\fB] \&\-fsched\-group\-heuristic \-fsched\-critical\-path\-heuristic \&\-fsched\-spec\-insn\-heuristic \-fsched\-rank\-heuristic \&\-fsched\-last\-insn\-heuristic \-fsched\-dep\-count\-heuristic \&\-fschedule\-fusion \&\-fschedule\-insns \-fschedule\-insns2 \-fsection\-anchors \&\-fselective\-scheduling \-fselective\-scheduling2 \&\-fsel\-sched\-pipelining \-fsel\-sched\-pipelining\-outer\-loops \&\-fsemantic\-interposition \-fshrink\-wrap \-fshrink\-wrap\-separate \&\-fsignaling\-nans \&\-fsingle\-precision\-constant \-fsplit\-ivs\-in\-unroller \-fsplit\-loops \&\-fsplit\-paths \&\-fsplit\-wide\-types \-fsplit\-wide\-types\-early \-fssa\-backprop \-fssa\-phiopt \&\-fstdarg\-opt \-fstore\-merging \-fstrict\-aliasing \-fipa\-strict\-aliasing \&\-fthread\-jumps \-ftracer \-ftree\-bit\-ccp \&\-ftree\-builtin\-call\-dce \-ftree\-ccp \-ftree\-ch \-ftree\-coalesce\-vars \&\-ftree\-copy\-prop \-ftree\-cselim \-ftree\-dce \-ftree\-dominator\-opts \&\-ftree\-dse \-ftree\-forwprop \-ftree\-fre \-fcode\-hoisting \&\-ftree\-loop\-if\-convert \-ftree\-loop\-im \&\-ftree\-phiprop \-ftree\-loop\-distribution \-ftree\-loop\-distribute\-patterns \&\-ftree\-loop\-ivcanon \-ftree\-loop\-linear \-ftree\-loop\-optimize \&\-ftree\-loop\-vectorize \&\-ftree\-parallelize\-loops=\fR\fIn\fR \fB\-ftree\-pre \-ftree\-partial\-pre \-ftree\-pta \&\-ftree\-reassoc \-ftree\-scev\-cprop \-ftree\-sink \-ftree\-slsr \-ftree\-sra \&\-ftree\-switch\-conversion \-ftree\-tail\-merge \&\-ftree\-ter \-ftree\-vectorize \-ftree\-vrp \-ftrivial\-auto\-var\-init \&\-funconstrained\-commons \-funit\-at\-a\-time \-funroll\-all\-loops \&\-funroll\-loops \-funsafe\-math\-optimizations \-funswitch\-loops \&\-fipa\-ra \-fvariable\-expansion\-in\-unroller \-fvect\-cost\-model \-fvpt \&\-fweb \-fwhole\-program \-fwpa \-fuse\-linker\-plugin \-fzero\-call\-used\-regs \&\-\-param\fR \fIname\fR\fB=\fR\fIvalue\fR \&\fB\-O \-O0 \-O1 \-O2 \-O3 \-Os \-Ofast \-Og \-Oz\fR.IP "\fIگزینه‌های ابزارگذاری برنامه\fR" 4 .IX Item "گزینه‌های ابزارگذاری برنامه" \&\fB\-p \-pg \-fprofile\-arcs \-\-coverage \-ftest\-coverage \&\-fcondition\-coverage \&\-fpath\-coverage \&\-fprofile\-abs\-path \&\-fprofile\-dir=\fR\fIpath\fR \fB\-fprofile\-generate \-fprofile\-generate=\fR\fIpath\fR \&\fB\-fprofile\-info\-section \-fprofile\-info\-section=\fR\fIname\fR \&\fB\-fprofile\-note=\fR\fIpath\fR \fB\-fprofile\-prefix\-path=\fR\fIpath\fR \&\fB\-fprofile\-update=\fR\fImethod\fR \fB\-fprofile\-filter\-files=\fR\fIregex\fR \&\fB\-fprofile\-exclude\-files=\fR\fIregex\fR \&\fB\-fprofile\-reproducible=\fR[\fBmultithreaded\fR|\fBparallel\-runs\fR|\fBserial\fR] \&\fB\-fsanitize=\fR\fIstyle\fR \fB\-fsanitize\-recover \-fsanitize\-recover=\fR\fIstyle\fR \&\fB\-fsanitize\-trap \-fsanitize\-trap=\fR\fIstyle\fR \&\fB\-fasan\-shadow\-offset=\fR\fInumber\fR \fB\-fsanitize\-sections=\fR\fIs1\fR\fB,\fR\fIs2\fR\fB,... \&\-fsanitize\-undefined\-trap\-on\-error \-fbounds\-check \-fcf\-protection \&\-fcf\-protection=\fR[\fBfull\fR|\fBbranch\fR|\fBreturn\fR|\fBnone\fR|\fBcheck\fR] \&\fB\-fharden\-compares \-fharden\-conditional\-branches \-fhardened \&\-fharden\-control\-flow\-redundancy \-fhardcfr\-skip\-leaf \&\-fhardcfr\-check\-exceptions \-fhardcfr\-check\-returning\-calls \&\-fhardcfr\-check\-noreturn\-calls=\fR[\fBalways\fR|\fBno\-xthrow\fR|\fBnothrow\fR|\fBnever\fR] \&\fB\-fstack\-protector \-fstack\-protector\-all \-fstack\-protector\-strong \&\-fstack\-protector\-explicit \-fstack\-check \&\-fstack\-limit\-register=\fR\fIreg\fR \fB\-fstack\-limit\-symbol=\fR\fIsym\fR \&\fB\-fno\-stack\-limit \-fsplit\-stack \&\-fstrub=disable \-fstrub=strict \-fstrub=relaxed \&\-fstrub=all \-fstrub=at\-calls \-fstrub=internal \&\-fvtable\-verify=\fR[\fBstd\fR|\fBpreinit\fR|\fBnone\fR] \&\fB\-fvtv\-counts \-fvtv\-debug \&\-finstrument\-functions \-finstrument\-functions\-once \&\-finstrument\-functions\-exclude\-function\-list=\fR\fIsym\fR\fB,\fR\fIsym\fR\fB,... \&\-finstrument\-functions\-exclude\-file\-list=\fR\fIfile\fR\fB,\fR\fIfile\fR\fB,... \&\-fprofile\-prefix\-map=\fR\fIold\fR\fB=\fR\fInew\fR \&\fB\-fpatchable\-function\-entry=\fR\fIN\fR[\fB,\fR\fIM\fR] .IP "\fIگزینه‌های پیش‌پردازنده\fR" 4 .IX Item "گزینه‌های پیش‌پردازنده" \&\fB\-A\fR\fIquestion\fR\fB=\fR\fIanswer\fR \&\fB\-A\-\fR\fIquestion\fR[\fB=\fR\fIanswer\fR] \&\fB\-C \-CC \-D\fR\fImacro\fR[\fB=\fR\fIdefn\fR] \&\fB\-dD \-dI \-dM \-dN \-dU \&\-fdebug\-cpp \-fdirectives\-only \-fdollars\-in\-identifiers \&\-fexec\-charset=\fR\fIcharset\fR \fB\-fextended\-identifiers \&\-finput\-charset=\fR\fIcharset\fR \&\fB\-fmacro\-prefix\-map=\fR\fIold\fR\fB=\fR\fInew\fR \fB\-fmax\-include\-depth=\fR\fIdepth\fR \&\fB\-fno\-canonical\-system\-headers \-fpch\-deps \-fpch\-preprocess \&\-fpreprocessed \-ftabstop=\fR\fIwidth\fR \fB\-ftrack\-macro\-expansion \&\-fwide\-exec\-charset=\fR\fIcharset\fR \fB\-fworking\-directory \&\-H \-imacros\fR \fIfile\fR \fB\-include\fR \fIfile\fR \&\fB\-M \-MD \-MF \-MG \-MM \-MMD \-MP \-MQ \-MT \-Mno\-modules \&\-no\-integrated\-cpp \-P \-pthread \-remap \&\-traditional \-traditional\-cpp \-trigraphs \&\-U\fR\fImacro\fR \fB\-undef \&\-Wp,\fR\fIoption\fR \fB\-Xpreprocessor\fR \fIoption\fR .IP "\fIگزینه‌های اسمبلر\fR" 4 .IX Item "گزینه‌های اسمبلر" \&\fB\-Wa,\fR\fIoption\fR \fB\-Xassembler\fR \fIoption\fR .IP "\fIگزینه‌های پیونددهنده\fR" 4 .IX Item "گزینه‌های پیونددهنده" \&\fIobject\-file\-name\fR \fB\-fuse\-ld=\fR\fIlinker\fR \fB\-l\fR\fIlibrary\fR \&\fB\-nostartfiles \-nodefaultlibs \-nolibc \-nostdlib \-nostdlib++ \&\-e\fR \fIentry\fR \fB\-\-entry=\fR\fIentry\fR \&\fB\-pie \-pthread \-r \-rdynamic \&\-s \-static \-static\-pie \-static\-libgcc \-static\-libstdc++ \&\-static\-libasan \-static\-libtsan \-static\-liblsan \-static\-libubsan \&\-shared \-shared\-libgcc \-symbolic \&\-T\fR \fIscript\fR \fB\-Wl,\fR\fIoption\fR \fB\-Xlinker\fR \fIoption\fR \&\fB\-u\fR \fIsymbol\fR \fB\-z\fR \fIkeyword\fR .IP "\fIگزینه‌های دایرکتوری\fR" 4 .IX Item "گزینه‌های دایرکتوری" \&\fB\-B\fR\fIprefix\fR \fB\-I\fR\fIdir\fR \fB\-I\- \&\-idirafter\fR \fIdir\fR \&\fB\-imacros\fR \fIfile\fR \fB\-imultilib\fR \fIdir\fR \&\fB\-iplugindir=\fR\fIdir\fR \fB\-iprefix\fR \fIfile\fR \&\fB\-iquote\fR \fIdir\fR \fB\-isysroot\fR \fIdir\fR \fB\-isystem\fR \fIdir\fR \&\fB\-iwithprefix\fR \fIdir\fR \fB\-iwithprefixbefore\fR \fIdir\fR \&\fB\-\-embed\-dir=\fR\fIdir\fR \&\fB\-L\fR\fIdir\fR \fB\-no\-canonical\-prefixes \-\-no\-sysroot\-suffix \&\-nostdinc \-nostdinc++ \-\-sysroot=\fR\fIdir\fR .IP "\fIگزینه‌های تولید کد\fR" 4 .IX Item "گزینه‌های تولید کد" \&\fB\-fcall\-saved\-\fR\fIreg\fR \fB\-fcall\-used\-\fR\fIreg\fR \&\fB\-ffixed\-\fR\fIreg\fR \fB\-fexceptions \&\-fnon\-call\-exceptions \-fdelete\-dead\-exceptions \-funwind\-tables \&\-fasynchronous\-unwind\-tables \&\-fno\-gnu\-unique \&\-finhibit\-size\-directive \-fcommon \-fno\-ident \&\-fpcc\-struct\-return \-fpic \-fPIC \-fpie \-fPIE \-fno\-plt \&\-fno\-jump\-tables \-fno\-bit\-tests \&\-frecord\-gcc\-switches \&\-freg\-struct\-return \-fshort\-enums \-fshort\-wchar \&\-fverbose\-asm \-fpack\-struct[=\fR\fIn\fR\fB] \&\-fleading\-underscore \-ftls\-model=\fR\fImodel\fR \&\fB\-fstack\-reuse=\fR\fIreuse_level\fR \&\fB\-ftrampolines \-ftrampoline\-impl=\fR[\fBstack\fR|\fBheap\fR] \&\fB\-ftrapv \-fwrapv \&\-fvisibility=\fR[\fBdefault\fR|\fBinternal\fR|\fBhidden\fR|\fBprotected\fR] \&\fB\-fstrict\-volatile\-bitfields \-fsync\-libcalls \&\-fzero\-init\-padding\-bits=\fR\fIvalue\fR .IP "\fIگزینه‌های توسعه‌دهنده\fR" 4 .IX Item "گزینه‌های توسعه‌دهنده" \&\fB\-d\fR\fIletters\fR \fB\-dumpspecs \-dumpmachine \-dumpversion \&\-dumpfullversion \-fcallgraph\-info\fR[\fB=su,da\fR] \&\fB\-fchecking \-fchecking=\fR\fIn\fR \&\fB\-fdbg\-cnt\-list \-fdbg\-cnt=\fR\fIcounter\-value\-list\fR \&\fB\-fdisable\-ipa\-\fR\fIpass_name\fR \&\fB\-fdisable\-rtl\-\fR\fIpass_name\fR \&\fB\-fdisable\-rtl\-\fR\fIpass\-name\fR\fB=\fR\fIrange\-list\fR \&\fB\-fdisable\-tree\-\fR\fIpass_name\fR \&\fB\-fdisable\-tree\-\fR\fIpass\-name\fR\fB=\fR\fIrange\-list\fR \&\fB\-fdump\-debug \-fdump\-earlydebug \&\-fdump\-noaddr \-fdump\-unnumbered \-fdump\-unnumbered\-links \&\-fdump\-final\-insns\fR[\fB=\fR\fIfile\fR] \&\fB\-fdump\-ipa\-all \-fdump\-ipa\-cgraph \-fdump\-ipa\-inline \&\-fdump\-lang\-all \&\-fdump\-lang\-\fR\fIswitch\fR \&\fB\-fdump\-lang\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR \&\fB\-fdump\-lang\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR\fB=\fR\fIfilename\fR \&\fB\-fdump\-passes \&\-fdump\-rtl\-\fR\fIpass\fR \fB\-fdump\-rtl\-\fR\fIpass\fR\fB=\fR\fIfilename\fR \&\fB\-fdump\-statistics \&\-fdump\-tree\-all \&\-fdump\-tree\-\fR\fIswitch\fR \&\fB\-fdump\-tree\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR \&\fB\-fdump\-tree\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR\fB=\fR\fIfilename\fR \&\fB\-fcompare\-debug\fR[\fB=\fR\fIopts\fR] \fB\-fcompare\-debug\-second \&\-fenable\-\fR\fIkind\fR\fB\-\fR\fIpass\fR \&\fB\-fenable\-\fR\fIkind\fR\fB\-\fR\fIpass\fR\fB=\fR\fIrange\-list\fR \&\fB\-fira\-verbose=\fR\fIn\fR \&\fB\-flto\-report \-flto\-report\-wpa \-fmem\-report\-wpa \&\-fmem\-report \-fpre\-ipa\-mem\-report \-fpost\-ipa\-mem\-report \&\-fopt\-info \-fopt\-info\-\fR\fIoptions\fR[\fB=\fR\fIfile\fR] \&\fB\-fmultiflags \-fprofile\-report \&\-frandom\-seed=\fR\fIstring\fR \fB\-fsched\-verbose=\fR\fIn\fR \&\fB\-fsel\-sched\-verbose \-fsel\-sched\-dump\-cfg \-fsel\-sched\-pipelining\-verbose \&\-fstats \-fstack\-usage \-ftime\-report \-ftime\-report\-details \&\-fvar\-tracking\-assignments\-toggle \-gtoggle \&\-print\-file\-name=\fR\fIlibrary\fR \fB\-print\-libgcc\-file\-name \&\-print\-multi\-directory \-print\-multi\-lib \-print\-multi\-os\-directory \&\-print\-prog\-name=\fR\fIprogram\fR \fB\-print\-search\-dirs \-Q \&\-print\-sysroot \-print\-sysroot\-headers\-suffix \&\-save\-temps \-save\-temps=cwd \-save\-temps=obj \-time\fR[\fB=\fR\fIfile\fR] .IP "\fIگزینه‌های وابسته به ماشین\fR" 4 .IX Item "گزینه‌های وابسته به ماشین" \&\fIگزینه‌های AArch64\fR (\fBAArch64 Options\fR) \&\fB\-mabi=\fR\fIname\fR \fB\-mbig\-endian \-mlittle\-endian \&\-mgeneral\-regs\-only \&\-mcmodel=tiny \-mcmodel=small \-mcmodel=large \&\-mstrict\-align \-mno\-strict\-align \&\-momit\-leaf\-frame\-pointer \&\-mtls\-dialect=desc \-mtls\-dialect=traditional \&\-mtls\-size=\fR\fIsize\fR \&\fB\-mfix\-cortex\-a53\-835769 \-mfix\-cortex\-a53\-843419 \&\-mlow\-precision\-recip\-sqrt \-mlow\-precision\-sqrt \-mlow\-precision\-div \&\-mpc\-relative\-literal\-loads \&\-msign\-return\-address=\fR\fIscope\fR \&\fB\-mbranch\-protection=\fR\fInone\fR\fB|\fR\fIstandard\fR\fB|\fR\fIpac\-ret\fR\fB[+\fR\fIleaf\fR \&\fB+\fR\fIb\-key\fR\fB]|\fR\fIbti\fR\fB|\fR\fIgcs\fR \&\fB\-mharden\-sls=\fR\fIopts\fR \&\fB\-march=\fR\fIname\fR \fB\-mcpu=\fR\fIname\fR \fB\-mtune=\fR\fIname\fR \&\fB\-moverride=\fR\fIstring\fR \fB\-mverbose\-cost\-dump \&\-mstack\-protector\-guard=\fR\fIguard\fR \fB\-mstack\-protector\-guard\-reg=\fR\fIsysreg\fR \&\fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR \fB\-mtrack\-speculation \&\-moutline\-atomics \-mearly\-ldp\-fusion \-mlate\-ldp\-fusion \&\-Wexperimental\-fmv\-target\fR .Sp \&\fIگزینه‌های Adapteva Epiphany\fR (\fBAdapteva Epiphany Options\fR) \&\fB\-mhalf\-reg\-file \-mprefer\-short\-insn\-regs \&\-mbranch\-cost=\fR\fInum\fR \fB\-mcmove \-mnops=\fR\fInum\fR \fB\-msoft\-cmpsf \&\-msplit\-lohi \-mpost\-inc \-mpost\-modify \-mstack\-offset=\fR\fInum\fR \&\fB\-mround\-nearest \-mlong\-calls \-mshort\-calls \-msmall16 \&\-mfp\-mode=\fR\fImode\fR \fB\-mvect\-double \-max\-vect\-align=\fR\fInum\fR \&\fB\-msplit\-vecmove\-early \-m1reg\-\fR\fIreg\fR .Sp \&\fIگزینه‌های AMD GCN\fR (\fBAMD GCN Options\fR) \&\fB\-march=\fR\fIgpu\fR \fB\-mtune=\fR\fIgpu\fR \fB\-mstack\-size=\fR\fIbytes\fR .Sp \&\fIگزینه‌های ARC\fR (\fBARC Options\fR) \&\fB\-mbarrel\-shifter \-mjli\-always \&\-mcpu=\fR\fIcpu\fR \fB\-mA6 \-mARC600 \-mA7 \-mARC700 \&\-mdpfp \-mdpfp\-compact \-mdpfp\-fast \-mno\-dpfp\-lrsr \&\-mea \-mno\-mpy \-mmul32x16 \-mmul64 \-matomic \&\-mnorm \-mspfp \-mspfp\-compact \-mspfp\-fast \-msimd \-msoft\-float \-mswap \&\-mcrc \-mdsp\-packa \-mdvbf \-mlock \-mmac\-d16 \-mmac\-24 \-mrtsc \-mswape \&\-mtelephony \-mxy \-misize \-mannotate\-align \-marclinux \-marclinux_prof \&\-mlong\-calls \-mmedium\-calls \-msdata \-mirq\-ctrl\-saved \&\-mrgf\-banked\-regs \-mlpc\-width=\fR\fIwidth\fR \fB\-G\fR \fInum\fR \&\fB\-mvolatile\-cache \-mtp\-regno=\fR\fIregno\fR \&\fB\-malign\-call \-mauto\-modify\-reg \-mbbit\-peephole \-mno\-brcc \&\-mcase\-vector\-pcrel \-mcompact\-casesi \-mno\-cond\-exec \-mearly\-cbranchsi \&\-mexpand\-adddi \-mindexed\-loads \-mlra \-mlra\-priority\-none \&\-mlra\-priority\-compact \-mlra\-priority\-noncompact \-mmillicode \&\-mmixed\-code \-mq\-class \-mRcq \-mRcw \-msize\-level=\fR\fIlevel\fR \&\fB\-mtune=\fR\fIcpu\fR \fB\-mmultcost=\fR\fInum\fR \fB\-mcode\-density\-frame \&\-munalign\-prob\-threshold=\fR\fIprobability\fR \fB\-mmpy\-option=\fR\fImulto\fR \&\fB\-mdiv\-rem \-mcode\-density \-mll64 \-mfpu=\fR\fIfpu\fR \fB\-mrf16 \-mbranch\-index\fR .Sp \&\fIگزینه‌های ARM\fR (\fBARM Options\fR) \&\fB\-mapcs\-frame \-mno\-apcs\-frame \&\-mabi=\fR\fIname\fR \&\fB\-mapcs\-stack\-check \-mno\-apcs\-stack\-check \&\-mapcs\-reentrant \-mno\-apcs\-reentrant \&\-mgeneral\-regs\-only \&\-msched\-prolog \-mno\-sched\-prolog \&\-mlittle\-endian \-mbig\-endian \&\-mbe8 \-mbe32 \&\-mfloat\-abi=\fR\fIname\fR \&\fB\-mfp16\-format=\fR\fIname\fR \&\fB\-mthumb\-interwork \-mno\-thumb\-interwork \&\-mcpu=\fR\fIname\fR \fB\-march=\fR\fIname\fR \fB\-mfpu=\fR\fIname\fR \&\fB\-mtune=\fR\fIname\fR \fB\-mprint\-tune\-info \&\-mstructure\-size\-boundary=\fR\fIn\fR \&\fB\-mabort\-on\-noreturn \&\-mlong\-calls \-mno\-long\-calls \&\-msingle\-pic\-base \-mno\-single\-pic\-base \&\-mpic\-register=\fR\fIreg\fR \&\fB\-mnop\-fun\-dllimport \&\-mpoke\-function\-name \&\-mthumb \-marm \-mflip\-thumb \&\-mtpcs\-frame \-mtpcs\-leaf\-frame \&\-mcaller\-super\-interworking \-mcallee\-super\-interworking \&\-mtp=\fR\fIname\fR \fB\-mtls\-dialect=\fR\fIdialect\fR \&\fB\-mword\-relocations \&\-mfix\-cortex\-m3\-ldrd \&\-mfix\-cortex\-a57\-aes\-1742098 \&\-mfix\-cortex\-a72\-aes\-1655431 \&\-munaligned\-access \&\-mneon\-for\-64bits \&\-mslow\-flash\-data \&\-masm\-syntax\-unified \&\-mrestrict\-it \&\-mverbose\-cost\-dump \&\-mpure\-code \&\-mcmse \&\-mfix\-cmse\-cve\-2021\-35465 \&\-mstack\-protector\-guard=\fR\fIguard\fR \fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR \&\fB\-mfdpic \&\-mbranch\-protection=\fR\fInone\fR\fB|\fR\fIstandard\fR\fB|\fR\fIpac\-ret\fR\fB[+\fR\fIleaf\fR\fB] [+\fR\fIbti\fR\fB]|\fR\fIbti\fR\fB[+\fR\fIpac\-ret\fR\fB[+\fR\fIleaf\fR\fB]]\fR .Sp \&\fIگزینه‌های AVR\fR (\fBAVR Options\fR) \&\fB\-mmcu=\fR\fImcu\fR \fB\-mabsdata \-maccumulate\-args \-mcvt \&\-mbranch\-cost=\fR\fIcost\fR \fB\-mfuse\-add=\fR\fIlevel\fR \fB\-mfuse\-move=\fR\fIlevel\fR \&\fB\-mfuse\-move2 \-mcall\-prologues \-mgas\-isr\-prologues \-mint8 \-mflmap \&\-mdouble=\fR\fIbits\fR \fB\-mlong\-double=\fR\fIbits\fR \fB\-mno\-call\-main \&\-mn_flash=\fR\fIsize\fR \fB\-mfract\-convert\-truncate \-mno\-interrupts \&\-mmain\-is\-OS_task \-mrelax \-mrmw \-mstrict\-X \-mtiny\-stack \&\-mrodata\-in\-ram \-msplit\-bit\-shift \-msplit\-ldst \-mshort\-calls \&\-mskip\-bug \-muse\-nonzero\-bits \-nodevicelib \-nodevicespecs \&\-Waddr\-space\-convert \-Wmisspelled\-isr\fR .Sp \&\fIگزینه‌های Blackfin\fR (\fBBlackfin Options\fR) \&\fB\-mcpu=\fR\fIcpu\fR[\fB\-\fR\fIsirevision\fR] \&\fB\-msim \-momit\-leaf\-frame\-pointer \-mno\-omit\-leaf\-frame\-pointer \&\-mspecld\-anomaly \-mno\-specld\-anomaly \-mcsync\-anomaly \-mno\-csync\-anomaly \&\-mlow\-64k \-mno\-low64k \-mstack\-check\-l1 \-mid\-shared\-library \&\-mno\-id\-shared\-library \-mshared\-library\-id=\fR\fIn\fR \&\fB\-mleaf\-id\-shared\-library \-mno\-leaf\-id\-shared\-library \&\-msep\-data \-mno\-sep\-data \-mlong\-calls \-mno\-long\-calls \&\-mfast\-fp \-minline\-plt \-mmulticore \-mcorea \-mcoreb \-msdram \&\-micplb\fR.Sp \&\fIگزینه‌های C6X\fR (\fBC6X Options\fR) \&\fB\-mbig\-endian \-mlittle\-endian \-march=\fR\fIcpu\fR \&\fB\-msim \-msdata=\fR\fIsdata\-type\fR .Sp \&\fIگزینه‌های CRIS\fR (\fBCRIS Options\fR) \&\fB\-mcpu=\fR\fIcpu\fR \fB\-march=\fR\fIcpu\fR \&\fB\-mtune=\fR\fIcpu\fR \fB\-mmax\-stack\-frame=\fR\fIn\fR \&\fB\-metrax4 \-metrax100 \-mpdebug \-mcc\-init \-mno\-side\-effects \&\-mstack\-align \-mdata\-align \-mconst\-align \&\-m32\-bit \-m16\-bit \-m8\-bit \-mno\-prologue\-epilogue \&\-melf \-maout \-sim \-sim2 \&\-mmul\-bug\-workaround \-mno\-mul\-bug\-workaround\fR .Sp \&\fIگزینه‌های C\-SKY\fR (\fBC\-SKY Options\fR) \&\fB\-march=\fR\fIarch\fR \fB\-mcpu=\fR\fIcpu\fR \&\fB\-mbig\-endian \-EB \-mlittle\-endian \-EL \&\-mhard\-float \-msoft\-float \-mfpu=\fR\fIfpu\fR \fB\-mdouble\-float \-mfdivdu \&\-mfloat\-abi=\fR\fIname\fR \&\fB\-melrw \-mistack \-mmp \-mcp \-mcache \-msecurity \-mtrust \&\-mdsp \-medsp \-mvdsp \&\-mdiv \-msmart \-mhigh\-registers \-manchor \&\-mpushpop \-mmultiple\-stld \-mconstpool \-mstack\-size \-mccrt \&\-mbranch\-cost=\fR\fIn\fR \fB\-mcse\-cc \-msched\-prolog \-msim\fR .Sp \&\fIگزینه‌های Cygwin و MinGW\fR (\fBCygwin and MinGW Options\fR) \&\fB\-mconsole \-mcrtdll=\fR\fIlibrary\fR \fB\-mdll \&\-mnop\-fun\-dllimport \-mthread \&\-municode \-mwin32 \-mwindows \-fno\-set\-stack\-executable\fR .Sp \&\fIگزینه‌های Darwin\fR (\fBDarwin Options\fR) \&\fB\-all_load \-allowable_client \-arch \-arch_errors_fatal \&\-arch_only \-bind_at_load \-bundle \-bundle_loader \&\-client_name \-compatibility_version \-current_version \&\-dead_strip \&\-dependency\-file \-dylib_file \-dylinker_install_name \&\-dynamic \-dynamiclib \-exported_symbols_list \&\-filelist \-flat_namespace \-force_cpusubtype_ALL \&\-force_flat_namespace \-headerpad_max_install_names \&\-iframework \&\-image_base \-init \-install_name \-keep_private_externs \&\-multi_module \-multiply_defined \-multiply_defined_unused \&\-noall_load \-no_dead_strip_inits_and_terms \-nodefaultrpaths \&\-nofixprebinding \-nomultidefs \-noprebind \-noseglinkedit \&\-pagezero_size \-prebind \-prebind_all_twolevel_modules \&\-private_bundle \-read_only_relocs \-sectalign \&\-sectobjectsymbols \-whyload \-seg1addr \&\-sectcreate \-sectobjectsymbols \-sectorder \&\-segaddr \-segs_read_only_addr \-segs_read_write_addr \&\-seg_addr_table \-seg_addr_table_filename \-seglinkedit \&\-segprot \-segs_read_only_addr \-segs_read_write_addr \&\-single_module \-static \-sub_library \-sub_umbrella \&\-twolevel_namespace \-umbrella \-undefined \&\-unexported_symbols_list \-weak_reference_mismatches \&\-whatsloaded \-F \-gused \-gfull \-mmacosx\-version\-min=\fR\fIversion\fR \&\fB\-mkernel \-mone\-byte\-bool\fR .Sp \&\fIگزینه‌های DEC Alpha\fR (\fBDEC Alpha Options\fR) \&\fB\-mno\-fp\-regs \-msoft\-float \&\-mieee \-mieee\-with\-inexact \-mieee\-conformant \&\-mfp\-trap\-mode=\fR\fImode\fR \fB\-mfp\-rounding\-mode=\fR\fImode\fR \&\fB\-mtrap\-precision=\fR\fImode\fR \fB\-mbuild\-constants \&\-mcpu=\fR\fIcpu\-type\fR \fB\-mtune=\fR\fIcpu\-type\fR \&\fB\-mbwx \-mmax \-mfix \-mcix \&\-msafe\-bwa \-msafe\-partial \&\-mfloat\-vax \-mfloat\-ieee \&\-mexplicit\-relocs \-msmall\-data \-mlarge\-data \&\-msmall\-text \-mlarge\-text \&\-mmemory\-latency=\fR\fItime\fR .Sp \&\fIگزینه‌های eBPF\fR (\fBeBPF Options\fR) \&\fB\-mbig\-endian \-mlittle\-endian \&\-mframe\-limit=\fR\fIbytes\fR \fB\-mxbpf \-mco\-re \-mno\-co\-re \-mjmpext \&\-mjmp32 \-malu32 \-mv3\-atomics \-mbswap \-msdiv \-msmov \-mcpu=\fR\fIversion\fR \&\fB\-masm=\fR\fIdialect\fR \fB\-minline\-memops\-threshold=\fR\fIbytes\fR .Sp \&\fIگزینه‌های FR30\fR (\fBFR30 Options\fR) \&\fB\-msmall\-model \-mno\-lsim\fR .Sp \&\fIگزینه‌های FT32\fR (\fBFT32 Options\fR) \&\fB\-msim \-mlra \-mnodiv \-mft32b \-mcompress \-mnopm\fR .Sp \&\fIگزینه‌های FRV\fR (\fBFRV Options\fR) \&\fB\-mgpr\-32 \-mgpr\-64 \-mfpr\-32 \-mfpr\-64 \&\-mhard\-float \-msoft\-float \&\-malloc\-cc \-mfixed\-cc \-mdword \-mno\-dword \&\-mdouble \-mno\-double \&\-mmedia \-mno\-media \-mmuladd \-mno\-muladd \&\-mfdpic \-minline\-plt \-mgprel\-ro \-multilib\-library\-pic \&\-mlinked\-fp \-mlong\-calls \-malign\-labels \&\-mlibrary\-pic \-macc\-4 \-macc\-8 \&\-mpack \-mno\-pack \-mno\-eflags \-mcond\-move \-mno\-cond\-move \&\-moptimize\-membar \-mno\-optimize\-membar \&\-mscc \-mno\-scc \-mcond\-exec \-mno\-cond\-exec \&\-mvliw\-branch \-mno\-vliw\-branch \&\-mmulti\-cond\-exec \-mno\-multi\-cond\-exec \-mnested\-cond\-exec \&\-mno\-nested\-cond\-exec \-mtomcat\-stats \&\-mTLS \-mtls \&\-mcpu=\fR\fIcpu\fR .Sp \&\fIگزینه‌های GNU/Linux\fR (\fBGNU/Linux Options\fR) \&\fB\-mglibc \-muclibc \-mmusl \-mbionic \-mandroid \&\-tno\-android\-cc \-tno\-android\-ld\fR .Sp \&\fIگزینه‌های H8/300\fR (\fBH8/300 Options\fR) \&\fB\-mrelax \-mh \-ms \-mn \-mexr \-mno\-exr \-mint32 \-malign\-300\fR .Sp \&\fIگزینه‌های HPPA\fR (\fBHPPA Options\fR) \&\fB\-march=\fR\fIarchitecture\-type\fR \&\fB\-matomic\-libcalls \-mbig\-switch \&\-mcaller\-copies \-mdisable\-fpregs \-mdisable\-indexing \&\-mordered \-mfast\-indirect\-calls \-mgas \-mgnu\-ld \-mhp\-ld \&\-mfixed\-range=\fR\fIregister\-range\fR \&\fB\-mcoherent\-ldcw \-mjump\-in\-delay \-mlinker\-opt \-mlong\-calls \&\-mlong\-load\-store \-mno\-atomic\-libcalls \-mno\-disable\-fpregs \&\-mno\-disable\-indexing \-mno\-fast\-indirect\-calls \-mno\-gas \&\-mno\-jump\-in\-delay \-mno\-long\-load\-store \&\-mno\-portable\-runtime \-mno\-soft\-float \&\-mno\-space\-regs \-msoft\-float \-mpa\-risc\-1\-0 \&\-mpa\-risc\-1\-1 \-mpa\-risc\-2\-0 \-mportable\-runtime \&\-mschedule=\fR\fIcpu\-type\fR \fB\-mspace\-regs \-msoft\-mult \-msio \-mwsio \&\-munix=\fR\fIunix\-std\fR \fB\-nolibdld \-static \-threads\fR .Sp \&\fIگزینه‌های IA\-64\fR (\fBIA\-64 Options\fR) \&\fB\-mbig\-endian \-mlittle\-endian \-mgnu\-as \-mgnu\-ld \-mno\-pic \&\-mvolatile\-asm\-stop \-mregister\-names \-msdata \-mno\-sdata \&\-mconstant\-gp \-mauto\-pic \-mfused\-madd \&\-minline\-float\-divide\-min\-latency \&\-minline\-float\-divide\-max\-throughput \&\-mno\-inline\-float\-divide \&\-minline\-int\-divide\-min\-latency \&\-minline\-int\-divide\-max\-throughput \&\-mno\-inline\-int\-divide \&\-minline\-sqrt\-min\-latency \-minline\-sqrt\-max\-throughput \&\-mno\-inline\-sqrt \&\-mdwarf2\-asm \-mearly\-stop\-bits \&\-mfixed\-range=\fR\fIregister\-range\fR \fB\-mtls\-size=\fR\fItls\-size\fR \&\fB\-mtune=\fR\fIcpu\-type\fR \fB\-milp32 \-mlp64 \&\-msched\-br\-data\-spec \-msched\-ar\-data\-spec \-msched\-control\-spec \&\-msched\-br\-in\-data\-spec \-msched\-ar\-in\-data\-spec \-msched\-in\-control\-spec \&\-msched\-spec\-ldc \-msched\-spec\-control\-ldc \&\-msched\-prefer\-non\-data\-spec\-insns \-msched\-prefer\-non\-control\-spec\-insns \&\-msched\-stop\-bits\-after\-every\-cycle \-msched\-count\-spec\-in\-critical\-path \&\-msel\-sched\-dont\-check\-control\-spec \-msched\-fp\-mem\-deps\-zero\-cost \&\-msched\-max\-memory\-insns\-hard\-limit \-msched\-max\-memory\-insns=\fR\fImax\-insns\fR .Sp \&\fIگزینه‌های LM32\fR (\fBLM32 Options\fR) \&\fB\-mbarrel\-shift\-enabled \-mdivide\-enabled \-mmultiply\-enabled \&\-msign\-extend\-enabled \-muser\-enabled\fR .Sp \&\fIگزینه‌های LoongArch\fR (\fBLoongArch Options\fR) \&\fB\-march=\fR\fIarch\-type\fR \fB\-mtune=\fR\fItune\-type\fR \fB\-mabi=\fR\fIbase\-abi\-type\fR \&\fB\-mfpu=\fR\fIfpu\-type\fR \fB\-msimd=\fR\fIsimd\-type\fR \&\fB\-msoft\-float \-msingle\-float \-mdouble\-float \-mlsx \-mno\-lsx \-mlasx \-mno\-lasx \&\-mbranch\-cost=\fR\fIn\fR \fB\-maddr\-reg\-reg\-cost=\fR\fIn\fR \fB\-mcheck\-zero\-division \&\-mno\-check\-zero\-division \&\-mcond\-move\-int \-mno\-cond\-move\-int \&\-mcond\-move\-float \-mno\-cond\-move\-float \&\-memcpy \-mno\-memcpy \-mstrict\-align \-mno\-strict\-align \-G\fR \fInum\fR \&\fB\-mmax\-inline\-memcpy\-size=\fR\fIn\fR \&\fB\-mexplicit\-relocs=\fR\fIstyle\fR \fB\-mexplicit\-relocs \-mno\-explicit\-relocs \&\-mdirect\-extern\-access \-mno\-direct\-extern\-access \&\-mcmodel=\fR\fIcode\-model\fR \fB\-mrelax \-mpass\-mrelax\-to\-as \&\-mrecip \-mrecip=\fR\fIopt\fR \fB\-mfrecipe \-mno\-frecipe \-mdiv32 \-mno\-div32 \&\-mlam\-bh \-mno\-lam\-bh \-mlamcas \-mno\-lamcas \-mld\-seq\-sa \-mno\-ld\-seq\-sa \&\-mtls\-dialect=\fR\fIopt\fR \fB\-mannotate\-tablejump \-mno\-annotate\-tablejump\fR .Sp \&\fIگزینه‌های M32C\fR (\fBM32C Options\fR) \&\fB\-mcpu=\fR\fIcpu\fR \fB\-msim \-memregs=\fR\fInumber\fR .Sp \&\fIگزینه‌های M32R/D\fR (\fBM32R/D Options\fR) \&\fB\-m32r2 \-m32rx \-m32r \&\-mdebug \&\-malign\-loops \-mno\-align\-loops \&\-missue\-rate=\fR\fInumber\fR \&\fB\-mbranch\-cost=\fR\fInumber\fR \&\fB\-mmodel=\fR\fIcode\-size\-model\-type\fR \&\fB\-msdata=\fR\fIsdata\-type\fR \&\fB\-mno\-flush\-func \-mflush\-func=\fR\fIname\fR \&\fB\-mno\-flush\-trap \-mflush\-trap=\fR\fInumber\fR \&\fB\-G\fR \fInum\fR .Sp \&\fIگزینه‌های M680x0\fR (\fBM680x0 Options\fR) \&\fB\-march=\fR\fIarch\fR \fB\-mcpu=\fR\fIcpu\fR \fB\-mtune=\fR\fItune\fR \&\fB\-m68000 \-m68020 \-m68020\-40 \-m68020\-60 \-m68030 \-m68040 \&\-m68060 \-mcpu32 \-m5200 \-m5206e \-m528x \-m5307 \-m5407 \&\-mcfv4e \-mbitfield \-mno\-bitfield \-mc68000 \-mc68020 \&\-mnobitfield \-mrtd \-mno\-rtd \-mdiv \-mno\-div \-mshort \&\-mno\-short \-mhard\-float \-m68881 \-msoft\-float \-mpcrel \&\-malign\-int \-mstrict\-align \-msep\-data \-mno\-sep\-data \&\-mshared\-library\-id=n \-mid\-shared\-library \-mno\-id\-shared\-library \&\-mxgot \-mno\-xgot \-mlong\-jump\-table\-offsets\fR .Sp \&\fIگزینه‌های MCore\fR (\fBMCore Options\fR) \&\fB\-mhardlit \-mno\-hardlit \-mdiv \-mno\-div \-mrelax\-immediates \&\-mno\-relax\-immediates \-mwide\-bitfields \-mno\-wide\-bitfields \&\-m4byte\-functions \-mno\-4byte\-functions \-mcallgraph\-data \&\-mno\-callgraph\-data \-mslow\-bytes \-mno\-slow\-bytes \-mno\-lsim \&\-mlittle\-endian \-mbig\-endian \-m210 \-m340 \-mstack\-increment\fR .Sp \&\fIگزینه‌های MicroBlaze\fR (\fBMicroBlaze Options\fR) \&\fB\-msoft\-float \-mhard\-float \-msmall\-divides \-mcpu=\fR\fIcpu\fR \&\fB\-mmemcpy \-mxl\-soft\-mul \-mxl\-soft\-div \-mxl\-barrel\-shift \&\-mxl\-pattern\-compare \-mxl\-stack\-check \-mxl\-gp\-opt \-mno\-clearbss \&\-mxl\-multiply\-high \-mxl\-float\-convert \-mxl\-float\-sqrt \&\-mbig\-endian \-mlittle\-endian \-mxl\-reorder \-mxl\-mode\-\fR\fIapp\-model\fR \&\fB\-mpic\-data\-is\-text\-relative\fR .Sp \&\fIگزینه‌های MIPS\fR (\fBMIPS Options\fR) \&\fB\-EL \-EB \-march=\fR\fIarch\fR \fB\-mtune=\fR\fIarch\fR \&\fB\-mips1 \-mips2 \-mips3 \-mips4 \-mips32 \-mips32r2 \-mips32r3 \-mips32r5 \&\-mips32r6 \-mips64 \-mips64r2 \-mips64r3 \-mips64r5 \-mips64r6 \&\-mips16 \-mno\-mips16 \-mflip\-mips16 \&\-minterlink\-compressed \-mno\-interlink\-compressed \&\-minterlink\-mips16 \-mno\-interlink\-mips16 \&\-mabi=\fR\fIabi\fR \fB\-mabicalls \-mno\-abicalls \&\-mshared \-mno\-shared \-mplt \-mno\-plt \-mxgot \-mno\-xgot \&\-mgp32 \-mgp64 \-mfp32 \-mfpxx \-mfp64 \-mhard\-float \-msoft\-float \&\-mno\-float \-msingle\-float \-mdouble\-float \&\-modd\-spreg \-mno\-odd\-spreg \&\-mabs=\fR\fImode\fR \fB\-mnan=\fR\fIencoding\fR \&\fB\-mdsp \-mno\-dsp \-mdspr2 \-mno\-dspr2 \&\-mmcu \-mmno\-mcu \&\-meva \-mno\-eva \&\-mvirt \-mno\-virt \&\-mxpa \-mno\-xpa \&\-mcrc \-mno\-crc \&\-mginv \-mno\-ginv \&\-mmicromips \-mno\-micromips \&\-mmsa \-mno\-msa \&\-mloongson\-mmi \-mno\-loongson\-mmi \&\-mloongson\-ext \-mno\-loongson\-ext \&\-mloongson\-ext2 \-mno\-loongson\-ext2 \&\-mfpu=\fR\fIfpu\-type\fR \&\fB\-msmartmips \-mno\-smartmips \&\-mpaired\-single \-mno\-paired\-single \-mdmx \-mno\-mdmx \&\-mips3d \-mno\-mips3d \-mmt \-mno\-mt \-mllsc \-mno\-llsc \&\-mlong64 \-mlong32 \-msym32 \-mno\-sym32 \&\-G\fR\fInum\fR \fB\-mlocal\-sdata \-mno\-local\-sdata \&\-mextern\-sdata \-mno\-extern\-sdata \-mgpopt \-mno\-gopt \&\-membedded\-data \-mno\-embedded\-data \&\-muninit\-const\-in\-rodata \-mno\-uninit\-const\-in\-rodata \&\-mcode\-readable=\fR\fIsetting\fR \&\fB\-msplit\-addresses \-mno\-split\-addresses \&\-mexplicit\-relocs \-mno\-explicit\-relocs \&\-mexplicit\-relocs=\fR\fIrelease\fR \&\fB\-mcheck\-zero\-division \-mno\-check\-zero\-division \&\-mdivide\-traps \-mdivide\-breaks \&\-mload\-store\-pairs \-mno\-load\-store\-pairs \&\-mstrict\-align \-mno\-strict\-align \&\-mno\-unaligned\-access \-munaligned\-access \&\-mmemcpy \-mno\-memcpy \-mlong\-calls \-mno\-long\-calls \&\-mmad \-mno\-mad \-mimadd \-mno\-imadd \-mfused\-madd \-mno\-fused\-madd \-nocpp \&\-mfix\-24k \-mno\-fix\-24k \&\-mfix\-r4000 \-mno\-fix\-r4000 \-mfix\-r4400 \-mno\-fix\-r4400 \&\-mfix\-r5900 \-mno\-fix\-r5900 \&\-mfix\-r10000 \-mno\-fix\-r10000 \-mfix\-rm7000 \-mno\-fix\-rm7000 \&\-mfix\-vr4120 \-mno\-fix\-vr4120 \&\-mfix\-vr4130 \-mno\-fix\-vr4130 \-mfix\-sb1 \-mno\-fix\-sb1 \&\-mflush\-func=\fR\fIfunc\fR \fB\-mno\-flush\-func \&\-mbranch\-cost=\fR\fInum\fR \fB\-mbranch\-likely \-mno\-branch\-likely \&\-mcompact\-branches=\fR\fIpolicy\fR \&\fB\-mfp\-exceptions \-mno\-fp\-exceptions \&\-mvr4130\-align \-mno\-vr4130\-align \-msynci \-mno\-synci \&\-mlxc1\-sxc1 \-mno\-lxc1\-sxc1 \-mmadd4 \-mno\-madd4 \&\-mrelax\-pic\-calls \-mno\-relax\-pic\-calls \-mmcount\-ra\-address \&\-mframe\-header\-opt \-mno\-frame\-header\-opt\fR.Sp \&\fIگزینه‌های MMIX\fR (\fBMMIX Options\fR) \&\fB\-mlibfuncs \-mno\-libfuncs \-mepsilon \-mno\-epsilon \-mabi=gnu \&\-mabi=mmixware \-mzero\-extend \-mknuthdiv \-mtoplevel\-symbols \&\-melf \-mbranch\-predict \-mno\-branch\-predict \-mbase\-addresses \&\-mno\-base\-addresses \-msingle\-exit \-mno\-single\-exit\fR .Sp \&\fIگزینه‌های MN10300\fR (\fBMN10300 Options\fR) \&\fB\-mmult\-bug \-mno\-mult\-bug \&\-mno\-am33 \-mam33 \-mam33\-2 \-mam34 \&\-mtune=\fR\fIcpu\-type\fR \&\fB\-mreturn\-pointer\-on\-d0 \&\-mno\-crt0 \-mrelax \-mliw \-msetlb\fR .Sp \&\fIگزینه‌های Moxie\fR (\fBMoxie Options\fR) \&\fB\-meb \-mel \-mmul.x \-mno\-crt0\fR .Sp \&\fIگزینه‌های MSP430\fR (\fBMSP430 Options\fR) \&\fB\-msim \-masm\-hex \-mmcu= \-mcpu= \-mlarge \-msmall \-mrelax \&\-mwarn\-mcu \&\-mcode\-region= \-mdata\-region= \&\-msilicon\-errata= \-msilicon\-errata\-warn= \&\-mhwmult= \-minrt \-mtiny\-printf \-mmax\-inline\-shift=\fR .Sp \&\fIگزینه‌های NDS32\fR (\fBNDS32 Options\fR) \&\fB\-mbig\-endian \-mlittle\-endian \&\-mreduced\-regs \-mfull\-regs \&\-mcmov \-mno\-cmov \&\-mext\-perf \-mno\-ext\-perf \&\-mext\-perf2 \-mno\-ext\-perf2 \&\-mext\-string \-mno\-ext\-string \&\-mv3push \-mno\-v3push \&\-m16bit \-mno\-16bit \&\-misr\-vector\-size=\fR\fInum\fR \&\fB\-mcache\-block\-size=\fR\fInum\fR \&\fB\-march=\fR\fIarch\fR \&\fB\-mcmodel=\fR\fIcode\-model\fR \&\fB\-mctor\-dtor \-mrelax\fR .Sp \&\fIگزینه‌های Nvidia PTX\fR (\fBNvidia PTX Options\fR) \&\fB\-m64 \-mmainkernel \-moptimize\fR .Sp \&\fIگزینه‌های OpenRISC\fR (\fBOpenRISC Options\fR) \&\fB\-mboard=\fR\fIname\fR \fB\-mnewlib \-mhard\-mul \-mhard\-div \&\-msoft\-mul \-msoft\-div \&\-msoft\-float \-mhard\-float \-mdouble\-float \-munordered\-float \&\-mcmov \-mror \-mrori \-msext \-msfimm \-mshftimm \&\-mcmodel=\fR\fIcode\-model\fR .Sp \&\fIگزینه‌های PDP\-11\fR (\fBPDP\-11 Options\fR) \&\fB\-mfpu \-msoft\-float \-mac0 \-mno\-ac0 \-m40 \-m45 \-m10 \&\-mint32 \-mno\-int16 \-mint16 \-mno\-int32 \&\-msplit \-munix\-asm \-mdec\-asm \-mgnu\-asm \-mlra\fR .Sp \&\fIگزینه‌های PowerPC\fR به گزینه‌های RS/6000 و PowerPC مراجعه کنید. .Sp \&\fIگزینه‌های PRU\fR (\fBPRU Options\fR) \&\fB\-mmcu=\fR\fImcu\fR \fB\-minrt \-mno\-relax \-mloop \&\-mabi=\fR\fIvariant\fR .Sp \&\fIگزینه‌های RISC\-V\fR (\fBRISC\-V Options\fR) \&\fB\-mbranch\-cost=\fR\fIN\-instruction\fR \&\fB\-mplt \-mno\-plt \&\-mabi=\fR\fIABI\-string\fR \&\fB\-mfdiv \-mno\-fdiv \&\-mfence\-tso \-mno\-fence\-tso \&\-mdiv \-mno\-div \&\-misa\-spec=\fR\fIISA\-spec\-string\fR \&\fB\-march=\fR\fIISA\-string\fR \&\fB\-mtune=\fR\fIprocessor\-string\fR \&\fB\-mpreferred\-stack\-boundary=\fR\fInum\fR \&\fB\-msmall\-data\-limit=\fR\fIN\-bytes\fR \&\fB\-msave\-restore \-mno\-save\-restore \&\-mshorten\-memrefs \-mno\-shorten\-memrefs \&\-mstrict\-align \-mno\-strict\-align \&\-mcmodel=medlow \-mcmodel=medany \-mcmodel=large \&\-mexplicit\-relocs \-mno\-explicit\-relocs \&\-mrelax \-mno\-relax \&\-mriscv\-attribute \-mno\-riscv\-attribute \&\-malign\-data=\fR\fItype\fR \&\fB\-mbig\-endian \-mlittle\-endian \&\-mstack\-protector\-guard=\fR\fIguard\fR \fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR \&\fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR \&\fB\-mcsr\-check \-mno\-csr\-check \&\-mmovcc \-mno\-movcc \&\-minline\-atomics \-mno\-inline\-atomics \&\-minline\-strlen \-mno\-inline\-strlen \&\-minline\-strcmp \-mno\-inline\-strcmp \&\-minline\-strncmp \-mno\-inline\-strncmp \&\-mtls\-dialect=desc \-mtls\-dialect=trad\fR .Sp \&\fIگزینه‌های RL78\fR (\fBRL78 Options\fR) \&\fB\-msim \-mmul=none \-mmul=g13 \-mmul=g14 \-mallregs \&\-mcpu=g10 \-mcpu=g13 \-mcpu=g14 \-mg10 \-mg13 \-mg14 \&\-m64bit\-doubles \-m32bit\-doubles \-msave\-mduc\-in\-interrupts\fR .Sp \&\fIگزینه‌های RS/6000 و PowerPC\fR (\fBRS/6000 and PowerPC Options\fR) \&\fB\-mcpu=\fR\fIcpu\-type\fR \&\fB\-mtune=\fR\fIcpu\-type\fR \&\fB\-mcmodel=\fR\fIcode\-model\fR \&\fB\-mpowerpc64 \&\-maltivec \-mno\-altivec \&\-mpowerpc\-gpopt \-mno\-powerpc\-gpopt \&\-mpowerpc\-gfxopt \-mno\-powerpc\-gfxopt \&\-mmfcrf \-mno\-mfcrf \-mpopcntb \-mno\-popcntb \-mpopcntd \-mno\-popcntd \&\-mfprnd \-mno\-fprnd \&\-mcmpb \-mno\-cmpb \-mhard\-dfp \-mno\-hard\-dfp \&\-mfull\-toc \-mminimal\-toc \-mno\-fp\-in\-toc \-mno\-sum\-in\-toc \&\-m64 \-m32 \-mxl\-compat \-mno\-xl\-compat \-mpe \&\-malign\-power \-malign\-natural \&\-msoft\-float \-mhard\-float \-mmultiple \-mno\-multiple \&\-mupdate \-mno\-update \&\-mavoid\-indexed\-addresses \-mno\-avoid\-indexed\-addresses \&\-mfused\-madd \-mno\-fused\-madd \-mbit\-align \-mno\-bit\-align \&\-mstrict\-align \-mno\-strict\-align \-mrelocatable \&\-mno\-relocatable \-mrelocatable\-lib \-mno\-relocatable\-lib \&\-mtoc \-mno\-toc \-mlittle \-mlittle\-endian \-mbig \-mbig\-endian \&\-mdynamic\-no\-pic \-mswdiv \-msingle\-pic\-base \&\-mprioritize\-restricted\-insns=\fR\fIpriority\fR \&\fB\-msched\-costly\-dep=\fR\fIdependence_type\fR \&\fB\-minsert\-sched\-nops=\fR\fIscheme\fR \&\fB\-mcall\-aixdesc \-mcall\-eabi \-mcall\-freebsd \&\-mcall\-linux \-mcall\-netbsd \-mcall\-openbsd \&\-mcall\-sysv \-mcall\-sysv\-eabi \-mcall\-sysv\-noeabi \&\-mtraceback=\fR\fItraceback_type\fR \&\fB\-maix\-struct\-return \-msvr4\-struct\-return \&\-mabi=\fR\fIabi\-type\fR \fB\-msecure\-plt \-mbss\-plt \&\-msplit\-patch\-nops \&\-mlongcall \-mno\-longcall \-mpltseq \-mno\-pltseq \&\-mblock\-move\-inline\-limit=\fR\fInum\fR \&\fB\-mblock\-compare\-inline\-limit=\fR\fInum\fR \&\fB\-mblock\-compare\-inline\-loop\-limit=\fR\fInum\fR \&\fB\-mno\-block\-ops\-unaligned\-vsx \&\-mstring\-compare\-inline\-limit=\fR\fInum\fR \&\fB\-misel \-mno\-isel \&\-mvrsave \-mno\-vrsave \&\-mmulhw \-mno\-mulhw \&\-mdlmzb \-mno\-dlmzb \&\-mprototype \-mno\-prototype \&\-msim \-mmvme \-mads \-myellowknife \-memb \-msdata \&\-msdata=\fR\fIopt\fR \fB\-mreadonly\-in\-sdata \-mvxworks \-G\fR \fInum\fR \&\fB\-mrecip \-mrecip=\fR\fIopt\fR \fB\-mno\-recip \-mrecip\-precision \&\-mno\-recip\-precision \&\-mveclibabi=\fR\fItype\fR \fB\-mfriz \-mno\-friz \&\-mpointers\-to\-nested\-functions \-mno\-pointers\-to\-nested\-functions \&\-msave\-toc\-indirect \-mno\-save\-toc\-indirect \&\-mpower8\-fusion \-mno\-mpower8\-fusion \&\-mcrypto \-mno\-crypto \-mhtm \-mno\-htm \&\-mquad\-memory \-mno\-quad\-memory \&\-mquad\-memory\-atomic \-mno\-quad\-memory\-atomic \&\-mcompat\-align\-parm \-mno\-compat\-align\-parm \&\-mfloat128 \-mno\-float128 \-mfloat128\-hardware \-mno\-float128\-hardware \&\-mgnu\-attribute \-mno\-gnu\-attribute \&\-mstack\-protector\-guard=\fR\fIguard\fR \fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR \&\fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR \fB\-mprefixed \-mno\-prefixed \&\-mpcrel \-mno\-pcrel \-mmma \-mno\-mmma \-mrop\-protect \-mno\-rop\-protect \&\-mprivileged \-mno\-privileged\fR .Sp \&\fIگزینه‌های RX\fR (\fBRX Options\fR) \&\fB\-m64bit\-doubles \-m32bit\-doubles \-fpu \-nofpu \&\-mcpu= \&\-mbig\-endian\-data \-mlittle\-endian\-data \&\-msmall\-data \&\-msim \-mno\-sim \&\-mas100\-syntax \-mno\-as100\-syntax \&\-mrelax \&\-mmax\-constant\-size= \&\-mint\-register= \&\-mpid \&\-mallow\-string\-insns \-mno\-allow\-string\-insns \&\-mjsr \&\-mno\-warn\-multiple\-fast\-interrupts \&\-msave\-acc\-in\-interrupts\fR .Sp \&\fIگزینه‌های S/390 و zSeries\fR (\fBS/390 and zSeries Options\fR) \&\fB\-mtune=\fR\fIcpu\-type\fR \fB\-march=\fR\fIcpu\-type\fR \&\fB\-mhard\-float \-msoft\-float \-mhard\-dfp \-mno\-hard\-dfp \&\-mlong\-double\-64 \-mlong\-double\-128 \&\-mbackchain \-mno\-backchain \-mpacked\-stack \-mno\-packed\-stack \&\-msmall\-exec \-mno\-small\-exec \-mmvcle \-mno\-mvcle \&\-m64 \-m31 \-mdebug \-mno\-debug \-mesa \-mzarch \&\-mhtm \-mvx \-mzvector \&\-mtpf\-trace \-mno\-tpf\-trace \-mtpf\-trace\-skip \-mno\-tpf\-trace\-skip \&\-mfused\-madd \-mno\-fused\-madd \&\-mwarn\-framesize \-mwarn\-dynamicstack \-mstack\-size \-mstack\-guard \&\-mhotpatch=\fR\fIhalfwords\fR\fB,\fR\fIhalfwords\fR .Sp \&\fIگزینه‌های SH\fR (\fBSH Options\fR) \&\fB\-m1 \-m2 \-m2e \&\-m2a\-nofpu \-m2a\-single\-only \-m2a\-single \-m2a \&\-m3 \-m3e \&\-m4\-nofpu \-m4\-single\-only \-m4\-single \-m4 \&\-m4a\-nofpu \-m4a\-single\-only \-m4a\-single \-m4a \-m4al \&\-mb \-ml \-mdalign \-mrelax \&\-mbigtable \-mfmovd \-mrenesas \-mno\-renesas \-mnomacsave \&\-mieee \-mno\-ieee \-mbitops \-misize \-minline\-ic_invalidate \-mpadstruct \&\-mprefergot \-musermode \-multcost=\fR\fInumber\fR \fB\-mdiv=\fR\fIstrategy\fR \&\fB\-mdivsi3_libfunc=\fR\fIname\fR \fB\-mfixed\-range=\fR\fIregister\-range\fR \&\fB\-maccumulate\-outgoing\-args \&\-matomic\-model=\fR\fIatomic\-model\fR \&\fB\-mbranch\-cost=\fR\fInum\fR \fB\-mzdcbranch \-mno\-zdcbranch \&\-mcbranch\-force\-delay\-slot \&\-mfused\-madd \-mno\-fused\-madd \-mfsca \-mno\-fsca \-mfsrra \-mno\-fsrra \&\-mpretend\-cmove \-mtas\fR .Sp \&\fIگزینه‌های Solaris 2\fR (\fBSolaris 2 Options\fR) \&\fB\-mclear\-hwcap \-mno\-clear\-hwcap \-mimpure\-text \-mno\-impure\-text \&\-pthreads\fR .Sp \&\fIگزینه‌های SPARC\fR (\fBSPARC Options\fR) \&\fB\-mcpu=\fR\fIcpu\-type\fR \&\fB\-mtune=\fR\fIcpu\-type\fR \&\fB\-mcmodel=\fR\fIcode\-model\fR \&\fB\-mmemory\-model=\fR\fImem\-model\fR \&\fB\-m32 \-m64 \-mapp\-regs \-mno\-app\-regs \&\-mfaster\-structs \-mno\-faster\-structs \-mflat \-mno\-flat \&\-mfpu \-mno\-fpu \-mhard\-float \-msoft\-float \&\-mhard\-quad\-float \-msoft\-quad\-float \&\-mstack\-bias \-mno\-stack\-bias \&\-mstd\-struct\-return \-mno\-std\-struct\-return \&\-munaligned\-doubles \-mno\-unaligned\-doubles \&\-muser\-mode \-mno\-user\-mode \&\-mv8plus \-mno\-v8plus \-mvis \-mno\-vis \&\-mvis2 \-mno\-vis2 \&\-mvis3 \-mno\-vis3 \-mvis3b \-mno\-vis3b \&\-mvis4 \-mno\-vis4 \-mvis4b \-mno\-vis4b \&\-mcbcond \-mno\-cbcond \-mfmaf \-mno\-fmaf \-mfsmuld \-mno\-fsmuld \&\-mpopc \-mno\-popc \-msubxc \-mno\-subxc \&\-mfix\-at697f \-mfix\-ut699 \-mfix\-ut700 \-mfix\-gr712rc\fR .Sp \&\fIگزینه‌های System V\fR (\fBSystem V Options\fR) \&\fB\-Qy \-Qn \-YP,\fR\fIpaths\fR \fB\-Ym,\fR\fIdir\fR .Sp \&\fIگزینه‌های V850\fR (\fBV850 Options\fR) \&\fB\-mlong\-calls \-mno\-long\-calls \-mep \-mno\-ep \&\-mprolog\-function \-mno\-prolog\-function \-mspace \&\-mtda=\fR\fIn\fR \fB\-msda=\fR\fIn\fR \fB\-mzda=\fR\fIn\fR \&\fB\-mapp\-regs \-mno\-app\-regs \&\-mdisable\-callt \-mno\-disable\-callt \&\-mv850e2v3 \-mv850e2 \-mv850e1 \-mv850es \&\-mv850e \-mv850 \-mv850e3v5 \&\-mloop \&\-mrelax \&\-mlong\-jumps \&\-msoft\-float \&\-mhard\-float \&\-mgcc\-abi \&\-mrh850\-abi \&\-mbig\-switch\fR.Sp \&\fIگزینه‌های VAX\fR (\fBVAX Options\fR) \&\fB\-munix \-mgnu \-md \-md\-float \-mg \-mg\-float \-mlra\fR .Sp \&\fIگزینه‌های Visium\fR (\fBVisium Options\fR) \&\fB\-mdebug \-msim \-mfpu \-mno\-fpu \-mhard\-float \-msoft\-float \&\-mcpu=\fR\fIcpu\-type\fR \fB\-mtune=\fR\fIcpu\-type\fR \fB\-msv\-mode \-muser\-mode\fR .Sp \&\fIگزینه‌های VMS\fR (\fBVMS Options\fR) \&\fB\-mvms\-return\-codes \-mdebug\-main=\fR\fIprefix\fR \fB\-mmalloc64 \&\-mpointer\-size=\fR\fIsize\fR .Sp \&\fIگزینه‌های VxWorks\fR (\fBVxWorks Options\fR) \&\fB\-mrtp \-msmp \-non\-static \-Bstatic \-Bdynamic \&\-Xbind\-lazy \-Xbind\-now\fR .Sp \&\fIگزینه‌های x86\fR (\fBx86 Options\fR) \&\fB\-mtune=\fR\fIcpu\-type\fR \fB\-march=\fR\fIcpu\-type\fR \&\fB\-mtune\-ctrl=\fR\fIfeature\-list\fR \fB\-mdump\-tune\-features \-mno\-default \&\-mfpmath=\fR\fIunit\fR \&\fB\-masm=\fR\fIdialect\fR \fB\-mno\-fancy\-math\-387 \&\-mno\-fp\-ret\-in\-387 \-m80387 \-mhard\-float \-msoft\-float \&\-mno\-wide\-multiply \-mrtd \-malign\-double \&\-mpreferred\-stack\-boundary=\fR\fInum\fR \&\fB\-mincoming\-stack\-boundary=\fR\fInum\fR \&\fB\-mcld \-mcx16 \-msahf \-mmovbe \-mcrc32 \-mmwait \&\-mrecip \-mrecip=\fR\fIopt\fR \&\fB\-mvzeroupper \-mprefer\-avx128 \-mprefer\-vector\-width=\fR\fIopt\fR \&\fB\-mpartial\-vector\-fp\-math \&\-mmove\-max=\fR\fIbits\fR \fB\-mstore\-max=\fR\fIbits\fR \&\fB\-mnoreturn\-no\-callee\-saved\-registers \&\-mmmx \-msse \-msse2 \-msse3 \-mssse3 \-msse4.1 \-msse4.2 \-msse4 \-mavx \&\-mavx2 \-mavx512f \-mavx512cd \-mavx512vl \&\-mavx512bw \-mavx512dq \-mavx512ifma \-mavx512vbmi \-msha \-maes \&\-mpclmul \-mfsgsbase \-mrdrnd \-mf16c \-mfma \-mpconfig \-mwbnoinvd \&\-mptwrite \-mclflushopt \-mclwb \-mxsavec \-mxsaves \&\-msse4a \-m3dnow \-m3dnowa \-mpopcnt \-mabm \-mbmi \-mtbm \-mfma4 \-mxop \&\-madx \-mlzcnt \-mbmi2 \-mfxsr \-mxsave \-mxsaveopt \-mrtm \-mhle \-mlwp \&\-mmwaitx \-mclzero \-mpku \-mthreads \-mgfni \-mvaes \-mwaitpkg \&\-mshstk \-mmanual\-endbr \-mcet\-switch \-mforce\-indirect\-call \&\-mavx512vbmi2 \-mavx512bf16 \-menqcmd \&\-mvpclmulqdq \-mavx512bitalg \-mmovdiri \-mmovdir64b \-mavx512vpopcntdq \&\-mavx512vnni \-mprfchw \-mrdpid \&\-mrdseed \-msgx \-mavx512vp2intersect \-mserialize \-mtsxldtrk \&\-mamx\-tile \-mamx\-int8 \-mamx\-bf16 \-muintr \-mhreset \-mavxvnni \-mamx\-fp8 \&\-mavx512fp16 \-mavxifma \-mavxvnniint8 \-mavxneconvert \-mcmpccxadd \-mamx\-fp16 \&\-mprefetchi \-mraoint \-mamx\-complex \-mavxvnniint16 \-msm3 \-msha512 \-msm4 \-mapxf \&\-musermsr \-mavx10.1 \-mavx10.1\-256 \-mavx10.1\-512 \-mevex512 \-mavx10.2 \&\-mamx\-avx512 \-mamx\-tf32 \-mamx\-transpose \-mmovrs \-mamx\-movrs \&\-mcldemote \-mms\-bitfields \-mno\-align\-stringops \-minline\-all\-stringops \&\-minline\-stringops\-dynamically \-mstringop\-strategy=\fR\fIalg\fR \&\fB\-mkl \-mwidekl \&\-mmemcpy\-strategy=\fR\fIstrategy\fR \fB\-mmemset\-strategy=\fR\fIstrategy\fR \&\fB\-mpush\-args \-maccumulate\-outgoing\-args \-m128bit\-long\-double \&\-m96bit\-long\-double \-mlong\-double\-64 \-mlong\-double\-80 \-mlong\-double\-128 \&\-mregparm=\fR\fInum\fR \fB\-msseregparm \&\-mveclibabi=\fR\fItype\fR \fB\-mvect8\-ret\-in\-mem \&\-mpc32 \-mpc64 \-mpc80 \-mdaz\-ftz \-mstackrealign \&\-momit\-leaf\-frame\-pointer \-mno\-red\-zone \-mno\-tls\-direct\-seg\-refs \&\-mcmodel=\fR\fIcode\-model\fR \fB\-mabi=\fR\fIname\fR \fB\-maddress\-mode=\fR\fImode\fR \&\fB\-m32 \-m64 \-mx32 \-m16 \-miamcu \-mlarge\-data\-threshold=\fR\fInum\fR \&\fB\-msse2avx \-mfentry \-mrecord\-mcount \-mnop\-mcount \-m8bit\-idiv \&\-minstrument\-return=\fR\fItype\fR \fB\-mfentry\-name=\fR\fIname\fR \fB\-mfentry\-section=\fR\fIname\fR \&\fB\-mavx256\-split\-unaligned\-load \-mavx256\-split\-unaligned\-store \&\-malign\-data=\fR\fItype\fR \fB\-mstack\-protector\-guard=\fR\fIguard\fR \&\fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR \&\fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR \&\fB\-mstack\-protector\-guard\-symbol=\fR\fIsymbol\fR \&\fB\-mgeneral\-regs\-only \-mcall\-ms2sysv\-xlogues \-mrelax\-cmpxchg\-loop \&\-mindirect\-branch=\fR\fIchoice\fR \fB\-mfunction\-return=\fR\fIchoice\fR \&\fB\-mindirect\-branch\-register \-mharden\-sls=\fR\fIchoice\fR \&\fB\-mindirect\-branch\-cs\-prefix \-mneeded \-mno\-direct\-extern\-access \&\-munroll\-only\-small\-loops \-mlam=\fR\fIchoice\fR .Sp \&\fIگزینه‌های x86 Windows\fR گزینه‌های Cygwin و MinGW را ببینید. .Sp \&\fIگزینه‌های Xstormy16\fR (\fBXstormy16 Options\fR) \&\fB\-msim\fR .Sp \&\fIگزینه‌های Xtensa\fR (\fBXtensa Options\fR) \&\fB\-mconst16 \-mno\-const16 \&\-mfused\-madd \-mno\-fused\-madd \&\-mforce\-no\-pic \&\-mserialize\-volatile \-mno\-serialize\-volatile \&\-mtext\-section\-literals \-mno\-text\-section\-literals \&\-mauto\-litpools \-mno\-auto\-litpools \&\-mtarget\-align \-mno\-target\-align \&\-mlongcalls \-mno\-longcalls \&\-mabi=\fR\fIabi\-type\fR \&\fB\-mextra\-l32r\-costs=\fR\fIcycles\fR \&\fB\-mstrict\-align \-mno\-strict\-align\fR .Sp \&\fIگزینه‌های zSeries\fR گزینه‌های S/390 و zSeries را ببینید..SS "گزینه‌های کنترل‌کننده نوع خروجی (Options Controlling the Kind of Output)" .IX Subsection "Options Controlling the Kind of Output" فرایند کامپایل می‌تواند تا چهار مرحله را در بر بگیرد: پیش‌پردازش، کامپایل اصلی، اسمبل و پیوندزنی (linking)، همواره به همین ترتیب. GCC قادر است چندین فایل را پیش‌پردازش و کامپایل کند؛ چه در قالب چندین فایل ورودی اسمبلر و چه در قالب یک فایل ورودی اسمبلر؛ سپس هر فایل ورودی اسمبلر یک فایل شیء (object file) تولید می‌کند، و پیوندزنی همهٔ فایل‌های شیء (چه مواردی که به‌تازگی کامپایل شده‌اند و چه مواردی که به عنوان ورودی مشخص شده‌اند) را در یک فایل اجرایی ترکیب می‌کند. .PP برای هر فایل ورودی مشخص، پسوند نام فایل تعیین می‌کند که چه نوع کامپایلی انجام شود: .IP \fIfile\fR\fB.c\fR 4 .IX Item "file.c" کد منبع C که باید پیش‌پردازش شود. .IP \fIfile\fR\fB.i\fR 4 .IX Item "file.i" کد منبع C که نباید پیش‌پردازش شود. .IP \fIfile\fR\fB.ii\fR 4 .IX Item "file.ii" کد منبع C++ که نباید پیش‌پردازش شود. .IP \fIfile\fR\fB.m\fR 4 .IX Item "file.m" کد منبع Objective\-C. توجه داشته باشید که برای کارکرد یک برنامهٔ Objective\-C باید آن را با کتابخانهٔ \fIlibobjc\fR پیوند دهید. .IP \fIfile\fR\fB.mi\fR 4 .IX Item "file.mi" کد منبع Objective\-C که نباید پیش‌پردازش شود. .IP \fIfile\fR\fB.mm\fR 4 .IX Item "file.mm" .PD 0 .IP \fIfile\fR\fB.M\fR 4 .IX Item "file.M" .PD کد منبع Objective\-C++. توجه داشته باشید که برای کارکرد یک برنامهٔ Objective\-C++ باید آن را با کتابخانهٔ \fIlibobjc\fR پیوند دهید. دقت کنید که \fB.M\fR دقیقاً به حرف بزرگ M اشاره دارد. .IP \fIfile\fR\fB.mii\fR 4 .IX Item "file.mii" کد منبع Objective\-C++ که نباید پیش‌پردازش شود. .IP \fIfile\fR\fB.h\fR 4 .IX Item "file.h" فایل سرآیند C، C++، Objective\-C یا Objective\-C++ برای تبدیل به یک سرآیند پیش‌کامپایل‌شده (پیش‌فرض)، یا فایل سرآیند C و C++ برای تبدیل به یک مشخصهٔ Ada (از طریق گزینهٔ \fB\-fdump\-ada\-spec\fR). .IP \fIfile\fR\fB.cc\fR 4 .IX Item "file.cc" .PD 0 .IP \fIfile\fR\fB.cp\fR 4 .IX Item "file.cp" .IP \fIfile\fR\fB.cxx\fR 4 .IX Item "file.cxx" .IP \fIfile\fR\fB.cpp\fR 4 .IX Item "file.cpp" .IP \fIfile\fR\fB.CPP\fR 4 .IX Item "file.CPP" .IP \fIfile\fR\fB.c++\fR 4 .IX Item "file.c++" .IP \fIfile\fR\fB.C\fR 4 .IX Item "file.C" .PD کد منبع C++ که باید پیش‌پردازش شود. توجه داشته باشید که در \fB.cxx\fR، هر دو حرف آخر باید دقیقاً \fBx\fR باشند. به همین ترتیب، \&\fB.C\fR دقیقاً به یک حرف بزرگ C اشاره دارد. .IP \fIfile\fR\fB.mm\fR 4 .IX Item "file.mm" .PD 0 .IP \fIfile\fR\fB.M\fR 4 .IX Item "file.M" .PD کد منبع Objective\-C++ که باید پیش‌پردازش شود. .IP \fIfile\fR\fB.mii\fR 4 .IX Item "file.mii" کد منبع Objective\-C++ که نباید پیش‌پردازش شود. .IP \fIfile\fR\fB.hh\fR 4 .IX Item "file.hh" .PD 0 .IP \fIfile\fR\fB.H\fR 4 .IX Item "file.H" .IP \fIfile\fR\fB.hp\fR 4 .IX Item "file.hp" .IP \fIfile\fR\fB.hxx\fR 4 .IX Item "file.hxx" .IP \fIfile\fR\fB.hpp\fR 4 .IX Item "file.hpp" .IP \fIfile\fR\fB.HPP\fR 4 .IX Item "file.HPP" .IP \fIfile\fR\fB.h++\fR 4 .IX Item "file.h++" .IP \fIfile\fR\fB.tcc\fR 4 .IX Item "file.tcc" .PD فایل سرآیند C++ برای تبدیل به یک سرآیند پیش‌کامپایل‌شده یا مشخصهٔ Ada. .IP \fIfile\fR\fB.f\fR 4 .IX Item "file.f" .PD 0 .IP \fIfile\fR\fB.for\fR 4 .IX Item "file.for" .IP \fIfile\fR\fB.ftn\fR 4 .IX Item "file.ftn" .IP \fIfile\fR\fB.fi\fR 4 .IX Item "file.fi" .PD کد منبع Fortran با قالب ثابت (fixed form) که نباید پیش‌پردازش شود. .IP \fIfile\fR\fB.F\fR 4 .IX Item "file.F" .PD 0 .IP \fIfile\fR\fB.FOR\fR 4 .IX Item "file.FOR" .IP \fIfile\fR\fB.fpp\fR 4 .IX Item "file.fpp" .IP \fIfile\fR\fB.FPP\fR 4 .IX Item "file.FPP" .IP \fIfile\fR\fB.FTN\fR 4 .IX Item "file.FTN" .PD کد منبع Fortran با قالب ثابت که باید پیش‌پردازش شود (با پیش‌پردازندهٔ سنتی). .IP \fIfile\fR\fB.f90\fR 4 .IX Item "file.f90" .PD 0 .IP \fIfile\fR\fB.f95\fR 4 .IX Item "file.f95" .IP \fIfile\fR\fB.f03\fR 4 .IX Item "file.f03" .IP \fIfile\fR\fB.f08\fR 4 .IX Item "file.f08" .IP \fIfile\fR\fB.fii\fR 4 .IX Item "file.fii" .PD کد منبع Fortran با قالب آزاد (free form) که نباید پیش‌پردازش شود. .IP \fIfile\fR\fB.F90\fR 4 .IX Item "file.F90" .PD 0 .IP \fIfile\fR\fB.F95\fR 4 .IX Item "file.F95" .IP \fIfile\fR\fB.F03\fR 4 .IX Item "file.F03" .IP \fIfile\fR\fB.F08\fR 4 .IX Item "file.F08" .PD کد منبع Fortran با قالب آزاد که باید پیش‌پردازش شود (با پیش‌پردازندهٔ سنتی). .IP \fIfile\fR\fB.cob\fR 4 .IX Item "file.cob" .PD 0 .IP \fIfile\fR\fB.COB\fR 4 .IX Item "file.COB" .IP \fIfile\fR\fB.cbl\fR 4 .IX Item "file.cbl" .IP \fIfile\fR\fB.CBL\fR 4 .IX Item "file.CBL" .PD کد منبع COBOL. .IP \fIfile\fR\fB.go\fR 4 .IX Item "file.go" کد منبع Go. .IP \fIfile\fR\fB.d\fR 4 .IX Item "file.d" کد منبع D. .IP \fIfile\fR\fB.di\fR 4 .IX Item "file.di" فایل رابط D. .IP \fIfile\fR\fB.dd\fR 4 .IX Item "file.dd" کد مستندات D (Ddoc). .IP \fIfile\fR\fB.ads\fR 4 .IX Item "file.ads" فایل کد منبع Ada که حاوی اعلان یک واحد کتابخانه‌ای (اعلان یک بسته، زیربرنامه یا جنریک، یا نمونه‌سازی یک جنریک) یا اعلان تغییر نام یک واحد کتابخانه‌ای (اعلان تغییر نام یک بسته، جنریک، یا زیربرنامه) است. به چنین فایل‌هایی \fIspecs\fR نیز می‌گویند. .IP \fIfile\fR\fB.adb\fR 4 .IX Item "file.adb" فایل کد منبع Ada شامل بدنهٔ یک واحد کتابخانه‌ای (بدنهٔ یک زیربرنامه یا بسته). به چنین فایل‌هایی \fIbodies\fR نیز می‌گویند. .IP \fIfile\fR\fB.s\fR 4 .IX Item "file.s" کد اسمبلر..IP \fIfile\fR\fB.S\fR 4 .IX Item "file.S" .PD 0 .IP \fIfile\fR\fB.sx\fR 4 .IX Item "file.sx" .PD کد اسمبلی که باید پیش‌پردازش شود. .IP \fIother\fR 4 .IX Item "other" یک فایل شیء که مستقیماً برای پیونددادن ارسال می‌شود. هر نام فایلی که پسوند شناخته‌شده‌ای نداشته باشد، به این صورت پردازش می‌شود. .PP می‌توانید زبان ورودی را صریحاً با گزینهٔ \fB\-x\fR مشخص کنید: .IP "\fB\-x\fR \fIlanguage\fR" 4 .IX Item "-x language" زبان (\fIlanguage\fR) را به‌طور صریح برای فایل‌های ورودی پس از آن مشخص می‌کند (به جای آنکه اجازه دهد کامپایلر بر اساس پسوند نام فایل یک پیش‌فرض را انتخاب کند). این گزینه بر تمام فایل‌های ورودی پس از آن تا گزینهٔ \fB\-x\fR بعدی اعمال می‌شود. مقادیر ممکن برای \fIlanguage\fR عبارتند از: .Sp .Vb 10 \& c c\-header cpp\-output \& c++ c++\-header c++\-system\-header c++\-user\-header c++\-cpp\-output \& objective\-c objective\-c\-header objective\-c\-cpp\-output \& objective\-c++ objective\-c++\-header objective\-c++\-cpp\-output \& assembler assembler\-with\-cpp \& ada \& cobol \& d \& f77 f77\-cpp\-input f95 f95\-cpp\-input \& go .Ve .Sp توجه داشته باشید که \fB\-x\fR بیانگر یک استاندارد زبانی خاص نیست. به‌عنوان مثال \fB\-x f77\fR ممکن است برای برخی کدهای منبع قدیمی‌تر به \fB\-std=legacy\fR نیز نیاز داشته باشد. .IP "\fB\-x none\fR" 4 .IX Item "-x none" هرگونه تعیین زبان را غیرفعال می‌کند، به‌طوری که با فایل‌های بعدی بر اساس پسوند نام فایل آن‌ها رفتار می‌شود (گویی \fB\-x\fR اصلاً استفاده نشده است). .PP اگر فقط برخی از مراحل کامپایل را می‌خواهید، می‌توانید از \&\fB\-x\fR (یا پسوندهای نام فایل) استفاده کنید تا به \fBgcc\fR بگویید از کجا شروع کند، و از یکی از گزینه‌های \fB\-c\fR، \fB\-S\fR یا \fB\-E\fR استفاده کنید تا بگویید \&\fBgcc\fR کجا باید متوقف شود. توجه داشته باشید که برخی از ترکیب‌ها (برای مثال، \&\fB\-x cpp\-output \-E\fR) به \fBgcc\fR دستور می‌دهند که اصلاً هیچ کاری انجام ندهد. .IP \fB\-c\fR 4 .IX Item "-c" فایل‌های منبع را کامپایل یا اسمبل می‌کند، اما پیوند نمی‌زند. مرحلهٔ پیوندزدن انجام نمی‌شود. خروجی نهایی به صورت یک فایل شیء به ازای هر فایل منبع خواهد بود. .Sp به‌طور پیش‌فرض، نام فایل شیء برای یک فایل منبع با جایگزینی پسوند \fB.c\fR، \fB.i\fR، \fB.s\fR و غیره با \fB.o\fR ساخته می‌شود. .Sp فایل‌های ورودی ناشناخته که نیازی به کامپایل یا اسمبل ندارند، نادیده گرفته می‌شوند. .IP \fB\-S\fR 4 .IX Item "-S" پس از مرحلهٔ اصلی کامپایل متوقف می‌شود؛ اسمبل نمی‌کند. خروجی به صورت یک فایل کد اسمبلی به ازای هر فایل ورودیِ غیر اسمبلیِ مشخص‌شده است. .Sp به‌طور پیش‌فرض، نام فایل اسمبلی برای یک فایل منبع با جایگزینی پسوند \fB.c\fR، \fB.i\fR و غیره با \fB.s\fR ساخته می‌شود. .Sp فایل‌های ورودی که نیازی به کامپایل ندارند نادیده گرفته می‌شوند. .IP \fB\-E\fR 4 .IX Item "-E" پس از مرحلهٔ پیش‌پردازش متوقف می‌شود؛ کامپایلر اصلی را اجرا نمی‌کند. خروجی به شکل کد منبع پیش‌پردازش‌شده است که به خروجی استاندارد فرستاده می‌شود. .Sp فایل‌های ورودی که نیازی به پیش‌پردازش ندارند نادیده گرفته می‌شوند. .IP "\fB\-o\fR \fIfile\fR" 4 .IX Item "-o file" خروجی اصلی را در فایل \fIfile\fR قرار می‌دهد. این مورد برای هر نوع خروجی‌ای که تولید می‌شود اعمال می‌گردد، خواه فایل اجرایی باشد، فایل شیء، فایل اسمبلی یا کد C پیش‌پردازش‌شده. .Sp اگر \fB\-o\fR مشخص نشده باشد، پیش‌فرض این است که یک فایل اجرایی در \fIa.out\fR، فایل شیء برای \&\fIsource.suffix\fR در \fIsource.o\fR، فایل اسمبلی آن در \fIsource.s\fR، یک فایل سرایند پیش‌کامپایل‌شده در \&\fIsource.suffix.gch\fR، و تمام کدهای منبع C پیش‌پردازش‌شده در خروجی استاندارد قرار گیرند. .Sp اگرچه \fB\-o\fR تنها نام خروجی اصلی را تعیین می‌کند، اما بر نام‌گذاری خروجی‌های کمکی و خروجی‌های رونوشت نیز تأثیر می‌گذارد. مثال‌های زیر را ببینید. مگر اینکه بازنویسی شوند، هر دو نوع خروجی‌های کمکی و خروجی‌های رونوشت در همان دایرکتوریِ خروجی اصلی قرار می‌گیرند. در خروجی‌های کمکی، پسوند فایل ورودی با پسوند نوع فایل خروجی کمکی جایگزین می‌شود؛ در خروجی‌های رونوشت، پسوند فایل رونوشت به انتهای پسوند فایل ورودی اضافه می‌شود. در دستورهای کامپایل، نام پایهٔ خروجی‌های کمکی و رونوشت همان نام پایهٔ خروجی اصلی است؛ در دستورهای کامپایل و پیوند، نام خروجی اصلی، منهای پسوند اجرایی، با نام فایل ورودی ترکیب می‌شود. اگر هر دو، بدون در نظر گرفتن پسوند، دارای یک نام پایه باشند، نتیجهٔ ترکیب همان نام پایه خواهد بود؛ در غیر این صورت، با یک خط تیره به هم متصل می‌شوند. .Sp .Vb 1 \& gcc \-c foo.c ... .Ve .Sp از \fIfoo.o\fR به‌عنوان خروجی اصلی استفاده خواهد کرد و خروجی‌های کمکی و رونوشت را کنار آن قرار می‌دهد؛ مثلاً فایل کمکی \fIfoo.dwo\fR برای \&\fB\-gsplit\-dwarf\fR، و فایل رونوشت \fIfoo.c.???r.final\fR برای \&\fB\-fdump\-rtl\-final\fR. .Sp اگر یک فایل خروجی غیرپیونددهنده به‌صراحت مشخص شده باشد، فایل‌های کمکی و رونوشت به‌طور پیش‌فرض همان نام پایه را می‌گیرند: .Sp .Vb 1 \& gcc \-c foo.c \-o dir/foobar.o ... .Ve .Sp خروجی‌های کمکی را \fIdir/foobar.*\fR و خروجی‌های رونوشت را \&\fIdir/foobar.c.*\fR نام‌گذاری خواهد کرد. .Sp در مقابل، یک خروجی پیونددهنده به پیشوند خروجی‌های کمکی و رونوشت تبدیل می‌شود: .Sp .Vb 1 \& gcc foo.c bar.c \-o dir/foobar ... .Ve .Sp به‌طور کلی خروجی‌های کمکی را \fIdir/foobar\-foo.*\fR و \&\fIdir/foobar\-bar.*\fR، و خروجی‌های رونوشت را \fIdir/foobar\-foo.c.*\fR و \&\fIdir/foobar\-bar.c.*\fR نام‌گذاری خواهد کرد. .Sp تنها استثنا برای موارد بالا زمانی است که فایل اجرایی با تک‌ورودی خود نام پایهٔ مشترکی داشته باشد: .Sp .Vb 1 \& gcc foo.c \-o dir/foo ... .Ve .Sp که در این حالت خروجی‌های کمکی \fIdir/foo.*\fR و خروجی‌های رونوشت \fIdir/foo.c.*\fR نام‌گذاری می‌شوند. .Sp مکان و نام خروجی‌های کمکی و رونوشت را می‌توان با گزینه‌های \fB\-dumpbase\fR، \fB\-dumpbase\-ext\fR، \&\fB\-dumpdir\fR، \fB\-save\-temps=cwd\fR و \&\fB\-save\-temps=obj\fR تنظیم کرد. .IP "\fB\-dumpbase\fR \fIdumpbase\fR" 4 .IX Item "-dumpbase dumpbase" این گزینه نام پایه را برای فایل‌های خروجی کمکی و رونوشت تنظیم می‌کند. بر نام فایل خروجی اصلی تأثیری ندارد. خروجی‌های میانی، زمانی که حفظ می‌شوند، خروجی اصلی در نظر گرفته نمی‌شوند، بلکه خروجی کمکی محسوب می‌شوند: .Sp .Vb 1 \& gcc \-save\-temps \-S foo.c .Ve .Sp فایل پیش‌پردازش‌شدهٔ (دیگر غیر) موقت را در \fIfoo.i\fR ذخیره می‌کند و سپس به فایل خروجی (ضمنی) \fIfoo.s\fR کامپایل می‌کند، در حالی که: .Sp .Vb 1 \& gcc \-save\-temps \-dumpbase save\-foo \-c foo.c .Ve .Sp (خروجی را) در \fIsave\-foo.i\fR پیش‌پردازش می‌کند، به \fIsave\-foo.s\fR کامپایل می‌کند (که اکنون یک خروجی میانی، و بنابراین کمکی است)، و سپس به فایل خروجی (ضمنی) \fIfoo.o\fR اسمبل می‌کند. .Sp در غیاب این گزینه، فایل‌های رونوشت و کمکی نام خود را از فایل ورودی یا از فایل خروجی (غیرپیونددهنده) در صورت مشخص شدن صریح، می‌گیرند: فایل‌های خروجی رونوشت (مانند فایل‌های درخواست‌شده توسط گزینه‌های \fB\-fdump\-*\fR) همراه با پسوند نام ورودی، و فایل‌های خروجی کمکی (فایل‌های درخواست‌شده توسط سایر گزینه‌های غیررونوشت، مانند \f(CW\*(C`\-save\-temps\*(C'\fR، \&\f(CW\*(C`\-gsplit\-dwarf\*(C'\fR، \f(CW\*(C`\-fcallgraph\-info\*(C'\fR) بدون آن. .Sp تفکیک پسوندیِ مشابه برای خروجی‌های رونوشت و کمکی را می‌توان برای \fB\-dumpbase basename.suf\fR که به‌صراحت مشخص شده است، با تعیین \&\fB\-dumpbase\-ext .suf\fR نیز به دست آورد. .Sp اگر \fIdumpbase\fR به‌صراحت دارای هرگونه جزء دایرکتوری مشخص شود، هرگونه تعیین \fIdumppfx\fR (مانند \fB\-dumpdir\fR یا \&\fB\-save\-temps=*\fR) نادیده گرفته می‌شود و به جای پیوست شدن به آن، \&\fIdumpbase\fR کاملاً جایگزین آن می‌شود: .Sp.Vb 2 \& gcc foo.c \-c \-o dir/foo.o \-dumpbase alt/foo \e \& \-dumpdir pfx\- \-save\-temps=cwd ... .Ve .Sp خروجی‌های کمکی و dump با نام \fIalt/foo.*\fR ایجاد می‌کند، در حالی که \fIdir/\fR در \fB\-o\fR، پیشوند \fI./\fR ضمنی ناشی از \fB\-save\-temps=cwd\fR، و \fIpfx\-\fR در \fB\-dumpdir\fR را نادیده می‌گیرد. .Sp هنگامی که \fB\-dumpbase\fR در دستوری که چندین ورودی را کامپایل می‌کند، یا کامپایل کرده و سپس پیوند می‌دهد مشخص شود، ممکن است با \fIdumppfx\fR همان‌طور که زیر \fB\-dumpdir\fR مشخص شده، ترکیب گردد. سپس، هر فایل ورودی با استفاده از \fIdumppfx\fR ترکیب‌شده کامپایل می‌شود، و مقادیر پیش‌فرض برای \fIdumpbase\fR و \fIauxdropsuf\fR برای هر فایل ورودی محاسبه می‌شوند: .Sp .Vb 1 \& gcc foo.c bar.c \-c \-dumpbase main ... .Ve .Sp \fIfoo.o\fR و \fIbar.o\fR را به عنوان خروجی‌های اصلی ایجاد می‌کند، و با استفاده از \fIdumpbase\fR به عنوان پیشوند، از بازنویسی خروجی‌های کمکی و dump جلوگیری کرده و خروجی‌های کمکی و dump با نام‌های \fImain\-foo.*\fR و \fImain\-bar.*\fR می‌سازد. .Sp مشخص کردن یک رشته خالی به عنوان \fIdumpbase\fR از تأثیر نام پایه خروجی (basename) بر نام‌گذاری خروجی‌های کمکی و dump در طول کامپایل جلوگیری می‌کند، و مقادیر پیش‌فرض را محاسبه می‌نماید: .Sp .Vb 1 \& gcc \-c foo.c \-o dir/foobar.o \-dumpbase " ... .Ve .Sp خروجی‌های کمکی را به نام \fIdir/foo.*\fR و خروجی‌های dump را به نام \fIdir/foo.c.*\fR نام‌گذاری خواهد کرد. توجه کنید که چگونه نام‌های پایه آن‌ها از نام ورودی گرفته شده است، اما دایرکتوری همچنان به‌طور پیش‌فرض همان دایرکتوری خروجی است. .Sp رشته خالی dumpbase مانع از استفاده از نام پایه خروجی برای خروجی‌ها در هنگام پیوند دادن نمی‌شود: .Sp .Vb 1 \& gcc foo.c bar.c \-o dir/foobar \-dumpbase " \-flto ... .Ve .Sp کامپایل فایل‌های منبع، خروجی‌های کمکی را به نام \fIdir/foo.*\fR و \fIdir/bar.*\fR، و خروجی‌های dump را به نام \fIdir/foo.c.*\fR و \fIdir/bar.c.*\fR نام‌گذاری خواهد کرد. کامپایل مجدد LTO در طول پیوند از \fIdir/foobar.\fR به عنوان پیشوند فایل‌های dump و کمکی استفاده خواهد کرد. .IP "\fB\-dumpbase\-ext\fR \fIauxdropsuf\fR" 4 .IX Item "-dumpbase-ext auxdropsuf" هنگام ساختن نام یک فایل خروجی کمکی (و نه dump)، پسوند انتهایی \fIauxdropsuf\fR را پیش از افزودن هرگونه پسوند از \fIdumpbase\fR حذف می‌کند. در صورت عدم تعیین، مقدار پیش‌فرض این گزینه پسوندِ یک \fIdumpbase\fR پیش‌فرض خواهد بود، یعنی پسوند فایل ورودی هنگامی که \fB\-dumpbase\fR در خط فرمان وجود ندارد، یا زمانی که \fIdumpbase\fR با \fIdumppfx\fR ترکیب شده است. .Sp .Vb 1 \& gcc foo.c \-c \-o dir/foo.o \-dumpbase x\-foo.c \-dumpbase\-ext .c ... .Ve .Sp \fIdir/foo.o\fR را به عنوان خروجی اصلی ایجاد کرده و خروجی‌های کمکی را در \fIdir/x\-foo.*\fR تولید می‌کند، با گرفتن مکان خروجی اصلی، و حذف پسوند \fI.c\fR از \fIdumpbase\fR. خروجی‌های dump پسوند را حفظ می‌کنند: \fIdir/x\-foo.c.*\fR. .Sp این گزینه اگر با پسوند \fIdumpbase\fR مشخص‌شده مطابقت نداشته باشد، نادیده گرفته می‌شود، مگر به عنوان جایگزینی برای پسوند اجرایی هنگام الحاق نام پایه خروجی پیوند‌دهنده به \fIdumppfx\fR، همان‌گونه که در زیر مشخص شده است: .Sp .Vb 1 \& gcc foo.c bar.c \-o main.out \-dumpbase\-ext .out ... .Ve .Sp \fImain.out\fR را به عنوان خروجی اصلی ایجاد می‌کند، و با استفاده از نام فایل اجرایی منهای \fIauxdropsuf\fR به عنوان پیشوند، از بازنویسی خروجی‌های کمکی و dump جلوگیری می‌نماید، و خروجی‌های کمکی به نام‌های \fImain\-foo.*\fR و \fImain\-bar.*\fR و خروجی‌های dump به نام‌های \fImain\-foo.c.*\fR و \fImain\-bar.c.*\fR ایجاد می‌کند. .IP "\fB\-dumpdir\fR \fIdumppfx\fR" 4 .IX Item "-dumpdir dumppfx" هنگام ساختن نام یک فایل خروجی کمکی یا dump، از \fIdumppfx\fR به عنوان پیشوند استفاده می‌کند: .Sp .Vb 1 \& gcc \-dumpdir pfx\- \-c foo.c ... .Ve .Sp \fIfoo.o\fR را به عنوان خروجی اصلی و خروجی‌های کمکی را به نام \fIpfx\-foo.*\fR ایجاد می‌کند، با ترکیب \fIdumppfx\fR داده‌شده با \fIdumpbase\fR پیش‌فرضی که از خروجی اصلی پیش‌فرض مشتق شده، که آن هم به نوبه خود از نام ورودی مشتق شده است. خروجی‌های dump همچنین پسوند نام ورودی را دریافت می‌کنند: \fIpfx\-foo.c.*\fR. .Sp اگر قرار است از \fIdumppfx\fR به عنوان نام دایرکتوری استفاده شود، باید به یک جداکننده دایرکتوری ختم شود: .Sp .Vb 1 \& gcc \-dumpdir dir/ \-c foo.c \-o obj/bar.o ... .Ve .Sp \fIobj/bar.o\fR را به عنوان خروجی اصلی و خروجی‌های کمکی را به نام \fIdir/bar.*\fR ایجاد می‌کند، با ترکیب \fIdumppfx\fR داده‌شده با \fIdumpbase\fR پیش‌فرضی که از نام خروجی اصلی مشتق شده است. خروجی‌های dump همچنین پسوند نام ورودی را دریافت می‌کنند: \fIdir/bar.c.*\fR. .Sp به‌طور پیش‌فرض روی مکان فایل خروجی تنظیم می‌شود، مگر اینکه فایل خروجی یک فایل خاص مانند \f(CW\*(C`/dev/null\*(C'\fR باشد. گزینه‌های \fB\-save\-temps=cwd\fR و \fB\-save\-temps=obj\fR، درست مانند یک گزینه صریح \fB\-dumpdir\fR، این مقدار پیش‌فرض را لغو می‌کنند. در صورتی که چندین مورد از این گزینه‌ها داده شود، آخرین گزینه اعمال خواهد شد: .Sp .Vb 1 \& gcc \-dumpdir pfx\- \-c foo.c \-save\-temps=obj ... .Ve .Sp \fIfoo.o\fR را خروجی می‌دهد، با خروجی‌های کمکی به نام \fIfoo.*\fR زیرا \fB\-save\-temps=*\fR مقدار \fIdumppfx\fR تعیین‌شده توسط گزینه پیشین \fB\-dumpdir\fR را لغو می‌کند. اهمیتی ندارد که \fB=obj\fR مقدار پیش‌فرض برای \fB\-save\-temps\fR است، یا اینکه دایرکتوری خروجی به صورت ضمنی دایرکتوری جاری باشد. خروجی‌های dump با نام \fIfoo.c.*\fR نام‌گذاری می‌شوند. .Sp هنگام کامپایل کردن از چندین فایل ورودی، اگر \fB\-dumpbase\fR مشخص شده باشد، \fIdumpbase\fR، منهای پسوند \fIauxdropsuf\fR، و یک خط پیوند به \fIdumppfx\fR صریح یا پیش‌فرض الحاق می‌شوند (یا در صورتی که شامل هرگونه مؤلفه دایرکتوری باشند، آن را بازنویسی می‌کنند)، به‌طوری که هر یک از چندین کامپایل، خروجی‌های کمکی و dump با نام‌های متفاوتی دریافت کنند. .Sp .Vb 1 \& gcc foo.c bar.c \-c \-dumpdir dir/pfx\- \-dumpbase main ... .Ve .Sp خروجی‌های کمکی و dump را در \fIdir/pfx\-main\-foo.*\fR و \fIdir/pfx\-main\-bar.*\fR تولید می‌کند، با الحاق \fIdumpbase\fR\- به \fIdumppfx\fR. خروجی‌های dump به ترتیب پسوند فایل ورودی را حفظ می‌کنند: \fIdir/pfx\-main\-foo.c.*\fR و \fIdir/pfx\-main\-bar.c.*\fR. این مورد را با کامپایل تک‌ورودی مقایسه کنید: .Sp .Vb 1 \& gcc foo.c \-c \-dumpdir dir/pfx\- \-dumpbase main ... .Ve .Sp که با اعمال \fB\-dumpbase\fR بر یک منبع واحد، یک \fIdumpbase\fR جداگانه برای هر فایل ورودی محاسبه و الحاق نمی‌کند. خروجی‌های کمکی و dump آن در \fIdir/pfx\-main.*\fR قرار می‌گیرند. .Sp هنگام کامپایل و سپس پیوند دادن چندین فایل ورودی، یک \fIdumppfx\fR پیش‌فرض یا مشخص‌شده به‌طور صریح نیز تحت تبدیل \fIdumpbase\fR\- فوق قرار می‌گیرد (مانند کامپایل \fIfoo.c\fR و \fIbar.c\fR در بالا، اما بدون \fB\-c\fR). اگر نه \fB\-dumpdir\fR و نه \fB\-dumpbase\fR داده نشده باشند، نام پایه خروجی پیوند‌دهنده، منهای \fIauxdropsuf\fR (در صورت تعیین) یا پسوند فایل اجرایی (در غیر این صورت)، به علاوه یک خط پیوند در عوض به \fIdumppfx\fR پیش‌فرض الحاق می‌شود. با این حال توجه داشته باشید که برخلاف موارد پیشین پیوند: .Sp .Vb 1 \& gcc foo.c bar.c \-dumpdir dir/pfx\- \-o main ... .Ve .Sp نام خروجی \fImain\fR را به \fIdumppfx\fR الحاق نمی‌کند، زیرا \fB\-dumpdir\fR به صورت صریح مشخص شده است. هدف این است که \fIdumppfx\fR صریحاً مشخص‌شده در صورت تمایل بتواند نام خروجی مشخص‌شده را به عنوان بخشی از پیشوند در بر داشته باشد؛ فقط یک \fB\-dumpbase\fR صریحاً مشخص‌شده با آن ترکیب می‌شود تا از نادیده گرفتن یک گزینه معنادار جلوگیری به عمل آید. .Sp هنگام کامپایل و سپس پیوند دادن یک تک‌فایل ورودی، نام پایه خروجی پیوند‌دهنده تنها در صورتی مانند بالا به \fIdumppfx\fR پیش‌فرض الحاق خواهد شد که نام پایه مشترکی با نام تک‌فایل ورودی نداشته باشد. این موضوع در موارد پیوند تک‌ورودی بالا پوشش داده شد، اما نه با یک \fB\-dumpdir\fR صریح که مانع از این ترکیب می‌شود، حتی اگر توسط \fB\-save\-temps=*\fR لغو شده باشد: .Sp .Vb 1 \& gcc foo.c \-dumpdir alt/pfx\- \-o dir/main.exe \-save\-temps=cwd ... .Ve .Sp خروجی‌های کمکی به نام \fIfoo.*\fR و خروجی‌های dump به نام \fIfoo.c.*\fR در دایرکتوری کاری جاری مطابق با آنچه در نهایت توسط \fB\-save\-temps=cwd\fR درخواست شده نام‌گذاری می‌شوند. .Sp برای جمع‌بندی همه این موارد در قالب یک جریان داده شهودی هرچند اندکی غیردقیق: نام خروجی اصلی به یک بخش دایرکتوری و یک بخش نام پایه (basename) تقسیم می‌شود؛ \fIdumppfx\fR روی بخش اول تنظیم می‌شود، مگر اینکه توسط \fB\-dumpdir\fR یا \fB\-save\-temps=*\fR لغو شود، و \fIdumpbase\fR روی بخش دوم تنظیم می‌شود، مگر اینکه توسط \fB\-dumpbase\fR لغو شود. در صورت وجود چندین ورودی یا پیوند دادن، این \fIdumpbase\fR ممکن است با \fIdumppfx\fR ترکیب شده و از هر فایل ورودی گرفته شود. نام‌های خروجی کمکی برای هر ورودی با ترکیب \fIdumppfx\fR، \fIdumpbase\fR منهای پسوند، و پسوند خروجی کمکی تشکیل می‌شوند؛ نام‌های خروجی dump تنها از این جهت تفاوت دارند که پسوند برگرفته از \fIdumpbase\fR حفظ می‌شود. .Sp در خصوص خروجی‌های کمکی و dump ایجادشده در طول کامپایل مجدد LTO، ترکیبی از \fIdumppfx\fR و \fIdumpbase\fR، همان‌طور که داده شده یا همان‌گونه که از نام خروجی پیوند‌دهنده مشتق شده است (نه از ورودی‌ها)، حتی در مواردی که این ترکیب در حالت عادی به این شکل استفاده نمی‌شد، با یک نقطه انتهایی به جای خط پیوند اضافه‌شده توسط کامپایلر (در صورت وجود)، به عنوان گزینه \fB\-dumpdir\fR به \fBlto\-wrapper\fR ارسال می‌شود؛ از آنجا که این برنامه در فرآیند پیوند درگیر است، معمولاً هیچ \fB\-dumpbase\fR و \fB\-dumpbase\-ext\fR دریافت نمی‌کند و آن‌ها را نادیده می‌گیرد. .Sp هنگام اجرای زیرکامپایلرها، \fBlto\-wrapper\fR نام‌های مراحل LTO را به \fIdumppfx\fR دریافت‌شده الحاق می‌کند، اطمینان حاصل می‌کند که حاوی یک مؤلفه دایرکتوری باشد تا هرگونه \fB\-dumpdir\fR را لغو کند، و آن را به عنوان \fB\-dumpbase\fR به زیرکامپایلرها ارسال می‌نماید..IP \fB\-v\fR 4 .IX Item "-v" دستورهای اجراشده برای اجرای مراحل کامپایل را (در خروجی خطای استاندارد) چاپ می‌کند. همچنین شماره نسخه برنامه راه‌انداز کامپایلر، پیش‌پردازنده و خود کامپایلر را چاپ می‌کند. .IP \fB\-###\fR 4 .IX Item "-###" مشابه \fB\-v\fR است، با این تفاوت که دستورها اجرا نمی‌شوند و آرگومان‌ها داخل علامت نقل‌قول قرار می‌گیرند، مگر آنکه فقط حاوی نویسه‌های حرفی‌عددی یا \f(CW\*(C`./\-_\*(C'\fR باشند. این قابلیت برای اسکریپت‌های شل جهت ثبت خطوط فرمان تولیدشده توسط راه‌انداز مفید است. .IP \fB\-\-help\fR 4 .IX Item "--help" توضیحی از گزینه‌های خط فرمان قابل فهم برای \fBgcc\fR را (در خروجی استاندارد) چاپ می‌کند. اگر گزینه \fB\-v\fR نیز مشخص شده باشد، \fB\-\-help\fR به فرآیندهای مختلف فراخوانی‌شده توسط \fBgcc\fR نیز فرستاده می‌شود تا بتوانند گزینه‌های خط فرمانی را که می‌پذیرند نمایش دهند. اگر گزینه \fB\-Wextra\fR نیز (پیش از گزینه \fB\-\-help\fR) مشخص شده باشد، گزینه‌های خط فرمانی که هیچ مستنداتی برای آن‌ها وجود ندارد نیز نمایش داده می‌شوند. .IP \fB\-\-target\-help\fR 4 .IX Item "--target-help" توضیحی از گزینه‌های خط فرمان مختص به هدف را برای هر ابزار (در خروجی استاندارد) چاپ می‌کند. برای برخی از هدف‌ها، ممکن است اطلاعات اضافی مختص به هدف نیز چاپ شود. .IP \fB\-\-help={\fR\fIclass\fR|[\fB^\fR]\fIqualifier\fR\fB}\fR[\fB,...\fR] 4 .IX Item "--help={class|[^]qualifier}[,...]" توضیحی از گزینه‌های خط فرمان قابل فهم برای کامپایلر را که در تمام کلاس‌ها و توصیف‌کننده‌های مشخص‌شده می‌گنجند، (در خروجی استاندارد) چاپ می‌کند. کلاس‌های پشتیبانی‌شده عبارتند از: .RS 4 .IP \fBoptimizers\fR 4 .IX Item "optimizers" تمام گزینه‌های بهینه‌سازی پشتیبانی‌شده توسط کامپایلر را نمایش می‌دهد. .IP \fBwarnings\fR 4 .IX Item "warnings" تمام گزینه‌های کنترل‌کننده پیام‌های هشدار تولیدشده توسط کامپایلر را نمایش می‌دهد. .IP \fBtarget\fR 4 .IX Item "target" گزینه‌های مختص به هدف را نمایش می‌دهد. با این حال برخلاف گزینه \&\fB\-\-target\-help\fR، گزینه‌های مختص به هدفِ پیونددهنده و اسمبلر نمایش داده نمی‌شوند. زیرا این ابزارها در حال حاضر از نحو توسعه‌یافته \fB\-\-help=\fR پشتیبانی نمی‌کنند. .IP \fBparams\fR 4 .IX Item "params" مقدارهای شناسایی‌شده توسط گزینه \fB\-\-param\fR را نمایش می‌دهد. .IP \fIlanguage\fR 4 .IX Item "language" گزینه‌های پشتیبانی‌شده برای \fIlanguage\fR را نمایش می‌دهد، که در آن \&\fIlanguage\fR نام یکی از زبان‌های پشتیبانی‌شده در این نسخه از GCC است. اگر گزینه‌ای توسط تمام زبان‌ها پشتیبانی شود، باید کلاس \fBcommon\fR را انتخاب کرد. .IP \fBcommon\fR 4 .IX Item "common" گزینه‌هایی را که بین تمام زبان‌ها مشترک هستند نمایش می‌دهد. .RE .RS 4 .Sp توصیف‌کننده‌های پشتیبانی‌شده عبارتند از: .IP \fBundocumented\fR 4 .IX Item "undocumented" تنها گزینه‌هایی را که مستند نشده‌اند نمایش می‌دهد. .IP \fBjoined\fR 4 .IX Item "joined" گزینه‌هایی را نمایش می‌دهد که آرگومانی را می‌پذیرند که پس از یک علامت مساوی در همان بخش پیوسته متن می‌آید، مانند: \&\fB\-\-help=target\fR. .IP \fBseparate\fR 4 .IX Item "separate" گزینه‌هایی را نمایش می‌دهد که آرگومانی را می‌پذیرند که به صورت یک کلمه مجزا پس از گزینه اصلی می‌آید، مانند: \fB\-o output\-file\fR. .RE .RS 4 .Sp بنابراین برای مثال جهت نمایش تمام سوییچ‌های مستندنشده مختص به هدف که توسط کامپایلر پشتیبانی می‌شوند، از این دستور استفاده کنید: .Sp .Vb 1 \& \-\-help=target,undocumented .Ve .Sp معنای یک توصیف‌کننده می‌تواند با قرار دادن نویسه \&\fB^\fR در ابتدای آن معکوس شود؛ بنابراین برای مثال جهت نمایش تمام گزینه‌های هشدار دودویی (یعنی مواردی که یا روشن هستند یا خاموش و آرگومانی نمی‌پذیرند) که دارای توضیحات هستند، از این دستور استفاده کنید: .Sp .Vb 1 \& \-\-help=warnings,^joined,^undocumented .Ve .Sp آرگومان ورودی به \fB\-\-help=\fR نباید صرفاً از توصیف‌کننده‌های معکوس‌شده تشکیل شده باشد. .Sp ترکیب چندین کلاس امکان‌پذیر است، اگرچه این کار معمولاً خروجی را آن‌چنان محدود می‌کند که چیزی برای نمایش باقی نمی‌ماند. با این حال، یک مورد که کار می‌کند زمانی است که یکی از کلاس‌ها \&\fItarget\fR باشد. برای مثال جهت نمایش تمام گزینه‌های بهینه‌سازی مختص به هدف، از این دستور استفاده کنید: .Sp .Vb 1 \& \-\-help=target,optimizers .Ve .Sp گزینه \fB\-\-help=\fR می‌تواند در خط فرمان تکرار شود. هر بار استفاده متوالی، کلاس درخواستی گزینه‌های خود را نمایش می‌دهد و از مواردی که قبلاً نمایش داده شده‌اند صرف‌نظر می‌کند. اگر \fB\-\-help\fR نیز در هر کجای خط فرمان مشخص شده باشد، بر هر گزینه \fB\-\-help=\fR دیگری اولویت دارد. .Sp اگر گزینه \fB\-Q\fR قبل از گزینه \&\fB\-\-help=\fR در خط فرمان ظاهر شود، متن توضیحی نمایش‌داده‌شده توسط \&\fB\-\-help=\fR تغییر می‌کند. به جای شرح گزینه‌های نمایش‌داده‌شده، نشان داده می‌شود که آیا گزینه فعال، غیرفعال یا روی یک مقدار خاص تنظیم شده است (با این فرض که کامپایلر در نقطه‌ای که گزینه \fB\-\-help=\fR استفاده شده این موضوع را می‌داند). .Sp در اینجا یک مثال خلاصه‌شده از پورت ARM برنامه \fBgcc\fR آمده است: .Sp .Vb 5 \& % gcc \-Q \-mabi=2 \-\-help=target \-c \& The following options are target specific: \& \-mabi= 2 \& \-mabort\-on\-noreturn [disabled] \& \-mapcs [disabled] .Ve .Sp خروجی نسبت به اثرات گزینه‌های قبلی خط فرمان حساس است، بنابراین به عنوان مثال می‌توان با استفاده از دستور زیر پی برد که کدام بهینه‌سازی‌ها در \fB\-O2\fR فعال هستند: .Sp .Vb 1 \& \-Q \-O2 \-\-help=optimizers .Ve .Sp همچنین می‌توانید با استفاده از دستورهای زیر بررسی کنید چه بهینه‌سازی‌های دودویی توسط \fB\-O3\fR فعال می‌شوند: .Sp .Vb 3 \& gcc \-c \-Q \-O3 \-\-help=optimizers > /tmp/O3\-opts \& gcc \-c \-Q \-O2 \-\-help=optimizers > /tmp/O2\-opts \& diff /tmp/O2\-opts /tmp/O3\-opts | grep enabled .Ve .RE .IP \fB\-\-version\fR 4 .IX Item "--version" شماره نسخه و حق نشر (copyright) ابزار GCC فراخوانی‌شده را نمایش می‌دهد. .IP \fB\-pass\-exit\-codes\fR 4 .IX Item "-pass-exit-codes" به طور معمول اگر هر مرحله‌ای از کامپایلر کد بازگشتی ناموفق برگرداند، برنامه \fBgcc\fR با کد ۱ خارج می‌شود. اگر \&\fB\-pass\-exit\-codes\fR را مشخص کنید، برنامه \fBgcc\fR در عوض با بزرگ‌ترین کد خطای عددی تولیدشده توسط هر مرحله‌ای که اعلام خطا کرده خارج می‌شود. فرانت‌اندهای C، C++‎ و Fortran در صورت مواجهه با خطای داخلی کامپایلر، مقدار ۴ را برمی‌گردانند. .IP \fB\-pipe\fR 4 .IX Item "-pipe" به جای فایل‌های موقت، از لوله‌ها (pipe) برای برقراری ارتباط بین مراحل مختلف کامپایل استفاده می‌کند. این قابلیت روی برخی از سیستم‌هایی که در آن‌ها اسمبلر قادر به خواندن از یک لوله نیست کار نمی‌کند؛ اما اسمبلر GNU مشکلی با این موضوع ندارد. .IP \fB\-specs=\fR\fIfile\fR 4 .IX Item "-specs=file" پس از اینکه کامپایلر فایل استاندارد \fIspecs\fR را خواند، \fIfile\fR را پردازش می‌کند تا پیش‌فرض‌هایی را که برنامه راه‌انداز \fBgcc\fR هنگام تعیین سوییچ‌های ارسالی به \fBcc1\fR، \&\fBcc1plus\fR، \fBas\fR، \fBld\fR و غیره استفاده می‌کند، بازنویسی (override) کند. بیش از یک \&\fB\-specs=\fR\fIfile\fR را می‌توان در خط فرمان مشخص کرد، و آن‌ها به ترتیب از چپ به راست پردازش می‌شوند. .IP \fB\-wrapper\fR 4 .IX Item "-wrapper" تمام زیردستورها را تحت یک برنامه پوشش‌دهنده (wrapper) فراخوانی می‌کند. نام برنامه پوشش‌دهنده و پارامترهای آن به صورت یک فهرست جداشده با کاما ارسال می‌شوند. .Sp .Vb 1 \& gcc \-c t.c \-wrapper gdb,\-\-args .Ve .Sp این کار تمام زیربرنامه‌های \fBgcc\fR را تحت \&\fBgdb \-\-args\fR فراخوانی می‌کند، بنابراین فراخوانی \fBcc1\fR به صورت \&\fBgdb \-\-args cc1 ...\fR خواهد بود..IP \fB\-ffile\-prefix\-map=\fR\fIold\fR\fB=\fR\fInew\fR 4 .IX Item "-ffile-prefix-map=old=new" هنگام کامپایل فایل‌های مستقر در دایرکتوری \fIold\fR، هرگونه ارجاع به آن‌ها در نتیجهٔ کامپایل به گونه‌ای ثبت می‌شود که گویی فایل‌ها در دایرکتوری \fInew\fR قرار داشته‌اند. مشخص کردن این گزینه معادل تعیین تمام گزینه‌های جداگانهٔ \&\fB\-f*\-prefix\-map\fR است. این گزینه می‌تواند برای ایجاد ساخت‌های بازتولیدپذیر (reproducible builds) که مستقل از مکان هستند به کار رود. دایرکتوری‌هایی که توسط دستورالعمل‌ها (directives) ارجاع داده می‌شوند تحت تأثیر این گزینه‌ها قرار نمی‌گیرند. همچنین نگاه کنید به \&\fB\-fmacro\-prefix\-map\fR، \fB\-fdebug\-prefix\-map\fR، \&\fB\-fprofile\-prefix\-map\fR و \fB\-fcanon\-prefix\-map\fR. .IP \fB\-fcanon\-prefix\-map\fR 4 .IX Item "-fcanon-prefix-map" برای گزینه‌های \fB\-f*\-prefix\-map\fR، به طور معمول مقایسهٔ پیشوند \fIold\fR با نام فایلی که در خروجی کامپایل مورد ارجاع قرار می‌گیرد، از طریق مقایسهٔ متنی پیشوندها یا بدون در نظر گرفتن بزرگی و کوچکی حروف در فایل‌سیستم‌های غیرحساس به حروف و برابر دانستن اسلش و بک‌اسلش در فایل‌سیستم‌های مبتنی بر DOS انجام می‌شود. گزینهٔ \fB\-fcanon\-prefix\-map\fR موجب می‌شود این‌گونه مقایسه‌ها روی مسیرهای متعارف‌شدهٔ (canonicalized) \fIold\fR و نام فایل ارجاع‌شده صورت گیرد. .IP \fB\-fplugin=\fR\fIname\fR\fB.so\fR 4 .IX Item "-fplugin=name.so" کد افزونه در فایل \fIname\fR.so را بارگذاری می‌کند؛ فرض می‌شود این فایل یک شیء مشترک (shared object) است که توسط کامپایلر با dlopen\*(Aqd باز خواهد شد. نام پایهٔ فایل شیء مشترک برای شناسایی افزونه به منظور تجزیهٔ آرگومان‌ها به کار می‌رود (به \&\fB\-fplugin\-arg\-\fR\fIname\fR\fB\-\fR\fIkey\fR\fB=\fR\fIvalue\fR در زیر مراجعه کنید). هر افزونه باید توابع بازخوانی (callback functions) مشخص‌شده در Plugins API را تعریف کند. .IP \fB\-fplugin\-arg\-\fR\fIname\fR\fB\-\fR\fIkey\fR\fB=\fR\fIvalue\fR 4 .IX Item "-fplugin-arg-name-key=value" یک آرگومان به نام \fIkey\fR با مقدار \fIvalue\fR را برای افزونه‌ای به نام \fIname\fR تعریف می‌کند. .IP \fB\-fdump\-ada\-spec\fR[\fB\-slim\fR] 4 .IX Item "-fdump-ada-spec[-slim]" برای فایل‌های منبع و include مربوط به C و C++، مشخصات (specs) متناظر زبان Ada را تولید می‌کند. .IP \fB\-fada\-spec\-parent=\fR\fIunit\fR 4 .IX Item "-fada-spec-parent=unit" در ترکیب با \fB\-fdump\-ada\-spec\fR[\fB\-slim\fR] در بالا، مشخصات Ada را به عنوان واحدهای فرزند برای واحد والد \fIunit\fR تولید می‌کند. .IP \fB\-fdump\-go\-spec=\fR\fIfile\fR 4 .IX Item "-fdump-go-spec=file" برای فایل‌های ورودی در هر زبانی، اعلان‌های متناظر زبان Go را در \fIfile\fR تولید می‌کند. این گزینه اعلان‌های \f(CW\*(C`const\*(C'\fR، \&\f(CW\*(C`type\*(C'\fR، \f(CW\*(C`var\*(C'\fR و \f(CW\*(C`func\*(C'\fR در Go را تولید می‌کند که می‌تواند روشی سودمند برای آغاز نگارش یک رابط در زبان Go برای کدهای نوشته‌شده به زبان‌های دیگر باشد. .IP \fB@\fR\fIfile\fR 4 .IX Item "@file" گزینه‌های خط فرمان را از \fIfile\fR می‌خواند. گزینه‌های خوانده‌شده به جای گزینهٔ اصلی @\fIfile\fR درج می‌شوند. اگر \fIfile\fR وجود نداشته باشد یا قابل خواندن نباشد، با گزینه به صورت لفظی رفتار شده و حذف نخواهد شد. .Sp گزینه‌ها در \fIfile\fR با نویسه‌های فاصله (whitespace) از یکدیگر جدا می‌شوند. یک نویسهٔ فاصله می‌تواند با قرار دادن کل گزینه در گیومهٔ تکی یا جفتی، درون یک گزینه گنجانده شود. هر نویسه‌ای (از جمله بک‌اسلش) می‌تواند با قرار دادن پیشوند بک‌اسلش قبل از نویسهٔ مورد نظر درج شود. خود \fIfile\fR نیز می‌تواند شامل گزینه‌های @\fIfile\fR دیگری باشد؛ هر نوع گزینه‌ای از این دست به صورت بازگشتی پردازش خواهد شد. .SS "کامپایل برنامه‌های C++ (Compiling C++ Programs)" .IX Subsection "Compiling C++ Programs" فایل‌های منبع C++ بر حسب عرف از یکی از پسوندهای \fB.C\fR، \&\fB.cc\fR، \fB.cpp\fR، \fB.CPP\fR، \fB.c++\fR، \fB.cp\fR یا \&\fB.cxx\fR استفاده می‌کنند؛ فایل‌های سرآیند (header) در C++ معمولاً از \fB.hh\fR، \fB.hpp\fR، \&\fB.H\fR، یا (برای کدهای الگوی مشترک) \fB.tcc\fR بهره می‌برند؛ فایل‌های پیش‌پردازش‌شدهٔ C++ پسوند \fB.ii\fR را به کار می‌برند؛ و واحدهای رابط ماژول C++20 گاهی از \fB.ixx\fR، \fB.cppm\fR، \fB.cxxm\fR، \fB.c++m\fR یا \fB.ccm\fR استفاده می‌کنند. .PP کامپایلر GCC فایل‌های با این نام‌ها را تشخیص داده و آن‌ها را به عنوان برنامه‌های C++ کامپایل می‌کند، حتی اگر کامپایلر را به همان روشی فراخوانی کنید که برای کامپایل برنامه‌های C استفاده می‌شود (معمولاً با نام \fBgcc\fR). .PP با این حال، استفاده از \fBgcc\fR کتابخانهٔ C++ را اضافه نمی‌کند. \&\fBg++\fR برنامه‌ای است که GCC را فراخوانی کرده و به طور خودکار پیوند دادن (linking) با کتابخانهٔ C++ را مشخص می‌کند. این برنامه با فایل‌های \fB.c\fR، \&\fB.h\fR و \fB.i\fR به عنوان فایل‌های منبع C++ به جای فایل‌های منبع C رفتار می‌کند، مگر اینکه \fB\-x\fR استفاده شود. این برنامه همچنین هنگام پیش‌کامپایل کردن یک فایل سرآیند C با پسوند \fB.h\fR برای استفاده در کامپایل‌های C++ سودمند است. در بسیاری از سیستم‌ها، \fBg++\fR با نام \fBc++\fR نیز نصب شده است. .PP هنگام کامپایل برنامه‌های C++، می‌توانید بسیاری از همان گزینه‌های خط فرمانی را مشخص کنید که برای کامپایل برنامه‌ها در هر زبانی استفاده می‌کنید؛ یا گزینه‌های خط فرمانی که برای C و زبان‌های مرتبط معنا دارند؛ یا گزینه‌هایی که تنها برای برنامه‌های C++ معنادار هستند..SS "گزینه‌های کنترل‌کنندهٔ گویش C (Options Controlling C Dialect)" .IX Subsection "Options Controlling C Dialect" گزینه‌های زیر گویش C (یا زبان‌های برگرفته از C، مانند C++، Objective\-C و Objective\-C++) را که کامپایلر می‌پذیرد کنترل می‌کنند: .IP \fB\-ansi\fR 4 .IX Item "-ansi" در حالت C، این گزینه معادل \fB\-std=c90\fR است. در حالت C++، معادل \fB\-std=c++98\fR است. .IP \fB\-std=\fR 4 .IX Item "-std=" استاندارد زبان را تعیین می‌کند. این گزینه در حال حاضر تنها هنگام کامپایل C یا C++ پشتیبانی می‌شود. .Sp کامپایلر می‌تواند چندین استاندارد پایه مانند \fBc90\fR یا \&\fBc++98\fR، و گویش‌های GNU آن استانداردها مانند \&\fBgnu90\fR یا \fBgnu++98\fR را بپذیرد. هنگامی که یک استاندارد پایه مشخص می‌شود، کامپایلر تمامی برنامه‌های منطبق با آن استاندارد را به همراه برنامه‌هایی که از افزونه‌های GNU بدون تناقض با آن استفاده می‌کنند، می‌پذیرد. برای نمونه، \&\fB\-std=c90\fR برخی از ویژگی‌های GCC را که با ISO C90 ناسازگار هستند غیرفعال می‌کند؛ مانند کلمات کلیدی \f(CW\*(C`asm\*(C'\fR و \f(CW\*(C`typeof\*(C'\fR، اما سایر افزونه‌های GNU را که معنایی در ISO C90 ندارند، مانند حذف عبارت میانی در یک عبارت \f(CW\*(C`?:\*(C'\fR، غیرفعال نمی‌سازد. از سوی دیگر، هنگامی که گویش GNU یک استاندارد مشخص می‌شود، تمام ویژگی‌های پشتیبانی‌شده توسط کامپایلر فعال می‌شوند، حتی اگر آن ویژگی‌ها معنای استاندارد پایه را تغییر دهند. در نتیجه، ممکن است برخی از برنامه‌هایی که دقیقاً منطبق بر استاندارد هستند رد شوند. استاندارد مشخص‌شده توسط \fB\-Wpedantic\fR به کار می‌رود تا تشخیص داده شود کدام ویژگی‌ها با توجه به آن نسخه از استاندارد، افزونه‌های GNU محسوب می‌شوند. به عنوان مثال، \&\fB\-std=gnu90 \-Wpedantic\fR دربارهٔ کامنت‌های سبک C++ با \fB//\fR هشدار می‌دهد، در حالی که \fB\-std=gnu99 \-Wpedantic\fR چنین هشداری نمی‌دهد. .Sp باید مقداری برای این گزینه مشخص شود؛ مقادیر ممکن عبارتند از: .RS 4 .IP \fBc90\fR 4 .IX Item "c90" .PD 0 .IP \fBc89\fR 4 .IX Item "c89" .IP \fBiso9899:1990\fR 4 .IX Item "iso9899:1990" .PD پشتیبانی از تمام برنامه‌های ISO C90 (برخی افزونه‌های GNU که با ISO C90 در تداخل هستند غیرفعال می‌شوند). همانند \fB\-ansi\fR برای کدهای C. .IP \fBiso9899:199409\fR 4 .IX Item "iso9899:199409" استاندارد ISO C90 با اصلاحات اعمال‌شده در اصلاحیهٔ ۱ (amendment 1). .IP \fBc99\fR 4 .IX Item "c99" .PD 0 .IP \fBc9x\fR 4 .IX Item "c9x" .IP \fBiso9899:1999\fR 4 .IX Item "iso9899:1999" .IP \fBiso9899:199x\fR 4 .IX Item "iso9899:199x" .PD استاندارد ISO C99. این استاندارد اساساً به‌طور کامل پشتیبانی می‌شود، به‌جز اشکالات و مسائل ممیز شناور (floating\-point) (که عمدتاً، اما نه کاملاً، به ویژگی‌های اختیاری C99 از پیوست‌های F و G مربوط می‌شوند). برای اطلاعات بیشتر <\fBhttps://gcc.gnu.org/c99status.html\fR> را ببینید. نام‌های \fBc9x\fR و \fBiso9899:199x\fR منسوخ شده‌اند. .IP \fBc11\fR 4 .IX Item "c11" .PD 0 .IP \fBc1x\fR 4 .IX Item "c1x" .IP \fBiso9899:2011\fR 4 .IX Item "iso9899:2011" .PD استاندارد ISO C11، بازنگری سال ۲۰۱۱ استاندارد ISO C. این استاندارد اساساً به‌طور کامل پشتیبانی می‌شود، به‌جز اشکالات، مسائل ممیز شناور (که عمدتاً، اما نه کاملاً، به ویژگی‌های اختیاری C11 از پیوست‌های F و G مربوط می‌شوند) و پیوست‌های اختیاری K (رابط‌های بررسی محدوده یا Bounds\-checking interfaces) و L (تحلیل‌پذیری یا Analyzability). نام \fBc1x\fR منسوخ شده است. .IP \fBc17\fR 4 .IX Item "c17" .PD 0 .IP \fBc18\fR 4 .IX Item "c18" .IP \fBiso9899:2017\fR 4 .IX Item "iso9899:2017" .IP \fBiso9899:2018\fR 4 .IX Item "iso9899:2018" .PD استاندارد ISO C17، بازنگری سال ۲۰۱۷ استاندارد ISO C (منتشر شده در ۲۰۱۸). این استاندارد با C11 یکسان است، به جز تصحیح نقص‌ها (که همگی با \fB\-std=c11\fR نیز اعمال می‌شوند) و مقدار جدیدی برای \&\f(CW\*(C`_\|_STDC_VERSION_\|_\*(C'\fR، و به همین دلیل تا همان میزان C11 پشتیبانی می‌شود. .IP \fBc23\fR 4 .IX Item "c23" .PD 0 .IP \fBc2x\fR 4 .IX Item "c2x" .IP \fBiso9899:2024\fR 4 .IX Item "iso9899:2024" .PD استاندارد ISO C23، بازنگری سال ۲۰۲۳ استاندارد ISO C (منتشر شده در ۲۰۲۴). نام \fBc2x\fR منسوخ شده است. .IP \fBc2y\fR 4 .IX Item "c2y" نسخه بعدی استاندارد ISO C، که هنوز در دست توسعه است. پشتیبانی از این نسخه آزمایشی و ناقص است. .IP \fBgnu90\fR 4 .IX Item "gnu90" .PD 0 .IP \fBgnu89\fR 4 .IX Item "gnu89" .PD گویش GNU از ISO C90 (شامل برخی از ویژگی‌های C99). .IP \fBgnu99\fR 4 .IX Item "gnu99" .PD 0 .IP \fBgnu9x\fR 4 .IX Item "gnu9x" .PD گویش GNU از ISO C99. نام \fBgnu9x\fR منسوخ شده است. .IP \fBgnu11\fR 4 .IX Item "gnu11" .PD 0 .IP \fBgnu1x\fR 4 .IX Item "gnu1x" .PD گویش GNU از ISO C11. نام \fBgnu1x\fR منسوخ شده است. .IP \fBgnu17\fR 4 .IX Item "gnu17" .PD 0 .IP \fBgnu18\fR 4 .IX Item "gnu18" .PD گویش GNU از ISO C17. .IP \fBgnu23\fR 4 .IX Item "gnu23" .PD 0 .IP \fBgnu2x\fR 4 .IX Item "gnu2x" .PD گویش GNU از ISO C23. این مقدار پیش‌فرض برای کدهای C است. نام \&\fBgnu2x\fR منسوخ شده است. .IP \fBgnu2y\fR 4 .IX Item "gnu2y" نسخه بعدی استاندارد ISO C، که هنوز در دست توسعه است، به همراه افزونه‌های GNU. پشتیبانی از این نسخه آزمایشی و ناقص است. نام \fBgnu2x\fR منسوخ شده است. .IP \fBc++98\fR 4 .IX Item "c++98" .PD 0 .IP \fBc++03\fR 4 .IX Item "c++03" .PD استاندارد ۱۹۹۸ ISO C++ به همراه اصلاحیه فنی ۲۰۰۳ و برخی گزارش‌های نقص اضافی. همانند \fB\-ansi\fR برای کدهای C++. .IP \fBgnu++98\fR 4 .IX Item "gnu++98" .PD 0 .IP \fBgnu++03\fR 4 .IX Item "gnu++03" .PD گویش GNU از \fB\-std=c++98\fR. .IP \fBc++11\fR 4 .IX Item "c++11" .PD 0 .IP \fBc++0x\fR 4 .IX Item "c++0x" .PD استاندارد ۲۰۱۱ ISO C++ به همراه اصلاحیه‌ها. نام \fBc++0x\fR منسوخ شده است. .IP \fBgnu++11\fR 4 .IX Item "gnu++11" .PD 0 .IP \fBgnu++0x\fR 4 .IX Item "gnu++0x" .PD گویش GNU از \fB\-std=c++11\fR. نام \fBgnu++0x\fR منسوخ شده است. .IP \fBc++14\fR 4 .IX Item "c++14".PD 0 .IP \fBc++1y\fR 4 .IX Item "c++1y" .PD استاندارد ISO C++ ۲۰۱۴ به همراه اصلاحیه‌ها. نام \fBc++1y\fR منسوخ شده است. .IP \fBgnu++14\fR 4 .IX Item "gnu++14" .PD 0 .IP \fBgnu++1y\fR 4 .IX Item "gnu++1y" .PD گویش GNU از \fB\-std=c++14\fR. نام \fBgnu++1y\fR منسوخ شده است. .IP \fBc++17\fR 4 .IX Item "c++17" .PD 0 .IP \fBc++1z\fR 4 .IX Item "c++1z" .PD استاندارد ISO C++ ۲۰۱۷ به همراه اصلاحیه‌ها. نام \fBc++1z\fR منسوخ شده است. .IP \fBgnu++17\fR 4 .IX Item "gnu++17" .PD 0 .IP \fBgnu++1z\fR 4 .IX Item "gnu++1z" .PD گویش GNU از \fB\-std=c++17\fR. این گزینه پیش‌فرض برای کدهای C++ است. نام \fBgnu++1z\fR منسوخ شده است. .IP \fBc++20\fR 4 .IX Item "c++20" .PD 0 .IP \fBc++2a\fR 4 .IX Item "c++2a" .PD استاندارد ISO C++ ۲۰۲۰ به همراه اصلاحیه‌ها. پشتیبانی از آن آزمایشی است و ممکن است در نسخه‌های بعدی با تغییرات ناسازگار همراه شود. نام \fBc++2a\fR منسوخ شده است. .IP \fBgnu++20\fR 4 .IX Item "gnu++20" .PD 0 .IP \fBgnu++2a\fR 4 .IX Item "gnu++2a" .PD گویش GNU از \fB\-std=c++20\fR. پشتیبانی از آن آزمایشی است و ممکن است در نسخه‌های بعدی با تغییرات ناسازگار همراه شود. نام \fBgnu++2a\fR منسوخ شده است. .IP \fBc++23\fR 4 .IX Item "c++23" .PD 0 .IP \fBc++2b\fR 4 .IX Item "c++2b" .PD استاندارد ISO C++ ۲۰۲۳ به همراه اصلاحیه‌ها (منتشر شده در سال ۲۰۲۴). پشتیبانی از آن آزمایشی است و ممکن است در نسخه‌های بعدی با تغییرات ناسازگار همراه شود. نام \fBc++2b\fR منسوخ شده است. .IP \fBgnu++23\fR 4 .IX Item "gnu++23" .PD 0 .IP \fBgnu++2b\fR 4 .IX Item "gnu++2b" .PD گویش GNU از \fB\-std=c++23\fR. پشتیبانی از آن آزمایشی است و ممکن است در نسخه‌های بعدی با تغییرات ناسازگار همراه شود. نام \fBgnu++2b\fR منسوخ شده است. .IP \fBc++2c\fR 4 .IX Item "c++2c" .PD 0 .IP \fBc++26\fR 4 .IX Item "c++26" .PD بازنگری بعدی استاندارد ISO C++ که برای سال ۲۰۲۶ برنامه‌ریزی شده است. پشتیبانی از آن کاملاً آزمایشی است و تقریباً به‌طور قطع در نسخه‌های آینده دستخوش تغییرات ناسازگار خواهد شد. .IP \fBgnu++2c\fR 4 .IX Item "gnu++2c" .PD 0 .IP \fBgnu++26\fR 4 .IX Item "gnu++26" .PD گویش GNU از \fB\-std=c++2c\fR. پشتیبانی از آن کاملاً آزمایشی است و تقریباً به‌طور قطع در نسخه‌های آینده دستخوش تغییرات ناسازگار خواهد شد. .RE .RS 4 .RE .IP "\fB\-aux\-info\fR \fIfilename\fR" 4 .IX Item "-aux-info filename" اعلان‌های دارای پیش‌نمونه را برای تمام توابع اعلان‌شده و/یا تعریف‌شده در یک واحد ترجمه، از جمله موارد موجود در فایل‌های سرآیند، در نام فایل داده‌شده خروجی می‌دهد. این گزینه در هر زبانی غیر از C بدون هیچ پیامی نادیده گرفته می‌شود. .Sp علاوه بر اعلان‌ها، فایل مورد نظر در قالب توضیح، منشأ هر اعلان (فایل منبع و خط)، اینکه آیا اعلان ضمنی بوده، دارای پیش‌نمونه بوده یا فاقد پیش‌نمونه (\fBI\fR، \fBN\fR برای جدید یا \&\fBO\fR برای قدیمی، به‌ترتیب، در نخستین نویسه پس از شماره خط و دونقطه)، و اینکه آیا از یک اعلان ناشی شده یا یک تعریف (\fBC\fR یا \fBF\fR، به‌ترتیب، در نویسه بعدی) را مشخص می‌کند. در مورد تعاریف توابع، فهرستی از آرگومان‌ها به سبک K&R که با اعلان‌های آن‌ها دنبال می‌شود نیز درون توضیحات، پس از اعلان ارائه می‌گردد. .IP \fB\-fno\-asm\fR 4 .IX Item "-fno-asm" کلمات \f(CW\*(C`asm\*(C'\fR، \f(CW\*(C`inline\*(C'\fR یا \f(CW\*(C`typeof\*(C'\fR را به عنوان کلیدواژه شناسایی نمی‌کند، تا کد بتواند از این کلمات به عنوان شناسه استفاده نماید. می‌توانید به جای آن‌ها از کلیدواژه‌های \f(CW\*(C`_\|_asm_\|_\*(C'\fR، \f(CW\*(C`_\|_inline_\|_\*(C'\fR و \f(CW\*(C`_\|_typeof_\|_\*(C'\fR استفاده کنید. در C، گزینهٔ \fB\-ansi\fR مستلزم \fB\-fno\-asm\fR است. .Sp در C++، کلمهٔ \f(CW\*(C`inline\*(C'\fR یک کلیدواژهٔ استاندارد است و تحت تأثیر این سوییچ قرار نمی‌گیرد. ممکن است ترجیح دهید به جای آن از پرچم \fB\-fno\-gnu\-keywords\fR استفاده کنید، که \f(CW\*(C`typeof\*(C'\fR را غیرفعال می‌کند اما \f(CW\*(C`asm\*(C'\fR و \&\f(CW\*(C`inline\*(C'\fR را نه. در حالت C99 (گزینهٔ \fB\-std=c99\fR یا \fB\-std=gnu99\fR)، این سوییچ تنها کلیدواژه‌های \f(CW\*(C`asm\*(C'\fR و \f(CW\*(C`typeof\*(C'\fR را تحت تأثیر قرار می‌دهد، چرا که \f(CW\*(C`inline\*(C'\fR در ISO C99 یک کلیدواژهٔ استاندارد است. در حالت C23 (گزینهٔ \fB\-std=c23\fR یا \fB\-std=gnu23\fR)، این سوییچ فقط بر کلیدواژهٔ \f(CW\*(C`asm\*(C'\fR اثر می‌گذارد، زیرا \f(CW\*(C`typeof\*(C'\fR در ISO C23 یک کلیدواژهٔ استاندارد است. .IP \fB\-fno\-builtin\fR 4 .IX Item "-fno-builtin" .PD 0 .IP \fB\-fno\-builtin\-\fR\fIfunction\fR 4 .IX Item "-fno-builtin-function" .PD توابع توکاری را که با پیشوند \&\fB_\|_builtin_\fR آغاز نمی‌شوند، شناسایی نمی‌کند. .Sp کامپایلر GCC معمولاً برای مدیریت کارآمدتر برخی توابع توکار، کد ویژه‌ای تولید می‌کند؛ به عنوان مثال، فراخوانی‌های \f(CW\*(C`alloca\*(C'\fR ممکن است تبدیل به دستورالعمل‌های تکی شوند که پشته را مستقیماً تنظیم می‌کنند، و فراخوانی‌های \f(CW\*(C`memcpy\*(C'\fR ممکن است به حلقه‌های کپی درون‌خطی تبدیل شوند. کد حاصل اغلب هم کوچک‌تر و هم سریع‌تر است، اما از آنجا که فراخوانی‌های تابع دیگر به همان شکل ظاهر نمی‌شوند، نمی‌توانید روی آن فراخوانی‌ها نقطهٔ توقف بگذارید، و همچنین نمی‌توانید رفتار توابع را با پیوند دادن به یک کتابخانهٔ دیگر تغییر دهید. علاوه بر این، هنگامی که یک تابع به عنوان تابع توکار شناخته می‌شود، GCC ممکن است از اطلاعات مربوط به آن تابع برای هشدار دادن در مورد مشکلات فراخوانی آن، یا برای تولید کد کارآمدتر بهره ببرد، حتی اگر کد نهایی همچنان حاوی فراخوانی به آن تابع باشد. به عنوان نمونه، هشدارهایی با \fB\-Wformat\fR برای فراخوانی‌های نادرست به \&\f(CW\*(C`printf\*(C'\fR داده می‌شود، زمانی که \&\f(CW\*(C`printf\*(C'\fR توکار بوده و مشخص است که \f(CW\*(C`strlen\*(C'\fR حافظهٔ سراسری را تغییر نمی‌دهد. .Sp با گزینهٔ \fB\-fno\-builtin\-\fR\fIfunction\fR تنها تابع توکار \fIfunction\fR غیرفعال می‌شود. نام \fIfunction\fR نباید با \&\fB_\|_builtin_\fR آغاز شود. اگر نام تابعی آورده شود که در این نسخه از GCC توکار نیست، این گزینه نادیده گرفته می‌شود. گزینهٔ متناظر \&\fB\-fbuiltin\-\fR\fIfunction\fR وجود ندارد؛ در صورتی که مایل به فعال‌سازی انتخابی توابع توکار هنگام استفاده از \fB\-fno\-builtin\fR یا \&\fB\-ffreestanding\fR هستید، می‌توانید ماکروهایی مانند زیر تعریف کنید: .Sp .Vb 2 \& #define abs(n) _\|_builtin_abs ((n)) \& #define strcpy(d, s) _\|_builtin_strcpy ((d), (s)) .Ve .IP \fB\-fcond\-mismatch\fR 4 .IX Item "-fcond-mismatch" عبارت‌های شرطی با نوع‌های ناهمخوان در آرگومان‌های دوم و سوم را مجاز می‌داند. مقدار چنین عبارتی void است. این گزینه برای C++ پشتیبانی نمی‌شود. .IP \fB\-ffreestanding\fR 4 .IX Item "-ffreestanding" مشخص می‌کند که کامپایل یک محیط مستقل را هدف قرار داده است. این امر مستلزم \fB\-fno\-builtin\fR است. محیط مستقل محیطی است که در آن ممکن است کتابخانهٔ استاندارد وجود نداشته باشد و شروع برنامه لزوماً در \f(CW\*(C`main\*(C'\fR رخ ندهد. واضح‌ترین مثال، هستهٔ یک سیستم‌عامل است. این گزینه معادل \fB\-fno\-hosted\fR است. .IP \fB\-fgimple\fR 4 .IX Item "-fgimple" تجزیهٔ تعاریف توابع نشانه‌گذاری‌شده با \f(CW\*(C`_\|_GIMPLE\*(C'\fR را فعال می‌کند. این یک ویژگی آزمایشی است که امکان آزمون واحد گذرهای GIMPLE را فراهم می‌آورد. .IP \fB\-fgnu\-tm\fR 4 .IX Item "-fgnu-tm" هنگامی که گزینهٔ \fB\-fgnu\-tm\fR تعیین شود، کامپایلر کدی برای نگارش لینوکسی سند مشخصات فعلی ABI حافظهٔ تراکنشی اینتل (Revision 1.1، مورخ ۶ مه ۲۰۰۹) تولید می‌کند. این یک ویژگی آزمایشی است که رابط آن ممکن است در نسخه‌های آیندهٔ GCC هم‌گام با تغییرات مشخصات رسمی، تغییر یابد. لطفاً توجه داشته باشید که این ویژگی در تمامی معماری‌ها پشتیبانی نمی‌شود. .Sp برای اطلاعات بیشتر دربارهٔ پشتیبانی GCC از حافظهٔ تراکنشی، .Sp توجه داشته باشید که قابلیت حافظهٔ تراکنشی همراه با استثناهای غیرفراخوانی (\fB\-fnon\-call\-exceptions\fR) پشتیبانی نمی‌شود..IP \fB\-fgnu89\-inline\fR 4 .IX Item "-fgnu89-inline" گزینهٔ \fB\-fgnu89\-inline\fR به GCC می‌گوید تا هنگام کار در حالت C99 از معناشناسی سنتی GNU برای توابع \f(CW\*(C`inline\*(C'\fR استفاده کند. .Sp استفاده از این گزینه تقریباً معادل افزودن صفت تابع \f(CW\*(C`gnu_inline\*(C'\fR به همهٔ توابع inline است. .Sp گزینهٔ \fB\-fno\-gnu89\-inline\fR صراحتاً به GCC می‌گوید که در حالت C99 یا gnu99 از معناشناسی C99 برای \f(CW\*(C`inline\*(C'\fR استفاده کند (یعنی رفتار پیش‌فرض را مشخص می‌کند). این گزینه در حالت \fB\-std=c90\fR یا \fB\-std=gnu90\fR پشتیبانی نمی‌شود. .Sp ماکروهای پیش‌پردازندهٔ \f(CW\*(C`_\|_GNUC_GNU_INLINE_\|_\*(C'\fR و \&\f(CW\*(C`_\|_GNUC_STDC_INLINE_\|_\*(C'\fR می‌توانند برای بررسی اینکه کدام معناشناسی برای توابع \f(CW\*(C`inline\*(C'\fR اعمال شده است، استفاده شوند. .IP \fB\-fhosted\fR 4 .IX Item "-fhosted" تصریح می‌کند که هدف کامپایل یک محیط میزبانی‌شده (hosted) است. این مستلزم \&\fB\-fbuiltin\fR است. محیط میزبانی‌شده محیطی است که کل کتابخانهٔ استاندارد در آن موجود باشد، و در آن \f(CW\*(C`main\*(C'\fR دارای نوع بازگشتی \f(CW\*(C`int\*(C'\fR باشد. نمونه‌های آن تقریباً همه‌چیز به جز هسته (kernel) سیستم‌عامل است. این معادل \fB\-fno\-freestanding\fR است. .IP \fB\-flax\-vector\-conversions\fR 4 .IX Item "-flax-vector-conversions" امکان تبدیل‌های ضمنی بین بردارهایی (vectors) با تعداد متفاوتی از عناصر و/یا انواع عناصر ناسازگار را فراهم می‌کند. از این گزینه نباید برای کدهای جدید استفاده شود. .IP \fB\-fms\-extensions\fR 4 .IX Item "-fms-extensions" برخی ساختارهای غیراستاندارد به‌کاررفته در فایل‌های سرایند (header) مایکروسافت را می‌پذیرد. .Sp در کد ++C، این گزینه اجازه می‌دهد نام‌های اعضا در ساختارها مشابه اعلان‌های پیشین نوع باشند. .Sp .Vb 4 \& typedef int UOW; \& struct ABC { \& UOW UOW; \& }; .Ve .Sp برخی موارد فیلدهای بدون نام در ساختارها (structures) و اجتماع‌ها (unions) تنها با این گزینه پذیرفته می‌شوند. .Sp توجه داشته باشید که این گزینه برای همهٔ هدف‌ها به‌جز هدف‌های x86 که از ms\-abi استفاده می‌کنند، غیرفعال است. .IP \fB\-fpermitted\-flt\-eval\-methods=\fR\fIstyle\fR 4 .IX Item "-fpermitted-flt-eval-methods=style" استاندارد ISO/IEC TS 18661\-3 مقادیر مجاز جدیدی را برای \&\f(CW\*(C`FLT_EVAL_METHOD\*(C'\fR تعریف می‌کند که نشان می‌دهند عملیات‌ها و ثابت‌هایی با نوع معناییِ قالب تبادلی (interchange) یا گسترش‌یافته (extended)، باید با دقت و دامنهٔ همان نوع ارزیابی شوند. این مقادیر جدید، ابرمجموعه‌ای از مقادیر مجاز تحت C99/C11 هستند که معنای سایر مقادیر مثبت \f(CW\*(C`FLT_EVAL_METHOD\*(C'\fR را مشخص نمی‌کند. از این رو، ممکن است کدهای منطبق با C11 بدون در نظر گرفتن احتمال این مقادیر جدید نوشته شده باشند. .Sp گزینهٔ \fB\-fpermitted\-flt\-eval\-methods\fR مشخص می‌کند که آیا کامپایلر تنها باید مقادیر \f(CW\*(C`FLT_EVAL_METHOD\*(C'\fR تعیین‌شده در C99/C11 را مجاز بداند، یا مجموعهٔ گسترش‌یافتهٔ مقادیر تعیین‌شده در ISO/IEC TS 18661\-3 را نیز بپذیرد. .Sp مقدار \fIstyle\fR بسته به نیاز \f(CW\*(C`c11\*(C'\fR یا \f(CW\*(C`ts\-18661\-3\*(C'\fR است. .Sp پیش‌فرض در حالت منطبق با استاندارد (\fB\-std=c11\fR یا مشابه آن)، \&\fB\-fpermitted\-flt\-eval\-methods=c11\fR است. مقدار پیش‌فرض در گویش GNU (\fB\-std=gnu11\fR یا مشابه آن)، \&\fB\-fpermitted\-flt\-eval\-methods=ts\-18661\-3\fR است. .Sp گزینه‌های \fB\-fdeps\-*\fR برای استخراج اطلاعات وابستگی ساختاریافته برای یک منبع استفاده می‌شوند. این کار شامل تعیین منابع ارائه‌شده توسط دیگر فایل‌های منبع است که برای کامپایل این منبع لازم خواهند بود، و همچنین چه منابعی توسط این منبع ارائه می‌شود. از این اطلاعات می‌توان برای افزودن وابستگی‌های مورد نیاز میان قوانین کامپایل منابع وابسته بر اساس محتوای آن‌ها استفاده کرد، بدون آنکه نیاز باشد چنین اطلاعاتی در ابزارهای ساخت نیز منعکس گردد. .IP \fB\-fdeps\-file=\fR\fIfile\fR 4 .IX Item "-fdeps-file=file" محل ذخیرهٔ اطلاعات وابستگی ساختاریافته. .IP \fB\-fdeps\-format=\fR\fIformat\fR 4 .IX Item "-fdeps-format=format" قالبی که باید برای اطلاعات وابستگی ساختاریافته استفاده شود. در حال حاضر \fBp1689r5\fR تنها قالب پشتیبانی‌شده است. توجه داشته باشید هنگامی که این آرگومان مشخص شود، خروجی \fB\-MF\fR از برخی اطلاعات (به‌ویژه ماژول‌های ++C) پاک می‌شود تا از نحو توسعه‌یافتهٔ makefile که توسط بیشتر ابزارها پشتیبانی نمی‌شود استفاده نکند. .IP \fB\-fdeps\-target=\fR\fIfile\fR 4 .IX Item "-fdeps-target=file" مشابه \fB\-MT\fR اما برای اطلاعات وابستگی ساختاریافته. این گزینه هدفی را مشخص می‌کند که در نهایت به هر یک از منابع مورد نیاز احتیاج خواهد داشت و هر منبع استخراج‌شده از این منبع را که ممکن است سایر منابع به آن نیاز داشته باشند، ارائه می‌دهد. .IP \fB\-fplan9\-extensions\fR 4 .IX Item "-fplan9-extensions" برخی ساختارهای غیراستاندارد استفاده‌شده در کدهای Plan 9 را می‌پذیرد. .Sp این گزینه \fB\-fms\-extensions\fR را فعال می‌کند، اجازه می‌دهد اشاره‌گرها به ساختارهایی با فیلدهای بی‌نام به توابعی فرستاده شوند که انتظار اشاره‌گر به عناصری از نوع آن فیلد را دارند، و ارجاع به فیلدهای بی‌نامِ اعلان‌شده با typedef را ممکن می‌سازد. این گزینه تنها برای C پشتیبانی می‌شود و در ++C پشتیبانی نمی‌شود. .IP \fB\-fsigned\-bitfields\fR 4 .IX Item "-fsigned-bitfields" .PD 0 .IP \fB\-funsigned\-bitfields\fR 4 .IX Item "-funsigned-bitfields" .IP \fB\-fno\-signed\-bitfields\fR 4 .IX Item "-fno-signed-bitfields" .IP \fB\-fno\-unsigned\-bitfields\fR 4 .IX Item "-fno-unsigned-bitfields" .PD این گزینه‌ها کنترل می‌کنند که آیا یک میدان‌بیتی (bit-field) در حالتی که در اعلان آن از هیچ‌یک از کلمات \f(CW\*(C`signed\*(C'\fR یا \f(CW\*(C`unsigned\*(C'\fR استفاده نشده باشد، علامت‌دار است یا بی‌علامت. به‌طور پیش‌فرض، چنین میدان‌بیتی علامت‌دار در نظر گرفته می‌شود، زیرا این حالت سازگار است: انواع عدد صحیح پایه‌ای مانند \f(CW\*(C`int\*(C'\fR انواع علامت‌دار هستند. .IP \fB\-fsigned\-char\fR 4 .IX Item "-fsigned-char" نوع \f(CW\*(C`char\*(C'\fR را مانند \f(CW\*(C`signed char\*(C'\fR دارای علامت در نظر می‌گیرد. .Sp توجه داشته باشید که این معادل \fB\-fno\-unsigned\-char\fR است، که شکل منفیِ \fB\-funsigned\-char\fR می‌باشد. به همین ترتیب، گزینهٔ \&\fB\-fno\-signed\-char\fR معادل \fB\-funsigned\-char\fR است. .IP \fB\-funsigned\-char\fR 4 .IX Item "-funsigned-char" نوع \f(CW\*(C`char\*(C'\fR را مانند \f(CW\*(C`unsigned char\*(C'\fR بدون علامت در نظر می‌گیرد. .Sp هر نوع ماشین پیش‌فرضی دارد که بر اساس آن مشخص می‌شود \f(CW\*(C`char\*(C'\fR باید چگونه باشد. این نوع به‌طور پیش‌فرض یا مانند \f(CW\*(C`unsigned char\*(C'\fR است یا مانند \&\f(CW\*(C`signed char\*(C'\fR. .Sp در حالت ایده‌آل، یک برنامهٔ قابل حمل (portable) در صورتی که به علامت‌دار بودن یک شیء وابسته باشد، باید همواره از \f(CW\*(C`signed char\*(C'\fR یا \&\f(CW\*(C`unsigned char\*(C'\fR استفاده کند. اما برنامه‌های بسیاری نوشته شده‌اند که صرفاً از \f(CW\*(C`char\*(C'\fR استفاده می‌کنند و بسته به ماشین‌هایی که برای آن‌ها نوشته شده‌اند، انتظار دارند علامت‌دار یا بدون علامت باشد. این گزینه و معکوس آن به شما اجازه می‌دهند چنین برنامه‌ای را با رفتار پیش‌فرضِ مقابل اجرا کنید. .Sp نوع \f(CW\*(C`char\*(C'\fR همواره یک نوع متمایز از هر دو نوع \&\f(CW\*(C`signed char\*(C'\fR و \f(CW\*(C`unsigned char\*(C'\fR است، حتی با وجود اینکه رفتارش همیشه دقیقاً شبیه به یکی از این دو است. .IP "\fB\-fstrict\-flex\-arrays\fR (تنها C و ++C)" 4 .IX Item "-fstrict-flex-arrays (C and C++ only)" .PD 0 .IP "\fB\-fstrict\-flex\-arrays=\fR\fIlevel\fR\fB \fR(تنها C و ++C)" 4 .IX Item "-fstrict-flex-arrays=level (C and C++ only)" .PD کنترل می‌کند که چه زمانی آرایهٔ انتهایی یک ساختار به منظور دسترسی به عناصر آن، به‌عنوان عضو آرایهٔ انعطاف‌پذیر (flexible array member) در نظر گرفته شود. مقدار \fIlevel\fR سطح سخت‌گیری را کنترل می‌کند. .Sp گزینهٔ \fB\-fstrict\-flex\-arrays\fR معادل \&\fB\-fstrict\-flex\-arrays=3\fR است که سخت‌گیرانه‌ترین حالت است؛ یک آرایهٔ انتهایی تنها زمانی به‌عنوان عضو آرایهٔ انعطاف‌پذیر تلقی می‌شود که طبق استاندارد C99 به بعد به‌عنوان عضو آرایهٔ انعطاف‌پذیر اعلان شده باشد. .Sp شکل منفیِ \fB\-fno\-strict\-flex\-arrays\fR معادل \&\fB\-fstrict\-flex\-arrays=0\fR است که کمترین میزان سخت‌گیری را دارد. در این حالت تمام آرایه‌های انتهایی ساختارها به‌عنوان اعضای آرایهٔ انعطاف‌پذیر در نظر گرفته می‌شوند. .Sp دو سطح دیگر نیز بین 0 و 3 وجود دارد که برای پشتیبانی از کدهای قدیمی‌تر که از افزونهٔ آرایه با طول صفرِ GCC (\fB[0]\fR) یا آرایهٔ تک‌عنصری به‌عنوان اعضای آرایهٔ انعطاف‌پذیر (\fB[1]\fR) استفاده می‌کنند، ارائه شده‌اند. هنگامی که \fIlevel\fR برابر 1 باشد، آرایهٔ انتهایی در صورتی که به‌صورت یکی از \fB[]\fR، \&\fB[0]\fR یا \fB[1]\fR اعلان شده باشد، به‌عنوان عضو آرایهٔ انعطاف‌پذیر در نظر گرفته می‌شود. هنگامی که \fIlevel\fR برابر 2 باشد، آرایهٔ انتهایی در صورتی که به‌صورت \&\fB[]\fR یا \fB[0]\fR اعلان شده باشد، به‌عنوان عضو آرایهٔ انعطاف‌پذیر تلقی می‌گردد. .Sp می‌توانید این رفتار را برای یک فیلد آرایهٔ انتهاییِ خاص از یک ساختار، با استفاده از صفت متغیر \f(CW\*(C`strict_flex_array\*(C'\fR کنترل کنید. .Sp گزینهٔ \fB\-fstrict_flex_arrays\fR با گزینهٔ \&\fB\-Wstrict\-flex\-arrays\fR تعامل دارد. .IP \fB\-fsso\-struct=\fR\fIendianness\fR 4 .IX Item "-fsso-struct=endianness" ترتیب ذخیره‌سازی اسکالر پیش‌فرض ساختارها و اجتماع‌ها (unions) را روی ترتیب بایت (endianness) مشخص‌شده تنظیم می‌کند. مقادیر پذیرفته‌شده عبارتند از \fBbig\-endian\fR، \&\fBlittle\-endian\fR و \fBnative\fR برای ترتیب بایت بومی هدف (پیش‌فرض). این گزینه در ++C پشتیبانی نمی‌شود. .Sp \&\fBهشدار:\fR سوئیچ \fB\-fsso\-struct\fR در صورتی که ترتیب بایتِ تعیین‌شده، ترتیب بایت بومیِ هدف نباشد، باعث می‌شود GCC کدی تولید کند که با کدهای تولیدشده بدون این گزینه از نظر دودویی سازگار نباشد..SS "گزینه‌های کنترل‌کننده گویش ++C (Options Controlling C++ Dialect)" .IX Subsection "Options Controlling C++ Dialect" این بخش گزینه‌های خط فرمانی را شرح می‌دهد که صرفاً برای برنامه‌های ++C معنادار هستند. شما همچنین می‌توانید بدون در نظر گرفتن زبان برنامه خود، از بیشتر گزینه‌های کامپایلر گنو استفاده کنید. برای نمونه، ممکن است فایلی مانند \fIfirstClass.C\fR را به این صورت کامپایل کنید: .PP .Vb 1 \& g++ \-g \-fstrict\-enums \-O \-c firstClass.C .Ve .PP در این مثال، تنها \fB\-fstrict\-enums\fR گزینه‌ای است که منحصراً برای برنامه‌های ++C در نظر گرفته شده است؛ می‌توانید از سایر گزینه‌ها برای هر زبان پشتیبانی‌شده توسط GCC استفاده کنید. .PP برخی از گزینه‌ها برای کامپایل برنامه‌های C، مانند \fB\-std\fR، برای برنامه‌های ++C نیز مرتبط و معتبر هستند. .PP در ادامه فهرستی از گزینه‌هایی آمده است که \fIصرفاً\fR برای کامپایل برنامه‌های ++C به کار می‌روند: .IP \fB\-fabi\-version=\fR\fIn\fR 4 .IX Item "-fabi-version=n" از نسخه \fIn\fR مربوط به C++ ABI استفاده می‌کند. مقدار پیش‌فرض، نسخه 0 است. .Sp نسخه 0 به نسخه‌ای اشاره دارد که بیشترین سازگاری را با مشخصات C++ ABI دارد. بنابراین، با رفع باگ‌های ABI، ABI به‌دست‌آمده با استفاده از نسخه 0 در نسخه‌های مختلف G++ تغییر خواهد کرد. .Sp نسخه 1 نسخه‌ای از C++ ABI است که نخستین بار در G++ 3.2 ارائه شد. .Sp نسخه 2 نسخه‌ای از C++ ABI است که نخستین بار در G++ 3.4 معرفی شد و تا G++ 4.9 پیش‌فرض بود. .Sp نسخه 3 خطایی را در mangling یک نشانی ثابت به‌عنوان آرگومان الگو (template argument) تصحیح می‌کند. .Sp نسخه 4، که نخستین بار در G++ 4.5 ارائه شد، یک mangling استاندارد را برای انواع برداری (vector types) پیاده‌سازی می‌کند. .Sp نسخه 5، که نخستین بار در G++ 4.6 ظاهر شد، mangling مشخصه‌های const/volatile روی انواع اشاره‌گر به تابع، decltype یک اعلان ساده، و استفاده از پارامتر یک تابع در اعلان پارامتری دیگر را تصحیح می‌کند. .Sp نسخه 6، که نخستین بار در G++ 4.7 ارائه شد، رفتار ارتقای (promotion) شمارش‌های دامنه‌دار (scoped enums) در C++11 و mangling بسته‌های آرگومان الگو، const/static_cast، عملگرهای پیشوندی ++ و \-\-، و تابع در دامنه کلاس که به‌عنوان آرگومان الگو استفاده شده را تصحیح می‌کند. .Sp نسخه 7، که نخستین بار در G++ 4.8 ظاهر شد، با nullptr_t به‌عنوان یک نوع داخلی (builtin) رفتار می‌کند و mangling توابع لامبدا را در دامنه آرگومان پیش‌فرض تصحیح می‌کند. .Sp نسخه 8، که نخستین بار در G++ 4.9 ارائه شد، رفتار جایگزینی (substitution) انواع تابعی دارای توصیف‌کننده‌های cv تابع (function\-cv\-qualifiers) را تصحیح می‌کند. .Sp نسخه 9، که نخستین بار در G++ 5.2 ظاهر شد، هم‌ترازی (alignment) مربوط به \&\f(CW\*(C`nullptr_t\*(C'\fR را تصحیح می‌کند. .Sp نسخه 10، که نخستین بار در G++ 6.1 ارائه شد، mangling مشخصه‌های اثرگذار بر هویت نوع، مانند مشخصه‌های قرارداد فراخوانی ia32 (مانند \fBstdcall\fR) را اضافه می‌کند. .Sp نسخه 11، که نخستین بار در G++ 7 ظاهر شد، mangling عبارت‌های ...sizeof و نام‌های عملگر را تصحیح می‌کند. برای چندین موجودیت با نام یکسان در یک تابع که در دامنه‌های مختلف اعلان شده‌اند، mangling اکنون از دوازدهمین رخداد به بعد تغییر می‌کند. این گزینه همچنین مستلزم \fB\-fnew\-inheriting\-ctors\fR است. .Sp نسخه 12، که نخستین بار در G++ 8 ارائه شد، قراردادهای فراخوانی را برای کلاس‌های خالی در معماری مقصد x86_64 و برای کلاس‌هایی که فقط سازنده‌های کپی/انتقال حذف‌شده دارند، تصحیح می‌کند. این نسخه تصادفاً قرارداد فراخوانی را برای کلاس‌هایی با سازنده کپی حذف‌شده و یک سازنده انتقال ساده (trivial move constructor) تغییر می‌دهد. .Sp نسخه 13، که نخستین بار در G++ 8.2 ظاهر شد، تغییر تصادفی در نسخه 12 را برطرف می‌کند. .Sp نسخه 14، که نخستین بار در G++ 10 ارائه شد، mangling عبارت nullptr را تصحیح می‌کند. .Sp نسخه 15، که نخستین بار در G++ 10.3 ظاهر شد، پسرفت (regression) برچسب ABI در G++ 10 را اصلاح می‌کند. .Sp نسخه 16، که نخستین بار در G++ 11 ارائه شد، mangling مربوط به \&\f(CW\*(C`_\|_alignof_\|_\*(C'\fR را تغییر می‌دهد تا از \f(CW\*(C`alignof\*(C'\fR و نام‌های عملگر وابسته متمایز باشد. .Sp نسخه 17، که نخستین بار در G++ 12 ظاهر شد، چیدمان (layout) کلاس‌هایی را که در C++14 و بالاتر از کلاس‌های تجمیعی (aggregate) با مقداردهنده‌های اولیه پیش‌فرض عضو ارث‌بری می‌کنند، اصلاح می‌کند. .Sp نسخه 18، که نخستین بار در G++ 13 ارائه شد، mangling توابع لامبدایی را که بافت (context) اضافی دارند اصلاح می‌کند. .Sp نسخه 19، که نخستین بار در G++ 14 ظاهر شد، mangling پیوندهای ساختاریافته (structured bindings) را اصلاح می‌کند تا شامل برچسب‌های ABI باشند. .Sp نسخه 20، که نخستین بار در G++ 15 ارائه شد، mangling توابع لامبدا را در مقداردهنده‌های اولیه اعضای داده‌ای ایستا اصلاح می‌کند. .Sp همچنین \fB\-Wabi\fR را ببینید. .IP \fB\-fabi\-compat\-version=\fR\fIn\fR 4 .IX Item "-fabi-compat-version=n" در مقصدهایی که از نام‌های مستعار قوی (strong aliases) پشتیبانی می‌کنند، G++ هنگام تعریف نمادی با نام mangled نادرست، با ایجاد یک نام مستعار با نام mangled درست، تغییرات mangling را دور می‌زند. این سوئیچ مشخص می‌کند که کدام نسخه ABI برای این نام مستعار استفاده شود. .Sp با \fB\-fabi\-version=0\fR (حالت پیش‌فرض)، این مقدار به‌طور پیش‌فرض 13 است (سازگاری با GCC 8.2). اگر نسخه ABI دیگری به‌صراحت انتخاب شود، پیش‌فرض این مقدار 0 خواهد بود. برای سازگاری با نسخه‌های GCC از 3.2 تا 4.9، از \fB\-fabi\-compat\-version=2\fR استفاده کنید. .Sp اگر این گزینه مشخص نشود اما \fB\-Wabi=\fR\fIn\fR داده شود، آن نسخه برای نام‌های مستعار سازگاری استفاده می‌شود. اگر این گزینه به همراه \fB\-Wabi\fR (بدون نسخه) مشخص شود، نسخه تعیین‌شده در این گزینه برای هشدار به کار می‌رود. .IP \fB\-fno\-access\-control\fR 4 .IX Item "-fno-access-control" تمام بررسی‌های دسترسی را غیرفعال می‌کند. این سوئیچ عمدتاً برای دور زدن باگ‌ها در کد کنترل دسترسی مفید است. .IP \fB\-faligned\-new\fR 4 .IX Item "-faligned-new" پشتیبانی از \f(CW\*(C`new\*(C'\fR در C++17 را برای انواعی که به هم‌ترازی (alignment) بیشتری نسبت به آنچه \f(CW\*(C`void* ::operator new(std::size_t)\*(C'\fR فراهم می‌کند نیاز دارند، فعال می‌سازد. یک آرگومان عددی مانند \f(CW\*(C`\-faligned\-new=32\*(C'\fR می‌تواند برای تعیین میزان هم‌ترازی (به بایت) ارائه‌شده توسط آن تابع استفاده شود، اما کمتر کاربری نیاز به بازنویسی مقدار پیش‌فرض \&\f(CWalignof(std::max_align_t)\fR خواهد داشت. .Sp این پرچم به‌طور پیش‌فرض برای \fB\-std=c++17\fR فعال است. .IP \fB\-fno\-assume\-sane\-operators\-new\fR 4 .IX Item "-fno-assume-sane-operators-new" استاندارد ++C اجازه جایگزینی عملگرهای سراسری \f(CW\*(C`new\*(C'\fR، \f(CW\*(C`new[]\*(C'\fR، \&\f(CW\*(C`delete\*(C'\fR و \f(CW\*(C`delete[]\*(C'\fR را می‌دهد، هرچند بسیاری از برنامه‌های ++C آن‌ها را جایگزین نمی‌کنند و صرفاً از نسخه ارائه‌شده توسط پیاده‌سازی استفاده می‌کنند. علاوه‌بر این، استاندارد ++C اجازه می‌دهد در صورتی که این فراخوانی‌ها از عبارات new یا delete انجام شده باشند، نادیده گرفته شوند (و به همین ترتیب در صورتی که از توابع \f(CW\*(C`_\|_builtin_operator_new\*(C'\fR یا \f(CW\*(C`_\|_builtin_operator_delete\*(C'\fR استفاده شود نیز همین فرض اعمال می‌شود). این گزینه امکان کنترل برخی بهینه‌سازی‌ها پیرامون فراخوانی این عملگرها را فراهم می‌کند. با گزینه \f(CW\*(C`\-fassume\-sane\-operators\-new\-delete\*(C'\fR، کامپایلر GCC ممکن است فرض کند فراخوانی عملگرهای سراسری قابل‌جایگزینی از عبارات new یا delete، یا از فراخوانی‌های \f(CW\*(C`_\|_builtin_operator_new\*(C'\fR یا \f(CW\*(C`_\|_builtin_operator_delete\*(C'\fR، متغیرهای سراسری یا متغیرهایی را که نشانی آن‌ها ممکن است به این عملگرها درز کند (وضعیت سراسری؛ به‌جز \f(CW\*(C`errno\*(C'\fR برای عملگرهای \&\f(CW\*(C`new\*(C'\fR و \f(CW\*(C`new[]\*(C'\fR) نمی‌خوانند یا تغییر نمی‌دهند. این امر امکان بیشتر بهینه‌سازی‌ها را در طول این فراخوانی‌ها فراهم می‌کند و چیزی است که عملگرهای ارائه‌شده توسط پیاده‌سازی برآورده می‌کنند مگر آنکه جزئیات پیاده‌سازی \f(CW\*(C`malloc\*(C'\fR در کد قابل‌مشاهده باشد یا از قلاب‌های (hooks) \f(CW\*(C`malloc\*(C'\fR استفاده شود، اما در صورتی که برنامه این عملگرها را جایگزین کند ممکن است برقرار نباشد. این رفتار به‌طور پیش‌فرض فعال است. با گزینه \f(CW\*(C`\-fno\-assume\-sane\-operators\-new\-delete\*(C'\fR، کامپایلر GCC باید فرض کند همه این فراخوانی‌ها (چه از عبارات new یا delete و چه فراخوانی مستقیم) ممکن است وضعیت سراسری را بخوانند و بنویسند، مگر اینکه خلاف آن ثابت شود (مثلاً هنگامی که GCC پیاده‌سازی آن‌ها را کامپایل می‌کند). اگر این عملگرها جایگزین شده‌اند یا ممکن است جایگزین شوند و کد نیاز دارد چنین رفتاری را انتظار داشته باشد، از این گزینه استفاده کنید. .IP \fB\-fchar8_t\fR 4 .IX Item "-fchar8_t" .PD 0 .IP \fB\-fno\-char8_t\fR 4 .IX Item "-fno-char8_t" .PD پشتیبانی از \f(CW\*(C`char8_t\*(C'\fR را همان‌گونه که برای C++20 تصویب شده است فعال می‌کند. این شامل افزودن یک نوع پایه‌ای جدید \f(CW\*(C`char8_t\*(C'\fR، تغییر در انواع لیترال‌های نویسه‌ای و رشته‌ای UTF\-8، امضاهای جدید برای لیترال‌های تعریف‌شده توسط کاربر (user\-defined literals)، به‌روزرسانی‌های کتابخانه استاندارد مربوطه، و ماکروهای جدید بررسی ویژگی \&\f(CW\*(C`_\|_cpp_char8_t\*(C'\fR و \f(CW\*(C`_\|_cpp_lib_char8_t\*(C'\fR است. .Sp این گزینه امکان سربارگذاری (overload) توابع را برای رشته‌های معمولی و UTF\-8 فراهم می‌سازد: .Sp .Vb 4 \& int f(const char *); // #1 \& int f(const char8_t *); // #2 \& int v1 = f("text"); // Calls #1 \& int v2 = f(u8"text"); // Calls #2 .Ve .Sp و امضاهای جدیدی را برای لیترال‌های تعریف‌شده توسط کاربر معرفی می‌کند: .Sp.Vb 6 \& int operator""_udl1(char8_t); \& int v3 = u8\*(Aqx\*(Aq_udl1; \& int operator""_udl2(const char8_t*, std::size_t); \& int v4 = u8"text"_udl2; \& template int operator""_udl3(); \& int v5 = u8"text"_udl3; .Ve .Sp تغییر نوع لیترال‌های نویسه‌ای و رشته‌ای UTF\-8، ناسازگاری‌هایی را با استانداردهای ISO C++11 و نسخه‌های بعدی ایجاد می‌کند. برای نمونه، کد زیر بر اساس استاندارد ISO C++11 خوش‌ساخت (well\-formed) است، اما با تعیین \fB\-fchar8_t\fR بدساخت (ill\-formed) محسوب می‌شود. .Sp .Vb 11 \& const char *cp = u8"xx";// error: invalid conversion from \& // \`const char8_t*\*(Aq to \`const char*\*(Aq \& int f(const char*); \& auto v = f(u8"xx"); // error: invalid conversion from \& // \`const char8_t*\*(Aq to \`const char*\*(Aq \& std::string s{u8"xx"}; // error: no matching function for call to \& // \`std::basic_string::basic_string()\*(Aq \& using namespace std::literals; \& s = u8"xx"s; // error: conversion from \& // \`basic_string\*(Aq to non\-scalar \& // type \`basic_string\*(Aq requested .Ve .IP \fB\-fcheck\-new\fR 4 .IX Item "-fcheck-new" بررسی می‌کند که اشاره‌گر بازگردانده شده توسط \f(CW\*(C`operator new\*(C'\fR پیش از اقدام به دستکاری حافظهٔ تخصیص‌یافته، غیرتهی (non\-null) باشد. این بررسی معمولاً غیرضروری است، زیرا استاندارد C++ مشخص می‌کند که \f(CW\*(C`operator new\*(C'\fR تنها در صورتی مقدار \f(CW0\fR را برمی‌گرداند که با \f(CWthrow()\fR اعلان شده باشد؛ در این حالت، کامپایلر حتی بدون این گزینه نیز همواره مقدار بازگشتی را بررسی می‌کند. در تمامی موارد دیگر، هنگامی که \f(CW\*(C`operator new\*(C'\fR دارای مشخصهٔ استثنای غیرخالی باشد، اتمام حافظه از طریق پرتاب \f(CW\*(C`std::bad_alloc\*(C'\fR اعلام می‌شود. همچنین \fBnew (nothrow)\fR را ببینید. .IP \fB\-fconcepts\fR 4 .IX Item "-fconcepts" پشتیبانی از قابلیت C++ Concepts را برای محدودسازی آرگومان‌های قالب (template arguments) فعال می‌کند. در \fB\-std=c++20\fR و بالاتر، قابلیت Concepts بخشی از استاندارد زبان است؛ بنابراین \fB\-fconcepts\fR به‌طور پیش‌فرض فعال است. .Sp برخی از ساختارهایی که در مشخصات فنی پیشین مفاهیم C++ یعنی ISO 19217 (2015) مجاز بودند اما به استاندارد نهایی راه نیافتند، می‌توانستند علاوه بر این با \fB\-fconcepts\-ts\fR فعال شوند. گزینهٔ \fB\-fconcepts\-ts\fR در GCC 14 منسوخ شد و در GCC 15 حذف گردید؛ انتظار می‌رود کاربران کدهای خود را به مفاهیم استاندارد C++20 ارتقا دهند. .IP \fB\-fconstexpr\-depth=\fR\fIn\fR 4 .IX Item "-fconstexpr-depth=n" بیشینهٔ عمق ارزیابی تو در تو را برای توابع constexpr در C++11 روی \fIn\fR تنظیم می‌کند. وجود یک حد برای تشخیص بازگشت‌های بی‌پایان در حین ارزیابی عبارت ثابت ضروری است. کمینهٔ مشخص‌شده توسط استاندارد ۵۱۲ است. .IP \fB\-fconstexpr\-cache\-depth=\fR\fIn\fR 4 .IX Item "-fconstexpr-cache-depth=n" بیشینهٔ عمق ارزیابی تو در تو را برای توابع constexpr در C++11 که نتایج آن‌ها در حافظهٔ نهان (cache) ذخیره می‌شود، روی \fIn\fR تنظیم می‌کند. این یک روش اکتشافی (heuristic) است که تعادلی میان سرعت کامپایل (زمانی که حافظهٔ نهان از محاسبات تکراری جلوگیری می‌کند) و مصرف حافظه (زمانی که حافظهٔ نهان بر اثر ارزیابی‌های بسیار بازگشتی بیش از حد بزرگ می‌شود) برقرار می‌کند. مقدار پیش‌فرض ۸ است. کاربران بسیار کمی نیاز به تغییر آن خواهند داشت، اما اگر کد شما شامل محاسبات سنگین constexpr است، می‌توانید با آزمایش، بهترین مقدار مناسب برای شرایط خود را پیدا کنید. .IP \fB\-fconstexpr\-fp\-except\fR 4 .IX Item "-fconstexpr-fp-except" پیوست F (Annex F) استاندارد C مشخص می‌کند که استثناهای ممیز شناور IEC559 در زمان کامپایل نباید مانع ادامهٔ فرایند کامپایل شوند. کامپایلرهای C++ در طول تاریخ این راهنما را نادیده گرفته و در عوض با تقسیم ممیز شناور بر صفر با وجود داشتن مقداری کاملاً مشخص، به‌صورت غیرثابت برخورد کرده‌اند. این پرچم به کامپایلر دستور می‌دهد که اولویت را به پیوست F بدهد تا قوانینی که بیان می‌کنند یک عملیات مشخص، تعریف‌نشده (undefined) است. .Sp .Vb 1 \& constexpr float inf = 1./0.; // OK with \-fconstexpr\-fp\-except .Ve .IP \fB\-fconstexpr\-loop\-limit=\fR\fIn\fR 4 .IX Item "-fconstexpr-loop-limit=n" بیشینهٔ تعداد تکرارهای یک حلقه را در توابع constexpr در C++14 روی \fIn\fR تنظیم می‌کند. وجود این محدودیت برای تشخیص حلقه‌های بی‌نهایت در حین ارزیابی عبارات ثابت لازم است. مقدار پیش‌فرض ۲۶۲۱۴۴ (1<<18) است. .IP \fB\-fconstexpr\-ops\-limit=\fR\fIn\fR 4 .IX Item "-fconstexpr-ops-limit=n" بیشینهٔ تعداد عملیات‌ها را در طول یک ارزیابی منفرد constexpr تعیین می‌کند. حتی زمانی که تکرار یک حلقه با حد بالا محدود شده باشد، چنانچه چندین حلقهٔ تو در تو وجود داشته باشند که هر کدام تکرارهای متعددی کمتر از حد مزبور داشته باشند، یا در بدنهٔ یک حلقه یا بیرون از آن عبارات بسیار زیادی ارزیابی شوند، ارزیابی نهایی constexpr ممکن است بسیار زمان‌بر شود. مقدار پیش‌فرض ۳۳۵۵۴۴۳۲ (1<<25) است. .IP \fB\-fcontracts\fR 4 .IX Item "-fcontracts" پشتیبانی آزمایشی از قابلیت C++ Contracts (قراردادها) را فعال می‌کند، قابلیتی که پیش‌تر به‌مدت کوتاهی به پیش‌نویس کاری C++20 (سند N4820) اضافه و سپس حذف شد. این پیاده‌سازی شامل پیشنهادات ارائه‌شده در اسناد P1290، P1332 و P1429 نیز می‌شود. این سازوکار عمدتاً برای کسانی در نظر گرفته شده است که مایلند با آزمایش این ویژگی، در تکمیل و آماده‌سازی آن برای استانداردهای آتی C++ مشارکت کنند. .Sp در صورت نقض یک قرارداد بررسی‌شده، گردانندهٔ نقض (violation handler) فراخوانی می‌شود. کاربران می‌توانند با تعریف تابع زیر، این گرداننده را جایگزین کنند: .Sp .Vb 2 \& void \& handle_contract_violation (const std::experimental::contract_violation&); .Ve .Sp مجموعه‌های متفاوتی از پرچم‌های تکمیلی وجود دارند که می‌توانند برای مشخص کردن قراردادهای مورد بررسی و نحوهٔ بررسی آن‌ها بر اساس قراردادهای N4820، قراردادهای P1332 یا قراردادهای P1429 استفاده شوند؛ این مجموعه‌ها نمی‌توانند همزمان با یکدیگر به کار روند. .RS 4 .IP \fB\-fcontract\-mode=[on|off]\fR 4 .IX Item "-fcontract-mode=[on|off]" کنترل می‌کند که آیا هیچ قراردادی دارای معناشناسی (semantics) باشد یا خیر. مقدار پیش‌فرض on است. .IP \fB\-fcontract\-assumption\-mode=[on|off]\fR 4 .IX Item "-fcontract-assumption-mode=[on|off]" [N4820] کنترل می‌کند که آیا قراردادهای با سطح \fBaxiom\fR باید معناشناسی فرض (assume) را داشته باشند یا خیر. مقدار پیش‌فرض on است. .IP \fB\-fcontract\-build\-level=[off|default|audit]\fR 4 .IX Item "-fcontract-build-level=[off|default|audit]" [N4820] مشخص می‌کند که تولید بررسی‌ها برای کدام سطح از قراردادها صورت گیرد. مقدار پیش‌فرض \fBdefault\fR است. .IP \fB\-fcontract\-continuation\-mode=[on|off]\fR 4 .IX Item "-fcontract-continuation-mode=[on|off]" [N4820] کنترل می‌کند که آیا پس از نقض قرارداد، برنامه اجازهٔ ادامهٔ اجرا را دارد یا خیر؛ یعنی آیا قراردادهای بررسی‌شده به جای معناشناسی \fBnever\fR، دارای معناشناسی \fBmaybe\fR (که در زیر توضیح داده شده) هستند یا خیر. مقدار پیش‌فرض off است. .IP \fB\-fcontract\-role=:,,\fR 4 .IX Item "-fcontract-role=:,," [P1332] معناشناسی عینی را برای هر یک از سطوح قرارداد در یک نقش قراردادی مشخص تعیین می‌کند. .IP \fB\-fcontract\-semantic=[default|audit|axiom]:\fR 4 .IX Item "-fcontract-semantic=[default|audit|axiom]:" [P1429] معناشناسی عینی را برای یک سطح قراردادی ویژه مشخص می‌کند. .IP \fB\-fcontract\-strict\-declarations=[on|off]\fR 4 .IX Item "-fcontract-strict-declarations=[on|off]" کنترل می‌کند که آیا افزودن قراردادها به یک تابع پس از نخستین اعلان آن رد شود یا خیر. مقدار پیش‌فرض off است. .RE .RS 4 .Sp معناشناسی‌های عینی ممکنی که می‌توان با \fB\-fcontract\-role\fR یا \fB\-fcontract\-semantic\fR تعیین کرد عبارتند از: .ie n .IP """ignore""" 4 .el .IP \f(CWignore\fR 4 .IX Item "ignore" این قرارداد هیچ تأثیری ندارد. .ie n .IP """assume""" 4 .el .IP \f(CWassume\fR 4 .IX Item "assume" با این قرارداد مانند قابلیت \f(CW\*(C`[[assume]]\*(C'\fR در C++23 برخورد می‌شود. .ie n .IP """check_never_continue""" 4 .el .IP \f(CWcheck_never_continue\fR 4 .IX Item "check_never_continue" .PD 0 .ie n .IP """never""" 4 .el .IP \f(CWnever\fR 4 .IX Item "never" .ie n .IP """abort""" 4 .el .IP \f(CWabort\fR 4 .IX Item "abort" .PD این قرارداد بررسی می‌شود. در صورت شکست، گردانندهٔ نقض فراخوانی می‌شود. اگر گرداننده بازگردد، \f(CW\*(C`std::terminate\*(C'\fR فراخوانی خواهد شد. .ie n .IP """check_maybe_continue""" 4 .el .IP \f(CWcheck_maybe_continue\fR 4 .IX Item "check_maybe_continue" .PD 0 .ie n .IP """maybe""" 4 .el .IP \f(CWmaybe\fR 4 .IX Item "maybe" .PD این قرارداد بررسی می‌شود. در صورت شکست، گردانندهٔ نقض فراخوانی می‌شود. اگر گرداننده مقدار بازگرداند، اجرای برنامه به‌طور عادی ادامه می‌یابد. .RE .RS 4 .RE.IP \fB\-fcoroutines\fR 4 .IX Item "-fcoroutines" پشتیبانی از افزونهٔ coroutines در C++ (آزمایشی) را فعال می‌کند. .IP \fB\-fdiagnostics\-all\-candidates\fR 4 .IX Item "-fdiagnostics-all-candidates" به بخش پیشین (front end) سی‌پلاس‌پلاس اجازه می‌دهد هنگام شکست در تفکیک بارگذاری بیش‌ازحد (overload resolution)، تمام گزینه‌های نامزد را ذکر کند؛ از جمله زمانی که یک تابع حذف‌شده (deleted function) انتخاب می‌شود. .IP \fB\-fno\-elide\-constructors\fR 4 .IX Item "-fno-elide-constructors" استاندارد C++ به پیاده‌سازی اجازه می‌دهد از ایجاد یک شیء موقت که صرفاً برای مقداردهی اولیهٔ شیء دیگری از همان نوع استفاده می‌شود، صرف‌نظر کند. مشخص‌کردن این گزینه آن بهینه‌سازی را غیرفعال کرده و G++ را وادار می‌کند در تمام حالات، سازندهٔ رونوشت (copy constructor) را فراخوانی کند. این گزینه همچنین باعث می‌شود G++ توابع عضو ساده‌ای (trivial member functions) را که در غیر این صورت به‌صورت درون‌خطی (inline) بسط می‌یافتند، فراخوانی نماید. .Sp در C++17، کامپایلر ملزم به حذف این اشیاء موقت است، اما این گزینه همچنان بر توابع عضو ساده اثر می‌گذارد. .IP \fB\-fno\-enforce\-eh\-specs\fR 4 .IX Item "-fno-enforce-eh-specs" کدی برای بررسی نقض مشخصات استثنا (exception specifications) در زمان اجرا تولید نمی‌کند. این گزینه استاندارد C++ را نقض می‌کند، اما ممکن است برای کاهش حجم کد در ساخت‌های نهایی (production builds) مفید باشد، بسیار شبیه به تعریف \&\f(CW\*(C`NDEBUG\*(C'\fR. این گزینه به کد کاربر اجازهٔ پرتاب استثنا در نقض مشخصات استثنا را نمی‌دهد؛ کامپایلر همچنان بر اساس مشخصات استثناها بهینه‌سازی را انجام می‌دهد، بنابراین پرتاب یک استثنای غیرمنتظره منجر به رفتار تعریف‌نشده (undefined behavior) در زمان اجرا خواهد شد. .IP \fB\-fextern\-tls\-init\fR 4 .IX Item "-fextern-tls-init" .PD 0 .IP \fB\-fno\-extern\-tls\-init\fR 4 .IX Item "-fno-extern-tls-init" .PD استانداردهای C++11 و OpenMP به متغیرهای \f(CW\*(C`thread_local\*(C'\fR و \&\f(CW\*(C`threadprivate\*(C'\fR اجازه می‌دهند تا مقداردهی اولیهٔ پویا (زمان اجرا) داشته باشند. برای پشتیبانی از این قابلیت، هرگونه استفاده از چنین متغیری از طریق یک تابع پوششی (wrapper function) انجام می‌شود که هرگونه مقداردهی اولیهٔ لازم را اجرا می‌کند. هنگامی که استفاده و تعریف متغیر در یک واحد ترجمه (translation unit) باشند، این سربار می‌تواند با بهینه‌سازی حذف شود، اما زمانی که استفاده در یک واحد ترجمهٔ دیگر باشد، سربار چشمگیری وجود دارد؛ حتی اگر متغیر در عمل نیازی به مقداردهی اولیهٔ پویا نداشته باشد. اگر برنامه‌نویس مطمئن باشد که هیچ استفاده‌ای از متغیر در یک TU غیرمعرف نیاز به راه‌اندازی مقداردهی اولیهٔ پویا ندارد (خواه به این دلیل که متغیر به‌صورت ایستا مقداردهی شده است، یا اینکه استفاده از متغیر در TU معرف قبل از هرگونه استفاده در TU دیگر اجرا خواهد شد)، می‌تواند با استفاده از گزینهٔ \&\fB\-fno\-extern\-tls\-init\fR از این سربار اجتناب کند. .Sp در مقصدهایی که از نام‌های مستعار نماد (symbol aliases) پشتیبانی می‌کنند، مقدار پیش‌فرض \&\fB\-fextern\-tls\-init\fR است. در مقصدهایی که از نام‌های مستعار نماد پشتیبانی نمی‌کنند، پیش‌فرض \fB\-fno\-extern\-tls\-init\fR می‌باشد. .IP \fB\-ffold\-simple\-inlines\fR 4 .IX Item "-ffold-simple-inlines" .PD 0 .IP \fB\-fno\-fold\-simple\-inlines\fR 4 .IX Item "-fno-fold-simple-inlines" .PD به بخش پیشین (front end) سی‌پلاس‌پلاس اجازه می‌دهد تا فراخوانی‌های \f(CW\*(C`std::move\*(C'\fR، \f(CW\*(C`std::forward\*(C'\fR، \&\f(CW\*(C`std::addressof\*(C'\fR و \f(CW\*(C`std::as_const\*(C'\fR را تا (fold) کند. برخلاف درون‌خطی‌سازی (inlining)، این به این معنی است که هیچ اطلاعات اشکال‌زدایی‌ای (debug information) برای چنین فراخوانی‌هایی تولید نخواهد شد. از آنجا که این توابع به‌ندرت برای اشکال‌زدایی جالب هستند، این پرچم به‌طور پیش‌فرض فعال است مگر اینکه \fB\-fno\-inline\fR فعال باشد. .IP \fB\-fno\-gnu\-keywords\fR 4 .IX Item "-fno-gnu-keywords" کلمهٔ \f(CW\*(C`typeof\*(C'\fR را به‌عنوان کلیدواژه شناسایی نمی‌کند، تا کد بتواند از این کلمه به‌عنوان یک شناسه (identifier) استفاده کند. می‌توانید به‌جای آن از کلیدواژهٔ \f(CW\*(C`_\|_typeof_\|_\*(C'\fR استفاده کنید. این گزینه توسط لهجه‌های دقیق ISO C++ اعمال می‌شود: \fB\-ansi\fR، \&\fB\-std=c++98\fR، \fB\-std=c++11\fR و غیره. .IP \fB\-fno\-immediate\-escalation\fR 4 .IX Item "-fno-immediate-escalation" ترفیع تابع فوری (immediate function escalation) را، که به موجب آن برخی توابع می‌توانند طبق مشخصات P2564R3 به consteval ارتقا یابند، فعال نمی‌کند. برای مثال: .Sp .Vb 1 \& consteval int id(int i) { return i; } \& \& constexpr int f(auto t) \& { \& return t + id(t); // id causes f to be promoted to consteval \& } \& \& void g(int i) \& { \& f (3); \& } .Ve .Sp در C++20 کامپایل می‌شود: تابع \f(CW\*(C`f\*(C'\fR یک تابع با ترفیع فوری است (به‌دلیل وجود \f(CW\*(C`auto\*(C'\fR یک الگوی تابع است و به‌صورت \f(CW\*(C`constexpr\*(C'\fR اعلان شده است) و \f(CWid(t)\fR یک عبارت با ترفیع فوری است، بنابراین \f(CW\*(C`f\*(C'\fR به \&\f(CW\*(C`consteval\*(C'\fR ارتقا می‌یابد. در نتیجه، فراخوانی \f(CWid(t)\fR در یک بافت فوری (immediate context) قرار می‌گیرد، بنابراین مجبور نیست یک مقدار ثابت تولید کند (این همان سازوکاری است که امکان ترکیب توابع consteval را فراهم می‌سازد). با این حال، با \fB\-fno\-immediate\-escalation\fR، تابع \f(CW\*(C`f\*(C'\fR به \&\f(CW\*(C`consteval\*(C'\fR ارتقا نمی‌یابد، و از آنجا که فراخوانی تابعِ consteval یعنی \f(CWid(t)\fR یک عبارت ثابت نیست، کامپایلر کد را رد می‌کند. .Sp این گزینه به‌طور پیش‌فرض فعال است؛ و تنها در حالت C++20 یا بالاتر اثرگذار خواهد بود. .IP \fB\-fimplicit\-constexpr\fR 4 .IX Item "-fimplicit-constexpr" توابع درون‌خطی (inline) را در صورتی که شرایط لازم برای یک تابع constexpr را برآورده کنند، به‌طور ضمنی constexpr در نظر می‌گیرد. این گزینه می‌تواند در حالت C++14 یا بالاتر استفاده شود. این امر می‌تواند منجر به تغییر مقداردهی اولیه از پویا به ایستا و بهینه‌سازی‌های دیگر شود. .IP \fB\-fno\-implicit\-templates\fR 4 .IX Item "-fno-implicit-templates" هرگز برای الگوهای غیر درون‌خطی که به‌طور ضمنی (یعنی با استفاده) نمونه‌سازی شده‌اند کدی تولید نمی‌کند؛ صرفاً برای نمونه‌سازی‌های صریح کد تولید می‌کند. اگر از این گزینه استفاده می‌کنید، باید مراقب باشید که کد خود را به‌گونه‌ای ساختاربندی کنید که تمام نمونه‌سازی‌های صریح لازم را شامل شود تا در زمان پیوند (link time) با نمادهای تعریف‌نشده مواجه نشوید. .IP \fB\-fno\-implicit\-inline\-templates\fR 4 .IX Item "-fno-implicit-inline-templates" برای نمونه‌سازی‌های ضمنی الگوهای درون‌خطی (inline templates) نیز کدی تولید نمی‌کند. حالت پیش‌فرض این است که با توابع درون‌خطی به‌گونه‌ای متفاوت رفتار شود تا کامپایل با بهینه‌سازی و بدون بهینه‌سازی به مجموعهٔ یکسانی از نمونه‌سازی‌های صریح نیاز داشته باشد. .IP \fB\-fno\-implement\-inlines\fR 4 .IX Item "-fno-implement-inlines" برای صرفه‌جویی در فضا، نسخه‌های خارج از خط (out-of-line) توابع درون‌خطی را که توسط \f(CW\*(C`#pragma implementation\*(C'\fR کنترل می‌شوند تولید نمی‌کند. این امر در صورتی که این توابع در هر جایی که فراخوانی شده‌اند درون‌خطی نشوند، منجر به خطاهای پیونددهنده (linker) خواهد شد. .IP \fB\-fmodules\fR 4 .IX Item "-fmodules" .PD 0 .IP \fB\-fno\-modules\fR 4 .IX Item "-fno-modules" .PD پشتیبانی از ماژول‌های C++20 را فعال می‌کند. معمولاً به \&\fB\-fno\-modules\fR نیازی نیست، زیرا این مقدار پیش‌فرض است. با اینکه این قابلیت متعلق به C++20 است، اما در حال حاضر صرفاً با انتخاب نسخهٔ استاندارد به‌طور ضمنی فعال نمی‌شود. .IP \fB\-fmodule\-header\fR 4 .IX Item "-fmodule-header" .PD 0 .IP \fB\-fmodule\-header=user\fR 4 .IX Item "-fmodule-header=user" .IP \fB\-fmodule\-header=system\fR 4 .IX Item "-fmodule-header=system" .PD یک فایل سرآیند را برای ایجاد یک واحد سرآیندِ قابل وارد کردن (importable header unit) کامپایل می‌کند. .IP \fB\-fmodule\-implicit\-inline\fR 4 .IX Item "-fmodule-implicit-inline" توابع عضوی که در تعاریف کلاس خود تعریف شده‌اند، برای کد ماژولار به‌طور ضمنی درون‌خطی (inline) نیستند. این رفتار با رفتار سنتی C++ متفاوت است و دلایل موجهی دارد. با این حال، ممکن است در هنگام انتقال کد (porting) باعث بروز دشواری شود. این گزینه چنین تعاریف تابعی را به‌طور ضمنی inline می‌کند. با این حال، این کار باعث ناسازگاری در ABI می‌شود، بنابراین یا باید در همه‌جا از آن استفاده کنید یا در هیچ‌جا. (چنین تعاریفی در خارج از یک ماژول نام‌گذاری‌شده، در هر حال به‌طور ضمنی inline باقی می‌مانند.) .IP \fB\-fno\-module\-lazy\fR 4 .IX Item "-fno-module-lazy" وارد کردن تنبل ماژول (lazy module importing) و ایجاد نگاشت‌گر ماژول (module mapper) را غیرفعال می‌کند. .IP \fB\-fmodule\-mapper=\fR[\fIhostname\fR]\fB:\fR\fIport\fR[\fB?\fR\fIident\fR] 4 .IX Item "-fmodule-mapper=[hostname]:port[?ident]" .PD 0 .IP "\fB\-fmodule\-mapper=|\fR\fIprogram\fR[\fB?\fR\fIident\fR]\fB \fR\fIargs...\fR" 4 .IX Item "-fmodule-mapper=|program[?ident] args..." .IP \fB\-fmodule\-mapper==\fR\fIsocket\fR[\fB?\fR\fIident\fR] 4 .IX Item "-fmodule-mapper==socket[?ident]" .IP \fB\-fmodule\-mapper=<>\fR[\fIinout\fR][\fB?\fR\fIident\fR] 4 .IX Item "-fmodule-mapper=<>[inout][?ident]" .IP \fB\-fmodule\-mapper=<\fR\fIin\fR\fB>\fR\fIout\fR[\fB?\fR\fIident\fR] 4 .IX Item "-fmodule-mapper=out[?ident]" .IP \fB\-fmodule\-mapper=\fR\fIfile\fR[\fB?\fR\fIident\fR] 4 .IX Item "-fmodule-mapper=file[?ident]" .PD یک مرجع (oracle) برای پرس‌وجوی نگاشت نام ماژول به نام فایل. در صورت عدم تعیین، متغیر محیطی \fBCXX_MODULE_MAPPER\fR استفاده می‌شود، و اگر آن هم تنظیم نشده باشد، یک مقدار پیش‌فرض درون‌فرایندی (in-process) ارائه می‌شود. .IP \fB\-fmodule\-only\fR 4 .IX Item "-fmodule-only" فقط رابط کامپایل‌شدهٔ ماژول (Compiled Module Interface) را تولید می‌کند و از تولید هرگونه فایل شیء (object file) جلوگیری می‌نماید. .IP \fB\-fms\-extensions\fR 4 .IX Item "-fms-extensions" هشدارهای Wpedantic را در مورد ساختارهای به‌کاررفته در MFC، مانند int ضمنی و دریافت اشاره‌گر به تابع عضو از طریق نحو غیراستاندارد، غیرفعال می‌کند. .IP \fB\-fnew\-inheriting\-ctors\fR 4 .IX Item "-fnew-inheriting-ctors" تغییرات P0136 بر معناشناسی وراثت سازنده‌ها در C++11 را فعال می‌کند. این بخشی از C++17 است اما همچنین به‌عنوان یک گزارش نقص (Defect Report) برای C++11 و C++14 نیز در نظر گرفته می‌شود. این پرچم به‌طور پیش‌فرض فعال است مگر اینکه \fB\-fabi\-version=10\fR یا پایین‌تر مشخص شده باشد..IP \fB\-fnew\-ttp\-matching\fR 4 .IX Item "-fnew-ttp-matching" فعال‌سازی مصوبه P0522 برای Core issue 150، پارامترهای قالب قالب (template template parameters) و آرگومان‌های پیش‌فرض: این گزینه اجازه می‌دهد یک قالب با آرگومان‌های قالب پیش‌فرض به عنوان آرگومانی برای یک پارامتر قالب قالب با پارامترهای قالب کمتر استفاده شود. این پرچم به‌طور پیش‌فرض برای \&\fB\-std=c++17\fR فعال است. .IP \fB\-fno\-nonansi\-builtins\fR 4 .IX Item "-fno-nonansi-builtins" غیرفعال کردن اعلان‌های توکار (built\-in) توابعی که توسط ANSI/ISO C الزامی نشده‌اند. این توابع شامل \f(CW\*(C`ffs\*(C'\fR، \f(CW\*(C`alloca\*(C'\fR، \f(CW\*(C`_exit\*(C'\fR، \&\f(CW\*(C`index\*(C'\fR، \f(CW\*(C`bzero\*(C'\fR، \f(CW\*(C`conjf\*(C'\fR و سایر توابع مرتبط هستند. .IP \fB\-fnothrow\-opt\fR 4 .IX Item "-fnothrow-opt" تلقی کردن مشخصه استثنای \f(CWthrow()\fR به عنوان مشخصه \&\f(CW\*(C`noexcept\*(C'\fR به منظور کاهش یا حذف بار اضافه اندازه بخش کد (text size) در مقایسه با تابعی فاقد مشخصه استثنا. اگر تابع دارای متغیرهای محلی با انواعی دارای مخرب‌های غیربدیهی (non\-trivial destructors) باشد، مشخصه استثنا در واقع تابع را کوچک‌تر می‌کند، چرا که پاک‌سازی‌های EH برای آن متغیرها می‌توانند با بهینه‌سازی حذف شوند. اثر معنایی این است که پرتاب شدن یک استثنا از تابعی با چنین مشخصه استثنایی، به جای \f(CW\*(C`unexpected\*(C'\fR منجر به فراخوانی \&\f(CW\*(C`terminate\*(C'\fR می‌شود. .IP \fB\-fno\-operator\-names\fR 4 .IX Item "-fno-operator-names" عدم شناسایی کلیدواژه‌های نام عملگر \f(CW\*(C`and\*(C'\fR، \f(CW\*(C`bitand\*(C'\fR، \&\f(CW\*(C`bitor\*(C'\fR، \f(CW\*(C`compl\*(C'\fR، \f(CW\*(C`not\*(C'\fR، \f(CW\*(C`or\*(C'\fR و \f(CW\*(C`xor\*(C'\fR به عنوان کلیدواژه‌های مترادف. .IP \fB\-fno\-optional\-diags\fR 4 .IX Item "-fno-optional-diags" غیرفعال کردن هشدارهای تشخیصی (diagnostics) که طبق استاندارد نیازی به صدور آن‌ها توسط کامپایلر نیست. در حال حاضر، تنها تشخیص از این دست که توسط G++ صادر می‌شود، مربوط به نامی است که در درون یک کلاس دارای چندین معنا است. .IP \fB\-fno\-pretty\-templates\fR 4 .IX Item "-fno-pretty-templates" هنگامی که یک پیام خطا به نمونه‌سازی اختصاصی (specialization) یک قالب تابع اشاره می‌کند، کامپایلر معمولاً امضای قالب را به همراه آرگومان‌های قالب و هرگونه typedef یا typename در امضا چاپ می‌کند (مثلاً \f(CW\*(C`void f(T) [with T = int]\*(C'\fR به جای \f(CW\*(C`void f(int)\*(C'\fR) تا مشخص باشد کدام قالب درگیر است. هنگامی که پیام خطا به یک نمونه‌سازی اختصاصی از یک قالب کلاس اشاره می‌کند، کامپایلر آرگومان‌های قالبی را که با آرگومان‌های پیش‌فرض آن قالب مطابقت دارند حذف می‌کند. اگر هر یک از این رفتارها درک پیام خطا را به جای ساده‌تر کردن دشوارتر کند، می‌توانید از \fB\-fno\-pretty\-templates\fR برای غیرفعال کردن آن‌ها استفاده کنید. .IP \fB\-frange\-for\-ext\-temps\fR 4 .IX Item "-frange-for-ext-temps" فعال‌سازی تمدید طول عمر مقادیر موقت در حلقه for بر مبنای محدوده (range-based for) در C++. در \fB\-std=c++23\fR و بالاتر، این رفتار بخشی از استاندارد زبان است، بنابراین طول عمر مقادیر موقت به‌طور پیش‌فرض تا انتهای حلقه تمدید می‌شود. این گزینه امکان فعال‌سازی این رفتار را در نسخه‌های قدیمی‌تر استاندارد نیز فراهم می‌کند. .IP \fB\-fno\-rtti\fR 4 .IX Item "-fno-rtti" غیرفعال کردن تولید اطلاعات مربوط به هر کلاس دارای توابع مجازی جهت استفاده توسط ویژگی‌های شناسایی نوع زمان اجرا در C++ (\f(CW\*(C`dynamic_cast\*(C'\fR و \f(CW\*(C`typeid\*(C'\fR). اگر از این بخش‌های زبان استفاده نمی‌کنید، می‌توانید با استفاده از این پرچم مقداری فضا صرفه‌جویی کنید. توجه داشته باشید که مدیریت استثنا از همین اطلاعات استفاده می‌کند، اما G++ آن را بر حسب نیاز تولید می‌کند. عملگر \f(CW\*(C`dynamic_cast\*(C'\fR همچنان می‌تواند برای تبدیل‌هایی که به اطلاعات نوع زمان اجرا نیازی ندارند، مانند تبدیل به \f(CW\*(C`void *\*(C'\fR یا به کلاس‌های پایه غیرمبهم، استفاده شود. .Sp ترکیب کدهای کامپایل‌شده با \fB\-frtti\fR با کدهای کامپایل‌شده با \&\fB\-fno\-rtti\fR ممکن است کار نکند. برای مثال، اگر کلاسی که با \fB\-fno\-rtti\fR کامپایل شده است به عنوان پایه برای کلاسی کامپایل‌شده با \fB\-frtti\fR استفاده شود، ممکن است پیوند برنامه‌ها با شکست مواجه شود. .IP \fB\-fsized\-deallocation\fR 4 .IX Item "-fsized-deallocation" فعال‌سازی اعلان‌های سراسری توکار .Sp .Vb 2 \& void operator delete (void *, std::size_t) noexcept; \& void operator delete[] (void *, std::size_t) noexcept; .Ve .Sp همان‌طور که در C++14 معرفی شدند. این ویژگی برای توابع آزادسازی حافظه (deallocation) جایگزین تعریف‌شده توسط کاربر که به عنوان مثال، از اندازه شیء برای سرعت بخشیدن به آزادسازی استفاده می‌کنند، مفید است. به‌طور پیش‌فرض تحت \&\fB\-std=c++14\fR و بالاتر فعال است. پرچم \fB\-Wsized\-deallocation\fR در مورد مکان‌هایی که ممکن است بخواهند تعریفی اضافه کنند هشدار می‌دهد. .IP \fB\-fstrict\-enums\fR 4 .IX Item "-fstrict-enums" اجازه دادن به کامپایلر برای بهینه‌سازی بر مبنای این فرض که مقدار یک نوع شمارشی (enumerated type) تنها می‌تواند یکی از مقادیر برشماری باشد (همان‌طور که در استاندارد C++ تعریف شده است؛ اساساً مقداری که می‌تواند در حداقل تعداد بیت‌های لازم برای نمایش همه مقادیر شمارشی نمایش یابد). این فرض ممکن است در صورتی که برنامه از تبدیل نوع (cast) برای تبدیل یک مقدار صحیح اختیاری به نوع شمارشی استفاده کند، نامعتبر باشد. این گزینه برای یک نوع شمارشی با یک نوع زیربنایی ثابت (fixed underlying type) هیچ تأثیری ندارد. .IP \fB\-fstrong\-eval\-order\fR 4 .IX Item "-fstrong-eval-order" .PD 0 .IP \fB\-fstrong\-eval\-order=\fR\fIkind\fR 4 .IX Item "-fstrong-eval-order=kind" .PD ارزیابی دسترسی به اعضا، اندیس‌گذاری آرایه و عبارات شیفت به ترتیب چپ به راست، و ارزیابی انتساب به ترتیب راست به چپ، همان‌گونه که برای C++17 تصویب شد. \fB\-fstrong\-eval\-order\fR معادل \&\fB\-fstrong\-eval\-order=all\fR است، و به‌طور پیش‌فرض با \fB\-std=c++17\fR یا بالاتر فعال است. .Sp \&\fB\-fstrong\-eval\-order=some\fR تنها ترتیب ارزیابی دسترسی به اعضا و عبارات شیفت را فعال می‌کند، و حالت پیش‌فرض برای لهجه‌های C++ پیش از C++17 است. .Sp \&\fB\-fstrong\-eval\-order=none\fR معادل \&\fB\-fno\-strong\-eval\-order\fR است. .IP \fB\-ftemplate\-backtrace\-limit=\fR\fIn\fR 4 .IX Item "-ftemplate-backtrace-limit=n" تنظیم حداکثر تعداد یادداشت‌های ردیابی نمونه‌سازی قالب (template instantiation notes) برای یک هشدار یا خطای منفرد روی \fIn\fR. مقدار پیش‌فرض 10 است. .IP \fB\-ftemplate\-depth=\fR\fIn\fR 4 .IX Item "-ftemplate-depth=n" تنظیم حداکثر عمق نمونه‌سازی برای قالب‌های کلاس روی \fIn\fR. برای تشخیص بازگشت‌های بی‌پایان در حین نمونه‌سازی کلاس قالب، تعیین محدودیتی برای عمق نمونه‌سازی قالب الزامی است. برنامه‌های منطبق بر ANSI/ISO C++ نباید به عمق حداکثری بیش از 17 متکی باشند (که در C++11 به 1024 تغییر یافت). مقدار پیش‌فرض 900 است، زیرا کامپایلر در برخی شرایط ممکن است پیش از رسیدن به 1024 با کمبود فضای پشته روبرو شود. .IP \fB\-fno\-threadsafe\-statics\fR 4 .IX Item "-fno-threadsafe-statics" عدم تولید کدهای اضافی جهت استفاده از روال‌های مشخص‌شده در ABI زبان C++ برای مقداردهی اولیه امن در برابر ریسه‌ها (thread\-safe) برای متغیرهای ایستای محلی. می‌توانید از این گزینه برای کاهش اندک اندازه کد در کدهایی که نیازی به امنیت در برابر ریسه ندارند استفاده کنید. .IP \fB\-fuse\-cxa\-atexit\fR 4 .IX Item "-fuse-cxa-atexit" ثبت مخرب‌ها برای اشیایی با مدت‌زمان ذخیره‌سازی ایستا (static storage duration) با استفاده از تابع \&\f(CW\*(C`_\|_cxa_atexit\*(C'\fR به جای تابع \f(CW\*(C`atexit\*(C'\fR. این گزینه برای مدیریت کاملاً منطبق بر استاندارد مخرب‌های ایستا الزامی است، اما تنها در صورتی کار می‌کند که کتابخانه C شما از \&\f(CW\*(C`_\|_cxa_atexit\*(C'\fR پشتیبانی کند. .IP \fB\-fno\-use\-cxa\-get\-exception\-ptr\fR 4 .IX Item "-fno-use-cxa-get-exception-ptr" عدم استفاده از روال زمان اجرای \f(CW\*(C`_\|_cxa_get_exception_ptr\*(C'\fR. این کار موجب نادرست کار کردن \f(CW\*(C`std::uncaught_exception\*(C'\fR می‌شود، اما در صورتی که روال زمان اجرا در دسترس نباشد، ضروری است. .IP \fB\-fvisibility\-inlines\-hidden\fR 4 .IX Item "-fvisibility-inlines-hidden" این گزینه اعلام می‌کند که کاربر قصد مقایسه اشاره‌گرها به توابع یا متدهای برخط (inline) را در شرایطی که آدرس‌های دو تابع در اشیاء اشتراکی متفاوتی گرفته شده‌اند، ندارد. .Sp تأثیر این امر آن است که GCC می‌تواند عملاً متدهای برخط را با \&\f(CW\*(C`_\|_attribute_\|_ ((visibility ("hidden")))\*(C'\fR نشانه‌گذاری کند تا در جدول صادرات (export table) یک DSO ظاهر نشوند و هنگام استفاده در درون DSO نیازی به ارجاع غیرمستقیم PLT نداشته باشند. فعال‌سازی این گزینه می‌تواند تأثیر چشمگیری بر زمان‌های بارگذاری و پیوند یک DSO داشته باشد، زیرا در صورت استفاده سنگین کتابخانه از قالب‌ها، اندازه جدول صادرات پویا را به مقدار زیادی کاهش می‌دهد. .Sp رفتار این گزینه کاملاً مشابه نشانه‌گذاری مستقیم متدها به عنوان hidden نیست، زیرا بر متغیرهای ایستای محلی تابع تأثیری ندارد و باعث نمی‌شود کامپایلر استنتاج کند که تابع تنها در یک شیء اشتراکی تعریف شده است. .Sp می‌توانید یک متد را به‌طور صریح با یک دیداری (visibility) نشانه‌گذاری کنید تا اثر این گزینه برای آن متد خنثی شود. برای مثال، اگر واقعاً می‌خواهید اشاره‌گرها به یک متد برخط خاص را مقایسه کنید، می‌توانید آن را با دیداری default نشانه‌گذاری نمایید. نشانه‌گذاری کلاس دربرگیرنده با دیداری صریح هیچ تأثیری ندارد. .Sp متدهای برخطی که صراحتاً نمونه‌سازی شده‌اند (explicitly instantiated) تحت تأثیر این گزینه قرار نمی‌گیرند، چرا که پیوندپذیری (linkage) آن‌ها ممکن است در غیر این صورت از مرز کتابخانه اشتراکی فراتر رود. .IP \fB\-fvisibility\-ms\-compat\fR 4 .IX Item "-fvisibility-ms-compat" این پرچم تلاش می‌کند با استفاده از تنظیمات دیداری (visibility)، مدل پیوندپذیری C++ در GCC را با مدل Microsoft Visual Studio سازگار سازد. .Sp این پرچم تغییرات زیر را در مدل پیوندپذیری GCC ایجاد می‌کند: .RS 4 .IP 1. 4 .IX Item "1." دیداری پیش‌فرض را مانند \&\fB\-fvisibility=hidden\fR روی \f(CW\*(C`hidden\*(C'\fR تنظیم می‌کند. .IP 2. 4 .IX Item "2." انواع، اما نه اعضای آن‌ها، به‌طور پیش‌فرض پنهان (hidden) نمی‌شوند. .IP 3. 4 .IX Item "3." قاعده یک تعریف (One Definition Rule یا ODR) برای انواعی که فاقد مشخصات دیداری صریح هستند و در بیش از یک شیء اشتراکی تعریف شده‌اند، تسهیل می‌شود: این اعلان‌ها در صورتی مجاز هستند که در زمان عدم استفاده از این گزینه نیز مجاز باشند. .RE .RS 4 .Sp در کدهای جدیدتر بهتر است از \fB\-fvisibility=hidden\fR استفاده شود و کلاس‌هایی که قرار است از بیرون قابل مشاهده باشند برون‌ریزی (export) شوند. متأسفانه این امکان وجود دارد که کدها، شاید تصادفاً، به رفتار Visual Studio متکی باشند. .Sp از جمله پیامدهای این تغییرات این است که اعضای داده‌ای ایستای هم‌نوع با نام یکسان اما تعریف‌شده در اشیاء اشتراکی متفاوت، متمایز خواهند بود؛ بنابراین تغییر یکی باعث تغییر دیگری نمی‌شود؛ و اینکه اشاره‌گرها به توابع عضو تعریف‌شده در اشیاء اشتراکی مختلف ممکن است در مقایسه برابر نباشند. در صورت استفاده از این پرچم، تعریف متفاوت انواع با نام یکسان، نقض ODR محسوب می‌شود. .RE.IP \fB\-fno\-weak\fR 4 .IX Item "-fno-weak" از پشتیبانی نمادهای ضعیف (weak symbols) استفاده نکنید، حتی اگر توسط پیونددهنده ارائه شده باشد. به طور پیش‌فرض، G++ در صورت در دسترس بودن از نمادهای ضعیف استفاده می‌کند. این گزینه صرفاً برای آزمایش وجود دارد و نباید توسط کاربران نهایی استفاده شود؛ این گزینه منجر به تولید کدی ضعیف‌تر شده و هیچ مزیتی ندارد. این گزینه ممکن است در نسخه‌های آینده G++ حذف شود. .IP "\fB\-fext\-numeric\-literals\fR (تنها C++ و Objective\-C++)" 4 .IX Item "-fext-numeric-literals (C++ and Objective-C++ only)" پسوندهای لیترال عددی موهومی (imaginary)، ممیز ثابت (fixed\-point) یا تعریف‌شده توسط ماشین را به عنوان افزونه‌های GNU می‌پذیرد. هنگامی که این گزینه غیرفعال باشد، با این پسوندها به عنوان پسوندهای لیترال عددی تعریف‌شده توسط کاربر در C++11 رفتار می‌شود. این گزینه به طور پیش‌فرض برای تمام لهجه‌های پیش از C++11 و تمام لهجه‌های GNU فعال است: \&\fB\-std=c++98\fR، \fB\-std=gnu++98\fR، \fB\-std=gnu++11\fR، \&\fB\-std=gnu++14\fR. این گزینه به طور پیش‌فرض برای ISO C++11 به بعد (\fB\-std=c++11\fR، ...) غیرفعال است. .IP \fB\-nostdinc++\fR 4 .IX Item "-nostdinc++" برای فایل‌های سرآیند در دایرکتوری‌های استاندارد ویژهٔ C++ جستجو نکنید، اما همچنان در سایر دایرکتوری‌های استاندارد به جستجو بپردازید. (این گزینه هنگام ساخت کتابخانه C++ استفاده می‌شود.) .IP \fB\-flang\-info\-include\-translate\fR 4 .IX Item "-flang-info-include-translate" .PD 0 .IP \fB\-flang\-info\-include\-translate\-not\fR 4 .IX Item "-flang-info-include-translate-not" .IP \fB\-flang\-info\-include\-translate=\fR\fIheader\fR 4 .IX Item "-flang-info-include-translate=header" .PD رویدادهای ترجمه include را گزارش می‌دهد. اولی ترجمه‌های include پذیرفته‌شده را ثبت می‌کند و دومی ترجمه‌های include رد شده را اعلام می‌نماید. حالت \fIheader\fR درباره ترجمه‌های include مربوط به آن سرآیند خاص اطلاع‌رسانی می‌کند. اگر \fIheader\fR به شکل \f(CW"user"\fR یا \f(CW\*(C`\*(C'\fR باشد، با استفاده از مسیر include به یک سرآیند کاربری یا سیستمی خاص تبدیل خواهد شد. .IP \fB\-flang\-info\-module\-cmi\fR 4 .IX Item "-flang-info-module-cmi" .PD 0 .IP \fB\-flang\-info\-module\-cmi=\fR\fImodule\fR 4 .IX Item "-flang-info-module-cmi=module" .PD نام‌مسیرهای واسط ماژول کامپایل‌شده (CMI) را گزارش می‌دهد. اولی تمامی نام‌مسیرهای CMI خوانده‌شده را ثبت می‌کند. شکل \fImodule\fR خوانده شدن CMI یک ماژول خاص را گزارش می‌دهد. \fImodule\fR ممکن است یک ماژول نام‌گذاری‌شده یا یک واحد سرآیند (header\-unit) باشد (مورد دوم با بودن یک نام‌مسیر حاوی جداکننده‌های دایرکتوری یا محصور بودن در \f(CW\*(C`<>\*(C'\fR یا \f(CW""\fR مشخص می‌شود). .IP \fB\-stdlib=\fR\fIlibstdc++,libc++\fR 4 .IX Item "-stdlib=libstdc++,libc++" هنگامی که G++ برای پشتیبانی از این گزینه پیکربندی شده باشد، امکان تعیین کتابخانه‌های زمان اجرای جایگزین C++ را فراهم می‌سازد. دو گزینه در دسترس است: \fIlibstdc++\fR (زمان اجرای پیش‌فرض و بومی C++ برای G++) و \fIlibc++\fR که زمان اجرای C++ نصب‌شده روی برخی سیستم‌عامل‌ها است (مانند نسخه‌های Darwin از Darwin11 به بعد). این گزینه G++ را تغییر می‌دهد تا از سرآیندهای کتابخانه مشخص‌شده استفاده کند و هنگام نیاز به زمان اجرای C++ برای پیوند، به ترتیب \f(CW\*(C`\-lstdc++\*(C'\fR یا \f(CW\*(C`\-lc++\*(C'\fR را درج نماید. .PP علاوه بر این، این گزینه‌های هشدار تنها برای برنامه‌های C++ معنی دارند: .IP "\fB\-Wabi\-tag\fR (تنها C++ و Objective\-C++)" 4 .IX Item "-Wabi-tag (C++ and Objective-C++ only)" هنگامی که نوعی با یک برچسب ABI در زمینه‌ای استفاده شود که فاقد آن برچسب ABI است، هشدار می‌دهد. برای اطلاعات بیشتر درباره برچسب‌های ABI به \fBC++ Attributes\fR مراجعه کنید. .IP "\fB\-Wcomma\-subscript\fR (تنها C++ و Objective\-C++)" 4 .IX Item "-Wcomma-subscript (C++ and Objective-C++ only)" درباره استفاده از عبارت ویرگول در درون یک عبارت اندیس‌گذاری هشدار می‌دهد. این کاربرد در C++20 منسوخ شده و در C++23 حذف خواهد شد. با این حال، عبارت ویرگول محصور در \f(CW\*(C`( )\*(C'\fR منسوخ نشده است. مثال: .Sp .Vb 4 \& void f(int *a, int b, int c) { \& a[b,c]; // deprecated in C++20, invalid in C++23 \& a[(b,c)]; // OK \& } .Ve .Sp در C++23 وجود عبارت‌های جداشده با ویرگول در یک اندیس زمانی معتبر است که یک عملگر اندیس‌گذاری بارگذاری‌شده پیدا شود و از تعداد و انواع درست آرگومان‌ها پشتیبانی کند. G++ این نحو پیش‌تر معتبر را برای کدهایی که در C++23 معتبر نیستند اما در C++20 معتبر ولی منسوخ بودند، با یک هشدار دقیق (pedantic) می‌پذیرد که می‌توان آن را با \&\fB\-Wno\-comma\-subscript\fR غیرفعال کرد. .Sp به طور پیش‌فرض با \fB\-std=c++20\fR فعال است مگر با \&\fB\-Wno\-deprecated\fR، و پس از \fB\-std=c++23\fR صرف‌نظر از \&\fB\-Wno\-deprecated\fR فعال خواهد بود. پیش از \fB\-std=c++20\fR، با گزینه صریح \fB\-Wdeprecated\fR فعال می‌شود. .Sp این هشدار توسط \fB\-pedantic\-errors\fR در حالت C++23 یا بالاتر به یک خطا ارتقا می‌یابد. .IP "\fB\-Wctad\-maybe\-unsupported\fR (تنها C++ و Objective\-C++)" 4 .IX Item "-Wctad-maybe-unsupported (C++ and Objective-C++ only)" هنگام انجام استنتاج آرگومان الگوی کلاس (CTAD) روی نوعی بدون راهنماهای استنتاج صریحاً نوشته‌شده هشدار می‌دهد. این هشدار مواردی را مشخص می‌کند که CTAD تنها به این دلیل موفق شده است که کامپایلر راهنماهای استنتاج ضمنی را سنتز کرده است، که ممکن است مقصود برنامه‌نویس نبوده باشد. برخی راهنماهای سبک کدنویسی CTAD را تنها برای نوع‌هایی مجاز می‌دانند که صراحتاً «اعلام آمادگی» (opt\-in) کرده باشند؛ یعنی روی نوع‌هایی که برای پشتیبانی از CTAD طراحی شده‌اند. این هشدار را می‌توان با الگوی زیر فرونشاند: .Sp .Vb 6 \& struct allow_ctad_t; // any name works \& template struct S { \& S(T) { } \& }; \& // Guide with incomplete parameter type will never be considered. \& S(allow_ctad_t) \-> S; .Ve .IP "\fB\-Wctor\-dtor\-privacy\fR (تنها C++ و Objective\-C++)" 4 .IX Item "-Wctor-dtor-privacy (C++ and Objective-C++ only)" هنگامی که کلاسی به دلیل خصوصی (private) بودن تمام سازنده‌ها یا ویرانگرهایش غیرقابل استفاده به نظر برسد و نه دوستی (friend) و نه توابع عضو ایستا (static) عمومی (public) داشته باشد، هشدار می‌دهد. همچنین اگر هیچ متد غیرخصوصی وجود نداشته باشد و حداقل یک تابع عضو خصوصی وجود داشته باشد که سازنده یا ویرانگر نباشد، هشدار می‌دهد. .IP "\fB\-Wdangling\-reference\fR (تنها C++ و Objective\-C++)" 4 .IX Item "-Wdangling-reference (C++ and Objective-C++ only)" هنگامی که یک ارجاع به یک شیء موقت که طول عمر آن به پایان رسیده متصل شود، هشدار می‌دهد. برای مثال: .Sp .Vb 2 \& int n = 1; \& const int& r = std::max(n \- 1, n + 1); // r is dangling .Ve .Sp در مثال بالا، دو شیء موقت ایجاد می‌شود، یکی برای هر آرگومان، و ارجاعی به یکی از اشیاء موقت بازگردانده می‌شود. با این حال، هر دو شیء موقت در انتهای عبارت کامل (full expression) نابود می‌شوند، بنابراین ارجاع \f(CW\*(C`r\*(C'\fR معلق (dangling) است. این هشدار همچنین ارجاع‌های معلق را در فهرست‌های مقداردهی اولیه عضو تشخیص می‌دهد: .Sp .Vb 5 \& const int& f(const int& i) { return i; } \& struct S { \& const int &r; // r is dangling \& S() : r(f(10)) { } \& }; .Ve .Sp توابع عضو نیز بررسی می‌شوند، اما فقط آرگومان شیء آن‌ها: .Sp .Vb 4 \& struct S { \& const S& self () { return *this; } \& }; \& const S& s = S().self(); // s is dangling .Ve .Sp برخی از توابع از این نظر ایمن هستند، به عنوان مثال \f(CW\*(C`std::use_facet\*(C'\fR: آن‌ها یک ارجاع را دریافت کرده و بازمی‌گردانند، اما یکی از آرگومان‌های آن را بازنمی‌گردانند، که می‌تواند این هشدار را فریب دهد. چنین توابعی را می‌توان با قرار دادن آن‌ها در یک \f(CW\*(C`#pragma\*(C'\fR از هشدار مستثنی کرد: .Sp .Vb 4 \& #pragma GCC diagnostic push \& #pragma GCC diagnostic ignored "\-Wdangling\-reference" \& const T& foo (const T&) { ... } \& #pragma GCC diagnostic pop .Ve .Sp دستور \f(CW\*(C`#pragma\*(C'\fR می‌تواند کلاس را نیز در بر بگیرد؛ در این صورت، هشدار برای تمامی توابع عضو غیرفعال خواهد شد. .Sp گزینه \&\fB\-Wdangling\-reference\fR همچنین درباره کدهایی مانند .Sp .Vb 1 \& auto p = std::minmax(1, 2); .Ve .Sp هشدار می‌دهد که در آن \f(CW\*(C`std::minmax\*(C'\fR مقدار \f(CW\*(C`std::pair\*(C'\fR را بازمی‌گرداند، و هر دو ارجاع پس از انتهای عبارت کاملی که شامل فراخوانی \f(CW\*(C`std::minmax\*(C'\fR است معلق می‌شوند. .Sp این هشدار برای کلاس‌های شبه\-\f(CW\*(C`std::span\*(C'\fR اخطار نمی‌دهد. ما کلاس‌هایی به شکل: .Sp .Vb 5 \& template \& struct Span { \& T* data_; \& std::size len_; \& }; .Ve .Sp را شبه\-\f(CW\*(C`std::span\*(C'\fR در نظر می‌گیریم؛ یعنی کلاسی که یک کلاس غیر union بوده و دارای یک عضو داده‌ای اشاره‌گر و یک ویرانگر بدیهی (trivial destructor) باشد. .Sp این هشدار را می‌توان با استفاده از صفت \f(CW\*(C`gnu::no_dangling\*(C'\fR غیرفعال کرد. .Sp این هشدار توسط \fB\-Wextra\fR فعال می‌شود..IP "\fB\-Wdelete\-non\-virtual\-dtor\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wdelete-non-virtual-dtor (C++ and Objective-C++ only)" هشدار می‌دهد هنگامی که از \f(CW\*(C`delete\*(C'\fR برای تخریب نمونه‌ای از یک کلاس استفاده می‌شود که توابع مجازی و مخرب غیرمجازی دارد. حذف نمونه‌ای از یک کلاس مشتق‌شده از طریق اشاره‌گری به کلاس پایه، در صورتی که کلاس پایه فاقد مخرب مجازی باشد، ناامن است. این هشدار توسط \fB\-Wall\fR فعال می‌شود. .IP "\fB\-Wdeprecated\-copy\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wdeprecated-copy (C++ and Objective-C++ only)" هشدار می‌دهد که اعلان ضمنیِ یک سازندهٔ رونوشت یا عملگر انتساب رونوشت منسوخ شده است، چنانچه کلاس در C++11 و بالاتر دارای یک سازندهٔ رونوشت یا عملگر انتساب رونوشتِ ارائه‌شده توسط کاربر باشد. این هشدار با \fB\-Wextra\fR فعال می‌شود. به همراه \&\fB\-Wdeprecated\-copy\-dtor\fR، همچنین در صورتی که کلاس دارای مخرب ارائه‌شده توسط کاربر باشد، این وضعیت منسوخ در نظر گرفته می‌شود. .IP "\fB\-Wno\-deprecated\-enum\-enum\-conversion\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wno-deprecated-enum-enum-conversion (C++ and Objective-C++ only)" غیرفعال کردن هشدار دربارهٔ حالتی که تبدیل‌های حسابی معمول بر عملوندهایی اعمال می‌شوند که یکی از نوع شمارشی و دیگری از نوع شمارشی متفاوتی است. این تبدیل در C++20 منسوخ شد. برای مثال: .Sp .Vb 3 \& enum E1 { e }; \& enum E2 { f }; \& int k = f \- e; .Ve .Sp \&\fB\-Wdeprecated\-enum\-enum\-conversion\fR به‌طور پیش‌فرض با \&\fB\-std=c++20\fR فعال است. در گویش‌های پیش از C++20، این هشدار می‌تواند توسط \fB\-Wenum\-conversion\fR یا \fB\-Wdeprecated\fR فعال شود. .IP "\fB\-Wno\-deprecated\-enum\-float\-conversion\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wno-deprecated-enum-float-conversion (C++ and Objective-C++ only)" غیرفعال کردن هشدار دربارهٔ حالتی که تبدیل‌های حسابی معمول بر روی عملوندهایی اعمال می‌شوند که یکی از نوع شمارشی و دیگری از نوع ممیز شناور است. این تبدیل در C++20 منسوخ شد. برای مثال: .Sp .Vb 3 \& enum E1 { e }; \& enum E2 { f }; \& bool b = e <= 3.7; .Ve .Sp \&\fB\-Wdeprecated\-enum\-float\-conversion\fR به‌طور پیش‌فرض با \&\fB\-std=c++20\fR فعال است. در گویش‌های پیش از C++20، این هشدار می‌تواند توسط \fB\-Wenum\-conversion\fR یا \fB\-Wdeprecated\fR فعال شود. .IP "\fB\-Wdeprecated\-literal\-operator\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wdeprecated-literal-operator (C++ and Objective-C++ only)" هشدار می‌دهد که اعلان عملگر لفظیِ تعریف‌شده توسط کاربر با یک فاصله پیش از پسوند منسوخ شده است. این هشدار به‌طور پیش‌فرض در C++23، یا با تصریح \fB\-Wdeprecated\fR فعال می‌شود. .Sp .Vb 2 \& string operator "" _i18n(const char*, std::size_t); // deprecated \& string operator ""_i18n(const char*, std::size_t); // preferred .Ve .IP "\fB\-Wdeprecated\-variadic\-comma\-omission\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wdeprecated-variadic-comma-omission (C++ and Objective-C++ only)" هشدار می‌دهد که حذف کاما قبل از varargs \f(CW\*(C`...\*(C'\fR در انتهای فهرست پارامترهای تابع منسوخ شده است. این هشدار به‌طور پیش‌فرض در C++26، یا با تصریح \fB\-Wdeprecated\fR فعال می‌شود. .Sp .Vb 6 \& void f1(int...); // deprecated \& void f1(int, ...); // preferred \& template \& void f2(T...); // ok \& template \& void f3(T......); // deprecated .Ve .IP \fB\-Wno\-elaborated\-enum\-base\fR 4 .IX Item "-Wno-elaborated-enum-base" برای C++11 و بالاتر، هشدار می‌دهد اگر یک enum\-base اضافی (نامعتبر) در یک elaborated\-type\-specifier به کار رود. یعنی اگر یک enum با نوع زیربنایی مشخص و بدون فهرست شمارنده‌ها در اعلانی غیر از صرفاً یک اعلان مستقل از آن enum استفاده شود. به‌طور پیش‌فرض فعال است. این هشدار با \-pedantic\-errors به یک خطا ارتقا می‌یابد. .IP "\fB\-Wno\-init\-list\-lifetime\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wno-init-list-lifetime (C++ and Objective-C++ only)" دربارهٔ استفاده‌هایی از \f(CW\*(C`std::initializer_list\*(C'\fR که به احتمال زیاد منجر به اشاره‌گرهای معلق می‌شوند، هشدار نده. از آن‌جا که با آرایهٔ زیربنایی یک \&\f(CW\*(C`initializer_list\*(C'\fR مانند یک شیء موقت معمولی در C++ رفتار می‌شود، بسیار آسان است که به‌طور ناخواسته اشاره‌گری به آن آرایه پس از پایان طول عمرش حفظ شود. برای مثال: .RS 4 .IP * 4 اگر تابعی یک \f(CW\*(C`initializer_list\*(C'\fR موقت یا یک متغیر محلی \&\f(CW\*(C`initializer_list\*(C'\fR را بازگرداند، طول عمر آرایه در انتهای دستور return به پایان می‌رسد، بنابراین مقدار بازگردانده‌شده دارای یک اشاره‌گر معلق است. .IP * 4 اگر یک عبارت new یک \f(CW\*(C`initializer_list\*(C'\fR ایجاد کند، آرایه فقط تا پایان عبارت کاملِ دربرگیرنده عمر می‌کند، بنابراین \&\f(CW\*(C`initializer_list\*(C'\fR درون heap دارای یک اشاره‌گر معلق خواهد بود. .IP * 4 هنگامی که یک متغیر \f(CW\*(C`initializer_list\*(C'\fR از یک فهرست مقداردهی اولیهٔ محصور در آکولاد مقداردهی می‌شود، آرایهٔ موقت ایجادشده برای سمت راست انتساب فقط تا انتهای عبارت کامل دوام دارد، بنابراین در دستور بعدی، متغیر \f(CW\*(C`initializer_list\*(C'\fR دارای یک اشاره‌گر معلق خواهد بود. .Sp .Vb 6 \& // li\*(Aqs initial underlying array lives as long as li \& std::initializer_list li = { 1,2,3 }; \& // assignment changes li to point to a temporary array \& li = { 4, 5 }; \& // now the temporary is gone and li has a dangling pointer \& int i = li.begin()[0] // undefined behavior .Ve .IP * 4 هنگامی که یک سازندهٔ لیست اشاره‌گر \f(CW\*(C`begin\*(C'\fR را از آرگومان \&\f(CW\*(C`initializer_list\*(C'\fR ذخیره می‌کند، این کار طول عمر آرایه را افزایش نمی‌دهد؛ بنابراین اگر یک متغیر کلاس از یک \&\f(CW\*(C`initializer_list\*(C'\fR موقت ساخته شود، اشاره‌گر تا پایان دستور اعلان متغیر معلق باقی می‌ماند. .RE .RS 4 .RE .IP \fB\-Winvalid\-constexpr\fR 4 .IX Item "-Winvalid-constexpr" هشدار می‌دهد هنگامی که یک تابع هرگز یک عبارت ثابت تولید نمی‌کند. در C++20 و پیش از آن، برای هر تابع و الگوی تابع \f(CW\*(C`constexpr\*(C'\fR، باید حداقل یک مجموعه از آرگومان‌های تابع در حداقل یک نمونه‌سازی وجود داشته باشد به طوری که فراخوانی تابع یا سازنده بتواند یک زیرعبارت ارزیابی‌شده از یک عبارت ثابت هسته‌ای (core constant expression) باشد. C++23 این محدودیت را حذف کرد، بنابراین ممکن است تابع یا الگوی تابعی با نشانهٔ \f(CW\*(C`constexpr\*(C'\fR داشته باشیم که هیچ فراخوانی‌ای شرایط یک عبارت ثابت هسته‌ای را برآورده نکند. .Sp این هشدار به‌طور پیش‌فرض به‌عنوان یک هشدار سخت‌گیرانه (pedantic) در C++20 و پیش از آن فعال است. در C++23، گزینهٔ \fB\-Winvalid\-constexpr\fR را می‌توان فعال کرد که در این صورت یک هشدار معمولی خواهد بود. برای مثال: .Sp .Vb 7 \& void f (int& i); \& constexpr void \& g (int& i) \& { \& // Warns by default in C++20, in C++23 only with \-Winvalid\-constexpr. \& f(i); \& } .Ve .IP \fB\-Winvalid\-imported\-macros\fR 4 .IX Item "-Winvalid-imported-macros" بررسی معتبر بودن تعاریف تمامی ماکروهای واردشده (imported) در پایان کامپایل. این گزینه به‌طور پیش‌فرض فعال نیست، زیرا تعیین آن نیازمند پردازش اضافی است. این گزینه هنگام آماده‌سازی مجموعه‌های header\-units برای اطمینان از سازگاری ماکروها می‌تواند مفید باشد. .IP "\fB\-Wno\-literal\-suffix\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wno-literal-suffix (C++ and Objective-C++ only)" هنگامی که به دنبال یک لیترال رشته‌ای یا نویسه‌ای یک ud\-suffix می‌آید که با زیرخط آغاز نمی‌شود، هشدار نده. به عنوان یک افزونهٔ مطابق استاندارد، GCC برای حفظ سازگاری عقبرو با کدهایی که از ماکروهای قالب‌بندی \f(CW\*(C`\*(C'\fR استفاده می‌کنند، با این پسوندها به عنوان توکن‌های پیش‌پردازش مجزا رفتار می‌کند. برای مثال: .Sp .Vb 3 \& #define _\|_STDC_FORMAT_MACROS \& #include \& #include \& \& int main() { \& int64_t i64 = 123; \& printf("My int64: %" PRId64"\en", i64); \& } .Ve .Sp در این حالت، با \f(CW\*(C`PRId64\*(C'\fR به عنوان یک توکن پیش‌پردازش مجزا رفتار می‌شود. .Sp این گزینه همچنین هشدارهایی را کنترل می‌کند که در آن یک عملگر لفظی تعریف‌شده توسط کاربر با یک شناسهٔ پسوند لفظی که با زیرخط آغاز نمی‌شود اعلان شده است. شناسه‌های پسوند لفظی که با زیرخط آغاز نمی‌شوند برای استانداردسازی در آینده رزرو شده‌اند. .Sp این هشدارها به‌طور پیش‌فرض فعال هستند. .IP "\fB\-Wno\-narrowing\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wno-narrowing (C++ and Objective-C++ only)" برای C++11 و استانداردهای پس از آن، تبدیل‌های باریک‌کننده همان‌طور که توسط استاندارد الزامی شده است، به‌طور پیش‌فرض عیب‌یابی می‌شوند. یک تبدیل باریک‌کننده از یک مقدار ثابت یک خطا ایجاد می‌کند، و یک تبدیل باریک‌کننده از یک مقدار غیرثابت یک هشدار تولید می‌نماید، اما \fB\-Wno\-narrowing\fR این گزارش عیب‌یابی را نادیده می‌گیرد. توجه داشته باشید که این امر تاثیری بر معنای کد خوش‌ساخت (well\-formed) ندارد؛ تبدیل‌های باریک‌کننده همچنان در زمینه‌های SFINAE بدساخت (ill\-formed) در نظر گرفته می‌شوند. .Sp با \fB\-Wnarrowing\fR در C++98، هنگامی که یک تبدیل باریک‌کننده که توسط C++11 ممنوع شده است درون \&\fB{ }\fR رخ دهد، هشدار می‌دهد، به عنوان مثال: .Sp.Vb 1 \& int i = { 2.2 }; // error: narrowing from double to int .Ve .Sp این پرچم در \fB\-Wall\fR و \fB\-Wc++11\-compat\fR گنجانده شده است. .IP "\fB\-Wnoexcept\fR (تنها C++ و Objective\-C++)" 4 .IX Item "-Wnoexcept (C++ and Objective-C++ only)" هنگامی هشدار می‌دهد که یک عبارت noexcept به دلیل فراخوانی تابعی که مشخصه استثنای غیرپرتاب‌کننده ندارد (یعنی \f(CWthrow()\fR یا \f(CW\*(C`noexcept\*(C'\fR)، اما برای کامپایلر مشخص است که هرگز استثنایی پرتاب نمی‌کند، به نادرست (false) ارزیابی شود. .IP "\fB\-Wnoexcept\-type\fR (تنها C++ و Objective\-C++)" 4 .IX Item "-Wnoexcept-type (C++ and Objective-C++ only)" اگر قابلیت C++17 که \f(CW\*(C`noexcept\*(C'\fR را بخشی از نوع تابع قرار می‌دهد، نام درهم‌ریخته (mangled name) نمادی را نسبت به C++14 تغییر دهد، هشدار می‌دهد. توسط \fB\-Wabi\fR و \fB\-Wc++17\-compat\fR فعال می‌شود. .Sp به عنوان مثال: .Sp .Vb 3 \& template void f(T t) { t(); }; \& void g() noexcept; \& void h() { f(g); } .Ve .Sp در C++14، تابع \f(CW\*(C`f\*(C'\fR تابع \f(CW\*(C`f\*(C'\fR را فراخوانی می‌کند، اما در C++17 تابع \f(CW\*(C`f\*(C'\fR را فراخوانی می‌کند. .IP "\fB\-Wclass\-memaccess\fR (تنها C++ و Objective\-C++)" 4 .IX Item "-Wclass-memaccess (C++ and Objective-C++ only)" زمانی هشدار می‌دهد که مقصد فراخوانی یک تابع حافظه خام مانند \&\f(CW\*(C`memset\*(C'\fR یا \f(CW\*(C`memcpy\*(C'\fR شیئی از نوع کلاس باشد، و نوشتن در چنین شیئی ممکن است سازنده یا عملگر انتساب رونوشت غیربدیهی (non-trivial) یا حذف‌شده کلاس را دور بزند، درستیِ ثبات (const-correctness) یا کپسوله‌سازی را نقض کند، یا اشاره‌گرهای جدول مجازی (vtable) را خراب سازد. دستکاریِ بازنمایی چنین اشیایی ممکن است نامتغیرهای نگهداری‌شده توسط توابع عضو کلاس را نقض کند. به عنوان مثال، فراخوانی زیر به \f(CW\*(C`memset\*(C'\fR رفتار تعریف‌نشده (undefined) دارد زیرا شیء کلاسیِ غیربدیهی را دستکاری می‌کند و از این رو گزارش می‌شود. راهکار ایمن برای مقداردهی اولیه یا پاکسازی حافظه اشیایی از این دست، استفاده از سازنده یا عملگر انتساب مناسب است، در صورتی که موجود باشد. .Sp .Vb 2 \& std::string str = "abc"; \& memset (&str, 0, sizeof str); .Ve .Sp گزینه \fB\-Wclass\-memaccess\fR توسط \fB\-Wall\fR فعال می‌شود. تبدیل صریح (explicit cast) اشاره‌گر شیء کلاس به \f(CW\*(C`void *\*(C'\fR یا به نوعی که تابع حافظه خام بتواند به صورت ایمن به آن دسترسی پیدا کند، هشدار را فرومی‌نشاند. .IP "\fB\-Wnon\-virtual\-dtor\fR (تنها C++ و Objective\-C++)" 4 .IX Item "-Wnon-virtual-dtor (C++ and Objective-C++ only)" هنگامی هشدار می‌دهد که کلاسی دارای توابع مجازی و خودش یا در یک کلاس پایه چندریختی (polymorphic) قابل‌دسترس، دارای یک مخرب غیرمجازی قابل‌دسترس باشد؛ در این حالت حذف نمونه‌ای از کلاس مشتق‌شده از طریق اشاره‌گری به خود کلاس یا کلاس پایه، ممکن اما ناامن است. این هشدار در صورت تعیین \fB\-Weffc++\fR به طور خودکار فعال می‌شود. گزینه \fB\-Wdelete\-non\-virtual\-dtor\fR (فعال‌شده با \fB\-Wall\fR) باید ترجیح داده شود زیرا درباره موارد ناامن بدون هشدارهای کاذب (false positive) هشدار می‌دهد. .IP "\fB\-Wregister\fR (تنها C++ و Objective\-C++)" 4 .IX Item "-Wregister (C++ and Objective-C++ only)" در صورت استفاده از مشخصه‌ساز کلاس حافظه \f(CW\*(C`register\*(C'\fR هشدار می‌دهد، مگر زمانی که بخشی از افزونه GNU \fBExplicit Register Variables\fR باشد. استفاده از کلیدواژه \f(CW\*(C`register\*(C'\fR به عنوان مشخصه‌ساز کلاس حافظه در C++11 منسوخ شده و در C++17 حذف گردیده است. به طور پیش‌فرض با \fB\-std=c++17\fR فعال می‌شود. .IP "\fB\-Wreorder\fR (تنها C++ و Objective\-C++)" 4 .IX Item "-Wreorder (C++ and Objective-C++ only)" زمانی هشدار می‌دهد که ترتیب مقداردهنده‌های اولیه اعضا (member initializers) در کد با ترتیبی که باید اجرا شوند مطابقت نداشته باشد. برای نمونه: .Sp .Vb 5 \& struct A { \& int i; \& int j; \& A(): j (0), i (1) { } \& }; .Ve .Sp کامپایلر مقداردهنده‌های اولیه اعضا را برای \f(CW\*(C`i\*(C'\fR و \f(CW\*(C`j\*(C'\fR بازآرایی می‌کند تا با ترتیب اعلان اعضا مطابقت پیدا کند، و هشداری در این باره صادر می‌نماید. این هشدار با \fB\-Wall\fR فعال می‌شود. .IP "\fB\-Wno\-pessimizing\-move\fR (تنها C++ و Objective\-C++)" 4 .IX Item "-Wno-pessimizing-move (C++ and Objective-C++ only)" این هشدار زمانی صادر می‌شود که یک فراخوانی به \f(CW\*(C`std::move\*(C'\fR مانع از حذف رونوشت (copy elision) شود. یک سناریوی متداول برای وقوع حذف رونوشت هنگام بازگشت از تابعی با نوع بازگشتی کلاس است؛ زمانی که عبارت در حال بازگشت، نام یک شیء خودکار non-volatile باشد، پارامتر تابع نباشد، و نوع یکسانی با نوع بازگشتی تابع داشته باشد. .Sp .Vb 9 \& struct T { \& ... \& }; \& T fn() \& { \& T t; \& ... \& return std::move (t); \& } .Ve .Sp اما در این مثال، فراخوانی \f(CW\*(C`std::move\*(C'\fR مانع از حذف رونوشت می‌شود. .Sp این هشدار با \fB\-Wall\fR فعال می‌شود. .IP "\fB\-Wno\-redundant\-move\fR (تنها C++ و Objective\-C++)" 4 .IX Item "-Wno-redundant-move (C++ and Objective-C++ only)" این هشدار درباره فراخوانی‌های زائدِ \f(CW\*(C`std::move\*(C'\fR هشدار می‌دهد؛ یعنی زمانی که یک عملیات انتقال حتی بدون فراخوانی \f(CW\*(C`std::move\*(C'\fR نیز انجام می‌شد. این اتفاق به این دلیل رخ می‌دهد که کامپایلر در موقعیت‌های خاصی مانند بازگرداندن یک متغیر محلی در جایی که حذف رونوشت قابل اعمال نیست، مجبور است با شیء به گونه‌ای رفتار کند که گویی یک rvalue است. مورد زیر را در نظر بگیرید: .Sp .Vb 8 \& struct T { \& ... \& }; \& T fn(T t) \& { \& ... \& return std::move (t); \& } .Ve .Sp در اینجا فراخوانی \f(CW\*(C`std::move\*(C'\fR زائد است. از آنجا که G++ مسئله Core Issue 1579 را پیاده‌سازی می‌کند، مثال دیگر چنین است: .Sp .Vb 12 \& struct T { // convertible to U \& ... \& }; \& struct U { \& ... \& }; \& U fn() \& { \& T t; \& ... \& return std::move (t); \& } .Ve .Sp در این مثال، حذف رونوشت قابل اعمال نیست زیرا نوع عبارت در حال بازگشت با نوع بازگشتی تابع متفاوت است، با این حال G++ با مقدار بازگشتی به گونه‌ای رفتار می‌کند که گویی توسط یک rvalue مشخص شده است. .Sp این هشدار با \fB\-Wextra\fR فعال می‌شود. .IP "\fB\-Wrange\-loop\-construct\fR (تنها C++ و Objective\-C++)" 4 .IX Item "-Wrange-loop-construct (C++ and Objective-C++ only)" این هشدار زمانی صادر می‌شود که یک حلقه for مبتنی بر دامنه (range-based for-loop) در C++ یک رونوشت غیرضروری ایجاد کند. این وضعیت زمانی رخ می‌دهد که اعلان دامنه یک ارجاع نباشد، در حالی که احتمالاً باید باشد. به عنوان مثال: .Sp .Vb 5 \& struct S { char arr[128]; }; \& void fn () { \& S arr[5]; \& for (const auto x : arr) { ... } \& } .Ve .Sp زمانی که نوعِ در حال رونوشت، یک نوع trivially-copyable باشد که اندازه آن کمتر از ۶۴ بایت است، هشدار نمی‌دهد. .Sp این هشدار همچنین زمانی صادر می‌شود که متغیر حلقه در یک حلقه for مبتنی بر دامنه با مقداری از نوع متفاوت مقداردهی اولیه شود که به یک رونوشت منجر گردد. به عنوان مثال: .Sp .Vb 4 \& void fn() { \& int arr[10]; \& for (const double &x : arr) { ... } \& } .Ve .Sp در مثال بالا، در هر دور اجرای حلقه یک مقدار موقت از نوع \f(CW\*(C`double\*(C'\fR ساخته و نابود می‌شود، که ارجاع \&\f(CW\*(C`const double &\*(C'\fR به آن متصل می‌گردد. .Sp این هشدار با \fB\-Wall\fR فعال می‌شود. .IP "\fB\-Wredundant\-tags\fR (تنها C++ و Objective\-C++)" 4 .IX Item "-Wredundant-tags (C++ and Objective-C++ only)" درباره class-key و enum-key زائد در ارجاع به انواع کلاس و انواع شمارشی در زمینه‌هایی که می‌توان کلیدواژه را بدون ایجاد ابهام حذف نمود، هشدار می‌دهد. به عنوان مثال: .Sp.Vb 2 \& struct foo; \& struct foo *p; // warn that keyword struct can be eliminated .Ve .Sp از سوی دیگر، در این مثال هیچ هشداری داده نمی‌شود: .Sp .Vb 3 \& struct foo; \& void foo (); // "hides" struct foo \& void bar (struct foo&); // no warning, keyword struct is necessary .Ve .IP "\fB\-Wno\-subobject\-linkage\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wno-subobject-linkage (C++ and Objective-C++ only)" در صورتی که یک نوع کلاس دارای کلاس پایه‌ای یا فیلدی باشد که نوع آن از فضای نام ناشناس (anonymous namespace) استفاده می‌کند یا به نوعی بدون پیوند (no linkage) وابسته است، هشدار ندهد. اگر نوع A به نوع B با پیوند درونی یا بدون پیوند وابسته باشد، تعریف آن در چندین واحد ترجمه نقض ODR خواهد بود؛ زیرا معنای B در هر واحد ترجمه متفاوت است. اگر A تنها در یک واحد ترجمه ظاهر شود، بهترین راه برای فرونشاندن هشدار این است که با قرار دادن آن در یک فضای نام ناشناس، به آن نیز پیوند درونی داده شود. کامپایلر این هشدار را برای انواعی که در فایل اصلی \f(CW.C\fR تعریف شده‌اند صادر نمی‌کند، زیرا بعید است که دارای تعاریف چندگانه باشند. \&\fB\-Wsubobject\-linkage\fR به‌طور پیش‌فرض فعال است. .IP "\fB\-Weffc++\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Weffc++ (C++ and Objective-C++ only)" دربارهٔ نقض رهنمودهای شیوه‌نامه‌ای زیر از مجموعه کتاب‌های \fIEffective C++\fR اثر اسکات مایرز (Scott Meyers) هشدار می‌دهد: .RS 4 .IP * 4 تعریف یک سازندهٔ رونوشت و یک عملگر انتساب برای کلاس‌هایی با حافظهٔ تخصیص‌یافته به صورت پویا. .IP * 4 ترجیح دادن مقداردهی اولیه به انتساب در سازنده‌ها. .IP * 4 برگرداندن ارجاعی به \f(CW*this\fR توسط \f(CW\*(C`operator=\*(C'\fR. .IP * 4 پرهیز از بازگرداندن ارجاع هنگامی که باید یک شیء برگردانده شود. .IP * 4 تمایز قائل شدن بین شکل‌های پیشوندی و پسوندی عملگرهای افزایش و کاهش. .IP * 4 هرگز \f(CW\*(C`&&\*(C'\fR، \f(CW\*(C`||\*(C'\fR، یا \f(CW\*(C`,\*(C'\fR را سربارگذاری نکنید. .RE .RS 4 .Sp این گزینه همچنین \fB\-Wnon\-virtual\-dtor\fR را فعال می‌کند که آن هم یکی از توصیه‌های Effective C++ است. با این حال، این بررسی گسترش یافته تا دربارهٔ نبود مخرب مجازی در کلاس‌های پایهٔ غیرچندریختی در دسترس نیز هشدار دهد. .Sp هنگام انتخاب این گزینه آگاه باشید که سرآیندهای کتابخانهٔ استاندارد از همهٔ این رهنمودها پیروی نمی‌کنند؛ برای فیلتر کردن آن هشدارها از \fBgrep \-v\fR استفاده کنید. .RE .IP "\fB\-Wno\-exceptions\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wno-exceptions (C++ and Objective-C++ only)" هشدار مربوط به حالتی را که یک گردانندهٔ استثنا زیر سایهٔ گردانندهٔ دیگری قرار می‌گیرد (shadowed می‌شود) غیرفعال می‌کند؛ این حالت می‌تواند نشان‌دهندهٔ ترتیب نادرست گرداننده‌های استثنا باشد. .IP "\fB\-Wstrict\-null\-sentinel\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wstrict-null-sentinel (C++ and Objective-C++ only)" دربارهٔ استفاده از \f(CW\*(C`NULL\*(C'\fR بدون تبدیل نوع (uncasted) به عنوان نشانگر پایان (sentinel) هشدار می‌دهد. هنگام کامپایل تنها با GCC این یک مقدار پایان معتبر است، زیرا \f(CW\*(C`NULL\*(C'\fR به صورت \f(CW\*(C`_\|_null\*(C'\fR تعریف شده است. اگرچه این مقدار به جای اشاره‌گر تهی یک ثابت اشاره‌گر تهی است، تضمین شده که هم‌اندازه با یک اشاره‌گر باشد؛ ولی این کاربرد میان کامپایلرهای مختلف قابل‌حمل نیست. .IP "\fB\-Wno\-non\-template\-friend\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wno-non-template-friend (C++ and Objective-C++ only)" هنگامی که توابع دوستِ غیرقالب (non-template friend) درون یک قالب اعلان می‌شوند، هشدارها را غیرفعال می‌کند. در نسخه‌های بسیار قدیمی GCC پیش از پیاده‌سازی استاندارد ISO، اعلان‌هایی مانند \fBfriend int foo(int)\fR که در آن‌ها نام تابع دوست یک unqualified-id است، می‌توانستند به عنوان یک تخصیص ویژهٔ (specialization) خاص از یک تابع قالب تفسیر شوند؛ این هشدار برای تشخیص مشکلات سازگاری وجود دارد و به‌طور پیش‌فرض فعال است. .IP "\fB\-Wold\-style\-cast\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wold-style-cast (C++ and Objective-C++ only)" اگر تبدیل نوع به سبک قدیم (سبک C) به یک نوع غیر void درون برنامه‌ای به زبان C++ استفاده شود، هشدار می‌دهد. تبدیل نوع‌های سبک جدید (\f(CW\*(C`dynamic_cast\*(C'\fR، \&\f(CW\*(C`static_cast\*(C'\fR، \f(CW\*(C`reinterpret_cast\*(C'\fR، و \f(CW\*(C`const_cast\*(C'\fR) در برابر اثرهای ناخواسته آسیب‌پذیری کمتری دارند و جستجوی آن‌ها بسیار آسان‌تر است. .IP "\fB\-Woverloaded\-virtual\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Woverloaded-virtual (C++ and Objective-C++ only)" .PD 0 .IP \fB\-Woverloaded\-virtual=\fR\fIn\fR 4 .IX Item "-Woverloaded-virtual=n" .PD هنگامی که اعلان یک تابع، توابع مجازی کلاسی پایه را پنهان می‌کند، هشدار می‌دهد. برای نمونه، در: .Sp .Vb 3 \& struct A { \& virtual void f(); \& }; \& \& struct B: public A { \& void f(int); // does not override \& }; .Ve .Sp نسخهٔ کلاس \f(CW\*(C`A\*(C'\fR از تابع \f(CW\*(C`f\*(C'\fR در کلاس \f(CW\*(C`B\*(C'\fR پنهان می‌شود و کدی مانند: .Sp .Vb 2 \& B* b; \& b\->f(); .Ve .Sp در کامپایل با شکست مواجه می‌شود. .Sp در مواردی که امضاهای متفاوت تصادفی نیستند، ساده‌ترین راه‌حل افزودن یک اعلان using به کلاس مشتق‌شده است تا تابع کلاس پایه از حالت پنهان خارج شود؛ برای مثال افزودن \f(CW\*(C`using A::f;\*(C'\fR به \f(CW\*(C`B\*(C'\fR. .Sp پسوند اختیاری سطح (level)، رفتار را زمانی کنترل می‌کند که همهٔ اعلان‌ها در کلاس مشتق‌شده، توابع مجازی در کلاس پایه را بازنویسی (override) کنند، حتی اگر همهٔ توابع پایه بازنویسی نشده باشند: .Sp .Vb 4 \& struct C { \& virtual void f(); \& virtual void f(int); \& }; \& \& struct D: public C { \& void f(int); // does override \& } .Ve .Sp احتمال اینکه این الگو یک اشتباه باشد کمتر است؛ اگر از D تنها به‌طور مجازی استفاده شود، کاربر ممکن است تشخیص داده باشد که معناشناسی کلاس پایه برای برخی از سربارگذاری‌ها مناسب است. .Sp در سطح ۱، این حالت هشداری صادر نمی‌کند؛ در سطح ۲ هشدار می‌دهد. گزینهٔ \fB\-Woverloaded\-virtual\fR به‌تنهایی سطح ۲ را انتخاب می‌کند. سطح ۱ در \fB\-Wall\fR گنجانده شده است. .IP "\fB\-Wno\-pmf\-conversions\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wno-pmf-conversions (C++ and Objective-C++ only)" پیام تشخیصی را برای تبدیل یک اشاره‌گر مقید به تابع عضو (bound pointer to member function) به یک اشاره‌گر معمولی غیرفعال می‌کند. .IP "\fB\-Wsign\-promo\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wsign-promo (C++ and Objective-C++ only)" هنگامی که تفکیک سربارگذاری (overload resolution)، ترفیع (promotion) از یک نوع بدون‌علامت یا شمارشی به یک نوع علامت‌دار را بر تبدیل به نوع بدون‌علامت هم‌اندازه ترجیح می‌دهد، هشدار می‌دهد. نسخه‌های پیشین G++ تلاش می‌کردند بدون‌علامت بودن را حفظ کنند، اما استاندارد رفتار فعلی را الزام می‌کند. .IP "\fB\-Wtemplates\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wtemplates (C++ and Objective-C++ only)" هنگام مواجهه با اعلان یک قالب اولیه (primary template)، هشدار می‌دهد. برخی از قواعد کدنویسی استفاده از قالب‌ها را مجاز نمی‌دانند و از این گزینه می‌توان برای اعمال آن قاعده استفاده کرد. این هشدار در فایل‌های سرآیند سیستمی مانند STL غیرفعال است، بنابراین همچنان می‌توان از STL استفاده کرد. همچنین می‌توان قالب‌ها را نمونه‌سازی (instantiate) یا تخصیص ویژه (specialize) کرد. .IP "\fB\-Wmismatched\-new\-delete\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wmismatched-new-delete (C++ and Objective-C++ only)" دربارهٔ عدم تطابق میان فراخوانی‌های \f(CW\*(C`operator new\*(C'\fR یا \f(CW\*(C`operator delete\*(C'\fR و فراخوانی متناظر با تابع تخصیص یا آزادسازی هشدار می‌دهد. این شامل فراخوانی‌های \f(CW\*(C`operator delete\*(C'\fR در C++ با اشاره‌گرهایی است که از شکل‌های ناهماهنگ \f(CW\*(C`operator new\*(C'\fR یا از توابع دیگرِ تخصیص‌دهندهٔ اشیائی بازگردانده شده‌اند که \f(CW\*(C`operator delete\*(C'\fR برای آن‌ها آزادساز مناسبی نیست؛ همچنین فراخوانی سایر توابع آزادسازی با اشاره‌گرهای بازگردانده‌شده از \f(CW\*(C`operator new\*(C'\fR که تابع آزادسازی برای آن‌ها مناسب نیست را نیز در بر می‌گیرد. .Sp برای نمونه، عبارت \f(CW\*(C`delete\*(C'\fR در تابع زیر تشخیص داده می‌شود زیرا با شکل آرایه‌ایِ عبارت \f(CW\*(C`new\*(C'\fR که آرگومان اشاره‌گر از آن بازگردانده شده است تطابق ندارد. به همین ترتیب، فراخوانی \f(CW\*(C`free\*(C'\fR نیز تشخیص داده می‌شود. .Sp .Vb 4 \& void f () \& { \& int *a = new int[n]; \& delete a; // warning: mismatch in array forms of expressions \& \& char *p = new char[n]; \& free (p); // warning: mismatch between new and free \& } .Ve .Sp گزینهٔ مرتبط \fB\-Wmismatched\-dealloc\fR عدم تطابق‌های مربوط به توابع تخصیص و آزادسازی غیر از \f(CW\*(C`operator new\*(C'\fR و \f(CW\*(C`operator delete\*(C'\fR را تشخیص می‌دهد. .Sp گزینهٔ \fB\-Wmismatched\-new\-delete\fR در \fB\-Wall\fR گنجانده شده است..IP "\fB\-Wmismatched\-tags\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wmismatched-tags (C++ and Objective-C++ only)" هنگام اعلان structها، classها، الگوهای کلاس (class templates) و تخصیص‌های ویژهٔ (specializations) آن‌ها با یک class\-key که با تعریف یا با اولین اعلان (در صورتی که تعریفی ارائه نشده باشد) مطابقت ندارد، هشدار می‌دهد. .Sp برای نمونه، اعلان \f(CW\*(C`struct Object\*(C'\fR در فهرست آرگومان‌های \f(CW\*(C`draw\*(C'\fR باعث فعال شدن هشدار می‌شود. برای جلوگیری از آن، یا class\-key اضافیِ \f(CW\*(C`struct\*(C'\fR را حذف کنید یا آن را با \f(CW\*(C`class\*(C'\fR جایگزین نمایید تا با تعریف آن مطابقت داشته باشد. .Sp .Vb 5 \& class Object { \& public: \& virtual ~Object () = 0; \& }; \& void draw (struct Object*); .Ve .Sp همان‌طور که مثال بالا نشان می‌دهد، اعلان یک کلاس با class\-key از نوع \f(CW\*(C`struct\*(C'\fR نادرست نیست. هدف گزینهٔ \fB\-Wmismatched\-tags\fR کمک به دستیابی به سبکی یکدست در اعلان‌های کلاس است. در کدهایی که قرار است برای کامپایلرهای مبتنی بر Windows قابل حمل باشند، این هشدار به جلوگیری از ارجاعات حل‌نشده (unresolved references) ناشی از تفاوت در درهم‌سازی نمادها (symbol mangling) که با class\-keyهای متفاوت اعلان شده‌اند کمک می‌کند. این گزینه می‌تواند به تنهایی یا همراه با \fB\-Wredundant\-tags\fR استفاده شود. .IP "\fB\-Wmultiple\-inheritance\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wmultiple-inheritance (C++ and Objective-C++ only)" هنگامی که کلاسی با چندین کلاس پایهٔ مستقیم (direct base classes) تعریف شود، هشدار می‌دهد. برخی قوانین کدنویسی وراثت چندگانه (multiple inheritance) را ممنوع می‌کنند و از این گزینه می‌توان برای اعمال این قاعده استفاده کرد. این هشدار در داخل فایل‌های سرایند سیستمی مانند STL غیرفعال است، بنابراین همچنان می‌توان از STL استفاده کرد. همچنین می‌توان کلاس‌هایی تعریف کرد که به‌طور غیرمستقیم از وراثت چندگانه بهره می‌برند. .IP \fB\-Wvirtual\-inheritance\fR 4 .IX Item "-Wvirtual-inheritance" هنگامی که کلاسی با یک کلاس پایهٔ مستقیم مجازی (virtual direct base class) تعریف شود، هشدار می‌دهد. برخی قوانین کدنویسی وراثت چندگانه را ممنوع می‌کنند و از این گزینه می‌توان برای اعمال این قاعده استفاده کرد. این هشدار در داخل فایل‌های سرایند سیستمی مانند STL غیرفعال است، بنابراین همچنان می‌توان از STL استفاده نمود. همچنین می‌توان کلاس‌هایی تعریف کرد که به‌طور غیرمستقیم از وراثت مجازی استفاده می‌کنند. .IP \fB\-Wno\-virtual\-move\-assign\fR 4 .IX Item "-Wno-virtual-move-assign" هشدارهای مربوط به ارث‌بری از یک پایهٔ مجازی دارای عملگر انتساب انتقال (move assignment operator) غیرساده (non\-trivial) در C++11 را سرکوب می‌کند. این مسئله خطرناک است زیرا اگر پایهٔ مجازی از بیش از یک مسیر در دسترس باشد، چندین بار انتقال می‌یابد؛ به این معنی که هر دو شیء در وضعیت منتقل‌شده (moved\-from) قرار می‌گیرند. اگر عملگر انتساب انتقال طوری نوشته شده باشد که از انتقال یک شیءِ منتقل‌شده جلوگیری کند، می‌توان این هشدار را غیرفعال کرد. .IP \fB\-Wnamespaces\fR 4 .IX Item "-Wnamespaces" هنگامی که یک تعریف namespace باز شود، هشدار می‌دهد. برخی قوانین کدنویسی namespaceها را ممنوع می‌کنند و از این گزینه می‌توان برای اعمال این قاعده استفاده کرد. این هشدار در داخل فایل‌های سرایند سیستمی مانند STL غیرفعال است، بنابراین همچنان می‌توان از STL استفاده کرد. همچنین می‌توان از رهنمودهای using و نام‌های واجد شرایط (qualified names) استفاده کرد. .IP "\fB\-Wno\-template\-body\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wno-template-body (C++ and Objective-C++ only)" تشخیص خطاها را هنگام تجزیهٔ (parsing) یک الگو (template) غیرفعال می‌کند و در عوض خطا را تنها هنگام نمونه‌سازی (instantiation) الگو صادر می‌نماید. از این پرچم می‌توان برای تنزل دادن چنین خطاهایی به هشدار با استفاده از \fBWno\-error=\fR یا \fB\-fpermissive\fR نیز استفاده کرد. .IP "\fB\-Wno\-template\-id\-cdtor\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wno-template-id-cdtor (C++ and Objective-C++ only)" هشدار مربوط به استفاده از simple\-template\-id به عنوان declarator\-id برای یک سازنده (constructor) یا ویرانگر (destructor) را که بر اساس DR 2237 در C++20 نامعتبر شد، غیرفعال می‌کند. برای مثال: .Sp .Vb 4 \& template struct S { \& S(); // should be S(); \& ~S(); // should be ~S(); \& }; .Ve .Sp گزینهٔ \fB\-Wtemplate\-id\-cdtor\fR به‌طور پیش‌فرض با \fB\-std=c++20\fR فعال می‌شود؛ همچنین توسط \fB\-Wc++20\-compat\fR نیز فعال می‌گردد. .IP \fB\-Wtemplate\-names\-tu\-local\fR 4 .IX Item "-Wtemplate-names-tu-local" هنگامی که بدنهٔ یک الگو، افشای (exposure) یک موجودیت محلیِ واحد ترجمه (translation\-unit\-local entity) را پنهان می‌کند، هشدار می‌دهد. در بیشتر موارد، ارجاع به یک موجودیت محلیِ واحد ترجمه (مانند یک اعلان با پیوند درونی / internal linkage) در موجودیتی که به CMI یک ماژول منتقل می‌شود، خطا است. با این حال، در مقداردهندهٔ اولیهٔ یک متغیر یا در بدنهٔ یک تابع غیر inline، این مورد یک افشا محسوب نمی‌شود و خطایی صادر نمی‌گردد. .Sp اگر الگوهای متغیر یا تابع به چنین موجودیتی ارجاع دهند، این امر می‌تواند باعث شود که الگوها به‌طور تصادفی غیرقابل استفاده شوند، زیرا سایر واحدهای ترجمه که الگو را وارد (import) می‌کنند هرگز قادر به نمونه‌سازی آن نخواهند بود. این هشدار تلاش می‌کند مواردی را که ممکن است این اتفاق رخ دهد شناسایی کند. وجود یک نمونه‌سازی صریح (explicit instantiation) این هشدار را بی‌اثر می‌کند. .Sp این پرچم توسط \fB\-Wextra\fR فعال می‌شود. .IP "\fB\-Wno\-terminate\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wno-terminate (C++ and Objective-C++ only)" هشدار مربوط به عبارت throw را که بلافاصله منجر به فراخوانی \f(CW\*(C`terminate\*(C'\fR می‌شود، غیرفعال می‌کند. .IP "\fB\-Wno\-vexing\-parse\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wno-vexing-parse (C++ and Objective-C++ only)" دربارهٔ ابهام نحوی «آزاردهنده‌ترین تجزیه» (most vexing parse) هشدار می‌دهد. این گزینه مواردی را هشدار می‌دهد که اعلان شبیه به تعریف یک متغیر به نظر می‌رسد، اما قوانین زبان C++ ایجاب می‌کند که به عنوان اعلان یک تابع تفسیر شود. برای مثال: .Sp .Vb 4 \& void f(double a) { \& int i(); // extern int i (void); \& int n(int(a)); // extern int n (int); \& } .Ve .Sp مثالی دیگر: .Sp .Vb 6 \& struct S { S(int); }; \& void f(double a) { \& S x(int(a)); // extern struct S x (int); \& S y(int()); // extern struct S y (int (*) (void)); \& S z(); // extern struct S z (void); \& } .Ve .Sp این هشدار راه‌حل‌هایی را برای چگونگی رفع چنین ابهامی پیشنهاد می‌دهد؛ برای مثال، می‌تواند حذف پرانتزها یا استفاده از آکولاها را پیشنهاد دهد. .Sp این هشدار به‌طور پیش‌فرض فعال است. .IP "\fB\-Wno\-class\-conversion\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wno-class-conversion (C++ and Objective-C++ only)" هنگامی که یک تابع تبدیل (conversion function) شیئی را به همان نوع، به یک کلاس پایه از آن نوع، یا به void تبدیل می‌کند، هشدار نمی‌دهد؛ چنین تابع تبدیلی هرگز فراخوانی نخواهد شد. .IP "\fB\-Wvolatile\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wvolatile (C++ and Objective-C++ only)" دربارهٔ کاربردهای منسوخ‌شدهٔ توصیف‌گر \f(CW\*(C`volatile\*(C'\fR هشدار می‌دهد. این شامل عبارت‌های پسوندی و پیشوندی \f(CW\*(C`++\*(C'\fR و \f(CW\*(C`\-\-\*(C'\fR برای نوع‌های دارای توصیف‌گر \f(CW\*(C`volatile\*(C'\fR، استفاده از انتساب‌های ساده در مواردی که عملوند چپ یک نوع غیرکلاسی با توصیف‌گر \f(CW\*(C`volatile\*(C'\fR است برای مقدار آن‌ها، انتساب‌های مرکب که در آن‌ها عملوند چپ یک نوع غیرکلاسی مقید به \f(CW\*(C`volatile\*(C'\fR است، نوع بازگشتی تابع با توصیف‌گر \f(CW\*(C`volatile\*(C'\fR، نوع پارامتر با توصیف‌گر \f(CW\*(C`volatile\*(C'\fR، و اتصال‌های ساخت‌یافته (structured bindings) از نوع مقید به \f(CW\*(C`volatile\*(C'\fR می‌شود. این کاربردها در C++20 منسوخ شده‌اند. .Sp به‌طور پیش‌فرض با \fB\-std=c++20\fR فعال است. پیش از \fB\-std=c++20\fR، با استفادهٔ صریح از \fB\-Wdeprecated\fR فعال می‌شود. .IP \fB\-Waligned\-new\fR 4 .IX Item "-Waligned-new" دربارهٔ عبارت new برای نوعی که به ترازبندی (alignment) بیشتری نسبت به \f(CWalignof(std::max_align_t)\fR نیاز دارد اما از یک تابع تخصیص بدون پارامتر ترازبندی صریح استفاده می‌کند، هشدار می‌دهد. این گزینه توسط \fB\-Wall\fR فعال می‌شود. .Sp به‌طور معمول این گزینه فقط دربارهٔ توابع تخصیص سراسری هشدار می‌دهد، اما \fB\-Waligned\-new=all\fR دربارهٔ توابع تخصیص عضو کلاس نیز هشدار صادر می‌کند. .IP \fB\-Wno\-placement\-new\fR 4 .IX Item "-Wno-placement-new" .PD 0 .IP \fB\-Wplacement\-new=\fR\fIn\fR 4 .IX Item "-Wplacement-new=n" .PD دربارهٔ عبارت‌های placement new با رفتار تعریف‌نشده (undefined behavior) هشدار می‌دهد، مانند ساخت یک شیء در بافری که از اندازهٔ نوع آن شیء کوچک‌تر است. برای مثال، عبارت placement new زیر تشخیص داده می‌شود زیرا تلاش می‌کند آرایه‌ای از ۶۴ عدد صحیح را در بافری که تنها ۶۴ بایت است بسازد. .Sp .Vb 2 \& char buf [64]; \& new (buf) int[64]; .Ve .Sp این هشدار به‌طور پیش‌فرض فعال است. .RS 4 .IP \fB\-Wplacement\-new=1\fR 4 .IX Item "-Wplacement-new=1" این سطح پیش‌فرض هشدار برای \fB\-Wplacement\-new\fR است. در این سطح، هشدار برای برخی ساختارهای کاملاً تعریف‌نشده که GCC به عنوان افزونه جهت سازگاری با کدهای قدیمی مجاز می‌داند، صادر نمی‌شود. برای مثال، عبارت \f(CW\*(C`new\*(C'\fR زیر در این سطح تشخیص داده نمی‌شود، هرچند که بر اساس استاندارد C++ رفتار تعریف‌نشده دارد، زیرا فراتر از انتهای آرایهٔ تک‌عنصری می‌نویسد. .Sp .Vb 3 \& struct S { int n, a[1]; }; \& S *s = (S *)malloc (sizeof *s + 31 * sizeof s\->a[0]); \& new (s\->a)int [32](); .Ve.IP \fB\-Wplacement\-new=2\fR 4 .IX Item "-Wplacement-new=2" در این سطح، علاوه بر تشخیص تمامی ساختارهای مشابه سطح ۱، تشخیصی نیز برای عبارت‌های placement new صادر می‌شود که شیئی را در آخرین عضو ساختار می‌سازند؛ عضوی که نوع آن آرایه‌ای تک‌عنصری بوده و اندازهٔ آن کمتر از اندازهٔ شیء در حال ساخت است. گرچه مثال پیشین تشخیص داده می‌شود، ساختار زیر از افزونهٔ flexible member array برای پرهیز از هشدار در سطح ۲ بهره می‌برد. .Sp .Vb 3 \& struct S { int n, a[]; }; \& S *s = (S *)malloc (sizeof *s + 32 * sizeof s\->a[0]); \& new (s\->a)int [32](); .Ve .RE .RS 4 .RE .IP \fB\-Wcatch\-value\fR 4 .IX Item "-Wcatch-value" .PD 0 .IP "\fB\-Wcatch\-value=\fR\fIn\fR\fB \fR(فقط C++ و Objective\-C++)" 4 .IX Item "-Wcatch-value=n (C++ and Objective-C++ only)" .PD دربارهٔ گرداننده‌های catch که از طریق ارجاع (reference) مقدار را دریافت نمی‌کنند هشدار می‌دهد. با \fB\-Wcatch\-value=1\fR (یا به‌طور خلاصه \fB\-Wcatch\-value\fR) دربارهٔ نوع‌های کلاسی چندریختی (polymorphic) که با مقدار (by value) دریافت می‌شوند هشدار می‌دهد. با \fB\-Wcatch\-value=2\fR دربارهٔ همهٔ نوع‌های کلاسی که با مقدار دریافت می‌شوند هشدار می‌دهد. با \fB\-Wcatch\-value=3\fR دربارهٔ همهٔ انواعی که از طریق ارجاع دریافت نمی‌شوند هشدار می‌دهد. \fB\-Wcatch\-value\fR توسط \fB\-Wall\fR فعال می‌شود. .IP "\fB\-Wconditionally\-supported\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wconditionally-supported (C++ and Objective-C++ only)" دربارهٔ ساختارهای conditionally\-supported (C++11 [intro.defs]) هشدار می‌دهد. .IP "\fB\-Wno\-defaulted\-function\-deleted\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wno-defaulted-function-deleted (C++ and Objective-C++ only)" هنگامی که یک تابع با پیش‌فرض صریح (explicitly defaulted) توسط کامپایلر حذف (delete) می‌شود، هشدار می‌دهد. این حالت زمانی می‌تواند رخ دهد که نوع اعلان‌شدهٔ تابع با نوع تابعی که به‌طور ضمنی اعلان می‌شد، مطابقت نداشته باشد. این هشدار به‌طور پیش‌فرض فعال است. .IP "\fB\-Wno\-delete\-incomplete\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wno-delete-incomplete (C++ and Objective-C++ only)" هنگام حذف (delete) یک اشاره‌گر به نوع ناقص (incomplete type)، که ممکن است موجب رفتار تعریف‌نشده در زمان اجرا شود، هشدار نمی‌دهد. این هشدار به‌طور پیش‌فرض فعال است. .IP "\fB\-Wextra\-semi\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wextra-semi (C++, Objective-C++ only)" دربارهٔ نقطه‌ویرگول‌های (semicolon) اضافی هشدار می‌دهد. زمینه‌های مختلفی وجود دارند که در آن‌ها ممکن است یک نقطه‌ویرگول اضافی رخ دهد. یکی از آن‌ها نقطه‌ویرگول پس از تعریف درون‌کلاسی توابع است که در همهٔ گویش‌های C++ معتبر است (و هرگز یک pedwarn به شمار نمی‌آید): .Sp .Vb 3 \& struct S { \& void foo () {}; \& }; .Ve .Sp مورد دیگر، نقطه‌ویرگول اضافی در حوزهٔ فضای‌نام (namespace scope) است که از C++11 مجاز شده است (بنابراین در C++98 یک pedwarn است): .Sp .Vb 3 \& struct S { \& }; \& ; .Ve .Sp و مورد دیگر، نقطه‌ویرگول اضافی درون تعاریف کلاس است که از C++11 مجاز شده است (بنابراین در C++98 یک pedwarn است): .Sp .Vb 4 \& struct S { \& int a; \& ; \& }; .Ve .IP "\fB\-Wno\-global\-module\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wno-global-module (C++ and Objective-C++ only)" تشخیص هشدار/خطا را برای زمانی که بخش ماژول سراسری (global module fragment) یک واحد ماژول صرفاً از دستورهای پیش‌پردازنده تشکیل نشده باشد، غیرفعال می‌کند. .IP "\fB\-Wno\-inaccessible\-base\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wno-inaccessible-base (C++, Objective-C++ only)" این گزینه هشدارهایی را کنترل می‌کند که هنگام غیرقابل دسترس بودن یک کلاس پایه در کلاسی مشتق‌شده از آن به دلیل ابهام رخ می‌دهند. این هشدار به‌طور پیش‌فرض فعال است. توجه داشته باشید که هشدار برای کلاس‌های پایهٔ مجازی مبهم توسط گزینهٔ \fB\-Wextra\fR فعال می‌شود. .Sp .Vb 1 \& struct A { int a; }; \& \& struct B : A { }; \& \& struct C : B, A { }; .Ve .IP \fB\-Wno\-inherited\-variadic\-ctor\fR 4 .IX Item "-Wno-inherited-variadic-ctor" هشدارهای مربوط به استفاده از سازنده‌های ارث‌بری‌شدهٔ (inheriting constructors) استاندارد C++11 را در حالتی که کلاس پایهٔ به ارث‌رسیده دارای سازندهٔ متغیرآرگومان C (C variadic) باشد، سرکوب می‌کند؛ این هشدار به‌طور پیش‌فرض فعال است زیرا بیضی (...) به ارث برده نمی‌شود. .IP "\fB\-Wno\-invalid\-offsetof\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wno-invalid-offsetof (C++ and Objective-C++ only)" هشدارهای حاصل از اعمال ماکروی \f(CW\*(C`offsetof\*(C'\fR روی یک نوع غیر POD (non\-POD) را فرو می‌نشاند. طبق استاندارد ۲۰۱۴ ISO C++، اعمال \f(CW\*(C`offsetof\*(C'\fR روی یک نوع با چیدمان غیر استاندارد (non\-standard\-layout) تعریف‌نشده است. با این حال، در پیاده‌سازی‌های موجود C++، معمولاً \f(CW\*(C`offsetof\*(C'\fR نتایج معناداری ارائه می‌دهد. این پرچم برای کاربرانی است که آگاهند کدی غیرقابل‌حمل (nonportable) می‌نویسند و عمداً ترجیح داده‌اند هشدار آن را نادیده بگیرند. .Sp محدودیت‌های مربوط به \f(CW\*(C`offsetof\*(C'\fR ممکن است در نسخه‌های آیندهٔ استاندارد C++ کاهش یابد. .IP "\fB\-Wsized\-deallocation\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wsized-deallocation (C++ and Objective-C++ only)" دربارهٔ تعریف یک تابع آزادسازی حافظهٔ بدون اندازه (unsized deallocation function) .Sp .Vb 2 \& void operator delete (void *) noexcept; \& void operator delete[] (void *) noexcept; .Ve .Sp بدون تعریف تابع آزادسازی متناظر آن با اندازه (sized deallocation function) .Sp .Vb 2 \& void operator delete (void *, std::size_t) noexcept; \& void operator delete[] (void *, std::size_t) noexcept; .Ve .Sp یا برعکس، هشدار می‌دهد. این هشدار توسط \fB\-Wextra\fR همراه با \&\fB\-fsized\-deallocation\fR فعال می‌شود. .IP \fB\-Wsuggest\-final\-types\fR 4 .IX Item "-Wsuggest-final-types" دربارهٔ نوع‌های دارای متدهای مجازی که در صورت اعلان با مشخص‌کنندهٔ \f(CW\*(C`final\*(C'\fR استاندارد C++11 یا در صورت امکان، اعلان درون یک فضای‌نام ناشناس (anonymous namespace)، کیفیت کد آن‌ها بهبود می‌یابد، هشدار می‌دهد. این به GCC امکان می‌دهد فراخوانی‌های چندریختی را با تهاجم بیشتری مجازی‌زدایی (devirtualize) کند. این هشدار همراه با بهینه‌سازی زمان پیوند (link\-time optimization)، که در آن اطلاعات گراف سلسله‌مراتب کلاس‌ها کامل‌تر است، کارآمدتر عمل می‌کند. .IP \fB\-Wsuggest\-final\-methods\fR 4 .IX Item "-Wsuggest-final-methods" دربارهٔ متدهای مجازی که در صورت اعلان با مشخص‌کنندهٔ \f(CW\*(C`final\*(C'\fR استاندارد C++11 یا در صورت امکان، اعلان نوع آن‌ها در یک فضای‌نام ناشناس یا با مشخص‌کنندهٔ \f(CW\*(C`final\*(C'\fR، کیفیت کد آن‌ها بهبود می‌یابد، هشدار می‌دهد. این هشدار همراه با بهینه‌سازی زمان پیوند (link\-time optimization)، که در آن اطلاعات گراف سلسله‌مراتب کلاس‌ها کامل‌تر است، کارآمدتر عمل می‌کند. توصیه می‌شود ابتدا پیشنهادهای \fB\-Wsuggest\-final\-types\fR را بررسی کرده و سپس با نشانه‌گذاری‌های جدید دوباره کامپایل کنید. .IP \fB\-Wsuggest\-override\fR 4 .IX Item "-Wsuggest-override" دربارهٔ بازنویسی (overriding) توابع مجازی که با کلیدواژهٔ \&\f(CW\*(C`override\*(C'\fR مشخص نشده‌اند، هشدار می‌دهد. .IP "\fB\-Wno\-conversion\-null\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wno-conversion-null (C++ and Objective-C++ only)" برای تبدیل‌های بین \f(CW\*(C`NULL\*(C'\fR و نوع‌های غیر اشاره‌گر هشدار نمی‌دهد. \fB\-Wconversion\-null\fR به‌طور پیش‌فرض فعال است..SS "گزینه‌های کنترل لهجه‌های Objective\-C و Objective\-C++" .IX Subsection "Options Controlling Objective-C and Objective-C++ Dialects" (یادداشت: این راهنما خود زبان‌های Objective\-C و Objective\-C++ را شرح نمی‌دهد. .PP این بخش گزینه‌های خط فرمانی را شرح می‌دهد که تنها برای برنامه‌های Objective\-C و Objective\-C++ معنادار هستند. شما همچنین می‌توانید از بیشتر گزینه‌های مستقل از زبانِ کامپایلر GNU استفاده کنید. برای نمونه، ممکن است فایلی مانند \fIsome_class.m\fR را این‌گونه کامپایل کنید: .PP .Vb 1 \& gcc \-g \-fgnu\-runtime \-O \-c some_class.m .Ve .PP در این مثال، \fB\-fgnu\-runtime\fR گزینه‌ای است که تنها برای برنامه‌های Objective\-C و Objective\-C++ در نظر گرفته شده است؛ شما می‌توانید سایر گزینه‌ها را برای هر زبانی که توسط GCC پشتیبانی می‌شود به کار ببرید. .PP توجه داشته باشید از آنجا که Objective\-C یک گسترش برای زبان C است، کامپایل‌های Objective\-C همچنین می‌توانند از گزینه‌های مختص فرانت‌اند C (مانند \&\fB\-Wtraditional\fR) استفاده کنند. به‌طور مشابه، کامپایل‌های Objective\-C++ می‌توانند از گزینه‌های ویژهٔ C++ (مانند \fB\-Wabi\fR) بهره ببرند. .PP در ادامه فهرستی از گزینه‌هایی آمده است که \fIتنها\fR برای کامپایل برنامه‌های Objective\-C و Objective\-C++ کاربرد دارند: .IP \fB\-fconstant\-string\-class=\fR\fIclass\-name\fR 4 .IX Item "-fconstant-string-class=class-name" از \fIclass\-name\fR به‌عنوان نام کلاسی استفاده می‌کند که برای هر رشتهٔ دقیق (literal) مشخص‌شده با نحو \f(CW\*(C`@"..."\*(C'\fR نمونه‌سازی (instantiate) شود. در صورت استفاده از ران‌تایم GNU نام پیش‌فرض کلاس \f(CW\*(C`NXConstantString\*(C'\fR و در صورت استفاده از ران‌تایم NeXT برابر با \&\f(CW\*(C`NSConstantString\*(C'\fR خواهد بود (پایین را ببینید). در سکوهای Darwin / macOS، در صورت حضور گزینهٔ \fB\-fconstant\-cfstrings\fR، این گزینه بر تنظیمات \fB\-fconstant\-string\-class\fR برتری می‌یابد و موجب می‌شود لیترال‌های \&\f(CW\*(C`@"..."\*(C'\fR به‌صورت رشته‌های ثابت CoreFoundation چیده شوند. توجه کنید که \fB\-fconstant\-cfstrings\fR یک نام مستعار برای گزینهٔ معادل وابسته به مقصدِ \&\fB\-mconstant\-cfstrings\fR است. .IP \fB\-fgnu\-runtime\fR 4 .IX Item "-fgnu-runtime" تولید کد شیء (object code) سازگار با ران‌تایم استاندارد Objective\-C گنو (GNU). این حالت پیش‌فرض برای بیشتر انواع سیستم‌ها است. .IP \fB\-fnext\-runtime\fR 4 .IX Item "-fnext-runtime" تولید خروجی سازگار با ران‌تایم NeXT. این مقدار پیش‌فرض برای سیستم‌های مبتنی بر NeXT، از جمله Darwin / macOS است. ماکروی \&\f(CW\*(C`_\|_NEXT_RUNTIME_\|_\*(C'\fR اگر (و تنها اگر) از این گزینه استفاده شود، از پیش تعریف می‌شود. .IP \fB\-fno\-nil\-receivers\fR 4 .IX Item "-fno-nil-receivers" فرض را بر این می‌گذارد که تمام ارسال‌های پیام Objective\-C (\f(CW\*(C`[receiver message:arg]\*(C'\fR) در این واحد ترجمه، اطمینان می‌دهند که گیرنده برابر با \f(CW\*(C`nil\*(C'\fR نیست. این کار امکان استفاده از نقاط ورود کارآمدتر در زمان اجرا (runtime) را فراهم می‌سازد. این گزینه تنها در ترکیب با ران‌تایم NeXT و نسخهٔ 0 یا 1 از ABI در دسترس است. .IP \fB\-fobjc\-abi\-version=\fR\fIn\fR 4 .IX Item "-fobjc-abi-version=n" استفاده از نسخهٔ \fIn\fR از ABI زبان Objective\-C برای ران‌تایم انتخاب‌شده. این گزینه در حال حاضر تنها برای ران‌تایم NeXT پشتیبانی می‌شود. در آن حالت، نسخهٔ 0 همان ABI سنتی (۳۲ بیتی) بدون پشتیبانی از مشخصه‌ها (properties) و دیگر افزونه‌های Objective\-C 2.0 است. نسخهٔ 1، ABI سنتی (۳۲ بیتی) همراه با پشتیبانی از مشخصه‌ها و دیگر افزونه‌های Objective\-C 2.0 است. نسخهٔ 2، ABI مدرن (۶۴ بیتی) است. اگر چیزی تعیین نشود، پیش‌فرض روی ماشین‌های مقصد ۳۲ بیتی نسخهٔ 0 و روی ماشین‌های مقصد ۶۴ بیتی نسخهٔ 2 خواهد بود. .IP \fB\-fobjc\-call\-cxx\-cdtors\fR 4 .IX Item "-fobjc-call-cxx-cdtors" برای هر کلاس Objective\-C، بررسی می‌کند که آیا هر یک از متغیرهای نمونهٔ آن یک شیء C++ با یک سازنده پیش‌فرض غیربدیهی (non\-trivial default constructor) است یا خیر. در این صورت، یک متد نمونهٔ ویژه به نام \f(CW\*(C`\- (id) .cxx_construct\*(C'\fR می‌سازد که سازنده‌های پیش‌فرض غیربدیهی را روی تمام چنین متغیرهای نمونه‌ای به ترتیب اجرا کرده و سپس \f(CW\*(C`self\*(C'\fR را بازمی‌گرداند. به‌طور مشابه، بررسی می‌کند که آیا متغیر نمونه‌ای شیء C++ با یک مخرب غیربدیهی (non\-trivial destructor) است یا نه، و در این صورت، یک متد ویژهٔ \f(CW\*(C`\- (void) .cxx_destruct\*(C'\fR می‌سازد که تمام چنین مخرب‌های پیش‌فرضی را به ترتیب معکوس اجرا می‌کند. .Sp متدهای \f(CW\*(C`\- (id) .cxx_construct\*(C'\fR و \f(CW\*(C`\- (void) .cxx_destruct\*(C'\fR که بدین ترتیب تولید می‌شوند، تنها روی متغیرهای نمونهٔ اعلان‌شده در کلاس Objective\-C فعلی عمل می‌کنند، نه متغیرهایی که از ابرکلاس‌ها به ارث رسیده‌اند. فراخوانی همهٔ چنین متدهایی در سلسله‌مراتب وراثت یک شیء بر عهدهٔ ران‌تایم Objective\-C است. متدهای \f(CW\*(C`\- (id) .cxx_construct\*(C'\fR بلافاصله پس از تخصیص یک نمونه شیء جدید توسط ران‌تایم فراخوانی می‌شوند؛ متدهای \f(CW\*(C`\- (void) .cxx_destruct\*(C'\fR نیز بلافاصله پیش از آنکه ران‌تایم نمونه شیء را بازپس گیرد (آزاد کند)، فراخوانی می‌شوند. .Sp تا زمان نگارش این راهنما، تنها ران‌تایم NeXT در Mac OS X 10.4 و بالاتر از فراخوانی متدهای \f(CW\*(C`\- (id) .cxx_construct\*(C'\fR و \&\f(CW\*(C`\- (void) .cxx_destruct\*(C'\fR پشتیبانی می‌کند. .IP \fB\-fobjc\-direct\-dispatch\fR 4 .IX Item "-fobjc-direct-dispatch" امکان پرش‌های سریع به توزیع‌کننده پیام (message dispatcher) را فراهم می‌کند. در Darwin این کار از طریق comm page انجام می‌پذیرد. .IP \fB\-fobjc\-exceptions\fR 4 .IX Item "-fobjc-exceptions" پشتیبانی نحوی برای مدیریت ساخت‌یافتهٔ استثناها در Objective\-C را، مشابه آنچه توسط C++ ارائه می‌شود، فعال می‌کند. این گزینه برای استفاده از کلمات کلیدی Objective\-C شامل \f(CW@try\fR، \&\f(CW@throw\fR، \f(CW@catch\fR، \f(CW@finally\fR و \&\f(CW@synchronized\fR الزامی است. این گزینه هم با ران‌تایم GNU و هم با ران‌تایم NeXT در دسترس است (اما در ترکیب با ران‌تایم NeXT در Mac OS X 10.2 و قدیمی‌تر در دسترس نیست). .IP \fB\-fobjc\-gc\fR 4 .IX Item "-fobjc-gc" فعال‌سازی زباله‌روبی (GC) در برنامه‌های Objective\-C و Objective\-C++. این گزینه تنها در ران‌تایم NeXT در دسترس است؛ ران‌تایم GNU پیاده‌سازی متفاوتی از زباله‌روبی دارد که نیازی به پرچم‌های خاص کامپایلر ندارد. .IP \fB\-fobjc\-nilcheck\fR 4 .IX Item "-fobjc-nilcheck" برای ران‌تایم NeXT با نسخهٔ 2 از ABI، بررسی می‌کند که آیا گیرنده در فراخوانی‌های متد، پیش از اجرای فراخوانی واقعی nil است یا خیر. این حالت پیش‌فرض است و می‌توان آن را با \&\fB\-fno\-objc\-nilcheck\fR غیرفعال کرد. متدهای کلاس و فراخوانی‌های super، بدون توجه به اینکه این پرچم روی چه مقداری تنظیم شده باشد، هرگز به این صورت از نظر nil بودن بررسی نمی‌شوند. در حال حاضر زمانی که از ران‌تایم GNU یا نسخهٔ قدیمی‌تر ABI ران‌تایم NeXT استفاده می‌شود، این پرچم هیچ اثری ندارد. .IP \fB\-fobjc\-std=objc1\fR 4 .IX Item "-fobjc-std=objc1" مطابقت با نحو زبان Objective\-C 1.0، زبانی که توسط GCC 4.0 شناسایی می‌شد. این گزینه فقط بر افزونه‌های Objective\-C به زبان C/C++ تأثیر می‌گذارد؛ و بر انطباق با استانداردهای C/C++، که توسط پرچم‌های جداگانهٔ گزینه‌های لهجه C/C++ کنترل می‌شوند، اثری ندارد. وقتی از این گزینه با کامپایلر Objective\-C یا Objective\-C++ استفاده شود، هر نحو Objective\-C که توسط GCC 4.0 شناسایی نشود، رد می‌شود. این ویژگی زمانی سودمند است که بخواهید اطمینان حاصل کنید کد Objective\-C شما با نسخه‌های قدیمی‌تر GCC قابل کامپایل است. .IP \fB\-freplace\-objc\-classes\fR 4 .IX Item "-freplace-objc-classes" یک نشانگر ویژه درج می‌کند که به \fBld\|(1)\fR دستور می‌دهد فایل شیء حاصل را به‌صورت ایستا پیوند نزند، و در عوض اجازه دهد \fBdyld\|(1)\fR آن را در زمان اجرا بارگذاری کند. این گزینه در ارتباط با حالت اشکال‌زدایی Fix\-and\-Continue به کار می‌رود، جایی که ممکن است فایل شیء مربوطه در طول اجرای برنامه، بدون نیاز به راه‌اندازی دوبارهٔ خود برنامه، مجدداً کامپایل شده و به‌صورت پویا بازخوانی گردد. در حال حاضر، قابلیت Fix\-and\-Continue تنها همراه با ران‌تایم NeXT در Mac OS X 10.3 و جدیدتر در دسترس است. .IP \fB\-fzero\-link\fR 4 .IX Item "-fzero-link" هنگام کامپایل برای ران‌تایم NeXT، کامپایلر معمولاً فراخوانی‌های \f(CWobjc_getClass("...")\fR را (هنگامی که نام کلاس در زمان کامپایل شناخته‌شده است) با ارجاعات ایستای کلاسی که در زمان بارگذاری مقداردهی اولیه می‌شوند جایگزین می‌کند، که این امر کارایی زمان اجرا را بهبود می‌بخشد. مشخص کردن پرچم \fB\-fzero\-link\fR این رفتار را لغو کرده و سبب می‌شود فراخوانی‌های \f(CWobjc_getClass("...")\fR حفظ شوند. این گزینه در حالت اشکال‌زدایی Zero\-Link مفید است، زیرا به پیاده‌سازی‌های تکی کلاس اجازه می‌دهد در طول اجرای برنامه تغییر داده شوند. ران‌تایم GNU در حال حاضر بدون توجه به گزینه‌های خط فرمان، همواره فراخوانی‌های \f(CWobjc_get_class("...")\fR را حفظ می‌کند. .IP \fB\-fno\-local\-ivars\fR 4 .IX Item "-fno-local-ivars" به‌طور پیش‌فرض، در Objective\-C می‌توان از درون متدهای کلاسی که متغیرهای نمونه در آن اعلان شده‌اند، به گونه‌ای به آن‌ها دسترسی پیدا کرد که گویی متغیرهای محلی هستند. این امر می‌تواند به هم‌پوشانی و سایه‌اندازی (shadowing) میان متغیرهای نمونه و متغیرهای دیگری که به‌صورت محلی درون یک متد کلاس یا به‌صورت سراسری با همان نام اعلان شده‌اند بینجامد. تعیین پرچم \fB\-fno\-local\-ivars\fR این رفتار را غیرفعال کرده و بنابراین از مشکلات سایه‌اندازی متغیرها جلوگیری می‌کند. .IP \fB\-fivar\-visibility=\fR[\fBpublic\fR|\fBprotected\fR|\fBprivate\fR|\fBpackage\fR] 4 .IX Item "-fivar-visibility=[public|protected|private|package]" دیدپذیری پیش‌فرض متغیرهای نمونه را روی گزینهٔ مشخص‌شده تنظیم می‌کند تا متغیرهای نمونه‌ای که بیرون از حوزهٔ هرگونه رهنمود اصلاح‌کنندهٔ دسترسی اعلان شده‌اند، به‌طور پیش‌فرض دیدپذیری تعیین‌شده را داشته باشند. .IP \fB\-gen\-decls\fR 4 .IX Item "-gen-decls" تخلیهٔ اعلان‌های رابط (interface declarations) برای همهٔ کلاس‌های دیده‌شده در فایل مبدأ درون فایلی با نام \fIsourcename.decl\fR. .IP "\fB\-Wassign\-intercept\fR (فقط Objective\-C و Objective\-C++)" 4 .IX Item "-Wassign-intercept (Objective-C and Objective-C++ only)" هرگاه یک انتساب Objective\-C توسط زباله‌روب رهگیری شود، هشدار می‌دهد. .IP "\fB\-Wno\-property\-assign\-default\fR (فقط Objective\-C و Objective\-C++)" 4 .IX Item "-Wno-property-assign-default (Objective-C and Objective-C++ only)" اگر برای یک ویژگی (property) در یک شیء Objective\-C هیچ معناشناسی انتسابی مشخص نشده باشد، هشداری صادر نمی‌کند. .IP "\fB\-Wno\-protocol\fR (فقط Objective\-C و Objective\-C++)" 4 .IX Item "-Wno-protocol (Objective-C and Objective-C++ only)" اگر کلاسی برای پیاده‌سازی یک پروتکل اعلان شده باشد، برای هر متدی در پروتکل که توسط کلاس پیاده‌سازی نشده باشد، هشداری صادر می‌شود. رفتار پیش‌فرض این است که برای هر متدی که صراحتاً در کلاس پیاده‌سازی نشده است هشدار صادر شود، حتی اگر پیاده‌سازی یک متد از ابرکلاس به ارث رسیده باشد. اگر از گزینهٔ \fB\-Wno\-protocol\fR استفاده کنید، متدهای به ارث رسیده از ابرکلاس پیاده‌سازی‌شده تلقی می‌شوند و هیچ هشداری برای آن‌ها صادر نمی‌شود..IP "\fB\-Wobjc\-root\-class\fR (فقط Objective\-C و Objective\-C++)" 4 .IX Item "-Wobjc-root-class (فقط Objective-C و Objective-C++)" اگر واسط یک کلاس فاقد کلاس والد (superclass) باشد، هشدار می‌دهد. به عنوان مثال، بیشتر کلاس‌ها از \f(CW\*(C`NSObject\*(C'\fR (یا \f(CW\*(C`Object\*(C'\fR) ارث‌بری می‌کنند. هنگام اعلان کلاس‌هایی که هدف آن‌ها کلاس ریشه (root class) بودن است، می‌توان با نشانه‌گذاری واسط آن‌ها با \f(CW\*(C`_\|_attribute_\|_((objc_root_class))\*(C'\fR از این هشدار جلوگیری کرد. .IP "\fB\-Wselector\fR (فقط Objective\-C و Objective\-C++)" 4 .IX Item "-Wselector (فقط Objective-C و Objective-C++)" اگر در طول کامپایل، چندین متد با نوع‌های متفاوت برای یک سلکتور مشابه یافت شود، هشدار می‌دهد. این بررسی روی فهرست متدها در مرحلهٔ نهایی کامپایل انجام می‌شود. علاوه بر این، بررسی برای هر سلکتوری که در عبارت \f(CW@selector(...)\fR ظاهر شده و متد متناظر با آن سلکتور در طول کامپایل یافت شده باشد نیز انجام می‌گیرد. از آنجا که این بررسی‌ها جدول متدها را تنها در پایان کامپایل پیمایش می‌کنند، در صورتی که مرحلهٔ نهایی کامپایل حاصل نشود (مثلاً به دلیل یافت شدن خطا در طول کامپایل یا استفاده از گزینهٔ \fB\-fsyntax\-only\fR)، این هشدارها تولید نمی‌شوند. .IP "\fB\-Wstrict\-selector\-match\fR (فقط Objective\-C و Objective\-C++)" 4 .IX Item "-Wstrict-selector-match (فقط Objective-C و Objective-C++)" هنگام تلاش برای ارسال پیام با استفاده از یک سلکتور به دریافت‌کننده‌ای از نوع \f(CW\*(C`id\*(C'\fR یا \f(CW\*(C`Class\*(C'\fR، در صورتی که چندین متد با نوع‌های متفاوت آرگومان و/یا مقدار بازگشتی برای آن سلکتور یافت شود، هشدار می‌دهد. زمانی که این پرچم خاموش باشد (که رفتار پیش‌فرض است)، کامپایلر در صورتی که هرگونه تفاوتِ یافت‌شده محدود به نوع‌هایی با اندازه و تراز (alignment) یکسان باشد، از چنین هشدارهایی صرف‌نظر می‌کند. .IP "\fB\-Wundeclared\-selector\fR (فقط Objective\-C و Objective\-C++)" 4 .IX Item "-Wundeclared-selector (فقط Objective-C و Objective-C++)" اگر عبارت \f(CW@selector(...)\fR که به یک سلکتور اعلان‌نشده ارجاع می‌دهد یافت شود، هشدار می‌دهد. سلکتوری اعلان‌نشده تلقی می‌شود که قبل از عبارت \&\f(CW@selector(...)\fR هیچ متدی با آن نام اعلان نشده باشد؛ چه صراحتاً در یک اعلان \&\f(CW@interface\fR یا \f(CW@protocol\fR، و چه به‌صورت ضمنی در یک بخش \f(CW@implementation\fR. این گزینه بررسی‌های خود را همواره به محض یافتن عبارت \f(CW@selector(...)\fR انجام می‌دهد، در حالی که \fB\-Wselector\fR بررسی‌های خود را تنها در مرحلهٔ پایانی کامپایل انجام می‌دهد. این امر همچنین این شیوهٔ کدنویسی را الزامی می‌کند که متدها و سلکتورها باید پیش از استفاده اعلان شوند. .IP \fB\-print\-objc\-runtime\-info\fR 4 .IX Item "-print-objc-runtime-info" یک هدر C تولید می‌کند که بزرگ‌ترین ساختار پاس داده‌شده با مقدار (pass-by-value) را (در صورت وجود) توصیف می‌کند. .SS "گزینه‌های مهار OpenMP و OpenACC (Options Controlling OpenMP and OpenACC)" .IX Subsection "گزینه‌های مهار OpenMP و OpenACC (Options Controlling OpenMP and OpenACC)" ‏GCC از افزونه‌های OpenMP برای زبان‌های C، C++ و Fortran با گزینهٔ \fB\-fopenmp\fR پشتیبانی می‌کند. به طور مشابه، افزونه‌های OpenACC با \fB\-fopenacc\fR در هر سه زبان پشتیبانی می‌شوند. .IP \fB\-foffload=disable\fR 4 .IX Item "-foffload=disable" .PD 0 .IP \fB\-foffload=default\fR 4 .IX Item "-foffload=default" .IP \fB\-foffload=\fR\fItarget\-list\fR 4 .IX Item "-foffload=target-list" .PD مشخص می‌کند کد برای کدام مقصدهای برون‌سپاری (offload targets) در OpenMP و OpenACC باید تولید شود. رفتار پیش‌فرض که معادل با \fB\-foffload=default\fR است، تولید کد برای تمامی مقصدهای برون‌سپاری پشتیبانی‌شده می‌باشد. شکل \fB\-foffload=disable\fR کد را فقط برای پشتیبان میزبان (host fallback) تولید می‌کند، در حالی که \&\fB\-foffload=\fR\fItarget\-list\fR کد را فقط برای فهرست مشخص‌شده‌ای از مقصدهای برون‌سپاری که با کاما از هم جدا شده‌اند تولید می‌نماید. .Sp مقصدهای برون‌سپاری با قالب درونی سه‌تایی هدف (target-triplet) در GCC مشخص می‌شوند. می‌توانید کامپایلر را با \fB\-v\fR اجرا کنید تا فهرست مقصدهای برون‌سپاری پیکربندی‌شده در ذیل \f(CW\*(C`OFFLOAD_TARGET_NAMES\*(C'\fR نمایش داده شود. .IP \fB\-foffload\-options=\fR\fIoptions\fR 4 .IX Item "-foffload-options=options" .PD 0 .IP \fB\-foffload\-options=\fR\fItarget\-triplet\-list\fR\fB=\fR\fIoptions\fR 4 .IX Item "-foffload-options=target-triplet-list=options" .PD با استفاده از \fB\-foffload\-options=\fR\fIoptions\fR، کامپایلر GCC گزینه‌های مشخص‌شده (\fIoptions\fR) را به کامپایلرهای تمامی مقصدهای برون‌سپاریِ فعال ارسال می‌کند. می‌توانید گزینه‌هایی را که فقط برای یک یا چند مقصد خاص اعمال می‌شوند، با استفاده از شکل \fB\-foffload\-options=\fR\fItarget\-list\fR\fB=\fR\fIoptions\fR مشخص کنید. مقدار \&\fItarget\-list\fR فهرستی از مقادیر جداشده با کاما به همان قالب گزینهٔ \&\fB\-foffload=\fR است. .Sp خطوط فرمان معمول عبارتند از: .Sp .Vb 3 \& \-foffload\-options=\*(Aq\-fno\-math\-errno \-ffinite\-math\-only\*(Aq \e \& \-foffload\-options=nvptx\-none=\-latomic \& \-foffload\-options=amdgcn\-amdhsa=\-march=gfx906 .Ve .IP \fB\-fopenacc\fR 4 .IX Item "-fopenacc" پردازش دایرکتیوهای OpenACC شامل \fB#pragma acc\fR در C/C++ و \&\fB!$acc\fR در Fortran آزادقالب (free-form)، و \&\fB!$acc\fR، \fBc$acc\fR و \&\fB*$acc\fR در Fortran ثابت‌قالب (fixed-form) را فعال می‌کند. این گزینه مستلزم \fB\-pthread\fR است و بنابراین تنها روی مقصدهایی پشتیبانی می‌شود که از \fB\-pthread\fR پشتیبانی می‌کنند. .IP \fB\-fopenacc\-dim=\fR\fIgeom\fR 4 .IX Item "-fopenacc-dim=geom" ابعاد محاسباتی پیش‌فرض را برای ناحیه‌های برون‌سپاری موازی که صراحتاً آن‌ها را مشخص نکرده‌اند تعیین می‌کند. مقدار \fIgeom\fR یک سه‌تایی از اندازه‌های جداشده با \&\fB:\fR به ترتیب \fIgang\fR، \fIworker\fR و \fIvector\fR است. یک اندازه می‌تواند حذف شود تا از مقدار پیش‌فرض مختص به هدف استفاده گردد. .IP \fB\-fopenmp\fR 4 .IX Item "-fopenmp" پردازش دایرکتیوهای OpenMP شامل \fB#pragma omp\fR، \&\fB[[omp::directive(...)]]\fR، \fB[[omp::decl(...)]]\fR و \fB[[omp::sequence(...)]]\fR را در C/C++ فعال می‌کند. در Fortran، دایرکتیو \&\fB!$omp\fR و نشانگر کامپایل مشروط \fB!$\fR را فعال می‌سازد. در Fortran با قالب منبع ثابت، نشانگرها همچنین می‌توانند با \&\fBc\fR یا \fB*\fR آغاز شوند. .Sp این گزینه مستلزم \fB\-pthread\fR است و بنابراین تنها روی مقصدهایی پشتیبانی می‌شود که از \fB\-pthread\fR پشتیبانی دارند. گزینهٔ \fB\-fopenmp\fR مستلزم \fB\-fopenmp\-simd\fR نیز هست. .IP \fB\-fopenmp\-simd\fR 4 .IX Item "-fopenmp-simd" پردازش دایرکتیوهای \f(CW\*(C`simd\*(C'\fR، \f(CW\*(C`declare simd\*(C'\fR، \&\f(CW\*(C`declare reduction\*(C'\fR، \f(CW\*(C`assume\*(C'\fR، \f(CW\*(C`ordered\*(C'\fR، \f(CW\*(C`scan\*(C'\fR و \f(CW\*(C`loop\*(C'\fR در OpenMP، و دایرکتیوهای ترکیبی یا مرکب با \&\f(CW\*(C`simd\*(C'\fR به عنوان جزء سازنده را با \f(CW\*(C`#pragma omp\*(C'\fR، \&\f(CW\*(C`[[omp::directive(...)]]\*(C'\fR، \f(CW\*(C`[[omp::sequence(...)]]\*(C'\fR و \&\f(CW\*(C`[[omp::decl(...)]]\*(C'\fR در C/C++ و \f(CW\*(C`!$omp\*(C'\fR در Fortran فعال می‌کند. علاوه بر این، نشانگر کامپایل مشروط \fB!$\fR را در Fortran فعال می‌سازد. در Fortran با قالب منبع ثابت، نشانگرها همچنین می‌توانند با \&\fBc\fR یا \fB*\fR آغاز شوند. سایر دایرکتیوهای OpenMP نادیده گرفته می‌شوند. مگر اینکه \fB\-fopenmp\fR نیز مشخص شده باشد، ناحیهٔ \f(CW\*(C`loop\*(C'\fR مستقل از بند \f(CW\*(C`bind\*(C'\fR مشخص‌شده به ناحیهٔ وظیفهٔ (task region) جاری متصل می‌شود. .IP \fB\-fopenmp\-target\-simd\-clone\fR 4 .IX Item "-fopenmp-target-simd-clone" .PD 0 .IP \fB\-fopenmp\-target\-simd\-clone=\fR\fIdevice\-type\fR 4 .IX Item "-fopenmp-target-simd-clone=device-type" .PD علاوه بر تولید کلون‌های SIMD برای توابع نشانه‌گذاری‌شده با دایرکتیو \&\f(CW\*(C`declare simd\*(C'\fR، هنگام فعال بودن این گزینه، GCC برای توابع نشانه‌گذاری‌شده با دایرکتیو \f(CW\*(C`declare target\*(C'\fR در OpenMP که برای برداری‌سازی مناسب هستند نیز کلون‌هایی تولید می‌کند. مقدار \&\fIdevice\-type\fR می‌تواند یکی از مقادیر \f(CW\*(C`none\*(C'\fR، \f(CW\*(C`host\*(C'\fR، \f(CW\*(C`nohost\*(C'\fR و \f(CW\*(C`any\*(C'\fR باشد که با کلیدواژه‌های بند \f(CW\*(C`device_type\*(C'\fR در دایرکتیو \f(CW\*(C`declare target\*(C'\fR مطابقت دارند؛ کلون‌ها برای اشتراک دستگاه‌های مشخص‌شده ایجاد می‌شوند. گزینهٔ \&\fB\-fopenmp\-target\-simd\-clone\fR معادل با \&\fB\-fopenmp\-target\-simd\-clone=any\fR و \&\fB\-fno\-openmp\-target\-simd\-clone\fR معادل با \&\fB\-fopenmp\-target\-simd\-clone=none\fR است. .Sp در بهینه‌سازی سطح \fB\-O2\fR و بالاتر (اما نه \fB\-Os\fR یا \fB\-Og\fR)، مقدار پیش‌فرض این بهینه‌سازی \fB\-fopenmp\-target\-simd\-clone=nohost\fR است؛ در غیر این صورت به طور پیش‌فرض غیرفعال است..SS "گزینه‌های کنترل قالب‌بندی پیام‌های عیب‌یابی (Options to Control Diagnostic Messages Formatting)" .IX Subsection "Options to Control Diagnostic Messages Formatting" به‌طور سنتی، پیام‌های عیب‌یابی فارغ از ویژگی‌های دستگاه خروجی (مانند عرض آن و...) قالب‌بندی می‌شدند. می‌توانید از گزینه‌های شرح‌داده‌شده در زیر برای کنترل الگوریتم قالب‌بندی پیام‌های عیب‌یابی استفاده کنید؛ برای مثال تعداد نویسه‌ها در هر خط یا این‌که اطلاعات مکان در کد منبع هر چند وقت یک‌بار گزارش شوند. توجه داشته باشید که ممکن است برخی از فرانت‌اند‌های زبان‌ها این گزینه‌ها را نادیده بگیرند. .IP \fB\-fmessage\-length=\fR\fIn\fR 4 .IX Item "-fmessage-length=n" تلاش می‌کند پیام‌های خطا را به‌گونه‌ای قالب‌بندی کند که در خطوطی با حدود \&\fIn\fR نویسه جا شوند. اگر \fIn\fR صفر باشد، هیچ شکست خطی (line-wrapping) انجام نمی‌شود؛ هر پیام خطا در یک خط واحد نمایش می‌یابد. این حالت پیش‌فرض برای تمام فرانت‌اندها است. .Sp نکته \- این گزینه همچنین بر نمایش دستورهای پیش‌پردازندهٔ \fB#error\fR و \&\fB#warning\fR و نیز مشخصهٔ \fBdeprecated\fR برای توابع/انواع داده/متغیرها اثر می‌گذارد. با این حال، بر پراگماهای \&\fBpragma GCC warning\fR و \fBpragma GCC error\fR تأثیری ندارد. .IP \fB\-fdiagnostics\-plain\-output\fR 4 .IX Item "-fdiagnostics-plain-output" این گزینه درخواست می‌کند که خروجی عیب‌یابی تا حد ممکن ساده باشد، که ممکن است هنگام اجرای \fBdejagnu\fR یا ابزارهای دیگری که نیاز به تجزیهٔ خروجی عیب‌یابی دارند و ترجیح می‌دهند این خروجی در گذر زمان پایدارتر بماند، مفید باشد. \&\fB\-fdiagnostics\-plain\-output\fR در حال حاضر معادل گزینه‌های زیر است: \&\fB\-fno\-diagnostics\-show\-caret \&\-fno\-diagnostics\-show\-line\-numbers \&\-fdiagnostics\-color=never \&\-fdiagnostics\-urls=never \&\-fdiagnostics\-path\-format=separate\-events \&\-fdiagnostics\-text\-art\-charset=none \&\-fno\-diagnostics\-show\-event\-links\fR در آینده، اگر GCC ظاهر پیش‌فرض پیام‌های عیب‌یابی خود را تغییر دهد، گزینهٔ متناظر برای غیرفعال کردن رفتار جدید به این فهرست افزوده خواهد شد. .IP \fB\-fdiagnostics\-show\-location=once\fR 4 .IX Item "-fdiagnostics-show-location=once" تنها در حالت شکست خط (line-wrapping) معنی‌دار است. به گزارشگر پیام‌های عیب‌یابی دستور می‌دهد که اطلاعات مکان در منبع را تنها \fIیک‌بار\fR منتشر کند؛ یعنی اگر پیام بیش از اندازه طولانی باشد که در یک خط فیزیکی واحد جا شود و نیاز به شکستن خط باشد، اطلاعات مکان در منبع دوباره و مکرراً (به‌عنوان پیشوند) در خطوط ادامه‌یافتهٔ بعدی تکرار نخواهد شد. این رفتار پیش‌فرض است. .IP \fB\-fdiagnostics\-show\-location=every\-line\fR 4 .IX Item "-fdiagnostics-show-location=every-line" تنها در حالت شکست خط معنی‌دار است. به گزارشگر پیام‌های عیب‌یابی دستور می‌دهد که همان اطلاعات مکان در منبع را (به‌عنوان پیشوند) برای خطوط فیزیکی حاصل از شکستن پیامی که برای قرارگیری در یک خط واحد بیش از اندازه طولانی است، درج کند. .IP \fB\-fdiagnostics\-color[=\fR\fIWHEN\fR\fB]\fR 4 .IX Item "-fdiagnostics-color[=WHEN]" .PD 0 .IP \fB\-fno\-diagnostics\-color\fR 4 .IX Item "-fno-diagnostics-color" .PD استفاده از رنگ در پیام‌های عیب‌یابی. مقدار \fIWHEN\fR برابر با \fBnever\fR، \fBalways\fR یا \fBauto\fR است. مقدار پیش‌فرض به نحوهٔ پیکربندی کامپایلر بستگی دارد؛ می‌تواند هر یک از گزینه‌های \fIWHEN\fR بالا باشد یا در صورتی که متغیر محیطی \fBGCC_COLORS\fR در محیط وجود نداشته باشد \fBnever\fR و در غیر این صورت \fBauto\fR خواهد بود. \&\fBauto\fR باعث می‌شود GCC تنها زمانی از رنگ استفاده کند که خروجی خطای استاندارد (standard error) یک ترمینال باشد و دستور در پوستهٔ emacs اجرا نشود. صورت‌های \fB\-fdiagnostics\-color\fR و \fB\-fno\-diagnostics\-color\fR به‌ترتیب نام‌های مستعاری برای \fB\-fdiagnostics\-color=always\fR و \&\fB\-fdiagnostics\-color=never\fR هستند. .Sp رنگ‌ها با متغیر محیطی \fBGCC_COLORS\fR تعریف می‌شوند. مقدار آن فهرستی جداشده با دونقطه از قابلیت‌ها و زیررشته‌های Select Graphic Rendition (SGR) است. دستورهای SGR توسط ترمینال یا شبیه‌ساز ترمینال تفسیر می‌شوند. (برای مقادیر مجاز و معانی آن‌ها به‌عنوان مشخصه‌های نویسه، بخش مربوطه را در مستندات پایانهٔ متنی خود ببینید.) این مقادیر زیررشته، اعدادی صحیح در مبنای ده هستند و می‌توان آن‌ها را با نقطه\-ویرگول به یکدیگر متصل کرد. مقادیر رایج برای ترکیب عبارتند از: \&\fB1\fR برای توپر (bold)، \&\fB4\fR برای زیرخط (underline)، \&\fB5\fR برای چشمک‌زن (blink)، \&\fB7\fR برای معکوس (inverse)، \&\fB39\fR برای رنگ پیش‌زمینهٔ پیش‌فرض، \&\fB30\fR تا \fB37\fR برای رنگ‌های پیش‌زمینه، \&\fB90\fR تا \fB97\fR برای رنگ‌های پیش‌زمینه در حالت ۱۶ رنگ، \&\fB38;5;0\fR تا \fB38;5;255\fR برای رنگ‌های پیش‌زمینه در حالت‌های ۸۸ رنگ و ۲۵۶ رنگ، \&\fB49\fR برای رنگ پس‌زمینهٔ پیش‌فرض، \&\fB40\fR تا \fB47\fR برای رنگ‌های پس‌زمینه، \&\fB100\fR تا \fB107\fR برای رنگ‌های پس‌زمینه در حالت ۱۶ رنگ، و \fB48;5;0\fR تا \fB48;5;255\fR برای رنگ‌های پس‌زمینه در حالت‌های ۸۸ رنگ و ۲۵۶ رنگ. .Sp مقدار پیش‌فرض \fBGCC_COLORS\fR عبارت است از: .Sp .Vb 5 \& error=01;31:warning=01;35:note=01;36:range1=32:range2=34:locus=01:\e \& quote=01:path=01;36:fixit\-insert=32:fixit\-delete=31:\e \& diff\-filename=01:diff\-hunk=32:diff\-delete=31:diff\-insert=32:\e \& type\-diff=01;32:fnname=01;32:targs=35:valid=01;31:invalid=01;32\e \& highlight\-a=01;32:highlight\-b=01;34 .Ve .Sp که در آن \fB01;31\fR قرمز توپر، \fB01;35\fR سرخابی توپر، \&\fB01;36\fR فیروزه‌ای توپر، \fB32\fR سبز، \fB34\fR آبی، \&\fB01\fR توپر و \fB31\fR قرمز است. تنظیم \fBGCC_COLORS\fR روی یک رشتهٔ خالی، رنگ‌ها را غیرفعال می‌کند. قابلیت‌های پشتیبانی‌شده به شرح زیر هستند: .RS 4 .ie n .IP """error=""" 4 .el .IP \f(CWerror=\fR 4 .IX Item "error=" زیررشتهٔ SGR برای نشانگرهای :error. .ie n .IP """warning=""" 4 .el .IP \f(CWwarning=\fR 4 .IX Item "warning=" زیررشتهٔ SGR برای نشانگرهای :warning. .ie n .IP """note=""" 4 .el .IP \f(CWnote=\fR 4 .IX Item "note=" زیررشتهٔ SGR برای نشانگرهای :note. .ie n .IP """path=""" 4 .el .IP \f(CWpath=\fR 4 .IX Item "path=" زیررشتهٔ SGR برای رنگ‌آمیزی مسیرهای رخدادهای جریان کنترل (control-flow) که از طریق \fB\-fdiagnostics\-path\-format=\fR چاپ می‌شوند؛ مانند شناسه‌های رخدادهای منفرد و خطوط نشان‌دهندهٔ فراخوانی‌ها و بازگشت‌های بین‌روالی. .ie n .IP """range1=""" 4 .el .IP \f(CWrange1=\fR 4 .IX Item "range1=" زیررشتهٔ SGR برای نخستین محدودهٔ اضافی. .ie n .IP """range2=""" 4 .el .IP \f(CWrange2=\fR 4 .IX Item "range2=" زیررشتهٔ SGR برای دومین محدودهٔ اضافی. .ie n .IP """locus=""" 4 .el .IP \f(CWlocus=\fR 4 .IX Item "locus=" زیررشتهٔ SGR برای اطلاعات مکان، \fBfile:line\fR یا \&\fBfile:line:column\fR و غیره. .ie n .IP """quote=""" 4 .el .IP \f(CWquote=\fR 4 .IX Item "quote=" زیررشتهٔ SGR برای اطلاعات چاپ‌شده درون گیومه. .ie n .IP """fnname=""" 4 .el .IP \f(CWfnname=\fR 4 .IX Item "fnname=" زیررشتهٔ SGR برای نام‌های توابع ++C. .ie n .IP """targs=""" 4 .el .IP \f(CWtargs=\fR 4 .IX Item "targs=" زیررشتهٔ SGR برای انتساب پارامترهای الگوی تابع ++C. .ie n .IP """fixit\-insert=""" 4 .el .IP \f(CWfixit\-insert=\fR 4 .IX Item "fixit-insert=" زیررشتهٔ SGR برای اعلان‌های راهنمای بهبود (fix-it) که متن پیشنهادی برای درج یا جایگزینی را مشخص می‌کنند. .ie n .IP """fixit\-delete=""" 4 .el .IP \f(CWfixit\-delete=\fR 4 .IX Item "fixit-delete=" زیررشتهٔ SGR برای اعلان‌های راهنمای بهبود (fix-it) که متن پیشنهادی برای حذف را مشخص می‌کنند. .ie n .IP """diff\-filename=""" 4 .el .IP \f(CWdiff\-filename=\fR 4 .IX Item "diff-filename=" زیررشتهٔ SGR برای سرآیند نام فایل‌ها در وصله‌های تولیدشده. .ie n .IP """diff\-hunk=""" 4 .el .IP \f(CWdiff\-hunk=\fR 4 .IX Item "diff-hunk=" زیررشتهٔ SGR برای آغاز قطعه‌ها (hunks) در وصله‌های تولیدشده. .ie n .IP """diff\-delete=""" 4 .el .IP \f(CWdiff\-delete=\fR 4 .IX Item "diff-delete=" زیررشتهٔ SGR برای خطوط حذف‌شده در وصله‌های تولیدشده. .ie n .IP """diff\-insert=""" 4 .el .IP \f(CWdiff\-insert=\fR 4 .IX Item "diff-insert=" زیررشتهٔ SGR برای خطوط درج‌شده در وصله‌های تولیدشده. .ie n .IP """type\-diff=""" 4 .el .IP \f(CWtype\-diff=\fR 4 .IX Item "type-diff=" زیررشتهٔ SGR برای برجسته‌سازی انواع دادهٔ ناهمخوان در آرگومان‌های الگو در فرانت‌اند ++C. .ie n .IP """valid=""" 4 .el .IP \f(CWvalid=\fR 4 .IX Item "valid=" زیررشتهٔ SGR برای برجسته‌سازی عناصر معتبر در نمودارهای هنر متنی (text art). .ie n .IP """invalid=""" 4 .el .IP \f(CWinvalid=\fR 4 .IX Item "invalid=" زیررشتهٔ SGR برای برجسته‌سازی عناصر نامعتبر در نمودارهای هنر متنی (text art). .ie n .IP """highlight\-a=""" 4 .el .IP \f(CWhighlight\-a=\fR 4 .IX Item "highlight-a=".PD 0 .ie n .IP """highlight\-b=""" 4 .el .IP \f(CWhighlight\-b=\fR 4 .IX Item "highlight-b=" .PD زیررشته‌های SGR برای ایجاد تمایز بین دو مورد متفاوت در پیام‌های تشخیصی، مانند یک جفت نوع ناسازگار. \fB\-fdiagnostics\-show\-highlight\-colors\fR را ببینید. .RE .RS 4 .RE .IP \fB\-fdiagnostics\-urls[=\fR\fIWHEN\fR\fB]\fR 4 .IX Item "-fdiagnostics-urls[=WHEN]" استفاده از دنباله‌های گریز برای تعبیهٔ URLها در پیام‌های تشخیصی. برای نمونه، هنگامی که \&\fB\-fdiagnostics\-show\-option\fR متنی را برای نمایش گزینهٔ خط فرمانی که پیام تشخیصی را کنترل می‌کند صادر می‌کند، یک URL برای مستندات آن گزینه تعبیه می‌شود. .Sp \&\fIWHEN\fR می‌تواند \fBnever\fR، \fBalways\fR یا \fBauto\fR باشد. مقدار \&\fBauto\fR باعث می‌شود GCC تنها زمانی از دنباله‌های گریز URL استفاده کند که خطای استاندارد یک ترمینال باشد، و همچنین دستور درون یک شل emacs یا هر ترمینال گرافیکی دیگری که ناسازگاری آن با این ویژگی شناخته شده است اجرا نشود؛ به پایین مراجعه کنید. .Sp مقدار پیش‌فرض به نحوهٔ پیکربندی کامپایلر بستگی دارد. این مقدار می‌تواند هر یک از گزینه‌های \fIWHEN\fR بالا باشد. .Sp همچنین می‌توان GCC را (از طریق گزینهٔ زمان پیکربندی \&\fB\-\-with\-diagnostics\-urls=auto\-if\-env\fR) به‌گونه‌ای پیکربندی کرد که مقدار پیش‌فرض تحت تأثیر متغیرهای محیطی قرار گیرد. تحت چنین پیکربندی‌ای، اگر هر یک از متغیرهای محیطی \fBGCC_URLS\fR یا \fBTERM_URLS\fR در محیط کامپایلر موجود و غیرخالی باشند، GCC به‌طور پیش‌فرض از \fBauto\fR استفاده می‌کند، و در صورت عدم وجود هر دو، از \fBnever\fR استفاده خواهد کرد. .Sp با این حال، حتی با \fB\-fdiagnostics\-urls=always\fR نیز این رفتار وابسته به این متغیرهای محیطی است: اگر \fBGCC_URLS\fR روی خالی یا \fBno\fR تنظیم شده باشد، آدرس‌های وب در پیام‌های تشخیصی تعبیه نمی‌شوند. اگر روی \fBst\fR تنظیم شود، آدرس‌های وب از دنباله‌های گریز ST استفاده می‌کنند. اگر روی \fBbel\fR (پیش‌فرض) تنظیم شود، آدرس‌های وب از دنباله‌های گریز BEL استفاده می‌کنند. هر مقدار غیرخالی دیگری این ویژگی را فعال می‌کند. اگر \fBGCC_URLS\fR تنظیم نشده باشد، از \fBTERM_URLS\fR به عنوان جایگزین استفاده می‌شود. نکته: ST یک دنبالهٔ گریز ANSI و پایان‌دهندهٔ رشته \fBESC \e\fR است؛ BEL یک نویسهٔ ASCII (همان CTRL\-G) است که معمولاً صدایی مانند بوق (beep) پخش می‌کند. .Sp در حال حاضر GCC تلاش می‌کند چند ترمینال را که عدم پشتیبانی آن‌ها از ویژگی URL شناخته شده است، و دارای باگ هستند یا دست‌کم در برخی از نسخه‌هایی که هنوز در حال استفاده هستند باگ داشته‌اند و احتمال دارد دنباله‌های گریز URL در آن‌ها رفتار نادرست داشته باشند (یعنی نویسه‌های نامفهوم روی صفحه چاپ کنند)، شناسایی کند. این فهرست در حال حاضر شامل xfce4\-terminal، برخی نسخه‌های gnome\-terminal که دارای باگ شناخته شده‌اند، کنسول linux، و mingw است. این بررسی را می‌توان با \fB\-fdiagnostics\-urls=always\fR نادیده گرفت. .IP \fB\-fno\-diagnostics\-show\-option\fR 4 .IX Item "-fno-diagnostics-show-option" به‌طور پیش‌فرض، هر پیام تشخیصی صادرشده شامل متنی است که گزینهٔ خط فرمانی را که مستقیماً آن تشخیص را کنترل می‌کند نشان می‌دهد (اگر چنین گزینه‌ای برای سازوکار تشخیص شناخته شده باشد). مشخص کردن پرچم \&\fB\-fno\-diagnostics\-show\-option\fR از این رفتار جلوگیری می‌کند. .IP \fB\-fno\-diagnostics\-show\-caret\fR 4 .IX Item "-fno-diagnostics-show-caret" به‌طور پیش‌فرض، هر پیام تشخیصی صادرشده شامل خط اصلی کد منبع و یک علامت مکان‌نما (caret) \fB^\fR برای مشخص کردن ستون است. این گزینه از نمایش این اطلاعات جلوگیری می‌کند. اگر گزینهٔ \fB\-fmessage\-length=n\fR مشخص شده باشد، خط کد منبع به \fIn\fR نویسه کوتاه می‌شود. هنگامی که خروجی به ترمینال فرستاده می‌شود، پهنای آن به پهنای تعیین‌شده توسط متغیر محیطی \&\fBCOLUMNS\fR یا در صورت عدم تنظیم، به پهنای ترمینال محدود می‌شود. .IP \fB\-fno\-diagnostics\-show\-labels\fR 4 .IX Item "-fno-diagnostics-show-labels" به‌طور پیش‌فرض، هنگام چاپ کد منبع (از طریق \fB\-fdiagnostics\-show\-caret\fR)، پیام‌های تشخیصی می‌توانند محدوده‌هایی از کد منبع را با اطلاعات مربوطه برچسب‌گذاری کنند، مانند نوع عبارت‌ها: .Sp .Vb 4 \& printf ("foo %s bar", long_i + long_j); \& ~^ ~~~~~~~~~~~~~~~ \& | | \& char * long int .Ve .Sp این گزینه از چاپ این برچسب‌ها جلوگیری می‌کند (در مثال بالا، خطوط عمودی و متن‌های "char *" و "long int"). .IP \fB\-fno\-diagnostics\-show\-event\-links\fR 4 .IX Item "-fno-diagnostics-show-event-links" به‌طور پیش‌فرض، هنگام چاپ مسیرهای اجرا (از طریق \&\fB\-fdiagnostics\-path\-format=inline\-events\fR)، GCC خطوطی را برای اتصال رویدادهای مرتبط چاپ می‌کند، مانند خطی که رویدادهای ۱ و ۲ را در نمونهٔ زیر به هم متصل می‌کند: .Sp .Vb 10 \& 3 | if (p) \& | ^ \& | | \& | (1) following \`false\*(Aq branch (when \`p\*(Aq is NULL)... \->\-+ \& | | \& | | \& |+\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-+ \& 4 || return 0; \& 5 || return *p; \& || ~ \& || | \& |+\-\-\-\-\-\-\-\->(2) ...to here \& | (3) dereference of NULL \`p\*(Aq .Ve .Sp این گزینه از چاپ چنین خطوط اتصال‌دهنده‌ای جلوگیری می‌کند. .IP \fB\-fno\-diagnostics\-show\-cwe\fR 4 .IX Item "-fno-diagnostics-show-cwe" پیام‌های تشخیصی می‌توانند به‌طور اختیاری دارای یک شناسهٔ CWE (\f(CW\*(C`https://cwe.mitre.org/index.html\*(C'\fR) مرتبط باشند. خود GCC چنین فراداده‌ای را تنها برای برخی از تشخیص‌های \fB\-fanalyzer\fR ارائه می‌دهد. پلاگین‌های GCC نیز ممکن است پیام‌های تشخیصی را به همراه چنین فراداده‌ای ارائه دهند. به‌طور پیش‌فرض، در صورت وجود این اطلاعات، همراه با پیام تشخیصی چاپ خواهد شد. این گزینه از چاپ این فراداده جلوگیری می‌کند. .IP \fB\-fno\-diagnostics\-show\-rules\fR 4 .IX Item "-fno-diagnostics-show-rules" پیام‌های تشخیصی می‌توانند به‌طور اختیاری دارای قواعد مرتبط باشند، مانند قواعدی برگرفته از یک استاندارد کدنویسی یا یک مشخصات فنی. خود GCC این کار را برای هیچ‌یک از تشخیص‌های خود انجام نمی‌دهد، اما پلاگین‌ها ممکن است این کار را انجام دهند. به‌طور پیش‌فرض، در صورت وجود این اطلاعات، همراه با پیام تشخیصی چاپ خواهد شد. این گزینه از چاپ این فراداده جلوگیری می‌کند. .IP \fB\-fno\-diagnostics\-show\-highlight\-colors\fR 4 .IX Item "-fno-diagnostics-show-highlight-colors" GCC می‌تواند هنگام چاپ پیام‌های تشخیصی و نقل کد منبع کاربر، از رنگ برای تأکید و ایجاد تمایز استفاده کند. .Sp برای نمونه، در .Sp .Vb 7 \& demo.c: In function \`test_bad_format_string_args\*(Aq: \& ../../src/demo.c:25:18: warning: format \`%i\*(Aq expects argument of type \`int\*(Aq, but argument 2 has type \`const char *\*(Aq [\-Wformat=] \& 25 | printf("hello %i", msg); \& | ~^ ~~~ \& | | | \& | int const char * \& | %s .Ve .RS 4 .IP * 4 عبارت‌های \f(CW%i\fR و \f(CW\*(C`int\*(C'\fR در پیام و \f(CW\*(C`int\*(C'\fR در کد منبع نقل‌شده با استفاده از \f(CW\*(C`highlight\-a\*(C'\fR (به‌طور پیش‌فرض سبز پررنگ) رنگ‌آمیزی می‌شوند، و .IP * 4 عبارت \f(CW\*(C`const char *\*(C'\fR در پیام و کد منبع نقل‌شده هر دو با استفاده از \f(CW\*(C`highlight\-b\*(C'\fR (به‌طور پیش‌فرض آبی پررنگ) رنگ‌آمیزی می‌شوند. .RE .RS 4 .Sp هدف این است که با بهره‌گیری از رنگ برای گروه‌بندی عناصر مرتبط و متمایز ساختن عناصر ناسازگار، توجه خواننده به روابط میان جنبه‌های مختلف پیام تشخیصی و کد منبع جلب شود. .Sp این رنگ‌آمیزی اضافی در صورت فعال بودن چاپ رنگی (مطابق با \fB\-fdiagnostics\-color=\fR) به‌طور پیش‌فرض فعال است، اما می‌توان آن را به‌طور جداگانه از طریق \fB\-fno\-diagnostics\-show\-highlight\-colors\fR غیرفعال کرد. .RE .IP \fB\-fno\-diagnostics\-show\-line\-numbers\fR 4 .IX Item "-fno-diagnostics-show-line-numbers" به‌طور پیش‌فرض، هنگام چاپ کد منبع (از طریق \fB\-fdiagnostics\-show\-caret\fR)، یک حاشیهٔ چپ برای نمایش شمارهٔ خطوط چاپ می‌شود. این گزینه این حاشیهٔ چپ را حذف می‌کند. .IP \fB\-fdiagnostics\-minimum\-margin\-width=\fR\fIwidth\fR 4 .IX Item "-fdiagnostics-minimum-margin-width=width" این گزینه حداقل عرض حاشیهٔ چپ چاپ‌شده توسط \&\fB\-fdiagnostics\-show\-line\-numbers\fR را کنترل می‌کند. مقدار پیش‌فرض آن ۶ است. .IP \fB\-fdiagnostics\-parseable\-fixits\fR 4 .IX Item "-fdiagnostics-parseable-fixits" صدور نکات اصلاحی (fix\-it hints) در قالبی با قابلیت پردازش ماشینی و مناسب برای استفاده توسط IDEها. برای هر نکتهٔ اصلاحی، خطی پس از پیام تشخیصی مربوطه چاپ می‌شود که با رشتهٔ "fix\-it:" آغاز می‌گردد. برای نمونه: .Sp .Vb 1 \& fix\-it:"test.c":{45:3\-45:21}:"gtk_widget_show_all" .Ve .Sp موقعیت به‌صورت یک بازهٔ نیمه‌باز بر حسب تعداد بایت بیان می‌شود، که از بایت ۱ برای ستون ابتدایی شروع می‌گردد. در مثال بالا، بایت‌های ۳ تا ۲۰ از خط ۴۵ فایل "test.c" باید با رشتهٔ ارائه‌شده جایگزین شوند: .Sp .Vb 5 \& 00000000011111111112222222222 \& 12345678901234567890123456789 \& gtk_widget_showall (dlg); \& ^^^^^^^^^^^^^^^^^^ \& gtk_widget_show_all .Ve .Sp در نام فایل و رشتهٔ جایگزین، نویسهٔ بک‌اسلش به‌صورت "\e\e"، تب به‌صورت "\et"، خط جدید به‌صورت "\en"، علامت نقل‌قول دوگانه به‌صورت "\e"" و نویسه‌های غیرقابل‌چاپ به‌صورت مبنای هشت (برای نمونه تب عمودی به‌صورت "\e013") گریز داده می‌شوند. .Sp یک رشتهٔ جایگزین خالی نشان می‌دهد که بازهٔ داده‌شده باید حذف شود. یک بازهٔ خالی (برای نمونه "45:3\-45:3") نشان می‌دهد که رشته باید در موقعیت داده‌شده درج شود..IP \fB\-fdiagnostics\-generate\-patch\fR 4 .IX Item "-fdiagnostics-generate-patch" راهنمایی‌های تصحیح (fix\-it hints) را پس از چاپ هرگونه پیام تشخیصی، در قالب unified diff در stderr چاپ می‌کند. برای مثال: .Sp .Vb 3 \& \-\-\- test.c \& +++ test.c \& @ \-42,5 +42,5 @ \& \& void show_cb(GtkDialog *dlg) \& { \& \- gtk_widget_showall(dlg); \& + gtk_widget_show_all(dlg); \& } .Ve .Sp بسته به قواعد مشابه با پیام‌های تشخیصی، تفاضل (diff) ممکن است رنگی باشد یا نباشد (نگاه کنید به \fB\-fdiagnostics\-color\fR). .IP \fB\-fdiagnostics\-show\-template\-tree\fR 4 .IX Item "-fdiagnostics-show-template-tree" در فرانت‌اند C++، هنگام چاپ پیام‌های تشخیصی که عدم تطابق نوع‌های الگو را نشان می‌دهند، مانند: .Sp .Vb 2 \& could not convert \*(Aqstd::map >()\*(Aq \& from \*(Aqmap<[...],vector>\*(Aq to \*(Aqmap<[...],vector> .Ve .Sp پرچم \fB\-fdiagnostics\-show\-template\-tree\fR چاپ ساختاری درخت‌مانند را فعال می‌کند که بخش‌های مشترک و متفاوت نوع‌ها را نشان می‌دهد، مانند: .Sp .Vb 4 \& map< \& [...], \& vector< \& [double != float]>> .Ve .Sp بخش‌های متفاوت با رنگ برجسته می‌شوند (در این مورد «double» و «float»). .IP \fB\-fno\-elide\-type\fR 4 .IX Item "-fno-elide-type" به‌طور پیش‌فرض، هنگامی که فرانت‌اند C++ پیام‌های تشخیصی نشان‌دهنده عدم تطابق نوع‌های الگو را چاپ می‌کند، بخش‌های مشترک نوع‌ها برای ساده‌سازی پیام خطا به‌صورت «[...]» چاپ می‌شوند. برای مثال: .Sp .Vb 2 \& could not convert \*(Aqstd::map >()\*(Aq \& from \*(Aqmap<[...],vector>\*(Aq to \*(Aqmap<[...],vector> .Ve .Sp مشخص کردن پرچم \fB\-fno\-elide\-type\fR از این رفتار جلوگیری می‌کند. این پرچم همچنین بر خروجی پرچم \&\fB\-fdiagnostics\-show\-template\-tree\fR تأثیر می‌گذارد. .IP \fB\-fdiagnostics\-path\-format=\fR\fIKIND\fR 4 .IX Item "-fdiagnostics-path-format=KIND" نحوه چاپ مسیرهای رویدادهای جریان کنترل (control\-flow) را برای پیام‌های تشخیصی که چنین مسیری به آن‌ها مرتبط است مشخص می‌کند. .Sp \&\fIKIND\fR می‌تواند یکی از مقادیر \fBnone\fR، \fBseparate\-events\fR، یا مقدار پیش‌فرض \fBinline\-events\fR باشد. .Sp \&\fBnone\fR به معنای چاپ نکردن مسیرهای تشخیصی است. .Sp \&\fBseparate\-events\fR به معنای چاپ یک پیام تشخیصی جداگانه از نوع «note» برای هر رویداد درون پیام تشخیصی است. برای مثال: .Sp .Vb 4 \& test.c:29:5: error: passing NULL as argument 1 to \*(AqPyList_Append\*(Aq which requires a non\-NULL parameter \& test.c:25:10: note: (1) when \*(AqPyList_New\*(Aq fails, returning NULL \& test.c:27:3: note: (2) when \*(Aqi < count\*(Aq \& test.c:29:5: note: (3) when calling \*(AqPyList_Append\*(Aq, passing NULL from (1) as argument 1 .Ve .Sp \&\fBinline\-events\fR به معنای چاپ رویدادها به‌صورت درون‌خطی (inline) در داخل کد مبدأ است. این نما تلاش می‌کند رویدادها را در قالب توالی‌هایی از رویدادهای به‌اندازه کافی نزدیک ادغام کرده و آن‌ها را به‌صورت محدوده‌های برچسب‌دار درون کد مبدأ چاپ کند. .Sp برای مثال، همان رویدادهای بالا ممکن است به این شکل چاپ شوند: .Sp .Vb 10 \& \*(Aqtest\*(Aq: events 1\-3 \& 25 | list = PyList_New(0); \& | ^~~~~~~~~~~~~ \& | | \& | (1) when \*(AqPyList_New\*(Aq fails, returning NULL \& 26 | \& 27 | for (i = 0; i < count; i++) { \& | ~~~ \& | | \& | (2) when \*(Aqi < count\*(Aq \& 28 | item = PyLong_FromLong(random()); \& 29 | PyList_Append(list, item); \& | ~~~~~~~~~~~~~~~~~~~~~~~~~ \& | | \& | (3) when calling \*(AqPyList_Append\*(Aq, passing NULL from (1) as argument 1 .Ve .Sp جریان کنترل میان‌روالی (interprocedural) با گروه‌بندی رویدادها بر اساس فریم پشته، و استفاده از تورفتگی برای نشان دادن چگونگی لانه‌گزینی، push و pop شدن فریم‌های پشته نشان داده می‌شود. .Sp برای مثال: .Sp .Vb 10 \& \*(Aqtest\*(Aq: events 1\-2 \& | \& | 133 | { \& | | ^ \& | | | \& | | (1) entering \*(Aqtest\*(Aq \& | 134 | boxed_int *obj = make_boxed_int (i); \& | | ~~~~~~~~~~~~~~~~~~ \& | | | \& | | (2) calling \*(Aqmake_boxed_int\*(Aq \& | \& +\-\-> \*(Aqmake_boxed_int\*(Aq: events 3\-4 \& | \& | 120 | { \& | | ^ \& | | | \& | | (3) entering \*(Aqmake_boxed_int\*(Aq \& | 121 | boxed_int *result = (boxed_int *)wrapped_malloc (sizeof (boxed_int)); \& | | ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~ \& | | | \& | | (4) calling \*(Aqwrapped_malloc\*(Aq \& | \& +\-\-> \*(Aqwrapped_malloc\*(Aq: events 5\-6 \& | \& | 7 | { \& | | ^ \& | | | \& | | (5) entering \*(Aqwrapped_malloc\*(Aq \& | 8 | return malloc (size); \& | | ~~~~~~~~~~~~~ \& | | | \& | | (6) calling \*(Aqmalloc\*(Aq \& | \& <\-\-\-\-\-\-\-\-\-\-\-\-\-+ \& | \& \*(Aqtest\*(Aq: event 7 \& | \& | 138 | free_boxed_int (obj); \& | | ^~~~~~~~~~~~~~~~~~~~ \& | | | \& | | (7) calling \*(Aqfree_boxed_int\*(Aq \& | \& (etc) .Ve .IP \fB\-fdiagnostics\-show\-path\-depths\fR 4 .IX Item "-fdiagnostics-show-path-depths" این گزینه هنگام چاپ مسیرهای جریان کنترلِ مرتبط با یک پیام تشخیصی، اطلاعات بیشتری ارائه می‌دهد. .Sp اگر این گزینه مشخص شود، عمق پشته برای هر توالی از رویدادها در \fB\-fdiagnostics\-path\-format=inline\-events\fR چاپ خواهد شد. در صورت استفاده به همراه \fB\-fdiagnostics\-path\-format=separate\-events\fR، عمق پشته و اعلان تابع هنگام چاپ هر رویداد به انتهای آن افزوده خواهد شد. .Sp این قابلیت برای استفاده توسعه‌دهندگان GCC و توسعه‌دهندگان پلاگین هنگام اشکال‌زدایی پیام‌های تشخیصی که جریان کنترل میان‌روالی را گزارش می‌دهند در نظر گرفته شده است. .IP \fB\-fno\-show\-column\fR 4 .IX Item "-fno-show-column" شماره ستون‌ها را در پیام‌های تشخیصی چاپ نمی‌کند. این ممکن است در صورتی لازم باشد که پیام‌های تشخیصی توسط برنامه‌ای که شماره ستون‌ها را متوجه نمی‌شود، مانند \fBdejagnu\fR، پویش (scan) شوند. .IP \fB\-fdiagnostics\-column\-unit=\fR\fIUNIT\fR 4 .IX Item "-fdiagnostics-column-unit=UNIT" واحد اندازه‌گیری شماره ستون را انتخاب می‌کند. این گزینه بر پیام‌های تشخیصی سنتی (در صورت عدم وجود \fB\-fno\-show\-column\fR) و همچنین بر پیام‌های تشخیصی قالب JSON در صورت درخواست تأثیر می‌گذارد. .Sp مقدار پیش‌فرض \fIUNIT\fR، یعنی \fBdisplay\fR، تعداد ستون‌های نمایشی اشغال‌شده توسط هر نویسه را در نظر می‌گیرد. این مقدار در مورد نویسه‌های tab ممکن است بزرگ‌تر از تعداد بایت‌های مورد نیاز برای کدگذاری نویسه باشد، یا در مورد نویسه‌های چندبایتی، ممکن است کوچک‌تر باشد. برای مثال، نویسه «GREEK SMALL LETTER PI (U+03C0)» یک ستون نمایش را اشغال می‌کند و کدگذاری UTF\-8 آن به دو بایت نیاز دارد؛ نویسه «SLIGHTLY SMILING FACE (U+1F642)» دو ستون نمایش را اشغال می‌کند و کدگذاری UTF\-8 آن به چهار بایت نیاز دارد. .Sp تنظیم \fIUNIT\fR روی \fBbyte\fR، شماره ستون را در تمامی موارد به تعداد بایت‌های خام تغییر می‌دهد، همان‌طور که به‌طور سنتی در نسخه‌های پیش از 11.1.0 کامپایلر GCC خروجی داده می‌شد..IP \fB\-fdiagnostics\-column\-origin=\fR\fIORIGIN\fR 4 .IX Item "-fdiagnostics-column-origin=ORIGIN" مبدأ شماره ستون‌ها را انتخاب می‌کند، یعنی شماره ستونی که به نخستین ستون اختصاص داده می‌شود. مقدار پیش‌فرض ۱ با رفتار سنتی GCC و راهنمای سبک GNU مطابقت دارد. برخی ابزارها ممکن است با مبدأ ۰ عملکرد بهتری داشته باشند؛ هر مقدار غیرمنفی را می‌توان مشخص کرد. .IP \fB\-fdiagnostics\-escape\-format=\fR\fIFORMAT\fR 4 .IX Item "-fdiagnostics-escape-format=FORMAT" هنگامی که GCC خطوط مبدأ مربوطه را برای یک پیام عیب‌یابی چاپ می‌کند، معمولاً تلاش می‌کند بایت‌های مبدأ را مستقیماً چاپ کند. با این حال، برخی از پیام‌های عیب‌یابی به مسائل کدگذاری در فایل مبدأ مربوط می‌شوند، مانند UTF\-8 ناصحیح، یا مسائل مربوط به نرمال‌سازی یونیکد. این پیام‌های عیب‌یابی نشانه‌گذاری می‌شوند تا GCC هنگام چاپ خطوط مبدأ مربوط به آن‌ها، بایت‌هایی را که اسکی قابل چاپ نیستند، گریزدهی (escape) کند. .Sp این گزینه چگونگی گریزدهی چنین بایت‌هایی را کنترل می‌کند. .Sp قالب پیش‌فرض (\fIFORMAT\fR)، یعنی \fBunicode\fR، نویسه‌های یونیکدی را که اسکی قابل چاپ نیستند به صورت \fB\fR نمایش می‌دهد، و بایت‌هایی را که با یک نویسه یونیکد با کدگذاری معتبر در UTF\-8 مطابقت ندارند، به صورت هگزادسیمال در قالب \fB\fR نمایش خواهد داد. .Sp برای نمونه، یک خط مبدأ شامل رشتهٔ \fBbefore\fR به دنبال نویسهٔ یونیکد U+03C0 ("GREEK SMALL LETTER PI"، با کدگذاری UTF\-8 مقدار 0xCF 0x80) و به دنبال آن بایت 0xBF (یک بایت دنباله‌دار سرگردان در UTF\-8)، و در ادامه رشتهٔ \fBafter\fR برای چنین عیب‌یابی‌ای به صورت زیر چاپ خواهد شد: .Sp .Vb 1 \& beforeafter .Ve .Sp تنظیم \fIFORMAT\fR روی \fBbytes\fR همه بایت‌های اسکی غیرقابل‌چاپ را در قالب \fB\fR نمایش می‌دهد، و بدین ترتیب کدگذاری زیرین نویسه‌های یونیکد غیر اسکی را نشان خواهد داد. برای نمونه بالا، خروجی زیر چاپ خواهد شد: .Sp .Vb 1 \& before<80>after .Ve .IP \fB\-fdiagnostics\-text\-art\-charset=\fR\fICHARSET\fR 4 .IX Item "-fdiagnostics-text-art-charset=CHARSET" برخی پیام‌های عیب‌یابی می‌توانند شامل نمودارهای «هنر متنی» (text art) باشند: مصورسازی‌هایی که از متن ایجاد شده‌اند و برای مشاهده در یک قلم تک‌فاصله (monospaced) در نظر گرفته شده‌اند. .Sp این گزینه مشخص می‌کند که در صورت وجود، چه نویسه‌هایی برای چاپ چنین نمودارهایی استفاده شوند. مقدار \fICHARSET\fR می‌تواند \fBnone\fR، \fBascii\fR، \fBunicode\fR یا \fBemoji\fR باشد. .Sp مقدار \fBnone\fR از چاپ چنین نمودارهایی جلوگیری می‌کند. مقدار \fBascii\fR اطمینان حاصل می‌کند که این نمودارها صرفاً اسکی («هنر اسکی») باشند. مقدار \fBunicode\fR امکان استفاده محافظه‌کارانه از نویسه‌های ترسیمی یونیکد (مانند نویسه‌های رسم کادر) را فراهم می‌کند. مقدار \fBemoji\fR علاوه بر این، امکان وجود ایموجی را در خروجی اضافه می‌کند (مانند تولید U+26A0 WARNING SIGN به دنبال U+FE0F VARIATION SELECTOR\-16 برای انتخاب نگارهٔ ایموجی نویسه). .Sp پیش‌فرض \fBemoji\fR است، مگر زمانی که متغیر محیطی \fBLANG\fR روی \fBC\fR تنظیم شده باشد، که در این صورت پیش‌فرض \fBascii\fR خواهد بود. .IP \fB\-fdiagnostics\-format=\fR\fIFORMAT\fR 4 .IX Item "-fdiagnostics-format=FORMAT" قالبی متفاوت برای چاپ پیام‌های عیب‌یابی انتخاب می‌کند. \&\fIFORMAT\fR می‌تواند \fBtext\fR، \fBsarif\-stderr\fR، \fBsarif\-file\fR، \&\fBjson\fR، \fBjson\-stderr\fR یا \fBjson\-file\fR باشد. .Sp استفاده از این گزینه، هرگونه «مقصد خروجی» اضافی افزوده‌شده توسط \&\fB\-fdiagnostics\-add\-output=\fR یا تنظیم‌شده توسط \&\fB\-fdiagnostics\-set\-output=\fR را جایگزین می‌کند. .Sp پیش‌فرض \fBtext\fR است. .Sp قالب‌های \fBsarif\-stderr\fR و \fBsarif\-file\fR هر دو پیام‌های عیب‌یابی را در قالب SARIF نسخه 2.1.0، به ترتیب به stderr یا به فایلی با نام \fIsource.sarif\fR ارسال می‌کنند. .Sp مقادیر مختلف \fBjson\fR، \fBjson\-stderr\fR و \fBjson\-file\fR منسوخ شده‌اند و به یک قالب خروجی قدیمی مبتنی بر JSON اشاره دارند. قالب \fBjson\fR مترادفی برای \fBjson\-stderr\fR است. قالب‌های \fBjson\-stderr\fR و \fBjson\-file\fR، صرف‌نظر از مکانی که JSON به آن ارسال می‌شود، یکسان هستند. با \fBjson\-stderr\fR، داده‌های JSON به stderr ارسال می‌شوند، در حالی که با \fBjson\-file\fR در \&\fIsource.gcc.json\fR نوشته می‌شوند. .IP \fB\-fdiagnostics\-add\-output=\fR\fIDIAGNOSTICS\-OUTPUT\-SPEC\fR 4 .IX Item "-fdiagnostics-add-output=DIAGNOSTICS-OUTPUT-SPEC" یک «مقصد خروجی» اضافی برای ارسال پیام‌های عیب‌یابی اضافه می‌کند. .Sp \&\fIDIAGNOSTICS\-OUTPUT\-SPEC\fR باید یک طرح‌واره (scheme) را مشخص کند که به صورت اختیاری با \f(CW\*(C`:\*(C'\fR و یک یا چند جفت \fIKEY\fR=\fIVALUE\fR دنبال می‌شود، به این شکل: .Sp .Vb 3 \& \& := \& :=,= .Ve .Sp وغیره. .Sp طرح‌واره‌ها، کلیدها یا مقادیری که نام آن‌ها با پیشوند "experimental" آغاز می‌شود، ممکن است بدون اطلاع قبلی تغییر کرده یا حذف شوند. .Sp \&\fISCHEME\fR می‌تواند یکی از موارد زیر باشد: .RS 4 .IP \fBtext\fR 4 .IX Item "text" ارسال پیام‌های عیب‌یابی به stderr با استفاده از قالب متنی کلاسیک GCC. .Sp کلیدهای پشتیبانی‌شده عبارتند از: .RS 4 .IP \fBcolor=\fR[\fByes\fR|\fBno\fR] 4 .IX Item "color=[yes|no]" تنظیمات رنگ‌آمیزی را از \fB\-fdiagnostics\-color\fR برای این خروجی متنی بازنویسی می‌کند. .IP \fBexperimental\-nesting=\fR[\fByes\fR|\fBno\fR] 4 .IX Item "experimental-nesting=[yes|no]" یک حالت آزمایشی را فعال می‌کند که بر روابط سلسله‌مراتبی درون پیام‌های عیب‌یابی تأکید دارد و اطلاعات مکان را در خطوط جداگانه نمایش می‌دهد. .IP \fBexperimental\-nesting\-show\-locations=\fR[\fByes\fR|\fBno\fR] 4 .IX Item "experimental-nesting-show-locations=[yes|no]" اگر \f(CW\*(C`experimental\-nesting=yes\*(C'\fR باشد، مکان‌ها به صورت پیش‌فرض نمایش داده می‌شوند؛ این کلید را روی \f(CW\*(C`no\*(C'\fR تنظیم کنید تا چاپ این مکان‌ها غیرفعال شود. این مورد برای استفاده توسعه‌دهندگان GCC و جهت نوشتن آزمون‌های DejaGnu وجود دارد. .IP \fBexperimental\-nesting\-show\-levels=\fR[\fByes\fR|\fBno\fR] 4 .IX Item "experimental-nesting-show-levels=[yes|no]" این یک گزینه اشکال‌زدایی برای استفاده با \f(CW\*(C`experimental\-nesting=yes\*(C'\fR است. این کلید را روی \f(CW\*(C`yes\*(C'\fR تنظیم کنید تا سطوح تودرتویی صریح در خروجی چاپ شوند. این مورد برای استفاده توسعه‌دهندگان GCC در نظر گرفته شده است. .RE .RS 4 .RE .IP \fBsarif\fR 4 .IX Item "sarif" ارسال پیام‌های عیب‌یابی به یک فایل در قالب SARIF. .Sp کلیدهای پشتیبانی‌شده عبارتند از: .RS 4 .IP \fBfile=\fR\fIFILENAME\fR 4 .IX Item "file=FILENAME" نام فایلی را مشخص می‌کند که خروجی SARIF در آن نوشته شود، که می‌تواند با یک مسیر آغازین مطلق یا نسبی باشد. اگر مشخص نشود، پیش‌فرض آن \&\fIsource.sarif\fR خواهد بود. .IP \fBversion=\fR[\fB2.1\fR|\fB2.2\-prerelease\fR] 4 .IX Item "version=[2.1|2.2-prerelease]" نسخهٔ SARIF مورد استفاده برای خروجی را مشخص می‌کند. در صورت عدم تعیین، پیش‌فرض 2.1 است. مقدار \f(CW\*(C`2.2\-prerelease\*(C'\fR از یک پیش‌نویس غیررسمی از مشخصات آینده SARIF 2.2 استفاده می‌کند و در این انتشار فقط باید برای اهداف آزمایشی استفاده شود. .RE .RS 4 .RE .RE .RS 4 .Sp برای نمونه، .Sp .Vb 2 \& \-fdiagnostics\-add\-output=sarif:version=2.1,file=foo.2.1.sarif \& \-fdiagnostics\-add\-output=sarif:version=2.2\-prerelease,file=foo.2.2.sarif .Ve .Sp یک جفت خروجی اضافه می‌کند که هر کدام در فایلی متفاوت می‌نویسند و به ترتیب از نسخه‌های 2.1 و 2.2 استاندارد SARIF استفاده می‌کنند. .Sp در فرم EBNF: .Sp .Vb 2 \& = \& | , ":", ; \& \& = "text" | "sarif"; \& \& = \& | "," ; \& \& = "=" ; \& \& = ? string without a \*(Aq=\*(Aq ? ; \& = ? string without a \*(Aq,\*(Aq ? ; .Ve .RE .IP \fB\-fdiagnostics\-set\-output=\fR\fIDIAGNOSTICS\-OUTPUT\-SPEC\fR 4 .IX Item "-fdiagnostics-set-output=DIAGNOSTICS-OUTPUT-SPEC" این گزینه به روشی مشابه با \fB\-fdiagnostics\-add\-output=\fR عمل می‌کند، با این تفاوت که به جای افزودن یک «مقصد خروجی» اضافی برای پیام‌های عیب‌یابی، تمام مقاصد خروجی موجود را جایگزین می‌کند؛ مانند مقاصد تعیین‌شده توسط \fB\-fdiagnostics\-format=\fR، \&\fB\-fdiagnostics\-add\-output=\fR، یا فراخوانی قبلی \&\fB\-fdiagnostics\-set\-output=\fR..IP \fB\-fno\-diagnostics\-json\-formatting\fR 4 .IX Item "-fno-diagnostics-json-formatting" به‌طور پیش‌فرض، هنگامی که JSON برای گزارش‌های تشخیصی صادر می‌شود (از طریق \&\fB\-fdiagnostics\-format=sarif\-stderr\fR، \&\fB\-fdiagnostics\-format=sarif\-file\fR، \&\fB\-fdiagnostics\-format=json\fR، \&\fB\-fdiagnostics\-format=json\-stderr\fR، \&\fB\-fdiagnostics\-format=json\-file\fR)، کامپایلر GCC خطوط جدید و فاصله‌گذاری (دندانه‌گذاری) اضافه می‌کند تا ساختار سلسله‌مراتبی JSON را به‌صورت دیداری برجسته کند. .Sp از \fB\-fno\-diagnostics\-json\-formatting\fR برای حذف این فاصله‌های خالی استفاده کنید. این گزینه باید پیش از گزینه‌ای که قرار است بر آن تأثیر بگذارد، مشخص شود. .Sp این قابلیت به منظور سازگاری با ابزارهایی در نظر گرفته شده است که انتظار ندارند خروجی حاوی خطوط جدید باشد، مانند خروجی تولیدشده توسط نگارش‌های قدیمی‌تر GCC. .SS "گزینه‌های درخواست یا فرونشانی هشدارها (Options to Request or Suppress Warnings)" .IX Subsection "Options to Request or Suppress Warnings" هشدارها پیام‌های تشخیصی هستند که ساختارهایی را گزارش می‌کنند که ذاتاً خطادار نیستند، اما پرخطر بوده یا احتمال وجود خطا را نشان می‌دهند. .PP گزینه‌های ناوابسته به زبان زیر، هشدارهای خاصی را فعال نمی‌کنند، بلکه انواع پیام‌های تشخیصی تولیدشده توسط GCC را کنترل می‌کنند. .IP \fB\-fsyntax\-only\fR 4 .IX Item "-fsyntax-only" کد را فقط برای بررسی خطاهای نحوی ارزیابی می‌کند، اما فراتر از آن کاری انجام نمی‌دهد. .IP \fB\-fmax\-errors=\fR\fIn\fR 4 .IX Item "-fmax-errors=n" حداکثر تعداد پیام‌های خطا را به \fIn\fR محدود می‌کند، که پس از رسیدن به آن، GCC به جای تلاش برای ادامه پردازش کد منبع، کار را متوقف می‌کند. اگر \fIn\fR برابر 0 باشد (پیش‌فرض)، محدودیتی در تعداد پیام‌های خطای تولیدشده وجود ندارد. اگر \fB\-Wfatal\-errors\fR نیز مشخص شده باشد، \fB\-Wfatal\-errors\fR بر این گزینه اولویت دارد. .IP \fB\-w\fR 4 .IX Item "-w" از صدور تمام پیام‌های هشدار جلوگیری می‌کند. .IP \fB\-Werror\fR 4 .IX Item "-Werror" همه هشدارها را به خطا تبدیل می‌کند. .IP \fB\-Werror=\fR 4 .IX Item "-Werror=" هشدار مشخص‌شده را به خطا تبدیل می‌کند. مشخص‌کننده هشدار به انتهای آن افزوده می‌شود؛ برای نمونه \fB\-Werror=switch\fR هشدارهای کنترل‌شده توسط \fB\-Wswitch\fR را به خطا تبدیل می‌کند. این سوییچ شکل منفی نیز می‌پذیرد که برای باطل کردن اثر \fB\-Werror\fR برای هشدارهای خاص به کار می‌رود؛ برای نمونه \fB\-Wno\-error=switch\fR باعث می‌شود که هشدارهای \&\fB\-Wswitch\fR حتی زمانی که \fB\-Werror\fR فعال است، خطا تلقی نشوند. .Sp پیام هشدار برای هر هشدار قابل کنترل، شامل گزینه‌ای است که آن هشدار را کنترل می‌کند. سپس می‌توان از آن گزینه همراه با \&\fB\-Werror=\fR و \fB\-Wno\-error=\fR همان‌گونه که در بالا شرح داده شد استفاده کرد. (چاپ گزینه در پیام هشدار را می‌توان با استفاده از پرچم \&\fB\-fno\-diagnostics\-show\-option\fR غیرفعال کرد.) .Sp توجه داشته باشید که مشخص کردن \fB\-Werror=\fR\fIfoo\fR به‌طور خودکار به معنی \&\fB\-W\fR\fIfoo\fR نیز هست. با این حال، \fB\-Wno\-error=\fR\fIfoo\fR متضمن هیچ گزینه‌ای نیست. .IP \fB\-Wfatal\-errors\fR 4 .IX Item "-Wfatal-errors" این گزینه باعث می‌شود که کامپایلر با وقوع نخستین خطا، به جای تلاش برای ادامه دادن و چاپ پیام‌های خطای بیشتر، فرایند کامپایل را متوقف کند. .PP می‌توانید با گزینه‌هایی که با \&\fB\-W\fR آغاز می‌شوند هشدارهای خاص متعددی را درخواست کنید؛ برای نمونه \fB\-Wunused\-variable\fR برای درخواست هشدار در مورد اعلان متغیرهایی که هرگز استفاده نمی‌شوند. هر یک از این گزینه‌های هشدار خاص همچنین دارای شکل منفی است که با \fB\-Wno\-\fR آغاز می‌شود تا هشدارها را غیرفعال کند؛ برای نمونه، \fB\-Wno\-unused\-variable\fR. این راهنما تنها یکی از این دو شکل را فهرست می‌کند، هرکدام که حالت پیش‌فرض نباشد. برای گزینه‌های بیشتر وابسته به زبان، به \fBC++ Dialect Options\fR و \&\fBObjective\-C and Objective\-C++ Dialect Options\fR نیز مراجعه کنید. هشدارهای بیشتری را می‌توان با فعال‌سازی تحلیل‌گر ایستا (static analyzer) تولید کرد؛ .PP برخی گزینه‌ها، مانند \fB\-Wall\fR و \fB\-Wextra\fR، گزینه‌های دیگری مانند \fB\-Wunused\fR را فعال می‌کنند، که آن هم ممکن است گزینه‌های بیشتری مانند \fB\-Wunused\-variable\fR را فعال سازد. اثر ترکیبی حالت‌های مثبت و منفی بدین گونه است که گزینه‌های خاص‌تر، مستقل از موقعیتشان در خط فرمان، بر گزینه‌های کمتر خاص اولویت دارند. برای گزینه‌هایی با درجه اختصاصی بودن یکسان، آخرین گزینه اعمال می‌شود. گزینه‌های فعال یا غیرفعال‌شده از طریق pragmaها به گونه‌ای اعمال می‌شوند که گویی در انتهای خط فرمان قرار گرفته‌اند. .PP هنگامی که یک گزینه هشدار ناشناخته درخواست شود (برای نمونه، \&\fB\-Wunknown\-warning\fR)، GCC خطایی صادر کرده و اعلام می‌کند که گزینه ناشناخته است. با این حال، اگر از شکل \fB\-Wno\-\fR استفاده شود، رفتار کمی متفاوت خواهد بود: هیچ پیام تشخیصی برای \fB\-Wno\-unknown\-warning\fR تولید نمی‌شود مگر اینکه پیام‌های تشخیصی دیگری در حال تولید باشند. این سازوکار امکان استفاده از گزینه‌های جدید \fB\-Wno\-\fR را در کامپایلرهای قدیمی فراهم می‌کند، اما اگر مشکلی پیش بیاید، کامپایلر هشدار می‌دهد که یک گزینه ناشناخته وجود دارد. .PP اثربخشی برخی هشدارها به فعال بودن بهینه‌سازی‌ها نیز بستگی دارد. برای نمونه، \fB\-Wsuggest\-final\-types\fR همراه با بهینه‌سازی زمان پیوند (link\-time optimization) اثربخش‌تر است. برخی هشدارهای دیگر ممکن است اصلاً صادر نشوند مگر اینکه بهینه‌سازی فعال باشد. در حالی که بهینه‌سازی به‌طور کلی کارایی هشدارها را درباره مشکلات جریان کنترل و جریان داده بهبود می‌بخشد، در برخی موارد ممکن است باعث هشدارهای مثبت کاذب (false positives) نیز بشود. .IP \fB\-Wpedantic\fR 4 .IX Item "-Wpedantic" .PD 0 .IP \fB\-pedantic\fR 4 .IX Item "-pedantic" .PD تمام هشدارهای الزام‌شده توسط استانداردهای دقیق ISO C و ISO C++ را صادر می‌کند؛ تمام برنامه‌هایی را که از افزونه‌های ممنوعه استفاده می‌کنند و برخی دیگر از برنامه‌هایی را که از ISO C و ISO C++ پیروی نمی‌کنند، شناسایی و گزارش می‌کند. این بررسی پیرو نسخه‌ای از استاندارد ISO C یا C++ است که توسط هر گزینه \fB\-std\fR به‌کاررفته تعیین شده باشد. .Sp برنامه‌های معتبر ISO C و ISO C++ باید با این گزینه یا بدون آن به‌درستی کامپایل شوند (گرچه تعداد نادری از آن‌ها به \fB\-ansi\fR یا یک گزینه \&\fB\-std\fR برای تعیین نسخه استاندارد نیاز دارند). با این حال، بدون این گزینه، برخی افزونه‌های GNU و ویژگی‌های سنتی C و C++ نیز پشتیبانی می‌شوند. با وجود این گزینه، آنها شناسایی می‌شوند (یا با \fB\-pedantic\-errors\fR رد می‌شوند). .Sp گزینه \&\fB\-Wpedantic\fR برای استفاده از کلیدواژه‌های جایگزینی که نامشان با \fB_\|_\fR آغاز و پایان می‌یابد، پیام هشداری صادر نمی‌کند. این قالب جایگزین همچنین می‌تواند برای غیرفعال کردن هشدارها برای انواع داده غیر استاندارد \fB_\|_intN\fR، یعنی \fB_\|_intN_\|_\fR به کار رود. هشدارهای سخت‌گیرانه (pedantic) در عبارتی که پس از \&\f(CW\*(C`_\|_extension_\|_\*(C'\fR می‌آید نیز غیرفعال می‌شوند. با این وجود، تنها فایل‌های هدر سیستمی مجازند از این راه‌های فرار استفاده کنند؛ برنامه‌های کاربردی باید از آن‌ها دوری گزینند. .Sp برخی هشدارها در مورد برنامه‌های ناسازگار با استاندارد، توسط گزینه‌هایی غیر از \fB\-Wpedantic\fR کنترل می‌شوند؛ در بسیاری از موارد این هشدارها تلویحاً با \&\fB\-Wpedantic\fR فعال می‌شوند اما می‌توان آن‌ها را به‌طور جداگانه با گزینه اختصاصی‌شان غیرفعال کرد، مانند \fB\-Wpedantic \-Wno\-pointer\-sign\fR. .Sp در مواردی که استاندارد مشخص‌شده با \fB\-std\fR نشان‌دهنده یک گویش گسترش‌یافته GNU از C باشد، مانند \fBgnu90\fR یا \fBgnu99\fR، یک \fIbase standard\fR (استاندارد پایه) متناظر وجود دارد، یعنی نسخه‌ای از ISO C که گویش گسترش‌یافته GNU بر پایه آن استوار است. هشدارهای \fB\-Wpedantic\fR در مواردی داده می‌شوند که استاندارد پایه آن‌ها را الزامی کرده باشد. (منطقی نیست که چنین هشدارهایی فقط برای قابلیت‌هایی صادر شوند که در گویش مشخص‌شده GNU C وجود ندارند، چرا که طبق تعریف، گویش‌های GNU C شامل تمام قابلیت‌هایی هستند که کامپایلر با گزینه داده‌شده پشتیبانی می‌کند و در نتیجه چیزی برای هشدار دادن وجود نخواهد داشت.) .IP \fB\-pedantic\-errors\fR 4 .IX Item "-pedantic-errors" هر زمان که \fIbase standard\fR (استاندارد پایه، \fB\-Wpedantic\fR را ببینید) یک پیام تشخیصی را الزامی بداند، یک خطا صادر می‌کند؛ در برخی موارد که رفتار تعریف‌نشده (undefined behavior) در زمان کامپایل وجود دارد، و در برخی موارد دیگر که مانع از کامپایل برنامه‌های معتبر بر اساس استاندارد نمی‌شوند. این گزینه معادل \fB\-Werror=pedantic\fR نیست: گزینه دوم بعید است مفید باشد، چرا که تنها پیام‌های تشخیصی کنترل‌شده توسط \&\fB\-Wpedantic\fR را به خطا تبدیل می‌کند، در حالی که این گزینه بر پیام‌های تشخیصی الزامی که همواره فعال هستند یا توسط گزینه‌هایی غیر از \fB\-Wpedantic\fR کنترل می‌شوند نیز اثر می‌گذارد. .Sp اگر می‌خواهید پیام‌های تشخیصی الزامی که به‌طور پیش‌فرض هشدار هستند، به خطا تبدیل شوند، اما در عین حال نمی‌خواهید پیام‌های تشخیصی \fB\-Wpedantic\fR فعال شوند، می‌توانید \fB\-pedantic\-errors \-Wno\-pedantic\fR را مشخص کنید (یا \fB\-pedantic\-errors \-Wno\-error=pedantic\fR برای فعال کردن آن‌ها صرفاً به عنوان هشدار). .Sp برخی پیام‌های تشخیصی الزامی به‌طور پیش‌فرض خطا هستند، اما می‌توان با استفاده از \fB\-fpermissive\fR یا گزینه هشدار اختصاصی آن‌ها، مثلاً \fB\-Wno\-error=narrowing\fR، آن‌ها را به هشدار کاهش داد. .Sp برخی پیام‌های تشخیصی برای شیوه‌های غیر استاندارد ISO توسط گزینه‌های هشدار اختصاصی دیگری غیر از \fB\-Wpedantic\fR کنترل می‌شوند، اما با \fB\-pedantic\-errors\fR آن‌ها نیز به خطا تبدیل می‌شوند. برای نمونه: .Sp \&\fB\-Wattributes\fR (برای ویژگی‌های استاندارد) \&\fB\-Wchanges\-meaning\fR (C++) \&\fB\-Wcomma\-subscript\fR (C++23 یا جدیدتر) \&\fB\-Wdeclaration\-after\-statement\fR (C90 یا قدیمی‌تر) \&\fB\-Welaborated\-enum\-base\fR (C++11 یا جدیدتر) \&\fB\-Wimplicit\-int\fR (C99 یا جدیدتر) \&\fB\-Wimplicit\-function\-declaration\fR (C99 یا جدیدتر) \&\fB\-Wincompatible\-pointer\-types \&\-Wint\-conversion \&\-Wlong\-long\fR (C90 یا قدیمی‌تر) \&\fB\-Wmain \&\-Wnarrowing\fR (C++11 یا جدیدتر) \&\fB\-Wpointer\-arith \&\-Wpointer\-sign \&\-Wincompatible\-pointer\-types \&\-Wregister\fR (C++17 یا جدیدتر) \&\fB\-Wvla\fR (C90 یا قدیمی‌تر) \&\fB\-Wwrite\-strings\fR (C++11 یا جدیدتر)\fB \fR.IP \fB\-fpermissive\fR 4 .IX Item "-fpermissive" سطح برخی پیام‌های تشخیصی الزامی در مورد کدهای ناسازگار با استاندارد را از خطا به هشدار تنزل می‌دهد. بنابراین، استفاده از \fB\-fpermissive\fR اجازه می‌دهد برخی کدهای ناسازگار کامپایل شوند. برخی پیام‌های تشخیصی C++ فقط با این پرچم کنترل می‌شوند، اما این گزینه همچنین برخی پیام‌های تشخیصی C و C++ را که پرچم ویژه خود را دارند نیز تنزل می‌دهد: .Sp \&\fB\-Wdeclaration\-missing\-parameter\-type\fR (فقط C و Objective\-C) \&\fB\-Wimplicit\-function\-declaration\fR (فقط C و Objective\-C) \&\fB\-Wimplicit\-int\fR (فقط C و Objective\-C) \&\fB\-Wincompatible\-pointer\-types\fR (فقط C و Objective\-C) \&\fB\-Wint\-conversion\fR (فقط C و Objective\-C) \&\fB\-Wnarrowing\fR (فقط C++ و Objective\-C++) \&\fB\-Wreturn\-mismatch\fR (فقط C و Objective\-C) \&\fB\-Wtemplate\-body\fR (فقط C++ و Objective\-C++)\fB \fR .Sp گزینهٔ \fB\-fpermissive\fR برای حالت‌های تاریخی و قدیمی زبان C (\fB\-std=c89\fR، \fB\-std=gnu89\fR، \fB\-std=c90\fR، \&\fB\-std=gnu90\fR) پیش‌فرض است. .IP \fB\-Wall\fR 4 .IX Item "-Wall" این گزینه تمام هشدارهای مربوط به ساختارهایی را فعال می‌کند که برخی کاربران آن‌ها را تردیدآمیز می‌دانند و اجتناب از آن‌ها (یا ویرایش برای جلوگیری از هشدار)، حتی همراه با ماکروها، آسان است. همچنین این گزینه برخی از هشدارهای ویژه زبان را که در \fBC++ Dialect Options\fR و \fBObjective\-C and Objective\-C++ Dialect Options\fR توصیف شده‌اند، فعال می‌کند. .Sp \&\fB\-Wall\fR پرچم‌های هشدار زیر را روشن می‌کند: .Sp \&\fB\-Waddress \&\-Waligned\-new\fR (فقط C++ و Objective\-C++) \&\fB\-Warray\-bounds=1\fR (تنها با\fB \fR\fB\-O2\fR) \&\fB\-Warray\-compare \&\-Warray\-parameter=2 \&\-Wbool\-compare \&\-Wbool\-operation \&\-Wc++11\-compat \-Wc++14\-compat \-Wc++17compat \-Wc++20compat \&\-Wcatch\-value\fR (فقط C++ و Objective\-C++) \&\fB\-Wchar\-subscripts \&\-Wclass\-memaccess\fR (فقط C++ و Objective\-C++) \&\fB\-Wcomment \&\-Wdangling\-else \&\-Wdangling\-pointer=2 \&\-Wdelete\-non\-virtual\-dtor\fR (فقط C++ و Objective\-C++) \&\fB\-Wduplicate\-decl\-specifier\fR (فقط C و Objective\-C) \&\fB\-Wenum\-compare\fR (در C/ObjC؛ این گزینه در C++ به‌طور پیش‌فرض فعال است) \&\fB\-Wenum\-int\-mismatch\fR (فقط C و Objective\-C) \&\fB\-Wformat=1 \&\-Wformat\-contains\-nul \&\-Wformat\-diag \&\-Wformat\-extra\-args \&\-Wformat\-overflow=1 \&\-Wformat\-truncation=1 \&\-Wformat\-zero\-length \&\-Wframe\-address \&\-Wimplicit\fR (فقط C و Objective\-C) \&\fB\-Wimplicit\-function\-declaration\fR (فقط C و Objective\-C) \&\fB\-Wimplicit\-int\fR (فقط C و Objective\-C) \&\fB\-Winfinite\-recursion \&\-Winit\-self\fR (فقط C++ و Objective\-C++) \&\fB\-Wint\-in\-bool\-context \&\-Wlogical\-not\-parentheses \&\-Wmain\fR (تنها برای C/ObjC و مگر آنکه\fB \fR\fB\-ffreestanding\fR باشد) \&\fB\-Wmaybe\-uninitialized \&\-Wmemset\-elt\-size \&\-Wmemset\-transposed\-args \&\-Wmisleading\-indentation\fR (تنها برای C/C++) \&\fB\-Wmismatched\-dealloc \&\-Wmismatched\-new\-delete\fR (فقط C++ و Objective\-C++) \&\fB\-Wmissing\-attributes \&\-Wmissing\-braces\fR (تنها برای C/ObjC) \&\fB\-Wmultistatement\-macros \&\-Wnarrowing\fR (فقط C++ و Objective\-C++) \&\fB\-Wnonnull \&\-Wnonnull\-compare \&\-Wopenmp\-simd\fR (فقط C و C++) \&\fB\-Woverloaded\-virtual=1\fR (فقط C++ و Objective\-C++) \&\fB\-Wpacked\-not\-aligned \&\-Wparentheses \&\-Wpessimizing\-move\fR (فقط C++ و Objective\-C++) \&\fB\-Wpointer\-sign\fR (تنها برای C/ObjC) \&\fB\-Wrange\-loop\-construct\fR (فقط C++ و Objective\-C++) \&\fB\-Wreorder\fR (فقط C++ و Objective\-C++) \&\fB\-Wrestrict \&\-Wreturn\-type \&\-Wself\-move\fR (فقط C++ و Objective\-C++) \&\fB\-Wsequence\-point \&\-Wsign\-compare\fR (فقط C++ و Objective\-C++) \&\fB\-Wsizeof\-array\-div \&\-Wsizeof\-pointer\-div \&\-Wsizeof\-pointer\-memaccess \&\-Wstrict\-aliasing \&\-Wstrict\-overflow=1 \&\-Wswitch \&\-Wtautological\-compare \&\-Wtrigraphs \&\-Wuninitialized \&\-Wunknown\-pragmas \&\-Wunused \&\-Wunused\-but\-set\-variable \&\-Wunused\-const\-variable=1\fR (تنها برای C/ObjC) \&\fB\-Wunused\-function \&\-Wunused\-label \&\-Wunused\-local\-typedefs \&\-Wunused\-value \&\-Wunused\-variable \&\-Wuse\-after\-free=2 \&\-Wvla\-parameter \&\-Wvolatile\-register\-var \&\-Wzero\-length\-bounds\fR .Sp توجه داشته باشید که برخی از پرچم‌های هشدار توسط \fB\-Wall\fR فعال نمی‌شوند. برخی از آن‌ها درباره ساختارهایی هشدار می‌دهند که کاربران عموماً آن‌ها را تردیدآمیز نمی‌دانند، اما گاهی ممکن است بخواهید آن‌ها را بررسی کنید؛ برخی دیگر در مورد ساختارهایی هشدار می‌دهند که در بعضی شرایط ضروری هستند یا اجتناب از آن‌ها دشوار است، و هیچ راه ساده‌ای برای اصلاح کد جهت جلوگیری از هشدار وجود ندارد. برخی از آن‌ها توسط \fB\-Wextra\fR فعال می‌شوند اما بسیاری از آن‌ها باید به صورت جداگانه فعال شوند. .IP \fB\-Wextra\fR 4 .IX Item "-Wextra" این گزینه برخی پرچم‌های هشدار اضافی را که توسط \&\fB\-Wall\fR فعال نمی‌شوند، فعال می‌کند. (این گزینه در گذشته \fB\-W\fR نامیده می‌شد. نام قدیمی‌تر همچنان پشتیبانی می‌شود، اما نام جدیدتر گویاتر است.) .Sp \&\fB\-Wabsolute\-value\fR (تنها برای C/ObjC) \&\fB\-Walloc\-size \&\-Wcalloc\-transposed\-args \&\-Wcast\-function\-type \&\-Wclobbered \&\-Wdangling\-reference\fR (فقط C++) \&\fB\-Wdeprecated\-copy\fR (فقط C++ و Objective\-C++) \&\fB\-Wempty\-body \&\-Wenum\-conversion\fR (تنها برای C/ObjC) \&\fB\-Wexpansion\-to\-defined \&\-Wignored\-qualifiers\fR (تنها برای C/C++) \&\fB\-Wimplicit\-fallthrough=3 \&\-Wmaybe\-uninitialized \&\-Wmissing\-field\-initializers \&\-Wmissing\-parameter\-name\fR (فقط C/ObjC) \&\fB\-Wmissing\-parameter\-type\fR (فقط C/ObjC) \&\fB\-Wold\-style\-declaration\fR (فقط C/ObjC) \&\fB\-Woverride\-init\fR (فقط C/ObjC) \&\fB\-Wredundant\-move\fR (فقط C++ و Objective\-C++) \&\fB\-Wshift\-negative\-value\fR (در C++11 تا C++17 و در C99 و جدیدتر) \&\fB\-Wsign\-compare\fR (فقط C++ و Objective\-C++) \&\fB\-Wsized\-deallocation\fR (فقط C++ و Objective\-C++) \&\fB\-Wstring\-compare \&\-Wtype\-limits \&\-Wuninitialized \&\-Wunterminated\-string\-initialization \&\-Wunused\-parameter\fR (تنها با\fB \fR\fB\-Wunused\fR\fB \fRیا\fB \fR\fB\-Wall\fR) \&\fB\-Wunused\-but\-set\-parameter\fR (تنها با\fB \fR\fB\-Wunused\fR\fB \fRیا\fB \fR\fB\-Wall\fR) .Sp گزینهٔ \fB\-Wextra\fR همچنین پیام‌های هشداری برای موارد زیر چاپ می‌کند: .RS 4 .IP * 4 یک اشاره‌گر با عدد صحیح صفر توسط \f(CW\*(C`<\*(C'\fR، \f(CW\*(C`<=\*(C'\fR، \&\f(CW\*(C`>\*(C'\fR، یا \f(CW\*(C`>=\*(C'\fR مقایسه شود. .IP * 4 (فقط C++) یک شمارش‌وند (enumerator) و یک غیرشمارش‌وند هر دو در یک عبارت شرطی ظاهر شوند. .IP * 4 (فقط C++) کلاس‌های پایهٔ مجازی مبهم (ambiguous virtual bases). .IP * 4 (فقط C++) اندیس‌گذاری روی آرایه‌ای که با مشخصهٔ \f(CW\*(C`register\*(C'\fR اعلان شده است. .IP * 4 (فقط C++) گرفتن آدرس متغیری که با مشخصهٔ \&\f(CW\*(C`register\*(C'\fR اعلان شده است. .IP * 4 (فقط C++) یک کلاس پایه در سازندهٔ رونوشت (copy constructor) یک کلاس مشتق‌شده مقداردهی اولیه نشود. .RE .RS 4 .RE .IP "\fB\-Wabi\fR (فقط C، Objective\-C، C++ و Objective\-C++)" 4 .IX Item "-Wabi (C, Objective-C, C++ and Objective-C++ only)" در مورد کدهایی که تحت تأثیر تغییرات ABI قرار گرفته‌اند هشدار می‌دهد. این شامل کدهایی است که ممکن است با ABI بی‌طرف نسبت به سازندهٔ C++ (vendor\-neutral C++ ABI) و همچنین psABI مربوط به معماری مقصد خاص ناسازگار باشند. هشدارهای مربوط به مورد دوم به صورت جداگانه توسط \fB\-Wpsabi\fR نیز کنترل می‌شوند، که به طور ضمنی با \fB\-Wabi\fR فعال می‌گردد. .Sp از آنجا که G++ اکنون به طور پیش‌فرض ABI را با هر انتشار عمده به‌روزرسانی می‌کند، معمولاً \fB\-Wabi\fR تنها زمانی در مورد مشکلات سازگاری ABI در C++ هشدار می‌دهد که بررسی جدیدی برای یک مشکل ABI کشف‌شده پس از انتشار اولیه، بعداً به یک سری انتشار اضافه شده باشد. در صورتی که نسخهٔ قدیمی‌تری از ABI (با \&\fB\-fabi\-version=\fR\fIn\fR) انتخاب شده باشد، \fB\-Wabi\fR درباره موارد بیشتری هشدار می‌دهد. .Sp همچنین می‌توان از \&\fB\-Wabi\fR با یک شمارهٔ نسخهٔ صریح استفاده کرد تا در مورد سازگاری ABI در C++ با یک سطح خاص از \fB\-fabi\-version\fR هشدار دهد؛ به عنوان مثال \fB\-Wabi=2\fR برای هشدار دادن درباره تغییرات نسبت به \&\fB\-fabi\-version=2\fR. .Sp اگر شمارهٔ نسخه به صورت صریح مشخص شود و \&\fB\-fabi\-compat\-version\fR تعیین نشده باشد، شمارهٔ نسخهٔ این گزینه برای نام‌های مستعار سازگاری (compatibility aliases) استفاده می‌شود. اگر هیچ شمارهٔ نسخهٔ صریحی با این گزینه ارائه نشود، اما \&\fB\-fabi\-compat\-version\fR مشخص شده باشد، آن شماره نسخه برای هشدارهای C++ ABI به کار می‌رود. .Sp اگرچه تلاش شده است در تمام این موارد هشدار داده شود، احتمالاً مواردی وجود دارد که با وجود تولید کد ناسازگار توسط G++، هشداری برای آن‌ها داده نمی‌شود. همچنین ممکن است مواردی وجود داشته باشد که علیرغم سازگار بودن کد تولیدشده، هشدار صادر شود. .Sp اگر نگران این موضوع هستید که کد تولیدشده توسط G++ ممکن است از نظر باینری با کد تولیدشده توسط سایر کامپایلرها سازگار نباشد، باید کد خود را بازنویسی کنید تا از این هشدارها جلوگیری شود. .Sp ناسازگاری‌های شناخته‌شده در \fB\-fabi\-version=2\fR (که از GCC 3.4 تا 4.9 پیش‌فرض بود) شامل موارد زیر است: .RS 4.IP * 4 یک قالب با یک پارامتر قالبی غیرنوعی از نوع ارجاع به‌نادرستی درهم‌سازی (mangled) می‌شد: .Sp .Vb 3 \& extern int N; \& template struct S {}; \& void n (S) {2} .Ve .Sp این مورد در \fB\-fabi\-version=3\fR اصلاح شد. .IP * 4 انواع برداری SIMD که با استفاده از \f(CW\*(C`_\|_attribute ((vector_size))\*(C'\fR اعلان می‌شدند، به‌روشی غیراستاندارد درهم‌سازی می‌شدند که امکان سربارگذاری (overloading) توابعی با بردارهایی با اندازه‌های مختلف را فراهم نمی‌کرد. .Sp نحوه درهم‌سازی در \fB\-fabi\-version=4\fR تغییر یافت. .IP * 4 \&\f(CW\*(C`_\|_attribute ((const))\*(C'\fR و \f(CW\*(C`noreturn\*(C'\fR به‌صورت توصیف‌کننده‌های نوع درهم‌سازی می‌شدند و \f(CW\*(C`decltype\*(C'\fR یک اعلان ساده، ساده‌سازی و حذف می‌شد (folded away). .Sp این مشکلات درهم‌سازی در \fB\-fabi\-version=5\fR برطرف شدند. .IP * 4 شمارنده‌های دامنه‌دار (scoped enumerators) که به‌عنوان آرگومان به یک تابع با تعداد متغیر آرگومان (variadic) ارسال می‌شوند، مانند شمارنده‌های بدون دامنه ارتقا می‌یابند و موجب اشکال گرفتن \f(CW\*(C`va_arg\*(C'\fR می‌شوند. در بیشتر مقصدهای هدف، این مورد در عمل بر ABI ارسال پارامتر تأثیری ندارد، زیرا هیچ راهی برای ارسال یک آرگومان کوچک‌تر از \f(CW\*(C`int\*(C'\fR وجود ندارد. .Sp همچنین، ABI نحوه درهم‌سازی بسته‌های آرگومان قالب، \f(CW\*(C`const_cast\*(C'\fR، \f(CW\*(C`static_cast\*(C'\fR، افزایش/کاهش پیشوندی، و تابع حوزه کلاسِ استفاده‌شده به‌عنوان آرگومان قالب را تغییر داد. .Sp این مشکلات در \fB\-fabi\-version=6\fR تصحیح شدند. .IP * 4 توابع لامبدا در حوزه آرگومان پیش‌فرض به‌نادرستی درهم‌سازی می‌شدند، و ABI نحوه درهم‌سازی \f(CW\*(C`nullptr_t\*(C'\fR را تغییر داد. .Sp این مشکلات در \fB\-fabi\-version=7\fR تصحیح شدند. .IP * 4 هنگام درهم‌سازی یک نوع تابع با توصیف‌کننده‌های cv تابع (function\-cv\-qualifiers)، نوع تابعِ بدون توصیف‌کننده به‌نادرستی به‌عنوان یک کاندیدای جایگزینی در نظر گرفته می‌شد. .Sp این مورد در \fB\-fabi\-version=8\fR، مقدار پیش‌فرض برای GCC 5.1، اصلاح شد. .IP * 4 عبارت \f(CWdecltype(nullptr)\fR به‌نادرستی دارای تراز (alignment) ۱ بود که منجر به دسترسی‌های غیرهم‌تراز می‌شد. توجه داشته باشید که این مورد بر ABI تابعی با پارامتر \f(CW\*(C`nullptr_t\*(C'\fR تأثیری نداشت، زیرا پارامترها دارای یک حداقل تراز هستند. .Sp این مورد در \fB\-fabi\-version=9\fR، مقدار پیش‌فرض برای GCC 5.2، اصلاح شد. .IP * 4 ویژگی‌های مختص به معماری مقصد که بر هویت یک نوع تأثیر می‌گذارند، مانند قراردادهای فراخوانی ia32 روی یک نوع تابع (stdcall، regparm و غیره)، بر نام درهم‌سازی‌شده تأثیری نمی‌گذاشتند، که هنگام استفاده از اشاره‌گرهای تابع به‌عنوان آرگومان‌های قالب منجر به تداخل نام می‌شد. .Sp این مورد در \fB\-fabi\-version=10\fR، مقدار پیش‌فرض برای GCC 6.1، اصلاح شد. .RE .RS 4 .RE .IP "\fB\-Wpsabi\fR (تنها C، Objective\-C، C++ و Objective\-C++)" 4 .IX Item "-Wpsabi (C, Objective-C, C++ and Objective-C++ only)" گزینه \fB\-Wpsabi\fR هشدارهای مربوط به تغییرات ABI مختص پردازنده را فعال می‌کند، مانند تغییرات در الزامات تراز یا نحوه ارسال آرگومان‌های تابع. در چندین مقصد از جمله AArch64، ARM، x86، MIPS، RS6000/PowerPC و S/390، این جزئیات میان نسخه‌های مختلف GCC و/یا نسخه‌های مختلف استانداردهای زبان C یا C++ به‌گونه‌ای تغییر کرده‌اند که سازگاری باینری کد کامپایل‌شده را تحت تأثیر قرار می‌دهند. با \fB\-Wpsabi\fR، کامپایلر GCC می‌تواند استفاده‌های بالقوه ناسازگار را تشخیص دهد و درباره آن‌ها به شما هشدار دهد. .Sp گزینه \fB\-Wpsabi\fR به‌طور پیش‌فرض فعال است و همچنین توسط \fB\-Wabi\fR نیز اعمال می‌شود. .IP "\fB\-Wno\-changes\-meaning\fR (تنها C++ و Objective\-C++)" 4 .IX Item "-Wno-changes-meaning (C++ and Objective-C++ only)" زبان C++ ایجاب می‌کند که استفاده‌های بدون صلاحیت (unqualified) از یک نام در یک کلاس، در کل حوزه کلاس دارای معنای یکسانی باشند؛ بنابراین اعلان یک نام پس از استفاده از آن، نادرست (ill\-formed) است: .Sp .Vb 3 \& struct A; \& struct B1 { A a; typedef A A; }; // warning, \*(AqA\*(Aq changes meaning \& struct B2 { A a; struct A { }; }; // error, \*(AqA\*(Aq changes meaning .Ve .Sp به‌طور پیش‌فرض، حالت B1 تنها یک هشدار است زیرا هر دو اعلان دارای نوع یکسانی هستند، در حالی که حالت B2 یک خطا است. هر دو پیام تشخیصی را می‌توان با \fB\-Wno\-changes\-meaning\fR غیرفعال کرد. در غیر این صورت، حالت خطا را می‌توان با \fB\-Wno\-error=changes\-meaning\fR یا \fB\-fpermissive\fR به یک هشدار تقلیل داد. .Sp هر دو پیام تشخیصی همچنین توسط \fB\-fms\-extensions\fR فرونشانده می‌شوند. .IP \fB\-Wchar\-subscripts\fR 4 .IX Item "-Wchar-subscripts" اگر زیرنویس (اندیس) یک آرایه از نوع \f(CW\*(C`char\*(C'\fR باشد، هشدار می‌دهد. این یک علت شایع خطا است، زیرا برنامه‌نویسان اغلب فراموش می‌کنند که این نوع در برخی ماشین‌ها علامت‌دار است. این هشدار با \fB\-Wall\fR فعال می‌شود. .IP \fB\-Wno\-coverage\-mismatch\fR 4 .IX Item "-Wno-coverage-mismatch" هنگام استفاده از گزینه \fB\-fprofile\-use\fR، در صورتی که نمایه‌های بازخورد (feedback profiles) مطابقت نداشته باشند، هشدار می‌دهد. اگر یک فایل مبدأ بین کامپایل با \fB\-fprofile\-generate\fR و \fB\-fprofile\-use\fR تغییر کند، فایل‌های حاوی بازخورد نمایه ممکن است با فایل مبدأ مطابقت نداشته باشند و GCC نتواند از اطلاعات بازخورد نمایه استفاده کند. به‌طور پیش‌فرض، این هشدار فعال است و مانند یک خطا با آن برخورد می‌شود. می‌توان از \fB\-Wno\-coverage\-mismatch\fR برای غیرفعال کردن هشدار یا از \fB\-Wno\-error=coverage\-mismatch\fR برای غیرفعال کردن تبدیل آن به خطا استفاده کرد. غیرفعال کردن خطا برای این هشدار می‌تواند منجر به تولید کدی با بهینه‌سازی ضعیف شود و تنها در صورت تغییرات بسیار جزئی، مانند رفع باگ در یک پایگاه کد موجود، مفید است. غیرفعال کردن کامل این هشدار توصیه نمی‌شود. .IP \fB\-Wno\-coverage\-too\-many\-conditions\fR 4 .IX Item "-Wno-coverage-too-many-conditions" اگر \fB\-fcondition\-coverage\fR استفاده شود و یک عبارت دارای شروط بیش از حدی باشد به‌طوری که GCC از پوشش صرف‌نظر کند، هشدار می‌دهد. صرف‌نظر کردن از پوشش زمانی رخ می‌دهد که تعداد شروط در عبارت شرطی از تعداد بیت‌ها در یک \f(CW\*(C`gcov_type_unsigned\*(C'\fR بیشتر باشد. این هشدار به‌طور پیش‌فرض فعال است. .IP \fB\-Wno\-coverage\-too\-many\-paths\fR 4 .IX Item "-Wno-coverage-too-many-paths" اگر \fB\-fpath\-coverage\fR استفاده شود و یک تابع دارای مسیرهای بیش از حدی باشد به‌طوری که GCC از پوشش صرف‌نظر کند، هشدار می‌دهد. صرف‌نظر کردن توسط \fB\-fpath\-coverage\-limit\fR کنترل می‌شود. این هشدار به‌طور پیش‌فرض فعال است. .IP \fB\-Wno\-coverage\-invalid\-line\-number\fR 4 .IX Item "-Wno-coverage-invalid-line-number" در صورتی که یک تابع به دلیل ماکروهای linenum نامعتبر زودتر از جایی که آغاز شده پایان یابد، هشدار می‌دهد. این هشدار تنها با فعال بودن \fB\-\-coverage\fR صادر می‌شود. .Sp به‌طور پیش‌فرض، این هشدار فعال است و مانند یک خطا با آن برخورد می‌شود. می‌توان از \fB\-Wno\-coverage\-invalid\-line\-number\fR برای غیرفعال کردن هشدار یا از \fB\-Wno\-error=coverage\-invalid\-line\-number\fR برای غیرفعال کردن تبدیل آن به خطا استفاده کرد. .IP "\fB\-Wno\-cpp\fR (تنها C، Objective\-C، C++، Objective\-C++ و Fortran)" 4 .IX Item "-Wno-cpp (C, Objective-C, C++, Objective-C++ and Fortran only)" پیام‌های هشدار صادرشده توسط دستورالعمل‌های \f(CW\*(C`#warning\*(C'\fR را فرومی‌نشاند. .IP "\fB\-Wdouble\-promotion\fR (تنها C، C++، Objective\-C و Objective\-C++)" 4 .IX Item "-Wdouble-promotion (C, C++, Objective-C and Objective-C++ only)" هنگامی که مقداری از نوع \f(CW\*(C`float\*(C'\fR به‌طور ضمنی به \f(CW\*(C`double\*(C'\fR ارتقا می‌یابد، هشدار می‌دهد. پردازنده‌های دارای واحد ممیز شناور ۳۲ بیتی «دقت یگانه» (single\-precision)، نوع \f(CW\*(C`float\*(C'\fR را به‌صورت سخت‌افزاری پیاده‌سازی می‌کنند، اما \f(CW\*(C`double\*(C'\fR را در نرم‌افزار شبیه‌سازی می‌نمایند. در چنین ماشین‌هایی، انجام محاسبات با مقادیر \f(CW\*(C`double\*(C'\fR به دلیل سربار ناشی از شبیه‌سازی نرم‌افزاری بسیار پرهزینه‌تر است. .Sp انجام تصادفی محاسبات با \f(CW\*(C`double\*(C'\fR بسیار آسان است، زیرا مقادیر لفظی ممیز شناور به‌طور ضمنی از نوع \f(CW\*(C`double\*(C'\fR هستند. برای مثال، در: .Sp .Vb 4 \& float area(float radius) \& { \& return 3.14159 * radius * radius; \& } .Ve .Sp کامپایلر کل محاسبات را با \f(CW\*(C`double\*(C'\fR انجام می‌دهد زیرا مقدار لفظی ممیز شناور یک \f(CW\*(C`double\*(C'\fR است. .IP "\fB\-Wduplicate\-decl\-specifier\fR (تنها C و Objective\-C)" 4 .IX Item "-Wduplicate-decl-specifier (C and Objective-C only)" اگر یک اعلان دارای مشخصه‌کننده‌های تکراری \f(CW\*(C`const\*(C'\fR، \f(CW\*(C`volatile\*(C'\fR، \f(CW\*(C`restrict\*(C'\fR یا \f(CW\*(C`_Atomic\*(C'\fR باشد، هشدار می‌دهد. این هشدار با \fB\-Wall\fR فعال می‌شود. .IP \fB\-Wformat\fR 4 .IX Item "-Wformat" .PD 0 .IP \fB\-Wformat=\fR\fIn\fR 4 .IX Item "-Wformat=n" .PD فراخوانی‌های توابع \f(CW\*(C`printf\*(C'\fR، \f(CW\*(C`scanf\*(C'\fR و غیره را بررسی می‌کند تا مطمئن شود نوع آرگومان‌های ارائه‌شده متناسب با رشته قالب مشخص‌شده است و تبدیلات مشخص‌شده در رشته قالب منطقی هستند. این شامل توابع استاندارد و سایر توابع مشخص‌شده توسط ویژگی‌های قالب در خانواده‌های \f(CW\*(C`printf\*(C'\fR، \f(CW\*(C`scanf\*(C'\fR، \f(CW\*(C`strftime\*(C'\fR و \f(CW\*(C`strfmon\*(C'\fR (یک افزونه X/Open که در استاندارد C نیست) می‌شود (یا سایر خانواده‌های مختص معماری مقصد). اینکه کدام توابع بدون مشخص شدن ویژگی‌های قالب بررسی شوند، به نسخه استاندارد انتخاب‌شده بستگی دارد، و این‌گونه بررسی‌های توابعِ بدون ویژگی مشخص‌شده با \fB\-ffreestanding\fR یا \fB\-fno\-builtin\fR غیرفعال می‌شوند. .Sp قالب‌ها بر اساس قابلیت‌های قالبی پشتیبانی‌شده توسط GNU libc نسخه 2.2 بررسی می‌شوند. این موارد شامل تمامی قابلیت‌های ISO C90 و C99 و همچنین قابلیت‌های مشخصات Single Unix و برخی افزونه‌های BSD و GNU است. ممکن است سایر پیاده‌سازی‌های کتابخانه‌ای از همه این قابلیت‌ها پشتیبانی نکنند؛ GCC از هشدار دادن درباره قابلیت‌هایی که فراتر از محدودیت‌های یک کتابخانه خاص باشند، پشتیبانی نمی‌کند. با این حال، اگر \fB\-Wpedantic\fR همراه با \fB\-Wformat\fR استفاده شود، درباره قابلیت‌های قالبی که در نسخه استاندارد انتخاب‌شده وجود ندارند هشدار داده می‌شود (اما نه برای قالب‌های \f(CW\*(C`strfmon\*(C'\fR، چرا که آن‌ها در هیچ نسخه‌ای از استاندارد C نیستند). .RS 4.IP \fB\-Wformat=1\fR 4 .IX Item "-Wformat=1" .PD 0 .IP \fB\-Wformat\fR 4 .IX Item "-Wformat" .PD گزینهٔ \fB\-Wformat\fR معادل \fB\-Wformat=1\fR، و \&\fB\-Wno\-format\fR معادل \fB\-Wformat=0\fR است. از آن‌جا که \&\fB\-Wformat\fR آرگومان‌های قالب تهی (null) را نیز برای چندین تابع بررسی می‌کند، \&\fB\-Wformat\fR مستلزم \fB\-Wnonnull\fR نیز هست. برخی از جنبه‌های این سطح از بررسی قالب را می‌توان با این گزینه‌ها غیرفعال کرد: \fB\-Wno\-format\-contains\-nul\fR، \&\fB\-Wno\-format\-extra\-args\fR و \fB\-Wno\-format\-zero\-length\fR. گزینهٔ \&\fB\-Wformat\fR توسط \fB\-Wall\fR فعال می‌شود. .IP \fB\-Wformat=2\fR 4 .IX Item "-Wformat=2" فعال‌سازی \fB\-Wformat\fR به همراه بررسی‌های قالب اضافی. در حال حاضر معادل \fB\-Wformat \-Wformat\-nonliteral \-Wformat\-security \&\-Wformat\-y2k\fR است. .RE .RS 4 .RE .IP \fB\-Wno\-format\-contains\-nul\fR 4 .IX Item "-Wno-format-contains-nul" در صورت تعیین \fB\-Wformat\fR، در مورد رشته‌های قالبی که حاوی بایت‌های NUL هستند هشدار داده نشود. .IP \fB\-Wno\-format\-extra\-args\fR 4 .IX Item "-Wno-format-extra-args" در صورت تعیین \fB\-Wformat\fR، دربارهٔ آرگومان‌های اضافی برای یک تابع قالب‌بندی \&\f(CW\*(C`printf\*(C'\fR یا \f(CW\*(C`scanf\*(C'\fR هشدار داده نشود. استاندارد C مشخص می‌کند که چنین آرگومان‌هایی نادیده گرفته می‌شوند. .Sp جایی که آرگومان‌های استفاده‌نشده میان آرگومان‌های استفاده‌شده‌ای قرار می‌گیرند که با مشخصه‌های شمارهٔ عملوند \fB$\fR تعیین شده‌اند، معمولاً باز هم هشدار داده می‌شود، زیرا پیاده‌سازی نمی‌تواند بداند چه نوعی را برای رد کردن آرگومان‌های استفاده‌نشده به \f(CW\*(C`va_arg\*(C'\fR ارسال کند. با این حال، در مورد قالب‌های \f(CW\*(C`scanf\*(C'\fR، این گزینه در صورتی که همهٔ آرگومان‌های استفاده‌نشده اشاره‌گر باشند، هشدار را فرومی‌نشاند، چرا که Single Unix Specification بیان می‌دارد که چنین آرگومان‌های استفاده‌نشده‌ای مجاز هستند. .IP \fB\-Wformat\-overflow\fR 4 .IX Item "-Wformat-overflow" .PD 0 .IP \fB\-Wformat\-overflow=\fR\fIlevel\fR 4 .IX Item "-Wformat-overflow=level" .PD هشدار دربارهٔ فراخوانی‌های توابع ورودی/خروجی قالب‌بندی‌شده مانند \f(CW\*(C`sprintf\*(C'\fR و \f(CW\*(C`vsprintf\*(C'\fR که ممکن است باعث سرریز بافر مقصد شوند. زمانی که نتوان تعداد دقیق بایت‌های نوشته‌شده توسط یک دستورالعمل قالب را در زمان کامپایل مشخص کرد، این مقدار بر اساس روش‌های اکتشافی که به آرگومان \&\fIlevel\fR و بهینه‌سازی وابسته‌اند تخمین زده می‌شود. اگرچه فعال کردن بهینه‌سازی در بیشتر موارد دقت هشدار را بهبود می‌بخشد، اما ممکن است به هشدارهای مثبت کاذب (false positives) نیز منجر شود. .RS 4 .IP \fB\-Wformat\-overflow\fR 4 .IX Item "-Wformat-overflow" .PD 0 .IP \fB\-Wformat\-overflow=1\fR 4 .IX Item "-Wformat-overflow=1" .PD سطح \fI1\fR از \fB\-Wformat\-overflow\fR که با \fB\-Wformat\fR فعال می‌شود، رویکردی محافظه‌کارانه را به کار می‌بندد که فقط دربارهٔ فراخوانی‌هایی که به احتمال بسیار زیاد باعث سرریز بافر می‌شوند هشدار می‌دهد. در این سطح، آرگومان‌های عددی با مقادیر نامعلوم برای دستورالعمل‌های قالب، دارای مقدار یک فرض می‌شوند و رشته‌های با طول نامعلوم، خالی در نظر گرفته می‌شوند. برای آرگومان‌های عددی که مشخص است به زیرمحدوده‌ای از نوع خود محدود شده‌اند، یا آرگومان‌های رشته‌ای که خروجی آن‌ها چه توسط دقت دستورالعمل مربوطه یا مجموعه‌ای متناهی از رشته‌های صریح (string literals) محدود شده باشد، مقداری درون آن محدوده فرض می‌شود که بیشترین بایت خروجی را تولید کند. برای مثال، فراخوانی به \f(CW\*(C`sprintf\*(C'\fR در زیر تشخیص داده شده و گزارش می‌شود زیرا حتی با برابر بودن هر دو متغیر \fIa\fR و \fIb\fR با صفر، نویسهٔ پایانی NUL (\f(CW\*(Aq\e0\*(Aq\fR) که توسط تابع به انتهای بافر مقصد افزوده می‌شود، پس از پایان آن نوشته خواهد شد. افزایش اندازهٔ بافر به میزان تنها یک بایت برای جلوگیری از هشدار کافی است، هرچند ممکن است برای جلوگیری از سرریز کافی نباشد. .Sp .Vb 5 \& void f (int a, int b) \& { \& char buf [13]; \& sprintf (buf, "a = %i, b = %i\en", a, b); \& } .Ve .IP \fB\-Wformat\-overflow=2\fR 4 .IX Item "-Wformat-overflow=2" سطح \fI2\fR همچنین دربارهٔ فراخوانی‌هایی که ممکن است با دریافت آرگومانی با طول یا بزرگی کافی باعث سرریز بافر مقصد شوند، هشدار می‌دهد. در سطح \&\fI2\fR، برای آرگومان‌های عددی نامعلوم، کمترین مقدار قابل‌نمایش برای نوع‌های علامت‌دار با دقت بزرگ‌تر از ۱، و در غیر این صورت بیشترین مقدار قابل‌نمایش فرض می‌شود. برای آرگومان‌های رشته‌ای نامعلوم که نتوان طول آن‌ها را به دقت دستورالعمل، یا مجموعه‌ای متناهی از رشته‌های صریح که ممکن است به آن ارزیابی شوند، یا آرایه نویسه‌ای که ممکن است به آن اشاره کنند محدود دانست، طول ۱ نویسه در نظر گرفته می‌شود. .Sp در سطح \fI2\fR، فراخوانی در مثال بالا دوباره تشخیص داده می‌شود، اما این بار به این دلیل که اگر \fIa\fR برابر با \f(CW\*(C`INT_MIN\*(C'\fR ۳۲\-بیتی باشد، اولین دستورالعمل \&\f(CW%i\fR برخی از ارقام خود را فراتر از پایان بافر مقصد خواهد نوشت. برای ایمن کردن این فراخوانی بدون در نظر گرفتن مقادیر دو متغیر، اندازهٔ بافر مقصد باید حداقل به ۳۴ بایت افزایش یابد. GCC اندازهٔ کمینهٔ بافر را در یک یادداشت اطلاعاتی پس از هشدار درج می‌کند. .Sp یک راهکار جایگزین برای افزایش اندازهٔ بافر مقصد، مقید کردن دامنهٔ مقادیر قالب‌بندی‌شده است. بیشینهٔ طول آرگومان‌های رشته‌ای را می‌توان با مشخص کردن دقت در دستورالعمل قالب محدود کرد. هنگامی که بتوان فرض کرد آرگومان‌های عددی دستورالعمل‌های قالب به کم‌تر از دقت نوع خود محدود شده‌اند، انتخاب یک اصلاح‌کنندهٔ طول مناسب برای مشخص‌کنندهٔ قالب، اندازهٔ بافر مورد نیاز را کاهش خواهد داد. برای نمونه، اگر در مثال بالا بتوان فرض کرد که \fIa\fR و \fIb\fR در محدودهٔ دقت نوع \f(CW\*(C`short int\*(C'\fR قرار دارند، آنگاه استفاده از دستورالعمل قالب \f(CW%hi\fR یا تبدیل نوع (cast) آرگومان به \f(CW\*(C`short\*(C'\fR، بیشینهٔ اندازهٔ بافر مورد نیاز را به ۲۴ بایت کاهش می‌دهد. .Sp .Vb 5 \& void f (int a, int b) \& { \& char buf [23]; \& sprintf (buf, "a = %hi, b = %i\en", a, (short)b); \& } .Ve .RE .RS 4 .RE .IP \fB\-Wno\-format\-zero\-length\fR 4 .IX Item "-Wno-format-zero-length" در صورت تعیین \fB\-Wformat\fR، در مورد قالب‌های با طول صفر هشدار داده نشود. استاندارد C مشخص می‌کند که قالب‌های با طول صفر مجاز هستند. .IP \fB\-Wformat\-nonliteral\fR 4 .IX Item "-Wformat-nonliteral" در صورت تعیین \fB\-Wformat\fR، همچنین اگر رشتهٔ قالب یک رشتهٔ صریح نباشد و بنابراین نتوان آن را بررسی کرد هشدار داده شود، مگر اینکه تابع قالب آرگومان‌های قالب خود را به عنوان یک \f(CW\*(C`va_list\*(C'\fR دریافت کند. .IP \fB\-Wformat\-security\fR 4 .IX Item "-Wformat-security" در صورت تعیین \fB\-Wformat\fR، همچنین دربارهٔ استفاده‌هایی از توابع قالب که نمایانگر مشکلات امنیتی احتمالی هستند هشدار داده شود. در حال حاضر، این گزینه دربارهٔ فراخوانی‌های توابع \f(CW\*(C`printf\*(C'\fR و \f(CW\*(C`scanf\*(C'\fR که در آن‌ها رشتهٔ قالب یک رشتهٔ صریح نیست و هیچ آرگومان قالبی وجود ندارد (مانند \f(CW\*(C`printf (foo);\*(C'\fR) هشدار می‌دهد. این مورد در صورتی که رشتهٔ قالب از ورودی غیرقابل‌اعتماد دریافت شده باشد و حاوی \fR\f(CB%n\fR\fB\fR باشد می‌تواند یک رخنهٔ امنیتی باشد. (این گزینه در حال حاضر زیرمجموعه‌ای از مواردی است که \fB\-Wformat\-nonliteral\fR دربارهٔ آن‌ها هشدار می‌دهد، اما در آینده ممکن است هشدارهایی به \fB\-Wformat\-security\fR اضافه شوند که در \fB\-Wformat\-nonliteral\fR گنجانده نشده‌اند.) .IP \fB\-Wformat\-signedness\fR 4 .IX Item "-Wformat-signedness" در صورت تعیین \fB\-Wformat\fR، همچنین اگر رشتهٔ قالب نیازمند یک آرگومان بدون علامت (unsigned) باشد و آرگومان علامت‌دار (signed) باشد و برعکس، هشدار داده شود. .IP \fB\-Wformat\-truncation\fR 4 .IX Item "-Wformat-truncation" .PD 0 .IP \fB\-Wformat\-truncation=\fR\fIlevel\fR 4 .IX Item "-Wformat-truncation=level" .PD هشدار دربارهٔ فراخوانی‌های توابع ورودی/خروجی قالب‌بندی‌شده مانند \f(CW\*(C`snprintf\*(C'\fR و \f(CW\*(C`vsnprintf\*(C'\fR که ممکن است به کوتاه شدن (truncation) خروجی منجر شوند. هنگامی که تعداد دقیق بایت‌های نوشته‌شده توسط یک دستورالعمل قالب را نتوان در زمان کامپایل تعیین کرد، بر اساس روش‌های اکتشافی که به آرگومان \fIlevel\fR و بهینه‌سازی وابسته هستند تخمین زده می‌شود. اگرچه فعال‌سازی بهینه‌سازی در بیشتر موارد دقت هشدار را بهبود می‌بخشد، اما ممکن است به هشدارهای مثبت کاذب نیز منجر شود. به جز مواردی که خلاف آن ذکر شده باشد، این گزینه از همان منطق \fB\-Wformat\-overflow\fR استفاده می‌کند. .RS 4 .IP \fB\-Wformat\-truncation\fR 4 .IX Item "-Wformat-truncation" .PD 0 .IP \fB\-Wformat\-truncation=1\fR 4 .IX Item "-Wformat-truncation=1" .PD سطح \fI1\fR از \fB\-Wformat\-truncation\fR که با \fB\-Wformat\fR فعال می‌شود، رویکردی محافظه‌کارانه را به کار می‌بندد که فقط دربارهٔ فراخوانی توابع محدودشده‌ای هشدار می‌دهد که مقدار بازگشتی آن‌ها بدون استفاده مانده است و به احتمال بسیار زیاد به کوتاه شدن خروجی منجر خواهند شد. .IP \fB\-Wformat\-truncation=2\fR 4 .IX Item "-Wformat-truncation=2" سطح \fI2\fR علاوه بر این، دربارهٔ فراخوانی توابع محدودشده‌ای هشدار می‌دهد که مقدار بازگشتی آن‌ها استفاده شده است و ممکن است در صورت وجود آرگومانی با طول یا بزرگی کافی، به کوتاه شدن خروجی منجر شوند. .RE .RS 4 .RE .IP \fB\-Wformat\-y2k\fR 4 .IX Item "-Wformat-y2k" در صورت تعیین \fB\-Wformat\fR، همچنین دربارهٔ قالب‌های \f(CW\*(C`strftime\*(C'\fR که ممکن است سال را تنها به صورت دو رقمی تولید کنند هشدار داده شود..IP \fB\-Wnonnull\fR 4 .IX Item "-Wnonnull" هنگامی که یک اشاره‌گر تهی (null pointer) برای آرگومان‌هایی ارسال شود که با صفت تابعی \f(CW\*(C`nonnull\*(C'\fR به عنوان نیازمند مقدار غیرتهی مشخص شده‌اند، هشدار می‌دهد. .Sp گزینهٔ \&\fB\-Wnonnull\fR در \fB\-Wall\fR و \fB\-Wformat\fR گنجانده شده است. این گزینه می‌تواند با گزینهٔ \fB\-Wno\-nonnull\fR غیرفعال شود. .IP \fB\-Wnonnull\-compare\fR 4 .IX Item "-Wnonnull-compare" هنگامی که یک آرگومان نشانه‌گذاری‌شده با صفت تابعی \f(CW\*(C`nonnull\*(C'\fR درون تابع با null مقایسه شود، هشدار می‌دهد. .Sp گزینهٔ \&\fB\-Wnonnull\-compare\fR در \fB\-Wall\fR گنجانده شده است. این گزینه می‌تواند با گزینهٔ \fB\-Wno\-nonnull\-compare\fR غیرفعال شود. .IP \fB\-Wnull\-dereference\fR 4 .IX Item "-Wnull-dereference" اگر کامپایلر مسیرهایی را شناسایی کند که به دلیل ارجاع‌زدایی از یک اشاره‌گر تهی، رفتار نادرست یا رفتار تعریف‌نشده (undefined behavior) ایجاد می‌کنند، هشدار می‌دهد. این گزینه تنها زمانی فعال است که \fB\-fdelete\-null\-pointer\-checks\fR فعال باشد، که در بیشتر مقاصد با بهینه‌سازی‌ها فعال می‌شود. دقت این هشدارها به گزینه‌های بهینه‌سازیِ استفاده‌شده بستگی دارد. .IP \fB\-Wno\-musttail\-local\-addr\fR 4 .IX Item "-Wno-musttail-local-addr" دربارهٔ ارسال یک اشاره‌گر (یا در C++، یک مرجع) به یک متغیر محلی یا برچسب به عنوان آرگومان یک فراخوانی \f(CW\*(C`musttail\*(C'\fR هشدار نمی‌دهد. آن متغیرها پیش از دستور فراخوانی دم (tail call) از حوزه (scope) خارج می‌شوند. .IP \fB\-Wmaybe\-musttail\-local\-addr\fR 4 .IX Item "-Wmaybe-musttail-local-addr" هنگامی که آدرس یک متغیر محلی بتواند به یک فراخوانی \f(CW\*(C`musttail\*(C'\fR نشت کند (escape)، هشدار می‌دهد؛ مگر اینکه پیش از فراخوانی \f(CW\*(C`musttail\*(C'\fR از حوزه خارج شده باشد. .Sp .Vb 1 \& int foo (int *); \& \& int \& bar (int *x) \& { \& if (x[0] == 1) \& { \& int a = 42; \& foo (&a); \& /* Without the C attribute this call would not \& be tail called, because address of the C variable escapes \& and the second foo call could dereference it. With the attribute \& the local variables are assumed to go out of scope immediately \& before the tail call instruction and the compiler warns about \& this. */ \& [[gnu::musttail]] return foo (nullptr); \& } \& else \& { \& { \& int a = 42; \& foo (&a); \& } \& /* The C variable isn\*(Aqt already in scope, so even when it \& escaped, even without C attribute it would be \& undefined behavior to dereference it and the compiler could \& turn this into a tail call. No warning is diagnosed here. */ \& [[gnu::musttail]] return foo (nullptr); \& } \& } .Ve .Sp این هشدار با \fB\-Wextra\fR فعال می‌شود. .IP "\fB\-Wnrvo\fR (تنها در C++ و Objective\-C++)" 4 .IX Item "-Wnrvo (C++ and Objective-C++ only)" اگر کامپایلر از رونوشت (copy) یک متغیر محلی به مقدار بازگشتی تابع در بستری که توسط [class.copy.elision] مجاز دانسته شده صرف‌نظر نکند (elide نکند)، هشدار می‌دهد. این حذف رونوشت معمولاً با نام بهینه‌سازی مقدار بازگشتی نام‌گذاری‌شده (Named Return Value Optimization) شناخته می‌شود. برای نمونه، در مثال زیر کامپایلر نمی‌تواند رونوشت‌ها را از هر دوی v1 و v2 حذف کند، بنابراین هیچ‌کدام را حذف نمی‌کند. .Sp .Vb 7 \& std::vector f() \& { \& std::vector v1, v2; \& // ... \& if (cond) return v1; \& else return v2; // warning: not eliding copy \& } .Ve .IP \fB\-Winfinite\-recursion\fR 4 .IX Item "-Winfinite-recursion" دربارهٔ فراخوانی‌های بازگشتی بی‌نهایت هشدار می‌دهد. این هشدار در تمام سطوح بهینه‌سازی کارایی دارد، اما برای تشخیص بازگشت بی‌نهایت در فراخوانی‌های بین دو یا چند تابع، نیازمند بهینه‌سازی است. گزینهٔ \&\fB\-Winfinite\-recursion\fR در \fB\-Wall\fR گنجانده شده است. .Sp با \fB\-Wanalyzer\-infinite\-recursion\fR مقایسه شود که تشخیصی مشابه ارائه می‌دهد، اما به روشی متفاوت (به عنوان بخشی از \fB\-fanalyzer\fR) پیاده‌سازی شده است. .IP "\fB\-Winit\-self\fR (تنها در C، C++، Objective\-C و Objective\-C++)" 4 .IX Item "-Winit-self (C, C++, Objective-C and Objective-C++ only)" دربارهٔ متغیرهای مقداردهی‌نشده‌ای که با خودشان مقداردهی اولیه می‌شوند هشدار می‌دهد. توجه داشته باشید که این گزینه تنها می‌تواند همراه با گزینهٔ \fB\-Wuninitialized\fR استفاده شود. .Sp برای نمونه، GCC دربارهٔ مقداردهی‌نشده بودن \f(CW\*(C`i\*(C'\fR در قطعه‌کد زیر تنها زمانی هشدار می‌دهد که \fB\-Winit\-self\fR مشخص شده باشد: .Sp .Vb 5 \& int f() \& { \& int i = i; \& return i; \& } .Ve .Sp این هشدار در C++ با \fB\-Wall\fR فعال می‌شود. .IP "\fB\-Wno\-implicit\-int\fR (تنها در C و Objective\-C)" 4 .IX Item "-Wno-implicit-int (C and Objective-C only)" این گزینه هشدارهایی را کنترل می‌کند که در هنگام مشخص نشدن نوع در یک اعلان (declaration) صادر می‌شوند. این هشدار به‌طور پیش‌فرض، به صورت یک خطا، در C99 و گویش‌های جدیدتر C و همچنین توسط \fB\-Wall\fR فعال است. این خطا می‌تواند با استفاده از \fB\-fpermissive\fR (همراه با برخی خطاهای دیگر)، یا تنها برای این خطا با \fB\-Wno\-error=implicit\-int\fR به یک هشدار تنزل یابد. .Sp این هشدار با \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد. .IP "\fB\-Wno\-implicit\-function\-declaration\fR (تنها در C و Objective\-C)" 4 .IX Item "-Wno-implicit-function-declaration (C and Objective-C only)" این گزینه هشدارهایی را کنترل می‌کند که در هنگام استفاده از یک تابع پیش از اعلان شدن آن صادر می‌شوند. این هشدار به‌طور پیش‌فرض، به صورت یک خطا، در C99 و گویش‌های جدیدتر C و همچنین توسط \fB\-Wall\fR فعال است. این خطا می‌تواند با استفاده از \fB\-fpermissive\fR (همراه با برخی خطاهای دیگر)، یا تنها برای این خطا با \&\fB\-Wno\-error=implicit\-function\-declaration\fR به یک هشدار تنزل یابد. .Sp این هشدار با \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد. .IP "\fB\-Wimplicit\fR (تنها در C و Objective\-C)" 4 .IX Item "-Wimplicit (C and Objective-C only)" همانند \fB\-Wimplicit\-int\fR و \fB\-Wimplicit\-function\-declaration\fR است. این هشدار با \fB\-Wall\fR فعال می‌شود. .IP \fB\-Whardened\fR 4 .IX Item "-Whardened" هنگامی که \fB\-fhardened\fR گزینه‌ای از مجموعهٔ خود را فعال نکرده باشد، هشدار می‌دهد (که برای آن به \fB\-fhardened\fR مراجعه کنید). برای نمونه، استفادهٔ هم‌زمان از \fB\-fhardened\fR و \fB\-fstack\-protector\fR در خط فرمان سبب می‌شود \&\fB\-Whardened\fR هشدار دهد، چرا که \fB\-fstack\-protector\-strong\fR توسط \fB\-fhardened\fR فعال نخواهد شد. .Sp این هشدار به‌طور پیش‌فرض فعال است و تنها زمانی اثرگذار است که \fB\-fhardened\fR فعال باشد. .IP \fB\-Wimplicit\-fallthrough\fR 4 .IX Item "-Wimplicit-fallthrough" گزینهٔ \&\fB\-Wimplicit\-fallthrough\fR همانند \fB\-Wimplicit\-fallthrough=3\fR و گزینهٔ \fB\-Wno\-implicit\-fallthrough\fR همانند \&\fB\-Wimplicit\-fallthrough=0\fR است. .IP \fB\-Wimplicit\-fallthrough=\fR\fIn\fR 4 .IX Item "-Wimplicit-fallthrough=n" هنگامی که یک مورد switch بدون break به مورد بعدی سرریز کند (fall through)، هشدار می‌دهد. برای نمونه: .Sp .Vb 11 \& switch (cond) \& { \& case 1: \& a = 1; \& break; \& case 2: \& a = 2; \& case 3: \& a = 3; \& break; \& } .Ve .Sp این هشدار در صورتی که آخرین دستور یک مورد نتواند به مورد بعدی سرریز کند هشداری صادر نمی‌کند؛ برای نمونه هنگامی که یک دستور return یا فراخوانی تابعی که با صفت noreturn اعلان شده وجود داشته باشد. گزینهٔ \fB\-Wimplicit\-fallthrough=\fR همچنین دستورهای جریان کنترل مانند if را در نظر می‌گیرد و تنها در موارد مقتضی هشدار می‌دهد. برای نمونه: .Sp .Vb 10 \& switch (cond) \& { \& case 1: \& if (i > 3) { \& bar (5); \& break; \& } else if (i < 1) { \& bar (0); \& } else \& return; \& default: \& ... \& } .Ve .Sp از آنجا که در مواردی سرریز شدن یک مورد switch مطلوب است، GCC صفتی به نام \f(CW\*(C`_\|_attribute_\|_ ((fallthrough))\*(C'\fR ارائه می‌دهد که باید همراه با یک دستور پوچ (null statement) برای فرونشاندن این هشدار که در حالت عادی رخ می‌داد، استفاده شود: .Sp.Vb 8 \& switch (cond) \& { \& case 1: \& bar (0); \& _\|_attribute_\|_ ((fallthrough)); \& default: \& ... \& } .Ve .Sp استاندارد C++17 روشی استاندارد برای فرونشاندن هشدار \fB\-Wimplicit\-fallthrough\fR با استفاده از \f(CW\*(C`[[fallthrough]];\*(C'\fR به‌جای صفت GNU فراهم می‌کند. در C++11 یا C++14، کاربران می‌توانند از \f(CW\*(C`[[gnu::fallthrough]];\*(C'\fR که یک افزونهٔ GNU است، استفاده کنند. به‌جای این صفت‌ها، همچنین امکان افزودن یک کامنت fallthrough برای فرونشاندن هشدار وجود دارد. کل بدنهٔ کامنت به سبک C یا C++ باید با عبارت‌های باقاعدهٔ مشخص‌شده در زیر مطابقت داشته باشد. آرگومان گزینهٔ \fIn\fR مشخص می‌کند که چه نوع کامنت‌هایی پذیرفته می‌شوند: .RS 4 .IP "*<\fB\-Wimplicit\-fallthrough=0\fR هشدار را کاملاً غیرفعال می‌کند.>" 4 .IX Item "*<-Wimplicit-fallthrough=0 disables the warning altogether.>" .PD 0 .ie n .IP "*<\fB\-Wimplicit\-fallthrough=1\fR با عبارت باقاعدهٔ "".*"" مطابقت می‌دهد،>" 4 .el .IP "*<\fB\-Wimplicit\-fallthrough=1\fR با عبارت باقاعدهٔ \f(CW.*\fR مطابقت می‌دهد،>" 4 .IX Item "*<-Wimplicit-fallthrough=1 matches .* regular>" .PD هر کامنتی به‌عنوان کامنت fallthrough استفاده می‌شود. .IP "*<\fB\-Wimplicit\-fallthrough=2\fR بدون حساسیت به بزرگی و کوچکی حروف با>" 4 .IX Item "*<-Wimplicit-fallthrough=2 case insensitively matches>" عبارت باقاعدهٔ \&\f(CW\*(C`.*falls?[ \et\-]*thr(ough|u).*\*(C'\fR مطابقت می‌یابد. .IP "*<\fB\-Wimplicit\-fallthrough=3\fR با حساسیت به بزرگی و کوچکی حروف با یکی از>" 4 .IX Item "*<-Wimplicit-fallthrough=3 case sensitively matches one of the>" عبارت‌های باقاعدهٔ زیر مطابقت می‌یابد: .RS 4 .ie n .IP "*<""\-fallthrough"">" 4 .el .IP *<\f(CW\-fallthrough\fR> 4 .IX Item "*<-fallthrough>" .PD 0 .ie n .IP "*<""@fallthrough@"">" 4 .el .IP *<\f(CW@fallthrough@\fR> 4 .IX Item "*<@fallthrough@>" .ie n .IP "*<""lint \-fallthrough[ \et]*"">" 4 .el .IP "*<\f(CWlint \-fallthrough[ \et]*\fR>" 4 .IX Item "*" .ie n .IP "*<""[ \et.!]*(ELSE,? |INTENTIONAL(LY)? )?FALL(S | |\-)?THR(OUGH|U)[ \et.!]*(\-[^\en\er]*)?"">" 4 .el .IP "*<\f(CW[ \et.!]*(ELSE,? |INTENTIONAL(LY)? )?FALL(S | |\-)?THR(OUGH|U)[ \et.!]*(\-[^\en\er]*)?\fR>" 4 .IX Item "*<[ t.!]*(ELSE,? |INTENTIONAL(LY)? )?FALL(S | |-)?THR(OUGH|U)[ t.!]*(-[^nr]*)?>" .ie n .IP "*<""[ \et.!]*(Else,? |Intentional(ly)? )?Fall((s | |\-)[Tt]|t)hr(ough|u)[ \et.!]*(\-[^\en\er]*)?"">" 4 .el .IP "*<\f(CW[ \et.!]*(Else,? |Intentional(ly)? )?Fall((s | |\-)[Tt]|t)hr(ough|u)[ \et.!]*(\-[^\en\er]*)?\fR>" 4 .IX Item "*<[ t.!]*(Else,? |Intentional(ly)? )?Fall((s | |-)?THR(OUGH|U)[ t.!]*(-[^nr]*)?>" .ie n .IP "*<""[ \et.!]*([Ee]lse,? |[Ii]ntentional(ly)? )?fall(s | |\-)?thr(ough|u)[ \et.!]*(\-[^\en\er]*)?"">" 4 .el .IP "*<\f(CW[ \et.!]*([Ee]lse,? |[Ii]ntentional(ly)? )?fall(s | |\-)?thr(ough|u)[ \et.!]*(\-[^\en\er]*)?\fR>" 4 .IX Item "*<[ t.!]*([Ee]lse,? |[Ii]ntentional(ly)? )?fall(s | |-)?thr(ough|u)[ t.!]*(-[^nr]*)?>" .PD .RE .RS 4 .RE .IP "*<\fB\-Wimplicit\-fallthrough=4\fR با حساسیت به بزرگی و کوچکی حروف با یکی از>" 4 .IX Item "*<-Wimplicit-fallthrough=4 case sensitively matches one of the>" عبارت‌های باقاعدهٔ زیر مطابقت می‌یابد: .RS 4 .ie n .IP "*<""\-fallthrough"">" 4 .el .IP *<\f(CW\-fallthrough\fR> 4 .IX Item "*<-fallthrough>" .PD 0 .ie n .IP "*<""@fallthrough@"">" 4 .el .IP *<\f(CW@fallthrough@\fR> 4 .IX Item "*<@fallthrough@>" .ie n .IP "*<""lint \-fallthrough[ \et]*"">" 4 .el .IP "*<\f(CWlint \-fallthrough[ \et]*\fR>" 4 .IX Item "*" .ie n .IP "*<""[ \et]*FALLTHR(OUGH|U)[ \et]*"">" 4 .el .IP "*<\f(CW[ \et]*FALLTHR(OUGH|U)[ \et]*\fR>" 4 .IX Item "*<[ t]*FALLTHR(OUGH|U)[ t]*>" .PD .RE .RS 4 .RE .IP "*<\fB\-Wimplicit\-fallthrough=5\fR هیچ کامنتی را به‌عنوان کامنت fallthrough>" 4 .IX Item "*<-Wimplicit-fallthrough=5 doesn't recognize any comments as>" به رسمیت نمی‌شناسد، و تنها صفت‌ها هشدار را غیرفعال می‌کنند. .RE .RS 4 .Sp کامنت باید پس از فاصله‌های سفید اختیاری و کامنت‌های دیگر، با کلمات کلیدی \f(CW\*(C`case\*(C'\fR یا \f(CW\*(C`default\*(C'\fR، یا با یک برچسب کاربری که پیش از یک برچسب \f(CW\*(C`case\*(C'\fR یا \f(CW\*(C`default\*(C'\fR قرار دارد دنبال شود. .Sp .Vb 8 \& switch (cond) \& { \& case 1: \& bar (0); \& /* FALLTHRU */ \& default: \& ... \& } .Ve .Sp هشدار \fB\-Wimplicit\-fallthrough=3\fR توسط \fB\-Wextra\fR فعال می‌شود. .RE .IP "\fB\-Wno\-if\-not\-aligned\fR (فقط C، C++، Objective\-C و Objective\-C++)" 4 .IX Item "-Wno-if-not-aligned (C, C++, Objective-C and Objective-C++ only)" کنترل می‌کند که آیا هشدارهای ناشی از صفت \f(CW\*(C`warn_if_not_aligned\*(C'\fR باید صادر شوند یا خیر. این هشدارها به‌طور پیش‌فرض فعال هستند. .IP "\fB\-Wignored\-qualifiers\fR (فقط C و C++)" 4 .IX Item "-Wignored-qualifiers (C and C++ only)" اگر نوع بازگشتی یک تابع دارای توصیف‌کنندهٔ نوع (type qualifier) مانند \f(CW\*(C`const\*(C'\fR باشد، هشدار می‌دهد. در استاندارد ISO C چنین توصیف‌کننده‌ای بی‌اثر است، زیرا مقدار بازگردانده‌شده توسط یک تابع lvalue نیست. در C++، این هشدار تنها برای نوع‌های اسکالر یا \f(CW\*(C`void\*(C'\fR صادر می‌شود. استاندارد ISO C انواع بازگشتی \f(CW\*(C`void\*(C'\fR توصیف‌شده را در تعاریف توابع ممنوع کرده است، بنابراین چنین نوع‌های بازگشتی حتی بدون این گزینه نیز همیشه هشدار دریافت می‌کنند. .Sp این هشدار همچنین توسط \fB\-Wextra\fR فعال می‌شود. .IP "\fB\-Wno\-ignored\-attributes\fR (فقط C و C++)" 4 .IX Item "-Wno-ignored-attributes (C and C++ only)" این گزینه هشدارهای مربوط به نادیده‌گرفته‌شدن یک صفت را کنترل می‌کند. این گزینه با گزینهٔ \fB\-Wattributes\fR تفاوت دارد، زیرا هر زمان که کامپایلر تصمیم به حذف یک صفت بگیرد هشدار می‌دهد، نه اینکه صفت ناشناخته باشد یا در جای نادرستی استفاده شده باشد و غیره. این هشدار به‌طور پیش‌فرض فعال است. .IP \fB\-Wmain\fR 4 .IX Item "-Wmain" اگر نوع تابع \f(CW\*(C`main\*(C'\fR مشکوک باشد، هشدار می‌دهد. تابع \f(CW\*(C`main\*(C'\fR باید تابعی با پیوند بیرونی (external linkage) باشد که int برمی‌گرداند و صفر، دو یا سه آرگومان با نوع‌های مناسب می‌پذیرد. این هشدار در C++ به‌طور پیش‌فرض فعال است و توسط \fB\-Wall\fR یا \fB\-Wpedantic\fR نیز فعال می‌شود. .Sp این هشدار با استفاده از \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد. .IP "\fB\-Wmisleading\-indentation\fR (فقط C و C++)" 4 .IX Item "-Wmisleading-indentation (C and C++ only)" زمانی که تورفتگی کد نشان‌دهندهٔ ساختار بلوک نباشد، هشدار می‌دهد. به‌طور مشخص، برای عبارت‌های \f(CW\*(C`if\*(C'\fR، \f(CW\*(C`else\*(C'\fR، \f(CW\*(C`while\*(C'\fR و \f(CW\*(C`for\*(C'\fR با یک دستور محافظت‌شده که از آکولاد استفاده نمی‌کند و پس از آن یک دستور محافظت‌نشده با همان تورفتگی آمده باشد، هشدار صادر می‌شود. .Sp در مثال زیر، فراخوانی "bar" به‌طور گمراه‌کننده‌ای دارای تورفتگی است، گویی تحت کنترل شرط "if" قرار دارد. .Sp .Vb 3 \& if (some_condition ()) \& foo (); \& bar (); /* Gotcha: this is not guarded by the "if". */ .Ve .Sp در صورت ترکیب تب‌ها و فاصله‌ها، این هشدار از گزینهٔ \fB\-ftabstop=\fR برای تعیین هم‌تراز بودن دستورها استفاده می‌کند (مقدار پیش‌فرض ۸ است). .Sp این هشدار برای کدهایی که دارای منطق چندخطی پیش‌پردازنده هستند، مانند مثال زیر، صادر نمی‌شود. .Sp .Vb 6 \& if (flagA) \& foo (0); \& #if SOME_CONDITION_THAT_DOES_NOT_HOLD \& if (flagB) \& #endif \& foo (1); .Ve .Sp این هشدار پس از یک دستورالعمل \f(CW\*(C`#line\*(C'\fR صادر نمی‌شود، زیرا این مورد معمولاً نشان‌دهندهٔ کد تولیدشده به‌صورت خودکار است و هیچ فرضی در مورد چیدمان فایلی که دستورالعمل به آن ارجاع می‌دهد نمی‌توان داشت. .Sp این هشدار توسط \fB\-Wall\fR در C و C++ فعال می‌شود. .IP \fB\-Wmissing\-attributes\fR 4 .IX Item "-Wmissing-attributes" زمانی که اعلان یک تابع فاقد یک یا چند صفت باشد که تابع مرتبط با آن صفت‌ها اعلان شده است و نبود آن‌ها ممکن است بر درستی یا کارایی کد تولیدشده تأثیر منفی بگذارد، هشدار می‌دهد. برای نمونه، این هشدار برای اعلان نام‌های مستعاری (alias) صادر می‌شود که از صفت‌ها برای تعیین نیازمندی‌های با محدودیت کمتر نسبت به اهداف خود استفاده می‌کنند. این امر معمولاً نشان‌دهندهٔ یک فرصت بالقوه برای بهینه‌سازی است. در مقابل، گزینهٔ \fB\-Wattribute\-alias=2\fR هشدارهای صادرشده در شرایطی را کنترل می‌کند که نام مستعار محدودکننده‌تر از هدف باشد، که این موضوع می‌تواند به تولید کد نادرست منجر شود. صفت‌های بررسی‌شده عبارتند از: \f(CW\*(C`alloc_align\*(C'\fR، \f(CW\*(C`alloc_size\*(C'\fR، \f(CW\*(C`cold\*(C'\fR، \f(CW\*(C`const\*(C'\fR، \f(CW\*(C`hot\*(C'\fR، \f(CW\*(C`leaf\*(C'\fR، \f(CW\*(C`malloc\*(C'\fR، \f(CW\*(C`nonnull\*(C'\fR، \f(CW\*(C`noreturn\*(C'\fR، \f(CW\*(C`nothrow\*(C'\fR، \f(CW\*(C`pure\*(C'\fR، \f(CW\*(C`returns_nonnull\*(C'\fR و \f(CW\*(C`returns_twice\*(C'\fR. .Sp در C++، این هشدار زمانی صادر می‌شود که یک تخصیص صریح (explicit specialization) از یک الگوی اصلیِ اعلان‌شده با صفت‌های \f(CW\*(C`alloc_align\*(C'\fR، \f(CW\*(C`alloc_size\*(C'\fR، \f(CW\*(C`assume_aligned\*(C'\fR، \f(CW\*(C`format\*(C'\fR، \f(CW\*(C`format_arg\*(C'\fR، \f(CW\*(C`malloc\*(C'\fR یا \f(CW\*(C`nonnull\*(C'\fR، بدون آن صفت اعلان شود. صفت‌های \f(CW\*(C`deprecated\*(C'\fR، \f(CW\*(C`error\*(C'\fR و \f(CW\*(C`warning\*(C'\fR این هشدار را فرومی‌نشانند. .Sp می‌توانید از صفت \f(CW\*(C`copy\*(C'\fR برای اعمال همان مجموعهٔ صفت‌های یک اعلان دیگر بر روی اعلان جدید بدون برشمردن صریح صفت‌ها استفاده کنید. این صفت را می‌توان روی اعلان توابع، متغیرها یا نوع‌ها اعمال کرد. .Sp گزینهٔ \fB\-Wmissing\-attributes\fR توسط \fB\-Wall\fR فعال می‌شود. .Sp برای مثال، از آنجا که اعلان الگوی تابع اصلی زیر از هر دو صفت \f(CW\*(C`malloc\*(C'\fR و \f(CW\*(C`alloc_size\*(C'\fR استفاده می‌کند، اعلان تخصیص صریح این الگو به دلیل نبود یکی از صفت‌ها تشخیص داده شده و مشمول هشدار می‌شود. .Sp.Vb 3 \& template \& T* _\|_attribute_\|_ ((malloc, alloc_size (1))) \& allocate (size_t); \& \& template <> \& void* _\|_attribute_\|_ ((malloc)) // missing alloc_size \& allocate (size_t); .Ve .IP \fB\-Wmissing\-braces\fR 4 .IX Item "-Wmissing-braces" اگر مقداردهی اولیه‌ی یک ساختار تجمیعی (aggregate) یا اجتماع (union) به طور کامل در آکولاد قرار نگرفته باشد، هشدار می‌دهد. در مثال زیر، مقداردهی اولیه‌ی \f(CW\*(C`a\*(C'\fR به طور کامل در آکولاد نیست، اما برای \f(CW\*(C`b\*(C'\fR کاملاً درون آکولاد قرار گرفته است. .Sp .Vb 2 \& int a[2][2] = { 0, 1, 2, 3 }; \& int b[2][2] = { { 0, 1 }, { 2, 3 } }; .Ve .Sp این هشدار توسط \fB\-Wall\fR فعال می‌شود. .IP "\fB\-Wmissing\-include\-dirs\fR (تنها در C، C++، Objective\-C، Objective\-C++ و Fortran)" 4 .IX Item "-Wmissing-include-dirs (C, C++, Objective-C, Objective-C++ and Fortran only)" اگر دایرکتوری include ارائه‌شده توسط کاربر وجود نداشته باشد، هشدار می‌دهد. این گزینه به طور پیش‌فرض برای C، C++، Objective\-C و Objective\-C++ غیرفعال است. برای Fortran، به طور پیش‌فرض تا حدی فعال است و فقط برای \-I و \-J هشدار می‌دهد. .IP \fB\-Wno\-missing\-profile\fR 4 .IX Item "-Wno-missing-profile" این گزینه هشدارهای مربوط به نبود پروفایل‌های بازخورد را هنگام استفاده از گزینه‌ی \&\fB\-fprofile\-use\fR کنترل می‌کند. این گزینه مواردی را تشخیص می‌دهد که در آن یک تابع جدید یا فایل جدید بین کامپایل با \fB\-fprofile\-generate\fR و \&\fB\-fprofile\-use\fR، بدون تولید مجدد پروفایل‌ها، اضافه شده باشد. در این موارد، فایل‌های داده‌ی بازخورد پروفایل به ترتیب حاوی اطلاعات بازخورد پروفایل برای تابع یا فایل تازه اضافه‌شده نیستند. همچنین، در حالتی که فایل‌های داده‌ی شمارش پروفایل (.gcda) حذف شوند، GCC نمی‌تواند از هیچ اطلاعات بازخورد پروفایلی استفاده کند. در همه‌ی این موارد، هشدارهایی صادر می‌شود تا به شما اطلاع دهد که مرحله‌ی تولید پروفایل باید انجام شود. نادیده گرفتن این هشدار می‌تواند منجر به کدی با بهینه‌سازی ضعیف شود. \&\fB\-Wno\-missing\-profile\fR می‌تواند برای غیرفعال کردن هشدار استفاده شود، اما این کار توصیه نمی‌شود و فقط زمانی باید انجام گیرد که نبود داده‌های پروفایل موجه باشد. .IP \fB\-Wmismatched\-dealloc\fR 4 .IX Item "-Wmismatched-dealloc" برای فراخوانی توابع آزادسازی با آرگومان‌های اشاره‌گری که از توابع تخصیصی برگشته‌اند که تابع اولی برای آن‌ها آزادساز مناسبی نیست، هشدار می‌دهد. یک جفت تابع را می‌توان با استفاده از مشخصه‌ی \f(CW\*(C`malloc\*(C'\fR به عنوان تخصیص‌دهنده و آزادساز متناظر با یکدیگر مرتبط کرد. مگر اینکه توسط گزینه‌ی \fB\-fno\-builtin\fR غیرفعال شده باشد، توابع استاندارد \f(CW\*(C`calloc\*(C'\fR، \&\f(CW\*(C`malloc\*(C'\fR، \f(CW\*(C`realloc\*(C'\fR و \f(CW\*(C`free\*(C'\fR، و همچنین شکل‌های متناظر \f(CW\*(C`operator new\*(C'\fR و \f(CW\*(C`operator delete\*(C'\fR در C++ به طور ضمنی به عنوان تخصیص‌دهنده و آزادساز متناظر شناخته می‌شوند. در مثال زیر، \f(CW\*(C`mydealloc\*(C'\fR آزادساز برای اشاره‌گرهای برگشتی از \&\f(CW\*(C`myalloc\*(C'\fR است. .Sp .Vb 1 \& void mydealloc (void*); \& \& _\|_attribute_\|_ ((malloc (mydealloc, 1))) void* \& myalloc (size_t); \& \& void f (void) \& { \& void *p = myalloc (32); \& // ...use p... \& free (p); // warning: not a matching deallocator for myalloc \& mydealloc (p); // ok \& } .Ve .Sp در C++، گزینه‌ی مرتبط \fB\-Wmismatched\-new\-delete\fR ناهمخوانی‌های مربوط به \f(CW\*(C`operator new\*(C'\fR یا \f(CW\*(C`operator delete\*(C'\fR را بررسی و تشخیص می‌دهد. .Sp گزینه‌ی \fB\-Wmismatched\-dealloc\fR در \fB\-Wall\fR گنجانده شده است. .IP \fB\-Wmultistatement\-macros\fR 4 .IX Item "-Wmultistatement-macros" درباره‌ی ماکروهای چنددستوریِ ناامنی که به نظر می‌رسد توسط عبارتی مانند \f(CW\*(C`if\*(C'\fR، \f(CW\*(C`else\*(C'\fR، \f(CW\*(C`for\*(C'\fR، \f(CW\*(C`switch\*(C'\fR، یا \&\f(CW\*(C`while\*(C'\fR محافظت شده‌اند، اما پس از بسط ماکرو تنها اولین دستور عملاً محافظت می‌شود، هشدار می‌دهد. .Sp به عنوان مثال: .Sp .Vb 3 \& #define DOIT x++; y++ \& if (c) \& DOIT; .Ve .Sp مقدار \f(CW\*(C`y\*(C'\fR را بدون شرط افزایش می‌دهد، نه فقط در زمانی که \f(CW\*(C`c\*(C'\fR برقرار باشد. این مشکل معمولاً با قرار دادن ماکرو در یک حلقه‌ی do\-while برطرف می‌شود: .Sp .Vb 3 \& #define DOIT do { x++; y++; } while (0) \& if (c) \& DOIT; .Ve .Sp این هشدار در C و C++ با \fB\-Wall\fR فعال می‌شود. .IP \fB\-Wparentheses\fR 4 .IX Item "-Wparentheses" اگر پرانتزها در شرایط خاصی حذف شده باشند هشدار می‌دهد، مانند زمانی که انتساب در زمینه‌ای رخ دهد که مقدار بولی مورد انتظار است، یا زمانی که عملگرهایی تو در تو استفاده شده‌اند که تقدم آن‌ها اغلب افراد را دچار سردرگمی می‌کند. .Sp همچنین اگر مقایسه‌ای مانند \f(CW\*(C`x<=y<=z\*(C'\fR رخ دهد هشدار می‌دهد؛ این معادل \f(CW\*(C`(x<=y ? 1 : 0) <= z\*(C'\fR است که با تفسیر ریاضی معمول تفاوت دارد. .Sp همچنین در مورد استفاده‌های خطرناک از افزونه‌ی گنو برای \&\f(CW\*(C`?:\*(C'\fR با عملوند میانیِ حذف‌شده هشدار می‌دهد. وقتی شرط در عملگر \f(CW\*(C`?\*(C'\fR: یک عبارت بولی باشد، مقدار حذف‌شده همیشه ۱ است. اغلب برنامه‌نویسان در عوض انتظار دارند مقداری باشد که درون عبارت شرطی محاسبه شده است. .Sp برای C++ این گزینه همچنین درباره‌ی مواردی از پرانتزهای غیرضروری در اعلان‌ها که می‌تواند نشان‌دهنده‌ی تلاش برای فراخوانی تابع به جای اعلان متغیر باشد، هشدار می‌دهد: .Sp .Vb 5 \& { \& // Declares a local variable called mymutex. \& std::unique_lock (mymutex); \& // User meant std::unique_lock lock (mymutex); \& } .Ve .Sp این هشدار توسط \fB\-Wall\fR فعال می‌شود. .IP "\fB\-Wno\-self\-move\fR (تنها در C++ و Objective\-C++)" 4 .IX Item "-Wno-self-move (C++ and Objective-C++ only)" این گزینه زمانی که مقداری با \f(CW\*(C`std::move\*(C'\fR به خودش انتقال داده شود، هشدار می‌دهد. چنین \f(CW\*(C`std::move\*(C'\fRای معمولاً هیچ اثری ندارد. .Sp .Vb 9 \& struct T { \& ... \& }; \& void fn() \& { \& T t; \& ... \& t = std::move (t); \& } .Ve .Sp این هشدار توسط \fB\-Wall\fR فعال می‌شود. .IP \fB\-Wsequence\-point\fR 4 .IX Item "-Wsequence-point" درباره‌ی کدهایی که ممکن است به دلیل نقض قواعد نقاط توالی در استانداردهای C و C++ معناشناسی تعریف‌نشده داشته باشند، هشدار می‌دهد. .Sp استانداردهای C و C++ ترتیبی را که عبارات در یک برنامه‌ی C/C++ ارزیابی می‌شوند بر اساس \fIنقاط توالی\fR تعریف می‌کنند؛ نقاط توالی نمایانگر یک ترتیب جزئی بین اجرای بخش‌های مختلف برنامه هستند: بخش‌هایی که قبل از نقطه‌ی توالی اجرا می‌شوند، و بخش‌هایی که پس از آن اجرا می‌شوند. این نقاط پس از ارزیابی یک عبارت کامل (عبارتی که بخشی از یک عبارت بزرگ‌تر نیست)، پس از ارزیابی اولین عملوند عملگرهای \&\f(CW\*(C`&&\*(C'\fR، \f(CW\*(C`||\*(C'\fR، \f(CW\*(C`? :\*(C'\fR یا \f(CW\*(C`,\*(C'\fR (کاما)، قبل از فراخوانی یک تابع (اما پس از ارزیابی آرگومان‌های آن و عبارتی که تابع فراخوانده‌شده را مشخص می‌کند)، و در نقاط خاص دیگری رخ می‌دهند. به جز مواردی که قواعد نقاط توالی بیان کرده‌اند، ترتیب ارزیابی زیرعبارت‌های یک عبارت نامشخص است. همه‌ی این قواعد فقط یک ترتیب جزئی را به جای یک ترتیب کلی بیان می‌کنند، چرا که به عنوان مثال، اگر دو تابع درون یک عبارت بدون وجود نقطه‌ی توالی بین آن‌ها فراخوانی شوند، ترتیبی که در آن توابع فراخوانی می‌شوند نامشخص است. با این حال، کمیته‌ی استاندارد تعیین کرده است که فراخوانی‌های توابع هم‌پوشانی ندارند. .Sp مشخص نشده است که در چه زمانی بین نقاط توالی، تغییر در مقادیر شیءها اعمال می‌شود. برنامه‌هایی که رفتار آن‌ها به این موضوع وابسته است، رفتار تعریف‌نشده دارند؛ استانداردهای C و C++ مشخص می‌کنند که «بین نقطه‌ی توالی قبلی و بعدی، یک شیء باید مقدار ذخیره‌شده‌ی خود را حداکثر یک بار بر اثر ارزیابی یک عبارت تغییر یافته ببیند. علاوه بر این، مقدار قبلی فقط برای تعیین مقداری که قرار است ذخیره شود باید خوانده شود.». اگر برنامه‌ای این قوانین را نقض کند، نتایج در هر پیاده‌سازی خاص کاملاً غیرقابل پیش‌بینی خواهد بود. .Sp نمونه‌هایی از کدهایی با رفتار تعریف‌نشده عبارتند از \f(CW\*(C`a = a++;\*(C'\fR، \f(CW\*(C`a[n] = b[n++]\*(C'\fR و \f(CW\*(C`a[i++] = i;\*(C'\fR. برخی از موارد پیچیده‌تر توسط این گزینه شناسایی نمی‌شوند و ممکن است گاهی نتیجه‌ی مثبت کاذب بدهد، اما به طور کلی در تشخیص این نوع از مشکلات در برنامه‌ها کاملاً مؤثر بوده است. .Sp استاندارد C++17 ترتیب ارزیابی عملوندها را در موارد بیشتری تعریف می‌کند: به‌ویژه الزام می‌کند که سمت راست یک انتساب قبل از سمت چپ ارزیابی شود، بنابراین مثال‌های بالا دیگر رفتار تعریف‌نشده ندارند. اما این گزینه همچنان درباره‌ی آن‌ها هشدار می‌دهد تا به افراد کمک کند از نوشتن کدی که در C و نگارش‌های قبلی C++ تعریف‌نشده است خودداری کنند. .Sp متن استاندارد به صورت گیج‌کننده‌ای نگاشته شده است، بنابراین درباره‌ی معنای دقیق قواعد نقاط توالی در موارد ظریف و پیچیده بحث‌هایی وجود دارد. پیوندهایی به مباحث مربوط به این مشکل، از جمله تعاریف رسمی پیشنهادی، را می‌توان در صفحه‌ی مطالعاتی GCC در <\fBhttps://gcc.gnu.org/readings.html\fR> یافت. .Sp این هشدار در C و C++ توسط \fB\-Wall\fR فعال می‌شود..IP \fB\-Wno\-return\-local\-addr\fR 4 .IX Item "-Wno-return-local-addr" درباره بازگرداندن یک اشاره‌گر (یا در ++C، یک ارجاع) به متغیری که پس از بازگشت تابع از حوزه تعریف (scope) خارج می‌شود، هشدار نده. .IP \fB\-Wreturn\-mismatch\fR 4 .IX Item "-Wreturn-mismatch" درباره دستورات return بدون عبارت (expression) در توابعی که \f(CW\*(C`void\*(C'\fR برنمی‌گردانند، هشدار بده. همچنین درباره دستور \f(CW\*(C`return\*(C'\fR همراه با یک عبارت در تابعی که نوع بازگشتی آن \f(CW\*(C`void\*(C'\fR است، مگر اینکه نوع عبارت نیز \f(CW\*(C`void\*(C'\fR باشد، هشدار بده. به عنوان یک افزونه GNU، مورد دوم بدون هشدار پذیرفته می‌شود مگر اینکه \fB\-Wpedantic\fR استفاده شود. .Sp تلاش برای استفاده از مقدار بازگشتی یک تابع غیر\-\f(CW\*(C`void\*(C'\fR به‌جز \f(CW\*(C`main\*(C'\fR که جریان اجرای آن با رسیدن به آکولاد بسته پایانی از انتهای تابع خارج می‌شود، تعریف‌نشده (undefined) است. .Sp این هشدار مخصوص C بوده و به طور پیش‌فرض فعال است. در لهجه‌های زبانی C99 و نسخه‌های جدیدتر، با این مورد به عنوان خطا برخورد می‌شود. می‌توان آن را با استفاده از \fB\-fpermissive\fR (همراه با هشدارهای دیگر)، یا صرفاً برای همین هشدار با \fB\-Wno\-error=return\-mismatch\fR به یک هشدار تقلیل داد. .IP \fB\-Wreturn\-type\fR 4 .IX Item "-Wreturn-type" هرگاه تابعی با نوع بازگشتی تعریف شود که پیش‌فرض آن \&\f(CW\*(C`int\*(C'\fR باشد (مگر اینکه \fB\-Wimplicit\-int\fR فعال باشد که اولویت دارد)، هشدار بده. همچنین اگر اجرای برنامه ممکن است به انتهای بدنه تابع برسد، یا اگر تابع اصلاً شامل هیچ دستور بازگشتی نباشد، هشدار بده. .Sp تلاش برای استفاده از مقدار بازگشتی یک تابع غیر\-\f(CW\*(C`void\*(C'\fR به‌جز \f(CW\*(C`main\*(C'\fR که جریان اجرای آن با رسیدن به آکولاد بسته پایانی از انتهای تابع خارج می‌شود، تعریف‌نشده است. .Sp برخلاف C، در ++C خارج شدن جریان اجرا از انتهای یک تابع غیر\-\f(CW\*(C`void\*(C'\fR به‌جز \f(CW\*(C`main\*(C'\fR حتی زمانی که از مقدار تابع استفاده نمی‌شود، منجر به رفتار تعریف‌نشده خواهد شد. .Sp این هشدار به طور پیش‌فرض در ++C و در غیر این صورت با \fB\-Wall\fR فعال است. .IP \fB\-Wno\-shift\-count\-negative\fR 4 .IX Item "-Wno-shift-count-negative" هشدارهای مربوط به منفی بودن تعداد شیفت را کنترل می‌کند. این هشدار به طور پیش‌فرض فعال است. .IP \fB\-Wno\-shift\-count\-overflow\fR 4 .IX Item "-Wno-shift-count-overflow" هشدارهای مربوط به بزرگ‌تر یا مساوی بودن تعداد شیفت با پهنای بیت نوع داده را کنترل می‌کند. این هشدار به طور پیش‌فرض فعال است. .IP \fB\-Wshift\-negative\-value\fR 4 .IX Item "-Wshift-negative-value" در صورت شیفت به چپ یک مقدار منفی هشدار بده. این هشدار با \&\fB\-Wextra\fR در حالت‌های C99 (و جدیدتر) و C++11 تا C++17 فعال می‌شود. .IP \fB\-Wno\-shift\-overflow\fR 4 .IX Item "-Wno-shift-overflow" .PD 0 .IP \fB\-Wshift\-overflow=\fR\fIn\fR 4 .IX Item "-Wshift-overflow=n" .PD این گزینه‌ها هشدارهای مربوط به سرریزهای شیفت به چپ را کنترل می‌کنند. .RS 4 .IP \fB\-Wshift\-overflow=1\fR 4 .IX Item "-Wshift-overflow=1" این سطح هشدارِ \fB\-Wshift\-overflow\fR است و به طور پیش‌فرض در حالت‌های C99 و C++11 (و جدیدتر) فعال است. این سطح هشدار درباره شیفت دادن عدد 1 به چپ به درون بیت علامت هشداری نمی‌دهد. (با این حال، در C چنین سرریزی در زمینه‌هایی که عبارت ثابت از نوع عدد صحیح مورد نیاز است، همچنان رد می‌شود.) در حالت C++20 (و جدیدتر) هیچ هشداری صادر نمی‌شود، زیرا شیفت‌های به چپ علامت‌دار همیشه سرریز چرخشی (wrap) دارند. .IP \fB\-Wshift\-overflow=2\fR 4 .IX Item "-Wshift-overflow=2" این سطح هشدار، درباره شیفت دادن عدد 1 به چپ به درون بیت علامت نیز هشدار می‌دهد، مگر اینکه حالت C++14 (یا جدیدتر) فعال باشد. .RE .RS 4 .RE .IP \fB\-Wswitch\fR 4 .IX Item "-Wswitch" هرگاه یک دستور \f(CW\*(C`switch\*(C'\fR دارای نمایه‌ای از نوع شمارشی (enumeration) باشد و فاقد \f(CW\*(C`case\*(C'\fR برای یک یا چند مورد از مقادیر نام‌گذاری‌شده آن شمارش باشد، هشدار بده. (وجود برچسب \f(CW\*(C`default\*(C'\fR مانع از این هشدار می‌شود.) برچسب‌های \f(CW\*(C`case\*(C'\fR که متناظر با مقادیر شمارشی نیستند نیز هنگام استفاده از این گزینه موجب هشدار می‌شوند، مگر اینکه شمارش با صفت \f(CW\*(C`flag_enum\*(C'\fR نشانه‌گذاری شده باشد. این هشدار با \fB\-Wall\fR فعال می‌شود. .IP \fB\-Wswitch\-default\fR 4 .IX Item "-Wswitch-default" هرگاه یک دستور \f(CW\*(C`switch\*(C'\fR فاقد حالت \f(CW\*(C`default\*(C'\fR باشد، هشدار بده. .IP \fB\-Wswitch\-enum\fR 4 .IX Item "-Wswitch-enum" هرگاه یک دستور \f(CW\*(C`switch\*(C'\fR دارای نمایه‌ای از نوع شمارشی باشد و فاقد \f(CW\*(C`case\*(C'\fR برای یک یا چند مورد از مقادیر نام‌گذاری‌شده آن شمارش باشد، هشدار بده. برچسب‌های \f(CW\*(C`case\*(C'\fR که متناظر با مقادیر شمارشی نیستند نیز در صورت استفاده از این گزینه موجب هشدار می‌شوند، مگر اینکه شمارش با صفت \f(CW\*(C`flag_enum\*(C'\fR نشانه‌گذاری شده باشد. تنها تفاوت بین \fB\-Wswitch\fR و این گزینه این است که این گزینه حتی در صورت وجود برچسب \&\f(CW\*(C`default\*(C'\fR نیز درباره مقدار شمارشی از قلم افتاده هشدار می‌دهد. .IP \fB\-Wno\-switch\-bool\fR 4 .IX Item "-Wno-switch-bool" هنگامی که یک دستور \f(CW\*(C`switch\*(C'\fR دارای نمایه‌ای از نوع بولی (boolean) باشد و مقادیر case خارج از محدوده نوع بولی باشند، هشدار نده. می‌توان این هشدار را با تبدیل نوع (cast) عبارت کنترلی به نوعی غیر از \f(CW\*(C`bool\*(C'\fR فرونشاند. برای مثال: .Sp .Vb 4 \& switch ((int) (a == 4)) \& { \& ... \& } .Ve .Sp این هشدار به طور پیش‌فرض برای برنامه‌های C و ++C فعال است. .IP \fB\-Wno\-switch\-outside\-range\fR 4 .IX Item "-Wno-switch-outside-range" این گزینه هشدارهای مربوط به زمانی را کنترل می‌کند که مقدار یک \f(CW\*(C`case\*(C'\fR در دستور \f(CW\*(C`switch\*(C'\fR خارج از محدوده نوع داده مربوطه باشد. این هشدار به طور پیش‌فرض برای برنامه‌های C و ++C فعال است. .IP \fB\-Wno\-switch\-unreachable\fR 4 .IX Item "-Wno-switch-unreachable" هنگامی که یک دستور \f(CW\*(C`switch\*(C'\fR شامل دستوراتی میان عبارت کنترلی و نخستین برچسب case باشد که هرگز اجرا نخواهند شد، هشدار نده. برای مثال: .Sp .Vb 7 \& switch (cond) \& { \& i = 15; \& ... \& case 5: \& ... \& } .Ve .Sp گزینه \&\fB\-Wswitch\-unreachable\fR در صورتی که عبارتِ میان عبارت کنترلی و نخستین برچسب case صرفاً یک اعلان (declaration) باشد، هشداری صادر نمی‌کند: .Sp .Vb 8 \& switch (cond) \& { \& int i; \& ... \& case 5: \& i = 5; \& ... \& } .Ve .Sp این هشدار به طور پیش‌فرض برای برنامه‌های C و ++C فعال است. .IP "\fB\-Wsync\-nand\fR (فقط C و ++C)" 4 .IX Item "-Wsync-nand (C and C++ only)" هنگامی که توابع توکار \f(CW\*(C`_\|_sync_fetch_and_nand\*(C'\fR و \f(CW\*(C`_\|_sync_nand_and_fetch\*(C'\fR استفاده شوند، هشدار بده. معناشناسی (semantics) این توابع در GCC 4.4 تغییر یافته است. .IP \fB\-Wtrivial\-auto\-var\-init\fR 4 .IX Item "-Wtrivial-auto-var-init" هنگامی که \f(CW\*(C`\-ftrivial\-auto\-var\-init\*(C'\fR نتواند متغیر خودکار (automatic) را مقداردهی اولیه کند، هشدار بده. یک موقعیت رایج، متغیر خودکاری است که میان عبارت کنترلی و نخستین برچسب case از یک دستور \f(CW\*(C`switch\*(C'\fR اعلان شده باشد. .IP \fB\-Wunused\-but\-set\-parameter\fR 4 .IX Item "-Wunused-but-set-parameter" هرگاه به یک پارامتر تابع مقداری انتساب داده شود، اما در غیر این صورت (صرف‌نظر از اعلان آن) استفاده نشود، هشدار بده. .Sp برای فرونشاندن این هشدار از صفت \f(CW\*(C`unused\*(C'\fR استفاده کنید. .Sp این هشدار همچنین توسط \fB\-Wunused\fR همراه با \&\fB\-Wextra\fR فعال می‌شود. .IP \fB\-Wunused\-but\-set\-variable\fR 4 .IX Item "-Wunused-but-set-variable" هرگاه به یک متغیر محلی مقداری انتساب داده شود، اما در غیر این صورت (صرف‌نظر از اعلان آن) استفاده نشود، هشدار بده. این هشدار با \fB\-Wall\fR فعال می‌شود. .Sp برای فرونشاندن این هشدار از صفت \f(CW\*(C`unused\*(C'\fR استفاده کنید. .Sp این هشدار همچنین توسط \fB\-Wunused\fR که خود با \fB\-Wall\fR روشن می‌شود، فعال می‌گردد. .IP \fB\-Wunused\-function\fR 4 .IX Item "-Wunused-function" هرگاه یک تابع static اعلان شده اما تعریف نشده باشد، یا یک تابع static غیر inline استفاده نشده باقی بماند، هشدار بده. این هشدار با \fB\-Wall\fR فعال می‌شود..IP \fB\-Wunused\-label\fR 4 .IX Item "-Wunused-label" هرگاه برچسبی (label) اعلان شود اما استفاده نشود، هشدار می‌دهد. این هشدار توسط \fB\-Wall\fR فعال می‌شود. .Sp برای فرونشاندن این هشدار از مشخصهٔ \f(CW\*(C`unused\*(C'\fR استفاده کنید. .IP "\fB\-Wunused\-local\-typedefs\fR (فقط C، Objective\-C، C++ و Objective\-C++)" 4 .IX Item "-Wunused-local-typedefs (C, Objective-C, C++ and Objective-C++ only)" هنگامی که یک \f(CWtypedef\fR تعریف‌شده به‌صورت محلی در یک تابع استفاده نشود، هشدار می‌دهد. این هشدار توسط \fB\-Wall\fR فعال می‌شود. .IP \fB\-Wunused\-parameter\fR 4 .IX Item "-Wunused-parameter" هرگاه پارامتر تابعی به جز در اعلان آن استفاده نشده باشد، هشدار می‌دهد. این گزینه توسط \f(CW\*(C`\-Wunused\*(C'\fR فعال نمی‌شود، مگر اینکه \f(CW\*(C`\-Wextra\*(C'\fR نیز مشخص شده باشد. .Sp برای فرونشاندن این هشدار از مشخصهٔ \f(CW\*(C`unused\*(C'\fR استفاده کنید. .IP \fB\-Wno\-unused\-result\fR 4 .IX Item "-Wno-unused-result" اگر فراخوانندهٔ تابعی که با مشخصهٔ \&\f(CW\*(C`warn_unused_result\*(C'\fR علامت‌گذاری شده است، از مقدار بازگشتی آن استفاده نکند، هشدار نمی‌دهد. پیش‌فرض \fB\-Wunused\-result\fR است. .IP \fB\-Wunused\-variable\fR 4 .IX Item "-Wunused-variable" هرگاه یک متغیر محلی یا ایستا (static) به جز در اعلانش استفاده نشود، هشدار می‌دهد. این گزینه برای C به معنی فعال‌سازی ضمنی \fB\-Wunused\-const\-variable=1\fR است، اما برای C++ چنین نیست. این هشدار توسط \fB\-Wall\fR فعال می‌شود. .Sp برای فرونشاندن این هشدار از مشخصهٔ \f(CW\*(C`unused\*(C'\fR استفاده کنید. .IP \fB\-Wunused\-const\-variable\fR 4 .IX Item "-Wunused-const-variable" .PD 0 .IP \fB\-Wunused\-const\-variable=\fR\fIn\fR 4 .IX Item "-Wunused-const-variable=n" .PD هرگاه یک متغیر ایستای ثابت (constant static) به جز در اعلانش استفاده نشود، هشدار می‌دهد. .Sp برای فرونشاندن این هشدار از مشخصهٔ \f(CW\*(C`unused\*(C'\fR استفاده کنید. .RS 4 .IP \fB\-Wunused\-const\-variable=1\fR 4 .IX Item "-Wunused-const-variable=1" دربارهٔ متغیرهای \f(CWstatic const\fR بدون استفاده که در واحد ترجمه اصلی (main compilation unit) تعریف شده‌اند هشدار می‌دهد، اما دربارهٔ متغیرهای \f(CWstatic const\fR اعلان‌شده در هدرهای گنجانده‌شده (included) هشداری نمی‌دهد. .Sp \&\fB\-Wunused\-const\-variable=1\fR توسط هر یک از گزینه‌های \&\fB\-Wunused\-variable\fR یا \fB\-Wunused\fR برای C فعال می‌شود، اما برای C++ خیر. در C این اعلان فضای ذخیره‌سازی متغیر را مشخص می‌کند، اما در C++ این یک خطا محسوب نمی‌شود زیرا متغیرهای \f(CWconst\fR جایگزین \f(CW\*(C`#define\*(C'\fRها می‌شوند. .IP \fB\-Wunused\-const\-variable=2\fR 4 .IX Item "-Wunused-const-variable=2" این سطح هشدار برای متغیرهای ایستای ثابت استفاده‌نشده در هدرها (به‌استثنای هدرهای سیستم) نیز هشدار می‌دهد. این حالت معادل فرم کوتاه \&\fB\-Wunused\-const\-variable\fR است. این سطح باید صراحتاً در هر دو زبان C و C++ درخواست شود، زیرا پاک‌سازی همهٔ هدرهای گنجانده‌شده ممکن است دشوار باشد. .RE .RS 4 .RE .IP \fB\-Wunused\-value\fR 4 .IX Item "-Wunused-value" هرگاه یک عبارت (statement) نتیجه‌ای را محاسبه کند که به‌طور صریح استفاده نمی‌شود، هشدار می‌دهد. برای فرونشاندن این هشدار، عبارت استفاده‌نشده را به \&\f(CW\*(C`void\*(C'\fR تبدیل نوع (cast) کنید. این شامل یک عبارت-دستور یا سمت چپ یک عبارت کاما است که هیچ عوارض جانبی (side effects) ندارد. برای نمونه، عبارتی مانند \f(CW\*(C`x[i,j]\*(C'\fR باعث ایجاد هشدار می‌شود، در حالی که \&\f(CW\*(C`x[(void)i,j]\*(C'\fR هشداری تولید نمی‌کند. .Sp این هشدار توسط \fB\-Wall\fR فعال می‌شود. .IP \fB\-Wunused\fR 4 .IX Item "-Wunused" همهٔ گزینه‌های \fB\-Wunused\fR فوق به‌صورت ترکیبی، به‌جز مواردی که مستند شده است باید صراحتاً مشخص شوند. .Sp به منظور دریافت هشدار دربارهٔ یک پارامتر استفاده‌نشدهٔ تابع، باید یا \fB\-Wextra \-Wunused\fR را مشخص کنید (توجه داشته باشید که \fB\-Wall\fR به‌طور ضمنی شامل \&\fB\-Wunused\fR است)، یا به‌صورت جداگانه \fB\-Wunused\-parameter\fR و/یا \&\fB\-Wunused\-but\-set\-parameter\fR را تعیین کنید. .Sp \&\fB\-Wunused\fR به جای \&\fB\-Wunused\-const\-variable\fR، تنها \fB\-Wunused\-const\-variable=1\fR را فعال می‌کند، و آن هم فقط برای C، نه C++. .IP "\fB\-Wuse\-after\-free\fR (فقط C، Objective\-C، C++ و Objective\-C++)" 4 .IX Item "-Wuse-after-free (C, Objective-C, C++ and Objective-C++ only)" .PD 0 .IP \fB\-Wuse\-after\-free=\fR\fIn\fR 4 .IX Item "-Wuse-after-free=n" .PD دربارهٔ استفاده از اشاره‌گرهایی به شیءهای تخصیص‌یافته به‌صورت پویا که با فراخوانی یک تابع آزادسازی حافظه نامعین (indeterminate) شده‌اند، هشدار می‌دهد. این هشدار در تمامی سطوح بهینه‌سازی فعال است، اما ممکن است در صورت فعال بودن بهینه‌سازی نسبت به عدم بهینه‌سازی، نتایج متفاوتی ارائه دهد. .RS 4 .IP \fB\-Wuse\-after\-free=1\fR 4 .IX Item "-Wuse-after-free=1" در سطح ۱، این هشدار تلاش می‌کند تنها استفاده‌های نامشروط از اشاره‌گرهایی را تشخیص دهد که بر اثر فراخوانی آزادسازی یا یک فراخوانی موفق به \f(CW\*(C`realloc\*(C'\fR نامعین شده‌اند، صرف‌نظر از اینکه فراخوانی به بازتخصیص واقعی حافظه منجر شده است یا خیر. این شامل فراخوانی‌های مضاعف \f(CW\*(C`free\*(C'\fR (double-free) و همچنین استفاده در عبارات محاسباتی و رابطه‌ای می‌شود. با وجود تعریف‌نشده (undefined) بودن، استفاده از اشاره‌گرهای نامعین در عبارات برابری (یا نابرابری) در این سطح تشخیص داده نمی‌شود. .IP \fB\-Wuse\-after\-free=2\fR 4 .IX Item "-Wuse-after-free=2" در سطح ۲، علاوه بر استفاده‌های نامشروط، این هشدار استفاده‌های مشروط از اشاره‌گرهایی که با فراخوانی آزادسازی نامعین شده‌اند را نیز تشخیص می‌دهد. مشابه سطح قبل، استفاده در عبارات برابری (یا نابرابری) تشخیص داده نمی‌شود. برای نمونه، دومین فراخوانی \f(CW\*(C`free\*(C'\fR در تابع زیر در این سطح تشخیص داده می‌شود: .Sp .Vb 1 \& struct A { int refcount; void *data; }; \& \& void release (struct A *p) \& { \& int refcount = \-\-p\->refcount; \& free (p); \& if (refcount == 0) \& free (p\->data); // warning: p may be used after free \& } .Ve .IP \fB\-Wuse\-after\-free=3\fR 4 .IX Item "-Wuse-after-free=3" در سطح ۳، این هشدار استفاده از اشاره‌گرهای نامعین در عبارات برابری را نیز تشخیص می‌دهد. تمام استفاده‌ها از اشاره‌گرهای نامعین تعریف‌نشده هستند، اما آزمون‌های برابری گاهی پس از فراخوانی‌های \f(CW\*(C`realloc\*(C'\fR به‌منظور تلاش برای تعیین اینکه آیا فراخوانی منجر به جابه‌جایی شیء به یک آدرس دیگر شده است یا خیر ظاهر می‌شوند. این موارد در یک سطح جداگانه تشخیص داده می‌شوند تا به انتقال تدریجی کدهای قدیمی (legacy) به جایگزین‌های امن کمک کنند. برای نمونه، آزمون برابری در تابع زیر در این سطح تشخیص داده می‌شود: .Sp .Vb 1 \& void adjust_pointers (int**, int); \& \& void grow (int **p, int n) \& { \& int **q = (int**)realloc (p, n *= 2); \& if (q == p) \& return; \& adjust_pointers ((int**)q, n); \& } .Ve .Sp برای جلوگیری از هشدار در این سطح، به جای اشاره‌گرها، آفست‌ها (offsets) را در حافظهٔ تخصیص‌یافته ذخیره کنید. این رویکرد نیاز به تنظیم مجدد اشاره‌گرهای ذخیره‌شده پس از بازتخصیص را برطرف می‌کند. .RE .RS 4 .Sp \&\fB\-Wuse\-after\-free=2\fR در \fB\-Wall\fR گنجانده شده است. .RE .IP "\fB\-Wuseless\-cast\fR (فقط C، Objective\-C، C++ و Objective\-C++)" 4 .IX Item "-Wuseless-cast (C, Objective-C, C++ and Objective-C++ only)" هنگامی که یک عبارت به نوع خودش تبدیل نوع (cast) شود، هشدار می‌دهد. این هشدار زمانی که یک شیء کلاسی به یک نوع غیرمرجع (non-reference) تبدیل می‌شود رخ نمی‌دهد، زیرا این روشی برای ایجاد یک شیء موقت است: .Sp .Vb 6 \& struct S { }; \& void g (S&&); \& void f (S&& arg) \& { \& g (S(arg)); // make arg prvalue so that it can bind to S&& \& } .Ve .IP \fB\-Wuninitialized\fR 4 .IX Item "-Wuninitialized" اگر شیئی با طول عمر ذخیره‌سازی خودکار (automatic) یا تخصیص‌یافته (allocated) بدون اینکه مقداردهی اولیه شده باشد استفاده شود، هشدار می‌دهد. در C++، همچنین اگر یک مرجع غیرایستا یا یک عضو \f(CW\*(C`const\*(C'\fR غیرایستا در کلاسی بدون سازنده ظاهر شود، هشدار می‌دهد. .Sp علاوه بر این، ارسال اشاره‌گر (یا در C++، یک مرجع) به شیء مقداردهی‌نشده به یک آرگومان مقید به \f(CW\*(C`const\*(C'\fR در یک تابع توکار (built-in) که برای خواندن شیء شناخته شده است نیز توسط این هشدار تشخیص داده می‌شود. (برای توابع معمولی، \fB\-Wmaybe\-uninitialized\fR صادر می‌شود.) .Sp اگر می‌خواهید دربارهٔ کدی که از مقدار مقداردهی‌نشدهٔ یک متغیر در مقداردهی اولیهٔ خودش استفاده می‌کند هشدار دریافت کنید، از گزینهٔ \fB\-Winit\-self\fR استفاده نمایید. .Sp این هشدارها هم برای تک‌تک عناصر مقداردهی‌نشدهٔ متغیرهای ساختار (structure)، اجتماع (union) یا آرایه، و هم برای متغیرهایی که به‌طور کامل مقداردهی اولیه نشده‌اند رخ می‌دهند. این هشدارها برای متغیرها یا عناصری که به‌صورت \f(CW\*(C`volatile\*(C'\fR اعلان شده‌اند اتفاق نمی‌افتند. از آنجا که این هشدارها به بهینه‌سازی وابسته هستند، متغیرها یا عناصر دقیقی که برای آن‌ها هشدار صادر می‌شود، به گزینه‌های دقیق بهینه‌سازی و نسخهٔ استفاده‌شدهٔ GCC وابسته است. .Sp توجه داشته باشید ممکن است دربارهٔ متغیری که تنها برای محاسبهٔ مقداری استفاده می‌شود که خود آن مقدار هرگز استفاده نمی‌شود، هشداری داده نشود، زیرا چنین محاسباتی ممکن است پیش از چاپ هشدارها توسط تحلیل جریان داده (data flow analysis) حذف شوند. .Sp در C++، این هشدار همچنین دربارهٔ استفاده از اشیاء مقداردهی‌نشده در فهرست‌های مقداردهی اولیهٔ اعضا (member-initializer-lists) هشدار می‌دهد. برای نمونه، GCC دربارهٔ مقداردهی‌نشده بودن \f(CW\*(C`b\*(C'\fR در قطعه کد زیر هشدار می‌دهد: .Sp.Vb 5 \& struct A { \& int a; \& int b; \& A() : a(b) { } \& }; .Ve .IP \fB\-Wno\-invalid\-memory\-model\fR 4 .IX Item "-Wno-invalid-memory-model" این گزینه هشدارهای مربوط به فراخوانی‌های توابع توکار \fB_\|_atomic\fR، توابع توکار \fB_\|_sync\fR و توابع جنریک اتمیک C11 با آرگومان سازگاری حافظه‌ای که یا برای عملیات نامعتبر است یا خارج از محدوده مقادیر شمارش \f(CW\*(C`memory_order\*(C'\fR قرار دارد را کنترل می‌کند. به عنوان مثال، از آنجا که توابع توکار \f(CW\*(C`_\|_atomic_store\*(C'\fR و \f(CW\*(C`_\|_atomic_store_n\*(C'\fR تنها برای ترتیبات حافظه relaxed ،release و sequentially consistent تعریف شده‌اند، کد زیر مشمول هشدار می‌شود: .Sp .Vb 4 \& void store (int *i) \& { \& _\|_atomic_store_n (i, 0, memory_order_consume); \& } .Ve .Sp گزینه \fB\-Winvalid\-memory\-model\fR به‌طور پیش‌فرض فعال است. .IP \fB\-Wmaybe\-uninitialized\fR 4 .IX Item "-Wmaybe-uninitialized" برای شیئی با طول مدت ماندگاری خودکار (automatic) یا تخصیص‌یافته (allocated)، اگر مسیری از ورودی تابع تا محل استفاده از شیء وجود داشته باشد که مقداردهی شده باشد، اما مسیرهای دیگری نیز وجود داشته باشند که شیء در آن‌ها مقداردهی نشده باشد، در صورتی که کامپایلر نتواند ثابت کند مسیرهای مقداردهی‌نشده در زمان اجرا اجرا نمی‌شوند، هشداری صادر می‌کند. .Sp علاوه بر این، ارسال یک اشاره‌گر (یا در ++C، یک ارجاع) به یک شیء مقداردهی‌نشده به یک آرگومان تابع مقید به \f(CW\*(C`const\*(C'\fR نیز توسط این هشدار تشخیص داده می‌شود. (برای توابع توکاری که خواندن شیء توسط آن‌ها مشخص است، هشدار \fB\-Wuninitialized\fR صادر می‌شود.) نشانه‌گذاری تابع با صفت \f(CW\*(C`access (none)\*(C'\fR نشان می‌دهد که از آرگومان برای دسترسی به شیء استفاده نمی‌شود و از بروز هشدار جلوگیری می‌کند. .Sp این هشدارها تنها در کامپایل همراه با بهینه‌سازی امکان‌پذیر هستند، زیرا در غیر این صورت GCC وضعیت متغیرها را دنبال نمی‌کند. .Sp این هشدارها اختیاری شده‌اند زیرا ممکن است GCC نتواند تشخیص دهد چه زمانی کد با وجود ظاهر خطادار، در عمل صحیح است. در اینجا مثالی از چگونگی رخ دادن این وضعیت آمده است: .Sp .Vb 12 \& { \& int x; \& switch (y) \& { \& case 1: x = 1; \& break; \& case 2: x = 4; \& break; \& case 3: x = 5; \& } \& foo (x); \& } .Ve .Sp اگر مقدار \f(CW\*(C`y\*(C'\fR همواره ۱، ۲ یا ۳ باشد، آنگاه \f(CW\*(C`x\*(C'\fR همواره مقداردهی شده است، اما GCC این موضوع را نمی‌داند. برای فرونشاندن این هشدار، باید یک حالت default به همراه \fBassert\fR\|(0) یا کدی مشابه ارائه دهید. .Sp این گزینه همچنین زمانی هشدار می‌دهد که یک متغیر خودکار غیرفرار (non\-volatile) ممکن است با فراخوانی \f(CW\*(C`longjmp\*(C'\fR تغییر کند. کامپایلر تنها فراخوانی‌های \f(CW\*(C`setjmp\*(C'\fR را می‌بیند. او نمی‌تواند بداند \f(CW\*(C`longjmp\*(C'\fR در کجا فراخوانی خواهد شد؛ در واقع، یک گرداننده سیگنال می‌تواند آن را در هر نقطه‌ای از کد فراخوانی کند. در نتیجه، ممکن است حتی زمانی که در عمل مشکلی وجود ندارد هشدار دریافت کنید، زیرا \f(CW\*(C`longjmp\*(C'\fR عملاً نمی‌تواند در نقطه‌ای که باعث ایجاد مشکل می‌شود فراخوانی گردد. .Sp با اعلان همه توابعی که استفاده می‌کنید و هرگز بازنمی‌گردند به صورت \f(CW\*(C`noreturn\*(C'\fR، می‌توان از برخی هشدارهای کاذب جلوگیری کرد. .Sp این هشدار توسط \fB\-Wall\fR یا \fB\-Wextra\fR فعال می‌شود. .IP \fB\-Wunknown\-pragmas\fR 4 .IX Item "-Wunknown-pragmas" هنگامی که با یک دستورالعمل \f(CW\*(C`#pragma\*(C'\fR مواجه شود که برای GCC قابل درک نیست، هشدار می‌دهد. اگر از این گزینه خط فرمان استفاده شود، هشدارها حتی برای عملگرهای عمل (pragmas) ناشناخته در فایل‌های سرآیند سیستم نیز صادر می‌شوند. در صورتی که هشدارها فقط توسط گزینه خط فرمان \fB\-Wall\fR فعال شده باشند، این‌گونه نخواهد بود. .IP \fB\-Wno\-pragmas\fR 4 .IX Item "-Wno-pragmas" در مورد استفاده‌های نادرست از عملگرهای عمل (pragmas)، مانند پارامترهای نادرست، نحو نامعتبر، یا تداخل بین پراگماها هشدار نمی‌دهد. همچنین \fB\-Wunknown\-pragmas\fR را ببینید. .IP \fB\-Wno\-pragma\-once\-outside\-header\fR 4 .IX Item "-Wno-pragma-once-outside-header" هنگامی که \f(CW\*(C`#pragma once\*(C'\fR در فایلی غیر از سرآیند، مانند یک فایل اصلی استفاده شود، هشدار نمی‌دهد. .IP \fB\-Wno\-prio\-ctor\-dtor\fR 4 .IX Item "-Wno-prio-ctor-dtor" اگر اولویتی بین ۰ تا ۱۰۰ برای سازنده (constructor) یا ویرانگر (destructor) استفاده شود، هشدار نمی‌دهد. استفاده از صفت‌های سازنده و ویرانگر به شما امکان می‌دهد تا اولویتی را به سازنده/ویرانگر اختصاص دهید تا ترتیب اجرای آن قبل از فراخوانی \f(CW\*(C`main\*(C'\fR یا بعد از بازگشت از آن کنترل شود. مقادیر اولویت باید بزرگ‌تر از ۱۰۰ باشند، زیرا کامپایلر مقادیر اولویت بین ۰ تا ۱۰۰ را برای پیاده‌سازی رزرو می‌کند. .IP \fB\-Wstrict\-aliasing\fR 4 .IX Item "-Wstrict-aliasing" این گزینه تنها زمانی فعال است که \fB\-fstrict\-aliasing\fR فعال باشد. این گزینه درباره کدهایی هشدار می‌دهد که ممکن است قواعد نام مستعار دقیق (strict aliasing) را که کامپایلر برای بهینه‌سازی استفاده می‌کند نقض کنند. این هشدار همه موارد را شناسایی نمی‌کند، اما تلاش می‌کند تا خطاهای رایج‌تر را بیابد. این گزینه در \fB\-Wall\fR گنجانده شده است. این گزینه معادل \fB\-Wstrict\-aliasing=3\fR است. .IP \fB\-Wstrict\-aliasing=n\fR 4 .IX Item "-Wstrict-aliasing=n" این گزینه تنها زمانی فعال است که \fB\-fstrict\-aliasing\fR فعال باشد. این گزینه درباره کدهایی هشدار می‌دهد که ممکن است قواعد نام مستعار دقیق (strict aliasing) را که کامپایلر برای بهینه‌سازی استفاده می‌کند نقض کنند. سطوح بالاتر متناظر با دقت بالاتر (مثبت‌های کاذب کمتر) هستند. همچنین سطوح بالاتر، مشابه نحوه عملکرد \fB\-O\fR، پردازش و تلاش بیشتری می‌طلبند. گزینه \fB\-Wstrict\-aliasing\fR معادل \fB\-Wstrict\-aliasing=3\fR است. .Sp سطح ۱: تهاجمی‌ترین، سریع، کمترین دقت. احتمالاً زمانی مفید است که سطوح بالاتر هشدار نمی‌دهند اما \fB\-fstrict\-aliasing\fR همچنان کد را دچار اختلال می‌کند، زیرا منفی‌های کاذب بسیار کمی دارد. با این حال، موارد مثبت کاذب زیادی دارد. برای تمام تبدیلات اشاره‌گر بین انواع احتمالاً ناسازگار، حتی اگر هرگز ارجاع‌زدایی نشوند، هشدار می‌دهد. تنها در فرانت‌اند اجرا می‌شود. .Sp سطح ۲: تهاجمی، سریع، نه چندان دقیق. ممکن است همچنان مثبت‌های کاذب زیادی داشته باشد (البته نه به اندازه سطح ۱)، و منفی‌های کاذب اندکی داشته باشد (اما احتمالاً بیشتر از سطح ۱). برخلاف سطح ۱، تنها زمانی هشدار می‌دهد که یک آدرس گرفته شود. درباره انواع ناقص هشدار می‌دهد. تنها در فرانت‌اند اجرا می‌شود. .Sp سطح ۳ (پیش‌فرض برای \fB\-Wstrict\-aliasing\fR): باید موارد مثبت کاذب بسیار اندک و موارد منفی کاذب کمی داشته باشد. هنگام فعال بودن بهینه‌سازی، کمی کندتر از سطوح ۱ یا ۲ است. به الگوی رایج pun+dereference در فرانت‌اند رسیدگی می‌کند: \&\f(CW\*(C`*(int*)&some_float\*(C'\fR. اگر بهینه‌سازی فعال باشد، در بک‌اند نیز اجرا می‌شود، جایی که با موارد چنددستوری با استفاده از اطلاعات اشاره‌به حساس به جریان (flow\-sensitive points\-to) برخورد می‌کند. تنها زمانی هشدار می‌دهد که اشاره‌گر تبدیل‌شده ارجاع‌زدایی شود. درباره انواع ناقص هشدار نمی‌دهد. .IP \fB\-Wstrict\-overflow\fR 4 .IX Item "-Wstrict-overflow" .PD 0 .IP \fB\-Wstrict\-overflow=\fR\fIn\fR 4 .IX Item "-Wstrict-overflow=n" .PD این گزینه تنها زمانی فعال است که سرریز علامت‌دار تعریف‌نشده باشد. این گزینه درباره مواردی هشدار می‌دهد که کامپایلر بر اساس این فرض که سرریز علامت‌دار رخ نمی‌دهد بهینه‌سازی انجام می‌دهد. توجه داشته باشید که این گزینه درباره همه مواردی که ممکن است کد سرریز کند هشدار نمی‌دهد: فقط درباره مواردی هشدار می‌دهد که کامپایلر نوعی بهینه‌سازی را پیاده می‌کند. بنابراین این هشدار به سطح بهینه‌سازی بستگی دارد. .Sp بهینه‌سازی‌ای که فرض می‌کند سرریز علامت‌دار رخ نمی‌دهد، اگر مقادیر متغیرهای درگیر به گونه‌ای باشند که سرریز در عمل هرگز رخ ندهد، کاملاً ایمن است. بنابراین این هشدار می‌تواند به سادگی یک مثبت کاذب ایجاد کند: هشداری در مورد کدی که در واقعیت مشکلی ندارد. برای کمک به تمرکز روی مسائل مهم، چندین سطح هشدار تعریف شده است. هنگام برآورد تعداد تکرارهای یک حلقه، به‌ویژه هنگام تعیین این‌که آیا یک حلقه اصلاً اجرا خواهد شد یا خیر، هیچ هشداری برای استفاده از سرریز علامت‌دار تعریف‌نشده صادر نمی‌شود. .RS 4 .IP \fB\-Wstrict\-overflow=1\fR 4 .IX Item "-Wstrict-overflow=1" درباره مواردی هشدار می‌دهد که هم جای تردید دارند و هم اجتناب از آن‌ها آسان است. به عنوان مثال کامپایلر عبارت \&\f(CW\*(C`x + 1 > x\*(C'\fR را به \f(CW1\fR ساده می‌کند. این سطح از \&\fB\-Wstrict\-overflow\fR توسط \fB\-Wall\fR فعال می‌شود؛ سطوح بالاتر فعال نمی‌شوند و باید صراحتاً درخواست گردند. .IP \fB\-Wstrict\-overflow=2\fR 4 .IX Item "-Wstrict-overflow=2" همچنین درباره موارد دیگری هشدار می‌دهد که در آن‌ها یک مقایسه به یک مقدار ثابت ساده می‌شود. برای مثال: \f(CW\*(C`abs (x) >= 0\*(C'\fR. این مورد تنها زمانی می‌تواند ساده شود که سرریز عدد صحیح علامت‌دار تعریف‌نشده باشد، زیرا \f(CW\*(C`abs (INT_MIN)\*(C'\fR سرریز کرده و به \f(CW\*(C`INT_MIN\*(C'\fR تبدیل می‌شود که کمتر از صفر است. گزینه \fB\-Wstrict\-overflow\fR (بدون تعیین سطح) معادل \fB\-Wstrict\-overflow=2\fR است..IP \fB\-Wstrict\-overflow=3\fR 4 .IX Item "-Wstrict-overflow=3" همچنین درباره موارد دیگری که در آن‌ها یک مقایسه ساده‌سازی می‌شود هشدار می‌دهد. برای نمونه: \f(CW\*(C`x + 1 > 1\*(C'\fR به \f(CW\*(C`x > 0\*(C'\fR ساده‌سازی می‌شود. .IP \fB\-Wstrict\-overflow=4\fR 4 .IX Item "-Wstrict-overflow=4" همچنین درباره سایر ساده‌سازی‌هایی که توسط موارد بالا پوشش داده نشده‌اند هشدار می‌دهد. برای نمونه: \f(CW\*(C`(x * 10) / 5\*(C'\fR به \f(CW\*(C`x * 2\*(C'\fR ساده می‌شود. .IP \fB\-Wstrict\-overflow=5\fR 4 .IX Item "-Wstrict-overflow=5" همچنین درباره مواردی هشدار می‌دهد که در آن‌ها کامپایلر بزرگیِ یک ثابتِ دخیل در مقایسه را کاهش می‌دهد. برای نمونه: \f(CW\*(C`x + 2 > y\*(C'\fR به \f(CW\*(C`x + 1 >= y\*(C'\fR ساده‌سازی می‌شود. این مورد تنها در بالاترین سطح هشدار گزارش می‌شود زیرا این ساده‌سازی روی مقایسه‌های متعددی اعمال می‌شود، بنابراین این سطح هشدار تعداد بسیار زیادی مثبت کاذب (false positive) ایجاد می‌کند. .RE .RS 4 .RE .IP \fB\-Wstring\-compare\fR 4 .IX Item "-Wstring-compare" درباره فراخوانی‌های \f(CW\*(C`strcmp\*(C'\fR و \f(CW\*(C`strncmp\*(C'\fR که نتیجه آن‌ها در آزمون‌های برابری به دلیل بزرگ‌تر بودن طول یک آرگومان از اندازه آرایه‌ای که آرگومان دیگر در آن ذخیره شده (یا کران مشخص‌شده در مورد \f(CW\*(C`strncmp\*(C'\fR)، به طور قطعی صفر یا غیرصفر تعیین می‌شود، هشدار می‌دهد. چنین فراخوانی‌هایی ممکن است اشتباه باشند. برای نمونه، فراخوانی \f(CW\*(C`strcmp\*(C'\fR در زیر تشخیص داده می‌شود زیرا نتیجه آن بدون در نظر گرفتن محتویات آرایه \f(CW\*(C`a\*(C'\fR، لزوماً غیرصفر است. .Sp .Vb 8 \& extern char a[4]; \& void f (char *d) \& { \& strcpy (d, "string"); \& ... \& if (0 == strcmp (a, d)) // cannot be true \& puts ("a and d are the same"); \& } .Ve .Sp گزینه \&\fB\-Wstring\-compare\fR توسط \fB\-Wextra\fR فعال می‌شود. .IP \fB\-Wno\-stringop\-overflow\fR 4 .IX Item "-Wno-stringop-overflow" .PD 0 .IP \fB\-Wstringop\-overflow\fR 4 .IX Item "-Wstringop-overflow" .IP \fB\-Wstringop\-overflow=\fR\fItype\fR 4 .IX Item "-Wstringop-overflow=type" .PD درباره کدهایی که به صورت ایستا مشخص می‌شود باعث سرریز بافر (buffer overflow) یا سرریز حافظه (memory overrun) می‌شوند، مانند فراخوانی‌های \f(CW\*(C`memcpy\*(C'\fR و \&\f(CW\*(C`strcpy\*(C'\fR که از بافر مقصد سرریز می‌کنند، هشدار می‌دهد. آرگومان اختیاری یک واحد بیشتر از نوع «بررسی اندازه شیء» (Object Size Checking) است که برای تعیین اندازه مقصد انجام می‌شود. این آرگومان فقط برای توابع رشته‌ای که روی آرایه‌های نویسه‌ای عمل می‌کنند معنادار است؛ توابع حافظه خام مانند \f(CW\*(C`memcpy\*(C'\fR همواره از بررسی اندازه شیء نوع صفر استفاده می‌کنند. .Sp این گزینه همچنین برای فراخوانی‌هایی که اندازه‌ای بیشتر از بزرگ‌ترین شیء ممکن یا حداکثر \f(CW\*(C`SIZE_MAX / 2\*(C'\fR بایت را مشخص می‌کنند هشدار می‌دهد. .Sp این گزینه بهترین نتایج را با فعال بودن بهینه‌سازی تولید می‌کند، اما می‌تواند حتی بدون بهینه‌سازی نیز زیرمجموعه کوچکی از سرریزهای بافر ساده را در فراخوانی‌های توابع توکار GCC مانند \f(CW\*(C`_\|_builtin_memcpy\*(C'\fR که متناظر با توابع استاندارد هستند، تشخیص دهد. در هر صورت، این گزینه تنها درباره زیرمجموعه‌ای از سرریزهای بافر هشدار می‌دهد که توسط توابع توکار بررسی سرریز متناظر، مانند \f(CW\*(C`_\|_builtin_\|_\|_memcpy_chk\*(C'\fR، تشخیص داده می‌شوند؛ توابعی که می‌توانند در صورتی که ایمن بودن دسترسی در زمان کامپایل قابل تشخیص نباشد، بررسی زمان اجرا را انجام دهند. .Sp برای نمونه، این گزینه برای فراخوانی \f(CW\*(C`strcpy\*(C'\fR در زیر هشدار صادر می‌کند، زیرا دست‌کم ۵ نویسه (رشته \f(CW"blue"\fR شامل NUL پایانی) را در بافری به اندازه ۴ کپی می‌کند. .Sp .Vb 11 \& enum Color { blue, purple, yellow }; \& const char* f (enum Color clr) \& { \& static char buf [4]; \& const char *str; \& switch (clr) \& { \& case blue: str = "blue"; break; \& case purple: str = "purple"; break; \& case yellow: str = "yellow"; break; \& } \& \& return strcpy (buf, str); // warning here \& } .Ve .Sp اثر این گزینه به توابع دستکاری رشته یا حافظه محدود نمی‌شود. در این مثال، هشداری صادر می‌شود زیرا یک آرایه ۱\-عنصری به تابعی ارسال شده که به آرگومانی با دست‌کم ۴ عنصر نیاز دارد: .Sp .Vb 1 \& void f (int[static 4]); \& \& void g (void) \& { \& int *p = (int *) malloc (1 * sizeof(int)); \& f (p); // warning here \& } .Ve .Sp گزینه \fB\-Wstringop\-overflow=2\fR به طور پیش‌فرض فعال است. .RS 4 .IP \fB\-Wstringop\-overflow\fR 4 .IX Item "-Wstringop-overflow" .PD 0 .IP \fB\-Wstringop\-overflow=1\fR 4 .IX Item "-Wstringop-overflow=1" .PD گزینه \fB\-Wstringop\-overflow=1\fR از نوع صفرِ «بررسی اندازه شیء» (Object Size Checking) برای تعیین اندازه‌های اشیاء مقصد استفاده می‌کند. در این تنظیم، این گزینه برای نوشتن فراتر از انتهای زیر‌اشیاءِ اشیاء بزرگ‌تر که از طریق اشاره‌گرها مورد دسترسی قرار گرفته‌اند هشدار نمی‌دهد، مگر آنکه اندازه بزرگ‌ترین شیء دربرگیرنده مشخص باشد. هنگامی که مقصد ممکن است یکی از چند شیء باشد، بزرگ‌ترین آن‌ها در نظر گرفته می‌شود. در سیستم‌های لینوکس، زمانی که بهینه‌سازی در این تنظیم فعال باشد، این گزینه برای همان کدهایی هشدار می‌دهد که در هنگام تعریف ماکروی \f(CW\*(C`_FORTIFY_SOURCE\*(C'\fR به یک مقدار غیرصفر هشدار داده می‌شوند. .IP \fB\-Wstringop\-overflow=2\fR 4 .IX Item "-Wstringop-overflow=2" گزینه \fB\-Wstringop\-overflow=2\fR از نوع یکِ «بررسی اندازه شیء» برای تعیین اندازه‌های اشیاء مقصد استفاده می‌کند. در این تنظیم، این گزینه در مورد سرریزها هنگام نوشتن در اعضای بزرگ‌ترین اشیاء کاملی که اندازه دقیق آن‌ها مشخص است هشدار می‌دهد. با این حال، درباره نوشتن بیش از حد در همان اعضای اشیاء ناشناخته که توسط اشاره‌گرها ارجاع داده شده‌اند هشدار نمی‌دهد، زیرا آن‌ها ممکن است به آرایه‌هایی حاوی تعداد نامشخصی از عناصر اشاره کنند. این تنظیمِ پیش‌فرض این گزینه است. .IP \fB\-Wstringop\-overflow=3\fR 4 .IX Item "-Wstringop-overflow=3" گزینه \fB\-Wstringop\-overflow=3\fR از نوع دوِ «بررسی اندازه شیء» برای تعیین اندازه‌های اشیاء مقصد استفاده می‌کند. در این تنظیم، این گزینه درباره سرریز از کوچک‌ترین شیء یا عضو داده هشدار می‌دهد. این سخت‌گیرانه‌ترین تنظیم این گزینه است که ممکن است به صدور هشدار برای کدهای امن منجر شود. .IP \fB\-Wstringop\-overflow=4\fR 4 .IX Item "-Wstringop-overflow=4" گزینه \fB\-Wstringop\-overflow=4\fR از نوع سهِ «بررسی اندازه شیء» برای تعیین اندازه‌های اشیاء مقصد استفاده می‌کند. در این تنظیم، گزینه درباره سرریز از هر عضو داده هشدار می‌دهد و هنگامی که مقصد یکی از چند شیء باشد، از اندازه بزرگ‌ترین آن‌ها برای تصمیم‌گیری در مورد صدور هشدار استفاده می‌کند. مشابه با \fB\-Wstringop\-overflow=3\fR این تنظیمِ گزینه ممکن است باعث صدور هشدار برای کدهای بی‌خطر شود. .RE .RS 4 .RE .IP \fB\-Wno\-stringop\-overread\fR 4 .IX Item "-Wno-stringop-overread" درباره فراخوانی‌های توابع دستکاری رشته مانند \f(CW\*(C`memchr\*(C'\fR یا \&\f(CW\*(C`strcpy\*(C'\fR که مشخص می‌شود فراتر از انتهای دنباله مبدأ می‌خوانند، هشدار می‌دهد. .Sp گزینه \fB\-Wstringop\-overread\fR به طور پیش‌فرض فعال است. .IP \fB\-Wno\-stringop\-truncation\fR 4 .IX Item "-Wno-stringop-truncation" درباره فراخوانی‌های توابع مقیدِ (bounded) دستکاری رشته مانند \f(CW\*(C`strncat\*(C'\fR، \&\f(CW\*(C`strncpy\*(C'\fR و \f(CW\*(C`stpncpy\*(C'\fR که ممکن است رشته کپی‌شده را کوتاه (truncate) کرده یا مقصد را بدون تغییر رها کنند، هشدار نده. .Sp در مثال زیر، فراخوانی \f(CW\*(C`strncat\*(C'\fR کرانی را مشخص می‌کند که کمتر از طول رشته مبدأ است. در نتیجه، نسخه رونوشت مبدأ کوتاه خواهد شد و بنابراین فراخوانی تشخیص داده شده و مشمول هشدار می‌شود. برای اجتناب از این هشدار از \f(CW\*(C`bufsize \- strlen (buf) \- 1)\*(C'\fR به عنوان کران استفاده کنید. .Sp .Vb 4 \& void append (char *buf, size_t bufsize) \& { \& strncat (buf, ".txt", 3); \& } .Ve .Sp به عنوان مثالی دیگر، فراخوانی زیر برای \f(CW\*(C`strncpy\*(C'\fR منجر به کپی کردن تنها نویسه‌های قبل از NUL پایانی در \f(CW\*(C`d\*(C'\fR می‌شود، بدون آنکه NUL به انتها افزوده شود. فرض بر اینکه نتیجه \f(CW\*(C`strncpy\*(C'\fR لزوماً یک رشته ختم‌شده به NUL است یک اشتباه رایج است و بنابراین این فراخوانی مشمول هشدار می‌شود. برای اجتناب از این هشدار در مواردی که انتظار نمی‌رود نتیجه به NUL ختم شود، به جای آن \f(CW\*(C`memcpy\*(C'\fR را فراخوانی کنید. .Sp.Vb 4 \& void copy (char *d, const char *s) \& { \& strncpy (d, s, strlen (s)); \& } .Ve .Sp در مثال زیر، فراخوانی \f(CW\*(C`strncpy\*(C'\fR اندازهٔ بافر مقصد را به عنوان کران تعیین می‌کند. اگر طول رشتهٔ مبدأ برابر یا بزرگ‌تر از این اندازه باشد، نتیجهٔ رونوشت به \f(CW\*(C`NUL\*(C'\fR ختم نخواهد شد. از این رو، این فراخوانی نیز مشمول هشدار می‌شود. برای جلوگیری از این هشدار، \f(CW\*(C`sizeof buf \- 1\*(C'\fR را به عنوان کران مشخص کرده و آخرین عنصر بافر را روی \f(CW\*(C`NUL\*(C'\fR تنظیم کنید. .Sp .Vb 6 \& void copy (const char *s) \& { \& char buf[80]; \& strncpy (buf, s, sizeof buf); \& ... \& } .Ve .Sp در شرایطی که یک آرایهٔ کاراکتری برای ذخیرهٔ دنباله‌ای از بایت‌ها بدون \f(CW\*(C`NUL\*(C'\fR پایانی در نظر گرفته شده باشد، می‌توان چنین آرایه‌ای را با صفت \f(CW\*(C`nonstring\*(C'\fR نشانه‌گذاری کرد تا از این هشدار جلوگیری شود. با این حال، چنین آرایه‌هایی آرگومان‌های مناسبی برای توابعی که انتظار رشته‌های پایان‌یافته با \&\f(CW\*(C`NUL\*(C'\fR را دارند نیستند. برای کمک به شناسایی استفاده‌های نادرستِ تصادفی از چنین آرایه‌هایی، GCC هشدارهایی صادر می‌کند مگر اینکه بتواند امن بودن استفاده را اثبات نماید. .IP "\fB\-Wstrict\-flex\-arrays\fR (تنها C و ++C)" 4 .IX Item "-Wstrict-flex-arrays (C and C++ only)" دربارهٔ استفاده‌های نامناسب از اعضای آرایهٔ انعطاف‌پذیر با توجه به \fIlevel\fR صفت \f(CW\*(C`strict_flex_array (\fR\f(CIlevel\fR\f(CW)\*(C'\fR ضمیمه‌شده به فیلد آرایهٔ انتهایی یک ساختار (در صورت در دسترس بودن)، یا در غیر این صورت با توجه به \fIlevel\fR گزینهٔ \&\fB\-fstrict\-flex\-arrays=\fR\fIlevel\fR هشدار می‌دهد. \f(CW\*(C`\-Wstrict\-flex\-arrays\*(C'\fR تنها زمانی مؤثر است که \fIlevel\fR بزرگ‌تر از 0 باشد. .Sp هنگامی که \fIlevel\fR=1 باشد، اگر به آرایهٔ انتهاییِ ساختاری که ۲ عنصر یا بیشتر دارد به عنوان یک عضو آرایهٔ انعطاف‌پذیر ارجاع داده شود، هشدار صادر می‌شود. .Sp هنگامی که \fIlevel\fR=2 باشد، علاوه بر حالت \fIlevel\fR=1، در صورتی که به آرایهٔ تک‌عنصری انتهایی یک ساختار به عنوان یک عضو آرایهٔ انعطاف‌پذیر ارجاع داده شود، هشدارهای بیشتری صادر می‌شود. .Sp هنگامی که \fIlevel\fR=3 باشد، علاوه بر حالت \fIlevel\fR=2، در صورتی که به آرایهٔ با طول صفرِ انتهایی یک ساختار به عنوان یک عضو آرایهٔ انعطاف‌پذیر ارجاع داده شود، هشدارهای بیشتری صادر می‌شود. .Sp این گزینه زمانی که \fB\-ftree\-vrp\fR فعال باشد (پیش‌فرض برای \fB\-O2\fR و بالاتر) مؤثرتر است، اما برخی هشدارها ممکن است حتی بدون بهینه‌سازی نیز تشخیص داده شوند. .IP \fB\-Wsuggest\-attribute=\fR\fIattribute\-name\fR 4 .IX Item "-Wsuggest-attribute=attribute-name" در مواردی که افزودن یک صفت ممکن است سودمند باشد، هشدار می‌دهد. مقادیر \&\fIattribute\-name\fR که در حال حاضر پشتیبانی می‌شوند در ادامه فهرست شده‌اند. .RS 4 .IP \fB\-Wsuggest\-attribute=pure\fR 4 .IX Item "-Wsuggest-attribute=pure" .PD 0 .IP \fB\-Wsuggest\-attribute=const\fR 4 .IX Item "-Wsuggest-attribute=const" .IP \fB\-Wsuggest\-attribute=noreturn\fR 4 .IX Item "-Wsuggest-attribute=noreturn" .IP \fB\-Wmissing\-noreturn\fR 4 .IX Item "-Wmissing-noreturn" .IP \fB\-Wsuggest\-attribute=malloc\fR 4 .IX Item "-Wsuggest-attribute=malloc" .IP \fB\-Wsuggest\-attribute=returns_nonnull\fR 4 .IX Item "-Wsuggest-attribute=returns_nonnull" .PD دربارهٔ توابعی که ممکن است کاندیدای صفت‌های \&\f(CW\*(C`pure\*(C'\fR، \f(CW\*(C`const\*(C'\fR، \f(CW\*(C`noreturn\*(C'\fR، \f(CW\*(C`malloc\*(C'\fR یا \&\f(CW\*(C`returns_nonnull\*(C'\fR باشند هشدار می‌دهد. کامپایلر فقط برای توابعی که در سایر واحدهای ترجمه قابل مشاهده هستند یا (در مورد \&\f(CW\*(C`pure\*(C'\fR و \f(CW\*(C`const\*(C'\fR) در صورتی که نتواند اثبات کند تابع به طور عادی بازمی‌گردد، هشدار صادر می‌کند. یک تابع زمانی به طور عادی بازمی‌گردد که حاوی یک حلقهٔ نامتناهی نبوده یا با پرتاب استثنا، فراخوانی \f(CW\*(C`abort\*(C'\fR یا تله (trap) به صورت غیرعادی خارج نشود. این تحلیل به گزینهٔ \fB\-fipa\-pure\-const\fR نیاز دارد که به طور پیش‌فرض در \&\fB\-O\fR و بالاتر فعال است. سطوح بهینه‌سازی بالاتر دقت تحلیل را بهبود می‌بخشند. .IP \fB\-Wsuggest\-attribute=format\fR 4 .IX Item "-Wsuggest-attribute=format" .PD 0 .IP \fB\-Wmissing\-format\-attribute\fR 4 .IX Item "-Wmissing-format-attribute" .PD دربارهٔ اشاره‌گرهای تابعی که ممکن است کاندیدای صفت‌های \f(CW\*(C`format\*(C'\fR باشند هشدار می‌دهد. توجه داشته باشید این‌ها تنها کاندیداهای احتمالی هستند، نه قطعی. GCC حدس می‌زند که اشاره‌گرهای تابع با صفت‌های \f(CW\*(C`format\*(C'\fR که در انتساب، مقداردهی اولیه، ارسال پارامتر یا عبارات بازگشت استفاده می‌شوند، باید صفت \f(CW\*(C`format\*(C'\fR متناظری در نوع حاصل داشته باشند؛ یعنی به ترتیب، سمت چپ انتساب یا مقداردهی اولیه، نوع متغیرِ پارامتر، یا نوع بازگشتی تابع دربرگیرنده نیز باید دارای یک صفت \f(CW\*(C`format\*(C'\fR باشد تا از هشدار جلوگیری شود. .Sp همچنین GCC دربارهٔ تعاریف توابعی که ممکن است کاندیدای صفت‌های \f(CW\*(C`format\*(C'\fR باشند هشدار می‌دهد. مجدداً، این‌ها تنها کاندیداهای احتمالی هستند. GCC حدس می‌زند که صفت‌های \f(CW\*(C`format\*(C'\fR ممکن است برای هر تابعی که تابعی مانند \&\f(CW\*(C`vprintf\*(C'\fR یا \f(CW\*(C`vscanf\*(C'\fR را فراخوانی می‌کند مناسب باشد، اما این موضوع ممکن است همیشه برقرار نباشد و برخی توابعی که صفت‌های \f(CW\*(C`format\*(C'\fR برای آن‌ها مناسب است ممکن است شناسایی نشوند. .IP \fB\-Wsuggest\-attribute=cold\fR 4 .IX Item "-Wsuggest-attribute=cold" دربارهٔ توابعی که ممکن است کاندیدای صفت \f(CW\*(C`cold\*(C'\fR باشند هشدار می‌دهد. این هشدار مبتنی بر تشخیص ایستا است و معمولاً تنها دربارهٔ توابعی هشدار می‌دهد که همیشه به فراخوانی یک تابع \f(CW\*(C`cold\*(C'\fR دیگر ختم می‌شوند؛ مانند پوشش‌دهنده‌های \f(CW\*(C`throw\*(C'\fR در ++C یا توابع گزارش خطای مهلک که منجر به \f(CW\*(C`abort\*(C'\fR می‌شوند. .RE .RS 4 .RE .IP \fB\-Walloc\-size\fR 4 .IX Item "-Walloc-size" دربارهٔ فراخوانی توابع تخصیص مزین به صفت \&\f(CW\*(C`alloc_size\*(C'\fR که اندازه‌ای ناکافی برای نوع هدفِ اشاره‌گری که نتیجه به آن انتساب داده می‌شود مشخص می‌کنند، هشدار می‌دهد؛ از جمله شکل‌های توکار (built\-in) توابع \f(CW\*(C`aligned_alloc\*(C'\fR، \f(CW\*(C`alloca\*(C'\fR، \&\f(CW\*(C`calloc\*(C'\fR، \f(CW\*(C`malloc\*(C'\fR و \f(CW\*(C`realloc\*(C'\fR. .IP \fB\-Walloc\-zero\fR 4 .IX Item "-Walloc-zero" دربارهٔ فراخوانی توابع تخصیص مزین به صفت \&\f(CW\*(C`alloc_size\*(C'\fR که صفر بایت را مشخص می‌کنند هشدار می‌دهد، از جمله شکل‌های توکار توابع \f(CW\*(C`aligned_alloc\*(C'\fR، \f(CW\*(C`alloca\*(C'\fR، \f(CW\*(C`calloc\*(C'\fR، \&\f(CW\*(C`malloc\*(C'\fR و \f(CW\*(C`realloc\*(C'\fR. از آنجا که رفتار این توابع هنگام فراخوانی با اندازهٔ صفر در پیاده‌سازی‌های مختلف تفاوت دارد (و در مورد \f(CW\*(C`realloc\*(C'\fR منسوخ شده است)، اتکا به آن ممکن است خطاهای نامحسوسی در قابلیت حمل به همراه داشته باشد و باید از آن پرهیز کرد. .IP \fB\-Wcalloc\-transposed\-args\fR 4 .IX Item "-Wcalloc-transposed-args" دربارهٔ فراخوانی توابع تخصیص مزین به صفت \&\f(CW\*(C`alloc_size\*(C'\fR با دو آرگومان هشدار می‌دهد که در آن‌ها از عملگر \f(CW\*(C`sizeof\*(C'\fR برای آرگومان اندازهٔ اول استفاده شده ولی برای آرگومان دوم استفاده نشده است. این یک هشدار سبک کدنویسی است. طبق مستندات، آرگومان نخست \f(CW\*(C`calloc\*(C'\fR تعداد عناصر در آرایه است، در حالی که آرگومان دوم اندازهٔ هر عنصر می‌باشد؛ بنابراین \f(CW\*(C`calloc (\fR\f(CIn\fR\f(CW, sizeof (int))\*(C'\fR بر \f(CW\*(C`calloc (sizeof (int), \fR\f(CIn\fR\f(CW)\*(C'\fR ترجیح داده می‌شود. اگر قرار دادن \f(CW\*(C`sizeof\*(C'\fR در آرگومان اول و عدم استفاده در دومی عمدی باشد، می‌توان با استفاده از \f(CW\*(C`calloc (sizeof (struct \fR\f(CIS\fR\f(CW) + 0, n)\*(C'\fR یا \&\f(CW\*(C`calloc (1 * sizeof (struct \fR\f(CIS\fR\f(CW), 4)\*(C'\fR یا با استفاده از \f(CW\*(C`sizeof\*(C'\fR در آرگومان دوم نیز، از صدور هشدار جلوگیری کرد. .IP \fB\-Walloc\-size\-larger\-than=\fR\fIbyte\-size\fR 4 .IX Item "-Walloc-size-larger-than=byte-size" دربارهٔ فراخوانی توابع مزین به صفت \f(CW\*(C`alloc_size\*(C'\fR هشدار می‌دهد که قصد دارند اشیایی بزرگ‌تر از تعداد بایت مشخص‌شده تخصیص دهند، یا جایی که نتیجهٔ محاسبهٔ اندازه در یک نوع عدد صحیح با دقت نامتناهی از مقدار \fBPTRDIFF_MAX\fR در سیستم هدف فراتر رود. گزینهٔ \&\fB\-Walloc\-size\-larger\-than=\fR\fBPTRDIFF_MAX\fR به طور پیش‌فرض فعال است. هشدارهای کنترل‌شده با این گزینه را می‌توان با تعیین \fIbyte\-size\fR به اندازهٔ \fBSIZE_MAX\fR یا بیشتر، یا با استفاده از \&\fB\-Wno\-alloc\-size\-larger\-than\fR غیرفعال کرد. .IP \fB\-Wno\-alloc\-size\-larger\-than\fR 4 .IX Item "-Wno-alloc-size-larger-than" هشدارهای \fB\-Walloc\-size\-larger\-than=\fR را غیرفعال می‌کند. این گزینه معادل \fB\-Walloc\-size\-larger\-than=\fR\fBSIZE_MAX\fR یا بزرگ‌تر از آن است. .IP \fB\-Walloca\fR 4 .IX Item "-Walloca" این گزینه برای تمامی استفاده‌ها از \f(CW\*(C`alloca\*(C'\fR در کد مبدأ هشدار می‌دهد. .IP \fB\-Walloca\-larger\-than=\fR\fIbyte\-size\fR 4 .IX Item "-Walloca-larger-than=byte-size" این گزینه دربارهٔ فراخوانی‌های \f(CW\*(C`alloca\*(C'\fR با یک آرگومان عدد صحیح هشدار می‌دهد که مقدار آن صفر باشد، یا با یک گزارهٔ کنترلی که مقدار آن را حداکثر به \fIbyte\-size\fR محدود کند مقید نشده باشد. همچنین برای فراخوانی‌هایی از \f(CW\*(C`alloca\*(C'\fR که در آن‌ها مقدار کران نامشخص است هشدار می‌دهد. آرگومان‌های با انواع غیر عدد صحیح نامقید در نظر گرفته می‌شوند حتی اگر به نظر برسد در محدودهٔ مورد انتظار قرار دارند. .Sp برای مثال، یک مورد مقید از \f(CW\*(C`alloca\*(C'\fR می‌تواند چنین باشد: .Sp .Vb 9 \& void func (size_t n) \& { \& void *p; \& if (n <= 1000) \& p = alloca (n); \& else \& p = malloc (n); \& f (p); \& } .Ve .Sp در مثال بالا، دادن گزینهٔ \f(CW\*(C`\-Walloca\-larger\-than=1000\*(C'\fR هشداری صادر نمی‌کند زیرا مشخص است که فراخوانی \f(CW\*(C`alloca\*(C'\fR حداکثر ۱۰۰۰ بایت است. با این حال، اگر \f(CW\*(C`\-Walloca\-larger\-than=500\*(C'\fR داده شود، کامپایلر هشدار صادر خواهد کرد. .Sp از سوی دیگر، استفاده‌های نامقید مواردی از به‌کارگیری \f(CW\*(C`alloca\*(C'\fR هستند که هیچ گزارهٔ کنترلی برای محدود کردن آرگومان عدد صحیح آن وجود ندارد. برای مثال: .Sp.Vb 5 \& void func () \& { \& void *p = alloca (n); \& f (p); \& } .Ve .Sp اگر \f(CW\*(C`\-Walloca\-larger\-than=500\*(C'\fR داده می‌شد، کد بالا هشداری را ایجاد می‌کرد، اما این بار به دلیل عدم بررسی مرزها. .Sp توجه داشته باشید که حتی کدهای به‌ظاهر درستی که شامل اعداد صحیح علامت‌دار هستند نیز می‌توانند موجب هشدار شوند: .Sp .Vb 8 \& void func (signed int n) \& { \& if (n < 500) \& { \& p = alloca (n); \& f (p); \& } \& } .Ve .Sp در مثال بالا، \fIn\fR می‌تواند منفی باشد که باعث می‌شود آرگومانی بزرگ‌تر از حد انتظار به‌طور ضمنی به فراخوانی \f(CW\*(C`alloca\*(C'\fR تبدیل نوع شود. .Sp این گزینه همچنین زمانی که \f(CW\*(C`alloca\*(C'\fR درون یک حلقه استفاده شود هشدار می‌دهد. .Sp گزینهٔ \&\fB\-Walloca\-larger\-than=\fR\fBPTRDIFF_MAX\fR به‌طور پیش‌فرض فعال است اما معمولاً تنها زمانی مؤثر است که \fB\-ftree\-vrp\fR فعال باشد (پیش‌فرض برای \fB\-O2\fR و بالاتر). .Sp همچنین ببینید: \fB\-Wvla\-larger\-than=\fR\fBbyte\-size\fR. .IP \fB\-Wno\-alloca\-larger\-than\fR 4 .IX Item "-Wno-alloca-larger-than" غیرفعال کردن هشدارهای \fB\-Walloca\-larger\-than=\fR. این گزینه معادل \fB\-Walloca\-larger\-than=\fR\fBSIZE_MAX\fR یا بزرگ‌تر است. .IP \fB\-Warith\-conversion\fR 4 .IX Item "-Warith-conversion" دربارهٔ تبدیل‌های ضمنی ناشی از عملیات حسابی هشدار می‌دهد، حتی زمانی که تبدیل عملوندها به همان نوع نتواند مقدار آن‌ها را تغییر دهد. این بر هشدارهای ناشی از \fB\-Wconversion\fR، \&\fB\-Wfloat\-conversion\fR و \fB\-Wsign\-conversion\fR تأثیر می‌گذارد. .Sp .Vb 5 \& void f (char c, int i) \& { \& c = c + i; // warns with B<\-Wconversion> \& c = c + 1; // only warns with B<\-Warith\-conversion> \& } .Ve .IP \fB\-Warray\-bounds\fR 4 .IX Item "-Warray-bounds" .PD 0 .IP \fB\-Warray\-bounds=\fR\fIn\fR 4 .IX Item "-Warray-bounds=n" .PD دربارهٔ اندیس‌ها یا آفست‌های خارج از محدوده در آرایه‌ها هشدار می‌دهد. این هشدار توسط \fB\-Wall\fR فعال می‌شود. این گزینه زمانی که \fB\-ftree\-vrp\fR فعال باشد مؤثرتر است (پیش‌فرض برای \fB\-O2\fR و بالاتر)، اما زیرمجموعه‌ای از موارد حتی بدون بهینه‌سازی نیز صادر می‌شوند. .Sp به‌طور پیش‌فرض، آرایهٔ انتهایی یک ساختار در صورتی که بر اساس استاندارد C99 به بعد به عنوان عضو آرایهٔ انعطاف‌پذیر (\fB[]\fR)، افزونهٔ آرایهٔ با طول صفر GCC (\fB[0]\fR)، یا یک آرایهٔ تک‌عنصری (\fB[1]\fR) اعلان شده باشد، توسط \fB\-Warray\-bounds\fR یا \fB\-Warray\-bounds=\fR\fIn\fR به عنوان یک عضو آرایهٔ انعطاف‌پذیر در نظر گرفته می‌شود. در نتیجه، دربارهٔ اندیس‌ها یا آفست‌های خارج از محدوده در آرایه‌های با طول صفر یا آرایه‌های تک‌عنصری به‌طور پیش‌فرض هشداری داده نمی‌شود. .Sp می‌توانید گزینهٔ \fB\-fstrict\-flex\-arrays\fR یا \&\fB\-fstrict\-flex\-arrays=\fR\fIlevel\fR را برای کنترل نحوهٔ برخورد این گزینه با آرایهٔ انتهایی یک ساختار به عنوان عضو آرایهٔ انعطاف‌پذیر اضافه کنید: .Sp هنگامی که \fIlevel\fR<=1 باشد، تغییری در رفتار پیش‌فرض ایجاد نمی‌شود. .Sp هنگامی که \fIlevel\fR=2 باشد، هشدارهای بیشتری برای اندیس‌ها یا آفست‌های خارج از محدوده در آرایه‌های تک‌عنصری صادر می‌شود؛ .Sp هنگامی که \fIlevel\fR=3 باشد، علاوه بر \fIlevel\fR=2، هشدارهای بیشتری برای اندیس‌ها یا آفست‌های خارج از محدوده در آرایه‌های با طول صفر صادر می‌شود. .RS 4 .IP \fB\-Warray\-bounds=1\fR 4 .IX Item "-Warray-bounds=1" این سطح هشدار پیش‌فرض برای \fB\-Warray\-bounds\fR است و توسط \fB\-Wall\fR فعال می‌شود؛ سطوح بالاتر فعال نمی‌شوند و باید صراحتاً درخواست شوند. .IP \fB\-Warray\-bounds=2\fR 4 .IX Item "-Warray-bounds=2" این سطح هشدار همچنین دربارهٔ نتایج میانی محاسبات اشاره‌گر که ممکن است مقادیر خارج از محدوده ایجاد کنند هشدار می‌دهد. این سطح هشدار ممکن است تعداد بیشتری مثبت کاذب ایجاد کند و به‌طور پیش‌فرض غیرفعال است. .RE .RS 4 .RE .IP "\fB\-Wunterminated\-string\-initialization\fR (تنها C و Objective\-C)" 4 .IX Item "-Wunterminated-string-initialization (C and Objective-C only)" دربارهٔ آرایه‌های نویسه‌ای که با یک رشتهٔ لفظی به عنوان دنباله‌های نویسه‌ای بدون پایان‌بخش مقداردهی اولیه می‌شوند هشدار می‌دهد، مگر اینکه اعلان در حال مقداردهی دارای صفت \f(CW\*(C`nonstring\*(C'\fR باشد. برای مثال: .Sp .Vb 2 \& char arr[3] = "foo"; /* Warning. */ \& char arr2[3] _\|_attribute_\|_((nonstring)) = "bar"; /* No warning. */ .Ve .Sp این هشدار توسط \fB\-Wextra\fR فعال می‌شود. اگر \fB\-Wc++\-compat\fR فعال باشد، متن هشدار کمی متفاوت خواهد بود و حتی اگر اعلانی که مقداردهی می‌شود دارای صفت \f(CW\*(C`nonstring\*(C'\fR باشد نیز هشدار می‌دهد، چرا که در C++ چنین مقداردهی‌هایی یک خطا محسوب می‌شوند. .IP \fB\-Warray\-compare\fR 4 .IX Item "-Warray-compare" دربارهٔ مقایسه‌های برابری و رابطه‌ای بین دو عملوند از نوع آرایه هشدار می‌دهد. این مقایسه در C++20 منسوخ شده است. برای مثال: .Sp .Vb 3 \& int arr1[5]; \& int arr2[5]; \& bool same = arr1 == arr2; .Ve .Sp گزینهٔ \&\fB\-Warray\-compare\fR توسط \fB\-Wall\fR فعال می‌شود. .IP \fB\-Warray\-parameter\fR 4 .IX Item "-Warray-parameter" .PD 0 .IP \fB\-Warray\-parameter=\fR\fIn\fR 4 .IX Item "-Warray-parameter=n" .PD دربارهٔ اعلان‌های مجدد توابعی که شامل پارامترهایی از نوع آرایه یا اشاره‌گر با اشکال یا انواع ناسازگار هستند هشدار می‌دهد، و امکان تشخیص دسترسی‌های خارج از محدوده به چنین پارامترهایی را توسط هشدارهایی مانند \&\fB\-Warray\-bounds\fR فراهم می‌کند. .Sp اگر نخستین اعلان تابع از فرم آرایه‌ای برای اعلان پارامتر استفاده کند، مرز مشخص‌شده در آرایه به عنوان حداقل تعداد عناصر مورد انتظار برای فراهم شدن در فراخوانی‌های تابع و حداکثر تعداد عناصر مورد دسترسی توسط آن در نظر گرفته می‌شود. عدم ارائهٔ آرگومان‌هایی با اندازهٔ کافی یا دسترسی به بیش از حداکثر تعداد عناصر ممکن است توسط هشدارهایی مانند \fB\-Warray\-bounds\fR یا \fB\-Wstringop\-overflow\fR تشخیص داده شود. در سطح ۱، این هشدار ناسازگاری‌های مربوط به پارامترهای آرایه‌ای اعلان‌شده با استفاده از فرم \f(CW\*(C`T[static N]\*(C'\fR را تشخیص می‌دهد. .Sp به عنوان مثال، این هشدار برای اعلان دوم \f(CW\*(C`f\*(C'\fR فعال می‌شود، زیرا اعلان نخست با کلمهٔ کلیدی \f(CW\*(C`static\*(C'\fR مشخص می‌کند که آرگومان آرایه باید حداقل چهار عنصر داشته باشد، در حالی که اعلان دوم اجازه می‌دهد آرایه‌ای با هر اندازه‌ای به \f(CW\*(C`f\*(C'\fR فرستاده شود. .Sp .Vb 2 \& void f (int[static 4]); \& void f (int[]); // warning (inconsistent array form) \& \& void g (void) \& { \& int *p = (int *)malloc (1 * sizeof (int)); \& f (p); // warning (array too small) \& ... \& } .Ve .Sp در سطح ۲، این هشدار همچنین برای اعلان‌های مجددی که شامل هرگونه ناسازگاری دیگر در فرم‌های آرگومان آرایه یا اشاره‌گر که اندازهٔ آرایه را مشخص می‌کنند باشد فعال می‌شود. اشاره‌گرها و آرایه‌های با مرز نامشخص معادل در نظر گرفته می‌شوند و هشداری ایجاد نمی‌کنند. .Sp .Vb 3 \& void g (int*); \& void g (int[]); // no warning \& void g (int[8]); // warning (inconsistent array bound) .Ve .Sp گزینهٔ \&\fB\-Warray\-parameter=2\fR در \fB\-Wall\fR گنجانده شده است. گزینهٔ \&\fB\-Wvla\-parameter\fR هشدارهایی را برای ناسازگاری‌های مشابه شامل آرگومان‌های آرایه با طول متغیر (Variable Length Array) ایجاد می‌کند. .Sp فرم کوتاه گزینهٔ \fB\-Warray\-parameter\fR معادل \&\fB\-Warray\-parameter=2\fR است. فرم منفی \fB\-Wno\-array\-parameter\fR معادل \fB\-Warray\-parameter=0\fR است. .IP \fB\-Wattribute\-alias=\fR\fIn\fR 4 .IX Item "-Wattribute-alias=n".PD 0 .IP \fB\-Wno\-attribute\-alias\fR 4 .IX Item "-Wno-attribute-alias" .PD هشدار دربارهٔ اعلان‌هایی که از صفت \f(CW\*(C`alias\*(C'\fR و صفت‌های مشابه استفاده می‌کنند و هدف آن‌ها با نوع alias ناسازگار است. .RS 4 .IP \fB\-Wattribute\-alias=1\fR 4 .IX Item "-Wattribute-alias=1" سطح هشدار پیش‌فرض گزینهٔ \fB\-Wattribute\-alias\fR، ناسازگاری‌های میان نوع اعلان alias و نوع هدف آن را تشخیص می‌دهد. چنین ناسازگاری‌هایی معمولاً نشان‌دهندهٔ اشکالات برنامه‌نویسی (باگ‌ها) هستند. .IP \fB\-Wattribute\-alias=2\fR 4 .IX Item "-Wattribute-alias=2" در این سطح، \fB\-Wattribute\-alias\fR همچنین مواردی را تشخیص می‌دهد که صفت‌های اعلان alias محدودکننده‌تر از صفت‌های اعمال‌شده بر هدف آن باشند. این عدم تطابق‌ها می‌توانند بالقوه منجر به تولید کد نادرست شوند. در موارد دیگر، ممکن است بی‌خطر باشند و صرفاً با افزودن صفت ناموجود به هدف برطرف شوند. برای مقایسه، گزینهٔ \fB\-Wmissing\-attributes\fR را ببینید که تشخیص مواردی را کنترل می‌کند که اعلان alias به‌جای محدودکننده‌تر بودن، نسبت به هدف کمتر محدودکننده است. .Sp صفت‌های در نظر گرفته‌شده شامل \f(CW\*(C`alloc_align\*(C'\fR، \f(CW\*(C`alloc_size\*(C'\fR، \&\f(CW\*(C`cold\*(C'\fR، \f(CW\*(C`const\*(C'\fR، \f(CW\*(C`hot\*(C'\fR، \f(CW\*(C`leaf\*(C'\fR، \f(CW\*(C`malloc\*(C'\fR، \&\f(CW\*(C`nonnull\*(C'\fR، \f(CW\*(C`noreturn\*(C'\fR، \f(CW\*(C`nothrow\*(C'\fR، \f(CW\*(C`pure\*(C'\fR، \&\f(CW\*(C`returns_nonnull\*(C'\fR و \f(CW\*(C`returns_twice\*(C'\fR هستند. .RE .RS 4 .Sp گزینهٔ \fB\-Wattribute\-alias\fR معادل \fB\-Wattribute\-alias=1\fR است. این حالت پیش‌فرض است. می‌توانید این هشدارها را با \fB\-Wno\-attribute\-alias\fR یا \fB\-Wattribute\-alias=0\fR غیرفعال کنید. .RE .IP \fB\-Wbidi\-chars=\fR[\fBnone\fR|\fBunpaired\fR|\fBany\fR|\fBucn\fR] 4 .IX Item "-Wbidi-chars=[none|unpaired|any|ucn]" هشدار دربارهٔ نویسه‌های کنترلی دوجهتهٔ (bidirectional) احتمالاً گمراه‌کنندهٔ UTF\-8 در توضیحات (comments)، رشته‌های لفظی (string literals)، ثابت‌های نویسه‌ای و شناسه‌ها. چنین نویسه‌هایی می‌توانند جهت نوشتار چپ‌به‌راست را به راست‌به‌چپ (و برعکس) تغییر دهند که می‌تواند سبب سردرگمی میان ترتیب منطقی و ترتیب بصری شود. این امر ممکن است خطرناک باشد؛ برای نمونه، ممکن است به نظر برسد که بخشی از کد توضیح (کامنت) نشده است، در حالی که در واقع کامنت شده است. .Sp سه سطح هشدار توسط GCC پشتیبانی می‌شود. پیش‌فرض \fB\-Wbidi\-chars=unpaired\fR است که دربارهٔ بافت‌های دوجهته (bidi) با پایان‌بندی نامناسب هشدار می‌دهد. \fB\-Wbidi\-chars=none\fR هشدار را خاموش می‌کند. \fB\-Wbidi\-chars=any\fR دربارهٔ هرگونه استفاده از نویسه‌های کنترلی دوجهته هشدار می‌دهد. .Sp به‌طور پیش‌فرض، این گزینه دربارهٔ UCNها (نام‌های نویسهٔ جهانی) هشدار نمی‌دهد. با این حال، با استفاده از \fB\-Wbidi\-chars=unpaired,ucn\fR یا \fB\-Wbidi\-chars=any,ucn\fR می‌توان چنین بررسی‌ای را فعال کرد. استفاده از \fB\-Wbidi\-chars=ucn\fR معتبر است و در صورتی که پیش‌تر \fB\-Wbidi\-chars=any\fR مشخص نشده باشد، معادل \fB\-Wbidi\-chars=unpaired,ucn\fR خواهد بود. .IP \fB\-Wbool\-compare\fR 4 .IX Item "-Wbool-compare" هشدار دربارهٔ مقایسهٔ عبارت بولی با یک مقدار عددی صحیح غیر از \f(CW\*(C`true\*(C'\fR/\f(CW\*(C`false\*(C'\fR. برای نمونه، مقایسهٔ زیر همواره نادرست (false) است: .Sp .Vb 3 \& int n = 5; \& ... \& if ((n > 1) == 2) { ... } .Ve .Sp این هشدار با \fB\-Wall\fR فعال می‌شود. .IP \fB\-Wbool\-operation\fR 4 .IX Item "-Wbool-operation" هشدار دربارهٔ عملیات مشکوک روی عبارت‌هایی از نوع بولی. برای نمونه، نقیض بیتی (bitwise negation) یک متغیر بولی به احتمال بسیار زیاد یک باگ در برنامه است. برای C، این هشدار همچنین دربارهٔ افزایش (increment) یا کاهش (decrement) یک مقدار بولی هشدار می‌دهد که به‌ندرت معنادار است. (در C++، کاهش مقدار بولی همواره نامعتبر است. افزایش مقدار بولی در C++17 نامعتبر است و در غیر این صورت منسوخ (deprecated) می‌باشد.) .Sp این هشدار با \fB\-Wall\fR فعال می‌شود. .IP \fB\-Wduplicated\-branches\fR 4 .IX Item "-Wduplicated-branches" هشدار هنگامی که یک دستور if\-else دارای شاخه‌های یکسان باشد. این هشدار مواردی مانند زیر را تشخیص می‌دهد: .Sp .Vb 4 \& if (p != NULL) \& return 0; \& else \& return 0; .Ve .Sp اگر هر دو شاخه تنها شامل یک عبارت تهی (null statement) باشند، هشداری داده نمی‌شود. این هشدار همچنین برای عملگرهای شرطی هشدار می‌دهد: .Sp .Vb 1 \& int i = x ? *p : *p; .Ve .IP \fB\-Wduplicated\-cond\fR 4 .IX Item "-Wduplicated-cond" هشدار دربارهٔ شرط‌های تکراری در یک زنجیرهٔ if\-else\-if. برای نمونه، برای کد زیر هشدار می‌دهد: .Sp .Vb 2 \& if (p\->q != NULL) { ... } \& else if (p\->q != NULL) { ... } .Ve .IP \fB\-Wframe\-address\fR 4 .IX Item "-Wframe-address" هشدار هنگامی که \fB_\|_builtin_frame_address\fR یا \fB_\|_builtin_return_address\fR با یک آرگومان بزرگ‌تر از 0 فراخوانی شود. چنین فراخوانی‌هایی ممکن است مقادیر نامعین برگردانند یا باعث خرابی (crash) برنامه شوند. این هشدار در \fB\-Wall\fR گنجانده شده است. .IP "\fB\-Wno\-discarded\-qualifiers\fR (تنها C و Objective\-C)" 4 .IX Item "-Wno-discarded-qualifiers (C and Objective-C only)" در صورت نادیده گرفتن توصیف‌کننده‌های نوع (type qualifiers) در اشاره‌گرها، هشدار نده. معمولاً کامپایلر زمانی که یک متغیر \f(CW\*(C`const char *\*(C'\fR به تابعی که پارامتر \f(CW\*(C`char *\*(C'\fR می‌پذیرد ارسال شود هشدار می‌دهد. این گزینه می‌تواند برای فرونشاندن چنین هشداری استفاده شود. .IP "\fB\-Wno\-discarded\-array\-qualifiers\fR (تنها C و Objective\-C)" 4 .IX Item "-Wno-discarded-array-qualifiers (C and Objective-C only)" در صورت نادیده گرفتن توصیف‌کننده‌های نوع در آرایه‌هایی که هدف اشاره‌گر هستند، هشدار نده. معمولاً کامپایلر زمانی که یک متغیر \f(CW\*(C`const int (*)[]\*(C'\fR به تابعی که پارامتر \f(CW\*(C`int (*)[]\*(C'\fR می‌پذیرد ارسال شود هشدار می‌دهد. این گزینه می‌تواند برای فرونشاندن چنین هشداری استفاده شود. .IP "\fB\-Wno\-incompatible\-pointer\-types\fR (تنها C و Objective\-C)" 4 .IX Item "-Wno-incompatible-pointer-types (C and Objective-C only)" هنگامی که تبدیلی بین اشاره‌گرهایی با انواع ناسازگار وجود دارد، هشدار نده. این هشدار برای مواردی است که تحت پوشش \fB\-Wno\-pointer\-sign\fR قرار نمی‌گیرند؛ گزینه‌ای که برای ارسال آرگومانِ اشاره‌گر یا انتساب با علامت‌داری (signedness) متفاوت هشدار می‌دهد. .Sp به‌طور پیش‌فرض، در C99 و گویش‌های بعدی C، کامپایلر GCC با این موضوع به عنوان یک خطا برخورد می‌کند. این خطا می‌تواند با استفاده از \fB\-fpermissive\fR (به همراه برخی خطاهای دیگر) یا صرفاً برای همین خطا با \fB\-Wno\-error=incompatible\-pointer\-types\fR به یک هشدار تنزل داده شود. .Sp این هشدار توسط \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد. .IP "\fB\-Wno\-int\-conversion\fR (تنها C و Objective\-C)" 4 .IX Item "-Wno-int-conversion (C and Objective-C only)" دربارهٔ تبدیل‌های ناسازگار عدد صحیح به اشاره‌گر و اشاره‌گر به عدد صحیح هشدار نده. این هشدار مربوط به تبدیل‌های ضمنی است؛ برای تبدیل‌های صریح می‌توان از هشدارهای \fB\-Wno\-int\-to\-pointer\-cast\fR و \fB\-Wno\-pointer\-to\-int\-cast\fR استفاده کرد. .Sp به‌طور پیش‌فرض، در C99 و گویش‌های بعدی C، کامپایلر GCC با این موضوع به عنوان یک خطا برخورد می‌کند. این خطا می‌تواند با استفاده از \fB\-fpermissive\fR (به همراه برخی خطاهای دیگر) یا صرفاً برای همین خطا با \fB\-Wno\-error=int\-conversion\fR به یک هشدار تنزل داده شود. .Sp این هشدار توسط \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد. .IP \fB\-Wzero\-as\-null\-pointer\-constant\fR 4 .IX Item "-Wzero-as-null-pointer-constant" هشدار هنگامی که مقدار لفظی \fB0\fR به عنوان ثابت اشاره‌گر تهی (null pointer constant) استفاده شود. .IP \fB\-Wzero\-length\-bounds\fR 4 .IX Item "-Wzero-length-bounds" هشدار دربارهٔ دسترسی به عناصر اعضای آرایه‌ای با طول صفر که ممکن است با سایر اعضای همان شیء هم‌پوشانی داشته باشند. اعلان آرایه‌های با طول صفرِ درونی توصیه نمی‌شود زیرا دسترسی به آن‌ها تعریف‌نشده (undefined) است. .Sp برای نمونه، دو عمل ذخیره‌سازی اول در تابع \f(CW\*(C`bad\*(C'\fR تشخیص داده می‌شوند زیرا عناصر آرایه با اعضای بعدی \f(CW\*(C`b\*(C'\fR و \f(CW\*(C`c\*(C'\fR هم‌پوشانی دارند. ذخیره‌سازی سوم توسط \fB\-Warray\-bounds\fR تشخیص داده می‌شود زیرا فراتر از مرزهای شیء دربرگیرنده است. .Sp .Vb 2 \& struct X { int a[0]; int b, c; }; \& struct X x; \& \& void bad (void) \& { \& x.a[0] = 0; // \-Wzero\-length\-bounds \& x.a[1] = 1; // \-Wzero\-length\-bounds \& x.a[2] = 2; // \-Warray\-bounds \& } .Ve .Sp گزینهٔ \fB\-Wzero\-length\-bounds\fR توسط \fB\-Warray\-bounds\fR فعال می‌شود. .IP \fB\-Wno\-div\-by\-zero\fR 4 .IX Item "-Wno-div-by-zero" دربارهٔ تقسیم عدد صحیح بر صفر در زمان کامپایل هشدار نده. دربارهٔ تقسیم ممیز شناور بر صفر هشداری داده نمی‌شود، زیرا می‌تواند روشی مشروع برای دستیابی به مقادیر بی‌نهایت (infinities) و NaNها باشد. .IP \fB\-Wsystem\-headers\fR 4 .IX Item "-Wsystem-headers" پیام‌های هشدار را برای ساختارهای یافت‌شده در فایل‌های هدر سیستم (system header files) چاپ کن. هشدارهای مربوط به هدرهای سیستم به‌طور معمول با این فرض که نشان‌دهندهٔ مشکلات واقعی نیستند و تنها خواندن خروجی کامپایلر را دشوارتر می‌کنند، فرونشانده می‌شوند. استفاده از این گزینهٔ خط فرمان به GCC می‌گوید که هشدارهای فایل‌های هدر سیستم را چنان صادر کند که گویی در کد کاربر رخ داده‌اند. با این حال، توجه داشته باشید که استفاده از \fB\-Wall\fR در کنار این گزینه، دربارهٔ پراگماهای ناشناخته در هدرهای سیستم هشدار \fIنمی‌دهد\fR\-\-\-برای آن، باید \fB\-Wunknown\-pragmas\fR نیز استفاده شود..IP \fB\-Wtautological\-compare\fR 4 .IX Item "-Wtautological-compare" هشدار می‌دهد اگر یک خود‌مقایسه‌ای همواره به true یا false ارزیابی شود. این هشدار اشتباهات متعددی را شناسایی می‌کند، مانند: .Sp .Vb 3 \& int i = 1; \& ... \& if (i > i) { ... } .Ve .Sp این هشدار همچنین درباره مقایسه‌های بیتی که همواره به true یا false ارزیابی می‌شوند هشدار می‌دهد، برای نمونه: .Sp .Vb 1 \& if ((a & 16) == 10) { ... } .Ve .Sp همیشه نادرست (false) خواهد بود. .Sp این هشدار توسط \fB\-Wall\fR فعال می‌شود. .IP \fB\-Wtrailing\-whitespace\fR 4 .IX Item "-Wtrailing-whitespace" .PD 0 .IP \fB\-Wtrailing\-whitespace=\fR\fIkind\fR 4 .IX Item "-Wtrailing-whitespace=kind" .PD درباره فاصله‌های خالی انتهایی در انتهای خطوط، از جمله درون کامنت‌ها، اما به استثنای فاصله‌های خالی انتهایی در لیترال‌های رشته‌ای خام هشدار می‌دهد. \&\f(CW\*(C`\-Wtrailing\-whitespace\*(C'\fR معادل \&\f(CW\*(C`\-Wtrailing\-whitespace=blanks\*(C'\fR است و تنها درباره نویسه‌های فاصله (space) و تب افقی انتهایی هشدار می‌دهد. \f(CW\*(C`\-Wtrailing\-whitespace=any\*(C'\fR درباره آن‌ها یا نویسه‌های انتهایی برگه‌رسان (form feed) یا تب عمودی هشدار می‌دهد. \&\f(CW\*(C`\-Wno\-trailing\-whitespace\*(C'\fR یا \f(CW\*(C`\-Wtrailing\-whitespace=none\*(C'\fR این هشدار را غیرفعال می‌کند که حالت پیش‌فرض است. این یک هشدار مربوط به سبک کدنویسی است. .IP \fB\-Wleading\-whitespace=\fR\fIkind\fR 4 .IX Item "-Wleading-whitespace=kind" درباره اشکالات سبک در فاصله‌های خالی ابتدایی خط، اما نه درباره میزان تورفتگی، هشدار می‌دهد. برخی پروژه‌ها از سبک‌های کدنویسی استفاده می‌کنند که در آن‌ها تنها از فاصله برای تورفتگی استفاده می‌شود، برخی دیگر فقط از تب، و گروهی دیگر از صفر یا چند تب (برای مضارب \f(CW\*(C`\-ftabstop=\fR\f(CIn\fR\f(CW\*(C'\fR) که به دنبال آن صفر یا کمتر از \fIn\fR فاصله می‌آید استفاده می‌کنند. برای خطوطی که صرفاً حاوی فاصله‌های خالی هستند هشداری صادر نمی‌شود (اگرچه ممکن است هشدار \f(CW\*(C`\-Wtrailing\-whitespace=\*(C'\fR صادر شود)، و هشداری درون لیترال‌های رشته‌ای خام صادر نمی‌گردد. همچنین برای فاصله‌های خالی ابتدایی درون کامنت‌های چندخطی هشدار صادر می‌شود. \&\f(CW\*(C`\-Wleading\-whitespace=spaces\*(C'\fR برای پروژه‌هایی که می‌خواهند تورفتگی را فقط با فاصله انجام دهند، درباره فاصله‌های خالی ابتدایی غیر از فاصله هشدار می‌دهد. \&\f(CW\*(C`\-Wleading\-whitespace=tabs\*(C'\fR برای پروژه‌هایی که می‌خواهند تورفتگی را فقط با تب افقی انجام دهند، درباره فاصله‌های خالی ابتدایی غیر از تب افقی هشدار می‌دهد. \&\f(CW\*(C`\-Wleading\-whitespace=blanks\*(C'\fR درباره فاصله‌های خالی ابتدایی غیر از فاصله و تب‌های افقی، یا درباره قرار گرفتن تب افقی پس از یک فاصله در فاصله‌های خالی ابتدایی، یا درباره \fIn\fR یا بیشتر فاصله متوالی در فاصله‌های خالی ابتدایی هشدار می‌دهد (که در آن \fIn\fR آرگومان \f(CW\*(C`\-ftabstop=\fR\f(CIn\fR\f(CW\*(C'\fR است، به‌طور پیش‌فرض ۸). \&\f(CW\*(C`\-Wleading\-whitespace=none\*(C'\fR این هشدار را غیرفعال می‌کند که حالت پیش‌فرض است. این یک هشدار مربوط به سبک کدنویسی است. .IP \fB\-Wtrampolines\fR 4 .IX Item "-Wtrampolines" درباره ترامپولین‌های تولیدشده برای اشاره‌گرها به توابع تو در تو هشدار می‌دهد. ترامپولین قطعه کوچکی از داده یا کد است که در زمان اجرا روی پشته (stack) هنگامی که آدرس یک تابع تو در تو گرفته می‌شود ایجاد می‌گردد و برای فراخوانی غیرمستقیم تابع تو در تو استفاده می‌شود. برای برخی هدف‌ها، تنها از داده تشکیل شده است و بنابراین نیازی به رفتار خاصی ندارد. اما برای بیشتر هدف‌ها، از کد تشکیل شده است و در نتیجه نیازمند آن است که پشته قابل اجرا باشد تا برنامه به‌درستی کار کند. .IP \fB\-Wfloat\-equal\fR 4 .IX Item "-Wfloat-equal" هشدار می‌دهد اگر مقادیر ممیز شناور در مقایسه‌های برابری استفاده شوند. .Sp ایده پشت این هشدار این است که گاهی اوقات (برای برنامه‌نویس) راحت‌تر است که مقادیر ممیز شناور را به‌عنوان تقریب‌هایی از اعداد حقیقی با دقت بی‌نهایت در نظر بگیرد. اگر چنین می‌کنید، باید (با تحلیل کد یا روشی دیگر) حداکثر یا خطای حداکثری احتمالی ناشی از محاسبات را محاسبه کرده و هنگام انجام مقایسه‌ها (و هنگام تولید خروجی، که البته مسئله دیگری است) آن را لحاظ کنید. به‌ویژه، به‌جای بررسی برابری، باید بررسی کنید که آیا این دو مقدار دارای بازه‌های هم‌پوشان هستند یا خیر؛ و این کار با عملگرهای رابطه‌ای انجام می‌شود، بنابراین مقایسه‌های برابری احتمالاً اشتباه هستند. .IP "\fB\-Wtraditional\fR (فقط C و Objective\-C)" 4 .IX Item "-Wtraditional (C and Objective-C only)" درباره ساختارهای خاصی که در C سنتی و ISO C رفتار متفاوتی دارند هشدار می‌دهد. همچنین درباره ساختارهای ISO C که معادلی در C سنتی ندارند، و/یا ساختارهای مسئله‌داری که باید از آن‌ها اجتناب شود، هشدار می‌دهد. .RS 4 .IP * 4 پارامترهای ماکرو که درون لیترال‌های رشته‌ای در بدنه ماکرو ظاهر می‌شوند. در C سنتی جایگزینی ماکرو درون لیترال‌های رشته‌ای انجام می‌شود، اما در ISO C چنین نیست. .IP * 4 در C سنتی، برخی رهنمودهای پیش‌پردازنده وجود نداشتند. پیش‌پردازنده‌های سنتی یک خط را تنها زمانی یک رهنمود در نظر می‌گرفتند که \fB#\fR در ستون ۱ خط ظاهر می‌شد. بنابراین \fB\-Wtraditional\fR درباره رهنمودهایی هشدار می‌دهد که C سنتی آن‌ها را می‌فهمد اما نادیده می‌گیرد زیرا \fB#\fR به‌عنوان نخستین نویسه خط ظاهر نشده است. این گزینه همچنین پیشنهاد می‌کند رهنمودهایی مانند \f(CW\*(C`#pragma\*(C'\fR را که توسط C سنتی درک نمی‌شوند با افزودن تورفتگی پنهان کنید. برخی پیاده‌سازی‌های سنتی \f(CW\*(C`#elif\*(C'\fR را شناسایی نمی‌کنند، بنابراین این گزینه پیشنهاد می‌کند به‌طور کلی از آن اجتناب شود. .IP * 4 یک ماکروی تابع‌گونه که بدون آرگومان ظاهر شود. .IP * 4 عملگر جمع یکانی (unary plus). .IP * 4 پسوند ثابت صحیح \fBU\fR، یا پسوندهای ثابت ممیز شناور \fBF\fR یا \fBL\fR. (C سنتی از پسوند \fBL\fR روی ثابت‌های صحیح پشتیبانی می‌کند.) توجه داشته باشید که این پسوندها در ماکروهای تعریف‌شده در هدرهای سیستمی اکثر سیستم‌های مدرن ظاهر می‌شوند، مانند ماکروهای \fB_MIN\fR/\fB_MAX\fR در \f(CW\*(C`\*(C'\fR. استفاده از این ماکروها در کد کاربر ممکن است معمولاً منجر به هشدارهای کاذب شود، با این حال پیش‌پردازنده یکپارچه GCC زمینه کافی برای جلوگیری از هشدار در این موارد را دارد. .IP * 4 تابعی که در یک بلوک به‌صورت external اعلان شده و سپس بعد از پایان آن بلوک استفاده شود. .IP * 4 یک دستور \f(CW\*(C`switch\*(C'\fR که عملوندی از نوع \f(CW\*(C`long\*(C'\fR داشته باشد. .IP * 4 اعلان یک تابع غیر\-\f(CW\*(C`static\*(C'\fR که پس از یک اعلان \f(CW\*(C`static\*(C'\fR بیاید. این ساختار توسط برخی کامپایلرهای C سنتی پذیرفته نمی‌شود. .IP * 4 نوع ISO یک ثابت صحیح عرض یا علامت‌دار بودن (signedness) متفاوتی نسبت به نوع سنتی خود داشته باشد. این هشدار تنها در صورتی صادر می‌شود که مبنای ثابت ۱۰ باشد؛ یعنی درباره مقادیر هگزادسیمال یا هشت‌هشتی (octal)، که معمولاً الگوهای بیتی را نشان می‌دهند، هشداری داده نمی‌شود. .IP * 4 تشخیص استفاده از الحاق رشته‌ای ISO. .IP * 4 مقداردهی اولیه تجمیع‌های خودکار (automatic aggregates). .IP * 4 تداخل شناسه‌ها با برچسب‌ها (labels). C سنتی فاقد یک فضای نام جداگانه برای برچسب‌ها است. .IP * 4 مقداردهی اولیه unionها. اگر مقداردهی اولیه صفر باشد، از هشدار صرف‌نظر می‌شود. این کار با این فرض انجام می‌شود که مقداردهی اولیه به صفر در کد کاربر مشروط به مواردی چون \f(CW\*(C`_\|_STDC_\|_\*(C'\fR قرار گرفته تا از هشدارهای عدم مقداردهی اولیه جلوگیری شود و در حالت C سنتی به مقداردهی اولیه پیش‌فرض به صفر متکی است. .IP * 4 تبدیل‌های ناشی از پروتوتایپ بین مقادیر ممیز ثابت/ممیز شناور و برعکس. عدم وجود این پروتوتایپ‌ها هنگام کامپایل با C سنتی مشکلات جدی ایجاد می‌کند. این یک زیرمجموعه از هشدارهای تبدیل ممکن است؛ برای مجموعه کامل از \fB\-Wtraditional\-conversion\fR استفاده کنید. .IP * 4 استفاده از تعریف تابع به سبک ISO C. این هشدار عمداً برای اعلان‌های پیش‌الگو (prototypes) یا توابع با تعداد متغیر آرگومان (variadic) صادر \fIنمی‌شود\fR، چرا که این قابلیت‌های ISO C هنگام استفاده از ماکروهای سازگاری C سنتی در libiberty یعنی \f(CW\*(C`PARAMS\*(C'\fR و \f(CW\*(C`VPARAMS\*(C'\fR در کد شما ظاهر می‌شوند. این هشدار همچنین برای توابع تو در تو نادیده گرفته می‌شود زیرا آن قابلیت از پیش یک افزونه GCC است و بنابراین ربطی به سازگاری با C سنتی ندارد. .RE .RS 4 .RE .IP "\fB\-Wtraditional\-conversion\fR (فقط C و Objective\-C)" 4 .IX Item "-Wtraditional-conversion (C and Objective-C only)" هشدار می‌دهد اگر یک پروتوتایپ باعث تبدیل نوعی شود که با آنچه برای همان آرگومان در صورت نبود پروتوتایپ رخ می‌داد متفاوت باشد. این شامل تبدیل‌های ممیز ثابت به شناور و برعکس، و تبدیل‌هایی است که عرض یا علامت‌دار بودن یک آرگومان ممیز ثابت را تغییر می‌دهند، به جز مواردی که با ترفیع پیش‌فرض یکسان باشد. .IP "\fB\-Wdeclaration\-after\-statement\fR (فقط C و Objective\-C)" 4 .IX Item "-Wdeclaration-after-statement (C and Objective-C only)" هنگامی که یک اعلان بعد از یک دستور در یک بلوک قرار گیرد، هشدار می‌دهد. این ساختار، که از C++ شناخته شده است، همراه با ISO C99 معرفی شد و به‌طور پیش‌فرض در GCC مجاز است. این ساختار توسط ISO C90 پشتیبانی نمی‌شود. .Sp این هشدار توسط \fB\-pedantic\-errors\fR به یک خطا تبدیل می‌شود. .IP \fB\-Wshadow\fR 4 .IX Item "-Wshadow" هرگاه یک متغیر محلی یا اعلان نوع، متغیر دیگر، پارامتر، نوع، عضو کلاس (در C++)، یا متغیر نمونه (در Objective\-C) را سایه‌اندازی (shadow) کند، یا هرگاه یک تابع توکار سایه‌اندازی شود، هشدار می‌دهد. توجه داشته باشید که در C++، کامپایلر در صورتی که یک متغیر محلی یک typedef صریح را بپوشاند هشدار می‌دهد، اما اگر یک struct/class/enum را بپوشاند هشداری نمی‌دهد. اگر این هشدار فعال باشد، شامل تمام موارد سایه‌اندازی محلی نیز می‌شود. این بدان معناست که \fB\-Wno\-shadow=local\fR و \fB\-Wno\-shadow=compatible\-local\fR در هنگام استفاده از \fB\-Wshadow\fR نادیده گرفته می‌شوند. مشابه \fB\-Wshadow=global\fR است..IP "\fB\-Wno\-shadow\-ivar\fR (فقط در Objective\-C)" 4 .IX Item "-Wno-shadow-ivar (Objective-C only)" هرگاه یک متغیر محلی بر روی یک متغیر نمونه (instance variable) در یک متد Objective\-C سایه بیندازد، هشدار داده نشود. .IP \fB\-Wshadow=global\fR 4 .IX Item "-Wshadow=global" برای هرگونه سایه‌اندازی (shadowing) هشدار می‌دهد. همانند \fB\-Wshadow\fR است. .IP \fB\-Wshadow=local\fR 4 .IX Item "-Wshadow=local" هنگامی که یک متغیر محلی بر روی یک متغیر محلی دیگر یا یک پارامتر سایه می‌اندازد، هشدار می‌دهد. .IP \fB\-Wshadow=compatible\-local\fR 4 .IX Item "-Wshadow=compatible-local" هنگامی که یک متغیر محلی بر روی یک متغیر محلی دیگر یا پارامتری سایه می‌اندازد که نوع آن با نوع متغیر سایه‌انداز سازگار است، هشدار می‌دهد. در C++، سازگاری نوع در اینجا به این معناست که نوع متغیر سایه‌انداز بتواند به نوع متغیر سایه‌پذیر تبدیل شود. ایجاد این پرچم (علاوه بر \fB\-Wshadow=local\fR) بر پایه این ایده است که وقتی یک متغیر محلی بر متغیر دیگری با نوع ناسازگار سایه می‌اندازد، به احتمال زیاد عمدی بوده و یک باگ یا اشتباه تایپی نیست، همان‌طور که در مثال زیر نشان داده شده است: .Sp .Vb 8 \& for (SomeIterator i = SomeObj.begin(); i != SomeObj.end(); ++i) \& { \& for (int i = 0; i < N; ++i) \& { \& ... \& } \& ... \& } .Ve .Sp از آنجا که دو متغیر \f(CW\*(C`i\*(C'\fR در مثال بالا انواع ناسازگاری دارند، تنها فعال‌سازی \fB\-Wshadow=compatible\-local\fR هشداری صادر نمی‌کند. از آنجا که نوع آن‌ها ناسازگار است، اگر برنامه‌نویسی به اشتباه یکی را به جای دیگری استفاده کند، انتظار می‌رود که بررسی نوع (type checking) آن را تشخیص داده و یک خطا یا هشدار صادر کند. استفاده از این پرچم به جای \fB\-Wshadow=local\fR می‌تواند احتمالاً تعداد هشدارهای ناشی از سایه‌اندازی‌های عمدی را کاهش دهد. توجه داشته باشید که این موضوع همچنین به این معنی است که سایه‌اندازی بر روی \f(CW\*(C`const char *i\*(C'\fR توسط \f(CW\*(C`char *i\*(C'\fR هشداری صادر نمی‌کند. .Sp این هشدار توسط \fB\-Wshadow=local\fR نیز فعال می‌شود. .IP \fB\-Wlarger\-than=\fR\fIbyte\-size\fR 4 .IX Item "-Wlarger-than=byte-size" هرگاه شیئی تعریف شود که اندازه آن از \fIbyte\-size\fR فراتر رود، هشدار می‌دهد. \&\fB\-Wlarger\-than=\fR\fBPTRDIFF_MAX\fR به صورت پیش‌فرض فعال است. هشدارهای کنترل‌شده با این گزینه را می‌توان با تعیین \fIbyte\-size\fR برابر با \fBSIZE_MAX\fR یا بیشتر، یا توسط \fB\-Wno\-larger\-than\fR غیرفعال کرد. .Sp همچنین برای فراخوانی توابع کراندار مانند \f(CW\*(C`memchr\*(C'\fR یا \f(CW\*(C`strnlen\*(C'\fR که کرانی بزرگ‌تر از بزرگ‌ترین شیء ممکن (که به صورت پیش‌فرض \fBPTRDIFF_MAX\fR بایت است) مشخص می‌کنند، هشدار می‌دهد. این هشدارها فقط توسط \fB\-Wno\-larger\-than\fR می‌توانند غیرفعال شوند. .IP \fB\-Wno\-larger\-than\fR 4 .IX Item "-Wno-larger-than" هشدارهای \fB\-Wlarger\-than=\fR را غیرفعال می‌کند. این گزینه معادل با \fB\-Wlarger\-than=\fR\fBSIZE_MAX\fR یا بزرگ‌تر است. .IP \fB\-Wframe\-larger\-than=\fR\fIbyte\-size\fR 4 .IX Item "-Wframe-larger-than=byte-size" اگر اندازه یک فریم تابع از \fIbyte\-size\fR فراتر رود، هشدار می‌دهد. محاسبه انجام‌شده برای تعیین اندازه فریم پشته تقریبی بوده و محتاطانه (conservative) نیست. نیاز واقعی ممکن است تا حدی بیشتر از \fIbyte\-size\fR باشد حتی اگر هشداری دریافت نکنید. علاوه بر این، هر فضایی که از طریق \f(CW\*(C`alloca\*(C'\fR، آرایه‌های با طول متغیر، یا ساختارهای مرتبط تخصیص یابد، هنگام تعیین صدور یا عدم صدور هشدار توسط کامپایلر محاسبه نمی‌شود. \&\fB\-Wframe\-larger\-than=\fR\fBPTRDIFF_MAX\fR به صورت پیش‌فرض فعال است. هشدارهای کنترل‌شده با این گزینه را می‌توان با تعیین \fIbyte\-size\fR برابر با \fBSIZE_MAX\fR یا بیشتر، یا توسط \fB\-Wno\-frame\-larger\-than\fR غیرفعال کرد. .IP \fB\-Wno\-frame\-larger\-than\fR 4 .IX Item "-Wno-frame-larger-than" هشدارهای \fB\-Wframe\-larger\-than=\fR را غیرفعال می‌کند. این گزینه معادل با \fB\-Wframe\-larger\-than=\fR\fBSIZE_MAX\fR یا بزرگ‌تر است. .IP \fB\-Wfree\-nonheap\-object\fR 4 .IX Item "-Wfree-nonheap-object" هنگام تلاش برای آزادسازی شیئی که در هیپ (heap) تخصیص داده نشده است، یا با استفاده از اشاره‌گری که از یک فراخوانی قبلی به تابع تخصیص متناظر بازگردانده نشده، هشدار می‌دهد. برای نمونه، از آنجا که فراخوانی \f(CW\*(C`stpcpy\*(C'\fR اشاره‌گری به نویسه نال پایانی برمی‌گرداند و نه به ابتدای شیء، فراخوانی به \f(CW\*(C`free\*(C'\fR در ادامه تشخیص داده شده و هشدار دریافت می‌کند. .Sp .Vb 6 \& void f (char *p) \& { \& p = stpcpy (p, "abc"); \& // ... \& free (p); // warning \& } .Ve .Sp \&\fB\-Wfree\-nonheap\-object\fR در \fB\-Wall\fR گنجانده شده است. .IP \fB\-Wstack\-usage=\fR\fIbyte\-size\fR 4 .IX Item "-Wstack-usage=byte-size" اگر میزان مصرف پشته یک تابع احتمالاً از \fIbyte\-size\fR فراتر رود، هشدار می‌دهد. محاسبه انجام‌شده برای تعیین مصرف پشته محتاطانه (conservative) است. هرگونه فضای تخصیص‌یافته از طریق \f(CW\*(C`alloca\*(C'\fR، آرایه‌های با طول متغیر، یا ساختارهای مرتبط، در زمان تصمیم‌گیری کامپایلر برای صدور یا عدم صدور هشدار محاسبه می‌شود. .Sp پیام هشدار با خروجی \fB\-fstack\-usage\fR هم‌خوانی دارد. .RS 4 .IP * 4 اگر مصرف پشته کاملاً ایستا باشد اما از مقدار مشخص‌شده تجاوز کند، پیام این است: .Sp .Vb 1 \& warning: stack usage is 1120 bytes .Ve .IP * 4 اگر مصرف پشته (تا حدی) پویا ولی کراندار باشد، پیام این است: .Sp .Vb 1 \& warning: stack usage might be 1648 bytes .Ve .IP * 4 اگر مصرف پشته (تا حدی) پویا و بی‌کران باشد، پیام این است: .Sp .Vb 1 \& warning: stack usage might be unbounded .Ve .RE .RS 4 .Sp \&\fB\-Wstack\-usage=\fR\fBPTRDIFF_MAX\fR به صورت پیش‌فرض فعال است. هشدارهای کنترل‌شده با این گزینه را می‌توان با تعیین \fIbyte\-size\fR برابر با \fBSIZE_MAX\fR یا بیشتر، یا توسط \fB\-Wno\-stack\-usage\fR غیرفعال کرد. .RE .IP \fB\-Wno\-stack\-usage\fR 4 .IX Item "-Wno-stack-usage" هشدارهای \fB\-Wstack\-usage=\fR را غیرفعال می‌کند. این گزینه معادل با \fB\-Wstack\-usage=\fR\fBSIZE_MAX\fR یا بزرگ‌تر است. .IP \fB\-Wunsafe\-loop\-optimizations\fR 4 .IX Item "-Wunsafe-loop-optimizations" اگر حلقه به دلیل اینکه کامپایلر نمی‌تواند هیچ فرضی در مورد کران‌های اندیس‌های حلقه در نظر بگیرد، قابل بهینه‌سازی نباشد، هشدار می‌دهد. همراه با \fB\-funsafe\-loop\-optimizations\fR در صورتی که کامپایلر چنین فرضیاتی را لحاظ کند، هشدار می‌دهد. .IP "\fB\-Wno\-pedantic\-ms\-format\fR (فقط در مقصدهای MinGW)" 4 .IX Item "-Wno-pedantic-ms-format (MinGW targets only)" هنگامی که در ترکیب با \fB\-Wformat\fR و \fB\-pedantic\fR بدون افزونه‌های GNU استفاده شود، این گزینه هشدارهای مربوط به مشخص‌کننده‌های پهنای فرمت غیر ISO در \f(CW\*(C`printf\*(C'\fR / \f(CW\*(C`scanf\*(C'\fR نظیر \f(CW\*(C`I32\*(C'\fR، \f(CW\*(C`I64\*(C'\fR و \f(CW\*(C`I\*(C'\fR را که در مقصدهای Windows استفاده می‌شوند و به زمان‌اجرای MS وابسته‌اند، غیرفعال می‌کند. .IP \fB\-Wpointer\-arith\fR 4 .IX Item "-Wpointer-arith" درباره هر چیزی که به «اندازه» (size of) یک نوع تابع یا نوع \f(CW\*(C`void\*(C'\fR وابسته باشد، هشدار می‌دهد. کامپایلر GNU C برای راحتی در محاسبات با اشاره‌گرهای \f(CW\*(C`void *\*(C'\fR و اشاره‌گرها به توابع، اندازه‌ای برابر با 1 به این نوع‌ها اختصاص می‌دهد. در C++، همچنین در صورتی که یک عملیات محاسباتی شامل \f(CW\*(C`NULL\*(C'\fR باشد هشدار می‌دهد. این هشدار با \fB\-Wpedantic\fR نیز فعال می‌شود. .Sp این هشدار توسط \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد. .IP \fB\-Wno\-pointer\-compare\fR 4 .IX Item "-Wno-pointer-compare" اگر یک اشاره‌گر با یک ثابت نویسه‌ای صفر مقایسه شود، هشدار داده نشود. این حالت معمولاً به این معنی است که قصد بر ارجاع‌زدایی از اشاره‌گر بوده است. برای نمونه: .Sp .Vb 3 \& const char *p = foo (); \& if (p == \*(Aq\e0\*(Aq) \& return 42; .Ve .Sp توجه داشته باشید که کد بالا در C++11 نامعتبر است. .Sp این هشدار به صورت پیش‌فرض فعال است. .IP \fB\-Wno\-tsan\fR 4 .IX Item "-Wno-tsan" هشدارهای مربوط به قابلیت‌های پشتیبانی‌نشده در ThreadSanitizer را غیرفعال می‌کند. .Sp ابزار ThreadSanitizer از \f(CW\*(C`std::atomic_thread_fence\*(C'\fR پشتیبانی نمی‌کند و می‌تواند نتایج مثبت کاذب (false positive) گزارش کند. .IP \fB\-Wtype\-limits\fR 4 .IX Item "-Wtype-limits" اگر یک مقایسه به دلیل دامنه محدود نوع داده، همواره درست یا همواره نادرست باشد، هشدار می‌دهد؛ اما برای عبارت‌های ثابت هشداری صادر نمی‌کند. برای نمونه، اگر یک متغیر بدون علامت (unsigned) با استفاده از \f(CW\*(C`<\*(C'\fR یا \f(CW\*(C`>=\*(C'\fR با صفر مقایسه شود، هشدار می‌دهد. این هشدار همچنین با \fB\-Wextra\fR فعال می‌شود..IP "\fB\-Wabsolute\-value\fR (فقط C و Objective\-C)" 4 .IX Item "-Wabsolute-value (C and Objective-C only)" هشدار دربارهٔ فراخوانی توابع استانداردی که قدر مطلق یک آرگومان را محاسبه می‌کنند، در حالی که تابع استاندارد مناسب‌تری در دسترس است. برای نمونه، فراخوانی \f(CWabs(3.14)\fR این هشدار را ایجاد می‌کند زیرا تابع مناسب جهت محاسبهٔ قدر مطلق یک آرگومان double، تابع \f(CW\*(C`fabs\*(C'\fR است. این گزینه همچنین هنگامی که آرگومان در فراخوانی چنین تابعی از نوع بدون‌علامت (unsigned) باشد، هشدار می‌دهد. این هشدار را می‌توان با یک تبدیل نوع صریح غیرفعال کرد و همچنین توسط \fB\-Wextra\fR فعال می‌شود. .IP \fB\-Wcomment\fR 4 .IX Item "-Wcomment" .PD 0 .IP \fB\-Wcomments\fR 4 .IX Item "-Wcomments" .PD هشدار هرگاه توالی آغاز توضیح \fB/*\fR درون یک توضیح \fB/*\fR ظاهر شود، یا هرگاه یک خط جدید با بک‌اسلش (backslash\-newline) در یک توضیح \fB//\fR قرار گیرد. این هشدار توسط \fB\-Wall\fR فعال می‌شود. .IP \fB\-Wtrigraphs\fR 4 .IX Item "-Wtrigraphs" هشدار در صورت برخورد با هرگونه نویسه‌سه‌گانه (trigraph) که ممکن است معنای برنامه را تغییر دهد. دربارهٔ نویسه‌های سه‌گانه درون توضیحات هشداری داده نمی‌شود، مگر مواردی که یک خط جدید گریزیافته ایجاد کنند. .Sp این گزینه به‌طور ضمنی توسط \fB\-Wall\fR فعال می‌شود. اگر \fB\-Wall\fR داده نشود، این گزینه همچنان فعال است مگر اینکه trigraphها فعال شده باشند. برای تبدیل trigraph بدون هشدار، اما دریافت سایر هشدارهای \&\fB\-Wall\fR، از \fB\-trigraphs \-Wall \-Wno\-trigraphs\fR استفاده کنید. .IP \fB\-Wundef\fR 4 .IX Item "-Wundef" هشدار در صورتی که یک شناسهٔ تعریف‌نشده در یک دستورالعمل \f(CW\*(C`#if\*(C'\fR ارزیابی شود. چنین شناسه‌هایی با صفر جایگزین می‌شوند. .IP \fB\-Wexpansion\-to\-defined\fR 4 .IX Item "-Wexpansion-to-defined" هشدار هرگاه در بسط یک ماکرو به \fBdefined\fR برخورد شود (شامل حالتی که ماکرو توسط یک دستورالعمل \fB#if\fR بسط داده می‌شود). چنین استفاده‌ای همه‌کاره و قابل‌حمل نیست. این هشدار همچنین توسط \fB\-Wpedantic\fR و \fB\-Wextra\fR فعال می‌شود. .IP \fB\-Wunused\-macros\fR 4 .IX Item "-Wunused-macros" هشدار دربارهٔ ماکروهای تعریف‌شده در فایل اصلی که استفاده نشده‌اند. یک ماکرو در صورتی \fIاستفاده‌شده\fR در نظر گرفته می‌شود که حداقل یک‌بار بسط داده شده یا وجود آن بررسی شده باشد. پیش‌پردازنده همچنین در صورتی که ماکرو در زمان بازتعریف یا لغو تعریف استفاده نشده باشد، هشدار می‌دهد. .Sp دربارهٔ ماکروهای توکار، ماکروهای تعریف‌شده در خط فرمان، و ماکروهای تعریف‌شده در فایل‌های include هشداری داده نمی‌شود. .Sp \&\fIنکته:\fR اگر ماکرویی واقعاً استفاده شده باشد، اما تنها در بلوک‌های شرطی نادیده‌گرفته‌شده به کار رفته باشد، پیش‌پردازنده آن را به عنوان استفاده‌نشده گزارش می‌کند. برای جلوگیری از هشدار در چنین حالتی، می‌توانید حوزهٔ تعریف ماکرو را بهبود دهید، مثلاً با انتقال آن به اولین بلوک نادیده‌گرفته‌شده. همچنین، می‌توانید یک استفادهٔ ساختگی مانند زیر ایجاد کنید: .Sp .Vb 2 \& #if defined the_macro_causing_the_warning \& #endif .Ve .IP \fB\-Wno\-endif\-labels\fR 4 .IX Item "-Wno-endif-labels" عدم هشدار هرگاه پس از یک \f(CW\*(C`#else\*(C'\fR یا یک \f(CW\*(C`#endif\*(C'\fR متنی قرار گیرد. این موضوع گاهی در برنامه‌های قدیمی‌تر با کدهایی به شکل زیر رخ می‌دهد: .Sp .Vb 5 \& #if FOO \& ... \& #else FOO \& ... \& #endif FOO .Ve .Sp دومین و سومین \f(CW\*(C`FOO\*(C'\fR باید درون توضیح باشند. این هشدار به‌طور پیش‌فرض فعال است. .IP "\fB\-Wbad\-function\-cast\fR (فقط C و Objective\-C)" 4 .IX Item "-Wbad-function-cast (C and Objective-C only)" هشدار هنگامی که فراخوانی یک تابع به نوعی ناسازگار تبدیل شود. برای نمونه، هشدار اگر فراخوانی تابعی که یک نوع عدد صحیح بازمی‌گرداند، به یک نوع اشاره‌گر تبدیل شود. .IP "\fB\-Wc90\-c99\-compat\fR (فقط C و Objective\-C)" 4 .IX Item "-Wc90-c99-compat (C and Objective-C only)" هشدار دربارهٔ قابلیت‌هایی که در ISO C90 موجود نیستند اما در ISO C99 وجود دارند. برای نمونه، هشدار دربارهٔ استفاده از آرایه‌های با طول متغیر، نوع \f(CW\*(C`long long\*(C'\fR، نوع \f(CW\*(C`bool\*(C'\fR، لیترال‌های مرکب، مقداردهنده‌های اولیه‌ی تعیین‌شده و غیره. این گزینه مستقل از حالت استانداردها است. هشدارها در عبارتی که پس از \f(CW\*(C`_\|_extension_\|_\*(C'\fR می‌آید غیرفعال هستند. .IP "\fB\-Wc99\-c11\-compat\fR (فقط C و Objective\-C)" 4 .IX Item "-Wc99-c11-compat (C and Objective-C only)" هشدار دربارهٔ قابلیت‌هایی که در ISO C99 موجود نیستند اما در ISO C11 وجود دارند. برای نمونه، هشدار دربارهٔ استفاده از ساختارها و اجتماعات بی‌نام، توصیف‌کنندهٔ نوع \&\f(CW\*(C`_Atomic\*(C'\fR، مشخص‌کنندهٔ ردهٔ ذخیره‌سازی \f(CW\*(C`_Thread_local\*(C'\fR، مشخص‌کنندهٔ \&\f(CW\*(C`_Alignas\*(C'\fR، عملگر \f(CW\*(C`Alignof\*(C'\fR، کلمهٔ کلیدی \f(CW\*(C`_Generic\*(C'\fR و غیره. این گزینه مستقل از حالت استانداردها است. هشدارها در عبارتی که پس از \f(CW\*(C`_\|_extension_\|_\*(C'\fR می‌آید غیرفعال هستند. .IP "\fB\-Wc11\-c23\-compat\fR (فقط C و Objective\-C)" 4 .IX Item "-Wc11-c23-compat (C and Objective-C only)" .PD 0 .IP "\fB\-Wc11\-c2x\-compat\fR (فقط C و Objective\-C)" 4 .IX Item "-Wc11-c2x-compat (C and Objective-C only)" .PD هشدار دربارهٔ قابلیت‌هایی که در ISO C11 موجود نیستند اما در ISO C23 وجود دارند. برای نمونه، هشدار دربارهٔ حذف رشته در \f(CW\*(C`_Static_assert\*(C'\fR، استفاده از نحو \fB[[]]\fR برای مشخصه‌ها، استفاده از انواع ممیز شناور ده‌دهی و غیره. این گزینه مستقل از حالت استانداردها است. هشدارها در عبارتی که پس از \&\f(CW\*(C`_\|_extension_\|_\*(C'\fR می‌آید غیرفعال هستند. نام \fB\-Wc11\-c2x\-compat\fR منسوخ شده است. .Sp هنگامی که کامپایل در حالت C23 نباشد، این هشدارها توسط \fB\-pedantic\-errors\fR به خطا ارتقا می‌یابند. .IP "\fB\-Wc23\-c2y\-compat\fR (فقط C و Objective\-C)" 4 .IX Item "-Wc23-c2y-compat (C and Objective-C only)" .PD 0 .IP "\fB\-Wc23\-c2y\-compat\fR (فقط C و Objective\-C)" 4 .IX Item "-Wc23-c2y-compat (C and Objective-C only)" .PD هشدار دربارهٔ قابلیت‌هایی که در ISO C23 موجود نیستند اما در ISO C2Y وجود دارند. برای نمونه، هشدار دربارهٔ انتخاب \f(CW\*(C`_Generic\*(C'\fR با نام نوع به‌جای عبارت. این گزینه مستقل از حالت استانداردها است. هشدارها در عبارتی که پس از \&\f(CW\*(C`_\|_extension_\|_\*(C'\fR می‌آید غیرفعال هستند. .Sp هنگامی که کامپایل در حالت C2Y نباشد، این هشدارها توسط \fB\-pedantic\-errors\fR به خطا ارتقا می‌یابند. .IP "\fB\-Wc++\-compat\fR (فقط C و Objective\-C)" 4 .IX Item "-Wc++-compat (C and Objective-C only)" هشدار دربارهٔ ساختارهای ISO C که خارج از زیرمجموعهٔ مشترک ISO C و ISO C++ هستند، مانند درخواست تبدیل ضمنی از \&\f(CW\*(C`void *\*(C'\fR به یک اشاره‌گر به نوعی غیر از \f(CW\*(C`void\*(C'\fR. .IP "\fB\-Wc++11\-compat\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wc++11-compat (C++ and Objective-C++ only)" هشدار دربارهٔ ساختارهای C++ که معنای آن‌ها میان ISO C++ 1998 و ISO C++ 2011 تفاوت دارد، مانند شناسه‌هایی در ISO C++ 1998 که در ISO C++ 2011 کلمهٔ کلیدی هستند. این هشدار گزینهٔ \fB\-Wnarrowing\fR را فعال کرده و توسط \fB\-Wall\fR روشن می‌شود. .IP "\fB\-Wc++14\-compat\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wc++14-compat (C++ and Objective-C++ only)" هشدار دربارهٔ ساختارهای C++ که معنای آن‌ها میان ISO C++ 2011 و ISO C++ 2014 تفاوت دارد. این هشدار توسط \fB\-Wall\fR فعال می‌شود. .IP "\fB\-Wc++17\-compat\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wc++17-compat (C++ and Objective-C++ only)" هشدار دربارهٔ ساختارهای C++ که معنای آن‌ها میان ISO C++ 2014 و ISO C++ 2017 تفاوت دارد. این هشدار توسط \fB\-Wall\fR فعال می‌شود. .IP "\fB\-Wc++20\-compat\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wc++20-compat (C++ and Objective-C++ only)" هشدار دربارهٔ ساختارهای C++ که معنای آن‌ها میان ISO C++ 2017 و ISO C++ 2020 تفاوت دارد. این هشدار توسط \fB\-Wall\fR فعال می‌شود. .IP "\fB\-Wno\-c++11\-extensions\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wno-c++11-extensions (C++ and Objective-C++ only)" عدم هشدار دربارهٔ ساختارهای C++11 در کدی که با استاندارد قدیمی‌تر C++ کامپایل می‌شود. حتی بدون این گزینه، برخی از ساختارهای C++11 تنها در صورتی تشخیص داده می‌شوند که \fB\-Wpedantic\fR به کار رفته باشد. .IP "\fB\-Wno\-c++14\-extensions\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wno-c++14-extensions (C++ and Objective-C++ only)" عدم هشدار دربارهٔ ساختارهای C++14 در کدی که با استاندارد قدیمی‌تر C++ کامپایل می‌شود. حتی بدون این گزینه، برخی از ساختارهای C++14 تنها در صورتی تشخیص داده می‌شوند که \fB\-Wpedantic\fR به کار رفته باشد. .IP "\fB\-Wno\-c++17\-extensions\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wno-c++17-extensions (C++ and Objective-C++ only)" عدم هشدار دربارهٔ ساختارهای C++17 در کدی که با استاندارد قدیمی‌تر C++ کامپایل می‌شود. حتی بدون این گزینه، برخی از ساختارهای C++17 تنها در صورتی تشخیص داده می‌شوند که \fB\-Wpedantic\fR به کار رفته باشد. .IP "\fB\-Wno\-c++20\-extensions\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wno-c++20-extensions (C++ and Objective-C++ only)" عدم هشدار دربارهٔ ساختارهای C++20 در کدی که با استاندارد قدیمی‌تر C++ کامپایل می‌شود. حتی بدون این گزینه، برخی از ساختارهای C++20 تنها در صورتی تشخیص داده می‌شوند که \fB\-Wpedantic\fR به کار رفته باشد. .IP "\fB\-Wno\-c++23\-extensions\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wno-c++23-extensions (C++ and Objective-C++ only)" عدم هشدار دربارهٔ ساختارهای C++23 در کدی که با استاندارد قدیمی‌تر C++ کامپایل می‌شود. حتی بدون این گزینه، برخی از ساختارهای C++23 تنها در صورتی تشخیص داده می‌شوند که \fB\-Wpedantic\fR به کار رفته باشد. .IP "\fB\-Wno\-c++26\-extensions\fR (فقط C++ و Objective\-C++)" 4 .IX Item "-Wno-c++26-extensions (C++ and Objective-C++ only)" عدم هشدار دربارهٔ ساختارهای C++26 در کدی که با استاندارد قدیمی‌تر C++ کامپایل می‌شود. حتی بدون این گزینه، برخی از ساختارهای C++26 تنها در صورتی تشخیص داده می‌شوند که \fB\-Wpedantic\fR به کار رفته باشد. .IP \fB\-Wcast\-qual\fR 4 .IX Item "-Wcast-qual" هشدار هرگاه یک اشاره‌گر طوری تبدیل نوع شود که توصیف‌کنندهٔ نوع از نوع هدف حذف گردد. برای نمونه، هشدار اگر یک \f(CW\*(C`const char *\*(C'\fR به یک \f(CW\*(C`char *\*(C'\fR معمولی تبدیل شود. .Sp همچنین هشدار هنگام انجام تبدیلی که یک توصیف‌کنندهٔ نوع را به روشی ناامن وارد می‌کند. برای نمونه، تبدیل نوع \f(CW\*(C`char **\*(C'\fR به \f(CW\*(C`const char **\*(C'\fR ناامن است، مانند آنچه در این مثال دیده می‌شود: .Sp.Vb 6 \& /* p is char ** value. */ \& const char **q = (const char **) p; \& /* Assignment of readonly string to const char * is OK. */ \& *q = "string"; \& /* Now char** pointer points to read\-only memory. */ \& **p = \*(Aqb\*(Aq; .Ve .IP \fB\-Wcast\-align\fR 4 .IX Item "-Wcast-align" هشدار می‌دهد هرگاه اشاره‌گری به گونه‌ای تبدیل نوع شود که تراز (alignment) مورد نیاز مقصد افزایش یابد. برای نمونه، هشدار می‌دهد اگر یک \f(CW\*(C`char *\*(C'\fR به یک \f(CW\*(C`int *\*(C'\fR روی ماشین‌هایی تبدیل نوع شود که در آن‌ها به اعداد صحیح تنها می‌توان در مرزهای دو یا چهار بایتی دسترسی داشت. .IP \fB\-Wcast\-align=strict\fR 4 .IX Item "-Wcast-align=strict" هشدار می‌دهد هرگاه اشاره‌گری به گونه‌ای تبدیل نوع شود که تراز مورد نیاز مقصد افزایش یابد. برای نمونه، هشدار می‌دهد اگر یک \f(CW\*(C`char *\*(C'\fR صرف‌نظر از ماشین مقصد، به یک \f(CW\*(C`int *\*(C'\fR تبدیل نوع شود. .IP \fB\-Wcast\-function\-type\fR 4 .IX Item "-Wcast-function-type" هشدار می‌دهد هنگامی که یک اشاره‌گر تابع به یک اشاره‌گر تابع ناسازگار تبدیل نوع شود. در تبدیل نوعی شامل انواع توابع با فهرست آرگومان متغیر، تنها انواع آرگومان‌های اولیه‌ای که ارائه شده‌اند در نظر گرفته می‌شوند. هر پارامتری از نوع اشاره‌گر با هر نوع اشاره‌گر دیگری مطابقت دارد. هرگونه تفاوت بی‌خطر در انواع عدد صحیح نادیده گرفته می‌شود، مانند \f(CW\*(C`int\*(C'\fR در برابر \f(CW\*(C`long\*(C'\fR در مقصدهای ILP32. به همین ترتیب توصیف‌کننده‌های نوع نادیده گرفته می‌شوند. نوع تابع \f(CW\*(C`void (*) (void)\*(C'\fR خاص است و با همه‌چیز مطابقت دارد، که می‌تواند برای فرونشاندن این هشدار استفاده شود. در تبدیل نوعی شامل اشاره‌گر به نوع‌های عضو، این هشدار هر زمان که تبدیل نوع باعث تغییر اشاره‌گر به نوع عضو شود هشدار می‌دهد. این هشدار با \fB\-Wextra\fR فعال می‌شود. .IP \fB\-Wcast\-user\-defined\fR 4 .IX Item "-Wcast-user-defined" هشدار می‌دهد هنگامی که تبدیل نوع به یک نوع مرجع (reference type) شامل تبدیل تعریف‌شده توسط کاربر که برنامه‌نویس ممکن است انتظار فراخوانی‌اش را داشته باشد، نباشد. .Sp .Vb 2 \& struct A { operator const int&(); } a; \& auto r = (int&)a; // warning .Ve .Sp این هشدار به‌طور پیش‌فرض فعال است. .IP \fB\-Wwrite\-strings\fR 4 .IX Item "-Wwrite-strings" هنگام کامپایل C، به ثابت‌های رشته‌ای نوع \f(CW\*(C`const char[\fR\f(CIlength\fR\f(CW]\*(C'\fR را اختصاص می‌دهد تا کپی کردن آدرس یکی از آن‌ها در یک اشاره‌گر غیر\-\f(CW\*(C`const\*(C'\fR از نوع \f(CW\*(C`char *\*(C'\fR هشداری تولید کند. این هشدارها به شما کمک می‌کنند تا در زمان کامپایل، کدهایی را بیابید که ممکن است تلاش کنند در یک ثابت رشته‌ای بنویسند، اما تنها در صورتی که در استفاده از \f(CW\*(C`const\*(C'\fR در اعلان‌ها و پیش‌نمونه‌ها بسیار محتاط بوده باشید. در غیر این صورت، تنها مایه دردسر خواهد بود. به همین دلیل است که فعال‌سازی این هشدارها در \fB\-Wall\fR قرار داده نشده است. .Sp هنگام کامپایل C++، درباره تبدیل منسوخ‌شده از لیترال‌های رشته‌ای به \f(CW\*(C`char *\*(C'\fR هشدار می‌دهد. این هشدار به‌طور پیش‌فرض برای برنامه‌های C++ فعال است. .Sp این هشدار با \fB\-pedantic\-errors\fR در حالت C++11 یا جدیدتر به یک خطا ارتقا می‌یابد. .IP \fB\-Wclobbered\fR 4 .IX Item "-Wclobbered" در مورد متغیرهایی که ممکن است توسط \f(CW\*(C`longjmp\*(C'\fR یا \&\f(CW\*(C`vfork\*(C'\fR تغییر کنند هشدار می‌دهد. این هشدار همچنین با \fB\-Wextra\fR فعال می‌شود. .IP \fB\-Wno\-complain\-wrong\-lang\fR 4 .IX Item "-Wno-complain-wrong-lang" به‌طور پیش‌فرض، فرانت‌اندهای زبان هنگامی که یک گزینه خط فرمان معتبر است اما برای آن فرانت‌اند کاربردی ندارد، هشدار صادر می‌کنند. این رفتار را می‌توان با \fB\-Wno\-complain\-wrong\-lang\fR غیرفعال کرد، که بیش از همه هنگام فراخوانی یک راه‌انداز کامپایلر واحد برای چندین فایل منبع نوشته‌شده به زبان‌های مختلف سودمند است، برای نمونه: .Sp .Vb 1 \& $ g++ \-fno\-rtti a.cc b.f90 .Ve .Sp راه‌انداز \fIg++\fR فرانت‌اند C++ را برای کامپایل \fIa.cc\fR و فرانت‌اند Fortran را برای کامپایل \fIb.f90\fR فراخوانی می‌کند. فرانت‌اند دومی چنین پیامی صادر می‌کند: \&\fBf951: Warning: command\-line option \*(Aq\-fno\-rtti\*(Aq is valid for C++/D/ObjC++ but not for Fortran\fR، که می‌توان آن را با \fB\-Wno\-complain\-wrong\-lang\fR غیرفعال کرد. .IP "\fB\-Wcompare\-distinct\-pointer\-types\fR (تنها C و Objective\-C)" 4 .IX Item "-Wcompare-distinct-pointer-types (C and Objective-C only)" هشدار می‌دهد اگر اشاره‌گرهایی از انواع متمایز بدون تبدیل نوع با یکدیگر مقایسه شوند. این هشدار به‌طور پیش‌فرض فعال است. .IP \fB\-Wconversion\fR 4 .IX Item "-Wconversion" در مورد تبدیل‌های ضمنی که ممکن است مقداری را تغییر دهند، هشدار می‌دهد. این شامل تبدیل‌های میان اعداد حقیقی و صحیح است، مانند \f(CW\*(C`abs (x)\*(C'\fR هنگامی که \&\f(CW\*(C`x\*(C'\fR از نوع \f(CW\*(C`double\*(C'\fR است؛ تبدیل‌های میان علامت‌دار و بدون علامت، مانند \f(CW\*(C`unsigned ui = \-1\*(C'\fR؛ و تبدیل به انواع کوچک‌تر، مانند \&\f(CW\*(C`sqrtf (M_PI)\*(C'\fR. برای تبدیل‌های صریح مانند \f(CW\*(C`abs ((int) x)\*(C'\fR و \f(CW\*(C`ui = (unsigned) \-1\*(C'\fR، یا اگر مقدار بر اثر تبدیل تغییر نکند مانند \f(CW\*(C`abs (2.0)\*(C'\fR، هشداری داده نمی‌شود. هشدارهای مربوط به تبدیل‌های میان اعداد صحیح علامت‌دار و بدون علامت را می‌توان با استفاده از \fB\-Wno\-sign\-conversion\fR غیرفعال کرد. .Sp برای C++، همچنین در مورد تفکیک بارگذاری بیش‌ازحد (overload resolution) گیج‌کننده برای تبدیل‌های تعریف‌شده توسط کاربر؛ و تبدیل‌هایی که هرگز از یک عملگر تبدیل نوع استفاده نمی‌کنند هشدار می‌دهد: تبدیل‌ها به \f(CW\*(C`void\*(C'\fR، همان نوع، یک کلاس پایه یا مرجعی به آن‌ها. هشدارهای مربوط به تبدیل میان اعداد صحیح علامت‌دار و بدون علامت در C++ به‌طور پیش‌فرض غیرفعال هستند مگر اینکه \&\fB\-Wsign\-conversion\fR به‌طور صریح فعال شده باشد. .Sp هشدارهای مربوط به تبدیل از محاسبات روی یک نوع کوچک بازگشت داده‌شده به همان نوع، تنها با \fB\-Warith\-conversion\fR ارائه می‌شوند. .IP \fB\-Wdangling\-else\fR 4 .IX Item "-Wdangling-else" در مورد ساختارهایی که ممکن است در آن‌ها درباره این‌که شاخه \&\f(CW\*(C`else\*(C'\fR متعلق به کدام دستور \f(CW\*(C`if\*(C'\fR است سردرگمی وجود داشته باشد، هشدار می‌دهد. در اینجا نمونه‌ای از چنین موردی آمده است: .Sp .Vb 7 \& { \& if (a) \& if (b) \& foo (); \& else \& bar (); \& } .Ve .Sp در C/C++، هر شاخه \f(CW\*(C`else\*(C'\fR متعلق به درونی‌ترین دستور \&\f(CW\*(C`if\*(C'\fR ممکن است، که در این نمونه \f(CW\*(C`if (b)\*(C'\fR است. این حالت اغلب چیزی نیست که برنامه‌نویس انتظار داشته است، همان‌طور که در نمونه بالا با تورفتگی انتخاب‌شده توسط برنامه‌نویس نشان داده شده است. هنگامی که احتمال چنین سردرگمی‌ای وجود داشته باشد، GCC در صورت مشخص بودن این پرچم هشداری صادر می‌کند. برای رفع هشدار، آکولادهای صریح را در اطراف درونی‌ترین دستور \f(CW\*(C`if\*(C'\fR اضافه کنید تا هیچ امکانی وجود نداشته باشد که \f(CW\*(C`else\*(C'\fR بتواند متعلق به \f(CW\*(C`if\*(C'\fR دربرگیرنده باشد. کد حاصل به این شکل خواهد بود: .Sp .Vb 9 \& { \& if (a) \& { \& if (b) \& foo (); \& else \& bar (); \& } \& } .Ve .Sp این هشدار توسط \fB\-Wparentheses\fR فعال می‌شود. .IP \fB\-Wdangling\-pointer\fR 4 .IX Item "-Wdangling-pointer" .PD 0 .IP \fB\-Wdangling\-pointer=\fR\fIn\fR 4 .IX Item "-Wdangling-pointer=n" .PD در مورد استفاده از اشاره‌گرها (یا ارجاع‌های C++) به اشیایی با طول مدت ذخیره‌سازی خودکار پس از پایان یافتن طول عمر آن‌ها هشدار می‌دهد. این شامل متغیرهای محلی اعلان‌شده در بلوک‌های تودرتو، لیترال‌های ترکیبی (compound literals) و سایر اشیای موقت بی‌نام است. علاوه بر این، در مورد ذخیره آدرس چنین اشیایی در اشاره‌گرهای فرارکرده (escaped pointers) هشدار می‌دهد. این هشدار در تمام سطوح بهینه‌سازی فعال است، اما ممکن است در حالت فعال بودن بهینه‌سازی نسبت به حالت غیرفعال نتایج متفاوتی داشته باشد. .RS 4 .IP \fB\-Wdangling\-pointer=1\fR 4 .IX Item "-Wdangling-pointer=1" در سطح ۱، این هشدار تنها استفاده‌های بدون شرط از اشاره‌گرهای معلق (dangling pointers) را تشخیص می‌دهد. .IP \fB\-Wdangling\-pointer=2\fR 4 .IX Item "-Wdangling-pointer=2" در سطح ۲، این هشدار علاوه بر استفاده‌های بدون شرط، استفاده‌های مشروط از اشاره‌گرهای معلق را نیز تشخیص می‌دهد. .RE .RS 4 .Sp شکل کوتاه \fB\-Wdangling\-pointer\fR معادل \&\fB\-Wdangling\-pointer=2\fR است، در حالی که \fB\-Wno\-dangling\-pointer\fR و \&\fB\-Wdangling\-pointer=0\fR اثر یکسانی در غیرفعال کردن هشدارها دارند. \&\fB\-Wdangling\-pointer=2\fR در \fB\-Wall\fR گنجانده شده است. .Sp این نمونه هشدار را در سطح ۱ فعال می‌کند؛ به آدرس شیء موقت بدون نام به‌طور بدون شرط در خارج از حوزه (scope) آن ارجاع داده شده است. .Sp .Vb 9 \& char f (char c1, char c2, char c3) \& { \& char *p; \& { \& p = (char[]) { c1, c2, c3 }; \& } \& // warning: using dangling pointer \*(Aqp\*(Aq to an unnamed temporary \& return *p; \& } .Ve .Sp در تابع زیر، ذخیره آدرس متغیر محلی \&\f(CW\*(C`x\*(C'\fR در اشاره‌گر فرارکرده \f(CW*p\fR هشدار را در سطح ۱ فعال می‌کند. .Sp.Vb 6 \& void g (int **p) \& { \& int x = 7; \& // warning: storing the address of local variable \*(Aqx\*(Aq in \*(Aq*p\*(Aq \& *p = &x; \& } .Ve .Sp در این مثال، هنگام استفاده از اشاره‌گر \fIs\fR، آرایهٔ \fIa\fR خارج از حوزه (scope) است. از آن‌جا که کد مقداردهی‌کننده به \f(CW\*(C`s\*(C'\fR شرطی است، این هشدار در سطح ۲ صادر می‌شود. .Sp .Vb 11 \& extern void frob (const char *); \& void h (char *s) \& { \& if (!s) \& { \& char a[12] = "tmpname"; \& s = a; \& } \& // warning: dangling pointer \*(Aqs\*(Aq to \*(Aqa\*(Aq may be used \& frob (s); \& } .Ve .RE .IP \fB\-Wdate\-time\fR 4 .IX Item "-Wdate-time" هنگام مواجهه با ماکروهای \f(CW\*(C`_\|_TIME_\|_\*(C'\fR، \f(CW\*(C`_\|_DATE_\|_\*(C'\fR یا \f(CW\*(C`_\|_TIMESTAMP_\|_\*(C'\fR هشدار می‌دهد، چرا که ممکن است مانع از کامپایل‌های بازتولیدپذیر با تطابق بیتی شوند. .IP \fB\-Wempty\-body\fR 4 .IX Item "-Wempty-body" اگر یک بدنهٔ خالی در دستورهای \f(CW\*(C`if\*(C'\fR، \f(CW\*(C`else\*(C'\fR یا \f(CW\*(C`do while\*(C'\fR رخ دهد، هشدار می‌دهد. این هشدار با \fB\-Wextra\fR نیز فعال می‌شود. .IP \fB\-Wno\-endif\-labels\fR 4 .IX Item "-Wno-endif-labels" دربارهٔ توکن‌های سرگردان پس از \f(CW\*(C`#else\*(C'\fR و \f(CW\*(C`#endif\*(C'\fR هشدار نمی‌دهد. .IP \fB\-Wenum\-compare\fR 4 .IX Item "-Wenum-compare" دربارهٔ مقایسهٔ بین مقادیر انواع شمارشی متفاوت هشدار می‌دهد. در C++ عدم تطابق نوع شمارشی در عبارت‌های شرطی نیز تشخیص داده می‌شود و این هشدار به‌طور پیش‌فرض فعال است. در C این هشدار با \fB\-Wall\fR فعال می‌شود. .IP \fB\-Wenum\-conversion\fR 4 .IX Item "-Wenum-conversion" هنگامی که مقداری از یک نوع شمارشی به‌طور ضمنی به نوع شمارشی متفاوتی تبدیل شود هشدار می‌دهد. این هشدار در C با \fB\-Wextra\fR فعال می‌شود. .IP "\fB\-Wenum\-int\-mismatch\fR (فقط C و Objective\-C)" 4 .IX Item "-Wenum-int-mismatch (C and Objective-C only)" دربارهٔ عدم تطابق بین یک نوع شمارشی و یک نوع عدد صحیح در اعلان‌ها هشدار می‌دهد. برای نمونه: .Sp .Vb 3 \& enum E { l = \-1, z = 0, g = 1 }; \& int foo(void); \& enum E foo(void); .Ve .Sp در C، یک نوع شمارشی با \f(CW\*(C`char\*(C'\fR، یک نوع عدد صحیح علامت‌دار، یا یک نوع عدد صحیح بدون علامت سازگار است. با این حال، از آن‌جا که انتخاب نوع زیربناییِ یک نوع شمارشی وابسته به پیاده‌سازی است، چنین عدم تطابق‌هایی ممکن است سبب بروز مشکلات سازگاری و انتقال شود. در C++، چنین عدم تطابق‌هایی یک خطا محسوب می‌شود. در C، این هشدار توسط \&\fB\-Wall\fR و \fB\-Wc++\-compat\fR فعال می‌گردد. .IP "\fB\-Wjump\-misses\-init\fR (فقط C و Objective\-C)" 4 .IX Item "-Wjump-misses-init (C, Objective-C only)" هشدار می‌دهد اگر یک دستور \f(CW\*(C`goto\*(C'\fR یا دستور \f(CW\*(C`switch\*(C'\fR با پرش رو به جلو از روی مقداردهی اولیهٔ یک متغیر عبور کند، یا با پرش رو به عقب به برچسبی برود که پس از مقداردهی اولیهٔ متغیر قرار دارد. این گزینه تنها در مورد متغیرهایی هشدار می‌دهد که هنگام اعلان مقداردهی اولیه شده‌اند. این هشدار تنها برای C و Objective\-C پشتیبانی می‌شود؛ در C++ این قبیل انشعاب‌ها در هر حالتی خطا هستند. .Sp \&\fB\-Wjump\-misses\-init\fR در \fB\-Wc++\-compat\fR گنجانده شده است. این گزینه می‌تواند با گزینهٔ \fB\-Wno\-jump\-misses\-init\fR غیرفعال شود. .IP \fB\-Wsign\-compare\fR 4 .IX Item "-Wsign-compare" هشدار می‌دهد هنگامی که مقایسهٔ میان مقادیر علامت‌دار و بدون علامت، در صورت تبدیل مقدار علامت‌دار به بدون علامت، می‌تواند نتیجه‌ای نادرست تولید کند. در C++، این هشدار با \fB\-Wall\fR نیز فعال می‌شود. در C، با \fB\-Wextra\fR نیز فعال می‌گردد. .IP \fB\-Wsign\-conversion\fR 4 .IX Item "-Wsign-conversion" برای تبدیل‌های ضمنی که ممکن است علامت یک مقدار عدد صحیح را تغییر دهند، مانند انتساب یک عبارت عدد صحیح علامت‌دار به یک متغیر عدد صحیح بدون علامت، هشدار می‌دهد. تبدیل صریح نوع (explicit cast) این هشدار را بی‌اثر می‌کند. در C، این گزینه با \fB\-Wconversion\fR نیز فعال می‌شود. .IP "\fB\-Wflex\-array\-member\-not\-at\-end\fR (فقط C و C++)" 4 .IX Item "-Wflex-array-member-not-at-end (C and C++ only)" هشدار می‌دهد هنگامی که یک ساختار حاوی یک عضو آرایهٔ انعطاف‌پذیر C99 به عنوان آخرین فیلد، در انتهای یک ساختار دیگر قرار نگرفته باشد. این هشدار برای نمونه در مورد زیر اعلام می‌شود: .Sp .Vb 2 \& struct flex { int length; char data[]; }; \& struct mid_flex { int m; struct flex flex_data; int n; }; .Ve .IP \fB\-Wfloat\-conversion\fR 4 .IX Item "-Wfloat-conversion" برای تبدیل‌های ضمنی که دقت یک مقدار حقیقی را کاهش می‌دهند هشدار می‌دهد. این شامل تبدیل از حقیقی به صحیح، و از مقدار حقیقی با دقت بالاتر به مقدار حقیقی با دقت پایین‌تر است. این گزینه همچنین توسط \fB\-Wconversion\fR فعال می‌شود. .IP \fB\-Wno\-scalar\-storage\-order\fR 4 .IX Item "-Wno-scalar-storage-order" دربارهٔ ساختارهای مشکوک که شامل ترتیب ذخیره‌سازی اسکالر معکوس هستند هشدار نمی‌دهد. .IP \fB\-Wsizeof\-array\-div\fR 4 .IX Item "-Wsizeof-array-div" دربارهٔ تقسیم دو عملگر sizeof هنگامی که عملگر اول روی یک آرایه اعمال شده و مقسوم‌علیه با اندازهٔ عنصر آرایه برابر نیست، هشدار می‌دهد. در چنین حالتی، محاسبه تعداد عناصر آرایه را به دست نخواهد داد، چیزی که احتمالاً مقصود کاربر بوده است. این هشدار برای نمونه در مورد زیر اخطار می‌دهد: .Sp .Vb 5 \& int fn () \& { \& int arr[10]; \& return sizeof (arr) / sizeof (short); \& } .Ve .Sp این هشدار توسط \fB\-Wall\fR فعال می‌شود. .IP \fB\-Wsizeof\-pointer\-div\fR 4 .IX Item "-Wsizeof-pointer-div" دربارهٔ تقسیم‌های مشکوک دو عبارت sizeof که اندازهٔ اشاره‌گر را بر اندازهٔ عنصر تقسیم می‌کنند، هشدار می‌دهد؛ روشی که شیوهٔ معمول برای محاسبهٔ اندازهٔ آرایه است اما برای اشاره‌گرها به درستی کار نخواهد کرد. این هشدار برای نمونه دربارهٔ \&\f(CW\*(C`sizeof (ptr) / sizeof (ptr[0])\*(C'\fR در صورتی که \f(CW\*(C`ptr\*(C'\fR نه یک آرایه، بلکه یک اشاره‌گر باشد هشدار می‌دهد. این هشدار با \fB\-Wall\fR فعال می‌شود. .IP \fB\-Wsizeof\-pointer\-memaccess\fR 4 .IX Item "-Wsizeof-pointer-memaccess" دربارهٔ پارامترهای مشکوک طول برای برخی توابع توکار رشته و حافظه در صورتی که آرگومان از \f(CW\*(C`sizeof\*(C'\fR استفاده کند هشدار می‌دهد. این هشدار برای نمونه برای \f(CW\*(C`memset (ptr, 0, sizeof (ptr));\*(C'\fR در حالتی که \f(CW\*(C`ptr\*(C'\fR نه یک آرایه، بلکه یک اشاره‌گر باشد فعال شده و راه‌حلی احتمالی پیشنهاد می‌کند، یا دربارهٔ \&\f(CW\*(C`memcpy (&foo, ptr, sizeof (&foo));\*(C'\fR. گزینهٔ \fB\-Wsizeof\-pointer\-memaccess\fR همچنین دربارهٔ فراخوانی‌های توابع محدودِ رونوشت رشته مانند \f(CW\*(C`strncat\*(C'\fR یا \&\f(CW\*(C`strncpy\*(C'\fR که عبارت \f(CW\*(C`sizeof\*(C'\fR آرایهٔ مبدأ را به عنوان کران مشخص می‌کنند هشدار می‌دهد. برای نمونه، در تابع زیر فراخوانی \f(CW\*(C`strncat\*(C'\fR اندازهٔ رشتهٔ مبدأ را به عنوان کران تعیین می‌کند. این مورد تقریباً با اطمینان یک اشتباه است و بنابراین در فراخوانی اخطار صادر می‌شود. .Sp .Vb 7 \& void make_file (const char *name) \& { \& char path[PATH_MAX]; \& strncpy (path, name, sizeof path \- 1); \& strncat (path, ".text", sizeof ".text"); \& ... \& } .Ve .Sp گزینهٔ \fB\-Wsizeof\-pointer\-memaccess\fR با \fB\-Wall\fR فعال می‌شود. .IP \fB\-Wno\-sizeof\-array\-argument\fR 4 .IX Item "-Wno-sizeof-array-argument" هنگامی که عملگر \f(CW\*(C`sizeof\*(C'\fR روی پارامتری که در تعریف تابع به صورت آرایه اعلان شده است اعمال شود، هشدار نمی‌دهد. این هشدار به‌طور پیش‌فرض برای برنامه‌های C و C++ فعال است. .IP \fB\-Wmemset\-elt\-size\fR 4 .IX Item "-Wmemset-elt-size" برای فراخوانی‌های مشکوک به تابع توکار \f(CW\*(C`memset\*(C'\fR هشدار می‌دهد، در صورتی که آرگومان نخست به یک آرایه ارجاع داشته باشد و آرگومان سوم عددی برابر با تعداد عناصر باشد، ولی با اندازهٔ آرایه در حافظه برابر نباشد. این موضوع نشان می‌دهد که کاربر ضرب در اندازهٔ عنصر را از قلم انداخته است. این هشدار توسط \fB\-Wall\fR فعال می‌شود. .IP \fB\-Wmemset\-transposed\-args\fR 4 .IX Item "-Wmemset-transposed-args" برای فراخوانی‌های مشکوک به تابع توکار \f(CW\*(C`memset\*(C'\fR در شرایطی که آرگومان دوم صفر نیست و آرگومان سوم صفر است، هشدار می‌دهد. برای نمونه فراخوانی \&\f(CW\*(C`memset (buf, sizeof buf, 0)\*(C'\fR تشخیص داده می‌شود زیرا در اصل منظور \&\f(CW\*(C`memset (buf, 0, sizeof buf)\*(C'\fR بوده است. این اخطار تنها در صورتی صادر می‌شود که آرگومان سوم یک لیترال صفر باشد. در غیر این صورت، اگر عبارتی باشد که به صفر تقلیل یافته، یا تبدیل صفر به یک نوع دیگر باشد، احتمال این که آرگومان‌ها به اشتباه جابه‌جا شده باشند بسیار کمتر است و هشداری صادر نمی‌شود. این هشدار توسط \fB\-Wall\fR فعال می‌شود. .IP \fB\-Waddress\fR 4 .IX Item "-Waddress" دربارهٔ استفاده‌های مشکوک از عبارت‌های آدرس هشدار می‌دهد. این موارد شامل مقایسهٔ آدرس یک تابع یا یک شیء اعلان‌شده با ثابت اشاره‌گر تهی است، مانند آنچه در .Sp.Vb 6 \& void f (void); \& void g (void) \& { \& if (!f) // warning: expression evaluates to false \& abort (); \& } .Ve .Sp مقایسه‌های یک اشاره‌گر با یک لیترال رشته‌ای، مانند .Sp .Vb 5 \& void f (const char *x) \& { \& if (x == "abc") // warning: expression evaluates to false \& puts ("equal"); \& } .Ve .Sp و بررسی برابری نتایج جمع یا تفریق اشاره‌گر با null، مانند .Sp .Vb 4 \& void f (const int *p, int i) \& { \& return p + i == NULL; \& } .Ve .Sp چنین استفاده‌هایی معمولاً نشان‌دهندهٔ خطای برنامه‌نویس است: آدرس بیشتر توابع و اشیاء لزوماً به درستی (true) ارزیابی می‌شود (به استثنای نمادهای ضعیف یا weak symbols)، بنابراین استفاده از آن‌ها در یک عبارت شرطی ممکن است نشان‌دهندهٔ پرانتزهای جاافتاده در فراخوانی تابع یا عدم ارجاع‌زدایی (dereference) در یک عبارت آرایه‌ای باشد. زیرمجموعهٔ این هشدار برای اشاره‌گرهای شیء را می‌توان با تبدیل نوع عملوند اشاره‌گر به یک نوع عدد صحیح مانند \f(CW\*(C`intptr_t\*(C'\fR یا \f(CW\*(C`uintptr_t\*(C'\fR نادیده گرفت. مقایسه در برابر لیترال‌های رشته‌ای منجر به رفتار نامشخص (unspecified behavior) می‌شود و قابل حمل نیست، و پیشنهاد می‌کند که هدف احتمالاً فراخوانی \f(CW\*(C`strcmp\*(C'\fR بوده است. اگر عبارت مشکوک نتیجهٔ بسط یک ماکرو باشد، هشدار نادیده گرفته می‌شود. هشدار \fB\-Waddress\fR توسط \fB\-Wall\fR فعال می‌شود. .IP \fB\-Wno\-address\-of\-packed\-member\fR 4 .IX Item "-Wno-address-of-packed-member" هنگامی که آدرس یک عضو بسته‌بندی‌شده (packed) از یک struct یا union گرفته می‌شود، که معمولاً به یک مقدار اشاره‌گر ناتراز می‌انجامد، هشدار داده نشود. این گزینه به طور پیش‌فرض فعال است. .IP \fB\-Wlogical\-op\fR 4 .IX Item "-Wlogical-op" دربارهٔ استفاده‌های مشکوک از عملگرهای منطقی در عبارات هشدار می‌دهد. این شامل استفاده از عملگرهای منطقی در مواردی است که احتمالاً انتظار یک عملگر بیتی می‌رود. همچنین زمانی که عملوندهای یک عملگر منطقی یکسان باشند هشدار می‌دهد: .Sp .Vb 2 \& extern int a; \& if (a < 0 && a < 0) { ... } .Ve .IP \fB\-Wlogical\-not\-parentheses\fR 4 .IX Item "-Wlogical-not-parentheses" دربارهٔ نقیض منطقی (logical not) استفاده‌شده در عملوند سمت چپ یک مقایسه هشدار می‌دهد. اگر عملوند سمت راست یک عبارت بولی در نظر گرفته شود، این گزینه هشداری صادر نمی‌کند. هدف آن شناسایی کدهای مشکوکی مانند موارد زیر است: .Sp .Vb 3 \& int a; \& ... \& if (!a > 1) { ... } .Ve .Sp می‌توان این هشدار را با قرار دادن عملوند سمت چپ در پرانتز سرکوب کرد: .Sp .Vb 1 \& if ((!a) > 1) { ... } .Ve .Sp این هشدار توسط \fB\-Wall\fR فعال می‌شود. .IP \fB\-Waggregate\-return\fR 4 .IX Item "-Waggregate-return" اگر توابعی که ساختارها (structures) یا اجتماع‌ها (unions) را بازمی‌گردانند تعریف یا فراخوانی شوند، هشدار می‌دهد. (در زبان‌هایی که امکان بازگرداندن آرایه وجود دارد، این مورد نیز باعث ایجاد هشدار می‌شود.) .IP \fB\-Wno\-aggressive\-loop\-optimizations\fR 4 .IX Item "-Wno-aggressive-loop-optimizations" اگر کامپایلر رفتار تعریف‌نشده‌ای را در حلقه‌ای با تعداد تکرار ثابت شناسایی کرد، هشدار ندهد. \fB\-Waggressive\-loop\-optimizations\fR به طور پیش‌فرض فعال است. .IP \fB\-Wno\-attributes\fR 4 .IX Item "-Wno-attributes" در صورت استفاده از یک \f(CW\*(C`_\|_attribute_\|_\*(C'\fR غیرمنتظره، مانند صفت‌های ناشناخته، صفت‌های تابع اعمال‌شده بر روی متغیرها و غیره، هشدار ندهد. این گزینه خطاهای مربوط به استفادهٔ نادرست از صفت‌های پشتیبانی‌شده را متوقف نمی‌کند. .Sp هشدارهای مربوط به استفاده‌های ناهنجار (ill-formed) از صفت‌های استاندارد، با گزینهٔ \fB\-pedantic\-errors\fR به خطا ارتقا می‌یابند. .Sp علاوه بر این، با استفاده از \fB\-Wno\-attributes=\fR می‌توان هشدارهای مربوط به صفت‌های ناشناختهٔ با حوزهٔ مشخص (scoped attributes) را (در C++11 و C23) سرکوب کرد. برای مثال، \fB\-Wno\-attributes=vendor::attr\fR هشدار دربارهٔ اعلان زیر را غیرفعال می‌کند: .Sp .Vb 1 \& [[vendor::attr]] void f(); .Ve .Sp همچنین می‌توان هشدار دربارهٔ تمام صفت‌های یک فضای نام را با استفاده از \fB\-Wno\-attributes=vendor::\fR غیرفعال کرد که از هشدار دربارهٔ هر دوی این اعلان‌ها جلوگیری می‌کند: .Sp .Vb 2 \& [[vendor::safe]] void f(); \& [[vendor::unsafe]] void f2(); .Ve .Sp توجه داشته باشید که \fB\-Wno\-attributes=\fR به معنای \fB\-Wno\-attributes\fR نیست. .IP \fB\-Wno\-builtin\-declaration\-mismatch\fR 4 .IX Item "-Wno-builtin-declaration-mismatch" اگر یک تابع توکار (built-in) با یک امضای ناسازگار یا به عنوان یک غیرتابع اعلان شود، یا زمانی که یک تابع توکارِ اعلان‌شده با نوعی فاقد پیش‌نمونه (prototype)، با آرگومان‌هایی فراخوانی شود که انواع ارتقایافتهٔ آن‌ها با انواع مورد انتظار تابع مطابقت نداشته باشد، هشدار می‌دهد. هنگامی که \fB\-Wextra\fR مشخص شده باشد، اعلان بدون پیش‌نمونهٔ یک تابع توکار که آرگومان می‌پذیرد نیز هشدار می‌دهد. هشدار \fB\-Wbuiltin\-declaration\-mismatch\fR به طور پیش‌فرض فعال است. برای جلوگیری از این هشدار، هدر مناسب را اضافه کنید تا پیش‌نمونه‌های توابع توکار در دامنه قرار گیرند. .Sp برای مثال، فراخوانی \f(CW\*(C`memset\*(C'\fR در زیر توسط این هشدار شناسایی می‌شود زیرا تابع مقداری از نوع \f(CW\*(C`size_t\*(C'\fR را به عنوان آرگومان خود انتظار دارد اما نوع \f(CW32\fR برابر با \f(CW\*(C`int\*(C'\fR است. با \fB\-Wextra\fR، اعلان تابع نیز با هشدار مواجه می‌شود. .Sp .Vb 5 \& extern void* memset (); \& void f (void *d) \& { \& memset (d, \*(Aq\e0\*(Aq, 32); \& } .Ve .IP \fB\-Wno\-builtin\-macro\-redefined\fR 4 .IX Item "-Wno-builtin-macro-redefined" در صورت بازتعریف برخی ماکروهای توکار، هشدار داده نشود. این گزینه هشدارهای مربوط به بازتعریف \f(CW\*(C`_\|_TIMESTAMP_\|_\*(C'\fR، \f(CW\*(C`_\|_TIME_\|_\*(C'\fR، \f(CW\*(C`_\|_DATE_\|_\*(C'\fR، \f(CW\*(C`_\|_FILE_\|_\*(C'\fR و \f(CW\*(C`_\|_BASE_FILE_\|_\*(C'\fR را سرکوب می‌کند. .IP "\fB\-Wfree\-labels\fR (فقط C و Objective\-C)" 4 .IX Item "-Wfree-labels (C and Objective-C only)" اگر یک برچسب به یک غیردستور (non-statement) نسبت داده شود یا در انتهای یک دستور مرکب بیاید، هشدار می‌دهد. چنین برچسب‌هایی توسط C23 و گویش‌های بعدی C مجاز هستند و در سایر گویش‌ها به عنوان یک افزونهٔ GCC در دسترس هستند. .Sp این هشدار توسط \fB\-Wc11\-c23\-compat\fR نیز فعال می‌شود. در صورت کامپایل برای نسخه‌های C پیش از C23، توسط \fB\-pedantic\-errors\fR به یک خطا تبدیل می‌شود. .IP \fB\-Wheader\-guard\fR 4 .IX Item "-Wheader-guard" اگر یک محافظ معتبر درج چندبارهٔ هدر در پیش‌پردازنده، بلافاصله پس از دستورالعمل \f(CW\*(C`#ifndef\*(C'\fR یا \f(CW\*(C`#if !defined\*(C'\fR مربوط به محافظ، دارای یک دستورالعمل \f(CW\*(C`#define\*(C'\fR باشد که ماکرویی متفاوت از ماکروی محافظ اما با نام مشابه تعریف کند، و ماکروی اصلی محافظ درج چندباره در دستورالعمل \f(CW\*(C`#ifndef\*(C'\fR متناظر در انتهای هدر تعریف نشده باشد، و دستورالعمل \f(CW\*(C`#define\*(C'\fR یک ماکروی شیء‌گونه (object-like) با تعریف خالی بسازد، هشدار می‌دهد. در چنین مواردی، معمولاً این تنها یک غلط املایی در نام محافظ است، چه در دستورالعمل \f(CW\*(C`#ifndef\*(C'\fR یا \f(CW\*(C`#if !defined\*(C'\fR و چه در دستورالعمل \f(CW\*(C`#define\*(C'\fR پس از آن. این هشدار توسط \fB\-Wall\fR فعال می‌شود. .IP "\fB\-Wstrict\-prototypes\fR (فقط C و Objective\-C)" 4 .IX Item "-Wstrict-prototypes (C and Objective-C only)" اگر تابعی بدون تعیین انواع آرگومان‌ها اعلان یا تعریف شود، هشدار می‌دهد. (تعریف تابع به سبک قدیمی در صورتی که قبل از آن اعلانی باشد که انواع آرگومان‌ها را مشخص کند، بدون هشدار مجاز است.) .IP "\fB\-Wold\-style\-declaration\fR (فقط C و Objective\-C)" 4 .IX Item "-Wold-style-declaration (C and Objective-C only)" دربارهٔ استفاده‌های رو به منسوخ شدن در یک اعلان، مطابق با استاندارد C، هشدار می‌دهد. به عنوان مثال، اگر مشخص‌کننده‌های ردهٔ ذخیره‌سازی مانند \f(CW\*(C`static\*(C'\fR نخستین مورد در یک اعلان نباشند، هشدار می‌دهد. این هشدار همچنین توسط \fB\-Wextra\fR فعال می‌شود. .IP "\fB\-Wold\-style\-definition\fR (فقط C و Objective\-C)" 4 .IX Item "-Wold-style-definition (C and Objective-C only)" اگر تعریف تابع به سبک قدیمی استفاده شود، هشدار می‌دهد. حتی در صورت وجود یک پیش‌نمونهٔ قبلی نیز هشدار داده می‌شود. تعریفی که از \fB()\fR استفاده می‌کند در حالت C23 یک تعریف به سبک قدیمی محسوب نمی‌شود، زیرا در آن حالت معادل \fB(void)\fR است، اما برای استانداردهای قدیمی‌تر تعریفی به سبک قدیمی به شمار می‌آید..IP "\fB\-Wdeprecated\-non\-prototype\fR (فقط C و Objective\-C)" 4 .IX Item "-Wdeprecated-non-prototype (فقط C و Objective-C)" هشدار می‌دهد اگر تابعی که با فهرست پارامتر خالی \fB()\fR اعلان شده است، با یک یا چند آرگومان فراخوانی شود، یا اگر تعریف تابعی با یک یا چند پارامتر پس از چنین اعلانی دیده شود. هر دو مورد در C23 و گویش‌های پس از آن در C خطا محسوب می‌شوند. .Sp این هشدار همچنین با \fB\-Wc11\-c23\-compat\fR فعال می‌شود. .IP "\fB\-Wmissing\-parameter\-name\fR (فقط C و Objective\-C)" 4 .IX Item "-Wmissing-parameter-name (فقط C و Objective-C)" هشدار می‌دهد اگر در تعریف یک تابع نام پارامتر حذف شده و تنها نوع آن مشخص شده باشد. از این ویژگی می‌توان برای مستند کردن این‌که یک پارامتر در تعریف تابع استفاده نمی‌شود، بهره برد. این قابلیت بخشی از C23 و گویش‌های پس از آن در C است و در تمام گویش‌های دیگر به عنوان یک افزونهٔ GCC در دسترس است. .Sp این هشدار همچنین با \fB\-Wc11\-c23\-compat\fR فعال می‌شود. در صورت ساخت برای نسخه‌ای از C پیش از C23، این هشدار توسط \&\fB\-pedantic\-errors\fR به یک خطا تبدیل می‌شود. .IP "\fB\-Wmissing\-parameter\-type\fR (فقط C و Objective\-C)" 4 .IX Item "-Wmissing-parameter-type (فقط C و Objective-C)" یک پارامتر تابع بدون مشخص‌کنندهٔ نوع در توابع به سبک K&R اعلان شده است: .Sp .Vb 1 \& void foo(bar) { } .Ve .Sp این هشدار همچنین با \fB\-Wextra\fR فعال می‌شود. .IP "\fB\-Wno\-declaration\-missing\-parameter\-type\fR (فقط C و Objective\-C)" 4 .IX Item "-Wno-declaration-missing-parameter-type (فقط C و Objective-C)" در صورتی که اعلان یک تابع شامل نام پارامتر بدون نوع باشد، هشدار نده. چنین اعلان‌های تابعی پیش‌نمونهٔ تابع را ارائه نمی‌دهند و از بیشتر بررسی‌های نوع در فراخوانی‌های تابع جلوگیری می‌کنند. .Sp این هشدار به‌طور پیش‌فرض فعال است. در C99 و گویش‌های پس از آن در C، با این مورد مانند یک خطا برخورد می‌شود. این خطا را می‌توان با استفاده از \&\fB\-fpermissive\fR (همراه با برخی خطاهای دیگر) یا برای این خطا به تنهایی، با \fB\-Wno\-error=declaration\-missing\-parameter\-type\fR به یک هشدار تقلیل داد. .Sp این هشدار توسط \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد. .IP "\fB\-Wmissing\-prototypes\fR (فقط C و Objective\-C)" 4 .IX Item "-Wmissing-prototypes (فقط C و Objective-C)" هشدار می‌دهد اگر یک تابع سراسری بدون اعلان پیش‌نمونهٔ قبلی تعریف شود. این هشدار حتی در صورتی که خود تعریف یک پیش‌نمونه ارائه دهد نیز صادر می‌شود. از این گزینه برای شناسایی توابع سراسری که اعلان پیش‌نمونهٔ متناظری در یک فایل سرآیند ندارند استفاده کنید. این گزینه برای C++ معتبر نیست زیرا تمام اعلان‌های تابع پیش‌نمونه ارائه می‌دهند و یک اعلان غیرمنطبق به جای تداخل با اعلان قبلی، یک سربارگذاری (overload) را اعلان می‌کند. برای شناسایی اعلان‌های ناموجود در C++ از \fB\-Wmissing\-declarations\fR استفاده کنید. .IP "\fB\-Wmissing\-variable\-declarations\fR (فقط C و Objective\-C)" 4 .IX Item "-Wmissing-variable-declarations (فقط C و Objective-C)" هشدار می‌دهد اگر یک متغیر سراسری بدون اعلان قبلی تعریف شود. از این گزینه برای شناسایی متغیرهای سراسری که اعلان extern متناظری در یک فایل سرآیند ندارند استفاده کنید. .IP \fB\-Wmissing\-declarations\fR 4 .IX Item "-Wmissing-declarations" هشدار می‌دهد اگر یک تابع سراسری بدون اعلان قبلی تعریف شود. این کار حتی در صورتی که خود تعریف یک پیش‌نمونه ارائه دهد نیز انجام می‌شود. از این گزینه برای شناسایی توابع سراسری که در فایل‌های سرآیند اعلان نشده‌اند استفاده کنید. در C، هیچ هشداری برای توابعی با اعلان‌های غیرپیش‌نمونه‌ای قبلی صادر نمی‌شود؛ برای شناسایی پیش‌نمونه‌های ناموجود از \fB\-Wmissing\-prototypes\fR استفاده کنید. در C++، هیچ هشداری برای الگوهای تابع، توابع inline، یا توابع موجود در فضاهای نام ناشناس صادر نمی‌شود. .IP \fB\-Wmissing\-field\-initializers\fR 4 .IX Item "-Wmissing-field-initializers" هشدار می‌دهد اگر در مقداردهندهٔ اولیهٔ یک ساختار برخی فیلدها جا افتاده باشند. برای نمونه، کد زیر باعث چنین هشداری می‌شود، زیرا \&\f(CW\*(C`x.h\*(C'\fR به‌طور ضمنی صفر است: .Sp .Vb 2 \& struct s { int f, g, h; }; \& struct s x = { 3, 4 }; .Ve .Sp در C این گزینه دربارهٔ مقداردهنده‌های اولیه نام‌دار (designated initializers) هشدار نمی‌دهد، بنابراین تغییر زیر هشداری ایجاد نمی‌کند: .Sp .Vb 2 \& struct s { int f, g, h; }; \& struct s x = { .f = 3, .g = 4 }; .Ve .Sp در C این گزینه دربارهٔ مقداردهندهٔ اولیهٔ صفر جامع \&\fB{ 0 }\fR هشدار نمی‌دهد: .Sp .Vb 2 \& struct s { int f, g, h; }; \& struct s x = { 0 }; .Ve .Sp به همین ترتیب، در C++ این گزینه دربارهٔ مقداردهندهٔ اولیهٔ خالی { } هشدار نمی‌دهد، برای نمونه: .Sp .Vb 2 \& struct s { int f, g, h; }; \& s x = { }; .Ve .Sp این هشدار در \fB\-Wextra\fR گنجانده شده است. برای دریافت سایر هشدارهای \fB\-Wextra\fR بدون این مورد، از \fB\-Wextra \-Wno\-missing\-field\-initializers\fR استفاده کنید. .IP \fB\-Wno\-missing\-requires\fR 4 .IX Item "-Wno-missing-requires" به‌طور پیش‌فرض، کامپایلر دربارهٔ قرار گرفتن یک concept\-id به‌صورت یک simple\-requirement در C++20 هشدار می‌دهد: .Sp .Vb 1 \& bool satisfied = requires { C }; .Ve .Sp در اینجا اگر \fBC\fR یک عبارت معتبر باشد (که برای تمام Tها معتبر است)، مقدار \fBsatisfied\fR برابر true خواهد بود. احتمالاً منظور کاربر نوشتن این بوده است: .Sp .Vb 1 \& bool satisfied = requires { requires C }; .Ve .Sp تا \fBsatisfied\fR تنها در صورتی true باشد که مفهوم \fBC\fR برای نوع \fBT\fR برآورده شده باشد. .Sp این هشدار را می‌توان با \fB\-Wno\-missing\-requires\fR غیرفعال کرد. .IP \fB\-Wno\-missing\-template\-keyword\fR 4 .IX Item "-Wno-missing-template-keyword" نشانه‌های دسترسی به اعضا \&.، \-> و :: در صورتی که شیء والد وابسته (dependent) باشد و عضوی که نام برده می‌شود یک الگو (template) باشد، باید پس از خود کلمهٔ کلیدی \f(CW\*(C`template\*(C'\fR را داشته باشند. .Sp .Vb 6 \& template \& void DoStuff (X x) \& { \& x.template DoSomeOtherStuff(); // Good. \& x.DoMoreStuff(); // Warning, x is dependent. \& } .Ve .Sp در موارد نادر امکان ایجاد هشدارهای نادرست (false positive) وجود دارد. برای ساکت کردن این هشدار، عبارت را در پرانتز قرار دهید. برای نمونه، کد زیر حتی در حالتی که m و N اعداد صحیح باشند، به‌صورت یک الگو در نظر گرفته می‌شود: .Sp .Vb 3 \& void NotATemplate (my_class t) \& { \& int N = 5; \& \& bool test = t.m < N > (0); // Treated as a template. \& test = (t.m < N) > (0); // Same meaning, but not treated as a template. \& } .Ve .Sp این هشدار را می‌توان با \fB\-Wno\-missing\-template\-keyword\fR غیرفعال کرد. .IP \fB\-Wno\-multichar\fR 4 .IX Item "-Wno-multichar" در صورت استفاده از یک ثابت چندنویسه‌ای (\fB\*(AqFOOF\*(Aq\fR) هشدار نده. از آنجا که این مقادیر وابسته به پیاده‌سازی (implementation\-defined) هستند، معمولاً نشان‌دهندهٔ یک اشتباه تایپی در کد کاربر بوده و نباید در کدهای با قابلیت حمل استفاده شوند. .IP \fB\-Wnormalized=\fR[\fBnone\fR|\fBid\fR|\fBnfc\fR|\fBnfkc\fR] 4 .IX Item "-Wnormalized=[none|id|nfc|nfkc]" در ISO C و ISO C++، دو شناسه در صورتی متفاوت هستند که دنباله‌های متفاوتی از نویسه‌ها باشند. با این حال، گاهی اوقات هنگام استفاده از نویسه‌های خارج از مجموعهٔ نویسه‌های پایهٔ ASCII، ممکن است دو دنبالهٔ نویسه‌ای متفاوت داشته باشید که ظاهری یکسان دارند. برای جلوگیری از سردرگمی، استاندارد ISO 10646 برخی \fIقواعد نرمال‌سازی\fR را مشخص می‌کند که در صورت اعمال، تضمین می‌کنند دو دنباله با ظاهر یکسان به یک دنبالهٔ یکسان تبدیل شوند. GCC می‌تواند در صورت استفاده از شناسه‌هایی که نرمال‌سازی نشده‌اند هشدار دهد؛ این گزینه این هشدار را کنترل می‌کند. .Sp چهار سطح هشدار توسط GCC پشتیبانی می‌شود. حالت پیش‌فرض \&\fB\-Wnormalized=nfc\fR است که دربارهٔ هر شناسه‌ای که در قالب نرمال‌سازی‌شدهٔ «C» در ISO 10646، یعنی \fINFC\fR، نباشد هشدار می‌دهد. NFC فرم توصیه‌شده برای بیشتر کاربردها است و معادل \&\fB\-Wnormalized\fR می‌باشد. .Sp متأسفانه، نویسه‌هایی وجود دارند که توسط ISO C و ISO C++ در شناسه‌ها مجاز دانسته شده‌اند، اما پس از تبدیل شدن به NFC، دیگر در شناسه‌ها مجاز نیستند. یعنی هیچ راهی وجود ندارد که در کدهای با قابلیت حمل ISO C یا C++ از این نمادها استفاده کنید و هم‌زمان تمام شناسه‌هایتان در فرم NFC باشند. گزینهٔ \&\fB\-Wnormalized=id\fR هشدار مربوط به این نویسه‌ها را فرومی‌نشاند. امید می‌رود که نسخه‌های آیندهٔ استانداردهای مربوطه این مشکل را رفع کنند، به همین دلیل این گزینه پیش‌فرض نیست. .Sp می‌توانید با نوشتن \&\fB\-Wnormalized=none\fR یا \fB\-Wno\-normalized\fR این هشدار را برای تمام نویسه‌ها خاموش کنید. تنها در صورتی باید این کار را انجام دهید که از طرح نرمال‌سازی دیگری (مانند «D») استفاده می‌کنید، زیرا در غیر این صورت ممکن است به‌سادگی باگ‌هایی ایجاد کنید که دیدن آن‌ها عملاً غیرممکن است. .Sp برخی از نویسه‌ها در ISO 10646 معانی متفاوتی دارند اما در برخی قلم‌ها یا روش‌های نمایش، به‌ویژه پس از اعمال قالب‌بندی، یکسان به نظر می‌رسند. برای نمونه، \f(CW\*(C`\eu207F\*(C'\fR، یعنی «SUPERSCRIPT LATIN SMALL LETTER N»، دقیقاً مانند یک \f(CW\*(C`n\*(C'\fR معمولی نمایش داده می‌شود که در بالانویس قرار گرفته باشد. استاندارد ISO 10646 طرح نرمال‌سازی \fINFKC\fR را نیز برای تبدیل همهٔ این موارد به یک شکل استاندارد تعریف می‌کند، و اگر از \&\fB\-Wnormalized=nfkc\fR استفاده کنید، GCC در صورتی که کد شما در قالب NFKC نباشد هشدار می‌دهد. این هشدار با هشدار دادن دربارهٔ هر شناسه‌ای که حرف O را دارد (به این دلیل که ممکن است با رقم 0 اشتباه گرفته شود) قابل مقایسه است، و بنابراین پیش‌فرض نیست، اما اگر نتوان محیط برنامه‌نویسی را برای نمایش متمایز این نویسه‌ها اصلاح کرد، ممکن است به‌عنوان یک قاعده‌گذاری محلی برای کدنویسی مفید باشد..IP \fB\-Wno\-attribute\-warning\fR 4 .IX Item "-Wno-attribute-warning" درباره استفاده از توابعی که با مشخصهٔ \f(CW\*(C`warning\*(C'\fR اعلان شده‌اند هشدار ندهد. به طور پیش‌فرض، این هشدار فعال است. می‌توان از \fB\-Wno\-attribute\-warning\fR برای غیرفعال کردن هشدار، یا از \fB\-Wno\-error=attribute\-warning\fR برای جلوگیری از خطا شدن آن هنگام کامپایل با پرچم \fB\-Werror\fR استفاده کرد. .IP \fB\-Wno\-deprecated\fR 4 .IX Item "-Wno-deprecated" درباره استفاده از قابلیت‌های منسوخ‌شده هشدار ندهد. .Sp در C++، مشخص کردن صریح \fB\-Wdeprecated\fR همچنین هشدارهایی را درباره برخی قابلیت‌ها که در استانداردهای بعدی زبان منسوخ شده‌اند فعال می‌کند، به‌ویژه \fB\-Wcomma\-subscript\fR، \&\fB\-Wvolatile\fR، \fB\-Wdeprecated\-enum\-float\-conversion\fR، \&\fB\-Wdeprecated\-enum\-enum\-conversion\fR، \&\fB\-Wdeprecated\-literal\-operator\fR و \&\fB\-Wdeprecated\-variadic\-comma\-omission\fR. .IP \fB\-Wno\-deprecated\-declarations\fR 4 .IX Item "-Wno-deprecated-declarations" درباره استفاده از توابع، متغیرها و انواعی که با استفاده از مشخصهٔ \f(CW\*(C`deprecated\*(C'\fR به عنوان منسوخ‌شده نشانه‌گذاری شده‌اند هشدار ندهد. .IP \fB\-Wno\-overflow\fR 4 .IX Item "-Wno-overflow" درباره سرریز زمان کامپایل در عبارت‌های ثابت هشدار ندهد. .IP \fB\-Wno\-odr\fR 4 .IX Item "-Wno-odr" درباره نقض‌های قاعده One Definition Rule در طول بهینه‌سازی زمان پیوند هشدار می‌دهد. به طور پیش‌فرض فعال است. .IP \fB\-Wopenacc\-parallelism\fR 4 .IX Item "-Wopenacc-parallelism" درباره انتخاب‌های بالقوه نامطلوب مربوط به موازی‌سازی OpenACC هشدار می‌دهد. .IP \fB\-Wno\-openmp\fR 4 .IX Item "-Wno-openmp" درباره کدهای مشکوک OpenMP هشدار می‌دهد. .IP \fB\-Wopenmp\-simd\fR 4 .IX Item "-Wopenmp-simd" اگر مدل هزینه بردارساز، رهنمود simd در OpenMP تنظیم‌شده توسط کاربر را نادیده بگیرد، هشدار می‌دهد. برای تعدیل مدل هزینه می‌توان از گزینهٔ \fB\-fsimd\-cost\-model=unlimited\fR استفاده کرد. .IP "\fB\-Woverride\-init\fR (تنها در C و Objective\-C)" 4 .IX Item "-Woverride-init (C and Objective-C only)" اگر فیلد مقداردهی‌شده‌ای بدون اثرات جانبی هنگام استفاده از designated initializers بازنویسی شود، هشدار می‌دهد. .Sp این هشدار در \fB\-Wextra\fR گنجانده شده است. برای دریافت سایر هشدارهای \fB\-Wextra\fR بدون این مورد، از \fB\-Wextra \&\-Wno\-override\-init\fR استفاده کنید. .IP "\fB\-Wno\-override\-init\-side\-effects\fR (تنها در C و Objective\-C)" 4 .IX Item "-Wno-override-init-side-effects (C and Objective-C only)" اگر فیلد مقداردهی‌شده‌ای با اثرات جانبی هنگام استفاده از designated initializers بازنویسی شود، هشدار ندهد. این هشدار به طور پیش‌فرض فعال است. .IP \fB\-Wpacked\fR 4 .IX Item "-Wpacked" اگر به یک ساختار مشخصه packed داده شود، اما این مشخصه هیچ تاثیری بر چینش یا اندازه ساختار نداشته باشد، هشدار می‌دهد. چنین ساختارهایی ممکن است در ازای فایده‌ای اندک دچار ناترازی شوند. برای نمونه، در این کد، متغیر \f(CW\*(C`f.x\*(C'\fR در \f(CW\*(C`struct bar\*(C'\fR ناتراز است حتی اگر خود \f(CW\*(C`struct bar\*(C'\fR مشخصه packed را نداشته باشد: .Sp .Vb 8 \& struct foo { \& int x; \& char a, b, c, d; \& } _\|_attribute_\|_((packed)); \& struct bar { \& char z; \& struct foo f; \& }; .Ve .IP \fB\-Wnopacked\-bitfield\-compat\fR 4 .IX Item "-Wnopacked-bitfield-compat" نسخه‌های سری 4.1، 4.2 و 4.3 از GCC مشخصهٔ \f(CW\*(C`packed\*(C'\fR را روی فیلدهای بیتی از نوع \f(CW\*(C`char\*(C'\fR نادیده می‌گیرند. این مشکل در GCC 4.4 برطرف شد، اما این تغییر می‌تواند منجر به تفاوت‌هایی در چینش ساختار شود. هنگامی که آفست چنین فیلدی در GCC 4.4 تغییر کرده باشد، GCC به شما اطلاع می‌دهد. برای مثال، در این ساختار دیگر یک فاصله‌گذاری ۴ بیتی بین فیلد \f(CW\*(C`a\*(C'\fR و \f(CW\*(C`b\*(C'\fR وجود ندارد: .Sp .Vb 5 \& struct foo \& { \& char a:4; \& char b:8; \& } _\|_attribute_\|_ ((packed)); .Ve .Sp این هشدار به طور پیش‌فرض فعال است. از \fB\-Wno\-packed\-bitfield\-compat\fR برای غیرفعال کردن این هشدار استفاده کنید. .IP "\fB\-Wpacked\-not\-aligned\fR (تنها در C، C++، Objective\-C و Objective\-C++)" 4 .IX Item "-Wpacked-not-aligned (C, C++, Objective-C and Objective-C++ only)" اگر فیلدی از ساختار با تراز صریحاً مشخص‌شده در یک struct یا union از نوع packed ناتراز باشد، هشدار می‌دهد. برای مثال، در این کد هشداری برای \f(CW\*(C`struct S\*(C'\fR صادر خواهد شد، مانند \f(CW\*(C`warning: alignment 1 of \&\*(Aqstruct S\*(Aq is less than 8\*(C'\fR: .Sp .Vb 4 \& struct _\|_attribute_\|_ ((aligned (8))) S8 { char a[8]; }; \& struct _\|_attribute_\|_ ((packed)) S { \& struct S8 s8; \& }; .Ve .Sp این هشدار توسط \fB\-Wall\fR فعال می‌شود. .IP \fB\-Wpadded\fR 4 .IX Item "-Wpadded" اگر فاصله‌گذاری (padding) در یک ساختار گنجانده شود، چه برای تراز کردن عنصری از ساختار و چه برای تراز کردن کل ساختار، هشدار می‌دهد. گاهی اوقات زمانی که این اتفاق می‌افتد، می‌توان فیلدهای ساختار را بازآرایی کرد تا فاصله‌گذاری کاهش یابد و در نتیجه ساختار کوچک‌تر شود. .IP \fB\-Wredundant\-decls\fR 4 .IX Item "-Wredundant-decls" اگر چیزی بیش از یک بار در همان حوزه اعلان شود، حتی در مواردی که اعلان چندگانه معتبر است و تغییری ایجاد نمی‌کند، هشدار می‌دهد. .IP \fB\-Wrestrict\fR 4 .IX Item "-Wrestrict" زمانی که یک شیء ارجاع‌شده توسط پارامتری با صلاحیت \f(CW\*(C`restrict\*(C'\fR (یا در C++، پارامتری با صلاحیت \f(CW\*(C`_\|_restrict\*(C'\fR) دارای نام مستعار با آرگومان دیگری باشد، یا هنگامی که کپی‌های بین چنین اشیایی هم‌پوشانی داشته باشند، هشدار می‌دهد. برای مثال، فراخوانی تابع \f(CW\*(C`strcpy\*(C'\fR در زیر تلاش می‌کند تا با جایگزینی نویسه‌های اولیه با چهار نویسه آخر، رشته را کوتاه کند. با این حال، چون این فراخوانی نویسه پایانی NUL را در \f(CW\*(C`a[4]\*(C'\fR می‌نویسد، رونوشت‌ها هم‌پوشانی دارند و در مورد این فراخوانی هشدار داده می‌شود. .Sp .Vb 6 \& void foo (void) \& { \& char a[] = "abcd1234"; \& strcpy (a, a + 4); \& ... \& } .Ve .Sp گزینهٔ \fB\-Wrestrict\fR برخی از موارد تداخل ساده را حتی بدون بهینه‌سازی تشخیص می‌دهد، اما در \fB\-O2\fR و بالاتر بهترین عملکرد را دارد. این گزینه در \fB\-Wall\fR گنجانده شده است. .IP "\fB\-Wnested\-externs\fR (تنها در C و Objective\-C)" 4 .IX Item "-Wnested-externs (C and Objective-C only)" اگر یک اعلان \f(CW\*(C`extern\*(C'\fR درون یک تابع مشاهده شود، هشدار می‌دهد. .IP \fB\-Winline\fR 4 .IX Item "-Winline" اگر تابعی که به صورت inline اعلان شده است نتواند درون‌خطی شود، هشدار می‌دهد. حتی با وجود این گزینه، کامپایلر درباره عدم موفقیت در درون‌خطی‌سازی توابعی که در هدرهای سیستمی اعلان شده‌اند هشداری نمی‌دهد. .Sp کامپایلر از روش‌های اکتشافی مختلفی برای تعیین این که آیا تابعی درون‌خطی شود یا نه استفاده می‌کند. برای نمونه، کامپایلر اندازه تابعی که قرار است درون‌خطی شود و میزان درون‌خطی‌سازی انجام‌شده در تابع فعلی را در نظر می‌گیرد. بنابراین، تغییرات ظاهراً ناچیز در برنامه مبدأ می‌تواند باعث ظاهر شدن یا ناپدید شدن هشدارهای تولیدشده توسط \fB\-Winline\fR شود. .IP \fB\-Winterference\-size\fR 4 .IX Item "-Winterference-size" درباره استفاده از \f(CW\*(C`std::hardware_destructive_interference_size\*(C'\fR در C++17 بدون مشخص کردن مقدار آن با \fB\-\-param destructive\-interference\-size\fR هشدار می‌دهد. همچنین درباره مقادیر نامناسب برای آن گزینه هشدار می‌دهد. .Sp این متغیر برای کنترل چینش کلاس و به منظور جلوگیری از اشتراک کاذب (false sharing) در کدهای همروند در نظر گرفته شده است: .Sp .Vb 6 \& struct independent_fields { \& alignas(std::hardware_destructive_interference_size) \& std::atomic one; \& alignas(std::hardware_destructive_interference_size) \& std::atomic two; \& }; .Ve .Sp در اینجا هدف این است که \fBone\fR و \fBtwo\fR به اندازه کافی از هم دور باشند تا عملیات ذخیره‌سازی در یکی نیازمند دسترسی به دیگری برای بارگذاری مجدد خط حافظه نهان نباشد. .Sp به طور پیش‌فرض، گزینه‌های \fB\-\-param destructive\-interference\-size\fR و \&\fB\-\-param constructive\-interference\-size\fR بر اساس گزینهٔ فعلی \fB\-mtune\fR تنظیم می‌شوند؛ معمولاً به اندازه خط حافظه نهان L1 برای پردازنده مقصد، و گاهی به یک محدوده در صورت بهینه‌سازی برای یک مقصد عمومی. بنابراین تمام واحدهای ترجمه که برای استفاده از این متغیرها به سازگاری ABI وابسته‌اند باید با همان \fB\-mtune\fR (یا \fB\-mcpu\fR) کامپایل شوند. .Sp اگر پایداری ABI مهم است، مثلاً اگر این متغیر در یک هدر برای کتابخانه استفاده می‌شود، احتمالاً نباید اصلاً از متغیرهای اندازه تداخل سخت‌افزاری استفاده کنید. در غیر این صورت، می‌توانید با \fB\-\-param\fR مقداری معین را تحمیل کنید. .Sp اگر اطمینان دارید که استفاده شما از این متغیر بر ABI خارج از یک ساخت واحد از پروژه‌تان تأثیر نمی‌گذارد، می‌توانید هشدار را با \fB\-Wno\-interference\-size\fR غیرفعال کنید..IP \fB\-Wint\-in\-bool\-context\fR 4 .IX Item "-Wint-in-bool-context" هنگام استفادهٔ مشکوک از مقادیر صحیح در جاهایی که مقادیر بولی انتظار می‌رود، هشدار می‌دهد؛ مانند عبارت‌های شرطی (?:) با استفاده از ثابت‌های صحیح غیربولی در بافتار بولی، مثل \f(CW\*(C`if (a <= b ? 2 : 3)\*(C'\fR. یا شیفت به چپ اعداد صحیح علامت‌دار در بافتار بولی، مثل \f(CW\*(C`for (a = 0; 1 << a; a++);\*(C'\fR. به همین ترتیب برای انواع ضرب‌ها صرف‌نظر از نوع داده. این هشدار با \fB\-Wall\fR فعال می‌شود. .IP \fB\-Wno\-int\-to\-pointer\-cast\fR 4 .IX Item "-Wno-int-to-pointer-cast" هشدارهای ناشی از تبدیل نوع (cast) یک عدد صحیح به نوع اشاره‌گر با اندازهٔ متفاوت را فرونشانی می‌کند. در C++ تبدیل نوع به یک نوع اشاره‌گر با اندازهٔ کوچک‌تر یک خطا محسوب می‌شود. \fBWint\-to\-pointer\-cast\fR به‌طور پیش‌فرض فعال است. .IP "\fB\-Wno\-pointer\-to\-int\-cast\fR (تنها در C و Objective\-C)" 4 .IX Item "-Wno-pointer-to-int-cast (C and Objective-C only)" هشدارهای ناشی از تبدیل نوع یک اشاره‌گر به یک نوع عدد صحیح با اندازهٔ متفاوت را فرونشانی می‌کند. .IP \fB\-Winvalid\-pch\fR 4 .IX Item "-Winvalid-pch" اگر یک سرآیند پیش‌کامپایل‌شده در مسیر جستجو پیدا شود اما نتوان از آن استفاده کرد، هشدار می‌دهد. .IP \fB\-Winvalid\-utf8\fR 4 .IX Item "-Winvalid-utf8" در صورت یافتن یک نویسهٔ نامعتبر UTF\-8 هشدار می‌دهد. این هشدار به‌طور پیش‌فرض برای C++23 در صورت استفاده از \fB\-finput\-charset=UTF\-8\fR روشن است و با \fB\-pedantic\-errors\fR به خطا تبدیل می‌شود. .IP \fB\-Wno\-unicode\fR 4 .IX Item "-Wno-unicode" اشکال نامعتبر توالی‌های گریز مرزبندی‌شده یا نام‌دار را که به عنوان نشانه‌های (tokens) جداگانه در نظر گرفته می‌شوند، عیب‌یابی نکن. \fBWunicode\fR به‌طور پیش‌فرض فعال است. .IP \fB\-Wlong\-long\fR 4 .IX Item "-Wlong-long" در صورت استفاده از نوع \f(CW\*(C`long long\*(C'\fR هشدار می‌دهد. این گزینه توسط \&\fB\-Wpedantic\fR یا \fB\-Wtraditional\fR در حالت‌های ISO C90 و C++98 فعال می‌شود. برای مهار پیام‌های هشدار، از \fB\-Wno\-long\-long\fR استفاده کنید. .Sp این هشدار با \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد. .IP \fB\-Wvariadic\-macros\fR 4 .IX Item "-Wvariadic-macros" اگر در حالت ISO C90 از ماکروهای با تعداد آرگومان متغیر استفاده شود، یا اگر در حالت ISO C99 نحو جایگزین GNU به کار رود، هشدار می‌دهد. این گزینه توسط \fB\-Wpedantic\fR یا \fB\-Wtraditional\fR فعال می‌شود. برای مهار پیام‌های هشدار، از \fB\-Wno\-variadic\-macros\fR استفاده کنید. .IP \fB\-Wno\-varargs\fR 4 .IX Item "-Wno-varargs" در مورد استفاده‌های مشکوک از ماکروهای به‌کاررفته برای مدیریت آرگومان‌های متغیر مانند \f(CW\*(C`va_start\*(C'\fR هشدار نده. این هشدارها به‌طور پیش‌فرض فعال هستند. .IP \fB\-Wvector\-operation\-performance\fR 4 .IX Item "-Wvector-operation-performance" اگر عملیات برداری از طریق قابلیت‌های SIMD معماری پیاده‌سازی نشده باشد، هشدار می‌دهد. این گزینه عمدتاً برای تنظیم کارایی سودمند است. عملیات برداری می‌تواند به صورت تکه‌تکه (\f(CW\*(C`piecewise\*(C'\fR) پیاده‌سازی شود، به این معنی که عملیات اسکالر روی تک‌تک عناصر بردار انجام می‌شود؛ به صورت موازی (\f(CW\*(C`in parallel\*(C'\fR)، به این معنی که عملیات برداری با استفاده از اسکالرهای نوع پهن‌تر پیاده‌سازی می‌شود که معمولاً از نظر کارایی بهینه‌تر است؛ و به عنوان یک اسکالر منفرد (\f(CW\*(C`as a single scalar\*(C'\fR)، به این معنی که بردار در یک نوع اسکالر جا می‌گیرد. .IP \fB\-Wvla\fR 4 .IX Item "-Wvla" اگر یک آرایه با طول متغیر در کد استفاده شود، هشدار می‌دهد. \&\fB\-Wno\-vla\fR از هشدار \fB\-Wpedantic\fR برای آرایه‌های با طول متغیر جلوگیری می‌کند. .Sp این هشدار با \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد. .IP \fB\-Wvla\-larger\-than=\fR\fIbyte\-size\fR 4 .IX Item "-Wvla-larger-than=byte-size" در صورت استفاده از این گزینه، کامپایلر برای اعلان آرایه‌های با طول متغیری که اندازهٔ آن‌ها نامحدود است، یا توسط آرگومانی محدود شده که اجازه می‌دهد اندازهٔ آرایه از \fIbyte\-size\fR بایت فراتر رود، هشدار می‌دهد. این شبیه به نحوهٔ کارکرد \&\fB\-Walloca\-larger\-than=\fR\fIbyte\-size\fR است، اما برای آرایه‌های با طول متغیر. .Sp توجه داشته باشید که GCC ممکن است آرایه‌های کوچک با طول متغیر با اندازهٔ معلوم را به آرایه‌های معمولی بهینه‌سازی کند، بنابراین این هشدار ممکن است برای چنین آرایه‌هایی صادر نشود. .Sp گزینهٔ \fB\-Wvla\-larger\-than=\fR\fBPTRDIFF_MAX\fR به‌طور پیش‌فرض فعال است اما معمولاً تنها زمانی مؤثر است که \fB\-ftree\-vrp\fR فعال باشد (پیش‌فرض برای \fB\-O2\fR و بالاتر). .Sp همچنین ببینید: \fB\-Walloca\-larger\-than=\fR\fIbyte\-size\fR. .IP \fB\-Wno\-vla\-larger\-than\fR 4 .IX Item "-Wno-vla-larger-than" هشدارهای \fB\-Wvla\-larger\-than=\fR را غیرفعال می‌کند. این گزینه معادل \&\fB\-Wvla\-larger\-than=\fR\fBSIZE_MAX\fR یا مقادیر بزرگ‌تر از آن است. .IP \fB\-Wvla\-parameter\fR 4 .IX Item "-Wvla-parameter" در مورد اعلان‌های مجدد توابعی که شامل آرگومان‌هایی از نوع آرایه با طول متغیر با فرم‌ها یا انواع ناسازگار هستند هشدار می‌دهد، و امکان تشخیص دسترسی‌های خارج از محدوده به چنین پارامترهایی را از طریق هشدارهایی مانند \&\fB\-Warray\-bounds\fR فراهم می‌کند. .Sp اگر نخستین اعلان تابع از فرم VLA استفاده کند، حد تعیین‌شده در آرایه به عنوان حداقل تعداد عناصری در نظر گرفته می‌شود که انتظار می‌رود در فراخوانی‌های تابع ارائه شوند و حداکثر تعداد عناصری که توسط آن قابل دسترسی هستند. ناتوانی در ارائهٔ آرگومان‌هایی با اندازهٔ کافی یا دسترسی فراتر از حداکثر تعداد عناصر ممکن است گزارش شود. .Sp برای مثال، این هشدار برای اعلان‌های مجدد زیر فعال می‌شود زیرا اعلان نخست اجازه می‌دهد آرایه‌ای با هر اندازه‌ای به \f(CW\*(C`f\*(C'\fR فرستاده شود، در حالی که اعلان دوم مشخص می‌کند که آرگومان آرایه باید حداقل \f(CW\*(C`n\*(C'\fR عنصر داشته باشد. علاوه بر این، فراخوانی \f(CW\*(C`f\*(C'\fR با پارامتر مرزی VLA متناظر که فراتر از کران واقعی VLA است نیز موجب فعال شدن یک هشدار می‌شود. .Sp .Vb 3 \& void f (int n, int[n]); \& // warning: argument 2 previously declared as a VLA \& void f (int, int[]); \& \& void g (int n) \& { \& if (n > 4) \& return; \& int a[n]; \& // warning: access to a by f may be out of bounds \& f (sizeof a, a); \& ... \& } .Ve .Sp گزینهٔ \fB\-Wvla\-parameter\fR در \fB\-Wall\fR گنجانده شده است. گزینهٔ \&\fB\-Warray\-parameter\fR هشدارهایی را برای مشکلات مشابه در رابطه با آرگومان‌های آرایهٔ معمولی صادر می‌کند. .IP \fB\-Wvolatile\-register\-var\fR 4 .IX Item "-Wvolatile-register-var" اگر یک متغیر ثبات (register variable) به‌صورت volatile اعلان شود، هشدار می‌دهد. اصلاح‌کنندهٔ volatile مانع از تمامی بهینه‌سازی‌هایی که ممکن است خواندن‌ها و/یا نوشتن‌ها در متغیرهای ثبات را حذف کنند، نمی‌شود. این هشدار توسط \&\fB\-Wall\fR فعال می‌شود. .IP "\fB\-Wno\-xor\-used\-as\-pow\fR (تنها در C، C++، Objective\-C و Objective\-C++)" 4 .IX Item "-Wno-xor-used-as-pow (C, C++, Objective-C and Objective-C++ only)" هشدارهای مربوط به استفاده از \f(CW\*(C`^\*(C'\fR (عملگر XOR) را در مواردی که به نظر می‌رسد منظور در کد به توان رساندن بوده است، غیرفعال می‌کند. به‌طور خاص، این هشدار زمانی صادر می‌شود که سمت چپ ثابت ده‌دهی 2 یا 10 باشد و سمت راست نیز یک ثابت ده‌دهی باشد. .Sp در C و C++، عملگر \f(CW\*(C`^\*(C'\fR به معنای XOR (یا انحصاری) است، در حالی که در برخی زبان‌های دیگر (مانند TeX و برخی نگارش‌های BASIC) به معنای توان است. .Sp این هشدار را می‌توان با تبدیل یکی از عملوندها به هگزادسیمال و همچنین با کامپایل کردن با \fB\-Wno\-xor\-used\-as\-pow\fR برطرف کرد. .IP \fB\-Wdisabled\-optimization\fR 4 .IX Item "-Wdisabled-optimization" اگر یک گذر بهینه‌سازی (optimization pass) درخواست‌شده غیرفعال شود، هشدار می‌دهد. این هشدار عموماً نشان‌دهندهٔ اشکالی در کد شما نیست؛ بلکه صرفاً بیانگر آن است که بهینه‌سازهای GCC قادر به پردازش مؤثر کد نیستند. اغلب، مشکل این است که کد شما بیش از حد بزرگ یا بیش از حد پیچیده است؛ GCC زمانی که خودِ بهینه‌سازی احتمالاً زمان بیش از حدی ببرد، از بهینه‌سازی برنامه‌ها خودداری می‌کند. .IP "\fB\-Wpointer\-sign\fR (تنها در C و Objective\-C)" 4 .IX Item "-Wpointer-sign (C and Objective-C only)" برای ارسال آرگومان اشاره‌گر یا انتساب با وضعیت علامت‌داری (signedness) متفاوت، هشدار می‌دهد. این گزینه فقط برای C و Objective\-C پشتیبانی می‌شود. این هشدار توسط \&\fB\-Wall\fR و \fB\-Wpedantic\fR به صورت ضمنی اعمال می‌شود، و با \&\fB\-Wno\-pointer\-sign\fR قابل غیرفعال‌سازی است. .Sp این هشدار با \fB\-pedantic\-errors\fR به یک خطا ارتقا می‌یابد. .IP \fB\-Wstack\-protector\fR 4 .IX Item "-Wstack-protector" این گزینه تنها زمانی فعال است که \fB\-fstack\-protector\fR فعال باشد. این گزینه دربارهٔ توابعی که در برابر تخریب پشته (stack smashing) محافظت نشده‌اند هشدار می‌دهد. .IP \fB\-Woverlength\-strings\fR 4 .IX Item "-Woverlength-strings" دربارهٔ ثابت‌های رشته‌ای که طولانی‌تر از طول «حداقلِ حداکثر» مشخص‌شده در استاندارد C هستند، هشدار می‌دهد. کامپایلرهای امروزی عموماً به ثابت‌های رشته‌ای که بسیار طولانی‌تر از حد مجاز استاندارد هستند اجازه می‌دهند، اما برنامه‌هایی با قابلیت حمل بالا باید از استفاده از رشته‌های طولانی‌تر خودداری کنند. .Sp این محدودیت \fIپس از\fR الحاق ثابت‌های رشته‌ای اعمال می‌شود و نویسهٔ پایانی NUL را شمارش نمی‌کند. در C90 این محدودیت 509 نویسه بود؛ در C99 به 4095 افزایش یافت. C++98 حداقلِ حداکثرِ هنجاری (normative) مشخصی تعیین نمی‌کند، بنابراین رشته‌های بیش از حد طولانی در C++ گزارش نمی‌شوند. .Sp این گزینه به صورت ضمنی توسط \fB\-Wpedantic\fR فعال می‌شود، و با \&\fB\-Wno\-overlength\-strings\fR قابل غیرفعال‌سازی است. .IP "\fB\-Wunsuffixed\-float\-constants\fR (تنها در C و Objective\-C)" 4 .IX Item "-Wunsuffixed-float-constants (C and Objective-C only)" برای هر ثابت ممیز شناوری که پسوند ندارد، هشدار صادر می‌کند. هنگامی که همراه با \fB\-Wsystem\-headers\fR استفاده شود، دربارهٔ چنین ثابت‌هایی در فایل‌های سرآیند سیستم هشدار می‌دهد. این می‌تواند هنگام آماده‌سازی کد برای استفاده با پراگمای \f(CW\*(C`FLOAT_CONST_DECIMAL64\*(C'\fR از افزونهٔ ممیز شناور ده‌دهی برای C99 سودمند باشد..IP \fB\-Wno\-lto\-type\-mismatch\fR 4 .IX Item "-Wno-lto-type-mismatch" در طول بهینه‌سازی زمان پیوند (LTO)، دربارهٔ عدم تطابق نوع در اعلان‌های سراسری از واحدهای ترجمهٔ متفاوت هشدار ندهد. نیازمند فعال بودن \fB\-flto\fR است. به‌طور پیش‌فرض فعال است. .IP "\fB\-Wno\-designated\-init\fR (تنها در C و Objective\-C)" 4 .IX Item "-Wno-designated-init (C and Objective-C only)" هشدارهایی را که هنگام استفاده از یک مقداردهی اولیهٔ مکانی (positional initializer) برای مقداردهی اولیهٔ ساختاری علامت‌گذاری‌شده با مشخصهٔ \f(CW\*(C`designated_init\*(C'\fR صادر می‌شوند، فرونشانی می‌کند. .SS "گزینه‌های واپایش تحلیل ایستا (Options That Control Static Analysis)" .IX Subsection "Options That Control Static Analysis" .IP \fB\-fanalyzer\fR 4 .IX Item "-fanalyzer" این گزینه تحلیل ایستای جریان برنامه را فعال می‌کند که به دنبال مسیرهای بین‌روالی «جالب» درون کد می‌گردد و برای مشکلات یافت‌شده در آن‌ها هشدار صادر می‌کند. .Sp این تحلیل بسیار سنگین‌تر از سایر هشدارهای GCC است. .Sp از دیدگاه فنی، این گزینه یک اجرای نمادین هدایت‌شده با پوشش (coverage\-guided symbolic execution) را بر روی کد در حال ترجمه انجام می‌دهد. این تحلیل نه معتبر (sound) است و نه کامل (complete): می‌تواند دارای مثبت کاذب (false positive) و منفی کاذب (false negative) باشد. این ابزار به جای اثبات درستی برنامه، ابزاری برای یافتن باگ است. .Sp تحلیل‌گر در این نسخه تنها برای استفاده روی کدهای C مناسب است. .Sp فعال کردن این گزینه در عمل هشدارهای زیر را فعال می‌کند: .Sp \&\fB\-Wanalyzer\-allocation\-size \&\-Wanalyzer\-deref\-before\-check \&\-Wanalyzer\-double\-fclose \&\-Wanalyzer\-double\-free \&\-Wanalyzer\-exposure\-through\-output\-file \&\-Wanalyzer\-exposure\-through\-uninit\-copy \&\-Wanalyzer\-fd\-access\-mode\-mismatch \&\-Wanalyzer\-fd\-double\-close \&\-Wanalyzer\-fd\-leak \&\-Wanalyzer\-fd\-phase\-mismatch \&\-Wanalyzer\-fd\-type\-mismatch \&\-Wanalyzer\-fd\-use\-after\-close \&\-Wanalyzer\-fd\-use\-without\-check \&\-Wanalyzer\-file\-leak \&\-Wanalyzer\-free\-of\-non\-heap \&\-Wanalyzer\-imprecise\-fp\-arithmetic \&\-Wanalyzer\-infinite\-loop \&\-Wanalyzer\-infinite\-recursion \&\-Wanalyzer\-jump\-through\-null \&\-Wanalyzer\-malloc\-leak \&\-Wanalyzer\-mismatching\-deallocation \&\-Wanalyzer\-null\-argument \&\-Wanalyzer\-null\-dereference \&\-Wanalyzer\-out\-of\-bounds \&\-Wanalyzer\-overlapping\-buffers \&\-Wanalyzer\-possible\-null\-argument \&\-Wanalyzer\-possible\-null\-dereference \&\-Wanalyzer\-putenv\-of\-auto\-var \&\-Wanalyzer\-shift\-count\-negative \&\-Wanalyzer\-shift\-count\-overflow \&\-Wanalyzer\-stale\-setjmp\-buffer \&\-Wanalyzer\-tainted\-allocation\-size \&\-Wanalyzer\-tainted\-array\-index \&\-Wanalyzer\-tainted\-assertion \&\-Wanalyzer\-tainted\-divisor \&\-Wanalyzer\-tainted\-offset \&\-Wanalyzer\-tainted\-size \&\-Wanalyzer\-undefined\-behavior\-ptrdiff \&\-Wanalyzer\-undefined\-behavior\-strtok \&\-Wanalyzer\-unsafe\-call\-within\-signal\-handler \&\-Wanalyzer\-use\-after\-free \&\-Wanalyzer\-use\-of\-pointer\-in\-stale\-stack\-frame \&\-Wanalyzer\-use\-of\-uninitialized\-value \&\-Wanalyzer\-va\-arg\-type\-mismatch \&\-Wanalyzer\-va\-list\-exhausted \&\-Wanalyzer\-va\-list\-leak \&\-Wanalyzer\-va\-list\-use\-after\-va\-end \&\-Wanalyzer\-write\-to\-const \&\-Wanalyzer\-write\-to\-string\-literal\fR .Sp این گزینه تنها در صورتی در دسترس است که GCC با پشتیبانی فعال از تحلیل‌گر (analyzer) پیکربندی شده باشد. .IP \fB\-Wanalyzer\-symbol\-too\-complex\fR 4 .IX Item "-Wanalyzer-symbol-too-complex" اگر \fB\-fanalyzer\fR فعال باشد، تحلیل‌گر از روش‌های اکتشافی (heuristics) گوناگونی برای تلاش جهت ردیابی وضعیت حافظه استفاده می‌کند، اما این روش‌ها ممکن است در مواجهه با کدهای بیش از حد پیچیده با شکست مواجه شوند. .Sp به‌طور پیش‌فرض، اگر مقادیر عبارات از آستانهٔ تعریف‌شده توسط \&\fB\-\-param analyzer\-max\-svalue\-depth=\fR\fIvalue\fR فراتر روند، تحلیل بی‌صدا ردیابی آن‌ها را متوقف کرده و به یک بازنمود غیردقیق برای این‌گونه عبارات بازمی‌گردد. گزینهٔ \fB\-Wanalyzer\-symbol\-too\-complex\fR در صورت رخ دادن این وضعیت هشدار می‌دهد. .IP \fB\-Wanalyzer\-too\-complex\fR 4 .IX Item "-Wanalyzer-too-complex" اگر \fB\-fanalyzer\fR فعال باشد، تحلیل‌گر از روش‌های اکتشافی گوناگونی برای تلاش جهت کاوش جریان کنترل و جریان داده درون برنامه استفاده می‌کند، اما این روش‌ها ممکن است در مواجهه با کدهای بیش از حد پیچیده ناکام بمانند. .Sp به‌طور پیش‌فرض، اگر کد برای کاوش کامل توسط تحلیل‌گر بیش از حد پیچیده باشد و به یک حد درونی برسد، تحلیل بی‌صدا متوقف می‌شود. گزینهٔ \fB\-Wanalyzer\-too\-complex\fR در صورت رخ دادن این وضعیت هشدار می‌دهد. .IP \fB\-Wno\-analyzer\-allocation\-size\fR 4 .IX Item "-Wno-analyzer-allocation-size" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \fB\-Wno\-analyzer\-allocation\-size\fR استفاده کنید. .Sp این تشخیص برای مسیرهایی در کد هشدار می‌دهد که در آن‌ها یک اشاره‌گر به بافر، برای اشاره به بافری با اندازه‌ای که مضربی از \f(CW\*(C`sizeof (*pointer)\*(C'\fR نیست مقداردهی شده باشد. .Sp ببینید: CWE\-131: Incorrect Calculation of Buffer Size (\f(CW\*(C`https://cwe.mitre.org/data/definitions/131.html\*(C'\fR). .IP \fB\-Wno\-analyzer\-deref\-before\-check\fR 4 .IX Item "-Wno-analyzer-deref-before-check" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ از \&\fB\-Wno\-analyzer\-deref\-before\-check\fR برای غیرفعال کردن آن استفاده کنید. .Sp این تشخیص برای مسیرهایی در کد هشدار می‌دهد که در آن‌ها یک اشاره‌گر *پس از* اینکه از قبل ارجاع‌زدایی (dereference) شده است، برای \f(CW\*(C`NULL\*(C'\fR بررسی می‌شود، که نشان می‌دهد اشاره‌گر می‌توانسته NULL باشد. چنین مواردی بیانگر آن است که بررسی برای NULL یا زائد است، یا اینکه باید به قبل از ارجاع‌زدایی اشاره‌گر منتقل شود. .Sp این تشخیص همچنین مقادیر دریافت‌شده توسط آرگومان تابعی را که با \f(CW\*(C`_\|_attribute_\|_((nonnull))\*(C'\fR علامت‌گذاری شده، نیازمند مقدار غیر\-NULL تلقی می‌کند و بنابراین اگر چنین مقادیری پس از بازگشت از فراخوانی تابع برای \f(CW\*(C`NULL\*(C'\fR بررسی شوند، هشدار خواهد داد. .Sp بعید است این تشخیص در صورت فعال بودن هر سطحی از بهینه‌سازی گزارش شود، زیرا منطق بهینه‌سازی GCC معمولاً چنین بررسی‌هایی برای NULL را زائد تشخیص داده و پیش از آنکه تحلیل‌گر آن‌ها را «ببیند»، با بهینه‌سازی حذف می‌کند. بنابراین هنگام تلاش برای برانگیختن این تشخیص، بهینه‌سازی باید غیرفعال باشد. .IP \fB\-Wno\-analyzer\-double\-fclose\fR 4 .IX Item "-Wno-analyzer-double-fclose" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ از \&\fB\-Wno\-analyzer\-double\-fclose\fR برای غیرفعال کردن آن استفاده کنید. .Sp این تشخیص برای مسیرهایی در کد هشدار می‌دهد که در آن‌ها روی یک \f(CW\*(C`FILE *\*(C'\fR ممکن است بیش از یک بار \f(CW\*(C`fclose\*(C'\fR فراخوانی شود. .Sp ببینید: CWE\-1341: Multiple Releases of Same Resource or Handle (\f(CW\*(C`https://cwe.mitre.org/data/definitions/1341.html\*(C'\fR). .IP \fB\-Wno\-analyzer\-double\-free\fR 4 .IX Item "-Wno-analyzer-double-free" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ از \&\fB\-Wno\-analyzer\-double\-free\fR برای غیرفعال کردن آن استفاده کنید. .Sp این تشخیص برای مسیرهایی در کد هشدار می‌دهد که در آن‌ها روی یک اشاره‌گر ممکن است بیش از یک بار یک تابع آزادساز فراخوانی شود، خواه \f(CW\*(C`free\*(C'\fR باشد، یا یک تابع آزادساز که با مشخصهٔ \f(CW\*(C`malloc\*(C'\fR ارجاع داده شده است. .Sp ببینید: CWE\-415: Double Free (\f(CW\*(C`https://cwe.mitre.org/data/definitions/415.html\*(C'\fR). .IP \fB\-Wno\-analyzer\-exposure\-through\-output\-file\fR 4 .IX Item "-Wno-analyzer-exposure-through-output-file" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ از \&\fB\-Wno\-analyzer\-exposure\-through\-output\-file\fR برای غیرفعال کردن آن استفاده کنید. .Sp این تشخیص برای مسیرهایی در کد هشدار می‌دهد که در آن‌ها یک مقدار حساس امنیتی در یک فایل خروجی نوشته می‌شود (مانند نوشتن گذرواژه در یک فایل لاگ). .Sp ببینید: CWE\-532: Information Exposure Through Log Files (\f(CW\*(C`https://cwe.mitre.org/data/definitions/532.html\*(C'\fR). .IP \fB\-Wanalyzer\-exposure\-through\-uninit\-copy\fR 4 .IX Item "-Wanalyzer-exposure-through-uninit-copy" این هشدار هم نیازمند \fB\-fanalyzer\fR و هم نیازمند استفاده از یک افزونه برای مشخص کردن تابعی است که از میان یک «مرز اعتماد» داده کپی می‌کند. از \&\fB\-Wno\-analyzer\-exposure\-through\-uninit\-copy\fR برای غیرفعال کردن آن استفاده کنید. .Sp این تشخیص برای «نشت اطلاعات» (infoleaks) هشدار می‌دهد \- مسیرهایی درون کد که در آن‌ها مقادیر مقداردهی‌نشده از یک مرز امنیتی عبور کرده و کپی می‌شوند (مانند کدی در هستهٔ سیستم‌عامل که یک ساختار با مقداردهی ناقص در پشته را به فضای کاربری کپی می‌کند). .Sp ببینید: CWE\-200: Exposure of Sensitive Information to an Unauthorized Actor (\f(CW\*(C`https://cwe.mitre.org/data/definitions/200.html\*(C'\fR). .IP \fB\-Wno\-analyzer\-fd\-access\-mode\-mismatch\fR 4 .IX Item "-Wno-analyzer-fd-access-mode-mismatch" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ از \&\fB\-Wno\-analyzer\-fd\-access\-mode\-mismatch\fR برای غیرفعال کردن آن استفاده کنید. .Sp این تشخیص برای مسیرهایی در کد هشدار می‌دهد که در آن‌ها برای \&\f(CW\*(C`read\*(C'\fR روی یک توصیف‌گر فایل فقط\-نوشتنی تلاشی صورت می‌گیرد، یا بالعکس. .Sp این تشخیص همچنین برای مسیرهایی در کد هشدار می‌دهد که در آن‌ها تابعی با مشخصهٔ \&\f(CW\*(C`fd_arg_read (N)\*(C'\fR با یک توصیف‌گر فایل بازشده با \&\f(CW\*(C`O_WRONLY\*(C'\fR در آرگومان مرجع \f(CW\*(C`N\*(C'\fR فراخوانی شده باشد، یا تابعی با مشخصهٔ \&\f(CW\*(C`fd_arg_write (N)\*(C'\fR با یک توصیف‌گر فایل بازشده با \&\f(CW\*(C`O_RDONLY\*(C'\fR در آرگومان مرجع \fIN\fR فراخوانی شود..IP \fB\-Wno\-analyzer\-fd\-double\-close\fR 4 .IX Item "-Wno-analyzer-fd-double-close" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ از \&\fB\-Wno\-analyzer\-fd\-double\-close\fR برای غیرفعال کردن آن استفاده کنید. .Sp این پیام تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها یک توصیف‌کننده فایل ممکن است بیش از یک‌بار بسته شود. .Sp ببینید CWE\-1341: Multiple Releases of Same Resource or Handle (\f(CW\*(C`https://cwe.mitre.org/data/definitions/1341.html\*(C'\fR). .IP \fB\-Wno\-analyzer\-fd\-leak\fR 4 .IX Item "-Wno-analyzer-fd-leak" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ از \&\fB\-Wno\-analyzer\-fd\-leak\fR برای غیرفعال کردن آن استفاده کنید. .Sp این پیام تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها نشت یک توصیف‌کننده فایلِ باز رخ می‌دهد. .Sp ببینید CWE\-775: Missing Release of File Descriptor or Handle after Effective Lifetime (\f(CW\*(C`https://cwe.mitre.org/data/definitions/775.html\*(C'\fR). .IP \fB\-Wno\-analyzer\-fd\-phase\-mismatch\fR 4 .IX Item "-Wno-analyzer-fd-phase-mismatch" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ از \&\fB\-Wno\-analyzer\-fd\-phase\-mismatch\fR برای غیرفعال کردن آن استفاده کنید. .Sp این پیام تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها عملیاتی در فاز نادرستی از چرخه حیات یک توصیف‌کننده فایل انجام می‌شود. برای نمونه، در صورت تلاش برای فراخوانی \f(CW\*(C`accept\*(C'\fR روی یک سوکت جریانی که هنوز \f(CW\*(C`listen\*(C'\fR با موفقیت روی آن فراخوانی نشده است، هشدار خواهد داد. .Sp ببینید CWE\-666: Operation on Resource in Wrong Phase of Lifetime (\f(CW\*(C`https://cwe.mitre.org/data/definitions/666.html\*(C'\fR). .IP \fB\-Wno\-analyzer\-fd\-type\-mismatch\fR 4 .IX Item "-Wno-analyzer-fd-type-mismatch" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ از \&\fB\-Wno\-analyzer\-fd\-type\-mismatch\fR برای غیرفعال کردن آن استفاده کنید. .Sp این پیام تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها عملیاتی روی نوع نادرستی از توصیف‌کننده فایل انجام می‌شود. برای نمونه، در صورت تلاش برای استفاده از عملیات‌های سوکت روی یک توصیف‌کننده فایل که از طریق \f(CW\*(C`open\*(C'\fR به دست آمده است، یا هنگام تلاش برای استفاده از یک عملیات سوکت جریانی روی یک سوکت دیتاگرام، هشدار می‌دهد. .IP \fB\-Wno\-analyzer\-fd\-use\-after\-close\fR 4 .IX Item "-Wno-analyzer-fd-use-after-close" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ از \&\fB\-Wno\-analyzer\-fd\-use\-after\-close\fR برای غیرفعال کردن آن استفاده کنید. .Sp این پیام تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها عملیات خواندن یا نوشتن روی یک توصیف‌کننده فایلِ بسته فراخوانی شود. .Sp این پیام تشخیصی همچنین درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها تابعی با صفت \f(CW\*(C`fd_arg (N)\*(C'\fR یا \f(CW\*(C`fd_arg_read (N)\*(C'\fR یا \f(CW\*(C`fd_arg_write (N)\*(C'\fR، با یک توصیف‌کننده فایلِ بسته در آرگومان ارجاع‌شده \f(CW\*(C`N\*(C'\fR فراخوانی شود. .IP \fB\-Wno\-analyzer\-fd\-use\-without\-check\fR 4 .IX Item "-Wno-analyzer-fd-use-without-check" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ از \&\fB\-Wno\-analyzer\-fd\-use\-without\-check\fR برای غیرفعال کردن آن استفاده کنید. .Sp این پیام تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها از یک توصیف‌کننده فایل بدون بررسی معتبر بودن آن استفاده شود. .Sp این پیام تشخیصی همچنین درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها تابعی با صفت \f(CW\*(C`fd_arg (N)\*(C'\fR یا \f(CW\*(C`fd_arg_read (N)\*(C'\fR یا \f(CW\*(C`fd_arg_write (N)\*(C'\fR، با یک توصیف‌کننده فایل در آرگومان ارجاع‌شده \f(CW\*(C`N\*(C'\fR، بدون بررسی معتبر بودن آن فراخوانی شود. .IP \fB\-Wno\-analyzer\-file\-leak\fR 4 .IX Item "-Wno-analyzer-file-leak" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ از \&\fB\-Wno\-analyzer\-file\-leak\fR برای غیرفعال کردن آن استفاده کنید. .Sp این پیام تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها یک شیء جریان \f(CW\*(C`FILE *\*(C'\fR از \f(CW\*(C`\*(C'\fR نشت کند. .Sp ببینید CWE\-775: Missing Release of File Descriptor or Handle after Effective Lifetime (\f(CW\*(C`https://cwe.mitre.org/data/definitions/775.html\*(C'\fR). .IP \fB\-Wno\-analyzer\-free\-of\-non\-heap\fR 4 .IX Item "-Wno-analyzer-free-of-non-heap" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ از \&\fB\-Wno\-analyzer\-free\-of\-non\-heap\fR برای غیرفعال کردن آن استفاده کنید. .Sp این پیام تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها \f(CW\*(C`free\*(C'\fR روی یک اشاره‌گر بیرون از heap (مانند یک میانگیر روی پشته یا یک متغیر سراسری) فراخوانی شود. .Sp ببینید CWE\-590: Free of Memory not on the Heap (\f(CW\*(C`https://cwe.mitre.org/data/definitions/590.html\*(C'\fR). .IP \fB\-Wno\-analyzer\-imprecise\-fp\-arithmetic\fR 4 .IX Item "-Wno-analyzer-imprecise-fp-arithmetic" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ از \&\fB\-Wno\-analyzer\-imprecise\-fp\-arithmetic\fR برای غیرفعال کردن آن استفاده کنید. .Sp این پیام تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها محاسبات ممیز شناور در مکان‌هایی استفاده شده‌اند که نیاز به محاسبات دقیق است. این پیام تشخیصی در حال حاضر تنها در صورت استفاده از عملوندهای ممیز شناور در محاسبه اندازه تخصیص حافظه هشدار می‌دهد. .IP \fB\-Wno\-analyzer\-infinite\-loop\fR 4 .IX Item "-Wno-analyzer-infinite-loop" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ از \&\fB\-Wno\-analyzer\-infinite\-loop\fR برای غیرفعال کردن آن استفاده کنید. .Sp این پیام تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که به نظر می‌رسد به یک حلقه بی‌نهایت منجر می‌شوند. .Sp به طور خاص، تحلیل‌گر زمانی این هشدار را صادر می‌کند که حلقه‌ای را «ببیند» که در آن: .RS 4 .IP * 4 هیچ کار قابل‌مشاهده از بیرونی درون حلقه انجام نشود .IP * 4 هیچ راهی برای خروج از حلقه وجود نداشته باشد .IP * 4 تحلیل‌گر در طول اجرای حلقه به اندازه کافی از وضعیت برنامه مطمئن باشد تا بداند موارد بالا برقرار هستند .RE .RS 4 .Sp یکی از شرایطی که باعث صدور این هشدار می‌شود این است که مسیر اجرایی‌ای درون حلقه وجود داشته باشد که طی شدن آن در یک تکرار، مستلزم طی شدن همان مسیر در تمام تکرارهای بعدی باشد. .Sp برای نمونه، مورد زیر را در نظر بگیرید: .Sp .Vb 10 \& while (1) \& { \& char opcode = *cpu_state.pc; \& switch (opcode) \& { \& case OPCODE_FOO: \& handle_opcode_foo (&cpu_state); \& break; \& case OPCODE_BAR: \& handle_opcode_bar (&cpu_state); \& break; \& } \& } .Ve .Sp تحلیل‌گر در مورد بالا هشدار خواهد داد، چرا که اگر \f(CW\*(C`opcode\*(C'\fR با هیچ‌یک از موارد تطابق پیدا نکند، دستور \f(CW\*(C`switch\*(C'\fR شاخه ضمنی \f(CW\*(C`default\*(C'\fR را طی می‌کند و بدنه حلقه بدون انجام هیچ عملیاتی (no\-op) با مقدار \f(CW\*(C`cpu_state.pc\*(C'\fR بدون تغییر باقی می‌ماند؛ در نتیجه در تمامی تکرارهای بعدی از همان مقدار \f(CW\*(C`opcode\*(C'\fR استفاده شده و به یک حلقه بی‌نهایت منتهی می‌شود. .Sp ببینید CWE\-835: Loop with Unreachable Exit Condition (\*(AqInfinite Loop\*(Aq) (\f(CW\*(C`https://cwe.mitre.org/data/definitions/835.html\*(C'\fR). .RE .IP \fB\-Wno\-analyzer\-infinite\-recursion\fR 4 .IX Item "-Wno-analyzer-infinite-recursion" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ از \&\fB\-Wno\-analyzer\-infinite\-recursion\fR برای غیرفعال کردن آن استفاده کنید. .Sp این پیام تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که به نظر می‌رسد به یک بازگشت بی‌نهایت منجر می‌شوند. .Sp به طور خاص، هنگامی که تحلیل‌گر یک فراخوانی بازگشتی را «می‌بیند»، وضعیت حافظه در ورودی فریم جدید را با وضعیت ورود به فریم پیشین آن تابع در پشته مقایسه می‌کند. اگر به نظر برسد هیچ تغییری در حافظه رخ نمی‌دهد، هشدار صادر می‌شود؛ هرگونه تغییر مشاهده‌شده در پارامترها یا متغیرهای سراسری به عنوان عاملی برای پایان یافتن بازگشت فرض شده و در نتیجه مانع صدور هشدار می‌گردد. .Sp این پیام تشخیصی احتمالاً مواردی از بازگشت بی‌نهایت را که پیش از «دیده شدن» توسط تحلیل‌گر توسط بهینه‌ساز به تکرار (حلقه) تبدیل شده‌اند نادیده خواهد گرفت. بنابراین، هنگام تلاش برای فعال‌سازی این پیام تشخیصی، باید بهینه‌سازی غیرفعال شود. .Sp با \fB\-Winfinite\-recursion\fR مقایسه شود، که پیام تشخیصی مشابهی ارائه می‌دهد، اما به شیوه متفاوتی پیاده‌سازی شده است. .Sp ببینید CWE\-674: Uncontrolled Recursion (\f(CW\*(C`https://cwe.mitre.org/data/definitions/674.html\*(C'\fR). .IP \fB\-Wno\-analyzer\-jump\-through\-null\fR 4 .IX Item "-Wno-analyzer-jump-through-null" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ از \&\fB\-Wno\-analyzer\-jump\-through\-null\fR برای غیرفعال کردن آن استفاده کنید. .Sp این پیام تشخیصی درباره مسیرهایی در کد هشدار می‌دهد که در آن‌ها یک اشاره‌گر به تابعِ \f(CW\*(C`NULL\*(C'\fR فراخوانی شود..IP \fB\-Wno\-analyzer\-malloc\-leak\fR 4 .IX Item "-Wno-analyzer-malloc-leak" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-malloc\-leak\fR استفاده کنید. .Sp این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها اشاره‌گری که توسط یک تخصیص‌دهنده حافظه تخصیص یافته است نشت می‌کند: چه \f(CW\*(C`malloc\*(C'\fR و چه تابعی که با مشخصه \f(CW\*(C`malloc\*(C'\fR نشانه‌گذاری شده باشد. .Sp ببینید: CWE\-401: Missing Release of Memory after Effective Lifetime (\f(CW\*(C`https://cwe.mitre.org/data/definitions/401.html\*(C'\fR). .IP \fB\-Wno\-analyzer\-mismatching\-deallocation\fR 4 .IX Item "-Wno-analyzer-mismatching-deallocation" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-mismatching\-deallocation\fR استفاده کنید. .Sp این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها تابع آزادسازی اشتباهی برای مقدار یک اشاره‌گر، بر اساس تابعی که برای تخصیص آن مقدار اشاره‌گر استفاده شده است، فراخوانی می‌شود. این تشخیص درباره عدم تطابق میان \f(CW\*(C`free\*(C'\fR، عملگر اسکالر \f(CW\*(C`delete\*(C'\fR و عملگر برداری \f(CW\*(C`delete[]\*(C'\fR، و همچنین مواردی که با استفاده از مشخصه \f(CW\*(C`malloc\*(C'\fR به عنوان جفت‌های تخصیص‌دهنده/آزادکننده نشانه‌گذاری شده‌اند هشدار خواهد داد. .Sp ببینید: CWE\-762: Mismatched Memory Management Routines (\f(CW\*(C`https://cwe.mitre.org/data/definitions/762.html\*(C'\fR). .IP \fB\-Wno\-analyzer\-out\-of\-bounds\fR 4 .IX Item "-Wno-analyzer-out-of-bounds" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-out\-of\-bounds\fR استفاده کنید. .Sp این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها یک بافر قطعاً خارج از محدوده خوانده یا نوشته می‌شود. این تشخیص برای مواردی اعمال می‌شود که تحلیل‌گر قادر به تعیین یک آفست ثابت باشد، و برای دسترسی‌های فراتر از انتهای بافر، همچنین یک ظرفیت ثابت را تعیین کند. افزون بر این، هنگامی که آفست و ظرفیت هر دو به صورت نمادین باشند، این پیام بررسی محدودی برای دسترسی‌های فراتر از انتها انجام می‌دهد. .Sp ببینید: CWE\-119: Improper Restriction of Operations within the Bounds of a Memory Buffer (\f(CW\*(C`https://cwe.mitre.org/data/definitions/119.html\*(C'\fR). .Sp در مواردی که تحلیل‌گر قادر باشد، یک نمودار متنی (text art) تولید می‌کند که رابطه مکانی بین ناحیه حافظه‌ای را که پیش‌بینی می‌کند مورد دسترسی قرار گیرد، در برابر محدوده حافظه‌ای که دسترسی به آن مجاز است به تصویر می‌کشد: این که آیا هم‌پوشانی دارند، مماس هستند، نزدیک یا دور از هم هستند؛ کدام‌یک در حافظه جلوتر یا عقب‌تر است، اندازه‌های نسبی مربوطه، جهت دسترسی (خواندن در مقابل نوشتن)، و در برخی موارد، مقادیر داده‌های درگیر. این نمودار را می‌توان با استفاده از \fB\-fdiagnostics\-text\-art\-charset=none\fR غیرفعال کرد. .IP \fB\-Wno\-analyzer\-overlapping\-buffers\fR 4 .IX Item "-Wno-analyzer-overlapping-buffers" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-overlapping\-buffers\fR استفاده کنید. .Sp این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها بافرهای دارای هم‌پوشانی به یک رابط برنامه‌نویسی (API) فرستاده می‌شوند که رفتار آن در مواجهه با چنین بافرهایی تعریف‌نشده است. .Sp به‌طور مشخص، این تشخیص در فراخوانی توابع زیر رخ می‌دهد: .RS 4 .ie n .IP "*<""memcpy"">" 4 .el .IP *<\f(CWmemcpy\fR> 4 .IX Item "*" .PD 0 .ie n .IP "*<""strcat"">" 4 .el .IP *<\f(CWstrcat\fR> 4 .IX Item "*" .ie n .IP "*<""strcpy"">" 4 .el .IP *<\f(CWstrcpy\fR> 4 .IX Item "*" .PD .RE .RS 4 .Sp برای مواردی که مشخص است بافرها دارای هم‌پوشانی هستند. .RE .IP \fB\-Wno\-analyzer\-possible\-null\-argument\fR 4 .IX Item "-Wno-analyzer-possible-null-argument" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-possible\-null\-argument\fR استفاده کنید. .Sp این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها یک مقدار احتمالاً NULL به آرگومان تابعی فرستاده می‌شود که با مشخصه \f(CW\*(C`_\|_attribute_\|_((nonnull))\*(C'\fR به عنوان نیازمند مقدار غیر\-NULL نشانه‌گذاری شده است. .Sp ببینید: CWE\-690: Unchecked Return Value to NULL Pointer Dereference (\f(CW\*(C`https://cwe.mitre.org/data/definitions/690.html\*(C'\fR). .IP \fB\-Wno\-analyzer\-possible\-null\-dereference\fR 4 .IX Item "-Wno-analyzer-possible-null-dereference" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-possible\-null\-dereference\fR استفاده کنید. .Sp این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها یک مقدار احتمالاً NULL دی‌ریفرنس (dereference) می‌شود. .Sp ببینید: CWE\-690: Unchecked Return Value to NULL Pointer Dereference (\f(CW\*(C`https://cwe.mitre.org/data/definitions/690.html\*(C'\fR). .IP \fB\-Wno\-analyzer\-null\-argument\fR 4 .IX Item "-Wno-analyzer-null-argument" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-null\-argument\fR استفاده کنید. .Sp این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها یک مقدار که قطعاً مشخص است NULL است، به آرگومان تابعی فرستاده می‌شود که با مشخصه \f(CW\*(C`_\|_attribute_\|_((nonnull))\*(C'\fR به عنوان نیازمند مقدار غیر\-NULL نشانه‌گذاری شده است. .Sp ببینید: CWE\-476: NULL Pointer Dereference (\f(CW\*(C`https://cwe.mitre.org/data/definitions/476.html\*(C'\fR). .IP \fB\-Wno\-analyzer\-null\-dereference\fR 4 .IX Item "-Wno-analyzer-null-dereference" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-null\-dereference\fR استفاده کنید. .Sp این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها یک مقدار که قطعاً مشخص است NULL است، دی‌ریفرنس می‌شود. .Sp ببینید: CWE\-476: NULL Pointer Dereference (\f(CW\*(C`https://cwe.mitre.org/data/definitions/476.html\*(C'\fR). .IP \fB\-Wno\-analyzer\-putenv\-of\-auto\-var\fR 4 .IX Item "-Wno-analyzer-putenv-of-auto-var" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-putenv\-of\-auto\-var\fR استفاده کنید. .Sp این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها در فراخوانی تابع \f(CW\*(C`putenv\*(C'\fR، اشاره‌گری به یک متغیر محلی (اتوماتیک) یا بافری روی پشته فرستاده می‌شود. .Sp ببینید: POS34\-C. Do not call \fBputenv()\fR with a pointer to an automatic variable as the argument (\f(CW\*(C`https://wiki.sei.cmu.edu/confluence/x/6NYxBQ\*(C'\fR). .IP \fB\-Wno\-analyzer\-shift\-count\-negative\fR 4 .IX Item "-Wno-analyzer-shift-count-negative" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-shift\-count\-negative\fR استفاده کنید. .Sp این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها تلاش می‌شود یک عملیات شیفت با تعداد منفی انجام گیرد. این گزینه همتای تشخیص \fB\-Wshift\-count\-negative\fR پیاده‌سازی‌شده در فرانت‌اندهای C/C++ است، اما به جای تجزیه صرف درخت نحو، بر اساس تحلیل مسیرهای میان‌روالی (interprocedural) پیاده‌سازی شده است. با این حال، تحلیل‌گر اولویتی به شناسایی چنین مسیرهایی نمی‌دهد، بنابراین در مقایسه با سایر هشدارها، احتمال نتایج منفی کاذب (false negatives) بیشتر است. .IP \fB\-Wno\-analyzer\-shift\-count\-overflow\fR 4 .IX Item "-Wno-analyzer-shift-count-overflow" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-shift\-count\-overflow\fR استفاده کنید. .Sp این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها عملیات شیفت با مقداری بزرگ‌تر یا مساوی با دقت نوع عملوند تلاش می‌شود. این گزینه همتای تشخیص \fB\-Wshift\-count\-overflow\fR پیاده‌سازی‌شده در فرانت‌اندهای C/C++ است، اما به جای تجزیه صرف درخت نحو، بر اساس تحلیل مسیرهای میان‌روالی پیاده‌سازی شده است. با این حال، تحلیل‌گر اولویتی به شناسایی چنین مسیرهایی نمی‌دهد، بنابراین در مقایسه با سایر هشدارها، احتمال نتایج منفی کاذب بیشتر است. .IP \fB\-Wno\-analyzer\-stale\-setjmp\-buffer\fR 4 .IX Item "-Wno-analyzer-stale-setjmp-buffer" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-stale\-setjmp\-buffer\fR استفاده کنید. .Sp این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها \&\f(CW\*(C`longjmp\*(C'\fR برای بازگشت به یک \f(CW\*(C`jmp_buf\*(C'\fR فراخوانی می‌شود که متعلق به یک فراخوانی \f(CW\*(C`setjmp\*(C'\fR در تابعی است که اجرای آن پایان یافته و بازگشته است. .Sp هنگامی که \f(CW\*(C`setjmp\*(C'\fR بر روی یک \f(CW\*(C`jmp_buf\*(C'\fR برای ذخیره نقطه بازگشت فراخوانی می‌شود، فریم پشته را ذخیره می‌کند. زمانی که تابع حاوی فراخوانی \f(CW\*(C`setjmp\*(C'\fR بازگردد، این فریم پشته نامعتبر می‌شود. تلاش برای بازگشت به آن از طریق \f(CW\*(C`longjmp\*(C'\fR، به فریم پشته‌ای ارجاع می‌دهد که دیگر وجود ندارد و به احتمال زیاد منجر به کرش و فروپاشی برنامه (یا عواقب بدتر) خواهد شد. .IP \fB\-Wno\-analyzer\-tainted\-allocation\-size\fR 4 .IX Item "-Wno-analyzer-tainted-allocation-size" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \fB\-Wno\-analyzer\-tainted\-allocation\-size\fR استفاده کنید. .Sp این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها مقداری که می‌تواند تحت کنترل مهاجم باشد، بدون اعتبارسنجی و پاک‌سازی (sanitize)، به عنوان اندازه یک تخصیص حافظه استفاده می‌شود؛ به طوری که مهاجم می‌تواند یک تخصیص بیش از حد بزرگ را تزریق کند و احتمالاً منجر به حمله منع سرویس (DoS) شود. .Sp ببینید: CWE\-789: Memory Allocation with Excessive Size Value (\f(CW\*(C`https://cwe.mitre.org/data/definitions/789.html\*(C'\fR). .IP \fB\-Wno\-analyzer\-tainted\-assertion\fR 4 .IX Item "-Wno-analyzer-tainted-assertion" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \fB\-Wno\-analyzer\-tainted\-assertion\fR استفاده کنید. .Sp این پیام تشخیصی درباره مسیرهایی از کد هشدار می‌دهد که در آن‌ها مقداری که می‌تواند تحت کنترل مهاجم باشد، بدون پاک‌سازی اولیه به عنوان بخشی از یک شرط استفاده می‌شود، و آن شرط از فراخوانی تابعی محافظت می‌کند که با مشخصه \f(CW\*(C`noreturn\*(C'\fR نشانه‌گذاری شده است (مانند تابع \f(CW\*(C`_\|_builtin_unreachable\*(C'\fR). چنین توابعی معمولاً نشان‌دهنده خاتمه غیرعادی برنامه هستند، مانند گرداننده‌های شکست ادعا (assertion failure handlers). برای مثال: .Sp.Vb 1 \& assert (some_tainted_value < SOME_LIMIT); .Ve .Sp در چنین مواردی: .RS 4 .IP * 4 هنگامی که بررسی assertion فعال باشد: مهاجم می‌تواند با تزریق شکست در assertion، یک حمله منع سرویس (denial of service) را تحریک کند .IP * 4 هنگامی که بررسی assertion غیرفعال باشد، مانند زمانی که با تعریف \f(CW\*(C`NDEBUG\*(C'\fR انجام می‌شود، مهاجم می‌تواند داده‌هایی را تزریق کند که فرآیند را مختل سازد، زیرا احتمالاً پیش‌شرطی را که توسط کد فرض شده است نقض می‌کند. .RE .RS 4 .Sp توجه داشته باشید که هنگام غیرفعال بودن بررسی assertion، معمولاً دستورات assertion پیش از آنکه تحلیل‌گر فرصت «دیدن» آن‌ها را داشته باشد توسط پیش‌پردازنده حذف می‌شوند؛ بنابراین این هشدار تشخیصی تنها می‌تواند در ساخت‌هایی هشدار تولید کند که بررسی assertion در آن‌ها فعال است. .Sp برای اهداف این هشدار، هر تابعی که با مشخصهٔ \&\f(CW\*(C`noreturn\*(C'\fR علامت‌گذاری شده باشد، از جمله \f(CW\*(C`_\|_builtin_unreachable\*(C'\fR، به عنوان یک گردانندهٔ احتمالی شکست assertion در نظر گرفته می‌شود. توجه داشته باشید که این توابع گاهی اوقات پیش از آنکه تحلیل‌گر آن‌ها را «ببیند»، توسط بهینه‌ساز حذف می‌شوند. بنابراین هنگام تلاش برای برانگیختن این هشدار تشخیصی، بهینه‌سازی باید غیرفعال شود. .Sp ببینید CWE\-617: Reachable Assertion (\f(CW\*(C`https://cwe.mitre.org/data/definitions/617.html\*(C'\fR). .Sp این هشدار همچنین می‌تواند ساختارهای مشکل‌ساز مانند نمونهٔ زیر را گزارش کند .Sp .Vb 4 \& switch (some_tainted_value) { \& case 0: \& /* [...etc; various valid cases omitted...] */ \& break; \& \& default: \& _\|_builtin_unreachable (); /* BUG: attacker can trigger this */ \& } .Ve .Sp اگرچه مورد بالا، از نظر فنی، یک شکست assertion به شمار نمی‌آید. .RE .IP \fB\-Wno\-analyzer\-tainted\-array\-index\fR 4 .IX Item "-Wno-analyzer-tainted-array-index" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \fB\-Wno\-analyzer\-tainted\-array\-index\fR استفاده کنید. .Sp این هشدار تشخیصی دربارهٔ مسیرهایی در کد هشدار می‌دهد که در آن‌ها مقداری که می‌تواند تحت کنترل مهاجم باشد، بدون پالایش (sanitization) به عنوان اندیس دسترسی به یک آرایه استفاده شده است، به طوری که مهاجم می‌تواند یک دسترسی خارج از محدوده را تزریق کند. .Sp ببینید CWE\-129: Improper Validation of Array Index (\f(CW\*(C`https://cwe.mitre.org/data/definitions/129.html\*(C'\fR). .IP \fB\-Wno\-analyzer\-tainted\-divisor\fR 4 .IX Item "-Wno-analyzer-tainted-divisor" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \fB\-Wno\-analyzer\-tainted\-divisor\fR استفاده کنید. .Sp این هشدار تشخیصی دربارهٔ مسیرهایی در کد هشدار می‌دهد که در آن‌ها مقداری که می‌تواند تحت کنترل مهاجم باشد، بدون پالایش به عنوان مقسوم‌علیه در یک عملیات تقسیم یا باقی‌مانده استفاده شده است، به طوری که مهاجم می‌تواند یک تقسیم بر صفر را تزریق کند. .Sp ببینید CWE\-369: Divide By Zero (\f(CW\*(C`https://cwe.mitre.org/data/definitions/369.html\*(C'\fR). .IP \fB\-Wno\-analyzer\-tainted\-offset\fR 4 .IX Item "-Wno-analyzer-tainted-offset" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \fB\-Wno\-analyzer\-tainted\-offset\fR استفاده کنید. .Sp این هشدار تشخیصی دربارهٔ مسیرهایی در کد هشدار می‌دهد که در آن‌ها مقداری که می‌تواند تحت کنترل مهاجم باشد، بدون پالایش به عنوان آفست اشاره‌گر استفاده شده است، به طوری که مهاجم می‌تواند یک دسترسی خارج از محدوده را تزریق کند. .Sp ببینید CWE\-823: Use of Out\-of\-range Pointer Offset (\f(CW\*(C`https://cwe.mitre.org/data/definitions/823.html\*(C'\fR). .IP \fB\-Wno\-analyzer\-tainted\-size\fR 4 .IX Item "-Wno-analyzer-tainted-size" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \fB\-Wno\-analyzer\-tainted\-size\fR استفاده کنید. .Sp این هشدار تشخیصی دربارهٔ مسیرهایی در کد هشدار می‌دهد که در آن‌ها مقداری که می‌تواند تحت کنترل مهاجم باشد، بدون پالایش به عنوان اندازهٔ عملیاتی مانند \f(CW\*(C`memset\*(C'\fR استفاده شده است، به طوری که مهاجم می‌تواند یک دسترسی خارج از محدوده را تزریق کند. .Sp ببینید CWE\-129: Improper Validation of Array Index (\f(CW\*(C`https://cwe.mitre.org/data/definitions/129.html\*(C'\fR). .IP \fB\-Wno\-analyzer\-undefined\-behavior\-ptrdiff\fR 4 .IX Item "-Wno-analyzer-undefined-behavior-ptrdiff" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-undefined\-behavior\-ptrdiff\fR استفاده کنید. .Sp این هشدار تشخیصی دربارهٔ مسیرهایی در کد هشدار می‌دهد که در آن‌ها تفریق اشاره‌گر در حالتی رخ می‌دهد که اشاره‌گرها به تکه‌های متفاوتی از حافظه ارجاع دارند. چنین کدی به رفتار تعریف‌نشده وابسته است، زیرا تفریق اشاره‌گر تنها برای مواردی تعریف شده است که هر دو اشاره‌گر به داخل (یا دقیقاً بعد از) یک آرایهٔ یکسان اشاره کنند. .Sp ببینید CWE\-469: Use of Pointer Subtraction to Determine Size (\f(CW\*(C`https://cwe.mitre.org/data/definitions/469.html\*(C'\fR). .IP \fB\-Wno\-analyzer\-undefined\-behavior\-strtok\fR 4 .IX Item "-Wno-analyzer-undefined-behavior-strtok" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-undefined\-behavior\-strtok\fR استفاده کنید. .Sp این هشدار تشخیصی دربارهٔ مسیرهایی در کد هشدار می‌دهد که در آن‌ها فراخوانی \f(CW\*(C`strtok\*(C'\fR با رفتار تعریف‌نشده صورت می‌گیرد. .Sp به طور خاص، فرستادن NULL به عنوان اولین پارامتر در نخستین فراخوانی \f(CW\*(C`strtok\*(C'\fR در یک فرآیند، رفتار تعریف‌نشده دارد. .IP \fB\-Wno\-analyzer\-unsafe\-call\-within\-signal\-handler\fR 4 .IX Item "-Wno-analyzer-unsafe-call-within-signal-handler" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-unsafe\-call\-within\-signal\-handler\fR استفاده کنید. .Sp این هشدار تشخیصی دربارهٔ مسیرهایی در کد هشدار می‌دهد که در آن‌ها تابعی که ناامن در برابر سیگنال ناهمگام (async\-signal\-unsafe) شناخته می‌شود (مانند \f(CW\*(C`fprintf\*(C'\fR)، از درون یک گردانندهٔ سیگنال فراخوانی شده است. .Sp ببینید CWE\-479: Signal Handler Use of a Non\-reentrant Function (\f(CW\*(C`https://cwe.mitre.org/data/definitions/479.html\*(C'\fR). .IP \fB\-Wno\-analyzer\-use\-after\-free\fR 4 .IX Item "-Wno-analyzer-use-after-free" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-use\-after\-free\fR استفاده کنید. .Sp این هشدار تشخیصی دربارهٔ مسیرهایی در کد هشدار می‌دهد که در آن‌ها یک اشاره‌گر پس از فراخوانی تابع آزادساز روی آن استفاده می‌شود: چه \f(CW\*(C`free\*(C'\fR باشد، و چه تابع آزادسازی که با مشخصهٔ \f(CW\*(C`malloc\*(C'\fR به آن ارجاع داده شده است. .Sp ببینید CWE\-416: Use After Free (\f(CW\*(C`https://cwe.mitre.org/data/definitions/416.html\*(C'\fR). .IP \fB\-Wno\-analyzer\-use\-of\-pointer\-in\-stale\-stack\-frame\fR 4 .IX Item "-Wno-analyzer-use-of-pointer-in-stale-stack-frame" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-use\-of\-pointer\-in\-stale\-stack\-frame\fR استفاده کنید. .Sp این هشدار تشخیصی دربارهٔ مسیرهایی در کد هشدار می‌دهد که در آن‌ها اشاره‌گری که به متغیری در یک فریم پشتهٔ منقضی‌شده اشاره دارد، مرجع‌زدایی (dereference) می‌شود. .IP \fB\-Wno\-analyzer\-va\-arg\-type\-mismatch\fR 4 .IX Item "-Wno-analyzer-va-arg-type-mismatch" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-va\-arg\-type\-mismatch\fR استفاده کنید. .Sp این هشدار تشخیصی دربارهٔ مسیرهای بین‌روالی در کد هشدار می‌دهد که در آن‌ها تحلیل‌گر تلاشی را برای استفاده از \f(CW\*(C`va_arg\*(C'\fR جهت استخراج مقداری که به یک فراخوانی با تعداد آرگومان متغیر (variadic) فرستاده شده است تشخیص می‌دهد، اما از نوعی استفاده می‌کند که با نوع عبارت فرستاده‌شده به فراخوانی مطابقت ندارد. .Sp ببینید CWE\-686: Function Call With Incorrect Argument Type (\f(CW\*(C`https://cwe.mitre.org/data/definitions/686.html\*(C'\fR). .IP \fB\-Wno\-analyzer\-va\-list\-exhausted\fR 4 .IX Item "-Wno-analyzer-va-list-exhausted" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-va\-list\-exhausted\fR استفاده کنید. .Sp این هشدار تشخیصی دربارهٔ مسیرهای بین‌روالی در کد هشدار می‌دهد که در آن‌ها تحلیل‌گر تلاشی را برای استفاده از \f(CW\*(C`va_arg\*(C'\fR جهت دسترسی به مقدار بعدی فرستاده‌شده به یک فراخوانی با تعداد آرگومان متغیر تشخیص می‌دهد، اما تمام مقادیر درون \&\f(CW\*(C`va_list\*(C'\fR قبلاً مصرف شده‌اند. .Sp ببینید CWE\-685: Function Call With Incorrect Number of Arguments (\f(CW\*(C`https://cwe.mitre.org/data/definitions/685.html\*(C'\fR). .IP \fB\-Wno\-analyzer\-va\-list\-leak\fR 4 .IX Item "-Wno-analyzer-va-list-leak" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-va\-list\-leak\fR استفاده کنید. .Sp این هشدار تشخیصی دربارهٔ مسیرهای بین‌روالی در کد هشدار می‌دهد که در آن‌ها تحلیل‌گر تشخیص می‌دهد که \f(CW\*(C`va_start\*(C'\fR یا \f(CW\*(C`va_copy\*(C'\fR روی یک \f(CW\*(C`va_list\*(C'\fR فراخوانی شده است بدون اینکه فراخوانی متناظری برای \f(CW\*(C`va_end\*(C'\fR انجام شود. .IP \fB\-Wno\-analyzer\-va\-list\-use\-after\-va\-end\fR 4 .IX Item "-Wno-analyzer-va-list-use-after-va-end" این هشدار نیازمند \fB\-fanalyzer\fR است که آن را فعال می‌کند؛ برای غیرفعال کردن آن از \&\fB\-Wno\-analyzer\-va\-list\-use\-after\-va\-end\fR استفاده کنید. .Sp این هشدار تشخیصی دربارهٔ مسیرهای بین‌روالی در کد هشدار می‌دهد که در آن‌ها تحلیل‌گر تلاشی را برای استفاده از یک \f(CW\*(C`va_list\*(C'\fR پس از اینکه \&\f(CW\*(C`va_end\*(C'\fR روی آن فراخوانی شده است، تشخیص می‌دهد. \&\f(CW\*(C`va_list\*(C'\fR..IP \fB\-Wno\-analyzer\-write\-to\-const\fR 4 .IX Item "-Wno-analyzer-write-to-const" این هشدار به \fB\-fanalyzer\fR نیاز دارد که آن را فعال می‌کند؛ برای غیرفعال کردنش از \&\fB\-Wno\-analyzer\-write\-to\-const\fR استفاده کنید. .Sp این پیام تشخیصی در مورد مسیرهایی در کد هشدار می‌دهد که در آن‌ها تحلیل‌گر تلاشی برای نوشتن از طریق یک اشاره‌گر به یک شیء \f(CW\*(C`const\*(C'\fR را شناسایی کند. با این حال، تحلیل‌گر اولویتی برای شناسایی چنین مسیرهایی قائل نمی‌شود، بنابراین موارد منفی کاذب در مقایسه با سایر هشدارها محتمل‌تر هستند. .IP \fB\-Wno\-analyzer\-write\-to\-string\-literal\fR 4 .IX Item "-Wno-analyzer-write-to-string-literal" این هشدار به \fB\-fanalyzer\fR نیاز دارد که آن را فعال می‌کند؛ برای غیرفعال کردنش از \&\fB\-Wno\-analyzer\-write\-to\-string\-literal\fR استفاده کنید. .Sp این پیام تشخیصی در مورد مسیرهایی در کد هشدار می‌دهد که در آن‌ها تحلیل‌گر تلاشی برای نوشتن از طریق یک اشاره‌گر به یک رشته‌ی تحت‌اللفظی (string literal) را شناسایی کند. با این حال، تحلیل‌گر اولویتی برای شناسایی چنین مسیرهایی قائل نمی‌شود، بنابراین موارد منفی کاذب در مقایسه با سایر هشدارها محتمل‌تر هستند. .IP \fB\-Wno\-analyzer\-use\-of\-uninitialized\-value\fR 4 .IX Item "-Wno-analyzer-use-of-uninitialized-value" این هشدار به \fB\-fanalyzer\fR نیاز دارد که آن را فعال می‌کند؛ برای غیرفعال کردنش از \&\fB\-Wno\-analyzer\-use\-of\-uninitialized\-value\fR استفاده کنید. .Sp این پیام تشخیصی در مورد مسیرهایی در کد هشدار می‌دهد که در آن‌ها از یک مقدار مقداردهی‌نشده استفاده شده است. .Sp ببینید: CWE\-457: Use of Uninitialized Variable (\f(CW\*(C`https://cwe.mitre.org/data/definitions/457.html\*(C'\fR). .PP تحلیل‌گر دانشی از پیش تعیین‌شده (hardcoded) درباره‌ی رفتار توابع مدیریت حافظه‌ی زیر دارد: .ie n .IP "*<""alloca"">" 4 .el .IP *<\f(CWalloca\fR> 4 .IX Item "*" .PD 0 .ie n .IP "*<توابع توکار ""_\|_builtin_alloc"",>" 4 .el .IP "*<توابع توکار \f(CW_\|_builtin_alloc\fR,>" 4 .IX Item "*" .PD \&\f(CW\*(C`_\|_builtin_alloc_with_align\*(C'\fR، \f(CW@item\fR \f(CW\*(C`_\|_builtin_calloc\*(C'\fR، \&\f(CW\*(C`_\|_builtin_free\*(C'\fR، \f(CW\*(C`_\|_builtin_malloc\*(C'\fR، \f(CW\*(C`_\|_builtin_memcpy\*(C'\fR، \&\f(CW\*(C`_\|_builtin_memcpy_chk\*(C'\fR، \f(CW\*(C`_\|_builtin_memset\*(C'\fR، \&\f(CW\*(C`_\|_builtin_memset_chk\*(C'\fR، \f(CW\*(C`_\|_builtin_realloc\*(C'\fR، \&\f(CW\*(C`_\|_builtin_stack_restore\*(C'\fR و \f(CW\*(C`_\|_builtin_stack_save\*(C'\fR .ie n .IP "*<""calloc"">" 4 .el .IP *<\f(CWcalloc\fR> 4 .IX Item "*" .PD 0 .ie n .IP "*<""free"">" 4 .el .IP *<\f(CWfree\fR> 4 .IX Item "*" .ie n .IP "*<""malloc"">" 4 .el .IP *<\f(CWmalloc\fR> 4 .IX Item "*" .ie n .IP "*<""memset"">" 4 .el .IP *<\f(CWmemset\fR> 4 .IX Item "*" .ie n .IP "*<""operator delete"">" 4 .el .IP "*<\f(CWoperator delete\fR>" 4 .IX Item "*" .ie n .IP "*<""operator delete []"">" 4 .el .IP "*<\f(CWoperator delete []\fR>" 4 .IX Item "*" .ie n .IP "*<""operator new"">" 4 .el .IP "*<\f(CWoperator new\fR>" 4 .IX Item "*" .ie n .IP "*<""operator new []"">" 4 .el .IP "*<\f(CWoperator new []\fR>" 4 .IX Item "*" .ie n .IP "*<""realloc"">" 4 .el .IP *<\f(CWrealloc\fR> 4 .IX Item "*" .ie n .IP "*<""strdup"">" 4 .el .IP *<\f(CWstrdup\fR> 4 .IX Item "*" .ie n .IP "*<""strndup"">" 4 .el .IP *<\f(CWstrndup\fR> 4 .IX Item "*" .PD .PP درباره‌ی توابع زیر برای کار با توصیف‌کننده‌های فایل: .ie n .IP "*<""open"">" 4 .el .IP *<\f(CWopen\fR> 4 .IX Item "*" .PD 0 .ie n .IP "*<""close"">" 4 .el .IP *<\f(CWclose\fR> 4 .IX Item "*" .ie n .IP "*<""creat"">" 4 .el .IP *<\f(CWcreat\fR> 4 .IX Item "*" .ie n .IP "*<""dup""، ""dup2"" و ""dup3"">" 4 .el .IP "*<\f(CWdup\fR، \f(CWdup2\fR و \f(CWdup3\fR>" 4 .IX Item "*" .ie n .IP "*<""isatty"">" 4 .el .IP *<\f(CWisatty\fR> 4 .IX Item "*" .ie n .IP "*<""pipe"" و ""pipe2"">" 4 .el .IP "*<\f(CWpipe\fR و \f(CWpipe2\fR>" 4 .IX Item "*" .ie n .IP "*<""read"">" 4 .el .IP *<\f(CWread\fR> 4 .IX Item "*" .ie n .IP "*<""write"">" 4 .el .IP *<\f(CWwrite\fR> 4 .IX Item "*" .ie n .IP "*<""socket""، ""bind""، ""listen""، ""accept"" و ""connect"">" 4 .el .IP "*<\f(CWsocket\fR، \f(CWbind\fR، \f(CWlisten\fR، \f(CWaccept\fR و \f(CWconnect\fR>" 4 .IX Item "*" .PD .PP درباره‌ی توابع زیر برای کار با جریان‌های \f(CW\*(C`\*(C'\fR: .ie n .IP "*<توابع توکار ""_\|_builtin_fprintf"",>" 4 .el .IP "*<توابع توکار \f(CW_\|_builtin_fprintf\fR,>" 4 .IX Item "*" \&\f(CW\*(C`_\|_builtin_fprintf_unlocked\*(C'\fR، \f(CW\*(C`_\|_builtin_fputc\*(C'\fR، \&\f(CW\*(C`_\|_builtin_fputc_unlocked\*(C'\fR، \f(CW\*(C`_\|_builtin_fputs\*(C'\fR، \&\f(CW\*(C`_\|_builtin_fputs_unlocked\*(C'\fR، \f(CW\*(C`_\|_builtin_fwrite\*(C'\fR، \&\f(CW\*(C`_\|_builtin_fwrite_unlocked\*(C'\fR، \f(CW\*(C`_\|_builtin_printf\*(C'\fR، \&\f(CW\*(C`_\|_builtin_printf_unlocked\*(C'\fR، \f(CW\*(C`_\|_builtin_putc\*(C'\fR، \&\f(CW\*(C`_\|_builtin_putchar\*(C'\fR، \f(CW\*(C`_\|_builtin_putchar_unlocked\*(C'\fR، \&\f(CW\*(C`_\|_builtin_putc_unlocked\*(C'\fR، \f(CW\*(C`_\|_builtin_puts\*(C'\fR، \&\f(CW\*(C`_\|_builtin_puts_unlocked\*(C'\fR، \f(CW\*(C`_\|_builtin_vfprintf\*(C'\fR و \&\f(CW\*(C`_\|_builtin_vprintf\*(C'\fR .ie n .IP "*<""fopen"">" 4 .el .IP *<\f(CWfopen\fR> 4 .IX Item "*" .PD 0 .ie n .IP "*<""fclose"">" 4 .el .IP *<\f(CWfclose\fR> 4 .IX Item "*" .ie n .IP "*<""ferror"">" 4 .el .IP *<\f(CWferror\fR> 4 .IX Item "*" .ie n .IP "*<""fgets"">" 4 .el .IP *<\f(CWfgets\fR> 4 .IX Item "*" .ie n .IP "*<""fgets_unlocked"">" 4 .el .IP *<\f(CWfgets_unlocked\fR> 4 .IX Item "*" .ie n .IP "*<""fileno"">" 4 .el .IP *<\f(CWfileno\fR> 4 .IX Item "*" .ie n .IP "*<""fread"">" 4 .el .IP *<\f(CWfread\fR> 4 .IX Item "*" .ie n .IP "*<""getc"">" 4 .el .IP *<\f(CWgetc\fR> 4 .IX Item "*" .ie n .IP "*<""getchar"">" 4 .el .IP *<\f(CWgetchar\fR> 4 .IX Item "*" .ie n .IP "*<""fprintf"">" 4 .el .IP *<\f(CWfprintf\fR> 4 .IX Item "*" .ie n .IP "*<""printf"">" 4 .el .IP *<\f(CWprintf\fR> 4 .IX Item "*" .ie n .IP "*<""fwrite"">" 4 .el .IP *<\f(CWfwrite\fR> 4 .IX Item "*" .PD .PP و درباره‌ی توابع زیر: .ie n .IP "*<توابع توکار ""_\|_builtin_expect"",>" 4 .el .IP "*<توابع توکار \f(CW_\|_builtin_expect\fR,>" 4 .IX Item "*" \&\f(CW\*(C`_\|_builtin_expect_with_probability\*(C'\fR، \f(CW\*(C`_\|_builtin_strchr\*(C'\fR، \&\f(CW\*(C`_\|_builtin_strcpy\*(C'\fR، \f(CW\*(C`_\|_builtin_strcpy_chk\*(C'\fR، \&\f(CW\*(C`_\|_builtin_strlen\*(C'\fR، \f(CW\*(C`_\|_builtin_va_copy\*(C'\fR و \&\f(CW\*(C`_\|_builtin_va_start\*(C'\fR .ie n .IP "*<افزونه‌های گنو ""error"" و ""error_at_line"">" 4 .el .IP "*<افزونه‌های گنو \f(CWerror\fR و \f(CWerror_at_line\fR>" 4 .IX Item "*" .PD 0 .ie n .IP "*<""getpass"">" 4 .el .IP *<\f(CWgetpass\fR> 4 .IX Item "*" .ie n .IP "*<""longjmp"">" 4 .el .IP *<\f(CWlongjmp\fR> 4 .IX Item "*" .ie n .IP "*<""putenv"">" 4 .el .IP *<\f(CWputenv\fR> 4 .IX Item "*" .ie n .IP "*<""setjmp"">" 4 .el .IP *<\f(CWsetjmp\fR> 4 .IX Item "*" .ie n .IP "*<""siglongjmp"">" 4 .el .IP *<\f(CWsiglongjmp\fR> 4 .IX Item "*" .ie n .IP "*<""signal"">" 4 .el .IP *<\f(CWsignal\fR> 4 .IX Item "*" .ie n .IP "*<""sigsetjmp"">" 4 .el .IP *<\f(CWsigsetjmp\fR> 4 .IX Item "*" .ie n .IP "*<""strcat"">" 4 .el .IP *<\f(CWstrcat\fR> 4 .IX Item "*" .ie n .IP "*<""strchr"">" 4 .el .IP *<\f(CWstrchr\fR> 4 .IX Item "*" .ie n .IP "*<""strlen"">" 4 .el .IP *<\f(CWstrlen\fR> 4 .IX Item "*".PD .PP علاوه بر این، توابع گوناگون با پیشوند \f(CW\*(C`_\|_analyzer_\*(C'\fR معنای ویژه‌ای برای تحلیل‌گر دارند که در دفترچه راهنمای داخلی GCC (GCC Internals) شرح داده شده‌اند. .PP پارامترهای مرتبط برای کنترل کاوش عبارتند از: .IP "*<\fB\-\-param analyzer\-bb\-explosion\-factor=\fR\fIvalue\fR>" 4 .IX Item "*<--param analyzer-bb-explosion-factor=value>" .PD 0 .IP "*<\fB\-\-param analyzer\-max\-enodes\-per\-program\-point=\fR\fIvalue\fR>" 4 .IX Item "*<--param analyzer-max-enodes-per-program-point=value>" .IP "*<\fB\-\-param analyzer\-max\-recursion\-depth=\fR\fIvalue\fR>" 4 .IX Item "*<--param analyzer-max-recursion-depth=value>" .IP "*<\fB\-\-param analyzer\-min\-snodes\-for\-call\-summary=\fR\fIvalue\fR>" 4 .IX Item "*<--param analyzer-min-snodes-for-call-summary=value>" .PD .PP گزینه‌های زیر تحلیل‌گر را کنترل می‌کنند. .IP \fB\-fanalyzer\-call\-summaries\fR 4 .IX Item "-fanalyzer-call-summaries" تحلیل بین‌رویه‌ای را با محاسبه اثر فراخوانی‌های معین ساده‌سازی می‌کند، به‌جای اینکه تمام مسیرهای درون تابع از محل فراخوانی تا هر بازگشت ممکن را کاوش کند. .Sp در صورت فعال بودن، خلاصه‌های فراخوانی تنها برای توابعی استفاده می‌شوند که بیش از یک محل فراخوانی داشته و به اندازه کافی پیچیده باشند (بر اساس \&\fB\-\-param analyzer\-min\-snodes\-for\-call\-summary=\fR\fIvalue\fR). .IP \fB\-fanalyzer\-checker=\fR\fIname\fR 4 .IX Item "-fanalyzer-checker=name" تحلیل‌گر را تنها به اجرای بررسی‌کننده (checker) نام‌برده‌شده محدود کرده و آن را فعال می‌کند. .IP \fB\-fanalyzer\-debug\-text\-art\-headings\fR 4 .IX Item "-fanalyzer-debug-text-art-headings" این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است. در صورت فعال بودن، تحلیل‌گر حاشیه‌نویسی‌های اضافی به هر نموداری که تولید می‌کند اضافه خواهد کرد. .IP \fB\-fno\-analyzer\-feasibility\fR 4 .IX Item "-fno-analyzer-feasibility" این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است. .Sp به‌طور پیش‌فرض تحلیل‌گر بررسی می‌کند که آیا یک مسیر جریان کنترل امکان‌پذیر برای هر پیام تشخیصی که صادر می‌کند وجود دارد یا خیر: به این معنی که شرایط برقرار با یکدیگر مانعة‌الجمع نباشند. تشخیص‌هایی که هیچ مسیر امکان‌پذیری برای آن‌ها یافت نشود رد می‌شوند. می‌توان این پالایش را با \fB\-fno\-analyzer\-feasibility\fR برای اشکال‌زدایی مشکلات موجود در این کد لغو کرد. .IP \fB\-fanalyzer\-fine\-grained\fR 4 .IX Item "-fanalyzer-fine-grained" این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است. .Sp تحلیل‌گر در داخل یک «گراف گسترده» (exploded graph) می‌سازد که گراف‌های جریان کنترل را با اطلاعات جریان داده ترکیب می‌کند. .Sp به‌طور پیش‌فرض، یک یال در این گراف می‌تواند حاوی اثرات اجرای چندین دستور درون یک بلوک پایه باشد. با \&\fB\-fanalyzer\-fine\-grained\fR، هر دستور یال اختصاصی خود را دریافت می‌کند. .IP \fB\-fanalyzer\-show\-duplicate\-count\fR 4 .IX Item "-fanalyzer-show-duplicate-count" این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است: اگر چند پیام تشخیصی به عنوان موارد تکراری از یکدیگر شناسایی شوند، هنگام گزارش بهترین تشخیص، یادداشتی صادر می‌کند و تعداد تشخیص‌های اضافی را که توسط منطق حذف موارد تکراری نادیده گرفته شده‌اند، اعلام می‌نماید. .IP \fB\-fanalyzer\-show\-events\-in\-system\-headers\fR 4 .IX Item "-fanalyzer-show-events-in-system-headers" به‌طور پیش‌فرض تحلیل‌گر با پنهان کردن رخدادهایی که به‌طور کامل درون یک سرآیند سیستمی قرار دارند، مسیرهای تشخیصی ساده‌شده‌ای صادر می‌کند. با \fB\-fanalyzer\-show\-events\-in\-system\-headers\fR چنین رخدادهایی دیگر نادیده گرفته نمی‌شوند. .IP \fB\-fno\-analyzer\-state\-merge\fR 4 .IX Item "-fno-analyzer-state-merge" این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است. .Sp به‌طور پیش‌فرض تحلیل‌گر تلاش می‌کند با ادغام وضعیت‌های به اندازه کافی مشابه در هر نقطه از برنامه هنگام ساخت «گراف گسترده»، تحلیل را ساده‌سازی کند. با \fB\-fno\-analyzer\-state\-merge\fR می‌توان این ادغام را برای اشکال‌زدایی مسائل مربوط به مدیریت وضعیت متوقف کرد. .IP \fB\-fno\-analyzer\-state\-purge\fR 4 .IX Item "-fno-analyzer-state-purge" این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است. .Sp به‌طور پیش‌فرض تحلیل‌گر تلاش می‌کند تا با پاک‌سازی جنبه‌هایی از وضعیت در یک نقطه از برنامه که به نظر می‌رسد دیگر مرتبط نیستند (مانند مقادیر متغیرهای محلی که در ادامه تابع دسترسی به آن‌ها صورت نمی‌گیرد و ارتباطی با تحلیل نشت حافظه ندارند)، تحلیل را ساده‌تر کند. .Sp با \fB\-fno\-analyzer\-state\-purge\fR می‌توان از این پاک‌سازی وضعیت برای اشکال‌زدایی مسائل مربوط به مدیریت وضعیت جلوگیری کرد. .IP \fB\-fno\-analyzer\-suppress\-followups\fR 4 .IX Item "-fno-analyzer-suppress-followups" این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است. .Sp به‌طور پیش‌فرض تحلیل‌گر پس از برخورد با تشخیص‌های معین، کاوش در یک مسیر اجرا را متوقف می‌کند تا از صدور بالقوه زنجیره‌ای از تشخیص‌های بعدی جلوگیری شود. .Sp تشخیص‌هایی که تحلیل را در امتداد یک مسیر خاتمه می‌دهند عبارتند از: .RS 4 .IP *<\fB\-Wanalyzer\-null\-argument\fR> 4 .IX Item "*<-Wanalyzer-null-argument>" .PD 0 .IP *<\fB\-Wanalyzer\-null\-dereference\fR> 4 .IX Item "*<-Wanalyzer-null-dereference>" .IP *<\fB\-Wanalyzer\-use\-after\-free\fR> 4 .IX Item "*<-Wanalyzer-use-after-free>" .IP *<\fB\-Wanalyzer\-use\-of\-pointer\-in\-stale\-stack\-frame\fR> 4 .IX Item "*<-Wanalyzer-use-of-pointer-in-stale-stack-frame>" .IP *<\fB\-Wanalyzer\-use\-of\-uninitialized\-value\fR> 4 .IX Item "*<-Wanalyzer-use-of-uninitialized-value>" .PD .RE .RS 4 .Sp با \fB\-fno\-analyzer\-suppress\-followups\fR تحلیل‌گر حتی پس از صدور چنین تشخیص‌هایی به کاوش در این مسیرها ادامه خواهد داد، که این امر می‌تواند برای اشکال‌زدایی مسائل درون تحلیل‌گر یا برای معیارسنجی‌های خرد جهت شناسایی رفتار تعریف‌نشده مفید باشد. .RE .IP \fB\-fanalyzer\-transitivity\fR 4 .IX Item "-fanalyzer-transitivity" این گزینه خاصیت تعدی محدودیت‌ها را درون تحلیل‌گر فعال می‌کند. .IP \fB\-fno\-analyzer\-undo\-inlining\fR 4 .IX Item "-fno-analyzer-undo-inlining" این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است. .Sp \&\fB\-fanalyzer\fR در مقایسه با سایر ابزارهای تحلیل کد نسبتاً دیرتر اجرا می‌شود و برخی بهینه‌سازی‌ها پیش‌تر روی کد اعمال شده‌اند. به‌ویژه، ممکن است درون‌خط‌سازی توابع (inlining) رخ داده باشد که باعث می‌شود مسیرهای اجرای بین‌رویه‌ای صادرشده توسط تحلیل‌گر شامل فریم‌های تابعی باشند که با فریم‌های کد منبع اصلی مطابقت ندارند. .Sp به‌طور پیش‌فرض تحلیل‌گر تلاش می‌کند فریم‌های تابع اصلی را بازسازی کرده و رخدادهایی را برای نشان دادن فراخوانی‌های درون‌خط‌شده صادر کند. .Sp با \fB\-fno\-analyzer\-undo\-inlining\fR می‌توان این تلاش برای بازسازی اطلاعات فریم اصلی را غیرفعال کرد، که این کار ممکن است هنگام اشکال‌زدایی مشکلات در تحلیل‌گر یاری‌رسان باشد. .IP \fB\-fanalyzer\-verbose\-edges\fR 4 .IX Item "-fanalyzer-verbose-edges" این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است. این گزینه جزئیات سطح پایین‌تر و مشروح‌تری را در توصیف جریان کنترل درون مسیرهای تشخیصی فعال می‌کند. .IP \fB\-fanalyzer\-verbose\-state\-changes\fR 4 .IX Item "-fanalyzer-verbose-state-changes" این گزینه برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است. این گزینه جزئیات سطح پایین‌تر و مشروح‌تری را در توصیف رخدادهای مربوط به ماشین‌های وضعیت درون مسیرهای تشخیصی فعال می‌کند. .IP \fB\-fanalyzer\-verbosity=\fR\fIlevel\fR 4 .IX Item "-fanalyzer-verbosity=level" این گزینه پیچیدگی مسیرهای جریان کنترلی را که برای تشخیص‌های تحلیل‌گر صادر می‌شوند کنترل می‌کند. .Sp مقدار \fIlevel\fR می‌تواند یکی از موارد زیر باشد: .RS 4 .IP \fB0\fR 4 .IX Item "0" در این سطح، رخدادهای فراخوانی و بازگشت بین‌رویه‌ای، همراه با مرتبط‌ترین رخدادهای تغییر وضعیت مربوط به یک تشخیص نمایش داده می‌شوند. برای مثال، برای یک تشخیص آزادسازی دوگانه (\f(CW\*(C`free\*(C'\fR مضاعف)، هر دو فراخوانی \f(CW\*(C`free\*(C'\fR نشان داده خواهند شد. .IP \fB1\fR 4 .IX Item "1" مشابه سطح قبلی، اما رخدادهای مربوط به ورود به هر تابع را نیز نشان می‌دهد. .IP \fB2\fR 4 .IX Item "2" مشابه سطح قبلی، اما رخدادهای مربوط به جریان کنترل را که در رخ دادن مشکل اهمیت دارند نیز نشان می‌دهد (مانند «طی شدن مسیر درست/true» در یک شرط). .Sp این سطح پیش‌فرض است. .IP \fB3\fR 4 .IX Item "3" مشابه سطح قبلی، اما تمام رخدادهای جریان کنترل را نشان می‌دهد، نه فقط رخدادهای مهم را. .IP \fB4\fR 4 .IX Item "4" این سطح برای توسعه‌دهندگان تحلیل‌گر در نظر گرفته شده است؛ این سطح رخدادهای متفرقه دیگری را که برای اشکال‌زدایی تحلیل‌گر در نظر گرفته شده‌اند اضافه می‌کند. .RE .RS 4 .RE .IP \fB\-fdump\-analyzer\fR 4 .IX Item "-fdump-analyzer" جزئیات درونی درباره اقدامات در حال انجام توسط تحلیل‌گر را در \&\fIfile.analyzer.txt\fR ذخیره می‌کند. گزینه \&\fB\-fdump\-analyzer\-stderr\fR بر این گزینه اولویت دارد..IP \fB\-fdump\-analyzer\-stderr\fR 4 .IX Item "-fdump-analyzer-stderr" تخلیه جزئیات درونی درباره آنچه تحلیل‌گر انجام می‌دهد در stderr. این گزینه بر \fB\-fdump\-analyzer\fR اولویت دارد و آن را لغو می‌کند. .IP \fB\-fdump\-analyzer\-callgraph\fR 4 .IX Item "-fdump-analyzer-callgraph" تخلیه نمایشی از گراف فراخوانی (call graph) مناسب برای مشاهده با GraphViz در \fIfile.callgraph.dot\fR. .IP \fB\-fdump\-analyzer\-exploded\-graph\fR 4 .IX Item "-fdump-analyzer-exploded-graph" تخلیه نمایشی از «گراف منفجرشده» (exploded graph) مناسب برای مشاهده با GraphViz در \fIfile.eg.dot\fR. گره‌ها بر اساس وضعیت‌های ماشین وضعیت برای تأکید بر تغییرات وضعیت با رنگ کدگذاری شده‌اند. .IP \fB\-fdump\-analyzer\-exploded\-nodes\fR 4 .IX Item "-fdump-analyzer-exploded-nodes" صدور پیام‌های تشخیصی برای نشان دادن موقعیت گره‌های «گراف منفجرشده» نسبت به کد منبع برنامه. .IP \fB\-fdump\-analyzer\-exploded\-nodes\-2\fR 4 .IX Item "-fdump-analyzer-exploded-nodes-2" تخلیه یک نمایش متنی از «گراف منفجرشده» در \&\fIfile.eg.txt\fR. .IP \fB\-fdump\-analyzer\-exploded\-nodes\-3\fR 4 .IX Item "-fdump-analyzer-exploded-nodes-3" تخلیه یک نمایش متنی از «گراف منفجرشده» به صورت یک فایل تخلیه به ازای هر گره، در \fIfile.eg\-id.txt\fR. این کار معمولاً به تولید تعداد زیادی فایل تخلیه می‌انجامد. .IP \fB\-fdump\-analyzer\-exploded\-paths\fR 4 .IX Item "-fdump-analyzer-exploded-paths" تخلیه یک نمایش متنی از «مسیر منفجرشده» (exploded path) برای هر پیام تشخیصی در \fIfile.idx.kind.epath.txt\fR. .IP \fB\-fdump\-analyzer\-feasibility\fR 4 .IX Item "-fdump-analyzer-feasibility" تخلیه جزئیات درونی درباره جستجوی تحلیل‌گر برای مسیرهای شدنی (feasible paths). این جزئیات در قالبی مناسب برای مشاهده با GraphViz در فایل‌هایی با الگوی نام \fIfile.*.fg.dot\fR، \&\fIfile.*.tg.dot\fR و \fIfile.*.fpath.txt\fR نوشته می‌شوند. .IP \fB\-fdump\-analyzer\-infinite\-loop\fR 4 .IX Item "-fdump-analyzer-infinite-loop" تخلیه جزئیات درونی درباره جستجوی تحلیل‌گر برای حلقه‌های بی‌نهایت. این جزئیات در قالبی مناسب برای مشاهده با GraphViz در فایل‌هایی با الگوی نام \fIfile.*.infinite\-loop.dot\fR نوشته می‌شوند. .IP \fB\-fdump\-analyzer\-json\fR 4 .IX Item "-fdump-analyzer-json" تخلیه یک نمایش فشرده‌شده JSON از بخش‌های درونی تحلیل‌گر در \&\fIfile.analyzer.json.gz\fR. ساختار دقیق این قالب ممکن است تغییر کند. .IP \fB\-fdump\-analyzer\-state\-purge\fR 4 .IX Item "-fdump-analyzer-state-purge" همانند \fB\-fdump\-analyzer\-supergraph\fR، نمایشی از «ابرگراف» (supergraph) مناسب برای مشاهده با GraphViz را تخلیه می‌کند، اما گراف را با اطلاعاتی درباره این‌که چه وضعیتی در هر گره پاک‌سازی خواهد شد حاشیه‌نویسی می‌کند. این گراف در \fIfile.state\-purge.dot\fR نوشته می‌شود. .IP \fB\-fdump\-analyzer\-supergraph\fR 4 .IX Item "-fdump-analyzer-supergraph" تخلیه نمایش‌هایی از «ابرگراف» مناسب برای مشاهده با GraphViz در \fIfile.supergraph.dot\fR و در \&\fIfile.supergraph\-eg.dot\fR. این فایل‌ها تمام گراف‌های جریان کنترل برنامه را به همراه یال‌های بین‌رویه‌ای برای فراخوانی‌ها و بازگشت‌ها نشان می‌دهند. دومین فایل تخلیه شامل حاشیه‌نویسی‌هایی است که گره‌های «گراف منفجرشده» و پیام‌های تشخیصی مرتبط با آن‌ها را نمایش می‌دهد. .IP \fB\-fdump\-analyzer\-untracked\fR 4 .IX Item "-fdump-analyzer-untracked" صدور هشدارهای سفارشی حاوی جزئیات درونی مختص توسعه‌دهندگان تحلیل‌گر. .SS "گزینه‌های اشکال‌زدایی برنامه شما (Options for Debugging Your Program)" .IX Subsection "Options for Debugging Your Program" برای اینکه به GCC بگویید اطلاعات اضافی را جهت استفاده توسط یک اشکال‌زدا صادر کند، تقریباً در تمام موارد تنها کافی است \fB\-g\fR را به سایر گزینه‌های خود اضافه کنید. برخی از قالب‌های اشکال‌زدایی می‌توانند هم‌زمان وجود داشته باشند (مانند DWARF همراه با CTF)، به شرطی که هر یک از آن‌ها صریحاً با افزودن گزینه خط فرمان مربوطه به دیگر گزینه‌هایتان فعال شوند. .PP کامپایلر GCC به شما اجازه می‌دهد از \fB\-g\fR همراه با \&\fB\-O\fR استفاده کنید. میان‌برهایی که توسط کد بهینه‌سازی‌شده اتخاذ می‌شوند ممکن است گاهی شگفت‌آور باشند: برخی متغیرهایی که تعریف کرده‌اید ممکن است اصلاً وجود نداشته باشند؛ جریان کنترل ممکن است موقتاً به سمتی برود که انتظارش را نداشتید؛ برخی دستورها ممکن است اجرا نشوند زیرا نتایج ثابتی را محاسبه می‌کنند یا مقادیر آن‌ها از قبل آماده است؛ برخی دستورها ممکن است در مکان‌های متفاوتی اجرا شوند چون به بیرون از حلقه‌ها منتقل شده‌اند. با این حال، اشکال‌زدایی خروجی بهینه‌سازی‌شده امکان‌پذیر است. این قابلیت استفاده از بهینه‌ساز را برای برنامه‌هایی که ممکن است باگ داشته باشند منطقی می‌کند. .PP اگر از گزینه بهینه‌سازی دیگری استفاده نمی‌کنید، استفاده از \fB\-Og\fR همراه با \fB\-g\fR را مد نظر قرار دهید. بدون هیچ‌گونه گزینه \fB\-O\fR، برخی از گذرهای کامپایلر که اطلاعات مفید برای اشکال‌زدایی را جمع‌آوری می‌کنند اصلاً اجرا نمی‌شوند؛ بنابراین \fB\-Og\fR می‌تواند به تجربه اشکال‌زدایی بهتری منجر شود. .IP \fB\-g\fR 4 .IX Item "-g" تولید اطلاعات اشکال‌زدایی در قالب بومی سیستم‌عامل (stabs، COFF، XCOFF یا DWARF). ابزار GDB می‌تواند با این اطلاعات اشکال‌زدایی کار کند. .Sp در بیشتر سیستم‌هایی که از قالب stabs استفاده می‌کنند، \fB\-g\fR استفاده از اطلاعات اشکال‌زدایی اضافی را فعال می‌کند که تنها GDB قادر به استفاده از آن‌هاست؛ این اطلاعات اضافی کار اشکال‌زدایی را در GDB بهبود می‌بخشد اما احتمالاً باعث فروپاشی (crash) سایر اشکال‌زداها یا خودداری آن‌ها از خواندن برنامه می‌شود. اگر می‌خواهید با اطمینان مشخص کنید که اطلاعات اضافی تولید شوند یا خیر، از \fB\-gvms\fR استفاده کنید (زیر را ببینید). .IP \fB\-ggdb\fR 4 .IX Item "-ggdb" تولید اطلاعات اشکال‌زدایی برای استفاده توسط GDB. این به معنای استفاده از گویاترین قالب موجود است (DWARF، stabs یا در صورت عدم پشتیبانی از هیچ‌یک از آن‌ها قالب بومی)، شامل پسوندهای اختصاصی GDB در صورت امکان. .IP \fB\-gdwarf\fR 4 .IX Item "-gdwarf" .PD 0 .IP \fB\-gdwarf\-\fR\fIversion\fR 4 .IX Item "-gdwarf-version" .PD تولید اطلاعات اشکال‌زدایی در قالب DWARF (در صورت پشتیبانی). مقدار \fIversion\fR می‌تواند ۲، ۳، ۴ یا ۵ باشد؛ نسخه پیش‌فرض برای بیشتر هدف‌ها ۵ است (به استثنای VxWorks، TPF و Darwin / macOS که پیش‌فرض آن‌ها نسخه ۲ است، و AIX که پیش‌فرض آن نسخه ۴ است). .Sp توجه داشته باشید که در نسخه ۲ DWARF، برخی پورت‌ها به افزونه‌های غیرمتعارض DWARF 3 در جدول‌های بازپیچی (unwind tables) نیاز دارند و همواره از آن‌ها استفاده می‌کنند. .Sp نسخه ۴ برای بهره‌وری حداکثری ممکن است به GDB 7.0 و \fB\-fvar\-tracking\-assignments\fR نیاز داشته باشد. نسخه ۵ نیازمند GDB 8.0 یا بالاتر است. .Sp کامپایلر GCC دیگر از نسخه ۱ DWARF پشتیبانی نمی‌کند، که تفاوت‌های بنیادینی با نسخه ۲ و نسخه‌های پس از آن دارد. به دلایل تاریخی، برخی دیگر از گزینه‌های مرتبط با DWARF مانند \&\fB\-fno\-dwarf2\-cfi\-asm\fR ارجاع به نسخه ۲ DWARF را در نام خود حفظ کرده‌اند، اما بر تمام نسخه‌های DWARF که در حال حاضر پشتیبانی می‌شوند اعمال می‌گردند. .IP \fB\-gbtf\fR 4 .IX Item "-gbtf" درخواست اطلاعات اشکال‌زدایی BTF. فرمت BTF قالب اشکال‌زدایی پیش‌فرض برای هدف eBPF است. در سایر اهداف، مانند x86، اطلاعات اشکال‌زدایی BTF می‌توانند در کنار اطلاعات اشکال‌زدایی DWARF تولید شوند هنگامی که هر دو قالب صراحتاً از طریق گزینه‌های خط فرمان مربوطه‌شان فعال شده باشند. .IP \fB\-gprune\-btf\fR 4 .IX Item "-gprune-btf" .PD 0 .IP \fB\-gno\-prune\-btf\fR 4 .IX Item "-gno-prune-btf" .PD هرس کردن اطلاعات BTF پیش از صدور. هنگام هرس کردن، تنها اطلاعات نوع برای انواعی که توسط متغیرهای سراسری و توابع در حوزه فایل (file-scope) استفاده شده‌اند صادر خواهد شد. در صورت کامپایل برای هدف BPF با فعال بودن BPF CO\-RE، اطلاعات نوع برای انواعی که در بازنشانی‌های BPF CO\-RE استفاده شده‌اند نیز صادر خواهد شد. علاوه بر این، انواع struct و union که تنها از طریق اشاره‌گر از اعضای سایر انواع struct یا union به آن‌ها ارجاع داده شده است هرس شده و با BTF_KIND_FWD جایگزین می‌شوند، گویی آن انواع در ورودی تنها به صورت اعلان‌های پیشرو (forward declarations) حضور داشته‌اند. .Sp این گزینه حجم اطلاعات BTF تولیدشده را به طور چشمگیری کاهش می‌دهد، اما با از دست رفتن قابل‌توجه جزئیات اطلاعات نوع همراه است. این گزینه عمدتاً هنگام کامپایل برای هدف BPF مفید است تا اندازه فایل شیء حاصل به حداقل برسد و اطلاعات BTF که ارتباط مستقیمی با فرایند بارگذاری برنامه BPF ندارند حذف شوند. .Sp این گزینه به طور پیش‌فرض برای هدف BPF هنگام تولید اطلاعات BTF فعال است. .IP \fB\-gctf\fR 4 .IX Item "-gctf" .PD 0 .IP \fB\-gctf\fR\fIlevel\fR 4 .IX Item "-gctflevel" .PD درخواست اطلاعات اشکال‌زدایی CTF و استفاده از \fIlevel\fR برای تعیین میزان اطلاعات اشکال‌زدایی CTF تولیدی. اگر \fB\-gctf\fR بدون مقدار برای \fIlevel\fR مشخص شود، سطح پیش‌فرض اطلاعات اشکال‌زدایی CTF برابر ۲ خواهد بود. .Sp اطلاعات اشکال‌زدایی CTF می‌توانند در کنار اطلاعات اشکال‌زدایی DWARF تولید شوند هنگامی که هر دو قالب صراحتاً از طریق گزینه‌های خط فرمان مربوطه فعال گردند. .Sp سطح ۰ هیچ‌گونه اطلاعات اشکال‌زدایی CTF تولید نمی‌کند. بنابراین، \fB\-gctf0\fR گزینه \fB\-gctf\fR را خنثی می‌کند. .Sp سطح ۱ اطلاعات CTF را تنها برای ردگیری فراخوانی‌ها (tracebacks) تولید می‌کند. این اطلاعات شامل محل فراخوانی (callsite) می‌شود، اما اطلاعات نوع را در بر نمی‌گیرد. .Sp سطح ۲ اطلاعات نوع را تنها برای موجودیت‌ها (توابع، اشیاء داده و غیره) در حوزه فایل یا حوزه سراسری تولید می‌کند. .IP \fB\-gvms\fR 4 .IX Item "-gvms" تولید اطلاعات اشکال‌زدایی در قالب اشکال‌زدایی Alpha/VMS (در صورت پشتیبانی). این قالبی است که توسط DEBUG در سیستم‌های Alpha/VMS استفاده می‌شود..IP \fB\-gcodeview\fR 4 .IX Item "-gcodeview" تولید اطلاعات اشکال‌زدایی در قالب اشکال‌زدایی CodeView (در صورت پشتیبانی). این قالبی است که توسط Microsoft Visual C++ در ویندوز استفاده می‌شود. .IP \fB\-g\fR\fIlevel\fR 4 .IX Item "-glevel" .PD 0 .IP \fB\-ggdb\fR\fIlevel\fR 4 .IX Item "-ggdblevel" .IP \fB\-gvms\fR\fIlevel\fR 4 .IX Item "-gvmslevel" .PD درخواست اطلاعات اشکال‌زدایی و همچنین استفاده از \fIlevel\fR برای مشخص کردن میزان اطلاعات. سطح پیش‌فرض ۲ است. .Sp سطح ۰ هیچ‌گونه اطلاعات اشکال‌زدایی تولید نمی‌کند. بنابراین، \fB\-g0\fR اثر \&\fB\-g\fR را خنثی می‌کند. .Sp سطح ۱ حداقل اطلاعات را تولید می‌کند، که برای ایجاد ردیابی بازگشتی (backtrace) در بخش‌هایی از برنامه که قصد اشکال‌زدایی آن‌ها را ندارید کافی است. این سطح شامل توضیحات توابع، متغیرهای خارجی و جدول‌های شماره خط است، اما اطلاعاتی دربارهٔ متغیرهای محلی در بر ندارد. .Sp سطح ۳ شامل اطلاعات اضافی است، مانند تمام تعریف‌های ماکرو موجود در برنامه. برخی از اشکال‌زداها هنگام استفاده از \fB\-g3\fR از بسط ماکرو پشتیبانی می‌کنند. .Sp اگر از چندین گزینهٔ \fB\-g\fR، همراه با شماره سطح یا بدون آن، استفاده کنید، آخرین گزینهٔ مشخص‌شده مؤثر خواهد بود. .Sp برای جلوگیری از سردرگمی با \fB\-gdwarf\-\fR\fIlevel\fR، گزینهٔ \&\fB\-gdwarf\fR سطح اشکال‌زدایی متصل را نمی‌پذیرد. به‌جای آن، از یک گزینهٔ اضافی \fB\-g\fR\fIlevel\fR برای تغییر سطح اشکال‌زدایی برای DWARF استفاده کنید. .IP \fB\-fno\-eliminate\-unused\-debug\-symbols\fR 4 .IX Item "-fno-eliminate-unused-debug-symbols" به‌طور پیش‌فرض، برای نمادهایی که در عمل استفاده نشده‌اند هیچ اطلاعات اشکال‌زدایی تولید نمی‌شود. اگر اطلاعات اشکال‌زدایی را برای همهٔ نمادها می‌خواهید، از این گزینه استفاده کنید. .IP \fB\-femit\-class\-debug\-always\fR 4 .IX Item "-femit-class-debug-always" به‌جای درج اطلاعات اشکال‌زدایی یک کلاس ++C تنها در یک فایل هدف (object file)، آن را در تمام فایل‌های هدفی که از آن کلاس استفاده می‌کنند درج می‌کند. این گزینه باید تنها با اشکال‌زداهایی استفاده شود که توانایی مدیریت شیوهٔ عادی درج اطلاعات اشکال‌زدایی کلاس‌ها توسط GCC را ندارند، چرا که استفاده از این گزینه حجم اطلاعات اشکال‌زدایی را تا دو برابر افزایش می‌دهد. .IP \fB\-fno\-merge\-debug\-strings\fR 4 .IX Item "-fno-merge-debug-strings" به پیونددهنده هدایت می‌دهد که رشته‌های یکسان در اطلاعات اشکال‌زداییِ فایل‌های هدف مختلف را با یکدیگر ادغام نکند. ادغام توسط همهٔ اسمبلرها یا پیونددهنده‌ها پشتیبانی نمی‌شود. ادغام، حجم اطلاعات اشکال‌زدایی در فایل خروجی را به قیمت افزایش زمان پردازش پیوند کاهش می‌دهد. ادغام به‌طور پیش‌فرض فعال است. .IP \fB\-fdebug\-prefix\-map=\fR\fIold\fR\fB=\fR\fInew\fR 4 .IX Item "-fdebug-prefix-map=old=new" هنگام کامپایل فایل‌های واقع در دایرکتوری \fIold\fR، اطلاعات اشکال‌زدایی را به‌گونه‌ای ثبت می‌کند که گویی فایل‌ها در دایرکتوری \fInew\fR قرار دارند. این گزینه می‌تواند برای جایگزین کردن مسیر زمان ساخت با مسیر زمان نصب در اطلاعات اشکال‌زدایی به کار رود. همچنین می‌توان با استفاده از \&\fI.\fR برای \fInew\fR، یک مسیر مطلق را به مسیری نسبی تغییر داد. این امر می‌تواند منجر به ساخت‌های تکرارپذیرتر و مستقل از مکان شود، اما ممکن است برای آگاه کردن GDB از مکان یافتن فایل‌های منبع، به دستوری اضافی نیاز داشته باشد. همچنین \fB\-ffile\-prefix\-map\fR و \fB\-fcanon\-prefix\-map\fR را ببینید. .IP \fB\-fvar\-tracking\fR 4 .IX Item "-fvar-tracking" گذرگاه ردیابی متغیرها را اجرا می‌کند. این گزینه محاسبه می‌کند که متغیرها در هر نقطه از کد در کجا ذخیره شده‌اند. در نتیجه اطلاعات اشکال‌زدایی بهتری تولید می‌شود (در صورتی که قالب اطلاعات اشکال‌زدایی از این داده‌ها پشتیبانی کند). .Sp این گزینه هنگام کامپایل با بهینه‌سازی (\fB\-Os\fR، \&\fB\-O\fR، \fB\-O2\fR، ...)، تولید اطلاعات اشکال‌زدایی (\fB\-g\fR) و در صورتی که قالب اطلاعات اشکال‌زدایی از آن پشتیبانی کند، به‌طور پیش‌فرض فعال است. .IP \fB\-fvar\-tracking\-assignments\fR 4 .IX Item "-fvar-tracking-assignments" انتساب‌ها به متغیرهای کاربر را در مراحل اولیهٔ کامپایل نشانه‌گذاری کرده و تلاش می‌کند این نشانه‌ها را در سرتاسر فرایند کامپایل تا انتها حفظ کند تا اطلاعات اشکال‌زدایی در حین بهینه‌سازی بهبود یابد. استفاده از \fB\-gdwarf\-4\fR در کنار آن توصیه می‌شود. .Sp این گزینه حتی در صورت غیرفعال بودن var\-tracking نیز می‌تواند فعال شود، که در این حالت نشانه‌ها ایجاد و نگهداری می‌شوند اما در پایان نادیده گرفته خواهند شد. به‌طور پیش‌فرض، این پرچم به همراه \fB\-fvar\-tracking\fR فعال است، مگر زمانی که زمان‌بندی انتخابی (selective scheduling) فعال باشد. .IP \fB\-gsplit\-dwarf\fR 4 .IX Item "-gsplit-dwarf" اگر اطلاعات اشکال‌زدایی DWARF فعال باشد، تا جای ممکن اطلاعات اشکال‌زدایی را به یک فایل خروجی جداگانه با پسوند \&\fI.dwo\fR تفکیک می‌کند. این گزینه به سامانهٔ ساخت اجازه می‌دهد از پیوند دادن فایل‌ها به همراه اطلاعات اشکال‌زدایی خودداری کند. برای سودمند بودن، این گزینه نیازمند اشکال‌زدایی است که توانایی خواندن فایل‌های \fI.dwo\fR را داشته باشد. .IP \fB\-gdwarf32\fR 4 .IX Item "-gdwarf32" .PD 0 .IP \fB\-gdwarf64\fR 4 .IX Item "-gdwarf64" .PD در صورت فعال بودن اطلاعات اشکال‌زدایی DWARF، گزینهٔ \fB\-gdwarf32\fR قالب ۳۲ بیتی DWARF و گزینهٔ \fB\-gdwarf64\fR قالب ۶۴ بیتی DWARF را انتخاب می‌کند. پیش‌فرض وابسته به معماری هدف است، اگرچه در بیشتر هدف‌ها \&\fB\-gdwarf32\fR می‌باشد. قالب ۳۲ بیتی DWARF کم‌حجم‌تر است، اما نمی‌تواند بیش از ۲ گیبی‌بایت اطلاعات اشکال‌زدایی را در هیچ‌یک از بخش‌های اطلاعات اشکال‌زدایی DWARF پشتیبانی کند. قالب ۶۴ بیتی DWARF امکان ایجاد اطلاعات اشکال‌زدایی بزرگ‌تر را فراهم می‌کند و ممکن است هنوز به‌خوبی توسط همهٔ مصرف‌کننده‌ها پشتیبانی نشود. .IP \fB\-gdescribe\-dies\fR 4 .IX Item "-gdescribe-dies" ویژگی‌های توصیفی را به برخی از DIEهای DWARF که فاقد صفت نام (name attribute) هستند اضافه می‌کند، مانند متغیرهای مصنوعی، ارجاعات خارجی و DIEهای پارامتر محل فراخوانی. .IP \fB\-gpubnames\fR 4 .IX Item "-gpubnames" بخش‌های DWARF شامل \f(CW\*(C`.debug_pubnames\*(C'\fR و \f(CW\*(C`.debug_pubtypes\*(C'\fR را تولید می‌کند. .IP \fB\-ggnu\-pubnames\fR 4 .IX Item "-ggnu-pubnames" بخش‌های \f(CW\*(C`.debug_pubnames\*(C'\fR و \f(CW\*(C`.debug_pubtypes\*(C'\fR را در قالبی مناسب برای تبدیل به نمایهٔ GDB تولید می‌کند. این گزینه تنها همراه با پیونددهنده‌ای سودمند است که بتواند نسخهٔ ۷ نمایهٔ GDB را تولید کند. .IP \fB\-fdebug\-types\-section\fR 4 .IX Item "-fdebug-types-section" هنگام استفاده از نسخهٔ ۴ یا بالاتر DWARF، می‌توان DIEهای نوع را به‌جای قرار دادن در بخش \&\f(CW\*(C`.debug_info\*(C'\fR، در بخش اختصاصی خودشان یعنی \f(CW\*(C`.debug_types\*(C'\fR قرار داد. قرار دادن آن‌ها در یک بخش comdat مجزا کارآمدتر است چرا که پیونددهنده می‌تواند موارد تکراری را حذف کند. اما هنوز همهٔ مصرف‌کنندگان DWARF از بخش‌های \f(CW\*(C`.debug_types\*(C'\fR پشتیبانی نمی‌کنند و در برخی فایل‌های هدف، \f(CW\*(C`.debug_types\*(C'\fR به‌جای کاهش، باعث افزایش حجم اطلاعات اشکال‌زدایی می‌شود. .IP \fB\-grecord\-gcc\-switches\fR 4 .IX Item "-grecord-gcc-switches" .PD 0 .IP \fB\-gno\-record\-gcc\-switches\fR 4 .IX Item "-gno-record-gcc-switches" .PD این سوییچ باعث می‌شود گزینه‌های خط فرمانی که برای فراخوانی کامپایلر استفاده شده‌اند و ممکن است بر تولید کد تأثیر بگذارند، به ویژگی DW_AT_producer در اطلاعات اشکال‌زدایی DWARF پیوست شوند. گزینه‌ها با فاصله از یکدیگر و از نسخهٔ کامپایلر جدا و الحاق می‌شوند. این ویژگی به‌طور پیش‌فرض فعال است. همچنین برای روش دیگری جهت ذخیرهٔ گزینه‌های کامپایلر در فایل هدف، \fB\-frecord\-gcc\-switches\fR را ببینید. .IP \fB\-gstrict\-dwarf\fR 4 .IX Item "-gstrict-dwarf" استفاده از افزونه‌های استانداردهای DWARF جدیدتر از نسخهٔ انتخاب‌شده با \fB\-gdwarf\-\fR\fIversion\fR را غیرمجاز می‌کند. در بیشتر هدف‌ها، استفاده از افزونه‌های بدون تداخل DWARF از استانداردهای جدیدتر مجاز است. .IP \fB\-gno\-strict\-dwarf\fR 4 .IX Item "-gno-strict-dwarf" استفاده از افزونه‌های استانداردهای DWARF جدیدتر از نسخهٔ انتخاب‌شده با \&\fB\-gdwarf\-\fR\fIversion\fR را مجاز می‌کند. .IP \fB\-gas\-loc\-support\fR 4 .IX Item "-gas-loc-support" به کامپایلر اطلاع می‌دهد که اسمبلر از دستورات هدایتگر \f(CW\*(C`.loc\*(C'\fR پشتیبانی می‌کند. در این صورت، ممکن است کامپایلر از آن‌ها استفاده کند تا اسمبلر جدول‌های شماره خط +DWARF2 را تولید نماید. .Sp این کار عموماً مطلوب است، زیرا جدول‌های شماره خط تولیدشده توسط اسمبلر بسیار فشرده‌تر از جدول‌هایی هستند که خود کامپایلر می‌تواند تولید کند. .Sp اگر هنگام پیکربندی GCC مشخص شود که اسمبلر از چنین دستوراتی پشتیبانی می‌کند، این گزینه به‌طور پیش‌فرض فعال خواهد بود. .IP \fB\-gno\-as\-loc\-support\fR 4 .IX Item "-gno-as-loc-support" در صورتی که قرار باشد جدول‌های شماره خط +DWARF2 تولید شوند، GCC را مجبور می‌کند تا این جدول‌ها را به‌صورت داخلی تولید کند. .IP \fB\-gas\-locview\-support\fR 4 .IX Item "-gas-locview-support" به کامپایلر اطلاع می‌دهد که اسمبلر از انتساب \f(CW\*(C`view\*(C'\fR و بازنشانی بررسی ادعا در دستورات هدایتگر \f(CW\*(C`.loc\*(C'\fR پشتیبانی می‌کند. .Sp اگر هنگام پیکربندی GCC مشخص شود که اسمبلر از آن‌ها پشتیبانی می‌کند، این گزینه به‌طور پیش‌فرض فعال خواهد شد. .IP \fB\-gno\-as\-locview\-support\fR 4 .IX Item "-gno-as-locview-support" در صورتی که \&\fB\-gvariable\-location\-views\fR صراحتاً درخواست شده باشد، GCC را مجبور می‌کند که شماره‌های نما را به‌صورت داخلی اختصاص دهد. .IP \fB\-gcolumn\-info\fR 4 .IX Item "-gcolumn-info" .PD 0.IP \fB\-gno\-column\-info\fR 4 .IX Item "-gno-column-info" .PD انتشار اطلاعات ستون مکان در اطلاعات اشکال‌زدایی DWARF، به جای صرفاً فایل و سطر. این گزینه به‌طور پیش‌فرض فعال است. .IP \fB\-gstatement\-frontiers\fR 4 .IX Item "-gstatement-frontiers" .PD 0 .IP \fB\-gno\-statement\-frontiers\fR 4 .IX Item "-gno-statement-frontiers" .PD این گزینه باعث می‌شود GCC نشانگرهایی را در نمایش درونی در ابتدای دستورات ایجاد کند و آن‌ها را در طول فرایند ترجمه تقریباً در جای خود نگه دارد، تا از آن‌ها برای هدایت خروجی نشانگرهای \f(CW\*(C`is_stmt\*(C'\fR در جدول شماره سطر استفاده کند. این ویژگی هنگام ترجمه با بهینه‌سازی (\fB\-Os\fR، \fB\-O1\fR، \fB\-O2\fR و\&...) و تولید اطلاعات اشکال‌زدایی DWARF 2 در سطح عادی، به‌طور پیش‌فرض فعال است. .IP \fB\-gvariable\-location\-views\fR 4 .IX Item "-gvariable-location-views" .PD 0 .IP \fB\-gvariable\-location\-views=incompat5\fR 4 .IX Item "-gvariable-location-views=incompat5" .IP \fB\-gno\-variable\-location\-views\fR 4 .IX Item "-gno-variable-location-views" .PD افزودن شماره‌های نمای پیش‌روندهٔ استنباط‌شده از جدول شماره سطر به فهرست‌های مکان متغیر. این کار به مصرف‌کنندگان اطلاعات اشکال‌زدایی امکان می‌دهد تا وضعیت را در نقاط مشخصی از برنامه بررسی کنند، حتی اگر در آن نقطه هیچ دستورالعملی مرتبط با مکان‌های متناظر در کد منبع وجود نداشته باشد. اگر اسمبلر از شماره‌های نما در جدول‌های شماره سطر پشتیبانی نکند، این امر موجب می‌شود کامپایلر جدول شماره سطر را منتشر کند که عموماً فشردگی آن‌ها را تا حدی کاهش می‌دهد. جدول‌های شماره سطر و فهرست‌های مکان تقویت‌شده، کاملاً با گذشته سازگارند (backward-compatible)، بنابراین می‌توانند توسط مصرف‌کنندگان اطلاعات اشکال‌زدایی که از این افزونه‌ها آگاهی ندارند استفاده شوند، اما نفعی نیز از آن‌ها نخواهند برد. .Sp این گزینه هنگام تولید اطلاعات اشکال‌زدایی DWARF 2 در سطح عادی، تا زمانی که اسمبلر پشتیبانی کند، \&\fB\-fvar\-tracking\-assignments\fR فعال باشد و \&\fB\-gstrict\-dwarf\fR فعال نباشد، به‌طور پیش‌فرض فعال است. هنگامی که پشتیبانی اسمبلر در دسترس نباشد، این گزینه ممکن است همچنان فعال باشد، اما GCC را وادار به خروجی دادن جدول‌های شماره سطر داخلی خواهد کرد، و اگر \&\fB\-ginternal\-reset\-location\-views\fR فعال نباشد، این امر به احتمال بسیار قوی منجر به عدم تطابق بی‌سروصدای نماهای مکان می‌شود. .Sp نمایشی پیشنهادی برای شماره‌های نما وجود دارد که با ساختار فهرست مکان معرفی‌شده در DWARF 5 سازگار با گذشته نیست و می‌تواند با \fB\-gvariable\-location\-views=incompat5\fR فعال شود. این گزینه ممکن است در آینده حذف شود و تنها به عنوان پیاده‌سازی مرجع از نمایش پیشنهادی ارائه شده است. انتظار نمی‌رود مصرف‌کنندگان اطلاعات اشکال‌زدایی از این ساختار گسترش‌یافته پشتیبانی کنند، و در صورت استفاده از آن، قادر به رمزگشایی فهرست‌های مکان نخواهند بود. .IP \fB\-ginternal\-reset\-location\-views\fR 4 .IX Item "-ginternal-reset-location-views" .PD 0 .IP \fB\-gno\-internal\-reset\-location\-views\fR 4 .IX Item "-gno-internal-reset-location-views" .PD تلاش برای تعیین نماهای مکانی که می‌توان آن‌ها را از فهرست‌های نمای مکان حذف کرد. این کار نیازمند آن است که کامپایلر برآوردهای بسیار دقیقی از طول دستورالعمل‌ها (insn length) داشته باشد که همیشه این‌گونه نیست، و در هنگام استفاده از اسمبلری که از فهرست‌های نمای مکان پشتیبانی نمی‌کند، ممکن است باعث تولید بی‌سروصدای فهرست‌های نمای نادرست شود. اسمبلر GNU هرگونه خطای این‌چنینی را به عنوان یک \f(CW\*(C`view number mismatch\*(C'\fR علامت‌گذاری خواهد کرد. این ویژگی تنها روی پورت‌هایی فعال است که تابع برآورد قابل اعتمادی را تعریف کرده باشند. .IP \fB\-ginline\-points\fR 4 .IX Item "-ginline-points" .PD 0 .IP \fB\-gno\-inline\-points\fR 4 .IX Item "-gno-inline-points" .PD تولید اطلاعات اشکال‌زدایی گسترش‌یافته برای توابع درون‌خطی (inlined). نشانگرهای ردیابی نمای مکان در نقاط ورود توابع درون‌خطی درج می‌شوند تا آدرس و شماره‌های نما محاسبه شده و در اطلاعات اشکال‌زدایی خروجی داده شوند. این گزینه می‌تواند مستقل از نماهای مکان فعال شود که در آن حالت، شماره‌های نما در خروجی قرار نخواهند گرفت، اما تنها همراه با مرزهای دستور (statement frontiers) قابل فعال‌سازی است و به‌طور پیش‌فرض تنها در صورتی فعال می‌شود که نماهای مکان فعال باشند. .IP \fB\-gz\fR[\fB=\fR\fItype\fR] 4 .IX Item "-gz[=type]" تولید بخش‌های اشکال‌زدایی فشرده در قالب DWARF، در صورت پشتیبانی. اگر \fItype\fR داده نشود، نوع پیش‌فرض به قابلیت‌های اسمبلر و پیونددهندهٔ (linker) مورد استفاده بستگی دارد. \fItype\fR ممکن است یکی از مقادیر \&\fBnone\fR (بخش‌های اشکال‌زدایی فشرده نشوند) یا \fBzlib\fR (استفاده از فشرده‌سازی zlib در قالب ELF gABI) باشد. اگر پیونددهنده از نوشتن بخش‌های اشکال‌زدایی فشرده پشتیبانی نکند، گزینه رد می‌شود. در غیر این صورت، چنانچه اسمبلر از آن‌ها پشتیبانی نکند، \fB\-gz\fR هنگام تولید فایل‌های شیء به‌طور بی‌سروصدا نادیده گرفته می‌شود. .IP \fB\-femit\-struct\-debug\-baseonly\fR 4 .IX Item "-femit-struct-debug-baseonly" انتشار اطلاعات اشکال‌زدایی برای انواع شبه‌ساختار (struct-like) فقط زمانی که نام پایهٔ فایل منبع ترجمه با نام پایهٔ فایلی که ساختار در آن تعریف شده است مطابقت داشته باشد. .Sp این گزینه اندازهٔ اطلاعات اشکال‌زدایی را به شکل چشمگیری کاهش می‌دهد، اما با احتمال از دست رفتن قابل توجه اطلاعات نوع برای اشکال‌زدا. برای گزینه‌ای ملایم‌تر، به \fB\-femit\-struct\-debug\-reduced\fR مراجعه کنید. برای کنترل دقیق‌تر، به \fB\-femit\-struct\-debug\-detailed\fR مراجعه کنید. .Sp این گزینه فقط با خروجی اشکال‌زدایی DWARF کار می‌کند. .IP \fB\-femit\-struct\-debug\-reduced\fR 4 .IX Item "-femit-struct-debug-reduced" انتشار اطلاعات اشکال‌زدایی برای انواع شبه‌ساختار فقط زمانی که نام پایهٔ فایل منبع ترجمه با نام پایهٔ فایلی که نوع در آن تعریف شده است مطابقت داشته باشد، مگر اینکه ساختار یک قالب (template) باشد یا در یک سرآیند سیستمی تعریف شده باشد. .Sp این گزینه اندازهٔ اطلاعات اشکال‌زدایی را به میزان قابل توجهی کاهش می‌دهد، همراه با مقداری احتمال از دست رفتن اطلاعات نوع برای اشکال‌زدا. برای گزینه‌ای تهاجمی‌تر، به \fB\-femit\-struct\-debug\-baseonly\fR مراجعه کنید. برای کنترل دقیق‌تر، به \fB\-femit\-struct\-debug\-detailed\fR مراجعه کنید. .Sp این گزینه فقط با خروجی اشکال‌زدایی DWARF کار می‌کند. .IP \fB\-femit\-struct\-debug\-detailed\fR[\fB=\fR\fIspec\-list\fR] 4 .IX Item "-femit-struct-debug-detailed[=spec-list]" مشخص کردن انواع شبه‌ساختار که کامپایلر برای آن‌ها اطلاعات اشکال‌زدایی تولید می‌کند. هدف، کاهش اطلاعات اشکال‌زدایی تکراری ساختارها بین فایل‌های شیء مختلف در همان برنامه است. .Sp این گزینه نسخه‌ای دقیق‌تر و با جزئیات بیشتر از \&\fB\-femit\-struct\-debug\-reduced\fR و \fB\-femit\-struct\-debug\-baseonly\fR است که بیشتر نیازها را برآورده می‌کند. .Sp یک مشخصات دارای نحو [\fBdir:\fR|\fBind:\fR][\fBord:\fR|\fBgen:\fR](\fBany\fR|\fBsys\fR|\fBbase\fR|\fBnone\fR) است. .Sp کلمهٔ اولِ اختیاری، مشخصات را به ساختارهایی محدود می‌کند که به‌طور مستقیم استفاده شده‌اند (\fBdir:\fR) یا به‌طور غیرمستقیم استفاده شده‌اند (\fBind:\fR). یک نوع ساختار زمانی به‌طور مستقیم استفاده می‌شود که نوع یک متغیر یا عضو باشد. استفاده‌های غیرمستقیم از طریق اشاره‌گرها به ساختارها ناشی می‌شوند؛ یعنی زمانی که استفاده از یک ساختار ناقص معتبر است، استفاده غیرمستقیم محسوب می‌شود. یک مثال از این دست عبارت است از \&\fBstruct one direct; struct two * indirect;\fR. .Sp کلمهٔ دومِ اختیاری، مشخصات را به ساختارهای معمولی (\fBord:\fR) یا ساختارهای جنریک (\fBgen:\fR) محدود می‌کند. توضیح ساختارهای جنریک کمی پیچیده است. برای ++C، این‌ها تخصیص‌های غیراختصاصی کلاس‌های قالب یا کلاس‌های غیرقالب درون موارد بالا هستند. زبان‌های برنامه‌نویسی دیگر نیز جنریک‌ها را دارند، اما \fB\-femit\-struct\-debug\-detailed\fR هنوز آن‌ها را پیاده‌سازی نکرده است. .Sp کلمهٔ سوم فایل‌های منبع را برای آن دسته از ساختارهایی تعیین می‌کند که کامپایلر باید برای آن‌ها اطلاعات اشکال‌زدایی تولید کند. مقادیر \fBnone\fR و \fBany\fR معنای معمول خود را دارند. مقدار \fBbase\fR به این معنی است که نام پایهٔ فایلی که اعلان نوع در آن قرار دارد باید با نام پایهٔ فایل اصلی ترجمه مطابقت داشته باشد. در عمل، این بدان معناست که هنگام ترجمهٔ \fIfoo.c\fR، اطلاعات اشکال‌زدایی برای انواع اعلان‌شده در آن فایل و \fIfoo.h\fR تولید می‌شود، اما برای سایر فایل‌های سرآیند تولید نخواهد شد. مقدار \fBsys\fR به معنای انواعی است که شرایط \fBbase\fR را برآورده می‌کنند یا در سرآیندهای سیستمی یا سرآیندهای کامپایلر اعلان شده‌اند. .Sp ممکن است لازم باشد برای تعیین بهترین تنظیمات برای برنامهٔ کاربردی خود، آزمون و خطا کنید. .Sp مقدار پیش‌فرض \fB\-femit\-struct\-debug\-detailed=all\fR است. .Sp این گزینه فقط با خروجی اشکال‌زدایی DWARF کار می‌کند. .IP \fB\-fno\-dwarf2\-cfi\-asm\fR 4 .IX Item "-fno-dwarf2-cfi-asm" انتشار اطلاعات unwind در DWARF به صورت بخش \f(CW\*(C`.eh_frame\*(C'\fR تولیدشده توسط کامپایلر به جای استفاده از هدایت‌کننده‌های \f(CW\*(C`.cfi_*\*(C'\fR متعلق به GAS. .IP \fB\-fno\-eliminate\-unused\-debug\-types\fR 4 .IX Item "-fno-eliminate-unused-debug-types" به‌طور معمول هنگام تولید خروجی DWARF، کامپایلر GCC از تولید نمادهای اشکال‌زدایی برای انواعی که در هیچ کجای فایل منبعِ در حال ترجمه استفاده نشده‌اند خودداری می‌کند. گاهی اوقات مفید است که GCC برای تمام انواع اعلان‌شده در یک واحد ترجمه، صرف‌نظر از اینکه واقعاً در آن واحد ترجمه استفاده شده‌اند یا خیر، اطلاعات اشکال‌زدایی منتشر کند؛ برای نمونه، اگر در اشکال‌زدا بخواهید مقداری را به نوعی که در برنامه استفاده نشده (اما اعلان شده است) تبدیل نوع (cast) کنید. با این حال، در اغلب موارد این کار باعث هدر رفتن میزان قابل توجهی از فضا می‌شود..SS "گزینه‌های کنترل بهینه‌سازی (Options That Control Optimization)" .IX Subsection "Options That Control Optimization" این گزینه‌ها انواع مختلفی از بهینه‌سازی‌ها را کنترل می‌کنند. .PP بدون هیچ گزینه بهینه‌سازی، هدف کامپایلر کاهش هزینه کامپایل و دستیابی به نتایج مورد انتظار هنگام اشکال‌زدایی است. دستورها مستقل از یکدیگرند: اگر برنامه را با یک نقطه توقف بین دو دستور متوقف کنید، می‌توانید مقداری جدید به هر متغیر نسبت دهید یا شمارنده برنامه را به هر دستور دیگری در تابع تغییر داده و دقیقاً به نتایجی برسید که بر اساس کد منبع انتظار دارید. .PP فعال‌سازی پرچم‌های بهینه‌سازی موجب می‌شود کامپایلر تلاش کند تا کارایی و/یا اندازه کد را به بهای افزایش زمان کامپایل و احتمالاً کاهش توانایی اشکال‌زدایی برنامه بهبود بخشد. .PP کامپایلر بهینه‌سازی را بر پایه شناختی که از برنامه دارد انجام می‌دهد. کامپایل چندین فایل به‌طور هم‌زمان در حالت تولید یک فایل خروجی واحد به کامپایلر این امکان را می‌دهد که هنگام کامپایل هر یک از آن‌ها، از اطلاعات به‌دست‌آمده از تمام فایل‌ها استفاده کند. .PP همه بهینه‌سازی‌ها مستقیماً توسط یک پرچم کنترل نمی‌شوند. در این بخش تنها بهینه‌سازی‌هایی که پرچمی برای آن‌ها وجود دارد فهرست شده‌اند. .PP بیشتر بهینه‌سازی‌ها در سطح \fB\-O0\fR یا در حالتی که هیچ سطحی از \&\fB\-O\fR در خط فرمان تعیین نشده باشد، به‌طور کامل غیرفعال می‌شوند؛ حتی اگر پرچم‌های بهینه‌سازی منفرد مشخص شده باشند. به همین ترتیب، \fB\-Og\fR نیز بسیاری از مراحل بهینه‌سازی را لغو می‌کند. .PP بسته به معماری هدف و نحوه پیکربندی GCC، ممکن است در هر سطح از \fB\-O\fR مجموعه کمی متفاوتی از بهینه‌سازی‌ها نسبت به موارد ذکرشده در اینجا فعال شود. می‌توانید GCC را با \fB\-Q \-\-help=optimizers\fR فراخوانی کنید تا از مجموعه دقیق بهینه‌سازی‌های فعال‌شده در هر سطح مطلع شوید. .IP \fB\-O\fR 4 .IX Item "-O" .PD 0 .IP \fB\-O1\fR 4 .IX Item "-O1" .PD بهینه‌سازی. کامپایل بهینه‌ساز تا حدودی زمان بیشتری می‌برد و برای یک تابع بزرگ، حافظه بسیار بیشتری مصرف می‌کند. .Sp با استفاده از \fB\-O\fR، کامپایلر تلاش می‌کند اندازه کد و زمان اجرا را کاهش دهد، بدون اینکه بهینه‌سازی‌هایی را اجرا کند که زمان کامپایل بسیار زیادی صرف می‌کنند. .Sp سطح \&\fB\-O\fR به عنوان تعادلی معقول میان زمان صرف‌شده برای کامپایل و مصرف حافظه، سطح بهینه‌سازی توصیه‌شده برای کدهای حجیم تولیدشده توسط ماشین است: سطوح بالاتر بهینه‌سازی، عملیات‌هایی با پیچیدگی الگوریتمی بیشتری نسبت به \&\fB\-O\fR انجام می‌دهند. .Sp گزینه \&\fB\-O\fR پرچم‌های بهینه‌سازی زیر را فعال می‌کند: .Sp \&\fB\-fauto\-inc\-dec \&\-fbranch\-count\-reg \&\-fcombine\-stack\-adjustments \&\-fcompare\-elim \&\-fcprop\-registers \&\-fdce \&\-fdefer\-pop \&\-fdelayed\-branch \&\-fdse \&\-fforward\-propagate \&\-fguess\-branch\-probability \&\-fif\-conversion \&\-fif\-conversion2 \&\-finline\-functions\-called\-once \&\-fipa\-modref \&\-fipa\-profile \&\-fipa\-pure\-const \&\-fipa\-reference \&\-fipa\-reference\-addressable \&\-fivopts \&\-fmerge\-constants \&\-fmove\-loop\-invariants \&\-fmove\-loop\-stores \&\-fomit\-frame\-pointer \&\-freorder\-blocks \&\-fshrink\-wrap \&\-fshrink\-wrap\-separate \&\-fsplit\-wide\-types \&\-fssa\-backprop \&\-fssa\-phiopt \&\-ftree\-bit\-ccp \&\-ftree\-ccp \&\-ftree\-ch \&\-ftree\-coalesce\-vars \&\-ftree\-copy\-prop \&\-ftree\-dce \&\-ftree\-dominator\-opts \&\-ftree\-dse \&\-ftree\-forwprop \&\-ftree\-fre \&\-ftree\-phiprop \&\-ftree\-pta \&\-ftree\-scev\-cprop \&\-ftree\-sink \&\-ftree\-slsr \&\-ftree\-sra \&\-ftree\-ter \&\-funit\-at\-a\-time\fR .IP \fB\-O2\fR 4 .IX Item "-O2" بهینه‌سازی حتی بیشتر. GCC تقریباً تمام بهینه‌سازی‌های پشتیبانی‌شده‌ای را که مستلزم مصالحه میان فضا و سرعت نیستند، انجام می‌دهد. در مقایسه با \fB\-O\fR، این گزینه هم زمان کامپایل و هم کارایی کد تولیدشده را افزایش می‌دهد. .Sp گزینه \&\fB\-O2\fR تمام پرچم‌های بهینه‌سازی مشخص‌شده توسط \fB\-O1\fR را فعال می‌کند. همچنین پرچم‌های بهینه‌سازی زیر را نیز فعال می‌سازد: .Sp \&\fB\-falign\-functions \-falign\-jumps \&\-falign\-labels \-falign\-loops \&\-fcaller\-saves \&\-fcode\-hoisting \&\-fcrossjumping \&\-fcse\-follow\-jumps \-fcse\-skip\-blocks \&\-fdelete\-null\-pointer\-checks \&\-fdevirtualize \-fdevirtualize\-speculatively \&\-fexpensive\-optimizations \&\-ffinite\-loops \&\-fgcse \-fgcse\-lm \&\-fhoist\-adjacent\-loads \&\-finline\-functions \&\-finline\-small\-functions \&\-findirect\-inlining \&\-fipa\-bit\-cp \-fipa\-cp \-fipa\-icf \&\-fipa\-ra \-fipa\-sra \-fipa\-vrp \&\-fisolate\-erroneous\-paths\-dereference \&\-flra\-remat \&\-foptimize\-crc \&\-foptimize\-sibling\-calls \&\-foptimize\-strlen \&\-fpartial\-inlining \&\-fpeephole2 \&\-freorder\-blocks\-algorithm=stc \&\-freorder\-blocks\-and\-partition \-freorder\-functions \&\-frerun\-cse\-after\-loop \&\-fschedule\-insns \-fschedule\-insns2 \&\-fsched\-interblock \-fsched\-spec \&\-fstore\-merging \&\-fstrict\-aliasing \&\-fthread\-jumps \&\-ftree\-builtin\-call\-dce \&\-ftree\-loop\-vectorize \&\-ftree\-pre \&\-ftree\-slp\-vectorize \&\-ftree\-switch\-conversion \-ftree\-tail\-merge \&\-ftree\-vrp \&\-fvect\-cost\-model=very\-cheap\fR .Sp لطفاً به هشدار ذیل \fB\-fgcse\fR در مورد فراخوانی \fB\-O2\fR برای برنامه‌هایی که از gotoهای محاسبه‌شده استفاده می‌کنند، توجه فرمایید. .IP \fB\-O3\fR 4 .IX Item "-O3" بهینه‌سازی باز هم بیشتر. گزینه \fB\-O3\fR تمام بهینه‌سازی‌های مشخص‌شده توسط \fB\-O2\fR را فعال کرده و علاوه بر آن پرچم‌های بهینه‌سازی زیر را نیز فعال می‌کند: .Sp \&\fB\-fgcse\-after\-reload \&\-fipa\-cp\-clone \&\-floop\-interchange \&\-floop\-unroll\-and\-jam \&\-fpeel\-loops \&\-fpredictive\-commoning \&\-fsplit\-loops \&\-fsplit\-paths \&\-ftree\-loop\-distribution \&\-ftree\-partial\-pre \&\-funswitch\-loops \&\-fvect\-cost\-model=dynamic \&\-fversion\-loops\-for\-strides\fR .IP \fB\-O0\fR 4 .IX Item "-O0" کاهش زمان کامپایل و دستیابی اشکال‌زدایی به نتایج مورد انتظار. این گزینه پیش‌فرض است. .Sp در سطح \fB\-O0\fR، کامپایلر GCC بیشتر مراحل بهینه‌سازی را به‌طور کامل غیرفعال می‌کند؛ این مراحل حتی اگر صراحتاً در خط فرمان فعال شوند، یا توسط \fB\-Q \-\-help=optimizers\fR به‌عنوان گزینه‌های فعال به‌صورت پیش‌فرض فهرست شده باشند نیز اجرا نخواهند شد. بسیاری از بهینه‌سازی‌های انجام‌شده توسط GCC وابسته به مراحل تحلیل کد یا استانداردسازی هستند که توسط \fB\-O\fR فعال می‌شوند، و اجرای مجزای مراحل بهینه‌سازی منفرد سودمند نخواهد بود..IP \fB\-Os\fR 4 .IX Item "-Os" بهینه‌سازی برای اندازهٔ کد. \fB\-Os\fR تمام بهینه‌سازی‌های \fB\-O2\fR را فعال می‌کند، به‌جز مواردی که غالباً اندازهٔ کد را افزایش می‌دهند: .Sp \&\fB\-falign\-functions \-falign\-jumps \&\-falign\-labels \-falign\-loops \&\-fprefetch\-loop\-arrays \-freorder\-blocks\-algorithm=stc\fR .Sp همچنین \fB\-finline\-functions\fR را فعال می‌کند، موجب می‌شود کامپایلر به جای سرعت اجرا برای اندازهٔ کد بهینه‌سازی کند، و بهینه‌سازی‌های بیشتری را که برای کاهش حجم کد طراحی شده‌اند، اعمال می‌نماید. .IP \fB\-Ofast\fR 4 .IX Item "-Ofast" نادیده گرفتن انطباق دقیق با استانداردها. \fB\-Ofast\fR تمام بهینه‌سازی‌های \&\fB\-O3\fR را فعال می‌کند. این گزینه همچنین بهینه‌سازی‌هایی را فعال می‌کند که برای تمام برنامه‌های منطبق با استاندارد معتبر نیستند. این گزینه \fB\-ffast\-math\fR، \fB\-fallow\-store\-data\-races\fR، و گزینهٔ مختص فورترن \fB\-fstack\-arrays\fR (مگر در صورتی که \&\fB\-fmax\-stack\-var\-size\fR مشخص شده باشد) و \fB\-fno\-protect\-parens\fR را روشن می‌کند. همچنین \fB\-fsemantic\-interposition\fR را خاموش می‌نماید. .IP \fB\-Og\fR 4 .IX Item "-Og" بهینه‌سازی برای تجربهٔ اشکال‌زدایی. \fB\-Og\fR باید سطح بهینه‌سازی انتخابی برای چرخهٔ استاندارد «ویرایش\-کامپایل\-اشکال‌زدایی» باشد، چرا که سطحی معقول از بهینه‌سازی را ارائه داده و در عین حال کامپایل سریع و تجربهٔ اشکال‌زدایی مناسبی را حفظ می‌کند. این گزینه برای تولید کد قابل اشکال‌زدایی انتخاب بهتری نسبت به \fB\-O0\fR است، زیرا برخی از مراحل کامپایلر که اطلاعات اشکال‌زدایی را جمع‌آوری می‌کنند در \fB\-O0\fR غیرفعال هستند. .Sp مشابه \fB\-O0\fR، \fB\-Og\fR تعدادی از مراحل بهینه‌سازی را کاملاً غیرفعال می‌کند به طوری که گزینه‌های منفرد کنترل‌کنندهٔ آن‌ها تأثیری نخواهند داشت. در غیر این صورت، \fB\-Og\fR تمام پرچم‌های بهینه‌سازی \fB\-O1\fR را به‌جز مواردی که ممکن است در اشکال‌زدایی تداخل ایجاد کنند، فعال می‌سازد: .Sp \&\fB\-fbranch\-count\-reg \-fdelayed\-branch \&\-fdse \-fif\-conversion \-fif\-conversion2 \&\-finline\-functions\-called\-once \&\-fmove\-loop\-invariants \-fmove\-loop\-stores \-fssa\-phiopt \&\-ftree\-bit\-ccp \-ftree\-dse \-ftree\-pta \-ftree\-sra\fR .IP \fB\-Oz\fR 4 .IX Item "-Oz" بهینه‌سازی تهاجمی برای اندازه به جای سرعت. اگر دستورالعمل‌ها برای کدگذاری به بایت‌های کمتری نیاز داشته باشند، این گزینه ممکن است تعداد دستورالعمل‌های اجرا شده را افزایش دهد. عملکرد \fB\-Oz\fR شبیه به \fB\-Os\fR است، از جمله فعال‌سازی بیشتر بهینه‌سازی‌های \fB\-O2\fR. .PP اگر از چند گزینهٔ \fB\-O\fR، همراه با شمارهٔ سطح یا بدون آن استفاده کنید، آخرین گزینه اعمال خواهد شد. .PP گزینه‌هایی به صورت \fB\-f\fR\fIflag\fR پرچم‌های مستقل از ماشین را مشخص می‌کنند. بیشتر پرچم‌ها هر دو شکل مثبت و منفی را دارند؛ شکل منفی \fB\-ffoo\fR به صورت \fB\-fno\-foo\fR است. در جدول زیر، تنها یکی از اشکال فهرست شده است\-\-\-همان شکلی که معمولاً استفاده می‌کنید. می‌توانید شکل دیگر را با حذف یا افزودن \fBno\-\fR به دست آورید. .PP گزینه‌های زیر بهینه‌سازی‌های خاصی را کنترل می‌کنند. آن‌ها یا توسط گزینه‌های \fB\-O\fR فعال می‌شوند یا به مواردی مرتبط هستند که فعال شده‌اند. می‌توانید در موارد نادری که «تنظیم دقیق» بهینه‌سازی‌های قابل اجرا مد نظر است، از پرچم‌های زیر استفاده کنید. .IP \fB\-fno\-defer\-pop\fR 4 .IX Item "-fno-defer-pop" برای ماشین‌هایی که باید پس از فراخوانی تابع آرگومان‌ها را خارج کنند (pop)، همیشه به محض بازگشت هر تابع آرگومان‌ها را از پشته خارج کنید. در سطوح \fB\-O1\fR و بالاتر، \fB\-fdefer\-pop\fR حالت پیش‌فرض است؛ این به کامپایلر اجازه می‌دهد آرگومان‌ها برای چندین فراخوانی تابع روی پشته جمع شوند و سپس همه را به یک‌باره خارج کند. .IP \fB\-fforward\-propagate\fR 4 .IX Item "-fforward-propagate" یک مرحله انتشار رو به جلو (forward propagation) را روی RTL انجام می‌دهد. این مرحله سعی می‌کند دو دستورالعمل را ترکیب کرده و بررسی کند که آیا نتیجه قابل ساده‌سازی است یا خیر. اگر باز کردن حلقه (loop unrolling) فعال باشد، دو مرحله انجام می‌شود و دومی بعد از باز کردن حلقه زمان‌بندی می‌گردد. .Sp این گزینه به طور پیش‌فرض در سطوح بهینه‌سازی \fB\-O1\fR، \&\fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است. .IP \fB\-favoid\-store\-forwarding\fR 4 .IX Item "-favoid-store-forwarding" .PD 0 .IP \fB\-fno\-avoid\-store\-forwarding\fR 4 .IX Item "-fno-avoid-store-forwarding" .PD بسیاری از CPUها زمانی که یک بارگذاری (load) تا حدی به ذخیره‌سازی‌های (store) کوچک‌تر قبلی وابسته باشد، برای چندین چرخه متوقف (stall) می‌شوند. این مرحله سعی می‌کند چنین مواردی را تشخیص داده و با تغییر ترتیب بارگذاری و ذخیره‌سازی و سپس تصحیح مقدار بارگذاری‌شده، از افت کارایی جلوگیری کند. .Sp به طور پیش‌فرض غیرفعال است. .IP \fB\-ffp\-contract=\fR\fIstyle\fR 4 .IX Item "-ffp-contract=style" \&\fB\-ffp\-contract=off\fR ادغام عبارت ممیز شناور را غیرفعال می‌کند. \&\fB\-ffp\-contract=fast\fR ادغام عبارت ممیز شناور مانند تشکیل عملیات ضرب\-جمع ادغام‌شده (fused multiply\-add) را در صورتی که معماری هدف به طور بومی از آن‌ها پشتیبانی کند، فعال می‌سازد. \&\fB\-ffp\-contract=on\fR ادغام عبارت‌های ممیز شناور را در صورتی که توسط استاندارد زبان مجاز باشد، فعال می‌کند. این ویژگی برای C و C++ پیاده‌سازی شده است که در آن، ادغام درون یک عبارت امکان‌پذیر است اما در بین دستورات مختلف مجاز نیست. .Sp مقدار پیش‌فرض برای C در حالت منطبق با استاندارد (\fB\-std=c11\fR یا مشابه آن) \fB\-ffp\-contract=off\fR و در غیر این صورت \fB\-ffp\-contract=fast\fR است. .IP \fB\-fomit\-frame\-pointer\fR 4 .IX Item "-fomit-frame-pointer" حذف اشاره‌گر فریم (frame pointer) در توابعی که به آن نیازی ندارند. این کار از دستورالعمل‌های ذخیره، راه‌اندازی و بازیابی اشاره‌گر فریم جلوگیری می‌کند؛ در بسیاری از معماری‌های هدف همچنین یک ثبات (register) اضافی را در دسترس قرار می‌دهد. .Sp در برخی اهداف، این پرچم هیچ اثری ندارد زیرا دنبالهٔ استاندارد فراخوانی همیشه از یک اشاره‌گر فریم استفاده می‌کند، بنابراین نمی‌توان آن را حذف کرد. .Sp توجه داشته باشید که \fB\-fno\-omit\-frame\-pointer\fR تضمین نمی‌کند که اشاره‌گر فریم در همهٔ توابع استفاده شود. چندین هدف همیشه اشاره‌گر فریم را در توابع برگ (leaf functions) حذف می‌کنند. .Sp به طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است. .IP \fB\-foptimize\-crc\fR 4 .IX Item "-foptimize-crc" حلقه‌های محاسبه‌کنندهٔ CRC (انجام تقسیم طولانی چندجمله‌ای) را شناسایی کرده و آن‌ها را با یک پیاده‌سازی سریع‌تر جایگزین می‌کند. CRCهای ۸، ۱۶، ۳۲ و ۶۴ بیتی را با یک چندجمله‌ای ثابت بدون بیت آغازین ۱، برای هر دو حالت bit\-forward و bit\-reversed شناسایی می‌کند. اگر معماری هدف از دستورالعمل CRC پشتیبانی کند و چندجمله‌ای استفاده‌شده در کد منبع با چندجمله‌ای دستورالعمل CRC مطابقت داشته باشد، آن دستورالعمل CRC تولید می‌شود. در غیر این صورت، اگر هدف از دستورالعمل carry\-less\-multiplication پشتیبانی کند، CRC با استفاده از آن تولید می‌شود؛ در غیر این صورت CRC مبتنی بر جدول تولید خواهد شد. .Sp به طور پیش‌فرض در \fB\-O2\fR و بالاتر فعال است. .IP \fB\-foptimize\-sibling\-calls\fR 4 .IX Item "-foptimize-sibling-calls" بهینه‌سازی فراخوانی‌های هم‌سطح (sibling) و بازگشتی دمی (tail recursive). .Sp در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است. .IP \fB\-foptimize\-strlen\fR 4 .IX Item "-foptimize-strlen" توابع مختلف استاندارد رشته در C (مانند \f(CW\*(C`strlen\*(C'\fR، \&\f(CW\*(C`strchr\*(C'\fR یا \f(CW\*(C`strcpy\*(C'\fR) و همتایان \f(CW\*(C`_FORTIFY_SOURCE\*(C'\fR آن‌ها را به جایگزین‌های سریع‌تر بهینه‌سازی می‌کند. .Sp در سطوح \fB\-O2\fR و \fB\-O3\fR فعال است. .IP \fB\-finline\-stringops[=\fR\fIfn\fR\fB]\fR 4 .IX Item "-finline-stringops[=fn]" عملیات حافظه و رشته (در حال حاضر، فقط \f(CW\*(C`memset\*(C'\fR) را درون‌خطی (inline) بسط می‌دهد، حتی زمانی که طول متغیر باشد یا آن‌قدر بزرگ باشد که به حلقه نیاز داشته باشد. این گزینه در کنار \fB\-ffreestanding\fR و \&\fB\-fno\-builtin\fR بیشترین کاربرد را دارد. .Sp در برخی شرایط، این گزینه به کامپایلر امکان می‌دهد کدی تولید کند که از تراز (alignment) و مضارب طولِ مشخص بهره ببرد، اما حتی در این حالت نیز ممکن است کارایی کمتری نسبت به پیاده‌سازی‌های بهینه‌شدهٔ زمان اجرا داشته باشد و حجم کد را آن‌قدر افزایش دهد که حتی یک پیاده‌سازی مشترک با کارایی کمتر، به دلیل استفادهٔ بهتر از حافظهٔ موقت کد (code cache)، سریع‌تر اجرا شود. این گزینه به طور پیش‌فرض غیرفعال است. .IP \fB\-fno\-inline\fR 4 .IX Item "-fno-inline" هیچ تابعی را به صورت درون‌خطی بسط ندهید، مگر آن‌هایی که با ویژگی \f(CW\*(C`always_inline\*(C'\fR نشانه‌گذاری شده‌اند. این حالت پیش‌فرض در هنگام عدم بهینه‌سازی است. .Sp توابع منفرد را می‌توان با نشانه‌گذاری به وسیلهٔ ویژگی \f(CW\*(C`noinline\*(C'\fR از درون‌خطی‌سازی مستثنی کرد. .IP \fB\-finline\-small\-functions\fR 4 .IX Item "-finline-small-functions" ادغام توابع در فراخواننده‌های آن‌ها هنگامی که بدنهٔ آن‌ها کوچک‌تر از کد مورد انتظار فراخوانی تابع باشد (به طوری که اندازهٔ کلی برنامه کوچک‌تر شود). کامپایلر به صورت مکاشفه‌ای تصمیم می‌گیرد کدام توابع به اندازهٔ کافی ساده هستند که ارزش ادغام به این شیوه را داشته باشند. این درون‌خطی‌سازی برای همهٔ توابع اعمال می‌شود، حتی آن‌هایی که به عنوان inline اعلام نشده‌اند. .Sp در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است. .IP \fB\-findirect\-inlining\fR 4 .IX Item "-findirect-inlining" فراخوانی‌های غیرمستقیمی را که به لطف درون‌خطی‌سازی‌های قبلی مشخص می‌شود در زمان کامپایل شناخته‌شده هستند نیز درون‌خطی می‌کند. این گزینه تنها زمانی تأثیر دارد که خود درون‌خطی‌سازی با گزینه‌های \fB\-finline\-functions\fR یا \fB\-finline\-small\-functions\fR فعال شده باشد. .Sp در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است. .IP \fB\-finline\-functions\fR 4 .IX Item "-finline-functions" تمام توابع را برای درون‌خطی‌سازی در نظر می‌گیرد، حتی اگر به صورت inline اعلام نشده باشند. کامپایلر به صورت مکاشفه‌ای تصمیم می‌گیرد چه توابعی ارزش ادغام به این شیوه را دارند. .Sp اگر تمام فراخوانی‌ها به یک تابع ادغام شوند و تابع به صورت \f(CW\*(C`static\*(C'\fR اعلان شده باشد، در این صورت تابع معمولاً به طور مستقل به عنوان کد اسمبلی در خروجی تولید نمی‌شود. .Sp در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است. همچنین توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود..IP \fB\-finline\-functions\-called\-once\fR 4 .IX Item "-finline-functions-called-once" تمام توابع \f(CW\*(C`static\*(C'\fR را که فقط یک بار فراخوانی شده‌اند، حتی اگر با مشخصه \f(CW\*(C`inline\*(C'\fR علامت‌گذاری نشده باشند، برای درون‌خطی‌سازی در فراخواننده آن‌ها در نظر می‌گیرد. اگر فراخوانی یک تابع معین ادغام شود، آن تابع به‌طور مستقل به عنوان کد اسمبلی در خروجی تولید نمی‌شود. .Sp در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود، اما نه در \fB\-Og\fR. .IP \fB\-fearly\-inlining\fR 4 .IX Item "-fearly-inlining" توابع مشخص‌شده با \f(CW\*(C`always_inline\*(C'\fR و توابعی که بدنه آن‌ها کوچکتر از سربار فراخوانی تابع به نظر می‌رسد را پیش از انجام کدگذاری تشخیصی \fB\-fprofile\-generate\fR و گذر واقعی درون‌خطی‌سازی، در مراحل اولیه درون‌خطی می‌کند. انجام این کار باعث می‌شود تحلیل کارایی (profiling) به‌طور چشمگیری کم‌هزینه‌تر شود و معمولاً درون‌خطی‌سازی در برنامه‌هایی با زنجیره‌های طولانی از توابع پوششی (wrapper) تو در تو سریع‌تر انجام گیرد. .Sp به‌طور پیش‌فرض فعال است. .IP \fB\-fipa\-sra\fR 4 .IX Item "-fipa-sra" جایگزینی اسکالر ساختارها (aggregates) به‌صورت بین‌روالی، حذف پارامترهای استفاده‌نشده و جایگزینی پارامترهای ارجاعی با پارامترهای مقداری را انجام می‌دهد. .Sp در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است. .IP \fB\-finline\-limit=\fR\fIn\fR 4 .IX Item "-finline-limit=n" به‌طور پیش‌فرض، GCC اندازه توابعی را که می‌توانند درون‌خطی شوند محدود می‌کند. این گزینه امکان کنترل کلی این حد را فراهم می‌سازد. \fIn\fR اندازه توابعی است که می‌توانند بر حسب تعداد شبه‌دستورالعمل‌ها درون‌خطی شوند. .Sp درون‌خطی‌سازی در واقع با تعدادی پارامتر کنترل می‌شود که می‌توان آن‌ها را به‌طور مجزا با استفاده از \fB\-\-param\fR \fIname\fR\fB=\fR\fIvalue\fR مشخص کرد. گزینه \fB\-finline\-limit=\fR\fIn\fR برخی از این پارامترها را به شرح زیر تنظیم می‌کند: .RS 4 .IP \fBmax\-inline\-insns\-single\fR 4 .IX Item "max-inline-insns-single" روی \fIn\fR/2 تنظیم می‌شود. .IP \fBmax\-inline\-insns\-auto\fR 4 .IX Item "max-inline-insns-auto" روی \fIn\fR/2 تنظیم می‌شود. .RE .RS 4 .Sp برای مستندات پارامترهای مجزای کنترل‌کننده درون‌خطی‌سازی و مقادیر پیش‌فرض آن‌ها به بخش‌های بعدی مراجعه کنید. .Sp \&\fIنکته:\fR ممکن است هیچ مقداری برای \fB\-finline\-limit\fR وجود نداشته باشد که رفتاری مشابه حالت پیش‌فرض را ایجاد کند. .Sp \&\fIنکته:\fR شبه‌دستورالعمل در این زمینه خاص، نشان‌دهنده یک معیار سنجش انتزاعی از اندازه تابع است. این معیار به هیچ وجه نشان‌دهنده تعداد دستورالعمل‌های اسمبلی نیست و از این رو ممکن است معنای دقیق آن از نسخه‌ای به نسخه دیگر تغییر کند. .RE .IP \fB\-fno\-keep\-inline\-dllexport\fR 4 .IX Item "-fno-keep-inline-dllexport" این یک نسخه دقیق‌تر از \fB\-fkeep\-inline\-functions\fR است که فقط برای توابعی اعمال می‌شود که با استفاده از صفت (attribute) یا declspec با عنوان \f(CW\*(C`dllexport\*(C'\fR اعلان شده‌اند. .IP \fB\-fkeep\-inline\-functions\fR 4 .IX Item "-fkeep-inline-functions" در C، توابع \f(CW\*(C`static\*(C'\fR اعلان‌شده با \f(CW\*(C`inline\*(C'\fR را در فایل شیء (object file) صادر می‌کند، حتی اگر تابع در تمام فراخواننده‌هایش درون‌خطی شده باشد. این گزینه بر توابعی که از افزونه \f(CW\*(C`extern inline\*(C'\fR در GNU C90 استفاده می‌کنند تأثیری ندارد. در C++، تمام توابع درون‌خطی را بدون استثنا در فایل شیء درج می‌کند. .IP \fB\-fkeep\-static\-functions\fR 4 .IX Item "-fkeep-static-functions" توابع \f(CW\*(C`static\*(C'\fR را در فایل شیء درج می‌کند، حتی اگر از تابع هرگز استفاده نشده باشد. .IP \fB\-fkeep\-static\-consts\fR 4 .IX Item "-fkeep-static-consts" متغیرهای اعلان‌شده به‌صورت \f(CW\*(C`static const\*(C'\fR را در صورت غیرفعال بودن بهینه‌سازی صادر می‌کند، حتی اگر به آن متغیرها ارجاع داده نشده باشد. .Sp کامپایلر GCC این گزینه را به‌طور پیش‌فرض فعال می‌کند. اگر می‌خواهید کامپایلر را وادار کنید بررسی کند که آیا به متغیر ارجاع شده است یا خیر، صرف‌نظر از اینکه بهینه‌سازی فعال باشد یا نه، از گزینه \fB\-fno\-keep\-static\-consts\fR استفاده کنید. .IP \fB\-fmerge\-constants\fR 4 .IX Item "-fmerge-constants" تلاش برای ادغام ثوابت یکسان (ثوابت رشته‌ای و ثوابت ممیز شناور) در میان واحدهای ترجمه (compilation units). .Sp اگر اسمبلر و پیونددهنده پشتیبانی کنند، این گزینه در ترجمه بهینه‌شده پیش‌فرض است. برای جلوگیری از این رفتار از \fB\-fno\-merge\-constants\fR استفاده کنید. .Sp در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است. .IP \fB\-fmerge\-all\-constants\fR 4 .IX Item "-fmerge-all-constants" تلاش برای ادغام ثوابت یکسان و متغیرهای یکسان. .Sp این گزینه متضمن \fB\-fmerge\-constants\fR است. علاوه بر \fB\-fmerge\-constants\fR، مواردی مانند آرایه‌های مقداردهی‌شده ثابت یا متغیرهای ثابت مقداردهی‌شده از انواع صحیح یا ممیز شناور را نیز در نظر می‌گیرد. زبان‌هایی مانند C یا C++ الزام می‌کنند که هر متغیر، از جمله نمونه‌های متعدد از یک متغیر یکسان در فراخوانی‌های بازگشتی، مکان‌های حافظه مجزایی داشته باشند؛ بنابراین استفاده از این گزینه منجر به رفتاری ناسازگار با استاندارد می‌شود. .IP \fB\-fmodulo\-sched\fR 4 .IX Item "-fmodulo-sched" زمان‌بندی مدولو سویینگ (swing modulo scheduling) را بلافاصله پیش از اولین گذر زمان‌بندی انجام می‌دهد. این گذر داخلی‌ترین حلقه‌ها را بررسی کرده و دستورالعمل‌های آن‌ها را با همپوشانی تکرارهای مختلف بازآرایی می‌کند. .IP \fB\-fmodulo\-sched\-allow\-regmoves\fR 4 .IX Item "-fmodulo-sched-allow-regmoves" زمان‌بندی مدولوی تهاجمی‌تر مبتنی بر SMS را با مجاز شمردن انتقال‌های ثبات (register moves) انجام می‌دهد. با تنظیم این گزینه، برخی یال‌های پادوابستگی (anti-dependences) حذف می‌شوند که این امر باعث تولید انتقال‌های ثبات بر اساس تحلیل بازه حیات (life-range analysis) می‌گردد. این گزینه تنها در صورت فعال بودن \fB\-fmodulo\-sched\fR مؤثر است. .IP \fB\-fno\-branch\-count\-reg\fR 4 .IX Item "-fno-branch-count-reg" گذر بهینه‌سازی را که فرصت‌های استفاده از دستورالعمل‌های «کاهش و انشعاب» (decrement and branch) را روی یک ثبات شمارنده به جای توالی دستورالعمل‌هایی که ثبات را کاهش می‌دهند، با صفر مقایسه می‌کنند و سپس بر اساس نتیجه انشعاب انجام می‌دهند جستجو می‌کند، غیرفعال می‌سازد. این گزینه تنها در معماری‌هایی که از چنین دستورالعمل‌هایی پشتیبانی می‌کنند، از جمله x86، PowerPC، IA\-64 و S/390، معنادار است. توجه داشته باشید که گزینه \fB\-fno\-branch\-count\-reg\fR دستورالعمل‌های کاهش و انشعاب تولیدشده توسط سایر گذرهای بهینه‌سازی را از جریان دستورالعمل‌ها حذف نمی‌کند. .Sp پیش‌فرض در سطح \fB\-O1\fR و بالاتر، به جز \fB\-Og\fR، گزینه \fB\-fbranch\-count\-reg\fR است. .IP \fB\-fno\-function\-cse\fR 4 .IX Item "-fno-function-cse" آدرس‌های توابع را در ثبات‌ها قرار نمی‌دهد؛ باعث می‌شود هر دستورالعملی که یک تابع ثابت را فراخوانی می‌کند، صراحتاً حاوی آدرس آن تابع باشد. .Sp این گزینه منجر به کدی با کارایی کمتر می‌شود، اما برخی دستکاری‌های خاص که خروجی اسمبلی را تغییر می‌دهند ممکن است با بهینه‌سازی‌های انجام‌شده در صورت عدم استفاده از این گزینه، دچار اختلال شوند. .Sp حالت پیش‌فرض \fB\-ffunction\-cse\fR است. .IP \fB\-fno\-zero\-initialized\-in\-bss\fR 4 .IX Item "-fno-zero-initialized-in-bss" اگر معماری مقصد از یک بخش BSS پشتیبانی کند، GCC به‌طور پیش‌فرض متغیرهایی را که با صفر مقداردهی اولیه شده‌اند در BSS قرار می‌دهد. این کار می‌تواند در فضای کد نهایی صرفه‌جویی کند. .Sp این گزینه این رفتار را غیرفعال می‌کند، چرا که برخی برنامه‌ها صراحتاً به قرار گرفتن متغیرها در بخش داده (data section) تکیه دارند\-\-\-برای نمونه، تا فایل اجرایی نهایی بتواند آغاز آن بخش را پیدا کند و/یا بر اساس آن فرضیاتی داشته باشد. .Sp پیش‌فرض به جز در Ada، گزینه \fB\-fzero\-initialized\-in\-bss\fR است. .IP \fB\-fthread\-jumps\fR 4 .IX Item "-fthread-jumps" بهینه‌سازی‌هایی را انجام می‌دهد که بررسی می‌کنند آیا یک پرش به مکانی هدایت می‌شود که در آن مقایسه دیگری وجود دارد که توسط مقایسه اول دربرگرفته شده (subsumed) است یا خیر. اگر چنین باشد، انشعاب اول، بسته به اینکه مشخص باشد شرط درست است یا نادرست، به مقصد انشعاب دوم یا نقطه‌ای بلافاصله پس از آن تغییر مسیر می‌یابد. .Sp در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود. .IP \fB\-fsplit\-wide\-types\fR 4 .IX Item "-fsplit-wide-types" هنگام استفاده از نوعی که چندین ثبات را اشغال می‌کند، مانند \f(CW\*(C`long long\*(C'\fR در یک سامانه ۳۲ بیتی، ثبات‌ها را از هم تفکیک کرده و آن‌ها را به‌طور مستقل تخصیص می‌دهد. این کار معمولاً کد بهتری برای آن انواع تولید می‌کند، اما ممکن است عیب‌یابی را دشوارتر سازد. .Sp در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR و \&\fB\-Os\fR فعال می‌شود. .IP \fB\-fsplit\-wide\-types\-early\fR 4 .IX Item "-fsplit-wide-types-early" انواع عریض (wide types) را زودتر از موعد به‌طور کامل تفکیک می‌کند، نه در مراحل بسیار پایانی. این گزینه هیچ تأثیری ندارد مگر اینکه \fB\-fsplit\-wide\-types\fR فعال باشد. .Sp این حالت در برخی از مقصدها پیش‌فرض است. .IP \fB\-fcse\-follow\-jumps\fR 4 .IX Item "-fcse-follow-jumps" در حذف زیرعبارت‌های مشترک (CSE)، دستورالعمل‌های پرش را زمانی که مقصد پرش توسط هیچ مسیر دیگری قابل دسترس نباشد پویش می‌کند. برای نمونه، هنگامی که CSE با یک عبارت \f(CW\*(C`if\*(C'\fR دارای بند \&\f(CW\*(C`else\*(C'\fR مواجه می‌شود، در صورتی که شرط آزمایش‌شده نادرست باشد پرش را دنبال می‌کند. .Sp در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود..IP \fB\-fcse\-skip\-blocks\fR 4 .IX Item "-fcse-skip-blocks" این گزینه شبیه به \fB\-fcse\-follow\-jumps\fR است، اما باعث می‌شود CSE پرش‌هایی را که به‌طور شرطی از روی بلوک‌ها رد می‌شوند دنبال کند. هنگامی که CSE با یک عبارت سادهٔ \f(CW\*(C`if\*(C'\fR بدون بند else مواجه می‌شود، \fB\-fcse\-skip\-blocks\fR باعث می‌شود CSE پرش پیرامون بدنهٔ \f(CW\*(C`if\*(C'\fR را دنبال کند. .Sp در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود. .IP \fB\-frerun\-cse\-after\-loop\fR 4 .IX Item "-frerun-cse-after-loop" اجرای مجدد حذف زیرعبارت‌های مشترک پس از انجام بهینه‌سازی‌های حلقه. .Sp در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود. .IP \fB\-fgcse\fR 4 .IX Item "-fgcse" انجام یک مرحله حذف سراسری زیرعبارت‌های مشترک. این مرحله همچنین انتشار سراسری مقادیر ثابت و رونوشت (copy propagation) را انجام می‌دهد. .Sp \&\fIنکته:\fR هنگام کامپایل برنامه‌ای که از gotoهای محاسباتی (computed gotos، افزونه‌ای در GCC) استفاده می‌کند، در صورت غیرفعال کردن مرحلهٔ حذف سراسری زیرعبارت‌های مشترک با افزودن \fB\-fno\-gcse\fR به خط فرمان، ممکن است کارایی زمان اجرای بهتری به دست آورید. .Sp در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود. .IP \fB\-fgcse\-lm\fR 4 .IX Item "-fgcse-lm" هنگامی که \fB\-fgcse\-lm\fR فعال باشد، حذف سراسری زیرعبارت‌های مشترک تلاش می‌کند بارگذاری‌هایی را که تنها با ذخیره‌سازی در خودشان باطل می‌شوند جابجا کند. این امر اجازه می‌دهد حلقه‌ای حاوی توالی بارگذاری/ذخیره‌سازی به یک بارگذاری بیرون از حلقه و یک رونوشت/ذخیره‌سازی درون حلقه تبدیل شود. .Sp به‌طور پیش‌فرض با فعال بودن \fB\-fgcse\fR فعال می‌شود. .IP \fB\-fgcse\-sm\fR 4 .IX Item "-fgcse-sm" هنگامی که \fB\-fgcse\-sm\fR فعال باشد، یک مرحلهٔ انتقال ذخیره‌سازی پس از حذف سراسری زیرعبارت‌های مشترک اجرا می‌شود. این مرحله تلاش می‌کند ذخیره‌سازی‌ها را به بیرون از حلقه‌ها منتقل کند. هنگامی که همراه با \fB\-fgcse\-lm\fR استفاده شود، حلقه‌های حاوی توالی بارگذاری/ذخیره‌سازی را می‌توان به یک بارگذاری قبل از حلقه و یک ذخیره‌سازی پس از حلقه تبدیل کرد. .Sp در هیچ سطح بهینه‌سازی فعال نیست. .IP \fB\-fgcse\-las\fR 4 .IX Item "-fgcse-las" هنگامی که \fB\-fgcse\-las\fR فعال باشد، مرحلهٔ حذف سراسری زیرعبارت‌های مشترک، بارگذاری‌های زائدی را که پس از ذخیره‌سازی در همان مکان حافظه رخ می‌دهند (هم حشوهای جزئی و هم کامل) حذف می‌کند. .Sp در هیچ سطح بهینه‌سازی فعال نیست. .IP \fB\-fgcse\-after\-reload\fR 4 .IX Item "-fgcse-after-reload" هنگامی که \fB\-fgcse\-after\-reload\fR فعال باشد، یک مرحلهٔ حذف بارگذاری زائد پس از reload انجام می‌شود. هدف از این مرحله، پاک‌سازی سرریزهای زائد به حافظه (redundant spilling) است. .Sp توسط \fB\-O3\fR، \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود. .IP \fB\-faggressive\-loop\-optimizations\fR 4 .IX Item "-faggressive-loop-optimizations" این گزینه به بهینه‌ساز حلقه اعلام می‌کند که از محدودیت‌های زبان برای استخراج کران‌های تعداد تکرارهای یک حلقه استفاده کند. این فرض بر این استوار است که کد حلقه، رفتار تعریف‌نشده‌ای (مانند سرریز اعداد صحیح علامت‌دار یا دسترسی به خارج از محدودهٔ آرایه‌ها) ایجاد نمی‌کند. کران‌های تعداد تکرار حلقه برای هدایت باز کردن حلقه (loop unrolling)، پوسته‌ریزی حلقه (peeling) و بهینه‌سازی‌های آزمون خروج از حلقه استفاده می‌شوند. این گزینه به‌طور پیش‌فرض فعال است. .IP \fB\-funconstrained\-commons\fR 4 .IX Item "-funconstrained-commons" این گزینه به کامپایلر اعلام می‌کند که متغیرهای تعریف‌شده در بلوک‌های مشترک (common blocks، مثلاً در Fortran) ممکن است بعداً با آرایه‌های دنباله‌ای طولانی‌تر جایگزین شوند. این امر مانع از بهینه‌سازی‌های خاصی می‌شود که به دانستن کران‌های آرایه وابسته هستند. .IP \fB\-fcrossjumping\fR 4 .IX Item "-fcrossjumping" انجام تبدیل پرش متقاطع (cross\-jumping). این تبدیل کدهای یکسان را یکپارچه کرده و اندازهٔ کد را کاهش می‌دهد. کد حاصل ممکن است عملکرد بهتری نسبت به حالت بدون cross\-jumping داشته باشد یا نداشته باشد. .Sp در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود. .IP \fB\-fauto\-inc\-dec\fR 4 .IX Item "-fauto-inc-dec" ترکیب افزایش یا کاهش آدرس‌ها با دسترسی‌های حافظه. این مرحله در معماری‌هایی که دستورالعمل‌هایی برای پشتیبانی از این ویژگی ندارند، همیشه نادیده گرفته می‌شود. به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر روی معماری‌هایی که از آن پشتیبانی می‌کنند، فعال است. .IP \fB\-fdce\fR 4 .IX Item "-fdce" انجام حذف کد مرده (DCE) روی RTL. به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است. .IP \fB\-fdse\fR 4 .IX Item "-fdse" انجام حذف ذخیره‌سازی مرده (DSE) روی RTL. به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است. .IP \fB\-fif\-conversion\fR 4 .IX Item "-fif-conversion" تلاش برای تبدیل پرش‌های شرطی به معادل‌های بدون انشعاب (branch\-less). این مورد شامل استفاده از جابجایی‌های شرطی، دستورالعمل‌های min ،max، تنظیم فلگ‌ها و abs، و برخی ترفندهای قابل انجام با محاسبات حسابی استاندارد است. استفاده از اجرای شرطی روی پردازنده‌هایی که از آن پشتیبانی می‌کنند، توسط \fB\-fif\-conversion2\fR کنترل می‌شود. .Sp در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است، اما با \fB\-Og\fR فعال نمی‌شود. .IP \fB\-fif\-conversion2\fR 4 .IX Item "-fif-conversion2" استفاده از اجرای شرطی (در صورت در دسترس بودن) برای تبدیل پرش‌های شرطی به معادل‌های بدون انشعاب. .Sp در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است، اما با \fB\-Og\fR فعال نمی‌شود. .IP \fB\-fdeclone\-ctor\-dtor\fR 4 .IX Item "-fdeclone-ctor-dtor" استاندارد C++ ABI به چندین نقطهٔ ورود برای سازنده‌ها و نابودکننده‌ها نیاز دارد: یکی برای یک زیرشیء پایه، یکی برای یک شیء کامل، و یکی برای یک نابودکنندهٔ مجازی که پس از آن عملگر delete را فراخوانی می‌کند. برای یک سلسله‌مراتب با پایه‌های مجازی، انواع پایه و کامل کلون‌هایی هستند که به معنای دو کپی از تابع است. با این گزینه، نسخه‌های پایه و کامل به تانک‌هایی (thunks) تبدیل می‌شوند که یک پیاده‌سازی مشترک را فراخوانی می‌کنند. .Sp توسط \fB\-Os\fR فعال می‌شود. .IP \fB\-fdelete\-null\-pointer\-checks\fR 4 .IX Item "-fdelete-null-pointer-checks" فرض می‌کند که برنامه‌ها نمی‌توانند به‌طور ایمن اشاره‌گرهای تهی (null) را ارجاع‌زدایی کنند، و هیچ کد یا عنصر داده‌ای در آدرس صفر قرار ندارد. این گزینه بهینه‌سازی‌های سادهٔ محاسبهٔ عبارات ثابت (constant folding) را در تمام سطوح بهینه‌سازی فعال می‌کند. علاوه بر این، سایر مراحل بهینه‌سازی در GCC از این پرچم برای کنترل تحلیل‌های جریان دادهٔ سراسری استفاده می‌کنند که بررسی‌های بیهوده برای اشاره‌گرهای null را حذف می‌کنند؛ این مراحل فرض می‌کنند که دسترسی حافظه به آدرس صفر همیشه به یک تله (trap) منجر می‌شود، به طوری که اگر یک اشاره‌گر پس از ارجاع‌زدایی بررسی شود، نمی‌تواند null باشد. .Sp با این حال توجه داشته باشید که در برخی محیط‌ها این فرض درست نیست. برای برنامه‌هایی که به آن رفتار وابسته هستند، از \fB\-fno\-delete\-null\-pointer\-checks\fR برای غیرفعال کردن این بهینه‌سازی استفاده کنید. .Sp این گزینه به‌طور پیش‌فرض روی اکثر مقاصد فعال است. روی AVR و MSP430، این گزینه کاملاً غیرفعال است. .Sp مراحلی که از اطلاعات جریان داده استفاده می‌کنند، به‌طور مستقل در سطوح مختلف بهینه‌سازی فعال می‌شوند. .IP \fB\-fdevirtualize\fR 4 .IX Item "-fdevirtualize" تلاش برای تبدیل فراخوانی توابع مجازی به فراخوانی‌های مستقیم. این کار هم درون یک روال و هم به‌صورت بین‌روالی به عنوان بخشی از جای‌گذاری غیرمستقیم (\fB\-findirect\-inlining\fR) و انتشار مقادیر ثابت بین‌روالی (\fB\-fipa\-cp\fR) انجام می‌شود. در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود. .IP \fB\-fdevirtualize\-speculatively\fR 4 .IX Item "-fdevirtualize-speculatively" تلاش برای تبدیل فراخوانی توابع مجازی به فراخوانی‌های مستقیم حدسی (speculative). بر اساس تحلیل گراف وراثت نوع، مقصدهای احتمالی برای یک فراخوانی مشخص تعیین می‌شوند. اگر این مجموعه کوچک باشد (ترجیحاً به اندازهٔ ۱)، فراخوانی به یک ساختار شرطی تبدیل می‌شود که بین فراخوانی مستقیم و غیرمستقیم تصمیم می‌گیرد. فراخوانی‌های حدسی بهینه‌سازی‌های بیشتری مانند جای‌گذاری درون‌خطی (inlining) را ممکن می‌سازند. اگر پس از بهینه‌سازی بیشتر بی‌فایده به نظر برسند، دوباره به شکل اولیه برگردانده می‌شوند. .IP \fB\-fdevirtualize\-at\-ltrans\fR 4 .IX Item "-fdevirtualize-at-ltrans" ارسال اطلاعات اضافهٔ مورد نیاز برای غیرمجازی‌سازی تهاجمی هنگام اجرای بهینه‌ساز زمان پیوند در حالت تبدیل محلی. این گزینه امکان غیرمجازی‌سازی بیشتری را فراهم می‌کند اما اندازهٔ داده‌های ارسالی را به‌طور چشمگیری افزایش می‌دهد. به همین دلیل به‌طور پیش‌فرض غیرفعال است. .IP \fB\-fexpensive\-optimizations\fR 4 .IX Item "-fexpensive-optimizations" انجام تعدادی بهینه‌سازی جزئی که از نظر محاسباتی نسبتاً هزینه‌بر هستند. .Sp در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود. .IP \fB\-free\fR 4 .IX Item "-free" تلاش برای حذف دستورالعمل‌های گسترش (extension) زائد. این گزینه به‌ویژه برای معماری x86\-64 مفید است که پس از نوشتن در نیمهٔ پایینی ۳۲ بیتی ثبات‌های ۶۴ بیتی، به‌طور ضمنی گسترش با صفر انجام می‌دهد. .Sp برای Alpha، AArch64، LoongArch، PowerPC، RISC\-V، SPARC، h83000 و x86 در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است. .IP \fB\-fno\-lifetime\-dse\fR 4 .IX Item "-fno-lifetime-dse" در C++ مقدار یک شیء تنها تحت تأثیر تغییرات در طول عمر آن قرار می‌گیرد: هنگامی که سازنده آغاز می‌شود، شیء دارای مقداری نامعین است و هرگونه تغییر در طول عمر شیء پس از نابودی آن، مرده تلقی می‌شود. در حالت عادی، حذف ذخیره‌سازی مرده از این موضوع بهره می‌برد؛ اگر کد شما به ماندگاری مقدار حافظهٔ شیء فراتر از طول عمر آن متکی است، می‌توانید از این پرچم برای غیرفعال کردن این بهینه‌سازی استفاده کنید. برای حفظ ذخیره‌سازی‌های قبل از شروع سازنده (مثلاً به این دلیل که عملگر new شما فضای حافظهٔ شیء را پاک می‌کند) اما همچنان در نظر گرفتن شیء به عنوان مرده پس از نابودکننده، می‌توانید از \fB\-flifetime\-dse=1\fR استفاده کنید. رفتار پیش‌فرض را می‌توان صراحتاً با \fB\-flifetime\-dse=2\fR انتخاب کرد. \&\fB\-flifetime\-dse=0\fR معادل \fB\-fno\-lifetime\-dse\fR است..IP \fB\-flive\-range\-shrinkage\fR 4 .IX Item "-flive-range-shrinkage" تلاش برای کاهش فشار ثبات‌ها از طریق انقباض محدوده زنده ثبات‌ها (live range shrinkage). این ویژگی برای پردازنده‌های سریعی که مجموعه ثبات‌های کوچک یا متوسط دارند مفید است. .IP \fB\-fira\-algorithm=\fR\fIalgorithm\fR 4 .IX Item "-fira-algorithm=algorithm" استفاده از الگوریتم رنگ‌آمیزی مشخص‌شده برای تخصیص‌دهنده یکپارچه ثبات‌ها (IRA). آرگومان \fIalgorithm\fR می‌تواند \fBpriority\fR باشد که بیانگر رنگ‌آمیزی اولویت‌دار چاو (Chow) است، یا \fBCB\fR که بیانگر رنگ‌آمیزی چایتین\-بریگز (Chaitin\-Briggs) است. رنگ‌آمیزی چایتین\-بریگز برای همه معماری‌ها پیاده‌سازی نشده است، اما برای مقصدهایی که از آن پشتیبانی می‌کنند، به این دلیل که کد بهتری تولید می‌کند، پیش‌فرض است. .IP \fB\-fira\-region=\fR\fIregion\fR 4 .IX Item "-fira-region=region" استفاده از ناحیه‌های مشخص‌شده برای تخصیص‌دهنده یکپارچه ثبات‌ها. آرگومان \&\fIregion\fR باید یکی از موارد زیر باشد: .RS 4 .IP \fBall\fR 4 .IX Item "all" استفاده از تمامی حلقه‌ها به عنوان ناحیه‌های تخصیص ثبات. این گزینه می‌تواند بهترین نتایج را برای ماشین‌هایی با مجموعه ثبات‌های کوچک و/یا نامنظم به همراه داشته باشد. .IP \fBmixed\fR 4 .IX Item "mixed" استفاده از تمامی حلقه‌ها به عنوان ناحیه، به جز حلقه‌هایی با فشار ثبات اندک. این مقدار معمولاً در بیشتر موارد و برای اکثر معماری‌ها بهترین نتایج را به دست می‌دهد و در هنگام کامپایل با بهینه‌سازی برای سرعت (\fB\-O\fR، \fB\-O2\fR، ...) به طور پیش‌فرض فعال است. .IP \fBone\fR 4 .IX Item "one" استفاده از تمام توابع به عنوان یک ناحیه واحد. این مقدار معمولاً منجر به کوچک‌ترین اندازه کد می‌شود و به طور پیش‌فرض برای \&\fB\-Os\fR یا \fB\-O0\fR فعال است. .RE .RS 4 .RE .IP \fB\-fira\-hoist\-pressure\fR 4 .IX Item "-fira-hoist-pressure" استفاده از IRA برای ارزیابی فشار ثبات‌ها در گذر بالا کشیدن کد (code hoisting) به منظور تصمیم‌گیری در خصوص بالا کشیدن عبارت‌ها. این گزینه معمولاً منجر به کد کوچک‌تری می‌شود، اما می‌تواند سرعت کامپایلر را کاهش دهد. .Sp این گزینه در سطح \fB\-Os\fR برای همه مقصدها فعال است. .IP \fB\-fira\-loop\-pressure\fR 4 .IX Item "-fira-loop-pressure" استفاده از IRA برای ارزیابی فشار ثبات‌ها در حلقه‌ها به منظور تصمیم‌گیری برای جابجایی ناورداهای حلقه (loop invariants). این گزینه معمولاً منجر به تولید کدی سریع‌تر و کوچک‌تر در ماشین‌هایی با فایل‌های ثبات بزرگ (۳۲ ثبات یا بیشتر) می‌شود، اما می‌تواند سرعت کامپایلر را کاهش دهد. .Sp این گزینه در سطح \fB\-O3\fR برای برخی از مقصدها فعال است. .IP \fB\-fno\-ira\-share\-save\-slots\fR 4 .IX Item "-fno-ira-share-save-slots" غیرفعال کردن اشتراک‌گذاری خانه‌های پشته استفاده‌شده برای ذخیره ثبات‌های سخت‌افزاریِ دستخوش تغییر در فراخوانی (call\-used hard registers) که در طول یک فراخوانی زنده می‌مانند. هر ثبات سخت‌افزاری یک خانه پشته جداگانه دریافت می‌کند و در نتیجه فریم‌های پشته توابع بزرگ‌تر می‌شوند. .IP \fB\-fno\-ira\-share\-spill\-slots\fR 4 .IX Item "-fno-ira-share-spill-slots" غیرفعال کردن اشتراک‌گذاری خانه‌های پشته تخصیص‌یافته برای شبه‌ثبات‌ها (pseudo\-registers). هر شبه‌ثباتی که ثبات سخت‌افزاری دریافت نکند، یک خانه پشته جداگانه دریافت می‌کند و در نتیجه فریم‌های پشته توابع بزرگ‌تر می‌شوند. .IP \fB\-flra\-remat\fR 4 .IX Item "-flra-remat" فعال کردن بازآفرینی (rematerialization) حساس به CFG در LRA. به جای بارگذاری مقادیر شبه‌ثبات‌های سرریز شده (spilled pseudos)، اگر مقرون به صرفه باشد LRA سعی می‌کند مقادیر را بازآفرینی (محاسبه مجدد) کند. .Sp در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است. .IP \fB\-fdelayed\-branch\fR 4 .IX Item "-fdelayed-branch" در صورت پشتیبانی توسط ماشین مقصد، تلاش برای بازآرایی دستورالعمل‌ها به منظور بهره‌برداری از شکاف‌های دستورالعمل موجود پس از دستورالعمل‌های پرش تاخیری (delayed branch). .Sp در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است، اما در \fB\-Og\fR فعال نیست. .IP \fB\-fschedule\-insns\fR 4 .IX Item "-fschedule-insns" در صورت پشتیبانی توسط ماشین مقصد، تلاش برای بازآرایی دستورالعمل‌ها جهت از بین بردن توقف‌های اجرا ناشی از در دسترس نبودن داده‌های مورد نیاز. این کار با صدور دستورالعمل‌های دیگر تا زمان نیاز به نتیجه دستورالعمل بارگذاری یا ممیز شناور، به ماشین‌هایی که دستورالعمل‌های ممیز شناور یا بارگذاری حافظه کُندی دارند کمک می‌کند. .Sp به طور معمول در سطوح بهینه‌سازی \fB\-O2\fR و \fB\-O3\fR فعال است. با این حال، بسیاری از مقصدها این رفتار را نادیده می‌گیرند. به عنوان مثال، در x86 در همه سطوح غیرفعال است، در حالی که در AArch64 فقط در \fB\-O3\fR فعال است. .IP \fB\-fschedule\-insns2\fR 4 .IX Item "-fschedule-insns2" مشابه \fB\-fschedule\-insns\fR، اما درخواست یک گذر اضافی برای زمان‌بندی دستورالعمل‌ها را پس از انجام تخصیص ثبات مطرح می‌کند. این گزینه به‌ویژه در ماشین‌هایی با تعداد نسبتاً کم ثبات و در جایی که دستورالعمل‌های بارگذاری حافظه بیش از یک چرخه زمان می‌برند، مفید است. .Sp در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است. .IP \fB\-fno\-sched\-interblock\fR 4 .IX Item "-fno-sched-interblock" غیرفعال کردن زمان‌بندی دستورالعمل‌ها در میان بلوک‌های پایه (basic blocks)، که معمولاً هنگام زمان‌بندی پیش از تخصیص ثبات، یعنی با \fB\-fschedule\-insns\fR یا در سطح \fB\-O2\fR یا بالاتر فعال است. .IP \fB\-fno\-sched\-spec\fR 4 .IX Item "-fno-sched-spec" غیرفعال کردن جابجایی گمانه‌زنانه (speculative motion) دستورالعمل‌های غیربارگذاری، که معمولاً هنگام زمان‌بندی پیش از تخصیص ثبات، یعنی با \fB\-fschedule\-insns\fR یا در سطح \fB\-O2\fR یا بالاتر فعال است. .IP \fB\-fsched\-pressure\fR 4 .IX Item "-fsched-pressure" فعال کردن زمان‌بندی دستورالعمل‌های حساس به فشار ثبات پیش از تخصیص ثبات. این گزینه تنها زمانی معنا دارد که زمان‌بندی پیش از تخصیص ثبات فعال باشد، یعنی با \fB\-fschedule\-insns\fR یا در سطح \&\fB\-O2\fR یا بالاتر. استفاده از این گزینه می‌تواند با جلوگیری از افزایش فشار ثبات به بیش از تعداد ثبات‌های سخت‌افزاریِ موجود و سرریزهای متعاقب آن در تخصیص ثبات، کد تولیدشده را بهبود بخشیده و اندازه آن را کاهش دهد. .IP \fB\-fsched\-spec\-load\fR 4 .IX Item "-fsched-spec-load" اجازه دادن به جابجایی گمانه‌زنانه برخی دستورالعمل‌های بارگذاری. این گزینه تنها زمانی کاربرد دارد که زمان‌بندی پیش از تخصیص ثبات فعال باشد، یعنی با \&\fB\-fschedule\-insns\fR یا در سطح \fB\-O2\fR یا بالاتر. .IP \fB\-fsched\-spec\-load\-dangerous\fR 4 .IX Item "-fsched-spec-load-dangerous" اجازه دادن به جابجایی گمانه‌زنانه تعداد بیشتری از دستورالعمل‌های بارگذاری. این گزینه تنها زمانی کاربرد دارد که زمان‌بندی پیش از تخصیص ثبات فعال باشد، یعنی با \&\fB\-fschedule\-insns\fR یا در سطح \fB\-O2\fR یا بالاتر. .IP \fB\-fsched\-stalled\-insns\fR 4 .IX Item "-fsched-stalled-insns" .PD 0 .IP \fB\-fsched\-stalled\-insns=\fR\fIn\fR 4 .IX Item "-fsched-stalled-insns=n" .PD تعیین اینکه در گذر دوم زمان‌بندی، چه تعداد دستورالعمل (در صورت وجود) می‌توانند پیش از موعد از صف دستورالعمل‌های متوقف‌شده به فهرست آماده (ready list) منتقل شوند. \&\fB\-fno\-sched\-stalled\-insns\fR به این معنی است که هیچ دستورالعملی پیش از موعد منتقل نمی‌شود، و \fB\-fsched\-stalled\-insns=0\fR به این معنی است که هیچ محدودیتی در تعداد دستورالعمل‌های صف‌بندی‌شده‌ای که می‌توانند پیش از موعد منتقل شوند وجود ندارد. \&\fB\-fsched\-stalled\-insns\fR بدون مقدار، معادل \&\fB\-fsched\-stalled\-insns=1\fR است. .IP \fB\-fsched\-stalled\-insns\-dep\fR 4 .IX Item "-fsched-stalled-insns-dep" .PD 0 .IP \fB\-fsched\-stalled\-insns\-dep=\fR\fIn\fR 4 .IX Item "-fsched-stalled-insns-dep=n" .PD تعیین اینکه چند گروه دستورالعمل (چرخه) برای وابستگی به یک دستورالعمل متوقف‌شده که کاندیدای حذف زودهنگام از صف دستورالعمل‌های متوقف‌شده است، بررسی شوند. این گزینه تنها در طول گذر دوم زمان‌بندی و فقط در صورت استفاده از \fB\-fsched\-stalled\-insns\fR اثرگذار است. \&\fB\-fno\-sched\-stalled\-insns\-dep\fR معادل \&\fB\-fsched\-stalled\-insns\-dep=0\fR است. \&\fB\-fsched\-stalled\-insns\-dep\fR بدون مقدار، معادل \&\fB\-fsched\-stalled\-insns\-dep=1\fR است. .IP \fB\-fsched2\-use\-superblocks\fR 4 .IX Item "-fsched2-use-superblocks" هنگام زمان‌بندی پس از تخصیص ثبات، از زمان‌بندی اَبَربلوک (superblock scheduling) استفاده شود. این ویژگی امکان جابجایی در میان مرزهای بلوک پایه را فراهم کرده که منجر به زمان‌بندی‌های سریع‌تر می‌شود. این گزینه آزمایشی است، زیرا همه توصیف‌های ماشین استفاده‌شده توسط GCC پردازنده (CPU) را آن‌قدر دقیق مدل‌سازی نمی‌کنند که از نتایج نامطمئن الگوریتم جلوگیری شود. .Sp این گزینه تنها زمانی معنا دارد که زمان‌بندی پس از تخصیص ثبات انجام شود، یعنی با \&\fB\-fschedule\-insns2\fR یا در سطح \fB\-O2\fR یا بالاتر. .IP \fB\-fsched\-group\-heuristic\fR 4 .IX Item "-fsched-group-heuristic" فعال کردن اکتشاف گروهی (group heuristic) در زمان‌بند. این روش مکاشفه‌ای دستورالعملی را که به یک گروه زمان‌بندی تعلق دارد ترجیح می‌دهد. این گزینه به طور پیش‌فرض هنگامی که زمان‌بندی فعال باشد فعال است، یعنی با \fB\-fschedule\-insns\fR یا \fB\-fschedule\-insns2\fR یا در سطح \fB\-O2\fR یا بالاتر. .IP \fB\-fsched\-critical\-path\-heuristic\fR 4 .IX Item "-fsched-critical-path-heuristic" فعال کردن اکتشاف مسیر بحرانی (critical\-path heuristic) در زمان‌بند. این روش مکاشفه‌ای دستورالعمل‌های روی مسیر بحرانی را ترجیح می‌دهد. این گزینه به طور پیش‌فرض هنگامی که زمان‌بندی فعال باشد فعال است، یعنی با \fB\-fschedule\-insns\fR یا \fB\-fschedule\-insns2\fR یا در سطح \fB\-O2\fR یا بالاتر. .IP \fB\-fsched\-spec\-insn\-heuristic\fR 4 .IX Item "-fsched-spec-insn-heuristic" فعال کردن اکتشاف دستورالعمل گمانه‌زنانه (speculative instruction heuristic) در زمان‌بند. این روش مکاشفه‌ای دستورالعمل‌های گمانه‌زنانه‌ای را ترجیح می‌دهد که ضعف وابستگی بیشتری دارند. این گزینه به طور پیش‌فرض هنگامی که زمان‌بندی فعال باشد فعال است، یعنی با \fB\-fschedule\-insns\fR یا \fB\-fschedule\-insns2\fR یا در سطح \fB\-O2\fR یا بالاتر..IP \fB\-fsched\-rank\-heuristic\fR 4 .IX Item "-fsched-rank-heuristic" فعال‌سازی هیوریستیک رتبه (rank heuristic) در زمان‌بند. این هیوریستیک دستورالعمل متعلق به بلوک پایه‌ای (basic block) با اندازه یا بسامد بزرگ‌تر را در اولویت قرار می‌دهد. این گزینه به‌طور پیش‌فرض هنگام فعال بودن زمان‌بندی، یعنی با \fB\-fschedule\-insns\fR یا \fB\-fschedule\-insns2\fR یا در سطح \fB\-O2\fR یا بالاتر، فعال است. .IP \fB\-fsched\-last\-insn\-heuristic\fR 4 .IX Item "-fsched-last-insn-heuristic" فعال‌سازی هیوریستیک آخرین دستورالعمل در زمان‌بند. این هیوریستیک دستورالعملی را در اولویت قرار می‌دهد که وابستگی کمتری به آخرین دستورالعمل زمان‌بندی‌شده داشته باشد. این گزینه به‌طور پیش‌فرض هنگام فعال بودن زمان‌بندی، یعنی با \fB\-fschedule\-insns\fR یا \fB\-fschedule\-insns2\fR یا در سطح \fB\-O2\fR یا بالاتر، فعال است. .IP \fB\-fsched\-dep\-count\-heuristic\fR 4 .IX Item "-fsched-dep-count-heuristic" فعال‌سازی هیوریستیک تعداد وابستگی در زمان‌بند. این هیوریستیک دستورالعملی را در اولویت قرار می‌دهد که دستورالعمل‌های بیشتری به آن وابسته باشند. این گزینه به‌طور پیش‌فرض هنگام فعال بودن زمان‌بندی، یعنی با \fB\-fschedule\-insns\fR یا \fB\-fschedule\-insns2\fR یا در سطح \fB\-O2\fR یا بالاتر، فعال است. .IP \fB\-freschedule\-modulo\-scheduled\-loops\fR 4 .IX Item "-freschedule-modulo-scheduled-loops" زمان‌بندی پیمانه‌ای (Modulo scheduling) پیش از زمان‌بندی سنتی انجام می‌شود. اگر حلقه‌ای به‌صورت پیمانه‌ای زمان‌بندی شود، گذرهای بعدی زمان‌بندی ممکن است زمان‌بندی آن را تغییر دهند. از این گزینه برای کنترل این رفتار استفاده کنید. .IP \fB\-fselective\-scheduling\fR 4 .IX Item "-fselective-scheduling" زمان‌بندی دستورالعمل‌ها با استفاده از الگوریتم زمان‌بندی انتخابی (selective scheduling). زمان‌بندی انتخابی به‌جای اولین گذر زمان‌بند اجرا می‌شود. .IP \fB\-fselective\-scheduling2\fR 4 .IX Item "-fselective-scheduling2" زمان‌بندی دستورالعمل‌ها با استفاده از الگوریتم زمان‌بندی انتخابی. زمان‌بندی انتخابی به‌جای دومین گذر زمان‌بند اجرا می‌شود. .IP \fB\-fsel\-sched\-pipelining\fR 4 .IX Item "-fsel-sched-pipelining" فعال‌سازی خط‌لوله‌سازی نرم‌افزاری (software pipelining) برای داخلی‌ترین حلقه‌ها در طول زمان‌بندی انتخابی. این گزینه هیچ اثری ندارد مگر اینکه یکی از گزینه‌های \fB\-fselective\-scheduling\fR یا \&\fB\-fselective\-scheduling2\fR فعال باشد. .IP \fB\-fsel\-sched\-pipelining\-outer\-loops\fR 4 .IX Item "-fsel-sched-pipelining-outer-loops" هنگام خط‌لوله‌سازی حلقه‌ها در طول زمان‌بندی انتخابی، حلقه‌های بیرونی نیز خط‌لوله‌سازی شوند. این گزینه هیچ اثری ندارد مگر اینکه \fB\-fsel\-sched\-pipelining\fR فعال باشد. .IP \fB\-fsemantic\-interposition\fR 4 .IX Item "-fsemantic-interposition" برخی قالب‌های شیء (object formats)، مانند ELF، امکان میان‌نشینی/جایگزینی نمادها (interposition) را توسط پیونددهندهٔ پویا فراهم می‌کنند. این بدان معناست که برای نمادهای صادرشده از DSO، کامپایلر نمی‌تواند انتشار بین‌رویه‌ای (interprocedural propagation)، درون‌خط‌سازی (inlining) و دیگر بهینه‌سازی‌ها را با این فرض که تابع یا متغیر مربوطه ممکن است تغییر کند، انجام دهد. اگرچه این ویژگی برای مثال جهت بازنویسی توابع تخصیص حافظه با یک پیاده‌سازی اشکال‌زدایی مفید است، از نظر کیفیت کد پرهزینه است. با گزینهٔ \fB\-fno\-semantic\-interposition\fR کامپایلر فرض می‌کند که اگر میان‌نشینی برای توابع رخ دهد، تابع جایگزین دقیقاً همان معناشناسی (و اثرات جانبی) را خواهد داشت. به همین ترتیب اگر میان‌نشینی برای متغیرها رخ دهد، سازندهٔ (constructor) متغیر یکسان خواهد بود. این پرچم برای توابعی که صراحتاً به‌صورت inline اعلام شده‌اند (جایی که میان‌نشینی هرگز مجاز به تغییر معناشناسی نیست) و برای نمادهایی که صراحتاً ضعیف (weak) اعلام شده‌اند، هیچ اثری ندارد. .IP \fB\-fshrink\-wrap\fR 4 .IX Item "-fshrink-wrap" درج مقدمهٔ تابع (prologue) تنها پیش از بخش‌هایی از تابع که به آن نیاز دارند، به‌جای قرار دادن آن در ابتدای تابع. این پرچم به‌طور پیش‌فرض در \&\fB\-O\fR و بالاتر فعال است. .IP \fB\-fshrink\-wrap\-separate\fR 4 .IX Item "-fshrink-wrap-separate" بسته‌بندی انقباضی (Shrink-wrap) بخش‌های مجزای مقدمه و موخره (epilogue) به‌صورت جداگانه، به گونه‌ای که این بخش‌ها تنها در صورت نیاز اجرا شوند. این گزینه به‌طور پیش‌فرض روشن است، اما اثری ندارد مگر اینکه \fB\-fshrink\-wrap\fR نیز فعال باشد و معماری هدف از آن پشتیبانی کند. .IP \fB\-fcaller\-saves\fR 4 .IX Item "-fcaller-saves" فعال‌سازی تخصیص مقادیر به ثبات‌هایی که با فراخوانی تابع بازنویسی و مخدوش می‌شوند (clobbered)، از طریق صدور دستورالعمل‌های اضافی برای ذخیره و بازیابی ثبات‌ها در اطراف چنین فراخوانی‌هایی. این تخصیص تنها زمانی انجام می‌شود که به نظر برسد به کد بهتری منجر خواهد شد. .Sp این گزینه همیشه به‌طور پیش‌فرض روی برخی ماشین‌ها فعال است، معمولاً ماشین‌هایی که ثبات‌های ذخیره‌شونده توسط فراخوانده‌شونده (call-preserved) برای استفاده به‌جای آن‌ها ندارند. .Sp در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است. .IP \fB\-fcombine\-stack\-adjustments\fR 4 .IX Item "-fcombine-stack-adjustments" تنظیمات پشته (push و popها) و ارجاعات حافظهٔ پشته را ردیابی کرده و سپس تلاش می‌کند راه‌هایی برای ادغام و ترکیب آن‌ها بیابد. .Sp به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است. .IP \fB\-fipa\-ra\fR 4 .IX Item "-fipa-ra" استفاده از ثبات‌های ذخیره‌شونده توسط فراخواننده (caller-save) برای تخصیص، در صورتی که آن ثبات‌ها توسط هیچ‌یک از توابع فراخوانده‌شده استفاده نشوند. در این صورت نیازی به ذخیره و بازیابی آن‌ها در اطراف فراخوانی‌ها نخواهد بود. این امر تنها زمانی ممکن است که توابع فراخوانده‌شده بخشی از همان واحد ترجمهٔ (compilation unit) تابع جاری باشند و پیش از آن کامپایل شده باشند. .Sp در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است، با این حال اگر کد تولیدشده برای پروفایل‌سازی ابزارگذاری شود (\fB\-p\fR یا \fB\-pg\fR)، یا اگر میزان استفادهٔ تابع فراخوانده‌شده از ثبات‌ها به‌طور دقیق مشخص نباشد (این حالت در اهدافی رخ می‌دهد که مقدمه‌ها و موخره‌ها را در RTL آشکار نمی‌کنند)، این گزینه غیرفعال می‌شود. .IP \fB\-fconserve\-stack\fR 4 .IX Item "-fconserve-stack" تلاش برای به حداقل رساندن استفاده از پشته. کامپایلر تلاش می‌کند فضای کمتری از پشته را مصرف کند، حتی اگر این کار باعث کندتر شدن برنامه شود. این گزینه مستلزم تنظیم پارامتر \fBlarge\-stack\-frame\fR روی 100 و پارامتر \fBlarge\-stack\-frame\-growth\fR روی 400 است. .IP \fB\-ftree\-reassoc\fR 4 .IX Item "-ftree-reassoc" انجام شرکت‌پذیری مجدد (reassociation) روی درخت‌ها. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است. .IP \fB\-fcode\-hoisting\fR 4 .IX Item "-fcode-hoisting" انجام بالاکشی کد (code hoisting). بالاکشی کد تلاش می‌کند ارزیابی عبارت‌هایی را که در تمامی مسیرها تا خروج از تابع اجرا می‌شوند، تا حد ممکن به نقطه‌ای زودتر منتقل کند. این بهینه‌سازی به‌ویژه برای کاهش اندازهٔ کد مفید است، اما اغلب به سرعت کد نیز کمک می‌کند. این پرچم به‌طور پیش‌فرض در \fB\-O2\fR و بالاتر فعال است. .IP \fB\-ftree\-pre\fR 4 .IX Item "-ftree-pre" انجام حذف حشو جزئی (PRE) روی درخت‌ها. این پرچم به‌طور پیش‌فرض در \fB\-O2\fR و \fB\-O3\fR فعال است. .IP \fB\-ftree\-partial\-pre\fR 4 .IX Item "-ftree-partial-pre" تهاجمی‌تر کردن حذف حشو جزئی (PRE). این پرچم به‌طور پیش‌فرض در \fB\-O3\fR فعال است. .IP \fB\-ftree\-forwprop\fR 4 .IX Item "-ftree-forwprop" انجام انتشار به جلو (forward propagation) روی درخت‌ها. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است. .IP \fB\-ftree\-fre\fR 4 .IX Item "-ftree-fre" انجام حذف کامل حشو (FRE) روی درخت‌ها. تفاوت میان FRE و PRE در این است که FRE تنها عبارت‌هایی را در نظر می‌گیرد که در تمامی مسیرهای منتهی به محاسبهٔ حشو، محاسبه شده باشند. این تحلیل سریع‌تر از PRE است، اگرچه حشوهای کمتری را آشکار می‌سازد. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است. .IP \fB\-ftree\-phiprop\fR 4 .IX Item "-ftree-phiprop" انجام بالاکشی بارگذاری‌ها از اشاره‌گرهای شرطی روی درخت‌ها. این گذر به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است. .IP \fB\-fhoist\-adjacent\-loads\fR 4 .IX Item "-fhoist-adjacent-loads" بالاکشی گمانه‌زنانهٔ بارگذاری‌ها از هر دو شاخهٔ یک if\-then\-else، در صورتی که بارگذاری‌ها از مکان‌های مجاور در همان ساختار باشند و معماری هدف دارای دستورالعمل انتقال شرطی باشد. این پرچم به‌طور پیش‌فرض در \fB\-O2\fR و بالاتر فعال است. .IP \fB\-ftree\-copy\-prop\fR 4 .IX Item "-ftree-copy-prop" انجام انتشار کپی (copy propagation) روی درخت‌ها. این گذر عملیات کپی غیرضروری را حذف می‌کند. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است. .IP \fB\-fipa\-pure\-const\fR 4 .IX Item "-fipa-pure-const" تشخیص اینکه کدام توابع سره (pure) یا ثابت (constant) هستند. به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است. .IP \fB\-fipa\-reference\fR 4 .IX Item "-fipa-reference" تشخیص اینکه کدام متغیرهای ایستا (static) از واحد ترجمه فراتر نمی‌روند. به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است. .IP \fB\-fipa\-reference\-addressable\fR 4 .IX Item "-fipa-reference-addressable" تشخیص متغیرهای ایستای فقط‌خواندنی، فقط‌نوشتنی و غیرقابل‌آدرس‌دهی. به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است. .IP \fB\-fipa\-reorder\-for\-locality\fR 4 .IX Item "-fipa-reorder-for-locality" گروه‌بندی زنجیره‌های فراخوانی نزدیک به یکدیگر در چیدمان باینری به‌منظور بهبود محلی‌بودن کد (code locality) و به حداقل رساندن فواصل پرش میان توابعی که مکرراً فراخوانی می‌شوند. برخلاف \fB\-freorder\-functions\fR، این گذر زنجیره‌های فراخوانی بین توابع را در نظر می‌گیرد و آن‌ها را کنار هم گروه‌بندی می‌کند، به‌جای آنکه تمامی توابع داغ/عادی/سرد/هرگز اجرا نشده را در بخش‌های جداگانه قرار دهد. برخلاف \fB\-fprofile\-reorder\-functions\fR، هدف آن بهبود محلی‌بودن کد در سرتاسر زمان اجرای برنامه است، به‌جای اینکه فقط بر زمان راه‌اندازی برنامه تمرکز کند. این گزینه با گزینهٔ صریح \&\fB\-flto\-partition=\fR ناسازگار است چرا که یک طرح پارتیشن‌بندی سفارشی را تحمیل می‌کند. در صورت استفاده از این گزینه، استفاده از بازخورد پروفایل (profile feedback) نیز توصیه می‌شود؛ در غیر این صورت، این گزینه به‌طور پیش‌فرض فعال نیست. .IP \fB\-fipa\-stack\-alignment\fR 4 .IX Item "-fipa-stack-alignment" کاهش هم‌ترازی پشته در نقاط فراخوانی در صورت امکان. به‌طور پیش‌فرض فعال است..IP \fB\-fipa\-pta\fR 4 .IX Item "-fipa-pta" تحلیل اشاره‌گر بین‌رویه‌ای و تحلیل تغییر و ارجاع بین‌رویه‌ای را انجام می‌دهد. این گزینه می‌تواند در واحدهای کامپایل بزرگ باعث مصرف بیش از حد حافظه و زمان کامپایل شود. این گزینه به‌طور پیش‌فرض در هیچ سطح بهینه‌سازی فعال نیست. .IP \fB\-fipa\-profile\fR 4 .IX Item "-fipa-profile" انتشار پروفایل بین‌رویه‌ای را انجام می‌دهد. توابعی که فقط از توابع سرد (cold) فراخوانی می‌شوند به عنوان سرد علامت‌گذاری می‌شوند. همچنین توابعی که تنها یک‌بار اجرا می‌شوند (مانند \&\f(CW\*(C`cold\*(C'\fR، \f(CW\*(C`noreturn\*(C'\fR، سازنده‌ها یا نابودکننده‌های ایستا) شناسایی می‌شوند. سپس توابع سرد و بخش‌های بدون حلقه از توابعی که یک‌بار اجرا می‌شوند، برای اندازه بهینه‌سازی می‌شوند. به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است. .IP \fB\-fipa\-modref\fR 4 .IX Item "-fipa-modref" تحلیل mod/ref بین‌رویه‌ای را انجام می‌دهد. این بهینه‌سازی اثرات جانبی توابع (مکان‌هایی از حافظه که تغییر یافته یا ارجاع داده شده‌اند) را تحلیل می‌کند و بهینه‌سازی بهتری را در مرز فراخوانی توابع ممکن می‌سازد. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است. .IP \fB\-fipa\-cp\fR 4 .IX Item "-fipa-cp" انتشار مقادیر ثابت بین‌رویه‌ای را انجام می‌دهد. این بهینه‌سازی برنامه را تحلیل می‌کند تا مشخص کند چه زمانی مقادیر ارسالی به توابع ثابت هستند و سپس بر این اساس بهینه‌سازی را انجام می‌دهد. چنانچه برنامه دارای مقادیر ثابتی باشد که به توابع ارسال می‌شوند، این بهینه‌سازی می‌تواند کارایی را به میزان قابل‌توجهی افزایش دهد. این پرچم به‌طور پیش‌فرض در \fB\-O2\fR، \fB\-Os\fR و \fB\-O3\fR فعال است. همچنین توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR نیز فعال می‌شود. .IP \fB\-fipa\-cp\-clone\fR 4 .IX Item "-fipa-cp-clone" شبیه‌سازی تابع (function cloning) را برای تقویت انتشار مقادیر ثابت بین‌رویه‌ای انجام می‌دهد. هنگامی که فعال باشد، انتشار مقادیر ثابت بین‌رویه‌ای در صورتی که تابعِ از بیرون قابل‌مشاهده بتواند با آرگومان‌های ثابت فراخوانی شود، شبیه‌سازی تابع را انجام می‌دهد. از آنجا که این بهینه‌سازی می‌تواند چندین نسخه از توابع ایجاد کند، ممکن است اندازه کد را به طور چشمگیری افزایش دهد (نگاه کنید به \fB\-\-param ipa\-cp\-unit\-growth=\fR\fIvalue\fR). این پرچم به‌طور پیش‌فرض در \fB\-O3\fR فعال است. همچنین توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR نیز فعال می‌شود. .IP \fB\-fipa\-bit\-cp\fR 4 .IX Item "-fipa-bit-cp" در صورت فعال بودن، انتشار مقادیر ثابت بیتی بین‌رویه‌ای را انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O2\fR و توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال است. این گزینه نیازمند فعال بودن \fB\-fipa\-cp\fR است. .IP \fB\-fipa\-vrp\fR 4 .IX Item "-fipa-vrp" در صورت فعال بودن، انتشار بین‌رویه‌ای بازه‌های مقادیر را انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O2\fR فعال است. این گزینه نیازمند فعال بودن \fB\-fipa\-cp\fR است. .IP \fB\-fipa\-icf\fR 4 .IX Item "-fipa-icf" ادغام کدهای یکسان (Identical Code Folding) را برای توابع و متغیرهای فقط‌خواندنی انجام می‌دهد. این بهینه‌سازی اندازه کد را کاهش داده و ممکن است با جایگزین کردن یک تابع با تابع معادل آن که نام متفاوتی دارد، پشته‌های بازگشایی (unwind stacks) را مختل کند. این بهینه‌سازی در صورت فعال بودن بهینه‌سازی هنگام پیوند، با اثربخشی بیشتری عمل می‌کند. .Sp اگرچه رفتار آن مشابه بهینه‌سازی ICF در پیونددهنده Gold است، اما ICF در GCC در سطوح متفاوتی کار می‌کند و بنابراین این بهینه‌سازی‌ها یکسان نیستند \- معادل‌هایی وجود دارند که فقط توسط GCC شناسایی می‌شوند و معادل‌هایی که فقط توسط Gold یافت می‌شوند. .Sp این پرچم به‌طور پیش‌فرض در \fB\-O2\fR و \fB\-Os\fR فعال است. .IP \fB\-flate\-combine\-instructions\fR 4 .IX Item "-flate-combine-instructions" دو گذر ترکیب دستورالعمل را که نسبتاً در مراحل پایانی فرایند کامپایل اجرا می‌شوند، فعال می‌کند. یکی از گذرها قبل از تخصیص ثبات و دیگری پس از تخصیص ثبات اجرا می‌شود. هدف اصلی این گذرها جایگزینی تعاریف در تمام استفاده‌ها است. .Sp بیشتر هدف‌ها این پرچم را به‌طور پیش‌فرض در \fB\-O2\fR و \fB\-Os\fR فعال می‌کنند. .IP \fB\-flive\-patching=\fR\fIlevel\fR 4 .IX Item "-flive-patching=level" بهینه‌سازی‌های GCC را کنترل می‌کند تا خروجی مناسب برای وصله‌زدن زنده (live\-patching) تولید شود. .Sp اگر بهینه‌سازی کامپایلر از بدنه یک تابع یا اطلاعات استخراج‌شده از بدنه آن برای بهینه‌سازی/تغییر تابع دیگری استفاده کند، به تابع دوم یک تابع متأثر (impacted function) از تابع اول گفته می‌شود. اگر تابعی وصله شود، توابع متأثر از آن نیز باید وصله شوند. .Sp توابع متأثر توسط بهینه‌سازی‌های بین‌رویه‌ای کامپایلر تعیین می‌شوند. به عنوان مثال، یک فراخواننده متأثر می‌شود هنگامی که تابعی در فراخواننده‌اش درون‌ریزی (inline) شود، تابعی شبیه‌سازی شود و فراخواننده‌اش برای فراخوانی این نسخه شبیه‌سازی‌شده جدید تغییر یابد، یا اطلاعات خلوص/ثابت بودن تابع برای بهینه‌سازی فراخواننده‌های مستقیم یا غیرمستقیم آن استخراج شود، و غیره. .Sp معمولاً هر چه بهینه‌سازی‌های IPA بیشتری فعال باشند، تعداد توابع متأثر برای هر تابع بیشتر خواهد بود. به منظور کنترل تعداد توابع متأثر و محاسبه آسان‌تر فهرست توابع متأثر، بهینه‌سازی‌های IPA می‌توانند به صورت جزئی در دو سطح مختلف فعال شوند. .Sp آرگومان \fIlevel\fR باید یکی از موارد زیر باشد: .RS 4 .IP \fBinline\-clone\fR 4 .IX Item "inline-clone" تنها بهینه‌سازی‌های درون‌ریزی و شبیه‌سازی را فعال می‌کند، که شامل درون‌ریزی، شبیه‌سازی، جایگزینی نرده‌ای بین‌رویه‌ای تجمعات و درون‌ریزی جزئی است. در نتیجه، هنگام وصله‌زدن یک تابع، تمام فراخواننده‌های آن و فراخواننده‌های شبیه‌های آن متأثر شده و بنابراین باید آن‌ها نیز وصله شوند. .Sp گزینه \&\fB\-flive\-patching=inline\-clone\fR پرچم‌های بهینه‌سازی زیر را غیرفعال می‌کند: \&\fB\-fwhole\-program \-fipa\-pta \-fipa\-reference \-fipa\-ra \&\-fipa\-icf \-fipa\-icf\-functions \-fipa\-icf\-variables \&\-fipa\-bit\-cp \-fipa\-vrp \-fipa\-pure\-const \&\-fipa\-reference\-addressable \&\-fipa\-stack\-alignment \-fipa\-modref\fR .IP \fBinline\-only\-static\fR 4 .IX Item "inline-only-static" تنها درون‌ریزی توابع ایستا (static) را فعال می‌کند. در نتیجه، هنگام وصله‌زدن یک تابع ایستا، تمام فراخواننده‌های آن متأثر شده و بنابراین باید آن‌ها نیز وصله شوند. .Sp علاوه بر تمام پرچم‌هایی که \fB\-flive\-patching=inline\-clone\fR غیرفعال می‌کند، \&\fB\-flive\-patching=inline\-only\-static\fR پرچم‌های بهینه‌سازی اضافی زیر را غیرفعال می‌کند: \&\fB\-fipa\-cp\-clone \-fipa\-sra \-fpartial\-inlining \-fipa\-cp\fR .RE .RS 4 .Sp هنگامی که \fB\-flive\-patching\fR بدون هیچ مقداری مشخص شود، مقدار پیش‌فرض \fIinline\-clone\fR است. .Sp این پرچم به‌طور پیش‌فرض غیرفعال است. .Sp توجه داشته باشید که \fB\-flive\-patching\fR همراه با بهینه‌سازی هنگام پیوند (\fB\-flto\fR) پشتیبانی نمی‌شود. .RE .IP \fB\-fisolate\-erroneous\-paths\-dereference\fR 4 .IX Item "-fisolate-erroneous-paths-dereference" مسیرهایی را که به دلیل ارجاع‌زدایی از یک اشاره‌گر تهی (null pointer) موجب رفتار خطاآمیز یا تعریف‌نشده می‌شوند، شناسایی می‌کند. این مسیرها را از جریان اصلی کنترل جداسازی کرده و دستور دارای رفتار خطاآمیز یا تعریف‌نشده را به یک تله (trap) تبدیل می‌کند. این پرچم به‌طور پیش‌فرض در \fB\-O2\fR و بالاتر فعال است و وابسته به این است که \&\fB\-fdelete\-null\-pointer\-checks\fR نیز فعال باشد. .IP \fB\-fisolate\-erroneous\-paths\-attribute\fR 4 .IX Item "-fisolate-erroneous-paths-attribute" مسیرهایی را که به دلیل استفاده از یک مقدار تهی به شیوه‌ای که توسط مشخصه \f(CW\*(C`returns_nonnull\*(C'\fR یا \f(CW\*(C`nonnull\*(C'\fR ممنوع شده است موجب رفتار خطاآمیز یا تعریف‌نشده می‌شوند، شناسایی می‌کند. این مسیرها را از جریان اصلی کنترل جداسازی کرده و دستور دارای رفتار خطاآمیز یا تعریف‌نشده را به یک تله تبدیل می‌کند. این گزینه در حال حاضر فعال نیست، اما ممکن است در آینده توسط \fB\-O2\fR فعال شود. .IP \fB\-ftree\-sink\fR 4 .IX Item "-ftree-sink" انتقال رو به جلوی ذخیره‌سازی (forward store motion) را روی درخت‌ها انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است. .IP \fB\-ftree\-bit\-ccp\fR 4 .IX Item "-ftree-bit-ccp" انتشار مقادیر ثابت بیتی شرطیِ تنک را روی درخت‌ها انجام داده و اطلاعات هم‌ترازی اشاره‌گر را منتشر می‌کند. این گذر تنها بر روی متغیرهای نرده‌ای محلی عمل می‌کند و به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر، به جز \fB\-Og\fR، فعال است. این گزینه نیازمند فعال بودن \fB\-ftree\-ccp\fR است. .IP \fB\-ftree\-ccp\fR 4 .IX Item "-ftree-ccp" انتشار مقادیر ثابت شرطیِ تنک (CCP) را روی درخت‌ها انجام می‌دهد. این گذر تنها روی متغیرهای نرده‌ای محلی عمل می‌کند و به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است. .IP \fB\-fssa\-backprop\fR 4 .IX Item "-fssa-backprop" اطلاعات مربوط به استفاده‌های یک مقدار را در امتداد زنجیره تعریف به سمت بالا منتشر می‌کند تا تعاریف ساده‌سازی شوند. برای مثال، اگر علامت یک مقدار هرگز اهمیتی نداشته باشد، این گذر عملیات علامت را حذف می‌کند. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است. .IP \fB\-fssa\-phiopt\fR 4 .IX Item "-fssa-phiopt" تطبیق الگو را روی گره‌های SSA PHI برای بهینه‌سازی کد شرطی انجام می‌دهد. این گذر به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر، به جز \fB\-Og\fR، فعال است. .IP \fB\-ftree\-switch\-conversion\fR 4 .IX Item "-ftree-switch-conversion" تبدیل مقداردهی‌های اولیه ساده در یک ساختار switch را به مقداردهی‌های اولیه از یک آرایه نرده‌ای انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O2\fR و بالاتر فعال است. .IP \fB\-ftree\-tail\-merge\fR 4 .IX Item "-ftree-tail-merge" توالی‌های کد یکسان را جستجو می‌کند. در صورت یافتن، یکی را با یک پرش به دیگری جایگزین می‌کند. این بهینه‌سازی به ادغام دم (tail merging) یا پرش متقاطع (cross jumping) معروف است. این پرچم به‌طور پیش‌فرض در \fB\-O2\fR و بالاتر فعال است. زمان کامپایل در این گذر می‌تواند با استفاده از پارامتر \fBmax\-tail\-merge\-comparisons\fR و پارامتر \&\fBmax\-tail\-merge\-iterations\fR محدود شود..IP \fB\-ftree\-cselim\fR 4 .IX Item "-ftree-cselim" حذف ذخیره‌سازی‌های شرطی (conditional store elimination) را روی درخت‌ها انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر روی معماری‌های مقصدی که دستورالعمل‌های انتقال شرطی (conditional move) دارند فعال است. .IP \fB\-ftree\-dce\fR 4 .IX Item "-ftree-dce" حذف کدهای مرده (DCE) را روی درخت‌ها انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است. .IP \fB\-ftree\-builtin\-call\-dce\fR 4 .IX Item "-ftree-builtin-call-dce" حذف شرطی کدهای مرده (DCE) را برای فراخوانی‌های توابع داخلی (built\-in) که ممکن است \f(CW\*(C`errno\*(C'\fR را تنظیم کنند ولی در غیر این صورت فاقد اثر جانبی هستند، انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O2\fR و بالاتر فعال است، مشروط بر اینکه \fB\-Os\fR نیز مشخص نشده باشد. .IP \fB\-ffinite\-loops\fR 4 .IX Item "-ffinite-loops" فرض می‌کند حلقه‌ای که دارای شرط خروج است در نهایت از آن خارج می‌شود و به‌طور نامحدود تکرار نخواهد شد. این کار به کامپایلر اجازه می‌دهد حلقه‌هایی را که در غیر این صورت هیچ اثر جانبی ندارند حذف کند، بدون اینکه احتمال اجرای بی‌پایان حلقه را به عنوان اثر جانبی در نظر بگیرد. .Sp این گزینه به‌طور پیش‌فرض در \fB\-O2\fR برای C++ با \-std=c++11 یا بالاتر فعال است. .IP \fB\-ftree\-dominator\-opts\fR 4 .IX Item "-ftree-dominator-opts" مجموعه‌ای از پاکسازی‌های اسکالر ساده (انتشار ثابت/کپی، حذف افزونگی، انتشار بازه و ساده‌سازی عبارت) را بر پایه پیمایش درخت تسلط (dominator tree) انجام می‌دهد. همچنین رشته‌سازی پرش‌ها (jump threading، برای کاهش پرش‌ها به پرش‌های دیگر) را انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است. .IP \fB\-ftree\-dse\fR 4 .IX Item "-ftree-dse" حذف ذخیره‌سازی‌های مرده (DSE) را روی درخت‌ها انجام می‌دهد. ذخیره‌سازی مرده به عملیاتی گفته می‌شود که مقداری را در مکانی از حافظه می‌نویسد که بعدها با ذخیره‌سازی دیگری بدون هیچ بارگذاری مداخله‌گری بازنویسی می‌شود. در این حالت، ذخیره‌سازی پیشین می‌تواند حذف شود. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است. .IP \fB\-ftree\-ch\fR 4 .IX Item "-ftree-ch" کپی‌کردن سرآیند حلقه (loop header copying) را روی درخت‌ها انجام می‌دهد. این کار سودمند است چرا که کارایی بهینه‌سازی‌های جابجایی کد را افزایش می‌دهد. همچنین موجب صرفه‌جویی در یک پرش می‌شود. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است. برای \fB\-Os\fR فعال نیست، زیرا معمولاً اندازه کد را افزایش می‌دهد. .IP \fB\-ftree\-loop\-optimize\fR 4 .IX Item "-ftree-loop-optimize" بهینه‌سازی‌های حلقه را روی درخت‌ها انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است. .IP \fB\-ftree\-loop\-linear\fR 4 .IX Item "-ftree-loop-linear" .PD 0 .IP \fB\-floop\-strip\-mine\fR 4 .IX Item "-floop-strip-mine" .IP \fB\-floop\-block\fR 4 .IX Item "-floop-block" .PD بهینه‌سازی‌های حلقه‌های تودرتو را انجام می‌دهد. معادل \&\fB\-floop\-nest\-optimize\fR است. برای استفاده از این تبدیل کد، GCC باید با \fB\-\-with\-isl\fR پیکربندی شده باشد تا زیرساخت تبدیل حلقه Graphite فعال شود. .IP \fB\-fgraphite\-identity\fR 4 .IX Item "-fgraphite-identity" تبدیل همانی را برای graphite فعال می‌کند. برای هر SCoP نمایش چندوجهی تولید شده و دوباره به gimple تبدیل می‌شود. با استفاده از \&\fB\-fgraphite\-identity\fR می‌توان هزینه‌ها یا مزایای تبدیل GIMPLE \-> GRAPHITE \-> GIMPLE را بررسی کرد. برخی بهینه‌سازی‌های حداقلی نیز توسط تولیدکننده کد isl انجام می‌شود، مانند تفکیک شاخص (index splitting) و حذف کدهای مرده در حلقه‌ها. .IP \fB\-floop\-nest\-optimize\fR 4 .IX Item "-floop-nest-optimize" بهینه‌ساز حلقه‌های تودرتو مبتنی بر isl را فعال می‌کند. این یک بهینه‌ساز عمومی حلقه‌های تودرتو بر پایه الگوریتم‌های بهینه‌سازی Pluto است. این گزینه ساختار حلقه‌ای را محاسبه می‌کند که برای محلی‌بودن داده‌ها (data\-locality) و موازی‌سازی بهینه شده است. این گزینه آزمایشی است. .IP \fB\-floop\-parallelize\-all\fR 4 .IX Item "-floop-parallelize-all" از تحلیل وابستگی داده Graphite برای شناسایی حلقه‌های قابل موازی‌سازی استفاده می‌کند. تمام حلقه‌هایی را که بر اساس تحلیل، فاقد وابستگی‌های وابسته به دور حلقه (loop carried dependences) تشخیص داده شوند موازی می‌کند، بدون اینکه سودمند بودن موازی‌سازی حلقه‌ها را بررسی کند. .IP \fB\-ftree\-coalesce\-vars\fR 4 .IX Item "-ftree-coalesce-vars" هنگام تبدیل برنامه به خارج از نمایش SSA، تلاش می‌کند با ادغام (coalescing) نسخه‌های متغیرهای گوناگون تعریف‌شده توسط کاربر به‌جای متغیرهای موقت کامپایلر، عملیات کپی را کاهش دهد. این کار ممکن است توانایی اشکال‌زدایی برنامه‌های بهینه‌شده‌ای را که با \&\fB\-fno\-var\-tracking\-assignments\fR کامپایل شده‌اند به‌شدت محدود کند. در حالت نقیض، این پرچم از ادغام متغیرهای کاربر در SSA جلوگیری می‌کند. این گزینه در صورت فعال بودن بهینه‌سازی به‌طور پیش‌فرض فعال است، و در غیر این صورت تأثیر چندانی ندارد. .IP \fB\-ftree\-loop\-if\-convert\fR 4 .IX Item "-ftree-loop-if-convert" تلاش می‌کند پرش‌های شرطی در درونی‌ترین حلقه‌ها را به معادل‌های بدون انشعاب (branch\-less) تبدیل کند. هدف، حذف جریان کنترل از درونی‌ترین حلقه‌ها به منظور بهبود توانایی فاز برداری‌سازی (vectorization pass) در رسیدگی به این حلقه‌ها است. این گزینه در صورت فعال بودن برداری‌سازی به‌طور پیش‌فرض فعال است. .IP \fB\-ftree\-loop\-distribution\fR 4 .IX Item "-ftree-loop-distribution" توزیع حلقه (loop distribution) را انجام می‌دهد. این پرچم می‌تواند کارایی حافظه موقت (cache) را روی بدنه‌های بزرگ حلقه بهبود بخشد و امکان اجرای بهینه‌سازی‌های بیشتر حلقه، مانند موازی‌سازی یا برداری‌سازی را فراهم کند. برای مثال، حلقه .Sp .Vb 4 \& DO I = 1, N \& A(I) = B(I) + C \& D(I) = E(I) * F \& ENDDO .Ve .Sp به این صورت تبدیل می‌شود: .Sp .Vb 6 \& DO I = 1, N \& A(I) = B(I) + C \& ENDDO \& DO I = 1, N \& D(I) = E(I) * F \& ENDDO .Ve .Sp این پرچم به‌طور پیش‌فرض در \fB\-O3\fR فعال است. همچنین توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR نیز فعال می‌شود. .IP \fB\-ftree\-loop\-distribute\-patterns\fR 4 .IX Item "-ftree-loop-distribute-patterns" توزیع حلقه الگوهایی را که می‌توان کد آن‌ها را با فراخوانی‌هایی به یک کتابخانه تولید کرد، انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O2\fR و بالاتر، و نیز توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود. .Sp این فاز حلقه‌های مقداردهی اولیه را توزیع کرده و فراخوانی به memset صفر را تولید می‌کند. برای مثال، حلقه .Sp .Vb 4 \& DO I = 1, N \& A(I) = 0 \& B(I) = A(I) + I \& ENDDO .Ve .Sp به این صورت تبدیل می‌شود: .Sp .Vb 6 \& DO I = 1, N \& A(I) = 0 \& ENDDO \& DO I = 1, N \& B(I) = A(I) + I \& ENDDO .Ve .Sp و حلقه مقداردهی اولیه به فراخوانی به memset با صفر تبدیل می‌شود. .IP \fB\-floop\-interchange\fR 4 .IX Item "-floop-interchange" جابجایی حلقه (loop interchange) را در خارج از graphite انجام می‌دهد. این پرچم می‌تواند کارایی حافظه موقت (cache) را روی حلقه‌های تودرتو بهبود بخشد و امکان بهینه‌سازی‌های بیشتر حلقه، مانند برداری‌سازی را فراهم آورد. برای مثال، حلقه .Sp .Vb 4 \& for (int i = 0; i < N; i++) \& for (int j = 0; j < N; j++) \& for (int k = 0; k < N; k++) \& c[i][j] = c[i][j] + a[i][k]*b[k][j]; .Ve .Sp به این صورت تبدیل می‌شود: .Sp .Vb 4 \& for (int i = 0; i < N; i++) \& for (int k = 0; k < N; k++) \& for (int j = 0; j < N; j++) \& c[i][j] = c[i][j] + a[i][k]*b[k][j]; .Ve .Sp این پرچم به‌طور پیش‌فرض در \fB\-O3\fR فعال است. همچنین توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR نیز فعال می‌شود. .IP \fB\-floop\-unroll\-and\-jam\fR 4 .IX Item "-floop-unroll-and-jam" تبدیل‌های بازکردن و ادغام (unroll and jam) را روی حلقه‌های مناسب اعمال می‌کند. در یک حلقه تودرتو، این عمل حلقه بیرونی را با یک ضریب مشخص باز کرده و چندین حلقه درونی حاصل را با یکدیگر ادغام می‌کند. این پرچم به‌طور پیش‌فرض در \fB\-O3\fR فعال است. همچنین توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR نیز فعال می‌شود. .IP \fB\-ftree\-loop\-im\fR 4 .IX Item "-ftree-loop-im" انتقال ناورداهای حلقه (loop invariant motion) را روی درخت‌ها انجام می‌دهد. این فاز تنها ناورداهایی را جابجا می‌کند که مدیریت آن‌ها در سطح RTL دشوار است (مانند فراخوانی‌های توابع، و عملیاتی که به دنباله‌های غیربدیهی از دستورالعمل‌ها بسط می‌یابند). همراه با \fB\-funswitch\-loops\fR، این گزینه عملوندهای شرط‌هایی را نیز که ناوردا هستند به خارج از حلقه انتقال می‌دهد تا بتوانیم در سوئیچ‌زدایی حلقه (loop unswitching) تنها از تحلیل ساده ناوردایی استفاده کنیم. این فاز همچنین انتقال ذخیره‌سازی (store motion) را دربرمی‌گیرد..IP \fB\-ftree\-loop\-ivcanon\fR 4 .IX Item "-ftree-loop-ivcanon" یک شمارنده کانونی (canonical) برای تعداد تکرارها در حلقه‌هایی ایجاد می‌کند که تعیین تعداد تکرار آن‌ها به تحلیل پیچیده‌ای نیاز دارد. در نتیجه، بهینه‌سازی‌های بعدی می‌توانند این تعداد را به سادگی تعیین کنند. این گزینه به‌ویژه در ارتباط با باز کردن حلقه (unrolling) مفید است. .IP \fB\-ftree\-scev\-cprop\fR 4 .IX Item "-ftree-scev-cprop" جایگزینی مقدار نهایی را انجام می‌دهد. اگر متغیری در یک حلقه به‌گونه‌ای تغییر کند که مقدار آن هنگام خروج از حلقه صرفاً با استفاده از مقدار اولیه‌اش و تعداد تکرارهای حلقه قابل تعیین باشد، موارد استفاده از مقدار نهایی را با چنین محاسبه‌ای جایگزین می‌کند، مشروط بر اینکه هزینه محاسباتی آن به اندازه کافی کم باشد. این کار وابستگی‌های داده‌ای را کاهش داده و ممکن است ساده‌سازی‌های بیشتری را میسر کند. به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است. .IP \fB\-fivopts\fR 4 .IX Item "-fivopts" بهینه‌سازی‌های متغیر القایی (کاهش توان، ادغام متغیر القایی و حذف متغیر القایی) را بر روی درخت‌ها انجام می‌دهد. به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است. .IP \fB\-ftree\-parallelize\-loops=n\fR 4 .IX Item "-ftree-parallelize-loops=n" موازی‌سازی حلقه‌ها، یعنی تقسیم فضای تکرار آن‌ها برای اجرا در n رشته (thread). این کار تنها برای حلقه‌هایی ممکن است که تکرارهای آن‌ها مستقل از یکدیگر بوده و بتوان ترتیب اجرای آن‌ها را آزادانه تغییر داد. این بهینه‌سازی فقط بر روی ماشین‌های چندپردازنده‌ای و برای حلقه‌هایی که پردازش‌محور (CPU\-intensive) هستند سودبخش است، نه حلقه‌هایی که به عنوان مثال با پهنای باند حافظه محدود شده‌اند. این گزینه متضمن \fB\-pthread\fR است و بنابراین تنها روی مقصدهایی پشتیبانی می‌شود که از \fB\-pthread\fR پشتیبانی می‌کنند. .IP \fB\-ftree\-pta\fR 4 .IX Item "-ftree-pta" تحلیل اشاره به (points\-to analysis) محلیِ تابع را روی درخت‌ها انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر، به جز \fB\-Og\fR، فعال است. .IP \fB\-ftree\-sra\fR 4 .IX Item "-ftree-sra" جایگزینی اسکالر مجموعه‌ها را انجام می‌دهد. این مرحله ارجاعات ساختار را با اسکالرها جایگزین می‌کند تا از نوشتن زودهنگام ساختارها در حافظه جلوگیری کند. این پرچم به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر، به جز \fB\-Og\fR، فعال است. .IP \fB\-fstore\-merging\fR 4 .IX Item "-fstore-merging" ادغام ذخیره‌سازی‌های باریک (narrow stores) در آدرس‌های متوالی حافظه را انجام می‌دهد. این مرحله، ذخیره‌سازی‌های متوالی مقادیر بی‌واسطه (immediate) باریک‌تر از یک کلمه (word) را در قالب ذخیره‌سازی‌های عریض‌تر و کم‌تعدادتر ادغام می‌کند تا تعداد دستورالعمل‌ها کاهش یابد. این گزینه به‌طور پیش‌فرض در \fB\-O2\fR و بالاتر و همچنین \fB\-Os\fR فعال است. .IP \fB\-ftree\-ter\fR 4 .IX Item "-ftree-ter" جایگزینی عبارت‌های موقت را در طول فاز SSA\->normal انجام می‌دهد. متغیرهای موقت تک‌استفاده/تک‌تعریف در محل استفاده‌شان با عبارت تعریف‌کننده‌شان جایگزین می‌شوند. این کار به کدی غیر از GIMPLE منجر می‌شود، اما درخت‌های بسیار پیچیده‌تری را برای کار در اختیار بسط‌دهنده‌ها (expanders) قرار می‌دهد که به تولید RTL بهتر می‌انجامد. این گزینه به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است. .IP \fB\-ftree\-slsr\fR 4 .IX Item "-ftree-slsr" کاهش توان خط مستقیم (straight\-line strength reduction) را روی درخت‌ها انجام می‌دهد. این عمل عبارت‌های مرتبط شامل ضرب‌ها را شناسایی کرده و در صورت امکان آن‌ها را با محاسبات کم‌هزینه‌تر جایگزین می‌کند. این گزینه به‌طور پیش‌فرض در \fB\-O1\fR و بالاتر فعال است. .IP \fB\-ftree\-vectorize\fR 4 .IX Item "-ftree-vectorize" برداری‌سازی را روی درخت‌ها انجام می‌دهد. این پرچم در صورت عدم تعیین صریح، \fB\-ftree\-loop\-vectorize\fR و \fB\-ftree\-slp\-vectorize\fR را فعال می‌کند. .IP \fB\-ftree\-loop\-vectorize\fR 4 .IX Item "-ftree-loop-vectorize" برداری‌سازی حلقه را روی درخت‌ها انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \&\fB\-O2\fR و توسط \fB\-ftree\-vectorize\fR، \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود. .IP \fB\-ftree\-slp\-vectorize\fR 4 .IX Item "-ftree-slp-vectorize" برداری‌سازی بلوک پایه را روی درخت‌ها انجام می‌دهد. این پرچم به‌طور پیش‌فرض در \&\fB\-O2\fR و توسط \fB\-ftree\-vectorize\fR، \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود. .IP \fB\-ftrivial\-auto\-var\-init=\fR\fIchoice\fR 4 .IX Item "-ftrivial-auto-var-init=choice" مقداردهی اولیه متغیرهای خودکار با یک الگو یا با صفرها، جهت افزایش امنیت و پیش‌بینی‌پذیری برنامه از طریق جلوگیری از افشا و استفاده از حافظه مقداردهی‌نشده. ‏GCC همچنان متغیر خودکاری را که مقداردهی اولیه صریح ندارد مقداردهی‌نشده در نظر می‌گیرد؛ گزینه‌های \fB\-Wuninitialized\fR و \&\fB\-Wanalyzer\-use\-of\-uninitialized\-value\fR همچنان هشدارهایی را در مورد این متغیرهای خودکار گزارش می‌دهند و کامپایلر بهینه‌سازی را طوری انجام می‌دهد که گویی متغیر مقداردهی‌نشده است. با این گزینه، GCC همچنین هرگونه لایه پرکننده (padding) متغیرهای خودکاری را که از نوع ساختار یا union هستند با صفر مقداردهی اولیه می‌کند. با این حال، پیاده‌سازی فعلی نمی‌تواند متغیرهای خودکاری را که بین عبارت کنترلی و نخستین case از یک دستور \&\f(CW\*(C`switch\*(C'\fR اعلان شده‌اند، مقداردهی اولیه کند. برای گزارش تمامی این موارد از \fB\-Wtrivial\-auto\-var\-init\fR استفاده کنید. .Sp سه مقدار ممکن برای \fIchoice\fR عبارتند از: .RS 4 .IP * 4 \&\fBuninitialized\fR هیچ متغیر خودکاری را مقداردهی اولیه نمی‌کند. این مقدار پیش‌فرض C و ++C است. .IP * 4 \&\fBpattern\fR متغیرهای خودکار را با مقادیری مقداردهی اولیه می‌کند که احتمالاً باگ‌های منطقی را در ادامه به خرابی برنامه (crash) تبدیل می‌کنند، در گزارش خرابی (crash dump) به آسانی قابل تشخیص هستند و مقادیری نیستند که برنامه‌نویسان بتوانند برای معناشناسی مفید برنامه به آن‌ها تکیه کنند. مقدار فعلی، یک الگوی تکرارشونده بایت با بایت "0xFE" است. مقادیر استفاده‌شده برای مقداردهی اولیه الگو ممکن است در آینده تغییر کنند. .IP * 4 \&\fBzero\fR متغیرهای خودکار را با صفر مقداردهی اولیه می‌کند. .RE .RS 4 .Sp مقدار پیش‌فرض \fBuninitialized\fR است. .Sp توجه داشته باشید که مقادیر مقداردهی اولیه، چه \fBzero\fR و چه \fBpattern\fR، به بازنمایی داده‌ها (در حافظه یا ثبات‌های ماشین) اشاره دارند تا به تفسیر آن‌ها به عنوان مقادیر عددی. این تمایز ممکن است در زبان‌هایی که از انواع دارای اریب (bias) یا ضریب ضمنی پشتیبانی می‌کنند، و با افزونه‌هایی نظیر \fBhardbool\fR دارای اهمیت باشد. برای نمونه، متغیری که از ۸ بیت برای نمایش مقادیر (اریب‌دار) در محدوده \f(CW\*(C`range 160..400\*(C'\fR استفاده می‌کند، بسته به \fIchoice\fR با الگوهای بیتی \f(CW0x00\fR یا \f(CW0xFE\fR مقداردهی اولیه خواهد شد، صرف‌نظر از اینکه این بازنمایی‌ها نشان‌دهنده مقادیری در آن محدوده باشند یا خیر؛ و حتی اگر باشند، تفسیر مقدار نگه‌داری‌شده توسط متغیر به اریب بستگی خواهد داشت. یک متغیر \fBhardbool\fR که مثلاً از \f(CW\*(C`0X5A\*(C'\fR و \f(CW0xA5\fR به ترتیب برای \f(CW\*(C`false\*(C'\fR و \f(CW\*(C`true\*(C'\fR استفاده می‌کند، با هر کدام از انتخاب‌های \fBchoice\fR برای مقداردهی اولیه اولیه بدیهی دچار تله (trap) خواهد شد؛ یعنی مقداردهی اولیه با \fBzero\fR به بازنمایی \f(CW\*(C`false\*(C'\fR تبدیل نمی‌شود، حتی اگر برای یک متغیر \f(CW\*(C`static\*(C'\fR از همان نوع چنین شود. این بدان معناست که الگوی مقداردهی اولیه معمولاً به نوع متغیرِ مقداردهی‌شده وابسته نیست. یک استثنای درخور توجه این است که متغیرهای بولین (سخت‌نشده) که در ثبات‌ها جای می‌گیرند، حتی در صورت درخواست \fBpattern\fR نیز با \f(CW\*(C`false\*(C'\fR (صفر) مقداردهی اولیه می‌شوند. .Sp می‌توانید با استفاده از صفت متغیرِ \f(CW\*(C`uninitialized\*(C'\fR این رفتار را برای یک متغیر خاص کنترل کنید. .RE .IP \fB\-fvect\-cost\-model=\fR\fImodel\fR 4 .IX Item "-fvect-cost-model=model" مدل هزینه (cost model) مورد استفاده برای برداری‌سازی را تغییر می‌دهد. آرگومان \fImodel\fR باید یکی از مقادیر \fBunlimited\fR، \fBdynamic\fR، \fBcheap\fR یا \&\fBvery\-cheap\fR باشد. در مدل \fBunlimited\fR، مسیر کد برداری‌شده همواره سودبخش فرض می‌شود، در حالی که در مدل \fBdynamic\fR یک بررسی زمان اجرا از مسیر کد برداری‌شده محافظت می‌کند تا تنها برای تعداد تکرارهایی فعال شود که احتمالاً سریع‌تر از اجرای حلقه اسکالر اصلی اجرا خواهند شد. مدل \fBcheap\fR برداری‌سازی حلقه‌هایی را غیرفعال می‌کند که انجام آن هزینه‌بر باشد، مثلاً به دلیل بررسی‌های زمان اجرای لازم برای وابستگی داده یا ترازسازی، اما در غیر این صورت معادل مدل \fBdynamic\fR است. مدل \fBvery\-cheap\fR در صورت نیاز به هرگونه بررسی زمان اجرا برای وابستگی داده یا ترازسازی، برداری‌سازی حلقه‌ها را غیرفعال می‌کند؛ این مدل همچنین برداری‌سازی حلقه‌های پایانی (epilogue) را غیرفعال می‌کند اما در غیر این صورت معادل مدل \fBcheap\fR است. .Sp مدل هزینه پیش‌فرض به دیگر گزینه‌های بهینه‌سازی بستگی دارد و \fBdynamic\fR یا \fBcheap\fR است. .IP \fB\-fsimd\-cost\-model=\fR\fImodel\fR 4 .IX Item "-fsimd-cost-model=model" مدل هزینه مورد استفاده برای برداری‌سازی حلقه‌های نشانه‌گذاری‌شده با راهنمای simd در OpenMP را تغییر می‌دهد. آرگومان \fImodel\fR باید یکی از مقادیر \&\fBunlimited\fR، \fBdynamic\fR یا \fBcheap\fR باشد. تمامی مقادیر \fImodel\fR همان معنای شرح‌داده‌شده در \fB\-fvect\-cost\-model\fR را دارند و به‌طور پیش‌فرض مدل هزینه تعریف‌شده با \fB\-fvect\-cost\-model\fR استفاده می‌شود. .IP \fB\-ftree\-vrp\fR 4 .IX Item "-ftree-vrp" انتشار دامنه مقادیر (Value Range Propagation) را روی درخت‌ها انجام می‌دهد. این شبیه به مرحله انتشار مقدار ثابت است، با این تفاوت که به جای مقادیر، دامنه‌ای از مقادیر منتشر می‌شوند. این امر به بهینه‌سازها امکان می‌دهد بررسی‌های غیرضروری دامنه، مانند بررسی محدوده آرایه و بررسی‌های اشاره‌گر null را حذف کنند. این گزینه به‌طور پیش‌فرض در \fB\-O2\fR و بالاتر فعال است. حذف بررسی اشاره‌گر null تنها در صورتی انجام می‌شود که \fB\-fdelete\-null\-pointer\-checks\fR فعال باشد. .IP \fB\-fsplit\-paths\fR 4 .IX Item "-fsplit-paths" مسیرهای منتهی به یال‌های برگشتی حلقه (loop backedges) را تفکیک می‌کند. این کار می‌تواند حذف کد مرده و حذف زیرعبارت‌های مشترک را بهبود بخشد. این گزینه به‌طور پیش‌فرض در \fB\-O3\fR و بالاتر فعال است. .IP \fB\-fsplit\-ivs\-in\-unroller\fR 4 .IX Item "-fsplit-ivs-in-unroller" بیان مقادیر متغیرهای القایی را در تکرارهای بعدی حلقه بازشده با استفاده از مقدار موجود در تکرار نخست فعال می‌کند. این کار زنجیره‌های طولانی وابستگی را می‌شکند، و در نتیجه کارایی مراحل زمان‌بندی را بهبود می‌بخشد. .Sp ترکیبی از \fB\-fweb\fR و CSE اغلب برای رسیدن به همین اثر کافی است. با این حال، در مواردی که بدنه حلقه پیچیده‌تر از یک بلوک پایه واحد باشد، این روش قابل اتکا نیست. همچنین به دلیل محدودیت‌های مرحله CSE، در برخی معماری‌ها اصلاً کار نمی‌کند. .Sp این بهینه‌سازی به‌طور پیش‌فرض فعال است..IP \fB\-fvariable\-expansion\-in\-unroller\fR 4 .IX Item "-fvariable-expansion-in-unroller" با این گزینه، کامپایلر هنگام باز کردن حلقه (loop unrolling)، چندین نسخه از برخی متغیرهای محلی ایجاد می‌کند که می‌تواند به تولید کدی کارآمدتر منجر شود. .Sp این بهینه‌سازی به‌طور پیش‌فرض برای مقصدهای PowerPC فعال است، اما در غیر این صورت به‌طور پیش‌فرض غیرفعال است. .IP \fB\-fpartial\-inlining\fR 4 .IX Item "-fpartial-inlining" بخش‌هایی از توابع را درون‌خطی (inline) می‌کند. این گزینه تنها زمانی اثرگذار است که خود درون‌خطی‌سازی توسط گزینه‌های \fB\-finline\-functions\fR یا \fB\-finline\-small\-functions\fR فعال شده باشد. .Sp در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است. .IP \fB\-fpredictive\-commoning\fR 4 .IX Item "-fpredictive-commoning" بهینه‌سازی عاملیابی پیش‌گویانه (predictive commoning) را انجام می‌دهد، یعنی استفاده مجدد از محاسباتی (به‌ویژه بارگذاری‌ها و ذخیره‌سازی‌های حافظه) که در تکرارهای قبلی حلقه‌ها انجام شده‌اند. .Sp این گزینه در سطح \fB\-O3\fR فعال است. همچنین توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود. .IP \fB\-fprefetch\-loop\-arrays\fR 4 .IX Item "-fprefetch-loop-arrays" در صورت پشتیبانی ماشین مقصد، دستورالعمل‌هایی برای پیش‌واکشی (prefetch) حافظه تولید می‌کند تا کارایی حلقه‌هایی که به آرایه‌های بزرگ دسترسی دارند بهبود یابد. .Sp این گزینه ممکن است کد بهتر یا بدتری تولید کند؛ نتایج به‌شدت به ساختار حلقه‌ها در کد منبع بستگی دارد. .Sp در سطح \fB\-Os\fR غیرفعال است. .IP \fB\-fno\-printf\-return\-value\fR 4 .IX Item "-fno-printf-return-value" مقدارهای ثابت را جایگزین مقدار بازگشتی معلوم توابع خروجی قالب‌بندی‌شده نظیر \f(CW\*(C`sprintf\*(C'\fR، \f(CW\*(C`snprintf\*(C'\fR، \f(CW\*(C`vsprintf\*(C'\fR و \&\f(CW\*(C`vsnprintf\*(C'\fR (اما نه \f(CW\*(C`printf\*(C'\fR یا \f(CW\*(C`fprintf\*(C'\fR) نمی‌کند. این تبدیل به GCC امکان می‌دهد تا شاخه‌ها را بر اساس مقدار بازگشتی معلوم این توابع—در صورتی که با آرگومان‌های ثابت یا مقادیری در یک بازه معلوم که تعیین مقدار بازگشتی دقیق را ممکن می‌سازند فراخوانی شوند—بهینه‌سازی کرده یا حتی حذف کند. برای نمونه، هنگامی که \&\fB\-fprintf\-return\-value\fR فعال باشد، اگر \f(CW\*(C`i\*(C'\fR یک عدد صحیح ۳۲ بیتی یا کوچک‌تر باشد، هم شاخه و هم بدنه دستور \f(CW\*(C`if\*(C'\fR (البته نه فراخوانی \f(CW\*(C`snprint\*(C'\fR) می‌توانند حذف شوند، زیرا تضمین می‌شود که مقدار بازگشتی حداکثر ۸ خواهد بود. .Sp .Vb 3 \& char buf[9]; \& if (snprintf (buf, "%08x", i) >= sizeof buf) \& ... .Ve .Sp گزینه \fB\-fprintf\-return\-value\fR به بهینه‌سازی‌های دیگر وابسته است و بهترین نتایج را در سطوح \fB\-O2\fR و بالاتر به دست می‌دهد. این گزینه در هماهنگی با گزینه‌های \fB\-Wformat\-overflow\fR و \fB\-Wformat\-truncation\fR کار می‌کند. گزینه \fB\-fprintf\-return\-value\fR به‌طور پیش‌فرض فعال است. .IP \fB\-fno\-peephole\fR 4 .IX Item "-fno-peephole" .PD 0 .IP \fB\-fno\-peephole2\fR 4 .IX Item "-fno-peephole2" .PD هرگونه بهینه‌سازی روزنه‌ای (peephole) مختص ماشین را غیرفعال می‌کند. تفاوت بین \fB\-fno\-peephole\fR و \fB\-fno\-peephole2\fR در نحوه پیاده‌سازی آن‌ها در کامپایلر است؛ برخی مقصدها از یکی، برخی از دیگری و شمار اندکی از هر دو استفاده می‌کنند. .Sp \&\fB\-fpeephole\fR به‌طور پیش‌فرض فعال است. \&\fB\-fpeephole2\fR در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است. .IP \fB\-fno\-guess\-branch\-probability\fR 4 .IX Item "-fno-guess-branch-probability" احتمالات انشعاب را با استفاده از روش‌های ابتکاری (heuristics) حدس نمی‌زند. .Sp کامپایلر GCC در صورتی که احتمالات انشعاب از طریق بازخورد پروفایل‌سازی (\fB\-fprofile\-arcs\fR) ارائه نشده باشند، از روش‌های ابتکاری برای حدس زدن آن‌ها بهره می‌گیرد. این روش‌های ابتکاری بر پایه گراف جریان کنترل (control flow graph) هستند. اگر برخی از احتمالات انشعاب توسط \f(CW\*(C`_\|_builtin_expect\*(C'\fR مشخص شده باشند، روش‌های ابتکاری با در نظر گرفتن اطلاعات \f(CW\*(C`_\|_builtin_expect\*(C'\fR برای حدس زدن احتمالات بقیه گراف جریان کنترل به کار گرفته می‌شوند. تعاملات بین روش‌های ابتکاری و \f(CW\*(C`_\|_builtin_expect\*(C'\fR می‌تواند پیچیده باشد، و در برخی موارد، ممکن است غیرفعال کردن روش‌های ابتکاری سودمند باشد تا بتوان اثرات \f(CW\*(C`_\|_builtin_expect\*(C'\fR را آسان‌تر درک کرد. .Sp همچنین می‌توان احتمال مورد انتظار عبارت را با استفاده از تابع توکار \f(CW\*(C`_\|_builtin_expect_with_probability\*(C'\fR تعیین کرد. .Sp پیش‌فرض در سطوح \&\fB\-O\fR، \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR گزینه \fB\-fguess\-branch\-probability\fR است. .IP \fB\-freorder\-blocks\fR 4 .IX Item "-freorder-blocks" بلوک‌های پایه (basic blocks) را در تابع کامپایل‌شده بازآرایی می‌کند تا تعداد انشعاب‌های طی‌شده (taken branches) را کاهش داده و محلی بودن کد (code locality) را بهبود بخشد. .Sp در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است. .IP \fB\-freorder\-blocks\-algorithm=\fR\fIalgorithm\fR 4 .IX Item "-freorder-blocks-algorithm=algorithm" از الگوریتم مشخص‌شده برای بازآرایی بلوک‌های پایه استفاده می‌کند. آرگومان \&\fIalgorithm\fR می‌تواند \fBsimple\fR باشد که اندازه کد را افزایش نمی‌دهد (مگر گاهی اوقات به دلیل اثرات ثانویه مانند هم‌ترازی یا alignment)، یا \fBstc\fR، الگوریتم «software trace cache»، که تلاش می‌کند تمام کدهایی را که به دفعات اجرا می‌شوند در کنار یکدیگر قرار دهد و با ایجاد رونوشت‌های بیشتر از کد، تعداد انشعاب‌های اجراشده را به کمینه برساند. .Sp پیش‌فرض در سطوح \fB\-O1\fR و \fB\-Os\fR مقدار \fBsimple\fR، و در سطوح \fB\-O2\fR و \fB\-O3\fR مقدار \&\fBstc\fR است. .IP \fB\-freorder\-blocks\-and\-partition\fR 4 .IX Item "-freorder-blocks-and-partition" علاوه بر بازآرایی بلوک‌های پایه در تابع کامپایل‌شده برای کاهش تعداد انشعاب‌های طی‌شده، بلوک‌های پایه داغ (hot) و سرد (cold) را به بخش‌های جداگانه‌ای در فایل‌های اسمبلی و \fI.o\fR افراز می‌کند تا کارایی صفحه‌بندی (paging) و محلی بودن حافظه نهان (cache locality) را بهبود بخشد. .Sp این بهینه‌سازی در صورت حضور مدیریت استثنا یا جدول‌های بازپیچی (در مقصدهایی که از setjump/longjump یا طرح اختصاصی مقصد استفاده می‌کنند)، برای بخش‌های linkonce، برای توابعی با صفت بخش تعریف‌شده توسط کاربر (user-defined section attribute) و در هر معماری که از بخش‌های نام‌گذاری‌شده پشتیبانی نمی‌کند، به‌طور خودکار خاموش می‌شود. هنگامی که \fB\-fsplit\-stack\fR استفاده می‌شود، این گزینه به‌طور پیش‌فرض فعال نیست (برای جلوگیری از خطاهای پیونددهنده)، اما می‌توان آن را به‌طور صریح فعال کرد (در صورت استفاده از پیونددهنده‌ای سازگار). .Sp برای x86 در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است. .IP \fB\-freorder\-functions\fR 4 .IX Item "-freorder-functions" توابع را در فایل شیء (object file) بازآرایی می‌کند تا محلی بودن کد بهبود یابد. برخلاف \fB\-fipa\-reorder\-for\-locality\fR، این گزینه گروه‌بندی تمام توابع متعلق به یک دسته (داغ/عادی/سرد/هرگز اجرا نشده) را در اولویت قرار می‌دهد. این کار با به‌کارگیری زیربخش‌های اختصاصی \f(CW\*(C`.text.hot\*(C'\fR برای توابعی با بیشترین تکرار اجرا و \f(CW\*(C`.text.unlikely\*(C'\fR برای توابعی که بعید است اجرا شوند پیاده‌سازی شده است. بازآرایی توسط پیونددهنده انجام می‌گیرد، بنابراین ساختار فایل شیء باید از بخش‌های نام‌گذاری‌شده پشتیبانی کند و پیونددهنده باید آن‌ها را به شکلی مناسب جای‌گذاری نماید. .Sp این گزینه اثری نخواهد داشت مگر اینکه یا داده‌های بازخورد پروفایل‌سازی را فراهم کنید (برای جزئیات \fB\-fprofile\-arcs\fR را ببینید) یا توابع را به‌صورت دستی با مشخصه‌های \&\f(CW\*(C`hot\*(C'\fR یا \f(CW\*(C`cold\*(C'\fR نشانه‌گذاری نمایید. .Sp در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال است. .IP \fB\-fstrict\-aliasing\fR 4 .IX Item "-fstrict-aliasing" به کامپایلر اجازه می‌دهد تا سخت‌گیرانه‌ترین قواعد نام مستعار (aliasing) ممکن برای زبان در حال کامپایل را فرض بگیرد. برای C (و C++)، این کار بهینه‌سازی‌های مبتنی بر نوع عبارات را فعال می‌کند. به‌ویژه، فرض بر این است که شیئی از یک نوع هرگز در نشانی یکسانی با شیئی از نوع متفاوت قرار ندارد، مگر اینکه انواع تقریباً یکسان باشند. برای نمونه، یک \f(CW\*(C`unsigned int\*(C'\fR می‌تواند هم‌پوشان (alias) یک \f(CW\*(C`int\*(C'\fR باشد، اما نمی‌تواند برای \&\f(CW\*(C`void*\*(C'\fR یا یک \f(CW\*(C`double\*(C'\fR به عنوان نام مستعار در نظر گرفته شود. یک نوع نویسه‌ای (character) می‌تواند با هر نوع دیگری هم‌پوشان باشد. .Sp به کدهایی از این قبیل توجه ویژه‌ای داشته باشید: .Sp .Vb 4 \& union a_union { \& int i; \& double d; \& }; \& \& int f() { \& union a_union t; \& t.d = 3.0; \& return t.i; \& } .Ve .Sp عمل خواندن از عضوی از union به‌جز عضوی که اخیراً در آن نوشته شده است (که اصطلاحاً «type\-punning» نامیده می‌شود) متداول است. حتی با وجود \&\fB\-fstrict\-aliasing\fR، استفاده از type\-punning تا زمانی که دسترسی به حافظه از طریق نوع union صورت گیرد مجاز است. بنابراین، کد بالا طبق انتظار کار می‌کند. با این حال، ممکن است کد زیر کار نکند: .Sp .Vb 7 \& int f() { \& union a_union t; \& int* ip; \& t.d = 3.0; \& ip = &t.i; \& return *ip; \& } .Ve .Sp به همین ترتیب، دسترسی از طریق گرفتن آدرس، تبدیل نوع (cast) اشاره‌گر حاصل و ارجاع‌زدایی (dereference) از نتیجه، رفتار تعریف‌نشده (undefined behavior) به دنبال دارد، حتی اگر تبدیل نوع از یک نوع union استفاده کند، مانند: .Sp.Vb 4 \& int f() { \& double d = 3.0; \& return ((union a_union *) &d)\->i; \& } .Ve .Sp گزینه \fB\-fstrict\-aliasing\fR در سطوح \&\fB\-O2\fR، \fB\-O3\fR، \fB\-Os\fR فعال می‌شود. .IP \fB\-fipa\-strict\-aliasing\fR 4 .IX Item "-fipa-strict-aliasing" کنترل می‌کند که آیا قواعد \fB\-fstrict\-aliasing\fR در سراسر مرزهای توابع اعمال شوند یا خیر. توجه داشته باشید که اگر چندین تابع در یک تابع ادغام خطی (inline) شوند، دسترسی‌های حافظه دیگر عبور از مرز تابع محسوب نمی‌شوند. .Sp گزینه \fB\-fipa\-strict\-aliasing\fR به‌طور پیش‌فرض فعال است و تنها در ترکیب با \fB\-fstrict\-aliasing\fR مؤثر واقع می‌شود. .IP \fB\-falign\-functions\fR 4 .IX Item "-falign-functions" .PD 0 .IP \fB\-falign\-functions=\fR\fIn\fR 4 .IX Item "-falign-functions=n" .IP \fB\-falign\-functions=\fR\fIn\fR\fB:\fR\fIm\fR 4 .IX Item "-falign-functions=n:m" .IP \fB\-falign\-functions=\fR\fIn\fR\fB:\fR\fIm\fR\fB:\fR\fIn2\fR 4 .IX Item "-falign-functions=n:m:n2" .IP \fB\-falign\-functions=\fR\fIn\fR\fB:\fR\fIm\fR\fB:\fR\fIn2\fR\fB:\fR\fIm2\fR 4 .IX Item "-falign-functions=n:m:n2:m2" .PD شروع توابع را در توان بعدی از عدد دو که بزرگ‌تر یا مساوی با \fIn\fR است تراز می‌کند، با پرش تا حداکثر \fIm\fR\-1 بایت. این امر تضمین می‌کند که دست‌کم \fIm\fR بایت اول تابع بتواند توسط CPU بدون عبور از مرز تراز \fIn\fR\-بایتی واکشی (fetch) شود. این یک بهینه‌سازی کارایی کد است و ترازسازی برای توابعی که سرد (cold) در نظر گرفته می‌شوند نادیده گرفته می‌شود. اگر ترازسازی برای تمام توابع الزامی است، از \fB\-fmin\-function\-alignment\fR استفاده کنید. .Sp اگر \fIm\fR مشخص نشده باشد، مقدار پیش‌فرض آن \fIn\fR خواهد بود. .Sp مثال‌ها: \fB\-falign\-functions=32\fR توابع را در مرز بعدی ۳۲\-بایتی تراز می‌کند، \&\fB\-falign\-functions=24\fR تنها در صورتی در مرز بعدی ۳۲\-بایتی تراز می‌کند که با پرش از ۲۳ بایت یا کمتر انجام‌پذیر باشد، \&\fB\-falign\-functions=32:7\fR تنها در صورتی در مرز بعدی ۳۲\-بایتی تراز می‌کند که با پرش از ۶ بایت یا کمتر قابل انجام باشد. .Sp جفت دوم مقادیر \fIn2\fR:\fIm2\fR امکان تعیین تراز ثانویه را فراهم می‌کند: \&\fB\-falign\-functions=64:7:32:3\fR در صورتی که با پرش از ۶ بایت یا کمتر امکان‌پذیر باشد در مرز بعدی ۶۴\-بایتی تراز می‌کند، در غیر این صورت اگر با پرش از ۲ بایت یا کمتر قابل انجام باشد در مرز بعدی ۳۲\-بایتی تراز می‌کند. اگر \fIm2\fR مشخص نشده باشد، مقدار پیش‌فرض آن \fIn2\fR خواهد بود. .Sp برخی اسمبلرها تنها زمانی از این پرچم پشتیبانی می‌کنند که \fIn\fR توانی از دو باشد؛ در این حالت، مقدار به بالا گرد می‌شود. .Sp گزینه‌های \fB\-fno\-align\-functions\fR و \fB\-falign\-functions=1\fR معادل یکدیگرند و به این معنی هستند که توابع تراز نمی‌شوند. .Sp اگر \fIn\fR مشخص نشده باشد یا صفر باشد، از پیش‌فرض وابسته به ماشین استفاده می‌شود. حداکثر مقدار مجاز گزینه \fIn\fR برابر ۶۵۵۳۶ است. .Sp در سطوح \fB\-O2\fR، \fB\-O3\fR فعال می‌شود. .IP \fB\-flimit\-function\-alignment\fR 4 .IX Item "-flimit-function-alignment" اگر این گزینه فعال باشد، کامپایلر تلاش می‌کند از ترازسازی بیش از حد و غیرضروری توابع خودداری کند. کامپایلر سعی می‌کند به اسمبلر دستور دهد به میزان تعیین‌شده توسط \&\fB\-falign\-functions\fR ترازسازی کند، اما بیشتر از اندازه تابع، بایت‌ها را رد نکند. .IP \fB\-falign\-labels\fR 4 .IX Item "-falign-labels" .PD 0 .IP \fB\-falign\-labels=\fR\fIn\fR 4 .IX Item "-falign-labels=n" .IP \fB\-falign\-labels=\fR\fIn\fR\fB:\fR\fIm\fR 4 .IX Item "-falign-labels=n:m" .IP \fB\-falign\-labels=\fR\fIn\fR\fB:\fR\fIm\fR\fB:\fR\fIn2\fR 4 .IX Item "-falign-labels=n:m:n2" .IP \fB\-falign\-labels=\fR\fIn\fR\fB:\fR\fIm\fR\fB:\fR\fIn2\fR\fB:\fR\fIm2\fR 4 .IX Item "-falign-labels=n:m:n2:m2" .PD تمام اهداف انشعاب را در مرز توانی از دو تراز می‌کند. .Sp پارامترهای این گزینه مشابه با گزینه \fB\-falign\-functions\fR هستند. \&\fB\-fno\-align\-labels\fR و \fB\-falign\-labels=1\fR معادل یکدیگرند و به این معنی هستند که برچسب‌ها تراز نمی‌شوند. .Sp اگر \fB\-falign\-loops\fR یا \fB\-falign\-jumps\fR قابل اعمال بوده و بزرگ‌تر از این مقدار باشند، مقادیر آن‌ها به جای این مقدار استفاده می‌شوند. .Sp اگر \fIn\fR مشخص نشده باشد یا صفر باشد، از مقدار پیش‌فرض وابسته به ماشین استفاده می‌شود که به احتمال زیاد \fB1\fR است، یعنی عدم ترازسازی. حداکثر مقدار مجاز گزینه \fIn\fR برابر ۶۵۵۳۶ است. .Sp در سطوح \fB\-O2\fR، \fB\-O3\fR فعال می‌شود. .IP \fB\-falign\-loops\fR 4 .IX Item "-falign-loops" .PD 0 .IP \fB\-falign\-loops=\fR\fIn\fR 4 .IX Item "-falign-loops=n" .IP \fB\-falign\-loops=\fR\fIn\fR\fB:\fR\fIm\fR 4 .IX Item "-falign-loops=n:m" .IP \fB\-falign\-loops=\fR\fIn\fR\fB:\fR\fIm\fR\fB:\fR\fIn2\fR 4 .IX Item "-falign-loops=n:m:n2" .IP \fB\-falign\-loops=\fR\fIn\fR\fB:\fR\fIm\fR\fB:\fR\fIn2\fR\fB:\fR\fIm2\fR 4 .IX Item "-falign-loops=n:m:n2:m2" .PD حلقه‌ها را در مرز توانی از دو تراز می‌کند. اگر حلقه‌ها بارها اجرا شوند، این کار هزینه اجرای دستورالعمل‌های پرکننده فرضی (dummy padding) را جبران می‌کند. این یک بهینه‌سازی کارایی کد است و ترازسازی برای حلقه‌هایی که سرد (cold) در نظر گرفته می‌شوند نادیده گرفته می‌شود. .Sp اگر \fB\-falign\-labels\fR بزرگ‌تر از این مقدار باشد، مقدار آن به جای این استفاده خواهد شد. .Sp پارامترهای این گزینه مشابه با گزینه \fB\-falign\-functions\fR هستند. \&\fB\-fno\-align\-loops\fR و \fB\-falign\-loops=1\fR معادل یکدیگرند و به این معنی هستند که حلقه‌ها تراز نمی‌شوند. حداکثر مقدار مجاز گزینه \fIn\fR برابر ۶۵۵۳۶ است. .Sp اگر \fIn\fR مشخص نشده باشد یا صفر باشد، از پیش‌فرض وابسته به ماشین استفاده می‌شود. .Sp در سطوح \fB\-O2\fR، \fB\-O3\fR فعال می‌شود. .IP \fB\-falign\-jumps\fR 4 .IX Item "-falign-jumps" .PD 0 .IP \fB\-falign\-jumps=\fR\fIn\fR 4 .IX Item "-falign-jumps=n" .IP \fB\-falign\-jumps=\fR\fIn\fR\fB:\fR\fIm\fR 4 .IX Item "-falign-jumps=n:m" .IP \fB\-falign\-jumps=\fR\fIn\fR\fB:\fR\fIm\fR\fB:\fR\fIn2\fR 4 .IX Item "-falign-jumps=n:m:n2" .IP \fB\-falign\-jumps=\fR\fIn\fR\fB:\fR\fIm\fR\fB:\fR\fIn2\fR\fB:\fR\fIm2\fR 4 .IX Item "-falign-jumps=n:m:n2:m2" .PD اهداف انشعاب را در مرز توانی از دو تراز می‌کند؛ برای اهداف انشعابی که تنها از طریق پرش می‌توان به آن‌ها رسید. در این حالت، نیازی به اجرای هیچ عملیات صوری (dummy) نیست. این یک بهینه‌سازی کارایی کد است و ترازسازی برای پرش‌هایی که سرد (cold) در نظر گرفته می‌شوند نادیده گرفته می‌شود. .Sp اگر \fB\-falign\-labels\fR بزرگ‌تر از این مقدار باشد، مقدار آن به جای این استفاده خواهد شد. .Sp پارامترهای این گزینه مشابه با گزینه \fB\-falign\-functions\fR هستند. \&\fB\-fno\-align\-jumps\fR و \fB\-falign\-jumps=1\fR معادل یکدیگرند و به این معنی هستند که حلقه‌ها تراز نمی‌شوند. .Sp اگر \fIn\fR مشخص نشده باشد یا صفر باشد، از پیش‌فرض وابسته به ماشین استفاده می‌شود. حداکثر مقدار مجاز گزینه \fIn\fR برابر ۶۵۵۳۶ است. .Sp در سطوح \fB\-O2\fR، \fB\-O3\fR فعال می‌شود. .IP \fB\-fmin\-function\-alignment\fR 4 .IX Item "-fmin-function-alignment" حداقل تراز توابع را در توان بعدی از دو که بزرگ‌تر یا مساوی با \fIn\fR است مشخص می‌کند. بر خلاف \fB\-falign\-functions\fR، این ترازسازی برای تمامی توابع (حتی توابعی که سرد در نظر گرفته می‌شوند) نیز اعمال می‌گردد. همچنین این ترازسازی تحت تأثیر \fB\-flimit\-function\-alignment\fR قرار نمی‌گیرد. .IP \fB\-fno\-allocation\-dce\fR 4 .IX Item "-fno-allocation-dce" تخصیص‌های استفاده‌نشده‌ی ++C (با استفاده از عملگر \f(CW\*(C`new\*(C'\fR و عملگر \f(CW\*(C`delete\*(C'\fR) را در فرآیند حذف کدهای مرده (dead code elimination) حذف نمی‌کند. .Sp همچنین \fB\-fmalloc\-dce\fR را ببینید. .IP \fB\-fallow\-store\-data\-races\fR 4 .IX Item "-fallow-store-data-races" به کامپایلر اجازه می‌دهد بهینه‌سازی‌هایی را انجام دهد که ممکن است باعث ایجاد شرایط رقابتی داده‌ای (data races) جدید در عملیات ذخیره‌سازی شوند، بدون اینکه اثبات کند دسترسی هم‌روند به متغیر توسط سایر ریسه‌ها (threads) امکان‌پذیر نیست. بر بهینه‌سازی داده‌های محلی تأثیری ندارد. اگر مشخص باشد که داده‌های سراسری توسط چندین ریسه مورد دسترسی قرار نخواهند گرفت، استفاده از این گزینه ایمن است. .Sp از نمونه بهینه‌سازی‌های فعال‌شده توسط \fB\-fallow\-store\-data\-races\fR می‌توان به بالا کشیدن (hoisting) یا تبدیل‌های شرطی (if\-conversions) اشاره کرد که ممکن است باعث شوند مقداری که از قبل در حافظه بوده، دوباره با همان مقدار بازنویسی شود. چنین بازنویسی‌ای در یک زمینه تک‌ریسه‌ای ایمن است اما در یک زمینه چندریسه‌ای ممکن است ناامن باشد. توجه داشته باشید که در برخی پردازنده‌ها، ممکن است تبدیل‌های شرطی (if\-conversions) برای فعال‌سازی برداری‌سازی (vectorization) الزامی باشند. .Sp در سطح \fB\-Ofast\fR فعال می‌شود..IP \fB\-funit\-at\-a\-time\fR 4 .IX Item "-funit-at-a-time" این گزینه صرفاً جهت سازگاری حفظ شده است. \fB\-funit\-at\-a\-time\fR هیچ تأثیری ندارد، در حالی که \fB\-fno\-unit\-at\-a\-time\fR متضمن \&\fB\-fno\-toplevel\-reorder\fR و \fB\-fno\-section\-anchors\fR است. .Sp به‌طور پیش‌فرض فعال است. .IP \fB\-fno\-toplevel\-reorder\fR 4 .IX Item "-fno-toplevel-reorder" توابع، متغیرها و عبارات \f(CW\*(C`asm\*(C'\fR در سطح بالا (top\-level) را بازآرایی نکن. آن‌ها را با همان ترتیبی که در فایل ورودی آمده‌اند خروجی بده. با استفاده از این گزینه، متغیرهای ایستا (static) بدون ارجاع حذف نمی‌شوند. این گزینه برای پشتیبانی از کدهای موجود که به ترتیب خاصی وابسته‌اند در نظر گرفته شده است. برای کدهای جدید، بهتر است در صورت امکان از مشخصه‌ها (attributes) استفاده شود. .Sp گزینهٔ \&\fB\-ftoplevel\-reorder\fR در بهینه‌سازی سطح \fB\-O1\fR و بالاتر، و همچنین در \fB\-O0\fR اگر \fB\-fsection\-anchors\fR صراحتاً درخواست شده باشد، پیش‌فرض است. علاوه بر این، \fB\-fno\-toplevel\-reorder\fR متضمن \&\fB\-fno\-section\-anchors\fR است. .IP \fB\-funreachable\-traps\fR 4 .IX Item "-funreachable-traps" با این گزینه، کامپایلر فراخوانی‌های \&\f(CW\*(C`_\|_builtin_unreachable\*(C'\fR را به جای استفاده برای بهینه‌سازی، به تله‌ها (traps) تبدیل می‌کند. این امر همچنین بر تمامی فراخوانی‌های مشابه که به‌طور ضمنی توسط کامپایلر تولید شده‌اند نیز اثر می‌گذارد. .Sp این گزینه اثری مشابه \fB\-fsanitize=unreachable \&\-fsanitize\-trap=unreachable\fR دارد، اما بر مقادیر آن گزینه‌ها تأثیری نمی‌گذارد. اگر \fB\-fsanitize=unreachable\fR فعال باشد، آن گزینه نسبت به این اولویت خواهد داشت. .Sp این گزینه به‌طور پیش‌فرض در \fB\-O0\fR و \fB\-Og\fR فعال است. .IP \fB\-fweb\fR 4 .IX Item "-fweb" تارهایی (webs) همان‌طور که معمولاً برای مقاصد تخصیص ثبات به کار می‌روند می‌سازد و به هر تار یک ثبات ساختگی (pseudo register) مجزا تخصیص می‌دهد. این کار به مرحلهٔ تخصیص ثبات اجازه می‌دهد تا مستقیماً روی ثبات‌های ساختگی عمل کند، اما چند مرحلهٔ بهینه‌سازی دیگر مانند CSE، بهینه‌ساز حلقه و حذف‌کنندهٔ کدهای مردهٔ بدیهی را نیز تقویت می‌کند. با این حال، می‌تواند اشکال‌زدایی را غیرممکن سازد، زیرا متغیرها دیگر در یک «ثبات خانگی» (home register) باقی نمی‌مانند. .Sp به‌طور پیش‌فرض با \fB\-funroll\-loops\fR فعال است. .IP \fB\-fwhole\-program\fR 4 .IX Item "-fwhole-program" فرض را بر این می‌گذارد که واحد ترجمهٔ فعلی بیانگر کل برنامه‌ای است که کامپایل می‌شود. تمامی توابع و متغیرهای عمومی به استثنای \f(CW\*(C`main\*(C'\fR و آن‌هایی که با مشخصهٔ \f(CW\*(C`externally_visible\*(C'\fR علامت‌گذاری شده‌اند به توابع ایستا تبدیل می‌شوند و در عمل تهاجمی‌تر توسط بهینه‌سازهای بین‌روالی بهینه‌سازی می‌گردند. .Sp همراه با \fB\-flto\fR این گزینه کاربرد محدودی دارد. در اغلب موارد فهرست دقیق نمادهای استفاده‌شده یا صادرشده از باینری، بر اساس اطلاعات تفکیک نمادها که توسط افزونه پیونددهنده به بهینه‌ساز زمان پیوند فرستاده می‌شود، مشخص است. با این حال، اگر از افزونه پیونددهنده استفاده نشود یا در حین گام پیوند تدریجی هنگامی که کد نهایی تولید می‌شود (با \fB\-flto\fR \&\fB\-flinker\-output=nolto\-rel\fR)، همچنان مفید است. .IP \fB\-flto[=\fR\fIn\fR\fB]\fR 4 .IX Item "-flto[=n]" این گزینه بهینه‌ساز استاندارد زمان پیوند (LTO) را اجرا می‌کند. هنگام فراخوانی همراه با کد منبع، ساختار GIMPLE (یکی از نمایش‌های داخلی GCC) را تولید کرده و آن را در بخش‌های ویژهٔ ELF در فایل شیء (object file) می‌نویسد. هنگامی که فایل‌های شیء با هم پیوند داده می‌شوند، تمامی بدنه‌های توابع از این بخش‌های ELF خوانده شده و طوری نمونه‌سازی می‌شوند که گویی همگی بخشی از همان یک واحد ترجمه بوده‌اند. .Sp برای استفاده از بهینه‌ساز زمان پیوند، \fB\-flto\fR و گزینه‌های بهینه‌سازی باید هم در زمان کامپایل و هم در حین پیوند نهایی مشخص شوند. توصیه می‌شود تمام فایل‌های دخیل در یک پیوند را با گزینه‌های یکسان کامپایل کرده و همان گزینه‌ها را نیز در زمان پیوند مشخص کنید. برای مثال: .Sp .Vb 3 \& gcc \-c \-O2 \-flto foo.c \& gcc \-c \-O2 \-flto bar.c \& gcc \-o myprog \-flto \-O2 foo.o bar.o .Ve .Sp دو فراخوانی نخست به GCC، نمایشی از بایت‌کد GIMPLE را در بخش‌های ویژهٔ ELF درون \fIfoo.o\fR و \&\fIbar.o\fR ذخیره می‌کنند. فراخوانی نهایی، بایت‌کد GIMPLE را از \&\fIfoo.o\fR و \fIbar.o\fR می‌خواند، دو فایل را در یک تصویر داخلی واحد ادغام می‌کند، و نتیجه را طبق روال معمول کامپایل می‌نماید. از آنجا که هر دو فایل \&\fIfoo.o\fR و \fIbar.o\fR در یک تصویر واحد ادغام شده‌اند، این امر باعث می‌شود تمامی تحلیل‌ها و بهینه‌سازی‌های بین‌روالی در GCC در سرتاسر این دو فایل به‌گونه‌ای عمل کنند که گویی یک فایل واحد هستند. این بدان معناست که برای نمونه، درون‌خطی‌ساز (inliner) قادر خواهد بود توابع موجود در \&\fIbar.o\fR را درون توابع \fIfoo.o\fR و بالعکس به‌صورت درون‌خطی قرار دهد. .Sp روشی دیگر (و ساده‌تر) برای فعال‌سازی بهینه‌سازی زمان پیوند: .Sp .Vb 1 \& gcc \-o myprog \-flto \-O2 foo.c bar.c .Ve .Sp دستور بالا بایت‌کد را برای \fIfoo.c\fR و \fIbar.c\fR تولید کرده، آن‌ها را در یک نمایش واحد GIMPLE ادغام می‌کند و طبق معمول بهینه‌سازی می‌نماید تا \fImyprog\fR تولید شود. .Sp نکتهٔ مهمی که باید به خاطر سپرد این است که برای فعال‌سازی بهینه‌سازی‌های زمان پیوند باید از درایور GCC برای انجام مرحلهٔ پیوند استفاده کنید. اگر هر یک از اشیاء دخیل با گزینهٔ خط فرمانی \fB\-flto\fR کامپایل شده باشند، GCC به‌طور خودکار بهینه‌سازی زمان پیوند را اعمال می‌کند. همواره می‌توانید تصمیم خودکار برای انجام بهینه‌سازی زمان پیوند را با ارسال \fB\-fno\-lto\fR به دستور پیوند لغو کنید. .Sp برای اثربخش کردن بهینه‌سازی کل برنامه، لازم است فرضیات مشخصی دربارهٔ کل برنامه در نظر گرفته شود. کامپایلر باید بداند چه توابع و متغیرهایی ممکن است از بیرون واحد بهینه‌سازی‌شده در زمان پیوند، توسط کتابخانه‌ها و محیط زمان اجرا در دسترس باشند. در صورت پشتیبانی توسط پیونددهنده، افزونه پیونددهنده (نگاه کنید به \fB\-fuse\-linker\-plugin\fR) اطلاعات مربوط به نمادهای استفاده‌شده و نمادهای نمایان از خارج را به کامپایلر ارسال می‌کند. در صورتی که افزونه پیونددهنده در دسترس نباشد، باید از \fB\-fwhole\-program\fR استفاده شود تا به کامپایلر اجازه اتخاذ این فرضیات داده شود، که این امر منجر به تصمیم‌گیری‌های تهاجمی‌تر در بهینه‌سازی خواهد شد. .Sp هنگامی که فایلی با \fB\-flto\fR و بدون \&\fB\-fuse\-linker\-plugin\fR کامپایل می‌شود، فایل شیء تولیدشده بزرگ‌تر از یک فایل شیء معمولی خواهد بود چرا که حاوی بایت‌کدهای GIMPLE و کد نهایی معمول است (نگاه کنید به \fB\-ffat\-lto\-objects\fR). این بدان معناست که فایل‌های شیء دارای اطلاعات LTO می‌توانند مانند فایل‌های شیء عادی پیوند شوند؛ اگر \fB\-fno\-lto\fR به پیونددهنده ارسال شود، هیچ بهینه‌سازی بین‌روالی اعمال نخواهد شد. توجه داشته باشید که وقتی \&\fB\-fno\-fat\-lto\-objects\fR فعال باشد، مرحلهٔ کامپایل سریع‌تر انجام می‌شود اما دیگر نمی‌توانید روی آن‌ها پیوند معمولی و غیر LTO انجام دهید. .Sp هنگام تولید باینری نهایی، GCC تنها بهینه‌سازی‌های زمان پیوند را روی فایل‌هایی اعمال می‌کند که حاوی بایت‌کد باشند. بنابراین، می‌توانید فایل‌های شیء و کتابخانه‌های حاوی بایت‌کد GIMPLE را با کدهای شیء نهایی ترکیب کنید. GCC به‌طور خودکار انتخاب می‌کند که کدام فایل‌ها در حالت LTO بهینه‌سازی شوند و کدام فایل‌ها بدون پردازش بیشتر پیوند داده شوند. .Sp به‌طور کلی، گزینه‌های تعیین‌شده در زمان پیوند، گزینه‌های مشخص‌شده در زمان کامپایل را بازنویسی و لغو می‌کنند؛ اگرچه در مواردی GCC تلاش می‌کند گزینه‌های زمان پیوند را از تنظیمات به‌کاررفته در کامپایل فایل‌های ورودی استنتاج نماید. .Sp اگر گزینهٔ سطح بهینه‌سازی \fB\-O\fR را در زمان پیوند تعیین نکنید، GCC از بالاترین سطح بهینه‌سازی به‌کاررفته هنگام کامپایل فایل‌های شیء استفاده می‌کند. توجه داشته باشید که تعیین گزینهٔ سطح بهینه‌سازی صرفاً در زمان پیوند و نه در زمان کامپایل، عموماً بی‌اثر است و این امر دو دلیل دارد: نخست اینکه کامپایل بدون بهینه‌سازی، مراحل جمع‌آوری اطلاعات لازم برای بهینه‌سازی مؤثر در زمان پیوند را در کامپایلر متوقف می‌کند. دوم اینکه برخی از مراحل بهینه‌سازی اولیه تنها در زمان کامپایل قابل اجرا هستند و نه در زمان پیوند. .Sp برخی پرچم‌های تولید کد وجود دارند که هنگام تولید بایت‌کدها توسط GCC حفظ می‌شوند، زیرا باید در طول پیوند نهایی استفاده گردند. در حال حاضر، گزینه‌های زیر و تنظیمات آن‌ها از اولین فایل شیئی که صراحتاً آن‌ها را مشخص کرده باشد دریافت می‌شوند: \&\fB\-fcommon\fR، \fB\-fexceptions\fR، \fB\-fnon\-call\-exceptions\fR، \&\fB\-fgnu\-tm\fR و تمامی پرچم‌های هدف \fB\-m\fR. .Sp گزینه‌های \&\fB\-fPIC\fR، \fB\-fpic\fR، \fB\-fpie\fR و \&\fB\-fPIE\fR بر اساس طرح زیر با یکدیگر ترکیب می‌شوند: .Sp .Vb 6 \& B<\-fPIC> + B<\-fpic> = B<\-fpic> \& B<\-fPIC> + B<\-fno\-pic> = B<\-fno\-pic> \& B<\-fpic/\-fPIC> + (no option) = (no option) \& B<\-fPIC> + B<\-fPIE> = B<\-fPIE> \& B<\-fpic> + B<\-fPIE> = B<\-fpie> \& B<\-fPIC/\-fpic> + B<\-fpie> = B<\-fpie> .Ve .Sp لازم است برخی پرچم‌های تغییردهندهٔ ABI در تمام واحدهای ترجمه یکسان باشند، و تلاش برای بازنویسی آن‌ها در زمان پیوند با یک مقدار متناقض نادیده گرفته می‌شود. این شامل گزینه‌هایی چون \fB\-freg\-struct\-return\fR و \&\fB\-fpcc\-struct\-return\fR است. .Sp سایر گزینه‌ها مانند \fB\-ffp\-contract\fR، \fB\-fno\-strict\-overflow\fR، \&\fB\-fwrapv\fR، \fB\-fno\-trapv\fR یا \fB\-fno\-strict\-aliasing\fR به مرحلهٔ پیوند منتقل شده و برای واحدهای ترجمهٔ متناقض به‌طور محافظه‌کارانه ادغام می‌گردند. به‌طور ویژه، \&\fB\-fno\-strict\-overflow\fR، \fB\-fwrapv\fR و \&\fB\-fno\-trapv\fR اولویت دارند؛ و برای نمونه \fB\-ffp\-contract=off\fR بر \&\fB\-ffp\-contract=fast\fR ارجحیت دارد. می‌توانید آن‌ها را در زمان پیوند بازنویسی کنید. .Sp گزینه‌های مربوط به پیام‌های عیب‌یابی مانند \fB\-Wstringop\-overflow\fR به مرحلهٔ پیوند منتقل می‌شوند و تنظیمات آن‌ها با مرحلهٔ کامپایل در سطح دانه‌بندی تابع همخوانی دارد. توجه داشته باشید که این موضوع صرفاً برای پیام‌های عیب‌یابی صادرشده در حین بهینه‌سازی اهمیت دارد. همچنین توجه داشته باشید که دگرگونی‌های کد مانند درون‌خطی‌سازی (inlining) می‌تواند منجر به فعال یا غیرفعال شدن هشدارها برای بخش‌هایی از کد شود که با تنظیمات زمان کامپایل سازگار نیستند. .Sp هنگامی که نیاز است گزینه‌هایی را از طریق \fB\-Wa\fR یا \&\fB\-Xassembler\fR به اسمبلر بفرستید، اطمینان حاصل کنید که چنین واحدهای ترجمه‌ای را با \fB\-fno\-lto\fR کامپایل نمایید یا اینکه همواره از گزینه‌های اسمبلر یکسان در تمام واحدهای ترجمه استفاده کنید. متناوباً می‌توانید گزینه‌های اسمبلر را در زمان پیوند LTO نیز مشخص سازید. .Sp جهت فعال‌سازی تولید اطلاعات اشکال‌زدایی، باید \fB\-g\fR را در زمان کامپایل ارائه دهید. اگر هر یک از فایل‌های ورودی در زمان پیوند با اطلاعات اشکال‌زدایی فعال ساخته شده باشند، پیوند نیز تولید اطلاعات اشکال‌زدایی را فعال خواهد کرد. هرگونه تنظیمات تفصیلی اطلاعات اشکال‌زدایی نظیر سطح dwarf در \fB\-gdwarf\-5\fR باید صراحتاً در خط فرمان پیونددهنده تکرار شوند و ترکیب تنظیمات متفاوت در واحدهای ترجمهٔ گوناگون توصیه نمی‌شود. .Sp اگر LTO در واحدهای ترجمهٔ جداگانه‌ای که قرار است به هم پیوند داده شوند با اشیائی با پیوند C مواجه شود که با انواع ناسازگار اعلان شده‌اند (رفتار تعریف‌نشده طبق ISO C99 6.2.7)، ممکن است یک پیام عیب‌یابی غیرمهلک صادر شود. رفتار در زمان اجرا همچنان تعریف‌نشده باقی می‌ماند. هشدارهای عیب‌یابی مشابهی ممکن است برای زبان‌های دیگر نیز صادر گردد. .Sp یکی دیگر از ویژگی‌های LTO این است که اعمال بهینه‌سازی‌های بین‌روالی روی فایل‌های نوشته‌شده با زبان‌های مختلف امکان‌پذیر است: .Sp.Vb 4 \& gcc \-c \-flto foo.c \& g++ \-c \-flto bar.cc \& gfortran \-c \-flto baz.f90 \& g++ \-o myprog \-flto \-O3 foo.o bar.o baz.o \-lgfortran .Ve .Sp توجه داشته باشید که پیوند نهایی با \fBg++\fR انجام می‌شود تا کتابخانه‌های زمان اجرای C++ دریافت شوند و \fB\-lgfortran\fR اضافه شده است تا کتابخانه‌های زمان اجرای Fortran را در بر گیرد. به‌طور کلی، هنگام ترکیب زبان‌ها در حالت LTO، باید از همان گزینه‌های دستور پیوند استفاده کنید که در یک کامپایل معمولی (غیر\-LTO) برای ترکیب زبان‌ها به کار می‌برید. .Sp اگر فایل‌های شیء حاوی بایت‌کد GIMPLE در یک آرشیو کتابخانه، مثلاً \&\fIlibfoo.a\fR ذخیره شده باشند، در صورتی که از یک پیونددهنده با پشتیبانی از افزونه استفاده کنید، استخراج و استفاده از آن‌ها در پیوند LTO امکان‌پذیر است. برای ساخت کتابخانه‌های ایستا مناسب برای LTO، به‌جای \fBar\fR و \fBranlib\fR از \fBgcc\-ar\fR و \fBgcc\-ranlib\fR استفاده کنید؛ برای نمایش نمادهای فایل‌های شیء دارای بایت‌کد GIMPLE از \&\fBgcc\-nm\fR استفاده نمایید. این دستورها نیازمند آن هستند که \fBar\fR، \fBranlib\fR و \fBnm\fR با پشتیبانی از افزونه کامپایل شده باشند. در زمان پیوند، از پرچم \fB\-fuse\-linker\-plugin\fR استفاده کنید تا اطمینان حاصل شود که کتابخانه در فرایند بهینه‌سازی LTO شرکت می‌کند: .Sp .Vb 1 \& gcc \-o myprog \-O2 \-flto \-fuse\-linker\-plugin a.o b.o \-lfoo .Ve .Sp با فعال بودن افزونه پیونددهنده، پیونددهنده فایل‌های GIMPLE مورد نیاز را از \fIlibfoo.a\fR استخراج کرده و به GCC در حال اجرا تحویل می‌دهد تا آن‌ها را بخشی از تصویر تجمیع‌شده GIMPLE برای بهینه‌سازی قرار دهد. .Sp اگر از پیونددهنده‌ای با پشتیبانی از افزونه استفاده نمی‌کنید و/یا افزونه پیونددهنده را فعال نکرده‌اید، اشیاء درون \fIlibfoo.a\fR طبق معمول استخراج و پیوند داده می‌شوند، اما در فرایند بهینه‌سازی LTO شرکت نخواهند کرد. به منظور مناسب ساختن یک کتابخانه ایستا برای هر دوی بهینه‌سازی LTO و پیوند معمول، فایل‌های شیء آن را با \&\fB\-flto\fR \fB\-ffat\-lto\-objects\fR کامپایل کنید. .Sp بهینه‌سازی‌های زمان پیوند برای عمل کردن نیازی به حضور کل برنامه ندارند. اگر برنامه نیازی به برون‌دهی هیچ نمادی نداشته باشد، می‌توان \fB\-flto\fR و \fB\-fwhole\-program\fR را ترکیب کرد تا بهینه‌سازهای میان‌رویه‌ای بتوانند از فرضیات تهاجمی‌تری استفاده کنند که ممکن است به بهبود فرصت‌های بهینه‌سازی منجر شود. هنگام فعال بودن افزونه پیونددهنده، نیازی به استفاده از \fB\-fwhole\-program\fR نیست (نگاه کنید به \fB\-fuse\-linker\-plugin\fR). .Sp پیاده‌سازی فعلی LTO هیچ تلاشی برای تولید بایت‌کدی که بین انواع مختلف میزبان‌ها قابل حمل باشد انجام نمی‌دهد. فایل‌های بایت‌کد نسخه‌بندی شده‌اند و بررسی نسخه سخت‌گیرانه‌ای وجود دارد، بنابراین فایل‌های بایت‌کد تولید شده در یک نسخه از GCC با نسخه‌های قدیمی‌تر یا جدیدتر GCC کار نمی‌کنند. .Sp بهینه‌سازی زمان پیوند با تولید اطلاعات اشکال‌زدایی در سیستم‌هایی غیر از آن‌هایی که از ترکیب ELF و DWARF استفاده می‌کنند، به‌خوبی کار نمی‌کند. .Sp اگر مقدار اختیاری \fIn\fR را مشخص کنید، بهینه‌سازی و تولید کد انجام‌شده در زمان پیوند با بهره‌گیری از یک برنامه \fBmake\fR نصب‌شده، به‌صورت موازی با استفاده از \fIn\fR کار موازی اجرا می‌شود. متغیر محیطی \fBMAKE\fR می‌تواند برای بازتعریف برنامه‌ی استفاده‌شده به کار رود. .Sp همچنین می‌توانید \fB\-flto=jobserver\fR را تعیین کنید تا از حالت job server مربوط به GNU make برای تعیین تعداد کارهای موازی استفاده شود. این قابلیت زمانی مفید است که Makefile فراخواننده GCC از پیش به‌صورت موازی در حال اجرا باشد. برای اینکه این مورد کار کند، باید در Makefile والد، یک \fB+\fR پیش از دستورالعمل قرار دهید. این گزینه احتمالاً تنها در صورتی کار می‌کند که \fBMAKE\fR همان GNU make باشد. حتی بدون مقدار این گزینه، GCC تلاش می‌کند تا یک job server در حال اجرای GNU make را به‌طور خودکار شناسایی کند. .Sp از \fB\-flto=auto\fR برای استفاده از job server در GNU make (در صورت دردسترس بودن) یا در غیر این صورت، بازگشت به تشخیص خودکار تعداد رشته‌های پردازنده موجود در سیستم استفاده کنید. .IP \fB\-flto\-partition=\fR\fIalg\fR 4 .IX Item "-flto-partition=alg" الگوریتم پارتیشن‌بندی مورد استفاده توسط بهینه‌ساز زمان پیوند را مشخص می‌کند. این مقدار می‌تواند \fB1to1\fR برای مشخص کردن پارتیشن‌بندی متناظر با فایل‌های مبدأ اصلی، یا \fBbalanced\fR برای مشخص کردن پارتیشن‌بندی به تکه‌هایی با اندازه یکسان (در صورت امکان)، یا \fBmax\fR برای ایجاد پارتیشن جدید برای هر نماد در صورت امکان، یا \fBcache\fR برای ایجاد تعادل در اندازه تکه‌ها ضمن نگه داشتن نمادهای مرتبط در کنار هم برای کش‌سازی بهتر در LTO افزایشی باشد. تعیین \fBnone\fR به‌عنوان الگوریتم، پارتیشن‌بندی و جریان‌سازی را به‌طور کامل غیرفعال می‌کند. مقدار پیش‌فرض \fBbalanced\fR است. در حالی که \fB1to1\fR می‌تواند به‌عنوان یک راه‌حل موقت برای مشکلات مختلف ترتیب کد استفاده شود، پارتیشن‌بندی \fBmax\fR فقط برای آزمایش داخلی در نظر گرفته شده است. مقدار \fBone\fR مشخص می‌کند که دقیقاً از یک پارتیشن استفاده شود، در حالی که مقدار \fBnone\fR از پارتیشن‌بندی عبور کرده و مرحله بهینه‌سازی زمان پیوند را مستقیماً از فاز WPA اجرا می‌کند. .IP \fB\-flto\-incremental=\fR\fIpath\fR 4 .IX Item "-flto-incremental=path" LTO افزایشی را با قرار دادن حافظه پنهان آن در دایرکتوری موجودِ ارائه‌شده فعال می‌کند. می‌تواند چرخه‌های ویرایش\-کامپایل را با LTO به‌طور چشمگیری کوتاه کند. .Sp هنگام استفاده به همراه LTO (\fB\-flto\fR)، خروجی واحدهای ترجمه در درون LTO در حافظه پنهان ذخیره می‌شود. هنگام کامپایل مجدد با تغییرات کوچک در کد، واحدهای ترجمه موجود در حافظه پنهان احتمالاً دوباره تطبیق داده می‌شوند که منجر به کاهش زمان کامپایل مجدد خواهد شد. .Sp نمونه‌های متعددی از GCC می‌توانند به‌طور موازی از یک حافظه پنهان یکسان استفاده کنند. .IP \fB\-flto\-incremental\-cache\-size=\fR\fIn\fR 4 .IX Item "-flto-incremental-cache-size=n" تعداد مدخل‌های حافظه پنهان در LTO افزایشی را مشخص می‌کند که پس از رسیدن به آن، مدخل‌های قدیمی هرس می‌شوند. این یک محدودیت نرم است و ممکن است به‌طور موقت مدخل‌های بیشتری وجود داشته باشد. .IP \fB\-flto\-compression\-level=\fR\fIn\fR 4 .IX Item "-flto-compression-level=n" این گزینه سطح فشرده‌سازی استفاده‌شده برای زبان میانی نوشته‌شده در فایل‌های شیء LTO را مشخص می‌کند و تنها همراه با حالت LTO (\fB\-flto\fR) معنادار است. در حال حاضر GCC از دو الگوریتم فشرده‌سازی LTO پشتیبانی می‌کند. برای zstd، مقادیر معتبر از 0 (بدون فشرده‌سازی) تا 19 (حداکثر فشرده‌سازی) است، در حالی که zlib از مقادیر 0 تا 9 پشتیبانی می‌کند. مقادیر خارج از این محدوده به حداقل یا حداکثر مقادیر پشتیبانی‌شده محدود می‌شوند. اگر این گزینه داده نشود، تنظیم پیش‌فرض فشرده‌سازی متوازن استفاده می‌شود. .IP \fB\-fuse\-linker\-plugin\fR 4 .IX Item "-fuse-linker-plugin" استفاده از یک افزونه پیونددهنده را در طول بهینه‌سازی زمان پیوند فعال می‌کند. این گزینه به پشتیبانی از افزونه در پیونددهنده وابسته است که در gold یا در GNU ld نسخه 2.21 یا جدیدتر دردسترس است. .Sp این گزینه استخراج فایل‌های شیء حاوی بایت‌کد GIMPLE را از آرشیوهای کتابخانه فعال می‌سازد. این امر با قرار دادن بخش بیشتری از کد در معرض بهینه‌ساز زمان پیوند، کیفیت بهینه‌سازی را بهبود می‌بخشد. این اطلاعات مشخص می‌کند کدام نمادها می‌توانند به‌طور خارجی (توسط یک شیء غیر\-LTO یا در طول پیوند پویا) قابل دسترسی باشند. بهبود کیفیت کد حاصل در فایل‌های باینری (و کتابخانه‌های اشتراکی که از پدیداری مخفی استفاده می‌کنند) مشابه با \fB\-fwhole\-program\fR است. برای شرح اثر این پرچم و نحوه استفاده از آن، \fB\-flto\fR را ببینید. .Sp این گزینه به‌طور پیش‌فرض زمانی فعال است که پشتیبانی از LTO در GCC فعال شده باشد و GCC برای استفاده با یک پیونددهنده با قابلیت پشتیبانی از افزونه‌ها (GNU ld نسخه 2.21 یا جدیدتر، یا gold) پیکربندی شده باشد. .IP \fB\-ffat\-lto\-objects\fR 4 .IX Item "-ffat-lto-objects" اشیای Fat LTO فایل‌های شیئی هستند که هم شامل زبان میانی و هم کد شیء هستند. این موضوع آن‌ها را برای هر دوی پیوند LTO و پیوند معمولی قابل استفاده می‌کند. این گزینه فقط هنگام کامپایل با \fB\-flto\fR مؤثر است و در زمان پیوند نادیده گرفته می‌شود. .Sp گزینه \&\fB\-fno\-fat\-lto\-objects\fR زمان کامپایل را نسبت به LTO ساده بهبود می‌بخشد، اما مستلزم آن است که کل زنجیره ابزار از LTO آگاه باشد. این گزینه برای عملکرد پایه‌ای به یک پیونددهنده با پشتیبانی از افزونه پیونددهنده نیاز دارد. علاوه بر این، \&\fBnm\fR، \fBar\fR و \fBranlib\fR برای فراهم آوردن یک محیط ساخت کامل (با توانایی ساخت کتابخانه‌های ایستا و غیره) باید از افزونه‌های پیونددهنده پشتیبانی کنند. GCC پوشش‌های \&\fBgcc\-ar\fR، \&\fBgcc\-nm\fR و \fBgcc\-ranlib\fR را برای ارسال گزینه‌های مناسب به این ابزارها فراهم می‌کند. با اشیای غیر\-fat LTO، لازم است Makefileها تغییر یابند تا از آن‌ها استفاده کنند. .Sp توجه داشته باشید که binutils مدرن سازوکار بارگذاری خودکار افزونه را فراهم می‌کند. نصب افزونه پیونددهنده در \fR\f(CI$libdir\fR\fI/bfd\-plugins\fR اثری مشابه با استفاده از پوشش‌های دستور (\fBgcc\-ar\fR، \fBgcc\-nm\fR و \&\fBgcc\-ranlib\fR) دارد. .Sp پیش‌فرض در مقصدهای دارای پشتیبانی از افزونه پیونددهنده، \fB\-fno\-fat\-lto\-objects\fR است. .IP \fB\-fcompare\-elim\fR 4 .IX Item "-fcompare-elim" پس از تخصیص ثبات و تقسیم دستورالعمل‌های پس از تخصیص ثبات، دستورالعمل‌های محاسباتی را که پرچم‌های پردازنده را مشابه با یک عملیات مقایسه مبتنی بر آن محاسبات پردازش می‌کنند، شناسایی می‌کند. در صورت امکان، عملیات مقایسه صریح را حذف می‌کند. .Sp این گذر تنها برای مقصدهای خاصی اعمال می‌شود که نمی‌توانند عملیات مقایسه را قبل از تکمیل تخصیص ثبات به‌طور صریح نشان دهند. .Sp در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود. .IP \fB\-ffold\-mem\-offsets\fR 4 .IX Item "-ffold-mem-offsets" .PD 0 .IP \fB\-fno\-fold\-mem\-offsets\fR 4 .IX Item "-fno-fold-mem-offsets" .PD تلاش می‌کند دستورالعمل‌های add را با ادغام آن‌ها در بارگذاری‌ها/ذخیره‌سازی‌های حافظه حذف کند. .Sp در سطوح \fB\-O2\fR و \fB\-O3\fR فعال می‌شود. .IP \fB\-fcprop\-registers\fR 4 .IX Item "-fcprop-registers" پس از تخصیص ثبات و تقسیم دستورالعمل‌های پس از تخصیص ثبات، یک گذر انتشار کپی را اجرا می‌کند تا وابستگی‌های زمان‌بندی را کاهش داده و گهگاه عمل کپی را حذف نماید. .Sp در سطوح \fB\-O1\fR، \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود..IP \fB\-fprofile\-correction\fR 4 .IX Item "-fprofile-correction" پروفایل‌های جمع‌آوری‌شده با استفاده از دودویی ابزارگذاری‌شده برای برنامه‌های چند‌ریسه‌ای ممکن است به دلیل به‌روزرسانی‌های از دست‌رفتهٔ شمارنده ناسازگار باشند. هنگامی که این گزینه مشخص شود، GCC از روش‌های اکتشافی برای تصحیح یا هموارسازی چنین ناسازگاری‌هایی استفاده می‌کند. به‌طور پیش‌فرض، هنگامی که یک پروفایل ناسازگار شناسایی شود، GCC یک پیام خطا صادر می‌کند. .Sp این گزینه توسط \fB\-fauto\-profile\fR فعال می‌شود. .IP \fB\-fprofile\-partial\-training\fR 4 .IX Item "-fprofile-partial-training" با \f(CW\*(C`\-fprofile\-use\*(C'\fR، تمام بخش‌هایی از برنامه که در طول اجرای آموزش اجرا نشده‌اند، به جای سرعت، به‌شدت برای اندازه بهینه‌سازی می‌شوند. در برخی موارد، آموزش دادن همهٔ مسیرهای داغ ممکن در برنامه عملی نیست. (برای مثال، برنامه ممکن است شامل توابعی ویژهٔ سخت‌افزاری خاص باشد و آموزش نتواند تمام پیکربندی‌های سخت‌افزاری که برنامه روی آن‌ها اجرا می‌شود را پوشش دهد.) با \&\f(CW\*(C`\-fprofile\-partial\-training\*(C'\fR، بازخورد پروفایل برای تمام توابعی که در طول اجرای آموزش اجرا نشده‌اند نادیده گرفته می‌شود، که باعث می‌شود طوری بهینه‌سازی شوند که گویی بدون بازخورد پروفایل کامپایل شده‌اند. این کار هنگامی که اجرای آموزش نمایندهٔ کل برنامه نباشد به عملکرد بهتری منجر می‌شود، اما همچنین کد به‌طور قابل‌توجهی بزرگ‌تری تولید می‌کند. .IP \fB\-fprofile\-use\fR 4 .IX Item "-fprofile-use" .PD 0 .IP \fB\-fprofile\-use=\fR\fIpath\fR 4 .IX Item "-fprofile-use=path" .PD بهینه‌سازی‌های مبتنی بر بازخورد پروفایل و بهینه‌سازی‌های زیر را فعال می‌کند، که بسیاری از آن‌ها معمولاً تنها در صورت در دسترس بودن بازخورد پروفایل سودمند هستند: .Sp \&\fB\-fbranch\-probabilities \-fprofile\-values \&\-funroll\-loops \-fpeel\-loops \-ftracer \-fvpt \&\-finline\-functions \-fipa\-cp \-fipa\-cp\-clone \-fipa\-bit\-cp \&\-fpredictive\-commoning \-fsplit\-loops \-funswitch\-loops \&\-fgcse\-after\-reload \-ftree\-loop\-vectorize \-ftree\-slp\-vectorize \&\-fvect\-cost\-model=dynamic \-ftree\-loop\-distribute\-patterns \&\-fprofile\-reorder\-functions\fR .Sp پیش از این که بتوانید از این گزینه استفاده کنید، ابتدا باید اطلاعات پروفایل‌سازی را تولید نمایید. .Sp به‌طور پیش‌فرض، اگر پروفایل‌های بازخورد با کد منبع همخوانی نداشته باشند، GCC یک پیام خطا صادر می‌کند. این خطا را می‌توان با استفاده از \&\fB\-Wno\-error=coverage\-mismatch\fR به یک هشدار تبدیل کرد. توجه داشته باشید که این ممکن است به کدی با بهینه‌سازی ضعیف منجر شود. علاوه بر این، به‌طور پیش‌فرض، اگر پروفایل‌های بازخورد وجود نداشته باشند نیز GCC یک پیام هشدار صادر می‌کند (به \fB\-Wmissing\-profile\fR مراجعه کنید). .Sp اگر \fIpath\fR مشخص شده باشد، GCC برای یافتن فایل‌های دادهٔ بازخورد پروفایل به \fIpath\fR نگاه می‌کند. به \fB\-fprofile\-dir\fR مراجعه کنید. .IP \fB\-fauto\-profile\fR 4 .IX Item "-fauto-profile" .PD 0 .IP \fB\-fauto\-profile=\fR\fIpath\fR 4 .IX Item "-fauto-profile=path" .PD بهینه‌سازی‌های هدایت‌شده با بازخوردِ مبتنی بر نمونه‌برداری و بهینه‌سازی‌های زیر را فعال می‌کند، که بسیاری از آن‌ها معمولاً تنها در صورت وجود بازخورد پروفایل سودمند هستند: .Sp \&\fB\-fbranch\-probabilities \-fprofile\-values \&\-funroll\-loops \-fpeel\-loops \-ftracer \-fvpt \&\-finline\-functions \-fipa\-cp \-fipa\-cp\-clone \-fipa\-bit\-cp \&\-fpredictive\-commoning \-fsplit\-loops \-funswitch\-loops \&\-fgcse\-after\-reload \-ftree\-loop\-vectorize \-ftree\-slp\-vectorize \&\-fvect\-cost\-model=dynamic \-ftree\-loop\-distribute\-patterns \&\-fprofile\-correction\fR .Sp \&\fIpath\fR نام فایلی است که حاوی اطلاعات پروفایل AutoFDO است. در صورت حذف، مقدار پیش‌فرض آن \fIfbdata.afdo\fR در دایرکتوری فعلی است. .Sp تولید یک فایل دادهٔ پروفایل AutoFDO مستلزم اجرای برنامه با ابزار \fBperf\fR بر روی یک سیستم هدف گنو/لینوکس پشتیبانی‌شده است. برای اطلاعات بیشتر، به <\fBhttps://perf.wiki.kernel.org\fR> مراجعه کنید. .Sp برای مثال: .Sp .Vb 2 \& perf record \-e br_inst_retired:near_taken \-b \-o perf.data \e \& \-\- your_program .Ve .Sp سپس از ابزار \fBcreate_gcov\fR برای تبدیل داده‌های خام پروفایل به قالبی که برای GCC قابل استفاده باشد استفاده کنید. همچنین باید دودویی حذف‌نشده (unstripped) برنامهٔ خود را به این ابزار بدهید. به <\fBhttps://github.com/google/autofdo\fR> مراجعه کنید. .Sp برای مثال: .Sp .Vb 2 \& create_gcov \-\-binary=your_program.unstripped \-\-profile=perf.data \e \& \-\-gcov=profile.afdo .Ve .PP گزینه‌های زیر رفتار کامپایلر را در رابطه با محاسبات ممیز شناور کنترل می‌کنند. این گزینه‌ها بین سرعت و درستی تعادل ایجاد می‌کنند. همه باید به‌طور خاص فعال شوند. .IP \fB\-fexcess\-precision=\fR\fIstyle\fR 4 .IX Item "-fexcess-precision=style" این گزینه امکان کنترل بر دقت اضافی (excess precision) را در ماشین‌هایی فراهم می‌کند که در آن‌ها عملیات ممیز شناور در قالبی با دقت یا دامنهٔ بیشتری نسبت به استاندارد IEEE و انواع ممیز شناور تبادلی انجام می‌شود. نمونه‌ای از چنین هدفی، ممیز شناور x87 در پردازنده‌های x86 است که در داخل به جای قالب ۶۴ بیتی IEEE از یک بازنمایی ۸۰ بیتی استفاده می‌کند. برای بیشتر برنامه‌ها، این دقت اضافی بی‌ضرر است، اما برخی برنامه‌ها ممکن است به الزامات استانداردهای زبان C یا ++C برای کار با مقادیر IEEE متکی باشند. .Sp به‌طور پیش‌فرض، \fB\-fexcess\-precision=fast\fR برقرار است؛ این بدان معناست که در صورت منجر شدن به کد سریع‌تر، عملیات ممکن است با دقتی فراتر از انواع مشخص‌شده در منبع انجام شوند، و زمان گرد کردن به انواع مشخص‌شده در کد منبع غیرقابل‌پیش‌بینی است. هنگام کامپایل C یا ++C، اگر \fB\-fexcess\-precision=standard\fR مشخص شده باشد، دقت اضافی از قواعد مشخص‌شده در ISO C99 یا ++C پیروی می‌کند؛ به‌ویژه، هم تبدیل‌های نوع (casts) و هم انتساب‌ها باعث می‌شوند مقادیر به انواع معنایی خود گرد شوند (در حالی که \fB\-ffloat\-store\fR تنها بر انتساب‌ها تأثیر می‌گذارد). این گزینه به‌طور پیش‌فرض برای C یا ++C فعال است اگر گزینه‌ای برای انطباق دقیق مانند \fB\-std=c99\fR یا \fB\-std=c++17\fR استفاده شده باشد. \&\fB\-ffast\-math\fR بدون توجه به اینکه گزینهٔ انطباق دقیق استفاده شده باشد یا خیر، به‌طور پیش‌فرض \fB\-fexcess\-precision=fast\fR را فعال می‌کند. اگر \fB\-fexcess\-precision=16\fR مشخص شود، ثوابت و نتایج عبارات با انواع \f(CW\*(C`_Float16\*(C'\fR و \f(CW\*(C`_\|_bf16\*(C'\fR بدون دقت اضافی محاسبه می‌شوند. .Sp \&\fB\-fexcess\-precision=standard\fR برای زبان‌هایی غیر از C یا ++C پیاده‌سازی نشده است. در x86، اگر \fB\-mfpmath=sse\fR یا \fB\-mfpmath=sse+387\fR مشخص شده باشد، اثری ندارد؛ در حالت اول، معناشناسی IEEE بدون دقت اضافی اعمال می‌شود، و در حالت دوم، گرد کردن غیرقابل‌پیش‌بینی است. .IP \fB\-ffloat\-store\fR 4 .IX Item "-ffloat-store" متغیرهای ممیز شناور را در ثبات‌ها ذخیره نکنید، و سایر گزینه‌هایی را که ممکن است برداشتن یک مقدار ممیز شناور از یک ثبات یا حافظه را تغییر دهند غیرفعال کنید. این گزینه عموماً جای خود را به \&\fB\-fexcess\-precision=standard\fR داده است که عام‌تر است. اگر از \&\fB\-ffloat\-store\fR استفاده می‌کنید، ممکن است لازم باشد برنامهٔ خود را تغییر دهید تا محاسبات میانی را صریحاً در متغیرهای موقت ذخیره کند، زیرا \&\fB\-ffloat\-store\fR گرد کردن به قالب IEEE را بر خلاف \fB\-fexcess\-precision=standard\fR تنها در انتساب‌ها اعمال می‌کند و نه در تبدیل‌های نوع. .IP \fB\-ffast\-math\fR 4 .IX Item "-ffast-math" گزینه‌های \fB\-fno\-math\-errno\fR، \fB\-funsafe\-math\-optimizations\fR، \&\fB\-ffinite\-math\-only\fR، \fB\-fno\-rounding\-math\fR، \&\fB\-fno\-signaling\-nans\fR، \fB\-fcx\-limited\-range\fR و \&\fB\-fexcess\-precision=fast\fR را تنظیم می‌کند. .Sp این گزینه باعث تعریف ماکروی پیش‌پردازندهٔ \f(CW\*(C`_\|_FAST_MATH_\|_\*(C'\fR می‌شود. .Sp این گزینه توسط هیچ گزینهٔ \fB\-O\fR دیگری به جز \&\fB\-Ofast\fR روشن نمی‌شود، زیرا می‌تواند به خروجی نادرست برای برنامه‌هایی منجر شود که به پیاده‌سازی دقیق قواعد/مشخصات IEEE یا ISO برای توابع ریاضی وابسته هستند. با این حال، ممکن است کد سریع‌تری برای برنامه‌هایی تولید کند که به ضمانت‌های این مشخصات نیازی ندارند. .IP \fB\-fno\-math\-errno\fR 4 .IX Item "-fno-math-errno" پس از فراخوانی توابع ریاضی که با یک تک‌دستورالعمل اجرا می‌شوند، مانند \f(CW\*(C`sqrt\*(C'\fR، متغیر \f(CW\*(C`errno\*(C'\fR را مقداردهی نکنید. برنامه‌ای که برای مدیریت خطای ریاضی به استثناهای IEEE متکی است، ممکن است برای افزایش سرعت و در عین حال حفظ سازگاری محاسباتی IEEE، مایل به استفاده از این پرچم باشد. .Sp این گزینه توسط هیچ گزینهٔ \fB\-O\fR به جز \&\fB\-Ofast\fR روشن نمی‌شود، زیرا می‌تواند به خروجی نادرست برای برنامه‌هایی منجر شود که به پیاده‌سازی دقیق قواعد/مشخصات IEEE یا ISO برای توابع ریاضی وابسته هستند. با این حال، ممکن است کد سریع‌تری برای برنامه‌هایی ایجاد کند که نیازی به ضمانت‌های این مشخصات ندارند. .Sp حالت پیش‌فرض \fB\-fmath\-errno\fR است. .Sp در سیستم‌های Darwin، کتابخانهٔ ریاضی هرگز \f(CW\*(C`errno\*(C'\fR را تنظیم نمی‌کند. بنابراین دلیلی ندارد که کامپایلر این احتمال را در نظر بگیرد، و \fB\-fno\-math\-errno\fR حالت پیش‌فرض است. .IP \fB\-funsafe\-math\-optimizations\fR 4 .IX Item "-funsafe-math-optimizations" بهینه‌سازی‌هایی را برای محاسبات ممیز شناور مجاز می‌کند که (الف) فرض می‌کنند آرگومان‌ها و نتایج معتبر هستند و (ب) ممکن است استانداردهای IEEE یا ANSI را نقض کنند. هنگامی که در زمان پیوند استفاده شود، ممکن است شامل کتابخانه‌ها یا فایل‌های راه‌اندازی باشد که کلمهٔ کنترلی پیش‌فرض FPU یا سایر بهینه‌سازی‌های مشابه را تغییر می‌دهند. .Sp این گزینه توسط هیچ گزینهٔ \fB\-O\fR به جز \&\fB\-Ofast\fR روشن نمی‌شود، زیرا می‌تواند به خروجی نادرست برای برنامه‌هایی منجر شود که به پیاده‌سازی دقیق قواعد/مشخصات IEEE یا ISO برای توابع ریاضی وابسته هستند. با این حال، ممکن است کد سریع‌تری برای برنامه‌هایی تولید کند که به ضمانت‌های این مشخصات نیازی ندارند. گزینه‌های \fB\-fno\-signed\-zeros\fR، \fB\-fno\-trapping\-math\fR، \&\fB\-fassociative\-math\fR و \fB\-freciprocal\-math\fR را فعال می‌کند. .Sp حالت پیش‌فرض \fB\-fno\-unsafe\-math\-optimizations\fR است..IP \fB\-fassociative\-math\fR 4 .IX Item "-fassociative-math" امکان شرکت‌پذیری مجدد عملوندها را در سلسله‌ای از عملیات ممیز شناور فراهم می‌کند. این کار با احتمال تغییر در نتیجه محاسبات، استانداردهای زبان ISO C و C++ را نقض می‌کند. نکته: تغییر ترتیب ممکن است علامت صفر را تغییر دهد، مقادیر NaN را نادیده بگیرد و مانع از سرریز زیرین (underflow) یا سرریز (overflow) شود یا آن‌ها را ایجاد کند (و بنابراین نمی‌توان آن را در کدهایی که به رفتار گرد کردن متکی هستند، مانند \&\f(CW\*(C`(x + 2**52) \- 2**52\*(C'\fR استفاده کرد). همچنین ممکن است مقایسه‌های ممیز شناور را بازآرایی کند و بنابراین در مواردی که مقایسه‌های مرتب‌شده نیاز است، نباید استفاده شود. این گزینه مستلزم فعال بودن همزمان \fB\-fno\-signed\-zeros\fR و \&\fB\-fno\-trapping\-math\fR است. علاوه بر این، همراه با \fB\-frounding\-math\fR کاربرد چندانی ندارد. برای Fortran، زمانی که هر دو گزینه \fB\-fno\-signed\-zeros\fR و \&\fB\-fno\-trapping\-math\fR فعال باشند، این گزینه به‌طور خودکار فعال می‌شود. .Sp پیش‌فرض \fB\-fno\-associative\-math\fR است. .IP \fB\-freciprocal\-math\fR 4 .IX Item "-freciprocal-math" اجازه می‌دهد در صورتی که بهینه‌سازی‌ها را ممکن سازد، به جای تقسیم بر یک مقدار از معکوس آن استفاده شود. برای مثال \f(CW\*(C`x / y\*(C'\fR می‌تواند با \f(CW\*(C`x * (1/y)\*(C'\fR جایگزین شود؛ این امر در صورتی که \f(CW\*(C`(1/y)\*(C'\fR مشمول حذف زیرعبارت‌های مشترک قرار گیرد، مفید است. توجه داشته باشید که این کار دقت را کاهش داده و تعداد عملیات ممیز شناور (flops) روی آن مقدار را افزایش می‌دهد. .Sp پیش‌فرض \fB\-fno\-reciprocal\-math\fR است. .IP \fB\-ffinite\-math\-only\fR 4 .IX Item "-ffinite-math-only" امکان بهینه‌سازی‌هایی را برای محاسبات ممیز شناور فراهم می‌کند که فرض می‌کنند آرگومان‌ها و نتایج NaN یا Inf\-+ نیستند. .Sp این گزینه توسط هیچ‌یک از گزینه‌های \fB\-O\fR به جز \&\fB\-Ofast\fR روشن نمی‌شود، زیرا می‌تواند به خروجی نادرست برای برنامه‌هایی که به پیاده‌سازی دقیق قواعد/مشخصات IEEE یا ISO برای توابع ریاضی وابسته‌اند منجر شود. با این حال، ممکن است برای برنامه‌هایی که نیازی به تضمین‌های این مشخصات ندارند، کد سریع‌تری تولید کند. .Sp پیش‌فرض \fB\-fno\-finite\-math\-only\fR است. .IP \fB\-fno\-signed\-zeros\fR 4 .IX Item "-fno-signed-zeros" اجازه بهینه‌سازی‌هایی را برای محاسبات ممیز شناور می‌دهد که علامت‌دار بودن صفر را نادیده می‌گیرند. محاسبات IEEE رفتار مقادیر متمایز 0.0+ و 0.0\- را تعیین می‌کند، که مانع ساده‌سازی عباراتی مانند x+0.0 یا 0.0*x می‌شود (حتی همراه با \fB\-ffinite\-math\-only\fR). این گزینه ایجاب می‌کند که علامت نتیجه صفر اهمیتی ندارد. .Sp پیش‌فرض \fB\-fsigned\-zeros\fR است. .IP \fB\-fno\-trapping\-math\fR 4 .IX Item "-fno-trapping-math" کد را با این فرض کامپایل می‌کند که عملیات ممیز شناور نمی‌توانند تله‌های (traps) قابل مشاهده برای کاربر تولید کنند. این تله‌ها شامل تقسیم بر صفر، سرریز، سرریز زیرین، نتیجه نادقیق و عملیات نامعتبر می‌شوند. این گزینه مستلزم فعال بودن \fB\-fno\-signaling\-nans\fR است. تنظیم این گزینه ممکن است امکان تولید کد سریع‌تری را فراهم کند، به عنوان مثال در صورتی که به محاسبات IEEE «بدون توقف» (non-stop) تکیه شود. .Sp این گزینه توسط هیچ‌یک از گزینه‌های \fB\-O\fR به جز \&\fB\-Ofast\fR روشن نمی‌شود، چرا که می‌تواند برای برنامه‌های وابسته به پیاده‌سازی دقیق قواعد/مشخصات IEEE یا ISO برای توابع ریاضی به خروجی نادرست منجر شود. .Sp پیش‌فرض \fB\-ftrapping\-math\fR است. .Sp نسخه‌های آینده GCC ممکن است کنترل دقیق‌تری بر این تنظیم با استفاده از عملگر C99 یعنی \f(CW\*(C`FENV_ACCESS\*(C'\fR ارائه دهند. این گزینه خط فرمان همراه با \fB\-frounding\-math\fR برای تعیین وضعیت پیش‌فرض برای \f(CW\*(C`FENV_ACCESS\*(C'\fR استفاده خواهد شد. .IP \fB\-frounding\-math\fR 4 .IX Item "-frounding-math" تبدیلات و بهینه‌سازی‌هایی را که رفتار پیش‌فرض گرد کردن ممیز شناور (گرد کردن به نزدیک‌ترین) را فرض می‌گیرند، غیرفعال می‌کند. این گزینه باید برای برنامه‌هایی مشخص شود که حالت گرد کردن ممیز شناور را به‌صورت پویا تغییر می‌دهند، یا ممکن است با یک حالت گرد کردن غیرپیش‌فرض اجرا شوند. این گزینه انباشت ثابت‌ها (constant folding) در عبارات ممیز شناور را در زمان کامپایل (که ممکن است تحت تأثیر حالت گرد کردن قرار گیرد) و تبدیلات محاسباتی ناامن در حضور حالت‌های گرد کردن وابسته به علامت را غیرفعال می‌کند. .Sp پیش‌فرض \fB\-fno\-rounding\-math\fR است. .Sp این گزینه آزمایشی است و در حال حاضر غیرفعال شدن تمام بهینه‌سازی‌های GCC را که تحت تأثیر حالت گرد کردن هستند تضمین نمی‌کند. نسخه‌های آینده GCC ممکن است کنترل دقیق‌تری بر این تنظیم با استفاده از عملگر پیش‌پردازنده C99 یعنی \f(CW\*(C`FENV_ACCESS\*(C'\fR ارائه دهند. این گزینه خط فرمان همراه با \fB\-ftrapping\-math\fR برای مشخص کردن وضعیت پیش‌فرض برای \f(CW\*(C`FENV_ACCESS\*(C'\fR به کار خواهد رفت. .IP \fB\-fsignaling\-nans\fR 4 .IX Item "-fsignaling-nans" کامپایل کد با این فرض که مقادیر اخطاردهنده NaN در استاندارد IEEE (یا signaling NaNs) ممکن است در طول عملیات ممیز شناور، تله‌های قابل مشاهده برای کاربر ایجاد کنند. تنظیم این گزینه، بهینه‌سازی‌هایی را که ممکن است تعداد استثناهای قابل‌مشاهده با signaling NaNها را تغییر دهند، غیرفعال می‌کند. این گزینه مستلزم \fB\-ftrapping\-math\fR است. .Sp این گزینه باعث تعریف ماکروی پیش‌پردازنده \f(CW\*(C`_\|_SUPPORT_SNAN_\|_\*(C'\fR می‌شود. .Sp پیش‌فرض \fB\-fno\-signaling\-nans\fR است. .Sp این گزینه آزمایشی است و در حال حاضر غیرفعال شدن تمام بهینه‌سازی‌های GCC را که بر رفتار signaling NaN تأثیر می‌گذارند تضمین نمی‌کند. .IP \fB\-fno\-fp\-int\-builtin\-inexact\fR 4 .IX Item "-fno-fp-int-builtin-inexact" به توابع توکار \f(CW\*(C`ceil\*(C'\fR، \f(CW\*(C`floor\*(C'\fR، \&\f(CW\*(C`round\*(C'\fR و \f(CW\*(C`trunc\*(C'\fR، و گونه‌های \f(CW\*(C`float\*(C'\fR و \f(CW\*(C`long double\*(C'\fR آن‌ها اجازه نمی‌دهد کدی تولید کنند که برای آرگومان‌های غیرصحیح، استثنای ممیز شناور «inexact» (نادقیق) را ایجاد کند. استانداردهای ISO C99 و C11 اجازه می‌دهند این توابع استثنای «inexact» را فعال کنند، اما ISO/IEC TS 18661\-1:2014، اتصالات C به IEEE 754\-2008، به همان صورت که در ISO C23 ادغام شده است، به این توابع چنین اجازه‌ای نمی‌دهد. .Sp پیش‌فرض \fB\-ffp\-int\-builtin\-inexact\fR است که اجازه ایجاد استثنا را می‌دهد، مگر اینکه استاندارد C23 یا نسخه‌ای بالاتر از C انتخاب شده باشد. این گزینه هیچ اثری ندارد مگر اینکه \fB\-ftrapping\-math\fR فعال باشد. .Sp حتی اگر از \fB\-fno\-fp\-int\-builtin\-inexact\fR استفاده شود، چنانچه این توابع فراخوانی به یک تابع کتابخانه‌ای ایجاد کنند و پیاده‌سازی کتابخانه از TS 18661 پیروی نکند، استثنای «inexact» ممکن است همچنان صادر شود. .IP \fB\-fsingle\-precision\-constant\fR 4 .IX Item "-fsingle-precision-constant" با ثابت‌های ممیز شناور به عنوان دقت یگانه (single precision) رفتار می‌کند، به جای آنکه آن‌ها را به‌طور ضمنی به ثابت‌های با دقت دوگانه (double precision) تبدیل نماید. .IP \fB\-fcx\-limited\-range\fR 4 .IX Item "-fcx-limited-range" در صورت فعال بودن، این گزینه بیان می‌دارد که هنگام انجام تقسیم مختلط نیازی به مرحله کاهش محدوده نیست. همچنین، هیچ بررسی صورت نمی‌گیرد که آیا نتیجه ضرب یا تقسیم مختلط برابر با \f(CW\*(C`NaN + I*NaN\*(C'\fR است تا تلاشی برای بهبود وضعیت در آن شرایط انجام شود. پیش‌فرض \fB\-fno\-cx\-limited\-range\fR است، اما توسط \&\fB\-ffast\-math\fR فعال می‌شود. .Sp این گزینه تنظیم پیش‌فرض دستور ISO C99 با نام \&\f(CW\*(C`CX_LIMITED_RANGE\*(C'\fR را کنترل می‌کند. با این حال، این گزینه برای تمام زبان‌ها اعمال می‌شود. .IP \fB\-fcx\-fortran\-rules\fR 4 .IX Item "-fcx-fortran-rules" ضرب و تقسیم اعداد مختلط از قوانین Fortran پیروی می‌کنند. کاهش محدوده به عنوان بخشی از تقسیم مختلط انجام می‌شود، اما هیچ بررسی انجام نمی‌گیرد که آیا نتیجه ضرب یا تقسیم مختلط \f(CW\*(C`NaN + I*NaN\*(C'\fR است تا در آن شرایط تلاشی برای تصحیح وضعیت انجام گیرد. .Sp پیش‌فرض \fB\-fno\-cx\-fortran\-rules\fR است. .PP گزینه‌های زیر بهینه‌سازی‌هایی را کنترل می‌کنند که ممکن است عملکرد را بهبود بخشند، اما با هیچ‌یک از گزینه‌های \fB\-O\fR فعال نمی‌شوند. این بخش شامل گزینه‌های آزمایشی است که ممکن است کدهای معیوب تولید کنند. .IP \fB\-fbranch\-probabilities\fR 4 .IX Item "-fbranch-probabilities" پس از اجرای برنامه‌ای که با \fB\-fprofile\-arcs\fR کامپایل شده است، می‌توانید آن را برای بار دوم با استفاده از \&\fB\-fbranch\-probabilities\fR کامپایل کنید تا بهینه‌سازی‌ها بر اساس تعداد دفعاتی که هر انشعاب طی شده است بهبود یابد. زمانی که برنامه‌ای که با \fB\-fprofile\-arcs\fR کامپایل شده خارج می‌شود، شمارش‌های اجرای کمان را در فایلی با نام \fIsourcename.gcda\fR برای هر فایل منبع ذخیره می‌کند. اطلاعات موجود در این فایل داده بسیار به ساختار کد تولید شده وابسته است، بنابراین باید برای هر دو کامپایل از همان کد منبع و همان گزینه‌های بهینه‌سازی استفاده کنید. برای جزئیات نام‌گذاری فایل‌ها به \fB\-fprofile\-arcs\fR مراجعه نمایید. .Sp همراه با \fB\-fbranch\-probabilities\fR، کامپایلر GCC یک یادداشت \&\fBREG_BR_PROB\fR روی هر \fBJUMP_INSN\fR و \fBCALL_INSN\fR قرار می‌دهد. این یادداشت‌ها می‌توانند برای بهبود بهینه‌سازی استفاده شوند. در حال حاضر، آن‌ها فقط در یک مکان به کار می‌روند: در \fIreorg.cc\fR، به جای حدس زدن این که یک انشعاب به احتمال زیاد کدام مسیر را طی خواهد کرد، از مقادیر \fBREG_BR_PROB\fR استفاده می‌شود تا دقیقاً تعیین شود کدام مسیر بیشتر طی می‌شود. .Sp توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود. .IP \fB\-fprofile\-values\fR 4 .IX Item "-fprofile-values" در صورت ترکیب با \fB\-fprofile\-arcs\fR، کدهایی اضافه می‌کند تا داده‌هایی درباره مقادیر عبارات در برنامه گردآوری شود. .Sp همراه با \fB\-fbranch\-probabilities\fR، داده‌های گردآوری‌شده از پروفایل مقادیر عبارات را برای استفاده در بهینه‌سازی‌ها بازخوانی می‌کند. .Sp توسط \fB\-fprofile\-generate\fR، \fB\-fprofile\-use\fR و \&\fB\-fauto\-profile\fR فعال می‌شود. .IP \fB\-fprofile\-reorder\-functions\fR 4 .IX Item "-fprofile-reorder-functions" بازآرایی توابع بر اساس داده‌های حاصل از تحلیل عملکرد (profile instrumentation)، اولین زمان اجرای هر تابع را جمع‌آوری کرده و این توابع را به ترتیب صعودی مرتب می‌کند؛ این کار با هدف بهینه‌سازی زمان راه‌اندازی برنامه از طریق بارگذاری کارآمدتر سگمنت‌های متنی (text segments) انجام می‌پذیرد. .Sp توسط \fB\-fprofile\-use\fR فعال می‌شود..IP \fB\-fvpt\fR 4 .IX Item "-fvpt" اگر با \fB\-fprofile\-arcs\fR ترکیب شود، این گزینه به کامپایلر دستور می‌دهد تا کدی برای جمع‌آوری اطلاعات درباره مقادیر عبارت‌ها اضافه کند. .Sp با \fB\-fbranch\-probabilities\fR، داده‌های جمع‌آوری‌شده را بازخوانی کرده و بر اساس آن‌ها بهینه‌سازی‌ها را اعمال می‌کند. در حال حاضر بهینه‌سازی‌ها شامل تخصیص عملیات تقسیم با استفاده از اطلاعات مربوط به مقدار مخرج است. .Sp با \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود. .IP \fB\-frename\-registers\fR 4 .IX Item "-frename-registers" تلاش می‌کند تا با استفاده از ثبات‌های باقی‌مانده پس از تخصیص ثبات، از وابستگی‌های کاذب در کد زمان‌بندی‌شده جلوگیری کند. این بهینه‌سازی بیشترین سود را برای پردازنده‌هایی با تعداد زیادی ثبات دارد. با این حال، بسته به قالب اطلاعات اشکال‌زدایی اتخاذشده توسط هدف، ممکن است اشکال‌زدایی را غیرممکن کند، زیرا متغیرها دیگر در یک «ثبات مبنا» باقی نمی‌مانند. .Sp به‌طور پیش‌فرض با \fB\-funroll\-loops\fR فعال می‌شود. .IP \fB\-fschedule\-fusion\fR 4 .IX Item "-fschedule-fusion" یک گذر وابسته به معماری هدف بر روی جریان دستورالعمل‌ها انجام می‌دهد تا دستورالعمل‌های هم‌نوع را در کنار یکدیگر زمان‌بندی کند، زیرا ماشین هدف در صورتی که این دستورات در جریان دستورالعمل‌ها در مجاورت هم باشند، می‌تواند آن‌ها را کارآمدتر اجرا کند. .Sp در سطوح \fB\-O2\fR، \fB\-O3\fR و \fB\-Os\fR فعال می‌شود. .IP \fB\-ftracer\fR 4 .IX Item "-ftracer" برای بزرگ‌تر کردن اندازه اَبَربلوک (superblock)، تکثیر دُم (tail duplication) را انجام می‌دهد. این تبدیل، جریان کنترل تابع را ساده کرده و به بهینه‌سازی‌های دیگر اجازه می‌دهد عملکرد بهتری داشته باشند. .Sp توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود. .IP \fB\-funroll\-loops\fR 4 .IX Item "-funroll-loops" حلقه‌هایی را که تعداد تکرار آن‌ها در زمان کامپایل یا هنگام ورود به حلقه قابل تعیین است، باز می‌کند (unroll). گزینه \fB\-funroll\-loops\fR مستلزم فعال‌سازی \&\fB\-frerun\-cse\-after\-loop\fR، \fB\-fweb\fR و \fB\-frename\-registers\fR است. همچنین لایه‌برداری کامل حلقه (یعنی حذف کامل حلقه‌هایی با تعداد تکرار ثابت و کم) را روشن می‌کند. این گزینه اندازه کد را بزرگ‌تر می‌کند و ممکن است باعث اجرای سریع‌تر آن بشود یا نشود. .Sp توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود. .IP \fB\-funroll\-all\-loops\fR 4 .IX Item "-funroll-all-loops" تمام حلقه‌ها را باز می‌کند، حتی اگر تعداد تکرار آن‌ها در زمان ورود به حلقه نامشخص باشد. این کار معمولاً اجرای برنامه‌ها را کندتر می‌کند. گزینه \&\fB\-funroll\-all\-loops\fR مستلزم همان گزینه‌های \&\fB\-funroll\-loops\fR است. .IP \fB\-fpeel\-loops\fR 4 .IX Item "-fpeel-loops" حلقه‌هایی را لایه‌برداری می‌کند (peel) که اطلاعات کافی (از بازخورد پروفایل یا تحلیل ایستا) وجود دارد که نشان می‌دهد زیاد تکرار نمی‌شوند. همچنین لایه‌برداری کامل حلقه (یعنی حذف کامل حلقه‌هایی با تعداد تکرار ثابت و کم) را روشن می‌کند. .Sp توسط \fB\-O3\fR، \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود. .IP \fB\-fmalloc\-dce\fR 4 .IX Item "-fmalloc-dce" کنترل می‌کند که آیا فراخوانی \f(CW\*(C`malloc\*(C'\fR (و گونه‌های آن مانند \f(CW\*(C`calloc\*(C'\fR یا \&\f(CW\*(C`strdup\*(C'\fR)، در صورتی که مقدار بازگشتی آن فقط به عنوان آرگومان فراخوانی \f(CW\*(C`free\*(C'\fR استفاده شده یا با \f(CW\*(C`NULL\*(C'\fR مقایسه شده باشد، قابل حذف و بهینه‌سازی است یا خیر. اگر از \&\fB\-fmalloc\-dce=1\fR استفاده شود، فقط فراخوانی‌های \f(CW\*(C`free\*(C'\fR مجاز هستند، در حالی که با \fB\-fmalloc\-dce=2\fR مقایسه با اشاره‌گر \f(CW\*(C`NULL\*(C'\fR نیز برای حذف امن در نظر گرفته می‌شود. .Sp مقدار پیش‌فرض \fB\-fmalloc\-dce=2\fR است. همچنین \fB\-fallocation\-dce\fR را ببینید. .IP \fB\-fmove\-loop\-invariants\fR 4 .IX Item "-fmove-loop-invariants" گذر انتقال ناورداهای حلقه را در بهینه‌ساز حلقه RTL فعال می‌کند. در سطح \fB\-O1\fR و بالاتر، به‌جز \fB\-Og\fR، فعال است. .IP \fB\-fmove\-loop\-stores\fR 4 .IX Item "-fmove-loop-stores" گذر انتقال ذخیره‌های حلقه را در بهینه‌ساز حلقه GIMPLE فعال می‌کند. این کار ذخیره‌سازی‌های ناوردا را در ازای نگه‌داشتن مقدار ذخیره‌شده در یک ثبات در طول تکرارها، به بعد از پایان حلقه منتقل می‌کند. توجه داشته باشید که برای تأثیرگذاری این گزینه، باید \fB\-ftree\-loop\-im\fR نیز فعال باشد. در سطح \fB\-O1\fR و بالاتر، به‌جز \fB\-Og\fR، فعال است. .IP \fB\-fsplit\-loops\fR 4 .IX Item "-fsplit-loops" اگر حلقه‌ای شامل شرطی باشد که همواره برای یک سمت از فضای تکرار درست و برای سمت دیگر نادرست است، آن را به دو حلقه تقسیم می‌کند. .Sp توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود. .IP \fB\-funswitch\-loops\fR 4 .IX Item "-funswitch-loops" شاخه‌های دارای شرایط ناوردا نسبت به حلقه را به بیرون از حلقه منتقل می‌کند، همراه با نسخه‌های تکراری از حلقه در هر دو شاخه (که بر اساس نتیجه شرط تغییر یافته‌اند). .Sp توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود. .IP \fB\-fversion\-loops\-for\-strides\fR 4 .IX Item "-fversion-loops-for-strides" اگر حلقه‌ای بر روی آرایه‌ای با گام (stride) متغیر تکرار شود، نسخه دیگری از حلقه ایجاد می‌کند که فرض می‌کند گام همیشه برابر با یک است. برای مثال: .Sp .Vb 2 \& for (int i = 0; i < n; ++i) \& x[i * stride] = ...; .Ve .Sp تبدیل می‌شود به: .Sp .Vb 6 \& if (stride == 1) \& for (int i = 0; i < n; ++i) \& x[i] = ...; \& else \& for (int i = 0; i < n; ++i) \& x[i * stride] = ...; .Ve .Sp این گزینه به‌ویژه برای آرایه‌های با شکل مفروض (assumed\-shape) در Fortran مفید است، جایی که (برای نمونه) با فرض دسترسی‌های پیوسته، برداری‌سازی (vectorization) بهتری را امکان‌پذیر می‌سازد. این پرچم به‌طور پیش‌فرض در \fB\-O3\fR فعال است. همچنین توسط \fB\-fprofile\-use\fR و \fB\-fauto\-profile\fR فعال می‌شود. .IP \fB\-ffunction\-sections\fR 4 .IX Item "-ffunction-sections" .PD 0 .IP \fB\-fdata\-sections\fR 4 .IX Item "-fdata-sections" .PD اگر هدف از بخش‌های دلخواه (arbitrary sections) پشتیبانی کند، هر تابع یا داده را در بخش اختصاصی خود در فایل خروجی قرار می‌دهد. نام تابع یا نام داده، نام بخش مربوطه در فایل خروجی را تعیین می‌کند. .Sp از این گزینه‌ها در سیستم‌هایی استفاده کنید که پیونددهنده می‌تواند بهینه‌سازی‌هایی را برای بهبود محلی‌سازی ارجاع در فضای دستورالعمل انجام دهد. اکثر سیستم‌هایی که از قالب شیء ELF استفاده می‌کنند، دارای پیونددهنده‌هایی با چنین بهینه‌سازی‌هایی هستند. در AIX، پیونددهنده بخش‌ها (CSECTها) را بر اساس گراف فراخوانی بازآرایی می‌کند. تأثیر آن بر کارایی متغیر است. .Sp همراه با جمع‌آوری زباله توسط پیونددهنده (گزینه \fB\-\-gc\-sections\fR پیونددهنده)، این گزینه‌ها ممکن است به فایل‌های اجرایی پیوندیافته ایستا و کوچک‌تری (پس از حذف نمادها) منجر شوند. .Sp در سیستم‌های ELF/DWARF این گزینه‌ها کیفیت اطلاعات اشکال‌زدایی را کاهش نمی‌دهند. اما ممکن است در سایر قالب‌های فایل شیء یا اطلاعات اشکال‌زدایی مشکلاتی وجود داشته باشد. .Sp فقط زمانی از این گزینه‌ها استفاده کنید که مزایای چشمگیری از انجام آن حاصل شود. هنگامی که این گزینه‌ها را مشخص می‌کنید، اسمبلر و پیونددهنده فایل‌های شیء و اجرایی بزرگ‌تری تولید می‌کنند و همچنین کندتر عمل می‌کنند. این گزینه‌ها بر تولید کد تأثیر می‌گذارند. آن‌ها مانع از بهینه‌سازی‌های کامپایلر و اسمبلر با استفاده از مکان‌های نسبی درون یک واحد ترجمه (translation unit) می‌شوند، زیرا مکان‌ها تا زمان پیوند ناشناخته هستند. نمونه‌ای از چنین بهینه‌سازی‌هایی، تعدیل فراخوانی‌ها به دستورالعمل‌های فراخوانی کوتاه است. .IP \fB\-fstdarg\-opt\fR 4 .IX Item "-fstdarg-opt" مقدمه (prologue) توابع با تعداد آرگومان متغیر را با توجه به نحوه استفاده از آن آرگومان‌ها بهینه‌سازی می‌کند. .IP \fB\-fsection\-anchors\fR 4 .IX Item "-fsection-anchors" تلاش می‌کند تا با استفاده از نمادهای مشترک «لنگر» (anchor) برای آدرس‌دهی اشیاء مجاور، تعداد محاسبات آدرس نمادین را کاهش دهد. این تبدیل در برخی از اهداف می‌تواند به کاهش تعداد ورودی‌های GOT و دسترسی‌های GOT کمک کند. .Sp برای مثال، پیاده‌سازی تابع زیر \f(CW\*(C`foo\*(C'\fR: .Sp .Vb 2 \& static int a, b, c; \& int foo (void) { return a + b + c; } .Ve .Sp معمولاً آدرس‌های هر سه متغیر را محاسبه می‌کند، اما اگر آن را با \fB\-fsection\-anchors\fR کامپایل کنید، در عوض از طریق یک نقطه لنگر مشترک به متغیرها دسترسی پیدا می‌کند. اثر آن شبیه به شبه‌کد زیر است (که البته کد معتبر C نیست): .Sp .Vb 5 \& int foo (void) \& { \& register int *xr = &x; \& return xr[&a \- &x] + xr[&b \- &x] + xr[&c \- &x]; \& } .Ve .Sp همه اهداف از این گزینه پشتیبانی نمی‌کنند..IP \fB\-fzero\-call\-used\-regs=\fR\fIchoice\fR 4 .IX Item "-fzero-call-used-regs=choice" ثبت‌کننده‌های مورد استفاده در فراخوانی (call\-used registers) را هنگام بازگشت از تابع صفر می‌کند تا با کاهش حملات برنامه‌نویسی مبتنی بر بازگشت (ROP) یا جلوگیری از نشت اطلاعات از طریق ثبت‌کننده‌ها، امنیت برنامه افزایش یابد. .Sp مقادیر ممکن برای \fIchoice\fR مشابه ویژگی \&\f(CW\*(C`zero_call_used_regs\*(C'\fR است. پیش‌فرض \fBskip\fR است. .Sp می‌توانید با استفاده از ویژگی تابع \f(CW\*(C`zero_call_used_regs\*(C'\fR این رفتار را برای یک تابع خاص کنترل کنید. .IP "\fB\-\-param\fR \fIname\fR\fB=\fR\fIvalue\fR" 4 .IX Item "--param name=value" در برخی موارد، GCC از ثابت‌های گوناگونی برای کنترل میزان بهینه‌سازی انجام‌شده استفاده می‌کند. برای نمونه، GCC توابعی را که بیش از تعداد مشخصی دستورالعمل دارند درون‌خطی (inline) نمی‌کند. شما می‌توانید برخی از این ثابت‌ها را در خط فرمان با استفاده از گزینهٔ \&\fB\-\-param\fR کنترل کنید. .Sp نام پارامترهای مشخص و معنای مقادیر به سازوکارهای داخلی کامپایلر وابسته بوده و ممکن است در نسخه‌های آینده بدون اطلاع قبلی تغییر کنند. .Sp برای دریافت مقادیر کمینه، بیشینه و پیش‌فرض یک پارامتر، از گزینه‌های \fB\-\-help=param \-Q\fR استفاده کنید. .Sp در هر مورد، \fIvalue\fR یک عدد صحیح است. گزینه‌های زیر برای \fIname\fR در تمام هدف‌ها (targets) شناخته شده‌اند: .RS 4 .IP \fBphiopt\-factor\-max\-stmts\-live\fR 4 .IX Item "phiopt-factor-max-stmts-live" هنگام فاکتورگیری عبارات از if/then/else، این بیشینه تعداد دستورات بعد از عبارت تعریف‌کننده است که اجازه دارد طول عمر یک نام را افزایش دهد. .IP \fBpredictable\-branch\-outcome\fR 4 .IX Item "predictable-branch-outcome" هنگامی که پیش‌بینی می‌شود یک انشعاب با احتمالی کمتر از این آستانه (به درصد) پیموده شود، به عنوان انشعابی با پیش‌بینی‌پذیری خوب در نظر گرفته می‌شود. .IP \fBmax\-rtl\-if\-conversion\-insns\fR 4 .IX Item "max-rtl-if-conversion-insns" تبدیل شرطی RTL تلاش می‌کند انشعاب‌های شرطی اطراف یک بلوک را حذف کرده و آن‌ها را با دستورالعمل‌های شرطی جایگزین کند. این پارامتر بیشینه تعداد دستورالعمل‌های یک بلوک را تعیین می‌کند که باید برای تبدیل شرطی بررسی شوند. کامپایلر همچنین از سایر روش‌های اکتشافی (heuristics) استفاده می‌کند تا تصمیم بگیرد آیا تبدیل شرطی سودمند خواهد بود یا خیر. .IP \fBfile\-cache\-files\fR 4 .IX Item "file-cache-files" بیشینه تعداد فایل‌ها در حافظهٔ پنهان فایل (file cache). حافظهٔ پنهان فایل برای چاپ خطوط منبع در گزارش‌های تشخیصی و انجام برخی بررسی‌های کد منبع مانند \fB\-Wmisleading\-indentation\fR استفاده می‌شود. .IP \fBfile\-cache\-lines\fR 4 .IX Item "file-cache-lines" بیشینه تعداد خطوط برای نمایه‌سازی در حافظهٔ پنهان فایل. مقدار 0 اندازه را به صورت خودکار تعیین می‌کند. حافظهٔ پنهان فایل برای چاپ خطوط منبع در گزارش‌های تشخیصی و انجام برخی بررسی‌های کد منبع مانند \fB\-Wmisleading\-indentation\fR استفاده می‌شود. .IP \fBmax\-rtl\-if\-conversion\-predictable\-cost\fR 4 .IX Item "max-rtl-if-conversion-predictable-cost" تبدیل شرطی RTL سعی می‌کند انشعاب‌های شرطی اطراف یک بلوک را حذف کرده و آن‌ها را با دستورالعمل‌های شرطی جایگزین کند. این پارامترها بیشینه هزینهٔ مجاز برای دنباله‌ای را تعیین می‌کنند که توسط تبدیل شرطی تولید می‌شود، بسته به اینکه انشعاب به صورت ایستا پیش‌بینی‌پذیر تشخیص داده شده باشد یا خیر. واحدهای این پارامتر همانند معیارهای داخلی seq_cost در GCC است. کامپایلر سعی خواهد کرد با استفاده از ماکروی هدف BRANCH_COST یک پیش‌فرض منطقی برای این پارامتر ارائه دهد. .IP \fBmax\-crossjump\-edges\fR 4 .IX Item "max-crossjump-edges" بیشینه تعداد یال‌های ورودی که برای پرش متقاطع (cross\-jumping) در نظر گرفته می‌شوند. الگوریتم مورد استفاده توسط \fB\-fcrossjumping\fR نسبت به تعداد یال‌های ورودی به هر بلوک از مرتبهٔ O(N^2) است. افزایش مقادیر به معنی بهینه‌سازی تهاجمی‌تر است که زمان کامپایل را افزایش داده و احتمالاً بهبود اندکی در اندازهٔ فایل اجرایی ایجاد می‌کند. .IP \fBmin\-crossjump\-insns\fR 4 .IX Item "min-crossjump-insns" کمینه تعداد دستورالعمل‌هایی که باید در انتهای دو بلوک مطابقت داشته باشند تا پرش متقاطع روی آن‌ها انجام شود. در صورتی که تمام دستورالعمل‌های بلوکی که از آن پرش متقاطع انجام می‌شود مطابقت داشته باشند، از این مقدار صرف‌نظر می‌شود. .IP \fBmax\-grow\-copy\-bb\-insns\fR 4 .IX Item "max-grow-copy-bb-insns" بیشینه ضریب افزایش اندازهٔ کد هنگام کپی کردن بلوک‌های پایه (basic blocks) به جای پرش. این افزایش نسبت به یک دستور پرش سنجیده می‌شود. .IP \fBmax\-goto\-duplication\-insns\fR 4 .IX Item "max-goto-duplication-insns" بیشینه تعداد دستورالعمل‌ها برای تکثیر در بلوکی که به یک goto محاسبه‌شده پرش می‌کند. برای جلوگیری از رفتار O(N^2) در چندین گذر، GCC دستورهای goto محاسبه‌شده را در اوایل فرایند کامپایل فاکتورگیری کرده و در دیرترین زمان ممکن فاکتورزدایی می‌کند. تنها پرش‌های محاسبه‌شده در انتهای بلوک‌های پایه‌ای که بیش از max\-goto\-duplication\-insns دستورالعمل ندارند فاکتورزدایی می‌شوند. .IP \fBmax\-delay\-slot\-insn\-search\fR 4 .IX Item "max-delay-slot-insn-search" بیشینه تعداد دستورالعمل‌هایی که هنگام جستجو برای یافتن دستوری جهت پر کردن شکاف تاخیر (delay slot) بررسی می‌شوند. اگر بیش از این مقدار اختیاری جستجو شود، صرفه‌جویی زمانی حاصل از پر کردن شکاف تاخیر ناچیز خواهد بود، بنابراین جستجو متوقف می‌شود. افزایش مقادیر به معنی بهینه‌سازی تهاجمی‌تر است که زمان کامپایل را افزایش داده و احتمالاً بهبود اندکی در زمان اجرا به همراه دارد. .IP \fBmax\-delay\-slot\-live\-search\fR 4 .IX Item "max-delay-slot-live-search" هنگام تلاش برای پر کردن شکاف‌های تاخیر، بیشینه تعداد دستورالعمل‌هایی است که هنگام جستجوی یک بلوک با اطلاعات معتبر ثبت‌کننده‌های فعال بررسی می‌شوند. افزایش این مقدار دلخواه به معنای بهینه‌سازی تهاجمی‌تر است و زمان کامپایل را افزایش می‌دهد. این پارامتر زمانی که کد شکاف تاخیر برای نگهداری گراف جریان کنترل بازنویسی شود، باید حذف گردد. .IP \fBmax\-gcse\-memory\fR 4 .IX Item "max-gcse-memory" مقدار تقریبی بیشینهٔ حافظه به \f(CW\*(C`kB\*(C'\fR که می‌تواند برای انجام بهینه‌سازی حذف زیرعبارت‌های مشترک سراسری (GCSE) تخصیص یابد. اگر به حافظه‌ای بیش از مقدار مشخص‌شده نیاز باشد، بهینه‌سازی انجام نمی‌شود. .IP \fBmax\-gcse\-insertion\-ratio\fR 4 .IX Item "max-gcse-insertion-ratio" اگر نسبت درج عبارات به حذف آن‌ها برای هر عبارتی از این مقدار بیشتر باشد، آن‌گاه RTL PRE عبارت را درج یا حذف کرده و بدین ترتیب محاسبات تا حدی زائد را در جریان دستورالعمل‌ها باقی می‌گذارد. .IP \fBmax\-pending\-list\-length\fR 4 .IX Item "max-pending-list-length" بیشینه تعداد وابستگی‌های معوق که زمان‌بندی قبل از تخلیهٔ وضعیت فعلی و شروع دوباره اجازه می‌دهد. توابع بزرگ با انشعاب‌ها یا فراخوانی‌های کم می‌توانند فهرست‌های بسیار بزرگی ایجاد کنند که بی‌دلیل حافظه و منابع را مصرف می‌کنند. .IP \fBmax\-modulo\-backtrack\-attempts\fR 4 .IX Item "max-modulo-backtrack-attempts" بیشینه تعداد تلاش‌های پس‌گرد (backtrack) که زمان‌بند هنگام زمان‌بندی پیمانه‌ای (modulo scheduling) یک حلقه باید انجام دهد. مقادیر بزرگ‌تر می‌توانند زمان کامپایل را به صورت نمایی افزایش دهند. .IP \fBmax\-inline\-functions\-called\-once\-loop\-depth\fR 4 .IX Item "max-inline-functions-called-once-loop-depth" بیشینه عمق حلقه برای یک فراخوانی که توسط روش‌های اکتشافی درون‌خطی بررسی می‌شود و سعی می‌کند تمام توابعی را که یک بار فراخوانی شده‌اند درون‌خطی کند. .IP \fBmax\-inline\-functions\-called\-once\-insns\fR 4 .IX Item "max-inline-functions-called-once-insns" بیشینه اندازهٔ تخمینی توابع تولیدشده هنگام درون‌خطی کردن توابعی که یک بار فراخوانی شده‌اند. .IP \fBmax\-inline\-insns\-single\fR 4 .IX Item "max-inline-insns-single" چندین پارامتر درون‌خط‌ساز درختی (tree inliner) مورد استفاده در GCC را کنترل می‌کنند. این عدد بیشینه تعداد دستورالعمل‌ها (شمارش‌شده در نمایش درونی GCC) را در یک تابع تکی مشخص می‌کند که درون‌خط‌ساز درختی برای درون‌خطی کردن بررسی می‌کند. این گزینه فقط بر توابع تعریف‌شده با inline و متدهای پیاده‌سازی‌شده در اعلان کلاس (C++) اثر می‌گذارد. .IP \fBmax\-inline\-insns\-auto\fR 4 .IX Item "max-inline-insns-auto" هنگامی که از \fB\-finline\-functions\fR (موجود در \fB\-O3\fR) استفاده می‌کنید، توابع زیادی که در غیر این صورت توسط کامپایلر برای درون‌خطی شدن در نظر گرفته نمی‌شدند، بررسی می‌شوند. برای این توابع، می‌توان حد متفاوتی (محدودکننده‌تر) در مقایسه با توابع اعلان‌شده به صورت inline اعمال کرد (\fB\-\-param max\-inline\-insns\-auto\fR). .IP \fBmax\-inline\-insns\-small\fR 4 .IX Item "max-inline-insns-small" این محدودیتی است که بر فراخوانی‌های مرتبط با \&\fB\-finline\-small\-functions\fR اعمال می‌شود. .IP \fBmax\-inline\-insns\-size\fR 4 .IX Item "max-inline-insns-size" این محدودیتی است که بر فراخوانی‌های بهینه‌سازی‌شده برای اندازه اعمال می‌شود. رشد اندک اندازه ممکن است برای پیش‌بینی فرصت‌های بهینه‌سازی ناشی از درون‌خطی کردن مطلوب باشد. .IP \fBuninlined\-function\-insns\fR 4 .IX Item "uninlined-function-insns" تعداد دستورالعمل‌هایی که درون‌خط‌ساز برای سربار تابع مانند پیش‌درآمد (prologue) و پس‌درآمد (epilogue) تابع در نظر می‌گیرد. .IP \fBuninlined\-function\-time\fR 4 .IX Item "uninlined-function-time" زمان اضافی که درون‌خط‌ساز برای سربار تابع، مانند زمان مورد نیاز برای اجرای پیش‌درآمد و پس‌درآمد تابع، در نظر می‌گیرد. .IP \fBinline\-heuristics\-hint\-percent\fR 4 .IX Item "inline-heuristics-hint-percent" مقیاسی (به درصد) که بر \fBinline\-insns\-single\fR، \&\fBinline\-insns\-single\-O2\fR و \fBinline\-insns\-auto\fR اعمال می‌شود، هنگامی که روش‌های اکتشافی درون‌خطی نشان می‌دهند که درون‌خطی کردن بسیار سودمند است (بهینه‌سازی‌های بعدی را ممکن می‌سازد). .IP \fBuninlined\-thunk\-insns\fR 4 .IX Item "uninlined-thunk-insns" .PD 0 .IP \fBuninlined\-thunk\-time\fR 4 .IX Item "uninlined-thunk-time" .PD مشابه \fB\-\-param uninlined\-function\-insns\fR و \&\fB\-\-param uninlined\-function\-time\fR، اما برای واسط‌های تابع (thunks) اعمال می‌شود..IP \fBinline\-min\-speedup\fR 4 .IX Item "inline-min-speedup" هنگامی که بهبود تخمینی کارایی زمان اجرای فراخواننده + فراخوانده‌شده (caller + callee) از این آستانه (بر حسب درصد) فراتر رود، تابع می‌تواند فارغ از محدودیت‌های موجود در \&\fB\-\-param max\-inline\-insns\-single\fR و \fB\-\-param max\-inline\-insns\-auto\fR درون‌خطی (inline) شود. .IP \fBlarge\-function\-insns\fR 4 .IX Item "large-function-insns" حد مشخص‌کنندهٔ توابع بسیار بزرگ. برای توابعی که پس از درون‌خطی‌سازی از این حد فراتر می‌روند، درون‌خطی‌سازی توسط \&\fB\-\-param large\-function\-growth\fR محدود می‌شود. این پارامتر عمدتاً برای جلوگیری از افزایش شدید زمان کامپایلِ ناشی از الگوریتم‌های غیرخطی در بخش پشتی (back end) مفید است. .IP \fBlarge\-function\-growth\fR 4 .IX Item "large-function-growth" بیشینهٔ رشد توابع بزرگ ناشی از درون‌خطی‌سازی را بر حسب درصد مشخص می‌کند. برای مثال، مقدار پارامتر ۱۰۰ رشد تابع بزرگ را به ۲٫۰ برابر اندازهٔ اصلی محدود می‌کند. .IP \fBlarge\-unit\-insns\fR 4 .IX Item "large-unit-insns" حد مشخص‌کنندهٔ واحد ترجمه (translation unit) بزرگ. رشد ناشی از درون‌خطی‌سازی واحدهای بزرگ‌تر از این حد توسط \fB\-\-param inline\-unit\-growth\fR محدود می‌شود. برای واحدهای کوچک ممکن است این محدودیت بیش از حد سخت‌گیرانه باشد. برای مثال، واحدی را در نظر بگیرید که شامل تابع A (که درون‌خطی است) و تابع B است که صرفاً A را سه بار فراخوانی می‌کند. اگر B نسبت به A کوچک باشد، رشد واحد ۳۰۰\e% خواهد بود و با این وجود چنین درون‌خطی‌سازی بسیار معقول است. با این حال، برای واحدهای بسیار بزرگ متشکل از توابع کوچکِ قابل درون‌خطی‌سازی، اعمال محدودیت بر رشد کلی واحد برای جلوگیری از انفجار نمایی اندازهٔ کد ضروری است. بنابراین برای واحدهای کوچک‌تر، اندازه پیش از اعمال \fB\-\-param inline\-unit\-growth\fR تا میزان \fB\-\-param large\-unit\-insns\fR افزایش داده می‌شود. .IP \fBlazy\-modules\fR 4 .IX Item "lazy-modules" بیشینهٔ تعداد فایل‌های ماژول C++ که هنگام بارگذاری تنبلانه (lazy loading) به‌طور هم‌زمان باز هستند. .IP \fBinline\-unit\-growth\fR 4 .IX Item "inline-unit-growth" بیشینهٔ رشد کلی واحد کامپایل ناشی از درون‌خطی‌سازی را مشخص می‌کند. برای مثال، مقدار پارامتر ۲۰ رشد واحد را به ۱٫۲ برابر اندازهٔ اصلی محدود می‌کند. توابع سرد (cold) (چه با یک صفت مشخص شده باشند و چه از طریق بازخورد پروفایل) در محاسبهٔ اندازهٔ واحد به حساب نمی‌آیند. .IP \fBipa\-cp\-unit\-growth\fR 4 .IX Item "ipa-cp-unit-growth" بیشینهٔ رشد کلی واحد کامپایل ناشی از انتشار ثابت بین‌رویه‌ای (interprocedural constant propagation) را مشخص می‌کند. برای مثال، مقدار پارامتر ۱۰ رشد واحد را به ۱٫۱ برابر اندازهٔ اصلی محدود می‌کند. .IP \fBipa\-cp\-large\-unit\-insns\fR 4 .IX Item "ipa-cp-large-unit-insns" اندازه‌ای از واحد ترجمه که گذر IPA\-CP آن را بزرگ در نظر می‌گیرد. .IP \fBlarge\-stack\-frame\fR 4 .IX Item "large-stack-frame" حد مشخص‌کنندهٔ فریم‌های پشتهٔ (stack frames) بزرگ. الگوریتم در حین درون‌خطی‌سازی تلاش می‌کند از این حد فراتر نرود. .IP \fBlarge\-stack\-frame\-growth\fR 4 .IX Item "large-stack-frame-growth" بیشینهٔ رشد فریم‌های پشتهٔ بزرگ ناشی از درون‌خطی‌سازی را بر حسب درصد مشخص می‌کند. برای مثال، مقدار پارامتر ۱۰۰۰ رشد فریم پشتهٔ بزرگ را به ۱۱ برابر اندازهٔ اصلی محدود می‌کند. .IP \fBmax\-inline\-insns\-recursive\fR 4 .IX Item "max-inline-insns-recursive" .PD 0 .IP \fBmax\-inline\-insns\-recursive\-auto\fR 4 .IX Item "max-inline-insns-recursive-auto" .PD بیشینهٔ تعداد دستورالعمل‌هایی را مشخص می‌کند که یک نسخهٔ خارج از خط (out\-of\-line) از یک تابع درون‌خطی خودبازگشتی می‌تواند در اثر درون‌خطی‌سازی بازگشتی به آن اندازه رشد کند. .Sp گزینهٔ \&\fB\-\-param max\-inline\-insns\-recursive\fR برای توابعی که با عنوان inline اعلان شده‌اند اعمال می‌شود. برای توابعی که با عنوان inline اعلان نشده‌اند، درون‌خطی‌سازی بازگشتی تنها زمانی رخ می‌دهد که \fB\-finline\-functions\fR (گنجانده‌شده در \fB\-O3\fR) فعال باشد؛ در این حالت در عوض \fB\-\-param max\-inline\-insns\-recursive\-auto\fR اعمال می‌گردد. .IP \fBmax\-inline\-recursive\-depth\fR 4 .IX Item "max-inline-recursive-depth" .PD 0 .IP \fBmax\-inline\-recursive\-depth\-auto\fR 4 .IX Item "max-inline-recursive-depth-auto" .PD بیشینهٔ عمق بازگشت مورد استفاده برای درون‌خطی‌سازی بازگشتی را مشخص می‌کند. .Sp گزینهٔ \&\fB\-\-param max\-inline\-recursive\-depth\fR برای توابعی که با عنوان inline اعلان شده‌اند اعمال می‌شود. برای توابعی که با عنوان inline اعلان نشده‌اند، درون‌خطی‌سازی بازگشتی تنها زمانی رخ می‌دهد که \fB\-finline\-functions\fR (گنجانده‌شده در \fB\-O3\fR) فعال باشد؛ در این حالت در عوض \fB\-\-param max\-inline\-recursive\-depth\-auto\fR اعمال می‌گردد. .IP \fBmin\-inline\-recursive\-probability\fR 4 .IX Item "min-inline-recursive-probability" درون‌خطی‌سازی بازگشتی تنها برای توابعی سودمند است که به طور میانگین دارای بازگشت عمیق هستند و می‌تواند برای توابعی با عمق بازگشت کم، به دلیل افزایش اندازهٔ مقدمه (prologue) یا پیچیدگی بدنهٔ تابع برای سایر بهینه‌سازها، زیان‌آور باشد. .Sp هنگامی که بازخورد پروفایل در دسترس است (ببینید \fB\-fprofile\-generate\fR)، عمق بازگشت واقعی را می‌توان از روی احتمال بازگشت تابع از طریق یک عبارت فراخوانی مشخص تخمین زد. این پارامتر درون‌خطی‌سازی را تنها به عبارت‌های فراخوانی محدود می‌کند که احتمال آن‌ها از آستانهٔ ارائه‌شده (بر حسب درصد) بیشتر باشد. .IP \fBearly\-inlining\-insns\fR 4 .IX Item "early-inlining-insns" رشدی را مشخص می‌کند که درون‌خطی‌ساز زودهنگام (early inliner) می‌تواند ایجاد کند. در عمل، این گزینه میزان درون‌خطی‌سازی را برای کدهایی که جریمهٔ انتزاع (abstraction penalty) بالایی دارند افزایش می‌دهد. .IP \fBmax\-early\-inliner\-iterations\fR 4 .IX Item "max-early-inliner-iterations" محدودیت تکرارهای درون‌خطی‌ساز زودهنگام. این پارامتر اساساً تعداد فراخوانی‌های غیرمستقیم تو‌در‌تو را که درون‌خطی‌ساز زودهنگام می‌تواند حل کند، محدود می‌سازد. زنجیره‌های عمیق‌تر همچنان توسط درون‌خطی‌سازی دیرهنگام (late inlining) مدیریت می‌شوند. .IP \fBcomdat\-sharing\-probability\fR 4 .IX Item "comdat-sharing-probability" احتمال (بر حسب درصد) اینکه توابع درون‌خطی C++ با دید‌پذیری comdat در میان چندین واحد کامپایل به اشتراک گذاشته شوند. .IP \fBmodref\-max\-bases\fR 4 .IX Item "modref-max-bases" .PD 0 .IP \fBmodref\-max\-refs\fR 4 .IX Item "modref-max-refs" .IP \fBmodref\-max\-accesses\fR 4 .IX Item "modref-max-accesses" .PD بیشینهٔ تعداد اشاره‌گرهای پایه، ارجاع‌ها و دسترسی‌های ذخیره‌شده برای یک تابع منفرد توسط تحلیل mod/ref را مشخص می‌کند. .IP \fBmodref\-max\-tests\fR 4 .IX Item "modref-max-tests" بیشینهٔ تعداد آزمون‌هایی را که پیش‌گوی نام مستعار (alias oracle) می‌تواند برای رفع ابهام مکان‌های حافظه با استفاده از اطلاعات mod/ref انجام دهد، مشخص می‌کند. این پارامتر باید بزرگ‌تر از \fB\-\-param modref\-max\-bases\fR و \fB\-\-param modref\-max\-refs\fR باشد. .IP \fBmodref\-max\-depth\fR 4 .IX Item "modref-max-depth" بیشینهٔ عمق پیمایش DFS مورد استفاده توسط تحلیل گریز (escape analysis) در modref را مشخص می‌کند. تنظیم مقدار بر روی 0 این تحلیل را به‌طور کامل غیرفعال می‌کند. .IP \fBmodref\-max\-escape\-points\fR 4 .IX Item "modref-max-escape-points" بیشینهٔ تعداد نقاط گریز ردیابی‌شده توسط modref به ازای هر SSA\-name را مشخص می‌کند. .IP \fBmodref\-max\-adjustments\fR 4 .IX Item "modref-max-adjustments" بیشینهٔ دفعاتی را که محدودهٔ دسترسی در طول تحلیل جریان دادهٔ modref بزرگ می‌شود، مشخص می‌کند. .IP \fBprofile\-func\-internal\-id\fR 4 .IX Item "profile-func-internal-id" پارامتری برای کنترل اینکه آیا از شناسهٔ داخلی تابع در جستجوی پایگاه‌دادهٔ پروفایل استفاده شود یا خیر. اگر این مقدار 0 باشد، کامپایلر از شناسه‌ای بر پایهٔ نام اسمبلی و نام فایل تابع استفاده می‌کند؛ این امر داده‌های پروفایل قدیمی را نسبت به تغییرات سورس کد مانند تغییر ترتیب توابع و غیره انعطاف‌پذیرتر می‌کند. .IP \fBmin\-vect\-loop\-bound\fR 4 .IX Item "min-vect-loop-bound" حداقل تعداد تکرارهایی که در صورت کمتر بودن از آن، حلقه‌ها هنگام استفاده از \fB\-ftree\-vectorize\fR برداری‌سازی نمی‌شوند. برای مجاز بودن برداری‌سازی، تعداد تکرارها پس از برداری‌سازی باید از مقدار مشخص‌شده توسط این گزینه بیشتر باشد. .IP \fBgcse\-cost\-distance\-ratio\fR 4 .IX Item "gcse-cost-distance-ratio" ضریب مقیاس در محاسبهٔ بیشینهٔ مسافتی که یک عبارت می‌تواند توسط بهینه‌سازی‌های GCSE جابه‌جا شود. این گزینه در حال حاضر تنها در گذر بالابری کد (code hoisting pass) پشتیبانی می‌شود. هرچه این نسبت بزرگ‌تر باشد، بالابری کد برای عبارت‌های ساده (یعنی عبارت‌هایی که هزینه‌ای کمتر از \fBgcse\-unrestricted\-cost\fR دارند) تهاجمی‌تر انجام می‌شود. مشخص کردن 0، بالابری عبارت‌های ساده را غیرفعال می‌کند. .IP \fBgcse\-unrestricted\-cost\fR 4 .IX Item "gcse-unrestricted-cost" هزینه‌ای که تقریباً به اندازهٔ هزینهٔ یک دستورالعمل معمولی ماشین برآورد می‌شود و در آن بهینه‌سازی‌های GCSE محدودیتی بر مسافت جابه‌جایی عبارت اعمال نمی‌کنند. این گزینه در حال حاضر تنها در گذر بالابری کد پشتیبانی می‌شود. هرچه این هزینه کمتر باشد، بالابری کد تهاجمی‌تر خواهد بود. تعیین مقدار 0 به همهٔ عبارت‌ها اجازه می‌دهد تا فواصل نامحدود جابه‌جا شوند. .IP \fBmax\-hoist\-depth\fR 4 .IX Item "max-hoist-depth" عمق جستجو در درخت تسلط (dominator tree) برای یافتن عبارت‌هایی که باید بالا برده شوند. از این گزینه برای جلوگیری از رفتارهای درجه‌دوم در الگوریتم بالابری استفاده می‌شود. مقدار 0 محدودیتی بر جستجو اعمال نمی‌کند، اما ممکن است کامپایل توابع بسیار بزرگ را کُند کند. .IP \fBmax\-tail\-merge\-comparisons\fR 4 .IX Item "max-tail-merge-comparisons" بیشینهٔ تعداد بلوک‌های پایهٔ (bb) مشابه برای مقایسه با یک bb. این پارامتر برای جلوگیری از رفتار درجه‌دوم در ادغام دنبالهٔ درخت (tree tail merging) استفاده می‌شود. .IP \fBmax\-tail\-merge\-iterations\fR 4 .IX Item "max-tail-merge-iterations" بیشینهٔ تعداد تکرارهای گذر روی تابع. این پارامتر برای محدود ساختن زمان کامپایل در ادغام دنبالهٔ درخت استفاده می‌شود. .IP \fBstore\-merging\-allow\-unaligned\fR 4 .IX Item "store-merging-allow-unaligned" به گذر ادغام ذخیره‌سازی‌ها اجازه می‌دهد در صورتی که مجاز باشد، ذخیره‌سازی‌های ناتراز (unaligned stores) ایجاد کند..IP \fBmax\-stores\-to\-merge\fR 4 .IX Item "max-stores-to-merge" حداکثر تعداد عملیات ذخیره‌سازی (store) که در گذر ادغام ذخیره‌ها (store merging pass) تلاش می‌شود در ذخیره‌سازی‌های عریض‌تر ادغام شوند. .IP \fBmax\-store\-chains\-to\-track\fR 4 .IX Item "max-store-chains-to-track" حداکثر تعداد زنجیره‌های ذخیره‌سازی برای ردیابی هم‌زمان در هنگام تلاش برای ادغام آن‌ها به ذخیره‌سازی‌های عریض‌تر در گذر ادغام ذخیره‌ها. .IP \fBmax\-stores\-to\-track\fR 4 .IX Item "max-stores-to-track" حداکثر تعداد عملیات ذخیره‌سازی برای ردیابی هم‌زمان در هنگام تلاش برای ادغام آن‌ها به ذخیره‌سازی‌های عریض‌تر در گذر ادغام ذخیره‌ها. .IP \fBmax\-unrolled\-insns\fR 4 .IX Item "max-unrolled-insns" حداکثر تعداد دستورالعمل‌هایی که یک حلقه می‌تواند داشته باشد تا باز شود (unrolled). اگر حلقه‌ای باز شود، این پارامتر همچنین تعیین می‌کند که کد حلقه چند بار باز شود. .IP \fBmax\-average\-unrolled\-insns\fR 4 .IX Item "max-average-unrolled-insns" حداکثر تعداد دستورالعمل‌های وزن‌دارشده با احتمال اجرای آن‌ها که یک حلقه می‌تواند داشته باشد تا باز شود. اگر حلقه‌ای باز شود، این پارامتر همچنین تعیین می‌کند که کد حلقه چند بار باز شود. .IP \fBmax\-unroll\-times\fR 4 .IX Item "max-unroll-times" حداکثر دفعات باز شدن (unrolling) یک حلقه منفرد. .IP \fBmax\-peeled\-insns\fR 4 .IX Item "max-peeled-insns" حداکثر تعداد دستورالعمل‌هایی که یک حلقه می‌تواند داشته باشد تا پوسته‌کنی (peeled) شود. اگر حلقه‌ای پوسته‌کنی شود، این پارامتر همچنین تعیین می‌کند که کد حلقه چند بار پوسته‌کنی شود. .IP \fBmax\-peel\-times\fR 4 .IX Item "max-peel-times" حداکثر دفعات پوسته‌کنی (peeling) یک حلقه منفرد. .IP \fBmax\-peel\-branches\fR 4 .IX Item "max-peel-branches" حداکثر تعداد انشعاب‌ها در مسیر داغ (hot path) از میان توالی پوسته‌کنی‌شده. .IP \fBmax\-completely\-peeled\-insns\fR 4 .IX Item "max-completely-peeled-insns" حداکثر تعداد دستورالعمل‌های یک حلقه با پوسته‌کنی کامل. .IP \fBmax\-completely\-peel\-times\fR 4 .IX Item "max-completely-peel-times" حداکثر تعداد تکرارهای یک حلقه تا برای پوسته‌کنی کامل مناسب باشد. .IP \fBmax\-completely\-peel\-loop\-nest\-depth\fR 4 .IX Item "max-completely-peel-loop-nest-depth" حداکثر عمق یک آشیانه حلقه (loop nest) که برای پوسته‌کنی کامل مناسب است. .IP \fBmax\-unswitch\-insns\fR 4 .IX Item "max-unswitch-insns" حداکثر تعداد دستورالعمل‌های یک حلقه خارج‌سوئیچ‌شده (unswitched). .IP \fBmax\-unswitch\-depth\fR 4 .IX Item "max-unswitch-depth" حداکثر عمق یک آشیانه حلقه برای خارج‌سازی شرط (unswitch). .IP \fBlim\-expensive\fR 4 .IX Item "lim-expensive" حداقل هزینه یک عبارت گران‌قیمت در انتقال عبارات نامتغیر حلقه (loop invariant motion). .IP \fBmin\-loop\-cond\-split\-prob\fR 4 .IX Item "min-loop-cond-split-prob" هنگامی که اطلاعات پروفایل FDO در دسترس است، \fBmin\-loop\-cond\-split\-prob\fR حداقل آستانه را برای احتمال یک عبارت شرطی نیمه‌نامتغیر جهت راه‌اندازی تقسیم حلقه (loop split) مشخص می‌کند. .IP \fBiv\-consider\-all\-candidates\-bound\fR 4 .IX Item "iv-consider-all-candidates-bound" کرانِ تعداد نامزدهای متغیرهای استقرایی (induction variables) که پایین‌تر از آن، تمام نامزدها برای هر مورد استفاده در بهینه‌سازی‌های متغیر استقرایی در نظر گرفته می‌شوند. اگر تعداد نامزدها بیشتر از این باشد، تنها مناسب‌ترین آن‌ها به منظور جلوگیری از پیچیدگی زمانی درجه دوم در نظر گرفته می‌شوند. .IP \fBiv\-max\-considered\-uses\fR 4 .IX Item "iv-max-considered-uses" بهینه‌سازی‌های متغیر استقرایی از بررسی حلقه‌هایی که شامل موارد استفاده بیشتری از متغیرهای استقرایی باشند صرف‌نظر می‌کنند. .IP \fBiv\-always\-prune\-cand\-set\-bound\fR 4 .IX Item "iv-always-prune-cand-set-bound" اگر تعداد نامزدها در مجموعه کمتر از این مقدار باشد، هنگام افزودن یک نامزد جدید، همیشه برای حذف ivهای غیرضروری از مجموعه تلاش می‌شود. .IP \fBavg\-loop\-niter\fR 4 .IX Item "avg-loop-niter" تعداد میانگین تکرارهای یک حلقه. .IP \fBdse\-max\-object\-size\fR 4 .IX Item "dse-max-object-size" حداکثر اندازه (به بایت) اشیائی که به‌صورت بایت‌به‌بایت توسط حذف ذخیره‌سازی‌های مرده (dead store elimination) ردیابی می‌شوند. مقادیر بزرگ‌تر ممکن است موجب افزایش زمان کامپایل شوند. .IP \fBdse\-max\-alias\-queries\-per\-store\fR 4 .IX Item "dse-max-alias-queries-per-store" حداکثر تعداد پرس‌وجوها از پیش‌گوی نام مستعار (alias oracle) به ازای هر ذخیره‌سازی. مقادیر بزرگ‌تر منجر به افزایش زمان کامپایل می‌شوند و ممکن است به حذف ذخیره‌سازی‌های مرده بیشتری بینجامند. .IP \fBscev\-max\-expr\-size\fR 4 .IX Item "scev-max-expr-size" کرانِ اندازه عبارات مورد استفاده در تحلیل‌گر تکامل‌های اسکالر (scalar evolutions analyzer). عبارات بزرگ باعث کندی تحلیل‌گر می‌شوند. .IP \fBscev\-max\-expr\-complexity\fR 4 .IX Item "scev-max-expr-complexity" کرانِ پیچیدگی عبارات در تحلیل‌گر تکامل‌های اسکالر. عبارات پیچیده باعث کندی تحلیل‌گر می‌شوند. .IP \fBmax\-tree\-if\-conversion\-phi\-args\fR 4 .IX Item "max-tree-if-conversion-phi-args" حداکثر تعداد آرگومان‌ها در یک PHI که توسط تبدیل شرطی TREE (TREE if conversion) پشتیبانی می‌شود، مگر اینکه حلقه با عمل‌یافته (pragma) simd نشانه‌گذاری شده باشد. .IP \fBvect\-max\-layout\-candidates\fR 4 .IX Item "vect-max-layout-candidates" حداکثر تعداد چیدمان‌های برداری ممکن (مانند جایگشت‌ها) که هنگام بهینه‌سازی کدهای آماده برداری‌سازی (to\-be\-vectorized) در نظر گرفته می‌شوند. .IP \fBvect\-max\-version\-for\-alignment\-checks\fR 4 .IX Item "vect-max-version-for-alignment-checks" حداکثر تعداد بررسی‌های زمان اجرا که می‌توان هنگام نسخه‌بندی حلقه برای هم‌ترازی در برداری‌ساز (vectorizer) انجام داد. .IP \fBvect\-max\-version\-for\-alias\-checks\fR 4 .IX Item "vect-max-version-for-alias-checks" حداکثر تعداد بررسی‌های زمان اجرا که می‌توان هنگام نسخه‌بندی حلقه برای نام‌های مستعار (alias) در برداری‌ساز انجام داد. .IP \fBvect\-max\-peeling\-for\-alignment\fR 4 .IX Item "vect-max-peeling-for-alignment" حداکثر تعداد پوسته‌کنی‌های حلقه برای بهبود هم‌ترازی دسترسی در برداری‌ساز. مقدار \-1 به معنای نبود محدودیت است. .IP \fBmax\-iterations\-to\-track\fR 4 .IX Item "max-iterations-to-track" حداکثر تعداد تکرارهای یک حلقه که الگوریتم جستجوی جامع (brute\-force) برای تحلیل تعداد تکرارهای حلقه تلاش می‌کند آن را ارزیابی کند. .IP \fBhot\-bb\-count\-fraction\fR 4 .IX Item "hot-bb-count-fraction" مخرج n از کسر 1/n از حداکثر تعداد اجرای یک بلوک پایه در کل برنامه که یک بلوک پایه باید حداقل داشته باشد تا داغ (hot) در نظر گرفته شود. مقدار پیش‌فرض 10000 است، به این معنی که اگر تعداد اجرای یک بلوک پایه بیشتر از 1/10000 حداکثر تعداد اجرا باشد، داغ تلقی می‌شود. مقدار 0 به این معنی است که هرگز داغ در نظر گرفته نمی‌شود. در حالت غیر\-LTO استفاده می‌شود. .IP \fBhot\-bb\-count\-ws\-permille\fR 4 .IX Item "hot-bb-count-ws-permille" تعداد درهزارها (permilles) از پراجراترین بخش‌ها، در بازه 0 تا 1000، از اجرای پروفایل‌شده کل برنامه که تعداد اجرای یک بلوک پایه باید جزئی از آن باشد تا داغ تلقی شود. مقدار پیش‌فرض 990 است؛ بدین معنا که یک بلوک پایه در صورتی داغ در نظر گرفته می‌شود که تعداد اجرای آن در 990 درهزار بالا، یا 99.0% از اجرای پروفایل‌شده کل برنامه سهم داشته باشد. مقدار 0 یعنی هرگز داغ در نظر گرفته نمی‌شود. در حالت LTO استفاده می‌شود. .IP \fBhot\-bb\-frequency\-fraction\fR 4 .IX Item "hot-bb-frequency-fraction" مخرج n از کسر 1/n از بسامد اجرای بلوک ورودی یک تابع که یک بلوک پایه از این تابع باید حداقل داشته باشد تا داغ در نظر گرفته شود. مقدار پیش‌فرض 1000 است، به این معنی که اگر یک بلوک پایه در یک تابع بیش از 1/1000 بسامد بلوک ورودی تابع اجرا شود، داغ تلقی می‌شود. مقدار 0 یعنی هرگز داغ تلقی نمی‌شود. .IP \fBunlikely\-bb\-count\-fraction\fR 4 .IX Item "unlikely-bb-count-fraction" مخرج n از کسر 1/n از تعداد اجراهای پروفایل‌شده کل برنامه که تعداد اجرای یک بلوک پایه باید کمتر از آن باشد تا اجرای آن بلوک نامحتمل تلقی شود. مقدار پیش‌فرض 20 است؛ به این معنی که اگر یک بلوک پایه در کمتر از 1/20، یا 5% از اجراهای برنامه اجرا شود، اجرای آن کم‌احتمال (unlikely) در نظر گرفته می‌شود. مقدار 0 یعنی همیشه کم‌احتمال تلقی می‌شود. .IP \fBmax\-predicted\-iterations\fR 4 .IX Item "max-predicted-iterations" حداکثر تعداد تکرارهای حلقه که به‌صورت ایستا پیش‌بینی می‌کنیم. این پارامتر در مواردی مفید است که یک تابع شامل یک حلقه با کران مشخص و حلقه دیگری با کران نامشخص باشد. تعداد تکرارهای مشخص به‌درستی پیش‌بینی می‌شود، در حالی که تعداد تکرارهای نامشخص به‌طور میانگین تقریباً 10 تخمین زده می‌شود. این بدین معناست که حلقه بدون کران به‌طور تصنعی نسبت به دیگری سرد (cold) به نظر می‌رسد. .IP \fBbuiltin\-expect\-probability\fR 4 .IX Item "builtin-expect-probability" احتمال اینکه عبارت مقدار مشخص‌شده را داشته باشد کنترل می‌کند. این پارامتر یک درصد (یعنی 0 ... 100) را به عنوان ورودی دریافت می‌کند. .IP \fBbuiltin\-string\-cmp\-inline\-length\fR 4 .IX Item "builtin-string-cmp-inline-length" حداکثر طول یک رشته ثابت برای فراخوانی توکار مقایسه رشته (builtin string cmp) که واجد شرایط درون‌خطی‌سازی (inlining) باشد. .IP \fBalign\-threshold\fR 4 .IX Item "align-threshold" کسری از بیشینه بسامد اجرای یک بلوک پایه در یک تابع را جهت هم‌تراز کردن بلوک پایه انتخاب می‌کند. .IP \fBalign\-loop\-iterations\fR 4 .IX Item "align-loop-iterations" حلقه‌ای که انتظار می‌رود حداقل به تعداد دفعات مشخص‌شده تکرار شود، هم‌تراز (aligned) می‌شود. .IP \fBtracer\-dynamic\-coverage\fR 4 .IX Item "tracer-dynamic-coverage" .PD 0 .IP \fBtracer\-dynamic\-coverage\-feedback\fR 4 .IX Item "tracer-dynamic-coverage-feedback".PD این مقدار برای محدود کردن تشکیل superblock پس از پوشش درصد مشخص‌شده‌ای از دستورالعمل‌های اجراشده به کار می‌رود. این کار از افزایش غیرضروری اندازهٔ کد جلوگیری می‌کند. .Sp پارامتر \fBtracer\-dynamic\-coverage\-feedback\fR تنها زمانی استفاده می‌شود که بازخورد پروفایل (profile feedback) در دسترس باشد. پروفایل‌های واقعی (برخلاف موارد تخمین‌زده‌شده به صورت ایستا) توازن بسیار کمتری دارند و اجازه می‌دهند این آستانه مقدار بزرگ‌تری داشته باشد. .IP \fBtracer\-max\-code\-growth\fR 4 .IX Item "tracer-max-code-growth" تکثیر دنباله (tail duplication) را هنگامی که رشد کد به درصد مشخص‌شده رسید متوقف می‌کند. این یک محدودیت نسبتاً ساختگی است، زیرا اکثر موارد تکراری بعداً در جهش متقاطع (cross jumping) حذف می‌شوند، بنابراین ممکن است روی مقادیری بسیار بیشتر از رشد کد مطلوب تنظیم شود. .IP \fBtracer\-min\-branch\-ratio\fR 4 .IX Item "tracer-min-branch-ratio" رشد معکوس را هنگامی که احتمال معکوس بهترین یال کمتر از این آستانه (به درصد) باشد متوقف می‌کند. .IP \fBtracer\-min\-branch\-probability\fR 4 .IX Item "tracer-min-branch-probability" .PD 0 .IP \fBtracer\-min\-branch\-probability\-feedback\fR 4 .IX Item "tracer-min-branch-probability-feedback" .PD رشد رو به جلو را در صورتی که بهترین یال احتمالی کمتر از این آستانه داشته باشد متوقف می‌کند. .Sp مشابه با \fBtracer\-dynamic\-coverage\fR، دو پارامتر ارائه شده است. \fBtracer\-min\-branch\-probability\-feedback\fR برای کامپایل با بازخورد پروفایل و \fBtracer\-min\-branch\-probability\fR برای کامپایل بدون آن استفاده می‌شود. مقدار برای کامپایل همراه با بازخورد پروفایل باید محافظه‌کارانه‌تر (بزرگ‌تر) باشد تا tracer مؤثر واقع شود. .IP \fBstack\-clash\-protection\-guard\-size\fR 4 .IX Item "stack-clash-protection-guard-size" اندازهٔ محافظ پشته (stack guard) ارائه‌شده توسط سیستم‌عامل را به صورت ۲ به توان \fInum\fR بایت مشخص می‌کند. مقادیر بالاتر ممکن است تعداد کاوش‌های (probes) صریح را کاهش دهند، اما مقداری بزرگ‌تر از محافظ ارائه‌شده توسط سیستم‌عامل، کد را در برابر حملات نوع stack clash آسیب‌پذیر خواهد کرد. .IP \fBstack\-clash\-protection\-probe\-interval\fR 4 .IX Item "stack-clash-protection-probe-interval" محافظت در برابر stack clash شامل کاوش فضای پشته هم‌زمان با تخصیص آن است. این پارامتر بیشینهٔ فاصله بین کاوش‌ها در پشته را به صورت ۲ به توان \fInum\fR بایت کنترل می‌کند. مقادیر بالاتر ممکن است تعداد کاوش‌های صریح را کاهش دهند، اما مقداری بزرگ‌تر از محافظ ارائه‌شده توسط سیستم‌عامل، کد را در برابر حملات نوع stack clash آسیب‌پذیر خواهد کرد. .IP \fBmax\-cse\-path\-length\fR 4 .IX Item "max-cse-path-length" بیشینهٔ تعداد بلوک‌های پایه‌ای در مسیری که CSE در نظر می‌گیرد. .IP \fBmax\-cse\-insns\fR 4 .IX Item "max-cse-insns" بیشینهٔ تعداد دستورالعمل‌هایی که CSE پیش از تخلیه (flushing) پردازش می‌کند. .IP \fBggc\-min\-expand\fR 4 .IX Item "ggc-min-expand" ‏GCC از یک زباله‌روب (garbage collector) برای مدیریت تخصیص حافظهٔ خود استفاده می‌کند. این پارامتر حداقل درصدی را مشخص می‌کند که هیپ (heap) زباله‌روب اجازه دارد بین دوره‌های جمع‌آوری گسترش یابد. تنظیم این پارامتر ممکن است سرعت کامپایل را بهبود ببخشد؛ ولی هیچ تأثیری بر تولید کد ندارد. .Sp مقدار پیش‌فرض 30% + 70% * (RAM/1GB) با حد بالای ۱۰۰٪ در صورت RAM >= 1GB است. اگر \f(CW\*(C`getrlimit\*(C'\fR در دسترس باشد، مفهوم «RAM» کوچک‌ترین مقدار از بین RAM واقعی و \f(CW\*(C`RLIMIT_DATA\*(C'\fR یا \f(CW\*(C`RLIMIT_AS\*(C'\fR خواهد بود. اگر GCC نتواند RAM را در یک بستر خاص محاسبه کند، حد پایین ۳۰٪ استفاده می‌شود. تنظیم این پارامتر و \&\fBggc\-min\-heapsize\fR روی صفر باعث می‌شود در هر فرصتی یک جمع‌آوری کامل رخ دهد. این کار بسیار کُند است، اما می‌تواند برای اشکال‌زدایی مفید باشد. .IP \fBggc\-min\-heapsize\fR 4 .IX Item "ggc-min-heapsize" حداقل اندازهٔ هیپ زباله‌روب پیش از آنکه شروع به جمع‌آوری زباله کند. نخستین جمع‌آوری پس از آن رخ می‌دهد که هیپ به اندازهٔ \fBggc\-min\-expand\fR% فراتر از \fBggc\-min\-heapsize\fR گسترش یابد. مجدداً، تنظیم این مقدار می‌تواند سرعت کامپایل را بهبود بخشد و هیچ اثری روی تولید کد ندارد. .Sp مقدار پیش‌فرض کوچک‌ترین مقدار از بین RAM/8، RLIMIT_RSS، یا حدی است که تلاش می‌کند اطمینان حاصل کند از RLIMIT_DATA یا RLIMIT_AS تجاوز نمی‌شود، اما با حد پایین ۴۰۹۶ (چهار مگابایت) و حد بالای ۱۳۱۰۷۲ (۱۲۸ مگابایت). اگر GCC نتواند RAM را در یک بستر خاص محاسبه کند، از حد پایین استفاده می‌شود. تنظیم بسیار بزرگ این پارامتر عملاً زباله‌روبی را غیرفعال می‌کند. تنظیم این پارامتر و \fBggc\-min\-expand\fR روی صفر باعث می‌شود در هر فرصتی یک جمع‌آوری کامل رخ دهد. .IP \fBmax\-reload\-search\-insns\fR 4 .IX Item "max-reload-search-insns" بیشینهٔ تعداد دستورالعمل‌هایی که بازبارگذاری (reload) باید برای ثبات معادل به عقب جستجو کند. افزایش مقادیر به معنای بهینه‌سازی تهاجمی‌تر است که باعث افزایش زمان کامپایل با کارایی احتمالاً اندکی بهتر می‌شود. .IP \fBmax\-cselib\-memory\-locations\fR 4 .IX Item "max-cselib-memory-locations" بیشینهٔ تعداد مکان‌های حافظه‌ای که cselib باید در نظر بگیرد. افزایش مقادیر به معنای بهینه‌سازی تهاجمی‌تر است که باعث افزایش زمان کامپایل با کارایی احتمالاً اندکی بهتر می‌شود. .IP \fBmax\-sched\-ready\-insns\fR 4 .IX Item "max-sched-ready-insns" بیشینهٔ تعداد دستورالعمل‌های آماده برای صدور که زمان‌بند در هر لحظه در طول اولین گذر زمان‌بندی باید در نظر بگیرد. افزایش مقادیر به معنای جستجوهای دقیق‌تر و کامل‌تر است که زمان کامپایل را با منفعتی احتمالاً اندک افزایش می‌دهد. .IP \fBmax\-sched\-region\-blocks\fR 4 .IX Item "max-sched-region-blocks" بیشینهٔ تعداد بلوک‌ها در یک ناحیه که برای زمان‌بندی بین‌بلوکی در نظر گرفته می‌شوند. .IP \fBmax\-pipeline\-region\-blocks\fR 4 .IX Item "max-pipeline-region-blocks" بیشینهٔ تعداد بلوک‌ها در یک ناحیه که برای خط‌لوله‌سازی در زمان‌بند گزینشی در نظر گرفته می‌شوند. .IP \fBmax\-sched\-region\-insns\fR 4 .IX Item "max-sched-region-insns" بیشینهٔ تعداد دستورالعمل‌ها (insns) در یک ناحیه که برای زمان‌بندی بین‌بلوکی در نظر گرفته می‌شوند. .IP \fBmax\-pipeline\-region\-insns\fR 4 .IX Item "max-pipeline-region-insns" بیشینهٔ تعداد دستورالعمل‌ها (insns) در یک ناحیه که برای خط‌لوله‌سازی در زمان‌بند گزینشی در نظر گرفته می‌شوند. .IP \fBmin\-spec\-prob\fR 4 .IX Item "min-spec-prob" حداقل احتمال (به درصد) برای رسیدن به یک بلوک مبدأ جهت زمان‌بندی گمانه‌زنانهٔ بین‌بلوکی. .IP \fBmax\-sched\-extend\-regions\-iters\fR 4 .IX Item "max-sched-extend-regions-iters" بیشینهٔ تعداد تکرارها در CFG برای گسترش ناحیه‌ها. مقدار ۰ گسترش ناحیه‌ها را غیرفعال می‌کند. .IP \fBmax\-sched\-insn\-conflict\-delay\fR 4 .IX Item "max-sched-insn-conflict-delay" بیشینهٔ تأخیر تداخل برای یک دستورالعمل جهت در نظر گرفته شدن برای جابه‌جایی گمانه‌زنانه. .IP \fBsched\-spec\-prob\-cutoff\fR 4 .IX Item "sched-spec-prob-cutoff" حداقل احتمال موفقیت گمانه‌زنی (به درصد)، به‌طوری‌که دستورالعمل‌های گمانه‌زنانه زمان‌بندی شوند. .IP \fBsched\-state\-edge\-prob\-cutoff\fR 4 .IX Item "sched-state-edge-prob-cutoff" حداقل احتمالی که یک یال باید داشته باشد تا زمان‌بند وضعیت خود را در سراسر آن ذخیره کند. .IP \fBsched\-mem\-true\-dep\-cost\fR 4 .IX Item "sched-mem-true-dep-cost" حداقل فاصله (به چرخه‌های CPU) میان store و load که مکان‌های حافظهٔ یکسانی را هدف قرار می‌دهند. .IP \fBselsched\-max\-lookahead\fR 4 .IX Item "selsched-max-lookahead" بیشینهٔ اندازهٔ پنجرهٔ پیش‌نگری در زمان‌بندی گزینشی. این پارامتر عمق جستجو برای دستورالعمل‌های در دسترس است. .IP \fBselsched\-max\-sched\-times\fR 4 .IX Item "selsched-max-sched-times" بیشینهٔ دفعاتی که یک دستورالعمل در طول زمان‌بندی گزینشی زمان‌بندی می‌شود. این حد بر روی تعداد تکرارهایی است که دستورالعمل ممکن است در آن‌ها خط‌لوله‌سازی شود. .IP \fBselsched\-insns\-to\-rename\fR 4 .IX Item "selsched-insns-to-rename" بیشینهٔ تعداد بهترین دستورالعمل‌ها در فهرست آماده که برای تغییر نام در زمان‌بند گزینشی در نظر گرفته می‌شوند. .IP \fBsms\-min\-sc\fR 4 .IX Item "sms-min-sc" حداقل مقدار تعداد مرحله (stage count) که زمان‌بند پیمانه‌ای نوسانی (swing modulo scheduler) تولید می‌کند. .IP \fBmax\-last\-value\-rtl\fR 4 .IX Item "max-last-value-rtl" بیشینهٔ اندازه با واحد تعداد RTLها که می‌تواند در یک عبارت در ترکیب‌کننده (combiner) برای یک ثبات شبه‌کد (pseudo register) به عنوان آخرین مقدار شناخته‌شدهٔ آن ثبات ثبت شود. .IP \fBmax\-combine\-insns\fR 4 .IX Item "max-combine-insns" بیشینهٔ تعداد دستورالعمل‌هایی که ترکیب‌کنندهٔ RTL برای ترکیب تلاش می‌کند. .IP \fBmax\-combine\-search\-insns\fR 4 .IX Item "max-combine-search-insns" بیشینهٔ تعداد دستورالعمل‌هایی که ترکیب‌کنندهٔ RTL جستجو می‌کند تا استفادهٔ بعدی از تعریف یک ثبات مشخص را بیابد. اگر این حد بدون یافتن چنین استفاده‌ای سپری شود، ترکیب‌کننده از تلاش برای بهینه‌سازی آن تعریف دست خواهد کشید. .Sp در حال حاضر این محدودیت فقط پس از برخی تلاش‌های موفقیت‌آمیز برای ترکیب اعمال می‌شود، اما می‌تواند در آینده به موارد دیگر گسترش یابد. .IP \fBinteger\-share\-limit\fR 4 .IX Item "integer-share-limit" ثابت‌های عدد صحیح کوچک می‌توانند از یک ساختار دادهٔ اشتراکی استفاده کنند، که مصرف حافظهٔ کامپایلر را کاهش داده و سرعت آن را افزایش می‌دهد. این پارامتر بیشینهٔ مقدار یک ثابت عدد صحیح اشتراکی را تنظیم می‌کند. .IP \fBssp\-buffer\-size\fR 4 .IX Item "ssp-buffer-size" حداقل اندازهٔ بافرها (یعنی آرایه‌ها) که هنگام استفاده از \fB\-fstack\-protector\fR، محافظت در برابر درهم‌شکستن پشته (stack smashing) را دریافت می‌کنند..IP \fBmin\-size\-for\-stack\-sharing\fR 4 .IX Item "min-size-for-stack-sharing" حداقل اندازه متغیرهایی که هنگام عدم بهینه‌سازی در اشتراک‌گذاری شکاف پشته شرکت می‌کنند. .IP \fBmax\-jump\-thread\-duplication\-stmts\fR 4 .IX Item "max-jump-thread-duplication-stmts" حداکثر تعداد دستورهای مجاز در بلوکی که هنگام ریسه‌بندی پرش‌ها نیاز به تکثیر دارد. .IP \fBmax\-jump\-thread\-paths\fR 4 .IX Item "max-jump-thread-paths" حداکثر تعداد مسیرهایی که هنگام جستجوی فرصت‌های ریسه‌بندی پرش در نظر گرفته می‌شوند. هنگام رسیدن به یک بلوک، یال‌های ورودی تنها در صورتی بررسی می‌شوند که حاصل‌ضرب تعداد مسیرهای جستجو شده تا آن لحظه در تعداد یال‌های ورودی، از حداکثر تعداد مسیرهای مشخص‌شده فراتر نرود. .IP \fBmax\-fields\-for\-field\-sensitive\fR 4 .IX Item "max-fields-for-field-sensitive" حداکثر تعداد فیلدها در یک ساختار که در طول تحلیل اشاره‌گرها به صورت حساس به فیلد با آن‌ها رفتار می‌شود. .IP \fBprefetch\-latency\fR 4 .IX Item "prefetch-latency" تخمین میانگین تعداد دستورالعمل‌هایی که پیش از پایان واکشی مقدماتی اجرا می‌شوند. فاصله واکشی به جلو متناسب با این مقدار ثابت است. افزایش این عدد همچنین ممکن است منجر به واکشی مقدماتی جریان‌های کمتری شود (به \fBsimultaneous\-prefetches\fR مراجعه کنید). .IP \fBsimultaneous\-prefetches\fR 4 .IX Item "simultaneous-prefetches" حداکثر تعداد واکشی‌های مقدماتی که می‌توانند به طور هم‌زمان اجرا شوند. .IP \fBl1\-cache\-line\-size\fR 4 .IX Item "l1-cache-line-size" اندازه خط حافظه نهان در حافظه نهان داده L1، به بایت. .IP \fBl1\-cache\-size\fR 4 .IX Item "l1-cache-size" اندازه حافظه نهان داده L1، به کیلوبایت. .IP \fBl2\-cache\-size\fR 4 .IX Item "l2-cache-size" اندازه حافظه نهان داده L2، به کیلوبایت. .IP \fBprefetch\-dynamic\-strides\fR 4 .IX Item "prefetch-dynamic-strides" اینکه آیا گذر واکشی مقدماتی آرایه‌ها در حلقه باید برای گام‌های غیرثابت راهنماهای واکشی نرم‌افزاری صادر کند یا خیر. در برخی موارد این کار می‌تواند سودمند باشد، هرچند غیرثابت بودن گام ممکن است پیش‌بینی زمان سودمندی قطعی صدور این راهنماها را دشوار سازد. .Sp اگر راهنماهای واکشی مقدماتی باید برای گام‌های غیرثابت صادر شوند، مقدار آن را روی 1 بگذارید. اگر راهنماهای واکشی مقدماتی تنها باید برای گام‌هایی صادر شوند که مشخص شده ثابت و کمتر از \fBprefetch\-minimum\-stride\fR هستند، آن را روی 0 قرار دهید. .IP \fBprefetch\-minimum\-stride\fR 4 .IX Item "prefetch-minimum-stride" حداقل گام ثابت، به بایت، برای شروع استفاده از راهنماهای واکشی مقدماتی. اگر گام کمتر از این آستانه باشد، راهنماهای واکشی مقدماتی صادر نخواهند شد. .Sp این تنظیم برای پردازنده‌هایی که دارای واکشی‌کننده‌های مقدماتی سخت‌افزاری هستند مفید است، چرا که در این موارد ممکن است بین واکشی‌کننده‌های سخت‌افزاری و نرم‌افزاری تداخل پیش بیاید. اگر واکشی‌کننده‌های سخت‌افزاری دارای حداکثر گامی هستند که می‌توانند مدیریت کنند، باید برای بهبود استفاده از واکشی‌کننده‌های نرم‌افزاری در اینجا استفاده شود. .Sp مقدار \-1 به این معنی است که آستانه‌ای وجود ندارد و بنابراین راهنماهای واکشی مقدماتی می‌توانند برای هر گام ثابتی صادر شوند. .Sp این تنظیم تنها برای گام‌هایی مفید است که مشخص و ثابت باشند. .IP \fBdestructive\-interference\-size\fR 4 .IX Item "destructive-interference-size" .PD 0 .IP \fBconstructive\-interference\-size\fR 4 .IX Item "constructive-interference-size" .PD مقادیر مربوط به متغیرهای C++17 شامل \&\f(CW\*(C`std::hardware_destructive_interference_size\*(C'\fR و \&\f(CW\*(C`std::hardware_constructive_interference_size\*(C'\fR. اندازه تداخل مخرب حداقل فاصله (offset) توصیه‌شده بین دو شیء مستقل است که هم‌زمان مورد دسترسی قرار می‌گیرند؛ اندازه تداخل سازنده حداکثر اندازه توصیه‌شده از حافظه پیوسته است که با یکدیگر مورد دسترسی قرار می‌گیرند. معمولاً هر دو به اندازه یک خط حافظه نهان L1 برای هدف بر حسب بایت خواهند بود. برای یک هدف عمومی که طیفی از اندازه‌های خط حافظه نهان L1 را پوشش می‌دهد، معمولاً اندازه تداخل سازنده کران پایین طیف و اندازه تداخل مخرب کران بالای آن خواهد بود. .Sp اندازه تداخل مخرب برای چیدمان حافظه در نظر گرفته شده است و در نتیجه بر ABI تأثیر می‌گذارد. انتظار نمی‌رود مقدار پیش‌فرض پایدار باشد و در برخی اهداف با \fB\-mtune\fR تغییر می‌کند؛ بنابراین استفاده از این متغیر در بافتی که پایداری ABI در آن مهم است (مانند رابط عمومی یک کتابخانه) اکیداً توصیه نمی‌شود؛ اگر در چنین بافتی استفاده شود، کاربران می‌توانند با استفاده از این گزینه مقدار آن را تثبیت کنند. .Sp اندازه تداخل سازنده حساسیت کمتری دارد، زیرا معمولاً تنها در یک \fBstatic_assert\fR برای اطمینان از جا شدن یک نوع در یک خط حافظه نهان استفاده می‌شود. .Sp همچنین ببینید: \fB\-Winterference\-size\fR. .IP \fBloop\-interchange\-max\-num\-stmts\fR 4 .IX Item "loop-interchange-max-num-stmts" حداکثر تعداد دستورها (stmts) در حلقه‌ای که قرار است جابه‌جا شود. .IP \fBloop\-interchange\-stride\-ratio\fR 4 .IX Item "loop-interchange-stride-ratio" حداقل نسبت بین گام دو حلقه برای اینکه جابه‌جایی آنها سودمند باشد. .IP \fBmin\-insn\-to\-prefetch\-ratio\fR 4 .IX Item "min-insn-to-prefetch-ratio" حداقل نسبت بین تعداد دستورالعمل‌ها و تعداد واکشی‌های مقدماتی برای فعال‌سازی واکشی مقدماتی در یک حلقه. .IP \fBprefetch\-min\-insn\-to\-mem\-ratio\fR 4 .IX Item "prefetch-min-insn-to-mem-ratio" حداقل نسبت بین تعداد دستورالعمل‌ها و تعداد ارجاعات به حافظه برای فعال‌سازی واکشی مقدماتی در یک حلقه. .IP \fBuse\-canonical\-types\fR 4 .IX Item "use-canonical-types" اینکه آیا کامپایلر باید از سیستم نوع «کانونی» (canonical) استفاده کند یا خیر. همیشه باید 1 باشد که از سازوکار درونی کارآمدتری برای مقایسه نوع‌ها در C++ و Objective\-C++ استفاده می‌کند. با این حال، اگر اشکالات موجود در سیستم نوع کانونی باعث شکست در کامپایل می‌شوند، این مقدار را روی 0 قرار دهید تا نوع‌های کانونی غیرفعال شوند. .IP \fBswitch\-conversion\-max\-branch\-ratio\fR 4 .IX Item "switch-conversion-max-branch-ratio" تبدیل اولیه‌سازی switch از ساخت آرایه‌هایی که بزرگ‌تر از \fBswitch\-conversion\-max\-branch\-ratio\fR برابرِ تعداد شاخه‌ها در switch باشند، خودداری می‌کند. .IP \fBswitch\-lower\-slow\-alg\-max\-cases\fR 4 .IX Item "switch-lower-slow-alg-max-cases" حداکثر تعداد caseها برای استفاده از الگوریتم‌های کُند تقلیل switch (switch lowering). .IP \fBmax\-partial\-antic\-length\fR 4 .IX Item "max-partial-antic-length" حداکثر طول مجموعه antic جزئی که در طول بهینه‌سازی حذف افزونگی جزئی درختی (\fB\-ftree\-pre\fR) هنگام بهینه‌سازی در \fB\-O3\fR و بالاتر محاسبه می‌شود. برای برخی از انواع کدهای منبع، بهینه‌سازی پیشرفته حذف افزونگی جزئی می‌تواند از کنترل خارج شده و تمام حافظه موجود در ماشین میزبان را مصرف کند. این پارامتر محدودیتی برای طول مجموعه‌های محاسبه‌شده تعیین می‌کند که مانع این رفتار مهارنشدنی می‌شود. تنظیم مقدار 0 برای این پارامتر اجازه طول مجموعه نامحدود را می‌دهد. .IP \fBrpo\-vn\-max\-loop\-depth\fR 4 .IX Item "rpo-vn-max-loop-depth" حداکثر عمق حلقه‌ای که شماره‌گذاری مقدار بهینه‌بینانه بر روی آن اعمال می‌شود. هنگامی که به این محدودیت برسد، درونی‌ترین حلقه‌ها به تعداد \&\fIrpo\-vn\-max\-loop\-depth\fR و بیرونی‌ترین حلقه در آشیانه حلقه بهینه‌بینانه شماره‌گذاری مقدار می‌شوند و باقی حلقه‌ها خیر. .IP \fBsccvn\-max\-alias\-queries\-per\-access\fR 4 .IX Item "sccvn-max-alias-queries-per-access" حداکثر تعداد پرس‌وجوهای alias\-oracle که هنگام جستجوی افزونگی‌ها برای بارگذاری‌ها و ذخیره‌سازی‌ها انجام می‌دهیم. اگر این حد نصاب حاصل شود، جستجو لغو شده و بارگذاری یا ذخیره‌سازی به عنوان افزونه در نظر گرفته نمی‌شود. تعداد پرس‌وجوها از نظر الگوریتمی به تعداد ذخیره‌سازی‌ها در تمام مسیرها از بارگذاری تا نقطه ورود تابع محدود است. .IP \fBira\-max\-loops\-num\fR 4 .IX Item "ira-max-loops-num" ابزار IRA به طور پیش‌فرض از تخصیص ناحیه‌ای ثبات‌ها استفاده می‌کند. اگر تابعی شامل حلقه‌های بیشتری نسبت به عدد ارائه‌شده توسط این پارامتر باشد، حداکثر تا تعداد مشخص‌شده از حلقه‌هایی که بیشترین تکرار اجرا را دارند، نواحی را برای تخصیص ناحیه‌ای ثبات‌ها تشکیل می‌دهند. .IP \fBira\-max\-conflict\-table\-size\fR 4 .IX Item "ira-max-conflict-table-size" اگرچه IRA از الگوریتم پیچیده‌ای برای فشرده‌سازی جدول تداخل استفاده می‌کند، اما این جدول همچنان می‌تواند برای توابع بسیار بزرگ به حافظه بیش از حدی نیاز داشته باشد. اگر ممکن است اندازه جدول تداخل برای یک تابع بیشتر از اندازه بر حسب مگابایت مشخص‌شده توسط این پارامتر باشد، تخصیص‌دهنده ثبات در عوض از الگوریتمی سریع‌تر، ساده‌تر و با کیفیت پایین‌تر استفاده می‌کند که نیازی به ایجاد جدول تداخل شبه‌ثبات‌ها ندارد. .IP \fBira\-loop\-reserved\-regs\fR 4 .IX Item "ira-loop-reserved-regs" می‌توان از IRA برای ارزیابی دقیق‌تر فشار ثبات‌ها در حلقه‌ها جهت تصمیم‌گیری در مورد جابه‌جایی مقادیر پایای حلقه استفاده کرد (به \fB\-O3\fR مراجعه کنید). تعداد ثبات‌های در دسترسی که برای مقاصد دیگر رزرو شده‌اند با این پارامتر مشخص می‌شود. مقدار پیش‌فرض این پارامتر بهترین مقدار به‌دست‌آمده از آزمایش‌های متعدد است. .IP \fBira\-consider\-dup\-in\-all\-alts\fR 4 .IX Item "ira-consider-dup-in-all-alts" باعث می‌شود IRA محدودیت تطبیق (شماره عملوند تکراری) را در تمام جایگزین‌های موجود برای کلاس ثبات ترجیحی به‌طور جدی در نظر بگیرد. اگر روی صفر تنظیم شود، به این معنی است که IRA تنها زمانی محدودیت تطبیق را رعایت می‌کند که در تنها جایگزین موجود با یک کلاس ثبات مناسب باشد. در غیر این صورت، به این معنی است که IRA تمام جایگزین‌های موجود برای کلاس ثبات ترجیحی را بررسی خواهد کرد حتی اگر انتخابی با یک کلاس ثبات مناسب یافته باشد و به محدودیت تطبیق واجد شرایطِ یافته‌شده احترام می‌گذارد. .IP \fBira\-simple\-lra\-insn\-threshold\fR 4 .IX Item "ira-simple-lra-insn-threshold" تعداد تقریبی دستورالعمل‌های (insn) تابع در واحدهای 1K که تخصیص ثبات محلی ساده (simple local RA) را فعال می‌کند. .IP \fBlra\-inheritance\-ebb\-probability\-cutoff\fR 4 .IX Item "lra-inheritance-ebb-probability-cutoff" ابزار LRA سعی می‌کند مقادیر بازگذاری‌شده در ثبات‌ها را در دستورالعمل‌های (insns) بعدی مجدداً استفاده کند. این بهینه‌سازی وراثت نامیده می‌شود. از EBB به عنوان یک ناحیه برای انجام این بهینه‌سازی استفاده می‌شود. این پارامتر حداقل احتمال یال fall\-through را بر حسب درصد برای افزودن BB به EBB وراثت در LRA مشخص می‌کند. مقدار پیش‌فرض از اجراهای متعدد SPEC2000 روی x86\-64 انتخاب شده است..IP \fBloop\-invariant\-max\-bbs\-in\-loop\fR 4 .IX Item "loop-invariant-max-bbs-in-loop" انتقال ناورداهای حلقه (Loop invariant motion) در حلقه‌های بسیار بزرگ، هم از نظر زمان ترجمه و هم از نظر میزان حافظهٔ مورد نیاز در زمان ترجمه می‌تواند بسیار پرهزینه باشد. بهینه‌سازی انتقال ناورداهای حلقه روی حلقه‌هایی که بلوک‌های پایهٔ (basic blocks) آن‌ها بیشتر از این پارامتر باشد، اعمال نخواهد شد. .IP \fBloop\-max\-datarefs\-for\-datadeps\fR 4 .IX Item "loop-max-datarefs-for-datadeps" ایجاد وابستگی‌های داده‌ای برای حلقه‌های بسیار بزرگ پرهزینه است. این پارامتر تعداد ارجاعات داده‌ای در حلقه‌ها را که برای تحلیل وابستگی داده‌ای در نظر گرفته می‌شوند محدود می‌کند. این حلقه‌های بزرگ توسط بهینه‌سازی‌هایی که از وابستگی‌های داده‌ای حلقه استفاده می‌کنند پردازش نمی‌شوند. .IP \fBmax\-vartrack\-size\fR 4 .IX Item "max-vartrack-size" حداکثر تعداد خانه‌های جدول درهم‌سازی (hash table slots) را برای استفاده در تحلیل جریان دادهٔ ردیابی متغیر هر تابع تعیین می‌کند. اگر این حد با فعال بودن ردیابی متغیر در انتساب‌ها رد شود، تحلیل آن تابع پس از حذف تمام دستورالعمل‌های اشکال‌زدایی (debug insns) از تابع، دوباره بدون آن امتحان می‌شود. اگر حد مذکور حتی بدون دستورالعمل‌های اشکال‌زدایی نیز رد شود، تحلیل ردیابی متغیر به‌طور کامل برای آن تابع غیرفعال می‌شود. تنظیم این پارامتر روی صفر، آن را نامحدود می‌کند. .IP \fBmax\-vartrack\-expr\-depth\fR 4 .IX Item "max-vartrack-expr-depth" حداکثر عمق بازگشت را هنگام تلاش برای نگاشت نام متغیرها یا متغیرهای موقت اشکال‌زدایی به عبارت‌های مقداری تعیین می‌کند. این کار زمان ترجمه را در ازای اطلاعات اشکال‌زدایی کامل‌تر مبادله می‌کند. اگر این مقدار بیش از حد کم تنظیم شود، عبارت‌های مقداری در دسترس که می‌توانستند در اطلاعات اشکال‌زدایی نمایش داده شوند ممکن است استفاده نشوند؛ تنظیم این مقدار روی عددی بالاتر به کامپایلر امکان می‌دهد عبارت‌های اشکال‌زدایی پیچیده‌تری را پیدا کند، اما ممکن است زمان ترجمه و مصرف حافظه افزایش یابد. .IP \fBmax\-debug\-marker\-count\fR 4 .IX Item "max-debug-marker-count" آستانه‌ای را روی تعداد نشانگرهای اشکال‌زدایی (مانند نشانگرهای begin stmt) تعیین می‌کند تا از انفجار پیچیدگی هنگام درون‌خطی‌سازی (inlining) یا بسط به RTL جلوگیری شود. اگر تابعی تعداد دستورهای gimple از این دست بیشتر از حد تعیین‌شده داشته باشد، چنین دستورهایی از نسخهٔ درون‌خطی‌شدهٔ تابع و از بسط RTL آن حذف خواهند شد. .IP \fBmin\-nondebug\-insn\-uid\fR 4 .IX Item "min-nondebug-insn-uid" برای دستورالعمل‌های غیر اشکال‌زدایی (nondebug insns) از uidهایی استفاده می‌کند که از مقدار این پارامتر شروع می‌شوند. محدودهٔ زیر این پارامتر منحصراً برای دستورالعمل‌های اشکال‌زدایی ایجاد شده توسط \&\fB\-fvar\-tracking\-assignments\fR رزرو شده است، اما اگر محدودهٔ رزرو شده تمام شود، دستورالعمل‌های اشکال‌زدایی ممکن است uidهای (غیر همپوشان) بالاتر از آن را دریافت کنند. .IP \fBipa\-sra\-deref\-prob\-threshold\fR 4 .IX Item "ipa-sra-deref-prob-threshold" بهینه‌ساز IPA\-SRA اشاره‌گری را که مشخص است NULL نیست تنها در صورتی با یک یا چند پارامتر جدید جایگزین می‌کند که احتمال (به درصد، نسبت به نقطهٔ ورود تابع) ارجاع‌زدایی (dereference) آن از این پارامتر بیشتر باشد. .IP \fBipa\-sra\-ptr\-growth\-factor\fR 4 .IX Item "ipa-sra-ptr-growth-factor" بهینه‌ساز IPA\-SRA اشاره‌گر به یک متغیر تجمیعی (aggregate) را تنها زمانی با یک یا چند پارامتر جدید جایگزین می‌کند که اندازهٔ تجمیعی آن‌ها کمتر یا مساوی با \&\fBipa\-sra\-ptr\-growth\-factor\fR برابرِ اندازهٔ پارامتر اشاره‌گر اصلی باشد. .IP \fBipa\-sra\-ptrwrap\-growth\-factor\fR 4 .IX Item "ipa-sra-ptrwrap-growth-factor" حداکثر رشد مجاز اضافیِ اندازهٔ کل پارامترهای جدیدی که ipa\-sra با یک اشاره‌گر به یک متغیر تجمیعی (aggregate) جایگزین می‌کند، در صورتی که به یک متغیر محلی اشاره کند که فراخواننده فقط در آن می‌نویسد و آن را به عنوان یک آرگومان به سایر توابع ارسال می‌کند. .IP \fBipa\-sra\-max\-replacements\fR 4 .IX Item "ipa-sra-max-replacements" حداکثر بخش‌هایی از یک نوع تجمیعی (aggregate) که IPA\-SRA ردیابی می‌کند. در نتیجه، این مقدار حداکثر تعداد جایگزینی‌های یک پارامتر صوری (formal parameter) نیز هست. .IP \fBsra\-max\-scalarization\-size\-Ospeed\fR 4 .IX Item "sra-max-scalarization-size-Ospeed" .PD 0 .IP \fBsra\-max\-scalarization\-size\-Osize\fR 4 .IX Item "sra-max-scalarization-size-Osize" .PD دو گذر کاهش اسکالر تجمیع‌ها (SRA و IPA\-SRA) با هدف جایگزینی بخش‌های اسکالر نوع‌های تجمیعی با استفاده از متغیرهای اسکالر مستقل عمل می‌کنند. این پارامترها حداکثر اندازه (بر حسب واحدهای ذخیره‌سازی) نوع تجمیعی را که هنگام کامپایل برای سرعت (\fBsra\-max\-scalarization\-size\-Ospeed\fR) یا اندازه (\fBsra\-max\-scalarization\-size\-Osize\fR) برای جایگزینی در نظر گرفته می‌شود، کنترل می‌کنند. .IP \fBsra\-max\-propagations\fR 4 .IX Item "sra-max-propagations" حداکثر تعداد دسترسی‌های ساختگی (artificial accesses) که جایگزینی اسکالر تجمیع‌ها (SRA) برای هر متغیر محلی به‌منظور تسهیل انتشار کپی (copy propagation) ردیابی می‌کند. .IP \fBtm\-max\-aggregate\-size\fR 4 .IX Item "tm-max-aggregate-size" هنگام ساختن رونوشت از متغیرهای محلی-نخ (thread\-local) در یک تراکنش، این پارامتر اندازه را به بایت مشخص می‌کند که پس از آن، متغیرها بر خلاف جفت‌های توالی کد ذخیره/بازیابی، با استفاده از توابع لاگ‌برداری ذخیره می‌شوند. این گزینه تنها هنگام استفاده از \&\fB\-fgnu\-tm\fR اعمال می‌شود. .IP \fBgraphite\-max\-nb\-scop\-params\fR 4 .IX Item "graphite-max-nb-scop-params" برای جلوگیری از اثرات نمایی در تبدیلات حلقهٔ Graphite، تعداد پارامترها در یک بخش کنترل ایستا (SCoP) محدود شده است. از مقدار صفر می‌توان برای برداشتن این محدودیت استفاده کرد. متغیری که مقدار آن در زمان کامپایل ناشناخته باشد و خارج از یک SCoP تعریف شده باشد، یک پارامتر برای آن SCoP محسوب می‌شود. .IP \fBhardcfr\-max\-blocks\fR 4 .IX Item "hardcfr-max-blocks" گزینهٔ \fB\-fharden\-control\-flow\-redundancy\fR را برای توابعی که تعداد بلوک‌های آن‌ها بیشتر از مقدار تعیین‌شده است غیرفعال می‌کند. مقدار صفر هرگونه محدودیتی را برمی‌دارد. .IP \fBhardcfr\-max\-inline\-blocks\fR 4 .IX Item "hardcfr-max-inline-blocks" گزینهٔ \fB\-fharden\-control\-flow\-redundancy\fR را وادار می‌کند تا برای توابعی که تعداد بلوک‌های پایهٔ آن‌ها بیشتر از مقدار تعیین‌شده است، از بررسی برون‌خط (out\-of\-line) استفاده کند. .IP \fBloop\-block\-tile\-size\fR 4 .IX Item "loop-block-tile-size" تبدیلات انسداد حلقه (loop blocking) یا کاوش نواری (strip mining) که با \&\fB\-floop\-block\fR یا \fB\-floop\-strip\-mine\fR فعال می‌شوند، هر حلقه را در آشیانهٔ حلقه به تعداد تکرار معینی بخش‌بندی (strip mine) می‌کنند. طول نوار را می‌توان با استفاده از پارامتر \fBloop\-block\-tile\-size\fR تغییر داد. .IP \fBipa\-jump\-function\-lookups\fR 4 .IX Item "ipa-jump-function-lookups" تعداد دستورهایی را که در حین کشف آفست تابع پرش (jump function offset) پیمایش می‌شوند، مشخص می‌کند. .IP \fBipa\-cp\-value\-list\-size\fR 4 .IX Item "ipa-cp-value-list-size" بهینه‌ساز IPA\-CP تلاش می‌کند تمام مقادیر و انواع احتمالی ارسال‌شده به یک پارامتر تابع را ردیابی کند تا آن‌ها را منتشر کرده و مجازی‌زدایی (devirtualization) را انجام دهد. پارامتر \&\fBipa\-cp\-value\-list\-size\fR حداکثر تعداد مقادیر و انواعی است که برای هر پارامتر صوری یک تابع ذخیره می‌کند. .IP \fBipa\-cp\-eval\-threshold\fR 4 .IX Item "ipa-cp-eval-threshold" بهینه‌ساز IPA\-CP امتیاز خود را از اکتشافات سودآوری همانندسازی (cloning profitability heuristics) محاسبه کرده و آن دسته از فرصت‌های همانندسازی را که امتیازشان از \&\fBipa\-cp\-eval\-threshold\fR بیشتر باشد، انجام می‌دهد. .IP \fBipa\-cp\-max\-recursive\-depth\fR 4 .IX Item "ipa-cp-max-recursive-depth" حداکثر عمق همانندسازی بازگشتی برای تابع خودبازگشتی (self\-recursive). .IP \fBipa\-cp\-min\-recursive\-probability\fR 4 .IX Item "ipa-cp-min-recursive-probability" همانندسازی بازگشتی تنها زمانی انجام می‌شود که احتمال اجرای فراخوانی از این پارامتر بیشتر باشد. .IP \fBipa\-cp\-profile\-count\-base\fR 4 .IX Item "ipa-cp-profile-count-base" هنگام استفاده از گزینهٔ \fB\-fprofile\-use\fR، بهینه‌ساز IPA\-CP تعداد اجرای اندازه‌گیری‌شدهٔ یک یال در نمودار فراخوانی (call graph) را در این موقعیت درصدی در بافت‌نگار (histogram) آن‌ها، به‌عنوان مبنای محاسبات اکتشافی خود در نظر می‌گیرد. .IP \fBipa\-cp\-recursive\-freq\-factor\fR 4 .IX Item "ipa-cp-recursive-freq-factor" تعداد دفعاتی که انتشار رونوشت بین‌روالی (interprocedural copy propagation) انتظار دارد توابع بازگشتی خود را فراخوانی کنند. .IP \fBipa\-cp\-recursion\-penalty\fR 4 .IX Item "ipa-cp-recursion-penalty" جریمهٔ درصدی که توابع بازگشتی هنگام ارزیابی برای همانندسازی دریافت خواهند کرد. .IP \fBipa\-cp\-single\-call\-penalty\fR 4 .IX Item "ipa-cp-single-call-penalty" جریمهٔ درصدی که توابع شامل یک فراخوانیِ منفرد به تابعی دیگر، هنگام ارزیابی برای همانندسازی دریافت خواهند کرد. .IP \fBipa\-max\-agg\-items\fR 4 .IX Item "ipa-max-agg-items" بهینه‌ساز IPA\-CP همچنین قادر است تعدادی از مقادیر اسکالر ارسال‌شده در یک ساختار تجمیعی (aggregate) را منتشر کند. \fBipa\-max\-agg\-items\fR حداکثر تعداد چنین مقادیری را به ازای هر پارامتر کنترل می‌کند. .IP \fBipa\-cp\-loop\-hint\-bonus\fR 4 .IX Item "ipa-cp-loop-hint-bonus" هنگامی که IPA\-CP تشخیص دهد کاندیدای همانندسازی باعث مشخص شدن تعداد تکرارهای یک حلقه می‌شود، پاداشی به اندازهٔ \&\fBipa\-cp\-loop\-hint\-bonus\fR را به امتیاز سودآوری آن کاندیدا اضافه می‌کند. .IP \fBipa\-max\-loop\-predicates\fR 4 .IX Item "ipa-max-loop-predicates" حداکثر تعداد گزاره‌های متفاوتی که IPA برای توصیف زمان‌هایی که حلقه‌ها در یک تابع دارای ویژگی‌های شناخته‌شده هستند، استفاده خواهد کرد. .IP \fBipa\-max\-aa\-steps\fR 4 .IX Item "ipa-max-aa-steps" در حین تحلیل بدنهٔ توابع، IPA\-CP برای ردیابی مقادیری که توسط پارامترهای تابع به آن‌ها اشاره می‌شود، از تحلیل نام مستعار (alias analysis) استفاده می‌کند. برای اینکه زمان بیش از حدی صرف تحلیل توابع عظیم نشود، پس از بررسی \&\fBipa\-max\-aa\-steps\fR دستور اصلاح‌کنندهٔ حافظه، از تحلیل صرف‌نظر کرده و تمام حافظه را بازنویسی‌شده (clobbered) در نظر می‌گیرد. .IP \fBipa\-max\-switch\-predicate\-bounds\fR 4 .IX Item "ipa-max-switch-predicate-bounds" حداکثر تعداد نقاط انتهایی مرز برای بازه‌های case در دستور switch. برای دستورات switch که از این حد فراتر روند، IPA\-CP گزارهٔ هزینهٔ همانندسازی (که برای برآورد سود همانندسازی استفاده می‌شود) را برای حالت پیش‌فرض (default case) دستور switch ایجاد نخواهد کرد..IP \fBipa\-max\-param\-expr\-ops\fR 4 .IX Item "ipa-max-param-expr-ops" تحلیل‌گر IPA\-CP دستور شرطی‌ای را که به پارامتر خاصی از تابع ارجاع دارد تحلیل می‌کند تا سود حاصل از همانندسازی (cloning) بر اساس یک مقدار ثابت مشخص را تخمین بزند. اما اگر تعداد عملگرها در عبارت پارامتر از \&\fBipa\-max\-param\-expr\-ops\fR فراتر رود، عبارت به عنوان عبارتی پیچیده در نظر گرفته شده و توسط تحلیل IPA پردازش نمی‌شود. .IP \fBlto\-partitions\fR 4 .IX Item "lto-partitions" تعداد افرازهای (partitions) مطلوبِ تولید شده در هنگام کامپایل WHOPR را مشخص می‌کند. تعداد افرازها باید از تعداد CPUهای استفاده‌شده برای کامپایل بیشتر باشد. .IP \fBlto\-min\-partition\fR 4 .IX Item "lto-min-partition" اندازه کمینه‌ی افراز برای WHOPR (بر حسب دستورالعمل‌های تخمینی). این کار از هزینه‌های ناشی از تقسیم برنامه‌های بسیار کوچک به افرازهای بیش از حد جلوگیری می‌کند. .IP \fBlto\-max\-partition\fR 4 .IX Item "lto-max-partition" اندازه بیشینه‌ی افراز برای WHOPR (بر حسب دستورالعمل‌های تخمینی)، جهت تعیین یک حد بالا برای اندازه هر افراز مجزا. این گزینه تنها برای استفاده با افرازبندی متوازن در نظر گرفته شده است. .IP \fBlto\-partition\-locality\-frequency\-cutoff\fR 4 .IX Item "lto-partition-locality-frequency-cutoff" مخرج n از کسر 1/n بسامد اجرای فراخوانده‌شده (callee) جهت همانندسازی برای یک فراخواننده (caller) خاص. مقدار ویژه 0 مشخص می‌کند که همواره بدون حد آستانه همانندسازی انجام شود. .IP \fBlto\-partition\-locality\-size\-cutoff\fR 4 .IX Item "lto-partition-locality-size-cutoff" حد آستانه اندازه برای فراخوانده‌شده شامل فراخوانی‌های درون‌خطی (inlined) جهت همانندسازی برای یک فراخواننده خاص. .IP \fBlto\-max\-locality\-partition\fR 4 .IX Item "lto-max-locality-partition" حداکثر اندازه یک افراز محلی برای LTO (بر حسب دستورالعمل‌های تخمینی). مقدار 0 باعث استفاده از مقدار پیش‌فرض می‌شود. .IP \fBlto\-max\-streaming\-parallelism\fR 4 .IX Item "lto-max-streaming-parallelism" حداکثر تعداد فرآیندهای موازی مورد استفاده برای جاری‌سازی (streaming) در LTO. .IP \fBcxx\-max\-namespaces\-for\-diagnostic\-help\fR 4 .IX Item "cxx-max-namespaces-for-diagnostic-help" حداکثر تعداد فضاهای نام (namespaces) که هنگام شکست جستجوی نام C++ برای یک شناسه، جهت ارائه پیشنهادات بررسی می‌شوند. .IP \fBsink\-frequency\-threshold\fR 4 .IX Item "sink-frequency-threshold" حداکثر بسامد اجرای نسبی (به درصد) بلوک هدف نسبت به بلوک اصلی یک دستور، جهت مجاز شمردن پایین‌کِشی دستور (statement sinking). مقادیر بزرگ‌تر منجر به پایین‌کِشی تهاجمی‌تر دستورات می‌شوند. یک تعدیل مثبت کوچک برای دستوراتی با عملوندهای حافظه اعمال می‌شود، زیرا پایین‌کِشی آن‌ها حتی سودمندتر است. .IP \fBmax\-stores\-to\-sink\fR 4 .IX Item "max-stores-to-sink" حداکثر تعداد جفت‌های ذخیره‌سازی شرطی که می‌توان به پایین کشید. اگر برداری‌سازی (\fB\-ftree\-vectorize\fR) یا تبدیل شرطی (\fB\-ftree\-loop\-if\-convert\fR) غیرفعال باشد، مقدار آن روی 0 تنظیم می‌شود. .IP \fBcase\-values\-threshold\fR 4 .IX Item "case-values-threshold" کمترین تعداد مقادیر متفاوتی که برای آن استفاده از یک جدول پرش (jump\-table) به جای یک درخت از شاخه‌های شرطی ترجیح داده می‌شود. اگر مقدار 0 باشد، از مقدار پیش‌فرض ماشین استفاده می‌شود. .IP \fBjump\-table\-max\-growth\-ratio\-for\-size\fR 4 .IX Item "jump-table-max-growth-ratio-for-size" حداکثر نسبت رشد اندازه کد هنگام گسترش به یک جدول پرش (به درصد). این پارامتر هنگام بهینه‌سازی برای اندازه استفاده می‌شود. .IP \fBjump\-table\-max\-growth\-ratio\-for\-speed\fR 4 .IX Item "jump-table-max-growth-ratio-for-speed" حداکثر نسبت رشد اندازه کد هنگام گسترش به یک جدول پرش (به درصد). این پارامتر هنگام بهینه‌سازی برای سرعت استفاده می‌شود. .IP \fBtree\-reassoc\-width\fR 4 .IX Item "tree-reassoc-width" حداکثر تعداد دستورالعمل‌های اجرا شده به صورت موازی در درخت بازپیوندی‌شده را تعیین می‌کند. در صورت داشتن مقداری غیر صفر، این پارامتر بر قواعد اکتشافی وابسته به مقصد که به طور پیش‌فرض استفاده می‌شوند، تقدم می‌یابد. .IP \fBsched\-pressure\-algorithm\fR 4 .IX Item "sched-pressure-algorithm" انتخاب بین دو پیاده‌سازی موجود از \&\fB\-fsched\-pressure\fR. الگوریتم 1 پیاده‌سازی اصلی بوده و احتمال بیشتری دارد که از بازآرایی دستورالعمل‌ها جلوگیری کند. الگوریتم 2 به عنوان سازشی میان رویکرد نسبتاً محافظه‌کارانه الگوریتم 1 و رویکرد تقریباً تهاجمی زمان‌بند پیش‌فرض طراحی شده است. این الگوریتم اتکای بیشتری بر داشتن یک فایل ثبات (register file) منظم و رده‌های فشار ثبات دقیق دارد. برای جزئیات بیشتر به \fIhaifa\-sched.cc\fR در منابع GCC مراجعه کنید. .Sp انتخاب پیش‌فرض به مقصد بستگی دارد. .IP \fBmax\-slsr\-cand\-scan\fR 4 .IX Item "max-slsr-cand-scan" حداکثر تعداد کاندیداهای موجود را تعیین می‌کند که هنگام جستجوی پایه برای یک کاندیدای جدیدِ کاهش توان مستقیم‌خط (straight\-line strength reduction) بررسی می‌شوند. .IP \fBasan\-globals\fR 4 .IX Item "asan-globals" تشخیص سرریز بافر را برای اشیاء سراسری فعال می‌کند. این نوع حفاظت در صورت استفاده از گزینه \&\fB\-fsanitize=address\fR به طور پیش‌فرض فعال است. برای غیرفعال‌سازی حفاظت از اشیاء سراسری از \fB\-\-param asan\-globals=0\fR استفاده کنید. .IP \fBasan\-stack\fR 4 .IX Item "asan-stack" تشخیص سرریز بافر را برای اشیاء پشته فعال می‌کند. این نوع حفاظت هنگام استفاده از \fB\-fsanitize=address\fR به طور پیش‌فرض فعال است. برای غیرفعال‌سازی حفاظت از پشته از گزینه \fB\-\-param asan\-stack=0\fR استفاده کنید. .IP \fBasan\-instrument\-reads\fR 4 .IX Item "asan-instrument-reads" تشخیص سرریز بافر را برای خواندن‌های حافظه فعال می‌کند. این نوع حفاظت هنگام استفاده از \fB\-fsanitize=address\fR به طور پیش‌فرض فعال است. برای غیرفعال‌سازی حفاظت از خواندن‌های حافظه از \&\fB\-\-param asan\-instrument\-reads=0\fR استفاده کنید. .IP \fBasan\-instrument\-writes\fR 4 .IX Item "asan-instrument-writes" تشخیص سرریز بافر را برای نوشتن‌های حافظه فعال می‌کند. این نوع حفاظت هنگام استفاده از \fB\-fsanitize=address\fR به طور پیش‌فرض فعال است. برای غیرفعال‌سازی حفاظت از نوشتن‌های حافظه از گزینه \&\fB\-\-param asan\-instrument\-writes=0\fR استفاده کنید. .IP \fBasan\-memintrin\fR 4 .IX Item "asan-memintrin" تشخیص سرریز را برای توابع توکار (built\-in) فعال می‌کند. این نوع حفاظت هنگام استفاده از \fB\-fsanitize=address\fR به طور پیش‌فرض فعال است. برای غیرفعال‌سازی حفاظت از توابع توکار از \&\fB\-\-param asan\-memintrin=0\fR استفاده کنید. .IP \fBasan\-use\-after\-return\fR 4 .IX Item "asan-use-after-return" تشخیص استفاده پس از بازگشت (use\-after\-return) را فعال می‌کند. این نوع حفاظت هنگام استفاده از گزینه \fB\-fsanitize=address\fR به طور پیش‌فرض فعال است. برای غیرفعال‌سازی آن از \fB\-\-param asan\-use\-after\-return=0\fR استفاده کنید. .Sp نکته: این بررسی در زمان اجرا به طور پیش‌فرض غیرفعال است. برای فعال‌سازی آن، \f(CW\*(C`detect_stack_use_after_return=1\*(C'\fR را به متغیر محیطی \&\fBASAN_OPTIONS\fR اضافه کنید. .IP \fBasan\-instrumentation\-with\-call\-threshold\fR 4 .IX Item "asan-instrumentation-with-call-threshold" اگر تعداد دسترسی‌ها به حافظه در تابعی که کدگذاری (instrument) می‌شود بزرگ‌تر یا مساوی این عدد باشد، به جای بررسی‌های درون‌خطی از فراخوانی‌های بازگشتی (callbacks) استفاده می‌شود. برای مثال جهت غیرفعال‌سازی کد درون‌خطی از \&\fB\-\-param asan\-instrumentation\-with\-call\-threshold=0\fR استفاده کنید. .IP \fBasan\-kernel\-mem\-intrinsic\-prefix\fR 4 .IX Item "asan-kernel-mem-intrinsic-prefix" در صورت غیرصفر بودن، فراخوانی‌های \f(CW\*(C`memcpy\*(C'\fR، \f(CW\*(C`memset\*(C'\fR و \f(CW\*(C`memmove\*(C'\fR را به ترتیب برای \fB\-fsanitize=kernel\-address\fR یا \fB\-fsanitize=kernel\-hwaddress\fR، با \fB_\|_asan_\fR یا \fB_\|_hwasan_\fR پیشوندگذاری می‌کند. .IP \fBhwasan\-instrument\-stack\fR 4 .IX Item "hwasan-instrument-stack" ابزارمندسازی hwasan را برای متغیرهای تخصیص‌یافته روی پشته با اندازه ایستا فعال می‌کند. این نوع ابزارمندسازی هنگام استفاده از \&\fB\-fsanitize=hwaddress\fR به طور پیش‌فرض فعال و هنگام استفاده از \&\fB\-fsanitize=kernel\-hwaddress\fR به طور پیش‌فرض غیرفعال است. برای غیرفعال‌سازی ابزارمندسازی پشته از \&\fB\-\-param hwasan\-instrument\-stack=0\fR، و برای فعال‌سازی آن از \&\fB\-\-param hwasan\-instrument\-stack=1\fR استفاده کنید. .IP \fBhwasan\-random\-frame\-tag\fR 4 .IX Item "hwasan-random-frame-tag" هنگام استفاده از ابزارمندسازی پشته، برچسب‌های متغیرهای پشته را با استفاده از یک توالی قطعی که با یک برچسب تصادفی برای هر فریم آغاز می‌شود تعیین می‌کند. با تنظیم‌نشدن این پارامتر، برچسب‌ها با استفاده از همان توالی اما با شروع از 1 انتخاب می‌شوند. این مورد به طور پیش‌فرض برای \fB\-fsanitize=hwaddress\fR فعال بوده و برای \fB\-fsanitize=kernel\-hwaddress\fR غیرقابل دسترس است. برای غیرفعال‌سازی آن از \fB\-\-param hwasan\-random\-frame\-tag=0\fR استفاده کنید. .IP \fBhwasan\-instrument\-allocas\fR 4 .IX Item "hwasan-instrument-allocas" ابزارمندسازی hwasan را برای متغیرهای تخصیص‌یافته روی پشته با اندازه پویا فعال می‌کند. این نوع ابزارمندسازی هنگام استفاده از \&\fB\-fsanitize=hwaddress\fR به طور پیش‌فرض فعال و هنگام استفاده از \&\fB\-fsanitize=kernel\-hwaddress\fR به طور پیش‌فرض غیرفعال است. برای غیرفعال‌سازی ابزارمندسازی چنین متغیرهایی از \&\fB\-\-param hwasan\-instrument\-allocas=0\fR، و برای فعال‌سازی آن از \&\fB\-\-param hwasan\-instrument\-allocas=1\fR استفاده کنید. .IP \fBhwasan\-instrument\-reads\fR 4 .IX Item "hwasan-instrument-reads" بررسی‌های hwasan را روی خواندن‌های حافظه فعال می‌کند. ابزارمندسازی خواندن‌ها به طور پیش‌فرض برای هر دو گزینه \fB\-fsanitize=hwaddress\fR و \&\fB\-fsanitize=kernel\-hwaddress\fR فعال است. برای غیرفعال‌سازی بررسی خواندن‌های حافظه از \&\fB\-\-param hwasan\-instrument\-reads=0\fR استفاده کنید. .IP \fBhwasan\-instrument\-writes\fR 4 .IX Item "hwasan-instrument-writes" بررسی‌های hwasan را روی نوشتن‌های حافظه فعال می‌کند. ابزارمندسازی نوشتن‌ها به طور پیش‌فرض برای هر دو گزینه \fB\-fsanitize=hwaddress\fR و \&\fB\-fsanitize=kernel\-hwaddress\fR فعال است. برای غیرفعال‌سازی بررسی نوشتن‌های حافظه از \&\fB\-\-param hwasan\-instrument\-writes=0\fR استفاده کنید. .IP \fBhwasan\-instrument\-mem\-intrinsics\fR 4 .IX Item "hwasan-instrument-mem-intrinsics" ابزارمندسازی hwasan را برای توابع توکار فعال می‌کند. ابزارمندسازی این توابع توکار به طور پیش‌فرض برای هر دوی \fB\-fsanitize=hwaddress\fR و \fB\-fsanitize=kernel\-hwaddress\fR فعال است. برای غیرفعال‌سازی ابزارمندسازی توابع توکار از \&\fB\-\-param hwasan\-instrument\-mem\-intrinsics=0\fR استفاده کنید..IP \fBuse\-after\-scope\-direct\-emission\-threshold\fR 4 .IX Item "use-after-scope-direct-emission-threshold" اگر اندازهٔ یک متغیر محلی بر حسب بایت کوچک‌تر یا مساوی این مقدار باشد، به جای استفاده از فراخوانی‌های بازگشتی زمان اجرا (run\-time callbacks)، حافظهٔ سایه (shadow memory) مستقیماً مسموم (poison) یا رفع مسمومیت (unpoison) می‌شود. .IP \fBtsan\-distinguish\-volatile\fR 4 .IX Item "tsan-distinguish-volatile" تولید ابزاردقیق‌سازی (instrumentation) ویژه برای دسترسی‌ها به متغیرهای فرار (volatiles). .IP \fBtsan\-instrument\-func\-entry\-exit\fR 4 .IX Item "tsan-instrument-func-entry-exit" تولید فراخوانی‌های ابزاردقیق‌سازی به _\|\fB_tsan_func_entry()\fR و _\|\fB_tsan_func_exit()\fR. .IP \fBmax\-fsm\-thread\-path\-insns\fR 4 .IX Item "max-fsm-thread-path-insns" حداکثر تعداد دستورالعمل‌ها برای رونوشت‌برداری هنگام تکثیر بلوک‌ها روی یک مسیر پرش ریسه‌ای ماشین خودکاره با حالت متناهی (FSM jump thread path). .IP \fBthreader\-debug\fR 4 .IX Item "threader-debug" threader\-debug=[none|all] خروجی پرگویهٔ (verbose dump) حل‌کنندهٔ threader را فعال می‌کند. .IP \fBparloops\-chunk\-size\fR 4 .IX Item "parloops-chunk-size" اندازهٔ تکه (chunk size) در زمان‌بندی omp برای حلقه‌های موازی‌شده توسط parloops. .IP \fBparloops\-schedule\fR 4 .IX Item "parloops-schedule" نوع زمان‌بندی omp برای حلقه‌های موازی‌شده توسط parloops (شامل static، dynamic، guided، auto، runtime). .IP \fBparloops\-min\-per\-thread\fR 4 .IX Item "parloops-min-per-thread" حداقل تعداد تکرارهای درونی‌ترین حلقهٔ موازی‌شده به ازای هر رشته (thread) که برای آن، حالت موازی‌شده بر حالت تک‌رشته‌ای ترجیح داده می‌شود. توجه داشته باشید که برای یک آشیانهٔ حلقهٔ موازی‌شده، حداقل تعداد تکرارهای بیرونی‌ترین حلقه به ازای هر رشته، دو است. .IP \fBmax\-ssa\-name\-query\-depth\fR 4 .IX Item "max-ssa-name-query-depth" حداکثر عمق بازگشت هنگام پرس‌وجوی ویژگی‌های نام‌های SSA در مواردی مانند روتین‌های fold. هر سطح از بازگشت معادل پیمایش یک زنجیرهٔ use\-def است. .IP \fBmax\-speculative\-devirt\-maydefs\fR 4 .IX Item "max-speculative-devirt-maydefs" حداکثر تعداد may\-defهایی که هنگام جست‌وجو برای یک must\-def تعیین‌کنندهٔ نوع پویای یک شیء بررسی می‌شوند؛ شیئی که یک فراخوانی مجازی (virtual call) را فرا می‌خواند که ممکن است بتوان آن را به صورت حدسی مجازی‌زدایی (devirtualize) کرد. .IP \fBranger\-debug\fR 4 .IX Item "ranger-debug" نوع خروجی اشکال‌زدایی تولید شده برای محدوده‌ها (ranges) را مشخص می‌کند. .IP \fBunroll\-jam\-min\-percent\fR 4 .IX Item "unroll-jam-min-percent" حداقل درصد ارجاعات حافظه که باید در بهینه‌سازی حذف شوند تا تبدیل unroll\-and\-jam سودمند در نظر گرفته شود. .IP \fBunroll\-jam\-max\-unroll\fR 4 .IX Item "unroll-jam-max-unroll" حداکثر تعداد دفعاتی که حلقهٔ بیرونی باید توسط تبدیل unroll\-and\-jam باز شود (unroll شود). .IP \fBmax\-rtl\-if\-conversion\-unpredictable\-cost\fR 4 .IX Item "max-rtl-if-conversion-unpredictable-cost" حداکثر هزینهٔ مجاز برای دنباله‌ای که توسط گذر RTL if\-conversion برای یک شاخهٔ غیرقابل‌پیش‌بینی تولید می‌شود. .IP \fBmax\-variable\-expansions\-in\-unroller\fR 4 .IX Item "max-variable-expansions-in-unroller" در صورت استفاده از \fB\-fvariable\-expansion\-in\-unroller\fR، حداکثر تعداد دفعاتی است که یک متغیر مشخص در طول باز کردن حلقه گسترش می‌یابد. .IP \fBpartial\-inlining\-entry\-probability\fR 4 .IX Item "partial-inlining-entry-probability" حداکثر احتمال بلوک پایه‌ای (BB) ورودی ناحیهٔ تقسیم‌شده (به درصد نسبت به BB ورودی تابع) برای انجام درون‌خط‌سازی جزئی (partial inlining). .IP \fBmax\-tracked\-strlens\fR 4 .IX Item "max-tracked-strlens" حداکثر تعداد رشته‌هایی که گذر بهینه‌سازی strlen طول آن‌ها را ردگیری خواهد کرد. .IP \fBgcse\-after\-reload\-partial\-fraction\fR 4 .IX Item "gcse-after-reload-partial-fraction" نسبت آستانه برای انجام حذف افزونگی جزئی (partial redundancy elimination) پس از reload. .IP \fBgcse\-after\-reload\-critical\-fraction\fR 4 .IX Item "gcse-after-reload-critical-fraction" نسبت آستانهٔ تعداد اجرای یال‌های بحرانی که اجازهٔ انجام حذف افزونگی پس از reload را می‌دهد. .IP \fBmax\-loop\-header\-insns\fR 4 .IX Item "max-loop-header-insns" حداکثر تعداد دستورالعمل‌ها (insns) در سرآیند حلقه که توسط گذر کپی سرآیند حلقه (copy loop headers) تکثیر می‌شوند. .IP \fBvect\-epilogues\-nomask\fR 4 .IX Item "vect-epilogues-nomask" فعال‌سازی برداری‌سازی مؤخرهٔ حلقه با استفاده از بردار با اندازهٔ کوچک‌تر. .IP \fBvect\-partial\-vector\-usage\fR 4 .IX Item "vect-partial-vector-usage" کنترل می‌کند که برداری‌ساز حلقه چه زمانی بارگذاری‌ها و ذخیره‌سازی‌های برداری جزئی را به عنوان جایگزینی برای بازگشت به کد اسکالر در نظر بگیرد. مقدار 0 برداری‌ساز را از استفاده از بارگذاری‌ها و ذخیره‌سازی‌های جزئی بردار کاملاً بازمی‌دارد. مقدار 1 در صورتی بارگذاری‌ها و ذخیره‌سازی‌های جزئی بردار را مجاز می‌داند که برداری‌سازی، نیاز به تکرار کد را برطرف کند. مقدار 2 استفاده از آن‌ها را در تمامی حلقه‌ها مجاز می‌کند. این پارامتر فقط روی مقصدهایی اثر دارد که از بارگذاری‌ها و ذخیره‌سازی‌های جزئی بردار پشتیبانی می‌کنند. .IP \fBvect\-inner\-loop\-cost\-factor\fR 4 .IX Item "vect-inner-loop-cost-factor" حداکثر ضریبی که برداری‌ساز حلقه بر هزینهٔ گزاره‌ها در یک حلقهٔ درونی نسبت به حلقه‌ای که برداری‌سازی می‌شود اعمال می‌کند. ضریب اعمال‌شده بیشینهٔ تعداد تکرارهای تخمینی حلقه درونی و این پارامتر است. مقدار پیش‌فرض این پارامتر 50 است. .IP \fBvect\-induction\-float\fR 4 .IX Item "vect-induction-float" فعال‌سازی برداری‌سازی حلقه برای متغیرهای القایی ممیز شناور (floating point inductions). .IP \fBvect\-force\-slp\fR 4 .IX Item "vect-force-slp" اجبار به استفاده از SLP هنگام برداری‌سازی، و اعلام شکست در صورت عدم امکان. .IP \fBvrp\-block\-limit\fR 4 .IX Item "vrp-block-limit" حداکثر تعداد بلوک‌های پایه‌ای پیش از آنکه VRP به الگوریتمی با مصرف حافظهٔ کمتر تغییر وضعیت دهد. .IP \fBvrp\-sparse\-threshold\fR 4 .IX Item "vrp-sparse-threshold" حداکثر تعداد بلوک‌های پایه‌ای پیش از اینکه VRP از یک حافظهٔ پنهان نگاشت بیتی خلوت (sparse bitmap cache) استفاده کند. .IP \fBvrp\-switch\-limit\fR 4 .IX Item "vrp-switch-limit" حداکثر تعداد یال‌های خروجی در یک عبارت switch پیش از آنکه VRP از پردازش آن صرف‌نظر کند. .IP \fBvrp\-vector\-threshold\fR 4 .IX Item "vrp-vector-threshold" حداکثر تعداد بلوک‌های پایه‌ای برای اینکه VRP از یک بردار حافظهٔ پنهان پایه‌ای استفاده کند. .IP \fBavoid\-fma\-max\-bits\fR 4 .IX Item "avoid-fma-max-bits" حداکثر تعداد بیت‌هایی که برای آن‌ها از ایجاد دستورالعمل‌های FMA اجتناب می‌شود. .IP \fBfully\-pipelined\-fma\fR 4 .IX Item "fully-pipelined-fma" مشخص می‌کند که آیا مقصد دستورالعمل‌های FMA را کاملاً خط‌لوله‌ای (pipeline) می‌کند یا خیر. اگر غیرصفر باشد، شرکت‌پذیری مجدد (reassociation) با فرض اینکه FMUL و FMA از همان واحدهایی استفاده می‌کنند که FADD را نیز اجرا می‌کنند، مزیت موازی‌سازی بخش ضرب و بخش جمع FMA را در نظر می‌گیرد. .IP \fBsms\-loop\-average\-count\-threshold\fR 4 .IX Item "sms-loop-average-count-threshold" یک مقدار آستانه برای میانگین دفعات اجرای حلقه که توسط زمان‌بند پیمانه‌ای نوسانی (swing modulo scheduler) در نظر گرفته می‌شود. .IP \fBsms\-dfa\-history\fR 4 .IX Item "sms-dfa-history" تعداد چرخه‌هایی که زمان‌بند پیمانه‌ای نوسانی هنگام بررسی تداخل‌ها با استفاده از DFA در نظر می‌گیرد. .IP \fBgraphite\-allow\-codegen\-errors\fR 4 .IX Item "graphite-allow-codegen-errors" اینکه آیا هنگام فعال بودن \fB\-fchecking\fR خطاهای تولید کد (codegen) باید به عنوان خطای داخلی کامپایلر (ICE) تلقی شوند یا خیر. .IP \fBsms\-max\-ii\-factor\fR 4 .IX Item "sms-max-ii-factor" ضریبی برای تنظیم حد بالای مورد استفاده توسط زمان‌بند پیمانه‌ای نوسانی جهت زمان‌بندی یک حلقه. .IP \fBlra\-max\-considered\-reload\-pseudos\fR 4 .IX Item "lra-max-considered-reload-pseudos" حداکثر تعداد ثبات‌های مجازی بارگذاری مجدد (reload pseudos) که در حین ریزش (spilling) یک ثبات مجازی غیربارگذاری مجدد در نظر گرفته می‌شوند. .IP \fBmax\-pow\-sqrt\-depth\fR 4 .IX Item "max-pow-sqrt-depth" حداکثر عمق زنجیره‌های sqrt مورد استفاده هنگام ترکیب توان‌رسانی با یک ثابت حقیقی. .IP \fBmax\-dse\-active\-local\-stores\fR 4 .IX Item "max-dse-active-local-stores" حداکثر تعداد ذخیره‌سازی‌های محلی فعال در حذف ذخیره‌سازی‌های مرده (dead store elimination) در سطح RTL. .IP \fBasan\-instrument\-allocas\fR 4 .IX Item "asan-instrument-allocas" فعال‌سازی حفاظت allocaها و VLAها در asan. .IP \fBmax\-iterations\-computation\-cost\fR 4 .IX Item "max-iterations-computation-cost" حد مجاز هزینهٔ یک عبارت برای محاسبهٔ تعداد تکرارها. .IP \fBmax\-isl\-operations\fR 4 .IX Item "max-isl-operations" حداکثر تعداد عملیات‌های isl؛ مقدار 0 به معنای نامحدود است. .IP \fBgraphite\-max\-arrays\-per\-scop\fR 4 .IX Item "graphite-max-arrays-per-scop" حداکثر تعداد آرایه‌ها در هر scop. .IP \fBmax\-vartrack\-reverse\-op\-size\fR 4 .IX Item "max-vartrack-reverse-op-size" حداکثر اندازهٔ فهرست مکان‌ها (loc list) که باید عملیات‌های معکوس برای آن اضافه شود. .IP \fBfsm\-scale\-path\-stmts\fR 4 .IX Item "fsm-scale-path-stmts" ضریب مقیاس برای اعمال روی تعداد گزاره‌ها در یک مسیر پرش ریسه‌ای که از یک یال بازگشتی (backedge) حلقه عبور می‌کند، هنگام مقایسه با \&\fB\-\-param=max\-jump\-thread\-duplication\-stmts\fR. .IP \fBuninit\-control\-dep\-attempts\fR 4 .IX Item "uninit-control-dep-attempts" حداکثر تعداد فراخوانی‌های تودرتو برای جست‌وجوی وابستگی‌های کنترلی در طول تحلیل متغیرهای مقداردهی‌نشده. .IP \fBuninit\-max\-chain\-len\fR 4 .IX Item "uninit-max-chain-len" حداکثر تعداد گزاره‌های AND شده به ازای هر گزارهٔ OR شده در زنجیرهٔ گزاره‌های نرمال‌شده. .IP \fBuninit\-max\-num\-chains\fR 4 .IX Item "uninit-max-num-chains" حداکثر تعداد گزاره‌های OR شده در زنجیرهٔ گزاره‌های نرمال‌شده..IP \fBuninit\-max\-prune\-work\fR 4 .IX Item "uninit-max-prune-work" حداکثر مقدار کاری که برای هرس کردن مسیرهایی که در آن‌ها متغیر همواره مقداردهی اولیه شده است، انجام می‌شود. .IP \fBsched\-autopref\-queue\-depth\fR 4 .IX Item "sched-autopref-queue-depth" پرچم کنترلی مدل زمان‌بند پیش‌واکشی خودکار سخت‌افزاری. تعداد چرخه‌های روبه‌جلو که مدل بررسی می‌کند؛ در \*(Aq \&\*(Aq تنها اکتشاف مرتب‌سازی دستورالعمل‌ها فعال می‌شود. .IP \fBloop\-versioning\-max\-inner\-insns\fR 4 .IX Item "loop-versioning-max-inner-insns" حداکثر تعداد دستورالعمل‌هایی که یک حلقه درونی می‌تواند داشته باشد، پیش از آنکه گذر نسخه‌بندی حلقه آن را برای کپی کردن بیش از حد بزرگ در نظر بگیرد. .IP \fBloop\-versioning\-max\-outer\-insns\fR 4 .IX Item "loop-versioning-max-outer-insns" حداکثر تعداد دستورالعمل‌هایی که یک حلقه بیرونی می‌تواند داشته باشد، پیش از آنکه گذر نسخه‌بندی حلقه آن را برای کپی کردن بیش از حد بزرگ در نظر بگیرد، بدون احتساب دستورالعمل‌هایی در حلقه‌های درونی که مستقیماً از نسخه‌بندی بهره‌مند می‌شوند. .IP \fBssa\-name\-def\-chain\-limit\fR 4 .IX Item "ssa-name-def-chain-limit" حداکثر تعداد انتساب‌های SSA_NAME برای دنبال کردن جهت تعیین یک ویژگی از متغیر مانند مقدار آن. این گزینه تعداد تکرارها یا فراخوانی‌های بازگشتی GCC را هنگام بهینه‌سازی برخی عبارت‌ها یا هنگام تعیین اعتبار آن‌ها پیش از صدور پیام‌های تشخیصی محدود می‌کند. .IP \fBstore\-merging\-max\-size\fR 4 .IX Item "store-merging-max-size" حداکثر اندازه یک ناحیه ادغام ذخیره‌سازی بر حسب بایت. .IP \fBstore\-forwarding\-max\-distance\fR 4 .IX Item "store-forwarding-max-distance" حداکثر فاصله بر حسب تعداد دستورالعمل که یک ذخیره‌سازی کوچک هدایت‌شده به یک بارگذاری بزرگ‌تر ممکن است متوقف شود. مقدار \*(Aq0\*(Aq بررسی‌های هزینه را برای گذر avoid\-store\-forwarding غیرفعال می‌کند. .IP \fBhash\-table\-verification\-limit\fR 4 .IX Item "hash-table-verification-limit" تعداد عنصرهایی که راستی‌آزمایی جدول درهم‌سازی برای آن‌ها به ازای هر عنصر جست‌وجوشده انجام می‌شود. .IP \fBmax\-find\-base\-term\-values\fR 4 .IX Item "max-find-base-term-values" حداکثر تعداد VALUEهای پردازش‌شده در طول یک فراخوانی find_base_term. .IP \fBanalyzer\-max\-enodes\-per\-program\-point\fR 4 .IX Item "analyzer-max-enodes-per-program-point" حداکثر تعداد گره‌های منفجرشده به ازای هر نقطه از برنامه در تحلیل‌گر، پیش از خاتمه دادن به تحلیل آن نقطه. .IP \fBanalyzer\-max\-constraints\fR 4 .IX Item "analyzer-max-constraints" حداکثر تعداد محدودیت‌ها در هر وضعیت. .IP \fBanalyzer\-min\-snodes\-for\-call\-summary\fR 4 .IX Item "analyzer-min-snodes-for-call-summary" حداقل تعداد اَبَرگره‌ها درون یک تابع تا تحلیل‌گر خلاصه‌سازی اثرات آن را در نقاط فراخوانی مد نظر قرار دهد. .IP \fBanalyzer\-max\-enodes\-for\-full\-dump\fR 4 .IX Item "analyzer-max-enodes-for-full-dump" حداکثر عمق گره‌های منفجرشده که باید در یک dot dump ظاهر شوند، پیش از تغییر حالت به قالبی با پرگویی کمتر. .IP \fBanalyzer\-max\-recursion\-depth\fR 4 .IX Item "analyzer-max-recursion-depth" حداکثر دفعاتی که یک نقطه فراخوانی می‌تواند در یک پشته فراخوانی درون تحلیل‌گر ظاهر شود، پیش از آنکه تحلیل فراخوانی‌ای که بازگشت عمیق‌تری دارد خاتمه یابد. .IP \fBanalyzer\-max\-svalue\-depth\fR 4 .IX Item "analyzer-max-svalue-depth" حداکثر عمق یک مقدار نمادین، پیش از تقریب زدن مقدار به عنوان نامعلوم. .IP \fBanalyzer\-max\-infeasible\-edges\fR 4 .IX Item "analyzer-max-infeasible-edges" حداکثر تعداد یال‌های نشدنی برای رد کردن، پیش از اعلام یک تشخیص به عنوان نشدنی. .IP \fBgimple\-fe\-computed\-hot\-bb\-threshold\fR 4 .IX Item "gimple-fe-computed-hot-bb-threshold" تعداد دفعات اجرای یک بلوک پایه که داغ در نظر گرفته می‌شود. این پارامتر تنها در GIMPLE FE استفاده می‌شود. .IP \fBanalyzer\-bb\-explosion\-factor\fR 4 .IX Item "analyzer-bb-explosion-factor" حداکثر تعداد گره‌های منفجرشده \*(Aqafter supernode\*(Aq درون تحلیل‌گر به ازای هر اَبَرگره، پیش از پایان دادن به تحلیل. .IP \fBanalyzer\-text\-art\-string\-ellipsis\-threshold\fR 4 .IX Item "analyzer-text-art-string-ellipsis-threshold" تعداد بایت‌هایی که در آن رشته‌های تحت‌اللفظی در نمودارهای هنر متنی تحلیل‌گر کوتاه‌سازی می‌شوند. .IP \fBanalyzer\-text\-art\-ideal\-canvas\-width\fR 4 .IX Item "analyzer-text-art-ideal-canvas-width" عرض ایده‌آل بر حسب نویسه برای نمودارهای هنر متنی تولیدشده توسط تحلیل‌گر. .IP \fBanalyzer\-text\-art\-string\-ellipsis\-head\-len\fR 4 .IX Item "analyzer-text-art-string-ellipsis-head-len" تعداد بایت‌های تحت‌اللفظی برای نمایش در ابتدای یک رشته تحت‌اللفظی در هنر متنی هنگام کوتاه‌سازی آن. .IP \fBanalyzer\-text\-art\-string\-ellipsis\-tail\-len\fR 4 .IX Item "analyzer-text-art-string-ellipsis-tail-len" تعداد بایت‌های تحت‌اللفظی برای نمایش در انتهای یک رشته تحت‌اللفظی در هنر متنی هنگام کوتاه‌سازی آن. .IP \fBranger\-logical\-depth\fR 4 .IX Item "ranger-logical-depth" حداکثر عمق ارزیابی عبارت منطقی که ranger هنگام ارزیابی محدوده‌های یال خروجی بررسی خواهد کرد. .IP \fBranger\-recompute\-depth\fR 4 .IX Item "ranger-recompute-depth" حداکثر عمق زنجیره‌های دستورالعمل برای در نظر گرفتن جهت محاسبه مجدد در محاسبه‌گر محدوده خروجی. .IP \fBrelation\-block\-limit\fR 4 .IX Item "relation-block-limit" حداکثر تعداد رابطه‌هایی که پیشگو در یک بلوک پایه ثبت خواهد کرد. .IP \fBtransitive\-relations\-work\-bound\fR 4 .IX Item "transitive-relations-work-bound" حد کار هنگام کشف رابطه‌های تعدی‌پذیر از روی رابطه‌های موجود. .IP \fBmin\-pagesize\fR 4 .IX Item "min-pagesize" حداقل اندازه صفحه برای اهداف هشدار و برداری‌سازی با خروج زودهنگام. .IP \fBopenacc\-kernels\fR 4 .IX Item "openacc-kernels" حالت مدیریت سازه‌های \`kernels\*(Aq در OpenACC را مشخص می‌کند. با \fB\-\-param=openacc\-kernels=decompose\fR، سازه‌های \`kernels\*(Aq در OpenACC به بخش‌هایی تجزیه می‌شوند، توالی‌ای از سازه‌های محاسباتی که هر یک سپس به صورت مجزا مدیریت می‌شوند. این ویژگی در حال توسعه است. با \fB\-\-param=openacc\-kernels=parloops\fR، سازه‌های \`kernels\*(Aq در OpenACC به‌طور یکجا توسط گذر \fBparloops\fR مدیریت می‌شوند. این مقدار پیش‌فرض فعلی است. .IP \fBopenacc\-privatization\fR 4 .IX Item "openacc-privatization" کنترل می‌کند که آیا گزینه‌های \fB\-fopt\-info\-omp\-note\fR و گزینه‌های قابل اعمال \&\fB\-fdump\-tree\-*\-details\fR پیام‌های تشخیصی خصوصی‌سازی OpenACC را منتشر کنند یا خیر. با \fB\-\-param=openacc\-privatization=quiet\fR، تشخیصی انجام نمی‌شود. این مقدار پیش‌فرض فعلی است. با \fB\-\-param=openacc\-privatization=noisy\fR، تشخیص انجام می‌شود. .IP \fBcycle\-accurate\-model\fR 4 .IX Item "cycle-accurate-model" مشخص می‌کند که آیا GCC باید فرض کند که توصیف زمان‌بندی عمدتاً یک مدل چرخه‌دقیق از پردازنده هدف است که کد قرار است روی آن اجرا شود (در نبود عدم‌دسترسی به حافظه نهان). مقدار غیرصفر بدین معناست که مدل زمان‌بندی انتخاب‌شده دقیق است و احتمالاً یک پردازنده ترتیبی را توصیف می‌کند، و اینکه زمان‌بندی باید به‌طور تهاجمی متغیرها را سرریز کند تا هرگونه حباب خط لوله پر شود. این مقدار پیش‌فرض فعلی است. مقدار صفر بدین معناست که توصیف زمان‌بندی ممکن است در دسترس یا دقیق نباشد یا شاید اصلاً قابل اعمال نباشد، مانند پردازنده‌های نامرتب امروزی. .RE .RS 4 .Sp انتخاب‌های زیر برای \fIname\fR در مقصدهای AArch64 در دسترس هستند: .IP \fBaarch64\-vect\-compare\-costs\fR 4 .IX Item "aarch64-vect-compare-costs" هنگام برداری‌سازی، استفاده از چندین رویکرد مختلف را بررسی کرده و از مدل هزینه برای انتخاب کم‌هزینه‌ترین رویکرد استفاده می‌کند. این شامل موارد زیر است: .RS 4 .IP * 4 آزمودن هر دو مورد SVE و Advanced SIMD، هنگامی که SVE در دسترس است. .IP * 4 تلاش برای استفاده از بردارهای ۶۴ بیتی Advanced SIMD برای کوچک‌ترین عناصر داده، به جای استفاده از بردارهای ۱۲۸ بیتی برای همه چیز. .IP * 4 تلاش برای استفاده از بردارهای SVE «بازنشده» ("unpacked") برای عناصر کوچک‌تر. این شامل ذخیره عناصر کوچک‌تر در ظرف‌های بزرگ‌تر و دسترسی به عناصر با بارگذاری‌های گسترش‌دهنده و ذخیره‌سازی‌های کوتاه‌کننده است. .RE .RS 4 .RE .IP \fBaarch64\-float\-recp\-precision\fR 4 .IX Item "aarch64-float-recp-precision" تعداد تکرارهای نیوتن برای محاسبه معکوس نوع float. هنگامی که تقریب تقسیم فعال باشد، دقت تقسیم متناسب با این پارامتر است. مقدار پیش‌فرض 1 است. .IP \fBaarch64\-double\-recp\-precision\fR 4 .IX Item "aarch64-double-recp-precision" تعداد تکرارهای نیوتن برای محاسبه معکوس نوع double. هنگامی که تقریب تقسیم فعال باشد، دقت تقسیم متناسب با این پارامتر است. مقدار پیش‌فرض 2 است. .IP \fBaarch64\-autovec\-preference\fR 4 .IX Item "aarch64-autovec-preference" یک راهبرد گزینش ISA را برای برداری‌سازی خودکار اجبار می‌کند. .RS 4 .IP \fBdefault\fR 4 .IX Item "default" استفاده از روش‌های اکتشافی پیش‌فرض. .IP \fBasimd\-only\fR 4 .IX Item "asimd-only" تنها استفاده از Advanced SIMD برای برداری‌سازی خودکار. .IP \fBsve\-only\fR 4 .IX Item "sve-only" تنها استفاده از SVE برای برداری‌سازی خودکار. .IP \fBprefer\-asimd\fR 4 .IX Item "prefer-asimd" استفاده از هر دو مورد Advanced SIMD و SVE. ترجیح دادن Advanced SIMD هنگامی که هزینه‌ها برابر برآورد شوند..IP \fBprefer\-sve\fR 4 .IX Item "prefer-sve" از هر دو Advanced SIMD و SVE استفاده می‌کند. در صورتی که هزینه‌ها برابر برآورد شوند، SVE را ترجیح می‌دهد. .RE .RS 4 .RE .IP \fBaarch64\-ldp\-policy\fR 4 .IX Item "aarch64-ldp-policy" سیاست دقیق برای جفت‌های بارگذاری (load pairs). با \fB\-\-param=aarch64\-ldp\-policy=default\fR، از سیاست ساختار تنظیمات (tuning structure) استفاده می‌کند. این مقدار پیش‌فرض فعلی است. با \fB\-\-param=aarch64\-ldp\-policy=always\fR، بدون توجه به هم‌ترازی دستور ldp را صادر می‌کند. با \fB\-\-param=aarch64\-ldp\-policy=never\fR، دستور ldp را صادر نمی‌کند. با \fB\-\-param=aarch64\-ldp\-policy=aligned\fR، تنها در صورتی ldp را صادر می‌کند که اشاره‌گر مبدأ حداقل به اندازهٔ دو برابر هم‌ترازی نوع داده هم‌تراز باشد. .IP \fBaarch64\-stp\-policy\fR 4 .IX Item "aarch64-stp-policy" سیاست دقیق برای جفت‌های ذخیره‌سازی (store pairs). با \fB\-\-param=aarch64\-stp\-policy=default\fR، از سیاست ساختار تنظیمات استفاده می‌کند. این مقدار پیش‌فرض فعلی است. با \fB\-\-param=aarch64\-stp\-policy=always\fR، بدون توجه به هم‌ترازی دستور stp را صادر می‌کند. با \fB\-\-param=aarch64\-stp\-policy=never\fR، دستور stp را صادر نمی‌کند. با \fB\-\-param=aarch64\-stp\-policy=aligned\fR، تنها در صورتی stp را صادر می‌کند که اشاره‌گر مبدأ حداقل به اندازهٔ دو برابر هم‌ترازی نوع داده هم‌تراز باشد. .IP \fBaarch64\-ldp\-alias\-check\-limit\fR 4 .IX Item "aarch64-ldp-alias-check-limit" محدودیتی بر تعداد بررسی‌های نام مستعار (alias checks) که توسط گذر ادغام جفت‌های بارگذاری/ذخیره‌سازی در AArch64 هنگام تلاش برای تشکیل یک ldp/stp انجام می‌شود. مقادیر بالاتر، این گذر را در بازآرایی بارگذاری‌ها روی ذخیره‌سازی‌ها به بهای افزایش زمان کامپایل تهاجمی‌تر می‌کند. .IP \fBaarch64\-ldp\-writeback\fR 4 .IX Item "aarch64-ldp-writeback" پارامتری برای کنترل اینکه در گذر ادغام جفت‌های بارگذاری/ذخیره‌سازی AArch64 کدام فرصت‌های پس‌نویسی (writeback) مدیریت شوند. مقدار صفر مدیریت پس‌نویسی را غیرفعال می‌کند. مقدار یک به این معنی است که در صورت امکان تلاش می‌شود جفت‌هایی تشکیل شوند که شامل یک یا چند دسترسی مجزای writeback موجود باشند. مقدار دو به این معنی است که علاوه بر آن تلاش می‌شود با ادغام به‌روزرسانی‌های مخرب انتهاییِ ثبات پایه که توسط یک جفت استفاده می‌شود، فرصت‌های writeback به صورت بهینه‌جویانه ایجاد شوند. .IP \fBaarch64\-loop\-vect\-issue\-rate\-niters\fR 4 .IX Item "aarch64-loop-vect-issue-rate-niters" تنظیمات (tuning) برای برخی از پردازنده‌های AArch64 تلاش می‌کند هنگام تصمیم‌گیری دربارهٔ اینکه یک حلقه باید با استفاده از SVE برداری‌سازی شود، با Advanced SIMD برداری‌سازی شود یا اصلاً برداری‌سازی نشود، هر دو عامل تأخیر (latencies) و نرخ صدور (issue rates) را در نظر بگیرد. اگر این پارامتر روی \fIn\fR تنظیم شود، GCC از این روش شهودی برای حلقه‌هایی که مشخص است در کمتر از \fIn\fR تکرار Advanced SIMD اجرا می‌شوند، استفاده نخواهد کرد. .IP \fBaarch64\-vect\-unroll\-limit\fR 4 .IX Item "aarch64-vect-unroll-limit" برداری‌ساز (vectorizer) از اطلاعات تنظیمات موجود برای تعیین اینکه آیا باز کردن حلقهٔ برداری‌سازی‌شدهٔ اصلی سودمند است یا خیر و تا چه اندازه، استفاده می‌کند. این پارامتر حد بالای میزان باز کردن حلقهٔ اصلی توسط برداری‌ساز را تعیین می‌کند. مقدار پیش‌فرض چهار است. .RE .RS 4 .Sp گزینه‌های زیر برای \fIname\fR در مقصدهای GCN موجود هستند: .IP \fBgcn\-preferred\-vectorization\-factor\fR 4 .IX Item "gcn-preferred-vectorization-factor" ضریب برداری‌سازی ترجیحی: \fBdefault\fR، \fB32\fR، \fB64\fR. .RE .RS 4 .Sp گزینه‌های زیر برای \fIname\fR در مقصدهای i386 و x86_64 موجود هستند: .IP \fBx86\-stlf\-window\-ninsns\fR 4 .IX Item "x86-stlf-window-ninsns" تعداد دستورالعمل‌هایی که بالاتر از آن می‌توان جریمهٔ توقف (stall penalty) STFL را جبران کرد. .IP \fBx86\-stv\-max\-visits\fR 4 .IX Item "x86-stv-max-visits" حداکثر تعداد بازدیدهای use و def هنگام کشف یک زنجیرهٔ STV پیش از لغو شدن عملیات کشف. .RE .RS 4 .RE .SS "گزینه‌های ابزارسازی برنامه (Program Instrumentation Options)" .IX Subsection "Program Instrumentation Options" کامپایلر GCC از چندین گزینهٔ خط فرمان پشتیبانی می‌کند که افزودن ابزارسازی زمان اجرا (run\-time instrumentation) به کدهایی را که به طور معمول تولید می‌کند، کنترل می‌نمایند. برای مثال، یک هدف ابزارسازی، جمع‌آوری آمار پروفایل‌سازی برای استفاده در یافتن نقاط داغ برنامه (hot spots)، تحلیل پوشش کد، یا بهینه‌سازی‌های هدایت‌شده با پروفایل (profile\-guided optimizations) است. دستهٔ دیگری از ابزارسازی برنامه، افزودن بررسی‌های زمان اجرا برای تشخیص خطاهای برنامه‌نویسی مانند ارجاع نامعتبر به اشاره‌گرها یا دسترسی‌های خارج از محدودهٔ آرایه، و همچنین حملات مخرب عمدی مانند درهم‌شکستن پشته (stack smashing) یا ربودن vtable در ++C است. همچنین یک قلاب (hook) عمومی وجود دارد که می‌تواند برای پیاده‌سازی سایر اشکال ردگیری (tracing) یا ابزارسازی در سطح تابع به منظور اشکال‌زدایی یا تحلیل برنامه استفاده شود. .IP \fB\-p\fR 4 .IX Item "-p" .PD 0 .IP \fB\-pg\fR 4 .IX Item "-pg" .PD تولید کد اضافی برای نوشتن اطلاعات پروفایل‌سازی مناسب برای برنامهٔ تحلیل \fBprof\fR (برای \fB\-p\fR) یا \fBgprof\fR (برای \fB\-pg\fR). شما باید هنگام کامپایل فایل‌های مبدئی که می‌خواهید داده‌های مربوط به آن‌ها جمع‌آوری شود از این گزینه استفاده کنید، و همچنین باید هنگام پیوند دادن (linking) نیز آن را به کار ببرید. .Sp می‌توانید از مشخصه تابع \f(CW\*(C`no_instrument_function\*(C'\fR برای جلوگیری از پروفایل‌سازی توابع منفرد هنگام کامپایل با این گزینه‌ها استفاده کنید. .IP \fB\-fprofile\-arcs\fR 4 .IX Item "-fprofile-arcs" افزودن کد به گونه‌ای که یال‌های (\fIarcs\fR) جریان برنامه ابزارسازی شوند. در حین اجرا، برنامه ثبت می‌کند که هر شاخه و فراخوانی چند بار اجرا شده و چند بار مسیر آن طی شده یا بازگشته است. در مقصدهایی که از سازنده‌های دارای اولویت پشتیبانی می‌کنند، پروفایل‌سازی سازنده‌ها، مخرب‌ها و سازنده‌ها (و مخرب‌های) ++C کلاس‌هایی را که به عنوان نوع یک متغیر سراسری استفاده شده‌اند، به درستی مدیریت می‌کند. .Sp هنگامی که برنامهٔ کامپایل‌شده خارج می‌شود، این داده‌ها را به ازای هر فایل مبدأ در فایلی به نام \&\fIauxname.gcda\fR ذخیره می‌کند. این داده‌ها ممکن است برای بهینه‌سازی‌های هدایت‌شده با پروفایل (\fB\-fbranch\-probabilities\fR) یا برای تحلیل پوشش آزمون (\fB\-ftest\-coverage\fR) استفاده شوند. مقدار \&\fIauxname\fR هر فایل شیء از نام فایل خروجی تولید می‌شود، اگر به صراحت مشخص شده باشد و فایل اجرایی نهایی نباشد؛ در غیر این صورت نام پایه (basename) فایل مبدأ است. در هر دو حالت، هرگونه پسوند حذف می‌شود (به عنوان مثال \fIfoo.gcda\fR برای فایل ورودی \fIdir/foo.c\fR، یا \&\fIdir/foo.gcda\fR برای فایل خروجی مشخص‌شده به صورت \fB\-o dir/foo.o\fR). .Sp توجه داشته باشید که اگر یک خط فرمان مستقیماً فایل‌های مبدأ را پیوند دهد، فایل‌های \&\fI.gcda\fR مربوطه با نام بدون پسوند فایل خروجی پیشوندگذاری خواهند شد؛ برای مثال \f(CW\*(C`gcc a.c b.c \-o binary\*(C'\fR فایل‌های \fIbinary\-a.gcda\fR و \&\fIbinary\-b.gcda\fR را تولید می‌کند. .IP \fB\-fcondition\-coverage\fR 4 .IX Item "-fcondition-coverage" افزودن کد برای ابزارسازی شرایط برنامه. در حین اجرا، برنامه ثبت می‌کند که کدام عبارت‌ها در یک عبارت شرطی در تصمیم‌گیری نقش داشته‌اند، که می‌توان از آن برای بررسی اینکه همه عبارت‌ها در یک تابع بولی آزمایش شده‌اند و تأثیر مستقلی بر نتیجه یک تصمیم دارند، استفاده کرد. نتیجه را می‌توان با \f(CW\*(C`gcov \-\-conditions\*(C'\fR خواند. .IP \fB\-fpath\-coverage\fR 4 .IX Item "-fpath-coverage" افزودن کد به طوری که مسیرهای طی‌شده ردگیری شوند. در حین اجرا، برنامه مسیرهای اول (prime paths) طی‌شده را ثبت می‌کند. تعداد مسیرها با پیچیدگی بسیار سریع افزایش می‌یابد، و برای جلوگیری از انفجار زمان کامپایل، اگر تعداد تقریبی مسیرها از حد کنترل‌شده توسط \fB\-fpath\-coverage\-limit\fR فراتر رود، GCC از ابزارسازی صرف‌نظر می‌کند. نتیجه را می‌توان با \f(CW\*(C`gcov \-\-prime\-paths \-\-prime\-paths\-lines \-\-prime\-paths\-source\*(C'\fR خواند. .IP \fB\-fpath\-coverage\-limit=\fR\fIlimit\fR 4 .IX Item "-fpath-coverage-limit=limit" آستانه‌ای که در آن \fB\-fpath\-coverage\fR از ابزارسازی یک تابع صرف‌نظر می‌کند. این حد تقریبی و محافظه‌کارانه است، زیرا GCC از یک روش شهودی بدبینانه استفاده می‌کند که تعداد مسیرهای در حال پردازش را کمی بیش از حد برآورد می‌کند، و اگر این آستانه پیش از یافتن تمام مسیرها حاصل شود، کار متوقف می‌شود. این گزینه برای کنترل دقیق روی توابعی که باید ابزارسازی شوند نیست \- بلکه برای محدود کردن اثر انفجار مسیر و معقول نگه‌داشتن زمان کامپایل در نظر گرفته شده است. مقدار پیش‌فرض \fI250000\fR است. .IP \fB\-\-coverage\fR 4 .IX Item "--coverage" این گزینه برای کامپایل و پیوند کدهای ابزارسازی‌شده به منظور تحلیل پوشش استفاده می‌شود. این گزینه مترادفی برای \fB\-fprofile\-arcs\fR \&\fB\-ftest\-coverage\fR (هنگام کامپایل) و \fB\-lgcov\fR (هنگام پیوند دادن) است. برای جزئیات بیشتر به مستندات آن گزینه‌ها مراجعه کنید. .RS 4 .IP * 4 فایل‌های مبدأ را با \fB\-fprofile\-arcs\fR به همراه گزینه‌های بهینه‌سازی و تولید کد کامپایل کنید. برای تحلیل پوشش آزمون، از گزینه اضافی \fB\-ftest\-coverage\fR استفاده کنید. نیازی نیست که همهٔ فایل‌های مبدأ در یک برنامه پروفایل‌سازی شوند. .IP * 4 علاوه بر این، فایل‌های مبدأ را با \fB\-fprofile\-abs\-path\fR کامپایل کنید تا نام مسیرهای مطلق در فایل‌های \fI.gcno\fR ایجاد شوند. این کار به \&\fBgcov\fR اجازه می‌دهد تا در پروژه‌هایی که کامپایل در دایرکتوری‌های کاری متفاوتی رخ می‌دهد، فایل‌های مبدأ درست را پیدا کند. .IP * 4 فایل‌های شیء خود را با \fB\-lgcov\fR یا \fB\-fprofile\-arcs\fR پیوند دهید (مورد دوم مستلزم مورد اول است). .IP * 4 برنامه را روی یک بار کاری نمونه (representative workload) اجرا کنید تا اطلاعات پروفایل arc تولید شود. این کار را می‌توان به هر تعداد دفعه تکرار کرد. شما می‌توانید نمونه‌های هم‌روند برنامهٔ خود را اجرا کنید، و تا زمانی که سیستم فایل از قفل‌گذاری پشتیبانی می‌کند، فایل‌های داده به درستی به‌روزرسانی خواهند شد. مگر اینکه یک گزینهٔ سخت‌گیرانه از گویش ISO C فعال باشد، فراخوانی‌های \f(CW\*(C`fork\*(C'\fR شناسایی شده و بدون شمارش مضاعف به درستی مدیریت می‌شوند. .Sp علاوه بر این، یک فایل شیء می‌تواند چندین بار بازکامپایل شود و تا زمانی که فایل مبدأ و گزینه‌های کامپایلر بدون تغییر باقی بمانند، فایل \fI.gcda\fR مربوطه ادغام می‌شود..IP * 4 برای بهینه‌سازی‌های هدایت‌شده با پروفایل، فایل‌های منبع را دوباره با همان گزینه‌های بهینه‌سازی و تولید کد به‌علاوهٔ \&\fB\-fbranch\-probabilities\fR کامپایل کنید. .IP * 4 برای تحلیل پوشش آزمون، از \fBgcov\fR برای تولید اطلاعات خوانا برای انسان از فایل‌های \fI.gcno\fR و \fI.gcda\fR استفاده کنید. برای اطلاعات بیشتر به مستندات \&\fBgcov\fR مراجعه کنید. .RE .RS 4 .Sp با \fB\-fprofile\-arcs\fR، برای هر تابع از برنامهٔ شما، GCC یک گراف جریان برنامه ایجاد می‌کند، سپس یک درخت پوشا برای گراف پیدا می‌کند. فقط یال‌هایی که روی درخت پوشا نیستند باید ابزارگذاری شوند: کامپایلر کدی اضافه می‌کند تا تعداد دفعات اجرای این یال‌ها را بشمارد. هنگامی که یک یال تنها خروجی یا تنها ورودیِ یک بلوک است، کد ابزارگذاری می‌تواند به همان بلوک اضافه شود؛ در غیر این صورت، یک بلوک پایه‌ای جدید باید برای نگهداری کد ابزارگذاری ایجاد شود. .Sp با \fB\-fcondition\-coverage\fR، برای هر عبارت شرطی در برنامهٔ شما، GCC یک مجموعه بیتی ایجاد کرده و مقادیر بولیِ آزموده‌شده‌ای را که اثر مستقلی بر نتیجهٔ آن عبارت دارند ثبت می‌کند. .Sp با \fB\-fpath\-coverage\fR، کامپایلر GCC مسیرهای اول (prime paths) طی‌شده در هر تابع را پیدا، شمارش و ثبت می‌کند، مگر آنکه تعداد مسیرها از حد کنترل‌شده توسط \fB\-fpath\-coverage\-limit\fR فراتر رود. اگر از حد مجاز فراتر رود، تابع ابزارگذاری نمی‌شود؛ گویی از \&\fB\-fpath\-coverage\fR استفاده نشده باشد. یک مسیر اول طولانی‌ترین دنباله از بلوک‌های یکتا است (به‌جز احتمالاً بلوک اول و آخر) که زیرمسیر هیچ مسیر دیگری نیست. .RE .IP \fB\-ftest\-coverage\fR 4 .IX Item "-ftest-coverage" یک فایل یادداشت تولید می‌کند که ابزار پوشش کد \fBgcov\fR می‌تواند برای نمایش پوشش برنامه از آن استفاده کند. فایل یادداشتِ هر فایل منبع \&\fIauxname.gcno\fR نامیده می‌شود. برای توضیحات \fIauxname\fR و دستورالعمل‌های نحوهٔ تولید داده‌های پوشش آزمون به گزینهٔ \fB\-fprofile\-arcs\fR در بالا مراجعه کنید. اگر بهینه‌سازی نکنید، داده‌های پوشش با دقت بیشتری با فایل‌های منبع مطابقت خواهند داشت. .IP \fB\-fprofile\-abs\-path\fR 4 .IX Item "-fprofile-abs-path" نام‌های نسبی فایل‌های منبع را به‌طور خودکار در فایل‌های \fI.gcno\fR به مسیرهای مطلق تبدیل می‌کند. این به \fBgcov\fR امکان می‌دهد در پروژه‌هایی که کامپایل در دایرکتوری‌های کاری متفاوتی رخ می‌دهد، منابع صحیح را پیدا کند. .IP \fB\-fprofile\-dir=\fR\fIpath\fR 4 .IX Item "-fprofile-dir=path" دایرکتوری جستجو برای فایل‌های دادهٔ پروفایل را روی \fIpath\fR تنظیم می‌کند. این گزینه فقط بر داده‌های پروفایل تولیدشده توسط \&\fB\-fprofile\-generate\fR، \fB\-ftest\-coverage\fR و \fB\-fprofile\-arcs\fR و استفاده‌شده توسط \fB\-fprofile\-use\fR، \fB\-fbranch\-probabilities\fR و گزینه‌های مرتبط با آن تأثیر می‌گذارد. می‌توان از هر دو مسیر مطلق و نسبی استفاده کرد. به‌طور پیش‌فرض، GCC از دایرکتوری جاری به عنوان \fIpath\fR استفاده می‌کند، بنابراین فایل دادهٔ پروفایل در همان دایرکتوریِ فایل شیء ظاهر می‌شود. برای جلوگیری از تداخل نام فایل‌ها، اگر نام فایل شیء یک مسیر مطلق نباشد، مسیر مطلق فایل \&\fIsourcename.gcda\fR درهم‌سازی (mangle) شده و به عنوان نام فایل \&\fI.gcda\fR استفاده می‌شود. جزئیات مربوط به نام‌گذاری فایل را در \fB\-fprofile\-arcs\fR ببینید. گزینهٔ مشابه \fB\-fprofile\-note\fR را نیز ببینید. .Sp هنگامی که یک فایل اجرایی در یک محیط بسیار موازی اجرا می‌شود، توصیه می‌شود که پروفایل در پوشه‌های متفاوتی ذخیره شود. این کار با متغیرهایی در \fIpath\fR که در طول زمان اجرا صادر (export) می‌شوند امکان‌پذیر است: .RS 4 .ie n .IP \fR\fB%p\fR\fB\fR 4 .el .IP \fR\f(CB%p\fR\fB\fR 4 .IX Item "%p" شناسه فرایند (PID). .ie n .IP \fR\fB%q\fR\fB{VAR}\fR 4 .el .IP \fR\f(CB%q\fR\fB{VAR}\fR 4 .IX Item "%q{VAR}" مقدار متغیر محیطی \fIVAR\fR .RE .RS 4 .RE .IP \fB\-fprofile\-generate\fR 4 .IX Item "-fprofile-generate" .PD 0 .IP \fB\-fprofile\-generate=\fR\fIpath\fR 4 .IX Item "-fprofile-generate=path" .PD گزینه‌هایی را فعال می‌کند که معمولاً برای ابزارگذاری برنامه جهت تولید پروفایل مناسب برای کامپایل مجدد بعدی با بهینه‌سازی مبتنی بر بازخورد پروفایل استفاده می‌شوند. شما باید از \fB\-fprofile\-generate\fR هم در هنگام کامپایل و هم در هنگام پیوند برنامهٔ خود استفاده کنید. .Sp گزینه‌های زیر فعال می‌شوند: \&\fB\-fprofile\-arcs\fR، \fB\-fprofile\-values\fR، \&\fB\-finline\-functions\fR و \fB\-fipa\-bit\-cp\fR. .Sp اگر \fIpath\fR مشخص شده باشد، GCC برای یافتن فایل‌های دادهٔ بازخورد پروفایل به \fIpath\fR نگاه می‌کند. گزینهٔ \fB\-fprofile\-dir\fR را ببینید. .Sp برای بهینه‌سازی برنامه بر اساس اطلاعات پروفایل جمع‌آوری‌شده، از \&\fB\-fprofile\-use\fR استفاده کنید. .IP \fB\-fprofile\-info\-section\fR 4 .IX Item "-fprofile-info-section" .PD 0 .IP \fB\-fprofile\-info\-section=\fR\fIname\fR 4 .IX Item "-fprofile-info-section=name" .PD اطلاعات پروفایل را به جای استفاده از سازنده/ویرانگر در بخش (section) مشخص‌شده ثبت می‌کند. نام بخش در صورت مشخص شدن \fIname\fR است، در غیر این صورت نام بخش به‌طور پیش‌فرض به \f(CW\*(C`.gcov_info\*(C'\fR تعیین می‌شود. برای هر واحد ترجمه، اشاره‌گری به اطلاعات پروفایل تولیدشده توسط \fB\-fprofile\-arcs\fR در بخش مشخص‌شده قرار می‌گیرد. این گزینه ثبت اطلاعات پروفایل از طریق سازنده را غیرفعال کرده و پردازش اطلاعات پروفایل از طریق ویرانگر را نیز غیرفعال می‌کند. این گزینه برای استفاده در محیط‌های میزبانی‌شده مانند GNU/Linux در نظر گرفته نشده است. این گزینه محیط‌های خودکفا (freestanding، مانند سامانه‌های تعبیه‌شده) با منابع محدود را هدف قرار می‌دهد که از سازنده‌ها/ویرانگرها یا ورودی/خروجی فایل کتابخانهٔ C پشتیبانی نمی‌کنند. .Sp پیونددهنده می‌تواند بخش‌های ورودی را در یک بلوک حافظهٔ پیوسته جمع‌آوری کرده و نمادهای آغاز و پایان را تعریف کند. یک نمونه اسکریپت پیونددهندهٔ GNU که یک بخش خروجیِ پیونددهنده را تعریف می‌کند به شرح زیر است: .Sp .Vb 6 \& .gcov_info : \& { \& PROVIDE (_\|_gcov_info_start = .); \& KEEP (*(.gcov_info)) \& PROVIDE (_\|_gcov_info_end = .); \& } .Ve .Sp برنامه می‌تواند اطلاعات پروفایل‌سازی ثبت‌شده در این مجموعهٔ پیونددهنده را برای نمونه به این شکل تخلیه کند: .Sp .Vb 3 \& #include \& #include \& #include \& \& extern const struct gcov_info *const _\|_gcov_info_start[]; \& extern const struct gcov_info *const _\|_gcov_info_end[]; \& \& static void \& dump (const void *d, unsigned n, void *arg) \& { \& const unsigned char *c = d; \& \& for (unsigned i = 0; i < n; ++i) \& printf ("%02x", c[i]); \& } \& \& static void \& filename (const char *f, void *arg) \& { \& _\|_gcov_filename_to_gcfn (f, dump, arg ); \& } \& \& static void * \& allocate (unsigned length, void *arg) \& { \& return malloc (length); \& } \& \& static void \& dump_gcov_info (void) \& { \& const struct gcov_info *const *info = _\|_gcov_info_start; \& const struct gcov_info *const *end = _\|_gcov_info_end; \& \& /* Obfuscate variable to prevent compiler optimizations. */ \& _\|_asm_\|_ ("" : "+r" (info)); \& \& while (info != end) \& { \& void *arg = NULL; \& _\|_gcov_info_to_gcda (*info, filename, dump, allocate, arg); \& putchar (\*(Aq\en\*(Aq); \& ++info; \& } \& } \& \& int \& main (void) \& { \& dump_gcov_info (); \& return 0; \& } .Ve .Sp زیردستور \fBmerge\-stream\fR از ابزار \fBgcov\-tool\fR می‌تواند برای بازسازی داده‌ها (deserialize) از جریان دادهٔ تولیدشده توسط توابع \f(CW\*(C`_\|_gcov_filename_to_gcfn\*(C'\fR و \&\f(CW\*(C`_\|_gcov_info_to_gcda\*(C'\fR و ادغام اطلاعات پروفایل در فایل‌های \&\fI.gcda\fR روی سامانه فایل میزبان به کار رود..IP \fB\-fprofile\-note=\fR\fIpath\fR 4 .IX Item "-fprofile-note=path" اگر \fIpath\fR مشخص شده باشد، GCC فایل \fI.gcno\fR را در مکان \fIpath\fR ذخیره می‌کند. اگر این گزینه را با چندین فایل مبدأ ترکیب کنید، فایل \fI.gcno\fR رونویسی خواهد شد. .IP \fB\-fprofile\-prefix\-path=\fR\fIpath\fR 4 .IX Item "-fprofile-prefix-path=path" این گزینه می‌تواند در ترکیب با \&\fBprofile\-generate=\fR\fIprofile_dir\fR و \&\fBprofile\-use=\fR\fIprofile_dir\fR استفاده شود تا به GCC اطلاع دهد که دایرکتوری پایه‌ی درخت مبدأ ساخته‌شده کجاست. به‌طور پیش‌فرض، \fIprofile_dir\fR شامل فایل‌هایی با مسیرهای مطلق درهم‌ریخته (mangled) از تمام فایل‌های شیء در پروژه‌ی ساخته‌شده خواهد بود. این وضعیت زمانی که دایرکتوری مورد استفاده برای ساخت باینری مجهز‌شده (instrumented) با دایرکتوری مورد استفاده برای ساخت باینری بهینه‌شده با بازخورد پروفایل تفاوت داشته باشد مطلوب نیست، زیرا داده‌های پروفایل در طول ساخت بهینه‌شده یافت نخواهند شد. در چنین شرایطی، می‌توان از \fB\-fprofile\-prefix\-path=\fR\fIpath\fR با اشاره‌ی \fIpath\fR به دایرکتوری پایه‌ی ساخت استفاده کرد تا بخش نامربوط مسیر حذف شده و همه‌ی نام‌های فایل‌ها نسبت به دایرکتوری اصلی ساخت نگه‌داشته شوند. .IP \fB\-fprofile\-prefix\-map=\fR\fIold\fR\fB=\fR\fInew\fR 4 .IX Item "-fprofile-prefix-map=old=new" هنگام کامپایل فایل‌های مستقر در دایرکتوری \fIold\fR، اطلاعات پروفایل‌سازی (با \fB\-\-coverage\fR) را طوری ثبت می‌کند که گویی فایل‌ها در دایرکتوری \fInew\fR قرار دارند. همچنین گزینه‌های \fB\-ffile\-prefix\-map\fR و \fB\-fcanon\-prefix\-map\fR را ببینید. .IP \fB\-fprofile\-update=\fR\fImethod\fR 4 .IX Item "-fprofile-update=method" روش به‌روزرسانی را برای برنامه‌ای که برای بهینه‌سازی بر پایه‌ی بازخورد پروفایل مجهز شده است، تغییر می‌دهد. آرگومان \fImethod\fR باید یکی از مقادیر \&\fBsingle\fR، \fBatomic\fR یا \fBprefer\-atomic\fR باشد. مورد نخست برای برنامه‌های تک‌رشته‌ای مفید است، در حالی که دومی با تولید کد امن برای رشته‌ها (thread-safe) از خراب شدن داده‌های پروفایل جلوگیری می‌کند. .Sp \&\fBهشدار:\fR هنگامی که یک برنامه تمام رشته‌ها را به‌درستی پیوست (join) نکند (یا یک رشته‌ی جداشده ایجاد کند)، فایل پروفایل ممکن است همچنان آسیب ببیند. .Sp استفاده از \fBprefer\-atomic\fR در صورت پشتیبانی در پلتفرم مقصد به \fBatomic\fR و در غیر این صورت به \fBsingle\fR تبدیل می‌شود. درایور GCC در صورتی که \fB\-pthread\fR در خط فرمان مشخص شده باشد به‌طور خودکار \fBprefer\-atomic\fR را انتخاب می‌کند، در غیر این صورت روش پیش‌فرض \fBsingle\fR خواهد بود. .Sp اگر \fBatomic\fR انتخاب شود، اطلاعات پروفایل با استفاده از عملیات اتمیک بر پایه‌ی حداکثر تلاش (best-effort) به‌روزرسانی می‌شوند. در حالت ایده‌آل، اطلاعات پروفایل از طریق عملیات اتمیک در سخت‌افزار به‌روزرسانی می‌گردند. اما اگر پلتفرم مقصد از عملیات اتمیک لازم در سخت‌افزار پشتیبانی نکند ولی \fIlibatomic\fR در دسترس باشد، اطلاعات پروفایل از طریق فراخوانی‌های \&\fIlibatomic\fR به‌روزرسانی خواهد شد. اگر پلتفرم مقصد نه از عملیات اتمیک سخت‌افزاری پشتیبانی کند و نه \fIlibatomic\fR در دسترس باشد، اطلاعات پروفایل به‌صورت اتمیک به‌روزرسانی نمی‌شود و یک هشدار صادر می‌گردد. در این حالت، اطلاعات پروفایل به‌دست‌آمده برای برنامه‌های چندرشته‌ای ممکن است نامعتبر و خراب باشد. .Sp به دلایل کارایی، اگر از شمارنده‌های ۶۴ بیتی برای اطلاعات پروفایل استفاده شود و پلتفرم مقصد فقط از عملیات اتمیک ۳۲ بیتی در سخت‌افزار پشتیبانی کند، به‌روزرسانی‌های پروفایل با استفاده از دو عملیات اتمیک ۳۲ بیتی برای هر به‌روزرسانی شمارنده انجام می‌شوند. اگر یک سیگنال این دو عملیاتِ به‌روزرسانی شمارنده را قطع کند، ممکن است اطلاعات پروفایل در وضعیت ناسازگار قرار گیرد. .IP \fB\-fprofile\-filter\-files=\fR\fIregex\fR 4 .IX Item "-fprofile-filter-files=regex" تنها توابعی از فایل‌هایی را تجهیز می‌کند که نام آن‌ها با هر یک از عبارت‌های منظم (جداشده با نقطه‌ویرگول) مطابقت داشته باشد. .Sp برای مثال، \fB\-fprofile\-filter\-files=main\e.c;module.*\e.c\fR تنها \fImain.c\fR و تمامی فایل‌های C که با \*(Aqmodule\*(Aq شروع می‌شوند را تجهیز خواهد کرد. .IP \fB\-fprofile\-exclude\-files=\fR\fIregex\fR 4 .IX Item "-fprofile-exclude-files=regex" تنها توابعی از فایل‌هایی را تجهیز می‌کند که نام آن‌ها با هیچ‌یک از عبارت‌های منظم (جداشده با نقطه‌ویرگول) مطابقت نداشته باشد. .Sp برای مثال، \fB\-fprofile\-exclude\-files=/usr/.*\fR از تجهیز تمامی فایل‌هایی که در پوشه‌ی \fI/usr/\fR قرار دارند جلوگیری می‌کند. .IP \fB\-fprofile\-reproducible=\fR[\fBmultithreaded\fR|\fBparallel\-runs\fR|\fBserial\fR] 4 .IX Item "-fprofile-reproducible=[multithreaded|parallel-runs|serial]" میزان بازتولیدپذیری پروفایل جمع‌آوری‌شده توسط \&\f(CW\*(C`\-fprofile\-generate\*(C'\fR را کنترل می‌کند. این امر ساخت مجدد برنامه با نتایج یکسان را ممکن می‌سازد که برای مثال برای بسته‌های توزیع لینوکس مفید است. .Sp با گزینه \fB\-fprofile\-reproducible=serial\fR، پروفایل جمع‌آوری‌شده توسط \&\fB\-fprofile\-generate\fR بازتولیدپذیر خواهد بود، مشروط بر این که برنامه‌ی آموزش‌داده‌شده در هر بار اجرا رفتار یکسانی داشته باشد، چندرشته‌ای نباشد، و جریان داده‌های پروفایل همواره به یک ترتیب یکسان ارسال شود. توجه داشته باشید که جریان‌دهی پروفایل در پایان اجرای برنامه رخ می‌دهد و همچنین پیش از فراخوانی تابع \f(CW\*(C`fork\*(C'\fR نیز انجام می‌پذیرد. .Sp توجه داشته باشید که بسیار رایج است که تعداد اجرای بخش‌هایی از برنامه‌ها به مواردی چون طول نام فایل‌های موقت یا تصادفی‌سازی فضای حافظه (که می‌تواند بر نرخ برخورد جدول هش اثر بگذارد) وابسته باشد. این بخش‌های بازتولیدناپذیر را می‌توان با صفت تابعی \&\f(CW\*(C`no_instrument_function\*(C'\fR مشخص کرد. ابزار \fBgcov\-dump\fR با \&\fB\-l\fR می‌تواند برای مشاهده‌ی داده‌های جمع‌آوری‌شده و اطمینان از بازتولیدپذیر بودن آن‌ها استفاده شود. .Sp با گزینه \fB\-fprofile\-reproducible=parallel\-runs\fR، پروفایل جمع‌آوری‌شده بدون در نظر گرفتن ترتیب جریان‌دهی داده‌ها در فایل‌های gcda بازتولیدپذیر باقی می‌ماند. این تنظیم امکان اجرای هم‌زمان چندین نمونه از برنامه‌ی مجهز‌شده را فراهم می‌سازد (مانند \f(CW\*(C`make \-j\*(C'\fR). این امر کیفیت داده‌های جمع‌آوری‌شده، به‌ویژه در پروفایل‌سازی فراخوانی‌های غیرمستقیم را کاهش می‌دهد. .IP \fB\-fsanitize=address\fR 4 .IX Item "-fsanitize=address" ابزار AddressSanitizer را فعال می‌کند که یک ردیاب سریع خطاهای حافظه است. دستورالعمل‌های دسترسی به حافظه برای تشخیص خطاهای دسترسی به خارج از محدوده (out-of-bounds) و استفاده پس از آزادسازی (use-after-free) تجهیز می‌شوند. این گزینه \fB\-fsanitize\-address\-use\-after\-scope\fR را نیز فعال می‌کند. برای اطلاعات بیشتر <\fBhttps://github.com/google/sanitizers/wiki/AddressSanitizer\fR> را ببینید. رفتار زمان اجرا را می‌توان با استفاده از متغیر محیطی \&\fBASAN_OPTIONS\fR تحت تأثیر قرار داد. هنگامی که روی \f(CW\*(C`help=1\*(C'\fR تنظیم شود، گزینه‌های موجود در هنگام راه‌اندازی برنامه‌ی مجهز‌شده نمایش داده می‌شوند. برای فهرستی از گزینه‌های پشتیبانی‌شده به <\fBhttps://github.com/google/sanitizers/wiki/AddressSanitizerFlags#run\-time\-flags\fR> مراجعه کنید. این گزینه نمی‌تواند با \fB\-fsanitize=thread\fR یا \&\fB\-fsanitize=hwaddress\fR ترکیب شود. توجه داشته باشید مقصدهایی که در حال حاضر \&\fB\-fsanitize=hwaddress\fR روی آن‌ها پشتیبانی می‌شود صرفاً x86\-64 (فقط با گزینه‌های \f(CW\*(C`\-mlam=u48\*(C'\fR یا \f(CW\*(C`\-mlam=u57\*(C'\fR) و AArch64 هستند، و در هر دو مورد تنها در ABIهایی با اشاره‌گرهای ۶۴ بیتی کار می‌کنند. .Sp هنگام کامپایل با \fB\-fsanitize=address\fR، بهتر است از \fB\-g\fR نیز استفاده کنید تا خروجی‌های معنادارتری تولید شوند. برای دستیابی به ردگیری دقیق‌تر پشته (stack trace)، می‌توانید از گزینه‌هایی مانند \&\fB\-O0\fR، \fB\-O1\fR یا \fB\-Og\fR (که برای نمونه، از بیشتر درون‌ریزی‌های توابع جلوگیری می‌کنند)، \fB\-fno\-optimize\-sibling\-calls\fR (که از بهینه‌سازی فراخوانی‌های هم‌سطح و بازگشتی انتهایی جلوگیری می‌کند؛ این گزینه برای \&\fB\-O0\fR، \fB\-O1\fR یا \fB\-Og\fR ضمنی است)، یا \fB\-fno\-ipa\-icf\fR (که ادغام کدهای یکسان را برای توابع غیرفعال می‌کند) استفاده کنید. استفاده از \fB\-fno\-omit\-frame\-pointer\fR نیز ردگیری پشته را بهبود می‌بخشد. از آنجا که چندین بار اجرای برنامه ممکن است به‌دلیل ASLR (تصادفی‌سازی چیدمان فضای آدرس) ردگیری‌هایی با آدرس‌های متفاوت تولید کند، غیرفعال کردن ASLR می‌تواند مطلوب باشد. در لینوکس، این کار با دستور \fBsetarch \`uname \-m\` \-R ./prog\fR امکان‌پذیر است. .IP \fB\-fsanitize=kernel\-address\fR 4 .IX Item "-fsanitize=kernel-address" ابزار AddressSanitizer را برای هسته لینوکس فعال می‌کند. برای اطلاعات بیشتر <\fBhttps://github.com/google/kernel\-sanitizers\fR> را ببینید. .IP \fB\-fsanitize=hwaddress\fR 4 .IX Item "-fsanitize=hwaddress" ابزار Hardware\-assisted AddressSanitizer را فعال می‌کند که از قابلیت سخت‌افزاری نادیده گرفتن بایت بالایی یک اشاره‌گر برای تشخیص خطاهای حافظه با سربار حافظه‌ی اندک استفاده می‌کند. دستورالعمل‌های دسترسی به حافظه برای تشخیص باگ‌های خارج از محدوده و استفاده پس از آزادسازی تجهیز می‌شوند. این گزینه \fB\-fsanitize\-address\-use\-after\-scope\fR را فعال می‌کند. برای اطلاعات بیشتر به <\fBhttps://clang.llvm.org/docs/HardwareAssistedAddressSanitizerDesign.html\fR> مراجعه کنید. رفتار زمان اجرا را می‌توان با استفاده از متغیر محیطی \&\fBHWASAN_OPTIONS\fR تنظیم کرد. هنگامی که روی \f(CW\*(C`help=1\*(C'\fR تنظیم شود، گزینه‌های موجود در زمان راه‌اندازی برنامه‌ی مجهز‌شده نمایش داده می‌شوند. این گزینه نمی‌تواند با \fB\-fsanitize=thread\fR یا \&\fB\-fsanitize=address\fR ترکیب شود، و در حال حاضر فقط روی AArch64 در دسترس است. .IP \fB\-fsanitize=kernel\-hwaddress\fR 4 .IX Item "-fsanitize=kernel-hwaddress" ابزار Hardware\-assisted AddressSanitizer را برای کامپایل هسته لینوکس فعال می‌کند. مشابه \fB\-fsanitize=kernel\-address\fR است اما از روش تجهیز متفاوتی استفاده می‌کند، و مشابه \fB\-fsanitize=hwaddress\fR است اما تفاوت‌های تجهیزی لازم برای کامپایل هسته لینوکس را دارد. این تفاوت‌ها برای جلوگیری از فراخوانی‌های راه‌اندازی کتابخانه‌ی hwasan و در نظر گرفتن مقدار متفاوت در بایت بالایی اشاره‌گر پشته اعمال شده‌اند. .Sp \&\fIتوجه:\fR مقادیر پیش‌فرض این گزینه با \fB\-fsanitize=hwaddress\fR متفاوت است. تجهیز پشته و فراخوانی‌های alloca به‌طور پیش‌فرض فعال نیستند، اما همچنان با مشخص کردن گزینه‌های خط فرمان \&\fB\-\-param hwasan\-instrument\-stack=1\fR و \&\fB\-\-param hwasan\-instrument\-allocas=1\fR به ترتیب در دسترس هستند. استفاده از برچسب تصادفی فریم برای تجهیز هسته پیاده‌سازی نشده است. .IP \fB\-fsanitize=pointer\-compare\fR 4 .IX Item "-fsanitize=pointer-compare" عملیات مقایسه (<، <=، >، >=) با عملوندهای اشاره‌گر را تجهیز می‌کند. این گزینه باید با \fB\-fsanitize=kernel\-address\fR یا \&\fB\-fsanitize=address\fR ترکیب شود. این گزینه نمی‌تواند با \fB\-fsanitize=thread\fR ترکیب شود. توجه: این بررسی به‌طور پیش‌فرض در هنگام اجرا غیرفعال است. برای فعال کردن آن، مقدار \f(CW\*(C`detect_invalid_pointer_pairs=2\*(C'\fR را به متغیر محیطی \&\fBASAN_OPTIONS\fR اضافه کنید. استفاده از \f(CW\*(C`detect_invalid_pointer_pairs=1\*(C'\fR عمل نامعتبر را تنها زمانی تشخیص می‌دهد که هر دو اشاره‌گر غیرتهی باشند. .IP \fB\-fsanitize=pointer\-subtract\fR 4 .IX Item "-fsanitize=pointer-subtract" عملیات تفریق با عملوندهای اشاره‌گر را تجهیز می‌کند. این گزینه باید با \fB\-fsanitize=kernel\-address\fR یا \&\fB\-fsanitize=address\fR ترکیب شود. این گزینه نمی‌تواند با \fB\-fsanitize=thread\fR ترکیب شود. توجه: این بررسی به‌طور پیش‌فرض در زمان اجرا غیرفعال است. برای فعال کردن آن، مقدار \f(CW\*(C`detect_invalid_pointer_pairs=2\*(C'\fR را به متغیر محیطی \&\fBASAN_OPTIONS\fR اضافه کنید. استفاده از \f(CW\*(C`detect_invalid_pointer_pairs=1\*(C'\fR عمل نامعتبر را تنها زمانی تشخیص می‌دهد که هر دو اشاره‌گر غیرتهی باشند..IP \fB\-fsanitize=shadow\-call\-stack\fR 4 .IX Item "-fsanitize=shadow-call-stack" فعال‌سازی ShadowCallStack، سازوکاری برای ارتقای امنیت که به منظور محافظت از برنامه‌ها در برابر بازنویسی آدرس بازگشت (مانند سرریزهای بافر پشته) استفاده می‌شود. شیوه کار آن ذخیره کردن آدرس بازگشت یک تابع در یک پشته فراخوانی سایه (shadow call stack) مجزا در مقدمه تابع (function prologue) و بازیابی آدرس بازگشت از پشته فراخوانی سایه در مؤخره تابع (function epilogue) است. ابزارگذاری تنها در توابعی رخ می‌دهد که نیاز به ذخیره آدرس بازگشت در پشته دارند. .Sp در حال حاضر این ویژگی تنها از معماری aarch64 پشتیبانی می‌کند و به‌طور ویژه برای هسته‌های لینوکسی طراحی شده است که گزینه CONFIG_SHADOW_CALL_STACK را فعال کرده باشند. برای برنامه‌های فضای کاربری (user space)، در حال حاضر پشتیبانی زمان اجرا در libc و libgcc ارائه نشده است. کاربرانی که مایل به استفاده از این ویژگی در فضای کاربری هستند باید پشتیبانی زمان اجرای مختص خود را فراهم کنند. لازم به ذکر است که این کار ممکن است موجب نقض قواعد ABI شود. .Sp در aarch64، ابزارگذاری از ثبات پلتفرم \f(CW\*(C`x18\*(C'\fR استفاده می‌کند. این معمولاً به این معنی است که هر کدی که ممکن است در همان رشته‌ای اجرا شود که کد کامپایل‌شده با ShadowCallStack اجرا می‌شود، باید با پرچم \&\fB\-ffixed\-x18\fR کامپایل شود؛ در غیر این صورت توابعی که بدون \&\fB\-ffixed\-x18\fR کامپایل شده‌اند ممکن است \f(CW\*(C`x18\*(C'\fR را بازنویسی (clobber) کرده و در نتیجه اشاره‌گر پشته سایه را خراب کنند. .Sp همچنین، از آنجا که هیچ پشتیبانی زمان اجرایی برای فضای کاربری وجود ندارد، کدهای کامپایل‌شده با ShadowCallStack نمی‌توانند از مدیریت استثناها استفاده کنند. برای غیرفعال کردن استثناها از \fB\-fno\-exceptions\fR استفاده کنید. .Sp برای جزئیات بیشتر به <\fBhttps://clang.llvm.org/docs/ShadowCallStack.html\fR> مراجعه کنید. .IP \fB\-fsanitize=thread\fR 4 .IX Item "-fsanitize=thread" فعال‌سازی ThreadSanitizer، یک شناساگر سریع رقابت داده‌ای (data race). دستورالعمل‌های دسترسی به حافظه برای شناسایی اشکالات رقابت داده‌ای ابزارگذاری می‌شوند. برای جزئیات بیشتر به <\fBhttps://github.com/google/sanitizers/wiki#threadsanitizer\fR> مراجعه کنید. رفتار زمان اجرا را می‌توان با استفاده از متغیر محیطی \fBTSAN_OPTIONS\fR تنظیم کرد؛ برای فهرستی از گزینه‌های پشتیبانی‌شده به <\fBhttps://github.com/google/sanitizers/wiki/ThreadSanitizerFlags\fR> مراجعه کنید. این گزینه را نمی‌توان با \fB\-fsanitize=address\fR یا \&\fB\-fsanitize=leak\fR ترکیب کرد. .Sp هنگام کامپایل با \fB\-fsanitize=thread\fR، برای تولید خروجی معنادارتر باید از \&\fB\-g\fR نیز استفاده کنید. .Sp توجه داشته باشید که توابع توکار اتمیکِ پالایش‌شده، در هنگام کار روی آدرس‌های نامعتبر حافظه به همراه استثناهای غیرفراخوانی (\fB\-fnon\-call\-exceptions\fR)، نمی‌توانند استثنا صادر کنند. .IP \fB\-fsanitize=leak\fR 4 .IX Item "-fsanitize=leak" فعال‌سازی LeakSanitizer، یک شناساگر نشت حافظه. این گزینه تنها هنگام پیوند دادن (linking) فایل‌های اجرایی اهمیت دارد. فایل اجرایی با کتابخانه‌ای پیوند می‌خورد که \f(CW\*(C`malloc\*(C'\fR و سایر توابع تخصیص حافظه را رونویسی (override) می‌کند. برای جزئیات بیشتر به <\fBhttps://github.com/google/sanitizers/wiki/AddressSanitizerLeakSanitizer\fR> مراجعه کنید. رفتار زمان اجرا را می‌توان با استفاده از متغیر محیطی \&\fBLSAN_OPTIONS\fR تحت تاثیر قرار داد. این گزینه نمی‌تواند با \fB\-fsanitize=thread\fR ترکیب شود. .IP \fB\-fsanitize=undefined\fR 4 .IX Item "-fsanitize=undefined" فعال‌سازی UndefinedBehaviorSanitizer، یک شناساگر سریع رفتار تعریف‌نشده (undefined behavior). محاسبات مختلف برای شناسایی رفتار تعریف‌نشده در زمان اجرا ابزارگذاری می‌شوند. برای جزئیات بیشتر به <\fBhttps://clang.llvm.org/docs/UndefinedBehaviorSanitizer.html\fR> مراجعه کنید. رفتار زمان اجرا را می‌توان با استفاده از متغیر محیطی \&\fBUBSAN_OPTIONS\fR کنترل کرد. زیرگزینه‌های فعلی عبارتند از: .RS 4 .IP \fB\-fsanitize=shift\fR 4 .IX Item "-fsanitize=shift" این گزینه بررسی تعریف‌نشده نبودن نتیجه عملیات شیفت را فعال می‌کند. توجه داشته باشید که آنچه دقیقاً تعریف‌نشده در نظر گرفته می‌شود بین C و C++، و همچنین بین ISO C90 و C99 و غیره اندکی تفاوت دارد. این گزینه دو زیرگزینه دارد: \fB\-fsanitize=shift\-base\fR و \&\fB\-fsanitize=shift\-exponent\fR. .IP \fB\-fsanitize=shift\-exponent\fR 4 .IX Item "-fsanitize=shift-exponent" این گزینه بررسی منفی نبودن آرگومان دوم عملیات شیفت و کوچکتر بودن آن از دقت (precision) آرگومان اولِ ارتقایافته را فعال می‌کند. .IP \fB\-fsanitize=shift\-base\fR 4 .IX Item "-fsanitize=shift-base" در صورتی که آرگومان دوم یک عملیات شیفت در محدوده مجاز باشد، بررسی می‌کند که نتیجه عملیات شیفت تعریف‌نشده نباشد. توجه داشته باشید آنچه دقیقاً تعریف‌نشده در نظر گرفته می‌شود بین C و C++، و همچنین بین ISO C90 و C99 و غیره اندکی تفاوت دارد. .IP \fB\-fsanitize=integer\-divide\-by\-zero\fR 4 .IX Item "-fsanitize=integer-divide-by-zero" شناسایی تقسیم اعداد صحیح بر صفر. .IP \fB\-fsanitize=unreachable\fR 4 .IX Item "-fsanitize=unreachable" با این گزینه، کامپایلر فراخوانی \f(CW\*(C`_\|_builtin_unreachable\*(C'\fR را به جای آن به یک فراخوانی پیام عیب‌یابی تبدیل می‌کند. هنگام رسیدن به فراخوانی \&\f(CW\*(C`_\|_builtin_unreachable\*(C'\fR، رفتار تعریف‌نشده است. .IP \fB\-fsanitize=vla\-bound\fR 4 .IX Item "-fsanitize=vla-bound" این گزینه به کامپایلر دستور می‌دهد تا مثبت بودن اندازه یک آرایه با طول متغیر (variable length array) را بررسی کند. .IP \fB\-fsanitize=null\fR 4 .IX Item "-fsanitize=null" این گزینه بررسی اشاره‌گر را فعال می‌کند. به‌طور خاص، برنامه‌ای که با این گزینه ساخته شود هنگام تلاش برای ارجاع‌زدایی (dereference) از یک اشاره‌گر NULL، یا در صورتی که یک مرجع (احتمالاً یک مرجع rvalue) به یک اشاره‌گر NULL متصل شود، یا اگر متدی روی شیئی که توسط یک اشاره‌گر NULL اشاره شده فراخوانی گردد، یک پیام خطا صادر می‌کند. .IP \fB\-fsanitize=return\fR 4 .IX Item "-fsanitize=return" این گزینه بررسی دستور return را فعال می‌کند. برنامه‌هایی که با این گزینه ساخته شوند هنگامی که بدون بازگرداندن یک مقدار واقعی به پایان یک تابع غیر void برسند، پیام خطا صادر می‌کنند. این گزینه تنها در C++ کار می‌کند. .IP \fB\-fsanitize=signed\-integer\-overflow\fR 4 .IX Item "-fsanitize=signed-integer-overflow" این گزینه بررسی سرریز اعداد صحیح علامت‌دار را فعال می‌کند. بررسی می‌شود که نتیجه \f(CW\*(C`+\*(C'\fR، \f(CW\*(C`*\*(C'\fR، و هر دو عملگر یگانی و دودویی \f(CW\*(C`\-\*(C'\fR در محاسبات علامت‌دار سرریز نکند. این گزینه همچنین تقسیم علامت‌دار \&\f(CW\*(C`INT_MIN / \-1\*(C'\fR را شناسایی می‌کند. توجه داشته باشید که قواعد ارتقای اعداد صحیح باید لحاظ شوند. به عنوان مثال، مورد زیر یک سرریز محسوب نمی‌شود: .Sp .Vb 2 \& signed char a = SCHAR_MAX; \& a++; .Ve .IP \fB\-fsanitize=bounds\fR 4 .IX Item "-fsanitize=bounds" این گزینه ابزارگذاری محدوده‌های آرایه را فعال می‌کند. دسترسی‌های خارج از محدوده مختلفی شناسایی می‌شوند. اعضای آرایه انعطاف‌پذیر (flexible array members)، آرایه‌های شبه‌عضو آرایه انعطاف‌پذیر، و مقداردهنده‌های اولیه متغیرهای با حافظه سراسری/ایستا ابزارگذاری نمی‌شوند؛ به استثنای آرایه‌های شبه‌عضو آرایه انعطاف‌پذیر که گزینه‌های \f(CW\*(C`\-fstrict\-flex\-arrays\*(C'\fR یا \f(CW\*(C`\-fstrict\-flex\-arrays=\*(C'\fR یا مشخصه‌های \f(CW\*(C`strict_flex_array\*(C'\fR مشخص می‌کنند که نباید مانند آرایه‌های شبه‌عضو آرایه انعطاف‌پذیر با آن‌ها رفتار شود. .IP \fB\-fsanitize=bounds\-strict\fR 4 .IX Item "-fsanitize=bounds-strict" این گزینه ابزارگذاری سخت‌گیرانه محدوده‌های آرایه را فعال می‌کند. بیشتر دسترسی‌های خارج از محدوده شناسایی می‌شوند، از جمله آرایه‌های شبه‌عضو آرایه انعطاف‌پذیر. مقداردهنده‌های اولیه متغیرهای با حافظه سراسری/ایستا ابزارگذاری نمی‌شوند. .IP \fB\-fsanitize=alignment\fR 4 .IX Item "-fsanitize=alignment" این گزینه بررسی تراز بودن (alignment) اشاره‌گرها را هنگام ارجاع‌زدایی آن‌ها، یا هنگامی که یک مرجع به هدفی با تراز ناکافی متصل می‌شود، یا زمانی که یک متد یا سازنده روی شیئی با تراز ناکافی فراخوانی می‌گردد، فعال می‌کند. .IP \fB\-fsanitize=object\-size\fR 4 .IX Item "-fsanitize=object-size" این گزینه ابزارگذاری ارجاعات حافظه را با استفاده از تابع \&\f(CW\*(C`_\|_builtin_dynamic_object_size\*(C'\fR فعال می‌کند. دسترسی‌های خارج از محدوده مختلف اشاره‌گر شناسایی می‌شوند. .IP \fB\-fsanitize=float\-divide\-by\-zero\fR 4 .IX Item "-fsanitize=float-divide-by-zero" شناسایی تقسیم ممیز شناور بر صفر. بر خلاف گزینه‌های مشابه دیگر، \&\fB\-fsanitize=float\-divide\-by\-zero\fR توسط \&\fB\-fsanitize=undefined\fR فعال نمی‌شود، زیرا تقسیم ممیز شناور بر صفر می‌تواند روشی مجاز برای دستیابی به مقادیر بی‌نهایت و NaN باشد. .IP \fB\-fsanitize=float\-cast\-overflow\fR 4 .IX Item "-fsanitize=float-cast-overflow" این گزینه بررسی تبدیل نوع ممیز شناور به عدد صحیح را فعال می‌کند. بررسی می‌شود که نتیجه تبدیل سرریز نکند. بر خلاف گزینه‌های مشابه دیگر، \fB\-fsanitize=float\-cast\-overflow\fR توسط \fB\-fsanitize=undefined\fR فعال نمی‌شود. این گزینه با فعال بودن استثناهای \f(CW\*(C`FE_INVALID\*(C'\fR به خوبی کار نمی‌کند. .IP \fB\-fsanitize=nonnull\-attribute\fR 4 .IX Item "-fsanitize=nonnull-attribute" این گزینه ابزارگذاری فراخوانی‌ها را فعال می‌کند، و بررسی می‌نماید که مقادیر null به آرگومان‌هایی که توسط مشخصه تابعی \&\f(CW\*(C`nonnull\*(C'\fR به عنوان نیازمند مقدار غیر null تعیین شده‌اند ارسال نشوند. .IP \fB\-fsanitize=returns\-nonnull\-attribute\fR 4 .IX Item "-fsanitize=returns-nonnull-attribute" این گزینه ابزارگذاری دستورهای بازگشت را در توابعی که با مشخصه تابعی \f(CW\*(C`returns_nonnull\*(C'\fR علامت‌گذاری شده‌اند فعال می‌کند، تا بازگرداندن مقادیر null از چنین توابعی شناسایی شود. .IP \fB\-fsanitize=bool\fR 4 .IX Item "-fsanitize=bool" این گزینه ابزارگذاری بارگذاری‌ها از bool را فعال می‌کند. اگر مقداری غیر از 0 یا 1 بارگذاری شود، خطای زمان اجرا صادر می‌گردد. .IP \fB\-fsanitize=enum\fR 4 .IX Item "-fsanitize=enum" این گزینه ابزارگذاری بارگذاری‌ها از یک نوع enum را فعال می‌کند. اگر مقداری خارج از محدوده مقادیر مجاز برای آن نوع enum بارگذاری شود، خطای زمان اجرا صادر می‌گردد. .IP \fB\-fsanitize=vptr\fR 4 .IX Item "-fsanitize=vptr" این گزینه ابزارگذاری فراخوانی توابع عضو C++، دسترسی به اعضا و برخی تبدیل‌های بین اشاره‌گرها به کلاس‌های پایه و مشتق‌شده را فعال می‌کند، تا تأیید شود که شیء ارجاع‌شده نوع پویای (dynamic type) درستی دارد..IP \fB\-fsanitize=pointer\-overflow\fR 4 .IX Item "-fsanitize=pointer-overflow" این گزینه ابزارگذاری (instrumentation) محاسبات اشاره‌گر را فعال می‌کند. اگر محاسبات اشاره‌گر سرریز کند، یک خطای زمان اجرا صادر می‌شود. .IP \fB\-fsanitize=builtin\fR 4 .IX Item "-fsanitize=builtin" این گزینه ابزارگذاری آرگومان‌های توابع توکار (builtin) منتخب را فعال می‌کند. اگر مقدار نامعتبری به چنین آرگومان‌هایی ارسال شود، یک خطای زمان اجرا صادر می‌گردد. برای مثال، ارسال 0 به‌عنوان آرگومان به \f(CW\*(C`_\|_builtin_ctz\*(C'\fR یا \f(CW\*(C`_\|_builtin_clz\*(C'\fR رفتار تعریف‌نشده ایجاد کرده و توسط این گزینه تشخیص داده می‌شود. .RE .RS 4 .Sp توجه داشته باشید که ضدعفونی‌کننده‌ها تمایل دارند نرخ هشدارهای مثبت کاذب (false positive) را افزایش دهند، به‌ویژه مواردی که پیرامون \fB\-Wmaybe\-uninitialized\fR هستند. ما ترکیب \fB\-Werror\fR و [استفاده از] ضدعفونی‌کننده‌ها را توصیه نمی‌کنیم. .Sp در حالی که \fB\-ftrapv\fR باعث صدور تله‌ها (traps) برای سرریزهای علامت‌دار می‌شود، \&\fB\-fsanitize=undefined\fR یک پیام تشخیصی صادر می‌کند. این ویژگی در حال حاضر تنها برای خانوادهٔ زبان‌های C کار می‌کند. .RE .IP \fB\-fno\-sanitize=all\fR 4 .IX Item "-fno-sanitize=all" این گزینه تمام ضدعفونی‌کننده‌هایی را که پیش‌تر فعال شده‌اند، غیرفعال می‌کند. استفاده از \&\fB\-fsanitize=all\fR مجاز نیست، زیرا برخی ضدعفونی‌کننده‌ها نمی‌توانند هم‌زمان با یکدیگر استفاده شوند. .IP \fB\-fasan\-shadow\-offset=\fR\fInumber\fR 4 .IX Item "-fasan-shadow-offset=number" این گزینه GCC را مجبور می‌کند تا از یک افست سایه (shadow offset) سفارشی در بررسی‌های AddressSanitizer استفاده کند. این گزینه برای آزمایش ساختارهای مختلف حافظهٔ سایه در Kernel AddressSanitizer سودمند است. .IP \fB\-fsanitize\-sections=\fR\fIs1\fR\fB,\fR\fIs2\fR\fB,...\fR 4 .IX Item "-fsanitize-sections=s1,s2,..." متغیرهای سراسری را در بخش‌های منتخبِ تعریف‌شده توسط کاربر پالایش و اعتبارسنجی می‌کند. \fIsi\fR می‌تواند حاوی الگوهای نویسه‌ای (wildcards) باشد. .IP \fB\-fsanitize\-recover\fR[\fB=\fR\fIopts\fR] 4 .IX Item "-fsanitize-recover[=opts]" گزینهٔ \&\fB\-fsanitize\-recover=\fR حالت بازیابی از خطا را برای ضدعفونی‌کننده‌های ذکرشده در فهرست جداشده با کاما از \fIopts\fR کنترل می‌کند. فعال‌سازی این گزینه برای یک مؤلفهٔ ضدعفونی‌کننده باعث می‌شود که تلاش کند به اجرای برنامه ادامه دهد، گویی هیچ خطایی رخ نداده است. این بدان معناست که در یک بار اجرای برنامه می‌توان چندین خطای زمان اجرا را گزارش کرد و کد وضعیت خروج برنامه ممکن است حتی با وجود گزارش خطاها، موفقیت‌آمیز باشد. از گزینهٔ \fB\-fno\-sanitize\-recover=\fR می‌توان برای تغییر این رفتار استفاده کرد: تنها اولین خطای شناسایی‌شده گزارش می‌شود و سپس برنامه با یک کد خروج غیرصفر خارج می‌گردد. .Sp در حال حاضر این ویژگی تنها برای \fB\-fsanitize=undefined\fR (و زیرگزینه‌های آن به‌جز \fB\-fsanitize=unreachable\fR و \fB\-fsanitize=return\fR)، \&\fB\-fsanitize=float\-cast\-overflow\fR، \fB\-fsanitize=float\-divide\-by\-zero\fR، \&\fB\-fsanitize=bounds\-strict\fR، \&\fB\-fsanitize=kernel\-address\fR و \fB\-fsanitize=address\fR کار می‌کند. برای این ضدعفونی‌کننده‌ها، بازیابی از خطا به‌طور پیش‌فرض فعال است، به‌جز \fB\-fsanitize=address\fR که این ویژگی برای آن آزمایشی محسوب می‌شود. گزینه‌های \&\fB\-fsanitize\-recover=all\fR و \fB\-fno\-sanitize\-recover=all\fR نیز پذیرفته می‌شوند؛ اولی بازیابی را برای تمام ضدعفونی‌کننده‌هایی که از آن پشتیبانی می‌کنند فعال کرده و دومی بازیابی را برای تمام آن‌ها غیرفعال می‌سازد. .Sp حتی اگر حالت بازیابی در سمت کامپایلر فعال شده باشد، باید در سمت کتابخانهٔ زمان اجرا نیز فعال شود، در غیر این صورت شکست‌ها همچنان مهلک (fatal) خواهند بود. مقدار پیش‌فرض کتابخانهٔ زمان اجرا برای ThreadSanitizer و UndefinedBehaviorSanitizer برابر با \f(CW\*(C`halt_on_error=0\*(C'\fR است، در حالی که مقدار پیش‌فرض برای AddressSanitizer برابر با \f(CW\*(C`halt_on_error=1\*(C'\fR می‌باشد. این مقدار را می‌توان از طریق تنظیم پرچم \f(CW\*(C`halt_on_error\*(C'\fR در متغیر محیطی متناظر لغو (override) کرد. .Sp نحو این گزینه بدون یک پارامتر صریح \fIopts\fR منسوخ شده است و با تعیین فهرستی از \fIopts\fR به‌صورت زیر معادل است: .Sp .Vb 1 \& undefined,float\-cast\-overflow,float\-divide\-by\-zero,bounds\-strict .Ve .IP \fB\-fsanitize\-address\-use\-after\-scope\fR 4 .IX Item "-fsanitize-address-use-after-scope" ابزارگذاری متغیرهای محلی را برای شناسایی باگ‌های استفاده پس از پایان حوزه (use\-after\-scope) فعال می‌کند. این گزینه \fB\-fstack\-reuse\fR را روی \fBnone\fR تنظیم می‌کند. .IP \fB\-fsanitize\-trap\fR[\fB=\fR\fIopts\fR] 4 .IX Item "-fsanitize-trap[=opts]" گزینهٔ \fB\-fsanitize\-trap=\fR به کامپایلر دستور می‌دهد تا برای ضدعفونی‌کننده‌های ذکرشده در فهرست جداشده با کاما از \fIopts\fR، رفتارهای تعریف‌نشده را به‌جای استفاده از روال‌های کتابخانهٔ \f(CW\*(C`libubsan\*(C'\fR، با استفاده از \f(CW\*(C`_\|_builtin_trap\*(C'\fR گزارش دهد. اگر این گزینه برای یک ضدعفونی‌کنندهٔ خاص فعال شود، نسبت به \fB\-fsanitizer\-recover=\fR برای آن ضدعفونی‌کننده اولویت دارد؛ \f(CW\*(C`_\|_builtin_trap\*(C'\fR صادر خواهد شد و بدون توجه به اینکه بازیابی با استفاده از \fB\-fsanitize\-recover=\fR فعال باشد یا غیرفعال، خطای مهلک ایجاد خواهد کرد. .Sp مزیت این روش این است که به کتابخانهٔ \f(CW\*(C`libubsan\*(C'\fR نیازی نیست و به برنامه پیوند (link) داده نمی‌شود؛ بنابراین حتی در محیط‌های مستقل (freestanding) نیز قابل استفاده است. .Sp در حال حاضر این ویژگی با \fB\-fsanitize=undefined\fR (و زیرگزینه‌های آن به‌جز \fB\-fsanitize=vptr\fR)، \fB\-fsanitize=float\-cast\-overflow\fR، \&\fB\-fsanitize=float\-divide\-by\-zero\fR و \&\fB\-fsanitize=bounds\-strict\fR کار می‌کند. همچنین می‌توان \f(CW\*(C`\-fsanitize\-trap=all\*(C'\fR را مشخص کرد که آن را برای زیرگزینه‌های \f(CW\*(C`undefined\*(C'\fR، \&\fB\-fsanitize=float\-cast\-overflow\fR، \&\fB\-fsanitize=float\-divide\-by\-zero\fR و \&\fB\-fsanitize=bounds\-strict\fR فعال می‌کند. اگر از \f(CW\*(C`\-fsanitize\-trap=undefined\*(C'\fR یا \f(CW\*(C`\-fsanitize\-trap=all\*(C'\fR استفاده شود و \f(CW\*(C`\-fsanitize=vptr\*(C'\fR در خط فرمان فعال باشد، ابزارگذاری در سکوت نادیده گرفته می‌شود؛ زیرا این ابزارگذاری همواره به پشتیبانی \&\f(CW\*(C`libubsan\*(C'\fR نیاز دارد و استفاده از \fB\-fsanitize\-trap=vptr\fR مجاز نیست. .IP \fB\-fsanitize\-undefined\-trap\-on\-error\fR 4 .IX Item "-fsanitize-undefined-trap-on-error" گزینهٔ \fB\-fsanitize\-undefined\-trap\-on\-error\fR معادلِ منسوخ‌شدهٔ \fB\-fsanitize\-trap=all\fR است. .IP \fB\-fsanitize\-coverage=trace\-pc\fR 4 .IX Item "-fsanitize-coverage=trace-pc" ابزارگذاری کد را برای آزمون تصادفیِ هدایت‌شده با پوشش (coverage\-guided fuzzing) فعال می‌کند. یک فراخوانی به \f(CW\*(C`_\|_sanitizer_cov_trace_pc\*(C'\fR را در هر بلوک پایه (basic block) درج می‌کند. .IP \fB\-fsanitize\-coverage=trace\-cmp\fR 4 .IX Item "-fsanitize-coverage=trace-cmp" ابزارگذاری کد را برای آزمون تصادفیِ هدایت‌شده با جریان داده (dataflow guided fuzzing) فعال می‌کند. یک فراخوانی به \f(CW\*(C`_\|_sanitizer_cov_trace_cmp1\*(C'\fR، \&\f(CW\*(C`_\|_sanitizer_cov_trace_cmp2\*(C'\fR، \f(CW\*(C`_\|_sanitizer_cov_trace_cmp4\*(C'\fR یا \&\f(CW\*(C`_\|_sanitizer_cov_trace_cmp8\*(C'\fR را برای مقایسهٔ اعداد صحیح در حالتی که هر دو عملوند متغیر هستند، یا \f(CW\*(C`_\|_sanitizer_cov_trace_const_cmp1\*(C'\fR، \&\f(CW\*(C`_\|_sanitizer_cov_trace_const_cmp2\*(C'\fR، \&\f(CW\*(C`_\|_sanitizer_cov_trace_const_cmp4\*(C'\fR یا \&\f(CW\*(C`_\|_sanitizer_cov_trace_const_cmp8\*(C'\fR را برای مقایسهٔ اعداد صحیح در حالتی که یک عملوند مقدار ثابت است، \f(CW\*(C`_\|_sanitizer_cov_trace_cmpf\*(C'\fR یا \&\f(CW\*(C`_\|_sanitizer_cov_trace_cmpd\*(C'\fR را برای مقایسه‌های float یا double، و \&\f(CW\*(C`_\|_sanitizer_cov_trace_switch\*(C'\fR را برای عبارات switch درج می‌کند. .IP \fB\-fcf\-protection=\fR[\fBfull\fR|\fBbranch\fR|\fBreturn\fR|\fBnone\fR|\fBcheck\fR] 4 .IX Item "-fcf-protection=[full|branch|return|none|check]" .PD 0 .IP \fB\-fcf\-protection\fR 4 .IX Item "-fcf-protection" .PD ابزارگذاری کد را برای افزایش امنیت برنامه از طریق بررسی معتبر بودن نشانی‌های مقصد در دستورالعمل‌های انتقال جریان کنترل (مانند فراخوانی غیرمستقیم تابع، بازگشت از تابع، پرش غیرمستقیم) فعال می‌کند. این کار از انحراف جریان کنترل به یک مقصد غیرمنتظره جلوگیری می‌نماید. هدف این گزینه محافظت در برابر تهدیداتی مانند برنامه‌نویسی مبتنی بر بازگشت (ROP) و به‌طور مشابه برنامه‌نویسی مبتنی بر call/jmp (یا همان COP/JOP) است. .Sp کلیدواژه‌های \fB\-fcf\-protection=\fR به‌صورت زیر تفسیر می‌شوند. .Sp مقدار \f(CW\*(C`branch\*(C'\fR به کامپایلر دستور می‌دهد تا بررسی اعتبار انتقال جریان کنترل را در نقطهٔ دستورالعمل‌های انشعاب غیرمستقیم (یعنی دستورهای call/jmp) پیاده‌سازی کند. .Sp مقدار \f(CW\*(C`return\*(C'\fR بررسی اعتبار را در نقطهٔ بازگشت از یک تابع پیاده‌سازی می‌کند. .Sp مقدار \f(CW\*(C`full\*(C'\fR نام مستعاری برای تعیین هم‌زمان هر دو گزینهٔ \&\f(CW\*(C`branch\*(C'\fR و \f(CW\*(C`return\*(C'\fR است. .Sp مقدار \f(CW\*(C`check\*(C'\fR برای پیوند نهایی با بهینه‌سازی زمان پیوند (LTO) استفاده می‌شود. اگر فایل‌های شیءِ LTO با مقادیر مختلفی از \fB\-fcf\-protection\fR کامپایل شده باشند، یک خطا صادر می‌شود. مقدار \f(CW\*(C`check\*(C'\fR در زمان کامپایل نادیده گرفته می‌شود. .Sp مقدار \f(CW\*(C`none\*(C'\fR ابزارگذاری را غیرفعال می‌کند. .Sp گزینهٔ \&\fB\-fcf\-protection\fR نام مستعاری برای \fB\-fcf\-protection=full\fR است. برای بازنویسی و لغو گزینهٔ پیشینِ \fB\-fcf\-protection\fR در خط فرمان، ابتدا \fB\-fcf\-protection=none\fR و سپس \&\fB\-fcf\-protection=\fR\fIkind\fR را اضافه کنید. .Sp ماکروی \f(CW\*(C`_\|_CET_\|_\*(C'\fR زمانی که از \fB\-fcf\-protection\fR استفاده شود تعریف می‌گردد. نخستین بیت از \f(CW\*(C`_\|_CET_\|_\*(C'\fR برای مقدار \&\f(CW\*(C`branch\*(C'\fR برابر با 1 و دومین بیت از \f(CW\*(C`_\|_CET_\|_\*(C'\fR برای مقدار \f(CW\*(C`return\*(C'\fR برابر با 1 تنظیم می‌شود. .Sp همچنین می‌توانید از صفت \f(CW\*(C`nocf_check\*(C'\fR برای مشخص کردن توابع و فراخوانی‌هایی که باید از ابزارگذاری معاف شوند استفاده کنید. .Sp در حال حاضر مقصد x86 GNU/Linux پیاده‌سازی مبتنی بر Intel Control\-flow Enforcement Technology (CET) را ارائه می‌دهد که برای پردازنده‌های i686 یا جدیدتر کار می‌کند. .IP \fB\-fharden\-compares\fR 4 .IX Item "-fharden-compares" برای هر آزمون منطقی که پس از بهینه‌سازی‌های gimple باقی می‌ماند و شرطی در یک انشعاب شرطی \fIنیست\fR (برای نمونه، شرایط ارزیابی‌شده برای انتقال‌های شرطی، یا ذخیره‌سازی در متغیرهای بولی)، کد اضافه‌ای برای محاسبه و راستی‌آزمایی شرط معکوس صادر می‌کند و در صورت عدم تطابق نتایج، \f(CW\*(C`_\|_builtin_trap\*(C'\fR را فراخوانی می‌نماید. برای پوشش تمام عبارات شرطی، این گزینه را همراه با \fB\-fharden\-conditional\-branches\fR استفاده کنید..IP \fB\-fharden\-conditional\-branches\fR 4 .IX Item "-fharden-conditional-branches" به ازای هر انشعاب شرطی غیربرداری که پس از بهینه‌سازی‌های gimple باقی می‌ماند، کد اضافی تولید می‌کند تا شرط معکوس را محاسبه و وارسی کند، و چنانچه نتیجه غیرمنتظره باشد \f(CW\*(C`_\|_builtin_trap\*(C'\fR را فراخوانی نماید. برای پوشش تمامی جملات شرطی، همراه با \fB\-fharden\-compares\fR استفاده شود. .IP \fB\-fharden\-control\-flow\-redundancy\fR 4 .IX Item "-fharden-control-flow-redundancy" کد اضافی تولید می‌کند تا هنگام ورود به بلوک‌های پایه (basic blocks)، متغیرهای بولی تنظیم شوند، و هنگام خروج از تابع، چنانچه مقادیر بولی مسیر اجرایی سازگار با گراف جریان کنترل (control flow graph) تشکیل ندهند، عمل وارسی انجام شده و تله (trap) فعال شود. .Sp وارسی پیش از بازگشت‌ها، پیش از فراخوانی‌های انتهایی اجباری (زیر را ببینید) و به‌صورت اختیاری پیش از خروج استثناها با \&\fB\-fhardcfr\-check\-exceptions\fR، پیش از فراخوانی‌های بازگشتی با \&\fB\-fhardcfr\-check\-returning\-calls\fR، و پیش از فراخوانی‌های noreturn با \&\fB\-fhardcfr\-check\-noreturn\-calls\fR) صورت می‌پذیرد. گزینه‌های تنظیمات \&\fB\-\-param hardcfr\-max\-blocks\fR و \fB\-\-param hardcfr\-max\-inline\-blocks\fR در دسترس هستند. .Sp بهینه‌سازی فراخوانی انتهایی (tail call optimization) بسیار دیرتر از آن انجام می‌شود که افزونگی جریان کنترل را تحت تأثیر قرار دهد، اما فراخوانی‌هایی که توسط پیشانه (front-end) زبان به عنوان فراخوانی‌های انتهایی اجباری نشانه‌گذاری شده‌اند، و هر فراخوانی که به اندازه کافی زود به عنوان فراخوانی انتهایی بالقوه علامت‌گذاری شده باشد نیز عمل وارسی را پیش از فراخوانی صادر خواهند کرد؛ اما این احتمالات صرفاً نظری هستند، چرا که این شرایط تنها هنگام استفاده از پلاگین‌های سفارشی کامپایلر ممکن است رخ دهند. .IP \fB\-fhardcfr\-skip\-leaf\fR 4 .IX Item "-fhardcfr-skip-leaf" غیرفعال کردن \fB\-fharden\-control\-flow\-redundancy\fR در توابع برگ (leaf functions). .IP \fB\-fhardcfr\-check\-exceptions\fR 4 .IX Item "-fhardcfr-check-exceptions" هنگامی که \fB\-fharden\-control\-flow\-redundancy\fR فعال باشد، مسیر اجرایی ثبت‌شده را در نقاط فرار استثنا در برابر گراف جریان کنترل بررسی می‌کند؛ گویی بدنه تابع با یک کنترل‌کننده پاک‌سازی (cleanup handler) احاطه شده که وارسی را انجام داده و استثنا را دوباره برمی‌انگیزد (reraise). این گزینه به‌طور پیش‌فرض فعال است؛ برای غیرفعال کردن آن از \fB\-fno\-hardcfr\-check\-exceptions\fR استفاده کنید. .IP \fB\-fhardcfr\-check\-returning\-calls\fR 4 .IX Item "-fhardcfr-check-returning-calls" هنگامی که \fB\-fharden\-control\-flow\-redundancy\fR فعال باشد، مسیر اجرایی ثبت‌شده را در برابر گراف جریان کنترل، پیش از هر فراخوانی تابعی که بلافاصله با بازگرداندن نتیجه آن (در صورت وجود) دنبال می‌شود، وارسی می‌کند تا مانع بهینه‌سازی فراخوانی انتهایی (tail-call) نشود، صرف‌نظر از اینکه آیا در نهایت به فراخوانی انتهایی بهینه‌سازی می‌شود یا خیر. .Sp این گزینه هر زمان که بهینه‌سازی‌های فراخوانی برادر (sibling call) فعال باشند به‌طور پیش‌فرض فعال است (گزینه \fB\-foptimize\-sibling\-calls\fR را ببینید)، اما می‌تواند بدون توجه به بهینه‌سازی‌ها، به‌صورت صریح فعال (یا با فرم نفی‌شده‌اش غیرفعال) شود. .IP \fB\-fhardcfr\-check\-noreturn\-calls=\fR[\fBalways\fR|\fBno\-xthrow\fR|\fBnothrow\fR|\fBnever\fR] 4 .IX Item "-fhardcfr-check-noreturn-calls=[always|no-xthrow|nothrow|never]" هنگامی که \fB\-fharden\-control\-flow\-redundancy\fR فعال باشد، مسیر اجرایی ثبت‌شده را در برابر گراف جریان کنترل پیش از فراخوانی‌های \&\f(CW\*(C`noreturn\*(C'\fR وارسی می‌کند؛ حال یا تمام آن‌ها (\fBalways\fR)، آن‌هایی که انتظار نمی‌رود کنترل را از طریق یک استثنا به فراخواننده بازگردانند (\fBno\-xthrow\fR، پیش‌فرض)، آن‌هایی که ممکن نیست کنترل را از طریق یک استثنا به فراخواننده بازگردانند (\fBnothrow\fR)، یا هیچ‌یک از آن‌ها (\fBnever\fR). .Sp وارسی پیش از یک تابع \f(CW\*(C`noreturn\*(C'\fR که ممکن است کنترل را از طریق یک استثنا به فراخواننده بازگرداند، چنانچه استثنا در فراخواننده گرفته شود (چه توسط کنترل‌کننده و چه پاک‌سازی)، ممکن است سبب شود وارسی بیش از یک بار انجام شود. هنگامی که \fB\-fhardcfr\-check\-exceptions\fR نیز فعال باشد، کامپایلر از مرتبط کردن یک فراخوانی \f(CW\*(C`noreturn\*(C'\fR با کنترل‌کننده پاک‌سازی که به‌طور ضمنی اضافه شده خودداری می‌کند، زیرا با وارسی انجام‌شده پیش از فراخوانی تکراری و زائد خواهد بود؛ اما سایر کنترل‌کننده‌ها یا پاک‌سازی‌ها در تابع، در صورت فعال شدن، مسیر اجرایی ثبت‌شده را تغییر داده و با رسیدن به یک نقطه وارسی (checkpoint) دیگر مجدداً آن را وارسی می‌کنند. این نقطه وارسی حتی ممکن است فراخوانی \f(CW\*(C`noreturn\*(C'\fR دیگری باشد، بنابراین ممکن است در نهایت وارسی چندین بار انجام شود. .Sp بهینه‌سازهای گوناگون ممکن است سبب شوند فراخوانی‌ها حتی در غیاب صفت‌های متناظر، به عنوان \f(CW\*(C`noreturn\*(C'\fR و/یا \f(CW\*(C`nothrow\*(C'\fR علامت‌گذاری شوند که می‌تواند بر جای‌گذاری وارسی‌ها پیش از فراخوانی‌ها و همچنین افزودن کنترل‌کننده‌های پاک‌سازی ضمنی برای آن‌ها تأثیر بگذارد. این غیرقابل‌پیش‌بینی بودن، و این واقعیت که برانگیختن و برانگیختن مجدد مکرر استثناها عملاً به مثابه فراخوانی ضمنی توابع \f(CW\*(C`noreturn\*(C'\fR است، \fBno\-xthrow\fR را به تنظیم پیش‌فرض برای این گزینه تبدیل کرده است: این گزینه تنها توابع داخلی که برای برانگیختن (یا برانگیختن مجدد) استثناها استفاده می‌شوند و تحت تأثیر این بهینه‌سازی‌ها قرار نمی‌گیرند را از رفتار مربوط به \f(CW\*(C`noreturn\*(C'\fR مستثنی می‌کند. .IP \fB\-fhardened\fR 4 .IX Item "-fhardened" مجموعه‌ای از پرچم‌ها را برای C و ++C فعال می‌کند که امنیت کد تولیدشده را بدون تأثیر بر ABI آن بهبود می‌بخشند. پرچم‌های دقیق فعال‌شده ممکن است بین نسخه‌های اصلی GCC تغییر کند، اما در حال حاضر عبارتند از: .Sp \&\fB\-D_FORTIFY_SOURCE=3 \&\-D_GLIBCXX_ASSERTIONS \&\-ftrivial\-auto\-var\-init=zero \&\-fPIE \-pie \-Wl,\-z,relro,\-z,now \&\-fstack\-protector\-strong \&\-fstack\-clash\-protection \&\-fcf\-protection=full\fR (تنها در x86 GNU/Linux)\fB \fR .Sp فهرست گزینه‌های فعال‌شده توسط \fB\-fhardened\fR را می‌توان با استفاده از گزینه \fB\-\-help=hardened\fR به دست آورد. .Sp هنگامی که glibc سیستم قدیمی‌تر از نسخه 2.35 باشد، در عوض \fB\-D_FORTIFY_SOURCE=2\fR استفاده می‌شود. .Sp این گزینه برای استفاده در ساخت‌های محصول نهایی (production builds) در نظر گرفته شده است، نه صرفاً در ساخت‌های اشکال‌زدایی (debug builds). .Sp در حال حاضر، \fB\-fhardened\fR تنها در مقصدهای GNU/Linux پشتیبانی می‌شود. .Sp \&\fB\-fhardened\fR تنها در صورتی یک گزینه خاص را فعال می‌کند که پیش‌تر در جایی از خط فرمان مشخص نشده باشد. به عنوان مثال، \&\fB\-fhardened\fR \fB\-fstack\-protector\fR تنها \&\fB\-fstack\-protector\fR را فعال می‌کند، اما \fB\-fstack\-protector\-strong\fR را فعال نخواهد کرد. .IP \fB\-fstack\-protector\fR 4 .IX Item "-fstack-protector" کد اضافی تولید می‌کند تا سرریزهای بافر (مانند حملات تخریب پشته یا stack smashing) را بررسی کند. این کار با افزودن یک متغیر نگهبان (guard variable) به توابع دارای اشیاء آسیب‌پذیر انجام می‌شود. این شامل توابعی است که \f(CW\*(C`alloca\*(C'\fR را فراخوانی می‌کنند، و توابعی با بافرهای بزرگ‌تر یا مساوی ۸ بایت. نگهبان‌ها هنگام ورود به تابع مقداردهی اولیه شده و سپس هنگام خروج از تابع بررسی می‌شوند. اگر بررسی نگهبان با شکست مواجه شود، یک پیام خطا چاپ شده و برنامه خاتمه می‌یابد. تنها متغیرهایی در نظر گرفته می‌شوند که واقعاً روی پشته تخصیص یافته باشند؛ متغیرهایی که با بهینه‌سازی حذف شده‌اند یا متغیرهایی که در ثبات‌ها تخصیص یافته‌اند به حساب نمی‌آیند. .IP \fB\-fstack\-protector\-all\fR 4 .IX Item "-fstack-protector-all" مشابه \fB\-fstack\-protector\fR با این تفاوت که تمام توابع محافظت می‌شوند. .IP \fB\-fstack\-protector\-strong\fR 4 .IX Item "-fstack-protector-strong" مشابه \fB\-fstack\-protector\fR اما شامل توابع بیشتری برای محافظت می‌شود \-\-\- توابعی که تعریف آرایه محلی دارند، یا ارجاعاتی به آدرس‌های فریم محلی دارند. تنها متغیرهایی در نظر گرفته می‌شوند که واقعاً روی پشته تخصیص یافته باشند؛ متغیرهایی که با بهینه‌سازی حذف شده‌اند یا متغیرهایی که در ثبات‌ها تخصیص یافته‌اند به حساب نمی‌آیند. .IP \fB\-fstack\-protector\-explicit\fR 4 .IX Item "-fstack-protector-explicit" مشابه \fB\-fstack\-protector\fR اما تنها توابعی را محافظت می‌کند که دارای صفت \f(CW\*(C`stack_protect\*(C'\fR باشند. .IP \fB\-fstack\-check\fR 4 .IX Item "-fstack-check" کدی تولید می‌کند تا وارسی کند که از مرز پشته فراتر نروید. چنانچه در محیطی با چندین نخ (thread) اجرا می‌شوید باید این پرچم را مشخص کنید، اما در یک محیط تک‌نخی به‌ندرت نیاز به تعیین آن دارید، زیرا در صورت وجود تنها یک پشته، سرریز پشته در تقریباً تمامی سیستم‌ها به‌طور خودکار شناسایی می‌شود. .Sp توجه داشته باشید که این گزینه در عمل باعث انجام وارسی نمی‌شود؛ سیستم‌عامل یا زمان اجرای زبان (runtime) باید این کار را انجام دهند. این گزینه باعث تولید کدی می‌شود تا اطمینان حاصل شود که آن‌ها متوجه گسترش پشته می‌شوند. .Sp می‌توانید علاوه بر این یک پارامتر رشته‌ای مشخص کنید: \fBno\fR به معنای عدم بررسی، \fBgeneric\fR به معنای اجبار به استفاده از بررسی به سبک قدیمی، و \&\fBspecific\fR به معنای استفاده از بهترین روش بررسی است و با \fB\-fstack\-check\fR بدون پارامتر معادل است. .Sp بررسی به سبک قدیمی (old-style) سازوکاری عمومی است که نیازی به پشتیبانی اختصاصی برای مقصد در کامپایلر ندارد، اما معایب زیر را به همراه دارد: .RS 4 .IP 1. 4 .IX Item "1." راهبرد تخصیص تغییریافته برای اشیاء بزرگ: چنانچه اندازه آن‌ها از آستانه‌ای ثابت فراتر رود، همواره به‌صورت پویا تخصیص می‌یابند. توجه داشته باشید این امر ممکن است معناشناسی برخی کدها را تغییر دهد. .IP 2. 4 .IX Item "2." محدودیت ثابت روی اندازه فریم ایستای توابع: هنگامی که توسط یک تابع خاص از این حد فراتر رود، بررسی پشته قابل اعتماد نبوده و یک هشدار توسط کامپایلر صادر می‌شود. .IP 3. 4 .IX Item "3." ناکارآمدی: هم به دلیل راهبرد تخصیص تغییریافته و هم به دلیل پیاده‌سازی عمومی، کارایی کد دچار افت می‌شود. .RE .RS 4 .Sp توجه داشته باشید که در صورت عدم افزودن پشتیبانی مقصد در کامپایلر، بررسی پشته به سبک قدیمی روش جایگزین (fallback) برای \&\fBspecific\fR نیز می‌باشد. .Sp \&\fB\-fstack\-check=\fR برای نیازهای زبان Ada جهت تشخیص بازگشت بی‌نهایت و سرریزهای پشته طراحی شده است. \fBspecific\fR انتخابی عالی هنگام کامپایل کدهای Ada است. این گزینه معمولاً برای محافظت در برابر حملات تلاقی پشته (stack-clash) کافی نیست. برای محافظت در برابر آن‌ها به \fB\-fstack\-clash\-protection\fR نیاز دارید. .RE .IP \fB\-fstack\-clash\-protection\fR 4 .IX Item "-fstack-clash-protection" کدی برای جلوگیری از حملات به سبک تلاقی پشته (stack clash) تولید می‌کند. هنگامی که این گزینه فعال باشد، کامپایلر در هر زمان تنها یک صفحه از فضای پشته را تخصیص می‌دهد و به هر صفحه بلافاصله پس از تخصیص دسترسی پیدا می‌کند. بنابراین، از پرش تخصیص‌ها بر روی هرگونه صفحه محافظ پشته (guard page) ارائه‌شده توسط سیستم‌عامل جلوگیری می‌کند. .Sp بیشتر مقصدها به‌طور کامل از محافظت در برابر تلاقی پشته پشتیبانی نمی‌کنند. با این حال، در آن مقصدها \fB\-fstack\-clash\-protection\fR از تخصیص‌های پویای پشته محافظت خواهد کرد. همچنین چنانچه مقصد از \&\fB\-fstack\-check=specific\fR پشتیبانی کند، \fB\-fstack\-clash\-protection\fR ممکن است محافظت محدودی برای تخصیص‌های ایستای پشته نیز فراهم آورد..IP \fB\-fstack\-limit\-register=\fR\fIreg\fR 4 .IX Item "-fstack-limit-register=reg" .PD 0 .IP \fB\-fstack\-limit\-symbol=\fR\fIsym\fR 4 .IX Item "-fstack-limit-symbol=sym" .IP \fB\-fno\-stack\-limit\fR 4 .IX Item "-fno-stack-limit" .PD تولید کدی برای اطمینان از اینکه پشته فراتر از یک مقدار مشخص رشد نکند؛ این مقدار می‌تواند مقدار یک ثبات یا آدرس یک نماد باشد. اگر پشتهٔ بزرگ‌تری نیاز باشد، یک سیگنال در زمان اجرا ایجاد می‌شود. برای اکثر مقصدهای هدف، سیگنال پیش از آنکه پشته از مرز فراتر رود ارسال می‌شود؛ بنابراین امکان گرفتن سیگنال بدون انجام اقدامات احتیاطی ویژه وجود دارد. .Sp برای نمونه، اگر پشته در آدرس مطلق \fB0x80000000\fR آغاز شود و رو به پایین رشد کند، می‌توانید از پرچم‌های \&\fB\-fstack\-limit\-symbol=_\|_stack_limit\fR و \&\fB\-Wl,\-\-defsym,_\|_stack_limit=0x7ffe0000\fR برای اعمال محدودیت پشتهٔ ۱۲۸ کیلوبایتی استفاده کنید. توجه داشته باشید که این ممکن است تنها با پیونددهندهٔ GNU کار کند. .Sp می‌توانید با استفاده از صفت تابع \&\f(CW\*(C`no_stack_limit\*(C'\fR، بررسی محدودیت پشته را به‌صورت محلی لغو کنید. .IP \fB\-fsplit\-stack\fR 4 .IX Item "-fsplit-stack" تولید کدی برای تقسیم خودکار پشته پیش از سرریز شدن آن. برنامهٔ حاصل دارای پشته‌ای ناپیوسته خواهد بود که تنها در صورتی می‌تواند سرریز شود که برنامه قادر به تخصیص حافظهٔ بیشتری نباشد. این ویژگی بیشترین کاربرد را هنگام اجرای برنامه‌های چندنخی دارد، زیرا دیگر نیازی به محاسبهٔ اندازهٔ مناسب پشته برای هر نخ نخواهد بود. این قابلیت در حال حاضر تنها برای مقصدهای x86 در حال اجرا روی GNU/Linux پیاده‌سازی شده است. .Sp هنگامی که کد کامپایل‌شده با \fB\-fsplit\-stack\fR کدی را فراخوانی می‌کند که بدون \fB\-fsplit\-stack\fR کامپایل شده است، ممکن است فضای پشتهٔ زیادی برای اجرای کد دوم در دسترس نباشد. اگر کامپایل تمام کدها، از جمله کدهای کتابخانه‌ای، با \fB\-fsplit\-stack\fR امکان‌پذیر نباشد، پیونددهنده می‌تواند این فراخوانی‌ها را اصلاح کند تا کدی که بدون \fB\-fsplit\-stack\fR کامپایل شده است همواره پشتهٔ بزرگی در اختیار داشته باشد. پشتیبانی از این قابلیت در پیونددهندهٔ gold در نگارش ۲.۲۱ و بعدتر از GNU binutils پیاده‌سازی شده است. .IP \fB\-fstrub=disable\fR 4 .IX Item "-fstrub=disable" غیرفعال کردن کامل پاک‌سازی پشته (strub) و نادیده گرفتن هرگونه صفت \f(CW\*(C`strub\*(C'\fR. ببینید .IP \fB\-fstrub=strict\fR 4 .IX Item "-fstrub=strict" حالت پیش‌فرض توابع به حالت \f(CW\*(C`disabled\*(C'\fR برای \f(CW\*(C`strub\*(C'\fR تنظیم می‌شود، و این محدودیت به‌صورت \fBسخت‌گیرانه\fR اعمال می‌شود که تنها توابع مرتبط با حالت‌های \f(CW\*(C`strub\*(C'\fR\-\f(CW\*(C`callable\*(C'\fR (شامل \f(CW\*(C`at\-calls\*(C'\fR، \f(CW\*(C`callable\*(C'\fR و \&\f(CW\*(C`always_inline\*(C'\fR \f(CW\*(C`internal\*(C'\fR) توسط توابعی با حالت‌های فعال‌شدهٔ \f(CW\*(C`strub\*(C'\fR (\f(CW\*(C`at\-calls\*(C'\fR و \f(CW\*(C`internal\*(C'\fR) قابل‌فراخوانی (\f(CW\*(C`callable\*(C'\fR) باشند. .IP \fB\-fstrub=relaxed\fR 4 .IX Item "-fstrub=relaxed" بازگردانی تنظیمات پیش‌فرض پاک‌سازی پشته (\f(CW\*(C`strub\*(C'\fR)؛ به این معنا که \&\f(CW\*(C`strub\*(C'\fR تنها طبق صفت‌های \f(CW\*(C`strub\*(C'\fR مرتبط با توابع و انواع داده‌ها فعال می‌شود. \f(CW\*(C`Relaxed\*(C'\fR بدین معناست که زمینه‌های strub تنها از فراخوانی توابعی بازداشته می‌شوند که صراحتاً با حالت \f(CW\*(C`strub\*(C'\fR از نوع \f(CW\*(C`disabled\*(C'\fR مرتبط شده‌اند. این گزینه تنها برای باطل کردن سایر گزینه‌های \fB\-fstrub=*\fR که پیش از آن در خط فرمان آمده‌اند مفید است. .IP \fB\-fstrub=at\-calls\fR 4 .IX Item "-fstrub=at-calls" فعال‌سازی حالت \f(CW\*(C`strub\*(C'\fR با \f(CW\*(C`at\-calls\*(C'\fR در صورت امکان‌پذیر بودن. کاربرد اصلی این گزینه برای آزمایش است. این گزینه سازوکار \f(CW\*(C`strub\*(C'\fR را در سناریوهایی که کاملاً محلی برای یک واحد ترجمه هستند می‌آزماید. این حالتِ \f(CW\*(C`strub\*(C'\fR، رابط‌های توابع را تغییر می‌دهد؛ بنابراین هر تابعی که برای سایر واحدهای ترجمه قابل‌مشاهده باشد، یا آدرس آن گرفته شده باشد، تحت تأثیر این گزینه قرار \fIنخواهد گرفت\fR. گزینه‌های بهینه‌سازی نیز ممکن است بر امکان‌پذیری تأثیر بگذارند. برای جزئیات شرایط امکان‌پذیری و شایستگی، به مستندات صفت \f(CW\*(C`strub\*(C'\fR مراجعه کنید. .IP \fB\-fstrub=internal\fR 4 .IX Item "-fstrub=internal" فعال‌سازی حالت \f(CW\*(C`strub\*(C'\fR با \f(CW\*(C`internal\*(C'\fR در صورت امکان‌پذیر بودن. کاربرد اصلی این گزینه برای آزمایش است. این گزینه در نظر دارد بخش‌هایی از سازوکار \f(CW\*(C`strub\*(C'\fR را که حالت کم‌بازده‌تر اما حفظ‌کنندهٔ رابطِ \f(CW\*(C`strub\*(C'\fR را پیاده‌سازی می‌کنند، به‌طور دقیق بیازماید. توابعی که تحت تأثیر این گزینه قرار نگیرند، بسیار نادر هستند. .IP \fB\-fstrub=all\fR 4 .IX Item "-fstrub=all" فعال‌سازی یکی از حالت‌های \f(CW\*(C`strub\*(C'\fR در صورت امکان‌پذیر بودن. هرگاه هر دو حالت strub امکان‌پذیر باشند، \f(CW\*(C`at\-calls\*(C'\fR ترجیح داده می‌شود. گزینهٔ \fB\-fdump\-ipa\-strubm\fR صفت‌هایی به توابع اضافه می‌کند که مشخص می‌سازد کدام حالت برای هر تابع انتخاب شده است. کاربرد اصلی این گزینه برای آزمایش و آزمودن دقیق سازوکار \f(CW\*(C`strub\*(C'\fR است. .IP \fB\-fvtable\-verify=\fR[\fBstd\fR|\fBpreinit\fR|\fBnone\fR] 4 .IX Item "-fvtable-verify=[std|preinit|none]" این گزینه تنها هنگام کامپایل کد ++C در دسترس است. این گزینه قابلیت امنیتی‌ای را فعال (یا در صورت استفاده از \fB\-fvtable\-verify=none\fR غیرفعال) می‌کند که در زمان اجرا، برای هر فراخوانی مجازی، بررسی می‌کند که آیا اشاره‌گر vtable که فراخوانی از طریق آن صورت می‌گیرد برای نوع شیء معتبر است و مخدوش یا رونویسی نشده باشد. اگر یک اشاره‌گر vtable نامعتبر در زمان اجرا شناسایی شود، خطایی گزارش شده و اجرای برنامه فوراً متوقف می‌شود. .Sp این گزینه باعث می‌شود ساختارهای داده‌ای زمان اجرا در هنگام راه‌اندازی برنامه ایجاد شوند، که برای تأیید اعتبار اشاره‌گرهای vtable استفاده می‌شوند. گزینه‌های \fBstd\fR و \fBpreinit\fR زمان ساخته شدن این ساختارهای داده‌ای را کنترل می‌کنند. در هر دو حالت، ساختارهای داده پیش از رسیدن اجرا به \f(CW\*(C`main\*(C'\fR ساخته می‌شوند. استفاده از \&\fB\-fvtable\-verify=std\fR باعث می‌شود ساختارهای داده پس از بارگذاری و مقداردهی اولیهٔ کتابخانه‌های مشترک ساخته شوند. \&\fB\-fvtable\-verify=preinit\fR باعث می‌شود آن‌ها پیش از بارگذاری و مقداردهی اولیهٔ کتابخانه‌های مشترک ساخته شوند. .Sp اگر این گزینه چندین بار با مقادیر متفاوت در خط فرمان مشخص شود، \fBnone\fR بالاترین اولویت را نسبت به هر دوی \fBstd\fR و \&\fBpreinit\fR دارد؛ و \fBpreinit\fR بر \fBstd\fR اولویت دارد. .IP \fB\-fvtv\-debug\fR 4 .IX Item "-fvtv-debug" هنگامی که همراه با \fB\-fvtable\-verify=std\fR یا \&\fB\-fvtable\-verify=preinit\fR استفاده شود، باعث می‌شود نگارش‌های اشکال‌زدایی از توابع زمان اجرا برای قابلیت تأیید اعتبار vtable فراخوانی شوند. این پرچم همچنین باعث می‌شود کامپایلر اطلاعات مربوط به اشاره‌گرهای vtable یافته‌شده برای هر کلاس را ثبت کند. این اطلاعات در فایلی به نام \fIvtv_set_ptr_data.log\fR در دایرکتوری مشخص‌شده توسط متغیر محیطی \fBVTV_LOGS_DIR\fR در صورت تعریف بودن، یا در دایرکتوری کاری فعلی در غیر این صورت نوشته می‌شود. .Sp نکته: این ویژگی داده‌ها را به فایل گزارش \fIالحاق می‌کند\fR. اگر یک فایل گزارش تازه می‌خواهید، حتماً هر فایل موجود قبلی را حذف کنید. .IP \fB\-fvtv\-counts\fR 4 .IX Item "-fvtv-counts" این یک پرچم اشکال‌زدایی است. هنگامی که همراه با \&\fB\-fvtable\-verify=std\fR یا \fB\-fvtable\-verify=preinit\fR استفاده شود، باعث می‌شود کامپایلر تعداد کل فراخوانی‌های مجازی که با آن‌ها مواجه می‌شود و تعداد اعتبارسنجی‌هایی که درج می‌کند را پیگیری نماید. همچنین تعداد فراخوانی‌های درج‌شده به توابع کتابخانه‌ای زمان اجرای خاص را می‌شمارد و این اطلاعات را برای هر واحد کامپایل ثبت می‌کند. کامپایلر این اطلاعات را در فایلی به نام \&\fIvtv_count_data.log\fR در دایرکتوری مشخص‌شده توسط متغیر محیطی \&\fBVTV_LOGS_DIR\fR در صورت تعریف بودن، و در غیر این صورت در دایرکتوری کاری فعلی می‌نویسد. همچنین اندازهٔ مجموعه‌های اشاره‌گر vtable را برای هر کلاس می‌شمارد، و این اطلاعات را در \fIvtv_class_set_sizes.log\fR در همان دایرکتوری می‌نویسد. .Sp نکته: این ویژگی داده‌ها را به فایل‌های گزارش \fIالحاق می‌کند\fR. برای داشتن فایل‌های گزارش تازه، حتماً فایل‌های موجود قبلی را حذف کنید. .IP \fB\-finstrument\-functions\fR 4 .IX Item "-finstrument-functions" تولید فراخوانی‌های سنجش عملکرد برای ورود و خروج به توابع. دقیقاً پس از ورود به تابع و دقیقاً پیش از خروج از تابع، توابع تحلیل کارایی زیر با آدرس تابع فعلی و محل فراخوانی آن صدا زده می‌شوند. (در برخی بسترها، \&\f(CW\*(C`_\|_builtin_return_address\*(C'\fR فراتر از تابع فعلی عمل نمی‌کند، بنابراین اطلاعات محل فراخوانی ممکن است در غیر این صورت برای توابع تحلیل کارایی در دسترس نباشد.) .Sp .Vb 4 \& void _\|_cyg_profile_func_enter (void *this_fn, \& void *call_site); \& void _\|_cyg_profile_func_exit (void *this_fn, \& void *call_site); .Ve .Sp آرگومان اول آدرس نقطهٔ آغاز تابع فعلی است که می‌تواند دقیقاً در جدول نمادها جستجو شود. .Sp این سنجش عملکرد برای توابعی که درون توابع دیگر به‌صورت درون‌خطی (inline) بسط یافته‌اند نیز انجام می‌شود. فراخوانی‌های تحلیل کارایی نشان می‌دهند که از نظر مفهومی چه زمانی به تابع درون‌خطی وارد شده و از آن خارج می‌شویم. این بدین معناست که باید نسخه‌های آدرس‌پذیر از چنین توابعی در دسترس باشند. اگر تمام استفاده‌های شما از یک تابع به‌صورت درون‌خطی بسط داده شده باشند، این امر ممکن است منجر به افزایش اندازهٔ کد شود. اگر در کد C خود از \f(CW\*(C`extern inline\*(C'\fR استفاده می‌کنید، باید نسخه‌ای آدرس‌پذیر از چنین توابعی ارائه شود. (این مورد معمولاً در هر حالتی برقرار است، اما اگر خوش‌شانس باشید و بهینه‌ساز همیشه توابع را به‌صورت درون‌خطی بسط دهد، ممکن است بدون ارائهٔ رونوشت‌های ایستا از آن گذشته باشید.) .Sp می‌توان به یک تابع صفت \f(CW\*(C`no_instrument_function\*(C'\fR داد، که در این صورت این سنجش عملکرد انجام نمی‌شود. از این قابلیت می‌توان برای نمونه، برای توابع تحلیل کارایی ذکرشده در بالا، روال‌های وقفه با اولویت بالا و هر تابعی که نمی‌توان توابع تحلیل کارایی را به‌صورت امن از آن فراخوانی کرد (شاید گرداننده‌های سیگنال، در صورتی که روال‌های تحلیل خروجی تولید کنند یا حافظه تخصیص دهند) استفاده کرد. .IP \fB\-finstrument\-functions\-once\fR 4 .IX Item "-finstrument-functions-once" این گزینه شبیه به \fB\-finstrument\-functions\fR است، با این تفاوت که توابع تحلیل کارایی تنها یک بار به ازای هر تابع سنجیده‌شده فراخوانی می‌شوند؛ بدین معنا که تابع تحلیل کارایی اول پس از اولین ورود به تابعِ سنجیده‌شده فراخوانی می‌شود و تابع تحلیل کارایی دوم پیش از خروج متناظر با این ورود نخست صدا زده می‌شود. .Sp تعریف \f(CW\*(C`once\*(C'\fR (یک بار) برای منظور این گزینه تا حدی مبهم است زیرا پیاده‌سازی در برابر رقابت‌های داده‌ای محافظت نشده است. در نتیجه، پیاده‌سازی تنها تضمین می‌کند که توابع تحلیل کارایی \fIحداقل\fR یک بار به ازای هر فرایند و \fIحداکثر\fR یک بار به ازای هر نخ فراخوانی شوند، اما فراخوانی‌ها همواره جفت هستند؛ به این معنا که اگر نخی تابع نخست را فراخوانی کند، تابع دوم را نیز فراخوانی خواهد کرد، مگر اینکه هرگز به نقطهٔ خروج از تابع سنجیده‌شده نرسد..IP \fB\-finstrument\-functions\-exclude\-file\-list=\fR\fIfile\fR\fB,\fR\fIfile\fR\fB,...\fR 4 .IX Item "-finstrument-functions-exclude-file-list=file,file,..." فهرست توابعی را که باید از ابزارگذاری مستثنی شوند تعیین می‌کند (توضیحات مربوط به \fB\-finstrument\-functions\fR را ببینید). اگر فایلی که حاوی تعریف یک تابع است با یکی از مقادیر \fIfile\fR مطابقت داشته باشد، آن تابع ابزارگذاری نمی‌شود. این تطبیق روی زیررشته‌ها صورت می‌پذیرد: اگر پارامتر \fIfile\fR زیررشته‌ای از نام فایل باشد، تطابق در نظر گرفته می‌شود. .Sp برای مثال: .Sp .Vb 1 \& \-finstrument\-functions\-exclude\-file\-list=/bits/stl,include/sys .Ve .Sp هر تابع درون‌خطی (inline) تعریف‌شده در فایل‌هایی که نام مسیر آن‌ها حاوی \fI/bits/stl\fR یا \fIinclude/sys\fR باشد را مستثنی می‌کند. .Sp اگر به هر دلیلی می‌خواهید نویسه \fB,\fR را در یکی از \&\fIsym\fRها بگنجانید، \fB,\fR را بنویسید. برای مثال، \&\fB\-finstrument\-functions\-exclude\-file\-list=\*(Aq,,tmp\*(Aq\fR (به علامت نقل‌قول تکی در دو طرف گزینه توجه کنید). .IP \fB\-finstrument\-functions\-exclude\-function\-list=\fR\fIsym\fR\fB,\fR\fIsym\fR\fB,...\fR 4 .IX Item "-finstrument-functions-exclude-function-list=sym,sym,..." این گزینه مشابه \fB\-finstrument\-functions\-exclude\-file\-list\fR است، اما فهرست نام توابعی را که باید از ابزارگذاری مستثنی شوند مشخص می‌کند. نام تابعی که تطبیق داده می‌شود نام قابل‌مشاهده برای کاربر است، مانند \f(CW\*(C`vector blah(const vector &)\*(C'\fR، نه نام درهم‌ریخته (mangled) داخلی (مانند \f(CW\*(C`_Z4blahRSt6vectorIiSaIiEE\*(C'\fR). تطبیق روی زیررشته‌ها صورت می‌گیرد: اگر پارامتر \fIsym\fR زیررشته‌ای از نام تابع باشد، تطابق در نظر گرفته می‌شود. برای شناسه‌های گسترش‌یافته C99 و ++C، نام تابع باید به صورت UTF\-8 ارائه شود، نه با استفاده از نام‌های نویسه عمومی (universal character names). .IP \fB\-fpatchable\-function\-entry=\fR\fIN\fR\fB[,\fR\fIM\fR\fB]\fR 4 .IX Item "-fpatchable-function-entry=N[,M]" تعداد \fIN\fR دستور NOP را دقیقاً در ابتدای هر تابع تولید می‌کند، به طوری که نقطه ورود تابع پیش از \fIM\fRاُمین NOP قرار می‌گیرد. اگر \fIM\fR حذف شود، مقدار پیش‌فرض آن \f(CW0\fR خواهد بود، بنابراین نقطه ورود تابع دقیقاً به آدرس اولین NOP اشاره می‌کند. دستورالعمل‌های NOP فضای اضافی را رزرو می‌کنند که در صورت قابل‌نوشتن بودن سگمنت کد، می‌تواند برای وصله‌زدن هر ابزارگذاری دلخواهی در زمان اجرا به کار رود. میزان این فضا به طور غیرمستقیم از طریق تعداد NOPها قابل کنترل است؛ دستور NOP استفاده‌شده متناظر با دستوری است که توسط رابط باطنی (back\-end) داخلی GCC یعنی \f(CW\*(C`gen_nop\*(C'\fR تولید می‌شود. این رفتار وابسته به معماری مقصد (target\-specific) است و همچنین ممکن است به نوع معماری و/یا دیگر گزینه‌های کامپایل بستگی داشته باشد. .Sp برای شناسایی در زمان اجرا، آدرس‌های شروع این نواحی، که متناظر با نقطه ورود توابع مربوطه منهای \fIM\fR هستند، علاوه بر این در بخش \f(CW\*(C`_\|_patchable_function_entries\*(C'\fR از فایل باینری حاصل جمع‌آوری می‌شوند. .Sp توجه داشته باشید که مقدار \f(CW\*(C`_\|_attribute_\|_ ((patchable_function_entry (N,M)))\*(C'\fR بر گزینه خط فرمان \&\fB\-fpatchable\-function\-entry=N,M\fR اولویت دارد. این ویژگی می‌تواند برای افزایش اندازه ناحیه یا حذف کامل آن در یک تابع منفرد به کار رود. اگر \f(CW\*(C`N=0\*(C'\fR باشد، هیچ مکانی برای لایه‌گذاری ثبت نمی‌شود. .Sp دستورالعمل‌های NOP در آدرس ورود تابع \- و شاید بسته به \&\fIM\fR، قبل از آن \- حتی قبل از پرولوگ (prologue) درج می‌شوند. در PowerPC با رابط ELFv2 ABI، برای تابعی با نقاط ورود دوگانه، نقطه ورود محلی به طور پیش‌فرض همان آدرس ورود تابع است. برای تغییر این مورد گزینه \fB\-msplit\-patch\-nops\fR را ببینید. .Sp حداکثر مقدار \fIN\fR و \fIM\fR برابر با 65535 است. در PowerPC با ELFv2 ABI، برای تابعی با نقاط ورود دوگانه، مقادیر پشتیبانی‌شده برای \fIM\fR در صورت عدم استفاده از \fB\-msplit\-patch\-nops\fR عبارتند از 0، 2، 6 و 14. .SS "گزینه‌های کنترل پیش‌پردازنده (Options Controlling the Preprocessor)" .IX Subsection "Options Controlling the Preprocessor" این گزینه‌ها پیش‌پردازنده C را کنترل می‌کنند، که پیش از کامپایل واقعی روی هر فایل منبع C اجرا می‌شود. .PP اگر از گزینه \fB\-E\fR استفاده کنید، هیچ عملیاتی به جز پیش‌پردازش انجام نمی‌شود. برخی از این گزینه‌ها تنها در کنار \fB\-E\fR کاربرد دارند زیرا باعث می‌شوند خروجی پیش‌پردازنده برای کامپایل واقعی نامناسب باشد. .PP علاوه بر گزینه‌های فهرست‌شده در اینجا، تعدادی گزینه برای کنترل مسیرهای جستجوی فایل‌های ضمیمه وجود دارد که در \&\fBDirectory Options\fR مستند شده‌اند. گزینه‌های کنترل پیام‌های خطایابی و هشدارهای پیش‌پردازنده در \&\fBWarning Options\fR فهرست شده‌اند. .IP "\fB\-D\fR \fIname\fR" 4 .IX Item "-D name" نام \fIname\fR را به عنوان یک ماکرو با مقدار پیش‌فرض \f(CW1\fR از پیش تعریف می‌کند. .IP "\fB\-D\fR \fIname\fR\fB=\fR\fIdefinition\fR" 4 .IX Item "-D name=definition" محتوای \fIdefinition\fR نشانه‌گذاری (tokenize) شده و به گونه‌ای پردازش می‌شود که گویی در فاز سوم ترجمه درون یک دستورالعمل \fB#define\fR ظاهر شده است. به‌ویژه، این تعریف با نویسه‌های خط جدیدِ تعبیه‌شده بریده (truncate) می‌شود. .Sp اگر پیش‌پردازنده را از یک شل یا برنامه‌ای مشابه فراخوانی می‌کنید، ممکن است نیاز باشد از نحو نقل‌قول (quoting) شل برای محافظت از نویسه‌هایی مانند فاصله‌ها که در نحو شل معنای خاصی دارند، استفاده کنید. .Sp اگر می‌خواهید یک ماکروی شبه‌تابع (function\-like) را در خط فرمان تعریف کنید، فهرست آرگومان‌های آن را درون پرانتزها پیش از علامت مساوی (در صورت وجود) بنویسید. پرانتزها برای بیشتر شل‌ها معنی‌دار هستند، بنابراین باید گزینه را درون نقل‌قول قرار دهید. در \fBsh\fR و \fBcsh\fR، عبارت \&\fB\-D\*(Aq\fR\fIname\fR\fB(\fR\fIargs...\fR\fB)=\fR\fIdefinition\fR\fB\*(Aq\fR کار می‌کند. .Sp گزینه‌های \&\fB\-D\fR و \fB\-U\fR به ترتیبی که در خط فرمان داده شده‌اند پردازش می‌شوند. تمام گزینه‌های \fB\-imacros\fR \fIfile\fR و \&\fB\-include\fR \fIfile\fR پس از تمام گزینه‌های \&\fB\-D\fR و \fB\-U\fR پردازش خواهند شد. .IP "\fB\-U\fR \fIname\fR" 4 .IX Item "-U name" هرگونه تعریف قبلی \fIname\fR، چه توکار باشد و چه توسط گزینه \fB\-D\fR ارائه شده باشد را لغو می‌کند. .IP "\fB\-include\fR \fIfile\fR" 4 .IX Item "-include file" فایل \fIfile\fR را به گونه‌ای پردازش می‌کند که گویی عبارت \f(CW\*(C`#include "file"\*(C'\fR به عنوان اولین خط از فایل منبع اصلی قرار گرفته است. با این حال، اولین دایرکتوری که برای \fIfile\fR جستجو می‌شود دایرکتوری کاری پیش‌پردازنده است \fIبه جای\fR دایرکتوری حاوی فایل منبع اصلی. اگر در آنجا پیدا نشود، طبق معمول در ادامه زنجیره جستجوی \f(CW\*(C`#include "..."\*(C'\fR جستجو می‌شود. .Sp اگر چندین گزینه \fB\-include\fR داده شود، فایل‌ها به همان ترتیبی که در خط فرمان ظاهر شده‌اند گنجانده می‌شوند. .IP "\fB\-imacros\fR \fIfile\fR" 4 .IX Item "-imacros file" دقیقاً مانند \fB\-include\fR عمل می‌کند، با این تفاوت که هرگونه خروجی حاصل از پویش \fIfile\fR دور ریخته می‌شود. ماکروهایی که تعریف می‌کند همچنان تعریف‌شده باقی می‌مانند. این گزینه به شما امکان می‌دهد تمام ماکروها را از یک سرآیند دریافت کنید بدون آنکه نیاز به پردازش اعلانات (declarations) آن باشد. .Sp تمام فایل‌های مشخص‌شده توسط \fB\-imacros\fR پیش از تمام فایل‌های مشخص‌شده توسط \fB\-include\fR پردازش می‌شوند. .IP \fB\-undef\fR 4 .IX Item "-undef" هیچ ماکروی مختص سیستم یا مختص GCC را از پیش تعریف نمی‌کند. ماکروهای استاندارد از پیش تعریف‌شده همچنان تعریف‌شده باقی می‌مانند. .IP \fB\-pthread\fR 4 .IX Item "-pthread" ماکروهای اضافی مورد نیاز برای استفاده از کتابخانه ریسه‌های POSIX را تعریف می‌کند. باید از این گزینه به طور هماهنگ هم برای کامپایل و هم برای پیوند (linking) استفاده کنید. این گزینه در مقصدهای GNU/Linux، اکثر مشتقات دیگر یونیکس، و همچنین در مقصدهای x86 Cygwin و MinGW پشتیبانی می‌شود. .IP \fB\-M\fR 4 .IX Item "-M" به جای خروجی دادن نتیجه پیش‌پردازش، یک قاعده مناسب برای \fBmake\fR تولید می‌کند که وابستگی‌های فایل منبع اصلی را توصیف می‌کند. پیش‌پردازنده یک قاعده \fBmake\fR شامل نام فایل شیء (object file) برای آن فایل منبع، یک دونقطه، و نام‌های تمام فایل‌های گنجانده‌شده (از جمله فایل‌های ناشی از گزینه‌های خط فرمان \fB\-include\fR یا \&\fB\-imacros\fR) را خروجی می‌دهد. .Sp مگر اینکه به صراحت مشخص شده باشد (با \fB\-MT\fR یا \fB\-MQ\fR)، نام فایل شیء شامل نام فایل منبع است که پسوند آن با پسوند فایل شیء جایگزین شده و هر بخش دایرکتوری ابتدایی آن حذف شده است. اگر تعداد فایل‌های گنجانده‌شده زیاد باشد، قاعده با استفاده از \fB\e\fR\-newline به چندین خط شکسته می‌شود. این قاعده هیچ دستوری ندارد. .Sp این گزینه خروجی اشکال‌زدایی پیش‌پردازنده مانند \&\fB\-dM\fR را غیرفعال نمی‌کند. برای جلوگیری از آمیخته شدن چنین خروجی اشکال‌زدایی با قواعد وابستگی، باید صراحتاً فایل خروجی وابستگی را با \&\fB\-MF\fR مشخص کنید، یا از متغیر محیطی مانند \&\fBDEPENDENCIES_OUTPUT\fR استفاده نمایید. خروجی اشکال‌زدایی همچنان طبق روال معمول به جریان خروجی استاندارد فرستاده می‌شود. .Sp ارسال \fB\-M\fR به درایور مستلزم \fB\-E\fR است، و هشدارها را با یک \fB\-w\fR ضمنی نادیده می‌گیرد. .IP \fB\-MM\fR 4 .IX Item "-MM" مانند \fB\-M\fR عمل می‌کند اما فایل‌های سرآیندی را که در دایرکتوری‌های سرآیند سیستم یافت می‌شوند، و همچنین فایل‌های سرآیندی را که به طور مستقیم یا غیرمستقیم از چنین سرآیندی گنجانده شده‌اند را ذکر نمی‌کند. .Sp این بدان معناست که انتخاب پرانتزهای زاویه‌دار (<>) یا نقل‌قول دوتایی ("") در یک دستورالعمل \&\fB#include\fR به خودی خود تعیین نمی‌کند که آیا آن سرآیند در خروجی وابستگی \fB\-MM\fR ظاهر می‌شود یا خیر. .IP "\fB\-MF\fR \fIfile\fR" 4 .IX Item "-MF file" هنگامی که با \fB\-M\fR یا \fB\-MM\fR استفاده شود، فایلی را برای نوشتن وابستگی‌ها در آن مشخص می‌کند. اگر هیچ سوئیچ \fB\-MF\fR مشخص نشود، پیش‌پردازنده قواعد را به همان جایی می‌فرستد که خروجی پیش‌پردازش‌شده را ارسال می‌کرد. .Sp هنگامی که همراه با گزینه‌های درایور \fB\-MD\fR یا \fB\-MMD\fR استفاده شود، \&\fB\-MF\fR فایل خروجی وابستگی پیش‌فرض را بازنویسی می‌کند. .Sp اگر \fIfile\fR برابر با \fI\-\fR باشد، وابستگی‌ها در \fIstdout\fR نوشته می‌شوند..IP \fB\-MG\fR 4 .IX Item "-MG" در همراهی با گزینه‌ای مانند \fB\-M\fR که درخواست ایجاد وابستگی‌ها را دارد، \fB\-MG\fR فرض می‌کند که فایل‌های سرایند مفقود، فایل‌های تولیدشده هستند و بدون ایجاد خطا آن‌ها را به فهرست وابستگی‌ها اضافه می‌کند. نام فایل وابستگی مستقیماً از دستورالعمل \&\f(CW\*(C`#include\*(C'\fR بدون افزودن هیچ مسیری به ابتدای آن گرفته می‌شود. همچنین \fB\-MG\fR خروجی پیش‌پردازش‌شده را سرکوب می‌کند، زیرا فقدان فایل سرایند این خروجی را بی‌فایده می‌سازد. .Sp این ویژگی در به‌روزرسانی خودکار makefileها استفاده می‌شود. .IP \fB\-Mno\-modules\fR 4 .IX Item "-Mno-modules" تولید وابستگی‌ها را برای رابط‌های ماژول کامپایل‌شده غیرفعال می‌کند. .IP \fB\-MP\fR 4 .IX Item "-MP" این گزینه به CPP دستور می‌دهد تا برای هر وابستگی به‌جز فایل اصلی، یک هدف ساختگی (phony target) اضافه کند، که باعث می‌شود هر کدام به هیچ چیز وابسته نباشند. این قواعد ساختگی خطاهایی را دور می‌زنند که \fBmake\fR در صورت حذف فایل‌های سرایند بدون به‌روزرسانی متناظر \fIMakefile\fR صادر می‌کند. .Sp این یک خروجی معمولی است: .Sp .Vb 1 \& test.o: test.c test.h \& \& test.h: .Ve .IP "\fB\-MT\fR \fItarget\fR" 4 .IX Item "-MT target" هدف (target) قاعده‌ای را که با تولید وابستگی صادر می‌شود تغییر می‌دهد. به‌طور پیش‌فرض، CPP نام فایل ورودی اصلی را می‌گیرد، هرگونه مؤلفه‌های دایرکتوری و هر پسوند فایل مانند \fB.c\fR را حذف می‌کند، و پسوند معمول فایل شیء سکو را به آن الحاق می‌کند. نتیجه، هدف خواهد بود. .Sp گزینهٔ \fB\-MT\fR هدف را دقیقاً همان رشته‌ای قرار می‌دهد که شما مشخص می‌کنید. اگر چندین هدف می‌خواهید، می‌توانید آن‌ها را به‌عنوان یک آرگومان واحد به \fB\-MT\fR مشخص کنید، یا از چندین گزینهٔ \fB\-MT\fR استفاده نمایید. .Sp برای مثال، \fB\-MT\ \*(Aq$(objpfx)foo.o\*(Aq\fR ممکن است این خروجی را بدهد: .Sp .Vb 1 \& $(objpfx)foo.o: foo.c .Ve .IP "\fB\-MQ\fR \fItarget\fR" 4 .IX Item "-MQ target" مشابه \fB\-MT\fR است، اما نویسه‌هایی را که برای Make ویژه هستند نقل‌قول (quote) می‌کند. \fB\-MQ\ \*(Aq$(objpfx)foo.o\*(Aq\fR این نتیجه را می‌دهد: .Sp .Vb 1 \& $$(objpfx)foo.o: foo.c .Ve .Sp هدف پیش‌فرض به‌طور خودکار نقل‌قول می‌شود، گویی با \&\fB\-MQ\fR داده شده است. .IP \fB\-MD\fR 4 .IX Item "-MD" گزینهٔ \&\fB\-MD\fR معادل \fB\-M \-MF\fR \fIfile\fR است، با این تفاوت که \&\fB\-E\fR ضمنی نیست. درایور \fIfile\fR را بر اساس اینکه گزینهٔ \fB\-o\fR داده شده است یا خیر تعیین می‌کند. اگر داده شده باشد، درایور از آرگومان آن اما با پسوند \fI.d\fR استفاده می‌کند، در غیر این صورت نام فایل ورودی را می‌گیرد، مؤلفه‌های دایرکتوری و پسوند آن را حذف می‌کند، و پسوند \fI.d\fR را اعمال می‌نماید. .Sp اگر \fB\-MD\fR همراه با \fB\-E\fR استفاده شود، هر سوییچ \&\fB\-o\fR به این صورت درک می‌شود که فایل خروجی وابستگی را مشخص می‌کند، اما اگر بدون \fB\-E\fR استفاده شود، هر \fB\-o\fR برای مشخص کردن یک فایل شیء هدف فهمیده می‌شود. .Sp از آنجا که \fB\-E\fR ضمنی نیست، \fB\-MD\fR می‌تواند برای تولید یک فایل خروجی وابستگی به‌عنوان یک اثر جانبی از فرآیند کامپایل استفاده شود. .IP \fB\-MMD\fR 4 .IX Item "-MMD" مانند \fB\-MD\fR است با این تفاوت که فقط فایل‌های سرایند کاربر ذکر می‌شوند، نه فایل‌های سرایند سیستم. .IP \fB\-fpreprocessed\fR 4 .IX Item "-fpreprocessed" به پیش‌پردازنده نشان می‌دهد که فایل ورودی قبلاً پیش‌پردازش شده است. این کار مواردی مانند بسط ماکرو، تبدیل سه‌نگاره‌ها، پیوند خطوط جدید گریز داده‌شده، و پردازش بیشتر دستورالعمل‌ها را سرکوب می‌کند. پیش‌پردازنده همچنان توضیح‌ها (comments) را تشخیص داده و حذف می‌کند، بنابراین می‌توانید فایلی را که با \fB\-C\fR پیش‌پردازش شده است بدون مشکل به کامپایلر ارسال کنید. در این حالت، پیش‌پردازندهٔ یکپارچه چیزی بیش از یک نشانه‌گذار (tokenizer) برای فرانت‌اندها نیست. .Sp اگر فایل ورودی یکی از پسوندهای \fB.i\fR، \fB.ii\fR یا \fB.mi\fR را داشته باشد، \&\fB\-fpreprocessed\fR به‌طور ضمنی فعال است. این‌ها پسوندهایی هستند که GCC برای فایل‌های پیش‌پردازش‌شدهٔ ایجادشده توسط \&\fB\-save\-temps\fR استفاده می‌کند. .IP \fB\-fdirectives\-only\fR 4 .IX Item "-fdirectives-only" هنگام پیش‌پردازش، دستورالعمل‌ها را مدیریت می‌کند، اما ماکروها را بسط نمی‌دهد. .Sp رفتار این گزینه به گزینه‌های \fB\-E\fR و \fB\-fpreprocessed\fR بستگی دارد. .Sp با \fB\-E\fR، پیش‌پردازش به رسیدگی به دستورالعمل‌هایی مانند \f(CW\*(C`#define\*(C'\fR، \f(CW\*(C`#ifdef\*(C'\fR و \f(CW\*(C`#error\*(C'\fR محدود می‌شود. سایر عملیات‌های پیش‌پردازنده، مانند بسط ماکرو و تبدیل سه‌نگاره‌ها انجام نمی‌شوند. علاوه بر این، گزینهٔ \fB\-dD\fR به‌طور ضمنی فعال می‌شود. .Sp با \fB\-fpreprocessed\fR، تعریف پیش‌فرض ماکروهای خط فرمان و اکثر ماکروهای توکار غیرفعال می‌شود. ماکروهایی مانند \f(CW\*(C`_\|_LINE_\|_\*(C'\fR که به زمینه وابسته هستند به‌طور عادی مدیریت می‌شوند. این امر کامپایل فایل‌هایی را که قبلاً با \f(CW\*(C`\-E \-fdirectives\-only\*(C'\fR پیش‌پردازش شده‌اند امکان‌پذیر می‌سازد. .Sp با استفادهٔ هم‌زمان از \fB\-E\fR و \fB\-fpreprocessed\fR، قواعد مربوط به \&\fB\-fpreprocessed\fR اولویت دارند. این امر پیش‌پردازش کامل فایل‌هایی را ممکن می‌سازد که قبلاً با \f(CW\*(C`\-E \-fdirectives\-only\*(C'\fR پیش‌پردازش شده‌اند. .IP \fB\-fdollars\-in\-identifiers\fR 4 .IX Item "-fdollars-in-identifiers" کاراکتر \fB$\fR را در شناسه‌ها می‌پذیرد. .IP \fB\-fextended\-identifiers\fR 4 .IX Item "-fextended-identifiers" نام‌های نویسهٔ فراگیر (universal character names) و نویسه‌های گسترش‌یافته را در شناسه‌ها می‌پذیرد. این گزینه به‌طور پیش‌فرض برای C99 (و نسخه‌های بعدی استاندارد C) و C++ فعال است. .IP \fB\-fno\-canonical\-system\-headers\fR 4 .IX Item "-fno-canonical-system-headers" هنگام پیش‌پردازش، مسیرهای سرایند سیستم را با متعارف‌سازی (canonicalization) کوتاه نکن. .IP \fB\-fmax\-include\-depth=\fR\fIdepth\fR 4 .IX Item "-fmax-include-depth=depth" حداکثر عمق دستورات تو در توی #include را تعیین می‌کند. پیش‌فرض 200 است. .IP \fB\-fsearch\-include\-path\fR[\fB=\fR\fIkind\fR] 4 .IX Item "-fsearch-include-path[=kind]" به دنبال فایل‌های ورودی در مسیر #include می‌گردد، نه فقط دایرکتوری جاری. این به‌ویژه برای ماژول‌های C++20 مفید است که در آن‌ها هر دو واحدهای سرایند و واحدهای رابط ماژول باید مستقیماً کامپایل شوند: .Sp .Vb 1 \& g++ \-c \-std=c++20 \-fmodules \-fsearch\-include\-path bits/stdc++.h bits/std.cc .Ve .Sp مقدار پیش‌فرض \&\fIkind\fR، برابر \fBuser\fR است که در مسیر جستجوی \f(CW#include "..."\fR جستجو می‌کند؛ همچنین می‌توانید به‌طور صریح \fBsystem\fR را برای مسیر جستجوی \f(CW\*(C`#include <...>\*(C'\fR مشخص کنید. .IP \fB\-ftabstop=\fR\fIwidth\fR 4 .IX Item "-ftabstop=width" فاصلهٔ بین ایستگاه‌های تب را تعیین می‌کند. این کار به پیش‌پردازنده کمک می‌کند تا شماره ستون‌های صحیحی را در هشدارها یا خطاها گزارش کند، حتی اگر تب‌ها در خط وجود داشته باشند. اگر مقدار کمتر از 1 یا بیشتر از 100 باشد، گزینه نادیده گرفته می‌شود. مقدار پیش‌فرض 8 است. .IP \fB\-ftrack\-macro\-expansion\fR[\fB=\fR\fIlevel\fR] 4 .IX Item "-ftrack-macro-expansion[=level]" موقعیت‌های نشانه‌ها را در طول بسط ماکروها ردگیری می‌کند. این قابلیت به کامپایلر اجازه می‌دهد در صورت بروز خطای کامپایل درون یک بسط ماکرو، اطلاعات تشخیصی دربارهٔ پشتهٔ بسط ماکروی فعلی صادر کند. استفاده از این گزینه باعث مصرف حافظهٔ بیشتر توسط پیش‌پردازنده و کامپایلر می‌شود. پارامتر \fIlevel\fR می‌تواند برای انتخاب سطح دقت ردگیری موقعیت نشانه‌ها به منظور کاهش مصرف حافظه در صورت لزوم به کار رود. مقدار \fB0\fR برای \fIlevel\fR این گزینه را غیرفعال می‌کند. مقدار \fB1\fR موقعیت نشانه‌ها را در یک حالت تقلیل‌یافته جهت حداقل سربار حافظه ردگیری می‌کند. در این حالت، تمام نشانه‌های حاصل از بسط یک آرگومان از یک ماکروی شبیه تابع، موقعیت یکسانی خواهند داشت. مقدار \fB2\fR موقعیت نشانه‌ها را به‌طور کامل ردگیری می‌کند. این مقدار بیشترین مصرف حافظه را دارد. هنگامی که به این گزینه هیچ آرگومانی داده نشود، مقدار پیش‌فرض پارامتر \&\fB2\fR است. .Sp توجه داشته باشید که \f(CW\*(C`\-ftrack\-macro\-expansion=2\*(C'\fR به‌طور پیش‌فرض فعال است. .IP \fB\-fmacro\-prefix\-map=\fR\fIold\fR\fB=\fR\fInew\fR 4 .IX Item "-fmacro-prefix-map=old=new" هنگام پیش‌پردازش فایل‌های مستقر در دایرکتوری \fIold\fR، ماکروهای \f(CW\*(C`_\|_FILE_\|_\*(C'\fR و \f(CW\*(C`_\|_BASE_FILE_\|_\*(C'\fR را به‌گونه‌ای بسط می‌دهد که گویی فایل‌ها در دایرکتوری \fInew\fR قرار دارند. از این گزینه می‌توان برای تغییر یک مسیر مطلق به یک مسیر نسبی با قرار دادن \fI.\fR برای \&\fInew\fR استفاده کرد که می‌تواند منجر به ساخت‌های بازتولیدپذیرتری شود که مستقل از مکان هستند. این گزینه همچنین بر \&\f(CW\*(C`_\|_builtin_FILE()\*(C'\fR در حین کامپایل اثر می‌گذارد. همچنین ببینید: \&\fB\-ffile\-prefix\-map\fR و \fB\-fcanon\-prefix\-map\fR. .IP \fB\-fexec\-charset=\fR\fIcharset\fR 4 .IX Item "-fexec-charset=charset" مجموعه‌نویسهٔ اجرایی را که برای ثابت‌های رشته‌ای و نویسه‌ای استفاده می‌شود تعیین می‌کند. مقدار پیش‌فرض UTF\-8 است. \fIcharset\fR می‌تواند هر کدگذاری پشتیبانی‌شده توسط تابع کتابخانه‌ای \f(CW\*(C`iconv\*(C'\fR سیستم باشد. .IP \fB\-fwide\-exec\-charset=\fR\fIcharset\fR 4 .IX Item "-fwide-exec-charset=charset" مجموعه‌نویسهٔ اجرایی عریض را که برای ثابت‌های نویسه‌ای و رشته‌ای عریض استفاده می‌شود تنظیم می‌کند. پیش‌فرض یکی از UTF\-32BE، UTF\-32LE، UTF\-16BE، یا UTF\-16LE است، هرکدام که با عرض \f(CW\*(C`wchar_t\*(C'\fR و ترتیب بایتِ بزرگ‌پایان یا کوچک‌پایان مورد استفاده برای تولید کد مطابقت داشته باشد. همانند \fB\-fexec\-charset\fR، مقدار \fIcharset\fR می‌تواند هر کدگذاری پشتیبانی‌شده توسط تابع کتابخانه‌ای \f(CW\*(C`iconv\*(C'\fR سیستم باشد؛ با این حال، با کدگذاری‌هایی که دقیقاً در \f(CW\*(C`wchar_t\*(C'\fR جا نمی‌شوند دچار مشکل خواهید شد..IP \fB\-finput\-charset=\fR\fIcharset\fR 4 .IX Item "-finput-charset=charset" مجموعه‌نویسه ورودی را تعیین می‌کند که برای تبدیل از مجموعه‌نویسه فایل ورودی به مجموعه‌نویسه مبدأ استفاده‌شده توسط GCC به کار می‌رود. اگر لوکال (locale) آن را مشخص نکند، یا GCC نتواند این اطلاعات را از لوکال دریافت کند، مقدار پیش‌فرض UTF\-8 است. این مقدار می‌تواند توسط لوکال یا این گزینه خط فرمان بازنویسی شود. در حال حاضر در صورت وجود تعارض، گزینه خط فرمان اولویت دارد. \fIcharset\fR می‌تواند هر کدگذاری پشتیبانی‌شده توسط روال کتابخانه‌ای \f(CW\*(C`iconv\*(C'\fR سیستم باشد. .IP \fB\-fpch\-deps\fR 4 .IX Item "-fpch-deps" هنگام استفاده از هدرهای پیش‌کامپایل‌شده، این پرچم باعث می‌شود پرچم‌های خروجیِ وابستگی، فایل‌های حاصل از وابستگی‌های هدر پیش‌کامپایل‌شده را نیز فهرست کنند. در صورت عدم تعیین، تنها خود هدر پیش‌کامپایل‌شده فهرست می‌شود و نه فایل‌هایی که برای ایجاد آن استفاده شده‌اند، زیرا در زمان استفاده از یک هدر پیش‌کامپایل‌شده، به آن فایل‌ها مراجعه نمی‌شود. .IP \fB\-fpch\-preprocess\fR 4 .IX Item "-fpch-preprocess" این گزینه امکان استفاده از یک هدر پیش‌کامپایل‌شده را به همراه \fB\-E\fR فراهم می‌کند. این گزینه یک \f(CW\*(C`#pragma\*(C'\fR خاص، به صورت \&\f(CW\*(C`#pragma GCC pch_preprocess "\fR\f(CIfilename\fR\f(CW"\*(C'\fR را در خروجی درج می‌کند تا مکانی که هدر پیش‌کامپایل‌شده در آن یافت شد و \fIfilename\fR آن مشخص شود. هنگامی که \fB\-fpreprocessed\fR در حال استفاده است، GCC این \f(CW\*(C`#pragma\*(C'\fR را شناسایی کرده و PCH را بارگذاری می‌کند. .Sp این گزینه به‌طور پیش‌فرض غیرفعال است، زیرا خروجی پیش‌پردازش‌شده حاصل، تنها واقعاً به عنوان ورودی برای GCC مناسب است. این گزینه توسط \&\fB\-save\-temps\fR فعال می‌شود. .Sp شما نباید این \f(CW\*(C`#pragma\*(C'\fR را در کد خود بنویسید، اما در صورتی که فایل PCH در مکان دیگری موجود باشد، ویرایش نام فایل خطری ندارد. نام فایل می‌تواند مطلق باشد یا نسبت به دایرکتوری جاری GCC مشخص شود. .IP \fB\-fworking\-directory\fR 4 .IX Item "-fworking-directory" تولید نشانگرهای خط (linemarkers) را در خروجی پیش‌پردازنده فعال می‌کند که به کامپایلر اجازه می‌دهد دایرکتوری کاری فعلی در زمان پیش‌پردازش را بداند. هنگامی که این گزینه فعال است، پیش‌پردازنده پس از نشانگر خط اولیه، یک نشانگر خط دوم با دایرکتوری کاری فعلی و در پی آن دو اسلش صادر می‌کند. در صورت وجود در ورودی پیش‌پردازش‌شده، GCC از این دایرکتوری به عنوان دایرکتوری کاری صادرشده در برخی قالب‌های اطلاعات اشکال‌زدایی (debugging) استفاده می‌کند. این گزینه در صورت فعال بودن اطلاعات اشکال‌زدایی به‌طور ضمنی فعال می‌شود، اما می‌توان با شکل نقیض آن \fB\-fno\-working\-directory\fR از آن جلوگیری کرد. اگر پرچم \fB\-P\fR در خط فرمان وجود داشته باشد، این گزینه هیچ اثری ندارد، زیرا هیچ دستور \&\f(CW\*(C`#line\*(C'\fR به هیچ وجه صادر نمی‌شود. .IP "\fB\-A\fR \fIpredicate\fR\fB=\fR\fIanswer\fR" 4 .IX Item "-A predicate=answer" یک ادعا (assertion) با گزاره \fIpredicate\fR و پاسخ \&\fIanswer\fR ایجاد می‌کند. این شکل بر شکل قدیمی‌تر \fB\-A\fR \&\fIpredicate\fR\fB(\fR\fIanswer\fR\fB)\fR، که هنوز پشتیبانی می‌شود، ترجیح داده می‌شود، زیرا از نویسه‌های خاص شل (shell) استفاده نمی‌کند. .IP "\fB\-A \-\fR\fIpredicate\fR\fB=\fR\fIanswer\fR" 4 .IX Item "-A -predicate=answer" یک ادعا با گزاره \fIpredicate\fR و پاسخ \&\fIanswer\fR را لغو می‌کند. .IP \fB\-C\fR 4 .IX Item "-C" توضیحات (comments) را دور نریز. تمام توضیحات به فایل خروجی منتقل می‌شوند، به جز توضیحات درون دستورهای پردازش‌شده که همراه با خود دستور حذف می‌شوند. .Sp هنگام استفاده از \fB\-C\fR باید برای عوارض جانبی آماده باشید؛ این گزینه باعث می‌شود پیش‌پردازنده با توضیحات به عنوان توکن‌های مستقل رفتار کند. به عنوان مثال، توضیحاتی که در آغاز خطی که قرار بود یک خط دستور باشد ظاهر می‌شوند، این اثر را دارند که آن خط را به یک خط کد منبع معمولی تبدیل می‌کنند، زیرا اولین توکن در خط دیگر \fB#\fR نیست. .IP \fB\-CC\fR 4 .IX Item "-CC" توضیحات را دور نریز، حتی در طول بسط ماکرو (macro expansion). این گزینه مانند \fB\-C\fR است، به جز این‌که توضیحات موجود در ماکروها نیز به فایل خروجی در جایی که ماکرو بسط می‌یابد منتقل می‌شوند. .Sp علاوه بر عوارض جانبی گزینه \fB\-C\fR، گزینه \&\fB\-CC\fR باعث می‌شود تمامی توضیحات سبک C++ در داخل ماکرو به توضیحات سبک C تبدیل شوند. این کار برای جلوگیری از این است که استفاده بعدی از آن ماکرو به‌طور ناخواسته بقیه خط منبع را به توضیح تبدیل نکند. .Sp گزینه \fB\-CC\fR عموماً برای پشتیبانی از توضیحات lint استفاده می‌شود. .IP \fB\-P\fR 4 .IX Item "-P" از تولید نشانگرهای خط (linemarkers) در خروجی پیش‌پردازنده جلوگیری می‌کند. این گزینه ممکن است هنگام اجرای پیش‌پردازنده روی چیزی که کد C نیست، و به برنامه‌ای ارسال خواهد شد که ممکن است توسط نشانگرهای خط سردرگم شود، مفید باشد. .IP \fB\-traditional\fR 4 .IX Item "-traditional" .PD 0 .IP \fB\-traditional\-cpp\fR 4 .IX Item "-traditional-cpp" .PD تلاش برای تقلید از رفتار پیش‌پردازنده‌های C پیش از استاندارد، در مقایسه با پیش‌پردازنده‌های ISO C. برای جزئیات بیشتر به راهنمای GNU CPP مراجعه کنید. .Sp توجه داشته باشید که GCC در غیر این صورت تلاشی برای شبیه‌سازی یک کامپایلر C پیش از استاندارد نمی‌کند، و این گزینه‌ها تنها با سوئیچ \fB\-E\fR، یا هنگام فراخوانی صریح CPP پشتیبانی می‌شوند. .IP \fB\-trigraphs\fR 4 .IX Item "-trigraphs" پشتیبانی از سه‌گانه‌های (trigraphs) استاندارد ISO C. این‌ها دنباله‌هایی سه‌نویسه‌ای هستند که همگی با \fB??\fR آغاز می‌شوند و توسط ISO C تعریف شده‌اند تا نمایانگر نویسه‌های تکی باشند. برای نمونه، \&\fB??/\fR بیانگر \fB\e\fR است، بنابراین \fB\*(Aq??/n\*(Aq\fR یک ثابت نویسه‌ای برای خط جدید (newline) است. .Sp نُه سه‌گانه و جایگزین‌های آن‌ها عبارتند از: .Sp .Vb 2 \& Trigraph: ??( ??) ??< ??> ??= ??/ ??\*(Aq ??! ??\- \& Replacement: [ ] { } # \e ^ | ~ .Ve .Sp به‌طور پیش‌فرض، GCC سه‌گانه‌ها را نادیده می‌گیرد، اما در حالت‌های منطبق با استاندارد آن‌ها را تبدیل می‌کند. گزینه‌های \fB\-std\fR و \&\fB\-ansi\fR را ببینید. .IP \fB\-remap\fR 4 .IX Item "-remap" کد ویژه‌ای را برای دور زدن محدودیت سیستم‌فایل‌هایی که تنها نام‌های بسیار کوتاه فایل را مجاز می‌دانند، مانند MS\-DOS، فعال می‌کند. .IP \fB\-H\fR 4 .IX Item "-H" علاوه بر سایر فعالیت‌های عادی، نام هر فایل هدر استفاده‌شده را چاپ می‌کند. هر نام دندانه‌دار می‌شود تا عمق آن در پشته \&\fB#include\fR نشان داده شود. فایل‌های هدر پیش‌کامپایل‌شده نیز چاپ می‌شوند، حتی اگر نامعتبر شناخته شوند؛ یک فایل هدر پیش‌کامپایل‌شده نامعتبر با \fB...x\fR و یک فایل معتبر با \fB...!\fR چاپ می‌شود. .IP \fB\-d\fR\fIletters\fR 4 .IX Item "-dletters" تعیین می‌کند که در طول کامپایل همان‌طور که توسط \&\fIletters\fR مشخص شده، دامپ‌های اشکال‌زدایی (debugging dumps) ایجاد شوند. پرچم‌های مستندشده در اینجا مواردی هستند که به پیش‌پردازنده مربوط می‌شوند. سایر \fIletters\fR توسط خود کامپایلر تفسیر می‌شوند، یا برای نسخه‌های آینده GCC رزرو شده‌اند، و بنابراین بدون هشدار نادیده گرفته می‌شوند. اگر \fIletters\fR را به گونه‌ای تعیین کنید که رفتار آن‌ها در تعارض باشد، نتیجه تعریف‌نشده است. .RS 4 .IP \fB\-dM\fR 4 .IX Item "-dM" به جای خروجی عادی، فهرستی از دستورهای \fB#define\fR را برای تمامی ماکروهای تعریف‌شده در حین اجرای پیش‌پردازنده، از جمله ماکروهای از پیش‌تعریف‌شده، تولید می‌کند. این امکان را به شما می‌دهد تا بفهمید چه چیزهایی در نسخه پیش‌پردازنده شما از پیش‌تعریف شده است. با فرض اینکه هیچ فایل \fIfoo.h\fR ندارید، دستور .Sp .Vb 1 \& touch foo.h; cpp \-dM foo.h .Ve .Sp تمام ماکروهای از پیش‌تعریف‌شده را نشان می‌دهد. .Sp اگر از \fB\-dM\fR بدون گزینه \fB\-E\fR استفاده کنید، \fB\-dM\fR به عنوان مترادفی برای \fB\-fdump\-rtl\-mach\fR تفسیر می‌شود. .IP \fB\-dD\fR 4 .IX Item "-dD" مانند \fB\-dM\fR عمل می‌کند با این تفاوت که \fIهر دو\fR دستورهای \fB#define\fR و نتیجه پیش‌پردازش را خروجی می‌دهد. هر دو نوع خروجی به فایل خروجی استاندارد هدایت می‌شوند. .IP \fB\-dN\fR 4 .IX Item "-dN" مانند \fB\-dD\fR، اما تنها نام ماکروها را صادر می‌کند و نه بسط آن‌ها را. .IP \fB\-dI\fR 4 .IX Item "-dI" دستورهای \fB#include\fR را علاوه بر نتیجه پیش‌پردازش در خروجی قرار می‌دهد. .IP \fB\-dU\fR 4 .IX Item "-dU" مانند \fB\-dD\fR به جز این‌که تنها ماکروهایی که بسط داده می‌شوند، یا وضعیت تعریف‌شدن آن‌ها در دستورهای پیش‌پردازنده بررسی می‌شود، در خروجی قرار می‌گیرند؛ خروجی تا زمان استفاده یا بررسی ماکرو به تعویق می‌افتد؛ و دستورهای \&\fB#undef\fR نیز برای ماکروهایی که بررسی شده اما در آن زمان تعریف‌نشده بودند، خروجی داده می‌شوند. .RE .RS 4 .RE .IP \fB\-fdebug\-cpp\fR 4 .IX Item "-fdebug-cpp" این گزینه تنها برای اشکال‌زدایی GCC مفید است. هنگامی که از طریق CPP یا با \&\fB\-E\fR استفاده شود، اطلاعات اشکال‌زدایی را درباره نقشه‌های مکان (location maps) دامپ می‌کند. پیش از هر توکن در خروجی، دامپ نقشه‌ای که مکان توکن به آن تعلق دارد، قرار می‌گیرد. .Sp هنگامی که این گزینه از طریق GCC و بدون \fB\-E\fR استفاده شود، هیچ اثری ندارد..IP \fB\-Wp,\fR\fIoption\fR 4 .IX Item "-Wp,option" می‌توانید از \fB\-Wp,\fR\fIoption\fR برای دور زدن گرداننده کامپایلر و ارسال مستقیم \fIoption\fR به پیش‌پردازنده استفاده کنید. اگر \&\fIoption\fR حاوی کاما باشد، در محل کاماها به چندین گزینه تقسیم می‌شود. با این حال، بسیاری از گزینه‌ها پیش از ارسال به پیش‌پردازنده توسط گرداننده کامپایلر اصلاح، ترجمه یا تفسیر می‌شوند، و \&\fB\-Wp\fR این مرحله را اجباراً دور می‌زند. رابط کاربری مستقیم پیش‌پردازنده مستند نشده و در معرض تغییر است، بنابراین در صورت امکان باید از استفاده از \fB\-Wp\fR اجتناب کرده و اجازه دهید در عوض گرداننده گزینه‌ها را مدیریت کند. .IP "\fB\-Xpreprocessor\fR \fIoption\fR" 4 .IX Item "-Xpreprocessor option" \fIoption\fR را به‌عنوان گزینه‌ای به پیش‌پردازنده ارسال می‌کند. می‌توانید از این گزینه برای ارائه گزینه‌های پیش‌پردازنده مختص سیستم که GCC آن‌ها را نمی‌شناسد استفاده کنید. .Sp اگر می‌خواهید گزینه‌ای ارسال کنید که آرگومان می‌پذیرد، باید دو بار از \&\fB\-Xpreprocessor\fR استفاده کنید؛ یک‌بار برای گزینه و یک‌بار برای آرگومان. .IP \fB\-no\-integrated\-cpp\fR 4 .IX Item "-no-integrated-cpp" پیش‌پردازش را به‌صورت یک مرحله جداگانه پیش از کامپایل انجام می‌دهد. به‌طور پیش‌فرض، GCC پیش‌پردازش را به‌صورت بخشی ادغام‌شده از تفکیک نشانه‌ها (tokenization) و تجزیه (parsing) ورودی انجام می‌دهد. اگر این گزینه مشخص شود، فرانت‌اند مناسب زبان (\fBcc1\fR، \fBcc1plus\fR یا \fBcc1obj\fR به‌ترتیب برای C، C++‎ و Objective\-C) در عوض دو بار فراخوانی می‌شود؛ یک‌بار فقط برای پیش‌پردازش و یک‌بار برای کامپایل واقعی ورودیِ پیش‌پردازش‌شده. این گزینه ممکن است همراه با گزینه‌های \fB\-B\fR یا \&\fB\-wrapper\fR برای تعیین یک پیش‌پردازنده جایگزین یا انجام پردازش اضافی روی کد منبع برنامه بین پیش‌پردازش عادی و کامپایل مفید باشد. .SS "ارسال گزینه‌ها به اسمبلر (Passing Options to the Assembler)" .IX Subsection "Passing Options to the Assembler" می‌توانید گزینه‌هایی را به اسمبلر ارسال کنید. .IP \fB\-Wa,\fR\fIoption\fR 4 .IX Item "-Wa,option" \fIoption\fR را به‌عنوان گزینه‌ای به اسمبلر ارسال می‌کند. اگر \fIoption\fR حاوی کاما باشد، در محل کاماها به چندین گزینه تقسیم می‌شود. .IP "\fB\-Xassembler\fR \fIoption\fR" 4 .IX Item "-Xassembler option" \fIoption\fR را به‌عنوان گزینه‌ای به اسمبلر ارسال می‌کند. می‌توانید از این گزینه برای ارائه گزینه‌های اسمبلر مختص سیستم که GCC آن‌ها را نمی‌شناسد استفاده کنید. .Sp اگر می‌خواهید گزینه‌ای ارسال کنید که آرگومان می‌پذیرد، باید دو بار از \&\fB\-Xassembler\fR استفاده کنید؛ یک‌بار برای گزینه و یک‌بار برای آرگومان. .SS "گزینه‌های پیوند دادن (Options for Linking)" .IX Subsection "Options for Linking" این گزینه‌ها زمانی وارد عمل می‌شوند که کامپایلر فایل‌های شیء را به یک فایل خروجی اجرایی پیوند می‌دهد (link می‌کند). اگر کامپایلر مرحله پیوند را انجام ندهد، این گزینه‌ها بی‌اثر خواهند بود. .IP \fIobject\-file\-name\fR 4 .IX Item "object-file-name" نام فایلی که به پسوند شناخته‌شده خاصی ختم نشود، به‌عنوان نام یک فایل شیء یا کتابخانه در نظر گرفته می‌شود. (فایل‌های شیء بر اساس محتوای فایل توسط لینکر از کتابخانه‌ها تشخیص داده می‌شوند.) اگر پیوند انجام شود، این فایل‌های شیء به‌عنوان ورودی به لینکر داده می‌شوند. .IP \fB\-c\fR 4 .IX Item "-c" .PD 0 .IP \fB\-S\fR 4 .IX Item "-S" .IP \fB\-E\fR 4 .IX Item "-E" .PD اگر از هر یک از این گزینه‌ها استفاده شود، لینکر اجرا نمی‌شود و نباید از نام فایل‌های شیء به‌عنوان آرگومان استفاده کرد. .IP \fB\-flinker\-output=\fR\fItype\fR 4 .IX Item "-flinker-output=type" این گزینه تولید کد در بهینه‌ساز زمان پیوند (link\-time optimizer) را کنترل می‌کند. به‌طور پیش‌فرض، خروجی لینکر به‌طور خودکار توسط پلاگین لینکر تعیین می‌شود. برای اشکال‌زدایی کامپایلر و در صورتی که پیوند افزایشی (incremental linking) با یک فایل شیء غیر-LTO مد نظر باشد، کنترل دستی این نوع خروجی می‌تواند مفید باشد. .Sp اگر \fItype\fR برابر با \fBexec\fR باشد، تولید کد یک باینری ایستا ایجاد می‌کند. در این حالت، هر دو گزینه \fB\-fpic\fR و \fB\-fpie\fR غیرفعال می‌شوند. .Sp اگر \fItype\fR برابر با \fBdyn\fR باشد، تولید کد یک کتابخانه مشترک ایجاد می‌کند. در این حالت \fB\-fpic\fR یا \fB\-fPIC\fR حفظ می‌شود، اما به‌طور خودکار فعال نمی‌گردد. این امر امکان ساخت کتابخانه‌های مشترک بدون کد مستقل از موقعیت (position\-independent code) را روی معماری‌هایی که امکان‌پذیر است (مانند x86) فراهم می‌کند. .Sp اگر \fItype\fR برابر با \fBpie\fR باشد، تولید کد یک فایل اجرایی با \fB\-fpie\fR ایجاد می‌کند. این حالت بهینه‌سازی‌هایی مشابه با \fBexec\fR به همراه دارد، با این تفاوت که اگر \fB\-fpie\fR در زمان کامپایل مشخص شده باشد غیرفعال نمی‌شود. .Sp اگر \fItype\fR برابر با \fBrel\fR باشد، کامپایلر فرض می‌کند که پیوند افزایشی در حال انجام است. بخش‌های حاوی کد میانی برای بهینه‌سازی زمان پیوند ادغام، پیش‌بهینه‌سازی، و به فایل شیء حاصل ارسال می‌شوند. علاوه بر این، اگر \&\fB\-ffat\-lto\-objects\fR مشخص شده باشد، کد باینری برای پیوندهای بعدیِ بدون LTO نیز تولید می‌شود. فایل شیء حاصل از پیوند افزایشی، از یک کتابخانه ایستا که از همان فایل‌های شیء ساخته شده باشد کوچک‌تر است. در زمان پیوند، نتیجه پیوند افزایشی سریع‌تر از یک کتابخانه ایستا نیز بارگذاری می‌شود؛ با این فرض که بیشتر اشیاء موجود در کتابخانه استفاده شده باشند. .Sp در نهایت، \fBnolto\-rel\fR کامپایلر را برای پیوند افزایشی به گونه‌ای پیکربندی می‌کند که تولید کد اجباری شده، یک باینری نهایی تولید می‌شود، و کد میانی برای بهینه‌سازی‌های بعدی زمان پیوند حذف (strip) می‌گردد. هنگامی که چندین فایل شیء با هم پیوند داده می‌شوند، کد حاصل بهتر از زمانی بهینه‌سازی می‌شود که بهینه‌سازی‌های زمان پیوند غیرفعال باشند (به‌عنوان مثال، درون‌ریزی میان‌ماژولی یا cross\-module inlining اتفاق می‌افتد)، اما بیشتر مزایای بهینه‌سازی کل برنامه از دست می‌رود. .Sp در طول پیوند افزایشی (توسط \fB\-r\fR)، پلاگین لینکر به‌طور پیش‌فرض از \&\fBrel\fR استفاده می‌کند. با این حال با رابط‌های فعلی GNU Binutils، امکان پیوند افزایشی اشیاء LTO و اشیاء غیر-LTO در یک فایل شیء مختلط واحد وجود ندارد. اگر هر یک از فایل‌های شیء در پیوند افزایشی نتوانند برای بهینه‌سازی زمان پیوند استفاده شوند، پلاگین لینکر هشداری صادر کرده و از \fBnolto\-rel\fR استفاده می‌کند. برای حفظ بهینه‌سازی کل برنامه، توصیه می‌شود در عوض چنین اشیائی در یک کتابخانه ایستا پیوند داده شوند. از طرف دیگر، استفاده از binutils ارائه‌شده توسط H.J. Lu با پشتیبانی از اشیاء مختلط نیز ممکن است. .IP \fB\-fuse\-ld=bfd\fR 4 .IX Item "-fuse-ld=bfd" استفاده از لینکر \fBbfd\fR به‌جای لینکر پیش‌فرض. .IP \fB\-fuse\-ld=gold\fR 4 .IX Item "-fuse-ld=gold" استفاده از لینکر \fBgold\fR به‌جای لینکر پیش‌فرض. .IP \fB\-fuse\-ld=lld\fR 4 .IX Item "-fuse-ld=lld" استفاده از لینکر LLVM \fBlld\fR به‌جای لینکر پیش‌فرض. .IP \fB\-fuse\-ld=mold\fR 4 .IX Item "-fuse-ld=mold" استفاده از لینکر Modern Linker (\fBmold\fR) به‌جای لینکر پیش‌فرض. .IP \fB\-l\fR\fIlibrary\fR 4 .IX Item "-llibrary" .PD 0 .IP "\fB\-l\fR \fIlibrary\fR" 4 .IX Item "-l library" .PD هنگام پیوند دادن، به دنبال کتابخانه‌ای با نام \fIlibrary\fR می‌گردد. (حالت دوم که در آن کتابخانه به‌عنوان یک آرگومان جداگانه می‌آید فقط برای سازگاری با POSIX است و توصیه نمی‌شود.) .Sp گزینه \fB\-l\fR توسط GCC مستقیماً به لینکر ارسال می‌شود. برای جزئیات دقیق به مستندات لینکر خود مراجعه کنید. توضیحات کلی زیر در مورد لینکر GNU صدق می‌کند. .Sp لینکر فهرستی استاندارد از دایرکتوری‌ها را برای یافتن کتابخانه جستجو می‌کند. دایرکتوری‌های جستجوشده شامل چندین دایرکتوری استاندارد سیستم به‌همراه هر دایرکتوری دیگری است که با \fB\-L\fR مشخص کنید. .Sp کتابخانه‌های ایستا آرشیوهایی از فایل‌های شیء هستند و نام فایل‌هایی مانند \fIliblibrary.a\fR دارند. برخی از مقاصد از کتابخانه‌های مشترک نیز پشتیبانی می‌کنند که معمولاً نام‌هایی مانند \fIliblibrary.so\fR دارند. اگر هم کتابخانه ایستا و هم کتابخانه مشترک پیدا شوند، لینکر پیوند با کتابخانه مشترک را در اولویت قرار می‌دهد، مگر اینکه از گزینه \&\fB\-static\fR استفاده شده باشد. .Sp محل درج این گزینه در دستور تفاوت ایجاد می‌کند؛ لینکر کتابخانه‌ها و فایل‌های شیء را به همان ترتیبی که مشخص شده‌اند جستجو و پردازش می‌کند. بنابراین، \fBfoo.o \-lz bar.o\fR کتابخانه \fBz\fR را پس از فایل \fIfoo.o\fR اما قبل از \fIbar.o\fR جستجو می‌کند. اگر \fIbar.o\fR به توابعی در \fBz\fR ارجاع داشته باشد، ممکن است آن توابع بارگذاری نشوند. .IP \fB\-lobjc\fR 4 .IX Item "-lobjc" برای پیوند دادن برنامه‌های Objective\-C یا Objective\-C++‎ به این حالت خاص از گزینه \fB\-l\fR نیاز دارید. .IP \fB\-nostartfiles\fR 4 .IX Item "-nostartfiles" هنگام پیوند دادن، از فایل‌های راه‌اندازی (startup) استاندارد سیستم استفاده نمی‌کند. کتابخانه‌های استاندارد سیستم به‌صورت عادی استفاده می‌شوند، مگر اینکه از گزینه‌های \fB\-nostdlib\fR، \&\fB\-nolibc\fR یا \fB\-nodefaultlibs\fR استفاده شود. .IP \fB\-nodefaultlibs\fR 4 .IX Item "-nodefaultlibs" هنگام پیوند دادن، از کتابخانه‌های استاندارد سیستم استفاده نمی‌کند. تنها کتابخانه‌هایی که مشخص می‌کنید به لینکر ارسال می‌شوند و گزینه‌های تعیین‌کننده پیوند کتابخانه‌های سیستم، مانند \fB\-static\-libgcc\fR یا \fB\-shared\-libgcc\fR، نادیده گرفته می‌شوند. فایل‌های راه‌اندازی استاندارد به‌طور عادی استفاده می‌شوند، مگر اینکه از \fB\-nostartfiles\fR استفاده شده باشد. .Sp کامپایلر ممکن است فراخوانی‌هایی به \f(CW\*(C`memcmp\*(C'\fR، \&\f(CW\*(C`memset\*(C'\fR، \f(CW\*(C`memcpy\*(C'\fR و \f(CW\*(C`memmove\*(C'\fR ایجاد کند. این ارجاعات معمولاً توسط تعاریف موجود در libc برطرف می‌شوند. هنگامی که این گزینه مشخص می‌شود، این نقاط ورود باید از طریق سازوکار دیگری تأمین شوند..IP \fB\-nolibc\fR 4 .IX Item "-nolibc" هنگام پیوند دادن، از کتابخانه C یا کتابخانه‌های سیستمی که وابستگی نزدیکی به آن دارند استفاده نکنید. همچنان با فایل‌های راه‌اندازی، \fIlibgcc\fR یا کتابخانه‌های پشتیبانی از زبان ارائه‌شده توسط زنجیره ابزار مانند \fIlibgnat\fR، \fIlibgfortran\fR یا \fIlibstdc++\fR پیوند داده می‌شود، مگر اینکه گزینه‌هایی که از گنجاندن آن‌ها جلوگیری می‌کنند نیز استفاده شوند. این کار معمولاً \fB\-lc\fR و همچنین کتابخانه‌های سیستمی همراه آن را که در صورت فرض عدم وجود کتابخانه C بی‌معنی می‌شوند (برای مثال \fB\-lpthread\fR یا \&\fB\-lm\fR در برخی پیکربندی‌ها) از خط فرمان پیونددهی حذف می‌کند. این گزینه برای اهداف bare\-board که در آن‌ها واقعاً هیچ کتابخانه C در دسترسی نیست در نظر گرفته شده است. .IP \fB\-nostdlib\fR 4 .IX Item "-nostdlib" هنگام پیوند دادن از فایل‌های راه‌اندازی یا کتابخانه‌های استاندارد سیستم استفاده نکنید. هیچ فایل راه‌اندازی و تنها کتابخانه‌هایی که مشخص کرده‌اید به پیونددهنده ارسال می‌شوند، و گزینه‌هایی که پیوند کتابخانه‌های سیستمی را تعیین می‌کنند، مانند \&\fB\-static\-libgcc\fR یا \fB\-shared\-libgcc\fR، نادیده گرفته می‌شوند. .Sp ممکن است کامپایلر فراخوانی‌هایی به \f(CW\*(C`memcmp\*(C'\fR، \f(CW\*(C`memset\*(C'\fR، \&\f(CW\*(C`memcpy\*(C'\fR و \f(CW\*(C`memmove\*(C'\fR تولید کند. این مدخل‌ها معمولاً توسط مدخل‌های موجود در libc حل‌وفصل می‌شوند. هنگامی که این گزینه مشخص شده باشد، این نقاط ورودی باید از طریق سازوکار دیگری تأمین شوند. .Sp یکی از کتابخانه‌های استانداردی که توسط \fB\-nostdlib\fR و \&\fB\-nodefaultlibs\fR نادیده گرفته می‌شود \fIlibgcc.a\fR است؛ کتابخانه‌ای از زیرروال‌های داخلی که GCC برای جبران کاستی‌های ماشین‌های خاص یا نیازهای ویژه برخی زبان‌ها از آن استفاده می‌کند. .Sp در بیشتر موارد، حتی هنگامی که می‌خواهید از سایر کتابخانه‌های استاندارد اجتناب کنید، به \fIlibgcc.a\fR نیاز دارید. به عبارت دیگر، هنگامی که \fB\-nostdlib\fR یا \fB\-nodefaultlibs\fR را مشخص می‌کنید، معمولاً باید \fB\-lgcc\fR را نیز تعیین کنید. این کار تضمین می‌کند که هیچ ارجاع حل‌نشده‌ای به زیرروال‌های داخلی کتابخانه GCC نخواهید داشت. (یک نمونه از این زیرروال‌های داخلی \f(CW\*(C`_\|_main\*(C'\fR است که برای اطمینان از فراخوانی سازنده‌های C++ استفاده می‌شود.) .IP \fB\-nostdlib++\fR 4 .IX Item "-nostdlib++" به صورت ضمنی با کتابخانه‌های استاندارد C++ پیوند داده نشود. .IP "\fB\-e\fR \fIentry\fR" 4 .IX Item "-e entry" .PD 0 .IP \fB\-\-entry=\fR\fIentry\fR 4 .IX Item "--entry=entry" .PD مشخص می‌کند که نقطه ورود برنامه \fIentry\fR است. این آرگومان توسط پیونددهنده تفسیر می‌شود؛ پیونددهنده GNU نام یک نماد یا یک آدرس را می‌پذیرد. .IP \fB\-pie\fR 4 .IX Item "-pie" روی اهدافی که از آن پشتیبانی می‌کنند، یک فایل اجرایی مستقل از موقعیت با پیوند پویا تولید می‌کند. برای دستیابی به نتایج قابل پیش‌بینی، هنگام مشخص کردن این گزینه پیونددهنده، باید همان مجموعه گزینه‌های استفاده شده برای کامپایل (\fB\-fpie\fR، \fB\-fPIE\fR یا زیرگزینه‌های مدل) را نیز تعیین کنید. .IP \fB\-no\-pie\fR 4 .IX Item "-no-pie" فایل اجرایی مستقل از موقعیت با پیوند پویا تولید نکن. .IP \fB\-static\-pie\fR 4 .IX Item "-static-pie" روی اهدافی که از آن پشتیبانی می‌کنند، یک فایل اجرایی ایستا و مستقل از موقعیت تولید می‌کند. یک فایل اجرایی ایستای مستقل از موقعیت شبیه به یک فایل اجرایی ایستا است، اما می‌تواند بدون نیاز به یک پیونددهنده پویا در هر آدرسی بارگذاری شود. برای نتایج قابل پیش‌بینی، هنگام تعیین این گزینه پیونددهنده، باید همان مجموعه گزینه‌های استفاده شده برای کامپایل (\fB\-fpie\fR، \fB\-fPIE\fR یا زیرگزینه‌های مدل) را نیز مشخص کنید. .IP \fB\-pthread\fR 4 .IX Item "-pthread" پیوند با کتابخانه رشته‌های POSIX. این گزینه روی اهداف GNU/Linux، اکثر مشتقات دیگر Unix و همچنین روی اهداف x86 Cygwin و MinGW پشتیبانی می‌شود. در برخی اهداف، این گزینه پرچم‌هایی را نیز برای پیش‌پردازنده تنظیم می‌کند، بنابراین باید به طور هماهنگ هم برای کامپایل و هم برای پیونددهی استفاده شود. .IP \fB\-r\fR 4 .IX Item "-r" یک شیء بازپخش‌پذیر به عنوان خروجی تولید می‌کند. این عمل با عنوان پیوند جزئی نیز شناخته می‌شود. .IP \fB\-rdynamic\fR 4 .IX Item "-rdynamic" در اهدافی که از آن پشتیبانی می‌کنند، پرچم \fB\-export\-dynamic\fR را به پیونددهنده ELF ارسال می‌کند. این به پیونددهنده دستور می‌دهد که همه نمادها، و نه فقط نمادهای استفاده شده را، به جدول نمادهای پویا اضافه کند. این گزینه برای برخی از کاربردهای \f(CW\*(C`dlopen\*(C'\fR یا برای امکان‌پذیر ساختن دریافت ردگیری معکوس (backtrace) از داخل برنامه مورد نیاز است. .IP \fB\-s\fR 4 .IX Item "-s" تمام اطلاعات جدول نمادها و اطلاعات بازپخش را از فایل اجرایی حذف می‌کند. .IP \fB\-static\fR 4 .IX Item "-static" در سیستم‌هایی که از پیوند پویا پشتیبانی می‌کنند، این گزینه بر \fB\-pie\fR اولویت داشته و از پیوند با کتابخانه‌های مشترک جلوگیری می‌کند. در سایر سیستم‌ها، این گزینه هیچ تأثیری ندارد. .IP \fB\-shared\fR 4 .IX Item "-shared" یک شیء مشترک تولید می‌کند که پس از آن می‌تواند با اشیاء دیگر پیوند داده شود تا یک فایل اجرایی تشکیل دهد. همه سیستم‌ها از این گزینه پشتیبانی نمی‌کنند. برای نتایج قابل پیش‌بینی، هنگام مشخص کردن این گزینه پیونددهنده، باید همان مجموعه گزینه‌های استفاده شده برای کامپایل (\fB\-fpic\fR، \fB\-fPIC\fR یا زیرگزینه‌های مدل) را نیز مشخص کنید.[1] .IP \fB\-shared\-libgcc\fR 4 .IX Item "-shared-libgcc" .PD 0 .IP \fB\-static\-libgcc\fR 4 .IX Item "-static-libgcc" .PD در سیستم‌هایی که \fIlibgcc\fR را به عنوان یک کتابخانه مشترک ارائه می‌دهند، این گزینه‌ها به ترتیب استفاده از نسخه مشترک یا ایستا را اجباری می‌کنند. اگر هنگام پیکربندی کامپایلر هیچ نسخه مشترکی از \fIlibgcc\fR ساخته نشده باشد، این گزینه‌ها بی‌تأثیر خواهند بود. .Sp چندین موقعیت وجود دارد که در آن‌ها یک برنامه باید به جای نسخه ایستا از نسخه مشترک \fIlibgcc\fR استفاده کند. رایج‌ترین وضعیت زمانی است که برنامه قصد دارد استثناها را در میان کتابخانه‌های مشترک مختلف پرتاب و دریافت کند. در این حالت، هر یک از کتابخانه‌ها و خود برنامه نیز باید از \fIlibgcc\fR مشترک استفاده کنند. .Sp بنابراین، راه‌انداز G++ هر زمان که یک کتابخانه مشترک یا یک فایل اجرایی اصلی می‌سازید، به طور خودکار \fB\-shared\-libgcc\fR را اضافه می‌کند؛ زیرا برنامه‌های C++ معمولاً از استثناها استفاده می‌کنند و در نتیجه این رویکرد صحیح است. .Sp اگر در عوض، از راه‌انداز GCC برای ساخت کتابخانه‌های مشترک استفاده کنید، ممکن است متوجه شوید که آن‌ها همیشه با \fIlibgcc\fR مشترک پیوند داده نمی‌شوند. اگر GCC در زمان پیکربندی خود تشخیص دهد که شما از یک پیونددهنده غیر GNU یا یک پیونددهنده GNU که از گزینه \fB\-\-eh\-frame\-hdr\fR پشتیبانی نمی‌کند استفاده می‌کنید، به طور پیش‌فرض نسخه مشترک \fIlibgcc\fR را در کتابخانه‌های مشترک پیوند می‌دهد. در غیر این صورت، از قابلیت‌های پیونددهنده استفاده کرده و پیوند با نسخه مشترک \fIlibgcc\fR را بهینه‌سازی و حذف می‌کند، و به طور پیش‌فرض با نسخه ایستای libgcc پیوند برقرار می‌کند. این امر به استثناها اجازه می‌دهد بدون تحمیل هزینه‌های بازپخش در زمان بارگذاری کتابخانه، در میان چنین کتابخانه‌های مشترکی انتشار یابند. .Sp با این حال، اگر قرار است یک کتابخانه یا فایل اجرایی اصلی استثناها را پرتاب یا دریافت کند، باید آن را با استفاده از راه‌انداز G++ یا با استفاده از گزینه \&\fB\-shared\-libgcc\fR پیوند دهید تا با \&\fIlibgcc\fR مشترک پیوند یابد. .IP \fB\-static\-libasan\fR 4 .IX Item "-static-libasan" هنگامی که از گزینه \fB\-fsanitize=address\fR برای پیوند یک برنامه استفاده می‌شود، راه‌انداز GCC به طور خودکار پیوند با \fBlibasan\fR را برقرار می‌کند. اگر \&\fIlibasan\fR به عنوان یک کتابخانه مشترک موجود باشد و از گزینه \fB\-static\fR استفاده نشده باشد، آنگاه با نسخه مشترک \&\fIlibasan\fR پیوند داده می‌شود. گزینه \fB\-static\-libasan\fR به راه‌انداز GCC دستور می‌دهد تا \fIlibasan\fR را به طور ایستا پیوند دهد، بدون آنکه لزوماً سایر کتابخانه‌ها به طور ایستا پیوند داده شوند. .IP \fB\-static\-libtsan\fR 4 .IX Item "-static-libtsan" هنگامی که از گزینه \fB\-fsanitize=thread\fR برای پیوند یک برنامه استفاده می‌شود، راه‌انداز GCC به طور خودکار با \fBlibtsan\fR پیوند برقرار می‌کند. اگر \&\fIlibtsan\fR به عنوان یک کتابخانه مشترک در دسترس باشد و از گزینه \fB\-static\fR استفاده نشده باشد، آنگاه با نسخه مشترک \&\fIlibtsan\fR پیوند داده می‌شود. گزینه \fB\-static\-libtsan\fR به راه‌انداز GCC دستور می‌دهد تا \fIlibtsan\fR را به صورت ایستا پیوند دهد، بدون آنکه الزاماً کتابخانه‌های دیگر به صورت ایستا پیوند شوند. .IP \fB\-static\-liblsan\fR 4 .IX Item "-static-liblsan" هنگامی که از گزینه \fB\-fsanitize=leak\fR برای پیوند یک برنامه استفاده می‌شود، راه‌انداز GCC به طور خودکار با \fBliblsan\fR پیوند برقرار می‌کند. اگر \&\fIliblsan\fR به عنوان یک کتابخانه مشترک موجود باشد و گزینه \fB\-static\fR استفاده نشده باشد، با نسخه مشترک \&\fIliblsan\fR پیوند داده می‌شود. گزینه \fB\-static\-liblsan\fR به راه‌انداز GCC دستور می‌دهد تا \fIliblsan\fR را به طور ایستا پیوند دهد، بدون آنکه لزوماً کتابخانه‌های دیگر به صورت ایستا پیوند شوند. .IP \fB\-static\-libubsan\fR 4 .IX Item "-static-libubsan" هنگامی که از گزینه \fB\-fsanitize=undefined\fR برای پیوند یک برنامه استفاده می‌شود، راه‌انداز GCC به طور خودکار با \fBlibubsan\fR پیوند برقرار می‌کند. اگر \&\fIlibubsan\fR به عنوان یک کتابخانه مشترک موجود باشد و گزینه \fB\-static\fR به کار نرفته باشد، با نسخه مشترک \&\fIlibubsan\fR پیوند داده می‌شود. گزینه \fB\-static\-libubsan\fR به راه‌انداز GCC دستور می‌دهد تا \fIlibubsan\fR را به طور ایستا پیوند دهد، بدون اینکه لزوماً سایر کتابخانه‌ها به صورت ایستا پیوند داده شوند. .IP \fB\-static\-libstdc++\fR 4 .IX Item "-static-libstdc++" هنگامی که برنامه \fBg++\fR برای پیوند دادن یک برنامه C++ به کار می‌رود، معمولاً به صورت خودکار با \fBlibstdc++\fR پیوند برقرار می‌کند. اگر \&\fIlibstdc++\fR به عنوان یک کتابخانه مشترک موجود باشد و از گزینه \&\fB\-static\fR استفاده نشده باشد، با نسخه مشترک \fIlibstdc++\fR پیوند می‌یابد. این روند معمولاً بی‌اشکال است. با این حال، گاهی اوقات فریز کردن نسخه \fIlibstdc++\fR مورد استفاده توسط برنامه بدون نیاز به انجام یک پیوند کاملاً ایستا سودمند است. گزینه \&\fB\-static\-libstdc++\fR به راه‌انداز \fBg++\fR دستور می‌دهد تا \fIlibstdc++\fR را به طور ایستا پیوند دهد، بدون آنکه لزوماً سایر کتابخانه‌ها به طور ایستا پیوند داده شوند..IP \fB\-symbolic\fR 4 .IX Item "-symbolic" هنگام ساخت یک شیء اشتراکی (shared object)، ارجاع‌ها به نمادهای سراسری را مقید می‌کند. دربارهٔ هرگونه ارجاع حل‌نشده هشدار می‌دهد (مگر اینکه توسط گزینهٔ ویرایشگر پیوند \fB\-Xlinker \-z \-Xlinker defs\fR لغو شود). تنها سیستم‌های معدودی از این گزینه پشتیبانی می‌کنند. .IP "\fB\-T\fR \fIscript\fR" 4 .IX Item "-T script" از \fIscript\fR به عنوان اسکریپت پیونددهنده استفاده می‌کند. این گزینه توسط بیشتر سیستم‌هایی که از پیونددهندهٔ GNU استفاده می‌کنند پشتیبانی می‌شود. روی برخی از مقصدهای خاص، مانند مقصدهای سخت‌افزار خام (bare\-board) بدون سیستم‌عامل، ممکن است گزینهٔ \fB\-T\fR هنگام پیوند دادن برای جلوگیری از ارجاع به نمادهای تعریف‌نشده ضروری باشد. .IP "\fB\-Xlinker\fR \fIoption\fR" 4 .IX Item "-Xlinker option" گزینهٔ \fIoption\fR را به عنوان گزینه‌ای به پیونددهنده ارسال می‌کند. می‌توانید از این گزینه برای ارائه گزینه‌های مختص سیستمی به پیونددهنده استفاده کنید که GCC آن‌ها را نمی‌شناسد. .Sp اگر می‌خواهید گزینه‌ای را ارسال کنید که آرگومان مجزایی می‌گیرد، باید دوبار از \&\fB\-Xlinker\fR استفاده کنید؛ یک‌بار برای گزینه و یک‌بار برای آرگومان. برای نمونه، برای ارسال \fB\-assert definitions\fR، باید بنویسید \&\fB\-Xlinker \-assert \-Xlinker definitions\fR. نوشتن به‌صورت \&\fB\-Xlinker "\-assert definitions"\fR کارساز نیست، زیرا کل این رشته را به عنوان یک آرگومان واحد ارسال می‌کند، که مورد انتظار پیونددهنده نیست. .Sp هنگام استفاده از پیونددهندهٔ GNU، معمولاً راحت‌تر است که آرگومان‌ها را با استفاده از نحو \fIoption\fR\fB=\fR\fIvalue\fR به گزینه‌های پیونددهنده ارسال کنید تا به عنوان آرگومان‌های مجزا. برای نمونه، می‌توانید به‌جای \&\fB\-Xlinker \-Map \-Xlinker output.map\fR مقدار \&\fB\-Xlinker \-Map=output.map\fR را مشخص کنید. سایر پیونددهنده‌ها ممکن است از این نحو برای گزینه‌های خط فرمان پشتیبانی نکنند. .IP \fB\-Wl,\fR\fIoption\fR 4 .IX Item "-Wl,option" گزینهٔ \fIoption\fR را به عنوان یک گزینه به پیونددهنده ارسال می‌کند. اگر \fIoption\fR حاوی کاما باشد، در محل کاماها به چندین گزینه تفکیک می‌شود. می‌توانید از این نحو برای ارسال یک آرگومان به گزینه استفاده کنید. برای نمونه، \fB\-Wl,\-Map,output.map\fR مقدار \fB\-Map output.map\fR را به پیونددهنده ارسال می‌کند. هنگام استفاده از پیونددهندهٔ GNU، همچنین می‌توانید با \&\fB\-Wl,\-Map=output.map\fR به همان نتیجه برسید. .IP "\fB\-u\fR \fIsymbol\fR" 4 .IX Item "-u symbol" طوری رفتار می‌کند که گویی نماد \fIsymbol\fR تعریف‌نشده است، تا پیوند دادن ماژول‌های کتابخانه‌ای برای تعریف آن تحمیل شود. می‌توانید چندین بار از \fB\-u\fR با نمادهای مختلف استفاده کنید تا بارگذاری ماژول‌های کتابخانه‌ای اضافی تحمیل شود. .IP "\fB\-z\fR \fIkeyword\fR" 4 .IX Item "-z keyword" گزینهٔ \&\fB\-z\fR به همراه کلیدواژهٔ \&\fIkeyword\fR مستقیماً به پیونددهنده فرستاده می‌شود. برای آگاهی از مقادیر مجاز و معانی آن‌ها به بخش مربوطه در مستندات پیونددهندهٔ خود مراجعه کنید. .SS "گزینه‌های جستجوی دایرکتوری (Options for Directory Search)" .IX Subsection "Options for Directory Search" این گزینه‌ها دایرکتوری‌هایی را برای جستجوی فایل‌های سرآیند (header files)، کتابخانه‌ها و بخش‌هایی از کامپایلر مشخص می‌کنند: .IP "\fB\-I\fR \fIdir\fR" 4 .IX Item "-I dir" .PD 0 .IP "\fB\-iquote\fR \fIdir\fR" 4 .IX Item "-iquote dir" .IP "\fB\-isystem\fR \fIdir\fR" 4 .IX Item "-isystem dir" .IP "\fB\-idirafter\fR \fIdir\fR" 4 .IX Item "-idirafter dir" .PD دایرکتوری \fIdir\fR را به فهرست دایرکتوری‌هایی که باید در طول پیش‌پردازش برای فایل‌های سرآیند جستجو شوند، اضافه می‌کند. اگر \fIdir\fR با \fB=\fR یا \f(CW$SYSROOT\fR آغاز شود، آنگاه \fB=\fR یا \f(CW$SYSROOT\fR با پیشوند sysroot جایگزین می‌شود؛ گزینه‌های \&\fB\-\-sysroot\fR و \fB\-isysroot\fR را ببینید. .Sp دایرکتوری‌های مشخص‌شده با \fB\-iquote\fR تنها برای شکل دارای گیومهٔ این دستور اعمال می‌شوند: \f(CW\*(C`#include\ "\fR\f(CIfile\fR\f(CW"\*(C'\fR. دایرکتوری‌های مشخص‌شده با \fB\-I\fR، \fB\-isystem\fR یا \fB\-idirafter\fR هم برای دستورهای \&\f(CW\*(C`#include\ "\fR\f(CIfile\fR\f(CW"\*(C'\fR و هم برای \&\f(CW\*(C`#include\ <\fR\f(CIfile\fR\f(CW>\*(C'\fR اعمال می‌شوند. .Sp می‌توانید هر تعداد یا ترکیبی از این گزینه‌ها را در خط فرمان مشخص کنید تا فایل‌های سرآیند در چندین دایرکتوری جستجو شوند. ترتیب جستجو به این صورت است: .RS 4 .IP 1. 4 .IX Item "1." برای شکل دارای گیومهٔ دستور include، ابتدا دایرکتوری فایل جاری جستجو می‌شود. .IP 2. 4 .IX Item "2." برای شکل دارای گیومهٔ دستور include، دایرکتوری‌های مشخص‌شده توسط گزینه‌های \fB\-iquote\fR به ترتیب از چپ به راست، همان‌طور که در خط فرمان ظاهر شده‌اند، جستجو می‌شوند. .IP 3. 4 .IX Item "3." دایرکتوری‌های مشخص‌شده با گزینه‌های \fB\-I\fR به ترتیب از چپ به راست پویش می‌شوند. .IP 4. 4 .IX Item "4." دایرکتوری‌های مشخص‌شده با گزینه‌های \fB\-isystem\fR به ترتیب از چپ به راست پویش می‌شوند. .IP 5. 4 .IX Item "5." دایرکتوری‌های استاندارد سیستم پویش می‌شوند. .IP 6. 4 .IX Item "6." دایرکتوری‌های مشخص‌شده با گزینه‌های \fB\-idirafter\fR به ترتیب از چپ به راست پویش می‌شوند. .RE .RS 4 .Sp می‌توانید از \fB\-I\fR برای بازنویسی (override) یک فایل سرآیند سیستمی و جایگزین کردن نسخهٔ خودتان استفاده کنید، زیرا این دایرکتوری‌ها پیش از دایرکتوری‌های استاندارد فایل‌های سرآیند سیستم جستجو می‌شوند. با این حال، نباید از این گزینه برای افزودن دایرکتوری‌های حاوی فایل‌های سرآیند سیستمی ارائه‌شده توسط سازنده استفاده کنید؛ برای این منظور از \fB\-isystem\fR استفاده کنید. .Sp گزینه‌های \fB\-isystem\fR و \fB\-idirafter\fR همچنین دایرکتوری را به عنوان یک دایرکتوری سیستمی علامت‌گذاری می‌کنند، تا همان رفتار ویژه‌ای که روی دایرکتوری‌های استاندارد سیستم اعمال می‌شود، برای آن‌ها نیز لحاظ گردد. .Sp اگر یک دایرکتوری include استاندارد سیستم، یا دایرکتوری مشخص‌شده با \&\fB\-isystem\fR، هم‌زمان با \fB\-I\fR نیز مشخص شود، گزینهٔ \fB\-I\fR نادیده گرفته می‌شود. آن دایرکتوری همچنان جستجو می‌شود، اما به عنوان یک دایرکتوری سیستمی در جایگاه عادی خود در زنجیرهٔ include سیستم. این امر برای اطمینان از این است که سازوکار GCC برای اصلاح سرآیندهای معیوب سیستم و ترتیب دستور \f(CW\*(C`#include_next\*(C'\fR به‌طور ناخواسته تغییر نکنند. اگر واقعاً نیاز به تغییر ترتیب جستجوی دایرکتوری‌های سیستمی دارید، از گزینه‌های \fB\-nostdinc\fR و/یا \fB\-isystem\fR استفاده کنید. .RE .IP \fB\-I\-\fR 4 .IX Item "-I-" مسیر include را تقسیم می‌کند. این گزینه منسوخ شده است. لطفاً به‌جای آن برای دایرکتوری‌های \fB\-I\fR پیش از \fB\-I\-\fR از گزینهٔ \fB\-iquote\fR استفاده کنید و گزینهٔ \fB\-I\-\fR را حذف نمایید. .Sp هر دایرکتوری مشخص‌شده با گزینه‌های \fB\-I\fR پیش از \fB\-I\-\fR فقط برای سرآیندهای درخواست‌شده با \&\f(CW\*(C`#include\ "\fR\f(CIfile\fR\f(CW"\*(C'\fR جستجو می‌شوند؛ آن‌ها برای \&\f(CW\*(C`#include\ <\fR\f(CIfile\fR\f(CW>\*(C'\fR جستجو نخواهند شد. اگر دایرکتوری‌های دیگری با گزینه‌های \fB\-I\fR پس از \fB\-I\-\fR مشخص شوند، آن دایرکتوری‌ها برای تمامی دستورهای \fB#include\fR جستجو می‌شوند. .Sp علاوه بر این، \fB\-I\-\fR مانع از استفاده از دایرکتوریِ فایل جاری به عنوان نخستین دایرکتوری جستجو برای \f(CW\*(C`#include\ "\fR\f(CIfile\fR\f(CW"\*(C'\fR می‌شود. هیچ راهی برای لغو این اثر \fB\-I\-\fR وجود ندارد. .IP "\fB\-iprefix\fR \fIprefix\fR" 4 .IX Item "-iprefix prefix" مقدار \fIprefix\fR را به عنوان پیشوند برای گزینه‌های بعدی \fB\-iwithprefix\fR مشخص می‌کند. اگر این پیشوند نشان‌دهندهٔ یک دایرکتوری باشد، باید کاراکتر \fB/\fR انتهایی را نیز لحاظ کنید. .IP "\fB\-iwithprefix\fR \fIdir\fR" 4 .IX Item "-iwithprefix dir" .PD 0 .IP "\fB\-iwithprefixbefore\fR \fIdir\fR" 4 .IX Item "-iwithprefixbefore dir" .PD مقدار \fIdir\fR را به پیشوندی که قبلاً با \&\fB\-iprefix\fR مشخص شده اضافه می‌کند و دایرکتوری حاصل را به مسیر جستجوی include می‌افزاید. گزینهٔ \fB\-iwithprefixbefore\fR آن را در همان جایی قرار می‌دهد که \fB\-I\fR قرار می‌داد؛ \fB\-iwithprefix\fR آن را در جایی قرار می‌دهد که \fB\-idirafter\fR قرار می‌داد. .IP "\fB\-isysroot\fR \fIdir\fR" 4 .IX Item "-isysroot dir" این گزینه مشابه گزینهٔ \fB\-\-sysroot\fR است، اما تنها برای فایل‌های سرآیند اعمال می‌شود (به جز در مقصدهای Darwin، که در آن‌ها برای هر دو فایل‌های سرآیند و کتابخانه‌ها اعمال می‌شود). برای اطلاعات بیشتر گزینهٔ \fB\-\-sysroot\fR را ببینید. .IP "\fB\-imultilib\fR \fIdir\fR" 4 .IX Item "-imultilib dir" از \fIdir\fR به عنوان یک زیردایرکتوری از دایرکتوری حاوی سرآیندهای C++ مختص مقصد استفاده می‌کند. .IP \fB\-nostdinc\fR 4 .IX Item "-nostdinc" دایرکتوری‌های استاندارد سیستم را برای فایل‌های سرآیند جستجو نمی‌کند. تنها دایرکتوری‌هایی جستجو می‌شوند که به‌طور صریح با گزینه‌های \fB\-I\fR، \&\fB\-iquote\fR، \fB\-isystem\fR و/یا \fB\-idirafter\fR مشخص شده باشند (و در صورت لزوم دایرکتوری فایل جاری). .IP \fB\-nostdinc++\fR 4 .IX Item "-nostdinc++" فایل‌های سرآیند را در دایرکتوری‌های استاندارد مختص C++ جستجو نمی‌کند، اما همچنان سایر دایرکتوری‌های استاندارد را جستجو خواهد کرد. (این گزینه هنگام ساخت کتابخانهٔ C++ استفاده می‌شود.).IP \fB\-\-embed\-dir=\fR\fIdir\fR 4 .IX Item "--embed-dir=dir" دایرکتوری \fIdir\fR را به فهرست دایرکتوری‌های مورد جستجو برای دستور پیش‌پردازندهٔ \f(CW\*(C`#embed\*(C'\fR یا ماکروی \f(CW\*(C`_\|_has_embed\*(C'\fR اضافه می‌کند. هیچ دایرکتوری پیش‌فرضی برای \f(CW\*(C`#embed\*(C'\fR وجود ندارد. .Sp اگر \fIdir\fR با \fB=\fR یا \f(CW$SYSROOT\fR آغاز شود، در این صورت \fB=\fR یا \f(CW$SYSROOT\fR با پیشوند sysroot جایگزین می‌شود؛ گزینه‌های \fB\-\-sysroot\fR و \fB\-isysroot\fR را ببینید. .IP \fB\-iplugindir=\fR\fIdir\fR 4 .IX Item "-iplugindir=dir" دایرکتوری مورد جستجو برای افزونه‌هایی که به جای \&\fB\-fplugin=\fR\fIpath\fR\fB/\fR\fIname\fR\fB.so\fR با \fB\-fplugin=\fR\fIname\fR فرستاده می‌شوند را تعیین می‌کند. این گزینه برای استفادهٔ مستقیم توسط کاربر در نظر گرفته نشده است و فقط توسط راه‌انداز (driver) فرستاده می‌شود. .IP \fB\-L\fR\fIdir\fR 4 .IX Item "-Ldir" دایرکتوری \fIdir\fR را به فهرست دایرکتوری‌هایی که برای \&\fB\-l\fR جستجو می‌شوند اضافه می‌کند. .IP \fB\-B\fR\fIprefix\fR 4 .IX Item "-Bprefix" این گزینه مشخص می‌کند فایل‌های اجرایی، کتابخانه‌ها، فایل‌های سرایند (include) و فایل‌های داده‌ایِ خودِ کامپایلر در کجا پیدا شوند. .Sp برنامهٔ راه‌انداز کامپایلر یک یا چند برنامه از زیربرنامه‌های \&\fBcpp\fR، \fBcc1\fR، \fBas\fR و \fBld\fR را اجرا می‌کند. این راه‌انداز، \&\fIprefix\fR را به عنوان پیشوند برای هر برنامه‌ای که قصد اجرای آن را دارد، هم با و هم بدون \fImachine\fR\fB/\fR\fIversion\fR\fB/\fR برای ماشین مقصد و نسخهٔ کامپایلر مربوطه، می‌آزماید. .Sp برای اجرای هر زیربرنامه، راه‌انداز کامپایلر ابتدا پیشوند \&\fB\-B\fR (در صورت تعیین شدن) را امتحان می‌کند. اگر آن نام پیدا نشد، یا اگر \fB\-B\fR مشخص نشده باشد، راه‌انداز دو پیشوند استاندارد \&\fI/usr/lib/gcc/\fR و \fI/usr/local/lib/gcc/\fR را امتحان می‌کند. اگر هیچ‌کدام از آن‌ها به فایلی پیدا شده منتهی نشد، نام دست‌نخوردهٔ برنامه با استفاده از دایرکتوری‌های مشخص‌شده در متغیر محیطی \&\fBPATH\fR شما جستجو می‌شود. .Sp کامپایلر بررسی می‌کند که آیا مسیر ارائه‌شده توسط \fB\-B\fR به یک دایرکتوری اشاره دارد یا خیر، و در صورت لزوم یک نویسهٔ جداکنندهٔ دایرکتوری به انتهای مسیر اضافه می‌کند. .Sp پیشوندهای \fB\-B\fR که عملاً نام دایرکتوری‌ها را مشخص می‌کنند، برای کتابخانه‌ها در پیونددهنده (linker) نیز اعمال می‌شوند؛ زیرا کامپایلر این گزینه‌ها را به گزینه‌های \fB\-L\fR برای پیونددهنده ترجمه می‌کند. آن‌ها همچنین برای فایل‌های سرایند در پیش‌پردازنده اعمال می‌شوند؛ چرا که کامپایلر این گزینه‌ها را به گزینه‌های \fB\-isystem\fR برای پیش‌پردازنده تبدیل می‌کند. در این حالت، کامپایلر عبارت \fBinclude\fR را به پیشوند اضافه می‌کند. .Sp فایل پشتیبانی زمان اجرای \fIlibgcc.a\fR نیز در صورت نیاز می‌تواند با استفاده از پیشوند \fB\-B\fR جستجو شود. اگر در آنجا یافت نشد، دو پیشوند استاندارد بالا آزموده می‌شوند و کار تمام است. اگر فایل از این راه‌ها پیدا نشود، از فرآیند پیوند کنار گذاشته می‌شود. .Sp روش دیگر برای تعیین پیشوندی بسیار شبیه به پیشوند \fB\-B\fR استفاده از متغیر محیطی \fBGCC_EXEC_PREFIX\fR است. .Sp به عنوان یک راهکار موقت و ویژه (kludge)، اگر مسیر ارائه‌شده توسط \fB\-B\fR به صورت \&\fI[dir/]stageN/\fR باشد (که در آن \fIN\fR عددی در محدودهٔ 0 تا 9 است)، آنگاه با \fI[dir/]include\fR جایگزین می‌شود. این کار برای کمک به خودراه‌اندازی (boot\-strapping) کامپایلر است. .IP \fB\-no\-canonical\-prefixes\fR 4 .IX Item "-no-canonical-prefixes" هنگام تولید یک پیشوند نسبی، هیچ پیوند نمادینی را بازگشایی نکنید، ارجاعات به \fB/../\fR یا \fB/./\fR را حل‌وفصل نکرده و مسیر را به یک مسیر مطلق تبدیل نکنید. .IP \fB\-\-sysroot=\fR\fIdir\fR 4 .IX Item "--sysroot=dir" از \fIdir\fR به عنوان دایرکتوری ریشهٔ منطقی برای سرایندها و کتابخانه‌ها استفاده می‌کند. برای مثال، اگر کامپایلر به طور معمول فایل‌های سرایند را در \&\fI/usr/include\fR و کتابخانه‌ها را در \fI/usr/lib\fR جستجو می‌کند، به جای آن \&\fIdir/usr/include\fR و \fIdir/usr/lib\fR را جستجو خواهد کرد. .Sp اگر هم از این گزینه و هم از گزینهٔ \fB\-isysroot\fR استفاده کنید، آنگاه گزینهٔ \fB\-\-sysroot\fR بر کتابخانه‌ها اعمال می‌شود، اما گزینهٔ \fB\-isysroot\fR بر فایل‌های سرایند اعمال خواهد شد. .Sp پیونددهندهٔ GNU (از نگارش 2.16 به بعد) پشتیبانی لازم را از این گزینه دارد. اگر پیونددهندهٔ شما از این گزینه پشتیبانی نکند، بخش فایل‌های سرایندِ \fB\-\-sysroot\fR همچنان کار می‌کند، اما بخش کتابخانه‌ها کار نخواهد کرد. .IP \fB\-\-no\-sysroot\-suffix\fR 4 .IX Item "--no-sysroot-suffix" برای برخی مقاصد (targets)، بسته به گزینه‌های دیگری که استفاده شده است، پسوندی به دایرکتوری ریشهٔ مشخص‌شده با \fB\-\-sysroot\fR اضافه می‌شود، به طوری که ممکن است سرایندها برای مثال به جای \&\fIdir/usr/include\fR در \&\fIdir/suffix/usr/include\fR یافت شوند. این گزینه اضافه شدن چنین پسوندی را غیرفعال می‌کند..SS "گزینه‌های قراردادهای تولید کد (Options for Code Generation Conventions)" .IX Subsection "Options for Code Generation Conventions" این گزینه‌های مستقل از ماشین، قراردادهای رابط مورد استفاده در تولید کد را کنترل می‌کنند. .PP بیشتر آن‌ها دارای هر دو حالت مثبت و منفی هستند؛ حالت منفی \fB\-ffoo\fR به صورت \fB\-fno\-foo\fR است. در جدول زیر، تنها یکی از حالت‌ها فهرست شده است\-\-\-حالتی که پیش‌فرض نیست. شما می‌توانید با حذف یا افزودن \fBno\-\fR حالت دیگر را بیابید. .IP \fB\-fstack\-reuse=\fR\fIreuse\-level\fR 4 .IX Item "-fstack-reuse=reuse-level" این گزینه استفادهٔ مجدد از فضای پشته را برای متغیرهای محلی/خودکار تعریف‌شده توسط کاربر و متغیرهای موقت ایجادشده توسط کامپایلر کنترل می‌کند. \fIreuse_level\fR می‌تواند \fBall\fR، \&\fBnamed_vars\fR، یا \fBnone\fR باشد. مقدار \fBall\fR استفادهٔ مجدد از پشته را برای تمامی متغیرهای محلی و متغیرهای موقت فعال می‌کند، \fBnamed_vars\fR استفادهٔ مجدد را تنها برای متغیرهای محلی نام‌دارِ تعریف‌شده توسط کاربر فعال می‌سازد، و \fBnone\fR استفادهٔ مجدد از پشته را به‌طور کامل غیرفعال می‌کند. مقدار پیش‌فرض \fBall\fR است. این گزینه زمانی مورد نیاز است که برنامه طول عمر یک متغیر محلی در حوزه (scoped) یا یک متغیر موقت تولیدشده توسط کامپایلر را فراتر از نقطهٔ پایانی تعریف‌شده توسط زبان گسترش دهد. هنگامی که طول عمر یک متغیر پایان می‌یابد، و در صورتی که متغیر در حافظه قرار داشته باشد، کامپایلر بهینه‌ساز این آزادی عمل را دارد که فضای پشتهٔ آن را برای سایر متغیرهای موقت یا متغیرهای محلی حوزه‌ای که بازهٔ حیات آن‌ها با آن هم‌پوشانی ندارد، مجدداً استفاده کند. کدهای قدیمی که طول عمر متغیرهای محلی را گسترش می‌دهند، به احتمال زیاد با بهینه‌سازی استفادهٔ مجدد از پشته دچار شکست خواهند شد. .Sp برای نمونه، .Sp .Vb 3 \& int *p; \& { \& int local1; \& \& p = &local1; \& local1 = 10; \& .... \& } \& { \& int local2; \& local2 = 20; \& ... \& } \& \& if (*p == 10) // out of scope use of local1 \& { \& \& } .Ve .Sp نمونه‌ای دیگر: .Sp .Vb 6 \& struct A \& { \& A(int k) : i(k), j(k) { } \& int i; \& int j; \& }; \& \& A *ap; \& \& void foo(const A& ar) \& { \& ap = &ar; \& } \& \& void bar() \& { \& foo(A(10)); // temp object\*(Aqs lifetime ends when foo returns \& \& { \& A a(20); \& .... \& } \& ap\->i+= 10; // ap references out of scope temp whose space \& // is reused with a. What is the value of ap\->i? \& } .Ve .Sp طول عمر یک متغیر موقت ایجادشده توسط کامپایلر به خوبی توسط استاندارد ++C تعریف شده است. هنگامی که طول عمر یک متغیر موقت به پایان می‌رسد، و اگر آن متغیر موقت در حافظه قرار داشته باشد، کامپایلر بهینه‌ساز این آزادی عمل را دارد که فضای پشتهٔ آن را با سایر متغیرهای موقت یا متغیرهای محلی محدوده‌ای که بازهٔ حیاتشان با آن هم‌پوشانی ندارد، مجدداً استفاده کند. با این حال، برخی از کدهای قدیمی به رفتار کامپایلرهای قدیمی‌تر تکیه دارند که در آن‌ها فضای پشتهٔ متغیرهای موقت مجدداً استفاده نمی‌شد؛ بنابراین استفادهٔ مجدد تهاجمی از پشته می‌تواند به خطاهای زمان اجرا منجر شود. این گزینه برای کنترل بهینه‌سازی استفادهٔ مجدد از پشته برای متغیرهای موقت به کار می‌رود. .IP \fB\-ftrapv\fR 4 .IX Item "-ftrapv" این گزینه برای سرریز علامت‌دار در عملیات جمع، تفریق و ضرب تله (trap) ایجاد می‌کند. گزینه‌های \fB\-ftrapv\fR و \fB\-fwrapv\fR یکدیگر را لغو می‌کنند؛ بنابراین استفاده از \&\fB\-ftrapv\fR \fB\-fwrapv\fR در خط فرمان موجب اعمال شدن \&\fB\-fwrapv\fR خواهد شد. توجه داشته باشید که تنها گزینه‌های فعال اثر یکدیگر را لغو می‌کنند؛ بنابراین استفاده از \fB\-ftrapv\fR \fB\-fwrapv\fR \fB\-fno\-wrapv\fR در خط فرمان موجب مؤثر واقع شدن \fB\-ftrapv\fR می‌شود. .IP \fB\-fwrapv\fR 4 .IX Item "-fwrapv" این گزینه به کامپایلر دستور می‌دهد فرض کند سرریز محاسباتی علامت‌دار در جمع، تفریق و ضرب، با استفاده از نمایش متمم دو (twos\-complement) چرخش (wrap around) پیدا می‌کند. این پرچم برخی از بهینه‌سازی‌ها را فعال و برخی دیگر را غیرفعال می‌کند. گزینه‌های \fB\-ftrapv\fR و \fB\-fwrapv\fR یکدیگر را لغو می‌کنند؛ بنابراین استفاده از \&\fB\-ftrapv\fR \fB\-fwrapv\fR در خط فرمان موجب اعمال شدن \&\fB\-fwrapv\fR می‌شود. توجه داشته باشید که تنها گزینه‌های فعال اثر یکدیگر را لغو می‌کنند؛ بنابراین استفاده از \fB\-ftrapv\fR \fB\-fwrapv\fR \fB\-fno\-wrapv\fR در خط فرمان موجب مؤثر واقع شدن \fB\-ftrapv\fR خواهد شد. .IP \fB\-fwrapv\-pointer\fR 4 .IX Item "-fwrapv-pointer" این گزینه به کامپایلر دستور می‌دهد فرض کند سرریز محاسبات اشاره‌گر در جمع و تفریق، با استفاده از نمایش متمم دو چرخش پیدا می‌کند. این پرچم برخی از بهینه‌سازی‌هایی را که سرریز اشاره‌گر را نامعتبر فرض می‌کنند، غیرفعال می‌سازد. .IP \fB\-fstrict\-overflow\fR 4 .IX Item "-fstrict-overflow" این گزینه متضمن \fB\-fno\-wrapv\fR \fB\-fno\-wrapv\-pointer\fR است و در صورت منفی شدن متضمن \fB\-fwrapv\fR \fB\-fwrapv\-pointer\fR خواهد بود. .IP \fB\-fexceptions\fR 4 .IX Item "-fexceptions" مدیریت استثنا (exception handling) را فعال می‌کند. کد اضافی مورد نیاز برای انتشار استثناها را تولید می‌نماید. برای برخی از مقصدهای هدف، این گزینه متضمن این است که GCC اطلاعات بازپیچی فریم (frame unwind information) را برای تمام توابع تولید کند که می‌تواند سربار اندازهٔ دادهٔ قابل توجهی ایجاد کند، هرچند بر اجرای برنامه تأثیری نمی‌گذارد. اگر این گزینه را تعیین نکنید، GCC آن را به‌طور پیش‌فرض برای زبان‌هایی مانند ++C که معمولاً به مدیریت استثنا نیاز دارند فعال کرده و برای زبان‌هایی مانند C که به‌طور معمول به آن نیازی ندارند غیرفعال می‌سازد. با این حال، ممکن است هنگام کامپایل کدهای C که نیاز به تعامل مناسب با گرداننده‌های استثنای نوشته‌شده در ++C دارند، به فعال کردن این گزینه نیاز پیدا کنید. همچنین ممکن است بخواهید در صورت کامپایل برنامه‌های قدیمی‌تر ++C که از مدیریت استثنا استفاده نمی‌کنند، این گزینه را غیرفعال کنید. .IP \fB\-fnon\-call\-exceptions\fR 4 .IX Item "-fnon-call-exceptions" کدی تولید می‌کند که به دستورالعمل‌های به‌دام‌انداز (trapping) اجازه می‌دهد استثنا پرتاب کنند. توجه داشته باشید که این ویژگی نیازمند پشتیبانی زمان اجرای وابسته به بستر است که در همه جا وجود ندارد. افزون بر این، این گزینه تنها به دستورالعمل‌های \fIبه‌دام‌انداز\fR اجازهٔ پرتاب استثنا می‌دهد، یعنی ارجاعات حافظه یا دستورالعمل‌های ممیز شناور. این گزینه اجازه نمی‌دهد استثناها از گرداننده‌های سیگنال دلخواه مانند \f(CW\*(C`SIGALRM\*(C'\fR پرتاب شوند. این گزینه \fB\-fexceptions\fR را فعال می‌کند. .IP \fB\-fdelete\-dead\-exceptions\fR 4 .IX Item "-fdelete-dead-exceptions" دستورالعمل‌هایی را که ممکن است استثنا پرتاب کنند اما در غیر این صورت نقشی در اجرای برنامه ندارند، قابل حذف در بهینه‌سازی در نظر می‌گیرد. این گزینه بر فراخوانی توابع تأثیری ندارد، مگر توابعی که دارای مشخصه‌های \&\f(CW\*(C`pure\*(C'\fR یا \f(CW\*(C`const\*(C'\fR هستند. این گزینه همان‌طور که توسط مشخصات زبان مجاز دانسته شده است، به‌طور پیش‌فرض برای کامپایلرهای Ada و ++C فعال است. گذرگاه‌های بهینه‌سازی که موجب حذف استثناهای مرده می‌شوند، به‌طور مستقل در سطوح بهینه‌سازی مختلف فعال می‌گردند. .IP \fB\-funwind\-tables\fR 4 .IX Item "-funwind-tables" مشابه با \fB\-fexceptions\fR است، با این تفاوت که تنها داده‌های ایستا (static data) مورد نیاز را تولید می‌کند، اما به هیچ روش دیگری بر کد تولیدشده تأثیر نمی‌گذارد. معمولاً نیازی به فعال کردن این گزینه ندارید؛ در عوض، پردازشگر زبانی که به این سازوکار نیاز دارد، آن را از طرف شما فعال خواهد کرد. .IP \fB\-fasynchronous\-unwind\-tables\fR 4 .IX Item "-fasynchronous-unwind-tables" در صورت پشتیبانی توسط ماشین مقصد، جدول بازپیچی (unwind table) را در قالب DWARF تولید می‌کند. این جدول در مرز هر دستورالعمل دقیق است، بنابراین می‌تواند برای بازپیچی پشته از رویدادهای ناهمگام (مانند اشکال‌زدا یا بازیافت حافظه / زباله‌روب) به کار رود. .IP \fB\-fno\-gnu\-unique\fR 4 .IX Item "-fno-gnu-unique" در سیستم‌هایی با نسخهٔ جدید اسمبلر GNU و کتابخانهٔ C، کامپایلر ++C از پیوند \f(CW\*(C`STB_GNU_UNIQUE\*(C'\fR استفاده می‌کند تا اطمینان یابد تعاریف اعضای داده‌ای ایستای الگو و متغیرهای محلی ایستا در توابع درون‌خطی (inline)، حتی در حضور \f(CW\*(C`RTLD_LOCAL\*(C'\fR یکتا باقی می‌مانند؛ این امر برای جلوگیری از بروز مشکل در مواردی که کتابخانه‌ای توسط دو افزونهٔ متفاوت \f(CW\*(C`RTLD_LOCAL\*(C'\fR استفاده می‌شود و به تعریفی در یکی از آن‌ها وابسته است و در نتیجه با دیگری دربارهٔ پیوند نماد اختلاف نظر پیدا می‌کند، ضروری است. اما این امر باعث می‌شود \&\f(CW\*(C`dlclose\*(C'\fR برای اشیاء اشتراکی متأثر (DSO) نادیده گرفته شود؛ اگر برنامهٔ شما به راه‌اندازی مجدد یک DSO از طریق \f(CW\*(C`dlclose\*(C'\fR و \f(CW\*(C`dlopen\*(C'\fR متکی است، می‌توانید از \&\fB\-fno\-gnu\-unique\fR استفاده کنید. .IP \fB\-fpcc\-struct\-return\fR 4 .IX Item "-fpcc-struct-return" مقادیر «کوتاه» \f(CW\*(C`struct\*(C'\fR و \f(CW\*(C`union\*(C'\fR را همانند ساختارهای طولانی‌تر در حافظه برمی‌گرداند، نه در ثبات‌ها (registers). این قرارداد کارایی کمتری دارد، اما این مزیت را دارد که امکان فراخوانی متقابل بین فایل‌های کامپایل‌شده با GCC و فایل‌های کامپایل‌شده با سایر کامپایلرها، به‌ویژه کامپایلر Portable C Compiler (pcc) را فراهم می‌سازد. .Sp قرارداد دقیق برای بازگرداندن ساختارها در حافظه به ماکروهای پیکربندی معماری مقصد بستگی دارد. .Sp منظور از ساختارها و اجتماعات کوتاه، آن‌هایی هستند که اندازه و تراز (alignment) آن‌ها با نوعی از انواع عدد صحیح مطابقت دارد. .Sp \&\fBهشدار:\fR کدی که با سوییچ \fB\-fpcc\-struct\-return\fR کامپایل شده باشد، سازگاری دودویی (binary compatible) با کدی که با سوییچ \&\fB\-freg\-struct\-return\fR کامپایل شده است ندارد. از آن برای سازگاری با یک رابط دودویی برنامه‌بردی (ABI) غیرپیش‌فرض استفاده کنید..IP \fB\-freg\-struct\-return\fR 4 .IX Item "-freg-struct-return" بازگرداندن مقادیر \f(CW\*(C`struct\*(C'\fR و \f(CW\*(C`union\*(C'\fR در صورت امکان در ثبات‌ها (registers). این کار برای ساختارهای کوچک کارآمدتر از \&\fB\-fpcc\-struct\-return\fR است. .Sp اگر نه \fB\-fpcc\-struct\-return\fR و نه \&\fB\-freg\-struct\-return\fR را مشخص کنید، GCC به هر قراردادی که برای مقصد (target) استاندارد باشد پیش‌فرض می‌شود. اگر هیچ قرارداد استانداردی وجود نداشته باشد، GCC به طور پیش‌فرض از \fB\-fpcc\-struct\-return\fR استفاده می‌کند، به جز در مقصدهایی که GCC کامپایلر اصلی است. در آن موارد، ما می‌توانیم استاندارد را انتخاب کنیم، و گزینهٔ کارآمدترِ بازگرداندن در ثبات را برگزیده‌ایم. .Sp \&\fBهشدار:\fR کدی که با سوییچ \fB\-freg\-struct\-return\fR کامپایل شده باشد با کدی که با سوییچ \&\fB\-fpcc\-struct\-return\fR کامپایل شده است سازگاری باینری ندارد. از آن برای مطابقت با یک رابط باینری برنامه (ABI) غیرپیش‌فرض استفاده کنید. .IP \fB\-fshort\-enums\fR 4 .IX Item "-fshort-enums" اختصاص دادن تنها به تعداد بایت‌های مورد نیاز به یک نوع \f(CW\*(C`enum\*(C'\fR با توجه به بازهٔ اعلان‌شده از مقادیر ممکن. به‌طور مشخص، نوع \f(CW\*(C`enum\*(C'\fR معادل کوچک‌ترین نوع عدد صحیحی است که فضای کافی داشته باشد. این گزینه برای یک نوع شمارشی با نوع پایه‌ای ثابت هیچ تأثیری ندارد. .Sp \&\fBهشدار:\fR سوییچ \fB\-fshort\-enums\fR باعث می‌شود GCC کدی تولید کند که با کدهای تولیدشده بدون این سوییچ سازگاری باینری ندارد. از آن برای مطابقت با یک رابط باینری برنامه (ABI) غیرپیش‌فرض استفاده کنید. .IP \fB\-fshort\-wchar\fR 4 .IX Item "-fshort-wchar" بازنویسی نوع پایه‌ای برای \f(CW\*(C`wchar_t\*(C'\fR به صورت \f(CW\*(C`short unsigned int\*(C'\fR به جای مقدار پیش‌فرض برای مقصد. این گزینه برای ساخت برنامه‌هایی که تحت WINE اجرا می‌شوند مفید است. .Sp \&\fBهشدار:\fR سوییچ \fB\-fshort\-wchar\fR باعث می‌شود GCC کدی تولید کند که با کدهای تولیدشده بدون این سوییچ سازگاری باینری ندارد. از آن برای مطابقت با یک رابط باینری برنامه (ABI) غیرپیش‌فرض استفاده کنید. .IP \fB\-fcommon\fR 4 .IX Item "-fcommon" در کد C، این گزینه نحوهٔ قرارگیری متغیرهای سراسری تعریف‌شده بدون مقداردهی اولیه را کنترل می‌کند، که در استاندارد C با عنوان \fIتعاریف آزمایشی (tentative definitions)\fR شناخته می‌شوند. تعاریف آزمایشی متمایز از اعلان‌های یک متغیر با کلمهٔ کلیدی \f(CW\*(C`extern\*(C'\fR هستند که حافظه‌ای تخصیص نمی‌دهند. .Sp حالت پیش‌فرض \fB\-fno\-common\fR است، که مشخص می‌کند کامپایلر متغیرهای سراسری مقداردهی‌نشده را در بخش BSS از فایل شیء (object file) قرار دهد. این کار مانع از ادغام تعاریف آزمایشی توسط پیونددهنده (linker) می‌شود، بنابراین اگر متغیر یکسانی به‌طور تصادفی در بیش از یک واحد کامپایل تعریف شود، با یک خطای تعریف چندگانه (multiple\-definition) مواجه می‌شوید. .Sp گزینهٔ \fB\-fcommon\fR متغیرهای سراسری مقداردهی‌نشده را در یک بلوک مشترک (common block) قرار می‌دهد. این کار به پیونددهنده اجازه می‌دهد تا تمام تعاریف آزمایشی مربوط به یک متغیر یکسان در واحدهای کامپایل مختلف را به یک شیء واحد، یا به یک تعریف غیرآزمایشی حل‌وفصل (resolve) کند. این رفتار با ++C ناسازگار است، و در بسیاری از مقصدها موجب کاهش سرعت و افزایش اندازهٔ کد در ارجاعات به متغیرهای سراسری می‌شود. این گزینه عمدتاً برای فعال‌سازی پیوند دادن کدهای قدیمی بدون خطا مفید است. .IP \fB\-fno\-ident\fR 4 .IX Item "-fno-ident" نادیده گرفتن دستورالعمل \f(CW\*(C`#ident\*(C'\fR. .IP \fB\-finhibit\-size\-directive\fR 4 .IX Item "-finhibit-size-directive" دستورالعمل اسمبلی \f(CW\*(C`.size\*(C'\fR، یا هر چیز دیگری را که در صورت تکه‌تکه شدن تابع از وسط و قرار گرفتن دو نیمه در مکان‌هایی دور از هم در حافظه ایجاد مشکل می‌کند، در خروجی تولید نکن. این گزینه هنگام کامپایل \fIcrtstuff.c\fR استفاده می‌شود؛ برای هیچ مورد دیگری نباید به آن نیاز داشته باشید. .IP \fB\-fverbose\-asm\fR 4 .IX Item "-fverbose-asm" قرار دادن اطلاعات توضیحی اضافی در کد اسمبلی تولیدشده برای خواناتر کردن آن. این گزینه عموماً فقط برای کسانی کاربرد دارد که واقعاً نیاز به خواندن کد اسمبلی تولیدشده دارند (شاید هنگام اشکال‌زدایی خود کامپایلر). .Sp \&\fB\-fno\-verbose\-asm\fR، که پیش‌فرض است، باعث حذف اطلاعات اضافی می‌شود و هنگام مقایسهٔ دو فایل اسمبلی مفید است. .Sp توضیحات اضافه‌شده شامل موارد زیر است: .RS 4 .IP * 4 اطلاعاتی دربارهٔ نسخهٔ کامپایلر و گزینه‌های خط فرمان، .IP * 4 خطوط کد مبدأ مرتبط با دستورالعمل‌های اسمبلی، به شکل FILENAME:LINENUMBER:CONTENT OF LINE، .IP * 4 نکاتی در مورد اینکه کدام عبارات سطح بالا با عملوندهای مختلف دستورالعمل اسمبلی مطابقت دارند. .RE .RS 4 .Sp برای مثال، با در نظر گرفتن این فایل مبدأ C: .Sp .Vb 4 \& int test (int n) \& { \& int i; \& int total = 0; \& \& for (i = 0; i < n; i++) \& total += i * i; \& \& return total; \& } .Ve .Sp کامپایل کردن به اسمبلی (x86_64) از طریق \fB\-S\fR و ارسال خروجی به‌طور مستقیم به stdout از طریق \fB\-o\fR \fB\-\fR .Sp .Vb 1 \& gcc \-S test.c \-fverbose\-asm \-Os \-o \- .Ve .Sp خروجی مشابه زیر را ارائه می‌دهد: .Sp .Vb 5 \& .file "test.c" \& # GNU C11 (GCC) version 7.0.0 20160809 (experimental) (x86_64\-pc\-linux\-gnu) \& [...snip...] \& # options passed: \& [...snip...] \& \& .text \& .globl test \& .type test, @function \& test: \& .LFB0: \& .cfi_startproc \& # test.c:4: int total = 0; \& xorl %eax, %eax # \& # test.c:6: for (i = 0; i < n; i++) \& xorl %edx, %edx # i \& .L2: \& # test.c:6: for (i = 0; i < n; i++) \& cmpl %edi, %edx # n, i \& jge .L5 #, \& # test.c:7: total += i * i; \& movl %edx, %ecx # i, tmp92 \& imull %edx, %ecx # i, tmp92 \& # test.c:6: for (i = 0; i < n; i++) \& incl %edx # i \& # test.c:7: total += i * i; \& addl %ecx, %eax # tmp92, \& jmp .L2 # \& .L5: \& # test.c:10: } \& ret \& .cfi_endproc \& .LFE0: \& .size test, .\-test \& .ident "GCC: (GNU) 7.0.0 20160809 (experimental)" \& .section .note.GNU\-stack,"",@progbits .Ve .Sp این توضیحات برای انسان‌ها در نظر گرفته شده‌اند نه ماشین‌ها، و بنابراین قالب دقیق توضیحات ممکن است تغییر کند. .RE .IP \fB\-frecord\-gcc\-switches\fR 4 .IX Item "-frecord-gcc-switches" این سوییچ باعث می‌شود خط فرمان استفاده‌شده برای فراخوانی کامپایلر در فایل شیء در حال ایجاد ثبت شود. این سوییچ تنها در برخی مقصدها پیاده‌سازی شده است و قالب دقیق ثبت به مقصد و قالب فایل باینری وابسته است، اما معمولاً به صورت بخشی شامل متن ASCII است. این سوییچ به سوییچ \fB\-fverbose\-asm\fR مرتبط است، اما آن سوییچ اطلاعات را فقط در فایل خروجی اسمبلی به عنوان توضیح ثبت می‌کند، بنابراین هرگز به فایل شیء راه نمی‌یابد. همچنین برای روشی دیگر جهت ذخیرهٔ گزینه‌های کامپایلر در فایل شیء، \fB\-grecord\-gcc\-switches\fR را ببینید. .IP \fB\-fpic\fR 4 .IX Item "-fpic" تولید کد مستقل از موقعیت (PIC) مناسب برای استفاده در یک کتابخانهٔ اشتراکی، در صورت پشتیبانی در ماشین مقصد. چنین کدی به تمام آدرس‌های ثابت از طریق جدول آفست سراسری (GOT) دسترسی پیدا می‌کند. لودر پویا هنگام شروع برنامه، مدخل‌های GOT را حل‌وفصل می‌کند (لودر پویا بخشی از GCC نیست؛ بخشی از سیستم‌عامل است). اگر اندازهٔ GOT برای فایل اجرایی پیوندشده از حداکثر اندازهٔ مخصوص ماشین فراتر رود، پیام خطایی از پیونددهنده دریافت می‌کنید که نشان می‌دهد \&\fB\-fpic\fR کارایی ندارد؛ در این حالت، در عوض با \fB\-fPIC\fR مجدداً کامپایل کنید. (این مقادیر حداکثر ۸ کیلوبایت در SPARC، ۲۸ کیلوبایت در AArch64 و ۳۲ کیلوبایت در m68k و RS/6000 هستند. معماری x86 چنین محدودیتی ندارد.) .Sp کد مستقل از موقعیت به پشتیبانی ویژه‌ای نیاز دارد و بنابراین فقط روی ماشین‌های خاصی کار می‌کند. برای x86، کامپایلر GCC از PIC برای System V پشتیبانی می‌کند اما برای Sun 386i خیر. کدی که برای IBM RS/6000 تولید می‌شود، همواره مستقل از موقعیت است. .Sp هنگامی که این پرچم تنظیم شود، ماکروهای \f(CW\*(C`_\|_pic_\|_\*(C'\fR و \f(CW\*(C`_\|_PIC_\|_\*(C'\fR برابر با ۱ تعریف می‌شوند..IP \fB\-fPIC\fR 4 .IX Item "-fPIC" در صورت پشتیبانی در ماشین مقصد، کد مستقل از موقعیت تولید می‌کند که برای پیوند پویا مناسب بوده و از هرگونه محدودیت روی اندازهٔ جدول آفست سراسری (GOT) جلوگیری می‌کند. این گزینه روی AArch64، m68k، PowerPC و SPARC تفاوت ایجاد می‌کند. .Sp کد مستقل از موقعیت نیازمند پشتیبانی ویژه‌ای است، و بنابراین تنها روی ماشین‌های خاصی کار می‌کند. .Sp هنگامی که این پرچم تنظیم شود، ماکروهای \f(CW\*(C`_\|_pic_\|_\*(C'\fR و \f(CW\*(C`_\|_PIC_\|_\*(C'\fR با مقدار 2 تعریف می‌شوند. .IP \fB\-fpie\fR 4 .IX Item "-fpie" .PD 0 .IP \fB\-fPIE\fR 4 .IX Item "-fPIE" .PD این گزینه‌ها مشابه \fB\-fpic\fR و \fB\-fPIC\fR هستند، اما کد مستقل از موقعیت تولید‌شده تنها می‌تواند در فایل‌های اجرایی پیوند داده شود. معمولاً از این گزینه‌ها برای کامپایل کدی استفاده می‌شود که با استفاده از گزینهٔ \fB\-pie\fR در GCC پیوند خواهد خورد. .Sp گزینه‌های \&\fB\-fpie\fR و \fB\-fPIE\fR هر دو ماکروهای \&\f(CW\*(C`_\|_pie_\|_\*(C'\fR و \f(CW\*(C`_\|_PIE_\|_\*(C'\fR را تعریف می‌کنند. این ماکروها برای \fB\-fpie\fR مقدار 1 و برای \fB\-fPIE\fR مقدار 2 دارند. .IP \fB\-fno\-plt\fR 4 .IX Item "-fno-plt" از PLT برای فراخوانی توابع خارجی در کد مستقل از موقعیت استفاده نمی‌کند. در عوض، آدرس تابع فراخوانده‌شده را در محل‌های فراخوانی از GOT بارگذاری کرده و به آن انشعاب می‌زند. این کار با حذف کدهای رابط (stub) مربوط به PLT و در معرض بهینه‌سازی قرار دادن بارگذاری‌های GOT، منجر به کدی کارآمدتر می‌شود. در معماری‌هایی مانند x86 ۳۲ بیتی که رابط‌های PLT انتظار اشاره‌گر GOT را در ثباتی خاص دارند، این امر آزادی عمل بیشتری در تخصیص ثبات به کامپایلر می‌دهد. پیوند تنبل (Lazy binding) نیازمند استفاده از PLT است؛ با \fB\-fno\-plt\fR تمام نمادهای خارجی در زمان بارگذاری تفکیک می‌شوند. .Sp همچنین می‌توان از صفت تابع \f(CW\*(C`noplt\*(C'\fR برای جلوگیری از فراخوانی توابع خارجی خاص از طریق PLT استفاده کرد. .Sp در کدهای وابسته به موقعیت، برخی از مقصدهای کامپایل نیز فراخوانی توابعی را که برای عدم استفاده از PLT نشانه‌گذاری شده‌اند، تغییر می‌دهند تا در عوض از GOT استفاده کنند. .IP \fB\-fno\-jump\-tables\fR 4 .IX Item "-fno-jump-tables" برای دستورات switch از جدول‌های پرش استفاده نمی‌کند، حتی در مواردی که این روش از سایر راهبردهای تولید کد کارآمدتر باشد. این گزینه در ترکیب با \fB\-fpic\fR یا \fB\-fPIC\fR برای ساخت کدهایی مفید است که بخشی از یک پیونددهندهٔ پویا را تشکیل می‌دهند و نمی‌توانند به آدرس جدول پرش ارجاع دهند. در برخی مقصدها، جدول‌های پرش نیازی به GOT ندارند و این گزینه در آن‌ها لازم نیست. .IP \fB\-fno\-bit\-tests\fR 4 .IX Item "-fno-bit-tests" برای دستورات switch از آزمون‌های بیت (bit tests) استفاده نمی‌کند، حتی در مواردی که از سایر راهبردهای تولید کد کارآمدتر باشد. .IP \fB\-ffixed\-\fR\fIreg\fR 4 .IX Item "-ffixed-reg" با ثبات با نام \fIreg\fR به عنوان یک ثبات ثابت برخورد می‌کند؛ کد تولید‌شده هرگز نباید به آن ارجاع دهد (شاید به‌جز به‌عنوان اشاره‌گر پشته، اشاره‌گر فریم یا در نقشی ثابت از نوعی دیگر). .Sp مقدار \&\fIreg\fR باید نام یک ثبات باشد. نام‌های پذیرفته‌شده برای ثبات‌ها وابسته به ماشین بوده و در ماکروی \f(CW\*(C`REGISTER_NAMES\*(C'\fR در فایل ماکروهای توصیف ماشین تعریف شده‌اند. .Sp این پرچم فرم منفی ندارد، زیرا مشخص‌کنندهٔ انتخابی سه‌گانه است. .IP \fB\-fcall\-used\-\fR\fIreg\fR 4 .IX Item "-fcall-used-reg" با ثبات با نام \fIreg\fR به عنوان یک ثبات قابل تخصیص که با فراخوانی‌های توابع رونویسی (clobber) می‌شود رفتار می‌کند. ممکن است برای متغیرهای موقت یا متغیرهایی که در طول فراخوانی یک تابع باقی نمی‌مانند تخصیص داده شود. توابعی که با این شیوه کامپایل می‌شوند ثبات \fIreg\fR را ذخیره و بازیابی نمی‌کنند. .Sp استفاده از این پرچم برای اشاره‌گر فریم یا اشاره‌گر پشته یک خطا است. استفاده از این پرچم برای سایر ثبات‌هایی که نقش‌های فراگیر و ثابتی در مدل اجرای ماشین دارند، نتایج فاجعه‌باری به بار می‌آورد. .Sp این پرچم فرم منفی ندارد، زیرا مشخص‌کنندهٔ انتخابی سه‌گانه است. .IP \fB\-fcall\-saved\-\fR\fIreg\fR 4 .IX Item "-fcall-saved-reg" با ثبات با نام \fIreg\fR به عنوان یک ثبات قابل تخصیص که توسط توابع ذخیره می‌شود رفتار می‌کند. می‌تواند حتی برای متغیرهای موقت یا متغیرهایی که در طول فراخوانی باقی می‌مانند تخصیص یابد. توابعی که با این شیوه کامپایل می‌شوند، در صورت استفاده از ثبات \fIreg\fR، آن را ذخیره و بازیابی می‌کنند. .Sp استفاده از این پرچم برای اشاره‌گر فریم یا اشاره‌گر پشته یک خطا است. استفاده از این پرچم برای سایر ثبات‌هایی که نقش‌های فراگیر و ثابتی در مدل اجرای ماشین دارند، نتایج فاجعه‌باری تولید می‌کند. .Sp نوع متفاوتی از فاجعه در اثر استفاده از این پرچم برای ثباتی رخ می‌دهد که ممکن است مقادیر بازگشتی تابع در آن قرار گیرند. .Sp این پرچم فرم منفی ندارد، زیرا مشخص‌کنندهٔ انتخابی سه‌گانه است. .IP \fB\-fpack\-struct[=\fR\fIn\fR\fB]\fR 4 .IX Item "-fpack-struct[=n]" در صورت عدم تعیین مقدار، تمام اعضای ساختار را بدون هیچ حفره و فاصله‌ای در کنار هم بسته‌بندی می‌کند. هنگامی که مقداری مشخص شود (که باید توان کوچکی از دو باشد)، اعضای ساختار را مطابق با این مقدار که نمایانگر حداکثر تراز (alignment) است بسته‌بندی می‌کند (به این معنا که اشیایی با الزامات تراز پیش‌فرض بزرگ‌تر از این مقدار، احتمالاً بدون تراز در مکان مناسب بعدی قرار می‌گیرند). .Sp \&\fBهشدار:\fR گزینهٔ \fB\-fpack\-struct\fR باعث می‌شود GCC کدی تولید کند که با کد تولید‌شده بدون این گزینه سازگاری دودویی ندارد. علاوه بر این، این کار کد را غیربهینه می‌کند. تنها برای مطابقت با یک واسط دودویی برنامه (ABI) غیرپیش‌فرض از آن استفاده کنید. .IP \fB\-fleading\-underscore\fR 4 .IX Item "-fleading-underscore" این گزینه و همتای آن، \fB\-fno\-leading\-underscore\fR، نحوهٔ نمایش نمادهای C را در فایل شیء (object file) به‌طور اجباری تغییر می‌دهند. یک کاربرد آن، کمک به پیوند با کدهای اسمبلی قدیمی است. .Sp \&\fBهشدار:\fR گزینهٔ \fB\-fleading\-underscore\fR باعث می‌شود GCC کدی تولید کند که با کد تولید‌شده بدون این گزینه سازگاری دودویی ندارد. از آن برای مطابقت با یک واسط دودویی برنامه (ABI) غیرپیش‌فرض استفاده کنید. همهٔ مقصدها پشتیبانی کاملی از این گزینه ارائه نمی‌دهند. .IP \fB\-ftls\-model=\fR\fImodel\fR 4 .IX Item "-ftls-model=model" مدل مورد استفاده برای حافظهٔ محلی رشته (thread-local storage) را تغییر می‌دهد. آرگومان \fImodel\fR باید یکی از مقادیر \fBglobal\-dynamic\fR، \&\fBlocal\-dynamic\fR، \fBinitial\-exec\fR یا \fBlocal\-exec\fR باشد. توجه داشته باشید که این انتخاب مشمول بهینه‌سازی است: کامپایلر ممکن است برای نمادهایی که در خارج از واحد ترجمه مرئی نیستند، یا در صورتی که \fB\-fpic\fR در خط فرمان مشخص نشده باشد، از مدل کارآمدتری استفاده کند. .Sp پیش‌فرض بدون \fB\-fpic\fR برابر با \fBinitial\-exec\fR است؛ و با \&\fB\-fpic\fR پیش‌فرض \fBglobal\-dynamic\fR خواهد بود. .IP \fB\-ftrampolines\fR 4 .IX Item "-ftrampolines" برای مقصدهایی که معمولاً برای توابع تو‌در‌تو به ترامپولین‌ها نیاز دارند، همیشه به جای استفاده از توصیف‌گرها آن‌ها را تولید می‌کند. در غیر این صورت، برای مقصدهایی که به آن‌ها نیازی ندارند، مانند HP\-PA یا IA\-64، هیچ کاری انجام نمی‌دهد. .Sp ترامپولین قطعه کد کوچکی است که در زمان اجرا روی پشته و هنگام گرفتن آدرس یک تابع تو‌در‌تو ایجاد می‌شود، و برای فراخوانی غیرمستقیم تابع تو‌در‌تو به کار می‌رود. بنابراین، برای عملکرد صحیح برنامه نیاز است که پشته قابل اجرا باشد. .Sp گزینهٔ \&\fB\-fno\-trampolines\fR بر اساس هر زبان به‌طور پیش‌فرض فعال است تا به کامپایلر اجازه دهد در صورت تشخیص ایمن بودن، از تولید آن‌ها خودداری کرده و توصیف‌گرها را جایگزین آن‌ها کند. توصیف‌گرها تنها از داده تشکیل شده‌اند، اما کد تولید‌شده باید برای تعامل با آن‌ها آماده باشد. تا زمان نگارش این متن، \fB\-fno\-trampolines\fR تنها برای زبان Ada به‌طور پیش‌فرض فعال است. .Sp علاوه بر این، در صورت وجود توابع تو‌در‌تو، کدهای کامپایل‌شده با \fB\-ftrampolines\fR و کدهای کامپایل‌شده با \&\fB\-fno\-trampolines\fR از نظر دودویی سازگار نیستند. بنابراین این گزینه باید در سطح کل برنامه مورد استفاده قرار گیرد و با احتیاط بسیار مدیریت شود. .Sp برای زبان‌هایی غیر از Ada، گزینه‌های \f(CW\*(C`\-ftrampolines\*(C'\fR و \&\f(CW\*(C`\-fno\-trampolines\*(C'\fR در حال حاضر هیچ اثری ندارند، و ترامپولین‌ها همواره روی پلتفرم‌هایی که برای توابع تو‌در‌تو به آن‌ها نیاز دارند، تولید می‌شوند. .IP \fB\-ftrampoline\-impl=\fR[\fBstack\fR|\fBheap\fR] 4 .IX Item "-ftrampoline-impl=[stack|heap]" به‌طور پیش‌فرض، ترامپولین‌ها روی پشته تولید می‌شوند. با این حال، برخی از پلتفرم‌ها (مانند Apple M1) پشتهٔ قابل اجرا را مجاز نمی‌دانند. کامپایل کردن با \&\fB\-ftrampoline\-impl=heap\fR فراخوانی‌هایی به \&\f(CW\*(C`_\|_gcc_nested_func_ptr_created\*(C'\fR و \&\f(CW\*(C`_\|_gcc_nested_func_ptr_deleted\*(C'\fR ایجاد می‌کند تا فضای ترامپولین را روی هیپ قابل اجرا تخصیص داده و آزاد کند. این توابع در libgcc پیاده‌سازی شده‌اند و تنها روی مقصدهای مشخصی ارائه خواهند شد: x86_64 Darwin، و سامانه‌های x86_64 و aarch64 در Linux. \fIلطفاً توجه داشته باشید\fR: اگر از \&\f(CW\*(C`setjmp\*(C'\fR استفاده کنید، توابع تو‌در‌تو نمونه‌سازی نمایید و سپس با \&\f(CW\*(C`longjmp\*(C'\fR به وضعیتی قبل از تخصیص آن توابع تو‌در‌تو بازگردید، \fIهیچ تضمینی وجود ندارد\fR که ترامپولین‌های هیپ به‌درستی آزاد شوند. .IP \fB\-fvisibility=\fR[\fBdefault\fR|\fBinternal\fR|\fBhidden\fR|\fBprotected\fR] 4 .IX Item "-fvisibility=[default|internal|hidden|protected]" دیداری (visibility) پیش‌فرض نمادهای تصویر ELF را به گزینهٔ مشخص‌شده تعیین می‌کند\-\-\-همهٔ نمادها با این مشخصه علامت‌گذاری می‌شوند مگر اینکه درون کد لغو (override) شوند. استفاده از این ویژگی می‌تواند زمان پیوند و بارگذاری کتابخانه‌های شیء مشترک را به‌طور چشمگیری بهبود بخشد، کد بهینه‌تری تولید کند، صدور API تقریباً بی‌نقصی ارائه دهد و از تداخل نمادها جلوگیری نماید. \fBاکیداً\fR توصیه می‌شود که در هر شیء مشترکی که توزیع می‌کنید از این گزینه استفاده کنید. .Sp علیرغم نام‌گذاری، \fBdefault\fR همواره به معنای عمومی (public) است؛ یعنی برای پیوند خوردن از بیرون شیء مشترک در دسترس است. گزینه‌های \&\fBprotected\fR و \fBinternal\fR در کاربردهای واقعی عملاً بی‌استفاده هستند، بنابراین تنها گزینهٔ متداول دیگر \fBhidden\fR است. پیش‌فرض در صورت عدم تعیین \fB\-fvisibility\fR، مقدار \&\fBdefault\fR است؛ یعنی همهٔ نمادها عمومی می‌شوند. .Sp توضیح مناسبی از مزایای ناشی از اطمینان از صحت دیداری نمادهای ELF در مقالهٔ «چگونه کتابخانه‌های اشتراکی بنویسیم» اثر Ulrich Drepper ارائه شده است (که در آدرس <\fBhttps://www.akkadia.org/drepper\fR> در دسترس است)\-\-\-با این وجود، راه‌حل برتری که این گزینه ممکن ساخته است (به جای مخفی کردن موارد در حالتی که پیش‌فرض عمومی است)، این است که پیش‌فرض را hidden قرار داده و موارد لازم را عمومی علامت‌گذاری کنید. این روش در DLLهای ویندوز معمول است و با \fB\-fvisibility=hidden\fR و \f(CW\*(C`_\|_attribute_\|_ ((visibility("default")))\*(C'\fR به‌جای \&\f(CW\*(C`_\|_declspec(dllexport)\*(C'\fR، معنایی تقریباً یکسان با ساختار نحوی مشابه دریافت می‌کنید. این موضوع مزیتی فوق‌العاده برای افرادی است که با پروژه‌های چندسکویی کار می‌کنند. .Sp برای کسانی که پشتیبانی از قابلیت دیداری را به کدهای موجود اضافه می‌کنند، دستور \&\f(CW\*(C`#pragma GCC visibility\*(C'\fR می‌تواند مفید باشد. عملکرد آن بدین گونه است که اعلان‌هایی را که مایل به تعیین دیداری آن‌ها هستید با (به عنوان مثال) \&\f(CW\*(C`#pragma GCC visibility push(hidden)\*(C'\fR و \&\f(CW\*(C`#pragma GCC visibility pop\*(C'\fR احاطه می‌کنید. به خاطر داشته باشید که دیداری نمادها باید \fBبه‌عنوان بخشی از قرارداد واسط API\fR تلقی شود و بنابراین تمام کدهای جدید باید همیشه در صورتی که دیداری پیش‌فرض نیست آن را تصریح کنند؛ بدین معنی که اعلان‌هایی که صرفاً برای استفاده در DSO محلی هستند باید \fBهمیشه\fR صریحاً به عنوان hidden علامت‌گذاری شوند تا از هزینه‌های سربار غیرمستقیم‌سازی PLT اجتناب گردد\-\-\-شفاف‌سازی کامل این موضوع همچنین به خوانایی و خودسندسازی کد کمک می‌کند. توجه داشته باشید که با توجه به الزامات استاندارد ISO C++، متدهای \f(CW\*(C`operator new\*(C'\fR و \&\f(CW\*(C`operator delete\*(C'\fR باید همیشه دارای دیداری پیش‌فرض باشند. .Sp آگاه باشید که سربرگ‌های خارج از پروژهٔ شما، به‌ویژه سربرگ‌های سیستم و سربرگ‌های هر کتابخانهٔ دیگری که استفاده می‌کنید، ممکن است انتظار نداشته باشند با دیداری غیر از پیش‌فرض کامپایل شوند. شاید نیاز باشد پیش از درج هر یک از این سربرگ‌ها، صریحاً از عبارت \f(CW\*(C`#pragma GCC visibility push(default)\*(C'\fR استفاده کنید. .Sp اعلان‌های \&\f(CW\*(C`extern\*(C'\fR تحت تأثیر \fB\-fvisibility\fR قرار نمی‌گیرند، بنابراین بسیاری از کدها بدون هیچ تغییری می‌توانند با \fB\-fvisibility=hidden\fR مجدداً کامپایل شوند. با این حال، این بدان معناست که فراخوانی توابع \f(CW\*(C`extern\*(C'\fR فاقد دیداری صریح از PLT استفاده می‌کند، بنابراین مؤثرتر است که از \f(CW\*(C`_\|_attribute ((visibility))\*(C'\fR و/یا \&\f(CW\*(C`#pragma GCC visibility\*(C'\fR استفاده کنید تا به کامپایلر اعلام نمایید کدام اعلان‌های \f(CW\*(C`extern\*(C'\fR باید به صورت مخفی در نظر گرفته شوند. .Sp توجه داشته باشید که \fB\-fvisibility\fR بر موجودیت‌های پیوند مبهم (vague linkage) در ++C تأثیر می‌گذارد. این بدان معناست که برای نمونه، یک کلاس استثنا که بین DSOها پرتاب می‌شود، باید صریحاً با دیداری پیش‌فرض علامت‌گذاری شود تا گره‌های \fBtype_info\fR بین DSOها یکپارچه گردند. .Sp مروری بر این روش‌ها، مزایای آن‌ها و نحوهٔ به‌کارگیری آن‌ها در <\fBhttps://gcc.gnu.org/wiki/Visibility\fR> آورده شده است..IP \fB\-fstrict\-volatile\-bitfields\fR 4 .IX Item "-fstrict-volatile-bitfields" این گزینه باید زمانی استفاده شود که دسترسی‌ها به میدان‌های بیتی (bit-field) از نوع volatile (یا دیگر فیلدهای ساختار، اگرچه کامپایلر معمولاً آن نوع‌ها را در هر صورت رعایت می‌کند) باید از یک دسترسی واحد به پهنای نوع فیلد استفاده کنند که در صورت امکان با یک هم‌ترازی طبیعی (natural alignment) تراز شده باشد. برای مثال، هدف‌هایی با ثبات‌های جانبی نگاشت‌شده در حافظه (memory-mapped peripheral registers) ممکن است نیازمند این باشند که تمام این دسترسی‌ها ۱۶ بیتی باشند؛ با این پرچم می‌توانید تمام میدان‌های بیتی دستگاه جانبی را به صورت \f(CW\*(C`unsigned short\*(C'\fR اعلان کنید (با فرض اینکه short روی این هدف‌ها ۱۶ بیتی است) تا GCC را مجبور کنید به جای دسترسی شاید کارآمدتر ۳۲ بیتی، از دسترسی‌های ۱۶ بیتی استفاده کند. .Sp اگر این گزینه غیرفعال باشد، کامپایلر از کارآمدترین دستورالعمل استفاده می‌کند. در مثال قبلی، ممکن است این یک دستورالعمل بارگذاری (load) ۳۲ بیتی باشد، حتی اگر به بایت‌هایی دسترسی پیدا کند که شامل هیچ بخشی از میدان بیتی نیستند، یا به ثبات‌های نگاشت‌شده در حافظه‌ای که به ثبات در حال به‌روزرسانی ارتباطی ندارند دسترسی یابد. .Sp در برخی موارد، مانند زمانی که صفت \f(CW\*(C`packed\*(C'\fR بر یک فیلد ساختار اعمال شده است، ممکن است دسترسی به فیلد با یک خواندن یا نوشتن تکی که برای ماشین هدف به درستی تراز شده باشد، امکان‌پذیر نباشد. در این حالت، GCC به جای تولید کدی که در زمان اجرا دچار خطا (fault) شده یا نتیجه را کوتاه (truncate) کند، به تولید چندین دسترسی متوسل می‌شود. .Sp نکته: به دلیل محدودیت‌های مدل حافظه C/C++11، دسترسی‌های نوشتن مجاز به دستکاری اعضای غیر میدان‌بیتی نیستند. بنابراین توصیه می‌شود تمام بیت‌های نوعِ فیلد را به عنوان اعضای میدان‌بیتی تعریف کنید. .Sp مقدار پیش‌فرض این گزینه توسط واسط دودویی برنامه (ABI) برای پردازنده هدف تعیین می‌شود. .IP \fB\-fsync\-libcalls\fR 4 .IX Item "-fsync-libcalls" این گزینه کنترل می‌کند که آیا نمونه‌های برون‌خط (out-of-line) خانواده توابع \f(CW\*(C`_\|_sync\*(C'\fR می‌توانند برای پیاده‌سازی خانواده توابع \f(CW\*(C`_\|_atomic\*(C'\fR در C++11 استفاده شوند یا خیر. .Sp مقدار پیش‌فرض این گزینه فعال است، بنابراین تنها شکل کاربردی این گزینه \fB\-fno\-sync\-libcalls\fR است. این گزینه در پیاده‌سازی کتابخانه زمان اجرای \fIlibatomic\fR استفاده می‌شود. .IP \fB\-fzero\-init\-padding\-bits=\fR\fIvalue\fR 4 .IX Item "-fzero-init-padding-bits=value" مقداردهی اولیه به صفر برای بیت‌های لایه‌گذاری (padding bits) در مقداردهنده‌های متغیرهای خودکار (اتوماتیک) را تضمین می‌کند. زبان‌های خاصی مقداردهی اولیه صفر بیت‌های لایه‌گذاری را در موارد مشخصی تضمین می‌کنند؛ به عنوان مثال C23 هنگام استفاده از مقداردهنده‌های خالی (\f(CW\*(C`{}\*(C'\fR)، یا C++ هنگام استفاده از مقداردهی صفر، یا C تضمین می‌کند فیلدهایی که در یک مقداردهنده مشخص نشده‌اند بیت‌های لایه‌گذاری‌شان با صفر مقداردهی اولیه شوند. این گزینه امکان تغییر شرایطی را فراهم می‌کند که در آن مقداردهی اولیه به صفر برای بیت‌های لایه‌گذاری در مقداردهنده‌ها تضمین می‌شود. مقدار پیش‌فرض \f(CW\*(C`\-fzero\-init\-padding\-bits=standard\*(C'\fR است، که هیچ تضمین اضافه‌ای فراتر از استاندارد مربوطه ارائه نمی‌دهد. به عنوان مثال: .Sp .Vb 6 \& struct A { char a; unsigned long long b; char c; }; \& union B { char a; unsigned long long b; }; \& struct A a = {}; // C23 guarantees padding bits are zero. \& struct A b = { 1, 2, 3 }; // No guarantees. \& union B c = {}; // C23 guarantees padding bits are zero. \& union B d = { 1 }; // No guarantees. .Ve .Sp گزینه \&\f(CW\*(C`\-fzero\-init\-padding\-bits=unions\*(C'\fR علاوه بر آنچه استانداردها تضمین می‌کنند، مقداردهی اولیه به صفر بیت‌های لایه‌گذاری در unionها را تضمین می‌کند، در صورتی که مقداردهنده یک union خالی باشد (در این صورت تمام بیت‌های union با صفر مقداردهی اولیه می‌شوند) یا اگر عضو مقداردهی‌شده از union کوچک‌تر از اندازه union باشد (در آن صورت تضمین می‌کند بیت‌های لایه‌گذاری خارج از عضو مقداردهی‌شده با صفر مقداردهی اولیه شوند). این رفتار GCC قبل از GCC 15 بود و در مثال بالا مقداردهی اولیه به صفر آخرین \f(CW\*(C`sizeof (unsigned long long) \- 1\*(C'\fR بایت در union را تضمین می‌کند. .Sp گزینه \&\f(CW\*(C`\-fzero\-init\-padding\-bits=all\*(C'\fR علاوه بر این، مقداردهی اولیه به صفر بیت‌های لایه‌گذاری سایر داده‌های تجمعی (aggregates) را تضمین می‌کند؛ بنابراین لایه‌گذاری بین \f(CW\*(C`b.a\*(C'\fR و \f(CW\*(C`b.b\*(C'\fR (در صورت وجود) و لایه‌گذاری انتهایی (tail padding) در ساختار (در صورت وجود) صفر می‌شوند. .SS "گزینه‌های توسعه‌دهنده GCC (GCC Developer Options)" .IX Subsection "GCC Developer Options" این بخش گزینه‌های خط فرمانی را شرح می‌دهد که عمدتاً برای توسعه‌دهندگان GCC جالب توجه هستند، از جمله گزینه‌هایی برای پشتیبانی از آزمودن کامپایلر و بررسی باگ‌های کامپایلر و مشکلات کارایی در زمان کامپایل. این شامل گزینه‌هایی است که رونوشت‌های اشکال‌زدایی (debug dumps) را در نقاط مختلف کامپایل تولید می‌کنند؛ گزینه‌هایی که آمارهایی مانند مصرف حافظه و زمان اجرا را چاپ می‌کنند؛ و اطلاعاتی درباره پیکربندی GCC، مانند محل جستجوی کتابخانه‌ها را نمایش می‌دهند. به‌ندرت ممکن است برای کارهای معمول کامپایل و پیوند (linking) نیازی به استفاده از هیچ‌یک از این گزینه‌ها داشته باشید. .PP بسیاری از گزینه‌های توسعه‌دهنده که باعث می‌شوند GCC خروجی را در یک فایل رونوشت (dump) بریزد، یک پسوند اختیاری \fB=\fR\fIfilename\fR می‌پذیرند. می‌توانید \fBstdout\fR یا \fB\-\fR را برای رونوشت در خروجی استاندارد، و \fBstderr\fR را برای خطای استاندارد مشخص کنید. .PP اگر \fB=\fR\fIfilename\fR حذف شود، نام پیش‌فرض فایل رونوشت با الحاق نام پایه فایل رونوشت، شماره گذر (pass number)، حرف مرحله (phase letter)، و نام گذر ساخته می‌شود. نام پایه فایل رونوشت، نام فایل خروجی تولیدشده توسط کامپایلر است اگر صریحاً مشخص شده باشد و یک فایل اجرایی نباشد؛ در غیر این صورت نام فایل مبدأ است. شماره گذر بر اساس ترتیبی تعیین می‌شود که گذرها در مدیر گذر (pass manager) کامپایلر ثبت شده‌اند. این ترتیب عموماً همان ترتیب اجرا است، اما گذرهایی که توسط افزایه‌ها (plugins) ثبت می‌شوند، گذرهای مختص هدف، یا گذرهایی که به نحوی دیرتر ثبت شده‌اند، شماره‌ای بالاتر از گذر با نام \&\fBfinal\fR دریافت می‌کنند، حتی اگر زودتر اجرا شوند. حرف مرحله یکی از حروف \fBi\fR (تحلیل بین‌رویه‌ای)، \fBl\fR (خاص زبان)، \fBr\fR (RTL) یا \fBt\fR (درخت) است. فایل‌ها در دایرکتوری فایل خروجی ایجاد می‌شوند. .IP \fB\-fcallgraph\-info\fR 4 .IX Item "-fcallgraph-info" .PD 0 .IP \fB\-fcallgraph\-info=\fR\fIMARKERS\fR 4 .IX Item "-fcallgraph-info=MARKERS" .PD باعث می‌شود کامپایلر اطلاعات گراف فراخوانی (callgraph) برنامه را به ازای هر فایل شیء (object file) تولید کند. این اطلاعات در قالب رایج VCG تولید می‌شود. اگر فهرستی از نشانگرهای جداشده با کاما نیز مشخص شود، می‌تواند با اطلاعات اضافی به ازای هر گره یا هر یال آراسته شود. هنگامی که نشانگر \f(CW\*(C`su\*(C'\fR مشخص شود، گراف فراخوانی با اطلاعات مصرف پشته آراسته می‌شود؛ این کار معادل \&\fB\-fstack\-usage\fR است. هنگامی که نشانگر \f(CW\*(C`da\*(C'\fR مشخص شود، گراف فراخوانی با اطلاعات مربوط به اشیای تخصیص‌یافته به صورت پویا آراسته می‌شود. .Sp هنگام کامپایل با \fB\-flto\fR، هیچ اطلاعات گراف فراخوانی به همراه فایل شیء خروجی داده نمی‌شود. در زمان پیوند LTO، گزینه \fB\-fcallgraph\-info\fR ممکن است چندین فایل حاوی اطلاعات گراف فراخوانی را در کنار فایل‌های خروجی میانی LTO تولید کند. .IP \fB\-d\fR\fIletters\fR 4 .IX Item "-dletters" .PD 0 .IP \fB\-fdump\-rtl\-\fR\fIpass\fR 4 .IX Item "-fdump-rtl-pass" .IP \fB\-fdump\-rtl\-\fR\fIpass\fR\fB=\fR\fIfilename\fR 4 .IX Item "-fdump-rtl-pass=filename" .PD دستور می‌دهد رونوشت‌های اشکال‌زدایی در طول کامپایل در زمان‌های مشخص‌شده توسط \&\fIletters\fR ایجاد شوند. این برای اشکال‌زدایی گذرهای مبتنی بر RTL کامپایلر استفاده می‌شود. .Sp برخی از سوییچ‌های \fB\-d\fR\fIletters\fR هنگامی که از \fB\-E\fR برای پیش‌پردازش استفاده می‌شود معنای متفاوتی دارند. .Sp رونوشت‌های اشکال‌زدایی را می‌توان با سوییچ \fB\-fdump\-rtl\fR یا برخی حروف گزینه \&\fB\-d\fR فعال کرد. حروف ممکن برای استفاده در \fIpass\fR و \fIletters\fR، و معانی آن‌ها به شرح زیر است: .RS 4 .IP \fB\-fdump\-rtl\-alignments\fR 4 .IX Item "-fdump-rtl-alignments" تولید رونوشت پس از محاسبه هم‌ترازی‌های انشعاب (branch alignments). .IP \fB\-fdump\-rtl\-asmcons\fR 4 .IX Item "-fdump-rtl-asmcons" تولید رونوشت پس از اصلاح عبارات RTL که محدودیت‌های ورودی/خروجی ارضانشده دارند. .IP \fB\-fdump\-rtl\-auto_inc_dec\fR 4 .IX Item "-fdump-rtl-auto_inc_dec" تولید رونوشت پس از شناسایی خودکار کاهش/افزایش (auto-inc-dec). این گذر تنها روی معماری‌هایی اجرا می‌شود که دستورالعمل‌های افزایش خودکار یا کاهش خودکار دارند. .IP \fB\-fdump\-rtl\-barriers\fR 4 .IX Item "-fdump-rtl-barriers" تولید رونوشت پس از پاک‌سازی دستورالعمل‌های سد (barrier). .IP \fB\-fdump\-rtl\-bbpart\fR 4 .IX Item "-fdump-rtl-bbpart" تولید رونوشت پس از افرازش (partitioning) بلوک‌های پایه‌ای داغ و سرد. .IP \fB\-fdump\-rtl\-bbro\fR 4 .IX Item "-fdump-rtl-bbro" تولید رونوشت پس از مرتب‌سازی مجدد بلوک‌ها. .IP \fB\-fdump\-rtl\-btl1\fR 4 .IX Item "-fdump-rtl-btl1" .PD 0 .IP \fB\-fdump\-rtl\-btl2\fR 4 .IX Item "-fdump-rtl-btl2" .PD گزینه‌های \&\fB\-fdump\-rtl\-btl1\fR و \fB\-fdump\-rtl\-btl2\fR تولید رونوشت را پس از دو گذر بهینه‌سازی بارگذاری هدف انشعاب فعال می‌کنند. .IP \fB\-fdump\-rtl\-bypass\fR 4 .IX Item "-fdump-rtl-bypass" تولید رونوشت پس از کنارگذاری پرش (jump bypassing) و بهینه‌سازی‌های جریان کنترل. .IP \fB\-fdump\-rtl\-combine\fR 4 .IX Item "-fdump-rtl-combine" تولید رونوشت پس از گذر ترکیب دستورالعمل‌های RTL. .IP \fB\-fdump\-rtl\-compgotos\fR 4 .IX Item "-fdump-rtl-compgotos" تولید رونوشت پس از تکثیر gotoهای محاسبه‌شده (computed gotos)..IP \fB\-fdump\-rtl\-ce1\fR 4 .IX Item "-fdump-rtl-ce1" .PD 0 .IP \fB\-fdump\-rtl\-ce2\fR 4 .IX Item "-fdump-rtl-ce2" .IP \fB\-fdump\-rtl\-ce3\fR 4 .IX Item "-fdump-rtl-ce3" .PD \&\fB\-fdump\-rtl\-ce1\fR، \fB\-fdump\-rtl\-ce2\fR و \&\fB\-fdump\-rtl\-ce3\fR خروجی گرفتن (dump) پس از سه گذر تبدیل if را فعال می‌کنند. .IP \fB\-fdump\-rtl\-cprop_hardreg\fR 4 .IX Item "-fdump-rtl-cprop_hardreg" خروجی گرفتن پس از انتشار رونوشت در ثبات‌های سخت‌افزاری (hard register copy propagation). .IP \fB\-fdump\-rtl\-csa\fR 4 .IX Item "-fdump-rtl-csa" خروجی گرفتن پس از ترکیب تنظیمات پشته (combining stack adjustments). .IP \fB\-fdump\-rtl\-cse1\fR 4 .IX Item "-fdump-rtl-cse1" .PD 0 .IP \fB\-fdump\-rtl\-cse2\fR 4 .IX Item "-fdump-rtl-cse2" .PD \&\fB\-fdump\-rtl\-cse1\fR و \fB\-fdump\-rtl\-cse2\fR خروجی گرفتن پس از دو گذر حذف زیرعبارت‌های مشترک (common subexpression elimination) را فعال می‌کنند. .IP \fB\-fdump\-rtl\-dce\fR 4 .IX Item "-fdump-rtl-dce" خروجی گرفتن پس از گذرهای مستقلِ حذف کدهای مرده (dead code elimination). .IP \fB\-fdump\-rtl\-dbr\fR 4 .IX Item "-fdump-rtl-dbr" خروجی گرفتن پس از زمان‌بندی پرش‌های تاخیری (delayed branch scheduling). .IP \fB\-fdump\-rtl\-dce1\fR 4 .IX Item "-fdump-rtl-dce1" .PD 0 .IP \fB\-fdump\-rtl\-dce2\fR 4 .IX Item "-fdump-rtl-dce2" .PD \&\fB\-fdump\-rtl\-dce1\fR و \fB\-fdump\-rtl\-dce2\fR خروجی گرفتن پس از دو گذر حذف ذخیره‌سازی‌های مرده (dead store elimination) را فعال می‌کنند. .IP \fB\-fdump\-rtl\-eh\fR 4 .IX Item "-fdump-rtl-eh" خروجی گرفتن پس از نهایی‌سازی کد مدیریت استثنا (EH handling). .IP \fB\-fdump\-rtl\-eh_ranges\fR 4 .IX Item "-fdump-rtl-eh_ranges" خروجی گرفتن پس از تبدیل محدوده‌های بازه‌ای مدیریت استثنا (EH). .IP \fB\-fdump\-rtl\-expand\fR 4 .IX Item "-fdump-rtl-expand" خروجی گرفتن پس از تولید RTL. .IP \fB\-fdump\-rtl\-fwprop1\fR 4 .IX Item "-fdump-rtl-fwprop1" .PD 0 .IP \fB\-fdump\-rtl\-fwprop2\fR 4 .IX Item "-fdump-rtl-fwprop2" .PD \&\fB\-fdump\-rtl\-fwprop1\fR و \fB\-fdump\-rtl\-fwprop2\fR خروجی گرفتن پس از دو گذر انتشار به جلو (forward propagation) را فعال می‌کنند. .IP \fB\-fdump\-rtl\-gcse1\fR 4 .IX Item "-fdump-rtl-gcse1" .PD 0 .IP \fB\-fdump\-rtl\-gcse2\fR 4 .IX Item "-fdump-rtl-gcse2" .PD \&\fB\-fdump\-rtl\-gcse1\fR و \fB\-fdump\-rtl\-gcse2\fR خروجی گرفتن پس از حذف سراسری زیرعبارت‌های مشترک (global common subexpression elimination) را فعال می‌کنند. .IP \fB\-fdump\-rtl\-init\-regs\fR 4 .IX Item "-fdump-rtl-init-regs" خروجی گرفتن پس از مقداردهی اولیه ثبات‌ها. .IP \fB\-fdump\-rtl\-initvals\fR 4 .IX Item "-fdump-rtl-initvals" خروجی گرفتن پس از محاسبه مجموعه‌های مقادیر اولیه. .IP \fB\-fdump\-rtl\-into_cfglayout\fR 4 .IX Item "-fdump-rtl-into_cfglayout" خروجی گرفتن پس از تبدیل به حالت cfglayout. .IP \fB\-fdump\-rtl\-ira\fR 4 .IX Item "-fdump-rtl-ira" خروجی گرفتن پس از تخصیص مکرر ثبات‌ها (iterated register allocation). .IP \fB\-fdump\-rtl\-jump\fR 4 .IX Item "-fdump-rtl-jump" خروجی گرفتن پس از دومین بهینه‌سازی پرش. .IP \fB\-fdump\-rtl\-loop2\fR 4 .IX Item "-fdump-rtl-loop2" \&\fB\-fdump\-rtl\-loop2\fR خروجی گرفتن پس از گذرهای بهینه‌سازی حلقه rtl را فعال می‌کند. .IP \fB\-fdump\-rtl\-mach\fR 4 .IX Item "-fdump-rtl-mach" خروجی گرفتن پس از اجرای گذر بازسازمان‌دهی وابسته به ماشین، در صورت وجود آن گذر. .IP \fB\-fdump\-rtl\-mode_sw\fR 4 .IX Item "-fdump-rtl-mode_sw" خروجی گرفتن پس از حذف تعویض‌های زائد حالت (redundant mode switches). .IP \fB\-fdump\-rtl\-rnreg\fR 4 .IX Item "-fdump-rtl-rnreg" خروجی گرفتن پس از شماره‌گذاری مجدد ثبات‌ها. .IP \fB\-fdump\-rtl\-outof_cfglayout\fR 4 .IX Item "-fdump-rtl-outof_cfglayout" خروجی گرفتن پس از تبدیل از حالت cfglayout و خروج از آن. .IP \fB\-fdump\-rtl\-peephole2\fR 4 .IX Item "-fdump-rtl-peephole2" خروجی گرفتن پس از گذر peephole. .IP \fB\-fdump\-rtl\-postreload\fR 4 .IX Item "-fdump-rtl-postreload" خروجی گرفتن پس از بهینه‌سازی‌های پس از بارگذاری مجدد (post\-reload). .IP \fB\-fdump\-rtl\-pro_and_epilogue\fR 4 .IX Item "-fdump-rtl-pro_and_epilogue" خروجی گرفتن پس از تولید مقدمه‌ها و مؤخره‌های تابع (prologues و epilogues). .IP \fB\-fdump\-rtl\-sched1\fR 4 .IX Item "-fdump-rtl-sched1" .PD 0 .IP \fB\-fdump\-rtl\-sched2\fR 4 .IX Item "-fdump-rtl-sched2" .PD \&\fB\-fdump\-rtl\-sched1\fR و \fB\-fdump\-rtl\-sched2\fR خروجی گرفتن پس از گذرهای زمان‌بندی بلوک‌های پایه (basic block scheduling) را فعال می‌کنند. .IP \fB\-fdump\-rtl\-ree\fR 4 .IX Item "-fdump-rtl-ree" خروجی گرفتن پس از حذف گسترش علامت یا صفر (sign/zero extension elimination). .IP \fB\-fdump\-rtl\-seqabstr\fR 4 .IX Item "-fdump-rtl-seqabstr" خروجی گرفتن پس از کشف توالی‌های مشترک (common sequence discovery). .IP \fB\-fdump\-rtl\-shorten\fR 4 .IX Item "-fdump-rtl-shorten" خروجی گرفتن پس از کوتاه‌سازی پرش‌ها و انشعاب‌ها. .IP \fB\-fdump\-rtl\-split1\fR 4 .IX Item "-fdump-rtl-split1" .PD 0 .IP \fB\-fdump\-rtl\-split2\fR 4 .IX Item "-fdump-rtl-split2" .IP \fB\-fdump\-rtl\-split3\fR 4 .IX Item "-fdump-rtl-split3" .IP \fB\-fdump\-rtl\-split4\fR 4 .IX Item "-fdump-rtl-split4" .IP \fB\-fdump\-rtl\-split5\fR 4 .IX Item "-fdump-rtl-split5" .PD این گزینه‌ها خروجی گرفتن پس از پنج مرحله تفکیک دستورالعمل‌ها (instruction splitting) را فعال می‌کنند. .IP \fB\-fdump\-rtl\-sms\fR 4 .IX Item "-fdump-rtl-sms" خروجی گرفتن پس از زمان‌بندی پیمانه‌ای (modulo scheduling). این گذر فقط روی برخی معماری‌ها اجرا می‌شود. .IP \fB\-fdump\-rtl\-stack\fR 4 .IX Item "-fdump-rtl-stack" خروجی گرفتن پس از تبدیل از ثبات‌های «مجموعه ثبات تخت» GCC به ثبات‌های شبه‌پشته‌ای x87. این گذر فقط روی مشتقات x86 اجرا می‌شود. .IP \fB\-fdump\-rtl\-subreg1\fR 4 .IX Item "-fdump-rtl-subreg1" .PD 0 .IP \fB\-fdump\-rtl\-subreg2\fR 4 .IX Item "-fdump-rtl-subreg2" .PD \&\fB\-fdump\-rtl\-subreg1\fR و \fB\-fdump\-rtl\-subreg2\fR خروجی گرفتن پس از دو گذر گسترش subreg را فعال می‌کنند. .IP \fB\-fdump\-rtl\-vartrack\fR 4 .IX Item "-fdump-rtl-vartrack" خروجی گرفتن پس از ردگیری متغیرها (variable tracking). .IP \fB\-fdump\-rtl\-vregs\fR 4 .IX Item "-fdump-rtl-vregs" خروجی گرفتن پس از تبدیل ثبات‌های مجازی به ثبات‌های سخت‌افزاری. .IP \fB\-fdump\-rtl\-web\fR 4 .IX Item "-fdump-rtl-web" خروجی گرفتن پس از تفکیک بازه‌های حیات (live range splitting). .IP \fB\-fdump\-rtl\-regclass\fR 4 .IX Item "-fdump-rtl-regclass" .PD 0 .IP \fB\-fdump\-rtl\-subregs_of_mode_init\fR 4 .IX Item "-fdump-rtl-subregs_of_mode_init" .IP \fB\-fdump\-rtl\-subregs_of_mode_finish\fR 4 .IX Item "-fdump-rtl-subregs_of_mode_finish" .IP \fB\-fdump\-rtl\-dfinit\fR 4 .IX Item "-fdump-rtl-dfinit" .IP \fB\-fdump\-rtl\-dfinish\fR 4 .IX Item "-fdump-rtl-dfinish" .PD این خروجی‌ها (dumpها) تعریف شده‌اند اما همواره فایل‌های خالی تولید می‌کنند. .IP \fB\-da\fR 4 .IX Item "-da" .PD 0 .IP \fB\-fdump\-rtl\-all\fR 4 .IX Item "-fdump-rtl-all" .PD تولید تمام خروجی‌های (dumpهای) فهرست‌شده در بالا..IP \fB\-dA\fR 4 .IX Item "-dA" حاشیه‌نویسی خروجی اسمبلر با اطلاعات گوناگون اشکال‌زدایی. .IP \fB\-dD\fR 4 .IX Item "-dD" تخلیه تمام تعاریف ماکرو در پایان پیش‌پردازش، علاوه بر خروجی عادی. .IP \fB\-dH\fR 4 .IX Item "-dH" تولید یک core dump در هر زمان که خطایی رخ دهد. .IP \fB\-dp\fR 4 .IX Item "-dp" حاشیه‌نویسی خروجی اسمبلر با یادداشتی که مشخص می‌کند کدام الگو و جایگزین استفاده شده است. طول و هزینهٔ هر دستورالعمل نیز چاپ می‌شود. .IP \fB\-dP\fR 4 .IX Item "-dP" تخلیه RTL در خروجی اسمبلر به عنوان یادداشت پیش از هر دستورالعمل. همچنین حاشیه‌نویسی \fB\-dp\fR را نیز فعال می‌کند. .IP \fB\-dx\fR 4 .IX Item "-dx" تنها تولید RTL برای یک تابع به جای کامپایل کردن آن. معمولاً همراه با \fB\-fdump\-rtl\-expand\fR استفاده می‌شود. .RE .RS 4 .RE .IP \fB\-fdump\-debug\fR 4 .IX Item "-fdump-debug" تخلیه اطلاعات اشکال‌زدایی تولید شده در طول فاز تولید اشکال‌زدایی. .IP \fB\-fdump\-earlydebug\fR 4 .IX Item "-fdump-earlydebug" تخلیه اطلاعات اشکال‌زدایی تولید شده در طول فاز اولیهٔ تولید اشکال‌زدایی. .IP \fB\-fdump\-noaddr\fR 4 .IX Item "-fdump-noaddr" هنگام انجام تخلیه‌های اشکال‌زدایی، خروجی نشانی‌ها را حذف می‌کند. این کار استفاده از diff را روی فایل‌های تخلیه‌شده برای فراخوانی‌های کامپایلر با باینری‌های کامپایلر متفاوت و/یا مکان‌های شروع دگرگونِ text / bss / data / heap / stack / dso امکان‌پذیرتر می‌سازد. .IP \fB\-freport\-bug\fR 4 .IX Item "-freport-bug" جمع‌آوری و تخلیه اطلاعات اشکال‌زدایی در یک فایل موقت در صورت وقوع خطای داخلی کامپایلر (ICE). .IP \fB\-fdump\-unnumbered\fR 4 .IX Item "-fdump-unnumbered" هنگام انجام تخلیه‌های اشکال‌زدایی، شماره دستورالعمل‌ها و خروجی نشانی‌ها را حذف می‌کند. این کار استفاده از diff را روی فایل‌های تخلیه اشکال‌زدایی برای فراخوانی‌های کامپایلر با گزینه‌های متفاوت، به ویژه با و بدون \&\fB\-g\fR، آسان‌تر می‌سازد. .IP \fB\-fdump\-unnumbered\-links\fR 4 .IX Item "-fdump-unnumbered-links" هنگام انجام تخلیه‌های اشکال‌زدایی (گزینهٔ \fB\-d\fR در بالا را ببینید)، شماره‌های دستورالعمل را برای پیوندها به دستورالعمل‌های پیشین و پسین در یک دنباله حذف می‌کند. .IP \fB\-fdump\-ipa\-\fR\fIswitch\fR 4 .IX Item "-fdump-ipa-switch" .PD 0 .IP \fB\-fdump\-ipa\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR 4 .IX Item "-fdump-ipa-switch-options" .PD کنترل تخلیه درخت زبان تحلیل بین‌روالی در مراحل گوناگون در یک فایل. نام فایل با الحاق یک پسوند ویژهٔ کلید به نام فایل منبع ساخته می‌شود و فایل در همان دایرکتوری فایل خروجی ایجاد می‌گردد. تخلیه‌های زیر امکان‌پذیر هستند: .RS 4 .IP \fBall\fR 4 .IX Item "all" تمام تخلیه‌های تحلیل بین‌روالی را فعال می‌کند. .IP \fBcgraph\fR 4 .IX Item "cgraph" تخلیه اطلاعات درباره بهینه‌سازی گراف فراخوانی (call\-graph)، حذف توابع استفاده‌نشده و تصمیمات درون‌خطی‌سازی (inlining). .IP \fBinline\fR 4 .IX Item "inline" تخلیه پس از درون‌خطی‌سازی توابع. .IP \fBstrubm\fR 4 .IX Item "strubm" تخلیه پس از انتخاب حالت‌های \f(CW\*(C`strub\*(C'\fR و ثبت این انتخاب‌ها به عنوان مشخصه‌های تابع. .IP \fBstrub\fR 4 .IX Item "strub" تخلیه دگرگونی‌های \f(CW\*(C`strub\*(C'\fR: تغییرات واسط، پوشش‌دهی توابع، و درج فراخوانی‌های توکار برای پاک‌سازی پشته و واترمارک‌گذاری. .RE .RS 4 .Sp علاوه بر این، گزینه‌های \fB\-optimized\fR، \fB\-missed\fR، \&\fB\-note\fR و \fB\-all\fR را می‌توان مشخص کرد، با همان معانیِ مربوط به \fB\-fopt\-info\fR، که مقدار پیش‌فرض آن \fB\-optimized\fR است. .Sp برای نمونه، \fB\-fdump\-ipa\-inline\-optimized\-missed\fR اطلاعات مربوط به نقاط فراخوانی که درون‌خطی شده‌اند را همراه با نقاط فراخوانی که درون‌خطی نشده‌اند منتشر می‌کند. .Sp به‌طور پیش‌فرض، فایل تخلیه شامل پیام‌هایی درباره بهینه‌سازی‌های موفقیت‌آمیز (معادل \fB\-optimized\fR) همراه با جزئیات سطح پایین تحلیل خواهد بود. .RE .IP \fB\-fdump\-ipa\-clones\fR 4 .IX Item "-fdump-ipa-clones" ایجاد یک فایل تخلیه حاوی اطلاعات مربوط به ایجاد کلون‌های گره گراف فراخوانی و حذف گره‌های گراف فراخوانی در طول بهینه‌سازی‌ها و دگرگونی‌های بین‌روالی. کاربرد اصلی آن این است که ابزارهای سازندهٔ وصله‌های زنده (live\-patches) بتوانند مجموعه توابعی را که برای جایگزینی کامل یک تابع مشخص باید وصلهٔ زنده شوند، تعیین کنند (نگاه کنید به \&\fB\-flive\-patching\fR). نام فایل با افزودن پسوند \f(CW\*(C`ipa\-clones\*(C'\fR به نام فایل منبع ایجاد می‌شود و فایل در همان دایرکتوری فایل خروجی ساخته می‌شود. هر ورودی در فایل در یک خط جداگانه حاوی فیلدهایی است که با نقطه ویرگول از هم جدا شده‌اند. .Sp در صورت ایجاد کلون گراف فراخوانی، فیلدهای مجزا عبارتند از: .RS 4 .IP 1. 4 .IX Item "1." رشتهٔ \f(CW\*(C`Callgraph clone\*(C'\fR. .IP 2. 4 .IX Item "2." نام تابعی که از آن کلون ساخته می‌شود، همان‌گونه که به اسمبلر ارائه می‌گردد. .IP 3. 4 .IX Item "3." عددی که به صورت یکتا نشان‌دهندهٔ تابع در حال کلون‌شدن در گراف فراخوانی است. توجه داشته باشید که این عدد تنها در یک واحد کامپایل یا در تحلیل کل برنامه (whole\-program analysis) یکتا است، اما احتمالاً در این دو فاز متفاوت خواهد بود. .IP 4. 4 .IX Item "4." نام فایل منبعی که تابع در آن تعریف شده است. .IP 5. 4 .IX Item "5." سطری که تعریف تابع در آن قرار دارد. .IP 6. 4 .IX Item "6." ستونی که تعریف تابع در آن قرار دارد. .IP 7. 4 .IX Item "7." نام کلون تابع جدید همان‌گونه که به اسمبلر ارائه می‌گردد. .IP 8. 4 .IX Item "8." عددی که به صورت یکتا نشان‌دهندهٔ کلون تابع جدید در گراف فراخوانی است. توجه داشته باشید که این عدد تنها در یک واحد کامپایل یا در تحلیل کل برنامه یکتا است، اما احتمالاً در این دو فاز متفاوت خواهد بود. .IP 9. 4 .IX Item "9." نام فایل منبعی که مکان کد منبع کلون جدید به آن اشاره می‌کند. .IP 10. 4 .IX Item "10." سطری که مکان کد منبع کلون جدید به آن اشاره دارد. .IP 11. 4 .IX Item "11." ستونی که مکان کد منبع کلون جدید به آن اشاره دارد. .IP 12. 4 .IX Item "12." رشته‌ای که دلیل انجام کلون‌سازی را مشخص می‌کند. .RE .RS 4 .Sp در صورت حذف کلون گراف فراخوانی، فیلدهای مجزا عبارتند از: .IP 1. 4 .IX Item "1." رشتهٔ \f(CW\*(C`Callgraph removal\*(C'\fR. .IP 2. 4 .IX Item "2." نام تابعی که حذف می‌شود، همان‌گونه که به اسمبلر ارائه می‌شد. .IP 3. 4 .IX Item "3." عددی که به صورت یکتا نشان‌دهندهٔ تابع کلون‌شده در گراف فراخوانی است. توجه داشته باشید که این عدد تنها در یک واحد کامپایل یا در تحلیل کل برنامه یکتا است، اما احتمالاً در این دو فاز متفاوت خواهد بود. .IP 4. 4 .IX Item "4." نام فایل منبعی که تابع در آن تعریف شده است. .IP 5. 4 .IX Item "5." سطری که تعریف تابع در آن قرار دارد. .IP 6. 4 .IX Item "6." ستونی که تعریف تابع در آن قرار دارد. .RE .RS 4 .RE.IP \fB\-fdump\-lang\fR 4 .IX Item "-fdump-lang" تخلیهٔ (dump) اطلاعات مختص زبان. نام فایل با افزودن \&\fI.lang\fR به نام فایل منبع ساخته می‌شود. .IP \fB\-fdump\-lang\-all\fR 4 .IX Item "-fdump-lang-all" .PD 0 .IP \fB\-fdump\-lang\-\fR\fIswitch\fR 4 .IX Item "-fdump-lang-switch" .IP \fB\-fdump\-lang\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR 4 .IX Item "-fdump-lang-switch-options" .IP \fB\-fdump\-lang\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR\fB=\fR\fIfilename\fR 4 .IX Item "-fdump-lang-switch-options=filename" .PD کنترل تخلیهٔ اطلاعات مختص زبان. بخش‌های \fIoptions\fR و \fIfilename\fR همان‌طور که در گزینهٔ \&\fB\-fdump\-tree\fR شرح داده شده است عمل می‌کنند. مقادیر \fIswitch\fR زیر پذیرفته می‌شوند: .RS 4 .IP \fBall\fR 4 .IX Item "all" فعال‌سازی همهٔ تخلیه‌های مختص زبان. .IP \fBclass\fR 4 .IX Item "class" تخلیهٔ اطلاعات سلسله‌مراتب کلاس‌ها (class hierarchy). اطلاعات جدول مجازی (virtual table) صادر می‌شود مگر اینکه \*(Aq\fBslim\fR\*(Aq مشخص شده باشد. این گزینه فقط برای C++ کاربرد دارد. .IP \fBmodule\fR 4 .IX Item "module" تخلیهٔ اطلاعات پودمان (module). گزینه‌های \fBlineno\fR (مکان‌ها)، \&\fBgraph\fR (دسترس‌پذیری)، \fBblocks\fR (خوشه‌ها)، \&\fBuid\fR (سریال‌سازی)، \fBalias\fR (ادغام‌پذیر)، \&\fBasmname\fR (مربوط به Elrond)، \fBeh\fR (نگاشت‌کننده) و \fBvops\fR (ماکروها) ممکن است اطلاعات بیشتری ارائه دهند. این گزینه فقط برای C++ کاربرد دارد. .IP \fBraw\fR 4 .IX Item "raw" تخلیهٔ داده‌های خام درخت داخلی. این گزینه فقط برای C++ کاربرد دارد. .RE .RS 4 .RE .IP \fB\-fdump\-passes\fR 4 .IX Item "-fdump-passes" چاپ فهرست گذرگاه‌های بهینه‌سازی (optimization passes) فعال و غیرفعال‌شده توسط گزینه‌های خط فرمان جاری روی \fIstderr\fR. .IP \fB\-fdump\-statistics\-\fR\fIoption\fR 4 .IX Item "-fdump-statistics-option" فعال‌سازی و کنترل تخلیهٔ آمار گذرگاه‌ها در یک فایل مجزا. نام فایل با افزودن پسوندی که به \&\fB.statistics\fR ختم می‌شود به نام فایل منبع تولید می‌شود، و فایل در همان دایرکتوری فایل خروجی ایجاد می‌گردد. در صورت استفاده از ساختار \fB\-\fR\fIoption\fR، مقدار \fB\-stats\fR باعث می‌شود شمارنده‌ها روی کل واحد ترجمه (compilation unit) جمع زده شوند، در حالی که \fB\-details\fR هر رویداد را همگام با تولید توسط گذرگاه‌ها تخلیه می‌کند. حالت پیش‌فرض در صورت نبود هیچ گزینه‌ای، جمع زدن شمارنده‌ها برای هر تابع کامپایل‌شده است. .IP \fB\-fdump\-tree\-all\fR 4 .IX Item "-fdump-tree-all" .PD 0 .IP \fB\-fdump\-tree\-\fR\fIswitch\fR 4 .IX Item "-fdump-tree-switch" .IP \fB\-fdump\-tree\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR 4 .IX Item "-fdump-tree-switch-options" .IP \fB\-fdump\-tree\-\fR\fIswitch\fR\fB\-\fR\fIoptions\fR\fB=\fR\fIfilename\fR 4 .IX Item "-fdump-tree-switch-options=filename" .PD کنترل تخلیه در مراحل مختلف پردازش درخت زبان میانی به یک فایل. اگر از ساختار \fB\-\fR\fIoptions\fR استفاده شود، \fIoptions\fR فهرستی از گزینه‌های جداشده با \fB\-\fR است که جزئیات تخلیه را کنترل می‌کنند. همهٔ گزینه‌ها برای همهٔ تخلیه‌ها کاربرد ندارند؛ مواردی که معنادار نیستند نادیده گرفته می‌شوند. گزینه‌های زیر در دسترس هستند: .RS 4 .IP \fBaddress\fR 4 .IX Item "address" چاپ نشانی هر گره. معمولاً معنادار نیست زیرا بر اساس محیط و فایل منبع تغییر می‌کند. کاربرد اصلی آن ارتباط دادن یک فایل تخلیه با یک محیط دیباگ است. .IP \fBasmname\fR 4 .IX Item "asmname" اگر \f(CW\*(C`DECL_ASSEMBLER_NAME\*(C'\fR برای یک تعریف (decl) مشخص شده باشد، به‌جای \f(CW\*(C`DECL_NAME\*(C'\fR از آن در خروجی تخلیه استفاده شود. کاربرد اصلی آن، سهولت در ردیابی معکوس از روی نام‌های دستکاری‌شده (mangled names) در فایل اسمبلی است. .IP \fBslim\fR 4 .IX Item "slim" هنگام تخلیهٔ نمایش‌های میانی بخش فرانت‌اند (front-end)، از تخلیهٔ اعضای یک حوزه (scope) یا بدنهٔ یک تابع صرفاً به دلیل اینکه به آن حوزه رسیده است، جلوگیری می‌کند. این موارد تنها زمانی تخلیه می‌شوند که از طریق مسیر دیگری مستقیماً قابل دسترسی باشند. .Sp هنگام تخلیهٔ درخت‌های فرمت‌شده (pretty-printed)، این گزینه از تخلیهٔ بدنهٔ ساختارهای کنترلی جلوگیری می‌کند. .Sp هنگام تخلیهٔ RTL، نمایش RTL را به‌جای قالب پیش‌فرض شبیه به LISP، در یک قالب فشرده (slim) چاپ می‌کند. .IP \fBraw\fR 4 .IX Item "raw" چاپ نمایشی خام از درخت. به‌طور پیش‌فرض، درخت‌ها با فرمت خوانا (pretty-printed) در یک قالب شبیه به C نمایش داده می‌شوند. .IP \fBdetails\fR 4 .IX Item "details" فعال‌سازی تخلیه‌های با جزئیات بیشتر (در تمام گزینه‌های تخلیه پشتیبانی نمی‌شود). همچنین اطلاعات مربوط به گذرگاه‌های بهینه‌سازی را شامل می‌شود. .IP \fBstats\fR 4 .IX Item "stats" فعال‌سازی تخلیهٔ آمارهای گوناگون دربارهٔ گذرگاه (در تمام گزینه‌های تخلیه پشتیبانی نمی‌شود). .IP \fBblocks\fR 4 .IX Item "blocks" فعال‌سازی نمایش مرزهای بلوک‌های پایه‌ای (در تخلیه‌های خام یا raw غیرفعال است). .IP \fBgraph\fR 4 .IX Item "graph" به‌ازای هر یک از فایل‌های تخلیهٔ مشخص‌شدهٔ دیگر (\fB\-fdump\-rtl\-\fR\fIpass\fR)، نمایشی از گراف جریان کنترل (control flow graph) مناسب برای مشاهده با GraphViz را در \fIfile.passid.pass.dot\fR تخلیه می‌کند. هر تابع در فایل به‌صورت یک زیرگراف (subgraph) مرتب چاپ می‌شود تا GraphViz بتواند همهٔ آن‌ها را در یک نمودار واحد رسم کند. .Sp این گزینه در حال حاضر فقط برای تخلیه‌های RTL کار می‌کند، و RTL همیشه به صورت فشرده (slim) تخلیه می‌شود. .IP \fBvops\fR 4 .IX Item "vops" فعال‌سازی نمایش عملوندهای مجازی برای هر عبارت. .IP \fBlineno\fR 4 .IX Item "lineno" فعال‌سازی نمایش شماره خطوط برای عبارت‌ها. .IP \fBuid\fR 4 .IX Item "uid" فعال‌سازی نمایش شناسهٔ یکتا (\f(CW\*(C`DECL_UID\*(C'\fR) برای هر متغیر. .IP \fBverbose\fR 4 .IX Item "verbose" فعال‌سازی نمایش تخلیهٔ درخت برای هر عبارت. .IP \fBeh\fR 4 .IX Item "eh" فعال‌سازی نمایش شماره ناحیهٔ EH (مدیریت استثنا) که دربرگیرندهٔ هر عبارت است. .IP \fBscev\fR 4 .IX Item "scev" فعال‌سازی نمایش جزئیات تحلیل فرگشت اسکالر (scalar evolution analysis). .IP \fBoptimized\fR 4 .IX Item "optimized" فعال‌سازی نمایش اطلاعات بهینه‌سازی (تنها در گذرگاه‌های خاصی در دسترس است). .IP \fBmissed\fR 4 .IX Item "missed" فعال‌سازی نمایش اطلاعات بهینه‌سازی‌های ازدست‌رفته (تنها در گذرگاه‌های خاصی در دسترس است). .IP \fBnote\fR 4 .IX Item "note" فعال‌سازی سایر اطلاعات دقیق بهینه‌سازی (تنها در گذرگاه‌های خاصی در دسترس است). .IP \fBall\fR 4 .IX Item "all" فعال‌سازی تمام گزینه‌ها، به‌جز \fBraw\fR، \fBslim\fR، \fBverbose\fR و \fBlineno\fR. .IP \fBoptall\fR 4 .IX Item "optall" فعال‌سازی تمام گزینه‌های بهینه‌سازی، یعنی \fBoptimized\fR، \&\fBmissed\fR و \fBnote\fR. .RE .RS 4 .Sp برای تعیین اینکه چه تخلیه‌های درختی در دسترس هستند یا یافتن تخلیهٔ مربوط به یک گذرگاه مورد نظر، مراحل زیر را دنبال کنید: .IP 1. 4 .IX Item "1." برنامهٔ GCC را با گزینهٔ \fB\-fdump\-passes\fR اجرا کنید و در خروجی \fIstderr\fR به‌دنبال کدی بگردید که متناظر با گذرگاه مد نظر شما است. برای نمونه، کدهای \f(CW\*(C`tree\-evrp\*(C'\fR، \f(CW\*(C`tree\-vrp1\*(C'\fR، و \&\f(CW\*(C`tree\-vrp2\*(C'\fR متناظر با سه گذرگاه انتشار دامنهٔ مقدار (Value Range Propagation) هستند. عدد موجود در انتها، فراخوانی‌های متمایز از همان گذرگاه را مشخص می‌کند. .IP 2. 4 .IX Item "2." برای فعال‌سازی ایجاد فایل تخلیه، کد گذرگاه را به پیشوند گزینهٔ \fB\-fdump\-\fR الحاق کرده و GCC را با آن اجرا کنید. برای نمونه، جهت فعال‌سازی تخلیه از گذرگاه Early Value Range Propagation، برنامهٔ GCC را با گزینهٔ \fB\-fdump\-tree\-evrp\fR اجرا کنید. به‌صورت اختیاری می‌توانید نام فایل تخلیه را مشخص کنید. اگر نامی مشخص نکنید، GCC آن را طبق آنچه در ادامه شرح داده شده ایجاد می‌کند. .IP 3. 4 .IX Item "3." تخلیهٔ گذرگاه را در فایلی بیابید که نام آن از سه جزء جداشده با یک نقطه تشکیل شده است: نام فایل منبعی که GCC برای کامپایل آن فراخوانی شده است، یک پسوند عددی که شمارهٔ گذرگاه را نشان می‌دهد و به دنبال آن حرف \fBt\fR برای گذرگاه‌های درختی (و حرف \fBr\fR برای گذرگاه‌های RTL) می‌آید، و در نهایت کد گذرگاه. برای نمونه، تخلیهٔ گذرگاه Early VRP ممکن است در فایلی به نام \fImyfile.c.038t.evrp\fR در دایرکتوری کاری جاری قرار داشته باشد. توجه داشته باشید که کدهای عددی پایدار نیستند و ممکن است از نسخه‌ای از GCC به نسخهٔ دیگر تغییر کنند. .RE .RS 4 .RE.IP \fB\-fopt\-info\fR 4 .IX Item "-fopt-info" .PD 0 .IP \fB\-fopt\-info\-\fR\fIoptions\fR 4 .IX Item "-fopt-info-options" .IP \fB\-fopt\-info\-\fR\fIoptions\fR\fB=\fR\fIfilename\fR 4 .IX Item "-fopt-info-options=filename" .PD تخلیهٔ اطلاعات بهینه‌سازی (optimization dumps) را از مراحل مختلف بهینه‌سازی کنترل می‌کند. اگر ساختار \&\fB\-\fR\fIoptions\fR استفاده شود، \fIoptions\fR فهرستی از کلیدواژه‌های گزینه‌ای جدا شده با \&\fB\-\fR است تا جزئیات تخلیه و بهینه‌سازی‌ها را انتخاب کند. .Sp می‌توان \fIoptions\fR را به سه گروه تقسیم کرد: .RS 4 .IP 1. 4 .IX Item "1." گزینه‌هایی که توصیف می‌کنند چه انواعی از پیام‌ها باید صادر شوند، .IP 2. 4 .IX Item "2." گزینه‌هایی که میزان پرگویی (verbosity) گزارش تخلیه را مشخص می‌کنند، و .IP 3. 4 .IX Item "3." گزینه‌هایی که مشخص می‌کنند کدام بهینه‌سازی‌ها باید گنجانده شوند. .RE .RS 4 .Sp گزینه‌های هر گروه را می‌توان آزادانه ترکیب کرد زیرا هم‌پوشانی ندارند. با این حال، در صورت بروز هرگونه تداخل، گزینه‌های بعدی در خط فرمان، گزینه‌های قبلی را باطل (override) می‌کنند. .Sp گزینه‌های زیر کنترل می‌کنند چه انواعی از پیام‌ها باید صادر شوند: .IP \fBoptimized\fR 4 .IX Item "optimized" چاپ اطلاعات هنگام اعمال موفقیت‌آمیز یک بهینه‌سازی. این بستگی به هر مرحله (pass) دارد که تصمیم بگیرد چه اطلاعاتی مرتبط است. به عنوان مثال، مراحل بردارساز (vectorizer) موقعیت مبدأ حلقه‌هایی را که با موفقیت برداری شده‌اند چاپ می‌کنند. .IP \fBmissed\fR 4 .IX Item "missed" چاپ اطلاعات دربارهٔ بهینه‌سازی‌های از دست رفته. مراحل به‌طور مستقل کنترل می‌کنند چه اطلاعاتی در خروجی گنجانده شود. .IP \fBnote\fR 4 .IX Item "note" چاپ اطلاعات با جزئیات بیشتر دربارهٔ بهینه‌سازی‌ها، مانند برخی تبدیل‌ها، پیام‌های مفصل‌تر در مورد تصمیم‌گیری‌ها و غیره. .IP \fBall\fR 4 .IX Item "all" چاپ اطلاعات تفصیلی بهینه‌سازی. این شامل \&\fBoptimized\fR، \&\fBmissed\fR و \&\fBnote\fR است. .RE .RS 4 .Sp گزینهٔ زیر میزان پرگویی گزارش را کنترل می‌کند: .IP \fBinternals\fR 4 .IX Item "internals" به‌طور پیش‌فرض، تنها پیام‌های «سطح بالا» صادر می‌شوند. این گزینه پیام‌های اضافی و با جزئیات بیشتری را فعال می‌کند که احتمالاً فقط برای توسعه‌دهندگان GCC جالب توجه خواهد بود. .RE .RS 4 .Sp یک یا چند مورد از کلیدواژه‌های گزینه‌ای زیر را می‌توان برای مشخص کردن یک گروه از بهینه‌سازی‌ها استفاده کرد: .IP \fBipa\fR 4 .IX Item "ipa" فعال کردن گزارش تخلیه برای تمامی بهینه‌سازی‌های بین‌رویه‌ای (interprocedural). .IP \fBloop\fR 4 .IX Item "loop" فعال کردن گزارش تخلیه برای تمامی بهینه‌سازی‌های حلقه. .IP \fBinline\fR 4 .IX Item "inline" فعال کردن گزارش تخلیه برای تمامی بهینه‌سازی‌های جایگزینی درون‌خطی (inlining). .IP \fBomp\fR 4 .IX Item "omp" فعال کردن گزارش تخلیه برای تمامی بهینه‌سازی‌های OMP (Offloading and Multi Processing). .IP \fBvec\fR 4 .IX Item "vec" فعال کردن گزارش تخلیه برای تمامی بهینه‌سازی‌های برداری‌سازی (vectorization). .IP \fBoptall\fR 4 .IX Item "optall" فعال کردن گزارش تخلیه برای تمامی بهینه‌سازی‌ها. این یک ابرمجموعه از گروه‌های بهینه‌سازی فهرست‌شده در بالاست. .RE .RS 4 .Sp اگر \fIoptions\fR حذف شود، مقدار پیش‌فرض آن \fBoptimized\-optall\fR خواهد بود، به این معنی که پیام‌های مربوط به بهینه‌سازی‌های موفقیت‌آمیز از تمام مراحل گزارش می‌شوند و پیام‌هایی که به عنوان «internals» در نظر گرفته می‌شوند نادیده گرفته خواهند شد. .Sp اگر \fIfilename\fR ارائه شود، گزارش‌های تمام بهینه‌سازی‌های مربوطه در فایل \fIfilename\fR تجمیع و ذخیره می‌شوند. در غیر این صورت گزارش به \fIstderr\fR هدایت می‌شود. اگرچه گزینه‌های چندگانهٔ \&\fB\-fopt\-info\fR پذیرفته می‌شوند، تنها یکی از آن‌ها می‌تواند شامل یک \fIfilename\fR باشد. اگر نام‌های فایل دیگری ارائه شوند، به‌جز اولین مورد، سایر آن‌ها نادیده گرفته می‌شوند. .Sp توجه داشته باشید که در صورت وجود چندین واحد ترجمه (translation unit)، فایل خروجی \fIfilename\fR بازنویسی (overwrite) می‌شود. اگر یک خروجی ترکیبی از چند واحد ترجمه مورد نظر است، باید از \fIstderr\fR استفاده شود. .Sp در مثال زیر، اطلاعات بهینه‌سازی به \&\fIstderr\fR ارسال می‌شود: .Sp .Vb 1 \& gcc \-O3 \-fopt\-info .Ve .Sp این مثال: .Sp .Vb 1 \& gcc \-O3 \-fopt\-info\-missed=missed.all .Ve .Sp گزارش بهینه‌سازی‌های از دست رفته از تمام مراحل را در \&\fImissed.all\fR می‌نویسد، و این یکی: .Sp .Vb 1 \& gcc \-O2 \-ftree\-vectorize \-fopt\-info\-vec\-missed .Ve .Sp اطلاعات مربوط به فرصت‌های بهینه‌سازی از دست رفته از مراحل برداری‌سازی را در \fIstderr\fR چاپ می‌کند. توجه داشته باشید که \fB\-fopt\-info\-vec\-missed\fR معادل با \&\fB\-fopt\-info\-missed\-vec\fR است. ترتیب نام‌های گروه بهینه‌سازی و انواع پیام‌هایی که پس از \fB\-fopt\-info\fR می‌آیند، اهمیتی ندارد. .Sp به عنوان مثالی دیگر، .Sp .Vb 1 \& gcc \-O3 \-fopt\-info\-inline\-optimized\-missed=inline.txt .Ve .Sp اطلاعات مربوط به بهینه‌سازی‌های از دست رفته و همچنین مکان‌های بهینه‌سازی‌شده را از تمام مراحل درون‌خطی‌سازی در \&\fIinline.txt\fR می‌نویسد. .Sp در نهایت، این نمونه را در نظر بگیرید: .Sp .Vb 1 \& gcc \-fopt\-info\-vec\-missed=vec.miss \-fopt\-info\-loop\-optimized=loop.opt .Ve .Sp در اینجا دو نام فایل خروجی \fIvec.miss\fR و \fIloop.opt\fR دارای تداخل هستند چرا که تنها یک فایل خروجی مجاز است. در این حالت، فقط گزینهٔ اول اعمال شده و گزینه‌های پس از آن نادیده گرفته می‌شوند. بنابراین تنها \fIvec.miss\fR تولید می‌شود که شامل اطلاعات بردارساز دربارهٔ فرصت‌های از دست رفته است. .RE .IP \fB\-fsave\-optimization\-record\fR 4 .IX Item "-fsave-optimization-record" برای بهینه‌سازی‌هایی که از \fB\-fopt\-info\fR پشتیبانی می‌کنند، یک فایل SRCFILE.opt\-record.json.gz می‌نویسد که جزئیات بهینه‌سازی‌های انجام‌شده را شرح می‌دهد. .Sp این گزینه آزمایشی است و قالب داده‌های درون فایل فشردهٔ JSON ممکن است تغییر کند. .Sp این گزینه تقریباً معادل یک نسخهٔ ماشین‌خوان از \&\fB\-fopt\-info\-all\fR به صورت مجموعه‌ای از پیام‌ها همراه با نام فایل مبدأ، شمارهٔ خط و شمارهٔ ستون است که داده‌های اضافی زیر را نیز برای هر پیام به همراه دارد: .RS 4 .IP * 4 تعداد دفعات اجرای کدی که در حال بهینه‌سازی است، به همراه فراداده‌ای در این مورد که آیا این مقدار از داده‌های نمایه‌سازی (profile) واقعی بوده یا صرفاً یک تخمین است، که به مصرف‌کنندگان اجازه می‌دهد پیام‌ها را بر اساس میزان داغ بودن (hotness) کد اولویت‌بندی کنند، .IP * 4 نام تابع کدی که بهینه‌سازی می‌شود، در صورت امکان، .IP * 4 «زنجیرهٔ درون‌خطی‌سازی» (inlining chain) برای کدی که بهینه‌سازی می‌شود، به طوری که وقتی تابعی در چندین مکان مختلف درون‌خطی می‌شود (که ممکن است خود آن‌ها نیز درون‌خطی شده باشند)، خواننده بتواند بین نسخه‌ها تمایز قائل شود، .IP * 4 اشیایی که بخش‌هایی از پیام را مشخص می‌کنند که به عبارت‌ها (expressions)، دستورها (statements) یا گره‌های جدول نماد (symbol\-table nodes) اشاره دارند، این‌که به کدام‌یک از این دسته‌ها تعلق دارند، و در صورت موجود بودن، موقعیت آن‌ها در کد مبدأ، .IP * 4 مرحلهٔ GCC که پیام را صادر کرده است، و.IP * 4 محل در کد خود GCC که پیام از آن صادر شده است .RE .RS 4 .Sp علاوه بر این، برخی پیام‌ها به صورت منطقی درون پیام‌های دیگر تو در تو هستند، که بازتاب‌دهندهٔ جزئیات پیاده‌سازی گذر‌های بهینه‌سازی است. .RE .IP \fB\-fsched\-verbose=\fR\fIn\fR 4 .IX Item "-fsched-verbose=n" در مقصدهایی که از زمان‌بندی دستورالعمل‌ها استفاده می‌کنند، این گزینه مقدار خروجی اشکال‌زدایی‌ای را که زمان‌بند در فایل‌های رونوشت چاپ می‌کند، کنترل می‌کند. .Sp برای \fIn\fR بزرگ‌تر از صفر، \fB\-fsched\-verbose\fR همان اطلاعات \fB\-fdump\-rtl\-sched1\fR و \fB\-fdump\-rtl\-sched2\fR را خروجی می‌دهد. برای \fIn\fR بزرگ‌تر از یک، احتمال‌های بلوک پایه، اطلاعات تفصیلی فهرست آماده و اطلاعات واحد/دستورالعمل را نیز در خروجی می‌آورد. برای \fIn\fR بزرگ‌تر از دو، شامل RTL در نقطهٔ لغو، جریان کنترل و اطلاعات ناحیه‌ها می‌شود. و برای \fIn\fR بیشتر از چهار، \fB\-fsched\-verbose\fR اطلاعات وابستگی را نیز در بر می‌گیرد. .IP \fB\-fenable\-\fR\fIkind\fR\fB\-\fR\fIpass\fR 4 .IX Item "-fenable-kind-pass" .PD 0 .IP \fB\-fdisable\-\fR\fIkind\fR\fB\-\fR\fIpass\fR\fB=\fR\fIrange\-list\fR 4 .IX Item "-fdisable-kind-pass=range-list" .PD این مجموعه‌ای از گزینه‌ها است که برای فعال/غیرفعال‌سازی صریح گذر‌های بهینه‌سازی به کار می‌روند. این گزینه‌ها برای اشکال‌زدایی GCC در نظر گرفته شده‌اند. کاربران کامپایلر در عوض باید از گزینه‌های متداول برای فعال/غیرفعال کردن گذرها استفاده کنند. .RS 4 .IP \fB\-fdisable\-ipa\-\fR\fIpass\fR 4 .IX Item "-fdisable-ipa-pass" گذر IPA با نام \fIpass\fR را غیرفعال می‌کند. \fIpass\fR نام گذر است. اگر یک گذر چندین بار به طور ایستا در کامپایلر فراخوانی شود، باید یک شمارهٔ ترتیبی که از ۱ آغاز می‌شود به نام گذر افزوده شود. .IP \fB\-fdisable\-rtl\-\fR\fIpass\fR 4 .IX Item "-fdisable-rtl-pass" .PD 0 .IP \fB\-fdisable\-rtl\-\fR\fIpass\fR\fB=\fR\fIrange\-list\fR 4 .IX Item "-fdisable-rtl-pass=range-list" .PD گذر RTL با نام \fIpass\fR را غیرفعال می‌کند. \fIpass\fR نام گذر است. اگر همان گذر چندین بار به طور ایستا در کامپایلر فراخوانی شود، باید یک شمارهٔ ترتیبی که از ۱ آغاز می‌شود به نام گذر الحاق گردد. \fIrange\-list\fR فهرستی از دامنه‌های توابع یا نام‌های اسمبلر است که با کاما از هم جدا شده‌اند. هر دامنه یک جفت‌عدد جداشده با دونقطه است. دامنه در هر دو انتها فراگیر است. اگر دامنه بدیهی باشد، جفت‌عدد را می‌توان به یک عدد تکی ساده کرد. اگر شناسهٔ \fIuid\fR گره گراف فراخوانیِ تابع در یکی از دامنه‌های مشخص‌شده قرار گیرد، \fIpass\fR برای آن تابع غیرفعال می‌شود. شناسهٔ \fIuid\fR در سرایند تابع در فایل رونوشت نمایش داده می‌شود، و نام‌های گذر را می‌توان با استفاده از گزینهٔ \fB\-fdump\-passes\fR استخراج کرد. .IP \fB\-fdisable\-tree\-\fR\fIpass\fR 4 .IX Item "-fdisable-tree-pass" .PD 0 .IP \fB\-fdisable\-tree\-\fR\fIpass\fR\fB=\fR\fIrange\-list\fR 4 .IX Item "-fdisable-tree-pass=range-list" .PD گذر tree با نام \fIpass\fR را غیرفعال می‌کند. برای شرح آرگومان‌های گزینه، \fB\-fdisable\-rtl\fR را ببینید. .IP \fB\-fenable\-ipa\-\fR\fIpass\fR 4 .IX Item "-fenable-ipa-pass" گذر IPA با نام \fIpass\fR را فعال می‌کند. \fIpass\fR نام گذر است. اگر همان گذر چندین بار به طور ایستا در کامپایلر فراخوانی شود، باید یک شمارهٔ ترتیبی که از ۱ آغاز می‌شود به انتهای نام گذر افزوده شود. .IP \fB\-fenable\-rtl\-\fR\fIpass\fR 4 .IX Item "-fenable-rtl-pass" .PD 0 .IP \fB\-fenable\-rtl\-\fR\fIpass\fR\fB=\fR\fIrange\-list\fR 4 .IX Item "-fenable-rtl-pass=range-list" .PD گذر RTL با نام \fIpass\fR را فعال می‌کند. برای شرح آرگومان گزینه و مثال‌ها، \fB\-fdisable\-rtl\fR را ببینید. .IP \fB\-fenable\-tree\-\fR\fIpass\fR 4 .IX Item "-fenable-tree-pass" .PD 0 .IP \fB\-fenable\-tree\-\fR\fIpass\fR\fB=\fR\fIrange\-list\fR 4 .IX Item "-fenable-tree-pass=range-list" .PD گذر tree با نام \fIpass\fR را فعال می‌کند. برای توضیح آرگومان‌های گزینه، \fB\-fdisable\-rtl\fR را ببینید. .RE .RS 4 .Sp در اینجا چند مثال برای نمایش استفاده از این گزینه‌ها آورده شده است. .Sp .Vb 10 \& # disable ccp1 for all functions \& \-fdisable\-tree\-ccp1 \& # disable complete unroll for function whose cgraph node uid is 1 \& \-fenable\-tree\-cunroll=1 \& # disable gcse2 for functions at the following ranges [1,1], \& # [300,400], and [400,1000] \& # disable gcse2 for functions foo and foo2 \& \-fdisable\-rtl\-gcse2=foo,foo2 \& # disable early inlining \& \-fdisable\-tree\-einline \& # disable ipa inlining \& \-fdisable\-ipa\-inline \& # enable tree full unroll \& \-fenable\-tree\-unroll .Ve .RE .IP \fB\-fchecking\fR 4 .IX Item "-fchecking" .PD 0 .IP \fB\-fchecking=\fR\fIn\fR 4 .IX Item "-fchecking=n" .PD بررسی سازگاری درونی را فعال می‌کند. مقدار پیش‌فرض به پیکربندی کامپایلر بستگی دارد. \fB\-fchecking=2\fR بررسی‌های سازگاری درونی بیشتری را فعال می‌کند که ممکن است بر تولید کد تأثیر بگذارد. .IP \fB\-frandom\-seed=\fR\fIstring\fR 4 .IX Item "-frandom-seed=string" این گزینه دانه‌ای (seed) را فراهم می‌کند که GCC به جای اعداد تصادفی در تولید نام نمادهای مشخصی که باید در هر فایل کامپایل‌شده متفاوت باشند، استفاده می‌کند. همچنین برای قرار دادن مهرهای یکتا در فایل‌های داده‌های پوشش‌آزمون و فایل‌های شیء که آن‌ها را تولید می‌کنند، به کار می‌رود. می‌توانید از گزینهٔ \fB\-frandom\-seed\fR برای تولید فایل‌های شیء یکسان و بازتولیدپذیر استفاده کنید. .Sp مقدار \fIstring\fR می‌تواند یک عدد (ده‌دهی، هشت‌هشتی یا شانزده‌شانزدهی) یا یک رشتهٔ دلخواه باشد (که در این صورت با محاسبهٔ CRC32 به یک عدد تبدیل می‌شود). .Sp مقدار \fIstring\fR باید برای هر فایلی که کامپایل می‌کنید متفاوت باشد. .IP \fB\-save\-temps\fR 4 .IX Item "-save-temps" فایل‌های میانی معمولاً «موقت» را به طور دائمی ذخیره می‌کند؛ آن‌ها را مطابق آنچه ذیل \fB\-dumpbase\fR و \fB\-dumpdir\fR شرح داده شده است، به عنوان فایل‌های خروجی کمکی نام‌گذاری می‌کند. .Sp هنگامی که در ترکیب با گزینهٔ خط فرمان \fB\-x\fR استفاده می‌شود، \fB\-save\-temps\fR به قدر کافی هوشمند است تا از رونویسی روی فایل منبع ورودی با پسوند مشابه یک فایل میانی جلوگیری کند. فایل میانی متناظر را می‌توان با تغییر نام فایل منبع پیش از به‌کارگیری \fB\-save\-temps\fR به دست آورد. .IP \fB\-save\-temps=cwd\fR 4 .IX Item "-save-temps=cwd" معادل \fB\-save\-temps \-dumpdir ./\fR است. .IP \fB\-save\-temps=obj\fR 4 .IX Item "-save-temps=obj" معادل \fB\-save\-temps \-dumpdir \fR\f(BIoutdir/\fR است، که در آن \fIoutdir/\fR دایرکتوریِ فایل خروجیِ مشخص‌شده پس از گزینهٔ \fB\-o\fR است، شامل هرگونه جداکنندهٔ دایرکتوری. اگر از گزینهٔ \fB\-o\fR استفاده نشود، سوئیچ \fB\-save\-temps=obj\fR مانند \fB\-save\-temps=cwd\fR رفتار می‌کند. .IP \fB\-time\fR[\fB=\fR\fIfile\fR] 4 .IX Item "-time[=file]" زمان CPU مصرف‌شده توسط هر زیرپردازش را در توالی کامپایل گزارش می‌دهد. برای فایل‌های منبع C، این شامل خود کامپایلر و اسمبلر است (به علاوهٔ پیونددهنده در صورتی که پیوند انجام شود). .Sp بدون مشخص کردن فایل خروجی، خروجی به این صورت خواهد بود: .Sp .Vb 2 \& # cc1 0.12 0.01 \& # as 0.00 0.01 .Ve .Sp عدد نخست در هر سطر «زمان کاربر» (user time) است، یعنی زمانی که صرف اجرای خود برنامه شده است. عدد دوم «زمان سیستم» (system time) است، یعنی زمانی که صرف اجرای رویه‌های سیستم‌عامل از جانب برنامه شده است. هر دو عدد بر حسب ثانیه هستند. .Sp با تعیین یک فایل خروجی، خروجی به فایل نام‌برده الحاق می‌شود و به این صورت خواهد بود: .Sp .Vb 2 \& 0.12 0.01 cc1 \& 0.00 0.01 as .Ve .Sp «زمان کاربر» و «زمان سیستم» به قبل از نام برنامه منتقل می‌شوند، و گزینه‌های فرستاده‌شده به برنامه نمایش داده می‌شوند، تا بعداً بتوان فهمید چه فایلی و با چه گزینه‌هایی در حال کامپایل بوده است. .IP \fB\-fdump\-final\-insns\fR[\fB=\fR\fIfile\fR] 4 .IX Item "-fdump-final-insns[=file]" نمایش درونی نهایی (RTL) را در \fIfile\fR تخلیه می‌کند. اگر آرگومان اختیاری حذف شود (یا اگر \fIfile\fR برابر با \f(CW\*(C`.\*(C'\fR باشد)، نام فایل رونوشت با افزودن \f(CW\*(C`.gkd\*(C'\fR به نام پایهٔ تخلیه تعیین می‌شود، به \fB\-dumpbase\fR مراجعه کنید..IP \fB\-fcompare\-debug\fR[\fB=\fR\fIopts\fR] 4 .IX Item "-fcompare-debug[=opts]" اگر در حین کامپایل خطایی رخ ندهد، کامپایلر را برای بار دوم اجرا می‌کند و \fIopts\fR و \fB\-fcompare\-debug\-second\fR را به آرگومان‌های ارسالی به کامپایل دوم اضافه می‌کند. نمایش داخلی نهایی را در هر دو کامپایل ذخیره (dump) کرده، و در صورت وجود تفاوت میان آن‌ها یک خطا چاپ می‌کند. .Sp اگر علامت مساوی حذف شود، مقدار پیش‌فرض \fB\-gtoggle\fR استفاده می‌شود. .Sp متغیر محیطی \fBGCC_COMPARE_DEBUG\fR، اگر تعریف شده، غیرخالی و غیرصفر باشد، به‌طور ضمنی \fB\-fcompare\-debug\fR را فعال می‌کند. اگر \&\fBGCC_COMPARE_DEBUG\fR به‌صورت رشته‌ای که با یک خط تیره شروع می‌شود تعریف شده باشد، برای \fIopts\fR استفاده می‌شود؛ در غیر این صورت مقدار پیش‌فرض \fB\-gtoggle\fR به کار می‌رود. .Sp \&\fB\-fcompare\-debug=\fR، همراه با علامت مساوی اما بدون \fIopts\fR، معادل \fB\-fno\-compare\-debug\fR است که ذخیرهٔ نمایش نهایی و کامپایل دوم را غیرفعال کرده و حتی از اثرگذاری \&\fBGCC_COMPARE_DEBUG\fR نیز جلوگیری می‌کند. .Sp برای تأیید پوشش کامل در حین آزمایش \fB\-fcompare\-debug\fR، مقدار \&\fBGCC_COMPARE_DEBUG\fR را مثلاً روی \fB\-fcompare\-debug\-not\-overridden\fR تنظیم کنید، که GCC آن را به عنوان یک گزینهٔ نامعتبر در هر کامپایل واقعی (به جای پیش‌پردازش، اسمبلی یا پیوند) رد می‌کند. برای دریافت تنها یک هشدار، تنظیم \fBGCC_COMPARE_DEBUG\fR روی \fB\-w%n\-fcompare\-debug not overridden\fR کافی خواهد بود. .IP \fB\-fcompare\-debug\-second\fR 4 .IX Item "-fcompare-debug-second" این گزینه به‌طور ضمنی به همراه گزینه‌هایی برای خاموش کردن هشدارها و حذف سایر گزینه‌هایی که باعث می‌شوند کامپایلر خروجی به فایل‌ها یا خروجی استاندارد تولید کند، برای کامپایل دوم درخواست‌شده توسط \fB\-fcompare\-debug\fR به کامپایلر ارسال می‌شود. فایل‌های تخلیه (dump) و فایل‌های موقت حفظ‌شده در طول کامپایل دوم تغییر نام داده می‌شوند تا پسوند اضافی \&\f(CW\*(C`.gk\*(C'\fR را در بر داشته باشند، تا از رونویسی موارد تولیدشده در کامپایل اول جلوگیری شود. .Sp هنگامی که این گزینه به راه‌انداز (driver) کامپایلر ارسال می‌شود، باعث نادیده گرفتن کامپایل \&\fIاول\fR می‌شود که کاربرد آن را تقریباً به اشکال‌زدایی خود کامپایلر محدود می‌کند. .IP \fB\-gtoggle\fR 4 .IX Item "-gtoggle" تولید اطلاعات اشکال‌زدایی را در صورتی که بدون این گزینه تولید می‌شدند خاموش می‌کند، یا در غیر این صورت آن را در سطح ۲ روشن می‌کند. موقعیت این آرگومان در خط فرمان اهمیتی ندارد؛ این گزینه پس از پردازش تمام گزینه‌های دیگر اعمال می‌شود و فارغ از اینکه چند بار مشخص شده باشد، تنها یک‌بار اثر می‌کند. این گزینه اساساً برای استفاده با \&\fB\-fcompare\-debug\fR طراحی شده است. .IP \fB\-fvar\-tracking\-assignments\-toggle\fR 4 .IX Item "-fvar-tracking-assignments-toggle" گزینهٔ \fB\-fvar\-tracking\-assignments\fR را تغییر وضعیت (toggle) می‌دهد، همان‌گونه که \&\fB\-gtoggle\fR وضعیت \fB\-g\fR را تغییر می‌دهد. .IP \fB\-Q\fR 4 .IX Item "-Q" هنگامی که در خط فرمان پیش از \fB\-\-help=\fR استفاده شود، \fB\-Q\fR به عنوان اصلاح‌کننده‌ای برای خروجی راهنما عمل می‌کند. .Sp در غیر این صورت، این گزینه باعث می‌شود کامپایلر نام هر تابع را هنگام کامپایل شدن چاپ کرده و آماره‌هایی درباره هر گذر (pass) پس از اتمام آن نمایش دهد. .IP \fB\-ftime\-report\fR 4 .IX Item "-ftime-report" باعث می‌شود کامپایلر هنگام اتمام هر گذر، آماره‌هایی درباره زمان مصرف‌شده توسط آن را در stderr چاپ کند. .Sp اگر خروجی SARIF برای تشخیص‌ها از طریق \&\fB\-fdiagnostics\-format=sarif\-file\fR یا \&\fB\-fdiagnostics\-format=sarif\-stderr\fR درخواست شده باشد، اطلاعات \fB\-ftime\-report\fR در عوض در قالب JSON به عنوان بخشی از خروجی SARIF صادر می‌شود. ساختار دقیق این داده‌های JSON ممکن است تغییر کند، و مقادیر ممکن است به دلیل ثبت در نقطه‌ای کمی متفاوت در کامپایلر، دقیقاً با مقادیر ارسال‌شده به stderr مطابقت نداشته باشند. .IP \fB\-ftime\-report\-details\fR 4 .IX Item "-ftime-report-details" زمان مصرف‌شده توسط بخش‌های زیرساختی را برای هر گذر به‌طور جداگانه ثبت می‌کند. .IP \fB\-fira\-verbose=\fR\fIn\fR 4 .IX Item "-fira-verbose=n" میزان جزئیات (verbosity) فایل تخلیه را برای تخصیص‌دهندهٔ یکپارچهٔ ثبات‌ها (integrated register allocator) کنترل می‌کند. مقدار پیش‌فرض ۵ است. اگر مقدار \fIn\fR بزرگتر یا مساوی ۱۰ باشد، خروجی تخلیه با همان ساختارِ \fIn\fR منهای ۱۰ به stderr ارسال می‌شود. .IP \fB\-flto\-report\fR 4 .IX Item "-flto-report" گزارشی حاوی جزئیات داخلی درباره نحوه کار بهینه‌ساز زمان پیوند (link\-time optimizer) چاپ می‌کند. محتویات این گزارش از نسخه‌ای به نسخه دیگر متفاوت است. این گزینه برای توسعه‌دهندگان GCC هنگام پردازش فایل‌های شیء در حالت LTO (از طریق \fB\-flto\fR) کاربردی است. .Sp به‌طور پیش‌فرض غیرفعال است. .IP \fB\-flto\-report\-wpa\fR 4 .IX Item "-flto-report-wpa" مانند \fB\-flto\-report\fR، اما فقط برای مرحله WPA در بهینه‌سازی زمان پیوند چاپ می‌شود. .IP \fB\-fmem\-report\fR 4 .IX Item "-fmem-report" باعث می‌شود کامپایلر پس از اتمام کار، آماره‌هایی را درباره تخصیص حافظه دائمی چاپ کند. .IP \fB\-fmem\-report\-wpa\fR 4 .IX Item "-fmem-report-wpa" باعث می‌شود کامپایلر آماره‌هایی را درباره تخصیص حافظه دائمی فقط برای مرحله WPA چاپ کند. .IP \fB\-fpre\-ipa\-mem\-report\fR 4 .IX Item "-fpre-ipa-mem-report" .PD 0 .IP \fB\-fpost\-ipa\-mem\-report\fR 4 .IX Item "-fpost-ipa-mem-report" .PD باعث می‌شود کامپایلر آماره‌هایی را درباره تخصیص حافظه دائمی قبل یا بعد از بهینه‌سازی بین‌روالی (interprocedural optimization) چاپ کند. .IP \fB\-fmultiflags\fR 4 .IX Item "-fmultiflags" این گزینه امکان استفاده از \f(CW\*(C`TFLAGS\*(C'\fR آگاه از چندکتابخانه‌ای (multilib) را برای ساخت کتابخانه‌های مقصد با گزینه‌هایی متفاوت از موارد پیش‌فرض کامپایلر، از طریق مشخصات (specs) تنظیم‌شده توسط بخش‌های داخلی کامپایلر، مقصد، یا سازندگان در زمان پیکربندی فراهم می‌کند. .Sp مشابه \f(CW\*(C`TFLAGS\*(C'\fR، این به کتابخانه‌های مقصد اجازه می‌دهد برای محیط‌های پایهٔ سازگار و قابل‌حمل ساخته شوند، در حالی که کامپایلر به‌طور پیش‌فرض از تنظیمات پیشرفته‌تر استفاده می‌کند. این ویژگی سودمند است چرا که اگر پیش‌فرض‌ها برای محیط مقصد کاربران ایده‌آل نباشد، کاربران می‌توانند به راحتی پیش‌فرض‌هایی را که کامپایلر برای ساخت برنامه‌هایشان استفاده می‌کند بازنویسی کنند، در حالی که بازسازی کتابخانه‌های زمان اجرا معمولاً چندان آسان یا مطلوب نیست. .Sp برخلاف \f(CW\*(C`TFLAGS\*(C'\fR، استفاده از مشخصات (specs) امکان انتخاب پرچم‌های متفاوتی را برای multilibهای گوناگون فراهم می‌کند. روش دستیابی به این کار، ساخت با \fBmake TFLAGS=\-fmultiflags\fR پس از پیکربندی با \&\fB\-\-with\-specs=%{fmultiflags:...}\fR است. .Sp این گزینه پس از پایان پردازش self specهای راه‌انداز، توسط راه‌انداز نادیده گرفته می‌شود. .Sp همچنین برای بررسی اینکه آیا \f(CW\*(C`TFLAGS\*(C'\fR برای ساخت همه کتابخانه‌های مقصد استفاده می‌شود، می‌توان یک کامپایلر غیر خودراه‌انداز (non\-bootstrap) را با \&\fB\-\-with\-specs=\*(Aq%{!fmultiflags:%emissing TFLAGS}\*(Aq\fR پیکربندی کرده و کامپایلر و کتابخانه‌های مقصد را ساخت. .IP \fB\-fprofile\-report\fR 4 .IX Item "-fprofile-report" باعث می‌شود کامپایلر آماره‌هایی را درباره سازگاری نمایهٔ (تخمین‌زده‌شده) و اثر گذرهای منفرد چاپ کند. .IP \fB\-fstack\-usage\fR 4 .IX Item "-fstack-usage" باعث می‌شود کامپایلر اطلاعات مصرف پشته (stack) را برای برنامه، به‌ازای هر تابع خروجی دهد. نام فایل برای این خروجی با افزودن \&\fI.su\fR به \fIauxname\fR ایجاد می‌شود. در صورتی که نام فایل خروجی به‌طور صریح مشخص شده باشد و یک فایل اجرایی نباشد، \fIauxname\fR از نام آن تولید می‌شود؛ در غیر این صورت، نام پایه (basename) فایل منبع خواهد بود. هر مدخل از سه فیلد تشکیل شده است: .RS 4 .IP * 4 نام تابع. .IP * 4 تعداد بایت‌ها. .IP * 4 یک یا چند توصیف‌کننده: \f(CW\*(C`static\*(C'\fR، \f(CW\*(C`dynamic\*(C'\fR، \f(CW\*(C`bounded\*(C'\fR. .RE .RS 4 .Sp توصیف‌کنندهٔ \f(CW\*(C`static\*(C'\fR به این معنی است که تابع پشته را به‌طور ایستا مدیریت می‌کند: تعداد ثابتی از بایت‌ها در هنگام ورود به تابع برای قاب (frame) تخصیص یافته و هنگام خروج از تابع آزاد می‌شوند؛ به جز این، هیچ تنظیم دیگری روی پشته در تابع صورت نمی‌گیرد. فیلد دوم، همین تعداد بایت ثابت است. .Sp توصیف‌کنندهٔ \f(CW\*(C`dynamic\*(C'\fR بدین معنی است که تابع پشته را به‌طور پویا دستکاری می‌کند: علاوه بر تخصیص ایستای شرح‌داده‌شده در بالا، تنظیماتی روی پشته در بدنهٔ تابع انجام می‌شود، برای مثال برای push/pop کردن آرگومان‌ها پیرامون فراخوانی توابع. اگر توصیف‌کنندهٔ \f(CW\*(C`bounded\*(C'\fR نیز وجود داشته باشد، میزان این تنظیمات در زمان کامپایل کران‌دار است و فیلد دوم، کران بالای مقدار کل پشتهٔ استفاده‌شده توسط تابع خواهد بود. در صورت عدم وجود آن، میزان این تنظیمات در زمان کامپایل کران‌دار نبوده و فیلد دوم تنها نمایانگر بخش کران‌دار است. .RE .IP \fB\-fstats\fR 4 .IX Item "-fstats" در انتهای کامپایل، آماره‌هایی درباره پردازش فرانت‌اند (front\-end) صادر می‌کند. این گزینه فقط توسط فرانت‌اند C++ پشتیبانی می‌شود و اطلاعات آن عموماً تنها برای تیم توسعه G++ مفید است. .IP \fB\-fdbg\-cnt\-list\fR 4 .IX Item "-fdbg-cnt-list" نام و کران بالای شمارنده را برای تمام شمارنده‌های اشکال‌زدایی چاپ می‌کند. .IP \fB\-fdbg\-cnt=\fR\fIcounter\-value\-list\fR 4 .IX Item "-fdbg-cnt=counter-value-list" کران پایین و کران بالای شمارندهٔ اشکال‌زدایی داخلی را تعیین می‌کند. \fIcounter\-value\-list\fR فهرستی از چندتایی‌های \fIname\fR:\fIlower_bound1\fR\-\fIupper_bound1\fR [:\fIlower_bound2\fR\-\fIupper_bound2\fR...] جداشده با کاما است که نام شمارنده و فهرستی از بازه‌های بسته را تعیین می‌کند. \fIlower_bound\fR اختیاری است و در صورت تعیین نشدن، با صفر مقداردهی اولیه می‌شود. برای مثال، با \fB\-fdbg\-cnt=dce:2\-4:10\-11,tail_call:10\fR، عبارت \&\f(CWdbg_cnt(dce)\fR تنها برای فراخوانی‌های دوم، سوم، چهارم، دهم و یازدهم مقدار true بازمی‌گرداند. برای \f(CWdbg_cnt(tail_call)\fR، برای ۱۰ فراخوانی اول مقدار true بازگردانده می‌شود..IP \fB\-print\-file\-name=\fR\fIlibrary\fR 4 .IX Item "-print-file-name=library" نام کامل و مطلق فایل کتابخانهٔ \fIlibrary\fR را که هنگام پیوند دادن (link) استفاده می‌شود چاپ می‌کند\-\-\-و کار دیگری انجام نمی‌دهد. با این گزینه، GCC هیچ چیزی را کامپایل یا پیوند نمی‌کند؛ تنها نام فایل را چاپ می‌کند. .IP \fB\-print\-multi\-directory\fR 4 .IX Item "-print-multi-directory" نام دایرکتوری متناظر با multilib انتخاب‌شده توسط سایر سوییچ‌های موجود در خط فرمان را چاپ می‌کند. فرض بر این است که این دایرکتوری در \fBGCC_EXEC_PREFIX\fR وجود دارد. .IP \fB\-print\-multi\-lib\fR 4 .IX Item "-print-multi-lib" نگاشت نام دایرکتوری‌های multilib به سوییچ‌های کامپایلری که آن‌ها را فعال می‌کنند را چاپ می‌کند. نام دایرکتوری با \&\fB;\fR از سوییچ‌ها جدا می‌شود و هر سوییچ به‌جای \&\fB\-\fR با یک \fB@\fR شروع می‌شود، بدون فاصله بین سوییچ‌های متعدد. این ساختار برای آسان‌تر کردن پردازش در پوسته (shell) در نظر گرفته شده است. .IP \fB\-print\-multi\-os\-directory\fR 4 .IX Item "-print-multi-os-directory" مسیر کتابخانه‌های سیستم‌عامل را برای multilib انتخاب‌شده، به صورت نسبی به یک زیردایرکتوری \fIlib\fR چاپ می‌کند. اگر کتابخانه‌های سیستم‌عامل در زیردایرکتوری \fIlib\fR وجود داشته باشند و از هیچ multilib استفاده نشود، این مقدار معمولاً تنها \fI.\fR است؛ اگر کتابخانه‌های سیستم‌عامل در دایرکتوری‌های هم‌سطحِ \fIlibsuffix\fR باشند، برای نمونه \fI../lib64\fR، \fI../lib\fR یا \&\fI../lib32\fR را چاپ می‌کند؛ و اگر کتابخانه‌های سیستم‌عامل در زیردایرکتوری‌های \fIlib/subdir\fR باشند، برای نمونه \fIamd64\fR، \fIsparcv9\fR یا \fIev6\fR را چاپ می‌کند. .IP \fB\-print\-multiarch\fR 4 .IX Item "-print-multiarch" مسیر کتابخانه‌های سیستم‌عامل را برای multiarch انتخاب‌شده، به صورت نسبی نسبت به یک زیردایرکتوری \fIlib\fR چاپ می‌کند. .IP \fB\-print\-prog\-name=\fR\fIprogram\fR 4 .IX Item "-print-prog-name=program" مشابه \fB\-print\-file\-name\fR است، اما به دنبال یک برنامه مانند \fBcpp\fR می‌گردد. .IP \fB\-print\-libgcc\-file\-name\fR 4 .IX Item "-print-libgcc-file-name" یکسان با \fB\-print\-file\-name=libgcc.a\fR. .Sp این گزینه زمانی مفید است که از \fB\-nostdlib\fR یا \fB\-nodefaultlibs\fR استفاده می‌کنید اما قصد دارید با \fIlibgcc.a\fR پیوند برقرار کنید. می‌توانید به این شکل عمل کنید: .Sp .Vb 1 \& gcc \-nostdlib ... \`gcc \-print\-libgcc\-file\-name\` .Ve .IP \fB\-print\-search\-dirs\fR 4 .IX Item "-print-search-dirs" نام دایرکتوری نصبِ پیکربندی‌شده و فهرستی از دایرکتوری‌های برنامه و کتابخانه‌ای که \fBgcc\fR جستجو می‌کند را چاپ می‌کند\-\-\-و کار دیگری انجام نمی‌دهد. .Sp این گزینه هنگامی کاربرد دارد که \fBgcc\fR پیام خطای \&\fBinstallation problem, cannot exec cpp0: No such file or directory\fR را چاپ می‌کند. برای برطرف کردن این موضوع، یا باید \fIcpp0\fR و دیگر مولفه‌های کامپایلر را در محلی قرار دهید که \fBgcc\fR انتظار پیدا کردن آن‌ها را دارد، یا می‌توانید متغیر محیطی \fBGCC_EXEC_PREFIX\fR را روی دایرکتوری محل نصب آن‌ها تنظیم کنید. \fB/\fR پایانی را فراموش نکنید. .IP \fB\-print\-sysroot\fR 4 .IX Item "-print-sysroot" دایرکتوری sysroot مقصدی را که هنگام کامپایل استفاده می‌شود چاپ می‌کند. این همان sysroot مقصدی است که یا در زمان پیکربندی (configure time) یا با استفاده از گزینهٔ \fB\-\-sysroot\fR تعیین شده است، احتمالاً به همراه یک پسوند اضافی که به گزینه‌های کامپایل بستگی دارد. اگر هیچ sysroot مقصدی مشخص نشده باشد، این گزینه چیزی چاپ نمی‌کند. .IP \fB\-print\-sysroot\-headers\-suffix\fR 4 .IX Item "-print-sysroot-headers-suffix" پسوندی را که هنگام جستجوی هدرها (headers) به sysroot مقصد افزوده می‌شود چاپ می‌کند، یا در صورتی که کامپایلر با چنین پسوندی پیکربندی نشده باشد خطا می‌دهد\-\-\-و کار دیگری انجام نمی‌دهد. .IP \fB\-dumpmachine\fR 4 .IX Item "-dumpmachine" ماشین مقصد کامپایلر را چاپ می‌کند (برای مثال، \&\fBi686\-pc\-linux\-gnu\fR)\-\-\-و کار دیگری انجام نمی‌دهد. .IP \fB\-dumpversion\fR 4 .IX Item "-dumpversion" نسخهٔ کامپایلر را چاپ می‌کند (برای مثال، \f(CW3.0\fR، \f(CW6.3.0\fR یا \f(CW7\fR)\-\-\-و کار دیگری انجام نمی‌دهد. این نسخهٔ کامپایلر است که در مسیرهای فایل‌سیستم و specs استفاده می‌شود. بسته به نحوهٔ پیکربندی کامپایلر، خروجی می‌تواند تنها یک عدد (نسخهٔ اصلی - major version)، دو عدد جدا شده با نقطه (نسخهٔ اصلی و فرعی - major and minor) یا سه عدد جدا شده با نقطه (نسخهٔ اصلی، فرعی و وصله - patchlevel) باشد. .IP \fB\-dumpfullversion\fR 4 .IX Item "-dumpfullversion" نسخهٔ کامل کامپایلر را چاپ می‌کند\-\-\-و کار دیگری انجام نمی‌دهد. خروجی همیشه سه عدد جدا شده با نقطه است: نسخهٔ اصلی (major)، فرعی (minor) و وصله (patchlevel). .IP \fB\-dumpspecs\fR 4 .IX Item "-dumpspecs" مشخصاتِ پیش‌ساختهٔ (built\-in specs) کامپایلر را چاپ می‌کند\-\-\-و کار دیگری انجام نمی‌دهد. (این گزینه هنگام ساخت خود GCC استفاده می‌شود.).SS "گزینه‌های وابسته به ماشین (Machine\-Dependent Options)" .IX Subsection "Machine-Dependent Options" هر ماشین مقصدی که توسط GCC پشتیبانی می‌شود، می‌تواند گزینه‌های مختص به خود را داشته باشد\-\-\-برای نمونه، جهت فراهم ساختن امکان همگردانی برای یک گونهٔ پردازنده یا ABI خاص، یا واپایش بهینه‌سازی‌های ویژهٔ آن ماشین. طبق قرارداد، نام گزینه‌های خاص ماشین با \&\fB\-m\fR آغاز می‌شود. .PP برخی از پیکربندی‌های کامپایلر همچنین از گزینه‌های اضافی مختص به مقصد پشتیبانی می‌کنند، که معمولاً برای سازگاری با سایر کامپایلرها روی همان پلتفرم است. .PP \fIگزینه‌های AArch64\fR .IX Subsection "AArch64 Options" .PP این گزینه‌ها برای پیاده‌سازی‌های AArch64 تعریف شده‌اند: .IP \fB\-mabi=\fR\fIname\fR 4 .IX Item "-mabi=name" تولید کد برای مدل دادهٔ مشخص‌شده. مقادیر مجاز عبارتند از \fBilp32\fR برای مدل دادهٔ شبه SysV که در آن int، long int و اشاره‌گرها ۳۲ بیتی هستند، و \fBlp64\fR برای مدل دادهٔ شبه SysV که در آن int مقدار ۳۲ بیتی دارد، اما long int و اشاره‌گرها ۶۴ بیتی هستند. .Sp مقدار پیش‌فرض به پیکربندی خاص مقصد بستگی دارد. توجه داشته باشید که ABIهای LP64 و ILP32 در زمان پیوند سازگار نیستند؛ شما باید تمام برنامهٔ خود را با همان ABI کامپایل کرده و با مجموعه‌ای سازگار از کتابخانه‌ها پیوند دهید. .Sp مدل \fBilp32\fR منسوخ شده است. .IP \fB\-mbig\-endian\fR 4 .IX Item "-mbig-endian" تولید کد بزرگ‌پایان (big\-endian). این حالت پیش‌فرض است هنگامی که GCC برای یک مقصد \&\fBaarch64_be\-*\-*\fR پیکربندی شده باشد. .IP \fB\-mgeneral\-regs\-only\fR 4 .IX Item "-mgeneral-regs-only" تولید کدی که تنها از ثبات‌های همه‌منظوره استفاده می‌کند. این کار مانع از استفادهٔ کامپایلر از ثبات‌های ممیز شناور و Advanced SIMD می‌شود، اما هیچ محدودیتی بر اسمبلر اعمال نخواهد کرد. .IP \fB\-mlittle\-endian\fR 4 .IX Item "-mlittle-endian" تولید کد کوچک‌پایان (little\-endian). این حالت پیش‌فرض است هنگامی که GCC برای یک مقصد \&\fBaarch64\-*\-*\fR پیکربندی شده باشد و نه \&\fBaarch64_be\-*\-*\fR. .IP \fB\-mcmodel=tiny\fR 4 .IX Item "-mcmodel=tiny" تولید کد برای مدل کد ریز (tiny code model). برنامه و نمادهای ایستا تعریف‌شدهٔ آن باید در فاصلهٔ ۱ مگابایتی از یکدیگر باشند. برنامه‌ها می‌توانند به‌صورت ایستا یا پویا پیوند داده شوند. .IP \fB\-mcmodel=small\fR 4 .IX Item "-mcmodel=small" تولید کد برای مدل کد کوچک (small code model). برنامه و نمادهای ایستا تعریف‌شدهٔ آن باید در فاصلهٔ ۴ گیگابایتی از یکدیگر باشند. برنامه‌ها می‌توانند به‌صورت ایستا یا پویا پیوند داده شوند. این مدل کد پیش‌فرض است. .IP \fB\-mcmodel=large\fR 4 .IX Item "-mcmodel=large" تولید کد برای مدل کد بزرگ (large code model). این حالت هیچ فرضی دربارهٔ نشانی‌ها و اندازهٔ بخش‌ها در نظر نمی‌گیرد. برنامه‌ها تنها می‌توانند به‌صورت ایستا پیوند داده شوند. گزینهٔ \&\fB\-mcmodel=large\fR با \fB\-mabi=ilp32\fR، \&\fB\-fpic\fR و \fB\-fPIC\fR ناسازگار است. .IP \fB\-mtp=\fR\fIname\fR 4 .IX Item "-mtp=name" مشخص کردن ثبات سیستمی مورد استفاده به عنوان اشاره‌گر ریسه (thread pointer). مقادیر معتبر عبارتند از \fBtpidr_el0\fR، \fBtpidrro_el0\fR، \fBtpidr_el1\fR، \fBtpidr_el2\fR و \&\fBtpidr_el3\fR. برای سازگاری با نسخه‌های پیشین، نام‌های مستعار \fBel0\fR، \&\fBel1\fR، \fBel2\fR و \fBel3\fR نیز پذیرفته می‌شوند. تنظیم پیش‌فرض \fBtpidr_el0\fR است. توصیه می‌شود تمام کدهایی که قرار است با هم تعامل داشته باشند را با همان مقدار این گزینه کامپایل کنید تا از دسترسی به یک اشاره‌گر ریسهٔ متفاوت از سطح استثنای (exception level) نادرست جلوگیری شود. .IP \fB\-mstrict\-align\fR 4 .IX Item "-mstrict-align" .PD 0 .IP \fB\-mno\-strict\-align\fR 4 .IX Item "-mno-strict-align" .PD جلوگیری یا اجازه دادن به تولید دسترسی‌های حافظه‌ای که ممکن است بر روی مرز طبیعی شیء، همان‌گونه که در مشخصات معماری شرح داده شده است، تراز نشده باشند. .IP \fB\-momit\-leaf\-frame\-pointer\fR 4 .IX Item "-momit-leaf-frame-pointer" .PD 0 .IP \fB\-mno\-omit\-leaf\-frame\-pointer\fR 4 .IX Item "-mno-omit-leaf-frame-pointer" .PD حذف یا نگه داشتن اشاره‌گر فریم (frame pointer) در توابع برگ (leaf functions). رفتار اول پیش‌فرض است. .IP \fB\-mstack\-protector\-guard=\fR\fIguard\fR 4 .IX Item "-mstack-protector-guard=guard" .PD 0 .IP \fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR 4 .IX Item "-mstack-protector-guard-reg=reg" .IP \fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR 4 .IX Item "-mstack-protector-guard-offset=offset" .PD تولید کد محافظت از پشته با استفاده از قناری (canary) در \fIguard\fR. مکان‌های پشتیبانی‌شده عبارتند از \fBglobal\fR برای قناری سراسری یا \fBsysreg\fR برای قناری در یک ثبات سیستمی مناسب. .Sp با انتخاب حالت دوم، گزینه‌های \&\fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR و \&\fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR علاوه‌براین مشخص می‌کنند که کدام ثبات سیستمی به‌عنوان ثبات پایه برای خواندن قناری و از چه آفستی نسبت به آن ثبات پایه استفاده شود. هیچ ثبات یا آفست پیش‌فرضی وجود ندارد زیرا این ویژگی تماماً برای استفاده در هستهٔ Linux است. .IP \fB\-mtls\-dialect=desc\fR 4 .IX Item "-mtls-dialect=desc" استفاده از توصیف‌گرهای TLS به عنوان سازوکار حافظهٔ محلی ریسه (thread\-local storage) برای دسترسی‌های پویای متغیرهای TLS. این حالت پیش‌فرض است. .IP \fB\-mtls\-dialect=traditional\fR 4 .IX Item "-mtls-dialect=traditional" استفاده از TLS سنتی به عنوان سازوکار حافظهٔ محلی ریسه برای دسترسی‌های پویای متغیرهای TLS. .IP \fB\-mtls\-size=\fR\fIsize\fR 4 .IX Item "-mtls-size=size" تعیین اندازهٔ بیت آفست‌های بی‌واسطهٔ TLS. مقادیر معتبر ۱۲، ۲۴، ۳۲ و ۴۸ هستند. این گزینه به binutils نسخهٔ 2.26 یا جدیدتر نیاز دارد. .IP \fB\-mfix\-cortex\-a53\-835769\fR 4 .IX Item "-mfix-cortex-a53-835769" .PD 0 .IP \fB\-mno\-fix\-cortex\-a53\-835769\fR 4 .IX Item "-mno-fix-cortex-a53-835769" .PD فعال یا غیرفعال کردن راهکار رفع اشکال (workaround) برای نقص فنی شمارهٔ 835769 پردازندهٔ ARM Cortex\-A53. این مورد شامل درج یک دستور NOP میان دستورهای حافظه و دستورهای ضرب و جمع انباشتهٔ (multiply\-accumulate) صحیح ۶۴ بیتی است. اگر معماری یا cpu مشخص‌شده در خط فرمان نیازی به این راهکار نداشته باشد، این پرچم نادیده گرفته خواهد شد. .IP \fB\-mfix\-cortex\-a53\-843419\fR 4 .IX Item "-mfix-cortex-a53-843419" .PD 0 .IP \fB\-mno\-fix\-cortex\-a53\-843419\fR 4 .IX Item "-mno-fix-cortex-a53-843419" .PD فعال یا غیرفعال کردن راهکار رفع اشکال برای نقص فنی شمارهٔ 843419 پردازندهٔ ARM Cortex\-A53. این راهکار نقص فنی در زمان پیوند اعمال می‌شود و این گزینه صرفاً پرچم مربوطه را به پیونددهنده ارسال می‌کند. اگر معماری یا cpu مشخص‌شده در خط فرمان نیازی به این راهکار نداشته باشد، این پرچم نادیده گرفته خواهد شد. .IP \fB\-mlow\-precision\-recip\-sqrt\fR 4 .IX Item "-mlow-precision-recip-sqrt" .PD 0 .IP \fB\-mno\-low\-precision\-recip\-sqrt\fR 4 .IX Item "-mno-low-precision-recip-sqrt" .PD فعال یا غیرفعال کردن تقریب جذر معکوس (reciprocal square root). این گزینه تنها زمانی تأثیر دارد که \fB\-ffast\-math\fR یا \&\fB\-funsafe\-math\-optimizations\fR نیز استفاده شده باشد. فعال کردن این گزینه، دقت نتایج جذر معکوس را برای دقت یگانه (single precision) به حدود ۱۶ بیت و برای دقت دوگانه (double precision) به ۳۲ بیت کاهش می‌دهد. .IP \fB\-mlow\-precision\-sqrt\fR 4 .IX Item "-mlow-precision-sqrt" .PD 0 .IP \fB\-mno\-low\-precision\-sqrt\fR 4 .IX Item "-mno-low-precision-sqrt" .PD فعال یا غیرفعال کردن تقریب جذر (square root). این گزینه تنها زمانی تأثیر دارد که \fB\-ffast\-math\fR یا \&\fB\-funsafe\-math\-optimizations\fR نیز استفاده شده باشد. فعال کردن این گزینه، دقت نتایج جذر را برای دقت یگانه به حدود ۱۶ بیت و برای دقت دوگانه به ۳۲ بیت کاهش می‌دهد. در صورت فعال بودن، مستلزم \fB\-mlow\-precision\-recip\-sqrt\fR نیز خواهد بود. .IP \fB\-mlow\-precision\-div\fR 4 .IX Item "-mlow-precision-div" .PD 0 .IP \fB\-mno\-low\-precision\-div\fR 4 .IX Item "-mno-low-precision-div" .PD فعال یا غیرفعال کردن تقریب تقسیم. این گزینه تنها زمانی تأثیر دارد که \fB\-ffast\-math\fR یا \&\fB\-funsafe\-math\-optimizations\fR نیز استفاده شده باشد. فعال کردن این گزینه، دقت نتایج تقسیم را برای دقت یگانه به حدود ۱۶ بیت و برای دقت دوگانه به ۳۲ بیت کاهش می‌دهد. .IP \fB\-mtrack\-speculation\fR 4 .IX Item "-mtrack-speculation" .PD 0 .IP \fB\-mno\-track\-speculation\fR 4 .IX Item "-mno-track-speculation" .PD فعال یا غیرفعال کردن تولید کد اضافی برای ردیابی اجرای حدسی (speculative execution) در انشعاب‌های شرطی. وضعیت ردیابی‌شده سپس می‌تواند توسط کامپایلر در هنگام بسط فراخوانی‌های \&\f(CW\*(C`_\|_builtin_speculation_safe_copy\*(C'\fR استفاده شود تا امکان تولید یک توالی کد کارآمدتر فراهم گردد..IP \fB\-moutline\-atomics\fR 4 .IX Item "-moutline-atomics" .PD 0 .IP \fB\-mno\-outline\-atomics\fR 4 .IX Item "-mno-outline-atomics" .PD فراخوانی توابع کمکی برون‌خط (out\-of\-line helpers) را برای پیاده‌سازی عملیات‌های اتمیک (atomic) فعال یا غیرفعال می‌کند. این توابع کمکی در زمان اجرا مشخص خواهند کرد که آیا دستورالعمل‌های LSE از معماری ARMv8.1\-A قابل استفاده هستند یا خیر؛ در غیر این صورت، آن‌ها از دستورالعمل‌های load/store\-exclusive موجود در معماری پایه ARMv8.0 ISA استفاده خواهند کرد. .Sp این گزینه تنها هنگام کامپایل برای مجموعه دستورالعمل‌های پایه ARMv8.0 قابل اعمال است. در صورت استفاده از نگارش‌های بعدی، مانند \fB\-march=armv8.1\-a\fR یا \fB\-march=armv8\-a+lse\fR، دستورالعمل‌های ARMv8.1\-Atomics به‌طور مستقیم به کار خواهند رفت. همین موضوع در هنگام استفاده از \fB\-mcpu=\fR، زمانی که پردازندهٔ انتخاب‌شده از ویژگی \fBlse\fR پشتیبانی کند نیز صدق می‌کند. این گزینه به‌طور پیش‌فرض فعال است. .IP \fB\-march=\fR\fIname\fR 4 .IX Item "-march=name" نام معماری هدف و در صورت تمایل، یک یا چند تغییردهندهٔ ویژگی (feature modifier) را مشخص می‌کند. این گزینه دارای ساختار \&\fB\-march=\fR\fIarch\fR{\fB+\fR[\fBno\fR]\fIfeature\fR}* است. .Sp جدول زیر مقادیر مجاز برای \fIarch\fR و ویژگی‌هایی را که به‌طور پیش‌فرض فعال می‌کنند خلاصه کرده است: .RS 4 .IP "\fIمقدار arch\fR : \fIمعماری\fR : \fIبه‌طور پیش‌فرض شامل\fR" 4 .IX Item "arch value : Architecture : Includes by default" .PD 0 .IP "\fBarmv8\-a\fR : Armv8\-A : \fB+fp\fR, \fB+simd\fR" 4 .IX Item "armv8-a : Armv8-A : +fp, +simd" .IP "\fBarmv8.1\-a\fR : Armv8.1\-A : \fBarmv8\-a\fR, \fB+crc\fR, \fB+lse\fR, \fB+rdma\fR" 4 .IX Item "armv8.1-a : Armv8.1-A : armv8-a, +crc, +lse, +rdma" .IP "\fBarmv8.2\-a\fR : Armv8.2\-A : \fBarmv8.1\-a\fR" 4 .IX Item "armv8.2-a : Armv8.2-A : armv8.1-a" .IP "\fBarmv8.3\-a\fR : Armv8.3\-A : \fBarmv8.2\-a\fR, \fB+pauth\fR, \fB+fcma\fR, \fB+jscvt\fR" 4 .IX Item "armv8.3-a : Armv8.3-A : armv8.2-a, +pauth, +fcma, +jscvt" .IP "\fBarmv8.4\-a\fR : Armv8.4\-A : \fBarmv8.3\-a\fR, \fB+flagm\fR, \fB+fp16fml\fR, \fB+dotprod\fR, \fB+rcpc2\fR" 4 .IX Item "armv8.4-a : Armv8.4-A : armv8.3-a, +flagm, +fp16fml, +dotprod, +rcpc2" .IP "\fBarmv8.5\-a\fR : Armv8.5\-A : \fBarmv8.4\-a\fR, \fB+sb\fR, \fB+ssbs\fR, \fB+predres\fR, \fB+frintts\fR, \fB+flagm2\fR" 4 .IX Item "armv8.5-a : Armv8.5-A : armv8.4-a, +sb, +ssbs, +predres, +frintts, +flagm2" .IP "\fBarmv8.6\-a\fR : Armv8.6\-A : \fBarmv8.5\-a\fR, \fB+bf16\fR, \fB+i8mm\fR" 4 .IX Item "armv8.6-a : Armv8.6-A : armv8.5-a, +bf16, +i8mm" .IP "\fBarmv8.7\-a\fR : Armv8.7\-A : \fBarmv8.6\-a\fR, \fB+wfxt\fR, \fB+xs\fR" 4 .IX Item "armv8.7-a : Armv8.7-A : armv8.6-a, +wfxt, +xs" .IP "\fBarmv8.8\-a\fR : Armv8.8\-a : \fBarmv8.7\-a\fR, \fB+mops\fR" 4 .IX Item "armv8.8-a : Armv8.8-a : armv8.7-a, +mops" .IP "\fBarmv8.9\-a\fR : Armv8.9\-a : \fBarmv8.8\-a\fR" 4 .IX Item "armv8.9-a : Armv8.9-a : armv8.8-a" .IP "\fBarmv9\-a\fR : Armv9\-A : \fBarmv8.5\-a\fR, \fB+sve\fR, \fB+sve2\fR" 4 .IX Item "armv9-a : Armv9-A : armv8.5-a, +sve, +sve2" .IP "\fBarmv9.1\-a\fR : Armv9.1\-A : \fBarmv9\-a\fR, \fB+bf16\fR, \fB+i8mm\fR" 4 .IX Item "armv9.1-a : Armv9.1-A : armv9-a, +bf16, +i8mm" .IP "\fBarmv9.2\-a\fR : Armv9.2\-A : \fBarmv9.1\-a\fR, \fB+wfxt\fR, \fB+xs\fR" 4 .IX Item "armv9.2-a : Armv9.2-A : armv9.1-a, +wfxt, +xs" .IP "\fBarmv9.3\-a\fR : Armv9.3\-A : \fBarmv9.2\-a\fR, \fB+mops\fR" 4 .IX Item "armv9.3-a : Armv9.3-A : armv9.2-a, +mops" .IP "\fBarmv9.4\-a\fR : Armv9.4\-A : \fBarmv9.3\-a\fR, \fB+sve2p1\fR" 4 .IX Item "armv9.4-a : Armv9.4-A : armv9.3-a, +sve2p1" .IP "\fBarmv9.5\-a\fR : Armv9.4\-A : \fBarmv9.4\-a\fR, \fBcpa\fR, \fB+faminmax\fR, \fB+lut\fR" 4 .IX Item "armv9.5-a : Armv9.4-A : armv9.4-a, cpa, +faminmax, +lut" .IP "\fBarmv8\-r\fR : Armv8\-R : \fBarmv8\-r\fR" 4 .IX Item "armv8-r : Armv8-R : armv8-r" .PD .RE .RS 4 .Sp مقدار \fBnative\fR در سیستم‌های محلی مبتنی بر AArch64 GNU/Linux در دسترس است و باعث می‌شود کامپایلر معماری سیستم میزبان را برگزیند. این گزینه در صورتی که کامپایلر نتواند معماری سیستم میزبان را شناسایی کند، هیچ تأثیری نخواهد داشت. هنگامی که \fB\-march=native\fR داده شده و هیچ گزینهٔ \fB\-mcpu\fR یا \fB\-mtune\fR دیگری تعیین نشده باشد، GCC پردازندهٔ میزبان را هم به عنوان پردازندهٔ بهینه‌سازی کارایی و هم برای انتخاب ویژگی‌های معماری برمی‌گزیند؛ یعنی با \fB\-march=native\fR همانند \fB\-mcpu=native\fR رفتار می‌شود. .Sp مقادیر مجاز برای \fIfeature\fR در زیربخش مربوط به \fBaarch64\-feature\-modifiers,,\fR\fB\-march\fR \fBand\fR \fB\-mcpu\fR \&\fBFeature Modifiers\fR فهرست شده‌اند. در صورت تعیین تغییردهنده‌های ویژگی متناقض، ویژگی سمت راست اعمال خواهد شد. .Sp کامپایلر GCC از \fIname\fR برای تعیین نوع دستورالعمل‌هایی که می‌تواند هنگام تولید کد اسمبلی صادر کند استفاده می‌کند. اگر \fB\-march\fR بدون تعیین هیچ‌کدام از گزینه‌های \fB\-mtune\fR یا \fB\-mcpu\fR مشخص شود، کد به‌گونه‌ای بهینه‌سازی می‌شود که در گستره‌ای از پردازنده‌های هدفی که معماری مقصد را پیاده‌سازی کرده‌اند عملکرد مطلوبی داشته باشد. .RE .IP \fB\-mtune=\fR\fIname\fR 4 .IX Item "-mtune=name" نام پردازندهٔ هدفی را مشخص می‌کند که GCC باید کارایی کد را برای آن بهینه‌سازی کند. مقادیر مجاز برای این گزینه عبارتند از: \&\fBgeneric\fR, \fBcortex\-a35\fR, \fBcortex\-a53\fR, \fBcortex\-a55\fR, \&\fBcortex\-a57\fR, \fBcortex\-a72\fR, \fBcortex\-a73\fR, \fBcortex\-a75\fR, \&\fBcortex\-a76\fR, \fBcortex\-a76ae\fR, \fBcortex\-a77\fR, \&\fBcortex\-a65\fR, \fBcortex\-a65ae\fR, \fBcortex\-a34\fR, \&\fBcortex\-a78\fR, \fBcortex\-a78ae\fR, \fBcortex\-a78c\fR, \&\fBares\fR, \fBexynos\-m1\fR, \fBemag\fR, \fBfalkor\fR, \&\fBoryon\-1\fR, \&\fBneoverse\-512tvb\fR, \fBneoverse\-e1\fR, \fBneoverse\-n1\fR, \&\fBneoverse\-n2\fR, \fBneoverse\-v1\fR, \fBneoverse\-v2\fR, \fBgrace\fR, \&\fBneoverse\-v3\fR, \fBneoverse\-v3ae\fR, \fBneoverse\-n3\fR, \fBolympus\fR, \&\fBcortex\-a725\fR, \fBcortex\-x925\fR, \&\fBqdf24xx\fR, \fBsaphira\fR, \fBphecda\fR, \fBxgene1\fR, \fBvulcan\fR, \&\fBocteontx\fR, \fBocteontx81\fR, \fBocteontx83\fR, \&\fBocteontx2\fR, \fBocteontx2t98\fR, \fBocteontx2t96\fR \&\fBocteontx2t93\fR, \fBocteontx2f95\fR, \fBocteontx2f95n\fR, \&\fBocteontx2f95mm\fR, \&\fBa64fx\fR, \fBfujitsu\-monaka\fR, \&\fBthunderx\fR, \fBthunderxt88\fR, \&\fBthunderxt88p1\fR, \fBthunderxt81\fR, \fBtsv110\fR, \&\fBthunderxt83\fR, \fBthunderx2t99\fR, \fBthunderx3t110\fR, \fBzeus\fR, \&\fBcortex\-a57.cortex\-a53\fR, \fBcortex\-a72.cortex\-a53\fR, \&\fBcortex\-a73.cortex\-a35\fR, \fBcortex\-a73.cortex\-a53\fR, \&\fBcortex\-a75.cortex\-a55\fR, \fBcortex\-a76.cortex\-a55\fR, \&\fBcortex\-r82\fR, \fBcortex\-r82ae\fR, \fBcortex\-x1\fR, \fBcortex\-x1c\fR, \&\fBcortex\-x2\fR, \fBcortex\-x3\fR, \fBcortex\-x4\fR, \fBcortex\-a510\fR, \&\fBcortex\-a520\fR, \fBcortex\-a520ae\fR, \fBcortex\-a710\fR, \fBcortex\-a715\fR, \&\fBcortex\-a720\fR, \fBcortex\-a720ae\fR, \fBampere1\fR, \fBampere1a\fR, \&\fBampere1b\fR, \fBcobalt\-100\fR, \fBapple\-m1\fR, \fBapple\-m2\fR, \&\fBapple\-m3\fR و \fBnative\fR. .Sp مقادیر \fBcortex\-a57.cortex\-a53\fR، \fBcortex\-a72.cortex\-a53\fR، \&\fBcortex\-a73.cortex\-a35\fR، \fBcortex\-a73.cortex\-a53\fR، \&\fBcortex\-a75.cortex\-a55\fR، \fBcortex\-a76.cortex\-a55\fR، \&\fBapple\-m1\fR، \fBapple\-m2\fR، \fBapple\-m3\fR و \fBgb10\fR مشخص می‌کنند که GCC باید برای یک سیستم big.LITTLE بهینه‌سازی کند. .Sp مقدار \fBneoverse\-512tvb\fR مشخص می‌کند که GCC باید برای هسته‌های Neoverse تنظیم شود که (الف) SVE را پیاده‌سازی کرده و (ب) پهنای باند برداری کلی ۵۱۲ بیت در چرخه دارند. به عبارت دیگر، این گزینه به GCC اعلام می‌کند کد را برای هسته‌های Neoverse تنظیم کند که می‌توانند ۴ دستور محاسباتی ۱۲۸ بیتی Advanced SIMD در هر چرخه و تعداد معادلی از دستورهای محاسباتی SVE در هر چرخه (۲ دستور برای SVE ۲۵۶ بیتی، ۴ دستور برای SVE ۱۲۸ بیتی) اجرا کنند. این مورد نسبت به بهینه‌سازی برای یک هستهٔ خاص مانند Neoverse V1 کلی‌تر است، اما نسبت به بهینه‌سازی پیش‌فرضی که در ادامه شرح داده شده خاص‌تر می‌باشد. .Sp علاوه بر این، در سیستم‌های محلی AArch64 GNU/Linux، مقدار \&\fBnative\fR کارایی را متناسب با سیستم میزبان بهینه‌سازی می‌کند. اگر کامپایلر نتواند پردازندهٔ سیستم میزبان را شناسایی کند، این گزینه تأثیری نخواهد داشت. .Sp در صورتی که هیچ‌یک از گزینه‌های \fB\-mtune=\fR، \fB\-mcpu=\fR یا \fB\-march=\fR تعیین نشده باشند، کد به‌گونه‌ای تنظیم می‌شود که در بازه‌ای از پردازنده‌های هدف عملکرد مطلوبی داشته باشد. .Sp این گزینه نمی‌تواند دارای پسوند تغییردهندهٔ ویژگی باشد. .IP \fB\-mcpu=\fR\fIname\fR 4 .IX Item "-mcpu=name" نام پردازندهٔ هدف را مشخص می‌کند که می‌تواند به‌طور اختیاری یک یا چند تغییردهندهٔ ویژگی به عنوان پسوند داشته باشد. این گزینه دارای ساختار \&\fB\-mcpu=\fR\fIcpu\fR{\fB+\fR[\fBno\fR]\fIfeature\fR}* است، که در آن مقادیر مجاز برای \fIcpu\fR همان مقادیر موجود برای \fB\-mtune\fR هستند. مقادیر مجاز برای \fIfeature\fR در زیربخش مربوط به \&\fBaarch64\-feature\-modifiers,,\fR\fB\-march\fR \fBand\fR \fB\-mcpu\fR \&\fBFeature Modifiers\fR مستند شده‌اند. در صورت تعیین تغییردهنده‌های ویژگی متناقض، راست‌ترین ویژگی اعمال می‌شود. .Sp کامپایلر GCC از \fIname\fR برای تعیین نوع دستورالعمل‌هایی که می‌تواند هنگام تولید کد اسمبلی صادر کند (مشابه عملکرد \fB\-march\fR) و تعیین پردازندهٔ هدفی که باید برای آن بهینه‌سازی کارایی انجام دهد (مشابه عملکرد \fB\-mtune\fR) استفاده می‌کند. در مواردی که این گزینه همراه با \fB\-march\fR یا \fB\-mtune\fR استفاده شود، آن گزینه‌ها نسبت به بخش مربوطه در این گزینه اولویت دارند. .Sp گزینهٔ \&\fB\-mcpu=neoverse\-512tvb\fR از این رو ویژه است که به یک هستهٔ خاص اشاره نمی‌کند، بلکه به تمام هسته‌های Neoverse اشاره دارد که (الف) SVE را پیاده‌سازی کرده و (ب) پهنای باند برداری کلی ۵۱۲ بیت در هر چرخه دارند. مگر اینکه با \fB\-march\fR بازنویسی شود، \&\fB\-mcpu=neoverse\-512tvb\fR کدی تولید می‌کند که می‌تواند روی هستهٔ Neoverse V1 اجرا شود، زیرا Neoverse V1 نخستین هستهٔ Neoverse با این خصوصیات است. مگر اینکه با \fB\-mtune\fR بازنویسی شود، \&\fB\-mcpu=neoverse\-512tvb\fR کد را همانند \&\fB\-mtune=neoverse\-512tvb\fR بهینه‌سازی می‌کند. .IP \fB\-moverride=\fR\fIstring\fR 4 .IX Item "-moverride=string" تصمیمات بهینه‌سازی اتخاذشده توسط بخش پشتی (back\-end) در پاسخ به سوییچ \&\fB\-mtune=\fR را لغو و بازنویسی می‌کند. نحو، معناشناسی و مقادیر پذیرفته‌شده برای \fIstring\fR در این گزینه، تضمینی برای ثبات و یکپارچگی در نسخه‌های مختلف ندارند. .Sp این گزینه تنها هنگام توسعه و ارتقای GCC مفید واقع می‌شود..IP \fB\-mverbose\-cost\-dump\fR 4 .IX Item "-mverbose-cost-dump" تخلیهٔ پرحجم (verbose) مدل هزینه را در فایل‌های تخلیه اشکال‌زدایی فعال می‌کند. این گزینه برای استفاده هنگام اشکال‌زدایی کامپایلر ارائه شده است. .IP \fB\-mpc\-relative\-literal\-loads\fR 4 .IX Item "-mpc-relative-literal-loads" .PD 0 .IP \fB\-mno\-pc\-relative\-literal\-loads\fR 4 .IX Item "-mno-pc-relative-literal-loads" .PD بارگذاری مقادیر ثابت وابسته به شمارندهٔ برنامه (PC\-relative literal loads) را فعال یا غیرفعال می‌کند. با این گزینه، به استخرهای داده‌های ثابت (literal pools) با استفاده از یک دستورالعمل واحد دسترسی پیدا شده و پس از هر تابع صادر می‌شوند. این کار حداکثر اندازهٔ توابع را به 1MB محدود می‌کند. این حالت به‌طور پیش‌فرض برای \fB\-mcmodel=tiny\fR فعال است. .IP \fB\-msign\-return\-address=\fR\fIscope\fR 4 .IX Item "-msign-return-address=scope" حوزهٔ توابعی که امضای نشانی بازگشت بر آن‌ها اعمال می‌شود را مشخص می‌کند. مقادیر مجاز عبارتند از: \fBnone\fR که امضای نشانی بازگشت را غیرفعال می‌کند، \fBnon\-leaf\fR که امضای اشاره‌گر را برای توابعی که تابع برگ (leaf) نیستند فعال می‌کند، و \fBall\fR که امضای اشاره‌گر را برای همهٔ توابع فعال می‌سازد. مقدار پیش‌فرض \fBnone\fR است. این گزینه منسوخ شده و \fB\-mbranch\-protection\fR جایگزین آن شده است. .IP \fB\-mbranch\-protection=\fR\fInone\fR\fB|\fR\fIstandard\fR\fB|\fR\fIpac\-ret\fR\fB[+\fR\fIleaf\fR\fB+\fR\fIb\-key\fR\fB]|\fR\fIbti\fR\fB|\fR\fIgcs\fR 4 .IX Item "-mbranch-protection=none|standard|pac-ret[+leaf+b-key]|bti|gcs" ویژگی‌های حفاظت از انشعاب (branch protection) مورد استفاده را مشخص می‌کند. \&\fBnone\fR مقدار پیش‌فرض است و تمام انواع حفاظت از انشعاب را غیرفعال می‌کند. \&\fBstandard\fR تمام ویژگی‌های حفاظت از انشعاب را فعال می‌کند. اگر ویژگی‌ای دارای گزینه‌های تنظیمات بیشتری باشد، \fBstandard\fR آن را روی سطح استاندارد خود قرار می‌دهد. \&\fBpac\-ret[+\fR\fIleaf\fR\fB]\fR امضای نشانی بازگشت را در سطح استاندارد فعال می‌کند: امضای توابعی که نشانی بازگشت را با استفاده از a\-key در حافظه ذخیره می‌کنند (توابع غیربرگ عملاً همیشه این کار را انجام می‌دهند). از آرگومان اختیاری \fBleaf\fR می‌توان برای گسترش امضا و گنجاندن توابع برگ استفاده کرد. از آرگومان اختیاری \fBb\-key\fR می‌توان برای امضای توابع با B\-key به‌جای A\-key استفاده کرد. \&\fBbti\fR سازوکار شناسایی مقصد انشعاب (branch target identification) را فعال می‌کند. \&\fBgcs\fR تولید کد سازگار با پشتهٔ کنترل محافظت‌شده (guarded control stack) را فعال می‌کند. .IP \fB\-mharden\-sls=\fR\fIopts\fR 4 .IX Item "-mharden-sls=opts" مقاوم‌سازی کامپایلر در برابر حدس مستقیم خطی (SLS) را فعال می‌کند. \&\fIopts\fR فهرستی از گزینه‌های زیر است که با ویرگول از هم جدا شده‌اند: .RS 4 .IP \fBretbr\fR 4 .IX Item "retbr" .PD 0 .IP \fBblr\fR 4 .IX Item "blr" .PD .RE .RS 4 .Sp علاوه بر این، \fB\-mharden\-sls=all\fR تمام مقاوم‌سازی‌های SLS را فعال کرده در حالی که \fB\-mharden\-sls=none\fR تمام آن‌ها را غیرفعال می‌سازد. .RE .IP \fB\-mearly\-ra=\fR\fIscope\fR 4 .IX Item "-mearly-ra=scope" زمان فعال‌سازی مرحلهٔ زودهنگام تخصیص ثبات (early register allocation pass) را تعیین می‌کند. این مرحله پیش از زمان‌بندی دستورالعمل‌ها اجرا شده و تلاش می‌کند تخصیصی بدون سرریز (spill\-free) برای کدهای ممیز شناور و برداری بیابد. همچنین تلاش می‌کند از دستورالعمل‌های چندثباتی گام‌دار (strided multi-register)، مانند LD1 و ST1 گام‌دار در SME2 استفاده کند. .Sp مقادیر ممکن برای \fIscope\fR عبارتند از: \fIall\fR که این مرحله را روی تمام توابع اجرا می‌کند؛ \fIstrided\fR که آن را روی توابعی که به دستورالعمل‌های چندثباتی گام‌دار دسترسی دارند اجرا می‌نماید؛ و \fInone\fR که این مرحله را غیرفعال می‌کند. .Sp \&\fB\-mearly\-ra=all\fR مقدار پیش‌فرض برای سطوح بهینه‌سازی \fB\-O2\fR و بالاتر، و همچنین برای \fB\-Os\fR است. در غیر این صورت مقدار پیش‌فرض \fB\-mearly\-ra=none\fR است. .IP \fB\-mearly\-ldp\-fusion\fR 4 .IX Item "-mearly-ldp-fusion" نسخه‌ای از مرحلهٔ ادغام جفت‌های بارگذاری/ذخیره‌سازی در AArch64 را فعال می‌کند که پیش از تخصیص ثبات اجرا می‌شود. این گزینه به‌طور پیش‌فرض در \fB\-O\fR و بالاتر فعال است. .IP \fB\-mlate\-ldp\-fusion\fR 4 .IX Item "-mlate-ldp-fusion" نسخه‌ای از مرحلهٔ ادغام جفت‌های بارگذاری/ذخیره‌سازی در AArch64 را فعال می‌کند که پس از تخصیص ثبات اجرا می‌شود. این گزینه به‌طور پیش‌فرض در \fB\-O\fR و بالاتر فعال است. .IP \fB\-msve\-vector\-bits=\fR\fIbits\fR 4 .IX Item "-msve-vector-bits=bits" تعداد بیت‌ها را در یک ثبات برداری SVE تعیین می‌کند. این گزینه فقط زمانی اعمال می‌شود که SVE فعال باشد. .Sp کامپایلر GCC از دو حالت تولید کد SVE پشتیبانی می‌کند: خروجی «ناآگاه از طول بردار» (vector\-length agnostic) که با هر اندازه‌ای از ثبات برداری کار می‌کند و خروجی «خاص طول بردار» (vector\-length specific) که به GCC اجازه می‌دهد در صورتی که برای بهینه‌سازی مفید باشد، فرضیاتی دربارهٔ طول بردار لحاظ کند. مقادیر ممکن برای \fBbits\fR عبارتند از: \fBscalable\fR، \fB128\fR، \fB256\fR، \fB512\fR، \fB1024\fR و \fB2048\fR. مشخص کردن \fBscalable\fR خروجی ناآگاه از طول بردار را انتخاب می‌کند. در حال حاضر \fB\-msve\-vector\-bits=128\fR نیز برای مقصدهای big\-endian خروجی ناآگاه از طول بردار تولید می‌کند. تمامی مقادیر دیگر کدهایی با طول بردار خاص تولید می‌کنند. رفتار این مقادیر ممکن است در نسخه‌های بعدی تغییر کند و به هیچ مقداری جز \fBscalable\fR نباید برای تولید کدی که بین طول‌های مختلف بردار سخت‌افزاری SVE سازگار و قابل‌حمل (portable) باشد تکیه کرد. .Sp مقدار پیش‌فرض \fB\-msve\-vector\-bits=scalable\fR است که کد ناآگاه از طول بردار تولید می‌کند. .IP \fB\-Wexperimental\-fmv\-target\fR 4 .IX Item "-Wexperimental-fmv-target" دربارهٔ استفاده از نسخه‌بندی چندگانهٔ توابع (FMV) به‌صورت آزمایشی هشدار می‌دهد. مشخصات Arm C Language Extension برای ویژگی Function Multi Versioning در وضعیت بتا بوده و ممکن است دستخوش تغییر شود. هرگونه استفاده از FMV با این تذکر همراه است که احتمال تغییر رفتار و ناسازگاری در آینده وجود دارد. .PP اصلاح‌کننده‌های ویژگی برای \fB\-march\fR و \fB\-mcpu\fR .IX Subsection "-march and -mcpu Feature Modifiers" .PP اصلاح‌کننده‌های ویژگی که با \fB\-march\fR و \fB\-mcpu\fR استفاده می‌شوند می‌توانند هر یک از موارد زیر و معکوس آن‌ها یعنی \fBno\fR\fIfeature\fR باشند: .IP \fBcrc\fR 4 .IX Item "crc" افزونهٔ CRC را فعال می‌کند. این گزینه به‌طور پیش‌فرض برای \fB\-march=armv8.1\-a\fR فعال است. .IP \fBcrypto\fR 4 .IX Item "crypto" افزونهٔ Crypto را فعال می‌کند. این گزینه همچنین دستورالعمل‌های Advanced SIMD و ممیز شناور (floating\-point) را فعال می‌سازد. .IP \fBfp\fR 4 .IX Item "fp" دستورالعمل‌های ممیز شناور را فعال می‌کند. این گزینه به‌طور پیش‌فرض برای تمامی مقادیر ممکنِ گزینه‌های \fB\-march\fR و \fB\-mcpu\fR فعال است. .IP \fBsimd\fR 4 .IX Item "simd" دستورالعمل‌های Advanced SIMD را فعال می‌کند. این گزینه همچنین دستورالعمل‌های ممیز شناور را فعال می‌سازد. این گزینه به‌طور پیش‌فرض برای تمامی مقادیر ممکنِ گزینه‌های \fB\-march\fR و \fB\-mcpu\fR فعال است. .IP \fBsve\fR 4 .IX Item "sve" دستورالعمل‌های Scalable Vector Extension را فعال می‌کند. این گزینه همچنین دستورالعمل‌های Advanced SIMD و ممیز شناور را فعال می‌سازد. .IP \fBlse\fR 4 .IX Item "lse" دستورالعمل‌های Large System Extension را فعال می‌کند. این گزینه به‌طور پیش‌فرض برای \fB\-march=armv8.1\-a\fR فعال است. .IP \fBrdma\fR 4 .IX Item "rdma" دستورالعمل‌های Round Double Multiply Accumulate را فعال می‌کند. این گزینه به‌طور پیش‌فرض برای \fB\-march=armv8.1\-a\fR فعال است. .IP \fBfp16\fR 4 .IX Item "fp16" افزونهٔ FP16 را فعال می‌کند. این گزینه همچنین دستورالعمل‌های ممیز شناور را فعال می‌سازد. .IP \fBfp16fml\fR 4 .IX Item "fp16fml" افزونهٔ FP16 fmla را فعال می‌کند. این گزینه همچنین افزونه‌های FP16 و دستورالعمل‌های ممیز شناور را فعال می‌سازد. این گزینه به‌طور پیش‌فرض برای \fB\-march=armv8.4\-a\fR فعال است. استفاده از این گزینه در معماری‌های پیش از Armv8.2\-A پشتیبانی نمی‌شود. .IP \fBrcpc\fR 4 .IX Item "rcpc" افزونهٔ RCpc را فعال می‌کند. این گزینه استفاده از دستورالعمل‌های LDAPR را برای معناشناسی اتمیک load\-acquire ممکن ساخته و آن را به اسمبلر منتقل می‌کند، که به دستورهای اسمبلی درون‌خطی (inline asm) امکان می‌دهد از دستورالعمل‌های افزونهٔ RCpc استفاده کنند. .IP \fBdotprod\fR 4 .IX Item "dotprod" افزونهٔ Dot Product را فعال می‌کند. این گزینه همچنین دستورالعمل‌های Advanced SIMD را فعال می‌سازد. .IP \fBaes\fR 4 .IX Item "aes" افزونهٔ رمزنگاری aes و pmull مربوط به Armv8\-a را فعال می‌کند. این گزینه همچنین دستورالعمل‌های Advanced SIMD را فعال می‌سازد. .IP \fBsha2\fR 4 .IX Item "sha2" افزونهٔ رمزنگاری sha2 مربوط به Armv8\-a را فعال می‌کند. این گزینه همچنین دستورالعمل‌های Advanced SIMD را فعال می‌سازد. .IP \fBsha3\fR 4 .IX Item "sha3" افزونهٔ رمزنگاری sha512 و sha3 را فعال می‌کند. این گزینه همچنین دستورالعمل‌های Advanced SIMD را فعال می‌سازد. استفاده از این گزینه در معماری‌های پیش از Armv8.2\-A پشتیبانی نمی‌شود. .IP \fBsm4\fR 4 .IX Item "sm4" افزونهٔ رمزنگاری sm3 و sm4 را فعال می‌کند. این گزینه همچنین دستورالعمل‌های Advanced SIMD را فعال می‌سازد. استفاده از این گزینه در معماری‌های پیش از Armv8.2\-A پشتیبانی نمی‌شود. .IP \fBprofile\fR 4 .IX Item "profile" افزونهٔ ارزیابی آماری کارایی (Statistical Profiling) را فعال می‌کند. این گزینه صرفاً برای فعال‌سازی افزونه در سطح اسمبلر است و بر تولید کد تأثیری نمی‌گذارد. .IP \fBrng\fR 4 .IX Item "rng" دستورالعمل‌های تولید اعداد تصادفی در Armv8.5\-a را فعال می‌کند. این گزینه صرفاً برای فعال‌سازی افزونه در سطح اسمبلر است و بر تولید کد تأثیری نمی‌گذارد. .IP \fBmemtag\fR 4 .IX Item "memtag" افزونه‌های برچسب‌گذاری حافظه (Memory Tagging Extensions) در Armv8.5\-a را فعال می‌کند. استفاده از این گزینه در معماری‌های پیش از Armv8.5\-A پشتیبانی نمی‌شود..IP \fBsb\fR 4 .IX Item "sb" دستور Speculation Barrier در Armv8\-a را فعال می‌کند. این گزینه صرفاً برای فعال‌سازی افزونه در سطح اسمبلر است و بر تولید کد تأثیری نمی‌گذارد. این گزینه به‌طور پیش‌فرض برای \fB\-march=armv8.5\-a\fR فعال است. .IP \fBssbs\fR 4 .IX Item "ssbs" دستور Speculative Store Bypass Safe در Armv8\-a را فعال می‌کند. این گزینه صرفاً برای فعال‌سازی افزونه در سطح اسمبلر است و بر تولید کد تأثیری نمی‌گذارد. این گزینه به‌طور پیش‌فرض برای \fB\-march=armv8.5\-a\fR فعال است. .IP \fBpredres\fR 4 .IX Item "predres" دستورهای Armv8\-a Execution and Data Prediction Restriction را فعال می‌کند. این گزینه صرفاً برای فعال‌سازی افزونه در سطح اسمبلر است و بر تولید کد تأثیری نمی‌گذارد. این گزینه به‌طور پیش‌فرض برای \&\fB\-march=armv8.5\-a\fR فعال است. .IP \fBsve2\fR 4 .IX Item "sve2" افزونهٔ Armv8\-a Scalable Vector Extension 2 را فعال می‌کند. این گزینه همچنین دستورهای SVE را فعال می‌سازد. .IP \fBsve2\-bitperm\fR 4 .IX Item "sve2-bitperm" دستورهای SVE2 bitperm را فعال می‌کند. این گزینه همچنین دستورهای SVE2 را فعال می‌سازد. .IP \fBsve2\-sm4\fR 4 .IX Item "sve2-sm4" دستورهای SVE2 sm4 را فعال می‌کند. این گزینه همچنین دستورهای SVE2 را فعال می‌سازد. .IP \fBsve2\-aes\fR 4 .IX Item "sve2-aes" دستورهای SVE2 aes را فعال می‌کند. این گزینه همچنین دستورهای SVE2 را فعال می‌سازد. .IP \fBsve2\-sha3\fR 4 .IX Item "sve2-sha3" دستورهای SVE2 sha3 را فعال می‌کند. این گزینه همچنین دستورهای SVE2 را فعال می‌سازد. .IP \fBsve2p1\fR 4 .IX Item "sve2p1" دستورهای SVE2.1 را فعال می‌کند. این گزینه همچنین دستورهای SVE2 را فعال می‌سازد. .IP \fBtme\fR 4 .IX Item "tme" افزونهٔ Transactional Memory Extension را فعال می‌کند. .IP \fBi8mm\fR 4 .IX Item "i8mm" دستورهای ضرب ماتریسی عدد صحیح ۸ بیتی (8\-bit Integer Matrix Multiply) را فعال می‌کند. این گزینه همچنین دستورهای Advanced SIMD و ممیز شناور را فعال می‌سازد. این گزینه به‌طور پیش‌فرض برای \fB\-march=armv8.6\-a\fR فعال است. استفاده از این گزینه برای معماری‌های پیش از Armv8.2\-A پشتیبانی نمی‌شود. .IP \fBf32mm\fR 4 .IX Item "f32mm" دستورهای ضرب ماتریسی ممیز شناور ۳۲ بیتی (32\-bit Floating point Matrix Multiply) را فعال می‌کند. این گزینه همچنین دستورهای SVE را فعال می‌سازد. استفاده از این گزینه با معماری‌های پیش از Armv8.2\-A پشتیبانی نمی‌شود. .IP \fBf64mm\fR 4 .IX Item "f64mm" دستورهای ضرب ماتریسی ممیز شناور ۶۴ بیتی (64\-bit Floating point Matrix Multiply) را فعال می‌کند. این گزینه همچنین دستورهای SVE را فعال می‌سازد. استفاده از این گزینه با معماری‌های پیش از Armv8.2\-A پشتیبانی نمی‌شود. .IP \fBbf16\fR 4 .IX Item "bf16" دستورهای ممیز شناور با دقت نیمه brain (یا brain half\-precision floating\-point) را فعال می‌کند. این گزینه همچنین دستورهای Advanced SIMD و ممیز شناور را فعال می‌سازد. این گزینه به‌طور پیش‌فرض برای \fB\-march=armv8.6\-a\fR فعال است. استفاده از این گزینه با معماری‌های پیش از Armv8.2\-A پشتیبانی نمی‌شود. .IP \fBls64\fR 4 .IX Item "ls64" دستورهای بارگذاری و ذخیره‌سازی اتمیک ۶۴ بایتی را برای شتاب‌دهنده‌ها فعال می‌کند. .IP \fBmops\fR 4 .IX Item "mops" دستورهایی را برای شتاب‌بخشی به عملیات حافظه مانند \f(CW\*(C`memcpy\*(C'\fR، \&\f(CW\*(C`memmove\*(C'\fR و \f(CW\*(C`memset\*(C'\fR فعال می‌کند. این گزینه به‌طور پیش‌فرض برای \&\fB\-march=armv8.8\-a\fR فعال است. .IP \fBflagm\fR 4 .IX Item "flagm" افزونهٔ دستورهای Flag Manipulation را فعال می‌کند. .IP \fBflagm2\fR 4 .IX Item "flagm2" دستورهای تبدیل پرچم FlagM2 را فعال می‌کند. .IP \fBpauth\fR 4 .IX Item "pauth" افزونهٔ احراز اصالت اشاره‌گر (Pointer Authentication Extension) را فعال می‌کند. .IP \fBcssc\fR 4 .IX Item "cssc" دستورهای Common Short Sequence Compression را فعال می‌کند. .IP \fBsme\fR 4 .IX Item "sme" افزونهٔ Scalable Matrix Extension را فعال می‌کند. این گزینه تنها زمانی پشتیبانی می‌شود که SVE2 نیز فعال باشد. .IP \fBsme\-i16i64\fR 4 .IX Item "sme-i16i64" افزونهٔ FEAT_SME_I16I64 برای SME را فعال می‌کند. این گزینه همچنین دستورهای SME را فعال می‌سازد. .IP \fBsme\-f64f64\fR 4 .IX Item "sme-f64f64" افزونهٔ FEAT_SME_F64F64 برای SME را فعال می‌کند. این گزینه همچنین دستورهای SME را فعال می‌سازد. .IP \fBsme2\fR 4 .IX Item "sme2" افزونهٔ Scalable Matrix Extension 2 را فعال می‌کند. این گزینه همچنین دستورهای SME را فعال می‌سازد. .IP \fBsme\-b16b16\fR 4 .IX Item "sme-b16b16" افزونهٔ FEAT_SME_B16B16 برای SME را فعال می‌کند. این گزینه همچنین دستورهای SME2 و SVE_B16B16 را فعال می‌سازد. .IP \fBsme\-f16f16\fR 4 .IX Item "sme-f16f16" افزونهٔ FEAT_SME_F16F16 برای SME را فعال می‌کند. این گزینه همچنین دستورهای SME2 را فعال می‌سازد. .IP \fBsme2p1\fR 4 .IX Item "sme2p1" افزونهٔ Scalable Matrix Extension نسخهٔ ۲.۱ را فعال می‌کند. این گزینه همچنین دستورهای SME2 را فعال می‌سازد. .IP \fBfcma\fR 4 .IX Item "fcma" افزونه‌های SIMD برای اعداد مختلط را فعال می‌کند. .IP \fBjscvt\fR 4 .IX Item "jscvt" دستور تبدیل جاوااسکریپت \f(CW\*(C`fjcvtzs\*(C'\fR را فعال می‌کند. .IP \fBfrintts\fR 4 .IX Item "frintts" دستورهای گرد کردن ممیز شناور به مقدار صحیح را فعال می‌کند. .IP \fBwfxt\fR 4 .IX Item "wfxt" دستورهای \f(CW\*(C`wfet\*(C'\fR و \f(CW\*(C`wfit\*(C'\fR را فعال می‌کند. .IP \fBxs\fR 4 .IX Item "xs" افزونهٔ مشخصهٔ حافظهٔ XS را فعال می‌کند. .IP \fBlse128\fR 4 .IX Item "lse128" افزونهٔ دستورهای اتمیک ۱۲۸ بیتی LSE128 را فعال می‌کند. این گزینه همچنین دستورهای LSE را فعال می‌سازد. .IP \fBd128\fR 4 .IX Item "d128" پشتیبانی از دستورهای خواندن/نوشتن ثبات‌های سیستمی ۱۲۸ بیتی را فعال می‌کند. این گزینه همچنین افزونهٔ LSE128 را فعال می‌سازد. .IP \fBgcs\fR 4 .IX Item "gcs" پشتیبانی از افزونهٔ Guarded Control Stack در Armv9.4\-a را فعال می‌کند. .IP \fBthe\fR 4 .IX Item "the" پشتیبانی از افزونهٔ translation hardening در Armv8.9\-a/9.4\-a را فعال می‌کند. .IP \fBrcpc2\fR 4 .IX Item "rcpc2" افزونهٔ RCpc2 را فعال می‌کند. .IP \fBrcpc3\fR 4 .IX Item "rcpc3" افزونهٔ RCpc3 (سازگاری آزادسازی یا Release Consistency) را فعال می‌کند. .IP \fBfp8\fR 4 .IX Item "fp8" افزونهٔ fp8 (ممیز شناور ۸ بیتی) را فعال می‌کند. .IP \fBfp8fma\fR 4 .IX Item "fp8fma" افزونهٔ ضرب\-جمع (multiply accumulate) برای fp8 (ممیز شناور ۸ بیتی) را فعال می‌کند. .IP \fBssve\-fp8fma\fR 4 .IX Item "ssve-fp8fma" افزونهٔ ضرب\-جمع برای fp8 (ممیز شناور ۸ بیتی) در حالت جریانی (streaming mode) را فعال می‌کند. .IP \fBfp8dot4\fR 4 .IX Item "fp8dot4" افزونهٔ ضرب نقطه‌ای ۴‌تایی (4\-way dot product) از fp8 (ممیز شناور ۸ بیتی) به دقت یگانه (single\-precision) را فعال می‌کند. .IP \fBssve\-fp8dot4\fR 4 .IX Item "ssve-fp8dot4" افزونهٔ ضرب نقطه‌ای ۴‌تایی از fp8 (ممیز شناور ۸ بیتی) به دقت یگانه را در حالت جریانی فعال می‌کند. .IP \fBfp8dot2\fR 4 .IX Item "fp8dot2" افزونهٔ ضرب نقطه‌ای ۲‌تایی (2\-way dot product) از fp8 (ممیز شناور ۸ بیتی) به دقت نیمه (half\-precision) را فعال می‌کند. .IP \fBssve\-fp8dot2\fR 4 .IX Item "ssve-fp8dot2" افزونهٔ ضرب نقطه‌ای ۲‌تایی از fp8 (ممیز شناور ۸ بیتی) به دقت نیمه را در حالت جریانی فعال می‌کند. .IP \fBfaminmax\fR 4 .IX Item "faminmax" افزونهٔ بیشینه/کمینه قدر مطلق ممیز شناور (Floating Point Absolute Maximum/Minimum) را فعال می‌کند. .IP \fBlut\fR 4 .IX Item "lut" افزونهٔ Lookup Table (جدول جست‌وجو) را فعال می‌کند. .IP \fBcpa\fR 4 .IX Item "cpa" دستورهای Checked Pointer Arithmetic را فعال می‌کند. .IP \fBsve\-b16b16\fR 4 .IX Item "sve-b16b16" افزونهٔ SVE non\-widening brain floating\-point (\f(CW\*(C`bf16\*(C'\fR) را فعال می‌کند. این گزینه تنها زمانی اثرگذار است که \f(CW\*(C`sve2\*(C'\fR یا \f(CW\*(C`sme2\*(C'\fR نیز فعال باشند..PP ویژگی \fBcrypto\fR مستلزم \fBaes\fR، \fBsha2\fR و \fBsimd\fR است، که خود مستلزم \fBfp\fR می‌باشد. در مقابل، \fBnofp\fR مستلزم \fBnosimd\fR است که آن نیز مستلزم \&\fBnocrypto\fR، \fBnoaes\fR و \fBnosha2\fR می‌باشد. .PP \fIگزینه‌های Adapteva Epiphany\fR .IX Subsection "Adapteva Epiphany Options" .PP این گزینه‌های \fB\-m\fR برای Adapteva Epiphany تعریف شده‌اند: .IP \fB\-mhalf\-reg\-file\fR 4 .IX Item "-mhalf-reg-file" هیچ ثباتی در بازهٔ \f(CW\*(C`r32\*(C'\fR...\f(CW\*(C`r63\*(C'\fR تخصیص داده نشود. این امر اجازه می‌دهد کد روی گونه‌های سخت‌افزاری که فاقد این ثبات‌ها هستند اجرا شود. .IP \fB\-mprefer\-short\-insn\-regs\fR 4 .IX Item "-mprefer-short-insn-regs" ترجیحاً ثبات‌هایی را تخصیص می‌دهد که اجازهٔ تولید دستورالعمل‌های کوتاه را می‌دهند. این کار می‌تواند به افزایش تعداد دستورالعمل‌ها منجر شود، بنابراین ممکن است اندازهٔ کلی کد را کاهش یا افزایش دهد. .IP \fB\-mbranch\-cost=\fR\fInum\fR 4 .IX Item "-mbranch-cost=num" هزینهٔ انشعاب‌ها را تقریباً برابر با \fInum\fR دستورالعمل «ساده» تنظیم می‌کند. این هزینه صرفاً یک روش تقریبی (heuristic) است و تضمینی برای تولید نتایج یکدست در میان نسخه‌های مختلف وجود ندارد. .IP \fB\-mcmove\fR 4 .IX Item "-mcmove" تولید انتقال‌های شرطی (conditional moves) را فعال می‌کند. .IP \fB\-mnops=\fR\fInum\fR 4 .IX Item "-mnops=num" پیش از هر دستورالعمل تولیدشدهٔ دیگر، \fInum\fR دستور NOP درج می‌کند. .IP \fB\-mno\-soft\-cmpsf\fR 4 .IX Item "-mno-soft-cmpsf" برای مقایسه‌های ممیز شناور با دقت یگانه (single-precision)، یک دستورالعمل \f(CW\*(C`fsub\*(C'\fR درج کرده و پرچم‌ها را بررسی می‌کند. این روش سریع‌تر از مقایسهٔ نرم‌افزاری است، اما می‌تواند در حضور NaNها یا هنگامی که دو عدد کوچکِ متفاوت به گونه‌ای مقایسه می‌شوند که تفاضل آن‌ها صفر محاسبه می‌شود، نتایج نادرستی به بار آورد. پیش‌فرض \fB\-msoft\-cmpsf\fR است که از مقایسه‌های نرم‌افزاریِ کندتر اما سازگار با IEEE استفاده می‌کند. .IP \fB\-mstack\-offset=\fR\fInum\fR 4 .IX Item "-mstack-offset=num" آفست (فاصله) میان بالای پشته و اشاره‌گر پشته را تعیین می‌کند. به‌عنوان مثال، مقدار 8 بدین معناست که هشت بایت در بازهٔ \f(CW\*(C`sp+0...sp+7\*(C'\fR می‌تواند توسط توابع برگ (leaf functions) بدون تخصیص پشته استفاده شود. مقادیر به غیر از \fB8\fR یا \fB16\fR آزمایش‌نشده هستند و بعید است کار کنند. همچنین توجه داشته باشید که این گزینه ABI را تغییر می‌دهد؛ کامپایل کردن برنامه‌ای با آفست پشته‌ای متفاوت از کتابخانه‌هایی که برنامه با آن‌ها کامپایل شده است عموماً کار نخواهد کرد. این گزینه می‌تواند در صورتی مفید باشد که بخواهید بررسی کنید آیا یک آفست پشتهٔ متفاوت کد بهتری تولید می‌کند یا خیر، اما برای استفادهٔ عملی از یک آفست پشتهٔ متفاوت جهت ساخت برنامه‌های کاربردی، توصیه می‌شود زنجیرهٔ ابزار (toolchain) را با گزینهٔ مناسب \fB\-\-with\-stack\-offset=\fR\fInum\fR پیکربندی کنید. .IP \fB\-mno\-round\-nearest\fR 4 .IX Item "-mno-round-nearest" باعث می‌شود که زمان‌بند (scheduler) فرض کند حالت گرد کردن روی حالت قطع کردن (truncating) تنظیم شده است. پیش‌فرض \fB\-mround\-nearest\fR است. .IP \fB\-mlong\-calls\fR 4 .IX Item "-mlong-calls" اگر توسط یک صفت (attribute) به گونهٔ دیگری مشخص نشده باشد، فرض می‌کند همهٔ فراخوانی‌ها ممکن است فراتر از محدودهٔ آفست دستورالعمل‌های \f(CW\*(C`b\*(C'\fR / \f(CW\*(C`bl\*(C'\fR باشند؛ بنابراین، آدرس تابع را پیش از اجرای یک فراخوانی (که در غیر این صورت مستقیم می‌بود) درون یک ثبات بارگذاری می‌کند. این رفتار پیش‌فرض است. .IP \fB\-mshort\-calls\fR 4 .IX Item "-mshort-calls" اگر توسط یک صفت به گونهٔ دیگری مشخص نشده باشد، فرض می‌کند همهٔ فراخوانی‌های مستقیم در محدودهٔ دستورالعمل‌های \f(CW\*(C`b\*(C'\fR / \f(CW\*(C`bl\*(C'\fR قرار دارند، بنابراین از این دستورالعمل‌ها برای فراخوانی‌های مستقیم استفاده می‌کند. پیش‌فرض \fB\-mlong\-calls\fR است. .IP \fB\-msmall16\fR 4 .IX Item "-msmall16" فرض می‌کند نشانی‌ها می‌توانند به صورت مقادیر ۱۶ بیتی بدون علامت بارگذاری شوند. این مورد شامل نشانی‌های توابعی که معناشناسی \fB\-mlong\-calls\fR برای آن‌ها اعمال شده است، نمی‌شود. .IP \fB\-mfp\-mode=\fR\fImode\fR 4 .IX Item "-mfp-mode=mode" حالت غالب واحد ممیز شناور (FPU) را تنظیم می‌کند. این گزینه حالت ممیز شناوری را که در زمان فراخوانی و بازگشت از تابع ارائه و انتظار می‌رود تعیین می‌کند. منطبق کردن این حالت با حالتی که عمدتاً در آغاز تابع به آن نیاز دارید، می‌تواند با جلوگیری از تعویض‌های غیرضروری حالت، برنامه‌های شما را کوچک‌تر و سریع‌تر کند. .Sp \&\fImode\fR می‌تواند روی یکی از مقادیر زیر تنظیم شود: .RS 4 .IP \fBcaller\fR 4 .IX Item "caller" هر حالتی در ورودی تابع معتبر است، و هنگام بازگشت تابع و زمانی که توابع دیگر را فراخوانی می‌کند، حفظ یا بازیابی می‌شود. این حالت برای کامپایل کتابخانه‌ها یا سایر واحدهای کامپایلی مفید است که ممکن است بخواهید آن‌ها را در برنامه‌های متفاوتی با حالت‌های FPU غالب گوناگون ادغام کنید، و آسودگیِ امکان استفاده از یک فایل شیء (object file) واحد بر سربار اندازه و سرعت ناشی از هرگونه تعویض حالت اضافی که ممکن است در مقایسه با نیاز به انتخاب حالت FPU مشخص‌تر پیش بیاید، برتری دارد. .IP \fBtruncate\fR 4 .IX Item "truncate" این حالتی است که برای محاسبات ممیز شناور با روش گرد کردنِ قطع‌کردن (یعنی گرد کردن به سمت صفر) به کار می‌رود. این شامل تبدیل از ممیز شناور به عدد صحیح نیز می‌گردد. .IP \fBround\-nearest\fR 4 .IX Item "round-nearest" این حالتی است که برای محاسبات ممیز شناور با روش گرد کردن به نزدیک‌ترین یا به عدد زوج (round-to-nearest-or-even) استفاده می‌شود. .IP \fBint\fR 4 .IX Item "int" این حالتی است که برای انجام محاسبات عدد صحیح در FPU، مانند ضرب عدد صحیح، یا ضرب و انباشت (multiply-and-accumulate) عدد صحیح به کار می‌رود. .RE .RS 4 .Sp پیش‌فرض \fB\-mfp\-mode=caller\fR است. .RE .IP \fB\-mno\-split\-lohi\fR 4 .IX Item "-mno-split-lohi" .PD 0 .IP \fB\-mno\-postinc\fR 4 .IX Item "-mno-postinc" .IP \fB\-mno\-postmodify\fR 4 .IX Item "-mno-postmodify" .PD تنظیمات تولید کد که به‌ترتیب تقسیم بارگذاری‌های ۳۲ بیتی، تولید نشانی‌های پس‌افزایشی (post-increment)، و تولید نشانی‌های پس‌اصلاحی (post-modify) را غیرفعال می‌کنند. مقادیر پیش‌فرض عبارت‌اند از \fBmsplit\-lohi\fR، \&\fB\-mpost\-inc\fR و \fB\-mpost\-modify\fR. .IP \fB\-mnovect\-double\fR 4 .IX Item "-mnovect-double" حالت SIMD ترجیحی را به SImode تغییر می‌دهد. پیش‌فرض \&\fB\-mvect\-double\fR است که از DImode به عنوان حالت ترجیحی SIMD استفاده می‌کند. .IP \fB\-max\-vect\-align=\fR\fInum\fR 4 .IX Item "-max-vect-align=num" حداکثر هم‌ترازی برای نوع‌های حالت برداری SIMD. مقدار \&\fInum\fR می‌تواند 4 یا 8 باشد. پیش‌فرض 8 است. توجه داشته باشید که این یک تغییر در ABI است، هرچند که در صورت عدم استفاده از حالت‌های برداری SIMD در مواردی که اندازه یا هم‌ترازی انواع مربوطه را تحت تأثیر قرار می‌دهند، بسیاری از رابط‌های توابع کتابخانه‌ای دست‌نخورده باقی می‌مانند. .IP \fB\-msplit\-vecmove\-early\fR 4 .IX Item "-msplit-vecmove-early" انتقال‌های برداری را پیش از reload به انتقال‌های تک‌کلمه‌ای تقسیم می‌کند. این کار از نظر تئوری می‌تواند تخصیص ثبات بهتری ارائه دهد، اما تاکنون به نظر می‌رسد که در کل نتیجه برعکس بوده است. .IP \fB\-m1reg\-\fR\fIreg\fR 4 .IX Item "-m1reg-reg" ثباتی را برای نگه‌داشتن مقدار ثابت \-1 تعیین می‌کند که بارگذاری مقادیر ثابت منفی کوچک و برخی ماسک‌های بیتی را سریع‌تر می‌سازد. مقادیر مجاز برای \fIreg\fR عبارت‌اند از \fBr43\fR و \fBr63\fR، که استفاده از آن ثبات را به عنوان یک ثبات ثابت مشخص می‌کنند، و \fBnone\fR که به معنای عدم استفاده از ثبات برای این منظور است. پیش‌فرض \fB\-m1reg\-none\fR است. .PP \fIگزینه‌های AMD GCN\fR .IX Subsection "AMD GCN Options" .PP این گزینه‌ها به طور اختصاصی برای پورت AMD GCN تعریف شده‌اند. .IP \fB\-march=\fR\fIgpu\fR 4 .IX Item "-march=gpu" .PD 0 .IP \fB\-mtune=\fR\fIgpu\fR 4 .IX Item "-mtune=gpu" .PD نوع معماری یا بهینه‌سازی (tuning) را برای \fIgpu\fR تنظیم می‌کند. مقادیر پشتیبانی‌شده برای \fIgpu\fR عبارت‌اند از: .RS 4 .IP \fBgfx900\fR 4 .IX Item "gfx900" کامپایل برای دستگاه‌های GCN5 Vega 10 ‏(gfx900). .IP \fBgfx902\fR 4 .IX Item "gfx902" کامپایل برای دستگاه‌های GCN5 Vega gfx902. (آزمایشی) .IP \fBgfx904\fR 4 .IX Item "gfx904" کامپایل برای دستگاه‌های GCN5 Vega gfx904. (آزمایشی) .IP \fBgfx906\fR 4 .IX Item "gfx906" کامپایل برای دستگاه‌های GCN5 Vega 20 ‏(gfx906). .IP \fBgfx908\fR 4 .IX Item "gfx908" کامپایل برای دستگاه‌های سری CDNA1 Instinct MI100 ‏(gfx908). .IP \fBgfx909\fR 4 .IX Item "gfx909" کامپایل برای دستگاه‌های GCN5 Vega gfx909. (آزمایشی) .IP \fBgfx90a\fR 4 .IX Item "gfx90a" کامپایل برای دستگاه‌های سری CDNA2 Instinct MI200 ‏(gfx90a)..IP \fBgfx90c\fR 4 .IX Item "gfx90c" کامپایل برای دستگاه‌های GCN5 Vega 7 (gfx90c). .IP \fBgfx9\-generic\fR 4 .IX Item "gfx9-generic" کامپایل کد عمومی برای دستگاه‌های Vega، قابل اجرا روی زیرمجموعهٔ زیر از دستگاه‌های GFX9: gfx900، gfx902، gfx904، gfx906، gfx909 و gfx90c. (آزمایشی) .IP \fBgfx1030\fR 4 .IX Item "gfx1030" کامپایل برای دستگاه‌های RDNA2 gfx1030 (سری GFX10). .IP \fBgfx1031\fR 4 .IX Item "gfx1031" کامپایل برای دستگاه‌های RDNA2 gfx1031 (سری GFX10). (آزمایشی) .IP \fBgfx1032\fR 4 .IX Item "gfx1032" کامپایل برای دستگاه‌های RDNA2 gfx1032 (سری GFX10). (آزمایشی) .IP \fBgfx1033\fR 4 .IX Item "gfx1033" کامپایل برای دستگاه‌های RDNA2 gfx1033 (سری GFX10). (آزمایشی) .IP \fBgfx1034\fR 4 .IX Item "gfx1034" کامپایل برای دستگاه‌های RDNA2 gfx1034 (سری GFX10). (آزمایشی) .IP \fBgfx1035\fR 4 .IX Item "gfx1035" کامپایل برای دستگاه‌های RDNA2 gfx1035 (سری GFX10). (آزمایشی) .IP \fBgfx1036\fR 4 .IX Item "gfx1036" کامپایل برای دستگاه‌های RDNA2 gfx1036 (سری GFX10). .IP \fBgfx10\-3\-generic\fR 4 .IX Item "gfx10-3-generic" کامپایل کد عمومی برای دستگاه‌های GFX10\-3، قابل اجرا روی gfx1030، gfx1031، gfx1032، gfx1033، gfx1034، gfx1035 و gfx1036. (آزمایشی) .IP \fBgfx1100\fR 4 .IX Item "gfx1100" کامپایل برای دستگاه‌های RDNA3 gfx1100 (سری GFX11). .IP \fBgfx1101\fR 4 .IX Item "gfx1101" کامپایل برای دستگاه‌های RDNA3 gfx1101 (سری GFX11). (آزمایشی) .IP \fBgfx1102\fR 4 .IX Item "gfx1102" کامپایل برای دستگاه‌های RDNA3 gfx1102 (سری GFX11). (آزمایشی) .IP \fBgfx1103\fR 4 .IX Item "gfx1103" کامپایل برای دستگاه‌های RDNA3 gfx1103 (سری GFX11). .IP \fBgfx1150\fR 4 .IX Item "gfx1150" کامپایل برای دستگاه‌های RDNA3 gfx1150 (سری GFX11). (آزمایشی) .IP \fBgfx1151\fR 4 .IX Item "gfx1151" کامپایل برای دستگاه‌های RDNA3 gfx1151 (سری GFX11). (آزمایشی) .IP \fBgfx1152\fR 4 .IX Item "gfx1152" کامپایل برای دستگاه‌های RDNA3 gfx1152 (سری GFX11). (آزمایشی) .IP \fBgfx1153\fR 4 .IX Item "gfx1153" کامپایل برای دستگاه‌های RDNA3 gfx1153 (سری GFX11). (آزمایشی) .IP \fBgfx11\-generic\fR 4 .IX Item "gfx11-generic" کامپایل کد عمومی برای دستگاه‌های GFX11، قابل اجرا روی gfx1100، gfx1101، gfx1102، gfx1103، gfx1150، gfx1151، gfx1152 و gfx1153. (آزمایشی) .RE .RS 4 .RE .IP \fB\-msram\-ecc=on\fR 4 .IX Item "-msram-ecc=on" .PD 0 .IP \fB\-msram\-ecc=off\fR 4 .IX Item "-msram-ecc=off" .IP \fB\-msram\-ecc=any\fR 4 .IX Item "-msram-ecc=any" .PD کامپایل دودویی‌های مناسب برای دستگاه‌هایی با قابلیت SRAM\-ECC فعال، غیرفعال یا در هر یک از این دو حالت. این قابلیت را می‌توان روی برخی دستگاه‌ها به‌ازای هر فرایند فعال کرد. کد کامپایل‌شده باید با حالت دستگاه مطابقت داشته باشد. مقدار پیش‌فرض برای دستگاه‌هایی که از آن پشتیبانی می‌کنند، \&\fBany\fR است. .IP \fB\-mstack\-size=\fR\fIbytes\fR 4 .IX Item "-mstack-size=bytes" مشخص می‌کند چه مقدار فضای پشته به بایت (\fIbytes\fR) برای هر ریسهٔ GPU (جبههٔ موج یا wave\-front) درخواست شود. توجه داشته باشید که ممکن است ریسه‌های بسیار و حافظهٔ دردسترس محدودی وجود داشته باشد. اندازهٔ تخصیص پشته همچنین می‌تواند بر عملکرد زمان اجرا تأثیر بگذارد. مقدار پیش‌فرض هنگام استفاده از OpenACC یا OpenMP برابر 32KB، و در غیر این صورت 1MB است. .IP \fB\-mxnack=on\fR 4 .IX Item "-mxnack=on" .PD 0 .IP \fB\-mxnack=off\fR 4 .IX Item "-mxnack=off" .IP \fB\-mxnack=any\fR 4 .IX Item "-mxnack=any" .PD کامپایل دودویی‌های مناسب برای دستگاه‌هایی با ویژگی XNACK فعال، غیرفعال یا در هر یک از این دو حالت. برخی از دستگاه‌ها همیشه به XNACK نیاز دارند و برخی به کاربر اجازه می‌دهند XNACK را پیکربندی کند. کد کامپایل‌شده باید با حالت دستگاه مطابقت داشته باشد. مقدار پیش‌فرض روی دستگاه‌هایی که از Unified Shared Memory پشتیبانی می‌کنند \fB\-mxnack=any\fR و در غیر این صورت \fB\-mxnack=no\fR است. .PP \fIگزینه‌های ARC\fR .IX Subsection "ARC Options" .PP گزینه‌های زیر گونهٔ معماری‌ای را که کد برای آن کامپایل می‌شود کنترل می‌کنند: .IP \fB\-mbarrel\-shifter\fR 4 .IX Item "-mbarrel-shifter" تولید دستورالعمل‌های پشتیبانی‌شده توسط barrel shifter. این حالت پیش‌فرض است، مگر این‌که \fB\-mcpu=ARC601\fR یا \fB\-mcpu=ARCEM\fR فعال باشد. .IP \fB\-mjli\-always\fR 4 .IX Item "-mjli-always" اجبار به فراخوانی یک تابع با استفاده از دستورالعمل jli_s. این گزینه فقط برای معماری ARCv2 معتبر است. .IP \fB\-mcpu=\fR\fIcpu\fR 4 .IX Item "-mcpu=cpu" تنظیم نوع معماری، نحوهٔ استفاده از ثبات‌ها و پارامترهای زمان‌بندی دستورالعمل‌ها برای \fIcpu\fR. همچنین گزینه‌های نام‌مستعار میان‌بری برای سازگاری با گذشته و راحتی کار در دسترس هستند. مقادیر پشتیبانی‌شده برای \fIcpu\fR عبارت‌اند از: .RS 4 .IP \fBarc600\fR 4 .IX Item "arc600" کامپایل برای ARC600. نام‌های مستعار: \fB\-mA6\fR، \fB\-mARC600\fR. .IP \fBarc601\fR 4 .IX Item "arc601" کامپایل برای ARC601. نام مستعار: \fB\-mARC601\fR. .IP \fBarc700\fR 4 .IX Item "arc700" کامپایل برای ARC700. نام‌های مستعار: \fB\-mA7\fR، \fB\-mARC700\fR. هنگام پیکربندی با \fB\-\-with\-cpu=arc700\fR، این مقدار پیش‌فرض است. .IP \fBarcem\fR 4 .IX Item "arcem" کامپایل برای ARC EM. .IP \fBarchs\fR 4 .IX Item "archs" کامپایل برای ARC HS. .IP \fBem\fR 4 .IX Item "em" کامپایل برای پردازندهٔ ARC EM بدون افزونه‌های سخت‌افزاری. .IP \fBem4\fR 4 .IX Item "em4" کامپایل برای پردازندهٔ ARC EM4. .IP \fBem4_dmips\fR 4 .IX Item "em4_dmips" کامپایل برای پردازندهٔ ARC EM4 DMIPS. .IP \fBem4_fpus\fR 4 .IX Item "em4_fpus" کامپایل برای پردازندهٔ ARC EM4 DMIPS همراه با افزونهٔ ممیز شناور با دقت یگانه (single\-precision). .IP \fBem4_fpuda\fR 4 .IX Item "em4_fpuda" کامپایل برای پردازندهٔ ARC EM4 DMIPS همراه با ممیز شناور با دقت یگانه و دستورالعمل‌های کمکی دقت دوگانه (double assist). .IP \fBhs\fR 4 .IX Item "hs" کامپایل برای پردازندهٔ ARC HS بدون هیچ افزونهٔ سخت‌افزاری به‌جز دستورالعمل‌های اتمیک (atomic). .IP \fBhs34\fR 4 .IX Item "hs34" کامپایل برای پردازندهٔ ARC HS34. .IP \fBhs38\fR 4 .IX Item "hs38" کامپایل برای پردازندهٔ ARC HS38. .IP \fBhs38_linux\fR 4 .IX Item "hs38_linux" کامپایل برای پردازندهٔ ARC HS38 همراه با فعال بودن تمام افزونه‌های سخت‌افزاری. .IP \fBhs4x\fR 4 .IX Item "hs4x" کامپایل برای پردازندهٔ ARC HS4x. .IP \fBhs4xd\fR 4 .IX Item "hs4xd" کامپایل برای پردازندهٔ ARC HS4xD. .IP \fBhs4x_rel31\fR 4 .IX Item "hs4x_rel31" کامپایل برای پردازندهٔ ARC HS4x نگارش 3.10a. .IP \fBarc600_norm\fR 4 .IX Item "arc600_norm" کامپایل برای پردازندهٔ ARC 600 با دستورالعمل‌های فعال‌شدهٔ \f(CW\*(C`norm\*(C'\fR. .IP \fBarc600_mul32x16\fR 4 .IX Item "arc600_mul32x16" کامپایل برای پردازندهٔ ARC 600 با فعال بودن دستورالعمل‌های \f(CW\*(C`norm\*(C'\fR و ضرب 32x16 بیتی. .IP \fBarc600_mul64\fR 4 .IX Item "arc600_mul64" کامپایل برای پردازندهٔ ARC 600 با فعال بودن دستورالعمل‌های خانوادهٔ \&\f(CW\*(C`mul64\*(C'\fR و \f(CW\*(C`norm\*(C'\fR..IP \fBarc601_norm\fR 4 .IX Item "arc601_norm" کامپایل برای پردازندهٔ ARC 601 با فعال بودن دستورالعمل‌های \f(CW\*(C`norm\*(C'\fR. .IP \fBarc601_mul32x16\fR 4 .IX Item "arc601_mul32x16" کامپایل برای پردازندهٔ ARC 601 با فعال بودن دستورالعمل‌های \f(CW\*(C`norm\*(C'\fR و ضرب ۳۲ در ۱۶ بیتی. .IP \fBarc601_mul64\fR 4 .IX Item "arc601_mul64" کامپایل برای پردازندهٔ ARC 601 با فعال بودن دستورالعمل‌های \f(CW\*(C`norm\*(C'\fR و خانوادهٔ \f(CW\*(C`mul64\*(C'\fR. .IP \fBnps400\fR 4 .IX Item "nps400" کامپایل برای ARC 700 بر روی تراشهٔ NPS400. .IP \fBem_mini\fR 4 .IX Item "em_mini" کامپایل برای پیکربندی کمینه‌گرای ARC EM با مجموعه ثبات‌های کاهش‌یافته. .RE .RS 4 .RE .IP \fB\-mdpfp\fR 4 .IX Item "-mdpfp" .PD 0 .IP \fB\-mdpfp\-compact\fR 4 .IX Item "-mdpfp-compact" .PD تولید دستورالعمل‌های FPX با دقت مضاعف (double\-precision)، بهینه‌سازی‌شده برای پیاده‌سازی فشرده (compact). .IP \fB\-mdpfp\-fast\fR 4 .IX Item "-mdpfp-fast" تولید دستورالعمل‌های FPX با دقت مضاعف (double\-precision)، بهینه‌سازی‌شده برای پیاده‌سازی سریع (fast). .IP \fB\-mno\-dpfp\-lrsr\fR 4 .IX Item "-mno-dpfp-lrsr" غیرفعال کردن استفاده از ثبات‌های کمکی افزونهٔ FPX توسط دستورالعمل‌های \f(CW\*(C`lr\*(C'\fR و \f(CW\*(C`sr\*(C'\fR. .IP \fB\-mea\fR 4 .IX Item "-mea" تولید دستورالعمل‌های محاسباتی گسترش‌یافته. در حال حاضر تنها \&\f(CW\*(C`divaw\*(C'\fR، \f(CW\*(C`adds\*(C'\fR، \f(CW\*(C`subs\*(C'\fR و \f(CW\*(C`sat16\*(C'\fR پشتیبانی می‌شوند. تنها برای \fB\-mcpu=ARC700\fR معتبر است. .IP \fB\-mno\-mpy\fR 4 .IX Item "-mno-mpy" دستورالعمل‌های خانوادهٔ \f(CW\*(C`mpy\*(C'\fR برای ARC700 تولید نشوند. این گزینه منسوخ شده است. .IP \fB\-mmul32x16\fR 4 .IX Item "-mmul32x16" تولید دستورالعمل‌های ضرب و ضرب\-انباشت ۳۲ در ۱۶ بیتی. .IP \fB\-mmul64\fR 4 .IX Item "-mmul64" تولید دستورالعمل‌های \f(CW\*(C`mul64\*(C'\fR و \f(CW\*(C`mulu64\*(C'\fR. تنها برای \fB\-mcpu=ARC600\fR معتبر است. .IP \fB\-mnorm\fR 4 .IX Item "-mnorm" تولید دستورالعمل‌های \f(CW\*(C`norm\*(C'\fR. اگر \fB\-mcpu=ARC700\fR اعمال شده باشد، این حالت پیش‌فرض است. .IP \fB\-mspfp\fR 4 .IX Item "-mspfp" .PD 0 .IP \fB\-mspfp\-compact\fR 4 .IX Item "-mspfp-compact" .PD تولید دستورالعمل‌های FPX با دقت یگانه (single\-precision)، بهینه‌سازی‌شده برای پیاده‌سازی فشرده (compact). .IP \fB\-mspfp\-fast\fR 4 .IX Item "-mspfp-fast" تولید دستورالعمل‌های FPX با دقت یگانه (single\-precision)، بهینه‌سازی‌شده برای پیاده‌سازی سریع (fast). .IP \fB\-msimd\fR 4 .IX Item "-msimd" فعال کردن تولید دستورالعمل‌های ARC SIMD از طریق توابع توکار وابسته به هدف. تنها برای \fB\-mcpu=ARC700\fR معتبر است. .IP \fB\-msoft\-float\fR 4 .IX Item "-msoft-float" این گزینه نادیده گرفته می‌شود؛ فقط به منظور سازگاری فراهم شده است. کد ممیز شناور نرم‌افزاری به‌طور پیش‌فرض تولید می‌شود، و این پیش‌فرض می‌تواند با گزینه‌های FPX جایگزین شود؛ \fB\-mspfp\fR، \fB\-mspfp\-compact\fR یا \&\fB\-mspfp\-fast\fR برای دقت یگانه، و \fB\-mdpfp\fR، \&\fB\-mdpfp\-compact\fR یا \fB\-mdpfp\-fast\fR برای دقت مضاعف. .IP \fB\-mswap\fR 4 .IX Item "-mswap" تولید دستورالعمل‌های \f(CW\*(C`swap\*(C'\fR. .IP \fB\-matomic\fR 4 .IX Item "-matomic" این گزینه استفاده از افزونهٔ قفل‌شدهٔ load/store شرطی را برای پیاده‌سازی توابع توکار حافظهٔ اتمیک فعال می‌کند. برای هسته‌های ARC 6xx یا ARC EM در دسترس نیست. .IP \fB\-mdiv\-rem\fR 4 .IX Item "-mdiv-rem" فعال‌سازی دستورالعمل‌های \f(CW\*(C`div\*(C'\fR و \f(CW\*(C`rem\*(C'\fR برای هسته‌های ARCv2. .IP \fB\-mcode\-density\fR 4 .IX Item "-mcode-density" فعال‌سازی دستورالعمل‌های تراکم کد برای ARC EM. این گزینه به‌طور پیش‌فرض برای ARC HS فعال است. .IP \fB\-mll64\fR 4 .IX Item "-mll64" فعال‌سازی عملیات دوگانهٔ load/store برای هسته‌های ARC HS. .IP \fB\-mtp\-regno=\fR\fIregno\fR 4 .IX Item "-mtp-regno=regno" مشخص کردن شمارهٔ ثبات اشاره‌گر ریسه. .IP \fB\-mmpy\-option=\fR\fImulto\fR 4 .IX Item "-mmpy-option=multo" کامپایل کد ARCv2 با یک گزینهٔ طراحی ضرب‌کننده. می‌توانید گزینه را با استفاده از یک رشته یا یک مقدار عددی برای \fImulto\fR مشخص کنید. \&\fBwlh1\fR مقدار پیش‌فرض است. مقادیر شناخته‌شده عبارتند از: .RS 4 .IP \fB0\fR 4 .IX Item "0" .PD 0 .IP \fBnone\fR 4 .IX Item "none" .PD هیچ ضرب‌کننده‌ای در دسترس نیست. .IP \fB1\fR 4 .IX Item "1" .PD 0 .IP \fBw\fR 4 .IX Item "w" .PD ضرب‌کنندهٔ ۱۶ در ۱۶، کاملاً خط‌لوله‌ای (fully pipelined). دستورالعمل‌های زیر فعال می‌شوند: \f(CW\*(C`mpyw\*(C'\fR و \f(CW\*(C`mpyuw\*(C'\fR. .IP \fB2\fR 4 .IX Item "2" .PD 0 .IP \fBwlh1\fR 4 .IX Item "wlh1" .PD ضرب‌کنندهٔ ۳۲ در ۳۲، کاملاً خط‌لوله‌ای (۱ مرحله‌ای). دستورالعمل‌های زیر نیز علاوه بر این فعال می‌شوند: \f(CW\*(C`mpy\*(C'\fR، \f(CW\*(C`mpyu\*(C'\fR، \f(CW\*(C`mpym\*(C'\fR، \f(CW\*(C`mpymu\*(C'\fR و \f(CW\*(C`mpy_s\*(C'\fR. .IP \fB3\fR 4 .IX Item "3" .PD 0 .IP \fBwlh2\fR 4 .IX Item "wlh2" .PD ضرب‌کنندهٔ ۳۲ در ۳۲، کاملاً خط‌لوله‌ای (۲ مرحله‌ای). دستورالعمل‌های زیر نیز علاوه بر این فعال می‌شوند: \f(CW\*(C`mpy\*(C'\fR، \&\f(CW\*(C`mpyu\*(C'\fR، \f(CW\*(C`mpym\*(C'\fR، \f(CW\*(C`mpymu\*(C'\fR و \f(CW\*(C`mpy_s\*(C'\fR. .IP \fB4\fR 4 .IX Item "4" .PD 0 .IP \fBwlh3\fR 4 .IX Item "wlh3" .PD دو ضرب‌کنندهٔ ۱۶ در ۱۶، مسدودکننده (blocking)، ترتیبی. دستورالعمل‌های زیر نیز علاوه بر این فعال می‌شوند: \f(CW\*(C`mpy\*(C'\fR، \&\f(CW\*(C`mpyu\*(C'\fR، \f(CW\*(C`mpym\*(C'\fR، \f(CW\*(C`mpymu\*(C'\fR و \f(CW\*(C`mpy_s\*(C'\fR. .IP \fB5\fR 4 .IX Item "5" .PD 0 .IP \fBwlh4\fR 4 .IX Item "wlh4" .PD یک ضرب‌کنندهٔ ۱۶ در ۱۶، مسدودکننده (blocking)، ترتیبی. دستورالعمل‌های زیر نیز علاوه بر این فعال می‌شوند: \f(CW\*(C`mpy\*(C'\fR، \&\f(CW\*(C`mpyu\*(C'\fR، \f(CW\*(C`mpym\*(C'\fR، \f(CW\*(C`mpymu\*(C'\fR و \f(CW\*(C`mpy_s\*(C'\fR. .IP \fB6\fR 4 .IX Item "6" .PD 0 .IP \fBwlh5\fR 4 .IX Item "wlh5" .PD یک ضرب‌کنندهٔ ۳۲ در ۴، مسدودکننده (blocking)، ترتیبی. دستورالعمل‌های زیر نیز علاوه بر این فعال می‌شوند: \f(CW\*(C`mpy\*(C'\fR، \&\f(CW\*(C`mpyu\*(C'\fR، \f(CW\*(C`mpym\*(C'\fR، \f(CW\*(C`mpymu\*(C'\fR و \f(CW\*(C`mpy_s\*(C'\fR. .IP \fB7\fR 4 .IX Item "7" .PD 0 .IP \fBplus_dmpy\fR 4 .IX Item "plus_dmpy" .PD پشتیبانی از ARC HS SIMD. .IP \fB8\fR 4 .IX Item "8" .PD 0 .IP \fBplus_macd\fR 4 .IX Item "plus_macd" .PD پشتیبانی از ARC HS SIMD..IP \fB9\fR 4 .IX Item "9" .PD 0 .IP \fBplus_qmacw\fR 4 .IX Item "plus_qmacw" .PD پشتیبانی از ARC HS SIMD. .RE .RS 4 .Sp این گزینه تنها برای هسته‌های ARCv2 در دسترس است. .RE .IP \fB\-mfpu=\fR\fIfpu\fR 4 .IX Item "-mfpu=fpu" پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور خاص را برای هسته‌های ARCv2 فعال می‌کند. مقادیر پشتیبانی‌شده برای \fIfpu\fR عبارت‌اند از: .RS 4 .IP \fBfpus\fR 4 .IX Item "fpus" پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت یگانه (single\-precision) را فعال می‌کند. .IP \fBfpud\fR 4 .IX Item "fpud" پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت مضاعف (double\-precision) را فعال می‌کند. افزونهٔ ممیز شناور با دقت یگانه نیز فعال می‌شود. برای ARC EM در دسترس نیست. .IP \fBfpuda\fR 4 .IX Item "fpuda" پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت مضاعف را با استفاده از دستورالعمل‌های کمکی دقت مضاعف فعال می‌کند. افزونهٔ ممیز شناور با دقت یگانه نیز فعال می‌شود. این گزینه تنها برای ARC EM در دسترس است. .IP \fBfpuda_div\fR 4 .IX Item "fpuda_div" پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت مضاعف را با استفاده از دستورالعمل‌های کمکی دقت مضاعف فعال می‌کند. افزونه‌های ممیز شناور با دقت یگانه، ریشهٔ دوم و تقسیم نیز فعال می‌شوند. این گزینه تنها برای ARC EM در دسترس است. .IP \fBfpuda_fma\fR 4 .IX Item "fpuda_fma" پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت مضاعف را با استفاده از دستورالعمل‌های کمکی دقت مضاعف فعال می‌کند. افزونه‌های سخت‌افزاری ممیز شناور با دقت یگانه و ضرب و جمع ترکیب‌شده (fused multiply and add) نیز فعال می‌شوند. این گزینه تنها برای ARC EM در دسترس است. .IP \fBfpuda_all\fR 4 .IX Item "fpuda_all" پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت مضاعف را با استفاده از دستورالعمل‌های کمکی دقت مضاعف فعال می‌کند. تمام افزونه‌های سخت‌افزاری ممیز شناور با دقت یگانه نیز فعال می‌شوند. این گزینه تنها برای ARC EM در دسترس است. .IP \fBfpus_div\fR 4 .IX Item "fpus_div" پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت یگانه، ریشهٔ دوم و تقسیم را فعال می‌کند. .IP \fBfpud_div\fR 4 .IX Item "fpud_div" پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت مضاعف، ریشهٔ دوم و تقسیم را فعال می‌کند. این گزینه شامل گزینهٔ \fBfpus_div\fR نیز می‌شود. برای ARC EM در دسترس نیست. .IP \fBfpus_fma\fR 4 .IX Item "fpus_fma" پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت یگانه و ضرب و جمع ترکیب‌شده را فعال می‌کند. .IP \fBfpud_fma\fR 4 .IX Item "fpud_fma" پشتیبانی از افزونه‌های سخت‌افزاری ممیز شناور با دقت مضاعف و ضرب و جمع ترکیب‌شده را فعال می‌کند. این گزینه شامل گزینهٔ \fBfpus_fma\fR نیز می‌شود. برای ARC EM در دسترس نیست. .IP \fBfpus_all\fR 4 .IX Item "fpus_all" پشتیبانی از تمام افزونه‌های سخت‌افزاری ممیز شناور با دقت یگانه را فعال می‌کند. .IP \fBfpud_all\fR 4 .IX Item "fpud_all" پشتیبانی از تمام افزونه‌های سخت‌افزاری ممیز شناور با دقت یگانه و مضاعف را فعال می‌کند. برای ARC EM در دسترس نیست. .RE .RS 4 .RE .IP "\fB\-mirq\-ctrl\-saved=\fR\fIregister\-range\fR\fB,\fR \fIblink\fR\fB,\fR \fIlp_count\fR" 4 .IX Item "-mirq-ctrl-saved=register-range, blink, lp_count" ثبات‌های همه‌منظوره‌ای را مشخص می‌کند که پردازنده هنگام ورود به وقفه و خروج از آن به‌طور خودکار ذخیره/بازیابی می‌کند. \fIregister\-range\fR به‌صورت دو ثبات که با یک خط تیره از هم جدا شده‌اند تعیین می‌شود. محدودهٔ ثبات‌ها همواره با \f(CW\*(C`r0\*(C'\fR آغاز می‌شود و کران بالای آن ثبات \f(CW\*(C`fp\*(C'\fR است. \&\fIblink\fR و \fIlp_count\fR اختیاری هستند. این گزینه تنها برای هسته‌های ARC EM و ARC HS معتبر است. .IP \fB\-mrgf\-banked\-regs=\fR\fInumber\fR 4 .IX Item "-mrgf-banked-regs=number" تعداد ثبات‌های تکثیرشده در بانک ثبات دوم را هنگام ورود به وقفهٔ سریع مشخص می‌کند. وقفه‌های سریع، وقفه‌هایی با بالاترین سطح اولویت P0 هستند. این وقفه‌ها تنها ثبات‌های PC و STATUS32 را ذخیره می‌کنند تا از تراکنش‌های حافظه در طول توالی ورود و خروج وقفه جلوگیری شود. هنگامی که از وقفه‌های سریع در پردازنده‌ای از خانوادهٔ ARC V2 استفاده می‌کنید، از این گزینه بهره بگیرید. مقادیر مجاز عبارت‌اند از 4، 8، 16 و 32. .IP \fB\-mlpc\-width=\fR\fIwidth\fR 4 .IX Item "-mlpc-width=width" عرض ثبات \f(CW\*(C`lp_count\*(C'\fR را تعیین می‌کند. مقادیر معتبر برای \&\fIwidth\fR برابر با 8، 16، 20، 24، 28 و 32 بیت هستند. عرض پیش‌فرض روی 32 بیت ثابت است. اگر عرض کمتر از 32 باشد، کامپایلر تلاشی برای تبدیل حلقه‌ها در برنامهٔ شما جهت استفاده از سازوکار حلقه با تاخیر صفر (zero\-delay loop) نمی‌کند، مگر اینکه مشخص باشد ثبات \f(CW\*(C`lp_count\*(C'\fR می‌تواند مقدار شمارندهٔ حلقهٔ مورد نیاز را نگه‌داری کند. بسته به عرض مشخص‌شده، کامپایلر و کتابخانهٔ زمان اجرا ممکن است همچنان از سازوکار حلقه برای نیازمندی‌های مختلف استفاده کنند. این گزینه ماکروی \&\f(CW\*(C`_\|_ARC_LPC_WIDTH_\|_\*(C'\fR را با مقدار \fIwidth\fR تعریف می‌کند. .IP \fB\-mrf16\fR 4 .IX Item "-mrf16" این گزینه به کامپایلر دستور می‌دهد کدی برای یک پرونده ثبات (register file) با ۱۶ مدخل تولید کند. این گزینه ماکروی پیش‌پردازندهٔ \f(CW\*(C`_\|_ARC_RF16_\|_\*(C'\fR را تعریف می‌کند. .IP \fB\-mbranch\-index\fR 4 .IX Item "-mbranch-index" استفاده از دستورالعمل‌های \f(CW\*(C`bi\*(C'\fR یا \f(CW\*(C`bih\*(C'\fR را برای پیاده‌سازی جدول‌های پرش فعال می‌کند. .PP گزینه‌های زیر به اسمبلر منتقل می‌شوند و نمادهای ماکروی پیش‌پردازنده را نیز تعریف می‌کنند: .IP \fB\-mdsp\-packa\fR 4 .IX Item "-mdsp-packa" برای فعال‌سازی افزونه‌های DSP Pack A به اسمبلر منتقل می‌شود. همچنین نماد پیش‌پردازندهٔ \f(CW\*(C`_\|_Xdsp_packa\*(C'\fR را تنظیم می‌کند. این گزینه منسوخ شده است. .IP \fB\-mdvbf\fR 4 .IX Item "-mdvbf" برای فعال‌سازی افزونهٔ dual Viterbi butterfly به اسمبلر منتقل می‌شود. همچنین نماد پیش‌پردازندهٔ \f(CW\*(C`_\|_Xdvbf\*(C'\fR را تنظیم می‌کند. این گزینه منسوخ شده است. .IP \fB\-mlock\fR 4 .IX Item "-mlock" برای فعال‌سازی افزونهٔ شرطی locked load/store به اسمبلر منتقل می‌شود. همچنین نماد پیش‌پردازندهٔ \&\f(CW\*(C`_\|_Xlock\*(C'\fR را تنظیم می‌کند. .IP \fB\-mmac\-d16\fR 4 .IX Item "-mmac-d16" به اسمبلر منتقل می‌شود. همچنین نماد پیش‌پردازندهٔ \&\f(CW\*(C`_\|_Xxmac_d16\*(C'\fR را تنظیم می‌کند. این گزینه منسوخ شده است. .IP \fB\-mmac\-24\fR 4 .IX Item "-mmac-24" به اسمبلر منتقل می‌شود. همچنین نماد پیش‌پردازندهٔ \&\f(CW\*(C`_\|_Xxmac_24\*(C'\fR را تنظیم می‌کند. این گزینه منسوخ شده است. .IP \fB\-mrtsc\fR 4 .IX Item "-mrtsc" برای فعال‌سازی دستورالعمل افزونهٔ شمارندهٔ برچسب زمانی ۶۴ بیتی به اسمبلر منتقل می‌شود. همچنین نماد پیش‌پردازندهٔ \&\f(CW\*(C`_\|_Xrtsc\*(C'\fR را تنظیم می‌کند. این گزینه منسوخ شده است. .IP \fB\-mswape\fR 4 .IX Item "-mswape" برای فعال‌سازی دستورالعمل افزونهٔ تعویض ترتیب بایت‌ها به اسمبلر منتقل می‌شود. همچنین نماد پیش‌پردازندهٔ \&\f(CW\*(C`_\|_Xswape\*(C'\fR را تنظیم می‌کند. .IP \fB\-mtelephony\fR 4 .IX Item "-mtelephony" برای فعال‌سازی دستورالعمل‌های تک‌عملوندی و دوعملوندی تلفنی به اسمبلر منتقل می‌شود. همچنین نماد پیش‌پردازندهٔ \&\f(CW\*(C`_\|_Xtelephony\*(C'\fR را تنظیم می‌کند. این گزینه منسوخ شده است. .IP \fB\-mxy\fR 4 .IX Item "-mxy" برای فعال‌سازی افزونهٔ حافظهٔ XY به اسمبلر منتقل می‌شود. همچنین نماد پیش‌پردازندهٔ \f(CW\*(C`_\|_Xxy\*(C'\fR را تنظیم می‌کند. .PP گزینه‌های زیر نحوهٔ حاشیه‌نویسی کد اسمبلی را کنترل می‌کنند: .IP \fB\-misize\fR 4 .IX Item "-misize" دستورالعمل‌های اسمبلر را با آدرس‌های تخمینی حاشیه‌نویسی می‌کند. .IP \fB\-mannotate\-align\fR 4 .IX Item "-mannotate-align" کاری انجام نمی‌دهد. برای سازگاری با نسخه‌های پیشین حفظ شده است. .PP گزینه‌های زیر به پیونددهنده منتقل می‌شوند: .IP \fB\-marclinux\fR 4 .IX Item "-marclinux" برای مشخص کردن استفاده از شبیه‌سازی \f(CW\*(C`arclinux\*(C'\fR به پیونددهنده منتقل می‌شود. این گزینه در زنجیرهٔ ابزارهای ساخته‌شده برای اهداف \&\f(CW\*(C`arc\-linux\-uclibc\*(C'\fR و \f(CW\*(C`arceb\-linux\-uclibc\*(C'\fR هنگامی که پروفایل‌سازی درخواست نشده باشد، به‌طور پیش‌فرض فعال است. .IP \fB\-marclinux_prof\fR 4 .IX Item "-marclinux_prof" برای مشخص کردن استفاده از شبیه‌سازی \&\f(CW\*(C`arclinux_prof\*(C'\fR به پیونددهنده منتقل می‌شود. این گزینه در زنجیرهٔ ابزارهای ساخته‌شده برای اهداف \f(CW\*(C`arc\-linux\-uclibc\*(C'\fR و \&\f(CW\*(C`arceb\-linux\-uclibc\*(C'\fR هنگامی که پروفایل‌سازی درخواست شده باشد، به‌طور پیش‌فرض فعال است..PP گزینه‌های زیر معناشناسی کد تولیدشده را کنترل می‌کنند: .IP \fB\-mlong\-calls\fR 4 .IX Item "-mlong-calls" فراخوانی‌ها را به صورت فراخوانی‌های غیرمستقیم مبتنی بر ثبات تولید می‌کند، و در نتیجه دسترسی به کل دامنه نشانی ۳۲ بیتی را ممکن می‌سازد. .IP \fB\-mmedium\-calls\fR 4 .IX Item "-mmedium-calls" برای فراخوانی‌ها، از محدوده آدرس‌دهی کمتر از ۲۵ بیتی استفاده نمی‌کند، که همان آفستِ در دسترس برای یک دستور branch\-and\-link غیرشرطی است. اجرای شرطی فراخوانی‌های تابع متوقف می‌شود تا امکان استفاده از دامنه ۲۵ بیتی به جای دامنه ۲۱ بیتی با branch\-and\-link شرطی فراهم گردد. این حالت پیش‌فرض برای زنجیره‌ابزارهای ساخته‌شده برای اهداف \f(CW\*(C`arc\-linux\-uclibc\*(C'\fR و \f(CW\*(C`arceb\-linux\-uclibc\*(C'\fR است. .IP "\fB\-G\fR \fInum\fR" 4 .IX Item "-G num" تعاریف داده‌های قابل‌مشاهده از خارج را در بخش داده‌های کوچک (small data) قرار می‌دهد، چنانچه اندازه آن داده‌ها بزرگ‌تر از \fInum\fR بایت نباشد. مقدار پیش‌فرض \&\fInum\fR برای هر پیکربندی ARC برابر ۴، یا در صورت وجود عملیات دوتایی بارگذاری/ذخیره (double load/store) برابر ۸ است. .IP \fB\-mno\-sdata\fR 4 .IX Item "-mno-sdata" مراجع sdata را تولید نمی‌کند. این حالت پیش‌فرض برای زنجیره‌ابزارهای ساخته‌شده برای اهداف \f(CW\*(C`arc\-linux\-uclibc\*(C'\fR و \f(CW\*(C`arceb\-linux\-uclibc\*(C'\fR است. .IP \fB\-mvolatile\-cache\fR 4 .IX Item "-mvolatile-cache" برای ارجاعات volatile، از دسترسی‌های حافظه معمولی دارای حافظه پنهان (cached) استفاده می‌کند. این حالت پیش‌فرض است. .IP \fB\-mno\-volatile\-cache\fR 4 .IX Item "-mno-volatile-cache" دور زدن حافظه پنهان (cache bypass) را برای ارجاعات volatile فعال می‌کند. .PP گزینه‌های زیر تولید کد را دقیق‌تر تنظیم (fine-tune) می‌کنند: .IP \fB\-malign\-call\fR 4 .IX Item "-malign-call" کاری انجام نمی‌دهد. برای سازگاری با نسخه‌های پیشین حفظ شده است. .IP \fB\-mauto\-modify\-reg\fR 4 .IX Item "-mauto-modify-reg" استفاده از تغییر قبل/بعد (pre/post modify) همراه با جابه‌جایی ثبات را فعال می‌کند. .IP \fB\-mbbit\-peephole\fR 4 .IX Item "-mbbit-peephole" کاری انجام نمی‌دهد. برای سازگاری با نسخه‌های پیشین حفظ شده است. .IP \fB\-mno\-brcc\fR 4 .IX Item "-mno-brcc" این گزینه یک گذر (pass) مختص هدف را در \fIarc_reorg\fR جهت تولید دستورالعمل‌های مقایسه و انشعاب (\f(CW\*(C`br\fR\f(CIcc\fR\f(CW\*(C'\fR) غیرفعال می‌کند. این گزینه تاثیری بر تولید این دستورالعمل‌ها از طریق گذر combiner ندارد. .IP \fB\-mcase\-vector\-pcrel\fR 4 .IX Item "-mcase-vector-pcrel" برای فعال‌سازی کوتاه‌سازی جدول case، از جدول‌های switch case وابسته به PC استفاده می‌کند. این حالت پیش‌فرض برای \fB\-Os\fR است. .IP \fB\-mcompact\-casesi\fR 4 .IX Item "-mcompact-casesi" الگوی فشرده \f(CW\*(C`casesi\*(C'\fR را فعال می‌کند. این حالت پیش‌فرض برای \fB\-Os\fR است و تنها برای هسته‌های ARCv1 در دسترس است. این گزینه منسوخ شده است. .IP \fB\-mno\-cond\-exec\fR 4 .IX Item "-mno-cond-exec" گذر ویژه ARCompact را برای تولید دستورالعمل‌های اجرای شرطی غیرفعال می‌کند. .Sp به دلیل زمان‌بندی شکاف تاخیر (delay slot) و برهم‌کنش میان تعداد عملوندها، اندازه مقادیر صریح (literal sizes)، طول دستورالعمل‌ها و پشتیبانی از اجرای شرطی، گذر مستقل از هدف برای تولید اجرای شرطی معمولاً ناکافی است؛ از این رو پورت ARC یک گذر اختصاصی را نگه‌داشته است که تلاش می‌کند پس از انجام تخصیص ثبات، کوتاه‌سازی انشعاب و زمان‌بندی شکاف تاخیر، فرصت‌های بیشتری برای تولید اجرای شرطی بیابد. این گذر عموماً، اما نه همیشه، عملکرد و اندازه کد را به بهای زمان کامپایل بیشتر بهبود می‌بخشد، به همین دلیل گزینه‌ای برای خاموش کردن آن وجود دارد. اگر با دستورالعمل‌های فراخوانی به دلیل شرطی شدن و فراتر رفتن از محدوده آفست مجازشان مشکل دارید، باید استفاده از \&\fB\-mmedium\-calls\fR را به عنوان جایگزین در نظر بگیرید. .IP \fB\-mearly\-cbranchsi\fR 4 .IX Item "-mearly-cbranchsi" استفاده پیش از بارگذاری مجدد (pre\-reload) از الگوی \f(CW\*(C`cbranchsi\*(C'\fR را فعال می‌کند. .IP \fB\-mexpand\-adddi\fR 4 .IX Item "-mexpand-adddi" در زمان تولید RTL، الگوهای \f(CW\*(C`adddi3\*(C'\fR و \f(CW\*(C`subdi3\*(C'\fR را به \&\f(CW\*(C`add.f\*(C'\fR، \f(CW\*(C`adc\*(C'\fR و غیره بسط می‌دهد. این گزینه منسوخ شده است. .IP \fB\-mindexed\-loads\fR 4 .IX Item "-mindexed-loads" استفاده از بارگذاری‌های نمایه‌شده (indexed loads) را فعال می‌کند. این امر می‌تواند مشکل‌ساز باشد زیرا برخی از بهینه‌سازها فرض می‌کنند که ذخیره‌سازی‌های نمایه‌شده نیز وجود دارند، در حالی که چنین نیست. .IP \fB\-mlra\fR 4 .IX Item "-mlra" کاری انجام نمی‌دهد. برای سازگاری با نسخه‌های پیشین حفظ شده است. .IP \fB\-mlra\-priority\-none\fR 4 .IX Item "-mlra-priority-none" هیچ اولویتی برای ثبات‌های مقصد مشخص نمی‌کند. .IP \fB\-mlra\-priority\-compact\fR 4 .IX Item "-mlra-priority-compact" اولویت ثبات‌های مقصد را برای r0..r3 / r12..r15 تعیین می‌کند. .IP \fB\-mlra\-priority\-noncompact\fR 4 .IX Item "-mlra-priority-noncompact" اولویت ثبات‌های مقصد را برای r0..r3 / r12..r15 کاهش می‌دهد. .IP \fB\-mmillicode\fR 4 .IX Item "-mmillicode" هنگام بهینه‌سازی برای اندازه (با استفاده از \fB\-Os\fR)، پیش‌درآمدها (prologues) و پس‌درآمدها (epilogues) که باید تعداد زیادی از ثبات‌ها را ذخیره یا بازیابی کنند، معمولاً با فراخوانی تابعی خاص در libgcc کوتاه می‌شوند؛ این عمل یک فراخوانی \fImillicode\fR نامیده می‌شود. از آنجا که این فراخوانی‌ها می‌توانند مسائلی در زمینه کارایی پدید آورند یا هنگام پیوند دادن به شیوه‌ای غیر استاندارد باعث بروز خطاهای پیوندزنی شوند، این گزینه برای فعال یا غیرفعال کردن تولید فراخوانی millicode فراهم شده است. .IP \fB\-mcode\-density\-frame\fR 4 .IX Item "-mcode-density-frame" این گزینه به کامپایلر امکان می‌دهد دستورالعمل‌های \f(CW\*(C`enter\*(C'\fR و \f(CW\*(C`leave\*(C'\fR را صادر کند. این دستورالعمل‌ها تنها برای پردازنده‌های دارای ویژگی code\-density معتبر هستند. .IP \fB\-mmixed\-code\fR 4 .IX Item "-mmixed-code" کاری انجام نمی‌دهد. برای سازگاری با نسخه‌های پیشین حفظ شده است. .IP \fB\-mq\-class\fR 4 .IX Item "-mq-class" این گزینه منسوخ شده است. جایگزین‌های دستورالعمل \fBq\fR را فعال می‌کند. این حالت پیش‌فرض برای \fB\-Os\fR است. .IP \fB\-mRcq\fR 4 .IX Item "-mRcq" کاری انجام نمی‌دهد. برای سازگاری با نسخه‌های پیشین حفظ شده است. .IP \fB\-mRcw\fR 4 .IX Item "-mRcw" کاری انجام نمی‌دهد. برای سازگاری با نسخه‌های پیشین حفظ شده است. .IP \fB\-msize\-level=\fR\fIlevel\fR 4 .IX Item "-msize-level=level" بهینه‌سازی اندازه را با توجه به طول دستورالعمل‌ها و ترازسازی (alignment) به‌دقت تنظیم می‌کند. مقادیر شناخته‌شده برای \fIlevel\fR عبارتند از: .RS 4 .IP \fB0\fR 4 .IX Item "0" بدون بهینه‌سازی اندازه. این سطح منسوخ شده است و مانند \fB1\fR با آن رفتار می‌شود. .IP \fB1\fR 4 .IX Item "1" از دستورالعمل‌های کوتاه به صورت فرصت‌طلبانه استفاده می‌شود. .IP \fB2\fR 4 .IX Item "2" علاوه بر این، ترازسازی حلقه‌ها و کدهای پس از موانع (barriers) نادیده گرفته می‌شود. .IP \fB3\fR 4 .IX Item "3" علاوه بر این، ترازسازی اختیاری داده‌ها نادیده گرفته شده و گزینه \fBOs\fR فعال می‌گردد. .RE .RS 4 .Sp هنگامی که \fB\-Os\fR فعال باشد، این مقدار به‌طور پیش‌فرض \fB3\fR است. در غیر این صورت، رفتار سیستم در صورت تنظیم نشدن این گزینه معادل سطح \fB1\fR خواهد بود. .RE .IP \fB\-mtune=\fR\fIcpu\fR 4 .IX Item "-mtune=cpu" پارامترهای زمان‌بندی دستورالعمل‌ها را برای \fIcpu\fR تنظیم می‌کند و هر مقداری را که به صورت ضمنی توسط \fB\-mcpu=\fR تعیین شده باشد، بازنویسی می‌نماید. .Sp مقادیر پشتیبانی‌شده برای \fIcpu\fR عبارتند از: .RS 4 .IP \fBARC600\fR 4 .IX Item "ARC600" تنظیم برای پردازنده ARC600. .IP \fBARC601\fR 4 .IX Item "ARC601" تنظیم برای پردازنده ARC601. .IP \fBARC700\fR 4 .IX Item "ARC700" تنظیم برای پردازنده ARC700 با بلوک ضرب‌کننده استاندارد. .IP \fBARC700\-xmac\fR 4 .IX Item "ARC700-xmac" تنظیم برای پردازنده ARC700 با بلوک XMAC. .IP \fBARC725D\fR 4 .IX Item "ARC725D" تنظیم برای پردازنده ARC725D. .IP \fBARC750D\fR 4 .IX Item "ARC750D" تنظیم برای پردازنده ARC750D. .IP \fBcore3\fR 4 .IX Item "core3" تنظیم برای پردازنده نوع core3 در ARCv2. این گزینه استفاده از دستورالعمل \&\f(CW\*(C`dbnz\*(C'\fR را فعال می‌کند. .IP \fBrelease31a\fR 4 .IX Item "release31a" تنظیم برای ARC4x نگارش 3.10a. .RE .RS 4 .RE.IP \fB\-mmultcost=\fR\fInum\fR 4 .IX Item "-mmultcost=num" هزینه‌ای که برای یک دستور ضرب در نظر گرفته می‌شود، به طوری که \fB4\fR معادل با یک دستورالعمل عادی است. .IP \fB\-munalign\-prob\-threshold=\fR\fIprobability\fR 4 .IX Item "-munalign-prob-threshold=probability" کاری انجام نمی‌دهد. برای سازگاری با نسخه‌های پیشین حفظ شده است. .PP گزینه‌های زیر برای سازگاری با نسخه‌های پیشین نگه‌داشته شده‌اند، اما اکنون منسوخ شده‌اند و در انتشار‌های آینده حذف خواهند شد: .IP \fB\-margonaut\fR 4 .IX Item "-margonaut" FPX منسوخ‌شده. .IP \fB\-mbig\-endian\fR 4 .IX Item "-mbig-endian" .PD 0 .IP \fB\-EB\fR 4 .IX Item "-EB" .PD کامپایل کد برای هدف‌های big\-endian. استفاده از این گزینه‌ها اکنون منسوخ شده است. کد big\-endian با پیکربندی GCC برای ساخت هدف‌های \&\f(CW\*(C`arceb\-elf32\*(C'\fR و \&\f(CW\*(C`arceb\-linux\-uclibc\*(C'\fR که big endian در آن‌ها پیش‌فرض است، پشتیبانی می‌شود. .IP \fB\-mlittle\-endian\fR 4 .IX Item "-mlittle-endian" .PD 0 .IP \fB\-EL\fR 4 .IX Item "-EL" .PD کامپایل کد برای هدف‌های little\-endian. استفاده از این گزینه‌ها اکنون منسوخ شده است. کد little\-endian با پیکربندی GCC برای ساخت هدف‌های \&\f(CW\*(C`arc\-elf32\*(C'\fR و \&\f(CW\*(C`arc\-linux\-uclibc\*(C'\fR که little endian در آن‌ها پیش‌فرض است، پشتیبانی می‌شود. .IP \fB\-mbarrel_shifter\fR 4 .IX Item "-mbarrel_shifter" با \fB\-mbarrel\-shifter\fR جایگزین شده است. .IP \fB\-mdpfp_compact\fR 4 .IX Item "-mdpfp_compact" با \fB\-mdpfp\-compact\fR جایگزین شده است. .IP \fB\-mdpfp_fast\fR 4 .IX Item "-mdpfp_fast" با \fB\-mdpfp\-fast\fR جایگزین شده است. .IP \fB\-mdsp_packa\fR 4 .IX Item "-mdsp_packa" با \fB\-mdsp\-packa\fR جایگزین شده است. .IP \fB\-mEA\fR 4 .IX Item "-mEA" با \fB\-mea\fR جایگزین شده است. .IP \fB\-mmac_24\fR 4 .IX Item "-mmac_24" با \fB\-mmac\-24\fR جایگزین شده است. .IP \fB\-mmac_d16\fR 4 .IX Item "-mmac_d16" با \fB\-mmac\-d16\fR جایگزین شده است. .IP \fB\-mspfp_compact\fR 4 .IX Item "-mspfp_compact" با \fB\-mspfp\-compact\fR جایگزین شده است. .IP \fB\-mspfp_fast\fR 4 .IX Item "-mspfp_fast" با \fB\-mspfp\-fast\fR جایگزین شده است. .IP \fB\-mtune=\fR\fIcpu\fR 4 .IX Item "-mtune=cpu" مقادیر \fBarc600\fR، \fBarc601\fR، \fBarc700\fR و \&\fBarc700\-xmac\fR برای \fIcpu\fR به ترتیب با \fBARC600\fR، \&\fBARC601\fR، \fBARC700\fR و \fBARC700\-xmac\fR جایگزین شده‌اند. .IP \fB\-multcost=\fR\fInum\fR 4 .IX Item "-multcost=num" با \fB\-mmultcost\fR جایگزین شده است. .PP \fIگزینه‌های ARM\fR .IX Subsection "ARM Options" .PP این گزینه‌های \fB\-m\fR برای پورت ARM تعریف شده‌اند: .IP \fB\-mabi=\fR\fIname\fR 4 .IX Item "-mabi=name" تولید کد برای ABI مشخص‌شده. مقادیر مجاز عبارتند از: \fBapcs\-gnu\fR، \&\fBatpcs\fR، \fBaapcs\fR، \fBaapcs\-linux\fR و \fBiwmmxt\fR. .IP \fB\-mapcs\-frame\fR 4 .IX Item "-mapcs-frame" برای تمام توابع یک فریم پشته سازگار با استاندارد ARM Procedure Call Standard تولید می‌کند، حتی اگر برای اجرای صحیح کد اکیداً ضروری نباشد. مشخص کردن \fB\-fomit\-frame\-pointer\fR همراه با این گزینه باعث می‌شود فریم‌های پشته برای توابع برگ (leaf functions) تولید نشوند. مقدار پیش‌فرض \fB\-mno\-apcs\-frame\fR است. این گزینه منسوخ شده است. .IP \fB\-mapcs\fR 4 .IX Item "-mapcs" این گزینه مترادفی برای \fB\-mapcs\-frame\fR است و منسوخ شده است. .IP \fB\-mthumb\-interwork\fR 4 .IX Item "-mthumb-interwork" تولید کدی که از فراخوانی متقابل میان مجموعه‌دستورهای ARM و Thumb پشتیبانی می‌کند. بدون این گزینه، در معماری‌های پیش از نسخه ۵ (pre\-v5)، نمی‌توان با اطمینان از هر دو مجموعه‌دستور در یک برنامه استفاده کرد. مقدار پیش‌فرض \fB\-mno\-thumb\-interwork\fR است، چرا که در صورت تعیین \fB\-mthumb\-interwork\fR کدی با حجم کمی بیشتر تولید می‌شود. در پیکربندی‌های AAPCS این گزینه بی‌معنی است. .IP \fB\-mno\-sched\-prolog\fR 4 .IX Item "-mno-sched-prolog" جلوگیری از بازآرایی دستورالعمل‌ها در مقدمه تابع (function prologue)، یا ادغام آن دستورالعمل‌ها با دستورالعمل‌های بدنه تابع. این بدان معناست که تمام توابع با مجموعه‌ای قابل تشخیص از دستورالعمل‌ها (یا در واقع انتخابی از میان یک مجموعه کوچک از مقدمه‌های مختلف تابع) شروع می‌شوند، و می‌توان از این اطلاعات برای یافتن نقطه شروع توابع در یک قطعه کد اجرایی استفاده کرد. مقدار پیش‌فرض \fB\-msched\-prolog\fR است. .IP \fB\-mfloat\-abi=\fR\fIname\fR 4 .IX Item "-mfloat-abi=name" مشخص می‌کند از کدام ABI ممیز شناور استفاده شود. مقادیر مجاز عبارتند از: \fBsoft\fR، \fBsoftfp\fR و \fBhard\fR. .Sp مشخص کردن \fBsoft\fR باعث می‌شود GCC خروجی‌ای حاوی فراخوانی‌های کتابخانه‌ای برای عملیات ممیز شناور تولید کند. \&\fBsoftfp\fR اجازه تولید کد با استفاده از دستورالعمل‌های سخت‌افزاری ممیز شناور را می‌دهد، اما همچنان از قراردادهای فراخوانی soft\-float استفاده می‌کند. \&\fBhard\fR اجازه تولید دستورالعمل‌های ممیز شناور را داده و از قراردادهای فراخوانی اختصاصی FPU استفاده می‌کند. .Sp مقدار پیش‌فرض به پیکربندی هدف خاص بستگی دارد. توجه داشته باشید که ABIهای hard\-float و soft\-float از نظر پیوند با یکدیگر سازگار نیستند؛ باید کل برنامه خود را با همان ABI کامپایل کرده و با مجموعه‌ای سازگار از کتابخانه‌ها پیوند دهید. .IP \fB\-mgeneral\-regs\-only\fR 4 .IX Item "-mgeneral-regs-only" تولید کدی که تنها از ثبات‌های همه‌منظوره استفاده می‌کند. این گزینه مانع از استفاده کامپایلر از ثبات‌های ممیز شناور و Advanced SIMD می‌شود، اما هیچ محدودیتی بر اسمبلر اعمال نخواهد کرد. .IP \fB\-mlittle\-endian\fR 4 .IX Item "-mlittle-endian" تولید کد برای پردازنده‌ای که در حالت little\-endian کار می‌کند. این مقدار پیش‌فرض برای تمامی پیکربندی‌های استاندارد است. .IP \fB\-mbig\-endian\fR 4 .IX Item "-mbig-endian" تولید کد برای پردازنده‌ای که در حالت big\-endian کار می‌کند؛ پیش‌فرض کامپایل کد برای یک پردازنده little\-endian است. .IP \fB\-mbe8\fR 4 .IX Item "-mbe8" .PD 0 .IP \fB\-mbe32\fR 4 .IX Item "-mbe32" .PD هنگام پیوند دادن یک ایمیج big\-endian قالب را میان BE8 و BE32 انتخاب می‌کند. این گزینه بر ایمیج‌های little\-endian هیچ اثری ندارد و نادیده گرفته می‌شود. مقدار پیش‌فرض به معماری هدف انتخاب‌شده وابسته است. برای معماری‌های ARMv6 و جدیدتر پیش‌فرض BE8 است، و برای معماری‌های قدیمی‌تر پیش‌فرض BE32 می‌باشد. قالب BE32 توسط ARM منسوخ شده است. .IP \fB\-march=\fR\fIname\fR[\fB+extension...\fR] 4 .IX Item "-march=name[+extension...]" نام معماری ARM هدف را مشخص می‌کند. GCC از این نام برای تعیین این‌که چه نوع دستورالعمل‌هایی را می‌تواند هنگام تولید کد اسمبلی صادر کند، استفاده می‌کند. این گزینه می‌تواند در کنار یا به جای گزینه \fB\-mcpu=\fR استفاده شود. .Sp نام‌های مجاز عبارتند از: \&\fBarmv4t\fR، \&\fBarmv5t\fR، \fBarmv5te\fR، \&\fBarmv6\fR، \fBarmv6j\fR، \fBarmv6k\fR، \fBarmv6kz\fR، \fBarmv6t2\fR، \&\fBarmv6z\fR، \fBarmv6zk\fR، \&\fBarmv7\fR، \fBarmv7\-a\fR، \fBarmv7ve\fR، \&\fBarmv8\-a\fR، \fBarmv8.1\-a\fR، \fBarmv8.2\-a\fR، \fBarmv8.3\-a\fR، \&\fBarmv8.4\-a\fR، \&\fBarmv8.5\-a\fR، \&\fBarmv8.6\-a\fR، \&\fBarmv9\-a\fR، \&\fBarmv7\-r\fR، \&\fBarmv8\-r\fR، \&\fBarmv6\-m\fR، \fBarmv6s\-m\fR، \&\fBarmv7\-m\fR، \fBarmv7e\-m\fR، \&\fBarmv8\-m.base\fR، \fBarmv8\-m.main\fR، \&\fBarmv8.1\-m.main\fR، \&\fBiwmmxt\fR و \fBiwmmxt2\fR. .Sp علاوه بر این، معماری‌های زیر که فاقد پشتیبانی از حالت اجرای Thumb هستند شناسایی می‌شوند، اما پشتیبانی از آن‌ها منسوخ شده است: \fBarmv4\fR. .Sp بسیاری از معماری‌ها از افزونه‌ها پشتیبانی می‌کنند. این‌ها را می‌توان با افزودن \fB+\fR\fIextension\fR به نام معماری اضافه کرد. گزینه‌های افزونه به ترتیب پردازش می‌شوند و قابلیت‌ها انباشته می‌گردند. یک افزونه همچنین هر افزونه پایه‌ای را که به آن وابسته است فعال خواهد کرد. به عنوان مثال، افزونه \fB+crypto\fR همیشه افزونه \fB+simd\fR را فعال خواهد کرد. استثنای این ساختار افزایشی برای افزونه‌هایی است که پیشوند \&\fB+no...\fR دارند: این افزونه‌ها گزینه مشخص‌شده و هر افزونه دیگری را که ممکن است به حضور آن افزونه وابسته باشد غیرفعال می‌کنند. .Sp برای مثال، \fB\-march=armv7\-a+simd+nofp+vfpv4\fR معادل با نوشتن \fB\-march=armv7\-a+vfpv4\fR است، چرا که گزینه \fB+simd\fR کاملاً توسط گزینه \fB+nofp\fR که پس از آن می‌آید غیرفعال می‌شود. .Sp بیشتر نام‌های افزونه‌ها به صورت عمومی نام‌گذاری شده‌اند، اما اثری دارند که به معماری‌ای که روی آن اعمال می‌شوند وابسته است. به عنوان مثال، گزینه \fB+simd\fR می‌تواند روی هر دو معماری \fBarmv7\-a\fR و \&\fBarmv8\-a\fR اعمال شود، اما افزونه‌های اصلی Advanced SIMD (Neon) معماری ARMv7\-A را برای \fBarmv7\-a\fR و گونه ARMv8\-A را برای \fBarmv8\-a\fR فعال می‌کند. .Sp جدول زیر افزونه‌های پشتیبانی‌شده را برای هر معماری فهرست می‌کند. معماری‌هایی که ذکر نشده‌اند از هیچ افزونه‌ای پشتیبانی نمی‌کنند. .RS 4.IP \fBarmv5te\fR 4 .IX Item "armv5te" .PD 0 .IP \fBarmv6\fR 4 .IX Item "armv6" .IP \fBarmv6j\fR 4 .IX Item "armv6j" .IP \fBarmv6k\fR 4 .IX Item "armv6k" .IP \fBarmv6kz\fR 4 .IX Item "armv6kz" .IP \fBarmv6t2\fR 4 .IX Item "armv6t2" .IP \fBarmv6z\fR 4 .IX Item "armv6z" .IP \fBarmv6zk\fR 4 .IX Item "armv6zk" .RS 4 .IP \fB+fp\fR 4 .IX Item "+fp" .PD دستورالعمل‌های ممیز شناور VFPv2. افزونهٔ \fB+vfpv2\fR می‌تواند به عنوان یک نام مستعار برای این افزونه استفاده شود. .IP \fB+nofp\fR 4 .IX Item "+nofp" غیرفعال‌سازی دستورالعمل‌های ممیز شناور. .RE .RS 4 .RE .IP \fBarmv7\fR 4 .IX Item "armv7" زیرمجموعه مشترک معماری‌های ARMv7\-A ،ARMv7\-R و ARMv7\-M. .RS 4 .IP \fB+fp\fR 4 .IX Item "+fp" دستورالعمل‌های ممیز شناور VFPv3 با ۱۶ ثبات دقت مضاعف (double\-precision). افزونهٔ \fB+vfpv3\-d16\fR می‌تواند به عنوان یک نام مستعار برای این افزونه به کار رود. توجه داشته باشید که ممیز شناور توسط معماری پایهٔ ARMv7\-M پشتیبانی نمی‌شود، اما با هر دو معماری ARMv7\-A و ARMv7\-R سازگار است. .IP \fB+nofp\fR 4 .IX Item "+nofp" غیرفعال‌سازی دستورالعمل‌های ممیز شناور. .RE .RS 4 .RE .IP \fBarmv7\-a\fR 4 .IX Item "armv7-a" .RS 4 .PD 0 .IP \fB+mp\fR 4 .IX Item "+mp" .PD افزونهٔ چندپردازشی (multiprocessing). .IP \fB+sec\fR 4 .IX Item "+sec" افزونهٔ امنیتی. .IP \fB+fp\fR 4 .IX Item "+fp" دستورالعمل‌های ممیز شناور VFPv3 با ۱۶ ثبات دقت مضاعف (double\-precision). افزونهٔ \fB+vfpv3\-d16\fR می‌تواند به عنوان یک نام مستعار برای این افزونه به کار رود. .IP \fB+simd\fR 4 .IX Item "+simd" دستورالعمل‌های Advanced SIMD (Neon) v1 و ممیز شناور VFPv3. افزونه‌های \fB+neon\fR و \fB+neon\-vfpv3\fR می‌توانند به عنوان نام‌های مستعار برای این افزونه استفاده شوند. .IP \fB+vfpv3\fR 4 .IX Item "+vfpv3" دستورالعمل‌های ممیز شناور VFPv3 با ۳۲ ثبات دقت مضاعف (double\-precision). .IP \fB+vfpv3\-d16\-fp16\fR 4 .IX Item "+vfpv3-d16-fp16" دستورالعمل‌های ممیز شناور VFPv3 با ۱۶ ثبات دقت مضاعف (double\-precision) و عملیات تبدیل ممیز شناور با نیم‌دقت (half\-precision). .IP \fB+vfpv3\-fp16\fR 4 .IX Item "+vfpv3-fp16" دستورالعمل‌های ممیز شناور VFPv3 با ۳۲ ثبات دقت مضاعف (double\-precision) و عملیات تبدیل ممیز شناور با نیم‌دقت (half\-precision). .IP \fB+vfpv4\-d16\fR 4 .IX Item "+vfpv4-d16" دستورالعمل‌های ممیز شناور VFPv4 با ۱۶ ثبات دقت مضاعف (double\-precision). .IP \fB+vfpv4\fR 4 .IX Item "+vfpv4" دستورالعمل‌های ممیز شناور VFPv4 با ۳۲ ثبات دقت مضاعف (double\-precision). .IP \fB+neon\-fp16\fR 4 .IX Item "+neon-fp16" دستورالعمل‌های Advanced SIMD (Neon) v1 و ممیز شناور VFPv3، همراه با عملیات تبدیل ممیز شناور با نیم‌دقت (half\-precision). .IP \fB+neon\-vfpv4\fR 4 .IX Item "+neon-vfpv4" دستورالعمل‌های Advanced SIMD (Neon) v2 و ممیز شناور VFPv4. .IP \fB+nosimd\fR 4 .IX Item "+nosimd" غیرفعال‌سازی دستورالعمل‌های Advanced SIMD (ممیز شناور را غیرفعال نمی‌کند). .IP \fB+nofp\fR 4 .IX Item "+nofp" غیرفعال‌سازی دستورالعمل‌های ممیز شناور و Advanced SIMD. .RE .RS 4 .RE .IP \fBarmv7ve\fR 4 .IX Item "armv7ve" نسخهٔ گسترش‌یافته معماری ARMv7\-A با پشتیبانی از مجازی‌سازی. .RS 4 .IP \fB+fp\fR 4 .IX Item "+fp" دستورالعمل‌های ممیز شناور VFPv4 با ۱۶ ثبات دقت مضاعف (double\-precision). افزونهٔ \fB+vfpv4\-d16\fR می‌تواند به عنوان یک نام مستعار برای این افزونه به کار رود. .IP \fB+simd\fR 4 .IX Item "+simd" دستورالعمل‌های Advanced SIMD (Neon) v2 و ممیز شناور VFPv4. افزونهٔ \fB+neon\-vfpv4\fR می‌تواند به عنوان یک نام مستعار برای این افزونه به کار رود. .IP \fB+vfpv3\-d16\fR 4 .IX Item "+vfpv3-d16" دستورالعمل‌های ممیز شناور VFPv3 با ۱۶ ثبات دقت مضاعف (double\-precision). .IP \fB+vfpv3\fR 4 .IX Item "+vfpv3" دستورالعمل‌های ممیز شناور VFPv3 با ۳۲ ثبات دقت مضاعف (double\-precision). .IP \fB+vfpv3\-d16\-fp16\fR 4 .IX Item "+vfpv3-d16-fp16" دستورالعمل‌های ممیز شناور VFPv3 با ۱۶ ثبات دقت مضاعف (double\-precision) و عملیات تبدیل ممیز شناور با نیم‌دقت (half\-precision). .IP \fB+vfpv3\-fp16\fR 4 .IX Item "+vfpv3-fp16" دستورالعمل‌های ممیز شناور VFPv3 با ۳۲ ثبات دقت مضاعف (double\-precision) و عملیات تبدیل ممیز شناور با نیم‌دقت (half\-precision). .IP \fB+vfpv4\-d16\fR 4 .IX Item "+vfpv4-d16" دستورالعمل‌های ممیز شناور VFPv4 با ۱۶ ثبات دقت مضاعف (double\-precision). .IP \fB+vfpv4\fR 4 .IX Item "+vfpv4" دستورالعمل‌های ممیز شناور VFPv4 با ۳۲ ثبات دقت مضاعف (double\-precision). .IP \fB+neon\fR 4 .IX Item "+neon" دستورالعمل‌های Advanced SIMD (Neon) v1 و ممیز شناور VFPv3. افزونهٔ \fB+neon\-vfpv3\fR می‌تواند به عنوان یک نام مستعار برای این افزونه استفاده شود. .IP \fB+neon\-fp16\fR 4 .IX Item "+neon-fp16" دستورالعمل‌های Advanced SIMD (Neon) v1 و ممیز شناور VFPv3، همراه با عملیات تبدیل ممیز شناور با نیم‌دقت (half\-precision). .IP \fB+nosimd\fR 4 .IX Item "+nosimd" غیرفعال‌سازی دستورالعمل‌های Advanced SIMD (ممیز شناور را غیرفعال نمی‌کند). .IP \fB+nofp\fR 4 .IX Item "+nofp" غیرفعال‌سازی دستورالعمل‌های ممیز شناور و Advanced SIMD. .RE .RS 4 .RE .IP \fBarmv8\-a\fR 4 .IX Item "armv8-a" .RS 4 .PD 0 .IP \fB+crc\fR 4 .IX Item "+crc" .PD دستورالعمل‌های بررسی افزونگی چرخه‌ای (CRC). .IP \fB+simd\fR 4 .IX Item "+simd" دستورالعمل‌های ممیز شناور و Advanced SIMD در ARMv8\-A. .IP \fB+crypto\fR 4 .IX Item "+crypto" دستورالعمل‌های رمزنگاری. .IP \fB+nocrypto\fR 4 .IX Item "+nocrypto" غیرفعال‌سازی دستورالعمل‌های رمزنگاری. .IP \fB+nofp\fR 4 .IX Item "+nofp" غیرفعال‌سازی دستورالعمل‌های ممیز شناور، Advanced SIMD و رمزنگاری. .IP \fB+sb\fR 4 .IX Item "+sb" دستورالعمل سد گمانه‌زنی (Speculation Barrier)..IP \fB+predres\fR 4 .IX Item "+predres" دستورالعمل‌های محدودسازی پیش‌بینی اجرا و داده. .RE .RS 4 .RE .IP \fBarmv8.1\-a\fR 4 .IX Item "armv8.1-a" .RS 4 .PD 0 .IP \fB+simd\fR 4 .IX Item "+simd" .PD دستورالعمل‌های ممیز شناور و Advanced SIMD در ARMv8.1\-A. .IP \fB+crypto\fR 4 .IX Item "+crypto" دستورالعمل‌های رمزنگاری. این گزینه همچنین دستورالعمل‌های ممیز شناور و Advanced SIMD را فعال می‌کند. .IP \fB+nocrypto\fR 4 .IX Item "+nocrypto" غیرفعال کردن دستورالعمل‌های رمزنگاری. .IP \fB+nofp\fR 4 .IX Item "+nofp" غیرفعال کردن دستورالعمل‌های ممیز شناور، Advanced SIMD و رمزنگاری. .IP \fB+sb\fR 4 .IX Item "+sb" دستورالعمل سد گمانه‌زنی (Speculation Barrier). .IP \fB+predres\fR 4 .IX Item "+predres" دستورالعمل‌های محدودسازی پیش‌بینی اجرا و داده. .RE .RS 4 .RE .IP \fBarmv8.2\-a\fR 4 .IX Item "armv8.2-a" .PD 0 .IP \fBarmv8.3\-a\fR 4 .IX Item "armv8.3-a" .RS 4 .IP \fB+fp16\fR 4 .IX Item "+fp16" .PD دستورالعمل‌های پردازش دادهٔ ممیز شناور با دقت نیمه. این گزینه همچنین دستورالعمل‌های ممیز شناور و Advanced SIMD را فعال می‌کند. .IP \fB+fp16fml\fR 4 .IX Item "+fp16fml" افزونهٔ fmla ممیز شناور با دقت نیمه. این گزینه همچنین افزونهٔ ممیز شناور با دقت نیمه و دستورالعمل‌های ممیز شناور و Advanced SIMD را فعال می‌کند. .IP \fB+simd\fR 4 .IX Item "+simd" دستورالعمل‌های ممیز شناور و Advanced SIMD در ARMv8.1\-A. .IP \fB+crypto\fR 4 .IX Item "+crypto" دستورالعمل‌های رمزنگاری. این گزینه همچنین دستورالعمل‌های ممیز شناور و Advanced SIMD را فعال می‌کند. .IP \fB+dotprod\fR 4 .IX Item "+dotprod" فعال کردن افزونهٔ ضرب نقطه‌ای (Dot Product). این گزینه همچنین دستورالعمل‌های Advanced SIMD را فعال می‌کند. .IP \fB+nocrypto\fR 4 .IX Item "+nocrypto" غیرفعال کردن افزونهٔ رمزنگاری. .IP \fB+nofp\fR 4 .IX Item "+nofp" غیرفعال کردن دستورالعمل‌های ممیز شناور، Advanced SIMD و رمزنگاری. .IP \fB+sb\fR 4 .IX Item "+sb" دستورالعمل سد گمانه‌زنی (Speculation Barrier). .IP \fB+predres\fR 4 .IX Item "+predres" دستورالعمل‌های محدودسازی پیش‌بینی اجرا و داده. .IP \fB+i8mm\fR 4 .IX Item "+i8mm" دستورالعمل‌های ضرب ماتریس عدد صحیح ۸ بیتی. این گزینه همچنین دستورالعمل‌های ممیز شناور و Advanced SIMD را فعال می‌کند. .IP \fB+bf16\fR 4 .IX Item "+bf16" دستورالعمل‌های ممیز شناور با دقت نیمه Brain. این گزینه همچنین دستورالعمل‌های ممیز شناور و Advanced SIMD را فعال می‌کند. .RE .RS 4 .RE .IP \fBarmv8.4\-a\fR 4 .IX Item "armv8.4-a" .RS 4 .PD 0 .IP \fB+fp16\fR 4 .IX Item "+fp16" .PD دستورالعمل‌های پردازش دادهٔ ممیز شناور با دقت نیمه. این گزینه همچنین دستورالعمل‌های ممیز شناور و Advanced SIMD و نیز افزونهٔ ضرب نقطه‌ای و افزونهٔ fmla ممیز شناور با دقت نیمه را فعال می‌کند. .IP \fB+simd\fR 4 .IX Item "+simd" دستورالعمل‌های ممیز شناور و Advanced SIMD در ARMv8.3\-A و نیز افزونهٔ ضرب نقطه‌ای. .IP \fB+crypto\fR 4 .IX Item "+crypto" دستورالعمل‌های رمزنگاری. این گزینه همچنین دستورالعمل‌های ممیز شناور و Advanced SIMD و نیز افزونهٔ ضرب نقطه‌ای را فعال می‌کند. .IP \fB+nocrypto\fR 4 .IX Item "+nocrypto" غیرفعال کردن افزونهٔ رمزنگاری. .IP \fB+nofp\fR 4 .IX Item "+nofp" غیرفعال کردن دستورالعمل‌های ممیز شناور، Advanced SIMD و رمزنگاری. .IP \fB+sb\fR 4 .IX Item "+sb" دستورالعمل سد گمانه‌زنی (Speculation Barrier). .IP \fB+predres\fR 4 .IX Item "+predres" دستورالعمل‌های محدودسازی پیش‌بینی اجرا و داده. .IP \fB+i8mm\fR 4 .IX Item "+i8mm" دستورالعمل‌های ضرب ماتریس عدد صحیح ۸ بیتی. این گزینه همچنین دستورالعمل‌های ممیز شناور و Advanced SIMD را فعال می‌کند. .IP \fB+bf16\fR 4 .IX Item "+bf16" دستورالعمل‌های ممیز شناور با دقت نیمه Brain. این گزینه همچنین دستورالعمل‌های ممیز شناور و Advanced SIMD را فعال می‌کند. .RE .RS 4 .RE .IP \fBarmv8.5\-a\fR 4 .IX Item "armv8.5-a" .RS 4 .PD 0 .IP \fB+fp16\fR 4 .IX Item "+fp16" .PD دستورالعمل‌های پردازش دادهٔ ممیز شناور با دقت نیمه. این گزینه همچنین دستورالعمل‌های ممیز شناور و Advanced SIMD و نیز افزونهٔ ضرب نقطه‌ای و افزونهٔ fmla ممیز شناور با دقت نیمه را فعال می‌کند. .IP \fB+simd\fR 4 .IX Item "+simd" دستورالعمل‌های ممیز شناور و Advanced SIMD در ARMv8.3\-A و نیز افزونهٔ ضرب نقطه‌ای. .IP \fB+crypto\fR 4 .IX Item "+crypto" دستورالعمل‌های رمزنگاری. این گزینه همچنین دستورالعمل‌های ممیز شناور و Advanced SIMD و نیز افزونهٔ ضرب نقطه‌ای را فعال می‌کند. .IP \fB+nocrypto\fR 4 .IX Item "+nocrypto" غیرفعال کردن افزونهٔ رمزنگاری. .IP \fB+nofp\fR 4 .IX Item "+nofp" غیرفعال کردن دستورالعمل‌های ممیز شناور، Advanced SIMD و رمزنگاری. .IP \fB+i8mm\fR 4 .IX Item "+i8mm" دستورالعمل‌های ضرب ماتریس عدد صحیح ۸ بیتی. این گزینه همچنین دستورالعمل‌های ممیز شناور و Advanced SIMD را فعال می‌کند. .IP \fB+bf16\fR 4 .IX Item "+bf16" دستورالعمل‌های ممیز شناور با دقت نیمه Brain. این گزینه همچنین دستورالعمل‌های ممیز شناور و Advanced SIMD را فعال می‌کند. .RE .RS 4 .RE .IP \fBarmv8.6\-a\fR 4 .IX Item "armv8.6-a" .RS 4 .PD 0 .IP \fB+fp16\fR 4 .IX Item "+fp16" .PD دستورالعمل‌های پردازش دادهٔ ممیز شناور با دقت نیمه. این گزینه همچنین دستورالعمل‌های ممیز شناور و Advanced SIMD و نیز افزونهٔ ضرب نقطه‌ای و افزونهٔ fmla ممیز شناور با دقت نیمه را فعال می‌کند. .IP \fB+simd\fR 4 .IX Item "+simd" دستورالعمل‌های ممیز شناور و Advanced SIMD در ARMv8.3\-A و نیز افزونهٔ ضرب نقطه‌ای. .IP \fB+crypto\fR 4 .IX Item "+crypto" دستورالعمل‌های رمزنگاری. این گزینه همچنین دستورالعمل‌های ممیز شناور و Advanced SIMD و نیز افزونهٔ ضرب نقطه‌ای را فعال می‌کند. .IP \fB+nocrypto\fR 4 .IX Item "+nocrypto" غیرفعال کردن افزونهٔ رمزنگاری..IP \fB+nofp\fR 4 .IX Item "+nofp" غیرفعال کردن دستورالعمل‌های ممیز شناور، Advanced SIMD و رمزنگاری. .IP \fB+i8mm\fR 4 .IX Item "+i8mm" دستورالعمل‌های ضرب ماتریس عدد صحیح ۸ بیتی. این گزینه همچنین دستورالعمل‌های Advanced SIMD و ممیز شناور را فعال می‌کند. .IP \fB+bf16\fR 4 .IX Item "+bf16" دستورالعمل‌های ممیز شناور با دقت نیمهٔ Brain. این گزینه همچنین دستورالعمل‌های Advanced SIMD و ممیز شناور را فعال می‌کند. .RE .RS 4 .RE .IP \fBarmv7\-r\fR 4 .IX Item "armv7-r" .RS 4 .PD 0 .IP \fB+fp.sp\fR 4 .IX Item "+fp.sp" .PD دستورالعمل‌های ممیز شناور VFPv3 با دقت تکی. افزونهٔ \&\fB+vfpv3xd\fR می‌تواند به عنوان یک نام مستعار برای این افزونه استفاده شود. .IP \fB+fp\fR 4 .IX Item "+fp" دستورالعمل‌های ممیز شناور VFPv3 با ۱۶ ثبات با دقت مضاعف. افزونهٔ +vfpv3\-d16 می‌تواند به عنوان نام مستعار این افزونه استفاده شود. .IP \fB+vfpv3xd\-d16\-fp16\fR 4 .IX Item "+vfpv3xd-d16-fp16" دستورالعمل‌های ممیز شناور VFPv3 با دقت تکی به‌همراه ۱۶ ثبات با دقت مضاعف و عملیات تبدیل ممیز شناور با دقت نیمه. .IP \fB+vfpv3\-d16\-fp16\fR 4 .IX Item "+vfpv3-d16-fp16" دستورالعمل‌های ممیز شناور VFPv3 با ۱۶ ثبات با دقت مضاعف و عملیات تبدیل ممیز شناور با دقت نیمه. .IP \fB+nofp\fR 4 .IX Item "+nofp" غیرفعال کردن افزونهٔ ممیز شناور. .IP \fB+idiv\fR 4 .IX Item "+idiv" دستورالعمل‌های تقسیم عدد صحیح در وضعیت ARM. .IP \fB+noidiv\fR 4 .IX Item "+noidiv" غیرفعال کردن افزونهٔ تقسیم عدد صحیح در وضعیت ARM. .RE .RS 4 .RE .IP \fBarmv7e\-m\fR 4 .IX Item "armv7e-m" .RS 4 .PD 0 .IP \fB+fp\fR 4 .IX Item "+fp" .PD دستورالعمل‌های ممیز شناور VFPv4 با دقت تکی. .IP \fB+fpv5\fR 4 .IX Item "+fpv5" دستورالعمل‌های ممیز شناور FPv5 با دقت تکی. .IP \fB+fp.dp\fR 4 .IX Item "+fp.dp" دستورالعمل‌های ممیز شناور FPv5 با دقت تکی و مضاعف. .IP \fB+nofp\fR 4 .IX Item "+nofp" غیرفعال کردن افزونه‌های ممیز شناور. .RE .RS 4 .RE .IP \fBarmv8.1\-m.main\fR 4 .IX Item "armv8.1-m.main" .RS 4 .PD 0 .IP \fB+dsp\fR 4 .IX Item "+dsp" .PD دستورالعمل‌های DSP. .IP \fB+mve\fR 4 .IX Item "+mve" دستورالعمل‌های عدد صحیح M\-Profile Vector Extension (MVE). .IP \fB+mve.fp\fR 4 .IX Item "+mve.fp" دستورالعمل‌های عدد صحیح و ممیز شناور با دقت تکی M\-Profile Vector Extension (MVE). .IP \fB+fp\fR 4 .IX Item "+fp" دستورالعمل‌های ممیز شناور با دقت تکی. .IP \fB+fp.dp\fR 4 .IX Item "+fp.dp" دستورالعمل‌های ممیز شناور با دقت تکی و مضاعف. .IP \fB+nofp\fR 4 .IX Item "+nofp" غیرفعال کردن افزونهٔ ممیز شناور. .IP "\fB+cdecp0, +cdecp1, ... , +cdecp7\fR" 4 .IX Item "+cdecp0, +cdecp1, ... , +cdecp7" فعال کردن Custom Datapath Extension (CDE) روی هم‌پردازنده‌های انتخاب‌شده با توجه به شماره‌های مشخص‌شده در گزینه‌ها در بازهٔ ۰ تا ۷. .IP \fB+pacbti\fR 4 .IX Item "+pacbti" فعال کردن افزونهٔ Pointer Authentication and Branch Target Identification. .RE .RS 4 .RE .IP \fBarmv8\-m.main\fR 4 .IX Item "armv8-m.main" .RS 4 .PD 0 .IP \fB+dsp\fR 4 .IX Item "+dsp" .PD دستورالعمل‌های DSP. .IP \fB+nodsp\fR 4 .IX Item "+nodsp" غیرفعال کردن افزونهٔ DSP. .IP \fB+fp\fR 4 .IX Item "+fp" دستورالعمل‌های ممیز شناور با دقت تکی. .IP \fB+fp.dp\fR 4 .IX Item "+fp.dp" دستورالعمل‌های ممیز شناور با دقت تکی و مضاعف. .IP \fB+nofp\fR 4 .IX Item "+nofp" غیرفعال کردن افزونهٔ ممیز شناور. .IP "\fB+cdecp0, +cdecp1, ... , +cdecp7\fR" 4 .IX Item "+cdecp0, +cdecp1, ... , +cdecp7" فعال کردن Custom Datapath Extension (CDE) روی هم‌پردازنده‌های انتخاب‌شده با توجه به شماره‌های مشخص‌شده در گزینه‌ها در بازهٔ ۰ تا ۷. .RE .RS 4 .RE .IP \fBarmv8\-r\fR 4 .IX Item "armv8-r" .RS 4 .PD 0 .IP \fB+crc\fR 4 .IX Item "+crc" .PD دستورالعمل‌های Cyclic Redundancy Check (CRC). .IP \fB+fp.sp\fR 4 .IX Item "+fp.sp" دستورالعمل‌های ممیز شناور FPv5 با دقت تکی. .IP \fB+simd\fR 4 .IX Item "+simd" دستورالعمل‌های ممیز شناور و Advanced SIMD معماری ARMv8\-A. .IP \fB+crypto\fR 4 .IX Item "+crypto" دستورالعمل‌های رمزنگاری. .IP \fB+nocrypto\fR 4 .IX Item "+nocrypto" غیرفعال کردن دستورالعمل‌های رمزنگاری. .IP \fB+nofp\fR 4 .IX Item "+nofp" غیرفعال کردن دستورالعمل‌های ممیز شناور، Advanced SIMD و رمزنگاری. .RE .RS 4 .RE .RE .RS 4 .Sp گزینهٔ \&\fB\-march=native\fR باعث می‌شود کامپایلر معماری رایانهٔ ساخت را به‌طور خودکار تشخیص دهد. در حال حاضر، این ویژگی فقط در GNU/Linux پشتیبانی می‌شود و همهٔ معماری‌ها شناسایی نمی‌شوند. اگر تشخیص خودکار ناموفق باشد، این گزینه هیچ اثری نخواهد داشت. .Sp گزینهٔ \&\fB\-march=unset\fR باعث می‌شود کامپایلر تمام گزینه‌های \&\fB\-march=...\fR را که پیش‌تر در خط فرمان آمده‌اند نادیده بگیرد و طوری رفتار کند که گویی این گزینه هرگز فرستاده نشده است. این برای پرهیز از هشدارهای مربوط به تداخل گزینه‌های پردازنده (CPU) و معماری زمانی که این دو مشخصات معماری متفاوتی تولید می‌کنند، سودمند است. .RE .IP \fB\-mtune=\fR\fIname\fR 4 .IX Item "-mtune=name" این گزینه نام پردازندهٔ ARM مقصد را مشخص می‌کند که GCC باید کارایی کد را برای آن میزان‌سازی کند. برای برخی پیاده‌سازی‌های ARM می‌توان با استفاده از این گزینه به کارایی بهتری دست یافت. نام‌های مجاز عبارتند از: \fBarm7tdmi\fR، \fBarm7tdmi\-s\fR، \fBarm710t\fR، \&\fBarm720t\fR، \fBarm740t\fR، \fBstrongarm\fR، \fBstrongarm110\fR، \&\fBstrongarm1100\fR، \fBstrongarm1110\fR، \fBarm8\fR، \fBarm810\fR، \&\fBarm9\fR، \fBarm9e\fR، \fBarm920\fR، \fBarm920t\fR، \fBarm922t\fR، \&\fBarm946e\-s\fR، \fBarm966e\-s\fR، \fBarm968e\-s\fR، \fBarm926ej\-s\fR، \&\fBarm940t\fR، \fBarm9tdmi\fR، \fBarm10tdmi\fR، \fBarm1020t\fR، \&\fBarm1026ej\-s\fR، \fBarm10e\fR، \fBarm1020e\fR، \fBarm1022e\fR، \&\fBarm1136j\-s\fR، \fBarm1136jf\-s\fR، \fBmpcore\fR، \fBmpcorenovfp\fR، \&\fBarm1156t2\-s\fR، \fBarm1156t2f\-s\fR، \fBarm1176jz\-s\fR، \fBarm1176jzf\-s\fR، \&\fBgeneric\-armv7\-a\fR، \fBcortex\-a5\fR، \fBcortex\-a7\fR، \fBcortex\-a8\fR، \&\fBcortex\-a9\fR، \fBcortex\-a12\fR، \fBcortex\-a15\fR، \fBcortex\-a17\fR، \&\fBcortex\-a32\fR، \fBcortex\-a35\fR، \fBcortex\-a53\fR، \fBcortex\-a55\fR، \&\fBcortex\-a57\fR، \fBcortex\-a72\fR، \fBcortex\-a73\fR، \fBcortex\-a75\fR، \&\fBcortex\-a76\fR، \fBcortex\-a76ae\fR، \fBcortex\-a77\fR، \&\fBcortex\-a78\fR، \fBcortex\-a78ae\fR، \fBcortex\-a78c\fR، \fBcortex\-a710\fR، \&\fBares\fR، \fBcortex\-r4\fR، \fBcortex\-r4f\fR، \fBcortex\-r5\fR، \&\fBcortex\-r7\fR، \fBcortex\-r8\fR، \fBcortex\-r52\fR، \fBcortex\-r52plus\fR، \&\fBcortex\-m0\fR، \fBcortex\-m0plus\fR، \fBcortex\-m1\fR، \fBcortex\-m3\fR، \&\fBcortex\-m4\fR، \fBcortex\-m7\fR، \fBcortex\-m23\fR، \fBcortex\-m33\fR، \&\fBcortex\-m35p\fR، \fBcortex\-m52\fR، \fBcortex\-m55\fR، \fBcortex\-m85\fR، \fBcortex\-x1\fR، \&\fBcortex\-x1c\fR، \fBcortex\-m1.small\-multiply\fR، \fBcortex\-m0.small\-multiply\fR، \&\fBcortex\-m0plus.small\-multiply\fR، \fBexynos\-m1\fR، \fBmarvell\-pj4\fR، \&\fBneoverse\-n1\fR، \fBneoverse\-n2\fR، \fBneoverse\-v1\fR، \fBxscale\fR، \&\fBiwmmxt\fR، \fBiwmmxt2\fR، \fBep9312\fR، \fBfa526\fR، \fBfa626\fR، \&\fBfa606te\fR، \fBfa626te\fR، \fBfmp626\fR، \fBfa726te\fR، \fBstar\-mc1\fR، \&\fBxgene1\fR. .Sp علاوه بر این، این گزینه می‌تواند مشخص کند که GCC باید کارایی کد را برای یک سامانهٔ big.LITTLE میزان‌سازی کند. نام‌های مجاز عبارتند از: \&\fBcortex\-a15.cortex\-a7\fR، \fBcortex\-a17.cortex\-a7\fR، \&\fBcortex\-a57.cortex\-a53\fR، \fBcortex\-a72.cortex\-a53\fR، \&\fBcortex\-a72.cortex\-a35\fR، \fBcortex\-a73.cortex\-a53\fR، \&\fBcortex\-a75.cortex\-a55\fR، \fBcortex\-a76.cortex\-a55\fR. .Sp گزینهٔ \&\fB\-mtune=generic\-\fR\fIarch\fR مشخص می‌کند که GCC باید کارایی را برای ترکیبی از پردازنده‌های درون معماری \fIarch\fR میزان‌سازی کند. هدف، تولید کدی است که روی پرکاربردترین پردازنده‌های کنونی به‌خوبی اجرا شود، با برقراری تعادل میان بهینه‌سازی‌هایی که برای برخی از CPUها در این بازه سودمند است و پرهیز از افت کارایی در سایر CPUها. با گذشت زمان و آمدن و رفتن مدل‌های پردازنده، اثرات این گزینه ممکن است در نسخه‌های آیندهٔ GCC تغییر کند. .Sp گزینهٔ \&\fB\-mtune\fR همان گزینه‌های افزونهٔ مجاز در \fB\-mcpu\fR را می‌پذیرد، اما این گزینه‌های افزونه بر میزان‌سازی کد تولیدشده تأثیری ندارند. .Sp گزینهٔ \&\fB\-mtune=native\fR باعث می‌شود کامپایلر پردازندهٔ رایانهٔ ساخت را به‌طور خودکار تشخیص دهد. در حال حاضر، این ویژگی فقط در GNU/Linux پشتیبانی می‌شود و همهٔ معماری‌ها شناسایی نمی‌شوند. اگر تشخیص خودکار ناموفق باشد، این گزینه هیچ اثری نخواهد داشت..IP \fB\-mcpu=\fR\fIname\fR[\fB+extension...\fR] 4 .IX Item "-mcpu=name[+extension...]" این گزینه نام پردازندهٔ ARM هدف را مشخص می‌کند. GCC از این نام برای استخراج نام معماری ARM هدف (همانند حالتی که با \fB\-march\fR مشخص شده باشد) و نوع پردازندهٔ ARM جهت بهینه‌سازی کارایی (همانند حالتی که با \fB\-mtune\fR مشخص شده باشد) استفاده می‌کند. در مواردی که این گزینه به همراه \fB\-march\fR یا \fB\-mtune\fR به کار رود، آن گزینه‌ها بر بخش متناظر از این گزینه اولویت دارند. .Sp بسیاری از پردازنده‌های پشتیبانی‌شده، افزونه‌های معماری اختیاری را پیاده‌سازی می‌کنند. در این موارد، این افزونه‌های معماری معمولاً به‌طور پیش‌فرض فعال هستند. چنانچه پیاده‌سازی‌هایی وجود داشته باشند که فاقد افزونه هستند، می‌توان از نحو افزونه برای غیرفعال کردن مواردی که حذف شده‌اند استفاده کرد. برای دستورالعمل‌های ممیز شناور و Advanced SIMD (Neon)، تنظیمات گزینه‌های \&\fB\-mfloat\-abi\fR و \fB\-mfpu\fR نیز باید در نظر گرفته شوند: دستورالعمل‌های ممیز شناور و Advanced SIMD تنها در صورتی استفاده خواهند شد که \&\fB\-mfloat\-abi\fR روی \fBsoft\fR تنظیم نشده باشد؛ و هر تنظیمی از \&\fB\-mfpu\fR غیر از \fBauto\fR، دستورالعمل‌های افزونهٔ ممیز شناور و SIMD موجود را نادیده گرفته و جایگزین می‌کند. .Sp برای نمونه، \fBcortex\-a9\fR را می‌توان در سه پیکربندی اصلی یافت: فقط اعداد صحیح، تنها با یک واحد ممیز شناور، یا با ممیز شناور و Advanced SIMD. حالت پیش‌فرض فعال‌سازی تمامی دستورالعمل‌ها است، اما می‌توان از افزونه‌های \fB+nosimd\fR و \fB+nofp\fR به ترتیب برای غیرفعال کردن تنها SIMD یا هر دو دستورالعمل‌های SIMD و ممیز شناور استفاده کرد. .Sp نام‌های مجاز برای این گزینه همانند گزینه‌های مجاز برای \&\fB\-mtune\fR است. .Sp گزینه‌های افزونهٔ زیر میان پردازنده‌های فهرست‌شده مشترک هستند: .RS 4 .IP \fB+nodsp\fR 4 .IX Item "+nodsp" غیرفعال کردن دستورالعمل‌های DSP در \fBcortex\-m33\fR، \fBcortex\-m35p\fR، \&\fBcortex\-m52\fR، \fBcortex\-m55\fR و \fBcortex\-m85\fR. همچنین غیرفعال کردن دستورالعمل‌های اعداد صحیح و ممیز شناور با دقت یگانهٔ M\-Profile Vector Extension (MVE) در \&\fBcortex\-m52\fR، \fBcortex\-m55\fR و \fBcortex\-m85\fR. .IP \fB+nopacbti\fR 4 .IX Item "+nopacbti" غیرفعال کردن Pointer Authentication and Branch Target Identification Extension در \fBcortex\-m52\fR و \fBcortex\-m85\fR. .IP \fB+nomve\fR 4 .IX Item "+nomve" غیرفعال کردن دستورالعمل‌های اعداد صحیح و ممیز شناور با دقت یگانهٔ M\-Profile Vector Extension (MVE) در \fBcortex\-m52\fR، \fBcortex\-m55\fR و \&\fBcortex\-m85\fR. .IP \fB+nomve.fp\fR 4 .IX Item "+nomve.fp" غیرفعال کردن دستورالعمل‌های ممیز شناور با دقت یگانهٔ M\-Profile Vector Extension (MVE) در \fBcortex\-m52\fR، \fBcortex\-m55\fR و \fBcortex\-m85\fR. .IP "\fB+cdecp0, +cdecp1, ... , +cdecp7\fR" 4 .IX Item "+cdecp0, +cdecp1, ... , +cdecp7" فعال کردن Custom Datapath Extension (CDE) روی هم‌پردازنده‌های انتخاب‌شده بر اساس شماره‌های ارائه‌شده در گزینه‌ها در محدودهٔ ۰ تا ۷ در \fBcortex\-m52\fR، \&\fBcortex\-m55\fR و \fBstar\-mc1\fR. .IP \fB+nofp\fR 4 .IX Item "+nofp" دستورالعمل‌های ممیز شناور را در \fBarm9e\fR، \&\fBarm946e\-s\fR، \fBarm966e\-s\fR، \fBarm968e\-s\fR، \fBarm10e\fR، \&\fBarm1020e\fR، \fBarm1022e\fR، \fBarm926ej\-s\fR، \&\fBarm1026ej\-s\fR، \fBcortex\-r5\fR، \fBcortex\-r7\fR، \fBcortex\-r8\fR، \&\fBcortex\-m4\fR، \fBcortex\-m7\fR، \fBcortex\-m33\fR، \fBcortex\-m35p\fR، \&\fBcortex\-m52\fR، \fBcortex\-m55\fR و \fBcortex\-m85\fR غیرفعال می‌کند. دستورالعمل‌های ممیز شناور و SIMD را در \&\fBgeneric\-armv7\-a\fR، \fBcortex\-a5\fR، \fBcortex\-a7\fR، \&\fBcortex\-a8\fR، \fBcortex\-a9\fR، \fBcortex\-a12\fR، \&\fBcortex\-a15\fR، \fBcortex\-a17\fR، \fBcortex\-a15.cortex\-a7\fR، \&\fBcortex\-a17.cortex\-a7\fR، \fBcortex\-a32\fR، \fBcortex\-a35\fR، \&\fBcortex\-a53\fR و \fBcortex\-a55\fR غیرفعال می‌کند. .IP \fB+nofp.dp\fR 4 .IX Item "+nofp.dp" بخش دقت مضاعف دستورالعمل‌های ممیز شناور را در \fBcortex\-r5\fR، \fBcortex\-r7\fR، \fBcortex\-r8\fR، \fBcortex\-r52\fR، \&\fBcortex\-r52plus\fR و \fBcortex\-m7\fR غیرفعال می‌کند. .IP \fB+nosimd\fR 4 .IX Item "+nosimd" دستورالعمل‌های SIMD (به جز ممیز شناور) را در \&\fBgeneric\-armv7\-a\fR، \fBcortex\-a5\fR، \fBcortex\-a7\fR و \fBcortex\-a9\fR غیرفعال می‌کند. .IP \fB+crypto\fR 4 .IX Item "+crypto" دستورالعمل‌های رمزنگاری را در \fBcortex\-a32\fR، \&\fBcortex\-a35\fR، \fBcortex\-a53\fR، \fBcortex\-a55\fR، \fBcortex\-a57\fR، \&\fBcortex\-a72\fR، \fBcortex\-a73\fR، \fBcortex\-a75\fR، \fBexynos\-m1\fR، \&\fBxgene1\fR، \fBcortex\-a57.cortex\-a53\fR، \fBcortex\-a72.cortex\-a53\fR، \&\fBcortex\-a73.cortex\-a35\fR، \fBcortex\-a73.cortex\-a53\fR و \&\fBcortex\-a75.cortex\-a55\fR فعال می‌کند. .RE .RS 4 .Sp علاوه بر این، شبه‌هدف \fBgeneric\-armv7\-a\fR به‌صورت پیش‌فرض از VFPv3 با ۱۶ ثبات دقت مضاعف استفاده می‌کند. این هدف از گزینه‌های افزونهٔ زیر پشتیبانی می‌کند: \fBmp\fR، \fBsec\fR، \fBvfpv3\-d16\fR، \&\fBvfpv3\fR، \fBvfpv3\-d16\-fp16\fR، \fBvfpv3\-fp16\fR، \&\fBvfpv4\-d16\fR، \fBvfpv4\fR، \fBneon\fR، \fBneon\-vfpv3\fR، \&\fBneon\-fp16\fR، \fBneon\-vfpv4\fR. تعاریف آن‌ها همانند افزونه‌های \fB\-march=armv7\-a\fR است. .Sp گزینهٔ \&\fB\-mcpu=generic\-\fR\fIarch\fR نیز مجاز است و معادل با \fB\-march=\fR\fIarch\fR \fB\-mtune=generic\-\fR\fIarch\fR می‌باشد. برای اطلاعات بیشتر \fB\-mtune\fR را ببینید. .Sp گزینهٔ \&\fB\-mcpu=native\fR باعث می‌شود کامپایلر پردازندهٔ رایانهٔ ساخت را به‌طور خودکار تشخیص دهد. در حال حاضر، این قابلیت تنها در GNU/Linux پشتیبانی می‌شود و همهٔ معماری‌ها شناسایی نمی‌شوند. چنانچه تشخیص خودکار ناموفق باشد، این گزینه هیچ تاثیری ندارد. .Sp گزینهٔ \&\fB\-mcpu=unset\fR باعث می‌شود کامپایلر هرگونه گزینهٔ \&\fB\-mcpu=...\fR را که پیش‌تر در خط فرمان آمده نادیده بگیرد و چنان رفتار کند که گویی این گزینه هرگز ارسال نشده است. این ویژگی برای جلوگیری از هشدارهای مربوط به تداخل گزینه‌های پردازنده و معماری، هنگامی که این دو مشخصات متفاوتی تولید می‌کنند، سودمند است. .RE .IP \fB\-mfpu=\fR\fIname\fR 4 .IX Item "-mfpu=name" این گزینه مشخص می‌کند چه سخت‌افزار ممیز شناوری (یا شبیه‌سازی سخت‌افزاری) در هدف در دسترس است. نام‌های مجاز عبارتند از: \fBauto\fR، \fBvfpv2\fR، \&\fBvfpv3\fR، \&\fBvfpv3\-fp16\fR، \fBvfpv3\-d16\fR، \fBvfpv3\-d16\-fp16\fR، \fBvfpv3xd\fR، \&\fBvfpv3xd\-fp16\fR، \fBneon\-vfpv3\fR، \fBneon\-fp16\fR، \fBvfpv4\fR، \&\fBvfpv4\-d16\fR، \fBfpv4\-sp\-d16\fR، \fBneon\-vfpv4\fR، \&\fBfpv5\-d16\fR، \fBfpv5\-sp\-d16\fR، \&\fBfp\-armv8\fR، \fBneon\-fp\-armv8\fR و \fBcrypto\-neon\-fp\-armv8\fR. توجه داشته باشید که \fBneon\fR یک نام مستعار برای \fBneon\-vfpv3\fR و \fBvfp\fR یک نام مستعار برای \fBvfpv2\fR است. .Sp تنظیم \fBauto\fR پیش‌فرض بوده و حالتی خاص است. این تنظیم موجب می‌شود کامپایلر دستورالعمل‌های ممیز شناور و Advanced SIMD را بر اساس تنظیمات \fB\-mcpu\fR و \fB\-march\fR انتخاب کند. .Sp اگر سخت‌افزار ممیز شناورِ انتخاب‌شده شامل افزونهٔ NEON باشد (برای نمونه \fB\-mfpu=neon\fR)، توجه داشته باشید که عملیات ممیز شناور توسط گذر بردارسازی خودکار GCC تولید نمی‌شوند، مگر اینکه \&\fB\-funsafe\-math\-optimizations\fR نیز مشخص شده باشد. دلیل این امر آن است که سخت‌افزار NEON استاندارد IEEE 754 را برای محاسبات ممیز شناور به‌طور کامل پیاده‌سازی نمی‌کند (به‌ویژه با مقادیر غیرعادی یا denormal به‌عنوان صفر رفتار می‌شود)، بنابراین به‌کارگیری دستورالعمل‌های NEON ممکن است منجر به کاهش دقت شود. .Sp همچنین می‌توانید نام fpu را در سطح تابع با استفاده از صفت‌های تابعی یا پراگماهای \f(CWtarget("fpu=")\fR تنظیم کنید. .IP \fB\-mfp16\-format=\fR\fIname\fR 4 .IX Item "-mfp16-format=name" قالب نوع دادهٔ ممیز شناور با نیم‌دقت \f(CW\*(C`_\|_fp16\*(C'\fR را مشخص می‌کند. نام‌های مجاز عبارتند از \fBnone\fR، \fBieee\fR و \fBalternative\fR؛ حالت پیش‌فرض \fBnone\fR است که در این حالت نوع \f(CW\*(C`_\|_fp16\*(C'\fR تعریف نمی‌شود. .IP \fB\-mstructure\-size\-boundary=\fR\fIn\fR 4 .IX Item "-mstructure-size-boundary=n" اندازهٔ تمام ساختارها (structures) و اجتماع‌ها (unions) به مضربی از تعداد بیت‌های تعیین‌شده توسط این گزینه گرد می‌شوند. مقادیر مجاز عبارتند از ۸، ۳۲ و ۶۴. مقدار پیش‌فرض در زنجیره‌ابزارهای مختلف متفاوت است. برای زنجیره‌ابزار مبتنی بر COFF مقدار پیش‌فرض ۸ است. مقدار ۶۴ تنها در صورتی مجاز است که ABI زیربنایی از آن پشتیبانی کند. .Sp تعیین مقداری بزرگ‌تر می‌تواند کدی سریع‌تر و کارآمدتر تولید کند، اما ممکن است حجم برنامه را نیز افزایش دهد. مقادیر مختلف به‌طور بالقوه ناسازگار هستند. کدی که با یک مقدار کامپایل شده باشد، در صورت تبادل اطلاعات از طریق ساختارها یا اجتماع‌ها، لزوماً نمی‌تواند با کد یا کتابخانه‌های کامپایل‌شده با مقداری دیگر کار کند. .Sp این گزینه منسوخ شده است. .IP \fB\-mabort\-on\-noreturn\fR 4 .IX Item "-mabort-on-noreturn" یک فراخوانی به تابع \f(CW\*(C`abort\*(C'\fR در پایان یک تابع \&\f(CW\*(C`noreturn\*(C'\fR ایجاد می‌کند. در صورتی که تابع تلاش کند بازگردد، این دستور اجرا می‌شود. .IP \fB\-mlong\-calls\fR 4 .IX Item "-mlong-calls" .PD 0 .IP \fB\-mno\-long\-calls\fR 4 .IX Item "-mno-long-calls" .PD به کامپایلر دستور می‌دهد که فراخوانی توابع را ابتدا با بارگذاری نشانی تابع در یک ثبات و سپس انجام فراخوانی زیرروال (subroutine call) روی این ثبات انجام دهد. این سوییچ زمانی لازم است که تابع هدف، خارج از محدودهٔ آدرس‌دهی ۶۴ مگابایتی نسخهٔ مبتنی بر آفستِ دستورالعمل فراخوانی زیرروال قرار داشته باشد. .Sp حتی اگر این سوییچ فعال باشد، تمام فراخوانی‌های تابع به فراخوانی‌های طولانی (long calls) تبدیل نمی‌شوند. سازوکار تشخیصی بدین‌گونه است که توابع ایستا (static)، توابعی با صفت \f(CW\*(C`short_call\*(C'\fR، توابعی که در دامنهٔ رهنمود \f(CW\*(C`#pragma no_long_calls\*(C'\fR قرار دارند، و توابعی که تعاریف آن‌ها پیش‌تر در واحد کامپایل جاری ترجمه شده‌اند، به فراخوانی طولانی تبدیل نمی‌شوند. استثناهای این قاعده عبارتند از تعاریف توابع ضعیف (weak functions)، توابعی با صفت \f(CW\*(C`long_call\*(C'\fR یا صفت \f(CW\*(C`section\*(C'\fR، و توابعی که در دامنهٔ رهنمود \f(CW\*(C`#pragma long_calls\*(C'\fR هستند که همواره به فراخوانی طولانی تبدیل می‌شوند. .Sp این قابلیت به‌صورت پیش‌فرض فعال نیست. مشخص کردن \&\fB\-mno\-long\-calls\fR رفتار پیش‌فرض را بازمی‌گرداند؛ همان‌طور که قرار دادن فراخوانی توابع در دامنهٔ رهنمود \f(CW\*(C`#pragma long_calls_off\*(C'\fR نیز همین اثر را دارد. توجه داشته باشید این سوییچ‌ها هیچ تاثیری بر شیوهٔ تولید کد توسط کامپایلر برای مدیریت فراخوانی توابع از طریق اشاره‌گرهای تابع ندارند..IP \fB\-msingle\-pic\-base\fR 4 .IX Item "-msingle-pic-base" با ثبات مورد استفاده برای آدرس‌دهی PIC به عنوان فقط‌خواندنی رفتار می‌کند، به جای اینکه آن را در مقدمه (prologue) هر تابع بارگذاری کند. سیستم زمان اجرا مسئول مقداردهی اولیه این ثبات با مقداری مناسب پیش از آغاز اجرا است. .IP \fB\-mpic\-register=\fR\fIreg\fR 4 .IX Item "-mpic-register=reg" ثباتی را که باید برای آدرس‌دهی PIC استفاده شود مشخص می‌کند. برای حالت پایهٔ استاندارد PIC، پیش‌فرض هر ثبات مناسبی است که توسط کامپایلر تعیین شود. برای حالت پایهٔ منفرد PIC، در صورتی که مقصد بر پایهٔ EABI باشد یا بررسی پشته (stack-checking) فعال باشد، پیش‌فرض \&\fBR9\fR است؛ در غیر این صورت پیش‌فرض \fBR10\fR است. .IP \fB\-mpic\-data\-is\-text\-relative\fR 4 .IX Item "-mpic-data-is-text-relative" فرض می‌کند که جابه‌جایی بین بخش‌های text و data در زمان پیوند ایستا (static link) ثابت است. این امر امکان استفاده از عملیات آدرس‌دهی وابسته به PC را برای دسترسی به داده‌هایی که مشخص است در بخش data قرار دارند فراهم می‌کند. برای مقاصد غیر VxWorks RTP، این گزینه به طور پیش‌فرض فعال است. هنگام غیرفعال شدن در چنین مقاصدی، به طور پیش‌فرض \fB\-msingle\-pic\-base\fR را فعال خواهد کرد. .IP \fB\-mpoke\-function\-name\fR 4 .IX Item "-mpoke-function-name" نام هر تابع را مستقیماً پیش از مقدمهٔ تابع، در بخش text می‌نویسد. کد تولیدشده مشابه این خواهد بود: .Sp .Vb 9 \& t0 \& .ascii "arm_poke_function_name", 0 \& .align \& t1 \& .word 0xff000000 + (t1 \- t0) \& arm_poke_function_name \& mov ip, sp \& stmfd sp!, {fp, ip, lr, pc} \& sub fp, ip, #4 .Ve .Sp هنگام انجام ردیابی بازگشتی پشته (stack backtrace)، کد می‌تواند مقدار \&\f(CW\*(C`pc\*(C'\fR ذخیره‌شده در \f(CW\*(C`fp + 0\*(C'\fR را بررسی کند. اگر سپس تابع ردیابی به مکان \f(CW\*(C`pc \- 12\*(C'\fR نگاه کند و ۸ بیت بالایی تنظیم شده باشند، متوجه می‌شویم که نام تابع بلافاصله پیش از این مکان جاسازی شده است و طولی برابر با \f(CW\*(C`((pc[\-3]) & 0xff000000)\*(C'\fR دارد. .IP \fB\-mthumb\fR 4 .IX Item "-mthumb" .PD 0 .IP \fB\-marm\fR 4 .IX Item "-marm" .PD بین تولید کدی که در وضعیت‌های ARM و Thumb اجرا می‌شود، انتخاب می‌کند. پیش‌فرض در بیشتر پیکربندی‌ها تولید کدی است که در وضعیت ARM اجرا شود، اما این پیش‌فرض را می‌توان با پیکربندی GCC از طریق گزینهٔ \fB\-\-with\-mode=\fR\fIstate\fR تغییر داد. .Sp همچنین می‌توانید حالت ARM و Thumb را برای هر تابع به صورت جداگانه با استفاده از ویژگی‌ها یا عملگرهای پراگمای تابعی \f(CWtarget("thumb")\fR و \f(CWtarget("arm")\fR بازنویسی کنید. .IP \fB\-mflip\-thumb\fR 4 .IX Item "-mflip-thumb" حالت‌های ARM/Thumb را به صورت متناوب بین توابع جابه‌جا می‌کند. این گزینه برای آزمون رگرسیونِ تولید کد ترکیبی Thumb/ARM ارائه شده است و برای استفادهٔ عادی در کامپایل کد در نظر گرفته نشده است. .IP \fB\-mtpcs\-frame\fR 4 .IX Item "-mtpcs-frame" یک فریم پشته منطبق با استاندارد فراخوانی رویهٔ تامب (Thumb Procedure Call Standard) برای همهٔ توابع غیربرگی (non-leaf) تولید می‌کند. (یک تابع برگی تابعی است که هیچ تابع دیگری را فراخوانی نمی‌کند.) پیش‌فرض \fB\-mno\-tpcs\-frame\fR است. .IP \fB\-mtpcs\-leaf\-frame\fR 4 .IX Item "-mtpcs-leaf-frame" یک فریم پشته منطبق با استاندارد فراخوانی رویهٔ تامب (Thumb Procedure Call Standard) برای همهٔ توابع برگی تولید می‌کند. (یک تابع برگی تابعی است که هیچ تابع دیگری را فراخوانی نمی‌کند.) پیش‌فرض \fB\-mno\-apcs\-leaf\-frame\fR است. .IP \fB\-mcallee\-super\-interworking\fR 4 .IX Item "-mcallee-super-interworking" به تمام توابع دارای دید بیرونی در فایل در حال کامپایل، یک سرآیند از مجموعه دستورالعمل‌های ARM اختصاص می‌دهد که پیش از اجرای بقیهٔ تابع، به حالت Thumb جابه‌جا می‌شود. این امر امکان فراخوانی این توابع را از کدهای non-interworking فراهم می‌کند. این گزینه در پیکربندی‌های AAPCS معتبر نیست زیرا interworking به طور پیش‌فرض در آن‌ها فعال است. .IP \fB\-mcaller\-super\-interworking\fR 4 .IX Item "-mcaller-super-interworking" اجازه می‌دهد فراخوانی‌ها از طریق اشاره‌گرهای تابع (شامل توابع مجازی)، بدون توجه به اینکه کد مقصد برای interworking کامپایل شده است یا خیر، به درستی اجرا شوند. در صورت فعال بودن این گزینه، هزینهٔ اجرای اشاره‌گر تابع بار پردازشی اندکی خواهد داشت. این گزینه در پیکربندی‌های AAPCS معتبر نیست زیرا interworking به طور پیش‌فرض در آن‌ها فعال است. .IP \fB\-mtp=\fR\fIname\fR 4 .IX Item "-mtp=name" مدل دسترسی به اشاره‌گر حافظهٔ محلی رشته (TLS) را مشخص می‌کند. مدل \&\fBsoft\fR فراخوانی‌هایی به \f(CW\*(C`_\|_aeabi_read_tp\*(C'\fR تولید می‌کند. مدل‌های پذیرفته‌شدهٔ دیگر \fBtpidrurw\fR، \fBtpidruro\fR و \fBtpidrprw\fR هستند که اشاره‌گر رشته را مستقیماً از ثبات سیستمی مربوطه واکشی می‌کنند (از معماری arm6k به بعد پشتیبانی می‌شود). این ثبات‌های سیستمی از طریق رابط کمک‌پردازندهٔ CP15 قابل دسترسی هستند و آرگومان \&\fBcp15\fR نیز به عنوان یک نام مستعار برای راحتی به جای \fBtpidruro\fR پذیرفته می‌شود. آرگومان \fBauto\fR بهترین روش موجود را برای پردازندهٔ انتخاب‌شده به کار می‌گیرد. مقدار پیش‌فرض \fBauto\fR است. .IP \fB\-mtls\-dialect=\fR\fIdialect\fR 4 .IX Item "-mtls-dialect=dialect" گویش مورد استفاده برای دسترسی به حافظهٔ محلی رشته را مشخص می‌کند. دو \&\fIdialect\fR پشتیبانی می‌شوند\-\-\-\fBgnu\fR و \fBgnu2\fR. گویش \&\fBgnu\fR طرح اصلی GNU را برای پشتیبانی از مدل‌های TLS پویای محلی و سراسری انتخاب می‌کند. گویش \fBgnu2\fR طرح توصیف‌گر GNU را انتخاب می‌کند که عملکرد بهتری را برای کتابخانه‌های مشترک فراهم می‌آورد. طرح توصیف‌گر GNU با طرح اصلی سازگار است، اما به پشتیبانی جدیدی در اسمبلر، پیونددهنده و کتابخانه نیاز دارد. مدل‌های TLS اجرایی اولیه و محلی (Initial and local exec) تحت تأثیر این گزینه قرار نمی‌گیرند و همیشه از طرح اصلی استفاده می‌کنند. .IP \fB\-mword\-relocations\fR 4 .IX Item "-mword-relocations" تنها بازآرایی‌های مطلق را روی مقادیر به اندازهٔ کلمه (یعنی R_ARM_ABS32) ایجاد می‌کند. این گزینه در مقاصدی (uClinux، SymbianOS) که بارگذار زمان اجرا این محدودیت را تحمیل می‌کند، و همچنین هنگامی که \fB\-fpic\fR یا \fB\-fPIC\fR مشخص شده باشد، به طور پیش‌فرض فعال است. این گزینه با \fB\-mslow\-flash\-data\fR تداخل دارد. .IP \fB\-mfix\-cortex\-m3\-ldrd\fR 4 .IX Item "-mfix-cortex-m3-ldrd" برخی از هسته‌های Cortex\-M3 می‌توانند هنگام استفاده از دستورالعمل‌های \f(CW\*(C`ldrd\*(C'\fR با ثبات‌های مقصد و پایهٔ هم‌پوشان، باعث تخریب داده‌ها شوند. این گزینه از تولید این دستورالعمل‌ها جلوگیری می‌کند. این گزینه هنگامی که \&\fB\-mcpu=cortex\-m3\fR مشخص شده باشد، به طور پیش‌فرض فعال است. .IP \fB\-mfix\-cortex\-a57\-aes\-1742098\fR 4 .IX Item "-mfix-cortex-a57-aes-1742098" .PD 0 .IP \fB\-mno\-fix\-cortex\-a57\-aes\-1742098\fR 4 .IX Item "-mno-fix-cortex-a57-aes-1742098" .IP \fB\-mfix\-cortex\-a72\-aes\-1655431\fR 4 .IX Item "-mfix-cortex-a72-aes-1655431" .IP \fB\-mno\-fix\-cortex\-a72\-aes\-1655431\fR 4 .IX Item "-mno-fix-cortex-a72-aes-1655431" .PD راهکار کاهش اثر را برای یک نقص سخت‌افزاری (erratum) در Cortex\-A57 و Cortex\-A72 که بر دستورالعمل‌های رمزنگاری AES تأثیر می‌گذارد، فعال (یا غیرفعال) می‌کند. این گزینه هنگامی که \fB\-mcpu=cortex\-a57\fR یا \&\fB\-mcpu=cortex\-a72\fR مشخص شده باشد، به طور پیش‌فرض فعال است. .IP \fB\-munaligned\-access\fR 4 .IX Item "-munaligned-access" .PD 0 .IP \fB\-mno\-unaligned\-access\fR 4 .IX Item "-mno-unaligned-access" .PD خواندن و نوشتن مقادیر ۱۶ و ۳۲ بیتی را از آدرس‌هایی که هم‌تراز ۱۶ یا ۳۲ بیت نیستند فعال (یا غیرفعال) می‌کند. به طور پیش‌فرض، دسترسی ناهم‌تراز برای همهٔ معماری‌های پیش از ARMv6، همهٔ ARMv6\-M و معماری‌های پایهٔ ARMv8\-M غیرفعال است، و برای سایر معماری‌ها فعال است. اگر دسترسی ناهم‌تراز فعال نباشد، دسترسی به کلمات در ساختارهای داده‌ای فشرده (packed) به صورت بایت به بایت انجام می‌شود. .Sp صفت ARM با نام \f(CW\*(C`Tag_CPU_unaligned_access\*(C'\fR در فایل شیء تولیدشده، بسته به تنظیم این گزینه، روی true یا false تنظیم می‌شود. اگر دسترسی ناهم‌تراز فعال باشد، نماد پیش‌پردازندهٔ \f(CW\*(C`_\|_ARM_FEATURE_UNALIGNED\*(C'\fR نیز تعریف می‌شود. .IP \fB\-mneon\-for\-64bits\fR 4 .IX Item "-mneon-for-64bits" این گزینه منسوخ شده است و هیچ اثری ندارد. .IP \fB\-mslow\-flash\-data\fR 4 .IX Item "-mslow-flash-data" فرض می‌کند که بارگذاری داده از حافظهٔ فلش کُندتر از واکشی دستورالعمل است. بنابراین بارگذاری مقادیر لفظی (literal load) برای دستیابی به عملکرد بهتر به حداقل می‌رسد. این گزینه تنها هنگام کامپایل برای ARMv7 M\-profile پشتیبانی می‌شود و به طور پیش‌فرض غیرفعال است. این گزینه با \fB\-mword\-relocations\fR تداخل دارد. .IP \fB\-masm\-syntax\-unified\fR 4 .IX Item "-masm-syntax-unified" فرض می‌کند که اسمبلر درون‌خطی از نحو یکپارچهٔ asm (unified syntax) استفاده می‌کند. مقدار پیش‌فرض در حال حاضر غیرفعال است که بیانگر نحو تفکیک‌شده (divided syntax) است. این گزینه هیچ اثری بر Thumb2 ندارد؛ با این حال ممکن است در نسخه‌های بعدی GCC تغییر کند. نحو تفکیک‌شده باید منسوخ تلقی شود. .IP \fB\-mrestrict\-it\fR 4 .IX Item "-mrestrict-it" تولید بلوک‌های IT را به منظور تطابق با قوانین ARMv8\-A محدود می‌کند. بلوک‌های IT تنها می‌توانند شامل یک دستورالعمل ۱۶ بیتی از یک مجموعه دستورالعمل مشخص باشند. این گزینه برای حالت Thumb در ARMv8\-A به طور پیش‌فرض فعال است. .IP \fB\-mprint\-tune\-info\fR 4 .IX Item "-mprint-tune-info" اطلاعات تنظیم پردازنده (CPU tuning) را به صورت توضیح (کامنت) در فایل اسمبلر چاپ می‌کند. این گزینه تنها برای آزمون‌های رگرسیونِ کامپایلر استفاده می‌شود و برای استفادهٔ عادی در کامپایل کد در نظر گرفته نشده است. این گزینه به طور پیش‌فرض غیرفعال است. .IP \fB\-mverbose\-cost\-dump\fR 4 .IX Item "-mverbose-cost-dump" تخلیهٔ پرحجم (verbose) مدل هزینه را در فایل‌های گزارش اشکال‌زدایی (debug dump) فعال می‌کند. این گزینه برای استفاده در اشکال‌زدایی کامپایلر ارائه شده است..IP \fB\-mpure\-code\fR 4 .IX Item "-mpure-code" از قرار گرفتن داده‌های ثابت در بخش‌های کد جلوگیری می‌کند. علاوه بر این، هنگام کامپایل برای قالب شیء ELF، به تمامی بخش‌های متن، صفت بخش مختص پردازنده در ELF، یعنی \f(CW\*(C`SHF_ARM_PURECODE\*(C'\fR را اختصاص می‌دهد. این گزینه تنها هنگام تولید کد غیر\-PIC برای اهداف M\-profile در دسترس است. .IP \fB\-mcmse\fR 4 .IX Item "-mcmse" تولید کد امن بر اساس «ARMv8\-M Security Extensions: Requirements on Development Tools Engineering Specification»، که می‌تواند در <\fBhttps://developer.arm.com/documentation/ecm0359818/latest\fR> یافت شود. .IP \fB\-mfix\-cmse\-cve\-2021\-35465\fR 4 .IX Item "-mfix-cmse-cve-2021-35465" کاهش مخاطره یک مسئله امنیتی بالقوه مربوط به دستورالعمل \f(CW\*(C`VLLDM\*(C'\fR در برخی از دستگاه‌های M\-profile هنگام استفاده از CMSE (CVE\-2021\-365465). این گزینه به‌طور پیش‌فرض در صورت استفاده از گزینه \fB\-mcpu=\fR همراه با \&\f(CW\*(C`cortex\-m33\*(C'\fR، \f(CW\*(C`cortex\-m35p\*(C'\fR، \f(CW\*(C`cortex\-m52\*(C'\fR، \f(CW\*(C`cortex\-m55\*(C'\fR، \&\f(CW\*(C`cortex\-m85\*(C'\fR یا \f(CW\*(C`star\-mc1\*(C'\fR فعال است. از گزینه \fB\-mno\-fix\-cmse\-cve\-2021\-35465\fR می‌توان برای غیرفعال کردن این کاهش مخاطره استفاده کرد. .IP \fB\-mstack\-protector\-guard=\fR\fIguard\fR 4 .IX Item "-mstack-protector-guard=guard" .PD 0 .IP \fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR 4 .IX Item "-mstack-protector-guard-offset=offset" .PD تولید کد محافظت از پشته با استفاده از قناری (canary) در \fIguard\fR. مکان‌های پشتیبانی‌شده عبارتند از \fBglobal\fR برای یک قناری سراسری یا \fBtls\fR برای قناری قابل دسترس از طریق ثبات TLS. گزینه \&\fB\-mstack\-protector\-guard\-offset=\fR برای استفاده همراه با \&\fB\-fstack\-protector\-guard=tls\fR است و برای استفاده در کد فضای کاربری (user\-land) در نظر گرفته نشده است. .IP \fB\-mfdpic\fR 4 .IX Item "-mfdpic" .PD 0 .IP \fB\-mno\-fdpic\fR 4 .IX Item "-mno-fdpic" .PD انتخاب ABI مربوط به FDPIC، که از توصیف‌کننده‌های تابع ۶۴ بیتی برای نمایش اشاره‌گرها به توابع استفاده می‌کند. هنگامی که کامپایلر برای اهداف \&\f(CW\*(C`arm\-*\-uclinuxfdpiceabi\*(C'\fR پیکربندی شده باشد، این گزینه به‌طور پیش‌فرض فعال است و در صورتی که هیچ‌یک از گزینه‌های مرتبط با PIC/PIE مشخص نشده باشند، مستلزم \fB\-fPIE\fR خواهد بود. در سایر اهداف، این گزینه تنها ویژگی‌های تولید کد مختص FDPIC را فعال می‌کند، و کاربر باید در صورت نیاز، گزینه‌های مربوط به PIC/PIE را به‌صراحت مشخص کند. .Sp توجه داشته باشید که پیوند ایستا (static linking) پشتیبانی نمی‌شود، زیرا هنگام بازنشانی مکانی خودکار برنامه (self\-relocate)، همچنان پیونددهنده پویا را درگیر خواهد کرد. اگر چنین رفتاری قابل قبول است، از گزینه‌های \-static و \-Wl,\-dynamic\-linker استفاده کنید. .Sp گزینه متضاد \fB\-mno\-fdpic\fR برای ساخت هسته لینوکس با استفاده از همان زنجیره ابزار (\f(CW\*(C`arm\-*\-uclinuxfdpiceabi\*(C'\fR) که برای ساخت برنامه‌های فضای کاربری استفاده شده است، مفید (و الزامی) است. .IP \fB\-mbranch\-protection=\fR\fInone\fR\fB|\fR\fIstandard\fR\fB|\fR\fIpac\-ret\fR\fB[+\fR\fIleaf\fR\fB][+\fR\fIbti\fR\fB]|\fR\fIbti\fR\fB[+\fR\fIpac\-ret\fR\fB[+\fR\fIleaf\fR\fB]]\fR 4 .IX Item "-mbranch-protection=none|standard|pac-ret[+leaf][+bti]|bti[+pac-ret[+leaf]]" فعال‌سازی ویژگی‌های حفاظت از انشعاب (تنها armv8.1\-m.main). \&\fBnone\fR تولید کد بدون حفاظت از انشعاب یا امضای نشانی بازگشت. \&\fBstandard[+\fR\fIleaf\fR\fB]\fR تولید کد با فعال بودن تمامی ویژگی‌های حفاظت از انشعاب در سطح استانداردشان. \&\fBpac\-ret[+\fR\fIleaf\fR\fB]\fR تولید کد با تنظیم امضای نشانی بازگشت در سطح استاندارد آن، یعنی امضای تمامی توابعی که نشانی بازگشت را در حافظه ذخیره می‌کنند. \&\fBleaf\fR هنگامی که امضای نشانی بازگشت فعال باشد، توابع برگ (leaf) را نیز حتی اگر نشانی بازگشت را در حافظه ننویسند، امضا می‌کند. +\fBbti\fR افزودن دستورالعمل‌های landing\-pad در اهداف مجاز دستورالعمل‌های انشعاب غیرمستقیم. .Sp اگر افزونه معماری \fB+pacbti\fR فعال نباشد، تمامی عملیات‌های حفاظت از انشعاب و امضای نشانی بازگشت محدود به استفاده از دستورالعمل‌های تعریف‌شده در فضای NOP معماری خواهند بود. کد تولیدشده همچنان با نسخه‌های پیشین معماری سازگار رو به عقب باقی می‌ماند، اما امنیت اضافی را می‌توان در زمان اجرا روی پردازنده‌هایی که از افزونه \fBPACBTI\fR پشتیبانی می‌کنند فعال کرد. .Sp اعمال هدف انشعاب با استفاده از BTI تنها در زمان اجرا قابل فعال‌سازی است اگر تمام کدهای برنامه دست‌کم با \&\fB\-mbranch\-protection=bti\fR کامپایل شده باشند. .Sp هر مقداری غیر از \fBnone\fR تنها در armv8\-m.main یا بالاتر پشتیبانی می‌شود. .Sp حالت پیش‌فرض، تولید کد بدون حفاظت از انشعاب یا امضای نشانی بازگشت است. .PP \fIگزینه‌های AVR\fR .IX Subsection "AVR Options" .PP این گزینه‌ها برای پیاده‌سازی‌های AVR تعریف شده‌اند: .IP \fB\-mmcu=\fR\fImcu\fR 4 .IX Item "-mmcu=mcu" مشخص کردن معماری مجموعه دستورالعمل (ISA) یا نوع دستگاه AVR. مقدار پیش‌فرض این گزینه \f(CW\*(C`avr2\*(C'\fR است. .Sp دستگاه‌ها و ISAهای AVR زیر پشتیبانی می‌شوند. \&\fIنکته:\fR پشتیبانی کامل از یک دستگاه شامل کد راه‌اندازی \f(CW\*(C`crt\fR\f(CImcu\fR\f(CW.o\*(C'\fR، یک سرآیند دستگاه \f(CW\*(C`avr/io*.h\*(C'\fR، یک کتابخانه دستگاه \f(CW\*(C`lib\fR\f(CImcu\fR\f(CW.a\*(C'\fR و یک فایل device\-specs (\f(CW\*(C`https://gcc.gnu.org/wiki/avr\-gcc#spec\-files\*(C'\fR) به نام \&\f(CW\*(C`specs\-\fR\f(CImcu\fR\f(CW\*(C'\fR است. کامپایلر تنها مورد آخر را بر اساس \f(CW\*(C`\fR\f(CImcu\fR\f(CW\*(C'\fRهای پشتیبانی‌شده زیر ارائه می‌دهد. باقی موارد توسط AVR\-LibC (\f(CW\*(C`https://github.com/avrdudes/avr\-libc\*(C'\fR)، یا با استفاده از فایل‌های \&\f(CW\*(C`atpack\*(C'\fR (\f(CW\*(C`https://gcc.gnu.org/wiki/avr\-gcc#atpack\*(C'\fR) از سوی سازنده سخت‌افزار پشتیبانی می‌شوند. .RS 4 .ie n .IP """avr2""" 4 .el .IP \f(CWavr2\fR 4 .IX Item "avr2" دستگاه‌های «کلاسیک» با حداکثر 8 KiB حافظه برنامه. \&\fImcu\fR = \f(CW\*(C`attiny22\*(C'\fR, \f(CW\*(C`attiny26\*(C'\fR, \f(CW\*(C`at90s2313\*(C'\fR, \f(CW\*(C`at90s2323\*(C'\fR, \f(CW\*(C`at90s2333\*(C'\fR, \f(CW\*(C`at90s2343\*(C'\fR, \f(CW\*(C`at90s4414\*(C'\fR, \f(CW\*(C`at90s4433\*(C'\fR, \f(CW\*(C`at90s4434\*(C'\fR, \f(CW\*(C`at90c8534\*(C'\fR, \f(CW\*(C`at90s8515\*(C'\fR, \f(CW\*(C`at90s8535\*(C'\fR. .ie n .IP """avr25""" 4 .el .IP \f(CWavr25\fR 4 .IX Item "avr25" دستگاه‌های «کلاسیک» با حداکثر 8 KiB حافظه برنامه و دارای دستورالعمل \f(CW\*(C`MOVW\*(C'\fR. \&\fImcu\fR = \f(CW\*(C`attiny13\*(C'\fR, \f(CW\*(C`attiny13a\*(C'\fR, \f(CW\*(C`attiny24\*(C'\fR, \f(CW\*(C`attiny24a\*(C'\fR, \f(CW\*(C`attiny25\*(C'\fR, \f(CW\*(C`attiny261\*(C'\fR, \f(CW\*(C`attiny261a\*(C'\fR, \f(CW\*(C`attiny2313\*(C'\fR, \f(CW\*(C`attiny2313a\*(C'\fR, \f(CW\*(C`attiny43u\*(C'\fR, \f(CW\*(C`attiny44\*(C'\fR, \f(CW\*(C`attiny44a\*(C'\fR, \f(CW\*(C`attiny45\*(C'\fR, \f(CW\*(C`attiny48\*(C'\fR, \f(CW\*(C`attiny441\*(C'\fR, \f(CW\*(C`attiny461\*(C'\fR, \f(CW\*(C`attiny461a\*(C'\fR, \f(CW\*(C`attiny4313\*(C'\fR, \f(CW\*(C`attiny84\*(C'\fR, \f(CW\*(C`attiny84a\*(C'\fR, \f(CW\*(C`attiny85\*(C'\fR, \f(CW\*(C`attiny87\*(C'\fR, \f(CW\*(C`attiny88\*(C'\fR, \f(CW\*(C`attiny828\*(C'\fR, \f(CW\*(C`attiny841\*(C'\fR, \f(CW\*(C`attiny861\*(C'\fR, \f(CW\*(C`attiny861a\*(C'\fR, \f(CW\*(C`ata5272\*(C'\fR, \f(CW\*(C`ata6616c\*(C'\fR, \f(CW\*(C`at86rf401\*(C'\fR. .ie n .IP """avr3""" 4 .el .IP \f(CWavr3\fR 4 .IX Item "avr3" دستگاه‌های «کلاسیک» با 16 KiB تا 64 KiB حافظه برنامه. \&\fImcu\fR = \f(CW\*(C`at76c711\*(C'\fR, \f(CW\*(C`at43usb355\*(C'\fR. .ie n .IP """avr31""" 4 .el .IP \f(CWavr31\fR 4 .IX Item "avr31" دستگاه‌های «کلاسیک» با 128 KiB حافظه برنامه. \&\fImcu\fR = \f(CW\*(C`atmega103\*(C'\fR, \f(CW\*(C`at43usb320\*(C'\fR. .ie n .IP """avr35""" 4 .el .IP \f(CWavr35\fR 4 .IX Item "avr35" دستگاه‌های «کلاسیک» با 16 KiB تا 64 KiB حافظه برنامه و دارای دستورالعمل \f(CW\*(C`MOVW\*(C'\fR. \&\fImcu\fR = \f(CW\*(C`attiny167\*(C'\fR, \f(CW\*(C`attiny1634\*(C'\fR, \f(CW\*(C`atmega8u2\*(C'\fR, \f(CW\*(C`atmega16u2\*(C'\fR, \f(CW\*(C`atmega32u2\*(C'\fR, \f(CW\*(C`ata5505\*(C'\fR, \f(CW\*(C`ata6617c\*(C'\fR, \f(CW\*(C`ata664251\*(C'\fR, \f(CW\*(C`at90usb82\*(C'\fR, \f(CW\*(C`at90usb162\*(C'\fR. .ie n .IP """avr4""" 4 .el .IP \f(CWavr4\fR 4 .IX Item "avr4" دستگاه‌های «بهبودیافته» با حداکثر 8 KiB حافظه برنامه. \&\fImcu\fR = \f(CW\*(C`atmega48\*(C'\fR, \f(CW\*(C`atmega48a\*(C'\fR, \f(CW\*(C`atmega48p\*(C'\fR, \f(CW\*(C`atmega48pa\*(C'\fR, \f(CW\*(C`atmega48pb\*(C'\fR, \f(CW\*(C`atmega8\*(C'\fR, \f(CW\*(C`atmega8a\*(C'\fR, \f(CW\*(C`atmega8hva\*(C'\fR, \f(CW\*(C`atmega88\*(C'\fR, \f(CW\*(C`atmega88a\*(C'\fR, \f(CW\*(C`atmega88p\*(C'\fR, \f(CW\*(C`atmega88pa\*(C'\fR, \f(CW\*(C`atmega88pb\*(C'\fR, \f(CW\*(C`atmega8515\*(C'\fR, \f(CW\*(C`atmega8535\*(C'\fR, \f(CW\*(C`ata5795\*(C'\fR, \f(CW\*(C`ata6285\*(C'\fR, \f(CW\*(C`ata6286\*(C'\fR, \f(CW\*(C`ata6289\*(C'\fR, \f(CW\*(C`ata6612c\*(C'\fR, \f(CW\*(C`at90pwm1\*(C'\fR, \f(CW\*(C`at90pwm2\*(C'\fR, \f(CW\*(C`at90pwm2b\*(C'\fR, \f(CW\*(C`at90pwm3\*(C'\fR, \f(CW\*(C`at90pwm3b\*(C'\fR, \f(CW\*(C`at90pwm81\*(C'\fR. .ie n .IP """avr5""" 4 .el .IP \f(CWavr5\fR 4 .IX Item "avr5" دستگاه‌های «بهبودیافته» با 16 KiB تا 64 KiB حافظه برنامه. \&\fImcu\fR = \f(CW\*(C`atmega16\*(C'\fR, \f(CW\*(C`atmega16a\*(C'\fR, \f(CW\*(C`atmega16hva\*(C'\fR, \f(CW\*(C`atmega16hva2\*(C'\fR, \f(CW\*(C`atmega16hvb\*(C'\fR, \f(CW\*(C`atmega16hvbrevb\*(C'\fR, \f(CW\*(C`atmega16m1\*(C'\fR, \f(CW\*(C`atmega16u4\*(C'\fR, \f(CW\*(C`atmega161\*(C'\fR, \f(CW\*(C`atmega162\*(C'\fR, \f(CW\*(C`atmega163\*(C'\fR, \f(CW\*(C`atmega164a\*(C'\fR, \f(CW\*(C`atmega164p\*(C'\fR, \f(CW\*(C`atmega164pa\*(C'\fR, \f(CW\*(C`atmega165\*(C'\fR, \f(CW\*(C`atmega165a\*(C'\fR, \f(CW\*(C`atmega165p\*(C'\fR, \f(CW\*(C`atmega165pa\*(C'\fR, \f(CW\*(C`atmega168\*(C'\fR, \f(CW\*(C`atmega168a\*(C'\fR, \f(CW\*(C`atmega168p\*(C'\fR, \f(CW\*(C`atmega168pa\*(C'\fR, \f(CW\*(C`atmega168pb\*(C'\fR, \f(CW\*(C`atmega169\*(C'\fR, \f(CW\*(C`atmega169a\*(C'\fR, \f(CW\*(C`atmega169p\*(C'\fR, \f(CW\*(C`atmega169pa\*(C'\fR, \f(CW\*(C`atmega32\*(C'\fR, \f(CW\*(C`atmega32a\*(C'\fR, \f(CW\*(C`atmega32c1\*(C'\fR, \f(CW\*(C`atmega32hvb\*(C'\fR, \f(CW\*(C`atmega32hvbrevb\*(C'\fR, \f(CW\*(C`atmega32m1\*(C'\fR, \f(CW\*(C`atmega32u4\*(C'\fR, \f(CW\*(C`atmega32u6\*(C'\fR, \f(CW\*(C`atmega323\*(C'\fR, \f(CW\*(C`atmega324a\*(C'\fR, \f(CW\*(C`atmega324p\*(C'\fR, \f(CW\*(C`atmega324pa\*(C'\fR, \f(CW\*(C`atmega324pb\*(C'\fR, \f(CW\*(C`atmega325\*(C'\fR, \f(CW\*(C`atmega325a\*(C'\fR, \f(CW\*(C`atmega325p\*(C'\fR, \f(CW\*(C`atmega325pa\*(C'\fR, \f(CW\*(C`atmega328\*(C'\fR, \f(CW\*(C`atmega328p\*(C'\fR, \f(CW\*(C`atmega328pb\*(C'\fR, \f(CW\*(C`atmega329\*(C'\fR, \f(CW\*(C`atmega329a\*(C'\fR, \f(CW\*(C`atmega329p\*(C'\fR, \f(CW\*(C`atmega329pa\*(C'\fR, \f(CW\*(C`atmega3250\*(C'\fR, \f(CW\*(C`atmega3250a\*(C'\fR, \f(CW\*(C`atmega3250p\*(C'\fR, \f(CW\*(C`atmega3250pa\*(C'\fR, \f(CW\*(C`atmega3290\*(C'\fR, \f(CW\*(C`atmega3290a\*(C'\fR, \f(CW\*(C`atmega3290p\*(C'\fR, \f(CW\*(C`atmega3290pa\*(C'\fR, \f(CW\*(C`atmega406\*(C'\fR, \f(CW\*(C`atmega64\*(C'\fR, \f(CW\*(C`atmega64a\*(C'\fR, \f(CW\*(C`atmega64c1\*(C'\fR, \f(CW\*(C`atmega64hve\*(C'\fR, \f(CW\*(C`atmega64hve2\*(C'\fR, \f(CW\*(C`atmega64m1\*(C'\fR, \f(CW\*(C`atmega64rfr2\*(C'\fR, \f(CW\*(C`atmega640\*(C'\fR, \f(CW\*(C`atmega644\*(C'\fR, \f(CW\*(C`atmega644a\*(C'\fR, \f(CW\*(C`atmega644p\*(C'\fR, \f(CW\*(C`atmega644pa\*(C'\fR, \f(CW\*(C`atmega644rfr2\*(C'\fR, \f(CW\*(C`atmega645\*(C'\fR, \f(CW\*(C`atmega645a\*(C'\fR, \f(CW\*(C`atmega645p\*(C'\fR, \f(CW\*(C`atmega649\*(C'\fR, \f(CW\*(C`atmega649a\*(C'\fR, \f(CW\*(C`atmega649p\*(C'\fR, \f(CW\*(C`atmega6450\*(C'\fR, \f(CW\*(C`atmega6450a\*(C'\fR, \f(CW\*(C`atmega6450p\*(C'\fR, \f(CW\*(C`atmega6490\*(C'\fR, \f(CW\*(C`atmega6490a\*(C'\fR, \f(CW\*(C`atmega6490p\*(C'\fR, \f(CW\*(C`ata5790\*(C'\fR, \f(CW\*(C`ata5790n\*(C'\fR, \f(CW\*(C`ata5791\*(C'\fR, \f(CW\*(C`ata6613c\*(C'\fR, \f(CW\*(C`ata6614q\*(C'\fR, \f(CW\*(C`ata5782\*(C'\fR, \f(CW\*(C`ata5831\*(C'\fR, \f(CW\*(C`ata8210\*(C'\fR, \f(CW\*(C`ata8510\*(C'\fR, \f(CW\*(C`ata5787\*(C'\fR, \f(CW\*(C`ata5835\*(C'\fR, \f(CW\*(C`ata5700m322\*(C'\fR, \f(CW\*(C`ata5702m322\*(C'\fR, \f(CW\*(C`at90pwm161\*(C'\fR, \f(CW\*(C`at90pwm216\*(C'\fR, \f(CW\*(C`at90pwm316\*(C'\fR, \f(CW\*(C`at90can32\*(C'\fR, \f(CW\*(C`at90can64\*(C'\fR, \f(CW\*(C`at90scr100\*(C'\fR, \f(CW\*(C`at90usb646\*(C'\fR, \f(CW\*(C`at90usb647\*(C'\fR, \f(CW\*(C`at94k\*(C'\fR, \f(CW\*(C`m3000\*(C'\fR. .ie n .IP """avr51""" 4 .el .IP \f(CWavr51\fR 4 .IX Item "avr51" دستگاه‌های «بهبودیافته» با 128 KiB حافظه برنامه. \&\fImcu\fR = \f(CW\*(C`atmega128\*(C'\fR, \f(CW\*(C`atmega128a\*(C'\fR, \f(CW\*(C`atmega128rfa1\*(C'\fR, \f(CW\*(C`atmega128rfr2\*(C'\fR, \f(CW\*(C`atmega1280\*(C'\fR, \f(CW\*(C`atmega1281\*(C'\fR, \f(CW\*(C`atmega1284\*(C'\fR, \f(CW\*(C`atmega1284p\*(C'\fR, \f(CW\*(C`atmega1284rfr2\*(C'\fR, \f(CW\*(C`at90can128\*(C'\fR, \f(CW\*(C`at90usb1286\*(C'\fR, \f(CW\*(C`at90usb1287\*(C'\fR. .ie n .IP """avr6""" 4 .el .IP \f(CWavr6\fR 4 .IX Item "avr6" دستگاه‌های «بهبودیافته» با PC سه‌بایتی، یعنی دارای بیش از 128 KiB حافظه برنامه. \&\fImcu\fR = \f(CW\*(C`atmega256rfr2\*(C'\fR, \f(CW\*(C`atmega2560\*(C'\fR, \f(CW\*(C`atmega2561\*(C'\fR, \f(CW\*(C`atmega2564rfr2\*(C'\fR. .ie n .IP """avrxmega2""" 4 .el .IP \f(CWavrxmega2\fR 4 .IX Item "avrxmega2" دستگاه‌های «XMEGA» با بیش از 8 KiB و حداکثر 64 KiB حافظه برنامه. \&\fImcu\fR = \f(CW\*(C`atxmega8e5\*(C'\fR, \f(CW\*(C`atxmega16a4\*(C'\fR, \f(CW\*(C`atxmega16a4u\*(C'\fR, \f(CW\*(C`atxmega16c4\*(C'\fR, \f(CW\*(C`atxmega16d4\*(C'\fR, \f(CW\*(C`atxmega16e5\*(C'\fR, \f(CW\*(C`atxmega32a4\*(C'\fR, \f(CW\*(C`atxmega32a4u\*(C'\fR, \f(CW\*(C`atxmega32c3\*(C'\fR, \f(CW\*(C`atxmega32c4\*(C'\fR, \f(CW\*(C`atxmega32d3\*(C'\fR, \f(CW\*(C`atxmega32d4\*(C'\fR, \f(CW\*(C`atxmega32e5\*(C'\fR, \f(CW\*(C`avr64da28\*(C'\fR, \f(CW\*(C`avr64da28s\*(C'\fR, \f(CW\*(C`avr64da32\*(C'\fR, \f(CW\*(C`avr64da32s\*(C'\fR, \f(CW\*(C`avr64da48\*(C'\fR, \f(CW\*(C`avr64da48s\*(C'\fR, \f(CW\*(C`avr64da64\*(C'\fR, \f(CW\*(C`avr64da64s\*(C'\fR, \f(CW\*(C`avr64db28\*(C'\fR, \f(CW\*(C`avr64db32\*(C'\fR, \f(CW\*(C`avr64db48\*(C'\fR, \f(CW\*(C`avr64db64\*(C'\fR, \f(CW\*(C`avr64dd14\*(C'\fR, \f(CW\*(C`avr64dd20\*(C'\fR, \f(CW\*(C`avr64dd28\*(C'\fR, \f(CW\*(C`avr64dd32\*(C'\fR, \f(CW\*(C`avr64du28\*(C'\fR, \f(CW\*(C`avr64du32\*(C'\fR, \f(CW\*(C`avr64ea28\*(C'\fR, \f(CW\*(C`avr64ea32\*(C'\fR, \f(CW\*(C`avr64ea48\*(C'\fR, \f(CW\*(C`avr64sd28\*(C'\fR, \f(CW\*(C`avr64sd32\*(C'\fR, \f(CW\*(C`avr64sd48\*(C'\fR. .ie n .IP """avrxmega3""" 4 .el .IP \f(CWavrxmega3\fR 4 .IX Item "avrxmega3" دستگاه‌های «XMEGA» با حداکثر 64 KiB حافظه برنامه و RAM ترکیبی، به طوری که حافظه برنامه در فضای آدرس RAM قابل مشاهده است. \&\fImcu\fR = \f(CW\*(C`attiny202\*(C'\fR, \f(CW\*(C`attiny204\*(C'\fR, \f(CW\*(C`attiny212\*(C'\fR, \f(CW\*(C`attiny214\*(C'\fR, \f(CW\*(C`attiny402\*(C'\fR, \f(CW\*(C`attiny404\*(C'\fR, \f(CW\*(C`attiny406\*(C'\fR, \f(CW\*(C`attiny412\*(C'\fR, \f(CW\*(C`attiny414\*(C'\fR, \f(CW\*(C`attiny416\*(C'\fR, \f(CW\*(C`attiny416auto\*(C'\fR, \f(CW\*(C`attiny417\*(C'\fR, \f(CW\*(C`attiny424\*(C'\fR, \f(CW\*(C`attiny426\*(C'\fR, \f(CW\*(C`attiny427\*(C'\fR, \f(CW\*(C`attiny804\*(C'\fR, \f(CW\*(C`attiny806\*(C'\fR, \f(CW\*(C`attiny807\*(C'\fR, \f(CW\*(C`attiny814\*(C'\fR, \f(CW\*(C`attiny816\*(C'\fR, \f(CW\*(C`attiny817\*(C'\fR, \f(CW\*(C`attiny824\*(C'\fR, \f(CW\*(C`attiny826\*(C'\fR, \f(CW\*(C`attiny827\*(C'\fR, \f(CW\*(C`attiny1604\*(C'\fR, \f(CW\*(C`attiny1606\*(C'\fR, \f(CW\*(C`attiny1607\*(C'\fR, \f(CW\*(C`attiny1614\*(C'\fR, \f(CW\*(C`attiny1616\*(C'\fR, \f(CW\*(C`attiny1617\*(C'\fR, \f(CW\*(C`attiny1624\*(C'\fR, \f(CW\*(C`attiny1626\*(C'\fR, \f(CW\*(C`attiny1627\*(C'\fR, \f(CW\*(C`attiny3214\*(C'\fR, \f(CW\*(C`attiny3216\*(C'\fR, \f(CW\*(C`attiny3217\*(C'\fR, \f(CW\*(C`attiny3224\*(C'\fR, \f(CW\*(C`attiny3226\*(C'\fR, \f(CW\*(C`attiny3227\*(C'\fR, \f(CW\*(C`atmega808\*(C'\fR, \f(CW\*(C`atmega809\*(C'\fR, \f(CW\*(C`atmega1608\*(C'\fR, \f(CW\*(C`atmega1609\*(C'\fR, \f(CW\*(C`atmega3208\*(C'\fR, \f(CW\*(C`atmega3209\*(C'\fR, \f(CW\*(C`atmega4808\*(C'\fR, \f(CW\*(C`atmega4809\*(C'\fR, \f(CW\*(C`avr16dd14\*(C'\fR, \f(CW\*(C`avr16dd20\*(C'\fR, \f(CW\*(C`avr16dd28\*(C'\fR, \f(CW\*(C`avr16dd32\*(C'\fR, \f(CW\*(C`avr16du14\*(C'\fR, \f(CW\*(C`avr16du20\*(C'\fR, \f(CW\*(C`avr16du28\*(C'\fR, \f(CW\*(C`avr16du32\*(C'\fR, \f(CW\*(C`avr16ea28\*(C'\fR, \f(CW\*(C`avr16ea32\*(C'\fR, \f(CW\*(C`avr16ea48\*(C'\fR, \f(CW\*(C`avr16eb14\*(C'\fR, \f(CW\*(C`avr16eb20\*(C'\fR, \f(CW\*(C`avr16eb28\*(C'\fR, \f(CW\*(C`avr16eb32\*(C'\fR, \f(CW\*(C`avr32da28\*(C'\fR, \f(CW\*(C`avr32da28s\*(C'\fR, \f(CW\*(C`avr32da32\*(C'\fR, \f(CW\*(C`avr32da32s\*(C'\fR, \f(CW\*(C`avr32da48\*(C'\fR, \f(CW\*(C`avr32da48s\*(C'\fR, \f(CW\*(C`avr32db28\*(C'\fR, \f(CW\*(C`avr32db32\*(C'\fR, \f(CW\*(C`avr32db48\*(C'\fR, \f(CW\*(C`avr32dd14\*(C'\fR, \f(CW\*(C`avr32dd20\*(C'\fR, \f(CW\*(C`avr32dd28\*(C'\fR, \f(CW\*(C`avr32dd32\*(C'\fR, \f(CW\*(C`avr32du14\*(C'\fR, \f(CW\*(C`avr32du20\*(C'\fR, \f(CW\*(C`avr32du28\*(C'\fR, \f(CW\*(C`avr32du32\*(C'\fR, \f(CW\*(C`avr32ea28\*(C'\fR, \f(CW\*(C`avr32ea32\*(C'\fR, \f(CW\*(C`avr32ea48\*(C'\fR, \f(CW\*(C`avr32sd20\*(C'\fR, \f(CW\*(C`avr32sd28\*(C'\fR, \f(CW\*(C`avr32sd32\*(C'\fR. .ie n .IP """avrxmega4""" 4 .el .IP \f(CWavrxmega4\fR 4 .IX Item "avrxmega4" دستگاه‌های «XMEGA» با بیش از 64 KiB و حداکثر 128 KiB حافظه برنامه. \&\fImcu\fR = \f(CW\*(C`atxmega64a3\*(C'\fR, \f(CW\*(C`atxmega64a3u\*(C'\fR, \f(CW\*(C`atxmega64a4u\*(C'\fR, \f(CW\*(C`atxmega64b1\*(C'\fR, \f(CW\*(C`atxmega64b3\*(C'\fR, \f(CW\*(C`atxmega64c3\*(C'\fR, \f(CW\*(C`atxmega64d3\*(C'\fR, \f(CW\*(C`atxmega64d4\*(C'\fR, \f(CW\*(C`avr128da28\*(C'\fR, \f(CW\*(C`avr128da28s\*(C'\fR, \f(CW\*(C`avr128da32\*(C'\fR, \f(CW\*(C`avr128da32s\*(C'\fR, \f(CW\*(C`avr128da48\*(C'\fR, \f(CW\*(C`avr128da48s\*(C'\fR, \f(CW\*(C`avr128da64\*(C'\fR, \f(CW\*(C`avr128da64s\*(C'\fR, \f(CW\*(C`avr128db28\*(C'\fR, \f(CW\*(C`avr128db32\*(C'\fR, \f(CW\*(C`avr128db48\*(C'\fR, \f(CW\*(C`avr128db64\*(C'\fR. .ie n .IP """avrxmega5""" 4 .el .IP \f(CWavrxmega5\fR 4 .IX Item "avrxmega5" دستگاه‌های «XMEGA» با بیش از 64 KiB و حداکثر 128 KiB حافظه برنامه و بیش از 64 KiB حافظه RAM. \&\fImcu\fR = \f(CW\*(C`atxmega64a1\*(C'\fR, \f(CW\*(C`atxmega64a1u\*(C'\fR. .ie n .IP """avrxmega6""" 4 .el .IP \f(CWavrxmega6\fR 4 .IX Item "avrxmega6" دستگاه‌های «XMEGA» با بیش از 128 KiB حافظه برنامه. \&\fImcu\fR = \f(CW\*(C`atxmega128a3\*(C'\fR, \f(CW\*(C`atxmega128a3u\*(C'\fR, \f(CW\*(C`atxmega128b1\*(C'\fR, \f(CW\*(C`atxmega128b3\*(C'\fR, \f(CW\*(C`atxmega128c3\*(C'\fR, \f(CW\*(C`atxmega128d3\*(C'\fR, \f(CW\*(C`atxmega128d4\*(C'\fR, \f(CW\*(C`atxmega192a3\*(C'\fR, \f(CW\*(C`atxmega192a3u\*(C'\fR, \f(CW\*(C`atxmega192c3\*(C'\fR, \f(CW\*(C`atxmega192d3\*(C'\fR, \f(CW\*(C`atxmega256a3\*(C'\fR, \f(CW\*(C`atxmega256a3b\*(C'\fR, \f(CW\*(C`atxmega256a3bu\*(C'\fR, \f(CW\*(C`atxmega256a3u\*(C'\fR, \f(CW\*(C`atxmega256c3\*(C'\fR, \f(CW\*(C`atxmega256d3\*(C'\fR, \f(CW\*(C`atxmega384c3\*(C'\fR, \f(CW\*(C`atxmega384d3\*(C'\fR. .ie n .IP """avrxmega7""" 4 .el .IP \f(CWavrxmega7\fR 4 .IX Item "avrxmega7" دستگاه‌های «XMEGA» با بیش از 128 KiB حافظه برنامه و بیش از 64 KiB حافظه RAM. \&\fImcu\fR = \f(CW\*(C`atxmega128a1\*(C'\fR, \f(CW\*(C`atxmega128a1u\*(C'\fR, \f(CW\*(C`atxmega128a4u\*(C'\fR. .ie n .IP """avrtiny""" 4 .el .IP \f(CWavrtiny\fR 4 .IX Item "avrtiny" دستگاه‌های هسته Tiny از نوع «Reduced Tiny» تنها با ۱۶ ثبات همه‌منظوره و 512 B تا 4 KiB حافظه برنامه. \&\fImcu\fR = \f(CW\*(C`attiny4\*(C'\fR, \f(CW\*(C`attiny5\*(C'\fR, \f(CW\*(C`attiny9\*(C'\fR, \f(CW\*(C`attiny10\*(C'\fR, \f(CW\*(C`attiny102\*(C'\fR, \f(CW\*(C`attiny104\*(C'\fR, \f(CW\*(C`attiny20\*(C'\fR, \f(CW\*(C`attiny40\*(C'\fR. .ie n .IP """avr1""" 4 .el .IP \f(CWavr1\fR 4 .IX Item "avr1" این ISA توسط کمینه‌ترین هسته AVR پیاده‌سازی شده و تنها برای اسمبلر پشتیبانی می‌شود. \&\fImcu\fR = \f(CW\*(C`attiny11\*(C'\fR, \f(CW\*(C`attiny12\*(C'\fR, \f(CW\*(C`attiny15\*(C'\fR, \f(CW\*(C`attiny28\*(C'\fR, \f(CW\*(C`at90s1200\*(C'\fR. .RE .RS 4 .RE.IP \fB\-mabsdata\fR 4 .IX Item "-mabsdata" فرض می‌کند که تمام داده‌ها در حافظهٔ ایستا می‌توانند با دستورهای LDS / STS در دسترس قرار گیرند. این گزینه تنها بر روی دستگاه‌های تقلیل‌یافتهٔ Tiny مانند ATtiny40 اثر دارد. همچنین صفت متغیر \f(CW\*(C`absdata\*(C'\fR را در بخش \fBAVR Variable Attributes,variable attribute\fR ببینید. .IP \fB\-mcvt\fR 4 .IX Item "-mcvt" استفاده از یک \fIجدول بردار فشرده\fR (CVT). برخی از دستگاه‌ها از CVT تنها با چهار مدخل پشتیبانی می‌کنند: 0=Reset، 1=NMI، 2=Prio1 IRQ و 3=Prio0 IRQs. این گزینه کد راه‌اندازی را به جای \f(CW\*(C`crt\fR\f(CImcu\fR\f(CW.o\*(C'\fR معمول، از \f(CW\*(C`crt\fR\f(CImcu\fR\f(CW\-cvt.o\*(C'\fR پیوند می‌دهد. علاوه بر فراهم آوردن جدول بردار فشرده، کد راه‌اندازی بیت \f(CW\*(C`CPUINT_CTRLA.CPUINT_CVT\*(C'\fR را تنظیم خواهد کرد که CVT را روی دستگاه فعال می‌کند. .Sp اگر مایل نیستید کد راه‌اندازی \f(CW\*(C`CPUINT_CTRLA.CPUINT_CVT\*(C'\fR را تنظیم کند، می‌توانید نماد \f(CW\*(C`_\|_init_cvt\*(C'\fR را برآورده کنید تا کد مربوطه دیگر از \f(CW\*(C`lib\fR\f(CImcu\fR\f(CW.a\*(C'\fR وارد نشود. برای نمونه، می‌توانید با \f(CW\*(C`\-Wl,\-\-defsym,_\|_init_cvt=0\*(C'\fR پیوند دهید. .Sp کد راه‌اندازی CVT از AVR\-LibC نسخهٔ 2.3 به بعد در دسترس است (\f(CW\*(C`https://github.com/avrdudes/avr\-libc/issues/1010\*(C'\fR). .IP \fB\-mdouble=\fR\fIbits\fR 4 .IX Item "-mdouble=bits" .PD 0 .IP \fB\-mlong\-double=\fR\fIbits\fR 4 .IX Item "-mlong-double=bits" .PD اندازهٔ (بر حسب بیت) نوع \f(CW\*(C`double\*(C'\fR یا \f(CW\*(C`long double\*(C'\fR را به ترتیب تعیین می‌کند. مقادیر ممکن برای \fIbits\fR برابر ۳۲ و ۶۴ است. مجاز بودن یا نبودن یک مقدار مشخص برای \fIbits\fR به گزینه‌های پیکربندیِ \f(CW\*(C`\-\-with\-double=\*(C'\fR و \f(CW\*(C`\-\-with\-long\-double=\*(C'\fR بستگی دارد (\f(CW\*(C`https://gcc.gnu.org/install/configure.html#avr\*(C'\fR)، و همین امر برای مقادیر پیش‌فرض این گزینه‌ها نیز صدق می‌کند. .IP \fB\-mgas\-isr\-prologues\fR 4 .IX Item "-mgas-isr-prologues" روال‌های سرویس وقفه (ISRها) می‌توانند از شبه‌دستور \f(CW\*(C`_\|_gcc_isr\*(C'\fR که توسط GNU Binutils پشتیبانی می‌شود استفاده کنند. اگر این گزینه فعال باشد، این قابلیت همچنان می‌تواند برای تک‌تک ISRها از طریق صفت تابع \fBAVR Function Attributes,,\fR\f(CB\*(C`no_gccisr\*(C'\fR غیرفعال گردد. این ویژگی در صورت فعال بودن بهینه‌سازی به‌طور پیش‌فرض فعال است (اما نه با \fB\-Og\fR، \f(CW@pxref\fR{Optimize Options})، و در صورتی که GNU Binutils از PR21683 پشتیبانی کند (\f(CW\*(C`https://sourceware.org/PR21683\*(C'\fR). .IP \fB\-mint8\fR 4 .IX Item "-mint8" فرض می‌کند که \f(CW\*(C`int\*(C'\fR یک عدد صحیح ۸ بیتی است. این امر بر اندازهٔ تمام انواع داده تأثیر می‌گذارد: یک \f(CW\*(C`char\*(C'\fR برابر ۱ بایت، یک \f(CW\*(C`int\*(C'\fR برابر ۱ بایت، یک \f(CW\*(C`long\*(C'\fR برابر ۲ بایت و \f(CW\*(C`long long\*(C'\fR برابر ۴ بایت است. لطفاً توجه داشته باشید که این گزینه با استانداردهای C مطابقت ندارد، اما اندازهٔ کد کوچک‌تری تولید می‌کند. .IP \fB\-mmain\-is\-OS_task\fR 4 .IX Item "-mmain-is-OS_task" رجیسترها را در \f(CW\*(C`main\*(C'\fR ذخیره نمی‌کند. اثر آن مشابه اعمال صفت \fBAVR Function Attributes,,\fR\f(CB\*(C`OS_task\*(C'\fR به \f(CW\*(C`main\*(C'\fR است. در صورت فعال بودن بهینه‌سازی، این گزینه به‌طور پیش‌فرض فعال است. .IP \fB\-mno\-call\-main\fR 4 .IX Item "-mno-call-main" اجرای \f(CW\*(C`main\*(C'\fR را با استفاده از .Sp .Vb 2 \& XCALL main \& XJMP exit .Ve .Sp انجام نمی‌دهد. در عوض، \f(CW\*(C`main\*(C'\fR را در بخش \f(CW\*(C`.init9\*(C'\fR (\f(CW\*(C`https://avrdudes.github.io/avr\-libc/avr\-libc\-user\-manual/mem_sections.html#sec_dot_init\*(C'\fR) قرار می‌دهد تا به هیچ فراخوانی‌ای نیاز نباشد. با تنظیم این گزینه، کاربر تعهد می‌کند که \f(CW\*(C`main\*(C'\fR بازگشتی نخواهد داشت. .Sp این گزینه می‌تواند برای دستگاه‌هایی با منابع بسیار محدود به منظور صرفه‌جویی در چند بایت کد و فضای پشته به کار رود. این ویژگی از AVR\-LibC نسخهٔ 2.3 به بعد عملکرد مورد انتظار را خواهد داشت (\f(CW\*(C`https://github.com/avrdudes/avr\-libc/issues/1012\*(C'\fR). در نسخه‌های قدیمی‌تر، هیچ بهبودی در عملکرد حاصل نخواهد شد. .IP \fB\-mno\-interrupts\fR 4 .IX Item "-mno-interrupts" کد تولیدشده با وقفه‌های سخت‌افزاری سازگار نیست. اندازهٔ کد کوچک‌تر است. .IP \fB\-mrelax\fR 4 .IX Item "-mrelax" تلاش می‌کند در صورت امکان، دستور \f(CW\*(C`CALL\*(C'\fR یا \f(CW\*(C`JMP\*(C'\fR را با دستور کوتاه‌تر \f(CW\*(C`RCALL\*(C'\fR یا \f(CW\*(C`RJMP\*(C'\fR جایگزین کند. تنظیم \fB\-mrelax\fR صرفاً گزینهٔ \fB\-\-mlink\-relax\fR را به خط فرمان اسمیلر و گزینهٔ \fB\-\-relax\fR را به خط فرمان پیونددهنده اضافه می‌کند. .Sp عملیات Jump relaxing توسط پیونددهنده انجام می‌گیرد زیرا آفست‌های پرش پیش از تعیین مکان نهایی کد مشخص نیستند. بنابراین، کد اسمبلی تولیدشده توسط کامپایلر یکسان است، اما دستورهای موجود در فایل اجرایی ممکن است با دستورهای موجود در کد اسمبلی تفاوت داشته باشند. .Sp اگر به stubهای پیونددهنده نیاز باشد، این بهینه‌سازی باید فعال شود؛ بخش مربوط به \f(CW\*(C`EIND\*(C'\fR و stubهای پیونددهنده در زیر را ببینید. .IP \fB\-mrodata\-in\-ram\fR 4 .IX Item "-mrodata-in-ram" .PD 0 .IP \fB\-mno\-rodata\-in\-ram\fR 4 .IX Item "-mno-rodata-in-ram" .PD بخش‌های \f(CW\*(C`.rodata\*(C'\fR را برای داده‌های فقط‌خواندنی، به‌ترتیب در RAM یا در حافظهٔ برنامه قرار می‌دهد. برای بیشتر دستگاه‌ها انتخابی وجود ندارد و این گزینه بیشتر شبیه به یک تأیید (assertion) عمل می‌کند. .Sp از نسخهٔ ۱۴ و برای دستگاه‌های *AVR64 و *AVR128، بخش \f(CW\*(C`.rodata\*(C'\fR به‌طور پیش‌فرض در حافظهٔ flash قرار می‌گیرد، مشروط بر این که پشتیبانی مورد نیاز در GNU Binutils (مورد PR31124 (\f(CW\*(C`https://sourceware.org/PR31124\*(C'\fR)) در دسترس باشد. در آن حالت، \fB\-mrodata\-in\-ram\fR می‌تواند برای بازگشت به چیدمان قبلی با \f(CW\*(C`.rodata\*(C'\fR در RAM استفاده شود. .IP \fB\-mtiny\-stack\fR 4 .IX Item "-mtiny-stack" تنها ۸ بیت پایینی اشاره‌گر پشته را تغییر می‌دهد. .IP \fB\-mfract\-convert\-truncate\fR 4 .IX Item "-mfract-convert-truncate" اجازه می‌دهد برای انواع ممیز ثابت کسری، به جای گرد کردن به سمت صفر از بُرش (truncation) استفاده شود. .IP \fB\-nodevicelib\fR 4 .IX Item "-nodevicelib" با کتابخانهٔ ویژهٔ دستگاه در AVR\-LibC یعنی \f(CW\*(C`lib\fR\f(CImcu\fR\f(CW.a\*(C'\fR پیوند ایجاد نمی‌کند. .Sp توجه داشته باشید که از AVR\-LibC نسخهٔ 2.3 به بعد، این کتابخانه شامل کدهایی است که برای عملکرد صحیح برنامه ضروری هستند. به‌ویژه، بخش‌هایی از کد راه‌اندازی را در بر دارد مانند: \&\f(CW\*(C`_\|_init_sp\*(C'\fR (\f(CW\*(C`https://github.com/avrdudes/avr\-libc/issues/1011\*(C'\fR) برای مقداردهی اولیهٔ اشاره‌گر پشته با نماد \f(CW\*(C`_\|_stack\*(C'\fR، \&\f(CW\*(C`_\|_init_cvt\*(C'\fR (\f(CW\*(C`https://github.com/avrdudes/avr\-libc/issues/1010\*(C'\fR) برای پیکربندی سخت‌افزار جهت استفاده از جدول بردار فشرده با \fB\-mcvt\fR، \&\f(CW\*(C`_\|_call_main\*(C'\fR (\f(CW\*(C`https://github.com/avrdudes/avr\-libc/issues/1012\*(C'\fR) برای فراخوانی \f(CW\*(C`main\*(C'\fR و \f(CW\*(C`exit\*(C'\fR، و \&\f(CW\*(C`_\|_do_flmap_init\*(C'\fR (\f(CW\*(C`https://github.com/avrdudes/avr\-libc/issues/931\*(C'\fR) برای تنظیم FLMAP بر پایهٔ نماد \f(CW\*(C`_\|_flmap\*(C'\fR. .IP \fB\-nodevicespecs\fR 4 .IX Item "-nodevicespecs" عبارت \fB\-specs=device\-specs/specs\-\fR\fImcu\fR را به خط فرمان راه‌انداز کامپایلر اضافه نمی‌کند. مسئولیت تأمین گزینه‌های مناسب خط فرمان برای زیرپردازه‌ها نظیر کامپایلر اصلی، اسمبلر و پیونددهنده بر عهدهٔ کاربر است. این بدان معناست که کاربر باید فایل مشخصات اختصاصی دستگاه خود را از طریق \fB\-specs=\fR\fIpath\-to\-specs\-file\fR تأمین کند. در این حالت دیگر نیازی به گزینهٔ \fB\-mmcu=\fR\fImcu\fR نیست. .Sp این گزینه همچنین می‌تواند جایگزینی برای شیوهٔ قدیمی‌تر مشخص کردن فایل‌های سفارشی device-specs باشد که در آن به \fB\-B\fR \fIsome\-path\fR نیاز بود تا به دایرکتوری‌ای اشاره کند که شامل پوشه‌ای به نام \f(CW\*(C`device\-specs\*(C'\fR است و در آن فایلی به نام \f(CW\*(C`specs\-\fR\f(CImcu\fR\f(CW\*(C'\fR قرار دارد؛ جایی که \fImcu\fR توسط \fB\-mmcu=\fR\fImcu\fR تعیین می‌شد. .IP \fB\-Waddr\-space\-convert\fR 4 .IX Item "-Waddr-space-convert" در مواردی که فضای آدرس حاصل در فضای آدرس ورودی قرار نگرفته باشد، در خصوص تبدیل‌های بین فضاهای آدرس هشدار می‌دهد. .IP \fB\-Wmisspelled\-isr\fR 4 .IX Item "-Wmisspelled-isr" اگر نام ISR اشتباه نوشته شده باشد (یعنی بدون پیشوند _\|_vector)، هشدار می‌دهد. به‌طور پیش‌فرض فعال است. .PP گزینه‌های بهینه‌سازی AVR .IX Subsection "AVR Optimization Options" .PP گزینه‌های زیر گزینه‌های خالص بهینه‌سازی هستند. گزینه‌های \fB\-mgas\-isr\-prologues\fR، \fB\-mmain\-is\-OS_task\fR، \&\fB\-mno\-call\-main\fR و \fB\-mrelax\fR که در بالا ذکر شدند تنها \&\fIتقریباً\fR جزو گزینه‌های بهینه‌سازی هستند، چرا که در موقعیت‌های نادری تفاوت در تولید کد آن‌ها اهمیت پیدا می‌کند. .IP \fB\-maccumulate\-args\fR 4 .IX Item "-maccumulate-args" آرگومان‌های خروجی تابع را انباشته کرده و فضای پشتهٔ مورد نیاز برای آن‌ها را یک‌بار در مقدمه/مؤخرهٔ (prologue/epilogue) تابع تخصیص داده و آزاد می‌کند. بدون این گزینه، آرگومان‌های خروجی پیش از فراخوانی تابع push شده و پس از آن pop می‌شوند. همچنین گزینهٔ بهینه‌سازی \fB\-fdefer\-pop\fR را در \&\fBOptimize Options,,optimization option\fR ببینید. .Sp بیرون کشیدن (pop کردن) آرگومان‌ها پس از فراخوانی تابع می‌تواند در AVR هزینه‌بر باشد، بنابراین انباشتن فضای پشته ممکن است به تولید فایل‌های اجرایی کوچک‌تر منجر شود زیرا نیازی نیست آرگومان‌ها پس از فراخوانی تابع از پشته حذف شوند. .Sp این گزینه می‌تواند حجم کد را برای توابعی که فراخوانی‌های متعددی به توابع دریافت‌کنندهٔ آرگومان روی پشته دارند (مانند توابع شبیه printf)، کاهش دهد. .IP \fB\-mbranch\-cost=\fR\fIcost\fR 4 .IX Item "-mbranch-cost=cost" هزینهٔ انشعاب را برای دستورهای انشعاب شرطی روی \fIcost\fR تنظیم می‌کند. مقادیر معقول برای \fIcost\fR اعداد صحیح، کوچک و نامنفی هستند. هزینهٔ انشعاب پیش‌فرض 0 است..IP \fB\-mcall\-prologues\fR 4 .IX Item "-mcall-prologues" مقدمه‌ها و مؤخره‌های توابع (prologues/epilogues) به‌صورت فراخوانی زیرروال‌های مناسب بسط داده می‌شوند. اندازهٔ کد کوچک‌تر می‌شود. .IP \fB\-mfuse\-add\fR 4 .IX Item "-mfuse-add" .PD 0 .IP \fB\-mno\-fuse\-add\fR 4 .IX Item "-mno-fuse-add" .IP \fB\-mfuse\-add=\fR\fIlevel\fR 4 .IX Item "-mfuse-add=level" .PD دسترس‌های غیرمستقیم به حافظه را در دستگاه‌های تقلیل‌یافتهٔ Tiny بهینه‌سازی می‌کند. مقدار پیش‌فرض برای بهینه‌سازی‌های \fB\-Og\fR و \fB\-O1\fR از \f(CW\*(C`\fR\f(CIlevel\fR\f(CW=1\*(C'\fR و برای سطوح بهینه‌سازی بالاتر از \f(CW\*(C`\fR\f(CIlevel\fR\f(CW=2\*(C'\fR استفاده می‌کند. مقادیر معتبر برای \fIlevel\fR عبارتند از \f(CW0\fR، \f(CW1\fR و \f(CW2\fR. .IP \fB\-mfuse\-move\fR 4 .IX Item "-mfuse-move" .PD 0 .IP \fB\-mno\-fuse\-move\fR 4 .IX Item "-mno-fuse-move" .IP \fB\-mfuse\-move=\fR\fIlevel\fR 4 .IX Item "-mfuse-move=level" .PD یک گذر بهینه‌سازی پس از بازخوانی (post reload) را اجرا می‌کند که تلاش می‌نماید دستورالعمل‌های انتقال (move) را ادغام کرده و دستورالعمل‌های چندبایتی را به عملیات‌های ۸ بیتی تقسیم کند. پیش‌فرض برای بهینه‌سازی \fB\-O1\fR از \f(CW\*(C`\fR\f(CIlevel\fR\f(CW=3\*(C'\fR و برای بهینه‌سازی‌های بالاتر از \f(CW\*(C`\fR\f(CIlevel\fR\f(CW=23\*(C'\fR استفاده می‌کند. مقادیر معتبر برای \fIlevel\fR در بازهٔ \f(CW0\fR ... \f(CW23\fR قرار دارند که مقداری بر مبنای مختلط (mixed radix) ۳:۲:۲:۲ است. هر رقم جنبه‌ای از بهینه‌سازی را کنترل می‌کند. .IP \fB\-mfuse\-move2\fR 4 .IX Item "-mfuse-move2" یک گذر بهینه‌سازی پس از ترکیب (post combine) را اجرا می‌کند که تلاش می‌نماید دستورالعمل‌های انتقال را ادغام کند. .IP \fB\-mstrict\-X\fR 4 .IX Item "-mstrict-X" از ثبات آدرس \f(CW\*(C`X\*(C'\fR به روشی که توسط سخت‌افزار پیشنهاد شده است استفاده می‌کند. این بدان معناست که \f(CW\*(C`X\*(C'\fR فقط در آدرس‌دهی غیرمستقیم، پس‌افزایشی (post\-increment) یا پیش‌کاهشی (pre\-decrement) به کار می‌رود. .Sp بدون این گزینه، ثبات \f(CW\*(C`X\*(C'\fR ممکن است مشابه \f(CW\*(C`Y\*(C'\fR یا \f(CW\*(C`Z\*(C'\fR استفاده شود که در این حالت با دستورالعمل‌های اضافی شبیه‌سازی خواهد شد. برای مثال، بارگذاری یک مقدار با آدرس‌دهی \f(CW\*(C`X+const\*(C'\fR با مقدار نامنفی کوچک \f(CW\*(C`const < 64\*(C'\fR درون ثبات \fIRn\fR به‌صورت زیر انجام می‌شود: .Sp .Vb 3 \& adiw r26, const ; X += const \& ld , X ; = *X \& sbiw r26, const ; X \-= const .Ve .IP \fB\-msplit\-bit\-shift\fR 4 .IX Item "-msplit-bit-shift" شیفت‌های چندبایتی با آفست ثابت را به یک شیفت با آفست بایتی و یک شیفت باقی‌مانده با آفست غیربایتی تقسیم می‌کند. این بهینه‌سازی به‌طور پیش‌فرض برای \fB\-O2\fR و بالاتر، شامل \fB\-Os\fR ولی بدون \fB\-Oz\fR، فعال است. تقسیم شیفت‌ها با آفست ثابتی که مضربی از ۸ باشد توسط \fB\-mfuse\-move\fR کنترل می‌شود. .IP \fB\-msplit\-ldst\fR 4 .IX Item "-msplit-ldst" بارگذاری‌ها و ذخیره‌سازی‌های چندبایتی را به چند بارگذاری و ذخیره‌سازی بایتی تقسیم می‌کند. این بهینه‌سازی به‌طور پیش‌فرض برای \fB\-O2\fR و بالاتر فعال است. .IP \fB\-muse\-nonzero\-bits\fR 4 .IX Item "-muse-nonzero-bits" بهینه‌سازی‌هایی را فعال می‌کند که تنها در صورت صفر بودن همیشگی برخی بیت‌ها در یک ثبات امکان‌پذیر هستند. این بهینه‌سازی به‌طور پیش‌فرض برای \fB\-O2\fR و بالاتر فعال است. .PP \f(CW\*(C`EIND\*(C'\fR و دستگاه‌هایی با بیش از ۱۲۸ کیبی‌بایت حافظهٔ Flash .IX Subsection "EIND و دستگاه‌هایی با بیش از ۱۲۸ کیبی‌بایت حافظهٔ Flash" .PP اشاره‌گرها در این پیاده‌سازی پهنای ۱۶ بیتی دارند. آدرس یک تابع یا برچسب به‌صورت آدرس کلمه‌ای (word address) نشان داده می‌شود تا پرش‌ها و فراخوانی‌های غیرمستقیم بتوانند هر آدرس کدی در محدودهٔ ۶۴ کیبی‌کلمه را هدف قرار دهند. .PP به منظور تسهیل پرش غیرمستقیم در دستگاه‌هایی با بیش از ۱۲۸ کیبی‌بایت فضای حافظهٔ برنامه، یک ثبات با کارکرد ویژه (SFR) به نام \&\f(CW\*(C`EIND\*(C'\fR وجود دارد که هنگام استفاده از دستورالعمل‌های \f(CW\*(C`EICALL\*(C'\fR یا \f(CW\*(C`EIJMP\*(C'\fR به‌عنوان پرارزش‌ترین بخش آدرس هدف عمل می‌کند. .PP پرش‌ها و فراخوانی‌های غیرمستقیم در این دستگاه‌ها توسط کامپایلر به‌صورت زیر مدیریت می‌شوند و مشمول محدودیت‌هایی هستند: .IP * 4 کامپایلر هرگز \f(CW\*(C`EIND\*(C'\fR را مقداردهی نمی‌کند. .IP * 4 کامپایلر از \f(CW\*(C`EIND\*(C'\fR به‌طور ضمنی در دستورالعمل‌های \f(CW\*(C`EICALL\*(C'\fR/\f(CW\*(C`EIJMP\*(C'\fR استفاده می‌کند، یا ممکن است برای شبیه‌سازی فراخوانی/پرش غیرمستقیم با استفاده از دستورالعمل \f(CW\*(C`RET\*(C'\fR، مستقیماً \f(CW\*(C`EIND\*(C'\fR را بخواند. .IP * 4 کامپایلر فرض می‌کند که \f(CW\*(C`EIND\*(C'\fR هرگز در طول کد راه‌اندازی یا در حین اجرای برنامه تغییر نمی‌کند. به‌ویژه، \f(CW\*(C`EIND\*(C'\fR در مقدمه/مؤخرهٔ (prologue/epilogue) توابع یا روتین‌های سرویس وقفه ذخیره/بازیابی نمی‌شود. .IP * 4 برای فراخوانی‌های غیرمستقیم به توابع و gotoی محاسبه‌شده، پیونددهنده \fIstub\fRها را تولید می‌کند. این stubها سکوهای پرشی هستند که گاهی \&\fItrampoline\fR (ترامپولین) نیز نامیده می‌شوند. بنابراین، فراخوانی/پرش غیرمستقیم به چنین stubای منتقل می‌شود. خود stub شامل یک پرش مستقیم به آدرس مورد نظر است. .IP * 4 بهینه‌سازی آرام‌سازی پیونددهنده (Linker relaxation) باید فعال باشد تا پیونددهنده stubها را در تمامی وضعیت‌ها به‌درستی ایجاد کند. گزینهٔ کامپایلر \&\fB\-mrelax\fR و گزینهٔ پیونددهندهٔ \fB\-\-relax\fR را ببینید. حالت‌های مرزی خاصی وجود دارد که پیونددهنده باید stubها را تولید کند اما بدون فعال بودن relaxation و بدون یک پیام خطای کارآمد، متوقف می‌شود. .IP * 4 اسکریپت پیش‌فرض پیونددهنده برای کدهایی با \f(CW\*(C`EIND = 0\*(C'\fR تنظیم شده است. اگر قرار باشد کد برای پیکربندی با \f(CW\*(C`EIND != 0\*(C'\fR کار کند، باید از یک اسکریپت سفارشی پیونددهنده استفاده شود تا بخش‌هایی که نام آن‌ها با \f(CW\*(C`.trampolines\*(C'\fR شروع می‌شود، در قطعه‌ای قرار گیرند که \f(CW\*(C`EIND\*(C'\fR به آن اشاره دارد. .IP * 4 کد راه‌اندازی libgcc هرگز \f(CW\*(C`EIND\*(C'\fR را تنظیم نمی‌کند. توجه داشته باشید که کد راه‌اندازی ترکیبی از کدهای libgcc و AVR\-LibC است. برای آگاهی از اثر AVR\-LibC بر روی \f(CW\*(C`EIND\*(C'\fR، راهنمای کاربر AVR\-LibC را در (\f(CW\*(C`https://avrdudes.github.io/avr\-libc/avr\-libc\-user\-manual\*(C'\fR) ببینید. .IP * 4 برای کد راه‌اندازی ویژهٔ کاربر کاملاً مجاز است که \f(CW\*(C`EIND\*(C'\fR را زودتر تنظیم کند؛ برای نمونه با استفاده از کد مقداردهی اولیه‌ای که در بخش \f(CW\*(C`.init3\*(C'\fR قرار دارد. چنین کدی پیش از کد عمومی راه‌اندازی که RAM را مقداردهی اولیه کرده و سازنده‌ها را فراخوانی می‌کند اجرا می‌شود، اما پس از آن بخش از کد راه‌اندازی AVR\-LibC اجرا خواهد شد که \f(CW\*(C`EIND\*(C'\fR را روی قطعهٔ حاوی جدول بردار تنظیم می‌نماید. .Sp .Vb 1 \& #include \& \& static void \& _\|_attribute_\|_((section(".init3"),naked,used,no_instrument_function)) \& init3_set_eind (void) \& { \& _\|_asm volatile ("ldi r24,pm_hh8(_\|_trampolines_start)\en\et" \& "out %i0,r24" :: "n" (&EIND) : "r24","memory"); \& } .Ve .Sp نماد \f(CW\*(C`_\|_trampolines_start\*(C'\fR در اسکریپت پیونددهنده تعریف شده است. .IP * 4 Stubها در صورت برقراری دو شرط زیر به‌طور خودکار توسط پیونددهنده ایجاد می‌شوند: .RS 4 .ie n .IP "\-<آدرس یک برچسب با استفاده از تغییردهندهٔ ""gs"" گرفته شده باشد>" 4 .el .IP "\-<آدرس یک برچسب با استفاده از تغییردهندهٔ \f(CWgs\fR گرفته شده باشد>" 4 .IX Item "-<آدرس یک برچسب با استفاده از تغییردهندهٔ gs گرفته شده باشد>" (کوتاه‌شدهٔ \fIgenerate stubs\fR) مانند: .Sp .Vb 2 \& LDI r24, lo8(gs()) \& LDI r25, hi8(gs()) .Ve .IP "\-<مکان نهایی آن برچسب در قطعه کدی باشد>" 4 .IX Item "-<مکان نهایی آن برچسب در قطعه کدی باشد>" \&\fIخارج از\fR قطعه‌ای که stubها در آن قرار دارند. .RE .RS 4 .RE .IP * 4 کامپایلر چنین اصلاح‌کننده‌های \f(CW\*(C`gs\*(C'\fR را برای برچسب‌های کد در موقعیت‌های زیر درج می‌کند: .RS 4 .IP "\-<گرفتن آدرس یک تابع یا برچسب کد.>" 4 .IX Item "-<گرفتن آدرس یک تابع یا برچسب کد.>" .PD 0 .IP "\-" 4 .IX Item "-" .IP "\-<در صورت استفاده از تابع prologue\-save، گزینهٔ \fB\-mcall\-prologues\fR>" 4 .IX Item "-<در صورت استفاده از تابع prologue-save، گزینهٔ -mcall-prologues>" .PD خط فرمان را ببینید. .IP "\-<جدول‌های توزیع switch/case. اگر چنین جدول‌های توزیعی را>" 4 .IX Item "-<جدول‌های توزیع switch/case. اگر چنین جدول‌های توزیعی را>" نمی‌خواهید، می‌توانید گزینهٔ خط فرمان \fB\-fno\-jump\-tables\fR را مشخص کنید. .IP "\-<سازنده‌ها و نابودکننده‌های C و ++C که در حین راه‌اندازی/خاموشی فراخوانی می‌شوند.>" 4 .IX Item "-<سازنده‌ها و نابودکننده‌های C و ++C که در حین راه‌اندازی/خاموشی فراخوانی می‌شوند.>" .PD 0 .ie n .IP "\-<اگر ابزارها با تغییردهندهٔ ()gs توضیح داده‌شده در بالا مواجه شوند.>" 4 .el .IP "\-<اگر ابزارها با تغییردهندهٔ \f(CWgs()\fR توضیح داده‌شده در بالا مواجه شوند.>" 4 .IX Item "-<اگر ابزارها با تغییردهندهٔ gs() توضیح داده‌شده در بالا مواجه شوند.>".PD .RE .RS 4 .RE .IP * 4 پَرش به نشانی‌های غیرنمادین بدین صورت پشتیبانی \fIنمی‌شود\fR: .Sp .Vb 5 \& int main (void) \& { \& /* Call function at word address 0x2 */ \& return ((int(*)(void)) 0x2)(); \& } .Ve .Sp در عوض، باید یک استاب (stub) تنظیم شود، بدین معنا که تابع باید از طریق یک نماد (در این مثال \f(CW\*(C`func_4\*(C'\fR) فراخوانی گردد: .Sp .Vb 3 \& int main (void) \& { \& extern int func_4 (void); \& \& /* Call function at byte address 0x4 */ \& return func_4(); \& } .Ve .Sp و برنامه با \fB\-Wl,\-\-defsym,func_4=0x4\fR پیوند داده شود. به‌طور جایگزین، \f(CW\*(C`func_4\*(C'\fR می‌تواند در اسکریپت پیونددهنده (linker script) تعریف شود. .PP مدیریت ثبات‌های کارکرد خاص (SFR) شامل \f(CW\*(C`RAMPD\*(C'\fR، \f(CW\*(C`RAMPX\*(C'\fR، \f(CW\*(C`RAMPY\*(C'\fR و \f(CW\*(C`RAMPZ\*(C'\fR .IX Subsection "Handling of the RAMPD, RAMPX, RAMPY and RAMPZ Special Function Registers" .PP برخی از دستگاه‌های AVR از حافظه‌هایی بزرگ‌تر از محدوده ۶۴ کیبی‌بایت (64 KiB) که با اشاره‌گرهای ۱۶ بیتی قابل دسترسی هستند، پشتیبانی می‌کنند. برای دسترسی به مکان‌های حافظه در خارج از این محدوده ۶۴ کیبی‌بایتی، محتوای یک ثبات \f(CW\*(C`RAMP\*(C'\fR به عنوان بخش بالایی نشانی استفاده می‌شود: ثبات‌های نشانی \f(CW\*(C`X\*(C'\fR، \f(CW\*(C`Y\*(C'\fR و \f(CW\*(C`Z\*(C'\fR به ترتیب با ثبات‌های کارکرد خاص \f(CW\*(C`RAMPX\*(C'\fR، \f(CW\*(C`RAMPY\*(C'\fR و \f(CW\*(C`RAMPZ\*(C'\fR ترکیب می‌شوند تا یک نشانی عریض به دست آید. به‌طور مشابه، \&\f(CW\*(C`RAMPD\*(C'\fR به همراه نشانی‌دهی مستقیم به کار می‌رود. .IP * 4 کد راه‌اندازی (startup code)، ثبات‌های کارکرد خاص \f(CW\*(C`RAMP\*(C'\fR را با صفر مقداردهی اولیه می‌کند. .IP * 4 اگر یک \fBفضای نشانی نام‌گذاری‌شده AVR\fR به‌جز generic یا \f(CW\*(C`_\|_flash\*(C'\fR استفاده شود، آن‌گاه \f(CW\*(C`RAMPZ\*(C'\fR پیش از عملیات بر حسب نیاز تنظیم می‌شود. .IP * 4 اگر دستگاه از حافظه RAM بزرگ‌تر از ۶۴ کیبی‌بایت پشتیبانی کند و کامپایلر برای انجام یک عملیات نیازمند تغییر \f(CW\*(C`RAMPZ\*(C'\fR باشد، \f(CW\*(C`RAMPZ\*(C'\fR پس از عملیات مجدداً به صفر بازنشانی می‌شود. .IP * 4 اگر دستگاه دارای یک ثبات \f(CW\*(C`RAMP\*(C'\fR خاص باشد، پرولوگ/اپیلوگِ ISR آن SFR را ذخیره/بازیابی کرده و در صورتی که کد ISR ممکن باشد (به‌طور ضمنی) از آن استفاده کند، آن را با صفر مقداردهی اولیه می‌کند. .IP * 4 حافظه RAM بزرگ‌تر از ۶۴ کیبی‌بایت توسط GCC برای اهداف AVR پشتیبانی نمی‌شود. اگر از اسمبلی درون‌خطی (inline assembler) برای خواندن از مکان‌های خارج از محدوده نشانی ۱۶ بیتی استفاده می‌کنید و یکی از ثبات‌های \f(CW\*(C`RAMP\*(C'\fR را تغییر می‌دهید، باید آن را پس از دسترسی مجدداً به صفر بازنشانی کنید. .PP ماکروهای توکار AVR .IX Subsection "AVR Built-in Macros" .PP کامپایلر GCC چندین ماکروی توکار را تعریف می‌کند تا کد کاربر بتواند وجود یا عدم وجود قابلیت‌ها را بررسی کند. تقریباً تمام ماکروهای توکار زیر از قابلیت‌های دستگاه استنباط می‌شوند و بنابراین توسط گزینه خط فرمان \fB\-mmcu=\fR فعال می‌گردند. .PP برای ماکروهای توکار اختصاصی AVR بیشتر، بخش‌های \&\fBAVR Named Address Spaces\fR و \fBAVR Built\-in Functions\fR را ببینید. .ie n .IP """_\|_AVR_ARCH_\|_""" 4 .el .IP \f(CW_\|_AVR_ARCH_\|_\fR 4 .IX Item "__AVR_ARCH__" ماکروی توکاری که به یک عدد ده‌دهی برای شناسایی معماری بسط می‌یابد و به گزینه \fB\-mmcu=\fR\fImcu\fR وابسته است. مقادیر ممکن عبارتند از: .Sp \&\f(CW2\fR, \f(CW25\fR, \f(CW3\fR, \f(CW31\fR, \f(CW35\fR, \&\f(CW4\fR, \f(CW5\fR, \f(CW51\fR, \f(CW6\fR .Sp به ترتیب برای \fImcu\fR=\f(CW\*(C`avr2\*(C'\fR، \f(CW\*(C`avr25\*(C'\fR، \f(CW\*(C`avr3\*(C'\fR، \f(CW\*(C`avr31\*(C'\fR، \&\f(CW\*(C`avr35\*(C'\fR، \f(CW\*(C`avr4\*(C'\fR، \f(CW\*(C`avr5\*(C'\fR، \f(CW\*(C`avr51\*(C'\fR، \f(CW\*(C`avr6\*(C'\fR، .Sp و .Sp \&\f(CW100\fR, \&\f(CW102\fR, \f(CW103\fR, \f(CW104\fR, \&\f(CW105\fR, \f(CW106\fR, \f(CW107\fR .Sp به ترتیب برای \fImcu\fR=\f(CW\*(C`avrtiny\*(C'\fR، \&\f(CW\*(C`avrxmega2\*(C'\fR، \f(CW\*(C`avrxmega3\*(C'\fR، \f(CW\*(C`avrxmega4\*(C'\fR، \&\f(CW\*(C`avrxmega5\*(C'\fR، \f(CW\*(C`avrxmega6\*(C'\fR، \f(CW\*(C`avrxmega7\*(C'\fR. اگر \fImcu\fR دستگاهی را مشخص کند، این ماکروی توکار بر همان اساس تنظیم می‌شود. برای نمونه، با \fB\-mmcu=atmega8\fR این ماکرو با مقدار \f(CW4\fR تعریف می‌شود. .ie n .IP """_\|_AVR_\fIDevice\fR_\|_""" 4 .el .IP \f(CW_\|_AVR_\fR\f(CIDevice\fR\f(CW_\|_\fR 4 .IX Item "__AVR_Device__" تنظیم \fB\-mmcu=\fR\fIdevice\fR این ماکروی توکار را که نشان‌دهنده نام دستگاه است تعریف می‌کند. برای نمونه، \fB\-mmcu=atmega8\fR ماکروی توکار \f(CW\*(C`_\|_AVR_ATmega8_\|_\*(C'\fR را تعریف می‌کند، \fB\-mmcu=attiny261a\fR ماکروی \&\f(CW\*(C`_\|_AVR_ATtiny261A_\|_\*(C'\fR را تعریف می‌کند، و غیره. .Sp نام ماکروهای توکار از الگوی \f(CW\*(C`_\|_AVR_\fR\f(CIDevice\fR\f(CW_\|_\*(C'\fR پیروی می‌کند که در آن \fIDevice\fR نام دستگاه مطابق با راهنمای کاربر AVR است. تفاوت بین \&\fIDevice\fR در ماکروی توکار و \fIdevice\fR در \&\fB\-mmcu=\fR\fIdevice\fR در این است که دومی همیشه با حروف کوچک نوشته می‌شود. .Sp اگر \fIdevice\fR یک دستگاه نبوده بلکه صرفاً یک معماری هسته مانند \&\fBavr51\fR باشد، این ماکرو تعریف نخواهد شد. .ie n .IP """_\|_AVR_DEVICE_NAME_\|_""" 4 .el .IP \f(CW_\|_AVR_DEVICE_NAME_\|_\fR 4 .IX Item "__AVR_DEVICE_NAME__" تنظیم \fB\-mmcu=\fR\fIdevice\fR این ماکروی توکار را برابر با نام دستگاه قرار می‌دهد. برای نمونه، با \fB\-mmcu=atmega8\fR این ماکرو برابر با \f(CW\*(C`atmega8\*(C'\fR تعریف می‌شود. .Sp اگر \fIdevice\fR یک دستگاه نبوده بلکه صرفاً یک معماری هسته مانند \&\fBavr51\fR باشد، این ماکرو تعریف نخواهد شد. .ie n .IP """_\|_AVR_CVT_\|_""" 4 .el .IP \f(CW_\|_AVR_CVT_\|_\fR 4 .IX Item "__AVR_CVT__" کد با گزینه \f(CW\*(C`\-mcvt\*(C'\fR کامپایل شده است تا از یک \&\fIجدول بردار فشرده\fR (compact vector table) استفاده کند. .ie n .IP """_\|_AVR_XMEGA_\|_""" 4 .el .IP \f(CW_\|_AVR_XMEGA_\|_\fR 4 .IX Item "__AVR_XMEGA__" دستگاه / معماری متعلق به خانواده دستگاه‌های XMEGA است. .ie n .IP """_\|_AVR_HAVE_ADIW_\|_""" 4 .el .IP \f(CW_\|_AVR_HAVE_ADIW_\|_\fR 4 .IX Item "__AVR_HAVE_ADIW__" دستگاه دارای دستورالعمل‌های \f(CW\*(C`ADIW\*(C'\fR و \f(CW\*(C`SBIW\*(C'\fR است. .ie n .IP """_\|_AVR_HAVE_ELPM_\|_""" 4 .el .IP \f(CW_\|_AVR_HAVE_ELPM_\|_\fR 4 .IX Item "__AVR_HAVE_ELPM__" دستگاه دارای دستورالعمل \f(CW\*(C`ELPM\*(C'\fR است. .ie n .IP """_\|_AVR_HAVE_ELPMX_\|_""" 4 .el .IP \f(CW_\|_AVR_HAVE_ELPMX_\|_\fR 4 .IX Item "__AVR_HAVE_ELPMX__" دستگاه دارای دستورالعمل‌های \f(CW\*(C`ELPM R\fR\f(CIn\fR\f(CW,Z\*(C'\fR و \f(CW\*(C`ELPM R\fR\f(CIn\fR\f(CW,Z+\*(C'\fR است. .ie n .IP """_\|_AVR_HAVE_LPMX_\|_""" 4 .el .IP \f(CW_\|_AVR_HAVE_LPMX_\|_\fR 4 .IX Item "__AVR_HAVE_LPMX__" دستگاه دارای دستورالعمل‌های \f(CW\*(C`LPM R\fR\f(CIn\fR\f(CW,Z\*(C'\fR و \&\f(CW\*(C`LPM R\fR\f(CIn\fR\f(CW,Z+\*(C'\fR است. .ie n .IP """_\|_AVR_HAVE_MOVW_\|_""" 4 .el .IP \f(CW_\|_AVR_HAVE_MOVW_\|_\fR 4 .IX Item "__AVR_HAVE_MOVW__" دستگاه دارای دستورالعمل \f(CW\*(C`MOVW\*(C'\fR برای انجام جابه‌جایی‌های ۱۶ بیتی ثبات\-به\-ثبات است. .ie n .IP """_\|_AVR_HAVE_MUL_\|_""" 4 .el .IP \f(CW_\|_AVR_HAVE_MUL_\|_\fR 4 .IX Item "__AVR_HAVE_MUL__" دستگاه دارای یک ضرب‌کننده سخت‌افزاری است. .ie n .IP """_\|_AVR_HAVE_JMP_CALL_\|_""" 4 .el .IP \f(CW_\|_AVR_HAVE_JMP_CALL_\|_\fR 4 .IX Item "__AVR_HAVE_JMP_CALL__" دستگاه دارای دستورالعمل‌های \f(CW\*(C`JMP\*(C'\fR و \f(CW\*(C`CALL\*(C'\fR است. این مورد برای دستگاه‌هایی با بیش از ۸ کیبی‌بایت حافظه برنامه صدق می‌کند. .ie n .IP """_\|_AVR_HAVE_EIJMP_EICALL_\|_""" 4 .el .IP \f(CW_\|_AVR_HAVE_EIJMP_EICALL_\|_\fR 4 .IX Item "__AVR_HAVE_EIJMP_EICALL__" .PD 0 .ie n .IP """_\|_AVR_3_BYTE_PC_\|_""" 4 .el .IP \f(CW_\|_AVR_3_BYTE_PC_\|_\fR 4 .IX Item "__AVR_3_BYTE_PC__" .PD دستگاه دارای دستورالعمل‌های \f(CW\*(C`EIJMP\*(C'\fR و \f(CW\*(C`EICALL\*(C'\fR است. این مورد برای دستگاه‌هایی با بیش از ۱۲۸ کیبی‌بایت حافظه برنامه صدق می‌کند. این موضوع همچنین بدین معناست که شمارنده برنامه (PC) دارای پهنای ۳ بایت است. .ie n .IP """_\|_AVR_2_BYTE_PC_\|_""" 4 .el .IP \f(CW_\|_AVR_2_BYTE_PC_\|_\fR 4 .IX Item "__AVR_2_BYTE_PC__" شمارنده برنامه (PC) دارای پهنای ۲ بایت است. این مورد برای دستگاه‌هایی با حداکثر ۱۲۸ کیبی‌بایت حافظه برنامه صدق می‌کند. .ie n .IP """_\|_AVR_HAVE_8BIT_SP_\|_""" 4 .el .IP \f(CW_\|_AVR_HAVE_8BIT_SP_\|_\fR 4 .IX Item "__AVR_HAVE_8BIT_SP__".PD 0 .ie n .IP """_\|_AVR_HAVE_16BIT_SP_\|_""" 4 .el .IP \f(CW_\|_AVR_HAVE_16BIT_SP_\|_\fR 4 .IX Item "__AVR_HAVE_16BIT_SP__" .PD ثبات اشاره‌گر پشته (SP) توسط کامپایلر به‌ترتیب به‌عنوان یک ثبات ۸ بیتی یا ۱۶ بیتی در نظر گرفته می‌شود. تعریف این ماکروها تحت تأثیر \fB\-mtiny\-stack\fR قرار می‌گیرد. .ie n .IP """_\|_AVR_HAVE_SPH_\|_""" 4 .el .IP \f(CW_\|_AVR_HAVE_SPH_\|_\fR 4 .IX Item "__AVR_HAVE_SPH__" .PD 0 .ie n .IP """_\|_AVR_SP8_\|_""" 4 .el .IP \f(CW_\|_AVR_SP8_\|_\fR 4 .IX Item "__AVR_SP8__" .PD دستگاه به‌ترتیب دارای ثبات عملکرد ویژهٔ SPH (بخش بالایی اشاره‌گر پشته) است یا یک اشاره‌گر پشتهٔ ۸ بیتی دارد. تعریف این ماکروها تحت تأثیر \fB\-mmcu=\fR و در موارد \fB\-mmcu=avr2\fR و \fB\-mmcu=avr25\fR همچنین تحت تأثیر \fB\-msp8\fR قرار می‌گیرد. .ie n .IP """_\|_AVR_HAVE_RAMPD_\|_""" 4 .el .IP \f(CW_\|_AVR_HAVE_RAMPD_\|_\fR 4 .IX Item "__AVR_HAVE_RAMPD__" .PD 0 .ie n .IP """_\|_AVR_HAVE_RAMPX_\|_""" 4 .el .IP \f(CW_\|_AVR_HAVE_RAMPX_\|_\fR 4 .IX Item "__AVR_HAVE_RAMPX__" .ie n .IP """_\|_AVR_HAVE_RAMPY_\|_""" 4 .el .IP \f(CW_\|_AVR_HAVE_RAMPY_\|_\fR 4 .IX Item "__AVR_HAVE_RAMPY__" .ie n .IP """_\|_AVR_HAVE_RAMPZ_\|_""" 4 .el .IP \f(CW_\|_AVR_HAVE_RAMPZ_\|_\fR 4 .IX Item "__AVR_HAVE_RAMPZ__" .PD دستگاه به‌ترتیب دارای ثبات عملکرد ویژهٔ \f(CW\*(C`RAMPD\*(C'\fR، \f(CW\*(C`RAMPX\*(C'\fR، \f(CW\*(C`RAMPY\*(C'\fR و \f(CW\*(C`RAMPZ\*(C'\fR است. .ie n .IP """_\|_NO_INTERRUPTS_\|_""" 4 .el .IP \f(CW_\|_NO_INTERRUPTS_\|_\fR 4 .IX Item "__NO_INTERRUPTS__" این ماکرو بازتاب‌دهندهٔ گزینهٔ خط فرمان \fB\-mno\-interrupts\fR است. .ie n .IP """_\|_AVR_ERRATA_SKIP_\|_""" 4 .el .IP \f(CW_\|_AVR_ERRATA_SKIP_\|_\fR 4 .IX Item "__AVR_ERRATA_SKIP__" .PD 0 .ie n .IP """_\|_AVR_ERRATA_SKIP_JMP_CALL_\|_""" 4 .el .IP \f(CW_\|_AVR_ERRATA_SKIP_JMP_CALL_\|_\fR 4 .IX Item "__AVR_ERRATA_SKIP_JMP_CALL__" .PD برخی دستگاه‌های AVR (مانند AT90S8515 و ATmega103) به دلیل یک نقص سخت‌افزاری (erratum) نباید دستورالعمل‌های ۳۲ بیتی را نادیده بگیرند (skip کنند). دستورالعمل‌های رد کردن عبارتند از \&\f(CW\*(C`SBRS\*(C'\fR، \f(CW\*(C`SBRC\*(C'\fR، \f(CW\*(C`SBIS\*(C'\fR، \f(CW\*(C`SBIC\*(C'\fR و \f(CW\*(C`CPSE\*(C'\fR. ماکروی دوم تنها در صورتی تعریف می‌شود که \f(CW\*(C`_\|_AVR_HAVE_JMP_CALL_\|_\*(C'\fR نیز تنظیم شده باشد. .ie n .IP """_\|_AVR_ISA_RMW_\|_""" 4 .el .IP \f(CW_\|_AVR_ISA_RMW_\|_\fR 4 .IX Item "__AVR_ISA_RMW__" دستگاه دارای دستورالعمل‌های خواندن\-تغییر\-نوشتن (Read\-Modify\-Write شامل XCH، LAC، LAS و LAT) است. .ie n .IP """_\|_AVR_SFR_OFFSET_\|_=\fIoffset\fR""" 4 .el .IP \f(CW_\|_AVR_SFR_OFFSET_\|_=\fR\f(CIoffset\fR\f(CW\fR 4 .IX Item "__AVR_SFR_OFFSET__=offset" دستورالعمل‌هایی که می‌توانند مستقیماً ثبات‌های عملکرد ویژهٔ I/O را آدرس‌دهی کنند، مانند \f(CW\*(C`IN\*(C'\fR، \f(CW\*(C`OUT\*(C'\fR، \f(CW\*(C`SBI\*(C'\fR و غیره، ممکن است از آدرسی متفاوت نسبت به حالتی که توسط یک دستورالعمل دسترسی به RAM مانند \f(CW\*(C`LD\*(C'\fR یا \f(CW\*(C`STS\*(C'\fR آدرس‌دهی می‌شوند، استفاده نمایند. این آفست به معماری دستگاه بستگی دارد و باید از آدرس RAM کسر شود تا آدرس I/O مربوطه به دست آید. .ie n .IP """_\|_AVR_SHORT_CALLS_\|_""" 4 .el .IP \f(CW_\|_AVR_SHORT_CALLS_\|_\fR 4 .IX Item "__AVR_SHORT_CALLS__" گزینهٔ خط فرمان \fB\-mshort\-calls\fR تنظیم شده است. .ie n .IP """_\|_AVR_PM_BASE_ADDRESS_\|_=\fIaddr\fR""" 4 .el .IP \f(CW_\|_AVR_PM_BASE_ADDRESS_\|_=\fR\f(CIaddr\fR\f(CW\fR 4 .IX Item "__AVR_PM_BASE_ADDRESS__=addr" برخی دستگاه‌ها از خواندن از حافظهٔ فلش با استفاده از دستورالعمل‌های \f(CW\*(C`LD*\*(C'\fR پشتیبانی می‌کنند. حافظهٔ فلش در فضای آدرس داده در آفستِ \&\f(CW\*(C`_\|_AVR_PM_BASE_ADDRESS_\|_\*(C'\fR دیده می‌شود. اگر این ماکرو تعریف نشده باشد، این ویژگی در دسترس نیست. اگر تعریف شده باشد، فضای آدرس خطی است و نیازی به قرار دادن \&\f(CW\*(C`.rodata\*(C'\fR در RAM وجود ندارد. این موضوع توسط فایل توصیف پیونددهندهٔ پیش‌فرض مدیریت می‌شود و در حال حاضر برای \&\f(CW\*(C`avrtiny\*(C'\fR و \f(CW\*(C`avrxmega3\*(C'\fR در دسترس است. حتی راحت‌تر از آن، هیچ نیازی به استفاده از فضاهای آدرس مانند \f(CW\*(C`_\|_flash\*(C'\fR یا ویژگی‌هایی مانند مشخصهٔ \f(CW\*(C`progmem\*(C'\fR و \f(CW\*(C`pgm_read_*\*(C'\fR وجود ندارد. .ie n .IP """_\|_AVR_HAVE_FLMAP_\|_""" 4 .el .IP \f(CW_\|_AVR_HAVE_FLMAP_\|_\fR 4 .IX Item "__AVR_HAVE_FLMAP__" این ماکرو در صورتی تعریف می‌شود که شرایط زیر برقرار باشند: .RS 4 .ie n .IP "*<دستگاه دارای فیلد بیتی ""NVMCTRL_CTRLB.FLMAP"" باشد.>" 4 .el .IP "*<دستگاه دارای فیلد بیتی \f(CWNVMCTRL_CTRLB.FLMAP\fR باشد.>" 4 .IX Item "*" این موضوع در مورد دستگاه‌های AVR64* و AVR128* صدق می‌کند. .IP "*<در زمان اسمبلی مشخص نباشد که از کدام شبیه‌سازی استفاده خواهد شد.>" 4 .IX Item "*" .RE .RS 4 .Sp این نشان‌دهندهٔ آن است که کامپایلر با GNU Binutils پیکربندی شده که PR31124 (\f(CW\*(C`https://sourceware.org/PR31124\*(C'\fR) را پیاده‌سازی می‌کند. .RE .ie n .IP """_\|_AVR_RODATA_IN_RAM_\|_""" 4 .el .IP \f(CW_\|_AVR_RODATA_IN_RAM_\|_\fR 4 .IX Item "__AVR_RODATA_IN_RAM__" هنگامی که کد برای یک معماری پایه کامپایل می‌شود، این ماکرو تعریف‌نشده است. .Sp هنگامی که کد برای یک دستگاه کامپایل می‌شود، در صورتی که بخش‌های \f(CW\*(C`.rodata\*(C'\fR برای داده‌های فقط‌خواندنی در RAM قرار گیرند، این ماکرو به مقدار 1 تعریف می‌شود؛ و در غیر این صورت، به مقدار 0 تعریف خواهد شد. .ie n .IP """_\|_WITH_AVRLIBC_\|_""" 4 .el .IP \f(CW_\|_WITH_AVRLIBC_\|_\fR 4 .IX Item "__WITH_AVRLIBC__" کامپایلر برای استفاده همراه با AVR\-LibC پیکربندی شده است. گزینهٔ پیکربندی \fB\-\-with\-avrlibc\fR را ببینید. .ie n .IP """_\|_HAVE_SIGNAL_N_\|_""" 4 .el .IP \f(CW_\|_HAVE_SIGNAL_N_\|_\fR 4 .IX Item "__HAVE_SIGNAL_N__" کامپایلر از مشخصه‌های تابع \&\fBAVR Function Attributes,,function attributes\fR شامل \f(CWsignal(\fR\f(CInum\fR\f(CW)\fR و \&\f(CWinterrupt(\fR\f(CInum\fR\f(CW)\fR با آرگومان \fInum\fR که شمارهٔ روال سرویس وقفه را مشخص می‌کند، پشتیبانی می‌نماید. .ie n .IP """_\|_HAVE_DOUBLE_MULTILIB_\|_""" 4 .el .IP \f(CW_\|_HAVE_DOUBLE_MULTILIB_\|_\fR 4 .IX Item "__HAVE_DOUBLE_MULTILIB__" تعریف می‌شود اگر \fB\-mdouble=\fR به‌عنوان یک گزینهٔ multilib عمل کند. .ie n .IP """_\|_HAVE_DOUBLE32_\|_""" 4 .el .IP \f(CW_\|_HAVE_DOUBLE32_\|_\fR 4 .IX Item "__HAVE_DOUBLE32__" .PD 0 .ie n .IP """_\|_HAVE_DOUBLE64_\|_""" 4 .el .IP \f(CW_\|_HAVE_DOUBLE64_\|_\fR 4 .IX Item "__HAVE_DOUBLE64__" .PD تعریف می‌شود اگر کامپایلر به‌ترتیب از double ۳۲ بیتی یا double ۶۴ بیتی پشتیبانی کند. چینش واقعی با گزینهٔ \fB\-mdouble=\fR تعیین می‌شود. .ie n .IP """_\|_DEFAULT_DOUBLE_\|_""" 4 .el .IP \f(CW_\|_DEFAULT_DOUBLE_\|_\fR 4 .IX Item "__DEFAULT_DOUBLE__" اندازهٔ \f(CW\*(C`double\*(C'\fR به بیت، در صورتی که \fB\-mdouble=\fR تنظیم نشده باشد. برای آزمایش چینش \f(CW\*(C`double\*(C'\fR در یک برنامه، از ماکروی توکار \&\f(CW\*(C`_\|_SIZEOF_DOUBLE_\|_\*(C'\fR استفاده کنید. .ie n .IP """_\|_HAVE_LONG_DOUBLE32_\|_""" 4 .el .IP \f(CW_\|_HAVE_LONG_DOUBLE32_\|_\fR 4 .IX Item "__HAVE_LONG_DOUBLE32__" .PD 0 .ie n .IP """_\|_HAVE_LONG_DOUBLE64_\|_""" 4 .el .IP \f(CW_\|_HAVE_LONG_DOUBLE64_\|_\fR 4 .IX Item "__HAVE_LONG_DOUBLE64__" .ie n .IP """_\|_HAVE_LONG_DOUBLE_MULTILIB_\|_""" 4 .el .IP \f(CW_\|_HAVE_LONG_DOUBLE_MULTILIB_\|_\fR 4 .IX Item "__HAVE_LONG_DOUBLE_MULTILIB__" .ie n .IP """_\|_DEFAULT_LONG_DOUBLE_\|_""" 4 .el .IP \f(CW_\|_DEFAULT_LONG_DOUBLE_\|_\fR 4 .IX Item "__DEFAULT_LONG_DOUBLE__" .PD مشابه موارد بالا، اما برای \f(CW\*(C`long double\*(C'\fR به‌جای \f(CW\*(C`double\*(C'\fR. .ie n .IP """_\|_WITH_DOUBLE_COMPARISON_\|_""" 4 .el .IP \f(CW_\|_WITH_DOUBLE_COMPARISON_\|_\fR 4 .IX Item "__WITH_DOUBLE_COMPARISON__" بازتاب‌دهندهٔ گزینهٔ پیکربندی \f(CW\*(C`\-\-with\-double\-comparison={tristate|bool|libf7}\*(C'\fR (\f(CW\*(C`https://gcc.gnu.org/install/configure.html#avr\*(C'\fR) است و مقدار آن \f(CW2\fR یا \f(CW3\fR تعریف می‌شود. .ie n .IP """_\|_WITH_LIBF7_LIBGCC_\|_""" 4 .el .IP \f(CW_\|_WITH_LIBF7_LIBGCC_\|_\fR 4 .IX Item "__WITH_LIBF7_LIBGCC__" .PD 0 .ie n .IP """_\|_WITH_LIBF7_MATH_\|_""" 4 .el .IP \f(CW_\|_WITH_LIBF7_MATH_\|_\fR 4 .IX Item "__WITH_LIBF7_MATH__" .ie n .IP """_\|_WITH_LIBF7_MATH_SYMBOLS_\|_""" 4 .el .IP \f(CW_\|_WITH_LIBF7_MATH_SYMBOLS_\|_\fR 4 .IX Item "__WITH_LIBF7_MATH_SYMBOLS__" .PD بازتاب‌دهندهٔ گزینهٔ پیکربندی \f(CW\*(C`\-\-with\-libf7={libgcc|math|math\-symbols}\*(C'\fR (\f(CW\*(C`https://gcc.gnu.org/install/configure.html#avr\*(C'\fR) است. .PP گزینه‌های داخلی AVR .IX Subsection "AVR Internal Options" .PP گزینه‌های زیر به‌طور داخلی توسط کامپایلر و برای برقراری ارتباط بین فایل‌های specs دستگاه و خود کامپایلر استفاده می‌شوند. نیازی نیست که این گزینه‌ها را به‌صورت دستی تنظیم کنید؛ به‌ویژه این‌که این‌ها گزینه‌های بهینه‌سازی نیستند. استفاده از این گزینه‌ها به شیوهٔ نادرست ممکن است به تولید کدهای غیربهینه یا نادرست بیانجامد. این گزینه‌ها برای کامل بودن مستندات و به منظور به‌دست آوردن درک بهتری از فایل‌های specs دستگاه (\f(CW\*(C`https://gcc.gnu.org/wiki/avr\-gcc#spec\-files\*(C'\fR) مستند شده‌اند..IP \fB\-mn\-flash=\fR\fInum\fR 4 .IX Item "-mn-flash=num" فرض می‌کند که حافظه فلش اندازه‌ای معادل \fInum\fR برابر ۶۴ KiB دارد. این مشخص می‌کند کدام فضاهای آدرس‌دهی \f(CW\*(C`_\|_flash\fR\f(CIN\fR\f(CW\*(C'\fR در دسترس هستند. .IP \fB\-mflmap\fR 4 .IX Item "-mflmap" دستگاه دارای فیلد بیتی \f(CW\*(C`FLMAP\*(C'\fR واقع در ثبات عملکرد ویژه \f(CW\*(C`NVMCTRL_CTRLB\*(C'\fR است. .IP \fB\-mrmw\fR 4 .IX Item "-mrmw" فرض می‌کند که دستگاه از دستورالعمل‌های خواندن\-تغییر\-نوشتن (Read\-Modify\-Write) شامل \f(CW\*(C`XCH\*(C'\fR، \f(CW\*(C`LAC\*(C'\fR، \f(CW\*(C`LAS\*(C'\fR و \f(CW\*(C`LAT\*(C'\fR پشتیبانی می‌کند. .IP \fB\-mshort\-calls\fR 4 .IX Item "-mshort-calls" فرض می‌کند که \f(CW\*(C`RJMP\*(C'\fR و \f(CW\*(C`RCALL\*(C'\fR می‌توانند تمام حافظه برنامه را هدف قرار دهند. این گزینه برای تولید و انتخاب multilib برای دستگاه‌های متعلق به معماری \f(CW\*(C`avrxmega3\*(C'\fR به کار می‌رود. .IP \fB\-mskip\-bug\fR 4 .IX Item "-mskip-bug" کد را بدون پرش‌ها (\f(CW\*(C`CPSE\*(C'\fR، \f(CW\*(C`SBRS\*(C'\fR، \&\f(CW\*(C`SBRC\*(C'\fR، \f(CW\*(C`SBIS\*(C'\fR، \f(CW\*(C`SBIC\*(C'\fR) بر روی دستورالعمل‌های ۳۲ بیتی تولید می‌کند. .IP \fB\-msp8\fR 4 .IX Item "-msp8" با ثبات اشاره‌گر پشته به عنوان یک ثبات ۸ بیتی رفتار می‌کند، یعنی فرض می‌کند بایت بالایی اشاره‌گر پشته صفر است. این گزینه توسط کامپایلر برای انتخاب و ساخت multilibها برای معماری‌های \f(CW\*(C`avr2\*(C'\fR و \f(CW\*(C`avr25\*(C'\fR استفاده می‌شود. این معماری‌ها دستگاه‌های با و بدون \f(CW\*(C`SPH\*(C'\fR را ترکیب می‌کنند. .PP \fIگزینه‌های Blackfin\fR .IX Subsection "Blackfin Options" .IP \fB\-mcpu=\fR\fIcpu\fR[\fB\-\fR\fIsirevision\fR] 4 .IX Item "-mcpu=cpu[-sirevision]" نام پردازنده هدف Blackfin را مشخص می‌کند. در حال حاضر، \fIcpu\fR می‌تواند یکی از مقادیر \fBbf512\fR، \fBbf514\fR، \fBbf516\fR، \fBbf518\fR، \&\fBbf522\fR، \fBbf523\fR، \fBbf524\fR، \fBbf525\fR، \fBbf526\fR، \&\fBbf527\fR، \fBbf531\fR، \fBbf532\fR، \fBbf533\fR، \&\fBbf534\fR، \fBbf536\fR، \fBbf537\fR، \fBbf538\fR، \fBbf539\fR، \&\fBbf542\fR، \fBbf544\fR، \fBbf547\fR، \fBbf548\fR، \fBbf549\fR، \&\fBbf542m\fR، \fBbf544m\fR، \fBbf547m\fR، \fBbf548m\fR، \fBbf549m\fR، \&\fBbf561\fR، \fBbf592\fR باشد. .Sp مقدار اختیاری \fIsirevision\fR ویرایش سیلیکون پردازنده هدف Blackfin را مشخص می‌کند. هر راهکار ترمیمی موجود برای ویرایش سیلیکون مورد نظر فعال می‌شود. اگر \fIsirevision\fR برابر با \fBnone\fR باشد، هیچ راهکار ترمیمی فعال نمی‌شود. اگر \fIsirevision\fR برابر با \fBany\fR باشد، تمام راهکارهای ترمیمی برای پردازنده هدف فعال می‌شوند. ماکروی \f(CW\*(C`_\|_SILICON_REVISION_\|_\*(C'\fR به عنوان دو رقم هگزادسیمال نشان‌دهنده شماره‌های عمده و فرعی در ویرایش سیلیکون تعریف می‌شود. اگر \fIsirevision\fR برابر \fBnone\fR باشد، \f(CW\*(C`_\|_SILICON_REVISION_\|_\*(C'\fR تعریف نمی‌شود. اگر \fIsirevision\fR برابر \fBany\fR باشد، \&\f(CW\*(C`_\|_SILICON_REVISION_\|_\*(C'\fR به صورت \f(CW0xffff\fR تعریف می‌شود. اگر این \fIsirevision\fR اختیاری استفاده نشود، GCC جدیدترین ویرایش سیلیکون شناخته‌شده برای پردازنده هدف Blackfin را فرض می‌کند. .Sp کامپایلر GCC یک ماکروی پیش‌پردازنده برای \fIcpu\fR مشخص‌شده تعریف می‌کند. برای زنجیره ابزار \fBbfin\-elf\fR، این گزینه باعث می‌شود در صورت عدم تعیین \fB\-msim\fR، بسته پشتیبانی برد سخت‌افزاری (BSP) ارائه‌شده توسط libgloss پیوند داده شود. .Sp بدون این گزینه، به‌طور پیش‌فرض \fBbf532\fR به عنوان پردازنده استفاده می‌شود. .Sp توجه داشته باشید که پشتیبانی از \fBbf561\fR ناکامل است. برای \fBbf561\fR، تنها ماکروی پیش‌پردازنده تعریف شده است. .IP \fB\-msim\fR 4 .IX Item "-msim" مشخص می‌کند که برنامه بر روی شبیه‌ساز اجرا خواهد شد. این امر باعث پیوند خوردن BSP شبیه‌ساز ارائه‌شده توسط libgloss می‌شود. این گزینه فقط برای زنجیره ابزار \fBbfin\-elf\fR اثر دارد. برخی گزینه‌های دیگر، مانند \fB\-mid\-shared\-library\fR و \&\fB\-mfdpic\fR، متضمن \fB\-msim\fR هستند. .IP \fB\-momit\-leaf\-frame\-pointer\fR 4 .IX Item "-momit-leaf-frame-pointer" اشاره‌گر چارچوب را برای توابع برگ در ثبات نگه نمی‌دارد. این کار از دستورالعمل‌های ذخیره، راه‌اندازی و بازیابی اشاره‌گرهای چارچوب جلوگیری کرده و یک ثبات اضافی را در توابع برگ در دسترس قرار می‌دهد. .IP \fB\-mspecld\-anomaly\fR 4 .IX Item "-mspecld-anomaly" هنگامی که فعال باشد، کامپایلر اطمینان حاصل می‌کند که کد تولیدشده شامل بارگذاری‌های حدسی پس از دستورالعمل‌های پرش نباشد. اگر از این گزینه استفاده شود، \&\f(CW\*(C`_\|_WORKAROUND_SPECULATIVE_LOADS\*(C'\fR تعریف می‌شود. .IP \fB\-mno\-specld\-anomaly\fR 4 .IX Item "-mno-specld-anomaly" کد اضافی برای جلوگیری از وقوع بارگذاری‌های حدسی تولید نمی‌کند. .IP \fB\-mcsync\-anomaly\fR 4 .IX Item "-mcsync-anomaly" هنگامی که فعال باشد، کامپایلر اطمینان حاصل می‌کند که کد تولیدشده شامل دستورالعمل‌های CSYNC یا SSYNC بلافاصله پس از انشعاب‌های شرطی نباشد. اگر این گزینه استفاده شود، \f(CW\*(C`_\|_WORKAROUND_SPECULATIVE_SYNCS\*(C'\fR تعریف می‌شود. .IP \fB\-mno\-csync\-anomaly\fR 4 .IX Item "-mno-csync-anomaly" کد اضافی برای جلوگیری از وقوع زودهنگام دستورالعمل‌های CSYNC یا SSYNC پس از یک انشعاب شرطی تولید نمی‌کند. .IP \fB\-mlow64k\fR 4 .IX Item "-mlow64k" هنگامی که فعال باشد، کامپایلر مجاز است از این آگاهی که کل برنامه در ۶۴ کیلوبایت پایین حافظه جای می‌گیرد بهره‌برداری کند. .IP \fB\-mno\-low64k\fR 4 .IX Item "-mno-low64k" فرض می‌کند که برنامه به اندازه دلخواه بزرگ است. این حالت پیش‌فرض است. .IP \fB\-mstack\-check\-l1\fR 4 .IX Item "-mstack-check-l1" بررسی پشته را با استفاده از اطلاعات قرار داده‌شده در حافظه یادداشت L1 توسط هسته uClinux انجام می‌دهد. .IP \fB\-mid\-shared\-library\fR 4 .IX Item "-mid-shared-library" کدی تولید می‌کند که از طریق روش شناسه کتابخانه از کتابخانه‌های مشترک پشتیبانی می‌کند. این امر امکان اجرا درجا و استفاده از کتابخانه‌های مشترک را در محیطی بدون مدیریت حافظه مجازی فراهم می‌سازد. این گزینه متضمن \fB\-fPIC\fR است. با هدف \fBbfin\-elf\fR، این گزینه متضمن \fB\-msim\fR است. .IP \fB\-mno\-id\-shared\-library\fR 4 .IX Item "-mno-id-shared-library" کدی تولید می‌کند که فرض نمی‌کند کتابخانه‌های مشترک مبتنی بر شناسه در حال استفاده هستند. این حالت پیش‌فرض است. .IP \fB\-mleaf\-id\-shared\-library\fR 4 .IX Item "-mleaf-id-shared-library" کدی تولید می‌کند که از طریق روش شناسه کتابخانه از کتابخانه‌های مشترک پشتیبانی می‌کند، اما فرض می‌کند که این کتابخانه یا فایل اجرایی به هیچ کتابخانه مشترک مبتنی بر شناسه دیگری پیوند نخواهد خورد. این امر به کامپایلر اجازه می‌دهد از کد سریع‌تری برای پرش‌ها و فراخوانی‌ها استفاده کند. .IP \fB\-mno\-leaf\-id\-shared\-library\fR 4 .IX Item "-mno-leaf-id-shared-library" فرض نمی‌کند که کد در حال کامپایل به هیچ کتابخانه مشترک مبتنی بر شناسه‌ای پیوند نخواهد خورد. برای دستورات پرش و فراخوانی کدهای کندتری تولید می‌شود. .IP \fB\-mshared\-library\-id=n\fR 4 .IX Item "-mshared-library-id=n" شماره شناسایی کتابخانه مشترک مبتنی بر شناسه‌ای را که در حال کامپایل است مشخص می‌کند. تعیین مقدار 0 کد فشرده‌تری تولید می‌کند؛ تعیین مقادیر دیگر تخصیص آن شماره را به کتابخانه جاری تحمیل می‌کند اما از نظر فضا یا زمان کارآمدتر از حذف این گزینه نیست. .IP \fB\-msep\-data\fR 4 .IX Item "-msep-data" کدی تولید می‌کند که اجازه می‌دهد بخش داده در ناحیه‌ای از حافظه متفاوت از بخش کد قرار گیرد. این امر با حذف بازنشانی‌ها نسبت به بخش کد، امکان اجرا درجا را در محیطی بدون مدیریت حافظه مجازی فراهم می‌کند. .IP \fB\-mno\-sep\-data\fR 4 .IX Item "-mno-sep-data" کدی تولید می‌کند که فرض می‌کند بخش داده به دنبال بخش کد قرار می‌گیرد. این حالت پیش‌فرض است. .IP \fB\-mlong\-calls\fR 4 .IX Item "-mlong-calls" .PD 0 .IP \fB\-mno\-long\-calls\fR 4 .IX Item "-mno-long-calls" .PD به کامپایلر اعلام می‌کند که فراخوانی توابع را ابتدا با بارگذاری آدرس تابع در یک ثبات و سپس انجام فراخوانی زیرروال بر روی این ثبات انجام دهد. در صورتی که تابع هدف خارج از محدوده آدرس‌دهی ۲۴ بیتیِ نسخه مبتنی بر آفست دستور فراخوانی زیرروال باشد، به این سوییچ نیاز است. .Sp این قابلیت به‌طور پیش‌فرض فعال نیست. تعیین \&\fB\-mno\-long\-calls\fR رفتار پیش‌فرض را بازمی‌گرداند. توجه داشته باشید که این سوییچ‌ها هیچ تاثیری بر نحوه تولید کد توسط کامپایلر برای مدیریت فراخوانی توابع از طریق اشاره‌گرهای تابع ندارند. .IP \fB\-mfast\-fp\fR 4 .IX Item "-mfast-fp" با کتابخانه ممیز شناور سریع پیوند برقرار می‌کند. این کتابخانه به نفع کارایی، برخی از قوانین استاندارد ممیز شناور IEEE را برای بررسی ورودی‌ها در برابر «عدد نیست» (NAN) سهل‌گیرانه‌تر می‌کند. .IP \fB\-minline\-plt\fR 4 .IX Item "-minline-plt" درون‌ریزی مدخل‌های PLT را در فراخوانی توابعی که مشخص نیست پیوند محلی دارند فعال می‌کند. بدون \fB\-mfdpic\fR اثری ندارد. .IP \fB\-mmulticore\fR 4 .IX Item "-mmulticore" یک برنامه مستقل برای پردازنده‌های چند هسته‌ای Blackfin می‌سازد. این گزینه باعث می‌شود فایل‌های راه‌اندازی و اسکریپت‌های پیوند مناسبِ پشتیبان چند هسته‌ای استفاده شوند، و ماکروی \f(CW\*(C`_\|_BFIN_MULTICORE\*(C'\fR را تعریف می‌کند. این گزینه فقط با \fB\-mcpu=bf561\fR[\fB\-\fR\fIsirevision\fR] قابل استفاده است. .Sp این گزینه می‌تواند با \fB\-mcorea\fR یا \fB\-mcoreb\fR استفاده شود که مدل برنامه‌نویسی «یک برنامه به ازای هر هسته» را انتخاب می‌کند. بدون \&\fB\-mcorea\fR یا \fB\-mcoreb\fR، مدل برنامه‌نویسی «یک برنامه/دو هسته» استفاده می‌شود. در این مدل، تابع اصلی Core B باید با نام \&\f(CW\*(C`coreb_main\*(C'\fR نام‌گذاری شود. .Sp اگر از این گزینه استفاده نشود، مدل برنامه‌نویسی تک‌هسته‌ای استفاده می‌شود. .IP \fB\-mcorea\fR 4 .IX Item "-mcorea" هنگام استفاده از مدل برنامه‌نویسی یک برنامه به ازای هر هسته، یک برنامه مستقل برای Core A از BF561 می‌سازد. فایل‌های راه‌اندازی و اسکریپت‌های پیوند مناسب برای پشتیبانی از Core A استفاده می‌شوند و ماکروی \&\f(CW\*(C`_\|_BFIN_COREA\*(C'\fR تعریف می‌شود. این گزینه تنها همراه با \fB\-mmulticore\fR می‌تواند به کار رود..IP \fB\-mcoreb\fR 4 .IX Item "-mcoreb" ساخت یک برنامهٔ مستقل (standalone) برای Core B از پردازندهٔ BF561 هنگام استفاده از مدل برنامه‌نویسی یک\-برنامه\-برای\-هر\-هسته. فایل‌های راه‌اندازی و اسکریپت‌های پیوند مناسب برای پشتیبانی از Core B به کار گرفته می‌شوند و ماکروی \&\f(CW\*(C`_\|_BFIN_COREB\*(C'\fR تعریف می‌شود. هنگامی که این گزینه استفاده شود، باید به جای \f(CW\*(C`main\*(C'\fR از \f(CW\*(C`coreb_main\*(C'\fR استفاده گردد. این گزینه فقط می‌تواند همراه با \fB\-mmulticore\fR استفاده شود. .IP \fB\-msdram\fR 4 .IX Item "-msdram" ساخت یک برنامهٔ مستقل برای SDRAM. فایل‌های راه‌اندازی و اسکریپت‌های پیوند مناسب برای قرار دادن برنامه در SDRAM به کار گرفته می‌شوند و ماکروی \&\f(CW\*(C`_\|_BFIN_SDRAM\*(C'\fR تعریف می‌شود. بارگذار (loader) باید پیش از بارگذاری برنامه، SDRAM را مقداردهی اولیه کند. .IP \fB\-micplb\fR 4 .IX Item "-micplb" فرض می‌کند که ICPLBها در زمان اجرا فعال هستند. این امر بر راهکارهای دور زدن برخی ناهنجاری‌ها اثر می‌گذارد. برای مقصدهای لینوکس، پیش‌فرض این است که ICPLBها فعال فرض شوند؛ برای برنامه‌های مستقل، پیش‌فرض غیرفعال است. .PP \fIگزینه‌های C6X\fR .IX Subsection "C6X Options" .IP \fB\-march=\fR\fIname\fR 4 .IX Item "-march=name" این گزینه نام معماری مقصد را مشخص می‌کند. GCC از این نام برای تعیین این‌که چه نوع دستورالعمل‌هایی را می‌تواند هنگام تولید کد اسمبلی ایجاد کند، استفاده می‌نماید. نام‌های مجاز عبارتند از: \fBc62x\fR، \&\fBc64x\fR، \fBc64x+\fR، \fBc67x\fR، \fBc67x+\fR، \fBc674x\fR. .IP \fB\-mbig\-endian\fR 4 .IX Item "-mbig-endian" تولید کد برای یک مقصد big\-endian. .IP \fB\-mlittle\-endian\fR 4 .IX Item "-mlittle-endian" تولید کد برای یک مقصد little\-endian. این حالت پیش‌فرض است. .IP \fB\-msim\fR 4 .IX Item "-msim" انتخاب فایل‌های راه‌اندازی و اسکریپت پیونددهندهٔ مناسب برای شبیه‌ساز. .IP \fB\-msdata=default\fR 4 .IX Item "-msdata=default" قرار دادن داده‌های کوچک سراسری و ایستا در بخش \f(CW\*(C`.neardata\*(C'\fR که توسط ثبات \f(CW\*(C`B14\*(C'\fR به آن اشاره می‌شود. قرار دادن داده‌های کوچک سراسری و ایستای مقداردهی‌نشده در بخش \f(CW\*(C`.bss\*(C'\fR که مجاور بخش \f(CW\*(C`.neardata\*(C'\fR است. قرار دادن داده‌های کوچک فقط‌خواندنی در بخش \&\f(CW\*(C`.rodata\*(C'\fR. بخش‌های متناظر مورد استفاده برای قطعات بزرگ داده عبارتند از \f(CW\*(C`.fardata\*(C'\fR، \f(CW\*(C`.far\*(C'\fR و \f(CW\*(C`.const\*(C'\fR. .IP \fB\-msdata=all\fR 4 .IX Item "-msdata=all" قرار دادن تمامی داده‌ها، و نه فقط شیءهای کوچک، در بخش‌های رزروشده برای داده‌های کوچک، و استفاده از آدرس‌دهی نسبی به ثبات \f(CW\*(C`B14\*(C'\fR برای دسترسی به آن‌ها. .IP \fB\-msdata=none\fR 4 .IX Item "-msdata=none" عدم استفاده از بخش‌های رزروشده برای داده‌های کوچک، و استفاده از آدرس‌های مطلق برای دسترسی به تمامی داده‌ها. قرار دادن تمامی داده‌های سراسری و ایستای مقداردهی‌شده در بخش \f(CW\*(C`.fardata\*(C'\fR، و تمامی داده‌های مقداردهی‌نشده در بخش \&\f(CW\*(C`.far\*(C'\fR. قرار دادن تمامی داده‌های ثابت در بخش \f(CW\*(C`.const\*(C'\fR. .PP \fIگزینه‌های CRIS\fR .IX Subsection "CRIS Options" .PP این گزینه‌ها به طور خاص برای پورت‌های CRIS تعریف شده‌اند. .IP \fB\-march=\fR\fIarchitecture\-type\fR 4 .IX Item "-march=architecture-type" .PD 0 .IP \fB\-mcpu=\fR\fIarchitecture\-type\fR 4 .IX Item "-mcpu=architecture-type" .PD تولید کد برای معماری مشخص‌شده. گزینه‌های انتخابی برای \&\fIarchitecture\-type\fR به ترتیب شامل \fBv3\fR، \fBv8\fR و \fBv10\fR برای ETRAX\ 4، ETRAX\ 100 و ETRAX\ 100\ LX است. پیش‌فرض \fBv0\fR است. .IP \fB\-mtune=\fR\fIarchitecture\-type\fR 4 .IX Item "-mtune=architecture-type" تنظیم و بهینه‌سازی تمامی ویژگی‌های قابل اعمال کد تولیدشده برای \fIarchitecture\-type\fR، به جز ABI و مجموعه دستورالعمل‌های در دسترس. گزینه‌های انتخابی برای \fIarchitecture\-type\fR مشابه با \&\fB\-march=\fR\fIarchitecture\-type\fR هستند. .IP \fB\-mmax\-stack\-frame=\fR\fIn\fR 4 .IX Item "-mmax-stack-frame=n" هشدار در صورتی که اندازهٔ فریم پشتهٔ یک تابع از \fIn\fR بایت فراتر رود. .IP \fB\-metrax4\fR 4 .IX Item "-metrax4" .PD 0 .IP \fB\-metrax100\fR 4 .IX Item "-metrax100" .PD گزینه‌های \fB\-metrax4\fR و \fB\-metrax100\fR به ترتیب مترادف‌های \&\fB\-march=v3\fR و \fB\-march=v8\fR هستند. .IP \fB\-mmul\-bug\-workaround\fR 4 .IX Item "-mmul-bug-workaround" .PD 0 .IP \fB\-mno\-mul\-bug\-workaround\fR 4 .IX Item "-mno-mul-bug-workaround" .PD دور زدن یک باگ در دستورالعمل‌های \f(CW\*(C`muls\*(C'\fR و \f(CW\*(C`mulu\*(C'\fR برای مدل‌های پردازنده‌ای که مشمول آن هستند. این گزینه به طور پیش‌فرض غیرفعال است. .IP \fB\-mpdebug\fR 4 .IX Item "-mpdebug" فعال‌سازی اطلاعات پرگو (verbose) و مرتبط با اشکال‌زدایی مخصوص CRIS در کد اسمبلی. این گزینه همچنین نشانگر کد قالب‌بندی‌شدهٔ \fB#NO_APP\fR را برای اسمبلر در ابتدای فایل اسمبلی خاموش می‌کند. .IP \fB\-mcc\-init\fR 4 .IX Item "-mcc-init" عدم استفاده از نتایج کدهای شرطی حاصل از دستورالعمل پیشین؛ همواره صدور دستورالعمل‌های مقایسه و آزمایش پیش از به‌کارگیری کدهای شرطی انجام می‌شود. .IP \fB\-mno\-side\-effects\fR 4 .IX Item "-mno-side-effects" عدم صدور دستورالعمل‌های دارای اثر جانبی در حالت‌های آدرس‌دهی غیر از پس‌افزایش (post\-increment). .IP \fB\-mstack\-align\fR 4 .IX Item "-mstack-align" .PD 0 .IP \fB\-mno\-stack\-align\fR 4 .IX Item "-mno-stack-align" .IP \fB\-mdata\-align\fR 4 .IX Item "-mdata-align" .IP \fB\-mno\-data\-align\fR 4 .IX Item "-mno-data-align" .IP \fB\-mconst\-align\fR 4 .IX Item "-mconst-align" .IP \fB\-mno\-const\-align\fR 4 .IX Item "-mno-const-align" .PD این گزینه‌ها (گزینه‌های \fBno\-\fR) ترتیب هم‌ترازی (یا حذف آن) را برای فریم پشته، داده‌های مجزا و مقادیر ثابت جهت دستیابی به حداکثر اندازهٔ دسترسی منفرد به داده در مدل پردازندهٔ برگزیده فراهم می‌کنند. پیش‌فرض، برقراری هم‌ترازی ۳۲ بیتی است. جزئیات ABI مانند چیدمان ساختار (structure layout) تحت تأثیر این گزینه‌ها قرار نمی‌گیرند. .IP \fB\-m32\-bit\fR 4 .IX Item "-m32-bit" .PD 0 .IP \fB\-m16\-bit\fR 4 .IX Item "-m16-bit" .IP \fB\-m8\-bit\fR 4 .IX Item "-m8-bit" .PD مشابه گزینه‌های هم‌ترازی پشته، داده و مقادیر ثابت در بالا، این گزینه‌ها هم‌ترازی ۳۲ بیتی، ۱۶ بیتی یا ۸ بیتی را برای تمامی فریم پشته، داده‌های قابل‌نوشتن و مقادیر ثابت فراهم می‌آورند. پیش‌فرض، هم‌ترازی ۳۲ بیتی است. .IP \fB\-mno\-prologue\-epilogue\fR 4 .IX Item "-mno-prologue-epilogue" .PD 0 .IP \fB\-mprologue\-epilogue\fR 4 .IX Item "-mprologue-epilogue" .PD با گزینهٔ \fB\-mno\-prologue\-epilogue\fR، مقدمه (prologue) و مؤخرهٔ (epilogue) عادی تابع که فریم پشته را برپا می‌کنند حذف شده و هیچ دستورالعمل بازگشت یا دنبالهٔ بازگشتی در کد تولید نمی‌شود. از این گزینه تنها در کنار بررسی چشمی کد کامپایل‌شده استفاده کنید: در زمانی که ثبات‌های فراخوانده‌محافظت (call\-saved) باید ذخیره شوند یا نیاز به تخصیص فضا برای متغیرهای محلی باشد، هیچ هشدار یا خطایی صادر نخواهد شد. .IP \fB\-melf\fR 4 .IX Item "-melf" گزینهٔ موروثی و بدون عملیات (no\-op). .IP \fB\-sim\fR 4 .IX Item "-sim" این گزینه تمهیدات لازم برای پیوند با توابع ورودی\-خروجی از یک کتابخانهٔ شبیه‌ساز را فراهم می‌آورد. کد، داده‌های مقداردهی‌شده و داده‌های مقداردهی‌شده با صفر به صورت پیاپی تخصیص داده می‌شوند. .IP \fB\-sim2\fR 4 .IX Item "-sim2" مانند \fB\-sim\fR، ولی گزینه‌های پیونددهنده را برای قرار دادن داده‌های مقداردهی‌شده در 0x40000000 و داده‌های مقداردهی‌شده با صفر در 0x80000000 ارسال می‌کند. .PP \fIگزینه‌های C\-SKY\fR .IX Subsection "C-SKY Options" .PP کامپایلر GCC از این گزینه‌ها هنگام کامپایل برای پردازنده‌های C\-SKY V2 پشتیبانی می‌کند. .IP \fB\-march=\fR\fIarch\fR 4 .IX Item "-march=arch" معماری مقصد C\-SKY را مشخص می‌کند. مقادیر معتبر برای \fIarch\fR عبارتند از: \&\fBck801\fR، \fBck802\fR، \fBck803\fR، \fBck807\fR و \fBck810\fR. پیش‌فرض \fBck810\fR است. .IP \fB\-mcpu=\fR\fIcpu\fR 4 .IX Item "-mcpu=cpu" پردازندهٔ مقصد C\-SKY را مشخص می‌کند. مقادیر معتبر برای \fIcpu\fR عبارتند از: \&\fBck801\fR، \fBck801t\fR، \&\fBck802\fR، \fBck802t\fR، \fBck802j\fR، \&\fBck803\fR، \fBck803h\fR، \fBck803t\fR، \fBck803ht\fR، \&\fBck803f\fR، \fBck803fh\fR، \fBck803e\fR، \fBck803eh\fR، \&\fBck803et\fR، \fBck803eht\fR، \fBck803ef\fR، \fBck803efh\fR، \&\fBck803ft\fR، \fBck803eft\fR، \fBck803efht\fR، \fBck803r1\fR، \&\fBck803hr1\fR، \fBck803tr1\fR، \fBck803htr1\fR، \fBck803fr1\fR، \&\fBck803fhr1\fR، \fBck803er1\fR، \fBck803ehr1\fR، \fBck803etr1\fR، \&\fBck803ehtr1\fR، \fBck803efr1\fR، \fBck803efhr1\fR، \fBck803ftr1\fR، \&\fBck803eftr1\fR، \fBck803efhtr1\fR، \&\fBck803s\fR، \fBck803st\fR، \fBck803se\fR، \fBck803sf\fR، \&\fBck803sef\fR، \fBck803seft\fR، \&\fBck807e\fR، \fBck807ef\fR، \fBck807\fR، \fBck807f\fR، \&\fBck810e\fR، \fBck810et\fR، \fBck810ef\fR، \fBck810eft\fR، \&\fBck810\fR، \fBck810v\fR، \fBck810f\fR، \fBck810t\fR، \fBck810fv\fR، \&\fBck810tv\fR، \fBck810ft\fR و \fBck810ftv\fR..IP \fB\-mbig\-endian\fR 4 .IX Item "-mbig-endian" .PD 0 .IP \fB\-EB\fR 4 .IX Item "-EB" .IP \fB\-mlittle\-endian\fR 4 .IX Item "-mlittle-endian" .IP \fB\-EL\fR 4 .IX Item "-EL" .PD کد بزرگ‌انتهایی (big\-endian) یا کوچک‌انتهایی (little\-endian) را انتخاب می‌کند. پیش‌فرض little\-endian است. .IP \fB\-mfloat\-abi=\fR\fIname\fR 4 .IX Item "-mfloat-abi=name" مشخص می‌کند که از کدام ABI ممیز شناور استفاده شود. مقادیر مجاز عبارت‌اند از: \fBsoft\fR، \fBsoftfp\fR و \fBhard\fR. .Sp مشخص کردن \fBsoft\fR باعث می‌شود GCC خروجی حاوی فراخوانی‌های کتابخانه‌ای برای عملیات ممیز شناور تولید کند. \&\fBsoftfp\fR امکان تولید کد با استفاده از دستورالعمل‌های ممیز شناور سخت‌افزاری را فراهم می‌کند، اما همچنان از قراردادهای فراخوانی soft\-float استفاده می‌نماید. \&\fBhard\fR اجازه تولید دستورالعمل‌های ممیز شناور را داده و از قراردادهای فراخوانی ویژهٔ FPU استفاده می‌کند. .Sp مقدار پیش‌فرض به پیکربندی مقصد مورد نظر بستگی دارد. توجه داشته باشید که ABIهای hard\-float و soft\-float برای پیوند با یکدیگر سازگار نیستند؛ شما باید کل برنامه خود را با همان ABI کامپایل کرده و با مجموعه‌ای سازگار از کتابخانه‌ها پیوند دهید. .IP \fB\-mhard\-float\fR 4 .IX Item "-mhard-float" .PD 0 .IP \fB\-msoft\-float\fR 4 .IX Item "-msoft-float" .PD پیاده‌سازی‌های سخت‌افزاری یا نرم‌افزاری ممیز شناور را انتخاب می‌کند. پیش‌فرض soft float است. .IP \fB\-mdouble\-float\fR 4 .IX Item "-mdouble-float" .PD 0 .IP \fB\-mno\-double\-float\fR 4 .IX Item "-mno-double-float" .PD هنگامی که \fB\-mhard\-float\fR فعال باشد، تولید دستورالعمل‌های ممیز شناور با دقت مضاعف را فعال می‌کند. این گزینه پیش‌فرض است، مگر هنگام کامپایل برای CK803. .IP \fB\-mfdivdu\fR 4 .IX Item "-mfdivdu" .PD 0 .IP \fB\-mno\-fdivdu\fR 4 .IX Item "-mno-fdivdu" .PD هنگامی که \fB\-mhard\-float\fR فعال باشد، تولید دستورالعمل‌های \&\f(CW\*(C`frecipd\*(C'\fR، \f(CW\*(C`fsqrtd\*(C'\fR و \f(CW\*(C`fdivd\*(C'\fR را فعال می‌کند. این گزینه پیش‌فرض است، مگر هنگام کامپایل برای CK803. .IP \fB\-mfpu=\fR\fIfpu\fR 4 .IX Item "-mfpu=fpu" پردازنده ممیز شناور را انتخاب می‌کند. این گزینه فقط همراه با \&\fB\-mhard\-float\fR قابل استفاده است. مقادیر مجاز برای \fIfpu\fR عبارت‌اند از \&\fBfpv2_sf\fR (معادل با \fB\-mno\-double\-float \-mno\-fdivdu\fR)، \&\fBfpv2\fR (\fB\-mdouble\-float \-mno\-divdu\fR) و \&\fBfpv2_divd\fR (\fB\-mdouble\-float \-mdivdu\fR). .IP \fB\-melrw\fR 4 .IX Item "-melrw" .PD 0 .IP \fB\-mno\-elrw\fR 4 .IX Item "-mno-elrw" .PD دستورالعمل گسترش‌یافتهٔ \f(CW\*(C`lrw\*(C'\fR را فعال می‌کند. این گزینه به‌طور پیش‌فرض برای CK801 فعال و در غیر این صورت غیرفعال است. .IP \fB\-mistack\fR 4 .IX Item "-mistack" .PD 0 .IP \fB\-mno\-istack\fR 4 .IX Item "-mno-istack" .PD دستورالعمل‌های پشتهٔ وقفه را فعال می‌کند؛ پیش‌فرض غیرفعال است. .Sp گزینهٔ \fB\-mistack\fR برای رسیدگی به مشخصه‌های تابعی \&\f(CW\*(C`interrupt\*(C'\fR و \f(CW\*(C`isr\*(C'\fR لازم است. .IP \fB\-mmp\fR 4 .IX Item "-mmp" دستورالعمل‌های چندپردازنده‌ای را فعال می‌کند؛ پیش‌فرض غیرفعال است. .IP \fB\-mcp\fR 4 .IX Item "-mcp" دستورالعمل‌های کمک‌پردازنده را فعال می‌کند؛ پیش‌فرض غیرفعال است. .IP \fB\-mcache\fR 4 .IX Item "-mcache" دستورالعمل‌های کمک‌پردازنده را فعال می‌کند؛ پیش‌فرض غیرفعال است. .IP \fB\-msecurity\fR 4 .IX Item "-msecurity" دستورالعمل‌های امنیتی C\-SKY را فعال می‌کند؛ پیش‌فرض غیرفعال است. .IP \fB\-mtrust\fR 4 .IX Item "-mtrust" دستورالعمل‌های اعتماد C\-SKY را فعال می‌کند؛ پیش‌فرض غیرفعال است. .IP \fB\-mdsp\fR 4 .IX Item "-mdsp" .PD 0 .IP \fB\-medsp\fR 4 .IX Item "-medsp" .IP \fB\-mvdsp\fR 4 .IX Item "-mvdsp" .PD به‌ترتیب دستورالعمل‌های C\-SKY DSP، یا Enhanced DSP، یا Vector DSP را فعال می‌کند. همهٔ این گزینه‌ها به‌طور پیش‌فرض غیرفعال هستند. .IP \fB\-mdiv\fR 4 .IX Item "-mdiv" .PD 0 .IP \fB\-mno\-div\fR 4 .IX Item "-mno-div" .PD دستورالعمل‌های تقسیم را تولید می‌کند. پیش‌فرض غیرفعال است. .IP \fB\-msmart\fR 4 .IX Item "-msmart" .PD 0 .IP \fB\-mno\-smart\fR 4 .IX Item "-mno-smart" .PD تولید کد برای حالت هوشمند (Smart Mode)، تنها با استفاده از ثبات‌های شمارهٔ 0\-7 جهت امکان استفاده از دستورالعمل‌های ۱۶ بیتی. این گزینه برای CK801 که در آن این رفتار الزامی است نادیده گرفته می‌شود، و برای CK802 به‌طور پیش‌فرض فعال است. برای سایر مقاصد، پیش‌فرض غیرفعال است. .IP \fB\-mhigh\-registers\fR 4 .IX Item "-mhigh-registers" .PD 0 .IP \fB\-mno\-high\-registers\fR 4 .IX Item "-mno-high-registers" .PD تولید کد با استفاده از ثبات‌های بالا به شماره‌های 16\-31. این گزینه در CK801، CK802 یا CK803 پشتیبانی نمی‌شود، و برای سایر پردازنده‌ها به‌طور پیش‌فرض فعال است. .IP \fB\-manchor\fR 4 .IX Item "-manchor" .PD 0 .IP \fB\-mno\-anchor\fR 4 .IX Item "-mno-anchor" .PD تولید کد با استفاده از آدرس نمادهای لنگر سراسری. .IP \fB\-mpushpop\fR 4 .IX Item "-mpushpop" .PD 0 .IP \fB\-mno\-pushpop\fR 4 .IX Item "-mno-pushpop" .PD تولید کد با استفاده از دستورالعمل‌های \f(CW\*(C`push\*(C'\fR و \f(CW\*(C`pop\*(C'\fR. این گزینه به‌طور پیش‌فرض فعال است. .IP \fB\-mmultiple\-stld\fR 4 .IX Item "-mmultiple-stld" .PD 0 .IP \fB\-mstm\fR 4 .IX Item "-mstm" .IP \fB\-mno\-multiple\-stld\fR 4 .IX Item "-mno-multiple-stld" .IP \fB\-mno\-stm\fR 4 .IX Item "-mno-stm" .PD تولید کد با استفاده از دستورالعمل‌های \f(CW\*(C`stm\*(C'\fR و \f(CW\*(C`ldm\*(C'\fR. این گزینه در CK801 پشتیبانی نمی‌شود اما در سایر پردازنده‌ها به‌طور پیش‌فرض فعال است. .IP \fB\-mconstpool\fR 4 .IX Item "-mconstpool" .PD 0 .IP \fB\-mno\-constpool\fR 4 .IX Item "-mno-constpool" .PD ایجاد استخرهای مقادیر ثابت در کامپایلر به جای موکول کردن آن به اسمبلر. این گزینه پیش‌فرض بوده و برای تولید کد صحیح در CK801 و CK802 الزامی است، و در سایر پردازنده‌ها اختیاری می‌باشد. .IP \fB\-mstack\-size\fR 4 .IX Item "-mstack-size" .PD 0 .IP \fB\-mno\-stack\-size\fR 4 .IX Item "-mno-stack-size" .PD درج دستورالعمل‌های هدایت‌گر \f(CW\*(C`.stack_size\*(C'\fR برای هر تابع در خروجی اسمبلی. این گزینه به‌طور پیش‌فرض غیرفعال است. .IP \fB\-mccrt\fR 4 .IX Item "-mccrt" .PD 0 .IP \fB\-mno\-ccrt\fR 4 .IX Item "-mno-ccrt" .PD تولید کد برای زمان اجرای کامپایلر C\-SKY به جای libgcc. این گزینه به‌طور پیش‌فرض غیرفعال است..IP \fB\-mbranch\-cost=\fR\fIn\fR 4 .IX Item "-mbranch-cost=n" هزینهٔ انشعاب‌ها را تقریباً برابر با \f(CW\*(C`n\*(C'\fR دستورالعمل تنظیم می‌کند. پیش‌فرض 1 است. .IP \fB\-msched\-prolog\fR 4 .IX Item "-msched-prolog" .PD 0 .IP \fB\-mno\-sched\-prolog\fR 4 .IX Item "-mno-sched-prolog" .PD زمان‌بندی توالی‌های مقدمه (prologue) و مؤخرهٔ (epilogue) تابع را مجاز می‌کند. استفاده از این گزینه می‌تواند منجر به کدی شود که با الزامات مقدمه در ABI مربوط به C\-SKY V2 سازگار نیست و امکان اشکال‌زدایی یا ردگیری به عقب (backtrace) آن وجود ندارد. به‌طور پیش‌فرض غیرفعال است. .IP \fB\-msim\fR 4 .IX Item "-msim" کتابخانهٔ libsemi.a را که با شبیه‌ساز سازگار است پیوند (link) می‌دهد. فقط برای کامپایلر ELF قابل اعمال است. .PP \fIگزینه‌های Cygwin و MinGW\fR .IX Subsection "Cygwin and MinGW Options" .PP این گزینه‌های اضافی برای مقصدهای Microsoft Windows در دسترس هستند: .IP \fB\-mconsole\fR 4 .IX Item "-mconsole" این گزینه با هدایت پیونددهنده برای تنظیم نوع زیرسیستم سرآیند PE طبق آنچه برای برنامه‌های کنسولی لازم است، مشخص می‌کند که یک برنامهٔ کنسولی باید تولید شود. این گزینه برای مقصدهای Cygwin و MinGW در دسترس بوده و به‌طور پیش‌فرض در آن مقصدها فعال است. .IP \fB\-mcrtdll=\fR\fIlibrary\fR 4 .IX Item "-mcrtdll=library" پیش‌پردازش، کامپایل یا پیوند با \fIlibrary\fR مشخص‌شده از نوع C RunTime DLL. این گزینه ماکروهای پیش‌تعریف‌شدهٔ \f(CW\*(C`_\|_CRTDLL_\|_\*(C'\fR، \f(CW\*(C`_\|_MSVCRT_\|_\*(C'\fR، \&\f(CW\*(C`_UCRT\*(C'\fR و \f(CW\*(C`_\|_MSVCRT_VERSION_\|_\*(C'\fR را برای \fIlibrary\fR سی‌آر‌تی مشخص‌شده تنظیم می‌کند، فایل آغازین را برای \fIlibrary\fR سی‌آر‌تی انتخاب کرده و با آن پیوند می‌دهد. نام‌های شناخته‌شدهٔ کتابخانهٔ CRT برای پیش‌پردازنده عبارتند از: \&\f(CW\*(C`crtdll*\*(C'\fR، \f(CW\*(C`msvcrt10*\*(C'\fR، \f(CW\*(C`msvcrt20*\*(C'\fR، \f(CW\*(C`msvcrt40*\*(C'\fR، \&\f(CW\*(C`msvcr40*\*(C'\fR، \f(CW\*(C`msvcrtd*\*(C'\fR، \f(CW\*(C`msvcrt\-os*\*(C'\fR، \&\f(CW\*(C`msvcr70*\*(C'\fR، \f(CW\*(C`msvcr71*\*(C'\fR، \f(CW\*(C`msvcr80*\*(C'\fR، \f(CW\*(C`msvcr90*\*(C'\fR، \&\f(CW\*(C`msvcr100*\*(C'\fR، \f(CW\*(C`msvcr110*\*(C'\fR، \f(CW\*(C`msvcr120*\*(C'\fR و \f(CW\*(C`ucrt*\*(C'\fR. اگر این گزینه مشخص نشود، کتابخانهٔ وارداتی پیش‌فرض MinGW یعنی \&\f(CW\*(C`msvcrt\*(C'\fR برای پیوند استفاده می‌شود و هیچ تنظیم دیگری برای پیش‌پردازنده انجام نخواهد شد. کتابخانهٔ وارداتی \f(CW\*(C`msvcrt\*(C'\fR در MinGW صرفاً یک پیوند نمادین (symlink) به (یا کپی از) یک کتابخانهٔ وارداتی دیگر MinGW CRT است که در حین کامپایل MinGW انتخاب شده است. کتابخانهٔ وارداتی \f(CW\*(C`msvcrt\-os\*(C'\fR در MinGW برای کتابخانهٔ DLL سی‌آر‌تی سیستمی ویندوز یعنی \f(CW\*(C`msvcrt.dll\*(C'\fR بوده و در بیشتر موارد کتابخانهٔ وارداتی پیش‌فرض MinGW است. به‌طور کلی، تغییر دادن CRT DLL نیازمند کامپایل مجدد کل MinGW CRT است. این گزینه صرفاً برای مقاصد آزمایشی و تست در نظر گرفته شده است. این گزینه برای مقصدهای MinGW در دسترس است. .IP \fB\-mdll\fR 4 .IX Item "-mdll" این گزینه برای مقصدهای Cygwin و MinGW در دسترس است. این گزینه مشخص می‌کند که یک DLL\-\-\-یک کتابخانهٔ پیوند پویا (dynamic link library)\-\-\-باید تولید شود، که امکان انتخاب شیء راه‌اندازی زمان اجرا و نقطهٔ ورود مورد نیاز را فراهم می‌سازد. .IP \fB\-mnop\-fun\-dllimport\fR 4 .IX Item "-mnop-fun-dllimport" این گزینه برای مقصدهای Cygwin و MinGW در دسترس است. این گزینه مشخص می‌کند که ویژگی \f(CW\*(C`dllimport\*(C'\fR باید نادیده گرفته شود. .IP \fB\-mthreads\fR 4 .IX Item "-mthreads" این گزینه برای مقصدهای MinGW در دسترس است. این گزینه مشخص می‌کند که پشتیبانی از ریسمان‌های مختص MinGW باید استفاده شود. .IP \fB\-municode\fR 4 .IX Item "-municode" این گزینه برای مقصدهای MinGW\-w64 در دسترس است. این گزینه باعث می‌شود ماکروی پیش‌پردازندهٔ \f(CW\*(C`UNICODE\*(C'\fR از پیش تعریف شود، و کد راه‌اندازی زمان اجرای با قابلیت پشتیبانی از یونیکد را انتخاب می‌کند. .IP \fB\-mwin32\fR 4 .IX Item "-mwin32" این گزینه برای مقصدهای Cygwin و MinGW در دسترس است. این گزینه مشخص می‌کند که ماکروهای معمول پیش‌تعریف‌شدهٔ Microsoft Windows در پیش‌پردازنده تنظیم شوند، اما بر انتخاب کتابخانهٔ زمان اجرا/کد راه‌اندازی تأثیری نمی‌گذارد. .IP \fB\-mwindows\fR 4 .IX Item "-mwindows" این گزینه برای مقصدهای Cygwin و MinGW در دسترس است. این گزینه با دستور به پیونددهنده برای تنظیم مناسب نوع زیرسیستم سرآیند PE، مشخص می‌کند که یک برنامهٔ دارای رابط کاربری گرافیکی (GUI) تولید شود. .IP \fB\-fno\-set\-stack\-executable\fR 4 .IX Item "-fno-set-stack-executable" این گزینه برای مقصدهای MinGW در دسترس است. این گزینه مشخص می‌کند که پرچم قابل‌اجرا بودن (executable) برای پشته‌ای که توسط توابع تو در تو استفاده می‌شود، تنظیم نشود. این امر برای فایل‌های باینری که در حالت هستهٔ (kernel mode) سیستم‌عامل Microsoft Windows اجرا می‌شوند ضروری است، زیرا در آنجا User32 API، که برای تنظیم دسترسی‌های اجرایی استفاده می‌شود، در دسترس نیست. .IP \fB\-fwritable\-relocated\-rdata\fR 4 .IX Item "-fwritable-relocated-rdata" این گزینه برای مقصدهای MinGW و Cygwin در دسترس است. این گزینه مشخص می‌کند که داده‌های بازنشانی‌شده (relocated-data) در بخش فقط‌خواندنی، درون بخش \f(CW\*(C`.data\*(C'\fR قرار گیرند. این برای محیط‌های زمان اجرای قدیمی‌تری که از اصلاح بخش‌های \f(CW\*(C`.rdata\*(C'\fR برای شبه‌بازنشانی (pseudo-relocation) پشتیبانی نمی‌کنند، ضروری است. .IP \fB\-mpe\-aligned\-commons\fR 4 .IX Item "-mpe-aligned-commons" این گزینه برای مقصدهای Cygwin و MinGW در دسترس است. این گزینه مشخص می‌کند که از افزونهٔ GNU برای قالب فایل PE، که امکان ترازسازی صحیح متغیرهای COMMON را فراهم می‌کند، هنگام تولید کد استفاده شود. اگر GCC تشخیص دهد که اسمبلر مقصدِ یافت‌شده در حین پیکربندی از این قابلیت پشتیبانی می‌کند، این گزینه به‌طور پیش‌فرض فعال است. .PP همچنین برای گزینه‌های استاندارد، بخش \fBگزینه‌های x86\fR را ببینید. .PP \fIگزینه‌های Darwin\fR .IX Subsection "Darwin Options" .PP این گزینه‌ها برای همهٔ معماری‌هایی که سیستم‌عامل Darwin را اجرا می‌کنند تعریف شده‌اند. .PP کامپایلر FSF GCC روی Darwin فایل‌های شیء چندمعماری («fat») ایجاد نمی‌کند؛ این کامپایلر یک فایل شیء برای همان تک‌معماری‌ای ایجاد می‌کند که GCC برای هدف قرار دادن آن ساخته شده است. اما نسخهٔ متعلق به Apple از GCC روی Darwin، در صورت استفاده از چند گزینهٔ \&\fB\-arch\fR، فایل‌های «fat» ایجاد می‌کند؛ این کار با چندین بار اجرای کامپایلر یا پیونددهنده و پیوند دادن نتایج با استفاده از \&\fIlipo\fR انجام می‌شود. .PP زیرنوع (subtype) فایل ایجادشده (مانند \fBppc7400\fR یا \fBppc970\fR یا \&\fBi686\fR) توسط پرچم‌هایی تعیین می‌شود که معماری مجموعه دستورالعمل (ISA) هدفِ GCC را مشخص می‌کنند، مانند \fB\-mcpu\fR یا \fB\-march\fR. از گزینهٔ \&\fB\-force_cpusubtype_ALL\fR می‌توان برای نادیده گرفتن این رفتار استفاده کرد. .PP ابزارهای Darwin هنگام مواجهه با عدم تطابق در ISA، رفتارهای متفاوتی نشان می‌دهند. اسمبلر، \fIas\fR، تنها اجازهٔ استفاده از دستورالعمل‌هایی را می‌دهد که برای زیرنوعِ فایل در حال تولید معتبر باشند، بنابراین نمی‌توانید دستورالعمل‌های ۶۴ بیتی را در یک فایل شیء \fBppc750\fR قرار دهید. پیونددهندهٔ کتابخانه‌های اشتراکی، \fI/usr/bin/libtool\fR، اگر درخواست ساخت یک کتابخانهٔ اشتراکی با زیرنوعی با محدودیت کمتر نسبت به فایل‌های ورودی‌اش را دریافت کند (به عنوان مثال، تلاش برای قرار دادن فایل شیء \fBppc970\fR در یک کتابخانهٔ \fBppc7400\fR)، شکست خورده و خطا چاپ می‌کند. پیونددهندهٔ برنامه‌های اجرایی، \fBld\fR، بی‌صدا محدودکننده‌ترین زیرنوع را در بین فایل‌های ورودی‌اش به فایل اجرایی اختصاص می‌دهد. .IP \fB\-F\fR\fIdir\fR 4 .IX Item "-Fdir" دایرکتوری چارچوب (framework) به نام \fIdir\fR را به ابتدای فهرست دایرکتوری‌هایی که باید برای فایل‌های سرآیند جستجو شوند اضافه می‌کند. این دایرکتوری‌ها با دایرکتوری‌های مشخص‌شده توسط گزینه‌های \fB\-I\fR در هم آمیخته شده و به ترتیب از چپ به راست پویش می‌شوند. .Sp دایرکتوری چارچوب، دایرکتوری‌ای است که چارچوب‌ها در آن قرار دارند. یک چارچوب، دایرکتوری‌ای است که مستقیماً شامل یک دایرکتوری \fIHeaders\fR و/یا \&\fIPrivateHeaders\fR بوده و نام آن به \&\fI.framework\fR ختم می‌شود. نام چارچوب، همان نام این دایرکتوری بدون پسوند \fI.framework\fR است. سرآیندهای مرتبط با چارچوب در یکی از این دو دایرکتوری یافت می‌شوند که اولویت جستجو با \&\fIHeaders\fR است. یک زیرچارچوب (subframework)، دایرکتوری چارچوبی است که درون دایرکتوری \fIFrameworks\fR یک چارچوب قرار دارد. دستورات include برای سرآیندهای زیرچارچوب فقط می‌توانند در سرآیند چارچوبی ظاهر شوند که حاوی آن زیرچارچوب است، یا در سرآیند یک زیرچارچوب همتا (sibling). دو زیرچارچوب در صورتی همتا هستند که در یک چارچوب یکسان وجود داشته باشند. یک زیرچارچوب نباید همنام یک چارچوب باشد؛ در صورت نقض این قاعده، یک هشدار صادر می‌شود. در حال حاضر یک زیرچارچوب نمی‌تواند دارای زیرچارچوب باشد؛ در آینده ممکن است این سازوکار برای پشتیبانی از این قابلیت گسترش یابد. چارچوب‌های استاندارد را می‌توان در \fI/System/Library/Frameworks\fR و \&\fI/Library/Frameworks\fR یافت. یک نمونه دستور include به صورت \&\f(CW\*(C`#include \*(C'\fR است، که در آن \fIFramework\fR بیانگر نام چارچوب بوده و \fIheader.h\fR در دایرکتوری \&\fIPrivateHeaders\fR یا \fIHeaders\fR یافت می‌شود. .IP \fB\-iframework\fR\fIdir\fR 4 .IX Item "-iframeworkdir" مانند \fB\-F\fR عمل می‌کند، به جز اینکه با دایرکتوری مانند یک دایرکتوری سیستمی رفتار می‌شود. تفاوت اصلی بین این \fB\-iframework\fR و \&\fB\-F\fR در این است که با \fB\-iframework\fR، کامپایلر در مورد ساختارهای موجود در فایل‌های سرآیندِ یافت‌شده از طریق \&\fIdir\fR هشدار نمی‌دهد. این گزینه فقط برای خانوادهٔ زبان‌های C معتبر است. .IP \fB\-gused\fR 4 .IX Item "-gused" اطلاعات اشکال‌زدایی را برای نمادهایی که استفاده شده‌اند صادر می‌کند. برای قالب اشکال‌زدایی stabs، این گزینه \fB\-feliminate\-unused\-debug\-symbols\fR را فعال می‌کند. این گزینه به‌طور پیش‌فرض فعال (ON) است. .IP \fB\-gfull\fR 4 .IX Item "-gfull" اطلاعات اشکال‌زدایی را برای تمام نمادها و انواع صادر می‌کند. .IP \fB\-fconstant\-cfstrings\fR 4 .IX Item "-fconstant-cfstrings" گزینهٔ \fB\-fconstant\-cfstrings\fR یک نام مستعار برای \fB\-mconstant\-cfstrings\fR است..IP \fB\-mconstant\-cfstrings\fR 4 .IX Item "-mconstant-cfstrings" هنگامی که زمان‌اجرای NeXT استفاده می‌شود (که در این سیستم‌ها پیش‌فرض است)، هرگونه تنظیم \fB\-fconstant\-string\-class\fR را لغو کرده و باعث می‌شود که لیترال‌های \f(CW\*(C`@"..."\*(C'\fR به‌صورت رشته‌های ثابت CoreFoundation چیدمان شوند. .IP \fB\-mmacosx\-version\-min=\fR\fIversion\fR 4 .IX Item "-mmacosx-version-min=version" قدیمی‌ترین نسخه MacOS X که این فایل اجرایی روی آن اجرا خواهد شد، \&\fIversion\fR است. مقادیر متداول پشتیبانی‌شده برای \fIversion\fR شامل \f(CW12\fR، \&\f(CW10.12\fR و \f(CW10.5.8\fR هستند. .Sp اگر کامپایلر طوری ساخته شده باشد که به‌طور پیش‌فرض از سرآیندهای سیستم استفاده کند، پیش‌فرض این گزینه همان نسخه سیستمی است که کامپایلر روی آن اجرا می‌شود؛ در غیر این صورت، پیش‌فرض اتخاذ انتخاب‌هایی است که با بیشترین تعداد ممکن از سیستم‌ها و پایگاه‌های کد سازگار باشند. .IP \fB\-mkernel\fR 4 .IX Item "-mkernel" حالت توسعه هسته (kernel) را فعال می‌کند. گزینه \fB\-mkernel\fR در صورت امکان گزینه‌های \&\fB\-static\fR، \fB\-fno\-common\fR، \fB\-fno\-use\-cxa\-atexit\fR، \&\fB\-fno\-exceptions\fR، \fB\-fno\-non\-call\-exceptions\fR، \&\fB\-fapple\-kext\fR، \fB\-fno\-weak\fR و \fB\-fno\-rtti\fR را تنظیم می‌کند. این حالت همچنین گزینه‌های \fB\-mno\-altivec\fR، \&\fB\-msoft\-float\fR، \fB\-fno\-builtin\fR و \&\fB\-mlong\-branch\fR را برای اهداف PowerPC تنظیم می‌نماید. .IP \fB\-mone\-byte\-bool\fR 4 .IX Item "-mone-byte-bool" پیش‌فرض‌های \f(CW\*(C`bool\*(C'\fR را لغو می‌کند تا \f(CW\*(C`sizeof(bool)==1\*(C'\fR برقرار شود. به‌طور پیش‌فرض هنگام کامپایل برای Darwin/PowerPC مقدار \f(CWsizeof(bool)\fR برابر \f(CW4\fR و هنگام کامپایل برای Darwin/x86 برابر \f(CW1\fR است، بنابراین این گزینه بر روی x86 تأثیری ندارد. .Sp \&\fBهشدار:\fR سوییچ \fB\-mone\-byte\-bool\fR باعث می‌شود GCC کدی تولید کند که با کد تولیدشده بدون این سوییچ سازگاری باینری ندارد. استفاده از این سوییچ ممکن است نیازمند کامپایل مجدد تمام ماژول‌های دیگر برنامه، از جمله کتابخانه‌های سیستم باشد. از این سوییچ برای انطباق با یک مدل داده غیرپیش‌فرض استفاده کنید. .IP \fB\-mfix\-and\-continue\fR 4 .IX Item "-mfix-and-continue" .PD 0 .IP \fB\-ffix\-and\-continue\fR 4 .IX Item "-ffix-and-continue" .IP \fB\-findirect\-data\fR 4 .IX Item "-findirect-data" .PD کدی مناسب برای چرخه‌ی توسعه سریع تولید می‌کند، مانند فراهم کردن امکان بارگذاری پویای فایل‌های \fI.o\fR توسط GDB در برنامه‌هایی که در حال حاضر اجرا می‌شوند. گزینه‌های \fB\-findirect\-data\fR و \fB\-ffix\-and\-continue\fR برای سازگاری با نسخه‌های پیشین ارائه شده‌اند. .IP \fB\-all_load\fR 4 .IX Item "-all_load" تمام اعضای کتابخانه‌های آرشیو ایستا را بارگذاری می‌کند. برای اطلاعات بیشتر به \fBld\fR\|(1) مراجعه کنید. .IP \fB\-arch_errors_fatal\fR 4 .IX Item "-arch_errors_fatal" باعث می‌شود خطاهای مربوط به فایل‌هایی که معماری نادرستی دارند، مهلک (fatal) تلقی شوند. .IP \fB\-bind_at_load\fR 4 .IX Item "-bind_at_load" باعث می‌شود فایل خروجی به‌گونه‌ای علامت‌گذاری شود که پیونددهنده پویا هنگام بارگذاری یا اجرای فایل، تمام ارجاعات تعریف‌نشده را پیوند (bind) دهد. .IP \fB\-bundle\fR 4 .IX Item "-bundle" یک فایل با ساختار Mach\-o bundle تولید می‌کند. برای اطلاعات بیشتر به \fBld\fR\|(1) مراجعه کنید. .IP "\fB\-bundle_loader\fR \fIexecutable\fR" 4 .IX Item "-bundle_loader executable" این گزینه فایل اجرایی (\fIexecutable\fR) را مشخص می‌کند که خروجی ساختِ در حال پیوند را بارگذاری خواهد کرد. برای اطلاعات بیشتر به \fBld\fR\|(1) مراجعه کنید. .IP \fB\-dynamiclib\fR 4 .IX Item "-dynamiclib" هنگامی که این گزینه ارسال شود، GCC با استفاده از دستور \fIlibtool\fR در Darwin، هنگام پیوند دادن به‌جای یک فایل اجرایی، یک کتابخانه پویا تولید می‌کند. .IP \fB\-force_cpusubtype_ALL\fR 4 .IX Item "-force_cpusubtype_ALL" این گزینه باعث می‌شود فایل خروجی GCC به‌جای زیرنوعی که توسط گزینه \fB\-mcpu\fR یا \fB\-march\fR مشخص می‌شود، دارای زیرنوع \fBALL\fR باشد. .IP \fB\-nodefaultrpaths\fR 4 .IX Item "-nodefaultrpaths" مسیرهای اجرای (run paths) پیش‌فرض برای دایرکتوری‌های کتابخانه کامپایلر را به فایل‌های اجرایی، ماژول‌ها یا کتابخانه‌های پویا اضافه نمی‌کند. در macOS 10.5 و جدیدتر، مسیر اجرای جاسازی‌شده به‌طور پیش‌فرض افزوده می‌شود مگر اینکه کاربر \&\fB\-nodefaultrpaths\fR را به خط پیوند اضافه کند. مسیرهای اجرا برای ساخت در macOS نسخه 10.11 یا جدیدتر مورد نیاز هستند (و بنابراین اجباری شده‌اند). .IP "\fB\-allowable_client\fR \fIclient_name\fR" 4 .IX Item "-allowable_client client_name" .PD 0 .IP \fB\-client_name\fR 4 .IX Item "-client_name" .IP \fB\-compatibility_version\fR 4 .IX Item "-compatibility_version" .IP \fB\-current_version\fR 4 .IX Item "-current_version" .IP \fB\-dead_strip\fR 4 .IX Item "-dead_strip" .IP \fB\-dependency\-file\fR 4 .IX Item "-dependency-file" .IP \fB\-dylib_file\fR 4 .IX Item "-dylib_file" .IP \fB\-dylinker_install_name\fR 4 .IX Item "-dylinker_install_name" .IP \fB\-dynamic\fR 4 .IX Item "-dynamic" .IP \fB\-exported_symbols_list\fR 4 .IX Item "-exported_symbols_list" .IP \fB\-filelist\fR 4 .IX Item "-filelist" .IP \fB\-flat_namespace\fR 4 .IX Item "-flat_namespace" .IP \fB\-force_flat_namespace\fR 4 .IX Item "-force_flat_namespace" .IP \fB\-headerpad_max_install_names\fR 4 .IX Item "-headerpad_max_install_names" .IP \fB\-image_base\fR 4 .IX Item "-image_base" .IP \fB\-init\fR 4 .IX Item "-init" .IP \fB\-install_name\fR 4 .IX Item "-install_name" .IP \fB\-keep_private_externs\fR 4 .IX Item "-keep_private_externs" .IP \fB\-multi_module\fR 4 .IX Item "-multi_module" .IP \fB\-multiply_defined\fR 4 .IX Item "-multiply_defined" .IP \fB\-multiply_defined_unused\fR 4 .IX Item "-multiply_defined_unused" .IP \fB\-noall_load\fR 4 .IX Item "-noall_load" .IP \fB\-no_dead_strip_inits_and_terms\fR 4 .IX Item "-no_dead_strip_inits_and_terms" .IP \fB\-nofixprebinding\fR 4 .IX Item "-nofixprebinding" .IP \fB\-nomultidefs\fR 4 .IX Item "-nomultidefs" .IP \fB\-noprebind\fR 4 .IX Item "-noprebind" .IP \fB\-noseglinkedit\fR 4 .IX Item "-noseglinkedit" .IP \fB\-pagezero_size\fR 4 .IX Item "-pagezero_size" .IP \fB\-prebind\fR 4 .IX Item "-prebind" .IP \fB\-prebind_all_twolevel_modules\fR 4 .IX Item "-prebind_all_twolevel_modules" .IP \fB\-private_bundle\fR 4 .IX Item "-private_bundle" .IP \fB\-read_only_relocs\fR 4 .IX Item "-read_only_relocs" .IP \fB\-sectalign\fR 4 .IX Item "-sectalign" .IP \fB\-sectobjectsymbols\fR 4 .IX Item "-sectobjectsymbols" .IP \fB\-whyload\fR 4 .IX Item "-whyload" .IP \fB\-seg1addr\fR 4 .IX Item "-seg1addr" .IP \fB\-sectcreate\fR 4 .IX Item "-sectcreate" .IP \fB\-sectobjectsymbols\fR 4 .IX Item "-sectobjectsymbols" .IP \fB\-sectorder\fR 4 .IX Item "-sectorder" .IP \fB\-segaddr\fR 4 .IX Item "-segaddr" .IP \fB\-segs_read_only_addr\fR 4 .IX Item "-segs_read_only_addr" .IP \fB\-segs_read_write_addr\fR 4 .IX Item "-segs_read_write_addr" .IP \fB\-seg_addr_table\fR 4 .IX Item "-seg_addr_table" .IP \fB\-seg_addr_table_filename\fR 4 .IX Item "-seg_addr_table_filename" .IP \fB\-seglinkedit\fR 4 .IX Item "-seglinkedit" .IP \fB\-segprot\fR 4 .IX Item "-segprot" .IP \fB\-segs_read_only_addr\fR 4 .IX Item "-segs_read_only_addr" .IP \fB\-segs_read_write_addr\fR 4 .IX Item "-segs_read_write_addr".IP \fB\-single_module\fR 4 .IX Item "-single_module" .IP \fB\-static\fR 4 .IX Item "-static" .IP \fB\-sub_library\fR 4 .IX Item "-sub_library" .IP \fB\-sub_umbrella\fR 4 .IX Item "-sub_umbrella" .IP \fB\-twolevel_namespace\fR 4 .IX Item "-twolevel_namespace" .IP \fB\-umbrella\fR 4 .IX Item "-umbrella" .IP \fB\-undefined\fR 4 .IX Item "-undefined" .IP \fB\-unexported_symbols_list\fR 4 .IX Item "-unexported_symbols_list" .IP \fB\-weak_reference_mismatches\fR 4 .IX Item "-weak_reference_mismatches" .IP \fB\-whatsloaded\fR 4 .IX Item "-whatsloaded" .PD این گزینه‌ها به پیونددهندهٔ Darwin ارسال می‌شوند. صفحهٔ راهنمای پیونددهندهٔ Darwin آن‌ها را با جزئیات شرح می‌دهد. .PP \fIگزینه‌های DEC Alpha\fR .IX Subsection "DEC Alpha Options" .PP این گزینه‌های \fB\-m\fR برای پیاده‌سازی‌های DEC Alpha تعریف شده‌اند: .IP \fB\-mno\-soft\-float\fR 4 .IX Item "-mno-soft-float" .PD 0 .IP \fB\-msoft\-float\fR 4 .IX Item "-msoft-float" .PD استفاده (یا عدم استفاده) از دستورالعمل‌های سخت‌افزاری ممیز شناور برای انجام محاسبات ممیز شناور. زمانی که \fB\-msoft\-float\fR مشخص شود، از توابع موجود در \fIlibgcc.a\fR برای انجام عملیات‌های ممیز شناور استفاده می‌شود. مگر اینکه این توابع با روال‌هایی جایگزین شوند که عملیات‌های ممیز شناور را شبیه‌سازی می‌کنند، یا به گونه‌ای کامپایل شده باشند که چنین روال‌های شبیه‌سازی را فراخوانی کنند، این روال‌ها دستورالعمل‌های سخت‌افزاری ممیز شناور صادر می‌کنند. اگر برای یک معماری Alpha بدون قابلیت‌های سخت‌افزاری ممیز شناور کامپایل می‌کنید، باید مطمئن شوید که کتابخانه به‌گونه‌ای ساخته شده است که آن‌ها را فراخوانی نکند. .Sp توجه داشته باشید که پیاده‌سازی‌های Alpha حتی بدون عملیات سخت‌افزاری ممیز شناور، ملزم به داشتن ثبات‌های ممیز شناور هستند. .IP \fB\-mfp\-reg\fR 4 .IX Item "-mfp-reg" .PD 0 .IP \fB\-mno\-fp\-regs\fR 4 .IX Item "-mno-fp-regs" .PD تولید کدی که از مجموعه ثبات‌های ممیز شناور استفاده می‌کند (یا نمی‌کند). \&\fB\-mno\-fp\-regs\fR مستلزم \fB\-msoft\-float\fR است. اگر از مجموعه ثبات‌های ممیز شناور استفاده نشود، عملوندهای ممیز شناور همانند اعداد صحیح در ثبات‌های صحیح منتقل می‌شوند و نتایج ممیز شناور به جای \f(CW$f0\fR در \f(CW$0\fR بازگردانده می‌شوند. این یک توالی فراخوانی (calling sequence) غیر استاندارد است؛ بنابراین هر تابعی با آرگومان یا مقدار بازگشتی ممیز شناور که توسط کدی کامپایل‌شده با \fB\-mno\-fp\-regs\fR فراخوانی می‌شود، خود نیز باید با همین گزینه کامپایل شده باشد. .Sp کاربرد معمول این گزینه در ساخت هسته‌ای است که از هیچ ثبات ممیز شناوری استفاده نمی‌کند، و بنابراین نیازی به ذخیره و بازیابی آن‌ها نخواهد داشت. .IP \fB\-mieee\fR 4 .IX Item "-mieee" معماری Alpha سخت‌افزار ممیز شناور را برای بیشترین کارایی بهینه‌سازی کرده است. این سخت‌افزار تا حد زیادی با استاندارد ممیز شناور IEEE سازگار است. با این حال، برای انطباق کامل، کمک‌های نرم‌افزاری لازم است. این گزینه کدی کاملاً منطبق بر استاندارد IEEE تولید می‌کند \fIبه‌جز\fR اینکه پرچم \fIinexact\-flag\fR نگه‌داری نمی‌شود (در ادامه را ببینید). اگر این گزینه فعال باشد، ماکروی پیش‌پردازندهٔ \f(CW\*(C`_IEEE_FP\*(C'\fR در حین کامپایل تعریف می‌شود. کد حاصل کارایی کمتری دارد اما قادر است به‌درستی از اعداد غیرنرمال (denormalized) و مقادیر استثنایی IEEE مانند NaN (not\-a\-number) و مثبت/منفی بی‌نهایت پشتیبانی کند. سایر کامپایلرهای Alpha این گزینه را \fB\-ieee_with_no_inexact\fR می‌نامند. .IP \fB\-mieee\-with\-inexact\fR 4 .IX Item "-mieee-with-inexact" این گزینه مانند \fB\-mieee\fR عمل می‌کند، با این تفاوت که کد تولید شده پرچم \fIinexact\-flag\fR در IEEE را نیز نگه‌داری می‌کند. فعال کردن این گزینه موجب می‌شود که کد تولید شده محاسبات کاملاً منطبق با IEEE را پیاده‌سازی کند. علاوه بر \&\f(CW\*(C`_IEEE_FP\*(C'\fR، ماکروی پیش‌پردازندهٔ \f(CW\*(C`_IEEE_FP_EXACT\*(C'\fR نیز تعریف می‌شود. در برخی از پیاده‌سازی‌های Alpha ممکن است اجرای کد حاصل به طور محسوسی کُندتر از کد تولید شده به‌صورت پیش‌فرض باشد. از آنجا که کدهای بسیار کمی به \fIinexact\-flag\fR وابسته‌اند، به‌طور معمول نباید این گزینه را مشخص کنید. سایر کامپایلرهای Alpha این گزینه را \fB\-ieee_with_inexact\fR می‌نامند. .IP \fB\-mfp\-trap\-mode=\fR\fItrap\-mode\fR 4 .IX Item "-mfp-trap-mode=trap-mode" این گزینه تعیین می‌کند که کدام تله‌های (trap) مربوط به ممیز شناور فعال شوند. سایر کامپایلرهای Alpha این گزینه را \fB\-fptm\fR \fItrap\-mode\fR می‌نامند. حالت تله می‌تواند روی یکی از چهار مقدار زیر تنظیم شود: .RS 4 .IP \fBn\fR 4 .IX Item "n" این تنظیم پیش‌فرض (عادی) است. تنها تله‌هایی فعال می‌شوند که در سطح نرم‌افزار نمی‌توان آن‌ها را غیرفعال کرد (مانند تلهٔ تقسیم بر صفر). .IP \fBu\fR 4 .IX Item "u" علاوه بر تله‌های فعال‌شده توسط \fBn\fR، تله‌های زیرسرریز (underflow) نیز فعال می‌شوند. .IP \fBsu\fR 4 .IX Item "su" مانند \fBu\fR، اما دستورالعمل‌ها به گونه‌ای علامت‌گذاری می‌شوند که برای تکمیل نرم‌افزاری ایمن باشند (برای جزئیات به راهنمای معماری Alpha مراجعه کنید). .IP \fBsui\fR 4 .IX Item "sui" مانند \fBsu\fR، اما تله‌های نادقیق (inexact) نیز فعال می‌شوند. .RE .RS 4 .RE .IP \fB\-mfp\-rounding\-mode=\fR\fIrounding\-mode\fR 4 .IX Item "-mfp-rounding-mode=rounding-mode" حالت گرد کردن IEEE را انتخاب می‌کند. سایر کامپایلرهای Alpha این گزینه را \&\fB\-fprm\fR \fIrounding\-mode\fR می‌نامند. مقدار \fIrounding\-mode\fR می‌تواند یکی از مقادیر زیر باشد: .RS 4 .IP \fBn\fR 4 .IX Item "n" حالت گرد کردن عادی IEEE. اعداد ممیز شناور به سمت نزدیک‌ترین عدد ماشین یا در صورت تساوی فاصله، به سمت عدد ماشین زوج گرد می‌شوند. .IP \fBm\fR 4 .IX Item "m" گرد کردن به سمت منفی بی‌نهایت. .IP \fBc\fR 4 .IX Item "c" حالت گرد کردن قطع‌شده (Chopped). اعداد ممیز شناور به سمت صفر گرد می‌شوند. .IP \fBd\fR 4 .IX Item "d" حالت گرد کردن پویا (Dynamic). یک فیلد در ثبات کنترل ممیز شناور (\fIfpcr\fR، به راهنمای مرجع معماری Alpha مراجعه کنید) حالت گرد کردن فعال را کنترل می‌کند. کتابخانهٔ C این ثبات را برای گرد کردن به سمت مثبت بی‌نهایت مقداردهی اولیه می‌کند. بنابراین، مگر اینکه برنامهٔ شما \fIfpcr\fR را تغییر دهد، \fBd\fR متناظر با گرد کردن به سمت مثبت بی‌نهایت است. .RE .RS 4 .RE .IP \fB\-mtrap\-precision=\fR\fItrap\-precision\fR 4 .IX Item "-mtrap-precision=trap-precision" در معماری Alpha، تله‌های ممیز شناور غیردقیق (imprecise) هستند. این بدان معناست که بدون کمک‌های نرم‌افزاری، بازیابی از یک تلهٔ ممیز شناور غیرممکن است و اجرای برنامه معمولاً باید خاتمه یابد. GCC می‌تواند کدی تولید کند که به گرداننده‌های تلهٔ سیستم‌عامل در تعیین محل دقیق رخداد تلهٔ ممیز شناور کمک کند. بسته به نیازمندی‌های برنامه، سطوح مختلفی از دقت را می‌توان انتخاب کرد: .RS 4 .IP \fBp\fR 4 .IX Item "p" دقت در سطح برنامه (Program precision). این گزینه پیش‌فرض است و بدین معناست که گردانندهٔ تله تنها می‌تواند تشخیص دهد کدام برنامه باعث بروز استثنای ممیز شناور شده است. .IP \fBf\fR 4 .IX Item "f" دقت در سطح تابع (Function precision). گردانندهٔ تله می‌تواند تابعی را که باعث بروز استثنای ممیز شناور شده است مشخص کند. .IP \fBi\fR 4 .IX Item "i" دقت در سطح دستورالعمل (Instruction precision). گردانندهٔ تله می‌تواند دستورالعمل دقیقی را که باعث استثنای ممیز شناور شده است مشخص نماید. .RE .RS 4 .Sp سایر کامپایلرهای Alpha گزینه‌های معادلی به نام‌های \&\fB\-scope_safe\fR و \fB\-resumption_safe\fR ارائه می‌دهند. .RE .IP \fB\-mieee\-conformant\fR 4 .IX Item "-mieee-conformant" این گزینه کد تولید شده را به عنوان منطبق بر IEEE علامت‌گذاری می‌کند. شما نباید از این گزینه استفاده کنید مگر اینکه \fB\-mtrap\-precision=i\fR و یکی از گزینه‌های \&\fB\-mfp\-trap\-mode=su\fR یا \fB\-mfp\-trap\-mode=sui\fR را نیز مشخص کرده باشید. تنها اثر آن، درج خط \fB.eflag 48\fR در مقدمهٔ تابع (function prologue) فایل اسمبلی تولید شده است. .IP \fB\-mbuild\-constants\fR 4 .IX Item "-mbuild-constants" به‌طور معمول GCC یک ثابت عدد صحیح ۳۲ یا ۶۴ بیتی را بررسی می‌کند تا ببیند آیا می‌تواند آن را از ثابت‌های کوچک‌تر در طی دو یا سه دستورالعمل بسازد یا خیر. در صورتی که نتواند، ثابت را به عنوان یک لیترال (literal) خروجی داده و کدی برای بارگذاری آن از بخش داده (data segment) در زمان اجرا تولید می‌کند. .Sp از این گزینه برای ملزم کردن GCC به ساخت \fIتمام\fR ثابت‌های صحیح با استفاده از دستورالعمل‌ها استفاده کنید، حتی اگر به دستورالعمل‌های بیشتری نیاز باشد (حداکثر شش دستورالعمل). .Sp این گزینه معمولاً برای ساخت بارگذار پویای (dynamic loader) کتابخانه‌های اشتراکی استفاده می‌شود. از آنجا که بارگذار پویا خود یک کتابخانهٔ اشتراکی است، پیش از آنکه بتواند متغیرها و ثابت‌ها را در بخش دادهٔ خود پیدا کند، باید خودش را در حافظه بازنشانی (relocate) نماید..IP \fB\-mbwx\fR 4 .IX Item "-mbwx" .PD 0 .IP \fB\-mno\-bwx\fR 4 .IX Item "-mno-bwx" .IP \fB\-mcix\fR 4 .IX Item "-mcix" .IP \fB\-mno\-cix\fR 4 .IX Item "-mno-cix" .IP \fB\-mfix\fR 4 .IX Item "-mfix" .IP \fB\-mno\-fix\fR 4 .IX Item "-mno-fix" .IP \fB\-mmax\fR 4 .IX Item "-mmax" .IP \fB\-mno\-max\fR 4 .IX Item "-mno-max" .PD مشخص می‌کند که آیا GCC باید کدی تولید کند که از مجموعه‌دستورالعمل‌های اختیاری BWX، CIX، FIX و MAX استفاده کند یا خیر. حالت پیش‌فرض استفاده از مجموعه‌دستورالعمل‌هایی است که توسط نوع پردازندهٔ تعیین‌شده از طریق گزینهٔ \fB\-mcpu=\fR پشتیبانی می‌شود، یا در صورت عدم تعیین، نوع پردازنده‌ای که GCC روی آن ساخته شده است. .IP \fB\-msafe\-bwa\fR 4 .IX Item "-msafe-bwa" .PD 0 .IP \fB\-mno\-safe\-bwa\fR 4 .IX Item "-mno-safe-bwa" .PD مشخص می‌کند که آیا در نبود مجموعه‌دستورالعمل‌های اختیاری BWX، کامپایلر GCC باید کدی ایمن در برابر چندریسمانی (multi-thread) و سیگنال‌های ناهمگام (async-signal) برای دسترسی‌های حافظه به بایت‌ها و کلمات تراز شده تولید کند یا خیر. .IP \fB\-msafe\-partial\fR 4 .IX Item "-msafe-partial" .PD 0 .IP \fB\-mno\-safe\-partial\fR 4 .IX Item "-mno-safe-partial" .PD مشخص می‌کند که آیا GCC باید برای دسترسی‌های جزئی به حافظه، کدی ایمن در برابر چندریسمانی و سیگنال‌های ناهمگام تولید کند یا خیر، از جمله دسترسی‌های تدریجی به داده‌های ناتراز و همچنین دسترسی‌های بلوکی به بخش‌های ابتدایی و انتهایی انواع دادهٔ تجمیعی (aggregate) یا سایر اشیاء در حافظه که به ترتیب روی یک مرز تراز شدهٔ داده‌ای ۶۴ بیتی شروع و پایان نمی‌یابند. .IP \fB\-mfloat\-vax\fR 4 .IX Item "-mfloat-vax" .PD 0 .IP \fB\-mfloat\-ieee\fR 4 .IX Item "-mfloat-ieee" .PD کدی تولید می‌کند که به جای ممیز شناور دقت یگانه و دوگانهٔ IEEE، از محاسبات ممیز شناور F و G پردازنده‌های VAX استفاده کند (یا استفاده نکند). .IP \fB\-mexplicit\-relocs\fR 4 .IX Item "-mexplicit-relocs" .PD 0 .IP \fB\-mno\-explicit\-relocs\fR 4 .IX Item "-mno-explicit-relocs" .PD اسمبلرهای قدیمی‌تر Alpha راهی برای تولید بازنشانی‌های نماد (symbol relocations) جز از طریق ماکروهای اسمبلر ارائه نمی‌دادند. استفاده از این ماکروها مانع زمان‌بندی بهینهٔ دستورالعمل‌ها می‌شد. مجموعه ابزار GNU binutils از نسخهٔ 2.12 از نحو جدیدی پشتیبانی می‌کند که به کامپایلر اجازه می‌دهد صریحاً مشخص کند کدام بازنشانی‌ها باید بر کدام دستورالعمل‌ها اعمال شوند. این گزینه بیشتر برای اشکال‌زدایی مفید است، زیرا GCC هنگام ساخته شدن، قابلیت‌های اسمبلر را تشخیص داده و پیش‌فرض را بر همان اساس تنظیم می‌کند. .IP \fB\-msmall\-data\fR 4 .IX Item "-msmall-data" .PD 0 .IP \fB\-mlarge\-data\fR 4 .IX Item "-mlarge-data" .PD هنگامی که \fB\-mexplicit\-relocs\fR فعال باشد، داده‌های ایستا از طریق بازنشانی‌های نسبی به gp (\fIgp\-relative\fR) در دسترس قرار می‌گیرند. وقتی از \fB\-msmall\-data\fR استفاده می‌شود، اشیای ۸ بایت یا کوچک‌تر در یک «ناحیهٔ داده‌های کوچک» (\fIsmall data area\fR، یعنی بخش‌های \f(CW\*(C`.sdata\*(C'\fR و \f(CW\*(C`.sbss\*(C'\fR) قرار می‌گیرند و از طریق بازنشانی‌های ۱۶ بیتی بر مبنای ثبات \f(CW$gp\fR مورد دسترسی قرار می‌گیرند. این امر اندازهٔ ناحیهٔ داده‌های کوچک را به ۶۴ کیلوبایت محدود می‌کند، اما به متغیرها اجازه می‌دهد مستقیماً از طریق یک دستورالعمل در دسترس باشند. .Sp پیش‌فرض \fB\-mlarge\-data\fR است. با این گزینه، ناحیهٔ داده به کمی کمتر از ۲ گیگابایت محدود می‌شود. برنامه‌هایی که به بیش از ۲ گیگابایت داده نیاز دارند باید از \f(CW\*(C`malloc\*(C'\fR یا \f(CW\*(C`mmap\*(C'\fR برای تخصیص داده در heap به جای بخش دادهٔ برنامه استفاده کنند. .Sp هنگام تولید کد برای کتابخانه‌های مشترک، \fB\-fpic\fR به معنی \&\fB\-msmall\-data\fR و \fB\-fPIC\fR به معنی \fB\-mlarge\-data\fR است. .IP \fB\-msmall\-text\fR 4 .IX Item "-msmall-text" .PD 0 .IP \fB\-mlarge\-text\fR 4 .IX Item "-mlarge-text" .PD وقتی از \fB\-msmall\-text\fR استفاده می‌شود، کامپایلر فرض می‌کند که کد کل برنامه (یا کتابخانهٔ مشترک) در ۴ مگابایت جا می‌گیرد و بنابراین با یک دستور انشعاب (branch) قابل دستیابی است. هنگامی که از \fB\-msmall\-data\fR استفاده می‌شود، کامپایلر می‌تواند فرض کند که همهٔ نمادهای محلی مقدار ثبات \f(CW$gp\fR یکسانی دارند و بنابراین تعداد دستورالعمل‌های مورد نیاز برای یک فراخوانی تابع را از ۴ به ۱ کاهش دهد. .Sp پیش‌فرض \fB\-mlarge\-text\fR است. .IP \fB\-mcpu=\fR\fIcpu_type\fR 4 .IX Item "-mcpu=cpu_type" مجموعه‌دستورالعمل و پارامترهای زمان‌بندی دستورالعمل را برای نوع ماشین \fIcpu_type\fR تنظیم می‌کند. می‌توانید نام به سبک \fBEV\fR یا شمارهٔ تراشهٔ مربوطه را مشخص کنید. GCC از پارامترهای زمان‌بندی برای خانوادهٔ پردازنده‌های EV4، EV5 و EV6 پشتیبانی می‌کند و مقادیر پیش‌فرض مجموعه‌دستورالعمل را از پردازنده‌ای که مشخص کرده‌اید انتخاب می‌نماید. اگر نوع پردازنده را مشخص نکنید، GCC به طور پیش‌فرض از پردازنده‌ای که کامپایلر روی آن ساخته شده استفاده می‌کند. .Sp مقادیر پشتیبانی‌شده برای \fIcpu_type\fR عبارتند از: .RS 4 .IP \fBev4\fR 4 .IX Item "ev4" .PD 0 .IP \fBev45\fR 4 .IX Item "ev45" .IP \fB21064\fR 4 .IX Item "21064" .PD مانند یک EV4 زمان‌بندی می‌شود و فاقد پسوندهای مجموعه‌دستورالعمل است. .IP \fBev5\fR 4 .IX Item "ev5" .PD 0 .IP \fB21164\fR 4 .IX Item "21164" .PD مانند یک EV5 زمان‌بندی می‌شود و فاقد پسوندهای مجموعه‌دستورالعمل است. .IP \fBev56\fR 4 .IX Item "ev56" .PD 0 .IP \fB21164a\fR 4 .IX Item "21164a" .PD مانند یک EV5 زمان‌بندی می‌شود و از پسوند BWX پشتیبانی می‌کند. .IP \fBpca56\fR 4 .IX Item "pca56" .PD 0 .IP \fB21164pc\fR 4 .IX Item "21164pc" .IP \fB21164PC\fR 4 .IX Item "21164PC" .PD مانند یک EV5 زمان‌بندی می‌شود و از پسوندهای BWX و MAX پشتیبانی می‌کند. .IP \fBev6\fR 4 .IX Item "ev6" .PD 0 .IP \fB21264\fR 4 .IX Item "21264" .PD مانند یک EV6 زمان‌بندی می‌شود و از پسوندهای BWX، FIX و MAX پشتیبانی می‌کند. .IP \fBev67\fR 4 .IX Item "ev67" .PD 0 .IP \fB21264a\fR 4 .IX Item "21264a" .PD مانند یک EV6 زمان‌بندی می‌شود و از پسوندهای BWX، CIX، FIX و MAX پشتیبانی می‌کند. .RE .RS 4 .Sp زنجیره‌ابزارهای بومی (Native toolchains) همچنین از مقدار \fBnative\fR پشتیبانی می‌کنند که بهترین گزینهٔ معماری را برای پردازندهٔ میزبان انتخاب می‌کند. اگر GCC پردازنده را شناسایی نکند، \&\fB\-mcpu=native\fR هیچ تأثیری ندارد. .RE .IP \fB\-mtune=\fR\fIcpu_type\fR 4 .IX Item "-mtune=cpu_type" تنها پارامترهای زمان‌بندی دستورالعمل را برای نوع ماشین \&\fIcpu_type\fR تنظیم می‌کند. مجموعه‌دستورالعمل تغییر داده نمی‌شود. .Sp زنجیره‌ابزارهای بومی همچنین از مقدار \fBnative\fR پشتیبانی می‌کنند که بهترین گزینهٔ معماری را برای پردازندهٔ میزبان انتخاب می‌کند. اگر GCC پردازنده را شناسایی نکند، \&\fB\-mtune=native\fR هیچ تأثیری ندارد. .IP \fB\-mmemory\-latency=\fR\fItime\fR 4 .IX Item "-mmemory-latency=time" میزان تأخیری را تعیین می‌کند که زمان‌بند باید برای ارجاع‌های معمول به حافظه، همان‌گونه که برنامه مشاهده می‌کند، فرض کند. این عدد به شدت به الگوهای دسترسی حافظه مورد استفاده توسط برنامه و اندازهٔ حافظهٔ نهان (cache) خارجی دستگاه وابسته است. .Sp گزینه‌های معتبر برای \fItime\fR عبارتند از: .RS 4.IP \fInumber\fR 4 .IX Item "number" یک عدد ده‌دهی نمایانگر چرخه‌های ساعت. .IP \fBL1\fR 4 .IX Item "L1" .PD 0 .IP \fBL2\fR 4 .IX Item "L2" .IP \fBL3\fR 4 .IX Item "L3" .IP \fBmain\fR 4 .IX Item "main" .PD کامپایلر حاوی تخمین‌هایی از تعداد چرخه‌های ساعت برای سخت‌افزارهای «معمول» EV4 و EV5 برای حافظه‌های پنهان سطح ۱، ۲ و ۳ (که Dcache، Scache و Bcache نیز نامیده می‌شوند) و همچنین حافظه اصلی است. توجه داشته باشید که L3 فقط برای EV5 معتبر است. .RE .RS 4 .RE .PP \fIگزینه‌های eBPF\fR .IX Subsection "eBPF Options" .IP \fB\-mframe\-limit=\fR\fIbytes\fR 4 .IX Item "-mframe-limit=bytes" این گزینه حد سخت‌گیرانه (hard limit) را برای اندازه فریم‌ها، بر حسب بایت، تعیین می‌کند. در حال حاضر، مقداری که می‌توان تعیین کرد باید کمتر یا مساوی با \&\fB32767\fR باشد. مقدار پیش‌فرض، همان حدی است که توسط نسخه هسته لینوکس هدف تعیین شده است. .IP \fB\-mbig\-endian\fR 4 .IX Item "-mbig-endian" تولید کد برای مقصد big\-endian. .IP \fB\-mlittle\-endian\fR 4 .IX Item "-mlittle-endian" تولید کد برای مقصد little\-endian. این حالت پیش‌فرض است. .IP \fB\-mjmpext\fR 4 .IX Item "-mjmpext" .PD 0 .IP \fB\-mno\-jmpext\fR 4 .IX Item "-mno-jmpext" .PD فعال یا غیرفعال کردن تولید دستورالعمل‌های اضافه انشعاب شرطی. برای پردازنده‌های v2 و بالاتر فعال است. .IP \fB\-mjmp32\fR 4 .IX Item "-mjmp32" .PD 0 .IP \fB\-mno\-jmp32\fR 4 .IX Item "-mno-jmp32" .PD فعال یا غیرفعال کردن تولید دستورالعمل‌های پرش ۳۲ بیتی. برای پردازنده‌های v3 و بالاتر فعال است. .IP \fB\-malu32\fR 4 .IX Item "-malu32" .PD 0 .IP \fB\-mno\-alu32\fR 4 .IX Item "-mno-alu32" .PD فعال یا غیرفعال کردن تولید دستورالعمل‌های ۳۲ بیتی ALU. برای پردازنده‌های v3 و بالاتر فعال است. .IP \fB\-mv3\-atomics\fR 4 .IX Item "-mv3-atomics" .PD 0 .IP \fB\-mno\-v3\-atomics\fR 4 .IX Item "-mno-v3-atomics" .PD فعال یا غیرفعال کردن دستورالعمل‌های مربوط به عملیات اتمی عمومی معرفی‌شده در پردازنده v3. برای پردازنده‌های v3 و بالاتر فعال است. .IP \fB\-mbswap\fR 4 .IX Item "-mbswap" .PD 0 .IP \fB\-mno\-bswap\fR 4 .IX Item "-mno-bswap" .PD فعال یا غیرفعال کردن دستورالعمل‌های جابه‌جایی بایت (byte swap). برای پردازنده‌های v4 و بالاتر فعال است. .IP \fB\-msdiv\fR 4 .IX Item "-msdiv" .PD 0 .IP \fB\-mno\-sdiv\fR 4 .IX Item "-mno-sdiv" .PD فعال یا غیرفعال کردن دستورالعمل‌های تقسیم علامت‌دار و باقیمانده (modulus). برای پردازنده‌های v4 و بالاتر فعال است. .IP \fB\-msmov\fR 4 .IX Item "-msmov" .PD 0 .IP \fB\-mno\-smov\fR 4 .IX Item "-mno-smov" .PD فعال یا غیرفعال کردن دستورالعمل‌های انتقال با گسترش علامت (sign-extending) و بارگذاری حافظه. برای پردازنده‌های v4 و بالاتر فعال است. .IP \fB\-mcpu=\fR\fIversion\fR 4 .IX Item "-mcpu=version" این گزینه مشخص می‌کند کدام نسخه از ISA متعلق به eBPF هدف قرار گیرد. ممکن است نسخه‌های جدیدتر توسط همه هسته‌ها پشتیبانی نشوند. مقدار پیش‌فرض \fBv4\fR است. .Sp مقدارهای پشتیبانی‌شده برای \fIversion\fR عبارتند از: .RS 4 .IP \fBv1\fR 4 .IX Item "v1" نخستین ISA پایدار eBPF بدون ویژگی‌ها یا افزونه‌های ویژه. .IP \fBv2\fR 4 .IX Item "v2" پشتیبانی از افزونه‌های پرش، همانند \fB\-mjmpext\fR. .IP \fBv3\fR 4 .IX Item "v3" تمام ویژگی‌های v2، به علاوه: .RS 4 .IP "\-<عملیات‌های پرش ۳۲ بیتی، همانند \fB\-mjmp32\fR>" 4 .IX Item "-<32-bit jump operations, as in -mjmp32>" .PD 0 .IP "\-<عملیات‌های ۳۲ بیتی ALU، همانند \fB\-malu32\fR>" 4 .IX Item "-<32-bit ALU operations, as in -malu32>" .IP "\-<عملیات‌های اتمی عمومی، همانند \fB\-mv3\-atomics\fR>" 4 .IX Item "-" .PD .RE .RS 4 .RE .IP \fBv4\fR 4 .IX Item "v4" تمام ویژگی‌های v3، به علاوه: .RS 4 .IP "\-<دستورالعمل‌های جابه‌جایی بایت، همانند \fB\-mbswap\fR>" 4 .IX Item "-" .PD 0 .IP "\-<دستورالعمل‌های تقسیم علامت‌دار و باقیمانده، همانند \fB\-msdiv\fR>" 4 .IX Item "-" .IP "\-<دستورالعمل‌های انتقال با گسترش علامت و بارگذاری حافظه، همانند \fB\-msmov\fR>" 4 .IX Item "-" .PD .RE .RS 4 .RE .RE .RS 4 .RE .IP \fB\-mco\-re\fR 4 .IX Item "-mco-re" فعال‌سازی پشتیبانی از BPF Compile Once \- Run Everywhere (CO\-RE). نیازمند \fB\-gbtf\fR بوده و به‌طور ضمنی با آن فعال می‌شود. .IP \fB\-mno\-co\-re\fR 4 .IX Item "-mno-co-re" غیرفعال‌سازی پشتیبانی از BPF Compile Once \- Run Everywhere (CO\-RE). پشتیبانی از BPF CO\-RE هنگام تولید اطلاعات اشکال‌زدایی BTF برای هدف BPF، به‌طور پیش‌فرض فعال است. .IP \fB\-mxbpf\fR 4 .IX Item "-mxbpf" تولید کد برای یک نسخه بسط‌یافته از BPF، که برخی از محدودیت‌های اعمال‌شده توسط معماری BPF را کاهش می‌دهد: .RS 4 .IP "\-<ذخیره و بازیابی ثبات‌های callee\-saved در ورود و>" 4 .IX Item "-" خروج تابع، به‌ترتیب. .RE .RS 4 .RE .IP \fB\-masm=\fR\fIdialect\fR 4 .IX Item "-masm=dialect" دستورالعمل‌های اسمبلی را با استفاده از \fIdialect\fR انتخابی eBPF خروجی می‌دهد. مقدار پیش‌فرض \fBpseudoc\fR است. .Sp مقدارهای پشتیبانی‌شده برای \fIdialect\fR عبارتند از: .RS 4 .IP \fBnormal\fR 4 .IX Item "normal" گویش اسمبلی عادی را خروجی می‌دهد. .IP \fBpseudoc\fR 4 .IX Item "pseudoc" گویش اسمبلی pseudo\-c را خروجی می‌دهد. .RE .RS 4 .RE .IP \fB\-minline\-memops\-threshold=\fR\fIbytes\fR 4 .IX Item "-minline-memops-threshold=bytes" آستانه اندازه‌ای را بر حسب بایت مشخص می‌کند که در آن یا کمتر از آن، memmove، memcpy و memset همواره باید به‌صورت درون‌خطی (inline) بسط داده شوند. عملیاتی که با اندازه‌های بزرگ‌تر از این آستانه سروکار دارند باید به جای بسط درون‌خطی با استفاده از یک فراخوانی کتابخانه‌ای پیاده‌سازی شوند، اما از آنجا که BPF اجازه فراخوانی‌های کتابخانه‌ای (libcalls) را نمی‌دهد، فراتر رفتن از این آستانه منجر به خطای زمان کامپایل می‌شود. مقدار پیش‌فرض \fB1024\fR بایت است..PP \fIگزینه‌های FR30\fR .IX Subsection "FR30 Options" .PP این گزینه‌ها به‌طور خاص برای پورت FR30 تعریف شده‌اند. .IP \fB\-msmall\-model\fR 4 .IX Item "-msmall-model" استفاده از مدل فضای آدرس‌دهی کوچک. این گزینه می‌تواند کد کوچک‌تری تولید کند، اما فرض می‌کند که تمام مقادیر نمادین و آدرس‌ها در یک محدودهٔ ۲۰ بیتی جای می‌گیرند. .IP \fB\-mno\-lsim\fR 4 .IX Item "-mno-lsim" فرض می‌کند که پشتیبانی زمان اجرا فراهم شده است و بنابراین نیازی به گنجاندن کتابخانهٔ شبیه‌ساز (\fIlibsim.a\fR) در خط فرمان پیونددهنده نیست. .PP \fIگزینه‌های FT32\fR .IX Subsection "FT32 Options" .PP این گزینه‌ها به‌طور خاص برای پورت FT32 تعریف شده‌اند. .IP \fB\-msim\fR 4 .IX Item "-msim" مشخص می‌کند که برنامه روی شبیه‌ساز اجرا خواهد شد. این امر موجب پیوند خوردن راه‌انداز زمان اجرا و کتابخانهٔ جایگزین می‌شود. هنگام تولید برنامه‌هایی که روی سخت‌افزار واقعی اجرا می‌شوند، نباید از این گزینه استفاده کنید؛ در این حالت باید کتابخانهٔ زمان اجرای اختصاصی خود را برای هرگونه توابع I/O مورد نیاز فراهم آورید. .IP \fB\-mlra\fR 4 .IX Item "-mlra" کاری انجام نمی‌دهد. برای سازگاری با نسخه‌های پیشین حفظ شده است. .IP \fB\-mnodiv\fR 4 .IX Item "-mnodiv" از دستورالعمل‌های div و mod استفاده نشود. .IP \fB\-mft32b\fR 4 .IX Item "-mft32b" فعال‌سازی استفاده از دستورالعمل‌های توسعه‌یافته پردازندهٔ FT32B. .IP \fB\-mcompress\fR 4 .IX Item "-mcompress" فشرده‌سازی تمام کدها با استفاده از طرح فشرده‌سازی کد FT32B. .IP \fB\-mnopm\fR 4 .IX Item "-mnopm" کدی که حافظهٔ برنامه را بخواند تولید نمی‌کند. .PP \fIگزینه‌های FRV\fR .IX Subsection "FRV Options" .IP \fB\-mgpr\-32\fR 4 .IX Item "-mgpr-32" تنها از ۳۲ ثبات همه‌منظورهٔ اول استفاده می‌کند. .IP \fB\-mgpr\-64\fR 4 .IX Item "-mgpr-64" از تمام ۶۴ ثبات همه‌منظوره استفاده می‌کند. .IP \fB\-mfpr\-32\fR 4 .IX Item "-mfpr-32" تنها از ۳۲ ثبات ممیز شناور اول استفاده می‌کند. .IP \fB\-mfpr\-64\fR 4 .IX Item "-mfpr-64" از تمام ۶۴ ثبات ممیز شناور استفاده می‌کند. .IP \fB\-mhard\-float\fR 4 .IX Item "-mhard-float" از دستورالعمل‌های سخت‌افزاری برای محاسبات ممیز شناور استفاده می‌کند. .IP \fB\-msoft\-float\fR 4 .IX Item "-msoft-float" از توابع کتابخانه‌ای برای محاسبات ممیز شناور استفاده می‌کند. .IP \fB\-malloc\-cc\fR 4 .IX Item "-malloc-cc" تخصیص پویای ثبات‌های کد شرط. .IP \fB\-mfixed\-cc\fR 4 .IX Item "-mfixed-cc" برای تخصیص پویای ثبات‌های کد شرط تلاشی صورت نگیرد؛ تنها از \f(CW\*(C`icc0\*(C'\fR و \f(CW\*(C`fcc0\*(C'\fR استفاده شود. .IP \fB\-mdword\fR 4 .IX Item "-mdword" تغییر ABI برای استفاده از دستورالعمل‌های کلمه مضاعف (double word). .IP \fB\-mno\-dword\fR 4 .IX Item "-mno-dword" از دستورالعمل‌های کلمه مضاعف استفاده نشود. .IP \fB\-mdouble\fR 4 .IX Item "-mdouble" استفاده از دستورالعمل‌های ممیز شناور دقت‌مضاعف (double). .IP \fB\-mno\-double\fR 4 .IX Item "-mno-double" از دستورالعمل‌های ممیز شناور دقت‌مضاعف استفاده نشود. .IP \fB\-mmedia\fR 4 .IX Item "-mmedia" استفاده از دستورالعمل‌های چندرسانه‌ای (media). .IP \fB\-mno\-media\fR 4 .IX Item "-mno-media" از دستورالعمل‌های چندرسانه‌ای استفاده نشود. .IP \fB\-mmuladd\fR 4 .IX Item "-mmuladd" استفاده از دستورالعمل‌های ضرب و جمع/تفریق. .IP \fB\-mno\-muladd\fR 4 .IX Item "-mno-muladd" از دستورالعمل‌های ضرب و جمع/تفریق استفاده نشود. .IP \fB\-mfdpic\fR 4 .IX Item "-mfdpic" انتخاب ساختار FDPIC ABI که برای نمایش اشاره‌گرها به توابع، از توصیف‌کننده‌های تابع استفاده می‌کند. بدون وجود گزینه‌های مرتبط با PIC/PIE، به‌طور ضمنی شامل \fB\-fPIE\fR است. همراه با \fB\-fpic\fR یا \fB\-fpie\fR، فرض می‌کند که ورودی‌های GOT و داده‌های کوچک در یک محدودهٔ ۱۲ بیتی از آدرس پایهٔ GOT قرار دارند؛ همراه با \fB\-fPIC\fR یا \fB\-fPIE\fR، آفست‌های GOT به‌صورت ۳۲ بیتی محاسبه می‌شوند. در هدف \fBbfin\-elf\fR، این گزینه به‌طور ضمنی \fB\-msim\fR را فعال می‌کند. .IP \fB\-minline\-plt\fR 4 .IX Item "-minline-plt" فعال‌سازی درون‌خطی‌سازی مدخل‌های PLT در فراخوانی توابعی که انتساب محلی آن‌ها مشخص نیست. بدون گزینهٔ \fB\-mfdpic\fR اثری ندارد. هنگام بهینه‌سازی برای سرعت و کامپایل برای کتابخانه‌های مشترک (یعنی \fB\-fPIC\fR یا \fB\-fpic\fR)، یا هنگامی که گزینهٔ بهینه‌سازی مانند \fB\-O3\fR یا بالاتر در خط فرمان مشخص شده باشد، به‌طور پیش‌فرض فعال است. .IP \fB\-mTLS\fR 4 .IX Item "-mTLS" هنگام تولید کد محلی رشته (thread-local)، قطعهٔ TLS بزرگ را فرض می‌کند. .IP \fB\-mtls\fR 4 .IX Item "-mtls" هنگام تولید کد محلی رشته، قطعهٔ TLS بزرگ را فرض نمی‌کند. .IP \fB\-mgprel\-ro\fR 4 .IX Item "-mgprel-ro" فعال‌سازی استفاده از بازنشانی‌های \f(CW\*(C`GPREL\*(C'\fR در FDPIC ABI برای داده‌هایی که مشخص است در بخش‌های فقط‌خواندنی قرار دارند. این گزینه به‌طور پیش‌فرض فعال است، به‌جز در صورت استفاده از \fB\-fpic\fR یا \fB\-fpie\fR: اگرچه ممکن است به کوچک‌تر شدن جدول آفست سراسری کمک کند، اما ۱ دستورالعمل را با ۴ دستورالعمل مبادله می‌کند. همراه با \fB\-fPIC\fR یا \fB\-fPIE\fR، ۳ دستورالعمل را با ۴ دستورالعمل مبادله می‌کند که یکی از آن‌ها می‌تواند بین چندین نماد به اشتراک گذاشته شود و از نیاز به یک ورودی GOT برای نماد ارجاع‌شده جلوگیری می‌کند؛ بنابراین احتمال سودمند بودن آن بیشتر است. در غیر این صورت، می‌توان از \fB\-mno\-gprel\-ro\fR برای غیرفعال کردن آن استفاده کرد. .IP \fB\-multilib\-library\-pic\fR 4 .IX Item "-multilib-library-pic" پیوند دادن با کتابخانه‌های pic (کتابخانه‌ای، و نه FD). این گزینه به‌طور ضمنی توسط \&\fB\-mlibrary\-pic\fR و همچنین توسط \fB\-fPIC\fR و \&\fB\-fpic\fR بدون \fB\-mfdpic\fR اعمال می‌شود. هرگز نباید نیاز به استفادهٔ صریح از آن داشته باشید. .IP \fB\-mlinked\-fp\fR 4 .IX Item "-mlinked-fp" پیروی از الزام EABI مبنی بر ایجاد همیشگی یک اشاره‌گر فریم هر زمان که یک فریم پشته تخصیص می‌یابد. این گزینه به‌طور پیش‌فرض فعال است و می‌تواند با \fB\-mno\-linked\-fp\fR غیرفعال شود. .IP \fB\-mlong\-calls\fR 4 .IX Item "-mlong-calls" استفاده از آدرس‌دهی غیرمستقیم برای فراخوانی توابع خارج از واحد کامپایل فعلی. این امر اجازه می‌دهد توابع در هر کجای فضای آدرس‌دهی ۳۲ بیتی قرار گیرند. .IP \fB\-malign\-labels\fR 4 .IX Item "-malign-labels" تلاش برای هم‌تراز کردن برچسب‌ها با مرز ۸ بایتی از طریق درج NOPها در بستهٔ قبلی. این گزینه تنها زمانی تأثیر دارد که بسته‌بندی VLIW فعال باشد. این گزینه بسته‌های جدیدی ایجاد نمی‌کند، بلکه تنها NOPها را به بسته‌های موجود اضافه می‌کند. .IP \fB\-mlibrary\-pic\fR 4 .IX Item "-mlibrary-pic" تولید کد EABI مستقل از موقعیت. .IP \fB\-macc\-4\fR 4 .IX Item "-macc-4" تنها از چهار ثبات انباشتگر چندرسانه‌ای اول استفاده می‌کند. .IP \fB\-macc\-8\fR 4 .IX Item "-macc-8" از تمام هشت ثبات انباشتگر چندرسانه‌ای استفاده می‌کند. .IP \fB\-mpack\fR 4 .IX Item "-mpack" بسته‌بندی دستورالعمل‌های VLIW. .IP \fB\-mno\-pack\fR 4 .IX Item "-mno-pack" دستورالعمل‌های VLIW را بسته‌بندی نمی‌کند. .IP \fB\-mno\-eflags\fR 4 .IX Item "-mno-eflags" نشانه‌گذاری تغییرات ABI در e_flags انجام نشود. .IP \fB\-mcond\-move\fR 4 .IX Item "-mcond-move" فعال‌سازی استفاده از دستورالعمل‌های انتقال شرطی (پیش‌فرض). .Sp این سوئیچ عمدتاً برای اشکال‌زدایی کامپایلر است و احتمالاً در نسخه‌های آینده حذف خواهد شد. .IP \fB\-mno\-cond\-move\fR 4 .IX Item "-mno-cond-move" غیرفعال‌سازی استفاده از دستورالعمل‌های انتقال شرطی. .Sp این سوئیچ عمدتاً برای اشکال‌زدایی کامپایلر است و احتمالاً در نسخه‌های آینده حذف خواهد شد. .IP \fB\-mscc\fR 4 .IX Item "-mscc" فعال‌سازی استفاده از دستورالعمل‌های تنظیم شرطی (پیش‌فرض). .Sp این سوئیچ عمدتاً برای اشکال‌زدایی کامپایلر است و احتمالاً در نسخه‌های آینده حذف خواهد شد..IP \fB\-mno\-scc\fR 4 .IX Item "-mno-scc" استفاده از دستورالعمل‌های مقداردهی شرطی (conditional set) را غیرفعال می‌کند. .Sp این سوییچ عمدتاً برای اشکال‌زدایی کامپایلر است و احتمالاً در نسخه‌های آینده حذف خواهد شد. .IP \fB\-mcond\-exec\fR 4 .IX Item "-mcond-exec" استفاده از اجرای شرطی را فعال می‌کند (پیش‌فرض). .Sp این سوییچ عمدتاً برای اشکال‌زدایی کامپایلر است و احتمالاً در نسخه‌های آینده حذف خواهد شد. .IP \fB\-mno\-cond\-exec\fR 4 .IX Item "-mno-cond-exec" استفاده از اجرای شرطی را غیرفعال می‌کند. .Sp این سوییچ عمدتاً برای اشکال‌زدایی کامپایلر است و احتمالاً در نسخه‌های آینده حذف خواهد شد. .IP \fB\-mvliw\-branch\fR 4 .IX Item "-mvliw-branch" یک گذر را برای بسته‌بندی پرش‌ها در دستورالعمل‌های VLIW اجرا می‌کند (پیش‌فرض). .Sp این سوییچ عمدتاً برای اشکال‌زدایی کامپایلر است و احتمالاً در نسخه‌های آینده حذف خواهد شد. .IP \fB\-mno\-vliw\-branch\fR 4 .IX Item "-mno-vliw-branch" گذر مربوط به بسته‌بندی پرش‌ها در دستورالعمل‌های VLIW را اجرا نمی‌کند. .Sp این سوییچ عمدتاً برای اشکال‌زدایی کامپایلر است و احتمالاً در نسخه‌های آینده حذف خواهد شد. .IP \fB\-mmulti\-cond\-exec\fR 4 .IX Item "-mmulti-cond-exec" بهینه‌سازی \f(CW\*(C`&&\*(C'\fR و \f(CW\*(C`||\*(C'\fR را در اجرای شرطی فعال می‌کند (پیش‌فرض). .Sp این سوییچ عمدتاً برای اشکال‌زدایی کامپایلر است و احتمالاً در نسخه‌های آینده حذف خواهد شد. .IP \fB\-mno\-multi\-cond\-exec\fR 4 .IX Item "-mno-multi-cond-exec" بهینه‌سازی \f(CW\*(C`&&\*(C'\fR و \f(CW\*(C`||\*(C'\fR را در اجرای شرطی غیرفعال می‌کند. .Sp این سوییچ عمدتاً برای اشکال‌زدایی کامپایلر است و احتمالاً در نسخه‌های آینده حذف خواهد شد. .IP \fB\-mnested\-cond\-exec\fR 4 .IX Item "-mnested-cond-exec" بهینه‌سازی‌های اجرای شرطی تودرتو را فعال می‌کند (پیش‌فرض). .Sp این سوییچ عمدتاً برای اشکال‌زدایی کامپایلر است و احتمالاً در نسخه‌های آینده حذف خواهد شد. .IP \fB\-mno\-nested\-cond\-exec\fR 4 .IX Item "-mno-nested-cond-exec" بهینه‌سازی‌های اجرای شرطی تودرتو را غیرفعال می‌کند. .Sp این سوییچ عمدتاً برای اشکال‌زدایی کامپایلر است و احتمالاً در نسخه‌های آینده حذف خواهد شد. .IP \fB\-moptimize\-membar\fR 4 .IX Item "-moptimize-membar" این سوییچ، دستورالعمل‌های زائد \f(CW\*(C`membar\*(C'\fR را از کد تولیدشده توسط کامپایلر حذف می‌کند. این گزینه به‌طور پیش‌فرض فعال است. .IP \fB\-mno\-optimize\-membar\fR 4 .IX Item "-mno-optimize-membar" این سوییچ، حذف خودکار دستورالعمل‌های زائد \f(CW\*(C`membar\*(C'\fR را از کد تولیدشده غیرفعال می‌کند. .IP \fB\-mtomcat\-stats\fR 4 .IX Item "-mtomcat-stats" باعث می‌شود gas آمار tomcat را چاپ کند. .IP \fB\-mcpu=\fR\fIcpu\fR 4 .IX Item "-mcpu=cpu" نوع پردازنده‌ای را که باید برای آن کد تولید شود انتخاب می‌کند. مقادیر ممکن عبارتند از \&\fBfrv\fR، \fBfr550\fR، \fBtomcat\fR، \fBfr500\fR، \fBfr450\fR، \&\fBfr405\fR، \fBfr400\fR، \fBfr300\fR و \fBsimple\fR. .PP \fIگزینه‌های GNU/Linux\fR .IX Subsection "گزینه‌های GNU/Linux" .PP این گزینه‌های \fB\-m\fR برای مقصدهای GNU/Linux تعریف شده‌اند: .IP \fB\-mglibc\fR 4 .IX Item "-mglibc" از کتابخانهٔ C گنو (GNU C library) استفاده می‌کند. این حالت پیش‌فرض است، به‌جز در مقصدهای \&\fB*\-*\-linux\-*uclibc*\fR، \fB*\-*\-linux\-*musl*\fR و \&\fB*\-*\-linux\-*android*\fR. .IP \fB\-muclibc\fR 4 .IX Item "-muclibc" از کتابخانهٔ C یوسی‌لیب‌سی (uClibc) استفاده می‌کند. این حالت در مقصدهای \&\fB*\-*\-linux\-*uclibc*\fR پیش‌فرض است. .IP \fB\-mmusl\fR 4 .IX Item "-mmusl" از کتابخانهٔ C ماسل (musl) استفاده می‌کند. این حالت در مقصدهای \&\fB*\-*\-linux\-*musl*\fR پیش‌فرض است. .IP \fB\-mbionic\fR 4 .IX Item "-mbionic" از کتابخانهٔ C بایونیک (Bionic) استفاده می‌کند. این حالت در مقصدهای \&\fB*\-*\-linux\-*android*\fR پیش‌فرض است. .IP \fB\-mandroid\fR 4 .IX Item "-mandroid" کد سازگار با پلتفرم Android را کامپایل می‌کند. این حالت در مقصدهای \&\fB*\-*\-linux\-*android*\fR پیش‌فرض است. .Sp هنگام کامپایل، این گزینه به‌طور پیش‌فرض \fB\-mbionic\fR، \fB\-fPIC\fR، \&\fB\-fno\-exceptions\fR و \fB\-fno\-rtti\fR را فعال می‌کند. هنگام پیوند، این گزینه باعث می‌شود راه‌انداز GCC گزینه‌های مخصوص Android را به پیونددهنده ارسال کند. در نهایت، این گزینه موجب تعریف شدن ماکروی پیش‌پردازندهٔ \f(CW\*(C`_\|_ANDROID_\|_\*(C'\fR می‌شود. .IP \fB\-tno\-android\-cc\fR 4 .IX Item "-tno-android-cc" تأثیرات کامپایل \fB\-mandroid\fR را غیرفعال می‌کند؛ یعنی به‌طور پیش‌فرض \&\fB\-mbionic\fR، \fB\-fPIC\fR، \fB\-fno\-exceptions\fR و \&\fB\-fno\-rtti\fR را فعال نمی‌کند. .IP \fB\-tno\-android\-ld\fR 4 .IX Item "-tno-android-ld" تأثیرات پیوند گزینهٔ \fB\-mandroid\fR را غیرفعال می‌کند؛ یعنی گزینه‌های استاندارد پیوند Linux را به پیونددهنده ارسال می‌کند. .PP \fIگزینه‌های H8/300\fR .IX Subsection "گزینه‌های H8/300" .PP این گزینه‌های \fB\-m\fR برای پیاده‌سازی‌های H8/300 تعریف شده‌اند: .IP \fB\-mrelax\fR 4 .IX Item "-mrelax" در صورت امکان، برخی ارجاعات آدرس را در زمان پیوند کوتاه می‌کند؛ از گزینهٔ پیونددهندهٔ \fB\-relax\fR استفاده می‌کند. .IP \fB\-mh\fR 4 .IX Item "-mh" برای پردازندهٔ H8/300H کد تولید می‌کند. .IP \fB\-ms\fR 4 .IX Item "-ms" برای پردازندهٔ H8S کد تولید می‌کند. .IP \fB\-mn\fR 4 .IX Item "-mn" برای H8S و H8/300H در حالت عادی (normal mode) کد تولید می‌کند. این سوییچ باید همراه با \fB\-mh\fR یا \fB\-ms\fR استفاده شود. .IP \fB\-ms2600\fR 4 .IX Item "-ms2600" برای H8S/2600 کد تولید می‌کند. این سوییچ باید همراه با \fB\-ms\fR استفاده شود. .IP \fB\-mexr\fR 4 .IX Item "-mexr" ثبات‌های گسترش‌یافته پیش از اجرای تابع با صفت monitor در پشته ذخیره می‌شوند. گزینهٔ پیش‌فرض \fB\-mexr\fR است. این گزینه فقط برای مقصدهای H8S معتبر است. .IP \fB\-mno\-exr\fR 4 .IX Item "-mno-exr" ثبات‌های گسترش‌یافته پیش از اجرای تابع با صفت monitor در پشته ذخیره نمی‌شوند. گزینهٔ پیش‌فرض \fB\-mno\-exr\fR است. این گزینه فقط برای مقصدهای H8S معتبر است. .IP \fB\-mint32\fR 4 .IX Item "-mint32" داده‌های از نوع \f(CW\*(C`int\*(C'\fR را به‌طور پیش‌فرض ۳۲ بیتی می‌کند. .IP \fB\-malign\-300\fR 4 .IX Item "-malign-300" در H8/300H و H8S از همان قواعد ترازبندی H8/300 استفاده می‌کند. پیش‌فرض برای H8/300H و H8S تراز کردن مقادیر long و float در مرزهای ۴ بایتی است. \&\fB\-malign\-300\fR باعث می‌شود آن‌ها در مرزهای ۲ بایتی تراز شوند. این گزینه تأثیری بر H8/300 ندارد. .PP \fIگزینه‌های HPPA\fR .IX Subsection "گزینه‌های HPPA" .PP این گزینه‌های \fB\-m\fR برای خانوادهٔ رایانه‌های HPPA تعریف شده‌اند: .IP \fB\-march=\fR\fIarchitecture\-type\fR 4 .IX Item "-march=architecture-type" برای معماری مشخص‌شده کد تولید می‌کند. گزینه‌های انتخابی برای \&\fIarchitecture\-type\fR عبارتند از \fB1.0\fR برای پردازنده‌های PA 1.0، \&\fB1.1\fR برای PA 1.1 و \fB2.0\fR برای پردازنده‌های PA 2.0. برای تعیین گزینهٔ مناسب معماری برای دستگاه خود، به \fI/usr/lib/sched.models\fR در یک سیستم HP\-UX مراجعه کنید. کد کامپایل‌شده برای معماری‌های با شمارهٔ پایین‌تر روی معماری‌های با شمارهٔ بالاتر اجرا می‌شود، اما برعکس آن ممکن نیست. .IP \fB\-mpa\-risc\-1\-0\fR 4 .IX Item "-mpa-risc-1-0" .PD 0 .IP \fB\-mpa\-risc\-1\-1\fR 4 .IX Item "-mpa-risc-1-1" .IP \fB\-mpa\-risc\-2\-0\fR 4 .IX Item "-mpa-risc-2-0" .PD به‌ترتیب مترادف‌هایی برای \fB\-march=1.0\fR، \fB\-march=1.1\fR و \fB\-march=2.0\fR هستند. .IP \fB\-matomic\-libcalls\fR 4 .IX Item "-matomic-libcalls" هنگامی که فراخوانی‌های کتابخانه‌ای (libcalls) همگام‌سازی (sync) غیرفعال باشند، برای بارگذاری‌ها و ذخیره‌سازی‌های اتمی فراخوانی کتابخانه‌ای تولید می‌کند. این گزینه به‌طور پیش‌فرض فعال است. این گزینه فقط بر تولید فراخوانی‌های کتابخانه‌ای اتمی توسط بخش پشتیبان HPPA تأثیر می‌گذارد. .Sp هر دو پیاده‌سازی فراخوانی کتابخانه‌ای همگام‌سازی و \fIlibatomic\fR از قفل‌گذاری استفاده می‌کنند. در نتیجه، ذخیره‌سازی‌های پردازنده نسبت به سایر عملیات اتمی، اتمی نیستند. بارگذاری‌های پردازنده تا DImode نسبت به سایر عملیات اتمی، اتمی هستند، مشروط بر اینکه به‌صورت یک دسترسی منفرد پیاده‌سازی شده باشند. .Sp معماری PA\-RISC به جز دستورالعمل \f(CW\*(C`ldcw\*(C'\fR از هیچ عملیات اتمی در سخت‌افزار پشتیبانی نمی‌کند؛ بنابراین، تمام پشتیبانی اتمی با استفاده از فراخوانی‌های کتابخانه‌ای همگام‌سازی و اتمی پیاده‌سازی شده است. پشتیبانی فراخوانی کتابخانه‌ای همگام‌سازی در \fIlibgcc.a\fR و پشتیبانی فراخوانی کتابخانه‌ای اتمی در \fIlibatomic\fR قرار دارد. .Sp این گزینه برای ذخیره‌سازی‌های اتمی، فراخوانی‌های \f(CW\*(C`_\|_atomic_exchange\*(C'\fR تولید می‌کند. همچنین مدیریت ویژه‌ای برای دسترسی‌های اتمی DImode در مقصدهای ۳۲ بیتی ارائه می‌دهد..IP \fB\-mbig\-switch\fR 4 .IX Item "-mbig-switch" هیچ کاری انجام نمی‌دهد. برای سازگاری با گذشته حفظ شده است. .IP \fB\-mcaller\-copies\fR 4 .IX Item "-mcaller-copies" فراخواننده آرگومان‌های تابعی را که با ارجاع پنهان ارسال شده‌اند کپی می‌کند. این گزینه باید با احتیاط استفاده شود، چرا که با زمان‌اجرای پیش‌فرض ۳۲بیتی سازگار نیست. با این حال، تنها داده‌های ترکیبی بزرگ‌تر از هشت بایت با ارجاع پنهان ارسال می‌شوند و این گزینه سازگاری بهتری با OpenMP فراهم می‌کند. .IP \fB\-mcoherent\-ldcw\fR 4 .IX Item "-mcoherent-ldcw" استفاده از راهنمای کنترل حافظهٔ نهان همگام برای دستورات ldcw/ldcd. .IP \fB\-mdisable\-fpregs\fR 4 .IX Item "-mdisable-fpregs" غیرفعال کردن ثبات‌های ممیز شناور. معادل با \f(CW\*(C`\-msoft\-float\*(C'\fR. .IP \fB\-mdisable\-indexing\fR 4 .IX Item "-mdisable-indexing" جلوگیری از استفادهٔ کامپایلر از حالت‌های آدرس‌دهی نمایه‌ای. این کار از بروز برخی مشکلات نسبتاً مبهم هنگام کامپایل کدهای تولیدشده توسط MIG در MACH جلوگیری می‌کند. .IP \fB\-mfast\-indirect\-calls\fR 4 .IX Item "-mfast-indirect-calls" تولید کدی که فرض می‌کند فراخوانی‌ها هرگز از مرزهای فضا عبور نمی‌کنند. این به GCC اجازه می‌دهد کدی صادر کند که فراخوانی‌های غیرمستقیم را سریع‌تر انجام می‌دهد. .Sp این گزینه در حضور کتابخانه‌های اشتراکی یا توابع تودرتو کار نمی‌کند. .IP \fB\-mfixed\-range=\fR\fIregister\-range\fR 4 .IX Item "-mfixed-range=register-range" تولید کدی که با محدودهٔ ثبات داده‌شده به عنوان ثبات‌های ثابت رفتار می‌کند. ثبات ثابت ثباتی است که تخصیص‌دهندهٔ ثبات نمی‌تواند از آن استفاده کند. این گزینه هنگام کامپایل کد هسته کاربرد دارد. محدودهٔ ثبات به صورت دو ثبات که با یک خط تیره از هم جدا شده‌اند مشخص می‌شود. می‌توان چندین محدودهٔ ثبات را با کاما از یکدیگر جدا کرد. .IP \fB\-mgas\fR 4 .IX Item "-mgas" فعال کردن استفاده از دستورالعمل‌های اسمبلری که فقط GAS آن‌ها را می‌فهمد. .IP \fB\-mgnu\-ld\fR 4 .IX Item "-mgnu-ld" استفاده از گزینه‌های مخصوص GNU \fBld\fR. این گزینه هنگام ساخت کتابخانه اشتراکی، \fB\-shared\fR را به \fBld\fR ارسال می‌کند. این حالت، زمانی که GCC به‌طور صریح یا ضمنی با پیونددهندهٔ گنو پیکربندی شده باشد، پیش‌فرض است. این گزینه تأثیری بر اینکه کدام \fBld\fR فراخوانی شود ندارد؛ فقط پارامترهای ارسالی به آن \fBld\fR را تغییر می‌دهد. پیونددهنده‌ای (\fBld\fR) که فراخوانی می‌شود توسط گزینهٔ پیکربندی \&\fB\-\-with\-ld\fR، مسیر جستجوی برنامه‌های GCC و در نهایت \fBPATH\fR کاربر تعیین می‌گردد. پیونددهندهٔ مورداستفاده توسط GCC را می‌توان با استفاده از دستور \&\fBwhich \`gcc \-print\-prog\-name=ld\`\fR مشاهده کرد. این گزینه تنها در نسخهٔ ۶۴بیتی HP\-UX GCC، یعنی نسخه‌ای که با \fBhppa*64*\-*\-hpux*\fR پیکربندی شده باشد، در دسترس است. .IP \fB\-mhp\-ld\fR 4 .IX Item "-mhp-ld" استفاده از گزینه‌های مخصوص HP \fBld\fR. این گزینه هنگام ساخت کتابخانه اشتراکی \fB\-b\fR را به \fBld\fR ارسال می‌کند و در تمامی پیوندها \fB+Accept TypeMismatch\fR را به \fBld\fR می‌فرستد. این حالت زمانی که GCC به‌طور صریح یا ضمنی با پیونددهندهٔ HP پیکربندی شده باشد، پیش‌فرض است. این گزینه بر اینکه کدام \fBld\fR فراخوانی شود تأثیری ندارد؛ بلکه فقط پارامترهای ارسالی به آن \fBld\fR را تغییر می‌دهد. پیونددهنده‌ای که فراخوانی می‌شود توسط گزینهٔ پیکربندی \fB\-\-with\-ld\fR، مسیر جستجوی برنامه‌های GCC، و در نهایت \fBPATH\fR کاربر تعیین می‌شود. پیونددهندهٔ مورداستفادهٔ GCC را می‌توان با \fBwhich \`gcc \-print\-prog\-name=ld\`\fR مشاهده کرد. این گزینه فقط در نسخهٔ ۶۴بیتی HP\-UX GCC، یعنی پیکربندی‌شده با \&\fBhppa*64*\-*\-hpux*\fR، در دسترس است. .IP \fB\-mlinker\-opt\fR 4 .IX Item "-mlinker-opt" فعال‌سازی مرحلهٔ بهینه‌سازی در پیونددهندهٔ HP\-UX. توجه داشته باشید که این کار اشکال‌زدایی نمادین را غیرممکن می‌سازد. .IP \fB\-mlong\-calls\fR 4 .IX Item "-mlong-calls" تولید کدی که از دنباله‌های فراخوانی طولانی استفاده می‌کند. این تضمین می‌کند که یک فراخوانی همیشه بتواند به تکه‌کدهای رابط ایجادشده توسط پیونددهنده دسترسی پیدا کند. حالت پیش‌فرض این است که فراخوانی‌های طولانی تنها زمانی تولید شوند که فاصله از محل فراخوانی تا ابتدای تابع یا واحد ترجمه (بسته به مورد)، از حد از پیش تعیین‌شده توسط نوع شاخهٔ مورداستفاده فراتر رود. محدودیت‌ها برای فراخوانی‌های عادی به ترتیب ۷٬۶۰۰٬۰۰۰ و ۲۴۰٬۰۰۰ بایت برای معماری‌های PA 2.0 و PA 1.X است. فراخوانی‌های Sibcall همیشه به ۲۴۰٬۰۰۰ بایت محدود می‌شوند. .Sp هنگام استفاده از گزینهٔ \fB\-ffunction\-sections\fR، یا هنگام استفادهٔ هم‌زمان از گزینه‌های \fB\-mgas\fR و \fB\-mno\-portable\-runtime\fR تحت HP\-UX با پیونددهندهٔ SOM، فاصله‌ها از ابتدای توابع اندازه‌گیری می‌شوند. .Sp معمولاً استفاده از این گزینه مطلوب نیست چرا که کارایی را کاهش می‌دهد. با این حال، ممکن است در برنامه‌های بزرگ کاربرد داشته باشد، به‌ویژه زمانی که از پیوند جزئی برای ساخت برنامه استفاده می‌شود. .Sp انواع فراخوانی‌های طولانی مورداستفاده به قابلیت‌های اسمبلر و پیونددهنده و نوع کدی که تولید می‌شود بستگی دارد. تأثیر آن بر سیستم‌هایی که از فراخوانی‌های طولانیِ مطلق و فراخوانی‌های طولانیِ pic از نوع اختلاف نماد یا pc\-relative پشتیبانی می‌کنند باید نسبتاً کم باشد. با این حال، در سیستم‌های ۳۲بیتی ELF در کد pic از یک فراخوانی غیرمستقیم استفاده می‌شود که بسیار طولانی است. .IP \fB\-mlong\-load\-store\fR 4 .IX Item "-mlong-load-store" تولید دنباله‌های بارگذاری و ذخیرهٔ ۳دستوری همان‌طور که گاهی توسط پیونددهندهٔ HP\-UX 10 الزامی است. این معادل با گزینهٔ \fB+k\fR در کامپایلرهای HP است. .IP \fB\-mjump\-in\-delay\fR 4 .IX Item "-mjump-in-delay" این گزینه نادیده گرفته می‌شود و تنها برای اهداف سازگاری ارائه شده است. .IP \fB\-mno\-space\-regs\fR 4 .IX Item "-mno-space-regs" تولید کدی که فرض می‌کند مقصد هیچ ثبات فضایی ندارد. این به GCC اجازه می‌دهد فراخوانی‌های غیرمستقیم سریع‌تری تولید کرده و از حالت‌های آدرس‌دهی نمایه‌ای بدون مقیاس استفاده کند. .Sp چنین کدی برای سیستم‌های PA سطح ۰ و هسته‌ها مناسب است. .IP \fB\-mordered\fR 4 .IX Item "-mordered" فرض می‌کند که ارجاع‌های حافظه مرتب هستند و نیازی به موانع حافظه نیست. .IP \fB\-mportable\-runtime\fR 4 .IX Item "-mportable-runtime" استفاده از قراردادهای فراخوانیِ قابل‌حمل پیشنهادشده توسط HP برای سیستم‌های ELF. .IP \fB\-mschedule=\fR\fIcpu\-type\fR 4 .IX Item "-mschedule=cpu-type" زمان‌بندی کد مطابق با محدودیت‌های نوع ماشین \fIcpu\-type\fR. گزینه‌های انتخابی برای \fIcpu\-type\fR عبارت‌اند از \fB700\fR، \fB7100\fR، \fB7100LC\fR، \&\fB7200\fR، \fB7300\fR و \fB8000\fR. برای تعیین گزینهٔ زمان‌بندی مناسب برای ماشین خود، به \fI/usr/lib/sched.models\fR در سیستم HP\-UX مراجعه کنید. زمان‌بندی پیش‌فرض \fB8000\fR است. .IP \fB\-msio\fR 4 .IX Item "-msio" تولید تعریف پیش‌فرض \f(CW\*(C`_SIO\*(C'\fR برای ورودی/خروجی سرور. مقدار پیش‌فرض \&\fB\-mwsio\fR است. این حالت تعاریف پیش‌فرض \f(CW\*(C`_\|_hp9000s700\*(C'\fR، \&\f(CW\*(C`_\|_hp9000s700_\|_\*(C'\fR و \f(CW\*(C`_WSIO\*(C'\fR را برای ورودی/خروجی ایستگاه کاری تولید می‌کند. این گزینه‌ها تحت HP\-UX و HI\-UX در دسترس هستند. .IP \fB\-msoft\-float\fR 4 .IX Item "-msoft-float" تولید خروجی حاوی فراخوانی‌های کتابخانه‌ای برای ممیز شناور. \&\fBهشدار:\fR کتابخانه‌های لازم برای تمامی مقصدهای HPPA در دسترس نیستند. به طور معمول از امکانات کامپایلر C متداول ماشین استفاده می‌شود، اما این کار در کامپایل متقاطع امکان‌پذیر نیست. باید خودتان تمهیدات لازم را برای فراهم کردن توابع کتابخانه‌ای مناسب برای کامپایل متقاطع در نظر بگیرید. .Sp گزینهٔ \fB\-msoft\-float\fR قرارداد فراخوانی را در فایل خروجی تغییر می‌دهد؛ بنابراین تنها در صورتی مفید است که \fIتمام\fR یک برنامه را با این گزینه کامپایل کنید. به‌ویژه، لازم است \fIlibgcc.a\fR (کتابخانه‌ای که همراه GCC ارائه می‌شود) را با \fB\-msoft\-float\fR کامپایل کنید تا کار کند. .IP \fB\-msoft\-mult\fR 4 .IX Item "-msoft-mult" استفاده از ضرب صحیح نرم‌افزاری. .Sp این گزینه استفاده از دستورالعمل \f(CW\*(C`xmpyu\*(C'\fR را غیرفعال می‌کند. .IP \fB\-munix=\fR\fIunix\-std\fR 4 .IX Item "-munix=unix-std" تولید تعاریف پیش‌فرض کامپایلر و انتخاب یک فایل آغازین برای استاندارد UNIX مشخص‌شده. مقادیر قابل انتخاب برای \fIunix\-std\fR عبارتند از \fB93\fR، \&\fB95\fR و \fB98\fR. مقدار \fB93\fR در تمام نسخه‌های HP\-UX پشتیبانی می‌شود. مقدار \fB95\fR در HP\-UX 10.10 و جدیدتر در دسترس است. مقدار \fB98\fR در HP\-UX 11.11 و جدیدتر موجود است. مقادیر پیش‌فرض عبارتند از \fB93\fR برای HP\-UX 10.00، مقدار \fB95\fR برای HP\-UX 10.10 تا 11.00، و \fB98\fR برای HP\-UX 11.11 و جدیدتر. .Sp گزینهٔ \fB\-munix=93\fR تعاریف پیش‌فرضی مشابه با GCC 3.3 و 3.4 را فراهم می‌کند. گزینهٔ \fB\-munix=95\fR تعاریف پیش‌فرض اضافی برای \f(CW\*(C`XOPEN_UNIX\*(C'\fR و \f(CW\*(C`_XOPEN_SOURCE_EXTENDED\*(C'\fR و همچنین فایل آغازین \fIunix95.o\fR را فراهم می‌کند. گزینهٔ \fB\-munix=98\fR تعاریف پیش‌فرض بیشتری برای \f(CW\*(C`_XOPEN_UNIX\*(C'\fR، \&\f(CW\*(C`_XOPEN_SOURCE_EXTENDED\*(C'\fR، \f(CW\*(C`_INCLUDE_\|_STDC_A1_SOURCE\*(C'\fR و \&\f(CW\*(C`_INCLUDE_XOPEN_SOURCE_500\*(C'\fR و همچنین فایل آغازین \fIunix98.o\fR را فراهم می‌سازد. .Sp \fIبسیار مهم\fR است که توجه داشته باشید این گزینه رابط‌های روتین‌های مختلف کتابخانه را تغییر می‌دهد. این گزینه همچنین بر رفتار عملیاتی کتابخانهٔ C تأثیر می‌گذارد. بنابراین در استفاده از این گزینه به احتیاط \fIفوق‌العاده زیادی\fR نیاز است. .Sp کد کتابخانه‌ای که قصد دارد با بیش از یک استاندارد UNIX کار کند باید متغیر \&\f(CW\*(C`_\|_xpg4_extended_mask\*(C'\fR را در صورت نیاز بررسی کرده، تنظیم نماید و بازیابی کند. اکثر نرم‌افزارهای گنو چنین قابلیتی را ارائه نمی‌دهند. .IP \fB\-nolibdld\fR 4 .IX Item "-nolibdld" جلوگیری از تولید گزینه‌های پیوند برای جستجوی libdld.sl هنگامی که گزینهٔ \&\fB\-static\fR در HP\-UX 10 و جدیدتر مشخص شده باشد. .IP \fB\-static\fR 4 .IX Item "-static" پیاده‌سازی setlocale در libc در سیستم HP\-UX به libdld.sl وابسته است. هیچ نسخهٔ بایگانی‌شده‌ای از libdld.sl وجود ندارد. بنابراین، هنگامی که گزینهٔ \&\fB\-static\fR مشخص می‌شود، گزینه‌های پیوند خاصی برای رفع این وابستگی مورد نیاز است. .Sp در HP\-UX 10 و جدیدتر، گردانندهٔ GCC در صورت تعیین گزینهٔ \fB\-static\fR، گزینه‌های لازم برای پیوند با libdld.sl را اضافه می‌کند. این امر باعث می‌شود که باینری حاصل پویا شود. در پورت ۶۴بیتی، پیونددهنده‌ها در هر حال به‌طور پیش‌فرض باینری‌های پویا تولید می‌کنند. می‌توان از گزینهٔ \fB\-nolibdld\fR برای جلوگیری از اضافه کردن این گزینه‌های پیوند توسط گردانندهٔ GCC استفاده کرد..IP \fB\-threads\fR 4 .IX Item "-threads" افزودن پشتیبانی از چندنخی (multithreading) با کتابخانهٔ \fIdce thread\fR در HP\-UX. این گزینه پرچم‌ها را هم برای پیش‌پردازنده و هم برای پیونددهنده تنظیم می‌کند. .PP \fIگزینه‌های IA\-64\fR .IX Subsection "IA-64 Options" .PP این‌ها گزینه‌های \fB\-m\fR هستند که برای معماری Intel IA\-64 تعریف شده‌اند. .IP \fB\-mbig\-endian\fR 4 .IX Item "-mbig-endian" تولید کد برای یک مقصد big\-endian. این حالت پیش‌فرض برای HP\-UX است. .IP \fB\-mlittle\-endian\fR 4 .IX Item "-mlittle-endian" تولید کد برای یک مقصد little\-endian. این حالت پیش‌فرض برای AIX5 و GNU/Linux است. .IP \fB\-mgnu\-as\fR 4 .IX Item "-mgnu-as" .PD 0 .IP \fB\-mno\-gnu\-as\fR 4 .IX Item "-mno-gnu-as" .PD تولید کردن (یا نکردن) کد برای اسمبلر گنو (GNU assembler). این حالت پیش‌فرض است. .IP \fB\-mgnu\-ld\fR 4 .IX Item "-mgnu-ld" .PD 0 .IP \fB\-mno\-gnu\-ld\fR 4 .IX Item "-mno-gnu-ld" .PD تولید کردن (یا نکردن) کد برای پیونددهندهٔ گنو (GNU linker). این حالت پیش‌فرض است. .IP \fB\-mno\-pic\fR 4 .IX Item "-mno-pic" تولید کدی که از ثبات اشاره‌گر سراسری استفاده نمی‌کند. نتیجه کد مستقل از موقعیت (position independent code) نخواهد بود، و از IA\-64 ABI تخطی می‌کند. .IP \fB\-mvolatile\-asm\-stop\fR 4 .IX Item "-mvolatile-asm-stop" .PD 0 .IP \fB\-mno\-volatile\-asm\-stop\fR 4 .IX Item "-mno-volatile-asm-stop" .PD تولید کردن (یا نکردن) یک بیت توقف (stop bit) بلافاصله پیش و پس از عبارت‌های volatile asm. .IP \fB\-mregister\-names\fR 4 .IX Item "-mregister-names" .PD 0 .IP \fB\-mno\-register\-names\fR 4 .IX Item "-mno-register-names" .PD تولید کردن (یا نکردن) نام‌های ثبات \fBin\fR، \fBloc\fR و \fBout\fR برای ثبات‌های پشته‌ای. این کار ممکن است خروجی اسمبلر را خواناتر کند. .IP \fB\-mno\-sdata\fR 4 .IX Item "-mno-sdata" .PD 0 .IP \fB\-msdata\fR 4 .IX Item "-msdata" .PD غیرفعال کردن (یا فعال کردن) بهینه‌سازی‌هایی که از بخش داده‌های کوچک (small data section) استفاده می‌کنند. این کار ممکن است برای دور زدن باگ‌های بهینه‌ساز مفید باشد. .IP \fB\-mconstant\-gp\fR 4 .IX Item "-mconstant-gp" تولید کدی که از یک مقدارِ ثابتِ اشاره‌گر سراسری استفاده می‌کند. این گزینه هنگام کامپایل کردن کد هسته مفید است. .IP \fB\-mauto\-pic\fR 4 .IX Item "-mauto-pic" تولید کدی که بازنشانی‌پذیر خودکار (self\-relocatable) باشد. این گزینه متضمن \fB\-mconstant\-gp\fR است. این مورد هنگام کامپایل کردن کد سفت‌افزار (firmware) مفید است. .IP \fB\-minline\-float\-divide\-min\-latency\fR 4 .IX Item "-minline-float-divide-min-latency" تولید کد برای تقسیم‌های درون‌خطی (inline) مقادیر ممیز شناور با استفاده از الگوریتم کمینهٔ تأخیر (minimum latency). .IP \fB\-minline\-float\-divide\-max\-throughput\fR 4 .IX Item "-minline-float-divide-max-throughput" تولید کد برای تقسیم‌های درون‌خطی مقادیر ممیز شناور با استفاده از الگوریتم بیشینهٔ توان عملیاتی (maximum throughput). .IP \fB\-mno\-inline\-float\-divide\fR 4 .IX Item "-mno-inline-float-divide" کد درون‌خطی برای تقسیم مقادیر ممیز شناور تولید نشود. .IP \fB\-minline\-int\-divide\-min\-latency\fR 4 .IX Item "-minline-int-divide-min-latency" تولید کد برای تقسیم‌های درون‌خطی مقادیر عدد صحیح با استفاده از الگوریتم کمینهٔ تأخیر. .IP \fB\-minline\-int\-divide\-max\-throughput\fR 4 .IX Item "-minline-int-divide-max-throughput" تولید کد برای تقسیم‌های درون‌خطی مقادیر عدد صحیح با استفاده از الگوریتم بیشینهٔ توان عملیاتی. .IP \fB\-mno\-inline\-int\-divide\fR 4 .IX Item "-mno-inline-int-divide" کد درون‌خطی برای تقسیم مقادیر عدد صحیح تولید نشود. .IP \fB\-minline\-sqrt\-min\-latency\fR 4 .IX Item "-minline-sqrt-min-latency" تولید کد برای ریشه‌های دوم (جذر) درون‌خطی با استفاده از الگوریتم کمینهٔ تأخیر. .IP \fB\-minline\-sqrt\-max\-throughput\fR 4 .IX Item "-minline-sqrt-max-throughput" تولید کد برای ریشه‌های دوم درون‌خطی با استفاده از الگوریتم بیشینهٔ توان عملیاتی. .IP \fB\-mno\-inline\-sqrt\fR 4 .IX Item "-mno-inline-sqrt" کد درون‌خطی برای \f(CW\*(C`sqrt\*(C'\fR تولید نشود. .IP \fB\-mfused\-madd\fR 4 .IX Item "-mfused-madd" .PD 0 .IP \fB\-mno\-fused\-madd\fR 4 .IX Item "-mno-fused-madd" .PD تولید کردن (یا نکردن) کدی که از دستورالعمل‌های ضرب/جمع یا ضرب/تفریق ادغام‌شده (fused) استفاده می‌کند. حالت پیش‌فرض استفاده از این دستورالعمل‌ها است. .IP \fB\-mno\-dwarf2\-asm\fR 4 .IX Item "-mno-dwarf2-asm" .PD 0 .IP \fB\-mdwarf2\-asm\fR 4 .IX Item "-mdwarf2-asm" .PD تولید نکردن (یا کردن) کد اسمبلر برای اطلاعات اشکال‌زدایی شماره سطر DWARF. این کار ممکن است هنگام عدم استفاده از اسمبلر گنو مفید باشد. .IP \fB\-mearly\-stop\-bits\fR 4 .IX Item "-mearly-stop-bits" .PD 0 .IP \fB\-mno\-early\-stop\-bits\fR 4 .IX Item "-mno-early-stop-bits" .PD اجازه دادن به قرارگیری بیت‌های توقف زودتر از موقعیتِ بلافاصله قبل از دستورالعملی که بیت توقف را راه‌اندازی کرده است. این کار می‌تواند زمان‌بندی دستورالعمل‌ها را بهبود بخشد، اما همواره چنین نتیجه‌ای ندارد. .IP \fB\-mfixed\-range=\fR\fIregister\-range\fR 4 .IX Item "-mfixed-range=register-range" تولید کدی که با محدودهٔ ثبات داده‌شده مانند ثبات‌های ثابت رفتار می‌کند. یک ثبات ثابت ثباتی است که تخصیص‌دهندهٔ ثبات نمی‌تواند از آن استفاده کند. این مورد هنگام کامپایل کردن کد هسته مفید است. یک محدودهٔ ثبات به صورت دو ثبات مشخص می‌شود که با یک خط پیوند از یکدیگر جدا شده‌اند. می‌توان چندین محدودهٔ ثبات را با استفاده از کاما از هم تفکیک کرد. .IP \fB\-mtls\-size=\fR\fItls\-size\fR 4 .IX Item "-mtls-size=tls-size" مشخص کردن اندازهٔ بیت آفست‌های بی‌درنگ TLS. مقادیر معتبر عبارتند از 14، 22 و 64. .IP \fB\-mtune=\fR\fIcpu\-type\fR 4 .IX Item "-mtune=cpu-type" میزان‌سازی زمان‌بندی دستورالعمل‌ها برای یک پردازندهٔ خاص. مقادیر معتبر عبارتند از \&\fBitanium\fR، \fBitanium1\fR، \fBmerced\fR، \fBitanium2\fR و \fBmckinley\fR. .IP \fB\-milp32\fR 4 .IX Item "-milp32" .PD 0 .IP \fB\-mlp64\fR 4 .IX Item "-mlp64" .PD تولید کد برای یک محیط 32 بیتی یا 64 بیتی. محیط 32 بیتی مقادیر int، long و اشاره‌گر را روی 32 بیت تنظیم می‌کند. محیط 64 بیتی int را روی 32 بیت، و long و اشاره‌گر را روی 64 بیت تنظیم می‌کند. این‌ها پرچم‌های مختص HP\-UX هستند. .IP \fB\-mno\-sched\-br\-data\-spec\fR 4 .IX Item "-mno-sched-br-data-spec" .PD 0 .IP \fB\-msched\-br\-data\-spec\fR 4 .IX Item "-msched-br-data-spec" .PD (غیر)فعال کردن زمان‌بندی حدسی داده‌ها پیش از reload. این امر موجب تولید دستورالعمل‌های \f(CW\*(C`ld.a\*(C'\fR و دستورالعمل‌های بررسی متناظر (\f(CW\*(C`ld.c\*(C'\fR / \f(CW\*(C`chk.a\*(C'\fR) می‌شود. تنظیم پیش‌فرض غیرفعال است. .IP \fB\-msched\-ar\-data\-spec\fR 4 .IX Item "-msched-ar-data-spec" .PD 0 .IP \fB\-mno\-sched\-ar\-data\-spec\fR 4 .IX Item "-mno-sched-ar-data-spec" .PD (فعال/غیرفعال) کردن زمان‌بندی حدسی داده‌ها پس از reload. این امر موجب تولید دستورالعمل‌های \f(CW\*(C`ld.a\*(C'\fR و دستورالعمل‌های بررسی متناظر (\f(CW\*(C`ld.c\*(C'\fR / \f(CW\*(C`chk.a\*(C'\fR) می‌شود. تنظیم پیش‌فرض فعال است. .IP \fB\-mno\-sched\-control\-spec\fR 4 .IX Item "-mno-sched-control-spec" .PD 0 .IP \fB\-msched\-control\-spec\fR 4 .IX Item "-msched-control-spec" .PD (غیر)فعال کردن زمان‌بندی حدسی کنترلی. این ویژگی تنها در طول زمان‌بندی ناحیه‌ای (یعنی قبل از reload) در دسترس است. این امر موجب تولید دستورالعمل‌های \f(CW\*(C`ld.s\*(C'\fR و دستورالعمل‌های بررسی متناظر \f(CW\*(C`chk.s\*(C'\fR می‌شود. تنظیم پیش‌فرض غیرفعال است..IP \fB\-msched\-br\-in\-data\-spec\fR 4 .IX Item "-msched-br-in-data-spec" .PD 0 .IP \fB\-mno\-sched\-br\-in\-data\-spec\fR 4 .IX Item "-mno-sched-br-in-data-spec" .PD (غیر)فعال‌سازی زمان‌بندی حدسی دستورالعمل‌هایی که پیش از reload به بارگذاری‌های حدسی داده وابسته هستند. این گزینه تنها زمانی مؤثر است که \fB\-msched\-br\-data\-spec\fR فعال باشد. تنظیمات پیش‌فرض فعال است. .IP \fB\-msched\-ar\-in\-data\-spec\fR 4 .IX Item "-msched-ar-in-data-spec" .PD 0 .IP \fB\-mno\-sched\-ar\-in\-data\-spec\fR 4 .IX Item "-mno-sched-ar-in-data-spec" .PD (غیر)فعال‌سازی زمان‌بندی حدسی دستورالعمل‌هایی که پس از reload به بارگذاری‌های حدسی داده وابسته هستند. این گزینه تنها زمانی مؤثر است که \fB\-msched\-ar\-data\-spec\fR فعال باشد. تنظیمات پیش‌فرض فعال است. .IP \fB\-msched\-in\-control\-spec\fR 4 .IX Item "-msched-in-control-spec" .PD 0 .IP \fB\-mno\-sched\-in\-control\-spec\fR 4 .IX Item "-mno-sched-in-control-spec" .PD (غیر)فعال‌سازی زمان‌بندی حدسی دستورالعمل‌هایی که به بارگذاری‌های حدسی کنترلی وابسته هستند. این گزینه تنها زمانی مؤثر است که \fB\-msched\-control\-spec\fR فعال باشد. تنظیمات پیش‌فرض فعال است. .IP \fB\-mno\-sched\-prefer\-non\-data\-spec\-insns\fR 4 .IX Item "-mno-sched-prefer-non-data-spec-insns" .PD 0 .IP \fB\-msched\-prefer\-non\-data\-spec\-insns\fR 4 .IX Item "-msched-prefer-non-data-spec-insns" .PD در صورت فعال بودن، دستورالعمل‌های حدسی داده تنها زمانی برای زمان‌بندی انتخاب می‌شوند که در آن لحظه گزینه دیگری وجود نداشته باشد. این کار استفاده از حدس داده را بسیار محافظه‌کارانه‌تر می‌کند. تنظیمات پیش‌فرض غیرفعال است. .IP \fB\-mno\-sched\-prefer\-non\-control\-spec\-insns\fR 4 .IX Item "-mno-sched-prefer-non-control-spec-insns" .PD 0 .IP \fB\-msched\-prefer\-non\-control\-spec\-insns\fR 4 .IX Item "-msched-prefer-non-control-spec-insns" .PD در صورت فعال بودن، دستورالعمل‌های حدسی کنترلی تنها زمانی برای زمان‌بندی انتخاب می‌شوند که در آن لحظه گزینه دیگری وجود نداشته باشد. این کار استفاده از حدس کنترلی را بسیار محافظه‌کارانه‌تر می‌کند. تنظیمات پیش‌فرض غیرفعال است. .IP \fB\-mno\-sched\-count\-spec\-in\-critical\-path\fR 4 .IX Item "-mno-sched-count-spec-in-critical-path" .PD 0 .IP \fB\-msched\-count\-spec\-in\-critical\-path\fR 4 .IX Item "-msched-count-spec-in-critical-path" .PD در صورت فعال بودن، وابستگی‌های حدسی هنگام محاسبه اولویت‌های دستورالعمل‌ها در نظر گرفته می‌شوند. این کار استفاده از حدس را کمی محافظه‌کارانه‌تر می‌کند. تنظیمات پیش‌فرض غیرفعال است. .IP \fB\-msched\-spec\-ldc\fR 4 .IX Item "-msched-spec-ldc" استفاده از یک بررسی ساده برای حدس داده. این گزینه به‌طور پیش‌فرض فعال است. .IP \fB\-msched\-control\-spec\-ldc\fR 4 .IX Item "-msched-control-spec-ldc" استفاده از یک بررسی ساده برای حدس کنترلی. این گزینه به‌طور پیش‌فرض فعال است. .IP \fB\-msched\-stop\-bits\-after\-every\-cycle\fR 4 .IX Item "-msched-stop-bits-after-every-cycle" قرار دادن یک بیت توقف (stop bit) پس از هر چرخه هنگام زمان‌بندی. این گزینه به‌طور پیش‌فرض فعال است. .IP \fB\-msched\-fp\-mem\-deps\-zero\-cost\fR 4 .IX Item "-msched-fp-mem-deps-zero-cost" فرض می‌کند که بارگذاری‌ها و ذخیره‌سازی‌های ممیز شناور در صورت قرار گرفتن در یک گروه دستورالعمل، احتمالاً تداخلی ایجاد نمی‌کنند. این گزینه به‌طور پیش‌فرض غیرفعال است. .IP \fB\-msel\-sched\-dont\-check\-control\-spec\fR 4 .IX Item "-msel-sched-dont-check-control-spec" تولید بررسی‌ها برای حدس کنترلی در زمان‌بندی انتخابی (selective scheduling). این پرچم به‌طور پیش‌فرض غیرفعال است. .IP \fB\-msched\-max\-memory\-insns=\fR\fImax\-insns\fR 4 .IX Item "-msched-max-memory-insns=max-insns" محدودیت تعداد دستورالعمل‌های حافظه در هر گروه دستورالعمل، با اختصاص اولویت پایین‌تر به دستورالعمل‌های حافظه بعدی که تلاش می‌کنند در همان گروه زمان‌بندی شوند. اغلب برای جلوگیری از تداخل در بانک‌های حافظه نهان (cache bank) مفید است. مقدار پیش‌فرض ۱ است. .IP \fB\-msched\-max\-memory\-insns\-hard\-limit\fR 4 .IX Item "-msched-max-memory-insns-hard-limit" محدودیت مشخص‌شده توسط \fBmsched\-max\-memory\-insns\fR را به یک محدودیت سخت تبدیل می‌کند و اجازه حضور بیش از آن تعداد را در یک گروه دستورالعمل نمی‌دهد. در غیر این صورت، محدودیت «نرم» است، به این معنی که با رسیدن به حد تعیین‌شده، عملیات‌های غیر از حافظه ترجیح داده می‌شوند، اما عملیات‌های حافظه همچنان ممکن است زمان‌بندی شوند. .PP \fIگزینه‌های LM32\fR .IX Subsection "LM32 Options" .PP این گزینه‌های \fB\-m\fR برای معماری LatticeMico32 تعریف شده‌اند: .IP \fB\-mbarrel\-shift\-enabled\fR 4 .IX Item "-mbarrel-shift-enabled" فعال‌سازی دستورالعمل‌های جابجایی بشکه‌ای (barrel\-shift). .IP \fB\-mdivide\-enabled\fR 4 .IX Item "-mdivide-enabled" فعال‌سازی دستورالعمل‌های تقسیم و باقیمانده. .IP \fB\-mmultiply\-enabled\fR 4 .IX Item "-mmultiply-enabled" فعال‌سازی دستورالعمل‌های ضرب. .IP \fB\-msign\-extend\-enabled\fR 4 .IX Item "-msign-extend-enabled" فعال‌سازی دستورالعمل‌های بسط علامت (sign extend). .IP \fB\-muser\-enabled\fR 4 .IX Item "-muser-enabled" فعال‌سازی دستورالعمل‌های تعریف‌شده توسط کاربر. .PP \fIگزینه‌های LoongArch\fR .IX Subsection "LoongArch Options" .PP این گزینه‌های خط فرمان برای مقصدهای LoongArch تعریف شده‌اند: .IP \fB\-march=\fR\fIarch\-type\fR 4 .IX Item "-march=arch-type" تولید دستورالعمل‌ها برای نوع ماشین \fIarch\-type\fR. \&\fB\-march=\fR\fIarch\-type\fR به GCC اجازه می‌دهد کدی تولید کند که ممکن است روی پردازنده‌هایی غیر از پردازنده مشخص‌شده اصلاً اجرا نشود. .Sp انتخاب‌های موجود برای \fIarch\-type\fR عبارتند از: .RS 4 .IP \fBnative\fR 4 .IX Item "native" نوع پردازنده محلی که توسط کامپایلر محلی (native) شناسایی شده است. .IP \fBloongarch64\fR 4 .IX Item "loongarch64" پردازنده ۶۴ بیتی عمومی LoongArch. .IP \fBla464\fR 4 .IX Item "la464" پردازنده مبتنی بر LoongArch LA464 با LSX و LASX. .IP \fBla664\fR 4 .IX Item "la664" پردازنده مبتنی بر LoongArch LA664 با LSX، LASX و تمام دستورالعمل‌های LoongArch v1.1. .IP \fBla64v1.0\fR 4 .IX Item "la64v1.0" دستورالعمل LoongArch64 ISA نسخه 1.0. .IP \fBla64v1.1\fR 4 .IX Item "la64v1.1" دستورالعمل LoongArch64 ISA نسخه 1.1. .RE .RS 4 .Sp اطلاعات بیشتر درباره نسخه‌های LoongArch ISA را می‌توان در <\fBhttps://github.com/loongson/la\-toolchain\-conventions\fR> یافت. .RE .IP \fB\-mtune=\fR\fItune\-type\fR 4 .IX Item "-mtune=tune-type" بهینه‌سازی کد تولیدشده برای پردازنده مقصد مشخص‌شده. .Sp انتخاب‌های موجود برای \fItune\-type\fR عبارتند از: .RS 4 .IP \fBnative\fR 4 .IX Item "native" نوع پردازنده محلی که توسط کامپایلر محلی شناسایی شده است. .IP \fBgeneric\fR 4 .IX Item "generic" پردازنده عمومی LoongArch. .IP \fBloongarch64\fR 4 .IX Item "loongarch64" پردازنده ۶۴ بیتی عمومی LoongArch. .IP \fBla464\fR 4 .IX Item "la464" هسته LoongArch LA464. .IP \fBla664\fR 4 .IX Item "la664" هسته LoongArch LA664. .RE .RS 4 .RE .IP \fB\-mabi=\fR\fIbase\-abi\-type\fR 4 .IX Item "-mabi=base-abi-type" تولید کد برای قرارداد فراخوانی (calling convention) مشخص‌شده. \&\fIbase\-abi\-type\fR می‌تواند یکی از موارد زیر باشد: .RS 4 .IP \fBlp64d\fR 4 .IX Item "lp64d" استفاده از ثبات‌های همه‌منظوره ۶۴ بیتی و ثبات‌های ممیز شناور ۳۲/۶۴ بیتی برای انتقال پارامترها. مدل داده LP64 است، که در آن \fBint\fR برابر ۳۲ بیت و \fBlong int\fR و اشاره‌گرها ۶۴ بیتی هستند..IP \fBlp64f\fR 4 .IX Item "lp64f" از ثبات‌های عمومی ۶۴ بیتی و ثبات‌های ممیز شناور ۳۲ بیتی برای ارسال پارامتر استفاده می‌کند. مدل داده LP64 است، که در آن \fBint\fR برابر ۳۲ بیت بوده، در حالی که \fBlong int\fR و اشاره‌گرها ۶۴ بیتی هستند. .IP \fBlp64s\fR 4 .IX Item "lp64s" از ثبات‌های عمومی ۶۴ بیتی استفاده کرده و از هیچ ثبات ممیز شناوری برای ارسال پارامتر استفاده نمی‌کند. مدل داده LP64 است، که در آن \fBint\fR برابر ۳۲ بیت بوده، در حالی که \fBlong int\fR و اشاره‌گرها ۶۴ بیتی هستند. .RE .RS 4 .RE .IP \fB\-mfpu=\fR\fIfpu\-type\fR 4 .IX Item "-mfpu=fpu-type" تولید کد برای نوع مشخص‌شدهٔ FPU، که می‌تواند یکی از موارد زیر باشد: .RS 4 .IP \fB64\fR 4 .IX Item "64" اجازه به استفاده از دستورالعمل‌های سخت‌افزاری ممیز شناور برای عملیات‌های ۳۲ بیتی و ۶۴ بیتی. .IP \fB32\fR 4 .IX Item "32" اجازه به استفاده از دستورالعمل‌های سخت‌افزاری ممیز شناور برای عملیات‌های ۳۲ بیتی. .IP \fBnone\fR 4 .IX Item "none" .PD 0 .IP \fB0\fR 4 .IX Item "0" .PD جلوگیری از استفاده از دستورالعمل‌های سخت‌افزاری ممیز شناور. .RE .RS 4 .RE .IP \fB\-msimd=\fR\fIsimd\-type\fR 4 .IX Item "-msimd=simd-type" فعال‌سازی تولید دستورالعمل‌های LoongArch SIMD برای برداری‌سازی (vectorization) و از طریق توابع توکار (builtin functions). این مقدار می‌تواند یکی از موارد زیر باشد: .RS 4 .IP \fBlasx\fR 4 .IX Item "lasx" فعال‌سازی تولید دستورالعمل‌ها از افزونهٔ ۲۵۶ بیتی LoongArch Advanced SIMD Extension (LASX) و افزونهٔ ۱۲۸ بیتی LoongArch SIMD Extension (LSX). .IP \fBlsx\fR 4 .IX Item "lsx" فعال‌سازی تولید دستورالعمل‌ها از افزونهٔ ۱۲۸ بیتی LoongArch SIMD Extension (LSX). .IP \fBnone\fR 4 .IX Item "none" هیچ دستورالعمل LoongArch SIMD نباید تولید شود. .RE .RS 4 .RE .IP \fB\-msoft\-float\fR 4 .IX Item "-msoft-float" اجبار به \fB\-mfpu=none\fR و جلوگیری از استفاده از ثبات‌های ممیز شناور برای ارسال پارامتر. این گزینه ممکن است ABI هدف را تغییر دهد. .IP \fB\-msingle\-float\fR 4 .IX Item "-msingle-float" اجبار به \fB\-mfpu=32\fR و اجازه به استفاده از ثبات‌های ممیز شناور ۳۲ بیتی برای ارسال پارامتر. این گزینه ممکن است ABI هدف را تغییر دهد. .IP \fB\-mdouble\-float\fR 4 .IX Item "-mdouble-float" اجبار به \fB\-mfpu=64\fR و اجازه به استفاده از ثبات‌های ممیز شناور ۳۲/۶۴ بیتی برای ارسال پارامتر. این گزینه ممکن است ABI هدف را تغییر دهد. .IP \fB\-mlasx\fR 4 .IX Item "-mlasx" .PD 0 .IP \fB\-mno\-lasx\fR 4 .IX Item "-mno-lasx" .IP \fB\-mlsx\fR 4 .IX Item "-mlsx" .IP \fB\-mno\-lsx\fR 4 .IX Item "-mno-lsx" .PD تنظیم تدریجی دامنهٔ افزونه‌های SIMD (شامل none / LSX / LASX) که کامپایلر می‌تواند برای تولید کد از آن‌ها استفاده کند. فعال‌سازی LASX با \&\fBmlasx\fR به‌طور خودکار LSX را فعال می‌کند، و غیرفعال‌سازی LSX با \fBmno\-lsx\fR به‌طور خودکار LASX را غیرفعال می‌سازد. این گزینه‌های مختص راه‌انداز (driver\-only) بر وضعیت پیکربندی نهایی \&\fBmsimd\fR اثر گذاشته و تغییرات تدریجی را به ترتیبی که در خط فرمان راه‌انداز GCC ظاهر می‌شوند اعمال می‌کنند، تا گزینهٔ نهایی و استانداردشدهٔ \&\fBmsimd\fR را که به خود کامپایلر ارسال می‌شود استخراج کنند. .IP \fB\-mbranch\-cost=\fR\fIn\fR 4 .IX Item "-mbranch-cost=n" تنظیم هزینهٔ انشعاب‌ها (branches) به حدود \fIn\fR دستورالعمل. .IP \fB\-maddr\-reg\-reg\-cost=\fR\fIn\fR 4 .IX Item "-maddr-reg-reg-cost=n" تنظیم هزینهٔ ADDRESS_REG_REG به مقداری که توسط \fIn\fR محاسبه شده است. .IP \fB\-mcheck\-zero\-division\fR 4 .IX Item "-mcheck-zero-division" .PD 0 .IP \fB\-mno\-check\-zero\-divison\fR 4 .IX Item "-mno-check-zero-divison" .PD تله‌گذاری (عدم تله‌گذاری) در تقسیم اعداد صحیح بر صفر. مقدار پیش‌فرض برای \fB\-O0\fR یا \fB\-Og\fR برابر \&\fB\-mcheck\-zero\-division\fR است، و برای سایر سطوح بهینه‌سازی \&\fB\-mno\-check\-zero\-division\fR می‌باشد. .IP \fB\-mcond\-move\-int\fR 4 .IX Item "-mcond-move-int" .PD 0 .IP \fB\-mno\-cond\-move\-int\fR 4 .IX Item "-mno-cond-move-int" .PD انتقال‌های شرطی برای داده‌های صحیح در ثبات‌های عمومی فعال (غیرفعال) می‌شوند. مقدار پیش‌فرض \fB\-mcond\-move\-int\fR است. .IP \fB\-mcond\-move\-float\fR 4 .IX Item "-mcond-move-float" .PD 0 .IP \fB\-mno\-cond\-move\-float\fR 4 .IX Item "-mno-cond-move-float" .PD انتقال‌های شرطی برای ثبات‌های ممیز شناور فعال (غیرفعال) می‌شوند. مقدار پیش‌فرض \fB\-mcond\-move\-float\fR است. .IP \fB\-mmemcpy\fR 4 .IX Item "-mmemcpy" .PD 0 .IP \fB\-mno\-memcpy\fR 4 .IX Item "-mno-memcpy" .PD اجبار (عدم اجبار) به استفاده از \f(CW\*(C`memcpy\*(C'\fR برای انتقال‌های بلوکی غیرساده. مقدار پیش‌فرض \fB\-mno\-memcpy\fR است، که به GCC اجازه می‌دهد اکثر رونوشت‌های با اندازهٔ ثابت را درون‌خطی (inline) کند. تنظیم سطح بهینه‌سازی روی \fB\-Os\fR نیز استفاده از \f(CW\*(C`memcpy\*(C'\fR را اجباری می‌کند، اما در صورت مشخص شدن صریح \fB\-mno\-memcpy\fR، صرف‌نظر از ترتیب این گزینه‌ها در خط فرمان، این رفتار لغو می‌شود. .IP \fB\-mstrict\-align\fR 4 .IX Item "-mstrict-align" .PD 0 .IP \fB\-mno\-strict\-align\fR 4 .IX Item "-mno-strict-align" .PD اجتناب یا اجازه به تولید دسترسی‌های حافظه‌ای که ممکن است بر مرز طبیعی شیء، همان‌طور که در مشخصات معماری شرح داده شده است، هم‌تراز نباشند. پیش‌فرض \&\fB\-mno\-strict\-align\fR است. .IP "\fB\-G\fR \fInum\fR" 4 .IX Item "-G num" قرار دادن داده‌های عمومی (global) و ایستا (static) کوچک‌تر از \fInum\fR بایت در یک بخش دادهٔ کوچک (small data section). مقدار پیش‌فرض 0 است. .IP \fB\-mmax\-inline\-memcpy\-size=\fR\fIn\fR 4 .IX Item "-mmax-inline-memcpy-size=n" درون‌خطی‌سازی تمام انتقال‌های بلوکی (مانند فراخوانی‌های \f(CW\*(C`memcpy\*(C'\fR یا رونوشت ساختارها) که کوچک‌تر یا مساوی \fIn\fR بایت هستند. مقدار پیش‌فرض \fIn\fR برابر 1024 است. .IP \fB\-mcmodel=\fR\fIcode\-model\fR 4 .IX Item "-mcmodel=code-model" تنظیم مدل کد به یکی از موارد زیر: .RS 4 .IP "\fBtiny\-static (هنوز پیاده‌سازی نشده است)\fR" 4 .IX Item "tiny-static (Not implemented yet)" .PD 0 .IP "\fBtiny (هنوز پیاده‌سازی نشده است)\fR" 4 .IX Item "tiny (Not implemented yet)" .IP \fBnormal\fR 4 .IX Item "normal" .PD بخش کد (text segment) باید در فضای آدرس‌دهی 128MB باشد. بخش داده (data segment) باید در فضای آدرس‌دهی 2GB باشد. .IP \fBmedium\fR 4 .IX Item "medium" بخش کد و بخش داده باید در فضای آدرس‌دهی 2GB باشند. .IP "\fBlarge (هنوز پیاده‌سازی نشده است)\fR" 4 .IX Item "large (Not implemented yet)" .PD 0 .IP \fBextreme\fR 4 .IX Item "extreme" .PD این حالت اندازهٔ بخش کد و بخش داده را محدود نمی‌کند. گزینهٔ \fB\-mcmodel=extreme\fR با \fB\-fplt\fR و/یا \fB\-mexplicit\-relocs=none\fR ناسازگار است. .RE .RS 4 .Sp مدل کد پیش‌فرض \f(CW\*(C`normal\*(C'\fR است. .RE .IP \fB\-mexplicit\-relocs=\fR\fIstyle\fR 4 .IX Item "-mexplicit-relocs=style" تعیین زمان استفاده از عملگرهای بازمکانی اسمبلر هنگام سروکار داشتن با آدرس‌های نمادین. روش جایگزین، استفاده از ماکروهای اسمبلر است که ممکن است زمان‌بندی دستورالعمل‌ها را محدود کند اما امکان تعدیل پیونددهنده (linker relaxation) را فراهم می‌آورد. با \fB\-mexplicit\-relocs=none\fR همواره از ماکروهای اسمبلر استفاده می‌شود، با \fB\-mexplicit\-relocs=always\fR همواره از عملگرهای بازمکانی اسمبلر استفاده می‌شود، با \fB\-mexplicit\-relocs=auto\fR کامپایلر در جایی که linker relaxation غیرممکن باشد برای بهبود کیفیت کد از عملگرهای بازمکانی و در جاهای دیگر از ماکروها استفاده خواهد کرد. مقدار پیش‌فرض این گزینه بر اساس قابلیت‌های اسمبلرِ شناسایی‌شده در زمان ساخت GCC و تنظیمات \fB\-mrelax\fR تعیین می‌شود: \&\fB\-mexplicit\-relocs=none\fR اگر اسمبلر اصلاً از عملگرهای بازمکانی پشتیبانی نکند، \&\fB\-mexplicit\-relocs=always\fR اگر اسمبلر از عملگرهای بازمکانی پشتیبانی کند ولی \fB\-mrelax\fR فعال نباشد، \&\fB\-mexplicit\-relocs=auto\fR اگر اسمبلر از عملگرهای بازمکانی پشتیبانی کند و \fB\-mrelax\fR فعال باشد..IP \fB\-mexplicit\-relocs\fR 4 .IX Item "-mexplicit-relocs" نام مستعاری برای \fB\-mexplicit\-relocs=always\fR جهت سازگاری با نسخه‌های پیشین. .IP \fB\-mno\-explicit\-relocs\fR 4 .IX Item "-mno-explicit-relocs" نام مستعاری برای \fB\-mexplicit\-relocs=none\fR جهت سازگاری با نسخه‌های پیشین. .IP \fB\-mdirect\-extern\-access\fR 4 .IX Item "-mdirect-extern-access" .PD 0 .IP \fB\-mno\-direct\-extern\-access\fR 4 .IX Item "-mno-direct-extern-access" .PD عدم استفاده یا استفاده از GOT برای دسترسی به نمادهای خارجی. مقدار پیش‌فرض \&\fB\-mno\-direct\-extern\-access\fR است: از GOT برای نمادهای خارجی با پدیداری (visibility) پیش‌فرض استفاده می‌شود، اما برای سایر نمادهای خارجی استفاده نمی‌شود. .Sp با گزینهٔ \fB\-mdirect\-extern\-access\fR، از GOT استفاده نمی‌شود و تمامی نمادهای خارجی به‌صورت PC\-relative آدرس‌دهی می‌شوند. این گزینه \fBتنها\fR برای محیط‌هایی مناسب است که در آن‌ها هیچ پیوند پویایی انجام نمی‌گیرد، مانند سفت‌افزارها، هسته‌های سیستم‌عامل، و برنامه‌های اجرایی که با \fB\-static\fR یا \fB\-static\-pie\fR پیوند یافته‌اند. گزینهٔ \&\fB\-mdirect\-extern\-access\fR با \fB\-fPIC\fR یا \&\fB\-fpic\fR سازگار نیست. .IP \fB\-mrelax\fR 4 .IX Item "-mrelax" .PD 0 .IP \fB\-mno\-relax\fR 4 .IX Item "-mno-relax" .PD بهره‌گیری (یا عدم بهره‌گیری) از بهینه‌سازی‌های پیونددهنده (linker relaxations). اگر \&\fB\-mpass\-mrelax\-to\-as\fR فعال باشد، این گزینه به اسمبلر نیز ارسال می‌شود. مقدار پیش‌فرض در زمان ساخت GCC با تشخیص پشتیبانی اسمبلر مربوطه تعیین می‌شود: \&\fB\-mrelax\fR در صورتی که اسمبلر هم از گزینهٔ \fB\-mrelax\fR و هم از بهینه‌سازی پرش شرطی پشتیبانی کند (این مورد الزامی است، در غیر این صورت دایرکتیوهای \&\f(CW\*(C`.align\*(C'\fR و دستورالعمل‌های پرش شرطی در کد اسمبلی خروجی GCC ممکن است به‌دلیل سرریز بازنشانی توسط اسمبلر رد شوند)، و در غیر این صورت \fB\-mno\-relax\fR. .IP \fB\-mpass\-mrelax\-to\-as\fR 4 .IX Item "-mpass-mrelax-to-as" .PD 0 .IP \fB\-mno\-pass\-mrelax\-to\-as\fR 4 .IX Item "-mno-pass-mrelax-to-as" .PD ارسال (یا عدم ارسال) گزینهٔ \fB\-mrelax\fR یا \fB\-mno\-relax\fR به اسمبلر. مقدار پیش‌فرض در زمان ساخت GCC با بررسی پشتیبانی اسمبلر مربوطه تعیین می‌شود: \&\fB\-mpass\-mrelax\-to\-as\fR در صورتی که اسمبلر از گزینهٔ \&\fB\-mrelax\fR پشتیبانی کند، و در غیر این صورت \fB\-mno\-pass\-mrelax\-to\-as\fR. این گزینه بیشتر برای اشکال‌زدایی یا کار با اسمبلرهایی متفاوت با اسمبلر زمان ساخت کاربرد دارد. .IP \fB\-mrecip\fR 4 .IX Item "-mrecip" این گزینه استفاده از دستورالعمل‌های برآورد معکوس و برآورد ریشهٔ دوم معکوس را به همراه گام‌های تکمیلی نیوتن\-رافسون جهت افزایش دقت، به‌جای انجام تقسیم یا ریشهٔ دوم و تقسیم برای آرگومان‌های ممیز شناور، فعال می‌کند. این دستورالعمل‌ها تنها زمانی تولید می‌شوند که \fB\-funsafe\-math\-optimizations\fR همراه با \fB\-ffinite\-math\-only\fR و \&\fB\-fno\-trapping\-math\fR فعال باشد. این گزینه به‌طور پیش‌فرض غیرفعال است. پیش از استفاده از این گزینه، باید مطمئن شوید که پردازندهٔ مقصد از دستورالعمل‌های frecipe و frsqrte پشتیبانی می‌کند. توجه داشته باشید که هرچند توان عملیاتی این توالی دستورالعمل‌ها از توان عملیاتی دستورالعمل‌های غیرمعکوس بیشتر است، اما دقت آن می‌تواند تا ۲ ulp کاهش یابد (به‌عنوان نمونه، معکوس ۱٫۰ برابر با 0.99999994 می‌شود). .IP \fB\-mrecip=\fR\fIopt\fR 4 .IX Item "-mrecip=opt" این گزینه تعیین می‌کند که کدام دستورالعمل‌های برآورد معکوس مجاز به استفاده هستند. \fIopt\fR فهرستی از گزینه‌ها است که با کاما از یکدیگر جدا شده‌اند و می‌توان برای معکوس کردن عملکرد گزینه، پیشوند \fB!\fR را پیش از آن قرار داد: .RS 4 .IP \fBall\fR 4 .IX Item "all" فعال‌سازی تمامی دستورالعمل‌های برآورد. .IP \fBdefault\fR 4 .IX Item "default" فعال‌سازی دستورالعمل‌های پیش‌فرض، معادل \fB\-mrecip\fR. .IP \fBnone\fR 4 .IX Item "none" غیرفعال‌سازی تمامی دستورالعمل‌های برآورد، معادل \fB\-mno\-recip\fR. .IP \fBdiv\fR 4 .IX Item "div" فعال‌سازی تقریب برای تقسیم اسکالر. .IP \fBvec\-div\fR 4 .IX Item "vec-div" فعال‌سازی تقریب برای تقسیم برداری‌شده. .IP \fBsqrt\fR 4 .IX Item "sqrt" فعال‌سازی تقریب برای ریشهٔ دوم اسکالر. .IP \fBvec\-sqrt\fR 4 .IX Item "vec-sqrt" فعال‌سازی تقریب برای ریشهٔ دوم برداری‌شده. .IP \fBrsqrt\fR 4 .IX Item "rsqrt" فعال‌سازی تقریب برای ریشهٔ دوم معکوس اسکالر. .IP \fBvec\-rsqrt\fR 4 .IX Item "vec-rsqrt" فعال‌سازی تقریب برای ریشهٔ دوم معکوس برداری‌شده. .RE .RS 4 .Sp بنابراین، به‌عنوان مثال، \fB\-mrecip=all,!sqrt\fR تمام تقریب‌های معکوس را به جز ریشهٔ دوم اسکالر فعال می‌کند. .RE .IP \fB\-mfrecipe\fR 4 .IX Item "-mfrecipe" .PD 0 .IP \fB\-mno\-frecipe\fR 4 .IX Item "-mno-frecipe" .PD استفاده از (یا عدم استفاده از) دستورالعمل‌های \f(CW\*(C`frecipe.{s/d}\*(C'\fR و \f(CW\*(C`frsqrte.{s/d}\*(C'\fR. هنگام ساخت با \fB\-march=la664\fR، این گزینه به‌طور پیش‌فرض فعال است. مقدار پیش‌فرض \fB\-mno\-frecipe\fR است. .IP \fB\-mdiv32\fR 4 .IX Item "-mdiv32" .PD 0 .IP \fB\-mno\-div32\fR 4 .IX Item "-mno-div32" .PD استفاده از (یا عدم استفاده از) دستورالعمل‌های \f(CW\*(C`div.w[u]\*(C'\fR و \f(CW\*(C`mod.w[u]\*(C'\fR همراه با ورودی که بسط علامت نیافته است. هنگام ساخت با \fB\-march=la664\fR، این گزینه به‌طور پیش‌فرض فعال است. مقدار پیش‌فرض \fB\-mno\-div32\fR است. .IP \fB\-mlam\-bh\fR 4 .IX Item "-mlam-bh" .PD 0 .IP \fB\-mno\-lam\-bh\fR 4 .IX Item "-mno-lam-bh" .PD استفاده از (یا عدم استفاده از) دستورالعمل‌های \f(CW\*(C`am{swap/add}[_db].{b/h}\*(C'\fR. هنگام ساخت با \fB\-march=la664\fR، این گزینه به‌طور پیش‌فرض فعال است. مقدار پیش‌فرض \&\fB\-mno\-lam\-bh\fR است. .IP \fB\-mlamcas\fR 4 .IX Item "-mlamcas" .PD 0 .IP \fB\-mno\-lamcas\fR 4 .IX Item "-mno-lamcas" .PD استفاده از (یا عدم استفاده از) دستورالعمل‌های \f(CW\*(C`amcas[_db].{b/h/w/d}\*(C'\fR. هنگام ساخت با \&\fB\-march=la664\fR، این گزینه به‌طور پیش‌فرض فعال است. مقدار پیش‌فرض \&\fB\-mno\-lamcas\fR است. .IP \fB\-mld\-seq\-sa\fR 4 .IX Item "-mld-seq-sa" .PD 0 .IP \fB\-mno\-ld\-seq\-sa\fR 4 .IX Item "-mno-ld-seq-sa" .PD تعیین این‌که آیا مانع بارگذاری\-بارگذاری هم‌آدرس (\f(CW\*(C`dbar 0x700\*(C'\fR) مورد نیاز است یا خیر. هنگام ساخت با \fB\-march=la664\fR، این گزینه به‌طور پیش‌فرض فعال است. مقدار پیش‌فرض \&\fB\-mno\-ld\-seq\-sa\fR است؛ به این معنی که مانع بارگذاری\-بارگذاری مورد نیاز است. .IP \fB\-mtls\-dialect=\fR\fIopt\fR 4 .IX Item "-mtls-dialect=opt" این گزینه مشخص می‌کند کدام گویش tls برای مدل‌های TLS پویا عمومی (general dynamic) و پویا محلی (local dynamic) استفاده شود. .RS 4 .IP \fBtrad\fR 4 .IX Item "trad" استفاده از TLS سنتی. این مقدار پیش‌فرض است. .IP \fBdesc\fR 4 .IX Item "desc" استفاده از توصیف‌گرهای TLS. .RE .RS 4 .RE .IP \fB\-mannotate\-tablejump\fR 4 .IX Item "-mannotate-tablejump" .PD 0 .IP \fB\-mno\-annotate\-tablejump\fR 4 .IX Item "-mno-annotate-tablejump" .PD ایجاد یک بخش یادداشت‌گذاری با نام \f(CW\*(C`.discard.tablejump_annotate\*(C'\fR جهت ایجاد همبستگی بین دستورالعمل \f(CW\*(C`jirl\*(C'\fR و جدول پرش (jump table) در مواقعی که از جدول پرش برای بهینه‌سازی عبارت \f(CW\*(C`switch\*(C'\fR استفاده می‌شود. برخی از ابزارهای خارجی، برای نمونه \fIobjtool\fR در سیستم ساخت هستهٔ Linux، جهت تحلیل جریان کنترل به این یادداشت‌گذاری نیاز دارند. مقدار پیش‌فرض \&\fB\-mno\-annotate\-tablejump\fR است. .IP "\fB\-\-param loongarch\-vect\-unroll\-limit=\fR\fIn\fR" 4 .IX Item "--param loongarch-vect-unroll-limit=n" بخش بردارساز بر پایهٔ داده‌های بهینه‌سازی موجود تعیین خواهد کرد که آیا باز کردن حلقهٔ اصلی برداری‌شده سودمند است یا خیر و تا چه میزان. این پارامتر، حد بالای میزان باز کردن حلقهٔ اصلی توسط بردارساز را تعیین می‌کند. مقدار پیش‌فرض، عدد شش است..PP \fIگزینه‌های M32C\fR .IX Subsection "M32C Options" .IP \fB\-mcpu=\fR\fIname\fR 4 .IX Item "-mcpu=name" پردازنده‌ای را که کد برای آن تولید می‌شود انتخاب می‌کند. \fIname\fR می‌تواند یکی از مقادیر \&\fBr8c\fR برای سری R8C/Tiny، \fBm16c\fR برای سری M16C (تا /60)، \fBm32cm\fR برای سری M16C/80، یا \fBm32c\fR برای سری M32C/80 باشد. .IP \fB\-msim\fR 4 .IX Item "-msim" مشخص می‌کند که برنامه روی شبیه‌ساز اجرا خواهد شد. این گزینه باعث پیوند خوردن یک کتابخانهٔ زمان اجرای جایگزین می‌شود که برای مثال از ورودی/خروجی (I/O) فایل پشتیبانی می‌کند. هنگام تولید برنامه‌هایی که روی سخت‌افزار واقعی اجرا می‌شوند، نباید از این گزینه استفاده کنید؛ باید برای هر تابع ورودی/خروجی مورد نیاز، کتابخانهٔ زمان اجرای خود را ارائه دهید. .IP \fB\-memregs=\fR\fInumber\fR 4 .IX Item "-memregs=number" تعداد شبه‌ثبات‌های مبتنی بر حافظه را که GCC در طول تولید کد استفاده می‌کند، مشخص می‌سازد. این شبه‌ثبات‌ها مانند ثبات‌های واقعی استفاده می‌شوند، بنابراین یک مصالحه بین توانایی GCC در گنجاندن کد در ثبات‌های موجود و افت کاراییِ استفاده از حافظه به جای ثبات‌ها وجود دارد. توجه داشته باشید که تمام پودمان‌ها در یک برنامه باید با مقدار یکسانی برای این گزینه کامپایل شوند. به همین دلیل، نباید از این گزینه با کتابخانه‌های زمان اجرای پیش‌فرض GCC استفاده کنید. .PP \fIگزینه‌های M32R/D\fR .IX Subsection "M32R/D Options" .PP این گزینه‌های \fB\-m\fR برای معماری‌های Renesas M32R/D تعریف شده‌اند: .IP \fB\-m32r2\fR 4 .IX Item "-m32r2" تولید کد برای M32R/2. .IP \fB\-m32rx\fR 4 .IX Item "-m32rx" تولید کد برای M32R/X. .IP \fB\-m32r\fR 4 .IX Item "-m32r" تولید کد برای M32R. این مقدار پیش‌فرض است. .IP \fB\-mmodel=small\fR 4 .IX Item "-mmodel=small" فرض می‌کند همهٔ اشیاء در ۱۶ مگابایت ابتدایی حافظه قرار دارند (به طوری که آدرس‌های آن‌ها می‌تواند با دستورالعمل \f(CW\*(C`ld24\*(C'\fR بارگذاری شود)، و فرض می‌کند همهٔ زیرروال‌ها با دستورالعمل \f(CW\*(C`bl\*(C'\fR در دسترس هستند. این مقدار پیش‌فرض است. .Sp آدرس‌پذیری یک شیء خاص را می‌توان با مشخصهٔ \&\f(CW\*(C`model\*(C'\fR تعیین کرد. .IP \fB\-mmodel=medium\fR 4 .IX Item "-mmodel=medium" فرض می‌کند اشیاء ممکن است در هر کجای فضای آدرس ۳۲ بیتی باشند (کامپایلر دستورالعمل‌های \f(CW\*(C`seth/add3\*(C'\fR را برای بارگذاری آدرس‌های آن‌ها تولید می‌کند)، و فرض می‌کند همهٔ زیرروال‌ها با دستورالعمل \f(CW\*(C`bl\*(C'\fR در دسترس هستند. .IP \fB\-mmodel=large\fR 4 .IX Item "-mmodel=large" فرض می‌کند اشیاء ممکن است در هر کجای فضای آدرس ۳۲ بیتی باشند (کامپایلر دستورالعمل‌های \f(CW\*(C`seth/add3\*(C'\fR را برای بارگذاری آدرس‌های آن‌ها تولید می‌کند)، و فرض می‌کند ممکن است زیرروال‌ها با دستورالعمل \f(CW\*(C`bl\*(C'\fR در دسترس نباشند (کامپایلر توالی دستورالعمل‌های بسیار کُندتر \f(CW\*(C`seth/add3/jl\*(C'\fR را تولید می‌کند). .IP \fB\-msdata=none\fR 4 .IX Item "-msdata=none" غیرفعال کردن استفاده از ناحیهٔ داده‌های کوچک (small data area). متغیرها در یکی از بخش‌های \f(CW\*(C`.data\*(C'\fR، \f(CW\*(C`.bss\*(C'\fR یا \f(CW\*(C`.rodata\*(C'\fR قرار می‌گیرند (مگر اینکه مشخصهٔ \f(CW\*(C`section\*(C'\fR تعیین شده باشد). این مقدار پیش‌فرض است. .Sp ناحیهٔ داده‌های کوچک از بخش‌های \f(CW\*(C`.sdata\*(C'\fR و \f(CW\*(C`.sbss\*(C'\fR تشکیل شده است. اشیاء را می‌توان با مشخصهٔ \f(CW\*(C`section\*(C'\fR با استفاده از یکی از این بخش‌ها به‌طور صریح در ناحیهٔ داده‌های کوچک قرار داد. .IP \fB\-msdata=sdata\fR 4 .IX Item "-msdata=sdata" داده‌های کوچک سراسری و ایستا در ناحیهٔ داده‌های کوچک قرار می‌گیرند، اما کد ویژه‌ای برای ارجاع به آن‌ها تولید نمی‌شود. .IP \fB\-msdata=use\fR 4 .IX Item "-msdata=use" داده‌های کوچک سراسری و ایستا در ناحیهٔ داده‌های کوچک قرار می‌گیرند و دستورالعمل‌های ویژه‌ای برای ارجاع به آن‌ها تولید می‌شود. .IP "\fB\-G\fR \fInum\fR" 4 .IX Item "-G num" اشیاء سراسری و ایستای با اندازهٔ کوچک‌تر یا مساوی با \fInum\fR بایت را به جای بخش‌های معمولی data یا BSS، در بخش‌های داده‌های کوچک یا BSS قرار می‌دهد. مقدار پیش‌فرض \fInum\fR برابر با 8 است. برای اثرگذاری این گزینه، گزینهٔ \fB\-msdata\fR باید روی یکی از مقادیر \fBsdata\fR یا \fBuse\fR تنظیم شده باشد. .Sp همهٔ پودمان‌ها باید با مقدار یکسانی از \fB\-G\fR \fInum\fR کامپایل شوند. کامپایل کردن با مقادیر مختلف \fInum\fR ممکن است کار کند یا نکند؛ اگر کار نکند، پیونددهنده یک پیام خطا می‌دهد\-\-\-کد نادرست تولید نمی‌شود. .IP \fB\-mdebug\fR 4 .IX Item "-mdebug" باعث می‌شود کد ویژهٔ M32R در کامپایلر، آماری را نمایش دهد که ممکن است به اشکال‌زدایی برنامه‌ها کمک کند. .IP \fB\-malign\-loops\fR 4 .IX Item "-malign-loops" تمام حلقه‌ها را روی مرز ۳۲ بایتی هم‌تراز می‌کند. .IP \fB\-mno\-align\-loops\fR 4 .IX Item "-mno-align-loops" هم‌ترازی ۳۲ بایتی را برای حلقه‌ها اعمال نمی‌کند. این مقدار پیش‌فرض است. .IP \fB\-missue\-rate=\fR\fInumber\fR 4 .IX Item "-missue-rate=number" صدور \fInumber\fR دستورالعمل در هر چرخه. مقدار \fInumber\fR تنها می‌تواند 1 یا 2 باشد. .IP \fB\-mbranch\-cost=\fR\fInumber\fR 4 .IX Item "-mbranch-cost=number" مقدار \fInumber\fR تنها می‌تواند 1 یا 2 باشد. اگر 1 باشد، انشعاب‌ها به کد شرطی ترجیح داده می‌شوند؛ اگر 2 باشد، عکس آن صدق می‌کند. .IP \fB\-mflush\-trap=\fR\fInumber\fR 4 .IX Item "-mflush-trap=number" شمارهٔ تله (trap) مورد استفاده برای تخلیهٔ حافظهٔ نهان (cache) را مشخص می‌کند. مقدار پیش‌فرض 12 است. شماره‌های معتبر بین 0 تا 15 هستند (شامل هر دو). .IP \fB\-mno\-flush\-trap\fR 4 .IX Item "-mno-flush-trap" مشخص می‌کند که حافظهٔ نهان را نمی‌توان با استفاده از یک تله تخلیه کرد. .IP \fB\-mflush\-func=\fR\fIname\fR 4 .IX Item "-mflush-func=name" نام تابع سیستم‌عامل برای فراخوانی جهت تخلیهٔ حافظهٔ نهان را مشخص می‌کند. مقدار پیش‌فرض \fB_flush_cache\fR است، اما فراخوانی تابع تنها در صورتی استفاده می‌شود که تله‌ای در دسترس نباشد. .IP \fB\-mno\-flush\-func\fR 4 .IX Item "-mno-flush-func" نشان می‌دهد که هیچ تابع سیستم‌عاملی برای تخلیهٔ حافظهٔ نهان وجود ندارد. .PP \fIگزینه‌های M680x0\fR .IX Subsection "M680x0 Options" .PP این‌ها گزینه‌های \fB\-m\fR هستند که برای پردازنده‌های M680x0 و ColdFire تعریف شده‌اند. تنظیمات پیش‌فرض به این بستگی دارد که هنگام پیکربندی کامپایلر چه معماری‌ای انتخاب شده باشد؛ پیش‌فرض‌های رایج‌ترین انتخاب‌ها در زیر آمده است. .IP \fB\-march=\fR\fIarch\fR 4 .IX Item "-march=arch" تولید کد برای یک معماری مجموعه دستورالعمل خاص M680x0 یا ColdFire. مقادیر مجاز \fIarch\fR برای معماری‌های M680x0 عبارتند از: \fB68000\fR، \fB68010\fR، \fB68020\fR، \&\fB68030\fR، \fB68040\fR، \fB68060\fR و \fBcpu32\fR. معماری‌های ColdFire بر اساس رده‌بندی ISA شرکت Freescale انتخاب می‌شوند و مقادیر مجاز عبارتند از: \fBisaa\fR، \fBisaaplus\fR، \&\fBisab\fR و \fBisac\fR. .Sp هر زمان که GCC در حال تولید کد برای یک مقصد ColdFire باشد، ماکروی \f(CW\*(C`_\|_mcf\fR\f(CIarch\fR\f(CW_\|_\*(C'\fR را تعریف می‌کند. مقدار \fIarch\fR در این ماکرو یکی از آرگومان‌های \fB\-march\fR ارائه‌شده در بالا است. .Sp هنگامی که \fB\-march\fR و \fB\-mtune\fR با یکدیگر استفاده شوند، کدی را انتخاب می‌کنند که روی خانواده‌ای از پردازنده‌های مشابه اجرا می‌شود اما برای یک ریزمعماری خاص بهینه‌سازی شده است. .IP \fB\-mcpu=\fR\fIcpu\fR 4 .IX Item "-mcpu=cpu" تولید کد برای یک پردازندهٔ خاص M680x0 یا ColdFire. مقادیر \fIcpu\fR برای M680x0 عبارتند از: \fB68000\fR، \fB68010\fR، \fB68020\fR، \&\fB68030\fR، \fB68040\fR، \fB68060\fR، \fB68302\fR، \fB68332\fR و \fBcpu32\fR. مقادیر \fIcpu\fR برای ColdFire در جدول زیر ارائه شده است، که پردازنده‌ها را نیز در خانواده‌ها دسته‌بندی می‌کند: .RS 4 .IP "\fIخانواده\fR : آرگومان‌های \fB\-mcpu\fR" 4 .IX Item "Family : -mcpu arguments" .PD 0 .IP "\fB51\fR : \fB51\fR \fB51ac\fR \fB51ag\fR \fB51cn\fR \fB51em\fR \fB51je\fR \fB51jf\fR \fB51jg\fR \fB51jm\fR \fB51mm\fR \fB51qe\fR \fB51qm\fR" 4 .IX Item "51 : 51 51ac 51ag 51cn 51em 51je 51jf 51jg 51jm 51mm 51qe 51qm" .IP "\fB5206\fR : \fB5202\fR \fB5204\fR \fB5206\fR" 4 .IX Item "5206 : 5202 5204 5206" .IP "\fB5206e\fR : \fB5206e\fR" 4 .IX Item "5206e : 5206e" .IP "\fB5208\fR : \fB5207\fR \fB5208\fR" 4 .IX Item "5208 : 5207 5208" .IP "\fB5211a\fR : \fB5210a\fR \fB5211a\fR" 4 .IX Item "5211a : 5210a 5211a" .IP "\fB5213\fR : \fB5211\fR \fB5212\fR \fB5213\fR" 4 .IX Item "5213 : 5211 5212 5213" .IP "\fB5216\fR : \fB5214\fR \fB5216\fR" 4 .IX Item "5216 : 5214 5216" .IP "\fB52235\fR : \fB52230\fR \fB52231\fR \fB52232\fR \fB52233\fR \fB52234\fR \fB52235\fR" 4 .IX Item "52235 : 52230 52231 52232 52233 52234 52235" .IP "\fB5225\fR : \fB5224\fR \fB5225\fR" 4 .IX Item "5225 : 5224 5225" .IP "\fB52259\fR : \fB52252\fR \fB52254\fR \fB52255\fR \fB52256\fR \fB52258\fR \fB52259\fR" 4 .IX Item "52259 : 52252 52254 52255 52256 52258 52259" .IP "\fB5235\fR : \fB5232\fR \fB5233\fR \fB5234\fR \fB5235\fR \fB523x\fR" 4 .IX Item "5235 : 5232 5233 5234 5235 523x".IP "\fB5249\fR : \fB5249\fR" 4 .IX Item "5249 : 5249" .IP "\fB5250\fR : \fB5250\fR" 4 .IX Item "5250 : 5250" .IP "\fB5271\fR : \fB5270\fR \fB5271\fR" 4 .IX Item "5271 : 5270 5271" .IP "\fB5272\fR : \fB5272\fR" 4 .IX Item "5272 : 5272" .IP "\fB5275\fR : \fB5274\fR \fB5275\fR" 4 .IX Item "5275 : 5274 5275" .IP "\fB5282\fR : \fB5280\fR \fB5281\fR \fB5282\fR \fB528x\fR" 4 .IX Item "5282 : 5280 5281 5282 528x" .IP "\fB53017\fR : \fB53011\fR \fB53012\fR \fB53013\fR \fB53014\fR \fB53015\fR \fB53016\fR \fB53017\fR" 4 .IX Item "53017 : 53011 53012 53013 53014 53015 53016 53017" .IP "\fB5307\fR : \fB5307\fR" 4 .IX Item "5307 : 5307" .IP "\fB5329\fR : \fB5327\fR \fB5328\fR \fB5329\fR \fB532x\fR" 4 .IX Item "5329 : 5327 5328 5329 532x" .IP "\fB5373\fR : \fB5372\fR \fB5373\fR \fB537x\fR" 4 .IX Item "5373 : 5372 5373 537x" .IP "\fB5407\fR : \fB5407\fR" 4 .IX Item "5407 : 5407" .IP "\fB5475\fR : \fB5470\fR \fB5471\fR \fB5472\fR \fB5473\fR \fB5474\fR \fB5475\fR \fB547x\fR \fB5480\fR \fB5481\fR \fB5482\fR \fB5483\fR \fB5484\fR \fB5485\fR" 4 .IX Item "5475 : 5470 5471 5472 5473 5474 5475 547x 5480 5481 5482 5483 5484 5485" .PD .RE .RS 4 .Sp در صورتی که \fIarch\fR با \fIcpu\fR سازگار باشد، \&\fB\-mcpu=\fR\fIcpu\fR بر \&\fB\-march=\fR\fIarch\fR اولویت می‌یابد و آن را بازنویسی می‌کند. سایر ترکیب‌های \&\fB\-mcpu\fR و \fB\-march\fR رد می‌شوند. .Sp هنگامی که هدف ColdFire مشخص‌شده با \fIcpu\fR انتخاب شود، GCC ماکروی \f(CW\*(C`_\|_mcf_cpu_\fR\f(CIcpu\fR\f(CW\*(C'\fR را تعریف می‌کند. همچنین \f(CW\*(C`_\|_mcf_family_\fR\f(CIfamily\fR\f(CW\*(C'\fR را نیز تعریف می‌نماید، که مقدار \fIfamily\fR بر اساس جدول بالا تعیین می‌شود. .RE .IP \fB\-mtune=\fR\fItune\fR 4 .IX Item "-mtune=tune" کد را برای یک ریزمعماری خاص در چارچوب محدودیت‌های تعیین‌شده توسط \fB\-march\fR و \fB\-mcpu\fR بهینه‌سازی می‌کند. ریزمعماری‌های M680x0 عبارتند از: \fB68000\fR، \fB68010\fR، \&\fB68020\fR، \fB68030\fR، \fB68040\fR، \fB68060\fR و \fBcpu32\fR. ریزمعماری‌های ColdFire عبارتند از: \fBcfv1\fR، \fBcfv2\fR، \fBcfv3\fR، \fBcfv4\fR و \fBcfv4e\fR. .Sp همچنین می‌توانید از \fB\-mtune=68020\-40\fR برای کدهایی که باید نسبتاً مناسب روی اهداف 68020، 68030 و 68040 اجرا شوند استفاده کنید. \&\fB\-mtune=68020\-60\fR مشابه است اما اهداف 68060 را نیز شامل می‌شود. این دو گزینه به ترتیب همان تصمیمات بهینه‌سازی را مشابه \&\fB\-m68020\-40\fR و \fB\-m68020\-60\fR اعمال می‌کنند. .Sp هنگام بهینه‌سازی برای معماری 680x0 با عنوان \fIarch\fR، کامپایلر GCC ماکروهای \f(CW\*(C`_\|_mc\fR\f(CIarch\fR\f(CW\*(C'\fR و \f(CW\*(C`_\|_mc\fR\f(CIarch\fR\f(CW_\|_\*(C'\fR را تعریف می‌کند. همچنین \&\f(CW\*(C`mc\fR\f(CIarch\fR\f(CW\*(C'\fR را نیز تعریف می‌کند مگر اینکه گزینهٔ \fB\-ansi\fR یا یک گزینهٔ غیر گنو \fB\-std\fR استفاده شده باشد. اگر GCC برای محدوده‌ای از معماری‌ها (همان‌طور که توسط \fB\-mtune=68020\-40\fR یا \fB\-mtune=68020\-60\fR تعیین می‌شود) بهینه‌سازی انجام دهد، ماکروها را برای تک‌تک معماری‌های موجود در آن بازه تعریف خواهد کرد. .Sp همچنین GCC ماکروی \f(CW\*(C`_\|_m\fR\f(CIuarch\fR\f(CW_\|_\*(C'\fR را هنگام بهینه‌سازی برای ریزمعماری ColdFire تحت عنوان \fIuarch\fR تعریف می‌کند که در آن \fIuarch\fR یکی از آرگومان‌های ارائه‌شده در بالا است. .IP \fB\-m68000\fR 4 .IX Item "-m68000" .PD 0 .IP \fB\-mc68000\fR 4 .IX Item "-mc68000" .PD تولید خروجی برای 68000. این حالت پیش‌فرض است هنگامی که کامپایلر برای سامانه‌های مبتنی بر 68000 پیکربندی شده باشد. این گزینه معادل \fB\-march=68000\fR است. .Sp از این گزینه برای میکروکنترلرهای دارای هستهٔ 68000 یا EC000 شامل 68008، 68302، 68306، 68307، 68322، 68328 و 68356 استفاده کنید. .IP \fB\-m68010\fR 4 .IX Item "-m68010" تولید خروجی برای 68010. این حالت پیش‌فرض است هنگامی که کامپایلر برای سامانه‌های مبتنی بر 68010 پیکربندی شده باشد. این گزینه معادل \fB\-march=68010\fR است. .IP \fB\-m68020\fR 4 .IX Item "-m68020" .PD 0 .IP \fB\-mc68020\fR 4 .IX Item "-mc68020" .PD تولید خروجی برای 68020. این حالت پیش‌فرض است هنگامی که کامپایلر برای سامانه‌های مبتنی بر 68020 پیکربندی شده باشد. این گزینه معادل \fB\-march=68020\fR است. .IP \fB\-m68030\fR 4 .IX Item "-m68030" تولید خروجی برای 68030. این حالت پیش‌فرض است هنگامی که کامپایلر برای سامانه‌های مبتنی بر 68030 پیکربندی شده باشد. این گزینه معادل \&\fB\-march=68030\fR است. .IP \fB\-m68040\fR 4 .IX Item "-m68040" تولید خروجی برای 68040. این حالت پیش‌فرض است هنگامی که کامپایلر برای سامانه‌های مبتنی بر 68040 پیکربندی شده باشد. این گزینه معادل \&\fB\-march=68040\fR است. .Sp این گزینه از به‌کارگیری دستورالعمل‌های 68881/68882 که باید به صورت نرم‌افزاری بر روی 68040 شبیه‌سازی شوند، جلوگیری می‌کند. در صورتی که 68040 شما کدی برای شبیه‌سازی آن دستورالعمل‌ها ندارد، از این گزینه استفاده کنید. .IP \fB\-m68060\fR 4 .IX Item "-m68060" تولید خروجی برای 68060. این حالت پیش‌فرض است هنگامی که کامپایلر برای سامانه‌های مبتنی بر 68060 پیکربندی شده باشد. این گزینه معادل \&\fB\-march=68060\fR است. .Sp این گزینه از به‌کارگیری دستورالعمل‌های 68020 و 68881/68882 که باید به صورت نرم‌افزاری بر روی 68060 شبیه‌سازی شوند، جلوگیری می‌کند. در صورتی که 68060 شما کدی برای شبیه‌سازی آن دستورالعمل‌ها ندارد، از این گزینه استفاده کنید. .IP \fB\-mcpu32\fR 4 .IX Item "-mcpu32" تولید خروجی برای CPU32. این حالت پیش‌فرض است هنگامی که کامپایلر برای سامانه‌های مبتنی بر CPU32 پیکربندی شده باشد. این گزینه معادل \fB\-march=cpu32\fR است. .Sp از این گزینه برای میکروکنترلرهای دارای هستهٔ CPU32 یا +CPU32 شامل 68330، 68331، 68332، 68333، 68334، 68336، 68340، 68341، 68349 و 68360 استفاده کنید. .IP \fB\-m5200\fR 4 .IX Item "-m5200" تولید خروجی برای یک پردازندهٔ ColdFire 520X. این حالت پیش‌فرض است هنگامی که کامپایلر برای سامانه‌های مبتنی بر 520X پیکربندی شده باشد. این گزینه معادل \fB\-mcpu=5206\fR است، و اکنون به نفع آن گزینه منسوخ شده است. .Sp از این گزینه برای میکروکنترلرهای دارای هستهٔ 5200 شامل MCF5202، MCF5203، MCF5204 و MCF5206 استفاده کنید. .IP \fB\-m5206e\fR 4 .IX Item "-m5206e" تولید خروجی برای پردازندهٔ ColdFire 5206e. این گزینه اکنون به نفع گزینهٔ معادل \fB\-mcpu=5206e\fR منسوخ شده است. .IP \fB\-m528x\fR 4 .IX Item "-m528x" تولید خروجی برای عضوی از خانوادهٔ ColdFire 528X. این گزینه اکنون به نفع گزینهٔ معادل \&\fB\-mcpu=528x\fR منسوخ شده است. .IP \fB\-m5307\fR 4 .IX Item "-m5307" تولید خروجی برای یک پردازندهٔ ColdFire 5307. این گزینه اکنون به نفع گزینهٔ معادل \fB\-mcpu=5307\fR منسوخ شده است. .IP \fB\-m5407\fR 4 .IX Item "-m5407" تولید خروجی برای یک پردازندهٔ ColdFire 5407. این گزینه اکنون به نفع گزینهٔ معادل \fB\-mcpu=5407\fR منسوخ شده است. .IP \fB\-mcfv4e\fR 4 .IX Item "-mcfv4e" تولید خروجی برای پردازنده‌ای از خانوادهٔ ColdFire V4e (مانند 547x/548x). این شامل استفاده از دستورالعمل‌های سخت‌افزاری ممیز شناور است. این گزینه معادل \fB\-mcpu=547x\fR است و اکنون به نفع آن گزینه منسوخ شده است. .IP \fB\-m68020\-40\fR 4 .IX Item "-m68020-40" تولید خروجی برای 68040 بدون استفاده از هیچ‌یک از دستورالعمل‌های جدید. این کار منجر به کدی می‌شود که می‌تواند با کارایی نسبتاً مناسبی روی 68020/68881، 68030 یا 68040 اجرا شود. کد تولیدشده از دستورالعمل‌های 68881 که روی 68040 شبیه‌سازی می‌شوند استفاده می‌کند. .Sp این گزینه معادل \fB\-march=68020\fR \fB\-mtune=68020\-40\fR است. .IP \fB\-m68020\-60\fR 4 .IX Item "-m68020-60" تولید خروجی برای 68060 بدون استفاده از هیچ‌یک از دستورالعمل‌های جدید. این کار منجر به کدی می‌شود که می‌تواند با کارایی نسبتاً مناسبی روی 68020/68881، 68030 یا 68040 اجرا شود. کد تولیدشده از دستورالعمل‌های 68881 که روی 68060 شبیه‌سازی می‌شوند استفاده می‌کند. .Sp این گزینه معادل \fB\-march=68020\fR \fB\-mtune=68020\-60\fR است. .IP \fB\-mhard\-float\fR 4 .IX Item "-mhard-float" .PD 0 .IP \fB\-m68881\fR 4 .IX Item "-m68881" .PD تولید دستورالعمل‌های ممیز شناور. این حالت پیش‌فرض برای 68020 و بالاتر، و برای دستگاه‌های ColdFire دارای FPU است. این گزینه ماکروی \f(CW\*(C`_\|_HAVE_68881_\|_\*(C'\fR را روی اهداف M680x0 و \f(CW\*(C`_\|_mcffpu_\|_\*(C'\fR را روی اهداف ColdFire تعریف می‌کند. .IP \fB\-msoft\-float\fR 4 .IX Item "-msoft-float" دستورالعمل‌های ممیز شناور تولید نمی‌کند؛ در عوض از فراخوانی توابع کتابخانه‌ای استفاده می‌کند. این حالت پیش‌فرض برای اهداف 68000، 68010 و 68832 است. همچنین حالت پیش‌فرض برای دستگاه‌های ColdFire بدون FPU است..IP \fB\-mdiv\fR 4 .IX Item "-mdiv" .PD 0 .IP \fB\-mno\-div\fR 4 .IX Item "-mno-div" .PD دستورالعمل‌های سخت‌افزاری تقسیم و باقیمانده ColdFire را تولید می‌کند (تولید نمی‌کند). اگر \fB\-march\fR بدون \fB\-mcpu\fR استفاده شود، پیش‌فرض برای معماری‌های ColdFire مقدار «on» و برای معماری‌های M680x0 مقدار «off» است. در غیر این صورت، مقدار پیش‌فرض از پردازندهٔ هدف گرفته می‌شود (خواه پردازندهٔ پیش‌فرض باشد یا پردازنده‌ای که با \fB\-mcpu\fR مشخص شده است). به‌عنوان مثال، پیش‌فرض برای \fB\-mcpu=5206\fR برابر «off» و برای \&\fB\-mcpu=5206e\fR برابر «on» است. .Sp کامپایلر GCC هنگامی که این گزینه فعال باشد، ماکروی \f(CW\*(C`_\|_mcfhwdiv_\|_\*(C'\fR را تعریف می‌کند. .IP \fB\-mshort\fR 4 .IX Item "-mshort" نوع \f(CW\*(C`int\*(C'\fR را همانند \f(CW\*(C`short int\*(C'\fR با پهنای ۱۶ بیت در نظر می‌گیرد. علاوه بر این، پارامترهای ارسالی بر روی پشته نیز حتی در اهدافی که API آن‌ها ارتقا به ۳۲ بیت را الزامی کرده است، بر روی مرز ۱۶ بیتی تراز می‌شوند. .IP \fB\-mno\-short\fR 4 .IX Item "-mno-short" نوع \f(CW\*(C`int\*(C'\fR را با پهنای ۱۶ بیت در نظر نمی‌گیرد. این حالت پیش‌فرض است. .IP \fB\-mnobitfield\fR 4 .IX Item "-mnobitfield" .PD 0 .IP \fB\-mno\-bitfield\fR 4 .IX Item "-mno-bitfield" .PD از دستورالعمل‌های میدان بیتی (bit-field) استفاده نمی‌کند. گزینه‌های \fB\-m68000\fR، \fB\-mcpu32\fR و \fB\-m5200\fR مستلزم \fB\-mnobitfield\fR هستند. .IP \fB\-mbitfield\fR 4 .IX Item "-mbitfield" از دستورالعمل‌های میدان بیتی استفاده می‌کند. گزینهٔ \fB\-m68020\fR مستلزم \&\fB\-mbitfield\fR است. اگر از پیکربندی طراحی‌شده برای یک 68020 استفاده کنید، این حالت پیش‌فرض است. .IP \fB\-mrtd\fR 4 .IX Item "-mrtd" از قرارداد فراخوانی تابع متفاوتی استفاده می‌کند که در آن، توابعی با تعداد ثابتی از آرگومان‌ها با استفاده از دستورالعمل \f(CW\*(C`rtd\*(C'\fR بازمی‌گردند؛ دستوری که هنگام بازگشت، آرگومان‌های آن‌ها را از پشته برمی‌دارد. این کار یک دستورالعمل در فراخواننده صرفه‌جویی می‌کند زیرا دیگر نیازی به خارج کردن آرگومان‌ها در آنجا نیست. .Sp این قرارداد فراخوانی با آنچه به‌طور معمول در Unix استفاده می‌شود ناسازگار است، بنابراین اگر نیاز به فراخوانی کتابخانه‌های کامپایل‌شده با کامپایلر Unix دارید، نمی‌توانید از آن استفاده کنید. .Sp همچنین، باید اعلان اولیهٔ (prototype) همهٔ توابعی را که تعداد متغیری از آرگومان‌ها را دریافت می‌کنند (از جمله \f(CW\*(C`printf\*(C'\fR) مشخص کنید؛ در غیر این صورت، برای فراخوانی آن توابع کدی نادرست تولید می‌شود. .Sp علاوه بر این، اگر تابعی را با آرگومان‌های بیش از حد فراخوانی کنید، کد به‌شدت نادرستی حاصل خواهد شد. (به‌طور معمول، آرگومان‌های اضافی بدون هیچ مشکلی نادیده گرفته می‌شوند.) .Sp دستورالعمل \f(CW\*(C`rtd\*(C'\fR توسط پردازنده‌های 68010، 68020، 68030، 68040، 68060 و CPU32 پشتیبانی می‌شود، اما توسط 68000 یا 5200 پشتیبانی نمی‌شود. .Sp پیش‌فرض \fB\-mno\-rtd\fR است. .IP \fB\-malign\-int\fR 4 .IX Item "-malign-int" .PD 0 .IP \fB\-mno\-align\-int\fR 4 .IX Item "-mno-align-int" .PD کنترل می‌کند که آیا GCC متغیرهای \f(CW\*(C`int\*(C'\fR، \f(CW\*(C`long\*(C'\fR، \f(CW\*(C`long long\*(C'\fR، \&\f(CW\*(C`float\*(C'\fR، \f(CW\*(C`double\*(C'\fR و \f(CW\*(C`long double\*(C'\fR را بر روی یک مرز ۳۲ بیتی تراز کند (\fB\-malign\-int\fR) یا یک مرز ۱۶ بیتی (\fB\-mno\-align\-int\fR). تراز کردن متغیرها بر روی مرزهای ۳۲ بیتی، به قیمت مصرف حافظهٔ بیشتر، کدی تولید می‌کند که روی پردازنده‌هایی با گذرگاه‌های ۳۲ بیتی تا حدی سریع‌تر اجرا می‌شود. .Sp \&\fBهشدار:\fR اگر از گزینهٔ \fB\-malign\-int\fR استفاده کنید، GCC ساختارهای حاوی انواع فوق را متفاوت با بیشتر مشخصات منتشرشدهٔ رابط باینری برنامه کاربردی (ABI) برای m68k تراز می‌کند. .Sp به‌جای استفاده از یک جدول آفست سراسری (GOT)، مستقیماً از حالت آدرس‌دهی وابسته به pc پردازندهٔ 68000 استفاده می‌کند. در حال حاضر، این گزینه مستلزم \fB\-fpic\fR است که حداکثر یک آفست ۱۶ بیتی را برای آدرس‌دهی وابسته به pc مجاز می‌داند. در حال حاضر \fB\-fPIC\fR به همراه \fB\-mpcrel\fR پشتیبانی نمی‌شود، اگرچه ممکن است این قابلیت برای پردازنده‌های 68020 و بالاتر پشتیبانی گردد. .IP \fB\-mno\-strict\-align\fR 4 .IX Item "-mno-strict-align" .PD 0 .IP \fB\-mstrict\-align\fR 4 .IX Item "-mstrict-align" .PD فرض نمی‌کند (فرض می‌کند) که ارجاعات حافظهٔ ترازنشده توسط سیستم مدیریت می‌شوند. .IP \fB\-msep\-data\fR 4 .IX Item "-msep-data" کدی تولید می‌کند که امکان قرارگیری بخش داده (data segment) در ناحیه‌ای از حافظه متفاوت از بخش کد متنی (text segment) را فراهم می‌آورد. این امر امکان اجرای درجا (execute-in-place) را در محیطی بدون مدیریت حافظهٔ مجازی میسر می‌سازد. این گزینه مستلزم \&\fB\-fPIC\fR است. .IP \fB\-mno\-sep\-data\fR 4 .IX Item "-mno-sep-data" کدی تولید می‌کند که فرض می‌کند بخش داده در ادامهٔ بخش کد متنی قرار دارد. این حالت پیش‌فرض است. .IP \fB\-mid\-shared\-library\fR 4 .IX Item "-mid-shared-library" کدی تولید می‌کند که از کتابخانه‌های مشترک از طریق روش شناسهٔ کتابخانه (library ID) پشتیبانی می‌کند. این قابلیت امکان اجرای درجا و استفاده از کتابخانه‌های مشترک را در محیطی بدون مدیریت حافظهٔ مجازی فراهم می‌سازد. این گزینه مستلزم \fB\-fPIC\fR است. .IP \fB\-mno\-id\-shared\-library\fR 4 .IX Item "-mno-id-shared-library" کدی تولید می‌کند که فرض را بر استفاده از کتابخانه‌های مشترک مبتنی بر شناسه نمی‌گذارد. این حالت پیش‌فرض است. .IP \fB\-mshared\-library\-id=n\fR 4 .IX Item "-mshared-library-id=n" شماره شناسایی کتابخانهٔ مشترک مبتنی بر شناسه‌ای را که در حال کامپایل است مشخص می‌کند. تعیین مقدار 0 کدی فشرده‌تر تولید می‌کند؛ تعیین مقادیر دیگر تخصیص آن شماره را به کتابخانهٔ فعلی تحمیل می‌کند، اما از نظر فضا یا زمان کارآمدتر از نادیده گرفتن این گزینه نیست. .IP \fB\-mxgot\fR 4 .IX Item "-mxgot" .PD 0 .IP \fB\-mno\-xgot\fR 4 .IX Item "-mno-xgot" .PD هنگام تولید کد مستقل از موقعیت (position-independent code) برای ColdFire، کدی تولید می‌کند که در صورت داشتن بیش از ۸۱۹۲ مدخل در جدول GOT نیز کار کند. این کد بزرگ‌تر و کندتر از کدی است که بدون این گزینه تولید می‌شود. در پردازنده‌های M680x0، این گزینه مورد نیاز نیست؛ \fB\-fPIC\fR کفایت می‌کند. .Sp به‌طور معمول GCC از یک دستورالعمل منفرد برای بارگذاری مقادیر از GOT استفاده می‌کند. هرچند این شیوه نسبتاً کارآمد است، اما تنها در صورتی کار می‌کند که اندازهٔ GOT کمتر از حدود 64k باشد. هر اندازه‌ای بزرگ‌تر از آن باعث می‌شود که پیونددهنده خطایی مانند زیر گزارش دهد: .Sp .Vb 1 \& relocation truncated to fit: R_68K_GOT16O foobar .Ve .Sp اگر این اتفاق افتاد، باید کد خود را با \fB\-mxgot\fR بازکامپایل کنید. در این صورت باید با GOTهای بسیار بزرگ کار کند. با این حال، کدی که با \&\fB\-mxgot\fR تولید می‌شود بازدهی کمتری دارد، زیرا برای دریافت مقدار یک نماد سراسری به ۴ دستورالعمل نیاز دارد. .Sp توجه داشته باشید که برخی از پیونددهنده‌ها، از جمله نگارش‌های جدیدتر پیونددهندهٔ GNU linker، می‌توانند چندین GOT ایجاد کنند و مدخل‌های GOT را مرتب نمایند. اگر چنین پیونددهنده‌ای دارید، تنها زمانی باید از \fB\-mxgot\fR استفاده کنید که یک فایل شیء (object file) منفرد را کامپایل می‌کنید که به بیش از ۸۱۹۲ مدخل GOT دسترسی دارد؛ تعداد بسیار کمی از آن‌ها چنین هستند. .Sp این گزینه‌ها هیچ اثری ندارند مگر اینکه GCC در حال تولید کد مستقل از موقعیت باشد. .IP \fB\-mlong\-jump\-table\-offsets\fR 4 .IX Item "-mlong-jump-table-offsets" از آفست‌های ۳۲ بیتی در جدول‌های \f(CW\*(C`switch\*(C'\fR استفاده می‌کند. پیش‌فرض، استفاده از آفست‌های ۱۶ بیتی است. .PP \fIگزینه‌های MCore\fR .IX Subsection "MCore Options" .PP این‌ها گزینه‌های \fB\-m\fR تعریف‌شده برای پردازنده‌های Motorola M*Core هستند. .IP \fB\-mhardlit\fR 4 .IX Item "-mhardlit" .PD 0 .IP \fB\-mno\-hardlit\fR 4 .IX Item "-mno-hardlit" .PD اگر قرار دادن ثوابت در دو دستورالعمل یا کمتر ممکن باشد، آن‌ها را به‌صورت درون‌خطی (inline) در جریان کد قرار می‌دهد. .IP \fB\-mdiv\fR 4 .IX Item "-mdiv" .PD 0 .IP \fB\-mno\-div\fR 4 .IX Item "-mno-div" .PD از دستورالعمل تقسیم استفاده می‌کند. (به‌طور پیش‌فرض فعال است). .IP \fB\-mrelax\-immediate\fR 4 .IX Item "-mrelax-immediate" .PD 0 .IP \fB\-mno\-relax\-immediate\fR 4 .IX Item "-mno-relax-immediate" .PD مقادیر بی‌واسطه (immediate) با اندازهٔ دلخواه را در عملیات بیتی مجاز می‌شمارد. .IP \fB\-mwide\-bitfields\fR 4 .IX Item "-mwide-bitfields".PD 0 .IP \fB\-mno\-wide\-bitfields\fR 4 .IX Item "-mno-wide-bitfields" .PD همیشه میدان‌های بیتی (bit-fields) را هم‌اندازه با \f(CW\*(C`int\*(C'\fR در نظر می‌گیرد. .IP \fB\-m4byte\-functions\fR 4 .IX Item "-m4byte-functions" .PD 0 .IP \fB\-mno\-4byte\-functions\fR 4 .IX Item "-mno-4byte-functions" .PD همهٔ توابع را مجبور می‌کند روی یک مرز ۴ بایتی هم‌تراز شوند. .IP \fB\-mcallgraph\-data\fR 4 .IX Item "-mcallgraph-data" .PD 0 .IP \fB\-mno\-callgraph\-data\fR 4 .IX Item "-mno-callgraph-data" .PD اطلاعات گراف فراخوانی (callgraph) را تولید می‌کند. .IP \fB\-mslow\-bytes\fR 4 .IX Item "-mslow-bytes" .PD 0 .IP \fB\-mno\-slow\-bytes\fR 4 .IX Item "-mno-slow-bytes" .PD هنگام خواندن مقادیر بایتی، دسترسی در اندازهٔ کلمه (word) را ترجیح می‌دهد. .IP \fB\-mlittle\-endian\fR 4 .IX Item "-mlittle-endian" .PD 0 .IP \fB\-mbig\-endian\fR 4 .IX Item "-mbig-endian" .PD تولید کد برای یک مقصد little\-endian. .IP \fB\-m210\fR 4 .IX Item "-m210" .PD 0 .IP \fB\-m340\fR 4 .IX Item "-m340" .PD تولید کد برای پردازندهٔ 210. .IP \fB\-mno\-lsim\fR 4 .IX Item "-mno-lsim" فرض می‌کند که پشتیبانی زمان اجرا فراهم شده است و بنابراین کتابخانهٔ شبیه‌ساز (\fIlibsim.a)\fR را از خط فرمان پیونددهنده حذف می‌کند. .IP \fB\-mstack\-increment=\fR\fIsize\fR 4 .IX Item "-mstack-increment=size" بیشینهٔ مقدار را برای یک عملیات افزایش پشته تعیین می‌کند. مقادیر بزرگ می‌توانند سرعت برنامه‌هایی را که شامل توابعی با نیاز به فضای پشتهٔ زیاد هستند افزایش دهند، اما اگر پشته بیش از حد گسترش یابد، ممکن است خطای تقسیم‌بندی (segmentation fault) نیز ایجاد کنند. مقدار پیش‌فرض 0x1000 است. .PP \fIگزینه‌های MicroBlaze\fR .IX Subsection "MicroBlaze Options" .IP \fB\-msoft\-float\fR 4 .IX Item "-msoft-float" استفاده از شبیه‌سازی نرم‌افزاری برای ممیز شناور (پیش‌فرض). .IP \fB\-mhard\-float\fR 4 .IX Item "-mhard-float" استفاده از دستورالعمل‌های سخت‌افزاری ممیز شناور. .IP \fB\-mmemcpy\fR 4 .IX Item "-mmemcpy" انتقال‌های بلوکی بهینه‌سازی نشوند، از \f(CW\*(C`memcpy\*(C'\fR استفاده شود. .IP \fB\-mno\-clearbss\fR 4 .IX Item "-mno-clearbss" این گزینه منسوخ شده است. به‌جای آن از \fB\-fno\-zero\-initialized\-in\-bss\fR استفاده کنید. .IP \fB\-mcpu=\fR\fIcpu\-type\fR 4 .IX Item "-mcpu=cpu-type" استفاده از ویژگی‌ها و زمان‌بندی کد برای پردازندهٔ داده‌شده (CPU). مقادیر پشتیبانی‌شده در قالب \fBv\fR\fIX\fR\fB.\fR\fIYY\fR\fB.\fR\fIZ\fR هستند، که در آن \fIX\fR نسخهٔ اصلی، \fIYY\fR نسخهٔ فرعی، و \&\fIZ\fR کد سازگاری است. مقادیر نمونه عبارتند از \fBv3.00.a\fR، \&\fBv4.00.b\fR، \fBv5.00.a\fR، \fBv5.00.b\fR، \fBv6.00.a\fR. .IP \fB\-mxl\-soft\-mul\fR 4 .IX Item "-mxl-soft-mul" استفاده از شبیه‌سازی نرم‌افزاری ضرب (پیش‌فرض). .IP \fB\-mxl\-soft\-div\fR 4 .IX Item "-mxl-soft-div" استفاده از شبیه‌سازی نرم‌افزاری برای تقسیم (پیش‌فرض). .IP \fB\-mxl\-barrel\-shift\fR 4 .IX Item "-mxl-barrel-shift" استفاده از جابه‌جاکنندهٔ بشکه‌ای سخت‌افزاری (barrel shifter). .IP \fB\-mxl\-pattern\-compare\fR 4 .IX Item "-mxl-pattern-compare" استفاده از دستورالعمل‌های مقایسهٔ الگو. .IP \fB\-msmall\-divides\fR 4 .IX Item "-msmall-divides" استفاده از بهینه‌سازی جستجوی جدول برای تقسیم اعداد صحیح علامت‌دار کوچک. .IP \fB\-mxl\-stack\-check\fR 4 .IX Item "-mxl-stack-check" این گزینه منسوخ شده است. به‌جای آن از \fB\-fstack\-check\fR استفاده کنید. .IP \fB\-mxl\-gp\-opt\fR 4 .IX Item "-mxl-gp-opt" استفاده از بخش‌های \f(CW\*(C`.sdata\*(C'\fR/\f(CW\*(C`.sbss\*(C'\fR وابسته به GP. .IP \fB\-mxl\-multiply\-high\fR 4 .IX Item "-mxl-multiply-high" استفاده از دستورالعمل‌های ضرب بالا برای بخش بالاییِ ضرب 32x32. .IP \fB\-mxl\-float\-convert\fR 4 .IX Item "-mxl-float-convert" استفاده از دستورالعمل‌های سخت‌افزاری تبدیل ممیز شناور. .IP \fB\-mxl\-float\-sqrt\fR 4 .IX Item "-mxl-float-sqrt" استفاده از دستورالعمل سخت‌افزاری جذر ممیز شناور. .IP \fB\-mbig\-endian\fR 4 .IX Item "-mbig-endian" تولید کد برای یک مقصد big\-endian. .IP \fB\-mlittle\-endian\fR 4 .IX Item "-mlittle-endian" تولید کد برای یک مقصد little\-endian. .IP \fB\-mxl\-reorder\fR 4 .IX Item "-mxl-reorder" استفاده از دستورالعمل‌های بازآرایی (swap و بارگذاری/ذخیرهٔ بایت معکوس). .IP \fB\-mxl\-mode\-\fR\fIapp\-model\fR 4 .IX Item "-mxl-mode-app-model" انتخاب مدل برنامهٔ \fIapp\-model\fR. مدل‌های معتبر عبارتند از: .RS 4 .IP \fBexecutable\fR 4 .IX Item "executable" فایل اجرایی عادی (پیش‌فرض)، از کد راه‌اندازی \fIcrt0.o\fR استفاده می‌کند. .IP \fBxmdstub\fR 4 .IX Item "xmdstub" برای استفاده به همراه عامل اشکال‌زدایی مداخله‌گر نرم‌افزاری مبتنی بر Xilinx Microprocessor Debugger (XMD) موسوم به xmdstub. این مدل از فایل راه‌اندازی \&\fIcrt1.o\fR استفاده می‌کند و نشانی آغازین برنامه را روی 0x800 تنظیم می‌نماید. .IP \fBbootstrap\fR 4 .IX Item "bootstrap" برای برنامه‌هایی که با استفاده از یک بوت‌لودر بارگذاری می‌شوند. این مدل از فایل راه‌اندازی \fIcrt2.o\fR استفاده می‌کند که شامل کنترل‌کنندهٔ بردار بازنشانی پردازنده نیست. این حالت برای انتقال کنترل هنگام بازنشانی پردازنده به بوت‌لودر به‌جای برنامه مناسب است. .IP \fBnovectors\fR 4 .IX Item "novectors" برای برنامه‌هایی که به هیچ‌یک از بردارهای MicroBlaze نیاز ندارند. این گزینه ممکن است برای برنامه‌هایی که درون یک برنامهٔ نظارتی اجرا می‌شوند مفید باشد. این مدل از \fIcrt3.o\fR به‌عنوان فایل راه‌اندازی استفاده می‌کند. .RE .RS 4 .Sp گزینهٔ \fB\-xl\-mode\-\fR\fIapp\-model\fR یک نام مستعار منسوخ‌شده برای \&\fB\-mxl\-mode\-\fR\fIapp\-model\fR است. .RE .IP \fB\-mpic\-data\-is\-text\-relative\fR 4 .IX Item "-mpic-data-is-text-relative" فرض می‌کند که میزان جابه‌جایی میان بخش‌های text و data در زمان پیوند ایستا ثابت است. از آنجا که آدرس‌دهی مبتنی بر PC پشتیبانی نمی‌شود، این ویژگی اجازه می‌دهد داده‌ها به‌جای GOT، از طریق آفست از آدرس ابتدای text مورد ارجاع قرار گیرند. .PP \fIگزینه‌های MIPS\fR .IX Subsection "MIPS Options" .IP \fB\-EB\fR 4 .IX Item "-EB" تولید کد big\-endian. .IP \fB\-EL\fR 4 .IX Item "-EL" تولید کد little\-endian. این مقدار پیش‌فرض برای پیکربندی‌های \fBmips*el\-*\-*\fR است. .IP \fB\-march=\fR\fIarch\fR 4 .IX Item "-march=arch" تولید کدی که بر روی \fIarch\fR اجرا شود؛ این مقدار می‌تواند نام یک معماری مجموعه دستورالعمل (ISA) عمومی MIPS، یا نام یک پردازندهٔ خاص باشد. نام‌های ISA عبارتند از: \&\fBmips1\fR، \fBmips2\fR، \fBmips3\fR، \fBmips4\fR، \&\fBmips32\fR، \fBmips32r2\fR، \fBmips32r3\fR، \fBmips32r5\fR، \&\fBmips32r6\fR، \fBmips64\fR، \fBmips64r2\fR، \fBmips64r3\fR، \&\fBmips64r5\fR و \fBmips64r6\fR. نام‌های پردازنده عبارتند از: \&\fB4kc\fR، \fB4km\fR، \fB4kp\fR، \fB4ksc\fR، \&\fB4kec\fR، \fB4kem\fR، \fB4kep\fR، \fB4ksd\fR، \&\fB5kc\fR، \fB5kf\fR، \&\fB20kc\fR، \&\fB24kc\fR، \fB24kf2_1\fR، \fB24kf1_1\fR، \&\fB24kec\fR، \fB24kef2_1\fR، \fB24kef1_1\fR، \&\fB34kc\fR، \fB34kf2_1\fR، \fB34kf1_1\fR، \fB34kn\fR، \&\fB74kc\fR، \fB74kf2_1\fR، \fB74kf1_1\fR، \fB74kf3_2\fR، \&\fB1004kc\fR، \fB1004kf2_1\fR، \fB1004kf1_1\fR، \&\fBi6400\fR، \fBi6500\fR، \&\fBinteraptiv\fR، \&\fBloongson2e\fR، \fBloongson2f\fR، \fBloongson3a\fR، \fBgs464\fR، \&\fBgs464e\fR، \fBgs264e\fR، \&\fBm4k\fR، \&\fBm14k\fR، \fBm14kc\fR، \fBm14ke\fR، \fBm14kec\fR، \&\fBm5100\fR، \fBm5101\fR، \&\fBocteon\fR، \fBocteon+\fR، \fBocteon2\fR، \fBocteon3\fR، \&\fBorion\fR، \&\fBp5600\fR، \fBp6600\fR، \&\fBr2000\fR، \fBr3000\fR، \fBr3900\fR، \fBr4000\fR، \fBr4400\fR، \&\fBr4600\fR، \fBr4650\fR، \fBr4700\fR، \fBr5900\fR، \&\fBr6000\fR، \fBr8000\fR، \&\fBrm7000\fR، \fBrm9000\fR، \&\fBr10000\fR، \fBr12000\fR، \fBr14000\fR، \fBr16000\fR، \&\fBsb1\fR، \&\fBsr71000\fR، \&\fBvr4100\fR، \fBvr4111\fR، \fBvr4120\fR، \fBvr4130\fR، \fBvr4300\fR، \&\fBvr5000\fR، \fBvr5400\fR، \fBvr5500\fR، \&\fBxlr\fR و \fBxlp\fR. مقدار ویژهٔ \fBfrom\-abi\fR سازگارترین معماری را برای ABI انتخاب‌شده برمی‌گزیند (یعنی \&\fBmips1\fR برای ABIهای ۳۲ بیتی و \fBmips3\fR برای ABIهای ۶۴ بیتی). .Sp زنجیره ابزار محلی Linux/GNU همچنین از مقدار \fBnative\fR پشتیبانی می‌کند که بهترین گزینهٔ معماری را برای پردازندهٔ میزبان برمی‌گزیند. \&\fB\-march=native\fR در صورتی که GCC پردازنده را شناسایی نکند هیچ اثری نخواهد داشت. .Sp در نام پردازنده‌ها، \fB000\fR انتهایی می‌تواند به‌صورت \fBk\fR مخفف شود (برای نمونه، \fB\-march=r2k\fR). پیشوندها اختیاری هستند و \&\fBvr\fR ممکن است به‌صورت \fBr\fR نوشته شود. .Sp نام‌هایی به شکل \fIn\fR\fBf2_1\fR به پردازنده‌هایی با FPUهایی اشاره دارند که سرعت کلاک آن‌ها نصف نرخ هسته است، نام‌هایی به شکل \&\fIn\fR\fBf1_1\fR به پردازنده‌هایی با FPUهایی اشاره دارند که سرعت کلاک آن‌ها برابر با نرخ هسته است، و نام‌هایی به شکل \fIn\fR\fBf3_2\fR به پردازنده‌هایی با FPUهایی اشاره دارند که نرخ کلاک آن‌ها نسبت 3:2 با هسته دارد. به دلایل سازگاری، \fIn\fR\fBf\fR به‌عنوان مترادفی برای \fIn\fR\fBf2_1\fR پذیرفته می‌شود، در حالی که \fIn\fR\fBx\fR و \fIb\fR\fBfx\fR به‌عنوان مترادف‌هایی برای \fIn\fR\fBf1_1\fR پذیرفته می‌شوند. .Sp کامپایلر GCC دو ماکرو را بر اساس مقدار این گزینه تعریف می‌کند. نخستین مورد \f(CW\*(C`_MIPS_ARCH\*(C'\fR است که نام معماری هدف را به‌صورت یک رشته مشخص می‌کند. دومین ماکرو به صورت \f(CW\*(C`_MIPS_ARCH_\fR\f(CIfoo\fR\f(CW\*(C'\fR است، که در آن \fIfoo\fR مقدار بزرگ‌نویسی‌شدهٔ \f(CW\*(C`_MIPS_ARCH\*(C'\fR است. برای نمونه، \fB\-march=r2000\fR مقدار \f(CW\*(C`_MIPS_ARCH\*(C'\fR را روی \f(CW"r2000"\fR قرار می‌دهد و ماکروی \f(CW\*(C`_MIPS_ARCH_R2000\*(C'\fR را تعریف می‌کند. .Sp توجه داشته باشید که ماکروی \f(CW\*(C`_MIPS_ARCH\*(C'\fR از نام‌های پردازندهٔ ارائه‌شده در بالا استفاده می‌کند. به عبارت دیگر، پیشوند کامل را در بر دارد و \fB000\fR را به‌صورت \fBk\fR مخفف نمی‌کند. در صورت استفاده از \fBfrom\-abi\fR، این ماکرو معماری تعیین‌شده (یا \f(CW"mips1"\fR یا \&\f(CW"mips3"\fR) را مشخص می‌کند. همچنین زمانی که هیچ گزینهٔ \&\fB\-march\fR داده نشده باشد، نام معماری پیش‌فرض را تعیین می‌نماید..IP \fB\-mtune=\fR\fIarch\fR 4 .IX Item "-mtune=arch" بهینه‌سازی برای \fIarch\fR. در میان موارد دیگر، این گزینه نحوه زمان‌بندی دستورالعمل‌ها و هزینه برآوردشده عملیات حسابی را کنترل می‌کند. فهرست مقادیر \fIarch\fR مشابه با مقادیر \&\fB\-march\fR است. .Sp هنگامی که از این گزینه استفاده نشود، GCC برای پردازنده‌ای که توسط \fB\-march\fR مشخص شده است بهینه‌سازی می‌کند. با استفاده هم‌زمان از \fB\-march\fR و \&\fB\-mtune\fR، می‌توان کدی تولید کرد که روی یک خانواده از پردازنده‌ها اجرا شود، اما کد را برای یکی از اعضای خاص آن خانواده بهینه‌سازی نمود. .Sp گزینه \&\fB\-mtune\fR ماکروهای \f(CW\*(C`_MIPS_TUNE\*(C'\fR و \&\f(CW\*(C`_MIPS_TUNE_\fR\f(CIfoo\fR\f(CW\*(C'\fR را تعریف می‌کند، که مشابه ماکروهای \&\fB\-march\fR که در بالا توضیح داده شدند عمل می‌کنند. .IP \fB\-mips1\fR 4 .IX Item "-mips1" معادل با \fB\-march=mips1\fR. .IP \fB\-mips2\fR 4 .IX Item "-mips2" معادل با \fB\-march=mips2\fR. .IP \fB\-mips3\fR 4 .IX Item "-mips3" معادل با \fB\-march=mips3\fR. .IP \fB\-mips4\fR 4 .IX Item "-mips4" معادل با \fB\-march=mips4\fR. .IP \fB\-mips32\fR 4 .IX Item "-mips32" معادل با \fB\-march=mips32\fR. .IP \fB\-mips32r3\fR 4 .IX Item "-mips32r3" معادل با \fB\-march=mips32r3\fR. .IP \fB\-mips32r5\fR 4 .IX Item "-mips32r5" معادل با \fB\-march=mips32r5\fR. .IP \fB\-mips32r6\fR 4 .IX Item "-mips32r6" معادل با \fB\-march=mips32r6\fR. .IP \fB\-mips64\fR 4 .IX Item "-mips64" معادل با \fB\-march=mips64\fR. .IP \fB\-mips64r2\fR 4 .IX Item "-mips64r2" معادل با \fB\-march=mips64r2\fR. .IP \fB\-mips64r3\fR 4 .IX Item "-mips64r3" معادل با \fB\-march=mips64r3\fR. .IP \fB\-mips64r5\fR 4 .IX Item "-mips64r5" معادل با \fB\-march=mips64r5\fR. .IP \fB\-mips64r6\fR 4 .IX Item "-mips64r6" معادل با \fB\-march=mips64r6\fR. .IP \fB\-mips16\fR 4 .IX Item "-mips16" .PD 0 .IP \fB\-mno\-mips16\fR 4 .IX Item "-mno-mips16" .PD تولید (عدم تولید) کد MIPS16. اگر GCC معماری MIPS32 یا MIPS64 را هدف قرار داده باشد، از MIPS16e ASE استفاده می‌کند. .Sp تولید کد MIPS16 را می‌توان به ازای هر تابع نیز با استفاده از ویژگی‌های \f(CW\*(C`mips16\*(C'\fR و \f(CW\*(C`nomips16\*(C'\fR کنترل کرد. .IP \fB\-mmips16e2\fR 4 .IX Item "-mmips16e2" .PD 0 .IP \fB\-mno\-mips16e2\fR 4 .IX Item "-mno-mips16e2" .PD استفاده (عدم استفاده) از MIPS16e2 ASE. این گزینه رفتار گزینه \fB\-mips16\fR را به نحوی تغییر می‌دهد که MIPS16e2 ASE را هدف قرار دهد. .IP \fB\-mflip\-mips16\fR 4 .IX Item "-mflip-mips16" تولید کد MIPS16 روی توابع به صورت یک‌درمیان. این گزینه برای آزمون رگرسیون تولید کد ترکیبی MIPS16/غیر\-MIPS16 ارائه شده است، و برای استفاده عادی در کامپایل کد کاربر در نظر گرفته نشده است. .IP \fB\-minterlink\-compressed\fR 4 .IX Item "-minterlink-compressed" .PD 0 .IP \fB\-mno\-interlink\-compressed\fR 4 .IX Item "-mno-interlink-compressed" .PD الزام (عدم الزام) به اینکه کدی که از ISA استاندارد (فشرده‌نشده) MIPS استفاده می‌کند، با کدهای MIPS16 و microMIPS از نظر پیونددهی سازگار باشد، و برعکس. .Sp برای مثال، کدی که از رمزگذاری استاندارد ISA استفاده می‌کند نمی‌تواند مستقیماً به کد MIPS16 یا microMIPS پرش کند؛ بلکه باید از یک فراخوانی یا یک پرش غیرمستقیم استفاده نماید. بنابراین \&\fB\-minterlink\-compressed\fR پرش‌های مستقیم را غیرفعال می‌کند مگر اینکه GCC بداند مقصد پرش فشرده نیست. .IP \fB\-minterlink\-mips16\fR 4 .IX Item "-minterlink-mips16" .PD 0 .IP \fB\-mno\-interlink\-mips16\fR 4 .IX Item "-mno-interlink-mips16" .PD نام‌های مستعار \fB\-minterlink\-compressed\fR و \&\fB\-mno\-interlink\-compressed\fR. این گزینه‌ها قبل از microMIPS ASE پدید آمده‌اند و جهت سازگاری با نسخه‌های پیشین حفظ شده‌اند. .IP \fB\-mabi=32\fR 4 .IX Item "-mabi=32" .PD 0 .IP \fB\-mabi=o64\fR 4 .IX Item "-mabi=o64" .IP \fB\-mabi=n32\fR 4 .IX Item "-mabi=n32" .IP \fB\-mabi=64\fR 4 .IX Item "-mabi=64" .IP \fB\-mabi=eabi\fR 4 .IX Item "-mabi=eabi" .PD تولید کد برای ABI داده‌شده. .Sp توجه داشته باشید که EABI دارای دو گونه ۳۲\-بیتی و ۶۴\-بیتی است. GCC معمولاً هنگامی که یک معماری ۶۴\-بیتی را انتخاب می‌کنید، کد ۶۴\-بیتی تولید می‌کند، اما می‌توانید به جای آن از \fB\-mgp32\fR برای دریافت کد ۳۲\-بیتی استفاده کنید. .Sp برای کسب اطلاعات درباره O64 ABI، به <\fBhttps://gcc.gnu.org/projects/mipso64\-abi.html\fR> مراجعه کنید. .Sp ‏GCC از گونه‌ای از o32 ABI پشتیبانی می‌کند که در آن ثبات‌های ممیز شناور به جای ۳۲ بیت، ۶۴ بیت پهنا دارند. می‌توانید این ترکیب را با \&\fB\-mabi=32\fR \fB\-mfp64\fR انتخاب کنید. این ABI به دستورالعمل‌های \f(CW\*(C`mthc1\*(C'\fR و \f(CW\*(C`mfhc1\*(C'\fR متکی است و بنابراین فقط برای پردازنده‌های MIPS32R2، MIPS32R3 و MIPS32R5 پشتیبانی می‌شود. .Sp تخصیص ثبات‌ها برای آرگومان‌ها و مقادیر بازگشتی یکسان باقی می‌ماند، اما هر مقدار اسکالر به جای یک جفت ثبات ۳۲\-بیتی، در یک ثبات منفرد ۶۴\-بیتی ارسال می‌شود. به عنوان مثال، مقادیر ممیز شناور اسکالر فقط در \fR\f(CB$f0\fR\fB\fR بازگردانده می‌شوند، نه در یک جفت \&\fB\fR\f(CB$f0\fR\fB\fR/\fB\fR\f(CB$f1\fR\fB\fR. مجموعه ثبات‌های ذخیره‌شده حین فراخوانی نیز از این جهت یکسان می‌ماند که ثبات‌های با دقت مضاعف با شماره زوج ذخیره می‌شوند. .Sp دو گونه دیگر از o32 ABI برای تسهیل انتقال از ثبات‌های ۳۲\-بیتی به ۶۴\-بیتی پشتیبانی می‌شوند. این گونه‌ها عبارتند از FPXX (\fB\-mfpxx\fR) و FP64A (\fB\-mfp64\fR \fB\-mno\-odd\-spreg\fR). پسوند FPXX الزام می‌کند که تمامی کدها هنگام اجرا با استفاده از ثبات‌های ۳۲\-بیتی یا ۶۴\-بیتی به درستی اجرا شوند. این کد می‌تواند با FP32 یا FP64 پیوند متقابل یابد، اما نه هر دو. پسوند FP64A مشابه پسوند FP64 است اما استفاده از ثبات‌های با دقت تکی شماره فرد را ممنوع می‌کند. این گزینه می‌تواند در کنار حالت \f(CW\*(C`FRE\*(C'\fR پردازنده‌های FPU در پردازنده‌های MIPS32R5 استفاده شود و به هر دو کد FP32 و FP64A امکان می‌دهد در یک فرایند مشترک و بدون تغییر حالت‌های FPU، پیوند یافته و اجرا شوند. .IP \fB\-mabicalls\fR 4 .IX Item "-mabicalls" .PD 0 .IP \fB\-mno\-abicalls\fR 4 .IX Item "-mno-abicalls" .PD تولید (عدم تولید) کدی که برای اشیاء پویای سبک SVR4 مناسب باشد. گزینه \fB\-mabicalls\fR در سیستم‌های مبتنی بر SVR4 پیش‌فرض است. .IP \fB\-mshared\fR 4 .IX Item "-mshared" .PD 0 .IP \fB\-mno\-shared\fR 4 .IX Item "-mno-shared" .PD تولید (عدم تولید) کدی که کاملاً مستقل از موقعیت است، و بنابراین می‌تواند در کتابخانه‌های مشترک پیوند داده شود. این گزینه فقط بر \fB\-mabicalls\fR تأثیر می‌گذارد. .Sp به طور سنتی تمام کدهای \fB\-mabicalls\fR صرف نظر از گزینه‌هایی مانند \fB\-fPIC\fR و \fB\-fpic\fR، به صورت مستقل از موقعیت بوده‌اند. با این حال، به عنوان یک توسعه، زنجیره ابزار GNU به فایل‌های اجرایی اجازه می‌دهد از دسترسی‌های مطلق برای نمادهای با پیوند محلی استفاده کنند. همچنین می‌تواند از توالی‌های مقداردهی اولیه GP کوتاه‌تر استفاده کرده و فراخوانی‌های مستقیم به توابع محلی تعریف‌شده تولید نماید. این حالت با \fB\-mno\-shared\fR انتخاب می‌شود. .Sp گزینه \&\fB\-mno\-shared\fR به binutils نسخه 2.16 یا بالاتر وابسته است و اشیایی تولید می‌کند که فقط توسط پیونددهنده GNU قابل پیوند هستند. با این حال، این گزینه بر ABI فایل اجرایی نهایی تأثیری ندارد؛ فقط بر ABI اشیاء با قابلیت جابجایی تأثیر می‌گذارد. استفاده از \fB\-mno\-shared\fR عموماً فایل‌های اجرایی را هم کوچک‌تر و هم سریع‌تر می‌کند. .Sp گزینه \&\fB\-mshared\fR پیش‌فرض است..IP \fB\-mplt\fR 4 .IX Item "-mplt" .PD 0 .IP \fB\-mno\-plt\fR 4 .IX Item "-mno-plt" .PD فرض می‌کند (فرض نمی‌کند) که پیونددهنده‌های ایستا و پویا از PLTها و بازنشانی‌های رونوشت (copy relocations) پشتیبانی می‌کنند. این گزینه تنها بر \&\fB\-mno\-shared \-mabicalls\fR اثر می‌گذارد. برای ABI n64، این گزینه بدون \fB\-msym32\fR هیچ تأثیری ندارد. .Sp می‌توانید با پیکربندی GCC با \fB\-\-with\-mips\-plt\fR، گزینهٔ \fB\-mplt\fR را پیش‌فرض کنید. در غیر این صورت، پیش‌فرض \&\fB\-mno\-plt\fR است. .IP \fB\-mxgot\fR 4 .IX Item "-mxgot" .PD 0 .IP \fB\-mno\-xgot\fR 4 .IX Item "-mno-xgot" .PD محدودیت‌های معمول روی اندازهٔ جدول آفست سراسری (GOT) را برمی‌دارد (برنمی‌دارد). .Sp کامپایلر GCC معمولاً از یک دستورالعمل واحد برای بارگذاری مقادیر از GOT استفاده می‌کند. اگرچه این کار نسبتاً کارآمد است، اما تنها در صورتی کار می‌کند که GOT کوچک‌تر از حدود 64k باشد. هر مقداری بزرگ‌تر از آن باعث می‌شود که پیونددهنده خطایی مانند زیر را گزارش کند: .Sp .Vb 1 \& relocation truncated to fit: R_MIPS_GOT16 foobar .Ve .Sp اگر این اتفاق افتاد، باید کد خود را با \fB\-mxgot\fR مجدداً کامپایل کنید. این گزینه با GOTهای بسیار بزرگ کار می‌کند، اگرچه کد کارایی کمتری نیز خواهد داشت، زیرا واکشی مقدار یک نماد سراسری سه دستورالعمل زمان می‌برد. .Sp توجه داشته باشید که برخی پیونددهنده‌ها می‌توانند چندین GOT ایجاد کنند. اگر چنین پیونددهنده‌ای دارید، تنها زمانی باید از \fB\-mxgot\fR استفاده کنید که یک فایل شیء منفرد به بیش از 64k ورودی GOT دسترسی داشته باشد. موارد بسیار کمی چنین هستند. .Sp این گزینه‌ها هیچ اثری ندارند مگر اینکه GCC در حال تولید کد مستقل از موقعیت (position independent code) باشد. .IP \fB\-mgp32\fR 4 .IX Item "-mgp32" فرض می‌کند که ثبات‌های همه‌منظوره ۳۲ بیتی هستند. .IP \fB\-mgp64\fR 4 .IX Item "-mgp64" فرض می‌کند که ثبات‌های همه‌منظوره ۶۴ بیتی هستند. .IP \fB\-mfp32\fR 4 .IX Item "-mfp32" فرض می‌کند که ثبات‌های ممیز شناور ۳۲ بیتی هستند. .IP \fB\-mfp64\fR 4 .IX Item "-mfp64" فرض می‌کند که ثبات‌های ممیز شناور ۶۴ بیتی هستند. .IP \fB\-mfpxx\fR 4 .IX Item "-mfpxx" عرض ثبات‌های ممیز شناور را مفروض در نظر نمی‌گیرد. .IP \fB\-mhard\-float\fR 4 .IX Item "-mhard-float" از دستورالعمل‌های کمک‌پردازندهٔ ممیز شناور استفاده می‌کند. .IP \fB\-msoft\-float\fR 4 .IX Item "-msoft-float" از دستورالعمل‌های کمک‌پردازندهٔ ممیز شناور استفاده نمی‌کند؛ در عوض محاسبات ممیز شناور را با استفاده از فراخوانی‌های کتابخانه‌ای پیاده‌سازی می‌کند. .IP \fB\-mno\-float\fR 4 .IX Item "-mno-float" معادل با \fB\-msoft\-float\fR است، اما علاوه بر آن تصریح می‌کند که برنامهٔ در حال کامپایل هیچ عملیات ممیز شناوری را انجام نمی‌دهد. این گزینه در حال حاضر تنها توسط برخی پیکربندی‌های MIPS بستر لخت (bare\-metal) پشتیبانی می‌شود، که ممکن است مجموعهٔ خاصی از کتابخانه‌ها را انتخاب کند که فاقد هرگونه پشتیبانی ممیز شناور هستند (برای مثال، شامل قالب‌های ممیز شناور \f(CW\*(C`printf\*(C'\fR). اگر کدی که با \fB\-mno\-float\fR کامپایل شده است تصادفاً شامل عملیات ممیز شناور باشد، احتمالاً در زمان پیوند یا زمان اجرا با شکست مواجه خواهد شد. .IP \fB\-msingle\-float\fR 4 .IX Item "-msingle-float" فرض می‌کند که کمک‌پردازندهٔ ممیز شناور تنها از عملیات با دقت یگانه پشتیبانی می‌کند. .IP \fB\-mdouble\-float\fR 4 .IX Item "-mdouble-float" فرض می‌کند که کمک‌پردازندهٔ ممیز شناور از عملیات با دقت دوگانه پشتیبانی می‌کند. این مقدار پیش‌فرض است. .IP \fB\-modd\-spreg\fR 4 .IX Item "-modd-spreg" .PD 0 .IP \fB\-mno\-odd\-spreg\fR 4 .IX Item "-mno-odd-spreg" .PD استفاده از ثبات‌های ممیز شناور دقت یگانه با شمارهٔ فرد را برای ABI o32 فعال می‌کند. این حالت پیش‌فرض برای پردازنده‌هایی است که پشتیبانی آن‌ها از این ثبات‌ها شناخته‌شده است. هنگام استفاده از ABI o32 FPXX، گزینهٔ \fB\-mno\-odd\-spreg\fR به‌صورت پیش‌فرض تنظیم می‌شود. .IP \fB\-mabs=2008\fR 4 .IX Item "-mabs=2008" .PD 0 .IP \fB\-mabs=legacy\fR 4 .IX Item "-mabs=legacy" .PD این گزینه‌ها نحوهٔ برخورد با داده‌های ممیز شناور خاصِ ناعدد (NaN) در IEEE 754 را توسط دستورالعمل‌های ماشین \f(CW\*(C`abs.\fR\f(CIfmt\fR\f(CW\*(C'\fR و \&\f(CW\*(C`neg.\fR\f(CIfmt\fR\f(CW\*(C'\fR کنترل می‌کنند. .Sp به‌طور پیش‌فرض یا زمانی که از \fB\-mabs=legacy\fR استفاده می‌شود، برخورد موروثی انتخاب می‌گردد. در این حالت این دستورالعمل‌ها محاسباتی تلقی شده و در جایی که عملکرد صحیح الزامی است و عملوند ورودی ممکن است NaN باشد، از آن‌ها اجتناب می‌شود. در عوض از دنبالهٔ طولانی‌تری از دستورالعمل‌ها استفاده می‌شود که بیت علامت دادهٔ ممیز شناور را به‌صورت دستی دستکاری می‌کنند، مگر اینکه گزینهٔ \fB\-ffinite\-math\-only\fR نیز مشخص شده باشد. .Sp گزینهٔ \fB\-mabs=2008\fR رفتار IEEE 754\-2008 را انتخاب می‌کند. در این حالت این دستورالعمل‌ها غیرمحاسباتی در نظر گرفته شده و بنابراین در همهٔ حالات، به‌ویژه در حالتی که عملوند ورودی NaN است، به‌درستی کار می‌کنند. بنابراین این دستورالعمل‌ها همیشه برای عملیات مربوطه استفاده می‌شوند. .IP \fB\-mnan=2008\fR 4 .IX Item "-mnan=2008" .PD 0 .IP \fB\-mnan=legacy\fR 4 .IX Item "-mnan=legacy" .PD این گزینه‌ها کدگذاری داده‌های ممیز شناور ویژهٔ ناعدد (NaN) در IEEE 754 را کنترل می‌کنند. .Sp گزینهٔ \fB\-mnan=legacy\fR کدگذاری موروثی را انتخاب می‌کند. در این حالت NaNهای ساکت (qNaNها) با ۰ بودن نخستین بیت فیلد مقدار معنادار انتهایی‌شان مشخص می‌شوند، در حالی که NaNهای هشداردهنده (sNaNها) با ۱ بودن نخستین بیت فیلد مقدار معنادار انتهایی‌شان مشخص می‌گردند. .Sp گزینهٔ \fB\-mnan=2008\fR کدگذاری IEEE 754\-2008 را انتخاب می‌کند. در این حالت qNaNها با ۱ بودن نخستین بیت فیلد مقدار معنادار انتهایی‌شان مشخص شده، در حالی که sNaNها با ۰ بودن نخستین بیت فیلد مقدار معنادار انتهایی‌شان مشخص می‌گردند. .Sp پیش‌فرض \fB\-mnan=legacy\fR است مگر اینکه GCC با \&\fB\-\-with\-nan=2008\fR پیکربندی شده باشد. .IP \fB\-mllsc\fR 4 .IX Item "-mllsc" .PD 0 .IP \fB\-mno\-llsc\fR 4 .IX Item "-mno-llsc" .PD از دستورالعمل‌های \fBll\fR، \fBsc\fR و \fBsync\fR برای پیاده‌سازی توابع درونی (built\-in) حافظهٔ اتمیک استفاده می‌کند (استفاده نمی‌کند). وقتی هیچ‌کدام از این دو گزینه مشخص نشده باشد، اگر معماری مقصد از آن‌ها پشتیبانی کند، GCC از این دستورالعمل‌ها استفاده می‌کند. .Sp گزینهٔ \&\fB\-mllsc\fR در صورتی مفید است که محیط زمان اجرا بتواند این دستورالعمل‌ها را شبیه‌سازی کند و \fB\-mno\-llsc\fR می‌تواند هنگام کامپایل برای ISAهای غیراستاندارد مفید باشد. شما می‌توانید با پیکربندی GCC به‌ترتیب با \fB\-\-with\-llsc\fR و \fB\-\-without\-llsc\fR، هر یک از این گزینه‌ها را پیش‌فرض کنید. برای برخی پیکربندی‌ها، \fB\-\-with\-llsc\fR پیش‌فرض است؛ برای جزئیات به مستندات نصب مراجعه کنید. .IP \fB\-mdsp\fR 4 .IX Item "-mdsp" .PD 0 .IP \fB\-mno\-dsp\fR 4 .IX Item "-mno-dsp" .PD از بازبینی ۱ از MIPS DSP ASE استفاده می‌کند (استفاده نمی‌کند). این گزینه ماکروی پیش‌پردازندهٔ \f(CW\*(C`_\|_mips_dsp\*(C'\fR را تعریف می‌کند. همچنین \&\f(CW\*(C`_\|_mips_dsp_rev\*(C'\fR را روی ۱ تعریف می‌کند. .IP \fB\-mdspr2\fR 4 .IX Item "-mdspr2" .PD 0 .IP \fB\-mno\-dspr2\fR 4 .IX Item "-mno-dspr2" .PD از بازبینی ۲ از MIPS DSP ASE استفاده می‌کند (استفاده نمی‌کند). این گزینه ماکروهای پیش‌پردازندهٔ \f(CW\*(C`_\|_mips_dsp\*(C'\fR و \f(CW\*(C`_\|_mips_dspr2\*(C'\fR را تعریف می‌کند. همچنین \f(CW\*(C`_\|_mips_dsp_rev\*(C'\fR را روی ۲ تعریف می‌کند. .IP \fB\-msmartmips\fR 4 .IX Item "-msmartmips" .PD 0 .IP \fB\-mno\-smartmips\fR 4 .IX Item "-mno-smartmips".PD استفاده (یا عدم استفاده) از MIPS SmartMIPS ASE. .IP \fB\-mpaired\-single\fR 4 .IX Item "-mpaired-single" .PD 0 .IP \fB\-mno\-paired\-single\fR 4 .IX Item "-mno-paired-single" .PD استفاده (یا عدم استفاده) از دستورالعمل‌های ممیز شناور paired\-single. این گزینه نیازمند فعال بودن پشتیبانی سخت‌افزاری از ممیز شناور است. .IP \fB\-mdmx\fR 4 .IX Item "-mdmx" .PD 0 .IP \fB\-mno\-mdmx\fR 4 .IX Item "-mno-mdmx" .PD استفاده (یا عدم استفاده) از دستورالعمل‌های MIPS Digital Media Extension. این گزینه تنها هنگام تولید کد ۶۴ بیتی قابل استفاده است و نیازمند فعال بودن پشتیبانی سخت‌افزاری از ممیز شناور است. .IP \fB\-mips3d\fR 4 .IX Item "-mips3d" .PD 0 .IP \fB\-mno\-mips3d\fR 4 .IX Item "-mno-mips3d" .PD استفاده (یا عدم استفاده) از MIPS\-3D ASE. گزینه \fB\-mips3d\fR مستلزم \fB\-mpaired\-single\fR است. .IP \fB\-mmicromips\fR 4 .IX Item "-mmicromips" .PD 0 .IP \fB\-mno\-micromips\fR 4 .IX Item "-mno-micromips" .PD تولید کردن (یا نکردن) کد microMIPS. .Sp تولید کد microMIPS همچنین می‌تواند بر اساس هر تابع با استفاده از مشخصه‌های \f(CW\*(C`micromips\*(C'\fR و \f(CW\*(C`nomicromips\*(C'\fR کنترل شود. .IP \fB\-mmt\fR 4 .IX Item "-mmt" .PD 0 .IP \fB\-mno\-mt\fR 4 .IX Item "-mno-mt" .PD استفاده (یا عدم استفاده) از دستورالعمل‌های MT Multithreading. .IP \fB\-mmcu\fR 4 .IX Item "-mmcu" .PD 0 .IP \fB\-mno\-mcu\fR 4 .IX Item "-mno-mcu" .PD استفاده (یا عدم استفاده) از دستورالعمل‌های MIPS MCU ASE. .IP \fB\-meva\fR 4 .IX Item "-meva" .PD 0 .IP \fB\-mno\-eva\fR 4 .IX Item "-mno-eva" .PD استفاده (یا عدم استفاده) از دستورالعمل‌های MIPS Enhanced Virtual Addressing. .IP \fB\-mvirt\fR 4 .IX Item "-mvirt" .PD 0 .IP \fB\-mno\-virt\fR 4 .IX Item "-mno-virt" .PD استفاده (یا عدم استفاده) از دستورالعمل‌های MIPS Virtualization (VZ). .IP \fB\-mxpa\fR 4 .IX Item "-mxpa" .PD 0 .IP \fB\-mno\-xpa\fR 4 .IX Item "-mno-xpa" .PD استفاده (یا عدم استفاده) از دستورالعمل‌های MIPS eXtended Physical Address (XPA). .IP \fB\-mcrc\fR 4 .IX Item "-mcrc" .PD 0 .IP \fB\-mno\-crc\fR 4 .IX Item "-mno-crc" .PD استفاده (یا عدم استفاده) از دستورالعمل‌های MIPS Cyclic Redundancy Check (CRC). .IP \fB\-mginv\fR 4 .IX Item "-mginv" .PD 0 .IP \fB\-mno\-ginv\fR 4 .IX Item "-mno-ginv" .PD استفاده (یا عدم استفاده) از دستورالعمل‌های MIPS Global INValidate (GINV). .IP \fB\-mloongson\-mmi\fR 4 .IX Item "-mloongson-mmi" .PD 0 .IP \fB\-mno\-loongson\-mmi\fR 4 .IX Item "-mno-loongson-mmi" .PD استفاده (یا عدم استفاده) از دستورالعمل‌های MIPS Loongson MultiMedia extensions Instructions (MMI). .IP \fB\-mloongson\-ext\fR 4 .IX Item "-mloongson-ext" .PD 0 .IP \fB\-mno\-loongson\-ext\fR 4 .IX Item "-mno-loongson-ext" .PD استفاده (یا عدم استفاده) از دستورالعمل‌های MIPS Loongson EXTensions (EXT). .IP \fB\-mloongson\-ext2\fR 4 .IX Item "-mloongson-ext2" .PD 0 .IP \fB\-mno\-loongson\-ext2\fR 4 .IX Item "-mno-loongson-ext2" .PD استفاده (یا عدم استفاده) از دستورالعمل‌های MIPS Loongson EXTensions r2 (EXT2). .IP \fB\-mlong64\fR 4 .IX Item "-mlong64" اجبار انواع \f(CW\*(C`long\*(C'\fR به داشتن پهنای ۶۴ بیت. برای توضیح مقدار پیش‌فرض و چگونگی تعیین اندازه اشاره‌گر، \fB\-mlong32\fR را ببینید. .IP \fB\-mlong32\fR 4 .IX Item "-mlong32" اجبار انواع \f(CW\*(C`long\*(C'\fR، \f(CW\*(C`int\*(C'\fR و اشاره‌گر به داشتن پهنای ۳۲ بیت. .Sp اندازه پیش‌فرض \f(CW\*(C`int\*(C'\fRها، \f(CW\*(C`long\*(C'\fRها و اشاره‌گرها به ABI بستگی دارد. تمام ABIهای پشتیبانی‌شده از \f(CW\*(C`int\*(C'\fRهای ۳۲ بیتی استفاده می‌کنند. ABI موسوم به n64 همانند EABI ۶۴ بیتی از \f(CW\*(C`long\*(C'\fRهای ۶۴ بیتی استفاده می‌کند؛ سایر موارد از \f(CW\*(C`long\*(C'\fRهای ۳۲ بیتی استفاده می‌کنند. اشاره‌گرها هم‌اندازه \f(CW\*(C`long\*(C'\fRها یا هم‌اندازه ثبات‌های اعداد صحیح هستند، هر کدام که کوچک‌تر باشد. .IP \fB\-msym32\fR 4 .IX Item "-msym32" .PD 0 .IP \fB\-mno\-sym32\fR 4 .IX Item "-mno-sym32" .PD فرض کردن (فرض نکردن) اینکه تمام نمادها بدون در نظر گرفتن ABI انتخاب‌شده، دارای مقادیر ۳۲ بیتی هستند. این گزینه در ترکیب با \&\fB\-mabi=64\fR و \fB\-mno\-abicalls\fR مفید است، زیرا به GCC اجازه می‌دهد ارجاعاتی کوتاه‌تر و سریع‌تر به آدرس‌های نمادین ایجاد کند. .IP "\fB\-G\fR \fInum\fR" 4 .IX Item "-G num" قرار دادن تعاریف داده‌های قابل مشاهده از خارج در یک بخش داده کوچک (small data section)، در صورتی که اندازه آن داده‌ها بیشتر از \fInum\fR بایت نباشد. در این صورت GCC می‌تواند دسترسی‌های کارآمدتری به داده‌ها تولید کند؛ برای جزئیات به \fB\-mgpopt\fR مراجعه کنید. .Sp گزینه پیش‌فرض \fB\-G\fR به پیکربندی بستگی دارد. .IP \fB\-mlocal\-sdata\fR 4 .IX Item "-mlocal-sdata" .PD 0 .IP \fB\-mno\-local\-sdata\fR 4 .IX Item "-mno-local-sdata" .PD گسترش دادن (گسترش ندادن) رفتار \fB\-G\fR به داده‌های محلی نیز، مانند متغیرهای static در زبان C. گزینه \fB\-mlocal\-sdata\fR در تمامی پیکربندی‌ها حالت پیش‌فرض است. .Sp اگر پیونددهنده ایراد گرفت که یک برنامه بیش از حد از داده‌های کوچک استفاده می‌کند، می‌توانید بازسازی بخش‌های با اهمیت کمتر از نظر کارایی را با \&\fB\-mno\-local\-sdata\fR امتحان کنید. همچنین ممکن است بخواهید کتابخانه‌های بزرگ را با \fB\-mno\-local\-sdata\fR بسازید تا کتابخانه‌ها فضای بیشتری برای برنامه اصلی باقی بگذارند. .IP \fB\-mextern\-sdata\fR 4 .IX Item "-mextern-sdata" .PD 0 .IP \fB\-mno\-extern\-sdata\fR 4 .IX Item "-mno-extern-sdata" .PD فرض کردن (فرض نکردن) اینکه داده‌های تعریف‌شده در خارج در صورتی که اندازه‌شان در محدوده \fB\-G\fR باشد، در یک بخش داده کوچک قرار دارند. گزینه \&\fB\-mextern\-sdata\fR در تمامی پیکربندی‌ها حالت پیش‌فرض است. .Sp اگر ماژول \fIMod\fR را با \fB\-mextern\-sdata\fR \fB\-G\fR \&\fInum\fR \fB\-mgpopt\fR کامپایل کنید و \fIMod\fR به متغیری مانند \fIVar\fR ارجاع دهد که بزرگ‌تر از \fInum\fR بایت نیست، باید اطمینان حاصل کنید که \fIVar\fR در یک بخش داده کوچک قرار داده شود. اگر \fIVar\fR توسط ماژول دیگری تعریف شده باشد، باید یا آن ماژول را با یک تنظیم به اندازه کافی بزرگ \fB\-G\fR کامپایل کنید یا مشخصه \f(CW\*(C`section\*(C'\fR را به تعریف \fIVar\fR ضمیمه نمایید. اگر \fIVar\fR مشترک (common) باشد، باید برنامه را با تنظیم به اندازه کافی بزرگ \fB\-G\fR پیوند دهید. .Sp ساده‌ترین راه برای برآورده کردن این محدودیت‌ها، کامپایل و پیوند دادن تمام ماژول‌ها با گزینه یکسان \fB\-G\fR است. با این حال، ممکن است بخواهید کتابخانه‌ای بسازید که از چندین محدودیت داده کوچک متفاوت پشتیبانی کند. می‌توانید این کار را با کامپایل کتابخانه با بالاترین تنظیم پشتیبانی‌شده \fB\-G\fR و استفاده هم‌زمان از \&\fB\-mno\-extern\-sdata\fR انجام دهید تا کتابخانه فرضیاتی درباره داده‌های تعریف‌شده در خارج در نظر نگیرد..IP \fB\-mgpopt\fR 4 .IX Item "-mgpopt" .PD 0 .IP \fB\-mno\-gpopt\fR 4 .IX Item "-mno-gpopt" .PD استفاده از (عدم استفاده از) دسترسی‌های نسبی به GP برای نمادهایی که مشخص است در یک بخش داده‌های کوچک (small data section) قرار دارند؛ گزینه‌های \fB\-G\fR، \fB\-mlocal\-sdata\fR و \&\fB\-mextern\-sdata\fR را ببینید. گزینهٔ \fB\-mgpopt\fR برای تمام پیکربندی‌ها پیش‌فرض است. .Sp گزینهٔ \&\fB\-mno\-gpopt\fR برای مواردی مفید است که ثبات \f(CW$gp\fR ممکن است حاوی مقدار \f(CW\*(C`_gp\*(C'\fR نباشد. برای مثال، اگر کد بخشی از کتابخانه‌ای باشد که ممکن است در یک مانیتور بوت (boot monitor) استفاده شود، برنامه‌هایی که روال‌های مانیتور بوت را فراخوانی می‌کنند مقداری نامشخص در \f(CW$gp\fR ارسال می‌کنند. (در چنین شرایطی، خود مانیتور بوت معمولاً با \fB\-G0\fR کامپایل می‌شود.) .Sp گزینهٔ \&\fB\-mno\-gpopt\fR مستلزم \fB\-mno\-local\-sdata\fR و \&\fB\-mno\-extern\-sdata\fR است. .IP \fB\-membedded\-data\fR 4 .IX Item "-membedded-data" .PD 0 .IP \fB\-mno\-embedded\-data\fR 4 .IX Item "-mno-embedded-data" .PD تخصیص متغیرها در صورت امکان ابتدا به بخش داده‌های فقط‌خواندنی (read\-only data section)، سپس در صورت امکان در بخش داده‌های کوچک (small data section)، و در غیر این صورت در بخش داده‌ها (data). این گزینه کدی اندکی کندتر از حالت پیش‌فرض تولید می‌کند، اما مقدار رم (RAM) مورد نیاز در هنگام اجرا را کاهش می‌دهد، و بنابراین ممکن است برای برخی سیستم‌های توکار (embedded) ترجیح داده شود. .IP \fB\-muninit\-const\-in\-rodata\fR 4 .IX Item "-muninit-const-in-rodata" .PD 0 .IP \fB\-mno\-uninit\-const\-in\-rodata\fR 4 .IX Item "-mno-uninit-const-in-rodata" .PD قرار دادن متغیرهای مقداردهی‌نشدهٔ \f(CW\*(C`const\*(C'\fR در بخش داده‌های فقط‌خواندنی. این گزینه تنها در کنار \fB\-membedded\-data\fR معنا دارد. .IP \fB\-mcode\-readable=\fR\fIsetting\fR 4 .IX Item "-mcode-readable=setting" مشخص می‌کند که آیا GCC می‌تواند کدی تولید کند که از بخش‌های قابل اجرا (executable sections) بخواند یا خیر. سه مقدار ممکن برای \fIsetting\fR وجود دارد: .RS 4 .IP \fB\-mcode\-readable=yes\fR 4 .IX Item "-mcode-readable=yes" دستورالعمل‌ها می‌توانند آزادانه به بخش‌های قابل اجرا دسترسی داشته باشند. این تنظیم پیش‌فرض است. .IP \fB\-mcode\-readable=pcrel\fR 4 .IX Item "-mcode-readable=pcrel" دستورالعمل‌های بارگذاری نسبی به PC در MIPS16 می‌توانند به بخش‌های قابل اجرا دسترسی داشته باشند، اما سایر دستورالعمل‌ها نباید این کار را انجام دهند. این گزینه روی پردازنده‌های 4KSc و 4KSd هنگامی که بیت Read Inhibit در TLBهای کد تنظیم شده باشد، مفید است. همچنین روی پردازنده‌هایی که می‌توانند برای داشتن رابط دوگانه دستورالعمل/داده SRAM پیکربندی شوند و مانند M4K به‌طور خودکار بارگذاری‌های نسبی به PC را به RAM دستورالعمل هدایت می‌کنند، کاربرد دارد. .IP \fB\-mcode\-readable=no\fR 4 .IX Item "-mcode-readable=no" دستورالعمل‌ها نباید به بخش‌های قابل اجرا دسترسی داشته باشند. این گزینه می‌تواند روی مقصدهایی مفید باشد که برای داشتن رابط دوگانه دستورالعمل/داده SRAM پیکربندی شده‌اند، اما (برخلاف M4K) بارگذاری‌های نسبی به PC را به‌طور خودکار به RAM دستورالعمل تغییر مسیر نمی‌دهند. .RE .RS 4 .RE .IP \fB\-msplit\-addresses\fR 4 .IX Item "-msplit-addresses" .PD 0 .IP \fB\-mno\-split\-addresses\fR 4 .IX Item "-mno-split-addresses" .PD فعال‌سازی (غیرفعال‌سازی) استفاده از عملگرهای بازآرایی (relocation) اسمبلی \f(CW%hi()\fR و \f(CW%lo()\fR. این گزینه با \&\fB\-mexplicit\-relocs\fR جایگزین شده اما برای سازگاری با گذشته حفظ شده است. .IP \fB\-mexplicit\-relocs=none\fR 4 .IX Item "-mexplicit-relocs=none" .PD 0 .IP \fB\-mexplicit\-relocs=base\fR 4 .IX Item "-mexplicit-relocs=base" .IP \fB\-mexplicit\-relocs=pcrel\fR 4 .IX Item "-mexplicit-relocs=pcrel" .IP \fB\-mexplicit\-relocs\fR 4 .IX Item "-mexplicit-relocs" .IP \fB\-mno\-explicit\-relocs\fR 4 .IX Item "-mno-explicit-relocs" .PD این گزینه‌ها تعیین می‌کنند که آیا از بازآرایی‌های صریح (مانند \f(CW%gp_rel\fR) استفاده شود یا خیر. مقدار پیش‌فرض بستگی به نسخهٔ GAS در زمان ساخته‌شدن خودِ GCC دارد. .Sp پشتیبانی از بازآرایی‌های صریح \f(CW\*(C`base\*(C'\fR در سال ۲۰۰۱ به GAS معرفی شد. پشتیبانی از بازآرایی‌های صریح \f(CW\*(C`pcrel\*(C'\fR در سال ۲۰۱۴ به GAS افزوده شد، که از \f(CW%pcrel_hi\fR و \f(CW%pcrel_lo\fR پشتیبانی می‌کند. .IP \fB\-mcheck\-zero\-division\fR 4 .IX Item "-mcheck-zero-division" .PD 0 .IP \fB\-mno\-check\-zero\-division\fR 4 .IX Item "-mno-check-zero-division" .PD ایجاد تله (trap) (یا عدم ایجاد تله) در هنگام تقسیم عدد صحیح بر صفر. .Sp پیش‌فرض \fB\-mcheck\-zero\-division\fR است. .IP \fB\-mdivide\-traps\fR 4 .IX Item "-mdivide-traps" .PD 0 .IP \fB\-mdivide\-breaks\fR 4 .IX Item "-mdivide-breaks" .PD سیستم‌های MIPS تقسیم بر صفر را با ایجاد یک تلهٔ شرطی یا یک دستورالعمل break بررسی می‌کنند. استفاده از تله‌ها به کد کوچک‌تری می‌انجامد، اما فقط در MIPS II و نسخه‌های پس از آن پشتیبانی می‌شود. همچنین، برخی از نسخه‌های هسته لینوکس دارای باگی هستند که مانع از ایجاد سیگنال مناسب (\f(CW\*(C`SIGFPE\*(C'\fR) توسط تله می‌شود. از \fB\-mdivide\-traps\fR برای مجاز کردن تله‌های شرطی روی معماری‌هایی که از آن‌ها پشتیبانی می‌کنند و از \&\fB\-mdivide\-breaks\fR برای اجبار به استفاده از break استفاده کنید. .Sp پیش‌فرض معمولاً \fB\-mdivide\-traps\fR است، اما این را می‌توان در زمان پیکربندی با استفاده از \fB\-\-with\-divide=breaks\fR بازنویسی کرد. بررسی‌های تقسیم بر صفر را می‌توان با استفاده از \&\fB\-mno\-check\-zero\-division\fR به‌طور کامل غیرفعال کرد. .IP \fB\-mload\-store\-pairs\fR 4 .IX Item "-mload-store-pairs" .PD 0 .IP \fB\-mno\-load\-store\-pairs\fR 4 .IX Item "-mno-load-store-pairs" .PD فعال‌سازی (غیرفعال‌سازی) بهینه‌سازی‌ای که دستورالعمل‌های متوالی بارگذاری (load) یا ذخیره‌سازی (store) را جفت می‌کند تا پیوند بارگذاری/ذخیره (load/store bonding) ممکن شود. این گزینه به‌طور پیش‌فرض فعال است اما تنها زمانی تأثیر دارد که مشخص باشد معماری انتخاب‌شده از bonding پشتیبانی می‌کند. .IP \fB\-mstrict\-align\fR 4 .IX Item "-mstrict-align" .PD 0 .IP \fB\-mno\-strict\-align\fR 4 .IX Item "-mno-strict-align" .IP \fB\-munaligned\-access\fR 4 .IX Item "-munaligned-access" .IP \fB\-mno\-unaligned\-access\fR 4 .IX Item "-mno-unaligned-access" .PD غیرفعال‌سازی (فعال‌سازی) دسترسی مستقیم نامتوازن (unaligned) برای MIPS ویرایش ۶ (Release 6). MIPSr6 نیازمند پشتیبانی دسترسی نامتوازن بارگذاری/ذخیره از طریق سخت‌افزار یا تله‌و‌شبیه‌سازی (trap&emulate) است. بنابراین ممکن است هسته به \fB\-mstrict\-align\fR نیاز داشته باشد. گزینه‌های \fB\-munaligned\-access\fR و \fB\-mno\-unaligned\-access\fR منسوخ شده‌اند و صرفاً برای سازگاری با گذشته در نظر گرفته شده‌اند. .IP \fB\-mmemcpy\fR 4 .IX Item "-mmemcpy" .PD 0 .IP \fB\-mno\-memcpy\fR 4 .IX Item "-mno-memcpy" .PD اجبار کردن (عدم اجبار) به استفاده از \f(CW\*(C`memcpy\*(C'\fR برای جابه‌جایی‌های غیربدیهی بلوک‌ها. پیش‌فرض \fB\-mno\-memcpy\fR است که به GCC اجازه می‌دهد بیشتر رونوشت‌های با اندازهٔ ثابت را درون‌خطی (inline) کند. .IP \fB\-mlong\-calls\fR 4 .IX Item "-mlong-calls" .PD 0 .IP \fB\-mno\-long\-calls\fR 4 .IX Item "-mno-long-calls" .PD غیرفعال‌سازی (عدم غیرفعال‌سازی) استفاده از دستورالعمل \f(CW\*(C`jal\*(C'\fR. فراخوانی توابع با استفاده از \f(CW\*(C`jal\*(C'\fR کارآمدتر است اما مستلزم آن است که فراخواننده و فراخوانده‌شده در یک بخش ۲۵۶ مگابایتی یکسان قرار داشته باشند. .Sp این گزینه هیچ تأثیری بر کدهای abicalls ندارد. پیش‌فرض \&\fB\-mno\-long\-calls\fR است. .IP \fB\-mmad\fR 4 .IX Item "-mmad" .PD 0 .IP \fB\-mno\-mad\fR 4 .IX Item "-mno-mad" .PD فعال‌سازی (غیرفعال‌سازی) استفاده از دستورالعمل‌های \f(CW\*(C`mad\*(C'\fR، \f(CW\*(C`madu\*(C'\fR و \f(CW\*(C`mul\*(C'\fR، همان‌طور که توسط معماری مجموعه دستورات (ISA) مربوط به R4650 ارائه شده است. .IP \fB\-mimadd\fR 4 .IX Item "-mimadd" .PD 0 .IP \fB\-mno\-imadd\fR 4 .IX Item "-mno-imadd" .PD فعال‌سازی (غیرفعال‌سازی) استفاده از دستورالعمل‌های صحیح \f(CW\*(C`madd\*(C'\fR و \f(CW\*(C`msub\*(C'\fR. پیش‌فرض روی معماری‌هایی که از \f(CW\*(C`madd\*(C'\fR و \f(CW\*(C`msub\*(C'\fR پشتیبانی می‌کنند \fB\-mimadd\fR است، به‌جز برای معماری 74k که در آن مشخص شد این گزینه کدی کندتر تولید می‌کند..IP \fB\-mfused\-madd\fR 4 .IX Item "-mfused-madd" .PD 0 .IP \fB\-mno\-fused\-madd\fR 4 .IX Item "-mno-fused-madd" .PD فعال‌سازی (یا غیرفعال‌سازی) استفاده از دستورالعمل‌های ممیز شناور ضرب-انباشت (multiply\-accumulate)، در صورت در دسترس بودن آن‌ها. پیش‌فرض \&\fB\-mfused\-madd\fR است. .Sp در پردازندهٔ R8000، هنگامی که از دستورالعمل‌های multiply\-accumulate استفاده می‌شود، حاصل‌ضرب میانی با دقت بی‌نهایت محاسبه شده و مشمول بیت Flush to Zero در FCSR نمی‌گردد. این موضوع ممکن است در برخی شرایط نامطلوب باشد. در سایر پردازنده‌ها، نتیجه از نظر عددی با محاسبهٔ معادل که از دستورالعمل‌های تفکیک‌شدهٔ ضرب، جمع، تفریق و قرینه‌سازی استفاده می‌کند یکسان است. .IP \fB\-nocpp\fR 4 .IX Item "-nocpp" به اسمبلر MIPS اعلام می‌کند که هنگام اسمبل کردن فایل‌های اسمبلی کاربر (با پسوند \fB.s\fR)، پیش‌پردازندهٔ خود را بر روی آن‌ها اجرا نکند. .IP \fB\-mfix\-24k\fR 4 .IX Item "-mfix-24k" .PD 0 .IP \fB\-mno\-fix\-24k\fR 4 .IX Item "-mno-fix-24k" .PD دور زدن اشکال سخت‌افزاری (errata) در 24K E48 (از دست رفتن داده‌ها در ذخیره‌سازی حین refill). این راه‌حل‌های دور زدن به‌جای GCC، توسط اسمبلر پیاده‌سازی شده‌اند. .IP \fB\-mfix\-r4000\fR 4 .IX Item "-mfix-r4000" .PD 0 .IP \fB\-mno\-fix\-r4000\fR 4 .IX Item "-mno-fix-r4000" .PD دور زدن برخی اشکالات سخت‌افزاری پردازندهٔ R4000: .RS 4 .IP \- 4 یک شیفت متغیر یا دابل‌ورد (double\-word) در صورتی که بلافاصله پس از شروع یک تقسیم عدد صحیح اجرا شود، ممکن است نتیجهٔ نادرستی به دست دهد. .IP \- 4 یک شیفت متغیر یا دابل‌ورد در صورتی که حین انجام یک ضرب عدد صحیح اجرا شود، ممکن است نتیجهٔ نادرستی به دست دهد. .IP \- 4 یک تقسیم عدد صحیح در صورتی که در شکاف تأخیر (delay slot) یک انشعاب برقرارشده (taken branch) یا یک پرش آغاز شود، ممکن است نتیجهٔ نادرستی به بار آورد. .RE .RS 4 .RE .IP \fB\-mfix\-r4400\fR 4 .IX Item "-mfix-r4400" .PD 0 .IP \fB\-mno\-fix\-r4400\fR 4 .IX Item "-mno-fix-r4400" .PD دور زدن برخی اشکالات سخت‌افزاری پردازندهٔ R4400: .RS 4 .IP \- 4 یک شیفت متغیر یا دابل‌ورد (double\-word) در صورتی که بلافاصله پس از شروع یک تقسیم عدد صحیح اجرا شود، ممکن است نتیجهٔ نادرستی به دست دهد. .RE .RS 4 .RE .IP \fB\-mfix\-r10000\fR 4 .IX Item "-mfix-r10000" .PD 0 .IP \fB\-mno\-fix\-r10000\fR 4 .IX Item "-mno-fix-r10000" .PD دور زدن برخی اشکالات سخت‌افزاری R10000: .RS 4 .IP \- 4 توالی‌های \&\f(CW\*(C`ll\*(C'\fR/\f(CW\*(C`sc\*(C'\fR ممکن است در نگارش‌های قبل از 3.0 رفتار اتمیک (atomic) نداشته باشند. آن‌ها در نگارش‌های 2.6 و قدیمی‌تر ممکن است دچار بن‌بست (deadlock) شوند. .RE .RS 4 .Sp این گزینه تنها زمانی می‌تواند استفاده شود که معماری مقصد از دستورالعمل‌های branch\-likely پشتیبانی کند. در صورت استفاده از \&\fB\-march=r10000\fR، گزینهٔ \fB\-mfix\-r10000\fR پیش‌فرض است؛ در غیر این صورت، پیش‌فرض \fB\-mno\-fix\-r10000\fR خواهد بود. .RE .IP \fB\-mfix\-r5900\fR 4 .IX Item "-mfix-r5900" .PD 0 .IP \fB\-mno\-fix\-r5900\fR 4 .IX Item "-mno-fix-r5900" .PD تلاشی برای زمان‌بندی دستورالعمل ماقبل در شکاف تأخیر (delay slot) یک دستور انشعابِ قرارگرفته در انتهای حلقه‌ای کوتاه با شش یا کمتر دستورالعمل انجام ندهد و همیشه به‌جای آن یک دستورالعمل \f(CW\*(C`nop\*(C'\fR را در آنجا قرار دهد. اشکال حلقه‌های کوتاه تحت شرایط خاص، به دلیل وجود یک باگ سخت‌افزاری در تراشهٔ R5900، باعث می‌شود حلقه‌ها تنها یک یا دو بار اجرا شوند. این راه‌حل دور زدن به‌جای GCC، توسط اسمبلر پیاده‌سازی شده است. .IP \fB\-mfix\-rm7000\fR 4 .IX Item "-mfix-rm7000" .PD 0 .IP \fB\-mno\-fix\-rm7000\fR 4 .IX Item "-mno-fix-rm7000" .PD دور زدن اشکالات سخت‌افزاری \f(CW\*(C`dmult\*(C'\fR/\f(CW\*(C`dmultu\*(C'\fR در RM7000. این راه‌حل‌های دور زدن به‌جای GCC، توسط اسمبلر پیاده‌سازی شده‌اند. .IP \fB\-mfix\-vr4120\fR 4 .IX Item "-mfix-vr4120" .PD 0 .IP \fB\-mno\-fix\-vr4120\fR 4 .IX Item "-mno-fix-vr4120" .PD دور زدن برخی اشکالات سخت‌افزاری VR4120: .RS 4 .IP \- 4 دستور \&\f(CW\*(C`dmultu\*(C'\fR همواره نتیجهٔ صحیح تولید نمی‌کند. .IP \- 4 دستورهای \&\f(CW\*(C`div\*(C'\fR و \f(CW\*(C`ddiv\*(C'\fR در صورتی که یکی از عملوندها منفی باشد، همیشه نتیجهٔ درست تولید نمی‌کنند. .RE .RS 4 .Sp راه‌حل‌های دور زدن برای اشکالات تقسیم، به توابع خاصی در \&\fIlibgcc.a\fR متکی هستند. در حال حاضر، این توابع تنها توسط پیکربندی‌های \f(CW\*(C`mips64vr*\-elf\*(C'\fR ارائه می‌شوند. .Sp سایر اشکالات سخت‌افزاری VR4120 نیازمند درج یک NOP میان جفت‌دستورالعمل‌های خاصی هستند. این خطاها به‌جای خود GCC، توسط اسمبلر مدیریت می‌شوند. .RE .IP \fB\-mfix\-vr4130\fR 4 .IX Item "-mfix-vr4130" دور زدن اشکالات سخت‌افزاری \f(CW\*(C`mflo\*(C'\fR/\f(CW\*(C`mfhi\*(C'\fR در VR4130. این راه‌حل‌های دور زدن به‌جای GCC، توسط اسمبلر پیاده‌سازی شده‌اند، گرچه اگر دستورالعمل‌های \f(CW\*(C`macc\*(C'\fR، \f(CW\*(C`macchi\*(C'\fR، \f(CW\*(C`dmacc\*(C'\fR و \f(CW\*(C`dmacchi\*(C'\fR در VR4130 به‌جای آن‌ها در دسترس باشند، GCC از به‌کارگیری \f(CW\*(C`mflo\*(C'\fR و \f(CW\*(C`mfhi\*(C'\fR خودداری می‌کند. .IP \fB\-mfix\-sb1\fR 4 .IX Item "-mfix-sb1" .PD 0 .IP \fB\-mno\-fix\-sb1\fR 4 .IX Item "-mno-fix-sb1" .PD دور زدن برخی اشکالات سخت‌افزاری هستهٔ پردازندهٔ SB\-1. (این پرچم در حال حاضر اشکالات ممیز شناور "F1" و "F2" در ویرایش ۲ پردازندهٔ SB\-1 را دور می‌زند.) .IP \fB\-mr10k\-cache\-barrier=\fR\fIsetting\fR 4 .IX Item "-mr10k-cache-barrier=setting" مشخص می‌کند که آیا GCC باید برای جلوگیری از اثرات جانبی اجرای پیش‌بینانه (speculation) در پردازنده‌های R10K، سدهای حافظهٔ موقت (cache barrier) درج کند یا خیر. .Sp همانند بسیاری از پردازنده‌ها، پردازندهٔ R10K تلاش می‌کند نتیجهٔ یک انشعاب شرطی را پیش‌بینی کرده و به‌طور پیش‌بینانه دستورالعمل‌های شاخهٔ انتخاب‌شده ("taken") را اجرا کند. این پردازنده در صورتی که پیش‌بینی نادرست باشد، بعداً این دستورالعمل‌ها را لغو می‌نماید. با این حال، در R10K، حتی دستورالعمل‌های لغوشده نیز می‌توانند اثرات جانبی داشته باشند. .Sp این مشکل تنها بر عملیات ذخیره در سطح هسته (kernel stores) و بسته به سیستم، بر بارگذاری‌های هسته (kernel loads) اثر می‌گذارد. به عنوان مثال، یک ذخیره‌سازی که به‌صورت پیش‌بینانه اجرا شده ممکن است حافظهٔ مقصد را در کَش بارگذاری کرده و خط کاشه را به عنوان تغییریافته (dirty) علامت بزند، حتی اگر خود عملیات ذخیره بعداً لغو شود. اگر یک عملیات DMA پیش از تخلیهٔ (flush) خط "dirty" بر روی همان ناحیه از حافظه بنویسد، داده‌های کَش‌شده بر روی داده‌های نوشته‌شده توسط DMA بازنویسی خواهند شد. برای شرح کامل، شامل دیگر مشکلات بالقوه، به کتابچهٔ راهنمای پردازندهٔ R10K مراجعه فرمایید. .Sp یک راه‌حل، درج دستورالعمل‌های cache barrier قبل از هر دسترسی به حافظه است که ممکن است به‌صورت پیش‌بینانه اجرا شده و حتی در صورت لغو نیز اثرات جانبی به جا گذارد. گزینهٔ \fB\-mr10k\-cache\-barrier=\fR\fIsetting\fR نحوهٔ پیاده‌سازی این راه‌حل در GCC را کنترل می‌کند. این گزینه فرض می‌کند که دسترسی‌های لغوشده به هر بایتی از نواحی زیر، هیچ اثر جانبی ندارد: .RS 4 .IP 1. 4 .IX Item "1." حافظهٔ اشغال‌شده توسط فریم پشتهٔ (stack frame) تابع کنونی؛ .IP 2. 4 .IX Item "2." حافظهٔ اشغال‌شده توسط یک آرگومان ورودیِ پشته؛ .IP 3. 4 .IX Item "3." حافظهٔ اشغال‌شده توسط شیئی با نشانی ثابت در زمان پیوند (link\-time\-constant address). .RE .RS 4 .Sp اطمینان از اینکه دسترسی‌های پیش‌بینانه به این نواحی واقعاً ایمن هستند، بر عهدهٔ هسته (kernel) است. .Sp اگر برنامهٔ ورودی شامل اعلان تابعی مانند زیر باشد: .Sp.Vb 1 \& void foo (void); .Ve .Sp آنگاه پیاده‌سازی \f(CW\*(C`foo\*(C'\fR باید به \f(CW\*(C`j foo\*(C'\fR و \&\f(CW\*(C`jal foo\*(C'\fR اجازه دهد تا به‌صورت حدسی (speculatively) اجرا شوند. GCC این محدودیت را برای توابعی که خودش کامپایل می‌کند رعایت می‌کند. و انتظار دارد توابع غیر GCC (مانند کدهای اسمبلی دست‌نویس) نیز همین کار را انجام دهند. .Sp این گزینه سه شکل دارد: .IP \fB\-mr10k\-cache\-barrier=load\-store\fR 4 .IX Item "-mr10k-cache-barrier=load-store" درج یک سد حافظه نهان (cache barrier) پیش از یک بارگذاری (load) یا ذخیره‌سازی (store) که ممکن است به‌صورت حدسی اجرا شود و حتی در صورت لغو شدن، عوارض جانبی داشته باشد. .IP \fB\-mr10k\-cache\-barrier=store\fR 4 .IX Item "-mr10k-cache-barrier=store" درج یک سد حافظه نهان پیش از یک ذخیره‌سازی که ممکن است به‌صورت حدسی اجرا شود و حتی در صورت لغو شدن، عوارض جانبی داشته باشد. .IP \fB\-mr10k\-cache\-barrier=none\fR 4 .IX Item "-mr10k-cache-barrier=none" غیرفعال‌سازی درج سدهای حافظه نهان. این حالت پیش‌فرض است. .RE .RS 4 .RE .IP \fB\-mflush\-func=\fR\fIfunc\fR 4 .IX Item "-mflush-func=func" .PD 0 .IP \fB\-mno\-flush\-func\fR 4 .IX Item "-mno-flush-func" .PD تابعی را که برای تخلیه (flush) حافظه‌های نهان I و D باید فراخوانی شود، یا فراخوانی نکردن هیچ تابعی از این قبیل را مشخص می‌کند. در صورت فراخوانی، این تابع باید همان آرگومان‌های تابع متداول \f(CW\*(C`_flush_func\*(C'\fR را بپذیرد، یعنی نشانی محدوده حافظه‌ای که حافظه نهان آن در حال تخلیه است، اندازه محدوده حافظه، و عدد ۳ (برای تخلیه هر دو حافظه نهان). مقدار پیش‌فرض به مقصدی بستگی دارد که GCC برای آن پیکربندی شده است، اما معمولاً \f(CW\*(C`_flush_func\*(C'\fR یا \&\f(CW\*(C`_\|_cpu_flush\*(C'\fR است. .IP \fB\-mbranch\-cost=\fR\fInum\fR 4 .IX Item "-mbranch-cost=num" هزینه پرش‌ها (branches) را تقریباً برابر با \fInum\fR دستورالعمل «ساده» قرار می‌دهد. این هزینه صرفاً یک تقریب اکتشافی (heuristic) است و تضمین نمی‌شود که در نسخه‌های مختلف نتایج یکسانی داشته باشد. مقدار صفر به‌طور زاید همان پیش‌فرضی را انتخاب می‌کند که بر پایه تنظیمات \fB\-mtune\fR است. .IP \fB\-mbranch\-likely\fR 4 .IX Item "-mbranch-likely" .PD 0 .IP \fB\-mno\-branch\-likely\fR 4 .IX Item "-mno-branch-likely" .PD فعال یا غیرفعال کردن استفاده از دستورالعمل‌های Branch Likely، صرف‌نظر از پیش‌فرض معماری انتخاب‌شده. به‌طور پیش‌فرض، اگر دستورالعمل‌های Branch Likely توسط معماری انتخاب‌شده پشتیبانی شوند، ممکن است تولید گردند. یک استثنا در معماری‌های MIPS32 و MIPS64 و پردازنده‌های پیاده‌سازی‌کننده آن معماری‌ها است؛ برای آن‌ها، دستورالعمل‌های Branch Likely به‌طور پیش‌فرض تولید نمی‌شوند، چرا که معماری‌های MIPS32 و MIPS64 صراحتاً استفاده از آن‌ها را منسوخ اعلام کرده‌اند. .IP \fB\-mcompact\-branches=never\fR 4 .IX Item "-mcompact-branches=never" .PD 0 .IP \fB\-mcompact\-branches=optimal\fR 4 .IX Item "-mcompact-branches=optimal" .IP \fB\-mcompact\-branches=always\fR 4 .IX Item "-mcompact-branches=always" .PD این گزینه‌ها تعیین می‌کنند که کدام شکل از پرش‌ها تولید شوند. پیش‌فرض \&\fB\-mcompact\-branches=optimal\fR است. .Sp گزینه \fB\-mcompact\-branches=never\fR تضمین می‌کند که دستورالعمل‌های پرش فشرده (compact branch) هرگز تولید نخواهند شد. .Sp گزینه \fB\-mcompact\-branches=always\fR تضمین می‌کند در صورتی که برای MIPS Release 6 به بعد دستورالعمل پرش فشرده در دسترس باشد، تولید گردد. اگر دستورالعمل پرش فشرده در دسترس نباشد (یا در نسخه‌های پیش از R6)، به‌جای آن از شکل دارای شکاف تأخیر (delay slot) پرش استفاده خواهد شد. .Sp اگر برای مقصدهای MIPS16/microMIPS استفاده شود، در حال حاضر نادیده گرفته خواهد شد. رفتار برای MIPS16/microMIPS ممکن است در آینده تغییر کند، چرا که آن‌ها دارای برخی دستورالعمل‌های پرش فشرده هستند. .Sp گزینه \fB\-mcompact\-branches=optimal\fR باعث می‌شود در صورتی که در ISA جاری یک پرش با delay slot در دسترس باشد و شکاف تأخیر با موفقیت پر شود، از آن استفاده شود. اگر شکاف تأخیر پر نشود، در صورت در دسترس بودن یک پرش فشرده انتخاب خواهد شد. .IP \fB\-mfp\-exceptions\fR 4 .IX Item "-mfp-exceptions" .PD 0 .IP \fB\-mno\-fp\-exceptions\fR 4 .IX Item "-mno-fp-exceptions" .PD مشخص می‌کند که آیا استثناهای ممیز شناور (FP exceptions) فعال هستند یا خیر. این مورد بر نحوه زمان‌بندی دستورالعمل‌های FP برای برخی پردازنده‌ها تأثیر می‌گذارد. پیش‌فرض این است که استثناهای FP فعال باشند. .Sp برای نمونه در SB\-1، اگر استثناهای FP غیرفعال باشند و در حال تولید کد ۶۴ بیتی باشیم، می‌توان از هر دو خط‌لوله (pipe) ممیز شناور استفاده کرد. در غیر این صورت، تنها می‌توان از یک خط‌لوله FP استفاده نمود. .IP \fB\-mvr4130\-align\fR 4 .IX Item "-mvr4130-align" .PD 0 .IP \fB\-mno\-vr4130\-align\fR 4 .IX Item "-mno-vr4130-align" .PD خط‌لوله VR4130 دوطرفه ابرمقیاس (two\-way superscalar) است، اما تنها در صورتی می‌تواند دو دستورالعمل را هم‌زمان صادر کند که نخستین دستورالعمل تراز ۸ بایتی داشته باشد. هنگامی که این گزینه فعال باشد، GCC جفت‌دستورالعمل‌هایی را که به نظرش باید به‌طور موازی اجرا شوند تراز می‌کند. .Sp این گزینه تنها هنگام بهینه‌سازی برای VR4130 اثرگذار است. معمولاً کد را سریع‌تر می‌کند، اما به قیمت بزرگ‌تر شدن حجم آن تمام می‌شود. این گزینه به‌طور پیش‌فرض در سطح بهینه‌سازی \fB\-O3\fR فعال است. .IP \fB\-msynci\fR 4 .IX Item "-msynci" .PD 0 .IP \fB\-mno\-synci\fR 4 .IX Item "-mno-synci" .PD فعال‌سازی (غیرفعال‌سازی) تولید دستورالعمل‌های \f(CW\*(C`synci\*(C'\fR در معماری‌هایی که از آن پشتیبانی می‌کنند. دستورالعمل‌های \f(CW\*(C`synci\*(C'\fR (در صورت فعال بودن) هنگامی تولید می‌شوند که \&\f(CW\*(C`_\|_builtin_\|_\|_clear_cache\*(C'\fR کامپایل شود. .Sp پیش‌فرض این گزینه \fB\-mno\-synci\fR است، اما با پیکربندی GCC به‌همراه \&\fB\-\-with\-synci\fR می‌توان این پیش‌فرض را تغییر داد. .Sp هنگام کامپایل کد برای سیستم‌های تک‌پردازنده‌ای، استفاده از \f(CW\*(C`synci\*(C'\fR عموماً ایمن است. با این حال، در بسیاری از سیستم‌های چند‌هسته‌ای (SMP)، این دستور حافظه‌های نهان دستورالعمل را در همه هسته‌ها نامعتبر (invalidate) نمی‌کند و ممکن است به رفتار تعریف‌نشده منجر شود. .IP \fB\-mrelax\-pic\-calls\fR 4 .IX Item "-mrelax-pic-calls" .PD 0 .IP \fB\-mno\-relax\-pic\-calls\fR 4 .IX Item "-mno-relax-pic-calls" .PD تلاش برای تبدیل فراخوانی‌های PIC که معمولاً از طریق ثبات \&\f(CW$25\fR ارسال (dispatch) می‌شوند به فراخوانی‌های مستقیم. این مورد تنها زمانی ممکن است که پیونددهنده (linker) بتواند مقصد را در زمان پیوند حل کند و مقصد در محدوده مجاز برای یک فراخوانی مستقیم باشد. .Sp در صورتی که GCC برای استفاده از یک اسمبلر و یک پیونددهنده پیکربندی شده باشد که از دستورالعمل اسمبلی \f(CW\*(C`.reloc\*(C'\fR پشتیبانی می‌کنند و \fB\-mexplicit\-relocs\fR برقرار باشد، گزینه \fB\-mrelax\-pic\-calls\fR پیش‌فرض خواهد بود. با \fB\-mno\-explicit\-relocs\fR، این بهینه‌سازی می‌تواند تنها توسط اسمبلر و پیونددهنده و بدون کمک کامپایلر انجام شود. .IP \fB\-mmcount\-ra\-address\fR 4 .IX Item "-mmcount-ra-address" .PD 0 .IP \fB\-mno\-mcount\-ra\-address\fR 4 .IX Item "-mno-mcount-ra-address" .PD تولید کردن (تولید نکردن) کدی که به \f(CW\*(C`_mcount\*(C'\fR اجازه می‌دهد نشانی بازگشت تابع فراخواننده را تغییر دهد. هنگامی که این گزینه فعال باشد، واسط معمول \f(CW\*(C`_mcount\*(C'\fR را با یک پارامتر جدید \fIra\-address\fR گسترش می‌دهد که نوع آن \f(CW\*(C`intptr_t *\*(C'\fR بوده و در ثبات \&\f(CW$12\fR ارسال می‌شود. سپس \f(CW\*(C`_mcount\*(C'\fR می‌تواند با انجام هر دوی موارد زیر نشانی بازگشت را تغییر دهد: .RS 4 .IP * 4 بازگرداندن نشانی جدید در ثبات \f(CW$31\fR. .IP * 4 ذخیره نشانی جدید در \f(CW\*(C`*\fR\f(CIra\-address\fR\f(CW\*(C'\fR، در صورتی که \fIra\-address\fR ناتهی (nonnull) باشد. .RE .RS 4 .Sp پیش‌فرض \fB\-mno\-mcount\-ra\-address\fR است. .RE .IP \fB\-mframe\-header\-opt\fR 4 .IX Item "-mframe-header-opt" .PD 0 .IP \fB\-mno\-frame\-header\-opt\fR 4 .IX Item "-mno-frame-header-opt" .PD فعال‌سازی (غیرفعال‌سازی) بهینه‌سازی سرایند قاب (frame header) در o32 ABI. هنگام استفاده از o32 ABI، توابع فراخواننده ۱۶ بایت را در پشته تخصیص می‌دهند تا تابع فراخوانده‌شده آرگومان‌های ثبات را در آن بنویسد. هنگامی که این گزینه فعال باشد، در صورتی که بتوان مشخص کرد که سرایند قاب بدون استفاده است، این بهینه‌سازی از تخصیص آن جلوگیری خواهد کرد. .Sp این بهینه‌سازی به‌طور پیش‌فرض در تمام سطوح بهینه‌سازی غیرفعال است..IP \fB\-mlxc1\-sxc1\fR 4 .IX Item "-mlxc1-sxc1" .PD 0 .IP \fB\-mno\-lxc1\-sxc1\fR 4 .IX Item "-mno-lxc1-sxc1" .PD در صورت امکان، تولید دستورالعمل‌های \f(CW\*(C`lwxc1\*(C'\fR، \&\f(CW\*(C`swxc1\*(C'\fR، \f(CW\*(C`ldxc1\*(C'\fR و \f(CW\*(C`sdxc1\*(C'\fR را فعال (غیرفعال) می‌کند. به‌طور پیش‌فرض فعال است. .IP \fB\-mmadd4\fR 4 .IX Item "-mmadd4" .PD 0 .IP \fB\-mno\-madd4\fR 4 .IX Item "-mno-madd4" .PD در صورت امکان، تولید دستورالعمل‌های ۴\-عملوندی \f(CW\*(C`madd.s\*(C'\fR، \&\f(CW\*(C`madd.d\*(C'\fR و دستورالعمل‌های مرتبط را فعال (غیرفعال) می‌کند. به‌طور پیش‌فرض فعال است. .PP \fIگزینه‌های MMIX\fR .IX Subsection "گزینه‌های MMIX" .PP این گزینه‌ها برای MMIX تعریف شده‌اند: .IP \fB\-mlibfuncs\fR 4 .IX Item "-mlibfuncs" .PD 0 .IP \fB\-mno\-libfuncs\fR 4 .IX Item "-mno-libfuncs" .PD مشخص می‌کند که توابع ذاتی کتابخانه در حال کامپایل هستند، که صرف‌نظر از اندازه، همه مقادیر را از طریق ثبات‌ها منتقل می‌کند. .IP \fB\-mepsilon\fR 4 .IX Item "-mepsilon" .PD 0 .IP \fB\-mno\-epsilon\fR 4 .IX Item "-mno-epsilon" .PD دستورالعمل‌های مقایسه ممیز شناور تولید می‌کند که نسبت به ثبات اپسیلون \f(CW\*(C`rE\*(C'\fR مقایسه را انجام می‌دهند. .IP \fB\-mabi=mmixware\fR 4 .IX Item "-mabi=mmixware" .PD 0 .IP \fB\-mabi=gnu\fR 4 .IX Item "-mabi=gnu" .PD کدی تولید می‌کند که پارامترهای تابع و مقادیر بازگشتی را به‌گونه‌ای عبور می‌دهد که (در تابع فراخوانی‌شده) به‌عنوان ثبات‌های \f(CW$0\fR به بالا دیده می‌شوند، برعکس GNU ABI که از ثبات‌های سراسری \f(CW$231\fR به بالا استفاده می‌کند. .IP \fB\-mzero\-extend\fR 4 .IX Item "-mzero-extend" .PD 0 .IP \fB\-mno\-zero\-extend\fR 4 .IX Item "-mno-zero-extend" .PD هنگام خواندن داده‌ها از حافظه با اندازه‌های کمتر از ۶۴ بیت، به‌طور پیش‌فرض به جای دستورالعمل‌های بارگذاری با گسترش علامت، از دستورالعمل‌های بارگذاری با گسترش صفر استفاده می‌کند (استفاده نمی‌کند). .IP \fB\-mknuthdiv\fR 4 .IX Item "-mknuthdiv" .PD 0 .IP \fB\-mno\-knuthdiv\fR 4 .IX Item "-mno-knuthdiv" .PD کاری می‌کند که حاصل تقسیم دارای باقی‌مانده، هم‌علامت با مقسوم‌علیه باشد. در حالت پیش‌فرض، \fB\-mno\-knuthdiv\fR، علامت باقی‌مانده از علامت مقسوم پیروی می‌کند. هر دو روش از نظر محاسباتی معتبر هستند، اما روش دوم تقریباً به‌طور انحصاری استفاده می‌شود. .IP \fB\-mtoplevel\-symbols\fR 4 .IX Item "-mtoplevel-symbols" .PD 0 .IP \fB\-mno\-toplevel\-symbols\fR 4 .IX Item "-mno-toplevel-symbols" .PD یک \fB:\fR به ابتدای همه نمادهای سراسری اضافه می‌کند (اضافه نمی‌کند)، تا کد اسمبلی بتواند با دایرکتیو اسمبلی \f(CW\*(C`PREFIX\*(C'\fR استفاده شود. .IP \fB\-melf\fR 4 .IX Item "-melf" یک فایل اجرایی در قالب ELF تولید می‌کند، به جای قالب پیش‌فرض \fBmmo\fR که توسط شبیه‌ساز \fBmmix\fR استفاده می‌شود. .IP \fB\-mbranch\-predict\fR 4 .IX Item "-mbranch-predict" .PD 0 .IP \fB\-mno\-branch\-predict\fR 4 .IX Item "-mno-branch-predict" .PD هنگامی که پیش‌بینی ایستای شاخه‌بندی نشان‌دهنده یک انشعاب محتمل است، از دستورالعمل‌های پرش محتمل استفاده می‌کند (استفاده نمی‌کند). .IP \fB\-mbase\-addresses\fR 4 .IX Item "-mbase-addresses" .PD 0 .IP \fB\-mno\-base\-addresses\fR 4 .IX Item "-mno-base-addresses" .PD کدی تولید می‌کند (تولید نمی‌کند) که از \fIنشانی‌های پایه\fR استفاده می‌کند. استفاده از یک نشانی پایه به‌طور خودکار درخواستی را (که توسط اسمبلر و پیونددهنده مدیریت می‌شود) برای تنظیم یک مقدار ثابت در یک ثبات سراسری تولید می‌کند. این ثبات برای یک یا چند درخواست نشانی پایه در محدودهٔ ۰ تا ۲۵۵ از مقدار نگه‌داری‌شده در ثبات استفاده می‌شود. این امر عموماً به کدی کوتاه‌تر و سریع‌تر منجر می‌شود، اما تعداد اقلام داده مختلفی که می‌توان آدرس‌دهی کرد محدود است. این بدان معناست که برنامه‌ای که از مقادیر زیادی داده ایستا استفاده می‌کند ممکن است به \fB\-mno\-base\-addresses\fR نیاز داشته باشد. .IP \fB\-msingle\-exit\fR 4 .IX Item "-msingle-exit" .PD 0 .IP \fB\-mno\-single\-exit\fR 4 .IX Item "-mno-single-exit" .PD کد تولیدشده را وادار می‌کند (وادار نمی‌کند) که در هر تابع تنها یک نقطه خروج داشته باشد. .PP \fIگزینه‌های MN10300\fR .IX Subsection "گزینه‌های MN10300" .PP این گزینه‌های \fB\-m\fR برای معماری‌های Matsushita MN10300 تعریف شده‌اند: .IP \fB\-mmult\-bug\fR 4 .IX Item "-mmult-bug" کدی تولید می‌کند که از باگ‌های موجود در دستورالعمل‌های ضرب پردازنده‌های MN10300 اجتناب کند. این گزینه پیش‌فرض است. .IP \fB\-mno\-mult\-bug\fR 4 .IX Item "-mno-mult-bug" کدی برای اجتناب از باگ‌های موجود در دستورالعمل‌های ضرب پردازنده‌های MN10300 تولید نمی‌کند. .IP \fB\-mam33\fR 4 .IX Item "-mam33" با استفاده از قابلیت‌های خاص پردازنده AM33 کد تولید می‌کند. .IP \fB\-mno\-am33\fR 4 .IX Item "-mno-am33" با استفاده از قابلیت‌های خاص پردازنده AM33 کد تولید نمی‌کند. این گزینه پیش‌فرض است. .IP \fB\-mam33\-2\fR 4 .IX Item "-mam33-2" با استفاده از قابلیت‌های خاص پردازنده AM33/2.0 کد تولید می‌کند. .IP \fB\-mam34\fR 4 .IX Item "-mam34" با استفاده از قابلیت‌های خاص پردازنده AM34 کد تولید می‌کند. .IP \fB\-mtune=\fR\fIcpu\-type\fR 4 .IX Item "-mtune=cpu-type" هنگام زمان‌بندی دستورالعمل‌ها، از ویژگی‌های زمان‌بندی نوع CPU مشخص‌شده استفاده می‌کند. این گزینه نوع پردازنده هدف را تغییر نمی‌دهد. نوع CPU باید یکی از \fBmn10300\fR، \fBam33\fR، \&\fBam33\-2\fR یا \fBam34\fR باشد. .IP \fB\-mreturn\-pointer\-on\-d0\fR 4 .IX Item "-mreturn-pointer-on-d0" هنگام تولید تابعی که یک اشاره‌گر را برمی‌گرداند، اشاره‌گر را در هر دو ثبات \f(CW\*(C`a0\*(C'\fR و \f(CW\*(C`d0\*(C'\fR برمی‌گرداند. در غیر این صورت، اشاره‌گر فقط در \f(CW\*(C`a0\*(C'\fR بازگردانده می‌شود، و تلاش برای فراخوانی چنین توابعی بدون پیش‌نمونه منجر به خطا خواهد شد. توجه داشته باشید که این گزینه به‌طور پیش‌فرض فعال است؛ برای غیرفعال کردن آن از \fB\-mno\-return\-pointer\-on\-d0\fR استفاده کنید. .IP \fB\-mno\-crt0\fR 4 .IX Item "-mno-crt0" فایل شیء راه‌اندازی زمان اجرای C را پیوند نمی‌دهد. .IP \fB\-mrelax\fR 4 .IX Item "-mrelax" به پیونددهنده نشان می‌دهد که باید یک مرحله بهینه‌سازی آزادسازی (relaxation) را برای کوتاه‌تر کردن انشعاب‌ها، فراخوانی‌ها و نشانی‌های مطلق حافظه انجام دهد. این گزینه فقط زمانی تأثیر دارد که در خط فرمان برای مرحله نهایی پیوند استفاده شود. .Sp این گزینه اشکال‌زدایی نمادین را غیرممکن می‌سازد. .IP \fB\-mliw\fR 4 .IX Item "-mliw" به کامپایلر اجازه می‌دهد در صورتی که هدف \fBAM33\fR یا جدیدتر باشد، دستورالعمل‌های \fILong Instruction Word\fR را تولید کند. این گزینه پیش‌فرض است. این گزینه ماکروی پیش‌پردازندهٔ \f(CW\*(C`_\|_LIW_\|_\*(C'\fR را تعریف می‌کند. .IP \fB\-mno\-liw\fR 4 .IX Item "-mno-liw" به کامپایلر اجازه نمی‌دهد دستورالعمل‌های \fILong Instruction Word\fR را تولید کند. این گزینه ماکروی پیش‌پردازندهٔ \f(CW\*(C`_\|_NO_LIW_\|_\*(C'\fR را تعریف می‌کند. .IP \fB\-msetlb\fR 4 .IX Item "-msetlb" به کامپایلر اجازه می‌دهد در صورتی که هدف \fBAM33\fR یا جدیدتر باشد، دستورالعمل‌های \fISETLB\fR و \fILcc\fR را تولید کند. این گزینه پیش‌فرض است. این گزینه ماکروی پیش‌پردازندهٔ \f(CW\*(C`_\|_SETLB_\|_\*(C'\fR را تعریف می‌کند. .IP \fB\-mno\-setlb\fR 4 .IX Item "-mno-setlb" به کامپایلر اجازه نمی‌دهد دستورالعمل‌های \fISETLB\fR یا \fILcc\fR را تولید کند. این گزینه ماکروی پیش‌پردازندهٔ \f(CW\*(C`_\|_NO_SETLB_\|_\*(C'\fR را تعریف می‌کند. .PP \fIگزینه‌های Moxie\fR .IX Subsection "گزینه‌های Moxie" .IP \fB\-meb\fR 4 .IX Item "-meb" کد با ترتیب بایت بزرگ‌پایان (big\-endian) تولید می‌کند. این گزینه پیش‌فرض برای پیکربندی‌های \fBmoxie\-*\-*\fR است..IP \fB\-mel\fR 4 .IX Item "-mel" تولید کد little\-endian. .IP \fB\-mmul.x\fR 4 .IX Item "-mmul.x" تولید دستورالعمل‌های mul.x و umul.x. این حالت پیش‌فرض برای پیکربندی‌های \&\fBmoxiebox\-*\-*\fR است. .IP \fB\-mno\-crt0\fR 4 .IX Item "-mno-crt0" عدم پیوند پرونده شیء مقداردهی اولیه زمان اجرای C (crt0). .PP \fIگزینه‌های MSP430\fR .IX Subsection "MSP430 Options" .PP این گزینه‌ها برای MSP430 تعریف شده‌اند: .IP \fB\-masm\-hex\fR 4 .IX Item "-masm-hex" وادار کردن خروجی اسمبلی به استفاده همیشگی از ثابت‌های هگزادسیمال. معمولاً این‌گونه ثوابت به‌صورت دهدهی علامت‌دار هستند، اما این گزینه برای اهداف مجموعه آزمایش (testsuite) و/یا زیبایی بصری در دسترس است. .IP \fB\-mmcu=\fR 4 .IX Item "-mmcu=" انتخاب MCU هدف. این گزینه برای ایجاد یک نماد پیش‌پردازنده C بر اساس نام MCU استفاده می‌شود، که به حروف بزرگ تبدیل شده و پیشوند و پسوند \fB_\|_\fR به آن اضافه می‌شود. این نماد به نوبه خود توسط پرونده سرایند \fImsp430.h\fR برای انتخاب یک پرونده سرایند مکمل ویژه MCU به کار می‌رود. .Sp این گزینه همچنین ISA مورد استفاده را تنظیم می‌کند. اگر نام MCU از نوعی باشد که مشخصاً تنها از 430 ISA پشتیبانی می‌کند، همان انتخاب می‌شود؛ در غیر این صورت 430X ISA انتخاب خواهد شد. نام عمومی MCU به‌صورت \fBmsp430\fR نیز می‌تواند برای انتخاب 430 ISA استفاده شود. به طور مشابه، نام عمومی MCU \fBmsp430x\fR معماری 430X ISA را انتخاب می‌کند. .Sp علاوه بر این، یک اسکریپت پیونددهنده مخصوص MCU به خط فرمان پیونددهنده اضافه می‌شود. نام اسکریپت، نام MCU با پسوند \fI.ld\fR است. بنابراین، تعیین \fB\-mmcu=xxx\fR در خط فرمان \fBgcc\fR، نماد پیش‌پردازنده C \f(CW\*(C`_\|_XXX_\|_\*(C'\fR را تعریف کرده و باعث می‌شود پیونددهنده به دنبال اسکریپتی به نام \fIxxx.ld\fR بگردد. .Sp معماری ISA و پشتیبانی از ضرب سخت‌افزاری برای MCUهای مختلف به‌صورت تعبیه‌شده (hard-code) در GCC قرار داده شده است. با این حال، می‌توان از یک پرونده خارجی \fBdevices.csv\fR برای گسترش پشتیبانی از دستگاه‌ها فراتر از موارد تعبیه‌شده استفاده کرد. .Sp کامپایلر GCC پرونده \fBdevices.csv\fR را با استفاده از روش‌های زیر و بر اساس ترتیب اولویت مشخص‌شده جستجو می‌کند، که در آن روش اول بر روش دوم و روش دوم بر روش سوم ارجحیت دارد: .RS 4 .ie n .IP "مسیر include مشخص‌شده با ""\-I"" و ""\-L""" 4 .el .IP "مسیر include مشخص‌شده با \f(CW\-I\fR و \f(CW\-L\fR" 4 .IX Item "Include path specified with -I and -L" پرونده \fBdevices.csv\fR در هر یک از دایرکتوری‌های مشخص‌شده توسط مسیرهای include و مسیرهای جستجوی کتابخانه پیونددهنده جستجو می‌شود. .IP "مسیر مشخص‌شده توسط متغیر محیطی \fBMSP430_GCC_INCLUDE_DIR\fR" 4 .IX Item "Path specified by the environment variable MSP430_GCC_INCLUDE_DIR" تعیین مقدار متغیر محیطی سراسری \fBMSP430_GCC_INCLUDE_DIR\fR به مسیر کامل دایرکتوری حاوی devices.csv، و GCC این دایرکتوری را برای devices.csv جستجو خواهد کرد. اگر devices.csv پیدا شود، این دایرکتوری همچنین به عنوان مسیر include و مسیر کتابخانه پیونددهنده ثبت می‌شود. بنابراین پرونده‌های سرایند و اسکریپت‌های پیونددهنده در این دایرکتوری را می‌توان بدون تعیین دستی \f(CW\*(C`\-I\*(C'\fR و \f(CW\*(C`\-L\*(C'\fR در خط فرمان استفاده کرد. .IP "دایرکتوری \fBmsp430\-elf{,bare}/include/devices\fR" 4 .IX Item "The msp430-elf{,bare}/include/devices directory" در نهایت، GCC مسیر \fBmsp430\-elf{,bare}/include/devices\fR را از دایرکتوری ریشه زنجیره ابزار (toolchain) بررسی می‌کند. این دایرکتوری در نصب پیش‌فرض وجود ندارد، اما اگر کاربر آن را ایجاد کرده و \fBdevices.csv\fR را در آنجا کپی کرده باشد، داده‌های MCU خوانده می‌شوند. مشابه بالا، این دایرکتوری نیز به عنوان یک مسیر include و مسیر کتابخانه پیونددهنده ثبت می‌شود. .RE .RS 4 .Sp اگر هیچ یک از روش‌های جستجوی بالا پرونده \fBdevices.csv\fR را پیدا نکنند، از داده‌های تعبیه‌شده MCU استفاده می‌شود. .RE .IP \fB\-mwarn\-mcu\fR 4 .IX Item "-mwarn-mcu" .PD 0 .IP \fB\-mno\-warn\-mcu\fR 4 .IX Item "-mno-warn-mcu" .PD این گزینه هشدارهای مربوط به تداخل میان نام MCU مشخص‌شده با گزینه \fB\-mmcu\fR و ISA تعیین‌شده توسط گزینه \fB\-mcpu\fR و/یا پشتیبانی از ضرب سخت‌افزاری تعیین‌شده توسط گزینه \fB\-mhwmult\fR را فعال یا غیرفعال می‌کند. همچنین هشدارهای مربوط به نام‌های ناشناخته MCU را فعال یا غیرفعال می‌سازد. این گزینه به طور پیش‌فرض فعال است. .IP \fB\-mcpu=\fR 4 .IX Item "-mcpu=" معماری ISA مورد استفاده را مشخص می‌کند. مقادیر پذیرفته‌شده عبارتند از \fBmsp430\fR، \&\fBmsp430x\fR و \fBmsp430xv2\fR. این گزینه منسوخ شده است (deprecated). برای انتخاب ISA باید از گزینه \fB\-mmcu=\fR استفاده شود. .IP \fB\-msim\fR 4 .IX Item "-msim" پیوند به کتابخانه‌های زمان اجرای شبیه‌ساز و اسکریپت پیونددهنده. این گزینه هر اسکریپتی را که ممکن بود توسط گزینه \fB\-mmcu=\fR انتخاب شود لغو می‌کند (override). .IP \fB\-mlarge\fR 4 .IX Item "-mlarge" استفاده از آدرس‌دهی مدل بزرگ (اشاره‌گرهای ۲۰ بیتی، \f(CW\*(C`size_t\*(C'\fR بیست بیتی). .IP \fB\-msmall\fR 4 .IX Item "-msmall" استفاده از آدرس‌دهی مدل کوچک (اشاره‌گرهای ۱۶ بیتی، \f(CW\*(C`size_t\*(C'\fR شانزده بیتی). .IP \fB\-mrelax\fR 4 .IX Item "-mrelax" این گزینه به اسمبلر و پیونددهنده ارسال می‌شود و به پیونددهنده اجازه می‌دهد بهینه‌سازی‌های خاصی را انجام دهد که تا زمان پیوند نهایی قابل انجام نیستند. .IP \fBmhwmult=\fR 4 .IX Item "mhwmult=" نوع ضرب سخت‌افزاری پشتیبانی‌شده توسط هدف را شرح می‌دهد. مقادیر پذیرفته‌شده عبارتند از \fBnone\fR برای عدم وجود ضرب سخت‌افزاری، \fB16bit\fR برای ضرب اولیه فقط ۱۶ بیتی پشتیبانی‌شده توسط MCUهای اولیه، \fB32bit\fR برای ضرب ۱۶/۳۲ بیتی پشتیبانی‌شده توسط MCUهای بعدی و \fBf5series\fR برای ضرب ۱۶/۳۲ بیتی پشتیبانی‌شده توسط MCUهای سری F5. مقدار \fBauto\fR نیز می‌تواند داده شود. این به GCC می‌گوید که پشتیبانی از ضرب سخت‌افزاری را بر اساس نام MCU ارائه‌شده توسط گزینه \fB\-mmcu\fR استنتاج کند. اگر گزینه \fB\-mmcu\fR مشخص نشده باشد یا نام MCU شناسایی نشود، عدم وجود پشتیبانی از ضرب سخت‌افزاری فرض می‌شود. \f(CW\*(C`auto\*(C'\fR مقدار پیش‌فرض است. .Sp ضرب‌های سخت‌افزاری معمولاً با فراخوانی یک روال کتابخانه‌ای انجام می‌شوند. این کار باعث صرفه‌جویی در فضای کد تولیدشده می‌شود. با این حال هنگام کامپایل در سطح \&\fB\-O3\fR یا بالاتر، ضرب‌کننده سخت‌افزاری به‌صورت درون‌خطی (inline) فراخوانی می‌شود. این امر کدی بزرگ‌تر اما سریع‌تر تولید می‌کند. .Sp روال‌های ضرب سخت‌افزاری در زمان اجرا وقفه‌ها را غیرفعال کرده و پس از اتمام، وضعیت قبلی وقفه را بازیابی می‌کنند. این امر استفاده از آنها را در داخل گرداننده‌های وقفه (interrupt handlers) و همچنین در کدهای عادی ایمن می‌سازد. .IP \fB\-minrt\fR 4 .IX Item "-minrt" فعال کردن استفاده از یک محیط حداقل زمان اجرا (minimum runtime environment) \- بدون مقداردهنده‌های اولیه یا سازنده‌های ایستا (static). این قابلیت برای دستگاه‌های با محدودیت حافظه در نظر گرفته شده است. کامپایلر نمادهای ویژه‌ای را در برخی پرونده‌های شیء می‌گنجاند که به پیونددهنده و زمان اجرا اعلام می‌کنند چه بخش‌هایی از کد مورد نیاز است. .IP \fB\-mtiny\-printf\fR 4 .IX Item "-mtiny-printf" فعال کردن توابع کتابخانه‌ای \f(CW\*(C`printf\*(C'\fR و \f(CW\*(C`puts\*(C'\fR با حجم کد کاهش‌یافته. پیاده‌سازی‌های \fBtiny\fR از این توابع بازورودناپذیر (not reentrant) هستند، بنابراین در برنامه‌های چندنخی باید با احتیاط استفاده شوند. .Sp پشتیبانی از جریان‌ها (streams) حذف شده است و رشته‌ای که باید چاپ شود همیشه از طریق فراخوان سیستمی \f(CW\*(C`write\*(C'\fR به stdout ارسال خواهد شد. این رشته پیش از ارسال به write بافر نمی‌شود. .Sp این گزینه به Newlib Nano IO نیاز دارد، بنابراین GCC باید با \&\fB\-\-enable\-newlib\-nano\-formatted\-io\fR پیکربندی شده باشد. .IP \fB\-mmax\-inline\-shift=\fR 4 .IX Item "-mmax-inline-shift=" این گزینه یک عدد صحیح بین ۰ تا ۶۴ (شامل هر دو) را دریافت می‌کند و حداکثر تعداد دستورالعمل‌های شیفت درون‌خطی را که باید برای انجام عملیات شیفت با یک مقدار ثابت صادر شوند، تعیین می‌نماید. هنگامی که نیاز به فراتر رفتن از این مقدار باشد، به جای آن از یک تابع کمکی mspabi استفاده می‌شود. مقدار پیش‌فرض ۴ است. .Sp این گزینه فقط بر مواردی اثر می‌گذارد که یک شیفت چندموقعیتی نتواند با یک دستورالعمل منفرد تکمیل شود (مانند تمام شیفت‌های بزرگ‌تر از ۱ در 430 ISA). .Sp شیفت‌های یک مقدار ۳۲ بیتی حداقل دو برابر هزینه‌بر هستند، بنابراین مقدار ارائه‌شده برای این گزینه بر ۲ تقسیم شده و مقدار حاصل به جای آن استفاده می‌شود. .IP \fB\-mcode\-region=\fR 4 .IX Item "-mcode-region=" .PD 0 .IP \fB\-mdata\-region=\fR 4 .IX Item "-mdata-region=" .PD این گزینه‌ها به کامپایلر اعلام می‌کنند که توابع و داده‌های فاقد یکی از مشخصه‌های \&\f(CW\*(C`lower\*(C'\fR، \f(CW\*(C`upper\*(C'\fR، \f(CW\*(C`either\*(C'\fR یا \&\f(CW\*(C`section\*(C'\fR را در کجا قرار دهد. مقادیر ممکن عبارتند از \f(CW\*(C`lower\*(C'\fR، \&\f(CW\*(C`upper\*(C'\fR، \f(CW\*(C`either\*(C'\fR یا \f(CW\*(C`any\*(C'\fR. سه مقدار اول مانند مشخصه متناظر خود رفتار می‌کنند. مقدار ممکن چهارم \- یعنی \f(CW\*(C`any\*(C'\fR \- حالت پیش‌فرض است. این مقدار، جای‌گذاری را به طور کامل به اسکریپت پیونددهنده و نحوه تخصیص بخش‌های استاندارد (\f(CW\*(C`.text\*(C'\fR، \f(CW\*(C`.data\*(C'\fR و غیره) به نواحی حافظه توسط آن واگذار می‌کند. .IP \fB\-msilicon\-errata=\fR 4 .IX Item "-msilicon-errata=" این گزینه درخواستی را به اسمبلر ارسال می‌کند تا اصلاحات مربوط به نقص‌های سیلیکونی (silicon errata) نام‌برده‌شده را فعال کند. .IP \fB\-msilicon\-errata\-warn=\fR 4 .IX Item "-msilicon-errata-warn=" این گزینه درخواستی را به اسمبلر ارسال می‌کند تا پیام‌های هشدار را در مواردی که ممکن است نیاز به اعمال اصلاح نقص سیلیکونی باشد، فعال کند. .IP \fB\-mwarn\-devices\-csv\fR 4 .IX Item "-mwarn-devices-csv".PD 0 .IP \fB\-mno\-warn\-devices\-csv\fR 4 .IX Item "-mno-warn-devices-csv" .PD در صورت پیدا نشدن \fBdevices.csv\fR یا وجود مشکل در تجزیهٔ آن هشدار می‌دهد (پیش‌فرض: فعال). .PP \fIگزینه‌های NDS32\fR .IX Subsection "NDS32 Options" .PP این گزینه‌ها برای پیاده‌سازی‌های NDS32 تعریف شده‌اند: .IP \fB\-mbig\-endian\fR 4 .IX Item "-mbig-endian" تولید کد در حالت big\-endian. .IP \fB\-mlittle\-endian\fR 4 .IX Item "-mlittle-endian" تولید کد در حالت little\-endian. .IP \fB\-mreduced\-regs\fR 4 .IX Item "-mreduced-regs" استفاده از مجموعه ثبات‌های کاهش‌یافته برای تخصیص ثبات. .IP \fB\-mfull\-regs\fR 4 .IX Item "-mfull-regs" استفاده از مجموعه ثبات‌های کامل برای تخصیص ثبات. .IP \fB\-mcmov\fR 4 .IX Item "-mcmov" تولید دستورالعمل‌های انتقال شرطی (conditional move). .IP \fB\-mno\-cmov\fR 4 .IX Item "-mno-cmov" عدم تولید دستورالعمل‌های انتقال شرطی. .IP \fB\-mext\-perf\fR 4 .IX Item "-mext-perf" تولید دستورالعمل‌های افزونهٔ کارایی (performance extension). .IP \fB\-mno\-ext\-perf\fR 4 .IX Item "-mno-ext-perf" عدم تولید دستورالعمل‌های افزونهٔ کارایی. .IP \fB\-mext\-perf2\fR 4 .IX Item "-mext-perf2" تولید دستورالعمل‌های افزونهٔ کارایی ۲. .IP \fB\-mno\-ext\-perf2\fR 4 .IX Item "-mno-ext-perf2" عدم تولید دستورالعمل‌های افزونهٔ کارایی ۲. .IP \fB\-mext\-string\fR 4 .IX Item "-mext-string" تولید دستورالعمل‌های افزونهٔ رشته. .IP \fB\-mno\-ext\-string\fR 4 .IX Item "-mno-ext-string" عدم تولید دستورالعمل‌های افزونهٔ رشته. .IP \fB\-mv3push\fR 4 .IX Item "-mv3push" تولید دستورالعمل‌های push25/pop25 در v3. .IP \fB\-mno\-v3push\fR 4 .IX Item "-mno-v3push" عدم تولید دستورالعمل‌های push25/pop25 در v3. .IP \fB\-m16\-bit\fR 4 .IX Item "-m16-bit" تولید دستورالعمل‌های ۱۶ بیتی. .IP \fB\-mno\-16\-bit\fR 4 .IX Item "-mno-16-bit" عدم تولید دستورالعمل‌های ۱۶ بیتی. .IP \fB\-misr\-vector\-size=\fR\fInum\fR 4 .IX Item "-misr-vector-size=num" تعیین اندازهٔ هر بردار وقفه، که باید ۴ یا ۱۶ باشد. .IP \fB\-mcache\-block\-size=\fR\fInum\fR 4 .IX Item "-mcache-block-size=num" تعیین اندازهٔ هر بلوک حافظهٔ پنهان (cache block)، که باید توانی از ۲ بین ۴ و ۵۱۲ باشد. .IP \fB\-march=\fR\fIarch\fR 4 .IX Item "-march=arch" تعیین نام معماری مقصد. .IP \fB\-mcmodel=\fR\fIcode\-model\fR 4 .IX Item "-mcmodel=code-model" تنظیم مدل کد به یکی از موارد زیر: .RS 4 .IP \fBsmall\fR 4 .IX Item "small" تمامی بخش‌های داده و داده‌های فقط‌خواندنی باید در فضای آدرس‌دهی 512KB باشند. بخش کد (text segment) باید در فضای آدرس‌دهی 16MB باشد. .IP \fBmedium\fR 4 .IX Item "medium" بخش داده باید در فضای آدرس‌دهی 512KB باشد، در حالی که بخش داده‌های فقط‌خواندنی می‌تواند در فضای آدرس‌دهی 4GB باشد. بخش کد همچنان باید در فضای آدرس‌دهی 16MB قرار گیرد. .IP \fBlarge\fR 4 .IX Item "large" تمامی بخش‌های کد و داده می‌توانند در فضای آدرس‌دهی 4GB باشند. .RE .RS 4 .RE .IP \fB\-mctor\-dtor\fR 4 .IX Item "-mctor-dtor" فعال‌سازی قابلیت سازنده/ویرانگر (constructor/destructor). .IP \fB\-mrelax\fR 4 .IX Item "-mrelax" هدایت پیونددهنده برای بهینه‌سازی و کاستن از طول دستورالعمل‌ها (relax instructions). .PP \fIگزینه‌های Nvidia PTX\fR .IX Subsection "Nvidia PTX Options" .PP این گزینه‌ها برای Nvidia PTX تعریف شده‌اند: .IP \fB\-m64\fR 4 .IX Item "-m64" نادیده گرفته می‌شود، اما برای سازگاری با گذشته حفظ شده است. تنها ABI شصت و چهار بیتی پشتیبانی می‌شود. .IP \fB\-march=\fR\fIarchitecture\-string\fR 4 .IX Item "-march=architecture-string" تولید کد برای معماری مقصد مشخص‌شده در PTX ISA. رشته‌های معماری معتبر عبارتند از: \&\fBsm_30\fR، \fBsm_35\fR، \fBsm_37\fR، \&\fBsm_52\fR، \fBsm_53\fR، \&\fBsm_61\fR، \&\fBsm_70\fR، \fBsm_75\fR، \&\fBsm_80\fR، و \fBsm_89\fR. مقدار پیش‌فرض به نحوهٔ پیکربندی کامپایلر بستگی دارد، نگاه کنید به \&\fB\-\-with\-arch\fR. .Sp این گزینه مقدار ماکروی پیش‌پردازندهٔ \&\f(CW\*(C`_\|_PTX_SM_\|_\*(C'\fR را تنظیم می‌کند؛ به عنوان مثال، برای \fBsm_35\fR مقدار \&\fB350\fR را دارد. .IP \fB\-misa=\fR\fIarchitecture\-string\fR 4 .IX Item "-misa=architecture-string" نام مستعار برای \fB\-march=\fR. .IP \fB\-march\-map=\fR\fIarchitecture\-string\fR 4 .IX Item "-march-map=architecture-string" نزدیک‌ترین مقدار موجود \fB\-march=\fR را که قابلیت‌های بیشتری نداشته باشد انتخاب می‌کند. برای نمونه، برای \fB\-march\-map=sm_50\fR مقدار \&\fB\-march=sm_37\fR، و برای \fB\-march\-map=sm_53\fR مقدار \&\fB\-march=sm_53\fR انتخاب می‌شود. .IP \fB\-mptx=\fR\fIversion\-string\fR 4 .IX Item "-mptx=version-string" تولید کد برای نسخهٔ مشخص‌شده از PTX ISA. رشته‌های معتبر نسخه عبارتند از: \&\fB3.1\fR، \&\fB4.1\fR، \fB4.2\fR، \&\fB5.0\fR، \&\fB6.0\fR، \fB6.3\fR، \&\fB7.0\fR، \fB7.3\fR، و \fB7.8\fR. نسخهٔ پیش‌فرض PTX ISA همان نسخه‌ای است که پشتیبانی از معماری مقصد PTX ISA انتخاب‌شده را افزوده است (نگاه کنید به \fB\-march=\fR)، اما حداقل \&\fB6.3\fR، یا برای \fB\-march=sm_52\fR و بالاتر، حداقل \fB7.3\fR خواهد بود. .Sp این گزینه مقادیر ماکروهای پیش‌پردازندهٔ \&\f(CW\*(C`_\|_PTX_ISA_VERSION_MAJOR_\|_\*(C'\fR و \f(CW\*(C`_\|_PTX_ISA_VERSION_MINOR_\|_\*(C'\fR را تنظیم می‌کند؛ برای مثال، برای \fB3.1\fR این ماکروها به ترتیب دارای مقادیر \fB3\fR و \&\fB1\fR هستند. .IP \fB\-mmainkernel\fR 4 .IX Item "-mmainkernel" پیوند دادن کد برای یک کرنل _\|_main. این گزینه برای اجرای مستقل به جای بارگذاری جانبی (offloading) است. .IP \fB\-moptimize\fR 4 .IX Item "-moptimize" اعمال بهینه‌سازی‌های اجرای بخش‌بندی‌شده (partitioned execution). هنگام انتخاب هر سطحی از بهینه‌سازی، این گزینه پیش‌فرض است. .IP \fB\-msoft\-stack\fR 4 .IX Item "-msoft-stack" .PD 0 .IP \fB\-mno\-soft\-stack\fR 4 .IX Item "-mno-soft-stack" .PD برای \fB\-mno\-soft\-stack\fR (حالت پیش‌فرض، مگر اینکه \fB\-mgomp\fR مشخص شده باشد)، از پشته‌های «بومی» (native) در PTX استفاده می‌شود، بدین معنا که کدی تولید می‌شود که از حافظهٔ \f(CW\*(C`.local\*(C'\fR یا مستقیماً از \f(CW\*(C`alloca\*(C'\fR در PTX برای ذخیره‌سازی پشته استفاده می‌کند. مگر اینکه \fB\-mptx=7.3\fR یا بالاتر و \fB\-march=sm_52\fR یا بالاتر فعال باشند، آرایه‌های با طول متغیر و تخصیص پویای حافظه روی پشته با استفاده از \f(CW\*(C`alloca\*(C'\fR پشتیبانی نمی‌شوند. .Sp برای \fB\-msoft\-stack\fR (که به طور ضمنی با \fB\-mgomp\fR فعال می‌شود)، کدی تولید می‌شود که مستقیماً از حافظهٔ \f(CW\*(C`.local\*(C'\fR یا \f(CW\*(C`alloca\*(C'\fR در PTX برای ذخیره‌سازی پشته استفاده نمی‌کند. در عوض، یک اشاره‌گر پشته به ازای هر warp به‌طور صریح نگهداری می‌شود. این کار امکان تخصیص پشته با طول متغیر (با آرایه‌های طول متغیر یا \f(CW\*(C`alloca\*(C'\fR) را فراهم می‌کند، و زمانی که حافظهٔ عمومی برای ذخیره‌سازی زیرین به کار می‌رود، دسترسی به متغیرهای خودکار را از سایر رشته‌ها یا از طریق دستورالعمل‌های اتمیک ممکن می‌سازد. این شیوهٔ تولید کد برای بارگذاری جانبی OpenMP استفاده می‌شود، اما این گزینه به تنهایی با هدف آزمایش کامپایلر ارائه شده است؛ برای تولید کد مناسب جهت پیوند در برنامه‌هایی که از تخلیه بار OpenMP استفاده می‌کنند، از گزینهٔ \fB\-mgomp\fR استفاده کنید. .IP \fB\-muniform\-simt\fR 4 .IX Item "-muniform-simt" تغییر به روش تولید کدی که اجازه می‌دهد تمام رشته‌ها در هر warp اجرا شوند، در حالی که وضعیت حافظه و اثرات جانبی طوری حفظ می‌شوند که گویی فقط یک رشته در هر warp خارج از نواحی OpenMP SIMD فعال بوده است. تمام عملیات اتمیک و فراخوانی‌های زمان اجرا (malloc، free، vprintf) به صورت شرطی اجرا می‌شوند (تنها و تنها اگر شناسهٔ لاین فعلی با شناسهٔ لاین اصلی برابر باشد)، و ثباتی که مقداردهی می‌شود از طریق یک دستورالعمل shuffle از لاین اصلی رونویسی می‌گردد. خارج از نواحی SIMD، لاین 0 به عنوان master عمل می‌کند؛ در درون آن، هر رشته خود را به عنوان لاین اصلی می‌بیند. آرایهٔ حافظهٔ مشترک \f(CW\*(C`int _\|_nvptx_uni[]\*(C'\fR ماسک‌های بیتیِ تمام‌صفر یا تمام‌یک را برای هر warp نگهداری می‌کند که نشان‌دهندهٔ حالت فعلی است (مقدار 0 در خارج از نواحی SIMD). هر رشته می‌تواند ماسک بیتی را در موقعیت \f(CW\*(C`tid.y\*(C'\fR با شناسهٔ لاین فعلی به صورت بیتی AND کند تا شناسهٔ لاین اصلی را محاسبه نماید..IP \fB\-mgomp\fR 4 .IX Item "-mgomp" تولید کد برای استفاده در بارسپاری (offloading) در OpenMP: گزینه‌های \fB\-msoft\-stack\fR و \&\fB\-muniform\-simt\fR را فعال می‌کند و گونهٔ multilib متناظر را انتخاب می‌نماید. .PP \fIگزینه‌های OpenRISC\fR .IX Subsection "OpenRISC Options" .PP این گزینه‌ها برای OpenRISC تعریف شده‌اند: .IP \fB\-mboard=\fR\fIname\fR 4 .IX Item "-mboard=name" پیکربندی یک زمان اجرای (runtime) وابسته به برد خاص. این مقدار برای پیوند کتابخانهٔ برد newlib به پیونددهنده فرستاده می‌شود. مقدار پیش‌فرض \f(CW\*(C`or1ksim\*(C'\fR است. .IP \fB\-mnewlib\fR 4 .IX Item "-mnewlib" این گزینه نادیده گرفته می‌شود؛ و تنها برای اهداف سازگاری است. قبلاً برای انتخاب گزینه‌های پیونددهنده و پیش‌پردازنده جهت استفاده با newlib به کار می‌رفت. .IP \fB\-msoft\-div\fR 4 .IX Item "-msoft-div" .PD 0 .IP \fB\-mhard\-div\fR 4 .IX Item "-mhard-div" .PD دستورالعمل‌های تقسیم نرم‌افزاری یا سخت‌افزاری (\f(CW\*(C`l.div\*(C'\fR، \f(CW\*(C`l.divu\*(C'\fR) را انتخاب می‌کند. حالت پیش‌فرض تقسیم سخت‌افزاری است. .IP \fB\-msoft\-mul\fR 4 .IX Item "-msoft-mul" .PD 0 .IP \fB\-mhard\-mul\fR 4 .IX Item "-mhard-mul" .PD دستورالعمل‌های ضرب نرم‌افزاری یا سخت‌افزاری (\f(CW\*(C`l.mul\*(C'\fR، \f(CW\*(C`l.muli\*(C'\fR) را انتخاب می‌کند. حالت پیش‌فرض ضرب سخت‌افزاری است. .IP \fB\-msoft\-float\fR 4 .IX Item "-msoft-float" .PD 0 .IP \fB\-mhard\-float\fR 4 .IX Item "-mhard-float" .PD انتخاب حالت نرم‌افزاری یا سخت‌افزاری برای عملیات ممیز شناور. حالت پیش‌فرض نرم‌افزاری است. .IP \fB\-mdouble\-float\fR 4 .IX Item "-mdouble-float" هنگامی که \fB\-mhard\-float\fR انتخاب شده باشد، تولید دستورالعمل‌های ممیز شناور با دقت مضاعف را فعال می‌کند. به‌طور پیش‌فرض از توابع \fIlibgcc\fR برای انجام عملیات ممیز شناور با دقت مضاعف استفاده می‌شود. .IP \fB\-munordered\-float\fR 4 .IX Item "-munordered-float" هنگامی که \fB\-mhard\-float\fR انتخاب شده باشد، تولید دستورالعمل‌های مقایسهٔ ممیز شناور نامرتب و تنظیم پرچم (\f(CW\*(C`lf.sfun*\*(C'\fR) را فعال می‌کند. به‌طور پیش‌فرض از توابع \fIlibgcc\fR برای انجام عملیات مقایسهٔ ممیز شناور نامرتب و تنظیم پرچم استفاده می‌شود. .IP \fB\-mcmov\fR 4 .IX Item "-mcmov" تولید دستورالعمل‌های انتقال شرطی (\f(CW\*(C`l.cmov\*(C'\fR) را فعال می‌کند. به‌طور پیش‌فرض، معادل آن با استفاده از تنظیم و انشعاب تولید خواهد شد. .IP \fB\-mror\fR 4 .IX Item "-mror" تولید دستورالعمل‌های چرخش به راست (\f(CW\*(C`l.ror\*(C'\fR) را فعال می‌کند. به‌طور پیش‌فرض از توابع \fIlibgcc\fR برای انجام عملیات چرخش به راست استفاده می‌شود. .IP \fB\-mrori\fR 4 .IX Item "-mrori" تولید دستورالعمل‌های چرخش به راست با مقدار فوری (\f(CW\*(C`l.rori\*(C'\fR) را فعال می‌کند. به‌طور پیش‌فرض از توابع \fIlibgcc\fR برای انجام عملیات چرخش به راست با مقدار فوری استفاده می‌شود. .IP \fB\-msext\fR 4 .IX Item "-msext" تولید دستورالعمل‌های گسترش علامت (\f(CW\*(C`l.ext*\*(C'\fR) را فعال می‌کند. به‌طور پیش‌فرض از بارگذاری‌های حافظه برای انجام گسترش علامت استفاده می‌شود. .IP \fB\-msfimm\fR 4 .IX Item "-msfimm" تولید دستورالعمل‌های مقایسه و تنظیم پرچم با مقدار فوری (\f(CW\*(C`l.sf*i\*(C'\fR) را فعال می‌کند. به‌طور پیش‌فرض دستورالعمل‌های اضافی برای ذخیرهٔ اولیهٔ مقدار فوری در یک ثبات تولید خواهد شد. .IP \fB\-mshftimm\fR 4 .IX Item "-mshftimm" تولید دستورالعمل‌های شیفت با مقدار فوری (\f(CW\*(C`l.srai\*(C'\fR، \f(CW\*(C`l.srli\*(C'\fR، \&\f(CW\*(C`l.slli\*(C'\fR) را فعال می‌کند. به‌طور پیش‌فرض دستورالعمل‌های اضافی برای ذخیرهٔ اولیهٔ مقدار فوری در یک ثبات تولید خواهد شد. .IP \fB\-mcmodel=small\fR 4 .IX Item "-mcmodel=small" تولید کد OpenRISC برای مدل کوچک (small): جدول GOT به 64k محدود می‌شود. این مدل پیش‌فرض است. .IP \fB\-mcmodel=large\fR 4 .IX Item "-mcmodel=large" تولید کد OpenRISC برای مدل بزرگ (large): اندازهٔ جدول GOT می‌تواند تا 4G رشد کند. .PP \fIگزینه‌های PDP\-11\fR .IX Subsection "PDP-11 Options" .PP این گزینه‌ها برای PDP\-11 تعریف شده‌اند: .IP \fB\-mfpu\fR 4 .IX Item "-mfpu" استفاده از ممیز شناور سخت‌افزاری FPP. این حالت پیش‌فرض است. (ممیز شناور FIS در PDP\-11/40 پشتیبانی نمی‌شود.) مستلزم \-m45 است. .IP \fB\-msoft\-float\fR 4 .IX Item "-msoft-float" عدم استفاده از ممیز شناور سخت‌افزاری. .IP \fB\-mac0\fR 4 .IX Item "-mac0" بازگرداندن نتایج ممیز شناور در ac0 (در نحو اسمبلر Unix برابر با fr0). .IP \fB\-mno\-ac0\fR 4 .IX Item "-mno-ac0" بازگرداندن نتایج ممیز شناور در حافظه. این حالت پیش‌فرض است. .IP \fB\-m40\fR 4 .IX Item "-m40" تولید کد برای یک PDP\-11/40. مستلزم \-msoft\-float و \-mno\-split است. .IP \fB\-m45\fR 4 .IX Item "-m45" تولید کد برای یک PDP\-11/45. این حالت پیش‌فرض است. .IP \fB\-m10\fR 4 .IX Item "-m10" تولید کد برای یک PDP\-11/10. مستلزم \-msoft\-float و \-mno\-split است. .IP \fB\-mint16\fR 4 .IX Item "-mint16" .PD 0 .IP \fB\-mno\-int32\fR 4 .IX Item "-mno-int32" .PD استفاده از \f(CW\*(C`int\*(C'\fR ۱۶ بیتی. این حالت پیش‌فرض است. .IP \fB\-mint32\fR 4 .IX Item "-mint32" .PD 0 .IP \fB\-mno\-int16\fR 4 .IX Item "-mno-int16" .PD استفاده از \f(CW\*(C`int\*(C'\fR ۳۲ بیتی. .IP \fB\-msplit\fR 4 .IX Item "-msplit" مقصد دارای فضای مجزای دستورالعمل و داده است. مستلزم \-m45 است. .IP \fB\-munix\-asm\fR 4 .IX Item "-munix-asm" استفاده از نحو اسمبلر Unix. .IP \fB\-mdec\-asm\fR 4 .IX Item "-mdec-asm" استفاده از نحو اسمبلر DEC. .IP \fB\-mgnu\-asm\fR 4 .IX Item "-mgnu-asm" استفاده از نحو اسمبلر GNU. این حالت پیش‌فرض است. .IP \fB\-mlra\fR 4 .IX Item "-mlra" استفاده از تخصیص‌دهندهٔ جدید ثبات LRA. به‌طور پیش‌فرض، از تخصیص‌دهندهٔ قدیمی "reload" استفاده می‌شود. .PP \fIگزینه‌های PowerPC\fR .IX Subsection "PowerPC Options" .PP این موارد ذیل بخش زیر فهرست شده‌اند: .PP \fIگزینه‌های PRU\fR .IX Subsection "PRU Options" .PP این گزینه‌های خط فرمان برای هدف PRU تعریف شده‌اند: .IP \fB\-minrt\fR 4 .IX Item "-minrt" پیوند با یک محیط زمان اجرای حداقلی. این کار می‌تواند حجم فایل باینری نهایی ELF را به میزان قابل توجهی کاهش دهد، اما برخی از ویژگی‌های استاندارد زمان اجرای C حذف می‌شوند. .Sp این گزینه پشتیبانی از مقداردهنده‌های اولیه و سازنده‌های ایستا را غیرفعال می‌کند. توجه داشته باشید که کامپایلر همچنان ممکن است کدی با مقداردهنده‌های اولیه و سازنده‌های ایستا تولید کند. این بر عهدهٔ برنامه‌نویس است که اطمینان حاصل کند برنامهٔ مبدأ از این قابلیت‌ها استفاده نمی‌کند. .Sp کد راه‌اندازی حداقلی آرگومان‌های \f(CW\*(C`argc\*(C'\fR و \f(CW\*(C`argv\*(C'\fR را به \f(CW\*(C`main\*(C'\fR منتقل نمی‌کند، بنابراین تابع اخیر باید به‌صورت \f(CW\*(C`int main (void)\*(C'\fR اعلام شود. این کار در اکثر پروژه‌های میان‌افزار (firmware) یک قاعدهٔ استاندارد است. .IP \fB\-mmcu=\fR\fImcu\fR 4 .IX Item "-mmcu=mcu" مشخص کردن گونهٔ سخت‌افزاری PRU مورد استفاده. یک فایل spec با نام متناظر بارگذاری خواهد شد که اندازه‌های ناحیهٔ حافظه را به پیونددهنده منتقل کرده و ماکروهای C ویژهٔ سخت‌افزار را تعریف می‌کند. .Sp بستهٔ Newlib تنها spec مربوط به \f(CW\*(C`sim\*(C'\fR را ارائه می‌دهد که برای اجرای آزمون‌های رگرسیون با استفاده از یک شبیه‌ساز در نظر گرفته شده است. مشخصه‌های مربوط به سخت‌افزار واقعی را می‌توان با نصب بستهٔ GnuPruMcu (\f(CW\*(C`https://github.com/dinuxbg/gnuprumcu\*(C'\fR) به دست آورد. .IP \fB\-mno\-relax\fR 4 .IX Item "-mno-relax" باعث می‌شود GCC به‌جای گزینهٔ \fB\-\-relax\fR، گزینهٔ خط فرمان \fB\-\-no\-relax\fR را به پیونددهنده منتقل کند..IP \fB\-mloop\fR 4 .IX Item "-mloop" به GCC اجازه می‌دهد (یا نمی‌دهد) از دستورالعمل LOOP استفاده کند. .IP \fB\-mabi=\fR\fIvariant\fR 4 .IX Item "-mabi=variant" گونهٔ ABI را برای تولید کد خروجی مشخص می‌کند. \fB\-mabi=ti\fR مدل ABI دست‌نخوردهٔ TI را انتخاب می‌کند، در حالی که \fB\-mabi=gnu\fR گونهٔ گنو (GNU) را برمی‌گزیند که با فرضیات خاص GCC سازگاری طبیعی‌تری دارد. تفاوت‌ها از این قرارند: .RS 4 .IP "\fBاندازهٔ اشاره‌گر تابع\fR" 4 .IX Item "Function Pointer Size" مشخصات TI ABI تعیین می‌کند که اشاره‌گرهای تابع (کد) ۱۶ بیتی هستند، در حالی که GNU تنها از اشاره‌گرهای داده و کد ۳۲ بیتی پشتیبانی می‌کند. .IP "\fBاشاره‌گر اختیاری مقدار بازگشتی\fR" 4 .IX Item "Optional Return Value Pointer" مقادیر بازگشتی تابع که بزرگ‌تر از ۶۴ بیت هستند، با استفاده از یک اشاره‌گر پنهان به عنوان نخستین آرگومان تابع ارسال می‌شوند. با این حال، TI ABI الزامی می‌کند که در صورت عدم استفادهٔ فراخواننده از مقدار بازگشتی، این اشاره‌گر می‌تواند NULL باشد. GNU همواره یک اشاره‌گر معتبر برای مقدار بازگشتی ارسال کرده و انتظار آن را دارد. .RE .RS 4 .Sp پیاده‌سازی کنونی \fB\-mabi=ti\fR هنگام شناسایی هر یک از ساختارهای کد بالا، صرفاً یک خطای کامپایل صادر می‌کند. در نتیجه، کتابخانهٔ استاندارد C قابل ساخت نبوده و هنگام پیوند (link) با \&\fB\-mabi=ti\fR کنار گذاشته می‌شود. .Sp قابلیت بهینه‌سازی فاصله‌ها (Relaxation) از ویژگی‌های GNU است و به دلایل ایمنی هنگام استفاده از \&\fB\-mabi=ti\fR غیرفعال می‌شود. زنجیره‌ابزار TI برای دستورالعمل‌های QBBx اطلاعات بازنشانی (relocation) صادر نمی‌کند، بنابراین پیونددهندهٔ GNU نمی‌تواند هنگام کوتاه‌سازی دستورالعمل‌های شبه‌کد LDI32 مجاور، آن‌ها را تنظیم کند. .RE .PP \fIگزینه‌های RISC\-V\fR .IX Subsection "RISC-V Options" .PP این گزینه‌های خط فرمان برای مقصدهای RISC\-V تعریف شده‌اند: .IP \fB\-mbranch\-cost=\fR\fIn\fR 4 .IX Item "-mbranch-cost=n" هزینهٔ انشعاب‌ها را تقریباً برابر با \fIn\fR دستورالعمل تعیین می‌کند. .IP \fB\-mplt\fR 4 .IX Item "-mplt" .PD 0 .IP \fB\-mno\-plt\fR 4 .IX Item "-mno-plt" .PD هنگام تولید کد PIC، اجازهٔ استفاده از PLTها را می‌دهد یا نمی‌دهد. برای کدهای غیر PIC نادیده گرفته می‌شود. پیش‌فرض \fB\-mplt\fR است. .IP \fB\-mabi=\fR\fIABI\-string\fR 4 .IX Item "-mabi=ABI-string" قرارداد فراخوانی اعداد صحیح و ممیز شناور را مشخص می‌کند. \fIABI\-string\fR شامل دو بخش است: اندازهٔ انواع صحیح و ثبات‌های مورد استفاده برای انواع ممیز شناور. به عنوان مثال \fB\-march=rv64ifd \-mabi=lp64d\fR به این معنی است که \&\fBlong\fR و اشاره‌گرها ۶۴ بیتی هستند (به طور ضمنی \fBint\fR را ۳۲ بیتی تعریف می‌کند)، و مقادیر ممیز شناور تا عرض ۶۴ بیت در ثبات‌های F ارسال می‌شوند. این را مقایسه کنید با \fB\-march=rv64ifd \-mabi=lp64f\fR، که همچنان به کامپایلر اجازه می‌دهد کدی تولید کند که از افزونه‌های F و D استفاده می‌کند، اما تنها اجازه می‌دهد مقادیر ممیز شناور با طول حداکثر ۳۲ بیت در ثبات‌ها ارسال شوند؛ یا \&\fB\-march=rv64ifd \-mabi=lp64\fR، که در آن هیچ آرگومان ممیز شناوری در ثبات‌ها ارسال نخواهد شد. .Sp مقدار پیش‌فرض این آرگومان وابسته به سیستم است؛ کاربرانی که قرارداد فراخوانی خاصی مد نظر دارند باید آن را صریحاً مشخص کنند. قراردادهای فراخوانی معتبر عبارتند از: \fBilp32\fR، \fBilp32f\fR، \fBilp32d\fR، \fBlp64\fR، \&\fBlp64f\fR و \fBlp64d\fR. پیاده‌سازی برخی قراردادهای فراخوانی روی بعضی از ISAها غیرممکن است: به عنوان مثال، \fB\-march=rv32if \-mabi=ilp32d\fR نامعتبر است زیرا ABI نیازمند ارسال مقادیر ۶۴ بیتی در ثبات‌های F است، در حالی که ثبات‌های F تنها ۳۲ بیت عرض دارند. همچنین ABIهای \fBilp32e\fR (که تنها با معماری \fBrv32e\fR قابل استفاده است) و \fBlp64e\fR (که تنها با \fBrv64e\fR قابل استفاده است) نیز وجود دارند. این ABIها در حال حاضر به طور کامل و دقیق مشخص نشده‌اند و ممکن است تغییر کنند. .IP \fB\-mfdiv\fR 4 .IX Item "-mfdiv" .PD 0 .IP \fB\-mno\-fdiv\fR 4 .IX Item "-mno-fdiv" .PD استفاده از دستورالعمل‌های سخت‌افزاری تقسیم و جذر ممیز شناور را مجاز یا غیرمجاز می‌کند. این امر نیازمند افزونه‌های F یا D برای ثبات‌های ممیز شناور است. حالت پیش‌فرض در صورت پشتیبانی معماری مشخص‌شده از این دستورالعمل‌ها، استفاده از آن‌ها است. .IP \fB\-mfence\-tso\fR 4 .IX Item "-mfence-tso" .PD 0 .IP \fB\-mno\-fence\-tso\fR 4 .IX Item "-mno-fence-tso" .PD استفاده از دستورالعمل \fBfence.tso\fR را مجاز یا غیرمجاز می‌کند، که در برخی پردازنده‌ها (از جمله پردازنده‌های شرکت T\-Head) پیاده‌سازی نشده است. اگر دستورالعمل \fBfence.tso\fR در دسترس نباشد، یک fence قوی‌تر به جای آن استفاده می‌شود. .IP \fB\-mdiv\fR 4 .IX Item "-mdiv" .PD 0 .IP \fB\-mno\-div\fR 4 .IX Item "-mno-div" .PD استفاده از دستورالعمل‌های سخت‌افزاری برای تقسیم اعداد صحیح را مجاز یا غیرمجاز می‌کند. این امر نیازمند افزونهٔ M است. حالت پیش‌فرض در صورت پشتیبانی معماری مشخص‌شده از این دستورالعمل‌ها، استفاده از آن‌ها است. .IP \fB\-misa\-spec=\fR\fIISA\-spec\-string\fR 4 .IX Item "-misa-spec=ISA-spec-string" نسخه‌ای از مشخصات ISA بدون امتیاز (Unprivileged، که قبلاً User\-Level نامیده می‌شد) RISC\-V را که کد باید مطابق با آن تولید شود، مشخص می‌کند. مقادیر ممکن برای \fIISA\-spec\-string\fR عبارتند از: .RS 4 .ie n .IP 2.2 4 .el .IP \f(CW2.2\fR 4 .IX Item "2.2" تولید کد منطبق با نسخهٔ 2.2. .ie n .IP 20190608 4 .el .IP \f(CW20190608\fR 4 .IX Item "20190608" تولید کد منطبق با نسخهٔ 20190608. .ie n .IP 20191213 4 .el .IP \f(CW20191213\fR 4 .IX Item "20191213" تولید کد منطبق با نسخهٔ 20191213. .RE .RS 4 .Sp پیش‌فرض \fB\-misa\-spec=20191213\fR است، مگر اینکه GCC با گزینهٔ \fB\-\-with\-isa\-spec=\fR برای مشخص کردن یک نسخهٔ پیش‌فرض دیگر پیکربندی شده باشد. .RE .IP \fB\-march=\fR\fIISA\-string\fR 4 .IX Item "-march=ISA-string" برای معماری مجموعه دستورالعمل (ISA) داده‌شدهٔ RISC\-V (مانند \fBrv64im\fR) کد تولید می‌کند. رشته‌های ISA باید با حروف کوچک باشند. نمونه‌ها شامل \fBrv64i\fR، \fBrv32g\fR، \fBrv32e\fR و \&\fBrv32imaf\fR هستند. علاوه بر این، مقدار ویژهٔ \fBhelp\fR (\fB\-march=help\fR) برای فهرست کردن تمام افزونه‌های پشتیبانی‌شده پذیرفته می‌شود. .Sp نحو رشتهٔ ISA به صورت زیر تعریف می‌شود: .RS 4 .ie n .IP """رشته باید با \fBrv32\fR یا \fBrv64\fR آغاز شود و در پی آن""" 4 .el .IP "رشته باید با \f(CBrv32\fR یا \f(CBrv64\fR آغاز شود و در پی آن" 4 .IX Item "The string must start with rv32 or rv64, followed by" \&\fBi\fR، \fBe\fR یا \fBg\fR قرار گیرد، که به عنوان ISA پایه شناخته می‌شود. .ie n .IP """بخش بعدی رشته فهرستی از نام‌های افزونه است. نام‌های""" 4 .el .IP "بخش بعدی رشته فهرستی از نام‌های افزونه است. نام‌های" 4 .IX Item "The subsequent part of the string is a list of extension names. Extension" افزونه می‌توانند به صورت چندحرفی (مانند \fBzba\fR) و تک‌حرفی (مانند \fBv\fR) دسته‌بندی شوند. افزونه‌های تک‌حرفی می‌توانند پشت سر هم بیایند، اما افزونه‌های چندحرفی باید با زیرخط (underscore) از یکدیگر جدا شوند. .ie n .IP """یک زیرخط می‌تواند در هر جایی پس از ISA پایه قرار گیرد. این کار تأثیر""" 4 .el .IP "یک زیرخط می‌تواند در هر جایی پس از ISA پایه قرار گیرد. این کار تأثیر" 4 .IX Item "An underscore can appear anywhere after the base ISA. It has no specific" خاصی ندارد اما برای بهبود خوانایی استفاده می‌شود و می‌تواند به عنوان یک جداکننده عمل کند. .ie n .IP """نام‌های افزونه می‌توانند شامل یک شمارهٔ نسخه اختیاری باشند، که از""" 4 .el .IP "نام‌های افزونه می‌توانند شامل یک شمارهٔ نسخه اختیاری باشند، که از" 4 .IX Item "Extension names may include an optional version number, following the" نحو \fBp\fR یا \fB\fR پیروی می‌کند (مانند \fBm2p1\fR یا \&\fBm2\fR). .RE .RS 4 .Sp افزونه‌های پشتیبانی‌شده در زیر فهرست شده‌اند: .IP "\fIنام افزونه\fR : \fIنسخهٔ پشتیبانی‌شده\fR : \fIتوضیحات\fR" 4 .IX Item "Extension Name : Supported Version : Description" .PD 0 .IP i 4 .IX Item "i" .PD \&\f(CW@tab\fR 2.0, 2.1 \&\f(CW@tab\fR افزونهٔ پایهٔ اعداد صحیح. .IP e 4 .IX Item "e" \&\f(CW@tab\fR 2.0 \&\f(CW@tab\fR افزونهٔ پایهٔ اعداد صحیح کاهش‌یافته. .IP g 4 .IX Item "g" \&\f(CW@tab\fR \- \&\f(CW@tab\fR افزونهٔ پایهٔ محاسبات همه‌منظوره؛ \fBg\fR به \&\fBi\fR، \fBm\fR، \fBa\fR، \fBf\fR، \fBd\fR، \fBzicsr\fR و \&\fBzifencei\fR گسترش می‌یابد. .IP m 4 .IX Item "m" \&\f(CW@tab\fR 2.0 \&\f(CW@tab\fR افزونهٔ ضرب و تقسیم اعداد صحیح. .IP a 4 .IX Item "a" \&\f(CW@tab\fR 2.0, 2.1 \&\f(CW@tab\fR افزونهٔ عملیات اتمی (Atomic)..IP f 4 .IX Item "f" \&\f(CW@tab\fR 2.0, 2.2 \&\f(CW@tab\fR افزونه ممیز شناور با دقت یگانه. .IP d 4 .IX Item "d" \&\f(CW@tab\fR 2.0, 2.2 \&\f(CW@tab\fR افزونه ممیز شناور با دقت دوگانه. .IP c 4 .IX Item "c" \&\f(CW@tab\fR 2.0 \&\f(CW@tab\fR افزونه فشرده. .IP h 4 .IX Item "h" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه هایپروایزر. .IP v 4 .IX Item "v" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه برداری. .IP zicsr 4 .IX Item "zicsr" \&\f(CW@tab\fR 2.0 \&\f(CW@tab\fR افزونه دسترسی به ثبات کنترل و وضعیت. .IP zifencei 4 .IX Item "zifencei" \&\f(CW@tab\fR 2.0 \&\f(CW@tab\fR افزونه سد واکشی دستور. .IP zicond 4 .IX Item "zicond" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه عملیات شرطی عدد صحیح. .IP za64rs 4 .IX Item "za64rs" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR اندازه مجموعه رزرو ۶۴ بایت. .IP za128rs 4 .IX Item "za128rs" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR اندازه مجموعه رزرو ۱۲۸ بایت. .IP zawrs 4 .IX Item "zawrs" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه انتظار روی مجموعه رزرو. .IP zba 4 .IX Item "zba" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه محاسبه آدرس. .IP zbb 4 .IX Item "zbb" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه پایه دستکاری بیتی. .IP zbc 4 .IX Item "zbc" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه ضرب بدون رقم نقلی. .IP zbs 4 .IX Item "zbs" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه عملیات تک‌بیتی. .IP zfinx 4 .IX Item "zfinx" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه ممیز شناور با دقت یگانه در ثبات‌های عدد صحیح. .IP zdinx 4 .IX Item "zdinx" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه ممیز شناور با دقت دوگانه در ثبات‌های عدد صحیح. .IP zhinx 4 .IX Item "zhinx" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه ممیز شناور با دقت نیمه در ثبات‌های عدد صحیح. .IP zhinxmin 4 .IX Item "zhinxmin" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه ممیز شناور کمینه با دقت نیمه در ثبات‌های عدد صحیح. .IP zbkb 4 .IX Item "zbkb" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه دستکاری بیتی رمزنگاری. .IP zbkc 4 .IX Item "zbkc" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه ضرب بدون رقم نقلی رمزنگاری. .IP zbkx 4 .IX Item "zbkx" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه جایگشت کراس‌بار رمزنگاری. .IP zkne 4 .IX Item "zkne" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه رمزگذاری AES. .IP zknd 4 .IX Item "zknd" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه رمزگشایی AES. .IP zknh 4 .IX Item "zknh" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه تابع درهم‌سازی. .IP zkr 4 .IX Item "zkr" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه منبع آنتروپی. .IP zksed 4 .IX Item "zksed" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه رمز قالبی SM4. .IP zksh 4 .IX Item "zksh" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه تابع درهم‌سازی SM3. .IP zkt 4 .IX Item "zkt" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه تأخیر اجرای مستقل از داده. .IP zk 4 .IX Item "zk" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه استاندارد رمزنگاری اسکالر. .IP zkn 4 .IX Item "zkn" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه مجموعه الگوریتم‌های NIST. .IP zks 4 .IX Item "zks" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه مجموعه الگوریتم‌های ShangMi. .IP zihintntl 4 .IX Item "zihintntl" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه راهنماهای محلی‌سازی غیرزمانی. .IP zihintpause 4 .IX Item "zihintpause" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه راهنمای توقف. .IP zicboz 4 .IX Item "zicboz" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه صفر کردن بلوک حافظه نهان. .IP zicbom 4 .IX Item "zicbom" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه مدیریت بلوک حافظه نهان. .IP zicbop 4 .IX Item "zicbop" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه پیش‌واکشی بلوک حافظه نهان. .IP zic64b 4 .IX Item "zic64b" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR اندازه بلوک حافظه نهان ۶۴ بایت است. .IP ziccamoa 4 .IX Item "ziccamoa" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR حافظه اصلی از تمام دستورهای اتمیک در A پشتیبانی می‌کند. .IP ziccif 4 .IX Item "ziccif" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR حافظه اصلی از واکشی دستور با الزامات اتمیک پشتیبانی می‌کند. .IP zicclsm 4 .IX Item "zicclsm" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR حافظه اصلی از بارگذاری‌ها/ذخیره‌سازی‌های غیرهم‌تراز پشتیبانی می‌کند. .IP ziccrse 4 .IX Item "ziccrse" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR حافظه اصلی از پیشرفت رو به جلو در دنباله‌های LR/SC پشتیبانی می‌کند. .IP zicntr 4 .IX Item "zicntr" \&\f(CW@tab\fR 2.0 \&\f(CW@tab\fR افزونه استاندارد برای شمارنده‌ها و زمان‌سنج‌های پایه. .IP zihpm 4 .IX Item "zihpm" \&\f(CW@tab\fR 2.0 \&\f(CW@tab\fR افزونه استاندارد برای شمارنده‌های عملکرد سخت‌افزاری. .IP ztso 4 .IX Item "ztso" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه ترتیب‌بندی کلی ذخیره‌سازی..IP zve32x 4 .IX Item "zve32x" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه‌های برداری برای پردازنده‌های تعبیه‌شده. .IP zve32f 4 .IX Item "zve32f" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه‌های برداری برای پردازنده‌های تعبیه‌شده. .IP zve64x 4 .IX Item "zve64x" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه‌های برداری برای پردازنده‌های تعبیه‌شده. .IP zve64f 4 .IX Item "zve64f" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه‌های برداری برای پردازنده‌های تعبیه‌شده. .IP zve64d 4 .IX Item "zve64d" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه‌های برداری برای پردازنده‌های تعبیه‌شده. .IP zvl32b 4 .IX Item "zvl32b" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه‌های استاندارد حداقل طول بردار. .IP zvl64b 4 .IX Item "zvl64b" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه‌های استاندارد حداقل طول بردار. .IP zvl128b 4 .IX Item "zvl128b" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه‌های استاندارد حداقل طول بردار. .IP zvl256b 4 .IX Item "zvl256b" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه‌های استاندارد حداقل طول بردار. .IP zvl512b 4 .IX Item "zvl512b" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه‌های استاندارد حداقل طول بردار. .IP zvl1024b 4 .IX Item "zvl1024b" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه‌های استاندارد حداقل طول بردار. .IP zvl2048b 4 .IX Item "zvl2048b" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه‌های استاندارد حداقل طول بردار. .IP zvl4096b 4 .IX Item "zvl4096b" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه‌های استاندارد حداقل طول بردار. .IP zvbb 4 .IX Item "zvbb" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ برداری پایه‌ای دستکاری بیت. .IP zvbc 4 .IX Item "zvbc" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ برداری ضرب بدون رقم‌نقلی. .IP zvkb 4 .IX Item "zvkb" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ برداری دستکاری بیت برای رمزنگاری. .IP zvkg 4 .IX Item "zvkg" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ برداری GCM/GMAC. .IP zvkned 4 .IX Item "zvkned" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ برداری رمز قالبی AES. .IP zvknha 4 .IX Item "zvknha" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ برداری درهم‌ساز امن SHA\-2. .IP zvknhb 4 .IX Item "zvknhb" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ برداری درهم‌ساز امن SHA\-2. .IP zvksed 4 .IX Item "zvksed" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ برداری رمز قالبی SM4. .IP zvksh 4 .IX Item "zvksh" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ برداری درهم‌ساز امن SM3. .IP zvkn 4 .IX Item "zvkn" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ مجموعه الگوریتم‌های برداری NIST؛ \fBzvkn\fR به \&\fBzvkned\fR، \fBzvknhb\fR، \fBzvkb\fR و \fBzvkt\fR بسط می‌یابد. .IP zvknc 4 .IX Item "zvknc" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ مجموعه الگوریتم‌های برداری NIST همراه با ضرب بدون رقم‌نقلی؛ \fBzvknc\fR به \fBzvkn\fR و \fBzvbc\fR بسط می‌یابد. .IP zvkng 4 .IX Item "zvkng" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ مجموعه الگوریتم‌های برداری NIST همراه با GCM؛ \fBzvkng\fR به \fBzvkn\fR و \fBzvkg\fR بسط می‌یابد. .IP zvks 4 .IX Item "zvks" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ مجموعه الگوریتم‌های برداری ShangMi؛ \fBzvks\fR به \fBzvksed\fR، \fBzvksh\fR، \fBzvkb\fR و \fBzvkt\fR بسط می‌یابد. .IP zvksc 4 .IX Item "zvksc" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ مجموعه الگوریتم‌های برداری ShangMi همراه با ضرب بدون رقم‌نقلی؛ \&\fBzvksc\fR به \fBzvks\fR و \fBzvbc\fR بسط می‌یابد. .IP zvksg 4 .IX Item "zvksg" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ مجموعه الگوریتم‌های برداری ShangMi همراه با GCM؛ \fBzvksg\fR به \fBzvks\fR و \fBzvkg\fR بسط می‌یابد. .IP zvkt 4 .IX Item "zvkt" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ برداری تأخیر اجرای مستقل از داده. .IP zfh 4 .IX Item "zfh" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ ممیز شناور با دقت نیمه. .IP zfhmin 4 .IX Item "zfhmin" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ کمینهٔ ممیز شناور با دقت نیمه. .IP zvfh 4 .IX Item "zvfh" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ برداری ممیز شناور با دقت نیمه. .IP zvfhmin 4 .IX Item "zvfhmin" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ کمینهٔ برداری ممیز شناور با دقت نیمه. .IP zvfbfmin 4 .IX Item "zvfbfmin" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ تبدیل‌های برداری BF16. .IP zfa 4 .IX Item "zfa" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ ممیز شناور تکمیلی. .IP zmmul 4 .IX Item "zmmul" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ ضرب اعداد صحیح. .IP zca 4 .IX Item "zca" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ دستورالعمل‌های فشردهٔ اعداد صحیح. .IP zcf 4 .IX Item "zcf" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ بارگذاری و ذخیره‌سازی‌های فشردهٔ ممیز شناور با دقت یگانه. .IP zcd 4 .IX Item "zcd" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ بارگذاری و ذخیره‌سازی‌های فشردهٔ ممیز شناور با دقت دوگانه. .IP zcb 4 .IX Item "zcb" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ دستورالعمل‌های فشردهٔ ساده. .IP zce 4 .IX Item "zce" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونه‌های دستورالعمل‌های فشرده برای پردازنده‌های تعبیه‌شده. .IP zcmp 4 .IX Item "zcmp" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ فشردهٔ push و pop. .IP zcmt 4 .IX Item "zcmt" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ دستورالعمل پرش جدولی. .IP smaia 4 .IX Item "smaia" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ معماری وقفه پیشرفته..IP smepmp 4 .IX Item "smepmp" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR بهبودهای PMP برای دسترسی به حافظه و جلوگیری از اجرا در حالت Machine. .IP smstateen 4 .IX Item "smstateen" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ فعال‌سازی وضعیت. .IP ssaia 4 .IX Item "ssaia" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ معماری وقفهٔ پیشرفته برای حالت supervisor. .IP sscofpmf 4 .IX Item "sscofpmf" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ سرریز شمارش و فیلترسازی. .IP ssstateen 4 .IX Item "ssstateen" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ فعال‌سازی وضعیت برای حالت supervisor. .IP sstc 4 .IX Item "sstc" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ وقفه‌های زمان‌سنج در حالت supervisor. .IP svinval 4 .IX Item "svinval" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ ابطال دقیق حافظهٔ پنهان ترجمهٔ آدرس. .IP svnapot 4 .IX Item "svnapot" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ پیوستگی ترجمهٔ NAPOT. .IP svpbmt 4 .IX Item "svpbmt" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ انواع حافظهٔ مبتنی بر صفحه. .IP xcvmac 4 .IX Item "xcvmac" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ ضرب\-انباشت Core\-V. .IP xcvalu 4 .IX Item "xcvalu" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ ALU متفرقه Core\-V. .IP xcvelw 4 .IX Item "xcvelw" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ بارگذاری کلمه رویداد Core\-V. .IP xtheadba 4 .IX Item "xtheadba" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ محاسبهٔ آدرس T\-head. .IP xtheadbb 4 .IX Item "xtheadbb" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ دستکاری بیتی پایه‌ای T\-head. .IP xtheadbs 4 .IX Item "xtheadbs" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ دستورالعمل‌های تک‌بیتی T\-head. .IP xtheadcmo 4 .IX Item "xtheadcmo" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ عملیات مدیریت حافظهٔ پنهان T\-head. .IP xtheadcondmov 4 .IX Item "xtheadcondmov" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ انتقال شرطی T\-head. .IP xtheadfmemidx 4 .IX Item "xtheadfmemidx" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ عملیات حافظهٔ نمایه‌شده برای ثبات‌های ممیز شناور T\-head. .IP xtheadfmv 4 .IX Item "xtheadfmv" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ انتقال داده‌های بیت بالای ممیز شناور با دقت مضاعف T\-head. .IP xtheadint 4 .IX Item "xtheadint" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ شتاب‌بخشی به وقفه T\-head. .IP xtheadmac 4 .IX Item "xtheadmac" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ ضرب\-انباشت T\-head. .IP xtheadmemidx 4 .IX Item "xtheadmemidx" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ عملیات حافظهٔ نمایه‌شده T\-head. .IP xtheadmempair 4 .IX Item "xtheadmempair" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ عملیات حافظه با دو GPR در T\-head. .IP xtheadsync 4 .IX Item "xtheadsync" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ همگام‌سازی چند‌هسته‌ای T\-head. .IP xventanacondops 4 .IX Item "xventanacondops" \&\f(CW@tab\fR 1.0 \&\f(CW@tab\fR افزونهٔ عملیات شرطی عدد صحیح Ventana. .RE .RS 4 .Sp هنگامی که \fB\-march=\fR مشخص نشده باشد، از تنظیمات \fB\-mcpu\fR استفاده می‌شود. .Sp اگر هیچ‌یک از گزینه‌های \fB\-march\fR و \fB\-mcpu=\fR مشخص نشده باشند، مقدار پیش‌فرض برای این آرگومان وابسته به سیستم است؛ کاربرانی که خواهان افزونه‌های معماری خاصی هستند باید آن را صراحتاً مشخص کنند. .Sp هنگامی که مشخصات RISC\-V یک افزونه را وابسته به افزونه‌های دیگر تعریف کند، اگر آن افزونه‌ها صراحتاً اضافه نشده باشند، GCC به‌طور ضمنی افزونه‌های وابسته را به مجموعه افزونه‌های فعال‌شده می‌افزاید. .RE .IP \fB\-mcpu=\fR\fIprocessor\-string\fR 4 .IX Item "-mcpu=processor-string" استفاده از معماری پردازندهٔ داده‌شده و بهینه‌سازی خروجی برای آن، که با نام پردازندهٔ (CPU) مشخصی تعیین می‌شود. مقادیر مجاز برای این گزینه عبارتند از: \fBsifive\-e20\fR، \fBsifive\-e21\fR، \&\fBsifive\-e24\fR، \fBsifive\-e31\fR، \fBsifive\-e34\fR، \fBsifive\-e76\fR، \&\fBsifive\-s21\fR، \fBsifive\-s51\fR، \fBsifive\-s54\fR، \fBsifive\-s76\fR، \&\fBsifive\-u54\fR، \fBsifive\-u74\fR، \fBsifive\-x280\fR، \fBsifive\-xp450\fR، \&\fBsifive\-x670\fR، \fBthead\-c906\fR، \fBtt\-ascalon\-d8\fR، \&\fBxiangshan\-nanhu\fR. .Sp توجه داشته باشید که \fB\-mcpu\fR تنظیمات \fB\-march\fR یا \fB\-mtune\fR را لغو نمی‌کند. .IP \fB\-mtune=\fR\fIprocessor\-string\fR 4 .IX Item "-mtune=processor-string" بهینه‌سازی خروجی برای پردازندهٔ داده‌شده، که بر اساس ریزمعماری یا نام خاص CPU تعیین می‌شود. مقادیر مجاز برای این گزینه عبارتند از: \&\fBgeneric\-ooo\fR، \fBrocket\fR، \fBsifive\-3\-series\fR، \&\fBsifive\-5\-series\fR، \fBsifive\-7\-series\fR، \fBsize\fR، \&\fBsifive\-p400\-series\fR، \fBsifive\-p600\-series\fR و تمام گزینه‌های معتبر برای \&\fB\-mcpu=\fR. .Sp هنگامی که \fB\-mtune=\fR مشخص نشده باشد، از تنظیمات \fB\-mcpu\fR استفاده می‌شود؛ اگر هیچ‌کدام مشخص نشده باشند، پیش‌فرض \fBrocket\fR است. .Sp گزینهٔ \fBsize\fR برای استفاده توسط کاربران نهایی در نظر گرفته نشده است. این مورد هنگامی استفاده می‌شود که \fB\-Os\fR مشخص شده باشد. این انتخاب، اطلاعات هزینهٔ دستورالعمل ارائه‌شده توسط \fB\-mtune=\fR را لغو می‌کند، اما اطلاعات خط لوله را نادیده نمی‌گیرد. این کار به کاهش اندازهٔ کد و در عین حال ارائهٔ عملکرد مناسب کمک می‌کند. .IP \fB\-mpreferred\-stack\-boundary=\fR\fInum\fR 4 .IX Item "-mpreferred-stack-boundary=num" تلاش برای هم‌تراز نگه داشتن مرز پشته روی مرز ۲ به توان \fInum\fR بایت. اگر \fB\-mpreferred\-stack\-boundary\fR مشخص نشده باشد، پیش‌فرض ۴ است (۱۶ بایت یا ۱۲۸ بیت). .Sp \&\fBهشدار:\fR در صورت استفاده از این سوئیچ، باید تمام پودمان‌ها، از جمله هرگونه کتابخانه را با همان مقدار بسازید. این امر کتابخانه‌های سیستم و پودمان‌های راه‌اندازی (startup) را نیز شامل می‌شود. .IP \fB\-msmall\-data\-limit=\fR\fIn\fR 4 .IX Item "-msmall-data-limit=n" قرار دادن داده‌های سراسری و ایستا کوچک‌تر از \fIn\fR بایت در یک بخش ویژه (در برخی مقصدها). .IP \fB\-msave\-restore\fR 4 .IX Item "-msave-restore" .PD 0 .IP \fB\-mno\-save\-restore\fR 4 .IX Item "-mno-save-restore" .PD استفاده یا عدم استفاده از کد پیش‌درآمد و پس‌درآمد کوچک‌تر اما کندتر که از فراخوانی توابع کتابخانه‌ای بهره می‌برد. پیش‌فرض، استفاده از پیش‌درآمدها و پس‌درآمدهای سریع درون‌خطی است. .IP \fB\-mmovcc\fR 4 .IX Item "-mmovcc" .PD 0 .IP \fB\-mno\-movcc\fR 4 .IX Item "-mno-movcc" .PD تولید یا عدم تولید توالی کدهای انتقال شرطی بدون انشعاب، حتی در مقصدهایی که دستورالعمل‌های خاصی برای عملیات شرطی ندارند. در صورت فعال بودن، در جاهایی که سودمند باشد، توالی‌هایی از عملیات ALU با استفاده از دستورالعمل‌های پایه عدد صحیح ISA تولید می‌شود. .IP \fB\-minline\-atomics\fR 4 .IX Item "-minline-atomics" .PD 0 .IP \fB\-mno\-inline\-atomics\fR 4 .IX Item "-mno-inline-atomics" .PD استفاده یا عدم استفاده از کد شبیه‌سازی اتمیک زیرکلمه کوچک‌تر اما کندتر که از فراخوانی توابع libatomic استفاده می‌کند. پیش‌فرض، استفاده از اتمیک‌های زیرکلمه سریع درون‌خطی است که نیازی به libatomic ندارند..IP \fB\-minline\-strlen\fR 4 .IX Item "-minline-strlen" .PD 0 .IP \fB\-mno\-inline\-strlen\fR 4 .IX Item "-mno-inline-strlen" .PD تلاش کردن یا نکردن برای درون‌خطی‌سازی (inline) فراخوانی‌های strlen در صورت امکان. درون‌خطی‌سازی تنها در صورتی انجام می‌شود که رشته به‌درستی تراز شده باشد و دستورالعمل‌های لازم برای پردازش شتاب‌یافته در دسترس باشند. حالت پیش‌فرض، درون‌خطی نکردن فراخوانی‌های strlen است. .IP \fB\-minline\-strcmp\fR 4 .IX Item "-minline-strcmp" .PD 0 .IP \fB\-mno\-inline\-strcmp\fR 4 .IX Item "-mno-inline-strcmp" .PD تلاش کردن یا نکردن برای درون‌خطی‌سازی فراخوانی‌های strcmp در صورت امکان. درون‌خطی‌سازی تنها در صورتی انجام خواهد شد که رشته‌ها به‌درستی تراز شده باشند و دستورالعمل‌ها برای پردازش شتاب‌یافته در دسترس باشند. حالت پیش‌فرض، درون‌خطی نکردن فراخوانی‌های strcmp است. .Sp پارامتر \fB\-\-param riscv\-strcmp\-inline\-limit=\fR\fIn\fR حداکثر تعداد بایت‌های مقایسه‌شده توسط کد درون‌خطی را کنترل می‌کند. مقدار پیش‌فرض 64 است. .IP \fB\-minline\-strncmp\fR 4 .IX Item "-minline-strncmp" .PD 0 .IP \fB\-mno\-inline\-strncmp\fR 4 .IX Item "-mno-inline-strncmp" .PD تلاش کردن یا نکردن برای درون‌خطی‌سازی فراخوانی‌های strncmp در صورت امکان. درون‌خطی‌سازی تنها در صورتی انجام خواهد شد که رشته‌ها به‌درستی تراز شده باشند و دستورالعمل‌ها برای پردازش شتاب‌یافته در دسترس باشند. حالت پیش‌فرض، درون‌خطی نکردن فراخوانی‌های strncmp است. .Sp پارامتر \fB\-\-param riscv\-strcmp\-inline\-limit=\fR\fIn\fR حداکثر تعداد بایت‌های مقایسه‌شده توسط کد درون‌خطی را کنترل می‌کند. مقدار پیش‌فرض 64 است. .IP \fB\-mshorten\-memrefs\fR 4 .IX Item "-mshorten-memrefs" .PD 0 .IP \fB\-mno\-shorten\-memrefs\fR 4 .IX Item "-mno-shorten-memrefs" .PD تلاش کردن یا نکردن برای استفاده بیشتر از دستورالعمل‌های بارگذاری/ذخیره‌سازی فشرده (compressed load/store) با جایگزینی بارگذاری/ذخیره \*(Aqbase register + large offset\*(Aq با یک بارگذاری/ذخیره جدید از نوع \*(Aqnew base + small offset\*(Aq. اگر پایه جدید در یک ثبات فشرده ذخیره شود، آن‌گاه بارگذاری/ذخیره جدید می‌تواند فشرده شود. در حال حاضر تنها بارگذاری/ذخیره‌سازی‌های عدد صحیح ۳۲ بیتی را هدف قرار می‌دهد. .IP \fB\-mstrict\-align\fR 4 .IX Item "-mstrict-align" .PD 0 .IP \fB\-mno\-strict\-align\fR 4 .IX Item "-mno-strict-align" .PD تولید نکردن یا تولید کردن دسترسی‌های نامتراز به حافظه. حالت پیش‌فرض بسته به این‌که پردازنده‌ای که برای آن بهینه‌سازی می‌کنیم از دسترسی سریع نامتراز پشتیبانی می‌کند یا خیر تعیین می‌شود. .IP \fB\-mscalar\-strict\-align\fR 4 .IX Item "-mscalar-strict-align" .PD 0 .IP \fB\-mno\-scalar\-strict\-align\fR 4 .IX Item "-mno-scalar-strict-align" .PD تولید نکردن یا تولید کردن دسترسی‌های نامتراز به حافظه. حالت پیش‌فرض بسته به این‌که پردازنده‌ای که برای آن بهینه‌سازی می‌کنیم از دسترسی سریع نامتراز پشتیبانی می‌کند یا خیر تعیین می‌شود. این یک نام مستعار برای \fB\-mstrict\-align\fR است. .IP \fB\-mvector\-strict\-align\fR 4 .IX Item "-mvector-strict-align" .PD 0 .IP \fB\-mno\-vector\-strict\-align\fR 4 .IX Item "-mno-vector-strict-align" .PD تولید نکردن یا تولید کردن دسترسی‌های حافظه برداری نامتراز. حالت پیش‌فرض روی خاموش (غیرفعال) تنظیم شده است مگر اینکه پردازنده‌ای که برای آن بهینه‌سازی می‌کنیم به‌طور صریح از دسترسی حافظه برداری با عناصر نامتراز پشتیبانی کند. .IP \fB\-mcmodel=medlow\fR 4 .IX Item "-mcmodel=medlow" تولید کد برای مدل کد medium\-low. برنامه و نمادهای تعریف‌شده به‌صورت ایستای آن باید درون یک بازه آدرس‌دهی منفرد 2 GiB قرار بگیرند و باید بین آدرس‌های مطلق \-2 GiB و +2 GiB باشند. برنامه‌ها را می‌توان به‌صورت ایستا یا پویا پیوند داد. این مدل کد پیش‌فرض است مگر اینکه GCC با \fB\-\-with\-cmodel=\fR که مدل کد پیش‌فرض دیگری را تعیین می‌کند پیکربندی شده باشد. .IP \fB\-mcmodel=medany\fR 4 .IX Item "-mcmodel=medany" تولید کد برای مدل کد medium\-any. برنامه و نمادهای تعریف‌شده به‌صورت ایستای آن باید درون هر بازه آدرس‌دهی منفرد 2 GiB قرار گیرند. برنامه‌ها می‌توانند به‌صورت ایستا یا پویا پیوند داده شوند. .Sp کد تولیدشده توسط مدل کد medium\-any مستقل از موقعیت (position\-independent) است، اما تضمینی وجود ندارد که هنگام پیوند شدن با فایل‌های اجرایی یا کتابخانه‌های مستقل از موقعیت، به‌درستی عمل کند. .IP \fB\-mcmodel=large\fR 4 .IX Item "-mcmodel=large" تولید کد برای یک مدل کد large، که هیچ محدودیتی در اندازه یا محل قرارگیری نمادها ندارد. .IP \fB\-mexplicit\-relocs\fR 4 .IX Item "-mexplicit-relocs" .PD 0 .IP \fB\-mno\-exlicit\-relocs\fR 4 .IX Item "-mno-exlicit-relocs" .PD استفاده کردن یا نکردن از عملگرهای بازآرایی اسمبلر (relocation) هنگام کار با آدرس‌های نمادین. روش جایگزین، استفاده از ماکروهای اسمبلر است که ممکن است بهینه‌سازی را محدود کند. .IP \fB\-mrelax\fR 4 .IX Item "-mrelax" .PD 0 .IP \fB\-mno\-relax\fR 4 .IX Item "-mno-relax" .PD بهره‌گیری از ساده‌سازی‌های پیونددهنده (linker relaxations) جهت کاهش تعداد دستورالعمل‌های مورد نیاز برای ساخت آدرس نمادها. حالت پیش‌فرض بهره‌گیری از ساده‌سازی‌های پیونددهنده است. .IP \fB\-mriscv\-attribute\fR 4 .IX Item "-mriscv-attribute" .PD 0 .IP \fB\-mno\-riscv\-attribute\fR 4 .IX Item "-mno-riscv-attribute" .PD صادر کردن (صادر نکردن) مشخصه RISC\-V جهت ثبت اطلاعات اضافی درون شیءهای ELF. این ویژگی دست‌کم به binutils 2.32 نیاز دارد. .IP \fB\-mcsr\-check\fR 4 .IX Item "-mcsr-check" .PD 0 .IP \fB\-mno\-csr\-check\fR 4 .IX Item "-mno-csr-check" .PD بررسی CSR را فعال یا غیرفعال می‌کند. .IP \fB\-malign\-data=\fR\fItype\fR 4 .IX Item "-malign-data=type" کنترل نحوه تراز کردن متغیرها و مقادیر ثابت از انواع آرایه، ساختار (structure)، یا اجتماع (union) توسط GCC. مقادیر پشتیبانی‌شده برای \fItype\fR عبارت‌اند از \fBxlen\fR که از عرض ثبات x به‌عنوان مقدار تراز استفاده می‌کند، و \fBnatural\fR که از تراز طبیعی بهره می‌گیرد. \&\fBxlen\fR مقدار پیش‌فرض است. .IP \fB\-mbig\-endian\fR 4 .IX Item "-mbig-endian" تولید کد با ترتیب بایت بزرگ‌پایان (big\-endian). این مقدار پیش‌فرض است هنگامی که GCC برای یک هدف \&\fBriscv64be\-*\-*\fR یا \fBriscv32be\-*\-*\fR پیکربندی شده باشد. .IP \fB\-mlittle\-endian\fR 4 .IX Item "-mlittle-endian" تولید کد با ترتیب بایت کوچک‌پایان (little\-endian). این مقدار پیش‌فرض است هنگامی که GCC برای یک هدف \&\fBriscv64\-*\-*\fR یا \fBriscv32\-*\-*\fR پیکربندی شده باشد، اما نه برای یک هدف \fBriscv64be\-*\-*\fR یا \&\fBriscv32be\-*\-*\fR. .IP \fB\-mstack\-protector\-guard=\fR\fIguard\fR 4 .IX Item "-mstack-protector-guard=guard" .PD 0 .IP \fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR 4 .IX Item "-mstack-protector-guard-reg=reg" .IP \fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR 4 .IX Item "-mstack-protector-guard-offset=offset" .PD تولید کد محافظت از پشته با استفاده از کاناری (canary) در \fIguard\fR. مکان‌های پشتیبانی‌شده عبارت‌اند از \fBglobal\fR برای کاناری سراسری یا \fBtls\fR برای کاناری به ازای هر رشته در بلوک TLS. .Sp با انتخاب حالت دوم، گزینه‌های \&\fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR و \&\fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR علاوه بر این مشخص می‌کنند که کدام ثبات به‌عنوان ثبات پایه برای خواندن کاناری، و با چه آفستی از آن ثبات پایه استفاده شود. هیچ ثبات یا آفست پیش‌فرضی وجود ندارد چرا که این تنظیم کاملاً برای استفاده در درون هسته لینوکس است. .IP \fB\-mtls\-dialect=desc\fR 4 .IX Item "-mtls-dialect=desc" استفاده از توصیف‌گرهای TLS به عنوان سازوکار حافظه محلی رشته (thread\-local storage) برای دسترسی‌های پویای متغیرهای TLS. .IP \fB\-mtls\-dialect=trad\fR 4 .IX Item "-mtls-dialect=trad" استفاده از TLS سنتی به عنوان سازوکار حافظه محلی رشته برای دسترسی‌های پویای متغیرهای TLS. این گزینه پیش‌فرض است. .PP \fIگزینه‌های RL78\fR .IX Subsection "RL78 Options" .IP \fB\-msim\fR 4 .IX Item "-msim" کتابخانه‌های هدف اضافی را جهت پشتیبانی از اجرا در یک شبیه‌ساز پیوند می‌دهد. .IP \fB\-mmul=none\fR 4 .IX Item "-mmul=none".PD 0 .IP \fB\-mmul=g10\fR 4 .IX Item "-mmul=g10" .IP \fB\-mmul=g13\fR 4 .IX Item "-mmul=g13" .IP \fB\-mmul=g14\fR 4 .IX Item "-mmul=g14" .IP \fB\-mmul=rl78\fR 4 .IX Item "-mmul=rl78" .PD نوع پشتیبانی سخت‌افزاری از ضرب و تقسیم را که باید استفاده شود، مشخص می‌کند. ساده‌ترین حالت \f(CW\*(C`none\*(C'\fR است که از نرم‌افزار برای هر دو عمل ضرب و تقسیم استفاده می‌کند. این مقدار پیش‌فرض است. مقدار \f(CW\*(C`g13\*(C'\fR برای واحد جانبی سخت‌افزاری ضرب/تقسیم موجود در اهداف RL78/G13 (هستهٔ S2) است. مقدار \f(CW\*(C`g14\*(C'\fR استفاده از دستورالعمل‌های ضرب و تقسیم پشتیبانی‌شده توسط قطعات RL78/G14 (هستهٔ S3) را انتخاب می‌کند. مقدار \f(CW\*(C`rl78\*(C'\fR یک نام مستعار برای \f(CW\*(C`g14\*(C'\fR و مقدار \f(CW\*(C`mg10\*(C'\fR یک نام مستعار برای \f(CW\*(C`none\*(C'\fR است. .Sp علاوه بر این، بر اساس تنظیم این گزینه، یک ماکروی پیش‌پردازندهٔ C تعریف می‌شود. مقادیر ممکن عبارت‌اند از: \f(CW\*(C`_\|_RL78_MUL_NONE_\|_\*(C'\fR، \&\f(CW\*(C`_\|_RL78_MUL_G13_\|_\*(C'\fR یا \f(CW\*(C`_\|_RL78_MUL_G14_\|_\*(C'\fR. .IP \fB\-mcpu=g10\fR 4 .IX Item "-mcpu=g10" .PD 0 .IP \fB\-mcpu=g13\fR 4 .IX Item "-mcpu=g13" .IP \fB\-mcpu=g14\fR 4 .IX Item "-mcpu=g14" .IP \fB\-mcpu=rl78\fR 4 .IX Item "-mcpu=rl78" .PD هستهٔ RL78 هدف را مشخص می‌کند. پیش‌فرض، هستهٔ G14 است که به عنوان هستهٔ S3 یا صرفاً RL78 نیز شناخته می‌شود. هستهٔ G13 یا S2 دستورالعمل‌های ضرب یا تقسیم ندارد، بلکه در عوض از یک واحد جانبی سخت‌افزاری برای این عملیات استفاده می‌کند. هستهٔ G10 یا S1 فاقد بانک‌های ثبات است، بنابراین از قرارداد فراخوانی متفاوتی استفاده می‌کند. .Sp اگر این گزینه تنظیم شود، نوع پشتیبانی ضرب سخت‌افزاری مورد استفاده را نیز انتخاب می‌کند، مگر اینکه این موضوع با یک گزینهٔ صریح \&\fB\-mmul=none\fR در خط فرمان بازنویسی شود. بنابراین تعیین \&\fB\-mcpu=g13\fR استفاده از واحد جانبی سخت‌افزاری ضرب G13 را فعال کرده و تعیین \fB\-mcpu=g10\fR استفاده از ضرب سخت‌افزاری را به طور کامل غیرفعال می‌کند. .Sp توجه داشته باشید گرچه هستهٔ RL78/G14 هدف پیش‌فرض است، تعیین \&\fB\-mcpu=g14\fR یا \&\fB\-mcpu=rl78\fR در خط فرمان، رفتار زنجیرهٔ ابزار را تغییر می‌دهد زیرا پشتیبانی ضرب سخت‌افزاری G14 را نیز فعال می‌سازد. اگر این گزینه‌ها در خط فرمان مشخص نشوند، حتی با وجود اینکه کد هستهٔ RL78 را هدف قرار داده است، از روتین‌های ضرب نرم‌افزاری استفاده خواهد شد. این رفتار به منظور سازگاری با نسخه‌های قدیمی‌تر زنجیره‌های ابزار است که فاقد پشتیبانی ضرب و تقسیم سخت‌افزاری بودند. .Sp علاوه بر این، بر اساس تنظیم این گزینه، یک ماکروی پیش‌پردازندهٔ C تعریف می‌شود. مقادیر ممکن عبارت‌اند از: \f(CW\*(C`_\|_RL78_G10_\|_\*(C'\fR، \&\f(CW\*(C`_\|_RL78_G13_\|_\*(C'\fR یا \f(CW\*(C`_\|_RL78_G14_\|_\*(C'\fR. .IP \fB\-mg10\fR 4 .IX Item "-mg10" .PD 0 .IP \fB\-mg13\fR 4 .IX Item "-mg13" .IP \fB\-mg14\fR 4 .IX Item "-mg14" .IP \fB\-mrl78\fR 4 .IX Item "-mrl78" .PD این موارد نام‌های مستعار برای گزینهٔ متناظر \fB\-mcpu=\fR هستند. آن‌ها برای سازگاری با نسخه‌های پیشین ارائه شده‌اند. .IP \fB\-mallregs\fR 4 .IX Item "-mallregs" به کامپایلر اجازه می‌دهد از تمام ثبات‌های موجود استفاده کند. به‌طور پیش‌فرض، ثبات‌های \f(CW\*(C`r24..r31\*(C'\fR برای استفاده در گرداننده‌های وقفه رزرو شده‌اند. با فعال بودن این گزینه، می‌توان از این ثبات‌ها در توابع معمولی نیز استفاده کرد. .IP \fB\-m64bit\-doubles\fR 4 .IX Item "-m64bit-doubles" .PD 0 .IP \fB\-m32bit\-doubles\fR 4 .IX Item "-m32bit-doubles" .PD اندازه نوع دادهٔ \f(CW\*(C`double\*(C'\fR را ۶۴ بیت (\fB\-m64bit\-doubles\fR) یا ۳۲ بیت (\fB\-m32bit\-doubles\fR) تعیین می‌کند. مقدار پیش‌فرض \&\fB\-m32bit\-doubles\fR است. .IP \fB\-msave\-mduc\-in\-interrupts\fR 4 .IX Item "-msave-mduc-in-interrupts" .PD 0 .IP \fB\-mno\-save\-mduc\-in\-interrupts\fR 4 .IX Item "-mno-save-mduc-in-interrupts" .PD مشخص می‌کند که توابع گردانندهٔ وقفه باید ثبات‌های MDUC را حفظ کنند. این تنها در صورتی ضروری است که کدهای عادی ممکن است از ثبات‌های MDUC استفاده کنند، برای مثال به دلیل اینکه عملیات ضرب و تقسیم انجام می‌دهند. مقدار پیش‌فرض نادیده گرفتن ثبات‌های MDUC است، زیرا این کار گرداننده‌های وقفه را سریع‌تر می‌کند. برای کارکرد این قابلیت باید گزینهٔ هدف \-mg13 ارسال شود، زیرا این ویژگی فقط در هدف G13 (هستهٔ S2) در دسترس است. ثبات‌های MDUC تنها در صورتی ذخیره خواهند شد که گردانندهٔ وقفه یک عملیات ضرب یا تقسیم انجام دهد یا تابع دیگری را فراخوانی کند. .PP \fIگزینه‌های IBM RS/6000 و PowerPC\fR .IX Subsection "IBM RS/6000 and PowerPC Options" .PP این گزینه‌های \fB\-m\fR برای IBM RS/6000 و PowerPC تعریف شده‌اند: .IP \fB\-mpowerpc\-gpopt\fR 4 .IX Item "-mpowerpc-gpopt" .PD 0 .IP \fB\-mno\-powerpc\-gpopt\fR 4 .IX Item "-mno-powerpc-gpopt" .IP \fB\-mpowerpc\-gfxopt\fR 4 .IX Item "-mpowerpc-gfxopt" .IP \fB\-mno\-powerpc\-gfxopt\fR 4 .IX Item "-mno-powerpc-gfxopt" .IP \fB\-mpowerpc64\fR 4 .IX Item "-mpowerpc64" .IP \fB\-mno\-powerpc64\fR 4 .IX Item "-mno-powerpc64" .IP \fB\-mmfcrf\fR 4 .IX Item "-mmfcrf" .IP \fB\-mno\-mfcrf\fR 4 .IX Item "-mno-mfcrf" .IP \fB\-mpopcntb\fR 4 .IX Item "-mpopcntb" .IP \fB\-mno\-popcntb\fR 4 .IX Item "-mno-popcntb" .IP \fB\-mpopcntd\fR 4 .IX Item "-mpopcntd" .IP \fB\-mno\-popcntd\fR 4 .IX Item "-mno-popcntd" .IP \fB\-mfprnd\fR 4 .IX Item "-mfprnd" .IP \fB\-mno\-fprnd\fR 4 .IX Item "-mno-fprnd" .IP \fB\-mcmpb\fR 4 .IX Item "-mcmpb" .IP \fB\-mno\-cmpb\fR 4 .IX Item "-mno-cmpb" .IP \fB\-mhard\-dfp\fR 4 .IX Item "-mhard-dfp" .IP \fB\-mno\-hard\-dfp\fR 4 .IX Item "-mno-hard-dfp" .PD شما از این گزینه‌ها برای مشخص کردن دستورالعمل‌های در دسترس بر روی پردازندهٔ مورد استفاده، استفاده می‌کنید. مقدار پیش‌فرض این گزینه‌ها هنگام پیکربندی GCC تعیین می‌شود. تعیین \&\fB\-mcpu=\fR\fIcpu_type\fR تنظیمات این گزینه‌ها را لغو می‌کند. توصیه می‌کنیم به جای گزینه‌های فهرست‌شده در بالا، از گزینهٔ \fB\-mcpu=\fR\fIcpu_type\fR استفاده کنید. .Sp تعیین \fB\-mpowerpc\-gpopt\fR به GCC اجازه می‌دهد از دستورالعمل‌های اختیاری معماری PowerPC در گروه کاربرد عمومی (General Purpose)، از جمله جذر ممیز شناور، استفاده کند. تعیین \&\fB\-mpowerpc\-gfxopt\fR به GCC اجازه می‌دهد از دستورالعمل‌های اختیاری معماری PowerPC در گروه گرافیک، از جمله انتخاب ممیز شناور، استفاده کند. .Sp گزینهٔ \fB\-mmfcrf\fR به GCC امکان می‌دهد دستورالعمل انتقال از فیلد ثبات وضعیت (move from condition register field) را که در پردازندهٔ POWER4 و دیگر پردازنده‌های پشتیبانی‌کننده از معماری PowerPC V2.01 پیاده‌سازی شده است، تولید کند. گزینهٔ \fB\-mpopcntb\fR به GCC امکان می‌دهد دستورالعمل‌های popcount و تخمین معکوس ممیز شناور با دقت مضاعف را که در پردازندهٔ POWER5 و سایر پردازنده‌های پشتیبانی‌کننده از معماری PowerPC V2.02 پیاده‌سازی شده است، تولید کند. گزینهٔ \fB\-mpopcntd\fR به GCC امکان می‌دهد دستورالعمل popcount پیاده‌سازی‌شده در پردازندهٔ POWER7 و سایر پردازنده‌های پشتیبانی‌کننده از معماری PowerPC V2.06 را تولید کند. گزینهٔ \fB\-mfprnd\fR به GCC امکان می‌دهد دستورالعمل‌های گرد کردن ممیز شناور به عدد صحیح را که در پردازندهٔ POWER5+ و دیگر پردازنده‌های پشتیبانی‌کننده از معماری PowerPC V2.03 پیاده‌سازی شده است، تولید کند. گزینهٔ \fB\-mcmpb\fR به GCC امکان می‌دهد دستورالعمل مقایسه بایت‌ها را که در پردازندهٔ POWER6 و دیگر پردازنده‌های پشتیبانی‌کننده از معماری PowerPC V2.05 پیاده‌سازی شده است، تولید کند. گزینهٔ \fB\-mhard\-dfp\fR به GCC امکان می‌دهد دستورالعمل‌های ممیز شناور ده‌دهی پیاده‌سازی‌شده در برخی از پردازنده‌های POWER را تولید کند. .Sp گزینهٔ \fB\-mpowerpc64\fR به GCC اجازه می‌دهد دستورالعمل‌های ۶۴ بیتی اضافی موجود در معماری کامل PowerPC64 را تولید کند و با GPRها به عنوان مقادیر ۶۴ بیتی و دوکلمه‌ای رفتار نماید. پیش‌فرض GCC گزینهٔ \&\fB\-mno\-powerpc64\fR است..IP \fB\-mcpu=\fR\fIcpu_type\fR 4 .IX Item "-mcpu=cpu_type" تنظیم نوع معماری، نحوه استفاده از ثبات‌ها، و پارامترهای زمان‌بندی دستورالعمل‌ها برای نوع ماشین \fIcpu_type\fR. مقادیر پشتیبانی‌شده برای \fIcpu_type\fR عبارت‌اند از: \fB401\fR، \fB403\fR، \&\fB405\fR، \fB405fp\fR، \fB440\fR، \fB440fp\fR، \fB464\fR، \fB464fp\fR، \&\fB476\fR، \fB476fp\fR، \fB505\fR، \fB601\fR، \fB602\fR، \fB603\fR، \&\fB603e\fR، \fB604\fR، \fB604e\fR، \fB620\fR، \fB630\fR، \fB740\fR، \&\fB7400\fR، \fB7450\fR، \fB750\fR، \fB801\fR، \fB821\fR، \fB823\fR، \&\fB860\fR، \fB970\fR، \fB8540\fR، \fBa2\fR، \fBe300c2\fR، \&\fBe300c3\fR، \fBe500mc\fR، \fBe500mc64\fR، \fBe5500\fR، \&\fBe6500\fR، \fBec603e\fR، \fBG3\fR، \fBG4\fR، \fBG5\fR، \&\fBtitan\fR، \fBpower3\fR، \fBpower4\fR، \fBpower5\fR، \fBpower5+\fR، \&\fBpower6\fR، \fBpower6x\fR، \fBpower7\fR، \fBpower8\fR، \&\fBpower9\fR، \fBpower10\fR، \fBpower11\fR، \fBpowerpc\fR، \fBpowerpc64\fR، \&\fBpowerpc64le\fR، \fBrs64\fR، و \fBnative\fR. .Sp \&\fB\-mcpu=powerpc\fR، \fB\-mcpu=powerpc64\fR، و \&\fB\-mcpu=powerpc64le\fR نوع ماشین معماری PowerPC خالص ۳۲بیتی (با هر دو ترتیب بایت)، PowerPC ۶۴بیتی big endian، و PowerPC ۶۴بیتی little endian را مشخص می‌کنند، که در آن‌ها یک مدل پردازنده عمومی مناسب برای اهداف زمان‌بندی فرض می‌شود. .Sp مشخص کردن \fBnative\fR به‌عنوان نوع پردازنده، گزینه معماری متناظر با پردازنده میزبان سیستمی که کامپایل را انجام می‌دهد شناسایی و انتخاب می‌کند. اگر GCC پردازنده را شناسایی نکند، \fB\-mcpu=native\fR هیچ تاثیری ندارد. .Sp سایر گزینه‌ها یک پردازنده خاص را مشخص می‌کنند. کدی که تحت این گزینه‌ها تولید می‌شود به بهترین نحو روی آن پردازنده اجرا می‌شود و ممکن است اصلاً روی سایر پردازنده‌ها اجرا نشود. .Sp گزینه‌های \fB\-mcpu\fR به‌طور خودکار گزینه‌های زیر را فعال یا غیرفعال می‌کنند: .Sp \&\fB\-maltivec \-mfprnd \-mhard\-float \-mmfcrf \-mmultiple \&\-mpopcntb \-mpopcntd \-mpowerpc64 \&\-mpowerpc\-gpopt \-mpowerpc\-gfxopt \&\-mmulhw \-mdlmzb \-mmfpgpr \-mvsx \&\-mcrypto \-mhtm \-mpower8\-fusion \&\-mquad\-memory \-mquad\-memory\-atomic \-mfloat128 \&\-mfloat128\-hardware \-mprefixed \-mpcrel \-mmma \&\-mrop\-protect\fR .Sp گزینه‌های خاص تعیین‌شده برای هر CPU معین بین نسخه‌های مختلف کامپایلر تفاوت دارد، و این بستگی دارد به این که چه تنظیمی کد بهینه‌تری برای آن CPU تولید می‌کند؛ این امر لزوماً نشان‌دهنده قابلیت‌های واقعی سخت‌افزار نیست. اگر می‌خواهید یک گزینه خاص را روی مقدار مشخصی تنظیم کنید، می‌توانید آن را پس از گزینه \fB\-mcpu\fR مشخص کنید، مانند \fB\-mcpu=970 \-mno\-altivec\fR. .Sp در AIX، در حال حاضر گزینه‌های \fB\-maltivec\fR و \fB\-mpowerpc64\fR توسط گزینه \&\fB\-mcpu\fR فعال یا غیرفعال نمی‌شوند زیرا AIX پشتیبانی کاملی از این گزینه‌ها ندارد. اگر مطمئن هستید که در محیط شما کار خواهند کرد، همچنان می‌توانید آن‌ها را به‌صورت جداگانه فعال یا غیرفعال کنید. .IP \fB\-mtune=\fR\fIcpu_type\fR 4 .IX Item "-mtune=cpu_type" پارامترهای زمان‌بندی دستورالعمل را برای نوع ماشین \fIcpu_type\fR تنظیم می‌کند، اما نوع معماری یا نحوه استفاده از ثبات‌ها را آن‌طور که \fB\-mcpu=\fR\fIcpu_type\fR تنظیم می‌کند، تغییر نمی‌دهد. همان مقادیر \fIcpu_type\fR که برای \fB\-mcpu\fR به‌کار می‌روند برای \fB\-mtune\fR نیز استفاده می‌شوند. اگر هر دو مشخص شوند، کد تولیدشده از معماری و ثبات‌های تعیین‌شده توسط \fB\-mcpu\fR، اما از پارامترهای زمان‌بندی تعیین‌شده توسط \fB\-mtune\fR استفاده می‌کند. .IP \fB\-mcmodel=small\fR 4 .IX Item "-mcmodel=small" تولید کد PowerPC64 برای مدل small: مقدار TOC به 64k محدود می‌شود. .IP \fB\-mcmodel=medium\fR 4 .IX Item "-mcmodel=medium" تولید کد PowerPC64 برای مدل medium: ساختار TOC و سایر داده‌های ایستا در مجموع می‌توانند تا اندازهٔ 4G باشند. این مقدار پیش‌فرض برای Linux ۶۴بیتی است. .IP \fB\-mcmodel=large\fR 4 .IX Item "-mcmodel=large" تولید کد PowerPC64 برای مدل large: ساختار TOC می‌تواند تا اندازهٔ 4G باشد. سایر داده‌ها و کدها فقط به فضای آدرس‌دهی ۶۴بیتی محدود می‌شوند. .IP \fB\-maltivec\fR 4 .IX Item "-maltivec" .PD 0 .IP \fB\-mno\-altivec\fR 4 .IX Item "-mno-altivec" .PD تولید کدی که از دستورالعمل‌های AltiVec استفاده می‌کند (یا نمی‌کند)، و همچنین فعال‌سازی استفاده از توابع درونی (built\-in) که امکان دسترسی مستقیم‌تر به مجموعه دستورالعمل‌های AltiVec را فراهم می‌کنند. همچنین ممکن است برای هماهنگ‌سازی ABI فعلی با بهبودهای AltiVec ABI، نیاز به تنظیم \fB\-mabi=altivec\fR داشته باشید. .Sp هنگامی که از \fB\-maltivec\fR استفاده می‌شود، ترتیب عناصر برای توابع داخلی AltiVec مانند \f(CW\*(C`vec_splat\*(C'\fR، \f(CW\*(C`vec_extract\*(C'\fR، و \f(CW\*(C`vec_insert\*(C'\fR با ترتیب عناصر آرایه متناسب با ترتیب بایت (endianness) هدف مطابقت دارد. بدین معنا که هنگام هدف قرار دادن یک بستر big\-endian، عنصر صفر مشخص‌کننده چپ‌ترین عنصر در یک ثبات برداری است، و هنگام هدف قرار دادن یک بستر little\-endian، مشخص‌کننده راست‌ترین عنصر در یک ثبات برداری است. .IP \fB\-mvrsave\fR 4 .IX Item "-mvrsave" .PD 0 .IP \fB\-mno\-vrsave\fR 4 .IX Item "-mno-vrsave" .PD تولید دستورالعمل‌های VRSAVE هنگام تولید کد AltiVec. .IP \fB\-msecure\-plt\fR 4 .IX Item "-msecure-plt" تولید کدی که به \fBld\fR و \fBld.so\fR اجازه می‌دهد فایل‌های اجرایی و کتابخانه‌های اشتراکی را با بخش‌های غیرقابل‌اجرای \f(CW\*(C`.plt\*(C'\fR و \f(CW\*(C`.got\*(C'\fR بسازند. این یک گزینه PowerPC 32\-bit SYSV ABI است. .IP \fB\-mbss\-plt\fR 4 .IX Item "-mbss-plt" تولید کدی که از یک بخش BSS \f(CW\*(C`.plt\*(C'\fR استفاده می‌کند که توسط \fBld.so\fR پر می‌شود، و نیازمند بخش‌های \f(CW\*(C`.plt\*(C'\fR و \f(CW\*(C`.got\*(C'\fR است که هر دو قابل‌نوشتن و قابل‌اجرا باشند. این یک گزینه PowerPC 32\-bit SYSV ABI است. .IP \fB\-msplit\-patch\-nops\fR 4 .IX Item "-msplit-patch-nops" هنگام افزودن NOPها برای یک ناحیه قابل وصله از طریق گزینه \fB\-fpatchable\-function\-entry\fR، دستورهای NOP «پیشین» (before) را در جلوی نقطه ورود سراسری و NOPهای «پسین» (after) را پس از نقطه ورود محلی قرار می‌دهد. این کار باعث می‌شود توالی NOPها در زمان تولید یک نقطه ورود سراسری غیرمتوالی شود. بدون این گزینه، NOPها مستقیماً قبل و بعد از نقطه ورود محلی قرار می‌گیرند که باعث متوالی بودن آن‌ها می‌شود، اما نقطه ورود سراسری و محلی را از یکدیگر دورتر می‌کند. اگر تنها یک نقطه ورود تولید شود، این گزینه هیچ تاثیری ندارد. .IP \fB\-misel\fR 4 .IX Item "-misel" .PD 0 .IP \fB\-mno\-isel\fR 4 .IX Item "-mno-isel" .PD این سوییچ، تولید دستورالعمل‌های ISEL را فعال یا غیرفعال می‌کند. .IP \fB\-mvsx\fR 4 .IX Item "-mvsx" .PD 0 .IP \fB\-mno\-vsx\fR 4 .IX Item "-mno-vsx" .PD تولید کدی که از دستورالعمل‌های برداری/اسکالر (VSX) استفاده می‌کند (یا نمی‌کند)، و همچنین فعال‌سازی استفاده از توابع درونی (built\-in) که دسترسی مستقیم‌تر به مجموعه دستورالعمل‌های VSX را ممکن می‌سازد. .IP \fB\-mcrypto\fR 4 .IX Item "-mcrypto" .PD 0 .IP \fB\-mno\-crypto\fR 4 .IX Item "-mno-crypto" .PD فعال‌سازی (یا غیرفعال‌سازی) استفاده از توابع درونی (built\-in) که امکان دسترسی مستقیم به دستورالعمل‌های رمزنگاری اضافه‌شده در نسخه 2.07 از PowerPC ISA را فراهم می‌کنند. .IP \fB\-mhtm\fR 4 .IX Item "-mhtm" .PD 0 .IP \fB\-mno\-htm\fR 4 .IX Item "-mno-htm" .PD فعال‌سازی (یا غیرفعال‌سازی) استفاده از توابع درونی (built\-in) که امکان دسترسی مستقیم به دستورالعمل‌های حافظه تراکنشی سخت‌افزاری (HTM) اضافه‌شده در نسخه 2.07 از PowerPC ISA را فراهم می‌کنند. .IP \fB\-mpower8\-fusion\fR 4 .IX Item "-mpower8-fusion" .PD 0 .IP \fB\-mno\-power8\-fusion\fR 4 .IX Item "-mno-power8-fusion" .PD تولید کدی که برخی عملیات‌های عدد صحیح را در مجاورت یکدیگر نگه می‌دارد (یا نگه نمی‌دارد) تا دستورالعمل‌ها بتوانند در پردازنده‌های power8 و جدیدتر با یکدیگر ادغام (fuse) شوند. .IP \fB\-mquad\-memory\fR 4 .IX Item "-mquad-memory" .PD 0 .IP \fB\-mno\-quad\-memory\fR 4 .IX Item "-mno-quad-memory" .PD تولید کدی که از دستورالعمل‌های غیراتمیک حافظه با کلمه چهارگانه (quad word) استفاده می‌کند (یا نمی‌کند). گزینه \fB\-mquad\-memory\fR نیازمند استفاده از حالت ۶۴بیتی است..IP \fB\-mquad\-memory\-atomic\fR 4 .IX Item "-mquad-memory-atomic" .PD 0 .IP \fB\-mno\-quad\-memory\-atomic\fR 4 .IX Item "-mno-quad-memory-atomic" .PD تولید کدی که از دستورالعمل‌های اتمیک حافظه چهارکلمه‌ای (quad word) استفاده می‌کند (نمی‌کند). گزینه \fB\-mquad\-memory\-atomic\fR نیازمند استفاده از حالت 64\-bit است. .IP \fB\-mfloat128\fR 4 .IX Item "-mfloat128" .PD 0 .IP \fB\-mno\-float128\fR 4 .IX Item "-mno-float128" .PD فعال/غیرفعال کردن کلمه کلیدی \fI_\|_float128\fR برای ممیز شناور ۱۲۸ بیتی IEEE و استفاده از شبیه‌سازی نرم‌افزاری یا دستورالعمل‌های سخت‌افزاری برای ممیز شناور ۱۲۸ بیتی IEEE. .Sp مجموعه دستورالعمل VSX (\fB\-mvsx\fR) باید برای استفاده از پشتیبانی ممیز شناور ۱۲۸ بیتی IEEE فعال باشد. ممیز شناور ۱۲۸ بیتی IEEE تنها روی Linux پشتیبانی می‌شود. .Sp پیش‌فرض برای \fB\-mfloat128\fR روی سیستم‌های PowerPC Linux که از مجموعه دستورالعمل VSX استفاده می‌کنند فعال، و روی سایر سیستم‌ها غیرفعال است. .Sp اگر از مجموعه دستورالعمل ISA 3.0 (\fB\-mcpu=power9\fR) روی یک سیستم 64\-bit استفاده کنید، پشتیبانی ممیز شناور ۱۲۸ بیتی IEEE همچنین تولید دستورالعمل‌های ممیز شناور ۱۲۸ بیتی IEEE مربوط به ISA 3.0 را فعال می‌کند. در غیر این صورت، اگر تولید دستورالعمل‌های ISA 3.0 را مشخص نکنید یا یک سیستم big endian ۳۲ بیتی را هدف قرار دهید، ممیز شناور ۱۲۸ بیتی IEEE با شبیه‌سازی نرم‌افزاری انجام خواهد شد. .IP \fB\-mfloat128\-hardware\fR 4 .IX Item "-mfloat128-hardware" .PD 0 .IP \fB\-mno\-float128\-hardware\fR 4 .IX Item "-mno-float128-hardware" .PD فعال/غیرفعال کردن استفاده از دستورالعمل‌های سخت‌افزاری ISA 3.0 برای پشتیبانی از نوع داده \&\fI_\|_float128\fR. .Sp پیش‌فرض برای \fB\-mfloat128\-hardware\fR روی سیستم‌های PowerPC Linux با مجموعه دستورالعمل ISA 3.0 فعال، و روی سایر سیستم‌ها غیرفعال است. .IP \fB\-m32\fR 4 .IX Item "-m32" .PD 0 .IP \fB\-m64\fR 4 .IX Item "-m64" .PD تولید کد برای محیط‌های 32\-bit یا 64\-bit اهداف Darwin و SVR4 (شامل GNU/Linux). محیط 32\-bit متغیرهای int، long و اشاره‌گر را روی ۳۲ بیت تنظیم کرده و کدی تولید می‌کند که روی هر گونه‌ای از PowerPC اجرا می‌شود. محیط 64\-bit متغیر int را روی ۳۲ بیت و long و اشاره‌گر را روی ۶۴ بیت تنظیم کرده، و کدی برای PowerPC64، مشابه \&\fB\-mpowerpc64\fR، تولید می‌کند. .IP \fB\-mfull\-toc\fR 4 .IX Item "-mfull-toc" .PD 0 .IP \fB\-mno\-fp\-in\-toc\fR 4 .IX Item "-mno-fp-in-toc" .IP \fB\-mno\-sum\-in\-toc\fR 4 .IX Item "-mno-sum-in-toc" .IP \fB\-mminimal\-toc\fR 4 .IX Item "-mminimal-toc" .PD اصلاح شیوه تولید TOC (مخفف Table Of Contents)، که برای هر فایل اجرایی ایجاد می‌شود. گزینه \fB\-mfull\-toc\fR به‌طور پیش‌فرض انتخاب شده است. در این حالت، GCC دست‌کم یک مدخل TOC را به هر ارجاع منحصربه‌فرد متغیر غیرخودکار (non\-automatic) در برنامه شما اختصاص می‌دهد. GCC همچنین مقادیر ثابت ممیز شناور را در TOC قرار می‌دهد. با این حال، تنها ۱۶٬۳۸۴ مدخل در TOC موجود است. .Sp اگر پیام خطایی از پیونددهنده دریافت کردید مبنی بر اینکه فضای دردسترس TOC سرریز شده است، می‌توانید با گزینه‌های \fB\-mno\-fp\-in\-toc\fR و \fB\-mno\-sum\-in\-toc\fR مقدار فضای مصرفی TOC را کاهش دهید. گزینه \&\fB\-mno\-fp\-in\-toc\fR مانع از قرار دادن مقادیر ثابت ممیز شناور در TOC توسط GCC می‌شود و \fB\-mno\-sum\-in\-toc\fR کامپایلر GCC را وادار می‌کند تا کدی برای محاسبه حاصل‌جمع یک آدرس و یک مقدار ثابت در زمان اجرا تولید کند، به‌جای اینکه آن حاصل‌جمع را در TOC قرار دهد. می‌توانید یکی از این گزینه‌ها یا هر دوی آن‌ها را مشخص کنید. هر کدام از آن‌ها باعث می‌شوند GCC در ازای صرفه‌جویی در فضای TOC، کدی اندکی کندتر و بزرگ‌تر تولید کند. .Sp اگر حتی با مشخص کردن هر دوی این گزینه‌ها همچنان با کمبود فضا در TOC مواجه شدید، به‌جای آن \fB\-mminimal\-toc\fR را مشخص کنید. این گزینه باعث می‌شود GCC برای هر فایل تنها یک مدخل TOC بسازد. هنگامی که این گزینه را مشخص می‌کنید، GCC کدی تولید می‌کند که کندتر و بزرگ‌تر است اما فضای فوق‌العاده اندکی از TOC مصرف می‌کند. ممکن است بخواهید از این گزینه تنها در فایل‌هایی استفاده کنید که شامل کدهایی با فراوانی اجرای کمتر هستند. .IP \fB\-maix64\fR 4 .IX Item "-maix64" .PD 0 .IP \fB\-maix32\fR 4 .IX Item "-maix32" .PD فعال‌سازی ABI و قرارداد فراخوانی (calling convention) ۶۴ بیتی AIX: اشاره‌گرهای ۶۴ بیتی، نوع \&\f(CW\*(C`long\*(C'\fR ۶۴ بیتی، و زیرساخت مورد نیاز برای پشتیبانی از آن‌ها. مشخص کردن \fB\-maix64\fR مستلزم \fB\-mpowerpc64\fR است، در حالی که \fB\-maix32\fR این ABI ۶۴ بیتی را غیرفعال کرده و مستلزم \fB\-mno\-powerpc64\fR است. پیش‌فرض GCC روی \fB\-maix32\fR است. .IP \fB\-mxl\-compat\fR 4 .IX Item "-mxl-compat" .PD 0 .IP \fB\-mno\-xl\-compat\fR 4 .IX Item "-mno-xl-compat" .PD تولید کدی که هنگام استفاده از ABI سازگار با AIX، تطابق بیشتری با معناشناسی (semantics) کامپایلر IBM XL داشته باشد. آرگومان‌های ممیز شناور توابع دارای اعلان اولیه (prototyped functions) فراتر از ناحیه ذخیره ثبات (RSA) روی پشته، علاوه‌بر FPRهای مربوط به آرگومان ارسال می‌شوند. هنگام مقایسه مقادیر و تبدیل به double، فرض نکنید که باارزش‌ترین double در یک مقدار 128\-bit long double به‌درستی گرد شده است. از نام نمادهای XL برای روال‌های پشتیبانی long double استفاده کنید. .Sp قرارداد فراخوانی AIX گسترش یافت اما در ابتدا برای مدیریت یک حالت مبهم در K&R C مستند نشده بود؛ حالتی که تابعی که آدرس آرگومان‌هایش را می‌گیرد، با تعداد آرگومان‌هایی کمتر از آنچه اعلان شده فراخوانی شود. کامپایلرهای IBM XL هنگامی که یک زیرروال بدون بهینه‌سازی کامپایل می‌شود، به آرگومان‌های ممیز شناوری که در RSA جا نمی‌شوند از طریق پشته دسترسی پیدا می‌کنند. از آنجا که ذخیره همیشگی آرگومان‌های ممیز شناور روی پشته ناکارآمد بوده و به‌ندرت مورد نیاز است، این گزینه به‌طور پیش‌فرض فعال نیست و تنها هنگام فراخوانی زیرروال‌های کامپایل‌شده توسط کامپایلرهای IBM XL بدون بهینه‌سازی ضرورت دارد. .IP \fB\-mpe\fR 4 .IX Item "-mpe" پشتیبانی از \fIIBM RS/6000 SP\fR \fIParallel Environment\fR (PE). پیوند دادن برنامه‌ای که برای استفاده از رد و بدل پیام (message passing) با کد راه‌اندازی ویژه نوشته شده است تا برنامه امکان اجرا پیدا کند. سیستم باید PE را در مکان استاندارد (\fI/usr/lpp/ppe.poe/\fR) نصب داشته باشد، یا فایل \fIspecs\fR باید با گزینه \fB\-specs=\fR بازنویسی شود تا مسیر دایرکتوری مناسب مشخص گردد. محیط موازی (Parallel Environment) از رشته‌ها پشتیبانی نمی‌کند، بنابراین گزینه \fB\-mpe\fR و گزینه \fB\-pthread\fR با یکدیگر ناسازگار هستند. .IP \fB\-malign\-natural\fR 4 .IX Item "-malign-natural" .PD 0 .IP \fB\-malign\-power\fR 4 .IX Item "-malign-power" .PD در AIX، سیستم 32\-bit Darwin و 64\-bit PowerPC GNU/Linux، گزینه \&\fB\-malign\-natural\fR ترازسازی (alignment) تعریف‌شده توسط ABI را برای انواع بزرگ‌تر، مانند ممیز شناور مضاعف (double)، بر روی مرز مبتنی بر اندازه طبیعی آن‌ها بازنویسی می‌کند. گزینه \fB\-malign\-power\fR به GCC دستور می‌دهد که از قواعد ترازسازی تعیین‌شده توسط ABI پیروی کند. پیش‌فرض GCC ترازسازی استاندارد تعریف‌شده در ABI است. .Sp روی 64\-bit Darwin، ترازسازی طبیعی پیش‌فرض است، و \fB\-malign\-power\fR پشتیبانی نمی‌شود. .IP \fB\-msoft\-float\fR 4 .IX Item "-msoft-float" .PD 0 .IP \fB\-mhard\-float\fR 4 .IX Item "-mhard-float" .PD تولید کدی که از مجموعه ثبات‌های ممیز شناور استفاده نمی‌کند (استفاده می‌کند). در صورت استفاده از گزینه \&\fB\-msoft\-float\fR و ارسال این گزینه به GCC در هنگام پیوند دادن، شبیه‌سازی نرم‌افزاری ممیز شناور ارائه می‌شود. .IP \fB\-mmultiple\fR 4 .IX Item "-mmultiple" .PD 0 .IP \fB\-mno\-multiple\fR 4 .IX Item "-mno-multiple" .PD تولید کدی که از دستورالعمل‌های بارگذاری چند کلمه‌ای (load multiple word) و دستورالعمل‌های ذخیره‌سازی چند کلمه‌ای (store multiple word) استفاده می‌کند (استفاده نمی‌کند). این دستورالعمل‌ها به‌طور پیش‌فرض روی سیستم‌های POWER تولید می‌شوند و روی سیستم‌های PowerPC تولید نمی‌شوند. از \fB\-mmultiple\fR روی سیستم‌های PowerPC با ترتیب بایت little\-endian استفاده نکنید، زیرا این دستورالعمل‌ها زمانی که پردازنده در حالت little\-endian است کار نمی‌کنند. استثناها پردازنده‌های PPC740 و PPC750 هستند که این دستورالعمل‌ها را در حالت little\-endian مجاز می‌دانند. .IP \fB\-mupdate\fR 4 .IX Item "-mupdate" .PD 0 .IP \fB\-mno\-update\fR 4 .IX Item "-mno-update" .PD تولید کدی که از دستورالعمل‌های بارگذاری یا ذخیره‌سازی که ثبات پایه (base register) را با آدرس مکان حافظه محاسبه‌شده به‌روزرسانی می‌کنند، استفاده می‌کند (استفاده نمی‌کند). این دستورالعمل‌ها به‌طور پیش‌فرض تولید می‌شوند. اگر از \&\fB\-mno\-update\fR استفاده کنید، فاصله زمانی کوتاهی میان زمان به‌روزرسانی اشاره‌گر پشته (stack pointer) و ذخیره آدرس قاب قبلی وجود دارد، که به این معنی است کدی که در میان وقفه‌ها یا سیگنال‌ها قاب پشته (stack frame) را پیمایش می‌کند ممکن است داده‌های مخدوش دریافت کند..IP \fB\-mavoid\-indexed\-addresses\fR 4 .IX Item "-mavoid-indexed-addresses" .PD 0 .IP \fB\-mno\-avoid\-indexed\-addresses\fR 4 .IX Item "-mno-avoid-indexed-addresses" .PD تولید کدی که تلاش می‌کند از استفاده از دستورالعمل‌های بارگذاری یا ذخیره‌سازی نمایه‌دار (indexed load or store) اجتناب کند (اجتناب نکند). این دستورالعمل‌ها در شرایط خاصی، مانند هنگام پیمایش آرایه‌های بزرگی که از مرز 16M عبور می‌کنند، می‌توانند روی پردازنده‌های Power6 افت کارایی ایجاد کنند. این گزینه به‌طور پیش‌فرض هنگام هدف قرار دادن Power6 فعال و در غیر این صورت غیرفعال است. .IP \fB\-mfused\-madd\fR 4 .IX Item "-mfused-madd" .PD 0 .IP \fB\-mno\-fused\-madd\fR 4 .IX Item "-mno-fused-madd" .PD تولید کدی که از دستورالعمل‌های ضرب و انباشت ممیز شناور (floating\-point multiply and accumulate) استفاده می‌کند (استفاده نمی‌کند). این دستورالعمل‌ها در صورت استفاده از ممیز شناور سخت‌افزاری به‌طور پیش‌فرض تولید می‌شوند. گزینه وابسته به ماشین \&\fB\-mfused\-madd\fR اکنون به گزینه مستقل از ماشین \&\fB\-ffp\-contract=fast\fR نگاشت شده است، و \fB\-mno\-fused\-madd\fR به \fB\-ffp\-contract=off\fR نگاشت می‌شود. .IP \fB\-mmulhw\fR 4 .IX Item "-mmulhw" .PD 0 .IP \fB\-mno\-mulhw\fR 4 .IX Item "-mno-mulhw" .PD تولید کدی که از دستورالعمل‌های ضرب نیم‌کلمه (half\-word multiply) و ضرب\-انباشت بر روی پردازنده‌های IBM 405، 440، 464 و 476 استفاده می‌کند (استفاده نمی‌کند). این دستورالعمل‌ها هنگام هدف قرار دادن این پردازنده‌ها به‌طور پیش‌فرض تولید می‌شوند. .IP \fB\-mdlmzb\fR 4 .IX Item "-mdlmzb" .PD 0 .IP \fB\-mno\-dlmzb\fR 4 .IX Item "-mno-dlmzb" .PD تولید کدی که از دستورالعمل جستجوی رشته \fBdlmzb\fR در پردازنده‌های IBM 405، 440، 464 و 476 استفاده می‌کند (استفاده نمی‌کند). این دستورالعمل هنگام هدف قرار دادن این پردازنده‌ها به‌طور پیش‌فرض تولید می‌شود. .IP \fB\-mno\-bit\-align\fR 4 .IX Item "-mno-bit-align" .PD 0 .IP \fB\-mbit\-align\fR 4 .IX Item "-mbit-align" .PD در سیستم‌های System V.4 و سیستم‌های توکار PowerPC، ساختارها و اجتماع‌هایی که شامل میدان‌های بیتی (bit\-fields) هستند را وادار به هم‌ترازی با نوع پایه میدان بیتی نمی‌کند (می‌کند). .Sp به‌عنوان مثال، به‌طور پیش‌فرض ساختاری که تنها شامل ۸ میدان بیتی \&\f(CW\*(C`unsigned\*(C'\fR با طول ۱ است، در یک مرز ۴ بایتی هم‌تراز شده و اندازه‌ای برابر با ۴ بایت دارد. با استفاده از \fB\-mno\-bit\-align\fR، ساختار در یک مرز ۱ بایتی هم‌تراز شده و اندازه آن ۱ بایت خواهد بود. .IP \fB\-mno\-strict\-align\fR 4 .IX Item "-mno-strict-align" .PD 0 .IP \fB\-mstrict\-align\fR 4 .IX Item "-mstrict-align" .PD در سیستم‌های System V.4 و سیستم‌های توکار PowerPC، فرض نمی‌کند (می‌کند) که ارجاعات غیر هم‌تراز به حافظه توسط سیستم مدیریت می‌شوند. .IP \fB\-mrelocatable\fR 4 .IX Item "-mrelocatable" .PD 0 .IP \fB\-mno\-relocatable\fR 4 .IX Item "-mno-relocatable" .PD تولید کدی که به یک فایل اجرایی ایستا امکان می‌دهد (امکان نمی‌دهد) در زمان اجرا به آدرس متفاوتی بازنشانی (relocate) شود. یک بارگذار ساده در سیستم توکار PowerPC باید کل محتویات \&\f(CW\*(C`.got2\*(C'\fR و مکان‌های ۴ بایتی فهرست‌شده در بخش \f(CW\*(C`.fixup\*(C'\fR را بازنشانی کند، که جدولی از آدرس‌های ۳۲ بیتی تولید شده توسط این گزینه است. برای کارکرد صحیح این قابلیت، تمام اشیای پیوند داده‌شده با یکدیگر باید با \&\fB\-mrelocatable\fR یا \fB\-mrelocatable\-lib\fR کامپایل شده باشند. کد \&\fB\-mrelocatable\fR پشته را در یک مرز ۸ بایتی هم‌تراز می‌کند. .IP \fB\-mrelocatable\-lib\fR 4 .IX Item "-mrelocatable-lib" .PD 0 .IP \fB\-mno\-relocatable\-lib\fR 4 .IX Item "-mno-relocatable-lib" .PD مانند \fB\-mrelocatable\fR، گزینه \fB\-mrelocatable\-lib\fR نیز یک بخش \&\f(CW\*(C`.fixup\*(C'\fR برای امکان‌پذیر ساختن بازنشانی فایل‌های اجرایی ایستا در زمان اجرا تولید می‌کند، اما \fB\-mrelocatable\-lib\fR از هم‌ترازی کوچکتری که \fB\-mrelocatable\fR برای پشته به کار می‌برد استفاده نمی‌کند. اشیای کامپایل‌شده با \&\fB\-mrelocatable\-lib\fR را می‌توان با اشیایی که با هر ترکیبی از گزینه‌های \fB\-mrelocatable\fR کامپایل شده‌اند پیوند داد. .IP \fB\-mno\-toc\fR 4 .IX Item "-mno-toc" .PD 0 .IP \fB\-mtoc\fR 4 .IX Item "-mtoc" .PD در سیستم‌های System V.4 و سیستم‌های توکار PowerPC، فرض نمی‌کند (می‌کند) که ثبات ۲ حاوی اشاره‌گری به یک ناحیه سراسری است که به آدرس‌های استفاده‌شده در برنامه اشاره دارد. .IP \fB\-mlittle\fR 4 .IX Item "-mlittle" .PD 0 .IP \fB\-mlittle\-endian\fR 4 .IX Item "-mlittle-endian" .PD در سیستم‌های System V.4 و سیستم‌های توکار PowerPC، کد را برای پردازنده در حالت ریزبایتی (little\-endian) کامپایل می‌کند. گزینه \fB\-mlittle\-endian\fR همانند \fB\-mlittle\fR است. .IP \fB\-mbig\fR 4 .IX Item "-mbig" .PD 0 .IP \fB\-mbig\-endian\fR 4 .IX Item "-mbig-endian" .PD در سیستم‌های System V.4 و سیستم‌های توکار PowerPC، کد را برای پردازنده در حالت درشتبایتی (big\-endian) کامپایل می‌کند. گزینه \fB\-mbig\-endian\fR همانند \fB\-mbig\fR است. .IP \fB\-mdynamic\-no\-pic\fR 4 .IX Item "-mdynamic-no-pic" در سیستم‌های Darwin / macOS، کد را به گونه‌ای کامپایل می‌کند که خود بازنشانی‌پذیر نباشد، اما ارجاعات خارجی آن بازنشانی‌پذیر باشند. کد حاصل برای برنامه‌های کاربردی مناسب است، اما برای کتابخانه‌های اشتراکی مناسب نیست. .IP \fB\-msingle\-pic\-base\fR 4 .IX Item "-msingle-pic-base" با ثبات مورد استفاده برای آدرس‌دهی PIC به جای بارگذاری آن در پیش‌درآمد (prologue) هر تابع، به‌صورت فقط‌خواندنی رفتار می‌کند. سیستم زمان اجرا مسئول مقداردهی اولیه این ثبات با یک مقدار مناسب پیش از شروع اجرا است. .IP \fB\-mprioritize\-restricted\-insns=\fR\fIpriority\fR 4 .IX Item "-mprioritize-restricted-insns=priority" این گزینه اولویتی را که به دستورالعمل‌های محدودشده با شیار اعزام (dispatch\-slot restricted instructions) در طول گذر دوم زمان‌بندی اختصاص داده می‌شود کنترل می‌کند. آرگومان \fIpriority\fR مقادیر \fB0\fR، \fB1\fR یا \fB2\fR را می‌پذیرد تا (به ترتیب) هیچ، بالاترین یا دومین اولویت بالا را به دستورالعمل‌های محدودشده با شیار اعزام اختصاص دهد. .IP \fB\-msched\-costly\-dep=\fR\fIdependence_type\fR 4 .IX Item "-msched-costly-dep=dependence_type" این گزینه کنترل می‌کند که چه وابستگی‌هایی در طول زمان‌بندی دستورالعمل‌ها توسط هدف پرهزینه در نظر گرفته شوند. آرگومان \&\fIdependence_type\fR یکی از مقادیر زیر را می‌پذیرد: .RS 4 .IP \fBno\fR 4 .IX Item "no" هیچ وابستگی‌ای پرهزینه نیست. .IP \fBall\fR 4 .IX Item "all" تمام وابستگی‌ها پرهزینه هستند. .IP \fBtrue_store_to_load\fR 4 .IX Item "true_store_to_load" یک وابستگی واقعی از ذخیره به بارگذاری پرهزینه است. .IP \fBstore_to_load\fR 4 .IX Item "store_to_load" هرگونه وابستگی از ذخیره به بارگذاری پرهزینه است. .IP \fInumber\fR 4 .IX Item "number" هر وابستگی‌ای که مقدار تأخیر (latency) آن بزرگتر یا مساوی با \&\fInumber\fR باشد پرهزینه است. .RE .RS 4 .RE .IP \fB\-minsert\-sched\-nops=\fR\fIscheme\fR 4 .IX Item "-minsert-sched-nops=scheme" این گزینه مشخص می‌کند کدام طرح درج NOP در طول گذر دوم زمان‌بندی استفاده شود. آرگومان \fIscheme\fR یکی از مقادیر زیر را می‌پذیرد: .RS 4 .IP \fBno\fR 4 .IX Item "no" دستورهای NOP را درج نکن. .IP \fBpad\fR 4 .IX Item "pad" هر گروه اعزام دارای شیارهای صدور خالی را بر اساس گروه‌بندی زمان‌بند، با NOP پُر (pad) کن. .IP \fBregroup_exact\fR 4 .IX Item "regroup_exact" دستورهای NOP را برای وادار کردن دستورالعمل‌های وابسته پرهزینه به انتقال به گروه‌های مجزا درج کن. دقیقاً به تعداد مورد نیاز NOP درج کن تا بر اساس گروه‌بندی تخمینی پردازنده، دستورالعمل را به یک گروه جدید منتقل کند..IP \fInumber\fR 4 .IX Item "number" درج NOPها برای بردن دستورالعمل‌های وابسته و پرهزینه به گروه‌های جداگانه. درج \fInumber\fR NOP برای راندن یک دستورالعمل به گروه جدید. .RE .RS 4 .RE .IP \fB\-mcall\-sysv\fR 4 .IX Item "-mcall-sysv" در سامانه‌های System V.4 و PowerPC توکار، کد را با استفاده از قراردادهای فراخوانی منطبق با پیش‌نویس مارس ۱۹۹۵ واسط باینری کاربردی System V (System V Application Binary Interface)، ضمیمهٔ پردازندهٔ PowerPC کامپایل می‌کند. این حالت پیش‌فرض است مگر اینکه GCC را با استفاده از \fBpowerpc\-*\-eabiaix\fR پیکربندی کرده باشید. .IP \fB\-mcall\-sysv\-eabi\fR 4 .IX Item "-mcall-sysv-eabi" .PD 0 .IP \fB\-mcall\-eabi\fR 4 .IX Item "-mcall-eabi" .PD مشخص کردن هر دو گزینهٔ \fB\-mcall\-sysv\fR و \fB\-meabi\fR. .IP \fB\-mcall\-sysv\-noeabi\fR 4 .IX Item "-mcall-sysv-noeabi" مشخص کردن هر دو گزینهٔ \fB\-mcall\-sysv\fR و \fB\-mno\-eabi\fR. .IP \fB\-mcall\-aixdesc\fR 4 .IX Item "-mcall-aixdesc" در سامانه‌های System V.4 و PowerPC توکار، کد را برای سیستم‌عامل AIX کامپایل می‌کند. .IP \fB\-mcall\-linux\fR 4 .IX Item "-mcall-linux" در سامانه‌های System V.4 و PowerPC توکار، کد را برای سامانهٔ گنو بر پایهٔ لینوکس کامپایل می‌کند. .IP \fB\-mcall\-freebsd\fR 4 .IX Item "-mcall-freebsd" در سامانه‌های System V.4 و PowerPC توکار، کد را برای سیستم‌عامل FreeBSD کامپایل می‌کند. .IP \fB\-mcall\-netbsd\fR 4 .IX Item "-mcall-netbsd" در سامانه‌های System V.4 و PowerPC توکار، کد را برای سیستم‌عامل NetBSD کامپایل می‌کند. .IP \fB\-mcall\-openbsd\fR 4 .IX Item "-mcall-openbsd" در سامانه‌های System V.4 و PowerPC توکار، کد را برای سیستم‌عامل OpenBSD کامپایل می‌کند. .IP \fB\-mtraceback=\fR\fItraceback_type\fR 4 .IX Item "-mtraceback=traceback_type" انتخاب نوع جدول ردیابی (traceback). مقادیر معتبر برای \fItraceback_type\fR عبارتند از \fBfull\fR، \fBpart\fR و \fBno\fR. .IP \fB\-maix\-struct\-return\fR 4 .IX Item "-maix-struct-return" بازگرداندن تمام ساختارها در حافظه (همان‌طور که توسط AIX ABI مشخص شده است). .IP \fB\-msvr4\-struct\-return\fR 4 .IX Item "-msvr4-struct-return" بازگرداندن ساختارهای کوچکتر از ۸ بایت در ثبات‌ها (همان‌طور که توسط SVR4 ABI مشخص شده است). .IP \fB\-mabi=\fR\fIabi\-type\fR 4 .IX Item "-mabi=abi-type" گسترش دادن ABI فعلی با یک افزونهٔ مشخص، یا حذف آن افزونه. مقادیر معتبر عبارتند از: \fBaltivec\fR، \fBno\-altivec\fR، \&\fBibmlongdouble\fR، \fBieeelongdouble\fR، \&\fBelfv1\fR، \fBelfv2\fR، و برای AIX: \fBvec\-extabi\fR، \fBvec\-default\fR. .IP \fB\-mabi=ibmlongdouble\fR 4 .IX Item "-mabi=ibmlongdouble" تغییر ABI فعلی برای استفاده از long double با دقت گسترش‌یافتهٔ IBM. اگر سامانهٔ شما به‌طور پیش‌فرض از long double با دقت گسترش‌یافتهٔ IEEE استفاده می‌کند، بعید است این گزینه کار کند. اگر نوع long double را از دقت گسترش‌یافتهٔ IEEE تغییر دهید، کامپایلر اخطار صادر می‌کند مگر اینکه از گزینهٔ \fB\-Wno\-psabi\fR استفاده کنید. نیازمند فعال بودن \fB\-mlong\-double\-128\fR است. .IP \fB\-mabi=ieeelongdouble\fR 4 .IX Item "-mabi=ieeelongdouble" تغییر ABI فعلی برای استفاده از long double با دقت گسترش‌یافتهٔ IEEE. اگر سامانهٔ شما به‌طور پیش‌فرض از long double با دقت گسترش‌یافتهٔ IBM استفاده می‌کند، بعید است این گزینه کار کند. اگر نوع long double را از دقت گسترش‌یافتهٔ IBM تغییر دهید، کامپایلر اخطار صادر می‌کند مگر اینکه از گزینهٔ \fB\-Wno\-psabi\fR استفاده کنید. نیازمند فعال بودن \fB\-mlong\-double\-128\fR است. .IP \fB\-mabi=elfv1\fR 4 .IX Item "-mabi=elfv1" تغییر ABI فعلی به استفاده از ELFv1 ABI. این ABI پیش‌فرض برای لینوکس ۶۴بیتی PowerPC با ترتیب بایت بزرگ‌تر (big-endian) است. نادیده‌گرفتن ABI پیش‌فرض نیازمند پشتیبانی سیستمی ویژه بوده و به‌احتمال زیاد به طرزی فاجعه‌بار با شکست مواجه خواهد شد. .IP \fB\-mabi=elfv2\fR 4 .IX Item "-mabi=elfv2" تغییر ABI فعلی به استفاده از ELFv2 ABI. این ABI پیش‌فرض برای لینوکس ۶۴بیتی PowerPC با ترتیب بایت کوچک‌تر (little-endian) است. نادیده‌گرفتن ABI پیش‌فرض نیازمند پشتیبانی سیستمی ویژه بوده و به‌احتمال زیاد به طرزی فاجعه‌بار با شکست مواجه خواهد شد. .IP \fB\-mgnu\-attribute\fR 4 .IX Item "-mgnu-attribute" .PD 0 .IP \fB\-mno\-gnu\-attribute\fR 4 .IX Item "-mno-gnu-attribute" .PD تولید دستورالعمل‌های اسمبلی .gnu_attribute برای تنظیم جفت‌های برچسب/مقدار در بخش .gnu.attributes که دگرگونی‌های ABI در پارامترهای تابع یا مقادیر بازگشتی را مشخص می‌کنند. .IP \fB\-mprototype\fR 4 .IX Item "-mprototype" .PD 0 .IP \fB\-mno\-prototype\fR 4 .IX Item "-mno-prototype" .PD در سامانه‌های System V.4 و PowerPC توکار فرض می‌کند که تمامی فراخوانی‌های توابع با آرگومان‌های متغیر به‌درستی اعلان نمونه (prototype) شده‌اند. در غیر این صورت، کامپایلر باید پیش از هر فراخوانی فاقد پیش‌نمونه، دستورالعملی برای تنظیم یا پاک کردن بیت ۶ از ثبات کد شرط (\f(CW\*(C`CR\*(C'\fR) درج کند تا مشخص شود آیا در صورت پذیرش آرگومان‌های متغیر توسط تابع، مقادیر ممیز شناور در ثبات‌های ممیز شناور ارسال می‌شوند یا خیر. با \fB\-mprototype\fR، تنها فراخوانی‌های دارای پیش‌نمونه به توابع با آرگومان متغیر، این بیت را تنظیم یا پاک می‌کنند. .IP \fB\-msim\fR 4 .IX Item "-msim" در سامانه‌های PowerPC توکار، فرض می‌شود که ماژول راه‌انداز \fIsim\-crt0.o\fR نام دارد و کتابخانه‌های استاندارد C شامل \fIlibsim.a\fR و \fIlibc.a\fR هستند. این حالت پیش‌فرض برای پیکربندی‌های \fBpowerpc\-*\-eabisim\fR است. .IP \fB\-mmvme\fR 4 .IX Item "-mmvme" در سامانه‌های PowerPC توکار، فرض می‌شود که ماژول راه‌انداز \fIcrt0.o\fR نام دارد و کتابخانه‌های استاندارد C شامل \fIlibmvme.a\fR و \fIlibc.a\fR هستند. .IP \fB\-mads\fR 4 .IX Item "-mads" در سامانه‌های PowerPC توکار، فرض می‌شود که ماژول راه‌انداز \fIcrt0.o\fR نام دارد و کتابخانه‌های استاندارد C شامل \fIlibads.a\fR و \fIlibc.a\fR هستند. .IP \fB\-myellowknife\fR 4 .IX Item "-myellowknife" در سامانه‌های PowerPC توکار، فرض می‌شود که ماژول راه‌انداز \fIcrt0.o\fR نام دارد و کتابخانه‌های استاندارد C شامل \fIlibyk.a\fR و \fIlibc.a\fR هستند. .IP \fB\-mvxworks\fR 4 .IX Item "-mvxworks" در سامانه‌های System V.4 و PowerPC توکار، مشخص می‌کند که شما برای یک سامانهٔ VxWorks کامپایل می‌کنید. .IP \fB\-memb\fR 4 .IX Item "-memb" در سامانه‌های PowerPC توکار، بیت \f(CW\*(C`PPC_EMB\*(C'\fR را در هدر پرچم‌های ELF تنظیم می‌کند تا مشخص کند که بازآرایی‌های گسترش‌یافتهٔ \fBeabi\fR استفاده می‌شوند. .IP \fB\-meabi\fR 4 .IX Item "-meabi" .PD 0 .IP \fB\-mno\-eabi\fR 4 .IX Item "-mno-eabi" .PD در سامانه‌های System V.4 و PowerPC توکار، از واسط باینری برنامه‌های کاربردی توکار (EABI)، که مجموعه‌ای از اصلاحات بر مشخصات System V.4 است، پیروی می‌کند (یا نمی‌کند). انتخاب \fB\-meabi\fR به این معنی است که پشته بر روی یک مرز ۸ بایتی تراز می‌شود، تابع \f(CW\*(C`_\|_eabi\*(C'\fR از \f(CW\*(C`main\*(C'\fR برای برپاسازی محیط EABI فراخوانی می‌گردد، و گزینهٔ \fB\-msdata\fR می‌تواند از هر دو ثبات \f(CW\*(C`r2\*(C'\fR و \f(CW\*(C`r13\*(C'\fR برای اشاره به دو ناحیهٔ مجزای داده‌های کوچک استفاده کند. انتخاب \fB\-mno\-eabi\fR بدین معناست که پشته بر روی مرز ۱۶ بایتی تراز می‌شود، هیچ تابع مقداردهی اولیهٔ EABI از \f(CW\*(C`main\*(C'\fR فراخوانی نمی‌شود، و گزینهٔ \fB\-msdata\fR تنها از \f(CW\*(C`r13\*(C'\fR برای اشاره به یک ناحیهٔ داده‌های کوچک استفاده می‌کند. گزینهٔ \fB\-meabi\fR به‌طور پیش‌فرض فعال است اگر GCC را با استفاده از یکی از گزینه‌های \fBpowerpc*\-*\-eabi*\fR پیکربندی کرده باشید. .IP \fB\-msdata=eabi\fR 4 .IX Item "-msdata=eabi" در سامانه‌های System V.4 و PowerPC توکار، داده‌های سراسری و ایستای (static) کوچک، سراسری و مقداردهی‌شدهٔ \f(CW\*(C`const\*(C'\fR را در بخش \f(CW\*(C`.sdata2\*(C'\fR که ثبات \f(CW\*(C`r2\*(C'\fR به آن اشاره دارد، قرار می‌دهد. داده‌های سراسری و ایستای کوچک، مقداردهی‌شده و غیر\-\f(CW\*(C`const\*(C'\fR را در بخش \f(CW\*(C`.sdata\*(C'\fR که ثبات \f(CW\*(C`r13\*(C'\fR به آن اشاره می‌کند، قرار می‌دهد. داده‌های سراسری و ایستای کوچکِ مقداردهی‌نشده را در بخش \f(CW\*(C`.sbss\*(C'\fR که در مجاورت بخش \f(CW\*(C`.sdata\*(C'\fR است، قرار می‌دهد. گزینهٔ \fB\-msdata=eabi\fR با گزینهٔ \fB\-mrelocatable\fR ناسازگار است. گزینهٔ \fB\-msdata=eabi\fR همچنین گزینهٔ \fB\-memb\fR را تنظیم می‌کند. .IP \fB\-msdata=sysv\fR 4 .IX Item "-msdata=sysv" در سامانه‌های System V.4 و PowerPC توکار، داده‌های سراسری و ایستای کوچک را در بخش \f(CW\*(C`.sdata\*(C'\fR، که توسط ثبات \f(CW\*(C`r13\*(C'\fR به آن اشاره می‌شود، قرار می‌دهد. داده‌های سراسری و ایستای کوچک مقداردهی‌نشده را در بخش \f(CW\*(C`.sbss\*(C'\fR، که در مجاورت بخش \f(CW\*(C`.sdata\*(C'\fR است، قرار می‌دهد. گزینهٔ \fB\-msdata=sysv\fR با گزینهٔ \fB\-mrelocatable\fR ناسازگار است. .IP \fB\-msdata=default\fR 4 .IX Item "-msdata=default".PD 0 .IP \fB\-msdata\fR 4 .IX Item "-msdata" .PD در سامانه‌های System V.4 و PowerPC توکار، در صورت استفاده از \fB\-meabi\fR، کد را مشابه \fB\-msdata=eabi\fR کامپایل می‌کند؛ در غیر این صورت کد را مشابه \fB\-msdata=sysv\fR کامپایل می‌کند. .IP \fB\-msdata=data\fR 4 .IX Item "-msdata=data" در سامانه‌های System V.4 و PowerPC توکار، داده‌های سراسری کوچک را در بخش \f(CW\*(C`.sdata\*(C'\fR قرار می‌دهد. داده‌های سراسری کوچکِ مقداردهی‌نشده را در بخش \f(CW\*(C`.sbss\*(C'\fR قرار می‌دهد. با این حال از ثبات \f(CW\*(C`r13\*(C'\fR برای آدرس‌دهی داده‌های کوچک استفاده نمی‌کند. این رفتار پیش‌فرض است، مگر آنکه سایر گزینه‌های \fB\-msdata\fR استفاده شوند. .IP \fB\-msdata=none\fR 4 .IX Item "-msdata=none" .PD 0 .IP \fB\-mno\-sdata\fR 4 .IX Item "-mno-sdata" .PD در سامانه‌های PowerPC توکار، تمامی داده‌های سراسری و ایستا (static) مقداردهی‌شده را در بخش \f(CW\*(C`.data\*(C'\fR و تمامی داده‌های مقداردهی‌نشده را در بخش \&\f(CW\*(C`.bss\*(C'\fR قرار می‌دهد. .IP \fB\-mreadonly\-in\-sdata\fR 4 .IX Item "-mreadonly-in-sdata" اشیاء فقط‌خواندنی را نیز در بخش \f(CW\*(C`.sdata\*(C'\fR قرار می‌دهد. این رفتار پیش‌فرض است. .IP \fB\-mblock\-move\-inline\-limit=\fR\fInum\fR 4 .IX Item "-mblock-move-inline-limit=num" تمام انتقال‌های بلوکی (مانند فراخوانی‌های \f(CW\*(C`memcpy\*(C'\fR یا رونوشت ساختارها) را که کوچک‌تر یا مساوی \fInum\fR بایت هستند به‌صورت درون‌خطی (inline) درمی‌آورد. حداقل مقدار برای \&\fInum\fR در اهداف ۳۲ بیتی ۳۲ بایت و در اهداف ۶۴ بیتی ۶۴ بایت است. مقدار پیش‌فرض وابسته به هدف است. .IP \fB\-mblock\-compare\-inline\-limit=\fR\fInum\fR 4 .IX Item "-mblock-compare-inline-limit=num" برای تمام مقایسه‌های بلوکی (مانند فراخوانی‌های \f(CW\*(C`memcmp\*(C'\fR یا مقایسه‌های ساختار) که کوچک‌تر یا مساوی \fInum\fR بایت هستند، کد درون‌خطی بدون حلقه تولید می‌کند. اگر \fInum\fR برابر با ۰ باشد، تمام بسط‌های درون‌خطی (بدون حلقه و با حلقه) مقایسهٔ بلوک غیرفعال می‌شوند. مقدار پیش‌فرض وابسته به هدف است. .IP \fB\-mblock\-compare\-inline\-loop\-limit=\fR\fInum\fR 4 .IX Item "-mblock-compare-inline-loop-limit=num" برای تمام مقایسه‌های بلوکی که کوچک‌تر یا مساوی \fInum\fR بایت هستند، اما از حد مجاز بسط مقایسهٔ بلوکی درون‌خطی بدون حلقه فراتر می‌روند، یک بسط درون‌خطی با استفاده از کد حلقه تولید می‌کند. اگر طول بلوک ثابت نباشد، حداکثر \fInum\fR بایت قبل از فراخوانی \f(CW\*(C`memcmp\*(C'\fR برای مقایسهٔ بقیهٔ بلوک، مقایسه خواهد شد. مقدار پیش‌فرض وابسته به هدف است. .IP \fB\-mstring\-compare\-inline\-limit=\fR\fInum\fR 4 .IX Item "-mstring-compare-inline-limit=num" حداکثر \fInum\fR بایت از رشته را با کد درون‌خطی مقایسه می‌کند. اگر تفاوت یا انتهای رشته در پایان مقایسهٔ درون‌خطی پیدا نشود، فراخوانی به \f(CW\*(C`strcmp\*(C'\fR یا \f(CW\*(C`strncmp\*(C'\fR باقی‌ماندهٔ مقایسه را بر عهده خواهد گرفت. مقدار پیش‌فرض ۶۴ بایت است. .IP "\fB\-G\fR \fInum\fR" 4 .IX Item "-G num" در سامانه‌های PowerPC توکار، مؤلفه‌های سراسری و ایستایی را که کوچک‌تر یا مساوی \fInum\fR بایت هستند، به‌جای بخش‌های داده یا BSS معمولی، در بخش‌های داده‌های کوچک (small data) یا BSS قرار می‌دهد. به‌طور پیش‌فرض، مقدار \fInum\fR برابر با ۸ است. سوییچ \&\fB\-G\fR \fInum\fR به پیونددهنده نیز ارسال می‌شود. تمام پودمان‌ها باید با مقدار یکسان \fB\-G\fR \fInum\fR کامپایل شوند. .IP \fB\-mregnames\fR 4 .IX Item "-mregnames" .PD 0 .IP \fB\-mno\-regnames\fR 4 .IX Item "-mno-regnames" .PD در سامانه‌های System V.4 و PowerPC توکار، نام‌های ثبات‌ها را در خروجی زبان اسمبلی با استفاده از اشکال نمادین درج می‌کند (درج نمی‌کند). .IP \fB\-mlongcall\fR 4 .IX Item "-mlongcall" .PD 0 .IP \fB\-mno\-longcall\fR 4 .IX Item "-mno-longcall" .PD به‌طور پیش‌فرض فرض می‌کند که تمام فراخوانی‌ها دوردست هستند، به‌طوری که توالی فراخوانی طولانی‌تر و پرهزینه‌تری مورد نیاز است. این کار برای فراخوانی‌های دورتر از ۳۲ مگابایت (۳۳٬۵۵۴٬۴۳۲ بایت) از موقعیت فعلی لازم است. اگر کامپایلر بداند که فراخوانی نمی‌تواند آن‌قدر دور باشد، یک فراخوانی کوتاه (short call) تولید می‌شود. این تنظیم را می‌توان توسط صفت تابع \f(CW\*(C`shortcall\*(C'\fR یا با \f(CW#pragma longcall(0)\fR لغو کرد. .Sp برخی پیونددهنده‌ها قادر به تشخیص فراخوانی‌های خارج از محدوده و تولید کد چسباننده (glue code) به‌صورت درجا هستند. در این سامانه‌ها، فراخوانی‌های طولانی غیرضروری هستند و کد کندتری تولید می‌کنند. در زمان نگارش این متن، پیونددهندهٔ AIX و همچنین پیونددهندهٔ GNU برای PowerPC/64 قادر به انجام این کار هستند. برنامه‌ریزی شده است که این ویژگی به پیونددهندهٔ GNU برای سامانه‌های ۳۲ بیتی PowerPC نیز اضافه شود. .Sp در سامانه‌های PowerPC64 ELFv2 و سامانه‌های ۳۲ بیتی PowerPC با پیونددهنده‌های جدیدتر GNU، نرم‌افزار GCC می‌تواند فراخوانی‌های طولانی را با استفاده از یک توالی فراخوانی PLT درون‌خطی تولید کند (به \&\fB\-mpltseq\fR مراجعه کنید). معماری PowerPC با \fB\-mbss\-plt\fR و PowerPC64 ELFv1 (موتور بزرگ / big\-endian) از فراخوانی‌های PLT درون‌خطی پشتیبانی نمی‌کنند. .Sp در سامانه‌های Darwin/PPC، دستور \f(CW\*(C`#pragma longcall\*(C'\fR عبارت \f(CW\*(C`jbsr callee, L42\*(C'\fR را به همراه یک \fIجزیرهٔ انشعاب\fR (کد چسباننده) تولید می‌کند. این دو نشانی هدف نشان‌دهندهٔ تابع فراخوانده‌شده و جزیرهٔ انشعاب هستند. پیونددهندهٔ Darwin/PPC نشانی اول را ترجیح می‌دهد و در صورتی که دستور \f(CW\*(C`bl\*(C'\fR در PPC مستقیماً به تابع فراخوانده‌شده برسد، دستور \f(CW\*(C`bl callee\*(C'\fR را تولید می‌کند؛ در غیر این صورت، پیونددهنده دستور \f(CW\*(C`bl L42\*(C'\fR را برای فراخوانی جزیرهٔ انشعاب تولید می‌نماید. جزیرهٔ انشعاب به بدنهٔ تابع فراخواننده پیوست می‌شود؛ این بخش نشانی کامل ۳۲ بیتی فراخوانده‌شده را محاسبه کرده و به آن پرش می‌کند. .Sp در سامانه‌های Mach\-O (Darwin)، این گزینه کامپایلر را هدایت می‌کند تا برای هر فراخوانی مستقیم، کد چسباننده را درج کند، و پیونددهندهٔ Darwin تصمیم می‌گیرد که از آن استفاده کند یا آن را دور بیندازد. .Sp در آینده، ممکن است زمانی که مشخص باشد پیونددهنده کد چسباننده را تولید می‌کند، GCC تمام مشخصات longcall را نادیده بگیرد. .IP \fB\-mpltseq\fR 4 .IX Item "-mpltseq" .PD 0 .IP \fB\-mno\-pltseq\fR 4 .IX Item "-mno-pltseq" .PD گزینهٔ \-fno\-plt و فراخوانی‌های طولانی را با استفاده از یک توالی فراخوانی PLT درون‌خطی که از پیوند تنبل (lazy linking) و فراخوانی‌های طولانی به توابع موجود در کتابخانه‌های اشتراکی بازشده با dlopen پشتیبانی می‌کند، پیاده‌سازی می‌کند (پیاده‌سازی نمی‌کند). فراخوانی‌های درون‌خطی PLT فقط روی سامانه‌های PowerPC64 ELFv2 و سامانه‌های ۳۲ بیتی PowerPC با پیونددهنده‌های جدیدتر GNU پشتیبانی می‌شوند، و در صورت شناسایی پشتیبانی در زمان پیکربندی GCC، به‌طور پیش‌فرض فعال هستند؛ و در مورد PowerPC ۳۲ بیتی، در صورتی که GCC با \fB\-\-enable\-secureplt\fR پیکربندی شده باشد. کدهای کامپایل‌شده با \fB\-mpltseq\fR و اشیاء بازنشانی‌پذیر \fB\-mbss\-plt\fR در PowerPC ۳۲ بیتی نباید با یکدیگر پیوند داده شوند. .IP \fB\-mtls\-markers\fR 4 .IX Item "-mtls-markers" .PD 0 .IP \fB\-mno\-tls\-markers\fR 4 .IX Item "-mno-tls-markers" .PD فراخوانی‌های \f(CW\*(C`_\|_tls_get_addr\*(C'\fR را با یک بازنشانی (relocation) که آرگومان تابع را مشخص می‌کند نشانه‌گذاری می‌کند (نشانه‌گذاری نمی‌کند). این بازنشانی به پیونددهنده اجازه می‌دهد فراخوانی تابع را برای بهینه‌سازی TLS به‌طور قابل اطمینان با دستورهای آماده‌سازی آرگومان مرتبط سازد، که این امر به نوبهٔ خود به GCC امکان می‌دهد توالی را بهتر زمان‌بندی کند. .IP \fB\-mrecip\fR 4 .IX Item "-mrecip" .PD 0 .IP \fB\-mno\-recip\fR 4 .IX Item "-mno-recip" .PD این گزینه استفاده از دستورالعمل‌های برآورد معکوس و برآورد ریشهٔ دوم معکوس را همراه با مراحل اضافی نیوتن\-رافسون برای افزایش دقت، به‌جای انجام تقسیم یا محاسبهٔ ریشهٔ دوم و تقسیم برای آرگومان‌های ممیز شناور فعال می‌کند. هنگام استفاده از \fB\-mrecip\fR باید از گزینهٔ \fB\-ffast\-math\fR (یا حداقل \fB\-funsafe\-math\-optimizations\fR، \&\fB\-ffinite\-math\-only\fR، \fB\-freciprocal\-math\fR و \&\fB\-fno\-trapping\-math\fR) استفاده کنید. توجه داشته باشید که اگرچه توان عملیاتی این توالی عموماً بالاتر از توان عملیاتی دستورالعمل‌های غیرمعکوس است، اما دقت توالی می‌تواند برای ریشه‌های دوم معکوس تا ۲ ulp کاهش یابد (به‌عنوان مثال معکوس 1.0 برابر با 0.99999994 می‌شود). .IP \fB\-mrecip=\fR\fIopt\fR 4 .IX Item "-mrecip=opt" این گزینه مشخص می‌کند که کدام دستورالعمل‌های برآورد معکوس می‌توانند استفاده شوند. آرگومان \fIopt\fR فهرستی از گزینه‌ها است که با ویرگول از هم جدا شده‌اند، و برای نفی کردن گزینه می‌تواند با یک \f(CW\*(C`!\*(C'\fR پیشونددهی شود: .RS 4 .IP \fBall\fR 4 .IX Item "all" تمام دستورالعمل‌های برآورد را فعال می‌کند. .IP \fBdefault\fR 4 .IX Item "default" دستورالعمل‌های پیش‌فرض را فعال می‌کند، معادل با \fB\-mrecip\fR. .IP \fBnone\fR 4 .IX Item "none" تمام دستورالعمل‌های برآورد را غیرفعال می‌کند، معادل با \fB\-mno\-recip\fR. .IP \fBdiv\fR 4 .IX Item "div" دستورالعمل‌های تقریب معکوس را برای هر دو دقت یگانه (single precision) و دوگانه (double precision) فعال می‌کند. .IP \fBdivf\fR 4 .IX Item "divf" دستورالعمل‌های تقریب معکوس با دقت یگانه را فعال می‌کند. .IP \fBdivd\fR 4 .IX Item "divd" دستورالعمل‌های تقریب معکوس با دقت دوگانه را فعال می‌کند. .IP \fBrsqrt\fR 4 .IX Item "rsqrt" دستورالعمل‌های تقریب ریشهٔ دوم معکوس را برای هر دو دقت یگانه و دوگانه فعال می‌کند..IP \fBrsqrtf\fR 4 .IX Item "rsqrtf" دستورالعمل‌های تقریب معکوس ریشه دوم با دقت یگانه (single\-precision) را فعال می‌کند. .IP \fBrsqrtd\fR 4 .IX Item "rsqrtd" دستورالعمل‌های تقریب معکوس ریشه دوم با دقت دوگانه (double\-precision) را فعال می‌کند. .RE .RS 4 .Sp بنابراین برای نمونه، \fB\-mrecip=all,!rsqrtd\fR تمام دستورالعمل‌های برآورد معکوس را فعال می‌کند، به جز دستورالعمل‌های \&\f(CW\*(C`FRSQRTE\*(C'\fR، \f(CW\*(C`XSRSQRTEDP\*(C'\fR و \f(CW\*(C`XVRSQRTEDP\*(C'\fR که محاسبات معکوس ریشه دوم با دقت دوگانه را مدیریت می‌کنند. .RE .IP \fB\-mrecip\-precision\fR 4 .IX Item "-mrecip-precision" .PD 0 .IP \fB\-mno\-recip\-precision\fR 4 .IX Item "-mno-recip-precision" .PD فرض می‌کند (فرض نمی‌کند) که دستورالعمل‌های برآورد معکوس، تخمین‌هایی با دقت بالاتر از آنچه توسط ABI معماری PowerPC الزامی شده ارائه می‌دهند. انتخاب \fB\-mcpu=power6\fR، \fB\-mcpu=power7\fR یا \&\fB\-mcpu=power8\fR به‌طور خودکار \fB\-mrecip\-precision\fR را فعال می‌کند. دستورالعمل‌های برآورد ریشه دوم با دقت دوگانه به‌طور پیش‌فرض روی ماشین‌های با دقت پایین تولید نمی‌شوند، چرا که تخمینی که پس از سه مرحله همگرا شود ارائه نمی‌دهند. .IP \fB\-mveclibabi=\fR\fItype\fR 4 .IX Item "-mveclibabi=type" نوع ABI مورد استفاده را برای برداری‌سازی توابع درونی (intrinsics) با استفاده از یک کتابخانه خارجی مشخص می‌کند. در حال حاضر تنها نوع پشتیبانی‌شده \fBmass\fR است، که استفاده از کتابخانه‌های Mathematical Acceleration Subsystem (MASS) شرکت IBM را برای برداری‌سازی توابع درونی با استفاده از کتابخانه‌های خارجی تعیین می‌کند. کامپایلر GCC در حال حاضر هنگام تولید کد برای power7 فراخوانی‌هایی به \f(CW\*(C`acosd2\*(C'\fR، \f(CW\*(C`acosf4\*(C'\fR، \&\f(CW\*(C`acoshd2\*(C'\fR، \f(CW\*(C`acoshf4\*(C'\fR، \f(CW\*(C`asind2\*(C'\fR، \f(CW\*(C`asinf4\*(C'\fR، \&\f(CW\*(C`asinhd2\*(C'\fR، \f(CW\*(C`asinhf4\*(C'\fR، \f(CW\*(C`atan2d2\*(C'\fR، \f(CW\*(C`atan2f4\*(C'\fR، \&\f(CW\*(C`atand2\*(C'\fR، \f(CW\*(C`atanf4\*(C'\fR، \f(CW\*(C`atanhd2\*(C'\fR، \f(CW\*(C`atanhf4\*(C'\fR، \&\f(CW\*(C`cbrtd2\*(C'\fR، \f(CW\*(C`cbrtf4\*(C'\fR، \f(CW\*(C`cosd2\*(C'\fR، \f(CW\*(C`cosf4\*(C'\fR، \&\f(CW\*(C`coshd2\*(C'\fR، \f(CW\*(C`coshf4\*(C'\fR، \f(CW\*(C`erfcd2\*(C'\fR، \f(CW\*(C`erfcf4\*(C'\fR، \&\f(CW\*(C`erfd2\*(C'\fR، \f(CW\*(C`erff4\*(C'\fR، \f(CW\*(C`exp2d2\*(C'\fR، \f(CW\*(C`exp2f4\*(C'\fR، \&\f(CW\*(C`expd2\*(C'\fR، \f(CW\*(C`expf4\*(C'\fR، \f(CW\*(C`expm1d2\*(C'\fR، \f(CW\*(C`expm1f4\*(C'\fR، \&\f(CW\*(C`hypotd2\*(C'\fR، \f(CW\*(C`hypotf4\*(C'\fR، \f(CW\*(C`lgammad2\*(C'\fR، \f(CW\*(C`lgammaf4\*(C'\fR، \&\f(CW\*(C`log10d2\*(C'\fR، \f(CW\*(C`log10f4\*(C'\fR، \f(CW\*(C`log1pd2\*(C'\fR، \f(CW\*(C`log1pf4\*(C'\fR، \&\f(CW\*(C`log2d2\*(C'\fR، \f(CW\*(C`log2f4\*(C'\fR، \f(CW\*(C`logd2\*(C'\fR، \f(CW\*(C`logf4\*(C'\fR، \&\f(CW\*(C`powd2\*(C'\fR، \f(CW\*(C`powf4\*(C'\fR، \f(CW\*(C`sind2\*(C'\fR، \f(CW\*(C`sinf4\*(C'\fR، \f(CW\*(C`sinhd2\*(C'\fR، \&\f(CW\*(C`sinhf4\*(C'\fR، \f(CW\*(C`sqrtd2\*(C'\fR، \f(CW\*(C`sqrtf4\*(C'\fR، \f(CW\*(C`tand2\*(C'\fR، \&\f(CW\*(C`tanf4\*(C'\fR، \f(CW\*(C`tanhd2\*(C'\fR و \f(CW\*(C`tanhf4\*(C'\fR تولید می‌کند. هر دو گزینهٔ \fB\-ftree\-vectorize\fR و \&\fB\-funsafe\-math\-optimizations\fR نیز باید فعال باشند. کتابخانه‌های MASS باید در زمان پیوند مشخص شوند. .IP \fB\-mfriz\fR 4 .IX Item "-mfriz" .PD 0 .IP \fB\-mno\-friz\fR 4 .IX Item "-mno-friz" .PD دستورالعمل \f(CW\*(C`friz\*(C'\fR را تولید می‌کند (تولید نمی‌کند) زمانی که گزینهٔ \&\fB\-funsafe\-math\-optimizations\fR برای بهینه‌سازی گرد کردن مقادیر ممیز شناور به عدد صحیح ۶۴ بیتی و بازگشت به ممیز شناور استفاده می‌شود. اگر عدد ممیز شناور بزرگ‌تر از آن باشد که در یک عدد صحیح جای گیرد، دستورالعمل \f(CW\*(C`friz\*(C'\fR همان مقدار را برنمی‌گرداند. .IP \fB\-mpointers\-to\-nested\-functions\fR 4 .IX Item "-mpointers-to-nested-functions" .PD 0 .IP \fB\-mno\-pointers\-to\-nested\-functions\fR 4 .IX Item "-mno-pointers-to-nested-functions" .PD کدی برای بارگذاری ثبات زنجیره ایستا (\f(CW\*(C`r11\*(C'\fR) هنگام فراخوانی از طریق یک اشاره‌گر در سیستم‌های AIX و لینوکس ۶۴ بیتی تولید می‌کند (تولید نمی‌کند)، در جایی که اشاره‌گر تابع به یک توصیف‌گر ۳ کلمه‌ای حاوی آدرس تابع، مقدار TOC برای بارگذاری در ثبات \f(CW\*(C`r2\*(C'\fR و مقدار زنجیره ایستا برای بارگذاری در ثبات \f(CW\*(C`r11\*(C'\fR اشاره دارد. گزینهٔ \&\fB\-mpointers\-to\-nested\-functions\fR به‌طور پیش‌فرض فعال است. اگر از \fB\-mno\-pointers\-to\-nested\-functions\fR استفاده کنید، نمی‌توانید از طریق اشاره‌گرها به توابع تو‌در‌تو یا اشاره‌گرها به توابع کامپایل‌شده در زبان‌های دیگری که از زنجیره ایستا استفاده می‌کنند فراخوانی انجام دهید. .IP \fB\-msave\-toc\-indirect\fR 4 .IX Item "-msave-toc-indirect" .PD 0 .IP \fB\-mno\-save\-toc\-indirect\fR 4 .IX Item "-mno-save-toc-indirect" .PD کدی برای ذخیره مقدار TOC در مکان رزروشده پشته در مقدمه تابع (function prologue) تولید می‌کند (تولید نمی‌کند) در صورتی که تابع از طریق یک اشاره‌گر روی سیستم‌های AIX و لینوکس ۶۴ بیتی فراخوانی انجام دهد. اگر مقدار TOC در مقدمه ذخیره نشود، درست پیش از فراخوانی از طریق اشاره‌گر ذخیره می‌شود. گزینهٔ \fB\-mno\-save\-toc\-indirect\fR حالت پیش‌فرض است. .IP \fB\-mcompat\-align\-parm\fR 4 .IX Item "-mcompat-align-parm" .PD 0 .IP \fB\-mno\-compat\-align\-parm\fR 4 .IX Item "-mno-compat-align-parm" .PD کدی برای ارسال پارامترهای ساختار با حداکثر هم‌ترازی ۶۴ بیت، جهت سازگاری با نسخه‌های قدیمی‌تر GCC تولید می‌کند (تولید نمی‌کند). .Sp نسخه‌های قدیمی‌تر GCC (پیش از 4.9.0) به اشتباه پارامترهای ساختاری را که حاوی عضوی نیازمند تراز ۱۲۸ بیتی بودند، روی مرز ۱۲۸ بیتی تراز نمی‌کردند. این مشکل در نسخه‌های جدیدتر GCC برطرف شده است. این گزینه ممکن است برای تولید کدی سازگار با توابع کامپایل‌شده با نسخه‌های قدیمی‌تر GCC استفاده شود. .Sp گزینهٔ \fB\-mno\-compat\-align\-parm\fR حالت پیش‌فرض است. .IP \fB\-mstack\-protector\-guard=\fR\fIguard\fR 4 .IX Item "-mstack-protector-guard=guard" .PD 0 .IP \fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR 4 .IX Item "-mstack-protector-guard-reg=reg" .IP \fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR 4 .IX Item "-mstack-protector-guard-offset=offset" .PD کد حفاظت از پشته را با استفاده از قناری (canary) در \fIguard\fR تولید می‌کند. مکان‌های پشتیبانی‌شده عبارت‌اند از \fBglobal\fR برای قناری سراسری یا \fBtls\fR برای قناری به ازای هر ریسه در بلوک TLS (حالت پیش‌فرض در GNU libc نسخه 2.4 یا بالاتر). .Sp با انتخاب گزینه دوم، گزینه‌های \&\fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR و \&\fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR علاوه بر این مشخص می‌کنند که کدام ثبات به عنوان ثبات پایه برای خواندن قناری و از چه آفستی نسبت به آن ثبات پایه استفاده شود. پیش‌فرض این موارد همان است که در ABI مربوطه مشخص شده است. .IP \fB\-mpcrel\fR 4 .IX Item "-mpcrel" .PD 0 .IP \fB\-mno\-pcrel\fR 4 .IX Item "-mno-pcrel" .PD آدرس‌دهی وابسته به شمارنده برنامه (pc\-relative) را تولید می‌کند (تولید نمی‌کند). گزینهٔ \fB\-mpcrel\fR نیازمند فعال بودن مدل کد متوسط (\fB\-mcmodel=medium\fR) و آدرس‌دهی پیشوندی (\fB\-mprefixed\fR) است. .IP \fB\-mprefixed\fR 4 .IX Item "-mprefixed" .PD 0 .IP \fB\-mno\-prefixed\fR 4 .IX Item "-mno-prefixed" .PD حالت‌های آدرس‌دهی را با استفاده از دستورالعمل‌های بارگذاری و ذخیره پیشوندی تولید می‌کند (تولید نمی‌کند). گزینهٔ \fB\-mprefixed\fR نیازمند فعال بودن گزینهٔ \fB\-mcpu=power10\fR (یا جدیدتر) است. .IP \fB\-mmma\fR 4 .IX Item "-mmma" .PD 0 .IP \fB\-mno\-mma\fR 4 .IX Item "-mno-mma" .PD دستورالعمل‌های MMA را تولید می‌کند (تولید نمی‌کند). گزینهٔ \fB\-mma\fR نیازمند فعال بودن گزینهٔ \fB\-mcpu=power10\fR (یا جدیدتر) است. .IP \fB\-mrop\-protect\fR 4 .IX Item "-mrop-protect" .PD 0 .IP \fB\-mno\-rop\-protect\fR 4 .IX Item "-mno-rop-protect" .PD دستورالعمل‌های حفاظت ROP را در صورتی که پردازنده هدف از آن‌ها پشتیبانی کند تولید می‌کند (تولید نمی‌کند). در حال حاضر این گزینه بهینه‌سازی جمع‌بندی انقباضی (\fB\-fshrink\-wrap\fR) را غیرفعال می‌کند. .IP \fB\-mprivileged\fR 4 .IX Item "-mprivileged" .PD 0 .IP \fB\-mno\-privileged\fR 4 .IX Item "-mno-privileged" .PD کدی تولید می‌کند (تولید نمی‌کند) که در وضعیت ممتاز (privileged state) اجرا خواهد شد. .IP \fB\-mblock\-ops\-unaligned\-vsx\fR 4 .IX Item "-mblock-ops-unaligned-vsx" .PD 0 .IP \fB\-mno\-block\-ops\-unaligned\-vsx\fR 4 .IX Item "-mno-block-ops-unaligned-vsx" .PD دستورالعمل‌های بارگذاری و ذخیره ناتراز vsx را برای بسط درون‌خطی توابع \f(CW\*(C`memcpy\*(C'\fR و \f(CW\*(C`memmove\*(C'\fR تولید می‌کند (تولید نمی‌کند). .IP "\fB\-\-param rs6000\-vect\-unroll\-limit=\fR" 4 .IX Item "--param rs6000-vect-unroll-limit=" بردارساز (vectorizer) با بررسی اطلاعات هدف تعیین می‌کند که آیا باز کردن حلقه اصلی برداری‌شده سودمند خواهد بود یا خیر و به چه میزان. این پارامتر حد بالایی را برای میزان باز کردن حلقه اصلی توسط بردارساز تعیین می‌کند. مقدار پیش‌فرض چهار است..PP \fIگزینه‌های RX\fR .IX Subsection "RX Options" .PP این گزینه‌های خط فرمان برای مقصدهای RX تعریف شده‌اند: .IP \fB\-m64bit\-doubles\fR 4 .IX Item "-m64bit-doubles" .PD 0 .IP \fB\-m32bit\-doubles\fR 4 .IX Item "-m32bit-doubles" .PD اندازهٔ نوع دادهٔ \f(CW\*(C`double\*(C'\fR را ۶۴ بیتی (\fB\-m64bit\-doubles\fR) یا ۳۲ بیتی (\fB\-m32bit\-doubles\fR) قرار می‌دهد. پیش‌فرض \&\fB\-m32bit\-doubles\fR است. \fIنکته:\fR سخت‌افزار ممیز شناور RX تنها روی مقادیر ۳۲ بیتی کار می‌کند، به همین دلیل پیش‌فرض \&\fB\-m32bit\-doubles\fR است. .IP \fB\-fpu\fR 4 .IX Item "-fpu" .PD 0 .IP \fB\-nofpu\fR 4 .IX Item "-nofpu" .PD استفاده از سخت‌افزار ممیز شناور RX را فعال (\fB\-fpu\fR) یا غیرفعال (\fB\-nofpu\fR) می‌کند. پیش‌فرض برای سری RX600 فعال و برای سری RX200 غیرفعال است. .Sp با این حال، دستورالعمل‌های ممیز شناور تنها برای مقادیر ممیز شناور ۳۲ بیتی تولید می‌شوند، بنابراین در صورت استفاده از گزینهٔ \&\fB\-m64bit\-doubles\fR، سخت‌افزار FPU برای مقادیر double استفاده نمی‌شود. .Sp \&\fIنکته:\fR اگر گزینهٔ \fB\-fpu\fR فعال باشد، \&\fB\-funsafe\-math\-optimizations\fR نیز به‌طور خودکار فعال می‌شود. دلیل این امر این است که دستورالعمل‌های FPU در RX ذاتاً ناامن هستند. .IP \fB\-mcpu=\fR\fIname\fR 4 .IX Item "-mcpu=name" نوع پردازندهٔ RX مقصد را انتخاب می‌کند. در حال حاضر سه نوع پشتیبانی می‌شوند: سخت‌افزار عمومی سری‌های \fBRX600\fR و \fBRX200\fR، و پردازندهٔ خاص \fBRX610\fR. پیش‌فرض \fBRX600\fR است. .Sp تنها تفاوت میان \fBRX600\fR و \fBRX610\fR این است که \&\fBRX610\fR از دستورالعمل \f(CW\*(C`MVTIPL\*(C'\fR پشتیبانی نمی‌کند. .Sp سری \fBRX200\fR فاقد واحد ممیز شناور سخت‌افزاری است و بنابراین هنگام انتخاب این نوع، \fB\-nofpu\fR به‌طور پیش‌فرض فعال می‌شود. .IP \fB\-mbig\-endian\-data\fR 4 .IX Item "-mbig-endian-data" .PD 0 .IP \fB\-mlittle\-endian\-data\fR 4 .IX Item "-mlittle-endian-data" .PD داده‌ها (نه کدها) را در قالب big\-endian ذخیره می‌کند. پیش‌فرض \&\fB\-mlittle\-endian\-data\fR است، یعنی ذخیرهٔ داده‌ها در قالب little\-endian. .IP \fB\-msmall\-data\-limit=\fR\fIN\fR 4 .IX Item "-msmall-data-limit=N" حداکثر اندازه (به بایت) متغیرهای سراسری و ایستا را مشخص می‌کند که می‌توانند در ناحیهٔ داده‌های کوچک (small data area) قرار گیرند. استفاده از ناحیهٔ داده‌های کوچک می‌تواند به کدی کوچک‌تر و سریع‌تر بیانجامد، اما اندازهٔ این ناحیه محدود است و این بر عهدهٔ برنامه‌نویس است که اطمینان حاصل کند این ناحیه سرریز نمی‌شود. همچنین هنگامی که از ناحیهٔ داده‌های کوچک استفاده می‌شود، یکی از ثبات‌های RX (معمولاً \f(CW\*(C`r13\*(C'\fR) برای اشاره به این ناحیه رزرو می‌شود، بنابراین دیگر برای استفاده توسط کامپایلر در دسترس نخواهد بود. این امر اگر موجب شود متغیرها به جای نگهداری در این ثبات در پشته قرار گیرند، می‌تواند به کندتر و/یا بزرگ‌تر شدن کد بیانجامد. .Sp توجه داشته باشید که متغیرهای مشترک (متغیرهایی که مقداردهی اولیه نشده‌اند) و مقادیر ثابت در ناحیهٔ داده‌های کوچک قرار نمی‌گیرند، زیرا به بخش‌های دیگری در فایل اجرایی خروجی تخصیص می‌یابند. .Sp مقدار پیش‌فرض صفر است که این قابلیت را غیرفعال می‌کند. توجه داشته باشید که این قابلیت در سطوح بهینه‌سازی بالاتر (\fB\-O2\fR و غیره) نیز به دلیل اثرات منفی احتمالی ناشی از رزرو کردن یک ثبات، به‌طور پیش‌فرض فعال نمی‌شود. این بر عهدهٔ برنامه‌نویس است که بیازماید و دریابد آیا این قابلیت برای برنامه‌اش سودمند است یا خیر. برای شرح نحوهٔ انتخاب ثبات واقعی نگهدارندهٔ اشاره‌گر ناحیهٔ داده‌های کوچک، به توضیحات گزینهٔ \fB\-mpid\fR مراجعه کنید. .IP \fB\-msim\fR 4 .IX Item "-msim" .PD 0 .IP \fB\-mno\-sim\fR 4 .IX Item "-mno-sim" .PD استفاده از محیط زمان اجرای شبیه‌ساز. پیش‌فرض، استفاده از محیط زمان اجرای مخصوص برد libgloss است. .IP \fB\-mas100\-syntax\fR 4 .IX Item "-mas100-syntax" .PD 0 .IP \fB\-mno\-as100\-syntax\fR 4 .IX Item "-mno-as100-syntax" .PD هنگام تولید خروجی اسمبلی، از نحوی استفاده می‌کند که با اسمبلر AS100 متعلق به Renesas سازگار است. این نحو همچنین توسط اسمبلر GAS قابل پردازش است، اما محدودیت‌هایی دارد و بنابراین به‌طور پیش‌فرض تولید نمی‌شود. .IP \fB\-mmax\-constant\-size=\fR\fIN\fR 4 .IX Item "-mmax-constant-size=N" حداکثر اندازه (به بایت) ثابتی را مشخص می‌کند که می‌تواند به عنوان یک عملوند در یک دستورالعمل RX استفاده شود. اگرچه مجموعه دستورالعمل‌های RX اجازه می‌دهد ثابت‌هایی تا طول ۴ بایت در دستورالعمل‌ها به کار روند، اما مقدار طولانی‌تر به معنای دستورالعملی طولانی‌تر است. بنابراین در برخی شرایط می‌تواند محدود کردن اندازهٔ ثابت‌های مورد استفاده در دستورالعمل‌ها سودمند باشد. ثابت‌هایی که بیش از حد بزرگ هستند، در عوض در یک مخزن مقادیر ثابت قرار گرفته و از طریق ارجاع غیرمستقیم با ثبات به آن‌ها اشاره می‌شود. .Sp مقدار \fIN\fR می‌تواند بین ۰ تا ۴ باشد. مقدار ۰ (پیش‌فرض) یا ۴ بدان معناست که ثابت‌ها با هر اندازه‌ای مجاز هستند. .IP \fB\-mrelax\fR 4 .IX Item "-mrelax" فعال‌سازی بهینه‌سازی پیونددهنده (linker relaxation). بهینه‌سازی پیونددهنده فرآیندی است که طی آن پیونددهنده تلاش می‌کند تا با یافتن نسخه‌های کوتاه‌تر از دستورالعمل‌های گوناگون، اندازهٔ برنامه را کاهش دهد. به‌طور پیش‌فرض غیرفعال است. .IP \fB\-mint\-register=\fR\fIN\fR 4 .IX Item "-mint-register=N" تعداد ثبات‌های رزروشده برای توابع گردانندهٔ وقفهٔ سریع را مشخص می‌کند. مقدار \fIN\fR می‌تواند بین ۰ تا ۴ باشد. مقدار ۱ بدان معناست که ثبات \f(CW\*(C`r13\*(C'\fR به‌طور اختصاصی برای استفادهٔ گرداننده‌های وقفهٔ سریع رزرو می‌شود. مقدار ۲ ثبات‌های \f(CW\*(C`r13\*(C'\fR و \&\f(CW\*(C`r12\*(C'\fR را رزرو می‌کند. مقدار ۳ ثبات‌های \f(CW\*(C`r13\*(C'\fR، \f(CW\*(C`r12\*(C'\fR و \&\f(CW\*(C`r11\*(C'\fR، و مقدار ۴ ثبات‌های \f(CW\*(C`r13\*(C'\fR تا \f(CW\*(C`r10\*(C'\fR را رزرو می‌کند. مقدار ۰ (پیش‌فرض)، هیچ ثباتی را رزرو نمی‌کند. .IP \fB\-msave\-acc\-in\-interrupts\fR 4 .IX Item "-msave-acc-in-interrupts" مشخص می‌کند که توابع گردانندهٔ وقفه باید ثبات انباشتگر (accumulator) را حفظ کنند. این کار تنها در صورتی ضروری است که کدهای عادی ممکن باشد از ثبات انباشتگر استفاده کنند؛ به عنوان مثال به این دلیل که ضرب‌های ۶۴ بیتی انجام می‌دهند. پیش‌فرض نادیده گرفتن انباشتگر است، زیرا این کار گرداننده‌های وقفه را سریع‌تر می‌کند. .IP \fB\-mpid\fR 4 .IX Item "-mpid" .PD 0 .IP \fB\-mno\-pid\fR 4 .IX Item "-mno-pid" .PD تولید داده‌های ناوابسته به مکان (position independent data) را فعال می‌کند. هنگامی که فعال باشد، هرگونه دسترسی به داده‌های ثابت از طریق یک آفست از آدرس پایه‌ای انجام می‌شود که در یک ثبات نگهداری می‌گردد. این امر امکان تعیین مکان داده‌های ثابت را در زمان اجرا بدون نیاز به بازآرایی (relocate) فایل اجرایی فراهم می‌سازد، که مزیتی برای برنامه‌های تعبیه‌شده با محدودیت‌های حافظهٔ شدید به شمار می‌آید. داده‌هایی که قابل تغییر هستند تحت تأثیر این گزینه قرار نمی‌گیرند. .Sp توجه داشته باشید که استفاده از این قابلیت، یک ثبات (معمولاً \f(CW\*(C`r13\*(C'\fR) را برای آدرس پایهٔ داده‌های ثابت رزرو می‌کند. این کار می‌تواند منجر به کندتر و/یا بزرگ‌تر شدن کد شود، به‌ویژه در توابع پیچیده. .Sp ثبات واقعی انتخاب‌شده برای نگهداری آدرس پایهٔ داده‌های ثابت، به این بستگی دارد که آیا گزینه‌های خط فرمان \fB\-msmall\-data\-limit\fR و/یا \&\fB\-mint\-register\fR فعال هستند یا خیر. با شروع از ثبات \f(CW\*(C`r13\*(C'\fR و حرکت به سمت پایین، ثبات‌ها ابتدا برای برآورده کردن نیازمندی‌های \fB\-mint\-register\fR، سپس \fB\-mpid\fR و در نهایت \fB\-msmall\-data\-limit\fR تخصیص می‌یابند. بنابراین اگر هر دو گزینهٔ \&\fB\-mint\-register=4\fR و \fB\-mpid\fR در خط فرمان مشخص شده باشند، ممکن است ثبات ناحیهٔ داده‌های کوچک \f(CW\*(C`r8\*(C'\fR باشد. .Sp این قابلیت به‌طور پیش‌فرض فعال نیست. حالت پیش‌فرض را می‌توان با گزینهٔ خط فرمان \fB\-mno\-pid\fR بازیابی کرد. .IP \fB\-mno\-warn\-multiple\-fast\-interrupts\fR 4 .IX Item "-mno-warn-multiple-fast-interrupts" .PD 0 .IP \fB\-mwarn\-multiple\-fast\-interrupts\fR 4 .IX Item "-mwarn-multiple-fast-interrupts" .PD از صدور پیام هشدار توسط GCC در صورتی که هنگام کامپایل یک فایل بیش از یک گردانندهٔ وقفهٔ سریع پیدا کند، جلوگیری می‌کند. پیش‌فرض این است که به ازای هر گردانندهٔ وقفهٔ سریع اضافیِ یافت‌شده یک هشدار صادر شود، زیرا معماری RX تنها از یک وقفهٔ این چنینی پشتیبانی می‌کند. .IP \fB\-mallow\-string\-insns\fR 4 .IX Item "-mallow-string-insns" .PD 0 .IP \fB\-mno\-allow\-string\-insns\fR 4 .IX Item "-mno-allow-string-insns" .PD استفاده از دستورالعمل‌های دستکاری رشته \&\f(CW\*(C`SMOVF\*(C'\fR، \f(CW\*(C`SCMPU\*(C'\fR، \f(CW\*(C`SMOVB\*(C'\fR، \f(CW\*(C`SMOVU\*(C'\fR، \f(CW\*(C`SUNTIL\*(C'\fR، \&\f(CW\*(C`SWHILE\*(C'\fR و همچنین دستورالعمل \f(CW\*(C`RMPA\*(C'\fR را فعال یا غیرفعال می‌کند. این دستورالعمل‌ها ممکن است داده‌ها را پیش‌واکشی کنند که در صورت دسترسی به یک ثبات I/O ایمن نیست. (برای اطلاعات بیشتر به بخش ۱۲.۲.۷ در RX62N Group User\*(Aqs Manual مراجعه کنید). .Sp پیش‌فرض مجاز دانستن این دستورالعمل‌هاست، اما برای GCC ممکن نیست که به‌طور قابل اطمینان تمام شرایطی را که در آن ممکن است یک دستورالعمل رشته‌ای برای دسترسی به یک ثبات I/O به کار رود تشخیص دهد، بنابراین استفاده از آن‌ها نمی‌تواند به‌طور خودکار غیرفعال شود. در عوض، به عهدهٔ برنامه‌نویس واگذار شده است که در صورت دسترسی برنامه به فضای I/O، از گزینهٔ \fB\-mno\-allow\-string\-insns\fR استفاده کند. .Sp هنگامی که این دستورالعمل‌ها فعال هستند، GCC نماد پیش‌پردازندهٔ C با عنوان \f(CW\*(C`_\|_RX_ALLOW_STRING_INSNS_\|_\*(C'\fR را تعریف می‌کند، در غیر این صورت نماد \f(CW\*(C`_\|_RX_DISALLOW_STRING_INSNS_\|_\*(C'\fR را تعریف می‌کند..IP \fB\-mjsr\fR 4 .IX Item "-mjsr" .PD 0 .IP \fB\-mno\-jsr\fR 4 .IX Item "-mno-jsr" .PD تنها (یا نه فقط) از دستورالعمل‌های \f(CW\*(C`JSR\*(C'\fR برای دسترسی به توابع استفاده می‌کند. این گزینه می‌تواند زمانی استفاده شود که اندازهٔ کد از محدودهٔ دستورالعمل‌های \f(CW\*(C`BSR\*(C'\fR فراتر رود. توجه داشته باشید که \fB\-mno\-jsr\fR به معنای عدم استفاده از \&\f(CW\*(C`JSR\*(C'\fR نیست، بلکه به این معناست که از هر نوع انشعابی می‌توان استفاده کرد. .PP \&\fIنکته:\fR گزینهٔ عمومی خط فرمان GCC به نام \fB\-ffixed\-\fR\fIreg\fR هنگامی که با ویژگی تابعی \f(CW\*(C`interrupt\*(C'\fR استفاده شود، اهمیت ویژه‌ای برای پورت RX دارد. این صفت نشان‌دهندهٔ تابعی است که برای پردازش وقفه‌های سریع در نظر گرفته شده است. GCC تضمین می‌کند که تنها از ثبات‌های \f(CW\*(C`r10\*(C'\fR، \f(CW\*(C`r11\*(C'\fR، \f(CW\*(C`r12\*(C'\fR و/یا \f(CW\*(C`r13\*(C'\fR استفاده کند، و آن هم مشروط بر اینکه استفادهٔ معمول از ثبات‌های مربوطه از طریق گزینه‌های خط فرمان \fB\-ffixed\-\fR\fIreg\fR یا \fB\-mint\-register\fR محدود شده باشد. .PP \fIگزینه‌های S/390 و zSeries\fR .IX Subsection "S/390 and zSeries Options" .PP این‌ها گزینه‌های \fB\-m\fR هستند که برای معماری S/390 و zSeries تعریف شده‌اند. .IP \fB\-mhard\-float\fR 4 .IX Item "-mhard-float" .PD 0 .IP \fB\-msoft\-float\fR 4 .IX Item "-msoft-float" .PD برای عملیات ممیز شناور، از دستورالعمل‌ها و ثبات‌های سخت‌افزاری ممیز شناور استفاده می‌کند (یا نمی‌کند). هنگامی که \fB\-msoft\-float\fR مشخص شود، از توابع موجود در \fIlibgcc.a\fR برای انجام عملیات ممیز شناور استفاده می‌شود. هنگامی که \fB\-mhard\-float\fR مشخص شود، کامپایلر دستورالعمل‌های ممیز شناور IEEE را تولید می‌کند. این حالت پیش‌فرض است. .IP \fB\-mhard\-dfp\fR 4 .IX Item "-mhard-dfp" .PD 0 .IP \fB\-mno\-hard\-dfp\fR 4 .IX Item "-mno-hard-dfp" .PD برای عملیات ممیز شناور ده‌دهی از دستورالعمل‌های سخت‌افزاری ممیز شناور ده‌دهی استفاده می‌کند (یا نمی‌کند). هنگامی که \fB\-mno\-hard\-dfp\fR مشخص شود، از توابع موجود در \fIlibgcc.a\fR برای انجام عملیات ممیز شناور ده‌دهی استفاده می‌شود. هنگامی که \fB\-mhard\-dfp\fR مشخص شود، کامپایلر دستورالعمل‌های سخت‌افزاری ممیز شناور ده‌دهی را تولید می‌کند. این گزینه برای \fB\-march=z9\-ec\fR یا بالاتر پیش‌فرض است. .IP \fB\-mlong\-double\-64\fR 4 .IX Item "-mlong-double-64" .PD 0 .IP \fB\-mlong\-double\-128\fR 4 .IX Item "-mlong-double-128" .PD این گزینه‌ها اندازهٔ نوع \f(CW\*(C`long double\*(C'\fR را کنترل می‌کنند. اندازهٔ ۶۴ بیتی، نوع \f(CW\*(C`long double\*(C'\fR را معادل نوع \f(CW\*(C`double\*(C'\fR قرار می‌دهد. این حالت پیش‌فرض است. .IP \fB\-mbackchain\fR 4 .IX Item "-mbackchain" .PD 0 .IP \fB\-mno\-backchain\fR 4 .IX Item "-mno-backchain" .PD آدرس فریم فراخواننده (caller) را به‌عنوان اشاره‌گر backchain در فریم پشتهٔ فراخوانده‌شده (callee) ذخیره می‌کند (یا ذخیره نمی‌کند). یک backchain ممکن است برای امکان خطایابی با استفاده از ابزارهایی که اطلاعات فریم فراخوانی DWARF را پشتیبانی نمی‌کنند، مورد نیاز باشد. هنگامی که \fB\-mno\-packed\-stack\fR فعال باشد، اشاره‌گر backchain در پایین فریم پشته ذخیره می‌شود؛ هنگامی که \fB\-mpacked\-stack\fR فعال باشد، backchain در بالاترین کلمه (word) از ناحیهٔ ذخیرهٔ ثبات‌های ۹۶/۱۶۰ بایتی قرار می‌گیرد. .Sp به‌طور کلی، کدی که با \fB\-mbackchain\fR کامپایل شده است، با کدی که با \fB\-mno\-backchain\fR کامپایل شده سازگاری فراخوانی (call-compatible) دارد؛ با این حال، استفاده از backchain برای اهداف خطایابی معمولاً مستلزم این است که کل فایل اجرایی با \fB\-mbackchain\fR ساخته شده باشد. توجه داشته باشید که ترکیب \fB\-mbackchain\fR، \fB\-mpacked\-stack\fR و \fB\-mhard\-float\fR پشتیبانی نمی‌شود. برای ساخت هسته لینوکس از \fB\-msoft\-float\fR استفاده کنید. .Sp پیش‌فرض این است که backchain نگهداری نشود. .IP \fB\-mpacked\-stack\fR 4 .IX Item "-mpacked-stack" .PD 0 .IP \fB\-mno\-packed\-stack\fR 4 .IX Item "-mno-packed-stack" .PD از چیدمان پشتهٔ فشرده (packed stack) استفاده می‌کند (یا استفاده نمی‌کند). هنگامی که \&\fB\-mno\-packed\-stack\fR مشخص شود، کامپایلر تمام فیلدهای ناحیهٔ ذخیرهٔ ثبات‌های ۹۶/۱۶۰ بایتی را فقط برای اهداف پیش‌فرض آن‌ها به کار می‌گیرد؛ فیلدهای بلااستفاده همچنان فضای پشته را اشغال می‌کنند. هنگامی که \fB\-mpacked\-stack\fR مشخص شود، جایگاه‌های ذخیرهٔ ثبات به‌صورت فشرده در بالای ناحیهٔ ذخیره قرار می‌گیرند؛ از فضای استفاده‌نشده برای اهداف دیگر استفادهٔ مجدد می‌شود، که استفادهٔ کارآمدتری را از فضای موجود در پشته ممکن می‌سازد. با این حال، هنگامی که \&\fB\-mbackchain\fR نیز همزمان فعال باشد، بالاترین کلمه از ناحیهٔ ذخیره همیشه برای ذخیرهٔ backchain استفاده می‌شود، و ثبات آدرس بازگشت همیشه دو کلمه پایین‌تر از backchain ذخیره می‌شود. .Sp تا زمانی که از backchain فریم پشته استفاده نشود، کد تولیدشده با \fB\-mpacked\-stack\fR با کد تولیدشده با \fB\-mno\-packed\-stack\fR سازگاری فراخوانی دارد. توجه داشته باشید که برخی از انتشارهای غیر FSF مربوط به GCC 2.95 برای S/390 یا zSeries کدی تولید می‌کردند که در زمان اجرا از backchain فریم پشته استفاده می‌کرد (و نه صرفاً برای اهداف خطایابی). چنین کدی با کدی که با \fB\-mpacked\-stack\fR کامپایل شده باشد سازگاری فراخوانی ندارد. همچنین، در نظر داشته باشید که ترکیب \fB\-mbackchain\fR، \fB\-mpacked\-stack\fR و \fB\-mhard\-float\fR پشتیبانی نمی‌شود. برای ساخت هسته لینوکس از \fB\-msoft\-float\fR استفاده کنید. .Sp پیش‌فرض این است که از چیدمان پشتهٔ فشرده استفاده نشود. .IP \fB\-msmall\-exec\fR 4 .IX Item "-msmall-exec" .PD 0 .IP \fB\-mno\-small\-exec\fR 4 .IX Item "-mno-small-exec" .PD کدی تولید می‌کند (یا تولید نمی‌کند) که از دستورالعمل \f(CW\*(C`bras\*(C'\fR برای فراخوانی زیرروال‌ها (subroutine) استفاده می‌کند. این مورد تنها زمانی به شکل قابل اطمینان کار می‌کند که اندازهٔ کل فایل اجرایی از 64k فراتر نرود. پیش‌فرض این است که در عوض از دستورالعمل \f(CW\*(C`basr\*(C'\fR استفاده شود که چنین محدودیتی ندارد. .IP \fB\-m64\fR 4 .IX Item "-m64" .PD 0 .IP \fB\-m31\fR 4 .IX Item "-m31" .PD هنگامی که \fB\-m31\fR مشخص شود، کدی مطابق با ABI سیستم GNU/Linux برای S/390 تولید می‌کند. هنگامی که \fB\-m64\fR مشخص شود، کدی مطابق با ABI سیستم GNU/Linux برای zSeries تولید می‌کند. این قابلیت به‌ویژه به GCC اجازه می‌دهد تا دستورالعمل‌های ۶۴ بیتی تولید کند. برای مقصدهای \&\fBs390\fR، پیش‌فرض \fB\-m31\fR است، در حالی که مقصدهای \fBs390x\fR به‌صورت پیش‌فرض از \&\fB\-m64\fR استفاده می‌کنند. .IP \fB\-mzarch\fR 4 .IX Item "-mzarch" .PD 0 .IP \fB\-mesa\fR 4 .IX Item "-mesa" .PD هنگامی که \fB\-mzarch\fR مشخص شود، کدی با استفاده از دستورالعمل‌های موجود در z/Architecture تولید می‌کند. هنگامی که \fB\-mesa\fR مشخص شود، کدی با استفاده از دستورالعمل‌های موجود در ESA/390 تولید می‌کند. توجه داشته باشید که استفاده از \fB\-mesa\fR به همراه \fB\-m64\fR امکان‌پذیر نیست. هنگام تولید کدی سازگار با ABI سیستم GNU/Linux برای S/390، پیش‌فرض \fB\-mesa\fR است. هنگام تولید کدی سازگار با ABI سیستم GNU/Linux برای zSeries، پیش‌فرض \fB\-mzarch\fR است. .IP \fB\-mhtm\fR 4 .IX Item "-mhtm" .PD 0 .IP \fB\-mno\-htm\fR 4 .IX Item "-mno-htm" .PD گزینهٔ \fB\-mhtm\fR مجموعه‌ای از توابع توکار (builtins) را فعال می‌کند که از دستورالعمل‌های موجود در امکان اجرای تراکنشی (transactional execution facility) معرفی‌شده در نسل ماشین‌های IBM zEnterprise EC12 استفاده می‌کنند (\fBS/390 System z Built\-in Functions\fR). گزینهٔ \fB\-mhtm\fR هنگام استفاده از \fB\-march=zEC12\fR به‌طور پیش‌فرض فعال است. .IP \fB\-mvx\fR 4 .IX Item "-mvx" .PD 0 .IP \fB\-mno\-vx\fR 4 .IX Item "-mno-vx" .PD هنگامی که \fB\-mvx\fR مشخص شود، کدی با استفاده از دستورالعمل‌های موجود در امکان گسترش برداری (vector extension facility) معرفی‌شده در نسل ماشین‌های IBM z13 تولید می‌کند. این گزینه ABI را برای برخی از مقادیر نوع برداری با توجه به تراز (alignment) و قراردادهای فراخوانی تغییر می‌دهد. در صورتی که مقادیر نوع برداری در زمینه‌ای مرتبط با ABI استفاده شوند، یک دستور \fB.gnu_attribute\fR در GAS اضافه می‌شود تا باینری حاصل را با ABI استفاده‌شده نشانه‌گذاری کند. گزینهٔ \fB\-mvx\fR هنگام استفاده از \fB\-march=z13\fR به‌طور پیش‌فرض فعال است. .IP \fB\-mzvector\fR 4 .IX Item "-mzvector" .PD 0 .IP \fB\-mno\-zvector\fR 4 .IX Item "-mno-zvector" .PD گزینهٔ \fB\-mzvector\fR پسوندهای زبانی برداری و توابع توکار ارائه‌شده بر اساس دستورالعمل‌های امکان گسترش برداری معرفی‌شده در نسل ماشین‌های IBM z13 را فعال می‌کند. این گزینه پشتیبانی از کلیدواژهٔ \fBvector\fR را جهت تعریف متغیرها و آرگومان‌های نوع برداری اضافه می‌کند. \&\fBvector\fR تنها زمانی در دسترس است که افزونه‌های GNU فعال باشند. در صورت الزام انطباق دقیق با استاندارد، مثلاً با \fB\-std=c99\fR، این کلمه کلیدی بسط نخواهد یافت. علاوه بر توابع توکار سطح پایین GCC، گزینهٔ \fB\-mzvector\fR مجموعه‌ای از توابع توکار را که برای سازگاری با پیاده‌سازی‌های سبک AltiVec مانند Power و Cell اضافه شده‌اند نیز فعال می‌کند. جهت بهره‌برداری از این توابع توکار، فایل سرایند \fIvecintrin.h\fR باید گنجانده (include) شود. \&\fB\-mzvector\fR به‌طور پیش‌فرض غیرفعال است..IP \fB\-mmvcle\fR 4 .IX Item "-mmvcle" .PD 0 .IP \fB\-mno\-mvcle\fR 4 .IX Item "-mno-mvcle" .PD تولید (یا عدم تولید) کدی که از دستورالعمل \f(CW\*(C`mvcle\*(C'\fR برای انجام جابه‌جایی‌های بلوکی استفاده می‌کند. وقتی \fB\-mno\-mvcle\fR مشخص شود، به جای آن از یک حلقهٔ \f(CW\*(C`mvc\*(C'\fR استفاده می‌شود. این حالت پیش‌فرض است مگر اینکه بهینه‌سازی برای اندازه فعال باشد. .IP \fB\-mdebug\fR 4 .IX Item "-mdebug" .PD 0 .IP \fB\-mno\-debug\fR 4 .IX Item "-mno-debug" .PD چاپ کردن (یا عدم چاپ) اطلاعات اشکال‌زدایی اضافی هنگام کامپایل. حالت پیش‌فرض، عدم چاپ اطلاعات اشکال‌زدایی است. .IP \fB\-march=\fR\fIcpu\-type\fR 4 .IX Item "-march=cpu-type" تولید کدی که روی \fIcpu\-type\fR اجرا می‌شود؛ که نام سامانه‌ای است که نشان‌دهندهٔ نوع خاصی از پردازنده است. مقادیر ممکن برای \&\fIcpu\-type\fR عبارتند از \fBz900\fR/\fBarch5\fR، \fBz990\fR/\fBarch6\fR، \&\fBz9\-109\fR، \fBz9\-ec\fR/\fBarch7\fR، \fBz10\fR/\fBarch8\fR، \&\fBz196\fR/\fBarch9\fR، \fBzEC12\fR، \fBz13\fR/\fBarch11\fR، \&\fBz14\fR/\fBarch12\fR، \fBz15\fR/\fBarch13\fR، \&\fBz16\fR/\fBarch14\fR، \fBz17\fR/\fBarch15\fR و \fBnative\fR. .Sp پیش‌فرض \fB\-march=z900\fR است. .Sp مشخص کردن \fBnative\fR به عنوان نوع پردازنده می‌تواند برای انتخاب بهترین گزینهٔ معماری متناسب با پردازندهٔ میزبان استفاده شود. اگر GCC پردازنده را شناسایی نکند، \&\fB\-march=native\fR هیچ تأثیری نخواهد داشت. .IP \fB\-mtune=\fR\fIcpu\-type\fR 4 .IX Item "-mtune=cpu-type" تنظیم و بهینه‌سازی همهٔ جنبه‌های کاربردیِ کد تولیدشده برای \fIcpu\-type\fR، به جز ABI و مجموعهٔ دستورالعمل‌های در دسترس. فهرست مقادیر \fIcpu\-type\fR همانند \fB\-march\fR است. مقدار پیش‌فرض همان مقداری است که برای \fB\-march\fR استفاده شده است. .IP \fB\-mtpf\-trace\fR 4 .IX Item "-mtpf-trace" .PD 0 .IP \fB\-mno\-tpf\-trace\fR 4 .IX Item "-mno-tpf-trace" .PD تولید کدی که انشعاب‌های اختصاصی سیستم‌عامل TPF OS را به روتین‌های ردگیری در سیستم‌عامل اضافه می‌کند (یا اضافه نمی‌کند). این گزینه به طور پیش‌فرض غیرفعال است، حتی هنگام کامپایل برای سیستم‌عامل TPF OS. .IP \fB\-mtpf\-trace\-skip\fR 4 .IX Item "-mtpf-trace-skip" .PD 0 .IP \fB\-mno\-tpf\-trace\-skip\fR 4 .IX Item "-mno-tpf-trace-skip" .PD تولید کدی که مقصدهای پیش‌فرض انشعابِ فعال‌شده توسط \fB\-mtpf\-trace\fR را تغییر می‌دهد (یا تغییر نمی‌دهد) تا به روتین‌های ردگیری تخصصی اشاره کنند که قابلیت نادیده گرفتن انتخابیِ مدخل‌های ردگیری تابع را برای TPF OS فراهم می‌کنند. این گزینه به طور پیش‌فرض غیرفعال است، حتی هنگام کامپایل برای TPF OS و مشخص کردن \fB\-mtpf\-trace\fR. .IP \fB\-mfused\-madd\fR 4 .IX Item "-mfused-madd" .PD 0 .IP \fB\-mno\-fused\-madd\fR 4 .IX Item "-mno-fused-madd" .PD تولید کدی که از دستورالعمل‌های ممیز شناور ضرب و انباشت (multiply and accumulate) استفاده می‌کند (یا نمی‌کند). در صورت استفاده از ممیز شناور سخت‌افزاری، این دستورالعمل‌ها به طور پیش‌فرض تولید می‌شوند. .IP \fB\-mwarn\-framesize=\fR\fIframesize\fR 4 .IX Item "-mwarn-framesize=framesize" صادر کردن هشدار در صورتی که تابع جاری از اندازهٔ فریم داده‌شده تجاوز کند. از آنجا که این یک بررسی هنگام کامپایل است، لزوماً به این معنی نیست که هنگام اجرای برنامه مشکلی واقعی رخ دهد. هدف این گزینه شناسایی توابعی است که به احتمال زیاد باعث سرریز پشته (stack overflow) می‌شوند. این گزینه برای استفاده در محیط‌هایی با اندازهٔ پشتهٔ محدود، مانند کرنل لینوکس، مفید است. .IP \fB\-mwarn\-dynamicstack\fR 4 .IX Item "-mwarn-dynamicstack" صادر کردن هشدار در صورتی که تابع \f(CW\*(C`alloca\*(C'\fR را فراخوانی کند یا از آرایه‌های با اندازهٔ پویا استفاده نماید. انجام این کار در شرایطی با اندازهٔ پشتهٔ محدود عموماً ایدهٔ نامناسبی است. .IP \fB\-mstack\-guard=\fR\fIstack\-guard\fR 4 .IX Item "-mstack-guard=stack-guard" .PD 0 .IP \fB\-mstack\-size=\fR\fIstack\-size\fR 4 .IX Item "-mstack-size=stack-size" .PD اگر این گزینه‌ها مشخص شوند، بخش پشتیبانی S/390 دستورالعمل‌های اضافی در مقدمهٔ تابع (function prologue) تولید می‌کند که در صورت فراتر رفتن اندازهٔ پشته به میزان \fIstack\-guard\fR بایت از \fIstack\-size\fR، یک تله (trap) را فعال می‌کند (به یاد داشته باشید که پشته در S/390 رو به پایین رشد می‌کند). اگر گزینهٔ \fIstack\-guard\fR حذف شود، کوچک‌ترین توان ۲ بزرگ‌تر از اندازهٔ فریمِ تابعِ کامپایل‌شده انتخاب می‌شود. این گزینه‌ها به منظور کمک به اشکال‌زدایی مشکلات سرریز پشته طراحی شده‌اند. کد اضافیِ تولیدشده سربار ناچیزی ایجاد می‌کند و بنابراین می‌تواند در سیستم‌های مشابه محیط عملیاتی نیز بدون افت چشمگیر کارایی به کار رود. مقادیر ارائه‌شده باید دقیقاً توان‌هایی از ۲ باشند و \fIstack\-size\fR باید بزرگ‌تر از \&\fIstack\-guard\fR بوده و از 64k فراتر نرود. برای بهینه‌بودن، کد اضافی این فرض را در نظر می‌گیرد که پشته در آدرسی هم‌تراز با مقدار تعیین‌شده توسط \fIstack\-size\fR شروع می‌شود. گزینهٔ \fIstack\-guard\fR تنها همراه با \fIstack\-size\fR قابل استفاده است. .IP \fB\-mhotpatch=\fR\fIpre\-halfwords\fR\fB,\fR\fIpost\-halfwords\fR 4 .IX Item "-mhotpatch=pre-halfwords,post-halfwords" اگر گزینهٔ hotpatch فعال باشد، یک مقدمهٔ تابع برای وصله‌زنی درجا ("hot\-patching") برای تمامی توابع موجود در واحد کامپایل تولید می‌شود. پیش از برچسب تابع، تعداد مشخص‌شده‌ای از دستورالعمل‌های دو بایتی NOP (\fIpre\-halfwords\fR، حداکثر ۱۰۰۰۰۰۰) درج می‌شود. پس از برچسب، ۲ * \fIpost\-halfwords\fR بایت اضافه می‌شود که در آن از بزرگ‌ترین دستورالعمل‌های شبیه NOP که معماری اجازه می‌دهد استفاده خواهد شد (حداکثر ۱۰۰۰۰۰۰). .Sp اگر هر دو آرگومان صفر باشند، وصله‌زنی درجا غیرفعال می‌شود. .Sp این گزینه را می‌توان برای توابع منفرد به وسیلهٔ ویژگی \&\f(CW\*(C`hotpatch\*(C'\fR لغو (override) کرد. .PP \fIگزینه‌های SH\fR .IX Subsection "SH Options" .PP این گزینه‌های \fB\-m\fR برای پیاده‌سازی‌های SH تعریف شده‌اند: .IP \fB\-m1\fR 4 .IX Item "-m1" تولید کد برای SH1. .IP \fB\-m2\fR 4 .IX Item "-m2" تولید کد برای SH2. .IP \fB\-m2e\fR 4 .IX Item "-m2e" تولید کد برای SH2e. .IP \fB\-m2a\-nofpu\fR 4 .IX Item "-m2a-nofpu" تولید کد برای SH2a بدون FPU، یا برای SH2a\-FPU به گونه‌ای که از واحد ممیز شناور استفاده نشود. .IP \fB\-m2a\-single\-only\fR 4 .IX Item "-m2a-single-only" تولید کد برای SH2a\-FPU به گونه‌ای که هیچ عملیات ممیز شناور با دقت مضاعف (double\-precision) استفاده نشود. .IP \fB\-m2a\-single\fR 4 .IX Item "-m2a-single" تولید کد برای SH2a\-FPU با این فرض که واحد ممیز شناور به طور پیش‌فرض در حالت دقت منفرد (single\-precision) قرار دارد. .IP \fB\-m2a\fR 4 .IX Item "-m2a" تولید کد برای SH2a\-FPU با این فرض که واحد ممیز شناور به طور پیش‌فرض در حالت دقت مضاعف قرار دارد. .IP \fB\-m3\fR 4 .IX Item "-m3" تولید کد برای SH3. .IP \fB\-m3e\fR 4 .IX Item "-m3e" تولید کد برای SH3e. .IP \fB\-m4\-nofpu\fR 4 .IX Item "-m4-nofpu" تولید کد برای SH4 بدون واحد ممیز شناور. .IP \fB\-m4\-single\-only\fR 4 .IX Item "-m4-single-only" تولید کد برای SH4 با واحد ممیز شناوری که تنها از محاسبات دقت منفرد پشتیبانی می‌کند. .IP \fB\-m4\-single\fR 4 .IX Item "-m4-single" تولید کد برای SH4 با این فرض که واحد ممیز شناور به طور پیش‌فرض در حالت دقت منفرد قرار دارد. .IP \fB\-m4\fR 4 .IX Item "-m4" تولید کد برای SH4. .IP \fB\-m4\-100\fR 4 .IX Item "-m4-100" تولید کد برای SH4\-100. .IP \fB\-m4\-100\-nofpu\fR 4 .IX Item "-m4-100-nofpu" تولید کد برای SH4\-100 به گونه‌ای که از واحد ممیز شناور استفاده نشود. .IP \fB\-m4\-100\-single\fR 4 .IX Item "-m4-100-single" تولید کد برای SH4\-100 با این فرض که واحد ممیز شناور به طور پیش‌فرض در حالت دقت منفرد قرار دارد. .IP \fB\-m4\-100\-single\-only\fR 4 .IX Item "-m4-100-single-only" تولید کد برای SH4\-100 به گونه‌ای که هیچ عملیات ممیز شناور با دقت مضاعف استفاده نشود. .IP \fB\-m4\-200\fR 4 .IX Item "-m4-200" تولید کد برای SH4\-200..IP \fB\-m4\-200\-nofpu\fR 4 .IX Item "-m4-200-nofpu" تولید کد برای SH4\-200 به گونه‌ای که از واحد ممیز شناور استفاده نشود. .IP \fB\-m4\-200\-single\fR 4 .IX Item "-m4-200-single" تولید کد برای SH4\-200 با این فرض که واحد ممیز شناور به طور پیش‌فرض در حالت دقت‌یگانه است. .IP \fB\-m4\-200\-single\-only\fR 4 .IX Item "-m4-200-single-only" تولید کد برای SH4\-200 به گونه‌ای که از هیچ عملیات ممیز شناور با دقت‌مضاعف استفاده نشود. .IP \fB\-m4\-300\fR 4 .IX Item "-m4-300" تولید کد برای SH4\-300. .IP \fB\-m4\-300\-nofpu\fR 4 .IX Item "-m4-300-nofpu" تولید کد برای SH4\-300 به گونه‌ای که از واحد ممیز شناور استفاده نشود. .IP \fB\-m4\-300\-single\fR 4 .IX Item "-m4-300-single" تولید کد برای SH4\-300 به گونه‌ای که از هیچ عملیات ممیز شناور با دقت‌مضاعف استفاده نشود. .IP \fB\-m4\-300\-single\-only\fR 4 .IX Item "-m4-300-single-only" تولید کد برای SH4\-300 به گونه‌ای که از هیچ عملیات ممیز شناور با دقت‌مضاعف استفاده نشود. .IP \fB\-m4\-340\fR 4 .IX Item "-m4-340" تولید کد برای SH4\-340 (بدون MMU، بدون FPU). .IP \fB\-m4\-500\fR 4 .IX Item "-m4-500" تولید کد برای SH4\-500 (بدون FPU). گزینهٔ \fB\-isa=sh4\-nofpu\fR را به اسمبلر ارسال می‌کند. .IP \fB\-m4a\-nofpu\fR 4 .IX Item "-m4a-nofpu" تولید کد برای SH4al\-dsp، یا برای یک SH4a به گونه‌ای که از واحد ممیز شناور استفاده نشود. .IP \fB\-m4a\-single\-only\fR 4 .IX Item "-m4a-single-only" تولید کد برای SH4a، به گونه‌ای که از هیچ عملیات ممیز شناور با دقت‌مضاعف استفاده نشود. .IP \fB\-m4a\-single\fR 4 .IX Item "-m4a-single" تولید کد برای SH4a با این فرض که واحد ممیز شناور به طور پیش‌فرض در حالت دقت‌یگانه است. .IP \fB\-m4a\fR 4 .IX Item "-m4a" تولید کد برای SH4a. .IP \fB\-m4al\fR 4 .IX Item "-m4al" مشابه \fB\-m4a\-nofpu\fR است، به استثنای اینکه به طور ضمنی \fB\-dsp\fR را به اسمبلر ارسال می‌کند. در حال حاضر GCC هیچ دستورالعمل DSP تولید نمی‌کند. .IP \fB\-mb\fR 4 .IX Item "-mb" کامپایل کد برای پردازنده در حالت بزرگ‌پایان (big\-endian). .IP \fB\-ml\fR 4 .IX Item "-ml" کامپایل کد برای پردازنده در حالت کوچک‌پایان (little\-endian). .IP \fB\-mdalign\fR 4 .IX Item "-mdalign" تراز کردن داده‌های double بر روی مرزهای ۶۴ بیتی. توجه داشته باشید که این گزینه قراردادهای فراخوانی را تغییر می‌دهد و بنابراین برخی از توابع کتابخانهٔ استاندارد C کار نمی‌کنند مگر اینکه ابتدا آن را با \fB\-mdalign\fR بازکامپایل کنید. .IP \fB\-mrelax\fR 4 .IX Item "-mrelax" کوتاه‌تر کردن برخی از ارجاعات آدرس در زمان پیوند در صورت امکان؛ از گزینهٔ پیونددهندهٔ \fB\-relax\fR استفاده می‌کند. .IP \fB\-mbigtable\fR 4 .IX Item "-mbigtable" استفاده از آفست‌های ۳۲ بیتی در جدول‌های \f(CW\*(C`switch\*(C'\fR. پیش‌فرض استفاده از آفست‌های ۱۶ بیتی است. .IP \fB\-mbitops\fR 4 .IX Item "-mbitops" فعال‌سازی استفاده از دستورالعمل‌های دستکاری بیت روی SH2A. .IP \fB\-mfmovd\fR 4 .IX Item "-mfmovd" فعال‌سازی استفاده از دستورالعمل \f(CW\*(C`fmovd\*(C'\fR. برای محدودیت‌های تراز، \fB\-mdalign\fR را بررسی کنید. .IP \fB\-mrenesas\fR 4 .IX Item "-mrenesas" پیروی از قراردادهای فراخوانی تعریف‌شده توسط Renesas. .IP \fB\-mno\-renesas\fR 4 .IX Item "-mno-renesas" پیروی از قراردادهای فراخوانی تعریف‌شده برای GCC پیش از دردسترس بودن قراردادهای Renesas. این گزینه برای تمام مقصدهای زنجیره ابزار SH پیش‌فرض است. .IP \fB\-mnomacsave\fR 4 .IX Item "-mnomacsave" علامت‌گذاری ثبات \f(CW\*(C`MAC\*(C'\fR به عنوان call\-clobbered، حتی اگر \fB\-mrenesas\fR داده شده باشد. .IP \fB\-mieee\fR 4 .IX Item "-mieee" .PD 0 .IP \fB\-mno\-ieee\fR 4 .IX Item "-mno-ieee" .PD کنترل سازگاری مقایسه‌های ممیز شناور با IEEE، که بر مدیریت مواردی که نتیجهٔ یک مقایسه نامرتب (unordered) است اثر می‌گذارد. به طور پیش‌فرض \fB\-mieee\fR به طور ضمنی فعال است. اگر \fB\-ffinite\-math\-only\fR فعال باشد \fB\-mno\-ieee\fR به طور ضمنی تنظیم می‌شود، که نتیجهٔ آن مقایسه‌های ممیز شناور بزرگ‌تر مساوی و کوچک‌تر مساوی سریع‌تر است. تنظیمات ضمنی را می‌توان با مشخص کردن \fB\-mieee\fR یا \fB\-mno\-ieee\fR بازنویسی کرد. .IP \fB\-minline\-ic_invalidate\fR 4 .IX Item "-minline-ic_invalidate" درون‌خطی‌سازی کد برای باطله‌سازی مدخل‌های حافظهٔ نهان دستورالعمل پس از برپایی ترامپولین‌های توابع تو‌در‌تو. این گزینه اگر \fB\-musermode\fR برقرار باشد و گزینهٔ تولید کد انتخابی (مانند \fB\-m4\fR) اجازهٔ استفاده از دستورالعمل \f(CW\*(C`icbi\*(C'\fR را ندهد، اثری ندارد. اگر گزینهٔ تولید کد انتخابی اجازهٔ استفاده از دستورالعمل \f(CW\*(C`icbi\*(C'\fR را ندهد و \fB\-musermode\fR برقرار نباشد، کد درون‌خطی‌شده آرایهٔ آدرس کش دستورالعمل را مستقیماً با یک نوشتن انجمنی دستکاری می‌کند. این کار نه تنها نیازمند حالت ممتاز در زمان اجرا است، بلکه اگر خط حافظهٔ نهان از طریق TLB نگاشت شده باشد و نگاشت آن حذف شده باشد با شکست مواجه می‌شود. .IP \fB\-misize\fR 4 .IX Item "-misize" تخلیهٔ اندازه و مکان دستورالعمل در کد اسمبلی. .IP \fB\-mpadstruct\fR 4 .IX Item "-mpadstruct" این گزینه منسوخ شده است. این گزینه ساختارها را به مضربی از ۴ بایت تراز می‌کند، که با SH ABI ناسازگار است. .IP \fB\-matomic\-model=\fR\fImodel\fR 4 .IX Item "-matomic-model=model" تنظیم مدل عملیات اتمیک و پارامترهای اضافی به صورت فهرستی جداشده با کاما. برای جزئیات مربوط به توابع داخلی اتمیک، \fB_\|_atomic Builtins\fR را ببینید. مدل‌ها و پارامترهای زیر پشتیبانی می‌شوند: .RS 4 .IP \fBnone\fR 4 .IX Item "none" غیرفعال کردن توالی‌های اتمیک تولیدشده توسط کامپایلر و صدور فراخوانی‌های کتابخانه‌ای برای عملیات اتمیک. اگر مقصد \f(CW\*(C`sh*\-*\-linux*\*(C'\fR نباشد، این گزینه پیش‌فرض است. .IP \fBsoft\-gusa\fR 4 .IX Item "soft-gusa" تولید توالی‌های اتمیک نرم‌افزاری gUSA سازگار با GNU/Linux برای توابع توکار اتمیک. توالی‌های اتمیک تولیدشده نیازمند پشتیبانی اضافی از کد مدیریت وقفه/استثنای سیستم هستند و فقط برای سیستم‌های تک‌هسته‌ای SH3* و SH4* مناسب هستند. این گزینه هنگامی که مقصد \f(CW\*(C`sh*\-*\-linux*\*(C'\fR و SH3* یا SH4* باشد به طور پیش‌فرض فعال است. هنگامی که مقصد SH4A است، این گزینه همچنین تا حدی از دستورالعمل‌های اتمیک سخت‌افزاری \f(CW\*(C`movli.l\*(C'\fR و \f(CW\*(C`movco.l\*(C'\fR برای تولید کد کارآمدتر استفاده می‌کند، مگر اینکه \fBstrict\fR مشخص شده باشد. .IP \fBsoft\-tcb\fR 4 .IX Item "soft-tcb" تولید توالی‌های اتمیک نرم‌افزاری که از یک متغیر در بلوک کنترل رشته (thread control block) استفاده می‌کنند. این گونه‌ای از توالی‌های gUSA است که می‌تواند روی مقصدهای SH1* و SH2* نیز استفاده شود. توالی‌های اتمیک تولیدشده به پشتیبانی اضافی از کد مدیریت وقفه/استثنای سیستم نیاز دارند و فقط برای سیستم‌های تک‌هسته‌ای مناسب هستند. هنگام استفاده از این مدل، پارامتر \fBgbr\-offset=\fR نیز باید مشخص شود. .IP \fBsoft\-imask\fR 4 .IX Item "soft-imask" تولید توالی‌های اتمیک نرم‌افزاری که وقفه‌ها را با تنظیم \f(CW\*(C`SR.IMASK = 1111\*(C'\fR به طور موقت غیرفعال می‌کنند. این مدل فقط هنگامی که برنامه در حالت ممتاز اجرا می‌شود کار می‌کند و فقط برای سیستم‌های تک‌هسته‌ای مناسب است. پشتیبانی اضافی از کد مدیریت وقفه/استثنای سیستم نیاز نیست. این مدل زمانی که مقصد \f(CW\*(C`sh*\-*\-linux*\*(C'\fR و SH1* یا SH2* باشد به طور پیش‌فرض فعال است. .IP \fBhard\-llcs\fR 4 .IX Item "hard-llcs" تولید توالی‌های اتمیک سخت‌افزاری تنها با استفاده از دستورالعمل‌های \f(CW\*(C`movli.l\*(C'\fR و \f(CW\*(C`movco.l\*(C'\fR. این قابلیت فقط روی SH4A در دسترس است و برای سیستم‌های چند‌هسته‌ای مناسب است. از آنجا که دستورالعمل‌های سخت‌افزاری تنها از متغیرهای اتمیک ۳۲ بیتی پشتیبانی می‌کنند، دسترسی به متغیرهای ۸ یا ۱۶ بیتی با دسترسی‌های ۳۲ بیتی شبیه‌سازی می‌شود. کدی که با این گزینه کامپایل شود در صورت اجرا روی سیستم SH4A، با سایر سیستم‌های مدیریت وقفه/استثنای مدل‌های اتمیک نرم‌افزاری نیز سازگار است. برای این مدل، پشتیبانی اضافی از کد مدیریت وقفه/استثنای سیستم نیاز نیست. .IP \fBgbr\-offset=\fR 4 .IX Item "gbr-offset=" این پارامتر آفست بر حسب بایت متغیر در ساختار بلوک کنترل رشته را مشخص می‌کند که باید توسط توالی‌های اتمیک تولیدشده هنگام انتخاب مدل \fBsoft\-tcb\fR استفاده شود. برای سایر مدل‌ها این پارامتر نادیده گرفته می‌شود. مقدار مشخص‌شده باید مضرب صحیحی از چهار و در محدودهٔ 0\-1020 باشد. .IP \fBstrict\fR 4 .IX Item "strict" این پارامتر از استفادهٔ ترکیبی چندین مدل اتمیک، حتی در صورت سازگار بودن آن‌ها، جلوگیری می‌کند و کامپایلر را وادار می‌کند تا فقط توالی‌های اتمیکِ مدل مشخص‌شده را تولید کند. .RE .RS 4 .RE.IP \fB\-mtas\fR 4 .IX Item "-mtas" کد عملیاتی \f(CW\*(C`tas.b\*(C'\fR را برای \f(CW\*(C`_\|_atomic_test_and_set\*(C'\fR تولید می‌کند. توجه داشته باشید که بسته به پیکربندی سخت‌افزاری و نرم‌افزاری خاص، این کار می‌تواند به دلیل تخلیه‌های خط حافظه پنهان (cache line flushes) عملوند که دستور \f(CW\*(C`tas.b\*(C'\fR بر آن دلالت دارد، کارایی کلی را کاهش دهد. در پردازنده‌های چند هسته‌ای SH4A، دستور \f(CW\*(C`tas.b\*(C'\fR باید با احتیاط استفاده شود زیرا می‌تواند در برخی پیکربندی‌های حافظه پنهان باعث خرابی داده‌ها شود. .IP \fB\-mprefergot\fR 4 .IX Item "-mprefergot" هنگام تولید کد مستقل از موقعیت، فراخوانی‌های توابع را به جای Procedure Linkage Table با استفاده از Global Offset Table منتشر می‌کند. .IP \fB\-musermode\fR 4 .IX Item "-musermode" .PD 0 .IP \fB\-mno\-usermode\fR 4 .IX Item "-mno-usermode" .PD به کامپایلر اجازه نمی‌دهد (اجازه می‌دهد) کد حالت ممتاز (privileged mode) تولید کند. مشخص کردن \&\fB\-musermode\fR همچنین در صورتی که کد درون‌خطی‌شده در حالت کاربر کار نکند، بر \fB\-mno\-inline\-ic_invalidate\fR دلالت دارد. هنگامی که مقصد \f(CW\*(C`sh*\-*\-linux*\*(C'\fR باشد، \&\fB\-musermode\fR حالت پیش‌فرض است. اگر مقصد SH1* یا SH2* باشد، \&\fB\-musermode\fR هیچ تأثیری ندارد، زیرا حالت کاربر در آن‌ها وجود ندارد. .IP \fB\-multcost=\fR\fInumber\fR 4 .IX Item "-multcost=number" هزینه‌ای را که باید برای یک دستور ضرب در نظر گرفته شود تعیین می‌کند. .IP \fB\-mdiv=\fR\fIstrategy\fR 4 .IX Item "-mdiv=strategy" راهبرد تقسیم را برای استفاده در عملیات تقسیم اعداد صحیح تعیین می‌کند. \&\fIstrategy\fR می‌تواند یکی از موارد زیر باشد: .RS 4 .IP \fBcall\-div1\fR 4 .IX Item "call-div1" تابعی از کتابخانه را فراخوانی می‌کند که از دستور تک‌مرحله‌ای تقسیم \&\f(CW\*(C`div1\*(C'\fR برای انجام عملیات استفاده می‌کند. تقسیم بر صفر نتیجه‌ای نامشخص محاسبه کرده و تله (trap) ایجاد نمی‌کند. این حالت پیش‌فرض است، به جز برای SH4، SH2A و SHcompact. .IP \fBcall\-fp\fR 4 .IX Item "call-fp" تابعی از کتابخانه را فراخوانی می‌کند که عملیات را در قالب ممیز شناور با دقت مضاعف انجام می‌دهد. تقسیم بر صفر باعث ایجاد یک استثنای ممیز شناور می‌شود. این حالت پیش‌فرض برای SHcompact دارای FPU است. مشخص کردن این گزینه برای مقاصدی که FPU با دقت مضاعف ندارند، به طور پیش‌فرض به \f(CW\*(C`call\-div1\*(C'\fR تغییر می‌یابد. .IP \fBcall\-table\fR 4 .IX Item "call-table" تابعی از کتابخانه را فراخوانی می‌کند که از یک جدول جستجو (lookup table) برای مقسوم‌علیه‌های کوچک و دستور \f(CW\*(C`div1\*(C'\fR همراه با تمایز حالت برای مقسوم‌علیه‌های بزرگ‌تر استفاده می‌کند. تقسیم بر صفر نتیجه‌ای نامشخص محاسبه کرده و تله ایجاد نمی‌کند. این حالت پیش‌فرض برای SH4 است. مشخص کردن این گزینه برای مقاصدی که فاقد دستورات شیفت پویا هستند، به طور پیش‌فرض به \f(CW\*(C`call\-div1\*(C'\fR تغییر می‌یابد. .RE .RS 4 .Sp هنگامی که راهبرد تقسیمی مشخص نشده باشد، راهبرد پیش‌فرض بر اساس مقصد جاری انتخاب می‌شود. برای SH2A راهبرد پیش‌فرض استفاده از دستورات \f(CW\*(C`divs\*(C'\fR و \f(CW\*(C`divu\*(C'\fR به جای فراخوانی‌های توابع کتابخانه‌ای است. .RE .IP \fB\-maccumulate\-outgoing\-args\fR 4 .IX Item "-maccumulate-outgoing-args" فضای لازم برای آرگومان‌های خروجی را یک بار در مقدمه تابع (prologue) رزرو می‌کند، نه در اطراف هر فراخوانی. این کار به طور کلی برای کارایی و اندازه کد سودمند است. همچنین برای بازپیچی پشته (unwinding) جهت جلوگیری از تغییر قاب پشته در اطراف کدهای شرطی مورد نیاز است. .IP \fB\-mdivsi3_libfunc=\fR\fIname\fR 4 .IX Item "-mdivsi3_libfunc=name" نام تابع کتابخانه‌ایِ مورد استفاده برای تقسیم علامت‌دار ۳۲ بیتی را روی \&\fIname\fR تنظیم می‌کند. این گزینه فقط بر نام استفاده‌شده در راهبردهای تقسیم \fBcall\fR تأثیر می‌گذارد، و کامپایلر همچنان انتظار همان مجموعه ثبات‌های ورودی/خروجی/تغییریافته (clobbered) را دارد که گویی این گزینه وجود نداشته است. .IP \fB\-mfixed\-range=\fR\fIregister\-range\fR 4 .IX Item "-mfixed-range=register-range" کدی تولید می‌کند که محدوده ثبات‌های داده‌شده را به عنوان ثبات‌های ثابت در نظر می‌گیرد. ثبات ثابت ثباتی است که تخصیص‌دهنده ثبات (register allocator) نمی‌تواند از آن استفاده کند. این گزینه هنگام کامپایل کد هسته مفید است. یک محدوده ثبات به صورت دو ثبات که با یک خط تیره جدا شده‌اند مشخص می‌شود. می‌توان چندین محدوده ثبات را با کاما جدا کرده و مشخص نمود. .IP \fB\-mbranch\-cost=\fR\fInum\fR 4 .IX Item "-mbranch-cost=num" مقدار \fInum\fR را به عنوان هزینه یک دستور انشعاب در نظر می‌گیرد. مقادیر بالاتر باعث می‌شوند کامپایلر تلاش کند در صورت امکان کدهای بدون انشعاب بیشتری تولید کند. در صورت عدم تعیین، این مقدار بسته به نوع پردازنده‌ای که برای آن کامپایل انجام می‌شود، انتخاب خواهد شد. .IP \fB\-mzdcbranch\fR 4 .IX Item "-mzdcbranch" .PD 0 .IP \fB\-mno\-zdcbranch\fR 4 .IX Item "-mno-zdcbranch" .PD فرض می‌کند (فرض نمی‌کند) که دستورات انشعاب شرطی با جابجایی صفر \&\f(CW\*(C`bt\*(C'\fR و \f(CW\*(C`bf\*(C'\fR سریع هستند. اگر \fB\-mzdcbranch\fR مشخص شود، کامپایلر توالی‌های کد انشعاب با جابجایی صفر را ترجیح می‌دهد. این گزینه هنگام تولید کد برای SH4 و SH4A به طور پیش‌فرض فعال است. می‌توان آن را با تعیین صریح \fB\-mno\-zdcbranch\fR غیرفعال کرد. .IP \fB\-mcbranch\-force\-delay\-slot\fR 4 .IX Item "-mcbranch-force-delay-slot" استفاده از شکاف‌های تاخیر (delay slots) را برای انشعاب‌های شرطی اجباری می‌کند، که در صورت نیافتن دستور مناسب، شکاف تاخیر را با یک \f(CW\*(C`nop\*(C'\fR پر می‌کند. به طور پیش‌فرض این گزینه غیرفعال است. می‌توان آن را برای دور زدن اشکالات سخت‌افزاری مشابه آنچه در نسخه اصلی SH7055 وجود داشت فعال کرد. .IP \fB\-mfused\-madd\fR 4 .IX Item "-mfused-madd" .PD 0 .IP \fB\-mno\-fused\-madd\fR 4 .IX Item "-mno-fused-madd" .PD کدی تولید می‌کند که از دستورات ضرب و انباشت ممیز شناور استفاده می‌کند (استفاده نمی‌کند). در صورت استفاده از ممیز شناور سخت‌افزاری، این دستورات به طور پیش‌فرض تولید می‌شوند. گزینه وابسته به ماشین \&\fB\-mfused\-madd\fR اکنون به گزینه مستقل از ماشین \&\fB\-ffp\-contract=fast\fR نگاشت شده است، و \fB\-mno\-fused\-madd\fR به \&\fB\-ffp\-contract=off\fR نگاشت می‌شود. .IP \fB\-mfsca\fR 4 .IX Item "-mfsca" .PD 0 .IP \fB\-mno\-fsca\fR 4 .IX Item "-mno-fsca" .PD به کامپایلر اجازه می‌دهد یا مانع می‌شود تا دستور \f(CW\*(C`fsca\*(C'\fR را برای تقریب‌های سینوس و کسینوس صادر کند. گزینه \fB\-mfsca\fR باید در ترکیب با \fB\-funsafe\-math\-optimizations\fR استفاده شود. این گزینه به طور پیش‌فرض هنگام تولید کد برای SH4A فعال است. استفاده از \fB\-mno\-fsca\fR تقریب‌های سینوس و کسینوس را حتی در صورت فعال بودن \fB\-funsafe\-math\-optimizations\fR غیرفعال می‌کند. .IP \fB\-mfsrra\fR 4 .IX Item "-mfsrra" .PD 0 .IP \fB\-mno\-fsrra\fR 4 .IX Item "-mno-fsrra" .PD به کامپایلر اجازه می‌دهد یا مانع می‌شود تا دستور \f(CW\*(C`fsrra\*(C'\fR را برای تقریب معکوس ریشه دوم صادر کند. گزینه \fB\-mfsrra\fR باید در ترکیب با \fB\-funsafe\-math\-optimizations\fR و \&\fB\-ffinite\-math\-only\fR استفاده شود. این گزینه به طور پیش‌فرض هنگام تولید کد برای SH4A فعال است. استفاده از \fB\-mno\-fsrra\fR تقریب‌های معکوس ریشه دوم را حتی در صورت فعال بودن \fB\-funsafe\-math\-optimizations\fR و \fB\-ffinite\-math\-only\fR غیرفعال می‌کند. .IP \fB\-mpretend\-cmove\fR 4 .IX Item "-mpretend-cmove" انشعاب‌های شرطی با جابجایی صفر را برای الگوهای دستور انتقال شرطی ترجیح می‌دهد. این کار می‌تواند منجر به تولید کد سریع‌تر روی پردازنده SH4 شود. .IP \fB\-mfdpic\fR 4 .IX Item "-mfdpic" با استفاده از FDPIC ABI کد تولید می‌کند. .PP \fIگزینه‌های Solaris 2\fR .IX Subsection "Solaris 2 Options" .PP این گزینه‌های \fB\-m\fR در Solaris 2 پشتیبانی می‌شوند: .IP \fB\-mclear\-hwcap\fR 4 .IX Item "-mclear-hwcap" گزینه \fB\-mclear\-hwcap\fR به کامپایلر اعلام می‌کند قابلیت‌های سخت‌افزاری تولیدشده توسط اسمبلر Solaris را حذف کند. این امر تنها زمانی ضروری است که فایل‌های شیء از افزونه‌های ISA استفاده کنند که توسط ماشین فعلی پشتیبانی نمی‌شود، اما در زمان اجرا پشتیبانی از آن‌ها را بررسی کنند. .IP \fB\-mimpure\-text\fR 4 .IX Item "-mimpure-text" گزینه \fB\-mimpure\-text\fR، هنگامی که علاوه بر \fB\-shared\fR استفاده شود، به کامپایلر اعلام می‌کند هنگام پیوند یک شیء مشترک، گزینه \fB\-z text\fR را به پیونددهنده پاس ندهد. با استفاده از این گزینه، می‌توانید کد وابسته به موقعیت را به یک شیء مشترک پیوند دهید. .Sp گزینه \fB\-mimpure\-text\fR پیام خطای پیونددهنده مبنی بر \(lqrelocations remain against allocatable but non\-writable sections\(rq را فرو می‌نشاند. با این حال، بازنشانی‌های لازم سازوکار copy\-on\-write را فعال می‌کنند و شیء مشترک عملاً میان فرآیندها به اشتراک گذاشته نمی‌شود. به جای استفاده از \fB\-mimpure\-text\fR، باید تمام کدهای منبع را با \&\fB\-fpic\fR یا \fB\-fPIC\fR کامپایل کنید. .PP این گزینه‌ها علاوه بر موارد بالا در Solaris 2 پشتیبانی می‌شوند: .IP \fB\-pthreads\fR 4 .IX Item "-pthreads" این یک مترادف برای \fB\-pthread\fR است. .PP \fIگزینه‌های SPARC\fR .IX Subsection "SPARC Options" .PP این گزینه‌های \fB\-m\fR در معماری SPARC پشتیبانی می‌شوند: .IP \fB\-mno\-app\-regs\fR 4 .IX Item "-mno-app-regs" .PD 0.IP \fB\-mapp\-regs\fR 4 .IX Item "-mapp-regs" .PD گزینهٔ \fB\-mapp\-regs\fR را مشخص کنید تا خروجی با استفاده از ثبات‌های سراسری ۲ تا ۴ تولید شود؛ ثبات‌هایی که SPARC SVR4 ABI برای برنامه‌های کاربردی رزرو کرده است. مشابه ثبات سراسری ۱، با هر یک از ثبات‌های سراسری ۲ تا ۴ به عنوان یک ثبات قابل تخصیص برخورد می‌شود که در فراخوانی توابع تخریب (clobber) می‌شوند. این حالت پیش‌فرض است. .Sp برای سازگاری کامل با SVR4 ABI به قیمت مقداری افت کارایی، \fB\-mno\-app\-regs\fR را مشخص کنید. باید کتابخانه‌ها و نرم‌افزارهای سیستمی را با این گزینه کامپایل کنید. .IP \fB\-mflat\fR 4 .IX Item "-mflat" .PD 0 .IP \fB\-mno\-flat\fR 4 .IX Item "-mno-flat" .PD با \fB\-mflat\fR، کامپایلر دستورالعمل‌های save/restore را تولید نمی‌کند و از یک مدل پنجرهٔ ثبات «مسطح» یا تک‌پنجره‌ای استفاده می‌کند. این مدل با مدل معمول پنجرهٔ ثبات سازگار است. ثبات‌های محلی و ثبات‌های ورودی (0\-\-5) همچنان به عنوان ثبات‌های «call\-saved» در نظر گرفته می‌شوند و در صورت نیاز در پشته ذخیره می‌گردند. .Sp با \fB\-mno\-flat\fR (حالت پیش‌فرض)، کامپایلر دستورالعمل‌های save/restore را (به جز برای توابع برگ یا leaf functions) تولید می‌کند. این حالت کارکرد عادی است. .IP \fB\-mfpu\fR 4 .IX Item "-mfpu" .PD 0 .IP \fB\-mhard\-float\fR 4 .IX Item "-mhard-float" .PD تولید خروجی حاوی دستورالعمل‌های ممیز شناور سخت‌افزاری. این حالت پیش‌فرض است. .IP \fB\-mno\-fpu\fR 4 .IX Item "-mno-fpu" .PD 0 .IP \fB\-msoft\-float\fR 4 .IX Item "-msoft-float" .PD تولید خروجی حاوی فراخوانی‌های کتابخانه‌ای برای ممیز شناور. \&\fBهشدار:\fR کتابخانه‌های مورد نیاز برای تمام مقصدهای SPARC در دسترس نیستند. به طور معمول از امکانات کامپایلر C عادی سیستم استفاده می‌شود، اما این کار در کامپایل متقابل (cross\-compilation) به طور مستقیم امکان‌پذیر نیست. باید تمهیدات لازم را برای فراهم کردن توابع کتابخانه‌ای مناسب در کامپایل متقابل در نظر بگیرید. مقصدهای تعبیه‌شدهٔ \fBsparc\-*\-aout\fR و \&\fBsparclite\-*\-*\fR پشتیبانی ممیز شناور نرم‌افزاری را ارائه می‌دهند. .Sp گزینهٔ \&\fB\-msoft\-float\fR شیوهٔ فراخوانی (calling convention) را در فایل خروجی تغییر می‌دهد؛ بنابراین، تنها در صورتی مفید است که \fIتمام\fR برنامه را با این گزینه کامپایل کنید. به‌ویژه، برای کارکرد درست باید \fIlibgcc.a\fR، یعنی کتابخانه‌ای که همراه GCC ارائه می‌شود، را با \fB\-msoft\-float\fR کامپایل کنید. .IP \fB\-mhard\-quad\-float\fR 4 .IX Item "-mhard-quad-float" تولید خروجی حاوی دستورالعمل‌های ممیز شناور چهارکلمه‌ای (long double). .IP \fB\-msoft\-quad\-float\fR 4 .IX Item "-msoft-quad-float" تولید خروجی حاوی فراخوانی‌های کتابخانه‌ای برای دستورالعمل‌های ممیز شناور چهارکلمه‌ای (long double). توابع فراخوانی‌شده همان‌هایی هستند که در SPARC ABI مشخص شده‌اند. این حالت پیش‌فرض است. .Sp تا زمان نگارش این مستند، هیچ پیاده‌سازی SPARC وجود ندارد که پشتیبانی سخت‌افزاری از دستورالعمل‌های ممیز شناور چهارکلمه‌ای داشته باشد. همهٔ آن‌ها برای هر یک از این دستورالعمل‌ها یک گردانندهٔ تله (trap handler) را فراخوانی می‌کنند، و سپس گردانندهٔ تله اثر دستورالعمل را شبیه‌سازی می‌کند. به دلیل سربار گردانندهٔ تله، این روش بسیار کندتر از فراخوانی توابع کتابخانه‌ای ABI است. از این رو گزینهٔ \&\fB\-msoft\-quad\-float\fR پیش‌فرض است. .IP \fB\-mno\-unaligned\-doubles\fR 4 .IX Item "-mno-unaligned-doubles" .PD 0 .IP \fB\-munaligned\-doubles\fR 4 .IX Item "-munaligned-doubles" .PD فرض می‌کند که مقادیر double دارای تراز ۸ بایتی هستند. این حالت پیش‌فرض است. .Sp با \fB\-munaligned\-doubles\fR، کامپایلر GCC فرض می‌کند مقادیر double تنها در صورتی دارای تراز ۸ بایتی هستند که درون نوع دیگری قرار گرفته باشند، یا نشانی مطلقی داشته باشند. در غیر این صورت، تراز آن‌ها را ۴ بایتی فرض می‌کند. تعیین این گزینه از برخی مشکلات سازگاری نادر با کدهای تولیدشده توسط دیگر کامپایلرها جلوگیری می‌کند. این حالت پیش‌فرض نیست زیرا باعث افت کارایی، به‌ویژه در کدهای ممیز شناور می‌شود. .IP \fB\-muser\-mode\fR 4 .IX Item "-muser-mode" .PD 0 .IP \fB\-mno\-user\-mode\fR 4 .IX Item "-mno-user-mode" .PD کدی که فقط می‌تواند در حالت ناظر (supervisor mode) اجرا شود را تولید نمی‌کند. این موضوع فقط برای دستورالعمل \f(CW\*(C`casa\*(C'\fR که برای پردازندهٔ LEON3 منتشر می‌شود مرتبط است. این حالت پیش‌فرض است. .IP \fB\-mfaster\-structs\fR 4 .IX Item "-mfaster-structs" .PD 0 .IP \fB\-mno\-faster\-structs\fR 4 .IX Item "-mno-faster-structs" .PD با \fB\-mfaster\-structs\fR، کامپایلر فرض می‌کند که ساختارها باید دارای تراز ۸ بایتی باشند. این کار استفاده از جفت‌دستورالعمل‌های \&\f(CW\*(C`ldd\*(C'\fR و \f(CW\*(C`std\*(C'\fR را برای رونوشت‌ها در انتساب ساختار، به جای دو برابر جفت‌های \f(CW\*(C`ld\*(C'\fR و \f(CW\*(C`st\*(C'\fR ممکن می‌سازد. با این حال، استفاده از این تراز تغییریافته مستقیماً SPARC ABI را نقض می‌کند. بنابراین، این گزینه تنها برای اهدافی در نظر گرفته شده است که توسعه‌دهنده می‌داند کد حاصل مستقیماً با قواعد ABI مطابقت نخواهد داشت. .IP \fB\-mstd\-struct\-return\fR 4 .IX Item "-mstd-struct-return" .PD 0 .IP \fB\-mno\-std\-struct\-return\fR 4 .IX Item "-mno-std-struct-return" .PD با \fB\-mstd\-struct\-return\fR، کامپایلر طبق ABI ۳۲ بیتی، کدهای بررسی را در توابعی که ساختار یا اجتماع برمی‌گردانند تولید می‌کند تا عدم تطابق اندازه بین دو طرف فراخوانی تابع را تشخیص دهد. .Sp پیش‌فرض \fB\-mno\-std\-struct\-return\fR است. این گزینه در حالت ۶۴ بیتی هیچ تأثیری ندارد. .IP \fB\-mcpu=\fR\fIcpu_type\fR 4 .IX Item "-mcpu=cpu_type" مجموعه دستورالعمل‌ها، مجموعه ثبات‌ها و پارامترهای زمان‌بندی دستورالعمل را برای نوع ماشین \fIcpu_type\fR تنظیم می‌کند. مقادیر پشتیبانی‌شده برای \fIcpu_type\fR عبارتند از: \&\fBv7\fR، \fBcypress\fR، \fBv8\fR، \fBsupersparc\fR، \fBhypersparc\fR، \&\fBleon\fR، \fBleon3\fR، \fBleon3v7\fR، \fBleon5\fR، \fBsparclite\fR، \&\fBf930\fR، \fBf934\fR، \fBsparclite86x\fR، \fBsparclet\fR، \fBtsc701\fR، \&\fBv9\fR، \fBultrasparc\fR، \fBultrasparc3\fR، \fBniagara\fR، \&\fBniagara2\fR، \fBniagara3\fR، \fBniagara4\fR، \fBniagara7\fR و \&\fBm8\fR. .Sp زنجیره‌ابزارهای بومی Solaris و GNU/Linux همچنین از مقدار \fBnative\fR پشتیبانی می‌کنند که بهترین گزینهٔ معماری را برای پردازندهٔ میزبان انتخاب می‌کند. اگر GCC پردازنده را شناسایی نکند، \&\fB\-mcpu=native\fR هیچ تأثیری ندارد. .Sp پارامترهای پیش‌فرض زمان‌بندی دستورالعمل‌ها برای مقادیری استفاده می‌شوند که یک معماری و نه یک پیاده‌سازی خاص را انتخاب می‌کنند. این موارد عبارتند از: \fBv7\fR، \fBv8\fR، \&\fBsparclite\fR، \fBsparclet\fR، \fBv9\fR. .Sp در اینجا فهرستی از هر معماری پشتیبانی‌شده و پیاده‌سازی‌های پشتیبانی‌شدهٔ آن‌ها آمده است: .RS 4 .IP v7 4 .IX Item "v7" cypress, leon3v7 .IP v8 4 .IX Item "v8" supersparc, hypersparc, leon, leon3, leon5 .IP sparclite 4 .IX Item "sparclite" f930, f934, sparclite86x .IP sparclet 4 .IX Item "sparclet" tsc701 .IP v9 4 .IX Item "v9" ultrasparc, ultrasparc3, niagara, niagara2, niagara3, niagara4, niagara7, m8 .RE .RS 4 .Sp به طور پیش‌فرض (مگر اینکه طور دیگری پیکربندی شده باشد)، GCC کدی برای گونهٔ V7 از معماری SPARC تولید می‌کند. با \fB\-mcpu=cypress\fR، کامپایلر علاوه بر این کد را برای تراشهٔ Cypress CY7C602 که در سری SPARCStation/SPARCServer 3xx استفاده شده بهینه‌سازی می‌کند. این گزینه برای مدل‌های قدیمی‌تر SPARCStation 1، 2، IPX و غیره نیز مناسب است. .Sp با \fB\-mcpu=v8\fR، کامپایلر GCC کد را برای گونهٔ V8 از معماری SPARC تولید می‌کند. تنها تفاوت با کد V7 در این است که کامپایلر دستورالعمل‌های ضرب عدد صحیح و تقسیم عدد صحیح را منتشر می‌کند که در SPARC\-V8 وجود دارند اما در SPARC\-V7 موجود نیستند. با \fB\-mcpu=supersparc\fR، کامپایلر علاوه بر این کد را برای تراشهٔ SuperSPARC که در سری SPARCStation 10، 1000 و 2000 استفاده شده بهینه‌سازی می‌کند. .Sp با \fB\-mcpu=sparclite\fR، کامپایلر GCC کد را برای گونهٔ SPARClite از معماری SPARC تولید می‌کند. این گزینه دستورالعمل‌های ضرب عدد صحیح، گام تقسیم عدد صحیح و اسکن (\f(CW\*(C`ffs\*(C'\fR) را اضافه می‌کند که در SPARClite وجود دارند اما در SPARC\-V7 موجود نیستند. با \fB\-mcpu=f930\fR، کامپایلر علاوه بر این کد را برای تراشهٔ Fujitsu MB86930 که SPARClite اولیه بدون FPU است بهینه‌سازی می‌کند. با \&\fB\-mcpu=f934\fR، کامپایلر علاوه بر این کد را برای تراشهٔ Fujitsu MB86934 که SPARClite جدیدتر دارای FPU است بهینه‌سازی می‌کند. .Sp با \fB\-mcpu=sparclet\fR، کامپایلر GCC کد را برای گونهٔ SPARClet از معماری SPARC تولید می‌کند. این گزینه دستورالعمل‌های ضرب عدد صحیح، ضرب/انباشت (multiply/accumulate)، گام تقسیم عدد صحیح و اسکن (\f(CW\*(C`ffs\*(C'\fR) را اضافه می‌کند که در SPARClet موجودند اما در SPARC\-V7 نیستند. با \fB\-mcpu=tsc701\fR، کامپایلر علاوه بر این کد را برای تراشهٔ TEMIC SPARClet بهینه‌سازی می‌کند. .Sp با \fB\-mcpu=v9\fR، کامپایلر GCC کد را برای گونهٔ V9 از معماری SPARC تولید می‌کند. این گزینه دستورالعمل‌های انتقال ۶۴ بیتی عدد صحیح و ممیز شناور، ۳ ثبات کد وضعیت ممیز شناور اضافی، و دستورالعمل‌های انتقال شرطی را اضافه می‌کند. با \fB\-mcpu=ultrasparc\fR، کامپایلر علاوه بر این کد را برای تراشه‌های Sun UltraSPARC I/II/IIi بهینه‌سازی می‌کند. با \&\fB\-mcpu=ultrasparc3\fR، کامپایلر علاوه بر این کد را برای تراشه‌های Sun UltraSPARC III/III+/IIIi/IIIi+/IV/IV+ بهینه‌سازی می‌کند. با \&\fB\-mcpu=niagara\fR، کامپایلر علاوه بر این کد را برای تراشه‌های Sun UltraSPARC T1 بهینه‌سازی می‌کند. با \fB\-mcpu=niagara2\fR، کامپایلر علاوه بر این کد را برای تراشه‌های Sun UltraSPARC T2 بهینه‌سازی می‌کند. با \&\fB\-mcpu=niagara3\fR، کامپایلر علاوه بر این کد را برای تراشه‌های Sun UltraSPARC T3 بهینه‌سازی می‌کند. با \fB\-mcpu=niagara4\fR، کامپایلر علاوه بر این کد را برای تراشه‌های Sun UltraSPARC T4 بهینه‌سازی می‌کند. با \&\fB\-mcpu=niagara7\fR، کامپایلر علاوه بر این کد را برای تراشه‌های Oracle SPARC M7 بهینه‌سازی می‌کند. با \fB\-mcpu=m8\fR، کامپایلر علاوه بر این کد را برای تراشه‌های Oracle M8 بهینه‌سازی می‌کند. .RE.IP \fB\-mtune=\fR\fIcpu_type\fR 4 .IX Item "-mtune=cpu_type" تنظیم پارامترهای زمان‌بندی دستورالعمل‌ها برای نوع ماشین \&\fIcpu_type\fR، اما برخلاف گزینهٔ \fB\-mcpu=\fR\fIcpu_type\fR، مجموعه دستورالعمل‌ها یا مجموعه ثبات‌ها را تنظیم نمی‌کند. .Sp می‌توان همان مقادیر \fB\-mcpu=\fR\fIcpu_type\fR را برای \&\fB\-mtune=\fR\fIcpu_type\fR نیز استفاده کرد، اما تنها مقادیر مفید آن‌هایی هستند که یک پیاده‌سازی به‌خصوص از CPU را انتخاب می‌کنند. این مقادیر عبارتند از: \&\fBcypress\fR، \fBsupersparc\fR، \fBhypersparc\fR، \fBleon\fR، \&\fBleon3\fR، \fBleon3v7\fR، \fBleon5\fR، \fBf930\fR، \fBf934\fR، \&\fBsparclite86x\fR، \fBtsc701\fR، \fBultrasparc\fR، \&\fBultrasparc3\fR، \fBniagara\fR، \fBniagara2\fR، \fBniagara3\fR، \&\fBniagara4\fR، \fBniagara7\fR و \fBm8\fR. با زنجیره ابزارهای بومی Solaris و GNU/Linux، می‌توان از \fBnative\fR نیز استفاده کرد. .IP \fB\-mv8plus\fR 4 .IX Item "-mv8plus" .PD 0 .IP \fB\-mno\-v8plus\fR 4 .IX Item "-mno-v8plus" .PD با \fB\-mv8plus\fR، کامپایلر GCC کدی برای SPARC\-V8+ ABI تولید می‌کند. تفاوت آن با V8 ABI در این است که ثبات‌های سراسری و خروجی با پهنای ۶۴ بیت در نظر گرفته می‌شوند. این گزینه به‌طور پیش‌فرض در Solaris در حالت ۳۲ بیتی برای تمام پردازنده‌های SPARC\-V9 فعال است. .IP \fB\-mvis\fR 4 .IX Item "-mvis" .PD 0 .IP \fB\-mno\-vis\fR 4 .IX Item "-mno-vis" .PD با \fB\-mvis\fR، کامپایلر GCC کدی تولید می‌کند که از افزونه‌های UltraSPARC Visual Instruction Set بهره می‌برد. پیش‌فرض \fB\-mno\-vis\fR است. .IP \fB\-mvis2\fR 4 .IX Item "-mvis2" .PD 0 .IP \fB\-mno\-vis2\fR 4 .IX Item "-mno-vis2" .PD با \fB\-mvis2\fR، کامپایلر GCC کدی تولید می‌کند که از نسخهٔ 2.0 افزونه‌های UltraSPARC Visual Instruction Set بهره می‌برد. هنگام هدف قرار دادن پردازنده‌ای که از چنین دستورالعمل‌هایی پشتیبانی می‌کند، مانند UltraSPARC\-III و جدیدتر، پیش‌فرض \&\fB\-mvis2\fR است. تنظیم \fB\-mvis2\fR همچنین \fB\-mvis\fR را فعال می‌کند. .IP \fB\-mvis3\fR 4 .IX Item "-mvis3" .PD 0 .IP \fB\-mno\-vis3\fR 4 .IX Item "-mno-vis3" .PD با \fB\-mvis3\fR، کامپایلر GCC کدی تولید می‌کند که از نسخهٔ 3.0 افزونه‌های UltraSPARC Visual Instruction Set بهره می‌برد. هنگام هدف قرار دادن پردازنده‌ای که از چنین دستورالعمل‌هایی پشتیبانی می‌کند، مانند niagara\-3 و جدیدتر، پیش‌فرض \&\fB\-mvis3\fR است. تنظیم \fB\-mvis3\fR همچنین \fB\-mvis2\fR و \fB\-mvis\fR را فعال می‌کند. .IP \fB\-mvis3b\fR 4 .IX Item "-mvis3b" .PD 0 .IP \fB\-mno\-vis3b\fR 4 .IX Item "-mno-vis3b" .PD با \fB\-mvis3b\fR، کامپایلر GCC کدی تولید می‌کند که از نسخهٔ 3.0 افزونه‌های UltraSPARC Visual Instruction Set، به‌علاوه دستورالعمل‌های اضافی VIS معرفی‌شده در Oracle SPARC Architecture 2011 بهره می‌برد. هنگام هدف قرار دادن پردازنده‌ای که از این دستورالعمل‌ها پشتیبانی می‌کند، مانند niagara\-7 و جدیدتر، پیش‌فرض \fB\-mvis3b\fR است. تنظیم \fB\-mvis3b\fR همچنین گزینه‌های \fB\-mvis3\fR، \fB\-mvis2\fR و \fB\-mvis\fR را فعال می‌کند. .IP \fB\-mvis4\fR 4 .IX Item "-mvis4" .PD 0 .IP \fB\-mno\-vis4\fR 4 .IX Item "-mno-vis4" .PD با \fB\-mvis4\fR، کامپایلر GCC کدی تولید می‌کند که از نسخهٔ 4.0 افزونه‌های UltraSPARC Visual Instruction Set بهره می‌برد. هنگام هدف قرار دادن پردازنده‌ای که از چنین دستورالعمل‌هایی پشتیبانی می‌کند، مانند niagara\-7 و جدیدتر، پیش‌فرض \&\fB\-mvis4\fR است. تنظیم \fB\-mvis4\fR همچنین گزینه‌های \fB\-mvis3b\fR، \fB\-mvis3\fR، \fB\-mvis2\fR و \&\fB\-mvis\fR را فعال می‌کند. .IP \fB\-mvis4b\fR 4 .IX Item "-mvis4b" .PD 0 .IP \fB\-mno\-vis4b\fR 4 .IX Item "-mno-vis4b" .PD با \fB\-mvis4b\fR، کامپایلر GCC کدی تولید می‌کند که از نسخهٔ 4.0 افزونه‌های UltraSPARC Visual Instruction Set، به‌علاوه دستورالعمل‌های اضافی VIS معرفی‌شده در Oracle SPARC Architecture 2017 بهره می‌برد. هنگام هدف قرار دادن پردازنده‌ای که از چنین دستورالعمل‌هایی پشتیبانی می‌کند، مانند m8 و جدیدتر، پیش‌فرض \&\fB\-mvis4b\fR است. تنظیم \&\fB\-mvis4b\fR همچنین گزینه‌های \fB\-mvis4\fR، \fB\-mvis3b\fR، \&\fB\-mvis3\fR، \fB\-mvis2\fR و \fB\-mvis\fR را فعال می‌کند. .IP \fB\-mcbcond\fR 4 .IX Item "-mcbcond" .PD 0 .IP \fB\-mno\-cbcond\fR 4 .IX Item "-mno-cbcond" .PD با \fB\-mcbcond\fR، کامپایلر GCC کدی تولید می‌کند که از دستورالعمل‌های Compare\-and\-Branch\-on\-Condition در UltraSPARC بهره می‌برد. هنگام هدف قرار دادن یک CPU که از این دستورالعمل‌ها پشتیبانی می‌کند، مانند Niagara\-4 و جدیدتر، پیش‌فرض \fB\-mcbcond\fR است. .IP \fB\-mfmaf\fR 4 .IX Item "-mfmaf" .PD 0 .IP \fB\-mno\-fmaf\fR 4 .IX Item "-mno-fmaf" .PD با \fB\-mfmaf\fR، کامپایلر GCC کدی تولید می‌کند که از دستورالعمل‌های ممیز شناور Fused Multiply\-Add در UltraSPARC بهره می‌برد. هنگام هدف قرار دادن یک CPU که از چنین دستورالعمل‌هایی پشتیبانی می‌کند، مانند Niagara\-3 و جدیدتر، پیش‌فرض \fB\-mfmaf\fR است. .IP \fB\-mfsmuld\fR 4 .IX Item "-mfsmuld" .PD 0 .IP \fB\-mno\-fsmuld\fR 4 .IX Item "-mno-fsmuld" .PD با \fB\-mfsmuld\fR، کامپایلر GCC کدی تولید می‌کند که از دستورالعمل ممیز شناور ضرب یگانه به دوگانه (FsMULd) بهره می‌برد. هنگام هدف قرار دادن پردازنده‌ای که از نسخه‌های معماری V8 یا V9 با FPU به‌جز \fB\-mcpu=leon\fR پشتیبانی می‌کند، پیش‌فرض \&\fB\-mfsmuld\fR است. .IP \fB\-mpopc\fR 4 .IX Item "-mpopc" .PD 0 .IP \fB\-mno\-popc\fR 4 .IX Item "-mno-popc" .PD با \fB\-mpopc\fR، کامپایلر GCC کدی تولید می‌کند که از دستورالعمل Population Count در UltraSPARC بهره می‌برد. هنگام هدف قرار دادن پردازنده‌ای که از چنین دستورالعملی پشتیبانی می‌کند، مانند Niagara\-2 و جدیدتر، پیش‌فرض \fB\-mpopc\fR است. .IP \fB\-msubxc\fR 4 .IX Item "-msubxc" .PD 0 .IP \fB\-mno\-subxc\fR 4 .IX Item "-mno-subxc" .PD با \fB\-msubxc\fR، کامپایلر GCC کدی تولید می‌کند که از دستورالعمل Subtract\-Extended\-with\-Carry در UltraSPARC بهره می‌برد. هنگام هدف قرار دادن پردازنده‌ای که از این دستورالعمل پشتیبانی می‌کند، مانند Niagara\-7 و جدیدتر، پیش‌فرض \fB\-msubxc\fR است. .IP \fB\-mfix\-at697f\fR 4 .IX Item "-mfix-at697f" فعال‌سازی راهکار مستندشده برای رفع تک‌نقص پردازندهٔ Atmel AT697F (که مطابق با نقص شمارهٔ ۱۳ پردازندهٔ AT697E است). .IP \fB\-mfix\-ut699\fR 4 .IX Item "-mfix-ut699" فعال‌سازی راهکارهای مستندشده برای رفع نقص‌های ممیز شناور و نقص‌های باطل‌سازی حافظهٔ پنهان داده در پردازندهٔ UT699. .IP \fB\-mfix\-ut700\fR 4 .IX Item "-mfix-ut700" فعال‌سازی راهکار مستندشده برای رفع نقص‌های ذخیره‌سازی پشت‌سر‌هم پردازندهٔ UT699E/UT700. .IP \fB\-mfix\-gr712rc\fR 4 .IX Item "-mfix-gr712rc" فعال‌سازی راهکار مستندشده برای رفع نقص‌های ذخیره‌سازی پشت‌سر‌هم پردازندهٔ GR712RC. .PP این گزینه‌های \fB\-m\fR علاوه‌بر موارد بالا بر روی پردازنده‌های SPARC\-V9 در محیط‌های ۶۴ بیتی پشتیبانی می‌شوند: .IP \fB\-m32\fR 4 .IX Item "-m32" .PD 0 .IP \fB\-m64\fR 4 .IX Item "-m64" .PD تولید کد برای یک محیط ۳۲ بیتی یا ۶۴ بیتی. محیط ۳۲ بیتی مقادیر int، long و pointer را روی ۳۲ بیت تنظیم می‌کند. محیط ۶۴ بیتی int را روی ۳۲ بیت و long و pointer را روی ۶۴ بیت تنظیم می‌کند. .IP \fB\-mcmodel=\fR\fIwhich\fR 4 .IX Item "-mcmodel=which" تنظیم مدل کد به یکی از موارد: .RS 4 .IP \fBmedlow\fR 4 .IX Item "medlow" مدل کد Medium/Low: آدرس‌های ۶۴ بیتی، برنامه‌ها باید در ۳۲ بیت پایینی حافظه پیوند یابند. برنامه‌ها را می‌توان به‌صورت ایستا یا پویا پیوند داد..IP \fBmedmid\fR 4 .IX Item "medmid" مدل کد Medium/Middle: آدرس‌های ۶۴\-بیتی؛ برنامه‌ها باید در ۴۴ بیت پایین حافظه پیوند (link) داده شوند، قطعه‌های متن (text) و داده (data) باید اندازه‌ای کمتر از 2GB داشته باشند و قطعهٔ داده باید در فاصلهٔ کمتر از 2GB از قطعهٔ متن قرار گیرد. .IP \fBmedany\fR 4 .IX Item "medany" مدل کد Medium/Anywhere: آدرس‌های ۶۴\-بیتی؛ برنامه‌ها می‌توانند در هر کجای حافظه پیوند داده شوند، قطعه‌های متن و داده باید کمتر از 2GB باشند و قطعهٔ داده باید در فاصلهٔ کمتر از 2GB از قطعهٔ متن واقع شود. .IP \fBembmedany\fR 4 .IX Item "embmedany" مدل کد Medium/Anywhere برای سیستم‌های تعبیه‌شده (embedded): آدرس‌های ۶۴\-بیتی؛ قطعه‌های متن و داده باید کمتر از 2GB باشند، و هر دو می‌توانند از هر کجای حافظه آغاز شوند (تعیین‌شده در زمان پیوند). ثبات عمومی \f(CW%g4\fR به ابتدای قطعهٔ داده اشاره می‌کند. برنامه‌ها به‌صورت ایستا (statically) پیوند داده می‌شوند و PIC پشتیبانی نمی‌شود. .RE .RS 4 .RE .IP \fB\-mmemory\-model=\fR\fImem\-model\fR 4 .IX Item "-mmemory-model=mem-model" مدل حافظهٔ فعال روی پردازنده را روی یکی از موارد زیر تنظیم می‌کند: .RS 4 .IP \fBdefault\fR 4 .IX Item "default" مدل حافظهٔ پیش‌فرض برای پردازنده و سیستم‌عامل. .IP \fBrmo\fR 4 .IX Item "rmo" ترتیب حافظه آسان‌گیر (Relaxed Memory Order) .IP \fBpso\fR 4 .IX Item "pso" ترتیب ذخیره جزئی (Partial Store Order) .IP \fBtso\fR 4 .IX Item "tso" ترتیب ذخیره کل (Total Store Order) .IP \fBsc\fR 4 .IX Item "sc" سازگاری ترتیبی (Sequential Consistency) .RE .RS 4 .Sp این مدل‌های حافظه به‌طور رسمی در پیوست D از کتابچهٔ راهنمای معماری SPARC\-V9 تعریف شده‌اند، همان‌گونه که در فیلد \f(CW\*(C`PSTATE.MM\*(C'\fR پردازنده تنظیم می‌شوند. .RE .IP \fB\-mstack\-bias\fR 4 .IX Item "-mstack-bias" .PD 0 .IP \fB\-mno\-stack\-bias\fR 4 .IX Item "-mno-stack-bias" .PD با گزینهٔ \fB\-mstack\-bias\fR، کامپایلر GCC فرض می‌کند که اشاره‌گر پشته (stack pointer) و اشاره‌گر چارچوب (frame pointer در صورت وجود) دارای انحراف (offset) به اندازهٔ \-2047 هستند که هنگام ارجاع به چارچوب پشته باید دوباره اضافه شود. این حالت در وضعیت ۶۴\-بیتی پیش‌فرض است. در غیر این صورت، فرض می‌شود چنین انحرافی وجود ندارد. .PP \fIگزینه‌های مربوط به System V\fR .IX Subsection "Options for System V" .PP این گزینه‌های اضافی در System V Release 4 جهت سازگاری با سایر کامپایلرها در آن سیستم‌ها در دسترس هستند: .IP \fB\-G\fR 4 .IX Item "-G" یک شیء اشتراکی (shared object) ایجاد می‌کند. توصیه می‌شود به‌جای آن از \fB\-symbolic\fR یا \fB\-shared\fR استفاده شود. .IP \fB\-Qy\fR 4 .IX Item "-Qy" نسخه‌های هر ابزار استفاده‌شده توسط کامپایلر را در یک دایرکتیو اسمبلی \&\f(CW\*(C`.ident\*(C'\fR در خروجی شناسایی و مشخص می‌کند. .IP \fB\-Qn\fR 4 .IX Item "-Qn" از افزودن دایرکتیوهای \f(CW\*(C`.ident\*(C'\fR به فایل خروجی خودداری می‌کند (این حالت پیش‌فرض است). .IP \fB\-YP,\fR\fIdirs\fR 4 .IX Item "-YP,dirs" برای یافتن کتابخانه‌های مشخص‌شده با \fB\-l\fR، تنها دایرکتوری‌های \fIdirs\fR را جستجو می‌کند و دایرکتوری دیگری را نمی‌گردد. .IP \fB\-Ym,\fR\fIdir\fR 4 .IX Item "-Ym,dir" برای یافتن پیش‌پردازندهٔ M4 در دایرکتوری \fIdir\fR جستجو می‌کند. اسمبلر از این گزینه استفاده می‌کند. .PP \fIگزینه‌های V850\fR .IX Subsection "V850 Options" .PP این گزینه‌های \fB\-m\fR برای پیاده‌سازی‌های V850 تعریف شده‌اند: .IP \fB\-mlong\-calls\fR 4 .IX Item "-mlong-calls" .PD 0 .IP \fB\-mno\-long\-calls\fR 4 .IX Item "-mno-long-calls" .PD با تمام فراخوانی‌ها به‌صورت دور دست (نزدیک) رفتار می‌کند. اگر فرض شود فراخوانی‌ها دور دست هستند، کامپایلر همواره آدرس تابع را درون یک ثبات بارگذاری کرده و فراخوانی غیرمستقیم را از طریق این اشاره‌گر انجام می‌دهد. .IP \fB\-mno\-ep\fR 4 .IX Item "-mno-ep" .PD 0 .IP \fB\-mep\fR 4 .IX Item "-mep" .PD بلوک‌های پایه‌ای را که ۴ بار یا بیشتر از یک اشاره‌گر شاخص یکسان برای کپی اشاره‌گر در ثبات \f(CW\*(C`ep\*(C'\fR استفاده می‌کنند، بهینه‌سازی نمی‌کند (بهینه‌سازی می‌کند)، و از دستورالعمل‌های کوتاه‌تر \f(CW\*(C`sld\*(C'\fR و \f(CW\*(C`sst\*(C'\fR بهره می‌برد. در صورت فعال بودن بهینه‌سازی، گزینهٔ \fB\-mep\fR به‌طور پیش‌فرض فعال است. .IP \fB\-mno\-prolog\-function\fR 4 .IX Item "-mno-prolog-function" .PD 0 .IP \fB\-mprolog\-function\fR 4 .IX Item "-mprolog-function" .PD از توابع خارجی برای ذخیره و بازیابی ثبات‌ها در پیش‌درآمد (prologue) و پس‌درآمد (epilogue) یک تابع استفاده نمی‌کند (استفاده می‌کند). این توابع خارجی کندتر هستند، اما اگر بیش از یک تابع تعداد ثبات‌های یکسانی را ذخیره کند، فضای کد کمتری مصرف می‌کنند. در صورت فعال بودن بهینه‌سازی، گزینهٔ \fB\-mprolog\-function\fR به‌طور پیش‌فرض فعال است. .IP \fB\-mspace\fR 4 .IX Item "-mspace" تلاش می‌کند حجم کد تا جای ممکن کوچک شود. در حال حاضر، این گزینه صرفاً گزینه‌های \fB\-mep\fR و \fB\-mprolog\-function\fR را فعال می‌سازد. .IP \fB\-mtda=\fR\fIn\fR 4 .IX Item "-mtda=n" متغیرهای ایستا یا عمومی را که اندازهٔ آن‌ها \fIn\fR بایت یا کمتر است، در ناحیهٔ داده‌های بسیار کوچک (tiny data area) که ثبات \f(CW\*(C`ep\*(C'\fR به آن اشاره دارد قرار می‌دهد. ناحیهٔ داده‌های بسیار کوچک در مجموع می‌تواند تا ۲۵۶ بایت را در خود جای دهد (۱۲۸ بایت برای ارجاعات بایتی). .IP \fB\-msda=\fR\fIn\fR 4 .IX Item "-msda=n" متغیرهای ایستا یا عمومی را که اندازهٔ آن‌ها \fIn\fR بایت یا کمتر است، در ناحیهٔ داده‌های کوچک (small data area) که ثبات \f(CW\*(C`gp\*(C'\fR به آن اشاره دارد قرار می‌دهد. ناحیهٔ داده‌های کوچک می‌تواند تا ۶۴ کیلوبایت را نگه‌داری کند. .IP \fB\-mzda=\fR\fIn\fR 4 .IX Item "-mzda=n" متغیرهای ایستا یا عمومی را که اندازهٔ آن‌ها \fIn\fR بایت یا کمتر است، در ۳۲ کیلوبایت اول حافظه قرار می‌دهد. .IP \fB\-mv850\fR 4 .IX Item "-mv850" مشخص می‌کند که پردازندهٔ مقصد V850 است. .IP \fB\-mv850e3v5\fR 4 .IX Item "-mv850e3v5" مشخص می‌کند که پردازندهٔ مقصد V850E3V5 است. در صورت استفاده از این گزینه، ثابت پیش‌پردازندهٔ \f(CW\*(C`_\|_v850e3v5_\|_\*(C'\fR تعریف می‌شود. .IP \fB\-mv850e2v4\fR 4 .IX Item "-mv850e2v4" مشخص می‌کند که پردازندهٔ مقصد V850E3V5 است. این یک نام مستعار برای گزینهٔ \fB\-mv850e3v5\fR است. .IP \fB\-mv850e2v3\fR 4 .IX Item "-mv850e2v3" مشخص می‌کند که پردازندهٔ مقصد V850E2V3 است. در صورت استفاده از این گزینه، ثابت پیش‌پردازندهٔ \f(CW\*(C`_\|_v850e2v3_\|_\*(C'\fR تعریف می‌شود. .IP \fB\-mv850e2\fR 4 .IX Item "-mv850e2" مشخص می‌کند که پردازندهٔ مقصد V850E2 است. در صورت استفاده از این گزینه، ثابت پیش‌پردازندهٔ \f(CW\*(C`_\|_v850e2_\|_\*(C'\fR تعریف می‌شود. .IP \fB\-mv850e1\fR 4 .IX Item "-mv850e1" مشخص می‌کند که پردازندهٔ مقصد V850E1 است. در صورت استفاده از این گزینه، ثابت‌های پیش‌پردازندهٔ \f(CW\*(C`_\|_v850e1_\|_\*(C'\fR و \f(CW\*(C`_\|_v850e_\|_\*(C'\fR تعریف می‌شوند. .IP \fB\-mv850es\fR 4 .IX Item "-mv850es" مشخص می‌کند که پردازندهٔ مقصد V850ES است. این یک نام مستعار برای گزینهٔ \fB\-mv850e1\fR است. .IP \fB\-mv850e\fR 4 .IX Item "-mv850e" مشخص می‌کند که پردازندهٔ مقصد V850E است. در صورت استفاده از این گزینه، ثابت پیش‌پردازندهٔ \f(CW\*(C`_\|_v850e_\|_\*(C'\fR تعریف می‌شود. .Sp اگر هیچ‌یک از گزینه‌های \fB\-mv850\fR، \fB\-mv850e\fR، \fB\-mv850e1\fR، \fB\-mv850e2\fR، \fB\-mv850e2v3\fR و \fB\-mv850e3v5\fR تعریف نشده باشند، یک پردازندهٔ مقصد پیش‌فرض برگزیده شده و ثابت پیش‌پردازندهٔ مربوطهٔ \fB_\|_v850*_\|_\fR تعریف می‌گردد. .Sp ثابت‌های پیش‌پردازندهٔ \f(CW\*(C`_\|_v850\*(C'\fR و \f(CW\*(C`_\|_v851_\|_\*(C'\fR بدون توجه به این‌که کدام گونه از پردازنده مقصد است، همواره تعریف می‌شوند. .IP \fB\-mdisable\-callt\fR 4 .IX Item "-mdisable-callt" .PD 0 .IP \fB\-mno\-disable\-callt\fR 4 .IX Item "-mno-disable-callt".PD این گزینه از تولید دستورالعمل \f(CW\*(C`CALLT\*(C'\fR برای گونه‌های v850e، v850e1، v850e2، v850e2v3 و v850e3v5 از معماری v850 جلوگیری می‌کند. .Sp این گزینه هنگام استفاده از RH850 ABI به طور پیش‌فرض فعال است (به \fB\-mrh850\-abi\fR مراجعه کنید)، و هنگام استفاده از GCC ABI به طور پیش‌فرض غیرفعال است. اگر دستورالعمل‌های \f(CW\*(C`CALLT\*(C'\fR تولید شوند، نماد پیش‌پردازندهٔ سی \f(CW\*(C`_\|_V850_CALLT_\|_\*(C'\fR تعریف می‌شود. .IP \fB\-mrelax\fR 4 .IX Item "-mrelax" .PD 0 .IP \fB\-mno\-relax\fR 4 .IX Item "-mno-relax" .PD گزینهٔ خط فرمان \fB\-mrelax\fR را به اسمبلر ارسال می‌کند (یا ارسال نمی‌کند). .IP \fB\-mlong\-jumps\fR 4 .IX Item "-mlong-jumps" .PD 0 .IP \fB\-mno\-long\-jumps\fR 4 .IX Item "-mno-long-jumps" .PD تولید دستورالعمل‌های پرش نسبت به PC را غیرفعال (یا دوباره فعال) می‌کند. .IP \fB\-msoft\-float\fR 4 .IX Item "-msoft-float" .PD 0 .IP \fB\-mhard\-float\fR 4 .IX Item "-mhard-float" .PD تولید دستورالعمل‌های ممیز شناور سخت‌افزاری را غیرفعال (یا دوباره فعال) می‌کند. این گزینه تنها زمانی مؤثر است که معماری هدف \fBV850E2V3\fR یا بالاتر باشد. اگر دستورالعمل‌های ممیز شناور سخت‌افزاری تولید شوند، نماد پیش‌پردازندهٔ سی \&\f(CW\*(C`_\|_FPU_OK_\|_\*(C'\fR تعریف می‌شود؛ در غیر این صورت نماد \&\f(CW\*(C`_\|_NO_FPU_\|_\*(C'\fR تعریف خواهد شد. .IP \fB\-mloop\fR 4 .IX Item "-mloop" استفاده از دستورالعمل LOOP معماری e3v5 را فعال می‌کند. هنگام انتخاب معماری e3v5، استفاده از این دستورالعمل به طور پیش‌فرض فعال نیست زیرا استفاده از آن هنوز آزمایشی است. .IP \fB\-mrh850\-abi\fR 4 .IX Item "-mrh850-abi" .PD 0 .IP \fB\-mghs\fR 4 .IX Item "-mghs" .PD پشتیبانی از نگارش RH850 مربوط به V850 ABI را فعال می‌کند. این حالت پیش‌فرض است. با این نگارش از ABI، قوانین زیر اعمال می‌شوند: .RS 4 .IP * 4 ساختارها و اجتماع‌های هم‌اندازه با عدد صحیح، به جای ثبات، از طریق یک اشاره‌گر حافظه بازگردانده می‌شوند. .IP * 4 ساختارها و اجتماع‌های بزرگ (با اندازهٔ بیش از ۸ بایت) از طریق مقدار (by value) ارسال می‌شوند. .IP * 4 توابع روی مرزهای ۱۶ بیتی هم‌تراز می‌شوند. .IP * 4 گزینهٔ خط فرمان \fB\-m8byte\-align\fR پشتیبانی می‌شود. .IP * 4 گزینهٔ خط فرمان \fB\-mdisable\-callt\fR به طور پیش‌فرض فعال است. گزینهٔ خط فرمان \fB\-mno\-disable\-callt\fR پشتیبانی نمی‌شود. .RE .RS 4 .Sp هنگامی که این نگارش از ABI فعال باشد، نماد پیش‌پردازندهٔ سی \&\f(CW\*(C`_\|_V850_RH850_ABI_\|_\*(C'\fR تعریف می‌شود. .RE .IP \fB\-mgcc\-abi\fR 4 .IX Item "-mgcc-abi" پشتیبانی از نگارش قدیمی GCC مربوط به V850 ABI را فعال می‌کند. با این نگارش از ABI، قوانین زیر اعمال می‌شوند: .RS 4 .IP * 4 ساختارها و اجتماع‌های هم‌اندازه با عدد صحیح در ثبات \f(CW\*(C`r10\*(C'\fR بازگردانده می‌شوند. .IP * 4 ساختارها و اجتماع‌های بزرگ (با اندازهٔ بیش از ۸ بایت) از طریق ارجاع (by reference) ارسال می‌شوند. .IP * 4 توابع روی مرزهای ۳۲ بیتی هم‌تراز می‌شوند، مگر اینکه بهینه‌سازی برای اندازه انجام شود. .IP * 4 گزینهٔ خط فرمان \fB\-m8byte\-align\fR پشتیبانی نمی‌شود. .IP * 4 گزینهٔ خط فرمان \fB\-mdisable\-callt\fR پشتیبانی می‌شود اما به طور پیش‌فرض فعال نیست. .RE .RS 4 .Sp هنگامی که این نگارش از ABI فعال باشد، نماد پیش‌پردازندهٔ سی \&\f(CW\*(C`_\|_V850_GCC_ABI_\|_\*(C'\fR تعریف می‌شود. .RE .IP \fB\-m8byte\-align\fR 4 .IX Item "-m8byte-align" .PD 0 .IP \fB\-mno\-8byte\-align\fR 4 .IX Item "-mno-8byte-align" .PD پشتیبانی از هم‌ترازی انواع دادهٔ \f(CW\*(C`double\*(C'\fR و \f(CW\*(C`long long\*(C'\fR روی مرزهای ۸ بایتی را فعال می‌کند. حالت پیش‌فرض، محدود کردن هم‌ترازی همهٔ اشیاء به حداکثر ۴ بایت است. هنگامی که \&\fB\-m8byte\-align\fR برقرار باشد، نماد پیش‌پردازندهٔ سی \&\f(CW\*(C`_\|_V850_8BYTE_ALIGN_\|_\*(C'\fR تعریف می‌شود. .IP \fB\-mbig\-switch\fR 4 .IX Item "-mbig-switch" کدی مناسب برای جدول‌های بزرگ switch تولید می‌کند. تنها در صورتی از این گزینه استفاده کنید که اسمبلر یا پیونددهنده از انشعاب‌های خارج از محدوده در جدول switch ایراد بگیرد. .IP \fB\-mapp\-regs\fR 4 .IX Item "-mapp-regs" این گزینه باعث می‌شود که r2 و r5 در کدهای تولیدشده توسط کامپایلر استفاده شوند. این تنظیم پیش‌فرض است. .IP \fB\-mno\-app\-regs\fR 4 .IX Item "-mno-app-regs" این گزینه باعث می‌شود که با r2 و r5 به عنوان ثبات‌های ثابت رفتار شود. .PP \fIگزینه‌های VAX\fR .IX Subsection "VAX Options" .PP این گزینه‌های \fB\-m\fR برای VAX تعریف شده‌اند: .IP \fB\-munix\fR 4 .IX Item "-munix" از تولید برخی دستورالعمل‌های پرش خاص (مانند \f(CW\*(C`aobleq\*(C'\fR و غیره) که اسمبلر Unix برای VAX نمی‌تواند آن‌ها را در فواصل طولانی مدیریت کند، خودداری می‌کند. .IP \fB\-mgnu\fR 4 .IX Item "-mgnu" با این فرض که از اسمبلر GNU استفاده می‌شود، آن دستورالعمل‌های پرش را تولید می‌کند. .IP \fB\-md\fR 4 .IX Item "-md" .PD 0 .IP \fB\-md\-float\fR 4 .IX Item "-md-float" .PD برای اعداد ممیز شناور با دقت مضاعف، به جای G_floating از قالب دادهٔ D_floating استفاده می‌کند. .IP \fB\-mg\fR 4 .IX Item "-mg" .PD 0 .IP \fB\-mg\-float\fR 4 .IX Item "-mg-float" .PD برای اعداد ممیز شناور با دقت مضاعف، به جای D_floating از قالب دادهٔ G_floating استفاده می‌کند. .IP \fB\-mlra\fR 4 .IX Item "-mlra" .PD 0 .IP \fB\-mno\-lra\fR 4 .IX Item "-mno-lra" .PD تخصیص محلی ثبات (Local Register Allocation) را فعال می‌کند. این قابلیت هنوز برای VAX آزمایشی است، بنابراین کامپایلر به طور پیش‌فرض از بارگذاری مجدد استاندارد استفاده می‌کند. .PP \fIگزینه‌های Visium\fR .IX Subsection "Visium Options" .IP \fB\-mdebug\fR 4 .IX Item "-mdebug" برنامه‌ای که ورودی/خروجی فایل انجام می‌دهد و قرار است روی هدف MCM اجرا شود باید با این گزینه پیوند داده شود. این کار باعث پیوند خوردن کتابخانه‌های libc.a و libdebug.a می‌شود. برنامه باید تحت کنترل رابط اشکال‌زدایی از راه دور GDB روی مقصد اجرا شود. .IP \fB\-msim\fR 4 .IX Item "-msim" برنامه‌ای که ورودی/خروجی فایل انجام می‌دهد و قرار است روی شبیه‌ساز اجرا شود باید با این گزینه پیوند داده شود. این کار باعث پیوند خوردن کتابخانه‌های libc.a و libsim.a می‌شود. .IP \fB\-mfpu\fR 4 .IX Item "-mfpu" .PD 0 .IP \fB\-mhard\-float\fR 4 .IX Item "-mhard-float" .PD کدی حاوی دستورالعمل‌های ممیز شناور تولید می‌کند. این حالت پیش‌فرض است. .IP \fB\-mno\-fpu\fR 4 .IX Item "-mno-fpu" .PD 0.IP \fB\-msoft\-float\fR 4 .IX Item "-msoft-float" .PD تولید کد حاوی فراخوانی‌های کتابخانه‌ای برای محاسبات ممیز شناور (floating\-point). .Sp گزینهٔ \&\fB\-msoft\-float\fR قرارداد فراخوانی (calling convention) را در فایل خروجی تغییر می‌دهد؛ بنابراین، تنها در صورتی مفید است که \fIتمام\fR بخش‌های برنامه را با این گزینه کامپایل کنید. به‌ویژه، باید \fIlibgcc.a\fR (کتابخانه‌ای که همراه با GCC ارائه می‌شود) را با گزینهٔ \&\fB\-msoft\-float\fR کامپایل کنید تا این سازوکار به درستی کار کند. .IP \fB\-mcpu=\fR\fIcpu_type\fR 4 .IX Item "-mcpu=cpu_type" تنظیم مجموعه دستورالعمل‌ها، مجموعه ثبات‌ها و پارامترهای زمان‌بندی دستورالعمل برای نوع ماشین \fIcpu_type\fR. مقادیر پشتیبانی‌شده برای \fIcpu_type\fR عبارت‌اند از \&\fBmcm\fR، \fBgr5\fR و \fBgr6\fR. .Sp مقدار \&\fBmcm\fR مترادفی برای \fBgr5\fR است که جهت سازگاری رو به عقب در نظر گرفته شده است. .Sp به‌طور پیش‌فرض (مگر اینکه طور دیگری پیکربندی شده باشد)، GCC کدی برای گونهٔ GR5 از معماری Visium تولید می‌کند. .Sp با تعیین \fB\-mcpu=gr6\fR، کامپایلر GCC کدی برای گونهٔ GR6 از معماری Visium تولید می‌کند. تنها تفاوت با کد GR5 در این است که کامپایلر دستورالعمل‌های انتقال بلوک (block move) را تولید خواهد کرد. .IP \fB\-mtune=\fR\fIcpu_type\fR 4 .IX Item "-mtune=cpu_type" پارامترهای زمان‌بندی دستورالعمل را برای نوع ماشین \fIcpu_type\fR تنظیم می‌کند، اما برخلاف گزینهٔ \&\fB\-mcpu=\fR\fIcpu_type\fR، مجموعه دستورالعمل‌ها یا مجموعه ثبات‌ها را تغییر نمی‌دهد. .IP \fB\-msv\-mode\fR 4 .IX Item "-msv-mode" تولید کد برای حالت ناظر (supervisor mode)، که در آن هیچ محدودیتی بر روی دسترسی به ثبات‌های عمومی وجود ندارد. این حالت پیش‌فرض است. .IP \fB\-muser\-mode\fR 4 .IX Item "-muser-mode" تولید کد برای حالت کاربر (user mode)، که در آن دسترسی به برخی از ثبات‌های عمومی ممنوع است: در GR5، ثبات‌های r24 تا r31 در این حالت قابل دسترسی نیستند؛ در GR6، تنها ثبات‌های r29 تا r31 تحت تأثیر قرار می‌گیرند. .PP \fIگزینه‌های VMS\fR .IX Subsection "VMS Options" .PP این گزینه‌های \fB\-m\fR برای پیاده‌سازی‌های VMS تعریف شده‌اند: .IP \fB\-mvms\-return\-codes\fR 4 .IX Item "-mvms-return-codes" بازگرداندن کدهای وضعیت VMS از تابع \f(CW\*(C`main\*(C'\fR. مقدار پیش‌فرض، بازگرداندن کدهای وضعیت (مانند خطا) به سبک POSIX است. .IP \fB\-mdebug\-main=\fR\fIprefix\fR 4 .IX Item "-mdebug-main=prefix" اولین روتینی را که نامش با \fIprefix\fR آغاز می‌شود، به عنوان روتین اصلی برای اشکال‌زدا (debugger) نشانه‌گذاری می‌کند. .IP \fB\-mmalloc64\fR 4 .IX Item "-mmalloc64" استفادهٔ پیش‌فرض از روتین‌های تخصیص حافظهٔ ۶۴ بیتی. .IP \fB\-mpointer\-size=\fR\fIsize\fR 4 .IX Item "-mpointer-size=size" تنظیم اندازهٔ پیش‌فرض اشاره‌گرها. مقادیر ممکن برای \fIsize\fR عبارت‌اند از \&\fB32\fR یا \fBshort\fR برای اشاره‌گرهای ۳۲ بیتی، \fB64\fR یا \fBlong\fR برای اشاره‌گرهای ۶۴ بیتی، و \fBno\fR برای پشتیبانی انحصاری از اشاره‌گرهای ۳۲ بیتی. گزینهٔ آخر \f(CW\*(C`pragma pointer_size\*(C'\fR را غیرفعال می‌کند. .PP \fIگزینه‌های VxWorks\fR .IX Subsection "VxWorks Options" .PP گزینه‌های این بخش برای همهٔ مقصدهای VxWorks تعریف شده‌اند. گزینه‌های خاص سخت‌افزار مقصد به همراه سایر گزینه‌های مربوط به آن مقصد فهرست شده‌اند. .IP \fB\-mrtp\fR 4 .IX Item "-mrtp" کامپایلر GCC می‌تواند هم برای هسته‌های VxWorks و هم برای فرایندهای بادرنگ (RTPها) کد تولید کند. این گزینه حالت تولید کد را از مورد نخست به مورد دوم تغییر می‌دهد. این گزینه همچنین ماکروی پیش‌پردازندهٔ \f(CW\*(C`_\|_RTP_\|_\*(C'\fR را تعریف می‌کند. .IP \fB\-msmp\fR 4 .IX Item "-msmp" انتخاب کتابخانه‌های زمان اجرای SMP برای پیوند دادن. این گزینه در معماری‌هایی به‌جز PowerPC و همچنین در VxWorks نسخهٔ ۷ به بعد موجود نیست؛ در آن نسخه‌ها این انتخاب بخشی از پیکربندی ساخت VxWorks بوده و مسیرهای کتابخانه برای هر دو حالت یکسان است. .IP \fB\-non\-static\fR 4 .IX Item "-non-static" پیوند دادن یک فایل اجرایی RTP در برابر کتابخانه‌های مشترک (shared) به‌جای کتابخانه‌های ایستا (static). گزینه‌های \fB\-static\fR و \fB\-shared\fR را نیز می‌توان برای RTPها استفاده کرد؛ \fB\-static\fR حالت پیش‌فرض است. .IP \fB\-Bstatic\fR 4 .IX Item "-Bstatic" .PD 0 .IP \fB\-Bdynamic\fR 4 .IX Item "-Bdynamic" .PD این گزینه‌ها مستقیماً به پیونددهنده (linker) فرستاده می‌شوند. این گزینه‌ها جهت سازگاری با Diab تعریف شده‌اند. .IP \fB\-Xbind\-lazy\fR 4 .IX Item "-Xbind-lazy" فعال‌سازی پیوند دیرهنگام (lazy binding) در فراخوانی توابع. این گزینه معادل \&\fB\-Wl,\-z,now\fR بوده و برای سازگاری با Diab تعریف شده است. .IP \fB\-Xbind\-now\fR 4 .IX Item "-Xbind-now" غیرفعال‌سازی پیوند دیرهنگام در فراخوانی توابع. این گزینه حالت پیش‌فرض بوده و جهت سازگاری با Diab تعریف شده است. .PP \fIگزینه‌های x86\fR .IX Subsection "x86 Options" .PP این گزینه‌های \fB\-m\fR برای خانوادهٔ رایانه‌های x86 تعریف شده‌اند. .IP \fB\-march=\fR\fIcpu\-type\fR 4 .IX Item "-march=cpu-type" تولید دستورالعمل‌ها برای نوع ماشین \fIcpu\-type\fR. بر خلاف \&\fB\-mtune=\fR\fIcpu\-type\fR که تنها کد تولیدشده را برای \fIcpu\-type\fR مشخص‌شده بهینه‌سازی می‌کند، \fB\-march=\fR\fIcpu\-type\fR به GCC اجازه می‌دهد کدی تولید کند که ممکن است بر روی پردازنده‌هایی غیر از پردازندهٔ مشخص‌شده اصلاً اجرا نشود. مشخص کردن \fB\-march=\fR\fIcpu\-type\fR به‌طور ضمنی شامل \&\fB\-mtune=\fR\fIcpu\-type\fR نیز می‌شود، مگر مواردی که خلاف آن ذکر شده باشد. .Sp گزینه‌های قابل انتخاب برای \fIcpu\-type\fR عبارت‌اند از: .RS 4 .IP \fBnative\fR 4 .IX Item "native" انتخاب پردازنده برای تولید کد در زمان کامپایل از طریق تعیین نوع پردازندهٔ سیستم کامپایل‌کننده. استفاده از \fB\-march=native\fR تمام زیرمجموعه‌های دستورالعملی پشتیبانی‌شده توسط سیستم محلی را فعال می‌کند (از این رو ممکن است خروجی روی ماشین‌های دیگر اجرا نشود). استفاده از \fB\-mtune=native\fR کدی بهینه‌شده برای سیستم محلی، تحت محدودیت‌های مجموعه دستورالعمل‌های انتخابی تولید می‌کند. .IP \fBx86\-64\fR 4 .IX Item "x86-64" یک پردازندهٔ عمومی با افزونه‌های ۶۴ بیتی و پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2 و FXSR. .IP \fBx86\-64\-v2\fR 4 .IX Item "x86-64-v2" .PD 0 .IP \fBx86\-64\-v3\fR 4 .IX Item "x86-64-v3" .IP \fBx86\-64\-v4\fR 4 .IX Item "x86-64-v4" .PD این مقادیر انتخابی برای \fIcpu\-type\fR، سطح ریزمعماری متناظر را بر اساس x86\-64 psABI انتخاب می‌کنند. بر روی ABIهایی غیر از x86\-64 psABI، همان ویژگی‌های پردازنده‌ای را انتخاب می‌کنند که اسناد x86\-64 psABI برای آن سطح ریزمعماری ویژه مستند کرده‌اند. .Sp از آنجا که این مقادیر \fIcpu\-type\fR تنظیمات متناظری در \&\fB\-mtune\fR ندارند، استفاده از \fB\-march\fR با این مقادیر، بهینه‌سازی سراسری و عمومی را فعال می‌کند. بهینه‌سازی ویژه را می‌توان با استفاده از گزینهٔ \&\fB\-mtune=\fR\fIother\-cpu\-type\fR همراه با مقدار مناسب \fIother\-cpu\-type\fR فعال کرد. .IP \fBi386\fR 4 .IX Item "i386" پردازندهٔ اریجینال Intel i386. .IP \fBi486\fR 4 .IX Item "i486" پردازندهٔ Intel i486. (برای این تراشه هیچ زمان‌بندی‌ای پیاده‌سازی نشده است.) .IP \fBi586\fR 4 .IX Item "i586" .PD 0 .IP \fBpentium\fR 4 .IX Item "pentium" .PD پردازندهٔ Intel Pentium بدون پشتیبانی از MMX. .IP \fBlakemont\fR 4 .IX Item "lakemont" میکروکنترلر Intel Lakemont، بر پایهٔ پردازندهٔ Intel Pentium. .IP \fBpentium\-mmx\fR 4 .IX Item "pentium-mmx" پردازندهٔ Intel Pentium MMX، بر پایهٔ هستهٔ Pentium با پشتیبانی از مجموعه دستورالعمل‌های MMX. .IP \fBpentiumpro\fR 4 .IX Item "pentiumpro" پردازندهٔ Intel Pentium Pro بدون پشتیبانی از MMX. .IP \fBi686\fR 4 .IX Item "i686" در صورت استفاده با \fB\-march\fR، از مجموعه دستورالعمل‌های Pentium Pro استفاده می‌شود تا کد روی تمام تراشه‌های خانوادهٔ i686 قابل اجرا باشد. در صورت استفاده با \fB\-mtune\fR، معنایی معادل با \fBgeneric\fR دارد. .IP \fBpentium2\fR 4 .IX Item "pentium2" پردازندهٔ Intel Pentium II، بر پایهٔ هستهٔ Pentium Pro با پشتیبانی از مجموعه دستورالعمل‌های MMX و FXSR. .IP \fBpentium3\fR 4 .IX Item "pentium3" .PD 0.IP \fBpentium3m\fR 4 .IX Item "pentium3m" .PD پردازندهٔ Intel Pentium III بر پایهٔ هستهٔ Pentium Pro با پشتیبانی از مجموعه دستورالعمل‌های MMX، FXSR و SSE. .IP \fBpentium\-m\fR 4 .IX Item "pentium-m" پردازندهٔ Intel Pentium M؛ نسخهٔ کم‌مصرف پردازندهٔ Intel Pentium III با پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2 و FXSR. مورد استفاده در نوت‌بوک‌های Centrino. .IP \fBpentium4\fR 4 .IX Item "pentium4" .PD 0 .IP \fBpentium4m\fR 4 .IX Item "pentium4m" .PD پردازندهٔ Intel Pentium 4 با پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2 و FXSR. .IP \fBprescott\fR 4 .IX Item "prescott" نسخهٔ بهبودیافتهٔ پردازندهٔ Intel Pentium 4 با پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2، SSE3 و FXSR. .IP \fBnocona\fR 4 .IX Item "nocona" نسخهٔ بهبودیافتهٔ پردازندهٔ Intel Pentium 4 با افزونه‌های 64\-bit و پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2، SSE3 و FXSR. .IP \fBcore2\fR 4 .IX Item "core2" پردازندهٔ Intel Core 2 با افزونه‌های 64\-bit و پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2، SSE3، SSSE3، CX16، SAHF و FXSR. .IP \fBnehalem\fR 4 .IX Item "nehalem" .PD 0 .IP \fBcorei7\fR 4 .IX Item "corei7" .PD پردازندهٔ Intel Nehalem با افزونه‌های 64\-bit و پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF و FXSR. .IP \fBwestmere\fR 4 .IX Item "westmere" پردازندهٔ Intel Westmere با افزونه‌های 64\-bit و پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR و PCLMUL. .IP \fBsandybridge\fR 4 .IX Item "sandybridge" .PD 0 .IP \fBcorei7\-avx\fR 4 .IX Item "corei7-avx" .PD پردازندهٔ Intel Sandy Bridge با افزونه‌های 64\-bit و پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE و PCLMUL. .IP \fBivybridge\fR 4 .IX Item "ivybridge" .PD 0 .IP \fBcore\-avx\-i\fR 4 .IX Item "core-avx-i" .PD پردازندهٔ Intel Ivy Bridge با افزونه‌های 64\-bit و پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE، RDRND و F16C. .IP \fBhaswell\fR 4 .IX Item "haswell" .PD 0 .IP \fBcore\-avx2\fR 4 .IX Item "core-avx2" .PD پردازندهٔ Intel Haswell با افزونه‌های 64\-bit و پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE، RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE و HLE. .IP \fBbroadwell\fR 4 .IX Item "broadwell" پردازندهٔ Intel Broadwell با افزونه‌های 64\-bit و پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE، RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX و PREFETCHW. .IP \fBskylake\fR 4 .IX Item "skylake" پردازندهٔ Intel Skylake با افزونه‌های 64\-bit و پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE، RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW، AES، CLFLUSHOPT، XSAVEC، XSAVES و SGX. .IP \fBskylake\-avx512\fR 4 .IX Item "skylake-avx512" پردازندهٔ سرور Intel Skylake با افزونه‌های 64\-bit و پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE، RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW، AES، CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، CLWB، AVX512VL، AVX512BW، AVX512DQ و AVX512CD. .IP \fBcascadelake\fR 4 .IX Item "cascadelake" پردازندهٔ Intel Cascade Lake با افزونه‌های 64\-bit و پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE، RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW، AES، CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، CLWB، AVX512VL، AVX512BW، AVX512DQ، AVX512CD و AVX512VNNI. .IP \fBcannonlake\fR 4 .IX Item "cannonlake" پردازندهٔ سرور Intel Cannon Lake با افزونه‌های 64\-bit و پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE، RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW، AES، CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، AVX512VL، AVX512BW، AVX512DQ، AVX512CD، PKU، AVX512VBMI، AVX512IFMA و SHA. .IP \fBcooperlake\fR 4 .IX Item "cooperlake" پردازندهٔ Intel Cooper Lake با افزونه‌های 64\-bit و پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE، RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW، AES، CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، CLWB، AVX512VL، AVX512BW، AVX512DQ، AVX512CD، AVX512VNNI و AVX512BF16. .IP \fBicelake\-client\fR 4 .IX Item "icelake-client" پردازندهٔ کلاینت Intel Ice Lake با افزونه‌های 64\-bit و پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE، RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW، AES، CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، AVX512VL، AVX512BW، AVX512DQ، AVX512CD، PKU، AVX512VBMI، AVX512IFMA، SHA، AVX512VNNI، GFNI، VAES، AVX512VBMI2، VPCLMULQDQ، AVX512BITALG، RDPID و AVX512VPOPCNTDQ. .IP \fBicelake\-server\fR 4 .IX Item "icelake-server" پردازندهٔ سرور Intel Ice Lake با افزونه‌های 64\-bit و پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE، RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW، AES، CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، AVX512VL، AVX512BW، AVX512DQ، AVX512CD، PKU، AVX512VBMI، AVX512IFMA، SHA، AVX512VNNI، GFNI، VAES، AVX512VBMI2، VPCLMULQDQ، AVX512BITALG، RDPID، AVX512VPOPCNTDQ، PCONFIG، WBNOINVD و CLWB. .IP \fBtigerlake\fR 4 .IX Item "tigerlake" پردازندهٔ Intel Tiger Lake با افزونه‌های 64\-bit و پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE، RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW، AES، CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، AVX512VL، AVX512BW، AVX512DQ، AVX512CD، PKU، AVX512VBMI، AVX512IFMA، SHA، AVX512VNNI، GFNI، VAES، AVX512VBMI2، VPCLMULQDQ، AVX512BITALG، RDPID، AVX512VPOPCNTDQ، MOVDIRI، MOVDIR64B، CLWB، AVX512VP2INTERSECT و KEYLOCKER. .IP \fBrocketlake\fR 4 .IX Item "rocketlake" پردازندهٔ Intel Rocket Lake با افزونه‌های 64\-bit و پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE، RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW، AES، CLFLUSHOPT، XSAVEC، XSAVES، AVX512F، AVX512VL، AVX512BW، AVX512DQ، AVX512CD، PKU، AVX512VBMI، AVX512IFMA، SHA، AVX512VNNI، GFNI، VAES، AVX512VBMI2، VPCLMULQDQ، AVX512BITALG، RDPID و AVX512VPOPCNTDQ. .IP \fBalderlake\fR 4 .IX Item "alderlake" .PD 0 .IP \fBraptorlake\fR 4 .IX Item "raptorlake" .IP \fBmeteorlake\fR 4 .IX Item "meteorlake" .IP \fBgracemont\fR 4 .IX Item "gracemont" .PD پردازندهٔ Intel Alder Lake/Raptor Lake/Meteor Lake/Gracemont با افزونه‌های 64\-bit و پشتیبانی از مجموعه دستورالعمل‌های MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، AES، PREFETCHW، PCLMUL، RDRND، XSAVE، XSAVEC، XSAVES، XSAVEOPT، FSGSBASE، PTWRITE، RDPID، SGX، GFNI\-SSE، CLWB، MOVDIRI، MOVDIR64B، WAITPKG، ADCX، AVX، AVX2، BMI، BMI2، F16C، FMA، LZCNT، PCONFIG، PKU، VAES، VPCLMULQDQ، SERIALIZE، HRESET، KL، WIDEKL و AVX\-VNNI. .IP \fBarrowlake\fR 4 .IX Item "arrowlake" پردازندهٔ Intel Arrow Lake با افزونه‌های 64\-bit و پشتیبانی از مجموعه دستورالعمل‌های MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، AES، PREFETCHW، PCLMUL، RDRND، XSAVE، XSAVEC، XSAVES، XSAVEOPT، FSGSBASE، PTWRITE، RDPID، SGX، GFNI\-SSE، CLWB، MOVDIRI، MOVDIR64B، WAITPKG، ADCX، AVX، AVX2، BMI، BMI2، F16C، FMA، LZCNT، PCONFIG، PKU، VAES، VPCLMULQDQ، SERIALIZE، HRESET، KL، WIDEKL، AVX\-VNNI، UINTR، AVXIFMA، AVXVNNIINT8، AVXNECONVERT و CMPCCXADD. .IP \fBarrowlake\-s\fR 4 .IX Item "arrowlake-s" .PD 0 .IP \fBlunarlake\fR 4 .IX Item "lunarlake" .PD پردازندهٔ Intel Arrow Lake S/Lunar Lake با افزونه‌های 64\-bit و پشتیبانی از مجموعه دستورالعمل‌های MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، AES، PREFETCHW، PCLMUL، RDRND، XSAVE، XSAVEC، XSAVES، XSAVEOPT، FSGSBASE، PTWRITE، RDPID، SGX، GFNI\-SSE، CLWB، MOVDIRI، MOVDIR64B، WAITPKG، ADCX، AVX، AVX2، BMI، BMI2، F16C، FMA، LZCNT، PCONFIG، PKU، VAES، VPCLMULQDQ، SERIALIZE، HRESET، KL، WIDEKL، AVX\-VNNI، UINTR، AVXIFMA، AVXVNNIINT8، AVXNECONVERT، CMPCCXADD، AVXVNNIINT16، SHA512، SM3 و SM4..IP \fBpantherlake\fR 4 .IX Item "pantherlake" پردازندهٔ Intel Panther Lake با افزونه‌های 64\-bit و پشتیبانی از مجموعه‌دستورالعمل‌های MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، AES، PREFETCHW، PCLMUL، RDRND، XSAVE، XSAVEC، XSAVES، XSAVEOPT، FSGSBASE، PTWRITE، RDPID، SGX، GFNI\-SSE، CLWB، MOVDIRI، MOVDIR64B، WAITPKG، ADCX، AVX، AVX2، BMI، BMI2، F16C، FMA، LZCNT، PCONFIG، PKU، VAES، VPCLMULQDQ، SERIALIZE، HRESET، AVX\-VNNI، UINTR، AVXIFMA، AVXVNNIINT8، AVXNECONVERT، CMPCCXADD، AVXVNNIINT16، SHA512، SM3، SM4 و PREFETCHI. .IP \fBsapphirerapids\fR 4 .IX Item "sapphirerapids" .PD 0 .IP \fBemeraldrapids\fR 4 .IX Item "emeraldrapids" .PD پردازندهٔ Intel Sapphire Rapids/Emerald Rapids با افزونه‌های 64\-bit و پشتیبانی از مجموعه‌دستورالعمل‌های MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE، RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW، AES، CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، AVX512VL، AVX512BW، AVX512DQ، AVX512CD، PKU، AVX512VBMI، AVX512IFMA، SHA، AVX512VNNI، GFNI، VAES، AVX512VBMI2، VPCLMULQDQ، AVX512BITALG، RDPID، AVX512VPOPCNTDQ، PCONFIG، WBNOINVD، CLWB، MOVDIRI، MOVDIR64B، ENQCMD، CLDEMOTE، PTWRITE، WAITPKG، SERIALIZE، TSXLDTRK، UINTR، AMX\-BF16، AMX\-TILE، AMX\-INT8، AVX\-VNNI، AVX512\-FP16 و AVX512BF16. .IP \fBgraniterapids\fR 4 .IX Item "graniterapids" پردازندهٔ Intel Granite Rapids با افزونه‌های 64\-bit و پشتیبانی از مجموعه‌دستورالعمل‌های MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE، RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW، AES، CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، AVX512VL، AVX512BW، AVX512DQ، AVX512CD، PKU، AVX512VBMI، AVX512IFMA، SHA، AVX512VNNI، GFNI، VAES، AVX512VBMI2، VPCLMULQDQ، AVX512BITALG، RDPID، AVX512VPOPCNTDQ، PCONFIG، WBNOINVD، CLWB، MOVDIRI، MOVDIR64B، ENQCMD، CLDEMOTE، PTWRITE، WAITPKG، SERIALIZE، TSXLDTRK، UINTR، AMX\-BF16، AMX\-TILE، AMX\-INT8، AVX\-VNNI، AVX512\-FP16، AVX512BF16، AMX\-FP16 و PREFETCHI. .IP \fBgraniterapids\-d\fR 4 .IX Item "graniterapids-d" پردازندهٔ Intel Granite Rapids D با افزونه‌های 64\-bit و پشتیبانی از مجموعه‌دستورالعمل‌های MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE، RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW، AES، CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، AVX512VL، AVX512BW، AVX512DQ، AVX512CD، PKU، AVX512VBMI، AVX512IFMA، SHA، AVX512VNNI، GFNI، VAES، AVX512VBMI2، VPCLMULQDQ، AVX512BITALG، RDPID، AVX512VPOPCNTDQ، PCONFIG، WBNOINVD، CLWB، MOVDIRI، MOVDIR64B، ENQCMD، CLDEMOTE، PTWRITE، WAITPKG، SERIALIZE، TSXLDTRK، UINTR، AMX\-BF16، AMX\-TILE، AMX\-INT8، AVX\-VNNI، AVX512FP16، AVX512BF16، AMX\-FP16، PREFETCHI و AMX\-COMPLEX. .IP \fBdiamondrapids\fR 4 .IX Item "diamondrapids" پردازندهٔ Intel Diamond Rapids با افزونه‌های 64\-bit و پشتیبانی از مجموعه‌دستورالعمل‌های MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، AVX، XSAVE، PCLMUL، FSGSBASE، RDRND، F16C، AVX2، BMI، BMI2، LZCNT، FMA، MOVBE، HLE، RDSEED، ADCX، PREFETCHW، AES، CLFLUSHOPT، XSAVEC، XSAVES، SGX، AVX512F، AVX512VL، AVX512BW، AVX512DQ، AVX512CD، PKU، AVX512VBMI، AVX512IFMA، SHA، AVX512VNNI، GFNI، VAES، AVX512VBMI2، VPCLMULQDQ، AVX512BITALG، RDPID، AVX512VPOPCNTDQ، PCONFIG، WBNOINVD، CLWB، MOVDIRI، MOVDIR64B، ENQCMD، CLDEMOTE، PTWRITE، WAITPKG، SERIALIZE، TSXLDTRK، UINTR، AMX\-BF16، AMX\-TILE، AMX\-INT8، AVX\-VNNI، AVX512FP16، AVX512BF16، AMX\-FP16، PREFETCHI، AMX\-COMPLEX، AVX10.1\-512، AVX\-IFMA، AVX\-NE\-CONVERT، AVX\-VNNI\-INT16، AVX\-VNNI\-INT8، CMPccXADD، SHA512، SM3، SM4، AVX10.2\-512، APX_F، AMX\-AVX512، AMX\-FP8، AMX\-TF32، AMX\-TRANSPOSE، MOVRS، AMX\-MOVRS و USER_MSR. .IP \fBbonnell\fR 4 .IX Item "bonnell" .PD 0 .IP \fBatom\fR 4 .IX Item "atom" .PD پردازندهٔ Intel Bonnell با افزونه‌های 64\-bit و پشتیبانی از مجموعه‌دستورالعمل‌های MOVBE، MMX، SSE، SSE2، SSE3 و SSSE3. .IP \fBsilvermont\fR 4 .IX Item "silvermont" .PD 0 .IP \fBslm\fR 4 .IX Item "slm" .PD پردازندهٔ Intel Silvermont با افزونه‌های 64\-bit و پشتیبانی از مجموعه‌دستورالعمل‌های MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، PCLMUL، PREFETCHW و RDRND. .IP \fBgoldmont\fR 4 .IX Item "goldmont" پردازندهٔ Intel Goldmont با افزونه‌های 64\-bit و پشتیبانی از مجموعه‌دستورالعمل‌های MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، PCLMUL، PREFETCHW، RDRND، AES، SHA، RDSEED، XSAVE، XSAVEC، XSAVES، XSAVEOPT، CLFLUSHOPT و FSGSBASE. .IP \fBgoldmont\-plus\fR 4 .IX Item "goldmont-plus" پردازندهٔ Intel Goldmont Plus با افزونه‌های 64\-bit و پشتیبانی از مجموعه‌دستورالعمل‌های MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، PCLMUL، PREFETCHW، RDRND، AES، SHA، RDSEED، XSAVE، XSAVEC، XSAVES، XSAVEOPT، CLFLUSHOPT، FSGSBASE، PTWRITE، RDPID و SGX. .IP \fBtremont\fR 4 .IX Item "tremont" پردازندهٔ Intel Tremont با افزونه‌های 64\-bit و پشتیبانی از مجموعه‌دستورالعمل‌های MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، CX16، SAHF، FXSR، PCLMUL، PREFETCHW، RDRND، AES، SHA، RDSEED، XSAVE، XSAVEC، XSAVES، XSAVEOPT، CLFLUSHOPT، FSGSBASE، PTWRITE، RDPID، SGX، CLWB، GFNI\-SSE، MOVDIRI، MOVDIR64B، CLDEMOTE و WAITPKG. .IP \fBsierraforest\fR 4 .IX Item "sierraforest" پردازندهٔ Intel Sierra Forest با افزونه‌های 64\-bit و پشتیبانی از مجموعه‌دستورالعمل‌های MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، AES، PREFETCHW، PCLMUL، RDRND، XSAVE، XSAVEC، XSAVES، XSAVEOPT، FSGSBASE، PTWRITE، RDPID، SGX، GFNI\-SSE، CLWB، MOVDIRI، MOVDIR64B، CLDEMOTE، WAITPKG، ADCX، AVX، AVX2، BMI، BMI2، F16C، FMA، LZCNT، PCONFIG، PKU، VAES، VPCLMULQDQ، SERIALIZE، HRESET، KL، WIDEKL، AVX\-VNNI، AVXIFMA، AVXVNNIINT8، AVXNECONVERT، CMPCCXADD، ENQCMD و UINTR. .IP \fBgrandridge\fR 4 .IX Item "grandridge" پردازندهٔ Intel Grand Ridge با افزونه‌های 64\-bit و پشتیبانی از مجموعه‌دستورالعمل‌های MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، AES، PREFETCHW، PCLMUL، RDRND، XSAVE، XSAVEC، XSAVES، XSAVEOPT، FSGSBASE، PTWRITE، RDPID، SGX، GFNI\-SSE، CLWB، MOVDIRI، MOVDIR64B، CLDEMOTE، WAITPKG، ADCX، AVX، AVX2، BMI، BMI2، F16C، FMA، LZCNT، PCONFIG، PKU، VAES، VPCLMULQDQ، SERIALIZE، HRESET، KL، WIDEKL، AVX\-VNNI، AVXIFMA، AVXVNNIINT8، AVXNECONVERT، CMPCCXADD، ENQCMD و UINTR. .IP \fBclearwaterforest\fR 4 .IX Item "clearwaterforest" پردازندهٔ Intel Clearwater Forest با افزونه‌های 64\-bit و پشتیبانی از مجموعه‌دستورالعمل‌های MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، AES، PREFETCHW، PCLMUL، RDRND، XSAVE، XSAVEC، XSAVES، XSAVEOPT، FSGSBASE، PTWRITE، RDPID، SGX، GFNI\-SSE، CLWB، MOVDIRI، MOVDIR64B، CLDEMOTE، WAITPKG، ADCX، AVX، AVX2، BMI، BMI2، F16C، FMA، LZCNT، PCONFIG، PKU، VAES، VPCLMULQDQ، SERIALIZE، HRESET، AVX\-VNNI، ENQCMD، UINTR، AVXIFMA، AVXVNNIINT8، AVXNECONVERT، CMPCCXADD، AVXVNNIINT16، SHA512، SM3، SM4، USER_MSR و PREFETCHI. .IP \fBk6\fR 4 .IX Item "k6" پردازندهٔ AMD K6 با پشتیبانی از مجموعه‌دستورالعمل MMX. .IP \fBk6\-2\fR 4 .IX Item "k6-2" .PD 0 .IP \fBk6\-3\fR 4 .IX Item "k6-3" .PD نسخه‌های ارتقایافته از پردازندهٔ AMD K6 با پشتیبانی از مجموعه‌دستورالعمل‌های MMX و 3DNow!. .IP \fBathlon\fR 4 .IX Item "athlon" .PD 0 .IP \fBathlon\-tbird\fR 4 .IX Item "athlon-tbird" .PD پردازندهٔ AMD Athlon با پشتیبانی از مجموعه‌دستورالعمل‌های MMX، ‏3dNOW!، ‏3DNow! ارتقایافته و دستورالعمل‌های پیش‌واکشی SSE. .IP \fBathlon\-4\fR 4 .IX Item "athlon-4" .PD 0 .IP \fBathlon\-xp\fR 4 .IX Item "athlon-xp" .IP \fBathlon\-mp\fR 4 .IX Item "athlon-mp" .PD پردازندهٔ ارتقایافتهٔ AMD Athlon با پشتیبانی از مجموعه‌دستورالعمل‌های MMX، ‏3DNow!، ‏3DNow! ارتقایافته و مجموعه‌دستورالعمل کامل SSE. .IP \fBk8\fR 4 .IX Item "k8" .PD 0 .IP \fBopteron\fR 4 .IX Item "opteron" .IP \fBathlon64\fR 4 .IX Item "athlon64" .IP \fBathlon\-fx\fR 4 .IX Item "athlon-fx" .PD پردازنده‌های مبتنی بر هستهٔ AMD K8 با پشتیبانی از مجموعه‌دستورالعمل x86\-64، شامل پردازنده‌های AMD Opteron، Athlon 64 و Athlon 64 FX. (این دربرگیرندهٔ مجموعه‌دستورالعمل‌های MMX، SSE، SSE2، ‏3DNow!، ‏3DNow! ارتقایافته و افزونه‌های مجموعه‌دستورالعمل 64\-bit است.) .IP \fBk8\-sse3\fR 4 .IX Item "k8-sse3" .PD 0 .IP \fBopteron\-sse3\fR 4 .IX Item "opteron-sse3" .IP \fBathlon64\-sse3\fR 4 .IX Item "athlon64-sse3" .PD نسخه‌های بهبودیافته از هسته‌های AMD K8 با پشتیبانی از مجموعه‌دستورالعمل SSE3. .IP \fBamdfam10\fR 4 .IX Item "amdfam10" .PD 0 .IP \fBbarcelona\fR 4 .IX Item "barcelona" .PD پردازنده‌های مبتنی بر هسته‌های AMD Family 10h با پشتیبانی از مجموعه‌دستورالعمل x86\-64. (این دربرگیرندهٔ افزونه‌های مجموعه‌دستورالعمل MMX، SSE، SSE2، SSE3، SSE4A، ‏3DNow!، ‏3DNow! ارتقایافته، ABM و افزونه‌های مجموعه‌دستورالعمل 64\-bit است.).IP \fBbdver1\fR 4 .IX Item "bdver1" پردازنده‌های مبتنی بر هسته‌های AMD Family 15h با پشتیبانی از مجموعه دستورالعمل x86\-64. (این گزینه ابرمجموعه‌ای از FMA4، AVX، XOP، LWP، AES، PCLMUL، CX16، MMX، SSE، SSE2، SSE3، SSE4A، SSSE3، SSE4.1، SSE4.2، ABM و افزونه‌های مجموعه دستورالعمل 64\-bit است.) .IP \fBbdver2\fR 4 .IX Item "bdver2" پردازنده‌های مبتنی بر هستهٔ AMD Family 15h با پشتیبانی از مجموعه دستورالعمل x86\-64. (این گزینه ابرمجموعه‌ای از BMI، TBM، F16C، FMA، FMA4، AVX، XOP، LWP، AES، PCLMUL، CX16، MMX، SSE، SSE2، SSE3، SSE4A، SSSE3، SSE4.1، SSE4.2، ABM و افزونه‌های مجموعه دستورالعمل 64\-bit است.) .IP \fBbdver3\fR 4 .IX Item "bdver3" پردازنده‌های مبتنی بر هستهٔ AMD Family 15h با پشتیبانی از مجموعه دستورالعمل x86\-64. (این گزینه ابرمجموعه‌ای از BMI، TBM، F16C، FMA، FMA4، FSGSBASE، AVX، XOP، LWP، AES، PCLMUL، CX16، MMX، SSE، SSE2، SSE3، SSE4A، SSSE3، SSE4.1، SSE4.2، ABM و افزونه‌های مجموعه دستورالعمل 64\-bit است.) .IP \fBbdver4\fR 4 .IX Item "bdver4" پردازنده‌های مبتنی بر هستهٔ AMD Family 15h با پشتیبانی از مجموعه دستورالعمل x86\-64. (این گزینه ابرمجموعه‌ای از BMI، BMI2، TBM، F16C، FMA، FMA4، FSGSBASE، AVX، AVX2، XOP، LWP، AES، PCLMUL، CX16، MOVBE، MMX، SSE، SSE2، SSE3، SSE4A، SSSE3، SSE4.1، SSE4.2، ABM و افزونه‌های مجموعه دستورالعمل 64\-bit است.) .IP \fBznver1\fR 4 .IX Item "znver1" پردازنده‌های مبتنی بر هستهٔ AMD Family 17h با پشتیبانی از مجموعه دستورالعمل x86\-64. (این گزینه ابرمجموعه‌ای از BMI، BMI2، F16C، FMA، FSGSBASE، AVX، AVX2، ADCX، RDSEED، MWAITX، SHA، CLZERO، AES، PCLMUL، CX16، MOVBE، MMX، SSE، SSE2، SSE3، SSE4A، SSSE3، SSE4.1، SSE4.2، ABM، XSAVEC، XSAVES، CLFLUSHOPT، POPCNT و افزونه‌های مجموعه دستورالعمل 64\-bit است.) .IP \fBznver2\fR 4 .IX Item "znver2" پردازنده‌های مبتنی بر هستهٔ AMD Family 17h با پشتیبانی از مجموعه دستورالعمل x86\-64. (این گزینه ابرمجموعه‌ای از BMI، BMI2، CLWB، F16C، FMA، FSGSBASE، AVX، AVX2، ADCX، RDSEED، MWAITX، SHA، CLZERO، AES، PCLMUL، CX16، MOVBE، MMX، SSE، SSE2، SSE3، SSE4A، SSSE3، SSE4.1، SSE4.2، ABM، XSAVEC، XSAVES، CLFLUSHOPT، POPCNT، RDPID، WBNOINVD و افزونه‌های مجموعه دستورالعمل 64\-bit است.) .IP \fBznver3\fR 4 .IX Item "znver3" پردازنده‌های مبتنی بر هستهٔ AMD Family 19h با پشتیبانی از مجموعه دستورالعمل x86\-64. (این گزینه ابرمجموعه‌ای از BMI، BMI2، CLWB، F16C، FMA، FSGSBASE، AVX، AVX2، ADCX، RDSEED، MWAITX، SHA، CLZERO، AES، PCLMUL، CX16، MOVBE، MMX، SSE، SSE2، SSE3، SSE4A، SSSE3، SSE4.1، SSE4.2، ABM، XSAVEC، XSAVES، CLFLUSHOPT، POPCNT، RDPID، WBNOINVD، PKU، VPCLMULQDQ، VAES و افزونه‌های مجموعه دستورالعمل 64\-bit است.) .IP \fBznver4\fR 4 .IX Item "znver4" پردازنده‌های مبتنی بر هستهٔ AMD Family 19h با پشتیبانی از مجموعه دستورالعمل x86\-64. (این گزینه ابرمجموعه‌ای از BMI، BMI2، CLWB، F16C، FMA، FSGSBASE، AVX، AVX2، ADCX، RDSEED، MWAITX، SHA، CLZERO، AES، PCLMUL، CX16، MOVBE، MMX، SSE، SSE2، SSE3، SSE4A، SSSE3، SSE4.1، SSE4.2، ABM، XSAVEC، XSAVES، CLFLUSHOPT، POPCNT، RDPID، WBNOINVD، PKU، VPCLMULQDQ، VAES، AVX512F، AVX512DQ، AVX512IFMA، AVX512CD، AVX512BW، AVX512VL، AVX512BF16، AVX512VBMI، AVX512VBMI2، AVX512VNNI، AVX512BITALG، AVX512VPOPCNTDQ، GFNI و افزونه‌های مجموعه دستورالعمل 64\-bit است.) .IP \fBznver5\fR 4 .IX Item "znver5" پردازنده‌های مبتنی بر هستهٔ AMD Family 1ah با پشتیبانی از مجموعه دستورالعمل x86\-64. (این گزینه ابرمجموعه‌ای از BMI، BMI2، CLWB، F16C، FMA، FSGSBASE، AVX، AVX2، ADCX، RDSEED، MWAITX، SHA، CLZERO، AES، PCLMUL، CX16، MOVBE، MMX، SSE، SSE2، SSE3، SSE4A، SSSE3، SSE4.1، SSE4.2، ABM، XSAVEC، XSAVES، CLFLUSHOPT، POPCNT، RDPID، WBNOINVD، PKU، VPCLMULQDQ، VAES، AVX512F، AVX512DQ، AVX512IFMA، AVX512CD، AVX512BW، AVX512VL، AVX512BF16، AVX512VBMI، AVX512VBMI2، AVX512VNNI، AVX512BITALG، AVX512VPOPCNTDQ، GFNI، AVXVNNI، MOVDIRI، MOVDIR64B، AVX512VP2INTERSECT، PREFETCHI و افزونه‌های مجموعه دستورالعمل 64\-bit است.) .IP \fBbtver1\fR 4 .IX Item "btver1" پردازنده‌های مبتنی بر هسته‌های AMD Family 14h با پشتیبانی از مجموعه دستورالعمل x86\-64. (این گزینه ابرمجموعه‌ای از MMX، SSE، SSE2، SSE3، SSSE3، SSE4A، CX16، ABM و افزونه‌های مجموعه دستورالعمل 64\-bit است.) .IP \fBbtver2\fR 4 .IX Item "btver2" پردازنده‌های مبتنی بر هسته‌های AMD Family 16h با پشتیبانی از مجموعه دستورالعمل x86\-64. این شامل MOVBE، F16C، BMI، AVX، PCLMUL، AES، SSE4.2، SSE4.1، CX16، ABM، SSE4A، SSSE3، SSE3، SSE2، SSE، MMX و افزونه‌های مجموعه دستورالعمل 64\-bit می‌شود. .IP \fBwinchip\-c6\fR 4 .IX Item "winchip-c6" پردازندهٔ IDT WinChip C6، به همان روش i486 به همراه پشتیبانی اضافی از مجموعه دستورالعمل MMX با آن رفتار می‌شود. .IP \fBwinchip2\fR 4 .IX Item "winchip2" پردازندهٔ IDT WinChip 2، به همان روش i486 به همراه پشتیبانی اضافی از مجموعه دستورالعمل‌های MMX و 3DNow! با آن رفتار می‌شود. .IP \fBc3\fR 4 .IX Item "c3" پردازندهٔ VIA C3 با پشتیبانی از مجموعه دستورالعمل‌های MMX و 3DNow!. (هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.) .IP \fBc3\-2\fR 4 .IX Item "c3-2" پردازندهٔ VIA C3\-2 (Nehemiah/C5XL) با پشتیبانی از مجموعه دستورالعمل‌های MMX و SSE. (هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.) .IP \fBc7\fR 4 .IX Item "c7" پردازندهٔ VIA C7 (Esther) با پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2 و SSE3. (هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.) .IP \fBsamuel\-2\fR 4 .IX Item "samuel-2" پردازندهٔ VIA Eden Samuel 2 با پشتیبانی از مجموعه دستورالعمل‌های MMX و 3DNow!. (هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.) .IP \fBnehemiah\fR 4 .IX Item "nehemiah" پردازندهٔ VIA Eden Nehemiah با پشتیبانی از مجموعه دستورالعمل‌های MMX و SSE. (هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.) .IP \fBesther\fR 4 .IX Item "esther" پردازندهٔ VIA Eden Esther با پشتیبانی از مجموعه دستورالعمل‌های MMX، SSE، SSE2 و SSE3. (هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.) .IP \fBeden\-x2\fR 4 .IX Item "eden-x2" پردازندهٔ VIA Eden X2 با پشتیبانی از مجموعه دستورالعمل‌های x86\-64، MMX، SSE، SSE2 و SSE3. (هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.) .IP \fBeden\-x4\fR 4 .IX Item "eden-x4" پردازندهٔ VIA Eden X4 با پشتیبانی از مجموعه دستورالعمل‌های x86\-64، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX و AVX2. (هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.) .IP \fBnano\fR 4 .IX Item "nano" پردازندهٔ عمومی VIA Nano با پشتیبانی از مجموعه دستورالعمل‌های x86\-64، MMX، SSE، SSE2، SSE3 و SSSE3. (هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.) .IP \fBnano\-1000\fR 4 .IX Item "nano-1000" پردازندهٔ VIA Nano 1xxx با پشتیبانی از مجموعه دستورالعمل‌های x86\-64، MMX، SSE، SSE2، SSE3 و SSSE3. (هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.) .IP \fBnano\-2000\fR 4 .IX Item "nano-2000" پردازندهٔ VIA Nano 2xxx با پشتیبانی از مجموعه دستورالعمل‌های x86\-64، MMX، SSE، SSE2، SSE3 و SSSE3. (هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.) .IP \fBnano\-3000\fR 4 .IX Item "nano-3000" پردازندهٔ VIA Nano 3xxx با پشتیبانی از مجموعه دستورالعمل‌های x86\-64، MMX، SSE، SSE2، SSE3، SSSE3 و SSE4.1. (هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.) .IP \fBnano\-x2\fR 4 .IX Item "nano-x2" پردازندهٔ دو هسته‌ای VIA Nano Dual Core با پشتیبانی از مجموعه دستورالعمل‌های x86\-64، MMX، SSE، SSE2، SSE3، SSSE3 و SSE4.1. (هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.) .IP \fBnano\-x4\fR 4 .IX Item "nano-x4" پردازندهٔ چهار هسته‌ای VIA Nano Quad Core با پشتیبانی از مجموعه دستورالعمل‌های x86\-64، MMX، SSE، SSE2، SSE3، SSSE3 و SSE4.1. (هیچ زمان‌بندی‌ای برای این تراشه پیاده‌سازی نشده است.) .IP \fBlujiazui\fR 4 .IX Item "lujiazui" پردازندهٔ ZHAOXIN lujiazui با پشتیبانی از مجموعه دستورالعمل‌های x86\-64، MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، POPCNT، AES، PCLMUL، RDRND، XSAVE، XSAVEOPT، FSGSBASE، CX16، ABM، BMI، BMI2، FXSR و RDSEED. گرچه این پردازنده‌ها از AVX و F16C پشتیبانی می‌کنند، اما به دلایل کارایی توسط \f(CW\*(C`\-march=lujiazui\*(C'\fR فعال نشده‌اند. .IP \fByongfeng\fR 4 .IX Item "yongfeng" پردازندهٔ ZHAOXIN yongfeng با پشتیبانی از مجموعه دستورالعمل‌های x86\-64، MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، POPCNT، AES، PCLMUL، RDRND، XSAVE، XSAVEOPT، FSGSBASE، CX16، ABM، BMI، BMI2، F16C، FXSR، RDSEED، AVX2، FMA، SHA و LZCNT. .IP \fBshijidadao\fR 4 .IX Item "shijidadao" پردازندهٔ ZHAOXIN shijidadao با پشتیبانی از مجموعه دستورالعمل‌های x86\-64، MOVBE، MMX، SSE، SSE2، SSE3، SSSE3، SSE4.1، SSE4.2، AVX، POPCNT، AES، PCLMUL، RDRND، XSAVE، XSAVEOPT، FSGSBASE، CX16، ABM، BMI، BMI2، F16C، FXSR، RDSEED، AVX2، FMA، SHA و LZCNT. .IP \fBgeode\fR 4 .IX Item "geode" پردازندهٔ تعبیه‌شدهٔ AMD Geode با پشتیبانی از مجموعه دستورالعمل‌های MMX و 3DNow!. .RE .RS 4 .RE .IP \fB\-mtune=\fR\fIcpu\-type\fR 4 .IX Item "-mtune=cpu-type" همهٔ موارد قابل اعمال بر کد تولیدشده را به جز ABI و مجموعهٔ دستورالعمل‌های دردسترس، متناسب با \fIcpu\-type\fR تنظیم (tune) می‌کند. در حالی که انتخاب یک \fIcpu\-type\fR خاص، زمان‌بندی دستورالعمل‌ها را برای آن تراشهٔ به‌خصوص به‌درستی تنظیم می‌کند، کامپایلر کدی را که نتواند روی نوع ماشین پیش‌فرض اجرا شود تولید نمی‌کند، مگر اینکه از گزینهٔ \&\fB\-march=\fR\fIcpu\-type\fR استفاده کنید. برای نمونه، اگر GCC برای i686\-pc\-linux\-gnu پیکربندی شده باشد، آنگاه \fB\-mtune=pentium4\fR کدی تولید می‌کند که برای Pentium 4 بهینه‌سازی شده است، اما همچنان روی ماشین‌های i686 اجرا می‌شود. .Sp گزینه‌های مجاز برای \fIcpu\-type\fR همانند گزینه‌های \fB\-march\fR هستند. علاوه بر این، \fB\-mtune\fR از ۲ گزینهٔ اضافی برای \fIcpu\-type\fR پشتیبانی می‌کند: .RS 4.IP \fBgeneric\fR 4 .IX Item "generic" تولید کدی که برای رایج‌ترین پردازنده‌های IA32/AMD64/EM64T بهینه‌سازی شده است. اگر پردازنده‌ای را که کد شما قرار است روی آن اجرا شود می‌شناسید، باید به‌جای \&\fB\-mtune=generic\fR از گزینهٔ متناظر \fB\-mtune\fR یا \fB\-march\fR استفاده کنید. اما اگر دقیقاً نمی‌دانید کاربران برنامهٔ شما چه پردازنده‌ای خواهند داشت، باید از این گزینه استفاده کنید. .Sp با ورود پردازنده‌های جدیدتر به بازار، رفتار این گزینه تغییر خواهد کرد. بنابراین، اگر به نسخهٔ جدیدتری از GCC ارتقا دهید، تولید کد کنترل‌شده توسط این گزینه برای بازتاب پردازنده‌هایی که در زمان انتشار آن نسخه از GCC رایج‌تر هستند، تغییر خواهد کرد. .Sp گزینه‌ای به نام \fB\-march=generic\fR وجود ندارد زیرا \fB\-march\fR مجموعه دستورالعمل‌هایی را مشخص می‌کند که کامپایلر می‌تواند استفاده کند، و هیچ مجموعه دستورالعمل عمومی‌ای وجود ندارد که برای همهٔ پردازنده‌ها قابل اعمال باشد. در مقابل، \&\fB\-mtune\fR پردازنده‌ای (یا در این مورد، مجموعه‌ای از پردازنده‌ها) را مشخص می‌کند که کد برای آن بهینه‌سازی می‌شود. .IP \fBintel\fR 4 .IX Item "intel" تولید کدی که برای جدیدترین پردازنده‌های Intel بهینه‌سازی شده است؛ که در این نسخه از GCC، پردازنده‌های Haswell و Silvermont هستند. اگر پردازنده‌ای را که کد شما قرار است روی آن اجرا شود می‌شناسید، باید به‌جای \fB\-mtune=intel\fR از گزینهٔ متناظر \&\fB\-mtune\fR یا \fB\-march\fR استفاده کنید. اما اگر می‌خواهید برنامه‌تان هم روی Haswell و هم روی Silvermont عملکرد بهتری داشته باشد، باید از این گزینه استفاده کنید. .Sp با ورود پردازنده‌های جدید Intel به بازار، رفتار این گزینه تغییر خواهد کرد. بنابراین، اگر به نسخهٔ جدیدتری از GCC ارتقا دهید، تولید کد کنترل‌شده با این گزینه به‌گونه‌ای تغییر می‌کند تا جدیدترین پردازنده‌های Intel را در زمان انتشار آن نسخه از GCC منعکس کند. .Sp گزینه‌ای به نام \fB\-march=intel\fR وجود ندارد، زیرا \fB\-march\fR مجموعه دستورالعمل‌هایی را مشخص می‌کند که کامپایلر مجاز به استفاده از آن‌هاست، و هیچ مجموعه دستورالعمل مشترکی وجود ندارد که برای همهٔ پردازنده‌ها صدق کند. در مقابل، \&\fB\-mtune\fR پردازنده‌ای (یا در این مورد، مجموعه‌ای از پردازنده‌ها) را مشخص می‌کند که کد برای آن بهینه‌سازی می‌شود. .RE .RS 4 .RE .IP \fB\-mcpu=\fR\fIcpu\-type\fR 4 .IX Item "-mcpu=cpu-type" یک مترادف منسوخ‌شده برای \fB\-mtune\fR. .IP \fB\-mfpmath=\fR\fIunit\fR 4 .IX Item "-mfpmath=unit" تولید محاسبات ممیز شناور برای واحد انتخاب‌شدهٔ \fIunit\fR. گزینه‌های انتخابی برای \fIunit\fR عبارتند از: .RS 4 .IP \fB387\fR 4 .IX Item "387" استفاده از کمک‌پردازندهٔ ممیز شناور استاندارد 387 که در اکثر تراشه‌ها وجود دارد و در غیر این صورت شبیه‌سازی می‌شود. کدی که با این گزینه کامپایل شود تقریباً در همه‌جا اجرا می‌شود. نتایج موقت به‌جای دقت مشخص‌شده توسط نوع داده، با دقت ۸۰ بیتی محاسبه می‌شوند که در مقایسه با اکثر تراشه‌های دیگر به نتایج اندکی متفاوت منجر می‌گردد. برای توضیحات دقیق‌تر \fB\-ffloat\-store\fR را ببینید. .Sp این انتخاب پیش‌فرض برای مقصدهای غیر Darwin روی x86\-32 است. .IP \fBsse\fR 4 .IX Item "sse" استفاده از دستورالعمل‌های ممیز شناور اسکالر موجود در مجموعه دستورالعمل SSE. این مجموعه دستورالعمل توسط Pentium III و تراشه‌های جدیدتر، و در خط تولید AMD توسط تراشه‌های Athlon\-4، Athlon XP و Athlon MP پشتیبانی می‌شود. نسخهٔ پیشین مجموعه دستورالعمل SSE تنها از محاسبات با دقت یگانه پشتیبانی می‌کند؛ بنابراین، محاسبات با دقت مضاعف و دقت گسترش‌یافته همچنان با استفاده از 387 انجام می‌شوند. نسخهٔ بعدی، که فقط در Pentium 4 و تراشه‌های x86\-64 شرکت AMD وجود دارد، از محاسبات با دقت مضاعف نیز پشتیبانی می‌کند. .Sp برای کامپایلر x86\-32، برای فعال‌سازی افزونه‌های SSE و اثربخش کردن این گزینه باید از سوئیچ‌های \fB\-march=\fR\fIcpu\-type\fR، \fB\-msse\fR یا \fB\-msse2\fR استفاده کنید. برای کامپایلر x86\-64، این افزونه‌ها به‌طور پیش‌فرض فعال هستند. .Sp کد حاصل در اکثر موارد باید به مراتب سریع‌تر باشد و از مشکلات ناپایداری عددی کد 387 اجتناب کند، اما ممکن است برخی از کدهای موجود را که انتظار دارند متغیرهای موقت ۸۰ بیتی باشند، دچار مشکل کند. .Sp این انتخاب پیش‌فرض برای کامپایلر x86\-64، مقصدهای Darwin x86\-32، و انتخاب پیش‌فرض برای مقصدهای x86\-32 دارای مجموعه دستورالعمل SSE2 در هنگام فعال بودن \fB\-ffast\-math\fR است. .IP \fBsse,387\fR 4 .IX Item "sse,387" .PD 0 .IP \fBsse+387\fR 4 .IX Item "sse+387" .IP \fBboth\fR 4 .IX Item "both" .PD تلاش برای به‌کارگیری هم‌زمان هر دو مجموعه دستورالعمل. این کار در عمل تعداد ثبات‌های در دسترس و در تراشه‌های دارای واحدهای اجرای مجزا برای 387 و SSE، منابع اجرایی را نیز دو برابر می‌کند. از این گزینه با احتیاط استفاده کنید، زیرا هنوز آزمایشی است، چرا که تخصیص‌دهندهٔ ثبات GCC واحدهای عملیاتی مجزا را به خوبی مدل‌سازی نمی‌کند که منجر به عملکرد ناپایدار می‌شود. .RE .RS 4 .RE .IP \fB\-masm=\fR\fIdialect\fR 4 .IX Item "-masm=dialect" خروجی دادن دستورالعمل‌های اسمبلی با استفاده از گویشِ (\fIdialect\fR) انتخاب‌شده. همچنین تعیین می‌کند کدام گویش برای \f(CW\*(C`asm\*(C'\fR پایه و \f(CW\*(C`asm\*(C'\fR گسترش‌یافته به کار رود. گزینه‌های پشتیبانی‌شده (به ترتیب گویش) عبارتند از \fBatt\fR یا \fBintel\fR. پیش‌فرض \fBatt\fR است. سیستم‌عامل Darwin از \fBintel\fR پشتیبانی نمی‌کند. .IP \fB\-mieee\-fp\fR 4 .IX Item "-mieee-fp" .PD 0 .IP \fB\-mno\-ieee\-fp\fR 4 .IX Item "-mno-ieee-fp" .PD کنترل اینکه آیا کامپایلر از مقایسه‌های ممیز شناور IEEE استفاده کند یا خیر. این مقایسه‌ها حالتی را که نتیجهٔ یک مقایسه نامرتب (unordered) است، به درستی مدیریت می‌کنند. .IP \fB\-m80387\fR 4 .IX Item "-m80387" .PD 0 .IP \fB\-mhard\-float\fR 4 .IX Item "-mhard-float" .PD تولید خروجی حاوی دستورالعمل‌های 80387 برای ممیز شناور. .IP \fB\-mno\-80387\fR 4 .IX Item "-mno-80387" .PD 0 .IP \fB\-msoft\-float\fR 4 .IX Item "-msoft-float" .PD تولید خروجی حاوی فراخوانی‌های کتابخانه‌ای برای ممیز شناور. .Sp \&\fBهشدار:\fR کتابخانه‌های مورد نیاز بخشی از GCC نیستند. به‌طور معمول از امکانات کامپایلر C استاندارد سیستم استفاده می‌شود، اما این کار را نمی‌توان به‌طور مستقیم در کامپایل متقاطع (cross\-compilation) انجام داد. شما باید خودتان تمهیدات لازم را برای فراهم کردن توابع کتابخانه‌ای مناسب برای کامپایل متقاطع بیندیشید. .Sp در سیستم‌هایی که یک تابع، نتایج ممیز شناور را در پشتهٔ ثبات 80387 برمی‌گرداند، ممکن است حتی در صورت استفاده از \&\fB\-msoft\-float\fR نیز برخی از کدهای عملیاتی ممیز شناور تولید شوند. .IP \fB\-mno\-fp\-ret\-in\-387\fR 4 .IX Item "-mno-fp-ret-in-387" عدم استفاده از ثبات‌های FPU برای مقادیر بازگشتی توابع. .Sp قرارداد فراخوانی متداول به‌گونه‌ای است که توابع مقادیر نوع‌های \&\f(CW\*(C`float\*(C'\fR و \f(CW\*(C`double\*(C'\fR را حتی در صورت نبود FPU در یک ثبات FPU برمی‌گردانند. ایده این است که سیستم‌عامل باید یک FPU را شبیه‌سازی کند. .Sp گزینهٔ \fB\-mno\-fp\-ret\-in\-387\fR باعث می‌شود چنین مقادیری به‌جای آن در ثبات‌های معمولی CPU برگردانده شوند. .IP \fB\-mno\-fancy\-math\-387\fR 4 .IX Item "-mno-fancy-math-387" برخی از شبیه‌سازهای 387 از دستورالعمل‌های \f(CW\*(C`sin\*(C'\fR، \f(CW\*(C`cos\*(C'\fR و \&\f(CW\*(C`sqrt\*(C'\fR برای 387 پشتیبانی نمی‌کنند. برای جلوگیری از تولید این دستورالعمل‌ها این گزینه را مشخص کنید. این گزینه زمانی که \fB\-march\fR نشان دهد پردازندهٔ مقصد همیشه FPU دارد و بنابراین دستورالعمل نیازی به شبیه‌سازی ندارد، بی‌اثر می‌شود. این دستورالعمل‌ها تولید نمی‌شوند مگر اینکه از سوئیچ \&\fB\-funsafe\-math\-optimizations\fR نیز استفاده کنید. .IP \fB\-malign\-double\fR 4 .IX Item "-malign-double" .PD 0 .IP \fB\-mno\-align\-double\fR 4 .IX Item "-mno-align-double" .PD کنترل اینکه آیا GCC متغیرهای \f(CW\*(C`double\*(C'\fR، \f(CW\*(C`long double\*(C'\fR، و \&\f(CW\*(C`long long\*(C'\fR را روی مرز دو-کلمه‌ای تراز کند یا مرز یک-کلمه‌ای. تراز کردن متغیرهای \f(CW\*(C`double\*(C'\fR روی مرز دو-کلمه‌ای کدی تولید می‌کند که روی یک پردازندهٔ Pentium با صرف حافظهٔ بیشتر تا حدی سریع‌تر اجرا می‌شود. .Sp در x86\-64، گزینهٔ \fB\-malign\-double\fR به‌طور پیش‌فرض فعال است. .Sp \&\fBهشدار:\fR اگر از سوئیچ \fB\-malign\-double\fR استفاده کنید، ساختارهای حاوی انواع دادهٔ بالا به‌گونه‌ای متفاوت از مشخصات رابط باینری کاربردی (ABI) منتشرشده برای x86\-32 تراز می‌شوند و با ساختارهای موجود در کدهایی که بدون این سوئیچ کامپایل شده‌اند سازگاری باینری نخواهند داشت. .IP \fB\-m96bit\-long\-double\fR 4 .IX Item "-m96bit-long-double" .PD 0.IP \fB\-m128bit\-long\-double\fR 4 .IX Item "-m128bit-long-double" .PD این سوییچ‌ها اندازه نوع داده \f(CW\*(C`long double\*(C'\fR را کنترل می‌کنند. رابط باینری برنامه‌بردی (ABI) در x86\-32 اندازه آن را ۹۶ بیت تعیین می‌کند، بنابراین \fB\-m96bit\-long\-double\fR در حالت ۳۲ بیتی پیش‌فرض است. .Sp معماری‌های جدیدتر (Pentium و تازه‌تر) ترجیح می‌دهند \f(CW\*(C`long double\*(C'\fR روی یک مرز ۸ یا ۱۶ بایتی تراز شود. در آرایه‌ها یا ساختارهای منطبق بر ABI، این کار ممکن نیست. بنابراین تعیین \&\fB\-m128bit\-long\-double\fR با افزودن ۳۲ بیت صفر به‌صورت پدینگ به \f(CW\*(C`long double\*(C'\fR، آن را روی یک مرز ۱۶ بایتی تراز می‌کند. .Sp در کامپایلر x86\-64، گزینه \fB\-m128bit\-long\-double\fR انتخاب پیش‌فرض است، چرا که ABI آن مشخص می‌کند \f(CW\*(C`long double\*(C'\fR روی مرز ۱۶ بایتی تراز می‌شود. .Sp توجه داشته باشید که هیچ‌کدام از این گزینه‌ها دقت بیشتری نسبت به استاندارد ۸۰ بیتی x87 برای \f(CW\*(C`long double\*(C'\fR ارائه نمی‌دهند. .Sp \&\fBهشدار:\fR اگر مقدار پیش‌فرض را برای ABI مقصد خود بازنویسی کنید، این کار اندازه ساختارها و آرایه‌های حاوی متغیرهای \f(CW\*(C`long double\*(C'\fR را تغییر می‌دهد، و همچنین قرارداد فراخوانی توابع را برای توابعی که \&\f(CW\*(C`long double\*(C'\fR می‌پذیرند دستخوش دگرگونی می‌کند. از این رو، این توابع با کدهایی که بدون این سوییچ کامپایل شده‌اند سازگاری دودویی نخواهند داشت. .IP \fB\-mlong\-double\-64\fR 4 .IX Item "-mlong-double-64" .PD 0 .IP \fB\-mlong\-double\-80\fR 4 .IX Item "-mlong-double-80" .IP \fB\-mlong\-double\-128\fR 4 .IX Item "-mlong-double-128" .PD این سوییچ‌ها اندازه نوع \f(CW\*(C`long double\*(C'\fR را کنترل می‌کنند. اندازه ۶۴ بیتی، نوع \f(CW\*(C`long double\*(C'\fR را معادل نوع \f(CW\*(C`double\*(C'\fR قرار می‌دهد. این مقدار در کتابخانه ۳۲ بیتی Bionic C پیش‌فرض است. اندازه ۱۲۸ بیتی، نوع \f(CW\*(C`long double\*(C'\fR را معادل نوع \&\f(CW\*(C`_\|_float128\*(C'\fR می‌کند. این حالت نیز در کتابخانه ۶۴ بیتی Bionic C پیش‌فرض است. .Sp \&\fBهشدار:\fR اگر مقدار پیش‌فرض را برای ABI مقصد خود بازنویسی کنید، اندازه ساختارها و آرایه‌های حاوی متغیرهای \f(CW\*(C`long double\*(C'\fR تغییر می‌کند و همچنین قرارداد فراخوانی برای توابعی که \&\f(CW\*(C`long double\*(C'\fR می‌گیرند دگرگون می‌شود. بنابراین، آن‌ها با کدهایی که بدون این سوییچ کامپایل شده‌اند سازگاری دودویی نخواهند داشت. .IP \fB\-malign\-data=\fR\fItype\fR 4 .IX Item "-malign-data=type" نحوه تراز کردن متغیرها توسط GCC را کنترل می‌کند. مقادیر پشتیبانی‌شده برای \fItype\fR عبارتند از: \&\fBcompat\fR که از مقدار تراز افزایش‌یافته سازگار با GCC 4.8 و پیش از آن استفاده می‌کند، \fBabi\fR که از مقدار تراز تعیین‌شده توسط psABI بهره می‌برد، و \fBcacheline\fR که از مقدار تراز افزایش‌یافته برای همخوانی با اندازه خط حافظه نهان (cache line) استفاده می‌کند. مقدار پیش‌فرض \fBcompat\fR است. .IP \fB\-mlarge\-data\-threshold=\fR\fIthreshold\fR 4 .IX Item "-mlarge-data-threshold=threshold" هنگامی که \fB\-mcmodel=medium\fR یا \fB\-mcmodel=large\fR مشخص شده باشد، اشیاء داده بزرگ‌تر از \fIthreshold\fR در بخش‌های داده بزرگ (large data sections) قرار می‌گیرند. مقدار پیش‌فرض ۶۵۵۳۵ است. .IP \fB\-mrtd\fR 4 .IX Item "-mrtd" از یک قرارداد فراخوانی تابع متفاوت استفاده می‌کند که در آن، توابعی با تعداد مشخصی آرگومان، با دستور \f(CW\*(C`ret \fR\f(CInum\fR\f(CW\*(C'\fR بازمی‌گردند که هنگام بازگشت، آرگومان‌های آن‌ها را از پشته خارج (pop) می‌کند. این کار با بی‌نیاز کردن فراخواننده از خارج کردن آرگومان‌ها، یک دستورالعمل صرفه‌جویی می‌کند. .Sp می‌توانید با استفاده از مشخصه تابع \f(CW\*(C`stdcall\*(C'\fR مشخص کنید که یک تابع به‌صورت مجزا با این توالی فراخوانی صدا زده شود. همچنین می‌توانید با به‌کارگیری مشخصه تابع \&\f(CW\*(C`cdecl\*(C'\fR، گزینه \fB\-mrtd\fR را لغو کنید. .Sp \&\fBهشدار:\fR این قرارداد فراخوانی با قراردادی که معمولاً در Unix استفاده می‌شود ناسازگار است؛ بنابراین اگر نیاز به فراخوانی کتابخانه‌های کامپایل‌شده با کامپایلر Unix دارید، نمی‌توانید از آن استفاده کنید. .Sp همچنین، باید الگوی اولیه (prototype) تمام توابعی را که تعداد متغیری از آرگومان‌ها را دریافت می‌کنند (از جمله \f(CW\*(C`printf\*(C'\fR) فراهم کنید؛ در غیر این صورت کدهای نادرستی برای فراخوانی این توابع تولید می‌شود. .Sp علاوه بر این، اگر تابعی را با آرگومان‌های بیش از حد فراخوانی کنید، کد به شدت نادرستی تولید خواهد شد. (در حالت عادی، آرگومان‌های اضافه بدون مشکل نادیده گرفته می‌شوند.) .IP \fB\-mregparm=\fR\fInum\fR 4 .IX Item "-mregparm=num" تعداد ثبات‌های مورد استفاده برای ارسال آرگومان‌های عدد صحیح را کنترل می‌کند. به‌طور پیش‌فرض، هیچ ثباتی برای ارسال آرگومان‌ها استفاده نمی‌شود و حداکثر می‌توان از ۳ ثبات استفاده کرد. می‌توانید این رفتار را برای یک تابع خاص با استفاده از مشخصه تابع \f(CW\*(C`regparm\*(C'\fR کنترل کنید. .Sp \&\fBهشدار:\fR اگر از این سوییچ استفاده کنید و مقدار \&\fInum\fR غیرصفر باشد، باید تمام ماژول‌ها و کتابخانه‌ها را با همین مقدار بسازید. این امر شامل کتابخانه‌های سیستم و ماژول‌های راه‌اندازی (startup) نیز می‌شود. .IP \fB\-msseregparm\fR 4 .IX Item "-msseregparm" از قراردادهای ارسال ثبات SSE برای آرگومان‌ها و مقادیر بازگشتی از نوع float و double استفاده می‌کند. می‌توانید این رفتار را برای یک تابع خاص با استفاده از مشخصه تابع \f(CW\*(C`sseregparm\*(C'\fR کنترل کنید. .Sp \&\fBهشدار:\fR اگر از این سوییچ استفاده کنید، باید تمامی ماژول‌ها و کتابخانه‌ها را با همان مقدار بسازید. این مورد شامل کتابخانه‌های سیستم و ماژول‌های راه‌اندازی نیز می‌شود. .IP \fB\-mvect8\-ret\-in\-mem\fR 4 .IX Item "-mvect8-ret-in-mem" بردارهای ۸ بایتی را به جای ثبات‌های MMX، در حافظه بازمی‌گرداند. این گزینه در VxWorks پیش‌فرض است تا با ABI کامپایلرهای Sun Studio تا نسخه ۱۲ مطابقت داشته باشد. \fIتنها\fR زمانی از این گزینه استفاده کنید که نیاز به حفظ سازگاری با کدهای موجودِ تولیدشده توسط آن نسخه‌های قبلی کامپایلر یا نسخه‌های قدیمی‌تر GCC داشته باشید. .IP \fB\-mpc32\fR 4 .IX Item "-mpc32" .PD 0 .IP \fB\-mpc64\fR 4 .IX Item "-mpc64" .IP \fB\-mpc80\fR 4 .IX Item "-mpc80" .PD دقت ممیز شناور 80387 را روی ۳۲، ۶۴ یا ۸۰ بیت تنظیم می‌کند. هنگامی که \fB\-mpc32\fR مشخص شود، بخش مانتیس (significand) نتایج محاسبات ممیز شناور به ۲۴ بیت گرد می‌شود (دقت یگانه)؛ گزینه \fB\-mpc64\fR بخش مانتیس نتایج ممیز شناور را به ۵۳ بیت گرد می‌کند (دقت مضاعف) و گزینه \fB\-mpc80\fR مانتیس نتایج را به ۶۴ بیت گرد می‌کند (دقت مضاعف گسترش‌یافته) که مقدار پیش‌فرض است. هنگام استفاده از این گزینه، محاسبات ممیز شناور در دقت‌های بالاتر بدون تنظیم صریح کلمه کنترل FPU در دسترس برنامه‌نویس نخواهد بود. .Sp تنظیم گرد کردن محاسبات ممیز شناور به مقداری کمتر از ۸۰ بیتِ پیش‌فرض می‌تواند سرعت برخی برنامه‌ها را ۲٪ یا بیشتر افزایش دهد. توجه داشته باشید که برخی از کتابخانه‌های ریاضی فرض می‌کنند محاسبات ممیز شناور با دقت گسترش‌یافته (۸۰ بیتی) به‌طور پیش‌فرض فعال است؛ بنابراین اگر با استفاده از این گزینه دقت را به مقداری کمتر از دقت گسترش‌یافته کاهش دهید، توابع موجود در این کتابخانه‌ها ممکن است دچار افت شدید دقت شوند که معمولاً به دلیل پدیده «حذف فاجعه‌بار» (catastrophic cancellation) رخ می‌دهد. .IP \fB\-mdaz\-ftz\fR 4 .IX Item "-mdaz-ftz" پرچم‌های flush\-to\-zero (FTZ) و denormals\-are\-zero (DAZ) در ثبات MXCSR برای کنترل محاسبات ممیز شناور به کار می‌روند. دستورات SSE و AVX، شامل دستورات اسکالر و برداری، با فعال شدن پرچم‌های FTZ و DAZ هنگام مشخص شدن \fB\-mdaz\-ftz\fR می‌توانند کارایی بهتری داشته باشند. هنگامی که \fB\-mno\-daz\-ftz\fR یا \fB\-shared\fR مشخص شده باشد، پرچم‌های FTZ/DAZ را تنظیم نکنید؛ با این حال \fB\-mdaz\-ftz\fR حتی همراه با \fB\-shared\fR نیز این پرچم‌ها را تنظیم خواهد کرد. .IP \fB\-mstackrealign\fR 4 .IX Item "-mstackrealign" تراز کردن مجدد پشته در نقطه ورود. در معماری x86، گزینه \fB\-mstackrealign\fR پیش‌درآمد (prologue) و پس‌درآمد (epilogue) متفاوتی تولید می‌کند که در صورت لزوم، پشته زمان اجرا را مجدداً تراز می‌سازد. این امر از ادغام کدهای قدیمی که تراز پشته ۴ بایتی دارند با کدهای امروزی که تراز پشته ۱۶ بایتی را برای سازگاری با SSE رعایت می‌کنند، پشتیبانی می‌کند. همچنین مشخصه \f(CW\*(C`force_align_arg_pointer\*(C'\fR را ببینید که برای توابع به‌صورت مجزا قابل اعمال است. .IP \fB\-mpreferred\-stack\-boundary=\fR\fInum\fR 4 .IX Item "-mpreferred-stack-boundary=num" تلاش می‌کند مرز پشته را بر روی مرزی از ۲ به توان \fInum\fR بایت تراز نگه دارد. اگر \fB\-mpreferred\-stack\-boundary\fR تعیین نشده باشد، مقدار پیش‌فرض ۴ (۱۶ بایت یا ۱۲۸ بیت) است. .Sp \&\fBهشدار:\fR هنگام تولید کد برای معماری x86\-64 با غیرفعال بودن افزونه‌های SSE، می‌توان از \fB\-mpreferred\-stack\-boundary=3\fR برای تراز نگه داشتن پشته روی مرز ۸ بایتی استفاده کرد. از آنجا که رابط ABI در x86\-64 نیازمند تراز پشته ۱۶ بایتی است، این کار با ABI ناسازگار بوده و صرفاً برای استفاده در محیط‌های کنترل‌شده‌ای که فضای پشته در آن‌ها محدودیتی اساسی است در نظر گرفته شده است. اگر توابعی که با تراز ۱۶ بایتی پشته کامپایل شده‌اند (مانند توابع کتابخانه استاندارد) با پشته‌ای نامتراز فراخوانی شوند، این گزینه منجر به ایجاد کد نادرست خواهد شد. در این حالت، دستورات SSE ممکن است خطای وقفه دسترسی نامتراز به حافظه (misaligned memory access traps) ایجاد کنند. علاوه بر این، آرگومان‌های متغیر برای اشیاء تراز ۱۶ بایتی (شامل x87 long double و _\|_int128) به اشتباه مدیریت شده و نتایج نادرست به بار می‌آورند. شما باید تمامی ماژول‌ها، از جمله کتابخانه‌ها، کتابخانه‌های سیستم و ماژول‌های راه‌اندازی را با \&\fB\-mpreferred\-stack\-boundary=3\fR بسازید. .IP \fB\-mincoming\-stack\-boundary=\fR\fInum\fR 4 .IX Item "-mincoming-stack-boundary=num" فرض می‌کند پشته ورودی روی مرز ۲ به توان \fInum\fR بایت تراز شده است. اگر \fB\-mincoming\-stack\-boundary\fR تعیین نشود، مقدار مشخص‌شده توسط \fB\-mpreferred\-stack\-boundary\fR به کار می‌رود. .Sp روی Pentium و Pentium Pro، مقادیر \f(CW\*(C`double\*(C'\fR و \f(CW\*(C`long double\*(C'\fR باید روی مرز ۸ بایتی تراز شوند (گزینه \fB\-malign\-double\fR را ببینید)، در غیر این صورت افت کارایی محسوسی در زمان اجرا رخ خواهد داد. در Pentium III، نوع داده Streaming SIMD Extension (SSE) یعنی \f(CW\*(C`_\|_m128\*(C'\fR ممکن است در صورت عدم تراز ۱۶ بایتی به درستی عمل نکند. .Sp برای اطمینان از تراز مناسب این مقادیر روی پشته، مرز پشته باید به اندازه‌ای که هر مقدار ذخیره‌شده روی پشته نیاز دارد تراز باشد. علاوه بر این، هر تابع باید طوری تولید شود که تراز پشته را حفظ کند. بدین ترتیب، فراخوانی تابعی که با مرز پشته ترجیحی بالاتر کامپایل شده از درون تابعی که با مرز پشته ترجیحی پایین‌تر کامپایل شده است، به احتمال زیاد پشته را از تراز خارج می‌کند. توصیه می‌شود کتابخانه‌هایی که از توابع بازفراخوانی (callback) استفاده می‌کنند، همواره از تنظیم پیش‌فرض بهره ببرند. .Sp این تراز اضافی فضای پشته بیشتری مصرف می‌کند و عموماً حجم کد را افزایش می‌دهد. کدهایی که به مصرف فضای پشته حساس هستند، مانند سیستم‌های تعبیه‌شده (embedded systems) و هسته‌های سیستم‌عامل، ممکن است ترجیح دهند تراز مورد نظر را به \fB\-mpreferred\-stack\-boundary=2\fR کاهش دهند..IP \fB\-mmmx\fR 4 .IX Item "-mmmx" .PD 0 .IP \fB\-msse\fR 4 .IX Item "-msse" .IP \fB\-msse2\fR 4 .IX Item "-msse2" .IP \fB\-msse3\fR 4 .IX Item "-msse3" .IP \fB\-mssse3\fR 4 .IX Item "-mssse3" .IP \fB\-msse4\fR 4 .IX Item "-msse4" .IP \fB\-msse4a\fR 4 .IX Item "-msse4a" .IP \fB\-msse4.1\fR 4 .IX Item "-msse4.1" .IP \fB\-msse4.2\fR 4 .IX Item "-msse4.2" .IP \fB\-mavx\fR 4 .IX Item "-mavx" .IP \fB\-mavx2\fR 4 .IX Item "-mavx2" .IP \fB\-mavx512f\fR 4 .IX Item "-mavx512f" .IP \fB\-mavx512cd\fR 4 .IX Item "-mavx512cd" .IP \fB\-mavx512vl\fR 4 .IX Item "-mavx512vl" .IP \fB\-mavx512bw\fR 4 .IX Item "-mavx512bw" .IP \fB\-mavx512dq\fR 4 .IX Item "-mavx512dq" .IP \fB\-mavx512ifma\fR 4 .IX Item "-mavx512ifma" .IP \fB\-mavx512vbmi\fR 4 .IX Item "-mavx512vbmi" .IP \fB\-msha\fR 4 .IX Item "-msha" .IP \fB\-maes\fR 4 .IX Item "-maes" .IP \fB\-mpclmul\fR 4 .IX Item "-mpclmul" .IP \fB\-mclflushopt\fR 4 .IX Item "-mclflushopt" .IP \fB\-mclwb\fR 4 .IX Item "-mclwb" .IP \fB\-mfsgsbase\fR 4 .IX Item "-mfsgsbase" .IP \fB\-mptwrite\fR 4 .IX Item "-mptwrite" .IP \fB\-mrdrnd\fR 4 .IX Item "-mrdrnd" .IP \fB\-mf16c\fR 4 .IX Item "-mf16c" .IP \fB\-mfma\fR 4 .IX Item "-mfma" .IP \fB\-mpconfig\fR 4 .IX Item "-mpconfig" .IP \fB\-mwbnoinvd\fR 4 .IX Item "-mwbnoinvd" .IP \fB\-mfma4\fR 4 .IX Item "-mfma4" .IP \fB\-mprfchw\fR 4 .IX Item "-mprfchw" .IP \fB\-mrdpid\fR 4 .IX Item "-mrdpid" .IP \fB\-mrdseed\fR 4 .IX Item "-mrdseed" .IP \fB\-msgx\fR 4 .IX Item "-msgx" .IP \fB\-mxop\fR 4 .IX Item "-mxop" .IP \fB\-mlwp\fR 4 .IX Item "-mlwp" .IP \fB\-m3dnow\fR 4 .IX Item "-m3dnow" .IP \fB\-m3dnowa\fR 4 .IX Item "-m3dnowa" .IP \fB\-mpopcnt\fR 4 .IX Item "-mpopcnt" .IP \fB\-mabm\fR 4 .IX Item "-mabm" .IP \fB\-madx\fR 4 .IX Item "-madx" .IP \fB\-mbmi\fR 4 .IX Item "-mbmi" .IP \fB\-mbmi2\fR 4 .IX Item "-mbmi2" .IP \fB\-mlzcnt\fR 4 .IX Item "-mlzcnt" .IP \fB\-mfxsr\fR 4 .IX Item "-mfxsr" .IP \fB\-mxsave\fR 4 .IX Item "-mxsave" .IP \fB\-mxsaveopt\fR 4 .IX Item "-mxsaveopt" .IP \fB\-mxsavec\fR 4 .IX Item "-mxsavec" .IP \fB\-mxsaves\fR 4 .IX Item "-mxsaves" .IP \fB\-mrtm\fR 4 .IX Item "-mrtm" .IP \fB\-mhle\fR 4 .IX Item "-mhle" .IP \fB\-mtbm\fR 4 .IX Item "-mtbm" .IP \fB\-mmwaitx\fR 4 .IX Item "-mmwaitx" .IP \fB\-mclzero\fR 4 .IX Item "-mclzero" .IP \fB\-mpku\fR 4 .IX Item "-mpku" .IP \fB\-mavx512vbmi2\fR 4 .IX Item "-mavx512vbmi2" .IP \fB\-mavx512bf16\fR 4 .IX Item "-mavx512bf16" .IP \fB\-mavx512fp16\fR 4 .IX Item "-mavx512fp16" .IP \fB\-mgfni\fR 4 .IX Item "-mgfni" .IP \fB\-mvaes\fR 4 .IX Item "-mvaes" .IP \fB\-mwaitpkg\fR 4 .IX Item "-mwaitpkg" .IP \fB\-mvpclmulqdq\fR 4 .IX Item "-mvpclmulqdq" .IP \fB\-mavx512bitalg\fR 4 .IX Item "-mavx512bitalg" .IP \fB\-mmovdiri\fR 4 .IX Item "-mmovdiri" .IP \fB\-mmovdir64b\fR 4 .IX Item "-mmovdir64b" .IP \fB\-menqcmd\fR 4 .IX Item "-menqcmd" .IP \fB\-muintr\fR 4 .IX Item "-muintr" .IP \fB\-mtsxldtrk\fR 4 .IX Item "-mtsxldtrk" .IP \fB\-mavx512vpopcntdq\fR 4 .IX Item "-mavx512vpopcntdq" .IP \fB\-mavx512vp2intersect\fR 4 .IX Item "-mavx512vp2intersect" .IP \fB\-mavx512vnni\fR 4 .IX Item "-mavx512vnni" .IP \fB\-mavxvnni\fR 4 .IX Item "-mavxvnni" .IP \fB\-mcldemote\fR 4 .IX Item "-mcldemote" .IP \fB\-mserialize\fR 4 .IX Item "-mserialize" .IP \fB\-mamx\-tile\fR 4 .IX Item "-mamx-tile" .IP \fB\-mamx\-int8\fR 4 .IX Item "-mamx-int8" .IP \fB\-mamx\-bf16\fR 4 .IX Item "-mamx-bf16" .IP \fB\-mhreset\fR 4 .IX Item "-mhreset" .IP \fB\-mkl\fR 4 .IX Item "-mkl" .IP \fB\-mwidekl\fR 4 .IX Item "-mwidekl" .IP \fB\-mavxifma\fR 4 .IX Item "-mavxifma" .IP \fB\-mavxvnniint8\fR 4 .IX Item "-mavxvnniint8" .IP \fB\-mavxneconvert\fR 4 .IX Item "-mavxneconvert" .IP \fB\-mcmpccxadd\fR 4 .IX Item "-mcmpccxadd" .IP \fB\-mamx\-fp16\fR 4 .IX Item "-mamx-fp16" .IP \fB\-mprefetchi\fR 4 .IX Item "-mprefetchi" .IP \fB\-mraoint\fR 4 .IX Item "-mraoint" .IP \fB\-mamx\-complex\fR 4 .IX Item "-mamx-complex" .IP \fB\-mavxvnniint16\fR 4 .IX Item "-mavxvnniint16".IP \fB\-msm3\fR 4 .IX Item "-msm3" .IP \fB\-msha512\fR 4 .IX Item "-msha512" .IP \fB\-msm4\fR 4 .IX Item "-msm4" .IP \fB\-mapxf\fR 4 .IX Item "-mapxf" .IP \fB\-musermsr\fR 4 .IX Item "-musermsr" .IP \fB\-mavx10.1\fR 4 .IX Item "-mavx10.1" .IP \fB\-mavx10.1\-256\fR 4 .IX Item "-mavx10.1-256" .IP \fB\-mavx10.1\-512\fR 4 .IX Item "-mavx10.1-512" .IP \fB\-mavx10.2\fR 4 .IX Item "-mavx10.2" .IP \fB\-mamx\-avx512\fR 4 .IX Item "-mamx-avx512" .IP \fB\-mamx\-tf32\fR 4 .IX Item "-mamx-tf32" .IP \fB\-mamx\-transpose\fR 4 .IX Item "-mamx-transpose" .IP \fB\-mamx\-fp8\fR 4 .IX Item "-mamx-fp8" .IP \fB\-mmovrs\fR 4 .IX Item "-mmovrs" .IP \fB\-mamx\-movrs\fR 4 .IX Item "-mamx-movrs" .PD این سوئیچ‌ها استفاده از دستورالعمل‌ها را در مجموعه‌های دستورالعمل گسترش‌یافته MMX، SSE، AVX512CD، AVX512VL، AVX512BW، AVX512DQ، AVX512IFMA، AVX512VBMI، SHA، AES، PCLMUL، CLFLUSHOPT، CLWB، FSGSBASE، PTWRITE، RDRND، F16C، FMA، PCONFIG، WBNOINVD، FMA4، PREFETCHW، RDPID، RDSEED، SGX، XOP، LWP، 3DNow!، enhanced 3DNow!، POPCNT، ABM، ADX، BMI، BMI2، LZCNT، FXSR، XSAVE، XSAVEOPT، XSAVEC، XSAVES، RTM، HLE، TBM، MWAITX، CLZERO، PKU، AVX512VBMI2، GFNI، VAES، WAITPKG، VPCLMULQDQ، AVX512BITALG، MOVDIRI، MOVDIR64B، AVX512BF16، ENQCMD، AVX512VPOPCNTDQ، AVX512VNNI، SERIALIZE، UINTR، HRESET، AMXTILE، AMXINT8، AMXBF16، KL، WIDEKL، AVXVNNI، AVX512\-FP16، AVXIFMA، AVXVNNIINT8، AVXNECONVERT، CMPCCXADD، AMX\-FP16، PREFETCHI، RAOINT، AMX\-COMPLEX، AVXVNNIINT16، SM3، SHA512، SM4، APX_F، USER_MSR، AVX10.1، AVX10.2، AMX\-AVX512، AMX\-TF32، AMX\-TRANSPOSE، AMX\-FP8، MOVRS، AMX\-MOVRS یا CLDEMOTE فعال می‌کنند. هر یک دارای یک گزینه متناظر \fB\-mno\-\fR برای غیرفعال کردن استفاده از این دستورالعمل‌ها است. .Sp این افزونه‌ها همچنین به عنوان توابع توکار در دسترس هستند: برای جزئیات توابع فعال و غیرفعال‌شده توسط این سوئیچ‌ها، \&\fBx86 Built\-in Functions\fR را ببینید. .Sp توجه داشته باشید که \fB\-msse4\fR پشتیبانی از هر دو SSE4.1 و SSE4.2 را فعال می‌کند، در حالی که \fB\-mno\-sse4\fR این ویژگی‌ها را غیرفعال می‌سازد؛ هیچ‌یک از دو حالت گزینه بر پشتیبانی از SSE4A که به‌طور جداگانه توسط \&\fB\-msse4a\fR کنترل می‌شود، اثر نمی‌گذارد. .Sp برای تولید خودکار دستورالعمل‌های SSE/SSE2 از کد ممیز شناور (در مقایسه با دستورالعمل‌های 387)، \fB\-mfpmath=sse\fR را ببینید. .Sp کامپایلر GCC هنگام استفاده از \fB\-mavx\fR دستورالعمل‌های SSEx را سرکوب می‌کند. در عوض، در صورت نیاز دستورالعمل‌های جدید AVX یا معادل AVX را برای همه دستورالعمل‌های SSEx تولید می‌نماید. .Sp این گزینه‌ها به GCC امکان می‌دهند تا از این دستورالعمل‌های گسترش‌یافته در کد تولیدشده، حتی بدون \fB\-mfpmath=sse\fR استفاده کند. برنامه‌هایی که شناسایی زمان اجرای CPU را انجام می‌دهند، باید با استفاده از پرچم‌های مناسب، فایل‌های جداگانه‌ای را برای هر معماری پشتیبانی‌شده کامپایل کنند. به‌ویژه، فایلی که حاوی کد شناسایی پردازنده است باید بدون این گزینه‌ها کامپایل شود. .IP \fB\-mdump\-tune\-features\fR 4 .IX Item "-mdump-tune-features" این گزینه به GCC دستور می‌دهد تا نام ویژگی‌های تنظیم کارایی x86 و تنظیمات پیش‌فرض را تخلیه (dump) کند. این نام‌ها می‌توانند در \&\fB\-mtune\-ctrl=\fR\fIfeature\-list\fR استفاده شوند. .IP \fB\-mtune\-ctrl=\fR\fIfeature\-list\fR 4 .IX Item "-mtune-ctrl=feature-list" این گزینه برای کنترل دقیق ویژگی‌های تولید کد x86 استفاده می‌شود. \&\fIfeature\-list\fR فهرستی از نام‌های \fIfeature\fR است که با ویرگول از یکدیگر جدا شده‌اند. همچنین \&\fB\-mdump\-tune\-features\fR را ببینید. در صورت تعیین، اگر قبل از \fIfeature\fR علامت \fB^\fR نیامده باشد روشن می‌شود، در غیر این صورت خاموش خواهد شد. گزینه \&\fB\-mtune\-ctrl=\fR\fIfeature\-list\fR برای استفاده توسط توسعه‌دهندگان GCC در نظر گرفته شده است. استفاده از آن ممکن است منجر به مسیرهایی از کد شود که توسط آزمون‌ها پوشش داده نشده‌اند و بالقوه می‌تواند باعث خطاهای ICE کامپایلر یا خطاهای زمان اجرا شود. .IP \fB\-mno\-default\fR 4 .IX Item "-mno-default" این گزینه به GCC دستور می‌دهد تا همه ویژگی‌های قابل تنظیم را خاموش کند. همچنین \&\fB\-mtune\-ctrl=\fR\fIfeature\-list\fR و \fB\-mdump\-tune\-features\fR را ببینید. .IP \fB\-mcld\fR 4 .IX Item "-mcld" این گزینه به GCC دستور می‌دهد تا در مقدمه توابعی که از دستورالعمل‌های رشته‌ای استفاده می‌کنند، یک دستورالعمل \f(CW\*(C`cld\*(C'\fR درج کند. دستورالعمل‌های رشته‌ای برای انتخاب بین حالت افزایش خودکار یا کاهش خودکار به پرچم DF وابسته‌اند. در حالی که ABI تصریح می‌کند پرچم DF در بدو ورود به تابع پاک شود، برخی سیستم‌های عامل با پاک نکردن پرچم DF در توزیع‌کننده‌های استثنای خود، این مشخصه را نقض می‌کنند. گرداننده استثنا می‌تواند با پرچم DF تنظیم‌شده فراخوانی شود که هنگام استفاده از دستورالعمل‌های رشته‌ای منجر به حالت جهت‌گیری نادرست می‌گردد. این گزینه می‌تواند به‌طور پیش‌فرض بر روی اهداف ۳۲ بیتی x86 با پیکربندی GCC از طریق گزینه پیکربندی \fB\-\-enable\-cld\fR فعال شود. در این صورت، تولید دستورالعمل‌های \f(CW\*(C`cld\*(C'\fR را می‌توان با گزینه کامپایلر \fB\-mno\-cld\fR متوقف کرد. .IP \fB\-mvzeroupper\fR 4 .IX Item "-mvzeroupper" این گزینه به GCC دستور می‌دهد تا پیش از انتقال جریان کنترل به خارج از تابع، یک دستورالعمل \f(CW\*(C`vzeroupper\*(C'\fR صادر کند تا جریمه گذار از AVX به SSE به حداقل برسد و همچنین موارد توکار غیرضروری \f(CW\*(C`zeroupper\*(C'\fR حذف شوند. .IP \fB\-mprefer\-avx128\fR 4 .IX Item "-mprefer-avx128" این گزینه به GCC دستور می‌دهد تا در بردارساز خودکار، به‌جای دستورالعمل‌های ۲۵۶ بیتی AVX، از دستورالعمل‌های ۱۲۸ بیتی AVX استفاده کند. .IP \fB\-mprefer\-vector\-width=\fR\fIopt\fR 4 .IX Item "-mprefer-vector-width=opt" این گزینه به GCC دستور می‌دهد تا به‌جای پیش‌فرض روی بستر انتخاب‌شده، از پهنای بردار \fIopt\fR بیتی در دستورالعمل‌ها استفاده کند. .IP \fB\-mpartial\-vector\-fp\-math\fR 4 .IX Item "-mpartial-vector-fp-math" این گزینه GCC را قادر می‌سازد تا عملیات‌های ممیز شناور را که ممکن است بر مجموعه پرچم‌های وضعیت ممیز شناور در بردارهای جزئی تأثیر بگذارند، تولید کند؛ در جایی که عناصر بردار در بخش پایینی ثبات ۱۲۸ بیتی SSE قرار دارند. مگر اینکه \&\fB\-fno\-trapping\-math\fR مشخص شده باشد، کامپایلر با پاکسازی همه عملوندهای ورودی به گونه‌ای که در بخش بالایی استفاده‌نشده ثبات بردار صفر قرار گیرد، رفتار صحیح را تضمین می‌کند. توجه داشته باشید که با استفاده از توابع توکار یا اسمبلی درون‌خطی با آرگومان‌های بردار جزئی، مقادیر NaN، غیرعادی (denormal) یا نامعتبر می‌توانند به بخش بالایی بردار نشت کنند و در صورت برقراری \fB\-fno\-trapping\-math\fR، احتمالاً باعث مشکلات کارایی شوند. این مسائل را می‌توان با پاکسازی دستی بخش بالایی ثبات آرگومان بردار جزئی یا با استفاده از \fB\-mdaz\-ftz\fR برای تنظیم پرچم denormals\-are\-zero (DAZ) در ثبات MXCSR برطرف کرد. .Sp این گزینه به طور پیش‌فرض فعال است. .IP \fB\-mmove\-max=\fR\fIbits\fR 4 .IX Item "-mmove-max=bits" این گزینه به GCC دستور می‌دهد تا حداکثر تعداد بیت‌هایی را که می‌توان به‌طور کارآمد از حافظه به حافظه منتقل کرد، بر روی \fIbits\fR تنظیم کند. مقادیر معتبر \fIbits\fR شامل 128، 256 و 512 هستند. .IP \fB\-mstore\-max=\fR\fIbits\fR 4 .IX Item "-mstore-max=bits" این گزینه به GCC دستور می‌دهد تا حداکثر تعداد بیت‌هایی را که می‌توان به‌طور کارآمد در حافظه ذخیره کرد، بر روی \fIbits\fR تنظیم کند. مقادیر معتبر \fIbits\fR شامل 128، 256 و 512 هستند. .RS 4 .IP \fBnone\fR 4 .IX Item "none" هیچ محدودیت اضافی فراتر از آنچه توسط بستر انتخاب‌شده تعریف شده است، به GCC اعمال نمی‌شود. .IP \fB128\fR 4 .IX Item "128" ترجیح پهنای بردار ۱۲۸ بیتی برای دستورالعمل‌ها. .IP \fB256\fR 4 .IX Item "256" ترجیح پهنای بردار ۲۵۶ بیتی برای دستورالعمل‌ها. .IP \fB512\fR 4 .IX Item "512" ترجیح پهنای بردار ۵۱۲ بیتی برای دستورالعمل‌ها. .RE .RS 4 .RE .IP \fB\-mnoreturn\-no\-callee\-saved\-registers\fR 4 .IX Item "-mnoreturn-no-callee-saved-registers" این گزینه توابع دارای ویژگی \f(CW\*(C`noreturn\*(C'\fR یا مشخص‌کننده \&\f(CW\*(C`_Noreturn\*(C'\fR را با ذخیره نکردن ثبات‌های callee\-saved استفاده‌شده در تابع (به جز ثبات \f(CW\*(C`BP\*(C'\fR) در مقدمه تابع، بهینه‌سازی می‌کند. این گزینه می‌تواند در اشکال‌زدایی فراخواننده تابع \&\f(CW\*(C`noreturn\*(C'\fR یا هر تابع دیگری در سطوح بالاتر پشته فراخوانی اختلال ایجاد کند، بنابراین به‌طور پیش‌فرض فعال نیست. .IP \fB\-mcx16\fR 4 .IX Item "-mcx16" این گزینه به GCC امکان می‌دهد تا در کد ۶۴ بیتی، دستورالعمل‌های \f(CW\*(C`CMPXCHG16B\*(C'\fR را برای پیاده‌سازی عملیات مقایسه و تبدیل روی اشیاء ۱۲۸ بیتی هم‌تراز با ۱۶ بایت تولید کند. این امر برای به‌روزرسانی‌های اتمیک ساختارهای داده‌ای که اندازه آن‌ها از یک کلمه ماشین فراتر می‌رود، مفید است. کامپایلر از این دستورالعمل برای پیاده‌سازی \&\fB_\|_sync Builtins\fR استفاده می‌کند. با این حال، برای \&\fB_\|_atomic Builtins\fR که روی اعداد صحیح ۱۲۸ بیتی کار می‌کنند، همواره از یک فراخوانی کتابخانه‌ای استفاده می‌شود. .IP \fB\-msahf\fR 4 .IX Item "-msahf" این گزینه تولید دستورالعمل‌های \f(CW\*(C`SAHF\*(C'\fR را در کد ۶۴ بیتی فعال می‌کند. پردازنده‌های اولیه Intel Pentium 4 دارای پشتیبانی Intel 64، پیش از معرفی گام Pentium 4 G1 در دسامبر ۲۰۰۵، فاقد دستورالعمل‌های \f(CW\*(C`LAHF\*(C'\fR و \f(CW\*(C`SAHF\*(C'\fR بودند که توسط AMD64 پشتیبانی می‌شوند. این‌ها به‌ترتیب دستورالعمل‌های بارگذاری و ذخیره‌سازی برای برخی پرچم‌های وضعیت هستند. در حالت ۶۴ بیتی، دستورالعمل \f(CW\*(C`SAHF\*(C'\fR برای بهینه‌سازی توابع توکار \f(CW\*(C`fmod\*(C'\fR، \&\f(CW\*(C`drem\*(C'\fR و \f(CW\*(C`remainder\*(C'\fR استفاده می‌شود؛ برای جزئیات، \fBOther Builtins\fR را ببینید..IP \fB\-mmovbe\fR 4 .IX Item "-mmovbe" این گزینه استفاده از دستورالعمل \f(CW\*(C`movbe\*(C'\fR را برای بهینه‌سازی جابه‌جایی بایت‌های موجودیت‌های چهار و هشت بایتی فعال می‌کند. .IP \fB\-mshstk\fR 4 .IX Item "-mshstk" گزینهٔ \fB\-mshstk\fR توابع توکار پشتهٔ سایه (shadow stack) از فناوری Control\-flow Enforcement Technology (CET) در x86 را فعال می‌کند. .IP \fB\-mcrc32\fR 4 .IX Item "-mcrc32" این گزینه توابع توکار \f(CW\*(C`_\|_builtin_ia32_crc32qi\*(C'\fR، \&\f(CW\*(C`_\|_builtin_ia32_crc32hi\*(C'\fR، \f(CW\*(C`_\|_builtin_ia32_crc32si\*(C'\fR و \&\f(CW\*(C`_\|_builtin_ia32_crc32di\*(C'\fR را برای تولید دستورالعمل ماشین \f(CW\*(C`crc32\*(C'\fR فعال می‌کند. .IP \fB\-mmwait\fR 4 .IX Item "-mmwait" این گزینه توابع توکار \f(CW\*(C`_\|_builtin_ia32_monitor\*(C'\fR و \f(CW\*(C`_\|_builtin_ia32_mwait\*(C'\fR را برای تولید دستورالعمل‌های ماشین \f(CW\*(C`monitor\*(C'\fR و \&\f(CW\*(C`mwait\*(C'\fR فعال می‌کند. .IP \fB\-mrecip\fR 4 .IX Item "-mrecip" این گزینه استفاده از دستورالعمل‌های \f(CW\*(C`RCPSS\*(C'\fR و \f(CW\*(C`RSQRTSS\*(C'\fR (و نسخه‌های برداری‌شدهٔ آن‌ها \f(CW\*(C`RCPPS\*(C'\fR و \f(CW\*(C`RSQRTPS\*(C'\fR) همراه با یک مرحلهٔ اضافی نیوتن\-رافسون (Newton\-Raphson) جهت افزایش دقت به جای \f(CW\*(C`DIVSS\*(C'\fR و \f(CW\*(C`SQRTSS\*(C'\fR (و نسخه‌های برداری‌شدهٔ آن‌ها) را برای آرگومان‌های ممیز شناور با دقت یگانه فعال می‌کند. این دستورالعمل‌ها تنها زمانی تولید می‌شوند که \fB\-funsafe\-math\-optimizations\fR همراه با \&\fB\-ffinite\-math\-only\fR و \fB\-fno\-trapping\-math\fR فعال باشد. توجه داشته باشید که هرچند توان عملیاتی این توالی بالاتر از توان عملیاتی دستورالعمل‌های غیرمعکوس است، اما ممکن است دقت این توالی تا ۲ ulp کاهش یابد (به‌عنوان مثال، معکوس ۱٫۰ برابر است با ۰٫۹۹۹۹۹۹۹۴). .Sp توجه داشته باشید که GCC عبارت \f(CW\*(C`1.0f/sqrtf(\fR\f(CIx\fR\f(CW)\*(C'\fR را در قالب \f(CW\*(C`RSQRTSS\*(C'\fR (یا \f(CW\*(C`RSQRTPS\*(C'\fR) از قبل همراه با \fB\-ffast\-math\fR (یا ترکیب گزینه‌های فوق) پیاده‌سازی می‌کند و نیازی به \fB\-mrecip\fR ندارد. .Sp همچنین توجه داشته باشید که GCC توالی فوق را با مرحلهٔ اضافی نیوتن\-رافسون برای تقسیم برداری‌شدهٔ اعشاری یگانه و \f(CWsqrtf(\fR\f(CIx\fR\f(CW)\fR برداری‌شده از قبل با \fB\-ffast\-math\fR (یا ترکیب گزینه‌های فوق) صادر می‌کند و نیازی به \fB\-mrecip\fR ندارد. .IP \fB\-mrecip=\fR\fIopt\fR 4 .IX Item "-mrecip=opt" این گزینه تعیین می‌کند کدام دستورالعمل‌های تخمین معکوس می‌توانند استفاده شوند. \fIopt\fR فهرستی از گزینه‌هاست که با کاما از هم جدا شده‌اند، و می‌تواند برای معکوس کردن حالت با یک \fB!\fR پیشوند شود: .RS 4 .IP \fBall\fR 4 .IX Item "all" فعال‌سازی تمام دستورالعمل‌های تخمین. .IP \fBdefault\fR 4 .IX Item "default" فعال‌سازی دستورالعمل‌های پیش‌فرض، معادل با \fB\-mrecip\fR. .IP \fBnone\fR 4 .IX Item "none" غیرفعال‌سازی تمام دستورالعمل‌های تخمین، معادل با \fB\-mno\-recip\fR. .IP \fBdiv\fR 4 .IX Item "div" فعال‌سازی تقریب برای تقسیم اسکالر. .IP \fBvec\-div\fR 4 .IX Item "vec-div" فعال‌سازی تقریب برای تقسیم برداری‌شده. .IP \fBsqrt\fR 4 .IX Item "sqrt" فعال‌سازی تقریب برای ریشهٔ دوم اسکالر. .IP \fBvec\-sqrt\fR 4 .IX Item "vec-sqrt" فعال‌سازی تقریب برای ریشهٔ دوم برداری‌شده. .RE .RS 4 .Sp بنابراین، به‌عنوان مثال، \fB\-mrecip=all,!sqrt\fR تمام تقریب‌های معکوس را به جز ریشهٔ دوم فعال می‌کند. .RE .IP \fB\-mveclibabi=\fR\fItype\fR 4 .IX Item "-mveclibabi=type" نوع ABI مورد استفاده برای برداری‌سازی توابع درونی (intrinsics) با استفاده از یک کتابخانهٔ خارجی را تعیین می‌کند. مقادیر پشتیبانی‌شده برای \fItype\fR عبارت‌اند از \fBsvml\fR برای کتابخانهٔ ریاضی بردار کوتاه Intel، گزینهٔ \fBaocl\fR برای کتابخانهٔ ریاضی (LibM) از AMD Optimizing CPU Libraries (AOCL) و \fBacml\fR برای کتابخانهٔ ریاضی هستهٔ AMD که پشتیبانی از آن به پایان رسیده است (و AOCL\-LibM جانشین آن است). برای استفاده از این گزینه، باید هم \fB\-ftree\-vectorize\fR و هم \&\fB\-funsafe\-math\-optimizations\fR فعال باشند، و یک کتابخانهٔ سازگار با ABI مربوط به SVML یا ACML در زمان پیوند مشخص شود. .Sp در حال حاضر GCC فراخوانی‌هایی به \f(CW\*(C`vmldExp2\*(C'\fR، \f(CW\*(C`vmldLn2\*(C'\fR، \&\f(CW\*(C`vmldLog102\*(C'\fR، \f(CW\*(C`vmldPow2\*(C'\fR، \f(CW\*(C`vmldTanh2\*(C'\fR، \f(CW\*(C`vmldTan2\*(C'\fR، \&\f(CW\*(C`vmldAtan2\*(C'\fR، \f(CW\*(C`vmldAtanh2\*(C'\fR، \f(CW\*(C`vmldCbrt2\*(C'\fR، \f(CW\*(C`vmldSinh2\*(C'\fR، \&\f(CW\*(C`vmldSin2\*(C'\fR، \f(CW\*(C`vmldAsinh2\*(C'\fR، \f(CW\*(C`vmldAsin2\*(C'\fR، \f(CW\*(C`vmldCosh2\*(C'\fR، \&\f(CW\*(C`vmldCos2\*(C'\fR، \f(CW\*(C`vmldAcosh2\*(C'\fR، \f(CW\*(C`vmldAcos2\*(C'\fR، \f(CW\*(C`vmlsExp4\*(C'\fR، \&\f(CW\*(C`vmlsLn4\*(C'\fR، \f(CW\*(C`vmlsLog104\*(C'\fR، \f(CW\*(C`vmlsPow4\*(C'\fR، \f(CW\*(C`vmlsTanh4\*(C'\fR، \&\f(CW\*(C`vmlsTan4\*(C'\fR، \f(CW\*(C`vmlsAtan4\*(C'\fR، \f(CW\*(C`vmlsAtanh4\*(C'\fR، \f(CW\*(C`vmlsCbrt4\*(C'\fR، \&\f(CW\*(C`vmlsSinh4\*(C'\fR، \f(CW\*(C`vmlsSin4\*(C'\fR، \f(CW\*(C`vmlsAsinh4\*(C'\fR، \f(CW\*(C`vmlsAsin4\*(C'\fR، \&\f(CW\*(C`vmlsCosh4\*(C'\fR، \f(CW\*(C`vmlsCos4\*(C'\fR، \f(CW\*(C`vmlsAcosh4\*(C'\fR و \f(CW\*(C`vmlsAcos4\*(C'\fR را برای نوع تابع متناظر در صورت استفاده از \fB\-mveclibabi=svml\fR، \&\f(CW\*(C`amd_vrs4_acosf\*(C'\fR، \f(CW\*(C`amd_vrs16_acosf\*(C'\fR، \f(CW\*(C`amd_vrd8_asin\*(C'\fR، \&\f(CW\*(C`amd_vrs4_asinf\*(C'\fR، \f(CW\*(C`amd_vrs8_asinf\*(C'\fR، \f(CW\*(C`amd_vrs16_asinf\*(C'\fR، \&\f(CW\*(C`amd_vrd2_atan\*(C'\fR، \f(CW\*(C`amd_vrd8_atan\*(C'\fR، \f(CW\*(C`amd_vrs4_atanf\*(C'\fR، \&\f(CW\*(C`amd_vrs8_atanf\*(C'\fR، \f(CW\*(C`amd_vrs16_atanf\*(C'\fR، \f(CW\*(C`amd_vrd2_cos\*(C'\fR، \&\f(CW\*(C`amd_vrd4_cos\*(C'\fR، \f(CW\*(C`amd_vrd8_cos\*(C'\fR، \f(CW\*(C`amd_vrs4_cosf\*(C'\fR، \&\f(CW\*(C`amd_vrs8_cosf\*(C'\fR، \f(CW\*(C`amd_vrs16_cosf\*(C'\fR، \f(CW\*(C`amd_vrs4_coshf\*(C'\fR، \&\f(CW\*(C`amd_vrs8_coshf\*(C'\fR، \f(CW\*(C`amd_vrd2_erf\*(C'\fR، \f(CW\*(C`amd_vrd4_erf\*(C'\fR، \&\f(CW\*(C`amd_vrd8_erf\*(C'\fR، \f(CW\*(C`amd_vrs4_erff\*(C'\fR، \f(CW\*(C`amd_vrs8_erff\*(C'\fR، \&\f(CW\*(C`amd_vrs16_erff\*(C'\fR، \f(CW\*(C`amd_vrd2_exp\*(C'\fR، \f(CW\*(C`amd_vrd4_exp\*(C'\fR، \&\f(CW\*(C`amd_vrd8_exp\*(C'\fR، \f(CW\*(C`amd_vrs4_expf\*(C'\fR، \f(CW\*(C`amd_vrs8_expf\*(C'\fR، \&\f(CW\*(C`amd_vrs16_expf\*(C'\fR، \f(CW\*(C`amd_vrd2_exp10\*(C'\fR، \f(CW\*(C`amd_vrs4_exp10f\*(C'\fR، \&\f(CW\*(C`amd_vrd2_exp2\*(C'\fR، \f(CW\*(C`amd_vrd4_exp2\*(C'\fR، \f(CW\*(C`amd_vrd8_exp2\*(C'\fR، \&\f(CW\*(C`amd_vrs4_exp2f\*(C'\fR، \f(CW\*(C`amd_vrs8_exp2f\*(C'\fR، \f(CW\*(C`amd_vrs16_exp2f\*(C'\fR، \&\f(CW\*(C`amd_vrs4_expm1f\*(C'\fR، \f(CW\*(C`amd_vrd2_log\*(C'\fR، \f(CW\*(C`amd_vrd4_log\*(C'\fR، \&\f(CW\*(C`amd_vrd8_log\*(C'\fR، \f(CW\*(C`amd_vrs4_logf\*(C'\fR، \f(CW\*(C`amd_vrs8_logf\*(C'\fR، \&\f(CW\*(C`amd_vrs16_logf\*(C'\fR، \f(CW\*(C`amd_vrd2_log10\*(C'\fR، \f(CW\*(C`amd_vrs4_log10f\*(C'\fR، \&\f(CW\*(C`amd_vrs8_log10f\*(C'\fR، \f(CW\*(C`amd_vrs16_log10f\*(C'\fR، \f(CW\*(C`amd_vrd2_log1p\*(C'\fR، \&\f(CW\*(C`amd_vrs4_log1pf\*(C'\fR، \f(CW\*(C`amd_vrd2_log2\*(C'\fR، \f(CW\*(C`amd_vrd4_log2\*(C'\fR، \&\f(CW\*(C`amd_vrd8_log2\*(C'\fR، \f(CW\*(C`amd_vrs4_log2f\*(C'\fR، \f(CW\*(C`amd_vrs8_log2f\*(C'\fR، \&\f(CW\*(C`amd_vrs16_log2f\*(C'\fR، \f(CW\*(C`amd_vrd2_pow\*(C'\fR، \f(CW\*(C`amd_vrd4_pow\*(C'\fR، \&\f(CW\*(C`amd_vrd8_pow\*(C'\fR، \f(CW\*(C`amd_vrs4_powf\*(C'\fR، \f(CW\*(C`amd_vrs8_powf\*(C'\fR، \&\f(CW\*(C`amd_vrs16_powf\*(C'\fR، \f(CW\*(C`amd_vrd2_sin\*(C'\fR، \f(CW\*(C`amd_vrd4_sin\*(C'\fR، \&\f(CW\*(C`amd_vrd8_sin\*(C'\fR، \f(CW\*(C`amd_vrs4_sinf\*(C'\fR، \f(CW\*(C`amd_vrs8_sinf\*(C'\fR، \&\f(CW\*(C`amd_vrs16_sinf\*(C'\fR، \f(CW\*(C`amd_vrd2_tan\*(C'\fR، \f(CW\*(C`amd_vrd4_tan\*(C'\fR، \&\f(CW\*(C`amd_vrd8_tan\*(C'\fR، \f(CW\*(C`amd_vrs16_tanf\*(C'\fR، \f(CW\*(C`amd_vrs4_tanhf\*(C'\fR، \&\f(CW\*(C`amd_vrs8_tanhf\*(C'\fR و \f(CW\*(C`amd_vrs16_tanhf\*(C'\fR را برای نوع تابع متناظر در صورت استفاده از \fB\-mveclibabi=aocl\fR، و همچنین \f(CW\*(C`_\|_vrd2_sin\*(C'\fR، \&\f(CW\*(C`_\|_vrd2_cos\*(C'\fR، \f(CW\*(C`_\|_vrd2_exp\*(C'\fR، \f(CW\*(C`_\|_vrd2_log\*(C'\fR، \f(CW\*(C`_\|_vrd2_log2\*(C'\fR، \&\f(CW\*(C`_\|_vrd2_log10\*(C'\fR، \f(CW\*(C`_\|_vrs4_sinf\*(C'\fR، \f(CW\*(C`_\|_vrs4_cosf\*(C'\fR، \&\f(CW\*(C`_\|_vrs4_expf\*(C'\fR، \f(CW\*(C`_\|_vrs4_logf\*(C'\fR، \f(CW\*(C`_\|_vrs4_log2f\*(C'\fR، \&\f(CW\*(C`_\|_vrs4_log10f\*(C'\fR و \f(CW\*(C`_\|_vrs4_powf\*(C'\fR را برای نوع تابع متناظر در صورت استفاده از \fB\-mveclibabi=acml\fR صادر می‌کند. .IP \fB\-mabi=\fR\fIname\fR 4 .IX Item "-mabi=name" تولید کد برای قرارداد فراخوانی (calling convention) تعیین‌شده. مقادیر مجاز عبارت‌اند از \fBsysv\fR برای ABI مورد استفاده در GNU/Linux و سایر سیستم‌ها، و \&\fBms\fR برای ABI مایکروسافت. حالت پیش‌فرض، استفاده از ABI مایکروسافت هنگام هدف‌گیری Microsoft Windows، و SysV ABI در سایر سیستم‌ها است. می‌توان این رفتار را برای توابع خاص با استفاده از ویژگی‌های تابع \&\f(CW\*(C`ms_abi\*(C'\fR و \f(CW\*(C`sysv_abi\*(C'\fR کنترل کرد. .IP \fB\-mforce\-indirect\-call\fR 4 .IX Item "-mforce-indirect-call" اجبار کردن تمام فراخوانی‌های تابع به صورت غیرمستقیم. این گزینه هنگام استفاده از Intel Processor Trace که در آن اطلاعات زمان‌بندی دقیق‌تری برای فراخوانی‌های تابع تولید می‌شود، مفید است. .IP \fB\-mmanual\-endbr\fR 4 .IX Item "-mmanual-endbr" درج دستورالعمل ENDBR در ورودی تابع تنها از طریق ویژگی تابع \f(CW\*(C`cf_check\*(C'\fR. این گزینه در صورت استفاده همراه با گزینهٔ \fB\-fcf\-protection=branch\fR جهت کنترل درج ENDBR در ورودی تابع سودمند است. .IP \fB\-mcet\-switch\fR 4 .IX Item "-mcet-switch" به‌طور پیش‌فرض، سنجش‌گری CET در دستورهای switch که از جدول پرش (jump table) استفاده می‌کنند خاموش است و ردیابی شاخهٔ غیرمستقیم غیرفعال است. از آنجا که جدول‌های پرش در حافظهٔ فقط‌خواندنی ذخیره می‌شوند، این امر منجر به از بین رفتن مستقیم مقاوم‌سازی امنیتی نمی‌شود. اما اگر اندیس جدول پرش توسط مهاجم کنترل شود، پرش غیرمستقیم ممکن است توسط CET محدود نشود. این گزینه سنجش‌گری CET را روشن می‌کند تا ردیابی شاخهٔ غیرمستقیم را برای دستورهای switch با جدول پرش فعال سازد، که منجر به دسترسی‌پذیر شدن اهداف پرش از طریق هر پرش غیرمستقیمی می‌شود. .IP \fB\-mcall\-ms2sysv\-xlogues\fR 4 .IX Item "-mcall-ms2sysv-xlogues" به دلیل تفاوت‌ها در ABIهای ۶۴ بیتی، هر تابع مایکروسافت ABI که تابعی با System V ABI را فراخوانی می‌کند باید ثبات‌های RSI، RDI و XMM6\-15 را به عنوان تخریب‌شده (clobbered) در نظر بگیرد. به‌طور پیش‌فرض، کد لازم برای ذخیره و بازیابی این ثبات‌ها به صورت درون‌خطی (inline) صادر می‌شود که منجر به پیش‌درآمدها (prologues) و پس‌درآمدهای (epilogues) نسبتاً طولانی خواهد شد. استفاده از \&\fB\-mcall\-ms2sysv\-xlogues\fR پیش‌درآمدها و پس‌درآمدهایی را صادر می‌کند که از کدهای واسط (stubs) در بخش ایستا از libgcc برای انجام این ذخیره و بازیابی‌ها استفاده می‌کنند، و در نتیجه اندازهٔ تابع را به بهای چند دستورالعمل اضافی کاهش می‌دهد. .IP \fB\-mtls\-dialect=\fR\fItype\fR 4 .IX Item "-mtls-dialect=type" تولید کد برای دسترسی به حافظهٔ محلی رشته (thread\-local storage) با استفاده از قراردادهای \fBgnu\fR یا \&\fBgnu2\fR. قرارداد \fBgnu\fR پیش‌فرضِ محافظه‌کارانه است؛ \&\fBgnu2\fR کارآمدتر است، اما ممکن است نیازمندی‌های زمان کامپایل و زمان اجرایی را تحمیل کند که در تمام سیستم‌ها برآورده نشوند. .IP \fB\-mpush\-args\fR 4 .IX Item "-mpush-args" .PD 0 .IP \fB\-mno\-push\-args\fR 4 .IX Item "-mno-push-args" .PD استفاده از عملیات‌های PUSH برای ذخیرهٔ پارامترهای ارسالی. این روش کوتاه‌تر و معمولاً به همان سرعتِ روش استفاده از عملیات‌های SUB/MOV است و به‌طور پیش‌فرض فعال می‌باشد. در برخی موارد غیرفعال کردن آن ممکن است به دلیل بهبود زمان‌بندی و کاهش وابستگی‌ها، کارایی را افزایش دهد..IP \fB\-maccumulate\-outgoing\-args\fR 4 .IX Item "-maccumulate-outgoing-args" در صورت فعال بودن، بیشینهٔ فضای مورد نیاز برای آرگومان‌های خروجی در پرولوگ تابع (function prologue) محاسبه می‌شود. این کار روی اکثر پردازنده‌های امروزی به دلیل کاهش وابستگی‌ها، بهبود زمان‌بندی و کاهش مصرف پشته در حالتی که مرز ترجیحی پشته برابر با ۲ نباشد، سریع‌تر است. عیب آن، افزایش چشمگیر اندازهٔ کد است. این سوئیچ متضمن \fB\-mno\-push\-args\fR است. .IP \fB\-mthreads\fR 4 .IX Item "-mthreads" پشتیبانی از مدیریت استثنای امن از نظر نخ‌ها (thread\-safe) در MinGW. برنامه‌هایی که به مدیریت استثنای thread\-safe وابسته‌اند باید تمام کد را با گزینهٔ \&\fB\-mthreads\fR کامپایل و پیوند (link) کنند. در زمان کامپایل، \&\fB\-mthreads\fR ماکروی \&\fB\-D_MT\fR را تعریف می‌کند؛ هنگام پیوند نیز کتابخانهٔ کمکی نخ ویژهٔ \&\fB\-lmingwthrd\fR را پیوند می‌دهد که داده‌های مدیریت استثنای اختصاصی هر نخ را پاک‌سازی می‌کند. .IP \fB\-mms\-bitfields\fR 4 .IX Item "-mms-bitfields" .PD 0 .IP \fB\-mno\-ms\-bitfields\fR 4 .IX Item "-mno-ms-bitfields" .PD فعال/غیرفعال کردن چیدمان میدان‌بیتی (bit\-field) سازگار با کامپایلر بومی Microsoft Windows. .Sp اگر \f(CW\*(C`packed\*(C'\fR روی یک ساختار به کار رود یا از میدان‌های بیتی استفاده شود، ممکن است ABI مایکروسافت ساختار را متفاوت از حالت معمول GCC چیدمان کند. به‌ویژه هنگام انتقال داده‌های فشرده (packed) بین توابعی که با GCC کامپایل شده‌اند و کامپایلر بومی مایکروسافت (خواه از طریق فراخوانی تابع یا داده‌های درون یک فایل)، ممکن است دسترسی به هر دو قالب ضروری باشد. .Sp این گزینه به صورت پیش‌فرض برای مقصدهای Microsoft Windows فعال است. این رفتار را می‌توان به صورت محلی با استفاده از صفت‌های متغیر یا نوع نیز کنترل کرد. برای اطلاعات بیشتر، \fBx86 Variable Attributes\fR و \fBx86 Type Attributes\fR را ببینید. .Sp الگوریتم چیدمان ساختار مایکروسافت، به استثنای بسته‌بندی میدان‌های بیتی، نسبتاً ساده است. فاصله‌گذاری (padding) و ترازسازی (alignment) اعضای ساختارها و اینکه آیا یک میدان‌بیتی می‌تواند از مرز یک واحد ذخیره‌سازی عبور کند یا خیر، با این قوانین تعیین می‌شود: .RS 4 .IP "۱. اعضای ساختار به همان ترتیبی که اعلان شده‌اند، به طور متوالی ذخیره می‌شوند:" 4 .IX Item "1. Structure members are stored sequentially in the order in which they are" اولین عضو کمترین آدرس حافظه و آخرین عضو بیشترین آدرس را خواهد داشت. .IP "۲. هر شیء داده نیاز به یک الزام تراز دارد. الزام تراز برای همهٔ داده‌ها" 4 .IX Item "2. Every data object has an alignment requirement. The alignment requirement" به جز ساختارها، unionها و آرایه‌ها، برابر با اندازهٔ شیء یا اندازهٔ بسته‌بندی فعلی است (که با صفت \&\f(CW\*(C`aligned\*(C'\fR یا دستور کاربردی \&\f(CW\*(C`pack\*(C'\fR مشخص می‌شود)، هر کدام که کمتر باشد. برای ساختارها، unionها و آرایه‌ها، الزام تراز برابر با بزرگ‌ترین الزام تراز میان اعضای آن است. به هر شیء یک آفست تخصیص می‌یابد به طوری که: .Sp .Vb 1 \& offset % alignment_requirement == 0 .Ve .IP "۳. میدان‌های بیتی مجاور در یک واحد تخصیص ۱، ۲، یا ۴ بایتی بسته‌بندی می‌شوند" 4 .IX Item "3. Adjacent bit-fields are packed into the same 1-, 2-, or 4-byte allocation" اگر نوع‌های صحیح دارای اندازهٔ یکسان باشند و میدان‌بیتی بعدی بدون عبور از مرز تعیین‌شده توسط الزامات تراز مشترک میدان‌های بیتی، در واحد تخصیص فعلی جا بگیرد. .RE .RS 4 .Sp کامپایلر MSVC میدان‌های بیتی با طول صفر را به روش‌های زیر تفسیر می‌کند: .IP "۱. اگر یک میدان‌بیتی با طول صفر بین دو میدان‌بیتی درج شود که به طور معمول" 4 .IX Item "1. If a zero-length bit-field is inserted between two bit-fields that" ادغام می‌شوند، آن میدان‌های بیتی ادغام نخواهند شد. .Sp برای مثال: .Sp .Vb 6 \& struct \& { \& unsigned long bf_1 : 12; \& unsigned long : 0; \& unsigned long bf_2 : 12; \& } t1; .Ve .Sp اندازهٔ \f(CW\*(C`t1\*(C'\fR با وجود میدان‌بیتی با طول صفر برابر با ۸ بایت است. اگر این میدان‌بیتی با طول صفر حذف می‌شد، اندازهٔ \f(CW\*(C`t1\*(C'\fR برابر با ۴ بایت بود. .ie n .IP "۲. اگر یک میدان‌بیتی با طول صفر پس از یک میدان‌بیتی مانند ""foo"" درج شود و" 4 .el .IP "۲. اگر یک میدان‌بیتی با طول صفر پس از یک میدان‌بیتی مانند \f(CWfoo\fR درج شود و" 4 .IX Item "2. If a zero-length bit-field is inserted after a bit-field, foo, and the" تراز میدان‌بیتی با طول صفر از عضوی که پس از آن می‌آید (\f(CW\*(C`bar\*(C'\fR) بزرگ‌تر باشد، \f(CW\*(C`bar\*(C'\fR مطابق با نوع میدان‌بیتی با طول صفر تراز می‌شود. .Sp برای مثال: .Sp .Vb 6 \& struct \& { \& char foo : 4; \& short : 0; \& char bar; \& } t2; \& \& struct \& { \& char foo : 4; \& short : 0; \& double bar; \& } t3; .Ve .Sp برای \f(CW\*(C`t2\*(C'\fR، عضو \f(CW\*(C`bar\*(C'\fR به جای آفست ۱ در آفست ۲ قرار می‌گیرد. بر این اساس، اندازهٔ \f(CW\*(C`t2\*(C'\fR برابر با ۴ است. برای \f(CW\*(C`t3\*(C'\fR، میدان‌بیتی با طول صفر بر تراز \f(CW\*(C`bar\*(C'\fR یا در نتیجه اندازهٔ ساختار تأثیری نمی‌گذارد. .Sp با در نظر گرفتن این موضوع، توجه به نکات زیر حائز اهمیت است: .RS 4 .IP "۱. اگر یک میدان‌بیتی با طول صفر پس از یک میدان‌بیتی معمولی بیاید، نوع" 4 .IX Item "1. If a zero-length bit-field follows a normal bit-field, the type of the" میدان‌بیتی با طول صفر ممکن است بر تراز کل ساختار تأثیر بگذارد. برای مثال، \f(CW\*(C`t2\*(C'\fR اندازه‌ای برابر با ۴ بایت دارد، زیرا میدان‌بیتی با طول صفر پس از یک میدان‌بیتی معمولی آمده و از نوع short است. .IP "۲. حتی اگر پس از یک میدان‌بیتی با طول صفر، میدان‌بیتی معمولی نیامده باشد، باز هم" 4 .IX Item "2. Even if a zero-length bit-field is not followed by a normal bit-field, it may" ممکن است بر تراز ساختار تأثیر بگذارد: .Sp .Vb 5 \& struct \& { \& char foo : 6; \& long : 0; \& } t4; .Ve .Sp در اینجا، \f(CW\*(C`t4\*(C'\fR مقدار ۴ بایت فضا اشغال می‌کند. .RE .RS 4 .RE .IP "۳. میدان‌های بیتی با طول صفر که پس از اعضای غیر میدان‌بیتی می‌آیند نادیده گرفته می‌شوند:" 4 .IX Item "3. Zero-length bit-fields following non-bit-field members are ignored:" .Vb 6 \& struct \& { \& char foo; \& long : 0; \& char bar; \& } t5; .Ve .Sp در اینجا، \f(CW\*(C`t5\*(C'\fR مقدار ۲ بایت فضا اشغال می‌کند. .RE .RS 4 .RE .IP \fB\-mno\-align\-stringops\fR 4 .IX Item "-mno-align-stringops" مقصد عملیات رشته‌ای درون‌خطی‌شده (inlined) را تراز نمی‌کند. این سوئیچ اندازهٔ کد را کاهش می‌دهد و در مواردی که مقصد از قبل تراز شده باشد اما GCC از آن مطلع نباشد، کارایی را بهبود می‌بخشد. .IP \fB\-minline\-all\-stringops\fR 4 .IX Item "-minline-all-stringops" به‌طور پیش‌فرض، GCC عملیات رشته‌ای را فقط زمانی درون‌خطی می‌کند که مشخص باشد مقصد حداقل روی یک مرز ۴ بایتی تراز است. این گزینه درون‌خطی‌سازی بیشتری را ممکن می‌سازد و اندازهٔ کد را افزایش می‌دهد، اما ممکن است کارایی کدهایی را که به \f(CW\*(C`memcpy\*(C'\fR و \f(CW\*(C`memset\*(C'\fR سریع برای طول‌های کوتاه وابسته‌اند بهبود بخشد. این گزینه همچنین بسط درون‌خطی \f(CW\*(C`strlen\*(C'\fR را برای تمامی ترازهای اشاره‌گر فعال می‌کند. .IP \fB\-minline\-stringops\-dynamically\fR 4 .IX Item "-minline-stringops-dynamically" برای عملیات رشته‌ای با اندازهٔ نامشخص، از بررسی‌های زمان اجرا به همراه کد درون‌خطی برای بلوک‌های کوچک و فراخوانی کتابخانه‌ای برای بلوک‌های بزرگ استفاده می‌کند. .IP \fB\-mstringop\-strategy=\fR\fIalg\fR 4 .IX Item "-mstringop-strategy=alg" اکتشاف (heuristic) تصمیم‌گیری داخلی را برای انتخاب الگوریتم خاص مورد استفاده جهت درون‌خطی‌سازی عملیات رشته‌ای لغو می‌کند. مقادیر مجاز برای \fIalg\fR عبارتند از: .RS 4 .IP \fBrep_byte\fR 4 .IX Item "rep_byte" .PD 0 .IP \fBrep_4byte\fR 4 .IX Item "rep_4byte" .IP \fBrep_8byte\fR 4 .IX Item "rep_8byte" .PD بسط با استفاده از پیشوند \f(CW\*(C`rep\*(C'\fR در i386 با اندازهٔ مشخص‌شده..IP \fBbyte_loop\fR 4 .IX Item "byte_loop" .PD 0 .IP \fBloop\fR 4 .IX Item "loop" .IP \fBunrolled_loop\fR 4 .IX Item "unrolled_loop" .PD به یک حلقهٔ درون‌خطی باز می‌شود. .IP \fBlibcall\fR 4 .IX Item "libcall" همواره از فراخوانی کتابخانه‌ای استفاده می‌کند. .RE .RS 4 .RE .IP \fB\-mmemcpy\-strategy=\fR\fIstrategy\fR 4 .IX Item "-mmemcpy-strategy=strategy" اکتشاف (heuristic) تصمیم‌گیری داخلی را برای تعیین این‌که آیا \f(CW\*(C`_\|_builtin_memcpy\*(C'\fR باید درون‌خطی شود و هنگام مشخص بودن اندازهٔ مورد انتظار عملیات رونوشت، از چه الگوریتم درون‌خطی استفاده گردد، لغو می‌کند. \fIstrategy\fR فهرستی جداشده با کاما از سه‌گانه‌های \fIalg\fR:\fImax_size\fR:\fIdest_align\fR است. \&\fIalg\fR در \fB\-mstringop\-strategy\fR مشخص می‌شود، و \fImax_size\fR حداکثر اندازه به بایت را تعیین می‌کند که الگوریتم درون‌خطی \fIalg\fR با آن مجاز است. برای آخرین سه‌گانه، مقدار \fImax_size\fR باید \f(CW\-1\fR باشد. مقادیر \fImax_size\fR سه‌گانه‌ها در فهرست باید به ترتیب صعودی مشخص شوند. کمترین اندازه به بایت برای \&\fIalg\fR برای نخستین سه‌گانه برابر \f(CW0\fR و برای سه‌گانه‌های بعدی برابر \f(CW\*(C`\fR\f(CImax_size\fR\f(CW + 1\*(C'\fR از بازهٔ پیشین است. .IP \fB\-mmemset\-strategy=\fR\fIstrategy\fR 4 .IX Item "-mmemset-strategy=strategy" این گزینه مشابه \fB\-mmemcpy\-strategy=\fR است، با این تفاوت که باز شدن \&\f(CW\*(C`_\|_builtin_memset\*(C'\fR را کنترل می‌کند. .IP \fB\-momit\-leaf\-frame\-pointer\fR 4 .IX Item "-momit-leaf-frame-pointer" اشاره‌گر فریم (frame pointer) را در توابع برگ (leaf functions) درون یک ثبات نگه نمی‌دارد. این کار از دستورالعمل‌های ذخیره، برپاسازی و بازیابی اشاره‌گرهای فریم جلوگیری کرده و یک ثبات اضافی را در توابع برگ در دسترس قرار می‌دهد. گزینهٔ \&\fB\-fomit\-leaf\-frame\-pointer\fR اشاره‌گر فریم را برای توابع برگ حذف می‌کند که ممکن است اشکال‌زدایی را دشوارتر سازد. .IP \fB\-mtls\-direct\-seg\-refs\fR 4 .IX Item "-mtls-direct-seg-refs" .PD 0 .IP \fB\-mno\-tls\-direct\-seg\-refs\fR 4 .IX Item "-mno-tls-direct-seg-refs" .PD کنترل می‌کند که آیا متغیرهای TLS می‌توانند با آفست‌هایی از ثبات سگمنت TLS (\f(CW%gs\fR برای ۳۲ بیتی، \f(CW%fs\fR برای ۶۴ بیتی) مورد دسترسی قرار گیرند، یا این‌که باید اشاره‌گر پایهٔ رشته افزوده شود. معتبر بودن یا نبودن این مورد بستگی به سیستم‌عامل دارد و این‌که آیا سگمنت را برای پوشش دادن کل ناحیهٔ TLS نگاشت می‌کند یا خیر. .Sp برای سیستم‌هایی که از کتابخانهٔ GNU C استفاده می‌کنند، مقدار پیش‌فرض روشن است. .IP \fB\-msse2avx\fR 4 .IX Item "-msse2avx" .PD 0 .IP \fB\-mno\-sse2avx\fR 4 .IX Item "-mno-sse2avx" .PD مشخص می‌کند که اسمبلر باید دستورالعمل‌های SSE را با پیشوند VEX کدگذاری کند. گزینهٔ \fB\-mavx\fR این مورد را به‌طور پیش‌فرض روشن می‌کند. .IP \fB\-mfentry\fR 4 .IX Item "-mfentry" .PD 0 .IP \fB\-mno\-fentry\fR 4 .IX Item "-mno-fentry" .PD اگر پروفایل‌سازی فعال باشد (\fB\-pg\fR)، فراخوانی شمارندهٔ پروفایل‌سازی را پیش از پیش‌درآمد (prologue) قرار می‌دهد. نکته: در معماری‌های x86، مشخصهٔ \f(CW\*(C`ms_hook_prologue\*(C'\fR در حال حاضر برای \fB\-mfentry\fR و \fB\-pg\fR امکان‌پذیر نیست. .IP \fB\-mrecord\-mcount\fR 4 .IX Item "-mrecord-mcount" .PD 0 .IP \fB\-mno\-record\-mcount\fR 4 .IX Item "-mno-record-mcount" .PD اگر پروفایل‌سازی فعال باشد (\fB\-pg\fR)، یک بخش _\|_mcount_loc تولید می‌کند که شامل اشاره‌گرهایی به هر فراخوانی پروفایل‌سازی است. این گزینه برای وصله کردن (patching) خودکار فراخوانی‌ها به داخل و خارج سودمند است. .IP \fB\-mnop\-mcount\fR 4 .IX Item "-mnop-mcount" .PD 0 .IP \fB\-mno\-nop\-mcount\fR 4 .IX Item "-mno-nop-mcount" .PD اگر پروفایل‌سازی فعال باشد (\fB\-pg\fR)، فراخوانی‌های توابع پروفایل‌سازی را به‌صورت NOP تولید می‌کند. این ویژگی زمانی سودمند است که قرار باشد بعداً به‌طور پویا وصله شوند. این گزینه احتمالاً تنها همراه با \&\fB\-mrecord\-mcount\fR سودمند خواهد بود. .IP \fB\-minstrument\-return=\fR\fItype\fR 4 .IX Item "-minstrument-return=type" خروج تابع را در توابع ابزارگذاری‌شده با \-pg و \-mfentry با فراخوانی تابع مشخص‌شده ابزارگذاری می‌کند. این گزینه تنها بازگشت‌های واقعی منتهی به ret را ابزارگذاری می‌کند، نه فراخوانی‌های هم‌سطح (sibling calls) منتهی به jump را. انواع معتبر عبارتند از \fInone\fR برای ابزارگذاری نکردن، \fIcall\fR برای ایجاد یک فراخوانی به _\|_return_\|_، یا \fInop5\fR برای تولید یک nop با ۵ بایت. .IP \fB\-mrecord\-return\fR 4 .IX Item "-mrecord-return" .PD 0 .IP \fB\-mno\-record\-return\fR 4 .IX Item "-mno-record-return" .PD یک بخش _\|_return_loc تولید می‌کند که به تمام کدهای ابزارگذاری بازگشت اشاره دارد. .IP \fB\-mfentry\-name=\fR\fIname\fR 4 .IX Item "-mfentry-name=name" نام نماد _\|_fentry_\|_ را که هنگام ورود به تابع برای توابع \-pg و \-mfentry فراخوانی می‌شود تنظیم می‌کند. .IP \fB\-mfentry\-section=\fR\fIname\fR 4 .IX Item "-mfentry-section=name" نام بخش را برای ضبط فراخوانی‌های \-mrecord\-mcount تنظیم می‌کند (پیش‌فرض _\|_mcount_loc). .IP \fB\-mskip\-rax\-setup\fR 4 .IX Item "-mskip-rax-setup" .PD 0 .IP \fB\-mno\-skip\-rax\-setup\fR 4 .IX Item "-mno-skip-rax-setup" .PD هنگام تولید کد برای معماری x86\-64 در حالی که افزونه‌های SSE غیرفعال هستند، می‌توان از \fB\-mskip\-rax\-setup\fR برای صرف‌نظر از راه‌اندازی ثبات RAX، در صورتی که هیچ آرگومان متغیری در ثبات‌های برداری منتقل نشود، استفاده کرد. .Sp \&\fBهشدار:\fR از آن‌جا که ثبات RAX برای جلوگیری از ذخیرهٔ غیرضروری ثبات‌های برداری در پشته هنگام ارسال آرگومان‌های متغیر استفاده می‌شود، پیامدهای این گزینه آن است که توابع فراخوانی‌شده ممکن است مقداری از فضای پشته را هدر دهند، رفتار نادرست داشته باشند یا به مکانی تصادفی بپرند. نسخه‌های GCC 4.4 یا جدیدتر صرف‌نظر از مقدار ثبات RAX، این مشکلات را ندارند. .IP \fB\-m8bit\-idiv\fR 4 .IX Item "-m8bit-idiv" .PD 0 .IP \fB\-mno\-8bit\-idiv\fR 4 .IX Item "-mno-8bit-idiv" .PD در برخی پردازنده‌ها، مانند Intel Atom، تقسیم عدد صحیح بدون علامت ۸ بیتی بسیار سریع‌تر از تقسیم عدد صحیح ۳۲ بیتی/۶۴ بیتی است. این گزینه یک بررسی زمان اجرا تولید می‌کند. اگر هم مقسوم و هم مقسوم‌علیه در محدودهٔ 0 تا 255 باشند، به جای تقسیم عدد صحیح ۳۲ بیتی/۶۴ بیتی، از تقسیم عدد صحیح بدون علامت ۸ بیتی استفاده می‌شود. .IP \fB\-mavx256\-split\-unaligned\-load\fR 4 .IX Item "-mavx256-split-unaligned-load" .PD 0 .IP \fB\-mavx256\-split\-unaligned\-store\fR 4 .IX Item "-mavx256-split-unaligned-store" .PD عملیات بارگذاری (load) و ذخیره‌سازی (store) ۳۲ بایتی ترازنشدهٔ AVX را تقسیم می‌کند. .IP \fB\-mstack\-protector\-guard=\fR\fIguard\fR 4 .IX Item "-mstack-protector-guard=guard" .PD 0 .IP \fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR 4 .IX Item "-mstack-protector-guard-reg=reg" .IP \fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR 4 .IX Item "-mstack-protector-guard-offset=offset" .IP \fB\-mstack\-protector\-guard\-symbol=\fR\fIsymbol\fR 4 .IX Item "-mstack-protector-guard-symbol=symbol" .PD کد محافظت از پشته را با استفاده از قناری در \fIguard\fR تولید می‌کند. مکان‌های پشتیبانی‌شده عبارتند از \fBglobal\fR برای قناری سراسری یا \fBtls\fR برای قناری به‌ازای هر رشته در بلوک TLS (پیش‌فرض). این گزینه تنها زمانی اثر دارد که \&\fB\-fstack\-protector\fR یا \fB\-fstack\-protector\-all\fR مشخص شده باشد. .Sp با انتخاب مورد دوم، گزینه‌های \&\fB\-mstack\-protector\-guard\-reg=\fR\fIreg\fR و \&\fB\-mstack\-protector\-guard\-offset=\fR\fIoffset\fR علاوه بر این مشخص می‌کنند که کدام ثبات سگمنت (\f(CW%fs\fR یا \f(CW%gs\fR) به عنوان ثبات پایه برای خواندن قناری، و از چه آفستی نسبت به آن ثبات پایه استفاده شود. مقدار پیش‌فرض برای این‌ها همان است که در ABI مربوطه مشخص شده است. .Sp \&\fB\-mstack\-protector\-guard\-symbol=\fR\fIsymbol\fR آفست را با ارجاع به یک نماد برای قناری در بلوک TLS بازنویسی (override) می‌کند. .IP \fB\-mgeneral\-regs\-only\fR 4 .IX Item "-mgeneral-regs-only" کدی تولید می‌کند که تنها از ثبات‌های همه‌منظوره استفاده می‌کند. این کار مانع از آن می‌شود که کامپایلر از ثبات‌های ممیز شناور، برداری، ماسک و کران (bound) استفاده کند. .IP \fB\-mrelax\-cmpxchg\-loop\fR 4 .IX Item "-mrelax-cmpxchg-loop" هنگام انتشار یک حلقهٔ مقایسه و جا‌به‌جایی (compare-and-swap) برای \fB_\|_sync Builtins\fR و \fB_\|_atomic Builtins\fR که فاقد دستورالعمل بومی هستند، با اعمال یک بارگذاری اتمی پیش از دستورالعمل \f(CW\*(C`CMPXCHG\*(C'\fR و استفاده از دستورالعمل \f(CW\*(C`PAUSE\*(C'\fR جهت صرفه‌جویی در مصرف توان پردازنده هنگام راه‌اندازی مجدد حلقه، برای شرایط رقابت شدید بهینه‌سازی می‌کند. .IP \fB\-mindirect\-branch=\fR\fIchoice\fR 4 .IX Item "-mindirect-branch=choice" فراخوانی و پرش‌های غیرمستقیم را با \fIchoice\fR تبدیل می‌کند. مقدار پیش‌فرض \&\fBkeep\fR است که فراخوانی و پرش غیرمستقیم را بدون تغییر نگه می‌دارد. \&\fBthunk\fR فراخوانی و پرش غیرمستقیم را به فراخوانی و بازگشت thunk تبدیل می‌کند. \&\fBthunk\-inline\fR فراخوانی و پرش غیرمستقیم را به فراخوانی و بازگشت thunk درون‌خطی تبدیل می‌کند. \fBthunk\-extern\fR فراخوانی و پرش غیرمستقیم را به فراخوانی و بازگشت thunk خارجی ارائه‌شده در یک فایل شیء جداگانه تبدیل می‌کند. می‌توانید این رفتار را برای یک تابع خاص با استفاده از ویژگی تابع \f(CW\*(C`indirect_branch\*(C'\fR کنترل کنید. .Sp توجه داشته باشید که \fB\-mcmodel=large\fR با \&\fB\-mindirect\-branch=thunk\fR و \&\fB\-mindirect\-branch=thunk\-extern\fR ناسازگار است زیرا تابع thunk ممکن است در مدل کد بزرگ (large code model) در دسترس نباشد. .Sp توجه داشته باشید که \fB\-mindirect\-branch=thunk\-extern\fR با \&\fB\-fcf\-protection=branch\fR سازگار است زیرا thunk خارجی را می‌توان طوری ساخت که بررسی جریان کنترل (control-flow check) را فعال کند..IP \fB\-mfunction\-return=\fR\fIchoice\fR 4 .IX Item "-mfunction-return=choice" بازگشت تابع را با \fIchoice\fR تبدیل می‌کند. مقدار پیش‌فرض \fBkeep\fR است که بازگشت تابع را بدون تغییر نگه می‌دارد. \fBthunk\fR بازگشت تابع را به فراخوانی و بازگشت thunk تبدیل می‌کند. \fBthunk\-inline\fR بازگشت تابع را به فراخوانی و بازگشت thunk درون‌خطی تبدیل می‌کند. \fBthunk\-extern\fR بازگشت تابع را به فراخوانی و بازگشت thunk خارجی ارائه‌شده در یک فایل شیء جداگانه تبدیل می‌کند. می‌توانید این رفتار را برای یک تابع خاص با استفاده از ویژگی تابع \f(CW\*(C`function_return\*(C'\fR کنترل کنید. .Sp توجه داشته باشید که \fB\-mindirect\-return=thunk\-extern\fR با \&\fB\-fcf\-protection=branch\fR سازگار است زیرا thunk خارجی را می‌توان طوری ساخت که بررسی جریان کنترل را فعال کند. .Sp توجه داشته باشید که \fB\-mcmodel=large\fR با \&\fB\-mfunction\-return=thunk\fR و \&\fB\-mfunction\-return=thunk\-extern\fR ناسازگار است، چرا که تابع thunk ممکن است در مدل کد بزرگ قابل دسترسی نباشد. .IP \fB\-mindirect\-branch\-register\fR 4 .IX Item "-mindirect-branch-register" فراخوانی و پرش غیرمستقیم را اجباراً از طریق ثبات انجام می‌دهد. .IP \fB\-mharden\-sls=\fR\fIchoice\fR 4 .IX Item "-mharden-sls=choice" برای کاهش اثرات اجرای حدسی خط مستقیم (SLS) با استفاده از \fIchoice\fR کد تولید می‌کند. مقدار پیش‌فرض \fBnone\fR است که تمام مقاوم‌سازی‌های SLS را غیرفعال می‌کند. \fBreturn\fR مقاوم‌سازی SLS را برای بازگشت توابع فعال می‌کند. \&\fBindirect\-jmp\fR مقاوم‌سازی SLS را برای پرش‌های غیرمستقیم فعال می‌کند. \&\fBall\fR تمام مقاوم‌سازی‌های SLS را فعال می‌کند. .IP \fB\-mindirect\-branch\-cs\-prefix\fR 4 .IX Item "-mindirect-branch-cs-prefix" پیشوند CS را به call و jmp به سمت thunk غیرمستقیم با مقصد انشعاب در ثبات‌های r8\-r15 اضافه می‌کند تا طول دستورالعمل call و jmp برابر با ۶ بایت شود و امکان جایگزینی آن‌ها با \fBlfence; call *%r8\-r15\fR یا \&\fBlfence; jmp *%r8\-r15\fR در زمان اجرا فراهم گردد. .IP \fB\-mapx\-inline\-asm\-use\-gpr32\fR 4 .IX Item "-mapx-inline-asm-use-gpr32" برای پشتیبانی از inline asm با APX، ویژگی EGPR به‌طور پیش‌فرض غیرفعال شده بود تا از بروز دستورالعمل‌های غیرمجاز احتمالی با EGPR جلوگیری شود. برای فراخوانی استفاده از egpr در inline asm، از گزینه جدید کامپایلر \&\-mapx\-inline\-asm\-use\-gpr32 استفاده کنید؛ کاربر باید اطمینان حاصل کند که دستورالعمل از EGPR پشتیبانی می‌کند. .IP \fB\-mevex512\fR 4 .IX Item "-mevex512" .PD 0 .IP \fB\-mno\-evex512\fR 4 .IX Item "-mno-evex512" .PD بردار ۵۱۲ بیتی را فعال/غیرفعال می‌کند. در صورت فعال بودن AVX512F، این گزینه به‌طور پیش‌فرض فعال خواهد بود. .PP این سوئیچ‌های \fB\-m\fR علاوه بر موارد فوق، روی پردازنده‌های x86\-64 در محیط‌های ۶۴ بیتی پشتیبانی می‌شوند. .IP \fB\-m32\fR 4 .IX Item "-m32" .PD 0 .IP \fB\-m64\fR 4 .IX Item "-m64" .IP \fB\-mx32\fR 4 .IX Item "-mx32" .IP \fB\-m16\fR 4 .IX Item "-m16" .IP \fB\-miamcu\fR 4 .IX Item "-miamcu" .PD تولید کد برای یک محیط ۱۶ بیتی، ۳۲ بیتی یا ۶۴ بیتی. گزینه \fB\-m32\fR انواع \f(CW\*(C`int\*(C'\fR، \f(CW\*(C`long\*(C'\fR و اشاره‌گر را روی ۳۲ بیت تنظیم می‌کند و کدی تولید می‌کند که در حالت ۳۲ بیتی اجرا می‌شود. .Sp گزینه \fB\-m64\fR نوع \f(CW\*(C`int\*(C'\fR را روی ۳۲ بیت و انواع \f(CW\*(C`long\*(C'\fR و اشاره‌گر را روی ۶۴ بیت تنظیم می‌کند و برای معماری x86\-64 کد تولید می‌کند. تنها در Darwin، گزینه \fB\-m64\fR گزینه‌های \fB\-fno\-pic\fR و \fB\-mdynamic\-no\-pic\fR را نیز خاموش می‌کند. .Sp گزینه \fB\-mx32\fR انواع \f(CW\*(C`int\*(C'\fR، \f(CW\*(C`long\*(C'\fR و اشاره‌گر را روی ۳۲ بیت تنظیم می‌کند و برای معماری x86\-64 کد تولید می‌کند. .Sp گزینه \fB\-m16\fR مشابه \fB\-m32\fR است، با این تفاوت که دایرکتیو اسمبلی \f(CW\*(C`.code16gcc\*(C'\fR را در ابتدای خروجی اسمبلی درج می‌کند تا فایل اجرایی بتواند در حالت ۱۶ بیتی اجرا شود. .Sp گزینه \fB\-miamcu\fR کدی تولید می‌کند که با psABI مربوط به Intel MCU مطابقت دارد. این گزینه نیازمند فعال بودن گزینه \fB\-m32\fR است. .IP \fB\-mno\-red\-zone\fR 4 .IX Item "-mno-red-zone" از اصطلاحاً «red zone» برای کد x86\-64 استفاده نمی‌کند. ناحیه red zone توسط ABI مربوط به x86\-64 الزامی شده است؛ این ناحیه، منطقه‌ای ۱۲۸ بایتی فراتر از مکان اشاره‌گر پشته است که توسط گرداننده‌های سیگنال یا وقفه تغییر داده نمی‌شود و بنابراین می‌تواند برای داده‌های موقت بدون تنظیم اشاره‌گر پشته استفاده شود. پرچم \fB\-mno\-red\-zone\fR این ناحیه red zone را غیرفعال می‌کند. .IP \fB\-mcmodel=small\fR 4 .IX Item "-mcmodel=small" برای مدل کد کوچک کد تولید می‌کند: برنامه و نمادهای آن باید در ۲ گیگابایت پایینی فضای آدرس پیوند داده شوند. اشاره‌گرها ۶۴ بیتی هستند. برنامه‌ها می‌توانند به‌صورت ایستا یا پویا پیوند داده شوند. این مدل کد پیش‌فرض است. .IP \fB\-mcmodel=kernel\fR 4 .IX Item "-mcmodel=kernel" برای مدل کد هسته کد تولید می‌کند. هسته در ۲ گیگابایت منفی فضای آدرس اجرا می‌شود. این مدل باید برای کد کرنل لینوکس استفاده شود. .IP \fB\-mcmodel=medium\fR 4 .IX Item "-mcmodel=medium" برای مدل متوسط کد تولید می‌کند: برنامه در ۲ گیگابایت پایینی فضای آدرس پیوند داده می‌شود. نمادهای کوچک نیز در آنجا قرار می‌گیرند. نمادهایی با اندازه‌های بزرگ‌تر از \fB\-mlarge\-data\-threshold\fR در بخش‌های داده بزرگ یا BSS قرار داده می‌شوند و می‌توانند بالاتر از ۲ گیگابایت واقع شوند. برنامه‌ها می‌توانند به‌صورت ایستا یا پویا پیوند داده شوند. .IP \fB\-mcmodel=large\fR 4 .IX Item "-mcmodel=large" برای مدل بزرگ کد تولید می‌کند. این مدل هیچ فرضی درباره آدرس‌ها و اندازه‌های بخش‌ها در نظر نمی‌گیرد. .IP \fB\-maddress\-mode=long\fR 4 .IX Item "-maddress-mode=long" برای حالت آدرس‌دهی بلند کد تولید می‌کند. این گزینه فقط برای محیط‌های ۶۴ بیتی و x32 پشتیبانی می‌شود. این حالت آدرس‌دهی پیش‌فرض برای محیط‌های ۶۴ بیتی است. .IP \fB\-maddress\-mode=short\fR 4 .IX Item "-maddress-mode=short" برای حالت آدرس‌دهی کوتاه کد تولید می‌کند. این گزینه فقط برای محیط‌های ۳۲ بیتی و x32 پشتیبانی می‌شود. این حالت آدرس‌دهی پیش‌فرض برای محیط‌های ۳۲ بیتی و x32 است. .IP \fB\-mneeded\fR 4 .IX Item "-mneeded" .PD 0 .IP \fB\-mno\-needed\fR 4 .IX Item "-mno-needed" .PD ویژگی GNU_PROPERTY_X86_ISA_1_NEEDED گنو را برای مقصد لینوکس صادر می‌کند تا سطح ISA معماری خرد مورد نیاز برای اجرای باینری را مشخص کند. .IP \fB\-mno\-direct\-extern\-access\fR 4 .IX Item "-mno-direct-extern-access" بدون \fB\-fpic\fR یا \fB\-fPIC\fR، همواره از اشاره‌گر GOT برای دسترسی به نمادهای خارجی استفاده می‌کند. با \fB\-fpic\fR یا \fB\-fPIC\fR، دسترسی به نمادهای محافظت‌شده را مانند نمادهای محلی تلقی می‌کند. مقدار پیش‌فرض \&\fB\-mdirect\-extern\-access\fR است. .Sp \&\fBهشدار:\fR کتابخانه‌های مشترک کامپایل‌شده با \&\fB\-mno\-direct\-extern\-access\fR و فایل‌های اجرایی کامپایل‌شده با \&\fB\-mdirect\-extern\-access\fR ممکن است در صورت استفاده از نمادهای محافظت‌شده در کتابخانه‌های مشترک و فایل اجرایی، دارای سازگاری باینری نباشند. .IP \fB\-munroll\-only\-small\-loops\fR 4 .IX Item "-munroll-only-small-loops" باز کردن محافظه‌کارانه حلقه‌های کوچک را کنترل می‌کند. این گزینه به‌طور پیش‌فرض توسط O2 فعال می‌شود و حلقه‌های با کمتر از ۴ دستورالعمل را ۱ بار باز می‌کند. گزینه‌های صریح \&\-f[no\-]unroll\-[all\-]loops این پرچم را غیرفعال می‌کنند تا از هرگونه رفتار باز کردن حلقه‌ای که کاربر تمایلی به آن ندارد جلوگیری شود. .IP \fB\-mlam=\fR\fIchoice\fR 4 .IX Item "-mlam=choice" قابلیت LAM (ماسک‌گذاری آدرس خطی) امکان استفاده از بیت‌های خاصی در اشاره‌گر را برای فراداده فراهم می‌کند. مقدار پیش‌فرض \fBnone\fR است. با \fBu48\fR، بیت‌های اشاره‌گر در موقعیت‌های 62:48 می‌توانند برای فراداده استفاده شوند؛ با \fBu57\fR، بیت‌های اشاره‌گر در موقعیت‌های 62:57 می‌توانند برای فراداده استفاده شوند. .PP \fIگزینه‌های x86 Windows\fR .IX Subsection "x86 Windows Options" .PP \fIگزینه‌های Xstormy16\fR .IX Subsection "Xstormy16 Options" .PP این گزینه‌ها برای Xstormy16 تعریف شده‌اند: .IP \fB\-msim\fR 4 .IX Item "-msim" فایل‌های راه‌اندازی و اسکریپت پیونددهنده مناسب برای شبیه‌ساز را انتخاب می‌کند. .PP \fIگزینه‌های Xtensa\fR .IX Subsection "Xtensa Options" .PP این گزینه‌ها برای مقصدهای Xtensa پشتیبانی می‌شوند: .IP \fB\-mconst16\fR 4 .IX Item "-mconst16" .PD 0 .IP \fB\-mno\-const16\fR 4 .IX Item "-mno-const16" .PD استفاده از دستورالعمل‌های \f(CW\*(C`CONST16\*(C'\fR را برای بارگذاری مقادیر ثابت فعال یا غیرفعال می‌کند. دستورالعمل \f(CW\*(C`CONST16\*(C'\fR در حال حاضر یک گزینه استاندارد از سوی Tensilica نیست. در صورت فعال بودن، دستورالعمل‌های \f(CW\*(C`CONST16\*(C'\fR همواره به‌جای دستورالعمل‌های استاندارد \f(CW\*(C`L32R\*(C'\fR استفاده می‌شوند. استفاده از \f(CW\*(C`CONST16\*(C'\fR به‌طور پیش‌فرض تنها در صورتی فعال است که دستورالعمل \f(CW\*(C`L32R\*(C'\fR در دسترس نباشد..IP \fB\-mfused\-madd\fR 4 .IX Item "-mfused-madd" .PD 0 .IP \fB\-mno\-fused\-madd\fR 4 .IX Item "-mno-fused-madd" .PD فعال یا غیرفعال کردن استفاده از دستورالعمل‌های ادغام‌شدهٔ ضرب/جمع و ضرب/تفریق در گزینهٔ ممیز شناور (floating\-point). اگر گزینهٔ ممیز شناور فعال نباشد، این گزینه هیچ تأثیری ندارد. غیرفعال کردن دستورالعمل‌های ادغام‌شدهٔ ضرب/جمع و ضرب/تفریق کامپایلر را مجبور می‌کند تا از دستورالعمل‌های جداگانه برای عملیات ضرب و جمع/تفریق استفاده کند. این امر ممکن است در مواردی که نتایج کاملاً منطبق بر استاندارد IEEE 754 مورد نیاز است، مطلوب باشد: دستورالعمل‌های ادغام‌شدهٔ ضرب/جمع/تفریق نتیجهٔ میانی را گرد نمی‌کنند، و در نتیجه خروجی‌هایی با بیت‌های دقت \fIبیشتر\fR از آنچه توسط استاندارد IEEE مشخص شده تولید می‌کنند. همچنین غیرفعال کردن دستورالعمل‌های ادغام‌شدهٔ ضرب و جمع/تفریق تضمین می‌کند که خروجی برنامه به توانایی کامپایلر در ترکیب عملیات‌های ضرب و جمع/تفریق وابسته نباشد. .IP \fB\-mserialize\-volatile\fR 4 .IX Item "-mserialize-volatile" .PD 0 .IP \fB\-mno\-serialize\-volatile\fR 4 .IX Item "-mno-serialize-volatile" .PD هنگامی که این گزینه فعال باشد، GCC دستورالعمل‌های \f(CW\*(C`MEMW\*(C'\fR را پیش از مراجعات حافظهٔ \&\f(CW\*(C`volatile\*(C'\fR درج می‌کند تا سازگاری ترتیبی (sequential consistency) تضمین شود. پیش‌فرض \fB\-mserialize\-volatile\fR است. برای حذف دستورالعمل‌های \f(CW\*(C`MEMW\*(C'\fR از \&\fB\-mno\-serialize\-volatile\fR استفاده کنید. .IP \fB\-mforce\-no\-pic\fR 4 .IX Item "-mforce-no-pic" برای مقصدهایی مانند GNU/Linux که در آن‌ها تمام کدهای حالت کاربر (user\-mode) برای Xtensa باید کد مستقل از موقعیت (PIC) باشند، این گزینه PIC را برای کامپایل کد هسته (kernel) غیرفعال می‌کند. .IP \fB\-mtext\-section\-literals\fR 4 .IX Item "-mtext-section-literals" .PD 0 .IP \fB\-mno\-text\-section\-literals\fR 4 .IX Item "-mno-text-section-literals" .PD این گزینه‌ها نحوهٔ مدیریت مخازن مقادیر صریح (literal pools) را کنترل می‌کنند. پیش‌فرض \&\fB\-mno\-text\-section\-literals\fR است که مقادیر صریح را در یک بخش مجزا در فایل خروجی قرار می‌دهد. این کار اجازه می‌دهد مخزن مقادیر صریح در RAM/ROM داده قرار گیرد، و همچنین به پیونددهنده امکان می‌دهد مخازن مقادیر صریحِ فایل‌های شیء مجزا را با یکدیگر ترکیب کرده تا مقادیر تکراری حذف شده و حجم کد کاهش یابد. با \fB\-mtext\-section\-literals\fR، مقادیر صریح در بخش متن (text section) پراکنده می‌شوند تا حتی‌الامکان نزدیک به مراجع خود بمانند. این امر ممکن است برای فایل‌های اسمبلی بزرگ ضروری باشد. مقادیر صریح هر تابع دقیقاً پیش از همان تابع قرار می‌گیرند. .IP \fB\-mauto\-litpools\fR 4 .IX Item "-mauto-litpools" .PD 0 .IP \fB\-mno\-auto\-litpools\fR 4 .IX Item "-mno-auto-litpools" .PD این گزینه‌ها نحوهٔ مدیریت مخازن مقادیر صریح را کنترل می‌کنند. پیش‌فرض \&\fB\-mno\-auto\-litpools\fR است که مقادیر صریح را در یک بخش مجزا در فایل خروجی قرار می‌دهد، مگر اینکه از \fB\-mtext\-section\-literals\fR استفاده شده باشد. با \fB\-mauto\-litpools\fR، مقادیر صریح توسط اسمبلر در بخش متن پراکنده می‌شوند. کامپایلر دستورالعمل‌های صریح \&\f(CW\*(C`.literal\*(C'\fR را تولید نمی‌کند و مقادیر صریح را به جای \f(CW\*(C`L32R\*(C'\fR با دستورالعمل‌های \&\f(CW\*(C`MOVI\*(C'\fR درون ثبات‌ها بارگذاری می‌کند تا به اسمبلر اجازه دهد بازآرایی (relaxation) را انجام داده و مقادیر صریح را بر حسب نیاز جای‌گذاری کند. این گزینه به اسمبلر اجازه می‌دهد چندین مخزن مقادیر صریح برای هر تابع ایجاد کرده و توابع بسیار بزرگ را اسمبل کند، کاری که ممکن است با \&\fB\-mtext\-section\-literals\fR امکان‌پذیر نباشد. .IP \fB\-mtarget\-align\fR 4 .IX Item "-mtarget-align" .PD 0 .IP \fB\-mno\-target\-align\fR 4 .IX Item "-mno-target-align" .PD هنگامی که این گزینه فعال باشد، GCC به اسمبلر دستور می‌دهد که دستورالعمل‌ها را به طور خودکار هم‌تراز کند تا جریمه‌های انشعاب (branch penalties) به بهای کاهش اندک فشردگی کد کاسته شود. اسمبلر تلاش می‌کند دستورالعمل‌های متراکم (density instructions) را گسترش دهد تا مقصدهای انشعاب و دستورالعمل‌های پس از دستورالعمل‌های فراخوانی هم‌تراز شوند. اگر دستورالعمل‌های متراکم امنِ قبلی برای هم‌تراز کردن یک مقصد کافی نباشند، هیچ گسترشی انجام نمی‌شود. پیش‌فرض \fB\-mtarget\-align\fR است. این گزینه‌ها بر رفتار با دستورالعمل‌های خود‌هم‌تراز شونده مانند \f(CW\*(C`LOOP\*(C'\fR تأثیری ندارند، چرا که اسمبلر آن‌ها را همیشه، چه با گسترش دستورالعمل‌های متراکم و چه با درج دستورالعمل‌های NOP، هم‌تراز می‌کند. .IP \fB\-mlongcalls\fR 4 .IX Item "-mlongcalls" .PD 0 .IP \fB\-mno\-longcalls\fR 4 .IX Item "-mno-longcalls" .PD هنگامی که این گزینه فعال باشد، GCC به اسمبلر دستور می‌دهد تا فراخوانی‌های مستقیم (direct calls) را به فراخوانی‌های غیرمستقیم (indirect calls) ترجمه کند، مگر اینکه بتواند تعیین کند که مقصد یک فراخوانی مستقیم در محدودهٔ مجازِ دستورالعمل فراخوانی قرار دارد. این ترجمه معمولاً برای فراخوانی توابع در سایر فایل‌های منبع رخ می‌دهد. به‌طور مشخص، اسمبلر یک دستورالعمل مستقیم \f(CW\*(C`CALL\*(C'\fR را به یک دستورالعمل \f(CW\*(C`L32R\*(C'\fR و به دنبال آن یک \f(CW\*(C`CALLX\*(C'\fR ترجمه می‌کند. پیش‌فرض \fB\-mno\-longcalls\fR است. این گزینه باید در برنامه‌هایی استفاده شود که مقصد فراخوانی می‌تواند به طور بالقوه خارج از محدوده باشد. این گزینه در اسمبلر پیاده‌سازی شده است نه در کامپایلر، بنابراین کد اسمبلی تولید شده توسط GCC همچنان دستورالعمل‌های فراخوانی مستقیم را نشان می‌دهد\-\-\-برای مشاهدهٔ دستورالعمل‌های واقعی به کد شیء دیکامپایل‌شده نگاه کنید. توجه داشته باشید که اسمبلر برای هر فراخوانی بین‌فایلی از یک فراخوانی غیرمستقیم استفاده می‌کند، نه فقط برای مواردی که واقعاً خارج از محدوده هستند. .IP \fB\-mabi=\fR\fIname\fR 4 .IX Item "-mabi=name" تولید کد برای ABI مشخص‌شده. مقادیر مجاز عبارتند از: \fBcall0\fR و \&\fBwindowed\fR. مقدار پیش‌فرض ABI بر اساس پیکربندی هستهٔ Xtensa تعیین می‌شود. .IP \fB\-mabi=call0\fR 4 .IX Item "-mabi=call0" هنگامی که این گزینه فعال باشد، پارامترهای تابع در ثبات‌های \&\f(CW\*(C`a2\*(C'\fR تا \f(CW\*(C`a7\*(C'\fR ارسال می‌شوند، ثبات‌های \f(CW\*(C`a12\*(C'\fR تا \f(CW\*(C`a15\*(C'\fR از نوع caller\-saved هستند، و ثبات \f(CW\*(C`a15\*(C'\fR ممکن است به عنوان اشاره‌گر فریم (frame pointer) استفاده شود. هنگامی که این نسخه از ABI فعال باشد، نماد پیش‌پردازندهٔ C با نام \&\f(CW\*(C`_\|_XTENSA_CALL0_ABI_\|_\*(C'\fR تعریف می‌شود. .IP \fB\-mabi=windowed\fR 4 .IX Item "-mabi=windowed" هنگامی که این گزینه فعال باشد، پارامترهای تابع در ثبات‌های \&\f(CW\*(C`a10\*(C'\fR تا \f(CW\*(C`a15\*(C'\fR ارسال می‌شوند، و تابع فراخوانی‌شده پنجرهٔ ثبات را در بدو ورود به اندازهٔ ۸ ثبات می‌چرخاند تا آرگومان‌های آن در ثبات‌های \&\f(CW\*(C`a2\*(C'\fR تا \f(CW\*(C`a7\*(C'\fR قرار گیرند. ثبات \f(CW\*(C`a7\*(C'\fR ممکن است به عنوان اشاره‌گر فریم استفاده شود. پنجرهٔ ثبات هنگام بازگشت از تابع، ۸ ثبات به عقب چرخانده می‌شود. هنگامی که این نسخه از ABI فعال باشد، نماد پیش‌پردازندهٔ C با نام \&\f(CW\*(C`_\|_XTENSA_WINDOWED_ABI_\|_\*(C'\fR تعریف می‌شود. .IP \fB\-mextra\-l32r\-costs=\fR\fIn\fR 4 .IX Item "-mextra-l32r-costs=n" تعیین هزینهٔ اضافیِ دسترسی به RAM/ROM دستورالعمل برای دستورالعمل‌های \f(CW\*(C`L32R\*(C'\fR، بر حسب چرخه‌های ساعت. این امر در هنگام بهینه‌سازی برای سرعت تأثیر می‌گذارد که آیا یک مقدار ثابت از مخزن مقادیر صریح با استفاده از \f(CW\*(C`L32R\*(C'\fR بارگذاری شود یا اینکه مقدار ثابت از یک مقدار کوچک‌تر با چند دستورالعمل محاسباتی ساخته شود. مقدار پیش‌فرض 0 است. .IP \fB\-mstrict\-align\fR 4 .IX Item "-mstrict-align" .PD 0 .IP \fB\-mno\-strict\-align\fR 4 .IX Item "-mno-strict-align" .PD جلوگیری یا مجاز شمردن تولید دسترسی‌هایی به حافظه که ممکن است بر روی مرز طبیعی شیء (همان‌طور که در مشخصات معماری توضیح داده شده است) هم‌تراز نشده باشند. مقدار پیش‌فرض برای هسته‌هایی که از هر دو عملیات بارگذاری و ذخیره‌سازی غیرهم‌تراز در سخت‌افزار پشتیبانی می‌کنند \fB\-mno\-strict\-align\fR است، و برای سایر هسته‌ها \fB\-mstrict\-align\fR می‌باشد. .PP \fIگزینه‌های zSeries\fR .IX Subsection "zSeries Options" .PP این موارد در زیر فهرست شده‌اند.SH "محیط (ENVIRONMENT)" .IX Header "ENVIRONMENT" این بخش چندین متغیر محیطی را شرح می‌دهد که بر نحوه عملکرد GCC تأثیر می‌گذارند. برخی از آن‌ها با مشخص کردن دایرکتوری‌ها یا پیشوندهایی که هنگام جستجو برای انواع مختلف فایل‌ها استفاده می‌شوند، کار می‌کنند. برخی دیگر برای مشخص کردن جنبه‌های دیگر محیط کامپایل به کار می‌روند. .PP توجه داشته باشید که می‌توانید مکان‌های جستجو را با استفاده از گزینه‌هایی مانند \&\fB\-B\fR، \fB\-I\fR و \fB\-L\fR نیز مشخص کنید. این گزینه‌ها بر مکان‌های مشخص‌شده با متغیرهای محیطی اولویت دارند، و آن‌ها نیز به نوبه خود بر مکان‌های تعیین‌شده توسط پیکربندی GCC تقدم دارند. .IP \fBLANG\fR 4 .IX Item "LANG" .PD 0 .IP \fBLC_CTYPE\fR 4 .IX Item "LC_CTYPE" .IP \fBLC_MESSAGES\fR 4 .IX Item "LC_MESSAGES" .IP \fBLC_ALL\fR 4 .IX Item "LC_ALL" .PD این متغیرهای محیطی نحوه استفاده GCC از اطلاعات بومی‌سازی را کنترل می‌کنند که به GCC امکان می‌دهد با قراردادهای ملی مختلف کار کند. اگر GCC برای این کار پیکربندی شده باشد، دسته‌های محلی \&\fBLC_CTYPE\fR و \fBLC_MESSAGES\fR را بررسی می‌کند. این دسته‌های محلی را می‌توان روی هر مقداری که توسط سیستم نصب‌شده شما پشتیبانی می‌شود تنظیم کرد. یک مقدار معمول \fBen_GB.UTF\-8\fR برای زبان انگلیسی در بریتانیا با کدگذاری UTF\-8 است. .Sp متغیر محیطی \fBLC_CTYPE\fR رده‌بندی نویسه‌ها را تعیین می‌کند. GCC از آن برای تشخیص مرزهای نویسه در یک رشته استفاده می‌کند؛ این امر برای برخی کدگذاری‌های چندبایتی ضروری است که حاوی نویسه‌های نقل‌قول و گریز (escape) هستند که در غیر این صورت به عنوان پایان رشته یا گریز تفسیر می‌شوند. .Sp متغیر محیطی \fBLC_MESSAGES\fR زبانی را مشخص می‌کند که در پیام‌های تشخیصی به کار می‌رود. .Sp اگر متغیر محیطی \fBLC_ALL\fR تنظیم شده باشد، مقدار \fBLC_CTYPE\fR و \fBLC_MESSAGES\fR را بازنویسی می‌کند؛ در غیر این صورت، \fBLC_CTYPE\fR و \fBLC_MESSAGES\fR به طور پیش‌فرض مقدار متغیر محیطی \fBLANG\fR را می‌گیرند. اگر هیچ‌یک از این متغیرها تنظیم نشده باشند، رفتار GCC به طور پیش‌فرض منطبق بر رفتار سنتی انگلیسی C خواهد بود. .IP \fBTMPDIR\fR 4 .IX Item "TMPDIR" اگر \fBTMPDIR\fR تنظیم شده باشد، دایرکتوری مورد استفاده برای فایل‌های موقت را مشخص می‌کند. GCC از فایل‌های موقت برای نگهداری خروجی یک مرحله از کامپایل که قرار است به عنوان ورودی مرحله بعد استفاده شود، بهره می‌برد: برای مثال، خروجی پیش‌پردازنده که ورودی خود کامپایلر اصلی است. .IP \fBGCC_COMPARE_DEBUG\fR 4 .IX Item "GCC_COMPARE_DEBUG" تنظیم \fBGCC_COMPARE_DEBUG\fR تقریباً معادل با ارسال \&\fB\-fcompare\-debug\fR به راه‌انداز کامپایلر است. برای جزئیات بیشتر به مستندات این گزینه مراجعه کنید. .IP \fBGCC_EXEC_PREFIX\fR 4 .IX Item "GCC_EXEC_PREFIX" اگر \fBGCC_EXEC_PREFIX\fR تنظیم شده باشد، پیشوندی را برای استفاده در نام زیربرنامه‌های اجرا شده توسط کامپایلر مشخص می‌کند. هنگام ترکیب این پیشوند با نام یک زیربرنامه، هیچ اسلشی اضافه نمی‌شود، اما در صورت تمایل می‌توانید پیشوندی را مشخص کنید که به یک اسلش ختم شود. .Sp اگر \fBGCC_EXEC_PREFIX\fR تنظیم نشده باشد، GCC تلاش می‌کند تا بر اساس نام مسیری که با آن فراخوانی شده است، پیشوند مناسبی را برای استفاده بیابد. .Sp اگر GCC نتواند زیربرنامه را با استفاده از پیشوند مشخص‌شده پیدا کند، سعی می‌کند زیربرنامه را در مکان‌های معمول جستجو کند. .Sp مقدار پیش‌فرض \fBGCC_EXEC_PREFIX\fR برابر با \&\fIprefix/lib/gcc/\fR است که در آن \fIprefix\fR پیشوند کامپایلر نصب‌شده است. در بسیاری از موارد \fIprefix\fR همان مقدار \f(CW\*(C`prefix\*(C'\fR در زمان اجرای اسکریپت \fIconfigure\fR است. .Sp سایر پیشوندهای تعیین‌شده با \fB\-B\fR نسبت به این پیشوند اولویت دارند. .Sp این پیشوند همچنین برای یافتن فایل‌هایی مانند \fIcrt0.o\fR که برای پیوند دادن (linking) استفاده می‌شوند به کار می‌رود. .Sp علاوه بر این، از این پیشوند به شیوه‌ای غیرمعمول در یافتن دایرکتوری‌ها برای جستجوی فایل‌های سرآیند استفاده می‌شود. برای هر یک از دایرکتوری‌های استانداردی که نام آن‌ها به طور معمول با \fB/usr/local/lib/gcc\fR شروع می‌شود (به طور دقیق‌تر، با مقدار \fBGCC_INCLUDE_DIR\fR)، GCC سعی می‌کند آن ابتدا را با پیشوند مشخص‌شده جایگزین کند تا نام دایرکتوری جایگزینی ایجاد شود. بنابراین، با \fB\-Bfoo/\fR، GCC درست پیش از جستجوی دایرکتوری استاندارد \&\fI/usr/local/lib/bar\fR، دایرکتوری \&\fIfoo/bar\fR را جستجو می‌کند. اگر یک دایرکتوری استاندارد با \fIprefix\fR پیکربندی‌شده آغاز شود، هنگام جستجو برای فایل‌های سرآیند، مقدار \fIprefix\fR با \&\fBGCC_EXEC_PREFIX\fR جایگزین می‌شود. .IP \fBCOMPILER_PATH\fR 4 .IX Item "COMPILER_PATH" مقدار \fBCOMPILER_PATH\fR فهرستی از دایرکتوری‌ها است که با دونقطه از هم جدا شده‌اند، بسیار شبیه به \fBPATH\fR. در صورتی که GCC نتواند زیربرنامه‌ها را با استفاده از \fBGCC_EXEC_PREFIX\fR پیدا کند، دایرکتوری‌های مشخص‌شده به این روش را هنگام جستجو برای زیربرنامه‌ها امتحان می‌کند. .IP \fBLIBRARY_PATH\fR 4 .IX Item "LIBRARY_PATH" مقدار \fBLIBRARY_PATH\fR فهرستی از دایرکتوری‌ها است که با دونقطه از هم جدا شده‌اند، بسیار شبیه به \fBPATH\fR. هنگامی که به عنوان یک کامپایلر بومی پیکربندی شده باشد، در صورتی که GCC نتواند فایل‌های خاص پیونددهنده را با استفاده از \fBGCC_EXEC_PREFIX\fR پیدا کند، دایرکتوری‌های مشخص‌شده را امتحان می‌کند. همچنین پیوند دادن با استفاده از GCC، هنگام جستجوی کتابخانه‌های معمولی برای گزینه \fB\-l\fR از این دایرکتوری‌ها استفاده می‌کند (اما دایرکتوری‌های تعیین‌شده با \&\fB\-L\fR در اولویت هستند). .IP \fBLANG\fR 4 .IX Item "LANG" این متغیر برای ارسال اطلاعات محلی به کامپایلر استفاده می‌شود. یک نمونه از کاربردهای این اطلاعات، تعیین مجموعه‌نویسه مورد استفاده در هنگام تجزیه نویسه‌های لفظی، رشته‌های لفظی و کامنت‌ها در C و C++ است. هنگامی که کامپایلر برای مجاز دانستن نویسه‌های چندبایتی پیکربندی شده باشد، مقادیر زیر برای \fBLANG\fR شناخته می‌شوند: .RS 4 .IP \fBC\-JIS\fR 4 .IX Item "C-JIS" شناسایی نویسه‌های JIS. .IP \fBC\-SJIS\fR 4 .IX Item "C-SJIS" شناسایی نویسه‌های SJIS. .IP \fBC\-EUCJP\fR 4 .IX Item "C-EUCJP" شناسایی نویسه‌های EUCJP. .RE .RS 4 .Sp اگر \fBLANG\fR تعریف نشده باشد، یا مقدار دیگری داشته باشد، کامپایلر از \f(CW\*(C`mblen\*(C'\fR و \f(CW\*(C`mbtowc\*(C'\fR همان‌طور که توسط منطقه محلی پیش‌فرض تعریف شده‌اند، برای شناسایی و ترجمه نویسه‌های چندبایتی استفاده می‌کند. .RE .IP \fBGCC_EXTRA_DIAGNOSTIC_OUTPUT\fR 4 .IX Item "GCC_EXTRA_DIAGNOSTIC_OUTPUT" اگر \fBGCC_EXTRA_DIAGNOSTIC_OUTPUT\fR روی یکی از مقادیر زیر تنظیم شده باشد، هنگامی که راهنمایی‌های fix\-it صادر می‌شوند، متن اضافی به stderr فرستاده خواهد شد. گزینه‌های \fB\-fdiagnostics\-parseable\-fixits\fR و \&\fB\-fno\-diagnostics\-parseable\-fixits\fR بر این متغیر محیطی اولویت دارند. .RS 4 .IP \fBfixits\-v1\fR 4 .IX Item "fixits-v1" ارائه راهنمایی‌های قابل تجزیه fix\-it، معادل با \&\fB\-fdiagnostics\-parseable\-fixits\fR. به‌ویژه، ستون‌ها به عنوان تعداد بایت‌ها بیان می‌شوند که از بایت ۱ برای ستون اولیه شروع می‌شود. .IP \fBfixits\-v2\fR 4 .IX Item "fixits-v2" مانند \f(CW\*(C`fixits\-v1\*(C'\fR، اما ستون‌ها همان‌طور که در \fB\-fdiagnostics\-column\-unit=display\fR آمده است، به عنوان ستون‌های نمایشی بیان می‌شوند. .RE .RS 4 .RE .PP چند متغیر محیطی اضافی بر رفتار پیش‌پردازنده تأثیر می‌گذارند. .IP \fBCPATH\fR 4 .IX Item "CPATH" .PD 0 .IP \fBC_INCLUDE_PATH\fR 4 .IX Item "C_INCLUDE_PATH" .IP \fBCPLUS_INCLUDE_PATH\fR 4 .IX Item "CPLUS_INCLUDE_PATH" .IP \fBOBJC_INCLUDE_PATH\fR 4 .IX Item "OBJC_INCLUDE_PATH" .PD مقدار هر متغیر فهرستی از دایرکتوری‌ها است که با یک نویسه ویژه جدا شده‌اند (بسیار شبیه به \fBPATH\fR) و باید برای یافتن فایل‌های سرآیند جستجو شوند. این نویسه ویژه، \f(CW\*(C`PATH_SEPARATOR\*(C'\fR، به معماری مقصد وابسته است و در زمان ساخت GCC مشخص می‌شود. برای مقصدهای مبتنی بر Microsoft Windows این نویسه یک نقطه‌ویرگول است، و برای تقریباً تمام مقصدهای دیگر دونقطه است. .Sp متغیر \&\fBCPATH\fR فهرستی از دایرکتوری‌ها را مشخص می‌کند که باید طوری جستجو شوند که گویی با \fB\-I\fR تعیین شده‌اند، اما پس از هر مسیری که با گزینه‌های \fB\-I\fR در خط فرمان داده شده باشد. این متغیر محیطی صرف‌نظر از اینکه چه زبانی در حال پیش‌پردازش است استفاده می‌شود. .Sp باقی متغیرهای محیطی تنها در زمان پیش‌پردازش زبان خاص مشخص‌شده اعمال می‌شوند. هر کدام فهرستی از دایرکتوری‌ها را مشخص می‌کنند که باید طوری جستجو شوند که گویی با \fB\-isystem\fR تعیین شده‌اند، اما پس از هر مسیری که با گزینه‌های \fB\-isystem\fR در خط فرمان ارائه شده باشد. .Sp در تمام این متغیرها، یک عضو خالی به کامپایلر دستور می‌دهد تا دایرکتوری کاری جاری خود را جستجو کند. اعضای خالی می‌توانند در ابتدا یا انتهای یک مسیر ظاهر شوند. به عنوان مثال، اگر مقدار \&\fBCPATH\fR برابر \f(CW\*(C`:/special/include\*(C'\fR باشد، همان اثری را دارد که \fB\-I.\ \-I/special/include\fR دارد..IP \fBDEPENDENCIES_OUTPUT\fR 4 .IX Item "DEPENDENCIES_OUTPUT" اگر این متغیر مقداردهی شده باشد، مقدار آن نحوهٔ خروجی دادن وابستگی‌ها برای Make را بر اساس فایل‌های سرآیند غیرسیستمی پردازش‌شده توسط کامپایلر مشخص می‌کند. فایل‌های سرآیند سیستمی در خروجی وابستگی‌ها نادیده گرفته می‌شوند. .Sp مقدار \fBDEPENDENCIES_OUTPUT\fR می‌تواند صرفاً یک نام فایل باشد، که در این حالت قواعد Make در آن فایل نوشته می‌شوند و نام هدف از روی نام فایل منبع حدس زده می‌شود. یا این‌که مقدار می‌تواند به شکل \&\fIfile\fR\fB \fR\fItarget\fR باشد، که در این صورت قواعد در فایل \fIfile\fR با استفاده از \fItarget\fR به عنوان نام هدف نوشته می‌شوند. .Sp به عبارت دیگر، این متغیر محیطی معادل ترکیب گزینه‌های \fB\-MM\fR و \fB\-MF\fR، همراه با یک سوئیچ اختیاری \fB\-MT\fR است. .IP \fBSUNPRO_DEPENDENCIES\fR 4 .IX Item "SUNPRO_DEPENDENCIES" این متغیر مشابه \fBDEPENDENCIES_OUTPUT\fR است (بالا را ببینید)، با این تفاوت که فایل‌های سرآیند سیستمی نادیده گرفته نمی‌شوند، بنابراین به جای \fB\-MM\fR متضمن \fB\-M\fR است. با این حال، وابستگی به فایل ورودی اصلی حذف می‌شود. .IP \fBSOURCE_DATE_EPOCH\fR 4 .IX Item "SOURCE_DATE_EPOCH" اگر این متغیر مقداردهی شده باشد، مقدار آن یک برچسب زمانی یونیکس (UNIX timestamp) را مشخص می‌کند تا به جای تاریخ و زمان جاری در ماکروهای \f(CW\*(C`_\|_DATE_\|_\*(C'\fR و \f(CW\*(C`_\|_TIME_\|_\*(C'\fR استفاده شود، به طوری که برچسب‌های زمانی گنجانده‌شده بازتولیدپذیر شوند. .Sp مقدار \fBSOURCE_DATE_EPOCH\fR باید یک برچسب زمانی یونیکس باشد که به صورت تعداد ثانیه‌ها (بدون احتساب ثانیه‌های کبیسه) از تاریخ 01 Jan 1970 00:00:00 در قالب ASCII تعریف می‌شود؛ دقیقاً معادل خروجی دستور \&\f(CW\*(C`date +%s\*(C'\fR در GNU/Linux و سایر سیستم‌هایی که از پسوند \&\f(CW%s\fR در دستور \f(CW\*(C`date\*(C'\fR پشتیبانی می‌کنند. .Sp این مقدار باید یک برچسب زمانی مشخص مانند زمان آخرین تغییرات کد منبع یا بسته باشد و باید توسط فرایند ساخت تنظیم شود. .SH "گزارش باگ‌ها (BUGS)" .IX Header "BUGS" برای راهنمای نحوهٔ گزارش باگ‌ها، ببینید: <\fBhttps://gitlab.archlinux.org/archlinux/packaging/packages/or1k\-elf\-gcc/\-/issues\fR>. .SH "پاورقی‌ها (FOOTNOTES)" .IX Header "FOOTNOTES" .IP 1. 4 در برخی سیستم‌ها، \fBgcc \-shared\fR برای کارکرد سازنده‌ها نیازمند ساخت کد واسط تکمیلی است. در سیستم‌های چندکتابخانه‌ای (multi\-libbed)، دستور \fBgcc \-shared\fR باید کتابخانه‌های پشتیبان مناسب را برای پیوند انتخاب کند. عدم ارائهٔ پرچم‌های صحیح ممکن است منجر به نقص‌های نامحسوس شود. ارائهٔ آن‌ها در مواردی که ضروری نیستند، بی‌ضرر است. گزینهٔ \fB\-shared\fR از افزودن کد راه‌اندازی برای تغییر محیط ممیز شناور، آن‌طور که با \fB\-ffast\-math\fR، \&\fB\-Ofast\fR یا \fB\-funsafe\-math\-optimizations\fR در برخی اهداف انجام می‌شود، جلوگیری می‌کند. .SH "همچنین ببینید (SEE ALSO)" .IX Header "SEE ALSO" \&\fBgpl\fR\|(7), \fBgfdl\fR\|(7), \fBfsf\-funding\fR\|(7), \&\fBcpp\fR\|(1), \fBgcov\fR\|(1), \fBas\fR\|(1), \fBld\fR\|(1), \fBgdb\fR\|(1) و مدخل‌های Info برای \fIgcc\fR، \fIcpp\fR، \fIas\fR، \&\fIld\fR، \fIbinutils\fR و \fIgdb\fR. .SH "نویسندگان (AUTHORS)" .IX Header "AUTHORS" مدخل Info مربوط به \fBgcc\fR، یا <\fBhttps://gcc.gnu.org/onlinedocs/gcc/Contributors.html\fR> را برای مشارکت‌کنندگان در GCC ببینید. .SH "کپی‌رایت و تکثیر (COPYRIGHT)" .IX Header "COPYRIGHT" حق نشر (c) 1988\-2025 Free Software Foundation, Inc. .PP اجازهٔ کپی، توزیع و/یا تغییر این سند تحت شرایط مجوز مستندات آزاد گنو (GNU Free Documentation License)، نسخهٔ 1.3 یا هر نسخهٔ بالاتر منتشر شده توسط بنیاد نرم‌افزار آزاد (Free Software Foundation) داده می‌شود؛ با بخش‌های تغییرناپذیر «GNU General Public License» و «Funding Free Software»، متن‌های روی جلد (a) (به زیر مراجعه کنید)، و با متن‌های پشت جلد (b) (به زیر مراجعه کنید). یک نسخه از این مجوز در صفحهٔ راهنمای \fBgfdl\fR\|(7) گنجانده شده است. .PP (a) متن روی جلد FSF عبارت است از: .PP .Vb 1 \& A GNU Manual .Ve .PP (b) متن پشت جلد FSF عبارت است از: .PP .Vb 3 \& You have freedom to copy and modify this GNU Manual, like GNU \& software. Copies published by the Free Software Foundation raise \& funds for GNU development. .Ve