'\" t
.\"     Title: cxl-enable-port
.\"    Author: [see the "AUTHOR(S)" section]
.\" Generator: Asciidoctor 2.0.26
.\"      Date: 2026-06-30
.\"    Manual: cxl Manual
.\"    Source: cxl
.\"  Language: English
.\"
.TH "CXL\-ENABLE\-PORT" "1" "2026-06-30" "cxl" "cxl Manual"
.ie \n(.g .ds Aq \(aq
.el       .ds Aq '
.ss \n[.ss] 0
.nh
.ad l
.de URL
\fI\\$2\fP <\\$1>\\$3
..
.als MTO URL
.if \n[.g] \{\
.  mso www.tmac
.  am URL
.    ad l
.  .
.  am MTO
.    ad l
.  .
.  LINKSTYLE blue R < >
.\}
.SH "نام (NAME)"
cxl\-enable\-port \- فعال‌سازی یا اتصال گرم (hot\-add) یک درگاه CXL مشخص
.SH "خلاصه دستور (SYNOPSIS)"
.sp
.nf
\fIcxl enable\-port\fP <port0> [<port1>..<portN>] [<options>]
.fi
.br
.sp
یک درگاه معمولاً در زمان شناسایی اولیهٔ دستگاه به‌طور خودکار فعال می‌شود. با این حال، اگر
به‌صورت دستی غیرفعال شده باشد، این دستور می‌تواند هسته را برای فعال‌سازی مجدد آن
تحریک کند. این فرآیند شامل تشخیص وضعیت رمزگشاهای HDM (Host Managed Device
Memory) و اعتبارسنجی فعال بودن CXL.mem برای هر درگاه در سلسله‌مراتب دستگاه است.
.sp
در هر دستور فعال‌سازی یا غیرفعال‌سازی، چنانچه عملیات به دلیل وضعیت کنونی هدف بی‌اثر
(no\-op) باشد (یعنی از پیش فعال یا غیرفعال باشد)، در هنگام اجرا همچنان موفق تلقی می‌شود،
حتی اگر هیچ عملیات واقعی انجام نگیرد. هدف می‌تواند یک bus، decoder، memdev یا
region باشد. این عملیات همچنان با موفقیت انجام خواهد شد و تعداد bus/decoder/memdev/region
تحت تأثیر را گزارش می‌دهد، حتی اگر عملیات بی‌اثر (no\-op) باشد.
.SH "گزینه‌ها (OPTIONS)"
.sp
\-e, \-\-endpoint
.RS 4
تغییر حالت از در نظر گرفتن آرگومان‌های درگاه به‌عنوان شناسه‌های Switch Port به
شناسه‌های Endpoint Port.
.RE
.sp
\-m, \-\-enable\-memdevs
.RS 4
تلاش برای فعال‌سازی memdevهای زیرمجموعه پس از فعال کردن درگاه. به یاد داشته باشید
که یک memdev تنها پس از فعال شدن تمامی درگاه‌های CXL در سلسله‌مراتب توپولوژی
دستگاه آن فعال می‌شود.
.sp
.if n .RS 4
.nf
.fam C
نکته: گزینهٔ \*(Aq\-m\*(Aq در صورت استفاده با هستهٔ v6.18 یا جدیدتر، به نسخهٔ v83 یا
جدیدتر نیاز دارد. نسخه‌های قدیمی‌تر (پیش از v83) کار نخواهند کرد زیرا هستهٔ v6.18
نحوهٔ شمارش درگاه‌های CXL و درگاه‌های پایین‌دست را تغییر داده است. در این هسته‌های
جدیدتر، سلسله‌مراتب درگاه CXL تنها پس از شناسایی (probe) شدن memdev برقرار
می‌شود. نسخهٔ v83 و جدیدتر با هر دو هسته‌های قدیمی‌تر و جدیدتر کاملاً سازگار
باقی می‌مانند.
.fam
.fi
.if n .RE
.RE
.sp
\-\-debug
.RS 4
فعال‌سازی پیام‌های اشکال‌زدایی بیشتر شامل اشکال‌زدایی کتابخانه.
.RE
.SH "کپی‌رایت و تکثیر (COPYRIGHT)"
.sp
Copyright \(co 2016 \- 2022, Intel Corporation. License GPLv2: GNU GPL
version 2 \c
.URL "http://gnu.org/licenses/gpl.html" "" "."
این نرم‌افزار آزاد است: شما برای تغییر و بازتوزیع آن آزاد هستید. هیچ ضمانتی، تا
حد مجاز قانون، وجود ندارد.
.SH "همچنین ببینید (SEE ALSO)"
.sp
cxl\-disable\-port(1)