.\" -*- coding: UTF-8 -*-
.de  Sp \" Vertical space (when we can't use .PP)
.if t .sp .5v
.if n .sp
..
.\" -*- mode: troff; coding: utf-8 -*-
.\" Automatically generated by Pod::Man v6.0.2 (Pod::Simple 3.45)
.\"
.\" Standard preamble:
.\" ========================================================================
.de  Vb \" Begin verbatim text
.ft CW
.nf
.ne \\$1
..
.de  Ve \" End verbatim text
.ft R
.fi
..
.ie  n \{\
.    ds C` ""
.    ds C' ""
'br\}
.el\{\
.    ds C`
.    ds C'
'br\}
.\" \*(C` and \*(C' are quotes in nroff, nothing in troff, for use with C<>.
.ie  \n(.g .ds Aq \(aq
.el       .ds Aq '
.\"
.\" Escape single quotes in literal strings from groff's Unicode transform.
.de  IX
..
.\"
.\" If the F register is >0, we'll generate index entries on stderr for
.\" titles (.TH), headers (.SH), subsections (.SS), items (.Ip), and index
.\" entries marked with X<> in POD.  Of course, you'll have to process the
.\" output yourself in some meaningful fashion.
.\"
.\" Avoid warning from groff about undefined register 'F'.
.nr rF 0
.if  \n(.g .if rF .nr rF 1
.if  (\n(rF:(\n(.g==0)) \{\
.    if \nF \{\
.        de IX
.        tm Index:\\$1\t\\n%\t"\\$2"
..
.        if !\nF==2 \{\
.            nr % 0
.            nr F 2
.        \}
.    \}
.\}
.rr rF
.if  n .ds AD l
.\"
.\" Required to disable full justification in groff 1.23.0.
.\" ========================================================================
.\"
.IX Title "AS 1"
.\"*******************************************************************
.\"
.\" This file was generated with po4a. Translate the source file.
.\"
.\"*******************************************************************
.TH AS 1 "1 مايو 2026" binutils\-2.46.0 "أدوات تطوير جنو"
.if  n .ad l
.\" For nroff, turn off justification.  Always turn off hyphenation; it makes
.\" way too many mistakes in technical documents.
.nh
.SH الاسم
AS \- مجمّع جنو المنقول.
.SH موجز
.IX Header موجز
as [\fB\-a\fP[\fBcdghilns\fP][=\fIملف\fP]]
 [\fB\-\-alternate\fP]
 [\fB\-\-compress\-debug\-sections\fP] [\fB\-\-nocompress\-debug\-sections\fP]
 [\fB\-D\fP]
 [\fB\-\-dump\-config\fP]
 [\fB\-\-debug\-prefix\-map\fP \fIقديم\fP=\fIجديد\fP]
 [\fB\-\-defsym\fP \fIرمز\fP=\fIقيمة\fP]
 [\fB\-\-elf\-stt\-common=[no|yes]\fP]
 [\fB\-\-emulation\fP=\fIاسم\fP]
 [\fB\-f\fP]
 [\fB\-g\fP] [\fB\-\-gstabs\fP] [\fB\-\-gstabs+\fP]
 [\fB\-\-gdwarf\-<N>\fP] [\fB\-\-gdwarf\-sections\fP]
 [\fB\-\-gdwarf\-cie\-version\fP=\fIإصدار\fP]
 [\fB\-\-generate\-missing\-build\-notes=[no|yes]\fP]
 [\fB\-\-gsframe\fP] [\fB\-\-gsframe=[no|yes]\fP]
 [\fB\-\-gsframe\-3\fP]
 [\fB\-\-hash\-size\fP=\fIN\fP]
 [\fB\-\-help\fP] [\fB\-\-target\-help\fP]
 [\fB\-\-info\fP] [\fB\-\-no\-info\fP]
 [\fB\-I\fP \fIدليل\fP]
 [\fB\-J\fP]
 [\fB\-K\fP]
 [\fB\-\-keep\-locals\fP]
 [\fB\-L\fP]
 [\fB\-\-listing\-lhs\-width\fP=\fIعدد\fP]
 [\fB\-\-listing\-lhs\-width2\fP=\fIعدد\fP]
 [\fB\-\-listing\-rhs\-width\fP=\fIعدد\fP]
 [\fB\-\-listing\-cont\-lines\fP=\fIعدد\fP]
 [\fB\-\-multibyte\-handling=[allow|warn|warn\-sym\-only]\fP]
 [\fB\-\-no\-pad\-sections\fP]
 [\fB\-o\fP \fIملف_هدف\fP] [\fB\-R\fP]
 [\fB\-\-scfi=experimental\fP]
 [\fB\-\-sectname\-subst\fP]
 [\fB\-\-size\-check=[error|warning]\fP]
 [\fB\-\-statistics\fP]
 [\fB\-v\fP] [\fB\-\-verbose\fP]
 [\fB\-version\fP] [\fB\-\-version\fP]
 [\fB\-W\fP] [\fB\-\-no\-warn\fP] [\fB\-\-warn\fP] [\fB\-\-fatal\-warnings\fP]
 [\fB\-w\fP] [\fB\-x\fP]
 [\fB\-Z\fP] [\fB@\fP\fIملف\fP]
 [\fIخيارات\-الهدف\fP]
 [\fB\-\-\fP|\fIملفات\fP ...]
.SH الهدف
.IX Header الهدف
\&\fIخيارات هدف AArch64:\fP
   [\fB\-EB\fP|\fB\-EL\fP]
   [\fB\-mabi\fP=\fIABI\fP]
.PP
\&\fIخيارات هدف Alpha:\fP
   [\fB\-m\fP\fIمعالج\fP]
   [\fB\-mdebug\fP | \fB\-no\-mdebug\fP]
   [\fB\-replace\fP | \fB\-noreplace\fP]
   [\fB\-relax\fP] [\fB\-g\fP] [\fB\-G\fP\fIحجم\fP]
   [\fB\-F\fP] [\fB\-32addr\fP]
.PP
\&\fIخيارات هدف ARC:\fP
   [\fB\-mcpu=\fP\fIمعالج\fP]
   [\fB\-mA6\fP|\fB\-mARC600\fP|\fB\-mARC601\fP|\fB\-mA7\fP|\fB\-mARC700\fP|\fB\-mEM\fP|\fB\-mHS\fP]
   [\fB\-mcode\-density\fP]
   [\fB\-mrelax\fP]
   [\fB\-EB\fP|\fB\-EL\fP]
.PP
\&\fIخيارات هدف ARM:\fP
   [\fB\-mcpu\fP=\fIمعالج\fP[+\fIإضافة\fP...]]
   [\fB\-march\fP=\fIمعمارية\fP[+\fIإضافة\fP...]]
   [\fB\-mfpu\fP=\fIتنسيق\-الفاصلة\-العائمة\fP]
   [\fB\-mfloat\-abi\fP=\fIabi\fP]
   [\fB\-meabi\fP=\fIإصدار\fP]
   [\fB\-mthumb\fP]
   [\fB\-EB\fP|\fB\-EL\fP]
   [\fB\-mapcs\-32\fP|\fB\-mapcs\-26\fP|\fB\-mapcs\-float\fP|
    \fB\-mapcs\-reentrant\fP]
   [\fB\-mthumb\-interwork\fP] [\fB\-k\fP]
.PP
\&\fIخيارات هدف Blackfin:\fP
   [\fB\-mcpu\fP=\fIمعالج\fP[\-\fIمراجعة\fP]]
   [\fB\-mfdpic\fP]
   [\fB\-mno\-fdpic\fP]
   [\fB\-mnopic\fP]
.PP
\&\fIخيارات هدف BPF:\fP
   [\fB\-EL\fP] [\fB\-EB\fP]
.PP
\&\fIخيارات هدف CRIS:\fP
   [\fB\-\-underscore\fP | \fB\-\-no\-underscore\fP]
   [\fB\-\-pic\fP] [\fB\-N\fP]
   [\fB\-\-emulation=criself\fP | \fB\-\-emulation=crisaout\fP]
   [\fB\-\-march=v0_v10\fP | \fB\-\-march=v10\fP | \fB\-\-march=v32\fP | \fB\-\-march=common_v10_v32\fP]
.PP
\&\fIخيارات هدف C\-SKY:\fP
   [\fB\-march=\fP\fIمعمارية\fP] [\fB\-mcpu=\fP\fIمعالج\fP]
   [\fB\-EL\fP] [\fB\-mlittle\-endian\fP] [\fB\-EB\fP] [\fB\-mbig\-endian\fP]
   [\fB\-fpic\fP] [\fB\-pic\fP]
   [\fB\-mljump\fP] [\fB\-mno\-ljump\fP]
   [\fB\-force2bsr\fP] [\fB\-mforce2bsr\fP] [\fB\-no\-force2bsr\fP] [\fB\-mno\-force2bsr\fP]
   [\fB\-jsri2bsr\fP] [\fB\-mjsri2bsr\fP] [\fB\-no\-jsri2bsr\fP ] [\fB\-mno\-jsri2bsr\fP]
   [\fB\-mnolrw\fP ] [\fB\-mno\-lrw\fP]
   [\fB\-melrw\fP] [\fB\-mno\-elrw\fP]
   [\fB\-mlaf\fP ] [\fB\-mliterals\-after\-func\fP]
   [\fB\-mno\-laf\fP] [\fB\-mno\-literals\-after\-func\fP]
   [\fB\-mlabr\fP] [\fB\-mliterals\-after\-br\fP]
   [\fB\-mno\-labr\fP] [\fB\-mnoliterals\-after\-br\fP]
   [\fB\-mistack\fP] [\fB\-mno\-istack\fP]
   [\fB\-mhard\-float\fP] [\fB\-mmp\fP] [\fB\-mcp\fP] [\fB\-mcache\fP]
   [\fB\-msecurity\fP] [\fB\-mtrust\fP]
   [\fB\-mdsp\fP] [\fB\-medsp\fP] [\fB\-mvdsp\fP]
.PP
\&\fIخيارات هدف D10V:\fP
   [\fB\-O\fP]
.PP
\&\fIخيارات هدف D30V:\fP
   [\fB\-O\fP|\fB\-n\fP|\fB\-N\fP]
.PP
\&\fIخيارات هدف EPIPHANY:\fP
   [\fB\-mepiphany\fP|\fB\-mepiphany16\fP]
.PP
\&\fIخيارات هدف H8/300:\fP
   [\-h\-tick\-hex]
.PP
\&\fIخيارات هدف i386:\fP
   [\fB\-\-32\fP|\fB\-\-x32\fP|\fB\-\-64\fP] [\fB\-n\fP]
   [\fB\-march\fP=\fIمعالج\fP[+\fIإضافة\fP...]] [\fB\-mtune\fP=\fIمعالج\fP]
.PP
\&\fIخيارات هدف IA\-64:\fP
   [\fB\-mconstant\-gp\fP|\fB\-mauto\-pic\fP]
   [\fB\-milp32\fP|\fB\-milp64\fP|\fB\-mlp64\fP|\fB\-mp64\fP]
   [\fB\-mle\fP|\fBmbe\fP]
   [\fB\-mtune=itanium1\fP|\fB\-mtune=itanium2\fP]
   [\fB\-munwind\-check=warning\fP|\fB\-munwind\-check=error\fP]
   [\fB\-mhint.b=ok\fP|\fB\-mhint.b=warning\fP|\fB\-mhint.b=error\fP]
   [\fB\-x\fP|\fB\-xexplicit\fP] [\fB\-xauto\fP] [\fB\-xdebug\fP]
.PP
\&\fIخيارات هدف IP2K:\fP
   [\fB\-mip2022\fP|\fB\-mip2022ext\fP]
.PP
\&\fIخيارات هدف M32C:\fP
   [\fB\-m32c\fP|\fB\-m16c\fP] [\-relax] [\-h\-tick\-hex]
.PP
\&\fIخيارات هدف M32R:\fP
   [\fB\-\-m32rx\fP|\fB\-\-[no\-]warn\-explicit\-parallel\-conflicts\fP|
   \fB\-\-W[n]p\fP]
.PP
\&\fIخيارات هدف M680X0:\fP
   [\fB\-l\fP] [\fB\-m68000\fP|\fB\-m68010\fP|\fB\-m68020\fP|...]
.PP
\&\fIخيارات هدف M68HC11:\fP
   [\fB\-m68hc11\fP|\fB\-m68hc12\fP|\fB\-m68hcs12\fP|\fB\-mm9s12x\fP|\fB\-mm9s12xg\fP]
   [\fB\-mshort\fP|\fB\-mlong\fP]
   [\fB\-mshort\-double\fP|\fB\-mlong\-double\fP]
   [\fB\-\-force\-long\-branches\fP] [\fB\-\-short\-branches\fP]
   [\fB\-\-strict\-direct\-mode\fP] [\fB\-\-print\-insn\-syntax\fP]
   [\fB\-\-print\-opcodes\fP] [\fB\-\-generate\-example\fP]
.PP
\&\fIخيارات هدف MCORE:\fP
   [\fB\-jsri2bsr\fP] [\fB\-sifilter\fP] [\fB\-relax\fP]
   [\fB\-mcpu=[210|340]\fP]
.PP
\&\fIخيارات هدف Meta:\fP
   [\fB\-mcpu=\fP\fIمعالج\fP] [\fB\-mfpu=\fP\fIمعالج\fP] [\fB\-mdsp=\fP\fIمعالج\fP]
\&\fIخيارات هدف MICROBLAZE:\fP
   [\fB\-mlittle\-endian\fP] [\fB\-mbig\-endian\fP]
.PP
\&\fIخيارات هدف MIPS:\fP
   [\fB\-nocpp\fP] [\fB\-EL\fP] [\fB\-EB\fP] [\fB\-O\fP[\fIمستوى التحسين\fP]]
   [\fB\-g\fP[\fIمستوى التنقيح\fP]] [\fB\-G\fP \fIعدد\fP] [\fB\-KPIC\fP] [\fB\-call_shared\fP]
   [\fB\-non_shared\fP] [\fB\-xgot\fP [\fB\-mvxworks\-pic\fP]
   [\fB\-mabi\fP=\fIABI\fP] [\fB\-32\fP] [\fB\-n32\fP] [\fB\-64\fP] [\fB\-mfp32\fP] [\fB\-mgp32\fP]
   [\fB\-mfp64\fP] [\fB\-mgp64\fP] [\fB\-mfpxx\fP]
   [\fB\-modd\-spreg\fP] [\fB\-mno\-odd\-spreg\fP]
   [\fB\-march\fP=\fIمعالج\fP] [\fB\-mtune\fP=\fIمعالج\fP] [\fB\-mips1\fP] [\fB\-mips2\fP]
   [\fB\-mips3\fP] [\fB\-mips4\fP] [\fB\-mips5\fP] [\fB\-mips32\fP] [\fB\-mips32r2\fP]
   [\fB\-mips32r3\fP] [\fB\-mips32r5\fP] [\fB\-mips32r6\fP] [\fB\-mips64\fP] [\fB\-mips64r2\fP]
   [\fB\-mips64r3\fP] [\fB\-mips64r5\fP] [\fB\-mips64r6\fP]
   [\fB\-construct\-floats\fP] [\fB\-no\-construct\-floats\fP]
   [\fB\-mignore\-branch\-isa\fP] [\fB\-mno\-ignore\-branch\-isa\fP]
   [\fB\-mnan=\fP\fIترميز\fP]
   [\fB\-trap\fP] [\fB\-no\-break\fP] [\fB\-break\fP] [\fB\-no\-trap\fP]
   [\fB\-mips16\fP] [\fB\-no\-mips16\fP]
   [\fB\-mmips16e2\fP] [\fB\-mno\-mips16e2\fP]
   [\fB\-mmicromips\fP] [\fB\-mno\-micromips\fP]
   [\fB\-msmartmips\fP] [\fB\-mno\-smartmips\fP]
   [\fB\-mips3d\fP] [\fB\-no\-mips3d\fP]
   [\fB\-mdmx\fP] [\fB\-no\-mdmx\fP]
   [\fB\-mdsp\fP] [\fB\-mno\-dsp\fP]
   [\fB\-mdspr2\fP] [\fB\-mno\-dspr2\fP]
   [\fB\-mdspr3\fP] [\fB\-mno\-dspr3\fP]
   [\fB\-mmsa\fP] [\fB\-mno\-msa\fP]
   [\fB\-mxpa\fP] [\fB\-mno\-xpa\fP]
   [\fB\-mmt\fP] [\fB\-mno\-mt\fP]
   [\fB\-mmcu\fP] [\fB\-mno\-mcu\fP]
   [\fB\-mcrc\fP] [\fB\-mno\-crc\fP]
   [\fB\-mginv\fP] [\fB\-mno\-ginv\fP]
   [\fB\-mloongson\-mmi\fP] [\fB\-mno\-loongson\-mmi\fP]
   [\fB\-mloongson\-cam\fP] [\fB\-mno\-loongson\-cam\fP]
   [\fB\-mloongson\-ext\fP] [\fB\-mno\-loongson\-ext\fP]
   [\fB\-mloongson\-ext2\fP] [\fB\-mno\-loongson\-ext2\fP]
   [\fB\-minsn32\fP] [\fB\-mno\-insn32\fP]
   [\fB\-mfix7000\fP] [\fB\-mno\-fix7000\fP]
   [\fB\-mfix\-rm7000\fP] [\fB\-mno\-fix\-rm7000\fP]
   [\fB\-mfix\-vr4120\fP] [\fB\-mno\-fix\-vr4120\fP]
   [\fB\-mfix\-vr4130\fP] [\fB\-mno\-fix\-vr4130\fP]
   [\fB\-mfix\-r5900\fP] [\fB\-mno\-fix\-r5900\fP]
   [\fB\-mdebug\fP] [\fB\-no\-mdebug\fP]
   [\fB\-mpdr\fP] [\fB\-mno\-pdr\fP]
.PP
\&\fIخيارات هدف MMIX:\fP
   [\fB\-\-fixed\-special\-register\-names\fP] [\fB\-\-globalize\-symbols\fP]
   [\fB\-\-gnu\-syntax\fP] [\fB\-\-relax\fP] [\fB\-\-no\-predefined\-symbols\fP]
   [\fB\-\-no\-expand\fP] [\fB\-\-no\-merge\-gregs\fP] [\fB\-x\fP]
   [\fB\-\-linker\-allocated\-gregs\fP]
.PP
\&\fIخيارات هدف NDS32:\fP
    [\fB\-EL\fP] [\fB\-EB\fP] [\fB\-O\fP] [\fB\-Os\fP] [\fB\-mcpu=\fP\fIمعالج\fP]
    [\fB\-misa=\fP\fIisa\fP] [\fB\-mabi=\fP\fIabi\fP] [\fB\-mall\-ext\fP]
    [\fB\-m[no\-]16\-bit\fP]  [\fB\-m[no\-]perf\-ext\fP] [\fB\-m[no\-]perf2\-ext\fP]
    [\fB\-m[no\-]string\-ext\fP] [\fB\-m[no\-]dsp\-ext\fP] [\fB\-m[no\-]mac\fP] [\fB\-m[no\-]div\fP]
    [\fB\-m[no\-]audio\-isa\-ext\fP] [\fB\-m[no\-]fpu\-sp\-ext\fP] [\fB\-m[no\-]fpu\-dp\-ext\fP]
    [\fB\-m[no\-]fpu\-fma\fP] [\fB\-mfpu\-freg=\fP\fIFREG\fP] [\fB\-mreduced\-regs\fP]
    [\fB\-mfull\-regs\fP] [\fB\-m[no\-]dx\-regs\fP] [\fB\-mpic\fP] [\fB\-mno\-relax\fP]
    [\fB\-mb2bb\fP]
.PP
\&\fIخيارات هدف PDP11:\fP
   [\fB\-mpic\fP|\fB\-mno\-pic\fP] [\fB\-mall\fP] [\fB\-mno\-extensions\fP]
   [\fB\-m\fP\fIإضافة\fP|\fB\-mno\-\fP\fIإضافة\fP]
   [\fB\-m\fP\fIمعالج\fP] [\fB\-m\fP\fIآلة\fP]
.PP
\&\fIخيارات هدف picoJava:\fP
   [\fB\-mb\fP|\fB\-me\fP]
.PP
\&\fIخيارات هدف PowerPC:\fP
   [\fB\-a32\fP|\fB\-a64\fP]
   [\fB\-mpwrx\fP|\fB\-mpwr2\fP|\fB\-mpwr\fP|\fB\-m601\fP|\fB\-mppc\fP|\fB\-mppc32\fP|\fB\-m603\fP|\fB\-m604\fP|\fB\-m403\fP|\fB\-m405\fP|
    \fB\-m440\fP|\fB\-m464\fP|\fB\-m476\fP|\fB\-m7400\fP|\fB\-m7410\fP|\fB\-m7450\fP|\fB\-m7455\fP|\fB\-m750cl\fP|\fB\-mgekko\fP|
    \fB\-mbroadway\fP|\fB\-mppc64\fP|\fB\-m620\fP|\fB\-me500\fP|\fB\-e500x2\fP|\fB\-me500mc\fP|\fB\-me500mc64\fP|\fB\-me5500\fP|
    \fB\-me6500\fP|\fB\-mppc64bridge\fP|\fB\-mbooke\fP|\fB\-mpower4\fP|\fB\-mpwr4\fP|\fB\-mpower5\fP|\fB\-mpwr5\fP|\fB\-mpwr5x\fP|
    \fB\-mpower6\fP|\fB\-mpwr6\fP|\fB\-mpower7\fP|\fB\-mpwr7\fP|\fB\-mpower8\fP|\fB\-mpwr8\fP|\fB\-mpower9\fP|\fB\-mpwr9\fP\fB\-ma2\fP|
    \fB\-mcell\fP|\fB\-mspe\fP|\fB\-mspe2\fP|\fB\-mtitan\fP|\fB\-me300\fP|\fB\-mcom\fP]
   [\fB\-many\fP] [\fB\-maltivec\fP|\fB\-mvsx\fP|\fB\-mhtm\fP|\fB\-mvle\fP]
   [\fB\-mregnames\fP|\fB\-mno\-regnames\fP]
   [\fB\-mrelocatable\fP|\fB\-mrelocatable\-lib\fP|\fB\-K PIC\fP] [\fB\-memb\fP]
   [\fB\-mlittle\fP|\fB\-mlittle\-endian\fP|\fB\-le\fP|\fB\-mbig\fP|\fB\-mbig\-endian\fP|\fB\-be\fP]
   [\fB\-nops=\fP\fIعدد\fP]
.PP
\&\fIخيارات هدف PRU:\fP
   [\fB\-link\-relax\fP]
   [\fB\-mnolink\-relax\fP]
   [\fB\-mno\-warn\-regname\-label\fP]
.PP
\&\fIخيارات هدف RISC\-V:\fP
   [\fB\-fpic\fP|\fB\-fPIC\fP|\fB\-fno\-pic\fP]
   [\fB\-march\fP=\fIISA\fP|\fIتشكيلات\fP|\fIProfiles_ISA\fP]
   [\fB\-mabi\fP=\fIABI\fP]
   [\fB\-mlittle\-endian\fP|\fB\-mbig\-endian\fP]
.PP
\&\fIخيارات هدف RL78:\fP
   [\fB\-mg10\fP]
   [\fB\-m32bit\-doubles\fP|\fB\-m64bit\-doubles\fP]
.PP
\&\fIخيارات هدف RX:\fP
   [\fB\-mlittle\-endian\fP|\fB\-mbig\-endian\fP]
   [\fB\-m32bit\-doubles\fP|\fB\-m64bit\-doubles\fP]
   [\fB\-muse\-conventional\-section\-names\fP]
   [\fB\-msmall\-data\-limit\fP]
   [\fB\-mpid\fP]
   [\fB\-mrelax\fP]
   [\fB\-mint\-register=\fP\fIعدد\fP]
   [\fB\-mgcc\-abi\fP|\fB\-mrx\-abi\fP]
.PP
\&\fIخيارات هدف s390:\fP
   [\fB\-m31\fP|\fB\-m64\fP] [\fB\-mesa\fP|\fB\-mzarch\fP] [\fB\-march\fP=\fIمعالج\fP]
   [\fB\-mregnames\fP|\fB\-mno\-regnames\fP]
   [\fB\-mwarn\-areg\-zero\fP]
   [\fB\-mwarn\-regtype\-mismatch=strict\fP
    \fB\-mwarn\-regtype\-mismatch=relaxed\fP
    \fB\-mwarn\-regtype\-mismatch=no\fP
    \fB\-mno\-warn\-regtype\-mismatch\fP]
.PP
\&\fIخيارات هدف SCORE:\fP
   [\fB\-EB\fP][\fB\-EL\fP][\fB\-FIXDD\fP][\fB\-NWARN\fP]
   [\fB\-SCORE5\fP][\fB\-SCORE5U\fP][\fB\-SCORE7\fP][\fB\-SCORE3\fP]
   [\fB\-march=score7\fP][\fB\-march=score3\fP]
   [\fB\-USE_R1\fP][\fB\-KPIC\fP][\fB\-O0\fP][\fB\-G\fP \fIعدد\fP][\fB\-V\fP]
.PP
\&\fIخيارات هدف SPARC:\fP
   [\fB\-Av6\fP|\fB\-Av7\fP|\fB\-Av8\fP|\fB\-Aleon\fP|\fB\-Asparclet\fP|\fB\-Asparclite\fP
    \fB\-Av8plus\fP|\fB\-Av8plusa\fP|\fB\-Av8plusb\fP|\fB\-Av8plusc\fP|\fB\-Av8plusd\fP
    \fB\-Av8plusv\fP|\fB\-Av8plusm\fP|\fB\-Av9\fP|\fB\-Av9a\fP|\fB\-Av9b\fP|\fB\-Av9c\fP
    \fB\-Av9d\fP|\fB\-Av9e\fP|\fB\-Av9v\fP|\fB\-Av9m\fP|\fB\-Asparc\fP|\fB\-Asparcvis\fP
    \fB\-Asparcvis2\fP|\fB\-Asparcfmaf\fP|\fB\-Asparcima\fP|\fB\-Asparcvis3\fP
    \fB\-Asparcvisr\fP|\fB\-Asparc5\fP]
   [\fB\-xarch=v8plus\fP|\fB\-xarch=v8plusa\fP]|\fB\-xarch=v8plusb\fP|\fB\-xarch=v8plusc\fP
    \fB\-xarch=v8plusd\fP|\fB\-xarch=v8plusv\fP|\fB\-xarch=v8plusm\fP|\fB\-xarch=v9\fP
    \fB\-xarch=v9a\fP|\fB\-xarch=v9b\fP|\fB\-xarch=v9c\fP|\fB\-xarch=v9d\fP|\fB\-xarch=v9e\fP
    \fB\-xarch=v9v\fP|\fB\-xarch=v9m\fP|\fB\-xarch=sparc\fP|\fB\-xarch=sparcvis\fP
    \fB\-xarch=sparcvis2\fP|\fB\-xarch=sparcfmaf\fP|\fB\-xarch=sparcima\fP
    \fB\-xarch=sparcvis3\fP|\fB\-xarch=sparcvisr\fP|\fB\-xarch=sparc5\fP
    \fB\-bump\fP]
   [\fB\-32\fP|\fB\-64\fP]
   [\fB\-\-enforce\-aligned\-data\fP][\fB\-\-dcti\-couples\-detect\fP]
.PP
\&\fIخيارات هدف TIC54X:\fP
 [\fB\-mcpu=54[123589]\fP|\fB\-mcpu=54[56]lp\fP] [\fB\-mfar\-mode\fP|\fB\-mf\fP]
 [\fB\-merrors\-to\-file\fP \fI<اسم_الملف>\fP|\fB\-me\fP \fI<اسم_الملف>\fP]
.PP
\&\fIخيارات هدف TIC6X:\fP
   [\fB\-march=\fP\fIمعمارية\fP] [\fB\-mbig\-endian\fP|\fB\-mlittle\-endian\fP]
   [\fB\-mdsbt\fP|\fB\-mno\-dsbt\fP] [\fB\-mpid=no\fP|\fB\-mpid=near\fP|\fB\-mpid=far\fP]
   [\fB\-mpic\fP|\fB\-mno\-pic\fP]
.PP
\&\fIخيارات هدف TILE\-Gx:\fP
   [\fB\-m32\fP|\fB\-m64\fP][\fB\-EB\fP][\fB\-EL\fP]
.PP
\&\fIخيارات هدف Visium:\fP
   [\fB\-mtune=\fP\fIمعمارية\fP]
.PP
\&\fIخيارات هدف Xtensa:\fP
 [\fB\-\-[no\-]text\-section\-literals\fP] [\fB\-\-[no\-]auto\-litpools\fP]
 [\fB\-\-[no\-]absolute\-literals\fP]
 [\fB\-\-[no\-]target\-align\fP] [\fB\-\-[no\-]longcalls\fP]
 [\fB\-\-[no\-]transform\fP]
 [\fB\-\-rename\-section\fP \fIالاسم_القديم\fP=\fIالاسم_الجديد\fP]
 [\fB\-\-[no\-]trampolines\fP]
 [\fB\-\-abi\-windowed\fP|\fB\-\-abi\-call0\fP]
.PP
\&\fIخيارات هدف Z80:\fP
  [\fB\-march=\fP\fICPU\fP\fI[\-EXT]\fP\fI[+EXT]\fP]
  [\fB\-local\-prefix=\fP\fIبادئة\fP]
  [\fB\-colonless\fP]
  [\fB\-sdcc\fP]
  [\fB\-fp\-s=\fP\fIتنسيق\fP]
  [\fB\-fp\-d=\fP\fIتنسيق\fP]
.SH الوصف
.IX Header الوصف
جنو \fBas\fP هو في الحقيقة عائلة من المجمّعات. إذا كنت تستخدم (أو استخدمت)
مجمّع جنو على معمارية ما، فمن المفترض أن تجد بيئة مشابهة تمامًا عند استخدامه
على معمارية أخرى. تشترك كل نسخة في الكثير مع النسخ الأخرى، بما في ذلك
تنسيقات ملفات الكائنات، ومعظم توجيهات المجمّع (التي تسمى غالبًا
\&\fIpseudo\-ops\fP) وصياغة المجمّع.
.PP
\&\fBas\fP مخصص بشكل رئيس لتجميع مخرجات مترجم جنو سي \f(CW\*(C`gcc\*(C'\fP
ليستخدمها الواصل \&\f(CW\*(C`ld\*(C'\fP. ومع ذلك، فقد حاولنا جعل \fBas\fP يجمع بشكل
صحيح كل ما تجمعه المجمعات الأخرى لنفس الجهاز. تُوثق أي استثناءات بشكل
صريح. لا يعني هذا أن \fBas\fP يستخدم دائمًا نفس الصيغة مثل مجمّع آخر لنفس
المعمارية؛ على سبيل المثال، نعلم بوجود عدة نسخ غير متوافقة من صيغة لغة
التجميع 680x0.
.PP
في كل مرة تشغل فيها \fBas\fP فإنه يجمع برنامجًا مصدريًا واحدًا فقط. يتكون
البرنامج المصدري من ملف واحد أو أكثر. (المدخل القياسي يعتبر أيضًا ملفًا.)
.PP
أعطِ \fBas\fP سطر أوامر يحتوي على صفر أو أكثر من أسماء ملفات الإدخال. تُقرأ
ملفات الإدخال (من اسم الملف الأيسر إلى الأيمن). أي معامل في سطر الأوامر (في
أي موضع) ليس له معنى خاص يُعتبر اسم ملف إدخال.
.PP
إذا لم تُعطِ \fBas\fP أي أسماء ملفات، فإنه يحاول قراءة ملف إدخال واحد من مدخل
\fBas\fP القياسي، وهو عادةً طرفيتك. قد تضطر إلى كتابة \fBctl\-D\fP لإخبار \fBas\fP أنه
لا يوجد المزيد من البرامج لتجميعها.
.PP
استخدم \fB\-\-\fP إذا كنت بحاجة إلى تسمية ملف الإدخال القياسي صراحةً في سطر
الأوامر الخاص بك.
.PP
إذا كان المصدر فارغًا، يُنتج \fBas\fP ملف كائن صغيرًا وفارغًا.
.PP
قد يكتب \&\fBas\fP تحذيرات ورسائل خطأ إلى ملف الخطأ القياسي (عادةً طرفيتك). لا
ينبغي أن يحدث هذا عندما يقوم مترجم بتشغيل \fBas\fP آليًا. تبلغ التحذيرات عن
افتراض تم اتخاذه ليتمكن \fBas\fP من مواصلة تجميع برنامج معيب؛ بينما تبلغ
الأخطاء عن مشكلة خطيرة توقف عملية التجميع.
.PP
إذا كنت تستدعي \fBas\fP عبر مترجم جنو سي، فيمكنك استخدام خيار \fB\-Wa\fP لتمرير
المعاملات إلى المجمّع. يجب فصل معاملات المجمّع عن بعضها البعض (وعن \fB\-Wa\fP)
بفواصل. على سبيل المثال:
.PP
.Vb 1
\&        gcc \-c \-g \-O \-Wa,\-alh,\-L file.c
.Ve
.PP
يمرر هذا خيارين للمجمّع: \fB\-alh\fP (إصدار قائمة إلى المخرج القياسي مع مصدر
عالي المستوى ومصدر التجميع) و \fB\-L\fP (الاحتفاظ بالرموز المحلية في جدول
الرموز).
.PP
عادةً لا تحتاج إلى استخدام آلية \fB\-Wa\fP هذه، لأن العديد من خيارات سطر الأوامر
الخاصة بالمترجم تُمرر آليًا إلى المجمّع بواسطة المترجم. (يمكنك استدعاء مشغل
مترجم جنو مع خيار \fB\-v\fP لترى بدقة الخيارات التي يمررها إلى كل مرحلة ترجمة،
بما في ذلك المجمّع.)
.SH الخيارات
.IX Header الخيارات
.IP \fB@\fP\fIالملف\fP 4
.IX Item @file
اقرأ خيارات سطر الأوامر من \fIfile\fP. تُدرج الخيارات المقروءة مكان خيار
@\fIfile\fP الأصلي. إذا كان \fIfile\fP غير موجود، أو لا يمكن قراءته، فسيُعامل
الخيار حرفيًا ولن يُزال.
.Sp
تُفصل الخيارات في \fIfile\fP بمسافات فارغة. يمكن تضمين حرف مسافة فارغة في خيار
ما عن طريق إحاطة الخيار بالكامل إما بعلامات اقتباس مفردة أو مزدوجة. يمكن
تضمين أي حرف (بما في ذلك الشرطة المائلة العكسية) عن طريق سبق الحرف المراد
تضمينه بشرطة مائلة عكسية. يمكن لـ \fIfile\fP نفسه أن يحتوي على خيارات @\fIfile\fP
إضافية؛ وتُعالج أي خيارات من هذا القبيل بشكل متكرر (recursively).
.IP \fB\-a[cdghilmns]\fP 4
.IX Item \-a[cdghilmns]
تشغيل القوائم، بأي طريقة من الطرق المتنوعة:
.RS 4
.IP \fB\-ac\fP 4
.IX Item \-ac
حذف الشروط الزائفة
.IP \fB\-ad\fP 4
.IX Item \-ad
حذف توجيهات التنقيح
.IP \fB\-ag\fP 4
.IX Item \-ag
تضمين معلومات عامة، مثل إصدار as والخيارات الممرة
.IP \fB\-ah\fP 4
.IX Item \-ah
تضمين المصدر عالي المستوى
.IP \fB\-al\fP 4
.IX Item \-al
تضمين التجميع
.IP \fB\-ali\fP 4
.IX Item \-ali
تضمين التجميع مع ginsn
.IP \fB\-am\fP 4
.IX Item \-am
تضمين توسعات الماكرو
.IP \fB\-an\fP 4
.IX Item \-an
حذف معالجة النماذج
.IP \fB\-as\fP 4
.IX Item \-as
تضمين الرموز
.IP \fB=ملف\fP 4
.IX Item =ملف
ضبط اسم ملف القائمة
.RE
.RS 4
.Sp
يمكنك دمج هذه الخيارات؛ على سبيل المثال، استخدم \fB\-aln\fP لقائمة تجميع بدون
معالجة النماذج. خيار \fB=ملف\fP، إذا استخدم، يجب أن يكون الأخير. بمفرده، يؤول
\fB\-a\fP مبدئيًا إلى \fB\-ahls\fP.
.RE
.IP \fB\-\-alternate\fP 4
.IX Item \-\-alternate
البدء في وضع الماكرو البديل.
.IP \fB\-\-compress\-debug\-sections\fP 4
.IX Item \-\-compress\-debug\-sections
ضغط أقسام تنقيح DWARF باستخدام zlib مع SHF_COMPRESSED من ELF ABI. ملف الكائن
الناتج قد لا يكون متوافقًا مع الواصلات وأدوات ملفات الكائنات القديمة. لاحظ
أنه إذا كان الضغط سيجعل قسمًا معينًا \fIأكبر\fP فإنه لا يُضغط.
.IP \fB\-\-compress\-debug\-sections=none\fP 4
.IX Item \-\-compress\-debug\-sections=none
.PD 0
.IP \fB\-\-compress\-debug\-sections=zlib\fP 4
.IX Item \-\-compress\-debug\-sections=zlib
.IP \fB\-\-compress\-debug\-sections=zlib\-gnu\fP 4
.IX Item \-\-compress\-debug\-sections=zlib\-gnu
.IP \fB\-\-compress\-debug\-sections=zlib\-gabi\fP 4
.IX Item \-\-compress\-debug\-sections=zlib\-gabi
.IP \fB\-\-compress\-debug\-sections=zstd\fP 4
.IX Item \-\-compress\-debug\-sections=zstd
.PD
تتحكم هذه الخيارات في كيفية ضغط أقسام تنقيح
DWARF. \&\fB\-\-compress\-debug\-sections=none\fP يعادل
\&\fB\-\-nocompress\-debug\-sections\fP. \&\fB\-\-compress\-debug\-sections=zlib\fP و
\&\fB\-\-compress\-debug\-sections=zlib\-gabi\fP يعادلان
\&\fB\-\-compress\-debug\-sections\fP. \&\fB\-\-compress\-debug\-sections=zlib\-gnu\fP يضغط
أقسام تنقيح DWARF باستخدام تنسيق zlib\-gnu المهمل. تُعاد تسمية أقسام التنقيح
لتبدأ بـ \fB.zdebug\fP. \&\fB\-\-compress\-debug\-sections=zstd\fP يضغط أقسام تنقيح
DWARF باستخدام zstd. ملاحظة \- إذا كان الضغط سيجعل القسم \&\fIأكبر\fP فعليًا،
فلن يُضغط ولا تُعاد تسميته.
.IP \fB\-\-nocompress\-debug\-sections\fP 4
.IX Item \-\-nocompress\-debug\-sections
عدم ضغط أقسام تنقيح DWARF. هذا هو المبدئي عادةً لجميع الأهداف باستثناء
x86/x86_64، ولكن يمكن استخدام خيار وقت الضبط لتجاوز ذلك.
.IP \fB\-D\fP 4
.IX Item \-D
تمكين التنقيح في الخلفيات المخصصة للأهداف، إذا كانت مدعومة. وإلا فإنه
يُتجاهل. حتى لو تم تجاهله، يُقبل هذا الخيار للتوافق البرمجي مع استدعاءات
المجمعات الأخرى.
.IP "\fB\-\-debug\-prefix\-map\fP \fIقديم\fP\fB=\fP\fIجديد\fP" 4
.IX Item "\-\-debug\-prefix\-map old=new"
عند تجميع الملفات في الدليل \fIقديم\fP، سجّل معلومات التنقيح واصفًا إياها كما
لو كانت في \fIجديد\fP بدلًا من ذلك.
.IP "\fB\-\-defsym\fP \fIرمز\fP\fB=\fP\fIقيمة\fP" 4
.IX Item "\-\-defsym sym=value"
عرّف الرمز \fIرمز\fP ليكون \fIقيمة\fP قبل تجميع ملف الإدخال. يجب أن تكون \&\fIقيمة\fP
ثابتًا عدديًا صحيحًا. كما في لغة C، تشير البادئة \fB0x\fP إلى قيمة سداسية
عشرية، والبادئة \fB0\fP تشير إلى قيمة ثمانية. يمكن تجاوز قيمة الرمز داخل الملف
المصدري باستخدام pseudo\-op من نوع \f(CW\*(C`.set\*(C'\fP.
.IP \fB\-\-dump\-config\fP 4
.IX Item \-\-dump\-config
يعرض كيفية ضبط المجمّع ثم يخرج.
.IP \fB\-\-elf\-stt\-common=no\fP 4
.IX Item \-\-elf\-stt\-common=no
.PD 0
.IP \fB\-\-elf\-stt\-common=yes\fP 4
.IX Item \-\-elf\-stt\-common=yes
.PD
تتحكم هذه الخيارات فيما إذا كان مجمّع ELF يجب أن يولد رموزًا مشتركة بنوع
\f(CW\*(C`STT_COMMON\*(C'\fP. يمكن التحكم في الوضع المبدئي عبر خيار ضبط
\fB\-\-enable\-elf\-stt\-common\fP.
.IP \fB\-\-emit\-local\-absolute\fP 4
.IX Item \-\-emit\-local\-absolute
إصدار حتى الرموز المطلقة (المحلية) المعرفة مسبقًا إلى جدول الرموز
الصادر. لاحظ أن هذا ليس العكس تمامًا لخيار \fB\-\-strip\-local\-absolute\fP.
.IP \fB\-\-emulation=\fP\fIاسم\fP 4
.IX Item \-\-emulation=اسم
إذا ضُبط المجمّع ليدعم تشكيلات أهداف متعددة مختلفة، فيمكن استخدام هذا الخيار
لاختيار الشكل المطلوب.
.IP \fB\-f\fP 4
.IX Item \-f
"سريع"\-\-\-يتخطى المسافات البيضاء والمعالجة المسبقة للتعليقات (يفترض أن المصدر
هو مخرجات المجمع).
.IP \fB\-g\fP 4
.IX Item \-g
.PD 0
.IP \fB\-\-gen\-debug\fP 4
.IX Item \-\-gen\-debug
.PD
يولّد معلومات التنقيح لكل سطر مصدر للمجمّع باستخدام أي تنسيق تنقيح يفضله
الهدف. وهذا يعني حاليًا إما STABS أو ECOFF أو DWARF2. عندما يكون تنسيق
التنقيح هو DWARF، فإن قسمي \f(CW\*(C`.debug_info\*(C'\fP و
\&\f(CW\*(C`.debug_line\*(C'\fP لا يُصدران إلا إذا لم يقم ملف التجميع بتوليد
أحدهما بنفسه.
.IP \fB\-\-gstabs\fP 4
.IX Item \-\-gstabs
يولّد معلومات تنقيح stabs لكل سطر تجميع. قد يساعد هذا في تنقيح كود المجمّع،
إذا كان المنقّح يستطيع التعامل معه.
.IP \fB\-\-gstabs+\fP 4
.IX Item \-\-gstabs+
يولّد معلومات تنقيح stabs لكل سطر تجميع، مع امتدادات GNU التي ربما لا يستطيع
التعامل معها سوى gdb، والتي قد تؤدي إلى تعطل المنقحات الأخرى أو رفضها قراءة
برنامجك. قد يساعد هذا في تنقيح كود المجمّع. حاليًا، امتداد GNU الوحيد هو
موقع دليل العمل الحالي وقت التجميع.
.IP \fB\-\-gdwarf\-2\fP 4
.IX Item \-\-gdwarf\-2
يولّد معلومات تنقيح DWARF2 لكل سطر تجميع. قد يساعد هذا في تنقيح كود المجمّع،
إذا كان المنقّح يستطيع التعامل معه. لاحظ أن هذا الخيار مدعوم من قبل بعض
الأهداف فقط، وليس جميعها.
.IP \fB\-\-gdwarf\-3\fP 4
.IX Item \-\-gdwarf\-3
هذا الخيار هو نفسه خيار \fB\-\-gdwarf\-2\fP، إلا أنه يسمح بإمكانية توليد معلومات
تنقيح إضافية وفقًا للإصدار 3 من مواصفات DWARF. لاحظ \- تمكين هذا الخيار لا
يضمن توليد أي معلومات إضافية، فالخيار في القيام بذلك يعتمد على كل هدف.
.IP \fB\-\-gdwarf\-4\fP 4
.IX Item \-\-gdwarf\-4
هذا الخيار هو نفسه خيار \fB\-\-gdwarf\-2\fP، إلا أنه يسمح بإمكانية توليد معلومات
تنقيح إضافية وفقًا للإصدار 4 من مواصفات DWARF. لاحظ \- تمكين هذا الخيار لا
يضمن توليد أي معلومات إضافية، فالخيار في القيام بذلك يعتمد على كل هدف.
.IP \fB\-\-gdwarf\-5\fP 4
.IX Item \-\-gdwarf\-5
هذا الخيار هو نفسه خيار \fB\-\-gdwarf\-2\fP، إلا أنه يسمح بإمكانية توليد معلومات
تنقيح إضافية وفقًا للإصدار 5 من مواصفات DWARF. لاحظ \- تمكين هذا الخيار لا
يضمن توليد أي معلومات إضافية، فالخيار في القيام بذلك يعتمد على كل هدف.
.IP \fB\-\-gdwarf\-sections\fP 4
.IX Item \-\-gdwarf\-sections
بدلاً من إنشاء قسم .debug_line، سيُنشئ سلسلة من أقسام \&.debug_line.\fIfoo\fP
حيث \fIfoo\fP هو اسم قسم الكود المقابل. على سبيل المثال، قسم الكود المسمى
\&\fI.text.func\fP ستوضع معلومات رقم سطر dwarf الخاصة به في قسم يسمى
\&\fI.debug_line.text.func\fP. إذا كان قسم الكود يسمى ببساطة \fI.text\fP، فسيظل
قسم خط التنقيح يسمى فقط \fI.debug_line\fP بدون أي لاحقة.
.IP \fB\-\-gdwarf\-cie\-version=\fP\fIversion\fP 4
.IX Item \-\-gdwarf\-cie\-version=version
يتحكم في إصدار مدخلات المعلومات العامة (CIEs) لـ DWARF التي يتم
إنتاجها. عندما لا يُحدد هذا العلم، يكون الإصدار المبدئي هو 1، رغم أن بعض
الأهداف يمكنها تعديل هذا الافتراض. القيم الأخرى الممكنة لـ \fIversion\fP هي 3
أو 4.
.IP \fB\-\-generate\-missing\-build\-notes=yes\fP 4
.IX Item \-\-generate\-missing\-build\-notes=yes
.PD 0
.IP \fB\-\-generate\-missing\-build\-notes=no\fP 4
.IX Item \-\-generate\-missing\-build\-notes=no
.PD
تتحكم هذه الخيارات فيما إذا كان مجمّع ELF يجب أن يولد ملاحظات سمات بناء GNU
إذا لم يكن هناك أي منها في المصادر المدخلة. يمكن التحكم في الوضع المبدئي
بواسطة خيار الضبط \fB\-\-enable\-generate\-build\-notes\fP.
.IP \fB\-\-gsframe\fP 4
.IX Item \-\-gsframe
.PD 0
.IP \fB\-\-gsframe\fP 4
.IX Item \-\-gsframe
.IP \fB\-\-gsframe=no\fP 4
.IX Item \-\-gsframe=no
.IP \fB\-\-gsframe=yes\fP 4
.IX Item \-\-gsframe=yes
.PD
ينشئ قسم \fI.sframe\fP من توجيهات CFI. الخيار الصريح \&\fB\-\-gsframe=yes\fP يتصرف
بنفس طريقة \fB\-\-gsframe\fP. يمكن كبت التوليد باستخدام \fB\-\-gsframe=no\fP. يمكن
التحكم في الوضع المبدئي بواسطة خيار الضبط
\fB\-\-enable\-default\-sframe\fP. الإصدار الحالي لبيانات تتبع المكدس SFrame
المصدرة هو SFRAME_VERSION_3.
.IP \fB\-\-gsframe\-3\fP 4
.IX Item \-\-gsframe\-3
يولّد معلومات تتبع مكدس SFrame وفقًا للإصدار 3 من المواصفات.
.IP "\fB\-\-hash\-size\fP \fIN\fP" 4
.IX Item "\-\-hash\-size N"
مُتجاهَل. مدعوم للتوافق مع سطر الأوامر مع المجمعات الأخرى.
.IP \fB\-\-help\fP 4
.IX Item \-\-help
يطبع ملخصًا لخيارات سطر الأوامر ويخرج.
.IP \fB\-\-target\-help\fP 4
.IX Item \-\-target\-help
يطبع ملخصًا لجميع الخيارات الخاصة بالهدف ويخرج.
.IP \fB\-\-info\fP 4
.IX Item \-\-info
لا يكبت الرسائل المعلوماتية.
.IP \fB\-\-no\-info\fP 4
.IX Item \-\-no\-info
يكبت الرسائل المعلوماتية.
.IP "\fB\-I\fP \fIdir\fP" 4
.IX Item "\-I dir"
يضيف الدليل \fIdir\fP إلى قائمة البحث عن توجيهات \f(CW\*(C`.include\*(C'\fP.
.IP \fB\-J\fP 4
.IX Item \-J
لا يحذر من تجاوز الإشارة.
.IP \fB\-K\fP 4
.IX Item \-K
يصدر تحذيرات عند تغيير جداول الاختلاف للإزاحات الطويلة.
.IP \fB\-L\fP 4
.IX Item \-L
.PD 0
.IP \fB\-\-keep\-locals\fP 4
.IX Item \-\-keep\-locals
.PD
يحتفظ بالرموز المحلية (في جدول الرموز). تبدأ هذه الرموز ببادئات لصائق محلية
خاصة بالنظام، عادةً \fB.L\fP لأنظمة ELF أو \fBL\fP لأنظمة a.out التقليدية.
.IP \fB\-\-listing\-lhs\-width=\fP\fInumber\fP 4
.IX Item \-\-listing\-lhs\-width=number
يضبط العرض الأقصى، بالكلمات، لعمود بيانات المخرجات لقائمة التجميع على
\fInumber\fP.
.IP \fB\-\-listing\-lhs\-width2=\fP\fInumber\fP 4
.IX Item \-\-listing\-lhs\-width2=number
يضبط العرض الأقصى، بالكلمات، لعمود بيانات المخرجات لأسطر الاستمرار في قائمة
التجميع على \fInumber\fP.
.IP \fB\-\-listing\-rhs\-width=\fP\fInumber\fP 4
.IX Item \-\-listing\-rhs\-width=number
يضبط العرض الأقصى لسطر المصدر المدخل، كما هو معروض في القائمة، على
\&\fInumber\fP بايت.
.IP \fB\-\-listing\-cont\-lines=\fP\fInumber\fP 4
.IX Item \-\-listing\-cont\-lines=number
يضبط الحد الأقصى لعدد الأسطر المطبوعة في قائمة لسطر واحد من المدخلات على
\fInumber\fP + 1.
.IP \fB\-\-multibyte\-handling=allow\fP 4
.IX Item \-\-multibyte\-handling=allow
.PD 0
.IP \fB\-\-multibyte\-handling=warn\fP 4
.IX Item \-\-multibyte\-handling=warn
.IP \fB\-\-multibyte\-handling=warn\-sym\-only\fP 4
.IX Item \-\-multibyte\-handling=warn\-sym\-only
.IP \fB\-\-multibyte\-handling=warn_sym_only\fP 4
.IX Item \-\-multibyte\-handling=warn_sym_only
.PD
يتحكم في كيفية تعامل المجمّع مع المحارف متعددة البايت في المدخلات. الافتراضي
(والذي يمكن استعادته باستخدام وسيطة \fBallow\fP) هو السماح بهذه المحارف دون
شكوى. سيؤدي استخدام وسيطة \fBwarn\fP إلى قيام المجمّع بتوليد رسالة تحذير كلما
تمت مواجهة أي محرف متعدد البايت. سيؤدي استخدام وسيطة \fBwarn\-sym\-only\fP إلى
توليد تحذير فقط عند تعريف رمز باسم يحتوي على محارف متعددة البايت. (الإشارات
إلى الرموز غير المعرفة لن تولد تحذيرًا).
.IP \fB\-\-no\-pad\-sections\fP 4
.IX Item \-\-no\-pad\-sections
يمنع المجمّع من حشو نهايات أقسام المخرجات لمحاذاة هذا القسم. الوضع المبدئي
هو حشو الأقسام، لكن هذا يمكن أن يهدر مساحة قد تكون مطلوبة على الأهداف التي
لديها قيود ذاكرة ضيقة.
.IP "\fB\-o\fP \fIobjfile\fP" 4
.IX Item "\-o objfile"
يسمي مخرجات ملف الكائن من \fBas\fP بـ \fIobjfile\fP.
.IP \fB\-R\fP 4
.IX Item \-R
يدمج قسم البيانات في قسم النص.
.IP \fB\-\-reduce\-memory\-overheads\fP 4
.IX Item \-\-reduce\-memory\-overheads
مُتجاهَل. مدعوم للتوافق مع الأدوات التي تمرر نفس الخيار لكل من المجمّع
والرابط.
.IP \fB\-\-scfi=experimental\fP 4
.IX Item \-\-scfi=experimental
يتحكم هذا الخيار فيما إذا كان المجمّع يجب أن يركب CFI للمدخلات المكتوبة
يدويًا. إذا كانت المدخلات تحتوي بالفعل على بعض توجيهات CFI القابلة للتركيب،
فإن المجمّع يتجاهلها ويصدر تحذيرًا. لاحظ أن
\&\f(CW\*(C`\-\-scfi=experimental\*(C'\fP غير مخصص للاستخدام مع الكود الناتج عن
المجمع، بما في ذلك التجميع المضمن. هذا الدعم التجريبي لا يزال قيد
العمل. يُدعم System V AMD64 ABI فقط.
.Sp
يجب أن تبدأ كل دالة مدخلة في التجميع بتوجيه \f(CW\*(C`.type\*(C'\fP، ويُفضل
إغلاقها باستخدام توجيه \f(CW\*(C`.size\*(C'\fP. عند استخدام SCFI، فإن كل توجيه
\f(CW\*(C`.type\*(C'\fP يدفع GAS لبدء FDE جديد (ويعرف أيضًا باسم Function
Descriptor Entry). وهذا يعني أنه مع كل توجيه \f(CW\*(C`.type\*(C'\fP، يتم إنهاء
كتلة التعليمات السابقة، إن وجدت، كـ FDE مستقل.
.IP \fB\-\-sectname\-subst\fP 4
.IX Item \-\-sectname\-subst
يحترم تسلسلات الاستبدال في أسماء الأقسام.
.IP \fB\-\-size\-check=error\fP 4
.IX Item \-\-size\-check=error
.PD 0
.IP \fB\-\-size\-check=warning\fP 4
.IX Item \-\-size\-check=warning
.PD
يصدر خطأً أو تحذيرًا لتوجيه .size الخاص بـ ELF غير الصالح.
.IP \fB\-\-statistics\fP 4
.IX Item \-\-statistics
يطبع أقصى مساحة (بالبايت) وإجمالي الوقت (بالثواني) المستخدم في عملية
التجميع.
.IP \fB\-\-strip\-local\-absolute\fP 4
.IX Item \-\-strip\-local\-absolute
يزيل الرموز المطلقة المحلية من جدول الرموز الصادر.
.IP \fB\-v\fP 4
.IX Item \-v
.PD 0
.IP \fB\-\-verbose\fP 4
.IX Item \-\-verbose
.PD
يطبع إصدار \fBas\fP.
.IP \fB\-\-version\fP 4
.IX Item \-\-version
.PD 0
.IP \fB\-version\fP 4
.IX Item \-version
.PD
يطبع إصدار \fBas\fP ويخرج.
.IP \fB\-W\fP 4
.IX Item \-W
.PD 0
.IP \fB\-\-no\-warn\fP 4
.IX Item \-\-no\-warn
.PD
يكبت رسائل التحذير.
.IP \fB\-\-warn\fP 4
.IX Item \-\-warn
لا يكبت رسائل التحذير أو يعاملها كأخطاء.
.IP \fB\-\-fatal\-warnings\fP 4
.IX Item \-\-fatal\-warnings
يعامل التحذيرات كأخطاء.
.IP \fB\-w\fP 4
.IX Item \-w
مُتجاهَل.
.IP \fB\-x\fP 4
.IX Item \-x
مُتجاهَل.
.IP \fB\-Z\fP 4
.IX Item \-Z
ولّد ملف كائن حتى بعد حدوث أخطاء.
.IP "\fB\-\- |\fP \fIملفات\fP \fB...\fP" 4
.IX Item "\-\- | ملفات ..."
المدخل القياسي، أو ملفات المصدر للتجميع.
.PP
الخيارات التالية متاحة عندما يُضبط \fBas\fP لوضع 64\-بت لمعمارية ARM (AArch64).
.IP \fB\-EB\fP 4
.IX Item \-EB
يحدد هذا الخيار وجوب وسم المخرجات المولدة بواسطة المجمع بأنها مرمزة لمعالج
بترتيب طرفية كبيرة (big\-endian).
.IP \fB\-EL\fP 4
.IX Item \-EL
يحدد هذا الخيار وجوب وسم المخرجات المولدة بواسطة المجمع بأنها مرمزة لمعالج
بترتيب طرفية صغيرة (little\-endian).
.IP \fB\-mabi=\fP\fIabi\fP 4
.IX Item \-mabi=abi
حدد واجهة ABI التي يستخدمها الكود المصدري. المعاملات المدعومة هي:
\f(CW\*(C`ilp32\*(C'\fP و \f(CW\*(C`lp64\*(C'\fP، والتي تحدد تنسيق ملف الكائن المولد
بصيغتي ELF32 و ELF64 على التوالي. القيمة المبدئية هي \f(CW\*(C`lp64\*(C'\fP.
.IP \fB\-mcpu=\fP\fIالمعالج\fP\fB[+\fP\fIإضافة\fP\fB...]\fP 4
.IX Item \-mcpu=processor[+extension...]
يحدد هذا الخيار المعالج المستهدف. سيُصدر المجمّع رسالة خطأ إذا أُجريت محاولة
لتجميع تعليمة لن تعمل على المعالج المستهدف. أسماء المعالجات المدعومة هي:
\&\f(CW\*(C`cortex\-a34\*(C'\fP، و \&\f(CW\*(C`cortex\-a35\*(C'\fP، و
\&\f(CW\*(C`cortex\-a53\*(C'\fP، و \&\f(CW\*(C`cortex\-a55\*(C'\fP، و
\&\f(CW\*(C`cortex\-a57\*(C'\fP، و \&\f(CW\*(C`cortex\-a65\*(C'\fP، و
\&\f(CW\*(C`cortex\-a65ae\*(C'\fP، و \&\f(CW\*(C`cortex\-a72\*(C'\fP، و
\&\f(CW\*(C`cortex\-a73\*(C'\fP، و \&\f(CW\*(C`cortex\-a75\*(C'\fP، و
\&\f(CW\*(C`cortex\-a76\*(C'\fP، و \&\f(CW\*(C`cortex\-a76ae\*(C'\fP، و
\&\f(CW\*(C`cortex\-a77\*(C'\fP، و \&\f(CW\*(C`cortex\-a78\*(C'\fP، و
\&\f(CW\*(C`cortex\-a78ae\*(C'\fP، و \&\f(CW\*(C`cortex\-a78c\*(C'\fP، و
\&\f(CW\*(C`cortex\-a510\*(C'\fP، و \&\f(CW\*(C`cortex\-a520\*(C'\fP، و
\&\f(CW\*(C`cortex\-a710\*(C'\fP، و \&\f(CW\*(C`cortex\-a720\*(C'\fP، و
\&\f(CW\*(C`ares\*(C'\fP، و \&\f(CW\*(C`exynos\-m1\*(C'\fP، و \&\f(CW\*(C`falkor\*(C'\fP،
و \&\f(CW\*(C`neoverse\-n1\*(C'\fP، و \&\f(CW\*(C`neoverse\-n2\*(C'\fP، و
\&\f(CW\*(C`neoverse\-e1\*(C'\fP، و \&\f(CW\*(C`neoverse\-v1\*(C'\fP، و
\&\f(CW\*(C`qdf24xx\*(C'\fP، و \&\f(CW\*(C`saphira\*(C'\fP، و
\&\f(CW\*(C`thunderx\*(C'\fP، و \&\f(CW\*(C`vulcan\*(C'\fP، و \&\f(CW\*(C`xgene1\*(C'\fP
\&\f(CW\*(C`xgene2\*(C'\fP، و \&\f(CW\*(C`cortex\-r82\*(C'\fP، و
\&\f(CW\*(C`cortex\-x1\*(C'\fP، و \&\f(CW\*(C`cortex\-x2\*(C'\fP، و
\&\f(CW\*(C`cortex\-x3\*(C'\fP، و \&\f(CW\*(C`cortex\-x4\*(C'\fP. يمكن استخدام الاسم
الخاص \f(CW\*(C`all\*(C'\fP للسماح للمجمع بقبول التعليمات الصالحة لأي معالج
مدعوم، بما في ذلك جميع الإضافات الاختيارية.
.Sp
بالإضافة إلى مجموعة التعليمات الأساسية، يمكن إخبار المجمّع بقبول أو تقييد
رموز الإضافات المتنوعة التي توسع قدرات المعالج.
.Sp
إذا كانت بعض تطبيقات معالج معين يمكن أن تحتوي على إضافة، فستُفعل تلك
الإضافات آلياً. وبناءً عليه، لن تضطر عادةً إلى تحديد أي إضافات إضافية.
.IP \fB\-march=\fP\fIالمعمارية\fP\fB[+\fP\fIإضافة\fP\fB...]\fP 4
.IX Item \-march=architecture[+extension...]
يحدد هذا الخيار المعمارية المستهدفة. سيُصدر المجمّع رسالة خطأ إذا أُجريت
محاولة لتجميع تعليمة لن تعمل على المعمارية المستهدفة. أسماء المعماريات
المدعومة هي: \f(CW\*(C`armv8\-a\*(C'\fP، و \&\f(CW\*(C`armv8.1\-a\*(C'\fP، و
\f(CW\*(C`armv8.2\-a\*(C'\fP، و \f(CW\*(C`armv8.3\-a\*(C'\fP، و
\f(CW\*(C`armv8.4\-a\*(C'\fP و \&\f(CW\*(C`armv8.5\-a\*(C'\fP، و
\f(CW\*(C`armv8.6\-a\*(C'\fP، و \f(CW\*(C`armv8.7\-a\*(C'\fP، و
\f(CW\*(C`armv8.8\-a\*(C'\fP، و \&\f(CW\*(C`armv8.9\-a\*(C'\fP، و
\f(CW\*(C`armv8\-r\*(C'\fP، و \f(CW\*(C`armv9\-a\*(C'\fP، و \f(CW\*(C`armv9.1\-a\*(C'\fP، و
\&\f(CW\*(C`armv9.2\-a\*(C'\fP، و \f(CW\*(C`armv9.3\-a\*(C'\fP، و
\f(CW\*(C`armv9.4\-a\*(C'\fP و \f(CW\*(C`armv9.5\-a\*(C'\fP.
.Sp
إذا حُدد كل من \fB\-mcpu\fP و \fB\-march\fP، فسيستخدم المجمّع إعداد \fB\-mcpu\fP. وإذا
لم يُحدد أي منهما، فسيلجأ المجمّع إلى القيمة المبدئية \fB\-mcpu=all\fP.
.Sp
يمكن توسيع خيار المعمارية بنفس خيارات إضافات مجموعة التعليمات الخاصة بخيار
\fB\-mcpu\fP. وبخلاف \&\fB\-mcpu\fP، لا تُفعل الإضافات دائماً بشكل مبدئي.
.IP \fB\-mbig\-obj\fP 4
.IX Item \-mbig\-obj
في أهداف PE/COFF، يفرض هذا الخيار استخدام تنسيق ملف الكائن الكبير، مما يسمح
بأكثر من 32768 قسماً.
.IP \fB\-mverbose\-error\fP 4
.IX Item \-mverbose\-error
يُفعل هذا الخيار رسائل الخطأ المفصلة لـ AArch64 gas. هذا الخيار مُفعل
مبدئياً.
.IP \fB\-mno\-verbose\-error\fP 4
.IX Item \-mno\-verbose\-error
يعطل هذا الخيار رسائل الخطأ المفصلة في AArch64 gas.
.IP \fB\-menable\-sysreg\-checking\fP 4
.IX Item \-menable\-sysreg\-checking
يُفعل هذا الخيار رسائل الخطأ التي تصدر إذا أُجريت محاولة لتجميع وصول إلى سجل
نظام لن يعمل على المعمارية المستهدفة.
.PP
الخيارات التالية متاحة عندما يُضبط \fBas\fP لمعالج Alpha.
.IP \fB\-m\fP\fIcpu\fP 4
.IX Item \-mcpu
يحدد هذا الخيار المعالج المستهدف. إذا أُجريت محاولة لتجميع تعليمة لن تعمل
على المعالج المستهدف، فقد يقوم المجمّع إما بتوسيع التعليمة كماكرو أو إصدار
رسالة خطأ. هذا الخيار يكافئ التوجيه \f(CW\*(C`.arch\*(C'\fP.
.Sp
أسماء المعالجات التالية مدعومة: \&\f(CW21064\fP، و \&\f(CW\*(C`21064a\*(C'\fP، و
\&\f(CW21066\fP، و \&\f(CW21068\fP، و \&\f(CW21164\fP، و \&\f(CW\*(C`21164a\*(C'\fP، و
\&\f(CW\*(C`21164pc\*(C'\fP، و \&\f(CW21264\fP، و \&\f(CW\*(C`21264a\*(C'\fP، و
\&\f(CW\*(C`21264b\*(C'\fP، و \&\f(CW\*(C`ev4\*(C'\fP، و \&\f(CW\*(C`ev5\*(C'\fP، و
\&\f(CW\*(C`lca45\*(C'\fP، و \&\f(CW\*(C`ev5\*(C'\fP، و \&\f(CW\*(C`ev56\*(C'\fP، و
\&\f(CW\*(C`pca56\*(C'\fP، و \&\f(CW\*(C`ev6\*(C'\fP، و \&\f(CW\*(C`ev67\*(C'\fP، و
\&\f(CW\*(C`ev68\*(C'\fP. يمكن استخدام الاسم الخاص \f(CW\*(C`all\*(C'\fP للسماح
للمجمّع بقبول التعليمات الصالحة لأي معالج Alpha.
.Sp
لدعم الممارسة الحالية في OSF/1 فيما يتعلق بـ \f(CW\*(C`.arch\*(C'\fP، والممارسة
الحالية داخل \fBMILO\fP (محمل إقلاع Linux ARC)، فإن أسماء المعالجات المرقمة
(مثل 21064) تفعّل تعليمات PALcode الخاصة بالمعالج، بينما الأسماء
"electro\-vlasic" (مثل \f(CW\*(C`ev4\*(C'\fP) لا تفعل ذلك.
.IP \fB\-mdebug\fP 4
.IX Item \-mdebug
.PD 0
.IP \fB\-no\-mdebug\fP 4
.IX Item \-no\-mdebug
.PD
يفعل أو يعطل توليد تغليف \f(CW\*(C`.mdebug\*(C'\fP لتوجيهات stabs وواصفات
الإجراءات. المبدئي هو تفعيل \f(CW\*(C`.mdebug\*(C'\fP آلياً عند رؤية أول توجيه
stabs.
.IP \fB\-relax\fP 4
.IX Item \-relax
يفرض هذا الخيار وضع جميع عمليات إعادة التوطين (relocations) في ملف الكائن،
بدلاً من توفير المساحة وحل بعض عمليات إعادة التوطين في وقت التجميع. لاحظ أن
هذا الخيار لا ينقل كل حسابيات الرموز إلى ملف الكائن، لأنه لا يمكن تمثيل كل
حسابيات الرموز. ومع ذلك، يمكن أن يظل الخيار مفيداً في تطبيقات معينة.
.IP \fB\-replace\fP 4
.IX Item \-replace
.PD 0
.IP \fB\-noreplace\fP 4
.IX Item \-noreplace
.PD
يفعل أو يعطل تحسين استدعاءات الإجراءات، سواء عند التجميع أو عند وقت
الربط. هذه الخيارات متاحة فقط لأهداف VMS، و \&\f(CW\*(C`\-replace\*(C'\fP هو
المبدئي. راجع القسم 1.4.1 من دليل OpenVMS Linker Utility.
.IP \fB\-g\fP 4
.IX Item \-g
يُستخدم هذا الخيار عندما يولد المترجم معلومات التنقيح. عندما يستخدم \&\fBgcc\fP
الأداة \fBmips\-tfile\fP لتوليد معلومات التنقيح لـ ECOFF، يجب تمرير اللصائق
المحلية إلى ملف الكائن. خلاف ذلك، ليس لهذا الخيار أي تأثير.
.IP \fB\-G\fP\fIالحجم\fP 4
.IX Item \-Gsize
يوضع الرمز العام المحلي الأكبر من \fIالحجم\fP في \f(CW\*(C`.bss\*(C'\fP، بينما توضع
الرموز الأصغر في \f(CW\*(C`.sbss\*(C'\fP.
.IP \fB\-F\fP 4
.IX Item \-F
.PD 0
.IP \fB\-32addr\fP 4
.IX Item \-32addr
.PD
يُتجاهل هذان الخياران من أجل التوافقية مع الإصدارات السابقة.
.PP
الخيارات التالية متاحة عندما يُضبط \fBas\fP لمعالج ARC.
.IP \fB\-mcpu=\fP\fIمعالج\fP 4
.IX Item \-mcpu=cpu
يختار هذا الخيار نوع المعالج الرئيس.
.IP "\fB\-EB | \-EL\fP" 4
.IX Item "\-EB | \-EL"
اختر المخرجات إما بترتيب طرفية كبيرة (\-EB) أو ترتيب طرفية صغيرة (\-EL).
.IP \fB\-mcode\-density\fP 4
.IX Item \-mcode\-density
فعل تعليمات إضافة كثافة الكود (Code Density).
.PP
الخيارات التالية متاحة عندما يُضبط \fBas\fP لعائلة معالجات ARM.
.IP \fB\-mcpu=\fP\fIالمعالج\fP\fB[+\fP\fIإضافة\fP\fB...]\fP 4
.IX Item \-mcpu=processor[+extension...]
حدد أي نوع من معالجات ARM هو المستهدف.
.IP \fB\-march=\fP\fIالمعمارية\fP\fB[+\fP\fIإضافة\fP\fB...]\fP 4
.IX Item \-march=architecture[+extension...]
حدد أي نوع من معماريات ARM يُستخدم بواسطة المستهدف.
.IP \fB\-mfpu=\fP\fIتنسيق_النقطة_العائمة\fP 4
.IX Item \-mfpu=floating\-point\-format
اختر أي معمارية نقطة عائمة هي المستهدفة.
.IP \fB\-mfloat\-abi=\fP\fIabi\fP 4
.IX Item \-mfloat\-abi=abi
اختر أي ABI نقطة عائمة هو المستخدم.
.IP \fB\-mthumb\fP 4
.IX Item \-mthumb
فعل فك ترميز تعليمات Thumb فقط.
.IP "\fB\-mapcs\-32 | \-mapcs\-26 | \-mapcs\-float | \-mapcs\-reentrant\fP" 4
.IX Item "\-mapcs\-32 | \-mapcs\-26 | \-mapcs\-float | \-mapcs\-reentrant"
اختر أي اتفاقية استدعاء إجراءات هي المستخدمة.
.IP "\fB\-EB | \-EL\fP" 4
.IX Item "\-EB | \-EL"
اختر المخرجات إما بترتيب طرفية كبيرة (\-EB) أو ترتيب طرفية صغيرة (\-EL).
.IP \fB\-mthumb\-interwork\fP 4
.IX Item \-mthumb\-interwork
حدد أن الكود قد وُلد مع مراعاة العمل البيني بين كود Thumb وكود ARM.
.IP \fB\-mccs\fP 4
.IX Item \-mccs
يفعل وضع التوافق مع بناء جملة تجميع CodeComposer Studio.
.IP \fB\-k\fP 4
.IX Item \-k
حدد أن كود PIC قد وُلد.
.PP
الخيارات التالية متاحة عندما يُضبط \fBas\fP لعائلة معالجات Blackfin.
.IP \fB\-mcpu=\fP\fIالمعالج\fP[\fB\-\fP\fIsirevision\fP] 4
.IX Item \-mcpu=processor[\-sirevision]
يحدد هذا الخيار المعالج المستهدف. لا يُستخدم \fIsirevision\fP الاختياري في
المجمّع. وُجد هنا لكي يتمكن GCC من تمرير خيار \&\f(CW\*(C`\-mcpu=\*(C'\fP
بسهولة. سيُصدر المجمّع رسالة خطأ إذا أُجريت محاولة لتجميع تعليمة لن تعمل على
المعالج المستهدف. أسماء المعالجات التالية مدعومة: \&\f(CW\*(C`bf504\*(C'\fP، و
\&\f(CW\*(C`bf506\*(C'\fP، و \&\f(CW\*(C`bf512\*(C'\fP، و \&\f(CW\*(C`bf514\*(C'\fP، و
\&\f(CW\*(C`bf516\*(C'\fP، و \&\f(CW\*(C`bf518\*(C'\fP، و \&\f(CW\*(C`bf522\*(C'\fP، و
\&\f(CW\*(C`bf523\*(C'\fP، و \&\f(CW\*(C`bf524\*(C'\fP، و \&\f(CW\*(C`bf525\*(C'\fP، و
\&\f(CW\*(C`bf526\*(C'\fP، و \&\f(CW\*(C`bf527\*(C'\fP، و \&\f(CW\*(C`bf531\*(C'\fP، و
\&\f(CW\*(C`bf532\*(C'\fP، و \&\f(CW\*(C`bf533\*(C'\fP، و \&\f(CW\*(C`bf534\*(C'\fP، و
\&\f(CW\*(C`bf535\*(C'\fP (لم يُنفذ بعد)، و \&\f(CW\*(C`bf536\*(C'\fP، و
\&\f(CW\*(C`bf537\*(C'\fP، و \&\f(CW\*(C`bf538\*(C'\fP، و \&\f(CW\*(C`bf539\*(C'\fP، و
\&\f(CW\*(C`bf542\*(C'\fP، و \&\f(CW\*(C`bf542m\*(C'\fP، و \&\f(CW\*(C`bf544\*(C'\fP، و
\&\f(CW\*(C`bf544m\*(C'\fP، و \&\f(CW\*(C`bf547\*(C'\fP، و \&\f(CW\*(C`bf547m\*(C'\fP، و
\&\f(CW\*(C`bf548\*(C'\fP، و \&\f(CW\*(C`bf548m\*(C'\fP، و \&\f(CW\*(C`bf549\*(C'\fP، و
\&\f(CW\*(C`bf549m\*(C'\fP، و \&\f(CW\*(C`bf561\*(C'\fP، و \&\f(CW\*(C`bf592\*(C'\fP.
.IP \fB\-mfdpic\fP 4
.IX Item \-mfdpic
جمع من أجل FDPIC ABI.
.IP \fB\-mno\-fdpic\fP 4
.IX Item \-mno\-fdpic
.PD 0
.IP \fB\-mnopic\fP 4
.IX Item \-mnopic
.PD
عطل \-mfdpic.
.PP
الخيارات التالية متاحة عندما يُضبط \fBas\fP لعائلة معالجات BPF لنواة Linux.
.PP
\&\f(CW@chapter\fP الميزات المعتمدة على BPF
.SS "خيارات BPF"
.IX Subsection "خيارات BPF"
.IP \fB\-EB\fP 4
.IX Item \-EB
يحدد هذا الخيار وجوب قيام المجمّع بإصدار eBPF بترتيب طرفية كبيرة.
.IP \fB\-EL\fP 4
.IX Item \-EL
يحدد هذا الخيار وجوب قيام المجمّع بإصدار eBPF بترتيب طرفية صغيرة.
.IP \fB\-mdialect=\fP\fIاللهجة\fP 4
.IX Item \-mdialect=dialect
يحدد هذا الخيار لهجة لغة التجميع التي يجب التعرف عليها أثناء التجميع. يدعم
المجمّع \fBnormal\fP و \&\fBpseudoc\fP.
.IP \fB\-misa\-spec=\fP\fIspec\fP 4
.IX Item \-misa\-spec=spec
يحدد هذا الخيار إصدار مجموعة تعليمات BPF لاستخدامها عند التجميع. إصدارات BPF
ISA المدعومة هي \fBv1\fP و \fBv2\fP و \fBv3\fP و \fBv4\fP.
.Sp
يمكن تحديد القيمة \fBxbpf\fP للتعرف على تعليمات إضافية يستخدمها GCC لأغراض
الاختبار. لكن احذر، فهذا ليس BPF صالحاً.
.IP \fB\-mno\-relax\fP 4
.IX Item \-mno\-relax
يخبر هذا الخيار المجمّع بعدم إرخاء (relax) التعليمات.
.PP
لاحظ أنه إذا لم يُحدد خيار ترتيب الطرفية في سطر الأوامر، فسيُستخدم ترتيب
طرفية المضيف. راجع صفحات معلومات (info) لتوثيق خيارات CRIS المحددة.
.PP
الخيارات التالية متاحة عندما يُضبط \fBas\fP لعائلة معالجات C\-SKY.
.IP \fB\-march=\fP\fIاسم_المعمارية\fP 4
.IX Item \-march=archname
جمع من أجل المعمارية \fIاسم_المعمارية\fP. يسرد الخيار \fB\-\-help\fP القيم الصالحة
لـ \fIاسم_المعمارية\fP.
.IP \fB\-mcpu=\fP\fIاسم_المعالج\fP 4
.IX Item \-mcpu=cpuname
جمع من أجل المعمارية \fIاسم_المعالج\fP. يسرد الخيار \fB\-\-help\fP القيم الصالحة لـ
\fIاسم_المعالج\fP.
.IP \fB\-EL\fP 4
.IX Item \-EL
.PD 0
.IP \fB\-mlittle\-endian\fP 4
.IX Item \-mlittle\-endian
.PD
ولد مخرجات بنهاية صغيرة (little\-endian).
.IP \fB\-EB\fP 4
.IX Item \-EB
.PD 0
.IP \fB\-mbig\-endian\fP 4
.IX Item \-mbig\-endian
.PD
ولد مخرجات بنهاية كبيرة (big\-endian).
.IP \fB\-fpic\fP 4
.IX Item \-fpic
.PD 0
.IP \fB\-pic\fP 4
.IX Item \-pic
.PD
ولّد كوداً مستقلاً عن الموقع.
.IP \fB\-mljump\fP 4
.IX Item \-mljump
.PD 0
.IP \fB\-mno\-ljump\fP 4
.IX Item \-mno\-ljump
.PD
تمكين/تعطيل تحويل تعليمات التفرع القصيرة \&\f(CW\*(C`jbf\*(C'\fP و
\f(CW\*(C`jbt\*(C'\fP و \f(CW\*(C`jbr\*(C'\fP إلى \f(CW\*(C`jmpi\*(C'\fP. هذا الخيار
لمعالجات V2 فقط. يُتجاهل في أهداف CK801 و CK802، التي لا تدعم تعليمات
\f(CW\*(C`jmpi\*(C'\fP، ويُمكّن مبدئيًا للمعالجات الأخرى.
.IP \fB\-mbranch\-stub\fP 4
.IX Item \-mbranch\-stub
.PD 0
.IP \fB\-mno\-branch\-stub\fP 4
.IX Item \-mno\-branch\-stub
.PD
تمرير عمليات إعادة التوطين \f(CW\*(C`R_CKCORE_PCREL_IMM26BY2\*(C'\fP لتعليمات
\f(CW\*(C`bsr\*(C'\fP إلى الرابط.
.Sp
هذا الخيار متاح فقط لأهداف ELF من نوع C\-SKY V2 ذات العتاد الخام، حيث يُمكّن
مبدئيًا. ولا يمكن استخدامه في كود سيُربط ديناميكيًا مع مكتبات مشتركة.
.IP \fB\-force2bsr\fP 4
.IX Item \-force2bsr
.PD 0
.IP \fB\-mforce2bsr\fP 4
.IX Item \-mforce2bsr
.IP \fB\-no\-force2bsr\fP 4
.IX Item \-no\-force2bsr
.IP \fB\-mno\-force2bsr\fP 4
.IX Item \-mno\-force2bsr
.PD
تمكين/تعطيل تحويل تعليمات \f(CW\*(C`jbsr\*(C'\fP إلى \f(CW\*(C`bsr\*(C'\fP. هذا
الخيار مُمكّن دائمًا (ويُتجاهل \fB\-mno\-force2bsr\fP) لأهداف CK801/CK802. كما
أنه مُمكّن دائمًا عندما يكون \&\fB\-mbranch\-stub\fP قيد التنفيذ.
.IP \fB\-jsri2bsr\fP 4
.IX Item \-jsri2bsr
.PD 0
.IP \fB\-mjsri2bsr\fP 4
.IX Item \-mjsri2bsr
.IP \fB\-no\-jsri2bsr\fP 4
.IX Item \-no\-jsri2bsr
.IP \fB\-mno\-jsri2bsr\fP 4
.IX Item \-mno\-jsri2bsr
.PD
تمكين/تعطيل تحويل تعليمات \f(CW\*(C`jsri\*(C'\fP إلى \f(CW\*(C`bsr\*(C'\fP. هذا
الخيار مُمكّن مبدئيًا.
.IP \fB\-mnolrw\fP 4
.IX Item \-mnolrw
.PD 0
.IP \fB\-mno\-lrw\fP 4
.IX Item \-mno\-lrw
.PD
تمكين/تعطيل تحويل تعليمات \f(CW\*(C`lrw\*(C'\fP إلى زوج
\&\f(CW\*(C`movih\*(C'\fP/\f(CW\*(C`ori\*(C'\fP.
.IP \fB\-melrw\fP 4
.IX Item \-melrw
.PD 0
.IP \fB\-mno\-elrw\fP 4
.IX Item \-mno\-elrw
.PD
تمكين/تعطيل تعليمات \f(CW\*(C`lrw\*(C'\fP الممتدة. هذا الخيار مُمكّن مبدئيًا
لمعالجات سلسلة CK800.
.IP \fB\-mlaf\fP 4
.IX Item \-mlaf
.PD 0
.IP \fB\-mliterals\-after\-func\fP 4
.IX Item \-mliterals\-after\-func
.IP \fB\-mno\-laf\fP 4
.IX Item \-mno\-laf
.IP \fB\-mno\-literals\-after\-func\fP 4
.IX Item \-mno\-literals\-after\-func
.PD
تمكين/تعطيل وضع تجمعات القيم الحرفية (literal pools) بعد كل دالة.
.IP \fB\-mlabr\fP 4
.IX Item \-mlabr
.PD 0
.IP \fB\-mliterals\-after\-br\fP 4
.IX Item \-mliterals\-after\-br
.IP \fB\-mno\-labr\fP 4
.IX Item \-mno\-labr
.IP \fB\-mnoliterals\-after\-br\fP 4
.IX Item \-mnoliterals\-after\-br
.PD
تمكين/تعطيل وضع تجمعات القيم الحرفية (literal pools) بعد التفرعات غير
المشروطة. هذا الخيار مُمكّن مبدئيًا.
.IP \fB\-mistack\fP 4
.IX Item \-mistack
.PD 0
.IP \fB\-mno\-istack\fP 4
.IX Item \-mno\-istack
.PD
تمكين/تعطيل تعليمات مكدس المقاطعة. هذا الخيار مُمكّن مبدئيًا على معالجات
CK801 و CK802 و CK802.
.PP
الخيارات التالية تُمكّن صراحةً تعليمات اختيارية معينة. تُمكّن هذه الميزات
أيضًا ضمنيًا باستخدام \f(CW\*(C`\-mcpu=\*(C'\fP لتحديد معالج يدعمها.
.IP \fB\-mhard\-float\fP 4
.IX Item \-mhard\-float
تمكين تعليمات الفاصلة العائمة العتادية (hard float).
.IP \fB\-mmp\fP 4
.IX Item \-mmp
تمكين تعليمات المعالجات المتعددة.
.IP \fB\-mcp\fP 4
.IX Item \-mcp
تمكين تعليمات المعالج المساعد.
.IP \fB\-mcache\fP 4
.IX Item \-mcache
تمكين تعليمة الجلب المسبق للخبيئة.
.IP \fB\-msecurity\fP 4
.IX Item \-msecurity
تمكين تعليمات C\-SKY الأمنية.
.IP \fB\-mtrust\fP 4
.IX Item \-mtrust
تمكين تعليمات C\-SKY الموثوقة.
.IP \fB\-mdsp\fP 4
.IX Item \-mdsp
تمكين تعليمات معالجة الإشارات الرقمية (DSP).
.IP \fB\-medsp\fP 4
.IX Item \-medsp
تمكين تعليمات DSP المحسنة.
.IP \fB\-mvdsp\fP 4
.IX Item \-mvdsp
تمكين تعليمات DSP الشعاعية (vector).
.PP
الخيارات التالية متاحة عندما يكون as مضبوطًا لمعالج Epiphany.
.IP \fB\-mepiphany\fP 4
.IX Item \-mepiphany
يحدد السماح بكل من تعليمات 32 و 16 بت. هذا هو السلوك المبدئي.
.IP \fB\-mepiphany16\fP 4
.IX Item \-mepiphany16
يقيد التعليمات المسموح بها لمجموعة 16 بت فقط.
.PP
الخيارات التالية متاحة عندما يكون as مضبوطًا لمعالج H8/300. \&\f(CW@chapter\fP
ميزات H8/300 التابعة
.SS الخيارات
.IX Subsection الخيارات
إصدار Renesas H8/300 من \f(CW\*(C`as\*(C'\fP له خيار واحد تابع للجهاز:
.IP \fB\-h\-tick\-hex\fP 4
.IX Item \-h\-tick\-hex
دعم ثوابت الستة عشري بنمط H\*(Aq00 بالإضافة إلى نمط 0x00.
.IP \fB\-mach=\fP\fIالاسم\fP 4
.IX Item \-mach=الاسم
يضبط متغير جهاز H8300. أسماء الأجهزة التالية مُتعرف عليها:
\&\f(CW\*(C`h8300h\*(C'\fP، و \&\f(CW\*(C`h8300hn\*(C'\fP، و \&\f(CW\*(C`h8300s\*(C'\fP،
و \&\f(CW\*(C`h8300sn\*(C'\fP، و \&\f(CW\*(C`h8300sx\*(C'\fP و
\&\f(CW\*(C`h8300sxn\*(C'\fP.
.PP
الخيارات التالية متاحة عندما يكون as مضبوطًا لمعالج i386.
.IP "\fB\-\-32 | \-\-x32 | \-\-64\fP" 4
.IX Item "\-\-32 | \-\-x32 | \-\-64"
اختر حجم الكلمة، إما 32 بت أو 64 بت. \fB\-\-32\fP تلمح إلى بنية Intel i386، بينما
تلمح \fB\-\-x32\fP و \fB\-\-64\fP إلى بنية AMD x86\-64 مع حجم كلمة 32 بت أو 64 بت على
التوالي.
.Sp
هذه الخيارات متاحة فقط مع تنسيق ملف الكائنات ELF، وتتطلب تضمين دعم BFD
الضروري (في منصة 32 بت يجب عليك إضافة \-\-enable\-64\-bit\-bfd إلى خيارات الضبط
لتمكين استخدام 64 بت واستخدام x86\-64 كمنصة مستهدفة).
.IP \fB\-n\fP 4
.IX Item \-n
مبدئيًا، يستبدل GAS الخاص بـ x86 تعليمات nop المتعددة المستخدمة للمحاذاة
داخل أقسام الكود بتعليمات nop متعددة البايت مثل leal 0(%esi,1)،%esi. هذا
المفتاح يعطل التحسين إذا تم تحديد nop أحادي البايت (0x90) صراحةً كبايت ملء
للمحاذاة.
.IP \fB\-\-divide\fP 4
.IX Item \-\-divide
في المنصات المشتقة من SVR4، يُعامل المحرف \fB/\fP كمحرف تعليق، مما يعني أنه لا
يمكن استخدامه في التعبيرات. الخيار \&\fB\-\-divide\fP يحول \fB/\fP إلى محرف
عادي. هذا لا يعطل \fB/\fP في بداية السطر لبدء تعليق، ولا يؤثر على استخدام \fB#\fP
لبدء تعليق.
.IP \fB\-march=\fP\fIالمعالج\fP\fB[+\fP\fIالامتداد\fP\fB...]\fP 4
.IX Item \-march=المعالج[+الامتداد...]
يحدد هذا الخيار المعالج المستهدف. سيصدر المجمّع رسالة خطأ إذا جرت محاولة
لتجميع تعليمة لن تعمل على المعالج المستهدف. أسماء المعالجات التالية مُتعرف
عليها: \&\f(CW\*(C`i8086\*(C'\fP، و \&\f(CW\*(C`i186\*(C'\fP، و
\&\f(CW\*(C`i286\*(C'\fP، و \&\f(CW\*(C`i386\*(C'\fP، و \&\f(CW\*(C`i486\*(C'\fP، و
\&\f(CW\*(C`i586\*(C'\fP، و \&\f(CW\*(C`i686\*(C'\fP، و \&\f(CW\*(C`pentium\*(C'\fP، و
\&\f(CW\*(C`pentiumpro\*(C'\fP، و \&\f(CW\*(C`pentiumii\*(C'\fP، و
\&\f(CW\*(C`pentiumiii\*(C'\fP، و \&\f(CW\*(C`pentium4\*(C'\fP، و
\&\f(CW\*(C`prescott\*(C'\fP، و \&\f(CW\*(C`nocona\*(C'\fP، و \&\f(CW\*(C`core\*(C'\fP،
و \&\f(CW\*(C`core2\*(C'\fP، و \&\f(CW\*(C`corei7\*(C'\fP، و \&\f(CW\*(C`iamcu\*(C'\fP،
و \&\f(CW\*(C`k6\*(C'\fP، و \&\f(CW\*(C`k6_2\*(C'\fP، و \&\f(CW\*(C`athlon\*(C'\fP، و
\&\f(CW\*(C`opteron\*(C'\fP، و \&\f(CW\*(C`k8\*(C'\fP، و \&\f(CW\*(C`amdfam10\*(C'\fP، و
\&\f(CW\*(C`bdver1\*(C'\fP، و \&\f(CW\*(C`bdver2\*(C'\fP، و \&\f(CW\*(C`bdver3\*(C'\fP،
و \&\f(CW\*(C`bdver4\*(C'\fP، و \&\f(CW\*(C`znver1\*(C'\fP، و
\&\f(CW\*(C`znver2\*(C'\fP، و \&\f(CW\*(C`znver3\*(C'\fP، و \&\f(CW\*(C`znver4\*(C'\fP،
و \&\f(CW\*(C`znver5\*(C'\fP، و \&\f(CW\*(C`znver6\*(C'\fP، و
\&\f(CW\*(C`btver1\*(C'\fP، و \&\f(CW\*(C`btver2\*(C'\fP، و
\&\f(CW\*(C`generic32\*(C'\fP و \&\f(CW\*(C`generic64\*(C'\fP.
.Sp
بالإضافة إلى طقم التعليمات الأساسي، يمكن إخبار المجمّع بقبول مختلف رموز
تذكير الامتدادات.  على سبيل المثال، \&\f(CW\*(C`\-march=i686+sse4+vmx\*(C'\fP
يوسع \fIi686\fP بـ \fIsse4\fP و \&\fIvmx\fP.  الامتدادات التالية مدعومة حاليًا:
\&\f(CW8087\fP، \&\f(CW287\fP، \&\f(CW387\fP، \&\f(CW687\fP، \&\f(CW\*(C`cmov\*(C'\fP،
\&\f(CW\*(C`fxsr\*(C'\fP، \&\f(CW\*(C`mmx\*(C'\fP، \&\f(CW\*(C`sse\*(C'\fP،
\&\f(CW\*(C`sse2\*(C'\fP، \&\f(CW\*(C`sse3\*(C'\fP، \&\f(CW\*(C`sse4a\*(C'\fP،
\&\f(CW\*(C`ssse3\*(C'\fP، \&\f(CW\*(C`sse4.1\*(C'\fP، \&\f(CW\*(C`sse4.2\*(C'\fP،
\&\f(CW\*(C`sse4\*(C'\fP، \&\f(CW\*(C`avx\*(C'\fP، \&\f(CW\*(C`avx2\*(C'\fP،
\&\f(CW\*(C`lahf_sahf\*(C'\fP، \&\f(CW\*(C`monitor\*(C'\fP، \&\f(CW\*(C`adx\*(C'\fP،
\&\f(CW\*(C`rdseed\*(C'\fP، \&\f(CW\*(C`prfchw\*(C'\fP، \&\f(CW\*(C`smap\*(C'\fP،
\&\f(CW\*(C`mpx\*(C'\fP، \&\f(CW\*(C`sha\*(C'\fP، \&\f(CW\*(C`rdpid\*(C'\fP،
\&\f(CW\*(C`ptwrite\*(C'\fP، \&\f(CW\*(C`cet\*(C'\fP، \&\f(CW\*(C`gfni\*(C'\fP،
\&\f(CW\*(C`vaes\*(C'\fP، \&\f(CW\*(C`vpclmulqdq\*(C'\fP،
\&\f(CW\*(C`prefetchwt1\*(C'\fP، \&\f(CW\*(C`clflushopt\*(C'\fP،
\&\f(CW\*(C`se1\*(C'\fP، \&\f(CW\*(C`clwb\*(C'\fP، \&\f(CW\*(C`movdiri\*(C'\fP،
\&\f(CW\*(C`movdir64b\*(C'\fP، \&\f(CW\*(C`enqcmd\*(C'\fP،
\&\f(CW\*(C`serialize\*(C'\fP، \&\f(CW\*(C`tsxldtrk\*(C'\fP، \&\f(CW\*(C`kl\*(C'\fP،
\&\f(CW\*(C`widekl\*(C'\fP، \&\f(CW\*(C`hreset\*(C'\fP، \&\f(CW\*(C`avx512f\*(C'\fP،
\&\f(CW\*(C`avx512cd\*(C'\fP، \&\f(CW\*(C`avx512er\*(C'\fP،
\&\f(CW\*(C`avx512pf\*(C'\fP، \&\f(CW\*(C`avx512vl\*(C'\fP،
\&\f(CW\*(C`avx512bw\*(C'\fP، \&\f(CW\*(C`avx512dq\*(C'\fP،
\&\f(CW\*(C`avx512ifma\*(C'\fP، \&\f(CW\*(C`avx512vbmi\*(C'\fP،
\&\f(CW\*(C`avx512_4fmaps\*(C'\fP، \&\f(CW\*(C`avx512_4vnniw\*(C'\fP،
\&\f(CW\*(C`avx512_vpopcntdq\*(C'\fP، \&\f(CW\*(C`avx512_vbmi2\*(C'\fP،
\&\f(CW\*(C`avx512_vnni\*(C'\fP، \&\f(CW\*(C`avx512_bitalg\*(C'\fP،
\&\f(CW\*(C`avx512_vp2intersect\*(C'\fP، \&\f(CW\*(C`tdx\*(C'\fP،
\&\f(CW\*(C`avx512_bf16\*(C'\fP، \&\f(CW\*(C`avx_vnni\*(C'\fP،
\&\f(CW\*(C`avx512_fp16\*(C'\fP، \&\f(CW\*(C`avx512_bmm\*(C'\fP،
\&\f(CW\*(C`prefetchi\*(C'\fP، \&\f(CW\*(C`avx_ifma\*(C'\fP،
\&\f(CW\*(C`avx_vnni_int8\*(C'\fP، \&\f(CW\*(C`cmpccxadd\*(C'\fP،
\&\f(CW\*(C`wrmsrns\*(C'\fP، \&\f(CW\*(C`msrlist\*(C'\fP،
\&\f(CW\*(C`avx_ne_convert\*(C'\fP، \&\f(CW\*(C`rao_int\*(C'\fP،
\&\f(CW\*(C`fred\*(C'\fP، \&\f(CW\*(C`lkgs\*(C'\fP، \&\f(CW\*(C`avx_vnni_int16\*(C'\fP،
\&\f(CW\*(C`sha512\*(C'\fP، \&\f(CW\*(C`sm3\*(C'\fP، \&\f(CW\*(C`sm4\*(C'\fP،
\&\f(CW\*(C`pbndkb\*(C'\fP، \&\f(CW\*(C`avx10.1\*(C'\fP،
\&\f(CW\*(C`avx10.1/512\*(C'\fP، \&\f(CW\*(C`avx10.1/256\*(C'\fP،
\&\f(CW\*(C`avx10.1/128\*(C'\fP، \&\f(CW\*(C`user_msr\*(C'\fP،
\&\f(CW\*(C`msr_imm\*(C'\fP، \&\f(CW\*(C`apx_f\*(C'\fP، \&\f(CW\*(C`apx_nci\*(C'\fP،
\&\f(CW\*(C`apx_ndd\*(C'\fP، \&\f(CW\*(C`apx_nf\*(C'\fP،
\&\f(CW\*(C`apx_nci_ndd_nf\*(C'\fP، \&\f(CW\*(C`avx10.2\*(C'\fP،
\&\f(CW\*(C`avx10.2/512\*(C'\fP، \&\f(CW\*(C`avx10.2/256\*(C'\fP،
\&\f(CW\*(C`avx10.2/128\*(C'\fP، \&\f(CW\*(C`movrs\*(C'\fP،
\&\f(CW\*(C`amx_int8\*(C'\fP، \&\f(CW\*(C`amx_bf16\*(C'\fP،
\&\f(CW\*(C`amx_fp16\*(C'\fP، \&\f(CW\*(C`amx_complex\*(C'\fP،
\&\f(CW\*(C`amx_transpose\*(C'\fP، \&\f(CW\*(C`amx_tf32\*(C'\fP،
\&\f(CW\*(C`amx_fp8\*(C'\fP \&\f(CW\*(C`amx_movrs\*(C'\fP،
\&\f(CW\*(C`amx_avx512\*(C'\fP، \&\f(CW\*(C`amx_tile\*(C'\fP، \&\f(CW\*(C`vmx\*(C'\fP،
\&\f(CW\*(C`vmfunc\*(C'\fP، \&\f(CW\*(C`smx\*(C'\fP، \&\f(CW\*(C`xsave\*(C'\fP،
\&\f(CW\*(C`xsaveopt\*(C'\fP، \&\f(CW\*(C`xsavec\*(C'\fP، \&\f(CW\*(C`xsaves\*(C'\fP،
\&\f(CW\*(C`aes\*(C'\fP، \&\f(CW\*(C`pclmul\*(C'\fP، \&\f(CW\*(C`fsgsbase\*(C'\fP،
\&\f(CW\*(C`rdrnd\*(C'\fP، \&\f(CW\*(C`f16c\*(C'\fP، \&\f(CW\*(C`bmi2\*(C'\fP،
\&\f(CW\*(C`fma\*(C'\fP، \&\f(CW\*(C`movbe\*(C'\fP، \&\f(CW\*(C`ept\*(C'\fP،
\&\f(CW\*(C`lzcnt\*(C'\fP، \&\f(CW\*(C`popcnt\*(C'\fP، \&\f(CW\*(C`hle\*(C'\fP،
\&\f(CW\*(C`rtm\*(C'\fP، \&\f(CW\*(C`tsx\*(C'\fP، \&\f(CW\*(C`invpcid\*(C'\fP،
\&\f(CW\*(C`clflush\*(C'\fP، \&\f(CW\*(C`mwaitx\*(C'\fP، \&\f(CW\*(C`clzero\*(C'\fP،
\&\f(CW\*(C`wbnoinvd\*(C'\fP، \&\f(CW\*(C`pconfig\*(C'\fP، \&\f(CW\*(C`waitpkg\*(C'\fP،
\&\f(CW\*(C`uintr\*(C'\fP، \&\f(CW\*(C`cldemote\*(C'\fP، \&\f(CW\*(C`rdpru\*(C'\fP،
\&\f(CW\*(C`mcommit\*(C'\fP، \&\f(CW\*(C`sev_es\*(C'\fP، \&\f(CW\*(C`lwp\*(C'\fP،
\&\f(CW\*(C`fma4\*(C'\fP، \&\f(CW\*(C`xop\*(C'\fP، \&\f(CW\*(C`cx16\*(C'\fP،
\&\f(CW\*(C`syscall\*(C'\fP، \&\f(CW\*(C`rdtscp\*(C'\fP، \&\f(CW\*(C`3dnow\*(C'\fP،
\&\f(CW\*(C`3dnowa\*(C'\fP، \&\f(CW\*(C`sse4a\*(C'\fP، \&\f(CW\*(C`sse5\*(C'\fP،
\&\f(CW\*(C`snp\*(C'\fP، \&\f(CW\*(C`invlpgb\*(C'\fP، \&\f(CW\*(C`tlbsync\*(C'\fP،
\&\f(CW\*(C`rmpquery\*(C'\fP، \&\f(CW\*(C`rmpread\*(C'\fP، \&\f(CW\*(C`svme\*(C'\fP،
\&\f(CW\*(C`gmism2\*(C'\fP، \&\f(CW\*(C`gmiccs\*(C'\fP، \&\f(CW\*(C`padlockrng2\*(C'\fP،
\&\f(CW\*(C`padlockphe2\*(C'\fP، \&\f(CW\*(C`padlockxmodx\*(C'\fP و
\&\f(CW\*(C`padlock\*(C'\fP.  لاحظ أن رموز تذكير الامتدادات هذه يمكن أن تُسبق بـ
\f(CW\*(C`no\*(C'\fP لإبطال الوظائف المقابلة (وأي وظائف معتمدة عليها).  لاحظ
أيضًا أن اللواحق المسموح بها في \f(CW\*(C`\-march=avx10.<N>\*(C'\fP تفرض
قيدًا على طول المتجه، أي أنه رغم كونها خيارات "تمكين"، إلا أن استخدام هذه
اللواحق سيعطل جميع التعليمات التي تستخدم معاملات سجلات متجه أو قناع أعرض.
.Sp
عند استخدام توجيه \f(CW\*(C`.arch\*(C'\fP مع \fB\-march\fP، ستكون الأولوية لتوجيه
\&\f(CW\*(C`.arch\*(C'\fP.
.IP \fB\-mtune=\fP\fICPU\fP 4
.IX Item \-mtune=CPU
يحدد هذا الخيار معالجًا للتحسين له. عند استخدامه بالاقتران مع خيار
\fB\-march\fP، ستولّد فقط تعليمات المعالج المحدد بواسطة خيار \fB\-march\fP.
.Sp
قيم \fICPU\fP الصالحة مطابقة لقائمة معالجات \&\fB\-march=\fP\fICPU\fP.
.IP \fB\-moperand\-check=\fP\fInone\fP 4
.IX Item \-moperand\-check=none
.PD 0
.IP \fB\-moperand\-check=\fP\fIwarning\fP 4
.IX Item \-moperand\-check=warning
.IP \fB\-moperand\-check=\fP\fIerror\fP 4
.IX Item \-moperand\-check=error
.PD
تتحكم هذه الخيارات في ما إذا كان يجب على المجمّع فحص معاملات تعليمات معينة
أو توليفات المعاملات. مثال على ذلك التعليمات التي لا يمكن استنتاج حجم
المعامل فيها من معاملاتها ولم يُحدد أيضًا عن طريق لاحقة
تعليمات. \&\fB\-moperand\-check=\fP\fInone\fP ستجعل المجمّع لا يجري هذه
الفحوصات. \fB\-moperand\-check=\fP\fIwarning\fP ستجعل المجمّع يصدر تحذيرًا عند فشل
الفحوصات المقابلة، وهو المبدئي. \&\fB\-moperand\-check=\fP\fIerror\fP ستجعل المجمّع
يصدر خطأ عند فشل الفحوصات المقابلة.
.IP \fB\-msse2avx\fP 4
.IX Item \-msse2avx
يحدد هذا الخيار وجوب تشفير المجمّع لتعليمات SSE ببادئة VEX، مما يتطلب توفر
AVX. ستُشفر تعليمات SSE التي تستخدم GPRs الموسعة ببادئة EVEX، مما يتطلب توفر
AVX512 أو AVX10.
.IP \fB\-muse\-unaligned\-vector\-move\fP 4
.IX Item \-muse\-unaligned\-vector\-move
يحدد هذا الخيار وجوب تشفير المجمّع لنقل المتجه المحاذى كأنه نقل متجه غير
محاذى.
.IP \fB\-msse\-check=\fP\fInone\fP 4
.IX Item \-msse\-check=none
.PD 0
.IP \fB\-msse\-check=\fP\fIwarning\fP 4
.IX Item \-msse\-check=warning
.IP \fB\-msse\-check=\fP\fIerror\fP 4
.IX Item \-msse\-check=error
.PD
تتحكم هذه الخيارات في ما إذا كان يجب على المجمّع فحص تعليمات
SSE. \&\fB\-msse\-check=\fP\fInone\fP ستجعل المجمّع لا يفحص تعليمات SSE، وهو
المبدئي. \fB\-msse\-check=\fP\fIwarning\fP ستجعل المجمّع يصدر تحذيرًا لأي تعليمة
SSE. \&\fB\-msse\-check=\fP\fIerror\fP ستجعل المجمّع يصدر خطأ لأي تعليمة SSE.
.IP \fB\-mavxscalar=\fP\fI128\fP 4
.IX Item \-mavxscalar=128
.PD 0
.IP \fB\-mavxscalar=\fP\fI256\fP 4
.IX Item \-mavxscalar=256
.PD
تتحكم هذه الخيارات في كيفية تشفير المجمّع لتعليمات AVX
القياسية. \fB\-mavxscalar=\fP\fI128\fP ستشفر تعليمات AVX القياسية بطول متجه 128 بت،
وهو المبدئي. \&\fB\-mavxscalar=\fP\fI256\fP ستشفر تعليمات AVX القياسية بطول متجه
256 بت.
.Sp
تحذير: لا تستخدم هذا لكود الإنتاج \- بسبب أخطاء المعالج (CPU errata) قد لا
يعمل الكود الناتج على طرز معينة.
.IP \fB\-mvexwig=\fP\fI0\fP 4
.IX Item \-mvexwig=0
.PD 0
.IP \fB\-mvexwig=\fP\fI1\fP 4
.IX Item \-mvexwig=1
.PD
تتحكم هذه الخيارات في كيفية ترميز المجمّع لتعليمات VEX التي يتجاهل فيها
VEX.W (تُعرف بـ WIG). الخيار \fB\-mvexwig=\fP\fI0\fP سيرمز تعليمات WIG VEX بجعل
vex.w = 0، وهو القيمة المبدئية. الخيار \&\fB\-mvexwig=\fP\fI1\fP سيرمز تعليمات WIG
EVEX بجعل vex.w = 1.
.Sp
تحذير: لا تستخدم هذا لكود الإنتاج \- بسبب أخطاء المعالج (CPU errata) قد لا
يعمل الكود الناتج على طرز معينة.
.IP \fB\-mevexlig=\fP\fI128\fP 4
.IX Item \-mevexlig=128
.PD 0
.IP \fB\-mevexlig=\fP\fI256\fP 4
.IX Item \-mevexlig=256
.IP \fB\-mevexlig=\fP\fI512\fP 4
.IX Item \-mevexlig=512
.PD
تتحكم هذه الخيارات في كيفية ترميز المجمّع لتعليمات EVEX التي يتجاهل فيها
الطول (تُعرف بـ LIG). الخيار \fB\-mevexlig=\fP\fI128\fP سيرمز تعليمات LIG EVEX بطول
متجه 128 بت، وهو القيمة المبدئية. الخياران \&\fB\-mevexlig=\fP\fI256\fP و
\fB\-mevexlig=\fP\fI512\fP سيرمزان تعليمات LIG EVEX بطول متجه 256 بت و 512 بت، على
التوالي.
.IP \fB\-mevexwig=\fP\fI0\fP 4
.IX Item \-mevexwig=0
.PD 0
.IP \fB\-mevexwig=\fP\fI1\fP 4
.IX Item \-mevexwig=1
.PD
تتحكم هذه الخيارات في كيفية ترميز المجمّع لتعليمات EVEX التي يتجاهل فيها w
(تُعرف بـ WIG). الخيار \fB\-mevexwig=\fP\fI0\fP سيرمز تعليمات WIG EVEX بجعل evex.w
= 0، وهو القيمة المبدئية. الخيار \&\fB\-mevexwig=\fP\fI1\fP سيرمز تعليمات WIG EVEX
بجعل evex.w = 1.
.IP \fB\-mmnemonic=\fP\fIatt\fP 4
.IX Item \-mmnemonic=att
.PD 0
.IP \fB\-mmnemonic=\fP\fIintel\fP 4
.IX Item \-mmnemonic=intel
.PD
يحدد هذا الخيار فن استذكار (mnemonic) التعليمات لمطابقة التعليمات. تُعطى
الأولوية للتوجيهات \f(CW\*(C`.att_mnemonic\*(C'\fP و
\f(CW\*(C`.intel_mnemonic\*(C'\fP.
.IP \fB\-msyntax=\fP\fIatt\fP 4
.IX Item \-msyntax=att
.PD 0
.IP \fB\-msyntax=\fP\fIintel\fP 4
.IX Item \-msyntax=intel
.PD
يحدد هذا الخيار بناء جملة (syntax) التعليمات عند معالجة التعليمات. تُعطى
الأولوية للتوجيهات \f(CW\*(C`.att_syntax\*(C'\fP و \f(CW\*(C`.intel_syntax\*(C'\fP.
.IP \fB\-mnaked\-reg\fP 4
.IX Item \-mnaked\-reg
يحدد هذا الخيار أن السجلات لا تتطلب البادئة \fB%\fP. تُعطى الأولوية للتوجيهات
\f(CW\*(C`.att_syntax\*(C'\fP و \f(CW\*(C`.intel_syntax\*(C'\fP.
.IP \fB\-madd\-bnd\-prefix\fP 4
.IX Item \-madd\-bnd\-prefix
يجبر هذا الخيار المجمّع على إضافة بادئة BND لجميع الفروع، حتى لو لم تُحدد
هذه البادئة صراحة في كود المصدر.
.IP \fB\-mno\-shared\fP 4
.IX Item \-mno\-shared
في هدف ELF، يقوم المجمّع عادة بتحسين عمليات إعادة التوطين (relocations) غير
التابعة لـ PLT ضد أهداف الفروع العالمية غير الضعيفة والمعرفة بظهور
مبدئي. الخيار \fB\-mshared\fP يخبر المجمّع بتوليد كود قد يدخل في مكتبة مشتركة
حيث يمكن استباق جميع أهداف الفروع العالمية غير الضعيفة ذات الظهور
المبدئي. الكود الناتج أكبر قليلاً. يؤثر هذا الخيار فقط على معالجة تعليمات
الفروع.
.IP \fB\-mbig\-obj\fP 4
.IX Item \-mbig\-obj
في أهداف PE/COFF، يفرض هذا الخيار استخدام تنسيق ملف الكائن الكبير، مما يسمح
بأكثر من 32768 قسماً.
.IP \fB\-momit\-lock\-prefix=\fP\fIno\fP 4
.IX Item \-momit\-lock\-prefix=no
.PD 0
.IP \fB\-momit\-lock\-prefix=\fP\fIyes\fP 4
.IX Item \-momit\-lock\-prefix=yes
.PD
تتحكم هذه الخيارات في كيفية ترميز المجمّع لبادئة القفل (lock prefix). هذا
الخيار مخصص كحل بديل للمعالجات التي تفشل عند مواجهة بادئة القفل. لا يمكن
استخدام هذا الخيار بأمان إلا مع حواسيب ذات نواة واحدة وخيط معالجة
واحد. الخيار \&\fB\-momit\-lock\-prefix=\fP\fIyes\fP سيحذف جميع بادئات القفل. الخيار
\&\fB\-momit\-lock\-prefix=\fP\fIno\fP سيرمز بادئة القفل كالمعتاد، وهو القيمة
المبدئية.
.IP \fB\-mfence\-as\-lock\-add=\fP\fIno\fP 4
.IX Item \-mfence\-as\-lock\-add=no
.PD 0
.IP \fB\-mfence\-as\-lock\-add=\fP\fIyes\fP 4
.IX Item \-mfence\-as\-lock\-add=yes
.PD
تتحكم هذه الخيارات في كيفية ترميز المجمّع لتعليمات lfence و mfence و
sfence. الخيار \&\fB\-mfence\-as\-lock\-add=\fP\fIyes\fP سيرمز lfence و mfence و
sfence على أنها \fBlock addl \fP\f(CB$0x0\fB, (%rsp)\fP في وضع 64 بت و \&\fBlock addl \fP\f(CB$0x0\fB, (%esp)\fP في وضع 32 بت. الخيار
\&\fB\-mfence\-as\-lock\-add=\fP\fIno\fP سيرمز هذه التعليمات كالمعتاد، وهو القيمة
المبدئية.
.IP \fB\-mrelax\-relocations=\fP\fIno\fP 4
.IX Item \-mrelax\-relocations=no
.PD 0
.IP \fB\-mrelax\-relocations=\fP\fIyes\fP 4
.IX Item \-mrelax\-relocations=yes
.PD
تتحكم هذه الخيارات فيما إذا كان يجب على المجمّع توليد عمليات إعادة توطين
مخففة (relax relocations)، مثل R_386_GOT32X في وضع 32 بت، أو
R_X86_64_GOTPCRELX و R_X86_64_REX_GOTPCRELX في وضع 64 بت. سيقوم
\&\fB\-mrelax\-relocations=\fP\fIyes\fP بتوليدها، بينما
\&\fB\-mrelax\-relocations=\fP\fIno\fP لن يولدها.
.IP \fB\-mtls\-check=\fP\fIno\fP 4
.IX Item \-mtls\-check=no
.PD 0
.IP \fB\-mtls\-check=\fP\fIyes\fP 4
.IX Item \-mtls\-check=yes
.PD
تتحكم هذه الخيارات فيما إذا كان المجمّع سيتحقق من إعادة توطين tls. سيتحقق
\&\fB\-mtls\-check=\fP\fIyes\fP من إعادة توطين tls، بينما \&\fB\-mtls\-check=\fP\fIno\fP لن
يفعل ذلك. يمكن التحكم في القيمة المبدئية عبر خيار الضبط
\&\fB\-\-enable\-x86\-tls\-check\fP.
.IP \fB\-malign\-branch\-boundary=\fP\fINUM\fP 4
.IX Item \-malign\-branch\-boundary=NUM
يتحكم هذا الخيار في كيفية محاذاة المجمّع للفروع باستخدام بادئات المقاطع أو
NOP. يجب أن يكون \fINUM\fP قوة للعدد 2. ويجب أن يكون 0 أو لا يقل عن 16. ستُحاذى
الفروع ضمن حدود \fINUM\fP بايت. القيمة المبدئية \fB\-malign\-branch\-boundary=0\fP لا
تحاذي الفروع.
.IP \fB\-malign\-branch=\fP\fITYPE\fP\fB[+\fP\fITYPE\fP\fB...]\fP 4
.IX Item \-malign\-branch=TYPE[+TYPE...]
يحدد هذا الخيار أنواع الفروع المراد محاذاتها. \fITYPE\fP هو مزيج من: \fBjcc\fP
(لمحاذاة القفزات الشرطية)، \&\fBfused\fP (لمحاذاة القفزات الشرطية المدمجة)،
\fBjmp\fP (لمحاذاة القفزات غير الشرطية)، \fBcall\fP (لمحاذاة الاستدعاءات)،
\&\fBret\fP (لمحاذاة تعليمات العودة)، و \fBindirect\fP (لمحاذاة القفزات
والاستدعاءات غير المباشرة). القيمة المبدئية هي
\fB\-malign\-branch=jcc+fused+jmp\fP.
.IP \fB\-malign\-branch\-prefix\-size=\fP\fINUM\fP 4
.IX Item \-malign\-branch\-prefix\-size=NUM
يحدد هذا الخيار الحد الأقصى لعدد البادئات في التعليمة لمحاذاة الفروع. يجب أن
يكون \fINUM\fP بين 0 و 5. القيمة المبدئية لـ \&\fINUM\fP هي 5.
.IP \fB\-mbranches\-within\-32B\-boundaries\fP 4
.IX Item \-mbranches\-within\-32B\-boundaries
يقوم هذا الخيار بمحاذاة القفزات الشرطية، والقفزات الشرطية المدمجة، والقفزات
غير الشرطية ضمن حدود 32 بايت مع ما يصل إلى 5 بادئات مقاطع لكل تعليمة. وهو
يعادل \&\fB\-malign\-branch\-boundary=32\fP و \&\fB\-malign\-branch=jcc+fused+jmp\fP و
\&\fB\-malign\-branch\-prefix\-size=5\fP. المبدئياً لا تُحاذى الفروع.
.IP \fB\-mlfence\-after\-load=\fP\fIno\fP 4
.IX Item \-mlfence\-after\-load=no
.PD 0
.IP \fB\-mlfence\-after\-load=\fP\fIyes\fP 4
.IX Item \-mlfence\-after\-load=yes
.PD
تتحكم هذه الخيارات فيما إذا كان يجب على المجمّع توليد lfence بعد تعليمات
التحميل. الخيار \fB\-mlfence\-after\-load=\fP\fIyes\fP سيولد lfence. الخيار
\fB\-mlfence\-after\-load=\fP\fIno\fP لن يولد lfence، وهو القيمة المبدئية.
.IP \fB\-mlfence\-before\-indirect\-branch=\fP\fInone\fP 4
.IX Item \-mlfence\-before\-indirect\-branch=none
.PD 0
.IP \fB\-mlfence\-before\-indirect\-branch=\fP\fIall\fP 4
.IX Item \-mlfence\-before\-indirect\-branch=all
.IP \fB\-mlfence\-before\-indirect\-branch=\fP\fIregister\fP 4
.IX Item \-mlfence\-before\-indirect\-branch=register
.IP \fB\-mlfence\-before\-indirect\-branch=\fP\fImemory\fP 4
.IX Item \-mlfence\-before\-indirect\-branch=memory
.PD
تتحكم هذه الخيارات فيما إذا كان يجب على المجمّع توليد lfence قبل تعليمات
الفروع القريبة غير المباشرة. سيقوم
\&\fB\-mlfence\-before\-indirect\-branch=\fP\fIall\fP بتوليد lfence قبل الفرع القريب
غير المباشر عبر السجل وإصدار تحذير قبل الفرع القريب غير المباشر عبر
الذاكرة. كما يضبط ضمناً \fB\-mlfence\-before\-ret=\fP\fIshl\fP عند عدم وجود خيار
\fB\-mlfence\-before\-ret=\fP صريح. سيقوم
\&\fB\-mlfence\-before\-indirect\-branch=\fP\fIregister\fP بتوليد lfence قبل الفرع
القريب غير المباشر عبر السجل. بينما سيصدر
\&\fB\-mlfence\-before\-indirect\-branch=\fP\fImemory\fP تحذيراً قبل الفرع القريب غير
المباشر عبر الذاكرة. الخيار \&\fB\-mlfence\-before\-indirect\-branch=\fP\fInone\fP لن
يولد lfence ولن يصدر تحذيراً، وهو القيمة المبدئية. لاحظ أن lfence لن يُولد
قبل الفرع القريب غير المباشر عبر السجل مع \&\fB\-mlfence\-after\-load=\fP\fIyes\fP
لأن lfence سيُولد بعد تحميل سجل هدف الفرع.
.IP \fB\-mlfence\-before\-ret=\fP\fInone\fP 4
.IX Item \-mlfence\-before\-ret=none
.PD 0
.IP \fB\-mlfence\-before\-ret=\fP\fIshl\fP 4
.IX Item \-mlfence\-before\-ret=shl
.IP \fB\-mlfence\-before\-ret=\fP\fIor\fP 4
.IX Item \-mlfence\-before\-ret=or
.IP \fB\-mlfence\-before\-ret=\fP\fIyes\fP 4
.IX Item \-mlfence\-before\-ret=yes
.IP \fB\-mlfence\-before\-ret=\fP\fInot\fP 4
.IX Item \-mlfence\-before\-ret=not
.PD
تتحكم هذه الخيارات فيما إذا كان يجب على المجمّع توليد lfence قبل تعليمة
العودة (ret). سيولد \fB\-mlfence\-before\-ret=\fP\fIor\fP تعليمة 'or' مع
lfence. وسيتسبب \&\fB\-mlfence\-before\-ret=\fP\fIshl/yes\fP بتوليد تعليمة 'shl' مع
lfence. وسيتسبب \fB\-mlfence\-before\-ret=\fP\fInot\fP بتوليد تعليمة 'not' مع
lfence. أما \fB\-mlfence\-before\-ret=\fP\fInone\fP فلن يولد lfence، وهو القيمة
المبدئية.
.IP \fB\-mx86\-used\-note=\fP\fIno\fP 4
.IX Item \-mx86\-used\-note=no
.PD 0
.IP \fB\-mx86\-used\-note=\fP\fIyes\fP 4
.IX Item \-mx86\-used\-note=yes
.PD
تتحكم هذه الخيارات فيما إذا كان يجب على المجمّع توليد ملاحظات خاصية GNU من
النوع GNU_PROPERTY_X86_ISA_1_USED و GNU_PROPERTY_X86_FEATURE_2_USED. يمكن
التحكم في القيمة المبدئية عبر خيار الضبط \&\fB\-\-enable\-x86\-used\-note\fP.
.IP \fB\-mevexrcig=\fP\fIrne\fP 4
.IX Item \-mevexrcig=rne
.PD 0
.IP \fB\-mevexrcig=\fP\fIrd\fP 4
.IX Item \-mevexrcig=rd
.IP \fB\-mevexrcig=\fP\fIru\fP 4
.IX Item \-mevexrcig=ru
.IP \fB\-mevexrcig=\fP\fIrz\fP 4
.IX Item \-mevexrcig=rz
.PD
تتحكم هذه الخيارات في كيفية ترميز المجمّع لتعليمات EVEX المخصصة لـ SAE
فقط. سيرمز \fB\-mevexrcig=\fP\fIrne\fP بتات RC لتعليمة EVEX بالقيمة 00، وهو القيمة
المبدئية. بينما سترمز الخيارات \&\fB\-mevexrcig=\fP\fIrd\fP و \fB\-mevexrcig=\fP\fIru\fP و
\fB\-mevexrcig=\fP\fIrz\fP تعليمات EVEX المخصصة لـ SAE فقط ببتات RC تبلغ 01 و 10 و
11، على التوالي.
.IP \fB\-mamd64\fP 4
.IX Item \-mamd64
.PD 0
.IP \fB\-mintel64\fP 4
.IX Item \-mintel64
.PD
يحدد هذا الخيار أنه يجب على المجمّع قبول AMD64 أو Intel64 ISA فقط في وضع 64
بت. المبدئي هو قبول ISAs المشتركة، و Intel64 فقط، و AMD64.
.IP "\fB\-O0 | \-O | \-O1 | \-O2 | \-Os\fP" 4
.IX Item "\-O0 | \-O | \-O1 | \-O2 | \-Os"
تحسين ترميز التعليمات بحجم تعليمة أصغر. يقوم الخياران \fB\-O\fP و \fB\-O1\fP بترميز
تعليمات تحميل سجل 64 بت بقيمة فورية 64 بت كتعليمات تحميل سجل 32 بت بقيم
فورية 31 بت أو 32 بت، وترميز تعليمات تصفير سجل 64 بت بتعليمات تصفير سجل 32
بت، وترميز تعليمات تصفير سجلات المتجهات VEX/EVEX بسعة 256/512 بت بتعليمات
تصفير سجلات متجهات VEX بسعة 128 بت، وترميز تعليمات تحميل/تخزين سجل متجهات
EVEX بسعة 128/256 بت بتعليمات تحميل/تخزين سجل متجهات VEX، وترميز تعليمات
المنطق الصحيح المعبأ EVEX بسعة 128/256 بت بتعليمات المنطق الصحيح المعبأ VEX
بسعة 128/256 بت.
.Sp
يتضمن \&\fB\-O2\fP تحسينات \fB\-O1\fP بالإضافة إلى ترميز تعليمات تصفير سجل المتجهات
EVEX بسعة 256/512 بت بتعليمات تصفير سجل متجهات EVEX بسعة 128 بت. في وضع 64
بت، سيتم أيضًا تبديل المعاملات المصدرية لتعليمات VEX المرمزة ذات المعاملات
المصدرية التبديلية إذا كان ذلك يسمح باستخدام شكل بادئة VEX المكون من 2 بايت
بدلاً من 3 بايت. ستُحول أيضًا أشكال معينة من AND و OR التي تستخدم نفس
المعامل (السجل) مرتين إلى TEST.
.Sp
يتضمن \&\fB\-Os\fP تحسينات \fB\-O2\fP بالإضافة إلى ترميز اختبارات السجلات بسعة 16 و
32 و 64 بت مع قيمة فورية كاختبار سجل 8 بت مع قيمة فورية. أما \fB\-O0\fP فيعطل
هذا التحسين.
.PP
الخيارات التالية متاحة عندما يُضبط as لسلسلة Ubicom IP2K.
.IP \fB\-mip2022ext\fP 4
.IX Item \-mip2022ext
يحدد أن تعليمات IP2022 الموسعة مسموح بها.
.IP \fB\-mip2022\fP 4
.IX Item \-mip2022
يستعيد السلوك المبدئي، الذي يقصر التعليمات المسموح بها على تعليمات IP2022
الأساسية فقط.
.PP
الخيارات التالية متاحة عندما يُضبط as لمعالجات Renesas M32C و M16C.
.IP \fB\-m32c\fP 4
.IX Item \-m32c
تجميع تعليمات M32C.
.IP \fB\-m16c\fP 4
.IX Item \-m16c
تجميع تعليمات M16C (المبدئي).
.IP \fB\-relax\fP 4
.IX Item \-relax
تمكين دعم تخفيفات وقت الربط (link\-time relaxations).
.IP \fB\-h\-tick\-hex\fP 4
.IX Item \-h\-tick\-hex
دعم ثوابت الستة عشري بنمط H\*(Aq00 بالإضافة إلى نمط 0x00.
.PP
الخيارات التالية متاحة عندما يُضبط as لسلسلة Renesas M32R (المعروفة سابقاً
باسم Mitsubishi M32R).
.IP \fB\-\-m32rx\fP 4
.IX Item \-\-m32rx
تحديد أي معالج في عائلة M32R هو الهدف. المبدئي هو عادة M32R، لكن هذا الخيار
يغيره إلى M32RX.
.IP "\fB\-\-warn\-explicit\-parallel\-conflicts or \-\-Wp\fP" 4
.IX Item "\-\-warn\-explicit\-parallel\-conflicts or \-\-Wp"
إصدار رسائل تحذير عند مواجهة تركيبات موازية مشكوك فيها.
.IP "\fB\-\-no\-warn\-explicit\-parallel\-conflicts or \-\-Wnp\fP" 4
.IX Item "\-\-no\-warn\-explicit\-parallel\-conflicts or \-\-Wnp"
عدم إصدار رسائل تحذير عند مواجهة تركيبات موازية مشكوك فيها.
.PP
الخيارات التالية متاحة عندما يُضبط as لسلسلة Motorola 68000.
.IP \fB\-l\fP 4
.IX Item \-l
تقصير المراجع إلى الرموز غير المعرفة، إلى كلمة واحدة بدلاً من اثنتين.
.IP "\fB\-m68000 | \-m68008 | \-m68010 | \-m68020 | \-m68030\fP" 4
.IX Item "\-m68000 | \-m68008 | \-m68010 | \-m68020 | \-m68030"
.PD 0
.IP "\fB| \-m68040 | \-m68060 | \-m68302 | \-m68331 | \-m68332\fP" 4
.IX Item "| \-m68040 | \-m68060 | \-m68302 | \-m68331 | \-m68332"
.IP "\fB| \-m68333 | \-m68340 | \-mcpu32 | \-m5200\fP" 4
.IX Item "| \-m68333 | \-m68340 | \-mcpu32 | \-m5200"
.PD
حدد المعالج المستهدف من عائلة 68000. القيمة المبدئية هي 68020 عادةً، ولكن
يمكن تغيير هذا في وقت الضبط.
.IP "\fB\-m68881 | \-m68882 | \-mno\-68881 | \-mno\-68882\fP" 4
.IX Item "\-m68881 | \-m68882 | \-mno\-68881 | \-mno\-68882"
تمتلك الآلة المستهدفة (أو لا تمتلك) معالجًا مساعدًا للنقطة العائمة. المبدئي
هو افتراض وجود معالج مساعد لـ 68020 و68030 وcpu32. على الرغم من أن 68000
الأساسي غير متوافق مع 68881، إلا أنه يمكن تحديد مزيج بينهما، حيث إنه من
الممكن محاكاة تعليمات المعالج المساعد باستخدام المعالج الرئيس.
.IP "\fB\-m68851 | \-mno\-68851\fP" 4
.IX Item "\-m68851 | \-mno\-68851"
تمتلك الآلة المستهدفة (أو لا تمتلك) معالجًا مساعدًا لوحدة إدارة
الذاكرة. المبدئي هو افتراض وجود وحدة إدارة ذاكرة (MMU) لـ 68020 وما فوقه.
.PP
للتفاصيل حول خيارات الميزات المعتمدة على آلة PDP\-11، انظر \fBPDP\-11\-Options\fP.
.IP "\fB\-mpic | \-mno\-pic\fP" 4
.IX Item "\-mpic | \-mno\-pic"
توليد كود مستقل عن الموضع (أو معتمد عليه). المبدئي هو \fB\-mpic\fP.
.IP \fB\-mall\fP 4
.IX Item \-mall
.PD 0
.IP \fB\-mall\-extensions\fP 4
.IX Item \-mall\-extensions
.PD
مكّن كل امتدادات طقم التعليمات. هذا هو المبدئي.
.IP \fB\-mno\-extensions\fP 4
.IX Item \-mno\-extensions
عطّل كل امتدادات طقم التعليمات.
.IP "\fB\-m\fP\fIالامتداد\fP \fB| \-mno\-\fP\fIالامتداد\fP" 4
.IX Item "\-mextension | \-mno\-extension"
مكّن (أو عطّل) امتدادًا معينًا لطقم التعليمات.
.IP \fB\-m\fP\fIcpu\fP 4
.IX Item \-mcpu
مكّن امتدادات طقم التعليمات التي يدعمها معالج معين، وعطّل كل الامتدادات
الأخرى.
.IP \fB\-m\fP\fIالآلة\fP 4
.IX Item \-mmachine
مكّن امتدادات طقم التعليمات التي يدعمها طراز آلة معين، وعطّل كل الامتدادات
الأخرى.
.PP
الخيارات التالية متاحة عندما يُضبط as لمعالج picoJava.
.IP \fB\-mb\fP 4
.IX Item \-mb
توليد مخرجات بتنسيق "الطرفية الكبيرة" (big endian).
.IP \fB\-ml\fP 4
.IX Item \-ml
توليد مخرجات بتنسيق "الطرفية الصغيرة" (little endian).
.PP
الخيارات التالية متاحة عندما يُضبط as لمعالج PRU.
.IP \fB\-mlink\-relax\fP 4
.IX Item \-mlink\-relax
افترض أن LD سيحسن تعليمات LDI32 عن طريق فحص الـ 16 بت العليا من
\fIالتعبير\fP. إذا كانت كلها أصفارًا، فسيقوم LD باختصار تعليمة LDI32 إلى LDI
واحدة. في مثل هذه الحالة سيخرج \f(CW\*(C`as\*(C'\fP عمليات إعادة توطين DIFF
لتعبيرات الفرق.
.IP \fB\-mno\-link\-relax\fP 4
.IX Item \-mno\-link\-relax
افترض أن LD لن يحسن تعليمات LDI32. ونتيجة لذلك، لن تُصدر عمليات إعادة توطين
DIFF.
.IP \fB\-mno\-warn\-regname\-label\fP 4
.IX Item \-mno\-warn\-regname\-label
لا تُحذر إذا تطابق اسم اللصيقة مع اسم السجل. عادةً ما يرغب مبرمجو المجمّع في
إصدار هذا التحذير. قد يرغب مترجمو لغة C في إيقافه.
.PP
الخيارات التالية متاحة عندما يُضبط as لمعالج MIPS.
.IP "\fB\-G\fP \fIالعدد\fP" 4
.IX Item "\-G num"
يحدد هذا الخيار أكبر حجم للكائن الذي يمكن الإشارة إليه ضمنيًا باستخدام سجل
\f(CW\*(C`gp\*(C'\fP. لا يُقبل إلا للأهداف التي تستخدم تنسيق ECOFF، مثل محطة
DECstation التي تعمل بنظام Ultrix. القيمة المبدئية هي 8.
.IP \fB\-EB\fP 4
.IX Item \-EB
توليد مخرجات بتنسيق "الطرفية الكبيرة" (big endian).
.IP \fB\-EL\fP 4
.IX Item \-EL
توليد مخرجات بتنسيق "الطرفية الصغيرة" (little endian).
.IP \fB\-mips1\fP 4
.IX Item \-mips1
.PD 0
.IP \fB\-mips2\fP 4
.IX Item \-mips2
.IP \fB\-mips3\fP 4
.IX Item \-mips3
.IP \fB\-mips4\fP 4
.IX Item \-mips4
.IP \fB\-mips5\fP 4
.IX Item \-mips5
.IP \fB\-mips32\fP 4
.IX Item \-mips32
.IP \fB\-mips32r2\fP 4
.IX Item \-mips32r2
.IP \fB\-mips32r3\fP 4
.IX Item \-mips32r3
.IP \fB\-mips32r5\fP 4
.IX Item \-mips32r5
.IP \fB\-mips32r6\fP 4
.IX Item \-mips32r6
.IP \fB\-mips64\fP 4
.IX Item \-mips64
.IP \fB\-mips64r2\fP 4
.IX Item \-mips64r2
.IP \fB\-mips64r3\fP 4
.IX Item \-mips64r3
.IP \fB\-mips64r5\fP 4
.IX Item \-mips64r5
.IP \fB\-mips64r6\fP 4
.IX Item \-mips64r6
.PD
توليد كود لمستوى معين من بنية طقم تعليمات MIPS. خيار \&\fB\-mips1\fP هو اسم
مستعار لـ \fB\-march=r3000\fP، و\fB\-mips2\fP هو اسم مستعار لـ \fB\-march=r6000\fP،
و\fB\-mips3\fP هو اسم مستعار لـ \&\fB\-march=r4000\fP و\fB\-mips4\fP هو اسم مستعار لـ
\fB\-march=r8000\fP. وتقابل الخيارات \&\fB\-mips5\fP و\fB\-mips32\fP و\fB\-mips32r2\fP
و\fB\-mips32r3\fP و\&\fB\-mips32r5\fP و\fB\-mips32r6\fP و\fB\-mips64\fP و\fB\-mips64r2\fP
و\&\fB\-mips64r3\fP و\fB\-mips64r5\fP و\fB\-mips64r6\fP معالجات بنية ISA من الأنواع MIPS
V، وMIPS32، وMIPS32 الإصدار 2، وMIPS32 الإصدار 3، وMIPS32 الإصدار 5، وMIPS32
الإصدار 6، وMIPS64، وMIPS64 الإصدار 2، وMIPS64 الإصدار 3، وMIPS64 الإصدار 5،
وMIPS64 الإصدار 6، على التوالي.
.IP \fB\-march=\fP\fIالمعالج\fP 4
.IX Item \-march=cpu
توليد كود لمعالج MIPS معين.
.IP \fB\-mtune=\fP\fIالمعالج\fP 4
.IX Item \-mtune=cpu
جدولة الكود وضبطه لمعالج MIPS معين.
.IP \fB\-mfix7000\fP 4
.IX Item \-mfix7000
.PD 0
.IP \fB\-mno\-fix7000\fP 4
.IX Item \-mno\-fix7000
.PD
يتسبب في إدراج عمليات فارغة (nops) إذا حدثت قراءة سجل الوجهة لتعليمة mfhi أو
mflo في التعليماتين التاليتين.
.IP \fB\-mfix\-rm7000\fP 4
.IX Item \-mfix\-rm7000
.PD 0
.IP \fB\-mno\-fix\-rm7000\fP 4
.IX Item \-mno\-fix\-rm7000
.PD
يتسبب في إدراج عمليات فارغة (nops) إذا تلت تعليمة dmult أو dmultu تعليمة
تحميل (load).
.IP \fB\-mfix\-r5900\fP 4
.IX Item \-mfix\-r5900
.PD 0
.IP \fB\-mno\-fix\-r5900\fP 4
.IX Item \-mno\-fix\-r5900
.PD
لا تحاول جدولة التعليمة السابقة في فتحة التأخير لتعليمة فرعية موضوعة في
نهاية حلقة قصيرة من ست تعليمات أو أقل، وجدول دائمًا تعليمة \f(CW\*(C`nop\*(C'\fP
هناك بدلاً من ذلك. تتسبب علة الحلقة القصيرة تحت ظروف معينة في تنفيذ الحلقات
مرة واحدة أو مرتين فقط، وذلك بسبب علة عتادية في شريحة R5900.
.IP \fB\-mdebug\fP 4
.IX Item \-mdebug
.PD 0
.IP \fB\-no\-mdebug\fP 4
.IX Item \-no\-mdebug
.PD
يتسبب في توجيه مخرجات التنقيح بنمط stabs إلى قسم .mdebug بنمط ECOFF بدلاً من
أقسام .stabs القياسية في ELF.
.IP \fB\-mpdr\fP 4
.IX Item \-mpdr
.PD 0
.IP \fB\-mno\-pdr\fP 4
.IX Item \-mno\-pdr
.PD
تحكم في توليد أقسام \f(CW\*(C`.pdr\*(C'\fP.
.IP \fB\-mgp32\fP 4
.IX Item \-mgp32
.PD 0
.IP \fB\-mfp32\fP 4
.IX Item \-mfp32
.PD
عادةً ما تُستنتج أحجام السجلات من بنية ISA وواجهة ABI، ولكن هذه الأعلام تجبر
معاملة مجموعة معينة من السجلات على أنها بعرض 32 بت في كل الأوقات. يتحكم
\fB\-mgp32\fP في حجم السجلات العامة ويتحكم \fB\-mfp32\fP في حجم سجلات النقطة
العائمة.
.IP \fB\-mgp64\fP 4
.IX Item \-mgp64
.PD 0
.IP \fB\-mfp64\fP 4
.IX Item \-mfp64
.PD
عادةً ما تُستنتج أحجام السجلات من بنية ISA وواجهة ABI، ولكن هذه الأعلام تجبر
معاملة مجموعة معينة من السجلات على أنها بعرض 64 بت في كل الأوقات. يتحكم
\fB\-mgp64\fP في حجم السجلات العامة ويتحكم \fB\-mfp64\fP في حجم سجلات النقطة
العائمة.
.IP \fB\-mfpxx\fP 4
.IX Item \-mfpxx
عادةً ما تُستنتج أحجام السجلات من بنية ISA وواجهة ABI، ولكن استخدام هذا
العلم بالاقتران مع \fB\-mabi=32\fP يُمكّن تنويعة ABI التي ستعمل بشكل صحيح مع
سجلات النقطة العائمة التي تكون بعرض 32 أو 64 بت.
.IP \fB\-modd\-spreg\fP 4
.IX Item \-modd\-spreg
.PD 0
.IP \fB\-mno\-odd\-spreg\fP 4
.IX Item \-mno\-odd\-spreg
.PD
مكّن استخدام عمليات النقطة العائمة على السجلات أحادية الدقة ذات الأرقام
الفردية عندما تدعمها بنية ISA. يقتضي \fB\-mfpxx\fP ضمنيًا \&\fB\-mno\-odd\-spreg\fP،
وإلا فإن المبدئي هو \fB\-modd\-spreg\fP.
.IP \fB\-mips16\fP 4
.IX Item \-mips16
.PD 0
.IP \fB\-no\-mips16\fP 4
.IX Item \-no\-mips16
.PD
توليد كود لمعالج MIPS 16. هذا يعادل وضع \&\f(CW\*(C`.module mips16\*(C'\fP في
بداية ملف التجميع. يعطل \fB\-no\-mips16\fP هذا الخيار.
.IP \fB\-mmips16e2\fP 4
.IX Item \-mmips16e2
.PD 0
.IP \fB\-mno\-mips16e2\fP 4
.IX Item \-mno\-mips16e2
.PD
مكّن استخدام تعليمات MIPS16e2 في وضع MIPS16. هذا يعادل وضع \f(CW\*(C`.module mips16e2\*(C'\fP في بداية ملف التجميع. يعطل \&\fB\-mno\-mips16e2\fP هذا الخيار.
.IP \fB\-mmicromips\fP 4
.IX Item \-mmicromips
.PD 0
.IP \fB\-mno\-micromips\fP 4
.IX Item \-mno\-micromips
.PD
توليد كود لمعالج microMIPS. هذا يعادل وضع \&\f(CW\*(C`.module micromips\*(C'\fP
في بداية ملف التجميع. يعطل \&\fB\-mno\-micromips\fP هذا الخيار، وهو ما يعادل وضع
\&\f(CW\*(C`.module nomicromips\*(C'\fP في بداية ملف التجميع.
.IP \fB\-msmartmips\fP 4
.IX Item \-msmartmips
.PD 0
.IP \fB\-mno\-smartmips\fP 4
.IX Item \-mno\-smartmips
.PD
يُمكّن امتداد SmartMIPS لطقم تعليمات MIPS32. هذا يعادل وضع \f(CW\*(C`.module smartmips\*(C'\fP في بداية ملف التجميع. يعطل \fB\-mno\-smartmips\fP هذا الخيار.
.IP \fB\-mips3d\fP 4
.IX Item \-mips3d
.PD 0
.IP \fB\-no\-mips3d\fP 4
.IX Item \-no\-mips3d
.PD
توليد كود لملحق MIPS\-3D الخاص بالتطبيقات. يخبر هذا المجمّع بقبول تعليمات
MIPS\-3D. الخيار \&\fB\-no\-mips3d\fP يعطل هذا الخيار.
.IP \fB\-mdmx\fP 4
.IX Item \-mdmx
.PD 0
.IP \fB\-no\-mdmx\fP 4
.IX Item \-no\-mdmx
.PD
توليد كود لملحق MDMX الخاص بالتطبيقات. يخبر هذا المجمّع بقبول تعليمات
MDMX. الخيار \&\fB\-no\-mdmx\fP يعطل هذا الخيار.
.IP \fB\-mdsp\fP 4
.IX Item \-mdsp
.PD 0
.IP \fB\-mno\-dsp\fP 4
.IX Item \-mno\-dsp
.PD
توليد كود لملحق DSP الإصدارة 1 الخاص بالتطبيقات. يخبر هذا المجمّع بقبول
تعليمات DSP الإصدارة 1. الخيار \&\fB\-mno\-dsp\fP يعطل هذا الخيار.
.IP \fB\-mdspr2\fP 4
.IX Item \-mdspr2
.PD 0
.IP \fB\-mno\-dspr2\fP 4
.IX Item \-mno\-dspr2
.PD
توليد كود لملحق DSP الإصدارة 2 الخاص بالتطبيقات. يتضمن هذا الخيار
\fB\-mdsp\fP. يخبر هذا المجمّع بقبول تعليمات DSP الإصدارة 2. الخيار
\&\fB\-mno\-dspr2\fP يعطل هذا الخيار.
.IP \fB\-mdspr3\fP 4
.IX Item \-mdspr3
.PD 0
.IP \fB\-mno\-dspr3\fP 4
.IX Item \-mno\-dspr3
.PD
توليد كود لملحق DSP الإصدارة 3 الخاص بالتطبيقات. يتضمن هذا الخيار \fB\-mdsp\fP و
\fB\-mdspr2\fP. يخبر هذا المجمّع بقبول تعليمات DSP الإصدارة 3. الخيار
\&\fB\-mno\-dspr3\fP يعطل هذا الخيار.
.IP \fB\-mmsa\fP 4
.IX Item \-mmsa
.PD 0
.IP \fB\-mno\-msa\fP 4
.IX Item \-mno\-msa
.PD
توليد كود لملحق معمارية MIPS SIMD. يخبر هذا المجمّع بقبول تعليمات
MSA. الخيار \&\fB\-mno\-msa\fP يعطل هذا الخيار.
.IP \fB\-mxpa\fP 4
.IX Item \-mxpa
.PD 0
.IP \fB\-mno\-xpa\fP 4
.IX Item \-mno\-xpa
.PD
توليد كود لملحق عنوان MIPS الفيزيائي الممتد (XPA). يخبر هذا المجمّع بقبول
تعليمات XPA. الخيار \&\fB\-mno\-xpa\fP يعطل هذا الخيار.
.IP \fB\-mmt\fP 4
.IX Item \-mmt
.PD 0
.IP \fB\-mno\-mt\fP 4
.IX Item \-mno\-mt
.PD
توليد كود لملحق MT الخاص بالتطبيقات. يخبر هذا المجمّع بقبول تعليمات
MT. الخيار \&\fB\-mno\-mt\fP يعطل هذا الخيار.
.IP \fB\-mmcu\fP 4
.IX Item \-mmcu
.PD 0
.IP \fB\-mno\-mcu\fP 4
.IX Item \-mno\-mcu
.PD
توليد كود لملحق MCU الخاص بالتطبيقات. يخبر هذا المجمّع بقبول تعليمات
MCU. الخيار \&\fB\-mno\-mcu\fP يعطل هذا الخيار.
.IP \fB\-mcrc\fP 4
.IX Item \-mcrc
.PD 0
.IP \fB\-mno\-crc\fP 4
.IX Item \-mno\-crc
.PD
توليد كود لملحق فحص التكرار الدوري (CRC) الخاص بتطبيقات MIPS. يخبر هذا
المجمّع بقبول تعليمات CRC. الخيار \&\fB\-mno\-crc\fP يعطل هذا الخيار.
.IP \fB\-mginv\fP 4
.IX Item \-mginv
.PD 0
.IP \fB\-mno\-ginv\fP 4
.IX Item \-mno\-ginv
.PD
توليد كود لملحق التحقق العمومي (GINV) الخاص بالتطبيقات. يخبر هذا المجمّع
بقبول تعليمات GINV. الخيار \&\fB\-mno\-ginv\fP يعطل هذا الخيار.
.IP \fB\-mloongson\-mmi\fP 4
.IX Item \-mloongson\-mmi
.PD 0
.IP \fB\-mno\-loongson\-mmi\fP 4
.IX Item \-mno\-loongson\-mmi
.PD
توليد كود لملحق تعليمات ملحقات الوسائط المتعددة (MMI) من Loongson الخاص
بالتطبيقات. يخبر هذا المجمّع بقبول تعليمات MMI. الخيار
\&\fB\-mno\-loongson\-mmi\fP يعطل هذا الخيار.
.IP \fB\-mloongson\-cam\fP 4
.IX Item \-mloongson\-cam
.PD 0
.IP \fB\-mno\-loongson\-cam\fP 4
.IX Item \-mno\-loongson\-cam
.PD
توليد كود لتعليمات ذاكرة المحتوى القابلة للعنوان (CAM) من Loongson. يخبر هذا
المجمّع بقبول تعليمات CAM من Loongson. الخيار \&\fB\-mno\-loongson\-cam\fP يعطل
هذا الخيار.
.IP \fB\-mloongson\-ext\fP 4
.IX Item \-mloongson\-ext
.PD 0
.IP \fB\-mno\-loongson\-ext\fP 4
.IX Item \-mno\-loongson\-ext
.PD
توليد كود لتعليمات ملحقات (EXT) من Loongson. يخبر هذا المجمّع بقبول تعليمات
EXT من Loongson. الخيار \&\fB\-mno\-loongson\-ext\fP يعطل هذا الخيار.
.IP \fB\-mloongson\-ext2\fP 4
.IX Item \-mloongson\-ext2
.PD 0
.IP \fB\-mno\-loongson\-ext2\fP 4
.IX Item \-mno\-loongson\-ext2
.PD
توليد كود لتعليمات ملحقات الإصدارة 2 (EXT2) من Loongson. يتضمن هذا الخيار
\fB\-mloongson\-ext\fP. يخبر هذا المجمّع بقبول تعليمات EXT2 من Loongson. الخيار
\&\fB\-mno\-loongson\-ext2\fP يعطل هذا الخيار.
.IP \fB\-minsn32\fP 4
.IX Item \-minsn32
.PD 0
.IP \fB\-mno\-insn32\fP 4
.IX Item \-mno\-insn32
.PD
استخدام ترميزات تعليمات 32\-بت فقط عند توليد كود لمعالج microMIPS. يمنع هذا
الخيار استخدام أي تعليمات 16\-بت. يكافئ هذا وضع \f(CW\*(C`.set insn32\*(C'\fP في
بداية ملف التجميع. الخيار \fB\-mno\-insn32\fP يعطل هذا الخيار، ويكافئ وضع
\f(CW\*(C`.set noinsn32\*(C'\fP في بداية ملف التجميع. يُختار \fB\-mno\-insn32\fP
مبدئيًا، مما يسمح باستخدام كافة التعليمات.
.IP \fB\-\-construct\-floats\fP 4
.IX Item \-\-construct\-floats
.PD 0
.IP \fB\-\-no\-construct\-floats\fP 4
.IX Item \-\-no\-construct\-floats
.PD
يعطل الخيار \fB\-\-no\-construct\-floats\fP بناء ثوابت النقطة العائمة مزدوجة العرض
عبر تحميل نصفي القيمة في سجلي نقطة عائمة مفردي العرض اللذين يشكلان سجل العرض
المزدوج. يُختار \fB\-\-construct\-floats\fP مبدئيًا، مما يسمح ببناء ثوابت النقطة
العائمة هذه.
.IP \fB\-\-relax\-branch\fP 4
.IX Item \-\-relax\-branch
.PD 0
.IP \fB\-\-no\-relax\-branch\fP 4
.IX Item \-\-no\-relax\-branch
.PD
يفعّل الخيار \fB\-\-relax\-branch\fP إرخاء التفرعات الخارجة عن النطاق. يُختار
\fB\-\-no\-relax\-branch\fP مبدئيًا، مما يؤدي لإنتاج خطأ عند وجود أي تفرعات خارجة
عن النطاق.
.IP \fB\-mignore\-branch\-isa\fP 4
.IX Item \-mignore\-branch\-isa
.PD 0
.IP \fB\-mno\-ignore\-branch\-isa\fP 4
.IX Item \-mno\-ignore\-branch\-isa
.PD
تجاهل فحوصات التفرع للانتقالات غير الصالحة بين أوضاع معمارية طقم التعليمات
(ISA). لا توفر دلالات التفرعات تبديلاً لوضع ISA، لذا في معظم الحالات يجب أن
يكون وضع ISA الذي رُمّز التفرع لأجله هو نفسه وضع ISA الخاص بلصيقة هدف
التفرع. لذلك، نفذ GAS فحوصات تتحقق في تجميع التفرع من تطابق وضعي ISA. يعطل
\fB\-mignore\-branch\-isa\fP هذه الفحوصات. يُختار \fB\-mno\-ignore\-branch\-isa\fP
مبدئيًا، مما يؤدي لإنتاج خطأ عند أي تفرع غير صالح يتطلب انتقالاً بين أوضاع
ISA.
.IP \fB\-mnan=\fP\fIترميز\fP 4
.IX Item \-mnan=ترميز
الاختيار بين تنسيق ترميز NaN وفق معيار IEEE 754\-2008 (\fB\-mnan=2008\fP) أو
التنسيق الموروث (\fB\-mnan=legacy\fP). الأخير هو المبدئي.
.IP \fB\-\-emulation=\fP\fIاسم\fP 4
.IX Item \-\-emulation=اسم
استُخدم هذا الخيار سابقًا للتبديل بين مخرجات ELF و ECOFF على أهداف مثل IRIX
5 التي تدعم كليهما. أزيل دعم MIPS ECOFF في إصدارة GAS 2.24، لذا لا يخدم
الخيار الآن سوى غرض ضئيل. أُبقي عليه للتوافقية مع الإصدارات السابقة.
.Sp
أسماء الضبط المتاحة هي: \fBmipself\fP و \fBmipslelf\fP و \&\fBmipsbelf\fP. اختيار
\fBmipself\fP الآن ليس له تأثير، بما أن المخرجات دائمًا ELF. يختار \fBmipslelf\fP
و \fBmipsbelf\fP مخرجات بنهاية صغرى وكبرى على التوالي، لكن \fB\-EL\fP و \fB\-EB\fP هما
الخياران المفضلان حاليًا.
.IP \fB\-nocpp\fP 4
.IX Item \-nocpp
يتجاهل \&\fBas\fP هذا الخيار. قُبل من أجل التوافقية مع الأدوات الأصلية.
.IP \fB\-\-trap\fP 4
.IX Item \-\-trap
.PD 0
.IP \fB\-\-no\-trap\fP 4
.IX Item \-\-no\-trap
.IP \fB\-\-break\fP 4
.IX Item \-\-break
.IP \fB\-\-no\-break\fP 4
.IX Item \-\-no\-break
.PD
التحكم في كيفية التعامل مع فيض الضرب والقسمة على صفر. \&\fB\-\-trap\fP أو
\fB\-\-no\-break\fP (وهما مرادفان) يتخذان استثناء مصيدة (ويعملان فقط لمستوى
معمارية طقم تعليمات 2 فما فوق)؛ \&\fB\-\-break\fP أو \fB\-\-no\-trap\fP (مرادفان أيضًا،
وهما المبدئيان) يتخذان استثناء كسر.
.IP \fB\-n\fP 4
.IX Item \-n
عند استخدام هذا الخيار، سيصدر \fBas\fP تحذيرًا في كل مرة يولد فيها تعليمة nop
من ماكرو.
.PP
الخيارات التالية متاحة عندما يُضبط as لمعالج LoongArch.
.IP \fB\-fpic\fP 4
.IX Item \-fpic
.PD 0
.IP \fB\-fPIC\fP 4
.IX Item \-fPIC
.PD
توليد كود مستقل عن الموضع
.IP \fB\-fno\-pic\fP 4
.IX Item \-fno\-pic
عدم توليد كود مستقل عن الموضع (مبدئي)
.PP
الخيارات التالية متاحة عندما يُضبط as لمعالج Meta.
.ie  n .IP """\-mcpu=metac11""" 4
.el .IP \f(CW\-mcpu=metac11\fR 4
.IX Item \-mcpu=metac11
توليد كود لـ Meta 1.1.
.ie  n .IP """\-mcpu=metac12""" 4
.el .IP \f(CW\-mcpu=metac12\fR 4
.IX Item \-mcpu=metac12
توليد كود لـ Meta 1.2.
.ie  n .IP """\-mcpu=metac21""" 4
.el .IP \f(CW\-mcpu=metac21\fR 4
.IX Item \-mcpu=metac21
توليد كود لـ Meta 2.1.
.ie  n .IP """\-mfpu=metac21""" 4
.el .IP \f(CW\-mfpu=metac21\fR 4
.IX Item \-mfpu=metac21
السماح للكود باستخدام عتاد FPU الخاص بـ Meta 2.1.
.PP
انظر صفحات info لتوثيق خيارات MMIX الخاصة.
.PP
الخيارات التالية متاحة عندما يُضبط as لمعالج NDS32.
.ie  n .IP """\-O1""" 4
.el .IP \f(CW\-O1\fR 4
.IX Item \-O1
التحسين من أجل الأداء.
.ie  n .IP """\-Os""" 4
.el .IP \f(CW\-Os\fR 4
.IX Item \-Os
التحسين من أجل المساحة.
.ie  n .IP """\-EL""" 4
.el .IP \f(CW\-EL\fR 4
.IX Item \-EL
إنتاج مخرجات بيانات بنهاية صغرى.
.ie  n .IP """\-EB""" 4
.el .IP \f(CW\-EB\fR 4
.IX Item \-EB
إنتاج مخرجات بيانات بنهاية صغرى.
.ie  n .IP """\-mpic""" 4
.el .IP \f(CW\-mpic\fR 4
.IX Item \-mpic
توليد PIC.
.ie  n .IP """\-mno\-fp\-as\-gp\-relax""" 4
.el .IP \f(CW\-mno\-fp\-as\-gp\-relax\fR 4
.IX Item \-mno\-fp\-as\-gp\-relax
كبح إرخاء fp\-as\-gp لهذا الملف.
.ie  n .IP """\-mb2bb\-relax""" 4
.el .IP \f(CW\-mb2bb\-relax\fR 4
.IX Item \-mb2bb\-relax
تحسين التفرع المتتالي (Back\-to\-back).
.ie  n .IP """\-mno\-all\-relax""" 4
.el .IP \f(CW\-mno\-all\-relax\fR 4
.IX Item \-mno\-all\-relax
كبح كافة عمليات الإرخاء لهذا الملف.
.ie  n .IP """\-march=<arch name>""" 4
.el .IP "\f(CW\-march=<arch name>\fR" 4
.IX Item "\-march=<اسم المعمارية>"
التجميع من أجل المعمارية <اسم المعمارية> التي قد تكون v3، v3j، v3m،
v3f، v3s، v2، v2j، v2f، v2s.
.ie  n .IP """\-mbaseline=<baseline>""" 4
.el .IP \f(CW\-mbaseline=<baseline>\fR 4
.IX Item "\-mbaseline=<خط الأساس>"
التجميع لخط الأساس <خط الأساس> الذي قد يكون v2، v3، v3m.
.ie  n .IP """\-mfpu\-freg=\fIFREG\fR""" 4
.el .IP \f(CW\-mfpu\-freg=\fR\f(CIFREG\fR\f(CW\fR 4
.IX Item \-mfpu\-freg=FREG
تحديد ضبط FPU.
.RS 4
.ie  n .IP """0      8 SP /  4 DP registers""" 4
.el .IP "\f(CW0      8 SP /  4 DP registers\fR" 4
.IX Item "0 8 سجلات SP / 4 سجلات DP"
.PD 0
.ie  n .IP """1     16 SP /  8 DP registers""" 4
.el .IP "\f(CW1     16 SP /  8 DP registers\fR" 4
.IX Item "1 16 سجلاً SP / 8 سجلات DP"
.ie  n .IP """2     32 SP / 16 DP registers""" 4
.el .IP "\f(CW2     32 SP / 16 DP registers\fR" 4
.IX Item "2 32 سجلاً SP / 16 سجلاً DP"
.ie  n .IP """3     32 SP / 32 DP registers""" 4
.el .IP "\f(CW3     32 SP / 32 DP registers\fR" 4
.IX Item "3 32 سجلاً SP / 32 سجلاً DP"
.PD
.RE
.RS 4
.RE
.ie  n .IP """\-mabi=\fIabi\fR""" 4
.el .IP \f(CW\-mabi=\fR\f(CIabi\fR\f(CW\fR 4
.IX Item \-mabi=abi
تحديد إصدارة abi؛ <abi> قد تكون v1، v2، v2fp، v2fpp.
.ie  n .IP """\-m[no\-]mac""" 4
.el .IP \f(CW\-m[no\-]mac\fR 4
.IX Item \-m[no\-]mac
فعل/عطل دعم تعليمات الضرب.
.ie  n .IP """\-m[no\-]div""" 4
.el .IP \f(CW\-m[no\-]div\fR 4
.IX Item \-m[no\-]div
فعل/عطل دعم تعليمات القسمة.
.ie  n .IP """\-m[no\-]16bit\-ext""" 4
.el .IP \f(CW\-m[no\-]16bit\-ext\fR 4
.IX Item \-m[no\-]16bit\-ext
فعل/عطل توسعة 16\-بت
.ie  n .IP """\-m[no\-]dx\-regs""" 4
.el .IP \f(CW\-m[no\-]dx\-regs\fR 4
.IX Item \-m[no\-]dx\-regs
فعل/عطل مسجلات d0/d1
.ie  n .IP """\-m[no\-]perf\-ext""" 4
.el .IP \f(CW\-m[no\-]perf\-ext\fR 4
.IX Item \-m[no\-]perf\-ext
فعل/عطل توسعة الأداء
.ie  n .IP """\-m[no\-]perf2\-ext""" 4
.el .IP \f(CW\-m[no\-]perf2\-ext\fR 4
.IX Item \-m[no\-]perf2\-ext
فعل/عطل توسعة الأداء 2
.ie  n .IP """\-m[no\-]string\-ext""" 4
.el .IP \f(CW\-m[no\-]string\-ext\fR 4
.IX Item \-m[no\-]string\-ext
فعل/عطل توسعة السلاسل
.ie  n .IP """\-m[no\-]reduced\-regs""" 4
.el .IP \f(CW\-m[no\-]reduced\-regs\fR 4
.IX Item \-m[no\-]reduced\-regs
فعل/عطل خيار تهيئة المسجلات المختزلة (GPR16)
.ie  n .IP """\-m[no\-]audio\-isa\-ext""" 4
.el .IP \f(CW\-m[no\-]audio\-isa\-ext\fR 4
.IX Item \-m[no\-]audio\-isa\-ext
فعل/عطل توسعة AUDIO ISA
.ie  n .IP """\-m[no\-]fpu\-sp\-ext""" 4
.el .IP \f(CW\-m[no\-]fpu\-sp\-ext\fR 4
.IX Item \-m[no\-]fpu\-sp\-ext
فعل/عطل توسعة FPU SP
.ie  n .IP """\-m[no\-]fpu\-dp\-ext""" 4
.el .IP \f(CW\-m[no\-]fpu\-dp\-ext\fR 4
.IX Item \-m[no\-]fpu\-dp\-ext
فعل/عطل توسعة FPU DP
.ie  n .IP """\-m[no\-]fpu\-fma""" 4
.el .IP \f(CW\-m[no\-]fpu\-fma\fR 4
.IX Item \-m[no\-]fpu\-fma
فعل/عطل تعليمات الضرب والجمع المدمجة لوحدة الفاصلة العائمة (FPU)
.ie  n .IP """\-mall\-ext""" 4
.el .IP \f(CW\-mall\-ext\fR 4
.IX Item \-mall\-ext
شغل كل التوسعات ودعم التعليمات
.PP
الخيارات التالية متاحة عندما يُضبط as لمعالج PowerPC.
.IP \fB\-a32\fP 4
.IX Item \-a32
وَلِّد ELF32 أو XCOFF32.
.IP \fB\-a64\fP 4
.IX Item \-a64
وَلِّد ELF64 أو XCOFF64.
.IP "\fB\-K PIC\fP" 4
.IX Item "\-K PIC"
اضبط EF_PPC_RELOCATABLE_LIB في علامات ELF.
.IP "\fB\-mpwrx | \-mpwr2\fP" 4
.IX Item "\-mpwrx | \-mpwr2"
وَلِّد شفرة لـ POWER/2 (RIOS2).
.IP \fB\-mpwr\fP 4
.IX Item \-mpwr
وَلِّد شفرة لـ POWER (RIOS1)
.IP \fB\-m601\fP 4
.IX Item \-m601
وَلِّد شفرة لـ PowerPC 601.
.IP "\fB\-mppc, \-mppc32, \-m603, \-m604\fP" 4
.IX Item "\-mppc, \-mppc32, \-m603, \-m604"
وَلِّد شفرة لـ PowerPC 603/604.
.IP "\fB\-m403, \-m405\fP" 4
.IX Item "\-m403, \-m405"
وَلِّد شفرة لـ PowerPC 403/405.
.IP \fB\-m440\fP 4
.IX Item \-m440
وَلِّد شفرة لـ PowerPC 440. تعليمات BookE وبعض تعليمات 405.
.IP \fB\-m464\fP 4
.IX Item \-m464
وَلِّد شفرة لـ PowerPC 464.
.IP \fB\-m476\fP 4
.IX Item \-m476
وَلِّد شفرة لـ PowerPC 476.
.IP "\fB\-m7400, \-m7410, \-m7450, \-m7455\fP" 4
.IX Item "\-m7400, \-m7410, \-m7450, \-m7455"
وَلِّد شفرة لـ PowerPC 7400/7410/7450/7455.
.IP "\fB\-m750cl, \-mgekko, \-mbroadway\fP" 4
.IX Item "\-m750cl, \-mgekko, \-mbroadway"
وَلِّد شفرة لـ PowerPC 750CL/Gekko/Broadway.
.IP "\fB\-m821, \-m850, \-m860\fP" 4
.IX Item "\-m821, \-m850, \-m860"
وَلِّد شفرة لـ PowerPC 821/850/860.
.IP "\fB\-mppc64, \-m620\fP" 4
.IX Item "\-mppc64, \-m620"
وَلِّد شفرة لـ PowerPC 620/625/630.
.IP "\fB\-me200z2, \-me200z4\fP" 4
.IX Item "\-me200z2, \-me200z4"
وَلِّد شفرة لمتغيرات e200، e200z2 مع LSP، و e200z4 مع SPE.
.IP \fB\-me300\fP 4
.IX Item \-me300
وَلِّد شفرة لعائلة PowerPC e300.
.IP "\fB\-me500, \-me500x2\fP" 4
.IX Item "\-me500, \-me500x2"
وَلِّد شفرة لمجمع نوى Motorola e500.
.IP \fB\-me500mc\fP 4
.IX Item \-me500mc
وَلِّد شفرة لمجمع نوى Freescale e500mc.
.IP \fB\-me500mc64\fP 4
.IX Item \-me500mc64
وَلِّد شفرة لمجمع نوى Freescale e500mc64.
.IP \fB\-me5500\fP 4
.IX Item \-me5500
وَلِّد شفرة لمجمع نوى Freescale e5500.
.IP \fB\-me6500\fP 4
.IX Item \-me6500
وَلِّد شفرة لمجمع نوى Freescale e6500.
.IP \fB\-mlsp\fP 4
.IX Item \-mlsp
فعل تعليمات LSP. (يعطل SPE و SPE2.)
.IP \fB\-mspe\fP 4
.IX Item \-mspe
وَلِّد شفرة لتعليمات Motorola SPE. (يعطل LSP.)
.IP \fB\-mspe2\fP 4
.IX Item \-mspe2
وَلِّد شفرة لتعليمات Freescale SPE2. (يعطل LSP.)
.IP \fB\-mtitan\fP 4
.IX Item \-mtitan
وَلِّد شفرة لمجمع نوى AppliedMicro Titan.
.IP \fB\-mppc64bridge\fP 4
.IX Item \-mppc64bridge
وَلِّد شفرة لـ PowerPC 64، متضمنة تعليمات الجسر.
.IP \fB\-mbooke\fP 4
.IX Item \-mbooke
وَلِّد شفرة لـ BookE 32\-بت.
.IP \fB\-ma2\fP 4
.IX Item \-ma2
وَلِّد شفرة لمعمارية A2.
.IP \fB\-maltivec\fP 4
.IX Item \-maltivec
وَلِّد شفرة للمعالجات التي تدعم تعليمات AltiVec.
.IP \fB\-mvle\fP 4
.IX Item \-mvle
وَلِّد شفرة لتعليمات Freescale PowerPC VLE.
.IP \fB\-mvsx\fP 4
.IX Item \-mvsx
وَلِّد شفرة للمعالجات التي تدعم تعليمات الموجه السلمي (VSX).
.IP \fB\-mhtm\fP 4
.IX Item \-mhtm
وَلِّد شفرة للمعالجات التي تدعم تعليمات ذاكرة المعاملات العتادية.
.IP "\fB\-mpower4, \-mpwr4\fP" 4
.IX Item "\-mpower4, \-mpwr4"
وَلِّد شفرة لمعمارية Power4.
.IP "\fB\-mpower5, \-mpwr5, \-mpwr5x\fP" 4
.IX Item "\-mpower5, \-mpwr5, \-mpwr5x"
وَلِّد شفرة لمعمارية Power5.
.IP "\fB\-mpower6, \-mpwr6\fP" 4
.IX Item "\-mpower6, \-mpwr6"
وَلِّد شفرة لمعمارية Power6.
.IP "\fB\-mpower7, \-mpwr7\fP" 4
.IX Item "\-mpower7, \-mpwr7"
وَلِّد شفرة لمعمارية Power7.
.IP "\fB\-mpower8, \-mpwr8\fP" 4
.IX Item "\-mpower8, \-mpwr8"
وَلِّد شفرة لمعمارية Power8.
.IP "\fB\-mpower9, \-mpwr9\fP" 4
.IX Item "\-mpower9, \-mpwr9"
وَلِّد شفرة لمعمارية Power9.
.IP "\fB\-mpower10, \-mpwr10\fP" 4
.IX Item "\-mpower10, \-mpwr10"
وَلِّد شفرة لمعمارية Power10.
.IP "\fB\-mpower11, \-mpwr11\fP" 4
.IX Item "\-mpower11, \-mpwr11"
وَلِّد شفرة لمعمارية Power11.
.IP \fB\-mfuture\fP 4
.IX Item \-mfuture
توليد الكود لبنية \*(Aqfuture\*(Aq.
.IP \fB\-mcell\fP 4
.IX Item \-mcell
.PD 0
.IP \fB\-mcell\fP 4
.IX Item \-mcell
.PD
توليد الكود لبنية Cell Broadband Engine.
.IP \fB\-mcom\fP 4
.IX Item \-mcom
توليد كود لتعليمات Power/PowerPC المشتركة.
.IP \fB\-many\fP 4
.IX Item \-many
توليد كود لأي بنية (PWR/PWRX/PPC).
.IP \fB\-mregnames\fP 4
.IX Item \-mregnames
السماح بالأسماء الرمزية للمسجلات.
.IP \fB\-mno\-regnames\fP 4
.IX Item \-mno\-regnames
عدم السماح بالأسماء الرمزية للمسجلات.
.IP \fB\-mrelocatable\fP 4
.IX Item \-mrelocatable
دعم خيار \-mrelocatable الخاص بـ GCC\*(Aq.
.IP \fB\-mrelocatable\-lib\fP 4
.IX Item \-mrelocatable\-lib
دعم خيار \-mrelocatable\-lib الخاص بـ GCC\*(Aq.
.IP \fB\-memb\fP 4
.IX Item \-memb
تعيين بت PPC_EMB في أعلام ELF.
.IP "\fB\-mlittle, \-mlittle\-endian, \-le\fP" 4
.IX Item "\-mlittle, \-mlittle\-endian, \-le"
توليد الكود لحاسوب بنهاية صغرى (little endian).
.IP "\fB\-mbig, \-mbig\-endian, \-be\fP" 4
.IX Item "\-mbig, \-mbig\-endian, \-be"
توليد الكود لحاسوب بنهاية كبرى (big endian).
.IP \fB\-nops=\fP\fIالعدد\fP 4
.IX Item \-nops=العدد
إذا أدرج توجيه محاذاة أكثر من \fIالعدد\fP من العمليات الفارغة (nops)، يوضع فرع
في البداية لتخطي تنفيذ هذه العمليات.
.PP
الخيارات التالية متاحة عندما يُضبط as لمعالج RISC\-V.
.IP \fB\-fpic\fP 4
.IX Item \-fpic
.PD 0
.IP \fB\-fPIC\fP 4
.IX Item \-fPIC
.PD
توليد كود مستقل عن الموضع
.IP \fB\-fno\-pic\fP 4
.IX Item \-fno\-pic
عدم توليد كود مستقل عن الموضع (مبدئي)
.IP \fB\-march=ISA|Profiles|Profiles_ISA\fP 4
.IX Item \-march=ISA|Profiles|Profiles_ISA
اختر معمارية ISA الأساسية، كما هو محدد بواسطة ISA أو Profiles أو
Profies_ISA. على سبيل المثال \fB\-march=rv32ima\fP \fB\-march=RVI20U64\fP
\&\fB\-march=RVI20U64_d\fP. إذا لم يُضبط هذا الخيار وسمات البنية، فسيتحقق
المجمّع من إعداد الضبط المبدئي \-\-with\-arch=ISA.
.IP \fB\-misa\-spec=ISAspec\fP 4
.IX Item \-misa\-spec=ISAspec
اختر إصدار مواصفة isa المبدئي. إذا لم يُحدد إصدار ISA بواسطة \-march، فسيساعد
المجمّع في تعيين الإصدار وفقاً للمواصفة المبدئية المختارة. إذا لم يُضبط هذا
الخيار، فسيتحقق المجمّع من إعداد الضبط المبدئي \-\-with\-isa\-spec=ISAspec.
.IP \fB\-mpriv\-spec=PRIVspec\fP 4
.IX Item \-mpriv\-spec=PRIVspec
اختر إصدار المواصفات ذات الامتياز. يمكننا تحديد ما إذا كان CSR صالحاً أم لا
وفقاً للمواصفة المختارة. إذا لم يُضبط هذا الخيار وسمات الامتياز، فسيتحقق
المجمّع من إعداد الضبط المبدئي \&\-\-with\-priv\-spec=PRIVspec.
.IP \fB\-mabi=ABI\fP 4
.IX Item \-mabi=ABI
يختار واجهة التطبيق الثنائية (ABI)، والتي تكون إما "ilp32" أو "lp64"، متبوعة
اختيارياً بـ "f" أو "d" أو "q" للإشارة إلى اصطلاح استدعاء الفاصلة العائمة
أحادي الدقة أو مزدوج الدقة أو رباعي الدقة، أو لا شيء أو "e" للإشارة إلى
اصطلاح استدعاء الفاصلة العائمة البرمجية (تشير "e" إلى ABI لـ RVE بفاصلة
عائمة برمجية).
.IP \fB\-mrelax\fP 4
.IX Item \-mrelax
الاستفادة من تحسينات الوصل (relaxations) لتقليل عدد التعليمات المطلوبة
لتحقيق عناوين الرموز. (مبدئي)
.IP \fB\-mno\-relax\fP 4
.IX Item \-mno\-relax
عدم إجراء تحسينات الوصل.
.IP \fB\-march\-attr\fP 4
.IX Item \-march\-attr
توليد المحتويات المبدئية لقسم سمة riscv elf إذا لم تُضبط توجيهات
\&.attribute. يُستخدم هذا القسم لتسجيل المعلومات التي يحتاجها الواصل أو محمل
وقت التشغيل للتحقق من التوافق. تتضمن هذه المعلومات سلسلة ISA، ومتطلبات
محاذاة المكدس، ووصول الذاكرة غير المحاذى، والإصدار الرئيس والفرعي والمراجعة
لمواصفات الامتياز.
.IP \fB\-mno\-arch\-attr\fP 4
.IX Item \-mno\-arch\-attr
عدم توليد قسم سمة riscv elf المبدئي إذا لم تُضبط توجيهات .attribute.
.IP \fB\-mcsr\-check\fP 4
.IX Item \-mcsr\-check
تمكين فحص CSR لـ CRS المعتمد على ISA و CSR للقراءة فقط. CSR المعتمد على ISA
صالح فقط عند ضبط ISA محدد. CSR للقراءة فقط لا يمكن الكتابة فيه بواسطة
تعليمات CSR.
.IP \fB\-mno\-csr\-check\fP 4
.IX Item \-mno\-csr\-check
عدم إجراء فحص CSR.
.IP \fB\-mlittle\-endian\fP 4
.IX Item \-mlittle\-endian
توليد الكود لحاسوب بنهاية صغرى (little endian).
.IP \fB\-mbig\-endian\fP 4
.IX Item \-mbig\-endian
توليد الكود لحاسوب بنهاية كبرى (big endian).
.PP
انظر صفحات info لتوثيق الخيارات الخاصة بـ RX.
.PP
الخيارات التالية متاحة عندما يُضبط as لعائلة معالجات s390.
.IP \fB\-m31\fP 4
.IX Item \-m31
.PD 0
.IP \fB\-m64\fP 4
.IX Item \-m64
.PD
اختر حجم الكلمة، إما 31/32 بت أو 64 بت.
.IP \fB\-mesa\fP 4
.IX Item \-mesa
.PD 0
.IP \fB\-mzarch\fP 4
.IX Item \-mzarch
.PD
اختر وضع البنية، إما وضع معمارية نظام المؤسسات (esa) أو وضع z/Architecture
(zarch).
.IP \fB\-march=\fP\fIالمعالج\fP 4
.IX Item \-march=المعالج
حدد أي متغير لمعالج s390 هو الهدف، \fBg5\fP (أو \&\fBarch3\fP)، أو \fBg6\fP، أو
\fBz900\fP (أو \fBarch5\fP)، أو \fBz990\fP (أو \&\fBarch6\fP)، أو \fBz9\-109\fP، أو \fBz9\-ec\fP
(أو \fBarch7\fP)، أو \fBz10\fP (أو \&\fBarch8\fP)، أو \fBz196\fP (أو \fBarch9\fP)، أو
\fBzEC12\fP (أو \fBarch10\fP)، أو \&\fBz13\fP (أو \fBarch11\fP)، أو \fBz14\fP (أو
\fBarch12\fP)، أو \fBz15\fP (أو \fBarch13\fP)، أو \fBz16\fP (أو \fBarch14\fP)، أو \fBz17\fP
(أو \&\fBarch15\fP).
.IP \fB\-mregnames\fP 4
.IX Item \-mregnames
.PD 0
.IP \fB\-mno\-regnames\fP 4
.IX Item \-mno\-regnames
.PD
السماح بالأسماء الرمزية للمسجلات أو عدم السماح بها.
.IP \fB\-mwarn\-areg\-zero\fP 4
.IX Item \-mwarn\-areg\-zero
التحذير كلما حُدد معامل لمسجل أساس أو مسجل فهرس ولكنه يؤدي إلى صفر.
.IP \fB\-mwarn\-regtype\-mismatch=strict\fP 4
.IX Item \-mwarn\-regtype\-mismatch=strict
.PD 0
.IP \fB\-mwarn\-regtype\-mismatch=relaxed\fP 4
.IX Item \-mwarn\-regtype\-mismatch=relaxed
.IP \fB\-mwarn\-regtype\-mismatch=no\fP 4
.IX Item \-mwarn\-regtype\-mismatch=no
.IP \fB\-mno\-warn\-regtype\-mismatch\fP 4
.IX Item \-mno\-warn\-regtype\-mismatch
.PD
يتحكم في ما إذا كان المجمّع سيجري فحوصات لنوع اسم المسجل ويولد رسالة تحذير
في حال عدم التطابق مع نوع مسجل المعامل. الوضع المبدئي (الذي يمكن استعادته
باستخدام وسيط \fBrelaxed\fP) هو إجراء فحوصات مرنة لنوع اسم المسجل، مما يسمح
بتحديد أسماء مسجلات الفاصلة العائمة (FPR) من \f(CW%f0\fP إلى \f(CW%f15\fP كوسيط
لمعاملات مسجلات المتجهات (VR)، وأسماء مسجلات المتجهات (VR) من \f(CW%v0\fP إلى
\f(CW%v15\fP كوسيط لمعاملات مسجلات الفاصلة العائمة (FPR). هذا مقبول لأن FPR
مضمنة في النصف السفلي من VR. باستخدام وسيط \fBstrict\fP تُجرى فحوصات صارمة لنوع
اسم المسجل. أما وسيط \fBno\fP، وهو ما يعادل \&\fB\-mno\-warn\-regtype\-mismatch\fP،
فيعطل أي فحوصات لنوع اسم المسجل.
.PP
الخيارات التالية متاحة عندما يُضبط as لمعالج TMS320C6000.
.IP \fB\-march=\fP\fIالمعمارية\fP 4
.IX Item \-march=المعمارية
تمكين التعليمات (فقط) من المعمارية \fIالمعمارية\fP. بشكل مبدئي، جميع التعليمات
مسموح بها.
.Sp
القيم التالية لـ \fIالمعمارية\fP مقبولة: \f(CW\*(C`c62x\*(C'\fP، و
\&\f(CW\*(C`c64x\*(C'\fP، و \f(CW\*(C`c64x+\*(C'\fP، و \f(CW\*(C`c67x\*(C'\fP، و
\f(CW\*(C`c67x+\*(C'\fP، و \f(CW\*(C`c674x\*(C'\fP.
.IP \fB\-mdsbt\fP 4
.IX Item \-mdsbt
.PD 0
.IP \fB\-mno\-dsbt\fP 4
.IX Item \-mno\-dsbt
.PD
يؤدي خيار \fB\-mdsbt\fP إلى قيام المجمّع بتوليد سمة \&\f(CW\*(C`Tag_ABI_DSBT\*(C'\fP
بقيمة 1، مما يشير إلى أن الكود يستخدم عنونة DSBT. خيار \fB\-mno\-dsbt\fP، وهو
المبدئي، يجعل الوسم يأخذ القيمة 0، مما يشير إلى أن الكود لا يستخدم عنونة
DSBT. سيصدر الواصل تحذيراً إذا وُصلت كائنات من أنواع مختلفة (DSBT وغير DSBT)
معاً.
.IP \fB\-mpid=no\fP 4
.IX Item \-mpid=no
.PD 0
.IP \fB\-mpid=near\fP 4
.IX Item \-mpid=near
.IP \fB\-mpid=far\fP 4
.IX Item \-mpid=far
.PD
يؤدي خيار \fB\-mpid=\fP إلى قيام المجمّع بتوليد سمة \&\f(CW\*(C`Tag_ABI_PID\*(C'\fP
بقيمة تشير إلى شكل عنونة البيانات المستخدم في الكود. \fB\-mpid=no\fP، وهو
المبدئي، يشير إلى عنونة بيانات معتمدة على الموقع، و \fB\-mpid=near\fP يشير إلى
عنونة مستقلة عن الموقع مع وصول GOT باستخدام عنونة DP قريبة، و \fB\-mpid=far\fP
يشير إلى عنونة مستقلة عن الموقع مع وصول GOT باستخدام عنونة DP بعيدة. سيصدر
الواصل تحذيراً إذا وُصلت كائنات بنيت بإعدادات مختلفة لهذا الخيار معاً.
.IP \fB\-mpic\fP 4
.IX Item \-mpic
.PD 0
.IP \fB\-mno\-pic\fP 4
.IX Item \-mno\-pic
.PD
يؤدي خيار \fB\-mpic\fP إلى قيام المجمّع بتوليد سمة \&\f(CW\*(C`Tag_ABI_PIC\*(C'\fP
بقيمة 1، مما يشير إلى أن الكود يستخدم عنونة كود مستقلة عن الموقع. خيار
\&\f(CW\*(C`\-mno\-pic\*(C'\fP، وهو المبدئي، يجعل الوسم يأخذ القيمة 0، مما يشير
إلى عنونة كود معتمدة على الموقع. سيصدر الواصل تحذيراً إذا وُصلت كائنات من
أنواع مختلفة (معتمدة على الموقع ومستقلة عن الموقع) معاً.
.IP \fB\-mbig\-endian\fP 4
.IX Item \-mbig\-endian
.PD 0
.IP \fB\-mlittle\-endian\fP 4
.IX Item \-mlittle\-endian
.PD
ولّد كودًا لنهاية الترتيب (endianness) المحددة. المبدئي هو نهاية الترتيب
الصغيرة (little\-endian).
.PP
الخيارات التالية متاحة عندما يُضبط as لمعالج TILE\-Gx.
.IP "\fB\-m32 | \-m64\fP" 4
.IX Item "\-m32 | \-m64"
اختر حجم الكلمة، إما 32 بت أو 64 بت.
.IP "\fB\-EB | \-EL\fP" 4
.IX Item "\-EB | \-EL"
اختر النهاية (endianness)، إما نهاية كبرى (\-EB) أو نهاية صغرى (\-EL).
.PP
الخيار التالي متاح عندما يُضبط as لمعالج Visium.
.IP \fB\-mtune=\fP\fIالمعمارية\fP 4
.IX Item \-mtune=المعمارية
يحدد هذا الخيار المعمارية المستهدفة. إذا أُجريت محاولة لتجميع تعليمات لن
تُنفذ على المعمارية المستهدفة، فسيصدر المجمّع رسالة خطأ.
.Sp
تُعرف الأسماء التالية: \&\f(CW\*(C`mcm24\*(C'\fP و \&\f(CW\*(C`mcm\*(C'\fP و
\&\f(CW\*(C`gr5\*(C'\fP و \&\f(CW\*(C`gr6\*(C'\fP
.PP
الخيارات التالية متاحة عندما يُضبط as لمعالج Xtensa.
.IP "\fB\-\-text\-section\-literals | \-\-no\-text\-section\-literals\fP" 4
.IX Item "\-\-text\-section\-literals | \-\-no\-text\-section\-literals"
التحكم في معالجة تجمعات الثوابت الحرفية (literal pools). المبدئي هو
\&\fB\-\-no\-text\-section\-literals\fP، والذي يضع الثوابت في أقسام منفصلة في ملف
المخرجات. هذا يسمح بوضع تجمع الثوابت في ذاكرة بيانات RAM/ROM. مع
\fB\-\-text\-section\-literals\fP، تُنثر الثوابت في قسم النص لإبقائها قريبة بقدر
الإمكان من مراجعها. قد يكون هذا ضرورياً لملفات التجميع الكبيرة، حيث قد تكون
الثوابت بخلاف ذلك خارج نطاق تعليمات \&\f(CW\*(C`L32R\*(C'\fP في قسم النص. تُجمع
الثوابت في تجمعات تتبع توجيهات \f(CW\*(C`.literal_position\*(C'\fP أو تسبق
تعليمات \&\f(CW\*(C`ENTRY\*(C'\fP. تؤثر هذه الخيارات فقط على الثوابت التي يُرجع
إليها عبر تعليمات \f(CW\*(C`L32R\*(C'\fP النسبية لعداد البرنامج (PC\-relative)؛
أما الثوابت لتعليمات \&\f(CW\*(C`L32R\*(C'\fP في الوضع المطلق فتُعالج بشكل
منفصل.
.IP "\fB\-\-auto\-litpools | \-\-no\-auto\-litpools\fP" 4
.IX Item "\-\-auto\-litpools | \-\-no\-auto\-litpools"
التحكم في معالجة تجمعات الثوابت الحرفية. المبدئي هو \&\fB\-\-no\-auto\-litpools\fP،
والذي في حالة غياب \&\fB\-\-text\-section\-literals\fP يضع الثوابت في أقسام منفصلة
في ملف المخرجات. هذا يسمح بوضع تجمع الثوابت في ذاكرة بيانات RAM/ROM. مع
\fB\-\-auto\-litpools\fP، تُنثر الثوابت في قسم النص لإبقائها قريبة بقدر الإمكان من
مراجعها، ولا تكون توجيهات \f(CW\*(C`.literal_position\*(C'\fP الصريحة مطلوبة. قد
يكون هذا ضرورياً للدوال الكبيرة جداً، حيث قد لا يمكن الوصول إلى تجمع ثوابت
واحد في بداية الدالة بواسطة تعليمات \&\f(CW\*(C`L32R\*(C'\fP في نهايتها. تؤثر
هذه الخيارات فقط على الثوابت التي يُرجع إليها عبر تعليمات \f(CW\*(C`L32R\*(C'\fP
النسبية لعداد البرنامج؛ أما الثوابت لتعليمات \f(CW\*(C`L32R\*(C'\fP في الوضع
المطلق فتُعالج بشكل منفصل. عند استخدامه مع \fB\-\-text\-section\-literals\fP، تكون
للأولوية لـ \&\fB\-\-auto\-litpools\fP.
.IP "\fB\-\-absolute\-literals | \-\-no\-absolute\-literals\fP" 4
.IX Item "\-\-absolute\-literals | \-\-no\-absolute\-literals"
الإشارة للمجمّع ما إذا كانت تعليمات \f(CW\*(C`L32R\*(C'\fP تستخدم العنونة
المطلقة أم النسبية لعداد البرنامج. إذا كان المعالج يتضمن خيار العنونة
المطلقة، فإن المبدئي هو استخدام عمليات إعادة التوطين (relocations) المطلقة
لـ \f(CW\*(C`L32R\*(C'\fP. بخلاف ذلك، يمكن فقط استخدام عمليات إعادة التوطين لـ
\f(CW\*(C`L32R\*(C'\fP النسبية لعداد البرنامج.
.IP "\fB\-\-target\-align | \-\-no\-target\-align\fP" 4
.IX Item "\-\-target\-align | \-\-no\-target\-align"
تمكين أو تعطيل المحاذاة الآلية لتقليل عقوبات التفريع على حساب حجم الكود
قليلاً. هذا التحسين مُمكّن بشكل مبدئي. لاحظ أن المجمّع سيقوم دائماً بمحاذاة
التعليمات مثل \f(CW\*(C`LOOP\*(C'\fP التي لها متطلبات محاذاة ثابتة.
.IP "\fB\-\-longcalls | \-\-no\-longcalls\fP" 4
.IX Item "\-\-longcalls | \-\-no\-longcalls"
تمكين أو تعطيل تحويل تعليمات الاستدعاء للسماح بالاستدعاءات عبر نطاق أكبر من
العناوين. يجب استخدام هذا الخيار عندما يحتمل أن تكون أهداف الاستدعاء خارج
النطاق. قد يؤدي ذلك لتدهور في حجم الكود والأداء، ولكن يمكن للواصل عموماً
تحسين العبء غير الضروري عندما ينتهي الاستدعاء داخل النطاق. المبدئي هو
\&\fB\-\-no\-longcalls\fP.
.IP "\fB\-\-transform | \-\-no\-transform\fP" 4
.IX Item "\-\-transform | \-\-no\-transform"
تمكين أو تعطيل جميع تحويلات المجمّع لتعليمات Xtensa، بما في ذلك تحسينات
الوصل (relaxation) والتحسينات الأخرى. المبدئي هو \&\fB\-\-transform\fP؛ ويجب عدم
استخدام \fB\-\-no\-transform\fP إلا في الحالات النادرة التي يجب فيها أن تكون
التعليمات تماماً كما وردت في مصدر التجميع. استخدام \fB\-\-no\-transform\fP يجعل
معاملات التعليمات الخارجة عن النطاق تظهر كأخطاء.
.IP "\fB\-\-rename\-section\fP \fIالاسم_القديم\fP\fB=\fP\fIالاسم_الجديد\fP" 4
.IX Item "\-\-rename\-section الاسم_القديم=الاسم_الجديد"
إعادة تسمية القسم \fIالاسم_القديم\fP إلى \fIالاسم_الجديد\fP. يمكن استخدام هذا
الخيار عدة مرات لإعادة تسمية أقسام متعددة.
.IP "\fB\-\-trampolines | \-\-no\-trampolines\fP" 4
.IX Item "\-\-trampolines | \-\-no\-trampolines"
تمكين أو تعطيل تحويل تعليمات القفز للسماح بالقفزات عبر نطاق أكبر من
العناوين. يجب استخدام هذا الخيار عندما يحتمل أن تكون أهداف القفز خارج
النطاق. في حالة غياب مثل هذه القفزات، لا يؤثر هذا الخيار على حجم الكود أو
الأداء. المبدئي هو \&\fB\-\-trampolines\fP.
.IP "\fB\-\-abi\-windowed | \-\-abi\-call0\fP" 4
.IX Item "\-\-abi\-windowed | \-\-abi\-call0"
اختر وسم ABI المكتوب في قسم \f(CW\*(C`.xtensa.info\*(C'\fP. يشير وسم ABI إلى
واجهة التطبيق الثنائية (ABI) لكود التجميع. يُصدِر الرابط تحذيرًا عند محاولة
ربط ملفات كائنية بـ أوسمة ABI غير متوافقة. يُختار ABI المبدئي بواسطة ضبط
نواة Xtensa.
.PP
الخيارات التالية متاحة عندما يُضبط as لمعالج Z80.
.PP
\&\f(CW@chapter\fP المزايا المعتمدة على Z80
.SS "خيارات سطر الأوامر"
.IX Subsection "خيارات سطر الأوامر"
.IP \fB\-march=\fP\fICPU\fP\fB[\-\fP\fIEXT\fP\fB...][+\fP\fIEXT\fP\fB...]\fP 4
.IX Item \-march=CPU[\-EXT...][+EXT...]
يحدد هذا الخيار المعالج المستهدف. سيُصدر المجمّع رسالة خطأ إذا وُجدت محاولة
لتجميع تعليمة لن تعمل على المعالج المستهدف. أسماء المعالجات التالية مدعومة:
\&\f(CW\*(C`z80\*(C'\fP، و \&\f(CW\*(C`z180\*(C'\fP، و \&\f(CW\*(C`ez80\*(C'\fP، و
\&\f(CW\*(C`gbz80\*(C'\fP، و \&\f(CW\*(C`z80n\*(C'\fP، و
\&\f(CW\*(C`r800\*(C'\fP. بالإضافة إلى مجموعة التعليمات الأساسية، يمكن إخبار
المجمّع بقبول بعض اختصارات الامتدادات. على سبيل المثال،
\&\f(CW\*(C`\-march=z180+sli+infc\*(C'\fP يوسع \fIz180\fP بتعليمات \fISLI\fP و \&\fIIN F,(C)\fP. الامتدادات التالية مدعومة حاليًا: \&\f(CW\*(C`full\*(C'\fP (كل التعليمات
المعروفة)، و \&\f(CW\*(C`adl\*(C'\fP (وضع المعالج ADL مبدئيًا، لـ eZ80 فقط)، و
\&\f(CW\*(C`sli\*(C'\fP (التعليمة المعروفة باسم \fISLI\fP أو \fISLL\fP أو \fISL1\fP)، و
\&\f(CW\*(C`xyhl\*(C'\fP (تعليمات مع أنصاف سجلات الفهرسة: \fIIXL\fP، و \fIIXH\fP، و
\&\fIIYL\fP، و \fIIYH\fP)، و \&\f(CW\*(C`xdcb\*(C'\fP (تعليمات مثل \fIRotOp (II+d),R\fP و
\fIBitOp n,(II+d),R\fP)، و \&\f(CW\*(C`infc\*(C'\fP (التعليمة \fIIN F,(C)\fP أو \fIIN (C)\fP)، و \&\f(CW\*(C`outc0\*(C'\fP (التعليمة \fIOUT (C),0\fP). لاحظ أنه بدلًا من
توسيع مجموعة تعليمات أساسية، فإن اختصارات الامتداد التي تبدأ بـ
\f(CW\*(C`\-\*(C'\fP تلغي الوظيفة المعنية: \&\f(CW\*(C`\-march=z80\-full+xyhl\*(C'\fP
يزيل أولًا كل الامتدادات المبدئية ويضيف دعماً لأنصاف سجلات الفهرسة فقط.
.Sp
إذا لم يُحدد هذا الخيار، فسيُفترض \f(CW\*(C`\-march=z80+xyhl+infc\*(C'\fP.
.IP \fB\-local\-prefix=\fP\fIprefix\fP 4
.IX Item \-local\-prefix=prefix
ميّز كل اللصائق التي لها البادئة المحددة بأنها محلية. ولكن يمكن تمييز مثل
هذه اللصيقة بأنها عالمية صراحةً في الكود. لا يغير هذا الخيار بادئة اللصيقة
المحلية المبدئية \f(CW\*(C`.L\*(C'\fP، بل يضيف واحدة جديدة فقط.
.IP \fB\-colonless\fP 4
.IX Item \-colonless
اقبل اللصائق الخالية من النقطتين الرأسيتين. تُعامل كل الرموز في بداية السطر
كلصائق.
.IP \fB\-sdcc\fP 4
.IX Item \-sdcc
اقبل كود التجميع المُنتج بواسطة SDCC.
.IP \fB\-fp\-s=\fP\fIFORMAT\fP 4
.IX Item \-fp\-s=FORMAT
تنسيق أرقام الفاصلة العائمة أحادية الدقة. المبدئي: ieee754 (32 بت).
.IP \fB\-fp\-d=\fP\fIFORMAT\fP 4
.IX Item \-fp\-d=FORMAT
تنسيق أرقام الفاصلة العائمة مزدوجة الدقة. المبدئي: ieee754 (64 بت).
.SH "انظر أيضًا"
.IX Header "انظر أيضًا"
\&\fBgcc\fP\|(1)، و \fBld\fP\|(1)، ومدخلات Info لـ \fIbinutils\fP و \fIld\fP.
.SH "حقوق النسخ"
.IX Header "حقوق النسخ"
حقوق الطبع والنشر (c) لعام 1991\-2026 لمؤسسة البرمجيات الحرة، المحدودة.
.PP
يُمنح الإذن بنسخ وتوزيع و/أو تعديل هذا المستند بموجب شروط رخصة جنو للوثائق
الحرة (GNU Free Documentation License)، الإصدار 1.3 أو أي إصدار لاحق تنشره
مؤسسة البرمجيات الحرة؛ مع عدم وجود أقسام ثابتة، وبدون نصوص غلاف أمامي، وبدون
نصوص غلاف خلفي. نُسخة من الرخصة مضمنة في القسم المعنون "GNU Free
Documentation License".
.PP
.SH ترجمة
تُرجمت هذه الصفحة من الدليل بواسطة
زايد السعيدي <zayed.alsaidi@gmail.com>
.
.PP
هذه الترجمة هي وثيقة مجانية؛ راجع
.UR https://www.gnu.org/licenses/gpl-3.0.html 
رخصة جنو العامة الإصدار 3
.UE
أو ما بعده للاطلاع على شروط حقوق النشر.
لا توجد أي ضمانات.
.PP
إذا وجدت أي أخطاء في ترجمة صفحة الدليل هذه،
يرجى إرسال بريد إلكتروني إلى قائمة بريد المترجمين:
.MT kde-l10n-ar@kde.org
.ME .